(57)【要約】  第１可変周波数発振器（１）を使用し、第１発振器（１）を回るフィードバック制御ループを提供することにより、所望の出力周波数の低ノイズ正弦信号が同期される。フィードバック制御ループは、第２および第３周波数基準信号（４４、４２）を用いて、連続する周波数比較ステップでフィードバック制御信号を生成する。第２および第３周波数基準信号はそれぞれ第１周波数基準信号から導出される。第２周波数基準信号（４４）は第１発振器（１）の出力周波数と比較されることにより周波数差信号（４３）を生成し、この周波数差信号（４３）が第３周波数基準信号（４２）と周波数に関して比較されることにより第１発振器（１）に対する上記フィードバック制御信号を生成する。第３周波数基準信号（４２）の周波数は第２周波数基準信号（４４）の周波数と所望の出力周波数との差に等しい。第２および第３周波数基準信号（４４、４２）は、それぞれ第２および第３周波数基準源によって生成される。第２周波数基準源は、第２可変周波数発振器（３８）を備え、その周波数は、第１発振器（１）から低ノイズ出力を生成する際に最適性能を与えるように、その最適自然周波数付近の限定された範囲内に維持される。
2005513852.tif 000002
【特許請求の範囲】
【請求項１】
所望の出力周波数で低ノイズ正弦信号を合成する方法であって、
第１可変周波数発振器を使用すること、および
前記第１発振器を回るフィードバック制御ループを設けることであって、それによって、第２および第３周波数基準信号を用いた連続する周波数比較ステップでフィードバック制御信号を生成する、フィードバック制御ループを設けることを備え、
前記第２および第３周波数基準信号のそれぞれは第１周波数基準信号から導出され、前記第２周波数基準信号は前記第１発振器の出力周波数と比較されることにより周波数差信号を生成し、該周波数差信号が前記第３周波数基準信号と周波数に関して比較されることにより前記第１発振器に対する前記フィードバック制御信号を生成し、前記第３周波数基準信号の周波数は前記第２周波数基準信号の周波数と前記所望の出力周波数との差に等しく、前記第２および第３周波数基準信号はそれぞれ第２および第３周波数基準源によって生成されており、
前記第２周波数基準源（３７、３８、３９）は、第２可変周波数発振器を備え、その周波数は、前記第１発振器（１）から低ノイズ出力（５０）を生成する際に最適性能を与えるように、その最適自然周波数付近の限定された範囲内に維持されることを特徴とする低ノイズ正弦信号を合成する方法。
【請求項２】
前記第２周波数基準信号（４４）は、前記所望の出力周波数（５０）と同程度の周波数を有し、前記第３周波数基準信号（４２）は、前記第２周波数基準信号（４４）より低い周波数を有する請求項１に記載の方法。
【請求項３】
前記第１可変周波数発振器（１）は、第１電圧制御発振器（ＶＣＯ）を備える請求項１または２に記載の方法。
【請求項４】
前記第１可変周波数発振器（ＶＣＯ）は、前記出力周波数（５０）を調整するための電圧入力（図１）を有するシンセサイザを備える請求項１または２に記載の方法。
【請求項５】
前記第１可変周波数発振器（ＶＣＯ）は、分数Ｎ周波数シンセサイザ（図１）を備える請求項４に記載の方法。
【請求項６】
前記第２周波数基準源（３７、３８、３９）は、位相ロックループを含む第２電圧制御発振器（３８）を備える先行する請求項のいずれか１項に記載の方法。
【請求項７】
前記第２電圧制御発振器（３８）は、水晶発振器（３８）を備える請求項６に記載の方法。
【請求項８】
前記第２周波数基準源（３７、３８、３９）は、分数Ｎシンセサイザ（３９）を備える請求項６または７に記載の方法。
【請求項９】
前記第２電圧制御発振器（３８）の出力は、分数乗算器（３７）で処理されることにより、前記第２周波数基準信号（４４）を生成する請求項６〜８のいずれか１項に記載の方法。
【請求項１０】
前記第２電圧制御発振器（３７、３８、３９）は周波数調整が制限され、前記第２周波数基準源内の１つまたは複数の乗算器パラメータ（３７、３９）が調整されることにより、前記第２周波数基準信号（４４）を実質的に一定に維持する請求項６〜９のいずれか１項に記載の方法。
【請求項１１】
前記第２可変周波数源（３７、３８、３９）は、前記第１周波数基準信号（５１）を含む基準周波数を有する先行する請求項のいずれか１項に記載の方法。
【請求項１２】
前記第３周波数基準源（３１、４１）は、前記第１周波数基準信号（５１、図２）を含む基準周波数を有する請求項１１に記載の方法。
【請求項１３】
前記第３周波数基準源（３１、４１）は、前記第２可変周波数発振器（３８、図４）の出力から導出される基準周波数を有する請求項１１に記載の方法。
【請求項１４】
前記第３周波数基準信号（４２）は、前記第２周波数基準信号（４４）の周波数の変動に適応するように調整される請求項１〜１３のいずれか１項に記載の方法。
【請求項１５】
前記第３周波数基準信号（４２）は、分数Ｎシンセサイザ（３１）によって生成される先行する請求項のいずれか１項に記載の方法。
【請求項１６】
前記分数Ｎシンセサイザ（３１）の出力は、周波数分周器（４１）で処理されることにより、前記第３周波数基準信号（４２）を生成する請求項１５に記載の方法。
【請求項１７】
周波数変調入力信号（ＦＭ）が前記第２または第３周波数基準信号（４４または４２）源に加えられる先行する請求項のいずれか１項に記載の方法。
【請求項１８】
前記周波数変調入力信号（ＦＭ）は、前記第３周波数基準信号源（３１）と、前記第１可変周波数発振器（１、図２）の周波数制御入力とに加えられる請求項１７に記載の方法。
【請求項１９】
前記周波数変調入力信号（ＦＭ）は、前記第１発振器（１）の出力信号（５０）を変調するように、前記第１発振器（１）にも加えられる請求項１７に記載の方法。
【請求項２０】
所望の出力周波数で低ノイズ正弦信号を生成する周波数シンセサイザであって、
第１可変周波数発振器であって、その出力が該発振器を回るフィードバック制御ループ内のフィードバック制御信号によって制御される第１可変周波数発振器を備え、前記フィードバック制御ループは、第１周波数基準信号から導出される第２および第３周波数基準信号をそれぞれ生成するための第２および第３周波数基準信号源と、前記発振器の出力を前記第２周波数基準信号の出力と比較することにより周波数差信号を生成する第１コンパレータと、前記周波数差信号を前記第３周波数基準信号と比較することにより前記フィードバック制御信号を生成する第２コンパレータとを備え、前記第３周波数信号の周波数は前記第２周波数基準信号の周波数と前記所望の出力周波数との差に等しく、
前記第２周波数基準源（３８）は、第２可変周波数発振器（３７、３８、３９）を備え、その周波数は、前記第１発振器（１）から低ノイズ出力（５０）を生成する際に最適性能を与えるように、その最適自然周波数付近の限定された範囲内に維持されることを特徴とする周波数シンセサイザ。
【請求項２１】
前記第２周波数基準源（３８）は、前記所望の出力周波数（５０）と同程度の周波数の第２周波数基準信号（４４）を生成し、前記第３周波数基準源（３１）は、前記第２周波数基準信号（４４）より低い周波数の第３周波数基準信号（４２）を生成する請求項２０に記載の周波数シンセサイザ。
【請求項２２】
前記第１可変周波数発振器（１）は、第１電圧制御発振器（ＶＣＯ）を備える請求項２１または２２に記載の周波数シンセサイザ。
【請求項２３】
前記第１可変周波数発振器（ＶＣＯ）は、前記出力周波数（５０）を調整するための電圧入力（図１）を有するシンセサイザを備える請求項２１または２２に記載の周波数シンセサイザ。
【請求項２４】
前記第１可変周波数発振器（ＶＣＯ）は、分数Ｎ周波数シンセサイザ（図１）を備える請求項２３に記載の周波数シンセサイザ。
【請求項２５】
前記第２周波数基準源（３７、３８、３９）は、位相ロックループを含む第２電圧制御発振器（３８）を備える請求項２０〜２４のいずれか１項に記載の周波数シンセサイザ。
【請求項２６】
前記第２電圧制御発振器（３８）は、水晶発振器（３８）を備える請求項２５に記載の周波数シンセサイザ。
【請求項２７】
前記第２周波数基準源（３７、３８、３９）は、分数Ｎシンセサイザ（３９）を備える請求項２５または２６に記載の周波数シンセサイザ。
【請求項２８】
前記第２電圧制御発振器（３８）の出力は、分数乗算器（３７）で処理されることにより、前記第２周波数基準信号（４４）を生成する請求項２５〜２７のいずれか１項に記載の周波数シンセサイザ。
【請求項２９】
前記第２電圧制御発振器（３７、３８、３９）は周波数調整が制限され、前記第２周波数基準源内の１つまたは複数の乗算器パラメータ（３７、３８）が調整されることにより、前記第２周波数基準信号（４４）を実質的に一定に維持する請求項２５〜２８のいずれか１項に記載の周波数シンセサイザ。
【請求項３０】
前記第２可変周波数源（３７、３８、３９）は、前記第１周波数基準信号（５１）を含む基準周波数を有する請求項２０〜２９のいずれか１項に記載の周波数シンセサイザ。
【請求項３１】
前記第３周波数基準源（３１、４１）は、前記第１周波数基準信号（５１、図２）を含む基準周波数を有する請求項３０に記載の周波数シンセサイザ。
【請求項３２】
前記第３周波数基準源（３１、３４）は、前記第２可変周波数発振器（３８、図４）の出力から導出される基準周波数を有する請求項３０に記載の周波数シンセサイザ。
【請求項３３】
前記第３周波数基準信号（４２）は、前記第２周波数基準信号（４４）の周波数の変動に適応するように調整される請求項２０〜３２のいずれか１項に記載の周波数シンセサイザ。
【請求項３４】
前記第３周波数基準信号（４２）は、分数Ｎシンセサイザ（３１）によって生成される請求項２０〜３３のいずれか１項に記載の周波数シンセサイザ。
【請求項３５】
前記分数Ｎシンセサイザ（３１）の出力は、周波数分周器（４１）で処理されることにより、前記第３周波数基準信号（４２）を生成する請求項３４に記載の周波数シンセサイザ。
【請求項３６】
周波数変調入力信号（ＦＭ）が前記第２または第３周波数基準信号（４４または４２）源に加えられる請求項２０〜３５のいずれか１項に記載の周波数シンセサイザ。
【請求項３７】
前記周波数変調入力信号（ＦＭ）は、前記第３周波数基準信号源（３１）と、前記第１可変周波数発振器（１；図２）の周波数制御入力とに加えられる請求項３６に記載の周波
数シンセサイザ。
【請求項３８】
前記周波数変調入力信号（ＦＭ）は、前記第１発振器（１）の出力信号（５０）を変調するように、前記第１発振器（１）にも加えられる請求項３６に記載の周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の出力周波数で低ノイズ正弦信号を合成する方法および装置に関する。
【背景技術】
【０００２】
低ノイズ周波数シンセサイザシステムは、信号ジェネレータにおいて高性能ＲＦシステムおよびコンポーネントを適切にテストするために必要である。信号源の位相ノイズを確実に低くするため、複数の位相ロックループが使用されるのが一般的であるが、これらのループにより追加される複雑さにより、位相ノイズプロファイルがさらに複雑になること、周波数整定時間に悪影響を及ぼすこと、あるいは新たなスプリアス信号を生成することがある。設計において性能上の妥協をしなければならないことも多く、その結果として、１つまたは複数の特性が最適性能を下回ることも多い。
【０００３】
シングルループ分数Ｎシンセサイザが、ＥＰ０１２５７９０に開示されているように既知である。このタイプのシンセサイザは、発生するノイズが周波数整形されるように、位相ロックループ内の分周器の分周比を操作することによって、依然として精密な周波数制御を可能にしながら、高い位相検出器レートを維持している。追加されるノイズは、位相ロックループフィルタの自然なフィルタリング作用によって除去される。
【０００４】
ＧＢ２１０３０３５に開示されているもう１つの既知のシンセサイザは、動作周波数ではなく低ノイズに最適化された自走発振器を使用する。これに乗算を行い、位相ロックループ内で使用することにより、ＲＦ発振器のノイズ性能を向上させる。自走発振器により導入される周波数誤差は、位相ロックループ内の補間発振器の周波数を微調整する分数Ｎ分周器を使用することによって除去される。しかし、位相ロックループは通常、帯域幅が狭いため、比較的遅い周波数整定特性を有する。さらに、キャリア付近のノイズ性能（５０Ｈｚオフセット未満）は高くなく、オフセット周波数が低くなると急激に増大する特性を有するため、帯域幅を最適化することが困難である。しかし、この方式は、１ｋＨｚおよび２０ｋＨｚオフセット性能は優れている。
【０００５】
自走水晶発振器を使用するシンセサイザが、米国特許第４９１４４０５号に開示されている分数乗算器システムを使用することも可能である。これにより、水晶発振器周波数の分数乗算が可能となり、水晶発振器の周波数が上昇するため、特定周波数に到達する際のノイズ乗算が少なくなる。これにより、結果として得られる乗算された信号のノイズ特性が向上する。
【発明の開示】
【０００６】
本発明の目的は、柔軟な方法で低ノイズ性能を発揮する可能性を有する周波数シンセサイザを提供することである。
【０００７】
本発明は、好ましくは、分数Ｎ技法および分数乗算器技法の両方を使用するが、ＧＢ２１０３０３５に開示されているシンセサイザの周波数アジリティおよびキャリア付近のノイズ悪化を避けるようにする。さらに、本発明は、好ましくは、従来の信号ジェネレータに付加することにより、その設計に対する影響を最小限にしながら、そのＲＦ特性を向上させることができる。
【０００８】
本発明によれば、第１可変周波数発振器を使用し、この第１発振器を回るフィードバック制御ループを提供することにより、低ノイズ正弦信号が所望の出力周波数で生成される。フィードバック制御ループは、第２および第３周波数基準信号を用いて、連続する周波
数比較ステップでフィードバック制御信号を生成する。第２および第３周波数基準信号はそれぞれ第１周波数基準信号から導出される。第２基準信号は第１発振器の出力周波数と比較されることにより周波数差信号を生成し、この周波数差信号が第３周波数基準信号と周波数に関して比較されることにより第１発振器に対する上記フィードバック制御信号を生成する。第３周波数信号の周波数は第２周波数基準信号の周波数と所望の出力周波数との差に等しい。第２および第３周波数基準信号は、それぞれ第２および第３周波数基準源によって生成される。第２周波数基準源は、第２可変周波数発振器を備え、その周波数は、第１発振器から低ノイズ出力を生成する際に最適性能を与えるように、その最適自然周波数付近の限定された範囲内に維持される。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を、添付図面を参照して、例として説明する。
【００１０】
図１は、ＲＦ信号ジェネレータにおいてＥＰ０１２５７９０による分数Ｎ技法を用いたシングルループシンセサイザ１の概略図を示す。電圧制御発振器３からの出力が、分数分周器４で除算され、その分周比は、平均分周を所要値に維持しながら低周波ノイズの導入を避けるように操作される。分周比は、加算器７ならびに一連の縦続接続されたアキュムレータ８および遅延デバイス９によって制御される。入力インタフェースデバイス１０が分周比を決定し、比の上位ビットが加算器７において比の整数部分を決定し、比の下位ビットがアキュムレータ８および遅延デバイス９を通じて比の小数部分を決定する。データがあるアキュムレータから別のアキュムレータへ転送され、加算器への正または負の入力を生成することにより、その分周比を順次変化させる方法は、ＥＰＯ１２５７５０にさらに詳細に記載されている。
【００１１】
分周器からの出力が、位相検出器５において位相に関して周波数標準と比較され、結果として得られる信号が、ループフィルタ６に送られた後、発振器周波数を補正するために使用される。電圧制御発振器３からの第２出力は、信号ジェネレータ２のＲＦ処理システムを駆動することにより振幅変調を行い、そのＲＦレベルを制御するために使用される。電圧制御発振器３を直接変調すること、および分周器４の分周比を変調することの組合せによって、ＤＣ結合周波数変調が提供される。１ビットシグマデルタコンバータを用いてこれを達成する一技法が、ＥＰ０３２２１３９に記載されている。
【００１２】
このような信号ジェネレータのノイズ性能は、キャリア付近では分数Ｎシンセサイザコンポーネント（主として、分周器および位相検出器のノイズ）によって支配され、それより外側（約１０ｋＨｚから）では発振器のノイズ性能によって支配される。実際には、このような単純な方式では回避困難な基本的物理特性のゆえに、発振器のノイズ性能は、低ノイズ源であるという目的を満たさない。しかし、本合成方式では、位相ロックループ帯域幅が通常１ｋＨｚ〜１０ｋＨｚの間にあるため、周波数アジリティは良好である。
【００１３】
本発明を図２に開示する。本発明は、電圧同調可能周波数源１を回る位相ロックループを適用して、その周波数およびその位相ノイズを制御する。周波数源は、単純なＶＣＯであってもよいが、好ましくは、図１に示されているシンセサイザを、そのＦＭ入力経由で同調したものである。適用される位相ロックループは、同調可能源の動作を全く変更しない。これにより、本発明を使用する信号ジェネレータは、低ノイズ動作と衝突する性能が要求される時に、適用される位相ロックループをオフに切り替え、同調可能周波数源の当初の性能に戻ることができる。
【００１４】
高周波低ノイズ電圧制御発振器３８は、分数Ｎシンセサイザ３９を用いて周波数標準に位相ロックされる。この発振器は、好ましくは電圧制御水晶発振器（ＶＣＸＯ）であるが、表面音響波や誘電体共振器等の他の共振器技術に基づくものでもよい。ＶＣＸＯ３８は
、最適位相ノイズ用に設計され、電圧同調の能力は制限される。ＶＣＸＯが設定される周波数は、ＶＣＸＯ同調電圧がその制御範囲のほぼ中心に来るまでは、分数Ｎ分周器比を調整することによって決定される。したがって、ＶＣＸＯシンセサイザ３８、３９によって設定される周波数は制御システム４０によって既知であるが、ＶＣＸＯの物理的および電気的特性に依存し、発振器ごとに異なる可能性がある。この周波数は、ＶＣＸＯの経年変化とともに、機器の耐用期間中に変化することがある。したがって、この周波数は既知であるが、あらかじめ決まってはいない。
【００１５】
次に、ＶＣＸＯ３８からの出力が、好ましくは分数乗算器３７を用いて、低ノイズ高周波基準信号４４に乗算される。この分数乗算器３７は、図３にさらに詳細に示されており、部分的に米国特許第４９１４４０５号に基づいている。
【００１６】
次に、高周波基準信号４４は、ミキサ３６において同調可能源１の出力と比較される。ミキサからの出力は、和の結果を除去するためにフィルタリングされ、増幅器３５で増幅されて、差周波数信号４３が生成される。
【００１７】
低周波合成補間信号４２を生成するために、精細補間シンセサイザ３１が使用される。このシンセサイザ３１は、分数Ｎシンセサイザに基づくことが可能であり、有利には、分周器４１で周波数に関して分周される高周波設計とすることにより、そのノイズ性能を向上させることができる。シンセサイザ３１は、その制限された周波数カバーおよび低い周波数のゆえに、良好な位相ノイズ特性を提供し、好ましくは、精密な周波数制御が可能である。周波数カバーの比が同一の場合、ミキサ３２への入力における補間信号４２の位相ノイズは通常、図１に示されているシンセサイザによって提供されるものよりも、分周器４１の比の分だけ良好なノイズ性能を有する。
【００１８】
次に、補間信号４２と差周波数４３が、位相検出器として作用する別のミキサ３２で比較される。結果として得られる出力が、ループフィルタ３４によりフィルタリングされた後、電圧同調可能源１のＦＭ入力に加えられる。これで位相ロックループが完成し、出力周波数は、高周波基準信号４４と補間信号４２との和または差によって決定される。
【００１９】
同調可能源が図１に示されているようなシンセサイザである場合、その出力周波数は、適用される位相ロックループに対する正しい値に設定することができる。同調可能源がＶＣＯである場合、その周波数を適切な値に事前誘導するには、獲得すべきロックに対して差周波数が補間発振器の周波数に十分近くなるように、追加ステップを実行しなければならない。
【００２０】
位相ロックループ３６、３５、３２、３４は、同調可能源を回る広帯域の位相ロックをかける。ループは良好な位相ノイズを有するため、これがなければ同調可能源の出力に現れることになる位相ノイズを除去する。低ノイズＶＣＸＯ３８および補間シンセサイザ３１を使用しているので、このループのノイズ性能は本来的に良好である。
【００２１】
既に述べたように、ＶＣＸＯ３８が良好なノイズ性能を有することを保証するために、ＶＣＸＯ３８の周波数はあらかじめ決まっていない。しかし、周波数は既知であり、制御システムは、各システムブロックの設定を計算する際にその周波数を考慮に入れること、または単に補間シンセサイザ３１にオフセットを適用することが可能である。第１の方法には、ＶＣＸＯがその正常値から離れるのを補正する必要がないので、補間シンセサイザの周波数カバーが固定されるという利点がある。第２の方法には、周波数が変化すると、システムによる和／差信号および分数乗算器値の使用が一定のルールのセットに従うという利点がある。これにより、周波数による性能変化を予測し問題点を診断することを容易にすることができるが、補間シンセサイザ３１の周波数カバーが最悪の場合の周波数誤差
をカバーするように広がらなければならない。
【００２２】
シンセサイザシステムは、制御システム４０によって制御される。制御システム４０は、ＶＣＸＯ３８の挙動を監視し、ユーザの所要周波数に従ってシンセサイザの主要要素の設定を制御する。
【００２３】
加算器３３経由のＦＭ入力が、変調経路にハイパス周波数応答を提供する。ループに加えられるＦＭは、ループにとって位相誤差として現れ、ループ帯域幅内の変調周波数において通常のフィードバックループ作用により低減される。ループ帯域幅より高い周波数における変調のみが、同調可能源の周波数変調を引き起こす。この経路は、ＤＣまたは低い変調周波数における周波数変調を提供することはできない。
【００２４】
有益なＦＭを提供するため、ＦＭ入力は補間シンセサイザ３１にも送られ、補間シンセサイザ３１は補間周波数４２を変調する。この経路はローパス周波数応答を有する。というのは、位相ロックループにより、ループ帯域幅以下でのみ同調可能源がその周波数基準信号４２および４４の変化に追従するからである。
【００２５】
２つのＦＭ経路はともに、利得が整合している時には、位相ロックループではなく同調可能源によって決まる上限まで、ＤＣの変調周波数に対してシンセサイザ全体のＦＭ制御を提供する。減衰器３０は、２つの経路を整合させるための利得制御を提供する。
【００２６】
補間シンセサイザへのＦＭ信号は、位相ロックループが最終出力周波数より高い高周波基準信号４４を使用している時には反転が必要となる。インバータは、差または和信号の使用によりオンまたはオフに切り替えられる。
【００２７】
シンセサイザは、補間シンセサイザを通るローパス周波数応答経路のみを使用して周波数変調することができる。この実施形態が図４に示されている。図４は、図２に示されているのと同様のコンポーネントについては同様の参照符号を用いている。しかし、図２と比較すると、ＦＭ入力は補間シンセサイザ３１のみに加えられており、同調可能源１には加えられていない。このほうが単純であり利得整合が避けられるが、ＦＭ性能が２つの点で制限される。第１の制限は、利用可能な変調帯域幅であり、この場合、同調可能源の性能ではなく位相ロックループ帯域幅によって制限される。第２の制限はさらに微妙である。２点変調を使用している時、ミキサ３２はループ内の誤差のみを処理するが、同調可能源同調電圧の大部分は加算器３３を通して提供される。補間シンセサイザのみにより変調を行う時、同調可能源への同調電圧は、すべてミキサ３２の出力から導出されることになる。したがって、ミキサ３２は、加算器３３の経路が使用されていない時は、より大きい位相差を処理しなければならない。このことの効果の１つは、ミキサ３２がレンジ外に出てしまうために、利用可能な変調指数が制限されることである。より微妙な効果として、位相ロックループのノイズおよびスプリアス応答が悪化することがある。というのは、ミキサ３２は、最適でない可能性のあるレンジの部分で作動しなければならないからである。
【００２８】
また、図２では、補間シンセサイザ３１にはＶＣＸＯに基づく分数Ｎシンセサイザ３９と同じ基準周波数が供給されているが、図４では、ＶＣＸＯの出力は補間シンセサイザ３１のための基準として使用されている。ＶＣＸＯ出力は、補間シンセサイザのための基準として使用する前に、周波数を分周してもよい。ＶＣＸＯを補間シンセサイザのための基準として使用すると、ある種の周波数基準を使用するよりも、キャリアからのオフセットが中程度の場合に位相ノイズが低くなる可能性がある。
【００２９】
また、明らかに、図２に示されている方式は非常に簡単に変更可能であるため、ミキサ
３２の出力をゼロに設定することによって位相ロックループを無効化すれば、図１に示されている方式と同一になる。その場合、ＦＭ入力は修正なしで同調可能源入力に到達する。したがって、ユーザは、より広い周波数変調帯域幅を有するシンセサイザに戻ることができる。
【００３０】
また、ループのループ帯域幅も、最適性能を提供するように、非常に容易に調整可能である。そのためには、例えば、位相ロックループ内の利得を調整すればよく、これはＦＭ回路に共通の要素を使用して達成することができる。同調可能源がシンセサイザとして実施される場合、同調可能源は常に、全体的な位相ロックループの設定にかかわらず、正確に事前誘導することができる。ＶＣＯ実施態様は、位相ロックループ捕捉性能と両立するためには、周波数源の事前誘導が正確であることを必要とする。
【００３１】
システムの周波数整定時間は、ＧＢ２１０３０３５に比べて向上している。外側ループは通常、非常に大きい帯域幅を有するため、外側ループの整定時間は非常に短くなる。図１の分数Ｎシステムに基づく同調可能源の整定時間は、外側ループの帯域幅が広いために、わずかの影響しか有しない。したがって、整定時間への主な寄与因子は補間シンセサイザ３１である。これは図１の分数Ｎシンセサイザと同様でよい（ノイズを改善するための周波数分周があれば、同一であってもよい）ので、整定時間は、図１の分数Ｎシンセサイザと同程度である。さらに、補間シンセサイザの帯域幅を多少調整すれば、速度にかかわらずノイズ性能を容易に最適化することができる。
【００３２】
周波数整定時間を改善するため、周波数変化中はループ帯域幅を広げ、いったん信号が所要周波数になったら帯域幅を狭めるという適応的ループ帯域幅を使用することも可能である。
【図面の簡単な説明】
【００３３】
【図１】信号ジェネレータで使用される分数Ｎシンセサイザの概略図である。
【図２】本発明によるシンセサイザの概略図である。
【図３】図２のシンセサイザで使用される分数Ｎ乗算器の概略図である。
【図４】本発明による代替シンセサイザの概略図である。
【図１】
2005513852.tif 000003
【図２】
2005513852.tif 000004
【図３】
2005513852.tif 000005
【図４】
2005513852.tif 000006
【手続補正書】
【提出日】平成15年12月18日(2003.12.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所望の出力周波数で低ノイズ正弦信号を合成する方法であって、
第１可変周波数源を使用すること、および
前記第１可変周波数源を回るフィードバック制御ループを設けることであって、それによって、第２および第３周波数基準信号を用いた連続する周波数比較ステップでフィードバック制御信号を生成する、フィードバック制御ループを設けることを備え、
前記第２および第３周波数基準信号のそれぞれは第１周波数基準信号から導出され、前記第２周波数基準信号は前記第１発振器の出力周波数と比較されることにより周波数差信号を生成し、該周波数差信号が前記第３周波数基準信号と周波数に関して比較されることにより前記第１可変周波数源に対する前記フィードバック制御信号を生成し、前記第３周波数基準信号の周波数は前記第２周波数基準信号の周波数と前記所望の出力周波数との差に等しく、前記第２および第３周波数基準信号はそれぞれ第２および第３周波数基準源によって生成されており、
前記第１可変周波数源（１）は、第１分数Ｎ周波数シンセサイザを備え、前記第２周波数基準源（３７、３８、３９）は、第２可変周波数発振器を備え、その周波数は、前記第１可変周波数源（１）から低ノイズ出力（５０）を生成する際に最適性能を与えるように、第２分数Ｎ周波数シンセサイザ（３９）によって、その最適自然周波数付近の限定された範囲内に維持されることを特徴とする低ノイズ正弦信号を合成する方法。
【請求項２】
前記第２周波数基準信号（４４）は、前記所望の出力周波数（５０）と同程度の周波数を有し、前記第３周波数基準信号（４２）は、前記第２周波数基準信号（４４）より低い周波数を有する請求項１に記載の方法。
【請求項３】
前記第２周波数基準源（３７、３８、３９）は、位相ロックループにおける前記第２分数Ｎ周波数シンセサイザ（３９）を含む第２電圧制御発振器（３８）を備える先行する請求項のいずれか１項に記載の方法。
【請求項４】
前記第２電圧制御発振器（３８）は、水晶発振器（３８）を備える請求項３に記載の方法。
【請求項５】
前記第２電圧制御発振器（３８）の出力は、分数乗算器（３７）で処理されることにより、前記第２周波数基準信号（４４）を生成する先行する請求項のいずれか１項に記載の方法。
【請求項６】
前記第２可変周波数源（３７、３８、３９）は、前記第１周波数基準信号（５１）を含む基準周波数を有する先行する請求項のいずれか１項に記載の方法。
【請求項７】
前記第３周波数基準源（３１、４１）は、前記第１周波数基準信号（５１、図２）を含む基準周波数を有する請求項６に記載の方法。
【請求項８】
前記第３周波数基準源（３１、４１）は、前記第２可変周波数発振器（３８、図４）の出力から導出される基準周波数を有する請求項６に記載の方法。
【請求項９】
前記第３周波数基準信号（４２）は、前記第２周波数基準信号（４４）の周波数の変動に適応するように調整される先行する請求項のいずれか１項に記載の方法。
【請求項１０】
前記第３周波数基準信号（４２）は、第３分数Ｎシンセサイザ（３１）によって生成される先行する請求項のいずれか１項に記載の方法。
【請求項１１】
前記第３分数Ｎシンセサイザ（３１）の出力は、周波数分周器（４１）で処理されることにより、前記第３周波数基準信号（４２）を生成する請求項１０に記載の方法。
【請求項１２】
周波数変調入力信号（ＦＭ）が前記第２または第３周波数基準信号（４４または４２）源に加えられる先行する請求項のいずれか１項に記載の方法。
【請求項１３】
前記周波数変調入力信号（ＦＭ）は、前記第３周波数基準信号源（３１）と、前記第１可変周波数発振器（１、図２）の周波数制御入力とに加えられる請求項１２に記載の方法。
【請求項１４】
前記周波数変調入力信号（ＦＭ）は、前記第１可変周波数源（１）の出力信号（５０）を変調するように、前記第１可変周波数源（１）にも加えられる請求項１２に記載の方法。
【請求項１５】
所望の出力周波数で低ノイズ正弦信号を生成する周波数シンセサイザであって、
第１可変周波数源であって、その出力が前記第１可変周波数源を回るフィードバック制御ループ内のフィードバック制御信号によって制御される第１可変周波数源を備え、前記フィードバック制御ループは、第１周波数基準信号から導出される第２および第３周波数基準信号をそれぞれ生成するための第２および第３周波数基準信号源と、前記第１可変周波数源の出力を前記第２周波数基準信号の出力と比較することにより周波数差信号を生成する第１コンパレータと、前記周波数差信号を前記第３周波数基準信号と比較することにより前記フィードバック制御信号を生成する第２コンパレータとを備え、前記第３周波数信号の周波数は前記第２周波数基準信号の周波数と前記所望の出力周波数との差に等しく、
前記第１可変周波数源（１）は、第１分数Ｎ周波数シンセサイザを備え、前記第２周波数基準源（３８）は、第２可変周波数発振器（３８）を備え、その周波数は、前記第１可変周波数源（１）から低ノイズ出力（５０）を生成する際に最適性能を与えるように、第２分数Ｎ周波数シンセサイザ（３９）によって、その最適自然周波数付近の限定された範囲内に維持されることを特徴とする周波数シンセサイザ。
【請求項１６】
前記第２周波数基準源（３８）は、前記所望の出力周波数（５０）と同程度の周波数の
第２周波数基準信号（４４）を生成し、前記第３周波数基準源（３１）は、前記第２周波数基準信号（４４）より低い周波数の第３周波数基準信号（４２）を生成する請求項１５に記載の周波数シンセサイザ。
【請求項１７】
前記第２周波数基準源（３７、３８、３９）は、位相ロックループにおける前記第２分数Ｎ周波数シンセサイザ（３９）を含む第２電圧制御発振器（３８）を備える請求項１５または１６に記載の周波数シンセサイザ。
【請求項１８】
前記第２電圧制御発振器（３８）は、水晶発振器（３８）を備える請求項１７に記載の周波数シンセサイザ。
【請求項１９】
前記第２電圧制御発振器（３８）の出力は、分数乗算器（３７）で処理されることにより、前記第２周波数基準信号（４４）を生成する請求項１５〜１８のいずれか１項に記載の周波数シンセサイザ。
【請求項２０】
前記第２可変周波数源（３７、３８、３９）は、前記第１周波数基準信号（５１）を含む基準周波数を有する請求項１５〜１９のいずれか１項に記載の周波数シンセサイザ。
【請求項２１】
前記第３周波数基準源（３１、４１）は、前記第１周波数基準信号（５１、図２）を含む基準周波数を有する請求項２０に記載の周波数シンセサイザ。
【請求項２２】
前記第３周波数基準源（３１、３４）は、前記第２可変周波数発振器（３８、図４）の出力から導出される基準周波数を有する請求項２０に記載の周波数シンセサイザ。
【請求項２３】
前記第３周波数基準信号（４２）は、前記第２周波数基準信号（４４）の周波数の変動に適応するように調整される請求項１５〜２２のいずれか１項に記載の周波数シンセサイザ。
【請求項２４】
前記第３周波数基準信号（４２）は、第３分数Ｎシンセサイザ（３１）によって生成される請求項１５〜２３のいずれか１項に記載の周波数シンセサイザ。
【請求項２５】
前記第３分数Ｎシンセサイザ（３１）の出力は、周波数分周器（４１）で処理されることにより、前記第３周波数基準信号（４２）を生成する請求項２４に記載の周波数シンセサイザ。
【請求項２６】
周波数変調入力信号（ＦＭ）が前記第２または第３周波数基準信号（４４または４２）源に加えられる請求項１５〜２５のいずれか１項に記載の周波数シンセサイザ。
【請求項２７】
前記周波数変調入力信号（ＦＭ）は、前記第３周波数基準信号源（３１）と、前記第１可変周波数発振器（１；図２）の周波数制御入力とに加えられる請求項２６に記載の周波数シンセサイザ。
【請求項２８】
前記周波数変調入力信号（ＦＭ）は、前記第１可変周波数源（１）の出力信号（５０）を変調するように、前記第１可変周波数源（１）にも加えられる請求項２６に記載の周波数シンセサイザ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、所望の出力周波数で低ノイズ正弦信号を合成する方法および装置、特に、容易に選択可能な選択肢として汎用および低ノイズの出力を合成する方法および装置に関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明によれば、第１可変周波数源を使用し、この第１可変周波数源を回るフィードバック制御ループを提供することにより、低ノイズ正弦信号が所望の出力周波数で生成される。フィードバック制御ループは、第２および第３周波数基準信号を用いて、連続する周波数比較ステップでフィードバック制御信号を生成する。第２および第３周波数基準信号はそれぞれ第１周波数基準信号から導出される。第２基準信号は第１可変周波数源の出力周波数と比較されることにより周波数差信号を生成し、この周波数差信号が第３周波数基準信号と周波数に関して比較されることにより第１可変周波数源に対する上記フィードバック制御信号を生成する。第３周波数信号の周波数は第２周波数基準信号の周波数と所望の出力周波数との差に等しい。第２および第３周波数基準信号は、それぞれ第２および第３周波数基準源によって生成される。第１可変周波数源は、第１分数Ｎ周波数シンセサイザを備え、第２周波数基準源は、第２可変周波数発振器を備え、その周波数は、第１可変周波数源から低ノイズ出力を生成する際に最適性能を与えるように、第２分数Ｎ周波数シンセサイザによって、その最適自然周波数付近の限定された範囲内に維持される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明を図２に開示する。本発明は、電圧同調可能周波数源１を回る位相ロックループを適用して、その周波数およびその位相ノイズを制御する。周波数源は、図１に示されているシンセサイザを、そのＦＭ入力経由で同調したものである。適用される位相ロックループは、同調可能源の動作を全く変更しない。これにより、本発明を使用する信号ジェネレータは、低ノイズ動作と衝突する性能が要求される時に、適用される位相ロックループをオフに切り替え、同調可能周波数源の当初の性能に戻ることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
同調可能源シンセサイザ１の出力周波数は、適用される位相ロックループに対する正し
い値に設定される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
図２では、補間シンセサイザには、ＶＣＸＯに基づく分数Ｎシンセサイザ３９と同じ基準周波数が供給されている。図４では、代替構成として、ＶＣＸＯの出力は補間シンセサイザ３１のための基準として使用されている。ＶＣＸＯ出力は、補間シンセサイザのための基準として使用する前に、周波数を分周してもよい。ＶＣＸＯを補間シンセサイザのための基準として使用すると、ある種の周波数基準を使用するよりも、キャリアからのオフセットが中程度の場合に位相ノイズが低くなる可能性がある。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
また、ループのループ帯域幅も、最適性能を提供するように、非常に容易に調整可能である。そのためには、例えば、位相ロックループ内の利得を調整すればよく、これはＦＭ回路に共通の要素を使用して達成することができる。同調可能源シンセサイザは、全体的な位相ロックループの設定にかかわらず、所要の出力周波数に設定される。
【国際調査報告】
2005513852.tif 000007
2005513852.tif 000008