(57)【要約】  本発明は、（ディジタル）ソース信号から変調された制御信号を発生させるためのディジタル変調器（４）と、スイッチング・パワー段（６）と、を備えるスイッチング・パワー変換システム内の減衰制御システム（９）であって、変調された信号をディジタル式に減衰させるための手段と、複数の予め定めた電圧レベルの間で前記パワー段の供給電圧をシフトさせるための第１の利得シフト手段（７）と、を備えると共に、前記第１の利得シフト手段は変調された信号の減衰が予め定めたレベルを超えているときにパワー段利得を低下させるように配置されているような減衰制御システム（９）に関するものである。本発明はさらに、（ディジタル）ソース信号から変調された制御信号を作成するためのディジタル変調器と、スイッチング・パワー段と、を備えるスイッチング・パワー変換システムにおける減衰方法に関する。
2005513901.tif 000002
【特許請求の範囲】
【請求項１】
（ディジタル）ソース信号から変調された制御信号を発生させるためのディジタル変調器（０；４；１２；２５）と、スイッチング・パワー段（１；６；１０；１６）と、を備えているスイッチング・パワー変換システム内の減衰制御システム（３；９；１４）であって、
該減衰制御システムは、
前記変調された信号をディジタル式に減衰させるための手段（２５）と、
複数の予め定めた電圧レベル（１７）の間で前記パワー段の供給電圧をシフトさせるための第１の利得シフト手段（７；１１；２４）と
を備え、前記第１の利得シフト手段（７；１１；２４）は、前記変調された信号の減衰が予め定めたレベルを超えた場合にパワー段利得が減少するように配置されている減衰制御システム。
【請求項２】
前記スイッチング・パワー変換システムはさらに、
前記パワー段からのフィードバック経路を含むような、前記パワー段のノイズと歪みを抑制するためのパワー段制御システム（２；５、８；１３、１５；１９〜２３）と、
前記パワー段利得シフトに従って前記フィードバック経路の利得をシフトさせるための第２の利得シフト手段（８；１５；１９）と
を備えている請求項１に記載の減衰制御システム。
【請求項３】
前記供給電圧は単一の段階可変式電圧を送り出すことができる電源（１１）によって送り出される請求項１または請求項２に記載の減衰制御システム。
【請求項４】
前記供給電圧は複数の予め定めた電圧を送り出すことができる電源（７；２４）によって送り出される請求項１または請求項２に記載の減衰制御システム。
【請求項５】
前記電源は複数の充電コンデンサによって予め定めた電圧を保持することができる請求項４に記載の減衰制御システム。
【請求項６】
前記電源はさらに、その各々が必要のないときにオフにすることができるような複数のパワー段を備えている請求項５に記載の減衰制御システム。
【請求項７】
前記ディジタル変調器（２５）は、ディジタル・パルス符号変調された入力からＰＷＭ制御信号を取り出しているディジタルＰＣＭ（パルス符号変調）−ＰＷＭ（パルス幅変調）変調器である前記請求項のいずれか一項に記載の減衰制御システム。
【請求項８】
前記ディジタル変調器（２５）は、Ｄ／Ａ変換器と、アナログ変調器好ましくは自励発振変調器とを備えている前記請求項のいずれか一項に記載の減衰制御システム。
【請求項９】
変調された信号をディジタル式に減衰させるための前記手段は前記変調器ハードウェアで実装されている前記請求項のいずれか一項に記載の減衰制御システム。
【請求項１０】
前記第１および／または第２の利得シフト手段は前記ディジタル変調器によって制御を受けている前記請求項のいずれか一項に記載の減衰制御システム。
【請求項１１】
前記変調器ＰＷＭ信号を遅延させかつ遅延させた変調器ＰＷＭ信号（２７）を前記制御システムに提供する手段をさらに備える前記請求項のいずれか一項に記載の減衰制御システム。
【請求項１２】
前記パワー段制御システムはＰＥＤＥＣ制御システム（２３）であり、かつ前記第２の利得シフト手段は前記ＰＥＤＥＣ制御システムのフィードバック経路内に配置されている請求項２に記載の減衰制御システム。
【請求項１３】
可能な利得シフトが最大出力パワーに対する８倍減衰の値に対応している前記請求項のいずれか一項に記載の減衰制御システム。
【請求項１４】
シリコン基板上に実装されている前記請求項のいずれか一項に記載の減衰制御システム。
【請求項１５】
一般的なパワー変換システム内、特にそのパワー段の素子が「オン」と「オフ」のいずれかの状態で動作するＤ級増幅器や任意のパルス変調増幅器などのＤＣ−ＡＣパワー変換システム内に実現されている前記請求項のいずれか一項に記載の減衰制御システム。
【請求項１６】
（ディジタル）ソース信号から変調された制御信号を発生させるためのディジタル変調器と、スイッチング・パワー段とを有するスイッチング・パワー変換システムの減衰方法であって、
複数の予め定めたレベル間で前記パワー段の利得をシフトさせるステップと、
各レベルごとに、ディジタル減衰範囲内で前記変調された信号をディジタル式に減衰させるステップと
を含み、前記ディジタル減衰範囲を超える全体的減衰範囲を達成させることができる方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＡＣ、ＤＣ−ＤＣまたはＡＣ−ＡＣ変換システムなどのスイッチング・パワー変換システム、あるいはここに言及したこれらの任意の組み合わせに関する。本発明は、より具体的には、ディジタル信号の減衰制御に関する。
【０００２】
本発明は、高効率のオーディオ増幅など、任意のディジタル式入力システム、特に高精度のＤＣ−ＡＣパワー変換システムにおけるパワー変換を改良するために有利に使用することができる。
【背景技術】
【０００３】
減衰制御システム（すなわち、オーディオ増幅システムのボリューム制御）は、ディジタル式パワー変換システムの１つの中心的要素とすることができる。
【０００４】
大部分のディジタル制御式パワー変換器は、ＣＤプレーヤなどのソースから受け取ったパルス符号変調（ＰＣＭ）された信号を、例えばパルス幅変調された信号（ディジタルＰＷＭ変調器）に変換するディジタル変調器に基づいている。その変調器をアナログ式として、その前にＤ／Ａ変換器を配置させることもある。
【０００５】
このディジタル変調器の出力信号は、パワー段に供給され、このパワー段において増幅を受ける。典型的なパワー変換器はスイッチング・パワー変換段、フィルタ、制御システムを含んでいる。
【０００６】
変調器のディジタル入力（すなわち、ディジタル源）は、一定のダイナミックレンジを与える任意のビットフレーム長として表現されている。信号の振幅を低下させるためにその実効ビットフレーム長を低下させるため、図１に示すように、ディジタル領域における減衰によって、減衰したディジタル信号のダイナミックレンジが損なわれることがある。他方、パワー段における減衰によって、ディジタル・ダイナミックレンジが損われることはない。
【０００７】
ディジタルＰＭＡ（パルス変調増幅器）でノイズと歪みは、パワー段内でのパルスの立ち上がりと立ち下がりエッジの不正確性によって生じる。パワー段の出力ＰＷＭ信号の振幅を減衰させると、出力パルス信号内のノイズも等しく減衰を受けることになり、変調された信号のダイナミックレンジが保持されることになる。
【０００８】
スイッチング出力パワー段における一般的な問題は、パワー段の出力ＰＷＭ信号の概して大きな振幅に起因する電磁場適合性（ＥＭＣ）である。従来のＰＭＡでは、ディジタル信号のレベルが減衰を受けると変調の深さがより低くなり、これによって復調された信号の振幅（すなわち、低域ろ過させた増幅器出力）は、パワー段の出力ＰＷＭ信号の振幅と比較して低くなる。より大きな変調の深さをより低いＰＷＭ信号振幅と組み合わせると、同じ変調信号を得ることができるが、ＥＭＣ問題の低下が生じる。
【０００９】
変調の深さが下がると一般に、パワー段の効率は低下する。この効果は、復調され低域ろ過した出力信号の振幅とパワー段の出力ＰＷＭ信号の振幅との間の比が低下したことの１つの結果である。より大きな変調の深さをより小さいＰＷＭ信号振幅と組み合わせることで同じ変調信号を得ることができるが、効率とダイナミックレンジが上昇する。
【００１０】
したがって、図２に示すようにパワー段内で減衰を実施することが望ましい。減衰制御を含むディジタル式増幅器システムは、米国特許第５，８９８，３４０号に記載されている。しかし、このシステムは、出力電圧が広い範囲で変化する複雑なパワー段電圧供給を含んでいる。その出力電圧が広い電圧範囲内で連続して変化することができるような電源を有するシステムは、非常に複雑でありこのため高価となる。言及したこのシステムはさらに、アナログ出力からのフィードバック経路内にＡ／Ｄ変換手段を含んでいる。このためシステムの複雑さがさらに増大することになる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、本発明の主たる目的の１つは、ディジタル制御式パワー変換システムにおいて、従来技術の技法に関連する基本的な問題を克服した減衰制御技法を提供することである。
【００１２】
別の目的は、減衰した信号のダイナミックレンジをある範囲内に保持することである。
【００１３】
本発明のさらに別の目的は、ＰＷＭ信号のパルス波形の立ち上がりと立ち下がりエッジにおける不正確性によるノイズを減衰させることである。
【００１４】
また別の目的は、減衰したレベルにおけるＥＭＣ問題を低下させることである。
【００１５】
本発明の別の目的は、パワー段ＰＷＭ信号の減衰したレベルにおいて前記パワー変換システムの効率を上昇させることである。
【課題を解決するための手段】
【００１６】
これらの目的は、概説を目的として言及した種類の減衰制御システムであって、復調された出力信号をディジタル式に減衰させる手段と、複数の予め定めた電圧レベルの間でパワー段ＰＷＭ出力の供給電圧入力をシフトさせるための第１の利得シフト手段とを備えており、その第１の利得シフト手段はディジタル信号の減衰が予め定めたレベルを超えたときにパワー段利得を減少させるように配置させている減衰制御システムによって達成される。
【００１７】
この減衰制御システムは、予め定めたレベル間で供給電圧をシフトさせ、これによって出力段のＰＷＭ信号の振幅を変化させていることによってパワー段の段階式利得シフトを得ることができる。これらの利得シフトが生じると、ディジタル変調器はＰＷＭ信号の変調の深さをシフトさせる。
【００１８】
ディジタル変調器は、供給電圧のこうした段階（利得シフト）間で、変調器ＰＣＭおよび／またはＰＷＭ信号を減衰させる。ディジタル減衰は段階式の電圧シフト間でのみ有効であるため、減衰信号レベルに関するダイナミックレンジは、アナログ信号やディジタル信号の減衰がダイナミックレンジの減少を示唆するような従来のシステムと比較して、より高いレベルに保持することができる。
【００１９】
このダイナミックレンジは、パワー段増幅（パワー段供給電圧）の変化によりディジタル領域の大きな減衰が不要であるため、すべての減衰レベルを通して高いレベルに保持することができる。ＰＷＭ信号の振幅は高い減衰レベルにおいて大幅に低下させることができる。
【００２０】
各利得シフトごとに、出力信号の立ち上がりと立ち下がりエッジの例えば不正確性に起因するノイズは低下し、かつ効率が改善される。
【００２１】
供給電圧の振幅は幾つかの値だけしか取ることができないため、電源の複雑さは少なくなる。
【００２２】
さらに、ＰＭＡがより低い供給電圧で動作しかつ出力パワー段のＰＷＭ信号の振幅を低下させると、ＥＭＣ問題が軽減される。
【００２３】
さらに、パワー段の供給電圧が低下すると、パワー段素子内の容量性要素によって消費されるエネルギーが減少するためパワー段の効率は上昇する。さらに、磁気要素内でのＡＣ損失の低下に寄与するように、リップル電流も減少する。
【００２４】
減衰制御システムは、このパワー段の利得シフトに従ってフィードバック経路における利得をシフトさせるための第２の利得シフト手段を含むことが好ましい。この第２の利得シフト手段は、パワー段制御システムのフィードバック経路で利得シフトを生じさせ、これによって出力パワー段ＰＷＭ信号のレベルが異なることによって生じる影響を補償している。パワー段における利得シフトの間に、復調された増幅器出力は振幅を変化させることはない。
【００２５】
供給電圧入力は、単一の段階可変式で電圧を送り出すことができる電源によって送り出すことができる。別法として、その供給電圧入力は複数の予め定めた電圧を送り出すことができる電源によって送り出される。このケースでは、電源は、複数の充電されたコンデンサに予め定めた電圧を保持することが可能である。この電源はさらに、その各々を必要がないときにオフにすることができるような複数のパワー段を備えている。
【００２６】
したがって、好ましい実施の一態様では、そのディジタル変調器は、ディジタル・パルス符号変調された入力からＰＷＭ制御信号を取り出しているディジタルＰＣＭ（パルス符号変調）−ＰＷＭ（パルス幅変調）変調器である。
【００２７】
別法として、そのディジタル変調器は、Ｄ／Ａ変換器と、自励発振(self-oscillating)変調器などのアナログ変調器とを備えることができる。さらに、変調された信号をディジタル式に減衰させる手段は変調器ハードウェアに実装させることができる。
【００２８】
これら第１および／または第２の利得シフト手段は、ディジタル変調器によって制御させることが好ましいが、必須ではない。これによって、コンパクトでありかつ効率のよいシステム構築が得られる。
【００２９】
本発明の別の実施態様によれば、ノイズ／歪み抑制制御システムは、変調されたＰＷＭ信号を遅延させかつその遅延させた変調ＰＷＭ信号をパワー段のノイズ／歪み抑制制御システムに提供するための手段を備えている。これによってノイズ／歪み抑制制御システムのループ成形が改善される。
【００３０】
パワー段制御システムは、ＰＥＤＥＣ（パルスエッジ遅延誤差補正）制御システムであり、かつ第２の利得シフト手段はこのＰＥＤＥＣ制御システムのフィードバック経路内に配置させることが好ましい。これによって、このＰＥＤＥＣ制御システムはパワー段の利得シフトを補償していない。
【００３１】
本発明の実施の一態様によれば、可能な利得シフトはたとえば、最大出力パワーの８倍減衰の値に対応させることができる。
【００３２】
本発明の第２の態様によれば、上述の目的は、上で言及した種類のディジタル式パワー変換器における減衰のための方法であって、
複数の予め定めた電圧レベルの間で、前記パワー段の入力供給電圧をシフトさせ、
各電圧レベルごとに、ディジタル減衰範囲で変調された信号をディジタル式に減衰させて、
前記ディジタル減衰範囲と比べてより大きな全体的減衰範囲を達成させる方法によって達成される。
【発明を実施するための最良の形態】
【００３３】
従来技術のシステムと本発明の好ましい実施形態について、添付の図面およびシミュレーション・シートを参照しながら以下にさらに記載することにする。
【００３４】
本発明の第１の実施形態の全体ブロック図を、ディジタル変調器０、出力電圧をシフトさせることができる供給手段を備えたパワー段１、制御システム２、利得シフトを制御するための減衰制御３を図示している図３に示している。
【００３５】
ディジタル制御式パワー段に対する入力では、ＣＤプレーヤその他からの信号などのディジタル信号が必要である。ディジタル変調器０はディジタルＰＣＭ入力信号をＰＷＭ信号に変換している。このディジタル変調器０はさらに、たとえば増幅器のボリューム・ノブから減衰信号を受け取る。この変調器は１つのディジタル減衰器の役割を果たすように配置されており、また以下により厳密に記載する方式によってディジタル式利得をシフトさせることが可能である。
【００３６】
パワー段制御ブロック２は、パワー段１の誤差を補償しており、段階可変式のフィードバック利得を有している。このフィードバック利得は利得シフトで変化する。パワー段ブロック１は、スイッチング・パワー変換段、復調フィルタ、ＰＷＭ信号の段階可変式の振幅を得るための制御システムを含んでいる。減衰制御ブロック３は、ディジタル減衰器の全体的制御、減衰器内の利得シフト、フィードバック経路内の利得シフトを、以下により厳密に記載する方式によって操作している。
【００３７】
本発明の第２の好ましい実施形態を図４に表している。このブロック図は、ディジタル入力信号をパルス幅変調された信号に変換するためのディジタル式のＰＣＭ−ＰＷＭ変調器４と、パワー段６と、パワー段６の誤差を補償するためのＰＥＤＥＣ（パルスエッジ遅延誤差補正）制御システム５と、を含んでいる。ＰＥＤＥＣは、参照によって本明細書に組み込む、本出願人の国際特許出願ＰＣＴ／ＤＫ９８／００１３３に記載されている。
【００３８】
本実施形態は、ＰＥＤＥＣ制御システム５がパワー段の利得シフトを補償するのを防止するためのフィードバックに適用される利得シフト８が必要である。このパワー段６は、単一のハーフ・ブリッジや複数のハーフ・ブリッジとすることが可能である。電源７は、パワー段で異なる利得レベルが得られるように、複数の予め定められている供給電圧の間でのシフトが可能でなければならない。この電源７は単一のパワー段からなることが好ましい。当業者に対する別の可能な解決法は、効率を上昇させる必要のないときには各々をオフにすることができるような複数のパワー段を備える電源である。
【００３９】
ディジタル変調器４は、減衰制御９によってディジタル減衰を行うことが可能である。この減衰制御９は、ディジタル減衰器４に対する全体制御を操作し、電源７やフィードバック８内の利得シフトを制御している。
【００４０】
本発明の第３の好ましい実施形態を、ディジタルＰＣＭ−ＰＷＭ変調器１２、減衰制御１４、電源１１の幾つかの電圧ノードと接続させたパワー段１０、ＰＥＤＥＣ制御システム１３を含む電源間の内部スイッチ、さらにフィードバック経路内の利得スイッチ１５を備える図５に表している。
【００４１】
第２の好ましい実施形態と比較した場合、電源１１は異なる電圧間でシフトせず、その代わりに電源１１は減衰制御システム１４へそれが選択する複数の電圧を送り出すようになっている。ＰＭＡパワー段１０は、これらの異なる電源電圧間でシフトさせることによって利得シフトを実施している。
【００４２】
図６は、本発明の上述した実施形態によって実現することが可能な減衰スキームを視覚的に表したものである。その減衰範囲は自由に選択することができるが、この例では、減衰範囲は減衰レベルＡｄＢとＢｄＢとの２つの利得シフトを備えている。ＡｄＢの減衰レベルでは、パワー段に対する供給電圧はＸからＹにシフトする。ＡｄＢの減衰では、ディジタル変調器は、ＡｄＢから０ｄＢディジタル減衰までシフトする。
【００４３】
ＢｄＢ減衰レベルでは、供給電圧はＹからＺまでシフトする。ＢｄＢ減衰では、ディジタル変調器はＢ÷ＡｄＢディジタル減衰から０ｄＢディジタル減衰までシフトする。０ｄＢとＡｄＢの間のレベルは、１デジタル減衰レベル範囲によって得ることができ、またＡｄＢとＢｄＢの間並びにＢｄＢとＣｄＢの間の減衰レベルはそれぞれ他のデジタル減衰レベル範囲によって得ることができる。
【００４４】
図７は、ディジタル変調器２５、パワー段１６、出力フィルタ１８、ＶＦＣ２  ＰＥＤＥＣ制御システム２０、２１、２２、２３、フィードバック利得のための利得スイッチ１９、電源１７、異なる供給電圧の間を切り替えるための利得スイッチ２４を備える、ＰＭＡに実装させた完全な減衰制御システムを表している。ディジタル変調器２５は、フィードバック利得１９をシフトさせるため、かつ電源２４の間をシフトさせるための制御信号を発生させる減衰制御システムを備えている。さらに、ディジタル変調器２５はＰＷＭ基準信号の遅延２７を備えている。
【００４５】
ディジタル変調器に対する入力は、一方が他方と比較して遅延した２つの同じＰＷＭ信号になるように変調させられるディジタルＰＣＭ信号である。遅延させられたＰＷＭ信号は、前記ＰＥＤＥＣ制御システム２０、２１、２２、２３のループ成形を改善させる。適当な遅延によって補正信号Ｖeの高周波数リップルを最小限にしている。ディジタル変調器２５は、異なる供給電圧２４を切り替えるための手段と、フィードバック利得１９を制御する利得スイッチとを備えている。
【００４６】
この変調器は、ＰＣＭ信号をアナログ信号に変換するためにＤ／Ａ変換器を備えるアナログ式とすることが可能である。さらに、この減衰制御は、ディジタル式減衰ブロックを使用するのではなくアナログ式減衰ブロックで利得を切り替えることによって、アナログ式解決法として実装することが可能である。
【００４７】
図９は、図７に示したシステムによる、２０ｄＢの利得シフトの例に関するシミュレーションを表している。ＰＣＭ−ＰＷＭ変調器のすぐ後のＰＷＭ信号を最上部に表している。変調された信号は２０ｋＨｚの正弦波である。ＰＷＭ信号の第１の部分の変調の深さはＭ＝０．８の変調指数に等しい。利得シフトの後では、変調指数は０．０８である。
【００４８】
図８は減衰スキームを表している。０ｄＢ〜２０ｄＢの減衰レベルは、ディジタル減衰器によってなされている。２０ｄＢ減衰で利得シフトが生じ、またディジタル減衰器は２０ｄＢ減衰から０ｄＢ減衰までシフトさせる。ＰＭＡパワー段に対する供給電圧は、５０Ｖから５Ｖまでシフトし、またフィードバック利得は＋２０ｄＢ変化する。
【００４９】
ディジタル変調器からのＰＷＭ信号が９ビットの３８４ｋＨｚ信号である場合、そのディジタル・ダイナミックレンジは１１５ｄＢとなる。１０ｄＢ減衰では、そのダイナミックレンジは１１５ｄＢ−１０ｄＢ＝１０５ｄＢとなる。２０ｄＢ減衰では、ダイナミックレンジを２０ｄＢ改善させるような利得シフトが存在し、またそのダイナミックレンジは１１５ｄＢ＋２０ｄＢ−２０ｄＢ＝１１５ｄＢとなる。３０ｄＢ減衰では、そのダイナミックレンジは１１５ｄＢ＋２０ｄＢ−３０ｄＢ＝１０５ｄＢとなる。したがって、この減衰制御システムは、０ｄＢ〜４０ｄＢのレンジの減衰を得ることが可能であり、また９５ｄＢという最小ダイナミックレンジを有している。これによって、−２０ｄＢ未満の減衰レベルにある信号を聴取する際に、電源を変化させることなしに、１１５ｄＢ＋２０ｄＢ＝１３５ｄＢという最大ダイナミックレンジを有するような増幅器に良く対応している。
【００５０】
さらに、減衰したレベルでは、供給電圧の振幅が低下するため電磁場適合性が上昇する。この供給電圧は、ＥＭＣ要求を克服するために出力パワーの８倍減衰に対応した値まで低下させることができることが好ましい。
【００５１】
図９の最上部から２つ目のシミュレーションは、パワー段の出力ＰＷＭ信号を表しており、利得シフトの前後で１０倍（２０ｄＢ）の振幅差が存在することが分かり、さらに利得シフトの前後での変調の深さの差が分かる。図９の最下部には、増幅器の出力信号を表しており、変調された信号の振幅は、高周波数信号成分を除けば利得シフトにおいて変化していない。この高周波数信号成分は２０ｄＢの減衰を受けている。
【００５２】
この減衰制御システムは、別々に実現させることや、好ましくはＤＳＰ、ＦＰＧＡ内、あるいはシリコン基板上に実装させた変調器ハードウェアで実現させることができる。
【００５３】
さらに、この減衰制御システムは、ＡＣ−ＡＣ、ＤＣ−ＤＣ、ＤＣ−ＡＣ、ＡＣ−ＤＣ、あるいはここに言及したこれらの任意の組み合わせなどの所与の任意のパワー変換システム内で、好ましくはそのパワー段の素子が「オン」と「オフ」のいずれかの状態で動作するようなＤＣ−ＡＣ高精度オーディオパワー変換システム内で、実現させることができる。
【図面の簡単な説明】
【００５４】
【図１】変調された信号が減衰を受けるとそのダイナミックレンジが低下するような従来技術のディジタル減衰システムの図である。
【図２】ＰＷＭ信号を連続的に振幅減衰させている従来技術システムの図である。
【図３】全体ブロック図として表した本発明の第１の実施形態の図である。
【図４】本発明の第２の実施形態のブロック図である。
【図５】本発明の第３の実施形態のブロック図である。
【図６】ＡｄＢおよびＢｄＢの位置の利得シフトによって０ｄＢ〜ＣｄＢのレンジにある本発明に従った減衰スキームの一例の図である。
【図７】減衰制御システムとして実現させた本発明の別の好ましい実施形態の図である。
【図８】図７のシステム内に実現させた減衰スキームの図である。
【図９】図７のシステムに２０ｄＢの利得シフトを加えている１つのシミュレーションの図である。
【図１】
2005513901.tif 000003
【図２】
2005513901.tif 000004
【図３】
2005513901.tif 000005
【図４】
2005513901.tif 000006
【図５】
2005513901.tif 000007
【図６】
2005513901.tif 000008
【図７】
2005513901.tif 000009
【図８】
2005513901.tif 000010
【図９】
2005513901.tif 000011
【手続補正書】
【提出日】平成15年12月8日(2003.12.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＡＣ、ＤＣ−ＤＣまたはＡＣ−ＡＣ変換システムなどのスイッチング・パワー変換システム、あるいはここに言及したこれらの任意の組み合わせに関する。本発明は、より具体的には、ディジタル信号の減衰制御に関する。
【０００２】
本発明は、高効率のオーディオ増幅など、任意のディジタル式入力システム、特に高精度のＤＣ−ＡＣパワー変換システムにおけるパワー変換を改良するために有利に使用することができる。
【背景技術】
【０００３】
減衰制御システム（すなわち、オーディオ増幅システムのボリューム制御）は、ディジタル式パワー変換システムの１つの中心的要素とすることができる。
【０００４】
大部分のディジタル制御式パワー変換器は、ＣＤプレーヤなどのソースから受け取ったパルス符号変調（ＰＣＭ）された信号を、例えばパルス幅変調された信号（ディジタルＰＷＭ変調器）に変換するディジタル変調器に基づいている。その変調器をアナログ式として、その前にＤ／Ａ変換器を配置させることもある。
【０００５】
このディジタル変調器の出力信号は、パワー段に供給され、このパワー段において増幅を受ける。典型的なパワー変換器はスイッチング・パワー変換段、フィルタ、制御システムを含んでいる。
【０００６】
変調器のディジタル入力（すなわち、ディジタル源）は、一定のダイナミックレンジを与える任意のビットフレーム長として表現されている。信号の振幅を低下させるためにその実効ビットフレーム長を低下させるため、図１に示すように、ディジタル領域における減衰によって、減衰したディジタル信号のダイナミックレンジが損なわれることがある。他方、パワー段における減衰によって、ディジタル・ダイナミックレンジが損われることはない。
【０００７】
ディジタルＰＭＡ（パルス変調増幅器）でノイズと歪みは、パワー段内でのパルスの立ち上がりと立ち下がりエッジの不正確性によって生じる。パワー段の出力ＰＷＭ信号の振幅を減衰させると、出力パルス信号内のノイズも等しく減衰を受けることになり、変調された信号のダイナミックレンジが保持されることになる。
【０００８】
スイッチング出力パワー段における一般的な問題は、パワー段の出力ＰＷＭ信号の概して大きな振幅に起因する電磁場適合性（ＥＭＣ）である。従来のＰＭＡでは、ディジタル信号のレベルが減衰を受けると変調の深さがより低くなり、これによって復調された信号の振幅（すなわち、低域ろ過させた増幅器出力）は、パワー段の出力ＰＷＭ信号の振幅と比較して低くなる。より大きな変調の深さをより低いＰＷＭ信号振幅と組み合わせると、同じ変調信号を得ることができるが、ＥＭＣ問題の低下が生じる。
【０００９】
変調の深さが下がると一般に、パワー段の効率は低下する。この効果は、復調され低域ろ過した出力信号の振幅とパワー段の出力ＰＷＭ信号の振幅との間の比が低下したことの１つの結果である。より大きな変調の深さをより小さいＰＷＭ信号振幅と組み合わせることで同じ変調信号を得ることができるが、効率とダイナミックレンジが上昇する。
【００１０】
したがって、図２に示すようにパワー段内で減衰を実施することが望ましい。減衰制御を含むディジタル式増幅器システムは、米国特許第５，８９８，３４０号に記載されている。しかし、このシステムは、出力電圧が広い範囲で変化する複雑なパワー段電圧供給を含んでいる。その出力電圧が広い電圧範囲内で連続して変化することができるような電源を有するシステムは、非常に複雑でありこのため高価となる。言及したこのシステムはさらに、アナログ出力からのフィードバック経路内にＡ／Ｄ変換手段を含んでいる。このためシステムの複雑さがさらに増大することになる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、本発明の主たる目的の１つは、ディジタル制御式パワー変換システムにおいて、従来技術の技法に関連する基本的な問題を克服した減衰制御技法を提供することである。
【００１２】
別の目的は、減衰した信号のダイナミックレンジをある範囲内に保持することである。
【００１３】
本発明のさらに別の目的は、ＰＷＭ信号のパルス波形の立ち上がりと立ち下がりエッジにおける不正確性によるノイズを減衰させることである。
【００１４】
また別の目的は、減衰したレベルにおけるＥＭＣ問題を低下させることである。
【００１５】
本発明の別の目的は、パワー段ＰＷＭ信号の減衰したレベルにおいて前記パワー変換システムの効率を上昇させることである。
【課題を解決するための手段】
【００１６】
これらの目的は、概説を目的として言及した種類の減衰制御システムであって、復調された出力信号をディジタル式に減衰させる手段と、複数の予め定めた電圧レベルの間でパワー段ＰＷＭ出力の供給電圧入力をシフトさせるための第１の利得シフト手段とを備えており、その第１の利得シフト手段はディジタル信号の減衰が予め定めたレベルを超えたときにパワー段利得を減少させるように配置させている減衰制御システムによって達成される。
【００１７】
この減衰制御システムは、予め定めたレベル間で供給電圧をシフトさせ、これによって出力段のＰＷＭ信号の振幅を変化させていることによってパワー段の段階式利得シフトを得ることができる。これらの利得シフトが生じると、ディジタル変調器はＰＷＭ信号の変調の深さをシフトさせる。
【００１８】
ディジタル変調器は、供給電圧のこうした段階（利得シフト）間で、変調器ＰＣＭおよび／またはＰＷＭ信号を減衰させる。ディジタル減衰は段階式の電圧シフト間でのみ有効であるため、減衰信号レベルに関するダイナミックレンジは、アナログ信号やディジタル信号の減衰がダイナミックレンジの減少を示唆するような従来のシステムと比較して、より高いレベルに保持することができる。
【００１９】
このダイナミックレンジは、パワー段増幅（パワー段供給電圧）の変化によりディジタル領域の大きな減衰が不要であるため、すべての減衰レベルを通して高いレベルに保持することができる。ＰＷＭ信号の振幅は高い減衰レベルにおいて大幅に低下させることができる。
【００２０】
各利得シフトごとに、出力信号の立ち上がりと立ち下がりエッジの例えば不正確性に起因するノイズは低下し、かつ効率が改善される。
【００２１】
供給電圧の振幅は幾つかの値だけしか取ることができないため、電源の複雑さは少なくなる。
【００２２】
さらに、ＰＭＡがより低い供給電圧で動作しかつ出力パワー段のＰＷＭ信号の振幅を低下させると、ＥＭＣ問題が軽減される。
【００２３】
さらに、パワー段の供給電圧が低下すると、パワー段素子内の容量性要素によって消費されるエネルギーが減少するためパワー段の効率は上昇する。さらに、磁気要素内でのＡＣ損失の低下に寄与するように、リップル電流も減少する。
【００２４】
減衰制御システムは、このパワー段の利得シフトに従ってフィードバック経路における利得をシフトさせるための第２の利得シフト手段を含むことが好ましい。この第２の利得シフト手段は、パワー段制御システムのフィードバック経路で利得シフトを生じさせ、これによって出力パワー段ＰＷＭ信号のレベルが異なることによって生じる影響を補償している。パワー段における利得シフトの間に、復調された増幅器出力は振幅を変化させることはない。
【００２５】
供給電圧入力は、単一の段階可変式で電圧を送り出すことができる電源によって送り出すことができる。別法として、その供給電圧入力は複数の予め定めた電圧を送り出すことができる電源によって送り出される。このケースでは、電源は、複数の充電されたコンデンサに予め定めた電圧を保持することが可能である。この電源はさらに、その各々を必要がないときにオフにすることができるような複数のパワー段を備えている。
【００２６】
したがって、好ましい実施の一態様では、そのディジタル変調器は、ディジタル・パルス符号変調された入力からＰＷＭ制御信号を取り出しているディジタルＰＣＭ（パルス符号変調）−ＰＷＭ（パルス幅変調）変調器である。
【００２７】
別法として、そのディジタル変調器は、Ｄ／Ａ変換器と、自励発振(self-oscillating)変調器などのアナログ変調器とを備えることができる。さらに、変調された信号をディジタル式に減衰させる手段は変調器ハードウェアに実装させることができる。
【００２８】
これら第１および／または第２の利得シフト手段は、ディジタル変調器によって制御させることが好ましいが、必須ではない。これによって、コンパクトでありかつ効率のよいシステム構築が得られる。
【００２９】
本発明の別の実施態様によれば、ノイズ／歪み抑制制御システムは、変調されたＰＷＭ信号を遅延させかつその遅延させた変調ＰＷＭ信号をパワー段のノイズ／歪み抑制制御システムに提供するための手段を備えている。これによってノイズ／歪み抑制制御システムのループ成形が改善される。
【００３０】
パワー段制御システムは、ＰＥＤＥＣ（パルスエッジ遅延誤差補正）制御システムであり、かつ第２の利得シフト手段はこのＰＥＤＥＣ制御システムのフィードバック経路内に配置させることが好ましい。これによって、このＰＥＤＥＣ制御システムはパワー段の利得シフトを補償していない。
【００３１】
本発明の実施の一態様によれば、可能な利得シフトはたとえば、最大出力パワーの８倍減衰の値に対応させることができる。
【００３２】
本発明の第２の態様によれば、上述の目的は、上で言及した種類のディジタル式パワー変換器における減衰のための方法であって、
複数の予め定めた電圧レベルの間で、前記パワー段の入力供給電圧をシフトさせ、
各電圧レベルごとに、ディジタル減衰範囲で変調された信号をディジタル式に減衰させて、
前記ディジタル減衰範囲と比べてより大きな全体的減衰範囲を達成させる方法によって達成される。
【発明を実施するための最良の形態】
【００３３】
従来技術のシステムと本発明の好ましい実施形態について、添付の図面およびシミュレーション・シートを参照しながら以下にさらに記載することにする。
【００３４】
本発明の第１の実施形態の全体ブロック図を、ディジタル変調器０、出力電圧をシフトさせることができる供給手段を備えたパワー段１、制御システム２、利得シフトを制御するための減衰制御３を図示している図３に示している。
【００３５】
ディジタル制御式パワー段に対する入力では、ＣＤプレーヤその他からの信号などのディジタル信号が必要である。ディジタル変調器０はディジタルＰＣＭ入力信号をＰＷＭ信号に変換している。このディジタル変調器０はさらに、たとえば増幅器のボリューム・ノブから減衰信号を受け取る。この変調器は１つのディジタル減衰器の役割を果たすように配置されており、また以下により厳密に記載する方式によってディジタル式利得をシフトさせることが可能である。
【００３６】
パワー段制御ブロック２は、パワー段１の誤差を補償しており、段階可変式のフィードバック利得を有している。このフィードバック利得は利得シフトで変化する。パワー段ブロック１は、スイッチング・パワー変換段、復調フィルタ、ＰＷＭ信号の段階可変式の振幅を得るための制御システムを含んでいる。減衰制御ブロック３は、ディジタル減衰器の全体的制御、減衰器内の利得シフト、フィードバック経路内の利得シフトを、以下により厳密に記載する方式によって操作している。
【００３７】
本発明の第２の好ましい実施形態を図４に表している。このブロック図は、ディジタル入力信号をパルス幅変調された信号に変換するためのディジタル式のＰＣＭ−ＰＷＭ変調器４と、パワー段６と、パワー段６の誤差を補償するためのＰＥＤＥＣ（パルスエッジ遅延誤差補正）制御システム５と、を含んでいる。ＰＥＤＥＣは、参照によって本明細書に組み込む、本出願人の国際特許出願ＰＣＴ／ＤＫ９８／００１３３に記載されている。
【００３８】
本実施形態は、ＰＥＤＥＣ制御システム５がパワー段の利得シフトを補償するのを防止するためのフィードバックに適用される利得シフト８が必要である。このパワー段６は、単一のハーフ・ブリッジや複数のハーフ・ブリッジとすることが可能である。電源７は、パワー段で異なる利得レベルが得られるように、複数の予め定められている供給電圧の間でのシフトが可能でなければならない。この電源７は単一のパワー段からなることが好ましい。当業者に対する別の可能な解決法は、効率を上昇させる必要のないときには各々をオフにすることができるような複数のパワー段を備える電源である。
【００３９】
ディジタル変調器４は、減衰制御９によってディジタル減衰を行うことが可能である。この減衰制御９は、ディジタル減衰器４に対する全体制御を操作し、電源７やフィードバック８内の利得シフトを制御している。
【００４０】
本発明の第３の好ましい実施形態を、ディジタルＰＣＭ−ＰＷＭ変調器１２、減衰制御１４、電源１１の幾つかの電圧ノードと接続させたパワー段１０、ＰＥＤＥＣ制御システム１３を含む電源間の内部スイッチ、さらにフィードバック経路内の利得スイッチ１５を備える図５に表している。
【００４１】
第２の好ましい実施形態と比較した場合、電源１１は異なる電圧間でシフトせず、その代わりに電源１１は減衰制御システム１４へそれが選択する複数の電圧を送り出すようになっている。ＰＭＡパワー段１０は、これらの異なる電源電圧間でシフトさせることによって利得シフトを実施している。
【００４２】
図６は、本発明の上述した実施形態によって実現することが可能な減衰スキームを視覚的に表したものである。その減衰範囲は自由に選択することができるが、この例では、減衰範囲は減衰レベルＡｄＢとＢｄＢにおいて２つの利得シフトを備えている。ＡｄＢまでの減衰をディジタル減衰によって達成させている。ＡｄＢ減衰レベルでは、パワー段に対する供給電圧はＡｄＢの減衰に対応してＸからＹまでシフトし、一方、ディジタル変調器はＡから０ｄＢディジタル減衰までシフトする。ＢｄＢまでの減衰は０からＢ−ＡｄＢまでのレンジにあるディジタル減衰によって達成させている。ＢｄＢの減衰レベルでは、供給電圧はＢｄＢの減衰に対応してＹからＺまでシフトし、一方、ディジタル変調器はＢ−Ａから０ｄＢディジタル減衰までシフトする。ＣｄＢまでの減衰は０からＣ−ＢｄＢまでのレンジにあるディジタル減衰によって達成させている。
【００４３】
図７は、ディジタル変調器２５、パワー段１６、出力フィルタ１８、ＶＦＣ２  ＰＥＤＥＣ制御システム２０、２１、２２、２３、フィードバック利得のための利得スイッチ１９、電源１７、異なる供給電圧の間を切り替えるための利得スイッチ２４を備える、ＰＭＡに実装させた完全な減衰制御システムを表している。ディジタル変調器２５は、フィードバック利得１９をシフトさせるため、かつ電源２４の間をシフトさせるための制御信号２８、２９を発生させる減衰制御システムを備えている。さらに、ディジタル変調器２５はＰＷＭ基準信号２６の遅延２７を備えている。
【００４４】
ディジタル変調器に対する入力は、一方が他方と比較して遅延した２つの同じＰＷＭ信号になるように変調させられるディジタルＰＣＭ信号３０である。遅延させられたＰＷＭ信号２７は、前記ＰＥＤＥＣ制御システム２０、２１、２２、２３のループ成形を改善させる。適当な遅延によって補正信号Ｖeの高周波数リップルを最小限にしている。ディジタル変調器２５は、異なる供給電圧２４を切り替えるための手段と、フィードバック利得１９を制御する利得スイッチとを備えている。
【００４５】
この変調器は、ＰＣＭ信号をアナログ信号に変換するためにＤ／Ａ変換器を備えるアナログ式とすることが可能である。さらに、この減衰制御は、ディジタル式減衰ブロックを使用するのではなくアナログ式減衰ブロックで利得を切り替えることによって、アナログ式解決法として実装することが可能である。
【００４６】
図９は、図７に示したシステムによる、２０ｄＢの利得シフトの例に関するシミュレーションを表している。ＰＣＭ−ＰＷＭ変調器のすぐ後のＰＷＭ信号を最上部に表している。変調された信号は２０ｋＨｚの正弦波である。ＰＷＭ信号の第１の部分の変調の深さはＭ＝０．８の変調指数に等しい。利得シフトの後では、変調指数は０．０８である。
【００４７】
図８は減衰スキームを表している。０ｄＢ〜２０ｄＢの減衰レベルは、ディジタル減衰器によってなされている。２０ｄＢ減衰で利得シフトが生じ、またディジタル減衰器は２０ｄＢ減衰から０ｄＢ減衰までシフトさせる。ＰＭＡパワー段に対する供給電圧は、５０Ｖから５Ｖまでシフトし、またフィードバック利得は＋２０ｄＢ変化する。
【００４８】
ディジタル変調器からのＰＷＭ信号が９ビットの３８４ｋＨｚ信号である場合、そのディジタル・ダイナミックレンジは１１５ｄＢとなる。１０ｄＢ減衰では、そのダイナミックレンジは１１５ｄＢ−１０ｄＢ＝１０５ｄＢとなる。２０ｄＢ減衰では、ダイナミックレンジを２０ｄＢ改善させるような利得シフトが存在し、またそのダイナミックレンジは１１５ｄＢ＋２０ｄＢ−２０ｄＢ＝１１５ｄＢとなる。３０ｄＢ減衰では、そのダイナミックレンジは１１５ｄＢ＋２０ｄＢ−３０ｄＢ＝１０５ｄＢとなる。したがって、この減衰制御システムは、０ｄＢ〜４０ｄＢのレンジの減衰を得ることが可能であり、また９５ｄＢという最小ダイナミックレンジを有している。これによって、−２０ｄＢ未満の減衰レベルにある信号を聴取する際に、電源を変化させることなしに、１１５ｄＢ＋２０ｄＢ＝１３５ｄＢという最大ダイナミックレンジを有するような増幅器に良く対応している。
【００４９】
さらに、減衰したレベルでは、供給電圧の振幅が低下するため電磁場適合性が上昇する。この供給電圧は、ＥＭＣ要求を克服するために出力パワーの８倍減衰に対応した値まで低下させることができることが好ましい。
【００５０】
図９の最上部から２つ目のシミュレーションは、パワー段の出力ＰＷＭ信号を表しており、利得シフトの前後で１０倍（２０ｄＢ）の振幅差が存在することが分かり、さらに利得シフトの前後での変調の深さの差が分かる。図９の最下部には、増幅器の出力信号を表しており、変調された信号の振幅は、高周波数信号成分を除けば利得シフトにおいて変化していない。この高周波数信号成分は２０ｄＢの減衰を受けている。
【００５１】
この減衰制御システムは、別々に実現させることや、好ましくはＤＳＰ、ＦＰＧＡ内、あるいはシリコン基板上に実装させた変調器ハードウェアで実現させることができる。
【００５２】
さらに、この減衰制御システムは、ＡＣ−ＡＣ、ＤＣ−ＤＣ、ＤＣ−ＡＣ、ＡＣ−ＤＣ、あるいはここに言及したこれらの任意の組み合わせなどの所与の任意のパワー変換システム内で、好ましくはそのパワー段の素子が「オン」と「オフ」のいずれかの状態で動作するようなＤＣ−ＡＣ高精度オーディオパワー変換システム内で、実現させることができる。
【図面の簡単な説明】
【００５３】
【図１】変調された信号が減衰を受けるとそのダイナミックレンジが低下するような従来技術のディジタル減衰システムの図である。
【図２】ＰＷＭ信号を連続的に振幅減衰させている従来技術システムの図である。
【図３】全体ブロック図として表した本発明の第１の実施形態の図である。
【図４】本発明の第２の実施形態のブロック図である。
【図５】本発明の第３の実施形態のブロック図である。
【図６】ＡｄＢおよびＢｄＢの位置の利得シフトによって０ｄＢ〜ＣｄＢのレンジにある本発明に従った減衰スキームの一例の図である。
【図７】減衰制御システムとして実現させた本発明の別の好ましい実施形態の図である。
【図８】図７のシステム内に実現させた減衰スキームの図である。
【図９】図７のシステムに２０ｄＢの利得シフトを加えている１つのシミュレーションの図である。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
ソース信号から変調された制御信号を発生させるディジタル変調器（０；４；１２；２５）と、スイッチング・パワー段（１；６；１０；１６）とを備えているスイッチング・パワー変換システム内の減衰制御システム（３；９；１４）であって、
該減衰制御システムは、
前記変調された信号をディジタル式に減衰させる手段（２５）と、
複数の予め定めた電圧レベル（１７）の間で前記パワー段の供給電圧をシフトさせるための第１の利得シフト手段（７；１１；２４）と
を備え、前記第１の利得シフト手段（７；１１；２４）は、前記変調された信号の減衰が予め定めたレベルを超えた場合にパワー段利得が減少するように配置されている衰制御システム。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１６
【補正方法】変更
【補正の内容】
【請求項１６】
ソース信号から変調された制御信号を発生させるためのディジタル変調器と、スイッチング・パワー段とを有するスイッチング・パワー変換システムの減衰方法であって、
複数の予め定めたレベル間で前記パワー段の利得をシフトさせるステップと、
各レベルごとに、ディジタル減衰範囲内で前記変調された信号をディジタル式に減衰させるステップと
を備え、前記ディジタル減衰範囲を超える全体的減衰範囲を達成させることを特徴とする方法。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2005513901.tif 000012
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2005513901.tif 000013
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2005513901.tif 000014
【国際調査報告】
2005513901.tif 000015
2005513901.tif 000016