(57)【要約】本発明は、データパケットを個々に含んでいるアナログ差分信号を処理する電力制御回路を送信機内に含んでいるトランシーバと、それを動作する方法とを含んでいる。電力制御回路は、最初に既知の値を有する一連のデータシンボルを送信し、正しいパワーレベルのためにトランシーバシステムを周期的にストローブし、最適な利得に達するまで最大出力パワーを越えずにトランシーバのパワーレベルを段階的に増加させる。【選択図】図１
2005501438.tif 000002
【特許請求の範囲】
【請求項１】
実質的に一定の出力パワーを有し、パケットの始めに向かって複数のトレーニングシンボルを各データパケットが含んでいる複数のデータパケットからのデータを含んでいる増幅された差分信号を時間にわたって供給する送信機において使用される上方変換および増幅装置において、
可変利得を有しており、差分信号を入力し、増幅された差分信号を出力する可変利得増幅器と、
この可変利得増幅器に電気的に結合され、差分信号または増幅された差分信号から得られた信号を入力し、出力パワーを有する電力増幅された差分信号を出力する電力増幅器と、
電力増幅段に結合され、検出されたパワー信号が複数のトレーニングシンボルのいくつかの期間中に少なくともシンボルあたり一度、あるインターバルで生成されるように出力パワーを示す検出されたパワー信号を供給するパワー検出器を含んでいるパワー検出回路と、
このパワー検出回路および可変利得増幅器に電気的に結合された電力制御回路とを含んでおり、この電力制御回路が、
各パケット送信中の複数のトレーニングシンボルのいくつかの各期間中に検出されたパワー信号が予め定められたパワーより低い場合に、可変利得増幅器の可変利得を段階的なインクリメントで増加させ、
検出されたパワー信号が出力パワーしきい値を超えないように条件的に要求された場合には可変利得増幅器の可変利得を段階的なデクリメントで減少させるように構成されている装置。
【請求項２】
電力制御回路は、予め定められたパワーに達した後にパケット当り一度、最初のトレーニングシンボルの送信前にそのパケットの始めにおいて可変利得を減少させる請求項１記載の装置。
【請求項３】
電力制御回路は、最初のパケットの残りのものに対する可変利得を増加させるために使用されたトレーニングシンボルの最後に設定された最後の利得に可変利得増幅器を維持する請求項２記載の装置。
【請求項４】
電力制御回路は、データの各パケットを表す入力差分信号に対して予め定められた最大回数で第１の可変利得の段階的な増加を繰返す請求項１記載の装置。
【請求項５】
可変利得増幅器、電力増幅器および電力制御回路は、集積回路チップ上に形成されている請求項１記載の装置。
【請求項６】
パワー検出回路は、
現在のパワー検出信号を生成するパワー検出器と、基準パワーを検出して基準パワー検出信号を生成するパワー検出器との２つの整合されたパワー検出器と、
現在のパワー検出信号と基準パワー検出信号とを比較して、現在の出力パワーがパワーしきい値より低いか否かを決定する比較装置とを含んでいる請求項１記載の装置。
【請求項７】
電力制御回路は、検出されたパワー信号の受取りを開始するために予め定められたインターバルで比較装置をストローブする請求項６記載の装置。
【請求項８】
入力差分信号内の複数のデータパケットはそれぞれ、予め定められたパワーをもっと迅速に獲得するためにトレーニングシーケンスとして使用された複数の既知の初期シンボル値を含んでいる請求項１記載の装置。
【請求項９】
さらに、第１の誘導的に同調された上方変換された差分信号を入力差分信号として可変利得増幅器に供給する第１のアップミキサと、
可変利得増幅器と電力増幅器との間に電気的に結合され、増幅された差分信号を入力し、その増幅された信号から生じた信号として第２の誘導的に同調された上方変換された差分信号を出力する第２のアップミキサとを含んでいる請求項１記載の装置。
【請求項１０】
電力制御回路は、予め定められたパワーに達した後にパケット当り一度、最初のトレーニングシンボルの送信前にそのパケットの始めにおいて可変利得を減少させる請求項９記載の装置。
【請求項１１】
電力制御回路は、最初のパケットの残りのものに対する可変利得を増加させるために使用されたトレーニングシンボルの最後に設定された最後の利得に可変利得増幅器を維持する請求項１０記載の装置。
【請求項１２】
電力制御回路は、データの各パケットを表す入力差分信号に対して予め定められた最大回数で第１の可変利得の段階的な増加を繰返す請求項９記載の装置。
【請求項１３】
第１および第２のアップミキサ、可変利得増幅器、電力増幅器ならびに電力制御回路は、集積回路チップ上に形成されている請求項９記載の装置。
【請求項１４】
第１のアップミキサはベースバンド差分信号を中間周波数差分信号に上方変換し、
第２のアップミキサはこの中間周波数差分信号を無線周波数差分信号に上方変換する請求項９記載の装置。
【請求項１５】
パワー検出回路は、
現在のパワー検出信号を生成するパワー検出器と、基準パワーを検出して基準パワー検出信号を生成するパワー検出器との２つの整合されたパワー検出器と、
現在のパワー検出信号と基準パワー検出信号を比較して、現在の出力パワーがパワーしきい値より低いか否かを決定する比較装置とを含んでいる請求項９記載の装置。
【請求項１６】
電力制御回路は、検出されたパワー信号の受取りを開始するために予め定められたインターバルで比較装置をストローブする請求項１５記載の装置。
【請求項１７】
入力差分信号内の複数のデータパケットはそれぞれ、予め定められたパワーをもっと迅速に獲得するためにトレーニングシーケンスとして使用された複数の既知の初期シンボル値を含んでいる請求項９記載の装置。
【請求項１８】
出力が一定のＣＭＯＳトランシーバによりデジタルデータパケットを送信する方法において、
データ値を含んでいる第１のデジタルデータパケットの第１の差分アナログ周波数表現を増幅し、第１のデジタルデータパケットの第１の増幅された差分アナログ周波数表現を獲得し、この増幅するステップは可変利得増幅器を使用して増幅し、電力増幅器を使用して増幅するステップを含んでおり、
第１のデジタルデータパケットの第１の差分アナログ周波数表現を増幅したとき、第１の複数の予め定められたインターバルのそれぞれにおいて、第１のデジタルデータパケットの第１の差分アナログ周波数表現の出力パワーが予め定められた基準パワーに達しているか否かを決定し、
その出力パワーが第１の複数の予め定められたインターバルのそれぞれの期間中に予め定められた基準パワーに達しない場合、第１の複数の予め定められたインターバルのそれぞれにおいて可変利得増幅器の利得を段階的にインクリメントするステップを含んでいる方法。
【請求項１９】
第１の複数の予め定められたインターバルの後に出力パワーが予め定められた基準パワーに到達していない場合には、可変利得増幅器の中の残りのデータ値を増幅し、その最後の利得が複数の予め定められたインターバルの最後のものの期間中に使用される請求項１８記載の方法。
【請求項２０】
第２のデータ値を含んでいる第２のデジタルデータパケットの第２の差分アナログ周波数表現を増幅し、第２のデジタルデータパケットの第２の増幅された差分アナログ周波数表現を獲得するステップをさらに含んでおり、
第２のデジタルデータパケットの第２の差分アナログ周波数表現は、可変利得増幅器の中の利得が段階的にインクリメントされて変更されることのできる第２の複数の予め定められたインターバルを含んでおり、第２の複数の予め定められたインターバルの最初のインターバルにおいて、可変利得増幅器の利得は最後の利得からの次の段階的インクリメントである請求項１９記載の方法。
【請求項２１】
第１の複数の予め定められたインターバル期間中に出力パワーがそのとき最適な利得に基づいて最適パワーレベルに達した場合、第２のデータ値を含む第２のデジタルデータパケットの第２の差分アナログ周波数表現を受取ったとき、その第２のデジタルデータパケットの第２の差分アナログ周波数表現は、可変利得増幅器の中の利得が段階的にインクリメントされて変更されることのできる第２の複数の予め定められたインターバルを含み、最適な利得から減少された別の利得で第２の複数の予め定められたインターバルの最初のインターバルを増幅する請求項１８記載の方法。
【請求項２２】
前記別の利得はユーザ構成可能な量だけ減少される請求項２１記載の方法。
【請求項２３】
第２の複数の予め定められたインターバルのそれぞれにおいて第２のデジタルデータパケットの第２の差分アナログ周波数表現を増幅したとき、第２のデジタルデータパケットの第２の差分アナログ周波数表現の出力パワーが予め定められた基準パワーに達しているか否かを決定し、
その出力パワーが第２の複数の予め定められたインターバルのそれぞれの期間中に予め定められた基準パワーに達しない場合に、第２の複数の予め定められたインターバルのそれぞれにおいて可変利得増幅器の利得を段階的にインクリメントするステップをさらに含んでいる請求項２１記載の方法。
【請求項２４】
可変利得増幅器を具備し、この可変利得増幅器は、
ＶＤＤ基準出力レベルを有する入力差分信号を入力し、電流を出力する誘導性負荷折返しカスコード回路と、
誘導性負荷折返しカスコード回路からの電流を入力し、接地基準出力レベルを有する出力差分信号を出力する入力電流負荷回路と、
各利得セルが入力電流負荷回路に結合され、出力差分信号を受取り、２つの電流ミラー回路をそれぞれ含んでいる複数の利得セルと、
各スイッチング回路が複数の利得セルの１つに結合され、正モードおよびこの正モードと逆の極性を有する負モードで動作する複数のスイッチング回路とを含んでおり、これら複数のスイッチング回路は正モードの利得セルが負モードのものより多くなるように動作する送信機中で使用される装置。
【請求項２５】
正モードおよび負モードは可変利得増幅器の利得セルにおいて同時に発生し、それによって利得の微調節が行われる請求項２４記載の装置。
【請求項２６】
入力電流負荷回路は、カスコード構成で配列された４つのＮＭＯＳトランジスタから構成されている請求項２４記載の装置。
【請求項２７】
入力電流負荷回路は、複数の利得セルのそれぞれによってミラーされる請求項２６記載の装置。
【請求項２８】
複数の利得セルのそれぞれにおける各電流ミラー回路は、３つのＮＭＯＳトランジスタを含んでいる請求項２７記載の装置。
【請求項２９】
複数のスイッチング回路はそれぞれ、正モードを生じさせるように動作するＮＭＯＳおよびＰＭＯＳトランジスタと、負モードを生じさせるように動作するＮＭＯＳおよびＰＭＯＳトランジスタとを含んでいる請求項２８記載の装置。
【請求項３０】
入力電流負荷回路は、複数の利得セルのそれぞれによってミラーされる請求項２４記載の装置。
【請求項３１】
複数の利得セルのそれぞれにおける各電流ミラー回路は、３つのＮＭＯＳトランジスタを含んでいる請求項２４記載の装置。
【請求項３２】
複数のスイッチング回路はそれぞれ、正モードを生じさせるように動作するＮＭＯＳおよびＰＭＯＳトランジスタと、負モードを生じさせるように動作するＮＭＯＳおよびＰＭＯＳトランジスタとを含んでいる請求項２４記載の装置。
【請求項３３】
その出力が可変利得増幅器の入力に結合されている出力を有している中間周波数アップミキサと、
その入力が可変利得増幅器の出力に結合されている無線周波数アップミキサとをさらに含んでいる請求項２４記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般に、相補形金属酸化膜半導体（ＣＭＯＳ）トランシーバに関する。とくに、本発明は、ＣＭＯＳトランシーバからの一定の出力パワーを得るための方法および装置に関する。
【０００２】
【従来の技術】
トランシーバは、通信信号の送信および受信をそれぞれ行うことのできる送信機および受信機を含んでいるよく知られている回路である。通常、送信機は、送信されるべき信号の最後の増幅段を提供する電力増幅器（ＰＡ）を含んでいる。
【０００３】
大部分の通常の設計では、電力増幅器は送信機および、またはトランシーバの他の部品から物理的に分離されたコンポーネントとして構成されている。また、ヒ化ガリウム（ＧａＡｓ）またはシリコンバイポーラ接合トランジスタ（ＳｉＢＪＴ）から形成された電力増幅器が典型的に使用され、その理由は、それらが、ＣＭＯＳ回路内に形成されたトランジスタより、そのトランジスタがｎチャンネルトランジスタか、あるいはｐチャンネルトランジスタであるかにかかわらず、固有の高い破壊電圧を有するためである。このような設計により所望の増幅特性を有する電力増幅器は可能であるが、それらは費用を犠牲にして実現される。ＧａＡｓ、ＳｉＢＪＴまたはその他の非ＣＭＯＳ電力増幅器がＣＭＯＳ集積回路内のトランジスタより費用がかかるだけでなく、非ＣＭＯＳ電力増幅器は送信機および、またはトランシーバのコンポーネントと同じ集積チップ上に形成されることができない。これら２つの要因のために、結果的に得られるトランシーバの全体的費用が増加する。
【０００４】
電力増幅器を含む単一チップ上に送信機および受信機回路の大部分が存在するトランシーバを有することは有益であることが認識されている。たとえば、１９９９年のＩＥＥＥ国際ソリッドステート回路会議で発表されたＴ．Ｃｈｏ 氏他による論文（“Ａ Ｓｉｎｇｌｅ Ｃｈｉｐ ＣＭＯＳ Ｄｉｒｅｃｔ−Ｃｏｎｖｅｒｓｉｏｎ ｆｏｒ ９００ＭＨｚ Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｄｉｇｉｔａｌ Ｃｏｒｄｌｅｓｓ Ｐｈｏｎｅｓ”）には、集積された電力増幅器を含むＣＭＯＳトランシーバチップが記載されている。改善されたＣＭＯＳ電力増幅器はまた、２０００年９月１５日に出願され、電力増幅器を集積する利点を認識している本出願人にのその権利が譲渡された米国特許出願第 ０９／６６３，１０１号明細書（“ＣＭＯＳ ＴＲＡＮＳＣＥＩＶＥＲ ＨＡＶＩＮＧ ＡＮ ＩＮＴＥＧＲＡＴＥＤ ＰＯＷＥＲ ＡＭＰＬＩＦＩＥＲ”）に記載されている。
【０００５】
それにもかわらず、ＣＭＯＳ電力増幅器の主要な欠点は、それらが温度およびプロセス変化に敏感であるために広い範囲のパワーレベル変動を示すことである。ＣＭＯＳ電力増幅器における高い効率および一定のパワーレベルは、低い破壊電圧および低い電流駆動、損失の多い基板の技術によって妨害される。
【０００６】
さらに、通常の送信機の設計は、出力パワーが多数の異なった変数の関数に基づいて送信されるように動作する。ＣＤＭＡ環境において、たとえば、移動局の送信機のパワー出力は典型的に、その移動局送信機と現在使用されている基地局との間の距離に基づいている。このような環境において、出力パワーは、たとえば、移動局の送信機が基地局に接近している場合に増加する。動作において、送信機の一部である可変利得増幅器の利得は中間周波数（ＩＦ）段または無線周波数（ＲＦ）段のいずれかで変化され、それによって送信出力パワーを低下させる。この状況において、出力パワーはある期間中非常に大きくなる可能性があるが、それは全体的なシステム要求内において許容可能である。
【０００７】
しかしながら別の環境では、出力パワーは常時予め指定されたレベルを越えてはならないことがたとえば米国連邦通信委員会により要求されている。このような環境において、上述した設計は使用されることができない。パワーが予め特定された最大レベルを越える例を考慮するために、平均出力パワーはその最大レベルよりはるかに低くなければならないため、システム性能が許容不可能なレベルに劣化する。
【０００８】
【発明が解決しようとする課題】
したがって、上記の欠点を克服するＣＭＯＳトランシーバチップに集積された可変利得増幅器および電力増幅器を含む送信機が望ましい。
【０００９】
本発明の目的は、実質的に一定のパワー出力を供給する集積されたＣＭＯＳトランシーバチップ上の送信機を提供することである。
【００１０】
本発明の別の目的は、出力パワーが予め定められた最大出力パワーを越えないようにするために出力パワーを漸次的に段階的に増加させることを可能にする装置および方法を提供することである。
【００１１】
本発明のさらに別の目的は、現在の出力パワーからバックオフすべきか否かを決定するために感知された出力パワーを使用して可変利得増幅器を動作させる方法を提供することである。
【００１２】
本発明のさらに別の目的は、折返しカスコード段および、または利得が１のセルのミラリングアレイを含む可変利得増幅器を提供することである。
【００１３】
【課題を解決するための手段】
本発明の上記の単独または組合せられた目的はとくに、データパケットを個々に含んでいるアナログ差分信号を処理する電力制御回路を送信機内に含んでいるトランシーバと、これを動作する方法とにより達成される。電力制御回路は、最初に既知の決定論値を有する各パケット内における一連のデータシンボルを送信し、正しいパワーレベルに対してトランシーバシステムを周期的にストローブし、最適な利得に到達するまで最大出力パワーを越えずにトランシーバのパワーレベルを段階的に増加させる。
【００１４】
とくに、電力制御回路は、パワー検出器と比較装置の組合せから得られた出力パワーを示す信号を受取り、受取られた信号のレベルに基づいて可変利得増幅器を調節する。初期動作中、可変利得増幅器の利得は、最初に送信されるパケットにおいて最初のシンボルを送信しているときに、予め定められた、ユーザ構成可能であることが好ましい初期利得に設定される。可変利得増幅器が安定し、また、対応的に正確な出力パワーが得られることを保証するための適切な待機時間の後に、電力制御回路は、出力パワーを示す信号を、そのシンボルが送信されている最中に受取るために比較装置をストローブする。出力パワーおよびしたがって利得が非常に低い場合には、電力制御回路は予め定められた最大出力パワーに達するように、しかしこれを越えないように利得を反復的にインクリメントする。
【００１５】
出力パワーが獲得されると、パケット単位で減少された利得に対応した量だけ出力パワーを低下させることができるように後続する各パケットの送信の始めに予め定められた量だけ利得を減少させることにより、予め定められた最大出力パワーをこの出力パワーが越えないようにされている。その代りに、比較装置は、次のパケットの送信中に出力パワーを少なくとも１つまたはおそらく２以上のステップでバックオフ（ｂａｃｋ  ｏｆｆ）するために使用される比較の結果を、各パケット内のシンボルのトレーニングシーケンス期間中にストローブされることができる。
【００１６】
このように構成された可変利得増幅器により、電力制御回路は、小さいステップでインクリメントするように利得を変化させることが可能となり、それによって電力制御回路により実施される電力制御アルゴリズムが動作することが可能となる。
【００１７】
【発明の実施の形態】
以下、図面を参照として本発明の非制限的な例示的な実施形態により本発明の上記およびその他の目的、特徴および利点をさらに詳細に説明する。なお、いくつかの図面において同じ参照符号が一貫して本発明の類似した部品を表している。
以下、添付図面に例が示されている本発明の好ましい実施形態を詳細に参照とする。便宜上、同じまたは類似した部品を示すために同じ参照符号が図面において一貫して使用される。
【００１８】
この明細書を考慮し、ここに開示されている本発明を行うことによって、別の実施形態が当業者に明らかになるであろう。この明細書および例は単なる一例に過ぎず、本発明の技術的範囲は添付されている請求の範囲および等価なものにより示される。
【００１９】
図１は、電力制御回路１００の１実施形態のブロック図を示している。図１に示されているように、ＩＦアップミキサ１１０はトランシーバにより受信された信号を、たとえば、１ＧＨｚのＩＦ周波数および５ＧＨｚのＲＦ周波数等の、ＩＦ周波数に上方変換することが知られている。ＩＦアップミキサ１１０に続く、そのＩＦ信号を増幅するＩＦ可変利得増幅器１３０は、好ましい実施形態において５ビットの入力制御入力を含み、０ｄＢから１５．５ｄＢまで０．５ｄＢのステップで調整可能である。その後、増幅されたＩＦ信号はＲＦアップミキサ１７８に送られ、このミキサがＩＦ信号をＲＦ信号に上方変換する。
【００２０】
ＩＦ可変利得増幅器１３０の利得は、ダイの温度およびデバイスプロセスコーナーのようないくつかの要因に基づいている。
【００２１】
その後、ＲＦアップミキサ１７８からの出力は電力増幅器１８０に供給され、この増幅器は送信されるべき信号を増幅する。送信された信号のパワーを感知するために、パワー検出器が使用される。好ましい実施形態において、図１に示されているように二重整合パワー検出器１８２が使用される。パワー検出器の１つ１８２Ａは電力増幅器１８０のドレインにおいて無線周波数（ＲＦ）信号から得られる送信された信号を検出するために使用され、他方の１８２Ｂは基準信号を検出するために使用される。この基準信号は、示されているようにデジタルアナログ変換器１８６を使用して適切なレベルのアナログ信号を生成するために使用される予め定められたデジタル値を使用して発生される。各パワー検出器１８２は、大きい容量性負荷（４ｐＦ）により非常に低い電流（２００ｎＡ）でバイアスされた本質的にソースフォロワ回路である。２つの整合されたパワー検出器の出力が比較され、パワー検出器の出力が整合したときに最適なパワーに達する。同じプロセスから形成された整合したパワー検出器を使用することによって、可能な限り温度およびプロセスから独立した最適なパワーが得られる。
【００２２】
パワー検出器１８２Ａおよび１８２Ｂのそれぞれの出力は比較装置１８８に供給され、この比較装置１８８は以下に説明するように適切なインターバルでストローブされ、比較装置１８８から得られた送信された信号と基準信号との間の差は電力制御回路１９０に入力される。以下図２を参照としてさらに説明するように、パケット単位で行われることが望ましい可変利得増幅器１３０の利得設定により結果的に出力パワーが実質的に一定となるように、電力制御回路１９０は定常状態動作を獲得して維持するために使用される。以下において可変利得増幅器１３０は、多数の利得セルを含む単一の利得段として説明されているが、その代りに、いくつかの可変利得増幅器がＩＦおよびＲＦの両送信機部分において使用されることが可能であり、その後ここに説明されている電力制御回路１９０に基づいて複合利得が決定され、使用されることが認識される。
【００２３】
電力制御回路１９０は、ここに説明されている電力制御アルゴリズムを実行する有限状態マシンとして構成されることが好ましく、それはハードウェアベースの論理回路であることが好ましい。このような電力制御回路１９０の使用により、システムによって任意の所定のパケットに対して送信され、依然ＦＣＣパワー要求の範囲内であることのできる最大出力パワーに近いがこれを越えないパワーレベルでの動作が可能になる。
【００２４】
上述した各コンポーネントは、同じ集積回路チップ上に形成されることが好ましい。また、出力パワー検出回路はパワー検出器１８２Ａおよび１８２Ｂ、デジタルアナログ変換器１８６および比較装置１８８により構成されているものとして説明されているが、出力パワーを検出するために別のタイプの回路素子が使用されることができる。
【００２５】
図２は、利得制御プロセスの動作を詳細に説明するために使用される本発明による電力制御アルゴリズムの状態図を示している。
【００２６】
リセット信号がパワー制御回路１９０により受取られた後、ステップ２０２においてパワー制御回路１９０は、送信が開始することを示すＴＸ ｏｎ信号を待つ。この時点で、ｇａｉｎＳｅｌｅｃｔフラグはデフォルト初期利得値が使用されることを示す“１”に設定され、ｓｔｅａｄｙＳｔａｔｅフラグは定常状態動作がまだ達成されていないことを示す“０”に設定される。
【００２７】
送信が所望されていることを示すＴＸ ｏｎ信号が受取られると、次にステップ２０４において、回路オーバーライド動作が所望されているか否かが決定され、これは典型的にバーンイン試験中に行われる。この場合、ｇａｉｎＳｅｌｅｃｔフラグは“１”の状態に維持され、それによって予め設定されたバーンイン利得値が使用されることを示す。したがって、ステップ２０５において、オーバーライド動作が行われた場合、電力増幅器１８０がひとたびオンになると、バーンイン試験動作が完了するまで、バーンイン利得はアップミキサ１１０および可変利得増幅器１３０に供給される。
【００２８】
しかしながら、ステップ２０４において正常な動作モードが発生した場合、ｇａｉｎＳｅｌｅｃｔフラグは“０”に設定され、使用される利得は可変利得増幅器１３０を正常モード動作初期利得値に設定する。この状態において、送信された最初の８のような、最初の少数のデータシンボルは、既知の決定論初期値を有することが好ましく、したがって電力制御回路が定常状態条件をさらに正確に達成することを可能にする。好ましい実施形態において、利得制御は、送信された信号を受取った受信機中において決定論値を有する残っているデータシンボルが自動利得制御（ＡＧＣ）に対して使用されることができるように最初の、５のような、少数のデータシンボルのある初期数についてのみ行われる。さらに、好ましい実施形態において、各シンボルの長さは０．８秒であるため、利得変化が最初の５シンボル中に発生した場合、適切な利得を得るために４秒が提供され、各パケットの持続期間は約１ｍ秒である。
【００２９】
ＶＧＡ１３０に対する利得設定が獲得され、電力増幅器１８０がオンに切替えられると、パケット送信の残りのものに対して可変利得増幅器１３０を最初に動作させるために正常モード動作初期利得値が使用される。その後、初期待機ステップ２０６において、システムはこの初期利得値に設定することが可能となる。初期待機時間は予め定められることができるが、以下に説明するように、典型的に利得ステップ間で使用される待機時間より長い。
【００３０】
その初期待機時間の後、電力制御回路１９０は、適切な定常状態の利得に到達するために使用される正常動作モードループに入る。ステップ２０８において、出力パワーは比較装置１８８をストローブすることによってチェックされ、それが低い場合には、利得を利得ステップで増加させることにより調節する。
【００３１】
好ましい実施形態において、早期のステップにおいて利得がある予め定められたしきい値だけ所望の利得より低い場合は最初に２．０ｄＢの大きさのステップが使用可能であるが、利得は０．５ｄＢのインクリメントだけ増加されてもよい。しかしながら、どの程度の利得ステップが使用されようとも、本発明の重要な特徴は、送信された信号のパワー全体が予め定められた最大値を個々の利得ステップによって越えないようにされることであり、この最大値は典型的に上述されたＦＣＣ規定に対応する。またステップ２０８中に、次の待機インターバルが設定され、好ましい実施形態において、それは再び６２．５ｎ秒のステップにおいて２ｎ秒までのものであることができる。
【００３２】
ステップ２０８および２１０は、電力制御アルゴリズムのコアを表している。ステップ２０８において、電力制御比較装置がストローブされ、出力パワーは低過ぎるか否かが決定される。パワーが低過ぎる場合、アルゴリズムは利得設定を１インクリメントだけ増加させ、ステップ２１０に進み、利得変更後待機期間を待機する。ステップ２０８および２１０は後続的に繰返され、利得は（１）利得の変化に割当てられた時間期間が時間切れになるか、あるいは（２）最適な出力パワーに達するまで増加する。上述した２つの条件のいずれかが満たされたとき、アルゴリズムは保留状態２１２に入り、そのパケットの持続期間中既存の利得設定が保持される。
【００３３】
最適な出力パワーに達しなかったことを意味する条件（１）が満たされた場合、次のパケットに対応したデータの送信準備が整うまで、パケットの残りのものは現在の利得設定で送信される。そのパケットの送信時間の終わりに、電力増幅器１８０は、次のパケットの送信準備が整うまでオフに切替えられる。次のパケットの送信時点で、アルゴリズムはステップ２０４に入り、前のパケットで到達された利得設定が新しい現在のパケットに対して初期利得設定として使用される。次のパケットが送信されるときに、“１”に設定されていたｇａｉｎＳｅｌｅｃｔフラグは、デフォルト初期利得値が使用されないがその初期利得値が前のパケットからの最後の利得値であることを示す“０”に設定される。このパワーを増加させるパケット単位のサイクルは、最適なパワーに達するまで反復される。最適なパワーに達したとき、ｓｔｅａｄｙＳｔａｔｅフラグは“１”に設定され、以下に説明するように、必要ならば電力制御回路１９０がパワーを減少することを可能にする。
【００３４】
本発明はまた、最適利得設定に到達すると、動作条件により要求された場合には、あたかも温度変化が出力パワーの増加を生じさせたかのようにその利得設定を減少させるメカニズムを含んでいる。これを行うために、“最適パワー”のパケットに後続する各パケットの始めにおけるＰＡ−ＯＦＦ状態２０４中、利得は２ｄＢのようなユーザ構成可能な量だけ減少させられ、（１）上述の利得を増加するプロセスによって同じ利得設定を回復するか、あるいは（２）動作条件により要求された場合には低い利得設定に設定する。（１）または（２）のどちらの場合でも、システムは同じ出力パワーを回復しなければならない。パワーはすでに最適値に非常に近くなっているので、この方法は、出力パワーがターゲット出力パワーのユーザ構成可能なステップの範囲内であることを保証しなければならない。その代り、比較装置は、次のパケットの送信中に少なくとも１つのまたはおそらくもっと多くのステップにより出力パワーをバックオフするために使用される比較の結果において各パケットの範囲内のシンボルのトレーニングシーケンス中にストローブされることができる。電力制御回路１００の動作を説明してきたが、以下、電力制御回路１００中で使用されるいくつかの回路をさらに説明する。
【００３５】
図３は、アップミキサ１１０と可変利得増幅器１３０との間の誘導性負荷折返しカスコードレベルシフト段を詳細に示している。好ましい実施形態に示されているように、ベースバンド信号をＩＦレベルにするＩＦアップミキサ１１０、あるいは好ましい実施形態に示されているように、ＩＦ信号をＲＦレベルにするＲＦアップミキサ１７８は、通常の技術を使用して形成されることができる。しかしながら、本発明は、ＩＦミキサ１１０の出力において誘導的に同調されるレベルシフト段を提供する。ＤＰ（正）およびＤＮ（負）として示されており、ミキサ１１２から出力される差分出力信号は、誘導性負荷折返しカスコード回路に送信される。ＤＣバイアスでその各ゲートがバイアスされ、その結果、固定した予め定められたＤＣドレイン電流がＰＭＯＳトランジスタ中を流れることになるＰＭＯＳトランジスタ１１８および１２０は、ミキサ１１０の出力においてレベルシフト回路を完成させる。レベルシフトブロックの目的は、アップミキサ回路１１０のＶＤＤ基準駆動出力を、ＮＭＯＳ電流ミラーを駆動するのに適した接地基準信号に変換すると共に、アップミキサ回路１１０の差分出力を低インピーダンス（電流モード）のノードに変換し、それによって同調された出力ロードの品質係数（Ｑ）に対するアップミキサ回路の感度を低くすることである。別の形態では、ＰＭＯＳ共通ゲート段を有するレベルシフトブロックは、１の電流利得を有する折返しカスコード段として動作し、アップミキサ回路１１０から接地にＡＣ電流を再び導く。
【００３６】
図４は、電力制御回路１００の可変利得増幅器１３０を詳細に示している。最初に、可変利得増幅器１３０を構成しているブロックを説明する。可変利得増幅器は、入力電流負荷ブロック１３２、複数のスイッチネットワークブロック１４２−１乃至１４２−ｎ、および対応した複数の利得セル１６０−１乃至１６０−ｎを含んでいる。利得セル１６０はそれぞれ上述され、以下さらに詳細に説明する利得のステップインクリメントを可能にするために以下に説明するように複製さ（ｒｅｐｌｉｃａｔｅ）れている。
【００３７】
最初に図４の入力電流負荷ブロック１３２を詳細に説明する。この入力電流負荷ブロック１３２はＮＭＯＳトランジスタ１３４、１３６、１３８および１４０を含んでおり、そのＮＭＯＳトランジスタ１３４および１３６のゲートは第１のＤＣ電圧によってバイアスされ、それらは電流ミラートランジスタ１３８および１４０に対するカスコードトランジスタとして一緒に機能する。各トランジスタ１３８および１４０のゲートならびに各トランジスタ１３４および１３６のドレインはそれぞれ、示されているように入力電流負荷ブロックから信号ＧＮおよびＧＰとして出力されたＩＮＰおよびＩＮＮ入力信号を受取る。
【００３８】
次に図４のスイッチネットワーク１４２を詳細に説明する。このネットワーク１４２はＰＭＯＳトランジスタ１４４および１４８ならびにＮＭＯＳトランジスタ１４６および１５０を含んでいる。トランジスタ１４４および１４６は１対として動作し、以下さらに詳細に説明するようにトランジスタ１３４および１３６のゲートにおけるカスコード電圧を利得セルブロック１６０の１対の外側のトランジスタ１６２および１７０に切替えるために使用され、一方トランジスタ１４８および１５０は１対として動作し、以下さらに詳細に説明するようにトランジスタ１３４および１３６のゲートにおけるカスコード電圧を利得セル１６０の１対の内側のトランジスタ１６４および１６８に切替えるために使用される。各トランジスタ１４４および１４６はＰＯＳ Ｂ入力信号に基づいて切替えられ、一方各トランジスタ１４８および１５０はＮＥＧ Ｂ入力信号に基づいて切替えられる。動作において、ＰＯＳ ＢおよびＮＥＧ Ｂのいずれか一方が同時にオンである可能性があるが、両者が同時にオンにはならない。ＰＭＯＳトランジスタ１４４および１４８はそれらのバルクノードがそれらのソースノードに結合されて低いオン抵抗を提供し、それによってそれらのスイッチ特性が改善され、またトランジスタ１４４、１４６、１４８および１５０の大きさは固定されており、以下詳細に説明するように互いにミラーするように選択されている入力電流負荷ブロック１３２および利得ブロック１６０内のトランジスタと違って任意の他の装置の大きさに関連付けられていないことも認識される。
【００３９】
図４の利得セル１６０−１のような各利得セル１６０は本質的に、トランジスタ１６２乃至１７２から形成されたＮＭＯＳ電流ミラーである。利得セル１６０を詳細に説明する前に、利得セル１６０からの電流出力は、入力電流負荷ブロック１３２に与えられた電流入力ＩＮＰおよびＩＮＮをミラーすることが認識される。したがって、トランジスタ１６２、１６４、１６８および１７０の大きさを定めることにより、トランジスタ１３４乃至１４０の大きさが入力電流負荷ブロック１３２からミラーされる。
【００４０】
トランジスタ１６６のゲートがＧＰ信号により制御され、トランジスタ１７２のゲートがＧＮ信号により制御され、おそらくトランジスタ１６２および１７０、または１６４および１６８のいずれかがＰＯＳ ＢおよびＮＥＧ Ｂ信号の状態に応じてオンに切替えられることにより、各利得セルは、極性が正の設定と極性が負の設定の２つの利得設定を提供される。正の利得設定において、トランジスタ１６６および１７２からの電流は、通常の電流ミラー構成においてトランジスタ１６２および１７０をそれぞれ通って流れる。負の利得設定において、電流ミラーのドレイン出力は反転され、トランジスタ１６６および１７２からの電流は通常の電流ミラー構成においてトランジスタ１６４および１６８をそれぞれ通って流れ、その結果ＡＣ利得は同じであるが極性が逆の電流利得セルが得られる。
【００４１】
動作において、可変利得増幅器１３０における利得セル１６０の多数のものは、２つの信号ＧＮおよびＧＰが利得セルの全てに共通するＧＮおよびＧＰ入力を駆動し、２つの出力ＯＵＴＮおよびＯＵＴＰがその利得セルの全てに共通するＯＵＴＮおよびＯＵＴＰ出力によって駆動されるように並列に接続されることが認識されるであろう。このタイプの多数の利得セルの並列接続により小さいインクリメントな利得ステップが可能になる。動作において、“正に接続される”利得セルは“負に接続される”利得セルより常に多くなり、その結果全体的な構成が正になる。
【００４２】
可変利得増幅器１３０内には、上述した利得セル１６０と同様に構成された単一の利得セル１６０’が含まれている。この利得セル１６０’は“正に接続される”ことおよび“負に接続される”ことが共に可能であり、それによってそれは中性利得構成で配置されることが可能になると共に、この利得セルをオンまたはオフに切替えるだけで微調節が行われることが可能になり、その利得インクリメントはこの利得セル１６０’が存在しない場合の半分になることが実効的に可能となる。したがって、たとえば、利得が０．５ｄＢ、１．５ｄＢ、２．０ｄＢ、２．５ｄＢおよび３．０ｄＢでステップされた場合、微調節セルは状態を数回変更するであろう。種々のＰＯＳ ＢおよびＮＥＧ Ｂ信号はそれぞれ、説明したようにデジタル的に動作する電力制御回路によって制御されていることもまた認識される。したがって、各利得ステップは正に接続された利得セルと負に接続された利得セルの組合せであってよいので、各利得ステップの相対的な大きさが正確に制御されることが可能であることが認識されるであろう。
【００４３】
以上、特定の実施形態を参照として本発明を説明してきたが、上記の開示の修正、種々の変更および置換は自由であり、本発明のいくつかの特徴は、本発明の技術的範囲を逸脱することなくいくつかの例において別の特徴を対応的に使用することなく使用されることが認識されるであろう。
【図面の簡単な説明】
【図１】
本発明による電力制御回路の１実施形態のブロック図。
【図２】
本発明による電力制御アルゴリズムの状態図。
【図３】
本発明による電力制御回路のアップミキサと中間周波数可変利得増幅器との間の誘導性負荷折返しカスコードレベルシフト段を示す概略図。
【図４】
本発明による電力制御回路の可変利得増幅器を示す概略図。
【図１】
2005501438.tif 000003
【図２】
2005501438.tif 000004
【図３】
2005501438.tif 000005
【図４】
2005501438.tif 000006
【国際公開パンフレット】
2005501438.tif 000007
2005501438.tif 000008
2005501438.tif 000009
2005501438.tif 000010
2005501438.tif 000011
2005501438.tif 000012
2005501438.tif 000013
2005501438.tif 000014
2005501438.tif 000015
2005501438.tif 000016
2005501438.tif 000017
2005501438.tif 000018
2005501438.tif 000019
2005501438.tif 000020
2005501438.tif 000021
2005501438.tif 000022
2005501438.tif 000023
2005501438.tif 000024
2005501438.tif 000025
2005501438.tif 000026
2005501438.tif 000027
2005501438.tif 000028
2005501438.tif 000029
2005501438.tif 000030
【国際公開パンフレット（コレクトバージョン）】
2005501438.tif 000031
2005501438.tif 000032
【国際調査報告】
2005501438.tif 000033
2005501438.tif 000034
2005501438.tif 000035
2005501438.tif 000036
2005501438.tif 000037