(57)【要約】センタープレーンレス設計を可能にすることができるコンピュータ・システム。コンピュータ・システムに、プロセッサ回路基板、メモリ回路基板、とスイッチ回路基板を含むさまざまなクライアント回路基板を含めることができる。プロセッサ回路基板のそれぞれに、少なくとも１つのプロセッサを含めることができ、メモリ回路基板のそれぞれに、各プロセッサによってアクセス可能なメモリを含めることができる。スイッチ回路基板に、プロセッサ回路基板のそれぞれをメモリ回路基板のそれぞれに相互接続する複数の脱着可能なコネクタを含めることができる。スイッチ回路基板の少なくとも１つによって、冗長メモリ・アクセス情報を伝えることができる。・ボードのそれぞれを、ホット・スワップ可能とすることができる。
2005531849.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが少なくとも１つのプロセッサを含む複数のプロセッサ・サーキット・ボードと、
前記複数のプロセッサ・サーキット・ボードのそれぞれの前記少なくとも１つのプロセッサのそれぞれによってアクセス可能なメモリをそれぞれが含む複数のメモリ・サーキット・ボードと、
前記複数のプロセッサ・サーキット・ボードのそれぞれを前記複数のメモリ・サーキット・ボードのそれぞれに相互接続する複数の脱着可能なコネクタを含む複数のスイッチ・サーキット・ボードと
を備えるコンピュータ・システムであって、前記複数のスイッチ・サーキット・ボードが、冗長メモリ・アクセス情報を伝える少なくとも１つのスイッチ・サーキット・ボードを含むコンピュータ・システム。
【請求項２】
前記複数のプロセッサ・サーキット・ボードのいずれか１つがホット・スワップ可能である請求項１に記載のコンピュータ・システム。
【請求項３】
前記複数のスイッチ・サーキット・ボードのいずれか１つがホット・スワップ可能である請求項１に記載のコンピュータ・システム。
【請求項４】
前記複数のメモリ・サーキット・ボードのいずれか１つがホット・スワップ可能である請求項１に記載のコンピュータ・システム。
【請求項５】
それぞれが入出力ブリッジを含み、前記複数のスイッチ・サーキット・ボードを介して前記メモリにアクセスするように結合される、複数の入出力サーキット・ボードをさらに含む請求項１に記載のコンピュータ・システム。
【請求項６】
前記入出力サーキット・ボードのそれぞれがホット・スワップ可能である請求項５に記載のコンピュータ・システム。
【請求項７】
前記複数のスイッチ・サーキット・ボードのそれぞれが、アドレス情報をルーティングするように構成されたアドレス・スイッチ回路を含む請求項１に記載のコンピュータ・システム。
【請求項８】
前記アドレス情報が、前記複数のスイッチ・サーキット・ボードの少なくとも２つにまたがるスライスで伝えられる請求項７に記載のコンピュータ・システム。
【請求項９】
前記冗長メモリ・アクセス情報が、冗長アドレス情報を含む請求項８に記載のコンピュータ・システム。
【請求項１０】
前記冗長アドレス情報が、前記少なくとも１つのスイッチ・サーキット・ボードにまたがって伝えられる請求項９に記載のコンピュータ・システム。
【請求項１１】
前記冗長アドレス情報が、所与のスライスのパリティを表す請求項１０に記載のコンピュータ・システム。
【請求項１２】
前記複数のスイッチング・サーキット・ボードのそれぞれが、データをルーティングするように構成されたデータ・スイッチ回路を含む請求項１に記載のコンピュータ・システム。
【請求項１３】
前記データが、前記複数のスイッチ・サーキット・ボードの少なくとも２つにまたがるスライスで伝えられる請求項１２に記載のコンピュータ・システム。
【請求項１４】
前記冗長メモリ・アクセス情報が冗長データ情報を含む請求項１３に記載のコンピュータ・システム。
【請求項１５】
前記冗長データ情報が、前記少なくとも１つのスイッチ・サーキット・ボードを介して伝えられる請求項１４に記載のコンピュータ・システム。
【請求項１６】
前記冗長データ情報が、所与のスライスのパリティを表す請求項１５に記載のコンピュータ・システム。
【請求項１７】
第１の複数のファンと第２の複数のファンをさらに含み、前記第１の複数のファンと前記第２の複数のファンが、前記複数のプロセッサ・サーキット・ボード、前記複数のスイッチ・サーキット・ボード、前記複数のメモリ・サーキット・ボードの冷却空気を独立に供給するように構成される請求項１に記載のコンピュータ・システム。
【請求項１８】
前記第１の複数のファンのそれぞれと前記第２の複数のファンのそれぞれがホット・スワップ可能である請求項１７に記載のコンピュータ・システム。
【請求項１９】
前記複数のプロセッサ・サーキット・ボードのそれぞれと前記複数のメモリ・サーキット・ボードのそれぞれに独立に電力を分配するように結合された第１パワー・ボードと第２パワー・ボードをさらに含む請求項１に記載のコンピュータ・システム。
【請求項２０】
前記第１パワー・ボードと前記第２パワー・ボードがそれぞれホット・スワップ可能である請求項１９に記載のコンピュータ・システム。
【請求項２１】
それぞれが少なくとも１つのプロセッサを含む複数のプロセッサ・サーキット・ボードを設けること、
前記複数のプロセッサ・サーキット・ボードのそれぞれの前記少なくとも１つのプロセッサのそれぞれによってアクセス可能なメモリをそれぞれが含む複数のメモリ・サーキット・ボードを設けること、
複数の脱着可能なコネクタを含む複数のスイッチ・サーキット・ボードを設けること、と、
前記複数のプロセッサ・サーキット・ボードのそれぞれと前記複数のメモリ・サーキット・ボードのそれぞれを、前記複数の脱着可能なコネクタを介して、前記複数のスイッチ・サーキット・ボードのそれぞれに脱着可能に取り付けること
を含む方法であって、前記複数のスイッチ・サーキット・ボードが、冗長メモリ・アクセス情報を伝える少なくとも１つのスイッチ・サーキット・ボードを含む方法。
【請求項２２】
それぞれが少なくとも１つのプロセッサを含む複数のプロセッサ・サーキット・ボードと、
前記複数のプロセッサ・サーキット・ボードのそれぞれの前記少なくとも１つのプロセッサのそれぞれによってアクセス可能なメモリをそれぞれが含む複数のメモリ・サーキット・ボードと、
前記複数のプロセッサ・サーキット・ボードのそれぞれと前記複数のメモリ・サーキット・ボードのそれぞれを前記複数のスイッチ・サーキット・ボードのそれぞれに脱着可能に取り付ける手段と
を備えるコンピュータ・システムであって、前記複数のスイッチ・サーキット・ボードのそれぞれが、冗長メモリ・アクセス情報を伝える少なくとも１つのスイッチ回路を含むコンピュータ・システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータ・システム構成に関し、より詳細には、コンピュータ・システム・サーキット・ボードの配置および接続に関する。
【背景技術】
【０００２】
コンピュータ・システムは、通常、さまざまな度合の信頼性、可用性、保守性（これらの３要素をＲＡＳという）をユーザに提供できる構成で入手可能である。一部のシステムでは、信頼性が最も重要である。したがって、信頼できるシステムには、障害を防ぐように設計された特徴を含めることができる。他のシステムでは、可用性が重要であり、したがって、システムを、障害の場合の重要なフェールオーバ機能を有するように設計することができる。これらのシステムのタイプのどちらにも、クリティカルな構成要素の組込み冗長性を含めることができる。さらに、システムを、保守性を念頭において設計することができる。そのようなシステムを用いると、構成要素のアクセス性に起因する、システム障害中の高速なシステム回復が可能になる。ハイエンド・サーバなどのクリティカルなシステムと、一部のマルチプロセッサ・システムおよび分散処理システムでは、上記の特徴の組合せによって、所望のＲＡＳレベルを作ることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
高いレベルのＲＡＳ能力を提供するシステムに、多数の短所が関連することがある。たとえば、冗長性をもたらすために、通常は、追加の重複したシステム構成要素が必要になる。追加構成要素の数によっては、全体的なシステム・サイズが増える場合がある。一部のシステムでは、追加のシステム構成要素を冷却することが困難であり、したがって、追加の冷却気の流れを提供するために、追加のエア・プレナム（air plenum）が必要になる場合がある。追加のプレナムによって、システム・サイズが増える場合もある。
【０００４】
多くのシステムでは、バック・プレーンまたはセンタープレーンを使用して、システム・サーキット・ボードや構成要素へのさまざまな信号および電力を分配する。しかし、センタープレーンによって、システム・ボードを通る気流が阻止され、システム冷却が複雑になる可能性がある。さらに、センタープレーンに障害が発生した場合に、システムをダウンせずにセンタープレーンを交換できない可能性がある。
【０００５】
さらに、システムのサイズおよび複雑さが増すにつれて、システムの他の構成要素も、サービスが困難になる可能性がある。たとえば、構成要素に障害が発生すると、障害が発生した構成要素にアクセスするために、動作している構成要素を取り外す必要が生じる場合がある。その場合に、１つまたは複数のサブシステムをシャット・ダウンする必要とする場合があり、これは、システム機能の一部またはすべてを失うことを意味する。
【課題を解決するための手段】
【０００６】
センタープレーンレス設計を可能にする、コンピュータ・システムのさまざまな実施態様を開示する。一実施態様では、コンピュータ・システムに、複数のプロセッサ・サーキット・ボード、複数のメモリ・サーキット・ボード、複数のスイッチ・サーキット・ボードが含まれる。複数のプロセッサ・サーキット・ボードのそれぞれに、少なくとも１つのプロセッサを含めることができる。複数のメモリ・サーキット・ボードのそれぞれに、プロセッサのそれぞれによってアクセス可能なメモリを含めることができる。複数のスイッチ・サーキット・ボードに、複数のプロセッサ・サーキット・ボードのそれぞれを複数のメモリ・サーキット・ボードのそれぞれに相互接続する複数の脱着可能なコネクタを含めることができる。スイッチ・サーキット・ボードの少なくとも１つによって、冗長メモリ情報を伝えることができる。
【発明を実施するための最良の形態】
【０００７】
図１はコンピュータ・システムの一実施形態を示すブロック図である。
図２は、コンピュータ・システムの一実施形態を示す図である。
図３Ａは、クライアントからアドレス・スイッチに伝えられるアドレス・パケットの一実施形態を示す図である。
図３Ｂは、アドレス・スイッチからクライアントに伝えられるアドレス・パケットの一実施形態を示す図である。
図３Ｃは、アドレス・スイッチから、幅広のアドレス入力ポートを有するクライアントに伝えられるアドレス・パケットの一実施形態を示す図である。
図４Ａは、クライアントからデータ・スイッチに伝えられる短データ・パケットの一実施形態を示す図である。
図４Ｂは、データ・スイッチからクライアントに伝えられる短データ・パケットの一実施形態を示す図である。
図４Ｃは、クライアントからデータ・スイッチに伝えられる長データ・パケットの一実施形態を示す図である。
図４Ｄは、データ・スイッチからクライアントに伝えられる長データ・パケットの一実施形態を示す図である。
図５は、コンピュータ・システムの二重クライアント・プロセッサ・ボードの一実施形態を示す図である。
図６は、コンピュータ・システムの二重クライアント・メモリ・ボードの一実施形態を示す図である。
図７は、コンピュータ・システムの二重クライアント・メモリ−入出力ボードの一実施形態を示す図である。
図８は、コンピュータ・システムのスイッチ・ボードの一実施形態を示す図である。
図９は、コンピュータ・システムのパワー・ボードの一実施形態を示す図である。
図１０は、図１のコンピュータ・システムの一実施形態の背面図を示す図である。
図１１Ａは、図１のコンピュータ・システムの一実施形態を示す透視図である。
図１１Ｂは、ボード・コネクタと２つの組み合わされたボードの向きの一実施形態の分解図である。
図１２Ａは、図１のコンピュータ・システムの一実施形態の前面図を示す図である。
図１２Ｂは、図１のコンピュータ・システムの一実施形態の背面図を示す図である。
図１２Ｃは、図１２Ａおよび図１２Ｂに示されたコンピュータ・システムの平面図を示す図である。
本発明は、さまざまな修正形態および代替形態を受けるが、本発明の特定の実施形態を、例として図面に示し、本明細書で詳細に説明する。しかし、図面およびそれに対する詳細な説明は、本発明を開示される特定の形態に制限することを意図されたものではなく、逆に、その意図は、請求項によって定義される本発明の趣旨および範囲から逸脱しないすべての修正形態、均等物、および代替形態を含むことである。
【０００８】
図１を参照すると、コンピュータ・システム１０の一実施形態を示すブロック図が示されている。コンピュータ・システム１０には、アドレス・ネットワーク４０とデータ・ネットワーク５０を介して相互接続された複数のクライアント・サブシステムが含まれる。図１の実施形態は、コンピュータ・システム１０の論理的表現と考えることができる。クライアント・サブシステムには、プロセッサ２０Ａ、２０Ｂ、メモリ・サブシステム２１Ａ、２１Ｂ、入出力サブシステム２２Ａ、２２Ｂが含まれる。サブシステムのそれぞれを、クライアント・デバイスと称する場合があることに留意されたい。図１には６つのクライアント・デバイスが示されているが、任意の数のクライアント・デバイスやクライアント・デバイスのタイプの異なる組合せを使用するコンピュータ・システム１０の実施形態が企図されていることに留意されたい。本明細書で、特定の符号とその後のアルファベットによって参照される要素を集合的に符号だけによって参照する場合がある。たとえば、プロセッサ・サブシステム２０Ａ、Ｂを、集合的に、プロセッサ・サブシステム２０と称する場合がある。この実施形態では、コンピュータ・システム１０が、独立構成で動作する単一のマルチプロセッサ・ノードである。しかし、他の実施形態では、コンピュータ・システム１０を他のノードに接続することができる。
【０００９】
一般的に言って、プロセッサ・サブシステム２０と入出力サブシステム２２のそれぞれは、メモリ・サブシステム２１のそれぞれにアクセスすることができる。メモリ・サブシステム２１へアクセスするように構成されたデバイスを、本明細書では「アクティブ」デバイスと称する。図１の各クライアントを、スプリット・トランザクション・パケットを使用して、アドレス・ネットワーク４０でアドレス・トランザクションを、データ・ネットワーク５０でデータ・トランザクションを伝えるように構成することができる。図示の実施形態の各プロセッサ・サブシステム２０に、プロセッサ（図１には図示せず）を含めることができる。プロセッサ・サブシステム２０に、さらに、１つまたは複数の命令キャッシュとデータ・キャッシュを含めることができ、これらのキャッシュは、さまざまな特定のキャッシュ配置のいずれかで構成させることができる。たとえば、プロセッサ・サブシステム２０内のキャッシュとしてセット・アソシアティブ構成またはダイレクト・マッピング構成を採用することができる。
【００１０】
メモリ・サブシステム２１は、プロセッサ・サブシステム２０と入出力サブシステム２２による使用のためにデータと命令コードを記憶するように構成されている。メモリ・サブシステム２１に、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）が含まれることが好ましいが、他のタイプのメモリを使用することができる。さらに、メモリ・サブシステム２１内のメモリを、デュアル・インライン・メモリ・モジュール（ＤＩＭＭ）を使用して構成することができる。コンピュータ・システム１０のアドレス空間内の各アドレスを、アドレスのホーム・サブシステムと称する特定のメモリ・サブシステムに割り当てることができる。
【００１１】
入出力サブシステム・クライアント２２は、それぞれ、たとえば入出力ブリッジ、グラフィックス・デバイス、ネットワーキング・デバイスなどの周辺デバイスの例とすることができる。さまざまな実施形態で、入出力サブシステム２２のそれぞれに、メモリ・サブシステムの１つの中にマッピングされたアドレスに関連するデータをキャッシングする、プロセッサ・サブシステム２０のキャッシュ・メモリ・サブシステムに類似するキャッシュ・メモリ・サブシステムを含めることができる。
【００１２】
一実施形態では、データ・ネットワーク５０を、論理ポイントツーポイント・ネットワークとすることができる。データ・ネットワーク５０は、電気バス、回路交換網、またはパケット交換網として実装することができる。データ・ネットワーク５０がパケット交換網である実施形態では、ワームホール、蓄積交換、または仮想カットスルーなどの技法を使用して、データ・ネットワーク５０を介してパケットを送ることができる。回路交換網では、特定のクライアント・デバイスが、スイッチト・インターコネクト（switched interconnect）機構を介して確立することができる専用ポイントツーポイント・リンクを介して第２のクライアント・デバイスと直接に通信することができる。第３のクライアント・デバイスと通信するために、特定のクライアント・デバイスは、第２のクライアント・デバイスとの通信に使用されるリンクと異なる、スイッチト・インターコネクトによって確立されるリンクを使用する。
【００１３】
図１の実施形態では、アドレス・ネットワーク４０によって、処理サブシステム２０、メモリ・サブシステム２１、入出力サブシステム２２の間の通信に対処する。アドレス・ネットワーク４０上のメッセージをアドレス・パケットと称する。アドレス・パケットがメモリ・サブシステム２１内のストレージ・ロケーションを参照する時には、参照されるロケーションを、アドレス・ネットワーク４０上のアドレス・パケット内で伝えられるアドレスを介して指定することができる。その後、アドレス・ネットワーク４０上のトランザクションに対応するデータをデータ・ネットワーク５０で運ぶことができる。
【００１４】
データ・ネットワーク５０と同様に、アドレス・ネットワーク４０は、電気バス、回路交換網、またはパケット交換網として実装することができる。アドレス・ネットワーク４０を、アドレス・トランザクションをすべてのクライアント・デバイスに伝えるブロードキャスト・ネットワークで実装することができる。アドレス・ネットワーク４０を、データ・ネットワーク５０とは別々のハードウェアで、またはデータ・ネットワーク５０と共用されるハードウェアで実装することができる。
【００１５】
図２の説明に関して下でさらに説明するように、システムの信頼性および可用性を高めるために、アドレス・ネットワーク４０とデータ・ネットワーク５０を、複数の部分によって実装することができる。アドレス・ネットワーク４０の各部分によって、アドレス・パケット本体の一部と関連するエラー・コードの一部を伝えることができ、データ・ネットワーク５０の各部分によって、データ・パケット本体の一部と関連するエラー・コードの一部を伝えることができる。さらに、アドレス・ネットワーク４０の部分の１つまたは複数およびデータ・ネットワーク５０の部分の１つまたは複数によって、他の部分のエラー・コードのパリティ部分だけを伝えることができる。各部分を、「スライス」と称する場合がある。
【００１６】
図２を参照すると、コンピュータ・システム１００の一実施形態の図が示されている。図１の実施形態と同様に、図２のコンピュータ・システム１００には、アドレス・ネットワーク１４０とデータ・ネットワーク１５０を介して相互接続された複数のクライアントが含まれる。図２の実施形態は、図１のコンピュータ・システム１０などのコンピュータ・システムの特定の構成とみなすことができる。図２では、アドレス・ネットワーク１４０が３ステージの交換網であり、複数のアドレス・スイッチが含まれ、データ・ネットワーク１５０が２ステージの交換網であり、複数のデータ・スイッチが含まれる。クライアントには、プロセッサ・クライアント１１０Ａ、Ｂ、メモリ・サブシステム・クライアント１２０Ａ、Ｂ、および入出力サブシステム・クライアント１３０Ａ、Ｂが含まれる。各カテゴリからの２つのクライアントだけが図示された実施形態の構成に示されているが、他の実施形態に、このタイプの構成で異なる数のクライアントを含めることができることに留意されたい。他の実施形態では、任意の数のクライアント・サブシステムおよび対応する構成を使用できることにも留意されたい。コンピュータ・システム１００は、上で図１に関して説明した実施形態とほとんど同じ形で動作することができる。コンピュータ・システム１００をスケーリングするために、多数の物理的構成で実装することができることに留意されたい。たとえば、より少数のクライアントを含むシステムが企図されている。そのようなシステムは、単一ステージの交換網（図示せず）を使用することができる。さらに、少数のクライアントだけを含むシステムが、アドレス・スイッチを必要とせず、プロセッサ・サブシステム・アドレス・リンクを、メモリ・サブシステムに直接に接続できることが企図されている。
【００１７】
図２では、アドレス・ネットワーク１４０に、符号１４１Ａ−Ｅ、１４２Ａ−Ｅ、１４３Ａ−Ｅを付された３グループのアドレス・スイッチがある。本明細書で使用され、図８の説明に関して詳細に説明するように、アドレス・スイッチは、多数の個々のスイッチと回路を含む集積回路として実装することができる。各アドレス・スイッチ・グループに、５つのアドレス・スライスを表す５つのスイッチが含まれる。例示のために、アドレス・スイッチ１４１Ａはスライス０に対応し、アドレス・スイッチ１４１Ｂはスライス１に対応し、以下同様である。アドレス・スイッチ１４１Ｅはスライス０−３のパリティを表す。図３Ａ−図３Ｃに関して下で詳細に説明するように、スライス０−３は、アドレス・パケットのアドレス・ビットとエラー検出／訂正コード・ビットに対応し、スライス４は、スライス０−３のそれぞれのパリティに対応するものとすることができる。同様に、データ・ネットワーク１５０に、符号１５１Ａ−Ｅ、１５２Ａ−Ｅ、１５３Ａ−Ｅ、１５４Ａ−Ｅを付された４グループのデータ・スイッチが含まれる。本明細書で使用され、図８の説明に関して詳細に説明するように、データ・スイッチは、多数の個々のスイッチと回路を含む集積回路として実装することができる。各データ・スイッチ・グループに、５つのデータ・スライスを表す５つのスイッチが含まれる。例示のために、データ・スイッチ１５１Ａはスライス０に対応し、データ・スイッチ１５１Ｂはスライス１に対応し、以下同様である。データ・スイッチ１５１Ｅはスライス０−３のパリティを表すものとすることができる。図４Ａから図４Ｄに関して下で詳細に説明するように、スライス０−３は、データ・パケットのデータ・ビットとエラー検出／訂正コード・ビットに対応し、スライス４は、スライス０−３のそれぞれのパリティに対応するものとすることができる。一実施形態では、各パリティ・スライスは、それぞれのスライス０−３の排他的論理和（ＸＯＲ）である。５つのスライスが、図示された実施形態で使用されているが、他の実施形態に、他の数のスライスを含められることが企図されていることに留意されたい。
【００１８】
アドレス・リンク１４７は、クライアントをアドレス・スイッチに相互接続し、アドレス・スイッチを他のアドレス・スイッチに相互接続するのに使用される。同様に、データ・リンク１５７は、クライアントをデータ・スイッチに相互接続し、データ・スイッチを他のデータ・スイッチに相互接続するのに使用される。アドレス・リンク１４７とデータ・リンク１５７を、各クライアントに含めることができるアドレス・インターフェース（図示せず）やデータ・インターフェース（図示せず）に結合することができる。上で説明したように、アドレス・インターフェースは、単一方向ポイントツーポイント・ソース同期式であり、アドレス入力ポートとアドレス出力ポートを含む。クライアントの各アドレス入力ポートは、ポートが狭ポートまたは広ポートのどちらに構成されるかに応じて、それぞれ５リンク・ポートまたは１０リンク・ポートのいずれかとすることができる。各リンクは１２本の信号を有することができる。データ・インターフェースも、単一方向ポイントツーポイント・ソース同期式とすることができ、データ入力ポートとデータ出力ポートを含めることができる。各データ・ポートに、それぞれ１２本の信号の５つのリンクを含めることができる。所与のインターフェースに他の数のリンクおよび他の数の信号を含む他の実施形態が企図されていることに留意されたい。
【００１９】
図３Ａから図３Ｃに、クライアントとアドレス・スイッチの間で伝えることができるアドレス・パケットのさまざまなフォーマットを示す。アドレス・ネットワークを介して送り出されるアドレス・パケットは１２０ビット幅とすることができる。しかし、パケットを受け取るインターフェースが狭いまたは広いのいずれであるかに応じて、アドレス・パケットを、１つまたは複数のクロック・フェーズまたはビート（beat）を使用して送ることができる。また、クライアントからアドレス・スイッチに送られるアドレス・パケットの前に、ルーティング・プレフィックスを置くことができる。逆に、アドレス・スイッチからクライアントに送られるアドレス・パケットは、ルーティング・プレフィックスを前に置く必要がない。ルーティング・プレフィックスに、宛先情報、非ＮＵＬＬパケットが続くかどうかなどのルーティング情報を含めることができる。ルーティング・プレフィックスは２４ビットであり、これには、１４ビットのプレフィックス本体と、１０ビットのエラー検出／訂正コード（ＥＣＣ）ビットを含めることができる。他の実施形態では、他の数のプレフィックス・ビットやＥＣＣビットを使用することができることに留意されたい。１２０ビットのアドレス・パケットに、７４ビットのアドレス本体、５ビットのパケット・クラス、４１ビットのＥＣＣビットを含めることができ、このＥＣＣビットのうちの２４ビットをパリティ・ビットとすることができる。
【００２０】
図３Ａに移ると、クライアントからアドレス・スイッチに伝えられるアドレス・パケットの一実施形態の図が示されている。このアドレス・パケットは、アドレス・スイッチに送られるので、プレフィックスがパケットの前にある。アドレス・パケットとプレフィックスは、それぞれが１２本の信号を有する５つのリンクを介して伝えられつつある。上で説明したように、アドレス・パケットは、５つのスライスに分割することができ、スライスのうちの１つによって、他の４つのスライスのパリティが伝えられる。図３Ａには、プレフィックスとアドレス・パケットのさまざまな部分が、どのように送られ、スライスにわたってどのように分割されるかが示されている。各スライスは、対応する１２本の信号リンクを介して伝えられる。
【００２１】
アドレス・パケットとプレフィックスを狭ポートに伝えるために、パケットは、４つのビートを介して送り出される。ビート０中に、同一のルーティグ・プレフィックスの最初の半分が、５つのスライスのすべてで送られる。ビート１中に、同一のルーティグ・プレフィックスの２番目の半分が、５つのスライスのすべてで送られる。ビート２中に、アドレス・パケットの最初の半分［０］［５９：０］が送られる。ビート３中に、アドレス・パケットの２番目の半分［１］［５９：０］が送られる。したがって、図示の実施形態では、スライス０かＲ３によって、アドレス本体、パケット・クラス、およびＥＣＣビットの一部を伝えることができ、スライス４によって、パリティ・ビットを伝えることができる。
【００２２】
図３Ｂを参照すると、アドレス・スイッチから、狭アドレス入力ポートを有するクライアントに伝えられるアドレス・パケットの一実施形態の図が示されている。このアドレス・パケットは、アドレス・スイッチからクライアントに送られるので、このアドレス・パケットは、前にルーティング・プレフィックスがない。図３Ｂに、アドレス・パケットのさまざまな部分が、どのように送られ、スライスにわたってどのように分割されるかが示されている。各スライスは対応する１２本の信号リンクを介して伝えられる。
【００２３】
アドレス・パケットを狭ポートに伝えるために、パケットが、２ビートを介して送り出される。ビート０中に、アドレス・パケットの最初の半分［０］［５９：０］が送られる。ビート１中に、アドレス・パケットの２番目の半分［１］［５９：０］が送られる。したがって、図示の実施形態では、スライス０−３によって、アドレス本体、パケット・クラス、ＥＣＣビットの一部を伝えることができ、スライス４によって、パリティ・ビットを伝えることができる。
【００２４】
図３Ｃを参照すると、アドレス・スイッチから、幅広のアドレス入力ポートを有するクライアントに伝えられるアドレス・パケットの一実施形態の図が示されている。やはり、このアドレス・パケットは、アドレス・スイッチからクライアントに送られているので、このアドレス・パケットでは、前にルーティング・プレフィックスをおく必要がない。このアドレス・パケットは、１２本の信号の１０個のリンクを有する広ポートに伝えられ、したがって、単一のビートだけを必要とする。
【００２５】
このアドレス・パケットは、それぞれ６０ビットの２つのグループに分割される。各グループは、５つのスライスに分割され、各グループのスライスの１つによって、そのグループの他の４つのスライスのパリティ・ビットが伝えられる。各スライスは、対応する１２本の信号リンクを介して伝えられる。ビート０中に、アドレス・パケットの最初の半分［０］［５９：０］とアドレス・パケットの２番目の半分［１］［５９：０］の両方が送られる。したがって、図示の実施形態では、各グループのスライス０−３によって、アドレス本体、パケット・クラス、ＥＣＣビットの一部を伝えることができ、各グループのスライス４によって、パケットのそれぞれの半分のパリティ・ビットを伝える。
【００２６】
図４Ａから図４Ｄに、さまざまなフォーマットのデータ・パケットがクライアントとデータ・スイッチの間でどのように伝えられるかを示す。一般に、データ・パケットは、短データ・パケットまたは長データ・パケットのいずれかとしてデータ・ネットワークを介して送り出すことができる。短データ・パケットには１２０ビットを含めることができ、長データ・パケットには７２０ビットを含めることができる。クライアントからデータ・スイッチに、またはデータ・スイッチからクライアントに送られるデータ・パケットの前に、ルーティング・プレフィックスを置く。データ・スイッチからクライアントに送られるデータ・パケットは、前にルーティング・プレフィックスをおく必要がない。
【００２７】
ルーティング・プレフィックスには、宛先情報、非ＮＵＬＬパケットが続くかどうか、データ・パケットの長さなどのルーティング情報を含めることができる。ルーティング・プレフィックスは２４ビットであり、１４ビットのプレフィックス本体と１０ビットのエラー検出／訂正コード（ＥＣＣ）ビットを含めることができる。他の実施形態で、他のビット数のプレフィックス・ビットとＥＣＣビットを使用できることに留意されたい。
【００２８】
１２０ビットの短データ・パケットには、７４ビットの短データ本体、５ビットのパケット・クラス、４１ビットのＥＣＣビットを含めることができ、このＥＣＣビットには、２４ビットのパリティ・ビットが含まれる。７２０ビットの長データ・パケットには、５７６ビットの長データ本体、８ビットのパケット・クラス、１７４ビットのＥＣＣビットを含めることができ、このＥＣＣビットには、１４４ビットのパリティ・ビットが含まれる。さらに、上で説明したように、データ入力ポートを狭くすることができ、このデータ入力ポートには、それぞれ１２本の信号の５つのリンクが含まれる。
【００２９】
図４Ａに移ると、クライアントからデータ・スイッチに伝えられる短データ・パケットの一実施形態の図が示されている。このデータ・パケットは、データ・スイッチに伝えられるので、前にプレフィックスがある。図４Ａには、プレフィックスとデータ・パケットのさまざまな部分が、どのように送られ、スライスにわたってどのように分割されるかが示されている。各スライスは、対応する１２本の信号リンクを介して伝えられる。
【００３０】
短データ・パケットとプレフィックスを伝えるために、短データ・パケットとプレフィックスが４ビートを介して送り出される。ビート０中に、同一のルーティング・プレフィックスの最初の半分が５つのすべてのスライスで送られる。ビート１中に、同一のルーティング・プレフィックスの２番目の半分が５つのすべてのスライスで送られる。ビート２中に、短データ・パケットの最初の半分［０］［５９：０］が送られる。ビート３中に、短データ・パケットの２番目の半分［１］［５９：０］が送られる。したがって、図示の実施形態では、スライス０−３によって、短データ本体、パケット・クラス、ＥＣＣビットの一部を伝えることができ、スライス４によって、パリティ・ビットを伝えることができる。
【００３１】
図４Ｂを参照すると、データ・スイッチからクライアントに伝えられる短データ・パケットの一実施形態の図が示されている。この短データ・パケットは、データ・スイッチからクライアントに送られるので、この短データ・パケットの前にはルーティング・プレフィックスがない。図４Ｂには、短データ・パケットのさまざまな部分がどのように送られ、スライスにわたってどのように分割されるかが示されている。各スライスは対応する１２本の信号リンクを介して伝えられる。
【００３２】
短データ・パケットを伝えるために、データ・パケットは、２ビートを介して送り出される。ビート０中に、短データ・パケットの最初の半分［０］［５９：０］が送られる。ビート１中に、短データ・パケットの２番目の半分［１］［５９：０］が送られる。したがって、図示の実施形態では、スライス０−３によって、データ本体、パケット・クラス、ＥＣＣビットの一部を伝えることができ、スライス４によって、パリティ・ビットを伝えることができる。
【００３３】
図４Ｃに移ると、クライアントからデータ・スイッチに伝えられる長データ・パケットの一実施形態の図が示されている。この長データ・パケットは、データ・スイッチに伝えられるので、前にプレフィックスがある。図４Ｃには、プレフィックスと長データ・パケットのさまざまな部分がどのように送られ、５つのスライスにわたってどのように分割されるかが示されている。各スライスは対応する１２本の信号リンクを介して伝えられる。
【００３４】
長データ・パケットとプレフィックスを伝えるために、データ・パケットとプレフィックスは１４ビートを介して送り出される。ビート０中に、同一のルーティング・プレフィックスの最初の半分が５つのすべてのスライスで送られる。ビート１中に、同一のルーティング・プレフィックスの２番目の半分が５つのすべてのスライスで送られる。ビート２中に、長データ・パケットの最初の６０ビット部分［０］［５９：０］が送られる。ビート３中に、長データ・パケットの２番目の６０ビット部分［１］［５９：０］が送られる。ビート４−１３中に、長データ・パケットの残りの部分が送られる。各ビートで、スライス０−３によって長データ本体を伝えることができ、スライス４によって、パリティ・ビットを伝えることができる。
【００３５】
図４Ｄを参照すると、データ・スイッチからクライアントに伝えられる長データ・パケットの一実施形態の図が示されている。この長データ・パケットは、データ・スイッチからクライアントに伝えられるので、前にルーティング・プレフィックスがない。図４Ｄには、長データ・パケットのさまざまな部分がどのように送られ、５つのスライスにわたってどのように分割されるかが示されている。各スライスは対応する１２本の信号リンクを介して伝えられる。
【００３６】
長データ・パケットを狭ポートに伝えるために、データ・パケットが１２ビートを介して送り出される。ビート０中に、長データ・パケットの最初の６０ビット部分［０］［５９：０］が送られる。ビート１−１１中に、長データ・パケットの残りの６０ビット部分が送られる。各ビートで、スライス０−３によって、長データ本体を伝えることができ、スライス４によって、パリティ・ビットを伝えることができる。
【００３７】
図３Ａから図４Ｄに示された実施形態に、５スライスに分割されたアドレス・パケットとデータ・パケットが示されているが、このシステムが、５つのスライスのうちの４つだけを使用して動作を継続できることが企図されていることに留意されたい。たとえば、スライスの１つでの障害によって５つのスライスを使用できなくなった時に、４つのスライスを使用することができる。このシステムでは、４つの正常なスライスだけを使用してアドレスおよび／またはデータ・パケットを送ることができ、不良スライスのビットを送らないようにすることができる。エラー検出／訂正コードが、アドレス・パケットとデータ・パケットと共に送られるので、欠けているスライスは、パケット宛先でパリティ・スライスを使用して再構成することができる。
【００３８】
図５から図９の下記の例示では、センタープレーンレス・コンピュータ・システムを実施するのに使用することができるサーキット・ボードのさまざまな実施形態を示す。サーキット・ボードのそれぞれを、たとえばプリント・サーキット・ボードなどの、任意のタイプのサーキット・ボードとすることができることに留意されたい。さらに、図１０から図１２に、センタープレーンレス・コンピュータ・システムの実施形態の物理的構成を示す。下で説明するサーキット・ボードのどれをも、一般に「システム・ボード」と呼ぶことができることに留意されたい。
【００３９】
図５に移ると、コンピュータ・システムの二重クライアント・プロセッサ・ボード５００の一実施形態の図が示されている。二重クライアント・プロセッサ・ボード５００は、図１および図２に示されたコンピュータ・システムのプロセッサなどの２つのプロセッサを含むサーキット・ボードである。二重クライアント・プロセッサ・ボード５００の各プロセッサは、独立のプロセッサ・クライアントである。第１のプロセッサ・クライアントに、プロセッサ５１０とメモリ５２０が含まれる。第２のプロセッサ・クライアントに、プロセッサ５３０とメモリ５４０が含まれる。さらに、二重クライアント・プロセッサ・ボード５００に、電力変換ブロック５５０とサービス・インターフェース５７０が含まれる。二重クライアント・プロセッサ・ボード５００は、複数のコネクタ５６０Ａを介してコンピュータ・システムの残りに接続される。
【００４０】
プロセッサ５１０とプロセッサ５３０は、それぞれ、たとえばＳｕｎ  Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃ．社によるＵｌｔｒａＳＰＡＲＣ（商標）５マイクロプロセッサなどのＵｌｔｒａＳＰＡＲＣ（商標）マイクロプロセッサである。しかし、他の実施形態で、他のプロセッサを使用できることが企図されている。
【００４１】
メモリ５２０は、上で図１の説明に関して説明したように、プロセッサ５１０のキャッシュ・メモリとして使用することができる。メモリ５２０は、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）で実装することができる。同様に、メモリ５４０は、プロセッサ５３０のキャッシュ・メモリとして使用でき、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）で実装することができる。
【００４２】
電力変換ブロック５５０は、二重クライアント・プロセッサ・ボード５００上の構成要素のＤＣ動作電圧を供給するように構成されたＤＣ−ＤＣコンバータである。一実施形態では、電力変換ブロック５５０によって、４８ＶＤＣを１ＶＤＣに変換することができる。下で詳細に説明するように、冗長４８Ｖパワー・ボードによって、コンピュータ・システム内の各クライアント・ボードに４８Ｖを供給することができる。電力変換ブロック５５０は、冗長４８Ｖを受け取り、単一の１ＶＤＣ供給に変換する。他の実施形態で、電力変換ブロックによって、必要に応じて他の適当な電圧を供給できることが企図されている。さらに、代替実施形態では、電力変換ブロックによって、冗長１ＶＤＣ供給を与えることができる。
【００４３】
サービス・インターフェース５７０は、図示の実施形態ではプロセッサである各クライアントからサービス・プロセッサ・ボード（図５には図示せず）への特殊なサービス・バス（図示せず）を介するサービス・インターフェースを提供するように構成されたサービス・モジュールである。一実施形態では、サービス・インターフェース５７０を、サービス・バス・プロトコルとプロセッサ５１０、５３０によって使用されるプロトコルの間で通信を変換するように構成されたカスタム集積回路とすることができる。下で詳細に説明するように、サービス・インターフェースを用いると、サービス・プロセッサによって、プロセッサ５１０、５３０をシステム・ドメインに構成でき、二重クライアント・プロセッサ・ボード５００上の障害を診断できるようにすることができる。
【００４４】
コネクタ５６０Ａは、二重クライアント・プロセッサ・ボード５００とスイッチ・ボードおよびパワー・ボード（図５に図示せず）の間で電力、グランド、さらに信号情報を伝えるように構成される。コネクタ５６０Ａのそれぞれは、物理的に、二重クライアント・プロセッサ・ボード５００の１辺に沿って配置され、その側面に取り付けられている。下で詳細に説明するように、コネクタ５６０Ａのそれぞれを、スイッチ・ボードとパワー・ボードの対応するコネクタに脱着可能に取り付けることができる。
【００４５】
図６に移ると、二重クライアント・メモリ・ボード６００の一実施形態の図が示されている。二重クライアント・メモリ・ボード６００は、図１や図２に示されたコンピュータ・システムのメモリ・クライアントなどの２つのメモリ・クライアントを含むサーキット・ボードである。二重クライアント・メモリ・ボード６００上の各メモリ・クライアントは、独立のメモリ・クライアントである。第１のメモリ・クライアントには、メモリ・コントローラ６１０と２つの独立のメモリ・サブシステム６２０、６３０が含まれる。第２のメモリ・クライアントには、メモリ・コントローラ６４０と２つの追加の独立のメモリ・サブシステム６５０、６６０が含まれる。二重クライアント・メモリ・ボード６００には、電力変換ブロック６７０とサービス・インターフェース６８０も含まれる。さらに、二重クライアント・メモリ・ボード６００は、複数のコネクタ５６０Ａを介してコンピュータ・システムの残りに接続される。コネクタ５６０Ａが、図５のコネクタ５６０Ａに類似し、したがって同一の符号を付けられていることに留意されたい。
【００４６】
各メモリ・コントローラは、それぞれのメモリ・サブシステムを用いるメモリ・トランザクションを制御するように構成されている。一実施形態では、メモリ・サブシステム６２０とメモリ・サブシステム６３０をそれぞれに複数のＤＲＡＭチップが含まれるＤＩＭＭを使用して実装する。各ＤＩＭＭ上のＤＲＡＭチップを、複数のバンクにグループ化する。エラー検出／エラー訂正機能を含むＤＩＭＭを実装しても良い。エラー検出／エラー訂正機能に、冗長なＤＩＭＭを使用してパリティ情報を記憶することを含めることもできる。各メモリ・コントローラは、メモリ・サブシステムのそれぞれのメモリ・バンクにまたがってデータをインターリーブするように制御できる。
【００４７】
図５の電力変換ブロック５５０の説明と同様に、図６の電力変換ブロック６７０は、二重クライアント・メモリ・ボード６００上の構成要素にＤＣ動作電圧を供給するように構成されたＤＣ−ＤＣコンバータとすることができる。一実施形態では、電力変換ブロック６７０によって、４８ＶＤＣを１ＶＤＣに変換することができる。
【００４８】
図６のサービス・インターフェース６８０は、各メモリ・コントローラからサービス・プロセッサ（図６に図示せず）への、特殊なサービス・バス（図示せず）を介するインターフェースを提供するように構成されたサービス・モジュールである。図５で説明したサービス・インターフェースと同様に、サービス・インターフェース６８０は、サービス・バス・プロトコルとメモリ・コントローラ６１０、６４０によって使用されるプロトコルの間で通信を変換するように構成されたカスタム集積回路とすることができる。
【００４９】
図６のコネクタ５６０Ａは、二重クライアント・メモリ・ボード６００とスイッチ・ボードおよびパワー・ボード（図６に図示せず）の間で電力やグランド、信号情報を伝えるように構成される。コネクタ６５６０Ａのそれぞれを二重クライアント・メモリ・ボード６００の１辺に物理的に沿って配置し、その側面に取り付けることができる。下で詳細に説明するように、コネクタ５６０Ａのそれぞれをスイッチ・ボードおよびパワー・ボードの対応するコネクタに脱着可能に取り付けることができる。
【００５０】
図７を参照すると、二重クライアント・メモリ−入出力ボード７００の一実施形態の図が示されている。二重クライアント・メモリ−入出力ボード７００は、図１および図２に示されたコンピュータ・システムのメモリ・クライアントと入出力クライアントなどのメモリ・クライアントや入出力ブリッジ・クライアントを含むサーキット・ボードである。メモリ・クライアントは、メモリ・コントローラ７１０と２つのメモリ・サブシステム７２０、７３０を含む。入出力ブリッジ・クライアントは、入出力ブリッジ７４０と２つの入出力ポート７９０Ａ、７９０Ｂを含む。二重クライアント・メモリ−入出力ボード７００は、電力変換ブロック７７０とサービス・インターフェース７５０を含む。さらに、二重クライアント・メモリ−入出力ボード７００は複数のコネクタ５６０Ａを含む。
【００５１】
メモリ・コントローラ７１０とメモリ・サブシステム７２０、７３０を含む図７のメモリ・クライアントは、図６の説明に関して上で説明したメモリ・クライアントのそれぞれに似た形で動作する。
【００５２】
入出力ブリッジ７４０は、メモリ・コントローラ７１０と外部からコンピュータ・ノードに接続できるデバイスの間のインターフェースを提供するように構成されている。入出力ポート７９０Ａ、７９０Ｂは、入出力ブリッジ７４０の物理的な入出力ポートである。一実施形態では、入出力ブリッジ７４０は、Ｉｎｆｉｎｉｂａｎｄ（商標）トランザクションをメモリ・コントローラ７１０による使用に適するトランザクションに、およびその逆に変換する。入出力ポート７９０Ａ、Ｂは、ＩｎｆｉｎｉＢａｎｄ（商標）ポートでよく、これによって、１ポートあたり１２個の並列Ｉｎｆｉｎｉｂａｎｄ（商標）チャネルを設けることができる。さらに、入出力ポート７９０Ａ、Ｂによって、光ファイバ・ケーブルを介してＩｎｆｉｎｉＢａｎｄ（商標）トランザクションを送り、受け取ることができる。
【００５３】
電力変換ブロック７７０とサービス・インターフェース７５０は、図５および図６の説明に関して上で説明した電力変換ブロックおよびサービス・インターフェースに類似する形で動作する。
【００５４】
上で図５および図６で説明したコネクタと同様に、図７のコネクタ５６０Ａは、二重クライアント・メモリ−入出力ボード７００とスイッチ・ボードおよびパワー・ボード（図７に図示せず）の間で電力とグランド、信号情報を伝えるように構成される。コネクタ５６０Ａのそれぞれを、物理的に、二重クライアント・メモリ・ボード７００の１辺に沿って配置し、その側面に取り付けることができる。コネクタ５６０Ａのそれぞれをスイッチ・ボードとパワー・ボードの対応するコネクタに脱着可能に取り付けることができる。図５から図７のサーキット・ボード上に、７つのコネクタが示されているが、他の実施形態では、他の個数のコネクタを使用できることが企図されていることに留意されたい。
【００５５】
上で、さまざまなクライアント・ボードを二重クライアント・ボードとして説明したが、他の実施形態では、他の数のクライアントを有するクライアント・ボードを使用できることが企図されていることに留意されたい。たとえば、単一のクライアントを有する・ボードを使用することができ、あるいは、３つ以上のクライアントを有する複数クライアント・ボードを使用することができる。
【００５６】
図８に移ると、スイッチ・ボードの一実施形態の図が示されている。スイッチ・ボード８００は、図２の説明に関して説明したアドレス・スイッチやデータ・スイッチなど、複数のデータ・スイッチ８１０Ａ−８１０Ｅおよび複数のアドレス・スイッチ８２０Ａ−８２０Ｅが含まれる。スイッチ・ボード８００は、電力変換ブロック８８０とサービス・インターフェース８７０も含む。さらに、スイッチ・ボード８００は複数のコネクタ５６０Ｂも含む。
【００５７】
データ・スイッチ８１０Ａ−Ｅは、上で図２で説明したコンピュータ・システム内のデータ・パケットのルーティングを行うように構成されている。アドレス・スイッチ８２０Ａ−Ｅは、上で図２で説明したアドレス・パケットをルーティングするように構成されている。以下では、データ・スイッチ８１０Ａ−Ｅとアドレス・スイッチ８２０Ａ−Ｅを、それぞれ集合としてデータ・スイッチ８１０とアドレス・スイッチ８２０と呼ぶことがある。データ・スイッチ８１０に、上で図４Ａ−４Ｄで説明したデータ入力ポートとデータ出力ポートを含めてもよい。アドレス・スイッチ８２０に、上で図３Ａ−３Ｃで説明したアドレス入力ポートとアドレス出力ポートを含めることができる。
【００５８】
一実施形態では、データ・スイッチ８１０とアドレス・スイッチ８２０のそれぞれを、アドレス・スイッチまたはデータ・スイッチとしてプログラムすることができるカスタム集積回路とすることができる。カスタム集積回路は、アドレス・スイッチとしてプログラムされる時に、図３Ａ−Ｃに関して上で説明したように、異なるアドレス入力ポート構成やアドレス出力ポート構成に対処させることができる。同様に、カスタム集積回路は、データ・スイッチとしてプログラムされる時に、異なるデータ入力ポート構成およびデータ出力ポート構成に対処することができる。たとえば、集積回路を、複数のアドレス・ポートまたはデータ・ポートを有するようにプログラムすることができる。図示の実施形態では、５つのデータ・スイッチと５つのアドレス・スイッチがある。４つまでの他のスイッチ・ボードと共に使用される場合に、この特定の実施形態は、コンピュータ・システム内の４０個までのクライアントのアドレスとデータを切替えることが意図されている。しかし、他の実施形態では、他の数のクライアントに対処するために、他の数のアドレス・スイッチやデータ・スイッチさらには他の数のスイッチ・ボードを使用してもよい。代替実施形態では、カスタム集積スイッチを、データ・スイッチまたはアドレス・スイッチのいずれかに特定することができる。
【００５９】
電力変換ブロック８８０とサービス・インターフェース８７０は、図５、図６、図７の説明に関して上で説明した電力変換ブロックやサービス・インターフェースに類似する形で動作する。
【００６０】
コネクタ５６０Ｂは、さまざまな二重クライアント・ボードの間で信号情報を伝え、サービス・プロセッサ・ボード（図８に図示せず）からの電力やグランドを伝えるように構成されている。コネクタ５６０Ｂのそれぞれは、物理的に、スイッチ・ボード８００の１辺に沿って配置され、その側面に取り付けられている。コネクタ５６０Ｂのそれぞれを、二重クライアント・ボードとサービス・プロセッサ・ボードのそれぞれの対応するコネクタ（５６０Ａ）に脱着可能に取り付けることができる。この実施形態のコネクタの数を、スイッチ・ボード８００のサイズに依存するものとすることができ、スイッチ・ボード８００のサイズは、コンピュータ・システムで使用されるように設計されたクライアント・ボードの数に依存するものとすることができることに留意されたい。したがって、任意の適切な数のコネクタを使用することができることが企図されている。
【００６１】
図９に移ると、パワー・ボードの一実施形態の図が示されている。パワー・ボード９００は、複数のコネクタ５６０Ｂと複数のサーキット・ブレーカ９１０を含むサーキット・ボードである。パワー・ボード９００には、電源コネクタ９２０も含まれる。パワー・ボード９００には、複数のパワー・トレース９２５とグランド・トレース９３０も含まれ、これによって、サーキット・ブレーカ９１０を電源コネクタ９２０に接続することができる。パワー・ボード９００は、システム電源（図９に図示せず）からの４８Ｖ電力とグランドを、クライアント・ボードとサービス・プロセッサ・ボード（図９に図示せず）に分配するように構成されている。パワー・トレースとグランド・トレースが、電源コネクタ９２０とサーキット・ブレーカ９１０との間で電力とグランドを伝えるのに使用されているが、他の実施形態では、複数の層を含め、電力バスとグランド・バスまたは電力プレーンとグランド・プレーンあるいはそれらのトレース、バス、プレーンの組合せを使用して、電力とグランドを伝えるようにしてもよいことに留意されたい。さらに、必要に応じて、パワー・ボード９００に追加の機能を含めてもよいことに留意されたい。
【００６２】
コンピュータ・システム内に配置される時に電源コネクタ９２０が電源内の対応するコネクタにはまるように、電源コネクタ９２０はパワー・ボード９００の１辺に沿って配置されている。図示の実施形態では、電源コネクタ９２０が、パワー・ボード９００の下辺に配置されている。しかし、他の実施形態では、コンピュータ・システム全体としての向きに応じて、下辺を横の辺または上辺としてもよい。
【００６３】
サーキット・ブレーカ９１０のそれぞれは、過電流が流れないように、コネクタ５６０Ｂの１つを通る電流の流れを遮るように構成されている。下で詳細に説明するように、この特徴を用いると、クライアント・ボードやサービス・プロセッサ・ボードを電源がオンである間にパワー・ボード９００に接続し、切断することができる。さらに、パワー・ボード９００を電源がオンである間に取り外すか設置することもできる。サーキット・ブレーカ９１０を、短絡または過電流条件で切断または「トリップ」するように構成することができる。さらに、サーキット・ブレーカ９１０をトリップされた後にリセットすることができるようにし、これによって、問題を解決した後に、回路にもう一度電力を与えることができる。
【００６４】
コネクタ５６０Ｂは、さまざまな二重クライアント・ボードとサービス・プロセッサ・ボード（図９に図示せず）に電力とグランドを運ぶように構成されている。コネクタ５６０Ｂのそれぞれを、物理的に、パワー・ボード９００の１辺に沿って配置し、その側面に取り付けることができる。パワー・ボード９００が設置される時に、コネクタ５６０Ｂのそれぞれを、二重クライアント・ボードとサービス・プロセッサ・ボードの対応するコネクタ（５６０Ａ）に脱着可能に取り付けることができる。この実施形態のコネクタの数を、パワー・ボード９００のサイズに依存させることができ、パワー・ボード９００のサイズを、コンピュータ・システムで使用されるように設計されたサーキット・ボードの数に依存させてもよいことに留意されたい。したがって、任意の適切な数のコネクタを使用してもよい。
【００６５】
上で図５から図９で説明したプリント・サーキット・ボードのそれぞれに複数の層を含めることができ、信号トレースと信号プレーンを含めることができることに留意されたい。さらに、図５から図９のプリント・サーキット・ボードのさまざまな構成要素に関連する機能を、プリント・サーキット・ボードに取り付けることができる１つまたは複数の集積回路チップで実装できることに留意されたい。
【００６６】
図１０から図１１Ｂに、図１のコンピュータ・システム１０の一実施形態の異なる図を示す。図１０に背面図を示す。図１１Ａは透視図を示し、図１１Ｂでは、２つのボードを組み合わせた向きでの分解図が示されている。図１から図９に示されたものに対応する回路構成要素には、わかりやすく単純にするために、同一の符号を付す。
【００６７】
図１０に移ると、図１のコンピュータ・システム１０の一実施形態の背面図を示す図が示されている。図１０には、上で説明したさまざまなサーキット・ボードの物理的な配置が示されている。上で注記したように、さまざまなサーキット・ボードの配置によって、センタープレーンレス・コンピュータ・システムを設計することができる。コンピュータ・システム１０には、符号８００Ａ−Ｅの５つのスイッチ・ボード、符号９００Ａ、９００Ｂの２つのパワー・ボード、符号１０１０Ａ−Ｄの４つのクライアント・ボード、符号１０４０Ａ、Ｂの２つのサービス・プロセッサ・ボードが含まれる。コンピュータ・システム１０には、２つの電源Ａ、Ｂも含まれる。さらに、図５から図７のコネクタ５６０Ａと図８から９のコネクタ５６０Ｂが、組み合わされたときに集合としてコネクタ５６０として図示されている。４つのクライアント・ボード１０１０、２つのパワー・ボード９００、５つのスイッチ・ボード８００が示されているが、他の数のこれらボードを使用することができる他の実施形態としてもよいことに留意されたい。
【００６８】
パワー・ボード９００Ａ、Ｂおよびスイッチ・ボード８００Ａ−Ｅは、垂直面内に示されている。スイッチ・ボード８００Ａ−Ｅは、パワー・ボード９００Ａ、Ｂの間に配置される。スイッチ・ボード８００Ａ−Ｅとパワー・ボード９００Ａ、Ｂは、互いに実質的に平行で、ボードのアレイを形成するように図示されている。クライアント・ボード１０１０Ａ−Ｄとサービス・プロセッサ・ボード１０４０Ａ、Ｂは水平面内に図示されている。垂直のボードは水平ボードに対して実質的に直交し、前からまたは後ろから見た時に行と列のマトリックスを形成している。クライアント・ボード１０１０Ａ−Ｄとサービス・プロセッサ・ボード１０４０Ａ、Ｂも互いに実質的に平行であり、ボードのアレイを形成するものとして図示されている。ボードの２つのアレイは互いに実質的に垂直である。図５から図９の説明に関して説明したように、各サーキット・ボードは、ボードの間で電力とグランド、信号を伝える、ボードの２つのアレイを互いに脱着可能に取り付けるのに使用される一連のコネクタ（たとえば、５６０Ａ、５６０Ｂ）を有する。他の実施形態では、垂直および水平という単語によってそれらのボードが記述されないように、システム全体を再編成してもよい。しかし、ボードの間の関係は、同様とすることができる。
【００６９】
上で説明し、図１１Ａの透視図でさらに説明するように、このシステムの物理的な構成によって、コンピュータ・システム内の各システム・ボードへの独立の保守アクセスを実現することができ、すべてのシステム・ボードを他のシステム・ボードを取り外さずに取外して、交換することができる。これは、一般的なセンタープレーンを使用するコンピュータ・システムと対照的であり、センタープレーンは、他のシステム・ボードと独立に取り外すことができない。
【００７０】
図１１Ｂの分解図を参照すると、コネクタ５６０によって一緒に脱着可能に組み付けられた２つのシステム・ボードが示されている。上で説明したように、コネクタ５６０は２つの部分すなわちコネクタ５６０Ａとコネクタ５６０Ｂを含む。コネクタ５６０Ｂに複数の内部接続を含めることができ、コネクタ５６０Ｂは適当な取付け技法を使用して垂直サーキット・ボードの１面１０６２に取り付けられている。コネクタ５６０Ｂの内部接続が、垂直サーキット・ボード上の信号トレースまたは他の接点（図示せず）に接触させる。図示の実施形態では、垂直サーキット・ボードが、スイッチ・ボード８００またはパワー・ボード９００のいずれかとして示されている。コネクタ５６０Ａにも複数の信号接続を含めることができ、適当な取付け技法を使用して水平サーキット・ボードの１面１０６１に取り付けられている。コネクタ５６０Ａの内部接続が、水平サーキット・ボード上の信号トレースまたは他の接点（図示せず）に接触させる。図示の実施形態では、水平ボードが、クライアント・ボード１０１０またはサービス・プロセッサ・ボード１０４０のいずれかとして図示されている。図からわかるように、コネクタ５６０Ａとコネクタ５６０Ｂは、一緒に組み合わされ、ボードが互いに対して実質的に垂直の向きに配置される。さらに、コネクタ５６０Ａや５６０Ｂ内の複数の信号接続のそれぞれについて、各信号接続に近接する対応するグランド・リターン・パス（図示せず）を設けることができる。
【００７１】
集合的に図５から図１１Ｂを参照すると、図１０の電源Ａと電源Ｂは、冗長４８Ｖ電力をコンピュータ・システムに供給するように構成される。電源Ａが、電源コネクタＡを介してパワー・ボード９００Ａに４８Ｖとグランドを供給し、電源Ｂが、電源コネクタＢを介してパワー・ボード９００Ｂに４８Ｖとグランドを供給する。電源Ａ、Ｂのそれぞれに、独立のＡＣ供給源への接続用のＡＣ電源コードが含まれる。電源Ａ、Ｂのそれぞれによって、ＡＣを４８ＶＤＣに変換する。
【００７２】
上で説明したように、パワー・ボード９００Ａ、Ｂは、それぞれ、４８ＶＤＣをクライアント・ボード１０１０Ａ−Ｄとサービス・プロセッサ・ボード１０４０Ａ、Ｂに分配するように構成されている。サービス・プロセッサ・ボード１０４０Ａ、Ｂは、４８ＶＤＣ  Ａ、Ｂを、スイッチ・ボード８００Ａ−Ｅのそれぞれに冗長的に分配するように構成されている。この電力分配方式によって、垂直ボードと水平ボードの両方に冗長的に電力を供給することができる。電力分配システムのいずれかの部分に障害がある場合に、このコンピュータ・システムは普通に動作を継続することができる。さらに、故障した電源構成要素を、システム・オペレーション中に取り外し、交換することができる。したがって、図示の実施形態のこの電力分配方式は、電力分配システム内の単一の故障点が破滅的なシャット・ダウンまたはシステム・クラッシュを引き起こさないようにするためのものである。代替実施形態では、クライアント・ボード１０１０Ａ−Ｄを使用して、スイッチ・ボード８００Ａ−Ｅのそれぞれに４８ＶＤＣ  Ａ、Ｂを分配することができる。
【００７３】
さらに、上で説明したシステムでは、２つのパワー・ボードが使用されるが、異なる数のパワー・ボードを使用して電力を分配する異なる実施形態が企図されていることに留意されたい。たとえば、そのようなシステムでは、Ｎ＋１個のパワー・ボードを用意し、所与の時点で電力供給するためにＮ個ボードを必要的に動作させることができる。したがって、冗長ボードはＮ個ボード中の１つが障害を起こしたときに使用する。したがって、２つボードを使用する上で説明した実施形態では、Ｎが１と等しい。しかし、他の実施形態では、Ｎを２以上とすることができる。
【００７４】
さらに、コンピュータ・システムのすべての構成要素（たとえば、パワー・ボード９００、電源、サービス・プロセッサ・ボード１０４０、スイッチ・ボード８００、クライアント・ボード１０１０）を、コンピュータ・システムが動作を継続している間に取り外して、交換することができる。この特徴を、時折、構成要素の「ホット・スワップ」と称する。したがって、図１０から１１Ｂに示された物理的な実施形態は、すべてのシステム構成要素にホット・スワップ機能を与えることを意図されている。一実施形態で、複数の構成要素を所与の時点でホット・スワップできることに留意されたい。
【００７５】
さらに、図９のサーキット・ブレーカ９１０は、電流障害が検出された場合にトリップすることができる。たとえば、構成要素の故障、２つボードの挿入中のコネクタ５６０内のピンと接続の損傷のそれぞれによって、過大な電流が引き出される可能性がある。保護されていない場合、その過電流によって、システム構成要素が焼ける、所与の電源がショートする、破滅的なシャットダウンが引き起こされる可能性がある。
【００７６】
図３Ａから４Ｄと図８に関して上で説明したように、システム・ホット・スワップ機能を利用することができるこのシステムのもう１つの特徴が、アドレスとデータ・ネットワークの５ウェイ・ビット・スライシングである。スイッチ・ボード８００Ａ−Ｅのそれぞれが、スライスの１つを意味している。したがって、図８で説明したように、図示の実施形態には、１スライスあたり５つのアドレス・スイッチ・チップと５つのデータ・スイッチ・チップがある。スイッチング構成要素の障害は、フェールオーバ機構によって克服することができる。ＥＣＣコードが、アドレス・パケットとデータ・パケットと共に送られ、パリティ情報が冗長スライスで伝えられるので、あるスライスのスイッチ・ボード構成要素の故障に起因して失われた情報を再構成することができる。さらに、スイッチ・ボード８００が故障し、取り外される場合に、アドレス情報とデータ情報は、前に説明したように、残りの４つのスライスを介して伝えることができる。
【００７７】
冗長４８Ｖ電力分配をスイッチ・ボード８００Ａ−Ｅに設けるとともに、サービス・プロセッサ・ボード１０４０Ａ、Ｂそれぞれが独立にシステム・リソースを構成することができる冗長なシステム・コントローラとなるようにサービス・プロセッサ・ボード１０４０Ａ、Ｂを構成させることができる。サービス・プロセッサ・ボード１０４０Ａ、Ｂを、クライアント・ボード１０１０Ａ−Ｄとスイッチ・ボード８００Ａ−Ｅのそれぞれに配置されたサービス・インターフェース回路を介してシステム構成要素障害を診断するテスト機能と診断機能を提供するように構成することもできる。サービス・プロセッサ・ボード１０４０Ａ、Ｂを使用して、コンピュータ・システムを異なるドメインに区分することもできる。さらに、サービス・プロセッサ・ボード１０４０Ａ、Ｂを使用して、クライアントなどのシステム構成要素を初期化し、サーキット・ボードが取り外され、かつ／または設置される時にシステムを再構成することができる。
【００７８】
パワー・ボード９００Ａ、Ｂが、スイッチ・ボード８００Ａ−Ｅの左右の２つの最も外側の位置または「スロット」に配置されていることに留意されたい。さまざまなクライアント・ボード上の構成要素を、スイッチ・ボード８００Ａ−Ｅと各クライアント・ボードの間のリード長が最短になるように配置できることに留意されたい。さらに、スイッチ・ボード８００Ａ−Ｅを、別のタイプの中間ボードなしで、ならべて配置することによって、リード長を最小化することもできる。さらに、図示のパワー・ボード９００Ａ、Ｂとスイッチ・ボードの配置によって、リード長を対称とすることができ、これによって、さまざまなボードの間でのより均一なクロック・ドメイン分配とすることができる。しかし、代替実施形態では、パワー・ボード９００Ａ、Ｂとスイッチ・ボード８００Ａ−Ｅを、必要に応じて垂直スロットに配置してもよい。
【００７９】
図１２Ａから１２Ｃに、図１のコンピュータ・システム１０の冷却ファン配置と気流に関連する形態を示す。図１２Ａを参照すると、システム・エンクロージャを含む図１のコンピュータ・システムの一実施形態の前面図を示す図が示されている。このシステムには、図５から図１１の説明に関して上で説明したシステム・ボードを収納するエンクロージャ１２８０とファン・トレイ１２５０が含まれている。
【００８０】
ファン・トレイ１２５０には、アクセスできるように取外し可能なトレイに配置された複数の冷却ファンが含まれる。図示の実施形態では、４つのファン・トレイがあり、そのそれぞれに４つのファン対が含まれている。図１２Ｃで示すように、ファンは、２段以上に積み重ねることができる。したがって、各ファン・トレイ１２５０に、８つのファンを含めることができる。ファン・トレイは、物理的にエンクロージャ１２８０内の垂直ボード１２１０に最も近いので、垂直に配置される。たとえば、ファン・トレイ１２５０を取り外すと、垂直ボード１２１０へアクセスできる。４つのファン・トレイが図示されているが、異なる数のファン・トレイを含めることができる他の実施形態が企図されていることに留意されたい。同様に、他の数のファンを各ファン・トレイ内で使用することができる。
【００８１】
図１２Ｂを参照すると、システム・エンクロージャを含む、図１のコンピュータ・システムの一実施形態の背面図を示す図が示されている。このシステムには、図５から図１１の説明に関して上で説明したシステム・ボードを収納するエンクロージャ１２８０とファン・トレイ１２６０が含まれる。
【００８２】
ファン・トレイ１２６０には、アクセスするために取外し可能なトレイに配置された複数の冷却ファンが含まれる。図示の実施形態では、５つのファン・トレイがあり、そのそれぞれに２つのファン対が含まれる。図１２Ｃで示すように、ファンは、２段以上に積み重ねることができる。したがって、各ファン・トレイに、４つのファンを含めることができる。ファン・トレイは、物理的にエンクロージャ１２８０内の水平ボード１２２０に最も近いので、水平に配置されている。たとえば、ファン・トレイ１２６０を取り外すと、水平ボード１２２０へアクセスできる。５つのファン・トレイが図示されているが、異なる数のファン・トレイを含めることができる他の実施形態が企図されていることに留意されたい。同様に、他の数のファンを、各ファン・トレイ内で使用することができる。
【００８３】
図１２Ｃに移ると、システム・エンクロージャを含む、図１２Ａ、Ｂのコンピュータ・システムの一実施形態の平面図を示す図が示されている。この図では、矢印によって、エンクロージャ１２８０を通る気流の全体的な向きを示す。この配置によって、前面から背面へのプッシュ−プル気流がもたらされる。したがって、ファン・トレイ１２５０のファンによって、垂直ボード１２１０と水平ボード１２２０を通るクーラー吸気を強制することができる。ファン・トレイ１２６０のファンによって、エンクロージャ１２８０の背面を介して、強制された吸気が排気される。気流は、ボード・マトリックスを介して、吸気ファン１２５０から排気ファン１２６０へ実質的に直線に移動する。このまっすぐの気流によって、複数のエア・プレナム（エンクロージャからの排気の前に気流の向きを１回または複数回変えるのに使用される）を使用するシステムより効率的な冷却とより小さいエンクロージャをもたらすことができる。気流が、前から後ろに流れるものとして説明したが、代替実施形態で、後ろから前に空気を流すことができることに留意されたい。
【００８４】
図示のファン配置は、２Ｎファン冗長性の例である。ファン・トレイ１２５０、１２６０のそれぞれが、２段のファン深さであるものとして図示されている。したがって、２段のファンの一方が故障した場合に、残りのファンが、まだシステム・ボードへの十分な冷却気流を提供することができる。さらに、プッシュ−プル冗長性によって、システム・オペレーション中にファン・トレイを取り外すことができる。ファン・トレイ１２５０、１２６０を取り外して、システム・ボードにアクセスできるようにすることができる。たとえば、垂直ボードが故障した場合に、ファン・トレイ１２５０の１つを取り外して、故障した垂直ボードにアクセスできるようにすることができる。ファン・トレイ１２６０は、プッシュ空気なしでプル気流を供給し続ける。同様に、ファン・トレイ１２６０の１つが取り外される場合に、ファン・トレイ１２５０がプッシュ気流を供給し続ける。したがって、さまざま冷却ファンも、ホット・スワップ可能と考えることができる。
【００８５】
上の開示を完全に理解したならば、多数の変形形態と修正形態が、当業者に明白になる。以下の特許請求の範囲は、そのような変形形態と修正形態のすべてを含むように解釈するものとする。
【図面の簡単な説明】
【００８６】
【図１】コンピュータ・システムの一実施形態を示すブロック図である。
【図２】コンピュータ・システムの一実施形態を示す図である。
【図３】クライアントからアドレス・スイッチに伝えられるアドレス・パケットの一実施形態を示す図（Ａ、Ｂ）と、アドレス・スイッチから幅広のアドレス入力ポートを有するクライアントに伝えられるアドレス・パケットの一実施形態を示す図（Ｃ）である。
【図４Ａ−Ｂ】クライアントからデータ・スイッチに伝えられる短データ・パケットの一実施形態を示す図である。
【図４Ｃ−Ｄ】クライアントからデータ・スイッチに伝えられる長データ・パケットの一実施形態を示す図である。
【図５】コンピュータ・システムの二重クライアント・プロセッサ・ボードの一実施形態を示す図である。
【図６】コンピュータ・システムの二重クライアント・メモリ・ボードの一実施形態を示す図である。
【図７】コンピュータ・システムの二重クライアント・メモリ−入出力ボードの一実施形態を示す図である。
【図８】コンピュータ・システムのスイッチ・ボードの一実施形態を示す図である。
【図９】コンピュータ・システムのパワー・ボードの一実施形態を示す図である。
【図１０】図１のコンピュータ・システムの一実施形態の背面図を示す図である。
【図１１Ａ】図１のコンピュータ・システムの一実施形態を示す透視図である。
【図１１Ｂ】ボード・コネクタと２つの組み合わされたボードの向きの一実施形態の分解図である。
【図１２Ａ−Ｂ】図１のコンピュータ・システムの一実施形態の前面図と背面図を示す図である。
【図１２Ｃ】図１２Ａと図１２Ｂに示されたコンピュータ・システムの平面図を示す図である。
【図１】
2005531849.tif 000003
【図２】
2005531849.tif 000004
【図３】
2005531849.tif 000005
【図４Ａ−Ｂ】
2005531849.tif 000006
【図４Ｃ−Ｄ】
2005531849.tif 000007
【図５】
2005531849.tif 000008
【図６】
2005531849.tif 000009
【図７】
2005531849.tif 000010
【図８】
2005531849.tif 000011
【図９】
2005531849.tif 000012
【図１０】
2005531849.tif 000013
【図１１Ａ】
2005531849.tif 000014
【図１１Ｂ】
2005531849.tif 000015
【図１２Ａ−Ｂ】
2005531849.tif 000016
【図１２Ｃ】
2005531849.tif 000017
【国際調査報告】
2005531849.tif 000018
2005531849.tif 000019
2005531849.tif 000020