(57)【要約】本発明は、集積磁気抵抗半導体メモリー構造（ＭＲＡＭ）に関するものである。この発明において、ＭＲＡＭメモリーセル（１０）は、選択線（５，６）の交叉点にそれぞれ位置している。これら選択線（５，６）は、様々な別個の配線面（１，２）に埋め込まれており、これに、各ＭＲＡＭメモリーセル（１０)に記録し、各ＭＲＡＭメモリーセル（１０）に記録された情報を読み出すために、それぞれ読み出し／記録電流を印加できる。上記磁気抵抗半導体メモリー構造は、別々の第１および第２配線面（１，２）に存在し、メモリーセル（１０）とそれぞれ直接接触している選択線（５，６）を、セルの情報を読み出すために備えている。
2005501396.tif 000002
【特許請求の範囲】
【請求項１】
集積磁気抵抗半導体メモリー構造（ＭＲＡＭ）であって、
ＭＲＡＭメモリーセル（１０)は、相互に分離している配線面（１，２）に別々に埋め込まれている選択線（５，６）の交叉点にそれぞれ位置しており、ＭＲＡＭメモリーセル（１０)に記録するため、また、ＭＲＡＭメモリーセル（１０)に記録されている情報を読み出すための読み出し／記録電流を、上記の選択線（５，６）にそれぞれ印加でき、
セル情報を読み出すための選択線（５，６）が、メモリーセル（１０）と直接接触している、分離されている第１および第２配線面（１，２）のそれぞれに位置しており、
第１および第２配線面（１，２）から空間的に分離されているとともに電気的に絶縁されており、セル情報を記録するための記録選択線（７，８）の設けられている第３配線面（３，４）が備えられ、
第１，第２および第３配線面から離れているとともに電気的に絶縁されている付加的な第４配線面（４）が備えられ、これに記録選択線（８）が設けられている、集積磁気抵抗半導体メモリー構造。
【請求項２】
上記第３配線面（３，４）が、第１配線面（１）の上側、または、第２配線面（２）の下側に備えられていることを特徴とする、集積磁気抵抗半導体メモリー構造。
【請求項３】
上記第３および／または第４配線面（３，４）にある記録選択線（７，８）が、直接隣接している配線面にある選択線（５，６）に対してそれぞれ平行に延びていることを特徴とする、請求項１または２に記載の集積磁気抵抗半導体メモリー構造。
【請求項４】
上記第３および／または第４配線面（３，４）にある記録選択線（７，８）が、直接隣接している配線面にある選択線に対してそれぞれ特定の角度で延びていることを特徴とする、請求項１〜３のいずれかに記載の集積磁気抵抗半導体メモリー構造。
【請求項５】
上記第３および／または第４配線面（３，４）における各記録線（７，８）を流れる主な記録電流に加えて、小さな付加的な記録電流を、ＭＲＡＭメモリーセル（１０）に隣接する、隣り合う選択線（５，６）のそれぞれに、対応する主な電流と同じ方向に印加することを特徴とする、請求項１〜４のいずれかに記載の集積磁気抵抗半導体メモリー構造の磁気抵抗メモリーセル（１０）に対する記録方法。
【請求項６】
上記ＭＲＡＭメモリーセル（１０）に隣接している選択線（５，６）に沿って、ＭＲＡＭメモリーセル（１０）の電流電圧特性曲線における高抵抗領域で最大電圧降下が生じるように、上記の小さな付加的な記録電流の電流強度を選択することを特徴とする、請求項５に記載の方法。
【発明の詳細な説明】
【０００１】
本発明は、集積磁気抵抗半導体メモリー構造（ＭＲＡＭ）、および、この種の集積半導体メモリー構造の磁気抵抗メモリーセルに対する記録方法（Verfahren zum Beschreiben）に関するものである。
【０００２】
磁気抵抗メモリー（ＭＲＡＭ）は、メモリーセルの磁気的に変更可能な電気抵抗による、記憶機能を有するものである。現在で一般的なＭＲＡＭセル構想では、メモリーセルは、異なる配線面（Leitungsebenen）に延びている選択線を含むマトリックスに組み込まれている。なお、この選択線とは、ワード線、および、ビット線とも呼ばれ、異なる配線面に延びているものである。
【０００３】
添付の図２は、現在まで一般的であったマトリックス型ＭＲＡＭセルの基本構想を示す図である。例えばＭＴＪセル（ＭＴＪとはMagnetic Tunnel Junctionのことである）からなるＭＲＡＭメモリーセル１０が、選択線５と選択線６との各交叉点に位置している。なお、これら選択線５・６は、互いに分離した２つの配線面１・２に延びているものである。特定のメモリーセル１０への記録時では、配線面１および配線面２のそれぞれに割り当てられている線５・６によって、２つの電流Ｉ１，Ｉ２をそれぞれ印加する。そして、これら２つの電流から生じる磁場が重なり合うことにより、上記２つの選択線５・６の交叉点にあるセルに記録が行われる。磁場の重なり合いにより、２つの選択線５・６の交叉点に位置しているメモリーセル１０が磁化反転(Ummagnetisierung)する。印加される記録電流Ｉ１，Ｉ２は比較的大きいので、選択線５，６に沿って電圧降下（Spannungsabfall）が生じる。その結果、選択線に位置しているセル１０を介して電圧が降下してしまい、このセルに望ましくない漏れ電流Ｉ１Ｌ，Ｉ２Ｌを印加してしまう。
【０００４】
本発明の目的は、集積磁気抵抗半導体メモリー構造、および、この種の半導体メモリー構造のメモリーセルに対する記録方法であって、上記漏れ電流を少なくとも低減できる方法、好ましくは、上記漏れ電流をなくせる方法を提示することである。
【０００５】
この目的は、請求項に基づいて達成される。
【０００６】
本発明に基づき提案される集積磁気抵抗半導体メモリー構造では、セルアレイ（Zellenfeldes）に対する記録用の選択線が設けられている配線面を付加的に挿入することによって、漏れ電流を低減する。言い換えれば、セル情報を読むための選択線は、セル情報を記録するための選択線から、電気的かつ空間的に分離されている。なお、セル情報を読むための選択線は、セルとの直接的な電気的接触を必要とするものであり、セル情報を記録するための選択線は、直接的な電気的接触を必要としないものである。
【０００７】
集積磁気抵抗半導体メモリー構造は、第１配線面の上側に第３配線面を備え、さらに、第２配線面の下側に第４配線面を備えていてもよい。これら第１および第２配線面は、読み出しのためにＭＲＡＭメモリーセルと直接接触している読み出し選択線を備えているものである。第３配線面は、他の配線面からは電気的に遮断されている。この付加的な配線面に延びている記録選択線は、他の配線面からは電気的に遮断されている。このため、電流の流れる記録選択線に沿った電圧降下が、ＭＲＡＭセルアレイを通る漏れ電流となることはない。その結果、集積磁気抵抗半導体メモリー構造において生じる全体的な漏れ電流をほぼ半減させられる。
【０００８】
第３および第４配線面に延びている記録選択線が、これらの間にあるセルから電気的に遮断されていることより、電流の流れる記録選択線に沿った電圧降下が、セルアレイを通る漏れ電流となることはない。
【０００９】
この構造において特別な点は、セルアレイに記録するための選択線が、セルアレイを読み出すための選択線から、電気的に遮断されているということである。すなわち、セル情報を読むために、ＭＲＡＭメモリーセルと直接接触する選択線を、そのまま利用できる点である。これにより、情報の記録と読み出しとを、並行して行えるという可能性が広がる。
【００１０】
このように、本発明に基づいて提案される集積磁気抵抗半導体メモリー構造の構造は、記録の間にメモリーセルアレイを通って漏れる電流を低減するために、ＭＲＡＭメモリーセルの特定の記録メカニズムを利用するという考え方に基づいている。なぜなら、ＭＲＡＭセルに対する記録は、電流の流れる導体の周囲の磁場を利用して行われるものであり、メモリーセルとの電気的な接触は、ＭＲＡＭメモリーセルに記憶された情報を読み出すときだけに必要だからである。使用可能性によっては、第３および／または第４配線面にある記録選択線を、ＭＲＡＭセルに隣接している、対応する読み出し選択線と平行に配置しないことが有利である。例えば、角度を９０°とすると、ただでさえ上下に密集して重なり合って延びている、選択線の間の静電結合を減少させられる。さらに、他の角度とすると、より好ましい空間的な配置を取れる可能性もあるが、結果的に磁場を発生させてしまうことがある。
【００１１】
また、磁気抵抗メモリーセルに対する記録方法では、第３および／または第４配線面の各記録選択線を介して主な記録電流を印加するとともに、ＭＲＡＭメモリーセルに隣接している（読み）選択線を介して、小さな付加的な記録電流を印加してもよい。なお、この方法は、上記で提案したような、本発明の集積磁気抵抗半導体メモリー構造を利用するものである。また、上記の付加的な記録電流は、いずれの場合にも、主な電流と同じ方向に流れていなければならない。
【００１２】
この場合、小さな付加的な記録電流の電流強度を、ＭＲＡＭメモリーセルに隣接している選択線に沿った最大電圧降下を、ＭＲＡＭメモリーセルにおける電流電圧特性曲線の高抵抗領域とするように選択することが有利である。ＭＲＡＭメモリーセルに関する上記の電流電圧特性曲線は、非線形であり、ダイオード特性曲線に類似している。従って、本発明に基づく記録方法は、第３／第４配線面を通る（主な）記録電流に加えて、小さな（付加的な）記録電流を、ＭＲＡＭセルに隣接する選択線に印加することを提案する。この場合、ＭＲＡＭセルに隣接する選択線に沿った最大電圧降下が、メモリーセルが高抵抗である場合の、特性曲線の領域にに維持することが有利である。その結果、漏れ電流を最小にできる。
【００１３】
本発明の実施形態を、添付の図を参照しながら以下に詳しく説明する。図面は詳細を示している。
【００１４】
図１は、本発明に基づく集積磁気抵抗半導体メモリー構造の第２実施例の図式的な透視図（schematisch und perspektivisch）である。図２は、既述の集積磁気抵抗半導体メモリー構造に関する、従来の構造の図式的な透視図である。
【００１５】
図１は、本発明に基づく集積磁気抵抗半導体メモリー構造の実施例を示すものである。なお、図１では、図２と同じ部材に同じ参照番号を使用している。
【００１６】
図１は、本発明に基づく集積磁気抵抗半導体メモリー構造の実施例を示す図でる。磁気抵抗メモリーセル１０は、読み出し選択線５と読み出し選択線６との間の交叉点に直接設けられている。このため、読み出し選択線５・６は、磁気抵抗メモリーセルと電気的に接触している。これらの読み出し選択線５・６は、電気的かつ空間的に相互に分離されている、（上部）第１配線面１および（下部）第２配線面２に、それぞれ位置している。
【００１７】
また、第１配線面１の上側に、第３配線面３が備えられている。この第３配線面３には、記録選択線７（斜線で示す）が、上部読み出し選択線５からは間隔を開けて、電気的に絶縁されて設けられている。この実施例では、第３配線面３に延びる記録選択線７は、下側にある第１配線面１の選択線５から電気的に遮断されているので、記録電流Ｉ１の流れる上部選択線７に沿った電圧降下は、セルアレイを通る漏れ電流となることはない。
【００１８】
第３配線面３に設けられている選択線７は、下部選択線５に平行に延びている必要はない。その代わり、記録選択線７が、下部選択線５に対して特定の角度（例えば９０°）で延びていることが有利である。この角度とすることで、ただでさえ上下に密集して重なり合って延びている、選択線の間の静電結合（elektrostatische Kopplung）を減少させられる。さらに、他の角度とすると、より好ましい空間的な配置を取れる可能性もあるが、結果的に磁場を発生させてしまうことがある。
【００１９】
また、第３配線面３に延びている記録選択線７に加えて、第２配線面２の下側に、第４配線面４が備えられている。そして、この第４配線面に、付加的な記録選択線８が設けられている。この付加的な記録選択線８は、図示した例のように、（下部）読み出し選択線６に対して平行に延びている。この構成により、漏れ電流をゼロとできる。図１において、（最上の）第３配線面３、および、（最下の）第４配線面４は、埋め込み構造（eingebetteten Struktur）からは電気的に遮断されている。なお、この埋め込み構造とは、図２に示す一般的なＭＲＡＭセルアレイに対応しているものである。ＭＲＡＭメモリーセル１０に対する記録時には、その都度、上部記録選択線７の１つに記録電流Ｉ１を印加し、記録電流Ｉ２を、下部記録選択線８の１つに印加する。これらの導体が、間にあるセルから電気的に遮断されていることにより、電流の流れる記録選択線７・８に沿った電圧降下が、セルアレイを通る漏れ電流となることはない。このように、図１に示す実施例に基づき、セルアレイに記録するための全ての選択線７・８は、読み出し選択線５・６から電気的に遮断されている。従って、ＭＲＡＭセルに直接接触する読み出し選択線５・６を、セル情報を読み出すために、そのまま利用できる。このため、情報の記録および読み出しを並行して行える。
【００２０】
図１に示す実施例において、記録選択線７を、そのすぐ下に位置している読み出し選択線５に対して平行に設ける必要はない。また、下部記録選択線８を、そのすぐ上に位置している読み出し選択線６に対して平行に設ける必要はない。０°以外の特定の角度、例えば、９０°が有利である。
【００２１】
ＭＲＡＭメモリーセル（例えば、ＭＴＪメモリーセル）を通る電流電圧特性曲線は、非常に非線形であり、ダイオードの特性曲線に類似している。本発明に基づき提案されるＭＲＡＭメモリーセルへの記録方法は、この特性を利用している。この方法では、第３配線面３または第４配線面４の各記録選択線７・８に（主な）記録電流を印加するとともに、ＭＲＡＭメモリーセルにそれぞれ隣接している選択線５および選択線６に、小さな付加的な記録電流を印加する。なお、上記の付加的な記録電流は、上記の主な記録電流と同じ方向に流れていなければならない。従って、上記の小さな付加的な記録電流の電流強度については、ＭＲＡＭセルに隣接する選択線に沿って生じる最大電圧降下が、ＭＲＡＭメモリーセルが高抵抗である場合の電流電圧特性曲線の範囲内となるように（すなわち、漏れ電流が非常に少なくなるように）、選択することが好ましい。
【図面の簡単な説明】
【００２２】
【図１】本発明に基づく集積磁気抵抗半導体メモリー構造の第２実施例の図式的な透視図である。
【図２】既述の集積磁気抵抗半導体メモリー構造に関する、従来の構造の図式的な透視図である。
【符号の説明】
【００２３】
１，２，３，４    第１〜第４配線面
５，６    読み出し選択線
７，８    付加的な選択線
１０    磁気抵抗メモリーセル
Ｉ１，Ｉ２    記録電流
Ｉ１Ｌ，Ｉ２Ｌ    漏れ電流
【国際公開パンフレット】
2005501396.tif 000003
2005501396.tif 000004
2005501396.tif 000005
2005501396.tif 000006
2005501396.tif 000007
2005501396.tif 000008
2005501396.tif 000009
2005501396.tif 000010
2005501396.tif 000011
2005501396.tif 000012
2005501396.tif 000013
2005501396.tif 000014
2005501396.tif 000015
2005501396.tif 000016
【国際公開パンフレット（コレクトバージョン）】
2005501396.tif 000017
2005501396.tif 000018
【国際調査報告】
2005501396.tif 000019
2005501396.tif 000020
2005501396.tif 000021
2005501396.tif 000022