(57)【要約】第１及び第２電極の間に配置され、分子系とその系内に分布するイオン錯体とを有する活性領域、を備える新規のスイッチ素子が提供される。制御電極は、活性領域に印加される電界を制御するために設けられる。活性領域は、所定の極性と強度を有する電界が所定の時間印加されると、高インピーダンス状態と低インピーダンス状態の間で切り替わる。
2005524967.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２電極と、
前記第１及び第２電極の間に設けられており、分子系を備える活性領域と、
前記活性領域に印加される電界を制御するための制御電極と、を備える
スイッチ素子。
【請求項２】
前記活性領域は、前記分子系内に分布する複数のイオン錯体をさらに備える
請求項１記載のスイッチ素子。
【請求項３】
前記活性領域は、オン状態とオフ状態とを選択的に取り得るように構成される
請求項２記載のスイッチ素子。
【請求項４】
前記電界は、前記活性領域を前記オン状態と前記オフ状態とで切り替えるように制御される
請求項３記載のスイッチ素子。
【請求項５】
前記活性領域は、前記制御電極と前記第１及び第２電極との間に第１極性を持つ電圧が印加されると、前記オフ状態から前記オン状態に切り替わるように構成される
請求項３記載のスイッチ素子。
【請求項６】
前記活性領域は、前記制御電極と前記第１及び第２電極との間に、前記第１極性とは逆の極性の第２極性を持つ電圧が印加されると、前記オン状態から前記オフ状態に切り替わるように構成される
請求項５記載のスイッチ素子。
【請求項７】
前記活性領域は、前記オン状態において前記第１及び第２電極の間に導電チャネルが形成される
請求項３記載のスイッチ素子。
【請求項８】
前記活性領域は、低インピーダンス状態と高インピーダンス状態とを選択的に取り得るように構成される
請求項２記載のスイッチ素子。
【請求項９】
前記電界は、前記活性領域を前記低インピーダンス状態と前記高インピーダンス状態とで切り替えるように制御される
請求項８記載のスイッチ素子。
【請求項１０】
前記活性領域は、前記制御電極と前記第１及び第２電極との間に第１極性を持つ電圧が印加されると、前記高インピーダンス状態から前記低インピーダンス状態に切り替わるように構成される
請求項８記載のスイッチ素子。
【請求項１１】
前記活性領域は、前記制御電極と前記第１及び第２電極との間に、前記第１極性とは逆の極性の第２極性を持つ電圧が印加されると、前記低インピーダンス状態から前記高インピーダンス状態に切り替わるように構成される
請求項１０記載のスイッチ素子。
【請求項１２】
前記活性領域は、第１動作モード及び第２動作モードを提供するように構成される
請求項４記載のスイッチ素子。
【請求項１３】
前記活性領域は、前記第１動作モードにおけるオン状態のインピーダンスが前記第２動作モードにおけるオン状態のインピーダンスよりも低くなるように構成される
請求項１２記載のスイッチ素子。
【請求項１４】
前記第１モードにおけるオン状態とオフ状態との間の切り替え時間は、前記第２モードにおけるオン状態とオフ状態との間の切り替え時間よりも長い
請求項１２記載のスイッチ素子。
【請求項１５】
前記第１モードにおいて前記活性領域を切り替えるために要する電界強度が、前記第２モードにおけるそれよりも高い
請求項１２記載のスイッチ素子。
【請求項１６】
前記複数のイオン錯体の各々は、NaイオンとClイオンとを含んで構成される
請求項２記載のスイッチ素子。
【請求項１７】
前記複数のイオン錯体の各々は、CsイオンとClイオンとを含んで構成される
請求項２記載のスイッチ素子。
【請求項１８】
前記分子系は、準一次元分子マトリクスを含んで構成される
請求項２記載のスイッチ素子。
【請求項１９】
前記分子系は、構造的及び電気的に異方性の分子マトリクスを含んで構成される
請求項２記載のスイッチ素子。
【請求項２０】
前記分子系は、重共役化合物を含んで構成される
請求項２記載のスイッチ素子。
【請求項２１】
前記分子系は、芳香族分子を含んで構成される
請求項２記載のスイッチ素子。
【請求項２２】
前記分子系は、複素環分子を含んで構成される
請求項２記載のスイッチ素子。
【請求項２３】
前記分子系は、ポルフィリンを含んで構成される
請求項２記載のスイッチ素子。
【請求項２４】
前記分子系は、フタロシアミンを含んで構成される
請求項２記載のスイッチ素子。
【請求項２５】
前記分子系は、異方性無機物を含んで構成される
請求項２記載のスイッチ素子。
【請求項２６】
前記制御電極に隣接して絶縁層をさらに備える
請求項２記載のスイッチ素子。
【請求項２７】
前記絶縁層は、前記制御電極と前記活性領域との間に挟まれて形成される
請求項２６記載のスイッチ素子。
【請求項２８】
基板をさらに含んで構成される
請求項２７記載のスイッチ素子。
【請求項２９】
前記第１及び第２電極は、前記基板に設けられる
請求項２８記載のスイッチ素子。
【請求項３０】
前記活性領域は、前記第１及び第２電極に電気的に接触されるように、前記基板上に形成される
請求項２９記載のスイッチ素子。
【請求項３１】
前記絶縁層は、前記制御電極と前記第１電極との間に挟まれて形成される
請求項２６記載のスイッチ素子。
【請求項３２】
前記活性領域は、前記第１電極と前記第２電極との間に挟まれて形成される
請求項３１記載のスイッチ素子。
【請求項３３】
ゲート端子と、
少なくとも２つの信号端子と、
前記２つの信号端子に電気的に接続されており、前記ゲート端子に印加される信号に応答してオン状態とオフ状態とが切り替わり、内部に複数のイオン錯体を有する分子系を備える能動素子とにより構成される
メモリスイッチ。
【請求項３４】
前記能動素子は、オン状態のときのインピーダンスがオフ状態のときのインピーダンスよりも低くなるように構成される、
請求項３３記載のメモリスイッチ。
【請求項３５】
前記能動素子は、印加される電界の強度がしきい値を超えると、前記オン状態と前記オフ状態とが切り替わるように構成される
請求項３３記載のメモリスイッチ。
【請求項３６】
前記能動素子は、電界が第１極性をもつときに、前記オフ状態から前記オン状態に切り替わるように構成される
請求項３５記載のメモリスイッチ。
【請求項３７】
前記能動素子は、電界が前記第１極性とは逆の極性の第２極性を持つときに、前記オン状態から前記オフ状態に切り替わるように構成される
請求項３６記載のメモリスイッチ。
【請求項３８】
前記能動素子に印加される電界は、前記メモリスイッチのアドレス指定を行う
請求項３３記載のメモリスイッチ。
【請求項３９】
絶縁基板をさらに備える
請求項３３記載のメモリスイッチ。
【請求項４０】
前記一対の信号端子は、前記基板上に設けられる
請求項３９記載のメモリスイッチ。
【請求項４１】
前記能動素子は、前記基板上で前記一対の信号端子間に設けられる
請求項４０記載のメモリスイッチ。
【請求項４２】
ゲート端子と前記能動素子との間に絶縁体が設けられる
請求項４１記載のメモリスイッチ。
【請求項４３】
ゲート端子と一方の信号端子との間に絶縁体が設けられる
請求項３３記載のメモリスイッチ。
【請求項４４】
前記能動素子は、前記一対の信号端子間に設けられる
請求項４３記載のメモリスイッチ。
【請求項４５】
第１及び第２切替モードを有する
請求項３３記載のメモリスイッチ。
【請求項４６】
前記第１切替モードで前記能動素子に印加されて前記メモリスイッチを切り替える電界強度は、前記第２切替モードにおけるそれよりも高い
請求項４５記載のメモリスイッチ。
【請求項４７】
前記第１切替モードにおける切り替え時間が、前記第２切替モードにおけるそれよりも長い
請求項４６記載のメモリスイッチ。
【請求項４８】
前記第１切替モードにおけるデータ書き込み時間が、前記第２モードにおけるそれよりも長い
請求項４６記載のメモリスイッチ。
【請求項４９】
前記イオン錯体の各々がNaイオンとClイオンとを含む
請求項３３記載のメモリスイッチ。
【請求項５０】
制御端子と、一対の信号端子と、前記一対の信号端子間に電気的に接続された分子系を備える能動素子と、を有する素子をスイッチングさせる方法であって、
前記制御端子に、前記信号端子に関する第１の極性の信号を印加して、前記素子をオフ状態からオン状態に切り替え、前記能動素子のオン状態におけるインピーダンスがオフ状態におけるインピーダンスよりも低くなる段階を含む、
方法。
【請求項５１】
前記能動素子が前記分子系内に分布するイオン錯体をさらに含む
請求項５０記載の方法。
【請求項５２】
前記制御端子に、前記信号端子に関する前記第１極性とは逆の第２の極性を持つ信号を印加して、前記素子をオン状態からオフ状態に切り替える段階をさらに含む
請求項５０記載の方法。
【発明の詳細な説明】
【関連出願の表示】
【０００１】
本出願は、２００１年５月７日出願の同時係属米国仮特許出願第６０／２８９，０５７号「電気的にアドレス可能なメモリスイッチ（Electrically Addressable Memory Switch）」に開示される主題に関連する主題を含む。
【技術分野】
【０００２】
本発明は、スイッチ素子に関し、特にメモリ機能を有するスイッチ素子に関する。このようなメモリ／スイッチ素子は、例えば、アドレス可能であり、外部から電界を印加することによりスイッチ動作を行う。
【背景技術】
【０００３】
従来から、コンピュータデータ格納のために電気的にアドレス可能な種々のメモリ素子が知られる。このような素子の大半は、データビットをキャパシタ内の電荷として記憶する。この電荷状態を読み出して得られる出力信号を用いて、コンピュータプロセッサの処理を制御することができる。これらの素子の多くは、複雑なシリコン処理過程と、メモリの種類により異なる専用のデバイスアーキテクチャとを要する。
【０００４】
メモリ素子は、その速度とデータの保持特性とにより区別される。ダイナミックランダムアクセスメモリ（ＤＲＡＭ）は、破壊読出を特徴とする揮発性メモリである。すなわち、常にメモリビットに電圧を供給することが必要であり、供給しなければ情報は消失する。さらに、各メモリ素子は、それに伴うトランジスタを有する。スタティックランダムアクセスメモリ（ＳＲＡＭ）は、一般に、クロス結合(cross-coupled)されるインバータからなる双安定フリップフロップ内にデータを記憶する。これが「スタティック（static）」と呼ばれるのは、電力が供給される限り、値を保持するからである。これも揮発性である。すなわち、ＲＯＭとは対照的に、電源が切られると内容が失われる。ＳＲＡＭは、通常はＤＲＡＭより高速であるが、各ビットに数個（約６個）のトランジスタを必要とするので、ＤＲＡＭに比べて、同じ面積に収まるＳＲＡＭのビット数は少なくなる。
【０００５】
ＥＰＲＯＭ（Erasable Programmable Read Only Memory）は、記憶素子の一種であり、絶縁された（浮動状態の）ＭＯＳトランジスタゲート内に蓄電される電荷により、データが確定する。この絶縁状態は、外部電源がなくとも、ほぼ無期限に（１０年超）電荷を保持する。ＥＰＲＯＭは、トンネル効果に基づく技術を利用して浮動ゲート内に電荷を「注入」することにより、プログラムされる。これには、通常の動作より高い電圧を必要とする（通常、１２Ｖ〜２５Ｖ）。浮動ゲートは、ＵＶ照射により、あるいは電気的に（ＥＥＰＲＯＭ）、放電させることができる。通常、バイト又はワード単位で、システム動作中に個別に消去され、再プログラムされる。ＥＥＰＲＯＭは、ＲＡＭよりも高価で密度が低い。このようなＥＰＲＯＭは、あまり頻繁に変更されない少量のデータを記憶するのに適している。別の不揮発性メモリ素子として知られるのは、強磁性ＲＡＭ（Ｆｅ−ＲＡＭ）である。これは、個々の記憶セルが専用のトランジスタを必要としない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、製造が容易で安価であり、予測可能なメモリ及び／又はスイッチ効果を有するデータ記憶及びデータ操作のための素子を提供することが望ましい。
【課題を解決するための手段】
【０００７】
本発明は、第１及び第２電極と、この第１及び第２電極の間に設けられており、分子系を備える活性領域と、この活性領域に印加される電界を制御する制御電極とを備える、新規のスイッチ素子を提供する。分子系内には、複数のイオン錯体が分布する。
【０００８】
本発明により、活性領域が、高インピーダンス状態又はオフ状態と、低インピーダンス状態又はオン状態との間で切り替えられるように電界が制御される。オフ状態とオン状態との間の再現可能な切り替えは、所定の極性と強度とを有する電界を所定の時間印加することにより行われる。
【０００９】
詳しくは、第１極性の電圧が制御電極と第１及び第２電極との間に印加されると、活性領域がオフ状態からオン状態に切り替わる。その結果、第１電極と第２電極との間に導電性チャネルが形成される。第１極性とは反対の第２極性をもつ電圧が制御電極と第１及び第２電極との間に印加されると、活性領域はオフ状態に戻る。
【００１０】
イオン錯体は、外部から印加される電界の影響で解離し、それにより素子の導電性を変化させる。この分子マトリクスは、重共役化合物、芳香族複素環分子、フタロシアニン、及びポルフィリンなどの準一次元錯体及びNbSe3などの異方性無機物とすることができる。イオン錯体は、例えば、NaイオンとClイオン、又はCsイオンとClイオンなどを含んで構成される。
【００１１】
本発明による活性領域は、安定動作モードと準安定動作モードとを有する。安定モードにおいてスイッチ素子をオン状態とオフ状態の間で切り替えるのに必要な電界強度は、準安定モードにおけるそれよりも高い。安定モードにおける活性領域のオン状態インピーダンスは準安定モードより低く、一方安定モードにおける切り替え時間ならびにデータ格納時間は、準安定モードよりも長い。
【００１２】
本発明では、スイッチ素子の第１及び第２電極は、例えば絶縁性の基板上に設けられる。活性領域も基板上に設けて、第１及び第２電極と電気的に接触させることができる。制御電極は、例えば活性領域を覆う絶縁層の上に形成する。
【００１３】
また、本発明は、絶縁性の基板を設けずに実現することも可能である。この場合、例えば活性領域を第１電極と第２電極との間に挟み、制御電極を、第１電極を覆う絶縁層上に設ける。
【００１４】
また、本発明は、メモリスイッチに、ゲート端子と、少なくとも２つの信号端子と、分子系及びその系内に分布する複数のイオン錯体を備える能動素子とを設ける。信号端子間に電気的に接続される能動素子は、ゲート端子に印加される信号に応答して、オン状態とオフ状態との間で切り替わる。
【００１５】
本発明の上記及びその他の特徴、側面及び利点は、添付の図面と共に本発明の詳細な説明から、より明確になろう。
【発明を実施するための最良の形態】
【００１６】
本発明は、メモリ機能を有する、新規のスイッチ素子の提供に関する問題に取り組み、それを解決する。本発明は、一対の信号端子に電気的に接続される活性領域を提供することにより、これらの問題点を克服する。所定の値と極性を持つ電圧が所定の時間、制御端子と信号電極との間に印加されると、活性領域は導電性を帯び、信号端子が接続される。
【００１７】
マクロ的(macroscopic)素子に適用することのできる、再現可能な切り替え及びメモリ効果を呈する活性領域は、全体に複数のイオン錯体が分布する分子系により構成される。これらのイオン錯体は、印加される電界の影響を受けて、分子系内において解離する。
【００１８】
活性領域の分子複合物は、一次元において構造的な電子不安定性を呈し、このような分子系の導電性に関してスタティック及びダイナミックな制御を可能にする。メモリ及びスイッチ効果のためのメカニズムは、一次元の分子系の構造的な電子不安定性に関連し、外部の電界における分子の解離及び／又は原子の変位に関係する。
【００１９】
分子エレクトロニクスの発達により、電気的なスイッチ及びメモリ用途のための新たな物理的効果を提供する分子薄膜の電気物理学的特性の研究がさらに詳細になされるようになった。１９６０年代に最初の報告がなされているが、この現象の一般に容認された解釈は依然としてなされていない。これは、一部には、同じ化合物を用いても結果に再現性がないことが理由となっている。
【００２０】
分子複合物として、いくつかの異なる材料を用いることができる。材料の例を以下に挙げるが、これらは本明細書に参考文献として含まれるJournal of Structural Chemistry, Vol. 40, No. 4, 1999「Structural Instability of One-Dimensional Systems As A Physical Principle Underlying The Functioning of Molecular Electronic Devices」(Yu H.Krienger）の記事にも論じられる。
【００２１】
多くの分子メモリスイッチは、構造的不安定性を呈する一次元導電分子系を含むことができる（パイエルス効果）。これらは、メモリにＳ字型（凹型）の電圧−電流特性を有する傾向がある。このようなメモリスイッチのインピーダンスは、スイッチ条件により、約１０ＭΩないし約１００Ωである。
【００２２】
このようなシステムには２つの主要なタイプの構造的メカニズムがある。第１のタイプは、線形共役ポリマの鎖であり、これらは互いに弱い結合をもち相互の配置は全般的にゆるく構成される。第２のタイプは、結晶構造であり、この場合は個々の分子が一次元の列を形成して、異なる列の分子よりもはるかに活性的に互いに作用をしあう。近年、両方のタイプの分子系が合成された。
【００２３】
重共役系には、主として、ポリビニレン、すなわちアクリル共役系を持つポリマがあり、この場合構造の一次元的な特性は、線形高分子の共役のメカニズムにより決定される。ポリアセチレンはこの種のポリマの古典的な代表物である。ポリアセチレンの電子構造は、多くの他の共役ポリマの原型となっている。
【００２４】
別の広義な分類の分子化合物は、分子間のπ結合により高い導電性を有する芳香族分子及び複素環分子から形成される。このような分子系を、π錯体又は電荷移動錯体と呼び、その構造には、メモリを切り替えるための顕著な電気物理特性を有する、隔離された一次元の列又は鎖が含まれる。分子電荷移動錯体は、一方が供与体特性を持ち、他方が受容体特性をもつ２つの分子からなる供与体−受容体系である。一次元構造を有するとされる錯体のうちで、テトラシアノキノジメタン（ＴＣＮＱ）は、準一次元系を形成する平行スタックとして結晶内に配される不飽和結合を伴う平面分子である。
【００２５】
他の分類の一次元系においては、陽イオンがダイナミックに不規則化される。これには、一般式(TMTSF)２Xとなる分子化合物が含まれる。K2Pt(CN)4Br0.3  x 3H20(KCP)タイプの遷移金属塩も、フタロシアミンやポルフィリンと同様に混合原子価準一次元錯体の典型的な代表物質である。さらに、NbSe3などの純粋な無機化合物も、準一次元構造を持つ興味深い化合物の例である。
【００２６】
簡略化された分子メモリセル（ＭＣ）の一部を形成する分子化合物の例を図１ａ〜１ｄに示す。この分子化合物は、準一次元、あるいは少なくとも構造的及び電気的に異方性の分子マトリクスを含み、マトリクス内にイオン錯体が分布する。上記の準一次元系の例などの重共役化合物、たとえばポリフェニルアセチレンを、異方性分子マトリクスとして用いることができる。このイオン錯体には、塩化ナトリウム(NaCl)、塩化セシウム（CsCl)などの塩、又は印加される電界中で解離する他の物質を用いることができる。図１ａ〜１ｄに異方性分子マトリクスの例を示すが、これらは電極面に対して垂直に向けられた鎖状の分子の集まりからなる。しかし、図１ａ〜１ｄに示される種類の電荷分離が可能である限り、それらの分子や異方性「チャネル」が他方を向くこともある。
【００２７】
理論的には拘束されないが、以下は、分子複合材料の導電性変化のメカニズムを説明するものであると発明者は考える。図１ａ〜１ｄに示す分子薄膜における電気的切り替えは、２つの安定な状態、すなわち高インピーダンス状態（オフ状態）と低インピーダンス状態（オン状態）の存在を特徴とする。オフ状態のインピーダンスは、通常約１０ＭΩ超である。オフ状態からオン状態への切り替えは、印加される電界の強度がしきい値を超えると起こる。このオン状態のインピーダンスは、約１００Ω未満である。オン状態からオフ状態への移行は、印加電界の極性が逆転することにより起こる。
【００２８】
メモリセル動作の２つのモードは、準安定モード（図１ｂ）と安定モード（図１ｃ）とに識別される。メモリセル動作の安定モードは、オフ状態とオン状態との間で切り替えを行うしきい値電圧が高く（約３〜１０Ｖの範囲）、オン状態のインピーダンスが低く（１００Ω未満）、切り替え時間が長く（１ｍｓ以上）、記憶時間が長い（２ヶ月超）ことを特徴とする。メモリセルによっては、６年間格納しても電気的特性が実質的に変化しないものもある。
【００２９】
逆に、メモリセル機能の準安定モードは、オフ状態とオン状態との間で切り替えを行うしきい値電圧が低く（約０．１〜０．５Ｖの範囲）、オン状態のインピーダンスが高く（広域で約１ｋΩ〜１ＭΩ）、切り替え時間が短く（１μｓ未満）、記憶時間が短い（約１０秒〜数時間）ことを特徴とする。
【００３０】
図１ａは、オフ状態を示す。この場合、異方性分子マトリクス自体が優れた絶縁体であるとすると、導電性は基本的にはゼロである。外部電界Ｅが印加されると、図１ｂに示すように、ナトリウム塩がナトリウムイオン及び塩素イオンに解離し、イオンは異方性分子マトリクス内の本来の位置から変位して、結果としてＭＣ（オン状態）の導電性を準安定状態まで増大させる。電界がさらに大きくなると、イオンはさらに強く分離し（図１ｃ）、それに伴ってＭＣの導電性がさらに大きくなり、上記の安定状態となる。非常に大きな電界が長時間印加されると、陰イオンと陽イオンが電極に集積して（図１ｄ）、結果としてＭＣの導電性は移動電荷がないために急激に小さくなる（オフ状態）。
【００３１】
現在、理解されている範囲では、当該の例における導電性に関わる電荷は、Na＋イオンやCl-イオンではなく（イオン導電性）、物質内に存在する電子及び／又は正孔である。電子及び／又は正孔は、「可変範囲ホッピング伝導」と呼ばれるプロセスによって物質内を移動する。Na＋イオンやCl-イオンは、電位バリアに影響を与えて、担体移動度を増大すると思われる。しかし、この理論的説明は、本明細書に開示する主題の範囲を制限するものではない。
【００３２】
図１に関して得られる知識を、図２及び図３に示す本発明の実施例によるゲート制御スイッチ素子に実現することができる。図２を参照して、本発明の１実施例によるアドレス可能スイッチ素子２０は、たとえばガラス又はサファイア基板である絶縁基板２１を備え、この基板２１上に形成される、電界効果トランジスタ（ＦＥＴ：field effect transistor）のソース及びドレインに類似する電極２２、２４を有する。図１ａ〜１ｄに関して説明された種類の複合材料からなる活性層２８が、電極２２、２４上にデポジットされる。ＦＥＴのゲート酸化物と同様の絶縁体２７が複合材料２８の上にデポジットされ、その後で、たとえばアルミニウムで作られるゲート電極２６が設けられる。図１ａ〜１ｄに関して説明したオフ状態からオン状態へ活性層２８を切り替えるために必要なしきい値よりも低い電圧が、ゲート電極２６と、電極２２、２４との間にそれぞれ印加されると、複合材料２８が絶縁し、電極２２と電極２４との間には電流は流れない。
【００３３】
図３に示すように、しきい値レベルを超える正のゲート電圧VGがゲート電極２６と電極２２、２４との間に印加されると、イオンNaCl錯体がNa+イオンとCl-イオンとに解離して、負の電荷を持つCl-イオンがゲート電極付近により多く集中し、正の電荷を持つNa+イオンは複合材料２８と絶縁基板２１との界面付近により多く集中する。たとえば、素子２０を導電状態（オン状態）に切り替えるには、ゲート電極２６に０Ｖの電位を印加し、電極２２に−５Ｖを印加し、電極２４に−１０Ｖを印加すればよい。
【００３４】
言い換えると、電界により、絶縁基板２１付近の複合材料２８内に正の電荷が蓄積される。上記の如く、これらの正の電荷は、複合材料２８内の導電性を促進し、それによって活性層２８内に導電チャネルができる。電荷は、活性層２８内の導電チャネルを通って電極２２と電極２４との間を通過する。そのため、素子２０はゲート電極２６に電界が印加されると、導電状態に切り替わる。複合材料２８が準安定モードにあるか安定モードにあるかにより、活性層２８の高い導電性状態は数秒あるいは、数ヶ月、数年に亘り継続する。
【００３５】
素子２０は、ゲート電極２６と電極２２、２４との間に逆の（負の）電圧が印加されることによって、非導電状態（オフ状態）に戻る。たとえば、素子２０をオフ状態に切り替えるには、ゲート電極に−２０Ｖの電位を印加し、電極２２、２４に−５Ｖと−１０Ｖの電位をそれぞれ供給すればよい。
【００３６】
このような構造により、メモリ素子としてもスイッチ素子としても利用することのできる、メモリ機能を備えたスイッチ、すなわちメモリスイッチができあがる。素子２０をメモリ素子として用いる場合は、ゲート電極２６と電極２２、２４との間に電圧を印加することにより書き込みを行い、電極２２、２４間の導電性を検出することによって読み出しを行うことができる。
【００３７】
図４を参照すると、本発明の別の実施例によるスイッチ素子４０は、図２及び図３に示す素子２０が修正されたもので、図１ａ〜１ｄに説明する種類の複合材料からなる活性層４８が、下部電極４２と上部電極４４の間に直接配置され、基板を不要にする。電極４２は、たとえば、メモリ又はスイッチ素子のロウ(row)電極であり、電極４４はカラム(column)電極とすることができる。ゲート電極４６は、電極４６と電極４４とを絶縁するための絶縁層４７とともに、電極４４の上部に設けられる。
【００３８】
図２に示す実施例と同様に、ゲート電極４６と電極４２との間に正の電圧VGが印加されて、電極４４の電位が電極４２の電位に対して正の値が高くなると、イオンNaCl錯体はNa+イオンとCl-イオンとに解離する。負の電荷を持つCl-イオンは、上部電極４４付近により多く集中し、正の電荷を持つNa+イオンは、下部電極４２付近により多く集中する。その結果、複合材料４８の導電性が高まり、電極４２と電極４４との間を電流が流れる。この状態は、素子４０のオン状態に相当する。
【００３９】
素子４０は、ゲート電極４６と電極４２との間に逆（負）の電圧を印加することにより非導電状態（オフ状態）に戻される。素子４０は、書き込みサイクルがゲート電極４６と電極４２との間への電圧印加を含む３端子メモリ素子とすることもできる。素子４０は、電極４２と４４との間の導電性を検出することによって読み出すことができる。
【００４０】
本発明を、図示される好適な実施例に関連して開示し、詳細に説明してきたが、これに関しては種々の変更及び改善が当業者には明白であろう。
【００４１】
以下の図面は本発明の特定的な実施例を例証する。説明されるこれらの実施例は、本発明を説明するものであって、いかなる場合にも本発明を制限するものではないと了承されたい。
【図面の簡単な説明】
【００４２】
【図１ａ】様々な動作状態における分子複合メモリセルの概略構造を示す。
【図１ｂ】様々な動作状態における分子複合メモリセルの概略構造を示す。
【図１ｃ】様々な動作状態における分子複合メモリセルの概略構造を示す。
【図１ｄ】様々な動作状態における分子複合メモリセルの概略構造を示す。
【図２】本発明の１実施例によるスイッチ素子例のオフ状態を示す。
【図３】図２のスイッチ素子例のオン状態を示す。
【図４】本発明の別の実施例によるスイッチ素子例のオン状態を示す。
【図１】
2005524967.tif 000003
2005524967.tif 000004
2005524967.tif 000005
2005524967.tif 000006
【図２】
2005524967.tif 000007
【図３】
2005524967.tif 000008
【図４】
2005524967.tif 000009
【国際調査報告】
2005524967.tif 000010
2005524967.tif 000011
2005524967.tif 000012