(57)【要約】  フィラメント・ランプに電力を供給する電力半導体デバイスに制御信号を与えるための駆動回路であって、該駆動回路は、前記制御信号を発生するための発振器を備える。該駆動回路は、さらに、起動時に前記ランプに過度の電流を避けるように前記発振器を制御するソフト・スタート回路（１８０）、負荷における変動を補償するように前記発振器を制御する電圧補償回路、欠陥状態に応答して前記発振器をシャットダウンしそして自動的に再スタートさせるためのシャットダウン回路（２５４）、前記電力半導体デバイスの冷却作動を提供するように前記発振器を制御する適応性デッド・タイム回路（７８）、及び／または前記ランプを駆動するように前記発振器を制御する調光回路を備えていて良い。該駆動回路及びその制御回路は、集積回路で履行され得る。
2005514756.tif 000002
【特許請求の範囲】
【請求項１】
フィラメント・ランプに電力を供給する電力半導体デバイスに制御信号を与えるための駆動回路であって、
前記制御信号を発生するための発振器と、
起動時に前記ランプに過度の電流を避けるように前記発振器を制御するソフト・スタート回路と、
を備えた駆動回路。
【請求項２】
フィラメント・ランプに電力を供給する電力半導体デバイスに制御信号を与えるための駆動回路であって、
前記制御信号を発生するための発振器と、
負荷における変動を補償するように前記発振器を制御する電圧補償回路と、
を備えた駆動回路。
【請求項３】
フィラメント・ランプに電力を供給する電力半導体デバイスに制御信号を与えるための駆動回路であって、
前記制御信号を発生するための発振器と、
欠陥状態に応答して前記発振器をシャットダウンしそして自動的に再スタートさせるためのシャットダウン回路と、
を備えた駆動回路。
【請求項４】
フィラメント・ランプに電力を供給する電力半導体デバイスに制御信号を与えるための駆動回路であって、
前記制御信号を発生するための発振器と、
前記電力半導体デバイスの冷却作動を提供するように前記発振器を制御する適応性デッド・タイム回路と、
を備えた駆動回路。
【請求項５】
フィラメント・ランプに電力を供給する電力半導体デバイスに制御信号を与えるための駆動回路であって、
前記制御信号を発生するための発振器と、
前記ランプを調光するように前記発振器を制御する調光回路と、
を備えた駆動回路。
【請求項６】
フィラメント・ランプに電力を供給する電力半導体デバイスに制御信号を与えるための駆動回路であって、
前記制御信号を発生するための発振器と、
該発振器のための制御回路と、
を備え、集積回路内で実施される駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本願は、２００１年１２月３１日に出願された米国仮出願シリアル番号第６０／３４３，２３６号、並びに２００２年７月２２日に出願されたシリアル番号第６０／３９８，２９８号に基づいておりそれらの優先権を主張するものであり、それらの開示内容は参照によりここに組込まれる。
【０００２】
発明の分野
本発明は、ハロゲン・ランプを駆動するための集積回路（ＩＣ）に関する。
【背景技術】
【０００３】
図１は、出力リード１２を横切って変圧器１４の二次コイルに接続されたハロゲン・ランプ（図示せず）を駆動するための従来のハロゲン・コンバータ回路１０を示す。回路１０は、入力リード１６を横切ってＡＣ電力を受け、限られた性能しか持たないが、基礎的なバイポーラ自己共振回路として働く。
【０００４】
集積回路（ＩＣ）は、蛍光灯のための電子安定器コントローラを提供するよう発展してきた。従来の安定器ＩＣは、例えば、発振用ハーフ・ブリッジ・ドライバ、欠陥状態を示す信号に応答する欠陥ロジック、及び蛍光灯を始動して作動させる適切な回路を含み得る。例として、International Rectifier Corporation(IR)によって販売されており米国特許第６，２１１，６２３号に記載されているＩＲ２１５６ＩＣがあり、その米国特許の開示内容はその全体において参照によりここに組込まれる。
【０００５】
しかしながら、蛍光灯のための安定器ＩＣは、ハロゲン・ランプや、フィラメントを有する他のランプ（ここでは“フィラメント・ランプ”と称する）のような他の型のランプを駆動するためには適切ではない。フィラメント・ランプ、特に、ハロゲン・ランプを駆動するためのＩＣを提供することは有利であろう。
【０００６】
【特許文献１】米国特許第６，２１１，６２３号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、ハロゲン・ランプのようなフィラメント・ランプを駆動するために適切な、好ましくはランプ・ドライバＩＣで履行される、新規なドライバ（駆動）回路を提供するものである。
【課題を解決するための手段】
【０００８】
本発明の回路は、フィラメント・ランプ及び蛍光バラスト（安定器）を駆動するためのシステム間の幾つかの違いを取り扱う。例えば、ハロゲン・ランプ及び他のフィラメント・ランプは、予熱及び点火を必要としない抵抗性負荷である。フィラメント・ランプのためのＤＣバスは、平滑化されていない全波整流されたラインであって良い。代表的なフィラメント・ランプ・システムにおいては、力率１は本来的なものである。フィラメント・ランプはトライアック調光器で調光され得、調光は、ＡＣラインの位相カットにより達成され得る。フィラメント・ランプの出力は、絶縁された低い電圧であり得る。出力の短絡回路または過負荷に対しては保護が必要であり、シャットダウンが自動リセットするはずである（しゃっくり（hiccup）モード）。
【０００９】
本発明の実施形態の回路は、高電圧ハーフブリッジ・ゲート・ドライバと、内部電圧基準により制御される可変周波数発振器と、電圧制御される発振器（ＶＣＯ）とを含む。該回路は、電子変圧器のようなハロゲン・コンバータのための出力電圧調整器を提供する。該回路は、内部発振器、スイッチ・オン時にランプ・フィラメント・ストレスを減少するための周波数掃引ソフト・スタート、自動リセットする短絡回路保護、自動リセットする過負荷保護、可変周波数出力電圧調整、冷却作動するＭＯＳＦＥＴを許容するための適応性デッド・タイム、立下りエッジの自己調光（または位相カット調光）、（マイクロコントローラに対する５Ｖのような）調整された電圧出力、内部の熱制限、ＡＣ主サイクルに渡る周波数変調または変動、マイクロパワー起動、自動再スタート、ラッチの免除、及びＥＳＤ保護を提供する。該回路は、外部の位相カット調光器で調光を提供する集積回路の形態で履行するのが好ましい。
【００１０】
本発明の第２の実施形態の回路は、高電圧ハーフブリッジ・ゲート・ドライバと、内部電圧基準によって制御される可変周波数発振器と、誤差増幅器とを含む。該回路は、電子変圧器のようなハロゲン・コンバータのための出力電圧調整器を提供する。該回路は、内部発振器、スイッチ・オン時にランプ・フィラメント・ストレスを減少するための周波数掃引ソフト・スタート、自動リセットする短絡回路保護、自動リセットする過負荷保護、可変周波数出力電圧調整、冷却作動するＭＯＳＦＥＴを許容するための適応性デッド・タイム、立下りエッジの自己調光（または位相カット調光）、（マイクロコントローラに対する５Ｖのような）調整された電圧出力、内部の熱制限、ＡＣ主サイクルに渡る周波数変調または変動、マイクロパワー起動、自動再スタート、ラッチの免除、及びＥＳＤ保護を提供する。該回路は、ＤＡＬＩまたはＤＭＸ５１２とのような、両立し得るマイクロコントローラである集積回路の形態で、及び外部の位相カット調光器で調光をも提供する集積回路の形態で履行するのが好ましい。
【発明の効果】
【００１１】
本発明の回路は、ランプのより長い寿命及び優れた製品の信頼性に帰結する。
【００１２】
本発明の他の特徴及び長所は、添付図面を参照する本発明の以下の説明から明瞭となるであろう。
【発明を実施するための最良の形態】
【００１３】
第１の実施形態
図２は、本発明の回路が履行される８ピンの集積回路（ＩＣ）５０（ＩＲの部品番号ＩＲ２１６１）の主機能構成要素を示す。一層進歩した履行は、１４ピンの集積回路（部品番号ＩＲ２１６２）に見られる。ここではＩＲ２１６１を詳細に説明し、ＩＲ２１６２に含まれるさらなる機能は他のところで説明する。
【００１４】
供給電圧（ＶＣＣ）ピン５２、電力及び信号接地（ＣＯＭ）ピン５４、電流感知（ＣＳ）ピン５６、高側ゲート・ドライブ浮動供給（ＶＢ）ピン５８、高側ゲート・ドライブ出力（ＨＯ）ピン６０、高側浮動戻り（ＶＳ）６２、及び低側ゲート・ドライブ出力（ＬＯ）ピン６４は、International Rectifier Corporationの製品であるＩＲ２１５６ＩＣまたはＩＲ２１５７（１）ＩＣの同様に識別されたピンと実質的に同じ機能を行い、かつ実質的に同じ態様で履行され得る。ＩＲ２１５７（１）ＩＣの特徴もまた、米国特許第６，２１１，６２３号に記載されており、その開示内容は、その全体においてここに組込まれる。同様に、高側及び低側ドライバ７０、下電圧検出回路７２、過温度検出回路７４、及び欠陥ロジック７６は、米国特許第６，２１１，６２３号における同様に識別された回路と実質的に同じ機能を行い、かつ実質的に同じ態様で履行され得る。ＩＣ５０の発振器要素７８及び他の要素は、以下の説明から理解され得る。
【００１５】
図３は、出力リード８２に接続されたハロゲン・ランプ（図示せず）を、図１における変圧器１４と同様に働く変圧器８４を介して駆動するように、ＩＲ２１６１  ＩＣとして言及されたInternational Rectifier Corporationの製品として履行されるＩＣ５０が接続されている回路８０を示す。回路８０は、入力リード８６を介してＡＣ電力を受け、該回路８０中のキャパシタンス９０、インダクタンス９２、ダイオード９４及び９６、抵抗９８及び１００、そしてキャパシタンス１０２及び１０４は、図１における従来の回路１０における同等の構成要素と同じ機能を行う。回路８０は、高側及び低側の電力ＭＯＳＦＥＴ１１０及び１１２の動作を介して変圧器８４に発振信号を提供する。高側ＭＯＳＦＥＴ１１０は、そのゲート駆動信号をドライバ７０からＨＯピン６０を介して受け、低側ＭＯＳＦＥＴ１１２は、そのゲート駆動信号をドライバ７０からＬＯピン６４を介して受ける。この構成において、出力電圧は、出力変圧器８４の負荷変動率に起因する負荷に依存して、またシステム作動周波数に依存して変化する。変圧器８４は、一次の漏れインダクタンスを有するので、出力電圧は、周波数が増加するにつれて下降するであろう。
【００１６】
発振器
図２における発振器要素７８を履行するために、図４における発振器回路は、出力信号ＯＯをドライバ７０に提供し、この信号は図１０に示されている。出力信号は、比較器ＣＭＰ６の出力からの一連のパルスを含む。ＯＯ信号は、デッド・タイム中は高であり、ドライバ７０がＭＯＳＦＥＴ１１０及び１１２のいずれか一方にパルスを提供しているときには低である。
【００１７】
図４を参照すると、比較器ＣＭＰ６は、制御された電流源により充電されたキャパシタンスＣ１が閾値電圧Ｖｔｈ１に達すると高出力を提供する。高出力は、また、キャパシタンスＣ１を所定の電流で放電するために、分路トランジスタＭＮ９をターンオンする。また、高出力は、閾値ロジックが、５Ｖから０．６Ｖまで閾値を減少させるＭＮ８９をスイッチ・オンすることによってＶｔｈ１を調整するようにする。比較器出力は、Ｃ１上の電圧が０．６Ｖ以下に下がってしまうまで、高いままである。このことが起こるまでにかかる時間は、ＭＯＳＦＥＴ１１０または１１２のいずれもスイッチ・オンされないデッド・タイムを決定する。Ｃ１は、しかしながら、ＭＮ８を介して０Ｖまで即座に放電され得、もしＲＳＥＴ入力にパルスが印加されないならば、比較器出力が直ちに低になるようにして次のサイクルが始まるようにする。このパルスは、以後説明する適応性デッド・タイム回路から送られる。
【００１８】
発振器回路は、入力ＶＣＯに与えられる０から＋５Ｖまでの範囲のＤＣ制御電圧から電圧制御される。ＶＣＯ入力は、図１１に示されるシャットダウン回路内の送信ゲートＴＧＡＴＥ＿ＳＷＩＴＣＨ１を介して外部のＣＳＤピン２７２に接続される。この送信ゲートは、シャットダウン回路によって検出された欠陥状態中以外は、常時可能化される。ピンＣＳＤからＣＯＭ５４に接続された外部コンデンサ２７０は、３つの別々の動作モードを有し、それをこれから詳細に説明するが、概略的には、これらは、（１）ソフト・スタート・タイミングと、（２）電圧補償モードにおける増幅されたＣＳピン信号の平滑化と、（３）シャットダウン及び自動再スタート・タイミングとである。
【００１９】
ロジック入力ＳＳＮ（ソフト・スタートではない）は、ＶＣＯ入力が０Ｖにセットされるときに生じる動作の上部周波数を決定する。下部周波数は、ＳＳＮの状態とは無関係に同じである。周波数は、ＶＣＯ電圧が変化するにつれほぼ線形的に変化する。ＳＳＮが高であるとき、ソフト・スタート中のＶＣＯ電圧の周波数範囲は、それが電圧補償モードで動作しているときの正常作動中のものよりも大きい。ＩＲ２１６１は、電圧をＣＳピン５６に給電する電流感知抵抗を介してＭＯＳＦＥＴ１１０、１１２のハーフ・ブリッジにおける電流を感知することによって、コンバータ出力８０における負荷を決定する。
【００２０】
ソフト・スタート
ソフト・スタートは、コンバータが最初にスイッチ・オンしたときに生じる。ランプ・フィラメントが冷えているとき、それは熱いときよりも低い抵抗を有し、このことは、図６に示すように高い流入電流をもたらす。このことは、現在用いられている幾つかのシステムにおいては、シャットダウン回路の偽トリガを生成するように見られてきており、安定な連続動作に達する前に、ランプが数回、オン及びオフに点滅することとなる。
【００２１】
ソフト・スタート回路は、この問題を解消し、同時に、起動時にフィラメントにかかるストレスを減少し、これによりランプの寿命を延ばし得る。図５のソフト・スタート回路は、ＩＣ５２のＶＣＣピンが下電圧ロックアウト（ＵＶＬＯ）閾値以上に高められたときに動作する。ＵＶＬＯの作用は、ＩＲ２１５６のようなInternational Rectifier点灯バラスト制御ＩＣと共通である。この点において、発振器は、より高い周波数で開始し、外部のＣＳＤ２７０のコンデンサは、ソフト・スタート中にだけ可能化されたＩＣ内の電流源から充電され始める。ピンＣＳＤにおける電圧が増加するにつれ、周波数は低下し、そうなるにつれ、一層多くの電力がランプに与えられる。ＣＳＤにおける電圧が５Ｖの閾値に達すると、周波数は、３０ｋＨｚ前後の最小値に低下してしまうであろう。ＩＣ内のソフト・スタート回路の履行は、図５に見られ得る。ラッチング比較器ＣＭＰＬＴＣＨ１の出力は、周波数範囲を決定する発振器に給電される、ソフト・スタート期間の終わりでの低から高へ行くＳＳＮロジック信号である。ランプ流入電流への影響は、図７に見られ得る。
【００２２】
電圧補償モード
ソフト・スタート制御に加えて、発振器周波数は、また、出力電流感知に応答しても制御され得る。ＣＳピンにおける電流は、望まれない高周波数のノイズを除去する低域フィルタを任意選択的に介して、図８の電圧補償回路のＣＳＦ入力に与えられる。図８における回路は、正電圧の固定された利得を有する演算増幅器ＰＭＯＳ＿ＯＰ１を組み込んでいる。出力は、ダイオードＱ１及び伝達ゲートＴＧＡＴＥ＿ＳＷＩＴＣＨ１を介して、外部のＣＳＤコンデンサ及び発振器ＶＣＯの入力に与えられる。伝達ゲートは、電圧補償作用が活性化されている時の正常動作モードにある、ソフト・スタート・モード及びシャットダウン・モードにシステムが無いときに、可能化される。電圧補償とは、負荷変動に起因したコンバータの出力電圧における変化を補償するための機構を言っている。ハロゲン変換器は最大電力定格を有するが、高い出力電圧に帰結する幾分軽い負荷で用いられ得る。例えば、２つの並列の５０Ｗランプを駆動する１００Ｗのコンバータが、１１．５ＶのＲＭＳ出力電圧を生成し得るが、もし一方のランプが取り除かれるかまたは開回路になった場合には、電圧は１２Ｖに増加し得る。当然、電圧が高ければ高いほど、高いランプ電力を生成し、このことは、ランプ温度を高めてその寿命を減らす。最大負荷においてＣＳＤコンデンサにかかる電圧はおよそ５Ｖである。ＰＭＯＳ＿ＯＰ１における電圧は、全波整流された正弦波包絡線内に含まれる発振器周波数におけるパルスから成り、ダイオードＱ１は、ピーク整流を提供し、ＣＳＤコンデンサは、ピークに比例したＤＣレベルを生成するよう平滑化を提供する。もし負荷が減少されたならば、ＣＳＤコンデンサは、電流源ＭＮ１を介して多くのサイクルに渡ってゆっくりと放電される。この回路においては高速応答は不必要である。
【００２３】
シャットダウン回路
ＩＲ２１６１におけるシャットダウン回路が図１１に示されている。入力ＣＳは、ＩＣの外部のＣＳピンに接続されている。正常動作中、電流感知抵抗は、最大負荷において
約０．４Ｖのピーク電流を提供するように選択されている。これは、発振器が必要とされる最小の周波数で作動するようにする、電圧補償モード中にＣＳＤピンにおいて５Ｖを提供する。もし負荷が最大定格の１５０％に増加された場合、ＣＳピンにおけるピーク電圧は、結果的に０．５Ｖに達し、このことは、ＣＭＰ１の出力が高に行くようにし、ＩＮＶ２を介してＭＰ８をスイッチング・オンする。ＣＳピンにおける信号の高周波成分のために、ＣＭＰ１は、ライン電圧の半サイクルのピークにおいて高周波パルスを生成する。同様に、過酷な過負荷もしくは出力の短絡が生じたならば、ＣＳにおけるピーク電圧は、ＩＮＶ１４の閾値を超え、これにより、その出力は低くなり、ＭＰ４をスイッチ・オンさせることとなる。
【００２４】
ＣＭＰ１が高になると、フリップ・フロップＲＲＳ１はセットされる。このことは、伝達ゲートＴＧＡＴＥ＿ＳＷＩＴＣＨ２を可能化してＣＳＤピンをシャットダウン回路に接続し、そしてＴＧＡＴＥ＿ＳＷＩＴＣＨ１を不可能化してＣＳＤピンを電圧補償回路から遮断する。同時に、ＭＰ４４がスイッチ・オンされて、ＣＳＤコンデンサがＭＮ７０を介してほぼ４Ｖに充電されるようにし、これにより、ＭＮ１が保持され、ＲＲＳ１及びＲＲＳ２のＲ２入力が低く保たれるのを確実にしている。これは、電圧補償及びシャットダウン回路間でのＣＳＤのサイクルごとのスイッチングを避けることである。
【００２５】
ＲＲＳ１がセットされている期間中、システムは、図１４に示される状態図に示されるように、欠陥タイミング・モードまたは欠陥モードにある。これらのモードにおいて、明確には必要とされない電圧補償回路は不活性となり、周波数は静に留まる。ＩＮＶ１４の出力が低いとき、電流は、ＭＰ３及びＭＰ４を介して外部のＣＳＤコンデンサ２７０に供給され、ＣＭＰ１が高いとき、電流は、ＭＰ２及びＭＰ８を介してコンデンサに供給される。外部の電力ＭＯＳＦＥＴ１１０及び１１２を短時間内に破壊するであろう非常に高いハーフ（半）・ブリッジ電流をＩＮＶ１４が検出するので、充電速度は、ＩＮＶ１４がＣＭＰ１よりも一層急速にコンデンサを充電させるように、異なっている。ＭＯＳＦＥＴが損傷無しで或る時間この電流を維持できるであろうので、ＣＭＰ１は、コンデンサをゆっくりと充電する。ＣＳＤ電圧は、ＶＣＣ（ＡＰＷＲとしてＩＣ内に言及される）に近接した点まで増加するので、ＰＭＯＳデバイスＭＰ６はスイッチ・オフし、ＩＮＶ４の入力は高から低に行き、ＭＮ２によってプル・ダウンされる。ＩＮＶ４の出力は、フリップフロップＲＲＳ２をセットしてＳＤロジック信号を高に行かせる。この信号が高であるとき、システムは、双方のハーフ・ブリッジＭＯＳＦＥＴのオフで不可能化され、出力への電力を完全に除去する。結果として、ＣＳピンにおける電流はゼロに降下し、ＩＮＶ１４の出力は高に行き、そしてＣＭＰ１の出力は低に行くが、ＲＲＳ１及びＲＲＳ２はセットされたままで、システムは欠陥モードに留まる。欠陥モードにおいて、ＭＮ３はスイッチ・オンされ、電流シンクＭＮ４を通してＣＳＤを放電し、電圧が徐々に降下するようにする。それがゼロ近くに降下すると、ＭＮ１はスイッチ・オフし、ＲＲＳ２のＲ２入力はＭＰ６を介して高に引っ張られてＳＤを低に再度セットし、これにより、発振器が再度作動を開始すること、並びにＭＯＳＦＥＴへの出力ドライブが付勢されることを許容する。ＳＤＮは同時に高に行き、ＩＮＶ２がＡＮＤ１を介して高である場合に、フリップフロップＲＲＳ１をリセットする。ＩＮＶ２の出力は、ＣＳで検出された過電流欠陥があるときに高である。ＲＲＳ１がリセットされるとき、ＴＧＡＴＥ＿ＳＷＩＴＣＨ２は不可能化され、ＴＧＡＴＥ＿ＳＷＩＴＣＨ１は可能化され、これにより、ＣＳＤを電圧補償回路に接続し、
そしてシャットダウン回路から遮断する。発振器が再スタートし、欠陥が未だ存在するならば、全シーケンスは、欠陥状態がもはや存在しなくなるまで、繰り返される。このことは、図１４の状態図に示されている。
【００２６】
要約すると、過負荷が生じると、次に、システムは、およそ０．５秒の遅延後にシャットダウンする。短絡回路が生じると、システムは、およそ５０ミリ秒の遅延後にシャットダウンする。双方の場合において、システムは、およそ０．５秒間、オフに留まり、次に、自動的に再スタートする。過負荷もしくは短絡回路状態が残っているならば、次に、シーケンスは、連続的に反復する。これは、図１２及び図１３に示されている。この方法で、コンバータは、過熱または要素を損傷することなく、欠陥状態を無制限に許容し得る。
【００２７】
適応性デッド・タイム
バイポーラ電力トランジスタをベースにした自己発振ハロゲン・コンバータは、システムが常にソフトに切り換わるので、固有に効率的である。ＤＣバスはライン電圧ハーフ・サイクル中に変わるので、デッド・タイムは当然に変わる。同様のレベルの効率を達成するために、デッド・タイムも、本発明においては、同様のソフト・スイッチング（切り換え）を提供するよう順応する。
【００２８】
ＩＲ２１６１は、図３のＶＳピンにおいてＭＯＳＦＥＴハーフ・ブリッジ中央点における電圧を感知することにより動作する適応性デッド・タイム機能を含む。高側のＭＯＳＦＥＴ１１０がスイッチ・オフされるとき、ＶＳにおける電圧は、変圧器８４の漏れインダクタンス及びＭＯＳＦＥＴ１１０及び１１２のドレイン・ソース容量に起因して、０Ｖにそれる。電圧ＶＳが０Ｖに達すると、それは、下部のＭＯＳＦＥＴ１１２がスイッチ・オンするための正しい時間である。
【００２９】
ＭＯＳＦＥＴ１１０のゲートを駆動する高側ドライバ出力ＨＯは、図１５に示される回路のＳＰＮ入力に供給される負に行くパルスによって高にセットされる。それは、ＲＰＮ入力に供給される負に行くパルスで低にセットされる。ＳＰＮパルスは、フリップ・フロップＲＳ１をセットし、Ｄ型フリップ・フロップＤＦ１をリセットし、ＭＰ３０がスイッチ・オフされるようにする。ＲＰＮパルスは、ＤＦ１のＱＤＮ出力が低に行くようにし、ＨＯがＶＳの高から低への変遷の始まりにおいて低にセットされると同時にＭＰ３０をスイッチ・オンする。ＭＰ３０がスイッチ・オンされると、電流が、ＶＳプラスＶＣＣの電位にあるＶＢピンからＺＣに供給される。電流は、ＨＩＮが低であるのでこの時点で可能化される、図１５に示されるＭＮ３７及びＭＮ３８のミラーに流れる。これは、ＭＮ３８のドレイン、図１０に示される信号Ｄが低であるようにする。ＶＳ電圧がゼロに向かってそれるので、ミラーにおけるさらなる電流が無い点が達成され、ＭＮ３８のドレインは高に行く。この点において、出力ＡＤＴでパルスが発生され、これが図１０に示される。ＡＤＴパルスはＯＲ４に供給され、ＭＮ３１を駆動し、図１５の高側ドライバ回路のＲＰＮ入力得において第２の負に行くパルスを生成する。これはＨＳＲＳ５には、それがすでにリセットされているので、何の影響も与えないが、ＤＦ１がセットされたときにＲＳ１がリセットされたので、ＤＦ１をリセットするであろう。このロジックは、ＭＰ３０をスイッチ・オフし、ＺＣにはそれ以上の電流は供給されない。その結果、制限された電流だけを供給するような大きさとされているＭＰ３０は、ＶＳの高から低へのそらせ（slew）時間中にだけスイッチ・オンされる。
【００３０】
波形ＶＳが図１０に示されており、該図１０はまた、図１５のためのＳＰＮ及びＲＰＮ入力を生成する、図１６のＭＮ３０及びＭＮ３１のゲートに供給するパルスをも示している。図１０を参照すると、ＶＳの高から低への変遷の始めにおいて、ＬＴＲＩＧでパルスが生じ、そしてＶＳにおける電圧が０Ｖに接近してそれる（slew）ときにＡＤＴでパルスが生じることが分かり得る。これらパルス間の期間もしくは周期は、デッド・タイムを決定する。これらの信号は、図９の適応性デッド・タイム回路に供給される。ＲＲＳ１はＬＴＲＩＧによってセットされ、そして或る理由で、高から低への変遷が検出されない場合には発振器からのＡＤＴまたはＯＯＮによってリセットされ、システムを固定されたデッド・タイムにデフォルトする。ＲＲＳ１がセットされると、ＭＰ１１をスイッチ・オフさせ、ＭＰ９及びＭＰ１０から成る電流ミラーがコンデンサＣＢに電流を供給するようにする。結果として、電圧は、ＶＳの検出された高から低へのスルー（slew:そらせ）時間に比例してＣＢ上に存在する。
【００３１】
同じ方法で、高から低へのスルー（slew：そらせ）時間を感知することが可能ではないので、類似であると仮定され得る高から低へのスルー（そらせ）時間を再生することにより正しいデッド・タイムを決定する。ＭＯＳＦＥＴ１１２へのゲート・ドライブＬＯが低に行くとき、図９に示されるフリップ・フロップＲＲＳ２をセットするＨＴＲＩＧパルスが生じる。この点において、ＭＰ１３及びＭＰ１４から成るもう１つの同一の電流源が可能化されて、ＣＢが充電を始める。ＣＡ上の電圧がＣＢ上の電圧を超えると、比較器ＣＭＰ３の出力は高に行き、これにより、スルー（そらせ）時間は複製される。ＣＭＰ３の出力が高に行くと、フリップ・フロップＲＲＳ２はリセットされ、従って、正しいデッド・タイム・パルスが、ＲＲＳ２のＱ出力において低から高への変遷の間生成される。フリップ・フロップＲＲＳ１及びＲＲＳ２からの出力は、ＮＯＲゲートＮＯＲ７に供給されてＡＤＴＯ出力を生成する。ＡＤＴＯ出力は、いずれかのデッド・タイム中に低であり、出力ＭＯＳＦＥＴ１１０または１１２のいずれかがスイッチ・オンされたときに高である信号から成る。ＡＤＴＯ信号は、各デッド・タイムの終りでＲＳＥＴ出力にパルスを生成し、該パルスは、図４の発振器に戻して供給され、Ｃ１を放電し、次のサイクルを始める。この方法で、図１０に示される発振器出力ＯＯは、適応性デッド・タイム回路に追従し、反転されることができ、そして次に、図１７に示される出力ロジック回路に信号ＯＯＮを介して供給される。信号ＯＯＮは、ＡＮＤゲートＡＮＤ２及びＡＮＤ３を介してＬＯ及びＨＯのブランキングを提供する。
【００３２】
位相カット調光操作
ハロゲン・コンバータは、主に平滑化されないＤＣバス電圧のために、トライアックまたはトランジスタをベースにした位相カット調光システムを介して操作される。ＩＲ２１６１の場合において、調光器におけるトライアックまたはトランジスタがオフの期間中、ＤＣバス電圧はゼロに降下するということが考慮されてきた。このことは、電流が引き上げられ続けるので、ＶＣＣにおける電圧がＵＶＬＯの負に行く閾値以下に降下することに帰結し得る。位相カット調光操作中にソフト・スタート回路がハーフ・サイクルごとに再トリガされる可能性を避けるために、第２の負に行く閾値が下電圧ロックアウト回路に追加されてきており、これにより、ＶＣＣは、ソフト・スタート回路がリセットされるようになるためにはこのより低い閾値以下に降下しなければならない。この第２の閾値は、第１のもの以下のほぼ２Ｖである。ＶＣＣが第１の閾値以下に降下すると、ＩＣは、マイクロ・パワー・モードに行き、ＶＣＣコンデンサからの非常に小さい電流だけを引き上げる。従って、ＶＣＣにおけるこのコンデンサがさらに２Ｖだけ放電するために一つのライン電圧ハーフ・サイクルよりも長くかかり、結果としてソフト・スタート回路はリセットされない。
【００３３】
追加の機能
ＩＲ２１６１は、ＩＲ２１５７（１）のようなInternational Rectifierによって製造された他のＩＣにおいても履行される追加の機能（例えば、過温度のシャットダウン）を有する。
【００３４】
第２の実施形態
図１８は、本発明の回路が実施される集積回路（ＩＣ）５０の第２の実施形態の主な機能構成要素を示す。供給電圧（ＶＣＣ）ピン５２、電力及び信号接地（ＣＯＭ）ピン５４、電流感知（ＣＳ）ピン５６、高側ゲート・ドライブ浮動供給（ＶＢ）ピン５８、高側ゲート・ドライバ出力（ＨＯ）ピン６０、高側浮動戻り（ＶＳ）６２、及び低側ゲート・ドライバ出力（ＬＯ）ピン６４は、International Rectifier Corporationの製品であるＩＲ２１５６ＩＣ及びＩＲ２１５７ＩＣの同様に識別されたピンと実質的に同じ作用を行い、そして実質的に同じ態様で履行され得る。ＩＲ２１５７ＩＣの特徴も、米国特許第６，２１１，６２３号に記載されており、その開示内容は、その全体においてここに組込まれる。同様に、高側及び低側ドライバ７０、下電圧検出回路７２、過温度検出回路７４、及び欠陥ロジック７６は、米国特許第６，２１１，６２３号において同様に識別された回路と実質的に同じ作用を行い、そして実質的に同じ態様で履行され得る。発振器要素７８及びＩＣ５０の他の構成要素は、以下の説明から理解され得る。
【００３５】
図１９は、ＩＲ２１６２ＩＣとして言及されるInternational Rectifier Corporationの製品として履行されるＩＣ５０が、ハロゲン・ランプ（図示せず）を駆動するように接続されている回路８０を示す。ハロゲン・ランプは、図１における変圧器１４と同様に作用する変圧器８４を介して出力リード８２に接続される。回路８０は、入力リード８６を介してＡＣ電力を受け、この場合、キャパシタンス９０、インダクタンス９２、ダイオード９４及び９６、抵抗９８及び１００、並びにキャパシタンス１０２及び１０４は、図１の従来の回路１０における同等の構成要素と同じ作用を行う。回路８０は、高及び低側電力ＭＯＳＦＲＴ１１０及び１１２の動作により発振信号を変圧器８４に与える。高側ＭＯＳＦＥＴ１１０は、そのゲート・ドライブ信号をＨＯピン６０を介してドライバ７０から受け、低側ＭＯＳＦＥＴ１１２は、そのゲート・ドライブ信号をＬＯピン６４を介してドライバ７０から受ける。
【００３６】
図１８における発振器要素７８を履行するために、図２０における発振器回路１２０は、ドライバ７０に出力信号ＯＳＣを与える。出力波形１２２は、出力信号が比較器１２４の出力からの一連のパルスを含むということを示す。ＯＳＣ信号はデッド・タイム中は高であり、ドライバ７０がＭＯＳＦＥＴ１１０及び１１２のいずれか一つにパルスを提供しているときは低である。
【００３７】
比較器１２４は、制御された電流源１３２により充電されたキャパシタンス１３０が閾値電圧Ｖｔｈに達したときに高出力を提供する。高出力は、また、キャパシタンス１３０を放電するために分路トランジスタ１３４をターン・オンする。高出力は、また、閾値ロジック１３６にＶｔｈを調節させて、比較器１２４が低に行き、次に、適切な時刻に再度高に行くのを確実にする。
【００３８】
制御された電流源１３２は、フィードバック電圧による制御及びソフト・スタート中の制御を含む幾つかの方法で制御される。電流源１３２がキャパシタンス１３０を充電する速度を変えれば、次に、発振周波数を変える。電流源１３２による充電速度は、従って、同等の周波数範囲を有する。
【００３９】
フィードバック電圧制御のために、電流源１３２がキャパシタンス１３０を充電する速度は、比較器１４２からの出力によって制御される。例えば、電流源１３２は、４０ｋＨｚのような出力波形１２２の最小周波数を確実にする最小電流レベルを有し得る。しかし、充電ポンプ入力（ＶＦＢ）ピン１４４におけるフィードバック電圧がバンドギャップ基準電圧Ｖｒｅｆを超えると、比較器１４２は、誤差増幅器補償（ＣＯＭＰ）ピン１４８を介して外部のキャパシタンス１４６を充電し、電流源１３２への電圧が高まるようにしてキャパシタンス１３０の充電速度が増加するようにし、これにより、出力波形１２２の周波数を増加する。増加速度は、キャパシタンス１４６の大きさによって決定される。
【００４０】
図１９に示されるように、ＶＦＢピン１４４は、出力リード８２を介してハロゲン・ランプに与えられる信号を示すように接続されたノード１５０からの電圧を受けるように接続される。変圧器８４は、追加の二次コイル１５４を有し、該コイルの一方のリードは、ダイオード１５６、抵抗１５８及び１６０、並びに抵抗１６０を横切って接続されたキャパシタンス１６２を介して接地に接続される。コイル１５４がダイオード１５６の導通方向に信号を受け始めると、抵抗１５８を通る電流は、最初にキャパシタンス１６２を充電し、ノード１５０における電圧を高め、そして抵抗１６０を通して電流を生成する。信号がダイオード１５６の非導通方向に変わると、抵抗１５８を通る電流は停止し、キャパシタンス１６２は抵抗１６０を通して放電し、ノード１５０における電圧が降下するのを許容する。結果として、ＶＦＢピン１４４における電圧は、出力信号の各サイクルの部分中にＶｒｅｆを超える。
【００４１】
このようにして、キャパシタンス１４６の大きさは、出力信号の周波数を決定する：もしキャパシタンス１４６が大きければ、電流源１３２は、ほぼ最小周波数に対する速度でキャパシタンス１３０を充電するが、より小さいキャパシタンス１４６が選択された場合には、電流源１３２は、より早い速度でキャパシタンス１３０を充電し、より高い出力信号周波数を生成する。
【００４２】
同様に、出力信号周波数は、ソフト・スタート回路１８０から電流源１４２への信号によって、より高い周波数から最小の周波数まで下方に掃引され得る。図２１に示されるフリップ・フロップ１８２は、トランジスタ１８４が起動時に最初にターン・オンされるように、適切な回路（図示せず）により起動前にリセットされ、外部のキャパシタンス１９０を調光ランプ（ＣＤＩＭ）ピン１９２を介して充電するように、電流が抵抗１８６及び１８８を介して流れるのを許容する。ノード１９４における電圧は最初は低いので、トランジスタ１９６も最初はターン・オンされ、それにより、トランジスタ１８４を流れる電流は分割される。幾らかの電流は、抵抗１９８を介して電流源１３２に流れ、それ故、コンデンサ１３０に流れ、急速充電及び一層高い出力信号周波数を許容する。
【００４３】
ノード１９４における電圧は、キャパシタンス１９０の充電に起因して上昇するので、トランジスタ１９６はターン・オフされ、コンデンサ１３０は、一層ゆっくりと充電し、出力信号をその最小周波数まで下方に持っていく。次に、ＣＤＩＭピン１９２上の電圧は、それが閾値電圧Ｖｔｈを超えるまで上昇する。この時点で、比較器２００は、高い信号を提供し、フリップ・フロップ１８２をセットし、従って、トランジスタ１８４をターン・オフし、これによりソフト・スタート回路１８０は完全に切り換えられ、次回にフリップ・フロップ１８２が起動時にリセットされるまで、出力信号周波数にさらなるどんな影響をも与えない。
【００４４】
図２２及び図２３は、起動時におけるランプ電流へのソフト・スタート回路１８０の影響を示す。図２２は、ソフト・スタート回路１８０が無い場合のランプ電流を示し、図２３は、ソフト・スタート回路１８０が有る場合のランプ電流を示す。図２２において、ランプ電流は、一層高い初期値でスタートし、安定状態に降下する。他方、図２３においては、ランプ電流は、安定状態よりも僅かに高いだけの一層低い初期値でスタートし、一層徐々に降下し、このように、スイッチ・オン時にランプのフィラメントにかかるストレスを減少する。図２３における一層低い初期値は、一層高い出力信号周波数が電流の流れを減少するので、生じる。
【００４５】
電圧フィードバック及びソフト・スタート制御に加えて、制御された電流源１３２は、また、出力電流感知に応答しても制御され得る。そして、ＯＳＣ信号の周波数は、キャパシタンス１３０を横切って接続されたリセット・トランジスタ２１０によって成就される、デッド・タイム調整を介しても制御され得る。
【００４６】
図２４は、発振器回路１２０の部分である適応性デッド・タイム（ＡＤＴ）回路２２０を示し、該回路は、高から低への遷移じのデッド・タイムを検出し、その結果を用いてパルス化されたリセット（ＲＳＴ）信号を提供して、低から高への遷移の間のデッド・タイムを修正し、冷えた作動電力ＭＯＳＦＥＴを許容する。図２５は、回路２２０の動作を示す幾つかの波形を示す。
【００４７】
ＡＤＴ回路２２０は、発振器回路１２０から出力（ＯＳＣ）信号を受け、また、交流ＯＳＣパルスの立ち上がりエッジを示す低及び高のトリガ・パルスを受ける。低及び高のトリガ・パルスは、適切な回路（図示せず）によってＯＳＣ信号から導出される。ＯＳＣ信号はトランジスタ２２２のゲートに与えられ、低及び高のトリガ信号は、それぞれフリップ・フロップ（ＲＳ１）２２４及びフリップ・フロップ（ＲＳ２）２２６をセットするように接続される。
【００４８】
ＯＳＣ信号は、ドライブ信号間にデッド・タイムを与えるように高に行くが、ドライブ信号を提供し始めるためには低に行く。デッド・タイムの開始を示す、ＯＳＣ信号におけるパルスの立ち上がりエッジは、トランジスタ２２２をターン・オンする。回路２２０は、ＯＳＣ信号におけるパルスの立ち上がりエッジだけが、ＶＳの高から低への変遷中に、すなわちＯＳＣ信号における１つおきのパルス中に、トランジスタ２２２をターン・オンするようにロジック（図示せず）を含む。図２５で左に示す、高から低への変遷中、ＶＳピン６２上の電圧は、ＶＢＵＳ電圧からＣＯＭ電圧への変遷を行い、電流はトランジスタ２２８に流れ、従って、トランジスタ２３０もまたターン・オンし、そしてＡＤＴ信号を低に保持する。ＶＳ電圧がＣＯＭ電圧へのすべての道をそれる（slew）とき、トランジスタ２３０はスイッチ・オフし、ＡＤＴ信号は、抵抗２３４を介して接続される供給電圧に応答して高に行く。
【００４９】
高のＡＤＴ信号は、低のトリガ・パルスにより高から低への変遷の開始時にセットされていたフリップ・フロップ２２４をリセットする。低のトリガは、ＨＯがデッド・タイムの開始時にスイッチ・オフするとき、高に行く。結果として、ＡＤＴ  ＯＵＴ信号は、高から低へのデッド・タイム中にだけ高である。フリップ・フロップ２２４がリセットされると、そのＱ出力は、低のＡＤＴ  ＯＵＴ信号を提供し始め、そしてＮＯＲゲート２３２は、図２０におけるトランジスタ２１０をリセットするよう高のＲＳＴ信号を提供することにより応答し、ＯＳＣパルスが低に行くように発振器６０をリセットし、デッド・タイムを終結し、そして新しい発振器サイクル／タイミング・ランプ（傾斜）を始める。
【００５０】
フリップ・フロップ２２４が、このデッド・タイムの開始時に低のトリガ・パルスによってセットされるとき、そのＱＮ出力は、スイッチ回路２３６のＥＮＮ＿Ｂ入力に低の信号を提供し、該回路２３６は、そのＯＵＴ＿Ｂリードを介してキャパシタンス（ＣＢ）２４０に充電電流を提供することにより応答する。
【００５１】
スイッチング回路２３６は、そのＩＮ入力に適切な電流源（図示せず）から電流を受け、以下のように動作する。そのＥＮＮ＿Ａ及びＥＮＮ＿Ｂ入力が双方とも高であるとき、スイッチ回路２３６は、そのＩＮ入力をそのＣＯＭ出力に接続する。ＥＮＮ＿Ａが低であるとき、スイッチ回路２３６は、そのＩＮ入力をそのＯＵＴ＿Ａ出力に接続する。ＥＮＮ＿Ｂが低であるとき、スイッチ回路２３６はそのＩＮ入力をそのＯＵＴ＿Ｂ出力に接続する。ＡＤＴ回路２２０は、フリップ・フロップ２２４及び２２６の少なくとも一方が常にリセットされるので、ＥＮＮ＿Ａ及びＥＮＮ＿Ｂが決して同時には低にはならないのを確実にする。
【００５２】
ＡＤＴ信号が高に行くとき、ＥＮＮ＿Ｂもまた高に行き、それ故、スイッチ回路２３６は、キャパシタンス２４０を充電するのを停止する。図２５に示すように、キャパシタンス（ＣＢ）２４０を横切る電圧は上昇を停止して、ほぼ一定を保持し、このようにして、図２５の左のＯＳＣパルス中のデッド・タイムの期間に関する情報を格納する。
【００５３】
図２５の右に示される、引き続く低から高へのＯＳＣパルスの立ち上がりエッジは、ＶＳピン６２上の電圧における低から高への変遷中のデッド・タイムの始まりを示す。ＶＳ電圧が上昇するにつれ、トランジスタ２２２及び２２８を通る電流の流れは、トランジスタ２３０をターン・オンし、ＡＤＴ信号が低に行くのを許容する。しかし、同時にキャパシタンス２４２を通して受信される高のトリガ信号パルスはフリップ・フロップ２２６をセットし、それ故、そのＱ出力は高のＣＯＭＰ  Ｏｕｔ信号を提供する。ＮＯＲゲート２３２は、応答して低のＲＳＴ信号を提供し始める。
【００５４】
フリップ・フロップ２２６がセットされると、そのＱＮ出力は、スイッチ回路２３６のＥＮＮ＿Ａ入力に低の信号を提供し、スイッチ回路２３６がキャパシタンス（ＣＡ）２４４に充電電流を提供するようにする。キャパシタンスＣＡ２４４及びＣＢ２４０は、それぞれ比較器２４６の非反転及び反転入力に接続される。従って、キャパシタンス２４４上の電圧がキャパシタンス２４０上の電圧を超えると、比較器２４６は、その出力に高のＣＯＭＰ信号を提供し始め、フリップ・フロップ２２６をリセットし、それ故、ＣＯＭＰ  Ｏｕｔは低に行く。低のＣＯＭＰ  Ｏｕｔ信号は、ＮＯＲゲート２３２に高のＲＳＴ信号を提供させてトランジスタ２１０をリセットさせる。結果として、ＯＳＣパルスは低に行き、それ故、デッド・タイムを終結させて、新しい発振器サイクル／タイミング・ランプ（傾斜）を始める。
【００５５】
フリップ・フロップ２２６が高のＣＯＭＰ信号によりリセットされると、そのＱＮ出力は高に行く。従って、スイッチ回路２３６は、ＥＮＮ＿Ａ及びＥＮＮ＿Ｂの双方に高の入力を有し、コンデンサ２４０及び２４４のいずれも充電されている。高のＱＮ出力は、キャパシタンス２５４を介してトランジスタ２５０及び２５２のゲートにパルスを提供して、キャパシタンス２４０及び２４４の双方を０Ｖに放電する。結果として、低から高へのＶＳ変遷中のデッド・タイムの期間は、直ぐ前の高から低への変遷デッド・タイム中にキャパシタンス２４０に蓄えられた電荷によってのみ決定される。上述したように、蓄えられた電荷は、高から低への変遷デッド・タイムの期間を示し、それ故、デッド・タイム期間は、ＩＣ５０への外部の構成要素を用いることなく、ＡＤＴ回路２２０によって調整される。
【００５６】
図２６は、図１８におけるタイミング要素２５４及びピーク・レベル検出要素２５２を含むシャットダウン回路２５０を示す。過負荷または短絡回路状態が検出されると、シャットダウン回路２５０は、不能化信号を提供する。該不能化信号は、高のとき、欠陥ロジック７６に、高及び低の出力信号ＨＯ及びＬＯを不能化させる。過負荷または短絡回路状態が終了すると、シャットダウン回路２５０は自動リセットを行う。
【００５７】
電流感知ＣＳピン５６上の電圧は電流感知抵抗２６０を介して受信され、高周波スパイクを除去するためにキャパシタンス２６２によってフィルタリングされる。フィルタリングされた結果は、比較器２６４及び２６６の“＋”入力に与えられる。比較器２６４は、その“＋”入力を１．２Ｖと比較することにより短絡回路状態を検出し、他方、比較器２６６は、その“＋”入力を０．６Ｖと比較することにより過負荷状態を検出する。いずれの比較器からの高出力も、シャットダウン・タイミング・コンデンサ（ＣＳＤ）ピン２７２を介して、図１９に示される外部のキャパシタンス２７０を充電させる。しかし、比較器２６４は、例証的に５０キロオームの抵抗２７４を介してキャパシタンス２７０を充電し、他方、比較器２６６は、例証的に５００キロオームの抵抗２７６を介して充電する。抵抗２７４及び２７６における違いの結果として、比較器２６４は、比較器２６６が充電するよりも急速にキャパシタンス２７０を充電する。換言すれば、短絡回路状態の検出は、短い遅延を有し、過負荷状態の検出は、長い遅延を有する。
【００５８】
比較器２６４及び２６６の一方がキャパシタンス２７０を１Ｖ以上に充電するまで、比較器２８０を高出力を提供し、フリップ・フロップ２８２はそのリセット状態を保持する。１Ｖ以上で、比較器２８０は低出力を提供し、フリップ・フロップ２８２がセットされるのを許容する。キャパシタンス２７０が５Ｖを通過したとき、比較器２８４は、フリップ・フロップ２８２をセットする高出力を提供し、そしてＨＯ及びＬＯ出力を不能化する高い不能化出力を提供する。高い不能化出力は、また、トランジスタ２９０をターン・オンし、これにより、キャパシタンス２７０が、例証的に１メガオームである抵抗２９２を介して放電するのを許容するが、比較器２６４及び２６６の一方が高出力を提供している間は、キャパシタンス２７０が放電するのを阻止する。キャパシタンス２７０が再度１Ｖ以下に降下すると、比較器２８０は再度高出力を提供し、フリップ・フロップ２８２をリセットし、それ故、不能化出力は低に行き、ＨＯ及びＬＯ出力はもはや不能化されない。
【００５９】
図２７及び図２８は、図２７に示される過負荷状態と、図２８に示される短絡回路状態と、に応答したシャットダウン回路２５０の動作を比較している。各図は、電流感知抵抗２６０を横切る電圧の波形（明るい灰色）を、ＣＳＤピン２７２における電圧によって測定されるキャパシタンス２７０を横切る電圧の波形（暗い灰色）と比較している。図から分かるように、過負荷状態に対するシャットダウンは比較的ゆっくりしており、短絡回路状態に対するシャットダウンは比較的早い。しかし、再スタート前の遅延は、いずれの場合においても同じ固定時間である。
【００６０】
図１９に示されるように、調光制御入力（ＶＤＩＭ）ピン３００は、マイクロコントローラ（図示せず）によってまたはＩＣに対する外部の他のソースによって与えられるＤＣ制御電圧であって良い調光制御信号を受ける。サンプルＡＣライン電圧（ＳＹＮＣ）ピン３０２は、回路８０によって入力ピン８６において受信されたＡＣライン電圧から導出された信号を受ける。これらの信号に応答して、図１８に示される位相カット調光要素３０４は、立下りエッジの自己調光を行う。
【００６１】
例証的にキャパシタンス９０及びインダクタンス９２によって行われるフィルタリングの後、ピン８６からのＡＣライン電圧は、ダイオード９４及び９６によって整流され、ＣＯＭピン５４上の電圧を参照して感知される。図２９は、例証的に各々２２０キロオームであって良い抵抗３１０及び３１２を介して与えられる結果のＡＣ半波信号を示す。２つの半波信号はノード３１４で合計されて、ＳＹＮＣピン３０２への信号を提供する。
【００６２】
ＳＹＮＣピン３０２からの合計された半波信号は、図３０に波形３４２によって示されるように、調光ランプ（ramp:傾斜）回路３４０によって受信される。回路３４０は、ＡＣライン電圧に同期化されたランプ（ramp）波形を提供する、図１８における位相カット調光要素３０４の部分である。このランプ波形は、比較器（図示せず）の一方のリードに与えられ、ＶＤＩＭピン３００からの調光制御信号は、他方に与えられて、以下で一層充分に説明される可能化信号として働くことができるチョップ化された高周波出力を生成する。このサンプル及び効率的な調光技術は、フィラメント・ランプに対して理想的である。
【００６３】
ＳＹＮＣピン３０２からの半波信号は、例証的に５キロオームである抵抗３４４を横切る電圧を制御する。この電圧は、半波信号が一半サイクルの終了時に降下するときトランジスタ３４６をターン・オフし、半波信号が次の半サイクルの始めに上昇するとき、オンに戻す。トランジスタ３４６がターン・オフされるとき、ノード３４８における電圧は上昇し、トランジスタ３４６がターン・オンされるとき再度降下し、このようにして、波形３５２によって示されるように、トランジスタ３５０のゲートにパルス化された信号を与える。
【００６４】
トランジスタ３５０がオフである比較的長い期間中、電流源３６０は、調光ランプ（ＣＤＩＭ）ピン１９２を介して外部のキャパシタンス１９０を充電する。キャパシタンス１９０は、また、ソフト・スタート回路１８０によっても使用されるので、電流源３６０は、図２１−２３に関して上述したソフト・スタートの完了後だけに可能化され得る。充電中、ノード３６２における電圧は、波形３６４に示されるように、上方に傾斜する。しかし、トランジスタ３５０が波形３５２におけるパルスによってターン・オンされると、キャパシタンス１９０は、トランジスタ３５０を介して放電し、波形３６４における降下エッジを生成する。波形３５２におけるパルスの後、充電が再度始まる。
【００６５】
ノード３６２は、比較器（図示せず）の“＋”リードに接続され得、ＶＤＩＭピン３００は、“−”リードに接続され得る。結果として、比較器は、ライン周波数に同期化した矩形波形を提供する。例えば、矩形波形は、ランプ（傾斜）波形が調光制御信号を超えるまで低に留まり、次に、ランプ波形における次の降下エッジまで高に行くことができ、従って、そのデューティ・サイクルは、ＶＤＩＭピン３００への調光制御信号に依存する。比較器出力は適切なゲート（図示せず）に与えられて、ドライバ７０からのＨＯ及びＬＯ出力を不能化及び可能化し得る。この履行において、ドライバ７０によって制御されるハーフ・ブリッジは、各主サイクルの初期の部分の間だけスイッチングし、その後、スイッチングを停止し、従って、ＶＳピン６２における電圧は、初期の部分の間だけ駆動され、その後、減衰路をたどる。
【００６６】
図３１における波形は、位相カット調光要素３０４の動作を示しており、下部の波形は、ＣＤＩＭピン１９２におけるランプ波形電圧を示しており、上部の波形は、ＶＳピン６２におけるチョップ化された高周波出力電圧を示している。ＶＤＩＭピン３００に与えられる調光制御信号を調節することにより、矩形波形のデューティ・サイクルは変化され、その最大値の０％と１００％との間でＶＳピン６２における平均出力電圧を調整する。一方、ライン電圧ゼロ交差は、ＤＣバス上の電圧に影響せず、該電圧は、もはや負荷が無いという理由で位相カット調光によって出力が不能化されたときにライン電圧がどんな電圧にあったとしてもその電圧に留まる。結果として、ＳＹＮＣ信号は、ブリッジ整流器の前に検出されなければならない。
【００６７】
図１８の回路５０におけるバンドギャップ基準３８０は、Ｖｒｅｆ、比較器１４２のための基準電圧、並びに種々の他の基準電圧を提供することができる。回路５０における５Ｖ調整器３８２は、調整された５Ｖ出力（５ＶＯＵＴ）ピン３８４を介してマイクロコントローラのための５Ｖ調整された出力電圧を提供する。
【００６８】
ＩＣ５０の、より単純で、より低価格の、８ピンの同等物も、上述のこれら特徴を有して製造されてきたが、より簡単な調整機構を有している。
【産業上の利用可能性】
【００６９】
上述した新しいＩＣは、ハロゲン・ランプを駆動するための商業的に入手可能な最初のＩＣで有ると期待され、それらＩＣの応用は、他のフィラメント・ランプに拡張し得るものである。これら新規なＩＣの履行は、大いに信頼性を得ることができ、現存の回路よりも多くの機能を有することができ、潜在的に低価格で製造することができる。良好な実験結果が得られた。
【図面の簡単な説明】
【００７０】
【図１】従来のハロゲン・コンバータ回路を示す図である。
【図２】本発明の第１の実施形態による集積回路のブロック図である。
【図３】図２の集積回路を組込んだ回路を示す図である。
【図４】図２における発振器回路を示す概略図である。
【図５】図２におけるソフト・スタート回路を示す概略図である。
【図６】ソフト・スタート回路を実施する前のターン・オン・ランプ電流を示す図である。
【図７】ソフト・スタート回路を実施した後のターン・オン・ランプ電流を示す図である。
【図８】図２の集積回路に組込まれた電圧補償回路を示す概略図である。
【図９】図２のＩＣにおける適応性デッド・タイム回路を示す概略図である。
【図１０】適応性デッド・タイム回路の動作を示すための信号を示すタイミング図である。
【図１１】図２におけるシャットダウン回路を示す概略図である。
【図１２】図１１のシャットダウン回路の過負荷動作を示すための信号を示す図である。
【図１３】図１１のシャットダウン回路の短絡回路動作を示すための信号を示す図である。
【図１４】図１１のシャットダウン回路の動作を示すための状態図である。
【図１５】適応性デッド・タイム回路と関連した高側ドライバを示す図である。
【図１６】適応性デッド・タイム回路と関連したＰＧＥＮ回路を示す図である。
【図１７】適応性デッド・タイム回路と関連した出力ロジック回路を示す図である。
【図１８】本発明の第２の実施形態によるＩＣのブロック図である。
【図１９】図１８のＩＣを組込んだハロゲン・コンバータ回路を示す図である。
【図２０】図１８のＩＣにおける発振器回路を示す図である。
【図２１】図１８のＩＣにおけるソフト・スタート回路を示す図である。
【図２２】ソフト・スタート回路の実施前のランプ電流を示すための信号を示す図である。
【図２３】ソフト・スタート回路の実施後のランプ電流を示すための信号を示す図である。
【図２４】図１８のＩＣにおける適応性デッド・タイム回路を示す図である。
【図２５】適応性デッド・タイム回路の動作を示すための波形を示す図である。
【図２６】図１８のＩＣにおけるシャットダウン回路を示す図である。
【図２７】過負荷状態に応答したシャットダウン回路の動作を示す図である。
【図２８】短絡回路状態に応答したシャットダウン回路の動作を示す図である。
【図２９】図１８のＩＣにおける調光回路の動作を示すための信号を示す図である。
【図３０】図１８のＩＣにおける調光回路及び関連の信号を示す図である。
【図３１】図１８のＩＣにおける調光回路の動作を示すための信号を示す図である。
【符号の説明】
【００７１】
５０・・・集積回路（ＩＣ）、７０・・・高側及び低側ドライバ、７２・・・下電圧検出回路、７４・・・過温度検出回路、７６・・・欠陥ロジック、７８・・・ＩＣ５０の発振器要素（適応性デッド・タイム回路）、１８０・・・ソフト・スタート回路、２５４・・・シャットダウン回路。
【図１】
2005514756.tif 000003
【図２】
2005514756.tif 000004
【図３】
2005514756.tif 000005
【図４】
2005514756.tif 000006
【図５】
2005514756.tif 000007
【図６】
2005514756.tif 000008
【図７】
2005514756.tif 000009
【図８】
2005514756.tif 000010
【図９】
2005514756.tif 000011
【図１０】
2005514756.tif 000012
【図１１】
2005514756.tif 000013
【図１２】
2005514756.tif 000014
【図１３】
2005514756.tif 000015
【図１４】
2005514756.tif 000016
【図１５】
2005514756.tif 000017
【図１６】
2005514756.tif 000018
【図１７】
2005514756.tif 000019
【図１８】
2005514756.tif 000020
【図１９】
2005514756.tif 000021
【図２０】
2005514756.tif 000022
【図２１】
2005514756.tif 000023
【図２２】
2005514756.tif 000024
【図２３】
2005514756.tif 000025
【図２４】
2005514756.tif 000026
【図２５】
2005514756.tif 000027
【図２６】
2005514756.tif 000028
【図２７】
2005514756.tif 000029
【図２８】
2005514756.tif 000030
【図２９】
2005514756.tif 000031
【図３０】
2005514756.tif 000032
【図３１】
2005514756.tif 000033
【国際調査報告】
2005514756.tif 000034