(57)【要約】  本発明は、概略的には、簡単な様式で正確な直角位相整列を達成するための直角位相信号の特性を利用する。詳細には、直角位相信号の積の期待値はゼロである。本発明の教示によれば、位相誤差検出ネットワークは、受信された直角位相信号を乗算することにより、かつ、積を低域通過フィルタリングすることにより動作し、これにより、誤差信号が生成される。これらの信号が正確な直角位相関係にある場合に、誤差信号はゼロとなる。誤差をゼロにするために、リアルタイムフィードバック制御を用いることができる。本発明の他の特徴によれば、可変性の位相偏移ネットワークは、二重遅延線を用いて達成される。２つの遅延線間の遅延差は、正確な直角位相整列を得るために、誤差信号に応答して調整される。本発明の原理については、従来的なミキサーのアーキテクチャーと関連して、または、スイッチモードのアーキテクチャーと関連して適用することができる。
2005514806.tif 000002
【特許請求の範囲】
【請求項１】
互いに直角位相関係にある２つの出力信号を生成するために、通信信号を受信する方法であって、
１つのクロック信号から、２つの基準信号を駆動する段階と、
２つの出力信号を生成するために、２つの基準信号を用いて、通信信号の周波数ダウンコンバージョンを実行する段階と、
２つの出力信号の積の期待値を示す誤差信号を形成する段階と、
基準信号間の位相差を調整するために、誤差信号を用いる段階と
を具備することを特徴とする方法。
【請求項２】
前記基準信号間の位相差を調整するために誤差信号を用いる段階は、遅延要素を調整する段階を具備することを特徴とする請求項１に記載の方法。
【請求項３】
前記遅延要素は、遅延線であることを特徴とする請求項２に記載の方法。
【請求項４】
前記遅延要素は、製造時に調整されることを特徴とする請求項２に記載の方法。
【請求項５】
前記遅延要素は、動作中に自動的に調整されることを特徴とする請求項２に記載の方法。
【請求項６】
互いに直角位相関係にある２つの出力信号を生成するために、通信信号を受信する受信器であって、
局部発振器と、
局部発振器から２つの基準信号を得るための、調整可能な位相偏移ネットワークと、
２つの出力信号を生成するために、２つの基準信号を用いて、通信信号の周波数ダウンコンバージョンを実行する手段と、
２つの出力信号の積の期待値を示す誤差信号を形成するための位相誤差検出ネットワークと
を具備することを特徴とする受信器。
【請求項７】
前記位相誤差検出ネットワークは、積信号を形成するために、２つの出力信号を乗算するための乗算器を具備することを特徴とする請求項６に記載の装置。
【請求項８】
前記位相誤差検出ネットワークは、積信号をフィルタリングすることにより誤差信号を生成するための低域通過フィルターを具備することを特徴とする請求項７に記載の装置。
【請求項９】
前記調整可能な位相偏移ネットワークは、少なくとも１つの遅延線を具備することを特徴とする請求項６に記載の装置。
【請求項１０】
前記調整可能な位相偏移ネットワークは、少なくとも２つの遅延線を具備することを特徴とする請求項９に記載の装置。
【請求項１１】
前記周波数ダウンコンバージョンを実行する手段は、ギルバートセルミキサーを具備することを特徴とする請求項６に記載の装置。
【請求項１２】
前記周波数ダウンコンバージョンを実行する手段は、スイッチモードミキサーを具備することを特徴とする請求項６に記載の装置。
【請求項１３】
前記局部発振器の周波数は、通信信号の周波数の低調波であることを特徴とする請求項１２に記載の装置。
【請求項１４】
閾値電圧を有するパワースイッチングトランジスタを駆動する方法であって、
駆動トランジスタを、スイッチングトランジスタと、一方は閾値電圧よりも大きくかつ他方は閾値電圧よりも小さい２つの異なるレール電圧とに連結する段階と、
正弦信号を用いて、駆動トランジスタを、２つの状態の間で交替させる段階と
を具備し、
前記２つの状態のうちの一方の状態において、駆動トランジスタは、一方のレール電圧をスイッチングトランジスタに印加させて、該スイッチングトランジスタをターンオンさせ、
前記２つの状態のうちの他方の状態において、駆動トランジスタは、他方のレール電圧をスイッチングトランジスタに印加させて、該スイッチングトランジスタをターンオフさせることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信受信器に関し、より詳細には、通信受信器において用いるための正確な直角位相基準信号（quadrature reference signals）を生成するための技術に関する。
【背景技術】
【０００２】
ダイレクトコンバージョン（direct conversion）受信器は、参照により開示に含まれる米国特許第６，０６１，５５１号明細書により例示されているように、従来技術において周知である。このような受信器は、従来的なスーパーヘテロダイン（superheterodyne）受信器に対して、様々な利点を有する。しかしながら、受信器のアーキテクチャーとは無関係に、直角位相基準信号（例えば、９０°だけ位相偏移された（phase-shifted）一対の局部発振器（ＬＯ）信号）を生成する必要がある。アナログおよびディジタルの両方の技術が、この目的のために用いられてきた。アナログ位相偏移ネットワークの場合には、位相偏移ネットワークが狭帯域であるので、公称設計周波数（nominal design frequency）から離れた周波数においては不正確な結果が生じる。データのレートおよび配置（constellation）の複雑さが高まるにつれて、これらの不正確さは重大な欠陥となる。ディジタル技術の場合には、望ましいＬＯ周波数の倍数の周波数である入力信号が必要とされる。この入力信号は、通常は、何度も周波数分割（frequency divide）される。必要とされるスイッチング速度が高いので、このような回路は相当に電力を消費する傾向がある。
【０００３】
参照により開示に含まれる米国特許第４，４７５，０８８号明細書は、直角位相整列（quadrature alignment）を達成するための（すなわち、正確な９０°位相オフセットを有する一対の直角位相信号を生成するための）代替的なアーキテクチャーについて説明している。図１に示されるように、検出すべきＲＦ入力信号は、第１および第２直角位相検出器１０，１２の第１入力に連結される。局部発振器１４は、可変性の位相偏移ネットワーク（variable phase shift network）１６により互いに約９０°の位相差だけ離間された２つの基準信号に分割されるＲＦ信号を供給する。これらの信号は、直角位相検出器１０，１２の第２入力に連結される。直角位相検出器１０，１２の出力信号は、直角位相検出システムと関連した従来的なＩ，Ｑ信号である。ミキサー１０，１２の出力において現れるＩ，Ｑ信号は、例えば、適切にプログラムされたディジタルコンピュータまたはアナログ回路により実施される位相誤差検出ネットワーク１８に連結される。位相誤差検出ネットワーク１８により実行された計算結果として、位相誤差信号が生成され、該位相誤差信号は、可変性の位相偏移ネットワーク１６を調整するために用いられ、これにより、直角位相検出器の基準信号の位相が調整されて、位相誤差が低減する。Ｉチャンネル出力信号が（Ａsinｘ）として表され、かつ、Ｑチャンネル出力信号が（Ｂsinｙ）として表される場合に、位相誤差についての以下の式が結果として生じる。この位相誤差検出ネットワーク１８は、以下の式に基づくものである。可変性の位相偏移ネットワーク１６の実施例については説明しない。
【０００４】
【数１】
2005514806.tif 000003
【発明の開示】
【発明が解決しようとする課題】
【０００５】
実施が簡単であり、かつ、正確な直角位相整列を達成する直角位相整列技術の必要性が、依然として残っている。
【課題を解決するための手段】
【０００６】
本発明は、概略的には、簡単な様式で正確な直角位相整列を達成するための直角位相信号の特性を利用する。詳細には、直角位相信号の積の期待値はゼロである。本発明の教示によれば、位相誤差検出ネットワークは、受信された直角位相信号を乗算することにより、かつ、積を低域通過フィルタリングすることにより動作し、これにより、誤差信号が生成される。これらの信号が正確な直角位相関係にある場合に、誤差信号はゼロとなる。誤差をゼロにするために、リアルタイムフィードバック制御を用いることができる。本発明の他の特徴によれば、可変性の位相偏移ネットワークは、二重遅延線を用いて達成される。２つの遅延線間の遅延差は、正確な直角位相整列を得るために、誤差信号に応答して調整される。本発明の原理については、従来的なミキサーのアーキテクチャーと関連して、または、スイッチモード（例えば、“エイリアスト・アンダーサンプリング（aliased undersampling）”）アーキテクチャーと関連して適用することができる。
【発明を実施するための最良の形態】
【０００７】
本発明については、添付図面と関連した以下の説明から、さらに理解することができる。
【０００８】
本発明は、Ｉ，Ｑ信号が直角位相にある場合に、これらの信号が、以下の式を意味する直交（orthogonal）となるべきであることを認識するという利点を有する。すなわち、Ｉ，Ｑの積の期待値（または平均値）はゼロとなるべきである。
【０００９】
【数２】
2005514806.tif 000004
【００１０】
図２を参照すると、本発明の一実施例による受信器が示される。周波数ｆｉｎを有する通信信号は、例えば低雑音増幅器２０１を用いて増幅され、かつ、それぞれのＩ，Ｑミキサー２０３，２０５に入力される。ミキサーからの出力信号は、フィルター２０７，２０９を用いて低域通過フィルタリングされて、それぞれのＩ，Ｑ出力信号が生成される。受信された信号Ｉ(ｔ)，Ｑ(ｔ)は、乗算器２１１を用いて乗算され、かつ、結果として生じる積は、低域通過フィルター２１３を用いて低域通過フィルタリングされて、誤差信号２１５が生じる。
【００１１】
ミキサー２０３，２０５のための基準信号２０２，２０４は、例えば二重遅延線（dual delay line）２１６を用いて生成され、該二重遅延線２１６の遅延線は、τ１，τ２としてそれぞれ指定される調整可能な遅延を示す。（このような遅延線の例は、参照により開示に含まれる米国特許第５，３０６，９７１号明細書において説明されている。）ｆＬＯとして指定される周波数を有する局部発振器信号は、二重遅延線の両方の遅延線に入力される。例示される実施例において、従来的な（例えば、ギルバートセル（Gilbert cell））ミキサーが用いられるので、ｆＬＯ＝ｆｉｎである。
【００１２】
下記の関係が満たされる場合に、基準信号２０２，２０４間における望ましい直角位相関係が存在する。下記の関係を満たすために、τ１またはτ２（または、両方）が調整される。この調整は、製造中において実行される一回限りの調整である。例えば、これらの遅延が、温度に対して比較的安定しており、かつ、入力信号受信帯域の中帯域周波数についての正確な直角位相に固定されていれば、大部分の無効（reactive）直角位相ネットワークの誤差よりも低い約２°という通常の誤差を、受信帯域の周波数極値（frequency extremes）において受ける。
【００１３】
【数３】
2005514806.tif 000005
【００１４】
あるいは、調整をリアルタイムで実行することができる。再び図２を参照すると、誤差信号２１５を受信し、かつ、誤差信号２１５をゼロに至らせるように計算された制御信号２１９を生成する制御器２１７が示され、該制御信号２１９は、二重遅延線２１６に印加される。
【００１５】
理想的には、前述の式が満たされる場合に、誤差信号はゼロとなる。しかしながら、システム内の他の構成要素の特徴に応じて、“受信された信号”の正確な直角位相整列を得るために、基準信号が、９０°とは異なる位相オフセットを有し得る点に留意されたい。潜在的な転送経路（forward-path）の欠点についてシステムが許容しているこの特性は、堅牢性（robustness）の増加という結果となる。
【００１６】
特に好都合な取り決めは、図３に示されるようなスイッチモード受信器のアーキテクチャーに、前述の直角位相整列技術が適用される場合に得られる。基準信号３０２，３０４は、従来的なミキサーに直接的に印加される代わりに、スイッチドライバー３１０に印加され、該スイッチドライバー３１０は、スイッチ３０３，３０５のための駆動信号３０６，３０８を生成する。これらのスイッチのエイリアス応答（alias response）を用いることができる。これにより、この実施例において、局部発振器の周波数は、受信すべき通信信号の周波数の低調波（sub-harmonic）（すなわち、下記の式（２））であり得る。下記の式（２）において、Ｎは１より大きい整数である。式（１）の時間差は、式（２）におけるＮとは無関係に適用される。従って、この技術は、任意のミキサーの実施にとって一般的なものである。しかしながら、スイッチングミキサーを用いた場合には、オン周波数（on-frequency）局部発振器のエネルギーを備えず、かつ、閉塞信号（blocking signal）についての非常に高い許容範囲（すなわち、当該周波数の近傍において、振幅が非常に大きい信号）を備えたダイレクトコンバージョン受信器という結果となる。
【００１７】
【数４】
2005514806.tif 000006
【００１８】
より詳細には、スイッチングミキサーが受動的（passive）であるので、１／ｆ雑音が低減し、かつ、スイッチ駆動波形に応じて、非常に高い第３次（third-order）入力傍受ポイントを達成することができる。ＬＯのオン周波数の漏れがなければ、このような漏れ信号とのチャンネル上の（on-channel）ミキシングもまたこれらの信号の間で回避され、このことは、従来的なダイレクトコンバージョン受信器のアーキテクチャーにおいて、ＤＣオフセット偏移につながる。スイッチ駆動信号のデューティサイクルを変動させることにより、ミキサー変換の損失を改善することができる。
【００１９】
閉塞許容範囲（blocking tolerance）は、主に、スイッチングミキサーの高い入力の第２次および第３次入力傍受ポイントから生じる。さらなる許容範囲は、低調波の動作の場合と同様に、信号の周波数とは大きく異なる周波数、および、閉塞信号の近傍において、ＬＯを有することにより得られる。低調波の動作は、オフ周波数（off-frequency）発振器からオン周波数のＬＯ信号を生成するために用いられる他の方法の複雑さを回避する。入力信号の大きさの変動によるＶＣＯプリング（pulling）もまた、同じ技術により除去される。
【００２０】
好都合なスイッチ駆動回路が、図４および図５に示される。これらの回路の原理は、通常の正弦波の代わりに、実質的な矩形波によって電力スイッチを駆動することである。正弦波が用いられる場合に、相当な過駆動（overdrive）が結果として生じ、ゲートダイオードの順方向バイアスを生じさせ、高い周波数における電力スイッチの共振をできなくし、かつ、出力信号への駆動信号の大きな漏れを生じさせる。
【００２１】
図４は、（−３Ｖ近傍の負の閾値電圧を有する）ＭＥＳＦＥＴのようなデプリーションモード（depletion-mode）ＦＥＴスイッチ駆動回路を示す。駆動トランジスタＱＤは、スイッチングトランジスタＱＳＷを駆動するために連結される。駆動トランジスタＱＤのドレインは、スイッチングトランジスタＱＳＷのゲートに連結され、かつ、抵抗ＲＬ（すなわち、受動的な実負荷）を通して電圧ＶＧにも連結される。駆動トランジスタのソースは、スイッチングトランジスタＱＳＷの負の閾値電圧よりも負方向にある電圧ＶＳＳに連結される。スイッチングトランジスタＱＳＷのドレインは、（通常は、ＲＦチョークを通して）、供給電圧と、アンテナのような負荷装置とに（いずれも図示せず）連結される。
【００２２】
駆動トランジスタＱＤがスイッチングトランジスタＱＳＷよりも遙かに小さいので、駆動トランジスタＱＤの入力静電容量（input capacitance）Ｃｇｓ１を、実用的なサイズの直列インダクタを用いて共振させることができる。これに対し、万一、スイッチングトランジスタが直接的に共振されることがあれば、必要なインダクタは、事実上実現不可能な程度に小さなものになるだろう。さらに、駆動トランジスタの入力−出力寄生連結容量（input-output parasitic coupling capacitance）Ｃｇｄは、（正弦波を用いる）駆動トランジスタの過駆動が問題とはならない程度に十分に小さい。
【００２３】
動作中に、駆動トランジスタＱＤの入力が正の半周期（positive half-cycle）中に共振される際に、駆動トランジスタＱＤはターンオンされ、これにより、電圧ＶＳＳがスイッチングトランジスタＱＳＷのゲートに印加され、スイッチングトランジスタＱＳＷは不意にターンオフされる。負の半周期（positive half-cycle）中に、駆動トランジスタＱＤはターンオフされ、これにより、電圧ＶＧが、抵抗ＲＬを通してスイッチングトランジスタＱＳＷのゲートに印加される。ゲート電圧は、スイッチングトランジスタＱＳＷの立ち下がり時間（fall time）を決定する時定数τ＝ＲＬＣｇｓ２に従って上昇し、これにより、スイッチングトランジスタＱＳＷがターンオンされる。
【００２４】
図５は、ＬＤＭＯＳトランジスタのようなエンハンスメントモード（enhancement-mode）ＦＥＴスイッチのための対応回路を示す。この例において、駆動トランジスタＱＤがターンオンされ、これにより、スイッチングトランジスタＱＳＷのゲートがグラウンドに連結されると、スイッチングトランジスタＱＳＷは不意にターンオフされる。スイッチングトランジスタＱＳＷは、駆動トランジスタＱＤがターンオフされる場合に前述の時定数に従ってターンオンされ、これにより、スイッチングトランジスタＱＳＷのゲートが、抵抗ＲＬを通して電圧ＶＧに連結される。
【００２５】
両方の回路の場合において、駆動強度と付随的な漏れとを制御すべく、スイッチングトランジスタＱＳＷをターンオンするために用いられる電圧ＶＧを制御することができる。
【００２６】
従って、前述の直接的な駆動構造は非常に簡単な回路実装を用い、これにより、最小の立ち上がり／立ち下がりスイッチング時間と、望ましいスイッチ電流能力のための最小の駆動および低い駆動電力（向上した効率）と、（より低いフィードスルー（feedthrough）に起因して）低減したＡＭ／ＦＭ歪みおよび（より“矩形的な”信号を保証することにより）低減したＡＭ／ＡＭ歪みと、ＭＥＳＦＥＴにおけるゲート−ソースダイオードの順方向バイアスの回避とが、同時に達成される。
【００２７】
あるいは、参照により開示に含まれる米国特許第６，１９８，３４７号明細書において説明されているようなスイッチ駆動回路を用いることができる。
【００２８】
本発明について、ダイレクトコンバージョン受信器のアーキテクチャーと関連して説明してきたが、同じ原理を、従来的なヘテロダインまたはスーパーへテロダインのアーキテクチャーに適用することができる。
【００２９】
こうして、実施が簡単であり、かつ、正確な直角位相整列を達成する、通信受信器とともに用いるための直角位相整列技術について説明してきた。この整列技術は、スイッチモード受信器のアーキテクチャーを含むダイレクトコンバージョン受信器のアーキテクチャーに特に適している。前記直角位相整列技術については、効率の向上と歪みの低下とを達成するために、パワースイッチングトランジスタについての直接的な駆動構造と関連して用いることができる。
【００３０】
本発明については、その真意または本質的な特徴から逸脱することなく、他の特定の形式においても具現化できることが、当業者により理解されるだろう。従って、ここに開示される実施例は、あらゆる点で、例示的なものであって、制約的なものではないと見なされる。本発明の範囲は、前述の説明ではなく、添付の請求項により明示され、かつ、本発明と均等な内容の意味および範囲に収まるあらゆる変更は、本発明に包含されるように意図される。
【図面の簡単な説明】
【００３１】
【図１】周知の受信器アーキテクチャーの回路図である。
【図２】本発明の一実施例による受信器の図である。
【図３】本発明の他の実施例による受信器の図である。
【図４】図３の受信器において使用できるスイッチ駆動回路の図である。
【図５】図３の受信器において使用できる他のスイッチ駆動回路の図である。
【符号の説明】
【００３２】
２０１  低雑音増幅器
２０２，２０４  基準信号
２０３，２０５  Ｉ，Ｑミキサー
２０７，２０９，２１３  低域通過フィルター
２１１  乗算器
２１５  誤差信号
２１６  二重遅延線
２１７  制御器
２１９  制御信号
【図１】
2005514806.tif 000007
【図２】
2005514806.tif 000008
【図３】
2005514806.tif 000009
【図４】
2005514806.tif 000010
2005514806.tif 000011
【国際調査報告】
2005514806.tif 000012
2005514806.tif 000013
2005514806.tif 000014