(57)【要約】パワーコンバータは、インダクタ（ＬＰ）と、インダクタに結合された可制御スイッチ（ＣＦ）とを具備している。スイッチコントローラ（１）は、繰返し時間およびデューティサイクルを有する周期的切替信号（ＶＣ１）を可制御スイッチ（ＣＦ）に送信して、インダクタを流れる周期的インダクタ電流（ＩＬ）を生成する。ジェネレータ（２）は、繰返し時間およびデューティサイクルを表すタイミング情報（ＴＩ）に基づいてエミュレート信号（ＩＥ）生成し、インダクタ電流を表す電流信号をエミュレートする。コンパレータ（３）は、エミュレート信号（ＩＥ）を電流信号（ＣＳ）と比較し、エラー信号（Ｅ）を得る。ジェネレータコントローラ（４）は、エラー信号（Ｅ）を受信して制御信号（ＶＤ）をジェネレータ（２）送信し、エミュレート信号（ＩＥ）の特性が電流信号（ＣＳ）の特性とほぼ等しくなるよう適合する。
2005528877.tif 000002
【特許請求の範囲】
【請求項１】
インダクタと、
前記インダクタに結合された可制御スイッチと、
前記インダクタを流れる周期的インダクタ電流を生成するために、繰返し時間およびデューティサイクルを有する周期的切替信号を前記可制御スイッチに供給するスイッチコントローラと、
前記インダクタ電流を表す電流信号をエミュレートするために、前記繰返し時間および前記デューティサイクルを表すタイミング情報に基づくエミュレート信号を生成するジェネレータと、
前記エミュレート信号を前記電流信号と比較して、エラー信号を得るコンパレータと、
前記エミュレート信号の特性が前記電流信号の特性にほぼ等しくなるように前記エミュレート信号の特性を適合させるために、前記エラー信号を受信して、ジェネレータに制御信号を供給するジェネレータコントローラとを具備するパワーコンバータ。
【請求項２】
前記パワーコンバータは、前記繰返し時間および前記デューティサイクルを有する矩形波信号を含む前記タイミング情報を供給する手段を更に含み、
前記ジェネレータは、
前記制御信号を受信して、前記矩形波信号のＤＣレベルまたは振幅を適合させて適合矩形波信号を供給する手段と、
前記適合矩形波信号を積分して、前記エミュレート信号を供給する積分器とを含むことを特徴とする請求項１に記載のパワーコンバータ。
【請求項３】
前記ジェネレータコントローラは、前記ジェネレータコントローラに供給されるフィルタエラー信号を得るために、前記エラー信号を低域通過フィルタリングするフィルタを含むことを特徴とする請求項１に記載のパワーコンバータ。
【請求項４】
前記ジェネレータコントローラは、前記繰返し時間よりも短い時間窓を生成して、前記時間窓のみの間に前記エラー信号で前記ジェネレータを制御するタイミング手段を含むことを特徴とする請求項１に記載のパワーコンバータ。
【請求項５】
前記タイミング手段は、前記エラー信号に前記時間窓外のゼロを乗算し、並びに、前記エラー信号に前記時間窓内の非ゼロ定数を乗算するエラー信号乗算器を含むことを特徴とする請求項４に記載のパワーコンバータ。
【請求項６】
前記ジェネレータコントローラが、前記繰返し時間よりも短い時間窓を生成して、前記時間窓のみの間にコンパレータが動作するように制御するタイミング手段を含むことを特徴とする請求項１に記載のパワーコンバータ。
【請求項７】
前記矩形波信号のＤＣレベルまたは振幅を適合化する前記手段は、ＤＣレベルを前記矩形波信号に加算する加算器を含むことを特徴とする請求項２に記載のパワーコンバータ。
【請求項８】
前記矩形波信号のＤＣレベルまたは振幅を適合化する前記手段は、前記矩形波信号をＤＣレベルで乗算する乗算器を含むことを特徴とする請求項２に記載のパワーコンバータ。
【請求項９】
前記パワーコンバータは、前記繰返し時間および前記デューティサイクルを有する矩形波信号を含む前記タイミング情報を供給する手段を更に含み、
前記ジェネレータは、
前記矩形波信号にＤＣレベルを加算する加算器と、
前記矩形波信号にＤＣレベルを乗算して適合矩形波信号を得る乗算器と、
前記適合矩形波信号を積分して、前記エミュレート信号を得る積分器とを含み、
前記コンパレータは、前記エミュレート信号を前記電流信号と比較して、第１エラー信号を獲得し、
前記パワーコンバータは、前記エミュレート信号を前記電流信号と比較して、第２エラー信号を得る他のコンパレータを更に含み、
前記ジェネレータコントローラは、
前記繰返し時間よりも短い第１の時間窓を生成する第１のタイミング手段と、
前記繰返し時間よりも短い第２の時間窓を生成する第２のタイミング手段と、
前記第１の時間窓のみの間に前記第１のエラー信号をフィルタリングして、第１のフィルタリングされたエラー信号を前記加算器に供給する第１のフィルタと、
前記第２の時間窓のみの間に前記第２のエラー信号をフィルタリングして、第２のフィルタリングされたエラー信号を乗算器に供給する第２のフィルタとを含むことを特徴とする請求項１に記載のパワーコンバータ。
【請求項１０】
前記可制御スイッチが非導通状態である期間に、前記インダクタを流れる電流を測定するよう配置された電流測定要素を更に含むことを特徴とする請求項１に記載のパワーコンバータ。
【請求項１１】
前記パワーコンバータはバックコンバータを含み、
前記スイッチコントローラは連続モードで前記バックコンバータを制御するように適合されていることを特徴とする請求項１に記載のパワーコンバータ。
【請求項１２】
請求項１に記載のパワーコンバータを具備し、前記可制御スイッチおよび前記インダクタがＤＣ入力電圧と負荷との間に直列に配置された多相バックコンバータであって、
前記多相バックコンバータは、他の可制御スイッチと他のインダクタとの直列構造を更に含み、
前記直列構造は前記ＤＣ入力電圧と前記負荷との間に配置され、
前記スイッチコントローラは他の周期的切替信号を前記他の可制御スイッチへ供給するよう適合され、最初に述べた切替信号および前記他の切替信号が時間推移勾配を有していることを特徴とする多相バックコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーコンバータと、多相バックコンバータとに関する。
【背景技術】
【０００２】
従来のバックコンバータは、抵抗と可制御スイッチとの直列構成を具備している。直列構成は、ＤＣ入力電圧を受けるよう配置されている。スイッチの接合部はインダクタを介して負荷に接続され、また平滑化キャパシタは負荷に並列に配置されている。制御回路は、スイッチのオンおよびオフ期間を制御する。スイッチは、スイッチのうち１つのみが常に導通状態であるように制御回路によって制御される。
【０００３】
スイッチの最初の１つが閉じて、インダクタがＤＣ入力電圧の正極に接続されると、インダクタを流れる電流が線形に増加する。インダクタを流れる電流が基準レベルを超えると、コントローラは第１のスイッチを開き、また他のスイッチを閉じるので、インダクタを流れる電流は線形に減少する。インダクタを流れる増加電流は、最初に述べたスイッチに直列に配置された抵抗に掛かる電圧として測定される。寄生効果により、抵抗を越える電圧がインダクタを流れる電流を良好に表示するようになるまでには幾らか時間がかかる。
【０００４】
バックコンバータは、第１のスイッチがオフに切り換えられる瞬間にその出力電圧を安定化させるように制御される。
【０００５】
デューティサイクルの値が小さいために、測定される電流の不規則性によってオフ切換の瞬間の制御が妨げられることが、従来のバックコンバータの欠点である。
【発明の開示】
【０００６】
本発明の目的は、小さなデューティサイクル値であっても改善された動作を行うパワーコンバータを提供することにある。
【０００７】
本発明の第１の態様は、請求項１にクレームされたパワーコンバータを提供する。本発明の第２の態様は、請求項１２で定義された多相バックコンバータを提供する。有利な実施形態は、従属請求項において規定されている。
【０００８】
パワーコンバータは、インダクタと、そのインダクタに結合された可制御スイッチとを具備している。スイッチコントローラは、或る繰返し時間とデューティサイクルとを有する周期的なスイッチング信号を可制御スイッチに送信して、インダクタを流れる周期的インダクタ電流を生成する。ジェネレータは、繰返し時間とデューティサイクルとを表すタイミング情報に基づいてエミュレート信号を生成し、インダクタ電流を表す電流信号をエミュレートする。コンパレータは、エミュレート信号を電流信号と比較して、エラー信号を得る。ジェネレータコントローラは、エラー信号を受信して制御信号をジェネレータに送信し、エミュレート信号の特性を電流信号の特性とほぼ等しくなるように適合させる。例えば、特性はエミュレート信号のＤＣレベルまたは振幅、あるいはその両者でよい。
【０００９】
従って、パワーコンバータは、エミュレート信号の特性を電流信号の同一の特性と比較するフィードバックループを具備している。エミュレータ信号のジェネレータは、エミュレート信号と電流信号との特性の差によって、この差がゼロまたは非常に小さくなるまで制御される。ジェネレータコントローラがエラー信号を処理するので、エミュレータ信号は、乱れた電流信号自身よりもインダクタの電流をより適切に表示するようになる。
【００１０】
インダクタに掛かる電圧を測定したりまたはインダクタの電圧を知ることなしに、過渡電流を含むインダクタ電流の正確なコピーを生成することが可能である。このインダクタ電流の正確なコピーにより、バックパワーコンバータのスイッチの導通時間を正確に制御することができる。
【００１１】
本発明の第２の側面によれば、多相バックコンバータは、負荷に掛かる非常に安定した電圧で、負荷に大きな電流を供給するために使用される。例えば、負荷は、非常に安定した低電圧で高電流を必要とするマイクロプロセッサコアであってもよい。このような多相コンバータは、同一負荷へ電流を供給するために並列に配置された多数のバックコンバータを具備している。供給された電圧のリップルを最小に抑えるために、バックコンバータの切替位相は、互いに時間的にずれている。このような多相バックコンバータにおいては、センス抵抗の電流は幾つかのインダクタの電流の合計になるため、従来から公知である位置に１つのセンス抵抗を使用することはもはやできない（図１のＲ1を参照）。この場合、各バックコンバータの制御ＦＥＴ（図におけるＣＦ）内の電流は、既知の方法で制御ＦＥＴに組み込まれているセンスＦＥＴで測定してもよい。しかし、多相バックコンバータの入力（図におけるＶＤＣ）での電圧と負荷に掛かる出力電圧との比が大きいと、小さなデューティサイクルδが生じる。また、負荷と並列に配置された平滑化キャパシタの値を最小に抑えるために、バックコンバータの動作周波数は上昇する傾向にある。小さなデューティサイクルδおよび高周波数によって、制御ＦＥＴのオン時間が非常に短くなる。寄生効果により、センスＦＥＴで感知される電流が乱れる。その結果、センスＦＥＴによって測定された電流は、インダクタＬを流れる実際の電流の不正確なコピーになってしまう。
【００１２】
請求項２に記載された実施形態において、エミュレート信号は、矩形波信号とＤＣレベルとの差を積分することによって、あるいは、矩形波信号とＤＣレベルとの乗算を積分することによって得られる。矩形波信号は、インダクタを流れる電流と同じ繰返し周波数および同じデューティサイクルを有している。このような矩形波信号は、多くの方法で生成することができる。例えば、スイッチの切替信号を使用してもよい。ＤＣレベルは、ジェネレータコントローラによりエラー信号から生成される。フィードバックにより、矩形波信号の振幅またはＤＣレベルに許容誤差があったり、あるいは決定されていない場合でも、正しいエミュレート信号が生成される。
【００１３】
請求項３に規定された実施形態において、ジェネレータコントローラは、電流信号における乱れの影響を減少させる低域通過フィルタを備えている。
【００１４】
請求項４に規定された実施形態において、パワーコンバータは、時間窓を生成する時間窓ジェネレータを具備している。エラーは、この時間窓の間のみに生成されるか、あるいは、この時間窓の間のみに関連し、時間窓の外側にある電流信号の乱れの影響を減少させる。従って、好適には、全てのまたは大部分の乱れが時間窓内で実質的に発生しないよう、時間窓を選択すべきである。
【００１５】
請求項６に規定された実施形態において、時間窓は、時間窓のみの間にコンパレータを活性化させることによって生成される。
【００１６】
請求項７に規定された実施形態において、ジェネレータは、ジェネレータコントローラで生成されるＤＣレベルを矩形波から減算する加算器を含んでいる。エミュレート信号は、矩形波信号とＤＣレベルとの差を積分することにより得られる。本実施形態は、エミュレート信号のＤＣレベルがドリフトアウェイすることを防止する。従って、矩形波信号のＤＣレベルに許容誤差があり、あるいは、これが決定されていない場合であっても、正しいエミュレート信号が生成される。
【００１７】
請求項８に規定された実施形態において、ジェネレータは、ジェネレータコントローラによって生成されるＤＣレベルを矩形波信号と乗算する乗算器を含んでいる。エミュレート信号は、矩形波信号とＤＣレベルとの乗算の乗算を積分することにより得られる。本実施形態は、エミュレート信号の振幅がドリフトアウェイ（drifting away）することを防止する。従って、矩形波信号の振幅に許容誤差があったり、あるいは、これが決定されていない場合であっても、正しいエミュレート信号が生成される。
【００１８】
請求項９に規定された実施形態において、請求項７に規定されたＤＣレベルの減算と、請求項８に規定されたＤＣレベルの乗算とが組み合わされている。各ループは、それ自体のコンパレータ、時間窓ジェネレータおよびフィルタを有している。これにより、各ループの時間窓およびフィルタを最適化することができる。
【００１９】
請求項１０に規定された実施形態において、パワーコンバータは、可制御スイッチが非導通状態にある期間に、インダクタを流れる電流を測定するよう配置された電流測定要素を更に具備している。例えば、電流測定要素は抵抗、センスＦＥＴ、あるいは変流器である。電流測定要素は、インダクタと直列に対して直列に配置さてもよく、あるいは、他の可制御スイッチや、最初に述べた可制御スイッチが非導通状態にあるときにインダクタを流れる電流を伝導するダイオードに対して直列に配置されてもよい。
【００２０】
本発明のこれらおよび他の態様は、以下に説明する実施形態から明らかとなり、またこれらを参照して解明される。
【発明を実施するための最良の形態】
【００２１】
異なる図面における同一の参照符号は、同一の機能を実行する同一の要素を示す。
【００２２】
図１は、従来のバックコンバータを示している。抵抗Ｒ１と可制御スイッチＣＦおよびＳＦとの直列構成は、ＤＣ入力電圧ＶＤＣを受けるよう配置されている。スイッチＣＦおよびＳＦの接合部は、インダクタＬを介して負荷ＲＬに接続されている。平滑化キャパシタＣＬは、負荷ＲＬに並列に配置される。制御回路ＣＣは、切替信号ＶＣ１およびＶＣ２でそれぞれスイッチＣＦおよびＳＦを制御する。インダクタＬに掛かる電圧はＶＬで示し、またインダクタＬを流れる電流はＩＬで示している。スイッチＣＦおよびＳＦの接合部での電圧はＶＳであり、また負荷ＲＬに掛かる電圧はＶＰである。バックコンバータの動作は、図２に示す波形に関連して説明される。
【００２３】
図２Ａ〜２Ｃは、連続モードにおける従来のバックコンバータの動作を説明するための波形を示している。図２ＡはインダクタＬを流れる電流ＩＬを示し、図２ＢはスイッチＣＦを制御する制御電圧ＶＣ１を示し、また図２Ｃは抵抗Ｒ１にわたって測定された電圧ＶＳＥを示している。制御電圧ＶＣ１が高レベルになると、スイッチＣＦは閉じる。スイッチＳＦを制御する制御電圧ＶＣ２は、極性が逆転した制御電圧ＶＣ１である。
【００２４】
時点ｔ１において、スイッチＳＦが開き、かつ、スイッチＣＦは閉じる。インダクタＬに掛かる電圧ＶＬは固定値ＶＤＣ−ＶＰに等しくなり、またインダクタＬを流れる電流ＩＬは線形に増加する。インダクタＬを流れる電流ＩＬが時点ｔ２で基準レベルＩＲＥＦを超えて、出力電圧ＶＰを安定化させるときには、コントローラＣＣはスイッチＣＦを開き、かつ、スイッチＳＦを閉じなければならない。そして固定電圧ＶＰがインダクタＬに掛けると、インダクタＬを流れる電流ＩＬが時点ｔ３まで線形に減少する。実際には、スイッチＣＦが開く時点ｔ２の少し後の時点で、スイッチＳＦは閉じなければならない。
【００２５】
しかし、コントローラＣＣは、インダクタＬを流れる電流ＩＬを、直接的かつ乱れなく有効に表示してはいない。コントローラＣＣは、抵抗Ｒ1をわたって測定された電圧が基準レベルＶＲＥＦを超える時を決定することにより、スイッチＣＦのオフ切換の時点を決定する。時点ｔ１において、スイッチＣＦは閉じ、電流が抵抗Ｒ1を流れ始め、電圧ＶＳＥは上昇し始める。寄生効果により、電圧ＶＳＥが電流ＩＬを良好に表示するようになるまでに幾らかの時間がかかる。寄生効果は、例えば、スイッチＣＦとＳＦとの間の接合部での寄生容量、ＤＣ電圧ＶＤＣの正極からこの接合部までの経路のインダクタンス、並びに、この正極での寄生容量によって生じる。スイッチＣＦのオン期間が短い場合、寄生効果は時点ｔ２でも存在する。その結果、寄生効果は、スイッチＣＦのオフ切換の瞬間に影響を及ぼし、出力電圧ＶＰの安定化を妨げる。
【００２６】
時点ｔ３において、切替期間Ｔの次の繰返しが開始する。制御電圧ＶＣ１のデューティサイクルδは、δ＝（ｔ２−ｔ1）／Ｔまたはδ＝ＶＰ／ＶＤＣとして定義される。
【００２７】
電流ＩＬは、インダクタＬあるいはスイッチＣＦに直列に配置される抵抗Ｒに掛かる電圧として測定され得る。バックコンバータは、測定電流が基準レベルＩＲＥＦを超える時点ｔ３でその出力電圧ＶＰを安定化させるように制御されるので、この時点が基準レベルＩＲＥＦ周辺の実際の電流または測定電流の乱れによって変化しないことが重要である。乱れは寄生効果による場合があり、即ち、時間内に安定化しない場合がある。これらの乱れは、デューティサイクルδ（スイッチＣＦのオン時間）が小さいときに特に大きく影響する。
【００２８】
本発明の一形態は、インダクタＬの電流ＩＬをエミュレートし、またスイッチＣＦをオフに切り替えるために（乱れを示さない）エミュレート電流ＩＥを使用することを導く。本発明による好適な実施形態において、インダクタＬを流れる電流ＩＬは、スイッチＳＦの非常に長いオン時間の間に測定される。この時間が長いと、測定電流を使用してエミュレート電流ＩＥを生成する前に、寄生効果を安定化させることができる。本実施形態において、電流は、スイッチＳＦの主電流経路に直列接続された抵抗Ｒ（図３を参照）で測定してよく、あるいは、スイッチＳＦを流れる電流の（縮小した）コピーを生成するセンスＦＥＴによって測定してもよい。ダイオードＤ１をスイッチＳＦの代わりに使用してもよい。
【００２９】
図３は、本発明によるパワーコンバータの実施形態を示している。コンバータは、整流主電圧であり得るＤＣ入力電圧ＶＤＣを受けるために結合されたスイッチＣＦ、抵抗Ｒおよび整流器Ｄ１の直列構成を具備している。インダクタＬＰは、抵抗Ｒおよび整流器Ｄ１の直列構成にわたって配置されており、第２の巻線を有する変圧器Ｔ1の第１の巻線になっている。第２の巻線ＬＳは、整流器Ｄ２を介して、負荷ＲＬと平滑化キャパシタＣＬとの並列構成に出力電圧ＶＰを供給する。スイッチコントローラ１は、繰返し周期ＴおよびデューティサイクルδでスイッチＣＦをオンとオフとに切り換えるように制御する。整流器Ｄ１は、スイッチＣＦが非導通状態のときに、電流ＩＬを伝導する。
【００３０】
回路１０は、整流器Ｄ１を流れる電流を測定し、第１の巻線ＬＰを流れる電流ＩＬを表す電流信号ＣＳを生成する。電流信号ＣＳは、抵抗Ｒに掛かる電圧である。原理的には、スイッチＣＦを流れる電流または第１の巻線ＬＰを流れる電流を測定することも可能である。このような場合、抵抗をスイッチＣＦまたは第１の巻線ＬＰに直列に配置しなければならない。しかし、デューティサイクルδが短く、および／または、スイッチＣＦのオン時間の間の電流の乱れがスイッチＣＦのオン時間全体にわたって存在する場合には、第１の巻線ＬＰを流れる実際の電流ＩＬと十分に正確に類似したエミュレート信号ＩＥを生成するために、エミュレート信号ＩＥとの比較に使用できる測定電流の部分を発見することは不可能であろう。また、電流を測定するためにＦＥＴを使用することもできる。ジェネレータ２は、タイミング情報ＴＩおよび制御信号ＶＤを受信して、エミュレート信号ＩＥを送信する。コンパレータ３はエミュレート信号ＩＥを電流信号ＣＳと比較して、エラー信号Ｅを供給する。エラー信号Ｅは、制御信号ＶＤを生成するために、ジェネレータコントローラ4によって処理される。
【００３１】
タイミング情報ＴＩは、電流信号ＣＳにできるだけ類似したエミュレート信号ＩＥを生成可能にするために必要な情報を含む。制御信号ＶＤは、エミュレート信号ＩＥの特性、例えば、振幅やＤＣレベルを制御する。例えば、バックコンバータにおいて、第１の巻線ＬＰを流れる電流は、ほぼ鋸歯状の信号である。エミュレート信号ＥＩは、電流ＩＬと同一のデューティサイクルδと繰返し周期Ｔとを有する矩形波信号を積分することにより得ることができる。矩形波信号は、スイッチＣＦの切替信号ＶＣ１、または、電圧ＶＳであってもよい。繰返し周期Ｔおよびデューティサイクルδに基づいて鋸歯状の信号を直接生成することも可能である。従って、タイミング情報ＴＩは、矩形波信号または鋸歯状の信号を生成可能な情報を含み、即ち、タイミング情報ＴＩは矩形波信号である。
【００３２】
コンパレータ３は、電流信号ＣＳからエミュレート信号ＩＥを減算してもよい。
【００３３】
ジェネレータ２、コンパレータ３、およびジェネレータコントローラ４は、少なくとも１つの特性においてできるだけ電流信号ＣＳに類似したエミュレート信号ＩＥを生成する閉ループエミュレータ回路を形成している。
【００３４】
図３に示す本発明による実施形態においては、変圧器Ｔ１が使用され、パワーコンバータは不連続モードで動作する。好適な実施形態においては、図１に示すように変圧器に代わってインダクタが使用され、コンバータは連続モードで動作する。図１に示すように、ダイオードＤ１は好適には可制御スイッチである。
【００３５】
図４は、エミュレータ回路の実施形態を示している。回路５は、矩形波電圧ＶＳを定数因子Ｋ２で乗算し、それによって、矩形波電圧ＴＩとしてタイミング情報ＴＩを供給する。通常、乗算は、電圧ＶＳの振幅よりもかなり低い振幅を有する矩形波電圧ＴＩを得るために、（因子が１より小さいため）タッピングイン（tapping-in）となる。ジェネレータ２は、減算器２０と積分器２１とを備えている。減算器２０は、矩形波電圧ＴＩからＤＣ制御信号ＶＯ（図３の信号ＶＤ）を減算し、ＤＣレベル適合矩形波信号ＡＳＷを得る。積分器２１は、適合矩形波信号ＡＳＷを積分して、エミュレート信号ＩＥを送信する。コンパレータ３は、エミュレート信号ＩＥを電流信号ＣＳと比較し、電流信号ＣＳとエミュレート信号ＩＥとの差を示すエラー信号Ｅを供給する。
【００３６】
ジェネレータコントローラ４は、時間窓を生成するタイミング回路４０と、時間窓エラー信号ＷＥを受信して制御信号ＶＯを供給するフィルタ４１とを備えている。タイミング回路４０は、エラー信号Ｅに、時間窓の外側のゼロと、時間窓内の非ゼロ定数を乗じる回路４０１を備えている。このように、タイミング回路４０は、エラー信号Ｅが制御信号ＶＯに関連する時間の窓を生成する。その結果、時間窓外のエラー信号Ｅは、制御ループに影響を及ぼさない。エラー信号Ｅが時間窓外でゼロになるように、時間窓のみの間に電流信号ＣＳをエミュレート信号ＩＥと比較することも可能である。
【００３７】
図５Ａ〜５Ｃは、図４に示すエミュレータ回路の実施形態を説明する波形を示している。図５Ａはエミュレート信号ＩＥを、図５Ｂは電流信号ＣＳを、並びに、図５Ｃはエラー信号Ｅを示している。制御信号ＶＯが比較的低い値のＤＣ電圧である非安定状態が示されている。エミュレート信号ＩＥは、矩形波形信号ＩＴとＤＣレベルＶＯとの差の積分である。ＤＣレベルＶＯは、エミュレート信号ＩＥにおいて線形増加成分ＶＯ’を生じさせる。矩形波信号ＩＴは、鋸歯状の波形を生じさせる。エミュレート信号ＩＥは、鋸歯状波形と成分ＶＯ’との重ね合わせである。
【００３８】
時点ｔ１０において、スイッチＣＦは閉じ、第１の巻線ＬＰを流れる電流ＩＬは線形増加を始める。図３に示す抵抗Ｒ1を使用する場合、この期間において電流信号ＣＳはゼロである。第１の巻線の電流を測定した場合、電流信号ＣＳは線形増加波形であった。時点ｔ１１において、スイッチＣＦは開き、図３のダイオードＤ1（または図１のスイッチＳＦ）は導通を開始し、第１の巻線ＬＰの電流ＩＬは線形に減少し始めるが、これは線形に減少する電流信号ＣＳによって反映されている。寄生効果によるオーバーシュートが示されている。このサイクルは周期Ｔごとに繰返し、時点ｔ１４およびｔ１８でスイッチＣＦが再び閉じ、時点ｔ１５およびｔ１９でスイッチＣＦが再び開く。図示された最初の周期Ｔでは、時間窓Ｗ１が時点ｔ１２で開始して時点ｔ１３まで続き、次の周期では、時点ｔ１６で時間窓Ｗ１’が開始して時点ｔ１７まで続く。時間窓Ｗ１およびＷ１’内では、エラー信号Ｅは、電流信号ＣＳとエミュレート信号ＩＥとの差である。時間窓Ｗ１およびＷ１’の外側では、エラー信号Ｅは、制御信号ＶＯの決定に関連していない。
【００３９】
エミュレート信号ＩＥが時間窓Ｗ１およびＷ１’内でできるだけ電流信号ＣＳと等しくなるように、制御信号ＶＯはエラー信号Ｅに基づいて制御される。図４に示すエミュレータ回路の実施形態において、制御信号はほぼＤＣレベルであり、このレベルはタイミング回路４０によって生成された時間窓Ｗ１、Ｗ１’の間にフィルタ４１によるエラー信号Ｅのフィルタリングで得られる。タイミング回路４０は、本発明には不可欠なものではない。エミュレート信号ＩＥの乱れは、フィルタ４１のみにより測定電流信号ＣＳの乱れよりも少なくなる。しかし、好適には、タイミング回路４０は、時間窓Ｗ１、Ｗ１’を生成する。この時間窓Ｗ１、Ｗ１’は、電流信号ＣＳが乱れていない期間にエミュレート信号ＩＥを電流信号ＣＳと比較するために選択される。
【００４０】
制御電圧ＶＯの制御効果は、図５Ａには示されていない。時点ｔ１３において、時間窓Ｗ１の間に決定されるエラー信号Ｅが得られる。エラー信号Ｅの大きな正の値は、エミュレート信号ＩＥの値が低すぎることを示している。その結果、適合矩形波電圧ＡＳＷのＤＣ成分が増加し、そのためにエミュレート信号ＩＥが図５Ａに示すよりも速く増加するように、制御電圧ＶＯのＤＣレベルは低下させなくてはならない。時間窓の間、制御電圧ＶＯのＤＣ値が適切であれば、エミュレート信号ＩＥは電流信号ＣＳと等しくなり、エラー信号Ｅはゼロになる。
【００４１】
時間窓Ｗ１、Ｗ１’は、寄生効果による乱れが時間窓Ｗ１、Ｗ１’外となるように選択されなければならない。低負荷（高ＲＬ値）では、電流ＩＬはｔ１１〜ｔ１４の間の期間内に負になることがある。このようなパワーコンバータにおいて、ダイオードＤ１は、電流を２方向で伝導可能な、例えば、ＭＯＳＦＥＴのような可制御スイッチＦＳでなければならない。好適には、この電流検知で負の電流を検出できない場合、時間窓Ｗ１、Ｗ１’は時点ｔ１１にできるだけ近く選択される。
【００４２】
図６は、他のエミュレータ回路の実施形態を示している。回路５は、矩形波電圧ＶＳに定数因子Ｋ２を乗じて、縮小矩形波電圧ＴＩとしてタイミング情報ＴＩを供給する。通常、この乗算は、電圧ＶＳの振幅よりもかなり低い振幅の矩形波電圧ＴＩを得るためにタッピングインとなっている。ジェネレータ２は、乗算器２２と積分器２１とを備えている。乗算器２２は、ＤＣ制御信号ＶＡ（図３の信号ＶＤ）に矩形波電圧ＴＩを乗じて、振幅適合矩形波信号ＡＳＷを得る。積分器２１は、適合矩形波信号ＡＳＷを積分して、エミュレート信号ＩＥを供給する。コンパレータ３は、エミュレート信号ＩＥを電流信号ＣＳと比較して、電流信号ＣＳとエミュレート信号ＩＥとの間の差を示すエラー信号Ｅを供給する。
【００４３】
ジェネレータコントローラ４は、時間窓を生成するタイミング回路４２と、時間窓エラー信号ＷＥを受信して制御信号ＶＡを送信するフィルタ４３とを含んでいる。このように、タイミング回路４０は、エラー信号Ｅが制御信号ＶＡに関連する間に時間窓を生成する。また、エラー信号Ｅが時間窓外でゼロとなるように、時間窓のみの間に電流信号ＣＳとエミュレート信号ＩＥとを比較することも可能である。
【００４４】
図７Ａおよび７Ｂは、図６に示すエミュレータ回路の実施形態を説明する波形を示している。図７Ａでは、エミュレート信号ＩＥを破線の鋸歯状波形として示し、また電流信号ＣＳを実線で示している。電流信号ＣＳに関連する部分のみを示している。図７Ｂは、エラー信号Ｅを示している。エラー信号Ｅは、時間窓Ｗ２のみの間に関連する。エラー信号Ｅは、エミュレート信号ＩＥおよび電流信号ＣＳの振幅が等しくない限りゼロにはならない。ゼロでないエラー信号Ｅはフィルタ４３でフィルタリングされ、ほぼＤＣレベルの出力電圧ＶＡが得られる。エミュレート信号ＩＥの振幅が電流信号ＣＳの振幅よりも大きい場合、エラー信号Ｅは制御電圧ＶＡのＤＣレベルを下げることになる。その結果、矩形波信号ＩＴが小さな定数で乗算されるので、エミュレート信号ＩＥの振幅は小さくなる。エミュレート信号ＩＥと電流信号ＣＳとが時間窓Ｗ２において等しくなり、かつ、エラー信号Ｅがゼロになると、安定状態に達する。
【００４５】
図８は、他のエミュレータ回路の実施形態を示している。図８に示す実施形態は、図４および６に示す実施形態の組合せである。エミュレート信号ＩＥの適切なＤＣレベルを処理するフィードバックループ、およびエミュレート信号ＩＥの適切な振幅を処理するフィードバックループの両方が存在する。
【００４６】
エミュレータ回路は、矩形波電圧ＶＳに定数因子Ｋ２を乗じて、矩形波電圧ＴＩとしてタイミング情報ＴＩを供給する回路５を含んでいる。通常、電圧ＶＳの振幅よりもかなり低い振幅を有する矩形波電圧ＴＩを得るために、この乗算はタッピングイン（tapping-in）となっている。
【００４７】
ジェネレータ２は、減算器２０と、乗算器２２と、積分器２１とを含んでいる。減算器２０は、矩形波電圧ＴＩからＤＣ制御信号ＶＯを減算して、ＤＣレベル適合矩形波信号ＡＳＷ１を得る。乗算器２２は、ＤＣ制御信号ＶＡに適合矩形波電圧ＡＳＷ１を乗じて、振幅適合矩形波信号ＡＳＷ２を得る。積分器２１は、適合矩形波信号ＡＳＷ２を積分して、積分信号ＶＥを供給する。エミュレータ回路は、電流を表すエミュレート信号ＩＥを得るために、電圧を表す積分信号ＶＥに定数因子を乗じる電圧−電流コンバータ６をさらに備えている。このように生成されたエミュレート信号ＩＥは、第１の巻線ＬＰの電流を表す電流信号ＣＳと直接比較することができる。積分信号ＶＥと比較可能な電圧を表すために電流信号ＣＳが適切に縮小されている場合は、電流コンバータ６は不要である。
【００４８】
コンパレータ３は、エミュレート信号ＩＥを電流信号ＣＳと比較し、電流信号ＣＳとエミュレート信号ＩＥとの間の差を表すエラー信号Ｅ２を供給する。コンパレータ３０は、エミュレート信号ＩＥを電流信号ＣＳと比較して、電流信号ＣＳとエミュレート信号ＩＥとの間の差を表すエラー信号Ｅ１を供給する。２つのコンパレータ３および３０の代わりに、１つのコンパレータを使用することが可能である。１つのコンパレータを使用する場合、両フィードバックループは同一のエラー信号を使用する。
【００４９】
ジェネレータコントローラ４は、時間窓Ｗ１を生成するタイミング回路４０と、時間窓エラー信号ＷＥ１を受信して制御信号ＶＯを供給するフィルタ４１と、時間窓Ｗ２を生成するタイミング回路４２と、時間窓エラー信号ＷＥ２を受信して制御信号ＶＡを供給するフィルタ４３とを備えている。
【００５０】
連続モードの電力供給では、インダクタＬを流れる電流ＩＬを表すエミュレート信号ＩＥを生成するためには、ＤＣフィードバックループだけあれば十分であるが、振幅フィードバックループは、ループの成分値の許容誤差が自動的に補償されるという利点を有している。不連続モードの電力供給では、ＤＣレベルは問題ではなく、エミュレート信号ＩＥを生成するために振幅フィードバックループのみで十分である。
【００５１】
２つのコンパレータ３、３０、２つの時間窓ジェネレータ４０、４２、並びに、２つのフィルタ４１、４３を示したが、ＤＣループおよび振幅ループの両方に対して同一のコンパレータを使用することが可能である。両ループに対して、同一の時間窓ジェネレータおよびフィルタを使用することも可能である。しかし、別個の時間窓４０、４２および別個のフィルタ４１、４３を使用すると、ループの性能が向上する。
【００５２】
時間窓４０は、ＤＣオフセットがループの制御に対して影響が最低となるように、エミュレート信号ＩＥと電流信号ＣＳとの交点ＴＣＲを中心にして対称に選択することが最適である。時間窓４２は、エミュレート信号ＩＥと電流信号ＣＳとの間の振幅差の影響が最大となるように、交点ＴＣＲからできるだけ離れて選択するのが最適である。
【００５３】
しかし、交点ＴＣＲが予め推定されていない場合、時間窓は、交点ＴＣＲが検出されたときに開始し、一定期間を有するようにしてもよい。
【００５４】
図９は、多相バックコンバータの実施形態を示す。第１バックコンバータは、ＦＥＴとしてＣＦ、ＳＦおよびＳＦＥ１と、インダクタＬと、を備えている。ＦＥＴのＣＦおよびＳＦは、入力ＤＣ電圧ＶＤＣを受信するために直列に配置されている。ＦＥＴのＣＦおよびＳＦの接合部は、インダクタＬを介して負荷ＲＬに結合される。ＦＥＴのＳＦＥ１は、ＦＥＴのＳＦのドレイン−ソース経路に流れる電流の測定値であるセンス電流ＩＳ１を供給するよう配置されている。
【００５５】
第２バックコンバータは、ＦＥＴとしてＣＦＦ、ＳＦＦおよびＳＦＥ２と、インダクタＬＦと、を含んでいる。ＦＥＴのＣＦおよびＳＦは、入力ＤＣ電圧ＶＤＣを受信して、直列に配置されている。ＦＥＴのＣＦおよびＳＦの接合部は、インダクタＬＦを介して負荷ＲＬに結合される。ＦＥＴのＳＦＥ２は、ＦＥＴのＳＦＦのドレイン−ソース経路における電流の測定値であるセンス電流ＩＳ２を供給するよう配置されている。
【００５６】
平滑化キャパシタＣＬは、負荷ＲＬに並列に配置されている。
【００５７】
スイッチコントローラ１は、周期的切替信号ＶＣ１、ＶＣ２、ＶＣ３、ＶＣ４をＦＥＴのＣＦ、ＳＦ、ＣＦＦ、ＳＦＦにそれぞれ供給する。ＦＥＴのＳＦＥ１およびＳＦＥ２は、切替信号ＶＣ２およびＶＣ４によってそれぞれ制御される。
【００５８】
図１０Ａ〜１０Ｄは、図９に示す多相バックコンバータの動作を説明するための電圧波形を示している。図１０Ａ、１０Ｂ、１０Ｃ、１０Ｄは、切替信号ＶＣ１、ＶＣ２、ＶＣ３、ＶＣ４をそれぞれ示している。全ての切替信号は、繰返し周期（Ｔ）およびデューティサイクル（δ）を有している。切替信号ＶＣ３およびＶＣ４は、切替信号ＶＣ１およびＶＣ２に対して位相がずれている。その結果、スイッチＣＦおよびＣＦＦのオン時間が異なり、負荷ＲＬのリップルは低下する。
【００５９】
図１１は、本発明によるパワーコンバータの実施形態を具備する電子装置を示している。例示として、電子装置を、テレビジョン受信機やコンピュータモニタなどの表示装置として説明する。しかし、本発明によるパワーコンバータは、オーディオ装置、コンピュータ、携帯電話などの他の電子装置においても使用できる。
【００６０】
信号処理回路１００は、入力画像信号ＩＶを受信して、表示画像信号ＤＶを表示機器１０１に供給する。表示機器は、例えば、陰極線管やマトリクスディスプレイなどでよい。本発明によるパワーコンバータ１０３は、整流器１０２からＤＣ入力電圧ＶＤＣを受信して、出力電圧ＶＰを表示機器１０１に供給する。整流器１０２は、主電圧ＭＶを整流する。電子装置がバッテリー駆動である場合、整流器１０２は不要であり、バッテリーがＤＣ入力電圧ＶＤＣを供給する。
【００６１】
ちなみに上記の実施形態は本発明を限定するのではなく、例証するものであり、また当業者は添付の請求項の範囲から逸脱することなく多数の代わりの実施形態を設計することが可能であろう。
【００６２】
図３におけるスイッチＣＦおよびダイオードＤ１の代わりに、図１に示す２つのスイッチＣＦおよびＳＦを使用することが可能である。
【００６３】
パワーコンバータは、連続モードまたは非連続モードで動作することができる。非連続モードは、最小電力を減少できるという、携帯用途において好ましい利点を有している。
【００６４】
連続モードのパワーコンバータにおいては、エミュレート信号ＩＥの振幅が電流信号ＣＳの振幅と厳密に等しくない場合に、エミュレート信号ＩＥのドリフトアウェイ（drifting away）を防止するためにＤＣレベルループが必要である。非連続モードのパワーコンバータにおいては、電流ＩＬが各周期ごとにゼロに近い規定値に制限されているので、ＤＣレベルループは小さな値であり、ＤＣ期間がドリフトアウェイ（drifting away）することは不可能である。しかし、非連続モードのパワーコンバータでは、エミュレート信号ＩＥの精度を改善するために、ＤＣレベルループを使用することができる。非連続モードのパワーコンバータにおいては、両スイッチＣＦおよびＳＦ（図１）が共にオフのときに、エミュレート信号ＩＥをゼロにリセットするために、積分器を各周期ごとにリセットしなければならない。
【００６５】
エミュレート電流ＩＥおよび電流信号ＣＳの振幅において誤差が許容される場合、ＤＣレベルループを固定入力信号で置き換えてもよい。
【００６６】
上記の本発明による実施形態では、測定電流（電流信号ＣＳで表す）をエミュレート信号ＩＥと比較している。電流信号ＣＳおよびエミュレート信号ＩＥは共に、電流もしくは電流を表す電圧のいずれかでよい。
【００６７】
請求項において、カッコ内の参照符号は請求項を限定するものではない。「具備する」、「備える」、「含む」という語は、請求項に挙げるもの以外の要素やステップの存在を除外するものではない。本発明は、幾つかの明確な要素を含むハードウェア、および適切にプログラムされたコンピュータによって実現可能である。幾つかの手段を列挙する装置請求項においては、これらの幾つかの手段は、ハードウェアの単一かつ同一の要素によって実施可能である。ある手段が互いに異なる従属請求項において述べられているという事実は、これらの手段の組合せが有利に使用することができないということを意味するものではない。
【図面の簡単な説明】
【００６８】
【図１】従来のバックコンバータを示す図。
【図２Ａ】従来のバックコンバータの動作を説明するための波形図。
【図２Ｂ】従来のバックコンバータの動作を説明するための波形図。
【図２Ｃ】従来のバックコンバータの動作を説明するための波形図。
【図３】本発明によるパワーコンバータの実施形態を示す図。
【図４】エミュレータ回路の実施形態を示す図。
【図５Ａ】図４に示すエミュレータ回路の実施形態を説明するための波形図。
【図５Ｂ】図４に示すエミュレータ回路の実施形態を説明するための波形図。
【図５Ｃ】図４に示すエミュレータ回路の実施形態を説明するための波形図。
【図６】他のエミュレータ回路の実施形態を示す図。
【図７Ａ】図６に示すエミュレータ回路の実施形態を説明するための波形図。
【図７Ｂ】図６に示すエミュレータ回路の実施形態を説明するための波形図。
【図７Ｃ】図６に示すエミュレータ回路の実施形態を説明するための波形図。
【図８】他のエミュレータ回路の実施形態を示す図。
【図９】多相バックコンバータの実施形態を示す図。
【図１０Ａ】図９に示す多相バックコンバータの動作を説明するための電圧波形図。
【図１０Ｂ】図９に示す多相バックコンバータの動作を説明するための電圧波形図。
【図１０Ｃ】図９に示す多相バックコンバータの動作を説明するための電圧波形図。
【図１０Ｄ】図９に示す多相バックコンバータの動作を説明するための電圧波形図。
【図１１】本発明によるパワーコンバータの実施形態を具備する電子装置を示す図。
【図１】
2005528877.tif 000003
2005528877.tif 000004
【図３】
2005528877.tif 000005
【図４】
2005528877.tif 000006
【図６】
2005528877.tif 000007
2005528877.tif 000008
2005528877.tif 000009
【図１１】
2005528877.tif 000010
【図８】
2005528877.tif 000011
【図９】
2005528877.tif 000012
2005528877.tif 000013
【国際調査報告】
2005528877.tif 000014
2005528877.tif 000015