(57)【要約】【課題】認証プロシージャの一部を行う集積回路内のプライベート量（ｓ）を当該プライベート量を考慮する外部装置を用いて提供する方法を提供する。【解決手段】メモリ素子の整合性を検証するために、プライベート量が、集積回路と関連した少なくとも１つのメモリ素子（４、１０、１１、１２）のシグネチャ（ＳＩＧＮ）の関数であることを特徴とする。【選択図】図１
2005503059.tif 000002
【特許請求の範囲】
【請求項１】
認証プロシージャの一部を行う集積回路内のプライベート量（ｓ）を当該プライベート量を考慮する外部装置を用いて提供する方法において、
前記集積回路に関連する少なくとも１つのメモリ（４、１０、１１、１２）の整合性を確認するために、前記プライベート量は、前記メモリのシグネチャ（ＳＩＧＮ）を表す第１の量と、物理パラメータネットワーク（２０）から少なくとも部分的に得られる第２の量（ｓ０）との組み合わせであることを特徴とする方法。
【請求項２】
前記シグネチャ（ＳＩＧＮ）は、前記集積回路のプログラムメモリ（１０）の内容に依存することを特徴とする請求項１に記載の方法。
【請求項３】
前記シグネチャ（ＳＩＧＮ）は、前記集積回路の不揮発性メモリ（１１）の内容に依存することを特徴とする請求項１又は２に記載の方法。
【請求項４】
前記物理パラメータネットワーク（２０）は、少なくとも部分的に、記憶素子（２４）により提供されるワード（ＭＰ）によってプログラムされることを特徴とする請求項１から３のいずれか１項に記載の方法。
【請求項５】
前記認証プロシージャは、対称タイプのものであって、鍵を伝送することなく該鍵を共有するものであることを特徴とする請求項１から４のいずれか１項に記載の方法。
【請求項６】
前記認証方法は、公開鍵及びプライベート鍵を有するタイプのものであることを特徴とする請求項５に記載の方法。
【請求項７】
電子デバイスを認証する方法であって、該電子デバイスのプライベート量を考慮する外部装置を用いるものであって、
前記プライベート量（ｓ）は、請求項１から６のいずれか１項に記載の方法を実施することによって得られることを特徴とする方法。
【請求項８】
プライベート量（ｓ）を抽出するためのセル（１、１’）を有する集積回路であって、
メモリ整合性を確認するために、集積回路内に含まれるか又はそれに関連する少なくとも１つのメモリ（４、１０、１１、１２）のシグネチャ（ＳＩＧＮ）を計算する手段を含むことを特徴とする集積回路。
【請求項９】
請求項１から６のいずれか１項に記載のプライベート量を提供する手段を含むことを特徴とする請求項８に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の又はそのような回路を含む電子デバイスの認証に関し、該集積回路に含まれるプライベートデータ／量、即ち秘密データ／量を用いる認証方法を用いるものである。
【０００２】
より具体的には、本発明は、外部装置を用いた、秘密データ（プライベート鍵又はデータとも称される）の使用に基づく認証方法に関する。本発明の応用例は、スマートカードの分野であり、それらがプリペイド計数ユニットタイプであるか否かに関係しない。
【背景技術】
【０００３】
スマートカードなどの様々な認証方法は、カードを複製する個別デバイスの使用若しくは読取り端末の不正使用、又は偽造スマートカードの大規模複製による、カードの不正使用又は偽造の防止を目的とする。
【０００４】
最も高性能な認証方法は、認証される集積回路に内在するプライベート量と、このプライベート量に依存して、（一般的にスマートカード読取り装置とは別の）外部装置に記憶されるいわゆる公開量つまり公開鍵とを用いる。プライベート量は、いずれの「知識転送」もすることなく、集積回路が認証を必要とする度に、間接的に関与する。そのようないわゆる「ゼロ知識」方法では、認証は、立証された方式で、且つ、科学界によって完全に妥当であると見なされる仮説の下で、署名を認証しなければならないエンティティの秘密鍵又はプライベート量を全く明かさないプロトコルに従って行われる。本発明が適用する既知の認証方法の例は、仏国特許出願第２７１６０５８号及び米国特許第４９９５０８２号において詳述される。
【０００５】
そのような方法は、プライベート量そのものではなく、このプライベート量を考慮する計算結果を送信する。その数は、集積回路により選択され、外部装置に通信される乱数の関数であり、乱数は、外部装置により選択されカードへ通信される。次に、カードを認証するために、その結果が確認される。この確認は、更に、しばしば別の装置（一般的に「信頼できる第三者機関」と称される）により認証される公開鍵を用いる。チップの個人専用化段階では、該チップは、その識別子を用いて、それが、「信頼できる第三者機関」へ伝送する公開鍵を計算する。後者は、認証を計算し、それをチップへ返送し、チップはそれを記憶する。実際には、チップは、その識別子と認証とをリーダへ通信する。リーダは、チップの公開鍵を、これら２つの数値と「信頼できる第三者機関」の公開鍵とに基づいて再計算する。
【０００６】
高性能な方法は転送時のプライベート量を秘匿するが、集積回路内の海賊行為に対しては無力である。
【０００７】
具体的には、従来の認証方法及びシステムは、チップカードなどの記憶素子に含まれるデータを保護しない。これらのデータは、プロセッシングプログラム（認証方法の実行に必要なプログラムを含む）又は様々なデータにより形成されることがある。例えばＥＥＰＲＯＭタイプのメモリに記憶されるデータの中には、具体的には、リーダがチップの公開鍵を再計算できるようにする「信頼できる第三者機関」の認証された公開鍵がある。
【０００８】
データ及びプログラムが保護されていないという事実は、スマートカードシステムのセキュリティにおける欠陥である。この弱点は、認証が、カード自身により行われ、よって、そのプログラムとそのメモリのアクセス可能な素子とに基づくという事実により、更に深刻化する。
【０００９】
従来の認証方法のもう１つの欠点は、プライベートデータの使用に関連する。該プライベートデータは、更に、例えばスマートカードなどの電子デバイス又はサブアセンブリ同士を認識又は識別するために不可欠である。欠点とは明確には、この量が、識別されるべき構成要素に記憶されるデータであるという点である。従って、そのような量は、量が記憶されるスマートカードの記憶素子（例えばレジスタなど）の検査により海賊行為が為される可能性がある。更に、プライベート量は、繰り返し認証することを可能にするため、一般的に所与のスマートカードに対しては不変である。これは、認証機能の弱点につながる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、集積回路認証方法及びシステムなどの改善を目的とする。
【００１１】
より具体的には、本発明は、プログラム及び／又はデータ記憶素子を備える集積回路を用いる電子デバイスの詐欺防止セキュリティを改善又は最適化することを目的とする。
【００１２】
本発明はまた、集積回路のプライベート量のあらゆる変更を検出及び防止することを目的とする。
【課題を解決するための手段】
【００１３】
これらの、そしてその他の目的を達成するために、本発明は、認証プロシージャの一部を行う集積回路内のプライベート量を、このプライベートデータを考慮する外部装置を用いて提供する方法を提供する。前記プライベート量は、集積回路に関連する少なくとも１つのメモリのシグネチャの関数であり、このメモリの整合性を確認する。
【００１４】
本発明の実施形態によると、シグネチャは、集積回路のプログラムメモリの内容に依存する。
【００１５】
本発明の実施形態によると、シグネチャは、集積回路の不揮発性メモリに依存する。
【００１６】
本発明の実施形態によると、プライベート量は、メモリの前記シグネチャを表す第１の量と、物理パラメータネットワークから少なくとも部分的に得られる第２の量との組み合わせである。
【００１７】
本発明の実施形態によると、物理パラメータネットワークは、少なくとも部分的に、記憶素子により提供されるワードによりプログラムされる。
【００１８】
本発明の実施形態によると、認証プロシージャは対称タイプのものであって、鍵を伝送することなく該鍵を共有するものである。
【００１９】
本発明の実施形態によると、認証方法は、公開鍵及びプライベート鍵を有するタイプのものである。
【００２０】
本発明はまた、電子デバイスのプライベート量を考慮する外部装置により電子デバイスを認証する方法を提供する。
【００２１】
本発明はまた、メモリ整合性を確認するために、プライベート量を抽出するためのセルと、集積回路に含まれるか又はそれに関連する少なくとも１つのメモリのシグネチャを計算する手段とを含む集積回路を提供する。
【００２２】
本発明の実施形態によると、回路は、プライベート量を提供する手段を含む。
【発明を実施するための最良の形態】
【００２３】
上記本発明の目的、特徴及び利点は、添付図面に関連して、以下の具体的な実施形態の限定しない説明において詳述される。
【００２４】
明瞭にするために、本発明の理解に必要な回路の方法ステップ及び要素が図面に示され、以下に詳述される。具体的には、プライベート量を用いる認証方法及びアルゴリズムは全く周知であるので、本発明の目的であるプライベート量の提供に関するもの以外詳述されない。
【００２５】
本発明の特徴は、認証方法において、集積回路の少なくとも１つの記憶素子の内容のシグネチャを考慮するということである。より具体的には、本発明は、チップのプライベート量は、その単一メモリ又は複数のメモリのシグネチャの関数であると規定する。「シグネチャ」とは、集積回路の１つ又は複数のメモリのその内容を表す２進ワードを意味する。
【００２６】
図１は、本発明が適用される認証プロシージャの実施モードを簡略化されたフローチャートで示す図である。この例は、外部装置によるスマートカードの認証に関する。図１では、カードＣ側又はリーダＲ側で行われる認証プロシージャのステップは、点線Ｐの両側に拡がっている。
【００２７】
認証フェーズのプロシージャの過程は、リーダへのカード導入、カードによる識別子のリーダへの送信、その後（識別子の）中央局への送信、中央局によるその（識別子の）確認、そして、この中央局による、カードにより通信された識別子に基づいた公開量又は公開鍵ｖの抽出の順となる。この公開鍵は、しばしば鍵表からきて、中央局によりリーダへ通信される。そのようなプロシージャは、いわゆるゼロ知識認証又は信頼できる第三者機関の介入による認証方法の特徴である。
【００２８】
実際の認証フェーズについては、まず、カードＣ側で数値ｒがランダムに引かれる（ブロック１０）。数値ｒは、カード集積回路に記憶される（ブロック１１、ＭＥＭ（ｒ））。次に、結果Ｘを提供する第１のアルゴリズムＡＬＧＯ１が、この数値ｒに適用される（ブロック１２）。結果Ｘは、それ（結果Ｘ）を記憶するリーダＲへ送信される（ブロック１３、ＭＥＭ（Ｘ））。リーダ側では、乱数ｅが引かれ（ブロック１４）、記憶される（ブロック１５、ＭＥＭ（ｅ））。数値ｅは、カードＣへ送信され、カードは、数値ｅを記憶する（ブロック１６、ＭＥＭ（ｅ））。
【００２９】
次に、カードは、そのプライベートデータｓを抽出する（ブロック１７）。本発明が介入するのはこの段階であり、プライベート量ｓは、カードメモリの内容の少なくとも１つのシグネチャの関数である。プライベートデータｓは、データｒ及びｅと共に、第２のアルゴリズムＡＬＧＯ２で考慮され（ブロック１８）、結果Ｙが提供される。数値ｒは、数値Ｙを計算するために用いられた後で、且つ、その（数値Ｙの）送信の前に、削除されることが好ましい。結果ＹはリーダＲへ送信される。該リーダＲは、第３のアルゴリズムＡＬＧＯ３により、変数Ｘが、変数Ｙ、ｅ、及びｖにこのアルゴリズムを適用したものと等しいかを確認する（ブロック１９）。もちろん、公開鍵ｖは、カードのプライベートデータ、つまり、プライベート鍵ｓの関数である。コヒーレンステスト１９の結果により、リーダは、認証（Ｔ）又は非認証（Ｆ）の表示をカードに提供する（ブロック２０）。これで、認証プロシージャは完了である。
【００３０】
図１に示されるような認証方法は、ステップ１７の内容を除いて既知である。本発明は該ステップ１７で介入するものであり、プライベート量ｓは、集積回路に含まれるか又はそれに関連する少なくとも１つのメモリの少なくともシグネチャを考慮する。
【００３１】
実施形態の具体例によると、異なる変数は、以下のアルゴリズム及び関係により関連づけられる。
公開鍵ｖ及びプライベート鍵ｓは、ｖ＝（ｇ−ｓ）  ｍｏｄｕｌｏ  ｎの関係で関連づけられ、ｇはサイクリックグループ発生器を、ｎは整数を表す。
第１のアルゴリズムＡＬＧＯ１は、Ｘ＝ｇｒ  ｍｏｄｕｌｏ  ｎである。
第２のアルゴリズムＡＬＧＯ２は、Ｙ＝ｒ＋ｅ．ｓである。
第３のアルゴリズムＡＬＧＯ３は、Ｘ＝ｇＹ．ｖｅ  ｍｏｄｕｌｏ  ｎである。
【００３２】
当技術分野では、様々なアルゴリズムが知られており、本発明の方法を用いて実施されることができるということも述べておくべきだろう。例えば、公開鍵ｖは、カード識別子又は該カードにより伝送されるデータに基づいて、リーダ又は中央局により計算されてもよい。もう１つの選択肢によると、リーダは、それ（リーダ）が読取り可能であるべきカードの公開鍵のデータベースを含んでも良い。
【００３３】
図２は、本発明による、集積回路におけるプライベート量ｓを抽出するためのセル１の第１の実施形態を部分的且つ概略的に示す。
【００３４】
セル１は、もちろん、セル１の単一の出力端子に提供される制御信号（図示なし）、特に、量ｓの抽出をトリガする制御信号を受信する。セル１の内部では、プライベート量を表すワードｓが（抽出の要求毎に）レジスタ２に一時的に記憶される。
【００３５】
本発明によると、量ｓは、ブロック３（ＣＯＭＢ）により示される、秘密量ｓ０と、集積回路メモリの内容のシグネチャＳＩＧＮとの組み合わせ（任意の関数による）の結果である。量ｓ０は、少なくとも一時的に、レジスタ４に記憶され、その間、シグネチャＳＩＧＮは、少なくとも一時的にレジスタ５に記憶される。レジスタ４及び５の出力は、量ｓをレジスタ２へ提供する結合器３へ送られる。
【００３６】
レジスタ５に記憶されるシグネチャは、集積回路の少なくとも１つのメモリの内容の関数である。ワードＳＩＧＮを形成するために、内容を表すシグネチャを、単独又は組み合わせて考慮できるメモリの中で、（例えばスマートカードの）集積回路のプロセッシングプログラムを含むメモリ１０（ＲＯＭ）及び、特に、認証方法に関連するプログラムと、とりわけ、チップ識別子を含むＥＥＰＲＯＭタイプの読取り専用メモリ１１と、秘密量ｓ０を含むレジスタ又はメモリ４と、集積回路の寿命の間不変であるデータ又はプログラムを含む他のあらゆる記憶素子（アクセスリンク１２により符号化されている）と、があることが分かる。不変であるということは、これらのデータ又はプログラムは、シグネチャ計算によってそれらが信用できるとされれば、常に同じ結果を提供するということである。
【００３７】
本発明の利点は、特殊な認証プロシージャを必要とせずに、認証には用いられないデータ及び／又はプログラムの整合性を確認できるようにする点である。
【００３８】
本発明のもう１つの利点は、整合性制御が、集積回路ではなく、リーダ又は外部装置により行われることである。実際、シグネチャがプライベート量の中に組み込まれているため、リーダは、それ（リーダ）がチップから受信する量（Ｙ、図１）が、そこに伝送される公開鍵に適合するか否か確認する役割を持つ。ここで、量Ｙはプライベート量ｓに依存する。
【００３９】
公開鍵は、チップ個人化段階で、つまり、整合性が攻撃される危険性のないときに、「信頼できる第三者機関」により認証済みであることも述べておくべきだろう。
【００４０】
リーダによる制御を用いるという事実は、起こり得る海賊行為をより困難にする。
【００４１】
特に、チップのメモリ又はリーダの一方に含まれる参照シグネチャについてのファイル又はメモリのシグネチャを確認することもできるかもしれない。その場合、第１の事例についての欠点は、メモリにより含まれるデータは、製造の時点で知られなければならない（集積回路チップ製造マスクに含まれなければならない）点である。更に、この解決法では、スマートカード側を確認することになり、より信頼性が低い。第２の解決法については、これは、リーダが、受信する可能性のある全てのカードのシグネチャの表を持っていることを必要とし、実際には、リーダ側での、明らかなメモリ容量問題をもたらす。
【００４２】
異なるメモリの関数であるシグネチャ（レジスタ５の内容）は、それが選択されるサイズのワードを提供するのであれば、あらゆる動作方法で得られることができる。例えば、それはチェック・サム関数又はチョッピング関数（例えば、ＳＨＡ関数として知られ、ブルース・シュナイアーによる「暗号技術大全」（Applied Cryptography）、１９９６年出版（第２版、ワイリー（Wiley）社）、第４４２〜４４５頁に詳述されている関数）でもよい。シグネチャＳＩＧＮの計算は、例えば、２進ワードＳＩＧＮを計算するために考慮されるべき異なるメモリからの信号を受信するブロック７（ＣＡＬ）により行われる。ブロック７により行われる関数は、あらゆる組み合わせ、拡張、算術演算の、単独又は組み合わせでもよい。より一般的には、シグネチャ計算関数は任意の「自由衝突」関数でもよい。それは、入力ビットの変更が出力を変更するのに充分であるということである。図面の表示は機能的なものである。実際には、中央制御ユニットは、読取りと計算とをトリガし、クロック制御するために用いられることが好ましい。
【００４３】
本発明の利点は、本発明による量ｓの抽出が予測される長さの量又はそれを利用する認証方法及び／又は回路との互換性のある量を提供することができるのであれば、その実施に、従来の認証方法の変更を必要としない点である。
【００４４】
本発明のもう１つの利点は、メモリシグネチャを考慮することにより行われる認証検査は、起こり得る欠陥の性質を示さない点である。これは、起こり得る海賊行為によるプライベート量の検出をより困難にする。
【００４５】
本発明のもう１つの利点は、これでメモリ（特にプログラムメモリ）は、データの単独の読取りが侵害者に何も明かさないのであれば、それらの内容の変更に攻撃される危険を冒すことなく、集積回路の外側に配置されてもよくなったということである。実際、侵害者は、あらゆる変更がシグネチャにより検出されるので、この外部化を悪用することができなくなる。
【００４６】
図３は、本発明による、集積回路からプライベート量ｓを抽出するセル１’の第２の実施形態を示す。ここで、セル１’は、集積回路の製造に関連する物理パラメータネットワーク２０（ＰＰＮ）を含む。物理パラメータネットワーク２０は、本発明によるプライベート量ｓ０の発生の一部を担う多数の信号を提供する。
【００４７】
例えば電気パラメータを計測するあらゆる物理パラメータネットワークが用いられることができる。それは、例えば、トランジスタのしきい電圧の計測、抵抗の計測又は浮遊容量の計測、電流源により発生される電流の計測、時定数（例えばＲＣ回路）の計測、発振周波数の計測などであってもよい。これらの特徴は技術的及び製造過程のばらつきに影響されやすいため、考慮される電気パラメータは、製造に特有であり、その製造からもたらされる集積回路のシグネチャを形成することが考えられる。
【００４８】
電気パラメータの計測の例において、ネットワーク２０からくる信号は、アナログ−デジタル変換器２１（ＡＤＣ）によりデジタル信号に変換され、レジスタ２３に記憶される２進ワードＳＰ１を形成するためにマルチプレクサ２２（ＭＵＸ）により多重化されてもよい。よって、ワードＳＰ１は、技術及び製造過程のばらつきに影響されやすく、チップのハードウェアシグネチャを表す。
【００４９】
変換器２１及びマルチプレクサ２２は、これらが任意の要素であるため点線で示される。具体的には、変換器２１は、直接デジタルワードを提供する物理パラメータネットワークの実施形態では省略されてもよい。
【００５０】
ネットワーク２０により計測される電気パラメータは、常に同じでないことが好ましい。そうであれば、該ネットワークは、プログラムされることができる。それ（ネットワーク）は、レジスタ２４に記憶される２進ワードＭＰに基づいて各計測時にパラメータ化又は設定される。ワードＭＰは、集積回路チップに特有であり、１つ１つのカードを区別することができる。
【００５１】
物理パラメータの計測は、セル１’の制御ユニット２５（ＣＵ）からくる信号ＭＥＳにより開始される。ワードＳＰ１は、レジスタ２７に記憶される２進ワードＳＰ２も受信する、結合器２６（ＳＣ）へ提供される。回路２６の機能は、レジスタ４に記憶される秘密量ｓ０を提供するためにワードＳＰ１及びＳＰ２を組み合わせることである。実施の具体的な例として、結合器２６により行われる組み合わせは、以下のタイプであってもよい。
ｓ＝（（ＳＰ１−ＳＰ２）２＋（ＳＰ１＋ＳＰ２）２）２  ｍｏｄｕｌｏ  ｑ
ｑは、ｋビットを超える素数である。よって、数値ｓ０は、ワードＳＰ１及びＳＰ２から得られるｋビットのワードであり、該ワードＳＰ１及びＳＰ２は、それぞれＫ１及びＫ２ビットより大きい。ワードＳＰ１及びＳＰ２のビットの数値Ｋ１及びＫ２は等しいことが好ましい。これは、万一ワードｓ０の部分ＳＰ１及びＳＰ２が知られたとき起こり得る海賊行為に対して同じ難度を維持することを可能にする。
【００５２】
数値ＭＰのように、数値ＳＰ２は、カード毎に異なる。結合器２６は、データｓ０のサイズと０以外の数値とを保障する。カードに特有の量ＳＰ２の使用は、設定のために物理パラメータネットワーク２０に提供されるデータＭＰが何であるかに関係なく、プライベート鍵ｓ０が唯一のものであることを保障する。
【００５３】
物理パラメータネットワークの形成は従来のものであり、本発明の目的ではない。それは、例えば、並列及び／又は直列に連結された抵抗器及び／又は切り換え可能なコンデンサのネットワークでもよく、これらスイッチは、ネットワーク２０に届く設定信号ＭＰにより制御される。時間計測を用いる回路も用いられることができる。例えば、ＥＥＰＲＯＭタイプの読取り／書き込み時間が計測される。このタイプの物理パラメータネットワークの例は、米国特許第５，８１８，７３８号に詳述される。
【００５４】
セル１’はまた、図２のセル１のように、レジスタ５に含まれるシグネチャＳＩＧＮを有する量ｓ０の結合器３を含む。シグネチャＳＩＧＮはブロック７（ＣＡＬ）により計算される。図３は、セル１’の外部のメモリの内容の考慮を示す。しかし、ここでも、量ｓ０を含むレジスタ４の内容は、シグネチャに考慮されてもよい。
【００５５】
図３で示される好ましい実施形態によると、セル１’は更に、そのいくつかのレジスタのリセット回路２８（ＲＥＳ、リセット又はセット）を含む。回路２８は特に、レジスタ２及び４における量ｓ及びｓ０の存在を一時的にする機能を持つ。最適なセキュリティを保障するために、回路２８は、レジスタ２及び４だけでなく、ネットワーク２０から抽出される量ＳＰ１を含むレジスタ２３及びメモリのシグネチャＳＩＧＮを含むレジスタ５のリセットを制御する。言い換えると、プライベート量ｓ及び／又はその構成要素の寿命はその生成から設定される。
【００５６】
本発明の利点は、プライベート量の少なくとも一部を条件づけるために物理パラメータネットワーク及び／又はメモリのシグネチャの使用と、このプライベート量を記憶する記憶素子の一時的リセットの使用を組み合わせることにより、例えば視覚検査による、カードのプライベート量を知るという起こり得る海賊行為が回避される。
【００５７】
プライベート量ｓ０の取得を条件づけるパラメータＭＰ及びＭＰ２の組み合わせは、海賊行為をより困難にする。しかし、そのような組み合わせの使用は任意であることも述べておくべきだろう。例えば、回路２８は、プライベート量ｓの抽出をトリガする信号Ｓｔの到着で制御ユニット２５によりトリガされるクロックＣＬＫにより制御される。
【００５８】
コードがカードのユーザにより入力される場合に適用される本発明の実施形態によると、該コードは直接又は変更された方法で、コードＳＰ２を形成するためにレジスタ２７に記憶されてもよい。この場合、カードにコードＳＰ２が常時存在するのを回避するために回路２８はレジスタ２７もリセットしてもよい。
【００５９】
もちろん、本発明は、当業者なら容易に思い付くであろう様々な改変、変更、及び改良を有する見込みがある。本発明については、特殊な認証プロセスに関して詳述してきたが、このプロシージャがプライベート量の取得に具体的な制約（長さを除いて）をもたらさないならば、本発明は、想定される認証プロシージャが何であれ適用される。
【００６０】
例として、上記著書「暗号技術大全」第５１０〜５１２頁又は米国特許第４，９９５，０８２号の文献に詳述されるいわゆるＳＣＨＮＯＲＲプロトコルが用いられてもよい。
【００６１】
更に、参照される記憶レジスタは、記憶されるデータのタイプに従って、例えば、メモリ又はメモリ部分、揮発性又は不揮発性など、あらゆる適合する記憶素子により代用されてもよい。更に、これらの記憶素子への書き込み及び記憶素子からの読取りは、直列でも並列でもよい。
【００６２】
最後に、本発明の実施はハードウェアの例に関連して詳述されているが、その実用上の実施が以上に記される機能的な指示に基づいて当業者の技術範囲内であれば、ソフトウェアの手段で行われてもよい。
【図面の簡単な説明】
【００６３】
【図１】本発明が適用される、プライベート量が関与する集積回路認証方法をフローチャートで示す図である。
【図２】本発明によるプライベート量を抽出する回路の第１の実施形態をブロック図で概略的に示す図である。
【図３】本発明によるプライベート量を抽出する回路の第２の実施形態をブロック図で概略的に示す図である。
【符号の説明】
【００６４】
１、１’  セル
２、５、２３、２４、２７  レジスタ
３、２６  結合器
４、１０、１１、１２  メモリ
１９  コヒーレンステスト
２０  物理パラメータネットワーク
２１  アナログ−デジタル変換器
２２  マルチプレクサ
２５  制御ユニット
２８  リセット回路
【国際公開パンフレット】
2005503059.tif 000003
2005503059.tif 000004
2005503059.tif 000005
2005503059.tif 000006
2005503059.tif 000007
2005503059.tif 000008
2005503059.tif 000009
2005503059.tif 000010
2005503059.tif 000011
2005503059.tif 000012
2005503059.tif 000013
2005503059.tif 000014
2005503059.tif 000015
2005503059.tif 000016
2005503059.tif 000017
2005503059.tif 000018
2005503059.tif 000019
2005503059.tif 000020
2005503059.tif 000021
2005503059.tif 000022
【国際調査報告】
2005503059.tif 000023
2005503059.tif 000024
2005503059.tif 000025
2005503059.tif 000026
2005503059.tif 000027
2005503059.tif 000028