(57)【要約】  デジタル信号クロック同期に適合する周波数調整可能な発振器は、駆動信号を生成し、前記駆動信号の周波数を調整する電圧可変制御入力とを有する結晶発振器回路と、位相オフセット信号を生成する位相検知器回路と、前記位相オフセット信号に基づいて動作し、ＶＣＯ制御信号を生成するフィルターと、前記フィルターに作動的に結合され、前記ＶＣＯ制御信号に応答してアナログ制御周波数信号を生成する電圧制御発振器回路と、前記電圧制御周波数発振器回路と前記位相検知器回路の間に作動的に結合され、前記制御周波数信号に応答して低下周波数帰還信号を生成する分周器回路とを備えている。前記周波数調整可能な発振器は、更に、中央部と、台座の外側部から実質的に上方に、及び、実質的に下方に伸びる側壁を有する該外側部とを有する、該台座を含む両面パッケージを備える。前記上方に伸びる側壁と前記台座は、前記水晶共振器を収容し、電気的に接続するよう適合された第１キャビティを形成する。前記下方に伸びる側壁と前記台座が少なくとも一つの電子部品を収容し、電気的に接続するよう適合された第２キャビティを形成する。前記第１キャビティにカバーが結合され、前記水晶共振器を収容する独立環境を規定する。
2005509315.tif 000002
【特許請求の範囲】
【請求項１】
駆動信号を生成し、前記駆動信号の周波数を調整する電圧可変制御入力を有する結晶発振器回路であって、前記制御入力に応答するディスクリートのバラクターと、前記バラクターに作動的に結合されたＡＴカット水晶共振器と、前記水晶共振器にエネルギーを与える利得ステージとを含む、該結晶発振器回路と、
位相オフセット信号を生成する位相検知器回路と、
前記位相オフセット信号に基づいて動作し、ＶＣＯ制御信号を生成するフィルターと、
前記フィルターに作動的に結合され、前記ＶＣＯ制御信号に応答してアナログ制御周波数信号を生成する電圧制御発振器回路と、
前記電圧制御周波数発振器回路と前記位相検知器回路の間に作動的に結合され、前記制御周波数信号に応答して低下周波数帰還信号を生成する、事前選定された分周比を有する分周器回路と、
前記電圧制御発振器に作動的に結合され、前記制御周波数信号と実質的に同じ周波数を有するデジタル論理出力信号を生成する正弦波−論理レベル変換器回路とを備えるデジタル信号クロック同期に適合する周波数調整可能な発振器であって、
前記位相検知器回路は、前記帰還信号と前記駆動信号との位相差に従って前記位相オフセット信号を変化させるように前記帰還信号と前記駆動信号に応答することを特徴とする発振器。
【請求項２】
前記水晶共振器が基本モードで動作することを特徴とする請求項１に記載の発振器。
【請求項３】
前記水晶共振器が約１９．４４メガヘルツの周波数の基本モードで動作することを特徴とする請求項１に記載の発振器。
【請求項４】
前記水晶共振器が約１９．４４メガヘルツの周波数の基本モードで動作し、前記事前選定された分周比が約３２対１であることを特徴とする請求項１に記載の発振器。
【請求項５】
前記水晶共振器が約２０．８２８メガヘルツの周波数の基本モードで動作し、前記事前選定された分周比が約３２であることを特徴とする請求項１に記載の発振器。
【請求項６】
前記水晶共振器が約１９．４４メガヘルツの周波数の基本モードで動作し、前記事前選定された分周比が約３２対１であり、前記デジタル論理出力が約６２２，０１８キロヘルツから約６２２，１４２キロヘルツの範囲の制御可能な動作周波数を有することを特徴とする請求項１に記載の発振器。
【請求項７】
前記水晶共振器が約１９．４４メガヘルツの周波数の基本モードで動作し、前記事前選定された分周比が約３２対１であり、Ｖｃｏｎｔｒｏｌを前記電圧可変入力のＤＣ電圧レベルとして、約０．１５ボルトから約３．１５ボルトの範囲のＶｃｏｎｔｒｏｌ値に対して、前記デジタル論理出力が、次の２つの方程式間で規定される領域内の動作周波数を有することを特徴とする請求項１に記載の発振器。
ｆ１ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９４３０メガヘルツ
ｆ２ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９６７９メガヘルツ
【請求項８】
Ｖｃｏｎｔｒｏｌを前記電圧可変入力のＤＣ電圧レベルとして、約０．１５ボルトから約３．１５ボルトの範囲のＶｃｏｎｔｒｏｌ値に対して、次の２つの方程式間で規定される領域内の動作デジタル出力周波数を示すことを特徴とする請求項１に記載の発振器。
ｆ１ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９４３０メガヘルツ
ｆ２ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９６７９メガヘルツ
【請求項９】
コルピッツ結晶発振器の構成の結晶発振器回路を備えることを特徴とする請求項１に記載の発振器。
【請求項１０】
前記結晶発振器回路がピアス結晶発振器の構成であることを特徴とする請求項１に記載の発振器。
【請求項１１】
前記変換器回路が、正基準エミッタ結合論理（ＰＥＣＬ）に従う電圧レベルの前記デジタル出力信号を生成するように適合された差動受信器であることを特徴とする請求項１に記載の発振器。
【請求項１２】
前記変換器が差動ＥＣＬドライバであることを特徴とする請求項１に記載の発振器。
【請求項１３】
前記差動受信器が、１０Ｋ  ＰＥＣＬに従う電圧レベル間で発振するデジタル出力信号を生成するように適合されていることを特徴とする請求項１に記載の発振器。
【請求項１４】
前記差動受信器が、１００Ｋ  ＰＥＣＬに従う電圧レベル間で発振するデジタル出力信号を生成するように適合されていることを特徴とする請求項１に記載の発振器。
【請求項１５】
前記変換器回路が、トランジスター−トランジスター論理、エミッター結合論理、ＣＭＯＳ、ＭＯＳＦＥＴ、ＧａＡｓ電界効果、ＨＣＭＯＳ、ＭＥＳＦＥＴ、ＨＥＭＴ、ＰＨＥＭＴ、ＣＭＬ、及び、ＬＶＤＳを本質的に含む群から選ばれる半導体回路技術に従う電圧レベル間で発振するデジタル出力信号を生成するように適合されていることを特徴とする請求項１に記載の発振器。
【請求項１６】
次の要素が単一の半導体チップに集積されていることを特徴とする請求項１に記載の発振器。
−前記利得ステージ
−前記位相検知器回路
−前記電圧制御発振器回路、及び、
−前記分周器回路
【請求項１７】
前記電圧制御発振器回路がタンク副回路を含み、次の要素が単一の半導体チップに集積されていることを特徴とする請求項１に記載の発振器。
−前記利得ステージ
−前記位相検知器回路
−前記電圧制御発振器回路の前記タンク副回路以外の部分、及び、
−前記分周器回路
【請求項１８】
前記電圧制御発振器回路がタンク副回路、及び、差動増幅器副回路を含み、次の要素が単一の半導体チップに集積されていることを特徴とする請求項１に記載の発振器。
−前記利得ステージ
−前記位相検知器回路
−前記差動増幅器
−前記分周器回路
【請求項１９】
Ｖｃｏｎｔｒｏｌを前記電圧可変入力のＤＣ電圧レベルとして、約５０オームの負荷インピーダンスで摂氏約−３０度から約８０度の範囲の温度で測定した約０．１５ボルトから約３．１５ボルトの範囲のＶｃｏｎｔｒｏｌ値に対して、次の２つの方程式間で規定される領域内の動作デジタル出力周波数を示すことを特徴とする請求項１に記載の発振器。
ｆ１ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９４３０メガヘルツ
ｆ２ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９６７９メガヘルツ
【請求項２０】
Ｖｃｏｎｔｒｏｌを前記電圧可変入力のＤＣ電圧レベルとして、約０．１５ボルトから約３．１５ボルトの範囲のＶｃｏｎｔｒｏｌ値に対して、次の２つの方程式間で規定される領域内の動作周波数を前記デジタル出力について示し、１２ｋＨｚから２０ＭＨｚのバンド幅で測定した前記デジタル出力の動作ＲＭＳ位相ジッタが最大８ピコ秒であることを特徴とする請求項１に記載の発振器。
ｆ１ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９４３０メガヘルツ
ｆ２ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９６７９メガヘルツ
【請求項２１】
１２ｋＨｚから２０ＭＨｚのバンド幅で測定した前記デジタル出力の前記動作位相ジッタが最大１ピコ秒であることを特徴とする請求項２０に記載の発振器。
【請求項２２】
前記水晶共振器が約１９．４４メガヘルツの周波数の基本モードで動作し、前記事前選定された分周比が約３２対１であり、前記デジタル論理出力が約６２２，０１８キロヘルツから約６２２，１４２キロヘルツの範囲で選択可能であり、１０パーセント以下の優れた直線性を示すことを特徴とする請求項１に記載の発振器。
【請求項２３】
駆動信号を生成し、前記駆動信号の周波数を調整する電圧可変制御入力を有する結晶発振器回路であって、前記制御入力に応答する電圧可変容量要素と、前記バラクターに作動的に結合されたＡＴカット水晶共振器と、前記水晶共振器にエネルギーを与える利得ステージとを含み、前記水晶共振器が約１９．４４メガヘルツの基本周波数で共振するように適合された、該結晶発振器回路と、
位相オフセット信号を生成する位相検知器回路と、
前記位相オフセット信号に基づいて動作し、ＶＣＯ制御信号を生成するフィルターと、
前記フィルターに作動的に結合され、前記ＶＣＯ制御信号に応答してアナログ制御周波数信号を生成する電圧制御発振器回路と、
前記電圧制御周波数発振器回路と前記位相検知器回路の間に作動的に結合され、前記制御周波数信号に応答して低下周波数帰還信号を生成する、約３２：１の事前選定された分周比を有する分周器回路と、
前記電圧制御発振器に作動的に結合され、前記制御周波数信号と実質的に同じ周波数を有するデジタル出力信号を生成する正弦波−論理レベル変換器回路を備え、
前記位相検知器回路は、前記帰還信号と前記駆動信号との位相差に従って前記位相オフセット信号を変化させるように前記帰還信号と前記駆動信号に応答するるデジタル信号クロック同期に適合する周波数調整可能な発振器であって、
Ｖｃｏｎｔｒｏｌを前記電圧可変入力のＤＣ電圧レベルとして、約０．１５ボルトから約３．１５ボルトの範囲のＶｃｏｎｔｒｏｌ値に対して、次の２つの方程式間で規定される領域内の動作周波数を示すことを特徴とする発振器。
ｆ１ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９４３０メガヘルツ
ｆ２ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９６７９メガヘル
【請求項２４】
前記変換器回路が、正基準エミッタ結合論理（ＰＥＣＬ）／正エミッタ結合論理（ＰＥＣＬ）／に相補的に従う電圧レベルの前記デジタル出力信号を生成するように適合された差動受信器であることを特徴とする請求項２３に記載の発振器。
【請求項２５】
前記変換器が差動ＥＣＬドライバであることを特徴とする請求項２３に記載の発振器。
【請求項２６】
前記差動受信器が、１０Ｋ  ＰＥＣＬ、又は、１００Ｋ  ＰＥＣＬに従う電圧レベル間で発振するデジタル出力信号を生成するように適合されていることを特徴とする請求項２３に記載の発振器。
【請求項２７】
前記変換器回路が、トランジスター−トランジスター論理、エミッター結合論理、ＣＭＯＳ、ＭＯＳＦＥＴ、ＧａＡｓ電界効果、ＭＥＳＦＥＴ、ＨＥＭＴ、ＰＨＥＭＴ、ＬＶＤＳ、又は、ＣＭＬを本質的に含む群から選ばれる半導体回路技術に従う電圧レベル間で発振するデジタル出力信号を生成するように適合されていることを特徴とする請求項２３に記載の発振器。
【請求項２８】
次の要素が単一の半導体チップに集積されていることを特徴とする請求項２３に記載の発振器。
−前記利得ステージ
−前記位相検知器回路
−前記電圧制御発振器回路、及び、
−前記分周器回路
【請求項２９】
前記電圧制御発振器回路がタンク副回路を含み、次の要素が単一の半導体チップに集積されていることを特徴とする請求項２３に記載の発振器。
−前記利得ステージ
−前記位相検知器回路
−前記電圧制御発振器回路の前記タンク副回路以外の部分、及び、
−前記分周器回路
【請求項３０】
前記電圧制御発振器回路がタンク副回路、及び、差動増幅器副回路を含み、次の要素が単一の半導体チップに集積されていることを特徴とする請求項２３に記載の発振器。
−前記利得ステージ
−前記位相検知器回路
−前記差動増幅器
−前記分周器回路
【請求項３１】
前記電圧可変容量要素がディスクリートのバラクター部品であることを特徴とする請求項２３に記載の発振器。
【請求項３２】
前記電圧可変容量要素が切り替え可能なコンデンサーのバンクを含むことを特徴とする請求項２３に記載の発振器。
【請求項３３】
前記電圧可変容量要素が切り替え可能なチップ搭載されたバラクターのバンクを含むことを特徴とする請求項２３に記載の発振器。
【請求項３４】
制御入力を備え、当該制御入力に応答して可変容量負荷を提供する可変容量ユニットと、
共振器利得ステージと、
前記利得ステージ、及び、前記可変容量ユニットに作動的に結合されて駆動信号を生成する水晶共振器であって、前記制御入力により前記容量負荷、及び、前記駆動信号の周波数の調整が可能とされた該水晶振動器と、
位相オフセット信号を生成する位相検知器回路と、
前記位相オフセット信号に基づいて動作し、ＶＣＯ制御信号を生成するフィルターと、
前記フィルターに作動的に結合され、前記ＶＣＯ制御信号に応答してアナログ制御周波数信号を生成する電圧制御発振器回路と、
前記電圧制御周波数発振器回路と前記位相検知器回路の間に作動的に結合され、前記制御周波数信号に応答して低下周波数帰還信号を生成する分周器回路とを備えるデジタル信号クロック同期に適合する周波数調整可能な発振器であって、
前記位相検知器回路は、前記帰還信号と前記駆動信号との位相差に従って前記位相オフセット信号を変化させるように前記帰還信号と前記駆動信号に応答することを特徴とする発振器。
【請求項３５】
前記電圧制御発振器に作動的に結合され、前記制御周波数信号と実質的に同じ周波数を有するデジタル論理出力信号を生成する正弦波−論理レベル変換器回路を更に備えることを特徴とする請求項３４に記載の発振器。
【請求項３６】
前記可変容量回路が、温度補償ロジック部に作動的に結合されたチップ上に集積された可変容量副回路と、前記制御入力に作動的に結合されたディスクリートのバラクターとを備えることを特徴とする請求項３４に記載の発振器。
【請求項３７】
前記容量要素が切り替え可能なコンデンサーのバンクを含むことを特徴とする請求項３４に記載の発振器。
【請求項３８】
前記容量要素が切り替え可能なチップ搭載されたバラクターのバンクを含むことを特徴とする請求項２３に記載の発振器。
【請求項３９】
Ｖｃｏｎｔｒｏｌを前記電圧可変入力のＤＣ電圧レベルとして、約０．３ボルトから約３ボルトの範囲のＶｃｏｎｔｒｏｌ値に対して、次の２つの方程式間で規定される領域内の動作デジタル出力周波数を示すことを特徴とする請求項３４に記載の発振器。
ｆ１ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９４３０メガヘルツ
ｆ２ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９６７９メガヘルツ
【請求項４０】
温度センサーと、
前記温度センサーに作動的に結合され、容量調整を生成する温度補償ロジック部と、
制御入力を備え、当該制御入力に応答して可変容量負荷を提供する可変容量回路であって、前記容量調整に応答する該可変容量回路と、
共振器利得ステージと、
前記利得ステージ、及び、前記可変容量回路に作動的に結合されて駆動信号を生成する水晶共振器と、
位相オフセット信号を生成する位相検知器回路と、
前記位相オフセット信号に基づいて動作し、ＶＣＯ制御信号を生成するフィルターと、
前記フィルターに作動的に結合され、前記ＶＣＯ制御信号に応答してアナログ制御周波数信号を生成する電圧制御発振器回路と、
前記電圧制御周波数発振器回路と前記位相検知器回路の間に作動的に結合され、前記制御周波数信号に応答して低下周波数帰還信号を生成する、事前選定された分周比を有する分周器回路とを備えるデジタル信号クロック同期に適合する周波数調整可能な発振器であって、
前記位相検知器回路は、前記帰還信号と前記駆動信号との位相差に従って前記位相オフセット信号を変化させるように前記帰還信号と前記駆動信号に応答することを特徴とする発振器。
【請求項４１】
前記電圧制御発振器に作動的に結合され、前記制御周波数信号と実質的に同じ周波数を有するデジタル論理出力信号を生成する正弦波−論理レベル変換器回路を更に備えることを特徴とする請求項４０に記載の発振器。
【請求項４２】
前記可変容量回路は、前記水晶共振器に作動的に結合された可変容量回路と、前記水晶共振器に作動的に結合されたディスクリートのバラクターとを備え、前記可変容量回路は前記容量調整に応答し、前記ディスクリートのバラクターは前記制御入力を備えるとともに、その制御入力に応答することを特徴とする請求項４０に記載の発振器。
【請求項４３】
前記可変容量回路がディスクリートのバラクター部品を有することを特徴とする請求項４０に記載の発振器。
【請求項４４】
前記可変容量回路がチップ搭載された可変容量回路を含むことを特徴とする請求項４０に記載の発振器。
【請求項４５】
前記可変容量回路が切り替え可能なコンデンサーのバンクを含むことを特徴とする請求項４０に記載の発振器。
【請求項４６】
前記可変容量要素が切り替え可能なチップ搭載されたバラクターのバンクを含むことを特徴とする請求項４０に記載の発振器。
【請求項４７】
Ｖｃｏｎｔｒｏｌを前記電圧可変入力のＤＣ電圧レベルとして、約０．１５ボルトから約３．１５ボルトの範囲のＶｃｏｎｔｒｏｌ値に対して、摂氏約−３０度から約８５度の範囲の発振器の動作温度において、次の２つの方程式間で規定される領域内の動作デジタル出力周波数を示すことを特徴とする請求項１に記載の発振器。
ｆ１ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９４３０メガヘルツ
ｆ２ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９６７９メガヘルツ
【請求項４８】
水晶共振器を有し、動作温度に対して実質的に独立の発振周波数を有する駆動信号を提供する温度補償発振器モジュールと、
前記温度補償発振器モジュールの水晶共振器に作動的に結合され、可変容量負荷を提供するディスクリートのバラクターと、
前記ディスクリートのバラクターに作動的に結合された電圧可変制御入力と、
共振器利得ステージと、
前記利得ステージ、及び、前記電圧可変容量手段に作動的に結合されて駆動信号を生成する水晶共振器であって、前記電圧可変制御入力が前記容量負荷、及び、前記駆動信号の周波数を調整しうる、該水晶振動器と、
位相オフセット信号を生成する位相検知器回路と、
前記位相オフセット信号に基づいて動作し、ＶＣＯ制御信号を生成するフィルターと、
前記フィルターに作動的に結合され、前記ＶＣＯ制御信号に応答してアナログ制御周波数信号を生成する電圧制御発振器回路と、
前記電圧制御周波数発振器回路と前記位相検知器回路の間に作動的に結合され、前記制御周波数信号に応答して低下周波数帰還信号を生成する、事前選定された分周比を有する分周器回路とを備えるデジタル信号クロック同期に適合する周波数調整可能な発振器であって、
前記位相検知器回路は、前記帰還信号と前記駆動信号との位相差に従って前記位相オフセット信号を変化させるように前記帰還信号と前記駆動信号に応答することを特徴とする発振器。
【請求項４９】
前記電圧制御発振器に作動的に結合され、前記制御周波数信号と実質的に同じ周波数を有するデジタル論理出力信号を生成する正弦波−論理レベル変換器回路を更に備えることを特徴とする請求項４８に記載の発振器。
【請求項５０】
前記変換器回路が、正基準エミッタ結合論理（ＰＥＣＬ）に従う電圧レベルの前記デジタル出力信号を生成するように適合された差動受信器であることを特徴とする請求項４８に記載の発振器。
【請求項５１】
駆動信号を生成し、前記駆動信号の周波数を調整する電圧可変制御入力を有する結晶発振器回路であって、前記制御入力に応答する電圧可変容量要素と、前記電圧可変容量要素に作動的に結合されたＡＴカット水晶共振器と、前記水晶共振器にエネルギーを与える利得ステージとを含む、該結晶発振器回路と、
位相オフセット信号を生成する位相検知器回路と、
前記位相オフセット信号に基づいて動作し、ＶＣＯ制御信号を生成するフィルターと、
前記フィルターに作動的に結合され、前記ＶＣＯ制御信号に応答してアナログ制御周波数信号を生成する電圧制御発振器回路と、
前記電圧制御周波数発振器回路と前記位相検知器回路の間に作動的に結合され、前記制御周波数信号に応答して低下周波数帰還信号を生成する、事前選定された分周比を有する分周器回路とを備えるデジタル信号クロック同期に適合する周波数調整可能な発振器であって、
前記位相検知器回路は、前記帰還信号と前記駆動信号との位相差に従って前記位相オフセット信号を変化させるように前記帰還信号と前記駆動信号に応答し、
中央部と、台座の外側部から実質的に上方に、及び、実質的に下方に伸びる側壁を有する該外側部とを有する、該台座を含む両面パッケージであって、
前記上方に伸びる側壁と前記台座が、前記水晶共振器を収容し、電気的に接続するよう適合された第１キャビティを形成し、前記下方に伸びる側壁と前記台座が少なくとも一つの電子部品を収容し、電気的に接続するよう適合された第２キャビティを形成する、該両面パッケージと、
前記第１キャビティと結合し、前記水晶共振器を収容する気密環境を規定するカバーとを有することを特徴とする発振器。
【請求項５２】
前記電圧可変容量要素が前記第２キャビティに収容され、前記水晶共振器に作動的に結合されたディスクリートのバラクターを有することを特徴とする請求項５１に記載の発振器。
【請求項５３】
前記電圧制御発振器回路が第１キャビティに収容される電子部品上に存在することを特徴とする請求項５１に記載の発振器。
【請求項５４】
前記利得ステージ、前記位相検知器回路、電圧制御発振器回路、及び、前記分周器回路の要素が前記第２キャビティに収容されることを特徴とする請求項５１に記載の発振器。
【請求項５５】
次の要素が、前記第２キャビティに収容される単一の半導体チップに集積されていることを特徴とする請求項５１に記載の発振器。
−前記利得ステージ
−前記位相検知器回路
−前記電圧制御発振器回路、及び、
−前記分周器回路
【請求項５６】
前記第２キャビティに結合された積層基板を更に備えることを特徴とする請求項５１に記載の発振器。
【請求項５７】
前記台座が第２キャビティ面を有し、少なくとも一つの電子部品が前記第２キャビティ面上に搭載され、少なくとも一つの電子部品が前記積層基板上に搭載されていることを特徴とする請求項５６に記載の発振器。
【請求項５８】
前記積層基板が、側部胸壁を有することを特徴とする請求項５６に記載の発振器。
【請求項５９】
前記積層基板が、多層であり、埋め込まれたインダクターを有することを特徴とする請求項５６に記載の発振器。
【請求項６０】
前記第２キャビティに結合された印刷回路基板を更に備え、前記印刷回路基板は、少なくとも一つの電子部品を受容するキャビティ対向面と電子装置への電気的表面実装可能な接続を容易にするよう適合された複数の集積された接点を有する外方対向面とを有することを特徴とする請求項５１に記載の発振器。
【請求項６１】
前記ＡＴカット水晶共振器は、同調可能であり、前記第２キャビティは、同調のために前記共振器に電気的に結合された接点を含むことを特徴とする請求項５１に記載の発振器。
【請求項６２】
前記制御デジタル論理出力は、約６２２．０８メガヘルツの公称動作周波数と、少なくとも５０ｐｐｍの周波数制御範囲（Ａｂｓｏｌｕｔｅ  Ｐｕｌｌ  Ｒａｎｇｅ）を有することを特徴とする請求項５１に記載の発振器。
【請求項６３】
前記制御周波数信号は、約６４４．５３１メガヘルツの公称動作周波数と、少なくとも５０ｐｐｍの周波数制御範囲を有することを特徴とする請求項５１に記載の発振器。
【請求項６４】
前記制御周波数信号は、約６６６．５１４メガヘルツの公称動作周波数と、少なくとも５０ｐｐｍの周波数制御範囲を有することを特徴とする請求項５１に記載の発振器。
【請求項６５】
前記制御周波数信号は、約６６９．３２６メガヘルツの公称動作周波数と、少なくとも５０ｐｐｍの周波数制御範囲を有することを特徴とする請求項５１に記載の発振器。
【請求項６６】
前記電圧制御発振器に作動的に結合され、前記制御周波数信号と実質的に同じ周波数を有するデジタル出力信号を生成する正弦波−論理レベル変換器回路を更に備えることを特徴とする請求項５１に記載の発振器。
【請求項６７】
前記変換器回路が、正基準エミッタ結合論理（ＰＥＣＬ）に従う電圧レベルの前記デジタル出力信号を生成するように適合された差動受信器であることを特徴とする請求項６６に記載の発振器。
【請求項６８】
約５ミリメートル×約７ミリメートルの実質的に矩形の設置面を有することを特徴とする請求項５１に記載の発振器。
【請求項６９】
約４０平方ミリメートル未満の設置面を有することを特徴とする請求項５１に記載の発振器。
【請求項７０】
前記水晶共振器が基本モードで動作するよう構成されていることを特徴とする請求項５１に記載の発振器。
【請求項７１】
前記結晶発振器回路が、温度補償部を更に有することを特徴とする請求項５１に記載の発振器。
【請求項７２】
中央部と、台座の外側部から実質的に上方に、及び、実質的に下方に伸びる側壁を有する該外側部とを有する、該台座を含む両面パッケージであって、
前記上方に伸びる側壁と前記台座が、前記水晶共振器を収容し、電気的に接続するよう適合された第１キャビティを形成し、前記下方に伸びる側壁と前記台座が少なくとも一つの電子部品を収容し、電気的に接続するよう適合された第２キャビティを形成する、該両面パッケージと、
駆動信号を生成し、前記駆動信号の周波数を調整する電圧可変制御入力を有する結晶発振器回路であって、前記制御入力に応答する電圧可変容量要素と、前記第１キャビティに収容され、前記電圧可変容量要素に作動的に結合されたＡＴカット水晶共振器と、前記水晶共振器にエネルギーを与える利得ステージとを含む、該結晶発振器回路と、
位相オフセット信号を生成する位相検知器回路と、
前記位相オフセット信号に基づいて動作し、ＶＣＯ制御信号を生成するフィルターと、
前記フィルターに作動的に結合され、前記ＶＣＯ制御信号に応答してアナログ制御周波数信号を生成する電圧制御発振器回路と、
前記電圧制御周波数発振器回路と前記位相検知器回路の間に作動的に結合され、前記制御周波数信号に応答して低下周波数帰還信号を生成する、事前選定された分周比を有する分周器回路とを備えるデジタル信号クロック同期に適合する周波数調整可能な発振器であって、
前記位相検知器回路は、前記帰還信号と前記駆動信号との位相差に従って前記位相オフセット信号を変化させるように前記帰還信号と前記駆動信号に応答し、
前記電圧制御発振器に作動的に結合され、前記制御周波数信号と実質的に同じ周波数を有するデジタル出力信号を生成する正弦波−論理レベル変換器回路と、
前記第１キャビティと結合し、前記水晶共振器を収容する気密環境を規定するカバーとを有することを特徴とする発振器。
【請求項７３】
次の要素が前記第２キャビティに収容された単一の半導体チップに集積されていることを特徴とする請求項１に記載の発振器。
−前記利得ステージ
−前記位相検知器回路
−前記電圧制御発振器回路、及び、
−前記分周器回路
【請求項７４】
温度センサーと、
前記温度センサーに作動的に結合され、容量調整を生成する温度補償ロジック部と、
制御入力を備え、当該制御入力に応答して可変容量負荷を提供する可変容量回路であって、前記容量調整にも応答する該可変容量回路と、
共振器利得ステージと、
前記利得ステージ、及び、前記可変容量回路に作動的に結合されて駆動信号を生成する水晶共振器と、
位相オフセット信号を生成する位相検知器回路と、
前記位相オフセット信号に基づいて動作し、ＶＣＯ制御信号を生成するフィルターと、
前記フィルターに作動的に結合され、前記ＶＣＯ制御信号に応答してアナログ制御周波数信号を生成する電圧制御発振器回路と、
前記電圧制御周波数発振器回路と前記位相検知器回路の間に作動的に結合され、前記制御周波数信号に応答して低下周波数帰還信号を生成する、事前選定された分周比を有する分周器回路とを備えるデジタル信号クロック同期に適合する周波数調整可能な発振器であって、
前記位相検知器回路は、前記帰還信号と前記駆動信号との位相差に従って前記位相オフセット信号を変化させるように前記帰還信号と前記駆動信号に応答し、
中央部と、台座の外側部から実質的に上方に、及び、実質的に下方に伸びる側壁を有する該外側部とを有する、該台座を含む両面パッケージであって、
前記上方に伸びる側壁と前記台座が、前記水晶共振器を収容し、電気的に接続するよう適合された第１キャビティを形成し、前記下方に伸びる側壁と前記台座が少なくとも一つの電子部品を収容し、電気的に接続するよう適合された第２キャビティを形成する、該両面パッケージと、
前記第１キャビティと結合し、前記水晶共振器を収容する気密環境を規定するカバーとを有することを特徴とする発振器。
【請求項７５】
次の要素が前記第２キャビティに収容された単一の半導体チップに集積されていることを特徴とする請求項７４に記載の発振器。
−前記温度センサー
−前記温度補償ロジック部
−前記可変容量回路
−前記利得ステージ
−前記位相検知器回路
−前記電圧制御発振器回路、及び、
−前記分周器回路
【請求項７６】
前記第２キャビティに結合された積層基板を更に備えることを特徴とする請求項７４に記載の発振器。
【請求項７７】
前記第２キャビティに結合された印刷回路基板を更に備え、前記印刷回路基板のカバーが少なくとも一つの電子部品を収容するように適合されたキャビティ対向面と電子装置への電気的表面実装可能な接続を容易にするよう適合された複数の集積された接点を有する外方対向面とを有することを特徴とする請求項７４に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、「可制御結晶発振器」と題する２００１年４月９日に出願された出願番号０９／８２９，１２９の米国特許出願に関連し、電圧制御結晶発振器、特に、比較的高周波数の電圧制御結晶発振器のための低コストの回路構成に関する。
【背景技術】
【０００２】
大容量のデータネットワークは、低エラーでのデータ電送のために、信号中継器、及び、高感度の受信器を必要とする。シリアルデータ信号の復号化、及び／又は、明瞭な電送のためには、そのようなネットワークの要素は、そのデータ信号と同じ位相と周波数を有するデータタイミング信号を生成する要素を含む。タイミング信号を生成するこのステップは、「クロックリカバリー」と称されている。
【０００３】
データクロックリカバリーは、シリアルデータ信号のクロックレートに整合する開始点として働く比較的高精度の基準信号、及び、周波数調整のための回路を必要とする。高精度の基準信号を生成するために使用される技術のタイプ、コスト、品質は、ネットワークのアプリケーションのクラスによって異なる。据付型の大型設備の場合は、「原子」クロックが最良の基準信号源として働く場合がある。遠隔、又は、可動システムの場合は、特別に構成された水晶共振器を含む要素が使用されてきた。通信ネットワーク技術がローカルエリアネットワークやコンピュータワークステーションにより高いバンド幅の相互接続を提供するように進展するにつれて、より小さく、安価なクロックリカバリー技術の解決策の必要性が高まっている。
【特許文献１】米国特許第５９８７０８５号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
多くのクロックリカバリーのアプリケーションにおいて、基準信号生成器は、調整可能、即ち、制御可能であり、そして、正確に規定された動作曲線で動作する必要がある。この調整可能性の要求は、周波数制御範囲（ＡＰＲ／Ａｂｓｏｌｕｔｅ  Ｐｕｌｌ  Ｒａｎｇｅ）として規定されてきた。ＡＰＲは、周波数公差、周波数安定性、供給電圧、出力負荷、及び、時間（エージング）を含む広範囲の動作パラメータにわたる公称周波数（Ｆ０）からの制御可能な（±ｐｐｍで記述される）周波数偏差として規定される。クロックリカバリーは、最大、及び、最小のＡＰＲの双方を有する制御可能な発振器を必要とする場合がある。
【０００５】
現在必要とされる、例えば、５００ＭＨｚ以上のより高い周波数のアプリケーションには、標準的なＡＴカット結晶のようなより従来型の共振器技術では完全にはうまくいかない。ストレートブランクＡＴカット結晶の基本モードの認識されている上限は、７０ＭＨｚである。従って、必要とされるより高い周波数の基準信号を生成するために、何らかの方式の周波数逓倍を採用する必要がある。周波数逓倍により、位相ノイズ、ジッター、非線形性、長期安定性に対する回路感受性が増大する。
【０００６】
標準的な水晶／結晶共振器の代替として使用できるものに、表面弾性波（ＳＡＷ）共振器、及び、逆メサなどの特殊な結晶ブランク構成の使用が含まれる。これらの代替法は、より複雑な製造工程、従って、より高いコストを招来する。
【０００７】
データ信号のクロックリカバリー要素のコスト低減への取り組みは、アンダーソンへの米国特許第５９８７０８５号に記載されている。アンダーソン特許は、結晶ベースの基準クロックの要求を解消する目的で開発されたクロックリカバリー回路を記載している。しかし、アンダーソン特許は、目標周波数を特定せず、動作データも提供していない。
【０００８】
データ信号のクロックリカバリーのアプリケーションに適合する低コストの電圧制御結晶発振器が必要とされている。特に、従来の結晶共振器を利用した高周波数の電圧制御発振器が提供されることが望ましい。
【課題を解決するための手段】
【０００９】
デジタル信号のクロック同期への使用に適合する可制御発振器が提供される。この発振器は、駆動信号を生成する結晶発振器回路、位相検知器回路、低域通過ループフィルタ、電圧制御発振器（ＶＣＯ）回路、分周器回路、及び、正弦波−論理レベル変換器回路を含む。
【００１０】
結晶発振器回路は、駆動信号を生成し、この駆動信号の周波数を調整するための電圧可変制御入力を有する。結晶発振器回路は、さらに、制御入力に応答するディスクリートのバラクターなどの電圧可変容量要素、このバラクターに作動的に結合されたＡＴカット水晶共振器、及び、ディスクリートバラクターにエネルギーを与える利得ステージを含む。
【００１１】
位相検知器副回路は、位相オフセット信号を生成するよう構成されている。ループフィルタは、位相オフセット信号に基づいて、電圧制御発振器（ＶＣＯ）副回路に受信される制御電圧を生成するように動作する。電圧制御発振器（ＶＣＯ）回路は、ループフィルタに作動的に結合され、制御電圧に応答してアナログ制御周波数信号を生成する。
【００１２】
分周器回路は、事前選定可能な分周比を有し、電圧制御周波数発振器回路と位相検知器回路の間に作動的に結合される。分周器は、制御周波数信号に応答して低減された周波数の帰還信号を生成する。位相検知器回路は、帰還信号と駆動信号に応答して、帰還信号と駆動信号の間の位相差に応じて位相オフセット信号を変化させる。
【００１３】
この発振器は、また、電圧制御発振器（ＶＣＯ）と作動的に結合され、制御周波数信号と実質的に同じ周波数を有するデジタル（或いは、論理レベル）の出力信号を生成する正弦波−論理レベル変換器副回路を含む。
【００１４】
好ましい実施例では、ＡＴカット共振器は、約１９．４４メガヘルツの基本モードで共振するよう構成され、分周器副回路は、約３２：１の事前選定された分周比を有し、この発振器は、Ｖｃｏｎｔｒｏｌを電圧可変入力のＤＣ電圧レベルとして、約０．１５ボルトから約３．１５ボルトの範囲のＶｃｏｎｔｒｏｌ値に対して、次の２つの方程式間に規定される領域内の動作周波数を示す。
ｆ１ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９４３０メガヘルツ
ｆ２ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９６７９メガヘルツ
【００１５】
本発明のパッケージ化された発振器の実施例は、更に、中央部と、台座の外側部分から実質的に上方、及び、実質的に下方に伸びた側壁を有する当該外側部分とを備える当該台座を含む両面パッケージを有する。上方に伸びた側壁と台座は、水晶共振器を受容し、電気的に接続させるように構成された第１キャビティを形成する。下方に伸びた側壁と台座は、少なくとも一つの電子部品を収容し、電気的に接続させる第２キャビティを形成する。カバーが第１キャビティと組み合わされて水晶共振器を収容する気密環境を規定する。
【００１６】
パッケージ化された発振器は、第２キャビティと組み合わされた積層基板を含む。パッケージの台座は、第２キャビティ面上に少なくとも一つの電子部品が搭載された当該第２キャビティ面を有する。積層基板カバーは、少なくとも一つの電子部品を収容するキャビティ対向面と、表面実装を容易にする端子を含む外方対向面を有する。
【００１７】
本発明の他の実施例は、温度依存性が低減された周波数調整可能な発振器である。周波数調整可能な発振器は、位相オフセット信号を生成する位相検知器回路と、位相オフセット信号に基づいて動作し、ＶＣＯ制御信号を生成するループフィルタと、このフィルタに作動的に結合され、ＶＣＯ制御信号に応答してアナログ制御周波数信号を生成する電圧制御発振器回路と、電圧制御周波数発振器回路と位相検知器回路の間に作動的に結合され、制御周波数信号に応答して低減された周波数の帰還信号を生成する分周器回路とを有する。
【００１８】
位相検知器回路は、帰還信号と駆動信号に応答して、帰還信号と駆動信号との間の位相差に応じて位相オフセット信号を変化させる。駆動信号は、共振器利得ステージと可変容量回路に作動的に結合された水晶共振器により生成される。可変容量回路は、温度補償ロジック、温度センサー、及び、制御入力に結合される。温度補償ロジックは、温度変化に応答して容量調整を生成し、温度により引き起こされる周波数変化を抑止する。可変容量回路を介して、制御入力は、駆動周波数の正確な外部制御を行うために、共振器の容量負荷の変化を生じさせる。
【００１９】
後述の、本発明の好ましい実施例についての記述、図面、及び、添付の請求の範囲からより明らかになるように、他にも本発明の利点、及び、特徴が存在する。
【発明を実施するための最良の形態】
【００２０】
本発明は、多くの異なる形態の実施例により変化するが、この明細書及び添付の図面は、本発明の例として好ましい形態のみを記載している。しかし、本発明は、そのように記載された実施例に限定されるものではない。本発明の範囲は、添付の特許請求の範囲により特定される。
【００２１】
図面において、単一のブロックやセルは、集合的に単一の機能を実行するいくつかの個々の要素及び／又は回路を示す場合がある。同様に、単一の線は、特定の動作を実行するためのいくつかの信号又はエネルギーの伝達経路を示す場合がある。
【００２２】
図１を参照すれば、周波数可制御発振器１０は、結晶発振器回路１２、位相検知器１４、ループフィルタ１６、電圧制御発振器（ＶＣＯ）回路１８、分周器回路２０、及び、正弦波−論理レベル変換器回路２２を有している。
【００２３】
結晶発振器回路１０は、利得ステージ要素２６、及び、可変容量要素２８に作動的に結合された水晶共振器２４を有している。ピアス（Ｐｉｅｒｃｅ）、コルピッツ（Ｃｏｌｐｉｔｔｓ）、ハートレイ（Ｈａｒｔｌｅｙ）、クラップ（Ｃｌａｐｐ）、ドリスコール（Ｄｒｉｓｃｏｌｌ）、セイラー（Ｓｅｉｌｅｒ）、バトラー（Ｂｕｔｌｅｒ）、及び、ミラー（Ｍｉｌｌｅｒ）の称呼で参照されるものを含めて、多様な結晶発振器回路の構成が使用でき、現状では、コルピッツが好ましい。電圧可変容量要素２８は、ＤＣ電圧可変制御入力３０の変化に応答して容量を変化させる。入力３０に行われる電圧変化により、発振器回路の容量負荷、及び、図１において３２の符号で示される出力駆動信号の周波数が調整される。
【００２４】
入力３０は、好ましくは電圧可変である。また、制御入力として考えられるものに、公知のデジタル−アナログ変換器によりアナログ電圧信号に変換されるデジタル数（或いは、等価な）入力がある。
【００２５】
電圧可変容量要素２８は、他の電圧制御可変容量機構も考えられるが、好ましくは、ディスクリートの可変容量ダイオード（即ち、バラクター、又は、バラクターダイオード）である。チップ上への集積度が増大された実施例では、可変容量要素２８は、並列に構成され、制御ロジックに結合されて制御電圧に応答して選択的にコンデンサーを駆動する１以上のトランジスター切り替え可能なコンデンサーの１以上のバンクを含む。或いは、可変容量要素２８は、トランジスター切り替え可能なチップ搭載型バラクター素子、又は、コンデンサーの組み合わせの一以上のバンク、及び、制御電圧に応答して集積されたバラクター、及び、コンデンサーを選択的に駆動する制御ロジックを含む。温度補償型結晶発振器に適合するチップ搭載型の可変容量を提供する回路は、本発明と矛盾しない限りにおいて、ともに参照により本明細書に組み込まれる、コーネルらに発行された米国特許第４８２７２２６号、及び、コールらに発行された米国特許第５９９４９７０号に記載されている。
【００２６】
水晶共振器２４は、好ましくは、約６ピコファラドから約１４ピコファラドの範囲の負荷に対して約１９．４４１９４ＭＨｚから約２０．８２８ＭＨｚの範囲の周波数の基本モードで共振するよう構成された低コストのＡＴカット結晶である。それぞれ１０ピコファラドの負荷に対して約１９．４４ＭＨｚ、又は、約２０．８２８ＭＨｚで共振するように構成された結晶が好ましい。比較的低い容量負荷に適合された結晶が、広い範囲での周波数制御を可能にするために好ましい。
【００２７】
駆動信号３２は、位相検知器（又は、位相比較器）回路１４に受信され、分周器回路２０からの低下周波数帰還３４信号と比較される。位相検知器１４は、低下周波数帰還信号３４と駆動信号３２の間の位相差に比例するレベルのＤＣ電圧を有する位相オフセット信号３６を生成する。
【００２８】
より詳細には、位相検知器１４は、低下周波数帰還信号３４と駆動信号３２の間の位相差に比例するパルスを生成する回路要素を含む。このパルスは、（別途図示されない）チャージポンプにより集積されて、電圧制御発振器（ＶＣＯ）１８を制御するための、対応するＤＣ電圧可変信号に変換される。多様な位相検知器回路の構成が本発明に適合する。例示的な位相検知器回路、及び、構成の詳細が、「モノリシック  位相同期ループ、及び、クロックリカバリー回路：理論と設計  ベザド  ラザビック編集  １９９６年」（Ｍｏｎｏｌｉｔｈｉｃ  Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ＆Ｃｌｏｃｋ  Ｒｅｃｏｖｅｒｙ  Ｃｉｒｃｕｉｔｓ：Ｔｈｅｏｒｙ  ａｎｄ  Ｄｅｓｉｇｎ，Ｂｅｈｚａｄ  Ｒａｓａｖｉｃ  ｅｄ．，  ＩＥＥＥ（１９９６））に記載されている。
【００２９】
好ましい位相検知器回路は、「デジタル位相／周波数検知器」、或いは、「デジタル３状態比較器」と称されている構成のフリップフロップを採用する。この構成は、その出力がＮＡＮＤゲートに接続された２つのＤフリップフロップを有し、そして、そのＮＡＮＤは、各フリップフロップのリセットに接続される。フリップフロップの出力は、また、チャージポンプの入力に接続される。各フリップフロップの出力信号は、フリップフロップの入力周波数に関連する周波数の一連のパルスである。両フリップフロップの入力が同じ場合は、その信号は周波数及び位相がともに同期している。これらが異なる場合には、これらは、ループフィルタを充電し、或いは、放電することになるチャージポンプに信号を提供し、或いは、チャージポンプを高インピーダンス状態にし、これにより、ループフィルタのチャージが維持される。
【００３０】
（別途図示されない）チャージポンプは、１つがループフィルタ１６を充電し、１つがループフィルタ１６を放電させる、２つのトランジスタを有する。チャージポンプの入力は、上述のフリップフロップの出力である。両増幅器入力がローである場合には、増幅器は高インピーダンス状態に移行し、これによりループフィルタの充電が維持される。
【００３１】
発振器１０は、位相検知器１４と、電圧制御発振器（ＶＣＯ）１８の間に作動的に結合され、ＶＣＯ制御信号から高周波成分を除去するためのループフィルタ１６を有する。
【００３２】
電圧制御発振器（ＶＣＯ）１８は、フィルターされたＶＣＯ制御信号３８のＤＣ電圧レベルの変化に応答し、アナログ制御周波数信号４０を出力する。ループフィルタ１６は、位相検知器１４から受信したパルスを集積し、ＶＣＯ制御信号３８の制御電圧を生成するように働く。多様な回路構成が、ＶＣＯを提供するのに適合している。例示的な高周波数適応型ＶＣＯ回路、及び、構成の詳細が、「ＲＦ回路設計、理論と応用／ルーディッヒ．Ｒ、Ｐ．ブレッコ著  プレンティスホール社  ２０００年」（ＲＦ  Ｃｉｒｃｕｉｔ  Ｄｅｓｉｇｎ，Ｔｈｅｏｒｙ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ，Ｌｕｄｗｉｇ，Ｒ．  ａｎｄ  Ｐ．Ｂｒｅｔｃｈｋｏ，Ｐｒｅｎｔｉｃｅ  Ｈａｌｌ（２０００））に記載されている。現状で好ましいものは、ベースとコレクターが交差接続されて正帰還と３６０度の位相シフトをもたらす同調差動増幅器である。この同調副回路は、コレクター中に位置し、内部バラクターと、好ましくは、外部のインダクタンスを提供するタンク回路４２を有する。外部タンク回路４２は、また、ＶＣＯにＤＣバイアスを印加する。ここで好ましいのは、ＶＣＯ制御入力が出力周波数に逆相関するように内部バラクターダイオードの構成である。
【００３３】
アナログ制御周波数信号４０は、位相／周波数の駆動信号３２との比較が行われる前に、分周器副回路２０を通過する。分周器２０は、対応する低下周波数帰還信号３４を生成する。分周器２０は、位相検知器１４が水晶共振器２４の基本モード周波数の範囲の周波数の発振信号で動作することを可能にする。
【００３４】
多様な回路構成が分周器２０の提供に適合するが、好ましい分周器回路の構成は、分周比を事前選定するための論理選択入力を有する一連のフリップフロップを使用する。
【００３５】
発振器１０は、好ましくは、アナログ（即ち、正弦波の）制御周波数信号４０をデジタル（或いは、論理レベルの）出力信号４４に変換する変換器副回路２２を有する。変換器副回路２２は、好ましくは、１０Ｋ或いは１００Ｋの正エミッタ結合論理（ＰＥＣＬ）とも呼ばれる、正基準エミッタ結合論理（ＰＥＣＬ）に準拠する電圧レベルのデジタル出力信号を提供する差動受信器（即ち、差動ＥＣＬドライバ）である。トランジスター−トランジスター論理回路、エミッター結合論理、ＣＭＯＳ、ＭＯＳＦＥＴ、ＧａＡｓ電界効果、ＭＥＳＦＥＴ、ＨＥＭＴ、或いは、ＰＨＥＭＴ、ＣＭＬ、及び、ＬＶＤＳを本質的に含む群から選ばれる半導体回路技術に準拠した電圧レベル間で発振する信号を含め、他のデジタルの論理レベル出力の標準が考えられる。
【００３６】
図１において参照番号４６で特定される輪郭線は、どの回路要素が好ましくは単一の半導体チップモジュールに集積されるかを示している。好ましくは、チップ搭載されないものは、水晶共振器２４、及び、電圧可変容量２８、ループフィルター１６、及び、ＶＣＯタンク回路４２の回路要素である。正弦波−論理レベル変換器２２の回路要素は、集積回路半導体技術（即ち、チップ）を使用して実現されるが、変換器２２は、以下述べるように、デジタル出力の標準の設定や、電源供給電圧の変更により大きい柔軟性を与えるために、モジュール４６から分離されている。
【００３７】
本発明の可制御発振器は、比較的高い周波数での動作に特に適合している。例えば、図１の回路は、６２２．０８、６４４．５３１、６６６．５１４、及び、６６６．３２６メガヘルツの公称動作周波数において、少なくとも±５０ｐｐｍの周波数制御範囲（ＡＰＲ）、約５ピコ秒未満の出力ＲＭＳ位相ジッタを示す発振器を提供するのに特に適合している。
【００３８】
周波数制御範囲（ＡＰＲ）は、周波数公差、周波数安定性、供給電圧、出力負荷、温度、及び、時間（エージング）を含む広範囲の動作パラメータにわたる公称周波数（Ｆ０）からの制御可能な（±ｐｐｍで記述される）周波数偏差として規定される。ある範囲の温度に晒された出力周波数の制御性は、ＡＰＲの規定の重要な一側面である。ＡＰＲ設定において、摂氏−４０〜８０度は、温度感受性の試験として認められた温度範囲である。
【００３９】
実施例
本発明の実施例に従って１バッチの可制御結晶発振器１１０を作製した。作製されたサンプルの簡略化された回路概要が図２に示されている。
【００４０】
図２は、次の副回路、即ち、結晶発振器１１２、位相検知器１１４、ループフィルタ１１６、電圧制御発振器（ＶＣＯ）１１８、分周器１２０、及び、正弦波−論理レベル変換器１２２を示している。好ましいチップ集積レベルによれば、位相検知器回路１１４、分周器１２０、及び、結晶発振器回路１１２とＶＣＯ１１８の一部がチップモジュール１４６に組み込まれている。現在好ましいチップモジュールは、ＲＦマイクロデバイス社（ノースキャロライナ州グリーンズボロー）から「ＲＦ２５１４」の品番で購入でき、この例で使用されている。
【００４１】
結晶発振器回路１１２は、コルピッツの構成であり、チップ搭載要素１４８、パッケージの結晶モジュール１２４、及び、ディスクリートのバラクター１２８を有している。ディスクリートバラクター１２８と並列に配置されているのは、全体的な負荷容量を適切な範囲で設定するための固定コンデンサー１２９（Ｃ１５）である。バラクター１２８のバイアスＤＣ電圧は、制御入力１３０により設定される。コルピッツの構成によれば、結晶発振器回路１１２は、コンデンサー１５２（Ｃ２）を備える帰還ループ１５０を有する。
【００４２】
結晶共振器１２４は、表面実装型であり、ＣＴＳワイヤレス部品社（イリノイ州ブルーミングデール）から品番ＡＴＸＮ６０３４Ａで購入できるタイプのものであり、１０ピコファラドの負荷の下で１９．４４ＭＨｚで共振するようにされている。
【００４３】
結晶発振器回路１１２は、チップ搭載された位相検知器１１４に基準出力１３２を供給する。チップモジュール１４６は、ループフィルタ１１６への接続部１５４（ＬＯＯＰ＿ＦＬＴ）を有する。ループフィルタ１１６は、位相検知器回路１１４からの周波数オフセット信号１３６を受信し集積する。ループフィルタ１１６は、コンデンサー１５６（Ｃ１１）、１５８（Ｃ１２）、及び、抵抗１６０（Ｒ６）を有する。
【００４４】
ループフィルタ１１６は、チップ搭載された部品、及び、ディスクリートの部品を有する電圧制御発振器回路１１８にＶＣＯ制御信号１３８を供給する。チップ搭載されないことが好ましいのは、タンク回路１４２を形成するディスクリート部品である、モジュール１４６の１６８（ＲＥＳＮＴＲ＋）と１７０（ＲＥＳＮＴＲ−）を通して接続される３つのインダクター１６２（Ｌ２）、１６４（Ｌ３）、１６５（Ｌ４）、及び、コンデンサー１６６（Ｃ１４）である。可変インダクター１７２は、様々なＶＣＯ部品の不可避的な偏差を相殺するようにＶＣＯ出力の中心周波数を同調（或いは、「調整」）することを可能にする。可変インダクター１７２は、好ましくは、「レーザーパドル」とも呼ばれる電送線のマイクロストリップ（ＭＳ１）の形態を取る。モジュール１４６のＶＣＯ回路１１８は、抵抗１７６（Ｒ８）との接続部１７４を介してタンク回路１４２を通してバイアス電圧を受信する。
ＶＣＯ回路１１８は、モジュール１４６において参照番号１４０でシンボリックに示される制御周波数信号に応答して独立制御周波数信号１４１（ＴＸ＿ＯＵＴ）を供給するチップ搭載された出力増幅器１７８を有する。
【００４５】
分周器１２０は、制御周波数信号１４０を受信し、低下周波数帰還信号１３４を供給する。分周器１２０の分周比は、論理入力１８０（ＤＩＶ＿ＣＴＲＬ）を設定することで事前選定される。この例では、図示されるように、入力１８０は、分周比３２：１にモジュール１４６を設定するために、論理ローレベルを生成するようにグランドに接続されている。
【００４６】
回路１１０は、正弦波出力信号１４１を受信する差動受信器の形態の正弦波−論理レベル変換器１２２を有する。好ましい差動受信器は、マイクレル半導体社（Ｍｉｃｒｅｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  カリフォルニア州サンジョゼ）から品番「ＳＹ１０ＥＰ１６Ｖ」の品番で購入でき、この実施例で使用されている。他に好ましいものとして、アリゾナマイクロテック社（アリゾナ州メサ）から品番「ＡＺ１００ＬＶＥＬ１６」で購入できるチップモジュールがある。差動受信器モジュール１２２は、１０Ｋの正エミッタ結合論理（ＰＥＣＬ）に従うデジタル出力信号を供給し、論理ゼロが約１．４９ボルトから約１．６８ボルトの範囲であり、論理１が約２．２８ボルトから約２．４２ボルトの範囲である。これらの出力レベルは、モジュール１２２への供給電圧が約３．３ボルトのときに実現される。ＰＥＣＬ出力は、相補的であって、２つの端子１４４Ａ（Ｑ＿ＯＵＴＯＵＴ）、１４４Ｂ（／Ｑ＿ＯＵＴＯＵＴ）を必要とする。
【００４７】
周波数可制御発振器１１０は、好ましいレベルの回路集積度を呈する。電圧制御発振器（ＶＣＯ）１１８が集積されていないタンク回路１４２を含んでいる回路集積の構成は、特別の利点を有する。他に好ましくはチップ搭載されないものは、ループフィルタ１１６及びバラクター１２８を形成する回路要素である。
【００４８】
モジュール１４６は、まだ説明されていないピン接続部として、ＧＮＤ１、ＧＮＤ２、ＧＮＤ３、ＰＤ、ＶＣＣ１、ＶＣＣ２、ＭＯＤ  ＩＮ、ＶＲＥＦ、ＬＤ＿ＦＬＴを有する。ＧＮＤ１及びＧＮＤ３は、モジュール１４６のアナログ部品により使用されるグランド接続部である。ＧＮＤ２は、位相検知器及び同期回路のデジタル素子に使用されるグランド接続である。ＰＤは、ＤＣ電圧のオン−オフスイッチである。ＶＣＣ１は、増幅器１７８のＤＣバイアスである。ＶＣＣ２は、ＶＣＯ１１８へのＤＣバイアス入力接続である。ＭＯＤ  ＩＮは、発振器１１０では使用されない。ＶＲＥＦは、高Ｑフィルタを提供する実施例以外では使用されない。ＬＤ＿ＦＬＴは、位相検知器回路のためのディスクリートフィルタの接続である。
【００４９】
無線周波数（ＲＦ）の信号を有する要素のための回路及びパッケージデザインは、トランジスターや電送線などの近くの回路素子からピックアップされる場合がある寄生信号を抑制するための多くのバイパスコンデンサーを含む。発振器１１０は、Ｃ３、Ｃ４、Ｃ５、Ｃ８、Ｃ９、Ｃ６、Ｃ１０、Ｃ１３などのフィルタコンデンサーを含む。図３は、図２で示される回路を実現するためにこの実施例で使用された回路基板レイアウトである。図３のレイアウトは、発振器１１０を、約１４ｍｍ長（符号１８６）、約９．３ｍｍ幅（符号１８８）で、高さがせいぜい約２．４ｍｍの寸法を有する表面実装或いはピンパッケージで提供することを可能にする。パッケージの形態では、可制御発振器１１０は、図２にも全て特定されている可変電圧制御入力１３０（ＶＣ）、ＤＣ電源入力１８２（ＶＣＣ）、デジタル出力１４４Ａ（ＯＵＴ）、１４４Ｂ（／ＯＵＴ）、及び、オン−オフスイッチ接続部１８４（Ｅ／Ｄ）のための接続部を有する。
【００５０】
接続部１８４（Ｅ／Ｄ）は、モジュール１４６の端子ＰＤに結合されている。この好ましい実施例では、パッケージの最小高さの限界は、回路基板の厚みと結晶副パッケージ１２４により支配される。この例の可制御結晶発振器１１０は、本発明の特に好ましい実施例である。可制御結晶発振器１１０は、帰還信号１４０を３２で分割するよう事前設定された分周器回路１２０とともに、１９．４４ＭＨｚの基本モードで動作するように構成されたＡＴカット結晶副パッケージ１２４を含む。図２の選定された回路要素の仕様が下の表１に示されている。
【表１】
2005509315.tif 000003
【００５１】
可制御結晶発振器１１０の動作特性が電圧可変制御入力１２４の電圧範囲に渡って測定された。その結果が下の表２に示されている。
【００５２】
【表２】
2005509315.tif 000004
上記のデータは、負荷インピーダンス５０オームで、制御されない（ただし、実質的に室温の）温度下で、アジレントテクノロジー社（カリフォルニア州パロアルト）から購入できるＨＰ４３９６Ａネットワーク／スペクトラム分析器を使用して記録された。図３は、このデータをプロットしたもので、比較的線形の動作関係を示す。図３、表２から分かるように、出力動作周波数は、約６２２，０１８キロヘルツから約６２２，１４２キロヘルツの範囲で選択可能である。同様に、（１４４における）出力周波数の（１３０における）制御入力電圧に対する挙動は、非線形性が約１０パーセント以下の最良の直線性を示す。
【００５３】
試験結果は、Ｖｃｏｎｔｒｏｌを電圧可変入力のＤＣ電圧レベルとして、約０．１５ボルトから約３．１５ボルトの範囲のＶｃｏｎｔｒｏｌ値に対して、可制御発振器１１０の動作デジタル出力周波数が、次の２つの方程式間で規定される領域にある点において特徴付けられる。
ｆ１ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９４３０メガヘルツ
ｆ２ｏｕｔｐｕｔ＝０．０４５２６（Ｖｃｏｎｔｒｏｌ）＋６２１．９６７９メガヘルツ
【００５４】
図４は、ｆ１ｏｕｔｐｕｔ、ｆ２ｏｕｔｐｕｔのプロットを含む。追加的な試験結果が、次の表３に纏められている
【表３】
2005509315.tif 000005
【００５５】
ＰＥＣＬ出力に対する上昇及び／又は下降時間は、約４００ピコ秒を越えなかった。
【００５６】
周波数可制御発振器１１０は、例えば、約３．３ボルトの同じＤＣ電圧レベルで、モジュール１４６と正弦波−論理レベル変換器１２２の双方にエネルギーを与えるように、作動的に、かつ、共通に結合された供給ＤＣ電源入力１８２（ＶＣＣ）を有する。代替実施例では、共通電圧供給を介してモジュール１４６と変換器１２２に異なる電圧レベルで電力供給することを可能にするＤＣ−ＤＣレギュレーターを含む。例えば、供給ＤＣ入力１８２（ＶＣＣ）が約５ボルトであって、変換器１２２は約５ボルトで、モジュール１４６は約３．３ボルトで、５ボルトのサプライ入力で動作するレギュレーターを介して電力供給される。
【００５７】
この発明は、発振の設計において、いくつかの重要な特徴を提供する。本発明の発振器は、低コストの在来型の水晶共振器を使用して、電圧調整可能な、比較的高い周波数（＞５００ＭＨｚ）のデジタル出力信号を提供する。全体のパッケージサイズは、集積回路とディスクリート部品の特性を高めた成果の組み合わせにより低減される。
【００５８】
温度トレランスが高められた代替実施例
図５に概略的に図示されているのは、動作温度の変化に対するトレランス（耐性、許容度）が高められた発振器２１０である。水晶の結晶の発振周波数は温度に依存し、一般的にその感受性は、結晶カットや結晶品質によって変化する。本発明の好ましい実施例は、結晶発振器回路を温度効果を修正するようにデジタルに校正できるように、温度補償部を含んでいる。
【００５９】
図５を参照すれば、周波数可制御発振器２１０は、温度センサー２０３、温度補償ロジック部２０５、可変容量回路２０７、共振器利得ステージ２２６、水晶共振器１２４、位相検知器回路２１４、ループフィルタ２１６、電圧制御発振器（ＶＣＯ）回路２１８、分周器回路２０、及び、正弦波−論理レベル変換器回路２２２を有する。
【００６０】
水晶共振器２２４は、利得ステージ２２６により発振のためのエネルギーを与えられる。この水晶共振器に基づく発振の周波数は、全体の無効／容量負荷を調整する可変容量回路２０７により調整可能である。可変容量回路２０７は、温度補償ロジック部２０５により生成される容量調整信号２０８及び外部周波数制御のための制御入力２３０の２つの調整信号に応答する。
【００６１】
可変容量副回路２２８は、（発振器１０についての）可変容量要素２８に関して上述したと同様に、制御入力２３０に作動的に結合された少なくとも一つのディスクリートの可変容量ダイオード（即ち、バラクター）と、並列回路構成のトランジスタ切り替え可能なコンデンサーとチップ搭載されたバラクターのバンクの形態の第２の可変容量要素を好ましくは含む。第２の可変容量要素は、容量調整信号２０８に応答する。
【００６２】
可変容量回路２２８の他の構成も考えられる。チップ上への集積度を増大させた場合には、各制御信号からの所望の容量調整を合成するために、割り当て論理とともに、制御入力と容量調整２０８の双方が、トランジスタ切り替え可能なコンデンサー及び／又はトランジスタ切り替え可能なチップ搭載されたバラクターのバンクにより提供される。
【００６３】
容量調整信号２０８は、温度センサー２０３を備える温度補償ロジック部２０５により生成される。温度補償ロジック部２０５は、水晶共振器２２４の温度依存性を特徴付ける情報を備えるメモリー（例えば、ＥＥＰＲＯＭ）を有する。より詳細には、温度補償ロジック部２０５は、温度に対する水晶共振器２２４の周波数偏差の逆関数に実質的に対応するデジタルデータで製造時にプログラムされている。ここで、好ましいとされる、ＡＴカット結晶の場合は、この逆関数は、３次、又は、より高次の多項式展開でよく近似されるベックマン曲線（Ｂｅｃｈｍａｎｎ  ｃｕｒｖｅ）に対応する。追加的な正確性のためには、４次の展開が好ましい。
【００６４】
実際には、ベックマン曲線の多項式係数は、各水晶共振器２２４に対して計算され、これらの値は、メモリーにプログラムされる。或いは、メモリーには、ディスクリートな温度範囲に渡る水晶共振器２２４の実際の周波数偏差のテーブルがプログラムされ、これが、呼び出されて可変容量回路２０７に適用される。
【００６５】
サーミスターや適切にスケールされたトランジスターもまた適合するが、好ましい実施例では、温度センサー２０３は、水晶共振器２２４の近くに位置するチップ集積された縦続接続のダイオードのストリングである。温度センサー２０３は、補償ロジック部２０５に温度指示信号を供給し、ここで、温度変化は、任意の温度に関連する周波数変化を抑止するために必要な容量調整に変換される。
【００６６】
結果としての駆動信号２３２は、位相検知器（或いは、位相比較器）回路２１４に受信されて、分周器回路２２０からの低下周波数帰還２３４信号と比較される。位相検知器２１４は、低下周波数帰還信号２３４と駆動信号２３２の間の位相差に比例するＤＣ電圧レベルを有する位相オフセット信号３６を生成する。
【００６７】
発振器１０の位相検知器１４、ループフィルタ１６、電圧制御発振器（ＶＣＯ）１８、分周器２０、及び、変換器２２について上記した詳細な説明は、発振器２１０の位相検知器２１４、ループフィルタ２１６、電圧制御発振器（ＶＣＯ）回路２１８、分周器２２０、及び、変換器２２２に同様に適用される。
【００６８】
ループフィルタ２１６は、ＶＣＯ制御信号からの高周波成分を除去するために位相検知器２１４と電圧制御発振器（ＶＣＯ）２１８の間に作動的に結合される。電圧制御発振器（ＶＣＯ）２１８は、ＶＣＯ制御信号２３８のＤＣ電圧レベルの変化に応答する。ＶＣＯ２１８は、結果としてのアナログ制御周波数信号２４０を供給する。ループフィルタ２１６は、位相検知器２１４から受信したパルスを集積してＶＣＯ制御信号２３８の制御電圧を生成する。
【００６９】
アナログ制御周波数信号２４０は、分周器回路２２０を通過して対応する低下周波数帰還信号２３４を生成する。分周器２２０は、位相検知器２１４が、水晶共振器２２４の基本モード周波数の範囲の周波数の発信信号で動作することを可能にする。
【００７０】
発振器１０について上述したように、発振器２１０は、正弦波の制御周波数信号２４０を論理レベルの出力信号２４４に変換する変換器副回路２２２を有する。
【００７１】
上述したように、ここでは、外部制御部２３０と温度補償部２０５に必要な負荷容量調整を割り当てるためのデザインの変形形態を数多く考えることができる。他の実施例として図６を参照する。周波数制御器３１０は、外部周波数制御のための入力３３０に応答するディスクリートバラクター３２８と、温度補償のための可変容量を含むパッケージされた温度補償結晶発振器モジュール３９０を使用する。モジュール３９０は、結晶共振器３２４と集積回路３９２とを有する。集積回路３９２は、チップ搭載された可変容量要素３９４、温度センサー３０３、温度補償ロジック部３０５、及び、結晶利得ステージ３２６を結合させている。
【００７２】
結果としての駆動信号３３２、及び、発振器３１０の他の要素、即ち、位相検知器回路３１４、ループフィルタ３１６、電圧制御発振器（ＶＣＯ）回路３１８、分周器３２０、及び、変換器３２２は、上記発振器１０、２１０について上述したのと同様である。図６における破線の輪郭線３４６は、集積の好ましいレベルを示している。位相検知器の要素３１４、分周器の要素３２０、電圧制御発振器（ＶＣＯ）３１８の一部が集積されている。好ましくはチップ搭載されないものは、ループフィルタ３１６及びＶＣＯタンク回路３４２である。
【００７３】
温度変化が低減された発振器の実施例
図７の簡略化された回路ダイヤグラムを参照すると、可制御結晶発振器４１０は、温度補償された結晶発振器モジュール４９０を使用している。
【００７４】
発振器４１０は、表面実装可能であり、温度補償結晶発振器副パッケージ（ＴＣＸＯ）４９０、位相検知器４１４、ループフィルタ４１６、電圧制御発振器（ＶＣＯ）４１８、分周器４２０、及び、正弦波−論理レベル変換器４２２を有している。位相検知器回路４１４、分周器回路４２０、及び、ＶＣＯ４１８の一部は、チップモジュール４４６に結合されている。現状好ましいチップモジュールは、ＲＦマイクロデバイス社（ノースキャロライナ州グリーンズボロー）から「ＲＦ２５１４」の品番で購入でき、この例で使用されている。
【００７５】
温度補償結晶発振器４９０は、ＣＴＳワイヤレス部品社（イリノイ州ブルーミングデール）から品番ＯＳＣ１６２５Ａで購入できるタイプのものであり、この実施例で使用されている。ＴＣＸＯ４９０は、３．２ｍｍ幅、５．０ｍｍ長、高さ１．５ｍｍの寸法の表面実装可能なサブパッケージである。これは、グランド４９０、出力４９３、供給電源４９５、及び、論理制御４９６の４つの表面実装接続部を有している。このパッケージは、その中の結晶共振器に直接アクセスするための接続部４９７を含む、側部胸壁（ｃａｓｔｅｌｌａｔｉｏｎｓ）を介する追加の作動的なリンク（又は、接続部）を有する。
【００７６】
接続部４９７を介して結晶に作動的に結合されているのは、適切な範囲で全体の負荷容量を設定するための追加的な固定コンデンサー４２９（Ｃ１５）とディスクリートバラクター４２８である。バラクター４２８のバイアスＤＣ電圧は、制御入力４３０により設定される。バラクター４２８を備えるＴＣＸＯ４９０は、モジュール４４６とその中のチップ搭載された位相検知器回路４１４に駆動信号４３２を供給する。チップモジュール４４６は、ループフィルタ４１６のための接続部４５４（ＬＯＯＰ＿ＦＬＴ）を有する。ループフィルタ４１６は、位相検知器回路４１４からの周波数オフセット信号４３６を受信して集積する。ループフィルタ４１６は、コンデンサー４５６（Ｃ１１）、４５８（Ｃ１２）、及び、抵抗４６０（Ｒ６）を有する。
【００７７】
ループフィルタ４１６は、チップ搭載部品及びディスクリート部品を有する電圧制御発振器回路４１８にＶＣＯ制御信号４３８を供給する。好ましくはチップ搭載されないのは、モジュール４４６の４６８（ＲＥＳＮＴＲ＋）と４７０（ＲＥＳＮＴＲ−）を介して接続される３つのトランジスタ４６２（Ｌ２）、４６４（Ｌ３）、４６５（Ｌ４）と、コンデンサー４４６（Ｃ１４）のタンク回路４４２を形成するディスクリート部品である。可変インダクター４７２は、ＶＣＯ出力の中心周波数が同調されて、様々なＶＣＯ部品の不可避的な変動を相殺することを可能にする。可変インダクター４７２は、好ましくは、電送線マイクロストリップ（ＭＳ１）の形態を取る。モジュール４４６のＶＣＯ回路４１８は、電源４８２からのバイアス電圧を、抵抗４７６（Ｒ８）への結合部４７４を介してタンク回路４４２を通して受信する。
【００７８】
ＶＣＯ回路４１８は、制御周波数信号４４０に応答して独立制御周波数信号４４１（ＴＸ＿ＯＵＴ）を供給するチップ搭載された出力増幅器４７８を有する。
【００７９】
分周器４２０は、制御周波数信号４４０を受信し、低下周波数帰還信号４３４を供給する。分周器４２０の分周比は、論理入力４８０（ＤＩＶ＿ＣＴＲＬ）を設定することにより、事前選定される。入力４８０は、この例では、モジュール４４６を３２：１の分周比に設定するための論理ローを生成するようにグランドに接続される。正弦波−論理レベル変換器４２２（差動受信器）は、正弦波出力４４１を受信する。好ましい差動受信器は、マイクレル半導体社（Ｍｉｃｒｅｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  カリフォルニア州サンジョゼ）から品番「ＳＹ１０ＥＰ１６Ｖ」の品番で購入でき、この実施例で使用されている。差動受信器モジュール４２２は、（上述の）１０Ｋの正エミッタ結合論理（ＰＥＣＬ）標準に従うデジタル出力信号を供給する。ＰＥＣＬ出力は、相補的出力であって、２つの端子４４４Ａ（Ｑ＿ＯＵＴＯＵＴ）、４４４Ｂ（／Ｑ＿ＯＵＴＯＵＴ）を必要とする。
【００８０】
図２を参照しつつ既に説明したように、実際のＲＦ回路は、トランジスタや電送線などの近傍の回路要素でピックアップされる場合がある寄生信号を抑制するために、バイパスコンデンサーを有する。発振器４１０は、次のバイパスコンデンサーＣ４、Ｃ５、Ｃ６、Ｃ８、Ｃ９、Ｃ１０、及び、Ｃ１３を有する。
【００８１】
選定された図７の回路要素の仕様は、下の表４に示されている
【表４】
2005509315.tif 000006
【００８２】
パッケージされた発振器の実施例
図８は、本発明のパッケージされた発振器の実施例の概略的な断面図である。電圧制御結晶発振器１１００は、台座１１０２、壁部１１０６、上部（或いは、第１）キャビティ１１１０、下部（或いは、第２）キャビティ１１０８、カバー１１１２、及び、回路基板１１７０の形態の積層基板とを有する両面パッケージを含む。台座１１０２は、上面１１０２ａ、下面１１０２ｂ、中央部、及び、外側部１１０２ｃとを有する。台座は、上面１１０２ａと下面１１０２ｂの間で第１の信号を通過させるように構成されている。下面１１０２ｂは、限定はされないが、例えば、チップモジュール１５６（図１では参照番号４６で特定されている）などの第１の部品を受容するよう構成されている。
【００８３】
回路基板１１７０は、上面１１７０ａと下面１１７０ｂを有する。上面１１７０ａは、追加的な部品を受容するよう構成されている。これらには、限定はされないが、（図１では参照番号２８で特定される）ディスクリートバラクター１１５８の形態の電圧可変容量要素、（図１では４２の）タンク１１６４、（図１では２２の）変換器ＩＣ１１６２、及び、（別途示されない）チップコンデンサーが含まれる。
【００８４】
発振器１１００は、上方に伸びる側壁（又は、壁部）１１０６ａ、下方に伸びる側壁（又は下方部）１１０６ｂ、側壁底部１１０６ｃ、側壁頂部１１０６ｄを有する。上方部１１０６ａと下方部１１０６ｂは、台座１１０２により分離されている。底部１１０６ｃは、壁部１１０６と回路基板１１７０の間で第２の信号を通過させるように構成されている。カバー１１１２は、壁部１１０６の上方部１１０６ａに固定されている。
【００８５】
下部キャビティ１１０８は、台座１１０２の下面１１０２ｂ、壁部１１０６の下方部１１０６ｂ、回路基板１１７０の上面１１７０ａにより規定される。下部キャビティ１１０８は、部品を収容して相互接続するよう構成されている。上部キャビティ１１１０は、台座１１０２の上面１１０２ａ、壁部１１０６の上方部１１０６ａ、及び、カバー１１１２により規定される。上部キャビティ１１１０は、気密封止され、ＡＴカット水晶結晶共振器１１５０を収容するように構成されている。台座１１０２は、上部と下部のキャビティ１１０８、１１１０、及び、キャビティ１１０８、１１１０の部品の隔絶を促進し、従って、下部キャビティ１１０８の電子部品の前に、別途加工することができる気密に封止された共振器１１５０を設けることで、汚染の可能性を最小化している。
【００８６】
発振器１１００は、実質的に平坦な台座１１０２を有する。台座１１０２は、上面１１０２ａ、下面１１０２ｂ、及び、外側部１１０２ｃとを有する。外方部１１０２ｃから実質的に上方及び下方に伸びているのは、壁部１１０６の上方部１１０６ａ及び下方部１１０６ｂである。台座１１０２の上面１１０２ａ、壁部１１０６の上方部１１０６ａ、及び、カバー１１１２が、共振器１１５０を収容するように構成された実質的に矩形の上部キャビティ１１１０を形成している。
【００８７】
台座の下面１１０２ｂ、壁部１１０６の下方部１１０６ｂ、及び、回路基板１１７０が下部キャビティ１１０８を形成している。下部キャビティ１１０８は、複数の電子部品を収容するように構成されている。
【００８８】
発振器１１００の外形（又は、形状）は、広範に変化させることができる。一実施例では、発振器１１００は、実質的に可搬性があり、矩形、乃至、正方形であり、電子装置において、その電子装置の全体の体積のわずかな体積を占有する配置に適合されている。更に、発振器１１００は、大量生産、及び、小型化に適合している。例えば、発振器は、好ましくは、概略５×７ミリ（ｍｍ）以下の設置面を有する。同様に、発振器１１００は、好ましくは、約４０平方ミリ（ｍｍ２）より小さい面積の設置面を有する。
【００８９】
発振器１１００は、好ましくは、パッケージ中の応力を最小化するために、実質的に同程度の熱膨張係数を有する素材で作製されている。一実施例では、台座１１０２、及び、下方に伸びる側壁は、アルミナなどの多層の共焼成されたセラミック物質によりできている。特に好ましいのは、例えば、多様な成型、圧接技術で製造された、耐熱性が高く、厚膜、薄膜のメタライゼーションを有する、アルミナなどのいわゆる共焼成セラミック材料であり、台座１１０２、側壁１１０６ｂに適合する材料である。これらの物質は好ましいが、多くの製造技術においてそうであるように、同様に十分な特性を発揮するであろう多くの他の製造材料が存在することが当業界で知られている。
【００９０】
上方に伸びる側壁１１０６ａは、タングステン、ニッケル、鉄、コバルトの合金、或いは、金属からなる。ニッケル、鉄、コバルトの合金は、カーペンター社（ペンシルバニア州リーディング）から「ＫＯＶＡＲ」の商品名で入手できる。ＫＯＶＡＲの熱膨張係数は、台座１１０２、及び、側壁１１０６ｂの好ましいセラミック材料と実質的に同等である。
【００９１】
（図８において、破線によりシンボリックに示される）複数の内部リード１１１４が、電子部品、及び、共振器１１５０の間の相互接続のために設けられている。複数のリード１１１４は、壁部１１０６の底部１１０６ｄに位置する複数のそれぞれの電気接点に結合されている。好ましくは、壁部１１０６の底部１１０６ｄは、回路基板１１７０への接続を提供するために実質的に平坦にされている。内部リード１１１４は、台座１１０２と壁部１１０６の下方部１１０６ｂに渡って形成されている。好ましくは、壁部１１０６の底部１１０６ｄは、回路基板１１７０との接触を提供するために実質的に平面である。リード１１１４は、共振器１１５０、及び、台座１１０２の下面１１０２ｂ上に搭載された部品から壁部１１０６の底部１１０６ｃに至る電気経路を提供する。リード１１１４は、限定はされないが、セラミックパッケージを形成するセラミックの層上のメタライゼーションのトレースパターンと、層間の共焼成されたビアを含む。発振器１１００は、下方に伸びる側壁１１０６ｂの外側に、胸壁と呼ばれるメッキされた半穴を有することもできる。このような胸壁は、端子と回路基板１１７０の間の（典型的には半田の）電気接続１１２２の検査、試験を容易にする。
【００９２】
下部キャビティ１１０８は、台座１１０２に取り付けられた（図１では参照番号４６で特定される）チップモジュール１１５６などのＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）を受容し、相互接続するよう構成されている。ＡＳＩＣは、多様な構造を有することができるが、好ましくは、有機アンダーフィルを含むグラブトップ（ｇｌｏｂ  ｔｏｐ）のフリップチップ集積回路、又は、金−金インターフェースを形成するよう構成された集積回路を含む、ワイヤーボンドされた集積回路である。ＡＳＩＣは、好ましくは、半田がＡＳＩＣと台座１１０２の電気的、機械的接続を形成するように、台座１１０２の中央部の近傍のメタライズ部に半田リフローされるフリップチップである。最も好ましい実施例では、ＡＳＩＣは、台座１１０２へのＡＳＩＣの機械的な結合を強め、ＡＳＩＣに対する汚染の可能性を低減させるための有機アンダーフィルも有するフリップチップ集積回路である。
【００９３】
図９は、キャビティ１１０８中の下面１１０２ｂの概略図である。より詳細には、図９は、検査、及び、部品搭載のための例示的な接続パッドを示すために電子部品が搭載されていない台座下面１１０２ｂの眺望を含んでいる。好適に下面１１０２ｂに設けられているものとして、キャビティ１１０８は、同調のために共振器１１５０に導電結合された１組の同調接点１１３１、１１３２を含んでいる。同様に下面１１０２ｂに設けられているのは、ＡＳＩＣの表面実装のための複数の接点１１３３である。
【００９４】
上部キャビティ１１１０は、共振器１１５０を受容するように構成されている。共振器１１５０は、好ましくは、図１について記述したのと同様に、ＡＴカット水晶の結晶である。上部キャビティ１１１０は、追加的な部品を保持してもよい。しかし、いくつかの他の部品から共振器１１５０を隔離することで、共振器１１５０の汚染の可能性を低減できる。より詳細には、上部キャビティ１１１０の共振器１１５０を下部キャビティ１１０８の部品から隔離し、物理的に分離することで、半田、有機アンダーフィル、及び、他の好ましくない汚染物が共振器１１５０の出力周波数に悪い作用を及ぼす可能性を低減できる。
【００９５】
カバー１１１２は、壁部１１０６の上方に伸びる側壁１１０６ａ、特に、上方に伸びる側壁１１０６ｄに受容されて結合するように相補的な形状とされている。カバー１１１２は、限定はされないが、シーム溶接、半田シールを含む多くの方法で、壁部１１０６の上方部１１０６ａに取り付けることができる。カバー１１１２は、気密封止を提供する態様で、上方に伸びる側壁１１０６ａに取り付けられている。カバー１１１２は、限定はされないが、金属や、ＫＯＶＡＲなどの合金を含む当業者に知られた多くの材料から形成することができ、現状では、ＫＯＶＡＲが好ましい。
【００９６】
共振器１１５０は、結合部１１１８上に位置し、結合されている。結合部１１１８は、共振器１１５０に機械的、電気的接続を与える。結合部１１１８に電気的に結合されているのは、参照番号１１２０でシンボリックに特定されるリードである。結合部１１１８は、限定はされないが、例えば、銀エポキシや銀充填シリコンなどの導電性の柔軟性のある物質である。リード１１２０は、限定はされないが、好ましくは、タングステン充填のビアである。リード１１２０は、共振器１１５０を、下部キャビティ１１０８中の回路や、回路基板１１７０に搭載される回路などの他の回路に接続する。結合部１１１８は、共振器１１５０をリード１１２０に作動的に電気的に接続するための回込み部１１５２を有する。
【００９７】
下方に伸びる側壁１１０６ｂは、当業者に知られる多様な方法で回路基板１１７０に結合される。側壁底部１１０６ｃは、回路基板１１７０や同種の基板上への設置を容易にするように構成されている。複数の接点が、それぞれのリード１１１４及び、回路基板１１７０上のメタライズされた経路に適切に接続されている。
【００９８】
回路基板１１７０は、平坦な上（又は、キャビティ対向）面１１７０ａと、平坦な下（又は、外方対向）面１１７０ｂを有する。上面１１７０ａは、そこに取り付けられた電気部品を有する。回路基板１１７０は、下部キャビティ１１０８、特に、下方に伸びる側壁１１０６ｃに結合するよう構成されている。回路基板１１７０は、限定はされないが、（例えば４層の）多層印刷回路基板とすることができる。スペースの節約のため、タンク回路４２（図１）に使用されるインダクターは、オプションとして、基板１１７０の層間に埋め込むことができる。回路基板１１７０は、オプションとして、発振器１１００から、又は、発振器１１００への電気経路を提供するための、場合により胸壁と呼ばれる、メッキされた半穴を有する。回路基板１１７０の下面１１７０ｂは、発振器１１００の電子装置への電気的な表面実装接続を容易にするために、導電パッド１１７４を有する。
【００９９】
共振器１１００は、（１）台座１１０２と壁部１１０６を形成するステップと、（２）結晶を受容するために台座１１０２の中央部に銀エポキシを施すステップと、（３）台座１１０２上にＡＴカット水晶結晶１１５０を搭載するステップと、（４）回込み接続部１１５２を形成するために結晶１１５０の上部に銀エポキシを施すステップと、（５）適切な時間、炉中で銀エポキシを硬化させるステップと、（６）接点１１３１、１１３２を介して水晶結晶１１５０を駆動しながらマスローディング（ｍａｓｓ  ｌｏａｄｉｎｇ）による調整により同調を行うステップと、（７）シーム溶接によりカバー１１１２を配置してシールすることで上部キャビティ１１１０を封止するステップと、（８）下部キャビティ１１０２ｂの下面１１０２ｂ上に１以上のＡＳＩＣなどの電子部品を搭載するステップと、（９）追加的な部品を受容するための相互接続部及び接点と下方に伸びる側壁１１０６ｂと下面側表面実装１１７４の接続部を有する第１の面１１７０ａを有する印刷回路基板１１７０を準備するステップと、（１０）回路基板１１７０の上面１１７０ａに追加的な電子部品を搭載するステップと、（１１）回路基板１１７０を下方に伸びる側壁１１０６ｃの底部１１０６ｃに取り付けるステップと、（１５）回路基板１１７０に胸壁を形成するステップにより製造される。
【０１００】
下面１１０２ｂへの追加的な電子部品の配置は、第１の電子部品のエポキシによるカプセル化、及び／又は、アンダーフィルを含む場合がある。結晶共振器１１５０は、好ましくは同調可能である。従って、下部キャビティ１１０８は、周波数同調のステップの間、結晶１１５０を駆動するための、アクセス可能な導電パッド１１３１、１１３２（図９）を有する。同調ステップは、電極（図１０）への金属の付加（又は、電極からの金属の除去）を含む。
【０１０１】
上記した実施例の数多くの変形、改変が本発明の新規な構成の精神及び範囲から離れることなく実施可能である。ここで記述した特定のシステムに関するいかなる限定も意図されておらず、示唆もされていない。当然のことながら、添付の請求の範囲が、そのような全ての改変を請求の範囲の範囲内に含まれるようにカバーすることが意図されている。
【図面の簡単な説明】
【０１０２】
【図１】図１は、本発明の一実施例に従う可制御発振器の概略ダイアグラムである。
【図２】図２は、本発明の一実施例に従う簡略化された回路ダイアグラムである。
【図３】図３は、図２に示される可制御発振器を実現するための回路基板レイアウトである。
【図４】図４は、図２に示される簡略化された回路ダイアグラムに従って作製された発振器の動作曲線のグラフである。
【図５】図５は、温度補償を含む本発明の他の実施例に従う可制御発振器の概略ダイアグラムである。
【図６】図６は、本発明の他の温度補償された実施例に従う可制御発振器の概略ダイアグラムである。
【図７】図７は、本発明の他の実施例に従う簡略化された回路ダイアグラムである。
【図８】図８は、本発明のパッケージ化された発振器の実施例の概略断面図である。
【図９】図９は、例示的な接続パッドを示すために部品未実装で示される図８のパッケージ化された発振器の下部キャビティを一部断面で示す例示的な概略下面図である。
【図１０】図１０は、結晶ブランクの搭載の詳細を示すためにカバー無しで示される図８のパッケージ化された発振器の上部キャビティを一部断面で示す例示的な概略上面図である。
【図１】
2005509315.tif 000007
【図２】
2005509315.tif 000008
【図３】
2005509315.tif 000009
【図４】
2005509315.tif 000010
【図５】
2005509315.tif 000011
【図６】
2005509315.tif 000012
【図７】
2005509315.tif 000013
【図８】
2005509315.tif 000014
【図９】
2005509315.tif 000015
【図１０】
2005509315.tif 000016
【国際調査報告】
2005509315.tif 000017
2005509315.tif 000018
2005509315.tif 000019