(57)【要約】【課題】不良増殖による順方向電圧の上昇の問題を解消する。【解決手段】バイポーラ・デバイス３０において、Ｐ型層３４及びＮ＋層３２の層厚はそれぞれ、層内での少数キャリア拡散長よりも大きく設定されている。そのため、これら層３４及び３２における少数キャリア濃度は、界面４１又は界面４２に到達する前に、固有レベルに低下する。これにより、界面４１及び４２で発生する電子−正孔の再結合は無視でき、積層不良４０がデバイス全域に増殖し続けるだけの十分なエネルギは得られないため、順方向電圧上昇が低減される。
2005508086.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラ構造であって、
炭化ケイ素基板と、
前記基板上の電圧遮断領域と、
前記電圧遮断領域に隣接する炭化ケイ素領域であるＰ型及びＮ型領域と
を備え、
前記Ｐ型領域及び前記Ｎ型領域の少なくとも一方は、当該領域における少数キャリア拡散長よりも大きい厚さを有する
ことを特徴とするバイポーラ構造。
【請求項２】
ＰＮダイオードであって、
炭化ケイ素基板と、
前記基板上の炭化ケイ素のＮ＋領域と、
前記Ｎ＋領域上の炭化ケイ素の電圧遮断領域であるＮ−領域と、
前記Ｎ−領域上の炭化ケイ素のＰ領域と
を備え、
前記Ｐ領域及び前記Ｎ＋領域の少なくとも一方は、当該領域における少数キャリア拡散長よりも大きな厚さを有する
ことを特徴とするＰＮダイオード。
【請求項３】
請求項２記載のＰＮダイオードにおいて、前記基板、前記電圧遮断領域、並びに前記Ｐ型及びＮ型領域は、炭化ケイ素の３Ｃ、４Ｈ、６Ｈ、及び１５Ｒポリタイプからなる群から選択される全て同じポリタイプを有することを特徴とするＰＮダイオード。
【請求項４】
請求項２記載のＰＮダイオードにおいて、前記Ｎ＋領域は、厚さが約２．５ミクロンであり、キャリア濃度が約１×１０１８〜１×１０１９ｃｍ−３の間であることを特徴とするＰＮダイオード。
【請求項５】
請求項２記載のＰＮダイオードにおいて、前記Ｎ＋領域は、厚さが約２．５ミクロンであり、キャリア濃度が約２×１０１８ｃｍ−３であることを特徴とするＰＮダイオード。
【請求項６】
請求項２記載のＰＮダイオードにおいて、前記Ｐ型領域は、厚さが約０．５ミクロンよりも大きく、キャリア濃度は約１×１０１７及び１×１０１９ｃｍ−３の間であることを特徴とするＰＮダイオード。
【請求項７】
請求項２記載のＰＮダイオードにおいて、前記Ｐ型領域のキャリア濃度は、前記Ｎ−領域よりも約２桁大きいことを特徴とするＰＮダイオード。
【請求項８】
請求項２記載のＰＮダイオードにおいて、該ダイオードは更に、前記オーミック・コンタクトと前記Ｐ型領域との間にＰ型コンタクト層を備えており、該コンタクト層は、前記Ｐ型領域よりもキャリア濃度が高いことを特徴とするＰＮダイオード。
【請求項９】
請求項８記載のＰＮダイオードにおいて、前記コンタクト層は、キャリア濃度が少なくとも約１×１０１９ｃｍ−３であるが、前記ダイオードの性能を低下させる程の結晶品質の低下を招く量未満であり、厚さが少なくとも約１０００オングストロームであることを特徴とするＰＮダイオード。
【請求項１０】
請求項２記載のＰＮダイオードにおいて、前記基板は、キャリア濃度が約５×１０１８〜２×１０１９ｃｍ−３の間であり、厚さが少なくとも約１２５ミクロンであることを特徴とするＰＮダイオード。
【請求項１１】
請求項２記載のＰＮダイオードにおいて、該ダイオードは更に、
前記Ｐ型領域と前記オーミック・コンタクトとの間に設けられ、厚さが約２ミクロンであり、キャリア濃度が約１×１０１９ｃｍ−３であるＰ＋型コンタクト層と、
前記Ｎ型領域と前記基板との間に設けられ、厚さが約２ミクロンであり、キャリア濃度が約１×１０１９ｃｍ−３であるＮ＋型境界層と
を備えていることを特徴とするＰＮダイオード。
【請求項１２】
バイポーラ・デバイスであって、
炭化ケイ素基板と、
前記基板上の電圧遮断領域と、
前記電圧遮断領域に隣接する炭化ケイ素からなるＰ型及びＮ型領域と
を備え、
順方向バイアス動作の下で成長する前記デバイス内の積層不良の部分を、前記隣接領域と前記デバイスの残り部分との間の界面の少なくとも１つから隔離している
ことを特徴とするバイポーラ・デバイス。
【請求項１３】
バイポーラ・デバイスであって、
少なくとも１つのＰ型領域と、
少なくとも１つのＮ型領域と、
少なくとも１つの積層不良と
を備え、
前記積層不良を、十分な欠陥密度又は応力状態を有する前記デバイスのあらゆる部分から隔離し、前記デバイスの順方向バイアス動作の下における前記積層不良の成長を抑制する
ことを特徴とするバイポーラ・デバイス。
【請求項１４】
請求項１３記載のバイポーラ・デバイスにおいて、該デバイスは更に、炭化ケイ素基板を備えていることを特徴とするバイポーラ・デバイス。
【請求項１５】
請求項１、１２及び１４のいずれかに記載のバイポーラ・デバイスにおいて、前記基板並びに前記Ｐ及びＮ領域は、炭化ケイ素の３Ｃ、４Ｈ、６Ｈ及び１５Ｒポリタイプからなる群から選択した、同じポリタイプを有することを特徴とするバイポーラ・デバイス。
【請求項１６】
請求項１３記載のバイポーラ・デバイスにおいて、
該デバイスは更に、前記Ｐ型領域及び前記Ｎ型領域を含むアクティブ領域を備えており、前記Ｐ型領域及び前記Ｎ型領域が前記アクティブ領域の境界領域を形成し、
順方向バイアス動作の下で成長する積層不良の部分を、前記アクティブ領域と前記デバイスの残り部分との間の界面から隔離した
ことを特徴とするバイポーラ・デバイス。
【請求項１７】
請求項１３記載のバイポーラ・デバイスにおいて、前記Ｐ型層及び前記Ｎ型層の厚さは、それぞれ、当該層における少数キャリア拡散長よりも大きいことを特徴とするバイポーラ・デバイス。
【請求項１８】
炭化ケイ素のバイポーラ・デバイスであって、いずれの終結層においても、その厚さが当該層における少数キャリア拡散長よりも大きいことを特徴とするバイポーラ・デバイス。
【請求項１９】
請求項１８記載のバイポーラ・デバイスにおいて、前記終結層は、基板に隣接するエピタキシャル層と、オーミック・コンタクトに隣接するエピタキシャル層とを含んでいることを特徴とするバイポーラ・デバイス。
【請求項２０】
請求項１９記載のバイポーラ・デバイスにおいて、前記終結層は、少なくとも１つのＮ型層と少なくとも１つのＰ型層とを備えており、前記エピタキシャル層及び前記基板は全て、炭化ケイ素の３Ｃ、４Ｈ、６Ｈ、及び１５Ｒポリタイプからなる群から選択した同じポリタイプを有することを特徴とするバイポーラ・デバイス。
【請求項２１】
請求項１、１３及び１８のいずれかに記載のバイポーラ・デバイスにおいて、該デバイスは、ＰＮ接合ダイオード、ＰＩＮダイオード、バイポーラ・トランジスタ、及びサイリスタからなる群から選択したものであることを特徴とするバイポーラ・デバイス。
【請求項２２】
請求項１８記載のバイポーラ・デバイスにおいて、該デバイスは少なくとも１つの積層不良を含み、順方向バイアス動作の下において成長する積層不良の部分を、前記アクティブ領域と前記デバイスの残りの部分との間の界面の少なくとも１つから隔離したことを特徴とするバイポーラ・デバイス。
【請求項２３】
請求項１８記載のバイポーラ・デバイスにおいて、該デバイスは少なくとも１つの積層不良を含み、十分な欠陥密度又は応力状態を有する前記デバイスのあらゆる部分から前記積層不良を隔離して、前記デバイスの順方向動作の下における前記積層不良の成長を抑制することを特徴とするバイポーラ・デバイス。
【請求項２４】
バイポーラ接合トランジスタであって、
炭化ケイ素基板と、
前記基板上のＮ＋バッファ層と、
前記バッファ層上のＮ−領域と、
前記Ｎ−領域に隣接したＰ型ベース領域と、
前記ベース領域に隣接したＮ＋エミッタ領域と、
前記エミッタ領域上に被着したオーミック・コンタクトと
を備え、
前記エミッタ領域及び前記バッファ層の少なくとも一方は、その厚さが当該層における少数キャリア拡散長よりも大きい
ことを特徴とするバイポーラ接合トランジスタ。
【請求項２５】
サイリスタであって、
炭化ケイ素基板と、
前記基板上のＮ＋バッファ層と、
前記バッファ層上のＰ−領域と、
前記Ｐ−領域に隣接したＮ型領域と、
前記Ｎ型領域に隣接したＰ＋アノード領域と、
前記アノード領域上に被着したオーミック・コンタクトと
を備え、
前記アノード領域及び前記バッファ層の少なくとも一方は、その厚さが当該層における少数キャリア拡散長よりも大きい
ことを特徴とするサイリスタ。
【請求項２６】
電界制御サイリスタであって、
炭化ケイ素基板と、
前記基板上のＮ＋バッファ層と、
前記バッファ層上のＰ−ドリフト領域と、
前記Ｐ−ドリフト領域上のＰ＋アノード領域と、
前記アノード領域上に被着したオーミック・コンタクトと
を備え、
前記アノード領域及び前記バッファ層の少なくとも一方は、その厚さが当該層における少数キャリア拡散長よりも大きい
ことを特徴とする電界制御サイリスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス、特に、電力用電子デバイスに用いる半導体材料の品質及び所望の特性を向上させることに関する。特に、本発明は、炭化ケイ素における結晶欠陥を最少に抑えるために改良したプロセス、並びにこれによって改良された構造及びデバイスに関する。
【背景技術】
【０００２】
「半導体」という用語は、電子特性が導体と呼ばれる金属等の材料の特性と、任意の妥当な状況下においても電流が殆ど流れることができず、通例絶縁体と呼ばれているものとの間に位置する材料のことである。半導体材料は、殆ど例外なく固体材料であり、したがってそれらの電子デバイスにおける使用によって、真空管のような先代の技術の代わりに半導体で作られた電子デバイスや回路を記述する際に、一般に「ソリッド・ステート」という用語を用いるようになった。
【０００３】
従前より、シリコンは、半導体の目的に用いられる主要な材料であった。シリコンは、大きな単結晶に比較的成長し易く、多くの電子デバイスに適している。ガリウム砒素のようなその他の材料も、種々の半導体デバイスや用途に広く用いられてきている。しかしながら、シリコン及びガリウム砒素系の半導体には特異的な制約があり、そのために、ある種のデバイス、即ち、ある動作条件の下で使用可能なデバイスを生産するためには、一般に用いることができない。例えば、シリコン及びガリウム砒素それぞれのバンドギャップは、非常に小さく、電磁スペクトルの可視又は紫外線区域におけるある波長の光の発光には対応することができない。同様に、シリコン及びガリウム砒素系デバイスは、２００℃を超える温度で動作することができるものは希である。このため、高電力電動機制御装置、高温燃焼エンジン、及び同様の用途等の高温での用途において、これらをデバイス又はセンサとして用いるには限界がある。
【０００４】
このため、過去２０年の間に、シリコン及びガリウム砒素双方に比べて多数の利点をもたらす半導体材料の候補として、炭化ケイ素（ＳｉＣ）が出現した。即ち、炭化ケイ素は、広いバンドギャップ、高いブレークダウン電界、高い熱電導率、高い飽和電子ドリフト速度を有し、物理的に非常に堅牢である。特に、炭化ケイ素の融点は非常に高く、世界で知られている材料の中で最も硬いものの１つである。
【０００５】
しかしながら、炭化ケイ素は、その物理的特性のために、比較的生産が困難である。炭化ケイ素は、多くのポリタイプで成長することができるので、大きな単結晶に成長することが困難である。また、炭化ケイ素を成長させるのに高温が必要なために、不純物レベル（ドーピングを含む）の制御が比較的難しくなり、同様に、薄膜（例えば、エピタキシャル層）の生産に困難が生じている。その硬さのために、半導体ウエハを切り出し研磨する従来からの工程は、炭化ケイ素では一層困難となる。同様に、その化学的攻撃及び不純物拡散に対する抵抗力のために、従来の半導体製造技法を用いてエッチングし加工することが困難となっている。
具体的には、炭化ケイ素は、１５０以上のポリタイプを形成することができ、その多くは、比較的小さな熱力学的な差によって分離されている。その結果、炭化ケイ素において単結晶基板及び高品質のエピタキシャル層（「エピ層」）を成長させることは、今日に至るまで困難な作業となっている。
【０００６】
しかしながら、本発明の譲受人によってなされたものを含む、この特定の分野における大量の研究及び発見に基づいて、炭化ケイ素の成長及びその有用なデバイスへの製作において多数の進展が得られた。このために、炭化ケイ素を組み込んで青色及び緑色発光ダイオードを生産したり、ＩＩＩ族窒化物のようなその他の有用な半導体の基板として、高電力無線周波数（ＲＦ）及びマイクロ波の用途、そしてその他の高電力高電圧の用途にも、今日では商用デバイスが入手可能である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
炭化ケイ素技術の成功によって、ある種のＳｉＣ系デバイスの可用性が高まったため、これらのデバイスの個々の面が一層明らかとなってきた。即ち、炭化ケイ素系バイポーラ・デバイスは、その動作が長引くと、その後にデバイスの数パーセントでは順方向電圧（Ｖｆ）が著しく上昇する傾向があることが観察されている。これに関して、「バイポーラ」という用語は、その通常の即ち慣習的な意味において、少数キャリアの注入によって少なくとも部分的に動作が行われ、電子及び正孔の双方を同時にキャリアとして用いて、デバイスのある領域を通じた導通が行われるあらゆるデバイス、又は、順方向導通の間、少なくとも１つの順方向にバイアスされたＰＮ接合があるデバイスのことを意味する。この順方向電圧における大きな変化が表すのは、多くの用途において、炭化ケイ素系のバイポーラ・デバイスの完全な利用が妨げられる可能性があるということである。観察されたＶｆの劣化（Ｖｆのドリフトとも呼ぶ）には、多数の欠陥に原因があると考えられるが、今回の調査では、順方向電圧上昇の原因の１つは、バイポーラ・デバイスにおいて順方向電流を印加する間に生ずる、炭化ケイ素構造内の積層不良(stacking fault)のような平面欠陥(planar defect)の成長であることが示された。別の言い方をすれば、炭化ケイ素バイポーラ・デバイスを電流が通過すると、結晶構造の変化を誘発又は増殖（あるいは双方）する傾向がある。先に注記したように、多くのＳｉＣポリタイプが熱力学的に密接しており、固相変形の可能性は非常に高い。積層不良が広範に広がり過ぎると、これらのために順方向電圧が上昇し、多くの用途において要求又は所望されるような正確な動作をデバイスが行うのを妨げるという望ましくない事態を引き起こす傾向がある。他の種類の結晶構造的欠陥も同様に劣化の原因となり得る。先に論じた「Ｖｆドリフト」劣化問題は周知であり、ＳｉＣ電力デバイスの設計者にとっては重大な関心事である。
【０００８】
結晶構造及び成長に精通する者には周知であろうが、完全な結晶構造は決して得られない。このような欠点には多くの基本的な理由がある。即ち、多くの結晶は、振動し、熱力学的に安定な有限数の構造的欠陥があり（結晶が０Ｋ以上で存在するため）、一般に全てが光又はその他の電磁放射線の影響を受け、全てが何らかの不純物を含有し（非常に少量であっても）、サイズが有限であるので、全てが実際の表面を有する。これら及びその他の理由のために、積層不良を含む結晶欠陥(flaw)が、最良の成長状況下においてでさえも生ずると予測することができる。
【０００９】
したがって、当技術分野において、炭化ケイ素成長技術の改良、及びその結果として、動作中の不良増殖によって生ずる順方向電圧の上昇（Ｖｆドリフト）という問題を極力抑えるか又は解消するための構造が求められており、更に、順方向電圧の印加による望ましくない不良の電子的副作用及びその成長を極力抑えるか又は解消する炭化ケイ素系バイポーラ・デバイスを形成する方法の提案も求められている。
【課題を解決するための手段】
【００１０】
本発明は、第１の態様において、炭化ケイ素基板と、基板上の電圧遮断領域と、前記電圧遮断領域に隣接する各Ｐ型及びＮ型炭化ケイ素領域とを備えたバイポーラ構造である。前記Ｐ型領域及び前記Ｎ型領域の少なくとも一方は、その厚さが当該層における少数キャリア拡散長よりも大きい。
別の態様では、本発明は、少なくとも１つの単結晶炭化ケイ素のＰ型領域と、少なくとも１つの単結晶炭化ケイ素のＮ型領域とを備え、順方向バイアス動作の下で成長する積層不良の部分を、Ｐ型領域又はＮ型領域とデバイスの残り部分との間の界面の少なくとも１つから隔離している。
更に別の態様では、本発明は、少なくとも１つのＰ型領域と、少なくとも１つのＮ型領域と、少なくとも１つの積層不良とを備え、十分な欠陥密度又は応力状態を有するデバイスのいずれの部分からも積層不良を隔離し、デバイスの順方向バイアス動作の下における積層不良の連続的な成長を抑制する。
更に他の態様では、本発明は、炭化ケイ素のバイポーラ・デバイスであり、いずれの終結層の厚さも、当該層における少数キャリア拡散長よりも大きくしている。
【発明を実施するための最良の形態】
【００１１】
図１は、従来技術の１．２ｍｍ×１．２ｍｍのＰＮダイオードの顕微鏡写真であり、全体的に１０で示す。図１の平面図で示すダイオードは、パターン化した上面側オーム・コンタクトを有し、これによって動作中のデバイスの視覚的検査が可能となる。
図１は、デバイスの幅全域（図１の向きでは垂直方向）に及ぶ積層不良１１の広範な群集を示す。平面図では見えないが、積層不良１１は、デバイス１０の多数の原子面にも存在する。これは、デバイスの順方向動作中に成長する積層不良の典型であり、本明細書の背景技術の章で言及した問題の原因となる。この積層不良１１は、順方向バイアス条件下で３０分間デバイスを動作させた後に形成された。積層不良の領域は、図１において見ることができる。何故なら、これらは再結合の中心として作用し、ある条件下では、不良域における電子−正孔再結合によって、順方向バイアス動作の間に可視状態となるからである。不良域におけるキャリアの再結合は、デバイスの効率を低下させ、順方向電圧（Ｖｆ）を上昇させるように作用する。図２は、半導体構造の概略図であり、全体的に１０Ａで示す。構造１０Ａは、ＰＮダイオードとすることができるが、図２では、明確化のために、２つの部分（基板及びエピタキシャル領域）のみを示す。図２において、基板を１３で示し、デバイスのエピタキシャル領域を１４で示す。一般には（そして、図３及び図４に示すように）、それぞれのオーミック・コンタクトに加えて、デバイス１０は、バッファ層、エピタキシャルＮ型層、及びエピタキシャルＰ型層も含む。
【００１２】
本発明を例示する目的で、積層不良が誘発するＶｆ劣化について論ずるが、本発明はこの種の欠陥のみに適用可能な訳ではない。何故なら、積層不良が増殖する同じメカニズムでその他の欠陥も増殖する可能性があるからである。図２は、積層不良１５を、破線で形成した三角形として示す。順方向動作の下では、積層不良１５は、多くの場合、概略的に矢印Ａで示す方向の材料の（０００１）面に沿って増殖する（同様のデバイスにおいて、程度は少ないが、他の領域及び方向に初期核生成及び成長が観察されている）。したがって、図２では、同様の積層不良の下位部分（即ち一部）を破線の多角形１６で示す。積層不良１６は、領域１４及び基板１３の間にある界面(interface)１２に達し、この基板−エピ層界面１２近傍の線１７に沿って、矢印Ｂで示す方向に増殖し続ける。最悪の場合、積層不良の成長によって、別の積層不良がデバイス１０全体に発生し、更に別の問題を引き起こす虞れがある。
【００１３】
図２において、積層不良部１５及び１６は、デバイス１０Ａの上面に対して傾いたある角度をなして増殖するように示されている。これが発生するのは、積層不良は、基礎面に沿って成長し易く、一方、多くの炭化ケイ素の用途では、結晶成長の品質を高める方法として、多少軸から外れた角度でデバイスのエピタキシャル層を成長させているからである。このため、積層不良の角度は、図２では傾斜して見える。米国特許第４，９１２，０６３号及び第４，９１２，０６４号は、このようなオフアクシス成長(off-axis growth)の早期の例であるが、これらの特許の技術は、具体例や限定としてではなく、本発明の背景として提示する。
【００１４】
一般に、不良域の２カ所以上の縁を、多くの場合核生成構造において固定するため、積層不良の残りの縁はデバイス構造の深さ方向に広がり、電子−正孔再結合が生じる（即ち、少数キャリア濃度が、デバイス動作中にその固有値を超過するところ）。積層不良が広がるに連れて、成分の転位が他の密接面に乗り上げて別の積層不良を発生し、更にこの積層不良が同じ方向又は逆方向に増殖する虞れがある。例えば、図２に示すように、「未熟な」積層不良１５は縁１５ａ、１５ｂ、及び１５ｃを有する。縁１５ａ及び１５ｂは、核生成構造Ｎに固定されているが、縁１５ｃは自由に方向Ａに向かって広がっていく。積層不良１６（下位部分のみを示す）は、領域１４と基板１３との間にある界面１２に至るまで広がり、ここで新たな縁１６ｄを形成する。縁１６ｄは、同様に、基板／エピタキシャル界面に沿って固定されるが、縁１６ｃは方向Ｂに沿って自由に広がり続ける。
【００１５】
積層不良のような平面欠陥の問題、及び本発明がこれらに取り組む態様は、図３及び図４に付加的に示した事項によって理解することができる。本発明は、ＰＮダイオードに関して理解することができるが、炭化ケイ素及び半導体デバイスに精通する者は、この技術が多くのバイポーラ・デバイスに適用可能であることを理解できるであろう。これらバイポーラ・デバイスには、ＰＮダイオード、ＰＩＮダイオード、サイリスタ、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、及び電界制御サイリスタが含まれるが、これらに限定される訳ではない。図３は、ＰＮダイオードを図示し、全体的に２０で示す。ダイオード２０は、炭化ケイ素基板２１上に形成され、その上には、Ｎ＋型バッファ２２、Ｎ−領域２３、Ｐ型領域２４、並びにそれぞれＰ型層２４及び基板２１に対するオーミック・コンタクト２５及び２６がある。積層不良を２７で示す。更に、Ｎ＋バッファ２２、Ｎ−領域２３及びＰ型領域２４は、電圧遮断領域又はアクティブ領域を構成し、Ｎ＋バッファ２２及びＰ型層２４は電圧遮断領域の境界層を構成する。即ち、領域２２及び２４は、デバイスのアクティブ領域の最外側領域を形成する。尚、これらの領域は、化学蒸着（ＣＶＤ）、液相エピタキシ（ＬＰＥ）、気相エピタキシ（ＶＰＲ）、分子ビーム・エピタキシ（ＭＢＥ）、又はその他の適したエピタキシャル方法のような、エピタキシャル成長方法によって、別個のエピタキシャル層として成長可能であることは、当業者には理解されるであろう。また、それぞれの領域は、拡散ドーピング又は打ち込みによって、１つ以上のエピタキシャル層又は領域内に形成することもできる。
【００１６】
デバイス２０の高順方向電流動作では、正孔がＰ層２４からＮ−ドリフト領域２３に注入され、電子がＮ−ドリフト層２３からＰ層２４に注入される。図示した構造では、Ｐ＋層内の少数キャリア濃度は、オーミック・コンタクトにおいて固有レベルまで急激に低下する。これは、オーミック・コンタクトが電子−正孔対の再結合に対して無限のシンクとして作用するからである。加えて、かなりの量の少数キャリア（正孔）が、Ｎ＋バッファ層２２及び基板２１間の界面２８に到達する。この構造では、高順方向電流動作の間、電子−正孔対の再結合は、核生成を促進し、積層不良の境界を形成する転位（ショックレー部分転位）の滑りによって、積層不良の拡張を促進させる可能性がある。この再結合によって促進される不良の拡張は、ガリウム砒素材料及びデバイスにおいても観察されている。
【００１７】
デバイス２０の少数キャリア濃度を図３Ａに示す。図３Ａに示すように、層２４の厚さが比較的狭いために（層内の少数キャリア拡散長と比較して）、層２４内に注入された少数キャリア（この場合、電子）のある割合がオーミック・コンタクト２５との界面２９に到達する。前述のように、オーミック・コンタクト２５では、少数キャリア濃度は固有レベルまで急激に低下する。同様に、層２２に注入された少数キャリア（この場合、正孔）のある割合が、基板２１との界面２８に到達する。
【００１８】
本発明者は任意の特定理論に拘束されたくはないが、現時点では、アクティブ領域内において核生成する欠陥（特に、積層不良のような平面欠陥）の成長は、アクティブ領域内で生ずる電子−正孔の再結合中に放出されるエネルギによって促進されると確信する。積層不良が、界面２８のような基板−エピ層界面、又は界面２９のようなオーミック−エピ層界面を含む界面、又は高密度の欠陥又は応力状態によって特徴付けられる領域まで増殖すると、連続的に成長する積層不良は、更に欠陥領域によって促進されると確信する。基板−エピ層及びオーミック−エピ層界面以外のその他の界面は、十分な数の欠陥又は応力状態を有し、積層不良の連続成長を起こさせる可能性がある。
【００１９】
更に、現時点では、炭化ケイ素内でアクティブな一般的な転位分解は、バーガース・ベクトル表記を用いると、次のように表される。
【数１】
2005508086.tif 000003
【００２０】
電子−正孔対の再結合の結果、２７で概略的に示す積層不良は、図３に示したような炭化ケイ素バイポーラ・デバイス内において形成し成長する。先に注記したように、基礎面上にある積層不良２７は、炭化ケイ素基板ウエハのオフアクシス面のために、ダイオードの表面に対して傾斜している（多くの場合、４Ｈポリタイプでは、
【数２】
2005508086.tif 000004
の方向に向かって、軸から８度ずれている）。あるいは、図２にある程度示したように、表面に対して垂直に見た場合、積層不良２７は、全体的に三角形又は三角面体形状をなしている。発明の背景において注記したように、不良材料の程度が大きくなった場合、デバイスの順方向導通に悪影響が生じ、順方向電圧が上昇して、デバイスが魅力的でなくなったり、あるいは、特定の用途には使用不能となる。
【００２１】
本発明によるデバイスの設計を検討するにあたって、多数の関連する要因を、バランスを失わない程度に、考慮しなければならない。例えば、ＰＮダイオードでは、設計パラメータの殆どは、最適な遮断電圧（即ち、逆バイアス）性能を確保するように設定されるのが通例であり、順方向電圧の挙動は、ＰＮダイオードの主要な関心事として扱われてこなかった。しかしながら、遮断電圧が所望の特性である場合、仮説的な５０００ボルト（Ｖ）ＰＮダイオード構造を設計する際、以下のように進めて行くことができる。
【００２２】
最初に、Ｎ−層は殆どの逆電圧に耐えるので、Ｎ−層の厚さを、物理的定数を要求遮断電圧に適用することによって、決定する。５０００Ｖの例では、約２．２Ｅ６（２．２×１０６）の最大電界に基づいて、４５ミクロン（μｍ）の最小厚さが計算される。Ｎ−層の厚さを設定した後、Ｎ−層が最大設計逆電圧の下で完全に枯渇するように、Ｎ−層のドーピングを計算する。この５０００Ｖに耐える４５μｍ層の例では、最大ドーピングは２．７Ｅ１５（２．７×１０１５ｃｍ−３）で表される。
【００２３】
第２に、Ｎ＋バッファを用いて、結晶構造がエピ層よりも貧弱でありしたがって電気的特性も貧弱であると思われる基板が、設計した最大逆遮断電圧において電界に全く耐えないことを確実にする。加えて、比較的ドープ量が多いＮ＋バッファを用いることは、ダイオードの直列抵抗を最小化し、更に必要なエピ層の全体的な厚さを最小化するためにも好ましい。エピ層の品質は、一般に、ドーピングがある限度を超えて増大すると劣化するので、高いドーピングの必要性と高い結晶品質との間で妥協することにより、容認可能なＮ＋バッファのドーピング範囲を１Ｅ１８〜２Ｅ１９の範囲に制限するが、Ｎ＋バッファのドーピングには約２Ｅ１８が好ましい。その後、所定の構造に対する最小のＮ＋バッファ層の厚さを決定するためには、単純な計算を用いることができる。５０００Ｖ逆電圧、厚さが４５μｍで１Ｅ１５にドープしたＮ−層、及びドーピングを２Ｅ１８としたＮ＋バッファの設計例に基づくと、Ｎ＋バッファ層の最小厚さは０．０３μｍとなる。０．０３μｍという値は、下限であり、生産を制御可能にするという観点では、この層の厚さを０．５μｍまで広げることが好ましい。
【００２４】
適正な動作のためには、Ｐ層は正孔をＮ−層に注入しなければならない。注入の効率は、これらの層間のドーピング差が大きくなる程、高くなる。通例、このような構造では、約２桁の最小ドーピング差が必要となる。この場合も、ドーピング・レベルが高い程、Ｐ層の品質が悪化するので、本例では、Ｐドーピングを１Ｅ１７〜１Ｅ１９の範囲に制限するが、約１Ｅ１８が好ましい。Ｎ＋バッファと同様、Ｐ層の厚さも、最大設計遮断電圧において、Ｐ層の上面に電界が現れないように選択する。この例では、単純な計算によって、最小厚さが０．１１μｍと得られる。これは、生産を制御可能とする目的のためには、０．５μｍに増大させる。
【００２５】
Ｐ層の最上部には、Ｐ層の大部分よりも遥かに多くドープしたＰ＋コンタクト層を用いて、低抵抗率のオーミック・コンタクトの形成を促進することが習慣的に行われている。この層は、非常に多くドープされており、１Ｅ１９が典型的な下限であり、オーミック金属の形成中に発生する結晶構造への損傷が、Ｐ層の下位ドープ部に達しないように、十分に厚くしなければならない。
【００２６】
最後に、デバイスのアクティブ領域を成長させ、更にデバイス構造に対する電気的、熱的及び機械的接続を容易に行うために、高品質の結晶が得られるように基板を選択する。直列抵抗を低くするためには、抵抗率が低い基板が好ましいが、過度に高いドーピングを行うと、多数の付加的な問題を招くことになる。したがって、実用上の観点から、そして現行の材料では、基板のドーピングを５Ｅ１８〜２Ｅ１９の範囲に制限する。構造の厚さを極力小さくすれば、直列抵抗を減少させることができるが、力学的限界の考慮から最小の厚さが決められ、処理後において少なくとも約１２５μｍであることが好ましい。
総じて、以上に説明した逆遮断バイアスに基づく設計手順に従うことによって、理想的な５ｋＶのＰＩＮに相応しいデバイス構造を作成することができる。この仕様は、Ｐ＋コンタクト層を厚さ０．１０μｍで１Ｅ１９でドープし、Ｐ層を厚さ０．５μｍで１Ｅ１８でドープし、Ｎ−層を厚さ４５μｍで１Ｅ１５でドープし、Ｎ＋層を厚さ０．５μｍで２Ｅ１８でドープし、４ＨのＮ型基板とする。
【００２７】
言い換えると、従来の設計方法では、ＰＮデバイスにおけるＮ＋バッファ層及びＰ−層の厚さは、逆バイアス（即ち、電圧遮断）条件に対する最小許容厚さに基づいて設計されている。しかしながら、従来の設計方法は、順方向バイアス動作中における不良の増殖（そしてその結果生ずるＶｆドリフト）の問題に対処することができない。対照的に、本発明の一態様では、順方向バイアス条件に基づいて厚さの設計について追加の制約を設け、不良の増殖を緩和する。
【００２８】
結晶成長及び処理の観点から、本発明には、デバイスのアクティブ領域内又は近傍における不良又はその他の潜在的核生成点の数を極力抑えるという目標もある。したがって、結晶成長の品質、並びに得られる基板及びエピタキシャル層の品質を高めるいかなる技術も、積層不良を極力減少させるには総じて有用である。即ち、本発明によれば、デバイスのアクティブ部分、特にアクティブ部分のエピ層の連続的な（中断のない）成長は、積層不良の核生成を最小に抑え、したがってその増殖も最小に抑えるのに有効である。
【００２９】
本発明の多数の態様が図４の断面図に例示されている。図４は、ＰＮダイオードを断面図で示し、全体的に３０で示す。このダイオードは、炭化ケイ素基板３１、及び基板３１上のＮ＋エピタキシャル層３２で形成されており、Ｎ＋層３２の厚さは、Ｎ＋層３２内の正孔拡散長（Ｌｐで示す）よりも大きい。炭化ケイ素のＮ−層３３が、Ｎ＋エピタキシャル層上にあり、先に注記したように、その厚さ及びドーピング濃度は、ダイオードの逆遮断電圧によって決定される。炭化ケイ素のＰ型エピタキシャル層３４がＮ−層３３上にあり、その厚さは、Ｐ型層３４における電子拡散長（Ｌｎで示す）よりも大きい。オーミック・コンタクト３５がＰ＋層３４に作られ、別のオーミック・コンタクト３６が基板３１に作られる。
【００３０】
本発明の一態様では、層の厚さの少数キャリア拡散長に対する関係に基づいているので、先に概要を説明した設計要因が効力を発揮する。即ち、正孔拡散長は、ドーピングを含む多数の要因によって決定される。これは、一般に当技術分野では周知のことである。このため、そして再度一例としてＰＮダイオードを用いると、所望の遮断電圧を選択したならば、デバイスの残り部分のパラメータの多くは、周知のように次々に決められる。これらのパラメータが得られると、本発明にしたがって少数キャリア拡散長を超過するように、Ｐ型層３４及びＮ＋層３２の厚さを必要に応じて増大させることができる。同様に、少数キャリアの拡散長は、該当する層における多数キャリア濃度を高めることを含む、いくつかの手段によって短縮することができる。本明細書に注記しているように、キャリア濃度の上限は、多くの場合実用的なものであり、結晶品質の低下が制限要因となる。
【００３１】
また、式（１）及び式（２）にしたがって、キャリアの拡散長（Ｌｐ、Ｌｎ）がその寿命に関係することも、当業者には理解されよう。
Ｌｐ＝（Ｄｐτｐ）１／２            （１）
Ｌｎ＝（Ｄｎτｎ）１／２            （２）
したがって、本発明は、少数キャリアの寿命が尽きる層を提供するものと理解することもできる。
【００３２】
更に別の表現をすると、本発明は、高ドープ層において不良の少なくとも１つの縁を終結させることによって、動作中における積層不良の成長を阻害している。一方、これは、高ドープ層における多数キャリア濃度が少数キャリア拡散長に直接影響を及ぼす設計事項であり、多数キャリアの濃度が高い程、少数キャリアの拡散長は短くなる。ここで用いる場合、このような高ドープ層は、約５Ｅ１８ｃｍ−３よりも大きく、上限は、当該層の所望の又は要求される結晶品質によって決定される。
【００３３】
多数キャリア濃度と少数キャリア拡散長（又は寿命）との間の関係は、半導体物理学では周知である。半導体デバイスの設計及び動作に関するこれら及びその他の概念は、一般に、情報源の一例として、Szeによる PHYSICS OF SEMICONDUCTOR DEVICES, Second Edition （半導体デバイスの物理学、第２版）(1981) John Wiley & Sons, Inc.、及び、Szeによる MODERN SEMICONDUCTOR DEVICE PHYSICS （最新半導体デバイスの物理学）(1998) John Wiley & Sons, Inc.のような参考文献から、当技術分野では一般に周知である。
【００３４】
好適な実施形態では、そしてこれらの種類のデバイスにおけるオーミック・コンタクトの構造では一般的であるように、ダイオードは更に、Ｐ型層３４及びオーミック・コンタクト３５の間に、より良いオーミック・コンタクトを形成するためにＰ＋型コンタクト層３７を含むことができる。したがって、コンタクト層３７のキャリア濃度は、Ｐ型層３４よりも高い。
典型的な好適な実施形態では、基板３１及びエピタキシャル層３２、３３、３４（そして潜在的には３７も）は全て同じポリタイプであり、ポリタイプは、一般に、炭化ケイ素の３Ｃ、４Ｈ、６Ｈ及び１５Ｒポリタイプからなる群から選択され、４ＨポリタイプがＰＮダイオードには好ましい。
【００３５】
先に明記したように、ＰＮダイオードの従来技術の設計パラメータは、所望の逆遮断電圧に基づいており、したがって、従来技術の設計原理を用いると、Ｎ＋エピタキシャル層３２の厚さは僅かに約０．５ミクロンとなる。対照的に、本発明によるデバイスでは、Ｎ＋エピタキシャル層３２のキャリア濃度は約１Ｅ１８〜１Ｅ１９の間であり、厚さは層内の拡散長Ｌｐよりも大きい。好ましいＮ＋層３２は、２つの別個の層、層３２Ａ及び３２Ｂからなる。層３２Ａは、２Ｅ１８ｃｍ−３のキャリア濃度でドープした厚さ０．５μｍの層である。更に、層３２は、層３２Ａ及び基板３１の間に層３２Ｂを含むこともできる。層３２Ｂは、厚さ約２μｍで、１Ｅ１９ｃｍ−３のキャリア濃度でドープされた境界層である。この実施形態では、Ｐ型エピタキシャル層３４の厚さは、Ｌｎよりも大きく、キャリア濃度は約１Ｅ１７及び１Ｅ１９の間である。最も好ましくは、Ｐ＋エピタキシャル層３４の厚さは約１．５μｍであり、キャリア濃度は約３Ｅ１８である。加えて、Ｐ＋コンタクト層３７の厚さは約２μｍであり、１Ｅ１９でドープされている。
【００３６】
機能的に、そして当技術分野に精通している者には周知であろうが、Ｐ型層３４は、Ｎ−層３３よりも約２桁大きいキャリア濃度を有するように選択される。
Ｐ型コンタクト層３７を含む実施形態では、コンタクト層３７のキャリア濃度は、好ましくは、少なくとも１Ｅ１９であるが、ダイオードの性能を劣化させるような結晶品質の低下を招く量未満とする。好適な実施形態では、通常、層３７の厚さは、約０．１ミクロンとする。
先に注記したように、基板は、好ましくは、４Ｈポリタイプであり、キャリア濃度は約５Ｅ１８及び２Ｅ１９の間であり、処理後の厚さは少なくとも約１２５ミクロンである。
【００３７】
全体的な構造として要約すると、本発明による好ましいＰＮダイオードは、厚さが約２．０ミクロン、キャリア濃度が約１Ｅ１９のＰ＋コンタクト層３７を有する。Ｐ型層は、厚さが約１．５ミクロン、キャリア濃度が約３Ｅ１８である。Ｎ−層３３は、厚さが約４５ミクロン、キャリア濃度は約１Ｅ１５である。Ｎ＋層３２は、厚さが約２．５ミクロンであり、厚さが０．５μｍでキャリア濃度が約２Ｅ１８の層と、厚さが２μｍでキャリア濃度が約１Ｅ１９の境界層とを備えている。
【００３８】
このように、この実施形態では、本発明は、広義には、炭化ケイ素基板を有するバイポーラ構造と見なすことができ、炭化ケイ素基板上には、Ｐ型及びＮ型それぞれの炭化ケイ素エピタキシャル層からなる電圧遮断領域があり、Ｐ型層及びＮ型層の少なくとも一方の厚さは、当該層における少数キャリア拡散長よりも大きい。半導体デバイスに精通している者であればよくわかるであろうが、バイポーラ構造は、多数のデバイスの全部又は一部を形成することができ、ＰＮ接合ダイオード、ＰＩＮダイオード、バイポーラ・トランジスタ、及びサイリスタからなる群が主なカテゴリである。これらのデバイスの各々は、種々の関連デバイス及び派生デバイスを有し、これらは一般に当技術分野では周知であるので、ここでは詳細には論じない。しかしながら、本発明が提供する炭化ケイ素のバイポーラ構造における利点は、バイポーラ構造を組み込んだ多種多様の炭化ケイ素半導体デバイスに適用されることは理解されるであろう。
【００３９】
本発明の特徴は、本発明を用いると極力減少させることができる結晶欠陥の特性に関しても、理解できる。図４を参照すると、積層不良４０が、デバイス３０の断面概略図中に示されている。この実施形態では、本発明は、少なくとも１つの単結晶炭化ケイ素のＰ型層３４と、少なくとも１つの単結晶炭化ケイ素のＮ型層３３とを有するバイポーラ・デバイス３０からなる。この実施形態では、順方向動作の下で成長する積層不良（又は複数の不良）４０の部分は、デバイス３０のアクティブ領域とデバイス３０の残り部分との間の界面の少なくとも１つから隔離されている。ここで用いる場合、界面という用語は、いくつかの構造的特徴を示すために用いるが、その全ては当技術分野では周知である。この意味では、界面は、２つの別個のエピタキシャル層間の境界、又はデバイスのアクティブ及び非アクティブ部分間の境界、同じエピタキシャル層の打ち込み部分と非打ち込み部分との間の境界とすることができ、あるいは、広義には、材料系又は材料成長モードの変化が発生したデバイスの部分として表現することができる。
【００４０】
限定的ではない例示として、少なくとも２つの界面を、図４では示している。参照番号４１として示す１つの境面は、Ｎ＋層３２及び基板３１間の物理的な界面である。他の境面は、オーミック・コンタクト３５及びＰ＋層３４間にある界面４２である。図３及び図４を比較すると、図３（従来技術のダイオード）では、積層不良３７がＰ型層及びオーミック・コンタクト２５間の界面まで全域に広がり得ることを示している。他方の端部では、積層不良は、Ｎ＋層２２及び基板２１間の界面まで全域に広がっている。
【００４１】
これに対して、図４では、積層不良はこれらの界面のいずれにも広がっておらず、Ｐ型層３４内部及びＮ＋層３２内部で終結している。何故なら、これらの層の厚さは、当該層内における少数キャリア拡散長を超過するように、しかるべく選択されているからである。図４Ａは、高順方向電流動作下における、デバイス３０内の少数キャリア分布を示す。図４Ａに示すように、層３４及び３２における少数キャリア濃度は、界面４１又は界面４２に到達する前に、固有レベルに低下する。したがって、界面４１及び４２で発生する電子−正孔の再結合は無視し得る程度であり、積層不良４０がデバイス全域に増殖し続けるだけの十分なエネルギは得られない。
【００４２】
別の態様では、本発明は、十分な欠陥密度又は応力状態を有するデバイスの部分から積層不良を隔離し、デバイスの順方向動作の下で積層不良の成長を抑制しているということができる。したがって、図４におけるデバイス３０の基板３１の欠陥密度又は応力状態は、エピタキシャル層３２、３、及び３４よりも大きいと予測されるので、本発明は、積層不良を基板３１から隔離し、それにより、順方向動作の下で積層不良が発生し、核生成し、又は成長する機会を、極力抑えることができる。同様に、積層不良４０は、オーミック・コンタクト３５に隣接するＰ型層３４の縁からも隔離される。
【００４３】
更に別の態様において検討すると、本発明は、いずれの終結層の厚さが当該層における少数キャリア拡散長よりも大きい構造であると見なすことができる。「終結層」とは、少数キャリアが注入され、高欠陥密度又は応力状態によって特徴付けられる界面によって少数キャリアが注入される側とは反対側に接する層のことを言う。再度、図４に戻って、終結層をＰ型層３４及びＮ＋層３２であると考えると、積層不良４０はその中で終結し、それ以上広がらない。何故なら、層３４の厚さ及び層３２の厚さは、それぞれの層におけるそれぞれの少数キャリア拡散長よりも大きく形成されているからである。
【００４４】
図５は、本発明にしたがって形成したダイオードの別の顕微鏡写真であり、図１の顕微鏡写真との対比のために示している。図５では、ダイオードを全体的に４５で示し、この場合も検査の目的のために格子状のオーミック・パターンを含む。図５では、積層不良は、これらが見える範囲において、４６、４７、４８で示す。図５において明確な積層不良の拡張は停止され、その結果、積層不良は、図１における積層不良よりもその広がりが遥かに少ない。これは、本発明による利点である。
【００４５】
本発明によるダイオードは、以下のようにして製作した。オフアクシス方位が＜１１２０＞軸に向かって８゜の角度をなす４Ｈ  ＳｉＣ  Ｓｉ対向基板を用意した。以下に述べるエピ層の全ては、化学蒸着（ＣＶＤ）による単一連続成長にて完成させた。窒素のＮ型ドーパントとして用い、厚さ２μｍ、１Ｅ１９ｃｍ−３でドープしたＮ＋炭化ケイ素のエピタキシャル層を、基板上に形成した。次いで、厚さが０．５μｍ、キャリア濃度が２Ｅ１８ｃｍ−３のＮ＋層を形成した。次に、厚さが１０μｍ、キャリア濃度が１Ｅ１６ｃｍ−３のエピタキシャル層を、成長を停止せずに、成長させた。再度、窒素をＮ型ドーパントとして用いた。その後、そして再度成長を停止せずに、キャリア濃度が３Ｅ１８ｃｍ−３の炭化ケイ素のＰ型層を、１．５μｍの厚さまでエピタキシャル成長させた。最後に、厚さが２μｍのＰ＋エピタキシャル層を、Ｐ型層上に成長させた。Ｐ＋層のキャリア濃度は、１Ｅ１９ｃｍ−３であった。次いで、デバイスの上面及び底面上にオーミック・コンタクトを形成した。
【００４６】
３０分の製造及び動作の後、積層不良４６、４７及び４８の成長は停止され、これらはダイオードの幅全域に増殖し続けなかった。本発明は、ＰＮダイオード以外のバイポーラ・デバイスにも用いることができる。例えば、図６〜図８に示すように、本発明は、バイポーラ接合トランジスタやサイリスタを含むが、これらには限定されない、その他の種類のバイポーラ・デバイスにも用いることができる。
【００４７】
バイポーラ接合トランジスタ（ＢＪＴ）における本発明の一実施形態を図６に示す。ＢＪＴ６００は、Ｎ型ＳｉＣ基板６０２、Ｎ＋バッファ６０４、Ｎ−電圧遮断層６０６、Ｐ型ベース領域６０８、及びＮ型エミッタ領域６１４からなる。オーミック・コンタクトを被着し、コレクタ・コンタクト６２０、ベース・コンタクト６１２、及びエミッタ・コンタクト６１６を形成する。平面欠陥の増殖を停止させるために、Ｎ＋バッファ層６０４及びＮ＋エミッタ領域６１４はそれぞれ、これらの層における少数キャリア（正孔）拡散長よりも厚く作り、少数キャリアが、バッファ層６０４及び基板６０２間の界面、並びにエミッタ領域６１４及びオーミック・コンタクト６１６間の界面までそれぞれ拡散するのを防止する。
【００４８】
本発明の更に別の実施形態を、図７に示す。これは、埋め込みゲート電界制御サイリスタ（ＦＣＴ）７００を示す。ＦＣＴ７００は、Ｎ型ＳｉＣ基板７０２、Ｎ＋バッファ層７０４、Ｎ＋ゲート７１０を埋め込むＰ−ドリフト領域７０６、及びＰ＋アノード層７０８からなる。オーミック・コンタクト７１２及び７２０が、アノード・コンタクト及びカソード・コンタクトをそれぞれ形成する。平面欠陥の増殖を停止させるために、Ｎ＋バッファ層７０４及びＰ＋アノード層７０８はそれぞれ、これらの層における少数キャリア拡散長よりも厚く作られており、少数キャリアが、バッファ層７０４及び基板７０２間の界面、並びにＰ＋アノード層７０８及びオーミック・コンタクト７１２間の界面までそれぞれ拡散するのを防止する。
【００４９】
サイリスタ構造における本発明の更に別の実施形態を、図８に示す。ここでは、サイリスタ構造８００は、ＳｉＣ基板８０２、Ｎ＋バッファ層８０４、Ｐ−電圧遮断層８０６、及びＮ型層８０８からなる。複数のＰ＋アノード領域８１０が、Ｎ型層８０８の上面上に形成されている。オーミック・コンタクトを被着して、アノード・コンタクト８１２、ゲート・コンタクト８１４、及びカソード・コンタクト８２０を形成する。平面欠陥の増殖を停止させるために、Ｎ＋バッファ層８０４及びＰ＋層８１０はそれぞれ、これらの層における少数キャリア拡散長よりも厚く作られており、キャリアがバッファ層８０４及び基板８０２間の界面、並びにＰ＋層８１０及びアノード・コンタクト８１２間の界面までそれぞれ拡散するのを防止する。
【００５０】
本発明は、多くの異なる種類のバイポーラ・デバイス構造において具体化できることを当業者は認めよう。したがって、本発明は、ここに例示した特定的な構造には限定されない。
図面及び明細書において、本発明の好適な実施形態について明記し、具体的な用語を用いたが、これらは限定の目的ではなく、汎用的かつ記述的な意味で用いたのであり、本発明の範囲は、特許請求の範囲において規定される。
【図面の簡単な説明】
【００５１】
【図１】従来技術のダイオードの顕微鏡写真であり、本発明が取り組む種類の積層不良の広範な群集を示す図である。
【図２】従来技術の半導体構造における積層不良の概略斜視図である。
【図３】積層不良を含む従来技術のバイポーラ・デバイスの断面概略図である。
【図３Ａ】従来技術のバイポーラ・ダイオードにおける高順方向電流動作中の少数キャリア濃度の概要を示す図である。
【図４】積層欠陥を含む本発明によるバイポーラ・デバイスの断面図である。
【図４Ａ】本発明によるバイポーラ・ダイオードにおける高順方向電流動作中の少数キャリア濃度の概要を示す図である。
【図５】本発明にしたがって形成したダイオードの顕微鏡写真であり、３つの積層不良における横方向拡張停止を示す図である。
【図６】本発明によるバイポーラ接合トランジスタの概略図である。
【図７】本発明による電界制御サイリスタの概略図である。
【図８】本発明によるサイリスタの概略図である。
【図３Ａ】
2005508086.tif 000005
【図４Ａ】
2005508086.tif 000006
【国際公開パンフレット】
2005508086.tif 000007
2005508086.tif 000008
2005508086.tif 000009
2005508086.tif 000010
2005508086.tif 000011
2005508086.tif 000012
2005508086.tif 000013
2005508086.tif 000014
2005508086.tif 000015
2005508086.tif 000016
2005508086.tif 000017
2005508086.tif 000018
2005508086.tif 000019
2005508086.tif 000020
2005508086.tif 000021
2005508086.tif 000022
2005508086.tif 000023
2005508086.tif 000024
2005508086.tif 000025
2005508086.tif 000026
2005508086.tif 000027
2005508086.tif 000028
2005508086.tif 000029
2005508086.tif 000030
2005508086.tif 000031
2005508086.tif 000032
2005508086.tif 000033
2005508086.tif 000034
2005508086.tif 000035
2005508086.tif 000036
2005508086.tif 000037
2005508086.tif 000038
【国際調査報告】
2005508086.tif 000039
2005508086.tif 000040
2005508086.tif 000041