(57)【要約】第１および第２の信号源は、デジタル入力信号に依存する構成で、アナログ出力部に対して接続されている。デジタル入力が第１または第２の値をそれぞれとる時に、信号源のソース信号の寄与度が第１または第２の方向で加算されるように信号源が接続される。デジタル入力信号が第３の値をとる時に、ソース信号が互いに打ち消される。ソース信号が第３の値におけるアナログ信号レベルに寄与する符号は、交互に切り替えられ、これにより、各信号源において両方の符号がほぼ等しい頻度で生じる。前記交互切替に起因する偏差信号のスペクトル密度は高周波に集中される。一実施形態においては、デジタル入力信号に依存するレベル間にゼロ復帰レベルを生成するために使用される高周波交互切換の方へ交互切り替えを変化させることにより、スペクトル密度が高周波へと移行される。
2005516521.tif 000002
【特許請求の範囲】
【請求項１】
−デジタル入力信号の制御下で、少なくとも３つの利用可能なレベルから選択されるアナログ信号レベルを出力するためのアナログ出力部と、
−第１および第２の信号源と、
−デジタル入力信号に依存する構成で前記第１および第２の信号源をアナログ出力部に対して接続するように設けられた制御回路と、
を備え、
前記制御回路は、デジタル入力が第１または第２の値をそれぞれとる時に、前記信号源のソース信号の寄与度が第１または第２の方向で加算されるように信号源を接続し、制御回路は、デジタル入力信号が第３の値をとる時に、ソース信号を互いに打ち消し、制御回路は、ソース信号が第３の値におけるアナログ信号レベルに寄与する符号を交互に切り替えるとともに、各信号源において両方の符号がほぼ等しい頻度で生じるようにする、電子回路。
【請求項２】
制御回路は、前記符号の前記交互の切り替えに起因する偏差信号のほぼ全てのスペクトル密度が、ゼロ周波数よりも、回路のサンプリング周波数の半分の方に近くなるべく集中するように、符号を交互に切り替える請求項１に記載の電子回路。
【請求項３】
第１および第２の段階を交互に切り替える動作を行なうことができ、制御回路は、第１の段階においては、デジタル入力信号に依存する構成で、信号源をアナログ出力部に対して接続し、制御回路は、第２の段階においては、ソース信号を互いに打ち消し、制御回路は、デジタル入力信号が第３の値をとる第１の段階および第２の段階の少なくとも一部分においてソース信号が寄与する符号を切り替え、第３の値が生じる度に、また、第２の段階の前記少なくとも一部分のうちの任意の部分が生じる度に、符号が切り替えられる請求項１に記載の電子回路。
【請求項４】
第１および第２の端子を有する差動出力部を備え、前記制御回路は、デジタル入力信号が第１の値をとる時に、両方の信号源を第１の端子に対して接続するとともに、デジタル入力信号が第２の値をとる時に、両方の信号源を第２の端子に対して接続し、制御回路は、デジタル入力信号が第３の値をとる時に、第１の状態の第１および第２の信号源を第１および第２の端子のそれぞれに対して接続するとともに、第２の状態の第１および第２の信号源を第１および第２の端子のそれぞれに対して接続し、前記制御回路は、第１および第２の状態がほぼ等しい頻度で生じるように、第１および第２の状態を交互に使用する請求項１に記載の電子回路。
【請求項５】
前記信号源が電流源であり、これらの電流源の寄与が実質的に時定数電流である請求項１に記載の電子回路。
【請求項６】
デジタル出力部を有するアナログ／デジタル変換器と、デジタル出力信号から決定されたフィードバック信号をアナログ入力信号から減算する減算回路と、減算結果を量子化する量子化器と、減算回路と量子化器との間に設けられたループフィルタとを備え、前記デジタル／アナログ変換器は、デジタル出力信号からフィードバック信号を生成し、前記ループフィルタは、前記交互の切り替えに起因する偏差信号のスペクトル密度を抑制する請求項１に記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル／アナログ変換器を有する回路に関する。デジタル／アナログ変換器は、一連のデジタル信号を使用して、デジタル信号の制御下で利用可能な一組のレベルから選択される一連のアナログ信号レベルをとる出力信号を生成する。通常、デジタル信号は２進信号であり、各信号値は、１または複数のビットを含んでいる。
【背景技術】
【０００２】
３つの可能な出力レベルを有するデジタル／アナログ変換器を提供することは、米国特許第５，６０８，４０１号によって知られている。この回路は、電圧源と、１つの負荷と、電圧源の電圧を２つの互いに反対の極性で負荷の両端に印加することができるブリッジ構成の複数のスイッチとを有している。このようにすると、可能な出力レベルのうちの２つが生成される。第３のレベルは、電圧源を負荷から完全に分離することにより生成される。米国特許第５，６０８，４０１号は、この回路を使用することにより、電圧を負荷の両端に印加する必要がない時に休止電力消費を回避することについて記載している。
【０００３】
デジタル／アナログ変換器の１つの重要な特性は、ダイナミックレンジである。これは、最大出力振幅と最低限異なる信号間の量子化雑音振幅との間の比率である。一般に、多数のビットを有するマルチビット信号を使用することにより、デジタル／アナログ変換器のダイナミックレンジを大きくすることができる。一方、これにより、デジタル／アナログ変換器が更に複雑になり、それにより、異なるデジタル信号において出力される連続するアナログレベル間の段差が同じでない場合に生じる非線形性の影響を受け易くなる。
【０００４】
この問題に対する１つの解決策は、最終的な出力信号において必要とされるよりも十分に高いサンプリング周波数で動作する１ビットデジタル／アナログ変換器が使用されるシグマ・デルタ技術である。この１ビットデジタル／アナログ変換器の出力信号は、低域通過フィルタ（または帯域通過フィルタ）を通過する。フィルタの出力は、平均して所望の出力信号と一致するように形成される。フィルタは、未使用の周波数で量子化雑音を抑制する。したがって、高いダイナミックレンジを実現することができると同時に、線形性の問題を解消することができる。これは、１ビットデジタル／アナログ変換器の出力レベル間の開きが１つの段差分しかないためである。
【０００５】
このようにすると、高いダイナミックレンジを有する高線形のデジタル／アナログ変換器を実現することができる。得られるダイナミックレンジは、１ビットデジタル／アナログ変換器の最大の有用なサンプリング周波数のみによってしか制限されない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特に、本発明の目的は、低いサンプリング周波数をもって高いダイナミックレンジおよび良好な線形性が得られ、あるいは、１ビットデジタル／アナログ変換器と同じサンプリング周波数で高いダイナミックレンジが得られるデジタル／アナログ変換器を有する回路を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、請求項１に記載された回路を提供する。本発明において、デジタル／アナログ変換器には、少なくとも３つのレベル間で選択できるデジタル入力部が設けられている。これらのレベルのうちの２つのレベルにおけるアナログ出力信号は、電流源等の２つの信号源の寄与度を同じ方向で加算することにより形成される。出力レベル間の中間のレベルは、寄与度を減算することにより形成される。２つの互いに反対の減算方法も可能である。すなわち、一方の方法においては、第１の信号源がプラスの符号を用いて寄与し、第２の信号源がマイナスの符号を用いて寄与する。また、他方の方法においては、第１の信号源がマイナスの符号を用いて寄与し、第２の信号源がプラスの符号を用いて寄与する。これらの２つの方法が交互に行なわれることにより、中間レベルは、平均して、信号源の寄与度を加算して得られるレベルのちょうど中間に一致する。したがって、正確な較正を行なわなくても、高線形デジタル／アナログ変換器を提供できる。
【０００８】
互いに反対の減算方法を交互に行なうことによって、交互切り替えに起因するエラー信号の殆どのスペクトル密度を、デジタル／アナログ変換器のサンプリング周波数の半分の帯域に集中させて、ゼロ周波数の帯域にスペクトル密度を殆ど残存させないようにすることが好ましい。
【０００９】
原理的には、これは、例えば、中間レベルを出力する度に符号を交互に切り替えることにより実現することができる。これにより、簡単に、両方の符号を平均して同じ頻度で使用できるようになり、符号が変化する頻度が最大になる。しかしながら、この最大の頻度は、中間レベルが生じる頻度によって制限され、その結果、この頻度が十分に高くならない場合がある。
【００１０】
一実施形態において、回路は、出力信号がデータによって決定される第１の段階同士の間で、第２のゼロ復帰段階を使用する。また、ゼロ復帰段階においては、寄与度が互いに打ち消される。この実施形態においては、寄与度を互いに打ち消す符号間の交互切り替えにより、符号は、第３の値が第１の段階で生じる度に、また、第２の段階の少なくとも一部分が生じる度に、切り替えられる。したがって、寄与度を効果的に打ち消すことによって得られる１つの値をとる出力信号の部分は、第１の段階および第２の段階の両方の２つのレベル間で交互に切り換わる高い周波数のデジタル発信信号を生成する。この発振器の発振は、デジタル入力信号が高い値と低い値との間の第３の値をとる時、デジタル入力信号に応じて位相変調される。このようにすると、第１の段階で使用される信号の偏りのスペクトル密度が、第２の段階で使用される信号の偏りのスペクトル密度の方へと変調される。これにより、スペクトル密度は、高い周波数に置かれ、それにより、更に簡単にフィルタを通過することができる。
【００１１】
差動出力部が使用され、２つの極レベルにおいて、両方の信号源が第１の出力端子に接続され、あるいは、両方の信号源が第２の出力端子に接続されるとともに、中間レベルを生成するために各信号源が対応する出力端子に接続されることが好ましい。
【発明を実施するための最良の形態】
【００１２】
以下、図面を使用して、本発明のこれら及び他の目的、有利な態様について詳細に説明する。
【００１３】
図１は、シグマ・デルタ・デジタル／アナログ変換器において本発明に係るデジタル／アナログ変換器を使用した状態を示している。変換器は、入力ステージ１０と、減算ステージ１２と、ループフィルタ１４と、量子化器１６と、フィードバック信号発生器１８とを有している。入力ステージ１０は、差動入力端子１００ａ，１００ｂと、減算ステージ１２の加算ノード１２０ａ，１２０ｂに接続される出力部とを有している。一例として、入力ステージ１０は、各入力端子１００ａ，１００ｂと対応する加算ノード１２０ａ，１２０ｂとの間に直列に接続されたコンデンサ１０４ａ，１０４ｂおよびレジスタ１０２ａ，１０２ｂを有するように示されている。
【００１４】
減算ステージ１２、ループフィルタ１４および量子化器は、入力信号と出力信号との間の平均値の差によって得られる差分信号からデジタル出力信号を生成するためのデジタル化ステージを形成している。減算ステージ１２は、加算ノード１２０ａ，１２０ｂに接続された入力部を有する差動増幅器１２２を備えるとともに、増幅器１２２の出力部と増幅器の入力部との間に接続されたフィードバックコンデンサ１２４ａ，１２４ｂを備えている。減算ステージ１２の出力部は、ループフィルタ１４を介して、量子化器１６に接続されている。量子化器１６はクロック入力部を有しており、量子化器１６の出力部は、シグマ・デルタ変換器の出力部を生成している。量子化器１６の出力部は、フィードバック信号発生器１８の入力部に戻って接続されている。フィードバック信号発生器１８は、減算ステージ１２の加算ノード１２０ａ，１２０ｂに接続された差動出力部を有している。ループフィルタ１４は、例えば、四次フィルタであるが、本発明において、精密なタイプのフィルタは必ずしも必要ではない。
【００１５】
作動時、差分入力信号が入力部１００ａ，１００ｂ間に加えられ、量子化器１６の出力部でデジタル出力信号が生成される。差分入力信号および出力信号に対応する信号は、減算ステージ１２によって互いに減算される。その結果得られる差は、ループフィルタ１４に通されるとともに、出力信号を決定するために量子化される。ループフィルタ１４は、その差を経時的に平均化する。その結果、シグマ・デルタ変換器は、差分入力信号に対応する経時的に平均化された出力信号を生成する。
【００１６】
図２は、クロック信号Ｃと、量子化器１６の出力信号を示す信号Ｂとを示している。量子化器１６は、各クロックパルス毎に出力信号値を生成するように形成されている。この場合、前記出力信号は、３つの値のうちの１つをとる。信号Ｂは、それらの値を示す３つの可能なレベルに限定される（無論、量子化器の実際の出力信号は、例えば各出力信号毎にビット対を使用することにより任意の形式でレベルを表わすことができるデジタル信号である）。量子化器１６は、例えば量子化器１６内で２つの比較器（図示せず）を使用することにより、実現されても良い。この場合、量子化器は、その入力部での信号間の差が両方の比較器の閾値レベルを下回る時に第１の値を生成し、その差が一方の比較器の閾値レベルを下回るが他方の比較器の閾値レベルを上回る時に第２の値を生成するとともに、その差が両方の閾値レベルを上回る時に第３の値を生成する。
【００１７】
フィードバック信号発生器１８は、信号Ｂに対応するフィードバック信号Ｉを、減算回路に対して供給する。各クロック周期においては、第１の段階と第２の段階とが生じる。第１の段階において、フィードバック信号Ｉは、そのクロック周期中の信号Ｂによって決定される。第２の段階において、フィードバック信号は、信号Ｂと独立である。第２の段階は、異なるクロックサイクルの第１の段階同士の間でゼロ復帰段階としての機能を果たし、これにより、異なるクロック周期の第１の段階で供給される信号間の相乗効果が除去される。第１の段階で供給されるフィードバック信号Ｉは、３つの異なる値、すなわち、第２の段階における場合と同じ値２４ａ〜２４ｄ、または、その値２４ａ〜２４ｄの反対側の値２０ａ，２０ｂ，２２ａ〜２２ｃをとっても良い。
【００１８】
第１の段階におけるフィードバック信号Ｉが第２の段階における場合と同じ値２４ａ〜２４ｃをとる場合、これは、第２の段階で信号を実現するために使用される同じ手段によって実現される。したがって、３つの可能なレベルを有するフィードバック信号Ｉは、別個のハードウェアを殆ど用いることなく、あるいは、全く用いることなく実現される。
【００１９】
図３は、デコーダ４０と、第１および第２の電流源４２ａ，４２ｂと、第３および第４の電流源４４ａ，４４ｂと、多くのスイッチ４６ａ〜４６ｄとを有するデジタル／アナログ変換器を示している。デジタル／アナログ変換器の第１および第２の出力部４８ａ，４８ｂは、共に、回路の差動出力部を形成する。第１の出力部４８ａは第１の電流源４２ａの出力部に接続され、デジタル／アナログ変換器の第２の出力部４８ｂは第２の電流源４２ｂの出力部に接続されている。第１の出力部４８ａは、スイッチ４６ａ，４６ｂのうちの対応する一方をそれぞれ介して、第３および第４の電流源４４ａ，４４ｂの出力部に対して接続される。第２の出力部４８ａは、スイッチ４６ｃ，４６ｄのうちの対応する一方をそれぞれ介して、第３および第４の電流源４４ａ，４４ｂの出力部に対して接続される。第１、第２、第３、第４の電流源４２ａ，４２ｂ，４４ａ，４４ｂは、略同一の出力電流を供給するように設けられている。スイッチは、デジタル入力部４１で受けられるデジタル信号およびクロック入力ｃｌｋの制御下で、デコーダ４０により制御される。
【００２０】
図４は、図３の回路の動作を示す信号を表わしている。第１の信号ｃｌｋはクロック信号を示しており、クロックサイクルの交互に生じる第１および第２の段階がＩ，IIによって表わされている。第２の信号Ｂは、デジタル入力信号の一例を示している。デジタル信号は、信号値を表わす一連のコード値を含んでいる。一例として、異なるコード値に対応する３つのレベルを有するようにデジタル入力信号Ｂが示されている。
【００２１】
第３の信号Ｉｄｉｆｆは、出力部４８ａ，４８ｂへと流れる正味の電流間の差を示している。回路は、交互に生じる２つの段階Ｉ，IIで動作する。第１の段階Ｉにおいて、デコーダ４０は、データに依存する正味の電流差を出力部４８ａ，４８ｂに対して供給するため、データに応じてスイッチ４６ａ〜４６ｄを制御する。第２の段階IIにおいて、デコーダ４０は、スイッチ４６ａ〜４６ｄを制御して、ゼロ復帰電流差を出力部４８ａ，４８ｂに対して供給する。
【００２２】
デジタル入力信号Ｂが高いレベルにおいてコード化すると、デコーダ４０は、第１の段階でスイッチ４６ａ〜４６ｄを制御して、第３および第４の両方の電流源４４ａ，４４ｂの出力部を第２の電流源４２ｂの出力部に対して接続する。したがって、第１の出力部における正味の電流は、第１の電流源４２ａからの電流Ｉａに等しくなる。第１、第２、第３、第４の電流源４２ａ，４２ｂからの電流が同じであると仮定すると、第２の出力部４８ｂにおける正味の電流は−Ｉａである。第１の出力部における正味の電流と第２の出力部における正味の電流との間の差は２Ｉａであり、これは、高レベルの差分出力電流５１に対応している。
【００２３】
同様に、デジタル入力信号Ｂが低いレベルにおいてコード化すると、デコーダ４０は、第１の段階でスイッチ４６ａ〜４６ｄを制御して、第３および第４の両方の電流源４４ａ，４４ｂの出力部を第１の電流源４２ｂの出力部に対して接続する。したがって、第１の出力部における正味の電流と第２の出力部における正味の電流との間の差は、低レベルの差分出力電流５３に対応する−２Ｉａとなる。
【００２４】
デジタル入力信号Ｂが第３のレベルにおいてコード化すると、デコーダ４０は、第１の段階でスイッチ４６ａ〜４６ｄを制御して、第３および第４の電流源４４ａ，４４ｂの出力部を、第１および第２の電流源４２ｂの出力部に対してぞれぞれ接続し、あるいは、第２および第１の電流源４２ｂの出力部に対してぞれぞれ接続する。したがって、第１の出力部における正味の電流と第２の出力部における正味の電流との間の差はゼロになる。
【００２５】
回路は、ゼロ復帰レベルと同じ方法で第３の入力信号を出力するように形成されている。第２の段階においても、デコーダ４０は、スイッチ４６ａ，４６ｂを制御して第３および第４の電流源４４ａ，４４ｂの出力部を第１および第２の電流源４２ｂの出力部に対してぞれぞれ接続し或いは第２および第１の電流源４２ｂの出力部に対してぞれぞれ接続することによって、差をゼロにする。
【００２６】
実際には、電流源４２ａ，４２ｂ，４４ａ，４４ｂは、例えば、異なる電流源の実装における幾何学的構成の差またはパラメータの差に起因して、同じ電流を供給しない場合がある。同一の電流が供給されないと、ゼロ復帰レベルでの出力部４８ａ，４８ｂからの正味の電流の差は、高レベルの出力と低レベルの出力との間の差の中間に正確に一致しない。これは、ゼロ復帰レベルがデジタル入力信号Ｂによって選択できる第３の出力レベルとしてではなくゼロ復帰レベルとしてのみ使用される場合の問題ではない。しかしながら、ゼロ復帰レベルがデジタル入力信号Ｂによって選択できる第３の出力レベルとして使用されると、それにより、デジタル／アナログ変換の線形性が無くなる。
【００２７】
この非線形性に対抗するためには、第３のレベルのための出力電流が平均して高レベルと低レベルとの間の中間に正確に一致するように、２つの異なる状態を使用して第３のレベルにおける電流を供給することにより、第３の出力レベルを止めることが好ましい。第１の状態において、デコーダ４０は、スイッチ４６ａ〜４６ｄを制御して、第１の電流源４２ａの出力部を第３の電流源４４ａの出力部に対して接続するとともに、第２の電流源４２ｂの出力部を第４の電流源４４ｂの出力部に対して接続する。逆に、第２の状態においては、デコーダ４０は、スイッチ４６ａ〜４６ｄを制御して、第１の電流源４２ａの出力部を第４の電流源４４ｂの出力部に対して接続するとともに、第２の電流源４２ｂの出力部を第３の電流源４４ａの出力部に対して接続する。
【００２８】
以下の表は、第１、第２、第３、第４の各電流源４２ａ，４２ｂ，４４ａ，４４ｂからの電流Ｉ１，Ｉ２，Ｉ３，Ｉ４の形式で、第１および第２の状態において出力部４８ａ，４８ｂへと流れる正味の電流を示している。また、表には、高低のデジタル入力Ｂを伴う電流が含まれている。
出力部４８ａ                出力部４８ｂ                  差
Ｂ高      Ｉ１                  Ｉ２−Ｉ３−Ｉ４      Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４
Ｂ低      Ｉ１−Ｉ３−Ｉ４      Ｉ２                  Ｉ１−Ｉ２−Ｉ３−Ｉ４
状態１    Ｉ１−Ｉ３            Ｉ２−Ｉ４            Ｉ１−Ｉ２−Ｉ３＋Ｉ４
状態２    Ｉ１−Ｉ４            Ｉ２−Ｉ３            Ｉ１−Ｉ２＋Ｉ３−Ｉ４
【００２９】
Ｉ１〜Ｉ４は全て、精度の無さを除いて、ほぼ等しいことは言うまでもない。なお、電
流差は、反対の極性をもって、また、高低の入力信号Ｂにおいて、Ｉ１−Ｉ２から偏っている。第１および第２の状態においては、高い入力信号におけるレベルと低い入力信号におけるレベルとの間の中間のレベルＩ１−Ｉ２から僅かな偏りがある。第１の状態におけるレベルと第２の状態におけるレベルとの平均は、高低の入力信号Ｂにおけるレベル間の中間のこのレベルＩ１−Ｉ２と正確に一致する。これは、電流が互いに等しくない場合であっても、非線形性を相殺するために使用される。
【００３０】
デコーダ４０は、デジタル入力信号が高レベルと低レベルとの間及び／又は第２の段階に第３のレベルを有する場合に、状態１および状態２の両方を利用して、出力電流を生成するように設けられることが好ましい。異なるクロックサイクルにおいては、デコーダ４０が異なる状態を選択する。これにより、第３のレベルにおける出力電流は、平均して、高レベルと低レベルとの間の中間になる。すなわち、２つの状態が頻繁に選択される。したがって、ループフィルタ１４は、第３のレベルが使用される時に生じる非線形性を平均化する。
【００３１】
入力信号が第３の値をとる時に第１の段階Ｉで出力電流を制御するために使用される状態を選択するために、様々な方法が使用されても良い。各方法においては、少なくとも平均して両方の状態が頻繁に生じることが好ましい。無論、個々の各状態における電流は理想の値から偏っているが、電流が平均して理想の値に等しいため、殆どの偏りがループフィルタ１４を通過する。また、大きな偏りのスペクトル密度は、ループフィルタ１４を通過する周波数へと移行することが好ましい。したがって、状態の選択方法は、偏りのスペクトル密度が更に高い周波数（ループフィルタ１４を通過する周波数）へと移行することを促すことが好ましい。
【００３２】
第１の組の実施形態において、第１の段階Ｉで使用される状態は、第２の段階IIで使用される状態とは無関係に選択される。しかしながら、これは、偏りのスペクトル密度を使用できる最大周波数を制限する。したがって、第２の組の実施形態においては、第１および第２の段階で使用される状態の選択が互いに依存し合っている。これにより、スペクトル密度を更に高い周波数へと移行させることができる。
【００３３】
第１の段階Ｉで使用される状態が第２の段階IIで使用される状態とは無関係に選択される実施形態においては、入力信号で制御される電流が供給される第１の段階Ｉ同士の間の第２の段階IIでゼロ復帰電流を供給するために、任意の状態を使用することができる。例えば、第２の段階で同じ状態を常に使用しても良い。これにより、ＤＣオフセット信号が生じるが、そのようなオフセット信号は、音声出力または無線信号受信等の殆どの用途で問題とならない。あるいは、第２の段階で使用される状態が、連続するクロックサイクルにおいて交互に生じても良い。更なる他の変形例においては、第２の段階で使用される状態が、一方のクロックサイクルから他のクロックサイクルへと切り替えられても良い。無論、ゼロ復帰レベルが必要とされない場合、回路は、クロック周期全体において、単に、入力信号で制御される出力電流を供給するだけでも良い。この場合、第２の段階が必要とされず、あるいは、切換中の短い期間において一時的にのみ第２の段階が持続しても良い。
【００３４】
第１の段階で使用される状態が第２の段階で使用される状態とは無関係に選択される場合には、様々な方法を使用して、第１の段階Ｉにおいて状態を選択することができる。第１の実施形態において、デコーダ４０は、第３のレベルが生じる時に、状態１と状態２とを単に交互に使用する。したがって、第３のレベルにおける平均電流差が高レベルおよび低レベルにおける電流差間の中間になるといったことが簡単に起こり得る。これは、例えば、デコード４０内にトグルフリップフロップ（図示せず）を設けることにより実現することができる。この場合、トグルフリップフロップは、入力信号Ｂが第３のレベルを選択する時にスイッチ４６ａ〜４６ｄを制御するために使用される状態を制御するとともに、入力信号Ｂが第３のレベルを選択する毎に切り替える。このようにして、偏りのスペクトル密度が更に高い周波数へと移行されるが、最大周波数は、第３のレベルが生じる周波数によって制限される。最大周波数が低いと、スペクトル密度が小さい。これは、第３のレベルが低い周波数で生じるが、ある用途において、この周波数が非常に低いことから、偏りを平均化できないためである。
【００３５】
一実施形態において、デコーダ４０は、偶数のクロックサイクルで状態１を使用し、奇数のクロックサイクルで状態２を使用する。これによっても、第３のレベルにおける平均電流差は、高レベルおよび低レベルにおける電流差間の中間になる。これは、例えば、デコード４０内にトグルフリップフロップ（図示せず）を設けることにより実現することができる。この場合、トグルフリップフロップは、入力信号Ｂが第３のレベルを選択する時にスイッチ４６ａ〜４６ｄを制御するために使用される状態を制御するとともに、各クロックサイクルを切り替える。更に他の実施形態においては、適切に設計されたＬＦＳＲ（リニア・フィードバック・シフト・レジスタ）等の擬似ランダム発生器を使用して、トグルフリップフロップを切り替えても良い。これらの実施形態の全てにおいて、偏りのスペクトル密度が移行する最大周波数は、第３のレベルが生じる周波数によって制限される。ある用途においては、この周波数が非常に小さいため、偏りを平均化することができない。
【００３６】
他の実施形態においては、前回の入力信号を使用して、第１の段階Ｉで状態が選択される。すなわち、第３のレベルの入力信号がクロックサイクルで生じ且つ前回のクロックサイクルにおける入力信号が高かった場合、クロックサイクルにおいて第１の状態が選択される。前回のクロックサイクルにおける入力信号が低かった場合には、第２の状態が選択される。前回の入力信号が第３の値を有している場合には、前回のクロックサイクルの状態に対して状態が切り替えられる。高レベルおよび低レベルの両方が同じ頻度で生じるため、これにより、平均して両方の状態が同じ頻度で生じる。状態を選択するこの方法は、例えばデコーダ４０内でラッチ（図示せず）を使用することによって実現できる。この場合、ラッチは、入力信号が高かった場合あるいは低かった場合に、前回の入力信号をラッチするとともに、入力信号が中間値をとった場合に、その前回の内容と反対のロジックをラッチする。しかしながら、この方法は、状態が入力信号と関連して、偏りのスペクトル密度の一部が低い周波数で生じるといった欠点を有している。
【００３７】
第１の段階および第２の段階で使用される状態の選択が互いに依存し合っている場合には、偏りのスペクトル密度を更に高い周波数へと移行させることができる。図４は、第１の段階で使用される状態を選択する他の実施形態の結果を示している。この実施形態において、デコーダ４０は、中間値が第１の段階で出力され且つ第２の段階で出力される場合、中間値が出力される毎に、選択された状態を交互に切り替える。この交互の実施形態は、様々な方法で実現することができる。例えば、デコーダ４０内にトグルフリップフロップ（図示せず）を設けることにより、トグルフリップフロップは、第１の段階および第２の段階の両方で第３のレベルが出力される時にスイッチ４６ａ〜４６ｄを制御するために使用される状態を制御するとともに、第３のレベルが出力される度に切り替える。他の実装は、例えば、データＢとは無関係な連続する段階間でトグルさせるトグル信号の使用、および、デジタル入力信号Ｂが中間値をとらない各クロックサイクルでトグルされるフリップフロップの使用である。この他の実施形態において、使用される状態を選択する信号は、フリップフロップの出力およびトグル信号の排他的論理和を形成することにより形成される。
【００３８】
したがって、クロックサイクルの第１の段階で高い値または低い値が出力される限り、第２の段階でＲＴＺレベルを出力するために使用される状態は、第１の状態と第２の状態との間で単に切り替えられる。クロックサイクルで第３の値が出力されると、第１および第２の段階で異なる状態が使用される。この場合、第１の段階における状態は、最後の前回のクロックサイクルで使用された状態に応じて選択される。
【００３９】
図４において、例えば、介在する第１の段階で第３のレベルの信号が生じない場合、連続する第２の段階で使用される状態が交互に切り替えられる（異なる状態は、僅かに高いレベルおよび僅かに低いレベル５２，５６から認識できる）。最初のクロックサイクルにおいては、中間値入力信号５０が生じる。この最初のクロックサイクルにおいて、第１の状態（高レベルと低レベルとの間の中間のレベルよりも僅かに高いレベル５２を有するように示されている）は、第１の段階で出力信号を生成するために使用される。入力信号５４の中間値が生じる次のクロックサイクルにおいて、第２の状態（高レベルと低レベルとの間の中間のレベルよりも僅かに高いレベル５６を有するように示されている）が使用される。これは、入力信号が中間値５０をとる前回のサイクル後に奇数のクロックサイクルが生じたからである。入力信号が中間値５８をとる次のクロックサイクルにおいては、第２の状態５９が再び使用される。なぜなら、今度は、前回の中間値５４の後に偶数のクロックサイクルが生じたからである。
【００４０】
このようにして、連続的に選択された状態のための信号出力は、サンプリング周波数の半分に対応する公称振動周期をもって、デジタル発振器の出力信号を効果的に形成する。この発振器の振動は、デジタル入力信号Ｂが高い値と低い値との間の第３の値をとる時にそのデジタル入力信号Ｂに応じて変調される位相である。このようにすると、第１の段階で使用される信号の偏りのスペクト密度は、第２の段階における偏りのスペクトル密度へと変調される。これにより、スペクトル密度が高周波で得られ、そのため、これを更に簡単にフィルタに通過させることができる。これは、第２の段階においてＲＴＺレベルのために使用される状態の選択に起因する偏りのスペクトル密度を犠牲にして達成される。第２の段階においてＲＴＺレベルのために使用される状態がスペクトル密度のデータ部分とは無関係に交互に切り替えられる実施形態と比較して、第２の段階における異なる状態の当然の選択は、低周波へと移行される。しかしながら、このスペクトル密度は、依然として、フィルタを簡単に通過できる周波数のままである。
【００４１】
本発明から逸脱することなく、他の方法で、デジタル入力信号が中間値をとる時に第１の段階Ｉで使用される状態が、高い周波数のデジタル発振信号の一部を形成できることは言うまでもない。例えば、デジタル入力信号が高い値または低い値をとらない時にクロクサイクルの一部だけでトグルさせる僅かに低い周波数のデジタル発振信号が使用されても良く、あるいは、中間値が出力される連続する第２の段階および第１の段階における状態を連続的に選択するために、高周波擬似ランダム振動が使用されても良い。
【００４２】
図３のデジタル／アナログ変換器は、図１のシグマ・デルタ・アナログ／デジタル変換器との関連で与えられているが、特に状態間の切り替えに起因するエラー信号を抑制するためにフィルタが設けられる場合には、シグマ・デルタ・アナログ／デジタル変換器以外でデジタル／アナログ変換器を使用できることは言うまでもない。しかしながら、フィルタは、暗示的なものであっても構わない。なぜなら、例えばユーザが高周波を聴くことができないオーディオシステムにおいて、エラーは効果が無いからである。デジタル／アナログ変換器は、例えばデジタルオーディオシステムの出力部で使用されても良い。
【００４３】
デジタル変換回路（例えばデジタル・シグマ・デルタ変換器）を使用して、デコーダの入力部にデジタル信号を加える前に、Ｎビットデジタル信号を、３つの許容された値同士の間で選択する信号に変換することが便利な場合がある。
【００４４】
本発明から逸脱することなく、減算以外の他の手段を使用して、出力信号を生成しても良い。例えば、出力部４８ａ，４８ｂがレジスタを介して共通のノードに接続され、その結果として得られる出力部４８ａ，４８ｂ間の差分出力電圧差が出力信号として使用されても良い。２つの電流源４４ａ，４４ｂの代わりに２つの電圧源を使用して、出力信号を生成し、出力電圧を互いに加算或いは減算することにより、出力信号を取得しても良い。
【００４５】
また、３つの可能なデジタル入力値を伴う回路について本発明が例示されているが、本発明は、４つ以上の可能なデジタル入力値を伴う回路、好ましくは２＊ｎ＋１（ｎは、任意の正の整数）個の入力値、これらの２＊ｎ＋１個のレベルの中間のレベルを与えるゼロ復帰値を伴う回路へと簡単に拡張できることは言うまでもない。これは、例えば、更に多くの第２の電流源を第３および第４の電流源と並列に設けるとともに、そのように付加された電流源のいずれかを出力部４８ａ，４８ｂのいずれかに接続する更なるスイッチを設けることにより実現されても良い。しかしながら、本発明を使用する場合、３レベル回路は、隣り合うレベル同士の間の差を正確に較正する必要がないため、３レベル回路が好ましい。
【図面の簡単な説明】
【００４６】
【図１】シグマ・デルタ・アナログ／デジタル変換器を示している。
【図２】変換器内で生じる信号を示している。
【図３】フィードバック信号発生回路を示している。
【図４】フィードバック信号を示している。
【図１】
2005516521.tif 000003
【図２】
2005516521.tif 000004
【図３】
2005516521.tif 000005
【図４】
2005516521.tif 000006
【国際調査報告】
2005516521.tif 000007
2005516521.tif 000008
2005516521.tif 000009