(57)【要約】本発明は、データ保持特性の改善及び高い切替速度を有するメモリセル（400）や可変抵抗材料を製造するための方法及び装置に関する。本発明の実施の形態によるメモリセル(400)では、セレン化ゲルマニウム（GeXSe(1-x)）のようなセレン化銀(406)とカルコゲニド・ガラス(404)とが、アクティブ層に混合されて、電極(402,410)間に加えられた電位の存在によって、導電性経路の形成を維持する。本発明の実施の形態は、セレン化銀層(406)及びガラス層(404)の厚さに対して比較的広範で、有利に構成することができる。
2005521245.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルであって、
基板本体上に堆積された第１電極と、
前記第1電極とともに前記メモリセルにアクセスする第２電極と、
前記第１電極と前記第２電極との間に配置され、メモリセル本体の第１部分を形成する銀カルコゲニドの第１層と、
前記メモリセル本体の第２部分を形成し、前記第１電極と前記第２電極との間に配置されたカルコゲニド・ガラスの第２層とを具え、前記カルコゲニド・ガラスによって、前記第１電極と前記第２電極との間に加えられた電位に応答して前記第１電極と前記第２電極との間に導電性経路を形成できるようにしたことを特徴とするメモリセル。
【請求項２】
前記銀カルコゲニドの第１層は、前記第１電極に直接形成されることを特徴とする、請求項１記載のメモリセル。
【請求項３】
前記カルコゲニド・ガラスの第２層は、前記第１電極に直接形成されることを特徴とする、請求項１記載のメモリセル。
【請求項４】
前記銀カルコゲニドには、セレン化銀が含まれることを特徴とする、請求項１記載のメモリセル。
【請求項５】
前記銀カルコゲニドには、硫化銀が含まれることを特徴とする、請求項１記載のメモリセル。
【請求項６】
前記銀カルコゲニドには、テルル化銀が含まれることを特徴とする、請求項１記載のメモリセル。
【請求項７】
前記銀カルコゲニドには、酸化銀が含まれることを特徴とする、請求項１記載のメモリセル。
【請求項８】
前記カルコゲニド・ガラスには、セレン化ゲルマニウム（GeXSe(1-x)）が含まれることを特徴とする、請求項１記載のメモリセル。
【請求項９】
前記カルコゲニド・ガラスには、セレン化ヒ素（AsXSey）が含まれることを特徴とする、請求項１記載のメモリセル。
【請求項１０】
前記カルコゲニド・ガラスには、硫化ゲルマニウム（GeXS(1-x)）が含まれることを特徴とする、請求項１記載のメモリセル。
【請求項１１】
前記カルコゲニド・ガラスは、銀でドーピングでき、かつ、銀でドーピングした後もアモルファス材料を維持し得るように、セレニウムを含有するカルコゲニド・ガラスの群から選択されることを特徴とする、請求項１記載のメモリセル。
【請求項１２】
前記メモリセル本体の第３部分を形成する銀（Ag）の第３層を更に具え、前記第３層は、前記第１電極と前記第２電極との間に配置され、カルコゲニド・ガラスの前記第２層が前記銀カルコゲニドの第１層と銀（Ag）の前記第３層との間に配置されるように、前記第１層、前記第２層及び前記第３層を配置したことを特徴とする、請求項１記載のメモリセル。
【請求項１３】
第１電極と第２電極との少なくとも一方には、タングステン（W）が含まれることを特徴とする、請求項１記載のメモリセル。
【請求項１４】
メモリセルであって、
第１電極と、
前記第1電極とともに前記メモリセルにアクセスする第２電極と、
同時に堆積された、セレン化銀とセレン化ゲルマニウム（GexSe(1-x)）とを含み、前記第１電極と前記第２電極との間に配置されたメモリセル本体とを具えることを特徴とするメモリセル。
【請求項１５】
xは約0.2から約0.43の範囲であることを特徴とする、請求項１４記載のメモリセル。
【請求項１６】
前記セレン化ゲルマニウム（GeXSe(1-x)）はGe0.4Se0.6であることを特徴とする、請求項１４記載のメモリセル。
【請求項１７】
前記セレン化ゲルマニウム（GeXSe(1-x)）はGe0.25Se0.75であることを特徴とする、請求項１４記載のメモリセル。
【請求項１８】
前記メモリセル本体は、セレン化銀対セレン化ゲルマニウム（GeXSe(1-x)）が、約１：１から約５：１までであることを特徴とする、請求項１４記載のメモリセル。
【請求項１９】
前記メモリセル本体は、セレン化銀対セレン化ゲルマニウム（GeXSe(1-x)）が、約1.43：１から約２：１までであることを特徴とする、請求項１４記載のメモリセル。
【請求項２０】
前記メモリセル本体は、セレン化銀対セレン化ゲルマニウム（GeXSe(1-x)）が、約1.72：１から約1.75：１までであることを特徴とする、請求項１４記載のメモリセル。
【請求項２１】
基板アッセンブリのメモリ構造の製造方法であって、
前記基板アッセンブリの導電領域と接触する下側電極を形成し、
銀カルコゲニドとセレン含有ガラスとを含み、紫外線（ＵＶ）フォトドーピング工程及び熱ドーピング工程をほとんど有することなく前記下側電極上にアクティブ層を形成し、
上側電極層を形成し、前記上側電極層と前記下側電極層との両端間に印加された電圧が前記アクティブ層に電界を発生するようにしたことを特徴とする製造方法。
【請求項２２】
前記セレン含有ガラスは、ｘが約0.2から約0.43の範囲から選択された、セレン化ゲルマニウム（GeXSe(1-x)）であることを特徴とする、請求項２１記載の製造方法。
【請求項２３】
前記銀カルコゲニドには、セレン化銀が含まれることを特徴とする、請求項２１記載の製造方法。
【請求項２４】
メモリセルのアクティブ層を形成する物理的気相成長法（ＰＶＤ）であって、
導電領域と接触する下側電極を半導体ベース材料に形成し、
前記下側電極上に、銀カルコゲニドとカルコゲニド・ガラスの両方を同時に堆積し、
上側電極層を形成し、前記上側電極層と前記下側電極層とに印加された電圧が前記アクティブ層に電界を発生するようにすることを特徴とする物理的気相成長法。
【請求項２５】
前記銀カルコゲニドと前記カルコゲニド・ガラスとの双方を堆積するに際し、
前記銀カルコゲニドとしてのセレン化銀を気化し、
前記カルコゲニド・ガラスとしてのセレン化ゲルマニウム（GeXSe(1-x)）を気化し、
前記気化したセレン化銀と、前記気化したセレン化ゲルマニウム（GeXSe(1-x)）とを堆積チャンバの内部に導入し、
前記アクティブ層を形成するために、前記気化したセレン化銀と前記気化したセレン化ゲルマニウム（GeXSe(1-x)）とを同時に前記下側電極に堆積することを特徴とする、請求項２４記載の物理的気相成長法。
【請求項２６】
ｘが約0.2から約0.43までの範囲であることを特徴とする、請求項２４記載の物理的気相成長法。
【請求項２７】
前記アクティブ層内での銀カルコゲニドとしてのセレン化銀に対するカルコゲニド・ガラスとしてのセレン化ゲルマニウム（GeXSe(1-x)）の体積比が、約1：1から約５：１までの範囲内であるように、前記アクティブ層が堆積されることを特徴とする、請求項２４記載の物理的気相成長法。
【請求項２８】
導電領域と接触する下側電極を半導体ベース材料に形成し、
カルコゲニド・ガラスの層を形成し、
前記カルコゲニド・ガラスの層と互いに隣接して、電界の存在下で導電性経路の形成を維持することができるアクティブ層を形成する、銀カルコゲニドの層を形成し、
上側電極層を形成し、前記カルコゲニド・ガラスの層と前記銀カルコゲニドの層とが前記上側電極層と前記下側電極層との間に配列され、前記上側電極層と前記下側電極層との間に加えられた電位が、前記アクティブ層に電界を発生されるようにすることを特徴とする、集積回路の少なくとも一部分の堆積プロセス。
【請求項２９】
前記カルコゲニド・ガラスの層が、セレン化ゲルマニウム（GeXSe(1-x)）であって、約２００オングストローム（Å）から約１０００Åの範囲内の厚さに形成されることを特徴とする、請求項２８記載の堆積プロセス。
【請求項３０】
前記カルコゲニド・ガラスには、セレン化ゲルマニウム（GeXSe(1-x)）が含まれることを特徴とする、請求項２８記載の堆積プロセス。
【請求項３１】
前記カルコゲニド・ガラスには、セレン化ヒ素（As2Se3）が含まれることを特徴とする、請求項２８記載の堆積プロセス。
【請求項３２】
前記カルコゲニド・ガラスには、硫化ゲルマニウム（GeXS(1-x)）が含まれることを特徴とする、請求項２８記載の堆積プロセス。
【請求項３３】
前記銀カルコゲニドには、セレン化銀が含まれることを特徴とする、請求項２８記載の堆積プロセス。
【請求項３４】
前記銀カルコゲニドには、硫化銀が含まれることを特徴とする、請求項２８記載の堆積プロセス。
【請求項３５】
前記銀カルコゲニドには、テルル化銀が含まれることを特徴とする、請求項２８記載の堆積プロセス。
【請求項３６】
前記銀カルコゲニドには、酸化銀が含まれることを特徴とする、請求項２８記載の堆積プロセス。
【請求項３７】
前記カルコゲニド・ガラスの層と銀カルコゲニドの層とを蒸着によって形成することを特徴とする、請求項２８記載の堆積プロセス。
【請求項３８】
前記カルコゲニド・ガラスの層と前記銀カルコゲニドの層とをスパッタリングによって形成することを特徴とする、請求項２８記載の堆積プロセス。
【請求項３９】
複数電極に加えられた電位の存在下で導電性経路の形成を維持することができるアクティブ層を基板アッセンブリに形成する方法であって、
第１量のセレン化ゲルマニウム（GeXSe(1-x)）と第２量の銀（Ag）とを設け、
第１量のセレン化ゲルマニウム（GeXSe(1-x)）と第２量の銀（Ag）とを堆積し、
第３量のセレン化銀を設け、
第３量のセレン化銀を堆積することを特徴とする方法。
【請求項４０】
堆積された前記第１量のセレン化ゲルマニウム（GeXSe(1-x)）及び前記第２量の銀（Ag）は、約２５０オングストローム（Å）から約１０００Åの範囲内の厚さの層を形成することを特徴とする、請求項３９記載の方法。
【請求項４１】
前記第３量のセレン化銀は、約３００オングストローム（Å）から１０００Åの範囲内の厚さであることを特徴とする、請求項３９記載の方法。
【請求項４２】
前記第１量のセレン化ゲルマニウム（GeXSe(1-x)）と前記第２量の銀（Ag）とは別々に堆積され、かつ、前記第１量のセレン化ゲルマニウム（GeXSe(1-x)）は、前記堆積されたセレン化ゲルマニウム（GeXSe(1-x)）が、前記堆積された銀（Ag）と前記堆積されたセレン化銀との間に位置するように堆積されることを特徴とする、請求項３９記載の方法。
【請求項４３】
電界の存在下で導電性経路の形成を維持することができるアクティブ層を、基板アッセンブリに形成する方法であって、
セレン化銀と、銀（Ag）の他のソースとを設け、
セレン化ゲルマニウム（GeXSe(1-x)）を設け、
前記セレン化銀と前記セレン化ゲルマニウム（GeXSe(1-x)）とを混合することによって、前記アクティブ層を形成することを特徴とする方法。
【請求項４４】
ｘは約0.2から約0.43までの範囲内にあることを特徴とする、請求項４３記載の方法。
【請求項４５】
セレン化銀対セレン化ゲルマニウム（GeXSe(1-x)）が、約１：１から約５：１の範囲内の体積比になるように、前記セレン化銀とセレン化ゲルマニウム（GeXSe(1-x)）とを混合して、前記アクティブ層を形成することを特徴とする、請求項４３記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、メモリ技術に関する。特に、本発明は、カルコゲニド・ガラスを使用して形成された記憶装置に関する。
【背景技術】
【０００２】
コンピュータ及び他のデジタルシステムは、プログラムやデータを格納するためにメモリを使用する。メモリの良く用いられる形態は、ランダム・アクセス・メモリ（RAM：Random Access Memory）である。ダイナミック・ランダム・アクセス・メモリ（DRAM：Dynamic Random Access Memory）及びスタティック・ランダム・アクセス・メモリ（SRAM：Static Random Access Memory）のような多くの記憶装置は、揮発メモリである。揮発メモリは、電力が取り除かれると、そのデータが消える。加えて、DRAMデバイスのような一部の揮発メモリは、電力が継続的に供給されている時でさえ、それらのデータを保持するために、定期的なリフレッシュサイクルを必要とする。
【０００３】
揮発記憶装置内の計測データの電位損失と対照的に、不揮発記憶装置は、電力が取り除かれたとき、データを保持する。不揮発記憶装置の例としては、リード・オンリー・メモリ（ROM：Read Only Memory）、プログラマブル・リード・オンリー・メモリ（PROM：Programmable Read Only Memory）、イレーザブル プログラマブル・リード・オンリー・メモリ（EPROM：Erasable Programmable Read Only Memory）やエレクトリカリー・イレーザブル プログラマブル・リード・オンリー・メモリ（EEPROM：Electrically Erasable Programmable Read Only Memory）等が含まれる。
【０００４】
“Programmable metallization cell structure and method of making same,”と名称されたKozickiらによる米国特許  第６，０８４，７９６号明細書は、プログラム可能な半導体メモリセルやプログラマブルメタライゼーションセル（PMC：Programmable Metallization Cell）として知られている不揮発記憶装置の他のタイプを開示している。そのようなメモリセルは、プログラマブル・コンダクター・ランダム・アクセス・メモリ（PCRAM：Programmable Conductor Random Access Memory）として知られている、記憶装置に集積される。メタライゼーションセルに関する更なる適用は、プログラマブル・レジスタンス及びプログラマブル・キャパシタンスとしての使用を含む。
【０００５】
プログラマブル・コンダクター・メモリ・セルを生産するための従来技術の一つは、セレン化ゲルマニウム（GeXSe(1-x)）のようなカルコゲニド・ガラスにフォトドーピングしている銀（Ag）を適用している。Physical Review Letters Vol.83, no.19(Nov.8,1999),pp.3848-3851“Dual Chemical Role of Ag as an Additive in Chalcogenide Glasses,”に、Mitkovaらによって報告されているように、銀（Ag）は、セレン化銀及び化学量論をバックボーンとする新しいガラスを形成する特定の化学量論のガラスにフォトドーピングできるだけである。さらに、銀（Ag）でフォトドーピングできるガラスは、硬化ガラスと比較して、「脆く」かつ比較的遅いスイッチである。Onset of Rigidity in Steps in Chalcogenide Glass, Properties and Applications of Amorphous Materials, pp.97-132, (2001)で、Boolchandらは、ｘがモル濃度に相当する、ｘ＝0.23の時に発生するというGeXSe(1-x)における硬化遷移についてのばたつきについて述べている。
【０００６】
更に、Mitkovaらは、Mitkova参考文献の図１のII領域によって定義された化学量論範囲内で壊れるガラスは、銀（Ag）でドーピングされた場合、セレン化銀を形成しないことを見出している。例えば、セレン化ゲルマニウム（Ge0.4Se0.6）のような硬化ガラスは、銀（Ag）でフォトドーピングされた場合セレン化銀を形成せず、その結果、メモリスイッチとして機能しない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
銀（Ag）でフォトドーピングされたGeXSe1-xガラスにおけるセレン化銀が存在することによって、ガラスがメモリスイッチとして使用できる。フォトドーピングによって銀（Ag）を混合するために用いられるガラスは、硬いガラスではなく、良好でない記憶保持特性であって、脆くて電気的に低速のスイッチである。例えばGe0.4Se0.6のような好適な硬化ガラスは、銀（Ag）でフォトドーピングされた場合セレン化銀を形成しない。しかし、セレン化銀及びGe0.4Se0.6のような硬化ガラスを混合する系において、比較的速い切り替え時間と比較的良い記憶保持特性とが見出される。メモリセルにおいてこのようなタイプを形成するための技術が必要とされている。
【課題を解決するための手段】
【０００８】
発明の例は、従来技術の不都合を克服する。発明の例は、比較的高速かつ比較的高い歩留まりである可変抵抗材料セルの生産を有利に可能とするプロセスを有している。レジスタンス可変材料メモリセルは、従来のプログラマブル・コンダクター・メモリ・セルと比較して、切替速度における改良点、切替の整合性における改良点及びデータ保持力及び動作温度範囲での改良点を有利な特徴とする。
【０００９】
本発明の例は、銀カルコゲニド層及びガラス層を比較的広範な厚さで製造することができて有利である。したがって、メモリセルは、そのメモリセルに結晶化を含むことなくガラス内の銀(Ag)の適切な量を維持するために従来のフォトドーピングプロセスに必要とされた、銀(Ag)とガラスの厚さを比較的正確に調整せずに製造することができる。その上、本発明の例は、メモリスイッチングとして利用できなくしている、ガラス・バックボーンに銀（Ag）を混合することが一般的であるGe0.4Se0.6のような硬化ガラスに、メモリセルを有利に形成することができる。このようなガラスは、ガラス遷移温度を高めるという更なる利点も有している。
【００１０】
一例では、銀（Ag）がセレン化ゲルマニウム（GeXSe(1-x)）に直接加えられない。したがって、セレン化ゲルマニウム（GeXSe(1-x)）の層への銀(Ag)の層の接着に影響が及ぼされない。
【００１１】
本発明による例の一つは、セレン化ゲルマニウム（GeXSe(1-x)）のようなカルコゲニド・ガラスの層と銀カルコゲニドを持つメモリセルを有する。銀カルコゲニド層及びカルコゲニド・ガラスの層は、形成された二つの電極間に形成される。それら電極は、タングステン(W)、窒化タングステン(WN)、チタン(Ti)等のような材料から形成させることができる。銀カルコゲニドは、セレン化銀、硫化銀、テルル化銀及び酸化銀のようなさまざまな材料に対応することができる。カルコゲニド・ガラスは、セレン化ゲルマニウム（GeXSe(1-x)）、硫化銀（GeXS(1-x)）及びセレン化ヒ素（AsXSey）のような、さまざまな材料に対応することができる。
【００１２】
本発明による他の例は、二つの電極間に配置された銀(Ag)の層、セレン化ゲルマニウム（GeXSe(1-x)）のようなカルコゲニド・ガラスの層及びセレン化銀の層を持つメモリセルを有している。一例では、その層が、銀(Ag)の層とセレン化銀の層との間に配置される。カルコゲニド・ガラスは、Ge0.4Se0.6やGe0.25Se0.75のような様々なガラスの種類を選択することができる。一例では、セレン化銀が、銀（Ag）中にほとんどなく、銀(Ag)層内に銀(Ag)が存在することによって、意図した機能をメモリセルに許容する。
【００１３】
本発明の他の例は、同時堆積されたセレン化銀及びセレン化ゲルマニウム（GeXS(1-x)）を含むメモリセルを具えている。そのメモリセルは、不揮発メモリあるいは揮発メモリに対応可能である。
【００１４】
本発明による一例は、メモリ製造のプロセスである。そのプロセスは、下側電極上にアクティブ層を形成する。また、そのプロセスは、上側電極を形成し、上側電極と下側電極との間に電圧をかけるようにし、その二つの電極間に導電性経路を形成し、又はその二つの電極を接続する導電性経路を分離する。
【００１５】
本発明による他の例は、メモリセルにアクティブ層を形成する物理的気相成長法（PVD:Physical Vapor Deposition）を有する。PVDは、セレン化銀のような銀カルコゲニド及びセレン化ゲルマニウム（GeXS(1-x)）のようなカルコゲニド・ガラスとを下側電極上にほぼ同時堆積することによって、アクティブ層を形成する。そのプロセスは、上側電極層と下側電極層との間に加えられた電圧又は電位差がアクティブ層内で導電性経路を形成し又は分離することができるようにアクティブ層上に上側電極層を形成する。
【００１６】
本発明による他の例は、カルコゲニド・ガラスの層を形成し及びセレン化銀を形成することによって、基板アッセンブリにアクティブ層を形成するための堆積プロセスを有する。それら層は、上側電極層と下側電極層との間に配置される。一例では、カルコゲニド・ガラスがセレン化ゲルマニウム（GeXSe(1-x)）であって、セレン化銀以外の銀(Ag)の他のソースが存在しない。他の例では、カルコゲニド・ガラスがセレン化ゲルマニウム（GeXSe(1-x)）であって、電極の少なくとも一つが銀(Ag)である。
【００１７】
本発明による他の例は、セレン化ゲルマニウム（GeXSe(1-x)）と銀(Ag)との両方の層を形成するとともに、セレン化銀の層を形成することによってメモリセルのアクティブ層を形成するものである。
【発明を実施するための最良の形態】
【００１８】
以下、ここで、発明のこれらと他の特徴を要約した図面を参照して述べる。これら図面及び関連した記載は、発明の好適な実施の形態を説明するものであって、発明の適用範囲の限界を目的としたものではない。
【００１９】
この発明は、確実な実施の態様の条件で説明するが、これ以後に設定する利点及び特性の全てを条件としない実施の形態を含んでいる当業者とって明らかな他の実施の形態もまたこの発明の適用範囲内である。従って、発明の適用範囲は添付された特許請求の範囲を参照することによってのみ定義される。
【００２０】
セレン化銀及びセレン化ゲルマニウムの条件で説明するが、当業者は、ここで述べられる原理及び利点が銀カルコゲニド及びカルコゲニド・ガラスの他のタイプに適用できることは十分理解できる。例えば、他の銀カルコゲニドには、銀硫化物、銀テルル化物及び銀酸化物が含まれる。カルコゲニド・ガラスにもやはりヒ素セレン化物（AsxSey）が含まれる。
【００２１】
出願人は、セレン化ゲルマニウム（GeXSe(1-x)）の範囲内のセレン化銀領域は、可変抵抗材料メモリセルにおいて、セレン化ゲルマニウムガラスをフォトドーピングした銀(Ag)紫外線（UV）のメモリスイッチング特性のソースであるということが分かった。Mitkovaらは、変調差分走査熱量計（MDSC：Modulated Differential Scanning Calorimetry）の実験で、Ｉ領域（セレン化物を多く含むガラス：selenide rich glasses）を形成するガラスのセレン化ゲルマニウム（GeXSe(1-x)）ガラスをフォトドーピングしている銀（Ag）によってセレン化銀が相分離されるとともに、新しい化学量論のセレン化ゲルマニウム（GeySe(1-y)）のバックボーンとなることを観察した。
【００２２】
図１は、セレン化銀とカルコゲニド・ガラスとを積み重ねることによってメモリセル用のアクティブ層を形成する発明の実施の形態によるプロセス１００を示す。ここで「セレン化銀」(silver selenide)として用いている語は、化学量論的なセレン化銀（As2Se）、銀を比較的多く含むセレン化銀(silver-rich silver selenide)（As2+xSe）及び銀を比較的少なく含むセレン化銀(silver-poor silver selenide)（As2-xSe）を包含する。ここでカルコゲニド・ガラスとして用いている語は、周期表のVIA族（カルコゲン（非金属元素））（すなわち第１６族）からの元素を含むガラスも包含する。VIA族は、硫黄（S）、セレン（Se）、テルル（Te）、ポロニウム（Po）及び酸素（O）を包含する。一実施の形態において、好適には、プロセスによってUVフォトドーピングステップを省略する。
【００２３】
そのプロセスを、様々な基板アッセンブリに適用することができる。例えば、米国特許第６，０８４，７９６号明細書中、Kozickiらによって説明されている「MDMで構成されたPROM」のような可変抵抗材料セルのための多くの構成は、記憶素子部分(part storage element)としてローカルトランジスタを必要とすることがなく、有利である。したがって、半導体だけでなく多種の基板について形成することができる。例えば、可変抵抗材料セルは、プラスチック基板のように他の材料についても形成することができる。基板アッセンブリを電気的に絶縁して、セル内に導電性経路を形成し又は分離して電極間に電位差を生じさせることができるようにすべきである。その基板アッセンブリが本来絶縁していない場合には、そのプロセスも、可変抵抗材料セルを電気的に絶縁するために、酸化シリコン（SiO2）のような絶縁層を形成することができる。一実施の形態において、基板アッセンブリを、スイッチやトランジスタのような電子装置で構成されたメモリセルの集積化を容易にするためのシリコンとする。
【００２４】
そのプロセスは、そのメモリセルの第１電極を形成するために、その基板アッセンブリ上に導電性フィルムを形成する（１１０）。その導電性フィルムを形成するために使用される材料は、様々な導電性材料から選択することができる。一実施の形態において、その工程で第１電極としてタングステン（W）を堆積する。プロセスは、第１電極の形成１１０から、セレン化銀の層の形成１２０へと進む。
【００２５】
そのプロセスは、第１電極上にセレン化銀の膜や層を形成する（１２０）。図１に示されるプロセスでは、まずセレン化銀層を形成し（１２０）し、その後、セレン化ゲルマニウム（GeXSe(1-x)）層を形成する（１３０）。他の実施の形態として当業者に理解できるように、先ず、セレン化ゲルマニウム（GeXSe(1-x)）層を形成し（１３０）、セレン化銀層を形成する（１２０）こともできる。セレン化銀層の形成１２０には様々な処理を利用することができる。好適には、蒸着やスパッタリングのような物理的気相成長法（PVD）技術が、セレン化銀層の形成１２０に利用される。化学気相反応法（CVD：Chemical Vapor Deposition）や同時蒸着（co-evaporation）のような他の処理を利用することや、セレン化銀を形成するために銀（Ag）の層の上にセレン（Se）の層を蒸着することもできる。
【００２６】
セレン化銀は直接堆積され、それによって、紫外線（UV）照射で基板にフォトドーピングする必要がなくなり、有利である。当然、UVフォトドーピングを利用することができる。UVフォトドーピングを利用する場合には、セレン化銀の層を直接形成することによって、適用されるUV照射の強度と所要時間との少なくとも一方を減少することができる。更に好適には、セレン化銀層の上に光を照射する必要がないので、図１に示されるように、カルコゲニド層の形成１３０の前に、セレン化銀層の形成１２０を行う。そのプロセスは、セレン化銀層の形成１２０からカルコゲニド層の形成１３０に進む。
【００２７】
そのプロセスは、カルコゲニド・ガラス層を形成する（１３０）。例えば、カルコゲニド・ガラスには、セレン化ゲルマニウム（GeXSe(1-x)）、セレン化ヒ素（As2Se3）のようなものがある。形成されたカルコゲニド・ガラスはセレン化ゲルマニウム（GeXSe(1-x)）であることが好ましい。一実施の形態では、ｘが約0.2から約0.43の範囲である。一般的なカルコゲニド・ガラスはGe0.4Se0.6である。
【００２８】
セレン化銀層が厚さ約３００〜１０００オングストローム（Å）であるように、かつ、セレン化ゲルマニウム（GeXSe(1-x)）層が厚さ約２００〜１０００Åであるように、プロセスが、セレン化銀層を形成し（１２０）、セレン化銀層を形成する（１３０）のが好ましい。一実施の形態において、セレン化銀層を厚さ約４００Åとし、かつ、セレン化ゲルマニウム（GeXSe(1-x)）層を厚さ約２５０ÅとなるGe0.4Se0.6の層とする。
【００２９】
そのプロセスは、可変抵抗材料セルの第２電極を形成し（１４０）、プロセスを終了する。第１電極及び第２電極が上側電極及び下側電極にそれぞれ対応し又は側面電極に対応できるのは、当業者であれば理解できる。プロセスの１２０により形成されたセレン化銀の層と、プロセスの１３０により形成されたカルコゲニド・ガラスの層とは、第１電極と第２電極との間に配置される。第１電極と第２電極との間に電位が加えられたとき、セレン化銀の層及びカルコゲニド・ガラスの層における導電性経路が、形成され又は分離される。
【００３０】
導電性経路を形成することによって、電極間の電気抵抗を低減する。加えられた電位が取り除かれた後も導電性経路は存続する。この特性によって、可変抵抗材料セルのいくつかの実施の形態は、不揮発性物質に情報を保持することができる。
【００３１】
図２は、メモリセル用のアクティブ層を形成する発明の実施の形態による他のプロセス２００を示す。その図示されたプロセスでは、アクティブ層が、ほぼ単一のステップでセレン化銀とカルコゲニド・ガラスとを堆積することによって形成される。一実施の形態で、プロセスがUVフォトドーピングステップを省略するのが有利である。
【００３２】
図２に示されるプロセスも、図１に関連して既に説明したように、様々な基板アッセンブリに広く適用することができる。そのプロセスは、基板アッセンブリ上に導電性フィルムを形成して、メモリセルの第１電極を形成する（２１０）。導電性フィルムを形成するために使用される材料は、図１に関連してすでに説明したように、様々な導電性材料から選択することができる。そのプロセスは、第１電極の形成２１０からアクティブ層の形成２２０に進む。
【００３３】
そのプロセスは、導電性経路の形成と分離のうちの少なくとも一方を行うアクティブフィルムを形成する（２２０）。図示したプロセスは、アクティブ層を形成するためにセレン化銀とカルコゲニド・ガラスとを同時堆積する（２２０）。一実施の形態では、蒸着やスパッタリングのような物理的気相成長法（PVD）技術が、アクティブ層形成２２０に利用される。カルコゲニド・ガラスには、例えばセレン化ゲルマニウム（GeXSe(1-x)）やセレン化ヒ素（As2Se3）のような材料が含まれる。一実施の形態において、カルコゲニド・ガラスを、ｘが約０．２と約０．４３との間であるセレン化ゲルマニウム（GeXSe(1-x)）とする。
【００３４】
そのプロセスによって形成されたアクティブ層の厚さは、比較的広範囲で可変であり、そのプロセスは、約５００Åと約２０００Åとの間にある厚さのアクティブ層を形成する（２２０）。更に好ましくは、そのプロセスが、約５００Åと約７００Åとの間にある厚さのアクティブ層を形成する（２２０）ことである。一例をあげると、そのプロセスが、約５００Åの厚さのアクティブ層を形成する（２２０）。
【００３５】
図示されたプロセスは、UV照射の銀（Ag）フォトドーピングなしでアクティブ層を形成でき、有利である。他の実施の形態では、UVフォトドーピングが用いられる。そのプロセスは、アクティブ層の形成２２０から第２電極の形成２３０へ進む。
【００３６】
そのプロセスは、メモリセルの第２電極を形成するために基板アッセンブリ上に導電性フィルムを形成し（２３０）、プロセスを終了する。２２０で形成されたアクティブ層は、第１電極と第２電極との間に配置される。第１電極と第２電極との間に電位が加えられたとき、導電性経路は、加えられた電位の極性に従って形成され又は分離される。導電性経路の形成と分離との少なくとも一方は、安定しており、インピーダンスの変化として検出できる。
【００３７】
図３は、セレン化ゲルマニウム（GeXSe(1-x)）及び銀（Ag）の層と、セレン化銀の層とを堆積することによって、メモリセルのアクティブ層を形成する発明の実施の形態によるプロセス３００を示す。一実施の形態では、ｘが約０．２から約０．４３までの範囲内である。
【００３８】
そのプロセスは、メモリセルの第１電極を形成するために基板アッセンブリ上に導電性フィルムを形成する（３１０）。導電性フィルムを形成するために使用する材料は、様々な導電性材料から選択することができる。一実施の形態では、そのプロセスは、第１電極としてタングステン（W）を堆積する。そのプロセスは、第１電極の形成３１０から、セレン化ゲルマニウム（GeXSe(1-x)）及び銀（Ag）とのフィルム又は層の形成３２０に進む。
【００３９】
そのプロセスは、一層あるいは複数層のセレン化ゲルマニウム（GeXSe(1-x)）及び銀（Ag）を第１電極の上に形成する（３２０）。そのプロセスは、セレン化ゲルマニウム（GeXSe(1-x)）及び銀（Ag）の一層又は複数層を、一つの層又は別々の複数層内に形成することができる。一実施の形態では、そのプロセスは、層形成３２０として、セレン化ゲルマニウム（GeXSe(1-x)）と銀（Ag）とを同時堆積する。他の実施の形態では、そのプロセスは、セレン化ゲルマニウム（GeXSe(1-x)）と銀（Ag）とを別々の層で堆積することによって、セレン化ゲルマニウム（GeXSe(1-x)）及び銀（Ag）の一層又は複数層を形成する（３２０）。本発明による一実施の形態は、比較的薄い銀（Ag）の層を形成し、その後、セレン化ゲルマニウム（GeXSe(1-x)）の層を形成する。一実施の形態では、比較的薄い銀（Ag）の層は、厚さ約５０Åである。セレン化銀の層は、その比較的薄い銀（Ag）の層に隣接させて形成すべきでない。そのプロセスは、約２５０Åと１０００Åとの間の厚さのセレン化ゲルマニウム（GeXSe(1-x)）及び銀（Ag）の、フィルム又は層を形成する（３２０）のが、好ましい。
【００４０】
図３に図示したプロセスで、セレン化ゲルマニウム（GeXSe(1-x)）と銀（Ag）との両方の一層又は複数層を形成して（３２０）から、セレン化銀の層を形成する（３３０）。そのプロセスは、約３００Åと約１０００Åとの間の厚さのセレン化銀の層を形成する（３３０）のが好ましい。他の実施の形態で、そのプロセスが、先ず、セレン化銀層を形成して（３３０）から、セレン化ゲルマニウム（GeXSe(1-x)）及び銀（Ag）の一層又は複数層を形成する（３２０）ことは、当業者であれば理解できる。さらに、比較的薄い銀（Ag）フィルムを堆積することによって、比較的少ない銀でセレン化銀層を形成することができる。その理由は、銀（Ag）の余分な量がメモリセルに利用できるからである。
【００４１】
様々な処理が、セレン化ゲルマニウム（GeXSe(1-x)）及び銀（Ag）の、一層又は複数層の形成３２０に利用できる。好適には、蒸着やスパッタリングのような物理的気相成長法（PVD）技術が、セレン化ゲルマニウム（GeXSe(1-x)）と銀（Ag）との層を形成する（３２０）に利用できる。化学気相反応法（CVD）及び同時蒸着のような他のプロセスも利用することができる。そのプロセスは、セレン化ゲルマニウム（GeXSe(1-x)）の層の形成３２０からセレン化銀の層の形成３３０に進む。
【００４２】
そのプロセスは、セレン化銀の層を形成する（３３０）。セレン化銀の層は、セレン化ゲルマニウム（GeXSe(1-x)）の層上又は銀（Ag）とセレン化ゲルマニウム（GeXSe(1-x)）とが同時堆積された層上に形成されるが、銀（Ag）層上に直接形成されない。セレン化銀が直接堆積されるとともにUVフォトドーピングステップが必要とされないから、有利である。
【００４３】
そのプロセスは、メモリセルの第２電極を形成し（３３０）、プロセスを終了する。第１電極及び第２電極が、例えば、上側電極及び下側電極にそれぞれ対応し又は側面電極に対応できるのは、当業者であれば理解できる。そのプロセスの３２０により形成されたセレン化ゲルマニウム（GeXSe(1-x)）の層と銀（Ag）との一層又は複数層と、そのプロセスの３３０により形成されたセレン化銀の層とは、第１電極と第２電極との間に配置される。第１電極と第２電極との間に電位が加えられたとき、セレン化銀の層と、セレン化ゲルマニウム（GeXSe(1-x)）の層と銀（Ag）との一層又は複数層との導電性経路が、形成され又は分離される。
【００４４】
その格納された情報は、プログラマブル抵抗やバイナリ・データ・記憶装置に対応させることができる。一実施の形態では、メモリセルがバイナリ・データを格納した場合、第１段階では電極間の抵抗が比較的低い応答であり、かつ第２段階では電極間の抵抗が比較的高い応答である。さらに、両電極の極性は導電性経路を変えるために入れ替えることができるから、それによってメモリセルは消去及び再プログラム可能となる。
【００４５】
図４は、セレン化銀及びカルコゲニド・ガラスを積層化することによって形成したアクティブ層を有するメモリセル４００の本発明による一実施の形態を示す。図示したメモリセル４００は、第１電極４０２、第１本体層４０４、第２本体層４０６、絶縁体４０８及び第２電極４１０を有する。
【００４６】
第１電極４０２は、基板アッセンブリの上に接触して形成される。一実施の形態において、基板アッセンブリをシリコンとし、第１電極４０２を、交差点のような導体に結合して、メモリセル４００をプログラム及び読出し可能にする。メモリセル４００がシリコンのような半導体だけでなく様々な基板材料の上に形成できるのは、当業者は理解できる。例えば、メモリセル４００はプラスチック基板の上に形成することができる。第１電極４０２を、様々な材料又は材料の組合せによって構成することができる。第１電極４０２を、例えば、タングステン（W）、窒化タングステン（WN）、ポリシリコン等から構成することができる。
【００４７】
メモリセル４００を製造するに際し、第１本体層４０４及び第２本体層４０６がメモリセル４００の本体を形成する。第１本体層４０４は第１電極層４０２上に形成され、第２本体層４０６は、第１本体層４０４上に形成される。
【００４８】
図示した実施の形態において、第１本体層４０４は、セレン化銀の層であり、第２本体層４０６は、セレン化ゲルマニウム（GeXSe(1-x)）のようなカルコゲニド・ガラスの層である。他の実施の形態において、第１本体層４０４は、カルコゲニド・ガラスの層であり、第２本体層４０６は、セレン化銀の層である。
【００４９】
図示した実施の形態において、絶縁体４０８は、第１本体層４０４及び第２本体層４０６によって形成された本体を包囲する。絶縁体４０８は、本体を他のメモリセルの本体から絶縁し、アクティブ材料の不所望な拡散を防止する。絶縁体４０８を、窒化珪素（Si3N4）のような様々な材料から構成することができる。当然、絶縁体４０８を、複数ステップで形成し、複数構造を有するようにすることができる。
【００５０】
第２電極４１０は、第２本体層４０６及び絶縁体４０８の上に形成される。第２電極４１０を、銀（Ag）、チタン（Ti）、タングステン（W）、窒化タングステン（WN）のような様々な材料から形成することができる。第１電極４０２と第２電極４１０との間に加えられる電位によって、メモリセル４００の本体に導電性経路が形成され又は変更される。
【００５１】
図５は、セレン化銀及びカルコゲニド・ガラスを同時堆積することによって形成したアクティブ層を有するメモリセル５００の本発明による一実施の形態を示す。図示したメモリセル５００は、第１電極５０２、アクティブ層５０６、絶縁体５０８及び第２電極５１０を有する。
【００５２】
第１電極５０２は、基板アッセンブリの上に形成される。基板アッセンブリは、プラスチックやシリコンを含め、様々な材料に対応可能である。第１電極５０２を、交差点のような導体に結合して、メモリセル５００をプログラム及び読出し可能にするのが好ましい。第１電極５０２を、様々な材料又は材料の組合せによって構成することができる。
【００５３】
アクティブ層５０６は、第１電極５０２の上に形成される。図示した実施の形態において、アクティブ層５０６を、セレン化銀及びセレン化ゲルマニウム（GeXSe(1-x)）のようなカルコゲニド・ガラスの同時堆積された層とする。
【００５４】
図示した実施の形態において、絶縁体５０８はアクティブ層５０６を包囲する。絶縁体５０８は、アクティブ層５０６を他のメモリセルから絶縁し、アクティブ材料の不所望な拡散を防止する。絶縁体５０８を、窒化珪素（Si3N4）のような様々な材料から構成することができる。
【００５５】
第２電極５１０は、アクティブ層５０６及び絶縁体５０８の上に形成される。第２電極５１０を、銀（Ag）、チタン（Ti）、タングステン（W）、窒化タングステン（WN）のような様々な材料から形成することができる。第１電極５０２と第２電極５１０との間に加えられた電位によって、アクティブ層５０６における導電性経路が、その加えられた電位に応答して、形成又は分離される。
【００５６】
図６は、銀（Ag）、カルコゲニド・ガラス及びセレン化銀を積層化することによって形成したアクティブ層を有するメモリセル６００の本発明による一実施の形態を示す。図示したメモリセル６００は、第１電極６０２、第１本体層６０３、第２本体層６０４、第３本体層６０６、絶縁体６０８及び第２電極５１０を有する。
【００５７】
第１電極６０２は、基板アッセンブリの上に接触して形成される。一実施の形態において、基板アッセンブリをシリコンとし、第１電極６０２を、交差点のような導体に結合して、メモリセル６００をプログラム及び読出し可能にする。第１電極６０２を、タングステン（Ｗ）、窒化タングステン（ＷＮ）、チタン（Ｔｉ）等の様々な材料又は材料の組合せによって構成することができる。
【００５８】
メモリセル６００を製造するに際し、第１本体層６０３、第２本体層６０４及び第３本体層６０６がメモリセル６００の本体を形成する。第１本体層６０３は第１電極６０２上に形成され、第２本体層６０４は第１本体層６０３上に形成され、第３本体層６０６は、第２本体層６０４上に形成される。
【００５９】
図示した実施の形態において、第１本体層６０３は、銀（Ag）の層であり、第２本体層６０４は、セレン化ゲルマニウム（GeXSe(1-x)）のようなカルコゲニド・ガラスの層であり、第２本体層６０６は、セレン化銀の層である。他の実施の形態において、第１本体層６０３は、セレン化銀の層であり、第２本体層６０４は、カルコゲニド・ガラスの層であり、第３本体層６０６は、銀（Ag）の層である。
【００６０】
図示した実施の形態において、絶縁体６０８は、第１本体層６０３、第２本体層６０４及び第３本体層６０６によって形成された本体を包囲する。絶縁体６０８は、本体を他のメモリセルの本体から絶縁し、アクティブ材料の不所望な拡散を防止する。絶縁層６０８を、窒化珪素（Si3N4）のような様々な材料から構成することができる。当然、絶縁体６０８を、複数ステップで形成し、複数構造を有するようにすることができる。
【００６１】
第２電極６１０は、第３本体層６０６及び絶縁体６０８上に形成される。第２電極６１０を、タングステン（Ｗ）のような様々な材料から形成することができる。第１電極６０２と第２電極６１０との間に加えられる電位によって、メモリセル６００の本体に導電性通路が形成され又は変更される。
【００６２】
本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。
【図面の簡単な説明】
【００６３】
【図１】発明の実施の形態による、セレン化銀とカルコゲニド・ガラスとを堆積することによってアクティブ層を形成するプロセスを示す図である。
【図２】発明の実施の形態による、セレン化銀とカルコゲニド・ガラスを同時ドーピングすることによってアクティブ層を形成するプロセスを示す図である。
【図３】発明の実施の形態による、セレン化ゲルマニウム（GeXSe(1-x)）と銀(Ag)との層と、セレン化銀の層とを堆積させることによってアクティブ層を形成するプロセスを示す図である。
【図４】セレン化銀とカルコゲニド・ガラスとを堆積することによって形成されたアクティブ層を持つメモリセルを示す図である。
【図５】セレン化銀とカルコゲニド・ガラスとを同時ドーピングすることによって形成されたアクティブ層を持つメモリセルを示す図である。
【図６】銀堆積、カルコゲニド・ガラス堆積及びセレン化銀堆積によって形成されたアクティブ層を持つメモリセルを示す図である。
【図１】
2005521245.tif 000003
【図２】
2005521245.tif 000004
【図３】
2005521245.tif 000005
【図４】
2005521245.tif 000006
【図５】
2005521245.tif 000007
【図６】
2005521245.tif 000008
【国際調査報告】
2005521245.tif 000009
2005521245.tif 000010
2005521245.tif 000011