(57)【要約】バイナリ入力信号（Ｕｉ）を入力するように結合される入力段を含み、ＤＣ電流を上記入力段に供給するための手段を有するような、バイナリ入力信号（Ｕｉ）を増幅するための増幅器（ＡＭＰ）を有する電子回路に関する。第１のバイナリ信号値から第２のバイナリ信号値への遷移段階に対応する期間とほぼ等しい期間中、上記手段は、第１の電流値（Ｉ１）をもつ電流を入力段へ供給する。残りの期間中、上記手段は、第１の電流値（Ｉ１）よりも小さい第２の電流値（Ｉ２）をもつ電流を供給する。こうした理由によって、この電子回路は、第１のバイナリ信号値から第２のバイナリ信号値への遷移段階時にもっぱらかなりの量の電力を消費する。増幅器（ＡＭＰ）は、そのディジタル電圧範囲（第２のバイナリ値と第１のバイナリ値との間の差）が、増大されなければならないような、あらゆる種類のディジタル回路において実施され得る。例えば、多くのクロック位相を与えるオシレータにおいて、従来技術の増幅器の代わりに、上記増幅器（ＡＭＰ）を利用することによって、電力のかなりの節減が得られることができる。
2005507579.tif 000002
【特許請求の範囲】
【請求項１】
バイナリ入力信号を入力するように結合される入力段を有し、前記入力段の電流設定をもたらす電流手段を有するような、前記バイナリ入力信号を増幅する増幅器を有する電子回路であって、
前記バイナリ入力信号の、第１のバイナリ信号レベルから第２のバイナリ信号レベルへの遷移段階の期間とほぼ等しい期間中、前記電流手段が、第１の電流強度をもつ電流を前記入力段に供給し、
残りの期間中、前記電流が、前記第１の電流強度に関して小さい第２の電流強度をもつことを特徴とする、増幅器を有する電子回路。
【請求項２】
前記入力段が、前記バイナリ入力信号を入力するように結合される制御電極と、主要な電流路とを備える入力トランジスタを有し、
前記電流手段が、前記電流の前記第１の電流強度を与えるための電流調整トランジスタを有し、前記電流調整トランジスタが、制御電極を有し、更に、前記電流手段が、前記入力トランジスタの前記主要な電流路と直列に設けられる主要な電流路を有することを特徴とする、請求項１に記載の増幅器を有する電子回路。
【請求項３】
前記入力段が、前記バイナリ入力信号を入力するように結合される制御電極と、主要な電流路とを備える入力トランジスタを有し、
前記電流手段が、制御電極を備える電流調整トランジスタと、前記入力トランジスタの前記主要な電流路と直列に接続される主要な電流路とを有し、前記電流手段が、前記第２の電流強度の電流を連続的に供給するための他の電流調整トランジスタを有し、前記他の電流調整トランジスタが、前記電流調整トランジスタの前記主要な電流路と並列に接続される主要な電流路を含み、前記第１の電流強度が、前記電流調整トランジスタによって供給される前記電流の電流強度と、前記他の電流調整トランジスタによって供給される前記電流の電流強度との合計によって決定され、前記第２の電流強度が、前記他の電流調整トランジスタによって供給される前記電流の前記電流強度によって決定されることを特徴とする、請求項１に記載の増幅器を有する電子回路。
【請求項４】
前記入力信号の前記第１のバイナリ信号レベルの時、前記入力トランジスタが導通状態にない場合、前記電流調整トランジスタは、前記電流調整トランジスタが導通状態にあるような態様で、それ自体の制御電極を介して制御され、前記第１のバイナリ信号レベルから前記第２のバイナリ信号レベルへの前記遷移段階の時、前記電流調整トランジスタは、依然として導通状態にあり、前記入力信号の前記第２のバイナリ信号レベルの時、前記入力トランジスタが導通状態にある場合、前記電流調整トランジスタは、前記電流調整トランジスタが導通状態にないような態様で、それ自体の制御電極を介して制御されることを特徴とする、請求項２又は３に記載の増幅器を有する電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイナリ入力信号を入力するように結合される入力段を有し、この入力段の電流設定を供給する電流手段を有するような、上記バイナリ信号を増幅するための増幅器を有する電子回路に関する。
【背景技術】
【０００２】
このような電子回路は、従来技術の一般的な状態から知られている。かなり小さい信号を増幅するために、増幅器がアナログ入力回路を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
既知の回路の欠点は、こうした回路が、かなり多くの電流を消費することにある。
【０００４】
従って、本発明の目的は、電子回路がより少ない電流を消費するような、バイナリ信号を増幅するための増幅器を備える電子回路を提供することにある。
【課題を解決するための手段】
【０００５】
この目的は、本発明によれば、バイナリ入力信号の、第１のバイナリ信号レベルから第２のバイナリ信号レベルへの遷移段階の期間とほぼ等しい期間中、 電流手段が、第１の電流強度をもつ電流を入力段に供給し、残りの期間中、電流が、第１の電流強度に関して小さい第２の電流強度をもつことを特徴とする、冒頭段落に記載された電子回路によって実現される。
【０００６】
本発明は、多くの場合、ディジタル信号であるようなバイナリ信号（時間連続バイナリ信号であってもよいけれども）の情報が、信号エッジ、すなわち、上述された遷移段階時に情報をもっぱら含むという認識に基づく。このことが、こうした遷移段階時にのみ、かなり大きな電流が、増幅器の（アナログ）入力段に必要であるという理由である。遷移段階時の電流強度は、第１の電流強度と称され、この遷移段階以外における電流強度は、第２の電流強度と称される。第２の電流強度はゼロになり得るが、しかし、単位時間当たりの高い情報伝達が必要である場合、この第２の電流強度がゼロより大きくなるように選択することが必要になる可能性もあり、それでもなお、上記第２の電流強度は、第１の電流強度に関して常にかなり小さい。
【０００７】
本発明による電子回路は、あらゆる種類の用途向けに使われることができる。本発明による増幅器は、電流の相当な節減が得られることを可能にするので、多相オシレータ用のデカップリング回路として特に有利に用いられることができる。
【０００８】
本発明の有利な実施例は、請求項２、３及び４において規定される。
【０００９】
本発明のこれら及び他の態様は、本明細書の以下に説明される実施例から明らかになると共に、これらの実施例を参照して明瞭に説明されるであろう。
【００１０】
各図面中、類似の参照符号は類似部分又は構成要素を示している。
【発明を実施するための最良の形態】
【００１１】
図１は、オシレータＯＳＣ用の信号入力回路としての役割を果たす増幅器ＡＭＰを有する電子回路の概略図を示している。上記オシレータＯＳＣは、制限される電圧範囲（レンジ）の入力信号Ｕｉを増幅器ＡＭＰに供給し、該増幅器は、この入力電圧Ｕｉを出力電圧Ｕ０に増幅する。出力電圧Ｕ０の電圧範囲が、入力電圧Ｕｉよりも大きくなることが可能でなければならないので、オシレータＯＳＣの供給端子ＶＤＤｏｓｃに対するよりも、一層高い電圧が、増幅器ＡＭＰの供給端子ＶＤＤａｍｐに対して印加され得る。供給端子ＶＤＤａｍｐにおける供給電圧の変化により生じ得る望ましくない影響を排除するために、供給端子ＶＤＤｏｓｃは、端子ＶＢＩＡＳに結合されることができる。ただし、端子ＶＢＩＡＳは、異なる「クリーンな」基準電圧から得られることもできる。入力電圧Ｕｉと、出力電圧Ｕ０とは、図１では差動電圧として示されている。しかし、代替例として、オシレータＯＳＣが、単一の出力部により増幅器ＡＭＰの単一の入力部に結合されることも可能であり、その場合、電圧Ｕｉは供給端子ＶＳＳを基準とする。同様に、増幅器ＡＭＰが、ただ１つの出力端子を備えることも可能であり、その場合、電圧Ｕ０は供給出力端子ＶＳＳを基準とする。
【００１２】
図２は、本発明による増幅器ＡＭＰを備える電子回路の電気的回路図を示している。この実施例では、入力端子ＩＮ１とＩＮ２との間の差動入力電圧Ｕｉが、出力端子ＯＵＴ１とＯＵＴ２との間の差動出力電圧Ｕ０に増幅される。増幅器ＡＭＰは、それらのゲートが、それぞれ、入力端子ＩＮ１及びＩＮ２に接続される入力トランジスタＴ１及びＴ２で実施される入力段と、電流バイアストランジスタＴ５及びＴ６並びに他の電流バイアストランジスタＴ３及びＴ４を有する電流手段と、入力部Ａ及びＢ並びに出力部Ｃ及びＤを備えると共にトランジスタＴ１７乃至Ｔ２４を有するラッチＬＴＣＨと、ラッチＬＴＣＨの出力部Ｃ及びＤにそれぞれ接続される入力部を備えると共に、出力端子ＯＵＴ１及びＯＵＴ２に接続される出力部を備え、トランジスタＴ２７乃至Ｔ３０を有する出力段ＯＰＳＴとを具備している。ラッチＬＴＣＨ及び出力段ＯＰＳＴは、供給端子ＶＤＤＬＢとＶＳＳとの間に結合されている。この回路の残りの部分は、供給端子ＶＤＤＡＭＰ及びＶＳＳから電圧が供給される。ただし、バイアストランジスタＴ７及びＴ８の各ゲートは、好ましくは、端子ＶＢＩＡＳを介して、図１のオシレータＯＳＣのような駆動回路の供給電圧に接続される。増幅器ＡＭＰは、トランジスタＴ９乃至Ｔ１６と、Ｔ２５と、Ｔ２６とを有するように具現化される複数のカレントミラー回路も有している。電流バイアストランジスタＴ５及びＴ６は、ドレイン−ソース経路を介して、それぞれ、入力トランジスタＴ１及びＴ２と直列に設けられると共に、当該ゲートが、それぞれ、ラッチＬＴＣＨの出力部Ｃ及びＤに接続されている。その他の電流バイアストランジスタＴ３及びＴ４は、ドレイン−ソース経路を介して、電流バイアストランジスタＴ５及びＴ６のドレイン−ソース経路と並列に接続されると共に、当該ゲートが、バイアストランジスタＴ７及びＴ８の各ゲートに接続されている。
【００１３】
次に、この回路の動作について説明が行われる。原則として、この回路は、他の電流バイアストランジスタＴ３及びＴ４なしでもやはり機能するので、こうした電流バイアストランジスタＴ３及びＴ４は、最初は考慮に入れられていなかった。まず、入力電圧Ｕｉが論理ハイ（high）である、すなわち、入力端子ＩＮ１の電位が、入力端子ＩＮ２の電位に関して正であるような安定状態が考慮された。その結果、入力トランジスタＴ２が導通状態にないので、トランジスタＴ８、Ｔ１０、Ｔ１１、Ｔ１３、Ｔ１５及びＴ１６のいずれもが導通状態にない。その結果、ラッチＬＴＣＨの入力部Ａの電位が論理ハイであり、それゆえに出力部Ｄが論理ロー（low）である。その結果、出力部Ｄに接続される調整トランジスタＴ５のゲートの電位は、ローである。従って、調整トランジスタＴ５は導通状態にない。こうした理由によって、入力トランジスタＴ１が導通状態にあるという事実にもかかわらず、電流は入力トランジスタＴ１を流れない。このように、入力電圧Ｕｉが論理ハイである安定状態の時、電流は２つの入力トランジスタＴ１及びＴ２を流れない。ラッチＬＴＣＨの出力部Ｄが論理ローであるので、出力部Ｃは論理ハイである。その結果、調整トランジスタＴ６は、原則として、導通状態にある。ただし、入力トランジスタＴ２が非導通状態なので、電流は、調整トランジスタＴ６を流れず、それゆえに、それ自体のドレイン−ソース間電圧はローである。
【００１４】
入力電圧Ｕｉの極性の反転が起こる遷移段階が、本明細書の以下において考慮に入れられる。入力トランジスタＴ１は、この場合、非導通状態になり、入力トランジスタＴ２が、導通状態になる。従って、調整トランジスタＴ６のドレイン−ソース間電圧が増加すると、その結果として、即座に電流を伝え始める。この理由は、調整トランジスタＴ６は、いわば 、そのゲート−ソース間電圧が既にハイであったという事実のために導通状態になる準備が整っていたからである。その結果、この回路の反応の迅速性は、かなり高く、（アナログの）入力段は、遷移段階時にもっぱら電流を消費する。このことは、しばらくすると、ラッチＬＴＣＨの出力部Ｃ及びＤの電位が交番する、すなわち、出力部Ｃの電位が論理ローになり、出力部Ｄの電位が論理ハイになるという事実に帰され得る。その結果、調整トランジスタＴ６が導通状態にならず、そのため、入力トランジスタＴ２は、導通状態にあるという事実にもかかわらず、電流を伝え始めない。調整トランジスタＴ５は、この場合、導通状態にあるけれども、入力トランジスタＴ１が導通状態にないために、電流を伝えない。それゆえに、入力電圧Ｕｉの極性が再び変化する場合、調整トランジスタＴ５は、電流を急速に伝え始める準備が整っている。遷移段階時に、入力トランジスタＴ１又は入力トランジスタＴ２を流れる電流の電流強度は、第１の電流強度Ｉ１と称される。遷移段階以外に、入力トランジスタＴ１及びＴ２を通る電流の電流強度は、第２の電流強度Ｉ２と称され、この強度は他の電流バイアストランジスタＴ３及びＴ４がない場合は、ゼロである。
【００１５】
この回路の反応の敏捷性を更に高めるために、第１の電流強度Ｉ１に関してかなり小さい第２の電流強度Ｉ２をもつ連続的な電流を供給するような他の電流バイアストランジスタＴ３及びＴ４が設けられる。その安定状態において、入力トランジスタＴ１又はＴ２を通る電流は、第２の電流強度Ｉ２に等しい。実際には、この場合、遷移段階時に入力トランジスタＴ１又はＴ２を通る「第１の電流強度」は、第１の電流強度Ｉ１に等しくないけれども、第１の電流強度Ｉ１と第２の電流強度Ｉ２との合計に等しい。ただし、この合計は、第１の電流強度Ｉ１の値にほぼ等しい。
【００１６】
原則として、ラッチＬＴＣＨの出力部Ｃ及びＤは、増幅器ＡＭＰの出力部としての役割も果たし得る。しかし、高負荷を駆動することを可能にするためには、図２に示されるように出力段ＯＰＳＴを組み込むことが望ましいであろう。
【００１７】
電子回路について、ディスクリート部品が使用されることが可能であり、又は電子回路が集積回路において用いられることも可能である。電界効果トランジスタ及びバイポーラトランジスタの双方が、使われてもよい。更に、電界効果トランジスタと、バイポーラトランジスタとの組み合わせが、使われることもできる。代替例として、全てのＮ型トランジスタがＰ型トランジスタと取り替えられるという条件で、全てのＰ型トランジスタをＮ型トランジスタと取り替えることも可能である。
【図面の簡単な説明】
【００１８】
【図１】オシレータ用の信号入力回路としての役割を果たす、本発明による増幅器を有する電子回路の概略図である。
【図２】本発明による増幅器を有する電子回路の実施例の詳細な電気的回路図である。
【国際公開パンフレット】
2005507579.tif 000003
2005507579.tif 000004
2005507579.tif 000005
2005507579.tif 000006
2005507579.tif 000007
2005507579.tif 000008
2005507579.tif 000009
2005507579.tif 000010
2005507579.tif 000011
2005507579.tif 000012
【国際公開パンフレット（コレクトバージョン）】
2005507579.tif 000013
【国際調査報告】
2005507579.tif 000014
2005507579.tif 000015