(57)【要約】多相低ＩＦ混合器、多相低ＩＦフィルタ、及び多相群遅延等化器を備えるチューニング装置である。多相群遅延等化器は、等化器の伝達関数を表す複素周波数平面の上半分において一つ又はそれより多くの極−零対しか有さない。
2005532000.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号チャネルを受信すると共に前記複数の信号チャネルのうちの特定の信号チャネルにチューニングするためのチューニング装置であって、前記チャネルの２倍の帯域幅よりも低い中間周波数に前記特定の信号チャネルを混合させるための多相混合器と、混合器出力信号における負の周波数を阻止するための多相ＩＦフィルタと、前記多相ＩＦフィルタの出力部に接続される多相群遅延等化器とを有するチューニング装置において、
前記群遅延等化器の伝達関数は、対象となる前記周波数帯域に対して、前記正の虚軸についてほぼ対称にもたらされる前記一つ又はそれより多くの対の一つ又は複数の極と一つ又は複数の零とを備える複素周波数平面の前記正の虚軸と並んで一つ又はそれより多くの極−零対のみを有することを特徴とするチューニング装置。
【請求項２】
前記多相群遅延等化器が、同相部分及び直交位相部分を有し、前記部分の各々は、平衡演算増幅器と、前記複素周波数平面において前記極を構成するための、前記演算増幅器の反転する入力部と各々の出力部との間に並列に接続される第一のコンダクタンス及び第一の容量と、前記複素周波数平面において前記零を構成するための、前記演算増幅器の前記入力部のうちの一方と前記部分の一方の各々の入力部との間の第二のコンダクタンス及び前記演算増幅器の前記入力部のうちの他方と前記部分の一方の各々の入力部との間の第二の容量と、前記複素周波数平面の前記正の虚軸に沿って前記極及び零をシフトさせるための、前記各々の部分の前記演算増幅器の前記入力部を、前記部分の他方の前記出力部及び前記入力部に接続する更なるコンダクタンスとを有する請求項１に記載のチューニング装置。
【請求項３】
群遅延等化器のカスケードが、前記多相ＩＦフィルタの前記出力部に接続され、前記群遅延等化器の各々は、前記複素周波数平面の正の虚軸と並んで一つの極−零対のみを有する請求項１に記載のチューニング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の信号チャネルを受信すると共に前記複数の信号チャネルのうちの特定の信号チャネルにチューニングするためのチューニング装置であって、前記チャネルの２倍の帯域幅よりも低い中間周波数に前記特定の信号チャネルを混合させるための多相混合器と、混合器出力信号における負の周波数を阻止するための多相ＩＦフィルタと、前記多相ＩＦフィルタの出力部に接続される多相群遅延等化器とを有するチューニング装置に関する。
【背景技術】
【０００２】
出願人の従来の欧州特許出願第ＥＰ０１２０１７５７．０号公報の図６に提案されるようなチューニング装置は、多くのディスクリートコンポーネントが必要とされることなく、且つ当該ディスクリートコンポーネントを調整することに含まれる費用が必要とされることなく、チューニング装置は高度なモノリシック集積（ｍｏｎｏｌｉｔｈｉｃ  ｉｎｔｅｇｒａｔｉｏｎ）で実現され得るという利点を有する。
【０００３】
上記の種類のチューニング装置のほとんどの用途において、群遅延（ｇｒｏｕｐ  ｄｅｌａｙ）はある一定の制限以内に保持されなければならない。例えばアナログテレビジョンにおいて、遅延は画像における水平シフト（ｈｏｒｉｚｏｎｔａｌ  ｓｈｉｆｔ）をもたらし、一つの画素（ピクセル（ｐｉｘｅｌ））シフトは８０ｎｓの遅延にほぼ相当する。それ故に、上記のチューニング装置は群遅延等化器（群遅延イコライザ（ｇｒｏｕｐ  ｄｅｌａｙ  ｅｑｕａｌｉｚｅｒ））を備えるため、群遅延におけるばらつきは８０ｎｓよりも短く保持されることが必要とされる。
【０００４】
通常、従来の群遅延等化器は、複素周波数平面（ｃｏｍｐｌｅｘ  ｆｒｅｑｕｅｎｃｙ  ｐｌａｎｅ）の実軸について対称にもたらされる極−零対（ポール−ゼロ対（ｐｏｌｅ−ｚｅｒｏ  ｐａｉｒ））を備え、対の極及び零は前記平面の虚軸について対称にもたらされ、極は前記平面の左側に位置され、零は右側に位置される全域通過（オールパス）伝達関数（ａｌｌ  ｐａｓｓ  ｔｒａｎｓｆｅｒ  ｆｕｎｃｔｉｏｎ）を有する。すなわち二つの極−零対を備える群遅延等化器の場合、二つの極はｐ＝−σ±ｊωｓで位置され、二つの零はｐ＝σ±ｊωｓで位置される。ここでωｓは虚軸に沿うシフトを表し、σは実軸に沿うシフトを表わす。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、低ＩＦチューニング装置のための群遅延等化器の場合、本発明により、チューニング装置が、群遅延等化器の伝達関数は、対象となる（関係する）周波数帯域（範囲）に対して、前記正の虚軸についてほぼ対称にもたらされる前記一つ又はそれより多くの対の一つ又は複数の極と一つ又は複数の零とを備える複素周波数平面の正の虚軸と並んで一つ又はそれより多くの極−零対しか有さないことを特徴とするときに大幅な改善がもたらされ得るという事実を使用する。それ故に本発明によれば、等化器がたった一つの極−零対しか有さない場合、極は−σ＋ｊωｓでもたらされ、零はσ＋ｊωｓでもたらされる。
【０００６】
本発明は以下の認識に基づいている。すなわちより低い周波数で低ＩＦフィルタの群遅延は高くなり、増大する周波数に対して減少させられる。複素周波数平面の上半分において一つ又は複数の極−零対からもたらされる等化器群遅延は、増大する周波数に対して増大させられ、それ故にＩＦフィルタの群遅延ばらつきを少なくとも部分的に補正（修正（ｃｏｒｒｅｃｔ））又は等化し得る。しかしながら、複素周波数平面の下半分において一つ又は複数の極−零対からもたらされる群遅延は、増大する周波数に対して減少させられる。それ故に当該一つ又は複数の極−零対は、等化プロセスに対して有用でないばかりでなく当該プロセスの効果を打ち消すことさえする。従って複素周波数平面の下半分におけるいかなる極−零対も回避することはより好ましい。このことは多相群遅延等化器（ｐｏｌｙｐｈａｓｅ  ｇｒｏｕｐ  ｄｅｌａｙ  ｅｑｕａｌｉｚｅｒ）で非常にうまく実現可能である。
【課題を解決するための手段】
【０００７】
本発明によるチューニング装置における使用のための、群遅延等化器の好ましい実施例は、前記多相群遅延等化器が、同相部分及び直交位相部分を有し、前記部分の各々は、平衡演算増幅器（ｂａｌａｎｃｅｄ  ｏｐｅｒａｔｉｏｎａｌ  ａｍｐｌｉｆｉｅｒ）と、前記複素周波数平面において前記極を構成するための、前記演算増幅器の反転する入力部と各々の出力部との間に並列に接続される第一のコンダクタンス及び第一の容量と、前記複素周波数平面において前記零を構成するための、前記演算増幅器の前記入力部のうちの一方と前記部分の一方の各々の入力部との間の第二のコンダクタンス及び前記演算増幅器の前記入力部のうちの他方（逆相）と前記部分の一方の各々の入力部との間の第二の容量と、前記複素周波数平面の前記正の虚軸に沿って前記極及び零をシフトさせるための、前記各々の部分の前記演算増幅器の前記入力部を、前記部分の他方の前記出力部及び前記入力部に接続する更なるコンダクタンスとを有することを特徴とする。
【０００８】
伝達関数の振幅が１（ｕｎｉｔｙ）に等しくなる場合、前記第一の容量と第二の容量とは等しくなり、前記第一のコンダクタンスと第二のコンダクタンスとは等しくなり、前記更なるコンダクタンスは等しくなる。従来の群遅延等化器と比較すると、この種の群遅延等化器の利点は、より少ない雑音寄与、より少ない消費電力、及びより少ないチップ面積又は不変のチップ面積でのより優れた動作性能にある。更にこの種の群遅延等化器は容易に設計される。周波数の関数としての群遅延曲線は、前記第一及び第二のコンダクタンスによって決定される“丘（ｈｉｌｌ）”の形状と前記更なるコンダクタンスによって決定される“丘”の位置とを備える対象的な“丘”になる。
【０００９】
時として等化されるべき群遅延は、複素周波数平面の上半分においてたった一つの極−零対しか有さない群遅延等化器によって補正されてもよい。等化されるべき群遅延がより大きくなるか、又はより複雑になる場合、当該群遅延は複素周波数平面の上半分において二つ又は三つの極−零対を有する等化器によって等化されてもよい。しかしながら本発明の他の態様によれば、当該より大きな、又はより複雑な、等化されるべき群遅延を有するチューニング装置は、好ましくは群遅延等化器のカスケード（縦続接続体（ｃａｓｃａｄｅ））が、多相ＩＦフィルタ（ｐｏｌｙｐｈａｓｅ  ＩＦ  ｆｉｌｔｅｒ）の出力部に接続され、前記群遅延等化器の各々は複素周波数平面の正の虚軸と並んでたった一つの極−零対しか有さないことを特徴としていてもよい。
【００１０】
本発明はこの場合添付図面を参照して記載されるであろう。
【発明を実施するための最良の形態】
【００１１】
図１の装置は主としてケーブルテレビジョン信号の受信を目的としている。本装置は好ましくは、各々が、ローカル（局所）発振器（ｌｏｃａｌ  ｏｓｃｉｌｌａｔｏｒ）チューニングに依存しているスイッチング信号によって動作状態にスイッチされ得る固定同調フィルタ（ｆｉｘｅｄ  ｔｕｎｅｄ  ｆｉｌｔｅｒ）のバンク（ｂａｎｋ）によって構成されるＲＦ帯域通過フィルタ１を有する。以下記載されるべき混合（ミキシング）プロセス（ｍｉｘｉｎｇ  ｐｒｏｃｅｓｓ）は、ＲＦ信号を、ローカル発振器周波数の奇数の高調波を有する対称なローカル発振器方形波（ｓｑｕａｒｅ  ｗａｖｅ）で乗算することによって実行される。ＲＦ帯域通過フィルタの主な目的は、約５０ｄＢによりＲＦ信号の５番目の高調波（ｈａｒｍｏｎｉｃ）を抑圧（ｓｕｒｐｒｅｓｓ）することにある。ＲＦ３番目の高調波とローカル発振器３番目の高調波との混合積（ｍｉｘｉｎｇ  ｐｒｏｄｕｃｔ）が多相混合器（ミキサ（ｍｉｘｅｒ））においてキャンセルされるため、３番目の高調波の抑圧は必要とされない。
【００１２】
ＲＦ多相フィルタ２において、ＲＦ帯域通過フィルタ１の出力部は、負の周波数が抑圧される多相ＲＦ信号に変換され、当該多相ＲＦ信号はその後全多相混合器（ｆｕｌｌ  ｐｏｌｙｐｈａｓｅ  ｍｉｘｅｒ）３において周波数シンセサイザ４からの多相平衡ローカル発振器信号（ｐｏｌｙｐｈａｓｅ  ｂａｌａｎｃｅｄ  ｌｏｃａｌ  ｏｓｃｉｌｌａｔｏｒ  ｓｉｇｎａｌ）と混合（ミキシング）される。混合器３において、選択されたチャネルは、５．７ＭＨｚでのピクチャキャリアを備える例えば１．５乃至６．４ＭＨｚの低いＩＦテレビジョン信号に変換される。
【００１３】
ＩＦ多相フィルタ５はチャネル選択（ｃｈａｎｎｅｌ  ｓｅｌｅｃｔｉｖｉｔｙ）のより大きな部分を実現し、更に−８ＭＨｚと−１ＭＨｚとの間の負の周波数を約−６０ｄＢに抑圧する。当該フィルタのＩＦ出力部は、ともすれば続くＡＤコンバータ（図示略）においてエイリアシング歪（ａｌｉａｓｉｎｇ  ｄｉｓｔｏｒｔｉｏｎ）をもたらし得る、所望されないより高い周波数（＞８ＭＨｚ）を抑圧することを主な目的とするアンチエイリアシングフィルタ（折り返し防止フィルタ（ａｎｔｉ  ａｌｉａｓｉｎｇ  ｆｉｌｔｅｒ））７に、以下記載されるべき多相群遅延等化器６を通じてもたらされる。アンチエイリアシングフィルタ７から非多相信号が出力される。
【００１４】
図２の多相群遅延等化器は、二つの同じ部分Ｒ及びＲ’を有する。部分Ｒは、等化されるべき入力信号Ｖ１を受信する入力端子Ｉ１及びＩ２と、等化された出力信号Ｖ２をもたらす出力端子Ｏ１及びＯ２とを有する。部分Ｒ’は、自身の入力端子Ｉ１’及びＩ２’において同じであるが９０゜位相シフトされた入力信号ｊＶ１を受信し、自身の出力端子Ｏ１’及びＯ２’において９０゜位相シフトされた出力信号ｊＶ２をもたらす。部分Ｒ’の構成要素は、アクセントを備えている場合以外、部分Ｒの構成要素と同じ参照番号として示される。
【００１５】
部分Ｒは、平衡演算増幅器Ａを有する。増幅器の出力端子は各々、コンダクタンスＧ１及びＧ２と容量Ｃ１及びＣ２との並列構成体を通じて演算増幅器の反転する入力部Ｎ１及びＮ２にそれぞれ接続される。入力端子Ｉ１及びＩ２はコンダクタンスＧ３及びＧ４を通じて増幅器入力部Ｎ１及びＮ２にそれぞれ接続される。更にこれらの入力端子はコンダクタンスＧ４及びＧ３を通じて増幅器入力部Ｎ２及びＮ１にそれぞれ交差接続される（ｃｒｏｓｓ−ｃｏｎｎｅｃｔ）。
【００１６】
コンダクタンスＧ１及びＧ２は等しい値を有し、容量Ｃ１及びＣ２に同じ値がもたらされる。並列構成体Ｇ１−Ｃ１及びＧ２−Ｃ２は、伝達関数Ｖ２／Ｖ１を表す複素周波数平面において極Ｐを生成する（図３参照）。当該平面において商（ｑｕｏｔｉｅｎｔ）Ｇ１／Ｃ１＝Ｇ２／Ｃ２＝σは、虚軸に対する極の距離になる。同様にコンダクタンスＧ３とＧ４とは等しい値を有し、容量Ｃ３とＣ４とは等しい値を有する。構成体Ｇ３−Ｃ３及びＧ４−Ｃ４は、Ｖ２／Ｖ１の複素周波数平面において零Ｚを生成する（図３参照）が、二つの容量の交差接続部のために、この零は虚軸の右側にもたらされる一方、極はこの軸の左側にもたらされる。商Ｇ３／Ｃ３＝Ｇ４／Ｃ４は、虚軸に対する零の距離を決定する。等化器が均一な振幅特性（全域通過）を有するために、極及び零は虚軸について対称にもたらされることが必要となり、この要求はＧ１／Ｃ１＝Ｇ２／Ｃ２＝Ｇ３／Ｃ３＝Ｇ４／Ｃ４＝σを示唆する。四つ全てのコンダクタンスは等しい値Ｇを有すると共に四つ全ての容量は等しい値Ｃを有し、商Ｇ／Ｃ＝σが虚軸に対する極及び零の距離を決定するとき、群遅延等化器の振幅（ゲイン）は１に等しくなる。
【００１７】
極及び零は両方とも複素周波数平面の実軸上にもたらされ、その結果、群遅延が零の周波数で最大となり、増大する周波数に対して減少させられる一方、等化されるべき群遅延も零の周波数で最大値となるため、これまでに記載の装置は所要の等化を実行し得ない。それ故に図２の構成体は更に、増幅器入力部Ｎ１と部分Ｒ’出力部Ｏ２’との間、増幅器入力部Ｎ２と部分Ｒ’出力部Ｏ１’との間、増幅器入力部Ｎ１と部分Ｒ’入力部Ｉ１’との間、及び増幅器入力部Ｎ２と部分Ｒ’入力部Ｉ２’との間に各々接続される四つのコンダクタンスＨ１、Ｈ２、Ｈ３、及びＨ４を有する。コンダクタンスＨ１とＨ２とは等しくなり、増幅器入力部Ｎ１及びＮ２にそれぞれ流れる追加の電流（ｅｘｔｒａ  ｃｕｒｒｅｎｔ）をもたらし、当該追加の電流により、距離Ｈ１／Ｃ１＝Ｈ２／Ｃ２に渡って正の虚軸に沿う極Ｐのシフトがもたらされる。同様にコンダクタンスＨ３とＨ４とは等しくなり、増幅器入力部Ｎ１及びＮ２にそれぞれ流れる追加の電流をもたらす。当該追加の電流により、距離Ｈ３／Ｃ３＝Ｈ４／Ｃ４に渡って前記平面の正の虚軸に沿う零Ｚのシフトがもたらされる。等化器が自身の全域通過特性を保持するために、これらのシフトは等しくならなければならないので、Ｈ１／Ｃ１＝Ｈ２／Ｃ２＝Ｈ３／Ｃ３＝Ｈ４／Ｃ４＝ωＳとなる（図３参照）。当然のことながら四つ全ての容量が等しくなるとき、四つ全てのコンダクタンスも等しくならなければならず、シフトωＳ＝Ｈ／Ｃとなる。
【００１８】
図４は、図１、２、及び３を参照して記載されるようなディメンションを持つと共に図１、２、及び３を参照して記載されるように構成される等化器による群遅延等化の結果を示す。曲線Ｉは、周波数の関数としての多相ＩＦフィルタ５の群遅延を示す。群遅延等化器６はＩＦフィルタ５の群遅延を等化するばかりでなく、アンチエイリアシングフィルタ７の群遅延も等化する。それ故に図４の曲線ＩＩは、二つのユニット５及び７の全群遅延を示している。垂直ストロークライン（ｖｅｒｔｉｃａｌ  ｓｔｒｏｋｅ  ｋｉｎｅ）は、処理されるべき低ＩＦテレビジョン信号の周波数帯域の限界を示している。二つのユニットの群遅延は１３０ｎｓと２９０ｎｓとの間で変動することが曲線IIから理解され得る。
【００１９】
図４の曲線IIIは、多相群遅延等化器６の群遅延を示している。この曲線は、５．４ＭＨｚで１７０ｎｓのトップを備える対称的な“丘”となる。“丘”の形状がσ、すなわち等化器のＧ−コンダクタンスのみによって決定され、“丘”の位置がωＳ、すなわち等化器のＨ−コンダクタンスのみによって決定されることは注意され得る。
【００２０】
図４の曲線IVは、曲線IIIとIIIとの和となる全等化遅延（ｔｏｔａｌ  ｅｑｕａｌｉｚｅｄ  ｄｅｌａｙ）を示している。この遅延は１．５ＭＨｚでの３２５ｎｓから３ＭＨｚでの２５０ｎｓまでの範囲をとる。すなわち遅延ばらつきは７５ｎｓとなる。当該ばらつきは前にセットされる８０ｎｓの限界内である。
【００２１】
序文において既に既述されているように、一つよりも多くの群遅延等化器が縦続接続（カスケード接続）され得るので、個々の等化器の群遅延は加えられる。個々の等化器は同じ又は異なる極−零パターンを有していてもよい。
【図面の簡単な説明】
【００２２】
【図１】本発明によるチューニング装置のブロック概略図である。
【図２】図１のチューニング装置における使用のための群遅延等化器の詳細な概略図である。
【図３】図２において示されている群遅延等化器の伝達関数の極−零図である。
【図４】図１の装置の異なる部分の周波数の関数としての群遅延の方向を示すグラフである。
【図１】
2005532000.tif 000003
【図３】
2005532000.tif 000004
【図２】
2005532000.tif 000005
【図４】
2005532000.tif 000006
【国際調査報告】
2005532000.tif 000007
2005532000.tif 000008
2005532000.tif 000009