(57)【要約】【課題】  薄く高品質でひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を形成する方法を提供することにある。【解決手段】  この方法は、まずＧｅの拡散に対し抵抗力のあるバリア層の上に存在する第１の単結晶Ｓｉ層の表面上にＳｉＧｅ層または純粋Ｇｅ層を形成するステップを含む。任意選択でＳｉＧｅ層または純粋Ｇｅ層の上にＳｉキャップ層を形成し、その後、第１の単結晶Ｓｉ層、任意選択のＳｉキャップ層、およびＳｉＧｅ層または純粋Ｇｅ層の全体にわたってＧｅの相互拡散を可能にする温度でこれらの様々な層を加熱し、それによりバリア層の上に実質的にひずみ緩和された単結晶ＳｉＧｅ層を形成する。上記のステップに続いて、追加のＳｉＧｅ再成長および／またはひずみエピタキシャルＳｉ層の形成を行うことができる。ＳｉＧｅオン・インシュレータ基板材料ならびに少なくともＳｉＧｅオン・インシュレータ基板材料を含む構造も本明細書に開示する。
2005516395.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）第１の単結晶Ｓｉ層がＧｅ拡散に対し抵抗力のあるバリア層の上に存在するように前記第１の単結晶Ｓｉ層の表面上にＳｉＧｅ層または純粋Ｇｅ層を形成するステップと、
（ｂ）前記バリア層の上に実質的にひずみ緩和された単結晶ＳｉＧｅ層を形成するため、前記第１の単結晶Ｓｉ層および前記ＳｉＧｅ層または純粋Ｇｅ層の全体にわたってＧｅの相互拡散を可能にする温度で加熱するステップと、
を有する、ＳｉＧｅオン・インシュレータ基板材料を製造する方法。
【請求項２】
前記第１の単結晶Ｓｉ層および前記バリア層がシリコン・オン・インシュレータ（ＳＯＩ）基板の構成要素である、請求項１に記載の方法。
【請求項３】
前記第１の単結晶Ｓｉ層および前記バリア層が非ＳＯＩ基板の構成要素である、請求項１に記載の方法。
【請求項４】
前記第１の単結晶Ｓｉ層が約１〜約２０００ｎｍの厚さを有する、請求項３に記載の方法。
【請求項５】
前記バリア層がパターン付きバリア層である、請求項１に記載の方法。
【請求項６】
前記バリア層がパターンなしバリア層である、請求項１に記載の方法。
【請求項７】
前記バリア層が結晶性または非晶質酸化物あるいは結晶性または非晶質窒化物を有する、請求項１に記載の方法。
【請求項８】
前記バリア層が、パターン付きまたはパターンなしの埋込み酸化物領域である、請求項１に記載の方法。
【請求項９】
前記バリア層が約１〜約１０００ｎｍの厚さを有する、請求項１に記載の方法。
【請求項１０】
最高９９．９９原子百分率のＧｅを有するＳｉＧｅ層がステップ（ａ）で使用される、請求項１に記載の方法。
【請求項１１】
前記ＳｉＧｅ層が約１０〜約３５原子百分率のＧｅを有する、請求項１０に記載の方法。
【請求項１２】
前記ＳｉＧｅ層または純粋Ｇｅ層が、低圧化学的気相付着、常圧化学的気相付着、超高真空化学的気相付着、分子線エピタキシ、およびプラズマ促進化学的気相付着からなるグループから選択されたエピタキシャル成長プロセスによって形成される、請求項１に記載の方法。
【請求項１３】
純粋Ｇｅ層がステップ（ａ）で使用される、請求項１に記載の方法。
【請求項１４】
ステップ（ｂ）を実行する前に前記ＳｉＧｅ層または純粋Ｇｅ層の上にＳｉキャップ層を形成するステップをさらに有する、請求項１に記載の方法。
【請求項１５】
前記Ｓｉキャップ層が、エピタキシャルＳｉ、アモルファスＳｉ、単結晶または多結晶質のＳｉ、またはそれらを組み合わせた複数の層を有する、請求項１４に記載の方法。
【請求項１６】
前記Ｓｉキャップ層がエピタキシャルＳｉを有する、請求項１５に記載の方法。
【請求項１７】
前記Ｓｉキャップ層が約１〜約１００ｎｍの厚さを有する、請求項１４に記載の方法。
【請求項１８】
前記加熱ステップ中に表面酸化物層が形成される、請求項１に記載の方法。
【請求項１９】
前記表面酸化物層が約１０〜約１０００ｎｍの厚さを有する、請求項１８に記載の方法。
【請求項２０】
ウェット化学エッチング・プロセスを使用して前記表面酸化物層を除去するステップをさらに有する、請求項１８に記載の方法。
【請求項２１】
ステップ（ａ）〜（ｂ）が任意の回数繰り返される、請求項１に記載の方法。
【請求項２２】
前記加熱ステップが、少なくとも１種類の酸素含有ガスを有する酸化環境で実行される、請求項１に記載の方法。
【請求項２３】
前記少なくとも１種類の酸素含有ガスがＯ2、ＮＯ、Ｎ2Ｏ、オゾン、空気、またはそれらの混合物を有する、請求項２２に記載の方法。
【請求項２４】
不活性ガスをさらに有し、前記不活性ガスが前記少なくとも１種類の酸素含有ガスを希釈するために使用される、請求項２２に記載の方法。
【請求項２５】
前記加熱ステップが約９００℃〜約１３５０℃の温度で実行される、請求項１に記載の方法。
【請求項２６】
前記加熱ステップが約１２００℃〜約１３３５℃の温度で実行される、請求項２５に記載の方法。
【請求項２７】
前記実質的にひずみ緩和されたＳｉＧｅ層が約２０００ｎｍ以下の厚さを有する、請求項１に記載の方法。
【請求項２８】
前記実質的にひずみ緩和されたＳｉＧｅ層が約１０〜約１００ｎｍの厚さを有する、請求項２７に記載の方法。
【請求項２９】
前記実質的にひずみ緩和されたＳｉＧｅ層が約１０8個／ｃｍ2未満の欠陥という欠陥密度を有する、請求項１に記載の方法。
【請求項３０】
前記実質的にひずみ緩和されたＳｉＧｅ層の測定された格子のひずみ緩和割合が約１〜約１００％である、請求項１に記載の方法。
【請求項３１】
前記実質的にひずみ緩和されたＳｉＧｅ層の測定された格子のひずみ緩和割合が約５０〜約８０％である、請求項３０に記載の方法。
【請求項３２】
前記実質的にひずみ緩和されたＳｉＧｅ層の上に追加のＳｉＧｅ層を成長させるステップをさらに有する、請求項１に記載の方法。
【請求項３３】
前記追加のＳｉＧｅ層の上にひずみＳｉ層を形成するステップをさらに有する、請求項３２に記載の方法。
【請求項３４】
前記実質的にひずみ緩和されたＳｉＧｅ層の上にひずみＳｉ層を形成するステップをさらに有する、請求項１に記載の方法。
【請求項３５】
Ｓｉ含有基板と、
前記Ｓｉ含有基板の上に存在する、Ｇｅ拡散に対し抵抗力のある絶縁領域と、
前記絶縁領域の上に存在し、且つ約２０００ｎｍ以下の厚さを有する、実質的にひずみ緩和されたＳｉＧｅ層と、
を有する、基板材料。
【請求項３６】
前記絶縁領域がパターン付きである、請求項３５に記載の基板材料。
【請求項３７】
前記絶縁領域がパターンなしである、請求項３５に記載の基板材料。
【請求項３８】
前記絶縁領域が結晶性または非晶質酸化物あるいは結晶性または非晶質窒化物を有する、請求項３５に記載の基板材料。
【請求項３９】
前記絶縁領域が、パターン付きまたはパターンなしの埋込み酸化物領域である、請求項３５に記載の基板材料。
【請求項４０】
前記絶縁領域が約１〜約１０００ｎｍの厚さを有する、請求項３５に記載の基板材料。
【請求項４１】
前記実質的にひずみ緩和されたＳｉＧｅ層が約１０〜約１００ｎｍの厚さを有する、請求項３５に記載の基板材料。
【請求項４２】
前記実質的にひずみ緩和されたＳｉＧｅ層の測定された格子のひずみ緩和割合が約１〜約１００％である、請求項３６に記載の基板材料。
【請求項４３】
前記実質的にひずみ緩和されたＳｉＧｅ層の測定された格子のひずみ緩和割合が約５０〜約８０％である、請求項４２に記載の基板材料。
【請求項４４】
Ｓｉ含有基板と、
前記Ｓｉ含有基板の上に存在する、Ｇｅ拡散に対し抵抗力のある絶縁領域と、
前記絶縁領域の上に存在し、且つ約２０００ｎｍ以下の厚さを有する、実質的にひずみ緩和されたＳｉＧｅ層と、
前記実質的にひずみ緩和されたＳｉＧｅ層の上に形成されたひずみＳｉ層と、
を有する、ヘテロ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板材料を製造する方法に関し、より具体的には、薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する方法に関する。本発明のひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料は、その後のＳｉエピタキシャル上方成長によりその上にひずみＳｉ層を作成するための格子不整合テンプレートとして使用することができる。このようなひずみＳｉ層は、高い電荷担体移動度を有し、高性能相補型金属酸化膜半導体（ＣＭＯＳ）適用例で有用である。また、本発明は、ＳｉＧｅオン・インシュレータ基板材料ならびに少なくともその基板材料を含む構造も対象とする。
【背景技術】
【０００２】
半導体業界では、最近、ひずみＳｉベースのヘテロ構造を使用してＣＭＯＳ適用例のための高移動度構造を達成する高レベルの活動が行われている。伝統的に、これを実現するための従来技術の方法は、厚い（約１〜約５マイクロメートル程度の）ひずみ緩和されたＳｉＧｅ緩衝層の上にひずみＳｉ層を成長させることであった。
【０００３】
従来技術のヘテロ構造について高いチャネル電子移動度が報告されているにもかかわらず、厚いＳｉＧｅ緩衝層の使用には、それに付随する顕著な短所がいくつかある。第一に、厚いＳｉＧｅ緩衝層は、概して、既存のＳｉベースのＣＭＯＳ技術との統合が容易ではない。第二に、スレッディング転位（ＴＤ）およびミスフィット転位を含む欠陥密度は約１０5〜約１０8個／ｃｍ2の欠陥であり、依然として現実的なＶＬＳＩ（超大規模集積化）適用例には高すぎる。第三に、従来技術の構造の性質はＳｉＧｅ緩衝層の選択成長を妨げ、その結果、ひずみＳｉ材料、ひずみなしＳｉ材料、およびＳｉＧｅ材料を有するデバイスを使用する回路は集積化が困難になり、事例によっては集積化がほとんど不可能になる。
【０００４】
Ｓｉ基板上にひずみ緩和されたＳｉＧｅ材料を生成するために、従来技術の方法は、概して、準安定性限界厚さ（すなわち、応力を緩和するためにそれを超えて転位が発生する厚さ）を超えるまで均一にそのＳｉとＧｅの比率が徐々にまたは段階的に変化するＳｉＧｅ層を成長させ、ミスフィット転位が関連のスレッディング転位とともにＳｉＧｅひずみ緩和層を貫通して発生できるようにする。構造内のミスフィット転位セクションの長さを増加し、それによりＴＤ密度を減少するよう試みるために、様々な緩衝構造が使用されてきた。
【０００５】
ともにＥｋ他に付与された米国特許第５４６１２４３号および第５７５９８９８号に記載されているような他の従来技術の手法は、新しいひずみ解放メカニズムが作用するひずみ付き欠陥なし半導体層を備えた構造を提供し、それによりＳｉＧｅ層内にＴＤを生成せずにＳｉＧｅ緩衝層がひずみ緩和する。
【０００６】
従来の手法もＥｋ他の特許に記載された代替手法も、デバイス適用例に関する材料要求、すなわち、ＴＤ密度が十分低いこと、ミスフィット転位密度が実質的にほとんどまたはまったくないこと、およびＴＤ欠陥が形成される場所に対する制御を実質的に満足する解決策を提供しない。このため、欠陥生成に対して熱力学的に安定し、ひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を形成する新しく改良された方法を開発することが引き続き必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する方法を提供する。本発明はさらに、ミスフィット転位およびスレッディング転位などの欠陥生成に対して熱力学的に安定し、薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する方法を提供する。
【０００８】
さらに本発明は、ＣＭＯＳ加工ステップに適合する、薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する方法を提供する。
【０００９】
さらに本発明は、ひずみＳｉ層を形成するために格子不整合テンプレート、すなわち、基板として使用することができる、薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する方法を提供する。
【００１０】
さらに本発明は、高い電荷担体移動度を有し、高性能ＣＭＯＳ適用例で有用な、ひずみＳｉ／実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ構造を提供する。
【課題を解決するための手段】
【００１１】
上記の課題を本発明で達成するには、まず第１の単結晶Ｓｉ層の表面上にＳｉＧｅ層または純粋Ｇｅ層を形成するステップであって、前記第１の単結晶Ｓｉ層が、Ｇｅ拡散に対し抵抗力のあるバリア層の上に存在するようなものを形成するステップを含み、その後、第１の単結晶Ｓｉ層およびＳｉＧｅ層または純粋Ｇｅ層の全体にわたってＧｅの相互拡散を可能にする温度で加熱ステップが実行され、それによりバリア層の上に実質的にひずみ緩和された単結晶ＳｉＧｅ層を形成する方法を使用する。実質的にひずみ緩和された単結晶はＳｉＧｅ層または純粋Ｇｅ層と第１の単結晶Ｓｉ層の均質な混合物からなることに留意されたい。
【００１２】
本発明のこれらのステップに続いて、実質的にひずみ緩和された単結晶ＳｉＧｅ層の上にひずみＳｉ層をエピタキシャル成長させて、様々な高性能ＣＭＯＳ適用例で使用可能な、ひずみＳｉとひずみ緩和されたＳｉＧｅとを含有するヘテロ構造を形成することができる。
【００１３】
本発明のいくつかの実施形態では、第１の単結晶Ｓｉ層およびバリア層は、シリコン・オン・インシュレータ（ＳＯＩ）基板の構成要素である。他の実施形態では、バリア層は半導体基板の表面の上に形成され、その後、第１の単結晶Ｓｉ層はバリア層の上に形成される。後者の基板材料は非ＳＯＩ基板である。
【００１４】
また、本発明の方法は、パターンなし（すなわち、連続的なバリア層）またはパターン付き（すなわち、半導体材料によって囲まれた不連続で分離されたバリア領域またはアイランド）であるバリア層の使用も企図するものである。
【００１５】
本発明のさらに他の実施形態では、構造を加熱する前にＳｉＧｅ層または純粋Ｇｅ層の上にＳｉキャップ層が形成される。本発明のこの実施形態は、熱力学的に安定した（欠陥生成の防止の点で）薄く実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を提供する。高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料に関連して使用する場合、「薄い」という用語は、ＳｉＧｅ層が約２０００ｎｍ以下の厚さを有し、約１０〜約２００ｎｍの厚さがさらに非常に好ましいものであることを示すことに留意されたい。
【００１６】
本発明の他の態様は、上記の加工ステップを使用して形成されるＳｉＧｅオン・インシュレータ基板材料に関する。具体的には、本発明の基板材料は、Ｓｉ含有基板と、Ｓｉ含有基板の上に存在する、Ｇｅ拡散に対し抵抗力のある絶縁領域と、絶縁領域の上に存在し、且つ約２０００ｎｍ以下の厚さを有する、実質的にひずみ緩和されたＳｉＧｅ層とを有する。
【００１７】
本発明のさらに他の態様は、少なくとも上記の基板材料を含むヘテロ構造に関する。具体的には、本発明のヘテロ構造は、Ｓｉ含有基板と、Ｓｉ含有基板の上に存在する、Ｇｅ拡散に対し抵抗力のある絶縁領域と、絶縁領域の上に存在し、且つ約２０００ｎｍ以下の厚さを有する、実質的にひずみ緩和されたＳｉＧｅ層と、その実質的にひずみ緩和されたＳｉＧｅ層の上に形成されたひずみＳｉ層とを有する。
【００１８】
本発明の他の態様は、少なくとも本発明のＳｉＧｅオン・インシュレータ基板材料を含む、超格子構造ならびに他の格子不整合構造用のテンプレートに関する。
【発明を実施するための最良の形態】
【００１９】
本発明は、エピタキシャルＳｉのその後の上方成長のために格子不整合テンプレートとして機能することができる薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する方法を提供するものであり、本出願に付随する図面を参照することにより、本発明について以下により詳細に説明する。添付図面では、同様および／または対応する要素は同様の参照番号で示されていることに留意されたい。
【００２０】
まず、図１および図５を参照するが、これらの図は本発明で使用可能な初期基板材料を示している。具体的には、図１および図５に示す初期基板材料はそれぞれ、Ｓｉ含有半導体基板１０と、Ｓｉ含有半導体基板１０の表面の上に存在するＧｅ拡散に対する抵抗力のあるバリア層（以下「バリア層」）１２と、バリア層１２の上に存在する約１×１０8個／ｃｍ2未満の欠陥というミスフィットおよびＴＤ密度を有する第１の単結晶Ｓｉ層１４とを有する。これらの図に示す２通りの初期構造の相違点は、図１のバリア層がその構造全体にわたって連続的に存在するのに対し、図５のバリア層が半導体材料、すなわち、層１０および１４によって囲まれた不連続で分離された領域またはアイランドとして存在することである。したがって、図１に示す初期構造はパターンなしバリア層を含むのに対し、図５の初期構造はパターン付きバリア層を含むことに留意されたい。
【００２１】
バリア層がパターン付きであるかパターンなしであるかにかかわらず、初期構造は従来のシリコン・オン・インシュレータ（ＳＯＩ）基板材料にすることができ、その場合、領域１２は、第１の単結晶Ｓｉ層１４をＳｉ含有基板半導体基板１０から電気的に分離する埋込み酸化物領域である。本明細書で使用する「Ｓｉ含有」という用語は、少なくとも珪素を含む半導体基板を示す。例証となる例としては、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＣ、Ｓｉ／ＳｉＧｅＣ、またはそこに存在する任意の数の埋込み酸化物（連続、不連続、または連続と不連続の混合物）領域を含むことができる前もって形成されたシリコン・オン・インシュレータを含むが、これらに限定されない。
【００２２】
ＳＯＩ基板は、当業者には周知の従来のＳＩＭＯＸ（酸素イオン注入分離）プロセスならびに本譲受人に譲渡された米国特許６４８６０３７号、米国特許第６６０２７５７号、２００１年５月２１日出願の米国特許出願第０９／８６１５９０号、米国特許第６５４１３５６号、２００１年６月１９日出願の米国特許出願第０９／８８４６７０号、ならびにＳａｄａｎａ他の米国特許第５９３０６３４号に記載された様々なＳＩＭＯＸプロセスを使用して形成することができ、そのいずれについても参照により内容全体が本明細書に組み込まれる。ただし、前記米国特許出願第０９／８６１５９０号出願に開示されているプロセスは、本明細書では図５に示すパターン付き基板を製造するために使用できることに留意されたい。
【００２３】
別法として、ＳＯＩ基板材料は、たとえば、サーマル・ボンディングおよびカッティング・プロセスを含む他の従来のプロセスを使用して作成することができる。
【００２４】
ＳＯＩ基板に加えて、図１および図５に示す初期基板は、従来の付着プロセスならびにリソグラフィおよびエッチング（パターン付き基板を製造するときに使用する）を使用して作成される非ＳＯＩ基板にすることができる。具体的には、非ＳＯＩ基板を使用する場合、初期構造は、従来の付着または熱成長プロセスによりＳｉ含有基板の表面の上にＧｅ拡散バリア層を付着させ、任意選択で従来のリソグラフィおよびエッチングを使用することによりバリア層にパターンを付け、その後、化学的気相付着（ＣＶＤ）、プラズマ利用ＣＶＤ、スパッタリング、蒸着、化学溶液付着、またはエピタキシャルＳｉ成長を含む従来の付着プロセスを使用してバリア層の上に単結晶のＳｉ層を形成することによって形成される。
【００２５】
図１および図５に示す初期構造のバリア層１２は、Ｇｅ拡散に対する抵抗力が高い絶縁材料を有する。このような絶縁材料およびＧｅ拡散抵抗材料の例としては、結晶性または非晶質の酸化物または窒化物を含むが、これらに限定されない。
【００２６】
初期構造の様々な層の厚さは、それを作成する際に使用するプロセスに応じて様々になる可能性がある。しかし、概して、単結晶Ｓｉ層１４は、約１〜約２０００ｎｍの厚さを有し、約２０〜約２００ｎｍの厚さがさらに非常に好ましいものである。バリア層１２（すなわち、Ｇｅ拡散抵抗層）の場合、その層は約１〜約１０００ｎｍの厚さを有することができ、約２０〜約２００ｎｍの厚さがさらに非常に好ましいものである。Ｓｉ含有基板層、すなわち、層１０の厚さは本発明にとって取るに足らないものである。上記で示した厚さは例示的なものであり、いかなる方法でも本発明の範囲を制限するものではないことに留意されたい。
【００２７】
図２および図６は、第１の単結晶Ｓｉ層１４の上にＳｉＧｅ層または純粋Ｇｅ層１６が形成された後に形成される構造を示している。「ＳｉＧｅ層」という用語は最高９９．９９原子百分率のＧｅを有するＳｉＧｅ合金を含み、純粋Ｇｅは１００原子百分率のＧｅを有する層を含む。ＳｉＧｅ層を使用する場合、ＳｉＧｅ層内のＧｅ含有量が約０．１〜約９９．９原子百分率であることが好ましく、約１０〜約３５のＧｅ原子百分率がさらに非常に好ましいものである。
【００２８】
本発明によれば、ＳｉＧｅ層またはＧｅ層は、当業者には周知のものであって、（ｉ）熱力学的に安定した（限界厚さ以下の）ＳｉＧｅ層または純粋Ｇｅ層を成長させるか、または（ｉｉ）準安定性であって、欠陥、すなわち、ミスフィットおよびＴＤ転位がないＳｉＧｅ層または純粋Ｇｅ層を成長させることができる従来のエピタキシャル成長方法を使用して第１の単結晶Ｓｉ層１４の上に形成される。（ｉ）または（ｉｉ）の条件を満足することができるこのようなエピタキシャル成長プロセスの例証となる例としては、低圧化学的気相付着（ＬＰＣＶＤ）、超高真空化学的気相付着（ＵＨＶＣＶＤ）、常圧化学的気相付着（ＡＰＣＶＤ）、分子線（ＭＢＥ）エピタキシ、およびプラズマ促進化学的気相付着（ＰＥＣＶＤ）を含むが、これらに限定されない。
【００２９】
本発明のこの時点で形成されるＳｉＧｅ層または純粋Ｇｅ層の厚さは様々になる可能性があるが、概して、層１６は、約１０〜約５００ｎｍの厚さを有し、約２０〜約２００ｎｍの厚さがさらに非常に好ましいものである。
【００３０】
本発明の代替実施形態（図９〜１０を参照）では、本発明の加熱ステップを実行する前にＳｉＧｅ層または純粋Ｇｅ層１６の上に任意選択のキャップ層１８が形成される。本発明で使用する任意選択のキャップ層は、エピタキシャル・シリコン、アモルファス・シリコン（a：Ｓｉ）、単結晶または多結晶質のＳｉ、あるいは多層を含むこれらの組み合わせを含むが、これらに限定されない任意のＳｉ材料を有する。好ましい一実施形態では、このキャップ層はエピタキシャルＳｉからなる。層１６および１８は、同じ反応室で形成される場合もあれば、そうではない場合もあることに留意されたい。
【００３１】
存在する場合、任意選択のキャップ層１８は約１〜約１００ｎｍの厚さを有し、約１〜約３０ｎｍの厚さがさらに非常に好ましいものである。任意選択のキャップ層は、上記のエピタキシャル成長プロセスを含む周知の付着プロセスを使用して形成される。
【００３２】
本発明の一実施形態では、単結晶Ｓｉ層の表面上に約１〜約２０００ｎｍの厚さを有する純粋Ｇｅ層またはＳｉＧｅ層（１５〜２０原子百分率のＧｅ）を形成し、その後、Ｇｅ層またはＳｉＧｅ層の上に約１〜約１００ｎｍの厚さを有するＳｉキャップ層を形成することが好ましい。
【００３３】
初期構造の上に純粋Ｇｅ層またはＳｉＧｅ層（または任意選択のキャップ層）を形成した後、図２、図６、図９、または図１０のいずれかに示す構造は、その後、第１の単結晶Ｓｉ層１４、ＳｉＧｅ層または純粋Ｇｅ層１６、および存在する場合は任意選択のキャップ層の全体にわたってＧｅの相互拡散を可能にする温度で加熱、すなわち、アニーリングされ、それにより前記バリア層の上に実質的にひずみ緩和された単結晶ＳｉＧｅ層２０を形成する。酸化物層２２は加熱ステップ中に層２０の上に形成されることに留意されたい。この酸化物層は、概して、ＳｉＧｅと比べて酸化物を除去するための選択性が高いＨＦなどの化学エッチング液を使用する従来のウェット・エッチング・プロセスを使用して加熱ステップ後にこの構造から除去されるが、必ず除去されるわけではない。
【００３４】
酸化物層が除去されると、層２０の上に第２の単結晶Ｓｉ層を形成することができ、多層ひずみ緩和ＳｉＧｅ基板材料を生成するために本発明の上記の加工ステップを何度でも繰り返すことができることに留意されたい。
【００３５】
本発明の加熱ステップ後に形成された酸化物層は約１０〜約１０００ｎｍの範囲にわたる可能性のある可変性の厚さを有し、約２０〜約５００ｎｍの厚さがさらに非常に好ましいものである。
【００３６】
具体的には、本発明の加熱ステップは、約９００℃〜約１３５０℃の温度で実行されるアニーリング・ステップであり、約１２００℃〜約１３３５℃の温度がさらに非常に好ましいものである。その上、本発明の加熱ステップは、Ｏ2、ＮＯ、Ｎ2Ｏ、オゾン、空気、またはその他の同様の酸素含有ガスなどの少なくとも１種類の酸素含有ガスを含む酸化環境で実行される。この酸素含有ガスは互いに混合される場合もあれば（Ｏ2とＮＯの混合など）、Ｈｅ、Ａｒ、Ｎ2、Ｘｅ、Ｋｒ、またはＮｅなどの不活性ガスで希釈される場合もある。
【００３７】
加熱ステップは、概して約１０〜約１８００分の範囲にわたる可変期間の間、実行することができ、約６０〜約６００分の期間がさらに非常に好ましいものである。この加熱ステップは単一目標温度で実行することができ、あるいは様々なランプ・レートとソーク時間を使用する様々なランプ・ソーク・サイクルを使用することもできる。
【００３８】
この加熱ステップは、Ｇｅ原子に対する拡散バリアとして作用する表面酸化物層、すなわち、層２２の存在を達成するための酸化環境で実行される。したがって、酸化物層が構造の表面上に形成されると、Ｇｅはバリア層１２と酸化物層２２の間に閉じ込められた状態になる。表面酸化物の厚さが増加するにつれて、Ｇｅは層１４、層１６と、任意選択で層１８の全体にわたってより均一に分散された状態になるが、侵入する酸化物層から継続的に効率よく退けられる。したがって、（その時点で均質化された）層はこの加熱ステップ中に薄くなるので、相対的なＧｅ部分が増加する。加熱ステップが希釈した酸素含有ガス内で約１２００℃〜約１３２０℃の温度で実行されると、効率の良い熱混合（thermal mixing）が本発明で達成される。
【００３９】
また、本明細書では、ＳｉＧｅ層の融点に基づく調整済み熱サイクルを使用することも企図されている。このような事例では、ＳｉＧｅ層の融点以下に下がるように温度が調整される。
【００４０】
酸化が急速すぎる場合、Ｇｅは十分な速度で表面酸化物／ＳｉＧｅの界面から拡散することができず、酸化物内を運ばれる（そして失われる）か、または合金の融解温度に達するほどＧｅの界面濃度が高くなることに留意されたい。
【００４１】
本発明の加熱ステップの役割は、（１）Ｇｅ原子がより急速に拡散できるようにし、それによりアニーリング中に均質分布を維持することと、（２）（「初期の」）ひずみ層構造に対し平衡構成を容易にする熱収支を施すことである。この加熱ステップが実行された後、この構造は、バリア層１２と表面酸化物層２２との間に挟まれた均一で実質的にひずみ緩和されたＳｉＧｅ合金層、すなわち、層２０を含む。
【００４２】
本発明によれば、ひずみ緩和されたＳｉＧｅ層２０は約２０００ｎｍ以下の厚さを有し、約１０〜約１００ｎｍの厚さがさらに非常に好ましいものである。本発明で形成されるひずみ緩和されたＳｉＧｅ層は従来技術のＳｉＧｅ緩衝層より薄く、ミスフィットおよびＴＤを含む、約１０8個／ｃｍ2未満の欠陥という欠陥密度を有することに留意されたい。
【００４３】
本発明で形成されるひずみ緩和されたＳｉＧｅ層は約０．１〜約９９．９原子百分率の最終Ｇｅ含有量を有し、約１０〜約３５のＧｅ原子百分率がさらに非常に好ましいものである。ひずみ緩和されたＳｉＧｅ層２０に特有のもう１つの特徴は、この層の測定された格子のひずみ応力割合が約１〜約１００％であり、それが約５０〜約８０％であればさらに非常に好ましい。
【００４４】
上記の通り、表面酸化物層２２は、たとえば、図４または図８に示すＳｉＧｅオン・インシュレータ基板材料を提供するために本発明のこの時点で剥離することができる（キャップ層はひずみ緩和されたＳｉＧｅ層を形成する際に使用されたので、基板材料はこのキャップ層を含まないことに留意されたい）。
【００４５】
図１１〜１２は、それぞれ図４および図８のＳｉＧｅ層の上にＳｉ層２４を形成した後で得られる構造を示している。Ｓｉ層２４は、当技術分野で周知の従来のエピタキシャル付着プロセスを使用して形成される。エピタキシャルＳｉ層２４の厚さは様々になる可能性があるが、概して、エピタキシャルＳｉ層２４は約１〜約１００ｎｍの厚さを有し、約１〜約３０ｎｍの厚さがさらに非常に好ましいものである。
【００４６】
いくつかの事例では、上記の加工ステップを使用して、ひずみ緩和されたＳｉＧｅ層２０の上に追加のＳｉＧｅを形成することができ、その後、エピタキシャルＳｉ層２４を形成してもよい。層２０はｅｐｉ層２４に比べて大きい平面内格子定数を有するので、エピタキシャル層２４は引っ張りひずみを生じることになる。
【００４７】
上記の通り、本発明は、少なくとも本発明のＳｉＧｅオン・インシュレータ基板材料を含む、超格子構造ならびに格子不整合構造も企図するものである。超格子構造の場合、このような構造は、少なくとも本発明の実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料と、その基板材料の実質的にひずみ緩和されたＳｉＧｅ層の上に交互に形成されたＳｉ層およびＳｉＧｅ層とを含むことになるだろう。
【００４８】
格子不整合構造の場合、本発明のＳｉＧｅオン・インシュレータ基板材料の実質的にひずみ緩和されたＳｉＧｅ層の上にＧａＡｓ、ＧａＰ、またはその他の同様の化合物が形成されることになるだろう。
【００４９】
その好ましい実施形態に関して本発明を詳細に示し説明してきたが、当業者であれば、本発明の範囲および精神を逸脱せずに形式および詳細の点で上記およびその他の変更が可能であることが分かるだろう。したがって、本発明は説明し例示した正確な形式および詳細に限定されず、特許請求の範囲内に含まれるものとする。
【００５０】
本発明について詳細に説明してきたが、本出願人が新規であると主張し、特許証による保護を希望するものは、特許請求の範囲の通りである。
【図面の簡単な説明】
【００５１】
【図１】薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する際に本発明で使用する基本的な加工ステップを示す図式図（断面図による）であり、初期基板がパターンなし拡散バリア領域を含む図である。
【図２】薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する際に本発明で使用する基本的な加工ステップを示す図式図（断面図による）であり、初期基板がパターンなし拡散バリア領域を含む図である。
【図３】薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する際に本発明で使用する基本的な加工ステップを示す図式図（断面図による）であり、初期基板がパターンなし拡散バリア領域を含む図である。
【図４】薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する際に本発明で使用する基本的な加工ステップを示す図式図（断面図による）であり、初期基板がパターンなし拡散バリア領域を含む図である。
【図５】薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する際に本発明の代替実施形態で使用する基本的な加工ステップを示す図式図（断面図による）であり、初期基板がパターン付き拡散バリア領域を含む図である。
【図６】薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する際に本発明の代替実施形態で使用する基本的な加工ステップを示す図式図（断面図による）であり、初期基板がパターン付き拡散バリア領域を含む図である。
【図７】薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する際に本発明の代替実施形態で使用する基本的な加工ステップを示す図式図（断面図による）であり、初期基板がパターン付き拡散バリア領域を含む図である。
【図８】薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料を製造する際に本発明の代替実施形態で使用する基本的な加工ステップを示す図式図（断面図による）であり、初期基板がパターン付き拡散バリア領域を含む図である。
【図９】パターンなし基板上に形成されたＧｅ層またはＳｉＧｅ層の上にＳｉキャップ層が形成される、本発明の代替実施形態を示す図式図（断面図による）である。
【図１０】パターン付き基板上に形成されたＧｅ層またはＳｉＧｅ層の上にＳｉキャップ層が形成される、本発明の代替実施形態を示す図式図（断面図による）である。
【図１１】図４の薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料上のひずみＳｉ層の形成を示す図式図（断面図による）である。
【図１２】図８の薄く高品質で実質的にひずみ緩和されたＳｉＧｅオン・インシュレータ基板材料上のひずみＳｉ層の形成を示す図式図（断面図による）である。
【図１】
2005516395.tif 000003
【図２】
2005516395.tif 000004
【図３】
2005516395.tif 000005
【図４】
2005516395.tif 000006
【図５】
2005516395.tif 000007
【図６】
2005516395.tif 000008
【図７】
2005516395.tif 000009
【図８】
2005516395.tif 000010
【図９】
2005516395.tif 000011
【図１０】
2005516395.tif 000012
【図１１】
2005516395.tif 000013
【図１２】
2005516395.tif 000014
【国際調査報告】
2005516395.tif 000015