(57)【要約】【課題】回路、特に薄膜トランジスタ回路を効率良く好適に製造する。【解決手段】薄膜回路はリソグラフィ技術とインクジェット技術とを組み合わせて用いることによって製造される。  極めて高い解像度の得られるリソグラフィ技術は、トランジスタのソースおよびドレイン電極、配線部、および回路電極の形成に用いられ、導電性の高い材料の利用を可能とする。半導体領域、絶縁体領域、ゲート電極および他の配線部、並びに、配線の交差部は特に、インクジェット印刷技術を用いてパターニングされる。  インクジェット印刷技術においては、種々の材料をリソグラフィ工程を複数回行う場合や、特にプラスチック基板を用いる場合の、位置合わせに対する懸念は大幅に軽減される。
2005531134.tif 000002
【特許請求の範囲】
【請求項１】
リソグラフィ技術を用いて、導電材料の第一の領域が導電材料製別領域の間に配置されてなるパターン層を基板上に形成する工程と、
インクジェット印刷技術を用いて、少なくとも導電材料の前記第一の領域を覆うように絶縁材料を選択的に堆積して絶縁材料の局所領域を形成し、半導体材料または導電材料の領域を導電材料の前記第一の領域を絶縁状態で覆うとともに導電材料製前記別領域の間に延在するように形成することを可能とする工程と、
を有する回路の製造方法。
【請求項２】
インクジェット印刷技術を用いて、前記半導体材料または導電材料の領域を形成する工程を有する請求項１記載の方法。
【請求項３】
前記第一の領域は連続導線として形成され、前記別領域は導線状断片として形成され、前記連続導線の経路と前記導線状断片の経路とは交差部を含むとともに、前記連続導線と前記導線状断片とは前記交差部において導通しないように配置されている、請求項１又は２記載の方法。
【請求項４】
前記導線状断片が前記導線状断片より広い幅の端部を接続パッドとして有する、請求項３記載の方法。
【請求項５】
前記パターン層は画素電極を形成するようにパターニングされ、前記連続導線と前記導線状断片とは互いに略直交するように配置されるとともに、前記画素電極間に延在してアクティブマトリクス型ディスプレイ装置用の電極配列を形成する、請求項３又は４記載の方法。
【請求項６】
前記パターン層を薄膜トランジスタ用のソース電極およびドレイン電極を形成するようにパターニングし、前記ソース電極および前記ドレイン電極に接続する半導体領域をインクジェット印刷技術を用いて形成し、更に、
インクジェット印刷技術を用いて前記半導体層上に絶縁層を、該絶縁層上に導電材料を付与し、前記薄膜トランジスタ用のゲート電極を前記半導体領域と重なるように且つ前記半導体領域から前記絶縁層により隔てられて形成する工程
を有する、請求項５記載の方法。
【請求項７】
前記ソース電極と前記ドレイン電極とを互いに入り込むように櫛状構造にパターニングし、長さが比較的短く幅が比較的広いチャネル領域を有する前記薄膜トランジスタを構成する、請求項６記載の方法。
【請求項８】
前記互いに入り込んだ櫛状構造は、前記櫛状のソース電極の櫛歯と前記櫛状のドレイン電極の櫛歯とを前記ゲート電極の幅より少ない量だけ互いに入り込むように配置した、請求項７記載の方法。
【請求項９】
前記ソース電極および前記ドレイン電極の形成に用いる前記リソグラフィ技術の解像度と、前記半導体領域の形成に用いる前記インクジェット印刷技術の解像度との差を吸収するために、非導電性の干渉領域をソース電極またはドレイン電極の一方の端部に形成するようにパターン層をパターニングする、請求項６乃至８の何れか１に記載の方法。
【請求項１０】
パターン層を、前記ソース電極が一番目の前記導線に接続され、前記ドレイン電極が画素電極に接続され、ゲート電極が、一番目の前記導線と直交するように配置された二番目の前記導線に接続されるように形成し、前記一番目と前記二番目の前記導線はディスプレイ装置用アクティブマトリクス型アドレッシング機構のデータ線およびゲート線としてそれぞれ機能する、請求項６乃至９の何れか１に記載の方法。
【請求項１１】
前記二番目の前記導線は前記導線状断片として形成され、前記パターン層を、ソース電極およびドレイン電極を二の導線状断片間の隙間に設けられた基板の領域に形成するようにパターニングし、前記ゲート電極を前記二の導線状断片間にまたがるように堆積する、請求項１０記載の方法。
【請求項１２】
インクジェット印刷された前記絶縁材料を第一の絶縁材料を有するように選択し、前記半導体層上の絶縁材料を第一の絶縁材料とは異なる絶縁材料を有するように選択する、請求項１０記載の方法。
【請求項１３】
前記連続導線を幅広の部分を有するようにパターニングして薄膜トランジスタのゲート電極を形成し、
インクジェット印刷技術を用いて、前記ゲート電極上および少なくとも前記連続導線の前記導線状断片との前記交差部の部分を覆うように絶縁層を形成する工程と、
インクジェット印刷技術を用いて導電材料を堆積し、前記絶縁層を覆い前記導線状断片と電気的に接続する第一の導電領域と、前記第一の導電領域から絶縁され、前記絶縁層の少なくとも一部を覆い、前記薄膜トランジスタのソース電極を形成するように前記導線状断片の一つに接続する第二の導電領域と、前記第一および第二の導電領域から絶縁され、前記絶縁層の少なくとも一部を覆い、前記薄膜トランジスタのドレイン電極を形成するように画素電極に接続された第三の導電領域とを形成する工程と、
インクジェット印刷技術を用いて前記ゲート電極に重なる前記絶縁層の露出領域上に半導体材料を堆積し、前記ソース電極および前記ドレイン電極に接続するように延長した前記薄膜トランジスタの半導体領域を形成する工程と、
を有し、これにより、ディスプレイ装置用アクティブマトリクス型アドレッシング機構において、前記連続導線がゲート線として機能し、前記導線状断片が前記第一の導電領域と組合わされてデータ線として機能する、請求項３に従属する請求項５に記載の方法。
【請求項１４】
前記連続導線および／又は前記導線状断片は、１以上の前記薄膜トランジスタ間の接続線を有し、および／又は電子回路の入力端子、出力端子、および電圧供給端子と接続するように形成され、および個別の領域として前記パターン層に形成される、請求項６乃至１３の何れか１に記載の方法。
【請求項１５】
少なくとも２つの薄膜トランジスタを製造する工程であって、一方の前記薄膜トランジスタを、第一の導電型の第一の半導体材料を堆積することによって製造し、他の一の前記薄膜トランジスタを、前記第一の導電型とは逆の第二の導電型の第二の半導体材料を堆積することによって製造する工程を有する、請求項１４記載の方法。
【請求項１６】
前記第一の導電型をエンハンスメント型の半導体を有するように選択し、第二の導電型をディプリーション型の半導体を有するように選択する、請求項１５記載の方法。
【請求項１７】
第一の導電型をＮ型の半導体を有するように選択し、第二の導電型をＰ型の半導体を有するように選択し、これにより相補型論理回路を形成する、請求項１５記載の方法。
【請求項１８】
前記パターン層の個別の領域間にまたがるように抵抗素子を形成する工程を更に有する、請求項１４乃至１７の何れか１に記載の方法。
【請求項１９】
前記抵抗素子を、抵抗性材料を堆積することによって形成する、請求項１８記載の方法。
【請求項２０】
前記抵抗性材料は、可溶性高分子材料を有するように選択される、請求項１９記載の方法。
【請求項２１】
前記抵抗性材料は、高分子又は無機材料のコロイドを有するように選択される、請求項１９記載の方法。
【請求項２２】
前記ディプリーション型の半導体から製造される前記薄膜トランジスタを前記抵抗素子として機能するように配置した、請求項１６に従属する請求項１８記載の方法。
【請求項２３】
前記半導体材料は有機半導体材料を有するように選択される、請求項６乃至２２の何れか１に記載の方法。
【請求項２４】
前記ゲート電極の前記導電材料は、共役高分子を有するように選択される、請求項６乃至１２の何れか１に記載の方法。
【請求項２５】
前記ゲート電極の前記導電材料は、を有するように選択される、請求項６乃至１２の何れか１に記載の方法。
【請求項２６】
前記導電材料は、共役高分子を有するように選択される、先行する請求項（請求項１乃至２５）の何れか１に記載の方法。
【請求項２７】
前記導電材料は、コロイド状無機導電材料を有するように選択される、先行する請求項（請求項１乃至２６）の何れか１に記載の方法。
【請求項２８】
前記インクジェット印刷された絶縁材料は、多層構造として形成される、先行する請求項（請求項１乃至２７）の何れか１に記載の方法。
【請求項２９】
前記絶縁体材料は、可溶性高分子材料を有するように選択される、先行する請求項（請求項１乃至２８）の何れか１に記載の方法。
【請求項３０】
前記絶縁体材料は、硬化型高分子材料を有するように選択される、先行する請求項（請求項１乃至２９）の何れか１に記載の方法。
【請求項３１】
前記絶縁体材料は、高分子又は無機材料のコロイドを有するように選択される、先行する請求項（請求項１乃至２９）の何れか１に記載の方法。
【請求項３２】
前記印刷された絶縁体材料を前記硬化型高分子材料を有するように選択し、前記半導体層上の前記絶縁体材料を前記可溶性高分子材料を有するように選択する、請求項２９および請求項１３に従属する請求項３０に記載の方法。
【請求項３３】
前記パターン層は、金属又は導電性酸化物材料を有するように選択される、先行する請求項（請求項１乃至３２）の何れか１に記載の方法。
【請求項３４】
前記パターン層は、導電性共役高分子材料を有するように選択される、先行する請求項（請求項１乃至３３）の何れか１に記載の方法。
【請求項３５】
前記金属又は前記導電性酸化物材料を前記パターン層の第一の層とし、前記共役高分子材料を前記第一の層に重畳する第二の層として形成する、請求項３３に従属する請求項３４に記載の方法。
【請求項３６】
前記基板は、可撓性基板を有するように選択される、先行する請求項（請求項１乃至３５）の何れか１に記載の方法。
【請求項３７】
前記回路上に封止層を設ける工程を有する、先行する請求項（請求項１乃至３６）の何れか１に記載の方法。
【請求項３８】
前記封止層用の前駆体層であって、インクジェット技術を用いて個別の領域として選択した位置に堆積された、ポリシラザン、珪酸化合物の単量体、二量体、四量体、六量体、オリゴマ、およびポリマ、珪酸水素、はしご状シルセスキオキサン水素、又はシラザンのうち一つ又は複数を有する前駆体層を設ける工程を有する、請求項３７に記載の方法。
【請求項３９】
前記前駆体層は、メタノール、エタノール、イソプロピルアルコール、アセトン、ブチルアセテート、トリメチルシラノール、テトラメチルジシロキサン、エチニル・ジメチルクロロシラン、トルエン、キシレン、およびトリメチルベンゼンのうち一つ又は複数を含む有機溶媒を溶媒とする前駆体材料溶液として堆積された、請求項３８に記載の方法。
【請求項４０】
前記基板には、前記インクジェット印刷技術に用いられるインクジェットヘッドを前記基板に位置決めするためのアライメントマークが設けられている、先行する請求項（請求項１乃至３９）の何れか１に記載の方法。
【請求項４１】
前記アライメントマークに対する前記インクジェットヘッドの位置を、アクティブフィードバック制御システムを用いて制御する工程を有する、請求項４０に記載の方法。
【請求項４２】
先行する請求項（請求項１乃至４１）の何れか１に記載の方法を有する、電子機器の製造方法。
【請求項４３】
請求項１乃至４１の何れか１に記載の方法を有する、電気光学装置の製造方法。
【請求項４４】
請求項１乃至４１の何れか１に記載の方法を有する、導電配線の製造方法。
【請求項４５】
請求項４２の電子装置、請求項４３の電気光学装置、又は請求項４４の導電配線を有する装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路、特に薄膜トランジスタ回路の製造方法に関するものである。
【背景技術】
【０００２】
フォトマスクやシャドウマスクのようなエッチングマスクを用いるリソグラフィ技術は電子回路の製造方法において多くの実績がある。フォトリソグラフィはそのようなプロセスの一例であり、精細な解像度や形状の鮮明度が得られるため、フォトリソグラフィプロセスは電子回路を集積回路装置として製造する場合に広く用いられている。
【０００３】
フォトリソグラフィプロセスの一例では、基板に支持されたパターニングされる材料の上に、フォトレジスト材料の層を積層する。このフォトレジスト層は一般的に、スピンコーティング技術を用いて形成される。そして、そのレジスト層はフォトマスクを通して露光される。この処理工程には、通常、紫外線が用いられる。ポジティブ型のフォトレジストを用いる場合は、フォトレジスト層の内、フォトマスクの開口部を通して紫外線に露光した部分は可溶性となり、このパターニングされたフォトレジスト層を通して基板上の材料をパターニングすることができる。フォトリソグラフィプロセスは永年の使用を経て改良され、現在の技術を用いれば、サブミクロンの解像度を達成することも可能である。
【０００４】
現在、リソグラフィ技術を用いる殆どの薄膜回路の製造に於いては、ガラスやシリコンのような剛体基板が用いられている。しかし、そのような回路を可撓性プラスチック基板を含むプラスチック基板上に製造する要求が高まっている。
【０００５】
フォトリソグラフィプロセスで用いられるフォトマスクはどちらかといえば剛性が高く、マスクは処理工程において殆ど膨張しない。しかし、基板の膨張は、殊にプラスチック基板を用いた場合には、必ず発生し、基板に保持されたパターニングされる層とマスクとの間に歪が発生する。
【０００６】
薄膜半導体装置を製造するには、装置のそれぞれの層において、各々の材料毎にフォトリソグラフィプロセスを用いる必要があり、それぞれの層毎にいくつかのフォトマスクが必要となる。薄膜回路では、層間の接続が必要であり、その接続は通常、層に下層を露出させる貫通孔を開けた後、その孔に材料を堆積して作られる。従って、薄膜トランジスタ回路を製造するには、それぞれが対応するフォトマスクを有するフォトリソグラフィ工程を少なくとも４回行うことになる。高解像度の回路形状を実現するために、全てのフォトリソグラフィプロセス工程を通じて、またそれぞれの工程間で、及びフォトマスクの全ての領域において、正確な位置決めが必要となる。これは基板サイズが大きくなるほど困難になり、可撓性のプラスチック基板を用いる場合には殊に困難となる。しかし、ある種の薄膜回路形状、例えば比較的長く薄い回路接続部や表示装置用のマトリクスアドレッシング機構で用いられるアドレス線などを形成するためには、高解像度の得られるフォトリソグラフィプロセスは極めて利点が多い。このプロセスは、また、薄膜トランジスタのソース及びドレイン電極の形成に用いても利点が多い。非常に短いチャネル領域が実現できるからである。
【０００７】
インクジェット印刷技術を用い、共役高分子の溶液を塗布して薄膜回路を形成する方法も提案されている。適切な共役高分子材料を選択すれば、このような技術を用いて薄膜回路の導体、半導体、及び絶縁体の全ての領域を溶液から形成することも考えられる。しかし、現在利用可能な技術では、インクジェットプロセスで実現できる解像度が低いため、ポリ−３−４−エチレンジオキシチオフェン（ＰＥＤＯＴ）やポリアニリン（ＰＡＮＩ）のような導電性高分子を用いて高解像度に電極をパターニングすることには問題があると考えられている。薄膜トランジスタ（ＴＦＴ）の形成において、チャネル長が１０ミクロンより短いチャネルを信頼性よく提供することはできず、また、ＴＦＴのドレイン電流はチャネル長に反比例することが知られている。インクジェットプロセスでは短いチャネル長が得られないため、そのような印刷されたＴＦＴの用途は、例えば、電流駆動型発光装置を用いた表示装置のような応用に限られている。
【０００８】
液晶ディスプレイ、電気泳動ディスプレイ、エレクトロクロミックディスプレイ、発光ダイオード（ＬＥＤ）ディスプレイなど種々の表示装置が広く用いられている。近年、ＬＥＤディスプレイの一種が、アドレス可能なエレクトロルミネッセントディスプレイという形で提案されている。エレクトロルミネッセントディスプレイ装置は、例えばガラス基板、プラスチック基板、シリコン基板等の硬質の基板に保持された陽極と陰極とに挟持された有機高分子や低分子等の有機材料の組合せを有しており、その有機材料によってディスプレイの発光素子が形成されている。
【０００９】
ディスプレイ装置、とりわけ液晶ディスプレイ装置は消費者の嗜好に合うように設計された製品に組み込まれる。携帯電話や腕時計はこのような製品の代表的な例である。従って、ディスプレイは製品の形状と一体となるように湾曲した形状となることがしばしば求められ、このような湾曲形状はプラスチックの基板材料を用いることによって、より容易に得られる。また、必要ならば、製品の製造工程においてディスプレイを湾曲させて所望の形状となるような位置に固定してもよい。
【００１０】
液晶ディスプレイは他の多くの形態のポータブル機器においても用いられており、ノート型コンピュータの表示画面として現在のところ最も好ましい選択である。この種の製品には、装置が必要な可搬性を満たすように、小さく、軽いことが先ず要求される。ノート型コンピュータの表示画面に対する懸念の一つは、液晶材料を入れるために用いられるガラス基板が壊れやすいことである。ガラス製の画面は、製品の大きさや重さを減少させるためには薄くしなければならないが、厳しい実用に耐え得るように頑丈に作らなければならない。厚さがおよそ１ｍｍに満たないガラス板をノート型コンピュータの画面に用いることを可能とする、ガラス基板強化技術が提案されている。
【００１１】
携帯電話のような手持ち式の可搬型機器も、非常に軽くて持ち運びができるというだけでなく、使用者が堅い表面に落下させても耐えられなければならないことから、薄くて軽量である上に実用上の堅牢さを備えた表示画面基板を必要としている。従って、強化ガラス基板はこれらの機器にも用いられるが、比較的小さな画面サイズと優位性のある製造コストが要求されるため、製造が更に困難となっている。
【００１２】
これらの機器用の表示画面を効率よく製造するために、ディスプレイは比較的大きなガラス基板を用いて製造される。このガラス基板は、後から液晶材料を充填する空間を設けるべく、スペーサを介して対向した状態となっている。この大判の基板は切り込み線によって小分けされ、この切り込み線に沿って裁断されて個々の比較的小さなディスプレイセルとなる。しかし、基板は薄く軽量にするために強化ガラスで作られなければならず、この強化処理のために比較的大きな基板を小分けすることが困難となり、切り込み線に沿ってひびが発生する場合がある。これにより、製造歩留まりが悪化し、また、ガラス内に歪みが残留して使用中の初期故障の原因ともなり得る。
【００１３】
非常に薄く軽量なディスプレイを得るためにプラスチック素材を選択することも可能である。そして、基板強度は材料に固有のものであるため、強化処理は不要であり、アドレッシング機構や駆動トランジスタが形成される大判のプラスチック基板は、より容易に小分けでき、破断線に沿ってひびが発生するリスクもはるかに小さい。従って、プラスチック基板は液晶ディスプレイを効率よく、従って低コストで製造するのに極めて適しているということができる。従って、日常用いられる多くの形態の表示装置において、プラスチック基板を用いる要求が高まっていることは決して驚くべきことではない。しかしながら、液晶ディスプレイ装置の表示画素を駆動したりアドレスしたりする薄膜回路を形成するのに用いられるリソグラフィ技術では数多くのフォトマスクを必要とするが、このフォトマスクと基板との位置精度を維持するのが困難なため、プラスチック基板の利用は、現在のところ実現していない。
【００１４】
ディスプレイ装置において２つの主要なアドレッシング機構が用いられていることはよく知られている。その一つは一般にパッシブマトリクス型アドレッシング機構と呼ばれているものである。液晶ディスプレイを例にとれば、表示を行う画素は、液晶材料を閉じ込めるための対向した基板上にそれぞれ行と列とに配列された電極によって決定する。要するに、ディスプレイのそれぞれの画素は液晶誘電体を挟んだ平行平板コンデンサのようなものである。画素を画定する電極間に電圧が印加されると、液晶材料は発生した電界に局所的に影響され、その液晶材料の透明度、つまりその画素の透明度が制御される。
【００１５】
このタイプのアドレッシング機構は、ディスプレイの境界領域または端部から供給される電圧パルスという形態のデータ信号に純粋に依存している。しかし、配列された電極は比較的薄く、電気抵抗を有し、その抵抗値は電極の長さに比例する。従って、電極に電圧パルスが印加された場合、印加された電位のいくらかは電極に沿って低下し、これが適切に制御できなければ表示される画像に輝度の不均一が生じ得る。
【００１６】
アクティブマトリクス型のアドレッシング機構は、従って、液晶ディスプレイへの採用が増加しつつある。液晶ディスプレイ用アクティブマトリクス型アドレッシング機構では、ディスプレイの画素毎に少なくとも一つの薄膜トランジスタ（ＴＦＴ）が設けられており、液晶材料を駆動する。ディスプレイの物理的な配置から、ＴＦＴをディスプレイ基板の比較的広い領域にわたって設けなければならない。画素駆動用トランジスタとして最も一般的な二つのＴＦＴのタイプは、半導体材料の層がポリシリコンかアモルファスシリコンのどちらかを有するものである。どちらのタイプのデバイスであれ、高価なリソグラフィ用マスクを用い、また真空室などの専門的な装置を用いてそれぞれの画素の必要な位置にシリコン材料を堆積しなければならない。従って、画素に配置されたＴＦＴに電圧信号を供給するのに用いる電極などの、全製造工程の中の以前の工程において堆積された材料に正確に整合させてシリコンを堆積できるように、マスクを基板に位置決めしなければならないが、これに付随する問題だけでなく、ＴＦＴ製造工程自体が、アモルファスであれポリシリコンであれ比較的に高コストな工程であり、ディスプレイ装置のコストをかなり高めてしまうという問題もある。アクティブマトリクス型液晶ディスプレイがパッシブ型液晶ディスプレイよりかなり高価であることの主因は、ＴＦＴ製造工程である。
【００１７】
シリコンＴＦＴは不透明な素子であるから、表示画面上のＴＦＴの占める面積を最小に保ち、ディスプレイの開口率をできるだけ大きくすることが望ましい。ここに、開口率とは光を観察者へ通過させ得るディスプレイの比率である。同様のことは電極や、電圧駆動パルスを画素のＴＦＴへ伝えるための導電線にもあてはまる。例えば携帯電話用ディスプレイなどの比較的小型のディスプレイでは開口率は概ね５０％に止まり、比較的大型のディスプレイでもおよそ７０％から８０％を超える開口率を達成することは困難である。従って、アクティブマトリクス型アドレッシング機構で一般的にデータ線やゲート線として知られる電極は、開口率を更に減少させることのないように、最小の幅としなければならない。
【００１８】
また、後で更に詳細に述べるように、ＴＦＴのチャネル長は十分な動作速度を得られるようにできる限り小さくし、また、ＴＦＴのゲート容量はチャネル幅を最適化しつつ、最小に保たなければならない。これらは矛盾する設計要求である。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
従って、アクティブマトリクス型アドレッシング機構を採用したディスプレイ装置では、以下のことが望ましいということができる。
【００２０】
ａ）  画素駆動用トランジスタのチャネル長を最小にする。
ｂ）  ディスプレイの画素をアドレッシングするデータ線及びゲート線には導電性の高い材料を使用する。
ｃ）  データ線及びゲート線の幅を最小にして開口率の低下を最小にする。
ｄ）  ゲート電極とドレイン（又はソース）電極との重畳部分を最小化し、ゲート電極の容量を最小化する。
ｅ）  ゲート電極容量を大幅に増加させることなくチャネル幅を最大にする。
【００２１】
これらの特性は全て、フォトリソグラフィ等のリソグラフィ技術を用いて、ソース及びドレイン電極、回路配線の少なくとも一部、及び画素電極をパターニングすることによって得ることができる。例えば、フォトリソグラフィプロセスによれば高解像度が得られるので、チャネル長（即ち、ソース電極とドレイン電極との間隔）は１ミクロン以下にできる。更に、ソース電極とドレイン電極は互いに入り込むようにパターニングすることによって比較的長いチャネル幅を得ることができる。これらはともに有機半導体の動作性能を改善するために利用することができる。更にまた、金、銀、白金やパラジウムといった導電性の高い材料を、ゲート線やデータ線等の回路電極や配線に用いることにより、これらの線に沿って発生する信号の電圧降下や、ディスプレイの動作時における信号パルスの遅延を最小化することができる。
【００２２】
一般的な薄膜トランジスタ回路の製造、殊にディスプレイ装置に用いられるアドレッシング用電極に関する他の懸念は、一の導電配線が他の導電配線と交差しなければならない場合が頻繁にあり、ディスプレイが機能するためにはこれら二つの導電配線は互いに電気的に絶縁されていなければならないということである。一例として、液晶ディスプレイ用のアクティブマトリクス型アドレッシング機構では、画素電極間の狭い隙間においてデータ線とゲート線とが互いに直交するように配置されている。この配置のために、電極が水平な行及び垂直な列として配列されている場合において、それぞれの水平行電極はいくつかの垂直列電極との交差部を持ち、その逆もまた同様である。リソグラフィ技術を用いてこれらの交差部に絶縁領域を形成することが特に問題を生じさせることは明らかである。というのは、その絶縁領域を画定するためには専用のリソグラフィ用マスクが必要であり、マスクの全域に渡ってそれぞれの交差部においてマスクの正しく且つ正確な位置決めを保証することに付随する問題が生じるからである。これを大判のプラスチック基板で実現することは極めて困難である。とうのは最初に電極配列を決めるために行われた以前の工程以降、膨張、収縮あるいは変形が十分に起こり得るからである。
【課題を解決するための手段】
【００２３】
従って、本発明により、リソグラフィ技術とインクジェット印刷技術とを組み合わせて回路装置を製造することには、多くの利点がある。
【００２４】
本発明の第一の特徴によれば、以下の工程を有する回路の製造方法が提供される。
【００２５】
リソグラフィ技術を用いて、導電材料の第一の領域が導電材料の他の領域の間に配置されてなるパターン層を基板上に形成する工程と、
インクジェット印刷技術を用いて、少なくともその導電材料の第一の領域を覆うように絶縁材料を選択的に堆積して絶縁材料の局所領域を形成し、半導体材料または導電材料の領域を導電材料の前記第一の領域を絶縁状態で覆うとともにその導電材料の別領域の間に延在するように形成することを可能とする工程。
【００２６】
第一の領域は連続導線として形成されてもよく、別領域は導線状断片として形成される。この場合、その連続導線の経路とその導線状断片の経路とは交差部を含むとともに、その連続導線とその導線状断片とはその交差部において導通しないように配置されている。
【００２７】
端部を導線状断片より幅の広い接続パッドとして形成するとより有効である。
【００２８】
上記のパターン層は画素電極を形成するようにパターニングされてもよく、連続導線と導線状断片とは互いに略直行するように配置されるとともに、画素電極間に延在してアクティブマトリクス型ディスプレイ装置用の電極配列を形成する。
【００２９】
パターン層は薄膜トランジスタ用のソース電極およびドレイン電極を形成するようにパターニングされ、インクジェットにより印刷される材料はソース電極およびドレイン電極と接続される半導体領域を形成するように選択され、この方法は更に以下の工程を有すれば更に有効である。
【００３０】
インクジェット印刷技術を用いてその半導体層上に絶縁層を、その絶縁層上に導電材料を付与し、その薄膜トランジスタ用のゲート電極をその半導体領域と重なるように且つその半導体領域からその絶縁層により隔てられて形成する工程。
【００３１】
最も好ましくは、ソース電極およびドレイン電極を互いに入り込むように櫛状構造にパターニングし、長さが比較的短く幅が比較的広いチャネル領域を有する薄膜トランジスタを構成することである。
【００３２】
互いに入り込んだ櫛状構造は、櫛状のソース電極の櫛歯と櫛状のドレイン電極の櫛歯とをゲート電極の幅より少ない量だけ互いに入り込むように配置することが望ましい。
【００３３】
ソース電極およびドレイン電極の形成に用いるリソグラフィ技術の解像度と、半導体領域の形成に用いるインクジェット印刷技術の解像度との差を吸収するために、非導電性の干渉領域がソース電極またはドレイン電極の一方の端部に形成されるようにパターン層をパターニングしてもよい。
【００３４】
最も好ましい実施形態では、ソース電極が一番目の導線に接続され、ドレイン電極が画素電極に接続され、ゲート電極が延長されて一番目の導線と直交するように配置された二番目の導線に接続されるようにパターン層を形成する。そして、一番目と二番目の導線はディスプレイ装置用のアクティブマトリクス型アドレッシング機構のデータ線およびゲート線としてそれぞれ機能する。
【００３５】
更に効果的には、交差部にインクジェット印刷された絶縁材料を第一の絶縁材料を有するように選択し、半導体層上の絶縁材料を第一の絶縁材料とは異なる絶縁材料を有するように選択する。
【００３６】
他の実施の形態においては、連続導線を幅広の部分を有するようにパターニングして、薄膜トランジスタのゲート電極を形成する。そして、方法は更に、
インクジェット印刷技術を用いて、ゲート電極上および少なくとも連続導線の導線状断片との交差部の部分を覆うように絶縁層を形成する工程と、
インクジェット印刷技術を用いて導電材料を堆積し、絶縁層を覆い導線状断片と電気的に接続する第一の導電領域と、第一の導電領域から絶縁され、絶縁層の少なくとも一部を覆い、薄膜トランジスタのソース電極を形成するように導線状断片の一つに接続する第二の導電領域と、第一および第二の導電領域から絶縁され、絶縁層の少なくとも一部を覆い、薄膜トランジスタのドレイン電極を形成するように画素電極に接続された第三の導電領域とを形成する工程と、
インクジェット印刷技術を用いて、ゲート電極に重なる絶縁層の露出領域上に半導体材料を堆積し、ソース電極およびドレイン電極に接続するように延長した薄膜トランジスタの半導体領域を形成する工程と、
を有し、これにより、ディスプレイ装置用アクティブマトリクス型アドレッシング機構において、連続導線がゲート線として機能し、導線状断片が第一の導電領域と組合わされてデータ線として機能するものである。
【００３７】
更に他の実施形態においては、連続導線および／又は導線状断片は、１以上の薄膜トランジスタ間の接続線を有し、および／又は電子回路の入力端子、出力端子、電圧供給端子と接続するように形成され、および個別の領域としてパターン層に形成される。
【００３８】
この方法は少なくとも２つの薄膜トランジスタを製造する工程を有してもよい。この工程において、一の薄膜トランジスタは、第一の導電型の第一の半導体材料を堆積することによって製造され、他の一の薄膜トランジスタは、第一の導電型とは逆の第二の導電型の第二の半導体材料を堆積することによって製造される。
【００３９】
第一の導電型をエンハンスメント型の半導体を有するように選択し、第二の導電型をディプリーション型の半導体を有するように選択してもよい。
【００４０】
第一の導電型をＮ型の半導体を有するように選択し、第二の導電型をＰ型の半導体を有するように選択し、これにより相補型論理回路を形成してもよい。
【００４１】
本発明の方法は、パターン層の個別の領域間に延長する抵抗素子を形成する工程を更に有してもよい。
【００４２】
その抵抗素子を、インクジェット印刷技術を用いて抵抗性材料を局所的に堆積することによって製造してもよい。
【００４３】
効果的には、ディプリーション型の半導体から製造される薄膜トランジスタを抵抗素子として機能するように配置してもよい。
【００４４】
この抵抗性材料は可溶性高分子、高分子又は無機材料のコロイドを有してもよい。
【００４５】
この半導体材料は有機半導体材料を有してもよい。
【００４６】
絶縁層上に形成されるゲート電極の導電材料は、共役高分子又はコロイド状無機導電材料を有してもよい。
【００４７】
好ましくは、その導電材料は、共役高分子又はコロイド状無機導電材料を有する。
【００４８】
絶縁体は可溶性高分子材料、硬化型高分子材料、又は高分子又は無機材料のコロイドを有してもよい。
【００４９】
効果的には、交差部に印刷された絶縁材料を硬化型高分子を有するように選択し、半導体層上の絶縁材料を可溶性高分子を有するように選択する。
【００５０】
パターン層は金属又は導電性酸化物材料、および／又は共役高分子材料を有してもよい。
【００５１】
好ましくは、パターン層を、金属又は導電性酸化物材料を第一の層とし、共役高分子材料を第一の層に重畳する第二の層とするように形成する。
【００５２】
基板は可撓性基板を有してもよく、インクジェット印刷技術に用いられるインクジェットヘッドを基板に位置決めするためのアライメントマークが付与されていてもよい。
【００５３】
好ましくは、アライメントマークに対するインクジェットヘッドの位置は、アクティブフィードバック制御システムを用いて制御される。
【００５４】
本発明の第二の特徴によれば、第一の特徴により製造された電子機器、電気光学機器、又は導電配線を提供することができる。
【００５５】
以下、本発明を以下の添付図面を参照して更なる実施形態の形で記述する。
【発明を実施するための最良の形態】
【００５６】
溶液工程を用いる薄膜トランジスタ電子回路の製造を可能とする製造方法は、溶媒中の導電材料、半導体材料、および絶縁材料といった溶質を、インクジェット印刷技術によって選択的に局所堆積することを基本として提案されてきた。そのような技術は溶液中の導電材料などのコロイドを堆積する場合にもまた用いられようとしている。しかし、ある種の電子機器や電気光学機器においては、例えば電気光学ディスプレイ装置の画素に対応した電極領域のように、比較的大きな電極領域を設ける必要がある。更に、そのような装置においては、非常に小さな電気抵抗が必要とされる、長く細い導電線を設けることも必要となる。インクジェット印刷技術はこれらの処理のどちらにも用いることが可能であるが、導電材料のドットを並べて大きな電極領域を印刷するのはどちらかといえば非効率である。更に、インクジェット印刷技術によって得られる解像度はここ数年で改善されては来たが、その得られる解像度はリソグラフィ技術にはまだ追いついていない。更に、アクティブマトリクス型アドレッシング機構のゲート線やデータ線のような、表示画素アドレッシング用の高い導電性を有する電極に好適な材料は、金、銀、白金、パラジウム、又はインジュウム錫酸化物（ＩＴＯ）などの金属酸化物といった、低電気抵抗の金属又は合金である。これらの材料自体はインクジェット印刷技術を用いて堆積することはできない。また、これらの材料のコロイドを堆積することは可能であるが、導電性は純粋な金属又は合金には劣る。コロイドで堆積した材料の導電性を改善するためにアニール処理を行うことも可能であるが、アニール処理を行うのに必要な処理温度のために、そのようなアニール処理は可撓性基板には必ずしも適していない。
【００５７】
本発明により、リソグラフィ技術とインクジェット印刷技術とを組み合せて、薄膜回路のような装置を製造するのに好適なものとすることが可能となる。従って、ソース電極、ドレイン電極、配線の一部、および画素電極はそれらの回路特性に適した材料をリソグラフィによってパターニングし、半導体領域、絶縁体領域、ゲート電極、および配線の他の部分、特にリソグラフィ技術では形成するのが困難な電極の交差部をインクジェット印刷技術を用いて有利にパターニングするのである。
【００５８】
図１は、この技術分野においてよく知られた蒸着技術などを用いて基板２２上に製膜された導電膜２０を示している。蒸着技術を用いることにより、金属や合金などの、導電性の高い材料を有するように導電膜２０を選択することができる。金、銀、パラジウム、白金、又はクロム、又はこれらの材料の合金はこの目的にとりわけ適した材料の例である。また、導電膜２０を、必要なら、例えば、アルミニウムの第一層と白金の上層のように、金属や合金と他の材料との二重層として製膜してもよい。ＩＴＯ、酸化インジュウム、又は酸化亜鉛などの金属酸化物もまたこの目的に使用することができる。カルシウムとアルミニウムとの二重層も使用できる。電気メッキも同様に、導電膜２０の製膜に適用することができる。
【００５９】
導電膜２０はスピンコーティングによって共役高分子又はコロイド材料の溶液から製膜することも可能である。この場合には、均一な層を形成するために真空工程を必要としないので、コストが重視されるような製品には有効である。
【００６０】
次にスピンコーティング等によってフォトレジスト層を導電層２０上に製膜し、この技術分野ではよく知られているように、フォトマスクを通して紫外線に露光した後に現像する。４００ｎｍ領域の波長の平行光を用いれば、可撓性基板を用いた場合でも１ミクロンより微細な解像度を得ることができる。そして、レジスト材料の露光した領域は適当な溶剤（現像液）に溶解することによって除去され、フォトマスクの開口に対応した形状の開口を有したレジストマスクが残される。この結果得られた構造物を、パターニングされたフォトレジストマスク２４から露出した導電層２０の選択領域とともに図２に示す。
【００６１】
そして、図２に示す構造物を乾式又は湿式のエッチング工程を用いてエッチングし、フォトレジストマスクから露出した導電層２０の領域をエッチングしてその下の層、この例では基板２２を露出させる。そして、フォトレジストマスク２４を除去し、基板２２上に導電材料でできたパターン層２６を形成する。
【００６２】
図３に示す本発明の実施形態においては、パターン層２６は、電気光学ディスプレイ装置のデータ線２８、ゲート線３０、および画素電極３２を構成する導電材料の個別領域を含んでいる。図３より、データ線は連続導線として形成されるのに対し、ゲート線は導線状の断片として形成され、データ線とゲート線それぞれの経路が互いに交差する交差領域３５においてデータ線とゲート線とが互いに接触しないことが保証されていることがわかる。図３においてデータ線２８は連続導線として示されているが、パターン層２６の個別領域はデータ線２８を導線状断片として形成し、ゲート線３０を連続導線として形成するようにパターニングしてもよいことが理解できるであろう。しかし、以下の記述から明らかになる理由によって、図３に示すとおりにデータ線を連続導線として構成することが望ましい。
【００６３】
ゲート線３０には導線状断片よりも幅の広い端部３４が設けられており、製造工程における次の段階で役立てることができる。
【００６４】
データ線２８には幅が広くなっている領域が設けられており、それぞれが薄膜トランジスタのソース電極３６のような電極として動作することができる。
【００６５】
画素電極３２は、データ線２８に向かって延長され、薄膜トランジスタの例えばドレイン電極３８などの電極として作用する領域を形成するような形状である。
【００６６】
データ線２８と画素電極３２は緩衝領域４０が形成されるようにパターニングされる。緩衝領域４０は、要するに、エッチング工程において導電材料が取り除かれた非導電領域を有している。その非導電領域はリソグラフィ技術で得られる極めて精細な解像度と、続いて行われる処理工程において用いられるインクジェット印刷技術で達成される低精細の解像度との差を受容するために用いることができる。
【００６７】
図３に示すパターン層２６を形成するためにリソグラフィ技術を用いれば、データ線およびゲート線は導電性の高い金属材料や合金材料を用いて、しかも極めて細く形成することができ、それらの解像度も極めて精細である。従って、データ信号を装置の画素へ効率よく伝達し、データ線やゲート線に沿って発生する電圧降下やパルス遅延を極小にできるようにソースやデータ線を形成することができ、これにより表示画像の均一性が得られる。また、配線は極めて細く、高解像度に作られるので、直交配置されるデータ線とゲート線とを受容するために画素電極間に必要となる隙間を極小にすることができる。これにより、装置の開口率を最大化でき、高いコントラストや輝度を得ることができる。
【００６８】
次にインクジェット印刷技術を用いて半導体材料を局所的な領域に堆積し、図４に示すように、半導体の領域又は範囲４２をソース電極３６およびドレイン電極３８に接続するように形成する。この図から、パターン層に設けられた緩衝領域４０のために、半導体領域４２はソース電極およびドレイン電極とのみ接続され、画素電極３２やゲート電極３０とは接続されていないことがわかる。Ｐｃ２Ｌｕ、Ｐｃ２Ｔｍ、Ｃ６０、Ｃ７０、ＴＣＮＱ、ＰＴＣＤ１−Ｐｈ、ＴＣＮＮＱ、ＮＴＣＤＩ、ＮＴＣＤＡ、ＰＴＣＤＡ、Ｆ１６ＣｕＰｃ、ＮＴＣＤＩ−Ｃ８Ｆ、ＤＨＦ−６Ｔ、ＰＴＣＤ１−Ｃ８、ポリチオフェン、ポリ（アルキルチオフェン）（Ｐ３ＨＴなど）、ペンタセン、フルオレンとバイチオフェンとの共重合体（Ｆ８Ｔ２）、ポリチエニレンビニレン、チオフェンベースのオリゴマ、またはフタロシアニンなどのいかなる可溶性の半導体でも使用できる。好ましくは、半導体材料はデータ信号に応じて電気光学装置の画素に電流を供給するために用いられるので、高い電子移動度が得られるように選択する。
【００６９】
その後、インクジェット印刷技術を用いて絶縁体材料を局所領域に堆積する。図５に示す実施形態においては、絶縁材料を二つの独立したタイプの局所領域に堆積する。データ線２８とゲート線３０との交差領域３５に絶縁材料を堆積し、これらの交差領域においてデータ線２８を覆い電気的に絶縁する絶縁材料の橋構造をそれぞれの交差領域に形成する。半導体領域４２を覆うようにも絶縁材料を堆積し、ゲート誘電体として作用する絶縁層４６をそれぞれの半導体領域上に形成する。
【００７０】
その絶縁材料はいかなる可溶性の若しくは硬化性の高分子材料又は高分子若しくは無機材料のコロイドを有してもよい。適当な可溶性高分子材料には、ポリ（ビニルフェノール）（ＰＶＰ）、ポリ（メチルメタクレート）（ＰＭＭＡ）、ポリカーボネート（ＰＣ）、ポリスチレン（ＰＳ）、ポリオレフィン、ポリアクリルアミド、ポリ（アクリル酸）、ノボラック樹脂、レゾール樹脂、ポリイミドの前駆体高分子が含まれる。硬化性高分子はエポキシ樹脂を有してもよい。ＳｉＯ2等の無機材料の原料も絶縁層４６の形成に用いることができる。
【００７１】
好ましくは、絶縁材料の架橋４４を、架橋領域においてデータ線を覆うと共に、更に導線状断片であるゲート線３０の端部３４に接触するがこれを覆わないところにまで形成する。架橋４４は完成した回路において、ゲート線３０をデータ線２８から電気的に絶縁するように作用するので、架橋４４を形成する絶縁体材料には十分な厚さが保証されなければならない。従って、架橋４４の形成にはエポキシ樹脂のような硬化型高分子を選択することが望ましい。というのは、インクジェット堆積工程によって堆積された全ての液体は固体化するので、従って、絶縁材料の必要な厚さを保証することが容易だからである。また、可溶性高分子の粘性を適切に選択することにより、および／又は、高分子の乾燥を促すことにより、架橋４４の範囲を制御してデータ線３２の電気的絶縁が得られ、ゲート線３０の端部３４は絶縁高分子によって覆われずに、従って、引き続き行われる処理工程における導電材料との接続のために完全に露出することを保証することができる。更に、異なる絶縁材料を付与して積層絶縁層を形成してもよい。ある高分子溶液を他の高分子からなる層上に堆積すると、その高分子溶液は既存の（下層の）高分子層を溶解したり破壊したりすることはなく、多層構造が得られる。そのような多層構造は比較的厚い絶縁層を得るのに好適である。
【００７２】
ＴＦＴのゲート誘電体として作用する絶縁層４６については、層４６を形成するために選択された絶縁材料の誘電体特性を、ＴＦＴの動作性能を低下させないように選択する。半導体装置におけるトラップ状態は裏付けのある現象であり、電荷が半導体層に補足された場合に発生する。トラップ状態が増加すれば、ＴＦＴの特性としては好ましくない、移動度の低下や閾値電圧の上昇を招く。半導体層４２と絶縁層４６との相互作用は、トラップ状態が素子の動作性能を阻害する程度にまで発生しないことを保証するために重要である。絶縁材料は安定であり、余分なフリーラジカルを含まず、半導体層４２の半導体材料と反応しないように選択しなければならない。従って、絶縁層４６は半導体と良好な相互作用を有するように選択された可溶性高分子を用いて形成してもよく、ゲート誘電体材料に必要な厚さが得られるように、可溶性高分子の第一層と硬化性高分子の第二層という形態の二重層構造として形成してもよい。このことは、堆積させる材料を必要な素子性能が得られるように選択できるので、インクジェット印刷技術を用いる大きな利点と考えられる。
【００７３】
続いて、図５に示す構造物上の局所的領域にインクジェット技術を用いて導電材料を堆積し、ＴＦＴのゲート電極４８と、ゲート線３０の導線状断片を電気的に接続する導電経路として作用する導電配線５０とを形成する。
【００７４】
配線５０は架橋部４４上に導電材料を堆積することによって形成され、ゲート線３０の端部３４と接続される。端部は幅が広いので、インクジェットで堆積した配線５０がゲート線の全体の電気伝導性を著しく阻害しないように、配線５０とゲート線との間に良好な電気的接続を保証できる。
【００７５】
ゲート電極４８は絶縁層４６上に導電材料を堆積することによって形成される。これらの電極はゲート線３０に接続するように延長される。
【００７６】
ゲート電極４８と配線５０とは、例えばＰＥＤＯＴ又はＰＡＮＩといった共役高分子等の可溶性導電材料、又は金、銀、銅、又は炭素といった、金属や合金又は他の導電性材料のコロイドから形成してもよい。
【００７７】
上記の実施形態において、フォトリソグラフィ工程は連続導線状のデータ線、断片状のゲート線、画素電極、並びに薄膜トランジスタのソース電極およびドレイン電極の形成に用いられ、以降の層はインクジェット印刷技術を用いて形成される。
【００７８】
しかし、一般的にボトムゲートトランジスタとして知られているものを、フォトリソグラフィによりパターニングした層の上に、インクジェット印刷技術を用いて、引き続いて形成できるように、リソグラフィ工程を、代替として、連続導線状のゲート線、断片状のデータ線、画素電極、および薄膜トランジスタのゲート電極を形成するのに用いてもよい。図７および８にそのような構造を示す。
【００７９】
図７を参照すれば、本発明のこの実施形態においては、ゲート線３０は連続線として形成され、データ線２８は導線状断片として形成されている。ゲート線３０にはゲート線３０と比較して幅の増加した領域があり、それは最終的なトランジスタ構造においてはゲート電極３１として機能する。続いてインクジェット印刷技術を用いて絶縁材料の領域５００をゲート電極３１上に堆積する。それから、再びインクジェット印刷技術を用いて導電体領域５０２と５０４を絶縁材料の領域５００上に堆積する。
【００８０】
図７より、絶縁体領域５００が、データ線２８の導線状断片と連続導線状ゲート線３０との交差領域を覆うように延長されていることがわかる。導電体領域５０６もインクジェット技術を用いて堆積される。その領域は絶縁体領域５００上に拡がり、データ線２８の導電断片と接続する。その領域５０６を導電体領域５０２および５０４と同一のインクジェット印刷工程において堆積してもよい。従って、領域５０６は、データ線の断片を導電性を有するように接続し、且つ絶縁体領域５００によってゲート線から電気的に絶縁された導電性の架橋となる。次に、インクジェット印刷技術を用いて半導体領域５０８を導電体領域５０２および５０４上に堆積し、「ボトムゲート」型のＴＦＴ構造が完成する。
【００８１】
図７に示す構成によれば、連続したゲート線を用いることができるので、ゲート線の抵抗値を比較的低い値にすることができる。多数の画素の等価回路は、実質的に、多数の抵抗器が直列に接続され、その直列に接続された抵抗器の間の接点からキャパシタが接地されたものである。ゲート線の抵抗値が増加すると、等価回路中の抵抗器の実効抵抗が増加し、ゲート線を通過する信号パルスの遅延が増加する。従って、ゲート線の抵抗値をできるだけ低く維持すれば、図７に示す実施形態と同様にリソグラフィ技術を用いて連続的なゲート線を形成したので、ゲート線を通過する信号パルスの遅延をより少なくでき、このような形態の連続ゲート線画素配置を採用した装置においては、より早い動作速度を用いることが可能となる。
【００８２】
薄膜トランジスタ回路の高速動作のためには、トランジスタのチャネル長Ｌ、即ちソース領域とドレイン領域との間隔は、極力小さく、通常は数ミクロンに作らなければならない。というのは、トランジスタの動作速度は、ドレイン電流の増加（∝Ｌ-1）による寄与とゲート（入力）容量の減少（∝Ｌ-1）による寄与との積、即ちＬ-2に略比例するからである。このことは可溶性有機半導体のような移動度の比較的低い半導体層にとって特に重要である。
【００８３】
チャネル長Ｌはパターニングの解像度に制限されるため、チャネル幅Ｗを、十分なドレイン電流が得られるように、設計時に最適化しなければならない。しかし、チャネル幅を増加させると、最小化しなければならないゲート容量も増加してしまう。ゲート容量に寄与するのはチャネル領域とゲートとソース（ドレイン）の重複領域の二つである。リソグラフィ技術を用いれば、１ミクロンに満たないチャネル領域を達成することができるが、ゲート電極の幅は、インクジェット印刷の解像度の限界から、依然として１０ミクロンを超えてしまう。従って、図２から図８までに示すようなソース電極とドレイン電極の単純な構造では、ゲートとソース（ドレイン）の重複領域のために、ゲート容量が大きくなってしまう。
【００８４】
従って、本発明の好ましい形態では、ソース電極３６とドレイン電極３８は、図７に示すように、櫛状の互いに入り込んだ領域として形成されている。要するに、図９においてそれぞれＬおよびＷとして示すように、チャネル長は櫛状領域の間隔として得られ、チャネル幅はその互いに入り込んだ領域間の隙間全体の長さとして得られる。リソグラフィ技術を用いてソース領域とドレイン領域を図９に示すように形成することにより、１ミクロン未満のチャネル長、１ミクロン未満のソース電極／ドレイン電極の幅、および数百ミクロンを超えるチャネル幅を得ることができ、スイッチング速度が速く且つドレイン電流容量の高い可溶性有機半導体トランジスタが得られる。
【００８５】
印刷されたゲート電極４８の線幅をより鮮明に図１０に示す。明確化のため、互いに入り込んだソース領域およびドレイン領域の間隔の関係がはっきりとわかるように、図１０では印刷ゲート電極は外形のみを示してある。図１０に示すように、印刷ゲート電極４８は、チャネル領域を完全に覆うように、櫛状のソース電極およびドレイン電極の互いに入り込んだ指部を覆う幅を有するように印刷される。
【００８６】
櫛歯の重なりの長さ（かみ合わせ）は印刷ゲート電極の線幅より少しだけ短くしてもよい。このような構造によれば、チャネル長Ｌに比べて印刷ゲート電極の幅が広い場合でも、ゲート容量は最小となる。また、ゲート電極を延長して導電性の接続線に接続することが望ましい。その導電性接続線はゲート線３０の導線状断片に比べて広い幅を有し、ゲート線とゲート電極との間に良好な電気的接続が得られることを確実にする。ソース電極とドレイン電極をゲート線３０の経路中に配置してもよい。この場合は、図１１からわかるように、導電性接続線５０がゲート電極としても作用できる。この構造では、ゲート電極を印刷するためのインクジェット印刷工程を簡素化できるので、従って、より効率的である。
【００８７】
図６および図７に示す構造は、ＴＦＴがディスプレイのそれぞれの画素に隣接して配置された、液晶ディスプレイ用のアクティブマトリクス型アドレッシング機構として用いることができる。しかしながら、例えば、アドレッシング機構が有機高分子エレクトロルミネッセントディスプレイ装置などの電流駆動型ディスプレイ装置に使用できるように、それぞれの画素電極に二つ以上のＴＦＴを形成する場合にも、本発明の方法を利用することができる。
【００８８】
上記の実施形態においては、パターン層２６は基板２２上に製膜された単層の無機導電体膜から形成され、リソグラフィプロセスによってパターニングされる。
【００８９】
無機導電体材料の中には有機半導体の最高被占分子軌道（ＨＯＭＯ）レベルより小さい仕事関数を呈するものがある。例えば、インジュウム錫酸化物（ＩＴＯ）はプロセス条件に応じて４．０ｅＶと４．５ｅＶの間の仕事関数を有し、Ｆ８Ｔ２は５．５ｅＶのＨＯＭＯレベルを呈する。従って、無機導電体材料から有機半導体材料へエネルギーキャリアを注入するためにエネルギーキャリアが越えなければならないエネルギーギャップは比較的高く、従って、エネルギーキャリアの注入が妨げられて、素子効率が低下する。ＰＥＤＯＴやポリアニリンのような導電性の高分子は、およそ−４．６ｅＶからおよそ−５．３ｅＶのＨＯＭＯレベルを有し、これは無機導電体のエネルギーレベルと有機半導体材料のエネルギーレベルの中間の値である。従って、パターン層を、無機導電体材料の第一層と導電性の有機高分子を有する第二層とを有する二重層構造として形成すれば、有機半導体高分子へのエネルギーキャリアの注入は改善され、従って、より高い導電性を有する無機導電材料をパターン層２６に用いる場合の利点を享受しつつ、有機半導体高分子の動作効率もまた改善される。
【００９０】
従って、パターン層２６の全てまたは一部をそのような二重層構造の形態で形成してもよい。そして、これは単一のリソグラフィプロセスを用いて連続して形成することができる。均一な二重層を単一のリソグラフィプロセス中で同時にエッチングすることが可能である。これは自己整合法を用いて行うことができる。自己整合法では無機材料のパターン層２６上に有機導電材料を塗布した後、基板とパターニングされた無機層とを通して露光する。
【００９１】
本発明の方法はいかなる形態の薄膜回路の製造にも用いることができる。図１２から図１６には、一例として、印刷トランジスタと印刷抵抗回路素子とを有する二つのＮＡＮＤ回路が互いに結合して構成される論理回路（セット−リセット型フリップフロップ）の製造に用いる場合の本発明の方法を図示する。
【００９２】
図１２を参照すれば、パターニングされた導線６２や電極６４の個別の領域を有するパターン層６０をリソグラフィ技術を用いて基板上に形成する。そして、インクジェット印刷技術によって、半導体材料の領域６６を局所的な領域に、パターン層６０の電極６８に接続するように堆積する。電極６８は、二つのＮＡＮＤゲートを構成するように接続される四つのＴＦＴ用のソース電極およびドレイン電極として用いられる。この構造を図１３に示す。そして、負荷抵抗を形成するため、好ましくはインクジェット技術を用いて抵抗材料の領域７０を二つの電極６８と他の電極７２とにまたがるように局所領域に堆積する。抵抗材料はＰＥＤＯＴと絶縁性高分子との混合物といった高分子材料や、コロイド溶液を有してもよい。他の電極７２はパターン層６０の導線７４によって、供給電圧Ｖddが印加される論理回路の電圧供給電極７６に接続している。以上で図１４に示す構造が得られる。
【００９３】
次に、絶縁材料を局所領域に堆積して、ゲート誘電体領域７８を、半導体領域６６と、パターン層６０の選択された導線を覆う絶縁体領域８０とを覆うように形成する。絶縁体領域８０は、論理回路内の配線を形成するために用いられる他の導線との交差部において、選択された導線を絶縁するために用いられる。そして、図１６に示すように、導電材料の領域８２を、インクジェット印刷技術により堆積して絶縁領域８０上に導電配線を形成し、回路が完成する。
【００９４】
示した実施形態において、負荷抵抗７０は、論理ゲートを得るために用いられている。しかし、負荷トランジスタを用いることも可能である。図１７にこの目的に好適なディプリーション型トランジスタの例を示す。エンハンスメント型およびディプリーション型の特性はそれぞれスイッチングトランジスタ２５１および負荷トランジスタ２５２として望ましい。エンハンスメント型のスイッチングトランジスタ２５１には真性半導体材料２５３が、ディプリーション型の負荷トランジスタ２５２にはドーピングされた半導体材料２５４がそれぞれ用いられ、これらの半導体材料はインクジェット印刷によって堆積される。インクジェット印刷により、コストの大幅な増加を伴わずに、同一の回路にこれらの異なる材料を堆積することができる。従って、本発明は異なる半導体を含む集積回路の製造に特に適している。
【００９５】
図１８に示す相補型論理回路の場合にも同じことが妥当する。Ｎ型トランジスタ２６１およびＰ型トランジスタ２６２は、それぞれ、Ｎ型半導体２６３およびＰ型半導体２６４をインクジェット印刷により堆積することによって製造できる。
【００９６】
ここで、互いに入り込んだソース電極とドレイン電極は図１２から図１８までのどの論理回路においても用いることができる。互いに入り込んだソース電極とドレイン電極は論理回路において特に有益であり、高い周波数で動作することが可能となる。というのは、互いに入り込んだ電極ではゲート−ソース（ドレイン）間の重複領域は小さいので、ゲート容量を最小化することができ、このゲート容量によって論理回路におけるパルス遅延が惹き起こされるからである。そのような電極の構成は本発明の方法を用いて容易に製造することができる。
【００９７】
以上に記載した論理回路は大規模ロジックアレイとして製造することができ、それを、図６乃至図８を参照して記述したアクティブマトリクス型アドレッシング機構のデータ線２８およびゲート線３０に必要な信号を供給するために用いることができる。更に、大規模ロジックアレイをアドレッシング機構に用いる基板と同一の基板（プラスチック材料でもよい）上に容易に形成できる。従って、パターン層２６を形成するためにパターニングをする際に、リソグラフィ技術を用いた同一のパターニング工程において、導電膜２０をパターニングすることができ、大規模ロジックアレイ用の導電部６２や電極６４を、ロジックアレイとアクティブマトリクス型アドレッシング機構のゲート線やデータ線との間に必要な配線と共に形成できる。ロジックアレイとアドレッシング機構のＴＦＴ、およびいかなる抵抗素子も、負荷抵抗の形態であろうと負荷トランジスタの形態であろうと、インクジェット印刷技術を用いて、回路内でのＴＦＴの機能に応じて選択した種々の半導体材料を用いて形成することができ、極めて効率のよい、従って、コスト効果の高い製造技術を得ることができる。更にまた、ＴＦＴはコスト効率のよい半導体高分子から製造され、そして、チャネルの寸法、ゲート容量およびゲート誘電体材料は容易に最適化できるので、高効率の高速ＴＦＴを生産することが可能である。
【００９８】
その上、交差する導体経路の交差部に絶縁体の架橋を形成する工程をロジックアレイとディスプレイのアドレッシング機構との間の接続に拡張することができ、設計の自由度が高まる。
【００９９】
従って、本発明の方法によって重大な利点がもたらされ、これらの利点はプラスチック基板を用いる場合にも適用され、更に、これらの基板材料の使用に関連する、付随する位置決めの困難性を容易に許容できるという特別な効果をも奏することが理解される。
【０１００】
本発明のインクジェット印刷技術は、基板に対するインクジェットヘッドの位置決めにアクティブフィードバック制御を行うインクジェットヘッドを用いることにより、その利点を発揮することができる。これは、インクジェット印刷技術は種々の材料を基板上の局所領域に堆積するのに用いられ、そのようなフィードバック制御システムを用いることにより、半導体、絶縁体、および導電体の各材料を連続的にインクジェット印刷できるからである。そのようなシステムを図１９に図示する。
【０１０１】
コンピュータ１１８は、システムの主制御を行い、ノズル選択信号がインクジェットヘッドに供給され、印刷する材料を吐出すべきノズルが選択される。インクジェット製膜装置はインクジェットヘッドに駆動パルスを供給する波形発生器（図１９には示されていない。）をも含んでいる。
【０１０２】
波形発生器はデータ発生器１２６によって駆動され、コンピュータ１１８からは直接には駆動されない。データ発生器１２６は、電動平行移動ステージ１１６に組み込まれたポジションエンコーダ１２８からのエンコーダ信号を受信するように構成されている。ポジションエンコーダ１２８からのエンコーダ信号は、データ発生器１２６のパターンメモリ１３０への外部クロック信号として用いられる。従って、インクジェット装置は平行移動ステージ１１６の動作とパターンメモリに格納されているパターンデータとの間に同期関係を有している。インクジェットヘッドが波形発生器からの駆動パルスによって駆動される周波数は、従って、平行移動ステージ１１６の速度によって決定される。
【０１０３】
コンピュータ１１８は装置のパターンデータを印刷するようにプログラムされている。装置の動作において、パターンデータはコンピュータ１１８によってデータ発生器１２６へ送られ、そこでパターンメモリ１３０に格納される。そして、コンピュータ１１８がノズル選択信号をインクジェットヘッドに与えることによって、パターンの印刷に用いられるノズルが選択される。コンピュータ１１８はステージ制御回路１３４を介して作動コマンド又は駆動信号を平行移動ステージ１１６のアクチュエータ１３２に与える。ステージ制御回路は、パターンデータの要求に応じて、平行移動ステージをインクジェットヘッドに対する所望の座標まで移動させる。
【０１０４】
しかし、平行移動ステージは、例えば光学式又は磁気式のエンコーダなどのポジションエンコーダ１２８を含んでおり、これが発生するエンコーダ信号はステージ制御回路１３４およびデータ発生器１２６に送られる。ステージ制御回路に対するフィードバックシステムにおいてエンコーダ信号を利用することにより、平行移動ステージに送られる駆動信号は、平行移動ステージが印刷ヘッドに対して必要な速度で、必要な座標まで移動するように制御される。従って、システムは、平行移動ステージ１１６を動かすのに用いられるリードスクリューに存在する、いかなる周期的な変動をも補償することができる。
【０１０５】
エンコーダ信号は、スイッチ１３６を介してデータ発生器１２６のパターンメモリ１３０へも送られ、パターンメモリへのクロック信号として作用する。このようにして、波形発生器へのトリガー信号として作用する、データ発生器１２６からの出力信号は、平行移動ステージ１１６の実際の動きと同期する。従って、インクジェットヘッドのノズルから印刷されるべき材料の液滴を吐出させる、波形発生器からの駆動信号の出力は、平行移動ステージ１１６の位置に従って制御される。
【０１０６】
平行移動ステージは、パターン、必要な移動の加速度および速度と位置とが整合するようにコンピュータ１１８によってプログラムされ、平行移動ステージが移動すると、ポジションエンコーダ１２８からのエンコーダ信号が与えられることによって、実際にデータ発生器１２６の動作が促される。こうして、平行移動ステージ１１６の加速中、減速中および等速移動中を含め、いつでも電子部品の基板上への印刷を行うことができ、これによって電子部品を基板上に形成するのに要する時間が大幅に短縮される。
【０１０７】
更に、パターンメモリ１３０は平行移動ステージの移動と同期しているので、必要なパターンを極めて正確に印刷できる。というのは、印刷される材料のインクジェットヘッドからの吐出は、ポジションエンコーダ１２８によって検出される平行移動ステージ１１６の実際の位置によって制御されるのであって、独立波形トリガー型のインクジェット製膜装置のようにタイムベースシステムによって制御されるのではないからである。好ましくは、ポジションエンコーダ１２８は、平行移動ステージ１１６の０．２ミクロンの移動に対応する周期でパターンメモリ１３０が促されるような周波数のエンコーダ信号を供給する。
【０１０８】
図２０より、インクジェット装置の動作の信号タイミングがわかる。平行移動ステージ１１６の移動は、コンピュータ１１８がステージ制御１３４に移動開始トリガーパルス２００を供給することによって開始する。パルス２００を受信すると、ステージ制御１３４は、平行移動ステージ１１６のアクチュエータ１３２に電流ベースの駆動信号２０２を供給する。駆動信号２０２はゼロからレベルＬ1まで急激に立ち上がるように設計されている。そして、平行移動ステージ１１６が急速に加速するように、このレベルＬ1を短期間維持する。駆動信号２０２はレベルＬ1から図２０にＬ2として示す低下レベルへ低下し、平行移動ステージの速度を一定にする。駆動信号のレベルＬ2は、図２０にＬ3として示す負電流がアクチュエータに供給され、平行移動ステージを急激に減速するまで維持される。従って、平行移動期間を通じて、平行移動ステージ１１６は、ＡからＢの期間は加速され、ＢからＣの期間は一定の速度に維持され、そしてＣからＤの期間は減速される。従って、平行移動ステージの速度は図２０の曲線２０４で示されるとおりになる。
【０１０９】
ポジションエンコーダの出力信号は、図２０においてエンコーダ信号２０６として示すが、矩形波パルス列の形態である。信号２０６より、パルス列の周波数は平行移動ステージの速度に比例していることがわかる。従って、平行移動ステージがＡからＢの期間に加速されると、エンコーダ信号２０６も周波数が高まり、パルス繰り返し周期が安定した状態に到達する。この状態は平行移動ステージが一定速度の安定状態で移動しているＢからＣの期間で維持される。そして、平行移動ステージが減速するＣからＤの期間には周波数は低下する。従って、エンコーダ信号のそれぞれのパルスは平行移動ステージの一定の移動量を表しており、記載の実施形態においては０．２ミクロンである。
【０１１０】
パターンデータも図２０に示されている。そこでは、本発明の方法によって材料が堆積される局所領域をＤ１からＤｎまでの領域が模式的に表している。データ発生器のスイッチ１３６は、印刷中は、ポジションエンコーダ１２８からのエンコーダ信号がパターンメモリ１３０に入力されるように設定されている。パターンメモリに格納されたパターンデータは、例えば、平行移動ステージが加速され、従って、等速で移動していないＡからＢの期間にＤ３領域に印刷を行うように要求するかもしれない。平行移動ステージ１１６が０．２ミクロン移動する毎に、ポジションエンコーダ１２８は、図２０に示すパルス列２０６の１つのパルスという形態でエンコーダ信号を供給する。領域Ｄ３はポジションエンコーダ１２８からのパルス列２０６の３番目のパルス、つまり、平行移動ステージが初期停止位置から０．６ミクロン移動した時点に対応している。このポジションエンコーダからの３番目のパルスは、パターンメモリ１３０へのクロックパルスとして作用し、データ発生器からの出力信号が出力回路１３８を介して供給される。パターンデータがＤ１からＤｎまでの領域の一つに印刷を行うことを要求する度に、そのような出力信号がデータ発生器１２６から供給され、波形発生器へのトリガーとして作用する。データ発生器１２６からの出力信号は、従って、パルス列２０８の形態であり、パルス列中のパルス２１０同士の間には間隔がある。この間隔は、データ発生器をトリガーしてパルス２１０を出力させる、パターンメモリに格納されたパターンデータとポジションエンコーダ１２８から出力されたエンコーダ信号２０６のパルスとによって決定される。
【０１１１】
データ発生器からのパルス２１０は波形発生器へ供給されそのトリガーパルスとして作用する。波形発生器はパルス２１０を受信する度にインクジェット印刷ヘッドに駆動パルス２１２を供給する。従って、図２０に示す波形およびタイミング図より、印刷されるべき材料の液滴をヘッドから吐出させる原因となる駆動パルス２１２のインクジェットヘッドへの供給は、平行移動ステージ１１６の速度と同期しているということがわかる。従って、平行移動ステージが加速中か、減速中か、または等速移動中かにかかわらず、印刷されるべき材料の液滴は基板上の正しい座標に吐出される。これは平行移動ステージの速度に変動が生じた場合、例えば、平行移動ステージ１１６を物理的に駆動するリードスクリューの周期的なピッチ変動の結果などの場合にもあてはまる。
【０１１２】
図１９に示すインクジェット装置により素子を印刷している間又は印刷と印刷との間に、インクジェットヘッドが実際の印刷に使われない期間があり、そのときインクジェットヘッドは基板上の素子領域外のアイドリング位置に置かれる。しかし、これらのアイドリング期間におけるインクジェットヘッドのノズルの詰まりを防止するため、インクジェットヘッドのノズルから材料を定期的に吐出することが必要である。そのようなアイドリング期間には平行移動ステージは静止しており、従って、パターンメモリ１３０へのクロックパルスとして用いられるポジションエンコーダ１２８からのエンコーダ信号は存在しない。従って、データ発生器からの出力信号はなく、波形発生器は、従って、インクジェット印刷ヘッドへの駆動パルスを供給しない。
【０１１３】
従って、アイドリング期間が開始すると、スイッチ１３６はクロック発生器１４０をパターンメモリにつなぐように操作される。クロック発生器は、平行移動ステージ１１６の平行移動中に供給されるエンコーダ信号の代替となる、連続したクロックパルスを発生する。従って、クロック発生器１４０からのクロックパルスに同期して、パターン発生器は連続したトリガーパルスを波形発生器１２６に出力する。従って、アイドリング期間におけるインクジェットヘッドのノズル詰まりが防止される。
【０１１４】
平行移動ステージ１１６は基板をインクジェットヘッドと相対的にＸ軸およびＹ軸の両方向に移動させることができ、従って、Ｘ軸又はＹ軸用のリードスクリューをそれぞれ備えたそれぞれのステージを有している。
【０１１５】
図１９に示すシステムはＸおよびＹステージの移動に係る誤差の修正にも用いられる。例えば、どちらかのステージの平行移動量の過多又は過少は、コンピュータ１１８をプログラムして、印刷を行う回路の座標を修正することにより修正することができる。この誤差はＸおよびＹの両軸で発生し得る。従って、新しい座標系を適用して、その回路の両軸における全範囲を包含しなければならない。回路上には種々の位置決めマークが設けられており、従って、これらの座標に移動するようにステージをプログラムすることにより、回路上の比較的広い範囲に渡ってステージの位置誤差を観測することができる。例えば、Ｘ軸に沿う等して、一のマークから他のマークまで移動するようにステージをプログラムすることができる。また、回路が印刷される基板を回転することにより、ステージ上の回路の位置誤差を補償することが可能である。しかし、この軸に沿った移動距離が長すぎる値に、又は短すぎる値に設定される場合もある。この誤差はこの一方の軸の移動距離コマンドに補正因子をプログラムすることにより補償することが可能である。
【０１１６】
理想的には、平行移動ステージのＸ軸およびＹ軸のなす角は正確に９０度でなければならない。しかし、実際には、製造上のばらつきにより、通常はこの理想的な交差角が実現されることはない。従って、ステージが、ある座標まで移動するようにプログラムされた場合、オフセットエラーが発生する。システムは、二つの軸の交差角におけるそのようなエラーを補償するようにプログラムされてもよい。従って、フィードバック制御されたインクジェットプリンタによって材料が堆積される際の正確さを考慮すれば、交差部２８において非常に細いデータ線３２を絶縁する橋構造４４のようなインクジェット印刷領域を、必要な正確さで形成できることがわかるであろう。
【０１１７】
本発明の方法は、従って、従来のリソグラフィ技術のみを用いた場合には大変な困難を伴わずには得られないような、非常に大きく、可撓性を有する装置の製造を可能とする。
【０１１８】
本発明はプラスチック基板の利用に適しているので、特に有益であると考えられる。つまり、リソグラフィ工程は一回のみでよく、複数回のリソグラフィ工程を行う場合の、使用せざるを得ない複数のフォトリソグラフィ用マスクの位置あわせという問題は存在しないのである。
【０１１９】
基板上に形成されたデバイスを封止する必要があり、好ましくはＳｉＯ2などの無機物のパッシベーション材料がこの目的で用いられる。高分子のフッ化物もパッシベーション層として用いられるが、そのような有機材料は比較的透過性が高いので、この目的にはあまり適していない。しかし、ＳｉＯ2を用いる場合には、素子とパッシベーション層との間に前駆体物質が必要となる。パッシベーション層に用いて好適な材料の例には、ポリシラザン、珪酸化合物の単量体、二量体、四量体、六量体、オリゴマ、及びポリマ、珪酸水素、はしご状シルセスキオキサン水素、並びにシラザンが含まれる。
【０１２０】
これらの前駆体材料は、メタノール、エタノール、イソプロピルアルコール、アセトン、ブチルアセテート、トリメチルシラノール、テトラメチルジシロキサン、エチニル・ジメチルクロロシラン、トルエン、キシレン、及びトリメチルベンゼン等の有機溶媒による溶液から堆積させることができる。この前駆体材料は通常は、溶液をスピンコーティングすることによって、連続的な前駆体層として形成されるが、ＳｉＯ2パッシベーション層を形成する処理工程では少なくとも１００°Ｃから２００°Ｃのプロセス温度が必要となる。このプロセス温度により、前駆体材料が加熱され、これにより、スピンコートされた連続層に収縮やひび割れがしばしば発生する。可撓性を有するプラスチック基板を用いる場合には、このことは特に問題となる。というのは、収縮により基板に反りが発生し、極端な場合には層のひびや割れが発生し得るからである。従って、本発明によれば、前駆体材料は、選択された位置にインクジェット技術を用いて堆積され、戦略的に配置されたポリシラザン前駆体材料の個別の領域が形成されるという利点がある。前駆体材料は連続層として製膜されるのではなく、比較的小さな個別領域として堆積されるので、前駆体材料の表面張力はスピンコートされた連続膜に比べて大幅に減少している。従って、ポリシラザン材料の収縮やひび割れに関係する問題は実質的に解決し、改善された封止方法を得ることができる。更に、前駆体材料は個別領域として選択的に堆積されるので、必要であれば、溶液状の異なる前駆体材料を回路の異なった部分にインクジェット技術を用いて堆積させることも可能である。
【０１２１】
本発明の方法を、電気光学装置、半導体装置、および他の電子装置の製造に応用することが好ましい。言い換えれば、本発明に係る方法によって製造された薄膜回路を多くの形態の電気光学装置において用いることができ、有利な点も多い。電気光学装置は、液晶装置、有機エレクトロルミネッセント装置、無機エレクトロルミネッセント装置、電界放射装置（ＦＥＤ）、プラズマ装置、電気泳動装置および他のディスプレイ装置を含むことが好ましい。これらの装置をディスプレイ製品に応用することが好ましい。特に、そのような薄膜回路を、上記のディスプレイ装置で用いられるアクティブマトリクス基板に形成された画素回路、および／又はドライバ回路に適用することが、更に好ましい。
【０１２２】
図２１は、有機エレクトロルミネッセント素子などの電気光学素子を含んだアクティブマトリクス型ディスプレイ装置（又は製品）を、電気光学装置の好ましい例として示すブロック図である。この図に示すディスプレイ装置２００には、複数の走査線「ｇａｔｅ」、走査線「ｇａｔｅ」が延びる方向と交差する方向に延びる複数のデータ線「ｓｉｇ」、データ線「ｓｉｇ」と実質的に平行に延びる複数の共通電源供給線「ｃｏｍ」、およびデータ線「ｓｉｇ」と走査線「ｇａｔｅ」との交差部に配置された複数の画素２０１が、基板上に形成されている。
【０１２３】
それぞれの画素２０１は、走査線「ｇａｔｅ」を介して走査信号がゲート電極に供給される第一のＴＦＴ２０２、データ線「ｓｉｇ」からＴＦＴ２０２を介して供給されるイメージ信号を保持する保持キャパシタ「ｃａｐ」、保持キャパシタ「ｃａｐ」に保持されたイメージ信号がゲート電極（第二のゲート電極）に供給される第二のＴＦＴ２０３、およびエレクトロルミネッセント素子などの電気光学素子２０４を有している。電気光学素子２０４には、第二のＴＦＴ２０３を介して電気光学素子２０４が共通電源線「ｃｏｍ」に電気的に接続されたときに共通電源線「ｃｏｍ」から駆動電流が流入する。走査線「ｇａｔｅ」は第一のドライバ回路２０５に接続され、データ線「ｓｉｇ」は第二のドライバ回路２０６に接続されている。第一の回路２０５および第二の回路２０５の少なくとも一方は、第一のＴＦＴおよび第二のＴＦＴが形成された基板上に形成されることが好ましい。本発明の方法によって製造されたＴＦＴアレイは、第一のＴＦＴ２０２のアレイ、第二のＴＦＴ２０３のアレイ、第一のドライバ回路２０５、および第二のドライバ回路２０６の少なくとも一のＴＦＴアレイに用いられることが好ましい。データ線とゲート線相互の交差部における絶縁を達成しつつ、導電性の高い材料を用いてのデータ線およびゲート線の効率のよい製造も可能である。
【０１２４】
本発明は、従って、携帯電話、ノート型パーソナルコンピュータ、ＤＶＤ再生装置、カメラ、現場機器等の携帯型ディスプレイ、および、デスクトップコンピュータ、ＣＣＴＶ又はフォトアルバム等の可搬型ディスプレイ、自動車用又は飛行機用計器板などの計器板、又は制御室機器ディスプレイなどの産業用ディスプレイなど、多種の製品に組み込まれるディスプレイおよび他の装置の製造にも用いることができる。言い換えれば、本発明の方法により製造されたＴＦＴアレイを用いることができる上記のような電気光学装置又はディスプレイは、多種の製品に組み込むことが可能であり、これらはプラスチック基板を用いても実現可能である。
【０１２５】
本発明によって製造された電気光学ディスプレイ装置を用いた種々の電子製品を以下に説明する。
【０１２６】
＜１．携帯型コンピュータ＞
上記の実施形態の一により製造されたディスプレイ装置を携帯型パーソナルコンピュータに適用した例を説明する。
【０１２７】
図２２はこのパーソナルコンピュータの構成を示す等角図である。図中、パーソナルコンピュータ１１００はキーボード１１０２とディスプレイユニット１１０６とを含む本体１１０４を備えている。ディスプレイユニット１１０６は本発明によって上記のように製造されたディスプレイパネルを用いて提供されている。
【０１２８】
＜２．携帯電話機＞
次に、ディスプレイ装置を携帯電話機の表示部に適用した例を説明する。図２３は携帯電話の構成を示す等角図である。図において、携帯電話１２００は複数の操作キー１２０２、受話器１２０４、送話口１２０６、およびディスプレイパネル１００を備えている。このディスプレイパネル１００は本発明によって上記のように製造されたディスプレイパネルを用いて提供されている。
【０１２９】
＜３．ディジタル静止画カメラ＞
次に、ＯＥＬディスプレイ装置をファインダーに用いたディジタル静止画カメラを説明する。図２４はディジタル静止画カメラの構成および外部機器との接続を簡易に示す等角図である。
【０１３０】
代表的なカメラは感光性のコーティングが施された感光フィルムを使用し、感光性コーティングに化学変化を起こさせて、被写体の光学的イメージを記録する。一方、ディジタル静止画カメラ１３００は、例えば電荷結合素子（ＣＣＤ）を用いて、光電変換によって被写体の光学的イメージからイメージ信号を発生させる。ディジタル静止画カメラ１３００はＯＥＬ素子１００をケース１３０２の裏面に備え、ＣＣＤからのイメージ信号に基づいて表示を行う。これにより、ディスプレイパネル１００は被写体を表示するためのファインダーとして機能する。光学レンズとＣＣＤを含む受光素子１３０４が、ケース１３０２の前側（図では裏側）に設けられている。
【０１３１】
カメラマンがＯＥＬ素子パネル１００に表示された被写体のイメージを決定してシャッタを解除すると、ＣＣＤからのイメージ信号は回路基板１３０８のメモリーに転送され、格納される。ディジタル静止画カメラ１３００では、映像信号出力端子１３１２およびデータ通信用の入出力端子１３１４がケース１３０２の側面に設けられている。図示したように、必要に応じてテレビモニタ１４３０およびパーソナルコンピュータ１４４０が映像信号端子１３１２および入出力端子１３１４にそれぞれ接続される。回路基板１３０８のメモリーに格納されているイメージ信号は、所定の操作によって、テレビモニタ１４３０およびパーソナルコンピュータ１４４０に出力される。
【０１３２】
図２２に示すパーソナルコンピュータ、図２３に示す携帯電話、および図２４に示すディジタル静止画カメラの他にも、電子機器の例としては、ＯＥＬ素子テレビ、ビューファインダタイプおよびモニタータイプのビデオテープレコーダ、自動車用ナビゲーションシステム、ポケットベル、電子手帳、電卓、ワードプロセッサ、ワークステーション、ＴＶ電話、販売時点管理（ＰＯＳ）端末、およびタッチパネル付きの装置が含まれる。もちろん、上記のＯＥＬ装置はこれらの電子機器の表示部のみに適用されるのではなく、表示部を組み込んだいかなる形態の機器にも適用されうる。
【０１３３】
さらに、本発明によって製造されるディスプレイ装置は非常に薄く、可撓性があり、軽量なスクリーンタイプの大画面ＴＶにも適している。そのような大画面ＴＶは壁に貼り付けることができ、または、壁に掛けることができる。また、可撓性があるので、使用しないときには巻き上げておくこともできる。
【０１３４】
以上は単なる実施形態を記載したものであり、当業者であれば本発明の範囲を逸脱することなく変形が可能であることが理解されるであろう。
【図面の簡単な説明】
【０１３５】
【図１】本発明の方法において用いる、基板に支持された導電層を示す図である。
【図２】図１に示す導電層をパターニングするのに用いる、現像されたフォトレジスト層を示す図である。
【図３】図２に示す現像済みフォトレジスト層を通してパターニングを行った後の、図６の導電層を示す図である。
【図４】パターニングされた導電層上にインクジェット印刷技術を用いて堆積された半導体領域を示す図である。
【図５】図４に示された構造の上にインクジェット印刷技術を用いて堆積された絶縁体領域を示す図である。
【図６】図５に示された構造の上にインクジェット印刷技術を用いて堆積された導電体領域を示す図である。
【図７】本発明の実施形態によって製造され、連続ゲート線とボトムゲートトランジスタとを有する他の構造を示す図である。
【図８】図７に示す構造のＡ−Ａ線に沿った断面を示す図である。
【図９】互いに入り込んだソース電極とドレイン電極とを用いて得られる、薄膜トランジスタのチャネル領域を模式的に示す図である。
【図１０】図９に示す導電領域の拡大図を模式的に示す図である。
【図１１】パターニング後の導電層の導線状断片間に互いに入り込むように配置されたソース電極およびドレイン電極の他の配置を示す図である。
【図１２】本発明の方法によってパターニングされたパターン層の個別領域の配置を示す図である。
【図１３】本発明の方法によって、図１２に示すパターン層上にインクジェット印刷技術を用いて堆積された半導体領域を示す図である。
【図１４】本発明の方法によって、図１３に示す構造の上にインクジェット印刷技術を用いて堆積された抵抗素子を示す図である。
【図１５】本発明の方法によって、図１４に示す構造の上にインクジェット印刷技術を用いて堆積された絶縁体領域を示す図である。
【図１６】本発明の方法によって、図１４に示す構造の上にインクジェット印刷技術を用いて堆積された導電領域を示す図である。
【図１７】抵抗素子をディプリーション型の負荷トランジスタとして形成する、他の実施形態を示す図である。
【図１８】本発明の方法によって製造された相補型論理回路を示す図である。
【図１９】本発明の方法において使用するインクジェット製膜装置用制御システムの概略ブロック図である。
【図２０】図１９に示す制御システムの波形図である。
【図２１】本発明の方法によって製造された電気光学装置のブロック図を模式的に示す図である。
【図２２】本発明の方法によって製造されたディスプレイ装置を搭載した可搬型パーソナルコンピュータの概略図である。
【図２３】本発明の方法によって製造されたディスプレイ装置を搭載した携帯電話の概略図である。
【図２４】本発明の方法によって製造されたディスプレイ装置を搭載したデジタルカメラの概略図である。
【符号の説明】
【０１３６】
２０  導電膜
２２  基板
２４  フォトレジストマスク
２６  パターン層
２８  データ線
３０  ゲート線
３１  ゲート電極
３２  画素電極
３４  端部
３５  交差領域
３６  ソース電極
３８  ドレイン電極
４０  緩衝領域
４２  半導体領域
４４  橋構造
４６  絶縁層
４８  ゲート電極
５０  配線
５００  絶縁体領域
５０２、５０４、５０６  導電体領域
５０８  半導体領域
６０  パターン層
６２  導線
６４  電極
６６  半導体領域
６８  電極
７０  負荷抵抗
７２  電極
７４  導線
７６  電圧供給電極
７８  ゲート誘電体領域
８０  絶縁体領域
２５１  スイッチングトランジスタ
２５２  負荷トランジスタ
２５３  真性半導体材料
２５４  不純物半導体材料
２６１  N型トランジスタ
２６２  P型トランジスタ
２６３  N型半導体
２６４  P型半導体
１１６  電動平行移動ステージ
１１８  コンピュータ
１２６  データ発生器
１２８  ポジションエンコーダ
１３０  パターンメモリ
１３２  アクチュエータ
１３４  ステージ制御回路
１３６  スイッチ
１３８  出力回路
１４０  クロック発生器
２００  パルス
２０２  駆動信号
２０６  エンコーダ信号
２１０  パルス
２１２  駆動パルス
２０１  画素
２０２  第一のＴＦＴ
２０３  第二のＴＦＴ
２０４  電気光学素子
２０５  第一のドライバ回路
２０６  第二のドライバ回路
【図７】
2005531134.tif 000003
【図８】
2005531134.tif 000004
【図９】
2005531134.tif 000005
【図１９】
2005531134.tif 000006
【図２０】
2005531134.tif 000007
【図２１】
2005531134.tif 000008
【図２２】
2005531134.tif 000009
【図２３】
2005531134.tif 000010
【図２４】
2005531134.tif 000011
【図１】
2005531134.tif 000012
【図２】
2005531134.tif 000013
【図３】
2005531134.tif 000014
【図４】
2005531134.tif 000015
【図５】
2005531134.tif 000016
【図６】
2005531134.tif 000017
【図１０】
2005531134.tif 000018
【図１１】
2005531134.tif 000019
【図１２】
2005531134.tif 000020
【図１３】
2005531134.tif 000021
【図１４】
2005531134.tif 000022
【図１５】
2005531134.tif 000023
【図１６】
2005531134.tif 000024
【図１７】
2005531134.tif 000025
【図１８】
2005531134.tif 000026
【国際調査報告】
2005531134.tif 000027
2005531134.tif 000028
2005531134.tif 000029
2005531134.tif 000030