(57)【要約】エレクトロルミネセントランプのためのドライバ（１）が、出力部（２）において第１の極性を有する電流パルスを発生するための第１の電流パルス発生器（１１）、及び出力部（２）において第１の極性とは反対の第２の極性を有する電流パルスを発生するための第２の電流パルス発生器（２１）を有する。制御装置（３０）は、第１及び第２の電流パルス発生器（１１，２１）に作動的に結合され、第１及び第２の電流パルス発生器（１１，２１）のオン及びオフを切り替える。この制御装置（３０）は、出力電圧期間のうちの少なくとも一部分の間、第１及び第２の電流パルス発生器（１１，２１）の両方をオフに切り替える。
2005521208.tif 000002
【特許請求の範囲】
【請求項１】
エレクトロルミネセントランプのためのドライバであって、前記ドライバが、
前記エレクトロルミネセントランプを接続するための出力部、
前記出力部において第１の極性を有する電流パルスを発生するための第１の電流パルス発生手段、
前記出力部において前記第１の極性とは反対の第２の極性を有する電流パルスを発生するための第２の電流パルス発生手段、
前記第１及び第２の電流パルス発生手段に作動的に結合され、前記第１及び第２の電流パルス発生手段のオン及びオフを切り替える制御手段を有し、
前記制御手段が、出力電圧期間のうちの少なくとも一部分の間、前記第１の電流パルス発生手段と第２の電流パルス発生手段との両方をオフに切り替えるドライバ。
【請求項２】
前記制御手段は、
−  第１のフェーズの間、第１の電流パルス発生手段をオン状態に維持し、第２の電流パルス発生手段をオフ状態に維持し、
−  第１のフェーズに続く第２のフェーズの間、第１の電流パルス発生手段をオフ状態に維持し、第２の電流パルス発生手段をオフ状態に維持し、
−  第２のフェーズに続く第３のフェーズの間、第１の電流パルス発生手段をオフ状態に維持し、第２の電流パルス発生手段をオン状態に維持し、
−  第３のフェーズに続く第４のフェーズの間、第１の電流パルス発生手段をオフ状態に維持し、第２の電流パルス発生手段をオフ状態に維持する、
請求項１によるドライバ。
【請求項３】
第２のフェーズの期間は第１のフェーズの期間にほぼ等しく、第４のフェーズの期間は第３のフェーズの期間にほぼ等しい請求項２によるドライバ。
【請求項４】
前記第３のフェーズの期間は、前記第１のフェーズの期間にほぼ等しい請求項２によるドライバ。
【請求項５】
インダクタ、
前記インダクタの第１の端子と第１の出力端子との間に結合され、前記第１の出力端子に向いたアノードを有する第１のダイオード及び第１の制御可能スイッチの直列接続部、
前記インダクタの第２の端子と前記第１の出力端子との間に結合され、前記第１の出力端子に向いたカソードを有する第２のダイオード及び第２の制御可能スイッチの直列接続部、
前記インダクタの第１の端子と第１の電圧源との間に結合された第３の制御可能スイッチ、
前記インダクタの第２の端子と第２の電圧源との間に結合された第４の制御可能スイッチ、
前記スイッチを制御するための制御信号を発生する制御手段、
を有する請求項１によるドライバ。
【請求項６】
前記制御手段は、出力電圧期間の少なくとも一部の間、全ての前記スイッチが非導通状態に維持されるように制御信号を発生する請求項５によるドライバ。
【請求項７】
前記制御手段が、
−第１のフェーズの間、前記第１の制御可能スイッチが非導通状態、前記第２及び第３の制御可能スイッチが導通状態、及び前記第４の制御可能スイッチが相対的に高い周波数でオン／オフが切り替えられ、
−前記第１のフェーズに続く第２のフェーズの間、全ての前記スイッチが非導通状態に維持され、
−前記第２のフェーズに続く第３のフェーズの間、前記第２の制御可能スイッチが非導通状態、前記第１及び第４の制御可能スイッチが導通状態、及び前記第３の制御可能スイッチが相対的に高い周波数でオン／オフが切り替えられ、
−前記第３のフェーズに続く第４のフェーズの間、全ての前記制御可能スイッチが非導通状態に維持される、
ように制御信号を発生する請求項６によるドライバ。
【請求項８】
前記制御手段が、
第１の低周波数信号を発生するための第１の信号源、
前記第１の信号の周波数より高い周波数を有する第２の低周波数信号を発生するための第２の信号源、
前記第２の低周波数信号及び反転された前記第１の低周波数信号を受け取るように結合され、前記第１の制御可能スイッチに前記第１の制御信号を供給するための第１のＡＮＤゲート、
前記第２の低周波数信号及び前記第１の低周波数信号を受け取るように結合され、前記第２の制御可能スイッチに前記第２の制御信号を供給するための第２のＡＮＤゲート、
を有する請求項７によるドライバ。
【請求項９】
相対的に高い周波数信号を発生する第３の信号源、
前記第２の低周波数信号及び前記相対的に高い周波数信号を受け取るように結合された第４のＡＮＤゲート、
前記第２の低周波数信号及び前記反転された第１の低周波数信号を受け取るように結合された第３のＡＮＤゲート、
前記第２の低周波数信号及び前記第１の低周波数信号を受け取るように結合された第５のＡＮＤゲート、
前記第３及び第４のＡＮＤゲートの出力信号を受け取るように結合され、前記第４の制御可能スイッチに前記第４の制御信号を供給するための第１のＯＲゲート、
前記第５及び第４のＡＮＤゲートの出力信号を受け取るように結合され、前記第３の制御可能スイッチに前記第３の制御信号を供給するための第２のＯＲゲート、
を有する請求項７によるドライバ。
【請求項１０】
前記第２の低周波数信号の周波数が前記第１の低周波数信号の周波数の２倍である請求項８によるドライバ。
【請求項１１】
エレクトロルミネセントランプ、及び
前記エレクトロルミネセントランプのための請求項１に記載のドライバ、
を有するエレクトロルミネセントランプ装置。
【請求項１２】
エレクトロルミネセントランプを駆動する方法であって、前記方法が、
第１のフェーズで、前記ランプに第１の極性の電流パルスを供給するステップ、
第３のフェーズで、前記ランプに前記第１の極性とは反対の第２の極性の電流パルスを供給するステップ、
を有し、
前記第１のフェーズの終わりと前記第３のフェーズの開始との間に、実質的にパルスの無い第２のフェーズが存在する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、エレクトロルミネセントランプのための駆動回路に関する。エレクトロルミネセントランプは、例えば、携帯電話、パーソナル携帯情報機器のようなハンドヘルド装置、ウェブ端末及びキャッシュ端末のような電源から供給を受ける小型の装置、及び自動車のアプリケーションに使用される。
【背景技術】
【０００２】
一般に知られているように、エレクトロルミネセントランプは交流電圧によって駆動される。共振手段によって発生するサイン波電圧でエレクトロルミネセントランプを駆動することは可能であるけれども、通常は、電圧源に接続する及び電圧源から切り離すためのスイッチを用いて、エレクトロルミネセントランプを矩形波電圧で駆動することが好ましい。先行技術の好適実施例では、正の電流パルスが電圧期間の前半の間にドライバ出力部に印加され、負の電流パルスが電圧期間の後半の間にドライバ出力部に印加される。エレクトロルミネセントランプは、電流パルスがランプを特定の電圧に充電するような容量特性を有する。斯かるドライバの実施例の一例が米国特許５，３４９，２６９号に開示されている。この先行技術の装置では、２つのインバータは、エレクトロルミネセントランプの異なる端子に結合される出力部を有する。制御回路は、交互に、２つのインバータのパルスがエレクトロルミネセントランプに印加されるように、２つのインバータの動作を制御する。
【０００３】
先行技術のドライバ回路では、電流パルスが電圧期間の全体にわたって印加されることが通常である。その結果として生じるドライバ回路の出力部における電圧（即ち、ランプ電圧）の波形が図１に示されている。図１において、電圧期間はＴで示されている。
ランプ電圧が第１の極性を有する電圧期間の前半がＡで示されている。ランプ電圧が反対の極性を有するランプ電圧の後半がＢで示されている。以下、第１の極性は正として示され、第２の極性は負として示される。簡単な参考として、電圧期間の前半が以下に正の電圧期間Ａとして示され、一方、電圧期間の後半が以下に負の電圧期間Ｂとして示されている。
【０００４】
時刻ｔ０において正の電圧期間Ａの開始が示されている。この瞬間、正の電流パルスがランプに印加され、ランプ電圧を上昇させる。正の電圧期間Ａは時刻ｔ１において終了し、この瞬間に負の電圧期間Ｂが始まる。上に記載したのと同様に、時刻ｔ１において、負の電流パルスがランプに印加され、ランプ電圧を負のレベルにする。
【０００５】
負の電圧期間Ｂは時間ｔ２まで続き、その後、上記のサイクルが繰り返される。
【０００６】
従って、電圧サイクル全体の間ずっと、電流パルスが発生し、電圧曲線上にスパイクとして図示されている。
【０００７】
上記の参考の型式のドライバ回路は、電流パルスの発生に関連する欠点を受ける。第１の不利な点は、電流パルスがＥＭＩの原因であるという事実に関する。第２の不利な点は、スイッチング損失は各電流パルスに関連するという事実に関する。一方、図１から分かるように、ランプ電圧は、電圧期間の前半及び後半の後の部分の間は大きく変化しないのに対し、電流パルスの発生及びそれらに関連する不利な点は存続する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の重要な目的は、先行技術の不利な点を低減することにある。本発明の特定の目的は、ドライバ回路の効率を向上させることにある。本発明は独立項によって規定される。従属項は有利な実施例を規定する。
【課題を解決するための手段】
【０００９】
本発明は、電圧期間の半分の期間それぞれの後の部分の間は、ランプ電圧があまり変化しないので、電流パルスを省略することができ、従ってドライバ出力における電圧レベルの影響をほとんど受けること無く電流パルスの不利な影響を回避するという認識に基づく。
【００１０】
上記の目的を達成し、上記の認識に基づくために、本発明により提案されるドライバ回路の重要な態様は、電流パルスが、正又は負の電圧期間Ａ，Ｂの始めの部分の間にのみ発生し、正又は負の電圧期間Ａ，Ｂの終わりの部分の間は禁止されることである。本発明は従来と同じハードウェアを使用することができる一方で、相違は制御方式である。従来の解決策はパルス幅変調（ＰＷＭ）充電フェーズ及びＰＷＭ放電フェーズを有することである。本発明の好適実施例では、４つのフェーズ、即ち、ＰＷＭ充電フェーズ、非ＰＷＭ充電フェーズ、ＰＷＭ放電フェーズ、及び非ＰＷＭ放電フェーズが存在する。この利点は、少ないＰＷＭスイッチング損失による低電力消費である。これはモバイルアプリケーションに特に有益である。
【００１１】
本発明のこれら及び他の態様、特徴並びに利点は、図面を基準にして本発明によるドライバの好適実施例の以下の記述によって更に説明される。図面中の同じ符号は同じ又は同様の部分を示す。
【発明を実施するための最良の形態】
【００１２】
図２はドライバ回路１を概略的に示し、図３は本発明によるその作動を概略的に示すグラフである。ドライバ回路１は出力部２を有する。エレクトロルミネセントランプ３は、出力部２と基準電圧レベルＶＲ（典型的には、マス（mass））との間に接続される。第１のインバータ１１は出力部２に結合され、この第１のインバータ１１は正の電流パルスを発生するものであり、この目的のため、第１のインバータ１１は基準電圧レベルＶＲよりも高いレベルの電圧を発生する第１の電圧源ＶＰに関連している。同様に、第２のインバータ２１は出力部２に結合され、負の電流パルスを発生するものであり、この目的のため、この第２のインバータ２１は基準電圧レベルＶＲよりも低いレベルの電圧を発生する第２の電圧源ＶＮに関連している。制御装置３０は、インバータ１１及び２１の作動を制御する。
【００１３】
上記の基準電圧レベルよりも高い電圧及び低い電圧を発生するために２つの電圧源が存在していることが本質的であるとは限らないことに注意すべきである。インバータの実現次第では、第２の電圧源ＶＮは第１の電圧源ＶＰより低いレベルの電圧を発生すれば十分の場合があり、斯かる場合には、第２のインバータ２１は、例えば出力部２と基準電圧レベルＶＲ（マス（mass））との間に結合することができる。
【００１４】
図３は、Ｉ１１において第１のインバータ１１の電流パルスを示し、Ｉ２１において第２のインバータ２１の負の電流パルスを示し、ＶＬにおいて、出力部２における出力電圧、即ちランプ３に印加されるランプ電圧を示すグラフである。図１と同様に、ランプ電圧期間の全体がＴで示され、正のランプ電圧期間はＡで示され、負のランプ電圧期間はＢで示されている。
【００１５】
正の電圧期間は時刻ｔ０において開始する。その瞬間に、第１のインバータ１１は、制御装置３０の制御の下で、正の電流パルスＩ１１を発生し始め、それはランプ３に印加され、その結果ランプ電圧ＶＬが上昇する。
【００１６】
正の電圧期間Ａは時刻ｔ１において終了する。本発明の重要な態様によれば、正の電流パルスは、正の電圧期間Ａの時刻ｔ３（時刻ｔ０とｔ１との間）とｔ１との間の後の部分において、ランプ３に印加されない。好ましくは、ｔ３はｔ０とｔ１との間のおよそ中間に存在する。
【００１７】
可能な実現例では、図３に示すように、第１のインバータ１１はｔ３とｔ１との間の期間に如何なる電流パルスも発生しない。別の可能な実施例では、第１のインバータ１１は正の電流パルスを発生し続けるが、電流パルスが出力部２に到達することを防止するための手段が備えられる。この実現例は図示されていない。
【００１８】
図３から分かるように、ランプ電圧レベルＶＬは、正の電圧期間Ａのｔ３とｔ１との間の後の部分において、わずかに減少する。しかし、ｔ３からｔ１への時間間隔の間の残存電圧は、ランプ３を持続するには十分である。一方、ｔ３からｔ１までの時間間隔に電流パルスは発生しないので、電流パルスに関連する上記の不利な点は回避される。従って、ＥＭＩは発生せず、ｔ３からｔ１までの時間間隔にスイッチング損失は生じない。
【００１９】
ｔ１において、第２のインバータ２１は、制御装置３０の制御の下で負の電流パルスＩ２１を発生し始め、それは出力部２に印加され、ランプ電圧ＶＬを負の極性で増加させる。ｔ１とｔ２との間、及び好ましくはｔ１とｔ２との間の中間のｔ４において、第２のインバータ２１は、制御装置３０の制御の下で、その電流パルスの発生を停止する。上記と同様に、ランプ電圧ＶＬ（現在、負の極性を有している）はｔ４からｔ２までの時間間隔においてわずかに減少するが、（負の）電圧レベルは、ランプ３の「輝き」を持続するのに十分残っている。
【００２０】
上記において、スイッチング損失は電流パルスに関連しており、更に、ｔ３からｔ１まで及びｔ４からｔ２までの時間間隔においてスイッチング損失が生じないという事実によって、本発明により備えられるドライバ回路の効果が向上することが説明されている。スイッチング損失は、電圧極性が反転するとき、即ち時刻ｔ１、ｔ２等においても生じる。本発明により提案されるドライバ回路の他の利点は、時刻ｔ１、ｔ２等におけるスイッチング損失が減少するので、ｔ３からｔ１まで及びｔ４からｔ２までの上記間隔において電圧レベルＶＬの減少がわずかなことである。
【００２１】
図２に概略的に示されている実施例では、第１のインバータ１１及び第２のインバータ２１は共通のランプ電極に結合され、他方のランプ電極は基準電圧レベルに接続される。しかし、当業者に明らかなように、第１のインバータが第１のランプ電極に結合され、第２のインバータが第２のランプ電極に結合されることも可能である。
【００２２】
図４Ａ及び図４Ｂは、本発明によるドライバ回路の実用的な実施例を概略的に示す。図４Ａ及び図４Ｂの実施例では、２つのインバータは、図２を基準にして説明されたインバータ１１及び２１のように、完全に別々ではなく、以下に記載するように部品を共通に有する。
【００２３】
図４Ａにおいて、インダクタ６０は、第１のダイオード５１のカソード端子に接続された第１の端子６１を有し、第１のダイオードは第１の制御可能スイッチ４１を通じて第１の出力端子２ａに結合されたアノード端子を有し、後述するように、スイッチ４１は第１の制御信号ＳＣ１によって制御される。インダクタ６０は第２のダイオード５２のアノード端子に接続される第２の端子６２を有し、そのカソード端子は第２の制御可能スイッチ４２を通じて第１の出力端子２ａに結合され、後述するように、第２のスイッチ４２は第２の制御信号ＳＣ２によって制御される。第１のインダクタ端子６１は第３の制御可能スイッチ４３を通じて正の電圧源Ｖ＋に結合され、後述するように、第３のスイッチ４３は第３の制御信号ＳＣ３によって制御される。第２のインダクタ端子６２は第４の制御可能スイッチ４４を通じて、基準電圧源（この場合はマス（mass））に結合され、後述するように、第４のスイッチ４４は第４の制御信号ＳＣ４によって制御される。第２の出力端子２ｂが示されており、これも上記基準電圧（この場合はマス（mass））に接続されている。
【００２４】
当業者にとって明らかなように、制御可能スイッチは例えばトランジスタによって実現できる。
【００２５】
図４Ｂは、制御可能スイッチ４１−４４のための制御信号を発生するための制御回路７０の可能な実現例を示す。ここでは、スイッチが第１の所定のレベル（論理的にハイ）より上の制御信号を受け取るとスイッチが閉じ（即ち、スイッチは導電経路を形成する）、第２の所定のレベル（論理的にロー）より下の制御信号を受け取るとスイッチが開く（即ち、スイッチは導電的ではない）としており、この場合、それら２つのレベルは同一又は異なっていてもよい。しかしながら、当業者にとって他の実現例が可能でもあることも明らかだろう。
【００２６】
図４Ｂに示される制御回路７０は、５つのＡＮＤゲート７１−７５、２つのＯＲゲート７６−７７、インバータ８１及び３つの信号源９１−９３を有する。第１の信号源９１は第１の低周波数信号Ｓ１を発生する。第２の信号源９２は、第１の信号Ｓ１の周波数より高い周波数を有する第２の周波数信号Ｓ２を発生する。好ましくは、第２の低周波信号Ｓ２の周波数は、第１の低周波信号Ｓ１の周波数の２倍である。例示的な実施例では、第１の低周波信号Ｓ１が２７０Ｈｚの周波数を有するのに対し、第２の低周波信号Ｓ２は、５４０Ｈｚの周波数を有する。
【００２７】
第１及び第２の信号源は、独立した信号発生器によって実現することができる。しかし、好適実施例では、第１の信号Ｓ１は、それ自体周知の分周器によって、第２の信号Ｓ２から得られる。
【００２８】
第３の信号源９３は、相対的に高い周波数信号Ｓ３を発生する。一般的に、高周波数信号Ｓ３の周波数は、１０ｋＨｚと１００ｋＨｚとの間の範囲内で選択することができる。例示的な実施例では、第３の周波数信号Ｓ３の周波数は２０ｋＨｚとすることができる。
【００２９】
第２の周波数信号Ｓ２は、第１のＡＮＤゲート７１、第２のＡＮＤゲート７２、第３のＡＮＤゲート７３、第４のＡＮＤゲート７４及び第５のＡＮＤゲート７５に印加される。第１の周波数信号Ｓ１が第２のＡＮＤゲート７２及び第５のＡＮＤゲート７５に印加される。この第１の周波数信号Ｓ１はインバータ８１にも印加され、それは反転された第１の周波数信号ＳＩ１を供給し、第１のＡＮＤゲート７１及び第３のＡＮＤゲート７３に印加される。
【００３０】
第３のＡＮＤゲート７３の出力信号は、第１のＯＲゲート７６の第１の端子に印加される。第３のＡＮＤゲート７３は第１のＡＮＤゲート７１と同じ入力信号を受け取り、その出力信号は第１のＡＮＤゲート７１の出力信号と同一である。従って、簡略化された実施例では、第３のＡＮＤゲート７３を省略することができ、その代わりに、第１のＡＮＤゲート７１の出力信号を第１のＯＲゲート７６に印加することができるだろう。
【００３１】
第５のＡＮＤゲート７５の出力信号は第２のＯＲゲート７７の入力端子に印加される。第５のＡＮＤゲート７５の入力信号は第２のＡＮＤゲート７２の入力信号と同一であるので、その出力信号は第２のＡＮＤゲート７２の出力信号と同一である。従って、簡略化された実施例では、第５のＡＮＤゲート７５は省略することができ、その代わりに、第２のＡＮＤゲート７２の出力信号を第２のＯＲゲート７７に印加することができるだろう。
【００３２】
高周波数信号Ｓ３は第４のＡＮＤゲート７４に印加され、その出力信号は第１のＯＲゲート７６と第２のＯＲゲート７７との両方に印加される。
【００３３】
図５は種々の信号の波形を示す。図５において、第１及び第２の低周波数信号Ｓ１及びＳ２が同相であるとする。
【００３４】
第１のＡＮＤゲート７１及び第３のＡＮＤゲート７３の出力は、第２の信号Ｓ２がＨＩＧＨで第１の信号Ｓ１がＬＯＷであるとき、ＨＩＧＨである。第１のＡＮＤゲート７１の出力信号は、第１の制御信号ＳＣ１として、第１の制御可能スイッチ４１に印加される。
【００３５】
第２のＡＮＤゲート７２及び第５のＡＮＤゲート７５の出力は、第２の信号Ｓ２がＨＩＧＨで第１の信号Ｓ１がＨＩＧＨのとき、ＨＩＧＨである。第２のＡＮＤゲート７２の出力は、第２の制御信号ＳＣ２として、第２の制御可能スイッチ４２に印加される。
【００３６】
第４のＡＮＤゲート７４は、実際上、第２の低周波数信号Ｓ２とともに高周波数信号Ｓ３でゲート制御する。従って、第４のＡＮＤゲート７４の出力信号は、第２の低周波数信号Ｓ２がＨＩＧＨのとき、その期間は、高周波数信号である。第１のＯＲゲート７６は第４のＡＮＤゲート７４の高周波数出力信号をＡＮＤゲート７３の出力信号に加え、そのため第１のＯＲゲート７６の出力信号は、以下の通りである。
（＊）  第２の制御信号ＳＣ２がＨＩＧＨの期間の間は、高周波数信号、及び
（＊）  第１の制御信号ＳＣ１がＨＩＧＨの期間の間は、ＨＩＧＨ信号。
同様に、第２のＯＲゲート７７の出力信号は以下のとおりである。
（＊）  第１の制御信号ＳＣ１がＨＩＧＨの期間の間は、高周波信号、及び
（＊）  第２の制御信号ＳＣ２がＨＩＧＨの期間の間は、ＨＩＧＨ信号。
【００３７】
第１のＯＲゲート７６の出力信号は第４の制御信号ＳＣ４として第４の制御可能スイッチ４４に印加されるのに対し、第２のＯＲゲート７７の出力信号は第３の制御信号ＳＣ３として第３の制御可能スイッチ４３に印加される。
【００３８】
図４Ａ及び図４Ｂに示されるドライバ回路の作動は、次の通りである。ｔ０とｔ３との間の第１のフェーズＰ１では、第２の制御可能スイッチ４２及び第３の制御可能スイッチ４３は閉じ（導通）、第１のスイッチ４１は開き（非導通）、第４の制御可能スイッチ４４は高周波数源９３の高周波数で切り替わる。従って、ドライバ回路は、アップコンバータとして作動する。正の電流パルスは出力端子２ａ及び２ｂに接続されるエレクトロルミネセントランプ３に印加され、出力端子２ａにおける電圧レベルＶＬを上昇させる。
【００３９】
ｔ３とｔ１との間の第２のフェーズＰ２では、全てのスイッチ４１−４４は開き（非導通）、出力端子２ａにおける出力電圧ＶＬはゆっくり減少する。
【００４０】
時刻ｔ１において、第１の制御可能スイッチ４１及び第４の制御可能スイッチ４４は閉じ（導通になる）、第３の制御可能スイッチ４３は高周波数源９３の高周波数で切り替えられる。第１及び第４の制御可能スイッチ４１及び４４が両方とも導通になるとすぐに、エレクトロルミネセントランプ３はスイッチ４１、ダイオード５１、インダクタ６０及びスイッチ４４を通じて放電される。放電されるエネルギー量は、フェーズＰ２で減少する電圧レベルのため減少した。
【００４１】
ｔ１とｔ４との間の第３のフェーズＰ３の間、第１の制御可能スイッチ４１及び第４の制御可能スイッチ４４は閉じたままであり（導通）、第２の制御可能スイッチ４２は開いたままであり（非導通）、第３の制御可能スイッチ４３は高周波数源９３の高周波数で切り替わる。従って、ドライバ回路は、反転型コンバータ又はフライバック型コンバータとして作動する。第３の制御可能スイッチ４３が導通している限り、スイッチ４３、インダクタ６０及びスイッチ４４を流れる電流は増加する。第３の制御可能スイッチ４３が非導通になるとき、ダイオード５１は導通し始め、出力端子２ａは負の電位に引き寄せられる。
【００４２】
ｔ４とｔ２との間の第４のフェーズＰ４の間、全てのスイッチ４１−４４は再び開き（非導通）、出力端子２ａにおける出力電圧ＶＬはゆっくり減少する。時刻ｔ２において、上記のサイクルが繰り返される。
【００４３】
本発明は上で述べた例示的な実施例に限定されず、種々の変形例及び修正例は添付された請求項に規定されるような発明の保護範囲内において可能であることは、当業者にとって明らかだろう。単語「有する」は、請求項に列挙された以外の素子又はステップの存在を排除するものではない。構成要素が単数であることは、斯かる構成要素の複数の存在を排除するものではない。本発明は、幾つかの個別の素子を有するハードウェアによって、及び適切にプログラムされたコンピュータによって実現することができる。幾つかの手段を列挙している装置の請求項では、これらの手段のいくつかは、ハードウェアと全く同一の項目によって実現できる。特定の手段が互いに異なる従属項に挙げられているという単なる事実は、これらの手段の組合せを有利に使用することができないことを示すものではない。
【図面の簡単な説明】
【００４４】
【図１】従来による電圧波形を概略的に示すグラフである。
【図２】ドライバの概略ブロック図である。
【図３】本発明によるドライバの電流及び電圧を概略的に示すグラフである。
【図４Ａ】本発明によるドライバの例示の実施例を概略的に示すブロック図である。
【図４Ｂ】本発明によるドライバの例示の実施例を概略的に示すブロック図である。
【図５】図４Ａ−Ｂによるドライバの信号を概略的に示すタイミング図である。
【図１】
2005521208.tif 000003
【図２】
2005521208.tif 000004
【図３】
2005521208.tif 000005
【図４Ａ】
2005521208.tif 000006
【図４Ｂ】
2005521208.tif 000007
【図５】
2005521208.tif 000008
【国際調査報告】
2005521208.tif 000009
2005521208.tif 000010
2005521208.tif 000011