(57)【要約】位相ロックループ（ＰＬＬ）の段階的ロックを通じて音声及び／又は映像データを送受信する装置において、データ同期化が達成される。例示的な実施例によると、送信機（１５）は、シリアルデータソースを有する。エンコーダ（３０）は、エンコードデータを提供し、第１のＰＬＬ（３４）を有する。コントローラ（２０）は、クロック信号（ＷＣＬＫ）の生成を可能にする第２のＰＬＬ（２４）を有する。コントローラ（２０）は、エンコーダ（３０）にクロック信号（ＷＣＬＫ）を提供するために、シリアルデータソースとエンコーダ（３０）の間に結合される。エンコーダ（３０）の第１のＰＬＬ（３４）は、クロック信号（ＷＣＬＫ）をロックする。
2005538581.tif 000002
【特許請求の範囲】
【請求項１】
シリアルデータソースと、
エンコードデータを提供し、第１の位相ロックループを有するエンコード手段と、
クロック信号の生成を可能にし、前記エンコード手段に前記クロック信号を提供するために、前記シリアルデータソースと前記エンコード手段との間に結合された第２の位相ロックループを有する制御手段と
を有する装置であって、
前記第１の位相ロックループが前記クロック信号をロックする装置。
【請求項２】
請求項１に記載の装置であって、
前記エンコードデータの無線伝送を可能にする手段を更に有する装置。
【請求項３】
請求項１に記載の装置であって、
前記エンコードデータが音声データを有する装置。
【請求項４】
請求項１に記載の装置であって、
前記エンコードデータが映像データを有する装置。
【請求項５】
シリアルデータソースと、
エンコードデータを提供するように動作可能であり、第１の位相ロックループを有するエンコーダと、
クロック信号の生成を可能にし、前記シリアルデータソースと前記エンコード手段との間に結合され、前記エンコーダに前記クロック信号を提供するように動作可能な、第２の位相ロックループを有する制御手段と
を有する送信機であって、
前記第１の位相ロックループが前記クロック信号をロックする送信機。
【請求項６】
請求項５に記載の送信機であって、
前記エンコードデータの無線伝送を可能にする手段を更に有する送信機。
【請求項７】
請求項５に記載の送信機であって、
前記エンコードデータが音声データを有する送信機。
【請求項８】
請求項５に記載の送信機であって、
前記エンコードデータが映像データを有する送信機。
【請求項９】
データ同期化を提供する方法であって、
シリアルデータを受信し、
第１の位相ロックループを使用して、前記シリアルデータに応じてクロック信号を生成し、
第２の位相ロックループを使用して、前記クロック信号に応じて周波数を生成することを有する方法。
【請求項１０】
請求項９に記載の方法であって、
前記生成された周波数に応じてエンコードデータを生成し、
前記エンコードデータの無線伝送を可能にすることを更に有する方法。
【請求項１１】
請求項１０に記載の方法であって、
前記エンコードデータが音声データを有する方法。
【請求項１２】
請求項１０に記載の方法であって、
前記エンコードデータが映像データを有する方法。
【請求項１３】
請求項９に記載の方法であって、
前記クロック信号が、前記シリアルデータに含まれるフレーム開始に応じて生成される方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、データ同期化に関するものであり、具体的には、位相ロックループ（ＰＬＬ：ｐｈａｓｅ  ｌｏｃｋｅｄ  ｌｏｏｐ）の段階的ロックを通じた無線音声送信機のような装置でデータ同期化を達成する技術に関するものである。
【背景技術】
【０００２】
データ同期化は、音声及び／又は映像信号を送受信する装置のような特定の電子装置の適切な動作に不可欠である。例えば、音声信号を送信する装置では、データ同期化の欠如は、再生中に音声の不連続性を引き起こすことがあり、ユーザの聴音経験に悪影響を及ぼす。同様に、映像信号を送信する装置では、データ同期化の欠如は、再生中に映像の不連続性を引き起こすことがあり、ユーザの視聴経験に悪影響を及ぼす。
【０００３】
このような装置におけるデータ同期化の問題は、多様な要因に原因があることがある。例えば、特定の装置では、装置がデータを受信するレートと、装置がデータを送信するレートとの間のデータレートの不一致は、データ同期化の問題を引き起こすことがある。このようなデータ同期化の問題は、例えば、装置の特定のデータレジスタが所定のデータ充填状態を安定して維持できないときに明白になることがある。そのようなデータレートの不一致が生じると、前述のデータの不連続性が断続的に生じ、それによってユーザの聴音及び／又は視聴経験に悪影響を及ぼすことがある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従って、前述の問題を回避し、それによって音声及び／又は映像信号を送受信する装置においてデータ同期化を提供する装置及び方法の必要性が存在する。本発明は、前記及び他の問題に対処する。
【課題を解決するための手段】
【０００５】
本発明の形態によると、ＰＬＬの段階的ロックを提供する装置が開示される。例示的な実施例によると、その装置はシリアルデータソースを有する。エンコード手段はエンコードデータを提供し、第１のＰＬＬを有する。第２のＰＬＬを有する制御手段は、クロック信号の生成を可能にする。制御手段は、エンコード手段にクロック信号を提供するために、シリアルデータソースとエンコード手段との間に結合される。エンコード手段の第１のＰＬＬはクロック信号をロックする。
【０００６】
本発明のその他の形態によると、データ同期化を提供する方法が開示される。例示的な実施例によると、その方法は、シリアルデータを受信するステップと、第１のＰＬＬを使用してシリアルデータに応じてクロック信号を生成するステップと、第２のＰＬＬを使用してクロック信号に応じて周波数を生成するステップとを有する。
【０００７】
本発明の前述及び他の特徴並びに利点とそれを達成する方法が明らかになり、本発明は、添付図面と共に検討される本発明の以下の実施例の説明を参照することにより、より良く理解される。
【発明を実施するための最良の形態】
【０００８】
ここに示される例示は、本発明の好ましい実施例を示したものであり、このような例示は、本発明の範囲を限定するものとして決して解釈するべきではない。
【０００９】
図面、特に図１を参照すると、本発明を実装するのに適した例示的な環境１００のブロック図が示されている。図１において、環境１００は、パーソナルコンピュータ（ＰＣ）１０のような計算手段と、無線送信機１５のような伝送手段とを有する。無線送信機１５は、ストリーミングコントローラ２０のような制御手段と、エンコーダ３０のようなエンコード手段と、ＲＦ伝送回路４０のような無線周波数（ＲＦ）伝送手段と、アンテナ５０のような信号出力手段とを有する。例示及び説明のため、環境１００は、音声信号の無線伝送を可能にする要素を有する。しかし、本発明の原理はその他の装置（映像信号を送信する装置や、音声及び／又は映像信号を受信する装置等（これらに限定されない））にも適用し得ることが、当業者にわかるであろう。
【００１０】
図１において、ＰＣ１０は、多様な計算動作を実行するように動作可能であり、例えば商用に利用可能なデスクトップ、ラップトップ又はその他の形式のコンピュータとして具現されてもよい。例示的な実施例によると、ＰＣ１０は、ユニバーサルシリアルバス（ＵＳＢ）のようなバスを介して、無線送信機１５にデジタル音声信号をシリアルに出力する。無線送信機１５は、ＰＣ１０から提供されたデジタル音声信号をエンコードし、エンコードされた音声信号を受信装置（図示なし）（Ｔｈｏｍｓｏｎにより製造されているＬｙｒａオーディオプレイヤ等）に無線で送信するように動作可能である。後述するように、無線送信機１５は、ＰＬＬの段階的ロックを通じてデータ同期化処理を実行し、それによって、ユーザの聴音経験に悪影響を及ぼす音声の不連続性を回避する。
【００１１】
図２を参照すると、本発明の例示的な実施例による図１のストリーミングコントローラ２０の更なる詳細を示したブロック図が示されている。特に、図２は、クロック管理機能を提供するストリーミングコントローラ２０の要素を示している。図２に示すように、ストリーミングコントローラ２０は、シリアルインタフェースエンジン２１と、コーデックポート（ｃｏｄｅｃ  ｐｏｒｔ）２２と、フレーム開始（ＳＯＦ：ｓｔａｒｔ  ｏｆ  ｆｒａｍｅ）キャプチャ・カウンタ２３と、コントローラ２４と、ＰＬＬ及びクロック生成回路２５と、周波数合成器２６と、クロック分割回路２７とを有する。ストリーミングコントローラ２０は、例えばＴｅｘａｓ  ＩｎｓｔｒｕｍｅｎｔｓのＴＡＳ１０２０のような集積回路（ＩＣ）として具現されてもよい。
【００１２】
図２において、シリアルインタフェースエンジン２１は、ＰＣ１０から音声データのようなデータを受信し、受信した音声データをコーデックポート２２にシリアルにストリームするように動作可能である。この処理において、ユーザの聴音経験に悪影響を及ぼす音声の不連続性を回避するために、シリアルインタフェースエンジン２１への入力データレートと、コーデックポート２２からの出力データレートとは同期しなければならない。例示的な実施例によると、シリアルインタフェースエンジン２１は、１ミリ秒毎にＵＳＢフレームの開始を示すＳＯＦ信号をＰＣ１０から受信する。この受信したＵＳＢフレームは、４４．１ｋＨｚのサンプルレートと、１６ビットのサンプルサイズと、音声データフレーム毎に２つのサンプルを有するコンパクトディスク（ＣＤ）音声規格に準拠する音声データを含む。この例示的な実施例では、コーデックポート２２に１．４１１２（すなわち、４４．１ｋ×１６×２）ＭＨｚのクロック信号を提供することにより、データ同期化が達成される。
【００１３】
前述の１．４１１２ＭＨｚのクロック信号を生成するために、ＰＬＬ及びクロック生成回路２５は、周波数合成器２６が名目上２２．５７９２ＭＨｚのクロック信号を生成することを可能にする４８ＭＨｚの基準周波数を提供する。クロック分割回路２７は、周波数合成器２６から２２．５７９２ＭＨｚのクロック信号を受信し、２２．５７９２ＭＨｚのクロック信号を１６で割り、それによってコーデックポート２２に提供される１．４１１２ＭＨｚのクロック信号を生成する。コーデックポート２２は、４４．１ｋＨｚのワードクロック（ＷＣＬＫ：ｗｏｒｄ  ｃｌｏｃｋ）信号と、１．４１１２ＭＨｚのビットクロック（ＢＣＬＫ：ｂｉｔ  ｃｌｏｃｋ）信号を生成するために１．４１１２ＭＨｚのクロック信号を使用する。
【００１４】
周波数合成器２６はまた、ＵＳＢフレーム毎の２２．５７９２ＭＨｚのクロックイベントの数をカウントし、シリアルインタフェースエンジン２１を介してＰＣ１０から提供される前述のＳＯＦ信号に基づいて、１ミリ秒毎に対応するカウント値でコントローラ２４に割込むＳＯＦキャプチャ・カウンタ２３に、前述の２２．５７９２ＭＨｚのクロック信号を提供する。コントローラ２４は、ＵＳＢフレーム毎に平均２２．５７９２ＭＨｚのクロックイベントに達するために、ＳＯＦキャプチャ・カウンタ２３からのカウント値を使用し、周波数合成器２６を制御する制御信号を生成するソフトウェアベースのＰＬＬを生成するように動作可能である。
【００１５】
図３を参照すると、本発明の例示的な実施例による図１のエンコーダ３０の更なる詳細を示したブロック図が示されている。特に、図３は、クロック管理機能を提供するエンコーダ３０の要素を示している。図３に示すように、エンコーダ３０は、シリアル入力３１と、８−１４（ＥＦＭ）クロック生成器３２と、ＥＦＭ変調回路３３とを有する。ＥＦＭクロック生成器３２は、デジタル／アナログＰＬＬ３４と、クロック分割回路３５とを有する。エンコーダ３０は、例えばＰｈｉｌｉｐｓ  ＳＡＡ７３９２のようなＩＣとして具現されてもよい。
【００１６】
図３において、シリアル入力３１は、前述のＷＣＬＫ信号と、ＢＣＬＫ信号と、図２のストリーミングコントローラ２０のコーデックポート２２からの音声データとを受信するように動作可能である。例示的な実施例によると、ＷＣＬＫ信号とＢＣＬＫ信号と音声データは、ストリーミングコントローラ２０とエンコーダ３０を接続するインターＩＣサウンド（Ｉ２Ｓ：ｉｎｔｅｒ−ＩＣ  ｓｏｕｎｄ）バスのようなバスを介して、コーデックポート２２からシリアル入力３１に提供される。シリアル入力３１は、４．３２１８ＭＨｚで動作する先入れ先出し（ＦＩＦＯ）レジスタを有するＥＦＭ変調回路３３に、ＷＣＬＫ信号とＢＣＬＫ信号と音声データをストリームする。
【００１７】
シリアル入力３１はまた、ＥＦＭクロック生成回路３２にＷＣＬＫ信号を提供する。ＥＦＭクロック生成回路３２は、デジタル／アナログＰＬＬ３４用の基準周波数としての４４．１ｋＨｚのＷＣＬＫ信号と、デジタル／アナログＰＬＬ３４用の誤り信号としてのＥＦＭ変調回路３３からのＦＩＦＯ充填状態信号とを使用することにより、入力データレートに同期化する。例示的な実施例によると、デジタル／アナログＰＬＬ３４は、クロック分割回路３５に６９．１４８８ＭＨｚのクロック信号を提供する。クロック分割回路３５は、６９．１４８８ＭＨｚのクロック信号を１６で割ることにより、ＥＦＭ変調回路３３のＦＩＦＯレジスタに提供される４．３２１８ＭＨｚのクロック信号を生成するように動作可能である。
【００１８】
例示的な実施例によると、アナログＰＬＬ入力周波数が１００と１４０ＭＨｚの間である場合に、デジタル／アナログＰＬＬ３４は、ＷＣＬＫ信号の４４．１ｋＨｚ基準周波数にロックされる。この例示的な実施例では、デジタル／アナログＰＬＬがロックされると、ＥＦＭ変調回路３３からのＦＩＦＯ充填状態信号が、５８５６と６１２０バイトの間の充填状態を安定して示すはずである。デジタル／アナログＰＬＬ３４のアナログＰＬＬ入力周波数が１００と１４０ＭＨｚの間になり、ＥＦＭ変調回路３３のＦＩＦＯ充填状態が５８５６と６１２０バイトの間になると、図２のストリーミングコントローラ２０は、音声の不連続性を生じずに音声データをストリームすることができる。例示的な実施例によると、ストリーミングコントローラ２０のコントローラ２４は、ストリーミングコントローラ２０とエンコーダ３０を接続するインターＩＣ（Ｉ２Ｃ：ｉｎｔｅｒ−ＩＣ）バスのような双方向バスを介してデジタル／アナログＰＬＬ３４のアナログＰＬＬ入力周波数とＥＦＭ変調回路３３のＦＩＦＯ充填状態の値を読み取ることにより、その周波数と充填状態が前述の所定の範囲内である時を検出する。
【００１９】
エンコーダ３０の前述の周波数と充填状態の状況が検出されると、ストリーミングコントローラ２０のコントローラ２４により、ＥＦＭエンコードのためにオーディオデータがＰＣ１０からエンコーダ３０にストリーミングされることが可能になる。次に、エンコーダ３０のＥＦＭ変調回路３３は、アンテナ５０を介して受信装置（図示なし）（Ｔｈｏｍｓｏｎ  Ｉｎｃにより製造されているＬｙｒａオーディオプレイヤ等）に無線伝送するため、ＥＦＭエンコードされたデータをＲＦ伝送回路４０に提供する。
【００２０】
本発明の発明概念をより良く理解することを促進するために、より具体的な例が次に提供される。図４を参照すると、本発明の例示的な実施例によるステップを示したフローチャート４００が示されている。例示と説明のため、図４のステップは、図１から３のＰＣ１０とストリーミングコントローラ２０とエンコーダ３０に関して記載されている。図４のステップは単に例示的なものであり、決して本発明を限定するためのものではない。
【００２１】
ステップ４０１において、ＰＣ１０はそれを無線送信機１５に接続するバスを初期化する。前述のように、このバスは例えば技術的に周知のＵＳＢを表してもよい。ステップ４０２において、ストリーミングコントローラ２０のコントローラ２４は、初期化信号を提供することにより、周波数合成器２６とクロック分割回路２７を初期化する。ステップ４０３において、コントローラは、イネーブル信号を提供することにより、シリアルインタフェースエンジンをイネーブルにする。ステップ４０４において、コントローラ２４は、初期化信号を提供することにより、コーデックポート２２を初期化する。
【００２２】
ステップ４０５において、コントローラ２４は、ＳＯＦキャプチャ・カウンタ２３により割込まれるようにそれ自体を構成することにより、ＳＯＦ割込みをイネーブルにする。前述のように、ＳＯＦキャプチャ・カウンタ２３は、ＵＳＢフレーム毎の２２．５７９２ＭＨｚのクロックイベントの数をカウントし、シリアルインタフェースエンジン２１を介してＰＣ１０から提供される前述のＳＯＦ信号に基づいて、１ミリ秒毎に対応するカウント値でコントローラ２４に割込む。ステップ４０６において、コントローラ２４は、ストリーミングコントローラ２０とエンコーダ３０を接続するＩ２Ｃバスを介してデジタル／アナログＰＬＬ３４に初期化信号を提供することにより、エンコーダ３０のＥＦＭクロック生成器３２を初期化する。
【００２３】
ステップ４０７において、コントローラ２４は、Ｉ２Ｃバスを介してデジタル／アナログＰＬＬ３４からアナログＰＬＬ入力周波数を読み取る。ステップ４０８において、コントローラ２４は、ステップ４０７で読み取られたアナログＰＬＬ入力周波数が所定の範囲内であるか否かを決定する。前述のように、デジタル／アナログＰＬＬ３４のアナログＰＬＬ入力周波数は、本発明の例示的な実施例によると、それが１００と１４０ＭＨｚの間のときに所定の範囲内になる。ステップ４０８での決定が否定的である場合には、処理フローはステップ４０７にループバックし、コントローラ２４がＩ２Ｃバスを介してデジタル／アナログＰＬＬ３４からアナログＰＬＬ入力周波数を再度読み取る。このように、デジタル／アナログＰＬＬ３４のアナログＰＬＬ入力周波数が所定の範囲内であることをコントローラ２４が決定するまで、ステップ４０７と４０８が繰り返される。アナログＰＬＬ入力周波数が所定の範囲内になると、処理フローがステップ４０９に進む。
【００２４】
ステップ４０９において、コントローラ２４は、Ｉ２Ｃバスを介してＥＦＭ変調回路３３からＦＩＦＯ充填状態を読み取る。ステップ４１０において、コントローラ２４は、ステップ４０９で読み取られたＦＩＦＯ充填状態が所定の範囲内であるか否かを決定する。前述のように、ＥＦＭ変調回路３３のＦＩＦＯ充填状態は、本発明の例示的な実施例によると、それが５８５６と６１２０バイトの間のときに所定の範囲内になる。ステップ４１０での決定が否定的である場合には、処理フローはステップ４０９にループバックし、コントローラ２４がＩ２Ｃバスを介してＥＦＭ変調回路３３からＦＩＦＯ充填状態を再度読み取る。このように、ＥＦＭ変調回路３３のＦＩＦＯ充填状態が所定の範囲内であることをコントローラ２４が決定するまで、ステップ４０９と４１０が繰り返される。ＦＩＦＯ充填状態が所定の範囲内になると、処理フローがステップ４１１に進み、コントローラ２４がイネーブル信号を提供することにより、ＲＦ伝送回路をイネーブルにする。
【００２５】
図４のステップ４０１から４１１が実行された後に、受信装置（図示なし）（Ｔｈｏｍｓｏｎにより製造されているＬｙｒａオーディオプレイヤ等）へのエンコード及び無線伝送のために、音声データのようなデータは、ＰＣ１０から無線送信機１５に不連続性を生じずに同期してストリームされ得る。図４において、ストリーミングコントローラ２０のコントローラ２４は、ステップ４０４でコーデックポート２２を初期化した後で、且つステップ４０６でＥＦＭクロック生成器３２を初期化する前に、ステップ４０５でＳＯＦ割込みをイネーブルにすることに留意すべきである。この例示的な方法は、ＰＬＬロックが段階的に生じることを可能にする。特に、ＢＣＬＫ信号とＷＣＬＫ信号は、ストリーミングコントローラ２０のコントローラ２４のソフトウェアＰＬＬでＰＣ１０からのＳＯＦ信号に最初に同期する。次に、エンコーダ３０のデジタル／アナログＰＬＬ３４が入力ＷＣＬＫ信号に対してロックされる。このように、ＥＦＭ変調回路３３は、デジタル／アナログＰＬＬ３４からの４．３２１８ＭＨｚのクロック信号によりクロック化されるため、ＰＣ１０からストリーミングコントローラ２０への入力データレートと、エンコーダ３０からの出力ＥＦＭエンコードデータレートが同期し、ＥＦＭ変調回路３３のＦＩＦＯ充填状態が安定化する。
【００２６】
以下の表１は、図４のステップを実施するために使用され得る“Ｃ”のソースコードを提供する。特に、このコードはストリーミングコントローラ２０のコントローラ２４で実行され得る。
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
／＊  ＵＳＢシリアルインタフェースエンジンとコーデックポートを初期化する  ＊／
ｄｅｖＲｏｍＦｕｎｃｔｉｏｎ（ＲＯＭ＿ＥＮＧ＿ＵＳＢ＿ＩＮＩＴ）；
／＊  コーデックポートの初期化を待機する  ＊／
ｗｈｉｌｅ（Ｃｏｄｅｃｌｎｉｔｅｄ＝＝０）；
／＊  ＵＳＢのＳＯＦ割込みをイネーブルにする  ＊／
ＵＳＢＩＭＳＫ  Ｉ＝０Ｘ１０；
／＊  ＡＣＧの更新を待機する  ＊／
ｄｅｌａｙ（（ＳＯＦＴＰＬＬ＿ＵＰＤＡＴＥ＿ＰＥＲＩＯＤ＋１）＊４）；
／＊  ＳＡＡ７３９２エンコーダが初期化するまで待機する  ＊／
ｗｈｉｌｅ（０  ＞  ＝  （ｅｒｒｏｒ＿ｃｏｄｅ＝Ｓｔａｒｔｕｐ＿Ｅｎｃｏｄｅｒ（）））
｛
／＊  エラー  ＊／  
Ｐａｎｉｃ（ｅｒｒｏｒ＿ｃｏｄｅ）；
／＊  ＳＡＡ７３９２エンコーダをリセットする  ＊／
ＣｏｌｄＲｅｓｅｔＣｏｄｅｃ（）；
｝
／＊  Ｉ／Ｏを初期化する  ＊／
ｒｆ＿ｃｔｒｌ＿ｇｐｉｏ＿ｉｎｉｔ（）；
／＊  有効なロータリーダイヤル（ｒｏｔａｒｙ  ｄｉａｌ）を読み取る  ＊／
ＩｎｉｔＡｐｐＴｉｍｅｒ（ＲＯＴＡＲＹ＿ＳＷＩＴＣＨ＿ＴＩＭＥＲ，０）；
ｒｏｔｓｗ＝Ｐ１＆０ｘ７０；
ｗｈｉｌｅ（！ＲｅａｄＲｏｔａｒｙＳｗｉｔｃｈ（ｒｏｔｓｗ））ｒｏｔｓｗ＝Ｐ１＆０ｘ７０；
／＊  所望のチャネル周波数にホップする  ＊／
ｒｆ＿ｃｔｒｌ＿ｓｙｎｔｈｅｓｉｚｅｒ（ｒｏｔｓｗ）；
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
表１
ここに記載したように、本発明は、ＰＬＬの段階的ロックを通じて無線音声送信機のような装置にデータ同期化を達成する技術を提供する。本発明の例示的な実施例が無線音声送信機を参照して記載されたが、本発明の原理は、その他の装置（映像信号を送信する装置や、音声及び／又は映像信号を受信する装置等（これらに限定されない））でデータ同期化を提供するためにも使用され得る。
【００２７】
この発明は好ましい設計を有するものとして記載されているが、この開示の要旨と範囲内で、この発明は更に変更され得る。したがって、この出願は、その一般原理を使用する本発明の如何なる変更、用途、又は適用をもカバーすることを意図する。更に、この出願は、本発明が属しており特許請求の範囲内にある技術的に既知又は慣習の実施内に入るような本発明からのそのような逸脱をカバーすることを意図する。
【図面の簡単な説明】
【００２８】
【図１】本発明を実装するのに適した例示的な環境のブロック図である。
【図２】本発明の例示的な実施例による図１のコントローラの更なる詳細を示したブロック図である。
【図３】本発明の例示的な実施例による図１のエンコーダの更なる詳細を示したブロック図である。
【図４】本発明の例示的な実施例によるステップを示したフローチャートである。
【図１】
2005538581.tif 000003
【図２】
2005538581.tif 000004
【図３】
2005538581.tif 000005
【図４】
2005538581.tif 000006
【手続補正書】
【提出日】平成16年7月23日(2004.7.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリアルデータソースと、
前記シリアルデータソースからのデータをエンコードし、第１の位相ロックループを有するエンコード手段と、
クロック信号を生成する際に使用する基準信号を提供し、前記エンコード手段に前記クロック信号を提供するために、前記シリアルデータソースと前記エンコード手段との間に結合された第２の位相ロックループを有する制御手段と
を有する装置であって、
前記装置内で前記シリアルデータソースからのデータを同期させるために、前記第１の位相ロックループが前記クロック信号をロックするように適合された装置。
【請求項２】
請求項１に記載の装置であって、
前記エンコードデータの無線伝送を可能にする手段を更に有する装置。
【請求項３】
請求項１に記載の装置であって、
前記エンコードデータが音声データを有する装置。
【請求項４】
請求項１に記載の装置であって、
前記エンコードデータが映像データを有する装置。
【請求項５】
請求項１に記載の装置であって、
前記装置が送信機である装置。
【請求項６】
データ同期化を提供する方法であって、
シリアルデータを受信し、
コントローラを使用して、前記シリアルデータに応じてクロック信号を生成し、
位相ロックループを使用して、前記クロック信号の受領に応じてクロック信号を生成し、
前記クロック信号を使用して、前記装置内で前記シリアルデータソースからのデータを同期化させることを有する方法。
【請求項７】
請求項６に記載の方法であって、
前記生成された周波数に応じてエンコードデータを生成し、
前記エンコードデータの無線伝送を可能にすることを更に有する方法。
【請求項８】
請求項７に記載の方法であって、
前記エンコードデータが音声データを有する方法。
【請求項９】
請求項７に記載の方法であって、
前記エンコードデータが映像データを有する方法。
【請求項１０】
請求項６に記載の方法であって、
前記クロック信号が、前記シリアルデータに含まれるフレーム開始に応じて生成される方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
このような装置におけるデータ同期化の問題は、多様な要因に原因があることがある。例えば、特定の装置では、装置がデータを受信するレートと、装置がデータを送信するレートとの間のデータレートの不一致は、データ同期化の問題を引き起こすことがある。このようなデータ同期化の問題は、例えば、装置の特定のデータレジスタが所定のデータ充填状態を安定して維持できないときに明白になることがある。そのようなデータレートの不一致が生じると、前述のデータの不連続性が断続的に生じ、それによってユーザの聴音及び／又は視聴経験に悪影響を及ぼすことがある。米国公開済特許出願第２００２／００３０５１８Ａ１は、クロック信号を、異なるクロックレートを有する第２のクロック信号に変換するクロック信号装置を開示する。米国公開済特許出願第２００２／００３０５１８Ａ１は、プロテクトのない光ネットワーク間のインタフェースで使用することを対象としており、装置内のデータ同期化と関係がない。


【国際調査報告】
2005538581.tif 000007
2005538581.tif 000008