(57)【要約】テレビジョン受像機で表示するために衛星放送を受信するために使われるインテグレイテッド・レシーバ・デコーダとして知られるセットトップボックスのクラスのハッキングは、フラッシュメモリの再プログラミング・イネーブル・ピンに接続して使用することにより防止される。もし、ユーザが、著作権侵害者により無料のサービスを得るために、フラッシュメモリのブートセクタを再プログラムしようとすると、セットトップボックスは破損される。本発明は、許可されていない再プログラミングによりハッキングを行うことに対して対抗するインテグレイテッド・レシーバ・デコーダの設計と製造に関連する。
2005521145.tif 000002
【特許請求の範囲】
【請求項１】
リセットライン（２５）を有するマイクロプロセッサ（１４）と、
リセット信号を発生するためのリセットライン（２７）を有するリセット回路（１５）と、
実行可能なコードを貯えるためのプログラム可能なメモリであって、前記プログラム可能なメモリを再プログラムするためのプログラミング・イネーブル・ピン（＿ＲＰ（ＲＰの前に付した＿は、ＲＰの論理否定を表す。））を有するプログラム可能なメモリ（１２）と、
前記プログラミング・イネーブル・ピン（＿ＲＰ）を前記マイクロプロセッサ（１４）のリセットライン（２５）と前記リセット回路（１５）のリセットライン（２７）に接続するための接続手段と、から成り、
フラッシュメモリを再プログラムしようとして、前記プログラミング・イネーブル・ピンにプログラミング電圧が供給されると、前記マイクロプロセッサ（１４）と前記リセット回路（１５）が破壊される、セットトップボックスで使用される回路基板。
【請求項２】
前記接続手段が、抵抗またはジャンパ（１０）から成る、請求項１記載の回路基板。
【請求項３】
プログラミング電圧がプログラミング・イネーブル・ピン（＿ＲＰ）に供給されるとき、マイクロプロセッサ（１４）に破壊が引き起こされるように、前記抵抗またはジャンパ（１０）が十分に低い値である、請求項２記載の回路基板。
【請求項４】
前記抵抗またはジャンパが、０．２５ワットで１００オームより小さい抵抗である、請求項２記載の回路基板。
【請求項５】
前記プログラミング電圧が１２ボルトである、請求項４記載の回路基板。
【請求項６】
前記プログラム可能なメモリがフラッシュメモリである、請求項１記載の回路基板。
【請求項７】
請求項１記載の回路基板を含み、テレビジョン放送信号を受信し、テレビジョン・セットに表示するために選択された信号をデコードするセットトップボックス。
【請求項８】
放送サービス・プロバイダーからの衛星放送を受信し、テレビジョン受像機に表示するためにテレビ番組をデコードし、衛星放送プロバイダーにより許可されたテレビ番組だけを表示するように適合化されたインテグレイテッド・レシーバ・デコーダとして機能するように適応化された、請求項７記載のセットトップボックス。
【請求項９】
プログラミング・イネーブル・ピン（＿ＲＰ）が、第２の抵抗（３０）を介して接地されている、請求項１記載の回路基板。
【請求項１０】
前記第２の抵抗（３０）が、０．１ワットで４キロオーム以上の抵抗である、請求項９記載の回路基板。
【請求項１１】
前記プログラム可能なメモリ（１２）が、ブートセクタを有し、前記実行可能なコードがブートセクタに貯えられている、請求項１記載の回路基板。
【請求項１２】
製造後、セットトップボックスを許可されることなく再プログラミングすることを防止する方法であって、前記セットトップボックスは、プログラミング・イネーブル・ピン（＿ＲＰ）を有するプログラム可能なメモリ（１２）と、リセットライン（２５）を有するマイクロプロセッサ（１４）と、リセットライン（２７）を有するリセット回路（１５）を含んでおり、
（ａ）前記プログラミング・イネーブル・ピン（＿ＲＰ）にプログラミング電圧を供給するステップと、
（ｂ）前記プログラム可能なメモリ（１２）をプログラミングするステップと、
（ｃ）前記プログラミング・イネーブル・ピン（＿ＲＰ）を前記リセットライン（２５，２７）に接続するステップとから成り、
前記フラッシュメモリ（１２）を再プログラムしようとして、前記プログラミング・イネーブル・ピン（＿ＲＰ）にプログラミング電圧を供給すると、前記マイクロプロセッサ（１２）が破損される、前記方法。
【請求項１３】
ステップ（ａ）の前に、前記プログラム可能なフラッシュメモリを回路基板にインストールするステップと、ステップ（ｃ）後の前記回路基板をはんだ付けるステップとを更に含む、請求項１２記載の方法。
【請求項１４】
ステップ（ｃ）が、前記プログラミング・イネーブル・ピン（＿ＲＰ）と前記リセットライン（２５，２７）の間に、抵抗またはジャンパ（１０）をインストールすることを含む、請求項１２記載の方法。
【請求項１５】
ステップ（ａ）の前に、
（ｄ）回路基板にはんだペーストを供給するステップと、
（ｅ）前記マイクロプロセッサ（１４）と、前記プログラム可能なメモリ（１２）と、前記リセット回路（１５）を前記回路基板上に配置するステップと、
（ｆ）はんだペーストを再び流すステップとを更に含む、請求項１２記載の方法。
【請求項１６】
ステップ（ｃ）の後に、
フラッシュメモリ（１２）のプログラミング・イネーブル・ピン（＿ＲＰ）を接続するために、抵抗またはジャンパ（１０）、前記リセット回路（１５）の前記リセットライン（２７）、前記マイクロプロセッサ（１２）の前記リセットライン（２５）を挿入するステップを更に含む、請求項１５記載の方法。
【請求項１７】
前記抵抗またはジャンパ（１０）の上にハードウエア構成要素を配置するステップを更に含み、以って前記回路基板が製造された後、前記抵抗またはジャンパ（１０）へのアクセスを禁止する、請求項１６記載の方法。
【請求項１８】
前記ハードウエア構成要素がスマートカード・コネクタである、請求項１７記載の方法。  
【請求項１９】
前記プログラム可能なメモリ（１２）をプログラミングした後、コードを有効化するステップを更に含む、請求項１６記載の方法。
【請求項２０】
前記プログラム可能なメモリが、ブートセクタを有するフラッシュメモリである、請求項１６記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インテグレイテッド・レシーバ・レコーダを使用する衛星テレビジョン放送の分野に関し、インテグレイテッド・レシーバ・レコーダはセットトップボックス形式のものであり、特に、インテグレイテッド・レシーバ・レコーダを再プログラムし、以って、著作権侵害により無料のサービスを得ようとするハッキングを防止することに関する。本発明は、許可されていない再プログラミングによるハッキングを困難にするインテグレイテッド・レシーバ・レコーダの設計と製造に関する。
【背景技術】
【０００２】
セットトップボックスは、テレフォン、ＩＳＤＮ，光ファイバ、またはケーブルのような通信チャネルに接続される１つまたはそれ以上の入力を有する、従来のテレビジョン受像機に出力を発生するように設計された電子的装置である。通常、セットトップボックスは、ソフトウエアを実行して、ユーザが何らかの方法でＴＶに示されるプログラム（番組）と、対話することができるようにする。インテグレイテッド・レシーバ・レコーダは、しばしばＭＰＥＧ−２形式で入ってくるトランスポート・ストリームを受信して、デコードし、テレビジョン受像機上にユーザに対して出力を見せる働きをする。ユーザは、リモコンによりＴＶおよびセットトップボックスと対話する。
【０００３】
インテグレイテッド・レシーバ・レコーダは、ケーブルを介して衛星放送受信アンテナに接続される。多くのチャンネルが衛星放送受信アンテナにより受信されるが、インテグレイテッド・レシーバ・レコーダは、ユーザが予約をして、支払いを行ったチャンネルだけをデコードするようにプログラムされている。
【０００４】
ＤｉｒｅｃＴＶ、ＤＩＳＨ  Ｎｅｔｗｏｒｋ（Ｅｃｈｏｓｔａｒにより所有されている）のような直接衛星放送によるテレビジョン・サービスは、テレビやラジオの番組を受信するためにインテグレイテッド・レシーバ・レコーダを購入したり、リースし、また選択された種々のチャンネルを受信するために、月毎に受信料を支払う消費者に対してテレビやラジオの番組を衛星により放送する。直接衛星放送会社は、“ペイパービュー（Ｐａｙ  Ｐｅｒ  Ｖｉｅｗ：ＰＰＶ）としてよく知られている特別な番組、この場合、受信契約者は個別に注文しなければならず、一回限りの視聴料も課金されるのと同様に、非常に幅広い、且つ極めて種類の多いチャンネルを種々のレベルの料金で提供する。
【０００５】
適当な視聴料を支払わないで、直接衛星放送サービスを受けようとする、ハッカーまたは著作権侵害者として知られる人達が居ることはよく知られている。彼らは、放送局や直接衛星放送会社が投資した利益を盗むものであり、また、結局は、芸術家の創造的な仕事に対する使用料を盗用するものである。何故なら、この種の使用料は、特定の放送を視聴する視聴者の数によく依存するからである。直接衛星放送会社は、広範囲の電子的対抗手段を試みてみたが、各々の電子的対抗手段に対して、ハッカーおよび著作権侵害者の共同体の人々は、電子的対抗手段を打ち勝つ方法および装置（侵入して悪さをする）を開発し、ペイパービュー放送だけでなく、プレミアム・チャンネルを含む、無料の衛星放送を手に入れ続けてきた。技術的にそのように行いたいと思うハッカー達に対して、各電子的対抗手段は、回路設計を行ったり、電子的対抗手段を設計する技術者達よりも賢いものであることをハッカーの共同体において証明するために、解決されなければならない興味あるソフトウエアまたはハードウエアの問題を与える。他のハッカー達に対しては、反体制の見方あるいは労せずに得する利益を目的としている。
【０００６】
直接衛星放送のハッキングの多くは、フラッシュメモリ・チップのプログラミング・イネーブル・ピン（例えば、ＳＴＭ２９Ｗ３２０中の＿ＲＰ（ＲＰの前に付した＿は、ＲＰの論理否定を表す。）ピン）に電圧を供給し、それからＴＳＯＰ（Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）から読み出し、書き込むためにＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ、ＩＥＥＥ１１４９．１）を使用し、フラッシュメモリのブートセクタを再プログラミングすることを含む。
【０００７】
インテグレイテッド・レシーバ・レコーダに対してハッキング問題に対する解決策を与えることが本発明の目的である。
【０００８】
ブートセクタの再プログラミングを防止するために、ハードウエア・ロックを与えることが更なる目的である。
【発明の開示】
【０００９】
本発明のこれらの目的、および他の目的は、以下の説明および図面から明らかとなり、消費者によりブートセクタを再プログラムしょうとする試みは、インテグレイテッド・レシーバ・デコーダへの破損に終るように、フラッシュメモリのブートセクタを永久的にロッキングすることから成るインテグレイテッド・レシーバ・デコーダの製造方法に１つの特徴を有する本発明に向けられている。
【００１０】
もう１つの特徴として、本発明は、ブートセクタを持った電子的に消去可能で且つ再プログラム可能なフラッシュメモリを具えたマイクロプロセッサから成り、インテグレイテッド・レシーバ・デコーダの製造後ブートセクタの再プログラミングを防止するために、マイクロプロセッサは、プログラムされ、その後ジャンパ・ワイヤまたは抵抗によりマイクロプロセッサのリセットラインに接続される。
【００１１】
本発明のもう１つの特徴は、セットトップボックスに使われる回路基板にあり、この回路基板は、ハードウエア構成要素を含んでおり、この構成要素は、メモリを再プログラムしようとして、許可されていない試みにおいて、プログラム可能なメモリのプログラミング・イネーブル・ピンに供給される電圧が、マイクロプロセッサとリセット回路のリセットラインに供給されるようにして、以ってこれらのリセットラインを破損させることにより、プログラム可能なメモリのブートセクタの許可されていない再プログラミングを防止するものである。この回路基板は、リセットライン、リセット信号を発生するためのリセットラインを有するリセット回路、プログラム可能なメモリ、望ましくはフラッシュメモリ、ブートセクタとリセット−パワー・タウン・ピン（＿ＲＰ（ＲＰの前に付した＿は、ＲＰの論理否定を表す。））を有する、マイクロプロセッサから成る。本発明によると、＿ＲＰピンは、マイクロプロセッサとリセット回路のリセットラインに、好ましくは抵抗またはジャンパ・ワイヤで接続される。この抵抗は、プログラミング電圧が、典型的には１２ボルトであるが、プログラミング・イネーブル・ピンすなわち＿ＲＰ（ＲＰの前に付した＿は、ＲＰの論理否定を表す。）に供給されるとき、この電圧がマイクロプロセッサとリセット回路を破損し、以ってセットトップボックスを使えないものにしてしまうほど十分に低い値でなければならない。
【００１２】
予約支払いが済んでいたり、衛星放送会社が復号して視ることを許可した番組をユーザが受信して視聴することが許されるように、インテグレイテッド・レシーバ・デコーダが一般に受信したとき機能するセットトップボックスは、予約情報でプログラムされているスマートカードとして知られているカードにアクセスする。このスマートカードのホルダーは、通常回路基板にはんだ付けされ、本発明の場合、抵抗またはジャンパの上端のボードにはんだ付けされることが望ましく、ボードが製造された後で、抵抗またはジャンパが配置されている回路基板の部分への物理的なアクセスを防止したり、禁止したりする。
【００１３】
回路基板を製造する好ましい方法は、（ａ）回路基板にはんだペーストを当てるステップと、（ｂ）リセットラインと、ブートセクタとリセット−パワー・ダウン・ピン（＿ＲＰ（ＲＰの前に付した＿は、ＲＰの論理否定を表す。）ピン）を有するプログラム可能なメモリと、回路基板上にリセットラインを有するリセット・チップとを配置するステップと、（ｃ）はんだペーストを逆流させるステップと、（ｄ）プログラム可能なメモリをプログラミングするステップと、（ｅ）ブートセクタをロックするステップと、（ｆ）フラッシュの＿ＲＰピンを、リセット・チップのリセットラインとマイクロプロセッサのリセットラインに接続するために、ジャンパ・ワイヤまたは抵抗を挿入するステップとから成る。プログラム可能なメモリをプログラミングした後、コードを有効化することが望ましい．プログラム可能なメモリの各ステップのプログラミングは、通常プログラム・イネーブル電圧を＿ＲＰピンに最初に与えることを含む。
【発明を実施するための最良の形態】
【００１４】
本発明を実施するためには多くの種々の方法があるが、１つの特定の実施例について詳細に説明する。
【００１５】
図１は、或る構成要素と、幾つかの構成要素を有する回路基板とそれらを接続するための銅トレースのワイヤ接続の略図を示したものである．モデルＳＴ２４１２８  ８−ｐｉｎのＥＥＰＲＯＭ２１（Ｅ２Ｐｒｏｍとしても知られる）は、クロックラインとデータラインを持っており、実際２本のワイヤは、ＩＩＣバス１８（Ｉ２Ｃバスとしても知られる）であり、モデルＳＴ  ＤＸＸ５５１８マルチパーポス・プロセッサ１４に接続される。
【００１６】
プロセッサ１４は、アドレス・バス１９とデータ・バス２０を持っており、これらは回路基板上の銅トレースを介してＳＴ  Ｍ２９Ｗ３２０  ４８ピンＴＳＯＰフラッシュメモリ１２に接続される。
【００１７】
フラッシュメモリ１２は、＿ＲＰ（ＲＰの前に付した＿は、ＲＰの論理否定を表す。）ピン２２（ＳＴ  Ｍ２９Ｗ３２０におけるピン＃１２）を有し、それに対してフラッシュメモリ１２を再プログラムするために１２ボルト（プログラミング電圧）が供給される。＿ＲＰピンは、プログラミング・イネーブル・ピンとしても知られている。＿ＲＰピンは、他の２つのレベルを大地と＋５ボルトに保ち、フラッシュメモリをリセットするために使われる。＿ＲＰピンが大地レベルに保持されているとき、フラッシュメモリ１２は、読み出しまたは書き込みのためにアクセスすることができない。他の型式のフラッシュメモリの場合、プログラミング・イネーブル・ピンは＿ＲＰピンでないかも知れない。例えば、ＩＮＴＥＬ（登録商標）２８Ｆ３２０Ｃ３のＶｐｐピンは、プログラミング・イネーブル・ピンと考えることができる。
【００１８】
フラッシュメモリがプログラムされた後、４７オーム、０．２５ワットの抵抗１０が孔１６と１７の間に取り付けられる。孔１６は、フラッシュメモリの＿ＲＰ（ＲＰの前に付した＿は、ＲＰの論理否定を表す。）ピン２２に対して銅トレース２３を有し、孔１７は、銅トレース２４を有し、ピン２５（＃１２４）でプロセッサ１４と接続し、ピン２７（＃６）でリセットＩＣ１５に通じるトレース２６に接続する。
【００１９】
銅トレース２３は、抵抗３０を介して接続される。この抵抗３０は、１０ｋオーム、０．１ワットの抵抗である。抵抗３０の抵抗値は、プログラミング電圧が＿ＲＰピン２２に供給されたとき、燃えない限り４ｋオーム〜２２ｋオームの範囲のものでよい。
【００２０】
リセットＩＣ１５は、８ピンの集積回路であって、モデルＭ５１９５７Ｂでよい。ピン２７（＃６）は、リセットＩＣ１５のリセットラインである。
【００２１】
半導体チップを回路基板上のソケットに挿入する適当な製造方法は、生の基板、スクリーンはんだペースト、ロード・チップ部分および集積回路で開始し、オーブン内ではんだを逆流させ、はんだを溶かし、上端の集積回路の検査を行い（ＩＣＴ）フラッシュメモリが回路基板上にある間にフラッシュ・プログラミングを実行し、軸の構成要素、例えばリード線のついた構成要素、フラッシュメモリのプログラミング・イネーブル・ピン２２、マイクロプロセッサ１４のリセットライン、リセットＩＣ１５のリセットピン２７（ピン＃６）に接続される特定の抵抗１０を含む軸の成分を挿入し、ウエーブ・ソルダ・ステップ、ボトム・サイドＩＣＴを実行し、ＡＴＥテスト、機器構体、最終テスト、パックをして回路基板を製造する。もちろん、回路基板に接続される前に、フラッシュメモリ１２はプログラムすることもできる。
【００２２】
通常行われているように、フラッシュ・プログラミング用のソフトウエア・コードは、それをフラッシュメモリに記憶する前に有効化される。ブーツ・ローダーは、有効化し、フラッシュメモリに記憶された応用コードを開始させるためのプログラムである。もし、この応用コードが、壊れると、別の応用コードのコピーが得られるように、ブート・ローダーが再生コードを開始させる。ブート・ローダー中の有効化処理が安全であるならば、ソフトウエアの残りの部分も安全であると考えられる。
【００２３】
ジャンパが抵抗の代りに用いられると、それは孔１６と１７との間のワイヤにすぎない。
【００２４】
好ましい実施例において、図示されていない、スマート・カード・コネクタは、抵抗またはジャンパ・ワイヤへのアクセスを防止するために、抵抗またはジャンパ・ワイヤを具えた回路基板の部分の上部ははんだ付けされる。
【００２５】
インテグレイテッド・レシーバ・デコーダが許可されていない第三者により、ソフトウエア・コードを再プログラムされることから保護するために、フラッシュメモリのブート・セクタは、＿ＲＰ（ＲＰの前に付した＿は、ＲＰの論理否定を表す。）ピン２２へプログラミング電圧を供給することをできなくすることにより、ハード的にロックする必要がある。ブートセクタをロックするように例示したが、他のセクタを保護することも同様にできる。
【００２６】
本発明によると、新しい回路設計とその製造方法が提供される。本発明に関連したプログラミング方法は、リフローおよびトップサイドＩＣＴ（Ｉｎ  Ｃｉｒｃｕｉｔ  Ｔｅｓｔ）およびフラッシュ・プログラミングの後、＿ＲＰピンと直列に挿入されるジャンパまたは低い抵抗値（この抵抗は、プログラミング電圧がプログラミング電圧が供給されると、破損させてしまう程低い値でなければならない）を必要とする。抵抗の両端間の１２ボルトの電圧が燃えて駄目になるような、十分に低い電力定格の任意の抵抗を使うことができ、例えば、０．２５ワットで２５オームの抵抗のものでも良いし、０．２５ワットで１００オームより小さい抵抗のものでも良い。低いワット数の定格の抵抗の場合、１００オームの抵抗値より大きい抵抗を使うこともできる。本発明による方法は、回路基板上に抵抗またはジャンパを付け加える前に、プログラミングを行って、フラッシュメモリのブートセクタをロックすることから成る。一旦、抵抗またはジャンパが付け加えられ、必要な電圧（例えば、１２ボルト）が＿ＲＰ（ＲＰの前に付した＿は、ＲＰの論理否定を表す。）ピンに供給されると、リセットライン上の構成要素は破損され、インテグレイテッド・レシーバ・デコーダシステムは動作しなくなる。
【００２７】
ハッカーが孔１６と１７の間の接続線を切ることは出来そうにないことである。たとえ、ハッカーが孔１６と１７の間の接続線を切ることができたとしても、ハッカーはフラッシュメモリ１２を再プログラムすることができないであろう。何故なら、＿ＲＰ（ＲＰの前に付した＿は、ＲＰの論理否定を表す。）ピン２２が抵抗３０を介して接地されており、フラッシュメモリ１２は、読み出しおよび書き込みに対してアクセスすることができないからである。
【００２８】
この新しい回路設計およびプログラミング方法により、基板上に配置されるチップに先立って、オフ−ライン・プログラミング処理とは全く異なって、プログラミングを基板上のフラッシュ・チップと一緒に発生させる。従って、このプログラミング方法は、より効果のよい製品フローを与え、望ましくない物理的な損傷（フラッシュメモリのチップのピンを典ける場合のような）をほとんど与えない。何故なら、プログラミングは、回路基板上のフラッシュメモリのチップを物理的に実装した後に起こるからである。ここに開示した新しい回路設計およびプログラミング方法は、工場における処理量と労力をも低減させる。
【００２９】
本発明の本質を説明するために、ここに開示して説明した詳細な点の多くの追加の変更、材料、各ステップ、各部品の構成の種々の変更は、本発明の原理、精神、特許請求の範囲内で当業者により種々行われるだろう。
【図面の簡単な説明】
【００３０】
【図１】図１は、本発明を具体化する構成要素を示すインテグレイテッド・レシーバ・デコーダの簡単化された線図である。
【図１】
2005521145.tif 000003
【国際調査報告】
2005521145.tif 000004