(57)【要約】  ソフトスイッチング多出力フライバックコンバータは、出力サイクルのシーケンスの制御を提供する。複数の出力回路（５１１、５１３）のそれぞれは、出力サイクルのシーケンスの柔軟な再構成を提供する双方向スイッチ（Ｓ１、Ｓ２）を含む。更に、この新規な回路は、個々の出力、又は該出力の任意の組み合わせのそれぞれが、独立して「オフ」にされ（即ち前記サイクルのシーケンスから除去され）、必要に応じて後の時間において再導入される（即ち再び「オン」にされる）ことを可能とする。
2005509395.tif 000002
【特許請求の範囲】
【請求項１】
１次側及び２次側を持つ多出力フライバックコンバータであって、
少なくとも１次巻線及び２次巻線を持つ電源変圧器と、
１次側スイッチを含み、入力ＤＣ電圧を前記電源変圧器の１次巻線に結合させるために前記１次巻線に結合された、前記１次側の入力回路と、
前記電源変圧器の２次巻線に結合され、複数の２次側の双方向スイッチを有する、前記２次側の複数の出力回路とを有し、前記複数の出力回路のそれぞれは、前記電源変圧器の２次巻線と関連する出力負荷との間のいずれもの方向に電流を導電するか又はブロックするかのいずれかを可能とする前記２次側の双方向スイッチの関連する１つを含み、前記多出力フライバックコンバータは更に、
前記複数の出力回路の出力サイクルのシーケンスを得るために、前記２次側の双方向スイッチの導電期間のシーケンスを決定するように、前記２次側の双方向スイッチを制御する制御器を有する、多出力フライバックコンバータ。
【請求項２】
前記フライバックコンバータはソフトスイッチングフライバックコンバータである、請求項１に記載の多出力フライバックコンバータ。
【請求項３】
前記制御回路は、前記出力サイクルのシーケンスにおいて最も遅く導電性となる前記２次側の双方向スイッチを、前記関連する負荷から前記２次巻線へ向かう電流が前記１次側のスイッチの両端のゼロ電圧又はゼロに近い電圧を得るための値を持つまで導電性に維持するように構成される、請求項２に記載の多出力フライバックコンバータ。
【請求項４】
前記２次側の双方向スイッチは内蔵の逆方向ダイオードを備えたＭＯＳＦＥＴトランジスタである、請求項１に記載の多出力フライバックコンバータ。
【請求項５】
前記２次側の双方向スイッチは、
直列に配置された主電流経路を持つ第１及び第２のスイッチと、
前記第１のスイッチの前記主電流経路の両端に配置された第１のダイオードと、
前記第２のスイッチの前記主電流経路の両端に配置された第２のダイオードと、
を有し、前記第１及び第２のダイオードは逆に極性を与えられる、請求項１に記載の多出力フライバックコンバータ。
【請求項６】
前記制御回路は、前記２次側の双方向スイッチの少なくとも１つをオフにし、これにより前記２次側の双方向スイッチを含む関連する出力回路を、前記出力サイクルのシーケンスから除外するように構成される、請求項１に記載の多出力フライバックコンバータ。
【請求項７】
表示デバイスと、
入力信号を前記表示デバイス上に表示されるべき表示信号へと処理する信号処理回路と、
請求項１に記載の多出力フライバックコンバータと、
を有し、前記信号処理回路及び前記表示デバイスは関連する出力負荷である表示装置。
【請求項８】
１次側及び２次側を持つ多出力フライバックコンバータであって、
少なくとも１次巻線及び２次巻線を持つ電源変圧器と、
１次側スイッチを含み、入力ＤＣ電圧を前記電源変圧器の１次巻線に結合させるために前記１次巻線に結合された、前記１次側の入力回路と、
前記電源変圧器の２次巻線に結合され、複数の２次側の双方向スイッチを有する、前記２次側の複数の出力回路とを有し、前記複数の出力回路のそれぞれは、前記電源変圧器の２次巻線と関連する出力負荷との間のいずれもの方向に電流を導電するか又はブロックするかのいずれかを可能とする前記２次側の双方向スイッチの関連する１つを含む多出力フライバックコンバータにおける、出力サイクルのシーケンスを制御する方法であって、
前記複数の出力回路の出力サイクルのシーケンスを得るために、前記２次側の双方向スイッチの導電期間のシーケンスを決定するように、前記２次側の双方向スイッチを制御するステップを有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多出力フライバックコンバータ、かようなフライバックコンバータを有する表示装置、及び多出力フライバックコンバータにおける出力サイクルのシーケンスを制御する方法に関する。
【背景技術】
【０００２】
従来のフライバック（flyback）スイッチング電源は一般に、変圧器（実際には結合されたインダクタの対）と、一連の電圧パルスにおける電源変圧器の１次巻線の両端の非整流ＤＣ又は整流ＡＣ電圧を交互に結合する１以上の電源スイッチとを含む。これらのパルスは、前記電源変圧器の１以上の２次巻線の両端の一連の電圧パルスに変換され、次いで１以上の出力ＤＣ電圧を供給するために整流されフィルタリングされる。出力電圧又は電圧コンバータの電圧は一般に、電源スイッチがオンである時間の相対的な時間の量（即ちデューティサイクル）を制御することにより調節される。
【０００３】
スイッチング電源の１つの一般的なタイプは、分離されていないバージョンではバックブーストコンバータと呼ばれる、フライバック電力コンバータである。フライバックコンバータは、低電力の多出力の応用における利用のための非常に普及している電源トポロジーである。フライバック電力コンバータは、循環的に電源変圧器にエネルギーを保存し次いで該保存されたエネルギーを負荷にダンプすることにより動作する。保存されるエネルギー及びサイクル毎にダンプされるエネルギーの量を変化させることにより、出力電力が制御され調節されることができる。前記電源変圧器の１次巻線に直列で接続された高出力のスイッチングトランジスタは通常かようなスイッチング機能を提供する。即ち、該電源スイッチのオン時間及びオフ時間は、前記電源変圧器の両端に結合される、又は換言すれば前記電源変圧器によって伝送されるエネルギーの量を制御する。前記電源スイッチがオンのとき、電流は前記電源変圧器の１次巻線を通って流れ、エネルギーは前記変圧器（１次励磁インダクタンス）において保存される。前記電源スイッチがオフのとき、前記保存されたエネルギーは、前記電源変圧器の１以上の２次巻線の外に流れる電流によって２次回路に送出される。２次電流は、前記電源スイッチがオンであり且つ１次電流が流れている時間と同時には、前記電源変圧器中に流れないことに留意されたい。その理由は、従来のフライバック電源コンバータにおいては、前記電源スイッチがオンのとき、２次巻線中の電流の伝導を防ぐために、巻線極性が選択され整流器が前記２次巻線に結合されるからである。
【０００４】
フライバック電力コンバータは、一般により単純であり、減少された数の構成要素を必要とし、単一の電源から利用可能であるべきの複数の調節された出力を可能とするという事実のため、他のスイッチング電力コンバータよりも低出力レベルにおいて有利である。フライバックコンバータのための一般的な応用はＡＣアダプタである。ＡＣアダプタは例えば、交直両用の電源入力用の８５ＶＡＣ乃至２７０ＶＡＣの間で変化し得る、整流ＡＣ電源から電力を得て、２０乃至１００ワットの電力レベルにおいて９ＶＤＣと１８０ＶＤＣとの間の範囲において出力電圧を供給し得る。
【０００５】
フライバックコンバータは一般に２つのモードのうちの１つで動作する。第１のモードは、本分野では良く知られた不連続伝導モード（更にはＤＣＭとも呼ばれる）と呼ばれ、該モードにおいては、変圧器に保存されたエネルギーが次のエネルギーサイクルが開始する前に出力負荷に完全に結合され又は伝送され、一般に次のエネルギー又は駆動サイクルが開始する前にゼロに到達する２次電流に帰着する。動作の第２のモードは連続伝導モード（更にはＣＣＭとも呼ばれる）と呼ばれ、該モードによって、全ての保存された磁気エネルギーが変圧器から解放される前に、及びそれ故前記２次電流がゼロに到達する前に、次のエネルギーサイクルが開始する。不連続伝導モードは連続伝導モードよりもより一般的である。なぜなら、重い又は軽い負荷の条件に対応するために電源スイッチの頻度及び／又はオン時間を変化させることにより出力電圧の調節を維持するために、比較的単純な制御回路が利用されることができるからである。
【０００６】
図１は、ＤＣＭモード又はＣＣＭモードのいずれかで動作し得る従来のフライバックコンバータ１００を示す。先行技術のフライバックコンバータ１００は、１次巻線ｎＰ及び２次巻線ｎＳ１を備える変圧器Ｔを有する。１次側のスイッチＳＭは、１次巻線ｎＰと直接に配置される主電流経路を持つ。入力ＤＶ電圧ＶＳＲＣは、１次巻線ｎＰと１次側のスイッチＳＭとの直列配置に供給される。ダイオードＤ１と平滑キャパシタＣ１との直列配置は、２次巻線ｎＳ１の両端に配置される。負荷Ｒ１は平滑キャパシタＣ１と並列に配置される。点で示されるように、１次巻線ｎＰと２次巻線ｎＳ１とは、１次側のスイッチＳＭが非伝導性のときダイオードＤ１が伝導性であるように極性を与えられる。負荷Ｒ１の両端の出力電圧はＶ１によって示される。１次スイッチＳＭはボディダイオードＤＭを持っても良い。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
先行技術のフライバックコンバータ１００の１つの不利点は、ＣＣＭモードで動作しているとき、フライバックコンバータ１００は、高帯域幅帰還ループを用いて利用されるときに潜在的に不安定な動作を示し得るという点である。即ちコンバータ１００は、高帯域幅帰還ループが利用されるとき、発振に対して影響を受け易い。この回路トポロジーのもう１つの欠点は、ダイオードＤ１がハードスイッチされる点である。即ち、ダイオードＤ１が依然導通しているとき、ＣＣＭモード電流は反転される。
【０００８】
図２は他の従来のフライバックＤＣ−ＤＣコンバータの図である。該コンバータのトポロジーは、ダイオードＤ１がスイッチＳ１によって置き換えられている点を除けば、図１において示されたものと類似する。図２の回路においては、ＭＯＳＦＥＴスイッチＳ１のボディダイオードＢＤ１は、図１の回路のダイオードＤ１と同じ機能を提供する。図２の回路は、スイッチＳ１がオフにされているときは、図１の回路と同じように機能する。しかしながら、スイッチＳ１が「オン」にされるとき、双方向電流が可能となる。即ち、電流は反対の方向（即ち、フィルタキャパシタＣから出て２次巻線ｎＳ１を通る）に流れることができる。
【０００９】
図３は、複数の出力回路３１１及び３１３を持つ他の先行技術のフライバックコンバータ３１０の図である。先行技術のフライバックコンバータ３１０は、変圧器Ｔの１次巻線ｎＰと１次側のスイッチＳＭの主電流経路との直列の配置を有し、該直列の配置は入力ＤＣ電圧ＶＳＲＣを受信する。変圧器Ｔの２次巻線ｎＳ１は、２次側の双方向スイッチＳ１の主電流経路と、２次側の双方向スイッチＳ２の主電流経路との両方に接続される。ダイオードＤ１の陽極は、２次側の双方向スイッチＳ１の静止自由端に接続される。ダイオードＤ２の陽極は、２次側の双方向スイッチＳ２の静止自由端に接続される。平滑キャパシタＣ１は、ダイオードＤ１の陰極と２次巻線ｎＳ１の静止自由端との間に配置される。平滑キャパシタＣ２は、ダイオードＤ２の陰極と２次巻線ｎＳ１の静止自由端との間に配置される。負荷Ｒ１は出力電圧Ｖ１を受信するためにキャパシタＣ１と並列に配置され、負荷Ｒ２は出力電圧Ｖ２を受信するためにキャパシタＣ２と並列に配置される。２次側の双方向スイッチＳ１は、該スイッチの主電流経路中に並列に存在しダイオードＤ１に対して反対に極性を与えられた、内蔵（ボディ）ダイオード（integral diode）ＢＤ１を持つ。２次側の双方向スイッチＳ２は、該スイッチの主電流経路内に並列に存在しダイオードＤ２に対して反対に極性を与えられた内蔵（ボディ）ダイオードＢＤ２を持つ。双方向スイッチＳ１及びＳ２に言及する場合、明言されない限りは、それぞれの主電流経路とボディダイオードＢＤ１及びＢＤ２との並列な配置が意味される。
【００１０】
出力回路３１１及び３１３のそれぞれは、ブロッキングダイオードＤ１及びＤ２、並びに双方向スイッチＳ１及びＳ２を有する。ブロッキングダイオードＤ１及びＤ２は、負荷Ｒ１乃至Ｒ２から２次巻線ｎＳ１に向かう電流をブロックする。双方向スイッチＳ１が「オフ」状態である場合、電流は出力に流れることからブロックされる。それ故、スイッチＳ１の「オン」時間は、回路３１１の出力への電力の流れを制御する。
【００１１】
回路３１０の欠点は、該回路が不連続伝導モードで動作するとき、各サイクルにおいて変圧器Ｔからエネルギーを排出させる必要がある点である。このことは、電流が前記負荷に供給されるスイッチングのサイクル（例えばＳ２）における最後又は最終の出力回路に関連する双方向スイッチが、各スイッチングのサイクルにおいて変圧器Ｔから完全に排出するために十分な長い時間の間「オン」のままである必要がある点において問題となり得る。このことが起こることを保証するため、実際の慣例では、スイッチＳ２がしばしば除去される。
【００１２】
図３ｂは、回路スイッチＳ２を除去した図３ａの回路の図である。上述したように、このことは変圧器Ｔが各スイッチングのサイクルにおいて完全に排出されることを保証する。スイッチＳ２の除去は、出力Ｖ２が専ら１次スイッチＳＭの「オン」時間によって制御されるようにする。
【００１３】
図３ａ及び３ｂは、２つの出力回路を持つ回路を示す。しかしながら、出力回路の数にかかわらず、最後の出力回路の１次側の制御が発生する。各場合において、ＤＣＭモードにおいて前記最後の出力回路は１次スイッチＳＭの「オン」時間によって制御される。前記出力は前記１次スイッチの「オン」時間によって効果的に制御されるが、特定の場合において、前記最後の出力回路における出力回路スイッチを保持することが望ましい場合がある。スイッチを保持することは、同期した整流及び１次のソフトスイッチングの実装を可能とするため、このことは真実である。
【００１４】
図４は、図３ｂの回路トポロジーの変形である、他の先行技術の回路トポロジーの図である。図４の回路は、図３ｂの回路のブロッキングダイオードＤ２の代わりにスイッチＳ２を含む。スイッチＳ２は、ボディダイオードが負荷Ｒ２へ電流を伝導させることを可能とするように極性を与えられる。図４の回路トポロジーは、双方向スイッチＳ２が同期した整流を可能とし、更に１次スイッチＳＭの双方向ソフトスイッチングを可能とする点において、図３ｂのトポロジーに比べて利点を提供する。しかしながら、例となる図４の先行技術のトポロジーが同期した整流及びソフトスイッチングを可能としたとしても、特定の出力（例えば図４における出力Ｖ２）が各エネルギーサイクルにおいて最後に循環させられる必要があるという点において、説明された全ての先行技術の回路に共通する欠点又は制限を共有する。制御又は回路の観点から、この制限は常に望ましくはないであろう。
【００１５】
本発明の目的は、制限なく任意の順番で出力を順に行うことが可能な、改善された多出力電力コンバータを提供することにある。ここで出力を順に行うとは電力が該出力に供給される順序を意味する。
【課題を解決するための手段】
【００１６】
本発明の第１の態様は、請求項１に記載の多出力フライバックコンバータを提供する。本発明の第２の態様は、請求項７に記載の表示装置を提供する。本発明の第３の態様は、請求項８に記載の多出力フライバックコンバータにおける出力サイクルのシーケンスを制御する方法を提供する。有利な実施例は従属請求項において定義される。
【００１７】
本発明の目的は、それぞれが出力サイクルのシーケンスの柔軟な再構成に備える双方向スイッチを持つ多出力回路を含む多出力フライバックコンバータ回路において達成される。前記双方向スイッチは両方の方向において電流を伝導させる又は電流をブロックすることが可能であるため、前記柔軟な再構成が可能である。かくして、前記双方向スイッチは、電流が２次巻線から前記負荷及び他の経路を回って流れることを可能とする。
【００１８】
更に、新規な回路は、個々の出力又はそれらのいずれの結合もが、１次スイッチングサイクルよりも長い期間の間、独立して「オフ」にされ（即ち、サイクルのシーケンスから除去される）、後に必要に応じて再導入される（即ち再び「オン」にされる）ことを可能とする。このことは、装置の回路の一部ができるだけ低い電力を消費すべきであるスタンバイモードを持つ前記装置において電力コンバータが適用される場合には重要である。
【００１９】
本発明によるフライバックコンバータ回路は、電力変圧器Ｔ１、１次側スイッチ及び複数の出力チャネル又は回路を含む。各出力回路は電圧制御された双方向スイッチを含み、各出力チャネルが独立して駆動されることを可能とし、それ故主スイッチが「オフ」にされている間いずれの順番でも循環させられることが可能である。各主力チャネルにおいて双方向スイッチを提供することにより、それぞれの出力チャネルのシーケンスに対するいずれの制限もが除去される。即ち各出力チャネルは、同期した整流及びソフトスイッチングが双方向の動作を用いて利用可能であることを維持しつつ、限定された制限を伴う任意の順番において循環させられることができる。１より多い出力回路は双方向スイッチを有し、前記負荷から前記２次巻線への電流を可能とするため、これらの出力回路の全ては、順番にスイッチオフされる最後の１つになり得る。特定のシーケンスにおいてスイッチオフされるべき最後のものである前記双方向スイッチは、前記負荷から前記２次巻線への電流がその結果としてソフトスイッチされる１次側のスイッチの両端の十分に低い電圧に到達するために十分に大きい瞬間にスイッチオフされても良い。
【００２０】
本発明の更なる利点は、１次側と２次側とのスイッチの同時のソフトスイッチング、及びダイオードの代わりに出力回路中に双方向スイッチを利用することの結果としての、特に低電圧及び高電流の応用における低い電流の損失に帰着する高い回路効率を含む。
【００２１】
先行技術においては、図４に関連して議論したようなサイクルの制限が存在する。なぜなら出力回路４１３のスイッチＳ２は順方向ブロック能力を持たないからである。順方向ブロック能力の欠如の結果として、順方向ブロック能力の欠如を補償するためスイッチＳ２のボディダイオードＢＤ２をバイアス反転するために、出力回路４１３の電圧Ｖ２は、Ｖ１よりも高い電圧に維持される必要がある。これに対し、出力回路４１１は順方向ブロック能力を提供し、それ故前記サイクルのシーケンスにおける任意の点において循環されることができる。前記順方向ブロック能力は、スイッチＳ１の内部ボディダイオードＢＤ１によって提供される。
【００２２】
請求項３に記載の実施例は、前記１次側のスイッチのソフトスイッチングを可能とする。出力サイクルのシーケンスにおいて導電性になるのが最も遅い前記２次側の双方向スイッチは、関連する負荷からこの２次巻線に向かう電流を得るために必要とされる限りにおいて伝導性であることを保たれ、そのため前記１次側のスイッチの両端電圧はゼロになる又はゼロに近くなる。従って、前記１次側のスイッチは、該スイッチの両端の非常に低い電圧においてスイッチオンされることができる。
【００２３】
請求項５に記載の実施例においては、前記２次側の双方向スイッチは、スイッチオフされた双方向スイッチに関連する出力回路を前記出力サイクルから除去するためにスイッチオフされ、関連する負荷は電流を受信しない。このことは、低電力消費が適切であるシステムにおいて重要となり得る。（一時的に）利用されていない回路は電源電圧を受信しない。例えば、表示装置のスタンバイモードにおいて、前記表示装置に供給される電源電圧はスイッチオフされ得る。前記スイッチオフされた双方向スイッチに関連する出力回路は、前記双方向スイッチが前記１次側のスイッチのスイッチングサイクルよりもかなり長い時間の間スイッチオフされている場合、前記出力サイクルから除去される。
【発明を実施するための最良の形態】
【００２４】
ここに説明される本発明の実施例のそれぞれは単一の出力巻線上に複数の出力を持つ該単一の出力巻線を利用するが、各出力は代替として、本発明の回路の動作／制御を変更することなく、別個の専用の出力巻線に配置されることができることに留意されたい。
【００２５】
複数の出力巻線を利用することがより望ましい場合（例えば電気的な絶縁要求）においては、反射される電圧（即ち巻数比により乗算される出力電圧）は最も望ましいサイクルシーケンスを決定するであろう。単一の出力巻線の場合において、出力スイッチのソフトスイッチングを維持するために、選択された出力スイッチング又はサイクルシーケンスは通常、最低電圧出力から最大電圧出力までである。しかしながら、複数の出力巻線の場合においては、ソフトスイッチングを維持するために、最低乃至最大の電圧シーケンスは、前記反射された電圧（即ち、特定の出力巻線の巻数比により乗算される出力電圧）によって決定される。
【００２６】
図５を参照すると、例となる本発明によるフライバックコンバータ回路５００が示される。
【００２７】
本発明によるフライバックコンバータの本実施例は、複数の出力回路５１１及び５１３を持つ。変圧器Ｔ１の１次巻線ｎＰと１次側のスイッチＳＭの主電流経路との直列の配置は、入力ＤＣ電圧ＶＳＲＣを受信するために配置される。
【００２８】
２次側の双方向スイッチＳ１の主電流経路と負荷Ｒ１との直列の配置は、変圧器Ｔ１の２次巻線ｎＳ１の両端に配置される。平滑キャパシタＣ１は負荷Ｒ１と並列に配置される。出力電圧Ｖ１は負荷Ｒ１の両端にかけられる。
【００２９】
２次側の双方向スイッチＳ２の主電流経路と負荷Ｒ２との直列の配置は、変圧器Ｔ１の２次巻線ｎＳ１の両端に配置される。平滑キャパシタＣ２は負荷Ｒ２と並列に配置される。出力電圧Ｖ２は負荷Ｒ２の両端にかけられる。
【００３０】
双方向スイッチＳ１及びＳ２に結合された２次巻線ｎＳ１の端子における電圧はＶｓｅｃによって示される。
【００３１】
コンバータ５００は、それぞれの出力回路５１１及び５１３中に双方向スイッチＳ１及びＳ２を含む。双方向スイッチＳ１及びＳ２は、いずれの方向にも電流を導電させることができ、またいずれの方向からの電流をもブロックすることができるスイッチ（又はスイッチＳ１ａ及びＳ１ｂ並びにＳ２及びＳ２ｂの対）である。本発明によるフライバックコンバータ５００においては、これらの双方向スイッチＳ１及びＳ２は、２次巻線ｎＳ１から負荷Ｒ１及びＲ２へとその反対の方向との両方に電流が流れることを可能とするように配置される。
【００３２】
本実施例においては２つの出力回路５１１及び５１３のみが示されているが、他の実施例はより多くの出力回路５１１及び５１３を含んでも良い。
【００３３】
図５に示されるように、双方向スイッチＳ１及びＳ２はそれぞれ、サブスイッチＳ１ａ及びＳ１ｂ、並びにＳ２ａ及びＳ２ｂの直列の配置から成る。各サブスイッチＳ１ａ、Ｓ１ｂ、Ｓ２ａ及びＳ２ｂは、先行技術の回路構成においては利用できなかった回路再構成機能を提供するため、適切な制御ロジック（示されていない）によって独立に制御されても良い。前記２つの直列の配列のサブスイッチＳ１ａ及びＳ１ｂ並びにＳ２ａ及びＳ２ｂはそれぞれ、内蔵（ボディ）ダイオードＤ１Ａ及びＤ１Ｂ並びにＤ２Ａ及びＤ２Ｂが反対に極性を与えられるように極性を与えられる。
【００３４】
電流が関連する負荷Ｒ１及びＲ２へと又は負荷Ｒ１及びＲ２から流れるように各出力回路中の双方向スイッチＳ１及びＳ２を利用することにより、回路５００は２つの態様に再構成可能である。第１に、前記出力回路（例えば５１１及び５１３）のいずれもが、独立して「オン」又は「オフ」にされることが可能である。特定の出力回路５１１及び５１３を「オフ」にすることにより、該出力回路が再び「オン」にされる時まで該出力回路が効果的に回路５００から除去される。しかしながら、この能力を与えられることにより、本発明の回路５００は、全ての出力回路が同時に「オフ」にされる状況を許容することは理解されるべきである。このことは容易に達成されるが、フライバック構成にとっては望ましくない状況である。第２に、それぞれの双方向スイッチＳ１及びＳ２に適切な制御ロジックを適用することにより、出力サイクルシーケンスが容易に再構成され得る（例えば５１１、５１３、又は５１３、５１１）。これらの特徴は以下により詳細に説明される。
【００３５】
図５の回路５００のそれぞれの出力回路５１１及び５１３中の双方向スイッチＳ１及びＳ２を利用することにより、特定の出力回路５１１及び５１３が最後に循環されるべきであることを要求する制限が除去される。例えばそれぞれの出力回路４１１及び４１３における順方向ブロックを提供しない図４の回路トポロジーとは異なり、本発明の回路５００は任意の所望のサイクル順序を可能とする各出力回路５１１及び５１３におけるかような能力を提供するため、このことは真である。更に、特定のサイクル順序が選択されても、それぞれの出力回路５１１及び５１３中の双方向スイッチＳ１及びＳ２を制御するゲートの制御ロジックを単に変更することにより、他の先行技術の回路構成をエミュレートする異なるサイクル順序に容易に変更されることができる。
【００３６】
サイクル順序の制限を除去しつつ先行技術の回路構成をエミュレートするために本発明の回路５００がどのように利用され得るかの幾つかの代表的な例が以下に提供される。
【００３７】
第１例
本発明の回路５００が先行技術の回路をエミュレートするようにどのように容易に再構成されるかの例が、図４を参照しながらここで説明される。回路５００は先行技術の構成、即ち回路４００をエミュレートすることが可能であるだけでなく、更に特定のサイクル順序を必要とするという上述の制限を受けることなく、かように動作する。
【００３８】
先行技術の回路４００のエミュレートは一般に、先行技術の回路４００のそれぞれの出力回路の各構成要素をエミュレートすることにより、本発明の回路５００によって達成される。より詳細には、出力回路５１１は、先行技術の回路４１１をエミュレートするように構成される必要がある。同様に、出力回路５１３は、先行技術の回路４１３をエミュレートするように構成される必要がある。
【００３９】
先行技術の回路４１１は、以下のようにして出力回路５１１によってエミュレートされる。回路５１１の双方向スイッチＳ１ｂを恒常的に「オン」に維持することは、出力回路４１１のスイッチＳ１をエミュレートする。スイッチＳ２ａを恒常的に「オン」に維持することは、出力回路４１１のダイオードＤ１をエミュレートする。
【００４０】
同様に、先行技術の回路４１３は、回路５１３の双方向スイッチＳ２ａを恒常的に「オン」に維持することによって出力回路５１３によりエミュレートされる。それ故、本発明の回路５００のそれぞれの双方向スイッチを適切に構成することによって、図４の先行技術の出力回路構成がエミュレートされることがわかる。更に、先行技術の構成回路４００の本質的な制限は、従来の先行技術の回路構成の代わりに双方向スイッチＳ１及びＳ２を利用し、それにより制限なく任意の所望のサイクル順序を許容する各出力における順方向ブロック能力を提供することにより克服される。
【００４１】
第２例
サイクル順序が変更又は変化させられることの容易さの例として、本例は、前述の例のサイクル順序を反転するために必要なものを示す。即ち、出力回路５１１によって後続されるように出力回路５１３を循環させることである。このことは以下のように達成される。
【００４２】
先行技術の回路４１１は、出力回路５１３のスイッチＳ２ｂを恒常的に「オン」に維持することにより出力回路５１１によってエミュレートされる。先行技術の回路４１３は、出力回路５１３のスイッチＳ２ａを恒常的に「オン」に維持することにより出力回路５１１によってエミュレートされる。
【００４３】
ソフトスイッチング
本発明の他の特徴は、１次側及び２次側のスイッチＳＭ、Ｓ１及びＳ２の同時のソフトスイッチングが維持されることである。
【００４４】
図５に示される２次スイッチＳ１ａ及びＳ１ｂ並びにＳ２ａ及びＳ２ｂは、好ましくはＮＭＯＳスイッチとして実装される。これらのスイッチＳ１ａ及びＳ１ｂ並びにＳ２ａ及びＳ２ｂは２つの伝導経路を持ち、１つはゲート電圧によって制御される主チャネルである。前記ゲート電圧が「オン」であるとき（例えばソースに対して約１２Ｖ）、前記チャネルは「オン」であり、電流は前記主スイッチチャネルを通って両方の方向に流れることができる。前記チャネルが「オン」である間、スイッチＳ１ａ及びＳ１ｂ並びにＳ２ａ及びＳ２ｂの両端の（両方の方向における）電圧降下は、ＲＤＳｏｎ抵抗の前記電流倍である。前記ゲートが「オフ」であるとき、前記チャネルはもはや導電しない。しかしながら寄生（ボディ）ダイオードＤ１Ａ及びＤ１Ｂ並びにＤ２Ａ及びＤ２Ｂは、ダイオード順方向（即ちソース−ドレイン）における電圧が約０．７Ｖを越える場合に導電する。前記ボディダイオードの降下は常にこの０．７Ｖとなる。ＴＤＳｏｎ降下は、単により大きな（より低いＲＤＳｏｎの）スイッチを利用することにより任意に小さくされることができる。しかしながら、より大きなスイッチＳ１ａ及びＳ１ｂ及びＳ２ａ及びＳ２ｂを利用することは、関連するより高いコストを招く。
【００４５】
図６Ａ乃至６Ｅは、本発明の回路５００によってどのようにソフトスイッチングが達成されるかを説明するための理想化された回路波形である。
【００４６】
図６Ｂ及び６Ｃは、期間ｔＡ乃至ｔＥとして示された１つのインダクタ充電／放電サイクルの間のスイッチＳ１及びＳ２の開いた及び閉じた状態を示す。図６Ａにおいては、１次側のスイッチＳＭが閉じている間、絶縁変圧器Ｔ１は期間ｔＡ乃至ｔＢとして示される充電フェーズにある。期間ｔＢ乃至ｔＥの間、１次側のスイッチＳＭは開かれ、絶縁変圧器Ｔ１は放電フェーズにある。
【００４７】
放電フェーズの始点である時点ｔＢにおいて、スイッチＳＭは開いた状態（図６Ａを参照）に変化し、スイッチＳ１は閉じられた状態に変化する。
【００４８】
ｔＢ乃至ｔＣの期間の間、スイッチＳ１は閉じられたままである（図６Ｂを参照）。スイッチ電流ＩＳ１（図６Ｄを参照）は、所定の（即ちフィードバック制御）の時間の間Ｖ１を出力するためにスイッチＳ１中を流れ、負荷Ｒ１に供給される電力に帰着する。
【００４９】
ｔＣ乃至ｔＤの期間の間、スイッチＳ２は閉じられた状態にあり（図６Ｃを参照）、スイッチＳ１は開いた状態にある（図６Ｂを参照）。この時間の間、電流ＩＳ２（図６Ｄを参照）はＶ２を出力するためにＳ２のチャネルを通って流れ、負荷Ｒ２に供給される電力に帰着する。
【００５０】
図６Ｅは、時間ｔＤにおけるスイッチＳ２の状態に関する２つの代替となる状況を示す。第１の状況においては、スイッチＳ２は時間ｔＤにおいて「オフ」にされ（「Ａ」を参照）、第２の状況においては、スイッチＳ２は時点ｔＥまで「オン」状態に維持される。両方の状況共が以下に説明される。
【００５１】
前記第１の状況においては、スイッチＳ２のボディダイオードＢＤ２が時間ｔＤにおいて逆バイアスされるとき、スイッチＳ２は「オフ」にされ（「Ａ」を参照）電流の流れを止める。
【００５２】
時間ｔＤにおいて、１次スイッチのドレイン電圧Ｖｄｒａｉｎは降下するが、次のスイッチサイクルの前にゼロには到達しない（図６Ｅ中の点Ｃを参照）。時間ｔＥよりも幾らか遅く次のエネルギーサイクルの開始において１次スイッチＳＭが再び「オン」にされるとき、殆どの場合において、１次スイッチＳＭの両端に幾分かの残余電圧がある。この場合においては、ハードスイッチングは、前記スイッチ自身を通るＳＭの寄生キャパシタンスの放電に起因する。寄生キャパシタンスは、前記１次スイッチのキャパシタンス、反射された２次スイッチのキャパシタンス及び変圧器Ｔ１や配線等におけるいずれかの浮遊（stray）キャパシタンスの合計を表す。
【００５３】
残余電圧は、２次側からの反射された電圧と及び電源又は入力電圧の両方との関数として点Ｃにおいて発生する。即ち、電源電圧と反射された電圧の特定の組み合わせ（即ち一方のものの他方のものからの減算）はゼロ電圧に又はゼロに近い電圧に帰着し、他の組み合わせはゼロでない「残余」電圧に帰着する。本分野において良く知られた双方向フライバック動作は、電源入力電圧と２次の反射された電圧との任意の組み合わせについてソフトスイッチング（即ち１次側におけるゼロ又はゼロ近くの電圧）が達成されることを保証する。
【００５４】
前記第２の状況においては、１次スイッチＳＭのソフトスイッチングは、ｔＤ乃至ｔＥの期間の間に逆電流ＩｒｅｖがスイッチＳ２を通って流れることを許容するために、双方向スイッチＳＭが「オン」状態である（「Ｂ」を参照）ことを維持することにより達成される。即ち、双方向スイッチであるスイッチＳ２は、該スイッチＳ２の通常のオン時間（即ちｔＣ乃至ｔＤ）を越えて延長された時間（即ち時間ｔＤ乃至ｔＥ）の間「オン」に維持することによって逆電流を導電することが可能である。ｔＤ乃至ｔＥの期間の間、幾分かの電流がキャパシタＣ２から２次巻線ｎＳ１に流れ出て戻る。この時間の間、スイッチＳ２の寄生キャパシタンスは放電され、これにより２次側のスイッチＳ２のソフトスイッチングを可能とする。Ｓ２が時間ｔＥにおいて「オフ」にされるとき、１次電源スイッチＳＭの寄生キャパシタンスは逆フライバック動作を通して放電され、これによりＳＭのドレイン電圧を略ゼロボルトに至らせ、かくして１次スイッチＳＭのソフトスイッチングを可能とする。
【００５５】
本発明の回路５００のそれぞれの出力回路５１１及び５１３中の双方向スイッチを利用することにより、１次スイッチＳＭと２次双方向スイッチ（例えばＳ１及びＳ２）との両方のソフトスイッチングが達成される。各出力は、１次の単一のストロークにより各出力を連続的に順に行うことによりソフトスイッチングされ得る。即ち、１次スイッチＳＭは各個々の出力に対して１度循環され得る。
【００５６】
回路動作
図５の本発明の回路５００の動作は、図７の理想化されたスイッチング回路波形を参照しながらより容易に理解されるであろう。図７Ａ乃至Ｃは、１つのインダクタ充電／放電サイクルの間のスイッチ｛ＳＭ、Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂ｝の開いた及び閉じた状態を示す。図７においては、Ｖ１＜Ｖ２が仮定される。
【００５７】
最初に図７Ａ及び７Ｂを参照すると、時間ｔ０において１次側のスイッチＳＭが「オン」にされる。時間ｔ１においてスイッチＳＭが「オフ」にされるよりも幾分先立って、時間ｔ０においてスイッチＳ１ａが「オン」にされる。ＳＭが「オン」である間ＶＳＥＣは負であるため、スイッチＳ１ｂのボディダイオードＤ１Ｂは逆バイアスされ、スイッチＳ１ａの方向における出力Ｖ１からのいずれの電流をもブロックする。時間ｔ１においてＳＭが「オフ」にされるとき、ｔ１Ａの期間の間、ボディダイオードＤ１Ｂが導電するまで電圧Ｖｓｅｃは上昇する。該期間の幾分かの後、時間ｔ２において、２つのＲＤＳＯＮ（例えばＳ１ａ及びＳ１ｂ）の電圧降下を達成するために、スイッチＳ１ｂが「オン」にされる。全体の時間ｔ１ＡＢ（図７Ｂ参照）の間、電流はＶ１出力へ導電される。
【００５８】
ここで図７Ａ及び７Ｃを参照すると、同様にして、時点ｔ４においてＳ１ａ及びＳ１ｂを「オフ」にすることに幾分先立って、時間ｔ３においてＳ２ａが「オン」にされる。Ｖ２＞Ｖ１が仮定されるため、Ｓ２ｂのボディダイオードＤ２Ｂは逆バイアスされ、Ｖ２からＶ１への電流はブロックされる。Ｓ１ａ及びＳ１ｂが「オフ」にされるとき、電圧Ｖｓｅｃは上昇し、Ｓ２ｂのボディダイオードは時間ｔ２Ａの間導電する。上述のように、ここでＳ２ｂは「オン」にされることができる。このシーケンスは各連続する出力について継続しても良い。
【００５９】
図示されたように、前記シーケンスは出力スイッチＳ１及びＳ２のソフトスイッチングをオンにすることを可能とする。Ｖ１＞Ｖ２という代替の仮定を仮定すれば、オン時間及びスイッチのオーバーラップが変更される。この場合において、ソフトスイッチングのオフを達成することが可能となり、ボディダイオードの反転回復損失が増加する。
【００６０】
第２実施例
図８は、本発明のソフトスイッチング・フライバックコンバータ８００の第２の実施例の模式図である。本実施例は、本発明の回路５００が先行技術の従来の回路（即ち図４）の一部（即ち１つの出力）とどのように組み合わせられることができるかを示す回路を示す。とりわけ、本発明の回路８００は、出力回路８１１及び８１３を含むように示される。出力回路８０５は、先行技術による出力回路を示す。出力回路８０５は、単一の従来のスイッチＳ３を含む標準的な出力回路構成を示す。
【００６１】
回路８００は、出力回路５１１がここでは８１１によって示され、出力回路５１３がここでは８１３によって示され、第３の出力回路８０５が追加された回路５００である。第３の出力回路８０５は、２次巻線ｎＳ１と出力電圧Ｖ３を供給する出力との間に配置された主電流経路を持つスイッチＳ３を有する。平滑キャパシタＣ３は出力電圧Ｖ３を平滑化する。ダイオードＤ３Ａは、スイッチＳ３の主電流経路と並列に配置される。ダイオードＤ３Ａは、平滑キャパシタＣ３に向けて電流を導電するように極性を与えられる。ダイオードＤ３Ａは、ＭＯＳＦＥＴスイッチＳ３の内部ボディダイオードであっても良い。
【００６２】
図４を参照しながら上述したように、先行技術の出力回路８０５は、その従来の構成によって、サイクル順序において順に行われる又は循環される最後の出力である必要がある。反対に、本発明の回路８００に関連する出力回路（即ち８１１及び８１３）は、本発明の原理によりいずれの順序でも順に行われる又は循環されることができる。
【００６３】
要約すると本実施例は、先行技術の回路トポロジーの、本発明の回路トポロジーとの組み合わせを含むハイブリッド回路を説明するために提供される。
【００６４】
応用
図５の本発明の回路５００の再構成可能性は、モニタ及びＣＲＴテレビジョンにおける用途を見出すＣＲＴ電源の場合における特定の用途を見出す。これらのＣＲＴ電源は典型的に幾つかの出力（例えば１２Ｖ、８０Ｖ及び１８０Ｖ）を含む。通常の全出力動作の下では、これらの全ての電圧がアクティブとなる。通常のシーケンスはことによると、ソフトスイッチングをより容易に達成するため、低から高（例えば最初の１２Ｖに８０Ｖが後続し次いで１８０Ｖ）となる。これらはスイッチング動作においては幾分かオーバーラップとなる。本例における最後の出力１８０Ｖは、１次のソフトスイッチングを達成するため双方向モードで動作する。出力低下又はスリープモードの間は、低い電圧のみがオンに維持されることが必要とされる。即ち、１２Ｖ出力が「オン」に維持され、一方で８０Ｖ及び１８０Ｖ電圧はシャットダウンされる。各出力は双方向スイッチを組み込んでいることを考慮すると、２次側の制御器が、１２Ｖ出力に双方向動作（即ち１次のソフトスイッチング）を伝達することがそれ故可能である。
【００６５】
出力電圧が周期的に変化させられる必要がある応用においては、出力のシーケンスがその場で変化させられても良いことに更に留意されたい。この同様の能力は、低電圧、高電流の電源（例えば、ＬＣＤモニタ及びパーソナルコンピュータ用の電源）について利用可能である。応用に依存して、双方向スイッチの２倍のＲＤＳｏｎが、対応するスイッチ及び先行技術において利用されるような低電圧ショットキー整流器の組み合わせを用いて見られるものより、実際にはより低い損失（即ち、より低い順方向電圧降下）に帰着し得る。
【００６６】
図９は、多出力フライバックコンバータを備えた表示装置を示す。前記表示装置は、信号処理回路ＳＰ、表示デバイスＤＤ、及び多出力フライバックコンバータ５００を有する。信号処理回路ＳＰは入力信号ＩＳを受信し、表示信号ＤＳを表示デバイスＤＤに供給する。多出力フライバックコンバータ５００は、電源電圧Ｖ１を信号処理回路ＳＰに供給し、電源電圧Ｖ２を表示デバイスＤＤに供給する。実際的な実施例においては、多出力フライバックコンバータ５００は２つよりも多い出力電圧を供給し得る。
【００６７】
当業者は、ここで示され説明された例となる応用に厳密に従うことなく、並びに本発明の精神及び範囲から逸脱することなく、これらの及び種々の他の変形、配置及び方法が本発明に為されることができることを容易に認識するであろう。
【００６８】
１次側のスイッチＳＭ並びに２次側のスイッチＳ１及びＳ２（及びこれらのサブスイッチ）は、内蔵（ボディ）ダイオード及び／又は外部の逆方向ダイオードを備えたＭＯＳＦＥＴトランジスタであっても良く、又は内蔵の又は外部の逆方向ダイオードを備えたバイポーラ接合トランジスタであっても良い。
【図面の簡単な説明】
【００６９】
【図１】先行技術のフライバックコンバータの回路図である。
【図２】他の先行技術のフライバックコンバータの回路図である。
【図３（ａ）】複数の出力回路を持つ他の先行技術のフライバックコンバータの回路図である。
【図３（ｂ）】図３ａの変更された回路図である。
【図４】図３ｂの回路トポロジーの構成要素を組み合わせた先行技術のフライバックコンバータの回路図である。
【図５】本発明によるソフトスイッチング多出力フライバックコンバータの回路図である。
【図６Ａ】図５のソフトスイッチされた多出力フライバックコンバータのスイッチング周期の間の理想化された波形を示す。
【図６Ｂ】図５のソフトスイッチされた多出力フライバックコンバータのスイッチング周期の間の理想化された波形を示す。
【図６Ｃ】図５のソフトスイッチされた多出力フライバックコンバータのスイッチング周期の間の理想化された波形を示す。
【図６Ｄ】図５のソフトスイッチされた多出力フライバックコンバータのスイッチング周期の間の理想化された波形を示す。
【図６Ｅ】図５のソフトスイッチされた多出力フライバックコンバータのスイッチング周期の間の理想化された波形を示す。
【図７Ａ】図５のソフトスイッチされた多出力フライバックコンバータのスイッチング周期の間の理想化された波形を示す。
【図７Ｂ】図５のソフトスイッチされた多出力フライバックコンバータのスイッチング周期の間の理想化された波形を示す。
【図７Ｃ】図５のソフトスイッチされた多出力フライバックコンバータのスイッチング周期の間の理想化された波形を示す。
【図８】本発明によるソフトスイッチング多出力フライバックコンバータの回路図の第２の実施例を示す。
【図９】多出力フライバックコンバータを備えた表示装置を示す。
【図１】
2005509395.tif 000003
【図２】
2005509395.tif 000004
【図３ａ】
2005509395.tif 000005
【図３ｂ】
2005509395.tif 000006
【図４】
2005509395.tif 000007
【図５】
2005509395.tif 000008
【図６Ａ】
2005509395.tif 000009
【図６Ｂ】
2005509395.tif 000010
【図６Ｃ】
2005509395.tif 000011
【図６Ｄ】
2005509395.tif 000012
【図６Ｅ】
2005509395.tif 000013
【図７Ａ】
2005509395.tif 000014
【図７Ｂ】
2005509395.tif 000015
【図７Ｃ】
2005509395.tif 000016
【図８】
2005509395.tif 000017
【図９】
2005509395.tif 000018
【国際調査報告】
2005509395.tif 000019
2005509395.tif 000020
2005509395.tif 000021