(57)【要約】本発明では、スイッチング変換器（１００）は２つの端子の間に並列に接続する２個のトランジスタＱ１とＱ２とを含む。トランジスタＱ１を最適化して動的損を小さくし、トランジスタＱ２を最適化して伝導損を小さくする。変換器の動的損を実質的にＱ１で決定し、変換器（１００）の伝導損を実質的にＱ２で決定するようにＱ１とＱ２とを形成して動作させる。したがって、従来技術の方法に見られる２種類の損失の間のトレーオフはなくなり、動的損と伝導損とを独立に小さくすることができる。また、Ｑ１とＱ２の特定の構成と動作方法により、低負荷（１０４）電流の状態で動作するときにゲート・キャパシタンス・スイッチング損を小さくすることができる。
2005501497.tif 000002
【特許請求の範囲】
【請求項１】
回路であって、
第１のスイッチであって、第１の端子と第２の端子との間に並列に接続する第１のトランジスタと第２のトランジスタとを有し、前記第２のトランジスタは前記第１のトランジスタよりサイズが大きい第１のスイッチと、
コントローラ・ブロックであって、前記第１のスイッチに結合し、前記第１のスイッチを介して転送する第１の電流が所定量より大きい場合に前記コントローラ・ブロックが前記第１のスイッチをオンにするには、（１）前記第１のトランジスタをオンにして前記第２の端子の電圧レベルを前記第１の端子の所定の電圧レベルに向けて動かし、（２）前記第１の端子の電圧レベルが前記所定の電圧レベルに実質的に等しい電圧レベルに達した後で前記第２のトランジスタをオンにする、コントローラ・ブロックと、
を備える回路。
【請求項２】
前記第２のトランジスタがオンになった後は、前記第１の電流の大部分は前記第２のトランジスタを介して転送される、請求項１記載の回路。
【請求項３】
前記第１の電流が所定量より小さい場合に前記コントローラ・ブロックが前記第１のスイッチをオンにするには、前記第１のトランジスタをオンにし、前記第１のトランジスタだけを介して前記第１の電流を転送するように前記第２のトランジスタはオフ状態に保つ、請求項１記載の回路。
【請求項４】
前記第１のトランジスタは前記第２のトランジスタより低いゲート・キャパシタンスを有し、前記第２のトランジスタは前記第１のトランジスタより低い導通抵抗を有する、請求項１記載の回路。
【請求項５】
前記第１の電流が所定量より大きい場合に前記コントローラ・ブロックが前記スイッチをオフにするには、（１）まず前記第２のトランジスタをオフにして前記第１のトランジスタだけを介して前記第１の電流を転送し、（２）次に、前記第１のスイッチを介して電流を転送することができないように前記第１のトランジスタをオフにする、請求項１記載の回路。
【請求項６】
前記コントローラ・ブロックは、
前記第１のトランジスタを制御する第１のドライバと、
前記第２のトランジスタを制御する第２のドライバと、
を備える、請求項１記載の回路。
【請求項７】
前記第１のトランジスタと前記第２のトランジスタとは離散集積回路構成要素である、請求項１記載の回路。
【請求項８】
前記第１のトランジスタと前記第２のトランジスタとは、ドレン端子とソース端子と２つのゲート端子とを有する集積回路電力素子内に形成され、前記ソース端子は前記第１のトランジスタと前記第２のトランジスタのソースに結合し、前記ドレン端子は前記第１のトランジスタと前記第２のトランジスタのドレンに結合し、前記２つのゲート端子はそれぞれ前記第１のトランジスタと前記第２のトランジスタの各ゲートに結合する、請求項１記載の回路。
【請求項９】
前記回路はＤＣ−ＤＣ変換器である、請求項１記載の回路。
【請求項１０】
前記第１の端子は入力源に結合し、前記第２の端子は出力負荷に結合し、前記回路は前記出力負荷と基準源との間に並列に接続する第３のトランジスタと第４のトランジスタとを有する第２のスイッチを更に備え、前記コントローラ・ブロックは前記第２のスイッチに結合して、前記第１のスイッチがオンのとき前記第２のスイッチをオフにし、またその逆にする、請求項１記載の回路。
【請求項１１】
前記第３のトランジスタは前記第４のトランジスタよりサイズが小さく、また前記第１の電流が所定量より大きい場合に前記コントローラ・ブロックが第２のスイッチをオンにするには、（１）まず前記第３のトランジスタをオンにして前記出力負荷の電圧レベルを前記基準源の基準ポテンシャルに向けて下げ、（２）次に、前記出力負荷の電圧レベルが前記基準ポテンシャルに実質的に等しい電圧レベルに達した後で前記第４のトランジスタをオンにする、請求項１０記載の回路。
【請求項１２】
前記第１の電流が所定量より小さい場合に前記コントローラ・ブロックが前記第２のスイッチをオンにするには、前記第３のトランジスタだけをオンにして前記第４のトランジスタはオフ状態に保つ、請求項１１記載の回路。
【請求項１３】
前記第３のトランジスタは前記第４のトランジスタより低いゲート・キャパシタンスを有し、前記第４のトランジスタは前記第３のトランジスタより低い導通抵抗を有する、請求項１０記載の回路。
【請求項１４】
前記第１、第２、第３、第４のトランジスタは離散集積回路構成要素である、請求項１０記載の回路。
【請求項１５】
前記第１のトランジスタと第２のトランジスタとは第１の集積回路電力素子内に形成され、前記第３のトランジスタと第４のトランジスタとは第２の集積回路電力素子内に形成され、前記第１の集積回路電力素子と第２の集積回路電力素子とはそれぞれドレン端子とソース端子と２つのゲート端子とを有する、請求項１０記載の回路。
【請求項１６】
前記第１、第２、第３、第４のトランジスタは１つの集積回路電力素子内に形成され、前記集積回路電力素子は入力源を受ける第１の端子と、基準源を受ける第２の端子と、前記出力負荷に結合する第３の端子と、前記コントローラ・ブロックからそれぞれ別個の駆動信号を受ける４つのゲート端子とを有する、請求項１０記載の回路。
【請求項１７】
前記コントローラ・ブロックは、
前記第１のトランジスタを制御する第１のドライバと、
前記第２のトランジスタを制御する第２のドライバと、
前記第３のトランジスタを制御する第３のドライバと、
前記第４のトランジスタを制御する第４のドライバと、
を更に備える、請求項１０記載の回路。
【請求項１８】
変換器回路であって、
第１のスイッチであって、第１の端子と第２の端子との間に並列に接続する第１のトランジスタと第２のトランジスタとを有し、前記第１のトランジスタは前記第２のトランジスタよりサイズが小さい、第１のスイッチと、
前記第１のスイッチに結合し、第１のサイクルで前記第１のスイッチをオフにし第２のサイクルで前記第１のスイッチをオンにするコントローラ・ブロックと、
を備え、
前記第１のサイクルから前記第２のサイクルへの移行中は前記コントローラ・ブロックは前記第１のトランジスタだけをオンにして前記第２の端子の電圧レベルを前記第１の端子の所定の電圧レベルに向けて動かし、前記第１の端子の電圧レベルが前記所定の電圧レベルに実質的に等しい電圧レベルに達すると前記コントローラ・ブロックは前記第２のトランジスタをオンにする、
変換器回路。
【請求項１９】
前記第１のトランジスタだけがオンである移行中は前記第１のトランジスタが第１の電流を前記第１の端子から前記第２の端子に転送し、前記第２のトランジスタをオンにすると、前記第２のサイクルの間、前記第２のトランジスタが前記第１の電流の大部分を前記第１の端子から前記第２の端子に転送する、請求項１８記載の変換器回路。
【請求項２０】
前記コントローラ・ブロックは第３のサイクルで前記第１のスイッチをオフにし、前記第２のサイクルから前記第３のサイクルへの移行中は前記コントローラ・ブロックは、（１）前記第２のトランジスタをオフにして前記第１のトランジスタだけを介して前記第１の電流を前記第２の端子に転送し、（２）前記第２のトランジスタをオフにしてから所定の時間遅れの後で、前記第１のスイッチを介して電流が転送されないように前記第１のトランジスタをオフにする、請求項１９記載の変換器回路。
【請求項２１】
前記第１の電流が所定量より小さい場合は、前記第２のサイクルの間、前記コントローラ・ブロックは前記第２のトランジスタをオフに保つ、請求項１９記載の変換器回路。
【請求項２２】
前記第１のトランジスタは前記第２のトランジスタより小さなゲート・キャパシタンスを有し、前記第２のトランジスタは前記第１のトランジスタより小さな導通抵抗を有する、請求項１８記載の変換器回路。
【請求項２３】
前記コントローラ・ブロックは、
前記第１のトランジスタを制御する第１のドライバと、
前記第２のトランジスタを制御する第２のドライバと、
を更に備える、請求項１８記載の変換器回路。
【請求項２４】
前記第１のトランジスタと前記第２のトランジスタとは離散集積回路構成要素である、請求項１８記載の変換器回路。
【請求項２５】
前記第１のトランジスタと前記第２のトランジスタとは、ドレン端子とソース端子と２つのゲート端子とを有する集積回路電力素子内に形成され、前記ソース端子は前記第１のトランジスタと前記第２のトランジスタのソースに結合し、前記ドレン端子は前記第１のトランジスタと前記第２のトランジスタのドレンに結合し、前記２つのゲート端子はそれぞれ前記第１のトランジスタと前記第２のトランジスタの各ゲートに結合する、請求項１８記載の変換器回路。
【請求項２６】
前記変換器回路はＤＣ−ＤＣ変換器である、請求項１８記載の変換器回路。
【請求項２７】
前記コントローラ・ブロックに結合する第２のスイッチを更に備え、前記コントローラ・ブロックは、前記第１のサイクルで前記第１のスイッチをオフにして前記第２のスイッチをオンにし、前記第２のサイクルで前記第１のスイッチをオンにして前記第２のスイッチをオフにする、請求項１８記載の変換器回路。
【請求項２８】
前記第１の端子は入力源に結合し、前記第２の端子は出力負荷に結合し、前記第２のスイッチは前記出力負荷と基準源との間に並列に接続する第３のトランジスタと第４のトランジスタとを有する、請求項２７記載の変換器回路。
【請求項２９】
前記第３のトランジスタは前記第４のトランジスタよりサイズが小さく、また前記第１のサイクルから前記第２のサイクルへの移行中に前記コントローラ・ブロックが第２のスイッチをオフにするには、（１）前記第４のトランジスタをオフにし、（２）前記第４のトランジスタをオフにしてから所定の時間遅れの後で、前記第２のスイッチを介して電流が転送されないように前記第３のトランジスタをオフにする、請求項２８記載の変換器回路。
【請求項３０】
前記第３のトランジスタは前記第４のトランジスタより低いゲート・キャパシタンスを有し、前記第４のトランジスタは前記第３のトランジスタより低い導通抵抗を有する、請求項２８記載の変換器回路。
【請求項３１】
前記第１、第２、第３、第４のトランジスタは離散集積回路構成要素である、請求項２８記載の変換器回路。
【請求項３２】
前記第１のトランジスタと第２のトランジスタとは第１の集積回路電力素子内に形成され、前記第３のトランジスタと第４のトランジスタとは第２の集積回路電力素子内に形成され、前記第１の集積回路電力素子と第２の集積回路電力素子とはそれぞれドレン端子とソース端子と２つのゲート端子とを有する、請求項２８記載の変換器回路。
【請求項３３】
前記第１、第２、第３、第４のトランジスタは１つの集積回路電力素子内に形成され、前記集積回路電力素子は入力源を受ける第１の端子と、基準源を受ける第２の端子と、前記出力負荷に結合する第３の端子と、前記コントローラ・ブロックからそれぞれ別個の駆動信号を受ける４つのゲート端子とを有する、請求項２８記載の変換器回路。
【請求項３４】
前記コントローラ・ブロックは、
前記第１のトランジスタを制御する第１のドライバと、
前記第２のトランジスタを制御する第２のドライバと、
前記第３のトランジスタを制御する第３のドライバと、
前記第４のトランジスタを制御する第４のドライバと、
を更に備える、請求項２８記載の変換器回路。
【請求項３５】
第１のスイッチを有する変換器回路を動作させる方法であって、前記第１のスイッチは第１の端子と第２の端子との間に並列に接続する第１のトランジスタと第２のトランジスタとを含み、前記第１のトランジスタは前記第２のトランジスタよりサイズが小さく、前記方法は、
第１のサイクルで前記第１のスイッチをオフにし、
第２のサイクルで前記第１のスイッチをオンにし、
前記第１のサイクルから前記第２のサイクルへの移行中は前記第１のトランジスタをオンにして前記第２の端子の電圧レベルを前記第１の端子の所定の電圧レベルに向けて動かし、
前記第１のスイッチを介して転送する第１の電流が所定量より大きい場合は、前記第１の端子の電圧レベルが前記所定の電圧レベルに実質的に等しい電圧レベルに達した後で前記第２のトランジスタをオンにする、
ことを含む、変換器回路を動作させる方法。
【請求項３６】
前記第１のトランジスタをオンにすると前記第１のトランジスタは前記第１の電流を前記第１の端子から前記第２の端子に転送し、前記第２のトランジスタをオンにすると、前記第２のサイクルの間、前記第２のトランジスタは前記第１の電流の大部分を前記第１の端子から前記第２の端子に転送する、請求項３５記載の変換器回路を動作させる方法。
【請求項３７】
第３のサイクルで前記第１のスイッチをオフにし、
前記第２のサイクルから前記第３のサイクルへの移行中は、
前記第２のトランジスタをオフにして前記第１のトランジスタだけを介して前記第１の電流を前記第２の端子に転送し、
前記第２のトランジスタをオフにしてから所定の時間遅れの後で前記第１のトランジスタをオフにするので、電流は前記第１のスイッチを介して転送されない、
ことを更に含む、請求項３６記載の変換器回路を動作させる方法。
【請求項３８】
前記第１の電流が所定量より小さい場合は、前記第２のサイクルの間、前記第２のトランジスタをオフに保つ、請求項３６記載の変換器回路を動作させる方法。
【請求項３９】
前記第１のトランジスタは前記第２のトランジスタより低いゲート・キャパシタンスを有し、前記第２のトランジスタは前記第１のトランジスタより低い導通抵抗を有する、請求項３６記載の変換器回路を動作させる方法。
【請求項４０】
前記変換器回路はＤＣ−ＤＣ変換器である、請求項３５記載の変換器回路を動作させる方法。
【請求項４１】
前記変換器回路は第２のスイッチを更に含み、前記方法は、
前記第１のサイクルで前記第１のスイッチをオフにして前記第２のスイッチをオンにし、
前記第２のサイクルで前記第１のスイッチをオンにして前記第２のスイッチをオフにする、
ことを更に含む、請求項１７記載の変換器回路を動作させる方法。
【請求項４２】
前記第１の端子は入力源に結合し、前記第２の端子は出力負荷に結合し、前記第２のスイッチは前記出力負荷と基準源との間に並列に接続する第３のトランジスタと第４のトランジスタとを有し、前記第３のトランジスタは前記第４のトランジスタよりサイズが小さく、前記方法は、
前記第１のサイクルから前記第２のサイクルへの移行中に前記第２のスイッチをオフにするには、
前記第４のトランジスタをオフにし、
前記第４のトランジスタをオフにしてから所定の時間遅れの後で、第２のスイッチを介して電流が転送されないように前記第３のトランジスタをオフにする、
ことを更に含む、請求項４０記載の変換器回路を動作させる方法。
【請求項４３】
前記第３のトランジスタは前記第４のトランジスタより低いゲート・キャパシタンスを有し、前記第４のトランジスタは前記第３のトランジスタより低い導通抵抗を有する、請求項４１記載の変換器回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に集積回路に関するもので、特に、より効率的なＤＣ−ＤＣ変換器を実現する方法と回路とに関するものである。
【背景技術】
【０００２】
ＤＣ−ＤＣ変換器の１つの型はトランジスタ・スイッチを用い、これを制御して、入力ＤＣ電源から電荷を周期的に負荷素子に転送して出力ＤＣ電圧を形成する。この型のスイッチング変換を実現するには種々の方法があるが、最もよく用いられる方法では、エネルギー貯蔵要素としてインダクタとキャパシタとを用い、スイッチング要素として１つまたは複数のＭＯＳＦＥＴを用いる。
【０００３】
変換器の効率を高めるため、スイッチング要素（ＭＯＳＦＥＴ）内の損失を最小にする努力が払われている。ＤＣ−ＤＣ変換器内には（１）伝導損、（２）動的損、（３）ゲート・キャパシタンス・スイッチング損、の３種類の損失がある。伝導損はスイッチング・トランジスタの導通抵抗に比例する。導通抵抗は、ＭＯＳＦＥＴの場合はそのソース・ドレン間の導通抵抗（ＲＤＳｏｎ）である。また伝導損は、負荷電流やスイッチング・トランジスタを駆動する制御信号のデューティ・サイクルに比例する。動的損は入力ＤＣ電圧や負荷電流の大きさだけでなく、制御信号の立上がり時間や立下がり時間に比例する。ゲート・キャパシタンス・スイッチング損はゲート電荷Ｑｇやスイッチング周波数やゲート電圧に比例する。負荷電流が大きい場合は、動的損と伝導損とはゲート・キャパシタンス・スイッチング損に比べてはるかに大きい。しかし負荷電流が小さい場合は、ゲート・キャパシタンス・スイッチング損が支配的になる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
所定の入力ＤＣ電圧と出力電圧と高い負荷電流のときに伝導損を小さくするには、ＲＤＳｏｎを小さくするのが望ましい。このためには、一般に大きなＭＯＳＦＥＴかまたは複数のＭＯＳＦＥＴを用いる。しかし、大きなＭＯＳＦＥＴは大きなゲート電荷Ｑｇを有するために制御信号の立上がり時間と立下がり時間とが遅いので、動的損が大きくなる。逆に、動的損を小さくするにはゲート電荷Ｑｇを小さくするのが望ましいが、それには小さなＭＯＳＦＥＴが必要であってＲＤＳｏｎが大きくなり、したがって伝導損が大きくなる。かかるトレードオフ関係が存在するため、従来技術の設計ではこの２つの種類の損失の間で妥協せざるをえず、効率の点で最適な設計ではなかった。また、負荷電流が高いときも低いときも損失を最小にするように制御できる変換器を提供することも望ましい。
【課題を解決するための手段】
【０００５】
（発明の要約）
本発明では、スイッチング変換器は２つの端子の間に並列に接続する２個のトランジスタＱ１とＱ２とを含む。トランジスタＱ１を最適化して動的損を小さくし、Ｑ２を最適化して伝導損を小さくする。変換器の動的損を実質的にＱ１で決定し、変換器の伝導損を実質的にＱ２で決定するようにＱ１とＱ２とを形成して動作させる。したがって、従来技術の方法に見られる２種類の損失の間のトレードオフはなくなり、動的損と伝導損とを独立に小さくすることができる。また、Ｑ１とＱ２の特定の構成と動作方法とにより、低負荷電流の状態で動作するときにゲート・キャパシタンス・スイッチング損を小さくすることができる。
【０００６】
１つの実施の形態では、回路は第１のスイッチと、この第１のスイッチに結合するコントローラ・ブロックとを含む。第１のスイッチは、第１の端子と第２の端子との間に並列に接続する第１のトランジスタと第２のトランジスタを含む。第２のトランジスタは第１のトランジスタよりサイズが大きい。第１のスイッチを介して転送する第１の電流が所定量より大きい場合にコントローラ・ブロックが第１のスイッチをオンにするには、（１）第１のトランジスタをオンにして第２の端子の電圧レベルを第１の端子の所定の電圧レベルに向けて動かし、（２）第１の端子の電圧レベルが所定の電圧レベルに実質的に等しい電圧レベルに達した後で第２のトランジスタをオンにする。
【０００７】
別の実施の形態では、第２のトランジスタがオンになった後は第１の電流の大部分は第２のトランジスタを介して転送される。
別の実施の形態では、第１の電流が所定量より小さい場合にコントローラ・ブロックが第１のスイッチをオンにするには、第１のトランジスタをオンにして第２のトランジスタはオフ状態に保ち、第１のトランジスタだけを介して第１の電流を転送する。
別の実施の形態では、第１のトランジスタは第２のトランジスタより低いゲート・キャパシタンスを有し、第２のトランジスタは第１のトランジスタより低い導通抵抗を有する。
【０００８】
別の実施の形態では、第１の電流が所定量より大きい場合にコントローラ・ブロックがスイッチをオフにするには、（１）まず第２のトランジスタをオフにして第１のトランジスタだけを介して第１の電流を転送し、（２）次に、第１のスイッチを介して電流を転送することができないように第１のトランジスタをオフにする。
別の実施の形態では、第１の端子は入力源に結合し、第２の端子は出力負荷に接続し、回路は出力負荷と基準源との間に並列に接続する第３のトランジスタと第４のトランジスタとを有する第２のスイッチを更に含む。コントローラ・ブロックは第２のスイッチに結合して、第１のスイッチがオンのときは第２のスイッチをオフにし、またその逆にする。
【０００９】
別の実施の形態では、第３のトランジスタは第４のトランジスタよりサイズが小さい。第１の電流が所定量より大きい場合にコントローラ・ブロックが第２のスイッチをオンにするには、（１）まず第３のトランジスタをオンにして出力負荷の電圧レベルを基準源の基準ポテンシャルに向けて下げ、（２）次に、出力負荷の電圧レベルが基準ポテンシャルに実質的に等しい電圧レベルに達した後で第４のトランジスタをオンにする。
別の実施の形態では、第１の電流が所定量より小さい場合にコントローラ・ブロックが第２のスイッチをオンするには、第３のトランジスタだけをオンにして第４のトランジスタはオフ状態に保つ。
別の実施の形態では、第３のトランジスタは第４のトランジスタより低いゲート・キャパシタンスを有し、第４のトランジスタは第３のトランジスタより低い導通抵抗を有する。
【００１０】
別の実施の形態では、変換器回路は第１のスイッチを含み、この第１のスイッチは第１の端子と第２の端子との間に並列に接続する第１のトランジスタと第２のトランジスタとを含む。第１のトランジスタは第２のトランジスタよりサイズが小さい。変換器回路を動作させる方法は次の通りである。第１のスイッチは、第１のサイクルでオフにして第２のサイクルでオンにする。第１のサイクルから第２のサイクルへの移行中は第１のトランジスタをオンにして第２の端子の電圧レベルを第１の端子の所定の電圧レベルに向けて動かす。第１のスイッチを介して転送する第１の電流が所定量より大きい場合は、第１の端子の電圧レベルが所定の電圧レベルに実質的に等しい電圧レベルに達した後で第２のトランジスタをオンにする。
【００１１】
別の実施の形態では、第１のトランジスタをオンにすると第１のトランジスタは第１の電流を第１の端子から第２の端子に転送し、第２のトランジスタをオンにすると、第２のサイクルの間、第２のトランジスタは第１の電流の大部分を第１の端子から第２の端子に転送する。
【００１２】
別の実施の形態では、第３のサイクルで第１のスイッチをオフにする。第２のサイクルから第３のサイクルへの移行中は、（１）第２のトランジスタをオフにして第１のトランジスタだけを介して第１の電流を第２の端子に転送し、（２）第２のトランジスタをオフにしてから所定の時間遅れの後で第１のトランジスタをオフにするので、電流は第１のスイッチを介して転送されない。
【００１３】
別の実施の形態では、第１の電流が所定量より小さい場合は、第２のサイクルの間、第２のトランジスタをオフに保つ。
別の実施の形態では、第１のトランジスタは第２のトランジスタより低いゲート・キャパシタンスを有し、第２のトランジスタは第１のトランジスタより低い導通抵抗を有する。
別の実施の形態では、変換器回路は第２のスイッチを更に含む。第１のサイクルで第１のスイッチをオフにして第２のスイッチをオンにし、第２のサイクルで第１のスイッチをオンにして第２のスイッチをオフにする。
【００１４】
別の実施の形態では、第１の端子は入力源に結合し、第２の端子は出力負荷に結合する。第２のスイッチは出力負荷と基準源との間に並列に接続する第３のトランジスタと第４のトランジスタとを有する。第３のトランジスタは第４のトランジスタよりサイズが小さい。第１のサイクルから第２のサイクルへの移行中に第２のスイッチをオフにするには、（１）第４のトランジスタをオフにし、（２）第４のトランジスタをオフにしてから所定の時間遅れの後で、第２のスイッチを介して電流が転送されないように第３のトランジスタをオフにする。
【００１５】
別の実施の形態では、第３のトランジスタは第４のトランジスタより低いゲート・キャパシタンスを有し、第４のトランジスタは第３のトランジスタより低い導通抵抗を有する。
以下の詳細な説明と添付の図面により、本発明の性質と利点をよりよく理解することができる。
【実施例】
【００１６】
（発明の詳細な説明）
本発明では、伝導損と動的損とゲート・キャパシタンス・スイッチング損とを小さくすることによりスイッチング効率を改善するスイッチング変換器を実現する方法と回路とを提供する。スイッチング変換器は２つの端子の間に並列に接続する２個のトランジスタＱ１とＱ２とを含む。トランジスタＱ１を最適化して動的損を小さくし、Ｑ２を最適化して伝導損を小さくする。変換器の動的損を実質的にＱ１で決定し、変換器の伝導損を実質的にＱ２で決定するようにＱ１とＱ２とを形成して動作させる。したがって、従来技術の方法に見られる２種類の損失の間のトレードオフはなくなり、動的損と伝導損とを独立に小さくすることができる。また、Ｑ１とＱ２の特定の構成と動作方法とにより、低負荷電流の状態で動作するときにゲート・キャパシタンス・スイッチング損を小さくすることができる。
【００１７】
１つの実施の形態では、Ｑ１は比較的小型でＱｇが小さくなるように製作し、スイッチング期間中は負荷電流を供給するように制御する。トランジスタＱ２はＱ１より大きく製作し、スイッチング期間中はオフであるが、オン・サイクル中はオンになって負荷電流の大部分を供給するように制御する。この方法では、スイッチング期間中はゲート電荷の小さなＱ１だけを切り替えるので、制御信号の立上がり時間と立下がり時間とを速くして動的損を小さくすることができる。同時に、Ｑ２はサイズが比較的大きくて導通抵抗が低いので、スイッチがオンの間は伝導損を小さくすることができる。低負荷電流の状態で動作するときは大きなトランジスタＱ２の高伝導能力は必要ないので、Ｑ２は常にオフに保つ。このようにして、各サイクルでＱ１の小さなゲート電荷だけ（Ｑ１とＱ２の両方のゲート電荷ではなく）を切り替える。したがって、低負荷電流の状態ではゲート・キャパシタンス・スイッチング損が小さくなる。このように、変換器の動的損と伝導損とゲート・キャパシタンス・スイッチング損とを、他に悪影響を与えずに独立に小さくすることができるので、変換器の効率は大幅に改善される。
【００１８】
図１ａは本発明の例示の実施の形態に係るスイッチング変換器１００の簡単な実施の形態を示す。スイッチ１００は、入力源１１０と出力負荷１０４との間に結合する１対の並列に接続するスイッチングＭＯＳＦＥＴ  Ｑ１とＱ２とを含む。Ｑ２はＱ１よりサイズが大きい（すなわち、導通抵抗が低い）。１つの実施の形態では、Ｑ２はＱ１より数倍大きい。コントローラ・ブロック１０２はトランジスタＱ１とＱ２のゲートを個別に駆動する。次にスイッチ１００の動作について、図１ｂに示すタイミング図を用いて説明する。
【００１９】
図１ｂで、オン・サイクル（すなわち、スイッチ１００がオンの間のサイクル）を用いてスイッチ１００の動作を記述する。時刻ｔ１の前はスイッチ１００はオフで、ノード１１２Ｖｓでのスイッチング信号Ｖｓは低い基準ポテンシャルにある。時刻ｔ１に、コントローラ・ブロック１０２はＱ１のゲート電圧ＶＧ１をハイにすることによりＱ１をオンにする。これにより、入力源１１０から出力負荷１０４への電荷の転送を開始する。或る時間遅れの後の時刻ｔ２に、コントローラ・ブロック１０２はＱ２のゲート電圧ＶＧ２をハイにすることによりトランジスタＱ２をオンにする。電圧信号ＶＧ１とＶＧ２とは、出力電圧Ｖｓが入力源１１０から供給される電圧に実質的に等しいレベルに達した後で大きなトランジスタＱ２がオンになるようにタイミングとる。このようにして、Ｑ２がオンになる時刻までにはスイッチングの大部分がＱ１により完了する。したがって、時刻ｔ２にＱ２がオンになるとき、Ｑ２内では動的損がほとんど起こらない。図１ｂで、時刻ｔ２にＶｓの小さなステップがあるのは、Ｑ２（導通抵抗が非常に低い）がオンになったためにスイッチ１００の両端の電圧降下が小さくなったことを示す。
【００２０】
図１ｂの電流波形ＩＱ１（Ｑ１を流れる過渡電流）とＩＱ２（Ｑ２を流れる過渡電流）とが示すように、時刻ｔ１とｔ２の間はＱ１だけがオンで、Ｑ１が負荷電流を負荷１０４に供給する。時刻ｔ２の後にＱ１とＱ２とが共にオンになると、Ｑ２はＱ１より大きなトランジスタであって導通抵抗が低いので、負荷電流の大部分をＱ２が供給する。Ｑ１は負荷電流のごく一部（図１ｂにＩｌで示す）だけ供給する。したがって、変換器の伝導損は主としてＱ２で起こる。
【００２１】
デューティ・サイクルの終わりにスイッチ１００をオフにするとき、コントローラ・ブロック１０２はまず時刻ｔ３にゲート電圧ＶＧ２を下げてＱ２をオフにする。これにより、Ｑ２は負荷１０４に対する負荷電流の供給を停止する。しかしこの時点でＱ１はまだオンなので、トランジスタＱ２がオフになると直ぐ負荷に対して負荷電流の供給を開始する。Ｖｓ波形で示すように、時刻ｔ３に負荷電流がＱ２からＱ１に切り替わるとき、ＶｓはＱ１の高い導通抵抗を反映して少し下がる。時刻ｔ４に、Ｑ１もオフになるので負荷電流は切れる。Ｑ１とＱ２とが共にオフ状態になると、低圧側のスイッチ（図示しない）はＶｓを低い基準ポテンシャルに引っ張る。したがってデューティ・サイクルの終わりにはデューティ・サイクルの始めと同様に、スイッチング損は主としてＱ１で起こる。
【００２２】
このようにこの方法により、Ｑ１のサイズを最適化して動的損を小さくし、Ｑ２のサイズを最適化して伝導損を小さくし、しかも一方が他方に悪影響を与えないようにすることができる。したがって、ＭＯＳＦＥＴ  Ｑ１は伝導損を大きくせずに動的損を小さくするような小さなサイズを選び、ＭＯＳＦＥＴ  Ｑ２は動的損（スイッチング損）を犠牲にせずに伝導損を小さくするような比較的大きなサイズを選ぶことができる。
【００２３】
本発明の別の優れた形態は、負荷電流が非常にまたは相当に低いために変換器損が主としてゲート・キャパシタンス・スイッチングにより支配される状態で、非常に高い効率を実現することができることである。ゲート・キャパシタンス・スイッチング損は次のように近似することができる。
Ｑｇｘゲート電圧ｘスイッチング周波数
【００２４】
Ｑ１だけを切り替えてＱ２は常にオフに保つことにより、切り替えるゲート電荷Ｑｇの量は小さなトランジスタＱ１のゲートに従って小さくなる。したがって、軽負荷電流の状態での変換器損は実質的に小さくなる。これは携帯用計算装置（例えば、ラップトップ・コンピュータ）で特に有用である。大部分の時間（６０％−７０％）、携帯用装置は非常に低負荷電流状態で動作することがある。
【００２５】
１つの実施の形態では、ＭＯＳＦＥＴ  Ｑ１とＱ２とは１つの集積回路電力素子上に形成され、集積回路電力素子のドレン端子はＱ１とＱ２のドレンに結合し、ソース端子はＱ１とＱ２のソースに結合し、２つのゲート端子はＱ１とＱ２のそれぞれのゲートに結合する。別の実施の形態では、Ｑ１とＱ２とは離散電力ＭＯＳＦＥＴ構成要素として形成する。前者の集積回路は寄生コンダクタンスが低く、ＰＣＢ面積が小さく、素子のコストが低い。
図１ａは高圧側スイッチの本発明の実施の形態を示す。低圧側スイッチの実施の形態、または、１つまたは複数のＭＯＳＦＥＴスイッチを有する任意のＤＣ−ＤＣ変換器での本発明の実施の形態は、この開示から当業者に明らかであろう。
【００２６】
図２ａは、本発明に従って効率を改善するよう変更された、一般に同期バック（Ｂｕｃｋ）変換器として知られるスイッチング変換器を示す。他の型のＤＣ−ＤＣ変換器も同様に変更して効率を改善することができる。図２ａの変換器は、入力源２１０と基準源２１２との間に直列に接続する高圧側スイッチ２００と低圧側スイッチ２０６とを含む。高圧側スイッチ２００は、図１ａのスイッチ１００内のＱ１とＱ２と同様に、入力源２１０と中間ノードＶｓ２０８との間に並列に接続する１対のＭＯＳＦＥＴ  Ｑ１とＱ２とを含む。ドライバＤ１はＱ１のゲートを駆動し、ドライバＤ２はＱ２のゲートを駆動する。低圧側スイッチ２０６は、中間ノードＶｓ２０８と基準源２１２との間に並列に接続する１対のＭＯＳＦＥＴ  Ｑ３とＱ４とを含む。１つの実施の形態では、基準源２１２は接地ポテンシャルである。ドライバＤ３はＱ３のゲートを駆動し、ドライバＤ４はＱ４のゲートを駆動する。中間ノードＶｓはバック変換器に一般に用いられるＬＣフィルタを介して負荷２０４に結合する。
【００２７】
上に述べたのと同じ方法を高圧側スイッチ２００と低圧側スイッチ２０６とにそれぞれ用いて変換器全体の損失を最小にする。高圧側スイッチ２００ではＱ１はＱ２よりサイズが小さく、低圧側スイッチ２０６ではＱ３はＱ４よりサイズが小さい。小さい方のＱ１とＱ３とを最適化してスイッチング損を小さくし、大きい方のＱ２とＱ４とを最適化して伝導損を小さくする。図２ａの変換器の動作を、図２ｂを用いて説明する。
【００２８】
再び、オン・サイクルを用いて図２ａの変換器の動作を説明する。デューティ・サイクルの始めの、時刻ｔ１の前は、Ｑ１とＱ２とはオフであり、Ｑ３とＱ４とはオンである。したがって、Ｖｓは基準源２１２のポテンシャルに実質的に等しい。Ｑ４はＱ３より大きいので、Ｑ４はＱ３より負荷電流のはるかに大きな部分を供給する。時刻ｔ１にドライバＤ４はＱ４をオフにし、時刻ｔ２にドライバＤ３はＱ３をオフにする。ｔ１とｔ２の間はＱ４はオフであり、Ｑ３が負荷電流を供給する。図に示すようにＶｓはｔ１にやや増加するが、これはＱ３の導通抵抗が高いことを反映する。時刻ｔ２にはＱ４はすでにオフであってＱ３だけが動作して負荷電流を切るので、スイッチング損は主として小さいＱ３により決定される。
【００２９】
時刻ｔ３にドライバＤ１はＱ１をオンにし、次に時刻ｔ４にドライバＤ２はＱ２をオンにする。Ｑ１とＱ２とは図１ａでスイッチ１００に関して上に述べたのと同様に動作し、図１ａと同じ効率を達成することができる。ｔ２とｔ３との間に時間遅れを入れて、低圧側スイッチ２０６のターンオフから高圧側スイッチ２００のターンオンに移行する間に相互コンダクタンスが起こらない（すなわち、２つのスイッチを介して入力源２１０から基準源２１２に電流が流れない）ようにする。
【００３０】
時刻ｔ４とｔ５の間（デューティ・サイクルの導通期間すなわち非スイッチング期間）は、負荷電流は上に述べたように主としてＱ２を介して負荷２０４に供給される。Ｑ２は導通抵抗が小さいのでスイッチ２００の伝導損は実質的に小さい。オン・サイクルの終わりの、時刻ｔ５の直前には、Ｑ１とＱ２とはオンで、Ｑ３とＱ４とはオフである。したがって、このときのＶｓは入力源２１０が供給する電圧と実質的に等しい。時刻ｔ５にドライバＤ２はＱ２をオフにし、次に時刻ｔ６にドライバＤ１はＱ１をオフにする。図１ａに関して上に述べたように、この場合はＱ１だけが動作して負荷電流を切るのでスイッチング損は小さい。
【００３１】
時刻ｔ７にドライバＤ３はＱ３をオンにし、次に時刻ｔ８にドライバＤ４はＱ４をオンにする。このようにして、まずＱ３を用いて負荷電流を供給してＶｓを下げ、次にＱ４をオンにしてオフ・サイクルの間負荷電流を維持する。この場合も、スイッチング損は小さいサイズのＱ３で制御し、伝導損は大きいサイズのＱ４で制御する。ｔ６とｔ７との間に時間遅れを入れて、高圧側スイッチ２００のターンオフから低圧側スイッチ２０６のターンオンに移行する間に相互コンダクタンスが起こらない（すなわち、２つのスイッチを介して入力源１１０から基準源２１２に電流が流れない）ようにする。
【００３２】
１つの実施の形態では、ＭＯＳＦＥＴ  Ｑ１，Ｑ２，Ｑ３，Ｑ４は１つの集積回路電力素子上に形成する。この集積回路電力素子は、入力源を受ける入力端子と、基準源を受ける基準端子と、負荷を駆動する出力端子と、それぞれが４つのドライバの１つからそれぞれ信号を受ける４つのゲート端子とを有する。別の実施の形態では、ＭＯＳＦＥＴ  Ｑ１，Ｑ２，Ｑ３，Ｑ４は図２ａに示すように相互接続する４つの離散集積回路構成要素として形成してＤＣ−ＤＣ変換器を形成する。更に別の実施の形態では、Ｑ１とＱ２とを第１の集積回路上に形成し、Ｑ３とＱ４とを第２の集積回路上に形成する。
【００３３】
その他の形のバック変換器も可能である。例えば、低圧側スイッチ２０６はＭＯＳＦＥＴを２個ではなく１個だけ有するように変更してよく、または高圧側スイッチ２００はＭＯＳＦＥＴを２個ではなく１個だけ有するように変更してよい。かかる実施の形態は、効率をいくらか犠牲にしてでも面積を小さくすることが望ましい応用に有用であろう。
【００３４】
本発明について特定の型のＤＣ−ＤＣ変換器（すなわち、バック変換器）を用いて説明したが、本発明はこれに限定されるものではない。当業者はこの開示を参照して、他の型の変換器を変更してその効率を実質的に改善することができる。その効率を改善することが可能な種々の型の変換器の中の３つの例を図３ａ−３ｃに示す。図３ａはブースト変換器を示す。ここでは、スイッチ３０６の代わりに１対の並列に接続するＭＯＳＦＥＴ  Ｑ１とＱ２とを用いることができる。同様にダイオード３０８の代わりに並列に接続するＭＯＳＦＥＴ  Ｑ３とＱ４とを用い、そのゲートをＰＷＭ３００で制御してよい。この場合、Ｑ１とＱ２のサイズと機能は図２ａのＱ１とＱ２と同じであり、Ｑ３とＱ４のサイズと機能は図２ａのＱ３とＱ４と同じである。
【００３５】
図３ｂはフライバック変換器を示す。ここでは、スイッチ３１０の代わりに１対の並列に接続するＭＯＳＦＥＴ  Ｑ１とＱ２とを用いてよい。同様にダイオード３１２の代わりに１対の並列に接続するＭＯＳＦＥＴ  Ｑ３とＱ４とを用い、そのゲートをＰＷＭ３００で制御してよい。この場合、Ｑ１とＱ２のサイズと機能は図２ａのＱ１とＱ２と同じであり、Ｑ３とＱ４のサイズと機能は図２ａのＱ３とＱ４と同じである。
【００３６】
図３ｃはフォワード変換器を示す。ここでは、スイッチ３１４の代わりに１対の並列に接続するＭＯＳＦＥＴ  Ｑ１とＱ２とを用いてよい。同様にダイオード３１６ａの代わりに１対の並列に接続するＭＯＳＦＥＴ  Ｑ３とＱ４とを用い、そのゲートをＰＷＭ３００で制御してよい。更に、ダイオード３１６ｂの代わりに１対の並列に接続するＭＯＳＦＥＴ  Ｑ５とＱ６とを用い、そのゲートをＰＷＭ３００で制御してよい。この場合、Ｑ１とＱ３のサイズと機能は図２ａのＱ１に対応し、Ｑ２とＱ４のサイズと機能は図２ａのＱ２に対応する。しかしＱ１とＱ３とにそれぞれ別個のドライバを用いなければならない。同様にＱ２とＱ４とにそれぞれ別個のドライバを用いなければならない。Ｑ５とＱ６のサイズと機能は図２ａのＱ３とＱ４と同じである。
多くの他の型の変換器を同様に変更してその効率を改善することができる。
【００３７】
以上で本発明の実施の形態を完全に説明したが、種々の代替や変更や同等物が可能である。例えば、本発明はＭＯＳＦＥＴ技術を用いると述べたが、バイポーラやガリウム砒素などの他の種類の技術で本発明を実現することは、この開示から当業者に明らかである。したがって、本発明の範囲は上の説明を参照して決めるべきではなく、特許請求の範囲を参照してその完全な範囲に従って決めるべきものである。
【００３８】
（関連出願の相互参照）
本出願は、米国特許出願番号第６０／３１４，６０７号、２００１年８月２３日出願、「ＤＣ−ＤＣ変換器内の損失を小さくする方法と回路（Ｍｅｔｈｏｄ  ａｎｄ  Ｃｉｒｃｕｉｔ  ｆｏｒ  Ｒｅｄｕｃｉｎｇ  Ｌｏｓｓｅｓ  ｉｎ  ＤＣ−ＤＣ  Ｃｏｎｖｅｒｔｅｒｓ）」に優先権を主張する。この開示をここに援用する。
【図面の簡単な説明】
【００３９】
【図１ａ】本発明の例示の実施の形態に係るスイッチング変換器の簡単な実施の形態を示す。
【図１ｂ】図１ａに示すスイッチング変換器の動作を記述するのに用いるタイミング図を示す。
【図２ａ】本発明に従って変更してその効率を改善した、一般に同期バック変換器として知られるスイッチング変換器を示す。
【図２ｂ】図２ａに示すスイッチング変換器の動作を記述するのに用いるタイミング図を示す。
【図３ａ】多くの異なる型のＤＣ−ＤＣ変換器の中の３つを示し、異なる型の変換器を本発明に従って変更してその効率を改善する方法を示す。
【図３ｂ】多くの異なる型のＤＣ−ＤＣ変換器の中の３つを示し、異なる型の変換器を本発明に従って変更してその効率を改善する方法を示す。
【図３ｃ】多くの異なる型のＤＣ−ＤＣ変換器の中の３つを示し、異なる型の変換器を本発明に従って変更してその効率を改善する方法を示す。
【図１ａ】
2005501497.tif 000003
【図１ｂ】
2005501497.tif 000004
【図２ａ】
2005501497.tif 000005
【図２ｂ】
2005501497.tif 000006
【図３ａ】
2005501497.tif 000007
【図３ｂ】
2005501497.tif 000008
【図３ｃ】
2005501497.tif 000009
【国際公開パンフレット】
2005501497.tif 000010
2005501497.tif 000011
2005501497.tif 000012
2005501497.tif 000013
2005501497.tif 000014
2005501497.tif 000015
2005501497.tif 000016
2005501497.tif 000017
2005501497.tif 000018
2005501497.tif 000019
2005501497.tif 000020
2005501497.tif 000021
2005501497.tif 000022
2005501497.tif 000023
2005501497.tif 000024
2005501497.tif 000025
2005501497.tif 000026
2005501497.tif 000027
2005501497.tif 000028
2005501497.tif 000029
2005501497.tif 000030
2005501497.tif 000031
2005501497.tif 000032
2005501497.tif 000033
【国際調査報告】
2005501497.tif 000034