(57)【要約】薄膜ラテラルＳＯＩパワーデバイスが、基板及び前記基板上の埋込み酸化物層（４）と、横方向に延在するドリフト領域を有する、前記埋込み酸化物層上のシリコン層（６）と、ゲート誘電層（１８）を有する、シリコン層（６）上の誘電層と、フィールド誘電層（２０）及びフィールド誘電層（２４）の厚さよりも厚い厚さを有するドリフト誘電層（２２）と、前記フィールド誘電層と前記ドリフト誘電層との間の誘電層遷移領域（２４）とを有し、第一のシリコン層厚さ領域（１０）におけるチャネル領域（２７）上に位置されると共に、少なくともフィールド誘電層（２０）に渡ってチャネル領域（２７）からフィールドプレート（２８、３６、４４）として延在するゲートと、シリコン層（６）の第三の厚さ領域（１２）に対して横方向に間隔をおいて位置されるドレイン（３０）と、ゲートから横方向に分離させられるソース（３２）とを有し、チャネル領域（２７）からドレイン（３０）に向かってシリコン層（６）において延在するドリフト領域において、ドーピングドーズ（単位面積当たりの不純物）は、濃度（単位体積当たりの不純物）の安定な増加が、シリコン層（６）及び／又は誘電層（１８、２０、２２）及び／又はフィールドプレート（２８）における厚さ遷移部にかかわらず一定の縦方向電界をもたらすようにスケーリングされる。上記の薄膜ラテラルＳＯＩパワーデバイスを製造する方法は、前記縦方向のドーピング濃度の安定な増加が、前記シリコン層及び／又は前記トップの酸化物層及び／又は前記フィールドプレートにおける厚さの遷移部にかかわらず、前記シリコン層の前記ドリフト領域における一定の電界をもたらすようにシリコン層のドリフト領域におけるドーピングドーズをスケーリングするステップを有する。前記シリコン層の前記ドリフト領域におけるドーパントの打込みが、トップの酸化物層が形成された後に行われる。
2005507564.tif 000002
【特許請求の範囲】
【請求項１】
基板及び前記基板上の埋込み酸化物層と、
少なくとも第一の厚さ領域及び前記第一の厚さ領域よりも薄い厚さを有する第二の厚さ領域を有すると共に、前記第一の厚さ領域と前記第二の厚さ領域との間に遷移部を有する、横方向に延在するドリフト領域を有する、前記埋込み酸化物層上のシリコン層と、
ゲート誘電層、フィールド誘電層及び前記フィールド誘電層の厚さよりも厚い厚さを有するドリフト誘電層、並びに前記フィールド誘電層と前記ドリフト誘電層との間の誘電層遷移領域を有する、前記シリコン層の前記第一及び第二の厚さ領域上の誘電層と、
前記第一のシリコン層厚さ領域におけるチャネル領域上に位置されると共に、少なくとも前記フィールド誘電層に渡って前記チャネル領域からフィールドプレートとして延在するゲートと、
前記シリコン層の第三の厚さ領域に対して横方向に間隔をおいて位置されるドレインと、
前記ゲートから横方向に分離させられるソースと
を有する薄膜ラテラルＳＯＩパワーデバイスであって、
前記チャネル領域から前記ドレインに向かって前記シリコン層において延在するドリフト領域において、単位面積当たりの不純物である前記ドーピングドーズは、単位体積当たりの不純物である濃度の安定な増加が、前記シリコン層及び／又は前記誘電層及び／又は前記フィールドプレートにおける厚さ遷移部にかかわらず一定の縦方向電界をもたらすようにスケーリングされる薄膜ラテラルＳＯＩパワーデバイス。
【請求項２】
前記シリコン層の前記第一の厚さ領域における前記ドーピングドーズの勾配αが、前記シリコン層の前記ドリフト領域における前記縦方向電界の安定な増加をもたらすレベルにまで増大させられる請求項１に記載の薄膜ラテラルＳＯＩパワーデバイス。
【請求項３】
前記フィールド酸化物の下の前記シリコン層の前記第一の厚さ領域における前記ドーピングドーズ曲線の勾配αが、前記ドリフト酸化物の下の前記シリコン層の前記ドリフト領域の前記隣接する部分における基本ドーピングドーズ曲線の基本勾配βと比較して倍増させられている請求項２に記載の薄膜ラテラルＳＯＩパワーデバイス。
【請求項４】
前記フィールド酸化物から前記ドリフト酸化物への前記遷移部の下の前記シリコン層における前記ドーピングドーズの出発値が、前記隣接するシリコン層と同じドーピング濃度をもたらすように選択される請求項３に記載の薄膜ラテラルＳＯＩパワーデバイス。
【請求項５】
前記デバイスが、前記第一のフィールドプレートを超えて延在する更なるフィールドプレートを有すると共に第一のメタル層及び第二のメタル層を有し、前記第二のメタル層は更なる誘電層によって前記第一のメタル層から絶縁分離され、前記デバイスは、前記シリコン層の前記第二の厚さ領域よりも薄い厚さを有する前記シリコン層において第三の厚さ領域を更に有し、前記シリコン層の前記第三の厚さ領域における前記ドーピングドーズの勾配が、前記シリコン層の前記第二の厚さ領域におけるドーピングドーズの前記勾配に対して、前記シリコン層の前記ドリフト領域における前記縦方向電界の安定な増加をもたらすレベルにまで低減させられる請求項１に記載の薄膜ラテラルＳＯＩパワーデバイス。
【請求項６】
前記誘電層が好ましくはＬＯＣＯＳによって構成される酸化物層である請求項１乃至５の何れか一項に記載の薄膜ラテラルＳＯＩパワーデバイス。
【請求項７】
前記シリコン層の前記ドリフト領域における前記ドーピング濃度は、前記縦方向のドーピング濃度の安定な増加が、前記シリコン層及び／又は前記トップの酸化物層及び／又は前記フィールドプレートにおける厚さ遷移部にかかわらず前記シリコン層の前記ドリフト領域における一定の電界をもたらすようにスケーリングされると共に、前記シリコン層の前記ドリフト領域における前記ドーパントの打込みが、前記トップの酸化物層が形成された後に行われる請求項１に記載の薄膜ラテラルＳＯＩパワーデバイスを製造する方法。
【請求項８】
注入ドーズが決定されるとき、前記シリコン酸化物及び前記シリコンにおける前記ドーパントの異なる拡散速度及び分離係数が考慮される請求項７に記載の方法。
【請求項９】
前記ドーピング濃度の前記スケーリングが、注入マスクにおける開口部を介して前記ドーパントを前記シリコン層に注入することによってなされ、前記開口部の寸法及び／又は数は、必要とされるドーズに従って変化させられる請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜ラテラルＳＯＩパワーデバイスに関する。
【背景技術】
【０００２】
ラテラルＳＯＩパワーデバイスは、支持基板（ｈａｎｄｌｅ  ｗａｆｅｒ）からの空乏化部のために劣化された高い側の特性（ｄｅｇｒａｄｅｄ  ｈｉｇｈ−ｓｉｄｅ  ｐｅｒｆｏｒｍａｎｃｅ）を示している。劣化（低下）（ｄｅｇｒａｄａｔｉｏｎ）は、国際特許第００／３１７７６号公報に示されているように、ステップ及び階段薄膜ＳＯＩ  ＬＤＭＯＳ（横方向二重拡散金属酸化膜半導体（ｌａｔｅｒａｌ  ｄｏｕｂｌｅ  ｄｉｆｆｕｓｅｄ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ））デバイス（ｓｔｅｐ−  ａｎｄ  ｓｔａｉｒ−ｔｈｉｎ−ｆｉｌｍ  ＳＯＩ  ＬＤＭＯＳ  ｄｅｖｉｃｅ）をもたらすことによって最小限化されている。実際はシリコン膜厚及びその中の可能なドーピングが最大限化される。当該デバイス、いわゆるステップ及び階段ＳＯＣＯＳにおいて、シリコン膜厚及びフィールドプレート（ｆｉｅｌｄ−ｐｌａｔｅ）の近接部（ｐｒｏｘｉｍｉｔｙ）は、従来技術と比較するとドレインの近くで増大させられている。トップの酸化物及びシリコン層のそれぞれにおける厚さの変動のために、及びドリフト酸化物の酸化中に堆積されるドーパントのために、体積ドーピング濃度（ｖｏｌｕｍｅ  ｄｏｐｉｎｇ  ｄｅｎｓｉｔｙ）が、フィールド酸化物（ｆｉｅｌｄ  ｏｘｉｄｅ）からドリフト酸化物（ｄｒｉｆｔ  ｏｘｉｄｅ）への遷移部における急激な増大がもたらされるという、当該知られているＳＯＣＯＳデバイスが伴う不利点は依然存在している。ドーピング濃度における当該増大により、ガウスの法則による縦方向の電界（ｌｏｎｇｉｔｕｄｉｎａｌ  ｅｌｅｃｔｒｉｃ  ｆｉｅｌｄ）の局所的な増加がもたらされる。これによって今度は衝突イオン化によるキャリア倍増（ｃａｒｒｉｅｒ  ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）が増大させられる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、ドーピング濃度の勾配（ｓｌｏｐｅ）が一定（ｓｔｅａｄｙ）であり、それによって一定の縦方向の電界がデバイスのドリフト領域に沿ってもたらされる、ラテラル薄膜ＳＯＩパワーデバイス及びそれを製造する方法を提供することにある。
【課題を解決するための手段】
【０００４】
本目的を達成するために、本発明による薄膜ラテラルＳＯＩパワーデバイスは、
基板及び前記基板上の埋込み酸化物層と、少なくとも第一の厚さ領域及び前記第一の厚さ領域よりも薄い厚さを有する第二の厚さ領域を有すると共に、前記第一の厚さ領域と前記第二の厚さ領域との間に遷移部を有する、横方向に延在するドリフト領域を有する、前記埋込み酸化物層上のシリコン層と、ゲート誘電層、フィールド誘電層及び前記フィールド誘電層の厚さよりも厚い厚さを有するドリフト誘電層、並びに前記フィールド誘電層と前記ドリフト誘電層との間の誘電層遷移領域を有する、前記シリコン層の前記第一及び第二の厚さ領域上の誘電層と、前記第一のシリコン層厚さ領域におけるチャネル領域上に位置されると共に、少なくとも前記フィールド誘電層に渡って前記チャネル領域からフィールドプレートとして延在するゲートと、前記シリコン層の第三の厚さ領域に対して横方向に間隔をおいて位置されるドレインと、前記ゲートから横方向に分離させられるソースとを有する薄膜ラテラルＳＯＩパワーデバイスであって、前記チャネル領域から前記ドレインに向かって前記シリコン層において延在するドリフト領域において、ドーピングドーズ（単位面積当たりの不純物）は、濃度（単位体積当たりの不純物）の安定な増加が、前記シリコン層及び／又は前記誘電層及び／又は前記フィールドプレートにおける厚さの遷移部にかかわらず一定の縦方向電界をもたらすようにスケーリングされる。
【０００５】
薄膜ラテラルＳＯＩパワーデバイスは、基板及び基板上の埋込み酸化物層と、埋込み酸化物層上のシリコン層と、シリコン層上の誘電層（好ましくは成長酸化物）と、当該誘電層のトップに位置されるフィールドプレート又はゲートと、更なる誘電物と、メタル層と、パッシベーション層（図示略）とを有する。シリコン層は、ドレインに向かってシーケンシャルに低減させられ、誘電物は、ゲートからドリフト酸化物に対するフィールドへ増大させられる。ここでソース同様ドレインコンタクト及びチャネルは、ゲート酸化物による最低限の誘電カバレージ（ｄｉｅｌｅｃｔｒｉｃ  ｃｏｖｅｒａｇｅ）で厚いシリコン膜に位置される。シリコン層のドリフト領域における一定の縦方向の電界及びドーピング濃度の均一な勾配は、衝突イオン化によるキャリア生成を最小限化するために重要となる。注入ドーズ（ｉｍｐｌａｎｔａｔｉｏｎ  ｄｏｓｅ）のスケーリングは、フィールドプレートにおけるいかなる遷移部及び／又はいかなる厚さの遷移部でもたらされてもよい。シリコン層のドリフト領域におけるドーピング体積濃度、すなわちドリフト酸化物及びフィールド酸化物の下のシリコン層におけるドーピング体積濃度はほぼ滑らかであり、ドーピングドーズは上記のようにスケーリングされる。更にオン抵抗（Ｒｏｎ（ｏｎｒｅｓｉｓｔａｎｃｅ））対ドレイン・ソース間降伏電圧（ｂｒｅａｋｄｏｗｎ  ｖｏｌｔａｇｅ）（ＢＶｄｓ）の性能指数（ｆｉｇｕｒｅ−ｏｆ−ｍｅｒｉｔ）は改善される。
【０００６】
有利な実施例によれば本発明は、シリコン層の第一の厚さ領域におけるドーピングドーズの勾配αが、シリコン層のドリフト領域における縦方向の電界の安定な増加をもたらすレベルにまで増大させられる薄膜ラテラルＳＯＩパワーデバイスをもたらす。
【０００７】
有利な実施例によれば本発明は、フィールド酸化物の下のシリコン層の前記第一の厚さ領域におけるドーピングドーズ曲線（ｃｕｒｖｅ）の勾配αが、ドリフト酸化物の下のシリコン層のドリフト領域の、隣接する部分における基本ドーピングドーズ曲線の基本勾配βと比較して倍増させられている薄膜ラテラルＳＯＩパワーデバイスをもたらす。薄い誘電物（ｄｉｅｌｅｃｔｉｃ）及び厚いシリコンを備えるドリフト領域の始めにおけるドーピングドーズの勾配Ｓは２のファクタで増大させられ、電圧立上り（上昇）（ｖｏｌｔａｇｅ  ｂｕｉｌｄ−ｕｐ）が加速されると共に抵抗が低減させられる。更に、フィールド誘電層の下の増大させられたドーピング濃度は主に、フィールド誘電層からドリフト誘電層への誘電層における厚さ遷移部に起因するラテラルフィールドのいかなる障害（ｄｉｓｔｕｒｂａｎｃｅ）、及び更にフィールドプレートが前記位置におけるゲート端部（ｇａｔｅ  ｅｎｄ）に接続されるという事実に起因するラテラルフィールドのいかなる障害も補償する。フィールド酸化物の下における増大させられたドーピング濃度は、体積ドーピング濃度がフィールド誘電層からドリフト誘電層への遷移部における急激な増大をもたらすという、ＳＯＣＯＳデバイスが持つ効果を補償する役割も果たす。当該補償によって、ドーピング濃度は、デバイスの当該部分における衝突イオン化の限界近くまで増大させられ得る。
【０００８】
有利な実施例によれば、本発明は、誘電層が好ましくはＬＯＣＯＳによって構成される酸化物層となる薄膜ラテラルＳＯＩパワーデバイスをもたらす。
【０００９】
有利な実施例によれば、本発明は、前記第一のフィールドプレートを超えて延在する更なるフィールドプレートを有すると共に第一のメタル層及び第二のメタル層を有する薄膜ラテラルＳＯＩパワーデバイスであって、前記第二のメタル層は更なる誘電層によって前記第一のメタル層から絶縁分離され、前記デバイスは、前記シリコン層の前記第二の厚さ領域よりも薄い厚さを有する前記シリコン層において第三の厚さ領域を更に有し、前記シリコン層の前記第三の厚さ領域における前記ドーピングドーズの勾配が、前記シリコン層の前記第二の厚さ領域におけるドーピングドーズの前記勾配に対して、前記シリコン層の前記ドリフト領域における前記縦方向電界の安定な増加をもたらすレベルにまで低減させられる薄膜ラテラルＳＯＩパワーデバイスをもたらす。
【００１０】
フィールド酸化物の酸化成長とドリフト酸化物の酸化成長とを組み合わせることによってもたらされ得るように、この更に除去されたフィールドプレートは好ましくは、更に薄くされたＳＯＩ層よりも厚くなり、より厚い熱酸化物ももたらされる。当該領域におけるドーピングドーズの勾配は、第一のメタルフィールドプレートの下の勾配と比較して、シリコン層のドリフト領域における縦方向の電界の安定な増加をもたらすレベルにまで低減させられる。
【００１１】
上記目的を達成させるために、本発明は、前記シリコン層の前記ドリフト領域における前記ドーピング濃度が、前記縦方向のドーピング濃度の安定な増加は、前記シリコン層及び／又は前記トップの酸化物層及び／又は前記フィールドプレートにおける厚さ遷移部にかかわらず前記シリコン層の前記ドリフト領域における一定の電界をもたらすようにスケーリングされると共に、前記シリコン層の前記ドリフト領域における前記ドーパントの打込み（アニーリング（ａｎｎｅａｌｉｎｇ）又はスムースニング（ｓｍｏｏｔｈｅｎｉｎｇ））は、酸化による人為的な堆積物を最小化させるために前記トップの酸化物層が形成された後に行われる薄膜ラテラルＳＯＩパワーデバイスを製造する方法も提供する。
【００１２】
有利な実施例によれば、本発明は、注入ドーズが決定されるとき、前記シリコン酸化物及び前記シリコンにおける前記ドーパントの異なる拡散速度及び分離係数が考慮される、薄膜ラテラルＳＯＩパワーデバイスを製造する方法も提供する。
【００１３】
有利な実施例によれば、本発明は、前記ドーピング濃度の前記スケーリングが、注入マスクにおける開口部を介して前記ドーパントを注入することによってなされ、前記開口部の寸法及び／又は数は、必要とされるドーズに従って変化させられる方法も提供する。
【００１４】
本発明の最も好ましい実施例の概要が以下に記載される。薄膜ラテラルＳＯＩパワーデバイスが、基板上の埋込み酸化物層（ＢＯｘ）及び埋込み酸化物層上のシリコン層を有する。シリコン層は、第一の厚さ領域を有する、横方向に延在するドリフト領域と、第一の厚さ領域よりも薄い厚さを有する第二の厚さ領域と、第二の厚さ領域よりも薄い厚さを有する第三の厚さ領域と含んでいる。シリコン層は好適な誘電物、多くの場合好ましくは（局所的に）成長された酸化物によってカバーされる。当該誘電物は、シーケンシャルに増大させられる厚さを備えるドリフト酸化物、フィールド酸化物、及びゲート領域におけるゲート酸化物と称されるであろう。ゲート電極が第一のフィールドプレートとしてフィールド酸化物上に延在すると共に、好ましくは多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏｎ）から構成される。第二のフィールドプレートは、誘電物から、及び誘電物によって電気的に絶縁分離され、ソース、ゲート、又は回路の他の好適なポテンシャル部に接続され得る。シリコン層のドリフト領域におけるドーピング濃度は、シリコン層のドリフト領域における一定の縦方向電界及び電位の安定な増大が、シリコン層及び／又はトップの酸化物層及び／又はフィールドプレートにおける厚さ遷移部にかかわらずもたらされるようにスケーリングされる。デバイスが製造されるとき、シリコン層のドリフト領域におけるドーパントの打込み（ｄｒｉｖｅ  ｉｎ）は、トップの酸化物層が形成された後に行われる。
【００１５】
本発明の実施例はこの場合図面を参照して記載される。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明の実施例の薄膜ラテラルＳＯＩパワーデバイスを示している。デバイス２は、基板（図示略）上の埋込み酸化物層（ＢＯｘ）４、及び埋込み酸化物層４上のシリコン層６を有しており、シリコン層は、第一の厚さ領域８を有する、横方向に延在するドリフト領域と、第一の厚さ領域８よりも薄い厚さを有する第二の厚さ領域１０と、第二の厚さ領域１０よりも薄い厚さを有する第三の厚さ領域１２とを有している。第一の遷移部１４は第一の厚さ領域８と第二の厚さ領域１０との間に位置され、第二の遷移部１６は第二の厚さ領域１０と第三の厚さ領域１２との間に位置される。
【００１７】
トップの酸化物層（ＴＯｘ）は、シリコン層６の第二及び第三の厚さ領域上にもたらされ、トップの酸化物層はフィールド酸化物領域２０を有し、ドリフト酸化物領域２２はフィールド酸化物領域２０の厚さよりも厚い厚さを有している。酸化物層遷移領域２４は、フィールド酸化物領域２０とドリフト酸化物領域２２との間に位置される。ゲート領域２６は、第一のシリコン層厚さ領域８上に位置されると共に、フィールド酸化物領域２０上のフィールドプレート２８として延在する。ドレイン領域３０は、シリコン層６の第三の厚さ領域１２から横方向に間隔をおいて位置される。ソース領域３２はゲート領域２６から横方向に分離される。
【００１８】
ゲート領域２６は、多結晶シリコンを有しており、更なる酸化物層３４によってカバーされている。更なる酸化物層３４の上に、更なる酸化物層３４に渡ってソース領域３２からほぼドリフト酸化物領域２２の端部に延在する更なるメタルフィールドプレート３６が設けられる。ステップ及び階段ＳＯＩデバイスと称されるこのようなＳＯＩデバイスにおいて、シリコン層のドリフト領域におけるドーピング濃度は、濃度（単位体積当たりの不純物）の安定な増大が、シリコン層及び／又はトップの酸化物層及び／又はフィールドプレートにおける厚さ遷移部にかかわらず、一定の縦方向電界を生成するようにスケーリングされる。
【００１９】
図１に示されている本発明のデバイスは通常、約５０μｍの長さのドリフト領域を有しており、シリコン層の第一の厚さ領域１０の厚さｔｓｏｉ１＝１μｍであり、シリコン層の第二の厚さ領域１２の厚さｔｓｏｉ２＝５６０ｎｍである。フィールド酸化物の厚さＴＯｘ１は０．７７５μｍであり、ドリフト酸化物の厚さＴＯｘ２＝２．３μｍであり、埋込み酸化物の厚さＢＯｘ＝３μｍである。このような態様で、及びフィールドプレートの端部を遷移領域に結合させることによって埋込み酸化物とシリコン層との厚さを一致（ｔｕｎｅ）させることにより、フィールド酸化物からドリフト酸化物への遷移部におけるシリコン層の領域におけるポテンシャル谷（ｐｏｔｅｎｔｉａｌ  ｔｒｏｕｇｈ）の深さの低減がもたらされる。このようなデバイスにおけるドリフト領域は、ドレインに隣接するドリフト領域の端部において約１．１×１０１３ｃｍ−２の最大ドーピングドーズをもたらす当該例におけるドリフト領域の長さ５０μｍの間のドーピング濃度の基本勾配αを有している。
【００２０】
当該デバイスにおいて、フィールド酸化物の長さは約１０μｍであり、それからドーピング濃度のスケーリングは、シリコン層の第一の厚さ領域におけるドーピングドーズの勾配αが、シリコン層のドリフト領域における電位の安定した増加をもたらすレベルにまで増大させられている、図２に示されているプロファイルを有するべきである。特に、シリコン層の前記第一の厚さ領域におけるドーピングドーズの勾配αは、ドリフト酸化物の下のシリコン層のドリフト領域の隣接する部分におけるドーピングドーズの勾配βと比較して倍増されており、オン状態におけるより低い抵抗及びオフ状態におけるより高速な電圧の立ち上がりがもたらされる。
【００２１】
ドリフト酸化物の下のシリコン層のドリフト領域において、フィールド酸化物からドリフト酸化物への遷移部の下のシリコン層におけるドーピングドーズの出発値（ｓｔａｒｔｉｎｇ  ｖａｌｕｅ）が、最新のデバイスにおけるドーピングを表す基本ドーピングドーズ曲線となるように選択される。それ故にドーピングドーズのステップＳｔは、当該領域においてラテラルフィールドを滑らかにする、ドリフト酸化物への、フィールド酸化物の遷移部の下に生成される。全体的に図２に示されているドーピングプロファイルがシリコン層６のドーピングの上にもたらされることは注意されるべきである。図３のドーピングドーズにおける１０μｍ（しかしながら選択された形状及びドーピングパラメータに依存して５μｍと１５μｍとの間の値）の不連続部が体積ドーピング濃度において大いに低減されることを注意することは重要である。
【００２２】
本発明の薄膜ラテラルＳＯＩデバイス４０の他の実施例が図３に示されている。当該図において、同じ参照符号は、図１の同じ部分に対して使用されている。デバイス４０において、更なるフィールドプレートが、第一のメタル層４２と第二のメタル層４４とによって実現され、第二のメタル層は誘電層４６によって第一のメタル層４２から絶縁分離されている。第二のメタル層４４は、ソース、ゲート、又は分離されたポテンシャル部（ｓｅｐａｒａｔｅ  ｐｏｔｅｎｔｉａｌ）に接続され得る。
【００２３】
デバイス４０の概略的な断面図は、三つの異なるシリコン厚さ領域、すなわちフィールド酸化物２０の下の領域１０、ドリフト酸化物２２の一部の下の領域１２、及び第二のメタルフィールドプレート４４の下のドリフト酸化物の領域の下の領域４８を有している。トップの酸化物の厚さは、多結晶シリコンゲート２６／２８の下のフィールド酸化物から、更なるフィールドプレートの第一のメタル部分４２の下のドリフト酸化物における中間の厚さと、更なるフィールドプレートの第二の部分４４の下の堆積された酸化物に加えて更なるフィールドプレートの第二の部分４４の下のドリフト酸化物におけるより厚い厚さとに変化している。
【００２４】
図３の典型的なデバイスにおいて、領域１０におけるシリコン層の厚さはｔｓｏｉ１＝１μｍであり、領域１２におけるシリコン層の厚さはｔｓｏｉ２＝５６０ｎｍであり、領域４８におけるシリコン層の厚さはｔｓｏｉ３＝４２５ｎｍであり、フィールド酸化物２０の厚さはＴＯｘ１＝０．７７５μｍであり、ドリフト酸化物２２の第一の部分の厚さはＴＯｘ２＝２．３μｍであり、ドリフト酸化物の第二の部分の厚さはＴＯｘ３＝３．１μｍであり、埋込み酸化物の厚さはＢＯｘ＝３μｍである。当該デバイスにおいて、シリコン層のドリフト領域における縦方向のポテンシャルの安定な増大を達成させるために、ドーピングドーズの勾配は、領域１０において図２における勾配αと等しくなるように選択され、領域１２において図２におけるβよりもわずかに高くなるように選択され、領域４８において図２におけるβとほぼ等しくなるように選択され得る。
【００２５】
ドーピング濃度（すなわち単位体積当たりにもたらされる不純物の数）を決定する式は、以下のように、ＳＯＩの膜厚と、埋込み酸化物及びトップの酸化物の膜厚と、勾配の原点までの距離ｘとに依存する。
【数１】
2005507564.tif 000003
ここで、
【００２６】
ｋはドーピングの勾配、それ故に横方向の電界を決定するファクタであり、
ＴＯｘはＳＯＩ膜とフィールドプレートとの間の全誘電層の厚さであり、
ＢＯｘは埋込み酸化物の厚さであり、
ｔｓｏｉはシリコン層の厚さであり、
εｏｘはトップの誘電物の誘電率であり、
εｓｉはシリコン層の誘電率
である。
【００２７】
当該式から、一定の勾配で一定に増加する体積濃度により、図１及び３に示されているデバイスがもたらされる。単位面積当たりに注入されるべき必要なドーズは、この位置におけるＳＯＩの厚さで体積濃度を増大させることによってもたらされる。
【００２８】
図４は、いくつかのデバイス対オフセットにおける、衝突イオン化によるキャリア倍増（ｃａｒｒｉｅｒ  ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）を示している。ここでオフセットとは、フィールド酸化物からドリフト酸化物への遷移部とフィールド酸化物の開始点との間のミクロン単位の距離のことである。図２及び３は、例えば破線Ｌ１及びＬ２によって示される１０μｍのオフセットを示している。図４は、トップの酸化物層が形成された後、シリコン層のドリフト領域においてドーパントの打込みが行われる、薄膜ラテラルＳＯＩパワーデバイスを製造するための方法が、よりよい結果、すなわちより少ない倍増をもたらすことを示している。ドーピングは、当業者に知られているように、必要とされるドーズをシリコン層に注入し、その後、例えば熱処理によりドーパントを打ち込むことによってなされる。
【００２９】
デバイスＡ及びＢは９μｍのオフセットを有している。ますドーパントを打ち込み、それからトップの酸化物層を製造することによってもたらされているデバイスＢと比較すると、まずトップの酸化物層を製造し、それからドーパントを打ち込むことによってもたらされているデバイスＡにおいて倍増は低減されている。倍増効果の低減は、ドーピング濃度のスケーリングによってもたらされる、デバイスにおける低減された横方向の電界の直接の結果である。デバイスＣ及びＤは１１μｍのオフセットを有している。ますドーパントを打ち込み、それからトップの酸化物層を製造することによってもたらされているデバイスＤと比較すると、まずトップの酸化物層を製造し、それからドーパントを打ち込むことによってもたらされているデバイスＣにおいて倍増は低減されている。倍増効果の低減は、この場合ほぼ５０％となっている。６乃至８μｍのオフセットにおいて、倍増はほとんど発生していない。しかしながら、例えば支持基板からピンチ（ｐｉｎｃｈ）することによって高い側の劣化を低減させるために、より大きなオフセットが好ましいことは注意されるべきである。
【００３０】
本文献によってカバーされる本発明の新たな特徴及び利点は以上の記載に示されている。しかしながら、本開示が、多くの点で、例示によってのみ示されていることは理解されるであろう。本発明の範囲を逸脱しない限り、詳細、特に形状、寸法、及び部分の構成の態様において変更がなされてもよい。本発明の範囲は、当然従属請求項が表現されている用語で規定されている。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施例によるデバイスの概略的な断面図である。
【図２】最新の例と比較される、図１のデバイスにおける距離ｙに沿う１×１０１２乃至２×１０１３ｃｍ−２のドーピングドーズのプロファイルを示している。
【図３】本発明の実施例による他のデバイスの概略的な断面図である。
【図４】いくつかのデバイス対オフセットでの、衝突イオン化によるキャリア倍増を示しているグラフである。
【図２】
2005507564.tif 000004
【図４】
2005507564.tif 000005
【国際公開パンフレット】
2005507564.tif 000006
2005507564.tif 000007
2005507564.tif 000008
2005507564.tif 000009
2005507564.tif 000010
2005507564.tif 000011
2005507564.tif 000012
2005507564.tif 000013
2005507564.tif 000014
2005507564.tif 000015
2005507564.tif 000016
2005507564.tif 000017
2005507564.tif 000018
2005507564.tif 000019
【国際公開パンフレット（コレクトバージョン）】
2005507564.tif 000020
【国際調査報告】
2005507564.tif 000021
2005507564.tif 000022
2005507564.tif 000023