(57)【要約】  自動車の制御装置におけるアドレッシングエラーを検査するために、全てのアドレス指定可能なメモリセルに検査データが所与のパターンにより書込まれ、引き続いて読出され、検査データと比較される。
2005516274.tif 000002
【特許請求の範囲】
【請求項１】
ユーザによって遮断された制御装置において、所与の検査データが全てのアドレス指定可能なメモリセルに書込まれ、引き続いて再び読出されて、検査データと比較されることを特徴とする、
制御装置におけるアドレッシングエラーを検出するための方法。
【請求項２】
アドレス指定可能な全てのメモリセル領域に対して、種々な検査データが、所与のパターンにより書込まれることを特徴とする、請求項１に記載の方法。
【請求項３】
時間的に連続して種々なパターンの検査データが書込まれることを特徴とする、請求項３に記載の方法。
【請求項４】
前記所与のパターンが、メモリセルのそれぞれのアドレスの選択されたバイトであることを特徴とする、請求項１から３までのいずれか１項記載の方法。
【請求項５】
比較に依存して、エラーの報知が行われて記憶され、制御装置が再びオンにされると出力されることを特徴とする、請求項１から４までのいずれか１項記載の方法。
【請求項６】
複数の個々にアドレス指定可能なメモリセル（３）を具備したアドレス指定可能なメモリ（１）を有する制御装置におけるアドレッシングエラーを検出するための検査装置において、
検査データ発生器（６）が設けられており、該検査データ発生器は、個々のメモリセル（３）に所与のパターンを書込み、
比較器（８）が設けられており、該比較器では、予めメモリセル（３）に書込まれたデータが読出され、所与のパターンと比較されることを特徴とする、
制御装置におけるアドレッシングエラーを検出するための検査装置。
【請求項７】
制御部（４）が設けられており、該制御部は、制御装置が遮断されると、検査データ発生器（６）をアクティブにすることを特徴とする、請求項６に記載の検査装置。
【請求項８】
前記比較器（８）にエラーメモリ（９）が後置されており、該エラーメモリに、誤りのある比較結果が記憶され、スイッチ（５）を用いて制御装置が再びオンにされると出力されることを特徴とする、請求項６又は７に記載の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１乃至６の上位概念に記載の、制御装置におけるアドレッシングエラーを検出するための方法および検査装置に関する。
【０００２】
自動車のため、及びとりわけＡＢＳ、ＡＳＲ、ＥＳＰ等の制動及び走行ダイナミックシステムのための制御装置は、安全性の理由から冗長的に、交互に監視する２つのマイクロプロセッサにより構成されている。
【０００３】
しかしまた、コストの理由から、唯１つのマイクロプロセッサを有する制御装置も用いられる。
【０００４】
監視の重要なプロセスは、所定のメモリセルが書込みおよび読出し可能であるかを検査することにある。
【０００５】
実際においては、所謂アドレッシングエラーが生じる。すなわち、所定のメモリセルへの書込みプロセスにおいて、図らずも別のセルに書込まれる。この場合、誤った即ちアドレス指定されていないセルにのみ書込まれたり、又はアドレス指定されたセルもアドレス指定されていないセルにも書込まれることもある。丁度最後に述べたエラーは、従来の検査装置では検出できない。
【０００６】
したがって、本発明の課題は、冒頭に述べた形式の方法および検査装置を、如何なるアドレッシングエラーも良好に検出するように、発展させることである。
【０００７】
上記課題は本発明により、請求項１乃至６の特徴部に記載の構成によって解決される。本発明の有利な実施形態および変形例が従属請求項に記載されている。
【０００８】
本発明の基本原理は、ユーザによって遮断された制御装置において、所与の検査データを全てのアドレス指定可能なメモリ領域に書込み、引き続いて再び読出し、検査データと比較することにある。
【０００９】
所与の検査データは、有利には次のように決定されている。すなわち、各アドレス指定可能な領域に対し、種々な検査データが書込まれる。
【００１０】
本発明の変形例によると、複数の種々な検査データが、時間的に順次アドレス指定可能なメモリセルに書込まれ、再び読出される。本発明の別の変形例によれば、検査データは次のように前もって与えられている。すなわち、前もって決められたアドレスのメモリセルに、該アドレスの所定のバイト、有利にはローバイトが書込まれる。
【００１１】
本発明の別の変形例によると、比較結果が記憶され、エラーが検出される場合、制御装置が再びオンにされると、ユーザにシグナリングされる。
【００１２】
次に本発明を実施の形態に基づき図を用いて詳細に説明する。
【００１３】
唯一の図１に、本発明の実施例による検査装置の原理図が示されている。
【００１４】
制御装置は、多数の個々にアドレス指定可能なメモリセル３を有するアドレス指定可能なメモリ１を具備しており、前記メモリセルにデータ（データ１〜データｍ）が書込み可能であり、そこから読出し可能である。これらのメモリセルのアドレス（アドレス１〜アドレスｍ）には、参照番号２が付されている。制御部４は、車両の制御装置の通常の作動が終了しているかどうかを、例えば点火スイッチ５が開放されることによって検出する。次いで制御部４は、検査データ発生器６が全てのアドレス（アドレス１〜アドレスｎ）に対してそれぞれ前もって決められたパターンのデータを、特に有利には所与のパターンに基づいて、メモリセル３に書込むように惹起する。これらのデータは、後の比較のために同様に、例えば中間メモリ７において利用できる。上記書込みプロセスの後、制御部４は、データが読出されて比較器８に供給されるように惹起する。該比較器では、データが、中間メモリ７からの中間記憶されたデータと比較される。メモリ１から読出されたデータが中間メモリ７からの中間記憶されたデータと一致しない場合、エラーの報知がエラーメモリ９に出力されて、そこに記憶される。点火スイッチ５が再びオンになると、メモリ９が読出され、ドライバーがディスプレイにおいて警報ランプ又は音響指示装置により気づくようにする。
【００１５】
実際においては、制御部４、検査データ発生器６、中間メモリ７ならびに比較器８の機能は、マイクロコントローラにより行われる。その際、中間メモリ７は物質的に存在しなくともよい。というのは、検査データは所与のパターンに基づきマイクロコントローラによって生成され、したがって常に再生可能であるからである。
【００１６】
制御装置の遮断の後、即ちドライバーがたとえば点火をオフにする、すなわち制御装置が例えばＡＢＳ制御のような通常の機能に対し使用されないことが既知である場合に、広範囲なひいては時間のかかるテストが実施される。該テストは、通常の制御機能の期間には行われない。
【００１７】
制御装置がオンにされた後、付加的にさらに１つの大まかな検査を実施してもよい。該検査では、検査すべきセルに前もって規定されたデータが書込まれ、セルのそれぞれの書込みプロセスの後、完全なメモリが読出され、上記データが実際に前もって決められたアドレスにのみ存在しているかどうか検査される。
【００１８】
このようにして、本発明により、通常のメモリエラー、すなわちセルに書込み可能か否かが検出されるだけでなく、アドレッシングエラーも検出できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例による検査装置の原理図である。
【図１】
2005516274.tif 000003
【国際調査報告】
2005516274.tif 000004
2005516274.tif 000005
2005516274.tif 000006
2005516274.tif 000007
2005516274.tif 000008
2005516274.tif 000009