(57)【要約】埋め込みデジットラインスタックの製造プロセスは、ポリシリコンプラグ（２２４）の上にケイ素含有量の少ない金属シリサイドの第１被膜（２２６）を形成し、その後、シリサイド材料の障壁層である第２被膜（２２８）を形成するステップを含む。シリサイド材料障壁層の第２被膜は、高融点金属の第３被膜（２３２）により覆われる。サリサイド化プロセスにより、第１被膜がポリシリコンプラグと共にサリサイド化（２３６）する。１つの実施例において、上述した全ての堆積プロセスは物理蒸着（ＰＶＤ）法により実行される。
2005528799.tif 000002
【特許請求の範囲】
【請求項１】
物理蒸着（ＰＶＤ）法により導電プラグの上方に高融点金属シリサイドの第１被膜を形成し、
高融点金属シリサイドの第１被膜の上方に高融点金属シリサイドニトリドの第２被膜を形成し、
ＰＶＤ法により高融点金属シリサイドニトリドの第２被膜の上方に高融点金属の第３被膜を形成するステップより成るプロセス。
【請求項２】
導電プラグは特性寸法Ｗを有し、ＰＶＤ法による高融点金属の第３被膜の形成は導電プラグの特性寸法より大きい平均粒径を生ぜしめる状態で実行される請求項１のプロセス。
【請求項３】
導電プラグは特性寸法Ｗを有し、高融点金属の第３被膜の形成は
2005528799.tif 000004
の範囲内にある平均粒径を生ぜしめる状態の下で実行される請求項１のプロセス。
【請求項４】
導電プラグの上方における高融点金属シリサイドの第１被膜のＰＶＤ法による形成は、融点が約９００℃より高い高融点金属シリサイドの第１被膜を形成するステップを含む請求項１のプロセス。
【請求項５】
ＰＶＤ法による高融点金属シリサイドの第１被膜の形成は、シリサイドがＭＳｉxであり、高融点金属がＭであり、ｘが
2005528799.tif 000005
の範囲内にある、高融点金属シリサイドの第１被膜を形成するステップを含む請求項１のプロセス。
【請求項６】
非晶質高融点金属シリサイドニトリドの第２被膜を形成するステップは、反応性ＰＶＤ法による高融点金属シリサイドのターゲットの形成ステップを含み、非晶質高融点金属シリサイドニトリドの第２被膜はＭＮyＳｉxであり、高融点金属はＭであり、ｘは
2005528799.tif 000006
の範囲内にあり、ｙは
2005528799.tif 000007
の範囲内にある請求項１のプロセス。
【請求項７】
非晶質高融点金属シリサイドニトリドの第２被膜の形成ステップは、窒素の存在下で高融点金属シリサイドのターゲットをスパッタリングするステップを含み、高融点金属シリサイドのターゲットの組成はＭＳｉxであり、Ｍは、Ｔａ、ＴａＷ、ＴａＷＴｉ、ＴａＭｏ、ＴａＭｏＴｉ、ＴａＨｆ、ＴａＨｆＴｉ、Ｗ、ＷＴｉ、ＷＭｏＴｉ、ＷＨｆ、ＷＨｆＴｉ、Ｍｏ、ＭｏＴｉ、ＭｏＨｆ、ＭｏＨｆＴｉ及びＨｆＴｉ並びにそれらの組み合わせであり、ｘは
2005528799.tif 000008
の範囲内にある請求項１のプロセス。
【請求項８】
高融点金属シリサイドの第１被膜及び導電プラグからサリサイド構造を形成するステップをさらに含む請求項１−７のうち１項のプロセス。
【請求項９】
サリサイド構造を形成する状態の下で高融点金属シリサイドの第１被膜と導電プラグとに急速熱処理を施し、
窒素の移動に実質的に抵抗する状態の下で非晶質高融点金属シリサイドニトリドの第２被膜に熱処理を施すステップをさらに含む請求項１−８のうち１項のプロセス。
【請求項１０】
第１被膜の形成、第２被膜の形成及び第３被膜の形成は、単一の装置で実行される請求項１−９のうち１項のプロセス。
【請求項１１】
埋め込みデジットライン構造を有する半導体メモリデバイスであって、
特性寸法を有し、基板に結合された導電プラグと、
導電プラグの上方に位置するサリサイドの第１被膜と、
高融点金属シリサイドニトリドと窒化チタンのうちの１つを含み、サリサイドの第１被膜の上方に位置する高融点金属ニトリドの第２被膜と、
導電プラグの特性寸法の約１０分の１から導電プラグの特性寸法より大きい値までの範囲内にある平均粒径を有し、高融点金属ニトリドの第２被膜の上方に位置する高融点金属の第３被膜とより成る半導体メモリデバイス。
【請求項１２】
導電プラグの特性寸法は、約０．２５ミクロンから０．１１ミクロンの幾何学的寸法の範囲内にある請求項１１のデバイス。
【請求項１３】
サリサイドの第１被膜の厚さは約３０乃至約３００オングストロームであり、高融点金属ニトリドの第２被膜の厚さは約５０乃至約５００オングストロームであり、高融点金属の第３被膜の厚さは約３０乃至約３０００オングストロームである請求項１１−１２のうちの１項のデバイス。
【請求項１４】
サリサイドの第１被膜の厚さは約１３０オングストロームであり、高融点金属ニトリドの第２被膜の厚さは約１００オングストロームであり、高融点金属の第３被膜の厚さは約３５０オングストロームである請求項１１のデバイス。
【請求項１５】
サリサイドの第１被膜はＭＳｉ2であり、Ｍは、Ｔａ、Ｗ、Ｍｏ、Ｈｆ、Ｔｉ、ＴａＴｉx、ＷＴｉx、ＭｏＴｉx、ＨｆＴｉx、ＴａＷx、ＴａyＷzＴｉx、ＴａxＭｏ、ＴａyＭｏzＴｉx、ＴａxＨｆ、ＴａyＨｆzＴｉx、ＷxＴｉ、ＷxＭｏ、ＷyＭｏzＴｉx、ＷxＨｆ、ＷyＨｆzＴｉx、ＭｏxＨｆ及びＭｏyＨｆzＴｉxから選択され、ｘは
2005528799.tif 000009
の範囲内にあり、ｙは
2005528799.tif 000010
の範囲内にあり、ｚは
2005528799.tif 000011
の範囲内にある請求項１１−１４のうちの１項のデバイス。
【請求項１６】
高融点金属ニトリドの第２被膜はサリサイドを有し、ＴａＮpＳｉq、ＷＮpＳｉq、ＭｏＮpＳｉq、ＨｆＮpＳｉq及びそれらの組み合わせから選択され、ｑは
2005528799.tif 000012
の範囲内にあり、ｐは
2005528799.tif 000013
の範囲内にある請求項１１−１５のうち１項による埋め込みデジットライン構造。
【請求項１７】
サリサイドの第１被膜は、ＴａＳｉ2、ＷＳｉ2、ＭｏＳｉ2、ＨｆＳｉ2及びそれらの組み合わせから選択され、高融点金属ニトリドの第２被膜はサリサイドを含み、ＴａＮyＳｉx、ＷＮyＳｉx、ＭｏＮyＳｉx、ＨｆＮyＳｉx及びそれらの組み合わせから選択され、ｘは
2005528799.tif 000014
の範囲内にあり、ｙは
2005528799.tif 000015
の範囲内にある請求項１１−１４のうち１項の埋め込みデジットライン構造。
【請求項１８】
高融点金属の第３被膜の抵抗率は約０．１Ω／平方乃至約１０００Ω／平方の範囲内にある請求項１１−１７のうち１項の埋め込みデジットライン構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の技術分野は半導体の処理にかかわる。詳述すると、１つの実施例は半導体材料と金属との間に電気的結合を形成するプロセスにかかわる。特に、１つの実施例はタングステン埋め込みデジットライン（ＷＢＤＬ）スタックの形成プロセスにかかわる。
【背景技術】
【０００２】
半導体の処理は、作動装置を得るために幾つかのプロセスが統合された集約的な作業である。微細化は、基板の小さな領域上により多くの半導体デバイスを押し込むことにより、とりわけ、デバイス速度を増加させ、使用するエネルギーを少なくし、デバイスの可搬性を向上させるプロセスである。微細化を実現するには、新しい処理方法の開発が不可欠であることが多い。埋め込みデジットライン（ＢＤＬ）の出現により、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）の垂直方向寸法の減少が可能になった。しかしながら、形成される電極の平均粒径（ｇｓ）は、基板の結晶粒界に追従する粒子を形成させるように引き続き減少している。従って、微細化にもかかわらず抵抗率は依然として所望の値より高い。
【０００３】
１つの課題として、ライン後半処理（ＢＥＯＬ）の間における金属の凝集阻止がある。抵抗率が小さいメモリデバイスにおいてデジットラインを接続しようとすると、ＢＥＯＬ処理時、バーンイン試験時及び現場使用時に損傷を惹き起こす素子の侵食を受けない耐高温性デジットラインの実現という課題を伴うことが多い。かくして、従来技術の課題の一部を克服する導電構造が求められている。
【発明の概要】
【０００４】
上記の問題及び課題は本発明の実施例により解決される。１つの実施例は、基板上にタングステン埋め込みデジットライン（ＷＢＤＬ）スタックを形成するプロセスにかかわる。このプロセスは、ポリシリコンプラグの上にケイ素含有量の少ない金属シリサイドの第１被膜を形成するステップを含む。次に、窒素ガスと共にケイ素含有量の多い金属シリサイドのターゲットを反応性スパッタリングして金属シリサイドニトリドの第２被膜を形成する。この金属シリサイドニトリドの第２被膜はタングステンの第３被膜で覆う。サリサイド化プロセスにより、第１被膜をポリシリコンプラグでサリサイド化する。１つの実施例において、上述した全ての堆積プロセスは物理蒸着（ＰＶＤ）法により実行する。
【０００５】
別の実施例において、ＷＢＤＬスタックを形成するプロセスを基板上で実行する。このプロセスは、ポリシリコンプラグ上におけるケイ素含有量の少ない金属シリサイドの第１被膜の形成ステップを含む。次に、第１被膜の上方に窒化チタンのターゲットをスパッタリングすることにより窒化チタンの第２被膜を形成する。窒化チタンの第２被膜はタングステンの第３被膜により覆う。サリサイド化プロセスにより、第１被膜をポリシリコンプラグでサリサイド化する。
【０００６】
能動デバイスの埋め込みデジットライン構造を本発明の実施例に従って形成するため、抵抗率を小さく、熱処理歩留まりを大きくすることができる。
【０００７】
別の実施例は、ＢＤＬ構造を有するデバイスにかかわる。このデバイスは、ホスト内に実装して実現する。１つの実施例において、ホストはメモリモジュールを含む。別の実施例において、ホストはプロセッサ、メモリシステム及びホストに接続された少なくとも１つの入出力デバイスを有するコンピュータシステムを含む。
【実施例】
【０００８】
以下の詳細な説明において、本願の一部であり、本発明の特定の実施例を例示する添付図面を参照する。添付図面において、同一の参照番号は図面全体を通して実質的に同一のコンポーネントを指示する。これらの実施例は、当業者が本発明を実施できるように十分に詳しく記載されており、他の実施例も可能であって、本発明の範囲から逸脱することなく構造的、論理的及び電気的な変形又は設計変更を行うことができるであろう。以下の説明中の用語「ウェーハ」及び「基板」は、集積回路（ＩＣ）が形成される露出表面を有する任意の構造を包含する。
【０００９】
用語「基板」は、半導体ウェーハを包含するものと理解されたい。用語「基板」はまた、処理時における半導体構造を言及する意味で使用され、その上に形成された他の層を含む場合がある。ウェーハ及び基板は共に、ドーピングを施された、または施されていない半導体、支持用半導体または絶縁体上の半導体のエピタキシャル層と共に当該技術分野で知られた他の半導体構造を包含する。用語「導体」は、半導体を包含するものと理解されたい。また、用語「絶縁体」または「誘電体」は、導体と呼ばれる材料より導電率が小さい任意の材料を包含するものと定義される。
【００１０】
本願に用いる用語「水平」は、ウェーハ又は基板の方向とは無関係に、ウェーハ又は基板の普通の平面又は表面にほぼ平行な平面として定義される。用語「垂直」は、上述の水平な面にほぼ垂直な方向を意味する。用語「上」、「上方」、「（側壁におけるような）側」、「高」、「低」、「わたる」、「下方」は、ウェーハ又は基板の方向とは無関係に、ウェーハ又は基板の上面の上の普通の平面または表面に関して定義される。従って、以下の詳細な説明は限定の意味で捉えるべきではなく、本発明の範囲は、頭書の特許請求の範囲とかかる特許請求の範囲が享受する均等物の全幅のみにより規定される。
【００１１】
図１は、本発明の一実施例による処理時における構造１００の断面図である。この構造１００はメモリセルの前段階にみえるが、実施例を他の半導体デバイスに適用することができる。基板１１０は、その上に活性領域（図示せず）と、複数のゲートスタック１１２とを有する。ゲートスタック１１２は導電性ランディングパッド１１４により離隔されているが、これらのランディングパッドは容量性ストレイジセル（図示せず）につなぐための前段階部分である。第１の絶縁体１１６は、堆積された後、図示のように第１の上側表面１１８までエッチバックされるが、その後、第２の絶縁体１２０が堆積され、第２の上側表面１２２にまでエッチバックされる。１つの実施例において、第１の絶縁体１１６はボロフォスフォシリケート（ＢＰＳＧ）であり、第２の絶縁体１２０はテトラエチルオルソシリケート（ＴＥＯＳ）である。他の絶縁材料もプロセスの流れの必要性に応じて使用される。１つの実施例において、第１の絶縁体１１６と第２の絶縁体１２０とは、堆積と化学機械研磨（ＣＭＰ）法のようなエッチバックにより形成される単一構造である。
【００１２】
２つのゲートスタック１１２の間には、基板１１０のケイ素までエッチングし、また、第２の上側表面１２２までエッチバックすることにより、導電プラグ１２４が形成されている。１つの実施例において、この導電プラグ１２４は、絶縁層のコンタクト経路内に充填されたポリシリコンより成る（以下、ポリシリコンプラグ１２４と呼ぶ）。このプロセスにより、導電性ランディングパッド１１４はポリシリコンプラグ１２４から隔離される。ここには示さない別の処理を施した後、導電性ランディングパッド１１４へのアクセスは図の面の前方または後方の何れかで行われることに注意されたい。換言すれば、図１の断面図は、導電性ランディングパッド１１４が直線アレイ（図示せず）に沿ってまっすぐに見た場合ポリシリコンプラグ１２４の前方の１つと、後方の１つとを含むように斜線に沿って取ったものである。
【００１３】
図２Ａ−２Ｃは第１の一般的な実施例を示す。図２Ａは、別の処理を施した後の図１の構造１００の線２−２に沿う断面図である。ポリシリコンプラグ２２４は、第１の絶縁体２１６及び第２の絶縁体２２０内に位置する。高融点金属シリサイドの第１被膜２２６は、物理蒸着（ＰＶＤ）法によりポリシリコンプラグ２２４の上だけでなく第１の絶縁体２１６及び第２の絶縁体２２０の上に形成される。１つの実施例において、高融点金属の第１被膜２２６は金属シリサイドターゲットから形成される。１つの実施例において、高融点金属は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハウニウム（Ｈｆ）またはそれらの組み合わせから選択される。１つの実施例において、高融点金属は、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）またはそれらの組み合わせから選択される。１つの実施例において、高融点金属は、クロミウム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）またはそれらの組み合わせから選択される。１つの実施例において、高融点金属は、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）またはそれらの組み合わせから選択される。１つの実施例において、高融点金属は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）またはそれらの組み合わせから選択される。
【００１４】
１つの実施例において、使用する高融点金属は、高融点金属の第１被膜２２６を形成するために高融点金属シリサイドのターゲットから生成される。このプロセス実施例によると、高融点金属シリサイドの第１被膜２２６は、化学式ＭＳｉxに従う高融点金属シリサイドの固溶体をＰＶＤ法により形成されるが、高融点金属はＭであり、ｘは
2005528799.tif 000003
の範囲に含まれる。
【００１５】
別の実施例において、高融点金属シリサイドの第１被膜２２６の形成は、ＰＶＤプロセスにより化学式がほぼＭＳｉ0.6である高融点金属シリサイドの第１被膜２２６が生成するように、ケイ素含有量の少ない高融点金属シリサイドターゲットからのスパッタリングにより行われる。１つの実施例において、高融点金属シリサイドの第１被膜２２６の化学式はほぼＴａＳｉ0.6である。１つの実施例において、高融点金属シリサイドの第１被膜２２６の化学式はほぼＭＳｉ0.6であり、ＭはＴａＴｉで、Ｔａは約２０％乃至約９９％の範囲内にある。１つの実施例において、高融点金属シリサイドの第１被膜２２６の化学式はほぼＷＳｉ0.6である。１つの実施例において、高融点金属シリサイドの第１被膜２２６の化学式はほぼＭＳｉ0.6であり、ＭはＷＴｉで、Ｗは約２０％乃至約９９％の範囲内にある。１つの実施例において、高融点金属シリサイドの第１被膜２２６の化学式はほぼＭｏＳｉ0.6である。１つの実施例において、高融点金属シリサイドの第１被膜２２６の化学式はほぼＭＳｉ0.6であり、ＭはＭｏＴｉで、Ｍｏは約２０％乃至約９９％の範囲内にある。１つの実施例において、高融点金属シリサイドの第１被膜２２６の化学式はほぼＨｆＳｉ0.6である。１つの実施例において、高融点金属シリサイドの第１被膜２２６の化学式はほぼＭＳｉ0.6であり、ＭはＨｆＴｉで、Ｈｆは約２０％乃至約９９％の範囲内にある。特定の組み合わせを実施例として明確に示したが、他の組み合わせには、ＴａＷ、ＴａＷＴｉ、ＴａＭｏ、ＴａＭｏＴｉ、ＴａＨｆ、ＴａＨｆＴｉ、ＷＭｏ、ＷＭｏＴｉ、ＷＨｆ、ＷＨｆＴｉ、ＭｏＴｉ、ＭｏＨｆ及びＭｏＨｆＴｉが含まれる。２つの成分の組み合わせでは、第１の元素は約２０％から約９９％の範囲内にある。３つの成分の組み合わせでは、第１の元素は約２０％から約９０％の間、第２の元素は約１０％から約８０％の間、第３の元素は約０％から約７０％の間にある。
【００１６】
非晶質高融点金属シリサイドニトリドの第２の被膜２２８は、１つの実施例によると、高融点金属シリサイドの第１被膜２２６をＰＶＤ法により形成した後に形成される。１つの実施例において、この非晶質高融点金属シリサイドニトリドの第２被膜２２８はＰＶＤ法により形成される。１つの実施例において、ＰＶＤプロセスは、高融点金属シリサイドの第１被膜の形成に用いたものと同じ装置により行われる。別の実施例において、ＣＶＤプロセスは非晶質高融点金属シリサイドニトリドの第2被膜２２８の形成に用いられる。さらに別の実施例では、非晶質高融点金属シリサイドニトリドの第２被膜２２８の形成に原子層堆積（ＡＬＤ）プロセスが用いられる。高融点金属シリサイドニトリドの第２被膜２２８は、金属、ケイ素及び窒素の固溶体または金属シリサイド及び窒化ケイ素の複合物である。窒素の量は、当該技術分野で理解されているようなドーピング量から化学量論比までの範囲内にある。非晶質高融点金属シリサイドニトリドの第２被膜２２８中の窒素の比率は、反応性スパッタリングプロセスに用いる窒素の量により制御することが可能である。
【００１７】
非晶質高融点金属シリサイドニトリドの第２被膜２２８の形成に使用するスパッタリングターゲットの化学式はＭＳｉxであり、高融点金属はＭ、ｘは０より大きく３以下である。１つの実施例において、ターゲットはその化学式がほぼＭＳｉ2.2となるようにシリコンの含有量が多い。スパッタリングは、化学式がＭＳｉxである高融点金属シリサイドのターゲットにより、化学式がほぼＭＮyＳｉx（高融点金属がＭ、ｘが０より大きく３以下で、ｙが０より大きく１以下）の高融点金属シリサイドニトリドの第２被膜２２８が得られるように、窒素の存在下で反応性スパッタリングとして実行される。特別な理論は提案されないが、窒素が非晶質の第２被膜２２８を既知のスパッタリング条件の下で形成させるように作用することが認められる。
【００１８】
高融点金属シリサイドニトリドの第２被膜２２８の形成に用いる高融点金属は、高融点金属の第１被膜２２６の種々の例の形成に用いる上述したような高融点金属である。１つの実施例において、高融点金属シリサイドニトリドの第２被膜２２８の化学式はほぼＴａＳｉ2-xＮxであり、Ｎは約０．００１から約１の範囲内にある。別の実施例において、高融点金属シリサイドニトリドの第２被膜２２８の化学式はほぼＷＳｉ2-xＮxであり、Ｎは約０．００１から約１の範囲内にある。別の実施例において、高融点金属シリサイドニトリドの第２被膜２２８の化学式はほぼＭｏＳｉ2-xＮxであり、Ｎは約０．００１から約１の範囲内にある。別の実施例において、高融点金属シリサイドニトリドの第２被膜２２８の化学式はほぼＨｆＳｉ2-xＮxであり、Ｎは約０．００１から約１の範囲内にある。
【００１９】
高融点金属の第３被膜２３０は、高融点金属シリサイドニトリドの第２被膜２２８の形成後に形成される。１つの実施例において、高融点金属の第３被膜２３０は、高融点金属ターゲットのスパッタリングのようなＰＶＤ法により形成される。
【００２０】
高融点金属の第３被膜２３０は、１つの実施例では、第１被膜２２６及び第２被膜２２８のそれぞれより厚いため、メモリデバイスのＢＤＬの主要な構造として働く。第１被膜２２６及び第２被膜２２８の高融点金属前段階部分について上述したように、種々の高融点金属をこの実施例にとって有用である。１つの実施例において、高融点金属の第３被膜２３０はタングステンのターゲットからスパッタリングされる。別の実施例において、高融点金属の第３被膜２３０はＴａターゲットからスパッタリングされる。別の実施例において、高融点金属の第３被膜２３０はＴｉターゲットからスパッタリングされる。このプロセスに用いる他のターゲットの実施例には、ＴａＷ、ＴａＷＴｉ、ＴａＭｏ、ＴａＭｏＴｉ、ＴａＨｆ、ＴａＨｆＴｉ、ＷＴｉ、ＷＭｏ、ＷＭｏＴｉ、ＷＨｆ、ＷＨｆＴｉ、Ｍｏ、ＭｏＴｉ、ＭｏＨｆ及びＭｏＨｆＴｉ及びＨｆＴｉが含まれる。２つの成分の組み合わせでは、第１の元素は約２０％から約９９％の範囲内にある。３つの成分の組み合わせでは、第１の元素は約２０％から約９０％の間、第２の元素は約１０％から約８０％の間、第３の元素は約０％から約７０％の間にある。
【００２１】
高融点金属の第３被膜２３０の平均粒径２３２は、ポリシリコンプラグ２２４の特性寸法２３４の約１０分の１から特性寸法２３４より大きい値の範囲内にある。図２Ａに示す平均粒径２３２は、例示の目的のために任意のサイズ、形状及び位置（ポリシリコンプラグ２２４上の中央）で示されている。本願に示す種々の処理条件に従って、また当該技術分野で知られているように、他の平均粒径、形状及び位置にしてもよい。
【００２２】
ポリシリコンプラグ２２４の特性寸法２３４は、プロセスの光リソグラフィに関連がある。１つの実施例において、この特性寸法２３４は一組の光リソグラフィ設計ルールの限界寸法である。さらに参考として、設計ルールによると、特性寸法を図２Ａに示す構造の距離の一部にしてもよい。この実施例において、最小フィーチャーはポリシリコンプラグ２３４を収容するコンタクト経路の直径であろう。例えば、光リソグラフィプロセスの流れの最小フィーチャー寸法は、０．２５マイクロメートル（ミクロン）、０．１８ミクロン、０．１５ミクロン、０．１３ミクロン及び０．１１ミクロンのうちの１つである。０．１５ミクロンの光リソグラフィ寸法のような種々の距離は、第１の事業主体と第２の事業主体とでは異なる寸法の場合があることがわかる。従って、かかる距離は、量的なものであるが、２つの所与の事業主体の間で異なるであろう。将来において達成されるであろう他の最小フィーチャーは本発明に適用することができる。
【００２３】
別の実施例において、第１被膜２２６、第２被膜２２８及び第３被膜２３０の形成は全て単一のＰＶＤ装置で行われる。この実施例により達成される１つの事実として、種々のターゲットを装置内またはその近くに配置し、同じ装置内の多数のチェンバに適宜移動されるため高い生産スループットが得られることがある。このことにより、単一の装置が３つのＰＶＤより成るプロセスにつき一度準備される。
【００２４】
図２Ｂは、別の処理を施した後の図２Ａの構造を示す断面図である。サリサイド（セルフアライン・シリサイド）構造２３６は、ポリシリコンプラグ２２４の一部と高融点金属シリサイドの第１被膜２２６とから形成される。サリサイド化は、高融点金属シリサイドニトリドの第２被膜２２８の融点より低く、また、高融点金属シリサイドニトリドの第２被膜２２８から窒素が奪い取られる温度よりも低い温度で行われる。
【００２５】
１つの実施例において、急速熱処理（ＲＴＰ）が実行される。１つの実施例において、第１の加熱は約７５０℃乃至約８５０℃の温度範囲で行われる。別の実施例では、第１の加熱を約７５０℃乃至約８５０℃の範囲で行った後、約９２０℃乃至約９８０℃の温度範囲で第２の加熱を行う。いずれにしても第１の加熱のプロセス温度は、ポリシリコンプラグ２２４と高融点金属シリサイドの第１被膜２２６との間のサリサイド化を惹き起こすに十分高い温度であるが、サリサイド構造２３６への有意な窒素の移動を防止するに十分低い温度である。熱収支を支えるＢＥＯＬ処理と呼ばれることの多い別の処理の間、非晶質高融点金属シリサイドニトリドの第２被膜２２８からサリサイド構造２３６に移動するにより、窒素が実質的に奪い取られる。「実質的に奪い取られる」とは、窒素の約１５％、またはそれ以上が非晶質高融点金属シリサイドニトリドの第２被膜２２８から外に移動することを意味する。１つの実施例において、高融点金属シリサイドニトリドの第２被膜２２８の融点は約９００℃より高い。
【００２６】
図２Ｃは、線２Ｃ−２Ｃ´に沿う、図２Ｂの面に直角な図２Ｂの構造を示す断面図である。その図はＸ方向に垂直であるため、図２ＣにはがＸ方向が示されていないことを注意されたい。別の処理を施した後、絶縁キャップ層２３８（以下、非限定的な例示の意味で、ニトリドキャップ層２３８と呼ぶ）が形成される。１つの実施例において、ニトリドキャップ層２３８は、図２Ｂに示すように、サリサイド構造２３６の成長前に形成される。別の実施例において、ＣＶＤニトリドキャップ層２３８はサリサイド構造２３６の成長時に形成される。さらに別の実施例において、ニトリドキャップ層２３８はサリサイド２３６の成長後に形成される。
【００２７】
図２Ｃに示すように、デジットライン構造はデジットラインスペーサ２４０の形成により完成する。１つの実施例では、デジットラインスペーサ２４０の代わりに、ブランケット絶縁堆積層（図示せず）が埋め込みデジットライン（ＢＤＬ）のアレイを覆うようにする。ＢＤＬは、サリサイドの第１被膜を形成するサリサイド構造２３６を含む。ＢＤＬはまた、とりわけ、高融点金属シリサイドニトリドの第２被膜２２８（もっとも、上述したように窒素が実質的に奪い取られている）及び高融点金属の第３被膜２３０も含む。
【００２８】
ＢＤＬ構造は種々の膜厚を有するように製造される。表１には、種々の膜厚を有する実施例を説明するため例１−４を示す。
【００２９】
表１−ＷＢＤＬ構造（厚さは全てオングストローム単位）
例１      例２      例３        例４
キャップ層                    ２００    ５００    １０００    １５００
第３被膜、Ｗ                    ５０    ２００      ３５０      ５００
第２被膜*、ＴａＳｉ2-xＮx         ２０      ５０      １００      ２００
第１被膜**、ＴａＳｉ2           ３０      ７０      １３０      ３００
*第２被膜は第１被膜に移動しなかった残留量の窒素を含む
**サリサイド化されている。第２被膜から移動した窒素を幾分含む。
【００３０】
ＷＢＤＬの第３被膜２３０の抵抗率は、約２．５Ω／平方乃至約２５Ω／平方の範囲で測定される。表１に示すＷＢＤＬの第３被膜の平均粒径は、約２０ｎｍ乃至約５００ｎｍの範囲内にある。別の実施例において、平均粒径は約３０ｎｍ乃至約１５０ｎｍの範囲内にある。種々のプロセスにより、高融点金属の第３被膜２３０は約０．１Ω／平方乃至約１０００Ω／平方の範囲内の抵抗率を有するのが明らかであろう。
【００３１】
図３Ａ−３Ｃは第２の一般的な実施例を示す。図３Ａは、図２Ａの構造と幾分か類似する別の実施例を示すが、それは線２−２に沿う図１の構造の断面図として見ることができる。ポリシリコンプラグ３２４は第１の絶縁層３１６と第２の絶縁層３２０内に位置する。高融点金属シリサイドの第１被膜３２６は、物理蒸着（ＰＶＤ）法によるポリシリコンプラグ３２０の上だけでなく第２の絶縁層３２０の上に形成される。１つの実施例において、高融点金属はＴｉ、Ｚｒ、Ｈｆまたはそれらの組み合わせから選択される。１つの実施例において、高融点金属は、Ｖ、Ｎｂ、Ｔａまたはそれらの組み合わせから選択される。１つの実施例において、高融点金属は、Ｃｒ、Ｍｏ、Ｗまたはそれらの組み合わせから選択される。１つの実施例において、高融点金属は、Ｃｏ、Ｒｈ、Ｉｒまたはそれらの組み合わせから選択される。１つの実施例において、高融点金属は、Ｎｉ、Ｐｄ、Ｐｔまたはそれらの組み合わせから選択される。
【００３２】
１つの実施例において、使用する高融点金属は、高融点金属シリサイドターゲットから生成され、高融点金属の第１被膜３２６を形成させる。このプロセス実施例によると、高融点金属シリサイドの第１被膜３２６の形成は、化学式がＭＳｉxである高融点金属シリサイドの固溶体の形成を含み、高融点金属はＭ、xは０より大きく３以下である。
【００３３】
別の実施例において、高融点金属シリサイドの第１被膜３２６の形成は、ＰＶＤプロセスにより化学式がほぼＭＳｉ0.6の高融点金属シリサイドの第１被膜３２６が生成されるように、ケイ素含有量の少ない高融点金属シリサイドターゲットからのスパッタリングにより行われる。１つの実施例において、高融点金属シリサイドの第１被膜３２６の化学式はほぼＴａＳｉ0.6である。１つの実施例において、高融点金属シリサイドの第１被膜３２６の化学式はほぼＭＳｉ0.6であり、ＭはＴａＴｉ、Ｔａは約２０％から約９９％の範囲内にある。１つの実施例において、高融点金属シリサイドの第１被膜３２６の化学式はほぼＷＳｉ0.6である。１つの実施例において、高融点金属シリサイドの第１被膜３２６の化学式はほぼＭＳｉ0.6であり、ＭはＷＴｉ、Ｗは約２０％から約９９％の範囲内にある。１つの実施例において、高融点金属シリサイドの第１被膜３２６の化学式はほぼＭｏＳｉ0.6である。１つの実施例において、高融点金属シリサイドの第１被膜３２６の化学式はほぼＭＳｉ0.6であり、ＭはＭｏＴｉ、Ｍｏは約２０％から約９９％の範囲内にある。１つの実施例において、高融点金属シリサイドの第１被膜３２６の化学式はほぼＨｆＳｉ0.6である。１つの実施例において、高融点金属シリサイドの第１被膜３２６の化学式はほぼＭＳｉ0.6であり、ＭはＨｆＴｉ、Ｈｆは約２０％から約９９％の範囲内にある。特定の組み合わせを実施例として明確に示したが、他の組み合わせには、ＴａＷ、ＴａＷＴｉ、ＴａＭｏ、ＴａＭｏＴｉ、ＴａＨｆ、ＴａＨｆＴｉ、Ｗｔｉ、ＷＭｏ、ＷＭｏＴｉ、ＷＨｆ、ＷＨｆＴｉ、ＭｏＴｉ及びＭｏＨｆＴｉが含まれる。２つの成分の組み合わせでは、第１の元素は約２０％から約９９％の範囲内にある。３つの成分の組み合わせでは、第１の元素は約２０％から約９０％の間、第２の元素は約１０％から約８０％の間、第３の元素は約０％から約７０％の間にある。
【００３４】
窒化チタンの第２被膜３２８は、１つの実施例に従って高融点金属シリサイドの第１被膜３２６をＰＶＤ法で形成した後に形成される。窒化チタンの第２被膜３２８は、チタンと窒素の化合物である。窒素の量は、ドーピング量から化学量論量乃至化学量論量を超えた過剰な量の範囲である。１つの実施例において、非晶質窒化チタンの第２被膜３２８は、高融点金属シリサイドの第１被膜３２６の形成に用いたと同じ装置でＰＶＤ法により形成される。別の実施例では、ＣＶＤプロセスを用いて窒化チタンの第２被膜３２８が形成される。さらに別の実施例では、ＡＬＤプロセスを用いて窒化チタンの第２被膜３２８が形成される。
【００３５】
窒化チタンに言及したが、チタンに加えて、またはチタンの代わりとして、他の高融点金属を包含するのが本願明細書及び特許請求の範囲の意図である。高融点金属ニトリドの第２被膜３２８の形成に用いる高融点金属は、高融点金属ニトリドの第１被膜３２６の種々の例につき上述したような高融点金属である。窒化チタンの第２被膜３２８には、以下に述べるサリサイド構造を形成する処理温度の間その窒素を保持するという１つの特徴がある。窒化チタンの第２被膜３２８は、別の特徴として、ＢＥＯＬ熱処理の間及びその後に一部の窒素を解放する。
【００３６】
高融点金属の第３被膜３３０は、窒化チタンの第２被膜３２８の形成後に形成される。１つの実施例において、高融点金属の第３被膜３３０は、高融点金属のターゲットのスパッタリングのようなＰＶＤ法により形成される。別の実施例において、高融点金属の第３被膜３３０はＣＶＤ法により形成される。さらに別の実施例では、ＡＬＤプロセスを用いて高融点金属の第３被膜３３０が形成される。１つの実施例において、高融点金属の第３被膜３３０はＣＶＤ法によるタングステン被膜である。
【００３７】
高融点金属の第３被膜３３０は、１つの実施例では、第１被膜３２６及び第２被膜３２８よりも厚いため、メモリデバイスのＢＤＬの主要な構造として働く。第１被膜３２６及び第２被膜３２８の高融点金属の前段階部分につけ上述したように、種々の高融点金属がこの実施例にとって有用である。
【００３８】
１つの実施例において、高融点金属の第３被膜３３０はＷターゲットからスパッタリングされる。別の実施例において、高融点金属の第３被膜３３０はＴａターゲットからスパッタリングされる。別の実施例において、高融点金属の第３被膜３３０はＴｉターゲットからスパッタリングされる。このプロセスに用いる他のターゲット例には、ＴａＷ、ＴａＷＴｉ、ＴａＭｏ、ＴａＭｏＴｉ、ＴａＨｆ、ＴａＨｆＴｉ、ＷＴｉ、ＷＭｏ、ＷＭｏＴｉ、ＷＨｆ、ＷＨｆＴｉ、Ｍｏ、ＭｏＴｉ、ＭｏＨｆ、ＭｏＨｆＴｉ及びＨｆＴｉが含まれる。２つの成分の組み合わせでは、第１の元素は約２０％乃至約９９％の間で様々である。３つの成分より成る組み合わせでは、第１の元素は約２０％乃至約９０％の間、第２の元素は約１０％乃至約８０％の間、また第３の元素は約０％乃至約７０％の間で様々である。
【００３９】
高融点金属の第３被膜３３０の平均粒径３３２は、ポリシリコンプラグ３２４の特性寸法３３４の約１０分の１からその特性寸法３３４より大きい値の範囲内にある。図３Ａに示す平均粒径３３２は、実施例により例示のために任意のサイズ、形状及び位置（ポリシリコンプラグ３２４上の中央）で示されている。本願に示す種々の処理条件に従って、また当該技術分野で知られているように、他の平均粒径、形状及び位置にしてもよい。
【００４０】
この特性寸法３３４は、プロセスの光リソグラフィに関連がある。例えば（そして限定の意図はないが）、この特性寸法は０．２５ミクロン、０．１８ミクロン、０．１５ミクロン、０．１３ミクロン及び０．１１ミクロンのうちの１つの最小フィーチャーサイズでよい。
【００４１】
図３Ｂは、別の処理を施した後の図３Ａの構造を示す断面図である。サリサイド構造３３６は、ポリシリコンプラグ３２４の一部と高融点金属シリサイドの第１被膜３２６とから成長する。サリサイド化は、窒化チタンの第２被膜３２８の融点より低く、また窒素が窒化チタンの第２被膜３２８から奪い取られる温度よりも低い温度で行われる。１つの実施例において、第１の加熱は約７５０℃から約８５０℃の温度範囲で行われる。別の実施例では、第１の加熱を約７５０℃から約８５０℃の温度で行った後、第２の加熱を約９２０℃から約９８０℃の温度範囲で行う。何れにしても、第１の加熱温度は、ポリシリコンプラグ３２４と高融点金属シリサイドの第１被膜３２６との間のサリサイド化を惹き起こすに十分高い温度であるが、サリサイド構造３３６への有意な窒素の移動を防止するに十分低い温度である。１つの実施例において、窒化チタンの第２被膜３２８の融点は約１１００℃より高い。
【００４２】
図３Ｃは、３Ｃ−３Ｃ´に沿う、図３Ｂの面に垂直な図３Ｂの構造を示す断面図である。別の処理を施した後、ニトリドキャップ層３３８が形成される。１つの実施例において、ニトリドキャップ層３３８はサリサイド構造３３６の成長前に形成される。別の実施例において、ニトリドキャップ層３３８はサリサイド構造３３６の成長時に成長される。さらに別の実施例において、ニトリドキャップ層３３８はサリサイド構造３３６の形成後に成長される。
【００４３】
図３Ｃに示すように、ＢＤＬ構造はデジットラインスペーサ３４０の形成により完成する。１つの実施例では、デジットラインスペーサ３４０はＢＤＬのアレイを覆うブランケット絶縁堆積層（図示せず）で置換されている。ＢＤＬは、サリサイドの第１被膜を形成するサリサイド構造３３６を含む。ＢＤＬはまた、とりわけ、窒化チタンの第２被膜３２８（本明細書で述べたように、窒素が実質的に奪い取られているかもしれない）と、高融点金属の第３被膜３３０とを含む。
【００４４】
ＢＤＬ構造は、被膜が種々の膜厚を持つように製造される。表２は種々の膜厚を有する被膜の実施例を説明するための例５−８を示す。
【００４５】
表２−ＷＢＤＬ構造（厚さは全てオングストローム単位）
例５      例６      例７        例８
キャップ層              ２００    ５００    １０００    １５００
第３被膜、Ｗ              ５０    ２００      ３５０      ５００
第２被膜、ＴｉＮ          ２０      ５０      １００      ２００
第１被膜*、ＴａＳｉ2      ３０      ７０      １３０      ３００
*サリサイド化され、第２被膜から移動した窒素を幾分含む。
【００４６】
ＷＢＤＬの第３被膜３３０の抵抗率は、約２Ω／平方乃至約２０Ω／平方の範囲内で測定される。表２に示すＷＢＤＬ被膜３３０の平均粒径は約２０ｎｍ乃至約５００ｎｍの範囲内にある。別の実施例において、平均粒径は約３０ｎｍ乃至約２５０ｎｍの範囲内にある。種々のプロセスにより、高融点金属の第３被膜３３０は約０．１Ω／平方乃至約１０００Ω／平方の範囲内の抵抗率を持つことができることが明らかであろう。
【００４７】
図４は、本発明の実施例によるプロセス流れ図４００である。図２Ａ−２Ｃ及び図３Ａ−３Ｃに示した実施例は、プロセスの流れに従って説明することができる。４１０では、金属シリサイドの第１被膜が基板の活性領域の上方に形成される。１つの実施例において、この活性領域はポリシリコンプラグまたは他の導電ホディを介して第１被膜に結合される。
【００４８】
４２０では、高融点金属化合物の障壁となる第２被膜が第１被膜の上方に形成される。高融点金属化合物の障壁となる第２被膜は、サリサイド構造の成長時における窒素の保持については安定している。４３０では、大きい粒径の金属の第３被膜が高融点金属化合物の第２被膜の上方に形成される。大きな粒径とは構造の特性寸法と比較してのものである。このプロセスは、１つの実施例では４３０で終了する。
【００４９】
４４０において、プロセスは、第１被膜とポリシリコンプラグとのサリサイド化により拡張される道がある。この実施例によると、プロセスの流れは４４０で完了する。
【００５０】
図５乃至１０は他の実施例を示す。種々の実施例で実行されるプロセス及びそれから得られる構造は、種々のデバイス及び装置に発明的努力を加えて適用することができる。特定のシステムは、本願に示す構造の実施例を包含するプロセス実施例により製造可能である。例えば、チップパッケージは１つの実施例によるＢＤＬ構造を含むことができる。別の実施例において、ＢＤＬ構造はセンス増幅器のラインまたは基板上の能動デバイス間のトレースのような付随的で非記憶用途の電気的結合に用いられる。１つの実施例には、ＢＤＬを使用するセンス増幅器のラインのようなＢＤＬのアレイが含まれる。別の実施例において、ＢＤＬはＤＲＡＭアレイのような記憶デバイスの二次元アレイの一部である。別の実施例において、ＢＤＬ構造はチップパッケージの半導体基板を含む電気的デバイスの一部であり、そのチップパッケージはメモリモジュールの一部またはチップセットの一部である。別の実施例において、メモリモジュールは、マザーボードまたはデジタルコンピュータのようなホストに挿入されるＤＲＡＭモジュールの一部である。別の実施例において、ＢＤＬ構造を含む特定のシステムを製造できる。例えば、チップパッケージは本願に示すような基板を含むことができる。別の実施例において、ＢＤＬ構造はチップパッケージの半導体基板を含む電気的デバイスの一部であり、そのチップパッケージはメモリモジュールまたはチップセットの一部である。別の実施例において、メモリモジュールは、マザーボードまたはデジタルコンピュータのようなホストに挿入されるダイナミックランダムアクセスメモリモジュールの一部である。別の実施例において、ＢＤＬ構造は電子システムの一部である。別の実施例において、ＢＤＬ構造はフローティングゲートを有するように製造される。別の実施例において、ＢＤＬ構造はフラッシュメモリデバイスの一部であるフローティングゲートを有するように製造されるが、このデバイスは電気的デバイスの基本的入出力システム（ＢＩＯＳ）のようなチップセットの一部である。
【００５１】
図５は、１つの実施例による半導体ダイを含むウェーハ５００または基板の上面図である。図５に関連して、半導体ダイ５１０は、図２Ａ−２Ｃ及び図３Ａ−３Ｃに示すようなＢＤＬ構造のうち少なくとも１つの構造を含むシリコンウェーハ５００から製造可能である。ダイ５１０は、特定の機能を実行するための回路を含む基板１１０（図１）のような基板上の通常は矩形の個々のパターンである。半導体ウェーハ５００は通常、同一機能を含むかかるダイ５１０の反復パターンを含む。ダイ５１０はさらに、多数の機能を有するモノリシックプロセッサのようなかかる複雑なデバイスに拡張されるさらに別の回路を含む。ダイ５１０は通常、単方向または双方向の通信及び制御のためにダイ５１０の回路へのアクセスを可能にするリード（図示せず）が延びるように保護ケーシング（図示せず）内に実装される。１つの実施例において、ダイ５１０はチップスケールパッケージ（ＣＳＰ）を含むチップパッケージ（図示せず）のようなホスト内に収容される。
【００５２】
図６は１つの実施例による回路モジュール６００のブロック図である。図６に示すように、少なくとも１つが図２Ａ−２Ｃ及び図３Ａ−３Ｃに示すような少なくとも１つのＢＤＬ構造を含む２個またはそれ以上のダイ５１０を、保護ケーシングと共にまたはケーシングなしに組み合わせて、回路モジュール６００のようなホストを形成し、個々のダイ５１０の機能を増強または拡張することができる。回路モジュール６００は、種々の機能を有するダイ５１０の組み合わせ、または同一機能を含むダイ５１０の組み合わせでよい。回路モジュール６００の幾つかの例には、メモリモジュール、デバイスドライバ、パワーモジュール、通信モデム、プロセッサモジュール及び特定用途モジュールが含まれ、また多層多チップモジュールが含まれる。回路モジュール６００は、クロック、テレビジョン、セルラー電話、パソコン、自動車、産業用制御システム、航空機、ハンドヘルド装置などのような多種多様な電子システムのサブコンポーネントとすることができる。回路モジュール６００は、単方向または双方向の通信及び制御を可能にする種々のリード線６１０がそのモジュールから延びている。別の実施例において、回路モジュール６００はメモリデバイスに組み込まれる図１の構造を、製造の前段階の２セル構造として含む。
【００５３】
図７は、１つの実施例によるメモリモジュール７００のブロック図である。図７は、図２Ａ−２Ｃ及び図３Ａ−３Ｃに示すようなＢＤＬ構造、または図１に示すような２セル型メモリデバイスの前段階部分（当該技術分野で知られている別の処理を施した後のものであるが図示しない）を含むメモリモジュール７００としての回路モジュールの１つの実施例を示す。メモリモジュール７００は、一般的に、シングルインラインメモリモジュール（ＳＩＭＭ）またはデュアルインラインメモリモジュール（ＤＩＭＭ）より成るホストである。ＳＩＭＭまたはＤＩＭＭは、一連のメモリデバイスを含むプリント基板（ＰＣＢ）または他の支持体を含むことができる。ＳＩＭＭはコンタクトまたはリードの単一インラインセットを有するが、ＤＩＭＭは支持体の各側に１セットのリードを有し、各組が別個の入出力信号を表す。メモリモジュール７００は支持体７１５上に含まれる多数のメモリデバイス７１０を有し、その数は所望のバス幅及び所望のパリティにより異なる。メモリモジュール７００は、支持体７１５の両面にメモリデバイス７１０を備えることができる。メモリモジュール７００は、外部コントローラ（図示せず）からコマンドリンク７２０上に命令信号を受け、データリンク７３０上でデータ入力及びデータ出力を行う。コマンドリンク７２０及びデータリンク７３０は、支持体７１５から延びるリード７４０に接続されている。リード７４０を概念的に示すが、図７に示す位置に限定されない。
【００５４】
図８は、本発明の別の実施例による電子システム８００のブロック図である。図８は、少なくとも１つのＢＤＬ構造を含む上述したような１またはそれ以上の回路モジュール６００を備えた電子システム８００のような別のホストタイプを示す。電子システム８００は一般的にユーザーインターフェイス８１０を含む。ユーザーインターフェイス８１０は、電子システム８００のユーザーがその電子システム８００を制御し、その結果を観察するための何らかの手段を提供する。ユーザーインターフェイス８１０の幾つかの例として、パソコンのキーボード、ポインティング装置、モニター及びプリンタ、ラジオの回転ダイヤル、ディスプレイ及びスピーカ、自動車の燃料ペダルの点火スイッチ及び銀行用自動出納装置のカード読取り器、キーパッド、ディスプレイ及び現金出入れ器が含まれる。ユーザーインターフェイス８１０はさらに、電子システム８００に設けられるアクセスポートを備えることができる。アクセスポートは、電子システムを上述したユーザーインターフェイスのコンポーネントに接続するために使用される。１またはそれ以上の回路モジュール６００は、ユーザーインターフェイス８１０への入力またはそれからの出力の操作、制御または方向性の付与を可能にし、電子システム８００に予めプログラムグされているか、または該システムに提供される他の情報を与えるプロセッサでよい。上述した例のリストから明らかなように、電子システム８００は、回路モジュール６００及びユーザーインターフェイス８１０だけでなくある特定の機械的コンポーネント（図示せず）を備えることが多い。電子システム８００のそのような１またはそれ以上の回路モジュール６００は、単一の集積回路で置き換え可能なことがわかるであろう。さらに、電子システム８００は大きな電子システムのサブコンポーネントでよい。
【００５５】
図９は、１つの実施例によるメモリシステム９００のブロック図である。図９は、電気的装置の１つの実施例をシステムレベルで示す。メモリシステム９００は、本願に示した種々の実施例による埋め込みデジットラインの少なくとも１つを含む上述した１またはそれ以上のメモリデバイス７１０及び本願に示す埋め込みデジットライン構造に接続された回路も備えることができる記憶コントローラ９１０を有する高レベルのホストとして働く。記憶コントローラ９１０は、メモリシステム９００と外部システムバス９２０との間の双方向インターフェイスを提供し、それを制御する。メモリシステム９００は、外部システムバス９２０から命令信号を受けて、その信号をコマンドリンク９３０上の１またはそれ以上のメモリデバイス７１０に送る。メモリシステム９００は、１またはそれ以上のメモリデバイス７１０と外部システムバス９２０との間のデータの入力及びデータの出力をデータリンク９４０を介して実行する。
【００５６】
図１０は、１つの実施例によるコンピュータシステム１０００のブロック図である。図１０は、コンピュータシステム１０００のような電子システムの別の実施例を示す。コンピュータシステム１０００は、コンピュータユニット１０１５内に収容されたプロセッサ１０１０及びメモリシステム９００を有する。コンピュータシステム１０００は、別の電子システム、即ち、メモリシステム９００をサブコンポーネントとして含む電子システムの一例にすぎない。コンピュータシステム１０００は、プロセッサ１０１０及びメモリシステム９００に結合された出力回路１０２０を備えることができる。コンピュータシステム１０００は、オプションとして、入出力回路１０２０に結合されたユーザーインターフェイスコンポーネントを含む。本発明によると、複数のＢＤＬ構造を入出力回路１０２０の複数の入出力パッドまたはピン１０３０の１つに結合可能である。入出力回路１０２０は、モニター１０４０、プリンタ１０５０、バルクメモリデバイス１０６０、キーボード１０７０及びポインティング装置１０８０に結合可能である。モデム、デバイスドライバカード、さらに別の記憶装置などのような他のコンポーネントをコンピュータシステム１０００に付随して設けることが多いのがわかるであろう。さらに、プロセッサ１０１０、メモリシステム９００、入出力回路１０２０及びコンピュータシステム１０００の部分的に隔離された構造またはデータ記憶装置を単一の集積回路上に組み込めることがわかるであろう。かかる単一実装処理ユニットは、プロセッサ１０１０とメモリシステム１０００との間の通信時間を減少させる。
【結論】
【００５７】
かくして、埋め込みデジットラインに用いる３つの被膜を有する構造を図示説明した。ＢＤＬ構造は、抵抗率改善のニーズに応じて抵抗率を減少させる大きな粒径の金属被膜を含む。ＢＤＬ構造は、単一の装置を準備する以上の作業を必要としないように単一のＰＶＤ装置内で製造することができる。それ自体の構造により、窒素の移動が遅延されるため、サリサイド被膜は有意な窒素の侵入なしに成長する。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施例による処理時の構造を示す断面図である。
【図２Ａ】１つの実施例による別の処理を施した後の図１の構造の線２−２に沿う断面図である。
【図２Ｂ】別の処理を施した後の図２Ａの構造の断面図である。
【図２Ｃ】図２Ｂの面に垂直な、線２Ｃ−２Ｃ´に沿う図２Ｂの構造を示す断面図である。
【図３Ａ】図２Ａの構造に似た別の実施例の断面図である。
【図３Ｂ】別の処理を施した後の図３Ａの構造を示す断面図である。
【図３Ｃ】図３Ｂの面に垂直な、線３Ｃ−３Ｃ´に沿う図３Ｂの構造を示す断面図である。
【図４】本発明の実施例によるプロセス流れ図である。
【図５】本発明の一実施例による半導体ダイを含むウェーハまたは基板の上面図である。
【図６】本発明の一実施例による回路モジュールのブロック図である。
【図７】本発明の一実施例によるメモリモジュールのブロック図である。
【図８】本発明の別の実施例による電子システムのブロック図である。
【図９】本発明の一実施例によるメモリシステムのブロック図である。
【図１０】本発明の一実施例によるコンピュータシステムのブロック図である。
【図１】
2005528799.tif 000016
2005528799.tif 000017
2005528799.tif 000018
【図４】
2005528799.tif 000019
【図５】
2005528799.tif 000020
【図６】
2005528799.tif 000021
【図７】
2005528799.tif 000022
【図８】
2005528799.tif 000023
【図９】
2005528799.tif 000024
【図１０】
2005528799.tif 000025
【国際調査報告】
2005528799.tif 000026
2005528799.tif 000027
2005528799.tif 000028
2005528799.tif 000029
2005528799.tif 000030