(57)【要約】本発明は、特に、ビアライナ（２８）と導電通路ライナ（２０）とが接触した集積回路に関する。ビアライナ（２８）は、接続部分中間材であって、いずれの場合にも、接続部分と該接続部分誘電体の間および／または接続部分とインターコネクトとの間に配置される材料である。導電通路ライナ（２０）は、電気的に導電性を有するインターコネクト中間材であって、いずれの場合にも、インターコネクトの側面とインターコネクト誘電体との間に配置される材料である。インターコネクト中間材と接続部分中間材は少なくとも１つの接続において接触する。これにより、集積回路（１０）の電気的性質、特に耐用年数もしくは信頼性が向上する。
2005538554.tif 000002
【特許請求の範囲】
【請求項１】
集積回路構成（１０）であって、
複数の電気的に導電性を有するインターコネクト（１４）を含む少なくとも１つのメタライゼーション層（１６）を有し、
該インターコネクト（１４）の間にインターコネクト誘電体（１８）を有し、
電気的に導電性を有するインターコネクト中間材（２０）であって、いずれの場合にも、インターコネクト（１４）の側面（４０）と該インターコネクト誘電体（１８）との間に配置される材料を有し、
複数の電気的に導電性を有する接続部分（１２）であって、いずれの場合にも、インターコネクト（１４）へのまたはインターコネクト（１４）からの電気的に導電性のある接続部分を形成する接続部分を有し、
該接続部分（１２）の間に接続部分誘電体（２４）を有し、
接続部分中間材（２８）であって、いずれの場合にも、接続部分（１２）と該接続部分誘電体（２４）の間および／または接続部分（１２）とインターコネクト（１４）との間に配置される材料を有し、
該インターコネクト中間材（２０）と該接続部分中間材（２８）は少なくとも１つの接続（１２）において接触する、回路構成。
【請求項２】
前記接続において、前記インターコネクト中間材（２０）と前記接続部分中間材（２８）とが、インターコネクト（１４）の２、３または４つの側面（４０）において接触し、
および／または、該インターコネクト中間材（２０）と該接続部分中間材（２８）とが、該インターコネクト（１４）の２つの側面の接線により形成されるエッジ（４２）において接触する、請求項１に記載の回路構成（１０）。
【請求項３】
前記インターコネクト（１４）が、前記接続部分（１２）にくびれ（７２、８２、１１２、１３２）を有し、該くびれの幅（Ｂ３、Ｂ４、Ｂ７、Ｂ８）は、接触領域が該インターコネクト（１４）の側面の反対側に生成されるように選択され、および／または、該インターコネクト（１４）の長軸に沿った該くびれ（７２、１１２）は、該くびれ（７２、１１２）の該幅（Ｂ３、Ｂ７）の５倍未満または３倍未満である長さ（Ｌ１、Ｌ２）を有している、請求項１または２に記載の回路構成（１０）。
【請求項４】
前記接続部分（１２）が前記インターコネクト（１４）の端に配置され、および／または、前記くびれ（１１２、１３２）がＶ字型またはステップ型の形状を有している、請求項３に記載の回路構成（１０）。
【請求項５】
前記インターコネクト（１４）が前記接続部分（１２）から少なくとも２つの方向に延び、および／または、前記くびれ（７２、８２）が、その端において、いずれの場合にも、Ｖ字型またはステップ型の形状を有している、請求項３に記載の回路構成（１０）。
【請求項６】
同一のインターコネクト（１４）または異なるインターコネクトの少なくとも２つの部分が、接続部分（１２）において、前記接続部分（１２）よりも広く、該接触領域が該部分の側面に位置し、該部分の側面の法線方向は互いに直交または逆行する、請求項１または２に記載の回路構成（１０）。
【請求項７】
前記インターコネクト（１４）が銅または銅を少なくとも９５パーセント含む銅合金からなり、および／または、該インターコネクト（１４）がアルミニウムまたはアルミニウムを少なくとも９５パーセント含むアルミ合金からなり、および／または、前記インターコネクト誘電体（１８）および／または前記接続部分誘電体が、酸化物、好ましくは二酸化ケイ素、または誘電率が３．９未満である誘電体を含み、および／または、前記インターコネクト中間材（２０）および／または前記接続部分中間材（２８）が、窒化物を含み、好ましくは窒化物、特に金属窒化物からなり、および／または、該インターコネクト中間材が、耐熱金属を含む、または耐熱金属、好ましくはタンタルからなる耐熱金属からなり、および／または、前記接続部分（１２）がタングステンを含み、好ましくはタングステンからなり、または、該接続部分（１２）が銅を含むまたは銅からなる、請求項１〜６のいずれか１項に記載の回路構成（１０）。
【請求項８】
接続部分（１２）に隣接するインターコネクト（１４）の領域は、本質的に電気的に導電性を有する中間材がなく、および／または、該領域の８０パーセントよりも大きな領域において電気的に導電性を有する中間材がなく、および／または、該回路構成（１０）が、ダマシン法またはデュアルダマシン法により製造される、請求項１〜７のいずれか１項に記載の回路構成（１０）。
【請求項９】
集積回路構成（１０）、特に請求項１〜８のいずれか１項に記載の回路構成（１０）を製造する設計データを生成する方法であって、該方法は、明記する順序に制限されず、装置（２００）を用いて実行され、該方法は以下の工程：
設計データをあらかじめ定める工程（３０４）であって、該設計データはメタライゼーション層（１６）におけるインターコネクト（１４）の幾何学的配置および接続部分（１２）の幾何学的配置を決め、該接続部分（１２）は、いずれの場合にも、インターコネクト（１４）へまたはインターコネクト（１４）からの電気的に導電性を有する接続部分を形成する工程、
該設計データを変更する少なくとも１つのルールをあらかじめ定める工程（３０４）であって、該ルールを該設計データに適用することにより設計データを変更し、該変更した設計データはインターコネクト（１４）および接続部分（１２）の変更した配置を決めており、インターコネクト中間材（２０）の接触領域の数および接続部分中間材（２８）の接触領域の数は、該元の配置と比べて、目標とされたように、該ルールを適用することにより増え、該インターコネクト中間材（２０）はインターコネクト（１４）とインターコネクト誘電体（１８）との間にあり、該接続部分中間材（２８）は接続部分（２８）と接続部分誘電体（１８）との間にある工程、
該ルールを該設計データに自動的に適用する工程（３１０）であって、該変更した設計データを生成する工程、および、
該変更した設計データを出力および／または格納する工程（３１６）
を包含する、方法。
【請求項１０】
ルールに従って、インターコネクト（１４）のパターンの幅が、特に接続部分（１２）のパターンを有する重複領域において、好ましくはＶ字型またはステップ型に、狭められ、
および／または、別のルールに従って、インターコネクト（１４）のパターンおよび／または接続部分（１２）のパターンが、デザイン面においてずらされる、請求項９に記載の方法。
【請求項１１】
命令シーケンスを有するプログラム（３５４）であって、データ処理システム（３２０）による該プログラムの実行が請求項９または１０に記載の方法を実行する効果を有するプログラム。
【請求項１２】
設計データを生成する装置（３２０）であって、該装置は、特にデータ処理システムにおいて、特に請求項９または１０に記載の方法に従って設計データを生成し、該装置は：
設計データにアクセスするアクセス装置であって、該設計データは、メタライゼーション層（１６）におけるインターコネクト（１４）の幾何学的配置および接続部分（１２）の幾何学的配置を決め、該接続部分（１２）は、いずれの場合にも、インターコネクト（１４）へまたはインターコネクト（１４）からの電気的に導電性を有する接続部分を形成する、アクセス装置を有し、
該設計データを変更する少なくとも１つのルールを格納する装置（３２４）であって、該ルールを該設計データに適用することにより設計データを変更し、該変更した設計データはインターコネクト（１４）および接続部分（１２）の変更した配置を決めており、インターコネクト中間材（２０）の接触領域の数および接続部分中間材（２８）の接触領域の数は、該元の配置と比べて、目標とされたように、該ルールを適用することにより増え、該インターコネクト中間材（２０）はインターコネクト（１４）とインターコネクト誘電体（１８）との間にあり、該接続部分中間材（２８）は接続部分（２８）と接続部分誘電体（１８）との間にある、装置を有し、
処理装置（３２６、３２８）であって、該ルールを該設計データに自動的に適用し、該変更した設計データを生成する処理装置を有する、装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つのメタライゼーション層を含む集積回路構成に関する。
【背景技術】
【０００２】
電気的に導電性のある複数のインターコネクトは、例えば銅やアルミニウムからなるが、メタライゼーション層内に配置される。メタライゼーション層のインターコネクト間に、インターコネクト誘電体が配置される。インターコネクト誘電体は、例えば二酸化ケイ素または有意に４よりも小さい誘電率を有する材料である。電気的に導電性のあるインターコネクト中間材は、インターコネクトの材料と異なるが、いずれの場合にも、インターコネクトの側面とインターコネクト誘電体との間に配置される。インターコネクトの側面は、メタライゼーション層内でメタライゼーション層の断面方向に位置する。
【０００３】
集積回路構成は、複数の電気的に導電性のある接続部分、例えばいわゆるビア、をさらに含む。電気的に導電性のある接続部分は、いずれの場合にも、インターコネクトへまたはインターコネクトからの電気的に導電性のある接続（インターコネクトに隣接した）部分を形成する。例えば、接続部分は、タングステンまたは銅からなる。接続部分誘電体は、例えばインターコネクト誘電体と同じ材料組成であるが、接続部分の間に配置される。接続部分中間材は、接続部分と接続部分誘電体との間に、および／または接続部分とインターコネクトとの間に、配置される。
【０００４】
中間材はライナとも呼ばれており、特に、例えば以下の少なくとも１つの機能を果たす：
−冶金バリア層を形成する機能、
−拡散バリアを形成する機能、
−インターコネクトまたは誘電体内の接続部分の接着力を増す機能、
−材料応力を補償する機能。
【０００５】
中間材に適した材料は、例えば耐熱金属であるモリブデン、タングステン、タンタルおよびチタンである。一方、特に、上記材料の窒化物も中間材として使用される。適当であれば、２層または複数層でも同様であり、例えばチタン／窒化チタンである。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、既知の回路構成と比べてシンプルな方法で構成され、改善された電気的性質、特に向上した信頼性、および／または耐用年数を有する集積回路構成を提供することである。さらに、本発明は、本回路構成を製造するための設計データを生成する関連方法、関連プログラムおよび関連データ処理システムを提供することを意図する。
【課題を解決するための手段】
【０００７】
本回路構成に関する課題は、請求項１に明記した特徴を有する回路構成によって解決される。さらなる形態は、従属請求項に示される。
【０００８】
本発明は、エレクトロマイグレーション、ストレスマイグレーション、および熱サイクルローバストへの接続部分／インターコネクトシステムの抵抗が、中間材の互いの配置に強く依存しているという考察に基づく。例えば、接続部分中間材とインターコネクト中間材とが離れて配置される場合には、中間材を介する電流の伝導の重複はない。ホール（ボイド）が、接続部分とインターコネクトとの接触領域に、エレクトロマイグレーションあるいはストレスマイグレーションにより、形成される場合には、中間材は重複した電流経路としては利用できない。従って、たとえ隙間の体積が小さい場合でも、インターコネクトと接続部分との間の接触抵抗が大きくなり、集積回路の機能をかなり悪くし得る。回路構成は機能しなくさえなり得る。
【０００９】
従って、本発明による回路構成において、少なくとも１つの接続において、インターコネクト中間材を接続部分中間材に、例えばインターコネクトのエッジで、接触させる。中間材間の接触により、電流経路に重複が生じ、エレクトロマイグレーションが同じ状態のままでも、集積回路構成をより長く動作できるようになる。
【００１０】
本回路構成のさらなる形態において、接続において、インターコネクト中間材と接続部分中間材とを、インターコネクトの２、３もしくは４つの側面またはエッジで、接触させる。接続部分またはビアがインターコネクト中間材に２、３もしくは４つの側面またはエッジで接続されているインターコネクトにおける電流の伝導度は、接続部分中間材とインターコネクト材料とが接触していない、１つの部分のみ接触する、または接触部分が小さい構造と比べて、かなり高い。これは「バリア重複」のためである。接続部分の下部または上部に隙間が、エレクトロマイグレーションまたはストレスマイグレーションにより、空所（Ｌｅｅｒｓｔｅｌｌｅ）が形成された場合でさえ、電流はやはり電気的に導電性のある中間材を介して流れる。抵抗がかなり増大することにより、機能障害または回路構成の不具合が起こるのは、隙間の体積が比較的大きな場合に限られる、すなわち、中間材の重複がないまたは減らされた構造と比べて、より大きな電流負荷またはより長い動作時間の場合に限られる。
【００１１】
２つの側面またはエッジにおける接触は、接続配置が、インターコネクトの被覆面の隅またはライナのない側面領域の隅に配置されている場合、または、インターコネクトと接続部分の長軸方向の長さがほぼ等しい場合に、実現され得る。３つの側面またはエッジにおける接触は、接続部分とインターコネクトの長軸方向の長さが一致し、接続部分がインターコネクトの端に配置される場合に、実現し得る。４つの側面またはエッジにおける接触は、接続部分とインターコネクトが、いずれの場合にも、直交する２つの方向の長さが等しい場合に、実現し得る。上記サイズは、例えば接続部分が、上下に積み重なり複数のメタライゼーション層を貫通する場合に、好都合である。各メタライゼーション層にはいわゆる接続プレートがあり、接続プレートは、接続部分を接続するために正方形または長方形の基本領域を有する。
【００１２】
次のさらなる形態において、インターコネクトは接続部分にくびれを有し、くびれの幅は、接触領域がインターコネクトの対面に生成されるような微調整により、選択される。くびれは、インターコネクトの全長と比べて、比較的短くなるような大きさになり得る。従って、微調節により、くびれは、インターコネクトの長軸方向に沿っているが、最も狭いくびれの幅の５倍未満または３倍未満の長さでさえある。くびれを使うことは、中間材の接触領域の数を増やす実現可能でシンプルな方法である。
【００１３】
くびれを有する回路構成の開発において、接続部分はインターコネクトの端に配置される。くびれはＶ字型またはステップ型の形状を有する。
【００１４】
くびれを有する回路構成の代わりの開発において、インターコネクトは、接続部分から少なくとも２つの方向に延びる。くびれは、その端で、いずれの場合にも、Ｖ字型またはステップ型の形状を有する。インターコネクト内にくびれがある場合には、第２の効果、例えば電流濃度、に対して特別に考慮する。くびれがあるために避けられない電流濃度の場合における局所電流スパイクを避けるために、インターコネクトを急激に９０度にではなく、例えばある程度ゆっくりくびれさせる。
【００１５】
次のさらなる形態では、同一のインターコネクトのまたは異なるインターコネクトの少なくとも２つの部分が、接続部分において、接続部分よりも広い。中間材の接触部分は、インターコネクト部分の側面に位置するが、インターコネクト部分の互いの法線方向は、直交または逆行する。このためには、接続部分が、目標とされたように互いに異なる法線方向を有する側面に配置される必要がある。
【００１６】
さらなる局面において、本発明は設計データを生成する方法に関する。この設計データは、集積回路構成、特に本発明またはその開発のうちの１つによる回路構成を製造するための設計データである。本発明による方法において、設計データおよび設計データの変更ルールをあらかじめ定める。設計データにこのルールを自動的に適用することにより、インターコネクト中間材と接続部分中間材の接触部分の数は、目標とされたように増える。このルールを自動的に適用することにより、多数の接続部分のデザインを、非常に短時間でテスト、および適当であれば変更できる。適当であれば、経験豊富な開発者による抜き取り検査だけが必要である。
【００１７】
本方法のさらなる形態において、このルールは、接続部分の数を増やすための、２つの基本的な変形を含む。すなわち：
−インターコネクトの局所くびれと、
−インターコネクトまたは接続部分の変位。
微調節におけるインターコネクトの変位は、インターコネクトを短くすることも含む。
【００１８】
さらに、本発明は、プログラム、装置、および、特に、データ処理システムに関し、これらは、本発明による方法またはその開発のうちの１つによる方法を実行するのに適する。従って、前述の技術効果は、この方法、このプログラム、およびこの装置についても当てはまる。
【発明を実施するための最良の形態】
【００１９】
本発明の例示的な実施態様について、図面を参照し以下に説明する。
【００２０】
図１は、ビア１２とインターコネクト１４を含む集積回路構成１０の詳細を示す。集積回路構成１０と関連する設計データは、目標とされたようにライナの接触部分の数を増やす方法を用いた処理がされていないものである。
【００２１】
集積回路構成１０は、メタライゼーション層１６を含み、メタライゼーション層１６は、基本的には半導体基板（図示していない）の表面に平行な平面に広がる。半導体基板内には、多数の集積回路の構成要素、例えばＦＥＴ（電界効果）トランジスタが配置される。メタライゼーション層１６は、インターコネクト１４の他に、多数のインターコネクト（図示していない）を含むが、この多数のインターコネクトは、誘電体１８、例えば二酸化シリコンにより互いに隔離されている。この例示的な実施態様において、メタライゼーション層１６のインターコネクト１４は銅からなる。
【００２２】
メタライゼーション層１４は、いわゆるダマシン法またはデュアルダマシン法を用いて生成される。この方法において、以下の工程を記載順に行う。
−誘電体１８を堆積させる工程、
−インターコネクト１４のためのトレンチをエッチングする工程、
−インターコネクトライナ層を堆積させる工程、これにより、例えば、インターコネクト１４のためのインターコネクトライナ２０が、インターコネクト１４のためのトレンチの底面および側面に生じ、次いで、インターコネクト１４の底面および側面にも生じる。トレンチの側面はメタライゼーション層１６内において直交し、インターコネクト１４の側面はメタライゼーション層に直交する。インターコネクトライナ層の厚みは、例えば、５ｎｍ、１５ｎｍまたは２０ｎｍである、
−インターコネクト１４のためのトレンチをインターコネクト材料で満たす工程、
−化学機械研磨法により充填材およびライナ材料をトレンチエッジ上から再び取り除き、平坦化させる工程。
【００２３】
メタライゼーション層１６は、例えば窒化ケイ素からなる誘電体中間層２２に覆われる。誘電体層２４は、例えば二酸化ケイ素からなるが、誘電体中間層２２の上に置かれ、誘電体層内には多数のビア、例えばビア１２が配置される。
【００２４】
ビア１２および残りのビアの生成過程において、まず、コンタクトホール２６が、誘電体層２４および誘電体中間層２２にエッチングされる。このことは、インターコネクトライナ２０は、インターコネクト１４の底面から離れた被覆面ないということを意味する。次いで、ビアライナ層を堆積させる。例えばビアライナ２８はコンタクトホール２６内に堆積する。ビアライナ２８はコンタクトホール２６の底面３０も覆う。コンタクトホール２６の底面３０はインターコネクト１４の被覆面上に直接生じるか、インターコネクト１４に多少貫入する。例えば、ビアライナ２８は、インターコネクトライナ２０と同じ厚みである。この例示的な実施態様において、インターコネクトライナ２０およびビアライナ２８のライナ材料は窒化チタンである。
【００２５】
ビアライナ２８を堆積した後、コンタクトホール２６はタングステンまたは銅で満たされており、例えば、ビア１２が生成される。この例示的な実施態様において、誘電体層２４の上には、依然としてさらなるメタライゼーション層がある。
【００２６】
図１は、さらに、ｘ軸３４、ｙ軸３６およびｚ軸３８を有する座標系３２を示す。ｘ−ｙ面はメタライゼーション層１６、誘電体中間層２２および誘電体層２４がある面に平行である。ｚ軸はメタライゼーション層１６、誘電体中間層２２および誘電体層２４が積み重なる方向と一致する。従って、ｚ軸は半導体基板の表面の法線方向と一致する。
【００２７】
図１から容易にわかるように、インターコネクトライナ２０とビアライナ２８は接触しない。図１のハッチング部分がインターコネクトライナ２０およびビアライナ２８のエッジ部分であるからである。一方で、ビアライナ以外のライナのないインターコネクト１４の被覆面において接触部分を生成することは可能であり、設計データの目標とされた変更および変更した設計データに基づく製造プロセスを介する。例えば、ビア１２はｙ軸方向へ、インターコネクト１４の後側面４０の上端にずらされ得て、これにより、インターコネクト１４のエッジ４２に接触部分ができる。上記方法に加えて、接触部分を生成する他の実現可能な方法についても、図２Ａ〜図７を参照し、以下により詳細に説明する。
【００２８】
図２Ａはデザイン４８の２つの面についての平面図を示すが、集積回路構成を生成するための２つのマスクのパターンまたは構造を示し、最終的に、集積回路構成それ自体の２つの面の構造を示す。座標系５０は、デザインを定める設計データの基準を形成し、図２Ａ〜図３Ｃのデザインも同様。座標系５０は、ｘ軸５２、ｙ軸５４およびｚ軸５６を有する。デザインはいずれの場合もｘ−ｙ面内である。従って、デザインに関する座標系５０は、集積回路構成１０に関する座標系３２と同じ位置である。
【００２９】
メタライゼーション層内における、インターコネクトトレンチを生成するためのマスクパターンの位置を示すデザイン面は、ｚ軸と逆方向、ビアのコンタクトホールを生成するためのマスクパターンの位置を示すデザイン面の下方にある。トレンチのエッジの位置は、下方面の直線または線を基にあらかじめ定める。コンタクトホールのエッジの位置は、上方面の円によりあらかじめ定める。例えば、直線５８および直線６０によりインターコネクトのエッジの位置をあらかじめ定め、円６２によりインターコネクトにつながるコンタクトホールのエッジの位置をあらかじめ定める。幅Ｂ１は、互いに平行に走る直線５８と直線６０の間隔であるが、スケール因子を考慮に入れ、インターコネクトのためのトレンチの幅を定める。円６２の直径Ｄ１は、スケール因子を考慮に入れ、コンタクトホールの直径を定める。このデザインにおいて、幅Ｂ１は直径Ｄ１の約２倍である。円６２は２本の直線、直線６０と直線５８の真中に位置する。図２Ａには、幅Ｂ２がさらに示されるが、幅Ｂ２は、スケール因子を考慮に入れ、インターコネクトライナの幅に相当する。例えば、幅Ｂ２は幅Ｂ１の１０分の１である。破線６４および破線６６は、デザイン４８に関するインターコネクトライナの内部エッジを明示する。
【００３０】
図２Ｂはデザイン７０を示す。デザイン７０は、図２Ａを参照し説明したデザインから、図８を参照し以下に、より詳細に説明する方法により自動的に作られる。デザイン７０において、直線５８および直線６０に対応する線５８ａおよび線６０ａにくびれ７２がある。くびれ７２は、円６２の下にあるが、円の位置および直径Ｄ１は変えない。ステップはくびれ７２の端にある。くびれ７２は長さＬ１を有し、長さＬ１は円６２の直径Ｄ１の約２倍である。くびれ７２は全長Ｌ１に沿って不変な幅Ｂ３を有する。くびれ７２の幅Ｂ３は直径Ｄ１と等しい。別の例示的な実施態様において、幅Ｂ３は直径Ｄ１よりもさらに短い。円６２は、くびれ７２の端のステップに対して真中にある。従って、インターコネクトライナとビアライナは接触するが、後にこの接触領域は、円６２と、線５８ａと線６４ａとの間および線６０ａと線６６ａとの間の合間との重複領域と一致する。破線６４ａおよび破線６６ａは、破線６４および破線６６に対応し、デザイン７０に関するインターコネクトライナの位置を明示する。
【００３１】
図２Ｃは、図２Ａに合わせた設計データの代替変更を示し、くびれ８２は、端がＶ字型に走るが、デザイン８０において生成される。円６２の位置および直径は変えない。一方、線５８および線６０の位置を変更するが、線５８ｂと線６０ｂがくびれ８２を作るようなシンプルな幾何計算に従う。くびれ８２の外部において、線５８ｂおよび線６０ｂの方向は、線５８および線６０の方向と一致する。くびれ８２がある領域において、線５８ｂと線６０ｂを、まず互いに連続的に長さＬ３以内に近づける。長さＬ３は円６２の直径Ｄ１よりも幾分小さい。例えば、インターコネクトがビアの直径の３倍よりも幅が広い場合には、別の例示的な実施態様において、長さＬ３はＤ１よりも大きい。
【００３２】
線５８ｂと線６０ｂとの間隔が、円６２の直径Ｄ１と等しい幅Ｂ４に相当する長さに達すると、線５８ｂと線６０ｂは長さＬ２だけ互いに平行に走る。長さＬ２は直径Ｄ１の約１．５倍である。その後、線５８ｂと線６０ｂを、再び、互いに長さＬ３以内に離れさせる。くびれ８２が、円６２と、線５８ｂと破線６４ｂとの間および線６０Ｂと破線６６ｂとの間の合間との重複領域を生む。破線６４ｂおよび破線６６ｂは、デザイン８０に関するインターコネクトライナの位置を表す。
【００３３】
図２Ｃに示したデザインにより、開発された回路構成において、くびれ８２に相当するインターコネクトのくびれ領域で、さらに好ましい電流束が生成される。代わりの例示的な実施態様において、線５８ｂおよび線６０ｂは、急激にではなく連続的に方向を変える。これにより、さらにより好ましい電流分布が得られる。
【００３４】
図３Ａは、デザイン９０を示し、直線９２、直線９４および直線９６は第１のデザインの面においてＵ字型に配置されており、円９８は直線９２〜直線９６に囲まれる領域の一部を覆う。直線９２〜直線９６は、最終的にインターコネクトのためのトレンチのエッジの位置を定める。円９８は、最終的にインターコネクトにつながるコンタクトホールの位置を定める。幅Ｂ５は、互いに平行して走る直線９２と直線９６との間隔であるが、スケール因子を考慮に入れ、トレンチの幅を定める。円９８の直径Ｄ２は、スケール因子を考慮に入れ、コンタクトホールの直径を定める。幅Ｂ５は直径Ｄ２の約２倍である。破線１００は、インターコネクトライナ層の内部エッジの位置を示す役割をする。線１００は、線９２、線９４および線９６と距離Ｂ６離れている。例えば、距離Ｂ６は幅Ｂ５の約１０分の１である。
【００３５】
図３Ｂはデザイン１１０を示す。デザイン１１０は、図３Ａを参照して説明したデザインから、図８を参照し以下に詳しく説明する方法により、自動的に作られる。デザイン１１０には、デザイン９０の直線９２、直線９４、および直線９６に相当する直線１１４、直線１１６、および直線１１８がある。デザイン１１０において、線１１４および線１１８の右手端にくびれ１１２がある。くびれ１１２は、互いに対称的に走る線１１４と線１１８により形成され、ステップ型のエッジを有する。最も狭いところにおいて、くびれ１１２の幅は幅Ｂ７であり、円９８の直径Ｄ２に相当する。くびれ１１２の長さＬ４は、直径Ｄ２の約１．５倍と等しい。デザイン１１０の円９８の位置は、デザイン９０の円９８の位置と同じである。このことは、インターコネクトの末端面が、直線９４により定められるが、ｘ軸５２の反対方向に幾分ずらされたことを意味する。
【００３６】
インターコネクトライナとビアライナの接触領域は、デザイン９０に従って生成した集積回路構成には存在しないが、デザイン１１０に従って生成したインターコネクト／ビア配置には３つの領域ある。デザイン１１０において、円９８と破線１２０にはさまれた重複領域１２２、重複領域１２４および重複領域１２６は接触部分に相当し、破線１２０は線１００に相当し、インターコネクトライナの位置を表す。
【００３７】
図３Ｃはデザイン１３０を示す。デザイン１３０は、図３Ａを参照して説明したデザイン９０に、代替ルールを適用することにより作られるが、図８を参照し以下に説明する方法を介する。円９８の位置および直径Ｄ２は変えない。一方で、くびれ１３２は、直線９２〜直線９６に相当する線１３４、線１３６および線１３８に形成される。くびれ１３２は長さＬ５のＶ字型の部分を有する。円９８がある領域において、線１３４および線１３８は長さＬ６にわたり互いに平行に走り、直線１３６にぶつかる。長さＬ６は直径Ｄ２の約５分の１だけ大きい。長さＬ５は円９８の直径Ｄ２の約半分である。くびれ１３２の最も狭い幅Ｂ８は直径Ｄ２と等しい。
【００３８】
インターコネクト／ビア配置は、デザイン１３０により生成されるが、３つの接触領域を、重複領域１４０、重複領域１４２および重複領域１４４に、円９８とインターコネクトライナの位置を示す破線１４６との間に、生む。
【００３９】
図４Ａはデザイン１５０を示すが、直線１５２は最終的にインターコネクトのためのトレンチのエッジ位置をあらかじめ定める。破線１５４はインターコネクトライナの位置を示す。円１５６は、他のデザインの面と結びついており、インターコネクトにつながるコンタクトホールの位置をあらかじめ定める。円１５６と直線１５２は、円１５６と直線１５２または直線１５４が重なり合わない場合には、離れている。
【００４０】
ｘ軸１６２、ｙ軸１６４およびｚ軸１６６を有する座標系１６０は、図４Ａ〜図７にも当てはまる。座標系５０に対してした記述は、デザイン面の位置および座標系１６０に対しても当てはまる。
【００４１】
図４Ｂはデザイン１７０を示す。デザイン１７０は、デザイン１５０から、図８を参照し以下に説明する方法により自動的に作られる。線１５２および線１５４の位置は変えない。それに対して、円１５６ａは円１５６と比べてｙ軸方向に、エッジの最大ｙ座標が線１５２のｙ座標と一致するように、ずらされる。円１５６ａがずらされたために、重複領域１７２ができる。重複領域１７２は、円１５６ａが、直線１５２と破線１５４との合間と重なる領域である。この重なりにより、デザイン１７０に従って生成されるインターコネクト／コンタクトホール配置の場合には、インターコネクトライナとビアライナとの間に重なりが生じる。
【００４２】
図５Ａはデザイン１８０を示す。デザイン１８０において、コンタクトホールの配置は円１８２により示されている。円１８２は、Ｕ字型に配置された直線１８４、直線１８６および直線１８８に形成されるパターンの端にある。円１８２は、直線１８４〜直線１８８に囲まれる領域の真中に位置し、パターンの幅Ｂ９の約３分の１だけ小さい直径Ｄ４を有する。パターンの幅Ｂ９は、互いに平行に走る直線１８４と直線１８８との距離と一致する。デザイン１８０において、円１８２とインターコネクトライナの位置を示す破線１９０との間に重複領域はない。
【００４３】
図５Ｂは、デザイン１８０から自動的に作られるデザイン２００を示す。線１８４〜線１８８の位置は変えない。その一方で、円１８２はｘ軸方向にずらされ、円１８２ａを生成する。円１８２ａの最大ｘ座標は、直線１８６のｘ座標と一致し、直線１８６は、パターンの端側の位置を明示する。重複領域２０２は、円１８２ａと、破線１９０と直線１８６の間にある領域との間に生じる。
【００４４】
図５Ｃはデザイン２１０を示し、デザイン２１０は、代わりの方法の場合にはデザイン１８０から自動的に作られる。直線１８４、直線１８６および直線１８８の位置は変えない。その一方で、円１８２はｘ軸方向およびｙ軸方向にずらされ、円１８２ｂを生成する。円１８２ｂの最大ｘ座標は、直線１８６のｘ座標と一致する。円１８２ｂの最大ｙ座標は直線１８４のｙ座標と一致する。その結果、２つの重複領域、重複領域２１２および重複領域２１４ができるが、線１９０と直線１８４との間およびそれぞれと直線１８６との間にある領域と、円１８２ｂとの間にできる。例えば、デザイン２１４は、円１８２をｘ軸方向およびｙ軸方向にずらすルールを連続的に適用することにより、作られる。
【００４５】
図６Ａはデザイン２２０を示し、デザイン２２０は、Ｕ字型に配置されており、最終的にインターコネクトのためのトレンチのエッジの位置をあらかじめ定める直線２２２、直線２２４および直線２２６を含む。互いに平行にある直線２２２と直線２２６との間の距離は、直線２２２、直線２２４および直線２２６により形成されるパターンの幅Ｂ１０を定める。その上、デザイン２２０は円２２８を含み、円２２８は最終的にコンタクトホールの位置をあらかじめ定める。破線２３０はデザイン２２０に関するインターコネクトライナの位置を示す。デザイン２２０には、すでに２つの重複領域、重複領域２３２および重複領域２３４があり、この２つの重複領域において、円２２８は、線２２２と破線２３０との間の領域および線２２６と破線２３０との間の領域と重なる。円２３２は幅Ｂ１０と等しい直径Ｄ５を有する。その一方で、直線２２２〜直線２２６により形成されるパターンの端の領域、すなわち直線２２４の領域には、重複領域はない。
【００４６】
図６Ｂは、デザイン２２０から自動的に作られるデザイン２４０を示す。線２２２〜線２２６の位置は変えない。その一方で、円２２８はｘ軸方向にずらされ、円２２８ａを生成する。円２２８ａの最大ｘ座標は、直線２２４のｘ座標と一致する。従って、重複領域２３２および重複領域２３４に加えて、デザイン２４０には、第３の重複領域２４２がトレンチの端側にある。トレンチは直線２２２〜直線２２６により示されている。このようにして、自動的な方法を適用することにより、重複領域の数を増やす。
【００４７】
図７はデザイン２５０を示す。デザイン２５０には、４つの重複領域、重複領域２５２、重複領域２５４、重複領域２５６および重複領域２５８が、四角形を形成する直線２６２、直線２６４、直線２６６および直線２６８と破線２７０との間の領域と円２６０との間にある。四角形の辺の長さは長さＢ１１および長さＢ１２であり、ともに直径Ｄ６と等しい。デザイン２５０は、図８を参照し以下に説明する方法により、上述と同様に、自動的に作られる。この場合には、直線２５２と直線２５６との間隔および直線２５４と直線２５８との間隔は、狭められる。
【００４８】
図８は、ビアライナとインターコネクトライナの、集積回路構成内における、接触領域の数を、目標としたように、増やす方法の方法工程を示す。方法工程３００から始まる。次の方法工程３０２において、設計データはあらかじめ定められ、例えば標準化されたデータフォーマット、例えばＧＤＳＩＩ（ｇｒａｐｈｉｃ  ｄｅｓｉｇｎ  ｓｙｓｔｅｍ）フォーマットに従って格納されるが、例えばカデンスフレームワーク（Ｃａｄｅｎｃｅ  Ｆｒａｍｅｗｏｒｋ）のプログラムにより使用される。設計データはファイルに格納され、異なるデザイン面のビットパターンまたはベクトルグラフィックスをあらかじめ定める。
【００４９】
方法工程３０４において、ルールをあらかじめ定めるが、このルールに従って設計データを変更する。ルールは、プログラムに格納されるが、このプログラムは、例えば、画像編集プログラムと同じように幾何パターンを変更する。
【００５０】
方法工程３０６において、第１の接触領域は、ビアとインターコネクトの間に定められるが、設計データよりあらかじめ定められたものである。次の方法工程３０８において、あらかじめ定めたルールに従う変更が、定められた接触領域に適するかを確かめるチェックを行う。すなわち、実施例において：
−インターコネクトのくびれは可能であるか、または、
−コンタクトホールのビアへの置換またはインターコネクトの変位は可能であるか
を確かめるチェックを行う。
【００５１】
本実施例において、まず、くびれは可能であるかを確かめるチェックが行われる。可能な場合には、方法工程３０８に直接続く方法工程３１０において、設計データを相応して変更する。次の方法工程３１２において、さらなるルールにより、定められた接触領域において、重複領域または最終的な接触領域の数を増やすことが可能であるかを確かめるチェックが行われる。可能な場合には、方法工程３０８に続く。その後、方法工程３０８〜方法工程３１２をループする。方法工程３１２において、デザインにおける所定の接触領域を改善する、あらかじめ定めたルールに従う、さらなるルールがないことが確かめられた場合にのみこのループから外れる。確かめられた場合には、方法工程３１２から直接、方法工程３１４に続く。
【００５２】
方法工程３０８において、ルールに従う変更が不可能であることが確かめられた場合には、方法工程３１４は方法工程３０８に直接続く。
【００５３】
方法工程３１４において、元の設計データに従って、処理されていない接触領域がさらにあるかを確かめるチェックを行う。上記領域がある場合には、方法工程３０６は方法工程３１４に直接続く。従って、方法工程３０６〜方法工程３１４を含むループになる。ループにおける方法工程３０８〜方法工程３１４の実行中において、次第に、デザインの全ての接触領域をチェックし、適当であれば、接触領域の設計データを、あらかじめ定めたルールに従って変更する。方法工程３０８〜方法工程３１４からなるループは、方法工程３１４において、デザインに関するチェックを受けていない、および、適当であれば、変更されていない、さらなる接触領域がない場合にのみ、ループから外れる。この場合において、方法工程３１６は方法工程３１４に直接続く。
【００５４】
方法工程３１６において、変更された設計データはファイルに格納され、これにより、さらに処理、例えば、集積回路構成を生成するためのマスクの製造を行うことができる。代わりとしてまたは追加として、変更されたデータは、例えばスクリーンにグラフ表示として、出力される。開発者は、行われた変更のサンプルをテストする機会を有する。方法工程３１８において、この方法は終了する。
【００５５】
図９は、図８を参照して説明した方法工程３００〜方法工程３１８を実行する装置３２０を示す。装置３２０は、設計データをあらかじめ定める装置３２２、ルールをあらかじめ定める装置３２４、制御装置３２６、変更装置３２８、および記憶装置３３０、例えば、ＲＡＭ（ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）を含む。あらかじめ定める装置３２２およびあらかじめ定める装置３２４、制御装置３２６および変更装置３２８は、記憶装置３３０に、記憶バス３３２を介してアクセスする。制御装置３２６は、あらかじめ定める装置３２２、あらかじめ定める装置３２４および変更装置３２８の動作を制御するが、矢印３３４〜矢印３３８を参照。
【００５６】
あらかじめ定める装置３２２は、設計データをあらかじめ定める役割、すなわち、方法工程３０２を実行する役割をする。あらかじめ定める装置３２４は、ルールを格納する役割、すなわち、方法工程３０４を実行する役割をする。変更装置３２８は、あらかじめ定める装置３２４によりあらかじめ定められたルールに従って、設計データを変更する役割をする。
【００５７】
入力装置３４０、例えば、キーボードは線３４６を介し、出力装置３４２、例えば、スクリーンは線３４８を介し、および、フロッピー（登録商標）ディスク装置３４４は線３５０を介して、装置３２０に接続される。
【００５８】
実施例において、装置３２２〜装置３２８の機能は、電子スイッチ機構により実施される。電子スイッチ機構は、プロセッサを含まない。代わりの実施例において、装置３２２〜装置３２８の機能は、プロセッサ３５２により実行されるが、矢印３５６を参照。プロセッサ３５２は、プログラム記憶装置３５４にあるプログラム記憶装置のプログラムを処理する。
【図面の簡単な説明】
【００５９】
【図１】ビアおよびインターコネクトを示し、インターコネクトのライナとビアのライナとが接触していない。
【図２Ａ】インターコネクト内における局所くびれの生成をデザインで示す。
【図２Ｂ】インターコネクト内における局所くびれの生成をデザインで示す。
【図２Ｃ】インターコネクト内における局所くびれの生成をデザインで示す。
【図３Ａ】インターコネクトのエッジにおける局所くびれの生成をデザインで示す。
【図３Ｂ】インターコネクトのエッジにおける局所くびれの生成をデザインで示す。
【図３Ｃ】インターコネクトのエッジにおける局所くびれの生成をデザインで示す。
【図４Ａ】ビアの、インターコネクトのエッジへの変位をデザインで示す。
【図４Ｂ】ビアの、インターコネクトのエッジへの変位をデザインで示す。
【図５Ａ】ビアの、インターコネクトのエッジ端またはインターコネクトの被覆面の隅への変位をデザインで示す。
【図５Ｂ】ビアの、インターコネクトのエッジ端またはインターコネクトの被覆面の隅への変位をデザインで示す。
【図５Ｃ】ビアの、インターコネクトのエッジ端またはインターコネクトの被覆面の隅への変位をデザインで示す。
【図６Ａ】インターコネクトと同じ幅のビアの、インターコネクトの端への変位をデザインで示す。
【図６Ｂ】インターコネクトと同じ幅のビアの、インターコネクトの端への変位をデザインで示す。
【図７】４重にライナが接触する配置のデザインを示す。
【図８】ライナの接触部分の数を目標とされたように増やす方法工程を示す。
【図９】本方法を実行するための装置を示す。
【図１】
2005538554.tif 000003
2005538554.tif 000004
2005538554.tif 000005
2005538554.tif 000006
2005538554.tif 000007
2005538554.tif 000008
【図７】
2005538554.tif 000009
【図８】
2005538554.tif 000010
【図９】
2005538554.tif 000011
【国際調査報告】
2005538554.tif 000012
2005538554.tif 000013
2005538554.tif 000014
2005538554.tif 000015
2005538554.tif 000016
2005538554.tif 000017