(57)【要約】第1のフリップフロップ(F0)及びn個の他のフリップフロップ(F1...Fn)を有するシフトレジスタを有する疑似ランダムジェネレータであって、前記各フリップフロップ(F0)は、D入力、非反転出力、反転出力及び共通クロック(fclk)入力を有し、前記第1のフリップフロップ(F0)は設定入力を有し、前記各非反転出力は、NORゲート(10)を介して前記第1のフリップフロップ(F0)の前記設定入力に接続され、前記フリップフロップ(F0...Fn)の前記非反転出力nの各々は、前記第1のフリップフロップ(F0)の前記入力にXORゲート(11)を介して接続される、ジェネレータにおいて、前記ジェネレータは、少なくとも1つの追加のフリップフロップ(14; 18)を含む少なくとも1つの追加の論理ゲート(13, 14, 15; 17, 18, 19)を有する、ことを特徴とするジェネレータである。追加の論理ゲートは、反転出力と非反転出力との間でトグルし、又は、追加の「0」を出力で生成し、又は、入力信号を好適にはランダムにチョップする、ゲートを有してもよい。
2005508581.tif 000002
【特許請求の範囲】
【請求項１】
第1のフリップフロップ及びn個の他のフリップフロップを有するシフトレジスタを有する疑似ランダムジェネレータであって、前記各フリップフロップは、D入力、非反転出力、反転出力及び共通クロック入力を有し、前記第1のフリップフロップは設定入力を有し、前記各非反転出力は、NORゲートを介して前記第1のフリップフロップの前記設定入力に接続され、前記各フリップフロップの前記非反転出力は、前記第1のフリップフロップの前記入力にXORゲートを介して接続される、ジェネレータにおいて、前記ジェネレータは、少なくとも1つの追加のフリップフロップを含む少なくとも1つの追加の論理ゲートを有することを特徴とするジェネレータ。
【請求項２】
請求項1に記載の疑似ランダムジェネレータにおいて、前記追加の論理ゲートは、第n番目のフリップフロップの反転出力と非反転出力との間でトグルするよう前記フリップフロップの前記出力に接続されたゲートを有する、擬似ランダムジェネレータ。
【請求項３】
請求項2に記載の疑似ランダムジェネレータにおいて、前記追加の論理ゲートはANDゲートを有し、前記ANDゲートの1つの入力は前記共通クロックに接続され、他の入力はNORゲートの出力に接続され、前記ANDゲートの出力は前記追加のフリップフロップのクロック入力に接続され、前記追加のフリップフロップの反転出力は自身のD入力に接続され、前記追加のフリップフロップの非反転出力はXORゲートの1つの入力に接続される、擬似ランダムジェネレータ。
【請求項４】
請求項2又は3に記載の疑似ランダムジェネレータにおいて、前記各フリップフロップはD型フリップフロップである、擬似ランダムジェネレータ。
【請求項５】
請求項1に記載の疑似ランダムジェネレータにおいて、当該ジェネレータの前記出力で追加の論理0を生成する手段を特徴とする擬似ランダムジェネレータ。
【請求項６】
請求項5に記載の疑似ランダムジェネレータにおいて、前記追加の論理0生成手段は、前記各フリップフロップの前記非反転出力を第1のANDゲートを介して前記追加のフリップフロップの入力に接続し、前記追加のフリップフロップの反転出力を第2のANDゲートの1つの入力と接続し、前記第2のANDゲートの他の入力を前記クロックパルスに接続し、前記第2のANDゲートの出力を、前記シフトレジスタの前記各フリップフロップの前記入力に設けられたそれぞれの追加のANDゲートを介して前記シフトレジスタの前記各フリップフロップに接続する手段を有する、擬似ランダムジェネレータ。
【請求項７】
請求項1に記載の疑似ランダムジェネレータにおいて、入力信号をチョップする手段を特徴とする擬似ランダムジェネレータ。
【請求項８】
請求項7に記載の疑似ランダムジェネレータにおいて、前記チョップ手段は、前記入力信号をランダムにチョップする手段を有する、疑似ランダムジェネレータ。
【請求項９】
請求項1に記載の疑似ランダムジェネレータにおいて、前記シフトレジスタに第1の所定の周波数の入力クロックパルスを供給する手段及び第2の周波数で動作する周波数変調器を特徴とし、前記第1の周波数は偶数の整数2nによって割られた出力周波数であり、前記変調周波数は前記出力周波数と実質的に同一であることを特徴とする擬似ランダムジェネレータ。
【請求項１０】
請求項9に記載の疑似ランダムジェネレータにおいて、前記第1の周波数は、サンプルレートの4分の1であり、前記第2の変調周波数は、前記サンプルレートの約半分である、擬似ランダムジェネレータ。
【請求項１１】
最後のフリップフロップの反転出力と非反転出力との間でトグルする複数のフリップフロップを有するシフトレジスタにより疑似ランダム論理信号を生成する方法。
【請求項１２】
請求項11に記載の方法を実行するためのコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ランダムジェネレータに関し、特に疑似ランダムジェネレータに関するものである。
【背景技術】
【０００２】
1次元疑似ランダムジェネレータは、可能な限り低い自動相関を持つ固定したビットパターンを生成する。
【０００３】
典型的な疑似ランダムジェネレータは、共通クロック入力に接続されたシフトレジスタ(即ち一連のカスケードされたフリップフロップ)を有し、これらの出力はNORゲートを介して接続されて第1のフリップフロップの入力を起動用にセットし、最後の2つのフリップフロップの出力は第1のフリップフロップの入力にXORゲートを介して接続される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなジェネレータは奇数の数の状態しか有さず、また、全ての出力がゼロである禁制状態がある。このため、ジェネレータが非禁制状態で起動させられたら、該ジェネレータは26-1個の状態のループを順番に擬似ランダムな順序で生成し、従って、出力はDCフリーではなくなる、即ち、等しい数の0及び1を有さない。
【課題を解決するための手段】
【０００５】
本発明の第1の側面は、第1のフリップフロップ及びn個の他のフリップフロップを有するシフトレジスタを有する疑似ランダムジェネレータであって、前記各フリップフロップは、D入力、非反転出力、反転出力及び共通クロック入力を有し、前記第1のフリップフロップは設定入力を有し、前記各非反転出力は、NORゲートを介して前記第1のフリップフロップの前記設定入力に接続され、前記各フリップフロップの前記非反転出力は、前記第1のフリップフロップの前記入力にXORゲートを介して接続される、ジェネレータにおいて、前記ジェネレータは、少なくとも1つの追加のフリップフロップを含む少なくとも1つの追加の論理ゲートを有する、ことを特徴とするジェネレータを提供する。
【０００６】
1つの実施例において、これらの部品は、第n番目のフリップフロップの反転出力と非反転出力との間でトグルするように接続されている。好適には、前記追加のゲートはANDゲートを有し、前記ANDゲートの1つの入力は前記共通クロックに接続され、他の入力は前記NORゲートの前記出力に接続され、前記ANDゲートの出力は前記追加のフリップフロップのクロック入力に接続され、前記追加のフリップフロップの反転出力は前記追加のフリップフロップの入力に接続され、前記追加のフリップフロップの非反転出力はXORゲートの1つの入力に接続され、該XORゲートは、前記シフトレジスタの前記出力に接続される他の入力を有する。これらのフリップフロップは、一般的にD型フリップフロップである。
【０００７】
これは、26-1個のコードの各シーケンスの後に反転出力と非反転出力との間でスイッチングすることによって、DCフリースペクトラムをシミュレーションする。性能は、より多くの疑似ランダム状態を用いることによって向上されることができ、これは、より離散的な周波数を出力に与え、出力を信号帯域上でより良く広げる。振幅及び相対的な期間は、より小さい。理想的な場合においては振幅は2n-1/2のルートと共に減少する。
【０００８】
本発明の第2の側面は、n個のフリップフロップを有するシフトレジスタを有する擬似ランダムジェネレータであって、前記各フリップフロップは、入力、非反転出力、反転出力及び共通クロック入力を有し、これら出力はNORゲートを介して第1のフリップフロップの設定入力に接続され、第n番目及び第(n-1)番目のフリップフロップの出力はXORゲートを介して前記第1のフリップフロップの前記入力に接続された、擬似ランダムジェネレータにおいて、前記出力で追加の>0'を生成する手段を特徴とする擬似ランダムジェネレータを提供する。
【０００９】
これは、前記各フリップフロップの前記非反転出力を第1のANDゲートを介して前記追加のフリップフロップの前記入力に接続し、前記追加のフリップフロップの前記反転出力を第2のANDゲートの1つの入力に接続し、前記第2のANDゲートの他の入力を前記クロックパルスに接続し、第2のANDゲートの出力を、前記シフトレジスタの前記各フリップフロップの前記入力に設けられたそれぞれの追加のANDゲートを介して前記シフトレジスタの各フリップフロップに接続することによって実現されることができる。これは、全ての疑似ランダムジェネレータにおいて成立するというわけではない。
【００１０】
第3の側面は、n個のフリップフロップを有するシフトレジスタを有する擬似ランダムジェネレータであって、前記各フリップフロップは、入力、非反転出力、反転出力及び共通クロック入力を有し、これら出力はNORゲートを介して第1のフリップフロップの設定入力に接続され、第n番目及び第(n-1)番目のフリップフロップの出力はXORゲートを介して前記第1のフリップフロップの前記入力に接続された、擬似ランダムジェネレータにおいて、入力信号をチョップする手段を特徴とする擬似ランダムジェネレータを提供する。
【００１１】
低周波雑音及びオフセットは、信号帯域の外のより高い周波数にチョップされることができるため、これを、対象となる信号帯域の低周波雑音及びオフセットを低減させるのに用いることができる。しかし、歪みは、低い周波数雑音及びオフセットを信号帯域から除去するのに十分高い周波数で信号がチョップされることができないことを意味することがあり得る。利用可能な最大チョッピング周波数は、サンプルレートfsの半分であり、従って、周波数1/2又は1/4を有する入力信号又はサンプルレートfsのあらゆる偶数の分割は、正しく取り扱われることができない。
【００１２】
好適には、信号チョッピング手段は、入力信号をランダムにチョップするように構成される。
【００１３】
ランダムチョッピングは、入力信号とチョッピングの順序との間の相関を最小にする役目を果たす。
【００１４】
通常のチョッピングにおいては集積雑音及びオフセットは変化しないが、ここではオフセットは1つの離散的なトーンでなく、疑似ランダム周波数に亘って広げられる。これは、特にA/Dコンバータにおいて有用である。しかし、1つのチョップ状態が他のチョップ状態よりも頻繁に発生することは望ましくないためシーケンスは完全にDCフリーにはならず、「1」又は「0」の長い列が存在する傾向があり、1つのチョップ状態で長期間変換することは、オフセット測定にとって望ましくない。
【００１５】
非相関性の向上は、チョップ周波数と入力信号との間の干渉を低減させるのを補助し、これを行わないと望まれない混合周波数成分が生じる。
【００１６】
本発明の第4の側面は、n個のフリップフロップを有するシフトレジスタを有する擬似ランダムジェネレータであって、前記各フリップフロップは、入力、非反転出力、反転出力及び共通クロック入力を有し、これら出力はNORゲートを介して第1のフリップフロップの設定入力に接続され、第n番目及び第(n-1)番目のフリップフロップの出力はXORゲートを介して前記第1のフリップフロップの前記入力に接続された、擬似ランダムジェネレータにおいて、前記シフトレジスタに第1の所定の周波数の入力クロックパルスを供給する手段及び第2の周波数で動作する周波数変調器を特徴とし、前記第1の周波数は偶数の整数2nによって分割される前記出力周波数であり、前記変調周波数は前記出力周波数と実質的に同一であることを特徴とする擬似ランダムジェネレータを提供する。
【００１７】
これは、疑似ランダム出力シーケンスの変調深さの自由を提供する。
【００１８】
好適には、第1の周波数はサンプルレートの4分の1であり、第2の変調周波数は、サンプルレート約半分に等しい。
【００１９】
ジェネレータが「0」を出力すると、チョップ状態の結果はX/Xnotである。ジェネレータが>1'を出力すると、チョップ状態の結果はXnot/Xである。
【００２０】
効果的に、疑似ランダム出力は排他的論理和ゲートによって変調され、ジェネレータは短期DCフリーである二相疑似ランダムジェネレータである。
【００２１】
本発明の全側面は、ハードウェア又はソフトウェアで実現されてよく、従って、本発明は、更に、本発明の第1から第4の態様のジェネレータをシミュレーションするソフトウェア、このようなソフトウェアによってプログラムされるコンピュータ、並びにディスク及びテープ等のコンピュータ媒体に記憶されるこのようなソフトウェアを提供する。
【００２２】
当然ながら、当業者に明らかであるように、特定の種類の論理ゲートへのあらゆる参照は、等価な機能を実行する他の種類の論理ゲートの組合せを含むことを意図される。
【発明を実施するための最良の形態】
【００２３】
本発明のより良い理解のために、また、本発明が如何に実効されるかを示すために、ここで添付の図面を参照する。
【００２４】
図1において、公知の疑似ランダムジェネレータが示される。公知のジェネレータは、一連のn個のD型フリップフロップ0、1、2、…nを有する。各フリップフロップは、クロック入力fclk及びD入力を有し、更に、非反転出力及び反転出力を有する。各フリップフロップの非反転出力は、次のフリップフロップのD入力に接続されており、これはまた、NORゲート10への入力として接続されている。NORゲート10の出力は、第1のフリップフロップ0の設定入力に接続されている。このことは、第1のフリップフロップをジェネレータの起動用にセットして良い起動動作を保証する。第n番目のフリップフロップの出力及び第n-1番目のフリップフロップの出力は、それぞれ、XORゲート11のそれぞれの入力に接続されており、該XORゲートの出力は第1のフリップフロップ0のD出力に接続されている。このジェネレータの出力は、奇数の状態数のみを有するので常に直流成分を有する。
【００２５】
図2において、図1の疑似ランダムジェネレータは、本発明に従って適応させられ、示されるように追加ゲートの追加によってDCフリーにさせられる。追加ゲートは、2n-1個のコードの各シーケンスの後に、反転出力と非反転出力との間でトグルする。追加ゲートは、第2のNORゲート12、追加のANDゲート13、追加のフリップフロップ14及び第2のXORゲート15を有する。第2のNORゲート12は、第1のフリップフロップF0の反転出力から、そして、他のフリップフロップの非反転出力から、信号を受信する。この第2のNORゲート12の出力は、追加のANDゲート13への入力を形成する。追加のANDゲート13の出力は、追加のフリップフロップ14のクロック入力を形成し、該追加のフリップフロップ14の反転出力は自身の入力に接続されており、非反転出力は、第2のXORゲート15への1つの入力を形成する。追加のXORゲート15の他の入力は、最後のフリップフロップFnの出力である。
【００２６】
このジェネレータの性能は、より多くの疑似ランダム状態を用いることにより改良されることができる。このことは、出力信号が信号帯域中により良く広がるように、ジェネレータの出力に、より離散的な周波数を与える。シーケンスが長くなるにつれて相対的な期間はより短くなるため、出力信号の振幅もより低くなる。一般的に、理想的な場合(白い拡散(white spreading))において、振幅が2n-1/2のルートと共に減少する。
【００２７】
図3において、本発明の第2の実施例による回路が示される。この回路は、シフトレジスタによって生成されない唯一のコードがオールゼロであるという事実を利用して、その出力で効果的に追加の「0」を生成する。しかし、これが図1を参照して示され説明された種類の全ての疑似ランダムジェネレータにおいて機能するというわけではない。
【００２８】
(図3の回路は、簡単のため(図2の)NORゲート10無しで示されるが、このNORゲート10は必要なものである)。この実施例の回路は、各フリップフロップF0〜FnのD入力にそれぞれ追加のANDゲート20、21、22、…、2nを有する。フリップフロップF0〜Fnの出力D0〜Dnは、全て、ANDゲート17への入力として接続される。ANDゲート17の出力は、他のフリップフロップ18のD入力を形成し、該フリップフロップ18は、共通クロックパルスfclkによってクロックされて、その反転出力は第2のANDゲート19への1つの入力として接続される。ANDゲート19に対する第2の入力は、クロックラインfclkに接続されている。ANDゲート19の出力は、シフトレジスタフリップフロップF0、F1、F2、…、Fnの入力における各追加ANDゲート20、21、22、...、2nへの入力を形成する。
【００２９】
図4は、対象となる信号帯域において低周波数(1/f)雑音及びオフセットを低減させるためにチョッピングが用いられる本発明の他の実施例による回路を示す。低周波数雑音及びオフセットは、図4に示したように、信号帯域からより高い周波数にチョップされる。信号帯域は、陰影をつけられた長方形によって表される。入力信号1はチョッパー46においてチョッピング周波数fchopにチョップされ、オフセット及び低い周波数雑音がチョップされた入力信号にPmosトランジスタ44及び45を介して追加されて、3に示される信号を生じるためにチョッパー47において再びチョップされる。このプロセスは、元の入力信号を信号周波数にチョップするが、オフセット及びl/f雑音は図4中の3に示されるように信号帯域からチョップされる。
【００３０】
歪みが、1/f雑音及びオフセットの周波数のシフトを信号帯域内でしか生じさせず、信号帯域外へのシフトを生じさせない場合には、ランダムチョッピングが用いられてよい。これは、オフセットをランダム周波数に分配させて入力信号とチョップ周波数とを無相関にする役目を果たし、これを行わないと発生してしまう望まれない混合周波数成分を回避する。
【００３１】
これは、特に、アナログ-デジタル変換器に適用可能である。チョッピングは、残り経路のオフセットを測定してこのオフセットをゼロに調整するように用いられ、ランダムチョッピングの使用は、入力信号とチョッピングシーケンスとの間の相関を最小にする役目を果たす。本発明の1つの実施例によれば、これは、疑似ランダム発生器をfs/4で動作させ、fs/2の信号で出力を変調させることによって有利に行われる。これは、以下の(VHDL)ソフトウェアシーケンスを用いることにより行うことができる。
（図１）
2005508581.tif 000003
【００３２】
sr1〜sr11は11-bitシフトレジスタを形成し、「halfclock」は排他的論理和によって疑似ランダム出力信号「chopsub」を変調させるfs/2信号である。これは、短期間DCフリーである出力信号「chop」を有する二相擬似ランダムジェネレータを生じる。
sr2≦sr1
【００３３】
これは、当業者には明らかであるように、ハードウェアを用いても実行可能である。
【図面の簡単な説明】
【００３４】
【図１】DC要素を示す公知の疑似ランダムジェネレータの回路図である。
【図２】本発明の1つの実施例の回路図である。
【図３】本発明の第2の実施例の回路図である。
【図４】本発明の第3の実施例の回路図である。
【図４】
2005508581.tif 000004
【国際公開パンフレット】
2005508581.tif 000005
2005508581.tif 000006
2005508581.tif 000007
2005508581.tif 000008
2005508581.tif 000009
2005508581.tif 000010
2005508581.tif 000011
2005508581.tif 000012
2005508581.tif 000013
2005508581.tif 000014
2005508581.tif 000015
2005508581.tif 000016
2005508581.tif 000017
2005508581.tif 000018