(57)【要約】【課題】動作中に寄生的ＤＣ成分の影響を弱める。【解決手段】マトリックス型表示装置（１００）は、駆動回路手段（１０、１６、６８）によって印加された電圧に応じて表示出力を生成する画素（２５）の配列を含む。各画素（２５）は、二つの電極（５、６）の間に電気光学材料を含むセル（１８）を有し、各セルの電極間に印加される電圧の極性は周期的に反転される。この装置は、フリッカのような表示アーチファクトを補償するため駆動回路手段（１０、１６、６８）によって発生された電圧を変更する補正手段（７２）を含む。補正手段は、測定画素（２５ａ）と、セル（１８）の電極（１８ａ）の間に印加された電圧極性毎に、測定画素セルの容量を表すそれぞれの信号を発生する手段と、を含み、補正手段（７２）は、駆動回路手段（１０、１６、６８）によって発生された電圧を上記信号に応じて変更する。
2005501276.tif 000002
【特許請求の範囲】
【請求項１】
駆動回路手段によって印加された電圧に応答して表示出力を生成する画素の配列と、
前記駆動回路手段によって発生された電圧を変更して表示アーチファクトを補償する補正手段と、を備え、
各画素は二つの電極の間に電気光学材料を有するセルを含み、
各セルの前記電極に印加される電圧の極性は周期的に反転され、
前記補正手段は、測定画素と、前記セルの前記電極に印加される電圧極性の各々に対して前記測定画素のセルの容量を示すそれぞれの信号を発生させる手段と、を含み、
前記補正手段は、前記信号に応答して、前記駆動回路によって発生された電圧を変更する、マトリックス表示装置。
【請求項２】
前記補正手段は前記測定画素のセルに電圧パルスを印加する手段を含み、
前記発生手段は前記セルに生じた電圧変化を受け取るため動作可能である、請求項１に記載の装置。
【請求項３】
前記発生手段は前記測定画素のセルに存在している別の電圧から前記生じた電圧変化を分離する手段を含む、請求項２に記載の装置。
【請求項４】
１個のセル電極は前記画素の配列の全てのセルに対する共通電極であり、
前記補正手段は、前記信号に応答して、前記共通電極に印加される電圧を変更するように構成されている、請求項１乃至３のいずれかに記載の装置。
【請求項５】
前記画素の配列は表示領域に前記表示出力を生成し、
前記測定画素は前記表示領域の外側に配置されたダミー画素である、請求項１乃至４のいずれかに記載の装置。
【請求項６】
各セルの第２電極は前記共通電極とは逆の画素電極であり、
複数の測定画素を備え、
前記測定画素の画素電極は共に電気接続されている、請求項４または５に記載の装置。
【請求項７】
測定画素の画素電極の面積は、前記測定画素と、隣接する測定画素との間の電気接続部の面積に実質的に等しい量だけ、前記表示領域内の画素の画素電極に関連して縮小されている、請求項６に記載の装置。
【請求項８】
駆動回路手段によって印加された電圧に応答して表示出力を生成する画素の配列と、前記駆動回路手段によって発生された電圧を変更して表示アーチファクトを補償する補正手段と、を備えるマトリックス表示装置であって、各画素は二つの電極の間に電気光学材料を有するセルを含み、各セルの前記電極に印加される電圧の極性は周期的に反転され、前記補正手段は測定画素を含む、マトリックス表示装置を駆動する方法であって、
電圧極性の各々に対して前記測定画素のセルの容量を示すそれぞれの信号を発生するステップ（ａ）と、
前記信号に応答して、前記駆動回路によって発生された電圧を変更するステップ（ｂ）と、を備える方法。
【請求項９】
前記ステップ（ａ）は、前記電圧極性の各々に対して、前記測定画素のセルに電圧パルスを印加することと、前記セルに生じた電圧変化を監視することと、を含む、請求項８記載の方法。
【請求項１０】
前記測定画素は蓄積コンデンサを含み、前記電圧パルスは前記コンデンサを介してそのセルに印加される、請求項９記載の方法。
【請求項１１】
前記測定画素のセルの前記電極に印加される電圧の極性の周期的反転は連続したフレーム周期の開始時に行われ、
前記信号は電圧極性毎に前記フレーム周期の終了時の方で発生される、請求項８乃至１０のいずれかに記載の方法。
【請求項１２】
前記信号は、電圧極性毎に前記フレーム周期の前記開始時の方および前記終了時の方で発生される、請求項１１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係わり、より詳細には、二つの電極の間に液晶（ＬＣ）のような電気光学材料を含む表示装置に関する。このタイプの表示装置は、一般的に、例えば、テレビジョン、コンピュータモニタ、および、携帯電話機などに使用される。
【背景技術】
【０００２】
この形式の一般的な表示装置は、ＡＭＬＣＤ（アクティブマトリックス液晶ディスプレイ）である。その一例は、米国特許第５１３０８２９号に記載され、この文献の内容は参考資料として組み込まれる。この装置では、行と列に並べられた画素の配列が設けられる。各画素は、二つの電極の間に液晶を備えた電気光学セルと、付随したスイッチング装置、典型的には薄膜トランジスタ（ＴＦＴ）と、を含む。
【０００３】
このディスプレイは、表示画像を生成するため、画素の配列に交流電圧を印加することによって駆動される。交流電圧は電気光学材料の劣化を防ぐために使用される。画素が（表示フレーム毎に）アドレス指定されるたびに、画素は逆極性へ駆動される、即ち、反転駆動方式が採用される。しかし、多数の理由から、寄生的ＤＣ成分がセル中に発生することが分かっている。このことは、例えば、装置が反射器を含む反射型表示装置の場合、又は、セルの電極自体が反射型である場合などのように、セルが非対称構造を備えている場合に、特にそうである。ＡＭＬＣＤの技術において周知の現象であるキックバックは、例えば、セル中にＤＣ成分が生じる別の原因である。このＤＣ成分は、画素が連続したフレームで逆極性へ充電されるとき、画素電圧に異なる影響を与える。このため、連続したフレームである画素に印加される駆動電圧の絶対値が同一であるならば、ＤＣ成分は、各フレームで当該画素に異なる絶対電圧を生じさせ、フリッカの形の可視的なアーチファクトを引き起こす。
【０００４】
図１は、セルにかかる印加電圧Ｖに対する画素の液晶セル透過Ｔを表す曲線を示す。透過は、大きさの等しい逆極性電圧に対して同一であることが分かる。寄生的ＤＣ成分、即ち、ＤＣオフセットｄが曲線上に表されている。関連した列アドレス導体によってセルに印加された駆動電圧Ｖｃｏｌはオフセットである。正のフレームに対し、セルにかかる電圧の大きさは、Ｖｃｏｌ＋ｄである。負のフレームに対し、セルにかかる電圧の大きさは、Ｖｃｏｌ−ｄである。所定の値がＶｃｏｌである逆極性のフレームに対する透過レベルは異なり、ｆ％の量だけ変わる。したがって、大きさがＶｃｏｌである安定した駆動電圧の場合、セル透過は、フレーム周期毎にｆ％だけ変化する。これは、フレーム周波数の半分のフリッカが発生する原因である。
【０００５】
このようにして現れるフリッカを低減するため、セルに印加される電圧を調整することは周知である。例えば、これは、共通電極上の電圧を調整することによって行われ得る。典型的に、現在の製造工程において、ディスプレイの共通電極電圧レベルは、フリッカ効果を補正するため手動で調整される。これは、時間と費用のかかる工程である。また、これは、ディスプレイの耐用期間中に寄生的ＤＣ成分の変化を補償しない。特に、ＤＣ成分の大きさは、ディスプレイの駆動周波数が変更された場合に変化する。例えば、携帯電話機は、異なる駆動周波数を利用する、通常電力モードや省電力モードのような異なる動作モードを備えている。
【０００６】
参考資料として内容が組み込まれている国際公開第９９／５５７７０６号（本願出願人による）には、画像を表示するため使用される領域の外側にある付加的な行内の画素にかかる電圧が測定される表示装置が開示されている。この表示装置用の制御電圧は、次に、フリッカを弱めるために装置に組み込まれた回路によって、測定された電圧に応じて調整される。
【０００７】
本願発明者は、測定された画素電圧が広範囲の値に亘って急速に変化し、電圧測定はノイズの影響を受けやすいので、この技術が妨げられてしまうことを見つけた。これは、フリッカ補正の精度および信頼性を低下させ、特に、必要な程度の補正を計算するためには、４回の別々の電圧測定が要求される。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、動作中に改良された方法で寄生的ＤＣ成分の影響を弱めるため動作可能であるマトリックス型表示装置を提供することである。
【課題を解決するための手段】
【０００９】
駆動回路手段によって印加された電圧に応答して表示出力を生成する画素の配列と、上記駆動回路手段によって発生された電圧を変更して表示アーチファクトを補償する補正手段と、を備えるマトリックス表示装置であって、各画素は二つの電極の間に電気光学材料を有するセルを含み、各セルの上記電極に印加される電圧の極性は周期的に反転され、上記補正手段は、測定画素と、上記セルの上記電極に印加される電圧極性の各々に対して上記測定画素のセルの容量を示すそれぞれの信号を発生させる手段と、を含み、上記補正手段は、上記信号に応答して、上記駆動回路によって発生された電圧を変更する、マトリックス表示装置。
【００１０】
液晶画素のような電気光学セルの容量は透過率に直接関連しているが、画素への電圧の印加と電圧の印加に応答した液晶の最終位置への移動との間には時間的ずれが存在する。このため、（通常のアドレス指定サイクルの結果として画素にかかる電圧ではなく）測定画素の容量の測定は、画素に加わる寄生的ＤＣ成分を弱め、フリッカを補償するために必要である、より正確な指標を与える。
【００１１】
好適な実施態様において、上記補正手段は上記測定画素のセルに電圧パルスを印加する手段を含み、上記発生手段は上記セルに生じた電圧変化を受け取る。
【００１２】
上記発生手段は上記測定画素のセルに存在している別の電圧から上記生じた電圧変化を分離する手段を含むことがある。
【００１３】
１個のセル電極が上記画素の配列の全てのセルに共通であり、上記補正手段は、上記信号に応答して、上記共通電極に印加される電圧を変更するように構成されることが好ましい。
【００１４】
表示装置自体の１個以上の画素は測定画素として利用してもよい。好ましくは、完成した表示装置においてユーザから見える表示領域の外側にある１個以上の画素、以下では「ダミー画素」のように呼ばれる画素が利用される。１行以上のダミー画素を利用してもよい。１個以上のダミー画素は表示領域を形成する画素のスケールを変換したものでもよい。この装置は、複数の測定画素を具備してもよく、それらの画素電極は一体的に電気接続され、画素電極は、共通電極とは逆の各セルの第２の電極である。
【００１５】
他の好適な実施態様において、測定画素の画素電極の面積は、上記測定画素と、隣接する測定画素との間の電気接続部の面積に実質的に等しい量だけ、上記表示領域内の画素の画素電極に関連して縮小されている。
【００１６】
補正手段によって修正された電圧は、列電極に印加されるデータ信号でもよく、行電極に印加される行選択信号でもよく、および／または、含まれている場合には共通電極に印加される信号でもよい。２レベル、又は、共通電極変調駆動方式の場合、調整には、適切なＤＣ電圧を共通電極に付加することが含まれても良い。４レベル駆動方式の場合、調整には、キックバック効果を弱めるため行駆動電圧のうちの二つをシフトし、画素の非対称性に起因するＤＣを弱めるため共通電極に適切なＤＣを付加することが含まれても良い。
【００１７】
表示装置はアクティブ型でもパッシブ型でもよい。アクティブ型ディスプレイの場合、共通電極は、通常、画素電極の配列の反対側に設けられるが、共通電極は、必ずしも、例えば、「インプレインスイッチング」型ディスプレイ内になくてもよい。共通電極が利用される場合、駆動手段は、信号を共通電極へ供給する共通電極ドライバを更に含む。
【００１８】
また、本発明によれば、
駆動回路手段によって印加された電圧に応答して表示出力を生成する画素の配列と、上記駆動回路手段によって発生された電圧を変更して表示アーチファクトを補償する補正手段と、を備えるマトリックス表示装置であって、各画素は二つの電極の間に電気光学材料を有するセルを含み、各セルの上記電極に印加される電圧の極性は周期的に反転され、上記補正手段は測定画素を含む、マトリックス表示装置を駆動する方法であって、
電圧極性の各々に対して上記測定画素のセルの容量を示すそれぞれの信号を発生するステップ（ａ）と、
上記信号に応答して、上記駆動回路によって発生された電圧を変更するステップ（ｂ）と、を備える方法が提供される。
【００１９】
上記ステップ（ａ）は、上記電圧極性の各々に対して、上記測定画素のセルに電圧パルスを印加することと、上記セルに生じた電圧変化を監視することと、を含む。有利なことに、上記測定画素は蓄積コンデンサを含み、上記電圧パルスは上記コンデンサを介してそのセルに印加される。
【００２０】
発生手段によって供給される各信号は、好ましくは、フレーム周期中の所定のポイントにおける測定画素セルの瞬時容量を実質的に表し、測定画素セルの電極に印加された電圧の極性の周期的な反転は、連続したフレーム周期の開始時に起きる。好ましくは、発生手段は、電圧極性毎にフレーム周期の終了時の方で上記信号を発生する。別の実施形態では、発生手段は、電圧極性毎にフレーム周期の開始時の方および終了時の方で上記信号を発生する。何れの場合でも、発生された信号は、表示アーチファクトを弱めるために、駆動回路手段によって発生された電圧の修正法を決定する際に使用可能である。更なる実施形態では、各極性のフレーム周期中に発生手段によって発生された信号は積分され、電圧修正量はその結果から導出される。異なる極性のフレーム期間に亘る測定画素セル容量の漸進的変化の差はフリッカの存在を示すので、この積分のようなアプローチは、このような差の測定量を得るために使用してもよい。
【００２１】
本発明の態様による上記およびその他の利点は、添付の概略図を参照して記述された本発明の実施形態に例示されている。
【発明を実施するための最良の形態】
【００２２】
図２は液晶表示装置１の一部の断面図である。明瞭にするため、数個の画素だけが図示されている。ツイストネマチック液晶材料２は、例えば、ガラス製の２枚の基板３および４の間に置かれる。画素電極６は一方の基板４に支持され、一方、反射共通電極５は、もう一方の基板３の対向面に設けられる。例えば、透過型ディスプレイの場合、電極５および６は、インジウム−スズ酸化物（ＩＴＯ）のような透明材料から形成される。反射型ディスプレイの場合、一方の基板上の電極だけが透明である。各画素電極、共通電極５の対向部分、および、介挿された液晶材料２は、一体として、画素の液晶セルを形成する。偏光子７および８は、それぞれの基板３および４の外側面に取り付けられ、それぞれの基板の偏光子の配向は相互に直交している。それぞれの配向層９は、基板３および４の内壁上の液晶材料２を配向させるため、画素電極６および共通電極５の上に設けられる。画素にかかる電圧の印加直後、液晶は結果として生じた電界に揃って、画素の透過率を変える。
【００２３】
典型的なアクティブマトリックス表示装置の主要な素子が図３に示されている。ディスプレイの各画素２５は、スイッチング素子１９と液晶セル１８とを含む。各スイッチング素子は、一組又は一行の選択電極１７のうちの対応した１個の選択電極、および、一組のデータ又は列電極１１のうちの対応した１個と結合される。行電極は、各行電極１７に接続された行駆動回路１６によって発生された行選択信号によって連続的に選択される。列電極は、データ信号を列電極へ供給する列駆動回路１０に接続される。必要に応じて、表示装置へ入力されたデータは、最初に、プロセッサ１５によって処理される。データおよび同期パルスは、プロセッサ１５から駆動ライン１２に沿って行駆動回路１６および列駆動回路１０へ供給される。
【００２４】
スイッチング素子１９は本例ではＴＦＴ（薄膜トランジスタ）である。ＴＦＴの代わりに、例えば、ＭＩＭ又はダイオードのような二極スイッチング素子を使用しても構わない。各ＴＦＴのゲート電極２０はそれぞれの行電極１７に電気接続され、各ＴＦＴのソース電極２１はそれぞれの列電極１１に電気接続され、各ＴＦＴのドレイン電極２２はそれぞれの液晶セル１８の画素電極６に電気接続される。各ＴＦＴ１９がそれぞれの行電極１７上の行選択信号によって選択されたとき、対応した列電極１１に現れる電圧は、ＴＦＴ１９を介して、それぞれの画素電極へ転送される。
【００２５】
図３の表示装置は、画素２５毎に、補助又は蓄積コンデンサ２３を含む。図示されたコンデンサ２３は、ドレイン電極２２と液晶セル１８の共通ポイントと、前の画素の行の行電極１７との間に接続されている。他の構造として、コンデンサは、上記共通ポイントと、後の画素電極との間に接続してもよく、又は、上記共通ポイントと、別個のコンデンサラインとの間に接続してもよい。ディスプレイの不均一さを低減するため、付加的な行電極１７'が設けられる。
【００２６】
液晶セルの容量Ｃは、液晶に印加されたえ電圧Ｖと共に変化し、図４は、静的電圧に対するこれらの量の間の典型的な関係を示している。画素のアドレス指定中の正極性フレームから負極性フレームへの遷移後に、寄生的ＤＣ成分は、画素が充電される電圧の大きさに加わるので、液晶材料自体にかかる電圧の大きさが（前のフレームの同じグレイレベルよりも）増加する。したがって、図４から明らかであるように、セルの容量は、負のフレーム時間中に増加する。逆に、正のフレームでは、ＤＣ成分は画素電圧の大きさから差し引かれ、液晶材料にかかる電圧の大きさが減少し、これによって、セル容量が減少する。
【００２７】
図５には、連続したフレームにおける画素電極の電圧への寄生的ＤＣ成分の影響分Ｖｐと画素セルの容量Ｃが時間Ｔに対して表されている。容量目盛は、容量変化をより明瞭に表すため、零からオフセットされている。上述の通り、セル容量は、セルの透過率と直接的に関係しているので、フリッカの存在は図５から明白である。図６には図５と同じフレームが示されているが、本発明によるフリッカ補正がディスプレイの共通電極に適用されている。容量の変化、即ち、フリッカは実質的に低減されていることがわかる。
【００２８】
アクティブマトリックス装置内の液晶セルの容量を測定する回路の一例は図７に示されている。各液晶セル１８は、図７では、寄生的ＤＣ成分を表す電源１８ｂと直列にセルを形成する電極のペア１８ａにより構成されるものとして示されている。測定画素２５ａのペアが図示されている。画素電極はリンク４０によってまとめて電気接続される。これは、測定対象の容量のサイズを拡大するために役立ち、それにより、容量測定の信号対ノイズ比を改良する。画素のペアが例示のため示されているが、測定される容量をこのようにして更に増大させるため、２個以上の画素を一体的に連結してもよいことは明らかである。画素電極は高入力インピーダンスバッファ４２に接続される。このバッファは、次に、コンデンサ４４の一方側に接続される。このコンデンサのもう一方側は、出力５０を介して、必要なフリッカ補正を計算するフリッカ補正処理手段（図示せず）に接続される。通常は開いているスイッチ４６は、コンデンサのもう一方側とグラウンドとの間に接続される。
【００２９】
図７の回路を使用して、各容量測定は、最初に、各画素２５ａを、それぞれの列電極１１およびスイッチング素子１９を介して、中間電圧、すなわちグレイレベルまで充電することによって実現される。画素は、好ましくは、中央域の階調に対応したデータ信号でアドレス指定される。図１から分かるように、これは、フリッカ効果を高める。なぜならば、電圧に関する透過の変化の速度は、中間域の階調、即ち、５０％の透過の周辺で最大になるからである。
【００３０】
電圧エッジ又はパルスｄＶａｐｐは、本例の場合には行電極１７ａを介して、蓄積コンデンサ２３の下側極板に印加される。このパルスは、例えば、フリッカ補正処理手段、又は、行駆動回路によって印加してもよい。液晶セルの容量に依存する小さい電圧変化ｄＶｃｏｕｐを各液晶セル１８にもたらす。
【００３１】
コンデンサ４４は、スイッチ４６と組み合わされて、逆極性フレームで液晶セルに印加される交流電圧から電圧パルスｄＶａｃを分離する。画素２５ａが充電された後、パルスｄＶａｐｐが印加される直前に、スイッチ４６は、コンデンサ４４を放電させるため短期間閉じられる。ｄＶａｐｐが印加されるとき、例えば、大きさのオーダーがかなり大きいグレイレベル電圧から分離された小さい電圧変化ｄＶａｃだけが出力５０に現れる。ｄＶａｃは、両方のフレーム極性に対して単一の極性だけをとる必要がある。このこと、並びに、分離用コンデンサ４４とによって、ｄＶａｃの範囲が限定され、これにより、フリッカ補正処理手段（図示せず）の電子回路が簡単化される。
【００３２】
出力５０における電圧変化ｄＶａｃは、液晶セル容量ＣＬＣと、以下の式、
【数１】
2005501276.tif 000003
として関係付けられることがわかる。ここで、Ｃｓｔは蓄積コンデンサ２３の容量である。このようにして、ＣＬＣはｄＶａｃから計算することができる。このタイプのアプローチを使用することにより、ｄＶａｃは、ＣＬＣの大きさを、別の既知の容量（本例では、Ｃｓｔ）に対して測定量を与える。このパルスは、別の既知の容量を介して、或いは、付加的なコンデンサを介して、又は、画素に既に存在している別の容量を介して、同様に印加できる。例えば、ＴＦＴ１９の寄生的なドレイン容量は、それぞれの行導体１７に沿ってパルスを印加することによって使用してもよい。
【００３３】
蓄積コンデンサ２３（又は、既に画素に存在する別の容量）を介して電圧エッジを印加することには、画素容量の容量比が測定画素２５ａにおいて不変であり、その結果として、これらの画素がキックバックに関して表示領域内の画素と実質的に同様に挙動することが確実であるという利点がある。印加された電圧エッジｄＶａｐｐは、好ましくは、液晶配向を著しく変化させることによって蓄積コンデンサ２３を通して結合される電圧が液晶セル１８に影響を与えないことを保証するため、かなり小さく、かつ、短い状態を維持されるべきである。バッファ４２は高インピーダンスを有し、画素２５ａに蓄積される電荷の量に実質的に影響を与えないことを保証する。
【００３４】
必要なフリッカ補正量は、フレームの極性毎に２回の測定を考慮することによって計算される。これらの測定の近似的なタイミングは、図８に概略的に示され、以下、図７の回路を参考にして説明される。波形５２は行導体１７に印加された電圧Ｖｒを表し、波形５４は液晶セル１８の容量Ｃｃを表し、波形５６は行導体１７ａに印加された電圧Ｖｒａを表す。波形は時間ｔに対してプロットされている。プロットされた曲線は、区間５８を有する正のフレーム期間と、区間６０を有する負のフレーム期間と、の二つのフレームに対して示されている。波形５６によって示されるように、大きさｄＶａｐｐのパルスは、各フレームの開始と終了の付近で行導体１７ａに印加される。これは、出力５０に４個のパルスＶａｃを発生させ、波形５４上のポイントＣ１からＣ４に対応した４回の容量測定が行われる。画素駆動電圧の寄生的ＤＣ成分は、画素容量を異なる極性フレームで別々に徐々に変化する。したがって、Ｃ１−Ｃ２＝−（Ｃ３−Ｃ４）であるとき、フリッカは最小限に抑えられる。
【００３５】
行導体１７に印加されるアドレス指定パルスはフレーム時間よりも短いので、２回の容量測定で間に合う。なぜならば、パルスの長さの間の容量変化は小さいので、フレームの終了付近で測定された容量は次のフレームの開始付近で測定された容量と実質的に同じであるからである。例えば、図８に示されるように、Ｃ１はＣ４とほぼ一致し、Ｃ２はＣ３とほぼ一致する。かくして、フリッカは、Ｃ２とＣ４との間の差が最小化されたとき、最小限に抑えられる。理想的には、画素は、Ｃ２がＣ４と一致するように駆動されるが、実際には、液晶セルから関連したＴＦＴを介してある程度の漏れが生ずるであろう。
【００３６】
測定画素（又は、複数の連結された画素が測定のために利用される場合の画素）内の液晶セルの容量を測定するため、上述の技術の他に、別の技術を使用してもよいことが認められるであろう。例えば、容量は、小さい発振電圧を画素に印加し、それを実現するために必要な電流を測定することによって推定される。或いは、測定画素は既知の容量へ短絡させてもよい。出現する電流フローの量、又は、画素にかかる最終電圧は、画素の容量を示すであろう。これらのアプローチを用いる場合、測定工程によるディスプレイの劣化を回避するため、ダミー画素を使用することが必要である。
【００３７】
また、ある特定の容量測定技術では、存在するフリッカの量の測定値を得るために、他の計算方法を使用できることが明らかである。例えば、図５に示されるように、寄生的ＤＣ成分は、逆極性フレームにおける容量変化に対して異なる曲線形状を生じる。かくして、容量測定は、上述のように各フレームの開始付近および／または終了付近に加えて、又は、開始付近および／または終了付近の代わりに、それぞれの曲線形状の間の差を測定するため、各極性のフレームの途中で特定の時点（あるいは複数の時点）に行ってもよい。
【００３８】
上述の測定から寄生的ＤＣの影響を弱めるために必要な補正を決定するために必要な計算は、適当なアルゴリズム、又は、「ルックアップ」テーブルを使用してフリッカ補正処理手段によって実行される。アルゴリズム又はテーブルは、別個の集積回路、又は、ディスプレイの基板の片面若しくは両面に形成することによってディスプレイに集積化された回路に記憶される。別のアプローチでは、この計算は、同様に、別個の集積回路、又は、ディスプレイ基板の片面若しくは両面上の集積回路に含まれるディスプレイの行および列駆動集積回路で実行される。
【００３９】
或いは、逆極性フレームに対する容量測定は、より簡単に比較し、その結果をデジタル又はアナログ積分器に供給してもよい。比較の結果に応じて、積分器は、フリッカを補償するため装置駆動回路によって発生された電圧に加えられるべき修正量を増大し、減少し、又は、変化させずにそのまま維持する。
【００４０】
本発明による表示装置の好ましい構造は図９に概略的に示されている。表示装置１００は、基板４と、基板４の上に画成され、画素の配列を含む表示領域６１と、を有するアクティブマトリックス液晶ディスプレイである。各画素は、従来のアクティブマトリックス液晶表示装置と同様に、対応した行導体１７および列導体１１によってアドレス指定される。行駆動回路１６および列駆動回路１０は、パネルの対応したエッジの付近に配置される。行駆動回路１６は同時に１行の画素行を選択する。選択された画素行の各画素は、次に、列駆動回路１０から関連した列導体１１を介して与えられるデータ信号で順番にアドレス指定される。
【００４１】
ダミー画素６６は、表示領域６０の別のエッジの付近に配置される。ダミー画素は、表示領域内の画素と同様に、行導体１７および列導体１１によってアドレス指定される。
【００４２】
アクティブマトリックス液晶ディスプレイ１００は、タイミングおよび制御回路６８を更に含み、タイミングおよび制御回路にはライン７０を介してビデオ信号が供給される。回路６８は、データ信号を列駆動回路１０に供給し、タイミング信号を行駆動回路６２に供給し、電圧信号を共通電極（図示せず）に供給する。制御回路６３はフリッカ補正処理手段７２を含む。信号は、１本以上のライン７４に沿って制御回路６３とダミー画素６６の間で送られる。
【００４３】
望ましくは、電磁妨害効果を低減するため、ディスプレイへの、および／または、ディスプレイ内のライン７４、ライン７０、および／または、その他のコネクタをスクリーンする。ディスプレイ基板３および４の領域内で、接地された導電性スクリーン層は、ディスプレイの素子を形成するために使用された層の余裕部分を用いて、および／または、一方若しくは両方の基板の片面又は両面に１層以上の付加的な層を設けることによって、ラインの上および／または下に形成する方が好都合である。より詳細には、原理的に３軸ケーブルに類似した構造を形成してもよい。この構造は、信号ラインの上下の接地されたシールド層と、信号ラインと各シールド層の間にある二つの更なる導電性介在層と、を含む。介在層は、高インピーダンス、単位利得のバッファを介して信号ラインに接続され、その結果として、介在層は、常に、信号ラインと実質的に等電位に維持されるので、信号ラインには、シールド層に起因して無視できない寄生容量が生じる。
【００４４】
制御回路６３および／またはフリッカ補正処理手段７２は、行駆動回路および列駆動回路の集積回路から離れている集積回路に設けてもよく、又は、行駆動回路および列駆動回路の集積回路内に設けてもよい。或いは、これらの回路のうちの一つ以上は、例えば、図９に示されるようなポリシリコン技術を用いて、ディスプレイ基板４の上に表示領域６０と平行に搭載することができる。
【００４５】
図１０は、可視的な表示領域６０の画素２５と平行に並べられた数個のダミー画素６６を示す平面図である。本実施形態の場合、隣接したダミー画素間のリンク４０は、それぞれの画素電極の延長部により構成するのが好都合である。その結果として生じる画素電極面積の増加を打ち消すため、この延長部と実質的に同じ面積である画素電極の部分が画素電極の何れかの場所から削除される。図示された例の場合、（点線外枠で示されている）部分７６は、ダミー画素の各画素電極の一つのコーナーから削除される。
【００４６】
本開示を読むことによって、当業者には、他の変形および変更が明らかになるであろう。このような変形および変更は、技術的に既に公知の等価的な特徴およびその他の特徴を含み、これらの特徴は、上記の特徴の代わりに、又は、上記の特徴に加えて使用してもよい。
【００４７】
請求項は、本願においては、特定の特徴の組み合わせに関して立てられているが、本発明の開示範囲は、明示的若しくは暗黙的に開示された新規性のある特徴若しくは新規性のある特徴の組み合わせ、又は、それらを一般化した事項を、現時点で何れかの請求項に記載されている発明と同一の発明に関係しているかどうかとは無関係に、かつ、本発明が解決する技術的課題と同一の技術的課題の一部又は全部を解決するかどうかとは無関係に、包含するものであることに注意すべきである。
【００４８】
出願人は、本願、又は、本願から派生した更なる出願の係属中に、このような特徴、および／または、このような特徴の組み合わせに関して新たな請求項が立てられる可能性のあることをここに告知する。
【図面の簡単な説明】
【００４９】
【図１】典型的な液晶セルの印加電圧に対する透過を表すグラフである。
【図２】液晶表示装置の一部の横断面図である。
【図３】アクティブマトリックス液晶ディスプレイの回路図である。
【図４】典型的な液晶セルの印加電圧に対する容量を表すグラフである。
【図５】フリッカ補正無しの液晶セルの時間に対する画素パッド電圧および容量を表すグラフである。
【図６】フリッカ補正付きの液晶セルの時間に対する画素パッド電圧および容量を表すグラフである。
【図７】本発明の一実施形態による液晶セル容量を測定する回路配置を示す回路図である。
【図８】図７の回路の近似的な動作タイミングを示すグラフである。
【図９】本発明の一実施形態によるマトリックス表示装置の平面図である。
【図１０】本発明の一実施形態による表示装置の一部における画素およびダミー画素の平面図である。
【国際公開パンフレット】
2005501276.tif 000004
2005501276.tif 000005
2005501276.tif 000006
2005501276.tif 000007
2005501276.tif 000008
2005501276.tif 000009
2005501276.tif 000010
2005501276.tif 000011
2005501276.tif 000012
2005501276.tif 000013
2005501276.tif 000014
2005501276.tif 000015
2005501276.tif 000016
2005501276.tif 000017
2005501276.tif 000018
2005501276.tif 000019
2005501276.tif 000020
2005501276.tif 000021
2005501276.tif 000022
2005501276.tif 000023
2005501276.tif 000024
2005501276.tif 000025
2005501276.tif 000026
【国際調査報告】
2005501276.tif 000027
2005501276.tif 000028
2005501276.tif 000029