(57)【要約】【課題】本発明は、液晶表示素子の単独横列１つを駆動するためのモジュール（１０）最低１つを含む液晶表示素子の横列駆動用システムを記述する。このモジュールは、システムの第１供給ライン（２１）と第２供給ライン（２２）との間の供給経路において働くインバータ（Ｔ１１−Ｔ１２）を含み、第１供給ライン（２１）は、それを第１供給電圧（ＶＬＣＤ）又は第２供給電圧（ＶＡ）に対して接続する能力のある第１手段（Ｓ１）を含み、第２供給ライン（２２）は、それを第３供給電圧（ＶＢ）又は第４供給電圧（ＶＳＳ）に対して接続する能力のある第２手段（Ｓ２）を含む。インバータ（Ｔ１１−Ｔ１２）は論理回路（１１−１２）により駆動されて出力（ＯＵＴ）に前記液晶表示素子の単独横列１つのための駆動信号を送ることを特徴とするシステム。
2005531035.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示素子の横列駆動用システムであって、
前記液晶表示素子の単独横列１つを駆動するためのモジュール（１０）少くも１つを含み、前記モジュールが、前記システムの第１供給ライン（２１）と第２供給ライン（２２）との間の供給経路において働くインバータ（Ｔ１１−Ｔ１２）を含み、前記第１供給ライン（２１）が、それを第１供給電圧（ＶＬＣＤ）又は第２供給電圧（ＶＡ）に対して接続する能力のある第１手段（Ｓ１）を含み、前記第２供給ライン（２２）が、それを第３供給電圧（ＶＢ）又は第四供給電圧（ＶＳＳ）に対して接続する能力のある第２手段（Ｓ２）を含み、前記インバータ（Ｔ１１−Ｔ１２）が論理回路（１１−１２）により駆動されて出力（ＯＵＴ）に前記液晶表示素子の単独横列１つのための駆動信号を送ることを特徴とするシステム。
【請求項２】
請求項１に記載のシステムであって、前記インバータ（Ｔ１１−Ｔ１２）がＰＭＯＳトランジスタとＮＭＯＳトランジスタとで作られていることを特徴とするシステム。
【請求項３】
請求項１に記載のシステムであって、前記第１供給電圧（ＶＬＣＤ）の値が前記第２供給電圧（ＶＡ）を超え、前記第２供給電圧（ＶＡ）の値が前記第３供給電圧（ＶＢ）を超え、前記第３供給電圧（ＶＢ）の値が第四供給電圧（ＶＳＳ）を超えることを特徴とするシステム。
【請求項４】
請求項１に記載のシステムであって、前記第１手段（Ｓ１）と第２手段（Ｓ２）とがそれぞれ、前記第１供給電圧（ＶＬＣＤ）又は前記第２供給電圧（ＶＡ）に対する第１供給ライン（２１）の接続と、前記第３供給電圧（ＶＢ）又は第四供給電圧（ＶＳＳ）に対する第２供給ライン（２２）の接続とをフレームが奇数であるか偶数であるかに従がって制御する論理信号（Ｆ）により制御されることを特徴とするシステム。
【請求項５】
請求項４に記載のシステムであって、前記論理回路（１１−１２）が、追加入力論理信号（Ａ）を、前記インバータ（Ｔ１１−Ｔ１２）のため前記追加論理信号（Ａ）を上昇させる能力のある昇降素子に対し供給する能力のある論理素子（１１）を含むことを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示素子の横列を駆動するためのシステムに関する。
【０００２】
液晶表示素子（ＬＣＤ）は、今日携帯型電話、携帯型コンピュータなどの絶えず増大する製品に使用されている。白黒、グレーまたはカラースケールにすることの出来る表示素子は通常、縦列と横列にある電極のマトリクスから作成され、それらが電圧信号の印加により適切に駆動され、交点、所謂画素において、間に配置される液晶の光学的挙動に変化を生じる。
表示素子で見ることの出来る画像は、縦列と横列を駆動するため考えられる様々な方法により得られる。
【０００３】
液晶を駆動するためしばしば使用され、改良型Ａｌｔ  ＆  Ｐｌｅｓｈｋｏ（ＬＡ＆Ｐ）として公知の一方法は、基本時間だけ単一スパートトーンを用いて励起される単一の横列電極、及び縦列電極の同時励起を必要とする。後者に対してはその後、その単一横列に属する画素すべてのエネルギ消費の上昇又は下降を決定するのに適切な電圧値が印加される。引き続く基本時間については、最終横列電極の走査が完了するまで次々に別の横列電極が励起される。したがって、横列電極数がＮでＴが基本時間であると、横列全部を走査するため必要な時間はＮＴにより与えられ、これは「フレーム」とも呼ばれる。
【０００４】
液晶の光伝送特性は相対する画素に印加される電圧の振幅とともに変化するが、直流電圧の印加は、材料の物理特性を恒久的に変更して劣化させるので、液晶にとって有害である。この理由のため、液晶の単一画素を駆動するため使用される電圧信号は、必ずしも大地電位ではない直流電圧の共通値との関係で、交流電圧である。このようにして、表示素子の画素の駆動は、互いに周期的に続く、振幅は等しいが、共通電圧との関係では反対極性を有する２つの波形を通じて実現する。したがって、フレーム内でその周期Ｔの間、所与の画素に印加される駆動電圧は、引き続くフレームのそれぞれの周期Ｔの間、反対極性を持って印加される。
【０００５】
それでも、これら電圧変化全部は、駆動回路により管理すべき膨大な電力を巻き込む。したがって、液晶の縦列と横列の駆動素子を計画する際の主要目的の１つは、前記素子の電源が送出する電力と、それらが消費する電力の双方を最小にするよう、電力消費を低減することである。
【０００６】
液晶の縦列と横列の駆動回路の一部、正確にはフィリップス（Ｐｈｉｌｉｐｓ）ＰＣＦ８５４８素子を、図１に記述する。
ＬＯＷ＿ＦＲＡＭＥ信号は、偶数フレームで０に等しく、奇数フレームでは１に等しい論理信号である。代わりにＲＯＷ＿ＯＮは、問題の横列が選ばれていないとき０に等しく、走査されているとき１に等しくなる論理信号である。これら２つの信号から出発し、回路１を通じて、２つのＰＭＯＳトランジスタ  Ｔ９、Ｔ１０と２つのＮＭＯＳトランジスタ  Ｔ７，Ｔ８を駆動する信号を発生する。詳細に説明すると、トランスジスタＴ８、Ｔ９及びＴ１０のゲート端子は、図２に示す３つの同様の回路セルＣ１を通じて駆動される。前記セルは、論理信号レベルをロー電圧からハイ電圧に、詳細には供給電圧ＶＤＤから、昇圧器調整素子を含む素子（図示せず）により発生する駆動電圧ＶＬＣＤに、チャージポンプの一定数の段階の接続を通して、転換するバッファであるレベルシフタである。
【０００７】
各セルＣ１は信号ＡとＮＡ、論理回路１の出力信号と負の信号Ａ、によって駆動される２つのＮＭＯＳトランスジスタ  Ｍ２２とＭ２３を含む。トランスジスタＭ２２とＭ２３のソース端子は電圧ＶＳＳに接続され、ドレイン端子はそれぞれ、そのソース端子に電圧ＶＬＣＤが存在する２つのＰＭＯＳトランスジスタＭ２０とＭ２１のドレイン端子に接続される。加えて、トランスジスタＭ２２とＭ２３のドレイン端子は、トランスジスタＭ２１とＭ２０のゲート端子に接続される。出力ＱがトランスジスタＴ１０、Ｔ９およびＴ８のゲートを駆動する。
【０００８】
トランスジスタＴ７のゲート端子は、代わりに論理ロー電圧信号により直接駆動される。
トランスジスタＴ９のソース端子が基準電圧ＶＡに接続される一方、ドレイン端子はそのソース端子が電圧ＶＬＣＤへ接続されるトランスジスタＴ１０のドレイン端子に接続される。トランスジスタＴ８のソース端子が基準電圧ＶＢに接続される一方、ドレイン端子はそのソース端子が電圧ＶＳＳに接続されるトランスジスタＴ７のドレイン端子に接続される。トランスジスタの対Ｔ７−Ｔ８とＴ９−Ｔ１０のドレイン端子は共通で、出力信号ＯＵＴを供給する。
【０００９】
電圧ＶＡとＶＢは、液晶の駆動素子内に発生する電圧ＶＬＣＤとＶＳＳとの間の中間電圧の様々なレベルである。これらのレベルと電圧ＶＬＣＤ間の比は、表示素子のマトリクスの寸法に基づき、以下に示す基準に従って選択される。
【００１０】
特に、改良型Ａｌｔ  ＆  Ｐｌｅｓｈｋｏの技術に従うと、液晶表示素子を適切に駆動するため、ＶＬＣＤとＶＳＳとの間の中間電圧の４つの異なるレベルを素子内に発生させる。これらとＶＬＣＤとの間の関係は、表示素子の横列数ｍに基づき、ｍ−３の平方根で与えられるｎを用いて
ＶＬＣＤ、［（ｎ＋３）／（ｎ＋４）］＊ＶＬＣＤ、［（ｎ＋２）／（ｎ＋４）］＊ＶＬＣＤ、［２／（ｎ＋４）］＊ＶＬＣＤ、［１／（ｎ＋４）］＊ＶＬＣＤ、ＶＳＳ）
の関係に従う。
【００１１】
例えば、８１横列ある表示素子の場合に、ｍ＝８１＝＞ｎ＝６であるとき電圧レベルは、
ＶＬＣＤ  （９／１０）＊ＶＬＣＤ  （８／１０）＊ＶＬＣＤ
（２／１０）＊ＶＬＣＤ  （１／１０）＊ＶＬＣＤ  ＶＳＳ
となる。
【００１２】
図１の駆動回路を参照すると、横列の駆動の場合、基準電圧ＶＡとＶＢはそれぞれ（９／１０）＊ＶＬＣＤと（１／１０）＊ＶＬＣＤに等しい。駆動は、次の方法などで実現する。１つのフレームにおいて、トランスジスタＴ９とＴ１０が交互にオンになる一方トランスジスタＴ７とＴ８はオフになる。この場合、横列の駆動に適切な出力信号ＯＵＴは、横列が走査されているか否かに従って、ＶＳＳとＶＡとの間で変動する。次に続くフレームにおいて、トランスジスタＴ１０とＴ８が交互にオンになる一方トランスジスタＴ９とＴ７はオフになるので、出力信号は、横列が走査されているか否かに従って、ＶＬＣＤとＶＢとの間で変動する。フレームｎとそれに続くフレームｎ＋１に関して２つの横列ＲＯＷ０とＲＯＷ１を駆動する場合の出力信号ＯＵＴの波形を図３に示す。図４はそれが表示素子に現れるときの画像を示す。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
最新技術の観点から、本発明の目的は  既知の素子と比較して部品数が少なく、したがってシステムの集成に当たり専有面積が小さい液晶表示素子の横列駆動用システムを提供することである。
【課題を解決するための手段】
【００１４】
本発明に従って、この目的は、前記液晶表示素子の単独横列１つを駆動するためのモジュール最低１つを含み、前記モジュールが、前記システムの第１供給ラインと第２供給ラインとの間の供給経路において働くインバータを含み、前記第１供給ラインが、それを第１供給電圧又は第２供給電圧に対して接続する能力のある第１手段を含み、前記第２供給ラインが、それを第３供給電圧又は第四供給電圧に対して接続する能力のある第２手段を含み、前記インバータが論理回路により駆動されて出力に前記液晶表示素子の単独横列１つのための駆動信号を送ることを特徴とする液晶表示素子の横列駆動用システムを用いて達成される。
【００１５】
本発明の特徴と利点は、非限定例として同封図面に示すその実施例に関する以下の詳細な説明から明らかになるであろう。
【００１６】
本発明に従うＬＣＤの横列駆動用システムの回路図を示す図５を参照する。前記システムは、各１つが表示素子の各横列のための、各種駆動モジュール１０を使用する。それらの各々は、ＰＭＯＳトランジスタＴ１１とＮＭＯＳトランジスタＴ１２を駆動するレベルシフタ素子１２に結合される低圧論理回路１１を含み、１つのインバータを形成して単一行を駆動するための信号が存在する単一出力端子ＯＵＴを有する。トランジスタＴ１１とＴ１２は、二つの供給ライン２１と２２に接続されており、これら供給ラインは、信号ＬＯＷ＿ＦＲＡＭＥの関数である信号Ｆにより制御される二つのセレクタスイッチＳ１とＳ２を通じて、異なる二つの供給電圧、それぞれＶＬＣＤ、ＶＡ及びＶＢ、ＶＳＳに接続することが出来る。前記信号Ｆは、信号ＬＯＷ＿ＦＲＡＭＥが論理０であるとき、スイッチＳ１をＶＡに、スイッチＳ２をＶＳＳに切り換える一方、信号ＬＯＷ＿ＦＲＡＭＥが論理１であるときは、スイッチＳ１をＶＬＣＤに、スイッチＳ２をＶＢに切り換える。
【００１７】
回路１１は、ゲートＸＯＲ１つで作るのが好適で、供給電圧ＶＤＤとＶＳＳとの間の供給経路の中で動作し、入力の中に２つの論理信号ＬＯＷ＿ＦＲＡＭＥとＲＯＷ＿ＯＮを有する。このうちＬＯＷ＿ＦＲＡＭＥは、偶数フレームの中では０に等しく奇数フレームの中では１に等しい論理信号である。一方論理信号ＲＯＷ＿ＯＮは、問題の横列が選ばれていないとき０に等しく、走査されているとき１に等しい。
【００１８】
出力信号Ａは、電圧ＶＤＤとＶＳＳの値を有しており、否定信号Ａである信号ＮＡとともに、昇降素子即ちレベルシフタ１２を駆動する。素子１２は供給電圧ＶＬＣＤとＶＳＳとの間で働き図２のセルＣ１と同様の回路を有する。素子１２の出力信号Ｑは、二つのトランジスタＴ１１とＴ１２のゲートを駆動する。
【００１９】
偶数の一般フレームｎにおいて（信号ＬＯＷ＿ＦＲＡＭＥ＝０）、選ばれた横列が走査されているとき（信号ＲＯＷ＿ＯＮ＝１）、素子１２の出力信号は、電圧ＶＬＣＤの値を有し、出力信号ＯＵＴは電圧ＶＳＳの値を有する。代わりに、選ばれた横列が走査されていないとき（信号ＲＯＷ＿ＯＮ＝０）、素子１２の出力信号は、電圧ＶＳＳの値を有し、出力信号ＯＵＴは電圧ＶＡの値を有する。
【００２０】
それに続くフレームｎ＋１においては（信号ＬＯＷ＿ＦＲＡＭＥ＝１）、選ばれた横列が走査されているとき（信号ＲＯＷ＿ＯＮ＝１）、素子１２の出力信号は、電圧ＶＳＳの値を有し、出力信号ＯＵＴは電圧ＶＬＣＤの値を有する。代わりに、選ばれた横列が走査されていないとき（信号ＲＯＷ＿ＯＮ＝０）、素子１２の出力信号は、電圧ＶＬＣＤの値を有し、出力信号ＯＵＴは電圧ＶＢの値を有する。
【００２１】
図６に、引き続く２つのフレーム、即ち偶数フレームと奇数フレームにおけるＬＯＷ＿ＦＲＡＭＥ、ＲＯＷ＿ＯＮ、及びＯＵＴの時間波形を示す。
【図面の簡単な説明】
【００２２】
【図１】既知技術に従う液晶の横列駆動素子の回路図である。
【図２】図１の回路一部のいっそう詳細な回路図である。
【図３】２つの横列を駆動する場合における図１の回路の出力電圧信号の波形を示す図である。
【図４】液晶の表示素子に形成される画像を示す図である。
【図５】本発明に従う液晶の横列駆動用システムの回路図である。
【図６】図５の素子の時間波形ＬＯＷ＿ＦＲＡＭＥ、ＲＯＷ＿ＯＮ、及びＯＵＴを示す。
【図１】
2005531035.tif 000003
【図２】
2005531035.tif 000004
2005531035.tif 000005
【図５】
2005531035.tif 000006
【図６】
2005531035.tif 000007
【国際調査報告】
2005531035.tif 000008
2005531035.tif 000009
2005531035.tif 000010