(57)【要約】【課題】  整流器に接続された追加の二次巻線と、パネルの列の行と直列に接続された直流蓄積キャパシタを改良するものであり、負荷インピーダンスの変動による負荷の変動に関係なくドライバ電圧を一定レベルにクランプすることを容易にする。【解決手段】  駆動回路は、画素の行に蓄積された容量性エネルギーを効率的に回収し、行をアドレス指定するときにその容量性エネルギーを画素の別の行に移動することができる共振回路を含む。共振回路は、降圧変圧器と、一次巻線の両端のキャパシタと、二次巻線の両端に接続された表示パネルの行または列と、表示装置のアドレス指定を管理するタイミング・パルスと同期した共振回路を駆動する入力電圧およびＦＥＴスイッチとを含む。
2005513577.tif 000002
【特許請求の範囲】
【請求項１】
エレクトロルミネセンス表示装置の変動するパネル・キャパシタンス（Ｃp）から回収したエネルギーを使用して、エレクトロルミネセンス表示装置のグレースケール画像制御部に調整電力を提供する駆動回路であって、
電気エネルギーの供給源と、
前記電気エネルギーを受け取り、正弦波電圧の生成に応じて、前記表示装置の走査周波数と実質的に同期した共振周波数の電力を前記表示装置に供給する、前記パネル・キャパシタンス（Ｃp）を使用する共振回路と、
前記パネル・キャパシタンス（Ｃp）が変動した場合に前記正弦波電圧の最大値を調整する回路と、
を含む駆動回路。
【請求項２】
前記共振回路が、さらに、前記表示装置の実効パネル・キャパシタンス（Ｃp）を小さくする降圧変圧器を含む請求項１に記載の駆動回路。
【請求項３】
前記降圧変圧器が、さらに他のキャパシタンス（Ｃl）が接続された一次巻線と、前記パネル・キャパシタンス（Ｃp）が接続された第１の二次巻線であって、前記さらに他のキャパシタンス（Ｃl）の値が、前記走査周波数に対する前記共振周波数の実質的な同期を維持するように、前記パネル・キャパシタンス（Ｃp）に対して十分に大きい第１の二次巻線と、全波整流器に接続され、蓄積キャパシタ（Ｃs）が全波整流器の間でかつ前記パネル・キャパシタンス（Ｃp）と直列に接続されたさらに他の二次巻線であって、（ｉ）パネル・キャパシタンス（Ｃp）がその最大値かまたはそれに近い大きいパネル負荷の場合に、前記電気エネルギーのほとんどがパネルを充電する第１の二次巻線に流れ、残りのエネルギーが蓄積キャパシタ（Ｃs）を充電し、（ｉｉ）パネル・キャパシタンスが平均値を有する平均的な負荷の場合に、エネルギーの約半分がパネルに流れ、エネルギーの半分が蓄積キャパシタ（Ｃs）に流れ、（ｉｉｉ）パネル・キャパシタンスが最小値かそれに近い小さい負荷の場合に、エネルギーのほとんどが蓄積キャパシタに流れ、残りのエネルギーがパネルに流れるように、前記蓄積キャパシタ（Ｃs）の値が、前記パネル・キャパシタンス（Ｃp）に対して十分に大きいさらに他の二次巻線とを有する請求項２に記載の駆動回路。
【請求項４】
最大パネル・キャパシタンスに対する蓄積キャパシタ（Ｃs）のキャパシタンスの比率が、少なくとも約１０：１である請求項３に記載の駆動回路。
【請求項５】
最大パネル・キャパシタンスに対する蓄積キャパシタ（Ｃs）のキャパシタンスの比率が、少なくとも約２０：１である請求項４に記載の駆動回路。
【請求項６】
最大パネル・キャパシタンスに対する蓄積キャパシタ（Ｃs）のキャパシタンスの比率が、少なくとも約３０：１である請求項５に記載の駆動回路。
【請求項７】
前記全波整流器が、順方向ダイオード電圧降下を最小にするショットキーダイオードを含む請求項３に記載の駆動回路。
【請求項８】
第１の第２の二次巻線の巻数に対するさらに他の二次巻線の巻数比が、少なくとも１．０５：１である請求項３に記載の駆動回路。
【請求項９】
第１の第２の二次巻線の巻数に対するさらに他の二次巻線の巻数比が、少なくとも１．１：１である請求項３に記載の駆動回路。 
【請求項１０】
第１の第２の二次巻線の巻数に対するさらに他の二次巻線の巻数比が、１．１：１〜１．２：１の範囲である請求項９に記載の駆動回路。 
【請求項１１】
Ｃ1＞＞（ｎ2／ｎ1）2×Ｃpとなるように、前記一次巻線が巻数ｎ1を有し、前記二次巻線が巻数ｎ2を有する請求項３に記載の駆動回路。
【請求項１２】
前記共振周波数を変化させる追加のキャパシタをさらに含む請求項３に記載の駆動回路。
【請求項１３】
供給源が、さらに、直流電圧を生成する電圧手段と、前記直流電圧を電気エネルギーのパルスにチョップするパルス幅変調器とを含む請求項１に記載の駆動回路。
【請求項１４】
前記表示装置の変動インピーダンスと前記表示装置によるエネルギー使用量により前記正弦波電圧の変動を制御するために、前記共振回路が受け取る電気エネルギーの割合を制御するコントローラをさらに含む請求項１に記載の駆動回路。
【請求項１５】
前記コントローラは、さらに、前記共振回路からの入力を使用しかつ前記コントローラへのフィードバック信号の提供に応じて前記正弦波電圧の変動をセンスするフィードバック回路を含む請求項１４に記載の駆動回路。
【請求項１６】
前記入力が、前記共振回路の降圧変圧器の一次巻線からのものである請求項１５に記載の駆動回路。
【請求項１７】
前記正弦波電圧が、前記コントローラに対する前記フィードバック信号を調整することによって所定の値にクランプされる請求項１６に記載の駆動回路。
【請求項１８】
前記表示装置の所定の走査周波数で走査されるように適応された複数の行と、
前記行と交差して、変動するパネル・キャパシタンス（Ｃp）を特徴とする複数の画素を形成する複数の列と、
電気エネルギーの供給源と、
前記電気エネルギーを受け取りかつ正弦波電圧の生成に応じて、前記表示装置の走査周波数と実質的に同期した共振周波数で前記表示装置に電力を提供する、前記パネル・キャパシタンス（Ｃp）を使用する共振回路と、
前記パネル・キャパシタンス（Ｃp）の変動に応じて前記正弦波電圧の最大値を調整する回路とを含む受動マトリクス表示装置。
【請求項１９】
前記共振回路が、前記表示装置の実効パネル・キャパシタンス（Ｃp）を小さくする降圧変圧器をさらに含む請求項１８に記載の受動マトリクス表示装置。
【請求項２０】
前記降圧変圧器が、さらに他のキャパシタンス（Ｃl）が接続された一次巻線と、前記パネル・キャパシタンス（Ｃp）が接続された第１の二次巻線であって、前記走査周波数に対する前記共振周波数の実質的な同期を維持するために、前記さらに他のキャパシタンス（Ｃl）の値が、前記パネル・キャパシタンス（Ｃp）に対して十分に大きい第１の二次巻線と、全波整流器に接続され、蓄積キャパシタ（Ｃs）が全波整流器の間でかつ前記パネル・キャパシタンス（Ｃp）と直列に接続されたさらに他の二次巻線であって、（ｉ）前記パネル・キャパシタンス（Ｃp）がその最大値かまたはその近くの大きいパネル負荷の場合に、前記電気エネルギーのほとんどがパネルを充電する第１の二次巻線に流れ、残りのエネルギーが蓄積キャパシタ（Ｃs）を充電し、（ｉｉ）パネル・キャパシタンス（Ｃp）が平均値を有する平均的な負荷の場合に、エネルギーの約半分がパネルに流れ、エネルギーの半分が蓄積キャパシタ（Ｃs）に流れ、（ｉｉｉ）パネル・キャパシタンスが最大値かまたはその近くの小さい負荷の場合に、ほとんどのエネルギーが蓄積キャパシタに流れ、残りのエネルギーがパネルに流れるように、前記蓄積キャパシタ（Ｃs）の値が、前記パネル・キャパシタンス（Ｃp）に対して十分に大きいさらに他の二次巻線とを有する請求項１９に記載の受動マトリクス表示装置。
【請求項２１】
最大パネル・キャパシタンスに対する蓄積キャパシタ（Ｃs）のキャパシタンスの比率が、少なくとも約１０：１である請求項２０に記載の受動マトリクス表示装置。
【請求項２２】
最大パネル・キャパシタンスに対する蓄積キャパシタ（Ｃs）のキャパシタンスの比率が、少なくとも約２０：１である請求項２１に記載の受動マトリクス表示装置。
【請求項２３】
最大パネル・キャパシタンスに対する蓄積キャパシタ（Ｃs）のキャパシタンスの比率が、少なくとも約３０：１である請求項２２に記載の受動マトリクス表示装置。
【請求項２４】
前記全波整流器が、順方向ダイオード電圧降下を最小にするショットキーダイオードを含む請求項２０に記載の受動マトリクス表示装置。
【請求項２５】
第１の第２の二次巻線の巻数に対する二次巻線の巻数比が、少なくとも１．０５：１である請求項２０に記載の受動マトリクス表示装置。
【請求項２６】
第１の第２の二次巻線の巻数に対する二次巻線の巻数比が、少なくとも１．１：１である請求項２０に記載の受動マトリクス表示装置。
【請求項２７】
第１の第２の二次巻線の巻数に対する二次巻線の巻数比が、１．１：１〜１．２：１の範囲である請求項２６に記載の受動マトリクス表示装置。
【請求項２８】
Ｃ1＞＞（ｎ2／ｎ1）2ｘＣpとなるように、前記一次巻線が巻数ｎ1を有し、前記二次巻線が巻数ｎ2を有する請求項２０に記載の受動マトリクス表示装置。 
【請求項２９】
前記共振周波数を変化させる追加のキャパシタをさらに含む請求項２０に記載の受動マトリクス表示装置。
【請求項３０】
供給源が、さらに、直流電圧を生成する電圧手段と、前記直流電圧を電気エネルギーのパルスにチョップするパルス幅変調器とを含む請求項１８に記載の受動マトリクス表示装置。
【請求項３１】
前記表示装置の変動インピーダンスと前記表示装置によるエネルギー使用量により前記正弦波電圧の変動を制御するために、前記共振回路が受け取る電気エネルギーの割合を制御するコントローラをさらに含む請求項１８に記載の受動マトリクス表示装置。
【請求項３２】
前記コントローラが、さらに、前記共振回路からの入力を使用しかつ前記コントローラへのフィードバック信号の提供に応じて前記正弦波電圧の変動をセンスするフィードバック回路を含む請求項３１に記載の受動マトリクス表示装置。
【請求項３３】
前記入力が、前記共振回路の降圧変圧器の一次巻線からのものである請求項３２に記載の受動マトリクス表示装置。
【請求項３４】
前記正弦波電圧が、前記コントローラへの前記フィードバック信号を調整することによって所定の値にクランプされる請求項３３に記載の受動マトリクス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、フラット・パネル・ディスプレイに関し、より詳細には、パネルが駆動回路に大きい可変容量性負荷をかける場合とグレースケール制御を容易にするために駆動電圧を調整しなければならない場合の共振スイッチング・パネル駆動回路に関する。
【背景技術】
【０００２】
エレクトロルミネセンス表示装置は、陰極線管よりも低い動作電圧、優れた画質、液晶ディスプレイを上回る広い視野角と速い応答時間、およびプラズマ・ディスプレイ・パネルよりも優れたグレースケール性能と薄い断面の点で有利である。しかしながら、エレクトロルミネセンス表示装置は、後でより詳しく考察するように、画素の充電効率が悪いために、消費電力が比較的大きい。これは、画素内での電気エネルギーから光への変換の効率が比較的高い場合でも当てはまる。しかしながら、エレクトロルミネセンス表示装置と関連した大きい消費電力の欠点は、エレクトロルミネセンス画素に蓄積された容量性エネルギーを効率よく回収できる場合には緩和することができる。
【０００３】
本発明は、パネルが駆動回路に可変容量性負荷をかける場合とグレースケール制御を容易にするために駆動電圧を調整しなければならない場合に高いエネルギー効率で表示パネルを駆動する方法および回路に関する。本発明は、特に、パネル・キャパシタンスが大きいエレクトロルミネセンス表示装置に有効である。パネル・キャパシタンスは、表示装置の行ピン（row pin）と列ピン（column pin）に見られるようなキャパシタンスである。エレクトロルミネセンス表示装置の画素は、画素輝度が、画素の両端の電圧が規定のしきい値電圧よりも低い場合にゼロで、電圧がしきい値電圧よりも高くなるにほど次第に高くなるという特性を有する。この特性は、表示パネル上にビデオ画像を生成するマトリクス・アドレス指定の使用を容易にする。
【０００４】
図１と図２に示したように、エレクトロルミネセンス表示装置は、２つの誘電体膜の間にカプセル化された蛍光体膜の両側に配置された行（行１、行２など）と列（列１、列２など）と呼ばれる交差する組になった平行な２本の導電性アドレス線を有する。画素は、行と列の交点として定義される。したがって、図２は、図１の行４と列４の交点にある画素の断面図である。各画素は、行と列の交点の両側に電圧を印加することによって発光する。マトリクス・アドレス指定は、しきい値電圧よりも低い電圧を１つの行に印加し、同時にその行と交差する各列に反対極性の電圧を印加することを必要とする。反対極性の電圧は、それぞれの画素に必要な照度に従って行電圧を高め、その結果１本の画像が生成される。代替の方式は、所望の画像により画素電圧を低くするために、１つの行に最高画素電圧を印加し、すべての列に、大きさが最高電圧としきい値電圧の差が最大となる同じ極性の列電圧を印加することである。いずれの場合も、各行がアドレス指定された後、別の行が、すべての行がアドレス指定されるまで同じようにアドレスされる。アドレス指定されていない行は、開回路のままである。すべての行を逐次アドレス指定することにより、完全なフレームが構成される。一般に、人間の目でフリッカの見えないビデオ画像を生成するためには、新しいフレームが、少なくとも毎秒約５０回アドレス指定される。
【０００５】
エレクトロルミネセンス表示装置の各行が発光するとき、発光画素に供給されるエネルギーの一部分は、電流が画素蛍光体層に流れて光を生成したときに放散されるが、一部分は、発光が終わった後で画素に蓄積されたままである。この残留エネルギーは、印加された電圧パルスの持続時間の間画素に残り、一般に、画素に供給されたエネルギーのごくわずかである。
図３は、画素の電気特性をモデル化した等価回路である。この回路は、Ｃdと示した並列のキャパシタとＣpと示した直列キャパシタと共に、背中合わせに接続された２つのツェナーダイオードを含む。蛍光体膜と誘電体膜（図２）は両方とも、物理的に、しきい値電圧よりも低い絶縁体である。これは、図３に、一方のツェナー・ダイオードが導通しておらず、その結果、画素キャパシタンスが、２つのキャパシタＣdとＣpの直列組み合わせのキャパシタンスになる状況で表される。しきい値電圧よりも高いと、蛍光体膜は導通し、これは、両方のツェナー・ダイオードが導通してその結果画素キャパシタンスが直列キャパシタだけのキャパシタンスと等しくなる状況に対応している。したがって、画素キャパシタンスは、電圧がしきい値電圧よりも高いか低いかに依存する。さらに、表示装置上のすべての画素が、行と列によって互いに結合されているので、１つの列が発光するときに、パネル上のすべての画素が、少なくとも部分的に充電されることがある。発光していない行の画素の部分的充電の程度は、そのときの列電圧のばらつきに大きく依存する。すべての列電圧が同じ場合は、発光していない行の画素の部分的充電は起きない。列の約半分にほとんどまたは全く電圧が印加されておらず、残りの半分が最高電圧に近い場合に、部分的充電は最も激しい。後者の状況は、ビデオ画像を表示する際に頻繁に発生する。一般に、この部分的充電に関連したエネルギーは、特に高解像度パネルのように多数の行がある場合に、発光した行に蓄積されたエネルギーよりもかなり大きい。発光していない行に蓄積されるエネルギーはすべて、回収可能なことがあり、多数の行を有するパネルの場合は特に、画素に蓄積されるエネルギーの９０％以上に達することがある。
【０００６】
エネルギー消費に影響を及ぼすもう１つの要因は、画素の充電中に駆動回路および行と列の抵抗で損失するエネルギーである。この損失エネルギーは、画素が一定電圧で充電された場合に画素に蓄積されるエネルギーの大きさに匹敵することがある。このケースでは、画素が充電し始めたときに最初の大電流サージがある。損失電力は電流の２乗に比例するので、この大電流の期間に、ほとんどのエネルギーを損失する。画素充電中に流れる電流をほぼ一定電流にすると、損失エネルギーを減少させることができる。これは、例えばC.KingによるSID International Symposium Lecture Notes 1992, May 18,1992, Volume 1, Lecture no. 6により、エレクトロルミネセンス表示装置技術で従来行われてきたような単一方形電圧パルスではない階段状電圧パルスを印加することにより対処されてきた。しかしながら、階段状パルスを提供するために必要な回路は、複雑さとコストを高める。
【０００７】
また、抵抗エネルギー損失を小さくするために、正弦波駆動波形が使用されてきた。米国特許第４，５７４，３４２号は、エレクトロルミネセンス表示パネルを駆動するためにＤＣ−ＡＣ反転器と共振タンク回路を使用して生成された正弦波電源電圧の使用を教示している。パネルは、タンク回路のキャパシタンスと並列に接続される。タンク回路の電圧振幅を、パネルと関連した負荷に関係のない一定レベルで維持するために、電源電圧は、タンク回路と同期される。正弦波駆動電圧を使用することにより、定電圧駆動パルスと関連した高ピーク電流がなくなり、したがってピーク電流と関連したＩ2Ｒ損失が減少するが、パネルに蓄積された容量性エネルギーの回収は行われない。
【０００８】
米国特許第４，７０７，６９２号は、部分的エネルギー回収を行うためにパネルのキャパシタンスと並列にインダクタを使用することを教示している。この方式は、表示動作固有のタイミング制約に対応する共振周波数を達成するために大きなインダクタを必要とし、また前に考察したように一般にエレクトロルミネセンス表示装置に生じる広範囲なパネル・キャパシタンスにわたる効率的なエネルギー回収を可能にしない。米国特許第５，５５９，４０２号は、パネルの外部にある２つの小さなインダクタとキャパシタが、連続的に少しのエネルギー部分をパネルに放出したりパネルから受け入れたりする類似のインダクタ・スイッチング方式を教示している。しかしながら、蓄積エネルギーの一部分しか回収することができない。米国特許第４，３４９，８１６号は、大きな外部キャパシタを使用してパネルから回収したエネルギーを蓄積する容量性分圧回路に表示パネルを組み込むことによるエネルギー回収を教示している。この方式は、ドライバの容量性負荷を大きくし、負荷電流を増大させ、抵抗性損失を増大させる。これらの３つの特許はどれも、正弦波ドライバを使用することによる抵抗性損失の減少を教示していない。
【０００９】
米国特許第４，６３３，１４１号、第５，０２７，０４０号、第５，２９３，０９８号、第５，４４０，２０８号、および第５，５６６，０６４号は、共振正弦波駆動電圧を使用して、エレクトロルミネセンス・ランプ要素を動作させ、ランプ要素内の容量性エネルギーの一部分を回収することを教示している。しかしながら、これらの方式は、パネル・キャパシタンスが短期間にランダムに大きく変化するときは効率的なエネルギー回収を容易にしない。実際に、そのようなキャパシタンスの変化に適応することは、パネルの老化特性によるゆっくりとした変化を補償する以外、パネル・キャパシタンスが一定のエレクトロルミネセンス・ランプの動作には必要ない。 
【００１０】
米国特許第５，３１５，３１１号は、エレクトロルミネセンス表示装置の電力節約方法を教示している。この方法は、画素電圧が行電圧と列電圧の合計である状況において列ドライバの電力需要が最も大きくなるときを検出し、次に列電圧を低くしそれに応じて特定の行電圧を高くすることを必要とする。この方法は、ピーク電流を制限することによる抵抗性損失の低減を促進せず、またパネルから容量性エネルギーを回収しない。研究から、行電圧がしきい値電圧よりも少し高いために、特定の行内のオフになるべき画素がわずかに発光するので、この特許の方法は、表示装置のコントラスト比を低下させることが分かった。したがって、この従来技術の電力節約方法は、グレースケール性能と共にうまくいかない。
【００１１】
同時係属米国特許出願第０９／５０４，４７２号によれば、表示パネル内の蓄積容量性エネルギーを回収し再利用しかつ大きい瞬間電流に起因する抵抗性損失を最小限にするエレクトロルミネセンス表示装置の駆動方法および回路が提供される。そのような機能は、パネルとドライバ回路のエネルギー効率を高め、それによりその合計の電力消費が減少する。また、表示パネルとドライバ回路内の熱損失を小さくすることによって、パネルの画素をより高い電圧とより高いリフレッシュ速度で駆動することができ、それにより輝度が高くなる。出願人の先行発明のさらに他の利点は、パルス駆動電圧ではなく正弦波駆動電圧を使用することによって電磁妨害雑音が減少することである。正弦波駆動電圧を使用することにより、離散的パルスと関連した高周波ハーモニックスがなくなる。以上で示した利点は、高価な高電圧ＤＣ／ＤＣコンバータを必要とせずに達成される。
【００１２】
米国特許出願第０９／５０４，４７２号の表示パネルと駆動回路のエネルギー効率は、表示行に電力を供給する回路と表示列に電力を供給する回路の、２つの正弦波電圧を生成する２つの共振回路を使用することにより改善される。表示装置の行ピンに見られるような行キャパシタンスは、行駆動回路用の共振回路の１つの要素を構成する。表示装置の列ピンに見られるような列キャパシタンスは、列駆動回路用の共振回路の１つの要素を構成する。
各共振回路内のエネルギーは、容量性素子と誘導性素子の間で周期的に移動される。各共振回路の共振周波数は、振動周期が、表示装置の走査周波数での連続パネル行の充電にできるだけ近くなるように整合され、すなわち同期されるように調整される。
【００１３】
エネルギーが誘導的に蓄積されるとき、行共振回路を特定の行に接続するスイッチは、行が次々とアドレス指定されるときに誘導的に蓄積されたエネルギーを適切な行に導くように作動する。また、行の行駆動回路は、表示装置の耐用寿命を長くするために、交互のフレーム上の行電圧を反転する極性反転回路を含む。
同じように、列駆動回路は、誘導的に蓄積されたエネルギーを列に導くために、列共振回路をすべての列に同時に接続する。列スイッチは、従来の技術で教示されているように、グレースケール制御を実現するために、各列に送られるエネルギーの量を制御する働きをする。一般に、行スイッチと列スイッチは、３２または６４の組で集積回路としてパッケージされ、それぞれ行ドライバと列ドライバと呼ばれる。
【００１４】
図４は、米国特許出願第０９／５０４，４７２号による共振回路の簡略図である。基本要素は、降圧変圧器（Ｔ）、変圧器の一次巻線の両端に接続されたパネル・キャパシタンス（Ｃp）に対応するキャパシタンス、および変圧器の二次巻線の両端に接続されたさらに他のキャパシタンス（Ｃl）を含む共振タンクを構成する共振電圧反転器である。必要に応じて、さらに他のキャパシタンスは、共振周波数を様々な表示走査周波数と同期させるように選択することができるキャパシタ（Ｃf）のさらに他のバンクを含むことができる。
【００１５】
また、共振回路は、入ってきた正弦波信号を単極の共振振動に反転するために、電流がゼロのときに交互に開閉する２つのスイッチ（Ｓ1とＳ2）を含む。入力直流電圧は、共振振動の電圧振幅を制御するために、パルス幅変調器（ＰＷＭ）の制御下でスイッチ（Ｓ3）によってチョップされる。振動電圧を安定させるために、二次側電圧の変動に応じて、変圧器の一次側からＰＷＭに信号（ＦＢ）がフィードバックされて、スイッチ（Ｓ3）のオン・オフ時間比が調整される。このフィードバックは、表示画像の変化により生じるパネル・インピーダンスの変動による電圧変化を補償する。パネル・インピーダンスは、表示装置の行ピンと列ピンに見られるようなインピーダンスである。
【００１６】
効率的に動作するためには、共振周波数が列アドレス指定タイミング・パルスの周波数としっかりと一致したままになるように、駆動回路の共振周波数は、あまり大きく変化してはならない。共振周波数ｆは、式１で与えられる。
ｆ＝１／（２π（ＬＣ）1/2） （１） 
ここで、Ｌはインダクタンス、Ｃは共振回路内のタンクのキャパシタンスである。共振回路は、タンク・キャパシタンスの合計に影響を及ぼすパネル・キャパシタンスの変動を考慮しなければならない。これは、タンク・キャパシタンスに対するパネル・キャパシタンス（Ｃp）の影響を小さくする降圧変圧器を使用することによって行われ、従って、有効タンク・キャパシタンスＣは式２っで与えられ、この場合、Ｃpは、パネル・キャパシタンス、Ｃlは、変圧器の一次巻線の両端のキャパシタンス値、ｎ1とｎ2は、それぞれ変圧器の一次巻線と二次巻線の巻数である。
Ｃ＝（ｎ2／ｎ1）2Ｃp＋Ｃl   （２） 
巻数の比（ｎ2／ｎ1）の値とＣlの比は、式２の第１項が第２項よりも小さくなるように選択される。式２は、巻数と特定のパネルの主キャパシタンスの適切な値を決定する規準として使用され、これらの値の相互の最適化は、共振回路の出力で測定した電圧波形を調べることによって行われる。次に、正弦波信号からのずれを最小にするように成分値が選択される。共振周波数が高すぎる場合は、図５Ａに示した波形で例示した波形が観察され、この場合、波形の交番極性区分間にゼロ電圧期間がある。次に、規準として式１と式２を使用して適切な調整が行われる。共振周波数が低すぎる場合は、図５Ｂに示した波形で例示された波形が観察され、この場合、波形の交番極性区分を結ぶゼロボルトを横切る垂直電圧段がある。共振周波数が、行アドレス指定周波数とうまく一致した場合は、図５Ｃに示したように、ほとんど完全な正弦波波形が観察される。しかしながら、実際には、負荷の変動によって小さな周波数の変動が生じる。したがって、ＤＣ入力スイッチングは、通常、共振周波数の変動によって共振周波数がスイッチング周波数と等しいかまたはそれより高くなり、その結果理想共振周波数からのずれによって図５Ａに示した波形になるように設定される。これは、図５Ｂに示したようなスイッチング・ポイントにおける急激な電圧変化と関連した大きい電流遷移を回避するためである。大きな遷移は、抵抗損を大きくして回路のエネルギー効率を低下させる。
【００１７】
既知の従来技術では、修正する帰還回路の時定数よりも速い比率で生じ、それにより画像アーティファクトが生じる走査中の負荷の変動を吸収するフラット・パネル・ディスプレイの電圧調整が教示されていない。
米国特許第５，５７６，６０１号（Koenckら）は、エレクトロルミネセンス・パネルと直列に結合された単巻変圧器の二次側出力を介してエレクトロルミネセンス・パネルに電力を印加することが当技術分野において既知であることを認めている。単巻変圧器のインダクタンスは、エレクトロルミネセンス・パネルのキャパシタンスに対して、エレクトロルミネセンス・パネルの所望の動作周波数で共振周波数を実現するように構成される。しかしながら、グレースケール走査の際の素早く変化する負荷変動を吸収する機構を教示していない。薄膜エレクトロルミネセンス・パネルで問題となるパネルの電圧スパイクを防ぐためにキャパシタが提供される。この発明は、より高い絶縁破壊電圧を特徴とする厚膜パネルに関する。
【００１８】
米国特許第３，７４９，９７７号（Sliker）は、エレクトロルミネセンス・ランプの駆動回路に関するものである。分離された二次側を備えた変圧器が開示されている。しかしながら、可変負荷による電圧調整を提供することは示唆していない。
また、日本国特許１１０６７４４７（岡田）は、負荷の変動を経験受けないかまたは表示装置のグレースケール変動と多少関係があるエレクトロルミネセンス・ランプ用の駆動回路に関するものである。
米国特許第４，８６６，３４９号（Weberら）は、発光するために駆動回路が持続的なアーク電流を提供しなければならないプラズマ・パネルや他のパネルに関するものである。
【００１９】
米国特許第５，５１７、０８９号（Ravid）は、変圧器を備えたエレクトロルミネセンス・パネルを教示している。しかしながら、共振回路やグレースケール制御機構は示唆していない。
【発明の開示】
【課題を解決するための手段】
【００２０】
本発明により、行と列全体に見られるパネルのキャパシタンスが実質的に変化する場合でも、フラット・パネル・ディスプレイの行と列に提供される正弦波電圧波形の最大値を調整する方法および装置を提供する。この調整は、行または列への電圧が所定値を超えたときに電圧を実質的に一定値にクランプすることによって達成される。所定値は、行または列全体に見られるパネル・キャパシタンスが事実上その最大値に近いときに、クリッピングなしにピーク正弦波電圧になるように選択される。この電圧クランプ機能は、最大表示輝度のレベルまでの所望の入力電圧レベルのためにパネル・キャパシタンスに関係のない調整電圧を提供することによってグレースケール制御を容易する。
【００２１】
発明の背景と好ましい実施形態の詳細な説明は、本明細書の以下に添付図面を参照して行う。 
【発明を実施するための最良の形態】
【００２２】
本発明のその最も広い態様によれば、図４の降圧変圧器Ｔの二次巻線が、出力の両端に大容量の蓄積キャパシタが接続された全波整流器に接続されている。蓄積キャパシタＣsとパネル・キャパシタＣpは、図６に示したように直列に接続されている。パネルに接続された第２の二次巻線の巻数に対する全波整流器と蓄積キャパシタＣsに接続された二次巻線の巻数の比は、少なくとも１．０５：１であり、 好ましくは少なくとも１．１：１であり、より好ましくは１．１：１〜１．２：１である。本発明の二次巻線の巻数比は、図４のエネルギー回収回路においてパネルに接続された３回巻き二次巻線の巻数比よりもかなり大きい。この回路の３回巻き巻線は、適切な動作を保証するために、行ドライバと列ドライバに入力される電圧にわずかなＤＣオフセットを提供するように設計されていた。蓄積キャパシタＣsのキャパシタンスは、パネル・キャパシタンスＣpよりもかなり大きい。全波整流器が、蓄積キャパシタの両端の電圧が常に同じ極性になるようにするので、電解コンデンサを使用することによって小さな体積で大きなキャパシタンスを達成することができる。また、タンタルやルテニウム酸化物のスーパーキャパシタのような他の高エネルギー密度のキャパシタを使用することもできる。
【００２３】
動作中、パネルに印加される電圧は、パルス幅変調器（ＰＷＭ）に対するフィードバックを調整することによって、任意に設定できる値でクランプされる。パネル・キャパシタンスＣpがその最大値に近い大きいパネル負荷の場合は、エネルギーの約９０％が、パネルを充電するためにパネルに接続された二次巻線に流れるように調整され、残りの１０％が蓄積キャパシタＣpを充電する。パネル・キャパシタンスが平均値を有する平均的な負荷の場合は、エネルギーの約５０％がパネルを充電するために導かれ、５０％が蓄積キャパシタＣsに導かれる。パネル・キャパシタンスＣpが最小の小さい負荷の場合は、エネルギーの約１０％がパネルに導かれ、９０％が蓄積キャパシタに導かれる。一般に、これらの条件は、表示装置の行と列につながるスイッチングＩＣの適切な動作を保証するために、パネル電圧の最小値が常に正の約０．５ボルトある場合に満たすことができる。また、最大パネル・キャパシタンスに対する蓄積キャパシタのキャパシタンスの比は、少なくとも１０：１であり、好ましくは少なくとも約２０：１であり、最も好ましくは少なくとも３０：１である。
【００２４】
蓄積キャパシタＣsの内部直列抵抗は、抵抗性損失とＲＣ時定数によるキャパシタ両端の電圧変動が、指定された法定公差を超えないほど十分に小さくなるように選択される。また、２つの二次巻線の巻数比は、蓄積キャパシタを駆動する整流器内のダイオードの両端の順方向電圧降下と、二次回路内の抵抗性損失を考慮しなければならない。順方向ダイオード電圧降下は、整流器にショットキーダイオードを選択することによって最小にすることができる。
図６による回路の動作中に、クランプ電圧よりも低い電圧パルスが行または列に印加されるとき、一次巻線からのエネルギーは、主に、パネルの両端に接続された二次巻線に流される。同時に、蓄積キャパシタＣsからのエネルギーが、パネルに流れる。電圧がクランプ電圧を超えると、蓄積キャパシタとパネル・キャパシタが並行に充電されるように、エネルギーが主に、一次巻線から整流器に接続された二次巻線を介して蓄積キャパシタとパネル・キャパシタの両方に送られる。並列のキャパシタンスは、蓄積キャパシタＣsの大きなキャパシタンスによって支配されるので、キャパシタの両端の電圧は最低限の増大しかなく、実効電圧の調整が達成される。
【００２５】
表示画像のランダムな変化による多数のパルスにわたる蓄積キャパシタＣs両端の電圧の長期的なドリフトは、米国特許出願第０９／５０４，７４２号に記載されているように、多数のアドレス指定サイクルにわたって平均電圧をセンスしそれを一次回路にフィードバックすることによってなくすことができる。これにより、単一パルスの時間スケール上の短期間の電圧変動とそれよりも長い期間の電圧変動を、グレースケール忠実度を維持するのに必要な程度に最小限に抑えることができる。
図７に、完全なディスプレイ・ドライバのブロック図を示す。この図において、ＨＳｙｎｃは、単一列のアドレス指定を開始するタイミング・パルスを指す。ＨＳｙｎｃパルスは、時間遅延制御回路６０に送られ、そこで、共振回路のゼロ電流時間が行と列のスイッチング時間に対応するように、遅延時間が設定される。回路６０の出力は、行と列の共振回路６２と６４に印加され、回路６２の出力が、極性切換回路６６に印加される。極性切換回路６６のスイッチング時間は、それぞれの完全フレームを開始するタイミングを制御するためにＶＳｙｎｃパルスによって制御される。回路６４と６６の出力はそれぞれ、後でより詳細に説明するようにクランプされ、列ドライバ６８と行ドライバ７０に印加される。
【００２６】
図２に少し戻ると、本発明の好ましい実施形態は、厚膜誘電体層を有するエレクトロルミネセンス表示装置と共に使用するように最適化される。厚膜エレクトロルミネセンス表示装置は、２つの誘電体層の一方が、高い誘電率を有する厚膜層をなす点が従来の薄膜エレクトロルミネセンス表示装置と異なる。第２の誘電体層は、絶縁破壊に耐える必要はなく、これは、厚膜層がこの機能を提供するからであり、薄膜エレクトロルミネセンス表示装置に使用される誘電体層よりも実質的に薄くすることができる。米国特許第５，４３２，０１５号は、そのような表示装置の厚膜誘電体層を構成する方法を教示している。厚膜エレクトロルミネセンス表示装置内の誘電体層の性質の結果として、図３に示した等価回路の値は、薄膜エレクトロルミネセンス表示装置の値と実質的に異なる。詳細には、Ｃdの値は、薄膜エレクトロルミネセンス表示装置の値よりもかなり大きくてもよい。これにより、パネル・キャパシタンスの変動が、薄膜表示装置のものよりも大きい行と列の印加電圧の関数となり、本発明を厚膜表示装置に使用する大きな動機が提供される。しきい値電圧よりも低い画素キャパシタンスに対するしきい値電圧よりも高い画素キャパシタンスの比率は、一般に、約４：１であるが、１０：１を超えてもよい。これと対照的に、薄膜エレクトロルミネセンス表示装置の場合、この比率は、約２：１〜３：１の範囲である。一般に、パネル・キャパシタンスは、表示装置のサイズと行と列に印加される電圧によって、ナノファラッド・レンジからマイクロファラッド・レンジまでに変化することができる。
【００２７】
８．５インチ（２１．６センチメートル）の２４０Ｘ３２０画素クォータＶＧＡ形式厚膜カラー・エレクトロルミネセンス表示装置用に、行ドライバ回路と列ドライバ回路が、本発明の適切な実施化によって構成された。各画素は、個別の列と１つの共通の行によってアドレス指定された独立した赤、緑および青のサブピクセルを有する。試作品表示装置のしきい値電圧は、１５０ボルトであった。１つの行とすべて共通電位の列との間に１０ボルト未満の電圧を印加して測定したこの表示装置のパネル・キャパシタンスは、７ナノファラッドであった。１つの行と１つの列の間が類似の電圧であるが、残りの列の半分が、選択した列と共通の電圧で、残りの列が、選択した列に対して６０ボルトの電圧で測定したパネル・キャパシタンスは、はるかに大きな値の０．４マイクロファラッドであった。
【００２８】
図８と図９はそれぞれ、列と行に使用される本発明の好ましい実施形態による共振回路の回路図である。図１０は、行共振回路と行ドライバの間に接続されて、行ドライバ高電圧入力ピンに交番極性電圧を提供する極性反転回路の回路図である。共振回路への入力直流電圧は、３３０ボルト（交流１２０／２４０ボルトから非直結整流された）であった。極性反転回路の出力は、行ドライバＩＣ７０の高電圧入力ピンに接続されており（図７）、その出力ピンは、表示装置の行に接続されている。行ドライバのクロックとゲート入力ピンは、当技術分野で知られているような、エレクトロルミネセンス表示装置のマトリクス・アドレス指定用に適応されたフィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）を使用するディジタル回路を使用して同期される。
【００２９】
図１１と図１２は、図７、図８、図９および図１０に示したような本発明のドライバ回路を制御するために使用されるタイミング信号波形を示す。試作品表示装置の行アドレス指定周波数は３２ｋＨｚであり、これにより、表示装置の１２０Ｈｚのリフレッシュ速度が可能になった。
図８を参照すると、列駆動共振回路の共振周波数は、降圧変圧器Ｔ２の一次側に見られる実効インダクタンスと、Ｔ２の二次側に見られる列キャパシタンスと並列なキャパシタＣ４２の実効キャパシタンスとによって制御される。また、共振周波数を微調整するために、Ｃ４２と並列な小さなトリミング・キャパシタンスＣ１１がある。変圧器の巻数比は、５よりも大きく、式２に関するキャパシタＣ４２の値Ｃlは、共振周波数に対するパネル・キャパシタンスの変化の影響を最小にするために、Ｃlが（ｎ2／ｎ1）2Ｃpよりも実質的に大きくなるように選択される。Ｃ９は、様々な表示走査周波数と一致または同期する所望の共振周波数を得るために、Ｃ４２のキャパシタンスと共同でタンク回路を調整する一群のキャパシタである。 
【００３０】
図８をさらに参照すると、変圧器Ｔ２の二次側の正弦波出力は、瞬間出力電圧が決して負にならないようにクランプ回路の蓄積キャパシタＣsの両端の電圧だけシフトされた直流である。
共振回路は、２つのＭＯＳＦＥＴＱ２およびＱ３を使用して駆動され、そのスイッチングは、ＨＳｙｎｃ信号と共に適切な遅延時間を使用して同期され、それにより行ドライバＩＣにアドレス指定行を選択させるＬＣ  ＤＲＶ信号によって制御される。この遅延は、駆動電流がゼロに近づくときに行ドライバＩＣのスイッチングが行われるように調整される。ＬＣ  ＤＲＶ信号は、一般にフィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）であるディスプレイ・ドライバの低電圧ロジック部によって生成されるが、この目的のために設計された特定用途向けＩＣ（ＡＳＩＣ）でもよい。ＬＣ  ＤＲＶ信号は、デューティサイクル５０％のＴＴＬレベル方形波である。ＬＣ  ＤＲＶ信号は、２つの形態を有し、ＬＣ  ＤＲＶ  Ａ信号は、ＬＣ  ＤＲＶ  Ｂ信号と相補的である。
【００３１】
図８を再び参照すると、共振回路の電圧レベルの制御は、出力が変圧器Ｔ６を介してＭＯＳＦＥＴ  Ｑ１のゲートに送られるパルス幅変調器Ｕ１を使用して達成される。これにより、３３０ボルトの入力直流電圧をチョップすることによって、共振回路の電圧レベルが制御される。インダクタＬ２は、共振回路への電流をそれが直流電圧から供給されるように制限し、ダイオードＤ１２は、インダクタの電流変化によるＭＯＳＦＥＴ  Ｑ１のソースでの電圧偏位を制限する。共振回路電圧を規制または調整するために、パルス幅変調器のデューティサイクルが、変圧器Ｔ２の一次側の電圧をセンスする電圧帰還回路によって制御される。パルス幅変調器のスイッチングは、ディスプレイ・ドライバの低電圧ロジック部からのＴＴＬ信号ＰＷＭ  ＳＹＮＣを使用してＨＳｙｎｃと同期される。
【００３２】
図９を参照すると、好ましい実施形態の行ドライバ回路の動作は、列ドライバ回路の動作と類似しているが、異なる点は、残りの行が開回路であるという事実のために、行全体に見られるより高い行電圧とより小さいパネル・キャパシタンス値を反映するために、列ドライバ回路の変圧器Ｔ２の巻数比と変圧器Ｔ１の巻数比が異なる点である。また、連続したフレーム上の行の極性を交番させる極性反転回路の動作に必要な浮動電圧を生成するために、変圧器Ｔ１の二次巻線はＴ２の二次巻線よりも４回多い。
好ましい実施形態において、行ドライバ回路の出力は、図１０に示した極性反転回路に送られる。これにより、エレクトロルミネセンス表示装置に必要な交流動作を実現するために交互のフレームに反対極性を有する行電圧が提供される。６つのＭＯＳＦＥＴＱ４〜Ｑ９は、パネルの行に生成された正または負の正弦波駆動波形を接続する１組のアナログ・スイッチを構成する。極性の選択は、ＦＲＡＭＥ  ＰＯＬによって制御され、表示システム内のシステム論理回路によってＴＴＬ信号が生成される。ＦＲＡＭＥ  ＰＯＬ信号は、表示装置上の各フレームの走査を開始する垂直同期信号ＶＳＹＮＣと同期される。ＦＲＡＭＥ  ＰＯＬ信号は、Ｔ１からの４のつの浮動電圧と共に、極性反転回路を動作させる制御信号（ＦＲＡＭＥ＿ＰＯＬ−１〜ＦＲＡＭＥ＿ＰＯＬ−４）を生成する。
【００３３】
本明細書において本発明の代替実施形態を説明したが、本発明の精神または添付した特許請求の範囲から逸脱することになく実施形態を変更できることは当業者に理解されよう。
【図面の簡単な説明】
【００３４】
【図１】従来技術によるエレクトロルミネセンス表示装置の行と列の画素の構成の平面図である。
【図２】図１のエレクトロルミネセンス表示装置の単一画素の断面図である。
【図３】図２の画素の等価回路である。
【図４】本出願人の先行出願である米国特許出願第０９／５０４，４７２号によるディスプレイ・ドライバに使用されている共振回路の簡略化した回路図である。
【図５Ａ】様々な条件下での図４の共振回路の波形を示すオシロスコープ・トレースである。
【図５Ｂ】様々な条件下での図４の共振回路の波形を示すオシロスコープ・トレースである。
【図５Ｃ】様々な条件下での図４の共振回路の波形を示すオシロスコープ・トレースである。
【図６】本発明の要素を含むディスプレイ・ドライバの変圧器の二次側部分の簡略化した回路図である。
【図７】本発明の要素を含むドライバ回路のブロック図である。
【図８】本発明の好ましい実施形態による列ドライバの詳細な回路図である。
【図９】本発明の好ましい実施形態による行ドライバの詳細な回路図である。
【図１０】図９の行ドライバの出力に使用されている極性反転回路の詳細な回路図である。
【図１１】本発明のディスプレイ・ドライバに使用されている表示タイミング・パルスを示すタイミング図である。
【図１２】本発明のディスプレイ・ドライバに使用されている表示タイミング・パルスを示すタイミング図である。
【図１】
2005513577.tif 000003
【図２】
2005513577.tif 000004
【図３】
2005513577.tif 000005
【図４】
2005513577.tif 000006
【図５Ａ】
2005513577.tif 000007
【図５Ｂ】
2005513577.tif 000008
【図５Ｃ】
2005513577.tif 000009
【図６】
2005513577.tif 000010
【図７】
2005513577.tif 000011
【図８】
2005513577.tif 000012
【図９】
2005513577.tif 000013
【図１０】
2005513577.tif 000014
【図１１】
2005513577.tif 000015
【図１２】
2005513577.tif 000016
【国際調査報告】
2005513577.tif 000017
2005513577.tif 000018
2005513577.tif 000019