(57)【要約】  本発明は、薄層（２２）のような第１の層を含む半導体に基づくアセンブリ（１０，１２，２２，３０）を調製する方法を提案する。この方法は、２層のうちの一方の層（２２）だけに界面層（２６）を形成するステップと、界面層が形成された層ともう一方の露出した層を互いに接触させるステップと、を含み、界面層（２６）は、所定の範囲内の温度への暴露後に加えられた応力の作用で分離させることができる結合界面を形成するため、露出した層の材料に応じて選択される。エレクトロニクス、オプトエレクトロニクスまたはオプティクスの分野で担体から分離可能な基板の製造に適用される。
2005516393.tif 000002
【特許請求の範囲】
【請求項１】
エレクトロニクス、オプトエレクトロニクスまたはオプティクスへの適用のための、担体層のような第１の層および薄層のような第２の層を含む半導体に基づくアセンブリの調製方法であって、
二つの層のうちの一方だけに界面層を形成するステップと、
前記界面層が形成された層ともう一方の露出した層を互いに接触させるステップと、
を有し、
前記界面層は、所定の範囲内の温度への暴露後に加えられた応力の作用で分離させることができる結合界面を形成するため、前記露出した層の材料に応じて選択される、調製方法。
【請求項２】
請求項１に記載の方法において、
少なくとも前記露出した層は、炭化珪素、好ましくは、単結晶炭化硅素から作られる、方法。
【請求項３】
請求項２に記載の方法において、
前記界面層は、酸化珪素と窒化珪素よりなる群から選択された材料から作られる、方法。
【請求項４】
請求項１から３のいずれかに記載の方法において、
前記層のうちの一方の層は、エピタキシャル成長により基板を形成するための初期層を形成し、もう一方の層は前記初期層のための一時的な担体層を形成する、方法。
【請求項５】
請求項１から４のいずれかに記載の方法において、
前記応力は機械的応力である、方法。
【請求項６】
エレクトロニクス、オプトエレクトロニクスまたはオプティクスへの適用のための、所定の範囲内の高温に暴露されるように設計された、担体および薄層を含む半導体に基づくアセンブリの調製方法であって、互いに化学反応するための能力が十分に小さい二つの界面材料を接触させ分子結合させることにより、前記二つの界面材料を接触させた後に前記アセンブリを前記高温に暴露することによって十分に弱い結合が生じ、その結果として、前記二つの界面材料が前記暴露後に応力の印加によって分離可能であるように、前記担体と前記薄層との間に分離可能な界面を作るステップを含む、調製方法。
【請求項７】
請求項６に記載の方法において、
前記界面材料の相互の低い化学反応性は、前記界面材料の弱い固有の相互化学親和性の結果である、方法。
【請求項８】
請求項６または７に記載の方法において、
前記界面材料の相互の低い化学反応性は、前記二つの界面材料のうちの少なくとも一方の低いクリープ性能の結果である、方法。
【請求項９】
請求項６から８のいずれかに記載の方法において、
前記二つの界面材料が異なる、方法。
【請求項１０】
請求項９に記載の方法において、
前記二つの異なる界面材料は、それぞれ、前記担体に重ねられた界面層の材料と、前記薄層のそのままの材料である、方法。
【請求項１１】
請求項９に記載の方法において、
前記二つの異なる界面材料は、それぞれ、前記薄層の上に重ねられた界面層の材料と、前記担体のそのままの材料である、方法。
【請求項１２】
請求項１０または１１に記載の方法において、
前記重ねられた界面層を作るための材料は、半導体酸化物と半導体窒化物よりなる群から選択され、異なる材料は半導体炭化物である、方法。
【請求項１３】
請求項１２に記載の方法において、
前記半導体炭化物は単結晶である、方法。
【請求項１４】
請求項６から８のいずれかに記載の方法において、
前記二つの界面材料は半導体窒化物である、方法。
【請求項１５】
請求項６から８のいずれかに記載の方法において、
前記二つの界面材料のうちの一方は半導体窒化物であり、もう一方は半導体酸化物である、方法。
【請求項１６】
請求項１２から１５のいずれかに記載の方法において、
前記半導体はシリコンから作られる、方法。
【請求項１７】
請求項６から１６のいずれかに記載の方法において、
前記界面材料の少なくとも一方は内在的に粗い表面を有する、方法。
【請求項１８】
請求項１７に記載の方法において、
前記内在的に粗い界面は前記担体の材料自体から形成される、方法。
【請求項１９】
請求項１７に記載の方法において、
前記内在的に粗い界面は前記薄層自体の材料から形成される、方法。
【請求項２０】
請求項１７に記載の方法において、
前記内在的に粗い界面は、あまり粗くない表面に界面材料を堆積することにより形成される、方法。
【請求項２１】
請求項６に記載の方法において、
前記アセンブリは、
炭化珪素基板と、
単結晶炭化珪素から作られた有用な層と、
酸化珪素および窒化珪素よりなる群から選択され、前記薄層に対向する前記基板の面、または、前記基板に対向する前記薄層の面に重ねられた界面層および材料と、
を含む、方法。
【請求項２２】
請求項２２に記載の方法において、
発光ダイオード（ＬＥＤ）、特に、青色ＬＥＤのようなオプトエレクトロニクス部品を作るための基板の調製方法であって、担体上に薄層を含むアセンブリを得るため、請求項６から２１のうちいずれかに記載の方法を実施し、前記アセンブリの前記薄層の自由表面上のエピタキシにより少なくとも一つの基板層を製造し、前記エピタキシにより少なくとも一つの層が形成された前記薄層を前記アセンブリの前記界面で前記担体から分離する、方法。
【請求項２３】
請求項２２に記載の方法において、
前記エピタキシによる少なくとも一つの層は、半導体金属窒化物に基づく半導体材料から作られる、方法。
【請求項２４】
エレクトロニクス、オプトエレクトロニクスおよびオプティクスへの適用のための、所定の範囲内の高温に耐えるように設計された、担体および薄層を含む半導体に基づくアセンブリの調製方法であって、二つのほぼ平らな表面を接触させ、分子結合することにより、前記担体と前記薄層との間に分離可能な界面を作るステップを含み、前記表面の少なくとも一方は主要な単結晶面が前記表面の平面から僅かに傾斜している単結晶材料の表面であり、前記表面は、二つの界面材料が接触させられた後に前記アセンブリを前記高温に暴露することにより十分に弱い結合が生じるような粗さを有し、これにより、前記二つの界面材料は前記暴露後に応力の印加によって分離させることができる、調整方法。
【請求項２５】
請求項２４に記載の方法において、
前記僅かな傾斜は３から８度である、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に半導体基板の製造に係わり、特に、エレクトロニクス、オプトエレクトロニクスまたはオプティクス産業用の半導体基板の製造に関する。
【背景技術】
【０００２】
膜または薄層がより薄い担体上に設けられた基板は、公知である。
【０００３】
エレクトロニクス、オプトエレクトロニクスまたはオプティクス部品は、基板のような薄膜に作成され、この薄膜は担体から分離されることが予定され、その製造中の少なくとも数ステップ後に、必要に応じて、別の担体に貼り付けられる。
【０００４】
これを実現するため、近年、有用な薄膜をその担体から分離する技術が開発されている。このような事情で、「エピタキシャルリフトオフ」技術は、分類の第ＩＩＩ族および第ＩＶ族の元素の領域で周知であり、担体と薄層との間に犠牲層と称される別の薄層を挿入し、この犠牲層はエピタキシにより作られる。
【０００５】
実際上、犠牲層は、第１のエピタキシ工程によって担体上に作られ、有用な薄層もまたエピタキシにより作られる。
【０００６】
犠牲層は、担体および有用な薄層に関して選択的にエッチングできるように作られ、例えば、ＡｌＡｓ犠牲層は、ＧａＡｓ担体とＡｌＧａＡｓの有用な層との間に作られる。
【０００７】
この公知技術において、ヘテロエピタキシにより得られた犠牲薄層は、単結晶であり、かつ、薄い。その性質は、成長が起こる担体の材料に依存する。
【０００８】
エピタキシャルリフトオフ技術は、特に、シックミラー（M．Sickmiller）外による論文：「エピタキシャルリフトオフパッケージングによる超高効率発光ダイオード（Ultra-high efficiency light-emitting diodes through epitaxial lift-off packaging）」、マイクロエレクトロニクスに関する国際シンポジウム（International Symposium on Microelectronics，1998年）に記載され、その実現可能性は、数平方センチメートルのオーダーの面積の担体表面および薄層に関して実証されている。
【０００９】
しかし、相補テストは、非常に大きい面積、例えば、産業用の基板で使用される数百cm２のオーダーの面積に対するこの技術の実現可能性に疑問を投げかけた。
【００１０】
分離可能な結合を行うための別の解決法は、担体と薄層との間で分子結合を行い、次に、適切な時点に結合界面で分離を行うことにより構成することができる。
【００１１】
このタイプの結合中に得られる結合力は、種々のパラメータ（主として表面の粗さ、表面の親水性、材料間の化学親和力、材料のクリープ性能、温度など）に依存して変化する。一部の事例では、このような分離を考えることができる。
【００１２】
しかし、このタイプの接合後に薄層に加えられたサーマルバジェットが大きい場合、特に、一部の処理（特にMOCVD技術を使用するエピタキシ）の温度が１０００から１１００℃に達するか、若しくは、大幅に上回るＬＥＤ用の基板の製造中に、このサーマルバジェットが結合界面に与える影響は、必ずその界面を著しく補強し、分離は、不可能ではないとしても、より難しくなる。
【００１３】
より詳細には、ＬＥＤ用の基板を製造するとき、このような高温を必要とする担体／薄膜アセンブリに熱処理を行わねばならず、特に、窒素或いはその他のものがエピタキシによって堆積する前に表面を調製するため、水素雰囲気下で、１１５０℃を上回る温度で実行される熱酸化ステップまたは表面平滑化ステップを行わなければならない。
【００１４】
このように、例えば、分子結合が、担体および炭化珪素ＳｉＣから作られた薄層の重ねられた二つの酸化膜間で行われるならば、このような温度は、それらを少なくとも２ジュール／ｍ２に到達させるように結合力を著しく増大させるので、分離は不可能になるであろう。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、高温（１１００から１１５０℃、または、それ以上）での処理後であっても分離可能な状態を保つ、特に、青色、緑色または紫外（ＵＶ）ＬＥＤのようなＬＥＤ用の基板を製造するための分離可能な結合界面を提供することを目的とする。
【課題を解決するための手段】
【００１６】
したがって、第１の態様による本発明は、エレクトロニクス、オプトエレクトロニクスまたはオプティクスの分野への適用のための、担体層のような第１の層および薄層のような第２の層を含む半導体に基づくアセンブリの調製方法であって、
二つの層のうちの一方だけに界面層を形成するステップと、
界面層が形成された層と、もう一方の露出した層を互いに接触させるステップと、
を有し、界面層は、所定の範囲内の温度への暴露後に加えられた応力の作用で分離させることができる結合界面を形成するため、露出した層の材料に応じて選択される、調製方法を提供する。
【００１７】
有利な一実施形態において、少なくとも露出した層は炭化珪素から作られ、この場合に、界面層は、酸化珪素と窒化珪素よりなる群から選択された材料から作られる。
【００１８】
本発明の一つのアプリケーションによれば、一方の層は、エピタキシャル成長により基板を形成するための初期層を形成し、もう一方の層は、初期層のための一時的な担体層を形成する。
【００１９】
分離応力は、好ましくは、機械的応力である。
【００２０】
第２の態様によれば、本発明は、エレクトロニクス、オプトエレクトロニクスまたはオプティクスに適用するための、所定の範囲内の高温に暴露されるように設計された、担体および薄層を含む半導体に基づくアセンブリの調製方法であって、互いに化学反応するための能力が十分に小さい二つの界面材料を接触させ、分子結合することにより、担体と薄層との間に分離可能な界面を作るステップを含み、二つの界面材料を接触させた後にアセンブリを上記高温に暴露することによって十分に弱い結合が生じ、その結果として、二つの界面材料は上記暴露後に応力の印加によって分離することができる、調製方法を提供する。
【００２１】
好ましくは、界面材料の相互の低い化学反応能力は、上記界面材料の固有の相互化学親和性が低いこと、および、二つの界面材料のうちの少なくとも一方のクリープ性能が低いことのうちの少なくとも一方の結果である。
【００２２】
第１の実施形態では、二つの界面材料は相違し、それぞれ、担体に重ねられた界面層の材料と薄層のそのままの材料である。特に、「重ねられた層」は、酸化物のような、堆積または担体の表面的な厚さへの化学修飾によって作られる。
【００２３】
第２の実施形態では、二つの界面材料は相違し、それぞれ、薄層の上に重ねられた界面層の材料と担体材料によるそのままの材料である。
【００２４】
材料に関して以下の幾つかの可能性が考えられ、
重ねられた界面層を作るための材料は、半導体酸化物と半導体窒化物よりなる群から選択され、異なる材料は半導体炭化物であり、有利なのは、単結晶であり、
二つの界面材料は、Ｓｉ３Ｎ４のような半導体窒化物であり、
二つの界面材料は、それぞれ、半導体窒化物と半導体酸化物である。
【００２５】
上記半導体は、典型的な珪素である。
【００２６】
有利なのは、界面材料の少なくとも一方は、内在的に粗い表面であり、換言すると、表面の粗さは、荒削り処理されていない商業的な材料の形において、１Åｒｍｓ（２乗平均平方根）よりもかなり粗く、典型的に、約４から５Åｒｍｓである。これは、担体材料自体でもよく、または、薄層自体の材料でもよい。このような内在的に粗い材料の典型例は炭化珪素であり、現在のところ４Åｒｍｓ未満の粗さの炭化珪素は殆ど市販されていない。或いは、内在的に粗い表面は、あまり粗くない表面上の堆積によって実現され、このタイプの堆積は、本質的に、４から５Åｒｍｓの大きさになり得る粗さを有する不完全な表面状態を生ずる。
【００２７】
具体的な一実施形態では、アセンブリは、
炭化珪素基板と、
単結晶炭化珪素から作られた有用な層と、
酸化珪素および窒化珪素よりなる群から選択された材料から作られ、有用な層に対向する基板の面、または、基板に対向する有用な層の面に重ねられた界面層と、
を含む。
【００２８】
第３の態様によれば、本発明は、発光ダイオード、特に、青色ＬＥＤのようなオプトエレクトロニクス部品を作るための基板の調製方法であって、先行する請求項のうちのいずれかに記載されたアセンブリの調製と、アセンブリの有用な層の３表面上のエピタキシによる少なくとも一つの基板層の製造と、一つ以上のエピタキシ層が形成された有用な層の、アセンブリの界面における、基板からの分離と、を含む調製方法を提供する。
【００２９】
エピタキシによる一つ以上の層は、次に、好ましくは、半導体金属窒化物に基づく半導体材料から作られる。
【００３０】
第４の態様によれば、本発明は、エレクトロニクス、オプトエレクトロニクスおよびオプティクスに適用するための、所定の範囲内の高温に耐えるように設計された、担体および薄層を含む半導体に基づくアセンブリの調製方法であって、二つのほぼ平らな表面を接触させ、分子結合することにより、担体と薄層との間に分離可能な界面を作るステップを含み、表面の少なくとも一方は主要な単結晶面が上記表面の平面から僅かに傾斜している単結晶材料の表面であり、上記表面は、二つの界面材料が接触させられた後にアセンブリを上記高温に暴露することにより、十分に弱い結合が生じるような粗さを有し、その結果として、二つの界面材料が上記暴露後に応力の印加によって分離することができる、調製方法を開示する。
【００３１】
有利なのは、この僅かな傾斜は、現在のところ市販されている炭化珪素の場合に、３から８度である。典型的に、このような材料の場合、結晶の（０００１）軸に対する表面の配向傾斜は、好ましくは、（１１−２０）方向または（１−１００）方向になるが、その他の方向も実現可能である。
【００３２】
本発明のその他の態様、目的および効果は、限定的ではない例として、添付図面を参照して記載された、以下の本発明の実施形態の詳細な説明を読むことにより明らかになるであろう。
【発明を実施するための最良の形態】
【００３３】
次に、分離可能な基板上のエピタキシステップを含む本発明の例示的な実施形態を説明する。これらの例は、放射光をよりよく取り出すため、または、銅若しくはダイヤモンドのような熱の良伝導体である材料から作られた基板にエピタキシ層を付加することによって生じる熱をよりよく散逸するため、薄層における青色、緑色または紫外ＬＥＤ、および、レーザーダイオードの製造に適用される。
【００３４】
本例では、考慮されるエピタキシャルスタックは、ＡｌＮ、ＧａＡｌＮ、ＧａＡｌＩｎＮなどのようなＧａＮタイプの金属窒化物およびそれらの誘導体、より一般的には、キャップの大きい金属窒化物から形成された半導体に基づいている。
【００３５】
第１の実施形態は、図１ａ−１ｅに示されている。最初に図１ａを参照すると、第１のステップは、例えば、多結晶炭化珪素ＳｉＣ、または、４Ｈ若しくは６Ｈ単結晶ＳｉＣ、または、サファイアから作られた固体基板１０を調製する。炭化珪素ＳｉＣ、好ましくは、４Ｈ若しくは６Ｈ単結晶から作られたドナー基板２０と、本例では、酸化珪素ＳｉＯ２から作られた界面層２６とを含むアセンブリも調製される。
【００３６】
次に、一つまたは複数のガス核種の埋込ステップは、酸化膜２２０を作るステップの前または後に、所定の深さで基板２０に適用される。この埋込は、酸化膜に隣接した薄層２２と基板２０の残りの部分を区切る脆化平面２４を作成する（特に、文献：仏国特許出願公開第A-2 681 472号に記載されるようなSmart-Cut（登録商標）タイプの技術）。
【００３７】
図１Ｂには、担体１０の炭化珪素が酸化膜２６とそのまま接触するような担体１０とアセンブリ２０,２２,２６との間の分子結合が示されている。
【００３８】
なお、上述のように、市販されているＳｉＣの４から５Åｒｍｓの粗さを用いて、このようにして作られたＳｉＣ／ＳｉＯ２結合界面（ＳｉＣ側）は、結合がＳｉ面上に作られるか、または、４Ｈ若しくは６ＨタイプＳｉＣのＣ面上に作られるかとは無関係に、内在的に粗い界面を作成する。
【００３９】
さらに、ＳｉＣは、典型的に１１５０℃よりも低い温度で僅かしか酸化されないことを考慮すると、一方の結合表面のもう一方に対する反応性は、（Ｓｉ面との接触およびＣ面との接触に関して、反応性が以下で説明するように同じでない場合でも）制限されたままであり、如何なる場合でも、共にＳｉＯ２から作られた二つの結合表面に対して得られる反応性よりも非常に低い。
【００４０】
高温でＳｉＯ２／ＳｉＯ２結合界面を補強することは、Ｓｉ−Ｏ−Ｓｉシロキサン結合の発生によって説明され、接触している表面のクリープによっても説明されると考えられる。ＳｉＣ／ＳｉＯ２界面の場合、ＳｉＣ表面の化学安定性は、これらの接合が想定されている温度で殆ど形成されないか、または、全く形成されないことを意味する。
【００４１】
しかし、この点に関して、４Ｈ若しくは６ＨＳｉＣ結晶のＣ面とＳｉ面のどちらが酸化物と接触させられるかに応じて、想定している面とＳｉＯ２との間の化学反応性に起因して、様々な作用が観察されることを補足説明する必要がある。したがって、酸化反応に対する感度がＣ面よりも低く、そのため、結合エネルギーが加えられた熱エネルギーに応じてより緩やかに増加するＳｉ面を使用する方が好ましい。
【００４２】
さらに、ＳｉＣの特性は、ＳｉＯ２層と接触しているその表面が（ＳｉＯ２自体がクリープを起こす可能性がある場合でも）クリープを起こさず、ＳｉＯ２との化学反応が制限され、図１ｂのアセンブリが１１５０℃よりも高い温度に暴露されるときでも、結合の脆弱性の維持に寄与するような特性である。
【００４３】
変形型の一実施形態によれば、ドナー基板２０は、層２２がサンプリングされる方のドナー基板の面が、構造体の主要な結晶面のうちの一つに対して僅かに傾斜するように切断される。この傾斜は、好ましくは、３から８度である。このようにして、移される層２２の自由面は、この面上で結晶の連続的なオフセットに関連する段差を有し、これは、要求された分離可能な性質につながる粗さの増加に寄与する。
【００４４】
図１ｂに示されるように接触させた後、基板２０の大部分は、Ｓｍａｒｔ−Ｃｕｔと派生技術によってそれ自体公知の方式で、サーマルバジェットおよび適切な機械的応力の少なくとも一方を加えることによって除去され、酸化膜２６の上にＳｉＣの薄層２２だけが残される。明らかに、この薄層２２は、その他の適切な薄化技術を用いて作ることができる。
【００４５】
次のステップは、例えば、ＬＥＤを作るためにそれ自体で慣用されている方式で、１または複数のエピタキシ堆積工程によって、上記の窒化物のような材料のスタック３０を、初期層を形成するこの薄層２２の上面に堆積する。
【００４６】
その結果として、初期層２２は、最初に、特に研磨、アニーリング、スムージングアニーリング（例えば、水素下）、犠牲酸化（形成された薄い酸化膜が除去される）、エッチング、表面平滑化処理などによって調製される。
【００４７】
エピタキシによる層のスタックを作るため使用できる種々の材料の中で、特に使用可能な一部の材料は、窒化ガリウムＧａＮと、窒化アルミニウムＡｌＮと、窒化アルミニウムガリウムＡｌＧａＮと、窒化ガリウムインジウムＧａＩｎＮなどであり、初期層２２は、例えば、単結晶ＳｉＣ、酸化ネオジムガリウムＮｄＧａＯ２、または、酸化リチウムガリウムＬｉＧａＯ３により構成される。
【００４８】
選択された担体材料１０は、例えば、多結晶若しくは単結晶ＳｉＣ、サファイア、または、多結晶ＡｌＮ若しくはＧａＮでもよい。
【００４９】
厚さに関して、担体層１０は、例えば、数百マイクロメートルの厚さ（典型的に３００μｍ）であり、一方、初期層２２の厚さは、０．１から１μｍのオーダーである。
【００５０】
界面層２６は、１μｍのオーダーの厚さである。
【００５１】
有用な層を作るため使用されるエピタキシは、当業者に周知の技術を用いて行われ、特に、ＭＢＥ（分子ビームエピタキシ）技術、または、ＭＯＣＶＤ（有機金属化学気相堆積）技術が使用される。
【００５２】
第１の事例では、エピタキシャル成長温度はおおよそ６００℃を超えることがなく、一方、第２の事例では、エピタキシャル成長温度は１０５０から１１００℃になり得る。
【００５３】
ここで、後者の事例では、以下に詳述されるように１１００−１１５０℃よりも低い温度で強度が殆ど増すことのない分子結合界面に起因して、明らかにこの界面が次の分離につながる脆弱性を維持することに注目することが重要である。
【００５４】
このスタック３０は、図１ｄに示されている。
【００５５】
最後に、図１ｅを参照すると、スタック３０、薄層２２および酸化膜２６により構成されたアセンブリは、担体１０と層２６との間のＳｉＣ／ＳｉＯ２界面で担体１０から分離され、この界面は、上記のように制限されたままの結合力を伴う。
【００５６】
特に、この取り外しは、手動若しくはロボット制御で、例えば、刃を用いて、機械的張力と剪断と結合応力のうちの少なくとも一つを印加することによって行われる。
【００５７】
このプロセスの最後で、適切な表面処理の後に、担体１０は再使用可能であり、ドナー基板２０も再使用可能であり、上述のように、ＳｉＯ２層を堆積するステップ、および、ガス核種を埋め込むためのステップを適用されるであろう。
【００５８】
図２ａから２ｅには、図１ａから１ｅのプロセスと類似したプロセスが示されているが、根本的な相違点は、分離可能な界面に関係する酸化膜ＳｉＯ２が原料基板２０ではなく担体１０上に作られることであり、この事例では、この酸化膜は参照番号１２で示されている。したがって、原料基板２０がＳｉＣで作られているならば、酸化膜１２と原料基板２０との間の分子結合（図２ｂ）は、図１ａ−１ｅの事例の酸化膜２６と担体１０との間で得られる特性と類似した分離可能特性を備えている。
【００５９】
図２ｃおよび２ｄには、図１ｃおよび１ｄのステップと同様に、薄化ステップと、エピタキシによりスタックを製造するステップとが示されている。
【００６０】
この第２の例では、分離は、層１２と２０との間で起こり、得られた製品は図２ｅに示されている。
【００６１】
多数の変形が本発明に対してなされ得る。特に、分離可能な結合界面における弱められた分子結合は、担体１０の上と原料基板２０の上にそれぞれ堆積した窒化硅素Ｓｉ３Ｎ１の二つの層の間に、この結合を作ることにより得られる。特に、（屡々表層の熱酸化により作られる酸化膜とは異なり）必ず堆積技術を使用して作られるこのような層の場合、このタイプの堆積は、最終的な自由表面のレベルに内在的な特定の粗さを必ず作成する。さらに、Ｓｉ３Ｎ４は、ＳｉＯ２よりも高い温度でクリープを起こす。明らかに、この事例では、粗さを過度に減少させる可能性がある研磨処理は実行されない。
【００６２】
別の変形によれば、担体１０または原料基板２０に堆積したＳｉＯ２層と、原料基板２０または担体１０に堆積したＳｉ３Ｎ４層との間の結合が作られる。
【００６３】
この場合も、弱いシロキサン結合またはその他のタイプの結合が高温でさえ二つの層の間に形成され、その結合は処理後に依然として分離可能である。
【００６４】
さらに別の変形によれば、ＳｉＯ２層は担体１０または原料基板２０に設けられ、これに対して、適切な内在的な粗さを備えた層は、ＳｉＯ２層と粗い層との間の結合力が特定の粗さ処理を施すことなく所要の温度で適度に発生されるように設けることができ、その結果として、結合が分離可能な状態を維持する。
【００６５】
例えば、この内在的に粗い層は、アモルファスまたは多結晶シリコンの堆積によって作ることができる。
【００６６】
この点に関して、結合が互いに異なるようにされた材料を必要性としない。
【００６７】
例えば、結合の両側でＳｉＣの内在的な粗さと、ＳｉＣの低いクリープ性能と、ＳｉＣのＳｉＣ自体との低い化学反応性とを巧みに利用して、ＳｉＣの上にＳｉＣが直接的に接触する結合を作ることができる。一変形として、必要に応じて、内在的な粗さを増大させるため、ＳｉＣ層を薄層または担体層に堆積させてもよい。
【００６８】
別の例によれば、Ｓｉの上にＳｉが直接的に接触する結合を作ることができるいくつかの可能性があり、
（特に、担体のため）多結晶Ｓｉを使用し、結晶粒界に関係するその内在的な粗さを活用し、
それに加えて、または、変形として、Ｓｉの界面層を担体層若しくは薄層のいずれか、または、両方に堆積し、上記のように内在的な粗さを増大させることが可能であろう。
【００６９】
さらに別の例によれば、ＳｉＣの薄層は、サファイア担体の上に直接堆積してもよい。
【００７０】
当業者は、上記の説明に基づいて他の例を容易に着想することができるであろう。
【００７１】
本発明は、上記の他に広範囲の半導体、特に、ガリウムヒ素ＡｓＧａに基づくアセンブリに適用可能である。
【図面の簡単な説明】
【００７２】
【図１ａ】本発明の第１の実施形態による方法のステップの説明図である。
【図１ｂ】本発明の第１の実施形態による方法のステップの説明図である。
【図１ｃ】本発明の第１の実施形態による方法のステップの説明図である。
【図１ｄ】本発明の第１の実施形態による方法のステップの説明図である。
【図１ｅ】本発明の第１の実施形態による方法のステップの説明図である。
【図２ａ】本発明の第２の実施形態による方法のステップの説明図である。
【図２ｂ】本発明の第２の実施形態による方法のステップの説明図である。
【図２ｃ】本発明の第２の実施形態による方法のステップの説明図である。
【図２ｄ】本発明の第２の実施形態による方法のステップの説明図である。
【図２ｅ】本発明の第２の実施形態による方法のステップの説明図である。
【図１ａ】
2005516393.tif 000003
【図１ｂ】
2005516393.tif 000004
【図１ｃ】
2005516393.tif 000005
【図１ｄ】
2005516393.tif 000006
【図１ｅ】
2005516393.tif 000007
【図２ａ】
2005516393.tif 000008
【図２ｂ】
2005516393.tif 000009
【図２ｃ】
2005516393.tif 000010
【図２ｄ】
2005516393.tif 000011
【図２ｅ】
2005516393.tif 000012
【手続補正書】
【提出日】平成16年10月7日(2004.10.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
エレクトロニクス、オプトエレクトロニクスまたはオプティクスへの適用のための、担体層のような第１の層および薄層のような第２の層を含む半導体に基づくアセンブリの調製方法であって、
二つの層のうちの一方だけに界面層を形成するステップと、
前記界面層が設けられた層と、もう一方の露出した層を互いに接触させるステップと、
を有し、
前記界面層は、前記アセンブリが所定の範囲内の温度に暴露された後に、応力の作用で分離させることができる結合界面を内在的に形成するよう前記露出した層の材料に応じて選択される、調製方法。
【請求項２】
請求項１に記載の方法において、
少なくとも前記露出した層は、炭化珪素、好ましくは、単結晶炭化硅素から作られる、方法。
【請求項３】
請求項２に記載の方法において、
前記界面層は、酸化珪素と窒化珪素よりなる群から選択された材料から作られる、方法。
【請求項４】
請求項１から３のいずれかに記載の方法において、
前記層のうちの一方の層は、エピタキシャル成長により基板を形成するための初期層を形成し、もう一方の層は前記初期層のための一時的な担体層を形成する、方法。
【請求項５】
請求項１から４のいずれかに記載の方法において、
前記応力は機械的応力である、方法。
【請求項６】
エレクトロニクス、オプトエレクトロニクスまたはオプティクスへの適用のための、所定の範囲内の高温に暴露されることが予定された、担体および薄層を含む半導体に基づくアセンブリの調製方法であって、相互の化学反応性が十分に低い二つの界面材料を接触させ分子結合することにより、前記接触に続く前記アセンブリの前記高温への暴露後に、前記二つの材料間の結合界面が十分に弱いため前記二つの材料を応力の印加によって分離させることができるように、前記担体と前記薄層との間に分離可能な界面を作るステップを含む、調製方法。
【請求項７】
請求項６に記載の方法において、
前記界面材料の相互の低い化学反応性は、前記界面材料の弱い固有の相互化学親和性の結果である、方法。
【請求項８】
請求項６または７に記載の方法において、
前記界面材料の相互の低い化学反応性は、前記二つの界面材料のうちの少なくとも一方の低いクリープ性能の結果である、方法。
【請求項９】
請求項６から８のいずれかに記載の方法において、
前記二つの界面材料が異なる、方法。
【請求項１０】
請求項９に記載の方法において、
前記二つの異なる界面材料は、それぞれ、前記担体に重ねられた界面層の材料と、前記薄層のそのままの材料である、方法。
【請求項１１】
請求項９に記載の方法において、
前記二つの異なる界面材料は、それぞれ、前記薄層の上に重ねられた界面層の材料と、前記担体のそのままの材料である、方法。
【請求項１２】
請求項１０または１１に記載の方法において、
前記重ねられた界面層を作るための材料は、半導体酸化物と半導体窒化物よりなる群から選択され、異なる材料は半導体炭化物である、方法。
【請求項１３】
請求項１２に記載の方法において、
前記半導体炭化物は単結晶である、方法。
【請求項１４】
請求項６から８のいずれかに記載の方法において、
前記二つの界面材料は半導体窒化物である、方法。
【請求項１５】
請求項６から８のいずれかに記載の方法において、
前記二つの界面材料のうちの一方は半導体窒化物であり、もう一方は半導体酸化物である、方法。
【請求項１６】
請求項１２から１５のいずれかに記載の方法において、
前記半導体はシリコンから作られる、方法。
【請求項１７】
請求項６から１６のいずれかに記載の方法において、
前記界面材料の少なくとも一方は内在的に粗い表面を有する、方法。
【請求項１８】
請求項１７に記載の方法において、
前記内在的に粗い界面は前記担体の材料自体から形成される、方法。
【請求項１９】
請求項１７に記載の方法において、
前記内在的に粗い界面は前記薄層自体の材料から形成される、方法。
【請求項２０】
請求項１７に記載の方法において、
前記内在的に粗い界面は、あまり粗くない表面に界面材料を堆積することにより形成される、方法。
【請求項２１】
請求項６に記載の方法において、
前記アセンブリは、
炭化珪素基板と、
単結晶炭化珪素から作られた有用な層と、
酸化珪素および窒化珪素よりなる群から選択され、前記薄層に対向する前記基板の面、または、前記基板に対向する前記薄層の面に重ねられた界面層および材料と、
を含む、方法。
【請求項２２】
請求項２２に記載の方法において、
発光ダイオード（ＬＥＤ）、特に、青色ＬＥＤのようなオプトエレクトロニクス部品を作るための基板の調製方法であって、担体上に薄層を含むアセンブリを得るため、請求項６から２１のうちいずれかに記載の方法を実施し、前記アセンブリの前記薄層の自由表面上のエピタキシにより少なくとも一つの基板層を製造し、前記エピタキシにより少なくとも一つの層が形成された前記薄層を前記アセンブリの前記界面で前記担体から分離する、方法。
【請求項２３】
請求項２２に記載の方法において、
前記エピタキシによる少なくとも一つの層は、半導体金属窒化物に基づく半導体材料から作られる、方法。
【請求項２４】
エレクトロニクス、オプトエレクトロニクスおよびオプティクスへの適用のための、処理された薄層を含む、半導体に基づく構造体を製造する方法であって、
少なくとも一方は単結晶材料の表面であり、その主要な結晶面が前記表面の平面に対して僅かに傾斜している二つのほぼ平らな表面を接触させ分子結合することにより、担体および前記薄層を含み、前記担体と前記薄層との間に界面が設けられている、半導体に基づくアセンブリを調製するステップと、
前記薄層の処理中に前記アセンブリを所定の範囲内の高温に暴露するステップと、
応力を加えることにより、前記処理された薄層を前記担体から分離するステップと、
を有し、
二つの界面材料の間の前記主要な結晶面の前記僅かな傾斜は、内在的な形で、このような分離を可能にするために十分に弱い結合を与える、方法。
【請求項２５】
請求項２４に記載の方法において、
前記僅かな傾斜は３から８度である、方法。
【国際調査報告】
2005516393.tif 000013
2005516393.tif 000014
2005516393.tif 000015
2005516393.tif 000016
2005516393.tif 000017