(57)【要約】  フリップチップの構造で基板（２５）上に被着された素子の気密カプセル化方法を提案する。チップ（１）には素子構造体（５）が形成されている。ここでチップの下縁と基板のうちチップに接する領域とがカバーされるように材料（３５）が被着される。さらに第１の金属層（４０）がチップの裏面と材料（３５）とこれに接する基板の縁領域とにわたって被着される。続いて気密カプセル化のために、第２の金属層（４５）が第１の金属層（４０）のうち材料（３５）のカバーしている領域に溶剤フリーのプロセスによって被着される。
2005514847.tif 000002
【特許請求の範囲】
【請求項１】
Ａ）チップ（１）上に形成されメタライゼーションの設けられた素子を、素子構造体（５）を担持しているほうの表面を基板（２５）へ向けて該基板に固定し、メタライゼーションと端子面（２０）とを電気的に接続するバンプ接合部（１０）によりチップと基板とのあいだを僅かに懸隔させるステップと、
Ｂ）少なくともチップの下縁と基板のうちチップに接する領域とがカバーされるように材料（３５）を被着するステップと、
Ｃ）第１の金属層（４０）をチップの裏面と材料（３５）とこれに接する基板の縁領域とにわたって被着するステップと、
Ｄ）気密の第２の金属層（４５）を少なくとも第１の金属層（４０）のうち材料（３５）のカバーしている領域に溶剤フリーのプロセスによって被着するステップとを有する
ことを特徴とする電子素子の気密カプセル化方法。
【請求項２】
前記ステップＤで金属シートを第１の金属層（４０）上で溶融させる、請求項１記載の方法。
【請求項３】
被着の前に金属シートの形状を第１の金属層（４０）の輪郭に適合させ、該金属シートと第１の金属層とを形状により結合させる、請求項１または２記載の方法。
【請求項４】
前記ステップＤで金属粒子を被着させた後に溶融させる、請求項１記載の方法。
【請求項５】
前記ステップＤで金属ペーストを被着させ焼結する、請求項１記載の方法。
【請求項６】
前記ステップＤで第２の金属層をＣＶＤまたはＰＶＤにより被着させる、請求項１記載の方法。
【請求項７】
第２の金属層をスパッタリングする、請求項１から６までのいずれか１項記載の方法。
【請求項８】
第２の金属層を第１の金属層の全面にわたって被着する、請求項１から７までのいずれか１項記載の方法。
【請求項９】
第２の金属層の被着前に第１の金属層の表面層を接着性の改善のために除去する、請求項１から８までのいずれか１項記載の方法。
【請求項１０】
第１の金属層上に存在する酸化物層を水素プラズマによって除去する、請求項１から９までのいずれか１項記載の方法。
【請求項１１】
前記ステップＢでチップの裏面をプラスティックシート（３０）でカバーし、シートの縁がチップに重なりかつシートがチップの縁の領域で基板に密に接合されるようにする、請求項１から１０までのいずれか１項記載の方法。
【請求項１２】
第１の金属層および第２の金属層用の金属とプロセス条件とを前記ステップＤにおいて第２の金属層の堆積中に２つの金属層の界面で２６０℃以上の融点を有する合金（５０）が形成されるように選択する、請求項１から１１までのいずれか１項記載の方法。
【請求項１３】
第２の金属層として錫、錫‐銀合金、錫‐銀‐銅合金、またはこれらの金属の混合物を被着する、請求項１から１２までのいずれか１項記載の方法。
【請求項１４】
第１の金属層としてチタン／銅を被着する、請求項１から１３までのいずれか１項記載の方法。
【請求項１５】
第１の金属層と第２の金属層との界面に２６０℃以上の融点を有する錫‐銅合金を形成する、請求項１４記載の方法。
【請求項１６】
基板上に別のチップおよび／または素子を前述のステップＡ〜Ｄにしたがって被着し、基板にコンタクトを設け、さらにカプセル化する、請求項１から１５までのいずれか１項記載の方法。
【請求項１７】
前記縁の領域の外側で基板をチップごとに個別化し、各素子または各モジュールとしてダイシングする、請求項１から１６までのいずれか１項記載の方法。
【請求項１８】
第１の金属層としてチタン／銅を被着し、第２の金属層として錫を被着し、第２の金属層のうち分離される基板領域をレーザーで除去し、続いてレーザーで露出された第１の金属層の領域をケミカルエッチングにより除去し、その後基板をソーで分離する、請求項１から１７までのいずれか１項記載の方法。
【請求項１９】
第１の金属層を塩化鉄溶液により除去する、請求項１から１８までのいずれか１項記載の方法。
【請求項２０】
請求項１から１９までのいずれか１項記載の電子素子の気密カプセル化方法を表面波モジュールのカプセル化に用いることを特徴とする電子素子の気密カプセル化方法の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
素子の気密カプセル化方法は例えば国際公開第９９４３０８４号明細書から公知である。ここでは素子（特に表面波モジュール）がはんだ付け可能な端子面を備えた基板上にフリップチップ技術で被着される。ここでチップ上に作成された素子はバンプ（球状はんだ）を介して被着されるが、その際に基板に対して僅かに懸隔した状態で、またチップに設けられた素子構造体が基板のほうを向くようにされる。基板上に存在する素子の気密カプセル化のために、素子は第１の金属層、すなわち金属シートまたは金属コーティングされたプラスティックシートによって基板上で裏面からカバーされ、接着または積層される。このシートは素子のあいだの領域と基板とを気密に接合し、素子構造体に対するカプセルとなる。
【０００２】
電気的な素子を基板に被着した後、チップの下縁およびチップに接する基板の領域を所定の材料すなわちアンダフィラ（例えば有機ケイ素化合物または水晶を充填されたエポキシド樹脂）でカバーし、続いてその上方に前述の第１の金属層を被着する手法がしばしば行われる。他にも例えばプラスティックシートを素子チップの裏面と素子に接する基板の領域とに被着し、続いてシートと基板とを気密に接合する場合もある。その後シートの上方に第１の金属層が被着される。
【０００３】
モジュールを気密にカプセル化するために、一般には第１の金属層の上方に電気化学的な手段または電流を用いない手段によって第２の金属層が堆積される。電気化学的プロセスのあいだ、少量の水分が素子内に侵入することがある。この水分によって素子の腐食が生じうる。従来は、第１の金属層を電気化学的に強化した後、典型的には１２５℃での加熱ステップによってこうした水分を均一に素子内に分散させていたのみであり、これを完全に排除することはできなかった。
【０００４】
したがって本発明の課題は、上述の欠点を回避した簡単な電気的な素子の気密カプセル化方法を提供することである。
【０００５】
この課題は本発明の請求項１の特徴部分に記載の方法により解決される。本発明の有利な実施形態は従属請求項の対象となっている。
【０００６】
本発明では、まず従来のフリップチップ技術を用いてステップＡでチップ上に作成された素子を基板に被着する。次にステップＢで少なくともチップの下縁と基板のうちチップに接する領域とを材料でカバーする。続いてステップＣで第１の金属層をチップの裏面と材料とこれに接する基板の縁領域とにわたって被着する。その後ステップＤで第２の金属層を少なくとも第１の金属層のうち材料のカバーしている領域に溶剤フリー（特に水を含まない）プロセスによって被着する。また選択的に水を含まない有機溶剤を用いた電気化学的プロセスによってステップＤを行ってもよい。
【０００７】
従来技術とは異なり、第２の金属層は水を溶剤とした電気化学的プロセスによって被着されないので、素子への水分の侵入ひいては素子の腐食は発生しない。また第２の金属層は第１の金属層の全域に被着されるのではなく、絶縁材料によってカバーされている部分のみに被着される。これにより本発明の方法では、第２の金属層での金属の消費量を著しく低減することができる。
【０００８】
溶剤フリーのプロセスとしてステップＢで気密の第２の金属層を被着するために種々のプロセスが用いられる。例えば第１の金属層上に金属シートを溶融させて被着することができる。このとき有利には金属シートは被着前に第１の金属層の輪郭に適合され（型押しされ）、２つの層が形状によって結合するようにされる。これにより金属シートが溶融すると第１の金属層と第２の金属層とが均一な層厚さで生じ、特に気密に接合する。
【０００９】
またステップＤでは金属粒子を被着してもよい。これは例えば流体状の複数の金属小球を射出するプロセスを用いて行われる。また本発明の方法の別の実施形態として、金属ペーストを被着し、その後これを焼結してもよい。第２の金属層は化学蒸着法ＣＶＤまたは物理蒸着法ＰＶＤにより被着することができる。また第２の金属層をスパッタリングまたは水を含まない電解質を用いて電気化学的手段で堆積してもよいし、電流を用いない他の手段で堆積してもよい。
【００１０】
第２の金属層は第１の金属層の全面にわたって被着することもできる。この場合第２の金属層は第１の金属層のうち材料のカバーしている領域のみでなく、第１の金属層のチップの裏面などの別の領域をカバーしてもよい。
【００１１】
本発明の別の有利な実施形態では、第２の金属層の被着前に第１の金属層の表面層が接着性を改善するために除去される。酸化プロセスのために第１の金属層上にはしばしば金属酸化物層が生じるが、これがあると第２の金属層の接着性が制限される。このため有利にはこうした酸化物層を第２の金属層の被着前に例えば還元性水素プラズマによって除去する。
【００１２】
本発明の方法の別の実施形態では、ステップＢで材料がプラスティックシートのかたちで被着される。このプラスティックシートはチップの裏面をカバーし、同時にシートの縁がチップに重なる。続いてこのシートと基板とを気密にチップの全周で接合する。このプラスティックシート上に次のステップＣで第１の金属層が被着される。この実施形態では有利にはステップＢのプラスティックシートの被着とステップＣの第１の金属層の被着とを特に良好に相互に独立して最適化することができる。また最後のステップＤに関連して、第２の金属層を被着することにより、電気素子を特に確実に気密カプセル化することができる。この実施形態では、第２の金属層は有利には第１の金属層の全面にわたって被着され、これにより特にカプセル化後の素子においてプラスティックシートひいては素子内へ湿分が侵入しないことが保証される。
【００１３】
本発明の方法の別の実施形態では、第１の金属層および第２の金属層に用いられる金属とステップＤでの第２の金属層を被着するプロセスのプロセス条件とが、第２の金属層の被着中に２つの金属層のあいだの界面で融点２６０℃以上の金属合金が形成されるように選定される。本発明にしたがってカプセル化される素子は通常は２６０℃以下の温度ではんだ付けされ、当該の金属合金がこのときに溶融せず、空疎になったり固定性が失われたりしないようにすることが要求されるからである。このようにしてカプセル化された素子は簡単に標準のはんだ付けプロセスによってＳＭＤ素子としてはんだ付けされる。
【００１４】
第１の金属層としてチタン‐銅層が被着される。ここではきわめて薄いチタン層を接着剤としてその上にこれよりも厚い銅層が被着される。第２の金属層として有利には錫、錫‐銀合金、錫‐銅合金または錫‐銀‐銅合金などの共晶体、またはこれらの金属の混合物が用いられる。有利には第１の金属層および第２の金属層に対する前述の金属または合金は安価であり、しかも第２の金属層の被着時に第１の金属層と第２の層とのあいだの界面で２６０℃以上の融点を有する共晶でない錫‐銅合金が形成される。本発明の方法のこの実施形態によれば、特に有利に、２つの金属層に対する安価な出発材料から特に高い融点を有する合金が形成され、標準のはんだ付けプロセスのはんだ付け温度では溶融が生じない。第２の金属層に対する前述の材料は合金となる前は約２１７℃〜２３２℃の融点を有する。
【００１５】
本発明の方法の別の実施形態として、ステップＤを行う前に予め２６０℃以上の融点を有する金属層を被着しておくこともできる。このために例えば融点約２８０℃の錫‐金合金を使用することができる。
【００１６】
本発明の気密カプセル化方法は種々のフリップチップ技術で実装される素子、例えば表面波フィルタ素子や他の表面センシティブな素子に適用することができる。
【００１７】
本発明の方法を図に則して以下に詳細に説明する。図１には本発明の方法のステップＡが示されている。図２のＡ，Ｂには２つの素子についてステップＢが行われる様子が示されている。図３のＡ，Ｂには図２のＡ，Ｂの各素子についてステップＣが行われる様子が示されている。図４のＡ，Ｂには図３のＡ，Ｂの各素子についてのステップＤで第２の金属層が被着された後の状態が示されている。図５には第１の金属層と第２の金属層とのあいだに形成された高融点の合金が示されている。図６〜図８にはステップＡ〜Ｄで作成された２つの素子のコンタクト形成、カプセル化および個別化の様子が示されている。
【００１８】
図１にはステップＡ後の電気素子が示されている。図からわかるように、チップ１は基板２５上に固定に接触している。ここでチップ上に存在する素子構造体５は基板２５のほうを向いている。球状はんだ１０（バンプ）により素子は基板に対して僅かに懸隔されて固定され、同時に基板２５上に存在する端子面２０と素子とが導電接続されている。このときスルーコンタクト１５が端子面２０とバンプ１０との電気的なコンタクトを受け持っている。
【００１９】
図２のＡには本発明のステップＢのバリエーションが示されている。プラスティックシート３０がチップ１の裏面とチップに接する基板領域とに被着され、チップの縁の領域と基板とを接合している。図２のＢには図２のＡの代替的な選択手段が示されている。ここでは、チップ１の下縁とこれに接する基板領域とのあいだの空間が材料３５でカバーされる。この材料は例えば有機ケイ素化合物から成る。
【００２０】
図３のＡには図２のＡに示されている素子のステップＣ後の状態が示されている。プラスティックシート３０上に第１の金属層４０、例えばチタン‐銅層が被着されている。図３のＢには図２のＢに示されている素子のステップＣ後の状態が示されている。ここでは材料３５およびチップの裏面の上に同様に第１の金属層４０が被着される。第１の金属層４０は例えばスパッタリングにより被着される。
【００２１】
図４のＡには図３のＡの素子についてステップＤで第２の金属層を被着した後の状態が示されている。この場合第２の金属層４５は第１の金属層上に被着されており、第１の金属層は第２の金属層４５によって完全にカバーされている。図４のＢには図３のＢの素子について同様にステップＤで第２の金属層を被着した後の状態が示されている。ここでは第２の金属層は第１の金属層のうち、材料３５がカバーしている領域上にのみ被着されているが、カプセル化には充分である。
【００２２】
図５には第１の金属層４０と第２の金属層４５との界面において第２の金属層の被着時に形成される層５０が示されている。この中間層５０は有利には２６０℃以上の融点を有しており、本発明の素子のカプセル化におけるはんだ付けの際にも溶融しない。第１の金属層としてチタン‐銅層が用いられ、第２の金属層として有利には錫または共晶の錫合金、例えば錫‐銀合金、錫‐銀‐銅合金、または錫‐銅合金などが用いられる。こうした共晶体は均一な組成を有しており、２１７℃〜２３２℃の所定の融点を有する。第２の金属層が約２８０℃よりも高い温度、つまり錫‐金の融点よりも高い温度で第１の金属層の上に被着される場合、第１の金属層の銅の成分と第２の層の成分とが結合することにより、２６０℃よりも高い融点を有する共晶でない錫‐銅合金が形成される。共晶でない合金は上述の銅を含む共晶合金よりも銅成分の割合が大きい。
【００２３】
図６にはステップＡ〜Ｄを経た基板上の複数の素子にコンタクトが形成され、カプセル化された状態が示されている。ここで本発明の方法では、各素子を同様にまたは異なって被着およびカプセル化することができる。チップは参照番号５５の分離線によって個別化される。図６に示されているように、第２の金属層４５は例えばレーザを用いて基板２５が分離される領域を除去することもできる。
【００２４】
図７には選択的なケミカルエッチングを用いて上述のレーザープロセスによって露出された第１の金属層４０が除去される様子が示されている。このように例えば塩化鉄溶液を使用して選択的にチタンおよび銅から成る第１の金属層４０をエッチングすれば、その際に錫または錫合金から成る第２の金属層４５は侵襲されない。第１の金属層および第２の金属層を除去した後、チップは例えば基板のソーダイシングにより図８に示されているように個別化される。
【００２５】
本発明は上述の実施例のみに限定されない。第１の金属層および第２の金属層の材料に関しても、またカプセル化される素子のタイプに関してもさまざまなバリエーションが可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の方法のステップＡを示す図である。
【００２７】
【図２】２つの素子についてステップＢが行われる様子を示す図である。
【００２８】
【図３】図２のＡ，Ｂの各素子についてステップＣが行われる様子を示す図である。
【００２９】
【図４】図３のＡ，Ｂの各素子についてのステップＤ後の状態を示す図である。
【００３０】
【図５】第１の金属層と第２の金属層とのあいだに形成された高融点の合金を示す図である。
【００３１】
【図６】２つの素子のコンタクト形成の様子を示す図である。
【００３２】
【図７】２つの素子のカプセル化の様子を示す図である。
【００３３】
【図８】２つの素子の個別化の様子を示す図である。
【図１】
2005514847.tif 000003
【図２Ａ】
2005514847.tif 000004
【図２Ｂ】
2005514847.tif 000005
【図３Ａ】
2005514847.tif 000006
【図３Ｂ】
2005514847.tif 000007
【図４Ａ】
2005514847.tif 000008
【図４Ｂ】
2005514847.tif 000009
【図５】
2005514847.tif 000010
【図６】
2005514847.tif 000011
【図７】
2005514847.tif 000012
【図８】
2005514847.tif 000013
【国際調査報告】
2005514847.tif 000014
2005514847.tif 000015
2005514847.tif 000016
2005514847.tif 000017
2005514847.tif 000018
2005514847.tif 000019