(57)【要約】２つの出力信号が９０°位相シフトされた２つの分岐から構成される、入力信号の位相をシフトする回路装置と、ミラー周波数を抑制するための、回路装置におけるこの位相シフタの使用である。位相シフタの２つの分岐におけるフィルタ方式は、入力信号の周波数に依存せず、２つの分岐間の位相差が９０°であるように実現される。ミラー周波数回路では、伝送中に周波数帯域は増幅、またはブランクされる。基準周波数ＢＦは、周波数帯域の中心を構成する。振幅差は、本発明による解決策においては小さい。振幅差は、２つの９０°位相シフトされた信号が整合されるか、もしくはそれらの振幅に関して実質的に均一化される場合に、改善される。整合は、２つの信号が整流され、次に互いに減算して実行される。その結果が、その出力信号が基準信号と共に制御値を構成する積分器に供給される。このことは、実質的にミラー周波数の理想的な抑制につながる。回路装置は、ラジオまたはテレビの受信器に使用できる。
2005521318.tif 000002
【特許請求の範囲】
【請求項１】
入力信号からスタートし、２つの９０°位相シフトされた出力信号Ｕｏｕｔ１およびＵｏｕｔ２を生成する回路装置であって、
前記入力信号は、基準周波数を有し、分岐点を介して２つの並列分岐に供給され、
基準周波数より小さいカットオフ周波数を有する第１のオールパスフィルタが、第１の分岐に配列され、
基準周波数より大きいカットオフ周波数を有する第２のオールパスフィルタが、第２の分岐に配列されるとともに、
前記周波数が前記基準周波数より高い第２のオールパスフィルタが、前記第１の分岐に、前記第１のオールパスフィルタと並列に配列され、
２つの並列副分岐は加算器または減算器を介して結合され、その出力信号はＵｏｕｔ１であり、
前記カットオフ周波数が前記基準周波数より低く、その出力信号がＵｏｕｔ２である、第２のオールパスフィルタが、前記第２の分岐に前記第１のオールパスフィルタと並列に配列され、
２つの並列副分岐は加算器を介して結合される、ことを特徴とする回路装置。
【請求項２】
第１の分岐において前記第１のオールパスフィルタに並列に配列される前記オールパスフィルタは、前記第２の分岐に配列されている前記第２のオールパスフィルタと同じタイプであることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記第２の分岐において前記第２のオールパスフィルタに並列に配列される前記オールパスフィルタは、前記第１のオールパスフィルタと同じタイプであることを特徴とする請求項１または請求項２に記載の回路装置。
【請求項４】
入力信号からスタートし、２つの９０°位相シフトされた出力信号Ｕｏｕｔ１およびＵｏｕｔ２を生成する回路装置であって、
前記入力信号は、基準周波数を有し、分岐点を介して２つの並列分岐に供給されるとともに、
前記基準周波数より低いカットオフ周波数を持つローパスフィルタと、前記基準周波数より高いカットオフ周波数を持つハイパスフィルタとが、第１の分岐に互いに並列に配列され、
前記ローパスフィルタと前記ハイパスフィルタの２つの出力は、加算器／減算器を介して結合され、その出力信号はＵｏｕｔ１に対応し、
前記第１の分岐においてと同一のカットオフ周波数を持つローパスフィルタが、前記第２の分岐に、前記第１の分岐の前記ハイパスフィルタと同一のカットオフ周波数を持つローパスフィルタと並列に配列され、
２つの出力は、加算器／減算器を介して結合され、その出力信号はＵｏｕｔ１に対応する、ことを特徴とする回路装置。
【請求項５】
入力信号からスタートし、２つの９０°位相シフトされた出力信号Ｕｏｕｔ１およびＵｏｕｔ２を生成する回路装置であって、
前記入力信号は、基準周波数を有し、分岐点を介して２つの並列分岐に供給されるとともに、
前記基準周波数に対応するカットオフ周波数を持ち、その出力信号が、Ｕｏｕｔ１に対応するオールパスフィルタが、第１の分岐に配列され、
前記基準周波数に対応するカットオフ周波数を持つハイパスフィルタと、前記基準周波数に対応するカットオフ周波数を持つローパスフィルタと、増幅素子とが、第２の分岐に直列に配列され、
前記増幅素子の出力信号は、Ｕｏｕｔ２である、ことを特徴とする回路装置。
【請求項６】
入力信号からスタートし、２つの９０°位相された出力信号Ｕｏｕｔ１およびＵｏｕｔ２を生成する回路装置であって、
前記入力信号は、基準周波数を有し、分岐点を介して２つの並列分岐に供給されるとともに、
前記基準周波数に対応するカットオフ周波数を持つローパスフィルタと、前記基準周波数に対応するカットオフ周波数を持つハイパスフィルタと、増幅素子とが、第２の分岐に直列に配列され、
前記増幅素子の出力信号はＵｏｕｔ２であり、
第１の分岐は、一方の入力信号が、前記第１の分岐に配列される前記増幅素子によって形成され、他方の入力信号が前記第２の分岐から前記ローパスフィルタの出力信号に対応する加算器を組み入れ、
前記加算器の出力信号は、Ｕｏｕｔ２である、ことを特徴とする回路装置。
【請求項７】
入力信号からスタートし、２つの９０°位相シフトされた出力信号Ｕｏｕｔ１およびＵｏｕｔ２を生成する回路装置であって、
前記入力信号は、基準周波数を有し、分岐点を介して２つの並列分岐に供給されるとともに、
前記基準周波数より低いカットオフ周波数を持つ第１のローパスフィルタと、第１の加算器と、増幅素子とが、第１の分岐に直列に配列され、
前記増幅素子の出力信号は、Ｕｏｕｔ１であり、
前記基準周波数より高いカットオフ周波数を持つローパスフィルタと、これに直列して、第２の加算器とが第２の分岐に配列され、
前記第２の加算器の出力信号は、Ｕｏｕｔ２であり、
前記第１の加算器の第２の入力信号は、前記第２の分岐の前記ローパスフィルタの出力信号であり、
前記第２の加算器の第２の入力信号は、前記第１の分岐の前記ローパスフィルタの出力信号であり、
第３の入力信号は、反転入力信号である、ことを特徴とする回路装置。
【請求項８】
ミラー周波数を抑制するための回路装置であって、
２つの入力信号Ｕｉｎ０およびＵｉｎ９０は、同一の中間周波数と、同一の振幅と、△α＝９０°の位相差とを有し、それぞれ分岐に供給され、
中間周波数より低いカットオフ周波数を有するオールパスフィルタは、前記Ｕｉｎ０が供給される第１の分岐に配列され、
中間周波数より高いカットオフ周波数を有するオールパスフィルタが、前記Ｕｉｎ９０が供給される、第２の分岐に配列されるとともに、
第２のオールパスフィルタが、前記第１の分岐に、前記オールパスフィルタと並列に配列され、
前記第１の分岐の２つの前記オールパスフィルタの２つの出力信号は、第１の加算器を介して結合され、
第２のオールパスフィルタが、前記第２の分岐に、前記オールパスフィルタと並列に配列され、
前記第２の分岐の２つの前記オールパスフィルタの２つの出力は、第２の加算器に印加され、
２つの前記加算器の２つの出力信号は、さらなる加算器を介して、順に結合される、ことを特徴とする回路装置。
【請求項９】
増幅素子が、分岐点の前の前記第２の分岐に配列されることを特徴とする請求項８に記載の回路装置。
【請求項１０】
前記第１の分岐における前記第２のオールパスフィルタは、前記第２の分岐における前記オールパスフィルタと同一のタイプであり、
前記第２の分岐における前記第２のオールパスフィルタは、前記第１の分岐における前記オールパスフィルタと同一のタイプである、ことを特徴とする請求項８または請求項９に記載の回路装置。
【請求項１１】
ミラー周波数を抑制するための回路装置であって、
２つの入力信号Ｕｉｎ０およびＵｉｎ９０は、同一の中間周波数と、同一の振幅と、△α＝９０°の位相差とを有し、それぞれ分岐に供給され、
前記Ｕｉｎ０は、第１の分岐に供給され、前記Ｕｉｎ９０は、第２の分岐に供給されるとともに、
前記中間周波数より低いカットオフ周波数を有するローパスフィルタと、これに並列する前記中間周波数より高いカットオフ周波数を有するハイパスフィルタとが、前記第１の分岐に配列され、
前記ローパスフィルタの出力と、前記ハイパスフィルタの出力は、加算器／減算器を介して結合され、これにより、その出力信号は、広い加算器／減算器に供給され、
前記中間周波数より低いカットオフ周波数を有するローパスフィルタと、これに並列する前記中間周波数より高いカットオフ周波数を有するローパスフィルタとが、前記第２の分岐に配列され、
両方のローパスフィルタの２つの出力信号は、加算器／減算器を介して結合され、
その出力信号は、加算器／減算器Ａ３の第２の入力信号を形成し、Ａ３の出力信号はＵｏｕｔである、ことを特徴とする回路装置。
【請求項１２】
増幅素子は、分岐点の前の前記第２の分岐に配列されることを特徴とする請求項１１に記載の回路装置。
【請求項１３】
ミラー周波数を抑制するための回路装置であって、
２つの入力信号Ｕｉｎ０およびＵｉｎ９０は、同一の中間周波数と、同一の振幅と、△α＝９０°の位相差とを有し、それぞれ分岐に供給され、
前記Ｕｉｎ０は、第１の分岐に供給され、
前記Ｕｉｎ９０は、第２の分岐に供給されるとともに、
第１の加算器と、前記中間周波数より低いカットオフ周波数を有するローパスフィルタＴＰ１とが、前記第１の分岐に直列に配列され、
増幅素子と、第２の加算器と、前記中間周波数より高いカットオフ周波数を有するローパスフィルタＴＰ２とが、前記第２の分岐に直列に配列され、
前記第１の加算器の第２の入力信号は、前記増幅素子の出力信号であり、
前記第２の加算器の入力信号は、前記Ｕｉｎ０であり、
出力信号は、３つの入力を有する加算器によって形成され、第１の入力信号は、前記ローパスフィルタＴＰ１の出力信号であり、第２の入力信号は、前記ローパスフィルタＴＰ２の出力信号であり、第３の入力信号は、前記Ｕｉｎ０である、ことを特徴とする回路装置。
【請求項１４】
ミラー周波数を抑制するための回路装置であって、
２つの入力信号Ｕｉｎ０およびＵｉｎ９０は、同一の中間周波数と、同一の振幅と、△αの位相差とを有し、それぞれ分岐に供給され、
前記Ｕｉｎ０は、第１の分岐に供給され、
前記Ｕｉｎ９０は、第２の分岐に供給されるとともに、
前記中間周波数に対応するカットオフ周波数を持ち、その出力信号は、前記回路装置の出力信号を形成する加算器／減算器の第１の入力信号である、オールパスフィルタは、前記第１の分岐に配列され、
前記中間周波数に対応するカットオフ周波数を持つハイパスフィルタと、前記中間周波数に対応するカットオフ周波数を持つローパスフィルタと、増幅素子とが、前記第２の分岐に直列に配列され、
前記増幅素子の出力信号は、前記加算器／減算器の第２の入力信号である、ことを特徴とする回路装置。
【請求項１５】
ミラー周波数を抑制するための回路装置であって、
２つの入力信号Ｕｉｎ０およびＵｉｎ９０は、同一の中間周波数と、同一の振幅と、△αの位相差とを有し、それぞれ分岐に供給され、
前記Ｕｉｎ０は、第１の分岐に供給され、
前記Ｕｉｎ９０は、第２の分岐に供給されるとともに、
前記Ｕｉｎ０は、分岐し、増幅素子および加算器に供給され、
前記Ｕｉｎ９０は、増幅素子に印加され、それから、前記中間周波数に対応するカットオフ周波数を有するハイパスフィルタに印加され、続いて、前記加算器を介して他方の入力信号と結合され、
前記第１の加算器の出力信号は、前記中間周波数と対応するカットオフ周波数を有するローパスフィルタに供給され、
その出力信号は、第２の加算器の一方の入力信号であり、他方の入力信号は、前記増幅素子の出力信号であり、
前記第２の加算器は、出力信号Ｕｏｕｔを形成する、ことを特徴とする回路装置。
【請求項１６】
前記増幅素子は、Ａ≧２の利得を有することを特徴とする請求項１乃至請求項１５のいずれかに記載の回路装置。
【請求項１７】
前記増幅素子は、Ａ≧−０．５の利得を有することを特徴とする請求項１乃至請求項１６のいずれかに記載の回路装置。
【請求項１８】
前記増幅素子は、Ａ≧１の利得を有することを特徴とする請求項１乃至請求項１７のいずれかに記載の回路装置。
【請求項１９】
前記増幅素子は、Ａ＝０．５の利得を有することを特徴とする請求項１乃至請求項１８のいずれかに記載の回路装置。
【請求項２０】
好ましく９０°位相シフトされている２つの信号、特に、請求項１乃至請求項７のいずれかに記載の位相シフトのための回路装置の出力信号Ｕｏｕｔ１およびＵｏｕｔ２の振幅を整合する方法であって、
２つの前記出力信号Ｕｏｕｔ１およびＵｏｕｔ２は、整流器Ｒ１，Ｒ２にそれぞれ供給され、整流された信号Ｕ４，Ｕ５をそれぞれ生成し、
前記信号Ｕ４，Ｕ５間の差Ｕ１が生成され、この差Ｕ１が、積分器に印加される、ことを特徴とする方法。
【請求項２１】
前記積分器は、出力信号Ｕ２を生成し、基準信号Ｕ０とともに、加算器に供給され、
その出力信号Ｕ０＋Ｕ２は、それぞれ前記出力信号Ｕｏｕｔ１およびＵｏｕｔ２の制御値を形成し、
前記制御値と、前記出力信号Ｕｏｕｔ１およびＵｏｕｔ２とが、制御素子、ミキサまたは乗算器に供給される、ことを特徴とする請求項２０に記載の方法。
【請求項２２】
好ましく１８０°位相シフトされている２つの信号、特に、請求項８乃至請求項１４のいずれかに記載のミラー周波数を抑制するための回路装置の出力信号Ｕｏｕｔ３およびＵｏｕｔ４の振幅を整合する方法であって、
２つの前記出力信号Ｕｏｕｔ３およびＵｏｕｔ４は、それぞれ整流器Ｒ１,Ｒ２に印加され、整流された信号Ｕ４，Ｕ５をそれぞれ生成し、
前記信号Ｕ４，Ｕ５間の差Ｕ１が生成され、この差Ｕ１が、積分器に印加される、ことを特徴とする方法。
【請求項２３】
前記積分器は、出力信号Ｕ２を生成し、基準信号Ｕ０とともに、加算器に供給され、
その出力信号Ｕ０＋Ｕ２は、それぞれ前記入力信号Ｕｏｕｔ３およびＵｏｕｔ４の制御値を形成し、
前記制御値と、前記入力信号Ｕｏｕｔ３およびＵｏｕｔ４とが、制御素子、ミキサまたは乗算器に供給される、ことを特徴とする請求項２２に記載の方法。
【請求項２４】
特に請求項２０乃至請求項２３のいずれかに記載の方法を実行する回路装置であって、
前記制御素子、前記ミキサまたは前記乗算器の出力信号は、制御された入力信号に対応することを特徴とする回路装置。
【請求項２５】
特に請求項２０乃至請求項２４のいずれかに記載の方法を実行する回路装置であって、
前記積分器は、低いカットオフ周波数と、前記カットオフ周波数に近似の高い利得を有することを特徴とする回路装置。
【請求項２６】
請求項１１乃至請求項１５、請求項２２又は請求項２３のいずれかに記載の回路装置の、ラジオまたはテレビ受信器においての使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の位相をシフトするための回路装置に関する。位相シフトのための回路装置は、２つの出力信号が９０°位相シフトされている２つの分岐からなる。入力信号に関する相対的な位相位置は、重要ではない。出力信号をさらに利用するために、位相シフトを、できる限り正確に９０°にするべきこと、および振幅の差をできる限り小さくすることが決定的であろう。オールパスフィルタを使った従来技術の回路装置がある。オールパスフィルタの入力信号の周波数により、出力信号の位相は、所定値の分シフトする。出力信号の振幅は依然として変化しないため、減衰はない。このような従来技術の装置の欠点は、この装置が、１つか、最大で２つの入力信号の周波数に対してのみ、正確に９０°位相シフトされた出力信号を供給することである。従来技術による位相シフトのための回路装置にはまた、ローパスフィルタ、ハイパスフィルタ、または、両方の組み合わせからなるものがある。これらの回路装置は、２つの出力信号が、入力信号のすべての周波数に対して９０°位相シフトされているという利点を持つ。しかしながら、これらの回路装置は、ローパスフィルタまたはハイパスフィルタを用いてのフィルタリングが、減衰を伴うという欠点を持つため、出力信号は入力信号より小さい振幅を持つということである。しかし、所定の、後に続く利用のために、振幅は、変わらないか、少なくとも小さな範囲のみ、減衰することが重要であるかもしれない。振幅差がより大きいほど、補償もより複雑である。
【背景技術】
【０００２】
説明したタイプの位相シフタは、例えば、回路においてミラー（mirror）周波数を抑制するために用いられ、そのような回路は、ラジオ受信機に用いられる。この場合、入力信号は、１つの周波数からなるのではなく、周波数帯域、すなわち、基本波と、基本波の倍波である調和波との重ね合わせからなる。ＲＦ受信信号は、低い周波数に変換され、中間周波数と呼ばれる。ミキサ段において、入力信号は、オシレータ信号と掛けあわせられる。すると、変調が得られる。中間周波数は、数学的に、オシレータ周波数を、入力周波数から減算することにより、または微分することにより求められる。このような算術演算は、オシレータ周波数の下または上の２つの周波数帯域に行きつき、中間周波数の範囲に重ねられる。受信される周波数帯域は、有用な帯域ととして示され、そうでない帯域は、ミラー帯域、あるいはミラー周波数として示される。ミラー周波数は、干渉値を表すため、できるだけ十分に抑制されるべきである。トリム（trim）可能な、オシレータ周波数を調整することにより、受信機周波数は選択される。中間周波数帯域の中心は、基準周波数として示される。
【０００３】
従来技術による回路装置は、このように、２つの出力信号の間の位相差は、所定の入力信号に対してのみ９０°であるという欠点、または出力信号が、強く減衰した振幅を持つという欠点のどちらかを持つ。このことは、これらの既知の位相シフトのための回路装置を使用することの可能性に関して限界をもたらすとともに、実際の適用に当たって、改善の責任を負うことになる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ゆえに、本発明の目的は、入力信号のすべての周波数に対して２つの９０°位相シフトされた出力信号を供給する、位相をシフトするための回路装置を提供することである。この出力信号は、減衰していないか、入力信号の振幅と比較して非常に小さい範囲で減衰している。本発明の他の目的は、２つの９０°位相シフトされた入力信号を持ち、入力信号の２つ以上の周波数に対して、十分なブランキング（blanking）を生成する、ミラー周波数を抑制する回路装置を提供することである。本発明のさらなる目的は、２つの９０°位相シフトされた入力信号を等しくするための制御を提供することである。これら２つの入力信号は、例えば、位相シフトのための回路装置の出力信号またはミキサ段の出力信号であってよい。
【課題を解決するための手段】
【０００５】
これらの目的は、本発明の複数の変形によって成し遂げられる。
【０００６】
本発明による第１の変形では、入力電圧は、２つのオールパスフィルタが互いに並列に配列される２つの並列分岐に、順次供給される。第１の分岐での出力電圧は、第１のオールパスフィルタの出力信号から、第２のオールパスフィルタの出力信号を減算するか、あるいは、第１のオールパスフィルタの出力信号を第２のオールパスフィルタの反転出力信号に加算することで形成される。第２の分岐の出力電圧は、２つのオールパスフィルタの出力信号を加算することで形成される。
【０００７】
本発明による解決策のさらなる変形では、入力信号は、再び２つの並列分岐に供給される。ローパスフィルタおよびハイパスフィルタが、第１の分岐に並列に配列され、それらの出力信号が、加算器を介して結合され、一方で、ハイパスフィルタの出力信号が反転される。異なるカットオフ周波数を持つ２つのローパスフィルタが、第２の分岐に互いに並列配列される。２つのローパスフィルタの出力信号は、加算器を介して結合され、一方で、より高いカットオフ周波数を持つローパスフィルタの信号が反転される。
【０００８】
本発明のさらなる変形では、同一のカットオフ周波数のフィルタのみが用いられる。このことは、本発明によるこの回路装置と組み合わせて使用すれば、より簡単な実装に結びつく。さらに、３つのフィルタのみが用いられるため、基板または集積回路上において、スペースの節約が得られる。入力信号は、再び２つの分岐に供給される。１つ目の分岐は、入力信号の基準周波数に対応するカットオフ周波数を持つオールパスフィルタのみを組み込む。第１の分岐の出力信号は、このオールパスフィルタからタップ（tap）される。第２の分岐は、ハイパスフィルタと、ローパスフィルタと、増幅素子とを、任意の順序で組み込む。ハイパスフィルタおよびローパスフィルタは両方とも、入力信号の基準周波数に対応するカットオフ周波数ｆ４５を持つ。
【０００９】
本発明によるさらなる解決策はまた、同一のカットオフ周波数のフィルタのみが用いられる利点を持ち、この解決策では、２つのフィルタのみで十分である。入力信号は、再び２つの分岐に供給される。一方の分岐は、ローパスフィルタと、ハイパスフィルタと、同時に増幅素子とを、連続して組み込む。ローパスフィルタとハイパスフィルタは、入力信号の基準周波数に対応する同一のカットオフ周波数を持つ。ローパスフィルタの出力信号もまたタップされ、第一の分岐に存在する加算器に供給される。マイナス０．５の係数を持つ増幅素子が、他方の分岐の加算器の前に配置される。
【００１０】
本発明による解決策のさらなる変形において、入力信号は、３つの並列分岐に供給される。一方の分岐は、基準周波数より低いカットオフ周波数を持つローパスフィルタを組み込み、他方の分岐は、基準周波数より高いカットオフ周波数をもつローパスフィルタを組み込む。より高いカットオフ周波数を持つローパスフィルタの反転出力信号をも受信し、その出力信号が増幅素子に印加される加算器が、より低いカットオフ周波数を持つローパスフィルタの後に配置される。この増幅素子の出力信号は、回路装置の一方の出力信号であり、回路装置の他方の出力信号は、３つの入力信号、すなわちより低いカットオフ周波数を持つローパスフィルタからの出力信号と、より高いカットオフ周波数を持つローパスフィルタからの出力信号と、反転入力信号とが供給される加算器によって形成される。
【００１１】
本発明のさらなる変形は、分岐においてフィルタによって発生する振幅偏差を、整合によって改善する。本発明によれば、振幅整合のための回路装置において、一方の入力信号が変化せずに残され、比較のためにだけ使用され、一方、他方の信号の振幅は、差がなくなるか、もしくは最小の差になるまで、増加または減少させられる。入力信号は、これらの出力信号が加算器を介して結合される前に、位相シフタの出力信号に対応するか、またはミラー周波数抑制の２つの分岐に対応するかのどちらかである。２つの正弦形の信号を比較することにより、両方の信号はまず整流され、続いて、互いに減算される。その結果が積分器に供給され、その出力信号が、基準信号と共に、整合される信号の制御値を形成する。
【００１２】
さらなる変形は、本発明による回路装置の１つが、たとえばラジオまたはテレビの受信機において周波数変換が実行された場合においての、使用である。
【発明を実施するための最良の形態】
【００１３】
図１は、位相シフトのための、従来技術の回路装置１を示し、２つのオールパスフィルタＡＰ１，ＡＰ２から構成される。入力信号Ｕｉｎは分岐点Ｚを介して２つの並列分岐に供給される。一方の分岐は、オールパスフィルタＡＰ１を備え、そのカットオフ周波数ｆ９０は、基準周波数ＢＦより低い、つまり周波数帯域の中心周波数である。他方の分岐は、そのカットオフ周波数ｆ９０が基準周波数ＢＦより高い、オールパスフィルタＡＰ２を備える。入力信号Ｕｉｎが前述した基準周波数ＢＦを持つ場合、２つのオールパスフィルタの出力信号Ｕｏｕｔ１およびＵｏｕｔ２は、互いにちょうど９０°位相シフトされている。図１６において、１００ｋＨｚの値が基準周波数とされている。関数△φがＡＰ１からＡＰ２の減算によって表され、値φは、ちょうど１回マイナス９０°に達していることがわかる。このことは、基準周波数ＢＦから離れて入力電圧Ｕｉｎを生成するジェネレータＧがすでに小さく離調していて、２つの出力信号Ｕｏｕｔ１とＵｏｕｔ２がもはやベクトル的に互いに直交しないという事実に結びつくことを意味する。しかしながら、所定の、その後の使用のために、基準周波数ＢＦより高い及び／または低い複数の周波数の位相間隔が９０°である必要があるであろう。従来技術から、図１に示された回路装置は、２つの周波数に対する位相シフトが９０°になるように実装されていることが知られている。対応する伝達関数は図１７に示される。第１のオールパスフィルタＡＰ１のカットオフ周波数ｆ９０は、小さい周波数へとシフトされ、第２のオールパスフィルタＡＰ２のカットオフ周波数ｆ９０は、高い周波数へとシフトされている。このようにして、図１に示される既知の回路装置で、入力信号Ｕｉｎの周波数帯域から、最大で２つの周波数が９０°位相シフトすることが、可能になる。オールパスフィルタから構成される回路装置１の利点は、２つの出力信号Ｕｏｕｔ１およびＵｏｕｔ２が、入力信号Ｕｉｎと同じ振幅を持つ、つまりＵｏｕｔ１とＵｏｕｔ２の間には、振幅差がないということである。
【００１４】
従来技術はまた、図２に示される回路装置２を説明する。この装置では、入力信号Ｕｉｎが、再び２つの分岐における分岐点Ｚに供給される。一方の分岐は、基準周波数ＢＦに対応するカットオフ周波数ｆ４５を持つローパスフィルタＴＰ３を備え、他方の分岐は加算器Ａ１を備える。加算器Ａ１の第１の入力信号は、Ｕｉｎであり、第２の入力信号は、第１の分岐からのローパスフィルタＴＰ３の反転出力信号である。Ｕｏｕｔ１は、ローパスフィルタＴＰ３の出力信号であり、Ｕｏｕｔ２は、加算器Ａ１の出力信号である。この回路装置２において、△φは、Ｕｉｎのすべての周波数に対して、９０°に等しい。
【００１５】
【数１】
2005521318.tif 000003
ω＝２πｆ
ｃ＝Ｒ３＊Ｃ３である。
【００１６】
同じ分母に対して、等式（１）の同じ分子は純粋に実数であるが、等式（２）では、純粋に虚数である。
【００１７】
しかしながら、振幅特性は、図１８に示されるように挙動する。この回路装置２では、Ｕｉｎがローパスフィルタのカットオフ周波数ｆ４５にも対応する基準周波数ＢＦとまったく同じ周波数を持つ場合、２つの出力信号だけが、同一の振幅を持つ。しかし、その後の使用のために、振幅が互いに逸脱していない、あるいは最小限に逸脱していることは、重要であろう。小さい振幅差がその後の使用にとって受容できると仮定すれば、図２に示される回路装置２は、基準周波数ＢＦより高いおよび低い一定の周波数範囲をもたらす。図１８は、振幅偏差が６ｄＢより低い周波数帯域を示す。１００ｋＨｚの基準周波数ＢＦからスタートし、この回路装置２によって、１５０ｋＨｚの周波数帯域幅を得る。
【００１８】
本発明による解決策の変形として、図３は、回路装置３を示す。入力電圧Ｕｉｎは、２つのオールパスフィルタＡＰ１およびＡＰ２が再度互いに並列に配列された２つの並列分岐における、分岐点Ｚに供給される。出力電圧Ｕｏｕｔ１は、オールパスフィルタＡＰ１の出力信号から、オールパスフィルタＡＰ２の出力信号を減算することにより、あるいは、オールパスフィルタＡ１の出力信号と、オールパスフィルタＡＰ２（加算器Ａ１）の反転出力信号を加算することによって生成される。出力電圧Ｕｏｕｔ２は、第２の分岐のオールパスフィルタＡＰ１およびオールパスフィルタＡＰ２（加算器Ａ２）の出力信号を加算することによって生成される。図２に示された従来技術と同様に、出力電圧Ｕｏｕｔ１と出力電圧Ｕｏｕｔ２間の９０°の位相シフトが、すべての周波数に対して発生する。しかしながら、図１９に示される振幅特性から、振幅偏差は小さく、すなわち、図２に示された従来技術と同一の幅の周波数帯域、つまり１５０ｋＨｚの例において、約２ｄＢしかないことがわかる。言い換えれば、６ｄＢの、選ばれた許容できる振幅偏差に対して、周波数帯域は広く、つまり示された事例では、３４６ｋＨｚである。
【００１９】
算術的に、すべての入力周波数に対する位相差は、９０°であることが証明できる。すると、オールパスフィルタＡＰ１およびＡＰ２は、次の等式（３）および（４）で表され、
【数２】
2005521318.tif 000004
ω＝２πｆ
ａ＝Ｒ１＊Ｃ１
ｂ＝Ｒ２＊Ｃ２  である。
【００２０】
すると、出力電圧Ｕｏｕｔ１に対する等式（５）は、
【数３】
2005521318.tif 000005
【００２１】
次の等式（６）が出力電圧Ｕｏｕｔ２に適用できる。
【数４】
2005521318.tif 000006
【００２２】
等式（５）および（６）は、出力電圧Ｕｏｕｔ１およびＵｏｕｔ２が、入力電圧Ｕｉｎのすべての周波数に対して互いに９０°位相シフトされていることを証明するための基準を満たす。では、一般的な基準はというと、２つの等式（５）および（６）の分母は、等しく、一方の分子は純粋に虚数（この事例の場合、等式（５）の分子）であり、他方の分子は純粋に実数（この事例では等式（６））である。オールパスフィルタＡＰ１に対し、入力信号Ｕｉｎの基準周波数ＢＦより低いカットオフ周波数ｆ９０が、好ましくは選ばれる一方、オールパスフィルタＡＰ２に対し、基準周波数ＢＦより高いカットオフ周波数ｆ９０が、好ましくは選ばれる。有利には、２つのオールパスフィルタは、この実施形態での基準周波数を１００ｋＨｚとした時に、オールパスフィルタＡＰ１のカットオフ周波数ｆ９０が４１．４ｋＨｚで、オールパスフィルタＡＰ２のそれは、２４２ｋＨｚとなるように、実装される。
【００２３】
振幅特性は、図１９に示される。
【００２４】
本発明による解決策のさらなる変形として、図４は、回路装置４を示す。入力信号Ｕｉｎが再び２つの分岐における分岐点Ｚに供給される。ローパスフィルタＴＰ１およびハイパスフィルタＨＰ２は第１の分岐に互いに並列に配列され、これらの出力信号は加算器Ａ１を介して結合され、ハイパスフィルタＨＰ２の出力信号が前もって反転される。言い換えれば、出力信号Ｕｏｕｔ１は、ローパスフィルタＴＰ１の出力信号から、ハイパスフィルタＨＰ２の出力信号を減算することにより生成される。ローパスフィルタＴＰ１およびローパスフィルタＴＰ２は、第２の分岐において互いに並列に配列される。出力信号Ｕｏｕｔ２は、ローパスフィルタＴＰ１（加算器Ａ２）の出力信号からローパスフィルタＴＰ２の出力信号を減算することにより生成される。言い換えれば、ローパスフィルタＴＰ１およびＴＰ２の出力信号は、加算器を介して結合し、一方ローパスフィルタＴＰ２の出力信号は前もって反転される。本発明によるこの解決策における出力信号間の振幅差は、図３に示される解決策における振幅差と等しい。振幅特性は、図１９に示される。出力信号Ｕｏｕｔ１およびＵｏｕｔ２が入力信号Ｕｉｎのすべての周波数に対して互いに対して９０°位相シフトされていることが、再び算術的に証明される。従って、フィルタの定義は、次のようになる。
【数５】
2005521318.tif 000007
ω＝２πｆ
ａ＝Ｒ１＊Ｃ１
ｂ＝Ｒ２＊Ｃ２  である。
【００２５】
次の等式（１０）は、出力信号Ｕｏｕｔ１のために得られる。
【数６】
2005521318.tif 000008
【００２６】
出力信号Ｕｏｕｔ２は、次の等式（１１）によって表される。
【数７】
2005521318.tif 000009
【００２７】
本発明によるこの解決策についてはまた、等式（１０）および（１１）は出力信号Ｕｏｕｔ１およびＵｏｕｔ２間の一定の位相シフトに対する基準を満たすことを示す。分母は等しく、一方の分子（等式（１０））は純粋に実数であるが、他方の分子（等式（１１））は純粋に虚数である。
【００２８】
本発明による解決策のさらなる変形として、図５は、回路装置５を示す。この回路装置５は、同一のカットオフ周波数を持つフィルタのみが用いられているという利点を持つ。このことは、本発明による回路装置の単純な実装に結びつく。３つのフィルタのみが用いられるため、基板上または集積回路においてスペースを節約するという付加的な利点も持つ。入力電圧Ｕｉｎが、基準周波数ＢＦに対応するカットオフ周波数ｆ９０を持つオールパスフィルタＡＰ３のみからなる第１の分岐に供給され、その出力信号は、直接的な出力信号Ｕｏｕｔ１である。さらに、入力信号Ｕｉｎは、第２の分岐に供給され、基準周波数ＢＦに対応するカットオフ周波数ｆ４５を持つハイパスフィルタＨＰ３と、基準周波数ＢＦに対応するカットオフ周波数ｆ４５を持つローパスフィルタＴＰ３と、増幅素子Ｖ１とを、任意の順序で連続して備える。増幅素子Ｖ１は、２以上の値Ａを持つ。出力信号Ｕｏｕｔ１及びＵｏｕｔ２の付随する振幅特性は、図２０に示される。最大限に許容できる６ｄＢの振幅差により決定される、上限と下限における振幅帯域は、この実施形態においても３４６ｋＨｚである。
【００２９】
図５に示される回路装置５に対し、フィルタを持つ出力信号Ｕｏｕｔ１およびＵｏｕｔ２のための等式（１５）および（１６）は、次のようになる。
【数８】
2005521318.tif 000010
ｃ＝Ｒ３＊Ｃ３  である。
【数９】
2005521318.tif 000011
【００３０】
それぞれの振幅特性は、図２０に示される。
【００３１】
本発明による回路装置６は、図６に示されるが、等式（１５）におけるオールパスフィルタＡＰ３が、
【数１０】
2005521318.tif 000012
によって置き換えられた、等式（１５）および（１６）から導かれる。
【００３２】
入力信号Ｕｉｎは、再び２つの分岐における分岐点Ｚに供給される。ローパスフィルタＴＰ３およびハイパスフィルタＨＰ３、ならびに増幅素子Ｖ３は、一方の分岐に連続して配置される。ローパスフィルタＴＰ３およびハイパスフィルタＨＰ３は、基準周波数ＢＦに対応する同一のカットオフ周波数ｆ４５を持つ。ローパスフィルタＴＰ３の出力信号はまた、タップされ、第１の分岐に存在する加算器Ａ１に印加される。増幅素子Ｖ２が、他方の分岐における加算器Ａ１の前に配置される。
【００３３】
出力電圧Ｕｏｕｔ１およびＵｏｕｔ２のための等式（１８）および（１９）は、Ｖ３において利得Ａ＝１として、次のようになる。
【数１１】
2005521318.tif 000013
【００３４】
本発明によるこの回路装置６においては、また、９０°の一定の位相シフトのための基準が満たされる。すなわち、分母は等しく、一方の分子（等式（１８））は純粋に実数であり、他方の分子（等式（１９））は純粋に虚数である。振幅特性は、図２０に示される。
【００３５】
図７に示される本発明による回路装置７は、ハイパスフィルタＨＰ２が次の等式（２０）によって置き換えられる、図４に示される回路装置から導かれる。
【数１２】
2005521318.tif 000014
【００３６】
この変形では、入力信号は、３つの並列分岐に供給される。一方の分岐は、基準周波数ＢＦより低いカットオフ周波数ｆ４５を持つローパスフィルタＴＰ１を組み込み、他方の分岐は、基準周波数ＢＦより高いカットオフ周波数ｆ４５を持つローパスフィルタＴＰ２を組み込む。ローパスフィルタＴＰ２の反転出力信号が供給され、その出力信号が増幅素子Ｖ３に印加される加算器Ａ１は、ローパスフィルタＴＰ１の後方に配置される。この増幅素子Ｖ３の出力信号は、この回路装置の一方の出力信号であり、回路装置の他方の出力信号は、３つの入力信号、すなわちローパスフィルタＴＰ１の出力信号と、ローパスフィルタＴＰ２の出力信号と、反転入力信号Ｕｉｎとが供給される、加算器Ａ２により形成される。
【００３７】
次の等式は、図７において出力信号Ｕｏｕｔ１およびＵｏｕｔ２のために得られる。
【数１３】
2005521318.tif 000015
【００３８】
変換後、等式（２１）および（２２）は、図４（図１９における振幅特性）における等式（１０）および（１１）に対応することが明確にわかる。図７に示される本発明による回路装置に対して、９０°一定の位相シフトのための基準はまた、このように与えられる。
【００３９】
図８から図１４は、位相シフトのための回路装置に関連し、これまでの図と比べて、分岐点Ｚが分離され、位相差の値が９０°のため、互いに対してすでにシフトされている入力信号が、２つの並列分岐に供給される。これは、Ｕｉｎ０とＵｉｎ９０が、同一の周波数と同一の振幅を持つ信号でありながら、異なる位相位置を持つことを意味する。このタイプの信号は、例えば、図８に示すように、ＲＦ受信信号をより低い中間周波数にダウンコンバート(down-converting)する場合に、生成することがある。ＲＦ受信信号ＵＲＦは第１のミキサ段(mixer stage)ＭＳ１のインプットに印加される。加えて、このミキサ段は、同相のオシレータ信号を受信し、乗算によって出力信号Ｕｉｎ０を形成する。Ｕｉｎ０は、受信した信号と同じ変調を持つが、より低い中間周波数ＺＦを持つ。第２の分岐は第２のミキサ段ＭＳ２を備えるが、入力信号ＵＲＳに加えて、９０°位相シフトされた、同一のオシレータ周波数を持つオシレータ信号を受信する。出力信号Ｕｉｎ９０は、乗算によって形成され、かつ受信した信号ＵＲＦと同一の変調を持つが、より低い中間周波数ＺＦを持つ。受信した信号の周波数には依存せず、ミキサ段の後方の位相差は、常に９０°である。振幅は変化せず、Ｕｉｎ０およびＵｉｎ９０に対して同じである。これは、それぞれのミキサ段における正弦および余弦信号の乗算に因るものである。
【００４０】
位相差は、次の方法で形成される。
【００４１】
つまり、
Ｕｉｎ０＝｜Ｕｉｎ０｜＊ｃｏｓφ
および
Ｕｉｎ０＝｜Ｕｉｎ９０｜＊ｓｉｎφ
Ｕｉｎ９０は、Ｕｉｎ０に対して、−９０°位相シフトされている。
【００４２】
つまり、
Ｕｉｎ０＝｜Ｕｉｎ０｜＊ｃｏｓφ
および
Ｕｉｎ＝｜Ｕｉｎ９０｜＊ｓｉｎ（−φ）
Ｕｉｎ９０は、Ｕｉｎ０に対して、＋９０°位相シフトされている。
【００４３】
すでに位相が９０°シフトされている入力信号Ｕｉｎ０およびＵｉｎ９０は、図に示される回路装置において、さらに位相が９０°シフトされるため、互いに対して位相が１８０°シフトされている出力信号Ｕｏｕｔ３と、さらなる出力信号Ｕｏｕｔ４が得られる。ＵｉｎもしくはＵｉｎ０、またはＵｉｎ９０に関する２つの出力信号の位相位置は重要ではない。これらは、加算器または減算器によって結合され、ミラー抑制回路の出力信号Ｕｏｕｔを形成する。加算か減算のどちらが行われたか、そしてＵｉｎ０およびＵｏｕｔに対してＵｉｎ９０が同相してプラスまたはマイナス９０°のどちらにシフトされたかは、増幅したＵｉｎ（図１５参照）、または、ブランクされたＵｉｎ（図２１または２２参照）に対応している。
【００４４】
図８は、従来技術に従った図１に示されるような位相シフトのための回路装置１の応用を示す。図８に示される回路装置８において、入力信号ＶＲＦは、２つの分岐における分岐点Ｚに供給され、初めにオシレータ信号ｓｉｎ（ω０ｔ）およびｃｏｓ（ω０ｔ）と混合される。図１を参照して説明したように、回路装置８は、１８０°の位相差を持つ出力信号Ｕｏｕｔ３およびＵｏｕｔ４が、ただ１つ、もしくは最大でも２つの中間周波数ＺＦに対してのみ生成され得るという欠点を持つ。図１６および図１７を参照されたい。
【００４５】
図９は、従来技術に従った図２に示されるような回路装置２の応用を示す。図２を参照して明らかなように、図９に示される回路装置９は、すべての中間周波数ＺＦに対して、信号Ｕｏｕｔ３およびＵｏｕｔ４間で１８０°の位相シフトを生成するが、振幅は、入力信号と比較して、激しく減衰し、基準周波数ＢＦのみに対し、Ｕｏｕｔ３およびＵｏｕｔ４に対して等しい大きさである。出力信号のための等式（２３）および（２４）は、等式（１）および（２）に類似している。
【数１４】
2005521318.tif 000016
【００４６】
理想的なミラー抑制に対する基準は、Ｕｏｕｔ３およびＵｏｕｔ４が、同一の振幅を持ち、互いに位相が１８０°シフトされていることである。Ｕｉｎ０およびＵｉｎ９０はすでに、互いに位相が９０°シフトされ、等式（２３）の分子が純粋に実数で、等式（２４）の分子が純粋に虚数であることから、△φ＝１８０°の基準が、同一の分母において満たされる。振幅の等しさは、しかしながら、図１８の振幅特性により示されるように、一回のみ達成される。
【００４７】
図２および図３に基づく位相シフトのための回路装置２，３が図８および９に基づくミラー抑制装置８、９の一部である場合、ミラー周波数帯域全体というよりむしろ、ただ１つのミラー周波数を抑制する。伝達関数は、図２１における破線曲線によって示される。
【００４８】
図１０は、ミラー周波数抑制回路１０における、図３に示されるような本発明による解決策の応用を示す。回路装置３における分岐点Ｚは、この図では分離されている。入力信号Ｕｉｎ０は、今度は上方の分岐に供給され、分岐点Ｘに供給される。一方、入力信号Ｕｉｎ９０は、下方の分岐に供給され、増幅素子Ｖ３に供給され、続いて、分岐点Ｙに供給される。
【００４９】
出力電圧のための等式（２５）および（２６）は、等式（５）および（６）に類似している。
【数１５】
2005521318.tif 000017
【００５０】
振幅特性は、図１９にも示される。
【００５１】
図８または図９に基づく技術の状態と同様に、出力信号Ｕｏｕｔ３およびＵｏｕｔ４は、それぞれ加算器Ａ３または減算器を介して結合する。等式（２７）は出力信号Ｕｏｕｔを表す。
【数１６】
2005521318.tif 000018
【００５２】
Ｕｉｎ０およびＵｉｎ９０間の位相差△φの符号により、出力信号の伝達関数は、図１５に示される関数または、図２１における実線曲線に対応する。
【００５３】
図１１は、図４に示されるような本発明による解決策の応用における、回路装置１１を示す。信号Ｕｉｎ０と、Ｕｉｎ９０と、Ｕｏｕｔとに対しては、図１０に対してと同一のものが適用されている。出力信号Ｕｏｕｔ３およびＵｏｕｔ４のための等式（２８）および（２９）は、図４に類似し、増幅素子Ｖ３の利得Ａ＝１として次のようになる。
【数１７】
2005521318.tif 000019
【００５４】
図１９は、図３および図４のＵｏｕｔ１およびＵｏｕｔ２の両方と、また、図１１のＵｏｕｔ３およびＵｏｕｔ４の振幅特性も示す。
【００５５】
出力信号Ｕｏｕｔのための等式（３０）は、
【数１８】
2005521318.tif 000020
【００５６】
加算器Ａ３の符号により、伝達関数は、図２２または図１５に従う。
【００５７】
図１２に示される回路装置１２は、図１１におけるハイパスフィルタＨＰ２が等式（３１）によって置き換えられる場合に得られる。
【数１９】
2005521318.tif 000021
【００５８】
出力電圧Ｕｏｕｔのための等式（３２）は、増幅素子Ｖ３の利得Ａ＝１として、
【数２０】
2005521318.tif 000022
【００５９】
再び、加算器Ａ３の符号により、伝達関数は図１５または図２１に関連する。Ｕｏｕｔ３およびＵｏｕｔ４は、この変形ではタップされない。
【００６０】
図１３では、図５に示される回路装置５がミラー周波数抑制回路１３として用いられる。再び、入力信号Ｕｉｎ０が一方の分岐に供給され、入力信号Ｕｉｎ９０が他方の分岐に供給される。上述したように、出力信号Ｕｏｕｔは、Ｕｏｕｔ３またはＵｏｕｔ４の加算または減算によって形成される。等式（１５）および（１６）に類似して、等式（３３）および（３４）は、増幅素子Ｖ１の利得Ａ＝２として、出力信号Ｕｏｕｔ３およびＵｏｕｔ４を表す。
【数２１】
2005521318.tif 000023
【００６１】
振幅特性は、図２０に示される。
【００６２】
出力信号Ｕｏｕｔのための等式（３５）は、
【数２２】
2005521318.tif 000024
【００６３】
加算器の符号によって、伝達関数は、図１５およびＡ＝２とする図２１およびＡ＞２とする図２２に示される。
【００６４】
図１３に示される装置は、等しいカットオフ周波数を持つフィルタで構成されているため、小さい面に高度に正確な集積といった、他の回路装置と比較しての利点が得られる。
【００６５】
図１４は、等式（３５）におけるオールパスフィルタＡＰ３を等式（３６）によって置き換えた場合に得られる。
【数２３】
2005521318.tif 000025
【００６６】
これは、増幅素子Ｖ３の利得Ａ＝１、および、増幅素子Ｖ４の利得Ａ＝０．５とする出力電圧のための等式（３７）に結びつく。
【数２４】
2005521318.tif 000026
【００６７】
抵抗で構成された電圧分配器は、増幅素子よりも簡単に、また低価格で実現できるため、等式（３７）が２等分されることにより、図１４に示された回路装置１４は、等式（３８）に従って得られる。
【数２５】
2005521318.tif 000027
【００６８】
入力信号の変調は維持される。加算器Ａ２の符号により、図１５および図２１に示される特性、実線曲線は、伝達関数がＡ＝１、および図２２においてＡ＞１として得られる。図１４に示される、本発明による実施形態は、異なったカットオフ周波数を持つ２つのオールパスフィルタを使用する図８に示される従来技術と比較して、ハイパスフィルタとローパスフィルタのカットオフ周波数が同一であるため、回路としてより簡単に実現できる。図１４に示される装置は、小さい面に非常に正確に集積できる。
【００６９】
図１５におけるダイヤグラムは、ダウンコンバート(down-converted)された入力信号に対して出力信号が増幅された場合における伝達関数を示す。利得は、周波数に対してｄＢでプロットされる。示された曲線の等式（３９）は、△α＝＋９０°で、一般的に次のようになる。
【数２６】
2005521318.tif 000028
【００７０】
本実施形態で選択された１００ｋＨｚの基準周波数は、約１０ｋＨｚから約１ＭＨｚの範囲の周波数帯域の中心を形成する。
【００７１】
図１５におけるダイヤグラムは、図１０、図１１、図１２、図１３および図１４に示される回路装置に関する。
【００７２】
図１６におけるダイヤグラムは、図１に従うと仮定した、４１．４ｋＨｚのカットオフ周波数ｆ９０を持つオールパスフィルタＡＰ１と、２４２ｋＨｚのカットオフ周波数ｆ９０を持つオールパスフィルタＡＰ２の位相変化を示す。さらに、位相差
【数２７】
2005521318.tif 000029
がプロットされる。位相差の値は、１００ｋＨｚの１つの周波数に対してのみ、９０°であることが明確にわかる。図１６は、図１および図８で示される回路装置の位相差が、従来技術と比較して、周波数一定ではないことを示す。
【００７３】
図１７におけるダイヤグラムは、図１による従来技術において、位相差が９０°である２つの周波数がどのように達成されるのかを示す。これは、図１６においてよりも、オールパスフィルタＡＰ１に対し、低いカットオフ周波数ｆ９０を選び、オールパスフィルタＡＰ２に対し、わずかに高いカットオフ周波数ｆ９０を選ぶことによって達成される。位相シフトのための回路装置が、ミラー周波数抑制回路の一部である場合、妨害信号がそれらの周波数においてのみブランクになるため、位相差が９０°になる周波数が重要である。この値よりも直接上または下の周波数においては、減衰があるのみである。図２１のダイヤグラムは、周波数に対してｄＢでの抑制を表している。破線によって示された伝達関数は、図９に関連し、実線によって示された伝達関数は、図８に関連している。選択された例においては、１００ｋＨｚの周波数で、ブランキングが達成されていることが、明確にわかる。この周波数の上および下では、減衰は小さくなり、一方オールパスフィルタを使った回路装置（実線）がよりよい減衰を達成している。図２２のダイヤグラムは、図１７で示された装置に対する伝達信号を表す。実験によって、２８ｄＢより大きい減衰は十分であると証明された。このことは、示された関数に関して、周波数帯域が、約７０ｋＨｚから約１３０ｋＨｚの間で十分に抑制されていることを意味する。
【００７４】
ミラー抑制回路は、例えば、ラジオ受信機に用いられる。この場合、受信信号は、単一の受信周波数ではなく、周波数帯域から構成される。受信有効帯域に従って、ミラー周波数帯域が、ミキサ段で生成される。これらに関して、図２１のダイヤグラムに示される抑制は、十分ではないが、図２２に示されるダイヤグラムにおいて伝達関数の変化をできるだけ持つべきである。
【００７５】
図１８に示されるダイヤグラムにおいて、振幅特性は、図９および図２（ＨＰが関数（１−ＴＰ）で置き換えられた）に示される従来技術の回路装置に対し、Ｈｚでの周波数に対して、ｄＢで示される。実線は、ローパスフィルタに関連し、破線は、ハイパスフィルタに関連する。例に基づき、振幅特性に対する等式（４１）および（４２）は、次のようになる。
【数２８】
2005521318.tif 000030
【００７６】
２つの振幅は、ただ１つの交点、すなわち例として選択された１００ｋＨｚの基準周波数においてのみ、交点を持つことが明確にわかる。６ｄＢの振幅差に対し、この例において、５０ｋＨｚから２００ｋＨｚの明白な周波数帯域が得られる。
【００７７】
図１９に示されるダイヤグラムにおいて、図３、図４、図７、図１０および図１１に示される本発明による回路装置に対して、振幅特性は、Ｈｚでの周波数に関しｄＢで示される。両方の振幅特性は、再び１００ｋＨｚの基準周波数で等しくなる。しかし、異なる点は、６ｄＢの振幅差が、より広い周波数帯域、この例では、約２７ｋＨｚから３７３ｋＨｚの周波数帯域に結びつくということである。等式（４３）および（４４）は、回路装置の上方と下方の分岐における減衰を表す。
【数２９】
2005521318.tif 000031
【００７８】
図２０におけるダイヤグラムは、図５、図６、および図１３に示される本発明による回路装置に対して、Ｈｚでの周波数に関し、ｄＢでの振幅特性を示す。振幅の均等は再び、選択された１００ｋＨｚの基準周波数で起こる。６ｄＢの振幅差によって限定される周波数帯域は、図１９の帯域と同程度広く、つまり、約２７ｋＨｚから約３７３ｋＨｚである。
【００７９】
図２１は、従来技術に基づいて、△α＝−９０°で、ただ１つのブランキングを持つ伝達関数
【数３０】
2005521318.tif 000032
のダイヤグラムを示す。このブランキングはノッチとも呼ばれ、Ｕｏｕｔ３およびＵｏｕｔ４の２つの振幅が等しい場合に生じる。破線によって示される伝達関数は、図９におけるＵｏｕｔ、すなわち同一のカットオフ周波数を持つハイパスフィルタおよびローパスフィルタを備える、従来技術に対応する。実線によって示される伝達関数は、図８の出力信号Ｕｏｕｔ、つまり２つのオールパスフィルタを持つ回路装置に対応する。抑制が少なくとも、マイナス２８ｄＢもしくはそれより小さくなると仮定した場合、ハイパス／ローパスフィルタ装置によるミラー抑制として、周波数帯域としてほんの狭い部分だけが得られる。従来技術に基づくオールパスフィルタを持つ回路装置に対しては、約７０から１２０ｋＨの周波数帯域、つまり約５０ｋＨｚの幅が得られる。
【００８０】
図２２は、従来技術に基づいて、２つのノッチを持つ伝達関数のダイヤグラムを示す。ノッチは、基準周波数の上と下にシフトされている。その間で、伝達関数は増加している。その増加はもちろん、マイナス２８ｄＢより小さい値にとどまるが、実用的な実施形態での限界値であると証明された。伝達関数に対する等式（４５）は、上述した。図２２のダイヤグラムは、Ｖ３に対して利得Ａ＞１である図１０、Ｖ３に対して利得Ａ＞１である図１１、Ｖ３において利得Ａ＞１である図１２、Ｖ１において利得Ａ＞２である図１３、およびＶ３において利得Ａ＞１である図１４、に示される回路装置に関する。
【００８１】
図２３は、相互に位相シフトされた２つの信号の振幅整合のためのブロック図である。位相差は、好ましくは、９０°または１８０°である。振幅整合は、一方の信号をただ測定し、さらにそのままの状態で供給し、他方の信号を測定および制御することによってなされる。両方の振幅は、その値に関する限り整合されているため、違いはとても小さいか、もしくは実質的にゼロである。このブロック図は、例えば、図２から図７に示されるように、位相シフトのための回路装置の後方に用いることができる。位相シフタの２つの出力信号Ｕｏｕｔ１およびＵｏｕｔ２は、この場合、２つの相互に９０°シフトされた信号になるであろう。図２３に示される振幅整合により、分岐においてフィルタを用いることにより生じる振幅偏差は、いくぶん補償される。例えば、一方の分岐における減衰による振幅偏差は、ハイパスフィルタまたはローパスフィルタ、あるいは、異なるカットオフ周波数を持つ２つの並列配列されたオールパスフィルタを使用した結果として起こる。このようにして、振幅偏差は、例えば、図２から図７に基づく位相シフタにおいて生じる。しかしながら、図２３に示される回路装置は、図９、図１０、図１１および図１３に示されるように、回路装置のミラー周波数抑制を改善するために用いることができる。この場合、２つの１８０°位相シフトされた入力信号は、ミラー周波数を抑制するための回路からの信号Ｕｏｕｔ３およびＵｏｕｔ４である。Ｕｏｕｔ３およびＵｏｕｔ４は、Ｕｏｕｔのための加算器が、いくぶん分離している場合に、タップされることが可能である。２つの信号（Ｕｏｕｔ１とＵｏｕｔ２またはＵｏｕｔ３とＵｏｕｔ４）は、初めに整流器Ｒ１，Ｒ２において整流され、２つの出力信号Ｕ５およびＵ４は、信号Ｕ４が信号Ｕ５から減算されるように加算器を介して結合される。加算器の出力信号Ｕ１は、積分器Ｉに印加される。互いに比較される２つの信号は、一般的に小さい振幅差しか持たないため、Ｕ１は、一般的に小さい。積分器は、非常に低い、実質的にゼロのカットオフ周波数と、０（ゼロ）Ｈｚ付近の周波数で高い利得を持つローパスフィルタを備える。積分器Ｉは、Ｕ１を信号変化の一部を取り除く。２つの整流器Ｒ１，Ｒ２と、加算器と、積分器Ｉとが、２つの信号の振幅差の平均値を、疑似形成する。すると、積分器の出力信号Ｕ２は、振幅差の尺度となり、基準電圧Ｕ０と比較される。この振幅差の尺度は、基準信号と共に、１つの信号路に配置される制御素子、ミキサまたは乗算器の制御値を形成する。図２３に示す実施形態のように、制御素子が、Ｕｏｕｔ２またはＵｏｕｔ４の経路に配置されている場合、制御値は、信号Ｕｏｕｔ２またはＵｏｕｔ４をそれぞれ増加または減少させるであろう。すなわち、制御値は、信号がＵｏｕｔ１およびＵｏｕｔ３とそれぞれ同じ値になるまで、再調整するであろう。
【００８２】
この振幅制御のための回路装置は、従来技術よりも本件では再調整することが少ないので、好ましくは、本発明による位相シフトまたはミラー周波数抑制のための回路装置のいずれかと接続して用いられる。図２３に示される回路装置は、比較的に簡素で、小さい面に比較的正確な方法で実現でき、その結果、低いコストで実現できる。
【図面の簡単な説明】
【００８３】
【図１】従来技術に関して、図１は、位相シフトのための回路装置を示す。
【図２】従来技術に関して、図２は、位相シフトのための回路装置を示す。
【図３】本発明による位相シフトの解決策を示す。
【図４】本発明による位相シフトの解決策を示す。
【図５】本発明による位相シフトの解決策を示す。
【図６】本発明による位相シフトの解決策を示す。
【図７】本発明による位相シフトの解決策を示す。
【図８】図８は、ミラー周波数抑制のための回路装置を示し、本発明によるミラー抑制の解決策を示す。
【図９】図９は、ミラー周波数抑制のための回路装置を示し、本発明によるミラー抑制の解決策を示す。
【図１０】本発明によるミラー抑制の解決策を示す。
【図１１】本発明によるミラー抑制の解決策を示す。
【図１２】本発明によるミラー抑制の解決策を示す。
【図１３】本発明によるミラー抑制の解決策を示す。
【図１４】本発明によるミラー抑制の解決策を示す。
【図１５】図１５は、利得伝達関数を示す。
【図１６】図１６は、位相差が一回だけマイナス９０°の値に行き着く従来技術のダイヤグラムである。
【図１７】図１７は、マイナス９０°の値に２回行き着く位相差を示すダイヤグラムである。
【図１８】図１８は、ハイパスフィルタおよびローパスフィルタの振幅特性を示す従来技術のダイヤグラムである。
【図１９】図１９は、本発明による解決策の振幅特性を示すダイヤグラムである。
【図２０】図２０は、本発明による解決策の別の変形の振幅特性を示す図である。
【図２１】図２１は、ただ１つのブランキング点を持つ伝達関数を示す従来技術のダイヤグラムである。
【図２２】図２２は、２つのブランキング点を持つ伝達関数を示す従来技術のダイヤグラムである。
【図２３】図２３は、本発明による振幅整合のブロック図である。
【符号の説明】
【００８４】
本発明は、次に図面を参照して説明される。次の定義が用いられる。
Ｕｉｎ  入力信号
Ｕｏｕｔ１，Ｕｏｕｔ２  △φ＝９０°位相シフトされた出力信号であり、Ｕｉｎに関する位相位置が重要でない。
Ｕｉｎ０，Ｕｉｎ９０  同一の振幅と、同一の周波数を持つ入力信号であり、互いの位相シフトは｜△α｜＝９０°
Ｕｉｎ０およびＵｉｎ９０は、例えば、図８に示されるようなミキサ段で生成される。理解しやすいように、これらは、図９から１４のジェネレータで生成される。
Ｕｏｕｔ３，Ｕｏｕｔ４  互いの位相位置が△φ＝１８０°である出力信号で、Ｕｉｎ０およびＵｉｎ９０に関する位相位置は重要ではない。
Ｕ０，Ｕ１，〜Ｕ５    振幅整合のための信号
Ｒ１，Ｒ２  整流器
Ｉ  積分器
ＢＦ  基準周波数＝ＺＦ帯域の中心周波数
ＺＦ  例えばミキサ段でダウンコンバートされたＵｉｎ０およびＵｉｎ９０の中間周波数
ＴＰ１  基準周波数ＢＦより低いカットオフ周波数ｆ４５を持つローパスフィルタ
ＴＰ２  基準周波数ＢＦより高いカットオフ周波数ｆ４５を持つローパスフィルタ
ＴＰ３  基準周波数ＢＦに対応するカットオフ周波数ｆ４５を持つローパスフィルタ
ＨＰ１  基準周波数ＢＦより低いカットオフ周波数ｆ４５を持つハイパスフィルタ
ＨＰ２  基準周波数ＢＦより高いカットオフ周波数ｆ４５を持つハイパスフィルタ
ＨＰ３  基準周波数ＢＦに対応するカットオフ周波数ｆ４５を持つハイパスフィルタ
ＡＰ１  基準周波数ＢＦより低いカットオフ周波数ｆ９０を持つオールパスフィルタ
ＡＰ２  基準周波数ＢＦより高いカットオフ周波数ｆ９０を持つオールパスフィルタ
ＡＰ３  基準周波数ＢＦに対応するカットオフ周波数ｆ９０を持つオールパスフィルタ
Ｖｉ  利得Ａを持つ１からｉの増幅素子
Ｖ１  Ａ≧２
Ｖ２  Ａ＝−０．５
Ｖ３  Ａ≧１
Ｖ４  Ａ＝０．５
ＭＳ１  正弦関数を有する入力信号が混合されるミキサ段
ＭＳ２  余弦関数を有する入力信号が混合されるミキサ段
φ  フィルタによって引き起こされる位相シフト
△α  ダウンコンバートにより引き起こされる、Ｕｉｎ０とＵｉｎ９０間の位相差。△αは、＋９０°または−９０°になる。符号は、Ｕｉｎ０もしくはＵｉｎ９０が立ち上がりまたは立ち下がりかに依存する。
｜△α｜＝９０°  本発明による位相シフトのための回路装置を、ミラー周波数抑制のための回路装置として用いるための条件
ｆ０  オシレータ周波数ω０＝２πｆ０
ＵＲＦ  電圧無線周波数＝ＲＦ電圧
Ｘ  Ｕｉｎ０に対する分岐点
Ｙ  Ｕｉｎ９０に対する分岐点
Ｚ  Ｕｉｎに対する分岐点
Ｇ  説明した周波数の信号を生成する例としてのジェネレータであり、信号は、位相シフトのためにアンテナから受信する信号、例えば、位相シフタまたはミラー周波数抑制のためのミキサ段の出力信号とすることができる。
【図１】
2005521318.tif 000033
【図２】
2005521318.tif 000034
【図３】
2005521318.tif 000035
【図４】
2005521318.tif 000036
【図５】
2005521318.tif 000037
【図６】
2005521318.tif 000038
【図７】
2005521318.tif 000039
【図８】
2005521318.tif 000040
【図９】
2005521318.tif 000041
【図１０】
2005521318.tif 000042
【図１１】
2005521318.tif 000043
【図１２】
2005521318.tif 000044
【図１３】
2005521318.tif 000045
【図１４】
2005521318.tif 000046
【図１５】
2005521318.tif 000047
【図１６】
2005521318.tif 000048
【図１７】
2005521318.tif 000049
【図１８】
2005521318.tif 000050
【図１９】
2005521318.tif 000051
【図２０】
2005521318.tif 000052
【図２１】
2005521318.tif 000053
【図２２】
2005521318.tif 000054
【図２３】
2005521318.tif 000055
【国際調査報告】
2005521318.tif 000056
2005521318.tif 000057
2005521318.tif 000058
2005521318.tif 000059
2005521318.tif 000060
2005521318.tif 000061