(57)【要約】基板上にエピタキシャル成長されたウイスカで電界エミッタが形成される電子源を提案する。バラスト抵抗器および能動領域は、電界エミッタの本体中および／または表面に配置される。バラスト抵抗器は、ｎ―ｎ＋、ｐ―ｐ＋、ｐ―ｎ半導体接合の形で障壁として、または電荷担体の流れを横切る絶縁層として実現することができる。そのような電子源を制御する構成要素は、垂直に配列される。これによって、その構成要素の占める面積を著しく減少することができるようになり、更に、そのようにして装置の分解能を向上させることができるようになり、その用途の分野を広げることができる。それによって、ウイスカ成長電界エミッタにより、小さな電圧を用いて強い電界で放出電流を制御することができる。【特許請求の範囲】
【請求項１】
電界エミッタ、基板、電荷担体の供給源、及び少なくとも１つのバラスト抵抗器を含む電子源であって、
前記電界エミッタが、前記基板上にエピタキシャル成長されたウイスカで実現され、
少なくとも１つのバラスト抵抗器が、前記電界エミッタの本体中に境界として表される障壁として実現され、前記境界が異なる種類の導電性を有する材料の接触で形成される電子源。
【請求項２】
前記電界エミッタが、少なくとも１つの半導体材料で実現される請求項１に記載の電子源。
【請求項３】
少なくとも１つの障壁が、ｎ、ｎ＋、ｐ、ｐ＋等の異なる種類の導電性を有する材料の接合によって形成される請求項２に記載の電子源。
【請求項４】
少なくとも１つの障壁が、電荷担体の流れの方向と交差する絶縁層によって形成される請求項１〜３のいずれかに記載の電子源。
【請求項５】
前記電界エミッタが、チップによって形成される請求項１〜４のいずれかに記載の電子源。
【請求項６】
前記電界エミッタが、広い下方部分とより細い上方部分との２つの同軸部分で構成される請求項１〜５のいずれかに記載の電子源。
【請求項７】
前記電界エミッタが、ブレードによって形成される請求項１〜４のいずれかに記載の電子源。
【請求項８】
前記電界エミッタの先端部が、尖鋭にされ、更にダイヤモンドまたはダイヤモンドに類似の材料で被覆されている請求項１〜７のいずれかに記載の電子源。
【請求項９】
前記ダイヤモンドまたはダイヤモンドに類似の被膜が尖鋭にされている請求項８に記載の電子源。
【請求項１０】
電界エミッタ、基板、電荷担体の供給源、少なくとも１つのバラスト抵抗器を含む電子源であって、
前記電界エミッタが、前記基板上にエピタキシャル成長されたウイスカで実現され、
少なくとも１つのバラスト抵抗器が、電界エミッタ本体と前記電界エミッタの表面に配置された導電層との間の境界によって形成される障壁として実現される電子源。
【請求項１１】
少なくとも１つのバラスト抵抗器が、電界エミッタ本体中の境界として表される障壁として実現され、前記境界が異なる種類の導電性を有する材料の接触によって形成される請求項１０に記載の電子源。
【請求項１２】
前記電界エミッタが、少なくとも１つの半導体材料で実現される請求項１０、１１のいずれかに記載の電子源。
【請求項１３】
前記導電層が、少なくとも１つの半導体材料で実現される請求項１０〜１２のいずれかに記載の電子源。
【請求項１４】
少なくとも１つの障壁が、ｎ、ｎ＋、ｐ、ｐ＋等の異なる種類の導電性を有する材料の接合によって形成される請求項１０〜１３のいずれかに記載の電子源。
【請求項１５】
少なくとも１つの障壁が、電荷担体の流れの方向と交差する絶縁層によって形成される請求項１０〜１４のいずれかに記載の電子源。
【請求項１６】
前記電界エミッタが、チップによって形成される請求項１０〜１５のいずれかに記載の電子源。
【請求項１７】
前記電界エミッタが、広い下方部分とより細い上方部分との２つの同軸部分で構成される請求項１０〜１６のいずれかに記載の電子源。
【請求項１８】
前記電界エミッタが、ブレードによって形成される請求項１０〜１５のいずれかに記載の電子源。
【請求項１９】
前記電界エミッタの先端部が、尖鋭にされており、更にダイヤモンドまたはダイヤモンドに類似の材料で被覆されている請求項１０〜１８のいずれかに記載の電子源。
【請求項２０】
前記ダイヤモンドまたはダイヤモンドに類似の被膜が尖鋭にされている請求項１９に記載の電子源。
【請求項２１】
前記電荷担体の供給源が、基板および／または、直接または絶縁体層を介して電界エミッタの表面に配置された導電層を介して前記電界エミッタに接続される請求項１０〜２０のいずれかに記載の電子源。
【請求項２２】
電界エミッタ、基板、電荷担体の供給源、少なくとも１つのバラスト抵抗器を含む電子源であって、
前記基板が、チップの形状を有し、絶縁体および導電層で形成され、
前記バラスト抵抗器が前記層によって実現される電子源。
【請求項２３】
前記導電層が、電荷担体に対する少なくとも１つの障壁を含む請求項２２に記載の電子源。
【請求項２４】
少なくとも１つの障壁が、ｎ、ｎ＋、ｐ、ｐ＋等の異なる種類の導電性を有する材料の接合によって形成される請求項２２、２３のいずれかに記載の電子源。
【請求項２５】
少なくとも１つの障壁が、電荷担体の流れの方向と交差する絶縁層によって形成される請求項２２〜２４のいずれかに記載の電子源。
【請求項２６】
電界エミッタ、基板、電荷担体の供給源、少なくとも１つのバラスト抵抗器および少なくとも１つの制御電極を含む制御電子源であって、
請求項１〜２５により実現される電子源を含む制御電子源。
【請求項２７】
前記電界エミッタの本体中および／または表面に少なくとも１つの活性領域を含む請求項２６に記載の制御電子源
【請求項２８】
前記基板の表面および／または直接または絶縁体層を介して前記電界エミッタの表面に配置された導電層に少なくとも１つの活性領域を含む請求項２６、２７のいずれかに記載の制御電子源。
【請求項２９】
少なくとも１つの制御電極が、電荷担体に対する障壁の１つに接近して配置される請求項２６〜２８のいずれかに記載の制御電子源。
【請求項３０】
少なくとも１つの制御電極が、絶縁体層を介して前記電界エミッタの側面に配置される請求項２６〜２９のいずれかに記載の制御電子源。
【請求項３１】
前記電界エミッタから真空ギャップで隔てられている少なくとも１つの制御電極を含む請求項２６〜３０のいずれかに記載の制御電子源。
【請求項３２】
少なくとも１つの制御電極が、前記電界エミッタに沿って配置されている請求項２６〜３１のいずれかに記載の制御電子源。
【請求項３３】
制御電極が、前記電界エミッタの側面との直接的コンタクトを有する請求項２６〜３２のいずれかに記載の制御電子源。
【請求項３４】
請求項１〜２１のいずれかに記載の電子源の基板が結晶である請求項２６〜３３のいずれかに記載の制御電子源。
【請求項３５】
請求項１〜２１のいずれかに記載の電子源の基板が、絶縁体および前記絶縁体に配置された導電層で実現される請求項２６〜３４のいずれかに記載の制御電子源。
【請求項３６】
前記基板または前記基板の導電層が、方位（１１１）を有する単結晶材料で実現される請求項３４、３５のいずれかに記載の制御電子源。
【請求項３７】
その表面が、電子に対して透過性で、かつ制御電子源の表面からの化学元素の出口を防止する材料で被覆されている請求項２６〜３６のいずれかに記載の制御電子源。
【請求項３８】
前記材料が、ダイヤモンドまたはダイヤモンドに類似のカーボンである請求項３７に記載の制御電子源。
【請求項３９】
少なくとも２つの制御電子源を含む制御電子源のマトリックスシステムであって、
前記電子源の少なくとも１つが、請求項２６〜３８のいずれかにより実現されるマトリックスシステム。
【請求項４０】
前記制御電子源の互いに垂直な列の２次元システムを含む請求項３９に記載のマトリックスシステム。
【請求項４１】
前記制御電子源の少なくとも１つの制御電極が、ダイフラム形状を有し、導電性ダイヤモンドまたはダイヤモンドに類似の材料で実現される請求項３９、４０のいずれかに記載のマトリックスシステム。
【請求項４２】
前記基板が、絶縁体上に配置された導電性材料の列を表す請求項３９〜４１のいずれかに記載のマトリックスシステム。
【請求項４３】
前記制御電子源が、各システムのバスが互いに平行で、２つの異なるシステムのバスが互いに垂直である２つのシステムを形成する導電性バスで与えられ、前記２つのシステムが２つのレベルで配置され絶縁体で隔てられている請求項３９〜４２のいずれかに記載のマトリックスシステム。
【請求項４４】
制御電子源を製造する方法であって、
固体基板上の電界エミッタの形成であって、各電界エミッタが異なる電気伝導性を有する材料で形成された少なくとも１つの横断する接合を含む電界エミッタの形成と、
そのような接合に接近した少なくとも１つの制御電極の形成とを含み、
前記電界エミッタが、蒸気―液体―固体のメカニズムでエピタキシャル成長されたウイスカで実現される方法。
【請求項４５】
前記電界エミッタの実現が、
前記基板への穴の形成と、
前記穴の底への溶媒粒子の堆積とを含む請求項４４に記載の方法。
【請求項４６】
前記電界エミッタの実現が、
前記基板上への溶媒粒子の配置と、
前記粒子の周りの前記基板のエッチングとを含む請求項４４に記載の方法。
【請求項４７】
請求項４５、４６のいずれかに記載の方法であって、前記電界エミッタを形成する手順が、更に、
その上に前記溶媒粒子を有する前記基板に対して反対の第１の種類の導電性を有する供給源材料を配置すること、
前記第１の種類の導電性を有するウイスカを成長させること、
その先端に小球体を有する前記成長されたウイスカを、雰囲気中への不活性ガスを導入することおよび前記基板の温度を同時に下げることによって安定して冷却すること、
その先端に小球体を有する前記成長されたウイスカを、雰囲気中への不活性ガスを導入することおよび前記基板の温度を同時に上げることによって安定して加熱すること、
第２の種類の導電性を有するウイスカを成長させること、
を含む請求項４５、４６のいずれかに記載の方法。
【請求項４８】
前記供給源材料の変化が２回よりも多く実施される請求項４７に記載の方法。
【請求項４９】
前記電界エミッタを形成する手順が、更に、
前記基板が構成される１つ又は複数の元素を含むガス雰囲気でウイスカを成長させること、
ドーピングガス状化合物を前記ガス雰囲気に導入すること、を含む請求項４５、４６のいずれかに記載の方法。
【請求項５０】
前記電界エミッタの形成が、異なるガス状ドーピング化合物剤を前記ガス雰囲気に導入する２以上の手順を含む請求項４９に記載の方法。
【発明の詳細な説明】
【０００１】
発明の分野
本発明は、真空マイクロエレクトロニクスを含んだマイクロエレクトロニクスに関し、特に、電界放出デバイスに関し、より具体的には電界放出カソード（陰極）並びに電界放出ディスプレイ、マイクロ波デバイス用の電子銃の電子ソース（源）などのその他の電界放出デバイスに関する。
【０００２】
従来技術
ここ数年の間に、電界放出を実現するための様々な形態が考えられている。この中には、欠陥（ｄｅｆｅｃｔ）が電界放出のイニシエータとして作用する平面構造内の欠陥を使用することによる放出が含まれている［１、２］。電界放出イニシエータとして特殊な方法で設けられた電界エミッタ（チップ、ブレード、その他）には、電界エミッタの規則正しい多数のアレイを実現し、大面積上にアレイを制御された状態で成長させることを実現するフィージビリティ（可能性）の点から、欠陥と比べて多くの利点がある。しかし、実際には、規則正しいアレイが均質性の欠陥の偶発的な分布を有する構造よりも劣っている場合はよく起こることである。
【０００３】
また、電界エミッタによって与えられる電子流の安定性および制御性の難しさは知られている。多数の電界エミッタアレイの電界電子放出の一様性に関する困難性は、同じ性質の難しさである。一様性は、一般に、多数の電界エミッタアレイの異なる電界エミッタを流れる電子流を等しくするバラスト抵抗器によって保証される。
【０００４】
様々な設計および技術的な解決法が、電界エミッタに関する困難性（問題）を克服するために使用されている。
安定電流の電子源として働くＭＯＳＦＥＴのドレインに電界エミッタが接続されている制御電子源が知られている［３、４］。そのような電子源において、電界放出電流の安定性および制御性の問題は首尾よく解決されている。しかし、電子源のトランジスタｐｎ接合は電界エミッタも配置されている基板の中に配置されており、制御電極は電界エミッタと同じく基板に配置されている電荷キャリア（担体）源との間に配列されている。このためにピクセルの占める面積は著しく大きくなり、したがってそのような電子源に基づく電界放出ディスプレイの分解能は減少する。
【０００５】
制御構成要素の空間的な配列と組み合わされる安定性および制御性の問題の解決法は、特許［５］において実現することに成功している。ここでは、電子源で、電界放出電流の安定性および制御性用のダイオードがエミッタベースに配置されている。そのような設計では、制御構成要素が電界エミッタそれ自体と同じ場所にあるので、電子源のサイズは、最小で、ほとんど３分の１に小さくなる。そのような電子源によって、電界放出の開始電圧が小さくなりそのようにして一様な放出が保証されるように、電圧を調整することができるようになる。ダイオードを介して作用し実際にはバラスト抵抗器として動作する複数のエミッタが、陰極電極に配置されている。そのような設計によって、電界放出の一様性および、同時に、その制御性が保証されるようになる。しかし、電界放出電流の安定化および制御について［５］で提案された構成要素は、一様性および制御性の問題を首尾よく解決するには不十分である。
【０００６】
特許［６］では、電界放出の利点をもっと完全に利用することが実現されている。電界エミッタは、電界放出の「重要な点（ｍａｔｅｒｉａｌ  ｐｏｉｎｔ）」としてではなく、それの様々な部分が空間的な特性を有しないで空間的に分布した物体（その物体の様々な部分が装置の機能的構成要素として働く）として考えられている。
【０００７】
特許［６］によれば、電子源の制御用の構成要素は、［３、４］で行われたように、平面配列から垂直配列に変えられている。したがって、電界放出電流の安定化および制御での主要な役割は、電界エミッタの先端部の通常の役割に加えて、電界エミッタの本体（ボディ）および表面に割り当てられている（割り付けられる）。
【０００８】
特許［６］では［３〜５］と同じ様に、抽出（導出）電極がエミッタ先端にある電子に作用する。［６］では、電界エミッタが十分な長さと厚さを持つ電子源が考えられている。したがって、制御電極または障壁（［５］のダイオードのような）の作用の点から、電子源の４つの領域、すなわち、
・電界エミッタが配置される基板、
・電界エミッタの基部、
・電界エミッタの先端（上）部、
・電界エミッタの本体、
は最小であると考えられる。
【０００９】
これらは、選択的な活動化（活性化）領域、または能動領域である。
したがって、能動領域は、基板、電界エミッタの本体、電界エミッタの基部、または電界エミッタの先端部にある領域である。電荷担体（キャリア）の供給源と電界エミッタとの接続はそれらの領域を通して実現され、刺激（誘導）および抽出を用いて１つの領域から他の領域に電界放出電流（電荷担体の流れ）の制御が実施される。
【００１０】
しかし、ある場合には、電荷担体の流れのそのような制御は、［６］で実現することができない。これは、更に高い電界の作用、例えばアノード（陽極）電界の作用を受けている電界エミッタは、電界エミッタの先端部の領域だけでなく本体全体にわたってその影響を受けるということに関係している。結果として、電界エミッタに作用するそのような電界は、様々な障壁および制御構成要素にわたる作用を短絡（ｓｈｏｒｔ−ｏｕｔ）させる。特許［６］で使用される「ウエット」または「ドライ」エッチングで電界エミッタを製造する方法で、能動領域の長さｌと直径ｄの比の小さいエミッタが形成されることになる。この場合に、電界放出電流の制御に関して、大きな外部電界（例えば、陽極電界）の作用を補償するために、非常に大きな電圧が使用されなければならない。
【００１１】
実際に、ｐ型導電性を有する部分を含む電界エミッタが、陽極で形成される電界Ｅ（図３Ｃ）中に置かれる場合は、第１のｐｎ接合０４の第１の境界はｐ領域にシフトされたＥｊである。ある値Ｅｔで、ｎ領域ｃからの電子が狭くなった障壁を通って電界エミッタにトンネリングし始めるようになる程度に、第１の接合０４は第２の接合０６に近づく。これによって、電界エミッタから電子の放出が起こるようになる。これが、外部電界による「短絡」である。従来のもの（図３Ａ）および考察中の［６］のもの（図３Ｂ）の両方において、電界エミッタの近くに制御電極が存在することで、浸透電界の作用が補償され、そのようにして第２のｎ領域ｃの電荷担体が「閉じ込め（ｌｏｃｋ）」られるようになる。しかし、［６］で考えられた幾何学的なサイズでは、ｐ領域の長さｌは幅ｄと同等（コンパチブル）であるかまたはむしろそれよりも短いことが知られている。知られているように、電荷担体を「閉じ込める」ためには、制御電極０２または０８の横方向電界の値は、電荷担体の流れの原因となる縦方向電界と同程度でなければならない。このために、制御電極に大きな電圧を加えることが必要になる。
【００１２】
更に、特許［６］では、制御電極は能動領域を流れる電荷担体の流れを刺激し、電界エミッタから電子を抽出する。このようにして、電子放出は安定化され、制御される。同時に、［６］の制御電極は、能動領域を流れる電荷担体の流れを閉め切らない。電荷担体の流れを刺激するという制御電極の上記の機能によって、「厚さを数ミクロン以下に、一般的にはサブミクロン程度の厚さに形成する」ように［６］に述べられるｐ領域のおおよそのサイズが必要になる（［６］の第８欄、最後のパラグラフを参照されたい）。このことは、［６］の発明者は「閉込め」機能で制御電極を作る可能性を考えなかったことを意味し、その結果として、発明者の考えた設計は、刺激するのには十分であるが強い外部電界の影響の下で電子が動くのを閉じ込めるのには十分でなかった。しかし、制御電極で流れを閉じ込めることが可能な場合は、流れの閉じ込めのために（絶対値が）小さな負電圧を使用することができることは知られている。今述べた方法は、様々な駆動システムで、例えば電界放出ディスプレイで小さな電圧の「電気的鍵（ｅｌｅｃｔｒｉｃ  ｋｅｙ）」を使用するために、実際的な観点から非常に重要である。そのようなタイプは、［６］で提案された設計で与えられる１にほぼ等しい特性ｌ／ｄの値が小さいために、［６］で実現することができない。
【００１３】
本発明では、電界放出の安定化および制御のために、ここで、ｌ／ｄ≫１を特徴とするウイスカ（「フィラメント・クリスタル」）を使用することによって前記欠点を克服する。横断ｐｎ接合を有するウイスカを作る方法もまた本発明によって提案される。その結果、提案された設計によれば、電荷担体の流れを閉じ込めることによって電界放出を制御することができるようになる。
【００１４】
提案された方法は、有効で長寿命なフラットパネルディスプレイを作るときに特に重要である。実際に、高い電圧で効率が高いので、陽極（加速）電界が大きいければ大きいほど、その蛍光体（発光体）はより有効で長寿命となる。また、そのような装置で陽極電圧を増し、したがって電流を減少すると、蛍光体の耐久性は増す。高加速電圧によって、蛍光体の分解を防ぎ光反射で照度を大きくする保護被覆層（例えば、アルミニウム）を使用することができるようになる。更に、電流が大きいとエミッタが加熱されて劣化するようになるので、電流を小さくすることは、電界エミッタそれ自体（特に、半導体エミッタ）のために有益である。
【００１５】
本発明では、エピタキシャル成長ウイスカを使用することに基づいて、電界放出電流を安定化し制御するための様々な可能性が提案される。ウイスカ成長によって、比ｌ／ｄは５〜１０倍以上で実現することができる。更に、ウイスカ成長電界エミッタを使用して、制御電極の形状の変形例およびその形成の広い可能性を実現することができる。特に、階段（ステップ）状のエミッタによる設計を図４ｃに提案する。
【００１６】
本発明によれば、少なくとも１つの障壁（例えば、ｎ、ｎ＋、ｐ、ｐ＋またはｐｎ接合）を含むウイスカで電界エミッタが実現される。すなわち、障壁は、電界エミッタの本体中に配置されて、基板すなわちそれ自体基部よりもいくらか高いところｈ＞０（図４ａ）にある。特許［３、５］と同時に、障壁の１つは、基板の上の面か基板の下かにある電界エミッタの基部に配置されている。
【００１７】
前述したように、能動（活性）領域は電界エミッタの基部［５］、先端［３、５］または基板［３］と電界エミッタの本体［６］との両方に配置することができる。本発明では、能動領域が、電界エミッタの側面、または基板または電界エミッタと直接的または間接的に接触する材料の本体中に配置されるタイプを提案する。
【００１８】
また、能動領域は、絶縁基板に配列された薄い表面導電層に配置することもできる。したがって、本発明で目的とした制御電子源のタイプによって、安定化および制御用構成要素を平面配列から垂直配列に変えるという問題（および、そのようにして、装置の分解能を高める問題）が解決されただけでなく、低い電圧を用いて放出電流の制御性を保つことができるようになる。そのようにして、低い外部電界と高い外部電界の両方の場合で前記制御性を実現することができるようになる。
【００１９】
特許［６］において、横断ｐｎ接合を有する電界エミッタの製法は上に述べたように行われる。しかし、この方法では、必要な機能特性を与える電界エミッタの最適な幾何学的なパラメータを達成することはできない。
【００２０】
方向付けされたウイスカを成長させる方法は知られている（７、８、９、１０）。しかし、その方法は、例えばｐｎ接合のような接合を作る手順を含まない。この発明では、その手順を提案する。
【００２１】
発明の概要
電子源が提案され、その電子源は電界エミッタ、基板、電荷担体（キャリア）の供給源および少なくとも１つのバラスト抵抗器を含む。電界エミッタは、基板にエピタキシャル成長されたウイスカ（ｗｈｉｓｋｅｒ）で実現（供給）され、少なくとも１つのバラスト抵抗器は、電界エミッタの本体（ボディ）中の境界として表される障壁として実現される。境界は、異なる種類の導電性を有する材料の接触（コンタクト）で形成される。
【００２２】
電子源では、電界エミッタは、少なくとも１つの半導体材料で実現される。電子源の少なくとも１つの障壁は、ｎ、ｎ＋、ｐ、ｐ＋の種類のような異なる種類の導電性を有する材料の接合によって形成される。少なくとも１つの障壁は、電荷担体の流れの方向に交差する絶縁層で形成される。
【００２３】
電界エミッタはチップ（ｔｉｐ）で形成され、そのチップは、広い下方部分とより細い上方部分との２つの同軸部分からなる。また、電界エミッタは、ブレードでも形成することができる。電界エミッタの先端部は尖っており、ダイヤモンドまたはダイヤモンドに類似の材料で被覆されている。被膜もまた尖らす（尖鋭にする）ことができる。
【００２４】
電子源の他のタイプ（変形例）では、障壁は電界エミッタの本体と電界エミッタの表面に配置された導電層との間の境界によって形成される。電子源では、少なくとも１つのバラスト抵抗器が電界エミッタ本体中の境界として表される障壁として実現される。その境界は異なる種類の導電性を有する材料の接触で形成される。
【００２５】
電界エミッタは、少なくとも１つの半導体材料で実現され、導電層もまた少なくとも１つの半導体材料で実現される。
電界エミッタの少なくとも１つの障壁は、ｎ、ｎ＋、ｐ、ｐ＋の種類のような異なる種類の導電性を有する材料の接合で形成される。
【００２６】
電子源の他のタイプでは、少なくとも１つの障壁は、電荷担体の流れの方向に交差する絶縁層で形成される。
電界エミッタは、チップかブレードかで形成することができる。チップ形状の場合には、電界エミッタは、広い下方部分とより細い上方部分との２つの同軸部分からなる。電界エミッタの先端部は尖っており、ダイヤモンドまたはダイヤモンドに類似の材料で被覆され、その被膜もまた尖っている。
【００２７】
電荷担体の供給源は、基板を介しておよび／または、直接または絶縁層を介して電界エミッタの表面に配置された導電層を介して電界エミッタに接続されている。
【００２８】
電子源のもう一つのタイプでは、基板はチップの形状であり、絶縁体および導電層で形成され、バラスト抵抗器はその導電層で形成されている。
電子源の導電層は、電荷担体に対する少なくとも１つの障壁を含む。電子源の少なくとも１つの障壁は、ｎ、ｎ＋、ｐ、ｐ＋の種類のような異なる種類の導電性を有する材料の接合で形成され、少なくとも１つの障壁は電荷担体の流れの方向に交差する絶縁層で形成される。
【００２９】
もう一つのタイプでは、電子源は、少なくとも制御電極を含み制御することができる。電子源は、本体中および／または電界エミッタの表面に少なくとも１つの能動（活性）領域を含むことができる。能動領域は、基板の表面および／または直接または絶縁体層を介して電界エミッタの表面に配置された導電層で実現することができる。
【００３０】
少なくとも１つの制御電極が、電荷担体に対する１つの障壁の近くに、または絶縁体層を介して電界エミッタの側面に配置される。制御電極は、電界エミッタから真空ギャップで隔てられるか、電界エミッタに沿って配置される。制御電極は、電界エミッタの側面と直接的に接触することができる。
【００３１】
制御電子源の基板は、結晶であってもよく、または絶縁体およびその絶縁体上に配置された導電層で実現することもできる。基板は、方位（１１１）を有する単結晶材料で実現することができる。
【００３２】
基板の表面は、電子に対して透明（透過性）で、かつ制御電子源の表面からの化学元素の出口（アウトレット：ｏｕｔｌｅｔ）を保護する材料で被覆することができる。その材料はダイモンドまたはダイヤモンドに類似のカーボンである。
【００３３】
また、本発明は、少なくとも２つの制御電子源を含む制御電子源のマトリックスと考えられる。マトリックスは、制御電子源の互いに直角な列からなる２次元システム（系）を含むことができ、その電子源の制御電極の少なくとも１つはダイアフラム形状であり、ダイヤモンドまたはダイヤモンドに類似の材料で実現される。
【００３４】
制御電子源が配列される基板は、絶縁体上に配置された導電材料で実現される。
マトリックスは２つのシステムを形成する導電バスを含み、そのシステムでは各々のシステムのバスは互いに平行であるが一方で、２つの異なるシステムのバスは互いに直角である。そのシステムでは２つのシステムが２つのレベル（高さ）で配置され絶縁層で隔てられている。
【００３５】
本発明はまた制御電子源の製造方法も提案し、その方法は、電界エミッタの固体基板上への形成と、ここで各電界エミッタが異なる電気導電性を有する材料で形成された少なくとも１つの横断する接合を含み、そのような接合に接近した少なくとも１つの制御電極の形成とを含む。その電界エミッタは気体（蒸気）―液体―固体のメカニズムでエピタキシャル成長されたウイスカで実現される。電界エミッタの実現は、基板への穴の形成およびその穴の底への溶媒粒子の堆積を含むことができる。また、電界エミッタの実現は、基板上への溶媒粒子の配置およびその粒子の周りの基板のエッチングを含むことができる。
【００３６】
上記によれば、本方法は電界エミッタの形成手順を更に含むことができる。即ち、溶媒粒子をその上に持つ基板に対して反対の第１の種類の導電性を有する供給源材料を配置すること、第１の種類の導電性を有するウイスカを成長すること、雰囲気中への不活性ガスの導入および基板温度の同時の降温によってその先端部に小球体を有する成長されたウイスカを安定して冷却すること、供給源材料を第２の導電性を有する他の供給源に変えること、雰囲気中への不活性ガスの導入および基板温度の同時の昇温によってその先端部に小球体を有する成長されたウイスカを安定して加熱すること、および第２の導電性を有するウイスカを成長することを含むことができる。また、本方法は供給源材料を２度より多く変える可能性もまた含む。
【００３７】
上記によれば、本方法は、基板を構成する元素を含むガス雰囲気中でウイスカを成長すること、およびそのガス雰囲気中にドーピングガス状化合物を導入することを含む電界エミッタ形成手順も更に含むことができる。本方法によれば、電界エミッタの形成は、ガス雰囲気中に異なるガス状ドーピング化合物を導入する２以上の手順を含むことができる。
【００３８】
本発明を実現する最良の形態
実施例１．バラスト抵抗器として障壁を使用する安定化電子源を実現する最も代表的なものは、次のものである。ｎ型シリコンの薄い層が、基板に対してエピタキシャルであるｐ型シリコンチップに堆積される（図４ｄ）。ｐ型シリコンとｎ型シリコン被膜の間の接合がバラスト抵抗器として作用する。
【００３９】
実施例２．垂直配列の制御構成要素を使用する制御電子源を実現する最も代表的なものは、次のものである。チップがその本体中に２つの接合を含む。チップの上部はｎ型材料で実現される。チップの下部は、隣接する基板と同様に、ｎ型材料で実現される。制御電極が、ｐ型材料で実現されるチップ中間部分に配置される。制御電極は、延長された長さを有し、チップの表面に配置され、更にチップ表面と直接接触する（図５ｃ）。電圧Ｖｏｐｅｎが制御電極に加えられた時に、電界エミッタの表面に沿った領域ｂに反転層が誘起され、領域ｃからの電子が反転層を通って領域ａに侵入し始める。次に、電子は陽極電圧の作用を受けて電界エミッタから放出されるようになる。
【００４０】
実施例３．垂直配列の制御構成要素を使用する制御電子源のマトリックスシステムを実現する最も代表的なものは、次のものである。
尖ったウイスカ成長電界エミッタ０１の列が、図６ａに示すように、結晶方位（１１１）を有するシリコンの導電性基板０９に形成される。制御電極０８の平行な列のシステムが、電界エミッタの表面に形成され、絶縁層０３が電界エミッタと制御電極の間に配置される。次に、絶縁ガラス層０３´が、その構造の上に堆積される。その後で、一組の平行なストライプ０２がガラス上に堆積され、中心対称キャビティ０７がエミッタに対応する場所に形成されて、各エミッタの上部（「先端部」）がキャビティの中心でその底部よりそそり立つ（伸びる）。ストライプの組０２は、制御電極０８の平行な列のシステムに直角（垂直）であることが重要である。特定の電界エミッタから放出を得るために、制御電極０８のシステムの列に電圧Ｖｏｐｅｎを加え、同時に、その組０２のストライプに電圧Ｖｅｘｔを加えることが必要である。列とストライプの交差する点で、和の電圧Ｖｏｐｅｎ＋Ｖｅｘｔによって放出が開始される。
【００４１】
参考文献
１．  Ｂｒｏｄｉｅ，  Ｐ．  Ｒ．  Ｓｃｈｗｏｅｂｅｌ，  Ｖａｃｕｍｍ  Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  Ｄｅｖｉｃｅｓ，
Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ＩＥＥＥ．  Ｖｏｌ．  ８２，  Ｎｏ．７，  Ｊｕｌｙ  １９９４
２．  Ｗ．  Ｚｈｕ，  Ｇ．  Ｐ．  Ｋｏｃｈａｎｓｋｉ，  Ｓ．  Ｊｉｎ  ａｎｄ  Ｌ．  Ｓｉｅｂｌｅｓ，
Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．，  ７８（１９９５）２７０７
３．  Ｈ．  Ｆ．  Ｇｒａｙ，  Ｒｅｇｕｌａｔａｂｌｅ  ｆｉｅｌｄ  ｅｍｉｔｔｅｒ  ｄｅｖｉｃｅ  ａｎｄ  ｍｅｔｈｏｄ  ｏｆ  ｐｒｏｄｕｃｔｉｏｎ  ｔｈｅｒｅｏｆ，
ＵＳ  Ｐａｔ．  ５，３５９，２５６，  Ｃｌ  ３１３／１６９（１９９４）
４．  Ｊｕｎｊｉ  Ｉｔｏｈ，  Ｔａｋａｙｕｋｉ  Ｈｉｒａｎｏ，  ａｎｄ  Ｓｅｉｇｏ  Ｋａｎｅｍａｒｕ，  Ｕｌｔｒａｓｔａｂｌｅ  ｅｍｉｓｓｉｏｎ  ｆｒｏｍ  ａ  ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ−ｓｔｒｕｃｔｕｒｅｄ  Ｓｉ  ｅｍｉｔｔｅｒ  ｔｉｐ，
Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ６９（１１），９  Ｓｅｐｔｅｍｂｅｒ  １９９６，  ｐ．１５７７
５．  Ｙｏｉｃｈｉ  Ｋｏｂｏｒｉ，  Ｍｉｔｓｕｒｕ  Ｔａｎａｋａ，  Ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎ  ｃａｔｈｏｄｅ，
ＵＳ  Ｐａｔ．  ５，１６２，７０４  Ｃｌ  ３１５／３４９  （１９９２）
６．  Ｓｅｉｇｏ  Ｋａｎｅｍａｒｕ，  Ｊｕｎｊｉ  Ｉｔｏｈ，  Ｆｉｅｌｄ  ｅｍｉｔｔｅｒ  ｈａｖｉｎｇ  ｓｏｕｒｃｅ，  ｃｈａｎｎｅｌ，  ａｎｄ  ｄｒａｉｎ  ｌａｙｅｒｓ，
ＵＳ  Ｐａｔ．  ５，７１０，４７８，  Ｄａｔｅ  ｏｆ  Ｐａｔｅｎｔ  ２０．０１．１９９８
７．  Ｅ．  Ｊ．  Ｇｉｖａｒｇｉｚｏｖ，  Ｍｅｔｈｏｄ  ａｎｄ  ａｐｐａｒａｔｕｓ  ｆｏｒ  ｇｒｏｗｉｎｇ  ｏｒｉｅｎｔｅｄ  ｗｈｉｓｋｅｒ  ａｒｒａｙｓ，
ＲＵ  Ｐａｔｅｎｔ  ２．０９９．８０８，  ２０．１２．１９９７ｒ
８．  Ｙｏｓｈｉｎｏｒｉ  Ｔｅｒｕｉ，  Ｒｙｕｉｃｈｉ  Ｔｅｒａｓａｋｉ，  Ｍｅｔｈｏｄ  ｆｏｒ  ｐｒｏｄｕｃｉｎｇ  ｓｉｎｇｌｅ  ｃｒｙｓｔａｌ  ａｎｄ  ｎｅｅｄｌｅ−ｌｉｋｅ  ｓｉｎｇｌｅ  ｃｒｙｓｔａｌ，  ＵＳ  Ｐａｔｅｎｔ  ♯５，５４４，６１７  Ｄａｔｅ  ｏｆ  Ｐａｔｅｎｔ  １３．０８．１９９６
９．  Ｄｉｄｉｅｒ  Ｐｒｉｂａｔ  ｅｔ  ａｌ，  Ｍｅｔｈｏｄ  ｆｏｒ  ｔｈｅ  ｃｏｎｔｒｏｌｌｅｄ  ｇｒｏｗｔｈ  ｏｆ  ｃｒｙｓｔａｌ  ｗｈｉｓｋｅｒ  ａｎｄ  ａｐｐｌｉｃａｔｉｏｎ  ｔｈｅｒｅｏｆ  ｔｏ  ｔｈｅ  ｍａｋｉｎｇ  ｏｆ  ｔｉｐ  ｍｉｃｒｏｃａｔｈｏｄｅｓ，
１０．  Ｍｉｃｈｉｏ  Ｏｋａｊｉｍａ  ｅｔ  ａｌ，  Ｆａｂｒｉｃａｔｉｏｎ  ｍｅｔｈｏｄ  ｏｆ  ｆｉｎｅ  ｓｔｒｕｃｔｕｒｅｓ，
ＵＳ  Ｐａｔｅｎｔ  ５，３８１，７５３  Ｄａｔｅ  ｏｆ  Ｐａｔｅｎｔ  １７．０１．１９９５
【図面の簡単な説明】
【図１】
従来技術［５］による電界放出陰極の説明図である。
１−基板；２−陰極；３−ダイオード；４−金属層；５−半導体層；６−エミッタ；７−絶縁層；８−制御電極。
【図２】
図２ａ及び図２ｂは、従来技術［３］による電界放出装置の説明図である。
【図３】
図３ａ及び図３ｂは、従来技術［６］による電界放出装置の説明図である。
０１−電界エミッタの先端部；０２−制御電極；０３−絶縁体；０４−障壁（接合）；０６−障壁（接合）；０８−制御電極；０９−基板の導電性部分；０９ｉ−基板の絶縁体部；ａ、ｂ、ｃ−異なる導電性の領域；ｅ−活性領域の位置。
図３ｃは、従来技術の異なる機能領域を有する電界エミッタの説明図である。Ｅ−外部電界；Ｅｊ−様々な値の外部電界の影響を受ける接合境界（例えば、ｐｎ接合）の種々の位置；Ｅｔ−電子が接合を通って流れ始める時の接合境界の位置；ｌ−活性領域の長さ；ｄ−活性領域の幅。
図３ｄは、［６］による電界エミッタの製造方法の説明図である。
１２、１３、１４−異なる種類の導電性を有する層
【図４】
図４ａ、図４ｂ、図４ｃ、図４ｄ、及び図４ｅは、本発明による安定化電子源の説明図である。
ｑ−電荷担体の可能な移動；ｈ−基板より上の障壁の位置の高さ；００−電荷担体が表面層を介して供給される場合は、絶縁体；００−電荷担体が基板を介して供給される場合は、導電性材料。
【図５】
図５ａ、図５ｂ、図５ｃ、及び図５ｄは、本発明による制御電子源の説明図である。
【図６】
図６ａは、本発明による制御電子源のマトリックスシステムの説明図である。０７−開口。
制御電極０２および０８の列は互いに垂直であり、共にマトリックスシステムの放出の制御を実現する。
図６ｂは、本発明による制御された電子源のマトリックスシステムの説明図である。
制御電極０２の列（行）と基板の絶縁部分０９ｉをベースにした基板の導電性ストライプ０９の列とは互いに垂直であり、共にマトリックスシステムの放出の制御を実現する。
【図７】
横断する障壁（接合）を有する成長したシリコンウイスカの説明図である。
１５−シリコンの微結晶（クリスタライト）と溶媒で構成される凝固された小球体。ウイスカにシリコンの化学エッチを作用させることによって、ウイスカは小球体の同時除去でチップに変形される。
【図２】
2005508065.tif 000002
【国際公開パンフレット】
2005508065.tif 000003
2005508065.tif 000004
2005508065.tif 000005
2005508065.tif 000006
2005508065.tif 000007
2005508065.tif 000008
2005508065.tif 000009
2005508065.tif 000010
2005508065.tif 000011
2005508065.tif 000012
2005508065.tif 000013
2005508065.tif 000014
2005508065.tif 000015
2005508065.tif 000016
2005508065.tif 000017
2005508065.tif 000018
2005508065.tif 000019
2005508065.tif 000020
2005508065.tif 000021
2005508065.tif 000022
2005508065.tif 000023
2005508065.tif 000024
2005508065.tif 000025
【国際調査報告】
2005508065.tif 000026
2005508065.tif 000027
2005508065.tif 000028