(57)【要約】フォトニック集積回路（１０）は、複数の光子との動作に適し、光子に近いバンドギャップエネルギーを有する機能材料を含む少なくとも１つのフォトニック部品（３０）と、光子より実質的に高いバンドギャップを有し、光子のエネルギーに近いバンドギャップエネルギーを有する機能材料を含む少なくとも１つのフォトニック部品（３０）に隣接した機能材料を含む、複数の光子との動作に適した少なくとも１つのフォトニック部品（５０）とを備える。光子より実質的に高いバンドギャップエネルギーを有する機能材料を含む少なくとも１つのフォトニック部品（５０）は、少なくとも１つのアモルファスシリコン系合金材料を含む。【選択図】図１
2005508014.tif 000002
【特許請求の範囲】
【請求項１】
複数の光子との動作に適し、前記光子のエネルギーに近いバンドギャップエネルギーを有する機能材料を含む少なくとも１つのフォトニック部品と、
前記光子より実質的に高いバンドギャップを有し、前記光子のエネルギーに近いバンドギャップエネルギーを有する機能材料を含む前記少なくとも１つのフォトニック部品に隣接した機能材料を含む、前記複数の光子との動作に適した少なくとも１つのフォトニック部品と
を備えるフォトニック集積回路であって、
前記光子より実質的に高いバンドギャップエネルギーを有する機能材料を含む前記少なくとも１つのフォトニック部品が、少なくとも１つのアモルファスシリコン系合金材料を備えるフォトニック集積回路。
【請求項２】
前記アモルファスシリコン系合金材料は、プラズマ強化形化学蒸着が施される、請求項１に記載のフォトニック集積回路。
【請求項３】
前記アモルファスシリコン系合金材料は、ａ−Ｓｉ：Ｈおよびａ−Ｓｉ：Ｆ系合金からなる群から選択される少なくとも１つの材料を含む、請求項１に記載のフォトニック集積回路。
【請求項４】
前記アモルファスシリコン系合金材料は、水素化またはフッ素化処理された、ａ−ＳｉＣｘ（０＜ｘ＜１）、ａ−ＳｉＮｙ（０＜ｙ＜１．３３）、ａ−ＳｉＯｚ（０＜ｚ＜２），および、ａ−ＳｉＧｅｗ（０＜ｗ＜１）からなる群から選択される少なくとも１つの材料を含む、請求項１に記載のフォトニック集積回路。
【請求項５】
前記光子のエネルギーに近いバンドギャップエネルギーを有する機能材料を含む前記少なくとも１つのフォトニック部品は、複数のIII−V族半導体素子を含み、前記光子より実質的に高いバンドギャップエネルギーを有する機能材料を含む前記少なくとも１つのフォトニック部品は、前記III−V族半導体素子を互いに光学的に結合する、請求項１に記載のフォトニック集積回路。
【請求項６】
前記光子のエネルギーに近いバンドギャップエネルギーを有する機能材料を含む前記少なくとも１つのフォトニック部品は、フォトニック伝送源、電界吸収変調器、半導体光増幅器、ゲイン領域、およびフォトニック検出器からなる群から選択される少なくとも１つの素子を含む、請求項１に記載のフォトニック集積回路。
【請求項７】
前記光子より実質的に高いバンドギャップエネルギーを有する機能材料を含む前記少なくとも１つのフォトニック部品は、導波路ベースのコネクタ、導波路ベースのスプリッタ、波長フィルタリング要素、波長選択要素、分布ブラッグ格子反射器、位相領域からなる群から選択される少なくとも１つの素子を含む、請求項１に記載のフォトニック集積回路。
【請求項８】
基板上に少なくとも１つのIII−V族半導体素子を形成することと、
プラズマ強化形化学蒸着を用いて、前記基板上に少なくとも１つのアモルファスシリコン材料導波路を形成することと
を含むフォトニック集積回路形成方法であって、
前記少なくとも１つの導波路は、前記少なくとも１つのIII−V族半導体素子に光学的に結合される方法。
【請求項９】
前記アモルファスシリコン材料は、ａ−Ｓｉ：Ｈおよびａ−Ｓｉ：Ｆ系合金からなる群から選択される少なくとも１つの材料を含む、請求項８に記載の方法。
【請求項１０】
前記アモルファスシリコン材料は、水素化またはフッ素化処理された、ａ−ＳｉＣｘ（０＜ｘ＜１）、ａ−ＳｉＮｙ（０＜ｙ＜１．３３）、ａ−ＳｉＯｚ（０＜ｚ＜２），および、ａ−ＳｉＧｅｗ（０＜ｗ＜１）からなる群から選択される少なくとも１つの材料を含む、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、フォトニック集積回路（ＰＩＣ：Ｐｈｏｔｏｎｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ）およびその製造方法に関する。
【発明の背景】
【０００２】
III−V族半導体化合物のフォトニック部品または素子を含むフォトニック集積回路（ＰＩＣ）の使用が望まれている。このような回路は、本質的に、モノリシック回路であってよい。このようなＰＩＣの１つの例は、多数のチャネル数を含む光クロスコネクトの形態のものであってよい。
【０００３】
導波光素子をＰＩＣに集積するさいに能動部品と受動部品との間を結合することは、基本的に、困難な作業である。能動部品は、一般的に、レーザーダイオード、半導体光増幅器（ＳＯＡ）、電界吸収型変調器などの機能材料のバンドギャップを光子エネルギーに近いものにする必要がある部品である。受動部品は、一般的に、機能材料のバンドギャップエネルギーが、伝播光子より実質的に高く、導波路ベースのコネクタ、スプリッタ、カプラ、光電子スイッチ、デマルチプレクサなどの波長フィルタリング要素または波長選択要素などの形態のものである。
【０００４】
一般的に、能動部品と受動部品とを集積するには、異なる材料を使用する必要がある。しかしながら、結晶材料に求められる格子整合の要求が厳しいため、光学特性が異なる異種の材料の集積が困難な場合がある。
【０００５】
能動部品と受動部品を集積する既存の手段は、例えば、結合が弱く損失が大きくなる結果をもたらすため、一般的に、効果的ではないと考えられている。その結果、単一のチップ上に多数の光電子機能を集積した場合の結果が、例えば、特に、電気通信デバイスなどにおいて問題となることがある。
【０００６】
２つの一般的な手段は、隣接結合および方向性結合を含む。隣接結合において、導波路コアスタックは、例えば、化学エッチングを用いて選択的に除去される。次いで、整列させた受動導波路構造を再度成長させる。このような接合部の欠点として、接合部形状の再生などに関連することが困難であることに加え、成長ステップを使用することが挙げられる。また、上部に能動層を形成したほぼ連続した受動導波路構造が使用されてよい。受動型となる予定の部分の能動層は、選択的にエッチングされて除去されることができる。
【０００７】
また、成長速度とマスクの差を利用する選択成長（ＳＡＧ）が使用されてもよい。
【０００８】
垂直方向性結合において、別個の導波路として作用する垂直面にある異なるエピタキシャル層間の結合が利用され得る。しかしながら、これらの方法の各々には欠点があると考えられている。例えば、製造プロセスにおいてエピタキシャル層を使用すると、適切な材料の選択性が制限される。隣接接合境界などの結合点での損失が、典型的に、例えば、約２〜３ｄＢ／境界の程度になり著しい。さらに、典型的に実現される製造歩留まりが低く、約２０％程度の場合もあり、これらの技術に関連するコストが高くなる。
【０００９】
したがって、能動素子および受動素子を含むＰＩＣおよびそれらの製造方法を提供することが強く望まれる。
【発明の概要】
【００１０】
複数の光子との動作に適し、光子のエネルギーに近いバンドギャップエネルギーを有する機能材料を含む少なくとも１つのフォトニック部品と、光子より実質的に高いバンドギャップを有し、光子のエネルギーに近いバンドギャップエネルギーを有する機能材料を含む少なくとも１つのフォトニック部品に隣接した機能材料を含む、複数の光子との動作に適した少なくとも１つのフォトニック部品とを備えるフォトニック集積回路であって、光子より実質的に高いバンドギャップエネルギーを有する機能材料を含む少なくとも１つのフォトニック部品が、少なくとも１つのアモルファスシリコン系合金材料を含むフォトニック集積回路が提供される。
【００１１】
図面を参照して以下の本発明の好適な実施形態の詳細な説明を考察することによって、本発明を容易に理解することができるであろう。なお、図面において、同一号は同一部分を示す。
【好適な実施形態の詳細な説明】
【００１２】
本発明の明確な理解に関連する構成要素を説明するために、本発明の図面および説明を簡潔に記載してきたが、明確にするために、典型的な光デバイス、フォトニック集積回路（ＰＩＣ）、光導波路、およびそれに関連する製造方法における多数の他の構成要素を削除していることを理解されたい。当業者であれば、本発明を実施するために、他の構成要素が望ましいこと、および／または必要とされることを認識するであろう。しかしながら、このような構成要素は当業者に公知であるため、さらには、このような要素により、本発明の良好な理解が妨げられるため、このような構成要素に関しては、本願明細書において記載しない。本願明細書における記載は、当業者に公知のこのようなデバイス、ＰＩＣ、導波路、および方法のすべての変更および修正に向けられる。
【００１３】
本発明の１つの態様によれば、モノリシック集積光電子製品の能動素子部品と受動素子部品の導波路結合を、柔軟性があり、屈折率が整合し、低損失のものにするために、アモルファスシリコン（ａ−Ｓｉ）材料を使用することができる。本発明の１つの態様によれば、ａ−ＳｉＣｘ（０＜ｘ＜１）、ａ−ＳｉＮｙ（０＜ｙ＜１．３３）、ａ−ＳｉＯｚ（０＜ｚ＜２），および、ａ−ＳｉＧｅｗ（０＜ｗ＜１）のようなａ−Ｓｉ：Ｈおよびａ−Ｓｉ：Ｆ系の合金を含むアモルファスシリコン（ａ−Ｓｉ）材料を、光電子製品の能動部品と受動部品を集積するための導波路を形成するために利用することができる。これらのアモルファス性質から、ａ−Ｓｉ材料は、結晶材料の格子整合要求をもたない。さらに、例えば、光屈折率を、例えば、１．５から４まで実質的に連続して調整できることにより、従来技術と比較して、改良された屈折率整合性および低損失の特徴を備えた能動部品の導波路結合が得られる。
【００１４】
本発明の１つの態様によれば、ａ−Ｓｉ：Ｈまたはａ−Ｓｉ：Ｆ系合金などのａ−Ｓｉ材料の導波路が、プラズマ強化形化学蒸着（ＰＥＣＶＤ）を用いて作られ、それにより、低い固有光吸収係数（１．５５μｍで約０．１ｃｍ−１）が得られ、低損失の導波路構造を開発できる。ａ−Ｓｉ材料の電子的および光学的特徴は、スパッタリングやＰＥＣＶＤなどの導波路形成方法に応じて変更されることもできる。例えば、スパッタリングされたａ−Ｓｉは、一般的に、禁制帯において高密度の状態を有し、１．５５μｍで１０ｃｍ−１より大きな光吸収係数を有することを特徴としていた。しかしながら、ＰＥＣＶＤのａ−Ｓｉ材料は、赤外線の波長、例えば、１．３および１．５５μｍの範囲において、より低い吸収係数を示す場合がある。
【００１５】
このようなａ−Ｓｉ材料の場合、１．５５μｍの動作波長での光吸収は低いことが望ましく、それにより、当業者により理解されるように、低損失および良好な光伝達特性が得られる。例えば、ａ−Ｓｉ：Ｈに対応する吸収係数は、約０．１ｃｍ−１とすることができ、例えば、導波路損失は、１．５５μｍで約０．５ｄＢ／ｃｍ程度のものであることが好ましい。
【００１６】
さらに、ａ−Ｓｉ材料ＰＥＣＶＤプロセスにおけるプラズマ支援分解を受ける主要なガス、例えば、ＳｉＨ４を、他の化学物質、例えば、ＣＨ４、ＣＯ２、Ｎ２、ＮＨ３、またはＮ２Ｏと混合することにより、より幅の広いエネルギーギャップがより低い屈折率で達成される。
【００１７】
図１は、本発明の１つの態様によるａ−Ｓｉ／III−V族半導体能動素子の異種集積部１０の断面図を示す。この集積部１０は、基板２０と、多重量子ウェル（ＭＱＷ）層４０を含む能動素子３０と、ａ−Ｓｉ材料導波路５０とを備える。
【００１８】
基板２０は、ＩｎＰ、ＧａＡｓ，またはＧａＮなど、またはＰＩＣに対する基本構造を形成してよいｃ−Ｓｉなどの任意の適切な従来の半導体基板の形態のものとすることができる。能動素子３０は、例えば、半導体レーザーなど、従来型のIII−V族半導体能動部品または素子の形態のものとすることができる。このような基板および能動素子の形成および使用は、当業者により十分に理解されているものである。
【００１９】
導波路５０は、ａ−ＳｉＣｘ（０＜ｘ＜１）、ａ−ＳｉＮｙ（０＜ｙ＜１．３３）、ａ−ＳｉＯｚ（０＜ｚ＜２），および、ａ−ＳｉＧｅｗ（０＜ｗ＜１）のようなａ−Ｓｉ：Ｈおよびａ−Ｓｉ：Ｆ系の合金を含むアモルファスシリコン（ａ−Ｓｉ）材料から形成されることができる。導波路５０は、１．３または１．５５μｍなどの動作範囲における使用に適したものとすることができる。このような導波路の形成および使用は、当業者により十分に理解されているものである。
【００２０】
例えば、導波路５０は、ｃ−Ｓｉウェハ上に、屈折率が約３．２のａ−Ｓｉ合金材料下部クラッド層が堆積され、その上に、屈折率が約３．４のａ−Ｓｉ合金材料層が堆積された形態のものである。ａ−Ｓｉ合金下部クラッド層の厚みは約１μｍ、ａ−Ｓｉ：Ｈ合金コアの厚みは約０．５μｍとすることができる。上部クラッド層として、屈折率が約３．２のａ−Ｓｉ合金材料層が与えられ、その厚みは、例えば、１μｍである。ａ−Ｓｉ合金の下部クラッドおよび上部クラッドは、例えば、ＳｉＨ４またはＮ２のＲＦまたはＤＣプラズマ支援分解（図４を参照）を用いて形成される。Ｎ２の場合、基板温度を約２５０℃に保ちながら、約０．９のＮ２とＳｉＨ４の流量比率が使用され得る。ａ−Ｓｉ合金コア層を形成するためには、基板温度を約２５０℃に保ちながら、Ｎ２とＳｉＨ４の流量比率は、約０．４５とするとよい。例えば、約５０Ｗで１３．５６ＭＨｚのＲＦ電力を保ちながら、処理圧力は約１．５トールとするとよい。
【００２１】
導波路およびそのコアは、例えば、平坦なアモルファススタックの標準的なフォトリソグラフィパターニングおよびプラズマエッチングを用いて画定されることができる。例えば、結合損失をさらに低減させるために、機械研磨などの標準的な平坦化ステップが用いられるとよい。
【００２２】
さらに図１を参照すると、集積１０にａ−Ｓｉ材料導波路５０を用いることにより、いくつかの技術的利点が得られる。例えば、ａ−Ｓｉ導波路５０の屈折率は、さまざまなIII−V族半導体能動部品と適合できるように容易に調整され得る。さらに、ａ−Ｓｉ材料を使用することにより、一般的に、能動型のIII−V族半導体素子の集積化が容易になり、光結合損失が低くなり、例えば、エピタキシャル成長と比較した場合、２５０℃程度に温度が比較的低い処理技術を用いることができ、比較的低コストで高歩留りの製造プロセスを実現できる。
【００２３】
ここで図２を参照すると、ａ−ＳｉＣｘを含む導波路を形成するために、ＰＥＣＶＤプロセスで使用されるＣＨ４とＳｉＨ４の比率と、達成可能な屈折率との関係を表したグラフが示されている。さらに図３を参照すると、ａ−ＳｉＮｙを含む導波路材料を形成するために、ＰＥＣＶＤプロセスで使用されるＮ２とＳｉＨ４の比率と、達成可能な屈折率との関係を表したグラフが示されている。このように、ａ−Ｓｉ材料導波路５０は、例えば、素子３０（図１）などの特定のタイプのIII−V族半導体素子とともに使用するのに適した所望の屈折率をもつように形成される。
【００２４】
図４を参照すると、本発明の１つの態様によるＰＩＣ６００が示されている。ＰＩＣ６００は、一般的に、能動素子６１０と、その上に形成された受動素子６２０とを有する基板６５０を含む。基板６５０は、例えば、ｃ−Ｓｉまたは適切な半導体化合物などの任意の適切な形態のものとすることができる。能動素子６１０は、例えば、多重量子ウェルを含む半導体レーザーの形態のものとすることができる。受動素子６２０は、ａ−ＳｉＮｙ導波路などの導波路の形態のものとすることができる。能動素子６１０は、当業者に従来理解されているようなコンタクト６３０およびミラー６４０を含むものとすることができる。
【００２５】
本発明の１つの態様によれば、素子６１０、６２０間の境界は、従来理解されているように、屈折率が整合されたものであってよく、受動素子６２０の光吸収は、図１〜図３に関して記載したものと同じように低いものであってよい。さらに、低境界反射が達成され、例えば、屈折率の差（Δｎ）＜０．０１、反射率（Ｒ）＜１０−５の場合、能動部品６１０との使用に望ましい場合がある。さらに、受動素子６２０の形成にＰＥＣＶＤを使用することで、例えば、スパッタリングとは対照的に、素子６１０、６２０の境界での能動素子６１０との表面の適合性が高められ、境界散乱損失が低くなる。例えば、図５を参照すると、コア屈折率と典型的なモード損失との関係が示されている。再度、図２および図３を参照すると、当業者に明らかなように、図５に示すコア屈折率は、ＰＥＣＶＤプロセスにおいてＳｉＨ４およびＣＨ４またはＮ２を用いて得られる。
【００２６】
図６〜図９を参照すると、本発明によるフォトニック集積回路（ＰＩＣ）を実現するためのいくつかの非制限的な例が示されている。
【００２７】
図６を参照すると、本発明の１つの態様によるモノリシック集積された波長可変レーザーモジュール８００のブロック図が示されている。波長可変レーザーモジュール８００の位相および分布ブラッグ反射器格子領域８１０、８２０は、屈折率整合されたプラズマ強化形化学蒸着を施したａ−Ｓｉ材料を用いて実現可能である。さらに、ゲイン領域８３０は、例えば、従来のIII−V族半導体材料を用いて実現される。
【００２８】
図７を参照すると、レーザーなどの伝送用光源９１０に結合された導波路９５０が示されている。光検出器９３０、９４０に、カプラ９６０が結合される。導波路９５０およびカプラ９６０は、プラズマ強化形化学蒸着が施されたａ−Ｓｉ材料から作られ、レーザー９１０および検出器９３０、９４０は、従来理解されているように、III−V族半導体材料で作られている。
【００２９】
図８を参照すると、レーザー１０２０と電界吸収変調器１０３０とを結合する導波路１０１０を含む、本発明の１つの態様によるＰＩＣ１０００が示されている。導波路１０１０は、屈折率整合されたプラズマ強化形化学蒸着が施されたａ−Ｓｉ材料から作られ、レーザー１０２０およびＥＡ変調器１０３０は、例えば、III−V族半導体材料から作られている。
【００３０】
図１１を参照すると、本発明の１つの態様によるＰＩＣ１１００の概要図が示されている。ＰＩＣ１１００は、一般的に、能動部品１１１０、１１２０と、素子１１１０および１１２０を互いに光学的に結合する受動部品１１３０とを有する基板１１０５を含む。基板１１０５は、ｃ−Ｓｉの形態のものとすることができる。能動部品１１１０、１１２０は、III−V族半導体能動素子の形態のものとすることができる。受動部品１１３０は、ａ−ＳｉＣｘ（０＜ｘ＜１）、ａ−ＳｉＮｙ（０＜ｙ＜１．３３）、ａ−ＳｉＯｚ（０＜ｚ＜２），および、ａ−ＳｉＧｅｗ（０＜ｗ＜１）のようなａ−Ｓｉ：Ｈおよびａ−Ｓｉ：Ｆ系の合金などのプラズマ強化形化学蒸着が施されたアモルファスシリコン（ａ−Ｓｉ）材料の導波路の形態のものとすることができる。部品１１１０、１１２０は、従来技術を用いて形成されてよい。導波路１１３０は、本願明細書において記載したものと同じプラズマ強化形化学蒸着を用いて形成されることができる。当業者に認識されるように、導波路１１３０の形成と関連して、より低い処理温度が使用されることがあるため、例えば、エピタキシャル成長と比較した場合、導波路１１３０の形成は、形成された素子１１０、１１２０に悪影響を及ぼすことがない。
【００３１】
本発明の趣旨または範囲から逸脱することなく、本発明の装置およびプロセスにさまざまな修正および変更が加えられてよいことは、当業者に明らかであろう。したがって、本発明は、添付の特許請求の範囲およびそれと同等のものの範囲内のものであれば、本発明の修正および変更に範囲が及ぶことが意図されている。
【図面の簡単な説明】
【００３２】
【図１】本発明の１つの態様によるａ−Ｓｉ材料／III−V族能動素子の異種集積の断面図である。
【図２】従来技術を用いてａ−ＳｉＣｘを含む導波路材料を形成するために、ＰＥＣＶＤプロセスで使用されるＣＨ４とＳｉＨ４の比率と、達成可能な屈折率との関係を表したグラフである。
【図３】従来技術を用いてａ−ＳｉＮｘを含む導波路材料を形成するために、ＰＥＣＶＤプロセスで使用されるＮ２とＳｉＨ４の比率と、達成可能な屈折率との関係を表したグラフである。
【図４】本発明の１つの態様によるＰＩＣを示す図である。
【図５】コア屈折率と典型的なモード損失との関係を表したグラフである。
【図６】本発明によるフォトニック集積回路（ＰＩＣ）を実現するための非制限的な例の１つを示す図である。
【図７】本発明によるフォトニック集積回路（ＰＩＣ）を実現するための非制限的な例の１つを示す図である。
【図８】本発明によるフォトニック集積回路（ＰＩＣ）を実現するための非制限的な例の１つを示す図である。
【図９】本発明によるフォトニック集積回路（ＰＩＣ）を実現するための非制限的な例の１つを示す図である。
【図２】
2005508014.tif 000003
【図３】
2005508014.tif 000004
【図５】
2005508014.tif 000005
【図６】
2005508014.tif 000006
【図７】
2005508014.tif 000007
【図８】
2005508014.tif 000008
【図９】
2005508014.tif 000009
【国際公開パンフレット】
2005508014.tif 000010
2005508014.tif 000011
2005508014.tif 000012
2005508014.tif 000013
2005508014.tif 000014
2005508014.tif 000015
2005508014.tif 000016
2005508014.tif 000017
2005508014.tif 000018
2005508014.tif 000019
2005508014.tif 000020
2005508014.tif 000021
2005508014.tif 000022
2005508014.tif 000023
2005508014.tif 000024
2005508014.tif 000025
2005508014.tif 000026
2005508014.tif 000027
2005508014.tif 000028
2005508014.tif 000029
2005508014.tif 000030
2005508014.tif 000031
2005508014.tif 000032
【国際調査報告】
2005508014.tif 000033