(57)【要約】ソース電極とドレイン電極フィーチャーとを固定されたシャドウマスクにある単一アパーチャを通して基板上に蒸着させる工程を含み、前記アパーチャが少なくとも２つの対向端部を有しており、フィーチャーの形状がアパーチャおよび基板に対するソース材料の位置により画定されている、トランジスタの製造方法。
2005531131.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極およびドレイン電極フィーチャーを、固定されたシャドウマスクにある単一アパーチャを通して基板上に堆積させる工程を含む、トランジスタの製造方法であって、前記アパーチャが少なくとも２つの対向縁部を有しており、前記フィーチャーの形状が前記アパーチャおよび前記基板に対するソース材料の位置により画定されている方法。
【請求項２】
前記基板が可撓性である、請求項１に記載の方法。
【請求項３】
前記シャドウマスクが除去可能である、請求項１に記載の方法。
【請求項４】
前記除去可能マスクが再利用可能である、請求項３に記載の方法。
【請求項５】
前記シャドウマスクが前記基板に永続的に固定されている、請求項１に記載の方法。
【請求項６】
ゲート電極およびゲート誘電体フィーチャーを前記単一のアパーチャを通して堆積する工程をさらに含む、請求項１に記載の方法。
【請求項７】
半導体層を前記単一のアパーチャを通して堆積する工程をさらに含む、請求項１に記載の方法。
【請求項８】
前記半導体層が有機物である、請求項７に記載の方法。
【請求項９】
前記ソース電極およびドレイン電極フィーチャーが前記半導体層の上に堆積される、請求項８に記載の方法。
【請求項１０】
前記半導体層がペンタセンまたは置換ペンタセンを含む、請求項８に記載の方法。
【請求項１１】
前記半導体層が無機物である、請求項７に記載の方法。
【請求項１２】
前記半導体層がアモルファスシリコンを含む、請求項１１に記載の方法。
【請求項１３】
ゲート電極、ゲート誘電体、ソース電極およびドレイン電極フィーチャーを基板上に形成する工程と、第１の半導体材料と第２の半導体材料を固定されたシャドウマスクにある単一アパーチャを通して堆積する工程とを含む、装置の製造方法であって、前記各半導体材料の少なくとも一部が他の半導体材料と重ならないように前記アパーチャが少なくとも２つの対向縁部を有している方法。
【請求項１４】
前記基板が可撓性である、請求項１３に記載の方法。
【請求項１５】
前記第１の半導体材料と前記第２の半導体材料が両方とも無機物である、請求項１３に記載の方法。
【請求項１６】
前記半導体材料の少なくとも１つが有機物である、請求項１３に記載の方法。
【請求項１７】
前記半導体材料の１つがペンタセンまたは置換ペンタセンを含む、請求項１６に記載の方法。
【請求項１８】
前記半導体の少なくとも１つがアモルファスシリコンを含む、請求項１３に記載の方法。
【請求項１９】
前記第１の半導体材料がアモルファスシリコンであり、前記第２の半導体材料がペンタセンである、請求項１３に記載の方法。
【請求項２０】
前記ソース電極およびドレイン電極フィーチャーが、前記フィーチャーが間にギャップを有するように形成されるよう、前記基板に対してある角度をなして配置された１つ以上のソースから堆積される、請求項１に記載の方法。
【請求項２１】
前記ソース電極およびドレイン電極フィーチャーが、前記各電極フィーチャーの堆積の間に、単一源に対して前記基板を動かすことにより単一源から堆積される、請求項２０に記載の方法。
【請求項２２】
前記ソース電極およびドレイン電極フィーチャーが前記アパーチャの両側に配置された別個の源から堆積される、請求項２０に記載の方法。
【請求項２３】
前記アパーチャの底部が頂部より広い、請求項１に記載の方法。
【請求項２４】
前記ゲート誘電体フィーチャーが前記ゲート電極フィーチャーによりカバーされるよりも広い領域をカバーするような、前記基板に対する位置に配置された１つ以上の源から前記ゲート誘電体フィーチャーが堆積される、請求項６に記載の方法。
【請求項２５】
複数のトランジスタが単一基板上に堆積される、請求項１に記載の方法。
【請求項２６】
前記複数のトランジスタを接続して回路を形成する工程をさらに含む、請求項２５に記載の方法。
【請求項２７】
ゲート電極と、ゲート誘電体と、ソース電極およびドレイン電極フィーチャーと、半導体層と、基板と、アパーチャを含むシャドウマスクとを含む物品であって、前記シャドウマスクが前記基板に永続的に固定されており、前記ソースおよびドレイン電極フィーチャーが前記アパーチャにより画定されている物品。
【請求項２８】
前記基板が可撓性である、請求項２７に記載の物品。
【請求項２９】
前記半導体層が有機物である、請求項２７に記載の物品。
【請求項３０】
前記半導体層が無機物である、請求項２７に記載の物品。
【請求項３１】
前記半導体層がペンタセンまたは置換ペンタセンを含む、請求項２９に記載の物品。
【請求項３２】
前記半導体層がアモルファスシリコンを含む、請求項３０に記載の物品。
【請求項３３】
ソース電極およびドレイン電極フィーチャーを前記半導体層の上に有している、請求項２９に記載の物品。
【請求項３４】
ゲート電極と、ゲート誘電体と、ソース電極およびドレイン電極フィーチャーと、第１の半導体フィーチャーと、第２の半導体フィーチャーと、基板と、アパーチャを含むシャドウマスクとを含む物品であって、前記シャドウマスクが前記基板に永続的に固定されており、前記両半導体フィーチャーが前記アパーチャにより画定されており、前記各半導体フィーチャーの少なくとも一部が前記もう一方の半導体フィーチャーと重なっていない物品。
【請求項３５】
前記基板が可撓性である、請求項３４に記載の物品。
【請求項３６】
前記第１の半導体フィーチャーと前記第２の半導体フィーチャーが両方とも無機物である、請求項３４に記載の物品。
【請求項３７】
前記半導体フィーチャーの少なくとも１つが有機物である、請求項３４に記載の物品。
【請求項３８】
前記半導体フィーチャーの少なくとも１つがペンタセンまたは置換ペンタセンを含む、請求項３７に記載の物品。
【請求項３９】
前記半導体フィーチャーの少なくとも１つがアモルファスシリコンを含む、請求項３４に記載の物品。
【請求項４０】
前記アパーチャの底部が頂部より広い、請求項２７に記載の物品。
【請求項４１】
前記ゲート誘電体フィーチャーが前記ゲート電極フィーチャーを完全にカバーしている、請求項２７に記載の物品。
【請求項４２】
請求項２７に記載の物品を含む無線周波数識別タグ。
【請求項４３】
請求項３４に記載の物品を含む無線周波数識別タグ。
【請求項４４】
請求項２７に記載の物品を含むセンサ装置。
【請求項４５】
請求項３４に記載の物品を含むセンサ装置。
【請求項４６】
請求項２７に記載の物品を含むディスプレイ装置。
【請求項４７】
請求項３４に記載の物品を含むディスプレイ装置。
【請求項４８】
前記物品が集積回路である、請求項２７に記載の物品。
【請求項４９】
前記物品が集積回路である、請求項３４に記載の物品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シャドウマスクを用いたトランジスタの製造方法に関する。他の態様において、本発明はシャドウマスクを含むトランジスタに関する。
【背景技術】
【０００２】
従来より、フォトリソグラフィーがトランジスタおよび回路のパターニングに用いられている。しかしながら、比較的高コストであることから、低コスト大面積用途にフォトリソグラフィーを用いることは望ましくない。従って、低コストのパターニング技術の開発にしのぎが削られている。印刷方法およびメカニカルシャドウマスクを用いる等、低コスト大面積用途の様々なパターニング技術が提案されてきたが、問題がある。
【０００３】
公知のメカニカルシャドウマスク技術は、一般に、マスクレベルの予備画定／予備形成システムを用いるものである。各マスクレベルは、前の層と整合するように正確に配置させなければならない。剛性のシャドウマスクをウェブ取扱い基板を覆うように所望のレベルの正確性（通常、約５μｍ）で位置合せすることは、低コスト高スループットの環境では難しい。
【０００４】
さらに、処理条件および基板材料によっては、トランジスタ基板が処理中に膨張したまたは収縮する恐れがある。基板のサイズがある限界値を超えて変わると、基板に既になされたシャドウマスクレベルを後に位置合せできなくなる。この問題は、動的パターニングプロセスを用いたり、または剛性シャドウマスクに大きな許容度を設計することによって排除できるが、いずれの解決策も理想的ではない。動的パターニングプロセスは、コストがかかる上に遅く、大きな設計許容度は、最終的に回路の性能を減じる可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述のことを鑑みて、多数のレベルを整合する難しさを排除して、低コスト大面積の用途のトランジスタを経済的にパターニングすることが必要とされている。さらに、処理中に基板と同時に変形するシャドウマスクがあると有利である。
【課題を解決するための手段】
【０００６】
簡潔に述べると、一態様において、本発明は、固定されたシャドウマスク（すなわち、基板に対して固定されたシャドウマスク）を用いてトランジスタをパターニングする方法を提供するものである。本方法によれば、ソース電極およびドレイン電極フィーチャーを固定されたシャドウマスクにある単一アパーチャを通して基板上に（すなわち、基板に直接、または基板上のその他フィーチャーまたは層に）堆積させる工程が含まれ、アパーチャが少なくとも２つの対向縁部を有しており、フィーチャーの形状がアパーチャおよび基板に対するソース材料の位置により画定されている。シャドウマスクは基板に永続的に固定されているのが好ましく、シャドウマスクは基板に永続的に固定されていて、シャドウマスクは基板材料よりも低モジュラスの弾性を有する材料からできているのがより好ましい。
【０００７】
上述した方法によれば、各層を画定するのに単一のシャドウマスクを用いることによりトランジスタフィーチャー層の位置ずれの問題が排除される。ウェブ取扱い基板上で、各トランジスタを画定するのに単一のシャドウマスクを用いると、必要な整合ステップの数が減って、スループットが増大する。さらに、本発明の方法の少なくともいくつかによれば、永続的に固定されたシャドウマスクを用いるパターニング技術が提供される。これらのシャドウマスクは、基板と同時に変形するため、処理中に基板の収縮または膨張により生じる問題を受けにくい。
【０００８】
このように、本発明の方法の態様は、多数のフィーチャーレベルを整合する難しさを排除して、低コスト大面積の用途のトランジスタを経済的にパターニングする業界の必要性を満たすものである。
【０００９】
他の態様において、本発明は、金属酸化物半導体（ＣＭＯＳ）エレメントのような相補トランジスタ回路エレメントに用いるのに互いに近接したｎ−チャネルおよびｐ−チャネル相補半導体材料を堆積する方法を提供するものである。本方法によれば、ゲート電極、ゲート誘電体、ソース電極およびドレイン電極フィーチャーを基板上に形成する工程と、第１の半導体材料と第２の半導体材料を固定されたシャドウマスクにある単一アパーチャを通して堆積する工程が含まれ、各半導体材料の少なくとも一部が他の半導体材料と重ならないように前記アパーチャが少なくとも２つの対向縁部を有している。本方法は、多数のマスクを用いるトランジスタの多数のフィーチャーレベルを整合するのに関連した難しさを排除するものである。
【００１０】
さらに他の態様において、本発明はまた、基板に永続的に固定されたシャドウマスクを含むトランジスタと、物品を含む装置も提供する。
【発明を実施するための最良の形態】
【００１１】
トランジスタを製造する本発明の方法は、固定されたシャドウマスクにある単一アパーチャを通して基板にトランジスタフィーチャーを堆積（蒸着）する工程を含む。特に有用な種類のトランジスタ装置、薄膜トランジスタ（ＴＦＴ）には、一般に、ゲート電極フィーチャー、ゲート電極フィーチャーに近接するゲート誘電体フィーチャー、ゲート誘電体フィーチャーに近接するソース電極およびドレイン電極フィーチャー、およびゲート誘電体フィーチャーに近接し、かつソースおよびドレイン電極フィーチャーに近接する半導体層を含む（例えば、Ｓ．Ｍ．スゼ（Ｓ．Ｍ．Ｓｚｅ）、半導体装置の物理学（Ｐｈｙｓｉｃｓ  ｏｆ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ）第２版、ジョン・ウィリー・アンド・サンズ（Ｊｏｈｎ  Ｗｉｌｅｙ  ａｎｄ  Ｓｏｎｓ）４９２ページ、ニューヨーク（１９８１年）を参照のこと）。図１に示すように、トランジスタ１０は、基板２２に固定した角度で保持された蒸着源２０、３０からシャドウマスク１８の単一アパーチャ１６を通してソース電極１２およびドレイン電極１４フィーチャーを蒸着することにより（すなわち、角度付き蒸着）本発明に従って製造できることを見出した。さらに、トランジスタのゲート電極２４およびゲート誘電体２６フィーチャーおよび半導体層２８は、トランジスタ全体が単一のシャドウマスクを用いて製造されるよう、同じ単一アパーチャ１６を通して蒸着可能である。単一のシャドウマスクを利用することによって、多数のフィーチャーレベルのトランジスタを多数のシャドウマスクを用いて整合する難しさが排除される。
【００１２】
シャドウマスクのアパーチャおよび基板に対するソース材料の位置がトランジスタフィーチャーの形状を画定する。アパーチャは頂部より底部（すなわち、基板に近接するアパーチャの部分）が広い方が好ましい。システムの幾何形状を適切に設計すれば、角度付き蒸発により蒸着されたソース電極およびドレイン電極フィーチャーは、シャドウマスクの対向縁部の高さおよびソースから基板法線までの角度により決まる正確に定義されたチャネル長により分離される。一般に、シャドウマスクの対向縁部は、実質的に平行で実質的に直線である。
【００１３】
処理中マスクが基板と同時に変形するよう、シャドウマスクは基板に永続的に固定されているのが好ましい。
【００１４】
ソース電極およびドレイン電極フィーチャーは、ソース電極およびドレイン電極フィーチャーが間にギャップ（またはチャネル）を有するように形成されるよう、基板に対して一般的に法線ではないある角度をなして配置された１つ以上の源から蒸着される。ソースおよびドレイン電極フィーチャーは、各電極フィーチャーの蒸着間で源に対して基板を動かす（例えば、基板を約１８０°回転させる）ことにより、単一源から蒸着される。通常、基板は、基板面内で実質的に動かすが、正確に基板面内にある必要はない。代わりに、ソースおよびドレイン電極フィーチャーは、アパーチャの対向縁部に配置された別個の源から蒸着させてもよい。
【００１５】
一般に、ソース電極およびドレイン電極フィーチャーは、約５〜約５０μｍ（好ましくは約５〜約２０μｍ）のチャネル長がそれらを分離するように蒸着させる。ゲート誘電体フィーチャーは、源を異なる角度で、または基板から異なる距離で用いることにより、ゲート電極フィーチャーによりカバーされる領域とは異なる領域（例えば、広い）を覆うように蒸着されてもよい。ゲート誘電体フィーチャーは、ソースおよびドレイン電極とゲート電極間の短絡を防ぐために、ゲート電極フィーチャーを完全にカバーするのが好ましい。これは、ゲート電極フィーチャーの源よりも基板近くにゲート誘電体フィーチャーの源を配置することにより行うことができる。
【００１６】
永続的なシャドウマスクを作成するための一般的な処理手順においては、厚膜ドライまたはウェットレジストを、トランジスタ基板に適用したり、フォトリソグラフィーによりパターニングする。単一源を用いる場合には、基板を回転固定具に保持することができる。図２ａにおいて、ゲート電極フィーチャー２４、誘電体フィーチャー２６および任意で半導体層２８（図示せず）を基板２２に垂直の源２０から蒸着してもよい。ソース電極１２およびドレイン電極１４フィーチャーは、基板に対して固定された角度で源３０により蒸着される。ソース電極フィーチャー１２（またはドレイン電極フィーチャー１４）を蒸着した後、図２ｂに示すように、シャッターを閉じ、基板を１８０°回転させ、シャッターを開き、図２ｃに示すように、他の電極フィーチャーを蒸着する。代わりに、ソース電極フィーチャーおよびドレイン電極フィーチャーは、アパーチャの逆の側に配置された別個の源から蒸着させることもできる。
【００１７】
上述した方法を用いて製造された複数のトランジスタを単一基板上に蒸着させることができる。複数のトランジスタを接続して回路を形成することができる。装置間の相互接続は、トランジスタのパターニング前にパターニングすることができる。
【００１８】
本発明の他の実施形態によれば、ＣＭＯＳ回路設計に用いられる互いに近接したｐ−チャネルおよびｎ−チャネル相補型半導体を蒸着することができる。ゲート電極フィーチャー２４、ゲート誘電体フィーチャー２６、ソース電極１２およびドレイン電極１４フィーチャーは、図３ａに示すように業界に知られた標準的な方法を用いてパターニングすることができる。相補半導体材料（すなわち、第１の半導体層３２および第２の半導体層３４）は、シャドウマスク１８にある単一アパーチャを通して角度付きソース３０から蒸着されて、図３ｂに示すように、各半導体フィーチャーの少なくとも一部が他の半導体フィーチャーと重ならないように半導体フィーチャーを形成する。アパーチャは少なくとも２つの対向縁部を有する。蒸着源は、基板に対してある角度で保持され、異なる蒸着半導体材料は中央では重ならない。
【００１９】
本発明のさらに他の実施形態において、除去可能なシャドウマスク４０を用いて、図４に示すように、トランジスタ１０のフィーチャーをパターニングする。除去可能シャドウマスクもまた再使用可能であるのが好ましい。除去可能なシャドウマスクを用いることによって（フィーチャー蒸着およびマスク除去後）、実質的に平面の基板が得られ、シャドウマスクを基板に固定させたままとするときよりも後の処理工程で用いやすい場合もある。
【００２０】
本発明の方法により製造されたトランジスタを用いて、トランジスタを含む様々な電子装置を作成することができる。物品はゲート電極、ゲート誘電体、ソース電極およびドレイン電極フィーチャー、半導体層、基板、および基板に永続的に固定されたシャドウマスクを含む。シャドウマスクは、好ましくは、頂部より底部が広いアパーチャを有している。ソースおよびドレイン電極フィーチャーは、半導体層の上または下のいずれにあってもよいが、上部にあるのが好ましい。
【００２１】
ゲート誘電体フィーチャーは、ゲート電極フィーチャーによりカバーされる面積よりも広い面積をカバーするのが好ましい。これは、誘電体フィーチャーの源を、ゲート電極フィーチャーの源よりも基板近くに配置することにより行うことができる。ゲート誘電体フィーチャーがゲート電極フィーチャーを完全にカバーしているのが好ましい。
【００２２】
他の実施形態において、物品はゲート電極、ゲート誘電体、ソース電極およびドレイン電極フィーチャー、第１の半導体フィーチャー、第２の半導体フィーチャー、基板、およびアパーチャを含む永続的に固定されたシャドウマスクを有している。本実施形態において、前記各半導体フィーチャーの少なくとも一部は他の半導体フィーチャーと重なっていない。
【００２３】
本発明の物品は、集積シャドウマスクおよび様々な電子システムを有する複数のトランジスタを含む集積回路に用いることができる。かかるシステムとしては、例えば、無線周波数識別（ＲＦＩＤ）タグ（例えば、Ｋ．フィンケンツェラー（Ｋ．Ｆｉｎｋｅｎｚｅｌｌｅｒ）、ＲＦＩＤハンドブック（ＲＦＩＤ  Ｈａｎｄｂｏｏｋ）、ジョン・ウィリー・アンド・サンズ（Ｊｏｈｎ  Ｗｉｌｅｙ  ａｎｄ  Ｓｏｎｓ）ニューヨーク（１９９９年）に記載されている）、センサ装置、ディスプレイ装置（例えば、パーソナルコンピュータ、携帯電話または手持形装置に用いられる）（例えば、Ｓ．シェール（Ｓ．Ｓｈｅｒｒ）、電子ディスプレイ（Ｅｌｅｃｔｒｏｎｉｃ  Ｄｉｓｐｌａｙｓ）、ジョン・ウィリー・アンド・サンズ（Ｊｏｈｎ  Ｗｉｌｅｙ  ａｎｄ  Ｓｏｎｓ）２０１〜３４０頁、ニューヨーク（１９９３年）に記載されている）等が挙げられる。
【００２４】
シャドウマスク
トランジスタフィーチャーは、固定されたシャドウマスクにある単一アパーチャを通して蒸着される。アパーチャは少なくとも２つの対向縁部を有する。本方法に好適なシャドウマスクは、トランジスタ製造前にトランジスタ基板上に（またはその一部として）永続的に固定または構築してもよい。かかるシャドウマスクは、ウェットまたはドライフィルムフォトレジストをはじめとするフォトレジストを含み、従来のフォトリソグラフィーにより作成される（例えば、Ｂ．Ｅｌ−カレー（Ｂ．Ｅｌ−Ｋａｒｅｈ）、半導体処理技術の基礎（Ｆｕｎｄａｍｅｎｔａｌｓ  ｏｆ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｐｒｏｃｅｓｓｉｎｇ  Ｔｅｃｈｎｏｌｏｇｉｅｓ）、クルーベルアカデミックパブリッシャーズ（Ｋｌｕｗｅｒ  Ａｃａｄｅｍｉｃ  Ｐｕｂｌｉｓｈｅｒｓ）、１６９〜２５２頁ボストン（１９９５年）に記載されている）。ドライフィルムフォトレジストはローラで適用することができる。あるいは、シャドウマスクを除去可能としてもよい。除去可能シャドウマスクもまた再使用可能であるのが好ましい。除去可能シャドウマスクを作成するのに好適な材料としては、シリコンのような結晶材料、銅および鋼のような金属材料、ポリイミド、ポリエステル、ポリスチレン、ポリメチルメタクリレート、ポリカーボネートのようなポリマー材料、またはこれらの組み合わせが例示される。除去可能なシャドウマスクは、マスクを形成する材料を無傷のままとしながら、一般的に、アパーチャが配置される材料を除去することによって作成される。除去可能なシャドウマスクは、従来の機械加工、微細加工、ダイアモンド加工、レーザーアブレーションまたは化学、プラズマまたはイオンビームエッチング（一般的に、フォトリソグラフィーにより定義される）をはじめとする様々な技術によりパターニングされる。電子放電または電蝕加工とも呼ばれている電気放電加工（ＥＤＭ）は、シャドウマスクを作成するのに用いることのできる周知の技術である。ＥＤＭは、電極ツール（例えば、ワイヤ）とワークピース間にアークを形成する電気放電の経路において材料を腐食する。
【００２５】
結晶材料のウェハ（例えば、シリコン、ゲルマニウムまたはヒ化ガリウム）は、除去可能で、角度蒸発用に再利用可能なマスクを作成するのに非常に好適である。適切な厚さ（例えば、約１００〜２００μｍ）の両側を研磨したシリコンウェハは、広く利用可能である。シャドウマスクは、フォトリソグラフィーおよびエッチングをはじめとする周知のプロセスにより作成することができる（例えば、Ｂ．Ｅｌ−カレー（Ｂ．Ｅｌ−Ｋａｒｅｈ）、半導体処理技術の基礎（Ｆｕｎｄａｍｅｎｔａｌｓ  ｏｆ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｐｒｏｃｅｓｓｉｎｇ  Ｔｅｃｈｎｏｌｏｇｉｅｓ）、クルーベルアカデミックパブリッシャーズ（Ｋｌｕｗｅｒ  Ａｃａｄｅｍｉｃ  Ｐｕｂｌｉｓｈｅｒｓ）、１６９〜２５２頁ボストン（１９９５年）に記載されている）。アパーチャのパターンを、異方性ウェットケミカルエッチング（例えば、マークマドウ（Ｍａｒｃ  Ｍａｄｏｕ）、微細加工の原理（Ｆｕｎｄａｍｅｎｔａｌｓ  ｏｆ  Ｍｉｃｒｏｆａｂｒｉｃａｔｉｏｎ）、ＣＲＣプレス（ＣＲＣ  Ｐｒｅｓｓ）１６８〜１７６頁（１９９７年）に記載されている）または異方性イオンエッチング（例えば、米国特許第５，５０１，８９３号明細書を参照）をはじめとする適切な技術によりウェハを通してエッチングしてよい。
【００２６】
基板
一般に、基板は、製造、試験および／または使用中に、トランジスタを支持する。基板は任意でトランジスタに電気的機能を与えることもできる。有用な基板材料としては、有機および無機材料が挙げられる。例えば、基板は、無機ガラス、セラミックホイル、ポリマー材料（例えば、アクリル、エポキシ、ポリアミド、ポリカーボネート、ポリイミド、ポリケトン、ポリ（オキシ−１，４−フェニレンオキシ−１，４−フェニレンカルボニル−１，４−フェニレン）（ポリ（エーテルエーテルケトン）またはＰＥＥＫと呼ばれることもある）、ポリノルボルネン、ポリフェニレンオキシド、ポリ（エチレンナフタレンジカルボキシレート）（ＰＥＮ）、ポリ（エチレンテレフタレート）（ＰＥＴ）、ポリ（硫化フェニレン）（ＰＰＳ））、充填ポリマー材料（例えば、ファイバー強化プラスチックス（ＦＲＰ））およびコート金属ホイルを含むことができる。基板は可撓性であるのが好ましい（すなわち、１メートル未満の直径を有するロールに巻き付けることができる）。
【００２７】
ゲート電極フィーチャー
ゲート電極フィーチャーは、任意の有用な導電性材料で作成することができる。例えば、ゲート電極フィーチャーは、ドープドシリコンまたは、アルミニウム、クロム、金、銀、ニッケル、パラジウム、白金、タンタルまたはチタンのような金属を含むことができる。例えば、ポリアニリンまたはポリ（３，４−エチレンジオキシチオペン）／ポリ（スチレンスルホネート）（ＰＥＤＯＴ：ＰＳＳ）のような導電性ポリマーもまた用いることができる。さらに、これらの材料の合金、組み合わせたもの、および多層も有用である。トランジスタの中には、同じ材料でゲート電極機能と、基板の支持機能も与えることのできるものがある。例えば、ドープドシリコンは、ゲート電極フィーチャーとして機能し、かつトランジスタの支持をすることができる。
【００２８】
ゲート誘電体フィーチャー
ゲート誘電体フィーチャーは、通常、ゲート電極フィーチャーに近接配置されている。このゲート誘電体フィーチャーは、ゲート電極フィーチャーをトランジスタ装置のバランスから電気的に絶縁している。ゲート誘電体フィーチャーに有用な材料は、例えば、無機絶縁材料を含むことができる。
【００２９】
ゲート誘電体フィーチャーに有用な材料としては、具体的に、ストロンチエート、タンタレート、チタネート、ジルコネート、酸化アルミニウム、酸化シリコン、酸化タンタル、酸化チタン、窒化シリコン、チタン酸バリウム、チタン酸バリウムストロンチウム、チタン酸バリウムジルコネート、セレン化亜鉛および硫化亜鉛が挙げられる。さらに、これらの材料の合金、組み合わせたもの、および多層もゲート誘電体フィーチャーに用いることができる。
【００３０】
ソース電極およびドレイン電極フィーチャー
ソース電極およびドレイン電極フィーチャーは、ゲート誘電体フィーチャーによりゲート電極フィーチャーから分離されており、半導体層はソース電極およびドレイン電極フィーチャーの上または下とすることができる。ソース電極およびドレイン電極フィーチャーは、任意の有用な導電性材料とすることができる。有用な材料としては、ゲート電極フィーチャーについて上述した材料の大半が含まれ、例えば、アルミニウム、バリウム、カルシウム、クロム、金、銀、ニッケル、パラジウム、白金、チタン、ポリアニリン、ＰＥＤＯＴ：ＰＳＳ、その他導電性ポリマー、これらの合金、これらの組み合わせおよびこれらの多層が挙げられる。当業界で知られているとおり、これらの材料のいくつかは、電子導電性半導体材料と共に用いるのに適しており、その他のものは、貫通導通材料と共に用いるのに適している。
【００３１】
半導体層
半導体層は、有機または無機半導体材料を含んでいてもよい。有用な無機半導体材料としては、アモルファスシリコン、硫化カドミウム、セレン化カドミウムおよびテルルが挙げられる。有用な有機半導体材料としては、アセン類およびこれらの置換誘導体が挙げられる。具体的には、アントラセン、ナフタレン、テトラセン、ペンタセンおよび置換ペンタセン（好ましくはペンタセンまたは置換ペンタセン）が挙げられる。その他の例としては、半導体ポリマー、ペリレン、フラーレン、フタロシアニン、オリゴチオフェンおよびこれらの置換誘導体が挙げられる。
【００３２】
アセン類の置換誘導体としては、少なくとも１個の電子供与基、ハロゲン原子またはこれらの組み合わせ、またはベンゾ−アネレーテッドアセンまたはポリベンゾ−アネレーテッドアセンで置換されたアセン類が挙げられ、これらは、任意で、少なくとも１個の電子供与基、ハロゲン原子またはこれらの組み合わせで置換されている。電子供与基は、１〜２４個の炭素原子を有するアルキル、アルコキシまたはチオアルコキシ基から選択される。好ましいが、これらに限られるものではないアルキル基としては、メチル、エチル、ｎ−プロピル、イソプロピル、ｎ−ブチル、ｓｅｃ−ブチル、ｎ−ペンチル、ｎ−ヘキシル、ｎ−ヘプチル、２−メチルヘキシル、２−エチルヘキシル、ｎ−オクチル、ｎ−ノニル、ｎ−デシル、ｎ−ドデシル、ｎ−オクタデシルおよび３，５，５−トリメチルヘキシルが例示される。
【００３３】
置換ペンタセンおよびこれらの製造方法は、両者とも２００１年９月２６日に出願された同時係属出願、米国特許出願第０９／９６６，９５４号明細書および米国特許出願第０９／９６６，９６１号明細書に教示されている。
【００３４】
ベンゾ−アネレーテッドおよびポリベンゾ−アネレーテッドアセンの詳細については、例えば、ＮＩＳＴスペシャルパブリケーション（Ｓｐｅｃｉａｌ  Ｐｕｂｌｉｃａｔｉｏｎ）９２２「多環芳香族炭化水素構造指数（Ｐｏｌｙｃｙｃｌｉｃ  Ａｒｏｍａｔｉｃ  Ｈｙｄｒｏｃａｒｂｏｎ  Ｓｔｒｕｃｔｕｒｅ  Ｉｎｄｅｘ）」米国政府印刷局（Ｕ．Ｓ．  Ｇｏｖｔ．  Ｐｒｉｎｔｉｎｇ  Ｏｆｆｉｃｅ）、サンダー（Ｓａｎｄｅｒ）およびワイズ（Ｗｉｓｅ）（１９９７年）にある。
【００３５】
半導体層が第１の半導体材料と第２の半導体材料を含むとき、例えば、ＣＭＯＳ回路設計のときは、両半導体材料は無機であってもよいし、または少なくとも１つ（または両方）の半導体材料が有機であってもよい（例えば、米国特許第５，６２５，１９９号明細書を参照）。ＣＭＯＳ回路設計に有用な材料としては、上記した半導体材料が挙げられる。半導体材料の少なくとも１つは、ペンタセン、置換ペンタセンまたはアモルファスシリコンを含むのが好ましく、一方の半導体材料がアモルファスシリコンで他方の半導体材料がペンタセンまたは置換ペンタセンであるのがより好ましい。
【実施例】
【００３６】
本発明の目的および利点を以下の実施例によりさらに説明するが、これらの実施例に挙げられた特定の材料および量、その他条件および詳細は本発明を不当に限定するものではない。
【００３７】
アパーチャを画定する一連のリブを有するシャドウマスクを、ドライフィルムフォトレジストを用いて作成した。シャドウマスクリブは、２層の１００マイクロメートルのドライフィルムレジスト（マサチューセッツ州、マルボロ、フォレストストリート４５５のシップリー社Ｌ．Ｌ．Ｃ（Ｓｈｉｐｌｅｙ  Ｃｏｍｐａｎｙ，  Ｌ．Ｌ．Ｃ．，  ４５５  Ｆｏｒｅｓｔ  Ｓｔｒｅｅｔ，  Ｍａｒｌｂｏｒｏｕｇｈ，ＭＡ）より入手可能なシップリーラミナー（Ｓｈｉｐｌｅｙ  Ｌａｍｉｎａｒ）５０４０）を熱酸化シリコンウェハ上にラミネートし、適切なリソグラフィーマスクを通してレジストをＵＶ露光して作成した。露光したレジストをメーカーの仕様書に従って処理した。得られたリブの高さおよび幅はそれぞれ約１９０および約１３５マイクロメートルであり、リブの中心から中心までの間隔は約３００マイクロメートルであった。
【００３８】
シャドウマスクを基板上に形成した。基板は、単結晶＜１００＞配向シリコンウェハ（カリフォルニア州、サンホセのシリコンバレーマイクロエレクトロニクス（Ｓｉｌｉｃｏｎ  Ｖａｌｌｅｙ  Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ（Ｓａｎ  Ｊｏｓｅ，  Ｃａｌｉｆｏｒｎｉａ））より入手したもの）の酸化シリコン側から構成されていて、１０００Å層の高温熱酸化シリコンが前部にあり、５０００Å層のアルミニウム金属蒸気がウェハ裏側に蒸着されていた。１ｍｍのラインおよび間隔の金属ホイルマスクを、ラインをリブに垂直にして、ドライフィルムシャドウマスクの上部に配置し、別個のトランジスタを画定した。ソースおよびドレイン電極（Ａｕ）を、まず一方の電極セット上に蒸着し、マスクされたウェハを１８０°回転させ、他方の電極セットに蒸着することにより、マスクされたウェハの酸化シリコン層上に角度蒸着した。角度を設定して、ソース電極とドレイン電極の間のチャネル長を約２０マイクロメートルとした。得られた試料を、半導体層を蒸着する前に、ヘキサメチルジシラザン（ＨＭＤＳ）に室温で１０分間露出した。
【００３９】
ペンタセン（アルドリッチケミカル（Ａｌｄｒｉｃｈ  Ｃｈｅｍｉｃａｌ）より入手可能）を３ゾーン炉（アイオワ州、デビュークのバーンステッドテーモリン（Ｂａｒｎｓｔｅａｄ  Ｔｈｅｒｍｏｌｙｎｅ，  Ｄｕｂｕｑｕｅ，  Ｉｏｗａ）製サーモリン７９５００管状炉（Ｔｈｅｒｍｏｌｙｎｅ  ７９５００  ｔｕｂｅ  ｆｕｒｎａｃｅ））を用いて減圧下で、一定フローの窒素ガスを流して精製した。精製したペンタセンを、真空（約１０-6トル（または１．３３×１０-4Ｐａ））下で昇華により、４００Åの厚さまで６５℃に保持されたＨＭＤＳ処理済試料表面（すなわち、ソースおよびドレイン電極およびその間のギャップ）上に蒸着した。
【００４０】
共通ゲート電極として作用するアルミニウム層を備えた得られた薄膜トランジスタ（ＴＦＴ）のトランジスタ性能を、業界に知られた、例えば、Ｓ．Ｍ．スゼ（Ｓ．Ｍ．Ｓｚｅ）、半導体装置の物理学（Ｐｈｙｓｉｃｓ  ｏｆ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ）４２２頁、ジョン・ウィリー・アンド・サンズ（Ｊｏｈｎ  Ｗｉｌｅｙ  ａｎｄ  Ｓｏｎｓ）、ニューヨーク（１９８１年）に示されているような技術を用いて、室温および空気中で試験した。例えば、ゲート−ソースバイアスレベル０Ｖ〜６０Ｖでのドレイン電流ＩD対ドレイン電圧ＶDのプロットによれば、ＴＦＴが完全に機能していたことを示している。半導体パラメータアナライザー（カリフォルニア州サンホセのヒューレット−パッカード（Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄ（Ｓａｎ  Ｊｏｓｅ，ＣＡ））製型番４１４５Ａ）を用いた。
【００４１】
本発明の様々な修正および変更は、本発明の範囲および技術思想から逸脱することなく当業者に明白であろう。本発明は、本明細書に挙げた例示の実施形態および実施例に不当に限定されるものではなく、かかる実施例および実施形態は例証のためにだけ示されるものであって、本発明は請求の範囲によってのみ限定されるものと考えられる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態を示す。
【図２ａ】永続的に固定されたシャドウマスクを用いた電極フィーチャーの角度付き蒸着の一般的な手順を示す。
【図２ｂ】永続的に固定されたシャドウマスクを用いた電極フィーチャーの角度付き蒸着の一般的な手順を示す。
【図２ｃ】永続的に固定されたシャドウマスクを用いた電極フィーチャーの角度付き蒸着の一般的な手順を示す。
【図３ａ】ＣＭＯＳ回路設計に用いられる互いに近接した相補型半導体を蒸着可能な本発明の実施形態を示す。
【図３ｂ】ＣＭＯＳ回路設計に用いられる互いに近接した相補型半導体を蒸着可能な本発明の実施形態を示す。
【図４】除去可能なシャドウマスクによる本発明の実施形態を示す。
【図１】
2005531131.tif 000003
2005531131.tif 000004
2005531131.tif 000005
【図４】
2005531131.tif 000006
【国際調査報告】
2005531131.tif 000007
2005531131.tif 000008
2005531131.tif 000009