(57)【要約】複数の機能ユニット（１，３，５，７）と、機能ユニット（１，３，５，７）によってアクセス可能な分散レジスタファイル（９，１１，１３，１５）と、機能ユニット（１，３，５，７）と分散レジスタファイル（９，１１，１３，１５）の選択された部分とを結合させるための、部分的に接続された通信ネットワーク（１７）とを有するＶＬＩＷプロセッサにおいて、機能ユニット（１，３，５，７）と分散レジスタファイル（９，１１，１３，１５）とを結合させるための通信デバイス（２９）を更に有することを特徴とするＶＬＩＷプロセッサである。【特許請求の範囲】
【請求項１】
複数の機能ユニットと、
前記機能ユニットによってアクセス可能な分散レジスタファイルと、
前記機能ユニットと前記分散レジスタファイルの選択された部分とを結合させるための、部分的に接続された通信ネットワークと
を有するＶＬＩＷプロセッサにおいて、前記機能ユニットと前記分散レジスタファイルとを結合させるための通信手段を更に有することを特徴とするＶＬＩＷプロセッサ。  
【請求項２】
前記通信手段がマルチプレクサ及びバスを有し、前記マルチプレクサは前記機能ユニットと前記バスとを結合させるために構成され、前記バスは前記マルチプレクサと前記分散レジスタファイルとを結合させるために構成される請求項１に記載のＶＬＩＷプロセッサ。
【請求項３】
前記通信手段は、第一のレイテンシを備える通信のために構成され、前記部分的に接続された通信ネットワークは、第二のレイテンシを備える通信のために構成され、前記第一のレイテンシは前記第二のレイテンシを超えている請求項１に記載のＶＬＩＷプロセッサ。
【請求項４】
前記バスが、少なくとも一つのパイプラインレジスタを有する請求項２に記載のＶＬＩＷプロセッサ。
【請求項５】
前記マルチプレクサが、少なくとも一つのレジスタを有する請求項２に記載のＶＬＩＷプロセッサ。
【請求項６】
第一の複数の機能ユニット及び第二の複数の機能ユニットを有し、
第一の伝送ユニットは、前記第一の複数の機能ユニットに関連する前記分散レジスタファイルのうちの一つから、前記第二の複数の機能ユニットに関連する前記分散レジスタファイルのうちの一つにデータを伝送するための前記第一の複数の機能ユニットのうちの一つに関連し、
第二の伝送ユニットは、前記第二の複数の機能ユニットに関連する前記分散レジスタファイルのうちの一つから、前記第一の複数の機能ユニットに関連する前記分散レジスタファイルのうちの一つにデータを伝送するための前記第二の複数の機能ユニットのうちの一つに関連する
請求項１に記載のＶＬＩＷプロセッサ。
【請求項７】
前記伝送ユニットは、前記各々関連する機能ユニットの部分になる請求項６に記載のＶＬＩＷプロセッサ。
【請求項８】
前記通信手段が、前記機能ユニットと前記分散レジスタファイルの全ての部分とを結合させる請求項１に記載のＶＬＩＷプロセッサ。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の機能ユニット、前記機能ユニットによってアクセス可能な分散レジスタファイル（ｄｉｓｔｒｉｂｕｔｅｄ  ｒｅｇｉｓｔｅｒ  ｆｉｌｅ）、及び前記機能ユニットと前記分散レジスタファイルの選択部分とを結合させるための、部分的に接続された通信ネットワークを有するＶＬＩＷプロセッサに関する。
【背景技術】
【０００２】
超長命令語（ＶＬＩＷ（Ｖｅｒｙ  Ｌｏｎｇ  Ｉｎｓｔｒｕｃｔｉｏｎ  Ｗｏｒｄ））プロセッサにより、プログラムにおいて命令レベルの並列処理（ｉｎｓｔｒｕｃｔｉｏｎ−ｌｅｖｅｌ  ｐａｒａｌｌｅｌｉｓｍ）を行うこと、及びそれ故に一つよりも多くのオペレーションを一度に実行することが可能になる。ＶＬＩＷ命令において、複数及び独立のオペレーションが特定される。ＶＬＩＷプロセッサは、複数のオペレーションを並列に実行するために一つのセットの独立機能ユニット（ｉｎｄｅｐｅｎｄｅｎｔ  ｆｕｎｃｔｉｏｎａｌ  ｕｎｉｔ）を使用する。
【０００３】
ＶＬＩＷ処理の制約は、制限されたハードウエアリソース、制限された並列処理、及びコードサイズの大きな増加を含むことにある。制限されたハードウエアリソースは、機能ユニット、中央レジスタファイル（ｃｅｎｔｒａｌ  ｒｅｇｉｓｔｅｒ  ｆｉｌｅ）、又は通信ネットワークであってもよい。より多くのリソースを追加することによってこれらの制限を予測することはある程度重大な欠点を有している。機能ユニットの数が増加させられると、メモリサイズ及びレジスタファイルのバンド幅も増加させられなければならない。更にクロック速度の低下及びレジスタファイルの大きさにおける高い費用をもたらすことなくサポートすることが困難なバンド幅を課すために、及びレジスタファイルにアクセスするために、多くの読み出し及び書き込みポート（ｒｅａｄ  ａｎｄ  ｗｒｉｔｅ  ｐｏｒｔｓ）が必要とされる。レジスタファイルの大きさを増大させることによりクリティカルなタイミングパスがもたらされ、それ故にプロセッサのサイクル期間が制限され得る。更に直接アドレスされ得るレジスタ（ｄｉｒｅｃｔｌｙ  ａｄｄｒｅｓｓａｂｌｅ  ｒｅｇｉｓｔｅｒ）の数が増加させられると、命令の範囲内で複数のレジスタを特定するビットの数も増大させられる。
【０００４】
ＶＬＩＷプロセッサの拡張性（ｓｃａｌａｂｉｌｉｔｙ）は、いくつかのレジスタファイル、すなわち中央レジスタファイルの代わりに分散レジスタファイルを使用することによって改善され得る。分散レジスタファイルの利点は、レジスタファイルセグメント（ｓｅｇｍａｎｔ）毎に少ない読み出し及び書き込みポートしか必要とされず、それによって、より小さなレジスタファイルバンド幅がもたらされることにある。機能ユニットと分散レジスタファイルとは通信ネットワークによって結合され、それにより、機能ユニットによって生成されるデータが分散レジスタファイルに伝送され得る。通常この通信ネットワークは部分的に接続される。すなわち、完全に接続された通信ネットワークの使用は、コードサイズ及び消費電力の点であまりに高価であると共にクロック周波数の低下ももたらすため、全ての機能ユニットが全てのレジスタファイルセグメントに結合されるわけではない。
【０００５】
分散レジスタファイル及び部分的に接続された通信ネットワークを備えるＶＬＩＷプロセッサの場合、全ての機能ユニット出力部から全ての機能ユニット入力部への通信パスがもたらされることは保証され得ない。それ故にいくつかのアプリケーションが当該ＶＬＩＷプロセッサ上で実行されることは不可能となることが分かり得る。  
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、各々の機能ユニット出力部と各々の機能ユニット入力部との間に通信パスをもたらすことが可能である、分散レジスタファイル及び部分的に接続された通信ネットワークを有するＶＬＩＷプロセッサアーキテクチャを提供することにある。
【課題を解決するための手段】
【０００７】
当該目的は、ＶＬＩＷプロセッサが、機能ユニットと分散レジスタファイルとを結合させるための通信手段を更に有することを特徴とする、もたらされる種類のＶＬＩＷプロセッサで達成される。
【０００８】
前記通信手段は、部分的に接続された通信ネットワークを介することが不可能な場合、機能ユニット出力部から機能ユニット入力部に値を転送することを可能にする。このように各々の機能ユニット出力部と各々の機能ユニット入力部との間の通信パスが保証される。可能ならば、部分的に接続された通信ネットワークを介した通信は好ましい。部分的に接続された通信ネットワークと通信手段との組み合わせによって、完全に接続された通信ネットワークを備えるＶＬＩＷプロセッサアーキテクチャと比較して、より低い通信オーバヘッドを有し、より高いクロック周波数で動作し、より優れた拡張性を有するＶＬＩＷプロセッサアーキテクチャがもたらされ得る。
【０００９】
本発明の実施例は、前記通信手段がマルチプレクサ及びバスを有し、前記マルチプレクサは前記機能ユニットと前記バスとを結合させるために構成され、前記バスは前記マルチプレクサと前記分散レジスタファイルとを結合させるために構成されることを特徴とする。バスの利点は、完全に接続された通信ネットワークと比較されると、シリコン領域の点でオーバヘッド（ｏｖｅｒｈｅａｄ）が比較的低いことにある。
【００１０】
本発明の実施例は、通信手段が第一のレイテンシ（ｌａｔｅｎｃｙ）、すなわちバスに値を書き込み、自身を通過して、自身の出力部で検出される期間の長さでの通信に対して構成され、部分的に接続された通信ネットワークが第二のレイテンシでの通信に対して構成され、第一のレイテンシは第二のレイテンシを超えていることを特徴とする。多くの機能ユニットの場合、通信手段において使用される制御論理部は通信を遅くさせるであろう。このことにより、プロセッサのクロック周波数が制限されるであろう。通信手段を介した通信をいくつかのシーケンシャルステップに分割し、その各々が一つのクロックサイクルにおいて行われることにより、このことは防止され得る。当該実施例の利点は、通信における一つのステップのレイテンシが低く保持され得るので、通信手段を介した通信はプロセッサのクロック周波数を制限しないことにある。更に高いスループットが実現され得る。全ての別個のステップのレイテンシの総和となる、通信手段を介した通信のレイテンシの合計は、部分的に接続された通信ネットワークを介した通信のレイテンシよりも高くなるであろう。しかしながら、通信の大部分は部分的に接続された通信ネットワークを介してなされるため、通信手段を介した通信のより高いレイテンシはプロセッサの動作全体にほとんど影響を及ぼさないであろう。
【００１１】
本発明の実施例は、バスが少なくとも一つのパイプラインレジスタを有することを特徴とする。その結果、バスを介した通信は、各々が低いレイテンシを有するいくつかの連続したステップで行われるであろう。当該実施例の利点は、より高速のプロセッササイクルが実現され得るのでプロセッサのクロック周波数が増大させられ得ると共に、より高いスループットが実現され得ることにある。その結果、バスを介した通信のレイテンシの増大がもたらされるであろう。
【００１２】
本発明の実施例は、マルチプレクサが少なくとも一つのレジスタを有することを特徴とする。当該実施例の利点は、最大クロック周波数で動作するプロセッサが可能になることにある。その結果、通信手段を介した通信のレイテンシの増大がもたらされるであろう。
【００１３】
本発明の実施例は、ＶＬＩＷプロセッサが、第一の複数の機能ユニット及び第二の複数の機能ユニットを有し、第一の伝送ユニットは、前記第一の複数の機能ユニットに関連する前記分散レジスタファイルのうちの一つから、前記第二の複数の機能ユニットに関連する前記分散レジスタファイルのうちの一つにデータを伝送するための前記第一の複数の機能ユニットのうちの一つに関連し、第二の伝送ユニットは、前記第二の複数の機能ユニットに関連する前記分散レジスタファイルのうちの一つから、前記第一の複数の機能ユニットに関連する前記分散レジスタファイルのうちの一つにデータを伝送するための前記第二の複数の機能ユニットのうちの一つに関連することを特徴とする。当該実施例の利点は、プロセッサの拡張性が改善されることにある。プロセッサの物理設計（ｐｈｙｓｉｃａｌ  ｄｅｓｉｇｎ）の間、機能ユニットの数が増加させられるにつれ通信手段は設計にますます多くの制約を課すであろう。プロセッサアーキテクチャを少なくとも二つの機能ユニットに分割することによって、各々の複数の機能ユニットの通信手段のディメンション及び対応するオーバヘッドは制御され得る。
【００１４】
本発明の実施例は、伝送ユニットが、関連する機能ユニットの一部になっていることを特徴とする。当該実施例の利点は、別個の伝送ユニットが必要とされず、それ故にシリコン領域及び通信接続部が節減されることにある。
【００１５】
本発明の実施例は、通信手段が、機能ユニットと分散レジスタファイルの全ての部分とを結合させることにある。本発明の実施例の利点は、機能ユニット出力部と分散レジスタファイルの全ての部分とが結合され、それ故にプロセッサの柔軟性が増大させられることにある。
【００１６】
記載の実施例の特徴は、図面を参照して更に説明されると共に記載されるであろう。
【発明を実施するための最良の形態】
【００１７】
図１を参照すると、概略ブロック図が、複数の機能ユニット１、３、５、及び７を有するＶＬＩＷプロセッサを示している。プロセッサは、レジスタファイルセグメント９、１１、１３、及び１５を含む分散レジスタファイルを有する。機能ユニット１及び３はレジスタファイルセグメント９から読み出し、機能ユニット５はレジスタファイルセグメント１１及び１３から読み出し、機能ユニット７はレジスタファイルセグメント１５から読み出し得る。
【００１８】
プロセッサは、機能ユニット１、３、５、及び７と選択された分散レジスタファイルセグメント９、１１、１３、及び１５とを結合させるための、部分的に接続された通信ネットワーク１７を含む。部分的に接続された通信ネットワーク１７はマルチプレクサ１９、２１、２３、２５、及び２７を有する。
【００１９】
更にプロセッサは、機能ユニット１、３、５、及び７と全ての分散レジスタファイルセグメント９、１１、１３、及び１５とを結合させるための通信デバイス２９を有する。通信デバイス２９は、マルチプレクサ１９、２１、２３、２５、及び２７を有する。
【００２０】
通信デバイス２９は、部分的に接続された通信ネットワーク１７を介することが不可能な場合、機能ユニット１、３、５、及び７から分散レジスタファイルセグメント９、１１、１３、及び１５に値を転送することを可能にする。このように機能ユニット１、３、５、及び７の各々の出力部と機能ユニット１、３、５、及び７の各々の入力部との間に通信パスがもたらされることは保証される。例えば機能ユニット１は、部分的に接続された通信ネットワーク１７を介してレジスタファイルセグメント１５に結合されず、通信デバイス２９を介してのみレジスタファイルセグメント１５に結合される。可能ならば、部分的に接続された通信ネットワーク１７を介した通信が好ましい。
【００２１】
好ましくは通信デバイス２９は、第一のレイテンシを備える通信のために構成され、部分的に接続された通信ネットワーク１７は、第二のレイテンシを備える通信のために構成され、第一のレイテンシは第二のレイテンシを超えている。当該実施例の利点は、通信デバイス２９を介した通信がレート制限するステップ（ｒａｔｅ−ｌｉｍｉｔｉｎｇ  ｓｔｅｐ）になることは防止されるので、プロセッサが最大クロック周波数で動作させられ得ることにある。更に高スループットが実現される。通常、通信デバイス２９は共有された通信メカニズムの形態を有する。それ故に通信デバイス２９を介した通信は自身の制御論理によって、特に多くの機能ユニットの場合に遅くさせられ得る。通信デバイスを介した通信をいくつかのシーケンシャルステップに分割し、その各々が一つのクロックサイクルにおいて行われることにより、一つの通信ステップのレイテンシは低く保持される。これにより、通信デバイスを介した通信がプロセッサのクロック周波数を制限することは防止される。全ての別個のステップのレイテンシの総和になる、通信デバイスを介した通信のレイテンシの合計は、部分的に接続された通信ネットワークを介した通信のレイテンシよりも高くなるであろう。しかしながら、大部分の通信は部分的に接続された通信ネットワークを介して行われるため、通信デバイスを介した通信のより高いレイテンシは、プロセッサの動作全体にほとんど影響を及ぼさないであろう。
【００２２】
有利な実施例において通信デバイス２９は、マルチプレクサ３１及びグローバルバス（ｇｌｏｂａｌ  ｂｕｓ）３３を有し、マルチプレクサは機能ユニット１、３、５、及び７とグローバルバス３３とを結合させるために構成され、グローバルバス３３はマルチプレクサ３１と全ての分散レジスタファイルセグメント９、１１、１３、及び１５とを結合させるために構成される。複数の機能ユニット１、３、５、及び７がグローバルバス３３に結合されていると共にこれらの機能ユニットはグローバルバスを時多重（ｔｉｍｅｍｕｌｔｉｐｌｅｘ）しているのに対して、部分的に接続された通信ネットワーク１７は一つの機能ユニットを一つのレジスタファイルセグメントに結合している点で、グローバルバス３３は、部分的に接続された通信ネットワーク１７と異なる。グローバルバスの利点は、完全に接続された通信ネットワークと比較して、シリコン領域の点でオーバヘッドが比較的低くなることにある。
【００２３】
好ましくはグローバルバス３３はパイプラインレジスタ３５を有する。その結果、グローバルバス３３を介した通信はいくつかの連続したステップでもたらされ、各々のステップは低いレイテンシを有するであろう。当該実施例の利点は、より高速のプロセッササイクルが可能になるので、プロセッサのクロック周波数が増加させられ得ると共に、より高いスループットが可能になることにある。その結果、部分的に接続された通信ネットワーク１７を介した通信と比較して、グローバルバス３３を介した通信のレイテンシの増大がもたらされるであろう。いくつかの実施例において、マルチプレクサ３１はレジスタを有する。当該実施例の利点は、最大クロック周波数で動作するプロセッサも可能にすることにある。その結果、通信デバイスを介した通信のレイテンシの増大ももたらされるであろう。
【００２４】
機能ユニットは、機能ユニット７の場合、一つのレジスタファイルセグメントに結合され、又は機能ユニット５の場合、複数のレジスタファイルセグメントに結合され、若しくは機能ユニット１及び３の場合、複数の機能ユニットは一つのレジスタファイルセグメントに結合され得る。レジスタファイルセグメントは、レジスタファイルセグメント１５の場合、一つの機能ユニットに結合され、又はレジスタファイルセグメント９の場合、複数の機能ユニットに結合され得る。レジスタファイルセグメントと機能ユニットとの間の結合度は、機能ユニットが動作させられなければならないオペレーションの種類に依存し得る。
【００２５】
図１に示されている実施例において、部分的に接続された通信ネットワーク１７と通信デバイス２９とはいくつかのリソースを共有している。いくつかの実施例において、ずっと多くのリソースが共有されてもよいし、又は全くリソースが共有されなくてもよい。
【００２６】
図２を参照すると、概略ブロック図が、機能ユニット１０５及び１０７を有する第一の複数の機能ユニット１０１を有するＶＬＩＷプロセッサを示している。プロセッサは、機能ユニット１０９、１１１、及び１１３を有する第二の複数の機能ユニット１０３を更に有する。プロセッサは、第一の複数の機能ユニット１０１のためのレジスタファイルセグメント１１５、１１７、１１９、及び１２１と第二の複数の機能ユニット１０３のためのレジスタファイルセグメント１２３、１２５、１２７、１２９、１３１、及び１３３とを含む分散レジスタファイルを有する。機能ユニット１０５はレジスタファイルセグメント１１５及び１１７から読み出し、機能ユニット１０７はレジスタファイルセグメント１１９及び１２１から読み出し、機能ユニット１０９はレジスタファイルセグメント１２３及び１２５から読み出し、機能ユニット１１１はレジスタファイルセグメント１２７及び１２９から読み出し、機能ユニット１１３はレジスタファイルセグメント１３１及び１３３から読み出し得る。
【００２７】
プロセッサは、マルチプレクサ１３５、１３７、１３９、及び１４１を有する第一の複数の機能ユニット１０１の第一の部分的に接続された通信ネットワーク１５５と、マルチプレクサ１４３、１４５、１４７、１４９、１５１、及び１５３を有する第二の複数の機能ユニット１０３の第二の部分的に接続された通信ネットワーク１５７とを有する。記載されている実施例において、部分的に接続された通信ネットワーク１５５及び１５７は、機能ユニット１０５、１０７、１０９、１１１、及び１１３と、分散レジスタファイル１１５、１１７、１１９、１２１、１２３、１２５、１２７、１２９、１３１、及び１３３の選択されたセグメントとを結合させるために結合される。この結合は結合部１５９及び１６１によって表されている。
【００２８】
更に第一の複数の機能ユニット１０１は、機能ユニット１０５及び１０７と全ての分散レジスタファイルセグメント１１５、１１７、１１９、及び１２１とを結合させるための第一の通信デバイス１６３を有する。第一の通信デバイス１６３は、マルチプレクサ１３５、１３７、１３９、１４１、及び１６５を有する。第二の複数の機能ユニット１０３は、機能ユニット１０９、１１１、及び１１３と全ての分散レジスタファイルセグメント１２３、１２５、１２７、１２９、１３１、及び１３３とを結合させるための第二の通信デバイス１６７を有する。第二の通信デバイス１６７は、マルチプレクサ１４３、１４５、１４７、１４９、１５１、１５３、及び１６９を有する。当該実施例の利点は、プロセッサの拡張性が改善されることにある。機能ユニットの数が増加させられるにつれ通信デバイスはプロセッサの物理設計にますます多くの制約を課すであろう。プロセッサアーキテクチャを少なくとも二つの機能ユニットに分割することによって、各々の複数の機能ユニットの通信デバイスのディメンション及び対応するオーバヘッドは制御され得る。
【００２９】
有利な実施例において、第一の複数の機能ユニット１０１は、機能ユニット１０７に関連する第一の伝送ユニット１７１を有する。第一の伝送ユニット１７１はレジスタファイルセグメント１２１からデータを読み出し得る。第一の伝送ユニット１７１と第二の通信デバイス１６７とは接続部１７５を介して結合される。第二の複数の機能ユニット１０３は、機能ユニット１１３と関連する第二の伝送ユニット１７３を有する。第二の伝送ユニット１７３はレジスタファイルセグメント１３３からデータを読み出し得る。第二の伝送ユニット１７３と第一の通信デバイス１６３とは接続部１７７を介して結合される。第一の伝送ユニット１７１により、レジスタファイルセグメント１２１から第二の通信デバイス１６７にデータが伝送され得る。第二の伝送ユニット１７３により、レジスタファイルセグメント１３３から第一の通信デバイス１６３にデータが伝送され得る。当該実施例の利点は、第一の複数の機能ユニット１０１の何れの機能ユニットの出力部から第二の複数の機能ユニット１０３の何れの機能ユニットの入力部にも値が常に伝送され得ると共に、第二の複数の機能ユニット１０３の何れの機能ユニットの出力部から第一の複数の機能ユニット１０１の何れの機能ユニットの入力部にも値が常に伝送され得ることにある。例えば、結合された部分的に接続された通信ネットワーク１５５及び１５７を介して第一の複数の機能ユニット１０１の一つの機能ユニットの出力部から第二の複数の機能ユニット１０３の一つの機能ユニットの入力部に値が伝送され得ない場合、当該値は第一の通信デバイス１６３を介して機能ユニット１０５及び１０７の出力部からレジスタファイルセグメント１２１に伝送され得る。その後、第一の伝送ユニット１７１は第二の通信デバイス１６７に値を伝送し得る。値は、マルチプレクサ１４３、１４５、１４７、１４９、１５１、及び１５３と分散レジスタファイルセグメント１２３、１２５、１２７、１２９、１３１、及び１３３とを介して第二の複数の機能ユニット１０３の機能ユニットの入力部に更に伝送される。レジスタファイルセグメント及び機能ユニットの出力部は、部分的に接続された通信ネットワーク及びマルチプレクサを介して通常直接結合されるため、異なる複数の機能ユニットのうちの機能ユニットの間の通信は、好ましくは結合された部分的に接続された通信ネットワーク１５５及び１５７を介して行われる。しかしながらこのことが不可能である場合、伝送ユニットにより、異なる複数の機能ユニットに関連する機能ユニットの間の通信は可能になる。通信デバイス及び伝送ユニットを介した、異なる複数の機能ユニットの機能ユニットの間の通信の場合、より多くの通信ステップが含まれ、それ故に通信期間が増大させられる。
【００３０】
いくつかの実施例において、伝送ユニット１７１及び１７３は、部分的に接続された通信ネットワーク１５５及び１５７にそれぞれ結合される。第一の伝送ユニット１７１は第二の複数の機能ユニット１０３のレジスタファイルセグメントに値を伝送し得ると共に、第二の伝送ユニット１７３は第一の複数の機能ユニット１０１のレジスタファイルセグメントに値を伝送し得る。例えば第一の伝送ユニット１７１は、第一の部分的に接続された通信ネットワーク１５５、接続部１５９、及び第二の部分的に接続された通信ネットワーク１５７を介して第二の複数の機能ユニット１０３のレジスタファイルセグメントに値を伝送し得る。結合された部分的に接続された通信ネットワーク１５５及び１５７を介して結合がもたらされないために、第一の伝送ユニット１７１が第二の複数の機能ユニット１０３の特定のレジスタファイルセグメントに値を伝送し得ない場合、値は、結合された部分的に接続された通信ネットワーク１５５及び１５７を介して第一の伝送ユニット１７１に結合される第二の複数の機能ユニット１０３のレジスタファイルセグメントに伝送され得る。その後、前記値が伝送されるレジスタファイルセグメントに関連する第二の複数の機能ユニット１０３の機能ユニットは、部分的に接続された通信ネットワーク１５７を介して第二の複数の機能ユニット１０３の、目的のレジスタファイルセグメントに前記値を伝送し得る。当該実施例の利点は、接続部１７５及び１７７が省略され得るため、シリコン領域は節減されることにある。通信オーバヘッドはより大きくなり得るが、伝送ユニット１７１及び１７３を介して値を伝送することはほとんど起きないことが予測される場合、このことは許容可能である。
【００３１】
いくつかの実施例において、伝送ユニット１７１及び１７３は、部分的に接続された通信ネットワーク１５５及び１５７にそれぞれ結合される。第一の伝送ユニット１７１は第二の通信デバイス１６７に値を伝送し得ると共に、第二の伝送ユニット１７３は第一の通信デバイス１６３に値を伝送し得る。例えば第一の伝送ユニット１７１は、第一の部分的に接続された通信ネットワーク１５５、接続部１５９、及び第二の部分的に接続された通信ネットワーク１５７を介して第二の複数の機能ユニット１０３に関連するレジスタファイルセグメント１２３、１２５、１２７、１２９、１３１、及び１３３に値を伝送し得る。その後、第二の複数の機能ユニット１０３に関連すると共に、前記値が伝送されるレジスタファイルセグメントに関連する機能ユニット１０９、１１１、及び１１３は、第二の通信デバイス１６７に前記値を伝送し得る。最終的に前記値は、第二の複数の機能ユニット１０３の目的の機能ユニットの入力部に更に伝送される。当該実施例の利点は、接続部１７５及び１７７が省略され得るため、シリコン領域は節減されることにある。通信オーバヘッドはより大きくなり得るが、伝送ユニット１７１及び１７３を介して値を伝送することはほとんど起きないことが予測される場合、このことは許容可能である。
【００３２】
図２に記載の実施例において、伝送ユニット１７１及び１７３は、機能ユニット１０７及び１１３に関連する別個のユニットである。いくつかの実施例において、伝送ユニットは、レジスタファイルセグメントから値を伝送することを可能にする当該機能ユニットに更なるオペレーションを追加することによって、関連する機能ユニットの一部になり得る。
【００３３】
機能ユニット１０５、１０７、１０９、１１１、及び１１３の場合のように、機能ユニットは二つのレジスタファイルセグメントに結合され得る。レジスタファイルセグメントは、一つの機能ユニット又は複数の機能ユニットに結合され得る。レジスタファイルセグメントと機能ユニットとの間の結合度は、機能ユニットが動作させられなければならないオペレーションの種類に依存し得る。
【００３４】
本発明の保護範囲は上述の実施例に限定されるものではなく、当業者が特許請求の範囲からはずれることなく多くの代わりの実施例を設計することができることは注目されるべきである。請求項において、括弧の間に置かれる請求項の参照記号は、いずれも当該請求項の保護範囲を限定するものではない。単語“有する”は、請求項に記述される構成要素以外に構成要素又はステップの存在を排除するものではない。構成要素に先行する冠詞“a”又は“aｎ”は、複数の構成要素を排除するものではない。いくつかの手段を列挙するデバイスの請求項において、いくつかのこれらの手段は、ハードウエアの一つ及び同じ構成要素によって具現化されることが可能である。ある手段が相互に異なる従属請求項で再び引用されるという事実は、これらの手段の組み合わせが効果的に使われ得ないことを示すものではないということに過ぎない。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施例に関連する、一つの機能ユニットを有するＶＬＩＷプロセッサの概略図である。
【図２】本発明の実施例に関連する、二つの機能ユニットを有するＶＬＩＷプロセッサの概略図である。
【図１】
2005521936.tif 000002
【図２】
2005521936.tif 000003
【国際調査報告】
2005521936.tif 000004
2005521936.tif 000005
2005521936.tif 000006