(57)【要約】電流リミッタを有するデジタルインタフェースにおいて、バス電圧に比例する基準電圧が生成され、電流リミッタは、入力デジタル信号がこの基準電圧より大きい場合にオンに切り替わり、入力信号がこの基準電圧より小さい場合にオフに切り替わる。インタフェースの出力部におけるデジタル信号の「ハイ／ロー比」は、この基準電圧の使用によって大幅に改善される。
2005521353.tif 000002
【特許請求の範囲】
【請求項１】
−マスタからデジタルパルスの第１のシーケンスを有する第１の信号を受け取るための入力端子と、
−前記第１の信号からデジタルパルスの第２のシーケンスを有する第２の信号を生成するための回路部Ｉと、
−デジタルパルスの前記第２のシーケンスをスレーブに供給するための出力端子と、
を有する、デジタル通信用のインタフェースであって、
前記インタフェースが、更に、前記第１のシーケンスに属する前記デジタルパルスの最大振幅を表す基準信号を生成し、前記第１の信号の振幅が前記基準信号より大きい場合は回路部Ｉを活性化し、前記第１の信号の前記振幅が前記基準信号より小さい場合は回路部Ｉを不活性化するための回路部ＩＩを有することを特徴とするインタフェース。
【請求項２】
前記回路部Ｉが電流リミッタを有する、請求項１に記載のインタフェース。
【請求項３】
前記回路部ＩＩが、前記第１のシーケンスに属する前記デジタルパルスの前記最大振幅をサンプリングし、記憶するための容量性手段及び第１の単一指向性手段を有する、請求項１又は２に記載のインタフェース。
【請求項４】
前記回路部ＩＩが、更に、電圧デバイダ及び第２の単一指向性手段を有する、請求項３に記載のインタフェース。
【請求項５】
前記インタフェースが、更に、前記出力端子間に結合される発光ダイオードを備える、請求項１乃至４の何れか１項に記載のインタフェース。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、
−マスタ（master，親機）からデジタルパルスの第１のシーケンスを有する第１の信号を受け取るための入力端子と、
−第１の信号からデジタルパルスの第２のシーケンスを有する第２の信号を生成するための回路部Ｉと、
−デジタルパルスの第２のシーケンスをスレーブ（slave，子機）に供給するための出力端子と、
を有する、デジタル通信用のインタフェースに関する。  
【背景技術】
【０００２】
このようなインタフェースは、ＤＡＬＩ（Digital Addressable Lighting Interface）として知られるデジタルインタフェースシステムから知られている。知られるインタフェースでは、発光ダイオードが、出力端子間において結合され、回路部Ｉは電流リミッタを有する。この発光ダイオードは、１つのマスタに２つ以上のスレーブを制御することを可能にさせる光アイソレータとして機能する、１つ又は複数のフォトカプラの一部である。ＤＡＬＩは、バイフェーズ（bi-phase，双位相）符号化パルスを用いる。このことは、データビットがパルスの相補的な対から構成され、そのため、どのデータビットもすべて、実質的に１に等しい「ハイ／ロー比」をもつことを意味する。知られるインタフェースでは、第１の信号がハイである場合、電流リミッタは導通し、発光ダイオードを流れる電流を制限する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
但し、この電流は、その最大値に達するのに必要な期間である立上り時間（rise time）と、該電流がその最大値からゼロへ減少するのに必要な期間である立下り時間（fall time）とをもつ。これらの立上り時間及び立下り時間は、第１のシーケンスに属するデジタルパルスの最大振幅によって強く影響される。実際には、バス電圧と称されることが多いこの最大振幅は、非常に変化する。知られるインタフェースの重大な欠点は、第２の信号がスレーブによってＤＡＬＩ信号として認識されないことが相対的に頻繁に起こるほどに、立上り時間及び立下り時間と、バス電圧と、光アイソレータとの組み合わせが、上記の信号の「ハイ／ロー比」を変えてしまうことである。
【０００４】
本発明の目的は、バス電圧に関係なく適正な「ハイ／ロー比」をもつ第２の信号を生成するインタフェースを提供することにある。
【課題を解決するための手段】
【０００５】
従って、本発明によれば、冒頭段落に記載されたインタフェースは、このインタフェースが、更に、第１のシーケンスに属するデジタルパルスの最大振幅を表す基準信号を生成し、第１の信号の振幅がこの基準信号より大きい場合は回路部Ｉを活性化し、第１の信号の振幅がこの基準信号より小さい場合は回路部Ｉを不活性化するための回路部ＩＩを有することを特徴とする。
【０００６】
本発明によるインタフェースにより生成される第２の信号の「ハイ／ロー比」は、バス電圧に関係なく「１」に非常に近づくことが分かった。
【０００７】
回路部Ｉが電流リミッタを有する、本発明によるインタフェースの実施形態についても良好な結果が得られた。
【０００８】
本発明によるインタフェースの好ましい実施形態では、回路部ＩＩが、第１のシーケンスに属するデジタルパルスの最大振幅をサンプリングし、記憶するための容量性手段及び第１の単一指向性手段を有する。それゆえ、回路部ＩＩの一部は、簡略且つ信頼性の高い態様で実現される。好ましくは、回路部ＩＩが、追加として、電圧デバイダ及び第２の単一指向性手段を有する。
【０００９】
インタフェースが、１つのマスタと、２つ以上のスレーブとの間における通信を可能にするように意図される場合、このインタフェースは、好ましくは更に、出力端子間に結合される発光ダイオードを備える。
【００１０】
本発明によるインタフェースの一実施形態が、図面を参照して説明されるであろう。
【発明を実施するための最良の形態】
【００１１】
図１において、Ｋ１及びＫ２は、マスタからデジタルパルスの第１のシーケンスを有する第１の信号を受け取るための入力端子である。入力端子Ｋ１及びＫ２は、ダイオードＤ１及びキャパシタＣ１の直列構成によって接続される。この実施形態では、ダイオードＤ１が第１の単一指向性手段を形成し、キャパシタＣ１が容量性手段を形成する。キャパシタＣ１及びダイオードＤ１で一緒に、第１のシーケンスに属するデジタルパルスの最大振幅をサンプリングし、記憶するための手段を形成する。キャパシタＣ１は、電圧デバイダを形成するオーミック抵抗器Ｒ４及びＲ５の直列構成によって分路(shunt)される。オーミック抵抗器Ｒ４及びＲ５の共通端子は、第２の単一指向性手段を形成するダイオードＤ２のアノードに接続される。入力端子Ｋ１及びＫ２は、更に、ＰＮＰトランジスタＴ１と、オーミック抵抗器Ｒ２と、インタフェースの動作中にフォトカプラの一部を形成する発光ダイオードＬＥＤとの直列構成によって接続される。ＰＮＰトランジスタＴ１及びオーミック抵抗器Ｒ２の直列構成は、オーミック抵抗器Ｒ１及びＰＮＰトランジスタＴ２の直列構成によって分路される。ＰＮＰトランジスタＴ２のエミッタは、ＰＮＰトランジスタＴ１のベースに接続される。ＰＮＰトランジスタＴ２のベースは、オーミック抵抗器Ｒ３の第１の端部に接続されると共に、ダイオードＤ２のカソードに接続される。オーミック抵抗器Ｒ３の他の端部は、ＰＮＰトランジスタＴ１のコレクタに接続される。オーミック抵抗器Ｒ１、Ｒ２及びＲ３は、ＰＮＰトランジスタＴ１及びＴ２と一緒に、電流リミッタを形成し、この電流リミッタは、第１の信号からのデジタルパルスの第２のシーケンスを有する第２の信号を生成するための回路部Ｉとして機能する。キャパシタＣ１と、オーミック抵抗器Ｒ４及びＲ５と、ダイオードＤ１及びＤ２とで一緒に、第１のシーケンスに属するデジタルパルスの最大振幅を表す基準信号を生成し、第１の信号の振幅がこの基準信号より大きい場合は回路部Ｉを活性化し、第１の信号の振幅がこの基準信号より小さい場合は回路部Ｉを不活性化するための回路部ＩＩを形成する。
【００１２】
図１に示されるインタフェースの動作が、以下に説明される。
【００１３】
インタフェースが動作中ではあるものの、通信は行われていない場合、入力端子Ｋ１と入力端子Ｋ２との間の電圧は、バス電圧に等しい。デジタルパルスの第１のシーケンスを有する第１の信号が、入力端子に存在する場合、入力端子間の電圧は、バス電圧と実質的にゼロとの間で変化する。キャパシタＣ１は、バス電圧と実質的に等しい電圧にチャージされる。抵抗器Ｒ４及びＲ５とダイオードＤ２とを介して、バス電圧の予め決められた比である基準信号が生成され、ＰＮＰトランジスタＴ２のベースに存在する。その結果、オーミック抵抗器Ｒ１、Ｒ２及びＲ３と、ＰＮＰトランジスタＴ１及びＴ２とにより形成される電流リミッタは、第１の信号が上記の基準信号より大きい振幅をもつ場合にのみ導通状態になり、第１の信号が上記の基準信号より小さい振幅をもつ場合に非導通状態になるであろう。この基準信号はバス電圧に比例し、バス電圧が変わるときには変わるであろうことに留意することが重要である。電流リミッタが導通状態のとき、電流は発光ダイオードＬＥＤを流れ、この発光ダイオードＬＥＤが光を発するようにする。この光は、発光ダイオードＬＥＤと一緒に１つ又は複数のフォトカプラを形成する１つ又は複数の光感応性(light sensitive)セルによって受け取られる。ＬＥＤを通る電流は、第２の信号を形成する。
【００１４】
２つのインタフェースが用いられた実験が実施された。第１のインタフェースは、図１に示されるインタフェースの実際的な一実施形態であり、第２のインタフェースは、回路部ＩＩを有していなかった点を除けば、第１のインタフェースと同一であった。同じ第１の信号から両方のインタフェースによって生成される第２の信号の「ハイ／ロー比」が、種々の異なるバス電圧について測定された。２０Ｖのバス電圧の場合、第１のインタフェースが、５２／４８の「ハイ／ロー比」をもつ第２の信号を生成し、第２のインタフェースは、５５／４５の「ハイ／ロー比」をもつ第２の信号を生成したことが分かった。１６Ｖのバス電圧の場合、上記のそれぞれの「ハイ／ロー比」は、５１／４９及び５４／４６であった。８Ｖのバス電圧の場合、上記のそれぞれの「ハイ／ロー比」は、５１／４９及び５６／４４であった。本発明によるインタフェースに存在する回路部ＩＩは、広範囲のバス電圧に対して第２の信号の「ハイ／ロー比」を大幅に改善するものであると結論付けられ得る。
【図面の簡単な説明】
【００１５】
【図１】本発明によるインタフェースの一実施形態を示す図である。
【図１】
2005521353.tif 000003
【国際調査報告】
2005521353.tif 000004
2005521353.tif 000005
2005521353.tif 000006