(57)【要約】ＨｆＡｌＯ3を含む絶縁膜及びかかる絶縁膜の製造方法により、ＳｉＯ2で得られるよりも酸化物等価膜厚が小さい高信頼度のゲート絶縁膜が得られる。ゲート絶縁膜はハフニウム工程及びアルミニウム工程を用いる原子層堆積法により形成される。ハフニウム工程はＨｆＡｌＯ3及び水蒸気を使用する。アルミニウム工程は、トリメチルアルミニウム、Ａ＋（ＣＨ3）3、またはアレイン（ＡｌＨ3）とジメチルエチルアミン［Ｎ（ＣＨ3）2（Ｃ2Ｈ5）］の付加物であるＤＭＥＡＡを蒸留水蒸気と共に使用する。ＨｆＡｌＯ3被膜を含むこれらのゲート絶縁膜は熱力学的安定性を有するため、処理時のＨｆＡｌＯ3被膜とシリコン基板または他の構造との反応は最小限に抑えられる。
2005529492.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスの形成方法であって、
基板を収容した反応室内にハフニウム含有原料をパルスモードで供給し、
アルミニウム含有原料を反応室内にパルスモードで供給して絶縁膜を形成するステップより成る電子デバイスの形成方法。
【請求項２】
反応室内へのハフニウム含有原料のパルスモードによる供給及び該反応室内へのアルミニウム含有原料のパルスモードによる供給は原子層堆積プロセスの工程である請求項１の方法。
【請求項３】
電子デバイスの形成ステップはトランジスタの形成ステップを含み、
基板に第１及び第２のソース／ドレイン領域を形成し、
第１のソース／ドレイン領域と第２のソース／ドレイン領域との間にボディ領域を形成し、
ハフニウム含有原料を反応室にパルスモードで供給し、
アルミニウム含有原料をパルスモードで供給して第１のソース／ドレイン領域と第２のソース／ドレイン領域の間のボディ領域上に絶縁膜を形成し、
ゲートを絶縁膜に結合するステップをさらに含む請求項１または２の方法。
【請求項４】
電子デバイスの形成ステップは、少なくとも１つのアクセストランジスタが第１のソース／ドレイン領域と第２のソース／ドレイン領域との間のボディ領域上にＨｆＡｌＯ3を含む被膜を備えたメモリデバイスの形成を含み、被膜の形成ステップは、ハフニウム含有原料をパルスモードで供給するステップと、アルミニウム含有原料をパルスモードで供給するステップとを含む請求項１または２の方法。
【請求項５】
多数のアクセストランジスタを形成し、
多数のアクセストランジスタの多数のゲートに結合された多数のワードラインを形成し、
多数のアクセストランジスタの多数の第１のソース／ドレイン領域に結合された多数のソースラインを形成し、
多数のアクセストランジスタの多数の第２のソース／ドレイン領域に結合された多数のビットラインを形成するステップをさらに含む請求項４の方法。
【請求項６】
電子デバイスの形成ステップは電子システムの形成ステップを含み、
プロセッサを用意し、
メモリデバイスをプロセッサに結合し、メモリデバイス及びプロセッサのうちの一方は第１のソース／ドレイン領域と第２のソース／ドレイン領域との間のボディ領域上にＨｆＡｌＯ3を含む被膜を備えた少なくとも１つのトランジスタを備え、ＨｆＡｌＯ3を含む被膜は、反応室へのハフニウム含有原料のパルスモードによる供給及び反応室へのアルミニウム含有原料へのパルスモードによる供給により形成され、
プロセッサをメモリアレイに結合するシステムバスを形成するステップを含む請求項１または２の方法。
【請求項７】
反応室へのハフニウム含有原料のパルスモードによる供給後、反応室へ第１の酸素含有原料をパルスモードで供給し、反応室へのアルミニウム含有原料のパルスモードによる供給後、反応室へ第２の酸素含有原料をパルスモードで供給する請求項１、２、３、４または６の方法。
【請求項８】
第１の酸素含有原料のパルスモードによる供給は水蒸気のパルスモードによる供給を含む請求項７の方法。
【請求項９】
第２の酸素含有原料のパルスモードによる供給は蒸留水の水蒸気のパルスモードによる供給を含む請求項７の方法。
【請求項１０】
第２の酸素含有原料のパルスモードによる供給は酸素のパルスモードによる供給を含む請求項７の方法。
【請求項１１】
反応室への各原料のパルスモードによる供給は所定の期間の間制御され、所定の期間は反応室へパルスモードで供給される原料毎に独立して制御される請求項１、２、３、４または６の方法。
【請求項１２】
各原料のパルスモードによる供給の間基板を選択された温度に維持するステップをさらに含み、選択された温度は各原料のパルスモードによる供給につきそれぞれ独立に設定される請求項１、２、３、４または６の方法。
【請求項１３】
各原料のパルスモードによる供給の後に反応室を浄化ガスにより浄化する請求項１、２、３、４または６の方法。
【請求項１４】
ハフニウム含有原料及びアルミニウム含有原料のパルスモードによる供給を多数サイクル反復するステップをさらに含む請求項１、２、３、４または６の方法。
【請求項１５】
ハフニウム含有原料及びアルミニウム含有原料のパルスモードによる供給を多数のサイクル反復した後、約３００℃から約８００℃の温度範囲でアニーリングを施す請求項１４の方法。
【請求項１６】
原料毎にパルスモードによる供給期間、原料を基板にパルスモードで供給する回数、ＨｆＡｌＯ3を含む絶縁膜を形成するための基板温度をそれぞれ独立に制御するステップをさらに含み、絶縁膜は約９乃至約２５の範囲内の比誘電率を有する請求項１、２、３、４または６の方法。
【請求項１７】
ＨｆＡｌＯ3を含む絶縁膜の形成ステップは本質的にＨｆＡｌＯ3の被膜の形成を含む請求項１６の方法。
【請求項１８】
ハフニウム含有原料のパルスモードによる供給はＨｆＡｌ4原料のパルスモードによる供給を含む請求項１、２、３、４または６の方法。
【請求項１９】
反応室へのＨｆＡｌ4原料のパルスモードによる供給は、基板を約３５０℃から約５５０℃の範囲内の温度で維持して行われる請求項１８の方法。
【請求項２０】
反応室へのＨｆＡｌ4原料のパルスモードによる供給は、ＨｆＡｌ4原料の温度を約１３０℃から約１５４℃の範囲内にして行われる請求項１８の方法。
【請求項２１】
ＨｆＡｌ4原料のパルスモードによる供給後に、第１の酸素含有原料を約０．５ｍＰａ ｍ3／秒乃至約１．０のｍＰ ａｍ3／秒の範囲内の流速で反応室にパルスモードで供給するステップをさらに含む請求項１８の方法。
【請求項２２】
アルミニウム含有原料のパルスモードによる供給は、反応室にトリメチルアルミニウム原料のパルスモードによる供給を含む請求項１、２、３、４または６の方法。
【請求項２３】
反応室へのトリメチルアルミニウム原料のパルスモードによる供給は、基板を約３５０℃から約３７０℃の範囲内にある温度に維持して行われる請求項２２の方法。
【請求項２４】
反応室へのトリメチルアルミニウム原料のパルスモードによる供給は、約２３０ミリトルの圧力で行われる請求項２２の方法。
【請求項２５】
アルミニウム含有原料のパルスモードによる供給は、反応室へのＤＭＥＡＡ原料のパルスモードによる供給を含む請求項１、２、３、４または６の方法。
【請求項２６】
反応室へのＤＭＥＡＡ原料のパルスモードによる供給は、基板を約３５０℃から約５５０℃の範囲内の温度に維持して行われる請求項２５の方法。
【請求項２７】
反応室へのＤＭＥＡＡ原料のパルスモードによる供給は、約３０ミリトルの圧力で行われる請求項２５の方法。
【請求項２８】
ハフニウム含有原料のパルスモードによる供給は、ＨｆＡｌ4原料のパルスモードによる供給を含み、アルミニウム含有原料のパルスモードによる供給は、トリメチルアルミニウム原料の反応室へのパルスモードによる供給を含む請求項１、２、３、４または６の方法。
【請求項２９】
トリメチルアルミニウム原料の反応室へのパルスモードによる供給後に反応室をアルゴンにより浄化する請求項２８の方法。
【請求項３０】
ハフニウム含有原料のパルスモードによる供給はＨｆＣｌ4原料のパルスモードによる供給を含み、アルミニウム原料のパルスモードによる供給はＤＭＥＡＡ原料の反応室へのパルスモードによる供給を含む請求項１、２、３、４または６の方法。
【請求項３１】
反応室へのＨｆＣｌ4原料のパルスモードによる供給後、反応室を純粋な窒素で浄化する請求項２８または３０の方法。
【請求項３２】
反応室へのＤＭＥＡＡ原料へのパルスモードによる供給後、反応室を水素で浄化する請求項３０の方法。
【請求項３３】
請求項１、２、３、４、６、１８、２２、２５、２８または３０の方法により形成される電子デバイス。
【請求項３４】
ボディ領域が第１のソース／ドレイン領域と第２ソース／ドレイン領域の間にあり、絶縁膜がボディ領域上にあり、ゲートが絶縁膜に結合された少なくとも１つのトランジスタより成る電子デバイスであって、
絶縁膜は原子層の堆積により形成されたＨｆＡｌＯ3を含む電子デバイス。
【請求項３５】
メモリデバイスである請求項３４の電子デバイス。
【請求項３６】
メモリデバイスはさらに、
多数のアクセストランジスタと、
多数のアクセストランジスタの多数のゲートに結合された多数のワードラインと、
多数のアクセストランジスタの多数の第１のソース／ドレイン領域に結合された多数のソースラインと、
多数のアクセストランジスタの多数の第２のソース／ドレイン領域に結合された多数のビットラインとを有する請求項３５の電子デバイス。
【請求項３７】
プロセッサがメモリデバイスに結合された電子システムである請求項３４の電子デバイス。
【請求項３８】
絶縁膜はＡｌ2Ｏ3及びＨｆＯ2を含む請求項３４、３５または３７の電子デバイス。
【請求項３９】
絶縁膜は実質的に非晶質である請求項３４、３５または３７の電子デバイス。
【請求項４０】
絶縁膜の比誘電率は約９から約２５の範囲内にある請求項３４、３５または３７の電子デバイス。
【請求項４１】
絶縁膜の酸化物等価膜厚（ｔeq）は約３オングストロームから約１２オングストロームの範囲内にある請求項３４、３５または３７の電子デバイス。
【請求項４２】
絶縁膜の酸化物等価膜厚（ｔeq）は３オングストローム未満である請求項３４、３５または３７の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス及びデバイスの製造にかかわり、さらに詳細には、トランジスタデバイスのゲート絶縁層及びそれらの形成方法にかかわる。
【背景技術】
【０００２】
半導体デバイス業界には、スピード性能の向上、低い静的（オフステート）電力条件の改善、及びシリコン系微細電子回路製品の広範囲な電力供給及び出力電圧条件への適用という市場から突きつけられたニーズがある。詳述すると、トランジスタの製造については、トランジスタのようなデバイスのサイズを減少させる課題が引き続き存在する。最終ゴールは、プロセッサチップ、移動電話またはＤＲＡＭのようなメモリデバイスのような製品に用いる集積回路（ＩＣ）のさらなる小型化及び高信頼度化である。小型のデバイスはバッテリー駆動型が多いが、バッテリーのサイズを減少させ、充電頻度を少なくする課題も存在する。このため、業界はトランジスタの設計にあたり、さらなる小型化だけでなくトランジスタを高い信頼度且つ低い供給電力で作動させるように迫られている。
【０００３】
現在、半導体業界は、主として、シリコン系金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のような基本的デバイスの寸法減少が可能であることに期待を掛けている。かかるトランジスタの一般的な構成を図１に示す。以下において図１により従来技術のトランジスタを説明するが、当業者は、本発明を図１のトランジスタに利用すると本発明による新規なトランジスタが形成されることがわかるであろう。トランジスタ１００は、通常はシリコンである基板１１０に形成されるが、他の半導体材料により同様に製造可能である。トランジスタ１００は、第１のソース／ドレイン領域１２０と第２のソース／ドレイン領域１３０を有する。ボディ領域１３２が第１のソース／ドレイン領域と第２のソース／ドレイン領域との間に位置し、チャンネル長さ１３４を有するトランジスタのチャンネルを画定する。ゲート絶縁膜またはゲート酸化物１４０はボディ領域１３２の上に位置し、ゲート１５０がゲート絶縁膜の上にある。ゲート絶縁膜は酸化物以外の材料で形成可能であるが、通常は酸化物であり、ゲート酸化物と呼ばれる。ゲートは多結晶シリコン（ポリシリコン）から形成されるが、金属のような他の導電材料も使用可能である。
【０００４】
トランジスタをさらに小型化し、低い供給電力及び高い信頼度で作動させるために重要な設計基準の１つは、ゲート絶縁膜１４０にある。ゲート絶縁膜を形成する頼みの綱は、これまで二酸化シリコン（ＳｉＯ2）であった。熱成長した非晶質ＳｉＯ2層は電気的且つ熱力学的に安定な物質であり、ＳｉＯ2の下層のＳｉとの界面は高品質だけでなく優れた電気的隔離特性を与える。典型的な処理にあたり、Ｓｉ上にＳｉＯ2を用いると、欠陥電荷密度は１０10／ｃｍ2のオーダーであり、ミッドギャップ界面準位密度は約１０10／ｃｍ2ｅＶ、絶縁破壊電圧は１５ＭＶ／ｃｍの範囲である。かかる品質が得られるため、ＳｉＯ2以外の材料を用いる必要性は存在しないように思えるが、ゲート絶縁膜のスケーリング及び他の条件の改善によりゲート絶縁膜に用いる他の絶縁材料発見のニーズが生じている。
【０００５】
ＳｉＯ2と比較して比誘電率が高く、シリコン層上への絶縁膜の形成がＳｉＯ2の形成または下層のシリコン層からゲート絶縁膜内へのドーパントのような物質の拡散を発生させないようなシリコンに対する熱力学的安定性を有するゲート絶縁膜を形成するための別の絶縁材料が求められている。
【発明の概要】
【０００６】
上述した課題の解決は本願の教示による実施例が行う。１つの実施例において、トランジスタのボディ領域上にゲート絶縁膜を形成する方法は、トランジスタのボディ領域上へのＨｆＡｌＯ3を含有する非晶質被膜の原子層堆積（ＡＬＤ）による形成を含む。ＨｆＡｌＯ3被膜のＡＬＤ法による形成は、ハフニウム含有原料を基板を収容した反応室内にパルスモードで供給し、第１の酸素含有原料を反応室内にパルスモードで供給し、アルミニウム含有原料を反応室内にパルスモードで供給し、第２の酸素含有原料を反応室内にパルスモードで供給することにより行われる。各原料は所定の期間の間反応室内にパルスモードで供給される。各原料をパルスモードで供給する時間の長さは使用する原料に応じて選択される。各原料のパルスモードによる供給の合間には、反応室から余剰の原料及び反応副産物が除去される。ＨｆＡｌＯ3被膜の厚さは、所望の厚さが得られるまで、ハフニウム含有原料、第１の酸素含有原料、アルミニウム含有原料及び第２の酸素含有原料のパルスモードによる供給を多数サイクル反復することにより制御される。
【０００７】
有利なことに、ＨｆＡｌＯ3被膜として形成されるゲート絶縁膜は、二酸化シリコンより大きな比誘電率と、比較的小さいリーク電流と、シリコン系基板に対する良好な安定性とを有する。本発明の教示による実施例は、ＨｆＡｌＯ3含有絶縁層を備えたトランジスタ、メモリデバイス及び電子システムの形成を含む。
【０００８】
他の実施例は、ＨｆＡｌＯ3被膜の絶縁ゲートを有するトランジスタ、メモリデバイス及び電子システムの構造を包含する。かかる絶縁ゲートは、物理的厚さが同一のシリコン酸化ゲートと比べて有意に薄い酸化物等価膜厚を与える。あるいは、かかる絶縁ゲートは、酸化物等価膜厚が同一のシリコン酸化ゲートより有意に厚い物理的膜厚を与える。
【０００９】
本発明の上記及び他の実施例、局面、利点及び特徴は、本発明の以下の説明及び添付図面を参照するかまたは本発明を実施すれば当業者にとって明らかになるであろう。本発明のこれらの局面、利点及び特徴は、頭書の特許請求の範囲に詳記された装置、手順及びそれらの組み合わせにより実現される。
【実施例】
【００１０】
以下の詳細な説明において、本願の一部であり、本発明の特定の実施例を例示する添付図面を参照する。これらの実施例は、当業者が本発明を実施できるように十分に詳しく記載されており、他の実施例も可能であって、本発明の範囲から逸脱することなく構造的、論理的及び電気的な変形又は設計変更を行うことができるであろう。
【００１１】
以下の説明中の用語「ウェーハ」及び「基板」は、集積回路（ＩＣ）が形成される露出表面を有する任意の構造を包含する。用語「基板」は、半導体ウェーハを包含するものと理解されたい。用語「基板」はまた、処理時における半導体構造を言及する意味で使用され、その上に形成された他の層を含む場合がある。ウェーハ及び基板は共に、ドーピングを施された、または施されていない半導体、支持用半導体または絶縁体上の半導体のエピタキシャル層と共に当該技術分野で知られた他の半導体構造を包含する。用語「導体」は、半導体を包含するものと理解されたい。また、用語「絶縁体」または「誘電体」は、導体と呼ばれる材料より導電率が小さい任意の材料を包含するものと定義される。
【００１２】
本願に用いる用語「水平」は、ウェーハ又は基板の方向とは無関係に、ウェーハ又は基板の普通の平面又は表面にほぼ平行な平面として定義される。用語「垂直」は、上述の水平な面にほぼ垂直な方向を意味する。用語「上」、「上方」、「（側壁におけるような）側」、「高」、「低」、「わたる」、「下方」は、ウェーハ又は基板の方向とは無関係に、ウェーハ又は基板の上面の上の普通の平面または表面に関して定義される。従って、以下の詳細な説明は限定の意味で捉えるべきではなく、本発明の範囲は、頭書の特許請求の範囲とかかる特許請求の範囲が享受する均等物の全幅のみにより規定される。
【００１３】
図１のゲート絶縁膜１４０は、トランジスタ内で動作する時、物理的膜厚及び酸化物等価膜厚（ｔeq）の両方を有する。酸化物等価膜厚は、ゲート絶縁膜１４０の容量のような電気的特性を代表的な物理的膜厚に関連して量定するものである。ｔeqは、リーク電流及び信頼性の問題を無視して、所与の絶縁膜と同じ容量密度を持つために必要とされるであろう理論的ＳｉＯ2層の膜厚として定義される。
【００１４】
Ｓｉ表面上にゲート絶縁膜として堆積される厚さｔのＳｉＯ2層は、その膜厚ｔより大きいｔeqを有する。このｔeqは、ＳｉＯ2が堆積される表面チャンネルの、空乏／反転領域の形成による容量により生じるものである。この空乏／反転領域により、ｔeqはＳｉＯ2の膜厚ｔより３乃至６オングストローム大きくなることがある。かくして、半導体業界がいつの日かゲート絶縁膜の酸化物等価膜厚を１０オングストロ−ム未満にしようとすれば、ゲート絶縁膜に用いるＳｉＯ2層の物理的膜厚を約４乃至７オングストロームにしなければならなくなるだろう。
【００１５】
ＳｉＯ2層に対するさらに別の条件は、ＳｉＯ2ゲート絶縁膜と併用されるゲート電極に左右される。従来通りポリシリコンゲートを用いると、ＳｉＯ2層のｔeqはさらに増加する。金属ゲート電極を用いると膜厚をさらに増加する必要はないであろうが、金属ゲートは相補型金属酸化物半導体電界効果トランジスタ（ＣＭＯＳ）技術には現在使用されていない。従って、将来のデバイスは物理的膜厚が約５オングストロームまたはそれ以下のＳｉＯ2絶縁膜を用いる方向で設計されるであろう。ＳｉＯ2の酸化物被膜をこのように薄くしようとすると、さらに別の問題が生じる。
【００１６】
二酸化シリコンのゲート絶縁膜への使用は、一部は、ＳｉＯ2−Ｓｉ系構造の電気的隔離特性によるものである。この電気的隔離は、ＳｉＯ2の比較的大きいバンドギャップ（８．９ｅＶ）がそれを良好な電気的絶縁体にするからである。バンドギャップが有意に減少すると、ゲート絶縁膜の材料としては除外される。ＳｉＯ2被膜の膜厚が減少すると、その被膜材料を構成する原子の層または単原子層の数が減少する。ある特定の膜厚まで減少すると、単原子層の数は、ＳｉＯ2層が大きな層またはバルク層におけるような原子の完全な配列を持てなくなるほど十分に小さい。バルク構造と比較して配列が不完全になると、ただ１つまたは２つの単原子層で構成される薄いＳｉＯ2層は完全なバンドギャップを形成しなくなる。ＳｉＯ2ゲート絶縁膜に完全なバンドギャップがなくなると、下層のＳｉチャンネルと上層のポリシリコンゲートとが事実上短絡する。この望ましくない特性により、ＳｉＯ2層をスケーリングできる物理的膜厚に限界が設定される。この単原子層効果による最小の膜厚は約７乃至８オングストロームと考えられる。従って、将来のデバイスのｔeqを約１０オングストロームより小さくするには、ゲート絶縁膜としてＳｉＯ2以外の絶縁体を考える必要がある。
【００１７】
ゲート絶縁膜として用いる典型的な絶縁層については、容量は平行プレートキャパシタの容量として決定される。即ち、Ｃ＝κε0Ａ／ｔであり、κは比誘電率、ε0は自由空間の誘電率、Ａはキャパシタの面積、ｔは絶縁体の厚さである。材料の厚さｔは、ＳｉＯ2の比誘電率κoxが３．９である所与の容量につきｔeqと下式に示すような関係がある。
ｔ＝（κ／κox）ｔeq＝（κ／３．９）ｔeq
【００１８】
かくして、比誘電率がＳｉＯ2の比誘電率３．９より大きい材料は、所望の酸化物等価膜厚を与えるであろうが、その物理的膜厚は所望のｔeqよりもかなり大きくなる可能性がある。例えば、比誘電率が１０である別の絶縁材料は、空乏／反転層効果を含めずに、１０オングストロームのｔeqを与えようとすればその膜厚は約２５．６オングストロームになるであろう。従って、ＳｉＯ2よりも比誘電率が大きい絶縁材料を用いると、酸化物等価膜厚の小さいトランジスタを実現できる。
【００１９】
トランジスタの作動電圧を低く、またサイズを小さくするために必要な酸化物等価膜厚の減少は有意な数の材料の使用により可能であるが、さらに別の製造条件が加わるためＳｉＯ2の適当な代替物を決定するのが困難となる。マイクロエレクトロニスク業界の現在の考え方は依然としてシリコン系デバイスに向いたものである。これにより、使用するゲート絶縁体をシリコン基板またはシリコン層上に成長させる必要があるが、これは代替絶縁材料にとって有意な制約となる。シリコン層上に絶縁膜を形成する時、所望の絶縁膜に加えてＳｉＯ2の薄膜が形成される可能性がある。その結果、事実上、シリコン層上に並列接続の２つの副層より成る絶縁層が形成される。このような場合、容量は直列接続の２つの絶縁膜の容量となる。その結果、絶縁層のｔeqはＳｉＯ2の膜厚と、形成される絶縁膜の厚膜の逓倍係数の和となり、下式で定義される。
ｔeq＝ｔSiO2  ＋（κox／κ）ｔ
【００２０】
従って、そのプロセスでＳｉＯ2層が形成される場合、ｔeqは再びＳｉＯ2層により制限される。シリコン層と所望の絶縁膜との間に障壁層が形成され、その障壁層がＳｉＯ2層の形成を阻止する場合、ｔeqは比誘電率が小さいその層により制限される。しかしながら、比誘電率が大きい単一の絶縁層かまたはＳｉＯ2より大きい比誘電率を有する障壁層を用いるかに関係なく、シリコン層と界面を接する層はチャンネルキャリア易動度を大きい値に維持するために高品質の界面を提供しなければならない。
【００２１】
G. D. Wilk他による論文Journal of Applied Physics, vol. 89, no. 10, pp. 5243-5275 (2001)には、ゲート絶縁膜の高比誘電率材料の材料特性が述べられている。開示される情報の中で、ＳｉＯ2の代替物としてＡｌ2Ｏ3が有望であることがある。Ａｌ2Ｏ3は、大きなバンドギャップ、高温までのＳｉ上の熱力学的安定性及び非晶質構造のようなゲート絶縁膜として使用する際の好ましい特性を有することが記載されている。さらに、シリコン上にＡｌ2Ｏ3層を形成してもＳｉＯ2の界面層は生じないことが述べられている。しかしながら、Ａｌ2Ｏ3の比誘電率は９に過ぎず、層を薄くしても比誘電率は約８乃至約１０であるかもしれない。Ａｌ2Ｏ3の比誘電率はＳｉＯ2より優れているが、ゲート絶縁膜としてはさらに大きな比誘電率が望ましい。Wilkが説明した他の絶縁体及びそれらの特性には下記のものが含まれる。
【００２２】
2005529492.tif 000003
【００２３】
ゲート絶縁膜としてＳｉＯ2を用いる利点の１つは、ＳｉＯ2層の形成により非晶質のゲート絶縁膜が生成されることであった。ゲート絶縁膜が非晶質構造を有するということは、多結晶ゲート絶縁膜の結晶粒界により大きなリーク径路が得られるため有利である。さらに、多結晶ゲート絶縁膜を通して粒径及び配向に変化があるため、被膜の比誘電率にばらつきが生じることがある。構造を含む上述した材料特性はバルク状の材料のものである。ＳｉＯ2に比べて比誘電率が大きいという利点を備えた材料はまた、少なくともバルクでは結晶の形をとるという問題点がある。ゲート絶縁膜としてＳｉＯ2にとって代わる最良の候補材料は、比誘電率が大きく、非晶質の薄層として製造可能なものである。
【００２４】
係属中で本願の出願人に譲渡された米国特許出願第１０／１３７，４９９号（発明の名称：”Atomic Layer-Deposited LaAlO3 Films for Gate Dielectrics”）には、ＭＯＳトランジスタのような電子デバイスのゲート絶縁膜及び他の絶縁被膜を形成するためのＳｉＯ2の代替物としてＡｌ2Ｏ3が開示されている。この出願は、とりわけ、ランタン含有原料と、アルミニウム含有原料とを用いて原子層堆積法によりシリコン上にＬａＡｌＯ3の層を形成することを開示している。ランタンの堆積相及びアルミニウムの堆積相を制御すると、所定の比誘電率を有する組成物のゲート絶縁膜を形成することができる。
【００２５】
本発明の教示による実施例では、原子層エピタキシ（ＡＬＥ）法としても知られる原子層堆積（ＡＬＤ）法を用いてＨｆＡｌＯ3の層がシリコン上に堆積される。ＡＬＤ法は１９７０年の初期に化学蒸着（ＣＶＤ）法の変形として開発されたものであり、「交互パルスＣＶＤ（alternatively pulsed-CVD）法」とも呼ばれている。ＡＬＤ法では、反応室（または反応器）の内部に取り付けられた基板の表面に原料ガスが一度に１つずつ導入される。このような原料ガスは原料ガス毎にパルスモードで導入される。供給パルスの合間には、反応室が不活性ガスで浄化または排気される。第１のパルス相では、基板との間で反応が生じ、原料は基板表面に飽和状態で化学的に吸着される。その後、不活性ガスにより浄化されて、余分な原料が反応室から除去される。
【００２６】
第２のパルス相では、基板上に別の原料が導入され、そこで反応により所望の被膜が成長する。被膜の成長反応に続き、反応副産物及び余剰の原料が反応室から浄化除去される。原料が基板上で激しく吸収し合い反応する原料の好ましい化学反応により、適切に設計されたフロータイプの反応室では１つのＡＬＤサイクルを１秒未満で実行することができる。通常、原料のパルス時間は約０．５秒から約２乃至３秒の範囲内にある。
【００２７】
ＡＬＤ法では、有利なことに、全ての反応相及び浄化相が飽和状態にあるため成長が自己制限作用を有する。この自己制限的成長により、大きな領域にわたる均一性及び整合性が得られるため、平坦な基板、深いトレンチのような場合、また多孔質シリコンへ大きな表面積のシリカ及びＡｌ2Ｏ3粉末の処理のような場合に重要な用途を有する。成長サイクルの数を制御することによりＡＬＤ法は膜厚の制御を簡単に行えるということが重要である。
【００２８】
ＡＬＤ法は、もともと、エレクトロルミネッセンスディスプレイに必要な発光膜及び絶縁膜を製造するために開発されたものである。ドーピングを施した硫化亜鉛及びアルカリ土類金属硫化物の被膜の成長へのＡＬＤ法の利用には、これまで有意な努力が傾注されている。さらに、種々のエピタキシャルＩＩ−Ｖ被膜及びＩＩ−ＶＩ被膜、非エピタキシャル結晶または非晶質酸化物及び窒化物被膜及びこれらの多層構造を成長させるためにＡＬＤ法が研究されている。シリコン及びゲルマニウム被膜のＡＬＤ法による成長にはかなりの関心が注がれているが、難解な原料化学により、非常に成功しているとは言い難い。
【００２９】
原料はガス状、液状または固体の状態である。しかしながら、液状または固状の原料は揮発性でなければならない。蒸気圧は効果的な質量移動を生ぜしめるためには十分に高くなければならない。また、固状の原料または一部の液状原料は、反応室内で加熱し、加熱状態のチューブを介して基板に導入する必要がある。基板上に原料が凝縮するのを回避するために、基板温度より低い温度で所要の蒸気圧にする必要がある。ＡＬＤ法の自己制限性成長機構により、蒸気圧が比較的低い固状の原料を用いることができるが、表面積の変化によりプロセス時蒸発速度が変化する。
【００３０】
ＡＬＤ法に用いる原料には他に幾つかの条件がある。原料は、分解すると、表面制御性、従って、基板表面における原料反応剤に依存するＡＬＤ法の利点が損なわれるため、基板温度において熱的安定性を有する必要がある。もちろん、ＡＬＤ法による成長に比べて分解が遅くわずかであれば問題ない。
【００３１】
原料は表面上に化学的吸着するか表面と反応しなければならないが、原料と表面との間の相互作用だけでなく吸着機構は種々の原料により異なるものである。所望の固状被膜が形成されるには、基板表面の分子は第２の原料と激しく反応しなければならない。さらに、原料はエッチングを起こすほど被膜と反応してはならず、被膜中に溶解するものであってはならない。ＡＬＤ法において反応性の高い原料を用いるのは、従来のＣＶＤ法における原料の選択と対照的である。
【００３２】
反応副産物は、反応室から容易に除去を容易できるようにガス状でなければならない。さらに、副産物は表面上で反応または吸着してはならない。
【００３３】
１つの実施例において、反応室内に取り付けた基板上におけるＨｆＡｌＯ3被膜の形成は、ハフニウム含有原料を反応室内にパルスモードで供給した後、第１の酸素含有原料をパルスモードで供給し、アルミニウム含有原料を反応室内にパルスモードで供給した後、第２の酸素含有原料を反応室内にパルスモードで供給することにより行われる。それぞれのパルスモードでの供給の合間に浄化ガスを反応室内に導入する。ハフニウム含有原料を反応室内にパルスモードで供給した後、第１の酸素含有原料をパルスモードで供給し、パルスモードによる各原料の供給後に浄化を行うステップは、ハフニウム工程を構成する。同様に、アルミニウム含有原料を反応室内にパルスモードで供給した後、第２の酸素含有原料をパルスモードで供給し、パルスモードによる各原料の供給後に浄化を行うステップは、アルミニウム工程を構成する。第１の酸素含有原料の選択は反応室にパルスモードで供給されるハフニウム原料により左右され、同様に、第２の酸素含有原料の選択は反応室内にパルスモードで供給されるアルミニウム含有原料により左右される。さらに、ハフニウム工程及びアルミニウム工程に異なる浄化ガスを使用することができる。その上、反応室内への各原料のパルスモードによる供給は所定の期間の間それぞれ独立に制御されるが、各原料の所定の期間は原料の性質に応じて異なる。
【００３４】
原料は、１つのハフニウム工程後にアルミニウム工程を実行するとＨｆＡｌＯ3層をＡＬＤ法により堆積させる１サイクルが完了するように選択される。このＨｆＡｌＯ3層の厚さは、使用する原料、パルス期間及び処理温度に左右される。所定の膜厚を有するＨｆＡｌＯ3被膜は、ハフニウム工程及びアルミニウム工程を多数サイクル反復することにより形成される。所望の膜厚を有するＨｆＡｌＯ3被膜が一旦形成されると、ＨｆＡｌＯ3被膜にアニーリングを施す。
【００３５】
本発明の実施例では、原料ガスを用いてトランジスタのボディ上にゲート絶縁膜としてのＨｆＡｌＯ3被膜を形成する。あるいは、適切に設計された反応室内で固状または液状の原料を用いることができる。他の材料のＡＬＤ法による形成は、係属中で本願の出願人に譲渡された米国特許出願第１０／１３７，０５８号（発明の名称：”Atomic Layer Deposition and Conversion”）及び第１０／１３７，１６８号（発明の名称：”Atomic Layer of AlOx for ULSI Gate Atomic Layer Deposition for Gate Dielectric Layer”）に記載されている。
【００３６】
図２Ａは、本発明の教示に従ってＨｆＡｌＯ3被膜を処理するための原子層堆積システムの実施例を示す。図示の構成要素は本発明の説明に必要なものであり、当業者は特別の実験を伴わずに本発明を実施できるであろう。ＡＬＤ反応室のさらに詳細な説明は、係属中で本願の出願人に譲渡された米国特許出願第０９／７９７，３２４号（発明の名称：”Methods, Systems, and Apparatus for Uniform Chemical-Vapor Depositions”）に記載されている。図２Ａにおいて、基板２１０はＡＬＤシステム２００の反応室２２０内に配置されている。この反応室２２０には加熱素子２３０も配置され、この素子は基板温度を制御するために基板２１０に熱的に結合されている。ガス分散器２４０は原料ガスを基板２１０へ導入する。各原料ガスは個々のガス源２５１−２５４から得られるものであり、その流れはそれぞれ質量流量コントローラ２５６−２５９により制御される。ガス源２５１−２５４は、原料をガスとして貯蔵するかまたは選択された原料ガスを形成する固状または液状物質を蒸発させる場所及び装置を提供することにより原料ガスを供給する。
【００３７】
ＡＬＤシステムには、それぞれ質量流量コントローラ２６６、２６７に結合された浄化ガス源２６１、２６２が設けられている。ガス源２５１−２５４及び浄化ガス源２６１−２６２はそれぞれ、質量流量コントローラにより共通のガスラインまたは導管２７０に結合され、この導管は反応室２２０内のガス分散器２４０に結合されている。ガス導管２７０はまた、質量流量コントローラ２８６により真空ポンプまたは排気ポンプ２８１に結合され、浄化工程が終了するとガス導管から余剰の原料ガス、浄化ガス及び副産物ガスを除去する。
【００３８】
真空ポンプまたは排気ポンプ２８２は、浄化工程が終了すると反応室２２０から余剰の原料ガス、浄化ガス及び副産物ガスを除去するために質量流量コントローラ２８７により結合されている。便宜的に、図２Ａには、当業者に知られているような制御ディスプレイ、取付け具、温度感知装置、基板取扱い装置及び所要の電気的接続を示していない。
【００３９】
図２Ｂは、本発明の教示に従ってＨｆＡｌＯ3被膜を処理するための原子層堆積室のガス分散器の実施例を示す。ガス分散器２４０は、ガス分散部材２４２と、ガス入口２４４とを有する。ガス入口２４４は、ガス分散部材２４２を図２Ａのガス導管２７０に結合する。ガス分散部材２４２は、ガス分散孔またはオリフィス２４６と、ガス分散チャンネル２４８とを有する。図示の実施例において、ガス分散孔２４６は実質的に円形で、共通の直径は１５−２０ミクロンの範囲内にあり、ガス分散チャンネル２４８の共通の幅は２０−４５ミクロンの範囲内にある。ガス分散孔２４６を有するガス分散部材の表面２４９は実質的に平坦であり、図２Ａの基板２１０と平行である。しかしながら、他の表面形状だけでなく他の形状及びサイズの分散孔及びチャンネルを使用する他の実施例もある。ガス分散孔の分布及びサイズも堆積される膜厚に影響を与えるため、膜厚の制御を助けるための使用できるであろう。ガス分散孔２４６は、ガス分散チャンネル２４８を介してガス入口２４５に結合されている。ＡＬＤシステム２００は本発明の実施に好適であるが、市販の他のＡＬＤシステムも使用可能である。
【００４０】
被膜を堆積するための反応室の使用法、構成及び基本的動作は、半導体製造分野の当業者に理解されるであろう。本発明は、特別な実験を伴わずに多種多様なかかる反応室で実施することができる。さらに、当業者は本願の開示を検討すれば半導体製造分野における所要の検知、測定及び制御技術を理解するであろう。
【００４１】
図３は、本発明の教示従ってＨｆＡｌＯ3被膜を処理する方法の実施例の要素を示す流れ図である。この方法は図２Ａ−Ｂの原子層堆積システムにより実現できる。ブロック３０５では基板が調製される。トランジスタの形成に用いる基板は通常、シリコンまたはシリコン含有材料である。ゲルマニウム、ガリウム砒素及びシリコンオンサファイヤ基板を使用する他の実施例もある。この調製プロセスは、基板２１０の浄化と、ゲート絶縁膜を形成する前の金属酸化物半導体（ＭＯＳ）トランジスタのドレイン及びソースのような基板の層及び領域の形成とを含む。処理中のトランジスタの領域の形成工程の順序は、当業者によく知られているようにＭＯＳトランジスタの製造にあたり常用される典型的な順序に従う。ゲート絶縁膜形成前の処理には、ＭＯＳの製造に通常行われるような、ゲート絶縁膜形成時に保護すべき基板領域のマスキングが含まれる。この実施例において、マスクを施されていない領域にはトランジスタのボディ領域が含まれるが、当業者は他の半導体デバイス構造もこのプロセスを利用できることがわかるであろう。さらに、処理の準備が整った基板２１０は、ＡＬＤ処理のために反応室２２０内の定位置に運び込まれる。
【００４２】
ブロック３１０において、ハフニウム含有原料は反応室２２０内にパルスモードで供給される。詳述すると、ＨｆＣｌ4はソース材料として使用される。このＨｆＣｌ4は、反応室２２０内の基板２１０上にガス分散器２４０を介してパルスモードで供給される。ガス源２５１からのＨｆＣｌ4の流れは、質量流量コントローラ２５６により制御される。ＨｆＣｌ4源のガス温度は、約１３０℃から約１５４℃の範囲内にある。このＨｆＣｌ4は、基板２１０のマスクを施されていない領域により画定される基板２１０の所望の領域の表面と反応する。
【００４３】
ブロック３１５では、第１の浄化ガスが反応室２２０にパルスモードで供給される。詳述すると、純度が９９．９９％より高い純粋の窒素をＨｆＣｌ4の浄化ガスとして使用する。窒素流は、浄化ガス源２６１をガス導管２７０と結合する質量流量コントローラ２６６により制御される。純粋の窒素の浄化ガスを用いると、パルスモードで供給される原料ガスのオーバーラップ及びガス相間の反応が回避される。浄化工程後、ブロック３２０では、第１の酸素含有原料が反応室２２０内にパルスモードで供給される。原料としてＨｆＣｌ4を用いるハフニウム工程では、水蒸気が酸化反応剤として働く原料として選択され、基板２１０上に酸化ハフニウムを形成する。水蒸気は、質量流量コントローラ２５７によりガス源２５２からガス導管２７０を介して反応室２２０内にパルスモードで供給されるが、流量は毎秒約０．５乃至約１．０ｍＰａｍ3／秒の範囲内にある。水蒸気は基板２１０の表面と激しく反応する。
【００４４】
酸化反応剤である水蒸気のパルスモードによる供給に続いて、ブロック３２５では、第１の浄化ガスが反応室２２０内に注入される。ＨｆＣｌ4／水蒸気工程において、純粋な窒素ガスが各原料ガスのパルスモードによる供給後に反応室浄化のために使用される。質量流量コントローラ２８７を介して行われる真空ポンプ２８２による反応室２２０の排気及び質量流量コントローラ２８６を介して行われる真空ポンプ２８１による導管２７０の排気と共に、余剰の原料ガス及び反応副産物が浄化ガスによりシステムから除去される。
【００４５】
ＨｆＣｌ4水蒸気工程の間、基板は加熱素子２３０により約３５０℃と約５５０℃の間に保持され、反応室は低圧（２５０Ｐａ）の高温壁構造として使用される。基板が約５００℃と約１０００℃との間に保持される他の実施例もある。ＨｆＣｌ4のパルス時間は約１．０秒から約２．０秒の範囲内にある。ＨｆＣｌ4のパルスモードによる供給後、ハフニウム工程が継続され、浄化ガスがパルスモードで供給された後に水蒸気のパルスモードによる供給があり、その後再び浄化ガスがパルスモードで供給される。１つの実施例において、浄化ガスがパルスモードで供給された後に水蒸気がパルスモードで供給され、その後再び浄化ガスがパルスモードで供給されるが、これは約２秒かかる。別の実施例において、ＨｆＣｌ4のパルスモードによる供給後のハフニウム工程における各パルスモードは２秒の長さを有する。
【００４６】
ブロック３３０では、アルミニウム含有原料が反応室２２０内にパルスモードで供給される。１つの実施例において、トリメチルアルミニウム（ＴＭＡ）、Ａｌ（ＣＨ3）3、は、ＨｆＣｌ4／オゾン工程の後にアルミニウム含有原料として使用される。ＴＭＡは、質量流量コントローラ２５８によりガス源２５３からガス分散器２４０を介して基板２１０の表面にパルスモードで供給される。ＴＭＡは、ＨｆＣｌ4／水蒸気工程の間に形成されている酸化ハフニウム被膜上に導入される。
【００４７】
ブロック３３５では、第２の浄化ガスがシステムに導入される。ＴＭＡ原料については、精製されたアルゴンが浄化及びキャリアガスとして使用される。浄化ガス源２６２からガス導管２７０を介して反応室２２０内へ至るアルゴンの流れは、質量流量コントローラ２６７により制御される。アルゴンガスによる浄化後に、ブロック３４０では、第２の酸素含有原料が反応室２２０にパルスモードで供給される。原料としてＴＭＡを用いるアルミニウム工程では、蒸留水の蒸気が原料として選択され、酸化反応剤として作用して基板２１０上のＴＭＡと相互作用する。ガス源２５４からの蒸留水の蒸気は、ガス導管２７０を介して反応室２２０へ質量流量コントローラ２５９によりパルスモードで供給される。蒸留水の蒸気は、基板２１０の表面と激しく反応してＨｆＡｌＯ3被膜を形成する。
【００４８】
酸化反応剤として作用する蒸留水の蒸気がパルスモードで供給された後、ブロック３４５では、第２の浄化ガスが反応室２２０に供給される。ＴＭＡ／蒸留水工程では、各原料ガスのパルスモードによる供給後に、アルゴンが反応室の浄化に使用される。別の実施例において、純粋な窒素が浄化ガスとして使用される。質量流量コントローラ２８７を介する真空ポンプ２８２による反応室２２０の排気及び質量流量コントローラ２８６を介する真空ポンプ２８１によるガス導管２７０の排気と共に、余剰の浄化ガス及び反応副産物が浄化ガスによりシステムから除去される。これにより、ＴＭＡ／蒸留水蒸気工程だけでなく、ハフニウム工程／アルミニウム工程のサイクルが完了し、１つのＡＬＤサイクルに関連して設定した膜厚のＨｆＡｌＯ3層が形成される。
【００４９】
ＴＭＡ／蒸留水蒸気工程の間、基板は加熱素子２３０により約３５０℃と約４５０℃の間の温度に保持される。反応室は、反応剤の凝縮を最小限に抑えるために約１５０℃に維持される。プロセス圧力は、原料ガスのパルスモードによる供給時には約２３０ミリトルに、また、浄化ガスは約２００ミリトルに維持される。ＴＭＡ及び蒸留水蒸気のパルス時間は両方の原料につき約１秒であり、浄化ガスのパルス時間は約１５秒である。１つの実施例において、基板温度は完全なＨｆＣｌ4／水蒸気／ＴＭＡ／蒸留水蒸気サイクルで約３５０℃に維持される。別の実施例において、基板温度は完全なＨｆＣｌ4／水蒸気／ＴＭＡ／蒸留水蒸気サイクルで約５５０℃に維持される。
【００５０】
別のアルミニウム工程として、ＴＭＡ／蒸留水蒸気工程でなくてＤＭＥＡＡ／酸素工程を使用することができる。アルミニウム含有原料ＤＭＥＡＡは、アレイン（ＡｌＨ3）とジメチルエチルアミン［Ｎ（ＣＨ3）2（Ｃ2Ｈ5）］との付加物である。ブロック３３０では、ＤＭＥＡＡガスがガス源２５３から基板２１０の表面にパルスモードで供給される。ＤＭＥＡＡガスは、２５℃に制御されたバブラー型蒸発装置を介してガス源２５３に供給することができる。ブロック３３５において、ＤＭＥＡＡに関連する浄化及びキャリアガスは、浄化ガス源２６２からの水素である。ブロック３４０では、基板２１０において所要の反応を生ぜしめるために、第２の酸素含有原料としての酸素がガス源２５４から反応室２２０にパルスモードで供給される。ブロック３４５では、水素の浄化ガスが再び浄化ガス源２６２から反応室２２０へ流される。
【００５１】
ＤＭＥＡＡ／酸素工程の間、基板は加熱素子２３０により約１００℃と約１２５℃の間の温度に保持される。このＤＭＥＡＡ／酸素工程時におけるプロセス圧力は約３０ミリトルに維持される。
【００５２】
ＤＭＥＡＡを用いる別のアルミニウム工程において、ＤＭＥＡＡ／蒸留水蒸気工程をＤＴＭＡ／蒸留水工程と同じ温度及び圧力範囲で用いることができる。本発明の実施例では、基板温度は完全なＨｆＣｌ4／水蒸気／ＤＭＥＡＡ／蒸留水蒸気サイクルでは約３５０℃に維持される。あるいは、完全なＨｆＣｌ4／水蒸気／ＤＭＥＡＡ／蒸留水蒸気サイクルを基板温度を約５５０℃に維持して行うことができる。
【００５３】
１サイクル終了後のＨｆＡｌＯ3の膜厚は、所与の温度でハフニウム工程及びアルミニウム工程において使用されるパルス期間により決定される。ＡＬＤプロセスのパルス期間は、使用する反応システム２００及び原料並びに浄化ガス源の特性に左右される。通常は、所与の温度において、パルス期間は、成長速度を実質的に変化させることなく、原料のある最小パルス時間より長い有意な範囲にわたって変化する。１サイクルにおける１組の期間が一旦決定されると、ＨｆＡｌＯ3被膜の成長速度はＮｎｍ／サイクルのような値に設定される。所望の膜厚ｔのＨｆＡｌＯ3を得るには、ＭＯＳトランジスタのゲート絶縁膜形成のような用途において、ＡＬＤプロセスをｔ／Ｎサイクル反復する必要がある。
【００５４】
ブロック３５０では、ＨｆＡｌＯ3被膜が所望の膜厚ｔを有するか否かが判定される。上述したように、所望の膜厚はｔ／Ｎサイクル後に得られるはずである。もしｔ／Ｎサイクルに達していなければ、プロセスはブロック３１０で再びスタートし、ハフニウム含有原料がパルスモードで供給されるが、上述の実施例ではこの原料はＨｆＣｌ4ガスである。ｔ／Ｎサイクルに達していれば、さらなるＡＬＤ処理は不要であり、ブロック３５５において、ＨｆＡｌＯ3被膜にアニーリングが施こされる。アニーリングは、ＨｆＡｌＯ3被膜生成の最終加熱サイクルであり、絶縁膜として最適性能を発揮させるために約３００℃と約８００℃の間の温度で実行される。アニーリングは、不活性ガスまたは窒素環境で行うことができる。
【００５５】
ブロック３６０では、ＨｆＡｌＯ3被膜の形成後に、ＨｆＡｌＯ3被膜を含むデバイスの処理が完了する。１つの実施例において、デバイス処理の完了は、トランジスタの形成処理の完了を含む。あるいは、そのプロセスの完了は、ＨｆＡｌＯ3ゲート絶縁膜が形成されたアクセストランジスタを有するアレイを備えたメモリデバイスの作製の完了を含む。さらに、別の実施例において、プロセスの完了は、ＨｆＡｌＯ3ゲート絶縁膜が形成されたトランジスタを有する電子デバイスを用いる情報取扱い装置を備えた電子システムの製造を含む。通常、コンピュータのような情報取扱い装置は、多数のアクセストランジスタを有する多数のメモリデバイスを備えている。
【００５６】
１つの実施例において、ゲート絶縁膜として使用するＨｆＡｌＯ3被膜は、ハフニウム／水蒸気／アルミニウム／水蒸気サイクルを用いるＡＬＤ法によりトランジスタのボディ領域上に形成される。このサイクルは、ハフニウム／水蒸気工程とアルミニウム／水蒸気工程とを組み合わせたものである。このサイクルをハフニウム／水蒸気工程が終了時に終了すると、ＨｆＯ2被膜が得られる。アルミニウム／水蒸気工程だけを実施すると、通常はＡｌ2Ｏ3被膜が得られる。
【００５７】
W. Zhu他による最近の論文International Electron Devices Meeting o1, pp. 463-466(2001)には、ジェット蒸気堆積法によるＨｆＯ２及びＨｆＡｌＯ被膜の成長が報告されている。約３ｎｍのＨｆＯ２被膜は４００℃−５００℃で結晶化すると思われるが、アルミニウムが約６．８％のＨｆＡｌＯ被膜は約２００℃以上の温度で結晶化し、アルミニウムが約３１．７％のＨｆＡｌＯ被膜はＨｆＯ２被膜より高い約４００℃の温度で結晶化する。従って、この論文は、ＨｆＡｌＯ被膜が高温処理される時に結晶構造を形成する傾向があることを示している。しかしながら、非晶質構造はゲート絶縁膜としての利点を有する。
【００５８】
J. Aarik他の最近の論文Applied Surface Science, vol. 173, pp. 15-21 (2001)には、ＨｆＣｌ4／水蒸気工程を用いるＡＬＤ法によるＨｆＯ2被膜の成長が報告されている。ＨｆＣｌ4源の温度は約１３０℃乃至１５４℃の範囲内にあり、基板温度は５００℃乃至１０００℃の範囲内の種々の温度に維持された。基板温度が９４０℃、水蒸気流速が０．７ｍＰａ／ｍ3では、得られる被膜の構造はＨｆＣｌ4源の温度に左右されることが発見されている。ＨｆＣｌ4源の温度が１２８℃では、被膜は単斜晶で成長速度が０．０３４ｎｍ／サイクルであるが、ＨｆＣｌ4源の温度が１５２℃では、被膜は立方晶で成長速度は０．０６７ｎｍ／サイクルであった。この報告は、ＨｆＣｌ4及び水蒸気を用いてＡＬＤ法により成長されるＨｆＯ2被膜の表面構造は成長温度及び原料の用量を変えると変化できると結論付けている。
【００５９】
Y Kim他の最近の論文Applied Physics Letters, vol. 71(25), pp. 3604-3606 (1997)には、ＴＭＡ／蒸留水蒸気工程を用いたＡＬＤ法によるＡｌ2Ｏ3被膜の成長が報告されている。基板温度を３７０℃に維持し、ＴＭＡ及び蒸留水蒸気のパルス時間をそれぞれ１秒に設定すると、Ａｌ2Ｏ3被膜の成長速度の測定値は約０．１９ｎｍ／サイクルであった。この成長速度はＴｉＮ、Ｓｉ及びＳｉＯ2基板につき同じであることが判明している。C. Jeong他の最近の論文Japanese Journal of Applied Physics, vol. 40 part 1, no. 1, pp. 285-289 (2001)には、原料としてのＤＭＥＡＡを用いて５つのＡｌ層を形成した後Ｏ2プラズマで酸化させるサイクルにつきＡＬＤ法による１００℃でのサイクル毎のＡｌ2Ｏ3の成長速度は２４．４オングストロームであることが報告されている。通常、ＡＬＤ法により形成されるＡｌ2Ｏ3被膜は非晶質である。
【００６０】
ＨｆＡｌＯ3、Ａｌ2Ｏ3及びＨｆＯ2を含む絶縁膜は、Ａｌ2Ｏ3の比誘電率９からＨｆＯ2の比誘電率２５の間の範囲内の比誘電率を有する。ハフニウム工程のサイクル数及びアルミニウム工程のサイクル数を制御すると、基板の表面領域上に堆積されるハフニウム及びアルミニウムの量を制御することができる。従って、ハフニウム工程及びアルミニウム工程を用いてＡＬＤ法により形成される絶縁膜は、選択されたまたは所定の百分比のＨｆＡｌＯ3、Ａｌ2Ｏ3及びＨｆＯ2を含む組成物により形成可能であり、この場合、被膜の実効比誘電率は９と２５の間の範囲で選択または予め定められる。さらに、ハフニウム工程の後にアルミニウム工程を用いると、その結果得られるＨｆＡｌＯ3を含む絶縁膜は非晶質のはずである。
【００６１】
ＡＬＤプロセスにおいてハフニウム工程及びアルミニウム工程のサイクル数を別個に制御するだけでなく、各工程の原料材料、処理温度及び各工程の圧力、個々の原料のパルス期間、及びプロセス終了時、各サイクル終了時及び各工程終了時における温度処理を制御すると、ＨｆＡｌＯ3を含む絶縁膜を所定の特性を有するように調製することができる。熱処理には、アルゴン及び窒素を含む種々の雰囲気中での現場アニーリングが含まれる。
【００６２】
原料のパルス期間は約０．５秒と約２乃至３秒の間の範囲内にあるが、パルス期間をそれより長くしてもよい。通常、浄化ガスのパルス期間は、その関連の原料のパルス期間に等しい期間ら、全ての余剰材料及び副産物が反応システムから除去されるような関連の原料パルス期間よりも長い期間の範囲で変化する。一般的に、浄化ガスのパルス期間は約１秒と約３０秒の間の範囲内である。１つの実施例において、浄化ガスのパルス期間は１−２秒の範囲内にある。
【００６３】
ＨｆＡｌＯ3を含む調製済み被膜の成長速度は、個々の工程の成長速度により制御されるが、通常は、サイクル毎に０．３４オングストローム乃至約５オングストロームが可能である。他の成長速度も実現可能である。
【００６４】
本発明の種々の実施例において達成可能な酸化物等価膜厚ｔeqの範囲は、比誘電率が約９乃至２５の範囲内の組成物を提供できる能力と、約２乃至約３ｎｍ以上の範囲内の物理的膜厚を実現する能力とに関連がある。本発明によるｔeqの範囲を以下に示す。
【００６５】
2005529492.tif 000004
【００６６】
ＨｆＡｌＯ3を含む層のスケーリングの下方限界は、下層のシリコン層とＨｆＡｌＯ3被膜の上層の導電層との間で良好な絶縁性が維持されるように完全バンドギャップを発生させるに必要な被膜の単原子層に左右される。この条件は、下層のシリコン層と上層の導電層との間の短絡効果を回避するために必要である。このことから、ｔeqが３乃至１２オングストロームの範囲内のＨｆＡｌＯ3含有被膜が得られることが明らかである。さらに、界面層が実質的に存在しない被膜は、ｔeqが２または３オングストロームより有意に小さいか、１．５オングストロームよりも小さいｔeqを提供できる。
【００６７】
上述した新規なプロセスは、ハフニウム工程／アルミニウム工程のサイクルにより原子層堆積を行うことにより有意な利点を提供する。さらに、各工程の種々のパラメータをそれぞれ独立に制御することにより、選択された比誘電率を有するゲート絶縁膜を形成することができる。さらに、この新規なプロセスはトランジスタ、メモリデバイス及び情報取扱い装置を形成するために実施可能である。
【００６８】
図１に示すトランジスタ１００は、シリコン系基板１１０に、ボディ領域１３０により分離されたソース／ドレイン領域１２０と、別のソース／ドレイン領域１３０とを形成することにより作製可能である。ソース／ドレイン領域１２０とソース／ドレイン領域１３０とを分離するボディ領域１３２は、チャンネル長１３４を有するチャンネルを画定する。ＨｆＡｌＯ3被膜は、ＡＬＤ法により、ハフニウム含有原料を基板１１０を収容した反応室にパルスモードで供給し、第１の酸素含有原料を反応室にパルスモードで供給し、アルミニウム含有原料を反応室にパルスモードで供給し、第２の酸素含有原料を反応室にパルスモードで供給することにより形成される。各原料は、選択された時間の間反応室にパルスモードで供給される。各原料をパルスモードで供給する時間の長さは、使用する原料に応じて選択される。各原料をパルスモードで供給する時間の合間に、余剰の原料及び反応副産物が反応室から除去される。ボディ領域上のＨｆＡｌＯ3含有被膜１４０の膜厚は、ハフニウム含有原料、第１の酸素含有原料、アルミニウム含有原料及び第２の酸素含有原料のパルスモードによる供給を、膜厚が所望の値になるまで多数サイクル反復することにより制御される。ゲート絶縁膜１４０の上方にはゲートが形成される。通常、ゲートの形成はポリシリコン層の形成によるが、別のプロセスで金属ゲートを形成してもよい。基板、ソース／ドレイン領域及びゲートの形成は、当業者に知られた標準プロセスにより実行される。さらに、トランジスタを形成する種々の工程の順序は、当業者に知られた標準の製造プロセスにより決定される。
【００６９】
ＡＬＤ法によりゲート絶縁膜としてＨｆＡｌＯ3被膜を形成する方法の実施例は、絶縁膜を有する他のトランジスタ構造に適用可能である。例えば、図４は、本発明の教示に従って製造可能なトランジスタ４００の構成の一実施例を示す。このトランジスタ４００は、２つのソース／ドレイン領域４２０、４３０がボディ領域４３２により分離されたシリコン系基板４１０を有する。２つのソース／ドレイン領域４２０と４３０の間のボディ領域４３２は、チャンネル長４３４を有するチャンネル領域を画定する。ボディ領域４３２の上方には、ゲート絶縁膜４４０、フローティングゲート４５２、フローティングゲート絶縁膜４４２及び制御ゲート４５０を含むスタック４５５がある。ゲート絶縁膜４４０は、上述した本発明の教示に従うＡＬＤプロセスにより形成されるが、トランジスタ４００の残りの要素は当業者に知られたプロセスを用いて形成される。あるいは、ゲート絶縁膜４４０とフローティングゲート絶縁膜４４２の両方を上述した本発明に従ってＡＬＤ法により形成してもよい。
【００７０】
上述した方法により製造されるトランジスタは、メモリデバイス及び情報取扱い装置を含む電子システムの実現に使用される。ＨｆＡｌＯ3被膜を含む絶縁層を有する情報取扱い装置は、上述した方法の種々の実施例に従って構成することが可能である。かかる情報装置には無線システム、遠隔通信システム及びコンピュータが含まれる。図５−７は、ＨｆＡｌＯ3被膜を含む絶縁層を備えたコンピュータの実施例を示す。特定タイプのメモリデバイス及び計算装置について以下に説明するが、当業者はメモリデバイス及び情報取扱い装置を含む電子システムの幾つかのタイプに本発明を利用できることがわかるであろう。
【００７１】
図５及び６に示すパソコンは、モニター５００、キーボード入力装置５０２及び中央処理ユニット５０４を有する。処理ユニット５０４は通常、マイクロプロセッサ６０６、複数のメモリスロット６１２（ａ−ｎ）を有するメモリバス回路６０８及び他の周辺回路６１０を有する。周辺回路６１０により、種々の周辺装置６２４を入出力（Ｉ／Ｏ）バス６２２を介してプロセッサ−メモリバス６２０にインターフェイスすることができる。図５及び６に示すパソコンはまた、本発明の教示に従う実施例に従ってＨｆＡｌＯ3被膜を含む絶縁膜を備えた少なくとも１つのトランジスタを備えている。
【００７２】
マイクロプロセッサ６０６は、メモリバス回路６０８とマイクロプロセッサ６０６との間及びメモリバス回路６０８と周辺回路６１０との間のデータ交換を制御するための制御及びアドレス信号を発生する。データのこの交換は、高速メモリバス６２０と高速入出力バス６２２とを介して行われる。
【００７３】
メモリバス６２０には、当業者によく知られたメモリデバイスを受ける複数のメモリスロット６１２（ａ−ｎ）が結合されている。例えば、シングルインラインメモリモジュール（ＳＩＭＭ）およびデュアルインラインメモリモジュール（ＤＩＭＭ）を本発明の実施に用いることができる。
【００７４】
これらのメモリデバイスは、メモリスロット６１２のダイナミックメモリセルからの読出し及びセルへの書込みを行う種々の方法を提供する種々の設計で製造することができる。１つのかかる方法はページモード動作である。ＤＲＡＭにおけるページモード動作は、メモリセルアレイの列にアクセスし、そのアレイの種々の行にランダムにアクセスする方法により定義される。列及び行の交差点に記憶されるデータはその行がアクセスされる間に読出され、出力することができる。ページモードＤＲＡＭは、記憶回路６０８の通信速度を制限するアクセスステップを必要とする。
【００７５】
別のタイプのデバイスは、アドレス行が閉じられた後にメモリアレイアドレスに記憶されたデータを出力として利用可能な状態にすることができる拡張データ出力（ＥＤＯ）メモリである。このメモリは、メモリ出力データがメモリバス６２０において利用可能な状態にされる時間を減少することなく短いアクセス信号を可能状態にすることにより通信速度を増加することができる。他のタイプのデバイスには、ＳＤＲＡＭ、ＤＤＲ ＳＤＲＡＭ、ＳＬＤＲＡＭ及びダイレクトＲＤＲＡＭだけでなくＳＲＡＭまたはフラッシュメモリのような他のものも含まれる。
【００７６】
図７は、本発明の教示によるＤＲＡＭメモリデバイス７００の一実施例を示す概略図である。ＤＲＡＭデバイス７００は、メモリスロット６１２（ａ−ｎ）とコンパチブルである。ＤＲＡＭ７００の説明はＤＲＡＭメモリデバイスを説明するために簡略化されており、ＤＲＡＭの全ての特徴を完全に説明する意図はない。当業者は、本発明の実施にあたり多種多様なメモリデバイスを使用できることを認めるであろう。図６に示すＤＲＡＭメモリデバイスの例は、本発明の教示よる実施例においてＨｆＡｌＯ3被膜を含むゲート絶縁膜を備えた少なくとも１つのトランジスタを有する。
【００７７】
メモリバス６２０を介して供給される制御、アドレス及びデータ情報は、図７に示すようにＤＲＡＭ７００への個々の入力により表される。これらの個々の表示は、制御ロジック７０６に向けられたデータライン７０２、アドレスライン７０４及び種々の個別ラインにより表される。
【００７８】
当該技術分野でよく知られているように、ＤＲＡＭ７００はメモリアレイ７１０を有し、そのアレイはアドレス可能なメモリセルの行列より成る。１つの列の各メモリセルは共通のワードラインに結合されている。ワードラインは個々のトランジスタのゲートに結合され、少なくとも１つのトランジスタのゲートは上述した方法及び構造によるＨｆＡｌＯ3を含むゲート絶縁膜に結合されている。さらに、１つの行の各メモリセルは共通のビットラインに結合されている。メモリアレイ７１０の各セルは、当該技術分野で普通そうであるように、ストレージキャパシタ及びアクセストランジスタを有する。
【００７９】
ＤＲＡＭ７００は、例えば、マイクロプロセッサ６０６に、アドレスライン７０４及びデータライン７０２を介してインターフェイスする。あるいは、ＤＲＡＭ７００は、ＤＲＡＭコントローラ、マイクロコントローラ、チップセットまたは他の電子システムとインターフェイスすることができる。マイクロプロセッサ６０６はまた、ＤＲＡＭ７００に行及び列のアドレスストロボ信号ＲＡＳ、ＣＡＳ、書込みイネーブル信号ＷＥ、出力イネーブル信号ＯＥ及び他の通常の制御信号を含む（これらに限定されない）多数の制御信号を与える。
【００８０】
列アドレスバッファ７１２及び列デコーダ７１４は、マイクロプロセッサ６０６によりアドレスライン７０４上に送られる列アドレス信号と受けて、それから列アドレスを復号化する。唯一無二の各列アドレスは、メモリアレイ７１０のセルの１つの列に対応する。列デコーダ７１４は、ワードラインドライバ、アドレスデコーダツリー及び列アドレスバッファ７１２から受ける所与の列アドレスを変換し、ワードラインドライバを介してメモリアレイ７１０の適当なワードラインを選択的に作動する回路を有する。
【００８１】
行アドレスバッファ７１６及び行デコーダ１８は、アドレスライン７０４上に送られる行アドレス信号を受けてそれを復号化する。行デコーダ７１８はまた、１つの行に故障があるのを突き止め、代わりの行のアドレスを決定する。行デコーダ７１８はセンス増幅器７２０に結合されている。センス増幅器７２０は、メモリアレイ７１０の相補対のビットラインに結合されている。
【００８２】
センス増幅器７２０は、データインバッファ７２２及びデータアウトバッファ７２４に結合されている。データインバッファ７２２及びデータアウトバッファ７２４は、データライン７０２に結合されている。書込み動作時、データライン７０２はデータをデータインバッファ７２２に供給する。センス増幅器７２０は、データインバッファ７２２からデータを受取り、メモリアレイ７１０のアドレスライン７０４上で特定されたアドレスのセルのキャパシタ上の電荷として記憶する。
【００８３】
読出し時、ＤＲＡＭ７００はメモリアレイ７１０からマイクロプロセッサ６０６へデータを転送する。アクセスされるセルの相補ビットラインは、プリチャージ動作時に、等化回路及び基準電圧源により与えられる基準電圧に等化される。その後、アクセスされたセルに記憶された電荷を関連のビットラインが受け、センス増幅器７２０のうちの１つが相補ビットライン間の電圧差を検知して、それを増幅する。センス増幅器は増幅した電圧をデータアウトバッファ７２４へ送る。
【００８４】
制御ロジック７０６は、ＤＲＡＭ７００の利用可能な多数の機能を制御するために使用される。さらに、ここでは詳述しない種々の制御回路及び信号が、当業者に知られているように、ＤＲＡＭ７００を始動させ、動作を同期させる。上述したように、本発明を説明する目的でＤＲＡＭ７００を簡略して説明したが、ＤＲＡＭの全ての特徴を完全に述べる意図はない。当業者は、ＳＤＲＡＭ、ＳＬＤＲＡＭ、ＲＤＲＡＭ及び他のＤＲＡＭ並びにＳＲＡＭを含む（これらに限定されない）多種多様なメモリデバイスを本発明の実施にあたり使用できることがわかるであろう。ここに述べたＤＲＡＭの例は、例示にすぎず排他的または限定的なものではない。
【結論】
【００８５】
ＨｆＡｌＯ3を含むゲート絶縁膜及びかかるゲートを製造する方法により、酸化物等価膜厚がＳｉＯ2で得られるものより薄い高信頼性のゲート絶縁膜を得ることができる。本願に述べた方法を用いて形成されるＨｆＡｌＯ3ゲート絶縁膜は熱力学的安定性を有するため、ゲート絶縁膜はシリコン基板または他の構造との反応が処理時に最小限に抑えられる。
【００８６】
トランジスタ、高レベルＩＣまたはデバイス並びにシステムは、酸化物の等価膜厚ｔeqが極端に薄いゲート絶縁膜を形成する新規なプロセスを用いて構成される。ＨｆＡｌＯ3を含むゲート絶縁層または被膜は大きい比誘電率（κ）を有するものとして形成され、このゲート絶縁膜はＳｉＯ2のゲート絶縁膜で予想される限界よりも薄い、１０オングストロームより薄いｔeqを実現できる。同時に、ＨｆＡｌＯ3層の物理的膜厚はＳｉＯ2のｔeq限界値に関連するＳｉＯ2の膜厚よりも格段に大きい。膜厚が大きいため、ゲート絶縁膜の処理にあたり利点が得られる。さらに、基板のＡＬＤ処理にあたりハフニウム工程及びアルミニウム工程を制御してＨｆＡｌＯ3、Ａｌ2Ｏ3及びＨｆＯ2を含む絶縁体を形成すると、Ａｌ2Ｏ3の比誘電率とＨｆＯ2の比誘電率との間にある比誘電率を選択することができる。
【図面の簡単な説明】
【００８７】
【図１】トランジスタの普通の構成を示す。
【図２Ａ】本発明の教示によるＨｆＡｌＯ3被膜処理用原子層堆積システムの実施例である。
【図２Ｂ】本発明の教示によるＨｆＡｌＯ3被膜処理用原子層堆積室のガス分散器の実施例である。
【図３】本発明の教示に従ってＨｆＡｌＯ3被膜を処理する方法の実施例を示す流れ図である。
【図４】本発明の教示により製造可能なトランジスタ構成の実施例を示す。
【図５】本発明によるデバイスを組み込んだパソコンの実施例を示す斜視図である。
【図６】本発明の教示によるデバイスを組み込んだ中央処理ユニットの実施例を示す概略図である。
【図７】本発明の教示によるＤＲＡＭメモリデバイスの実施例を示す概略図である。
【図１】
2005529492.tif 000005
【図２Ａ】
2005529492.tif 000006
2005529492.tif 000007
【図３】
2005529492.tif 000008
【図４】
2005529492.tif 000009
【図５】
2005529492.tif 000010
【図６】
2005529492.tif 000011
【図７】
2005529492.tif 000012
【国際調査報告】
2005529492.tif 000013
2005529492.tif 000014
2005529492.tif 000015