(57)【要約】  平衡ジャイレータは、平衡入力（１８，１９）と出力（２２，２３）との間に接続された共通モードフィードバック回路（２６）と共にＭＯＳＦＥＴから製造される互いに接続された対を成すシングルエンド反転クラスＡＢトランスコンダクタ（ＴＣ１〜ＴＣ４）を備える。トランスコンダクタにおける高周波寄生フィードスルーパスの形成に起因する歪みから生じる周波数応答のピークは、フィードスルーキャパシタンスを相反させる非相反フィードバックキャパシタンス（Ｃｆ）の各トランスコンダクタ（ＴＣ１〜ＴＣ４）内に設けることにより解消され、これにより、ジャイレータのフィードスルーキャパシタンスを中和する。装置は、フィルタ（図８、図示せず）およびトランジスタ（図１０、図示せず）を含む。
2005513945.tif 000002
【特許請求の範囲】
【請求項１】
互いに接続された複数のフィードフォワードおよびフィードバックＭＯＳシングルエンド・トランスコンダクタと、
平衡入力および出力と、平衡入力と出力との間にそれぞれ接続された共通モードフィードバック手段と、
各トランスコンダクタにトランスコンダクタのフィードスルーキャパシタンスを相反させる非相反フィードバックキャパシタンスを供給して、ジャイレータのフィードスルーキャパシタンスを中和する手段と、を備える平衡ジャイレータ。
【請求項２】
各シングルエンド・トランスコンダクタは、ｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタとを備え、
ｐ型ＭＯＳトランジスタおよびｎ型ＭＯＳトランジスタは、
互いに接続されたドレイン電極と、
対応する第１および第２の電力供給ラインに接続されたソース電極と、
入力に接続されたゲート電極と、出力に接続された相互接続されたドレイン電極の接点と、を有し、
非相反フィードバックキャパシタンスは、前記入力と前記出力との間に接続された容量性デバイスを含むことを特徴とする、請求項１に記載の平衡ジャイレータ。
【請求項３】
前記容量性デバイスは、互いに接続されるソース電極およびドレイン電極を有するＭＯＳトランジスタを備え、
前記ゲート電極は、トランスコンダクタ入力に接続され、ソースフォロワトランジスタは、互いに接続されたソース電極およびドレイン電極をトランスコンダクタ出力に接続することを特徴とする、請求項２に記載の平衡ジャイレータ。
【請求項４】
容量性デバイスのキャパシタンス値は、ｐ型ＭＯＳトランジスタのゲート−ソースキャパシタンスと、ｎ型ＭＯＳトランジスタのゲート−ソースキャパシタンスとの総和に関連付けられることを特徴とする、請求項３に記載の平衡ジャイレータ。
【請求項５】
キャパシタンス値が２／５（Cｇｓｐ+Ｃｇｓｎ）にほぼ等しく、Ｃｇｓｐがｐ型ＭＯＳトランジスタのゲート−ソースキャパシタンスであり、Ｃｇｓｎがｎ型ＭＯＳトランジスタのゲート−ソースキャパシタンスであることを特徴とする、請求項４に記載の平衡ジャイレータ。
【請求項６】
第１および第２のシャントキャパシタを有する少なくとも１つのステージと、直列インダクタンスステージと、を備えるフィルタにおいて、直列インダクタンスステージは、第１および第２の平衡ジャイレータと、１つのシャントキャパシタンスとを備え、第１および第２の平衡ジャイレータはそれぞれ、互いに接続された複数のフィードフォワードおよびフィードバックＭＯＳシングルエンド・トランスコンダクタと、平衡入力および出力と、平衡入力と出力との間にそれぞれ接続された共通モードフィードバック手段と、各トランスコンダクタにトランスコンダクタのフィードスルーキャパシタンスを相反させる非相反フィードバックキャパシタンスを供給して、ジャイレータのフィードスルーキャパシタンスを中和する手段とを備えることを特徴とするフィルタ。
【請求項７】
少なくとも１つのチャンネルフィルタを有し、各チャンネルフィルタが複数の平衡ジャイレータを備え、各平衡ジャイレータは、互いに接続された複数のフィードフォワードおよびフィードバックＭＯＳシングルエンド・トランスコンダクタと、平衡入力および出力と、平衡入力と出力との間にそれぞれ接続された共通モードフィードバック手段と、各トランスコンダクタにトランスコンダクタのフィードスルーキャパシタンスを相反させる非相反フィードバックキャパシタンスを供給して、ジャイレータのフィードスルーキャパシタンスを中和する手段と、を備えることを特徴とするトランシーバ。
【請求項８】
各シングルエンド・トランスコンダクタは、ｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタとを備え、ｐ型ＭＯＳトランジスタおよびｎ型ＭＯＳトランジスタは、互いに接続されたドレイン電極と、対応する第１および第２の電力供給ラインに接続されたソース電極と、入力に接続されたゲート電極と、出力に接続され相互接続されたドレイン電極の接点とを有し、非相反フィードバックキャパシタンスは、前記入力と前記出力との間に接続された容量性デバイスを含むことを特徴とする、請求項７に記載のトランシーバ。
【請求項９】
前記容量性デバイスは、互いに接続されたソース電極およびドレイン電極と、ゲート電極とを有するＭＯＳトランジスタを備え、前記ゲート電極はトランスコンダクタ入力に接続され、ソースフォロワトランジスタは、互いに接続されたソース電極およびドレイン電極をトランスコンダクタ出力に接続することを特徴とする、請求項８に記載のトランシーバ。
【請求項１０】
容量性デバイスのキャパシタンス値は、ｐ型ＭＯＳトランジスタのゲート−ソースキャパシタンスとｎ型ＭＯＳトランジスタのゲート−ソースキャパシタンスとの総和に関連付けられることを特徴とする、請求項８に記載のトランシーバ。
【請求項１１】
請求項６に記載のフィルタを備える集積回路。
【請求項１２】
請求項７ないし請求項１０のいずれか１項に記載のトランシーバを備える集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平衡ジャイレータと、少なくとも１つの平衡ジャイレータを有する集積トランシーバおよびジャイレータフィルタ等の装置に関する。
【背景技術】
【０００２】
ジャイレータフィルタは、無線トランシーバ用の低電力チャンネルフィルタにおいて頻繁に使用される。現在、ＭＯＳ技術においては、完全集積トランシーバ／レシーバを組み立て可能なことが関心を集めている。チャンネルフィルタは、そのＭＯＳＴにおける非相反ゲート−ドレインキャパシタンスの結果である容量性フィードフォワードの問題があるＭＯＳジャイレータを備えている場合があり、それが、フィルタの高周波応答の歪みを生じさせる。ジャイレータは、トランスコンダクタフィードバック対を備えており、理想的にトランスコンダクタは、入力および出力の両方が無限のインピーダンスを与える状態で、入力電圧を出力電流へとリニア変換する。図１に一般的なトランスコンダクタフィードバック対を示す。図中、一方のトランスコンダクタ１０が反転し、他方のトランスコンダクタが非反転する。
【０００３】
図２は、２対のＭＯＳトランジスタを備える平衡クラスＡＢトランスコンダクタの一実施形態を示す。ＭＯＳトランジスタの各対はｐ型トランジスタ１４とｎ型トランジスタ１６とを備え、ｐ型トランジスタ１４およびｎ型トランジスタ１６は、そのドレイン電極同士が互いに接続されるとともに、そのソース電極が対応する供給電圧ラインＶｄｄａ，ＶＳＳに接続され、そのゲート電極が共に各対のゲート電極の共通接点に接続されている。共通接点は、対応する入力端子１８，２０に接続され、互いに接続されたドレイン電極は、出力端子２２，２４に接続されている。ｄｃを安定させるために、入力端子１８，２０間には共通モードフィードバック（ｃｍｆｂ）回路２６が接続されている。
【０００４】
交差されるフィードバックトランスコンダクタ１２の出力の接続において、図３に示す２つの平衡クラスＡＢトランスコンダクタ１０，１２を使用する平衡ジャイレータに伴う問題は、トランスコンダクタを形成するトランジスタのドレインとゲートとの間で自然に生じるキャパシタンスが、高い周波数寄生フィードスルーパスを形成し、これにより、フィルタの周波数応答において高い周波数ピークが生じる。このことは、非常に小さなトランジスタをトランスコンダクタにおいて使用することで緩和することができるが、実際には、劣悪なマッチングを生じさせることになる。
【０００５】
図４および図５を参照し、図４に示されるＭＯＳＦＥＴのゲートｇとドレインｄとの間のキャパシタンスを最初に考慮することにより、この問題を理解することができる。Ｙ．Ｐ．Ｔｓｉｖｉｄｉｓによる“ＭＯＳトランジスタの動作およびモデリング（マグローヒル、ＩＳＢＮ ０−０７−０６５３８１、３７０頁〜３７２頁）”は、例えば本発明に関する平衡ジャイレータで使用されるトランスコンダクタのトランジスタのように、飽和状態ＳＡＴで動作するトランジスタ（図５参照）が、以下の数式で与えられる内部キャパシタンスＣｇｓ，Ｃｄｇ，Ｃｇｄを有する点を指摘している。
【数１】
2005513945.tif 000003
【数２】
2005513945.tif 000004
【数３】
2005513945.tif 000005
【０００６】
また、ＭＯＳＦＥＴは、ゲート−ドレインの重なり合いに起因する外部キャパシタンスＣｇｄｏｌを有するとともに、ゲートコンタクトとトレインコンタクトとの間に漏電界とを有している。
【０００７】
トランスコンダクタは、フィードフォワードキャパシタンスＣｆｆと、フィードバックキャパシタンスＣｆｂとを有する。
【数４】
2005513945.tif 000006
【数５】
2005513945.tif 000007
【０００８】
無論、キャパシタンスは非相反である。すなわち、Ｃｆｆ≠Ｃｆｂである。単純な（相反）キャパシタンスを使用する単純な中和技術は役に立たない。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の第１の目的は、平衡ジャイレータの性能に対する高寄生フィードスルーパスの影響を緩和することである。
【００１０】
本発明の第２の目的は、平衡ジャイレータを使用して実施されるフィルタの周波数応答における歪みを回避、あるいは低減することである。
【課題を解決するための手段】
【００１１】
本発明の第１の態様においては、互いに接続された複数のフィードフォワードおよびフィードバックＭＯＳシングルエンド・トランスコンダクタと、平衡入力および出力と、平衡入力と出力との間にそれぞれ接続された共通モードフィードバック手段と、各トランスコンダクタにトランスコンダクタのフィードスルーキャパシタンスを相反させる非相反フィードバックキャパシタンスを供給して、これにより、ジャイレータのフィードスルーキャパシタンスを中和する手段とを備える平衡ジャイレータが提供される。
【００１２】
本発明の第２の態様においては、第１および第２のシャントキャパシタを有する少なくとも１つのステージと直列インダクタンスステージとを備えるフィルタであって、直列インダクタンスステージは、第１および第２の平衡ジャイレータと１つのシャントキャパシタンスとを備え、第１および第２の平衡ジャイレータはそれぞれ、互いに接続された複数のフィードフォワードおよびフィードバックＭＯＳシングルエンド・トランスコンダクタと、平衡入力および出力と、平衡入力と出力との間にそれぞれ接続された共通モードフィードバック手段と、各トランスコンダクタにトランスコンダクタのフィードスルーキャパシタンスを相反させる非相反フィードバックキャパシタンスを供給して、これにより、ジャイレータのフィードスルーキャパシタンスを中和する手段とを備えていることを特徴とするフィルタが提供される。
【００１３】
本発明の第３の態様においては、少なくとも１つのチャンネルフィルタを有し、各チャンネルフィルタが複数の平衡ジャイレータを備え、各平衡ジャイレータは、互いに接続された複数のフィードフォワードおよびフィードバックＭＯＳシングルエンド・トランスコンダクタと、平衡入力および出力と、平衡入力と出力との間にそれぞれ接続された共通モードフィードバック手段と、各トランスコンダクタにトランスコンダクタのフィードスルーキャパシタンスを相反させる非相反フィードバックキャパシタンスを供給して、これにより、ジャイレータのフィードスルーキャパシタンスを中和する手段とを備えているトランシーバが提供される。
【００１４】
本発明の更なる態様においては、本発明の第１の態様に係る平衡ジャイレータを備える装置、または、本発明の第２の態様に係るフィルタを備える装置、または、本発明の第３の態様に係るトランシーバを備える装置が提供される。そのような装置は、例えば集積回路であっても良い。
【発明を実施するための最良の形態】
【００１５】
以下において、添付の図面を参照し、本発明の一例について説明する。
【００１６】
図中、同じ参照符号は、対応する同じ特徴的構成を示す。
【００１７】
図１〜図５は明細書の冒頭で既に説明したため、その再度の説明は省略する。
【００１８】
図６を参照すると、図示のシングルエンド・トランスコンダクタは、そのドレイン電極同士が接続され且つそのソース電極が対応する電流供給レールＶｄｄａ，ＶＳＳに接続されたｐ型ＭＯＳトランジスタ１４およびｎ型ＭＯＳトランジスタ１６をそれぞれ備えている。これらのトランジスタのゲートは、共通の入力端子１８に接続されている。
【００１９】
ｐ型ＭＯＳトランジスタ１４のゲート−ソースキャパシタンス３０、すなわち、Ｃｇｓｐがトランジスタ１４のゲートと供給ラインＶｄｄａとの間に破線で示されている。同様に、ｎ型ＭＯＳトランジスタ１６のゲート−ソースキャパシタンス３２、すなわちＣｇｓｎがトランジスタ１６のゲートと供給ラインＶＳＳとの間に破線で示されている。トランジスタ１４，１６の互いに接続されたドレインと互いに接続されたゲートとの間のキャパシタンスＣｄｇｔが破線で示されている。
【００２０】
また、図示のシングルエンド・トランスコンダクタは、付加フィードバック回路Ｃｆを備えている。このフィードバック回路Ｃｆは、ソースフォロワＳと、電流源Ｉ、ｐ型ＭＯＳトランジスタ３６によりバイアスされて、トランスコンダクタ出力２２の電圧によりそのゲートが駆動されるｐ型ＭＯＳトランジスタ３６とを有する。ソースフォロワの出力は、ＭＯＳトランジスタ３８のオキサイドキャパシタンスから形成されるキャパシタＣｐにより、トランスコンダクタ入力１８に接続されている。図示の実施形態において、トランジスタ３８はｐ型ＭＯＳトランジスタであり、トランジスタが信号極性反転によって遮断する場合には、チャンネルがバックゲートに置換されるため、キャパシタンスはほぼ一定である。
【００２１】
図示しない実施形態においては、逆接続されたｎ型ＭＯＳトランジスタ（そのゲートがトランスコンダクタ出力２２に接続され、共通のソース−ドレインが入力１８に接続される）を使用して、キャパシタＣｐを形成することができる。その場合、トランジスタは、ソースフォロワＶｇｓとトランジスタ３６を使用し、その３極領域で永久的にバイアスがかけられる必要がある。
【００２２】
図示の実施形態に戻り、信号電圧がトランスコンダクタ入力１８に印加されると、電流は、キャパシタンスＣｄｇｔを介してトランスコンダクタ出力２２へと流れるとともに、キャパシタＣｐを介してソースフォロワＳへと流れる。また、ソースフォロワＳは、電流を問題なくＶＳＳレールへと流す。したがって、
【数６】
2005513945.tif 000008
【００２３】
信号電圧がトランスコンダクタ出力２２に印加されると、電流はキャパシタンスＣｇｄｔおよびキャパシタＣｐを介して、トランスコンダクタ入力１８へと流れる。したがって、
【数７】
2005513945.tif 000009
Ｃｐが、
【数８】
2005513945.tif 000010
のように設定されると、
【数９】
2005513945.tif 000011
となる。すなわち、ここで、フィードスルーキャパシタンスが相反する。
【００２４】
図７は、図６に示されるタイプの４つのシングルエンド・トランスコンダクタＴＣ１〜ＴＣ４を備える平衡ジャイレータの概略ブロック図である。この図では、キャパシタＣｆおよび入力・出力間に接続された共通モードフィードバック（ｃｍｆｂ）回路２６のそれぞれによって、相反するキャパシタンスがモデル化されている。トランスコンダクタＴＣ１，ＴＣ４の出力は、トランスコンダクタＴＣ３，ＴＣ２への入力にそれぞれ接続されている。平衡入力１８，１９および出力２２，２３が常に等しい反対の信号電圧を受けるため、前方のトランスコンダクタ対内でキャパシタＣｆを通じて供給される電流は、常にフィードバックトランスコンダクタ対内でキャパシタＣｆを通じて供給される、等しい反対の電流によってキャンセルされる。すなわち、平衡ジャイレータフィードスルーキャパシタが自己中和されることになる。また、ｃｍｆｂ回路は直流安定性をもたらす役割を果たす。
【００２５】
図示の平衡ジャイレータ回路は、Ｇｍ−Ｃチャンネルフィルタの周波数応答を著しく向上させることが分かった。
【００２６】
図８は、５次帯域通過フィルタを示す。フィルタは、入力抵抗ＲＩＮおよび出力抵抗ＲＯＵＴと、シャントキャパシタＣ１，Ｃ３，Ｃ５と、直列インダクタンスＬ１，Ｌ２とから成るインダクタンス／キャパシタンスフィルタである。インダクタンスＬ１は平衡ジャイレータＢＧ１，ＢＧ２およびキャパシタＣ２によって形成され、インダクタンスＬ２は平衡ジャイレータＢＧ３，ＢＧ４およびキャパシタＣ４によって形成され、平衡ジャイレータＢＧ３，ＢＧ４は平衡ジャイレータＢＧ１，ＢＧ２と同じ形態で構成されている。平衡ジャイレータＢＧ１〜ＢＧ４については図７を参照して既に説明したため、簡略化のため、再度の説明は省略する。
【００２７】
この周波数応答における改良を図９に示す。図９において、破線の周波数応答４０は、数式（９）で示した、相反していないフィードスルーキャパシタの効果を示しており、実線の周波数応答４２は、キャパシタが相反している時の改良を示している。
【００２８】
キャパシタンスＣｐ（図６）の値は、ｃｍｆｂ回路２６と共に、図６に示すタイプのシングルエンド・トランスコンダクタを有する平衡ジャイレータを含むフィルタをシミュレートするとともに、所望の性能が得られるまでトランジスタ３８のサイズを変えることにより、経験的に決定されても良い。
【００２９】
図１０はトランシーバを示す。このトランシーバにおいて、受信器部Ｒｘにおける多相チャンネルフィルタＣＦは、図８に示す５次帯域通過フィルタに準じたＧｍ−Ｃフィルタを備えている。特に、多相チャンネルフィルタＣＦは、２つの５次帯域通過フィルタを備え、そのうちの１つは、各直交関連相のためのものである。この場合、付加的なサセプタンスを形成するために、対応するキャパシタ、すなわち、Ｃ１，Ｃ１；Ｃ２，Ｃ２等に接続するクロスブランチ平衡ジャイレータが付加されている。
【００３０】
アンテナ５０は、受信器部Ｒｘの低雑音増幅器（ＬＮＡ）５２に接続されている。ＬＮＡ５２の出力部は、信号分配器５４により、クアドラチャ関連ミキサ５６，５８の第１の入力部に接続されている。信号発生器６０によって形成された局部発振器信号は、ミキサ５６の第２の入力部に入力されるとともに、９０度移相器６２を介してミキサ５８の第２の入力部に入力される。ミキサ５６，５８からの直交関連出力Ｉ，Ｑはそれぞれ多相チャンネルフィルタＣＦに送られ、多相チャンネルフィルタＣＦは、所望の直交関連信号を、対応するアナログ・デジタル変換器６２，６４に送る。
【００３１】
ＡＤ変換器６２，６４からのデジタル出力は、出力信号を端子６８に供給するデジタル復調器６６に送られる。
【００３２】
送信器Ｔｘは、所要の送信周波数への周波数のアップコンバージョンのためのミキサ７２に対してアナログ信号を供給するデジタル・アナログ変換器（図示せず）を有するデジタル変調器７０を備えている。電力増幅器７４は、周波数のアップコンバージョンが施された信号を増幅し、それをアンテナ５０に供給する。
【００３３】
チャンネルフィルタＣＦを有するトランシーバは、周知の低電圧ＣＭＯＳプロセスを使用して、集積回路として製造されても良い。
【００３４】
本明細書および請求の範囲において、構成要素の前に付される単語“ａ”または“ａｎ”は、構成要素の複数の存在を排除するものではない。また、単語“comprising（備える）”は、記載された構成要素または工程以外の他の構成要素または工程の存在を排除するものではない。
【産業上の利用可能性】
【００３５】
ジャイレータフィルタ等のジャイレータを備える電子回路およびジャイレータを有する集積トランシーバ。
【図面の簡単な説明】
【００３６】
【図１】トランスコンダクタのフィードバック対を備えるジャイレータを示す概略ブロック図。
【図２】ＭＯＳトランジスタ対および共通モードフィードバック回路を備える平衡クラスＡＢトランスコンダクタを示す図。
【図３】図２に示す２つの平衡トランスコンダクタを備える平衡ジャイレータブロックの概略ブロック図。
【図４】電極対間の様々な内部および外部キャパシタンスを示すＭＯＳＦＥＴの図。
【図５】様々な動作範囲におけるトランスコンダクタのトランジスタの内部キャパシタンスを示すグラフ。
【図６】付加されたフィードバック回路を有するシングルエンド・トランスコンダクタの概略回路図。
【図７】図６に示す４つのシングルエンド・トランスコンダクタおよび共通モードフィードバックステージを備える平衡ジャイレータブロックの概略ブロック回路図。
【図８】５次ジャイレータフィルタの概略ブロック図。
【図９】破線は、ジャイレータフィードフォワードキャパシタンスが中和されない５次ジャイレータフィルタの周波数応答を示し、実線は、ジャイレータフィードフォワードキャパシタンスが中和された５次ジャイレータフィルタの周波数応答を示す図。
【図１０】本発明によって形成された平衡ジャイレータを使用する多相フィルタを有するトランシーバの概略ブロック図。
【符号の説明】
【００３７】
１８、１９  平衡入力
２２、２３  出力
２６  共通モードフィードバック回路
ＴＣ１、ＴＣ２、ＴＣ３、ＴＣ４  トランスコンダクタ
【図１】
2005513945.tif 000012
【図２】
2005513945.tif 000013
【図３】
2005513945.tif 000014
【図４】
2005513945.tif 000015
【図５】
2005513945.tif 000016
【図６】
2005513945.tif 000017
【図７】
2005513945.tif 000018
【図８】
2005513945.tif 000019
【図９】
2005513945.tif 000020
【図１０】
2005513945.tif 000021
【国際調査報告】
2005513945.tif 000022
2005513945.tif 000023