(57)【要約】ピング及び自己識別といった厳密な専用バストランザクションの代わりに、ＩＥＥＥ１３９４シリアルバスのタイミング遅延は、非同期トランザクション要求と応答確認応答によって決定される。従って、タイミングは、他の目的（例えば、読取り又は書込み）のために起きる非同期トランザクションか、又は、タイミングを決定するために開始される非同期トランザクションのどちらかから決定され得る。
2005531194.tif 000002
【特許請求の範囲】
【請求項１】
伝送遅延を決定するシステムであって、
第１の装置内にあるコントローラを有し、
前記第１の装置は、ＩＥＥＥ１３９４シリアルバスによって第２の装置に結合し、
前記コントローラは、非同期トランザクション要求パケットと応答確認パケットとの間の間隔を受信し、前記間隔を、前記第１の装置と前記第２の装置との間の伝送遅延を決定するために用いるシステム。
【請求項２】
前記コントローラは、前記間隔を測定する請求項１記載のシステム。
【請求項３】
前記コントローラは、機会主義的に、前記シリアルバス上で非同期トランザクションが開始されると常に前記第１の装置と前記第２の装置との間の前記伝送遅延を決定する請求項１記載のシステム。
【請求項４】
前記第１の装置及び前記第２の装置は、コンピュータである請求項１記載のシステム。
【請求項５】
前記第１の装置及び前記第２の装置は、前記ＩＥＥＥ１３９４シリアルバス上の介在ノードを介して結合される請求項４記載のシステム。
【請求項６】
前記第１の装置は、コンピュータであり、前記第２の装置は、周辺機器である請求項１記載のシステム。
【請求項７】
前記コントローラは、前記非同期トランザクション要求から前記応答確認パケットの間隔を計算する請求項１記載のシステム。
【請求項８】
伝送遅延を決定するシステムであって、
第１の装置と、
第２の装置と、
前記第１の装置と前記第２の装置を結合するＩＥＥＥ１３９４シリアルバスと、
前記第１の装置内のコントローラと、
を有し、
前記コントローラは、非同期トランザクション要求パケットと応答確認パケットとの間の間隔を受信し、前記間隔を、前記第１の装置と前記第２の装置との間の伝送遅延を決定するために用いるシステム。
【請求項９】
前記コントローラは、前記間隔を測定する請求項８記載のシステム。
【請求項１０】
前記コントローラは、機会主義的に、前記シリアルバス上で非同期トランザクションが開始されると常に前記第１の装置と前記第２の装置との間の前記伝送遅延を決定する請求項８記載のシステム。
【請求項１１】
前記第１の装置及び前記第２の装置は、コンピュータである請求項８記載のシステム。
【請求項１２】
前記第１の装置及び前記第２の装置は、前記ＩＥＥＥ１３９４シリアルバス上の介在ノードを介して結合される請求項１１記載のシステム。
【請求項１３】
前記第１の装置は、コンピュータであり、前記第２の装置は、周辺機器である請求項８記載のシステム。
【請求項１４】
前記コントローラは、前記非同期トランザクション要求と前記応答確認パケット内のタイムスタンプから前記間隔を計算する請求項８記載のシステム。
【請求項１５】
ＩＥＥＥ１３９４シリアルバスによって結合される第１の装置と第２の装置との間の伝送遅延を決定する方法であって、
非同期トランザクション要求パケットと応答確認パケットとの間の間隔を受信する段階と、
前記間隔を、前記第１の装置と前記第２の装置との間の伝送遅延を決定するために用いる段階と、
を有する方法。
【請求項１６】
前記間隔を測定する段階を更に有する請求項１５記載の方法。
【請求項１７】
機会主義的に、前記シリアルバス上で非同期トランザクションが開始されると常に前記第１の装置と前記第２の装置との間の前記伝送遅延を決定する段階を更に有する請求項１５記載の方法。
【請求項１８】
２つのコンピュータ間の伝送遅延を決定する段階を更に有する請求項１５記載の方法。
【請求項１９】
前記ＩＥＥＥ１３９４シリアルバス上の介在ノードを介して結合される２つのコンピュータ間の伝送遅延を決定する段階を更に有する請求項１５記載の方法。
【請求項２０】
コンピュータと周辺機器との間の伝送遅延を決定する段階を更に有する請求項１５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、シリアルバスタイミングに係わり、より具体的には、ＩＥＥＥ１３９４シリアルバス上のデータ通信に関連付けられるバス遅延の決定に係る。
【背景技術】
【０００２】
米国電気・電子技術者協会（ＩＥＥＥ）規格１３９４（しばしば「ファイアワイヤ」と称される）は、小さい物理領域に制限され、プラグアンドプレイサポートを有せず、また、アイソクロナスアプリケーションをサポートしないパラレルバスに対する安価な代案として開発されたシリアルバスである。この規格は、多くの今日のパーソナルコンピュータにおいて利用可能である汎用シリアルバス（ＵＳＢ）に似ている。というのは、ＵＳＢを介して接続される多くの装置は、ＩＥＥＥ１３９４を介して接続されることも可能だからである。ＩＥＥＥ１３９４は、サポートされるならば、転送速度を上げることができ、ハードディスクドライブ、動画レコーダ、サウンドミキサ等の装置について毎秒４００メガビット（Ｍｂ／ｓ）以上までの転送速度をサポートする。１６エクサバイトの理論的アドレス空間、それぞれ単一のコンピュータに６４の装置を有する最大１０２４のバスの接続、及び、ホットスワッピング及び接続／取外しされた装置の自動検出又は自動発見といったスケーラビリティメカニズムのサポートといった他の有利な特徴によって、ＩＥＥＥ１３９４を多目的の規格にしている。
【０００３】
規格によって指定されるよりも長いケーブルを使うためには、又は、物理レイヤによって許可される最大よりも長い遅延（例えば、アービトレーションギャップ遅延）を物理レイヤが有することを可能にするためには、例えば、バスアービトレーションギャップカウントを決定するためにタイミングメカニズムが必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従って、当該技術において、ＩＥＥＥ１３９４バス遅延を評価する正確なタイミングメカニズムが必要である。
【課題を解決するための手段】
【０００５】
上述した従来技術の欠点に対処するために、本発明は、ＩＥＥＥ１３９４．１システム又はネットワークのためのタイミング決定に使用するために、ピング及び自己識別といった厳密な専用バストランザクションの代わりに、非同期トランザクション要求及び応答確認応答からのタイミング遅延の決定を提供することを第１の目的とする。従って、タイミングは、他の目的（例えば、読取り又は書込み）のために起きる非同期トランザクションか、又は、タイミングを決定するために開始される非同期トランザクションのどちらかから決定され得る。
【０００６】
前記は、当業者が以下に示す本発明の詳細な説明を良好に理解できるよう本発明の特徴及び技術的な利点の概要をまとめたものである。本発明の特許請求の範囲の対象を形成する本発明の追加の特徴及び利点は、以下に説明する。当業者は、開示される概念及び特定の実施例を基礎として使用し、本発明の構造を変更する又は本発明と同じ目的を実行する他の構造を設計することが容易であることを理解するものとする。当業者は更に、そのような等価の構造は、本発明のその広義における目的及び範囲を逸脱しないことを認識するものとする。
【０００７】
発明の詳細な説明に進む前に、この特許文書に使用する特定の単語及び表現を定義付けすることが有利であると思われる。「含む」、「〜からなる」という用語、及び、それらの派生語は、非制限的な包含を指し、「又は」という用語は包含的であるので、「及び／又は」を指し、「関連付けられる」という用語、及び、その派生語は、含む、〜に含まれる、相互接続する、包含する、〜に包含される、接続する、結合する、連通する、協働する、綴じ込む、並列する、近接する、制限される、有する、〜という特性を有する、等を指す。また、「コントローラ」という用語は、少なくとも１つの動作を制御する任意の装置、システム、又は、システムの一部を指し、このような装置は、ハードウェア、ファームウェア、又は、ソフトウェア、若しくは、これらの少なくとも２つの組み合わせに組み込まれてもよい。尚、任意の特定のコントローラに関連付けられる機能性は、ローカル又はリモートで中央管理されても分散されてもよい。特定の単語及び表現の定義は、本願全体を通して与えられており、当業者は、このような定義のうちの多くは、さもなければ、ほとんどは、定義される単語及び表面の従来のみならず将来における使用にも適用されることを理解するものとする。
【発明を実施するための最良の形態】
【０００８】
本発明と、本発明の利点のより十分な理解のために、添付図面と共に以下の説明を参照する。図面において同様の番号は同様の対象物を示す。
【０００９】
以下に記載する図１乃至３と、この特許文書において本願の原理を説明するために使用する様々な実施例は、例示的に過ぎず、本発明の範囲を制限するものと解釈すべきではない。当業者は、本発明の原理は、任意の好適に構成された装置において実施され得ることを理解するであろう。
【００１０】
図１は、本発明の１つの実施例により伝送遅延が決定されるシリアルバスを有するデータ処理システム及び／又はネットワークを示す。データ処理システム１００は、パーソナルコンピュータ等といった第１の装置１０１と、別のコンピュータ、又は、外部ハードディスクドライブ又はコンパクトディスク読取り／書込みドライブ、デジタルカメラ等といった周辺機器であり得る第２の装置１０２を有する。装置１０１及び１０２は、ＩＥＥＥ１３９４ａ−２０００規格に概ね準拠するシリアルバス１０３によって通信可能に結合される。任意選択的に、装置１０１（又は装置１０２）は、装置１０１が別のＩＥＥＥ１３９４ａ―２０００バス（図示せず）を介して通信することを可能にするブリッジコントローラ１０４を有してもよい。各装置１０１及び１０２は、ＩＥＥＥ１３９４ａ−２０００規格に従う物理（ＰＨＹ）レイヤとリンク（ＬＩＮＫ）レイヤの両方を有する。装置１０１内のブリッジコントローラ１０４は更に、バス１０３と上述した別のＩＥＥＥ１３９４ａ−２０００バスの両方を介する通信のためにルーティング及びグルー論理によって結合される別個の且つ独立して動作する物理レイヤ及びリンクレイヤも有してもよい。
【００１１】
当業者は、データ処理システム１００の完全な構成及び動作は図面に記載されていない又は本願に説明されていないことを認識するであろう。その代わりに、本発明に一意である、又は、本発明の理解に必要なシステムの部分のみを本願に記載且つ説明する。システムの残りの部分は、既知の技術に応じて構成及び動作し得る。
【００１２】
更に、図面には直接的に接続されるように示すが、装置１０１及び１０２は、シリアルバス１０３に結合される１つ以上の中間ノードを介して接続されてもよい。
【００１３】
装置１０１及び１０２は、シリアルバス１０３を介して通信する。バス１０３上の通信の伝送遅延を決定する１つの提案する技術は、装置１０１内のブリッジコントローラ１０４に、装置１０２の物理レイヤに自己識別（ＳＩＤ）パケットと共に応答するよう命令する物理レイヤ「ピング」パケットを発するようにさせることが関与する。次に、ブリッジコントローラ１０４内のリンクレイヤが、バス１０３がアイドルであった時間、即ち、ピングパケットのデータエンドへのトランジションが送信されたときから自己識別応答パケットのデータプリフィックスの始まりへのトランジションまでの遅延の長さを計る。この情報は、バス１０３を最適化するようギャップカウントを設定するために伝送チャンネルについての最悪のタイミングの決定を可能にする。
【００１４】
本発明では、ピングパケット及び自己識別応答を用いるのではなく、非同期トランザクション要求と確認（ＡＣＫ）応答を用いる。非同期トランザクション要求のデータエンドへのトランジションの伝送から応答確認パケットのデータプリフィックスの始まりへのトランジションの受信までの遅延は、シリアルバス伝送遅延を決定するために測定される。非同期トランザクション要求が、タイミング遅延を決定するためだけに伝送される場合は、書込み要求は望ましくない副次的な影響を生成し得るので読取り要求が用いられることが好適である。しかし、本発明では、提案するピング方法のようにバスタイミングを決定するためだけにバスサイクルを用いる必要がない。本発明において、タイミング遅延は、任意の非同期（例えば、読取り又は書込み）トランザクションに関連して決定され得る。更に、タイミングは、任意選択的に、各非同期トランザクションで定期的に決定され得る。
【００１５】
本発明のタイミング技術は、上述したピング方法を除く必要はない。そうではなく、タイミングは、非同期トランザクションが起きるといつでも非同期トランザクションから定期的に決定され得、ピング方法は、非同期トランザクションが起きない所定の長さの長時間間隔におけるタイミング遅延を決定するために用いられる。このようにして、タイミング遅延は、機会主義的に非同期トランザクションを用いて、且つ、必要に応じてピングを用いて、定期的に決定され得る。
【００１６】
図２は、本発明の１つの実施例によるデータ処理システム及び／又はネットワークにおけるシリアルバス伝送遅延の決定を示すタイミング図である。第１の装置からの非同期トランザクション要求から第２の装置からの確認応答の受信までの遅延は、第１の装置のリンクレイヤ内の論理によって容易に測定され得る。
【００１７】
図３は、本発明の１つの実施例によるデータ処理システム及び／又はネットワークにおけるシリアルバス伝送遅延を決定する処理のハイレベルブローチャートである。処理３００は、タイミング決定が開始されることで始まる（段階３０１）。非同期トランザクション要求（例えば、読取り又は書込み）が伝送される（段階３０２）。応答確認パケットを受信すると（段階３０３）、経過した間隔が決定される（段階３０４）。その後、処理は、別のタイミング決定が開始されるまでアイドルとなる。
【００１８】
上述したように、タイミング遅延は、機会主義的に、非同期トランザクションが起きるときに常に決定され得る。従って、バストランザクションは、好適な非同期トランザクションについてモニタリングされ得る。更に、バス上で非同期トランザクションのない所定の時間間隔が経過すると常に、タイミングは、ピング方法か、又は、その目的のために開始される非同期トランザクションによって決定され得る。
【００１９】
本発明は、タイミング決定のためだけのバストランザクションを必ずしも必要とすることなくＩＥＥＥ１３９４ａ−２０００システム及びネットワークについてのタイミング決定を可能にする。その後、タイミングは、バスを最適化するために用いられ得る。例えば、決定されたタイミング間隔は、バスアービトレーションギャップカウントの設定に用い得る。
【００２０】
尚、本発明は、十分に機能的なシステムのコンテキストにおいて説明したが、当業者は、本発明のメカニズムの少なくとも一部は、様々な形式の命令を含む機械使用可能な媒体の形態で分配されることも可能であり、また、本発明は、分配を実際に実行するために用いられる信号を有する媒体の特定のタイプに関係なく同等に適用されることを理解するであろう。機械使用可能媒体の例には、読取り専用メモリ（ＲＯＭ）又は電気的に消去可能なプログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）といった不揮発性ハードコード化タイプの媒体と、フロッピー（登録商標）ディスク、ハードディスクドライブ、及びコンパクトディスク読取り専用メモリ（ＣＤ−ＲＯＭ）又はデジタルバーサタイルディスク（ＤＶＤ）といった記録可能なタイプの媒体と、デジタル及びアナログ通信リンクといった伝送タイプの媒体が含まれる。
【００２１】
本発明を詳細に説明したが、当業者は、本願に開示する本発明の様々な変更、置換、変形、増強、微細な差違、段階的変化、縮小形態、改変、見直し、改善、及び類似品は、本発明のその最も広い形態における精神及び範囲から逸脱することなく行い得ることは理解するであろう。
【図面の簡単な説明】
【００２２】
【図１】本発明の１つの実施例により伝送遅延が決定されるシリアルバスを有するデータ処理システム及び／又はネットワークを示す図である。
【図２】本発明の１つの実施例によるデータ処理システム及び／又はネットワークにおけるシリアルバス伝送遅延の決定を示すタイミング図である。
【図３】本発明の１つの実施例によるデータ処理システム及び／又はネットワークにおけるシリアルバス伝送遅延を決定する処理のハイレベルフローチャートである。
【図１】
2005531194.tif 000003
【図２】
2005531194.tif 000004
【図３】
2005531194.tif 000005
【国際調査報告】
2005531194.tif 000006
2005531194.tif 000007
2005531194.tif 000008