(57)【要約】第二のｐ型半導体層によって第一のｐ型半導体層とｎ型半導体層とを結合した光ダイオードであって、第二のｐ型半導体層は、キャリヤーの経路に沿って傾斜不純物濃度を持つ。特に、不純物濃度はアノード近傍で高く、カソードに向かってｐ濃度が低くなる。このように傾斜不純物濃度によって吸収率が増加して、装置の応答が改善する。この不純物添加により同じ厚さの真性半導体と比較してキャパシタンスが増加するが、傾斜不純物濃度に基づいて発生する疑似電界によって電子が非常に高速になり、キャパシタンスの増加分が補償される。
2005516413.tif 000002
【特許請求の範囲】
【請求項１】
第一のｐ型半導体層と、
ｎ型半導体層と、
第一のｐ型半導体層とｎ型半導体層との間でｎ型半導体に直接接する第二のｐ型半導体層とを有し、第二のｐ型半導体層が傾斜不純物濃度を持つ光ダイオード。
【請求項２】
請求項１において更に、正孔を捕捉するアノード層を有する光ダイオード。
【請求項３】
請求項１において更に、電子を捕捉するカソード層を有する光ダイオード。
【請求項４】
請求項１において、第一のｐ型半導体層がＩｎＡｌＡｓである光ダイオード。
【請求項５】
請求項１において、ｎ型半導体層がＩｎＡｌＡｓである光ダイオード。
【請求項６】
請求項１において、第二のｐ型半導体層がＩｎＧａＡｓである光ダイオード。
【請求項７】
請求項１において、傾斜不純物濃度により、第一のｐ型半導体層に隣接する第一濃度と、ｎ型半導体層に隣接する第二濃度とを定義し、第一濃度が第二濃度より大である光ダイオード。
【請求項８】
請求項７において、第一濃度の位置をＸｏ、その濃度をＰｏで表し、ｘおよびＤをゼロより大とするとき、第二のｐ型半導体層の深さＤにわたる傾斜不純物濃度が
2005516413.tif 000006
によって規定される光ダイオード。
【請求項９】
請求項８において、第一濃度域の長さが８００〜１０００オングストロームである光ダイオード。
【請求項１０】
光ダイオード製作方法であって、
基板を用意するステップと、
基板上に第一のｐ型半導体を堆積させるステップと、
基板上にｎ型半導体層を堆積させるステップと、
第二のｐ型半導体層において第一濃度から第二濃度までの傾斜をつけるステップであって、第一濃度を第二濃度より大きくするステップと、
第一のｐ型半導体層とｎ型半導体層の間に第二のｐ型半導体層を堆積させるステップとを含み、第二濃度がｎ型半導体層に直接接する、光ダイオード製作方法。
【請求項１１】
請求項１０において更に、正孔を捕捉するためのアノードを付加するステップを含む方法。
【請求項１２】
請求項１０において更に、電子を捕捉するためのカソードを付加するステップを含む方法。
【請求項１３】
請求項１０において、第一のｐ型半導体層がＩｎＡｌＡｓである方法。
【請求項１４】
請求項１０において、ｎ型半導体層がＩｎＡｌＡｓである方法。
【請求項１５】
請求項１０において、第二のｐ型半導体層がＩｎＧａＡｓである方法。
【請求項１６】
請求項１０において、第一濃度の位置をＸｏ、その濃度をＰｏで表し、ｘおよびＤをゼロより大とするとき、第二のｐ型半導体層の深さＤにわたる傾斜不純物濃度が
2005516413.tif 000007
によって規定される方法。
【請求項１７】
第一のｐ型半導体層とｎ型半導体層を含む光ダイオードであって、
第一のｐ型半導体層とｎ型半導体層との間でｎ型半導体に直接接する第二のｐ型半導体層を有し、ｘおよびＤをゼロより大とするとき、第二のｐ型半導体層の深さＤにわたって、第二のｐ型半導体層が
2005516413.tif 000008
によって規定される傾斜不純物濃度を持つ光ダイオード。
【請求項１８】
請求項１７において、第二のｐ型半導体層がＩＩＩ−Ｖ族半導体である光ダイオード。
【請求項１９】
請求項１７において、第二のｐ型半導体層がＩｎＧａＡｓである光ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光検出器に関するものであり、特に吸収特性を高めた高速広帯域光検出器に関する。
【背景技術】
【０００２】
周知のように、光検出器では高速と高感度は両立しない。高帯域幅信号検出にキャリヤーの走行時間を短くする必要があり、そのために薄い吸収層が必要である。しかし、吸収層の厚さに関する幾何学的制約により、結果的に吸収が減少し、応答が遅くなる。
【０００３】
半導体光検出器にはｐ−ｉ−ｎ接合ダイオードまたはＰＩＮダイオードと呼ばれるタイプがある。一般に、このタイプの構造は固相半導体をサンドイッチにしたエピタキシャル構造である。特に、真性半導体によってｐ型半導体材料とｎ型半導体領域が分離される。
【０００４】
ＰＩＮダイオードにおいて、空乏層は接合の両側に延在し、接合からの距離は不純物濃度に逆比例する。したがって、ｐ−ｉ空乏層は真性材料の中まで広がり、ｉ−ｎ接合の空乏層も同様である。その結果、ＰＩＮダイオードは、真性材料を全体的に包囲する空乏層を含むｐ−ｎ接合のような働きをする。この構造に特有の利点は主に二つある。第一に、真性層の付加により、ダイオードによって捕捉される光量が幾分増加する。第二に、空乏層の拡張により、ＰＩＮダイオードの接合容量が減少し、それに応じて応答が速くなる。
【０００５】
従来のＰＩＮダイオードの高速化への試みはほとんど、接合キャパシタンスを減少させることに集中している。この目的で提案された少なくとも１つのデザインとして、不純物を添加しないドリフト領域を含むものがあり、実際にダイオードの真性部分のサイズは増加する。このソリューションは接合容量の減少には適しているが、残念ながら、キャリヤーの走行時間が増加して、結果的に光検出器の応答時間が短く（ｒｅｄｕｃｅ）なる。このような状況から、装置の応答性を向上させるとともに、キャパシタンスと応答時間との適切なバランスを保つ改良された光検出器が必要である。
【０００６】
この発明は第二のｐ型半導体層によって結合された第一のｐ型半導体層とｎ型半導体層を備えた光ダイオードを含む。第二のｐ型半導体層は、キャリヤー経路に沿った傾斜不純物濃度を持つ。特に、不純物濃度はアノード近傍で高く、カソードに向かってｐ濃度が低くなる。このように不純物濃度に傾斜をつけることによって吸収率が増加して、装置の応答が改善する。この不純物添加により同じ厚さの真性半導体と比較してキャパシタンスが増加するが、傾斜不純物濃度に基づいて発生する疑似電界（ｐｓｅｕｄｏ  ｅｌｅｃｔｒｉｃ  ｆｉｅｌｄ）によって電子が非常に高速になり、キャパシタンスの増加分が補償される。本発明に関する別の実施例および利点については、以下に付図にしたがって説明する。
【実施例】
【０００７】
（好ましい実施例の詳細説明）
本発明の好ましい実施例では、光導電用のエピタキシャル構造を提供する。この光導電構造は、傾斜不純物濃度を持つ拡張層によって性能向上のために最適化される修正型ＰＩＮダイオードである。本発明の構造および製造方法に関する詳細は後述する。
【０００８】
図１は、ＰＩＮ光ダイオード１０のエネルギー帯図であり、光ダイオード１０を形成する半導体材料の相対エネルギレベルを示す。特に、光ダイオード１０は、第一のｐ型半導体層１４、第二のｐ型半導体層１６、ｎ型半導体層１８を含む一群の半導体材料で構成される。正孔を捕捉するために第一のｐ型半導体層１４に隣接してアノード層１２が設けられる。
【０００９】
第一のｐ型半導体層１４は第３（ｔｅｒｔｉａｒｙ）の半導体、即ちＩＩＩ−Ｖ族半導体を含むグループから選択される。従って、第一のｐ型半導体層１４は、２種類のＩＩＩ族元素と１種類のＶ族元素の組み合わせか、その逆である２種類のＶ族元素と１種類のＩＩＩ族元素の組み合わせになる。これらを表す周期表の一部を以下に示す。
2005516413.tif 000003
【００１０】
好ましい実施例において、第一のｐ型半導体層１４はＩｎＡｌＡｓである。しかし、光ダイオード１０の最適化動作に必要なバンドギャップが得られれば、任意の第３の（ｔｅｒｔｉａｒｙ）半導体を第一のｐ型半導体層１４として使用することができる。
【００１１】
ｎ型半導体層１８もまた、第３（ｔｅｒｔｉａｒｙ）の半導体、即ちＩＩＩ−Ｖ族半導体を含むグループから選択される。上記と同様に、ｎ型半導体層１８は、２種類のＩＩＩ族元素と１種類のＶ族元素の組み合わせか、その逆である２種類のＶ族元素と１種類のＩＩＩ族元素の組み合わせになる。好ましい実施例において、ｎ型半導体層１８はＩｎＡｌＡｓである。しかし、光ダイオード１０の最適化動作に必要なバンドギャップが得られれば、任意の第３の（ｔｅｒｔｉａｒｙ）半導体をｎ型半導体層１８として使用することができる。
【００１２】
第２のｐ型半導体層１６もまた、第３（ｔｅｒｔｉａｒｙ）の半導体、またはＩＩＩ−Ｖ族半導体を含むグループから選択される。好ましい実施例において、第二のｐ型半導体層１６は不純物濃度に傾斜をつけたＩｎＧａＡｓである。しかし、光ダイオード１０の最適化動作に必要な低バンドギャップが得られれば、任意の３価半導体を第二のｐ型半導体層１６として使用することができる。
【００１３】
不純物濃度に傾斜をつけるために、第二のｐ型半導体層１６は通常の方法で不純物添加されない。ｐ型半導体は一般に、アクセプタとしても知られる価電子の不足した不純物を用いて製作される。ｐ型不純物を添加すると、正孔が過剰になる。例えばＩＩＩ−Ｖ族半導体の場合、ＩＩＩ族原子がＩＩ族に属する原子、例えばＺｎやＣｄで置換され、その結果、ｐ型物質が生じる。同様に、ＩＶ族原子がＶ族原子に対してアクセプタ、ＩＩＩ族原子に対してドナーとして働く場合、ＩＶ族添加のＩＩＩ−Ｖ族半導体において、電子と正孔が共に過剰になる。
【００１４】
図２は本発明による面照明構造のＰＩＮ光ダイオードの基本構成を示す断面図である。半導体構造を成長させるための基板層２０を用意する。基板上にｎ型半導体層１８を堆積させる。第一のｐ型半導体層１４と第二のｐ型半導体層１６は、第二のｐ型半導体層１６がｎ型半導体層１８と直に接する状態で堆積させる。上記と同様に、正孔を捕捉するために第一のｐ型半導体層１４にアノード層１２を堆積させる。また、電子を捕捉するためのカソード層２２、すなわちｎ型コンタクト層も図示されている。
【００１５】
前述のように、第二のｐ型半導体層１６の特徴は不純物濃度が傾斜を持つことである。第二のｐ型半導体層１６の不純物は、光ダイオードの性能が最適化されるように制御される。第一のｐ型半導体１４の近傍は第一濃度１５、そして、ｎ型半導体１８と直に接する領域は第二濃度１７である。望ましくは、第一濃度１５の深さ、すなわちキャリヤー移動と平行な長さは８００〜１，０００オングストロームである。
【００１６】
好ましい実施例において、第一濃度１５は第二濃度１７より大である。特に、第一濃度１５の位置をＸｏ、不純物濃度をPoで表し、ｘおよびＤをゼロより大とするとき、第二のｐ型半導体層の深さＤにわたって、好ましい傾斜不純物濃度は下記の式によって規定される。
2005516413.tif 000004
式（１）を表すグラフを図４に示す。
【００１７】
第二のｐ型半導体層１６の傾斜不純物濃度構造により、光ダイオード１０の性能が向上する。動作状態において、入射光は光ダイオード１０の第二のｐ型半導体層１６に吸収される。第二のｐ型半導体層１６の第二濃度域１７で吸収された光によって電子と正孔が生成され、それらは大きいドリフト電界の影響を受けてアノード１２とカソード２２に向かって移動する。これは本発明による標準の一様な低不純物濃度吸収ＰＩＮ光検出器における普通の状況であるが、キャリヤーの光応答は更に複雑である。
【００１８】
第二のｐ型半導体層１６の第二濃度域１７で発生する電子は、飽和速度でカソードに達し、そこで捕捉される。第二のｐ型半導体層１６の第二濃度域１７で発生する正孔はアノード１２に向かって移動し、不純物濃度の比較的高い第一濃度域１５に入って、そこで捕捉され、走行時間を終える。
【００１９】
上記と同様に、第二のｐ型半導体層１６の第一濃度域１５で吸収された光によって電子と正孔が生成される。しかし、この場合、正孔は第一濃度域１５ですぐに捕捉され、その結果、キャリヤーの実質的走行時間は増えず、光ダイオード１０の帯域幅の減少もない。従って、正孔に関する限り、光ダイオード１０の不純物濃度に傾斜を付けても、第一濃度域１５、第二濃度域１７のいずれにおいても走行時間の増加や検出器帯域幅の低下は生じない。
【００２０】
第二のｐ型半導体層１６の傾斜不純物濃度に関するもう一つの側面は疑似電界（ｐｓｅｕｄｏ−ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）の発生である。第一濃度域１５で発生した電子は下記で表される疑似電界に曝される。
2005516413.tif 000005
ここで、ｋはボルツマン定数、Ｔは温度、ｑは電子の電荷、ｄｐ／ｄｘは不純物濃度の傾斜である。
【００２１】
疑似電界Ｅにより電子の速度が「オーバーシュート」、すなわち、電子の速度が飽和速度より何倍も速くなる可能性がある。典型的な電子飽和速度は５ｘ１０６ｃｍ／秒のオーダーである。しかし、Ｄ＝１，０００オングストロームとして、式（１）に示す指数関数的傾斜によって電界Ｅ＝２．５ｋＶ／ｃｍが生じ、これは３ｘ１０７ｃｍ／秒にも達する電子のオーバーシュート速度に相当する。疑似電界Ｅの大きさと電子速度との関係を表すグラフを図３に示す。
【００２２】
前述のように、本発明は、不純物濃度に傾斜をつけることによって光ダイオード最新技術水準を改善するものである。この方法により、装置の総合帯域幅を実質的に減少させることなく、光ダイオードの正味吸収を増やすことができる。さらに、不純物濃度、装置のキャパシタンス、吸収領域の厚さの総和を調整することによって有効に総合的速度を最適化することができる。当業者には明らかなことであるが、上述の実施例は単なる説明手段であって、多くの可能な発明実施例のうちの僅かな例に過ぎない。当業者は、特許請求の範囲に規定される発明の趣旨と範囲から逸脱せずに、その他様々な構成を容易に考案することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明によるＰＩＮ光ダイオードのエネルギー帯図。
【図２】本発明による面照明構造のＰＩＮ光ダイオード基本構成を示す断面図。
【図３】本発明の一側面における電界と電子速度の関係を表すグラフ。
【図４】本発明の半導体層の不純物濃度と相対深さとの関係を表すグラフ。
【図１】
2005516413.tif 000009
【図２】
2005516413.tif 000010
【図３】
2005516413.tif 000011
【図４】
2005516413.tif 000012
【国際調査報告】
2005516413.tif 000013