(57)【要約】集積出力終端抵抗を有する差動ラインドライバが、開示される。この終端抵抗は、制御トランジスタと低精度抵抗との組合せである。このトランジスタは、正確な電気的基準を基礎とした抵抗器の不正確さを較正する。好ましい実施形態において、トランジスタは、ＣＭＯＳトランジスタであって、抵抗は、ＣＭＯＳ抵抗である。ＣＭＯＳトランジスタとＣＭＯＳ抵抗との組合せは、ＣＭＯＳトランジスタにかかるドレインソース電圧の影響がより小さいため、ＣＭＯＳトランジスタ単独より高い線形性および精度を特徴とする。さらに本発明は、集積出力終端抵抗の独立的プログラミングの可能性、出力コモンモード電圧および出力振幅を開示する。出力終端抵抗（単数または複数）の値、出力コモンモード電圧の値および出力振幅の値は、独立的に制御され、連続的に正確な電気的基準に対して保持される。【選択図】図３
2005503073.tif 000002
【特許請求の範囲】
【請求項１】
独立的に制御可能な出力終端抵抗値、出力振幅および出力コモンモードを供給するラインドライバデバイスであって、該デバイスは、
第１の所定の電流に達するまで固定基準電流を乗算する第１のプログラム可能なカレントミラーと、
該第１の所定の電流を生じさせる固定カレントミラーと、
該第１の所定の電流を受け取るための該固定カレントミラーに接続された調整可能な終端抵抗と、
該終端抵抗にかかる終端抵抗電圧を検出するために該調整可能な終端抵抗と通信し、該抵抗電圧と固定基準電圧とを比較するエラー増幅器であって、それによって該増幅器が、該抵抗電圧を該固定基準電圧に適合させるように該終端抵抗に増幅出力信号を供給する、エラー増幅器と、
該増幅出力信号と通信する少なくとも１つの調整可能な出力終端抵抗と、
コモンモード電圧および出力電圧振幅を定義するために第２の所定の電流に達するまで該第１の所定の電流を乗算する第２のプログラム可能なカレントミラーと、
該第２のプログラム可能なカレントミラーおよび該少なくとも１つの調整可能な出力終端抵抗と通信する出力段であって、該出力段は、該ラインドライバの出力極性および出力電圧振幅を定義する複数の電圧制御スイッチを有する、出力段と、
を含む、ラインドライバデバイス。
【請求項２】
前記第１のプログラム可能なカレントミラーが、入力電流のｎ倍の出力電流を生成することができ、ここでｎは変数である、請求項１に記載の前記ラインドライバ。
【請求項３】
前記固定カレントミラーが、入力電流を受け取り、該入力電流と等しい出力電流を出力する、請求項１に記載のラインドライバ。
【請求項４】
前記第２のプログラム可能なカレントミラーが、入力電流のｎ倍の出力電流を生成することができ、ここでｎは変数である、請求項１に記載のラインドライバ。
【請求項５】
前記出力段が、２つの電圧制御スイッチを有する、請求項１に記載のラインドライバ。
【請求項６】
２つの調整可能な出力終端抵抗をさらに含む、請求項１に記載のラインドライバ。
【請求項７】
前記調整可能な終端抵抗レプリカが、トランジスタをさらに含む、請求項１に記載のラインドライバ。
【請求項８】
前記トランジスタが、ＣＭＯＳトランジスタである、請求項７に記載のラインドライバ。
【請求項９】
前記調整可能な終端抵抗レプリカが、直列に接続された抵抗およびトランジスタをさらに含む、請求項１に記載のラインドライバ。
【請求項１０】
前記トランジスタが、ＣＭＯＳトランジスタであり、前記抵抗がＣＭＯＳ抵抗である、請求項９に記載のラインドライバ。
【請求項１１】
ラインドライバに独立的に制御可能な出力終端抵抗値、出力振幅および出力コモンモード電圧を供給する方法であって、
第１のプログラム可能なカレントミラーを用いて第１の所定の電流に達するまで固定基準電流を乗算するステップと、
固定カレントミラーを用いて該第１の所定の電流を生じさせるステップと、
該固定カレントミラーに接続された調整可能な終端抵抗で該第１の所定の電流を受け取るステップと、
該調整可能な終端抵抗と通信するエラー増幅器を用いて該終端抵抗にかかる終端抵抗電圧を検出するステップと、
該抵抗電圧と固定基準電圧とを比較し、それによって該増幅器が、該抵抗電圧を該固定基準電圧に適合させるように該終端抵抗に増幅出力信号を供給するステップと、
第２のプログラム可能なカレントミラーを用いてコモンモード電圧および出力電圧振幅を定義するために第２の所定の電流に達するまで該第１の所定の電流を乗算するステップと、
該第２のプログラム可能なカレントミラーと通信する出力段および該増幅器出力信号と通信する少なくとも１つの調整可能な出力終端抵抗を用いて、該ラインドライバの出力極性および出力電圧振幅を提供するステップと
を包含する、方法。
【請求項１２】
固定基準電流を生じさせるステップは、前記第１のプログラム可能なカレントミラーを用いて、入力電流のｎ倍の出力電流を生成するステップをさらに包含し、ここでｎは変数である、請求項１１に記載の方法。
【請求項１３】
前記第１の所定の電流を増大させるステップは、入力電流を受け取るステップと、前記固定カレントミラーを用いて該入力電流と等しい出力電流を出力するステップとをさらに包含する、請求項１１に記載の方法。
【請求項１４】
前記第１の所定の電流を増大させるステップは、前記第２のプログラム可能なカレントミラーを用いて、入力電流のｎ倍の出力電流を生成するステップをさらに包含し、ここでｎは変数である、請求項１１に記載の方法。
【請求項１５】
前記出力段に２つの電圧制御スイッチを供給するステップをさらに包含する、請求項１１に記載の方法。
【請求項１６】
２つの調整可能な出力終端抵抗を供給するステップをさらに包含する、請求項１１に記載の方法。
【請求項１７】
前記調整可能な終端抵抗レプリカに直列に接続された抵抗およびトランジスタを供給するステップをさらに包含する、請求項１１に記載の方法。
【請求項１８】
抵抗およびトランジスタを提供するステップは、ＣＭＯＳトランジスタおよびＣＭＯＳ抵抗を供給するステップをさらに包含する、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳシグナリングおよび伝送ドライバに関し、詳細には、そのようなドライバを終端処理するデバイスおよび方法に関する。
【背景技術】
【０００２】
一般的に、ＣＭＯＳシグナリングアプリケーションで用いられる伝送ドライバは、出力終端処理用にディスクリート（ｄｉｓｃｒｅｅｔ）オフチップ抵抗器を利用する。オフチップ構成部品は、余分なシステムコストを付加し、一般的に、チップ組立業者の制御外であり、このことは、結果としてシステム性能の低下へとつながり得る。一般的に、オフチップ終端処理により、パッケージの寄生部および内部回路から構成される回路部は、結果的に終端処理されない。これらの終端処理されていない回路部は、信号ラインに大きな反射を引き起こし得る。
【０００３】
従来技術のデバイスおよび方法は、集積されたオープンドレイン出力ドライバを有し、内部固定または外部固定の終端抵抗器は限定され、一定の出力電圧の揺れおよび一定のコモンモード電圧レベルのみを提供する。さらに集積オープンドレインドライバの出力電流は、結合ワイヤおよびパッケージインダクタンスを流れ、外部終端抵抗器にかかる電圧信号を生成する。これらのインダクタンスにかかる電圧降下は、高スイッチング速度において問題を引き起こす。従来技術のシステムおよび方法は、出力ドライバソースインピーダンスの十分な電気的制御を提供しない。
【０００４】
従って、ディスクリートオフチップ抵抗器の利用より、むしろチップ上で終端抵抗器を形成する方が優位である。しかしながら、ＣＭＯＳプロセスは、正確で温度の影響を受けない抵抗器が生成され得る材料を提供しない。さらにＤＣ接続のシステムは、ラインドライバの出力で制御されたコモンモード電圧レベルを必要とする。ライン長が不明、従ってライン減衰量が不明である用途にとって、その用途においてチップが内蔵された後に伝送信号の出力振幅を変更することが可能であることが望ましい。
【０００５】
そのため、システム性能、汎用性を改善して、コストを削減するために正確なオンチップ終端抵抗器を提供する新規で、かつ改善されたラインドライバデバイスおよび方法が必要である。そのような新規で、かつ改善されたラインドライバデバイスは、内部出力終端抵抗器の値、出力コモンモード電圧値、および出力信号振幅値を、互いに独立しての正確に設定可能であるべきである。そのうえ、ラインドライバデバイスは、製造プロセスにおける許容誤差温度、および供給電圧の変動とは独立して、これらの３つのパラメータを保持するべきである。本発明は、従来技術で扱われていないこれらの問題、および他の問題の解決法を提供する。
【発明の開示】
【課題を解決するための手段】
【０００６】
（簡単な要旨）
本発明は、高速ＣＭＯＳシグナリングおよび伝送ラインドライバのためのオンチップ終端抵抗器を提供するデバイス、および方法を提供する。さらに、本発明は、内部出力終端抵抗器、出力コモンモード電圧レベルの値、および出力信号振幅の値を独立して制御する完全に集積した差動ラインドライバを提供する。有利には、内部出力終端抵抗器、出力コモンモード電圧レベル、および出力信号振幅の値は、正確な電気的基準に基づいて自動的に較正される。
【０００７】
このように本発明は、従来技術を超える多くの優位な点と利益がある。例えば、本発明は、外部終端コンポーネントの必要性をなくすことによるコストの節約を提供し得る。加えて、本発明は、伝送ラインドライバの高品質電気的ソースインピーダンス終端処理を提供し得る。すなわち、本発明のシステムおよび方法は、ラインドライバの出力を終端処理し、製造プロセスにおける許容誤差温度および供給の変動の影響を受けないシステムを生成する。さらに、本システムおよび方法は、チップ内部のドライバの終端処理をするため、ラインドライバの出力における信号ラインの信号の反響は、最小値にキープされる。有益には、出力電圧の揺れ、出力コモンモード電圧レベル、および出力終端抵抗器の値の製造後の較正は、独立して実行される。
【０００８】
このように本発明は、集積ラインドライバ、集積出力バッファ、高速シグナリングおよびシリアルリンクに利用され得るが、これらに限定されない。
【０００９】
本発明のさらなる目的、特徴および優位な点は、添付の図面を考慮して、以下の記載、および添付の特許請求の範囲を検討することによって明白になる。
【発明を実施するための最良の形態】
【００１０】
図１は、集積回路（ＩＣ）１０を終端処理する従来のシステム、および方法を図示する。一般的に、ＩＣ１０は、抵抗器１２および１４等の外部終端抵抗器を用いて終端処理される。ＩＣ１０は、例えば入力トランジスタ２０および２２を外部終端抵抗器１２、１４に接続する少なくとも２つの結合パッド１６および１８を含む。実用的には、結合パッド１６および１８は、ワイヤー結合２４および２６を用いて外部終端抵抗器１２および１４とワイヤー結合される。
【００１１】
入力トランジスタ２０および２２は、電流源２８を介して負の供給電圧と接続され、外部終端抵抗器１２および１４は、正の電力供給電圧３０と接続される。この様態でチップ終端処理は、達成され得る。
【００１２】
一般的に、ＩＣ１０は、外部終端抵抗器１２、１４を有する差動オープンドレイン出力ドライバである。このようなラインドライバは、汎用性が限定される。すなわち、それらは、一定の出力電圧の揺れ、および一定のコモンモードレベルのみ提供する。さらに集積オープンドレインドライバの出力電流は、結合ワイヤ２４、２６およびパッケージインダクタンスを流れ、外部終端抵抗器１２、１４にかかる電圧信号を生成する。これらのインダクタンスによって引き起こされる電圧降下は、高スイッチング速度において問題を引き起こす。加えて、図１で示されたラインドライバの構成は、ソースインピーダンスの十分な電気的制御を提供しない。
【００１３】
図２を参照すると、調整可能なオンチップ端子、調整可能なコモンモード電圧制御および調整可能な出力電圧スイング制御を提供する本発明の実施形態が、図示されている。本発明は、通常は外部出力終端抵抗器を必要とする集積回路に内蔵され得る。例えば、本発明は、ラインドライバに内蔵され得る。
【００１４】
本発明の実施形態において、２つの独立制御ループが提供される。第１の制御ループ（出力終端ループ５０）は、出力終端抵抗（ＯＴＲ）を制御し、第２のループ（コモンモード電圧制御ループ５１）は、出力コモンモード電圧を制御する。
【００１５】
出力終端ループ５０は、インピーダンス終端エラー増幅器５２または同様のデバイス、伝送抵抗器レプリカ５４、好ましくは２つの出力終端抵抗器５６および５８、およびカレントミラー６６またはライン６８および７２でそれぞれ電流「ｉＲＥＸＴ」および「ｉＲＥＰ」を提供する同様のデバイスを含む。
【００１６】
エラー増幅器５２の負の端子５９は、結合パッド６０とやりとりしている。結合パッド６０は、外部基準抵抗器６２に接続されている。さらに、負の端子５９も電流ｉＲＥＸＴを受けるライン６８を介してカレントミラー６６とやりとりしている。エラー増幅器５２の正の端子７０は、電流ｉＲＥＰを受けるカレントミラー６６のライン７２に接続され、終端抵抗器レプリカ５４の高電圧側に接続されている。
【００１７】
終端抵抗器レプリカ５４は、抵抗「ＲＲＥＰ」を有するレプリカ抵抗器７６を含み、レプリカ抵抗器７８は、レプリカ抵抗器７６と直列で接続される。出力終端抵抗器５６および５８は、抵抗「ＲＴＥＲＭ１」および「ＲＴＥＲＭ２」を有する出力抵抗器８０および８０’ならびに、出力トランジスタ８２および８２’を一般的に含む。出力トランジスタ８２および８２’も終端抵抗器５６および５８と直列で接続される。しかしながら、本発明は、終端抵抗器レプリカ５４が、レプリカ抵抗器７８または同様のデバイス等のトランジスタのみを含むことを考慮している。さらに、出力終端抵抗器５６および５８が、出力トランジスタ８２および８２’または同様のデバイス等のトランジスタのみを含むことを考慮している。レプリカトランジスタ７８および出力トランジスタ８２および８２’は、好ましくはＣＭＯＳトランジスタであり、抵抗器７６、８０および８０’は、好ましくはＣＭＯＳ抵抗器である。ＰＭＯＳ等の他のプロセス技術は、レプリカトランジスタ７８および出力トランジスタ８２および８２’のために利用され得る。
【００１８】
引き続き図２を参照すると、出力終端ループ５０の動作が、次にレビューされる。説明の目的のために以下の仮定のみがなされている。
【００１９】
１）終端抵抗器レプリカ５４は、出力終端抵抗器５６および５８のコピーである。そのため、トランジスタと同様に抵抗器は、およそ同じサイズの抵抗器である。（ＲＴＥＲＭ１＝ＲＴＥＲＭ２＝ＲＲＥＰおよびＮＴＥＲＭ１＝ＮＴＥＲＭ２＝ＮＲＥＰ）
２）乗算因子Ａ（電流ＩＲＥＸＴの電流ＩＲＥＦ２に対する比）および乗算因子Ｂ（電流ＩＲＥＰの電流ＩＲＥＦ２に対する比）は、両方とも等しい、または１．０とほぼ等しい。
【００２０】
３）乗算因子Ｄ（電流ＩＴＡＩＬの電流ＩＲＥＦに対する比）は約１．０に設定されている。
【００２１】
このように、電流ｉＲＥＸＴ＝ｉＲＥＰおよびｉＲＥＦ＝ｉＴＡＩＬに従い、さらに以下で説明される。
【００２２】
出力終端ループ５０は、正の端子７０での入力電圧ｖｓｅｎｓｅ＿ｒｅｐと負の端子５９での入力電圧ｖｓｅｎｓｅ＿ｒｅｘｔが等しくなるまで、エラー増幅器５２の出力電圧ｖｔｅｒｍ＿ｃｔｒｌを調整する。したがって、外部基準抵抗６２と電流ｉＲＥＸＴとの積は、レプリカ抵抗器７６のＲＲＥＰとレプリカトランジスタ７８のＮＲＥＰとの組合わせた終端抵抗器レプリカ５４を通る電流ｉＲＥＰとの積と等しくなる。従って、以下の関係が提供される。ｖｓｅｎｓｅ＿ｒｅｘｔ＝ｖｓｅｎｓｅ＿ｒｅｐ＝（ｒｅｘｔ×ｉＲＥＸＴ）＝［Ｒ（ＮＲＥＰ）＋ＲＲＥＰ］×ｉＲＥＰ
レプリカトランジスタ７８は、トリオード領域で動作するので、抵抗器が電圧制御されているように振る舞う。ここで、トランジスタ値は、トランジスタのゲート電圧によって（ある程度はトランジスタのドレインシース電圧によって）制御される。
【００２３】
終端抵抗器レプリカ５４が、出力終端抵抗器５６および５８のコピーであるため、出力終端抵抗器の抵抗値は、外部抵抗器６２の値によって決定される。抵抗器７６の理想値からの偏差が、外部抵抗器６２を参照して継続的に較正されるため、内部ＣＭＯＳ抵抗器７６は、プロセス許容誤差または温度依存性に関係のない任意の材料で作られ得る。外部抵抗器６２は、内部合成抵抗と同様に同じ負の供給電圧に接続され、ＶＳＳ提供ノイズの影響は、著しく削減される。これは、このノイズが出力終端ループ５０において比較すると共通であるからである。
【００２４】
引き続き図２を参照すると、コモンモード電圧制御ループ５１は、ここで記載されている。コモンモード電圧制御は、コモンモードエラー増幅器９０を用いてコモンモード電圧を検出して、次に可変基準電圧９２によって生成される電圧ＶＣＭとコモンモード電圧との比較によって提供される。コモンモード電圧は、センシング抵抗器９６および９８によって検出される。ライン９１で検出されたコモンモード電圧が、可変基準電圧９２によって生成される電圧ＶＣＭと異なる場合、増幅器９０は、コモンモード制御ライン１００でコモンモードエラー信号ＶＣＭ＿ＣＴＲＬを出力する。コモンモード制御ライン１００は、電圧電流コンバータ１０２とやりとりしている。電圧電流コンバータ１０２は、ライン１００で受信したエラー信号に応じて、ライン１０４および１０６でコモンモード電流ｉＣＭを出力する。この様態に、ライン９１で検出されたコモンモード電圧が可変基準電圧９２と実質的に等しくなるまで、電流は、電圧電流コンバータ１０２によってラインドライバの出力終端抵抗器８４および８４’へと提供される。一旦、コモンモード電圧制御ループ５１が平衡状態になると、以下の等式は端子ＶＯＵＴ１およびＶＯＵＴ２の出力電圧を以下の等式で記述するＶＯＵＴ１＝ＶＯＵＴ２＝ＶＳＥＮＳＥ＝ＶＣＭ＝［ＲＴＥＲＭ１＋Ｒ（ＮＴＥＲＭ１）］×（ＩＣＭ＋ＩＴＡＩＬ／２）。このように出力コモンモード電圧は、エラー増幅器９０の負の端子９３に可変基準電圧ＶＣＭを印加することによって可変となり得る。サーボループ（または制御ループ）のおかげで、ＶＳＥＮＳＥ従ってＶＯＵＴ１およびＶＯＵＴ２は、可変基準電圧９２に見られる電圧変化が継続的に続く。
【００２５】
引き続き図２を参照すると、ラインドライバデバイスの出力振幅を達成するために用いられたシステムおよび方法が、ここで記載されている。第２のプログラム可能なカレントミラー１１０は、ライン１１８で出力電流「ＩＴＡＩＬ」を起点とするように提供される。出力振幅器は、基準電流「ＩＲＥＦ」を生成する可変基準電流ジェネレータ１１２の直線的変化を通じて、線形的に増加および減少され得る。線形的な基準電流ＩＲＥＦの増加または減少によって、出力電流ＩＴＡＩＬは変化され得る。このように一旦、出力振幅が変化されると、それに応じてＩＴＡＩＬは変化する。この変化によって、ループが平衡状態に達するまで、コモンモードループは、電流を変化させる。
【００２６】
ＩＣ１０の出力段５３は、ＩＣ１０の出力振幅およびコモンモード電圧を伝達するように提供される。出力段５３は、一対のセンス抵抗器９６および９８とやりとりしている一対のスイッチ１２０および１２２を含む。スイッチ１２０および１２２は、カレントミラー１１０と電気的に接続され、電流スイッチとして作動する。このように電流は、スイッチ１２０またはスイッチ１２２のどちらかを流れる。
【００２７】
ここで図３を参照すると、他の実施形態は、調整可能なオンチップ終端処理、調整可能なコモンモード電圧制御、および調整可能な出力電圧スウィング制御を提供する。前の実施形態に伴って、本実施形態は、通常外部出力終端抵抗器を必要とする集積回路に組込まれ得る。例えば、本実施形態は、ラインドライバに組込まれ得る。
【００２８】
本実施形態は、１つの制御ループを含む。出力終端処理ループ２００は、出力終端抵抗値を制御する。前の実施形態に存在したコモンモード電圧制御ループは、有利に、排除されている。
【００２９】
出力終端処理ループ２００は、インピーダンスエラー増幅器２０２、終端抵抗器レプリカ２０４、および２つの出力終端抵抗器２０６および２０８を含む。エラー増幅器２０２の負の端子２１０は、基準電圧「ＶＲＥＦ」を起点とする基準電圧ジェネレータ２１２と電気的に接続されている。一定カレントミラー２１６は、ライン２１８にソース電流「Ｉ」を供給する。エラー増幅器２０２の正の端子２１４は、一定カレントミラー２１６および終端抵抗レプリカ器２０４の高電圧側と電気的に接続される。
【００３０】
終端抵抗器レプリカ２０４は、レプリカ抵抗器２２０および直列に接続されたレプリカトランジスタ２２２を含む。出力終端抵抗器２０６および２０８は、一般的に出力抵抗器２２４および２２４’、ならびに直列に接続された出力トランジスタ２２６および２２６’も含む。レプリカトランジスタ２２２、ならびに出力トランジスタ２２６および２２６’は、ＣＭＯＳトランジスタであり、抵抗器２２０、２２４および２２４’は、好ましくはＣＭＯＳ抵抗器である。ＰＭＯＳ等の他のプロセス技術は、レプリカトランジスタ７８および出力トランジスタ８２および８２’に用いられ得る。本実施形態は、ライン２３２の電流「Ｉ」の起点となる一定カレントミラー２１６とやりとりしているプログラム可能なカレントミラー２３０をさらに提供する。さらに、カレントミラー２３０は、ライン２３６の基準電流「ＩＲＥＦ」の起点となる基準電流ジェネレータ２３４と電気的に接続されている。動作中、電流「Ｉ」は、基準電流「ＩＲＥＦ」に、入力ライン２３８で受信された因子Ｐを乗算することによって、カレントミラー２３０によって展開される。これにより、以下の関係式が支配する。
【００３１】
Ｉ＝Ｐ×ＩＲＥＦ          （１）
一旦、出力終端ループ（またはサーボループ）２００がセットされると、終端抵抗レプリカ２０４は、以下の等式によって記載され得る等価抵抗値を有する。
【００３２】
ＲＲＲ＝ＶＳＥＮＳＥ／Ｉ＝ＶＲＥＦ／Ｉ＝ＶＲＥＦ／（Ｐ×ＩＲＥＦ）          （２）
ここでＲＲＲは、終端抵抗レプリカ２０４抵抗値であり、
ＶＳＥＮＳＥは、ライン２１４のエラー増幅器２０２によって検出される電圧であり、
Ｉは、固定カレントミラー２１６によって生じる電流であり、
ＶＲＥＦは、電圧ジェネレータ２１２からの正確な基準電圧であり、
Ｐは、電流乗算係数であり、
ＩＲＥＦは、基準電流ジェネレータ２３４を基礎とする基準電流である。
【００３３】
電流消費は、出力終端抵抗２０６および２０８と比較される終端抵抗レプリカ２０４のサイズのスケールダウンによってサーボループで限定される。すなわち、出力トランジスタ２２６および２２６’は、レプリカトランジスタ２２２と同様のサイズ、物性および物質構成を有する同じタイプのトランジスタである。例えば、レプリカトランジスタ２２２が、幅＝ＷＲＴおよび長さ＝ＬＲＴを有し、かつ出力トランジスタ２２６および２２６’が、幅＝ＷＯＴおよびＷＯＴ’ならびに長さ＝ＬＯＴおよびＬＯＴ’を有する場合、以下の等式は、レプリカトランジスタ２２２の幅対長さ比と出力トランジスタ２２６および２２６’の幅対長さ比との関係を記載する。
【００３４】
ＷＲＴ／ＬＲＴ＝１／Ｋ×ＷＯＴ／ＬＯＴ＝１／Ｋ×ＷＯＴ’／ＬＯＴ’          （３）
したがって、レプリカ抵抗２２０は、出力抵抗２２４および２２４’のスケーリングされたヴァージョンであって、そのため以下の等式に従う。
【００３５】
Ｒ３＝Ｋ×Ｒ１＝Ｋ×Ｒ２          （４）
ここで
Ｒ３＝レプリカ抵抗２２０の抵抗値であり、
Ｒ２＝出力抵抗２２４’の抵抗値であり、
Ｒ１＝出力抵抗２２４の抵抗値である。
【００３６】
このように一定の係数「Ｋ」による抵抗レプリカ２０４の等価抵抗値の増加によって、バイアス電流「Ｉ」は、同じ係数によって低減され、結果として十分に電力が低減される。
【００３７】
さらに、ＶＲＥＦおよびＩＲＥＦの両方は、正確な電気的基準から導かれるため、ラインドライバの出力終端抵抗値（ＯＴＲ）は、プロセスパラメータ、温度および供給の変動と独立している。このように、ＯＴＲは、
ＲＯＴＲ＝１／Ｋ×ＲＲＲ＝１／Ｋ×ＶＲＥＦ／（Ｐ×ＩＲＥＦ）          （５）
であり、パラメータＰを変化させることによって所望の値にプログラムされ得る。
【００３８】
引き続き図３を参照するとともに、本実施形態のラインドライバデバイスの出力振幅を達成するために用いられるシステムおよび方法が、ここで記載されている。第２のプログラム可能なカレントミラー２５０は、ライン２５２の出力電流「ＩＴＡＩＬ」を生じさせるために提供される。出力電流ＩＴＡＩＬは、プログラム入力端子２５４で受信された係数「Ｍ」を電流「Ｉ」に乗算することによって、カレントミラー２５０によって発展される。そのため
ＩＴＡＩＬ＝Ｉ×Ｍ          （６）
となる。
【００３９】
ラインドライバの出力段２６０は、ラインドライバの出力振幅およびコモンモード電圧を送達するために提供される。出力段２６０は、対のスイッチ２６２および２６４を含む。スイッチ２６２および２６４は、並列にカレントミラー２５０と接続され、電流スイッチとして作用する。このように電流は、スイッチ２６２またはスイッチ２６４のどちらかを通って流れる。したがって、出力電圧は、以下のように計算される。
【００４０】
ＶＯＵＴ＝ＩＴＡＩＬ×ＲＯＴＲ＝Ｍ×Ｉ×Ｋ×ＶＲＥＦ／（Ｐ×ＩＲＥＦ）
および上記の等式（１）および（５）に代入後、
ＶＯＵＴ＝Ｍ×Ｐ×ＩＲＥＦ×Ｋ×ＶＲＥＦ／（Ｐ×ＩＲＥＦ）、
これを単純化すると、
ＶＯＵＴ＝Ｍ×Ｋ×ＶＲＥＦ
となる。
【００４１】
係数Ｋが固定されているため、出力振幅は、単にパラメータＭに依存しており、出力振幅は、正確な電気的基準ＶＲＥＦに応答している。その結果、出力電圧は、プロセスの変動の影響を受けず、Ｍを介してプログラムされた温度および供給の変動を超えて正確に保持される。出力電圧は、選択された出力終端抵抗値と独立的にプログラムされ得ることに留意することが重要である。
【００４２】
引き続き図３を参照すると、コモンモード電圧制御について、記載される。コモンモード電圧制御は、ライン２６６および２６８のコモンモード電流「ＩＣＭ」を生じさせるプログラム可能なカレントミラー２５０を用いて供給される。すなわち、プログラム可能なカレントミラー２５０は、係数「Ｌ’」を電流「Ｉ」に乗算する。そのためコモンモード電流「ＩＣＭ」は以下のように記載され得る。
【００４３】
ＩＣＭ＝Ｌ’×Ｉ
ここでＬ’は、カレントミラー２５０の入力端子２５４で受け取られる、パラメータＭを用いて補正されたパラメータＬから導かれる。有利にも、この構成は、出力振幅から出力コモンモード電圧設定を引き離す。
【００４４】
このように、例えば、出力コモンモード電圧は、
ＶＣＭ＝（ｉＣＭ＋１／２×ＩＴＡＩＬ）×ＲＯＴＲとなり、
正確な代入をともなって、
ＶＣＭ＝（Ｌ’×Ｉ×１／２×Ｍ×Ｉ）×ＲＯＴＲとなり、
さらに代入し、コモンモード電圧は、パラメータＰと独立して
ＶＣＭ＝（Ｌ’×Ｐ×ＩＲＥＦ＋１／２×Ｍ×Ｐ×ＩＲＥＦ）×１／Ｋ×ＶＲＥＦ／ＩＲＥＦ×１／Ｐとなる。
【００４５】
単純化後、
ＶＣＭ＝（Ｌ’×１／２×Ｍ）×１／Ｋ×ＶＲＥＦとなる。
【００４６】
コモンモード電圧をコモンモード振幅から独立的に制御するためには、以下の関係式が満たされる。
【００４７】
Ｌ＝Ｌ’−１／２×Ｍ
ここで、Ｌ＝コモンモードレベルの制御パラメータである。
【００４８】
入力端子２５５で受け取られた制御パラメータＬは、Ｍの値を用いて補正され、そのためＭの値の変化（Ｍが変化しなければコモンモード電圧ＶＣＭが変化する）は、ミラー率「Ｌ’」の結果に反映される。ミラー率「Ｌ’」は、ロジック補正ブロック２７０のデジタルロジックを用いて生成される。このようにコモンモード電圧は、プログラムされた出力振幅に独立する結果、
ＶＣＭ＝Ｌ×１／Ｋ×ＶＲＥＦ
となる。
【００４９】
したがって、出力コモンモード電圧は、独立固定抵抗率Ｋに依存し、正確な電気的基準ＶＲＥＦに応答する。その結果、コモンモード電圧は、プロセスの変動に影響を受けず、温度および供給電圧の変動を超えて正確に保持される。
【００５０】
本発明は、いくつかの優位な点を有し、かつ従来技術を超える利益があり得る。例えば、ある実施形態において、集積出力終端抵抗は、制御されたＭＯＳトランジスタと低精度ＣＭＯＳ抵抗の組合せを用いて提供される。ＭＯＳトランジスタは、電気的基準を基礎としたＣＭＯＳ抵抗の不正確さを較正する。ＭＯＳトランジスタにかかるドレインソース電圧の影響がより小さいため、ＭＯＳトランジスタおよびＣＭＯＳ抵抗の組合せは、ＭＯＳトランジスタ単独より高い線形性および精度を特徴とする。他の実施形態において、ＭＯＳ抵抗は、出力終端抵抗における場合と同様にレプリカ出力抵抗から削除される。そして、出力抵抗値は、トリオード領域で動作するＭＯＳトランジスタによって制御される。さらに集積出力終端抵抗、出力コモンモード電圧および出力振幅の独立的プログラミングの可能性が、提供される。出力終端抵抗（単数および複数）の値、出力コモンモード電圧の値および出力振幅の値は、独立的に制御され、正確な電気的基準に関して連続的に保持される。その結果、出力終端抵抗値の値、出力コモンモード電圧の値、および出力振幅の値は、温度および供給電圧の製造プロセスにおける許容誤差および変動の影響を受けない。
【００５１】
前述の議論は、発明の好ましい実施形態を開示し、記載する。当業者は、そのような議論および添付の図面および請求項から、本発明に対する変更および改変は、以下の請求項で定義された発明の本当の意図および正当な範囲から逸脱することなく行われ得ることを容易に理解する。
【図面の簡単な説明】
【００５２】
【図１】図１は、差動オープンドレイン出力ドライバの外部終端の従来技術を図示した図表と、
【図２】図２は、本発明の１つの実施形態にしたがって、オンチップ終端抵抗を利用したラインドライバの実施形態の図表と、
【図３】図３は、本発明の１つの実施形態にしたがって、オンチップ終端抵抗を利用したラインドライバの出力の２番目の実施形態の図表である。
【図１】
2005503073.tif 000003
【図２】
2005503073.tif 000004
【図３】
2005503073.tif 000005
【国際公開パンフレット】
2005503073.tif 000006
2005503073.tif 000007
2005503073.tif 000008
2005503073.tif 000009
2005503073.tif 000010
2005503073.tif 000011
2005503073.tif 000012
2005503073.tif 000013
2005503073.tif 000014
2005503073.tif 000015
2005503073.tif 000016
2005503073.tif 000017
2005503073.tif 000018
2005503073.tif 000019
2005503073.tif 000020
2005503073.tif 000021
2005503073.tif 000022
2005503073.tif 000023
2005503073.tif 000024
【国際調査報告】
2005503073.tif 000025
2005503073.tif 000026
2005503073.tif 000027