(57)【要約】回路に供給されるバイナリ制御信号の論理状態の変化に応答して信号が移相器を通過する際に、そのような移相器の入力ポートに供給される信号の位相を１８０°変化させるように適応されるコンパクトな移相器が提供される。
2005508117.tif 000002
【特許請求の範囲】
【請求項１】
信号が回路を通って出力ポートに通過する際に、該回路に供給されるバイナリ制御信号の論理状態の変化に応答して、該回路の入力ポートに供給される信号の位相を１８０°変化させる移相器であって、
第１の誘導性リアクタンス素子と、
第１の容量性リアクタンス素子と、
第１の一対のスイッチング素子であって、該第１の一対のスイッチング素子のうちの第１のスイッチング素子は、前記制御信号が第１の論理状態から第２の論理状態に変化するときに、導通状態と非導通状態との間で切り替わり、一方、該第１の一対のスイッチング素子のうちの第２のスイッチング素子は、前記制御信号が前記第１の論理状態から前記第２の論理状態に変化するときに、非導通状態と導通状態との間で切り替わる、第１の一対のスイッチング素子と、
第２の一対のスイッチング素子であって、該第２の一対のスイッチング素子のうちの第１のスイッチング素子は、前記制御信号が第１の論理状態から第２の論理状態に変化するときに、導通状態と非導通状態との間で切り替わり、一方、該第２の一対のスイッチング素子のうちの第２のスイッチング素子は、前記制御信号が前記第１の論理状態から前記第２の論理状態に変化するときに、非導通状態と導通状態との間で切り替わる、第２の一対のスイッチング素子と、
前記第１の一対のスイッチング素子の前記第１のスイッチング素子の両端間に接続される第２の誘導性リアクタンス素子と、
前記一対のスイッチング素子のうちの前記第２の一対のスイッチング素子の前記第２のスイッチング素子の両端間に接続される第２の容量性リアクタンス素子とを備え、
前記第１の誘導性リアクタンス素子および前記第１の容量性リアクタンス素子はそれぞれ、前記回路の前記入力ポートおよび前記出力ポートのうちの一方に接続される、その第１の端子を有し、前記第１の誘導性リアクタンス素子は、第１のノードに接続される、その第２の端子を有し、前記第１の容量性リアクタンス素子は、第２のノードに接続される、その第２の端子を有し、
前記第１の一対のスイッチング素子の前記第１のスイッチング素子は前記第１のノードと前記基準電位との間に接続され、
前記第２の一対のスイッチング素子の前記第２のスイッチング素子は前記第２のノードと前記基準電位との間に接続され、
前記第１の一対のスイッチング素子の前記第２のスイッチング素子は前記第１のノードと前記入力ポートおよび前記出力ポートのうちの他方との間に接続され、
前記第２の一対のスイッチング素子の前記第１のスイッチング素子は前記第２のノードと前記入力ポートおよび前記出力ポートのうちの前記他方との間に接続される、移相器。
【請求項２】
構成可能なフィルタであって、制御信号が第１の論理状態にある間、入力ポートと出力ポートとの間にハイパスフィルタリングを提供し、前記制御信号が第２の論理状態にある間、前記入力ポートと前記出力ポートとの間にローパスフィルタリングを提供し、
第１の誘導性リアクタンス素子と、
第１の容量性リアクタンス素子と、
第２の誘導性リアクタンス素子と、
第２の容量性リアクタンス素子とを備え、
前記第１の誘導性リアクタンス素子および前記第２の容量性リアクタンス素子は第１のノードおよび前記第１の容量性リアクタンス素子に接続され、前記第２の誘導性リアクタンス素子は第１のノードに接続され、
また、スイッチング回路網を備え、該スイッチング回路網は、
前記制御信号の前記第１の論理状態に応答して、前記第１の誘導性リアクタンス素子を前記入力ポートと前記出力ポートとの間に接続し、前記制御信号の前記第２の論理状態に応答して、前記第１の誘導性リアクタンス素子を前記入力ポートと前記出力ポートとの間から分離する第１のスイッチング素子と、
前記制御信号の前記第２の論理状態に応答して、前記第１の容量性リアクタンス素子を前記入力ポートと前記出力ポートとの間に接続し、前記制御信号の前記第１の論理状態に応答して、前記第１の容量性リアクタンス素子を前記入力ポートと前記出力ポートとの間から分離する第２のスイッチング素子と、
前記制御信号が前記第２の論理状態にある間、前記第２の容量性リアクタンス素子を前記第１のノードと基準電位との間に接続し、前記制御信号が前記第１の論理状態にある間、前記第２の容量性リアクタンス素子をシャントして、前記第１のノードを前記基準電位に接続する第３のスイッチング素子と、
前記制御信号が前記第１の論理状態にある間、前記第２の誘導性リアクタンス素子を前記第２のノードと前記基準電位との間に接続し、前記制御信号が前記第２の論理状態にある間、前記第２の誘導性リアクタンス素子をシャントして、前記第２のノードを前記基準電位に接続する第４のスイッチング素子とを備える、構成可能なフィルタ。
【請求項３】
前記スイッチング素子はトランジスタである請求項２に記載の構成可能なフィルタ。
【請求項４】
前記スイッチング素子はトランジスタである請求項１に記載の構成可能なフィルタ。
【請求項５】
前記トランジスタは電界効果トランジスタである請求項３に記載の構成可能なフィルタ。
【請求項６】
前記トランジスタは電界効果トランジスタである請求項４に記載の構成可能なフィルタ。
【請求項７】
前記容量性リアクタンス素子のうちの第２の容量性リアクタンス素子は、前記スイッチング素子のうちの第３のスイッチング素子を設けるトランジスタのうちの１つのトランジスタ内の内在容量性リアクタンスによって配設される請求項３に記載の構成可能なフィルタ。
【請求項８】
前記トランジスタは電界効果トランジスタである請求項７に記載の構成可能なフィルタ。
【請求項９】
前記第３のスイッチングトランジスタと前記基準電位との間に直列に結合される第１の付加的なコンデンサを備える請求項７に記載の構成可能なフィルタ。
【請求項１０】
前記第４のスイッチングトランジスタと前記基準電位との間に直列に結合される第１の付加的なコンデンサを備える請求項７に記載の構成可能なフィルタ。
【請求項１１】
前記第２の誘導性リアクタンス素子と前記基準電位との間に直列に結合される第１の付加的なコンデンサを備える請求項７に記載の構成可能なフィルタ。
【請求項１２】
前記第３のスイッチングトランジスタと前記基準電位との間に直列に結合される第２の容量性リアクタンス素子を備える請求項１１に記載の構成可能なフィルタ。
【請求項１３】
前記第４のスイッチングトランジスタと前記基準電位との間に直列に結合される第３の付加的な容量性リアクタンス素子を備える請求項１２に記載の構成可能なフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的には移相器に関し、より詳細にはコンパクトな１８０°移相器に関する。
【背景技術】
【０００２】
当該技術分野において知られているように、移相器には幅広い範囲の応用形態がある。たとえば、１つのそのような応用形態は、無線周波数信号において、移相器を用いて、その移相器の中を通って伝搬する信号を選択的に位相シフトすることである。より詳細には、当該技術分野において知られているように、移相器は、フェーズドアレイアアンテナシステムのような種々の無線周波数（ｒ．ｆ．）の応用形態において用いられる。１つのタイプの移相器であるパッシブ（受動）移相器１０が図１に示されており、それは、遅相（位相遅れ）および進相（位相進み）回路網を提供する受動素子を備え、さらに入力端子ＲＦ  ＩＮと出力端子ＲＦ  ＯＵＴとの間に配設される一対の信号経路を備えており、信号経路のうちの上側の経路はハイパスフィルタ１４を通して信号に位相進み、すなわち正の位相シフトを与え、信号経路のうちの下側の経路はローパスフィルタ１８を通して信号に位相遅れ、すなわち負の位相シフトを与える。典型的には、一対のスイッチ１２、１６を用いて、上記フィルタ回路網のうちの選択された方を通して、入力端子と出力端子との間で信号が結合される。多くの場合に、上記スイッチそれぞれのアクティブ（能動）スイッチング素子を配設するために、一対の電界効果トランジスタが設けられる。電界効果トランジスタは、ｐｉｎダイオードのような他のタイプのアクティブスイッチング素子とは異なり、モノリシック集積回路の一部として容易に形成されるので、これらの応用形態において用いられる。さらに、この手法の場合、一般的に、各ＦＥＴの入力および出力において、インピーダンス整合回路網（図示せず）が必要とされる。この結果として、帯域幅に損失が生じ、挿入損失が大きくなり、さらに移相器回路が複雑になり、かつそのサイズも大きくなる。
【０００３】
他のタイプの移相器が、いずれも本発明と同じ譲受人に譲渡される、１９９２年９月１５日に発明者Marc E. Goldfarbに発行された米国特許第５，１４８，０６２号および１９８８年３月２２日に発明者Yalcin Ayasilに発行された米国特許第４，７３３，２０３号に記載される。そのような移相器は多くの応用形態において良好に動作するが、そのような移相器のサイズが最小限に抑えられることが望ましい。
発明の概要
本発明によれば、移相器に供給される信号の位相を変化させるための移相器が提供される。移相器は、１つの電極が入力ポートまたは出力ポートに接続されている第１の誘導性リアクタンス要素（素子）および第１の容量性リアクタンス素子を含むように構成される。移相器は第１の一対のスイッチング素子を含む。第１の一対のスイッチング素子のうちの第１のスイッチング素子は、制御信号が第１の論理状態から第２の論理状態に変化するときに、導通状態と非導通状態との間で切り替わり、一方、第１の一対のスイッチング素子のうちの第２のスイッチング素子は、制御信号が第１の論理状態から第２の論理状態に変化するときに、非導通状態と導通状態との間で切り替わる。また第２の一対のスイッチング素子も含む。第２の一対のスイッチング素子のうちの第１のスイッチング素子は、制御信号が第１の論理状態から第２の論理状態に変化するときに、導通状態と非導通状態との間で切り替わり、一方、第２の一対のスイッチング素子のうちの第２のスイッチング素子は、制御信号が第１の論理状態から第２の論理状態に変化するときに、非導通状態と導通状態との間で切り替わる。移相器は、第１の一対のスイッチング素子の第１のスイッチング素子の端子間に接続される第２の誘導性リアクタンス素子と、一対のスイッチング素子のうちの第２の一対のスイッチング素子の第２のスイッチング素子の端子間に接続される第２の容量性リアクタンス素子とを備えている。第１の誘導性リアクタンス素子および第１の容量性リアクタンス素子はそれぞれ、回路の入力ポートおよび出力ポートのうちの一方に接続される、その第１の端子を有する。第１の誘導性リアクタンス素子は、第１のノードに接続される、その第２の端子を有し、第１の容量性リアクタンス素子は、第２のノードに接続される、その第２の端子を有する。第１の一対のスイッチング素子の第１のスイッチング素子は第１のノードと基準電位との間に接続され、第２の一対のスイッチング素子の第２のスイッチング素子は第２のノードと基準電位との間に接続される。第１の一対のスイッチング素子の第２のスイッチング素子は、第１のノードと入力ポートおよび出力ポートのうちの他方との間に接続される。第２の一対のスイッチング素子の第１のスイッチング素子は、第２のノードと入力ポートおよび出力ポートのうちの他方との間に接続される。
【０００４】
本発明によれば、構成可能な（配列適応性のある：配列変更可能な）フィルタが提供される。フィルタは、制御信号が第１の論理状態にある間、入力ポートと出力ポートとの間にハイパスフィルタリングを提供し、制御信号が第２の論理状態にある間、入力ポートと出力ポートとの間にローパスフィルタリングを提供する。フィルタは、第１の誘導性リアクタンス素子と、第１の容量性リアクタンス素子と、ならびに第２の誘導性リアクタンス素子と、第２の容量性リアクタンス素子とを含む。第１の誘導性リアクタンス素子および第２の容量性リアクタンス素子は、第１のノードおよび第１の容量性リアクタンス素子に接続され、第２の誘導性リアクタンス素子は第１のノードに接続される。またスイッチング回路網が設けられている。スイッチング回路網は、制御信号の第１の論理状態に応答して、第１の誘導性リアクタンス素子を入力ポートと出力ポートとの間に接続し、制御信号の第２の論理状態に応答して、第１の誘導性リアクタンス素子を入力ポートと出力ポートとの間から分離するための第１のスイッチング素子と、
制御信号の第２の論理状態に応答して、第１の容量性リアクタンス素子を入力ポートと出力ポートとの間に接続し、制御信号の第１の論理状態に応答して、第１の容量性リアクタンス素子を入力ポートと出力ポートとの間から分離するための第２のスイッチング素子と、
制御信号が第２の論理状態にある間、第２の容量性リアクタンス素子を第１のノードと基準電位との間に接続し、制御信号が第１の論理状態にある間、第２の容量性リアクタンス素子をシャントして、第１のノードを基準電位に接続するための第３のスイッチング素子と、
制御信号が第１の論理状態にある間、第２の誘導性リアクタンス素子を第２のノードと基準電位との間に接続し、制御信号が第２の論理状態にある間、第２の誘導性リアクタンス素子をシャントして、第２のノードを基準電位に接続するための第４のスイッチング素子とを備える。
【０００５】
そのような構成によって、コンパクトな移相器は、回路に供給されるバイナリ（２値）制御信号の論理状態の変化に応答して信号が移相器を通過する際に、そのような移相器の入力ポートに供給されるそのような信号の位相を１８０°変化させるように構成される。
【０００６】
本発明の１つあるいは複数の実施形態の詳細を添付の図面および以下の説明に述べる。本発明の他の特徴、目的および利点は説明および図面から、さらに特許請求の範囲から明らかになるであろう。
【０００７】
種々の図面において類似の参照記号は類似の素子を示す。
【発明を実施するための最良の形態】
【０００８】
これより図２を参照すると、信号の位相を１８０°変化させる移相器２０が示されており、ライン２６上を回路２０に供給される、論理状態を切り替えるバイナリ制御信号の論理状態の変化に応答して、信号が入力ポート２２から出力ポート２４へ回路２０を通過する。
【０００９】
移相器２０は、第１の誘導性リアクタンス素子Ｌ１、ここではたとえばインダクタあるいはある長さの伝送線と、第１の容量性リアクタンス素子Ｃ１とを含む。第１の誘導性リアクタンス素子Ｌ１および第１の容量性リアクタンス素子Ｃ１は回路２０の入力ポート２２に接続される１つの電極を有する。図５に示す回路２０’では、誘導性リアクタンス素子Ｌ１および容量性リアクタンス素子Ｃ１は回路２０’の出力ポート２４に接続される１つの電極を有する。
【００１０】
回路２０、２０’の両方において、移相器は第１の一対のスイッチング素子Ｆ１、Ｆ３を備え、ここではそれらの素子は電界効果トランジスタである。移相器２０に供給される信号はｒ．ｆ．信号である。図２に示される回路はａ−ｃ等価回路であるが、回路２０、２０’において用いられる電界効果トランジスタの場合に、図には示されないが、適当なｄｃバイアス用回路が含まれることになることは理解されよう。
【００１１】
第１の一対のスイッチング素子のうちの第１のスイッチング素子、ここではたとえば電界効果トランジスタスイッチＦ３は、制御信号が第１の論理状態、ここでは論理１から第２の論理状態、ここでは論理０に変化するときに、導通状態と非導通状態との間で切り替わり、一方、第１の一対のスイッチング素子のうちの第２のスイッチング素子、ここではたとえば電界効果トランジスタスイッチＦ１は、インバータ２７があるので、制御信号が第１の論理状態から第２の論理状態に変化するときに、非導通状態と導通状態との間で切り替わる。
【００１２】
また第２の一対のスイッチング素子Ｆ２、Ｆ４が設けられる。第２の一対のスイッチング素子のうちの第１のスイッチング素子、ここでは電界効果トランジスタスイッチＦ２は、制御信号が第１の論理状態から第２の論理状態に変化するときに、導通状態と非導通状態との間で切り替わり、一方、第２の一対のスイッチング素子のうちの第２のスイッチング素子、ここでは電界効果トランジスタスイッチＦ４は、インバータ２７があるので、制御信号が第１の論理状態から第２の論理状態に変化するときに、非導通状態と導通状態との間で切り替わる。
【００１３】
したがって、ライン２６上の制御信号が第１の論理状態にある間、スイッチＦ１およびＦ４は開いており、すなわち非導通状態であり、一方、スイッチＦ２およびＦ３は閉じており、すなわち導通状態である。ライン２６上の制御信号が第２の論理状態にある間、スイッチＦ２およびＦ３は開いており、すなわち非導通状態であり、一方、スイッチＦ１およびＦ４は閉じており、すなわち導通状態である。
【００１４】
移相器は、第２の一対のスイッチング素子のうちの第２のスイッチング素子Ｆ４の端子間に接続される、第２の誘導性リアクタンス素子Ｌ２、ここではたとえばインダクタあるいはある長さの伝送線と、一対のスイッチング素子のうちの第１の一対のスイッチング素子の第１のスイッチング素子Ｆ３の端子間に接続される第２の容量性リアクタンス素子Ｃ２とを含む。第１の誘導性リアクタンス素子Ｌ１および第１の容量性リアクタンス素子Ｃ１はそれぞれ、回路２０内の入力ポート２２（図２）と、回路２０’内の出力ポート２４（図３）とに接続される、その第１の端子を有する。第１の誘導性リアクタンス素子Ｌ１は、第１のノードＮ１に接続される、その第２の端子を有し、第１の容量性リアクタンス素子Ｃ１は第２のノードＮ２に接続される、その第２の端子を有する。図に示されるように、第１の一対のスイッチング素子のうちの第１のスイッチング素子Ｆ３は、第１のノードＮ１と基準電位、ここではａｃグランドとの間に接続され、第２の一対のスイッチング素子のうちの第２のスイッチング素子Ｆ４は、第２のノードＮ２と基準電位、ここではａｃグランドとの間に接続される。
【００１５】
第１の一対のスイッチング素子のうちの第２のスイッチング素子Ｆ１は、第１のノードＮ１と、回路２０の場合には出力ポート２４（図２）および回路２０’の場合に入力ポート２２（図５）との間に接続される。第２の一対のスイッチング素子のうちの第１のスイッチング素子Ｆ２は、第２のノードＮ２と、回路２０の場合には出力ポート２４（図２）および回路２０’の場合には入力ポート２２（図５）との間に接続される。
【００１６】
上記のように、ライン２６上の制御信号が第１の論理状態にある間、スイッチＦ１およびＦ４は開いており、すなわち非導通状態であり、一方、スイッチＦ２およびＦ３は閉じており、すなわち導通状態である。ライン２６上の制御信号が第２の論理状態にある間、スイッチＦ２およびＦ３は閉じており、すなわち導通状態であり、一方、スイッチＦ１およびＦ４は開いており、すなわち非導通状態である。これは、そのような制御信号が第１の論理状態にある間、フィルタ２０、２０’が図４Ａに示されるハイパスフィルタ構造を提供し、そのような制御信号が第２の論理状態にある間、フィルタ２０、２０’が図４Ｂに示されるローパスフィルタ構造を提供することを示す。さらに、ライン２６上の制御信号が論理状態を切り替えるのに応じて、入力ポート２２に供給されるｒ．ｆ．信号の位相シフトは１８０°変化するであろう。
【００１７】
したがって、上記の説明から、さらに図３も参照すると、構成（配列変更）可能なフィルタ２０、２０’が提供される。フィルタ２０、２０’は、ライン２６上の制御信号が第１の論理状態にある間、入力ポート２２と出力ポート２４との間でハイパスフィルタリングを提供し、ライン２６上の制御信号が第２の論理状態にある間、入力ポート２２と出力ポート２４との間でローパスフィルタリングを提供する。フィルタ２０、２０’は、第２の誘導性リアクタンス素子Ｌ２および第２の容量性リアクタンス素子Ｃ２それぞれとともに、第１の誘導性リアクタンス素子Ｌ１および第１の容量性リアクタンス素子Ｃ１それぞれを含む。第１の誘導性リアクタンス素子Ｌ１および第２の容量性リアクタンス素子Ｃ２は第１のノードＮ１および第１の容量性リアクタンス素子Ｃ１に接続され、第２の誘導性リアクタンス素子Ｌ２は第２のノードに接続される。スイッチング回路網は、ライン２６上の制御信号が第１の論理状態にあるのに応答して、入力ポート２２と出力ポート２４との間に第１の誘導性リアクタンス素子Ｌ１を接続し、ライン２６上の制御信号が第２の論理状態にあるのに応答して、入力ポート２２と出力ポート２４との間から第１の誘導性リアクタンス素子Ｌ１を分離するための第１のスイッチング素子Ｆ１を含む。第２のスイッチング素子Ｆ２が、ライン２６上の制御信号が第２の論理状態にあるのに応答して、入力ポート２２と出力ポート２４との間に第１の容量性リアクタンス素子Ｃ１を接続し、ライン２６上の制御信号が第１の論理状態にあるのに応答して、入力ポート２２と出力ポート２４との間から第１の容量性リアクタンス素子Ｃ１を分離するために設けられる。第３のスイッチング素子Ｆ３が、ライン２６上の制御信号が第２の論理状態にある間、第１のノードＮ１と基準電位、ここではａｃグランドとの間に第２の容量性リアクタンス素子Ｃ２を接続し、ライン２６上の制御信号が第１の論理状態にある間、第２の容量性リアクタンス素子Ｃ２をシャント（すなわち、短絡）して、第１のノードＮ１を基準電位に接続するために設けられる。第４のスイッチング素子Ｆ４が、ライン２６上の制御信号が第１の論理状態にある間、第２のノードＮ２と基準電位との間に第２の誘導性リアクタンス素子Ｌ２を接続し、ライン２６上の制御信号が第２の論理状態にある間、第２の誘導性リアクタンス素子Ｌ２をシャント（すなわち、短絡）して、第２のノードＮ２を基準電位に接続するために設けられる。
【００１８】
ここで図６を参照すると、本発明による構成可能な移相器２０’’が示される。ここでは、第２の容量性リアクタンス素子Ｃ２のための個別のキャパシタ（コンデンサ）を備える代わりに、そのような第２の容量性リアクタンス素子Ｃ２（仮想的に、すなわち破線で示される）が、第３のスイッチング素子Ｆ３を提供する電界効果トランジスタのソース−ドレイン電極間の固有（内在的）キャパシタンスによって与えられる。ここでは、トランジスタの周辺回路が、キャパシタＣ２と同じ非導通状態キャパシタンスを与えるように選択される。
【００１９】
ここで図７を参照すると、本発明による構成可能な移相器２０’’’が示される。ここでは、さらに別の同調能力が望まれ場合に、かつ／または電界効果トランジスタのソースおよびドレインをグラウンド（接地）以外の電圧で浮動状態にするために、図のようにキャパシタ（コンデンサ）Ｃ３、Ｃ４およびＣ５が設けられ、それにより、電界効果トランジスタのさらに大きなゲート制御電圧を選択できるようにする。
【００２０】
本発明の多数の実施形態を記載したが、本発明の精神および範囲から逸脱することなく、種々の変更が可能であることは理解されよう。たとえば、電界効果トランジスタ以外のスイッチング素子、たとえばＰＨＥＭＴ素子などを用いることもできる。したがって、他の実施形態も特許請求の範囲内に含まれる。
【図面の簡単な説明】
【００２１】
【図１】従来技術による構成可能なフィルタの概略図である。
【図２】本発明による構成可能なフィルタの概略図である。
【図３】図２のフィルタの等価回路である。
【図４Ａ】フィルタがハイパスフィルタとして構成されるときの図２のフィルタの概略図である。
【図４Ｂ】フィルタがローパスフィルタとして構成されるときの図２のフィルタの概略図である。
【図５】本発明の別の実施形態による構成可能なフィルタの概略図である。
【図６】本発明の別の実施形態による構成可能なフィルタの概略図である。
【図７】本発明の別の実施形態による構成可能なフィルタの概略図である。
【国際公開パンフレット】
2005508117.tif 000003
2005508117.tif 000004
2005508117.tif 000005
2005508117.tif 000006
2005508117.tif 000007
2005508117.tif 000008
2005508117.tif 000009
2005508117.tif 000010
2005508117.tif 000011
2005508117.tif 000012
2005508117.tif 000013
2005508117.tif 000014
2005508117.tif 000015
2005508117.tif 000016
2005508117.tif 000017
【国際調査報告】
2005508117.tif 000018
2005508117.tif 000019
2005508117.tif 000020