(57)【要約】集積回路（ＩＣ）テスタ（５２）と入／出力部との間の電源部と検査対象ＩＣ（５６）面の接地パッド（５４）との間に信号経路を設けるためのプローブシステムが、プローブボードアセンブリ（５０）と、フレックス・ケーブル（８６）とを備え、１組のプローブ（８０）がＩＣのＩ／Ｏパッド（５４）と接触するように配設される。プローブボードアセンブリ（５０）は、基板層上に、あるいは、基板層内に形成されるトレースとビアとを有し、１または２以上のリジッド基板層（６０、６２、６４）が、ＩＣパッド（５４）のうちのいくつかのパッドにアクセスするプローブ（８０）とテスタ（５２）をリンクして、比較的低い帯域幅の信号経路を設ける。
2005524855.tif 000002
【特許請求の範囲】
【請求項１】
プローブボードアセンブリであって、
テスタ接点を備えたプローブボードと、
タイルと、
前記タイル上に配置された複数のプローブと、
前記テスタ接点の導電経路と前記プローブの導電経路とを電気的に接続する導電経路と、を備えたプローブボードアセンブリにおいて、前記導電経路が、前記プローブボードと前記タイルとの間に少なくとも部分的に配置されたフレックス・ストリップの導電性トレースを備えるプローブボードアセンブリ。
【請求項２】
前記フレックス・ストリップ上に配置され、前記導電性トレースのうちの１つと電気的に接続された電子部品をさらに備える請求項１に記載のプローブボードアセンブリ。
【請求項３】
前記電子部品がキャパシタである請求項２に記載のプローブボードアセンブリ。
【請求項４】
前記フレックス・ストリップと前記タイルとの間で前記電子部品が電気接続部と隣接して配置される請求項２に記載のプローブボードアセンブリ。
【請求項５】
前記電子部品が中を通ってアクセス可能な前記プローブボードアセンブリ内に開口部をさらに備える請求項４に記載のプローブボードアセンブリ。
【請求項６】
前記フレックス・ストリップが、導電性トレースからなる複数の層を含む請求項１に記載のプローブボードアセンブリ。
【請求項７】
前記導電性トレースのうちの少なくとも１つがシールドされる請求項１に記載のプローブボードアセンブリ。
【請求項８】
前記フレックス・ストリップに配置される接地平面をさらに備える請求項１に記載のプローブボードアセンブリ。
【請求項９】
前記フレックス・ストリップに配置される複数の接地平面であって、前記導電性トレースのうちの少なくとも１つをシールドする前記接地平面をさらに備える請求項８に記載のプローブボードアセンブリ。
【請求項１０】
前記タイル内に配置される接地平面をさらに備える請求項８に記載のプローブボードアセンブリ。
【請求項１１】
前記フレックス・ストリップ内に配置された前記接地平面と、前記タイル内に配置された前記接地平面と、を電気的に接続する手段をさらに備える請求項１０に記載のプローブボードアセンブリ。
【請求項１２】
請求項１０に記載のプローブボードアセンブリであって、
前記フレックス・ストリップに配置された第１の複数のビアであって、前記トレースのうちの１つを前記フレックス・ストリップの表面に配置されたパッドと電気的に接続するそれぞれの前記第１の複数のビアと、
前記フレックス・ストリップに配置された第２の複数のビアであって、それぞれが前記接地平面と電気的に接続され、前記第１の複数のビアのうちの少なくとも１つを電気的にシールドするように配置された前記第２の複数のビアと、をさらに備えるプローブボードアセンブリ。
【請求項１３】
請求項１に記載のプローブボードアセンブリであって、前記インターフェースボードの中を通る通路をさらに備えるプローブボードアセンブリにおいて、前記フレックス・ストリップが前記インターフェースボードの第１の面で前記テスタ接点と電気的に接続され、前記フレックス・ストリップが前記通路を貫通して、前記インターフェースボードの第２の面まで達するプローブボードアセンブリ。
【請求項１４】
プローブボードアセンブリであって、
テスタ接点を備えたプローブボードと、
タイルと、
前記タイル上に配置された複数のプローブと、
前記テスタ接点と前記プローブとを電気的に接続する相互接続手段と、を備えるプローブボードアセンブリにおいて、前記相互接続手段が前記プローブボードと前記タイルとの間で少なくとも部分的に配置されるフレックス・ストリップの導電性トレースを備えるプローブボードアセンブリ。
【請求項１５】
前記導電性トレースのうちの少なくとも１つを電気的にシールドする第１のシールド手段をさらに備える請求項１４に記載のプローブボードアセンブリ。
【請求項１６】
前記導電性トレースと前記プローブとを相互接続する前記相互接続手段の少なくとも一部を電気的にシールドする第２のシールド手段をさらに備える請求項１５に記載のプローブボードアセンブリ。
【請求項１７】
インターフェースボードの第１の面のテスタ接点と、前記インターフェースボードの第２の面の下に配置されたタイル上のプローブとの間で検査信号を出力する方法であって、
前記プローブボードを介して第１の組の前記テスタ接点で受信した第１の組の前記検査信号を前記インターフェースボードの前記第１の面に配置された第１のフレックス・ストリップコネクタへ出力するステップと、
第２の組の前記テスタ接点で受信した第２の組の検査信号を前記インターフェースボードの前記第２の面に配置された第２のフレックス・ストリップコネクタへ出力するステップと、
フレックス・ストリップを介して前記第１の組の検査信号と前記第２の組の検査信号とを前記プローブへ出力するステップと、を備えた方法において、前記第１のフレックス・ストリップコネクタおよび前記第２のフレックス・ストリップコネクタと前記フレックス・ストリップを電気的に接続する方法。
【請求項１８】
前記第１の組の検査信号が前記第２の組の検査信号よりも高い周波数の検査信号である請求項１７に記載の方法。
【請求項１９】
前記第１の組の検査信号が約３ギガヘルツから約６ギガヘルツの範囲にある求項１７に記載の方法。
【請求項２０】
フレックス・ストリップを介して前記第１の組の検査信号と前記第２の組の検査信号とを前記プローブへ出力する前記ステップが、前記タイル内のビアを介して前記第１の組の検査信号と前記第２の組の検査信号とを出力するステップをさらに備える請求項１７に記載の方法。
【請求項２１】
集積回路（ＩＣ）テスタと、検査対象ＩＣの表面の複数のＩＣパッドとの間に信号経路を設ける装置であって、前記ＩＣが信号を介して外部回路と通信することができる手段である装置において、
実質的フレキシブルな基板と、
前記フレキシブル基板上に形成された第１の信号経路であって、前記フレキシブル基板上の第１のポイントと導電的にリンクされた第１の信号経路と、
前記第１の信号経路と前記ＩＣテスタとの間に導電性リンクを設けた手段と、
前記フレキシブル基板上の前記第１のポイントに接触し、前記複数のＩＣパッドの第１のＩＣパッドに接触する第１の導電性プローブと、
リジッド基板と、
前記第１のポイントに最も近い前記フレキシブル基板上の第２のポイントをリンクして、前記リジッド基板に対して相対的な前記第１のポイントの動きの自由を実質的に抑制するように為す第１の構造部材と、を備えた装置。
【請求項２２】
前記第１の構造部材がばね接点を備えた請求項２１に記載の装置。
【請求項２３】
前記第１のポイントに第１のプローブを装着し、該第１のプローブが、前記第１のＩＣパッドに接触するチップを備える請求項２１に記載の装置。
【請求項２４】
前記第１のＩＣパッドに前記第１のプローブを装着し、該第１のポイントが、前記第１のポイントに接触するチップを備える請求項２１に記載の装置。
【請求項２５】
前記第１のプローブがばね接点を備える請求項２４に記載の装置。
【請求項２６】
請求項２１に記載の装置であって、
前記リジッド基板と前記複数のＩＣパッドのうちの第２のＩＣパッドとの間に延在する第２の導電性パッドをさらに備える装置。
【請求項２７】
前記第２のプローブがばね接点を有する請求項２６に記載の装置。
【請求項２８】
前記第２のプローブが、前記リジッド基板と前記第２のパッドとのうちの一方に装着され、前記リジッド基板と前記第２のパッドのうちの一方に接触するチップを備える請求項２６に記載の装置。
【請求項２９】
前記リジッド基板の中を通る導体を備えたＩＣテスタと前記第２のプローブを導電的にリンクする手段をさらに備える請求項２６に記載の装置。
【請求項３０】
請求項２１に記載の装置であって、
前記フレキシブル基板上の第３のポイントと前記複数のＩＣパッドのうちの第２のＩＣパッドとの間に延在する第２の導電性パッドと、
前記第３のポイントに最も近い前記フレキシブル基板上の第４のポイントと前記リジッド基板をリンクして、前記リジッド基板に対して前記第３のポイントの動きの自由を実質的に抑制するように為す第２の導電性構造部材と、
前記第３と第４のポイントを導電的にリンクする手段と、をさらに備える装置。
【請求項３１】
前記第２の導電性構造部材がばね接点を備える請求項３０に記載の装置。
【請求項３２】
前記リジッド基板を貫通する導体を含む前記第２のプローブをＩＣテスタと導電的にリンクする手段をさらに備える請求項３０に記載の装置。
【請求項３３】
請求項３１に記載の装置であって、
前記フレキシブル基板が対向面を有し、
前記第３のポイントと前記第４のポイントとが前記対向面の別々の面上にあり、
前記第３と第４のポイントとを導電的にリンクする前記手段が、前記対向面の間で前記フレキシブル基板を貫通するビアを備える装置。
【請求項３４】
請求項２１に記載の装置であって、前記フレキシブル基板が、
アパーチャを中に備えたフレキシブル基板拡張部と、
前記アパーチャ内に存在する第１の基板の島であって、前記第１のポイントと前記第２のポイントとが存在する前記第１の基板の島と、
前記第１の基板の島を前記フレキシブル基板拡張部とリンクする少なくとも１つの第１のフレキシブル基板ブリッジと、を備えた装置において、前記第１の信号経路が前記少なくとも１つの第１の基板ブリッジの中を通って延在する装置。
【請求項３５】
前記第１の構造部材が可動ばね接点を備える請求項３４に記載の装置。
【請求項３６】
前記第１のプローブが、前記第１のＩＣパッドに接触するための、前記第１のポイントに装着された実質的にリジッドなチップを備える請求項３５に記載の装置。
【請求項３７】
前記第１のプローブが可動ばね接点を備える請求項３４に記載の装置。
【請求項３８】
前記第１の構造部材が前記第２のポイントを前記リジッド基板とリジッドに接着する請求項３７に記載の装置。
【請求項３９】
請求項３４に記載の装置であって、
前記フレキシブル基板上の第３のポイントに接触するための、並びに、前記複数のＩＣパッドのうちの第２のＩＣパッドに接触するための第２の導電性プローブであって、前記リジッド基板に対して相対的な前記第３のポイントの動きの自由を実質的に抑制するために、前記第３のポイントに最も近い前記フレキシブル基板上の第４のポイントと構造的にリンクされたリジッド基板と、
前記第３と第４のポイントを導電的にリンクする手段と、
前記第４のポイントと前記リジッド基板との間に延在し、前記リジッド基板に対して相対的な前記第４のポイントの動きを実質的に制限する第２の導電性構造部材と、
前記第２の導電性構造部材とＩＣテスタとの間に導電性信号経路を設けるための、前記リジッド基板上に形成された導体を備えた手段、をさらに備える装置。
【請求項４０】
請求項３９に記載の装置であって、前記フレキシブル基板拡張部が中に第２のアパーチャを有し、
前記アパーチャ内に存在する第２の基板の島であって、前記第２のポイントと前記第４のポイントとが存在する前記第２の基板の島と、
少なくとも１つの前記第２のフレキシブル基板の島を前記フレキシブル基板拡張部とリンクする第２の基板ブリッジをさらに備える装置。
【請求項４１】
請求項３６に記載の装置であって、
前記第１と第２の構造部材が可動ばね接点を備え、
前記第１と前記第２のプローブのそれぞれが、前記第１と第２のＩＣパッドのそれぞれに接触するための、前記第１と第３のポイントに装着された実質的にリジッドなチップを備える装置。
【請求項４２】
請求項３６に記載の装置であって、
前記第１と第２の構造部材が、前記第２と第４のポイントを前記リジッド基板にリジッドに接着し、
前記第１と前記第２のプローブとが可動ばね接点を備える装置。
【請求項４３】
請求項２１に記載の装置であって、
フレキシブル基板上に形成され、該フレキシブル基板上の第３のポイントと導電的にリンクされた第２の信号経路と、
前記第２の信号経路と前記ＩＣテスタとの間に導電性リンクを設けた手段と、
前記第２のプローブと前記第３のポイントとの間に導電性リンクを設けた手段と、をさらに備える装置。
【請求項４４】
請求項４３に記載の装置であって、前記第２のプローブと前記第３のポイントとの間に導電性リンクを設けた前記手段が、
前記第３のポイントと前記リジッド基板とに装着された第２の導電性構造部材と、
前記導電性構造部材と前記第２のプローブとの間に導電性リンクを設けた前記リジッド基板上に形成される信号経路と、を備える装置。
【請求項４５】
前記第１と第２の構造部材および前記第２のプローブがばね接点を備える請求項４４に記載の装置。
【請求項４６】
集積回路（ＩＣ）テスタと、検査対象ＩＣの表面上の複数のＩＣパッドとの間に信号経路を設けた装置であって、
リジッド基板と、
前記リジッド基板と前記複数のＩＣパッドのうちの第１のＩＣパッドとの間に延在する第１の導電性パッドと、
前記リジッド基板に対して相対的な前記端部部分の動きの自由を実質的に抑制するための、前記リジッド基板と構造的にリンクされた端部部分を有する実質的にフレキシブルな基板と、
前記フレキシブル基板上に形成された第１の信号経路と、
前記第１の信号経路とＩＣテスタとの間に導電性リンクを設ける手段と、
前記第１の信号経路を前記第１のプローブと導電的にリンクする手段と、を備える装置。
【請求項４７】
請求項４６に記載の装置であって、前記第１の信号経路を前記第１のプローブと導電的にリンクする前記手段が、
前記フレキシブル基板の端部部分から外へ向かって延在するフレキシブル基板フィンガと、
前記第１の信号経路を前記第１のプローブとリンクすることにより支持される導体と、を備える装置。
【請求項４８】
前記第１の信号経路を前記第１のプローブと導電的にリンクする前記手段が、前記フレキシブル基板の端部部分から外へ向かって延在する導体を備え、前記導体が前記リジッド基板の外部にあり、かつ、前記第１の信号経路を前記第１のプローブとリンクする請求項４６に記載の装置。
【請求項４９】
請求項４６に記載の装置であって、
前記リジッド基板と、前記複数の第２のＩＣパッドとの間に延在する第２の導電性パッドと、
前記リジッド基板を貫通する導体を備えたＩＣテスタと前記第２のプローブを導電的にリンクする手段と、をさらに備える装置。
【請求項５０】
前記第１の信号経路を前記第１のプローブと導電的にリンクする前記手段が、前記第１の信号経路から前記フレキシブル基板および前記リジッド基板の端部部分の取付けポイントの中を通って、並びに、前記リジッド基板の中を通って、前記第１のプローブまで延在する導電性手段を備える請求項４６に記載の装置。
【請求項５１】
請求項５０に記載の装置であって、
前記リジッド基板と、前記複数のＩＣパッドのうちの第２のＩＣパッドとの間に延在する第２の導電性パッドと、
前記リジッド基板の中を通る導体を含む前記ＩＣテスタと前記第２のプローブを導電的にリンクする手段と、をさらに備える装置。
【請求項５２】
前記第１のプローブが第１のフレキシブルなばね接点を備え、前記第２のプローブが第２のフレキシブルなばね接点を備える請求項５１に記載の装置。
【請求項５３】
第１と第２のＩＣ検査装置と、検査対象ＩＣの表面の複数のＩＣパッドとの間に信号経路を設ける装置であって、前記ＩＣが信号を介して外部回路と通信することができる手段である装置において、
実質的にリジッドな第１の基板と、
実質的にリジッドな第３の基板と、
前記第１と第３の基板との間に、並びに、前記第１と第３の基板から離間して配置されて存在する第２のフレキシブルな基板と、
前記第３の基板と、前記複数のＩＣパッドのうちの第１のＩＣパッドとの間に延在する第１の導電性パッドと、
前記第３の基板を介して前記第１のプローブと前記第２の基板との間で信号を伝えるための第１の信号経路と、
前記第１の基板を介して前記第２の基板と前記第１の検査装置との間で信号を伝えるための第２の信号経路と、
前記第１と第２の信号経路と導電的にリンクするための前記第２の基板上に形成された第１の手段と、を備える装置。
【請求項５４】
請求項５３に記載の装置であって、
前記第１の信号経路が前記第２と第３の基板との間に延在する第１のばね接点を備え、
前記第２の信号経路が前記第１と第２の基板との間に延在する第２のばね接点を備える装置。
【請求項５５】
請求項５３に記載の装置であって、
前記第２の基板が前記第２の検査装置の最も近くに延在する装置において、
前記第３の基板と、前記複数のＩＣパッドの第２のＩＣパッドとの間に延在する第２の導電性パッドと、
前記第３の基板を介して、前記第２のプローブと前記第２の基板との間で信号を伝える第３の信号経路と、
前記第２の検査装置に最も近い前記第２の基板を介して延在する第４の信号経路と、
前記第４の信号経路を前記第２の検査装置と導電的にリンクする手段と、
前記第３と第４の信号経路を導電的にリンクするための、前記第２の基板上に形成された第２の手段と、をさらに備える装置。
【請求項５６】
請求項５５に記載の装置であって、
前記第１と第３の信号経路の各々が、前記第２と第３の基板との間に延在する別個の第１のばね接点を備え、
前記第２の信号経路が前記第１と第２の基板との間に延在する第２のばね接点を備える装置。
【請求項５７】
請求項５５に記載の装置であって、
前記第１と第２の信号経路が、前記第１の検査装置と、前記第１のＩＣパッドとの間を通る通信信号を伝え、
前記第３と第４の信号経路が、前記ＩＣへ電力を供給するために前記第２の検査装置が生成する電力信号を前記第２のＩＣパッドへ送る装置。
【請求項５８】
請求項５５に記載の装置であって、
前記第２の基板が前記第１の検査装置の最も近くに延在し、
前記装置がさらに、
前記第３の基板と、前記複数のＩＣパッドのうちの第３のＩＣパッドとの間に延在する第３の導電性パッドと、
前記第３の基板を介して、前記第３のプローブと前記第２の基板との間で信号を伝えるための第５の信号経路と、
前記第２の最も近い基板の中を通って前記第１の検査装置まで延在する第６の信号経路と、
前記６つの信号経路を前記第１の検査装置と導電的にリンクする手段と、
前記第５と第６の信号経路を導電的にリンクするために前記第２の基板上に形成された第３の手段と、を備える装置。
【請求項５９】
請求項５８に記載の装置であって、
前記第１と、第２と、第５と、第６の信号経路とが、前記第１の検査装置と前記第１のＩＣパッドとの間で通信信号を伝え、
前記第２の信号経路が、前記ＩＣへ電力を供給するために前記第２の検査装置が生成した電力信号を前記第２のＩＣパッドへ伝える装置。
【請求項６０】
請求項５８に記載の装置であって、
前記第１と、第３と、第５の信号経路の各々が、前記第２と第３の基板との間に別個の第１の延在するばね接点を備え、
前記第２の信号経路が前記第１と第２の基板との間に延在する第２のばね接点を備える装置。
【請求項６１】
請求項５３に記載の装置であって、前記第２の基板が前記第１の検査装置の最も近くに延在する装置において、
前記第３の基板と、前記複数のＩＣパッドの第３のＩＣパッドとの間に延在する第３の導電性パッドと、
前記第３の基板を介して前記第３のプローブと前記第２の基板との間で信号を伝えるための第５の信号経路と、
前記第２の最も近い基板の中を通って前記第１の検査装置まで延在する第６の信号経路と、
前記６つの信号経路を前記第１の検査装置と導電的にリンクする手段と、
前記第５と第６の信号経路とを導電的にリンクするために前記第２の基板上に形成された第３の手段と、をさらに備える装置。
【請求項６２】
請求項６１に記載の装置であって、
前記第１と第５の信号経路の各々が、前記第２と第３の基板間に延在する第１のばね接点を備え、
前記第２の信号経路が前記第１と第２の基板の間に第２の延在するばね接点を備える装置。
【請求項６３】
第１と第２のＩＣ検査装置から検査対象ＩＣの表面の複数のＩＣパッドまで信号経路を設けるための装置であって、
実質的にリジッドな第１の基板と、
実質的にリジッドな第３の基板と、
前記第１と第３の基板との間に、並びに、前記第１と第３の基板から離間して配置されて存在し、前記第２の検査装置の最も近くに延在する第２のフレキシブルな基板と、
前記第３の基板と、前記複数のＩＣパッドのうちの第１のＩＣパッドとの間に延在する導電性パッドと、
前記第３の基板を介して前記第１のプローブと前記第２の基板との間で信号を伝えるための第１の信号経路と、
前記第１の基板を介して前記第２の基板と前記第１の検査装置との間で信号を伝えるための第２の信号経路と、
前記第２の基板の中を通って延在し、前記第２の検査装置上で終端する第３の信号経路と、
前記第２と第３の信号経路を前記第１の信号経路と選択的に結合するための、前記第２の基板に装着された信号ルーティング手段と、を備えた装置。
【請求項６４】
請求項６３に記載の装置であって、
前記第１の信号経路が前記第２と第３の基板間に延在する第１のばね接点を備え、
前記第２の信号経路が前記第１と第２の基板との間に延在する第２のばね接点を備える装置。
【請求項６５】
前記信号ルーティング手段が能動スイッチを備える請求項６３に記載の装置。
【請求項６６】
前記第１と第２の検査装置のうちの１つから、前記信号ルーティング手段が、前記第２と第３の信号経路のどちらの信号経路を前記第１の信号経路と選択的に結合するかを制御する制御信号を送る前記信号ルーティング手段まで延在する第３の信号経路をさらに備える請求項６３に記載の装置。
【請求項６７】
検査装置と、第１の集積回路（ＩＣ）パッドと、検査対象ＩＣの第２のＩＣパッドとの間に信号経路を設けた装置であって、
少なくとも１つの基板層と、前記プローブボードアセンブリの中を通る第１の信号経路とを備えたプローブボードアセンブリと、
フレキシブル基板と、
前記フレキシブル基板上に形成された第２の信号経路と、
前記第１の信号経路をＩＣ検査装置と導電的にリンクする第１手段と、
前記第２の信号経路をＩＣ検査装置と導電的にリンクする第２の手段と、
前記第１の信号経路を前記第１のＩＣパッドと導電的にリンクする第３の手段と、
前記第２の信号経路を前記第２のＩＣパッドと導電的にリンクする第４の手段と、を備える装置。
【請求項６８】
前記第３の手段が、前記プローブボードアセンブリに装着されたばね接点であって、前記第１のＩＣパッドに接触するチップを有するばね接点を備える請求項６７に記載の装置。
【請求項６９】
前記第３の手段が、ばね接点に装着された前記第１のＩＣパッドであって、前記第１のＩＣパッドに接触するチップを有する第１のＩＣパッドを備える請求項６７に記載の装置。
【請求項７０】
前記フレキシブル基板と前記プローブボードアセンブリとの間に装着された少なくとも１つのフレキシブルな構造部材をさらに備える請求項６７に記載の装置。
【請求項７１】
前記少なくとも１つのリジッド基板層が、前記少なくとも１つのＩＣの熱膨張係数と実質的に類似した熱膨張係数を持つ材料を有する請求項６７に記載の装置。
【請求項７２】
前記プローブボードアセンブリが複数の基板層を備える請求項６７に記載の装置。
【請求項７３】
前記第２の信号経路が同軸ケーブルを備える請求項６７に記載の装置。
【請求項７４】
前記第１の信号経路がバターワースフィルタの周波数応答を有する請求項６７に記載の装置。
【請求項７５】
チェビシェフフィルタの周波数応答を有する請求項６７に記載の装置。
【請求項７６】
請求項６７に記載の装置であって、
前記第１の手段が第１のポゴピンコネクタを備え、
前記第２の手段が第２のポゴピンコネクタを備える装置。
【請求項７７】
前記第４の手段が、前記フレキシブル基板の表面に形成され、前記第２の信号経路と導電的にリンクされた導電性チップを備える請求項６７に記載の装置。
【請求項７８】
前記第２の信号経路が実質的に平行な、実質的に類似した導体を備え、差分信号を送る請求項６７に記載の装置。
【請求項７９】
前記第１の信号経路が実質的に平行な、実質的にマッチングを行う導体を備え、差分信号を送る請求項６７に記載の装置。
【請求項８０】
前記第１の信号経路が同軸導体を備える請求項６７に記載の装置。
【請求項８１】
前記第２の信号経路がその長さにわたってずっと実質的に均一に配分された経路インピーダンスを有する請求項６７に記載の装置。
【請求項８２】
前記第１の信号経路が、その長さにわたってずっと実質的に均一に配分されたもの以外の経路インピーダンスを出力する請求項８１に記載の装置。
【請求項８３】
請求項８１に記載の装置であって、前記第１の信号経路が、実質的に異なる種類の直列に接続された複数の伝送ラインを備え、さらに、前記複数の伝送ラインが実質的に類似のインピーダンス特性を有する装置。
【請求項８４】
請求項６７に記載の装置であって、
前記少なくとも１つの基板層が、
第１の平面を画定する表面を有するインターフェースボード基板層と、
第２の平面を画定する表面を有するスペーストランスフォーマ基板層と、
前記インターフェースボード基板層と前記スペーストランスフォーマ基板層との間に存在するインターポーザ基板層と、を備え、
前記第１の信号経路が、前記第１と第２の平面との間に延在し、個々の基板層の範囲内に延在するビアと、前記基板層のうちの少なくとも１つの層上に、または、前記基板層のうちの少なくとも１つの層内に形成された少なくとも１つの導電性トレースを備える装置。
【請求項８５】
請求項８４に記載の装置であって、
前記インターフェースボードと、スペーストランスフォーマと、インターポーザ基板層とが隔置され、
前記第１の信号経路が、前記インターフェースボードとインターポーザ基板層との間に、並びに、前記インターポーザとスペーストランスフォーマ基板層との間に延在するばね接点をさらに備える装置。
【請求項８６】
請求項８４に記載の装置であって、
前記インターフェースボード基板層がアパーチャを備え、
前記フレキシブル基板が前記アパーチャを貫通して延在する終端部を備える装置。
【請求項８７】
請求項８６に記載の装置であって、前記第２の手段が、
前記第１の信号経路を検査信号源と導電的にリンクするための、前記アパーチャを貫通して延在する前記フレキシブル基板の終端部で前記第１の信号経路に接触するポゴピンを設けるポゴピンコネクタと、を備える装置。
【請求項８８】
請求項８４に記載の装置であって、
前記第２の信号経路が前記インターフェースボード基板層上で終端し、
前記第２の手段が、
前記インターフェースボード層上に形成され、前記第１の平面内に存在する導電性パッドと、
前記インターフェースボード層を貫通し、前記導電性パッドを前記第２の信号経路とリンクする導電経路と、を備える装置。
【請求項８９】
前記第２の手段が、前記導電性パッドをＩＣ検査装置とリンクするためのポゴピンコネクタをさらに備える請求項８８に記載の装置。
【請求項９０】
検査装置と、第１の集積回路（ＩＣ）パッドと、検査対象ＩＣの第２のＩＣパッドとの間に信号経路を設ける装置であって、
少なくとも１つの基板層と、前記プローブボードアセンブリの中を通る第１の信号経路とを備えたプローブボードアセンブリと、
前記プローブボードアセンブリと検査対象ＩＣとの間に存在し、中にアパーチャを有するフレキシブル基板と、
前記フレキシブル基板内に形成された第２の信号経路と、
前記第２の信号経路を前記検査装置と導電的にリンクする手段と、
前記プローブボードアセンブリを前記第１のＩＣパッドとリンクする第１の導電性プローブであって、前記フレキシブル基板内の前記アパーチャを貫通する前記第１のプローブと、
前記第２の信号経路から前記プローブボードアセンブリまで、前記第１のプローブとつながる前記プローブボードアセンブリ上で延在する第１の導電経路と、を備える装置。
【請求項９１】
請求項９０に記載の装置であって、
前記プローブボードアセンブリを前記第２のＩＣパッドとリンクする第２の導電性プローブであって、前記フレキシブル基板内の前記アパーチャを貫通する前記第２のプローブと、
前記プローブボードアセンブリの中を通って前記検査装置まで延在する第２の導電経路と、をさらに備える装置。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の分野）
本発明は、集積回路（ＩＣ）検査装置と、検査対象ＩＣの表面上のパッドとの間を通る高周波信号に適した経路を提供するシステムに関する。
【背景技術】
【０００２】
（関連する技術についての説明）
集積回路（ＩＣ）は、半導体ウェーハ上でまだダイの中にある間でも頻繁に検査を受ける。以下の米国特許出願に、半導体ウェーハ上に形成されたＩＣの表面に、集積回路テスタと入出力（Ｉ／Ｏ）部との間、並びに、電源部と接地パッドとの間に信号経路を設けるための例示のプローブボードアセンブリについての記載がある：米国特許出願第５，９７４，６６２号（Ｅｌｄｒｉｄｇｅらに対して１９９９年年１１月２日発行）、米国特許出願第６，０６４，２１３号（Ｋｈａｎｄｒｏｓらに対して２０００年５月１６日発行）、および、米国特許出願第６，２１８，９１０号（Ｍｉｌｌｅｒらに対して２００１年４月１７日発行）
【発明の開示】
【課題を解決するための手段】
【０００３】
図１は、集積回路テスタ１２と、半導体ウェーハ１６上に形成されたＩＣ１４との間に信号経路を設けるための従来技術による例示のプローブボードアセンブリ１０の平面図であり、図２はその断面立面図である。テスタ１２は、１または２以上のテスタチャネルを実装し、個々のテスタチャネルは、ＩＣ１４のうちの１つに対する入力として検査信号を出力したり、ＩＣ出力信号が予想したような振舞いをしているかどうかを判定するためにＩＣ出力信号の受信と処理を行ったりする。プローブカードアセンブリ１０は、１組のポゴピンコネクタ２６、並びに、インターフェースボード２０、インターポーザ２２、スペーストランスフォーマ２４を含む１組の相互に接続した３つの基板層を備える。ポゴピン２８によって、テスタ１２と、インターフェースボード２０の上面のコンタクトパッド３０との間に信号経路が設けられる。インターフェースボード２０は、多重層プリント回路基板であり、このインターフェースボード２０は、一般に、水平方向に信号を伝えるためのマイクロストリップ並びにストリップライントレースと、このボードの平らな上面に垂直方向に信号を伝えるビアと、このボードの平らな下面に１組のコンタクトパッド３２とを備えたる。
【０００４】
インターポーザ２２は、その上面に装着された１組のばね接点３４と、その下面に装着された対応する組のばね接点３６とを備える。個々のばね接点３４は、インターフェースボード２０の下面でパッド３２の別々のパッドに接触し、個々のばね接点３６は、スペーストランスフォーマ２４の上面の１組のパッド３８のうちの１つに接触する。インターポーザ２２を通り抜けるビアによって、対応する複数対のばね接点３４と３６との間に信号経路が設けられる。
【０００５】
スペーストランスフォーマ２４は信号経路を設け、検査対象の１組のＩＣ１４の面のＩ／Ｏ部と、電源部と、接地パッド４４とに接触するように配設されたばね接点３６を１組のプローブ４０とリンクする。チャック４２は、検査対象ＩＣ１４のＩＣパッド４４と位置合せを行いプローブ４０とウェーハ１６との位置決めを行う。１グループのＩＣ１４を検査した後、チャック４２はウェーハ１６の再配置を行って、プローブ４０が次のグループの検査対象ＩＣパッド４４にアクセスするように図る。
【０００６】
種々のタイプの構造を用いて、例えば、ワイヤボンドとリソグラフィばね接点、および、プローブ針、並びに、コブラ型プローブ針を含むプローブ４０の実現が可能となる。いくつかのプローブシステムでは、スペーストランスフォーマ２４の下面に形成されたばね接点としてプローブ４０が実現され、プローブのチップは下方に延在して、ＩＣ１４の表面でＩＣパッド４４に接触する。或いは、ばね接点タイプのプローブ４０はＩＣパッド４４に装着され、プローブのチップが上方に延在して、スペーストランスフォーマ２４の下面でパッドに接触する。
【０００７】
回路基板１８のうちの１つの基板内に実装されたテスタチャネルにより生成される検査信号は、インターフェースボード２０の表面にあるパッド３０のうちの１つのパッドまでポゴピン２８の中を通って進み、次いで、インターフェースボード２０内のトレースとビアの中を通ってインターフェースボード２０の下面にあるパッド３２のうちの１つのパッドまで進む。次いで、検査信号は、インターポーザ２２内のビアの中を通ってばね接点３４のうちの１つの接点を通り抜け、ばね接点３６のうちの１つの接点を介してスペーストランスフォーマ２４の表面の接点３８のうちの１つの接点まで進む。次いで、スペーストランスフォーマ２４内のトレースとビアとはプローブ４０へ検査信号を転送し、次いで、プローブ４０は、ＩＣ１４のうちの１つの表面にあるＩＣパッド４４へ上記検査信号を送る。ＩＣパッド４４のうちの１つのパッドで生成されたＩＣ出力信号は反対方向に同様の経路をたどって、回路基板１８のうちの１つ基板内にあるチャネルに達する。前述の米国特許出願５，９７４，６６２に詳細に記載されているように、インターポーザ２２は、その可動ばね接点３４と３６とを用いて、インターフェースボード２０とスペーストランスフォーマ２４との間で対応する電気接続を行う。プローブ４０は、ＩＣ１４の上面のＩＣパッド４４の高さのいずれの変動も補正できるほど十分な復元力を持つようにつくられたものであってもよい。
【０００８】
図２は、プローブボードアセンブリ１０の種々の構成要素をさらに明瞭に示す拡大した垂直方向のスケールを有する図である。ポゴピン２８が実際に配分されている水平領域は一般にプローブ４０の配分領域よりも何倍も広い。プローブカードアセンブリ１０は、比較的狭い水平領域の中へ高密度でパックされたＩＣパッド４４へアクセスするように位置合せした１組のプローブ４０と、比較的広い水平領域にわたって配分されたテスタチャネルのＩ／Ｏポートの接続に良く適合している。
【０００９】
プローブボードアセンブリ１０がいずれの相互接続システムともある程度まで共有している１つの問題点として、プローブボードアセンブリ１０が提供する信号経路が信号、特に高周波成分を含む信号を歪め、減衰させる傾向があるという点が挙げられる。必要するものは、ＩＣテスタ、並びに、１または２以上のＩＣ上のパッドとの間に信号経路を設けるプローブボードアセンブリであり、その場合、少なくともいくつかのＩＣパッドによって高周波信号の送受信が行われる。
【００１０】
（発明の簡単な概要）
集積回路（ＩＣ）テスタと入出力（Ｉ／Ｏ）部との間に信号経路を設けるためのシステム。本発明の例示実施形態は、プローブボードアセンブリ、フレックス・ケーブルおよびＩＣパッドに接触するように配設された１組のプローブを備えることができる。プローブボードアセンブリには１または２以上の基板層（リジッドなものであってもよい）と、上記テスタを別の１組のプローブとリンクするための、基板層の中を通る信号経路とが含まれる。フレックス・ケーブルには、プローブボードアセンブリの層と構造的にリンクしたフレキシブル基板と、テスタを別の組のプローブとリンクするための、フレキシブル基板の中を通る１組の信号経路とが含まれる。フレックス・ストリップは、プローブを装着する対象基板の後部に配置してもよい。
【００１１】
本明細書に添付の請求項は、特定して、かつ、別個に本発明の発明主題を指摘するものである。しかし、当業者であれば、添付図面に照らして本明細書の残り部分を読むことにより、本発明のさらなる利点と目的と共に、本発明を実施するベストモードと本願出願人が考える編成と処理方法の双方を最もよく理解されるであろう。添付図面では、同じ参照記号は同じエレメントを意味するものとする。
【００１２】
（発明の詳細な説明）
本発明は、ＩＣが半導体ウェーハ上でまだダイの中にある間、あるいは、ＩＣが互いに分離した後のいずれかの場合に、集積回路（ＩＣ）テスタおよび入出力（Ｉ／Ｏ）部と、電源部と、検査対象の１または２以上のＩＣの接地パッドとの間に信号経路を設けるプローブボードアセンブリを目的とするものである。本明細書は、本発明を実施するベストモードであると本願出願人が考えた本発明の実施形態例および応用例について説明するものである。しかし、以下で説明する実施形態例や、該実施形態が作動する特定の態様に本発明を限定することを意図するものではない。
【００１３】
図３は平面図であり、図４と図５とは、例えば、ＩＣが半導体ウェーハ５８上でまだダイの中にある間、ＩＣテスタ５２からＩＣ５６の表面にあるＩ／Ｏ部と、電源部と、接地パッド５４との間に信号経路を設けるための本発明の例示実施形態に準拠するプローブシステム５０の断面立面図である。図４と図５の垂直方向の寸法は、プローブシステム５０を形成する個々の構成要素の区別をより容易にできるようにするために誇張されている。
【００１４】
プローブシステム５０には、相互に接続した複数の基板層と、インターフェースボード６０と、インターポーザ６２と、スペーストランスフォーマ６４とを備えたプローブボードアセンブリ５１が含まれる。ＩＣテスタ５２内のポゴピンコネクタ６６は、テスタ５２と、インターフェースボード６０の上面に存在するコンタクトパッド７０との間に信号経路が設けられた１組のポゴピン６８を備える。インターフェースボード６０は、排他的にというわけではないが、好適にはリジッドな絶縁基板材料からなる１または２以上の層を備えることが望ましい。これらの層の上に、水平方向に信号を伝えるためのマイクロストリップおよび／またはストリップライントレースが形成され、さらに、これらの層の中を通って、インターフェースボードの上面にあるパッド７０と、その下面にある１組のコンタクトパッド７２との間で垂直方向に信号を伝えるビアが設けられる。
【００１５】
インターポーザ６２は、排他的にというわけではないが、好適にはその上面に装着された１組の可動ばね接点７４と、その下面に装着された対応する１組の可動ばね接点７６とを備えたリジッドな絶縁基板を有することが望ましい。個々のばね接点７４は、インターフェースボード６０の下面のパッド７２の個々のパッドに接触し、個々のばね接点７６はスペーストランスフォーマ６４の上面の１組のパッド７８のうちの１つに接触する。インターポーザ６２を通り抜ける１組の導電ビアが、対応する複数対のばね接点７４と７６の間に信号経路を設ける。
【００１６】
スペーストランスフォーマ６４は、検査対象の１組のＩＣ５６の表面のＩＣパッド５４に接触するように配設された１組のプローブ８０とその上面のパッド７８をリンクする信号経路を設ける。ウェーハ５８が、ウェーハ５８の位置決めを行うチャック８２上に在り、プローブ８０が検査対象ＩＣ５６のパッド５４に接触することになる。１グループのＩＣ５６を検査した後、チャック８２はプローブ８０が次のグループの検査対象ＩＣ５６のパッド５４にアクセスするようにウェーハ５６の再配置を行う。
【００１７】
前述の米国特許出願５，９７４，６６２にさらに詳細に記載されているように、インターポーザ６２は、その可動ばね接点７４、７６を用いて、インターフェースボード６０とスペーストランスフォーマ６４との間で対応する電気接続を行う。プローブ８０は、ＩＣ５６の上面のパッド５４の高さのいずれの変動も補正できるほど十分な復元力を持つようにつくられたものであってもよい。
【００１８】
種々のタイプの構造を用いて、例えば、ワイヤボンドとリソグラフィばね接点、および、プローブ針、並びに、コブラ型プローブ針を含むプローブ８０の実現が可能である。基板のパッドまたは別のベース構造上に複数の方法のうちのいずれの方法でばね接点を形成してもよい。１つの例として、パッドのワイヤボンディングを行ったり、本願明細書で参照により援用されるＥｌｄｒｉｄｇｅらの米国特許出願第６，３３６，２６９号（２００２年６月８日発行）に開示されているような弾性材料を用いてワイヤに保護膜を施したりすることによりばね接点を形成してもよい。別の例として、パッドと基板上に形成された１または２以上のモールド内に材料の成膜を行うことによりリソグラフィによってばね接点を形成してもよい。このようなリソグラフィ技法の例は、Ｍａｔｈｉｅｕらの米国特許出願第６，２５５，１２６号（２００１年７月３日発行）、並びに、米国特許出願番号第０９／７１０，５３９号（２０００年９月９日発行）に見つけることができる。これら双方の特許は本願明細書で参照により援用される。２０００年１２月２２日出願の米国特許出願第０９／７４６，７１６号（やはり本願明細書で参照により援用される）にもさらに別の例示のばね接点が開示されている。
【００１９】
プローブ８０を実装するためにばね接点を採用する場合、ばね接点のチップに接触するように配設されたスペーストランスフォーマ６４の低い方の平面にスペーストランスフォーマ６４がパッド８１を備えているとき、ＩＣ５６のパッド５４上にプローブ８０を形成することができる。或いは、低平面スペーストランスフォーマ６４のパッド８１上にばね接点プローブ８０を形成して、接点プローブ８０のチップがＩＣ５６のパッド５４に接触するようにばね接点プローブ８０を配設してもよい。
【００２０】
２０００年５月１６日発行のＫｈａｎｄｒｏｓらの米国特許第６，０６４，２１３号（本願明細書で参照により援用される）には、ＩＣ上に形成されたばね接点に接触するように設計されたカードアセンブリの例が開示されている。個々に本願明細書で参照により援用される以下の特許には、プローブボードアセンブリ上に形成したばね接点がプローブとして機能する例が記載されている：Ｅｌｄｒｉｄｇｅらに対して１９９９年１１月２日発行の米国特許出願第５，９７４，６６２号；２００１年３月１６日出願の米国特許出願番号第０９／８１０，８７４号およびＭｉｌｌｅｒに対して２００１年４月１７日発行の米国特許出願第６，２１８，９１０号。
【００２１】
ＩＣテスタ５２のＩ／Ｏポートで出力される検査信号、電力信号または接地信号は、ポゴピン６８のうちの１つを通ってインターフェースボード６０の表面のパッド７０のうちの１つのパッドまで進み、次いで、インターフェースボード６０内のトレースとビアの中を通ってインターフェースボード６０の下面のパッド７２のうちの１つのパッドまで進む。次いで、検査信号は、ばね接点７６のうちの１つを通ってインターポーザ６２内のビアの中を通り、ばね接点７４のうちの１つを通り抜けて、スペーストランスフォーマ６４の表面のパッド７８のうちの１つのパッドに達する。次いで、スペーストランスフォーマ６４内のトレースとビアとは、プローブ８０のうちの１つへ検査信号を配信し、このプローブがＩＣパッド５４のうちの１つのパッドへ検査信号を転送する。テスタ５２内のＩＣパッド５４のうちの１つのパッドで生成されたＩＣ出力信号はチャネルのＩ／Ｏポートへ戻る途中反対方向に同様の経路をたどる。
【００２２】
図５で最もよくわかるように、プローブシステム５０は、例えば、周波数でほぼ１００ＧＨｚなどの高周波信号の送信に適した、ＩＣテスタ５２とＩＣパッド５４との間に信号経路を提供する。ＩＣテスタ５２内のプリント回路基板の低い端面に装着されたポゴピンコネクタ８４は、テスタチャネルＩ／Ｏポートと、フレックス・ケーブル内の導体とリンクされたフレックス・ケーブル８６の終端部上に形成されたパッド８５との間で高周波信号を送信するためにポゴピン８３を提供する。フレックス・ケーブル８６内の導体の対向する終端部はスペーストランスフォーマ６４の下面で終端される。フレックス・ケーブル８６は信号伝送用の導体を保持するフレキシブル基板を備える。種々のタイプの周知のフレックス・ケーブルを用いてフレックス・ケーブル８６を実装してもよい。例えば、フレックス・ケーブル８６は、フレキシブルなポリイミド、テフロン（登録商標）、または別の誘電体材料からなる１または２以上の基板層を含むものであってもよい。この基板層上に銅または別の導電材のマイクロストリップおよび／またはストリップ導体が、例えば、リソグラフィ技法などによって形成され、フレックス・ケーブルの長さ全体にわたって均等な伝送ライン環境が提供される。フレックス・ケーブル８６は、高いノイズ免疫性差分信号用経路を提供する平行な複数対のトレースを提供するものであってもよい。
【００２３】
上記とは別に、フレックス・ケーブル８６は、１または２以上の同軸ケーブルから構成される、あるいは、１または２以上の同軸ケーブルを含むものであってもよいし、フレックス・ケーブルの中を通る信号経路を設けるための、フレキシブル基板上に、またはフレキシブル基板内に形成される別のタイプの伝送ラインを含むものであってもよい。
【００２４】
図４と図５に示す本発明の例示実施形態がＩＣテスタ５２とプローブボード５０間の信号経路としてポゴピンコネクタ６６または８４を使用するのに対して、例えば、同軸ケーブルやフレックス・ケーブルあるいはＳＭＢ、ＳＭＰまたはＳＭＡコネクタなどの種々のタイプの周知のコネクタを介するなどの多くの別の方法で、ＩＣテスタ５２とプローブボード５０間の信号経路を実現してもよい。
【００２５】
図６に例示のように、エポキシ９０やその他の好適な絶縁材ケースにフレックス・ケーブル８６の上端部を入れて、ケーブル終端ブロック９２を形成してもよい。終端ブロック９２の頂部は平らな表面と接地させ、導体の終端部を露出してもよい。露出した導体終端部上に成膜した導電材がポゴピン８３を受け入れるパッド８５を提供するようにしてもよい。個々の終端ブロック９２はインターフェースボード６０内の開口部内に接着剤によって適切に保持され、終端ブロックの位置決めが行われて、終端ブロックの上面のパッド８５がインターフェースボードの上面のパッド７０（図４）と同じ平面に常に在るようにされる。
【００２６】
図７はスペーストランスフォーマ６４の下面の上方向へ向けた平面図であり、このスペーストランスフォーマ６４上に４本のフレックス・ケーブル８６が終端している。説明を簡略にするために、スペーストランスフォーマ６４は、その下面に３６個のプローブパッド８１からなるアレイを有するものとして描かれている。この下面にプローブ８０（図５）を形成することができるが、実際には、スペーストランスフォーマ６４は、多くのさらに大きなアレイのパッド８１を含むものであってもよい。フレックス・ケーブル８６により設けられた導体の露出した低い終端部９４は、（ハンダ付け、ワイヤボンド、導電性接着剤、もしくはその他の手段により）スペーストランスフォーマ６４の下面のパッド９６と接続される。スペーストランスフォーマ６４の下面に形成されたトレース９８は、パッド９６のいくつかをプローブパッド８１のいくつかとリンクする。上方に延在するビア（図示せず）は、スペーストランスフォーマ６４の高い層に形成されるトレース（図示せず）と別の導体９４をリンクするものであってもよい。この高い層のトレースは別のビア（図示せず）まで延在して、下方へ別のプローブパッド８１まで通る。
【００２７】
図５のポゴピン８３とフレックス・ケーブル８６とにより設けられたテスタ５２とばね接点８０との間の信号経路は、プローブボードアセンブリ５１を通り抜ける信号経路よりも高い帯域幅を持つことができる。というのは、より高い帯域の経路のほとんどは、均等に配分されたインピーダンスを有する非常に均等な伝送ライン環境から構成されるからである。また、より高い帯域幅の経路には、実質的により少数の接合部が異種の伝送ライン間に含まれ、この接合部が信号の減衰と歪みの原因となる可能性がある。上述のように、ポゴピン６６（図４）の中を通る信号経路、インターフェースボード６０、インターポーザ６２およびスペーストランスフォーマ６４には１０またはそれ以上の上記のような接合部を含むようにしてもよい。スペーストランスフォーマ６４の下面のポゴピン８３（図５）、フレックス・ケーブル８６およびトレース９６（図７）の中を通る信号経路には３つの伝送ライン接合部しか含まれない。
【００２８】
図８〜図１０は、図３〜図５のプローブシステム５０と多くの共通点を有する別の例示プローブシステム１００を示すものであり、したがって、類似の参照記号は類似の構造を意味する。しかし、プローブシステム１００はプローブボードアセンブリ５１とは異なるものである。というのは、プローブシステム１００では４つのフレックス・ケーブルの代わりに２つのフレックス・ケーブル８６が採用されているからであり、またフレックス・ケーブル８６内の導体の低い終端部は、ばね接点８０をバイパスするようにＩＣパッド５４と結合されるからである。
【００２９】
図８〜図１０に示すように、フレックス・ケーブル８６には蛇行性のある基板フィンガ１０２が含まれ、信号経路を形成する導体を含むこれらのフィンガは、プローブ８０により占められるスペーストランスフォーマ６４の下の領域の中まで延在する。スペーストランスフォーマ６４と種々のＩＣパッド５４Ａとの間で信号を運ぶ種々のプローブ８０Ａをバイパスして、個々のフィンガ１０２は、このフィンガに含まれる伝送ラインを経由して高周波信号の伝送または受信を行う対象となる１または２以上のＩＣパッド５４Ｂにわたって延在する。フィンガ１０２の下側面に形成される尖った導電性チップ１０６によって、プローブとして機能して、フィンガ内に存在する伝送ラインと、高周波数ＩＣパッド５４Ｂ間の信号経路が提供される。
【００３０】
ＩＣパッド５４Ａの間を往来する低い周波数信号を運ぶばね接点８０Ａよりもいくぶん短いばね接点８０Ｂの終端部は、フレックス・ケーブルフィンガ１０２の上面と接着されて、個々のフィンガ１０２をスペーストランスフォーマ６４の下面と構造的にリンクする。ばね接点８０Ｂは信号を運ばないが、代わりに、スペーストランスフォーマ６４の下の所定位置にフィンガ１０２を保持するためのフレキシブルな構造部材として機能し、スペーストランスフォーマに対する相対的なフィンガ１０２の動きの範囲を限定して、フィンガ１０２とＩＣパッド５４Ｂとの正しい位置合せを行う。したがって、フレックス・ケーブル８６内の導体が提供する均等な伝送ライン環境は、ポゴピン８３から、ＩＣパッド５４Ｂに接触するプローブとして機能するチップ１０６までずっと延在することになる。プローブシステム１００のフレックス・ケーブルの終端実装構成は、図５〜図７のプローブシステム５０のケーブル終端構成を必要としていたスペーストランスフォーマ６４内のプローブ８０と信号経路とを不要としていること、そのため、信号経路内の伝送ライン接合部の個数が減少していることに留意されたい。
【００３１】
ＩＣ５６は、検査を受けている間、ウォームアップし、膨張することにより、ＩＣパッド５４を垂直方向に動かし、さらに水平方向に離れた方向へ動かす場合がある。フィンガ１０２はフレキシブルであるため、チップ１０６はＩＣパッド５４Ｂとの接触状態をそのまま保つのに必要なだけ垂直方向に移動することが可能となる。フィンガ１０２は図１０に示すようにスペーストランスフォーマ６４の下で蛇行するように延在して、チップ１０６に縦方向に延びる弾力性を与えて、ＩＣパッド５４Ｂとの接触状態をそのまま保つのに必要なだけ、チップ５４Ｂが互いに対して相対的に水平方向に移動することを可能にすることが望ましい。スペーストランスフォーマ６４は、セラミックまたはウェーハ５８を形成する半導体材料の熱膨張係数と類似の熱膨張係数を有する別の基板材料から形成することが望ましい。スペーストランスフォーマ６４の温度はウェーハ５８の温度をトラックする傾向がある。というのは、スペーストランスフォーマ６４がウェーハに非常に近接して位置しているからである。スペーストランスフォーマ６４がウェーハ５８と同じ熱膨張係数を持つとき、プローブ８０はＩＣパッド５４Ａと同じレートで離れた方向へ移動して、プローブ８０がＩＣパッド５４Ａと接触状態のままとなるようにする傾向がある。蛇行性のあるフレックス・ケーブルフィンガ１０２がウェーハの平面に対して平行な水平面で移動する弾力性を有し、さらに、フィンガチップ５４の上方のフィンガ１０２に装着されたばね接点８０Ｂが、フィンガ１０２をスペーストランスフォーマ６４と構造的にリンクするため、フィンガチップ５４も、ウェーハの温度の上昇に伴ってパッド５４Ｂとの接触状態をそのまま保つのに必要なだけウェーハ面の平面に対して垂直方向に離れた方向へ移動する。
【００３２】
図１１と図１２とは、スペーストランスフォーマ６４の下にあるプローブシステム１００のフレックス・ケーブルの導体を終端する代替アプローチを採用した本発明の別の例示実施形態を示すものである。図１１は、スペーストランスフォーマ６４の下方向に延在するフィンガ１２０を有するフレックス・ケーブル８６の下側面を上向き方向に見た平面図である。図１２は、スペーストランスフォーマ６４とＩＣ５６との間に延在する１つのフィンガ１２０の部分断面立面図である。フィンガ１２０は、フィンガ１２０内の導体がアクセスするＩＣパッド５４Ｂにわたって延在する。フィンガ１２０の下側面にあるチップ１０６は、Ｉ／０パッド５４Ｂとフィンガ１２０内の導体との間に信号経路を提供すける。スペーストランスフォーマ６４の下面のフィンガ１２０とパッド８１との間で接続されたプローブ８０Ｂは信号を運ばないが、代わりに、スペーストランスフォーマ６４の下の所定位置にフィンガ１０２を支持し、フィンガの水平方向の動きの範囲を限定するためのフレキシブルな構造部材としてのみ機能する。
【００３３】
上記フィンガがパッド５４Ｂにわたって延在するにつれて、フィンガ１２０は、スペーストランスフォーマ６４の下側面のパッド８１に装着され、スペーストランスフォーマ６４の下側面のパッド８１から下方まで延在するばね接点８０Ｃを介してアクセスされるいくつかの接点５４Ｃを無視することができる。ばね接点８０Ｃの低い終端部は、ＩＣパッド５４Ｃに接触するための、フレックス・ケーブル８６の下面に装着されたチップ１２４までフレックス・ケーブルフィンガ１２０を通って垂直方向に延在するビア１２２の上面に装着される。したがって、ＩＣパッド５４Ｂの中に入ったり、ＩＣパッド５４Ｂを出たりする高周波数信号が、プローブチップ１０６と、フレックス・ケーブルフィンガ１２０内に実装される導体とを通り抜けている間、低周波数信号は、プローブ８０Ｃと、ビア１２２と、プローブチップ１２４とを通ってスペーストランスフォーマ６４の下面のＩＣパッド５４Ｃとパッド８１との間を通ることができる。低周波数信号は、プローブ８０Ａの中を直接通ってパッド８１とＩＣパッド５４Ａとの間を通るようにしてもよい。
【００３４】
図１３は、本発明の別の例示実施形態に準拠するプローブシステム１１０の断面立面図であり、図５のプローブシステム５０に対する変更例である。図中、類似の参照記号は類似の構造を意味するものとする。プローブボードアセンブリ１１０は、フレックス・ケーブル８６内の導体の上端部が、インターフェースボード６０の下面に形成されるパッド１１２上で終端しているという点でプローブボードアセンブリ５０とは異なるものである。インターフェースボード６０上、並びに、インターフェースボード６０内に形成されるトレースとビア（図示せず）とは、ポゴピン８３が接触しているインターフェースボードの上面のパッド８５とパッド１１２をリンクする。
【００３５】
図１４は、本発明の別の例示実施形態に準拠するプローブシステム１２０の断面立面図であり、図８のプローブシステム１００に対する変更例である。図中、類似の参照記号は類似の構造を意味するものとする。図１５は、スペーストランスフォーマ６４とＩＣ５６との間に存在する、図１４のプローブシステム１２０の一部の拡大断面立面図であり、図１６はウェーハ５８から、下のフレックス・ケーブル８６とスペーストランスフォーマ６４の側部へ向かって上方へ見たときの平面図である。
【００３６】
図１４のプローブシステム１２０は、図１５と図１６で最もよくわかるように、フレックス・ケーブル８６がスペーストランスフォーマ６４の下に完全に延在するという点でプローブシステム１００とは異なるものである。フレックス・ケーブル８６の低い側部に装着されたプローブチップ１３０はＩＣパッド５４に接触する。スペーストランスフォーマ６４の下面のパッド８１間に、および、プローブチップ１３０の上方のフレックス・ケーブル８６の上面のパッド１３２に装着された可動ばね接点８０によってケーブル８６用支持部が提供される。
【００３７】
フレックス・ケーブル８６の中を通るビア１３３は、１組のプローブチップ１３０をチップの上方にあるパッド１３２とリンクしてもよい。したがって、ＩＣテスタ５２は、プローブボード６０、インターポーザ６２、スペーストランスフォーマ６４、ばね接点８０、ビア１３３およびプローブチップ１３０の中を通って延伸する経路によっていくつかのＩＣパッド５６と通信を行うことができる。
【００３８】
フレックス・ケーブル８６の下面に形成された第２の組のプローブチップ１３０は、フレックス・ケーブル８６により提供される信号経路（図示せず）と接続され、それによって、ＩＣテスタ５２が、フレックス・ケーブル８６とプローブチップ１３０とを通り抜ける高周波信号を介してＩＣパッド５４のいくつかと通信できるようになる。第２の組のプローブチップ１３０の上方にあるばね接点８０は信号を伝えるものではなく、プローブチップ用の支持部を提供するものである。
【００３９】
図１７は、基板材料のプローブチップ１３０のうちの１つを保持するフレックス・ケーブル８６の領域の拡大平面図である。フレックス・ケーブル８６の一部は除去されて、プローブチップ１３０を保持するフレックス・ケーブル基板の島１３８のほとんどを取り囲むスペース１３４が形成される。フレックス・ケーブル基板の２つの（またはそれ以上の）フレキシブルな小さな蛇行性ブリッジ１４０はそのままの状態で残り、個々の基板の島１３８をフレックス・ケーブル８６の主要拡張部とリンクする。フレックス・ケーブル８６により設けられる信号経路を介してＩＣテスタ５２と通信するプローブチップセット１３８のために、上記信号経路はブリッジ１４０を介してプローブチップセット１３０まで延在する。
【００４０】
また、ブリッジ１４０と、島１３８の上方でフレックス・ケーブル８６と接続されたばね接点８０とは、接触するＩＣパッド５４（図１３）の上方の所定位置にチップ１３０を保持する。上述のように、ＩＣパッド５４は相互に完全には同一平面上にはなく、検査中ＩＣがウォームアップし、膨張するとき、垂直方向および水平方向の双方の方向に動く可能性がある。ブリッジ１４０と、個々のプローブチップ１３０の上方のばね接点８０とは、たとえ、ＩＣウェーハのウォームアップの開始と共にパッドの高さが変わることがあるとしても、ＩＣパッド５４との接触状態をそのまま保つのに必要なだけプローブチップ１３０が垂直方向に動くことを可能にするのに十分な弾力性を有している。
【００４１】
フレックス・ケーブル８６の基板材料は、ウェーハ５８（図１１）を形成する半導体材料と同じ熱膨張係数を持つことはできないが、ブリッジ１４０の蛇行性を有する性質によって、検査中のＩＣの熱膨張中パッドが水平方向に動くとき、ＩＣパッド５４との接触状態をそのまま保つのに必要なだけ、プローブチップ１３０が互いに対して相対的に、並びに、フレックス・ケーブル８６の本体に対して相対的に水平方向に動くことを可能にする十分な弾力性が該基板材料に与えられている。
【００４２】
図１８は、本発明の別の例示実施形態に準拠するプローブシステム１５０の断面立面図であり、図１４のプローブシステム１１０に対する変更例である。図中、類似の参照記号は類似の構造を意味するものとする。図１９は、スペーストランスフォーマ６４とＩＣ５６との間に存在する、図１８のプローブシステム１５０の一部を拡大した断面立面図であり、図２１はウェーハ５８から、下のフレックス・ケーブル８６とスペーストランスフォーマ６４の側部へ向かって上方へ見たときの平面図であり、図２０は、基板ブリッジ１４０の中を通るフレックス・ケーブル８６とリンクされた単一の基板の島１３８を示す図２０のフレックス・ケーブル８６の一部拡大図である。
【００４３】
プローブシステム１５０は、図１８のＩＣテスタと、ＩＣ５６のパッド５４に装着されたばね接点１５２との間に信号経路を提供する。プローブシステム１５０では、フレックス・ケーブル基板の島１３８の上面のパッド１５４が半田ボールアレイ１５６によりスペーストランスフォーマ６４の下面のパッド８１と直接接続されるという点でプローブシステム１５０は図１４のプローブシステム１１０とは異なるものである。また、パッド１５８は、プローブチップとは逆に、個々のフレックス・ケーブル基板の島１３８の下面に形成される。パッド１５８は、ＩＣパッド５４の上方まで延在するばね接点１５２のチップが接触できるように配置される。
【００４４】
島１３８のいくつかの島の中を通って延在するビア１３３は、１組のプローブパッド１５８を島の上面のパッド１５４とリンクする。したがって、ＩＣテスタ５２は、プローブボード６０、インターポーザ６２、スペーストランスフォーマ６４、半田ボール１５６、ビア１３３、パッド１５８およびばね接点１５２を通って延在する経路によっていくつかのＩＣパッド５６と通信することができる。
【００４５】
基板の島１３８の下面に形成される第２の組のパッド１５８は、フレックス・ケーブル８６が提供する信号経路（図示せず）と接続され、それによってＩＣテスタ５２は、フレックス・ケーブル８６、基板ブリッジ１４０、パッド１５８およびばね接点１５２を貫通する高周波信号を介してＩＣパッド５４のいくつかと通信することができるようになる。
【００４６】
図２２Ａは、本発明の別の例示実施形態であり、集積回路テスタ１６２と、検査中のウェーハ１６６上のＩＣダイ１６４の表面のパッド１６３との間に信号経路を設けた多層プローブカードアセンブリ１６０を示す図である。プローブアセンブリ１６０は、ＩＣパッド１６３への信号アクセスを遠隔地検査装置（図示せず）に提供することも可能である。
【００４７】
プローブカードアセンブリ１６０は、プローブボード１７０を備え、テスタ１６２とパッド１７２間に信号経路を有する１組のポゴピンコネクタ１７４のチップを受け入れる１組のパッド１７２がプローブボード１７０の上面に設けられる。１または２以上のフレックス・ケーブル１７５を介して延在する信号経路は、フレックス・ケーブル１７５の上面と下面に形成される１組のばね接点１７６と１７８とを相互接続し、プローブボード１７０の下面の１組のパッド１８０と、スペーストランスフォーマボード１８４の上面の１組のパッド１８２との間に信号経路を設ける。１組のプローブ１８６によって、スペーストランスフォーマ１８４の下面のパッド１８８と、ＩＣパッド１６３との間に信号経路が提供される。プローブボード１７０とスペーストランスフォーマ１８４とは、単一または複数の絶縁基板層と、基板層上に形成されたトレースと、上面と下面のパッドおよび／または接点間で、水平方向および垂直方向に導体信号用基板層を貫通して延在するビアとを備えたものであってもよい。
【００４８】
ばね接点１７８のいくつかは、プローブボード１７０まで延在してもよいフレックス・ケーブル１７５内で信号経路に接触することができる。プローブボード１７０は、その上面の接点１７２のいくつかをフレックス・ケーブル１７５内の導体とリンクし、それによって、高い周波数または他の信号がばね接点１７８およびプローブボード１７０内のバイパス伝送ライン接合部まで、並びに、パッド１８０と接点１７６間でフレックス・ケーブル１７５を介して進むことを可能にする。フレックス・ケーブル１７５の１または２以上の導体は、任意の手段によって任意の場所でリジッド基板と接続された遠隔地装置（図示せず）まで延在するものであってもよい。
【００４９】
図２２Ｂは、フレックス・ケーブル１７５内での例示の信号ルーティング方式を示すブロック図である。フレックス・ケーブルは、回路基板のようなフレキシブル基板を備え、このフレキシブル基板を利用して狭表面装着素子をフレックス・ケーブル上に保持することが可能であり、抵抗器とキャパシタなどの受動素子、並びに、信号ルーティング用素子などとして機能可能な集積回路スイッチ、マルチプレクサ、等を含む能動素子を備える。図２２Ｂはテスタチャネルのうちの１つのテスタチャネルから出る信号によって電力を受け、制御される１組の集積回路用ルーティングスイッチ１９１を示し、このルーティングスイッチ１９１は、ばね接点１７６を含む種々の別の導体、並びに、テスタ１６２へ通じるフレックス・ケーブル導体、または、遠隔地装置と、図２２Ａのばね接点１７８によりアクセスされるフレックス・ケーブル１７５の下面のパッド１９２を選択的にリンクするために用いられる。
【００５０】
図２２Ｂのスイッチ実装構成は、例えば、ＩＣテスタ１６２と他の遠隔地検査装置とが、異なるタイプの検査をＩＣ端子で行う場合に有用である。例えば、ＩＣテスタ１６２はＩＣ１６４上の論理回路検査を行うように適合されたものであってもよい。これに対して、遠隔地装置はＩＣに対するパラメータ試験を行うように適合されたものであってもよい。遠隔地装置は、検査対象のＩＣに対して給電を行うものであってもよい。（例えば給電装置と接続された遠隔地装置などのような）遠隔地装置は、いくつかの経路をばね接点１７８と直接接続して、遠隔地装置とテスタ１６２とが、検査中種々のＩＣピンに同時にアクセスできるようにしてもよい。同時に検査可能なＩＣの数を増やすために、２以上の同タイプのＩＣテスタがＩＣに同時アクセスを行うことができる。この同時にアクセスは、低周波数の検査用信号を印加する際に特に実行可能なアクセスであり、この場合、検査装置と検査中のＩＣとの間の信号経路距離を最小化する必要がない。このようなケースでは、ルーティングスイッチ１９１は不要となる。というのは、個々のフレックス・ケーブル導体と個々のばね接点１７６とが別々のばね接点１７９にアクセスするからである。フレックス・ケーブル１７５は、検査中のＩＣに対する変化を結果としてもたらすルーティングパターンの変化を調整し、検査装置の変化を調整するための異なる信号ルーティング用実装構成を備えたフレックス・ケーブルを有するフレックス・ケーブル１７と容易に入れ替えることができる。
【００５１】
図２３Ａは一対のフレックス・ケーブル８６の平面図であり、このフレックス・ケーブル８６は、スペーストランスフォーマ１９３またはウェーハ１９４表面のパッドのいずれかに装着された１組のプローブ１９５を介してアクセスされるウェーハ１９４（図２３Ｂ）から見て上方にあるリジッド基板１９３の下を通る。プローブ１９５は、フレックス・ケーブル８６内の１組のウィンドウズ（登録商標）１９６を貫通する。図２３Ｂは図２３Ａの切断ラインＢ−Ｂに沿った断面立面図である。図２３Ａと図２３Ｂは、フレックス・ケーブル８６内のプローブ１５６のいくつかを導体１９７とリンクする別のアプローチを示す図である。ビア１９９の中を通る導体１９７とリンクされたフレックス・ケーブル８６の上面のパッド間に延在する１組のばね接点１９８は、フレックス・ケーブル８６と基板１９３の下面のパッド２００を貫通して垂直方向に通る。スペーストランスフォーマ１９３内に、または、スペーストランスフォーマ１９３の表面に形成された導体（図示せず）は、プローブ２００に接触したまたはプローブ２００に装着した基板１９３の下面のパッド２００をリンクする。このタイプの相互接続実装構成は、図７、１０、１１、１５、１９に例示の相互接続実装構成の代わりに、または、図７、１０、１１、１５、１９に例示の相互接続実装構成に併せて採用することが可能である。
【００５２】
図２４Ａ〜図２４Ｇは、本明細書で上記した本発明の種々の例示実施形態で採用できるように、接触チップ構造を形成し、フレックス・ケーブルのパッドにこれを装着する例示の処理工程を示す図である。図２４Ａに例示のように、フォトリソグラフィエッチングまたは他の任意の好適な技法を利用してシリコン半導体ウェーハなどの１組のピット２１０が任意の好適な材料からなる基板２１２内に適切に形成される。次いで、図２４Ｂに示すように、アルミニウムなどのような、容易にエッチング可能な分離（ｒｅｌｅａｓｉｎｇ）／短絡材からなる層２１４が基板２１０の上面にわたって形成される。次いで、図２４Ｃに示すように、フォトレジストなどのマスキング材２１６が分離／短絡材２１４上に成膜され、接触チップ構造の形状を画定する１組のモールド２１８を形成する。図２４Ｄを参照すると、次いで、接触チップ構造を形成する導電材２２０がモールド内に成膜される。電気めっきにより、または、パターンマスキング材内を成膜する他の任意の周知の処理工程によりチップ構造材２２０の成膜を行ってもよい。次いで、図２４Ｅに例示のように、マスキング材２１６は除去され、１組のチップ２２２が露出される。次いで、図２４Ｆに図示のように、チップ構造２２２は、例えば、導電性接着剤、ハンダ付け、蝋付け材等のような接合材２２８を用いてフレックス・ケーブル２２６のパッド２２４に装着される。次いで、分離／短絡層２１８は、例えばエッチングなどにより除去され、図２４Ｇに図示の基板２１０からチップ構造２３０が分離される。
【００５３】
したがって、分離／短絡層２１４は、電気めっきによってチップ２２２の形成を速めるだけでなく、容易にエッチングを行って基板２１０からチップ２２の分離を行うことができるチップ２２２用のベースを与えることになる。分離／短絡層２１４は、１または２以上の層を含むものであってもよく、分離材層がまず形成され、次いで短絡材層がこの分離材層上に形成される。
【００５４】
図２４Ｇに図示のチップ構造２３０の特定のサイズ、形状あるいは輪郭は本発明にとって決定的に重要なものではなく、種々のサイズと形状の他の好適なチップ構造を同様に形成してもよい。追加の例示チップ構造が、米国特許出願番号第０８／８１９，４６４号（１９９７年３月１７日出願、現在放棄）、および米国特許出願番号第０９／１８９，７６１号（１９９８年１１月１０日出願）に開示されている。これら双方の特許は本願明細書で参照により援用される。
【００５５】
図２５Ａ〜図３０Ｂは本発明のさらに別の例示実施形態を示す図である。図２５Ａ〜図２６Ｂは例示のプローブボードアセンブリ２５００を示す。図２５Ａは底面図であり、図２５Ｂはプローブボードアセンブリ２５００の上面図である。図２６Ａはプローブボードアセンブリ２５００の側部横断断面図であり、図２６Ｂは図２６Ａの拡張部分投影図である。
【００５６】
図２５Ａと図２５Ｂに図示のように、例示のプローブボードアセンブリには、テスタとの接触用として一方の側部にコンタクトパッド２５１６ａ〜２５１６ｆを備えたインターフェースボード２５０２が設けられる。インターフェースボード２５０２はプリント回路基板などであってもよく、コンタクトパッド２５１６ｆ〜２５１６ｆはポゴ型ピンとの接触用パッドなどであってもよい。コンタクトパッド２５１６ｆ〜２５１６ｆは、フレックス・ストリップ２５１０内で電気トレースと電気的に接続される（図２５Ａと図２５Ｂには図示せず）。フレックス・ストリップ２５１０内の電気トレースは、プローブが装着されたタイル２５０６を介してプローブ２５０８との電気接続を行う。
【００５７】
図２５Ａ〜図２６Ｂは、コンタクトパッド２５１６ａ〜２５１６ｆからフレックス・ストリップ２５１０内のトレースと、次いで、プローブ２５０８との電気接続を行う１つの例示の方法を示す図である。図２５Ｂに図示のように、トレース２５１８ａ〜２５１８ｆはコンタクトパッド２５１６ａ〜２５１６ｆからインターフェースボード２５０２の一方の側部のビアパッド２５２０ａ〜２５２０ｆまで伸びる。図２６Ａと図２６Ｂに図示のように、個々のビア２６２６はビアパッド２５２０ａ〜２５２０ｆをインターフェースボード２５０２の他方の側部の電気トレース２６２８と電気的に接続する。トレース２６２８は１または２以上のコネクタ２５１２と電気的に接続され、このコネクタ２５１２の中へフレックス・ストリップ２５１０を差し込んだり、別様に接続したりしてもよい。このようにして、フレックス・ストリップ２５１０のトレース２６１０ａはトレース２６２８と電気的に接続される。
【００５８】
フレックス・ストリップ２５１０はフレキシブルな、比較的薄い絶縁材２６１０ｂを含むものであってもよい。この絶縁材上に、あるいは、この絶縁材内に複数の電気トレース２６１０ａが形成される。上記の単純化した例が図２６Ｂに示されている。フレックス・ストリップ２５１０は、プローブ２５０８が装着されているタイル２５０６の後部まで伸びる。図２６Ｂに最もよく示されているように、フレックス・ストリップ２５１０上のパッド２６３０はタイル２５０６上の対応するパッド２６３２に固着される。タイル２５０６の中を通るビア２６３６は、パッド２６３２をプローブ２５０８と電気的に接続する。
【００５９】
このようにして、導電経路がコンタクトパッド２５１６ａ〜２５１６ｆとプローブ２５０８との間に形成されることになる。例図２６Ｂでは、このような導電経路は、インターフェースボード２５０２の上面のトレース２５１８と、ビアパッド２５２０およびインターフェースボード２５０２の中を通るビア２６２６と、インターフェースボード２５０２の底面側の別のトレース２６２８と、コネクタ２５１２と、フレックス・ストリップ２５１０上のトレース２６１０ａと、フレックス・ストリップ上のパッド２６３０と、タイル２５０６上の対応するパッド２５３２と、タイル２５０６の中を通るビア２６３６とを備える。このような導電経路の種々の部分のインピーダンスを一致させることができることは好都合である。これは、高周波数の電気信号が導電経路の中を通過する場合、特に好都合となる場合がある。
【００６０】
図２５Ａ〜図２６Ｂに図示のように、１または２以上の電子部品２５２２を上述の導電経路と接続してもよい。このような電子部品の例には、減結合コンデンサと絶縁抵抗器とが含まれる。図２５Ａ〜図２６Ｂに図示の例では、このような電子部品２５２２は、フレックス・ストリップ２５１０のトレース２６１０ａと接続され、フレックス・ストリップ２５１０の近くでトレース２６１０ａはタイル２５０６上のパッド２６３２と接続される。或いは、このような電子部品は、経路に沿った別の位置で接続してもよい。例えば、このような電子部品は、コネクタ２５１２とタイル２５０６との間のフレックス・ストリップ２５１０のいずれかの側部に固着することも可能である。
【００６１】
図２５Ａ〜図２６Ｂに図示のように、フレックス・ストリップ２５１０は、スペース用基板２５０４に固着してもよい。このスペース用基板自体はインターフェースボード２５０２に固着される。インターフェースボード２５０２とスペース用基板２５０４とは、開口部２５２４を備えたものであってもよく、例えば、図２５Ｂ、図２６Ａ、図２６Ｂに図示のように、フレックス・ストリップ２５１０に装着された電子部品２５２２へ直接アクセスすることができる。スペース用基板２５０４は任意の方法でインターフェースボード２５０２に固着してもよい。例えば、スペース用基板２５０４は、インターフェースボード２５０２に接着したり、ボルトで締めたり、クランプしたり、締め付けたりしてもよい。別の例として、米国特許第５，９７４，６６２号の図５に図示の平担化用アセンブリと類似した平担化用アセンブリを用いてインターフェースボード２５０２にスペース用基板２５０４を固着してもよい。上記特許はその全体が本願明細書で参照により援用される。フレックス・ストリップ２５１０は、スペース用基板２５０４および／またはタイル２５０６に接着したり、固着したりしてもよい。
【００６２】
フレックス・ストリップ２５１０はトレースの１または２以上の層を備えたものであってもよい。図２７Ａ〜図３０は、トレースの多重層を備えた例示のフレックス・ストリップ２７１０の部分投影図を示す図である。さらに、図２７Ａ〜図３０は、フレックス・ストリップ２７１０のトレースと、単一層または多重層のいずれに関わらず任意のフレックス・ストリップと共に使用できるタイル２８０６上のプローブ３００８との間の例示の相互接続も示す図である。以下の記載でわかるように、例示のフレックス・ストリップ２５１０にはオプションの接地平面とシールド用ビアとが含まれる。
【００６３】
図２７Ａは、トレース（本例では２つの層からなるトレース）からなる多重層を備えたフレックス・ストリップ２７１０の底面の部分投影図を示す。図示のように、フレックス・ストリップ２７１０の底面にはパッド２７３０ａ〜２７３０ｐが設けられる。フレックス・ストリップ２７１０の種々の側面断面図を示す図２７Ｂ〜図２７Ｅに図示のように、この例示のフレックス・ストリップ２７１０には、シールドされていない信号トレース２７３８からなる層（４層を示す）と、シールドされた信号トレース２７４２からなる層（２層を示す）とが含まれ、このシールドされた信号トレース２７４２は接地平面２７４４と２７４０とによりシールドされる。周知のように、シールドされたトレースは、高周波信号の搬送用として特に有用である。信号トレース２７３８と２７４２、並びに、接地平面２７４０と２７４４は絶縁材２７４６のケースに入れられる。好適には、フレックス・ストリップ２７１０は薄くかつフレキシブルであることが望ましい。図２７Ａ〜図３０Ｂは、必ずしも比例するものとはかぎらないこと、場合に応じて、例示を目的として比例から外れて描かれている場合もあることを付記しておく。平面２７４０と２７４４および平面２８４０は、（後述するが）接地する必要はなく、所望の電圧に設定した電圧源と接続できることを付記しておく。周知のように、上記のような実装構成を用いてトレースとビアのインピーダンス制御を行ってもよい。
【００６４】
フレックス・ストリップ２７１０内のビアは、信号トレース２７３８、２７４２、および、接地平面２７４０と２７４４の一方または双方の接地平面をフレックス・ストリップ２７１０の底面のパッド２７３０ａ〜２７３０ｐと接続する。図２７Ａ〜図２７Ｅに図示の例では、ビア２７５０はシールドされていない信号トレース２７３８をパッド２７３０ｍ〜２７３０ｐ（図２７Ｂを参照のこと）と接続し、ビア２７５２は接地平面２７４０をパッド２７３０ｉ〜２７３０ｌ（図２７Ｃを参照のこと）と接続する。図２７Ｃに図示のように、ビア２７５２が、信号トレース２７３８を通り抜ける必要がある場合、信号トレース２７３８との電気接点を作らないようにするために信号トレース２７３８の中を通る絶縁済み通路２７５６が設けられる。部分図２７Ｄと図２７Ｅに図示のように、ビア２７６６は接地平面２７４４をパッド２７３０ｅおよび２７３０ｈと接続し、ビア２７６４はシールドされた信号トレース２７４２をパッド２７３０ｆおよび２７３０ｇと接続する。接地平面２７４０を通じて絶縁済み通路２７６２が設けられ、必要に応じて信号トレース２７３８の中を通って絶縁済み通路２７５６が設けられる（例は図２７Ｄに図示されている）。図２７Ｄに図示のように、信号トレースとの電気接続部をつくるために、必要に応じて、（図２５Ｂ、２６Ａ、２６Ｂに図示の電子部品２５２２などの）電子部品用パッド２７４８にビア２７５４、２７５５および絶縁済み通路２７６８を設けてもよい。
【００６５】
上述のように、接地平面２７４０と２７４４は信号トレース２７４２をシールドする。接地平面２７４４およびビア２７５２と接続されたビア２７６６は、信号ビア２７６４をシールドする。したがって、接地平面２７４０と２７４４とはシールドを行うだけでなく、接地したビア２７５２と２７６６も、シールドされたトレース２７４２と電気的に接続されたビア２７６４に対するシールドを行うことになる。言うまでもなく、より少数の、または、追加したシールド用ビアを設けてもよい。
【００６６】
図２８Ａは、フレックス・ストリップ２７１０の底面と接続された頂面を持つ例示のタイル２８０６の底面を示す。タイル２８０６の頂面（図２８Ａでは見えない）に、フレックス・ストリップ２７１０の底部に配置されたパッド２７３０ａ〜２７３０ｐのパターンに一致するパターンでパッドが配置されている（図２７Ａを参照のこと）。図２８Ａに、タイル２８０６の頂面のパッド２８３２ａ〜２８３２ｄ、２８３２ｅ、２８３２ｈ、２８３２ｉ〜２８３２ｌの位置が点線で示されている。タイル２８０６の頂面のパッド２８３２ｆ、２８３２ｇ、並びに、２８３２ｍ〜２８３２ｐの位置はタイル２８０６の底面のパッド２８７０ｆ、２８７０ｇ、および２８７０ｍ〜２８７０ｐの位置に対応する。フレックス・ストリップ２７１０の底面のパッド２７３０ａ〜２７３０ｐは、限定なしで、ハンダ付け、蝋付け、溶接、などの任意の手段によってタイル２８０６の頂面のパッド２８３２ａ〜２８３２ｐと相互接続したものであってもよい。別の代替例も考えることができる。クランプ、接着、ボルト締め、あるいは別の手段を用いて、タイル２８０６とフレックス・ストリップ２７１０とを相互に対して適切な位置に保持するようにしてもよい。さらに、フレックス・ストリップ２７１０の底面のパッド２７３０ａ〜２７３０ｐ間の相互接続と、タイル２８０６の頂面のパッド２８３２ａ〜２８３２ｐとの単なる圧力接続を行うようにしてもよい。
【００６７】
ビア２８５０（図２８Ｃと図２８Ｄを参照のこと）は、接地平面２８４０をタイル２８０６内に埋め込んで、タイル２８０６の頂面上でパッド２８３２ａ〜２８３２ｅと２８３２ｈ〜２８３２ｌを接続する。別のビア２８５２（図２８Ｂを参照のこと）と２８６４（図２８Ｄを参照のこと）とは、タイルの底面の対応するパッド２８７０ｆ、２８７０ｇ、２８７０ｍ〜２８７０ｐとタイル２８０６の頂面でパッド２８３２ｆ、２８３２ｇ、２８３２ｍ〜２８３２ｐを接続する。絶縁済み通路２８５６が、必要に応じて接地平面２８４０を通じて設けられる。したがって、パッド２８３２ｍ〜２３３２ｐは、フレックス・ストリップ２７１０でシールドされていないトレース２７３８と接続されることになり、したがって、パッド２８７０ｇと２８７０ｆとはフレックス・ストリップ２７１０でシールドされたトレース２７４２と接続されることになる。
【００６８】
プローブ３００８は、タイル２８０６の底面のパッド２８７０ｆ、２８７０ｇ、２８７０ｍ〜２８７０ｐ上に装着または形成してもよい。しかし、パッド２８７０ｆ、２８７０ｇ、２８７０ｍ〜２８７０ｐは、プローブ３００８用の所望のパターンに対応するパターンで配置してはならない。このような場合、プローブパッド２９７２はプローブ３００８の所望のパターンに対応するタイル２８０６上に配置してもよい。トレース２９７４は、パッド２８７０ｆ、２８７０ｇ、２８７０ｍ〜２８７０ｐをプローブパッド２９７２と電気的に接続する。
【００６９】
図３０Ａと図３０Ｂに図示のように、プローブ３００８はプローブパッド２９７２上に装着または形成される。プローブ３００８は、いずれのタイプのプローブであってもよい。本発明を限定するものではないが、半導体素子のプロービングを行うのに適したプローブの例には、プローブ針、座屈ビームプローブ、バンププローブおよびスプリングプローブが含まれる。本発明を限定するものではないが、スプリングプローブの例については、米国特許第５，９１７，７０７号、米国特許第６，４８２，０１３号、米国特許第６，２６８，０１５号、並びに、米国特許出願公報第２００１／００４４２２５−Ａ１号および米国特許出願公報第２００１／００１２７３９−Ａ１号に記載がある。上記特許はすべてその全体が本願明細書で参照により援用される。
【００７０】
図３１Ａと図３１Ｂは、フレックス・ストリップ３１１０がインターフェースボード２５０２内の通路３１７６を通り抜け、インターフェースボード２５０２の、接点２５１６ａ〜２５１６ｆと同じ表面に配置されたコネクタ３１１２と接続する例示のプローブボードアセンブリ３１００を示す図である。例図３１Ａと図３１Ｂでは、接点２５１６ｃ〜２５１６ｅはトレース２５１８ｃ〜２５１８ｅを介して、フレックス・ストリップ３１１０と電気接続を行うコネクタ３１１２と電気的に接続される。このようにして、接点２５１６ｃ−２５１６ｅからフレックス・ストリップ２５１０への導電経路が短縮される。これは高周波信号の伝送のために特に好都合となる場合がある。実際に、信号が３ギガヘルツ未満や６ギガヘルツより高い周波数で伝送される場合、上記のような実装構成は、特に約３〜６ギガヘルツの範囲の信号周波数用として十分に好適である。図３１Ａと図３１Ｂに図示の例では、プローブボードアセンブリ３１００は、図２５Ａ〜図２６Ａに図示のプローブボードアセンブリ２５００と別様に類似したものである。
【００７１】
如上の明細書と図面とは本発明を実施するベストモードの実施形態例を描くものであり、描かれたベストモードのエレメントは、添付の請求項に記載されているような本発明のエレメントを例示するものである。しかし、本明細書に記載の上記実施形態例や、実施形態が作動する特定の態様に本発明を限定することを意図するものではない。例えば、図７、１０、１１、１５は、２乃至４のフレックス・ケーブル８６を採用する本発明の例示実施形態を示すものではあるが、フレックス・ケーブルの数および個々のフレックス・ケーブルに含まれる導体の数は、個々の特定の検査相互接続アプリケーション要件に適合するように選択することが可能であることを理解されたい。ポゴピンコネクタ６６または８４（図４、５、１３または１４）を用いてフレックス・ケーブル８６またはインターフェースボード６０をテスタ５２とリンクしてもよいが、当業で周知の別のタイプのコネクタを採用してもよい。図４、８、１３、１４に例示のプローブボードアセンブリは例示のものであり、これより多数のあるいは少数の相互接続した基板層を用いて実装してもよい。例えば、図５、８、１３、１４、１８に図示のインターポーザ６２は省いてもよく、スペーストランスファ６４をインターフェースボード６０と直接接続してもよい。別例のように、インターフェースボード６０上にプローブ８０を直接形成する場合、当該図のインターポーザ６２とスペーストランスフォーマ６４は省いてもよい。また、プローブボードアセンブリとフレックス・ケーブルの中を通る種々のタイプの信号経路に関連して提案した信号周波数帯域は例示のものであり、限定を意図するものではない。上述の本発明の例示実施形態は、ＩＣが半導体ウェーハ上でまだダイの中にある間、ＩＣテスタをＩＣとリンクするようになっているが、例えば、トレイ上のアレイに保持されているとき、ＩＣテスタとＩＣとが互いに分離した後、本発明の別の実施形態を利用してＩＣテスタをＩＣとリンクすることも可能であることを理解されたい。言うまでもなく、図２５Ａ〜図３１Ｂに関連して、６つの接点とプローブよりも少数のあるいはそれ以上の接点とプローブをプローブボードアセンブリに実装してもよく、さらに、任意の数の信号層を持つフレックス・ストリップを使用してもよい。
【００７２】
したがって、添付の請求項は、本明細書および図面に描かれている本発明の例示実施形態の例示エレメントの機能上の均等物であるエレメントを含む、いずれの請求項に記載のエレメントまたはステップの組み合わせを有するモードにおいても本発明の実施を適用できるようにすることを意図するものである。
【図面の簡単な説明】
【００７３】
【図１】図１は、集積回路（ＩＣ）テスタおよび入出力部と、電源部と、接地パッドとの間の信号経路を示す従来技術によるプローブボードアセンブリの平面図である。
【図２】図２は、図１の従来技術によるプローブボードアセンブリの断面立面図である。
【図３】図３は、１または２以上のＩＣ上のＩＣテスタとパッド間に信号経路を設けるための、本発明の例示実施形態に準拠するプローブシステムの平面図である。
【図４】図４は図３のプローブシステムの断面立面図である。
【図５】図５は図３のプローブシステムの断面立面図である。
【図６】図６は図５のフレックス・ケーブル終端ブロックの平面図である。
【図７】図７は、図３のプローブシステムのスペーストランスフォーマの下面の平面図である。
【図８】図８は、ＩＣ上のＩＣテスタと、１または２以上のパッドとの間に信号経路を設けるための、本発明の第２の例示の実施形態に準拠するプローブシステムの断面立面図である。
【図９】図９は図８のプローブシステムの拡大した部分断面立面図である。
【図１０】図１０は図８のプローブシステムのスペーストランスフォーマの下面の平面図である。
【図１１】図１１は、ＩＣ上のＩＣテスタと、１または２以上のパッドとの間に信号経路を設けるための、本発明の第３の例示の実施形態のスペーストランスフォーマの下面の平面図である。
【図１２】図１２は、図１１のプローブシステムの拡大した部分断面立面図である。
【図１３】図１３は、ＩＣ上のＩＣテスタと、１または２以上のパッドとの間に信号経路を設けるための、本発明の第４の例示の実施形態に準拠するプローブシステムの断面立面図である。
【図１４】図１４は、１または２以上のＩＣ上のＩＣテスタとＩＣパッドとの間に信号経路を設けるための、本発明の第５の例示の実施形態に準拠するプローブシステムの断面立面図である。
【図１５】図１５は、図１４のプローブシステムの拡大した部分断面立面図である。
【図１６】図１６は、図１４のプローブシステムのスペーストランスフォーマとフレックス・ケーブルの下面の平面図である。
【図１７】図１７は、単一の基板の島を含む図１６のフレックス・ケーブルの領域の拡大平面図である。
【図１８】図１８は、ＩＣテスタと、１または２以上のＩＣ上のパッドに形成したばね接点との間に信号経路を設けるための、本発明の第６の例示の実施形態に準拠するプローブシステムの断面立面図である。
【図１９】図１９は、図１７のプローブシステムの拡大した部分断面立面図である。
【図２０】図２０は、図１７のプローブシステムのスペーストランスフォーマとフレックス・ケーブルの下面の平面図である。
【図２１】図２１は、単一の基板の島を含む、図２０のフレックス・ケーブルの領域の拡大平面図である。
【図２２】図２２Ａは、ＩＣテスタと、遠隔地検査装置と、１または２以上のＩＣ上のパッドとの間に信号経路を設けるための、本発明の第７の例示の実施形態に準拠するプローブシステムの側面図である。図２２Ｂは図２２Ａのフレックス・ケーブル内の信号経路を示すブロック図である。
【図２３】図２３Ａは、本発明の第８の例示の実施形態に準拠するプローブシステムの平面図である。図２３Ｂは２３Ａの側面図である。
【図２４】図２４Ａ〜図２４Ｇは、本発明に準拠するフレックス・ケーブル上にプローブチップを形成する処理工程の実施形態例におけるステップを示す。
【図２５】図２５Ａと図２５Ｂとは、例示のプローブボードアセンブリの底面図と上面図とを示す。
【図２６】図２６Ａと図２６Ｂとは、図２５Ａと図２５Ｂのプローブボードアセンブリの全側部断面図および部分側部断面図を示す。
【図２７】図２７Ａ〜図２７Ｅは、例示の多層フレックス・ケーブルの部分底面図と断面図を示す。
【図２８】図２８Ａ〜図２８Ｅは図２７Ａ〜図２７Ｅのフレックス・ケーブルに装着される例示のタイルの底部と断面図を示す。
【図２９】図２９は、追加したトレースとプローブパッドとを備えた図２８Ａ〜図２８Ｅのタイルの底面図を示す。
【図３０】図３０Ａと図３０Ｂは、図２９の追加されたプローブのタイルの底面図と側面図を示す。
【図３１】図３１Ａと図３１Ｂとは、別の例示のプローブボードアセンブリの頂部および側部断面図を示す。
【図１】
2005524855.tif 000003
【図２】
2005524855.tif 000004
【図３】
2005524855.tif 000005
【図４】
2005524855.tif 000006
【図５】
2005524855.tif 000007
【図６】
2005524855.tif 000008
【図７】
2005524855.tif 000009
【図８】
2005524855.tif 000010
【図９】
2005524855.tif 000011
【図１０】
2005524855.tif 000012
【図１１】
2005524855.tif 000013
【図１２】
2005524855.tif 000014
【図１３】
2005524855.tif 000015
【図１４】
2005524855.tif 000016
【図１５】
2005524855.tif 000017
【図１６】
2005524855.tif 000018
【図１７】
2005524855.tif 000019
【図１８】
2005524855.tif 000020
【図１９】
2005524855.tif 000021
【図２０】
2005524855.tif 000022
【図２１】
2005524855.tif 000023
【図２２】
2005524855.tif 000024
2005524855.tif 000025
2005524855.tif 000026
2005524855.tif 000027
2005524855.tif 000028
2005524855.tif 000029
2005524855.tif 000030
2005524855.tif 000031
2005524855.tif 000032
2005524855.tif 000033
2005524855.tif 000034
2005524855.tif 000035
【図２９】
2005524855.tif 000036
2005524855.tif 000037
2005524855.tif 000038
【国際調査報告】
2005524855.tif 000039
2005524855.tif 000040
2005524855.tif 000041