(57)【要約】物理的障壁（２１０）は、有機半導体材料のＬＥＤ（２５）を有するエレクトロルミネッセンス表示装置のようなアクティブマトリクス表示装置の回路基板（１００）における隣接画素（２００）間にある。本発明は、基板内の回路構成（４、５、６、９、１４０、１５０、１６０、Ｔ１、Ｔ２、Ｔｍ、Ｔｇ、Ｃｈ等）と、第２回路素子であって、例えば、画素アレイに亘って支持されるセンサアレイのセンサ（４００ｓ）に接続されるがＬＥＤから絶縁される他の電気導電性材料（２４０）を有する障壁（２１０）の少なくとも一部を形成する。この導電性障壁材料（２４０）は、例えば、マトリクスアドレスライン（１５０）をバックアップする又は置き換えること、並びに／若しくは画素アレイの内側又は外側の付加構成要素を構成することが可能である。導電性障壁材料（２４０）を有する付加構成要素は、優位であることに、キャパシタ（Ｃｈ）、インダクタ（Ｌ）、トランス（Ｗ）又は空中部である。
2005521205.tif 000002
【特許請求の範囲】
【請求項１】
画素のアレイが該アレイの少なくとも１つの方向において少なくとも幾つかの隣接画素間の物理的障壁を有して存在する、回路基板；
を有する、アクティブマトリクス表示装置であって、
各々の画素は表示素子を有し；
前記回路基板は、前記表示素子が接続される回路構成を有し；
前記物理的障壁は、前記回路基板における中間絶縁性層におけるコンタクト窓により前記回路基板において回路素子と接続される導電性材料を有し；そして
前記導電性障壁材料は前記表示素子に隣接する前記障壁の少なくとも側部において絶縁される；
ことを特徴とするアクティブマトリクス表示装置。
【請求項２】
請求項１に記載のアクティブマトリクス表示装置であって、
前記回路基板の前記第１回路素子は：
導体層；
電極接続；
供給ライン；
アドレスライン；
信号ライン；
薄膜トランジスタ；及び
薄膜キャパシタ；
を有するグループの少なくとも１つの薄膜素子である、ことを特徴とするアクティブマトリクス表示装置。
【請求項３】
請求項１又は２に記載のアクティブマトリクス表示装置であって、前記障壁の少なくとも絶縁された距離は、前記導電性障壁材料を提供する金属コアを有し、その金属コアは前記回路基板における前記回路素子と接続され且つ少なくともその障壁の側部における絶縁性コーティングを有する、ことを特徴とするアクティブマトリクス表示装置。
【請求項４】
請求項３に記載のアクティブマトリクス表示装置であって、金属コーティングは前記金属コアにおける絶縁性コーティングにおいて存在し、他の回路素子に接続されている、ことを特徴とするアクティブマトリクス表示装置。
【請求項５】
請求項４に記載のアクティブマトリクス表示装置であって、前記金属コア、前記絶縁性コーティング及び前記金属コーティングは共に、キャパシタであって、例えば、各々のそれぞれの画素に対する個々の維持キャパシタを構成する、ことを特徴とするアクティブマトリクス表示装置。
【請求項６】
請求項１乃至５のいずれ一項に記載のアクティブマトリクス表示装置であって、前記障壁の少なくとも絶縁性距離は、前記障壁の少なくともその距離の金属コアにおける絶縁性コーティングにおける金属コーティングを有し、前記金属コーティングは前記基板における前記回路素子と接続される前記導電性障壁材料を提供する、ことを特徴とするアクティブマトリクス表示装置。
【請求項７】
請求項６に記載のアクティブマトリクス表示装置であって、前記金属コアはニッケル又は他の強磁性材料であり、前記金属コーティングは前記共有電子金属コアを有するトランス又はインダクタの少なくとも１つのコイルを構成するように基板において非強磁性材料の導電体トラックと接続される非強磁性材料から成る、ことを特徴とするアクティブマトリクス表示装置。
【請求項８】
請求項１又は２に記載のアクティブマトリクス表示装置であって、前記障壁の少なくとも絶縁性距離は前記導電性障壁材料（及び、好適には、金属を有する）を主体とする、ことを特徴とするアクティブマトリクス表示装置。
【請求項９】
請求項１又は２に記載のアクティブマトリクス表示装置であって、前記物理的障壁は、前記回路基板における回路素子との接続のためにビアが延びる絶縁性材料から成り、前記導電性障壁材料を提供する金属コーティングは前記物理的障壁を通るビアにおける且つ前記物理的障壁の上部において広がっている、ことを特徴とするアクティブマトリクス表示装置。
【請求項１０】
請求項１、８又は９のいずれ一項に記載のアクティブマトリクス表示装置であって、前記回路基板は交差するアドレスライン及び信号ラインと接続されたマトリクスアドレス回路を有し、前記導電性障壁材料は前記アドレスラインの少なくとも一部を提供する、ことを特徴とするアクティブマトリクス表示装置。
【請求項１１】
請求項１又は２に記載のアクティブマトリクス表示装置であって、前記導電性障壁材料は、前記回路基板における前記回路素子と前記装置の他の回路素子との間の相互接続としての役割を果たす、ことを特徴とするアクティブマトリクス表示装置。
【請求項１２】
請求項１乃至１１のいずれ一項に記載のアクティブマトリクス表示装置であって、前記物理的障壁は、有機半導体材料の発光ダイオードを有するエレクトロルミネッセンス表示素子間にある、ことを特徴とするアクティブマトリクス表示装置。
【請求項１３】
請求項１乃至１１のいずれ一項に記載のアクティブマトリクス表示装置であって、前記
物理的障壁はアクティブマトリクス液晶表示素子におけるスペーサである、ことを特徴とするアクティブマトリクス表示装置。
【請求項１４】
請求項１乃至１３のいずれ一項に記載のアクティブマトリクス表示装置を製造する方法であって：
（ａ）前記回路基板の前記回路素子の一部を露出するために前記回路基板において前記中間絶縁性層におけるコンタクト窓を開ける段階；
（ｂ）前記画素領域に隣接する前記物理的障壁の少なくとも側部において絶縁体を有する前記回路基板において前記物理的障壁を形成する段階；及び
（ｃ）前記物理的障壁間における前記画素領域において前記表示素子を提供する段階；
を有するアクティブマトリクス表示装置の製造方法であり、
前記導電性障壁材料は、前記中間絶縁性層の前記コンタクト窓における少なくとも接続のために電気導電性材料を析出することにより提供される；
ことを特徴とするアクティブマトリクス表示装置の製造方法。
【請求項１５】
請求項１４に記載のアクティブマトリクス表示装置の製造方法であって、前記段階（ｂ）は、前記電気導電性材料を主体とする前記物理的障壁を形成する手順を有し、絶縁性コーティングはこの導電性障壁材料の少なくとも側部において析出される、ことを特徴とするアクティブマトリクス表示装置の製造方法。
【請求項１６】
請求項１５に記載のアクティブマトリクス表示装置の製造方法であって、前記導電性障壁材料の少なくとも前記バルクはメッキ法により析出される、ことを特徴とするアクティブマトリクス表示装置の製造方法。
【請求項１７】
請求項１５に記載のアクティブマトリクス表示装置の製造方法であって、前記導電性障壁材料はアルミニウムを有し、前記絶縁性コーティングは陽極酸化法により前記アルミニウムの障壁材料の少なくとも側部において形成される、ことを特徴とするアクティブマトリクス表示装置の製造方法。
【請求項１８】
請求項１４に記載のアクティブマトリクス表示装置の製造方法であって、前記段階（ｂ）は、前記中間絶縁性層のコンタクト窓において前記回路素子との接続のためにビアが形成される絶縁性材料を主体として前記物理的障壁を形成する手順を有し、前記電気導電性材料は、前記物理的障壁を通るビア及び前記物理的障壁の上部における導電性コーティングとして析出される、ことを特徴とするアクティブマトリクス表示装置の製造方法。
【請求項１９】
請求項１８に記載のアクティブマトリクス表示装置の製造方法であって、であって、前記物理的障壁のための前記導電性コーティングと前記素子の上部電極は同時に析出され、前記物理的障壁の前記側部における突出形状のシャドーマスクの効果により分離される、ことを特徴とするアクティブマトリクス表示装置の製造方法。
【請求項２０】
請求項１４乃至１９のいずれ一項に記載のアクティブマトリクス表示装置の製造方法であって、請求項２乃至１３のいずれ一項に記載の付加装置の特徴が提供される、ことを特徴とするアクティブマトリクス表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス表示装置に関し、特に、半導体性共役系高分子又は他の有機半導体材料の発光ダイオードを用いるエレクトロルミネッセンス表示装置に限らないアクティブマトリクス表示装置に関する。本発明は又、そのような装置の製造方法に関する。
【背景技術】
【０００２】
そのようなアクティブマトリクスエレクトロルミネッセンス表示装置は既知であり、その表示装置は、回路基板において存在する画素アレイを有し、各々の画素はエレクトロルミネッセンス素子であって、代表的には、有機半導体材料を有する。エレクトロルミネッセンス素子は、基板における回路構成であって、例えば、アドレス（行）ラインと信号（列）ラインとを有するマトリクス状アドレス回路構成及び供給ラインを有する駆動回路構成に接続される。これらのラインは、一般に、基板内の薄膜導体層により構成される。回路基板は又、各々の画素のためのアドレス素子及び駆動素子（代表的には、薄膜トランジスタであって、以下、“ＴＦＴ”と表す）を有する。
【０００３】
多くのそのようなアレイにおいては、絶縁材料の物理的障壁がアレイの少なくとも１つの方向における隣接画素間に存在する。そのような障壁の例は、英国特許出願公開大２３４７０１７号明細書、国際公開第１−９９／４３０３１号パンフレット、欧州特許出願公開第０８９５２１９号明細書、欧州特許出願公開第１０９６５６８号明細書及び欧州特許出願公開第１１０２３１７号明細書において提供されており、ここでは、それらの内容全てをもって参照文献として援用する。
【０００４】
そのような障壁は、一部では、例えば、“壁”、“仕切り”、“バンク”、“リブ”、“分離帯”又は“ダム”の用語が用いられている。引用文献から理解されるように、幾つかの役割を果たしている。それらは、エレクトロルミネッセンス層並びに／若しくは個々の画素及び／又は画素の列の電極層を規定するために、製造において用いられることが可能である。このようにして、例えば、障壁は、単色表示のためにスピンコートされるか又はカラー表示の赤色、緑色及び青色画素のためにインムジェットプリントを施されることが可能である共役系高分子材料の画素オーバーフローを回避する。製造される装置における障壁は、画素の明確化された光学的分離を提供することができる。障壁は又、エレクトロルミネッセンス素子の共通の上部電極の電気抵抗を減少（それ故、電圧降下）させるための補助配線としての導電材料（エレクトロルミネッセンス素子の上部電極材料等）を支持又はその材料から成ることが可能である。
【０００５】
アクティブマトリクス液晶表示装置（ＡＭＬＣＤ）は、画素のアレイが存在する回路基板を有する。ＡＭＬＣＤの場合、凸状（例えば、柱状）スペーサが少なくとも幾つかの隣接画素間の回路基板において存在する。これらのスペーサは、液晶材料が収容されるセル間隙を規定するためにアクティブマトリクス回路基板において重ね合わされる対向基板を支持する。ＡＭＬＣＤに適用されるときの本発明の目的のために、ＡＭＬＣＤの画素間のスペーサ／柱状部は、アクティブマトリクス液晶表示装置（ＡＭＬＣＤ）の画素間の障壁に匹敵し、“障壁”と呼ばれる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、基本装置構造、そのレイアウト及びエレクトロニクスと適合する方式で、装置の能力並びに／若しくは性能の改善及び／又は向上するために、アクティブマトリクス表示装置の特定の特徴を利用し、進展、適応及び／又は伸長させることである。
【課題を解決するための手段】
【０００７】
本発明の１つの特徴に従って、請求項１に記載の特徴を有するアクティブマトリクス表示装置（例えば、ＡＭＥＬＤ又はＡＭＬＣＤ）を提供する。
【０００８】
本発明に従って、画素間の物理的障壁は、回路基板の内部及び／又は外部への接続を提供するために用いられ、装置の付加構成要素を提供することが可能である。
【０００９】
それ故、これらの画素障壁は、一部（或いは、主体さえ）が電気導電性材料であって、代表的には、金属である。この導電性障壁材料は回路基板内の回路素子と接続される一方、画素表示素子に隣接する障壁の少なくとも側部において絶縁される。回路基板の前記回路素子は、なされる特定の改善、向上又は適合に依存して、種々の形態をとることが可能である。代表的には、その回路基板の前記回路素子は、導体層、電極接続部、供給ライン、アドレスライン、信号ライン、薄膜トランジスタ、薄膜キャパシタを有するグループの１つ又はそれ以上の薄膜素子であることが可能である。
【００１０】
本発明に従って、汎用性を高めることが可能である。種々の構造的特徴が画素障壁に対して採用されることができる。それ故、導電性障壁材料は、例えば、アレイを横断するラインとして延びることが可能であり、若しくは、例えば、個々の画素、画素のグループ又は他の装置領域に位置付けられることが可能である。
【００１１】
導電性障壁材料が付加構成要素を形成するために用いられる場合、その構成要素は画素アレイの内部又は外部に形成されることが可能である。外部の構成要素に接続することに比べて、画素障壁技術を用いるこの付加構成要素の集積化は、コストを低減し、表示装置内のコンパクトな領域において装置性能を向上させるために用いられることができる。
【００１２】
導電性障壁材料の少なくとも一部の距離は、回路基板の薄膜導体ラインであって、例えば、アドレス（行）ライン、信号（列）ライン又は供給ラインの少なくとも一部に対する置き換え又はバックアップとして、簡単に機能することが可能である。それ故、導電性障壁材料は、アドレスライン（行導体）に沿った電圧降下を低減するために、それらの距離の殆どに亘って（又は少なくともバックアップにおいて）アドレスラインを提供することが可能である。このような場合、障壁は、導電性材料（代表的には、金属）を主体として有することが可能であり、又は、障壁は導電性コーティングを伴う絶縁性材料を主体として有することがかのうである。
【００１３】
本発明に従って用いられる障壁構造は金属コアを用いて構成されることが可能である。この金属コアは種々の方式で用いられることができる。
【００１４】
この金属コア自体は、基板における回路素子と接続される導電性障壁材料を提供する。金属コアは、少なくともその側部における絶縁性コーティングを有することが可能である。
【００１５】
金属コーティングは、金属コアの絶縁性コーティング上に提供されることができる。この金属コーティングは、他の回路素子に接続されることが可能である。１つの特定の有用な形態において、金属コア、絶縁性コーティング及び金属コーティングは、キャパシタであって、例えば、各々のそれぞれの画素のための個々の維持キャパシタを共に形成することが可能である。それ故、画素障壁は、分離して絶縁された距離を有することが可能であり、１つ又はそれ以上の画素障壁は、この金属−絶縁体がコーティングされた障壁構造を有するキャパシタを提供することが可能である。
【００１６】
しかしながら、金属コアは、基板における回路素子に接続される必要はない。それ故、例えば、障壁が、障壁の金属コア上の絶縁性コーティングにおいて金属コーティングを有するとき、その金属コーティングは、基板における回路素子と接続される導電性障壁材料を提供することが可能である。金属コアは、例えば、このように、表示装置に集積されるトランス又はインダクタの強磁性コアであることが可能である。
【００１７】
このようにして、障壁は分離して絶縁された部分を有することが可能であり、それらの１つ又はそれ以上は、これらのコーティングされた障壁構造を有するキャパシタ、インダクタ又はトランスを提供する。このように分離したキャパシタ、インダクタ又はトランス
の距離は、画素アレイの範囲内に位置付けられることが可能であり、又は、画素障壁として同じプロセス段階において回路基板上に又形成される画素アレイの外部に位置付けられることが可能である。
【００１８】
他の、分離して絶縁された障壁の導電性部分は、異なる機能を果たすことが可能である。それらの部分は、例えば、回路基板の導体ラインを置き換える又はバックアップするため、若しくは、相互接続を形成するために用いラルことが可能である。
【００１９】
金属コアを用いることに代えて、障壁の金属コーティングは、基板における回路素子を用いて接続される導電性障壁材料を提供するために用いられることが可能である。
【００２０】
又、本発明の他の特徴に従って、アクティブマトリクスエレクトロルミネッセンス表示装置等を製造する優位性のある方法を提供する。
【００２１】
本発明に従った種々の優位性のある特徴及びそれらの特徴の組み合わせについては、同時提出の請求項に記載している。以上の及び他の特徴は、添付図面を参照して、例示として以下に説明する本発明の実施形態において明らかにする。
【発明を実施するための最良の形態】
【００２２】
全ての図は模式図であることに留意する必要がある。それらの図の構成部分の関連する寸法及び比率は、描く際の都合と明確化のために、サイズを拡大又は縮小することにより示している。一般に、変形された実施形態及び異なる実施形態における対応する特徴又は類似する特徴を表すために同じ参照符号を用いている。
【００２３】
図１乃至３の実施形態
各々の図１乃至３の実施形態のアクティブマトリクスエレクトロルミネッセンス表示（ＡＭＥＬＤ）装置は、マトリクスアドレス回路構成を有する回路基板１００上の画素２００のアレイを有する。物理的障壁２１０は、そのアレイの少なくとも１つの方向において少なくとも幾つかの隣接画素間にある。これらの障壁２１０の少なくとも幾つかは、本発明に従った相互接続として用いられる導電性障壁材料２４０を用いて構成される。本発明に従った障壁２１０の使用及びこの特別な構成を除いて、表示装置は、上記の背景的参照文献におけるように、既知の装置技術と回路技術を用いて構成されることが可能である。
【００２４】
マトリクスアドレス回路構成は、図１に示すように、アドレス（行）ライン１５０及び信号（列）ライン１６０の横断的集合それぞれを有する。アドレス素子Ｔ２（代表的には、薄膜トランジスタ、以下、“ＴＦＴ”と表す）は、これらのアドレス（行）ライン１５０及び信号（列）ライン１６０の各々の交差部分において、組み込まれる。図１は、例として、１つの特定の画素回路構成を示している。他の画素回路構成がアクティブマトリクス表示装置に対して知られており、装置の特定の画素回路構成に拘らず、そのような装置の画素障壁に本発明を適用することが可能であることは、容易に理解される必要がある。
【００２５】
各々の画素２００は、電流駆動型エレクトロルミネッセンス表示素子２５（２１、２２，２３）であって、代表的には、有機半導体材料の発光ダイオード（ＬＥＤ）を有する。ＬＥＤ２５は、アレイの２つの電圧供給ライン１４０と２３０との間の駆動素子Ｔ１（代表的には、ＴＦＴ）と直列の状態に接続される。これらの２つの供給ラインは、代表的には、電力供給ライン１４０（電圧Ｖｄｄを有する）及びグラウンドライン２３０（また、“リターンライン”という）である。ＬＥＤ２５からの発光は、各々の駆動ＴＦＴ  Ｔ１により変えられるように、ＬＥＤ２５を通る電流により制御される。
【００２６】
画素の各々の行は、関連する行導体１５０（それ故、行の画素のアドレスＴＦＴ  Ｔ２のゲート）に印加される選択信号により、フレーム期間において順にアドレスされる。
この信号はアドレスＴＦＴ  Ｔ２をオンにし、それ故、列導体１６０からのそれぞれのデータ信号を有する行の画素をロードする。これらのデータ信号は、それぞれの画素の個々の駆動ＴＦＴ  Ｔ１のゲートに印加される。その駆動ＴＦＴ  Ｔ１の結果として得られた導通状態を保持するために、このデータ信号は、このゲート５と駆動ライン１４０、２４０との間に結合される保持キャパシタＣｈによりゲート５において維持される。このように、各々の画素２００のＬＥＤ２５を流れる駆動電流は、前アドレス期間の間に印加され、関連するキャパシタＣｈにおいて電圧として蓄積された駆動信号に基づいて、ＴＦＴ  Ｔ１により制御される。具体例の図１においては、Ｔ１はＰチャネルＴＦＴとして示され、Ｔ２はＮチャネルＴＦＴとして示されている。
【００２７】
この回路構成は、既知の薄膜技術を用いて構成されることができる。基板１００は、例えば、シリコン酸化物の絶縁性表面バッファ層１１が析出された絶縁性ガラス基材１０を有することが可能である。薄膜回路構成は、既知の方法で絶縁性表面バッファ層１１上に形成される。
【００２８】
図２及び３は、ＴＦＴの例Ｔｍ及びＴｇであって、各々は、活性半導体層１（代表的には、ポリシリコン）、ゲート誘電体層２（代表的には、シリコン酸化物）、ゲート電極５（代表的には、アルミニウム又はポリシリコン）、及び重ね合わされた絶縁層２及び８における窓部（ビア）を通って半導体層１のドーピングソース及びドレイン領域に接している金属電極３及び４（代表的には、アルミニウム）をそれぞれ有する、ＴＦＴの例Ｔｍ及びＴｇを示している。電極３、４及び５の延長は、特定のＴＦＴ（例えば、駆動素子Ｔ１、アドレス素子Ｔ２又は回路基板の他のＴＦＴ）により与えられる回路機能により、例えば、電極Ｔ１、Ｔ２、Ｃｈ及びＬＥＤ２５並びに／若しくは導電ライン１４０、１５０及び１６０の間の相互接続を構成する。維持キャパシタＣｈは、回路基板１００内部の薄膜構造として、既知の方法で、形成されることが可能である。
【００２９】
ＬＥＤ２５は、代表的には、下部電極２１と上部電極２３との間の発光有機半導体材料２２から構成される。好適な具体的な実施形態においては、半導体性共役系高分子は、エレクトロルミネッセンス材料２２に対して用いられることが可能である。基板を透過して光２５０を発光するＬＥＤに対して、下部電極２１はＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）より成る陽極であることが可能であり、上部電極２３は、例えば、カルシウム及びアルミニウムから構成される陰極であることが可能である。図２及び３は、下部電極が回路基板１００における薄膜として形成されるＬＥＤを示している。次のドーピング有機半導体材料２２は、基板１００の薄膜構造に亘って延長されたプレーナ絶縁層１２（例えば、シリコン窒化物）における窓部１２ａの薄膜電極層２１に接している。
【００３０】
既知の装置におけるように、本発明に従った図１乃至４の装置は、アレイの少なくとも１つの方向における少なくとも幾つかの隣接画素間において、物理的障壁２１０を有する。これらの障壁２１０には又、例えば、“壁”、“仕切り”、“バンク”、“リブ”、“分離帯”又は“ダム”の用語が用いられる。具体的な装置の実施形態及びその製造方法に依存して、それらは既知の方式で用いられる。例えば、
●  半導体性高分子層２２を調整する間に、個々の画素２００のそれぞれの領域及び／又は画素２００の列との間の高分子溶液のオーバーフローを回避して、分離する。
●  個々の画素２００及び／又は画素の列のための他のエレクトロルミネッセンス層２２または半導体性高分子（或いは、画素のための個々の電極であって、例えば、上部電極２３の個々の下層の自己分離でさえ）の範囲限定において基板表面にセルフパターニング能力を提供する。
●  少なくとも有機半導体材料２２及び／又は電極材料の析出の間に基板表面に亘るマスクのためのスペーサとして機能する。
●  光２５０が上部を透過して発光されるとき、アレイにおける画素２００の明確に限定された光学的分離のための不透明障壁２１０を（底部基板１００の代わり又はそれと併せて）構成する。
【００３１】
これらの既知の方式における具体的な使用がどのようなものであろうと、本発明の実施形態における物理的障壁２１０の少なくとも一部の絶縁部分は、特定の方法で用いられ、構成される。それ故、図２乃至４の画素障壁２１０は、ＬＥＤ２５に隣接する画素障壁の側部において絶縁され、回路基板１００の１つ又はそれ以上の回路素子から及び／又はそれらに接続される金属２４０（又は、他の電気導電性材料２４０）を有する。この回路素子は、なされる特定の改善、向上又は適合に依存して、種々の形態をとることが可能である。代表的には、回路素子は：導体層及び／又は電極接続部４、５、６；供給ライン１４０；アドレスライン１５０；信号ライン１６０；薄膜トランジスタＴ１、Ｔ２、Ｔｍ、Ｔｇ；薄膜キャパシタＣｈを有するグループの１つ又はそれ以上の素子であることが可能である。
【００３２】
図２の実施形態においては、導電性障壁材料２４０に接続された回路素子は、ＴＦＴ  Ｔｍのソース電極及び／又はドレイン電極の延長である。回路素子は、例えば、ＴｍがＴ２であるとき、基板回路構成の信号（列）ライン１６０を、ＴｍがＴ１であるとき、駆動ライン１４０を構成することが可能である。図３の実施形態においては、回路素子はＴＦＴ  Ｔｇのゲート電極の延長である。回路素子は、例えば、ＴｇがＴ２であるとき、基板回路構成のアドレス（行）ライン１５０を構成することが可能である。
【００３３】
図２乃至４の実施形態における画素障壁２１０は、電気導電性材料２４０、２４０ｘ主体とし、好適には、非常に小さい非抵抗を有する金属（例えば、アルミニウム、銅、ニッケル又は銀）を有する。図２及び３の障壁２１０は、その画素障壁の上部及び側部における絶縁性コーティング４０を有する導電性材料のバルク（ｂｕｌｋ）又はコア（ｃｏｒｅ）を有する。
【００３４】
図２及び３に示すように、回路素子４、５への導電性障壁材料２４０の底部接続は、中間絶縁性層１２におけるコンタクト窓１２ｂにおいて存在する。しかしながら、これらの窓１２ｂは、しばしば、ＴＦＴ  Ｔｍ、Ｔｇと同じ面内にあることが可能である。特に、窓１２ｂを収めるには、ＴＦＴ  Ｔｇのソース電極３とドレイン電極４との間には、一般に、十分な空間がない。それ故、窓１２ｂは、図の紙面の外側の位置に示すために、図３においては破線の輪郭で示されている。
【００３５】
図４のアドレスライン障壁の実施形態
ＴＦＴゲートライン（例えば、図３におけるような）に接続された導電性障壁材料２４０は、アドレス（行）ライン１５０の少なくとも一部を提供することが可能である。そのような実施形態の１つを図４に示し、ライン１５０の殆どは導電性障壁材料２４０により構成されている。
【００３６】
ライン抵抗は、回路基板１０の導体ライン１５０をバックアップするか又は置き換えるための導体障壁材料２４０を用いることにより著しく減少されることができる。それ故、
ライン２４０（１５０）に沿って、導体障壁材料２４０は、代表的に、回路基板１００におけるＴＦＴ  Ｔｇのゲートライン５（１５０）を提供する導体層の断面積より少なくとも２倍（又は、大きさの１桁）大きい断面積を有する。代表的には、導体障壁材料２４０は、回路基板１００におけるこの導体層５（１５０）の膜厚ｚより２倍又はそれ以上（例えば、少なくとも５倍）大きい膜厚Ｚを有することが可能である。具体的な例においては、Ｚは、ｚの０．５μｍ又はそれ以下に対して、２μｍ乃至５μｍの範囲内とすることが可能である。代表的には、導電性障壁材料２４０は、その導体層１４０のライン幅ｙと同じ幅（又は、少なくとも２倍大きい）であるライン幅Ｙを有することが可能である。具体的な例において、Ｙは、ｙの１０μｍに対して、２０μｍとすることが可能である。更に、ゲートライン５（１５０）は、代表的には、ドーピングポリシリコンであり、導電性障壁材料２４０は、代表的には、かなり大きい導電性を有する金属である。
【００３７】
図５及び６の多導体障壁の実施形態
図５は、それぞれのコーティング４０、４０ｘを用いて絶縁された金属コア２４０、２４０ｘをそれぞれ有する、複合した２つの隣り合った障壁２１０を示している。隣り合って多導体障壁構造２１０、２１ｘは、種々の方法でデザインされ、用いられることができる。例えば、１つの方式においては、金属コア２４０及び２４０ｘは、アドレスライン１５０及び供給ライン１４０それぞれを構成する（又は、バックアップする）ことが可能である。例えば、他の方式においては、障壁２１０の１つは、付加構成要素であって、例えば、図９及び１０を参照して下で説明するようなキャパシタを提供する絶縁性部分に分割されることが可能である。図６は、適切な画素レイアウトの一例を提供し、この図において、基板１００のマトリクス状薄膜回路は１２０のようにデザインされている。
【００３８】
図７の改善された多導体障壁のレイアウトの実施形態
図７の改善されたレイアウトにおいては、２つの障壁２１０及び２１０ｘ（各々、それぞれのコーティング４０、４０ｘを伴って描かれている金属コア２４０、２４０ｘを有する）は互いに交差するように配列されている。この場合、障壁２１０ｘ（Ｔ２として、基板ＴＦＴ  Ｔｍへの接続を伴う）は、行ライン１５０を置き換える又はバックアップするために用いられることが可能である。又、障壁２１０（Ｔ１としてＴＦＴ  Ｔｍへの接続を伴う）は、供給ライン１４０を置き換える又はバックアップするために用いられることが可能である。
【００３９】
図８の他の導電性障壁の実施形態
図２、３及び図５の実施形態においては、障壁２１０及び２１０ｘは、導電性材料２４０及び２４０ｘを主体とするように示されている。図８は、障壁２１０が絶縁性材料２４４を主体とする改善された実施形態を示している。この場合、ビア２４４ｂはエッチングされ、又は回路基板１００における回路素子４，５の方に絶縁性材料２４４を貫いて成形される。金属コーティング２４０は、絶縁性障壁２１０の上部及びビア２４４ｂにおいて延びる導電性障壁材料を提供する。このような他の導電性障壁構成は、障壁材料２４０が回路基板１００の薄膜導体ライン（ライン１４０、１５０及び１６０等）を置き換える又はバックアップする実施形態に対して特に適切である。
【００４０】
この障壁２１０の金属コーティング２４０は、セルフアライメント方式で、ＬＥＤ２５の上部電極２３の主要部分２３ａと共に、同時に形成されることが可能である。それ故、図１２に示すように、障壁２１０の側部における突出形状のシャドーマスクの効果により分離される電極２３と金属コーティング２４０とのために、金属層が同時に接出されることが可能である。これは、本発明に従った、列ライン障壁２１０、２４０のための１つの有効なプロセスの実施形態である。図１５乃至１７は、金属を主体とする障壁相互接続２１０、２４０のための他のプロセスの実施形態を示している。
【００４１】
図９及び１０のキャパシタ及び他の多導体障壁の実施形態
図９の実施形態は、主な導電性障壁材料として金属コアを有する障壁２１０の絶縁性距離を有する点において、図２、３及び５の実施形態に類似している。この金属コア２４０は、基板１００において回路素子４又は５等と接続され、その上に絶縁性コーティング４０を有している。
【００４２】
しかしながら、図９の実施形態は、金属コア２４０の側部及び上部に亘って、絶縁性コーティング４０上に存在する金属コーティング２４０ｃを付加的に有している。この金属コーティング２４０ｃは、例えば、他のＴＦＴの素子５、４等のような基板１００の他の回路素子に接続されている。
【００４３】
この図９の構造は、図２、３及び５の構造より汎用性が広い。そのことは、金属コア２４０及び金属コーティング２４０ｃが異なる目的のために用いられること、例えば、ライン１４０、１５０又は１６０をバックアップする又は置き換えることさえ可能にし、それ故、それらのライン抵抗を減少させる可能にする。金属コーティング２４０ｃは、コアライン２４０における信号のための同軸シールドとして機能することが可能である。又、例えば、個々の画素又は副画素において、特定の接続又は構成要素が必要とされる場合、金属コーティング２４０ｃは、障壁２１０に沿った特定の位置に局在化されることが可能である。
【００４４】
シールドすることに代えて、障壁２１０ｃに対するこの多導体構造２４０、２４０ｃは、２つのラインであって、例えば、バックアップ又は置き換え障壁ライン１５０（コーティング２４０ｃを有する）を伴うバックアップ又は置き換え障壁ライン１４０（コア２４０を有する）を重ね合わせるために用いられることが可能である。しかしながら、この場合、絶縁性コーティング４０の膜厚及び誘電体特性は、これらのライン１４０及び１５０の間の寄生容量及び結合容量を減少させるために選択される必要がある。
【００４５】
図９の多導体構造２４０、２４０ｃがキャパシタ誘電体４０を用いてキャパシタＣを構成するようにデザインされることは特に重要である。それ故、金属コア２４０、絶縁性コーティング４０及び金属コーティング２４０ｃの離れた及び／又は絶縁された距離は、基板回路素子４、５等の間に接続されたキャパシタＣを共に構成することが可能である。
【００４６】
そのようなキャパシタは、例えば、供給ライン１４０（ＴＦＴ  Ｔ１、Ｔｍの主電極ライン４）とＴＦＴ  Ｔ２、Ｔｇのゲートライン５（及び、ＴＦＴ  Ｔ１の主電極ライン３）との間に接続される各々のそれぞれの画素２００のための個々の維持キャパシタＣｈであることが可能である。図１０は、このような維持キャパシタ障壁２１０ｃ、Ｃｈを有する適切な画素のレイアウトを示している。
【００４７】
図１１乃至１３のインダクタ及び他の多金属障壁の実施形態
図１１乃至１３は、装置ンお回路素子に電気的に接続されていない金属コア２４０ｍを有する障壁の実施形態２１０ｄを示している。この場合、薄膜基板回路素子に接続された導電性障壁材料２４０は、金属コア２４０ｄにおける絶縁性コーティング４０における金属コーティングである。そのような構造は、強磁性コア２４０ｄであって、例えばニッケルを有するとトランス又はインダクタを有する表示装置を提供するために有用である。
【００４８】
図１２はインダクタの実施形態を示し、図１３はトランスの実施形態を示している。各々の場合、金属コーティング２４０と薄膜基板金属トラック９のレイアウトパターンは、強磁性コア２４０ｄの周りの巻かれた導体を構成するために（接続ビア１２ｂに関連にして）選択される。このコーティング２４０及びトラック９の両方は非強磁性材料（例えば、アルミニウム）から成る。コーティング２４０及びトラック９はインダクタＬ（図１２）における単一のコイルを構成している。トランスＷ（図１３においては）、コーティング２４０及びトラック９は、一次コイル（２４０ｐ、９ｐ）及び二次コイル（２４０ｓ、９ｓ）の両方を構成している。
【００４９】
これらの構成要素Ｌ及び／又はＷは種々の方式で用いられることができる。それらは、特に非常に大きい面積の表示において、電力の節約を促進する。それらの画素障壁技術との統合は、表示装置のコンパクトな面積の範囲内において且つ低コストにおいて装置性能（例えば、大きいＱ値）を向上させるために用いられることができる。サイズの減少は、表示装置の外部に構成要素を付加することに比べて、本発明に従ったそのような表示装置を有する機器において達成することが可能である。
【００５０】
図１４乃至１６のプロセスの実施形態
相互接続材料２４０と共に障壁２１０を用いて構成すること以外に、本発明に従ったアクティブマトリクススエレクトロルミネッセンス表示装置は、例えば、上記の背景としての参照文献におけるように、既知の装置技術及び回路技術を用いて、構成されることが可能である。
【００５１】
図１４乃至１６は、具体的な製造の実施形態における新規なプロセス段階を示している。上部プレーナ絶縁性層１２（例えば、シリコン窒化物）を伴う薄膜回路基板１００は、既知の方法で製造される。コンタクト窓（例えば、ビア１２ａ、１２ｂ、１２ｘ等）は、例えば、フォトリソグラフィのマスキング及びエッチングにより、既知の様式で、上部プレーナ絶縁性層１２に開けられる。しかしながら、本発明に従って装置を製造するために、これらのビアのパターンは、導電性障壁材料２４０、２４０ｘ、２４０ｃとの底部接続のために、金属電極４、ゲート電極５等を露出するビア１２ｂ、１２ｘを有する。結果的に得られた構造を図１５に示している。この段階は、障壁２１０が図２、３、５，９及び１１におけるように金属コアを有するか又は図８におけるように絶縁性材料を主体とするかに拘らず、共通である。
【００５２】
この場合、障壁２１０のための電気導電性材料は、少なくともビア１２ａ、１２ｂ、１２ｘ等における絶縁性層１２上に析出される。障壁２１０に対する好ましい距離及びレイアウトパターンは、既知のマスキング技術を用いることにより、得られる。図１５は、少なくとも導電性障壁材料（例えば、銅、ニッケル又は銀）のバルクがメッキ法により析出される実施形態を示している。この場合、先ず、例えば、銅、ニッケル又は銀から成る薄い種の層２４０ａが絶縁性層１２とビア１２ａ、１２ｂ、１２ｘ等を覆って析出され、障壁のレイアウトパターンがフォトリソグラフィのマスクを用いて限定され、次いで、導電性障壁材料のバルク２４０が好ましい膜厚にメッキ法により形成される。結果的に得られる構造については、図１６に示している。
【００５３】
次いで、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学的気相成長法）を用いて、絶縁性材料（例えば、シリコン酸化物又はシリコン窒化物）が絶縁性コーティング４０のために析出される。この析出された材料は、図１６に示されているように、既知のフォトリソグラフィのマスキング及びエッチング技術を用いて、パターニングすることにより、導電性障壁材料の側部及び上部表面に残される。
【００５４】
この後、既知の方法において製造が継続される。このように、例えば、共役系高分子材料２２は、画素２００のために、インクジェットを用いて印刷されるか又はスピンコートされることが可能である。絶縁コーティング４０を伴う障壁２４０、４０は、物理的障壁２４０、４０の間における画素領域からの高分子のオーバーフローを防止するために、既知の方法において用いられることができる。上部電極材料２３は、次いで、析出される。
【００５５】
図１７の向上したプロセスの実施形態
この実施形態は、画素領域に隣接する障壁２１０の少なくとも側部に絶縁性コーティングを与えるために、陽極酸化処理法（析出の代わりに）を用いる。代表的には、導電性障壁材料２４０はアルミニウムを有することが可能である。既知のフォトリソグラフィのマスキング及びエッチング技術を用いて、析出されたアルミニウムの好ましい距離とレイアウトパターンとを規定することができる。図１７は、アルミニウムの障壁パターン２４０の上部に保持されたフォトリソグラフィにより限定されるエッチャントマスクを示している。
【００５６】
次いで、アルミニウム酸化物から成る陽極酸化による絶縁性コーティングは、既知の陽極酸化技術を用いて、アルミニウムの障壁材料２４０の少なくとも側部において形成される。それ故、このコーティング４０に対して、レイアウトを規定するために、付加マスクは必要とされない。
【００５７】
図１７に示すように、マスク４４は、非絶縁性の上部接続領域２４０ｔを形成する及び保護することを所望される領域において、この陽極酸化の間に保持されることができる。この場合、陽極酸化によるコーティングは、アルミニウム障壁パターン２４０の側部のみにおいて形成される。マスク４４は、陽極酸化によるコーティングがアルミニウムの障壁パターン２４０の上部及び側部の両方において必要とされる領域から、この陽極酸化の前に除去されることが可能である。又、絶縁性高分子、又は、例えば、シリコン酸化物又はシリコン窒化物から成るマスク４４は、製造される装置における障壁２１０（２４０、４０）の上部において絶縁性が所望されるこの領域において保持されることが可能である。
【００５８】
その他の実施形態
上記の実施形態においては、導電性障壁材料２４０は、厚い不透明な金属、例えば、アルミニウム、銅、ニッケル又は銀である。しかしながら、他の導電性材料２４０、例えば、絶縁性コーティング４０を形成するために表面酸化されることが可能である、金属シリサイド又は（有利ではないが）縮退ドーピング（ｄｅｇｅｎａｒａｔｅｌｙ−ｄｏｐｅｄ）ポリシリコンを用いることが可能である。透明な障壁２１０が必要とされる場合、ＩＴＯが導電性障壁材料２４０のために用いられることが可能である。
【００５９】
既に説明した構成要素に加えて、導電性材料２４０を有する障壁２１０は、基板回路構成に接続された他の構成要素を構成するために用いられることが可能である。それ故、例えば、空中部は、例えば、本発明に従ったアクティブマトリクス表示を有する携帯電話において有用である。
【００６０】
上記の具体的な実施形態は、アクティブマトリクスエレクトロルミネッセンス表示装置、及び隣接画素間のそのような表示において存在する物理的障壁の発明としての使用に関する。しかしながら、同様の原理は、例えば、画素２００´のアレイが提供され且つそれらに接続される回路基板１００´を又有するＡＭＬＣＤ（アクティブマトリクス液晶表示装置）のような他のアクティブマトリクス表示装置に適用することが可能である。
【００６１】
ＡＭＬＣＤの場合に、凸状スペーサ２１０´は、少なくとも幾つかの隣接画素間であって基板上にある。凸状スペーサ２１０´は、アクティブマトリクス回路基板１００´に亘って表示装置の重ね合わされる対向基板を支持するための役割を果たす。それ故、それら凸状スペーサ２１０´は、液晶材料が収容されるセル間隙を規定する。それらのレイアウト構成の点では、これらのＡＭＬＣＤ間隙２１０は、画素間に局在する柱であることが可能であり、又は、それらは、画素間の一部の長手方向の延長を有する短い壁であることが可能である。
【００６２】
本発明に従った改善においては、これらのＡＭＬＣＤの凸状スペーサ２１０´は、ＡＭＬＣＤに対して上で説明した物理的障壁２１０と同様の導電性材料２４０を用いて構成されることが可能であり、同様に接続されることが可能である。それ故、ＡＭＬＣＤは、次のような新規なスペーサを有することが可能である。
●  一部（又は主体）が金属又は他の導電性材料２４０から構成される一方、液晶が素セルに隣接する少なくともすペーサの側部が絶縁される、スペーサ。
●  ＡＭＬＣＤに接続される付加構成要素（例えば、Ｃ、Ｌ、Ｗ）を構成するため及び／又は基板導体ライン（例えば、１５０´、１６０´）の距離を局所的に置き換える又は局所的にバックアップするために、ＡＭＬＣＤの回路基板１００´の外部又は内部への接続を提供する、スペーサ。
【００６３】
付加構成要素（例えば、キャパシタ、インダクタ、トランス及び／又は空中部）は、ＡＭＥＬＤ装置における導電性障壁素子２１０について上で説明した方法と同様の方法で、ＡＭＬＣＤの回路基板１００´において局所的に提供される絶縁性スペーサ材料４０（及び／又は２４４）及び導電性スペーサ材料２４０の組み合わせを用いて構成されることができる。それらは、回路基板１００´上における中間絶縁性層１２における窓１２ｂにおいて、ＡＭＬＣＤ回路基板１００´の回路素子（４´、５´、６´、１５０´、１６０´、Ｔ１´、Ｔ２´等）を用いて、同様に、接続されることができる。
【００６４】
それ故、本発明に従ったＡＭＬＣＤの複合すペーサ素子２１０は、例えば、図３、５、７乃至１３、１６又は１７の障壁素子２１０のいずれ１つの障壁素子と同様の方法で、接続され且つ構成されることができる。
【００６５】
本発明の開示内容を読むことにより、他の種々の改善が可能であることが、当業者に理解されるであろう。そのような種々の改善は、当該技術分野において既に周知であり、以上で述べた特徴に付加して又はそれらの特徴の代わりとして用いられることが可能である、同等の他の特徴を有することが可能である。
【００６６】
請求項は、具体的な特徴の組み合わせへの本発明の適用において策定されたが、本発明がいずれの請求において以前に請求された発明と同じ発明に関係するか否かに拘らず、そして、本発明が改善するのと同様な技術的問題点の全て又はいずれかを改善するか否かに拘らず、本発明の開示範囲は又、いずれの新規な特徴、明瞭に又は暗示的に以上で開示された特徴のいずれの新規な組み合わせ、又は特徴のいずれの一般化を有することが理解される必要がある。
【００６７】
本出願人は、それ故、本発明の出願又は本発明から誘導されるいずれの更なる出願の手続の間に、いずれのそのような特徴及び／又はそのような特徴の組み合わせに対して新たな請求項が策定され得ることを知られておくこととする。
【００６８】
このようにして、例えば、本発明は、装置の回路基板における回路構成と接続するために且つ装置において集積される付加構成要素及び／又は置き換え及び／又はバックアップを提供するために、アクティブマトリクス表示装置の回路基板上の画素障壁における導電性材料の新規な使用を開示している。
【００６９】
一特徴に従って、重要な新規性は、エレクトロルミネッセンス表示装置における画素障壁構成であって、特に、有機半導体材料の発光ダイオード間に用いられる種類の障壁における導電性障壁材料のそのような使用において存在している。それ故、本発明の出願により、一般に、アクティブマトリクスエレクトロルミネッセンス表示装置（及びその製造方法）の新規な特徴であって：アレイの少なくとも１つの方向における少なくとも幾つかの隣接画素間に物理的障壁を有する画素アレイが存在する回路基板；を有し、各々の画素はエレクトロルミネッセンス素子（例えば、有機半導体材料の電流駆動型発光ダイオード）を有し；回路基板は、エレクトロルミネッセンス素子が（例えば、好適には、薄膜回路素子とアレイのマトリクスアドレス及び駆動回路構成に）接続される回路構成とを有し；そして回路基板上（例えば、導電性障壁材料の下方）の（例えば、中間絶縁性層）に存在するコンタクト窓により、回路基板における回路素子（例えば、薄膜導体層及び／又は電極接続及び／又は供給ライン及び／又はアドレスライン及び／又は信号（列）ライン及び／又は薄膜トランジスタ及び／又は薄膜キャパシタ）と接続される導電性材料及び／又は金属の１つ又はそれ以上の部分を物理的障壁は有する；新規な特徴を開示している。
【００７０】
他の特徴に従って、重要な新規制は、装置において集積される付加構成要素を提供するために、アクティブマトリクス表示装置（ＡＭＥＬＤ又はＡＭＬＣＤ）の画素障壁の構成において導電性材料及び／又は金属の複数の部分を用いる点にある。それ故、画素障壁のレイアウトの１つ又はそれ以上の相互に絶縁された距離（又は他の部分）は、キャパシタ、（強磁性コアを有する）インダクタ、トランス又は空中部を提供する金属−絶縁体コーティング障壁構造を有することが可能である。これらの新規な障壁構造は、例えば、個々の画素又は画素のグループ及び／又は他の装置領域に局在化されることが可能である。それ故、付加構成要素を、画素アレイの外部又は内部において形成することが可能であり、又、画素障壁と同じプロセス段階において回路上に形成することが可能である。構成要素が形成された障壁距離は、代表的には、１つ又はそれ以上の金属コーティング、導電性材料及び絶縁性材料を有し、障壁に対する導電性及び／又は金属コアを有することが可能である。構成要素が形成された障壁距離が画素間に位置付けされる場合、構成要素が形成された障壁距離は、表示素子に隣接する障壁の少なくとも側部において（例えば、絶縁性層/コーティングを用いて）絶縁されることができる。
【図面の簡単な説明】
【００７１】
【図１】本発明に従った導電性障壁材料を備えることができるアクティブマトリクスエレクトロルミネッセンス表示装置の４つの画素領域についての回路図である。
【図２】本発明に従ったＴＦＴのソースライン又はドレインラインへの導電性障壁構成の一例を示す、装置の一実施形態の回路基板と画素アレイの一部の断面図である。
【図３】本発明に従ったＴＦＴゲートラインに接続された導電性障壁材料の他の例を示す、装置の一実施形態の回路基板と画素アレイの一部の断面図である。
【図４】アドレスラインの殆どを置き換えるために導電性障壁材料を有する画素障壁の使用を示す、図１の回路図に類似する回路図である。
【図５】本発明に従った装置の具体的な実施形態のための導電性障壁材料を各々有する隣り合った障壁の断面図である。
【図６】隣り合った導電性障壁を有する、本発明に従った装置の具体的な実施形態の対するレイアウトの特徴の特定の例を示す４つの画素領域の平面図であって、例えば、図６のラインＶ−Ｖにおいて図５の断面図が得られる、平面図である。
【図７】交差する導電性障壁を有する、本発明に従った装置の具体的な実施形態に対するレイアウトの特徴の他の例を示す平面図である。
【図８】本発明に従った金属コーティングを用いる導電性障壁構成他の例を有する装置の一部を示す断面図である。
【図９】本発明に従ったキャパシタの実施形態を構成するための金属コーティングを付加的に有する導電性障壁構成を示す断面図である。
【図１０】本発明に従ったそのようなキャパシタの実施形態を有する装置に対して適切な交差する障壁のレイアウトの特徴を示す平面図である。
【図１１】本発明に従ったそのようなインダクタの実施形態における導電性障壁構成を示す断面図である。
【図１２】そのようなインダクタに対して適切なレイアウトの特徴を示す平面図である。
【図１３】図１２に類似する断面図を有するトランスについての適切なレイアウトの特徴を示す平面図である。
【図１４】本発明に従った具体的な一実施形態を用いた製造の段階における図２又は図３のような装置の一部の断面図である。
【図１５】本発明に従った具体的な一実施形態を用いた製造の段階における図２又は図３のような装置の一部の断面図である。
【図１６】本発明に従った具体的な一実施形態を用いた製造の段階における図２又は図３のような装置の一部の断面図である。
【図１７】本発明に従った導電性障壁の絶縁体における改善を示す、図１６の段階における装置の一部を示す断面図である。
【図１】
2005521205.tif 000003
【図２】
2005521205.tif 000004
【図３】
2005521205.tif 000005
【図４】
2005521205.tif 000006
【図５】
2005521205.tif 000007
【図６】
2005521205.tif 000008
【図７】
2005521205.tif 000009
【図８】
2005521205.tif 000010
【図９】
2005521205.tif 000011
【図１０】
2005521205.tif 000012
【図１１】
2005521205.tif 000013
【図１２】
2005521205.tif 000014
【図１３】
2005521205.tif 000015
【図１４】
2005521205.tif 000016
【図１５】
2005521205.tif 000017
【図１６】
2005521205.tif 000018
【図１７】
2005521205.tif 000019
【国際調査報告】
2005521205.tif 000020
2005521205.tif 000021