(57)【要約】  時分割同期式符号分割多元接続（ＴＤ−ＳＣＤＭＡ）による電気通信システムでコード信号により識別されるセルをサーチするための移動端末１は、入力信号と記憶されるコード信号との相関をとる相関システム４を有している。最も高い相関結果は、セルを識別する、使用されるコード信号を決定する。反復的な相関演算を実行し、反復的な相関演算毎に相関パラメータを適合するために、相関システムを制御するコントローラ３を相関システム４に設けることで、計算上の複雑を大幅に低減することができる。かかる相関パラメータは、最初は短くされ、次いで次の反復的な相関演算毎に長くされるコード信号の長さ、及び／又は次の反復的な相関演算毎に低減されるコード信号の数と対応している。かかるコントローラ３は、比較結果に依存して相関パラメータを適合するために、相関結果を比較するコンパレータ５、及び比較結果に応答して次の相関演算のために使用される低減された数のコード信号を選択するセレクタ５を有している。
2005514855.tif 000002
【特許請求の範囲】
【請求項１】
入力信号とそれぞれがあるコードの長さを有する多数のコード信号との相関をとるための相関システムであって、
反復的な相関演算を実行し、反復的な相関演算毎に少なくとも１つの相関パラメータを適合するための、該相関システムを制御するコントローラを有する、
ことを特徴とする相関システム。
【請求項２】
第一の相関パラメータは、コード信号の長さに対応しており、第一の相関演算は、それぞれが該コードの長さよりも短い第一の長さを有するコード信号を使用し、第二の相関演算は、それぞれが該第一の長さよりも長く、かつ、該コードの長さよりも短いか或いは該コードの長さに等しい第二の長さを有するコード信号を使用する、
ことを特徴とする請求項１記載の相関システム。
【請求項３】
第二の相関パラメータは、コード信号の数に対応しており、第一の相関演算は、第一の数のコード信号を使用し、第二の相関演算は、該第一の数のコード信号よりも少ない第二の数のコード信号を使用する、
ことを特徴とする請求項２記載の相関システム。
【請求項４】
該コントローラは、比較結果に依存して該少なくとも１つの相関パラメータを適合するために、相関結果を比較するコンパレータに結合される、
ことを特徴とする請求項３記載の相関システム。
【請求項５】
該コントローラは、比較結果に応答して、次の相関演算のために使用される低減された数のコード信号を選択するセレクタに結合される、
ことを特徴とする請求項４記載の相関システム。
【請求項６】
コード信号により識別されるセルをサーチするための移動体端末であって、
該移動体端末は、少なくとも１つのコード信号を含む無線信号を受信し、該無線信号を入力信号に変換する受信機と、該受信機に結合され、該入力信号とそれぞれがあるコードの長さを有する多数のコード信号との相関をとるための相関システムとを有し、
該相関システムは、反復的な相関演算を実行し、反復的な相関演算毎に少なくとも１つの相関パラメータを適合するための、該相関システムを制御するコントローラを有する、
ことを特徴とする移動体端末。
【請求項７】
第一の相関パラメータは、コード信号の長さに対応しており、第一の相関演算は、それぞれが該コードの長さよりも短い第一の長さを有するコード信号を使用し、第二の相関演算は、それぞれが該第一の長さよりも長く、かつ、該コードの長さよりも短いか或いは該コードの長さに等しい第二の長さを有するコード信号を使用する、
ことを特徴とする請求項６記載の移動体端末。
【請求項８】
第二の相関パラメータは、コード信号の数に対応しており、第一の相関演算は、第一の数のコード信号を使用し、第二の相関演算は、該第一の数のコード信号よりも少ない第二の数のコード信号を使用する、
ことを特徴とする請求項７記載の移動体端末。
【請求項９】
該コントローラは、少なくとも１つのコード信号を識別することを通して少なくとも１つのセルが見つかるまで、比較結果に依存して該少なくとも１つの相関パラメータを適合するために、相関結果を比較するコンパレータに結合される、
ことを特徴とする請求項８記載の移動体端末。
【請求項１０】
該コントローラは、少なくとも１つのコード信号を識別することを通して少なくとも１つのセルが見つかるまで、比較結果に応答して、次の相関演算のために使用される低減された数のコード信号を選択するセレクタに結合される、
ことを特徴とする請求項９記載の移動体端末。
【請求項１１】
入力信号とそれぞれがあるコードの長さを有する多数のコード信号との相関をとるための方法であって、
反復的な相関演算を実行するステップと、反復的な相関演算毎に少なくとも１つの相関パラメータを適合するステップとを有する、
ことを特徴とする方法。
【請求項１２】
入力信号とそれぞれがあるコードの長さを有する多数のコード信号との相関をとるためのプロセッサプログラムプロダクトであって、
反復的な相関演算を実行する機能と、反復的な相関演算毎に少なくとも１つの相関パラメータを適合する機能とを有する、
ことを特徴とするプロセッサプログラムプロダクト。
【請求項１３】
コード信号により識別されるセルをサーチするための方法であって、
該方法は、少なくとも１つのコード信号を含む無線信号を受信するステップと、該無線信号を入力信号に変換するステップと、該入力信号とそれぞれがあるコードの長さを有する多数のコード信号との相関をとるステップとを有し、
反復的な相関演算を実行するステップと、反復的な相関演算毎に少なくとも１つの相関パラメータを適合するステップとを有する、
ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号とそれぞれがあるコードの長さを有する多数のコード信号との相関をとるための相関システムに関する。
【０００２】
また、本発明は、コード信号により識別されるセルをサーチするための移動体端末に関し、この移動体端末は、少なくとも１つのコード信号を含む無線信号を受信し、該無線信号を入力信号に変換する受信機と、該受信機に結合され、該入力信号とそれぞれがあるコードの長さを有する多数のコード信号との相関をとるための相関システムとを有している。また、本発明は、入力信号とそれぞれがあるコードの長さを有する多数のコード信号との相関をとるための方法、入力信号とそれぞれがあるコードの長さを有する多数のコード信号との相関をとるためのプロセッサプログラムプロダクトに関する。
【０００３】
さらに、本発明は、コード信号により識別されるセルをサーチするための方法に関し、該方法は、少なくとも１つのコード信号を含む無線信号を受信するステップ、該無線信号を入力信号に変換するステップ、入力信号とそれぞれがあるコードの長さを有する多数のコード信号との相関をとるステップを有している。
【０００４】
かかる相関システム及びかかる移動端端末は、たとえば、時分割‐同期式符号分割多元接続（ＴＤ−ＳＣＤＭＡ）による電気通信システムで使用され、このシステムでは、たとえば３２個の異なるセルが、たとえばそれぞれが６４チップの長さを有している、セルに固有なコード信号により識別される。
【背景技術】
【０００５】
従来技術となる相関システムは、2001年9月13日に公開されたUS2001/0021199A1から知られている。移動体端末が位置するセルを探すため、移動体端末における受信機は、基地局から発生され、このセルを識別するコード信号を含む無線信号を受信する必要があり、該無線信号を入力信号に変換する必要がある。次いで、かかる受信機に結合される相関システムは、該入力信号と、それぞれがあるコードの長さ（たとえば６４チップ）を有しており、かつそれぞれが端末のメモリに予め記憶されている多数（たとえば３２）のコード信号との相関をとる必要がある。かかる相関システムは、（たとえば３２個の）相関器を有しており、それぞれの相関器は、特定のコード信号をパラレルに処理するか、代替的には、たとえば１つの相関器が、全てのコード信号をシリアルに処理する。最も高い相関結果は、大まかな同期／初期の同期を提供するものであって、使用されるコード信号を決定し、このコード信号によりセルが識別される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
公知の相関システムは、特に、非常に高い処理能力が要求されるために不利である。（たとえば６４チップを含んでいる）かかるコード信号は、５ミリ秒という（及び、たとえば６０４８チップを含んでいる）サブフレーム毎に一回送出される。次いで、多数（たとえば３２）のスライディング相関演算がパラレルに実行されるか、或いは多くともかかる数（たとえば３２）のスライディング相関演算がシリアルに実行される必要があり、ここで、それぞれのスライディング相関演算は、（たとえば６０４８チップを含んでいる）サブフレーム全体にわたり該長さ（たとえば６４チップ）のコード信号を（チップ単位で）スライディングすることを含んでいる。かかる計算上の複雑さは、チップスライディング毎のそれぞれのスライディング相関演算が１以上の計算を含んでいるために極端に高い。
【０００７】
本発明の目的は、特に、より低い処理能力を要求する開始節で定義されたような相関システムを提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る相関システムは、該相関システムが、反復的な相関演算を実行し、反復的な相関演算毎に少なくとも１つの相関パラメータを適合するための、該相関システムを制御するコントローラを有することを特徴とする。
【０００９】
反復的な相関演算を導入することで、（たとえば３２の）相関演算のそれぞれ１つは、一部分に分割される。それぞれの部分は、低減された計算上の複雑さを有するため、より低い処理能力が要求される。（それについて、たとえば反復的な相関演算毎に大きくなる小さな部分から開始して）前の相関演算の部分に関する結果は、次の相関演算の部分のために使用することができる。これらの結果は、たとえば反復的な相関演算毎に該少なくとも１つの相関パラメータを適合するために使用される。これにより、反復的な相関演算を最適なやり方で実行することができる。
【００１０】
本発明は、特に、解決することが困難である１つの大きな問題は、解決することが容易である多くの小さな問題に分割することができるという考察に基づいており、また、特に、多数の非常に精度の高い計算は、多数の大まかな計算と、これに続く１以上の低減された数の更に精度の高い計算を含む繰返しに変換することができるという基本的な考えに基づいている。
【００１１】
本発明は、特に、先に定義された計算上の複雑さを低減する相関システムを提供するという課題を解決する。
【００１２】
請求項２に定義される本発明の第一の実施の形態に係る相関システムは、第一の相関パラメータがコード信号の長さに対応しており、最初の相関演算は、それぞれのコード信号が該コードの長さ（たとえば６４チップ）よりも短い第一の長さ（たとえば３２チップ）を有するコード信号を使用し、次の相関演算は、それぞれのコード信号が該第一の長さよりも長く、かつ該コードの長さよりも短いか、或いは該コード信号の長さに等しい第二の長さ（たとえば４８チップ）を有するコード信号を使用する点で利点がある。
【００１３】
それぞれ６４チップのコード信号のうちのたとえば最初の３２チップのみを使用することから開始することで、計算上の複雑さを大幅に低減することができ、６０４８チップのサブフレーム全体にわたりそれぞれ６４チップのコード信号のうちの最初の３２チップのみをスライディングすることにそれぞれ基づく３２個の相関演算の結果は、これらの結果が成功の見込みを既に示しているため、次の相関演算のために使用することができる。たとえば、全ての相関演算をシリアルに実行するとき、これらの結果は、優先する系列を決めるために使用することができる。
【００１４】
請求項３に定義される本発明の第二の実施の形態に係る相関システムは、第二の相関パラメータがコード信号の数に対応しており、最初の相関演算は、第一の数（たとえば３２）のコード信号を使用し、次の相関演算は、該第一の数のコード信号よりも少ない第二の数（たとえば１２）のコード信号を使用する点で利点がある。（かかる結果に依存して、最も有望な１２のコード信号を選択することで）該第一の数（たとえば３２）のコード信号が該第二の数（たとえば１２）のコード信号に減少し、これにより、６０４８チップのサブフレーム全体にわたりこれら１２のコード信号のそれぞれ１つに関して最初の４８チップをスライディングするような次の相関演算のために、６０４８チップのサブフレーム全体にわたりそれぞれ６４チップのコード信号のうちの最初の３２チップのみをスライディングすることにそれぞれ基づく３２個の相関演算の結果を使用することで、計算上の複雑さは、その更に低いレベルを維持することができる。
【００１５】
請求項４に定義される本発明の第三の実施の形態に係る相関システムは、かかるコントローラが、比較結果に依存して少なくとも１つの相関パラメータを適合するために、相関結果を比較するコンパレータに結合される点、及び／又は該コンパレータを有する点で利点がある。かかる比較は、相関結果と、比較結果に依存しておそらく調節可能にされる場合がある閾値とを比較するだけでなく、相関結果を互いに比較することを含んでいる場合がある。
【００１６】
請求項５に定義される本発明の第四の実施の形態に係る相関システムは、該コントローラが、比較結果に応答して次の相関演算のために使用される低減された数のコード信号を選択するセレクタに結合される点、及び／又は該セレクタを有する点で利点がある。かかるセレクタは、低減に関するサイズを選択する場合があるだけでなく、次の相関演算のために使用されるコード信号を選択する場合があり、この両者は、一般に比較結果に依存する。
【００１７】
本発明の実施の形態に係る移動体端末、本発明に係る相関演算の方法、本発明に係るプロセッサプログラムプロダクト、及び本発明に係るコード信号により識別されるセルをサーチする方法は、本発明の実施の形態に係る相関システムと対応するものである。
本発明のこれらの態様及び他の態様は、以下に説明される実施の形態を参照して明らにされるであろう。
【発明を実施するための最良の形態】
【００１８】
図１は、移動体端末１を形成するブロック図を例示しており、この移動体端末１は、受信機２を有しており、この受信機の入力／出力は、アンテナに結合されており、該受信機の制御入力／出力は、制御コネクション７を介してコントローラ３の制御入力／出力に結合されている。受信機２の出力は、相関システム４の入力に結合されている。この相関システム４の入力は、３２個のパラレル相関器１０〜４１の入力に結合されており、それぞれの相関器は、制御コネクション８を介してコントローラ３の制御入力／出力に結合される制御入力／出力を有しており、それぞれの相関器は、コンパレータ／セレクタ５のそれ自身の入力に結合される出力を有している。コンパレータ／セレクタ５の出力は、コネクション６を介してコントローラ３の入力に結合されており、コントローラ３の制御入力／出力は、制御コネクション９を介してコンパレータ／セレクタ５の制御入力／出力にさらに結合されている。コントローラ３は、たとえば、プロセッサ／メモリを有している。
【００１９】
入力信号とそれぞれがあるコードの長さを有している多数のコード信号との相関をとる従来の相関システムを有する従来の移動体端末は、たとえば、時分割‐同期式符号分割多元接続（ＴＤ−ＳＣＤＭＡ）による電気通信システムで使用されており、このシステムでは、たとえば、それぞれがたとえば６４チップの長さを有する、セルに固有なコード信号により多くとも３２の異なるセルが識別される。移動体端末が位置するセルを見つけるため、移動体端末における受信機は、基地局から発生し、このセルを識別するコード信号を含む無線信号を受信する必要があり、該無線信号を入力信号に変換する必要がある。次いで、かかる受信機に結合される相関システムは、該入力信号を多数（たとえば３２）の該コード信号と相関をとる必要がある。それぞれのコード信号は、あるコードの長さ（たとえば６４チップ）を有しており、それぞれのコード信号は、端末のメモリに予め記憶されている。かかる相関システムは、（たとえば３２個）の相関器を有しており、それぞれの相関器は、特定のコード信号をパラレルに処理するか、或いは代替的に、たとえば１つの相関器が全てのコード信号をシリアルに処理する。最も高い相関結果は、セルを識別する、使用されるコード信号を決定する。上記の処理は、非常に高い処理能力が要求される。（たとえば６４チップを含んでいる）かかるコード信号は、５ミリ秒という（及び、たとえば６０４８チップを含んでいる）サブフレーム毎に１回送出される。次いで、多数（たとえば３２）のスライディング相関演算がパラレルに実行されるか、或いは多くてもかかる数（たとえば３２）のスライディング相関演算がシリアルに実行される必要があり、ここで、それぞれのスライディング相関演算は、（たとえば６０４８チップを含んでいる）サブフレーム全体にわたり該長さ（たとえば６４チップ）のコード信号の（チップ単位の）スライディングを含んでいる。かかる計算上の複雑さは、チップスライディング毎のスライディング相関演算のそれぞれが１以上の計算を含んでいるために極端に高い。
【００２０】
本発明に係る相関システム４は、反復的な相関演算（iterative  correlation）を実行し、反復的な相関演算毎に少なくとも１つの相関パラメータを適合するために、該相関システム４を制御するコントローラ３を有している。反復的な相関演算を導入することで、（たとえば３２の）相関演算のそれぞれ１つは一部分に分割され、それぞれの部分は、低減された計算上の複雑さを有しているため、より低い処理能力が要求される。前の相関演算の部分に関する結果は、反復的な相関演算毎に少なくとも１つの相関パラメータを適合するためにたとえばこれらの結果を使用することで、次の相関演算の部分のために使用することができる。これにより、反復的な相関演算を最適なやり方で実行することができる。
【００２１】
コントローラ３は、それぞれの相関器１０〜４１が相関器のメモリに既に記憶されているそのコード信号の第一の部分を使用するか、或いはそれぞれの相関器１０〜４１がコントローラ３に既に記憶されているそのコード信号の第一の部分を制御コネクション８を介してコントローラ３から受けるか、のいずれかのやり方で相関器１０〜４１を制御する。それぞれのコード信号の第一の部分は、たとえば、第一の長さ（たとえば３２チップ）を有しており、この第一の長さは、オリジナルのコード信号のコードの長さ（たとえば６４チップ）よりも短い（及び、たとえば６４チップのうちの最初の３２チップを含んでいる）。それぞれ６４チップのコード信号のうちのたとえば最初の３２チップのみを使用することから開始することで、計算上の複雑さが大幅に低減され、６０４８チップのサブフレーム全体にわたりそれぞれ６４チップのコード信号のうちの最初の３２チップのみをスライディングすることにそれぞれ基づく３２の相関演算の結果は、これらの結果が以下のように成功の見込みを既に示しているため、次の相関演算のために使用することができる。
【００２２】
これらの結果は、かかる相関器１０〜４１のそれぞれ１つについてコンパレータ／セレクタ５に供給され、たとえば、かかる相関器１０〜１４のそれぞれ１つについてデジタル信号からなる系列を含んでいる。これらのデジタル信号系列の受信に応答して、コンパレータ／セレクタ５は、（たとえばエネルギーすなわち電力等を計算することで）それぞれの系列を１つのデジタル数に変換し、これらのデジタル数を互いに及び／又は第一の閾値と比較するか、或いはコンパレータ／セレクタ５は、おそらく（値を加算又は減算する等のような）計算を行った後で、該系列のうちの対応するデジタル信号を互いに及び／又は第二の閾値と比較する。次いで、比較結果に応答して、コンパレータ／セレクタ５は、全ての相関器から最も有望な結果（最も高い相関値）を生成した相関器（又はそれらのコード信号）を選択する。言い換えれば、コンパレータ／セレクタ５は、第一の数（たとえば３２個）の（コード信号の）相関器から第二の数（たとえば１２個）の（コード信号の）相関器を選択し、コネクション６を介してコントローラ３に通知する。
【００２３】
この選択に応答して、コントローラ３は、制御コネクション８を介してコンパレータ／セレクタ５により選択されている（たとえば１２個の）相関器をアクチベートし、他の（たとえば２０個の）相関器をデアクチベートする。コントローラ３は、それぞれ選択された相関器が相関器のメモリに既に記憶されているそのコード信号の第二の部分を使用するか、或いはそれぞれ選択された相関器がコントローラ３に既に記憶されているそのコード信号の第二の部分を制御コネクション８を介してコントローラ３から受けるか、のいずれかのやり方で選択された相関器を制御する。それぞれ選択されたコード信号の第二の部分は、たとえば第二の長さ（たとえば４８チップ）を有しており、この第二の長さは、オリジナルのコード信号のコードの長さ（たとえば６４チップ）よりも短い（及び、たとえば６４チップのうちの最初の４８チップを含んでいる）。それぞれ選択された６４チップのコード信号のうちの最初の４８チップを使用することで、３２個の相関器（又はコード信号）のうちの１２個についてのみであるが、選択されたたとえば１２のコード信号のそれぞれ１つに関するこれらのたとえば最初の４８チップは、たとえば６０４８チップのサブフレーム全体にわたりスライドされ、計算上の複雑さは、その更に低いレベルを維持することができる。
【００２４】
選択された１２個の相関器は、これに応じて、該１２個の相関器のそれぞれ１つについてコンパレータ／セレクタ５に供給され、たとえば該１２個の相関値のそれぞれ１つについてデジタル信号の系列を含む結果を生成する。これらデジタル信号の系列の受信に応答して、コンパレータ／セレクタ５は、それについて該第一及び第二の閾値に等しいか、或いは更新されたバージョンである第三及び第四の閾値を使用してその比較を再び行い、これに応じて、該１２個の相関器から最も有望な結果（最も高い相関）を生成した相関器（又はそれらのコード信号）を選択する。言い換えれば、コンパレータ／セレクタ５は、第二の数（たとえば１２個）の（コード信号の）相関器から第三の数（たとえば６個）の（コード信号の）相関器を選択する。
【００２５】
この選択に応答して、コントローラ３は、制御コネクション８を介してコンパレータ／セレクタ５により選択された（たとえば６個の）相関器をアクチベートし、他の（たとえば２６個の）相関器をデアクチベートする。コントローラ３は、それぞれ選択された相関器が相関器のメモリに既に記憶されているそのコード信号の第三の部分を使用するか、或いはそれぞれ選択された相関器がコントローラ３に既に記憶されているそのコード信号のこの第三の部分を制御コネクション８を介してコントローラ３から受けるか、のいずれかのやり方で選択された相関器をさらに制御する。それぞれ選択されたコード信号の第三の部分は、たとえば第三の長さ（たとえば５６又は６４チップ）を有しており、この第三の長さは、オリジナルのコード信号のコードの長さ（たとえば６４チップ）よりも短いか、或いは該コードの長さに等しい（及び、たとえば６４チップのうちの最初の５６チップ又は全部である６４チップを含んでいる）。それぞれ選択された６４チップのコード信号のうちのたとえば最初の５６チップ又は６４チップを使用することで、３２個の相関器（又はコード信号）のうちの６個のみについてであるが、選択されたたとえば６のコード信号のそれぞれ１つに関してこれらのたとえば最初の５６チップ又は６４チップが、たとえば６０４８チップのサブフレーム全体にわたりスライドされ、計算上の複雑さは、その更に低いレベルを維持することができる。
【００２６】
最後に、たとえば６４チップのコードの長さに到達した場合、又は、たとえば１つの相関結果が極度に良い場合、最も高い相関結果は、たとえばサブフレームの間の入力信号に関する平均信号強度のような最後の閾値と比較される。
【００２７】
本発明は、特に、解決することが困難である１つの大きな問題は、解決することが容易である多くの小さな問題に分割することができるという考察に基づいており、また、特に、多数の非常に精度の高い計算は、多数の大まかな計算と、これに続く１以上の低減された数の更に精度の高い計算とを有する繰返しに変換することができるという基本的な考えに基づいている。
【００２８】
本発明は、特に、先に定義された計算上の複雑さを低減する相関システムを供給するという課題を解決するものである。
【００２９】
かかるコンパレータ／セレクタ５は、相関結果を比較し、コネクション６を介してコントローラ３に通知し、コントローラ３は、比較結果に依存して制御コネクション９を介して該相関パラメータ及び該閾値を適合し、比較結果に応答して次の相関演算のために使用される低減された数のコード信号を選択する。かかるコンパレータ／セレクタ５は、一般に比較結果に依存すると共に、おそらく制御コネクション９を介してコントローラ３から生じる制御情報におそらく依存する、低減に関するサイズを選択する場合があるだけでなく、次の相関演算のために使用されるコード信号を選択する場合があり、コネクション６を介してコントローラ３に通知する。
【００３０】
本発明は、所与のコード信号毎に（最も高い相関結果を与える）最も有望であるブフレームのうちの時間間隔をコンパレータ／セレクタ５に選択させ、これらの時間間隔をコントローラ３に知らせることでさらに改善される。一般に、このことは、はじめに、それぞれのデジタル信号、すなわちグループがたとえば１つの系列に対応するそれぞれのデジタル信号からなるグループに関するそれぞれのデジタル信号からなるサブグループを個別に処理し、たとえばそれぞれの系列での結果を互いに及び／又は閾値等と比較することで行われるべきである。第二に、全ての系列の結果は、たとえばこれらの結果を互いに及び／又は閾値等と比較するようにして処理されるべきである。この情報に応答して、コントローラ３は、所定のコード信号毎にこれら時間間隔のみが次の相関演算のために使用されるようにかかる相関器を制御すべきである。これにより、計算上の複雑さはさらに低減される。
【００３１】
それぞれの図示されるブロック又は図示されないブロックは、１００％ハードウェア、１００％ソフトウェア、或いはその両者が混在されたものとすることができる。それぞれの図示されるブロック又は図示されないブロックは、それぞれ他の図示されるブロック及び／又は図示されないブロックと互いに統合することができる。特に、コンパレータ／セレクタ５及びコントローラ３は、プロセッサ／メモリを介して共に実現可能であるため、一般に互いに統合される。相関器１０〜４１は、それら自身のプロセッサ／メモリを通して（パラレルに）実現されるか、全ての相関演算を（パラレル及び／又はシリアルに）実行するために予定される１つのプロセッサ／メモリを通して実現することができる。受信機２は、ミキサ及び復調器を一般に有しており、スイッチ、バッファ、デュプレクサ、Ａ／Ｄ変換器をさらに有しており、図１では送信部分は示されていないが送信機の一部を形成している場合がある。かかる入力信号は、それぞれのサブフレーム（フレーム当たり２回）で生成され、次いで、相関システム４、コンパレータ／セレクタ５及びコントローラ３に処理のための十分な時間を与えるためにおそらく記憶／バッファリングされる。
【００３２】
第一の数（たとえば３２個）の（コード信号の）相関器から第二の数（たとえば１２個）の（コード信号の）相関器をコンパレータ／セレクタ５により選択することは、たとえばコントローラ３の制御下で相関結果に依存して行うことができる。それぞれ選択されたコード信号のこの第一の部分（第一の長さ）の第二の部分（第二の長さ）への増加のみでなく、それぞれのコード信号の第一の部分（第一の長さ）から開始することは、たとえばコントローラ３の制御下で相関結果に依存して行うことができる。
【００３３】
本発明に係る方法、及び本発明に係るプロセッサプログラムプロダクトを説明する図２に示されるフローチャートでは、以下のブロックが以下の意味を有している。
【００３４】
ブロック１００：開始、ブロック１０１に進む。
ブロック１０１：第一の数のコード信号のそれぞれ１つについて、それぞれのコード信号のコードの長さを第一の長さに低減し、ブロック１０２に進む。
ブロック１０２：入力信号と該予め定義されたコード信号との相関をとり、ブロック１０４に進む。
【００３５】
ブロック１０４：コード信号の長さが該コードの長さに等しいか？等しい場合にはブロック１０５に進み、等しくない場合にはブロック１０３に進む。
ブロック１０３：該第一の数のコード信号を第二の数のコード信号に低減し、これら第二の数のコード信号のそれぞれ１つについて、第一の長さを第二の長さに増加し、ブロック１０２に進む。
【００３６】
ブロック１０５：最後の閾値を計算し、最も高い相関結果を有する１つのコード信号を選択し、ブロック１０６に進む。
ブロック１０６：この最も高い相関結果は該最後の閾値よりも高いか？高い場合にはブロック１０７に進み、高くない場合にはブロック１０１に進む。
ブロック１０７：終了。
【００３７】
入力信号をそれぞれがあるコードの長さを有している多数のコード信号と相関をとるための本発明に係る方法は、本方法が、反復的な相関演算を実行するステップと、反復的な相関演算毎に少なくとも１つの相関パラメータを適合するステップと有することを特徴としている。入力信号をそれぞれがあるコードの長さを有している多数のコード信号と相関をとるための本発明に係るプロセッサプログラムプロダクトは、本プロセッサプログラムプロダクトが、反復的な相関演算を実行する機能と、反復的な相関演算毎に少なくとも１つの相関パラメータを適合する機能とを有することを特徴としている。かかるステップ及び機能は、たとえば以下のようなものである。
【００３８】
第一のステップ／機能は、本方法／プロセッサプログラムプロダクトを開始することを含む（ブロック１００）。次いで、第二のステップ／機能は、それぞれのコード信号のコードの長さを第一の数のコード信号のそれぞれ１つについて第一の長さに低減することを含む（ブロック１０１）。第三のステップ／機能は、入力信号と該予め定義されたコード信号との相関をとることを含む（ブロック１０２）。第四のステップ／機能は、コード信号の長さが該コードの長さに等しいかをチェックすることを含む（ブロック１０４）。等しくない場合、第四のステップ／機能は、該第一の数のコード信号を第二の数のコード信号に低減することを含み、これら第二の数のコード信号のそれぞれ１つについて、第一の長さを第二の長さに増加することを含む（ブロック１０３）。このステップ／機能は、第三のステップ／機能が続くが、ここでは更新された情報による。等しい場合、次のステップ／機能は、最後の閾値を計算すること、及び最も高い相関結果を有する１つのコード信号を選択することを含む（ブロック１０５）。次いで、次のステップ／機能は、この最も高い相関結果が該最後の閾値よりも高いかをチェックすることを含む（ブロック１０６）。高くない場合、該第二のステップ／機能がこれに続くが、ここでは（たとえば、更新された初期パラメータにより、移動体端末はセルサーチを再び開始する）更新された情報をもつ。高い場合、本方法／プロセッサプログラムプロダクトを終了することを含む最後のステップ／機能に続く（ブロック１０７）。
【００３９】
勿論、たとえば無限ループを回避するために行われるループ回数をカウントするカウントステップ／機能、たとえば（相関から生じた）デジタル信号（からなる系列）を互いに及び／又は閾値と比較するステップ／機能、たとえば閾値を更新するステップ／機能、並びに、最も有望なコード信号、及び／又は次の相関演算のために使用される該数のコード信号の低減に関するサイズ、及び／又はサブフレーム全体の代わりに次の相関演算のために使用される時間間隔を選択するステップ／機能のような、更なるステップ／機能が設けられる場合がある。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る相関システムを有する本発明に係る移動体端末を形成するブロック図である。
【図２】本発明に係る方法及び本発明に係るプロセッサプログラムプロダクトを説明するフローチャートである。
【図１】
2005514855.tif 000003
【図２】
2005514855.tif 000004
【国際調査報告】
2005514855.tif 000005
2005514855.tif 000006
2005514855.tif 000007