(57)【要約】【課題】マルチプレクサを介して部分相関器モジュールの１つの入力に接続された２つのプログラマブル拡散シーケンスブロックを含むレイク受信機処理システムを提供する。【解決手段】部分相関器モジュールの第２の入力は複数の遅延ＩＱサンプルのうちの１つの選択を可能とするため第２のマルチプレクサ２３４に接続される。複数のスクランブルコード発生器２０２の１つから入力の選択を可能とするため、複数のスクランブルコード２０２がスクランブルコード発生器２０８に接続され、各拡散シーケンスブロック２２４、２２６が、対応マルチプレクサ２２０，２２２を備えている。複数のレジスタ２４２は、プロセッサ２６０による制御の下、レイク受信機の適応構成を可能にする。システムは、受信チャネル状態および要求データレートにしたがって、ハードウェアリソースの時間多重化及び／又は再割り当を可能にする。
2005507602.tif 000002
【特許請求の範囲】
【請求項１】
拡散スペクトル入力と、
第１の拡散シーケンスの出力を有する第１のプログラマブルシーケンス発生器と、
第２の拡散シーケンスの出力を有する第２のプログラマブル拡散シーケンス発生器と、
前記第１および第２の拡散シーケンス発生器出力に結合された第１および第２の入力を有し、かつ出力を有し、前記第１および第２の拡散シーケンスのいずれかを前記出力に選択的に与えるマルチプレクサと、
前記拡散スペクトルの入力に結合された第１の入力と、前記マルチプレクサの出力に結合された第２の入力とを有し、相関結果を提供する出力を有する相関器モジュールとを具備する拡散スペクトル受信機用相関器。
【請求項２】
前記第１および第２の拡散シーケンス発生器と選択的に結合可能な少なくとも１つのプログラマブルスクランブル符号発生器をさらに具備する請求項１記載の相関器。
【請求項３】
複数のプログラマブルスクランブル符号発生器と、第１および第２のスクランブル符号マルチプレクサとを具備し、前記複数のスクランブル符号発生器の幾つかを前記第１および第２の拡散シーケンス発生器に選択的に結合する請求項２記載の相関器。
【請求項４】
前記第１および第２の拡散シーケンスに対してプログラマブル遅延を与えるために第１および第２の拡散シーケンス発生器の第１および第２の出力にそれぞれ結合される第１および第２のプログラマブル拡散シーケンス遅延をさらに有する先行する請求項のいずれか１項に記載の相関器。
【請求項５】
前記拡散スペクトルの入力に結合され、前記相関器モジュールに、拡散スペクトルの入力信号の選択的遅延バージョンを与える手段をさらに有する、先行する請求項のいずれか１項に記載の相関器。
【請求項６】
前記相関器モジュールは、第１および第２の記憶手段にそれぞれ結合された第１および第２の出力を有する先行する請求項のいずれか１項に記載の相関器。
【請求項７】
前記第１および第２の拡散シーケンス発生器をプログラムし、かつ前記マルチプレクサを制御する複数のレジスタをさらに有する先行する請求項のいずれか１項に記載の相関器。
【請求項８】
前記レジスタは、複数の相関器構成レジスタセットに組織化されており、各レジスタセットは少なくとも前記マルチプレクサを制御するレジスタを含み、各相関器構成レジスタセットは共通相関器ハードウェア上で実現される論理相関器を定義するようプログラム可能であり、これにより複数の論理相関器が単一の前記相関器モジュールを用いて実現可能である請求項６記載の相関器。
【請求項９】
各々が先行する請求項のいずれか１項に記載の複数の相関器を有するレイク受信機。
【請求項１０】
単一相関器モジュールを有する相関器を用いて複数の論理相関器を提供する方法であって、
（ａ）前記複数の論理相関器用の複数のプログラマブル拡散シーケンス発生器を提供し、
（ｂ）単一相関器モジュールに拡散スペクトル入力信号を供給し、
（ｃ）第１の前記論理相関器を得るために前記拡散シーケンス発生器の１つを前記単一相関器モジュールに選択的に結合するように前記相関器をプログラミングし、
（ｄ）前記第１の論理相関器を用いて相関演算を実行し、
（ｅ）１つ以上の別の論理相関器を提供するために（ｃ）および（ｄ）を繰り返えすことを含む方法。
【請求項１１】
各前記論理相関器のために前記拡散スペクトルの入力の遅延バージョンを選択することをさらに含む請求項１０記載の方法。
【請求項１２】
前記論理相関器は、実数または虚数の相関成分出力のいずれかを提供するため前記相関動作を実行する部分相関器であり、
前記部分論理相関器用の前記実数または前記虚数の相関成分の出力を選択することをさらに含む請求項１０または１１に記載の方法。
【請求項１３】
プロセッサと、このプロセッサに結合したプログラムメモリと、時間多重化可能な相関器とを含む拡散スペクトル受信機であって、
拡散スペクトルの入力と、
拡散シーケンスの入力と、
前記スペクトルの入力に結合した第１の入力と、前記拡散シーケンスの入力に結合した第２の入力とを有し、相関結果を提供するための出力を有する相関器モジュールと、
相関器の動作モードを構成する少なくとも１つの制御レジスタとを具備し、
前記プログラムメモリは、対応する複数の時間多重論理相関演算を行うように前記相関器を構成するために複数の値を前記少なくとも１つの制御レジスタに書き込むため前記プロセッサを制御するプロセッサ実行インストラクションを格納する、拡散スペクトル受信機。
【請求項１４】
前記少なくとも１つの制御レジスタは、１つ以上のレジスタの複数の組を有し、各レジスタの組は、前記論理相関演算の対応する１つを行うよう前記相関器を構成するデータを記憶するために設けられている請求項１３記載の拡散スペクトル受信機。
【請求項１５】
単一チップ期間にわたって前記論理相関演算を時間多重化するよう構成された請求項１３または１４に記載の拡散スペクトル受信機。
【請求項１６】
多重相関器を有する拡散スペクトル受信機を実現する方法であって、
相関器の演算モードを構成するため少なくとも１つの制御レジスタを含むプログラマブル相関器を提供し、
複数の論理相関器を提供するために前記プログラマブル相関器を構成するデータを前記少なくとも１つの制御レジスタに書き込み、
前記多重相関器に対して前記複数の論理相関器を提供するため前記プログラマブル相関器を時間手重化することを含む方法。
【請求項１７】
拡散スペクトル信号サンプラと、
この拡散スペクトル信号サンプラに結合され、遅延サンプルバス上に複数の異なる遅延を有する１セットの拡散スペクトルサンプルを提供するサンプル遅延ステージと、
スクランブル符号バス上に複数のスクランブル符号を提供する複数のスクランブル符号発生器と、
複数の相関器と、
で構成され、前記複数の相関器の各々は遅延サンプルバスに結合された相関器モジュールと、スクランブル符号バスに結合された少なくとも１つの拡散符号発生器とで構成され、前記相関器は少なくとも１つの相関出力を有する、拡散スペクトル受信機アーキテクチャ。
【請求項１８】
サンプル化された入力信号を提供する入力信号サンプラと、
前記入力信号サンプラに結合され、異なる相対遅延を有する１セットの遅延サンプル信号を提供する入力信号遅延手段と、
拡散シーケンス信号を提供する拡散シーケンス発生器と、
前記拡散シーケンス発生器に結合され、異なる相対遅延を有する１セットの遅延拡散シーケンス信号を提供する拡散シーケンス遅延手段と、
第１および第２の入力と、第１および第２の入力で受信された信号間の相関に基づく出力とを有する相関器と、
入力信号遅延手段と、相関器の第１の入力とに結合され、前記１セットの遅延拡散サンプル信号の１つを相関器に選択的に提供する第１の選択手段と、
拡散シーケンス手段と、相関器の第２の入力とに結合され、前記１セットの遅延拡散シーケンス信号の１つを相関器に選択的に提供する第２の選択手段とを具備し、
前記相関器における前記サンプル入力信号および前記拡散シーケンス信号の相対タイミングが調整可能である拡散スペクトル受信機サブシステム。
【請求項１９】
前記拡散シーケンス信号と結合するためのスクランブル符号出力を提供するスクランブ符号発生器と、
前記スクランブル符号発生器に結合され、制御信号に応じて前記スクランブル符号を再スタートするスクランブル符号発生器制御とを具備する請求項１８記載の拡散スペクトル受信機サブシステム。
【請求項２０】
拡散スペクトル受信機相関器に対して、関連拡散シーケンスチップクロックを有する拡散シーケンスおよびサンプルクロックインターバルでサンプル化されたサンプル入力信号の相対タイミングを調整する方法であって、
精細な相対タイミング調整を行うためサンプルクロックインターバルの積分数によりサンプル入力信号を遅延し、
粗い相関タイミング調整を行うため拡散シーケンスチップクロック期間の積分数により前記拡散シーケンスを遅延することを含む方法。
【請求項２１】
前記拡散シーケンスは、第１の擬似ランダムシーケンスとこれより長い第２の擬似ランダムシーケンスとの組み合わせにより構成され、
前記相対的なタイミングをさらに調整するため第２の擬似ランダムシーケンスを再スタートことを付加的に含む請求項２０記載の相対タイミングを調整する方法。
【請求項２２】
拡散スペクトル受信機相関器用の拡散シーケンスおよびサンプル入力信号の相関タイミングを調整する方法であって、
前記拡散シーケンスは、第１の擬似ランダムシーケンスと、これと等しいか、あるいはこれより長い第２の擬似ランダムシーケンスとの組み合わせにより構成され、
第２の擬似ランダムシーケンスを再スタートすることによって前記相対的なタイミングを調整することを含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、拡散スペクトル受信機、特にレイク受信機に関する。本発明は、３Ｇ移動電話機システムに対応している。
【背景技術】
【０００２】
第三世代移動電話機ネットワークは、移動局と基地局との間の無線インターフェースを通して通信するＣＤＭＡ（符号分割多元接続）拡散スペクトル信号を利用している。３ＧネットワークはＵＭＩＴ（ユニバーサル移動遠隔通信システム）ネットワークとして知られ、ＵＭＩＴは、第三世代パートナーシッププロジェクト（３ＧＰＰ、３ＧＰＰ２）により製造される標準規格の対象である。３ＧＰＰおよび３ＧＰＰ２に関する技術仕様は、ｗｗｗ．３ｇｐｐ．ｏｒｇ．で見つけることができ、参照によりここに組み込まれる。
【０００３】
ＣＤＭＡ拡散スペクトル通信システムにおいてベースバンド信号は、ｒｆ搬送波を変調する前に非常に高いビットレート（チップレートとして参照される）の擬似ランダム拡散シーケンスと混合されることによって拡散する。受信機では、受信信号と擬似ランダム拡散シーケンスとを相関器に供給し、同期が達成されるまで一方が他方を通過させることによりベースバンド信号が回復される。一度符号の同期が得られると、それは入力信号が拡散シーケンスに対して進んでいるか遅れているかを検出し、その変化を補償するアーリレイトトラッキングループ（early-late tracking loop）のような符号トラッキングループにより維持される。
【０００４】
このようなシステムは、初期擬似ランダム拡散シーケンスが知られているときに限り、ベースバンド信号が回復できる符号分割多重として説明されている。スペクトル拡散通信システムは、異なる拡散シーケンスを有する多くの送信機の全てがｒｆスペクトルの同一部分を使用することを可能にするのであり、受信機は適切な拡散シーケンスを選択することによって所望の信号を受信する。
【０００５】
スペクトル拡散移動電話機システムの一例である、インテリムスタンダード９５（ＩＳ−９５）は、ウォルシュ関数により生成される６４個の直交拡散シーケンスを有する。理論的には、これによりスペクトルの所定の部分の中で最大６４人の同時ユーザが可能となるが、これは、特に移動電話機ネットワークの異なるセルにおけるユーザ間の干渉のため必ずしも十分ではない。したがって、拡散シーケンスと組み合わされ、スクランブル符号として知られる第２の擬似ランダムシーケンスを用いて、ベースバンド信号がさらにスクランブルされる。
【０００６】
スペクトル拡散システムの１つの利点は、マルチパスフェージングの影響を比較的受けにくいという点である。マルチパスフェージングは、送信機から受信機への信号が２つ以上の異なる経路をとるときに生じ、これにより２つ以上の種類の信号が異なる時間で受信機に到達し互いに干渉し合う。これは一般的に受信機または送信機が移動しているとき時間と共に変化できる櫛状周波数応答を生成する。拡散スペクトル信号は比較的広帯域を占めているので、櫛のヌルによって影響され難い。さらに、受信機が機能する方向によって受信機はマルチパスコンポーネントの１つのみに、通常は最も強いダイレクト信号のみに同期する。しかしながら、付加的な相関器により、受信機が各マルチパスコンポーネントに別々に同期でき、その結果を組み合わせて、ビット誤り率に対して改善された信号雑音比を提供できることが認められる。レイク受信機はこの機能を果たす。
【０００７】
図１（Ａ）は、一般的なレイク受信機１０の主な構成要素を示す。相関器１２の帯域は、この例では３つの相関器１２ａ、１２ｂ、１２ｃを有し、それぞれが入力１４からＣＤＭＡ信号を受信する。相関器はレイクのフィンガーとして知られており、示されている例ではレイクは３つのフィンガーを持っている。ＣＤＭＡ信号は、ベースバンドに、またはＩＦ（中間周波数）にあってもよい。各相関器は他のマルチパス成分に対して少なくとも１つのチップだけ遅延する別のマルチパス成分に同期する。品質コスト／複雑さのトレードオフに従ってより多くまたはより少なく相関器を設けることができる。全ての相関器の出力は合成器１６へ送られる。合成器１６は重み和で、一般的により強い信号にはより大きな重みを与えて前記出力を加算する。重み付けは、一般的なアルゴリズムにしたがって、相関の前後の信号強度に基づいて決定されてもよい。その後、合成信号は弁別器１８に与えられる。弁別器１８は、ビットが１か０かについての決定をなし、ベースバンド出力を提供する。弁別器は、付加的なフィルタリング、積分、あるいは他の処理を含んでいてもよい。レイク受信機１０は、ハードウェアかソフトウェア、あるいは両者の混在で実現されてもよい。
【０００８】
一般的なレイク受信機において、機能ブロックの構成は、予め定められたワイヤレスシステムおよび、例えばアーリレートコードトラッキング(early-late code tracking)のようなレイクフィンガーアルゴリズムをサポートするために固定される。このような固定された設計は一般的には１つの特定のワイヤレスシステム構成での使用に適するのみであるので主な原因においてこれには多くの欠点がある。この場合でも、トラッキング相関器のような幾つかの機能がある動作条件下で冗長となる可能性があるので受信機ハードウエアを非能率に使用するかもしれない。しかしながら３ＧＰＰおよび３ＧＰＰ２の仕様は、多くの異なるデータレートおよび物理チャネルを持つ非常に多くの動作構成を可能にする。この３Ｇシステムの側面に対する初期の設計は、設計の複雑さを最小にするようにこれらの要求のサブセットを実現するために選ばれ、フルセットの要求がサポートされることになれば重大な再設計が要求される。レイク受信機の設計に対して通常のアプローチが採用されるのであれば、システムが例えば良好チャネル状態における多数のマルチレートチャネルや非常に悪いチャネル状態における低データレートのような要求仕様の両極端を受け入れることができる必要があるので全体的な複雑さが非常に大きくなる。
【０００９】
米国特許第６，２５９，７２０号は、フィルタリング、拡散、逆拡散、レイクフィルタリング、およびイコライゼーションのような信号処理機能を実行するためのデジタル信号処理システムアーキテクチャについて説明している。それぞれが逆拡散、フィルタ、およびデシメート機能を持つ８つの別個のカスケード化処理ブロックが設けられ、これによりＤＳＰシステムは１つの大きなフィルタかフィルタリングの組み合わせのいずれかを提供するために使用できる。‘７２０号特許に記載されているアーキテクチャは、フィルタリング及び関連する動作を実行するために有効であるが、より一般的でフレキシブルなレイクアーキテクチャの必要性は依然として存在する。米国特許第５，３６５，５４９号は、複素信号相関器について説明している。これは実数および虚数（ＩおよびＱ）成分を持つ相関器であり、この相関器では乗算器は相関されるべき信号の相対的な回転を採用することによって加算器と置き換えられる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
これらの一般的な設計を鑑みて、３ＧＰＰおよび３ＧＰＰ２に規定された所望範囲の要求をサポートするためにマルチスタンダードレイク受信機のフレキシブルアーキテクチャの必要性がある。
【課題を解決するための手段】
【００１１】
したがって、第１の局面において本発明は、拡散スペクトル入力と、第１の拡散シーケンス出力を有する第１のプログラマブルシーケンス発生器と、第２の拡散シーケンス出力を有する第２のプログラマブル拡散シーケンス発生器と、第１および第２の拡散シーケンス発生器の出力に結合された第１および第２の入力および出力を有し、前記第１および第２拡散シーケンスの１つを選択的に前記出力に与えるマルチプレクサとを具備する拡散スペクトル受信機の相関器、並びに拡散スペクトル入力に結合された第１の入力と、マルチプレクサの出力に結合された第２の入力とを有し、相関結果を出す出力を有する相関器モジュールを提供する。
【００１２】
相関器モジュールと選択的に結合可能な２つ（またはそれ以上）のプログラマブル拡散シーケンス発生器を設けることにより、相関器は、相関器モジュールリソースの再割当てによって２つ以上の別個のタスクを実行するようプログラムできる。また、この構成は、実数および虚数相関のような単一の結果に対して部分相関計算を行うか、別個の信号または信号成分を識別する別個の相関計算を行うかのいずれかのために相関器に時間多重化を可能にする。このように相関器は、多重ワイヤレスシステムおよび／または多重アルゴリズム並びに適応アルゴリズムサポートするために使用される。それは、ハードウェアがシリコンで実施された後に生産者は受信機の設計を変更することも可能にし、これによりソフトウェア無線機（※）を提供できる。例えば相関器がレイク受信機に組み込まれている場合、受信機はチャネル受信度にしたがってレイクフィンガーの数を変えるよう改作できる。相関器によって得られる別の利点は、そのアーキテクチャのスケーラビリティである。相関器の構成要素は、ハードウェアまたはソフトウェア、あるいはその両方で実現されてもよい。
【００１３】
本発明はさらに、単一の相関器モジュールで構成される相関器を使用して複数の論理相関器を供給する方法を提供する。この方法は、複数の論理相関器用の複数のプログラマブル拡散シーケンス発生器を準備し、単一相関器モジュールに拡散スペクトル入力信号を供給し、第１の論理相関器を得るために拡散シーケンス発生器の１つを単一相関器モジュールに選択的に結合するよう相関器をプログラミングし、第１の論理相関器を用いて相関動作を実行し、１つ以上の別の論理相関器を提供するためにプログラミングを繰り返し、相関ステップを行うことから成る。
【００１４】
論理相関器は、レイク受信機のような受信機を再構成するか、複数の時間多重化部分相関を提供するか、あるいは例えば、レイク受信機の異なるフィンガーのための複数の別個の論理相関器を提供する時間多重化相関演算を提供するために設けられてもよい。
【００１５】
他の局面において、本発明は、プロセッサと、プロセッサに結合したプログラムメモリと、時間多重化可能な相関器とを含む拡散スペクトル受信機を提供する。この相関器は、拡散スペクトルの入力と；拡散シーケンスの入力と；スペクトルの入力に結合した第１の入力および拡散シーケンスの入力に結合した第２の入力を有し、相関結果を提供するための出力を有する相関器モジュールと；相関器の動作モードを構成する少なくとも１つの制御レジスタとにより構成される。プログラムメモリはプロセッサ実行可能インストラクションを格納し、これらインストラクションは複数の値を少なくとも１つの制御レジスタに書き込み、対応する複数の時間多重化論理相関演算を提供するため相関器を制御する。
【００１６】
相関器モジュールは、異なる値を少なくとも１つの制御レジスタに順次書き込むことによって異なる相関演算を実行するよう構成されてもよく、または相関器の構成を特定する１セットの値が初期化ステップにおいて書き込まれてもよく、その後相関器は異なる構成を介して自動的に循環してもよい。
【００１７】
関連局面において、本発明は多重相関器を具備する拡散スペクトル受信機を実現する方法も提供する。この方法は、相関器の動作モードを構成する少なくとも１つの制御レジスタを含むプログラマブル相関器を準備し、複数の論理相関器を提供するためプログラマブル相関器を構成するデータを、少なくとも１つの制御レジスタに書き込み、多重相関器用の複数の論理相関器を提供するプログラマブル相関器を時間多重することを含む。
【００１８】
本発明はさらに、拡散スペクトル受信機アーキテクチャを提供する。このアーキテクチャは、サンプル化入力信号を生成する入力信号サンプラと、入力信号サンプラに結合され、異なる相対遅延を有する１セットの遅延サンプル信号を生成する入力信号遅延手段と、拡散シーケンス信号を生成する拡散シーケンス発生器と、拡散シーケンス発生器に結合され、異なる相対遅延を有する１セットの遅延拡散シーケンス信号を生成する拡散シーケンス遅延手段と、第１および第２の入力と、第１および第２の入力で受信された信号間の相関に基づく出力とを有する相関器と、入力信号遅延手段と相関器の第１の入力とに結合され、１セットの遅延サンプル信号の１つを相関器に選択的に与える第１の選択手段と、拡散シーケンス遅延手段と相関器の第２の入力とに結合され、前記１セットの遅延拡散シーケンス信号の１つを相関器に選択的に与える第２の選択手段とを具備する。それにより相関器におけるサンプル入力信号および拡散シーケンス信号の相対タイミングが調整可能となる。
【００１９】
本発明はさらに、拡散スペクトル受信機サブシステムを提供する。このサブシステムは、サンプル化された入力信号を生成する入力信号サンプラと、入力信号サンプラに結合され、異なる相対遅延を有する１セットの遅延サンプル信号を生成する入力信号遅延手段と、拡散シーケンス信号を生成する拡散シーケンス発生器と、拡散シーケンス発生器に結合され、異なる相対遅延を有する１セットの遅延拡散シーケンス信号を生成する拡散シーケンス遅延手段と、第１および第２の入力と第１および第２の入力で受信された信号間の相関に基づく出力とを有する相関器と、入力信号遅延手段と相関器の第１の入力とに結合され、１セットの遅延サンプル信号の１つを相関器に選択的に与える第１の選択手段と、拡散シーケンス手段と相関器の第２の入力とに結合され、１セットの遅延拡散シーケンス信号の１つを相関器に選択的に与える第２の選択手段とを具備する。それにより相関器におけるサンプル入力信号および拡散シーケンス信号の相対タイミングが調整可能となる。
【００２０】
一般的に入力信号は拡散チップクロック周波数よりも高いサンプリング周波数でサンプル化される。これにより、精細なタイミング変更は遅延入力信号を選択することにより行うことができ、タイミングのより大きな変更は遅延拡散シーケンス信号を選択することにより行える。好ましくは、サブシステムはより大きなタイミング変更を可能にするために再スタートできるスクランブルコード発生器を組み込む。
【００２１】
本発明はさらに、拡散スペクトル受信機相関器に対して拡散シーケンスとサンプル入力信号との相対タイミングを調整するための方法を提供する。拡散シーケンスは、関連拡散シーケンスチップクロックを持ち、入力信号はサンプルクロックインターバルでサンプル化されている。前記方法は、整数のサンプルクロックインターバルだけサンプル入力信号を遅延して精細な相対タイミング調整を提供し、整数の拡散シーケンスチップクロック期間だけ拡散シーケンスを遅延して粗い相関タイミング調整を提供することを含む。
【００２２】
関連局面において、本発明は拡散スペクトル受信機相関器用の拡散シーケンスとサンプル入力信号の相対タイミングの調整方法を提供する。ここで、拡散シーケンスは、第１の擬似ランダムシーケンスおよびこれより長い第２の擬似ランダムシーケンスの結合を有し、この方法は第２の擬似ランダムシーケンスを再スタートして相対タイミングを調整することを含む。
【００２３】
この方法の実施形態において、第２の擬似ランダムシーケンスは、スクランブル符号シーケンスを有する。擬似ランダムシーケンス（スクランブルシーケンスと拡散シーケンス）間のタイミングは同期されなければならず、これによりそれぞれの再スタートのタイミングがほぼ識別されなければならない。これは２つのタイミング制御ブロックを有することによって達成される。タイミング制御ブロックの一方はスクランブル符号発生器に対応し、他方はＰＮシーケンスブロックに対応する。代替的な実施形態において、単一タイミング制御ブロックは制御信号を擬似ランダムシーケンス発生器の両方に供給する。
【発明を実施するための最良の形態】
【００２４】
本発明のこれらおよび他の局面は、添付の図を参照して、一例だけとしてさらに説明される。
【００２５】
本発明の実施形態にしたがったレイク受信機は、１つ以上のスクランブル符号発生器と、１つ以上のＰＮ（擬似雑音）ブロックと、１つ以上の部分複素相関器と、１つ以上の結合器モジュールと、単一の弁別器割当てと、構成モジュールとにより構成される。受信機はさらに、受信機をセットアップして制御するプログラムおよびデータメモリに結合されたプロセッサも有する。
【００２６】
各スクランブル符号発生器は、複素（すなわち、実数および虚数）のバイナリＰＮシーケンスを生成することができる。プロセッサを制御することにより、このシーケンスの正確なタイミングおよび値をダイナミックに構成することができる。各ＰＮブロックは、スクランブル符号発生器の１つを自己の入力として選択することができる。ＰＮブロックも、ウォルシュ行列の行から導出されたバイナリ拡散シーケンスを生成する。その後、（実数の）拡散シーケンスおよび複素スクランブル符号シーケンスが結合され、複素出力シーケンスを形成する。この複素出力シーケンスは、ここに結合ＰＮシーケンスとして参照されている。これらのシーケンスを結合する方法は、プロセッサがＰＮブロックに書き込んだ構成データにより決定される。広帯域ＣＤＭＡ（ＷＣＤＭＡ）３Ｇシステムにおいては複素乗算が用いられるが、ＣＤＭＡ２０００システムにおいては擬似ランダム素子が含まれていなければならないためシーケンスを結合する方法はより複雑である。シーケンスを結合する方法は一般的であり当業者に知られている。プロセッサは、ＰＮブロックを適切に構成することにより結合する方法を選択することができる。
【００２７】
１つ以上の部分複素相関器のそれぞれは、２つの複素シーケンス間の相互相関を計算する。受信機の実施形態において、相関器は、２つの複素シーケンスからの実数または虚数の入力の両方で動作し、実数か虚数の出力を発生する。このように相関器は“部分”として参照されるが、それは任意の時間で複素相関の半分しか発生しないためである。相互相関計算がこれを達成する前に入力シーケンスの一方または他方（または両方）の変換（回転）が採用される。このように、本発明の他の局面は相互相関計算機の１つの入力に結合された複素ローテーションモジュールによって構成される部分相関器を提供する。
【００２８】
これら部分複素相関器の１つに入力されるシーケンスの１つはバイナリ値を持つ結合ＰＮシーケンスにより形成され、他の入力は、ｒｆ受信機フロントエンドからのサンプルＩＱ信号により形成される。相関器からの出力は、プロセッサにより相関結果の実数または虚数成分のいずれかであるように選ばれてもよい。部分複素相関器に入力される結合ＰＮシーケンスのソースは、複数のＰＮブロックの１つから選択できる。相関器はプロセッサの制御によりチップ期間の整数倍だけ結合ＰＮシーケンスを遅延する能力も有する。同様に、サンプルＩＱが単体で１セットの遅延サンプルから選択できる。
【００２９】
相関期間の開始および終了は、結合ＰＮシーケンスのソース、すなわち、選択されたＰＮブロックにより決定され、拡散シーケンスの開始および終了と対応する。出力相関結果は１つ以上のＦＩＦＯ（first in first out registers）に記憶される。特定のＦＩＦＯは、結合ＰＮシーケンスのソース、すなわち選択されたＰＮブロックに対応して用いられる。
【００３０】
シリコン領域を最大に利用するために、相関器機能は時間多重化できる。この場合時間スライス毎にハードウェアは、必要な様々な機能を提供する制御プロセッサにより構成される。
【００３１】
１つ以上の結合器モジュールのそれぞれは、１セットのＦＩＦＯから出力データを読み取り、それから１セットの複素数を作成する。この複素数は、各結果を複素重み付け係数で掛け算し、それから結果を加算する前の復号相関結果により構成される、１セットの複素重み付け係数は制御プロセッサにより供給される。結合器モジュールは、例えば制御プロセッサのようなデジタル信号プロセッサ上のソフトウェアタスクにより実現されてもよいし、ハードウェアモジュールにより実現されてもよい。
【００３２】
弁別器割当／構成モジュールは、レイク受信機アルゴリズムを実行し、利用可能なリソース、すなわちスクランブル符号発生器、ＰＮブロック、相関器、および結合器モジュールを割り当てる役割を果たす。リソースの割当ては、電力消費、ＭＩＰＳレートやそれに類似するもの、構成上の制限、およびビットエラーレート（ＢＥＲ）のような目標性能要求等の１セットの費用関数により決定されてもよい。このようにして、任意の組の条件にしたがって利用可能なリソースが最適に割り当てられる。
【００３３】
結合ＰＮシーケンスとサンプルＩＱ信号との間の相対タイミング調整は、本発明の実施形態では、タイミングに対して微細な変更を可能とする１セットの遅延ＩＱサンプルから選択すること、および／またはタイミングに対して大きなステップでの変更を許容する１セットのＰＮサンプルから選択することにより達成される。より大きなスチルタイミング変化、および位相の連続変化（すなわち、周波数エラー）を追跡する能力が、ＰＮスクランブル符号発生器でタイミングのダイナミック変化をなす能力によってサポートされる。
【００３４】
図１（Ｂ）は、図１（Ａ）のレイク受信機のような拡散スペクトル受信機用の一般的なフロントエンド２０を示す。受信機アンテナ２２は入力増幅器２４に接続される。この入力増幅器２４は、ｒｆ信号の入力をＩＦにいたるまで混合するためＩＦ発振器２８からの第２の入力を有する。ミキサ２６の出力がＩＦバンドパスフィルタ３０に供給され、そこからＡＧＣ（自動利得制御）ステージ３２へと供給される。ＡＧＣステージ３２の出力は、発振器４０および分波器３８からの直交信号と混合される２つのミキサ３４、３６への入力となる。これにより、直交ＩＱ信号が発生され、これらの信号は、アナログ・デジタル変換器４６によってデジタル化される。アナログ・デジタル変換器はライン４８に制御信号を出力して制御ＡＧＣステージ３２を制御し、信号量子化を最適化する。このようにして、デジタル化ＩＱ信号５０、５２は、次の処理に利用できるようにする。
【００３５】
ここで、図２を参照すると、この図は、本発明の実施形態にしたがったレイク受信機処理システム２００のハードウェアのブロック図を示す。このレイク受信機の設計は、明瞭かつ明確なインターフェースを持つ１セットのモジュールに機能を分ける。これにより、目標システムとは大きく独立して実行可能となる。すなわち各モジュールは、要求に応じてハードウェアまたはソフトウェアで構成されてもよい。このシステムの１つの実施形態では、スクランブル符号発生器、ＰＮブロックおよび相関器がハードウェアで実現されるが、結合器・弁別器割当ておよび構成モジュールはソフトウェアで実現される。スクランブル符号発生器の数（Ｎｓｃ）および弁別器モジュールの数（Ｎｃｏｒ）は、製品について想定される最悪の事態のシナリオにしたがって選択される。それは、必要データチャネル、必要アンテナダイバーシチ、必要基地局ダイバーシチなどの最大数に基づいている。
【００３６】
処理システム２００は、複数のスクランブル符号発生器２０２ａ，ｂ，ｃを含み、各々は個々のバス２０６ａ，ｂ，ｃに複素バイナリＰＮシーケンス出力を発生する。このシーケンスは、基準クロックに対して、チップで測定される特定の時間で繰り返される。各スクランブル符号発生器は関連するセットの制御レジスタ２０４を有する。これらは、ＰＮシーケンスの繰り返しまたは再スタート時間を特定するタイミング制御レジスタと、生成されたＰＮシーケンスを特定するＰＮ構成レジスタと、スクランブル符号発生器がスタートまたは再スタートするＰＮシーケンスにおけるポイントを特定するスタート状態レジスタとを含む。ＰＮシーケンスが再スタートされるとき、モジュールは、レイク受信機処理システムの他の部分で使用するためのフレーム同期パルスを発生する。
【００３７】
制御プロセッサ２６０は、受信機処理システム２００をセットアップして制御するため、処理システムアーキテクチャを構成するため、および受信機の条件にしたがって処理モジュールをセットアップおよび／またはダイナミックに制御するために設けられる。プロセッサ２６０は、１つ以上の受信機構成を初期化および制御するデータおよびプログラムコードを記憶するプログラムメモリ２６２、および一時的なデータ記憶のためのデータメモリ２６４に結合される。プログラムメモリ２６２は、例えば、ＦＲＡＳＨ ＲＡＭを具備していてもよく、データメモリ２６４は、一般的な低電力スタティックＲＡＭにより構成していてもよい。
【００３８】
制御プロセッサ２６０はスクランブル符号発生器２０２を制御することができる、特に、ＰＮシーケンスが再スタートする時間をダイナミックに調整できる。これは、レイク受信機が、ＰＮシーケンスのタイミングを調整することにより、ムービングパスを追跡することを可能にする。これは、大きな遅延メモリを使用するか、またはＰＮ発生器を駆動するクロックスピードを変更する一般的なシステムと比較して、ハードウェアの複雑さを低減する。
【００３９】
受信機フロントエンドは、ｒｆユニットおよびチャネルフィルタリング・コンデショニングブロック２１４とによって図２に示される。図１（Ｂ）に示されるような任意の一般的な拡散スペクトル受信機フロントエンドが採用されてもよい。ｒｆブロック２１４の出力は、サンプル化された（すなわち、デジタル化された）ＩＱ信号により形成されるが、複数のタップを持つサンプル遅延ステージ２１６を通り、複数のタップからの出力が共に遅延サンプルバス２１８を形成する。スクランブル符号発生器の出力２０６は共にスクランブル符号バス２０８を構成し、スクランブル符号バス２０８と遅延サンプルバス２１８の両方が複数の相関器または部分弁別器２１０に供給される。
【００４０】
図示の実施形態においては、相関器または部分弁別器２１０は、上側下側ＰＮブロックラインおよび部分相関器モジュール２３６により構成される。しかしながら他の実施形態においては、より多いまたはより少ないＰＮブロックラインが設けられても良い。各ＰＮブロックラインは、ＰＮブロック２２４，２２６の入力に結合されたマルチプレクサ２２０，２２２により構成され、ＰＮブロックの出力は遅延ステージ２２８，２３０を駆動する。マルチプレクサ２２０，２２２は、マルチプレクサが接続されるＰＮブロックにより生成される拡散シーケンスと結合するため（複素）スクランブル符号発生器出力の１つを選択する。サンプル遅延ステージ２１６と同様に、遅延ステージ２２８，２３０には、調整可能なＰＮブロック出力遅延を供するために選択できる複数の遅延ＰＮブロック出力タップが設けられる。マルチプレクサ２３２は、部分相関器モジュール２３６に対する１つの入力のため上側または下側ＰＮブロックラインのいずれかからの信号を選択する。遅延サンプル信号の１つを選択する部分相関器モジュール２３６の他方の入力は、マルチプレクサ２３４から選択される。このように、サンプル信号タイミングにおける時間変化はマルチプレクサ２３４および遅延ステージ２１６により行うことができるが、ＰＮシーケンス時間におけるより大きな変化は、遅延ステージ２２８，２３０を用いて行える。相関器モジュール２３６は、２つのＦＩＦＯユニット、即ちＦＩＦＯ２３８および２４０に出力を供給することが好ましい。これらＦＩＦＯは、上側下側ＰＮブロックラインにそれぞれ関連する相関結果を蓄積するために用いることができる。
【００４１】
ここで、ＰＮブロック２２４、２２６をより詳しく参照すると、これらのブロックのそれぞれは拡散シーケンスを生成し、３ＧＰＰ（２）仕様のような仕様ための１つ以上の関連標準規格の規定にしたがって、拡散シーケンスをＰＮ（スクランブル符号）シーケンスと結合するロジックを含んでいる。ＰＮブロックへの入力は１セットのスクランブル符号発生器から選択され、ここからＰＮブロックは、拡散シーケンスと結合するための任意の発生器を選択することができる。少なくともいくつかのＰＮブロックがＣＤＭＡ２０００移動電話機標準規格をサポートするので、このシステムに固有のQOFsignおよびWalshROTを実施する相関性を含んでいることが好ましい。
【００４２】
相関器または部分弁別器２１０は、１グループのレジスタ２４２により構成され、制御されている。１セットのレジスタ２４４，２４６，２４８，２５０は、上側下側ＰＮブロックラインを構成している。レジスタ２４４は上側ＰＮブロック２２４を構成し、レジスタ２４６は下側ＰＮブロック２２６を構成している。図示実施形態において、レジスタ２４８および２５０は、上側下側ＰＮブロックラインに対して共通である。レジスタ２４４，２４６は、ウォルシュ行レジスタと拡散因子レジスタとにより構成される。ウォルシュ行レジスタは拡散シーケンスを生成するために用いられるウォルシュマトリックスの行を選択するものである。レジスタ２５０はＰＮブロック用のスクランブル符号発生器を選択する。レジスタ２４８はタイミング制御レジスタであり、これは、レジスタ２０４のタイミング制御レジスタがスクランブル符号発生器２０２のタイミングを制御する方法に対応した方法で拡散シーケンスのタイミングを制御するために用いられる。
【００４３】
別のセットのレジスタ２５２，２５４，２５６，および２５８は、別々の論理相関器を提供する物理相関器２１０を構成するために設けられている。図示の実施形態において、レジスタは４つの異なる論理相関器が構成できるよう設けられているが、基本的には、任意の数の論理相関器を設けることができる。各セットのレジスタ２５２，２５４，２５６，２５８は、遅延ステージ２２８，２３０によって課せられる結合ＰＮシーケンス遅延を設定するＰＮ遅延レジスタと、上側または下側ＰＮブロックラインのいずれかを選択させるためマルチプレクサ２３２を制御する上側／下側ライン選択レジスタと、以下でより詳細に説明するように実数または虚数の相関結果のいずれかを計算するために部分相関器モジュール２３５を制御する実数／虚数選択レジスタと、遅延サンプル入力信号を遅延サンプルバス２１８から選択するためにマルチプレクサ２３４を制御するサンプル選択レジスタとを具備する。レジスタ２５２、２５４，２５６および２５８により決定される論理相関器の構成は、プロセッサ制御の下で、あるいは、時間マルチプレクサモードで循環的に選択されてもよい。
【００４４】
記述実施形態では、２つ以上のＰＮブロックが単一の物理相関器と関連づけられており、各ＰＮブロックは、異なる拡散符号と拡散因子用に構成できる。相関器２１０は、各ＰＮブロックにより供給されるシンボル同期出力を使用して、相関器モジュール２３６の出力がサンプル化されるとき、およびＰＮブロックと関連するＦＩＦＯ２３８，２４０にサンプル値を与えるときを決定する。このように、単一物理相関器モジュールは、異なるシンボルレートの多重物理チャネルをサポートできる。
【００４５】
各ＰＮブロック２２４，２２６の出力は、上述の結合ＰＮシーケンスである。これは、拡散シーケンスが実数であるけれどもスクランブル符号ＰＮシーケンスは複素であるので複素シーケンスとなる。ＩＱサンプルもまた複素であり、したがって、相関器２１０は２セットの複素値について相関計算を実行しなければならない。上述のように、各物理相関器は、加算ステージの時間多重化により多数の論理相関器を実現できる。すなわち、例えば、単一のチップ期間にわたる部分相関モジュールを実現できる。制御プロセッサ２６０は、各論理相関器を固有に構成できる。これにより、複素相互相関結果の簡易計算が可能となる。
【００４６】
図３を参照すると、この図は複素相互相関器の機能素子を示す。これらの機能素子は、図４に示すハードウェアで物理的に実現されてもよい。図３において、複素結合ＰＮシーケンスは（ＰＮr＋ＰＮij）で表される（３００）。ここでｒは信号の実数成分を示し、ｉは信号の虚数成分を示し、ｊは−１の平方根を表す。同様にして、ＩＱサンプル値は（Ｋ＋Ｌj）で表される（３０２）。これら２つの複素値が乗算されるとき、実数成分はＰＮr・Ｋ−ＰＮi・Ｌであり、虚数成分はＰＮr・Ｌ＋ＰＮi・Ｋである。この計算は、少なくとも４つの多重演算を必要とし、ＩＱ信号のサンプルレートで実行されなければならないが、これには費用がかかる。しかしながら、この計算の複雑さは、結合ＰＮシーケンスを＋４５°回転させることにより、成分（実数および虚数）毎にＩＱサンプル当たり１加算または１減算に減らすことができる。その効果は結合実数または虚数値を、部分相関が別々に実行されてもよい純粋実数および純粋虚数値に変換することである。特に、＋４５度の回転は、｛１＋ｊ，−１＋ｊ，−１−ｊ，１−ｊ｝を｛ｊ，−１，−ｊ，＋１｝に変換する。これにより、乗算をＩＱサンプルのＫまたはＬと加算または減算との間の選択とする。
【００４７】
図３においてこの演算は、結合ＰＮシーケンスを共役し（３０４）、１＋ｊでこのシーケンスを乗算することで共役化結合ＰＮシーケンスを回転し（３０６）、その後、その結果をＩＱサンプル３０２で乗算し（３０８）、その結果を加算する（３１０）ことによって行われる。しかしながら、乗算３０８はＩＱサンプル３０２の反転または非反転のいずれかに簡略化される。加算器３１０およびスイッチ３１２は共に、統合およびダンプコンポーネントを構成し、相関器の出力は、シンボルクロック３１４および乗算器３１６によりシンボル周波数でサンプル化され、出力はＦＩＦＯ３１８に書き込まれる。
【００４８】
相関器の結果は−４５°だけ逆回転されなければならないが、相関結果上で行われるのでこれは重大な時間オーバーヘッドを招くことはない。好都合なことに、相関結果を逆回転するよりも、結合器で用いられる重み付け因子が（１−ｊ）／２で乗算できる。
【００４９】
図２の実施形態において、各論理相関器は、実数または虚数の相関結果を計算するよう構成できる。これにより、必要であれば、２つの論理相関器を用いてフル複素相関を計算できる。このフレキシビリティにより、相関結果の１つの成分のみが例えばアーリレイトトラッキングにおいて必要とするときに単一の相関器を用いることができる。結合ＰＮシーケンスとＩＱサンプルとの間の相対タイミングは、（チップ期間の多重化における）ＰＮシーケンス遅延を選択することおよび／または（サンプル期間の多重化における）ＩＱサンプル遅延を選択することにより相関器毎に調整可能である。
【００５０】
図４は、図３に示す相関器の機能素子の物理ハードウェアの構成の１つの例を示す。図４において、論理ブロック４０６からのＫ＿Ｌ信号４０３の制御の下で、ＩＱサンプルの実数（Ｋ）４０２または虚数（Ｌ）４０４成分のいずれかを選択するためにスイッチ４００が用いられる。論理４０６は、結合ＰＮシーケンスの実数４０８および虚数４１０成分からの入力を有する。別のバイナリＲＥＡＬ＿ＩＭＡＧ入力４１２は、制御プロセッサにより駆動され、部分複素相関器の出力を相関の実数または虚数成分のいずれかとなるように設定する。故に、Ｋ＿ＬおよびＡＤＤ＿ＳＵＢの値は、ＲＥＡＬ＿ＩＭＡＧの関数として異なる。
【００５１】
論理ブロック４０６は、結合ＰＮシーケンス入力を共役し、回転し、ＡＤＤ＿ＳＵＢ出力４１４をレベルシフトブロック４１６に供給する。このレベルシフトブロック４１６は、論理０をａ−１電圧レベルに変換し、乗算演算を可能にする。乗算器４１８はレベルシフトブロック４１６の出力をＩＱサンプル４０２、４０４の選択された成分で乗算し、その結果の実行和(running sum)は、加算器４２０および単一チップ遅延４２２により維持される。その後、結果がクロック４２４および乗算器４２６によりシンボル期間でサンプル化され、その結果はＦＩＦＯ４２８に書き込まれる。
【００５２】
上述のレイク受信機アーキテクチャはシステム性能の条件の範囲に合うように用いることができ、例えば移動電話機ハンドセットに使用できる。この例においてレイク受信機アーキテクチャは、非常に高いデータレートがしばしば可能なときにはオフィス環境での動作、そして厳しいマルチパスフェージングが低データレートを起こす傾向があるとき、高速道路上での動作のような動作極端を満たすために使用できる。したがって、オフィス環境においてｒｆチャネルは一般的に準静的であり、通常単一のプロミネントパスを有するが、高速道路上の自動車内で動作するときにはｒｆチャネルは静的ではなく、通常は、端末の動きに応じて急に消えたり再び現れたりする多重パスを有する。
【００５３】
ＷＣＤＭＡシステムにおいて高データレートを達成する１つの方法は、複数のより低いデータレートチャネルを利用することである。これらの低データレートチャネルのそれぞれは、異なる個々の結合ＰＮシーケンスを有し、これにより、対応する複数の相関器を必要とする。このように、例えば、４つの５００Ｋｂｐｓデータチャネルを連結することによって２Ｍｂｐｓデータチャネルが提供されてもよい。ｒｆチャネルが準静的である場合には、多重レイクフィンガーへの必要性はほとんどなく、よって、２つのフィンガーのみが５００Ｋｂｐｓデータチャネル毎に提供してもよく、これにより受信機がチャネル毎に２つのマルチパス成分を決定できる。所定データチャネルにおける２つの（レイク）フィンガーは、スクランブル符号発生器を共有できるが、複数（例えば、４つ）のデータチャネルがあるので、通常は対応する複数のスクランブル符号発生器が必要と考えられる。逆に、データレートが低い場合、相関器は、付加的データチャネルよりもむしろさらなるレイクフィンガーを提供するよう割り当てられてもよい。同様に、データ弁別器リソースは、厳しいマルチパス環境での、チャネルトラッキングおよびパス検索で使用するために再割り当てされてもよい。利用可能な素子の物理的構成もこれが付加的制限を課すかもしれないことを考慮することが一般的に必要であると考えられるので、物理相関器よりもむしろ論理相関器がこれらの異なる構成の相関器を提供するために割り当てられてもよい。
【００５４】
受信機の構成は、測定されたかあるいは取り決められたレベルまたはサービスの質によって選ばれてもよいし、または例えばユーザまたはネットワークオペレータにより選択されてもよい。記述のアーキテクチャは、ハードウェアで実現されたモジュールの複雑さを低減し、その複雑さをソフトウェアに肩代わりすることにより、より進歩した受信機アルゴリズムのサポートを容易化する。これは、全体のレイクの構成に自動的に適用することのできるアルゴリズムと特に関連する。これにより受信機の性能が、ステーショナリーハンドセット、高速移動ハンドセット、低Ｃ／Ｉ、高Ｃ／Ｉのようなチャネル環境の範囲に最適化できる。
【００５５】
更に、ハードウェア全体の複雑さを低減し、ゆえにコストを低減するので、この設計は電流消費の低減を可能とする。さらに、記述のモジュールとフレキシブルなアーキテクチャとの組み合わせにより、開発時または端末が市場に出たとき受信機を異なるネットワーク構成に適用するためにオペレータによって種々の素子の構成および相互接続が定義できるソフトウエア無線機によるレイク受信機が可能となる。
【００５６】
ここで説明した構成要素およびアーキテクチャは、端末と基地局の両方で使用可能であり、ＷＣＤＭＡおよびＣＤＭＡ２０００を含む複数の標準規格をサポートすることができる。当業者が多くの他の有効な代替を想定することは疑いがない。この発明は記述の実施形態に限定されず、ここに添付する請求の範囲の精神および範囲内で変形がなされてもよいことが当業者にとって明らかであることは理解されるものである。
【図面の簡単な説明】
【００５７】
【図１】（Ａ）は標準的レイク受信機を、（Ｂ）はスペクトル受信機用の標準的ｒｆフロントエンドを示す。
【図２】本発明の実施形態にしたがったレイク受信機システムのブロック図を示す。
【図３】本発明の局面を実施する相関器の機能素子を示す。
【図４】本発明の局面を実施する相関器の実施を示す。
【図１】
2005507602.tif 000003
【図２】
2005507602.tif 000004
【図３】
2005507602.tif 000005
【図４】
2005507602.tif 000006
【国際公開パンフレット】
2005507602.tif 000007
2005507602.tif 000008
2005507602.tif 000009
2005507602.tif 000010
2005507602.tif 000011
2005507602.tif 000012
2005507602.tif 000013
2005507602.tif 000014
2005507602.tif 000015
2005507602.tif 000016
2005507602.tif 000017
2005507602.tif 000018
2005507602.tif 000019
2005507602.tif 000020
2005507602.tif 000021
2005507602.tif 000022
2005507602.tif 000023
2005507602.tif 000024
2005507602.tif 000025
2005507602.tif 000026
2005507602.tif 000027
2005507602.tif 000028
2005507602.tif 000029
2005507602.tif 000030
2005507602.tif 000031
2005507602.tif 000032
2005507602.tif 000033
2005507602.tif 000034
2005507602.tif 000035
2005507602.tif 000036
2005507602.tif 000037
2005507602.tif 000038
2005507602.tif 000039
2005507602.tif 000040
2005507602.tif 000041
2005507602.tif 000042
2005507602.tif 000043
2005507602.tif 000044
2005507602.tif 000045
2005507602.tif 000046
2005507602.tif 000047
【国際調査報告】
2005507602.tif 000048
2005507602.tif 000049
2005507602.tif 000050
2005507602.tif 000051
2005507602.tif 000052
2005507602.tif 000053