(57)【要約】メインフローティングゲート領域（２１２）に電気的に結合されかつそこに隣接する小さな側壁スペーサ（２３９）を含む自己整合不揮発性メモリセル（２００）が開示される。小さな側壁スペーサおよびメインフローティングゲート領域はともに基板（２０４）上に形成され、ともに不揮発性メモリセルのフローティングゲートを形成する。両者は酸化物層（２０８，２３２，２４２）によって基板から電気的に分離され、これは小さな側壁スペーサと基板との間では薄く（２６０，２３２，２４２）、メインフローティングゲート領域と基板との間では厚い（２６３，２０８）。小さな側壁スペーサは小さくすることができるため、薄い酸化物層の面積も小さくして、電子がフローティングゲートへと通り抜ける小さな経路を作ることができる。
2005538549.tif 000002
【特許請求の範囲】
【請求項１】
自己整合不揮発性メモリセルを半導体基板上に製造する方法であって、
前記基板上に第１の絶縁層を形成するステップと、
前記第１の絶縁層上にメインフローティングゲート領域を形成するステップと、
前記メインフローティングゲート領域の側に隣接する前記第１の絶縁層の第１の部分を変形して薄い絶縁領域を形成するステップとを含み、前記薄い絶縁領域は前記メインフローティングゲート領域の下の前記第１の絶縁層の第２の絶縁部分よりも薄く、前記方法はさらに、
前記薄い絶縁領域上に小さな側壁スペーサを形成するステップと、
前記第１の絶縁層上および前記小さな側壁スペーサ上に第２の絶縁層を形成するステップと、
前記メインフローティングゲート領域上の前記第２の絶縁層および前記薄い絶縁領域の一部分を除去して前記メインフローティングゲート領域の上面を露出するステップと、
前記小さな側壁スペーサおよび前記メインフローティングゲート領域の両方上にそれらに物理的に接触して薄い接続層を形成するステップとを含み、前記薄い接続層は前記表面を介して前記メインフローティングゲート領域と接触し、前記小さな側壁スペーサは前記メインフローティングゲート領域に電気的に接続され、これにより前記メインフローティングゲート領域、前記小さな側壁スペーサ、および前記薄い接続層は前記不揮発性メモリセルのフローティングゲートを形成し、前記方法はさらに、
少なくとも前記フローティングゲート上に第３の絶縁層を形成するステップと、
前記第２の絶縁層上でかつ少なくとも前記フローティングゲートの上方に制御ゲートを形成するステップとを含む、方法。
【請求項２】
前記第１の絶縁層の第１の部分を変形するステップは、
前記第１の絶縁層の前記第１の部分を除去するステップと、
前記第１の絶縁層の前記第１の部分が以前にあったところに前記薄い絶縁領域を形成するステップとを含む、請求項１に記載の方法。
【請求項３】
小さな側壁スペーサを形成するステップは、
少なくとも前記薄い絶縁領域上に導電層を形成するステップと、
前記導電層をエッチングして前記小さな側壁スペーサを形成するステップとを含む、請求項２に記載の方法。
【請求項４】
前記導電層をエッチングするステップは、異方性エッチングを行なうステップを含む、請求項３に記載の方法。
【請求項５】
前記薄い絶縁領域を形成するステップは、少なくとも前記第１の絶縁層の前記第１の部分が以前にあった場所上および前記メインフローティングゲート領域上に薄い絶縁層を形成するステップを含む、請求項１に記載の方法。
【請求項６】
小さな側壁スペーサを形成するステップは、
少なくとも前記薄い絶縁領域上に導電層を形成するステップと、
前記導電層をエッチングして前記小さな側壁スペーサを形成するステップとを含む、請求項５に記載の方法。
【請求項７】
前記導電層をエッチングするステップは異方性エッチングを行なうステップを含む、請求項６に記載の方法。
【請求項８】
前記第３の絶縁層を形成するステップは、酸化物／窒化物／酸化物（ＯＮＯ）層を形成
するステップを含む、請求項７に記載の方法。
【請求項９】
小さな側壁スペーサを形成するステップは、
少なくとも前記薄い絶縁領域上に導電層を形成するステップと、
前記導電層をエッチングして前記小さな側壁スペーサを形成するステップとを含む、請求項１に記載の方法。
【請求項１０】
前記導電層をエッチングするステップは、異方性エッチングを行なうステップをさらに含む、請求項９に記載の方法。
【請求項１１】
前記メインフローティングゲート領域上で前記薄い絶縁層の一部分を除去するステップは、フォトレジストマスクおよびウェットエッチングを使用して前記薄い絶縁層の前記部分の除去を手助けするステップを含む、請求項１に記載の方法。
【請求項１２】
前記メインフローティングゲート領域上で前記薄い絶縁層の一部分を除去するステップは、化学的機械研磨プロセスを使用して前記薄い絶縁層の前記部分を除去するステップを含む、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、自己整合不揮発性メモリセルに関し、特に、高い容量結合比を有しかつ薄く小さいトンネル酸化物領域を有する自己整合不揮発性メモリセルに関する。
【背景技術】
【０００２】
図１は、この発明と同じ譲受人に譲渡された米国特許第４，８３３，０９６号の図１８に示されるようなＥＥＰＲＯＭ１００（電気的消去可能プログラマブル読出専用メモリ）の断面図である。この出願の図１を参照すると、深いｎ−ウェル２３がｐ型基板４０の内側に形成され、Ｎ−チャネルおよびメモリセル素子が規定される。Ｎ−チャネルストッパおよびフィールド酸化物は素子区域のまわりに形成される。チャネルストッパおよびフィールド酸化物は、薄い酸化物層を熱成長し、１０００〜２５００Åの厚みの窒化物層を堆積しかつその窒化物を非素子区域から除去し、Ｎ−ウェルおよびＮ−チャネル素子区域のまわりにホウ素を注入し、次に窒化物によって覆われない非素子区域にホウ素を打込みかつ酸化物を熱成長することによって形成される。
【０００３】
このプロセスは、続いて、Ｎ−型の不純物の第１の種をメモリセル素子区域の一部分に注入し、第１の酸化物層５９を熱成長し、そこに不純物の注入物にわたって窓を規定し、Ｎ−型の不純物の第２の種を窓に注入し、厚い酸化物層を窓に再成長する。次に、２５００〜３４００Åの厚みの多結晶シリコン（「ポリシリコン」）層が堆積され、第１の酸化物層とともに除去されてフローティングゲート７１を形成する。第２の酸化物層は、１０００〜１０５０℃の温度で熱成長され、これにより、この第２の酸化物層はポリシリコンフローティングゲートおよび基板の両方にわたって実質的に均一な厚みを有する。エンハンスメント素子のしきい値を調整した後、ポリシリコンまたはポリシリコン／シリサイドのサンドイッチ状である第２のゲート層が堆積され、第２の酸化物層とともに選択的に除去されて周辺素子に対するゲート９５および９７ならびに第２のポリシリコンゲート９９を規定し、これはフローティングゲート７１とともにメモリセル３０を形成する。次に、特定の素子のポリシリコンゲートを自己整合マスクとして使用してソースおよびドレインが形成される。
【０００４】
このプロセスは、以下のように導電線の二重の層を規定することで終了する。第１に、ホウ素／リンをドープされた石英ガラス１２１の被覆が適用され、コンタクトホール１２３がエッチングされ、ガラスはその流動温度まで加熱されてコンタクトホールの角に丸みをつける。次に、導電線の第１の層１３１が規定される。絶縁性金属間層１３３が堆積され、エッチバックされ、かつ再堆積されて実質的に平坦な表面を形成する。ビアホール１３５はウェット／ドライエッチングされ、次に、導電線の第２の層１３７が規定される。パッシベーション層１３９は、第２の金属層１３７にわたって、または単一の金属層素子に対して、第１の金属層１３１にわたって形成することができる。
【０００５】
ＥＥＰＲＯＭ１００は、その結合比を高くすることができる場合により速くプログラム／消去することができる。メモリセル３０（およびＥＰＲＯＭ１００の）結合比は、セル３０の制御ゲート９９とフローティングゲート７１との間に形成された第１のキャパシタンス（図示せず）の、セル３０のフローティングゲート７１とｐ−基板４０との間に形成された第１のキャパシタンスおよび第２のキャパシタンス（図示せず）の和に対する比率である。第１および第２のキャパシタンスは直列であり、したがって、メモリセル３０の結合比が増加し、他の因子が同じであると、セル３０のフローティングゲート７１とｐ−基板４０との間の電圧低下も増加する。結果として、電子は薄いトンネル酸化物層５９を通り抜けてフローティングゲート７１に容易に行くことができる。言い換えると、セル３
０のプログラミングが速くなる。
【０００６】
メモリセル３０の結合比を増加するために少なくとも２つの方法がある。第１の方法は、セル３０の制御ゲート９９とフローティングゲート７１との間に形成される第１のキャパシタンスを増加する方法である。これを行なうための１つの方法は、セル３０の制御ゲート９９とフローティングゲート７１との間の重なり面積を増加することである。
【０００７】
第２の方法は、セル３０のフローティングゲート７１とｐ−基板４０との間に形成される第２のキャパシタンスを減少させる方法である。これは、セル３０のフローティングゲート７１とｐ−基板４０との間の重なり面積を低減することによって行なうことができる。なお、セル３０のフローティングゲート７１とｐ−基板４０との間の専用のトンネル酸化物領域５９の厚みを増加することによって第２のキャパシタンスが減少し、よって結合比が増加するが、このことによって電子がトンネル酸化物領域５９を通り抜けることがはるかに難しくなる。したがって、妥協案として、専用のトンネル酸化物層５９は、電子がｐ−基板４０からフローティングゲート７１へと通り抜けるための経路として働くためにトンネル酸化物領域の小さな部分１３０でのみ薄く、かつトンネル酸化物領域５９の残りの部分では厚くなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述の第２の方法を使用して改善の余地がある。この発明の目的は、電子がフローティングゲートへと通り抜ける経路を作るためにトンネル酸化物領域が小さな部分では薄く、かつトンネル酸化物領域が他の場所では厚いメモリセルを形成する方法を提供することによって、フローティングゲートとｐ−ウェルまたはｐ−基板との間に形成される第２のキャパシタンスを減少させる先行技術の方法を改善することである。
【課題を解決するための手段】
【０００９】
発明の概要
この発明の不揮発性メモリセルは、メインフローティングゲート領域に電気的に結合されかつそこに隣接する側壁スペーサを有する。小さな側壁スペーサおよびメインフローティングゲート領域はともに基板上に形成され、ともに不揮発性メモリセルのフローティングゲートを形成する。両者は、小さな側壁スペーサと基板との間では薄く、かつメインフローティングゲート領域と基板との間では厚い酸化物層によって基板から電気的に分離される。小さな側壁スペーサは細くすることもでき、したがって、酸化物層の薄い部分も小さくして電子がフローティングゲートへと通り抜ける小さな経路を作ることができる。
【発明を実施するための最良の形態】
【００１０】
図２Ｈに示されるようなこの発明の不揮発性メモリセル２００の最終的な構造および動作は、これを製造するステップを検討することによって十分に理解されるであろう。図２Ａを参照すると、この発明の不揮発性メモリセルの製造プロセスは、たとえば、ｐ−型半導体基板２０４で開始する。約３００Å（１Å＝１０-10ｍ）の厚みの酸化シリコン（ＳｉＯ２）層２０８が基板２０４上に形成される。次のステップでは、第１のポリシリコン（poly−１）層２１２がシリコン酸化物層２０８に堆積される。次に、poly−１層２１２の過剰な部分がエッチングで取除かれて、図２Ａに示されるようにpoly−１領域２１２のみが残り、これは後に図２Ｈのメモリセル２００のフローティングゲート２１２、２３９、２５１の一部として働く。次のステップでは、ｎ＋領域２１６および２２０がイオン打込みによって注入される。poly−１領域２１２はマスクとして使用してもよい。言い換えると、ｎ＋領域２１６および２２０は、poly−１領域２１２の２つの対向する側と自己整合する。
【００１１】
図２Ｂを参照すると、シリコン酸化物層２０８の一部分をウェットエッチングで取除く際にフォトレジストマスク２２４が使用されてｎ＋領域２１６の表面２２８が露出される。次に、マスク２２４が除去される。
【００１２】
図２Ｃを参照すると、約７０Åの厚みの薄いシリコン酸化物層２３２が構造上に形成され、表面２２８を含む構造を完全に覆う。
【００１３】
図２Ｄを参照すると、第２のポリシリコン（poly−２）層２３６が堆積されて薄いシリコン酸化物層２３２を覆う。次に、poly−２層２３６はドライエッチングで取除かれて、図２Ｅに示されるようにpoly−１領域２１２のまわりのpoly−２側壁スペーサ２３９のみが残る。エッチング動作は異方性のエッチング方法を使用して実行可能である。このとき、poly−２側壁スペーサ２３９およびpoly−１領域２１２は、薄いシリコン酸化物層２３２によって電気的に分離される。
【００１４】
図２Ｆを参照すると、約７０Åの厚みの第２の薄い酸化物層２４２が構造上に形成され、側壁スペーサ２３９を含む構造を完全に覆う。第２の薄い酸化物層は、後に説明するように、そこで後続のポリシリコン層（poly−３）を成長するための新しい酸化物層を提供する役割を果たす。後続のポリ層を新しい酸化物層２４２上に形成することは、強く酸化されている表面上にポリ層を形成することに関連する漏れ電流および他の問題を低減するために有利である。
【００１５】
図２Ｇを参照すると、フォトレジストマスク２４５が薄いシリコン酸化物層２３２および２４２の一部分をウェットエッチングで取除く際に使用されてpoly−１領域２１２の上部の表面２４８が露出される。次に、マスク２４５が除去される。
【００１６】
図２Ｈを参照すると、第３のポリシリコン（poly−３）層２５１が堆積されて構造全体を覆う。この薄いpoly−３層２５１は、表面２４８を介してpoly−１領域２１２との接触を有する。次にpoly−３層２５１の過剰な部分はドライエッチングで取除かれて、図２Ｈに示されるように必要な部分２５１のみが残る。図２Ｈの構造は異なる断面からの図２Ｊでも見ることができ、図２Ｈでは切口２Ｊ−２Ｊによって示され、図２Ｊでは切口２Ｈ−２Ｈによって示される。
【００１７】
図２Ｉを参照すると、絶縁ＯＮＯ（酸化物／窒化物／酸化物）層２５４が堆積されて構造を覆う。次に、マスクを使用して絶縁ＯＮＯ層２５４の過剰な左回り部分を除去する。次のステップでは、第４のポリシリコン（poly−４）層２５７が堆積されて構造全体を覆う。次に、図２Ｉに示されるように、マスクを使用してpoly−４層２５７の両方の側で過剰な部分を除去する。絶縁ＯＮＯ層２５４およびpoly−４層２５７の構造、およびこれらを製造する方法は当該技術分野で周知であり、したがってここでは詳細に論じない。
【００１８】
図２Ｉに示される最終的な構造は不揮発性メモリセル２００である。poly−１領域２１２、poly−２側壁スペーサ２３９、およびpoly−３層２５１は、メモリセル２００のフローティングゲート２１２、２３９、２５１を形成する。poly−４層２５７はメモリセル２００の制御ゲート２５７を形成する。フローティングゲート２１２、２３９、２５１および制御ゲート２５７は、絶縁ＯＮＯ層２５４によって互いに分離され、第１の平行平板型キャパシタ（図示せず）を形成する。フローティングゲート２１２、２３９、２５１および基板２０４は第２の平行平板型キャパシタ（図示せず）を形成する。第１および第２の平行平板型キャパシタは直列である。第２の平行平板型キャパシタの２つの平行な平板の間の絶縁層は２つの絶縁部分を有する。第１の絶縁部分２６０は薄くかつ薄いシリコン酸化物層２３２および２４２によって形成される。第１の絶縁部分２６０は、poly−３層２５１の最も左のエッジからpoly−２側壁スペーサ２３９の最も右のエッジへと延在する。
poly−１領域２１２の下にあるシリコン酸化物層２０８の第２の絶縁部分２６３は、第１の絶縁部分２６０よりも実質的に厚みがある。
【００１９】
一見すると、絶縁部分２６０および２６３はともに、第２の平行平板型キャパシタのキャパシタンスを低く保ってセル２００の結合比を高く保つように厚いべきである。しかしながら、そのような高い結合比によってセルのプログラミングは容易にはならない。なぜなら、制御ゲート２５７とドレイン２１６との間の電圧差の大半は、高い結合比のためフローティングゲート２１２、２３９、２５１およびドレイン２１６の間に表われ、電子が厚い絶縁部分２６０および２６３を通り抜けることは依然として難しいからである。この発明のメモリセル２００は、絶縁部分２６０を薄くかつ小さくすることによってこの問題を解決する。結果として、絶縁部分２６０は、電子がドレイン２１６から、フローティングゲート２１２、２３９、２５１の一部であるpoly−２側壁スペーサ２３９へと通り抜けてメモリセル２００をプログラムするための経路（またはトンネル酸化物領域）になる。絶縁部分２６０を薄くすると第２の平行平板型キャパシタのキャパシタンスは増加する。しかしながら、絶縁部分２６０は、絶縁部分２６３と比較して面積が小さく、第２の平行平板型キャパシタのキャパシタンスの増加は、電子がフローティングゲート２１２、２３９、２５１へと通り抜けるようにするために絶縁部分２６０および２６３がともに薄くされる場合よりもずっと小さい。結果として、このことにより、メモリセル２００をプログラムするために電子がドレイン２１６から薄い絶縁部分２６０を通り抜けてフローティングゲート２１２、２３９、２５１の一部であるpoly−２側壁スペーサ２３９に行くことが容易になる。
【００２０】
メモリセル２００のプログラミングは、高電圧（たとえば、１２Ｖ〜１５Ｖ）を制御ゲート２５７に印加し、ドレイン２１６およびソース２２０に接地電位を印加することによって行なうことができる。ファウラー−ノルドハイム（Fowler-Nordheim）トンネル効果のもとで、電子は薄い絶縁部分２６０を通り抜けて、フローティングゲート２１２、２３９、２５１の一部であるpoly−２側壁スペーサ２３９に行く。フローティングゲート２１２、２３９、２５１に捕捉された電子はメモリセル２００のしきい値電圧を増加させるため、読出モードではドレイン２１６とソース２２０との間には導電チャネルがない。言い換えると、プログラムされたセル２００はロジック０を示す。
【００２１】
フローティングゲート２１２、２３９、２５１に電子が捕捉されていないプログラムされていないセル２００は、通常のしきい値電圧を有する。読出モードでは、プログラムされていないセル２００では、導電チャネルは絶縁部分２６３の下のドレイン２１６とソース２２０との間で形成される。言い換えると、プログラムされていないセル２００はロジック１を示す。読出モード中、ソース２２０に関してメモリセル２００の制御ゲートに印加される電圧は、プログラムされていないセルの通常のしきい値電圧よりも高くなければならないが、プログラムされたセルの増加したしきい値電圧よりも低くなければならない。結果として、読出モード中、選択されたプログラムされたセル２００は導電せず、選択されたプログラムされていないセル２００は導電する。
【００２２】
プログラムされたメモリセル２００の消去は、高電圧（たとえば、１２Ｖ）をドレイン２１６に印加し、制御ゲート２５７およびソース２２０の両方に接地電位を印加することによって行なうことができる。フローティングゲート２１２、２３９、２５１に捕捉された電子は、薄い絶縁部分２６０を通り抜けてドレイン２１６に行く。したがって、セルはプログラムされていない状態になる。
【００２３】
図３を参照すると、メモリセル３００が図２Ｉのメモリセル２００と同じであるが、薄いシリコン酸化物層２３２が化学的機械研磨（ＣＭＰ）プロセスを使用することによりpoly−１領域２１２の上部から完全に除去されてpoly−１領域２１２の表面２４８が露出さ
れるところが異なる別の実施例が示される。この後、図２Ｈのメモリセル２００の場合のように、poly−３層２５１、絶縁ＯＮＯ層２５４、およびpoly−４層２５７が構造に形成される。
【００２４】
この発明の不揮発性メモリセルは選択トランジスタも含むが、これは当該技術分野で周知であり、ここでは論じない。
【図面の簡単な説明】
【００２５】
【図１】先行技術の典型的なＥＥＰＲＯＭ（電気的消去可能プログラマブル読出専用メモリ）の断面図である。
【図２Ａ】この発明の自己整合不揮発性メモリセルの製造におけるステップを示す断面図であり、図２Ｉは最終的なメモリセルの構造を示し、図２Ｊは図２Ｈの異なる断面図である。
【図２Ｂ】この発明の自己整合不揮発性メモリセルの製造におけるステップを示す断面図であり、図２Ｉは最終的なメモリセルの構造を示し、図２Ｊは図２Ｈの異なる断面図である。
【図２Ｃ】この発明の自己整合不揮発性メモリセルの製造におけるステップを示す断面図であり、図２Ｉは最終的なメモリセルの構造を示し、図２Ｊは図２Ｈの異なる断面図である。
【図２Ｄ】この発明の自己整合不揮発性メモリセルの製造におけるステップを示す断面図であり、図２Ｉは最終的なメモリセルの構造を示し、図２Ｊは図２Ｈの異なる断面図である。
【図２Ｅ】この発明の自己整合不揮発性メモリセルの製造におけるステップを示す断面図であり、図２Ｉは最終的なメモリセルの構造を示し、図２Ｊは図２Ｈの異なる断面図である。
【図２Ｆ】この発明の自己整合不揮発性メモリセルの製造におけるステップを示す断面図であり、図２Ｉは最終的なメモリセルの構造を示し、図２Ｊは図２Ｈの異なる断面図である。
【図２Ｇ】この発明の自己整合不揮発性メモリセルの製造におけるステップを示す断面図であり、図２Ｉは最終的なメモリセルの構造を示し、図２Ｊは図２Ｈの異なる断面図である。
【図２Ｈ】この発明の自己整合不揮発性メモリセルの製造におけるステップを示す断面図であり、図２Ｉは最終的なメモリセルの構造を示し、図２Ｊは図２Ｈの異なる断面図である。
【図２Ｉ】この発明の自己整合不揮発性メモリセルの製造におけるステップを示す断面図であり、図２Ｉは最終的なメモリセルの構造を示し、図２Ｊは図２Ｈの異なる断面図である。
【図２Ｊ】この発明の自己整合不揮発性メモリセルの製造におけるステップを示す断面図であり、図２Ｉは最終的なメモリセルの構造を示し、図２Ｊは図２Ｈの異なる断面図である。
【図３】この発明の不揮発性メモリセルの別の好ましい実施例の図である。
【図１】
2005538549.tif 000003
【図２Ａ】
2005538549.tif 000004
【図２Ｂ】
2005538549.tif 000005
2005538549.tif 000006
2005538549.tif 000007
2005538549.tif 000008
【図２Ｇ】
2005538549.tif 000009
2005538549.tif 000010
【図２Ｉ】
2005538549.tif 000011
2005538549.tif 000012
【図３】
2005538549.tif 000013
【国際調査報告】
2005538549.tif 000014