(57)【要約】【課題】  識別および認証の少なくとも一方の目的のための改善されたメモリを備えた、冒頭に述べた型のシステムを提供する【解決手段】  このデバイスは第１セクション（１１）および第２セクション（１２）を有するメモリ（１０）を備えている。第２セクション（１２）は第１セクション（１１）の消去後にのみ読出し可能である。このメモリは、第１セクション（１１）が識別コードの第１コード部分を含み、第２セクション（１２）が第２コード部分を含む場合の認証目的に適したものである。このデバイスは、好ましくは半導体デバイスであって、物品（アーティクル）内およびレコードキャリア内に組み込まれる。
2005524915.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ複数のメモリエレメントを有する第１および第２セクションを持ち、認証目的で１回だけ読出し可能な識別コードを記憶するのに適したメモリを備えたシステムにおいて、
前記第１および第２セクションが両者の間に介在する接続手段を介して直列に接続され、前記第１セクションは前記識別コードの第１コード部分を記憶するのに用いられ、前記第２セクションは前記識別コードの第２コード部分を記憶するのに用いられ、
前記接続手段は前記第１セクション内の前記第１コード部分が消去されている時のみ前記第２セクションへのアクセスを可能とする、
ことを特徴とするシステム。
【請求項２】
前記第１セクション内の前記第１コード部分はただ１回だけ読出しが可能であり、前記第２セクション内の前記第２コード部分は複数回の読出しが可能であることを特徴とする請求項１に記載のシステム。
【請求項３】
前記第１セクション内の前記第１コード部分は複数回の読出しが可能であり、前記第２セクション内の前記第２コード部分は１回だけ読出しが可能であり、
前記メモリは第３セクションを備え、この第３セクションは前記第１セクション内の前記第１コード部分が消去された後でのみアクセス可能であり、かつ複数回の読出しが可能である、
ことを特徴とする請求項１に記載のシステム。
【請求項４】
前記メモリおよび前記接続手段が半導体デバイスに内蔵されていることを特徴とする請求項１に記載のシステム。
【請求項５】
前記接続手段はＡＮＤ機能を備えている請求項４に記載のシステム。
【請求項６】
読取り機と無接触で通信するためにアンテナを備えている請求項４に記載のシステム。
【請求項７】
識別コードを用いた認証の後でのみ読出されるべき情報を有するレコードキャリアをさらに備え、前記半導体デバイスは前記レコードキャリアの内部または表面上に存在する請求項４に記載のシステム。
【請求項８】
流通の跡をたどることを望む当事者によって提供される、流通が意図されたキャリアを備え、
前記メモリはそれぞれ前記識別コードとは異なる情報を含む第０セクションおよび第３セクションを備え、前記第０セクションは前記第１コード部分が消去される前にアクセス可能であり、前記第３セクションは前記第１コード部分が消去された後でのみアクセス可能である、
ことを特徴とする請求項４に記載のシステム。
【請求項９】
前記メモリがレコードキャリア内に設けられ、前記メモリの前記第１および第２セクションはそれぞれ前記レコードキャリア上に位置し、前記レコードキャリアは識別コードによる認証の後でのみ読出されるべき情報を持っており、
前記接続手段は前記第１および第２セクションの位置を指示する前記レコードキャリアのインデックスを持ち、
前記接続手段は、前記レコードキャリアに対して前記第１および第２セクションの読出しおよび消去を許可するために読取り機内に存在するマイクロプロセッサを備えている、
ことを特徴とする請求項１に記載のシステム。
【請求項１０】
前記インデックスは前記マイクロプロセッサによって復号化されうる暗号化フォーマットの形で前記レコードキャリア上に存在していることを特徴とする請求項９に記載のシステム。
【請求項１１】
請求項１に記載のシステムのメモリに記憶された識別コードを備え、読取り機がシステムのメモリ内の識別コードを少なくとも１つの基準コードと比較する、物品の認証方法において、
前記メモリの第１セクションから前記第１コード部分を読出してそれを記憶するステップと、
前記第１コード部分を消去するステップと、
前記メモリの第２セクションから前記第２コード部分を読出すステップと、
前記第１および第２コード部分から前記識別コードを作成するステップと、
前記識別コードを前記少なくとも１つの基準コードと比較するステップと、
前記識別コードおよび前記基準コードが一致したときのみ前記物品を認証するステップと、
を備える、物品の認証方法。
【請求項１２】
請求項１０に記載のシステムが使用され、前記第１コード部分の読出し前に前記インデックスが読出されて復号化され、それによって前記第１およひ第２コード部分の場所を得る、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、それぞれ複数のメモリエレメントを有する第１および第２セクションを持ち、認証目的で１回だけ読出し可能な識別コードを記憶するのに適したメモリを備えたシステムに関する。
【背景技術】
【０００２】
本発明はまた、メモリに記憶された識別コードを備え、読取り機がシステムのメモリ内の識別コードを少なくとも１つの基準コードと比較する、物品（アーティクル）の認証方法に関する。
【０００３】
この種のシステムおよびこの種の方法は米国特許第５０３２７０８号明細書により公知である。公知のシステムは、ヒューズを有する１回書込み可能・１回読出し可能なメモリ（write-once-read-once memory）をメモリエレメントとして備えた半導体デバイスである。ヒューズは２つのメモリアレイのいずれか一方の特別なビットの状態を示すものである。一方のメモリアレイは直接に読出し可能であり、他方のメモリアレイは暗号化される。システムの認証性をチェックするために、読取り機がランダムビット列を生成する。それにより両メモリアレイの複数のエレメントが読出される。次に、ランダムビット列が両メモリアレイから読出された各ビットに対し、読取り機を通過したのが直接読出し可能ビットか暗号化されたビットかを決定する。エレメント内のデータが読取り機に受け入れ可能になる前に、エレメントとそれに対応する暗号化されたアレイ内のエレメントとが破壊される。レスポンスが、暗号化メモリアレイから読取り機に供給された、予期されたレスポンスシーケンスに対して比較される。
【０００４】
この公知のデバイスの欠点は、悪意を持った者が、暗号化されたアレイと直接読出し可能なアレイとの系統的な比較を行う非ランダムビット列を半導体デバイスに供給することによって暗号化メカニズムを見出すことができるということである。これは、たとえ物品（アーティクル）が認証されたものであるということを認証手順が述べているとしても、偽造品の製造を許すことになる。あるいはまた、アクセスが１回しか許されていないにもかかわらず、ある物品（たとえばソフトウェア）や場所（たとえばスイミングプール）へのアクセスを複数回にわたって許すことになる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって本発明の第１の目的は、識別および認証の少なくとも一方の目的のための改善されたメモリを備えた、冒頭に述べた型のシステムを提供することである。
【０００６】
第１の目的は、第１および第２セクションが両者の間に介在する接続手段を介して直列に接続され、第１セクションは識別コードの第１コード部分を記憶するのに用いられ、第２セクションは識別コードの第２コード部分を記憶するのに用いられ、接続手段は第１セクション内の第１コード部分が消去されている時のみ第２セクションへのアクセスを可能とすることによって実現される。
【０００７】
本発明は独立した単独の認証システムの場合と、中央データベースへの接続を含むシステムの場合との両者に対する認証のための改善されたメモリを提案するものである。本発明の洞察は、実質的に、複数の識別コードが読出され、その内の１つだけに一定の認証を与えることにある。他のすべての非認証読出しの場合、第１セクションまたは第２セクションのいずれか一方はアクセス不能である。その代わり、いくつかのランダムまたは標準のデジットが読出される。しかし、第１コード部分および第２コード部分を連続して読出すためのチャンスはただ１回しかない。というのは、メモリの第２セクションは第１コード部分が第１セクションから消去された後でのみアクセス可能だからである。
【０００８】
事実、メモリは１回だけ読出し可能なメモリ（read-once memory）（以下、「１回読出し型メモリ」という）ではなく、１回だけ読出し可能な一定部分を有するメモリである。この一定部分は識別コードが記憶されるべきメモリの第１および第２セクションの組合せからなっている。第１および第２セクションは共に本来１回だけの読出しが可能であるか、複数回の読出しが可能である。セキュリティを向上させるために、サブセクションの少なくとも一部は１回読出し可能型とするのが好ましい。
【０００９】
本発明のシステムは、少なくとも一部が繰返し何度でも読出し可能に構成されたメモリを備え、従来技術との比較において、幾人かの人が独立に認証を行うことができるという利点を持っている。たとえばメモリの第１セクションが複数回の読出しが可能であるとすれば、販売されるべき製品がオリジナル製品であるか偽造製品であるかを再販売業者が見極めることができる。再販売業者は、完全な識別コードを入手することなしに、したがって１回の認証措置をも講ずることなしに、それをすることができる。第１セクションのみの読出しと認証との間の差異は読取り機から供給されるアルゴリズムを通してなされうる。その上、消費者はメモリの第２セクションの使用を通して独立に認証をチェックすることができる。再販売業者および消費者は共にインターネットを通して基準コードを入手することができる。再販売業者は基準コードを有するリストを提供されることもできる。トランスポンダを用いて情報データベース、たとえばインターネット上の特定のページへのコンタクトを可能にするためのシステムは、ＰＣＴ出願公開第０１／２６３２０号明細書により公知である。
【００１０】
同時に、本発明のシステムはまた真正製品の製造者またはサービスの提供者に対しても利点を提供する。第１には、幾人かの者、たとえば再販売業者および消費者による独立の認証は製品の真正メーカーが消費者についての情報を入手することを許すということである。第２には、半導体デバイスの第１の真正使用の後、識別コードが全部破壊される訳ではないという事実が半導体デバイス（したがってまたユーザー）と真正メーカーまたはサービスオーナーの中央データベースとの間の接続を確立する可能性を提供するということである。たとえば、もしソフトウェアの一部が第２段階でインストールされるならば、第２部分はソフトウェアメーカーのデータベースへの接続を確立し、コンピュータアドレスを提供してもらう可能性がある。さらに使用が許されていないか、付加的な支払いの後でしか許されないことを記述し、またはソフトウェアの新バージョンが入手可能であることを記述するメッセージが戻されてくることがある。
【００１１】
本発明のシステムの第１の実施態様においては、第１セクション内の第１コード部分は１回だけ読出しが可能であり、第２セクション内の第２コード部分は複数回の読出しが可能である。このシステムは、消費者が読出しを行う最初の人でありうるという利点を持っている。それは、たとえばシステムがもし１回だけ使用可能な物品（アーティクル）またはソフトウェアまたはたとえばテレホンカード用のクレジットのようなデータに対するセキュリティとして用いられるならば利点となる。この実施態様によれば、第２セクションは独立の識別手順のために用いられうる。好ましくは、このシステムは半導体デバイスに内蔵され、アンテナを備えるものとする。アンテナを備えたこの種の半導体デバイスもまたトランスポンダとして知られている。
【００１２】
このシステムの第２の実施態様においては、第１セクション内の第１コード部分は複数回の読出しが可能であり、第２セクション内の第２コード部分は１回だけ読出しが可能であり、メモリは第３セクションを備え、この第３セクションは第１セクション内の第１コード部分が消去された後でのみアクセス可能であり、かつ複数回の読出しが可能である。この実施態様においては、第１セクションは複数回の読出しが可能であり、また第２セクションのメモリエレメントの第２セットも複数回の読出しが可能である。この実施態様は三重認証用として適している。
【００１３】
この実施態様のさらなる変形例は、メモリの大部分が複数回読出し可能のメモリ（read-many memory）（以下、「複数回読出し型メモリ」という）であり、第１および第２セクションがその中に組み込まれることである。そのとき、もし第１セクションの代わりに第２セクションが１回読出し型メモリエレメントを含むとすれば、、１回読出し型メモリが効果的に隠され、もし読取り機が認証読出しをスタートさせる信号を持っていれば、そのときのみ第２セクションが入力される。それ以前は目視不能である。
【００１４】
このさらなる変形例は、１回読出し型メモリを追跡するのがより困難であるということを第１の利点として持っている。１回読出し型メモリが付加的なセキュリティの特徴として使用可能であるということが第２の利点である。このようなメモリは、たとえば預金通帳や他のセキュリティ文書のような広範囲に入手可能である物品の特別使用をチェックするのに良く適している。読取り機からの信号に応じて、第１コード部分が第１セクションから消去され、第２および第３セクション内のデータの読出しを可能にする。もし、たとえばある一定の時間後にその信号が与えられると、読出された預金通帳がすべて第２セクションによる識別コードを持つことになる。このようにして通常範囲でいかほどの長い期間、預金通帳が流通していなかったかを識別することができる。それに代えて、これは付加的なセキュリティ特徴として用いることもできる。なぜなら用いられる識別コードのタイプが急激に変わるからである。
【００１５】
本発明のシステムはメモリを備えたあらゆる種類のシステムでありうる。
【００１６】
基本的には、このシステムはメモリおよび接続手段を内蔵した単一デバイスである。その好ましい例は半導体デバイスである。その場合、接続手段は任意の型のスイッチであり、スイッチの位置は第１セクションからの入力、とくにその少なくともいくつかのメモリエレメントの状態に依存する。好ましい実施態様においては、接続手段はＡＮＤ機能を備えている。当業者には分かるように、ＡＮＤ機能はＮＡＮＤ回路を用いて構成することもできる。
【００１７】
読取り機と無接触で通信するアンテナを存在させるのが好ましい。半導体デバイスおよびアンテナはトランスポンダを形成するように設計することができる。それ自体当業者にとって周知のこのトランスポンダは電池なしで動作することができる。トランスポンダはラベルの形で設けるか、物品内に組み込むことができる。この種の物品は種々の形状、機能、および様式のものでありうる。
【００１８】
第１のタイプの物品は非常に多く偽造される物品である。このような物品は通常よく知られた商標を付しており、その例はたとえば衣服、香水、靴、時計、および家庭電器などである。
【００１９】
第２のタイプの物品は、価値のあるものであるかどうかを消費者が外部から見ることができない物品、またはアカウントがアップロードされうるクーポンと考えられるべきものである。その例は携帯電話のプリペイドアカウントが増大されうるカードを含む。
【００２０】
第３のタイプの物品は、繰返し複数回の使用が可能ではあるが、複数回の使用が許されていない物品である。一例はソフトウェアライセンスである。その好ましい例は、物品が識別コードによる認証の後でのみ読出されべき情報を有するレコードキャリアであるという場合であり、半導体デバイスはレコードキャリアの内部または表面上に存在する。レコードキャリア内への半導体デバイスの集積自体は、たとえばＰＣＴ出願公開第０２／２５５８２号明細書により知られていることである。
【００２１】
第４のタイプの物品は、非常に多く繰返して流通する物品であって、たとえ物品の保有者が未知であったとしても、使用または誤使用の特殊タイプをその物品の関係当局が検知しようとする場合である。その例は、たとえば預金通帳、パスポート、および他のセキュリティ文書である。このタイプの物品のシステムメモリはそれぞれ識別コードとは異なる情報を含む第０セクションおよび第３セクションを備え、第０セクションは第１コード部分が消去される前にアクセス可能であり、第３セクションは第１コード部分が消去された後でのみアクセス可能である。
【００２２】
第５のタイプの物品はスマートカードである。その半導体デバイスのメモリは特定人に関する金融データまたは他のデータを含んでいる。半導体デバイスは好ましいことに、そのようなアプリケーションおいて、半導体デバイスへのアクセスをコンタクトから、またはスマートカードにおけるアンテナから許すボンドパッドを備えている。同時にボンドパッドは厳密な調査を許容する。これは、ハッカーまたは悪意のある他人に対して、スマートカード上のデータへの比較的容易なアクセスを許すものである。スマートカードにおける半導体デバイスに対して本発明を用いることによってこの不都合を回避することができる。ボンドパッドが調査される時にメモリの第２セクションにアクセスが与えられる。それと同時に、第１コード部分が消去される。このことは結果として、スマートカードが上記消去によりもはや有効なものではなくなり、ハッカーが正しいコードではない識別コードを持っていることになる。メモリの第２および第３セクションは偽造データのみを含むことになる。さらに、スマートカード内の半導体デバイスとなんらかの中央データベースとの間に一旦コンタクトが確立されると、調査されたスマートカードの使用が自動的に追跡される。
【００２３】
本発明のシステムの他の実施態様においては、少なくとも別々の２つのオブジェクトを備えている。その場合、メモリはレコードキャリア内に設けられ、それの第１および第２セクションはそれぞれレコードキャリア上に位置し、レコードキャリアは識別コードによる認証の後でのみ読出されるべき情報を記憶している。接続手段は第１および第２セクションの位置を指示するレコードキャリアのインデックスを持ち、接続手段は、レコードキャリアに第１および第２セクションの読出しおよび消去を許可するために読取り機内に存在するマイクロプロセッサを備えている。
【００２４】
この実施態様においては、接続手段はインデックスを持っている。というのは、メモリの第１および第２セクヨンはメモリ内のどこかに存在しているからである。好ましくは、それらのセクションはメモリにまんべんなく拡がっている。半導体デバイス内のメモリとは対照的に、レコードキャリア、とくに光学的に読出されるメモリを有するレコードキャリアは、メモリ上の多くのロケーションにアクセス可能である。メモリの一部を読出すために、入力ユニットを介してメモリに入力する必要はない。したがってメモリの１回読出し部分がスキップされる事態は阻止されなければならない。セクションを拡げる手段によって、セクションスキップのチャンスは無視しうる程度になる。これはとくに複数のセクションが存在する場合のことである。レコードキャリアの例は光学的に読出し可能なメモリ、磁気的ハードディスク、メモリ集積回路を有するレコードキャリアを含む。
【００２５】
レコードキャリアは、たとえば記憶および記録目的の少なくとも一方のための光ディスク、たとえばＣＤ、ＣＤ−ＲＯＭ、およびＤＶＤ−ＲＷなどである。問題、とくにコンテンツを有するレコードキャリアについての問題は、それらのコンテンツが承認なしに複製されてはならないということである。したがっていかなる顧客でもただ１つのライセンスを購入すれば、その購入者はレコードキャリアのコンテンツをただ１回だけ使用することが可能であるとされるべきである。本発明のシステムは、レコードキャリアをただ１回だけ、または提供されたライセンスに等しい他の制限された回数だけの読出しを保証する手段を提供する。さらにそれはレコードキャリアが１つの読取り機のみのために用いられることを保証するのに用いることができる。
【００２６】
本発明の第２の目的は、改善された単純な認証手順を備える、冒頭に述べた型の方法を提供することである。
【００２７】
この第２の目的を実現するために、読取り機が識別コードを基準コードと比較する方法において、
本発明のシステムのメモリの第１セクションから第１コード部分を読出してそれを記憶するステップと、
第１コード部分を消去するステップと、
メモリの第２セクションから第２コード部分を読出すステップと、
第１および第２コード部分から識別コードを作成するステップと、
識別コードを少なくとも１つの基準コードと比較するステップと、
識別コードおよび基準コードが一致したときのみ物品を認証するステップと、
を備えるものとする。
【００２８】
本発明の方法においては、物品の状態をチェックするために本発明のシステムが使用される。用語「状態」は、そこに物品とレコードキャリア上のあらゆる情報との少なくとも一方に対するユーザーの権利の状態を含むことを意味するものとする。これはとくにユーザーが単一ライセンスのみを入手しているレコードキャリア上のソフトウェアおよび他のディジタルデータに関して重要なことである。この用語は物品の状態、すなわち物品が未使用であるか、有効なものであるかといった状態を含むことをも意味する。これは、たとえばテレホンカードや、１回だけ使用可能であり、その有効性が目視可能のやり方ではチェックされ得ない同様の品目に関して重要なことである。さらにこの用語は物品の認証、すなわち商標によって指定された物品がその商標のオーナーに由来したものであるかどうかの認証を含むものとする。
【００２９】
本発明の方法によれば、データ、物品、デザインその他の不正使用または複製に対して改良された対抗策が提供される。事実、物品またはレコードキャリアの状態が直接にチェックされうる。さらに状態が正しくないときは、直ちに処置をとることができる。すなわち、情報を入手するためのアクセスを与えないとか、顧客に物品拒否を可能とする情報を与えるとかの処置を直ちにとることができる。
【００３０】
物品またはレコードキャリアの状態に関する情報は、たとえば読取り機またはトランスポンダに記憶されうる。さらに、それはオプションとして正当使用または不正使用についての情報を含む中央データベースに転送されうる。またメッセージまたはカラー信号の表示を含む物品の状態は顧客またはユーザーに種々の態様で示されうる。それに代えて、信号は状態が承認されないことを内容とする場合にのみ示されるようにすることもできる。
【００３１】
この有利な実施態様においては、第１コード部分の消去後にシステムのメモリに代替コードが用意される。代替コードは読取り機に依存して暗号化が行われる第１コードの暗号化版である。この実施態様は、保護されるべき物品が単一ユーザーのみによって用いられるものと解されるコンテンツを有するレコードキャリアである場合にとくに適している。代替コードは読取り機を識別する。そのような代替コードの用意の後、レコードキャリアは特別な読取り機との関連でのみ動作する。
【００３２】
たとえば、レコードキャリアを入手した顧客がそのコンテンツを読取り機のメモリにロードするとしてみる。そのような読取り機はたとえばパーソナルコンピュータであり、またはディジタルビデオディスクプレーヤである。コンテンツのロード中、第１コードが読取り機によって読出され、メモリに記憶される。次いで、レコードキャリアのメモリ内の第１コードが消去され、そこに第３コードが記憶される。この第３コードは第１コードの暗号化版であり、その暗号化は、好ましくは読取り機の識別番号に基づいて行われる。第２コードは第１コードとの組合せにおいてのみコンテンツへのアクセスを与えることができる。このようにして第１コードを有する読取り機のみがコンテンツへのアクセスを得ることができる。この方法は、好ましくはレコードキャリア内に集約されたトランスポンダと共に用いられる。
【発明を実施するための最良の形態】
【００３３】
本発明の半導体デバイス、トランスポンダ、物品、および方法の上記および他の特徴が図面を参照してさらに説明される。
【００３４】
各図は単なる実施例を具体的に概略的に開示したものである。本願発明の要旨の範囲内において修正および変形は当業者にとっては容易なことである。各図において同一または類似の要素に対しては同一参照符号が用いられている。
【００３５】
図１は本発明の装置、とくに半導体デバイスのメモリ１０の第１実施例を示すものである。メモリ１０はシーケンサ３０、読出し制御ユニット５０、不揮発性メモリユニット６０、シリアルメモリユニット７０、およびマルチプレクサ４０を備えている。不揮発性メモリユニット６０は第１セクション１１と第２セクション１２とに分割されうる。不揮発性メモリユニット６０は双方向バスを介してシリアルメモリユニット７０に接続されている。
【００３６】
メモリは次のように動作する。すなわち、クロック信号２１がシーケンサ３０によって２つの入力信号３１，３２と共に受信される。これらの信号２１，３１，３２は一般的にはカード読取り機によって生成される。入力信号３１，３２はビット信号であって、制御コードとして用いられる。シーケンサ３０はクロックカウンタに基づいて構成され、その機能はメモリの第１および第２セクション１１，１２への識別コードの書込みと、第１セクション１１からの第１コードの読出しと、第１コード部分の破壊および第２セクション１２からの第２コード部分の読出しとを行うのに必要な複数の内部制御信号３３，３４，３７，３９を発生することである。
【００３７】
メモリが適切に動作するために、それは少なくとも部分的に１回書込み型すなわち書込みが１回しかできないものでなければならない。それは読出し制御ユニット５０およびそれに続くＡＮＤ回路５１の組合せによって実現される。読出し制御ユニット５０には２つの制御信号、すなわち書込み／読出し制御信号３４と１回書込み制御信号３３とが供給される。同じ書込み／読出し制御信号３４がＡＮＤ回路５１にも供給される。書込み／読出し制御信号３４が書込みを指示し、かつ、１回書込み制御信号３３が正であれば、ある一定の条件のもとにない限り、読出し制御ユニット５０は「ハイ」出力信号３５をＡＮＤ回路５１に供給する。その場合、ＡＮＤ回路５１は２つの「ハイ」入力信号３４，３５を入力し、その出力信号３６は「ハイ」であって、「書込み」指令となる。
【００３８】
ある一定の条件下で読出し制御ユニット５０はＡＮＤ回路５１に「ロウ」出力信号を供給し、それによってメモリユニット６０の書込み動作を明白に禁止する。この条件とは、読出し制御ユニット５０内に存在する１回プログラマブル書込み／読出しビットが「読出し」とプログラムされるということである。図２を参照して読出し制御ユニット５０のより詳細な実施態様について説明する。
【００３９】
図２は読出し制御ユニット５０の一例を示すものである。この読出し制御ユニット５０はＡＮＤ回路５１を備えると共に、さらにＮＭＯＳトランジスタ５４、低抵抗ヒューズ５２、および高抵抗５３を備えている。この回路はＶＤＤライン５６とＶＳＳライン５５との間に設けられている。入力信号３３，３４、即ち１回書込み制御信号３３および書込み／読出し制御信号３４のいずれか一方がロウであれば、ＮＭＯＳトランジスタ５４がオフとされ、その出力信号３５は抵抗５２によってハイに引き上げられる。もし両入力信号３３，３４がハイであれば、ＮＭＯＳトランジスタ５４がオンとなってＶＤＤライン５６から大電流を引き込む。この電流は低抵抗ヒューズ５２を通流し、それを吹き飛ばす。ヒューズ５２が吹き飛ばされた後、出力信号３５は引き下げ抵抗として作用する高抵抗５３によって常にロウに維持される。
【００４０】
再び図１を参照して、不揮発性メモリユニット６０について説明する。不揮発性メモリユニット６０は、この実施例では公開コードを含むものとする第１セクション１１と、この実施例では秘密コードを含むものとする第２セクション１２とを備えている。メモリユニット６０はさらにその内容をアップロードまたはダウンロードする手段を備えている。シーケンサ３０から不揮発性メモリユニット６０に消去信号３８が送出されると、ＮＰビットを含む第１セクション１１が消去される。この消去はＷ／Ｒビットの状態とは関係なく行われる。メモリユニット６０は、好ましくはヒューズまたはＲＯＭバンクのような本質的に１回書込みアーキテクチャを持っている。この消去動作は第１セクション１１のすべてのセルを吹き飛ばし、またはプログラムするのと等価である。
【００４１】
シリアルメモリユニット７０はＮビット長を持っており、ここでＮはＮＰより大きい。シリアルメモリユニット７０は単接点（シングルコンタクト）からの書込みおよび読出しデータを許容する。メモリ１０を有する半導体デバイスがスマートカード内に含まれている場合には、この単接点は単一ピンでありうる。シリアルメモリユニット７０は不揮発性メモリユニット６０に、シリアルメモリユニット７０に記憶されたデータがメモリユニット６０の第１および第２セクション１１，１２に（並列に）アップロードされうるように接続されている。代替的に、適当な制御信号３９に応じて、メモリユニット６０内のデータがシリアルメモリユニット７０にダウンロードされうる。消去されるべきこの第１セクション１１はシリアルメモリユニット７０の、出力端２３に近い方のＮＰビットに接続される。データピン４１上の外部データをシフトインし、またはデータピン４１上のデータを外部へとシフトアウトするためにシリアルメモリユニット７０はクロック信号２１を必要とする。そのクロック信号２１はシーケンサ３０を介して供給される。
【００４２】
次に公開コードの書込みおよび読出し、並びに秘密コードの読出しの計３つのデータ動作について、より詳細に説明する。
【００４３】
書込み：外部制御信号３１，３２が、シーケンサ３０に、識別コードが不揮発性メモリユニット６０に書込まれるべき旨を、指示する。シーケンサ３０は双方向マルチプレクサ４０を介してシリアルメモリユニット７０の入力端２５を入力／出力データピン４１に接続させる。シーケンサ３０がシリアルメモリユニット７０に引き渡すクロック信号２１を用いることによって、２つのコードがシリアルメモリに順次書込まれるが、まず書き込まれるのは公開コードである。Ｎクロックサイクルの後、そのコードのすべてのビットがシリアルメモリユニット７０に転送された時、シーケンサ３０はシリアルメモリユニット７０へのクロック信号の送出を停止し、Ｗ信号をハイにセットし、シリアルメモリユニット７０の内容をメモリユニット６０の第１および第２セクション１１，１２にアップロードする。アップロードは外部クロックを必要とすることなく、制御信号３９をシリアルメモリユニット７０と不揮発性メモリユニット６０との間のバスに送出することによって行われる。不揮発性メモリユニット６０の正しいアップロードを保証する、ある一定の遅れ時間の後、シーケンサ３０が１回書込み制御信号３３をハイにセットし、上記のメカニズムによって不揮発性メモリユニット６０がさらなる書込みから保護される。
【００４４】
公開コードの読出し：外部制御信号３１，３２が、シーケンサ３０に、公開コードが読出されるべき旨を、指示する。シーケンサ３０がシリアルメモリユニット７０の出力端２３を、マルチプレクサ４０を介して入力／出力ピン４１に接続する。不揮発性メモリユニット６０の内容がシリアルメモリユニット７０にダウンロードされる。この動作は外部クロックを必要としない。シリアルメモリユニット７０が公開および秘密コードを含む時、データは公開コード（Ｐコード）によってスタートし、外部クロックによって与えられるペースでシフトアウトされる。シーケンサ３０がＮＰクロックサイクルをカウントした後、Ｐコードがすべて送り出され、シーケンサ３０がシリアルメモリユニット７０へのクロックの送出を停止する。このようにしてＰコードのみが除去される。
【００４５】
秘密コードの読出し：外部制御信号３１，３２が、シーケンサ３０に、秘密コードが読出されるべき旨を、指示する。シーケンサ３０が消去信号３８を送出し、ＮＰビットを有するメモリユニット６０の第１セクション１１に含まれる公開コードを破壊する。次いでシーケンサ３０は公開コードの読出しを参照して説明したのと同じダウンロード手順をスタートさせる。これは、今やシリアルメモリユニット７０内の公開コードがすべて同じものであることを意味する。シリアルメモリ出力端２３は再びマルチプレクサ４０を介して入力／出力データピン４１に接続される。シリアルメモリユニット７０の内容は、外部クロックのペースでメモリ１０からシフトアウトされる。その最初のＮＰビットはすべて同じものであり、次のＮＳビットは今や消去される秘密コードである。
【００４６】
図３は半導体デバイスのメモリ１０の第２実施例の概略図を第１状態において示すものである。この実施例のメモリ１０は図１のメモリ１０と同様に動作する。図３には、シリアルメモリ部７１および７２に分割されたシリアルメモリと、メモリユニット６０のそれに対応するセクション１１，１２とだけが示されている。メモリ１０は、第１セクション１１、第２セクション１２、クロック信号入力端２１，２２、読取り機への出力端２３，２４、シリアルメモリ７０の入力端２５、および論理ブロック（コネクションブロック）２６，２７を備えている。第１セクション１１は、この実施例では１回読出し型であり、それに対して第２セクションは複数回読出し型である。シリアルメモリ部７１，７２が読出される前に、対応する第１および第２セクション１１，１２からデータがロードされなければならない。論理ブロック２６，２７はＡＮＤ回路であり、さらにシリアルメモリ部７１，７２内のメモリエレメントからの信号を同期させるフリップフロップを包含するのが好ましい。信号が読取り機（リーダ）によって順次受信されるのを保証するために、図示していないが、出力端２３，２４の間を切り替えるべくメモリの後に、または信号入力端２２への所望の遅れをもたらすべくクロック信号入力端２１，２２の前のいずれかに任意の種類のスイッチが設けられる。
【００４７】
シリアルメモリ部７１，７２をロードした後、入力端２５の信号はマルチプレクサ４０（ここには図示せず）によって第１セクション１１に送出される。同時にクロック信号が入力端２１を介してシリアルメモリ部７１の独立メモリエレメント１１１〜１１４に送出される。これらのメモリエレメント１１１〜１１４はその内容を出力端２３に出力する。消去された後、メモリエレメント１１１〜１１４はその内容を同様に論理ブロック２６に送出する。すべての素子１１１〜１１４が消去された時のみ、論理ブロック２６は第２論理ブロック２７に信号「１」を送出する。このブロック２７では、論理ブロック２６からの信号が１であるときのみ、クロック信号２２が第２シリアルメモリ部７２に転送される。次に第２シリアルメモリ部７２が読出される。読出される識別コードはこの例では１０１００１１０であり、それは要求された認証を与える。
【００４８】
第２セクション１２のデータを読出した後、メモリ１０の内容が再び読出される。これが図４に示されている。この場合、識別コードは１１１１０１１０である。この識別コードは、物品（アーティクル）へのアクセスが与えられないようにプログラムされている。しかしながら、もし中央データベースに接続される場合は、その識別コードは同時に商品の認証メーカーとその商品を購入した顧客との間の独立の接触のための接続を提供することができる。
【００４９】
図５はメモリ１０の第３実施例を示すものである。図５には、メモリユニットのセクション１１，１２およびシリアルメモリ部７１，７２，７３のみが示されている。メモリ１０の動作はおおむね図１のメモリ１０と同じである。この実施例では、第１セクション１１は複数回読出し型であり、第２セクション１２はメモリエレメントの第１セット１３と、メモリエレメントの第２セット１４とを含んでいる。第１セット１３は１回読出し型であり、それに対して第２セット１４は複数回読出し型である。論理ブロック２６，２７は第１実施例と比較してわずかに異なるように接続されており、またここでもＡＮＤ回路として構成されている。論理ブロック２６は、ブロックへのすべての入力信号がハイ（「１」）である時のみ信号を出力する。この論理ブロック２６の入力信号はメモリエレメント１１１，１１２および１１４からのみ到来する。これは、メモリエレメント１１３の状態が第２セクション１２へのアクセスに不適切であるということを意味する。また、このメモリエレメントが消去されることは必要でない。論理ブロック２７は、もし論理ブロック２６からの入力信号がハイ（「１」）であれば出力端２４から出力信号を出力する。
【００５０】
第２セクション１２へのアクセス前に、読出される識別コードが１０００ ００００ ００００であるとする。第２セクション１２へのアクセスが初めて行われた時、識別コードは１０００ ００１１ ０１１０となる。その後、識別コード１１０１ １１１１ ０１１０、または第１セクション１１の特殊プグラムに応じて、１１１１ １１１１ ０１１０となる。これら３つのコードは異なる方法でのアクセスを与えることができる。代替的に、コード１１０１ １１１１ ０１１０が当初はコード１０００ ００００ ００００を持っていた預金通帳（バンクノート）のような物品（アーティクル）のための新規な識別コードとして用いられうる。
【００５１】
自明のごとく、本発明は種々のやり方で実施することができる。メモリが半導体デバイスの中に存在するのであれば、メモリの第１および第２セクションは１つのＡＮＤ回路、またはＡＮＤ回路の階層構造を介して接続されうる。１回読出し型メモリはヒューズによって実現されうる。しかしながら、ＤＲＡＭやＭＲＡＭ、シフトレジスタのような他の型の不揮発性メモリを用いることもできる。メモリの第１セクションが複数回読出し型であれば、第２セクションの読出しをイネーブルとするように、第１セクションのデータを消去する信号が必要である。この信号は、たとえば読取り機で発生されるパルスである。好ましくは、クロック信号は１回読出し型メモリに複数回送出される。その場合の回数は第１および第２セクション内のメモリエレメントの個数に対応する。第２セクションがアクセス不能であれば、ブランクまたはランダムデジットが生成されうる。クロック信号はトランスポンダ上で生成されうるが、好ましくは読取り機内で生成される。
【００５２】
さらに、識別コードがメモリの第１および第２セクションに関して常に同じやり方で分割される必要はない。すなわち、従来技術のメモリで必要であったのとは異なり、第２セクションの長さが第１セクションのそれと同じである必要はない。メモリの第２セクションがアクセスされない場合、標準の、またはランダムに選択されたデジットと等しい数によって代えることができる。これらのデジットは１つの半導体デバイスから他に変えてもよい。したがって、第１セクションの長さがどうであるか、第２セクションの長さがどうであるかは、悪意のある人にとって明らかでないか、容易には明らかにならない。本発明のメモリの安全性を向上させるために、識別コードは、メモリの第１および第２セクションの読出しに対して異なる復号方法が必要となるようにして提供されうる。
【００５３】
要するに、本発明のデバイスで具体化されるシステムは第１および第２セクションを有するメモリを備えている。第２セクションは第１セクションの消去後にのみ読出し可能である。このメモリは、第１セクションが識別コードの第１コード部分を含み、第２セクションが第２コード部分を含む認証目的に適している。このデバイスは、好ましくは半導体デバイスであり、物品内およびレコードキャリア内に集積されうる。
【図面の簡単な説明】
【００５４】
【図１】本発明のシステムにおける半導体デバイスのメモリの第１実施例を示すブロック図である。
【図２】図１のメモリの要部の詳細を示す接続図である。
【図３】本発明のシステムにおける半導体デバイスのメモリの第２実施例を第１状態において示すブロック図である。
【図４】本発明のシステムにおける半導体デバイスのメモリの第２実施例を第２状態において示すブロック図である。
【図５】本発明のシステムにおける半導体デバイスのメモリの第３実施例を示すブロック図である。
【図１】
2005524915.tif 000003
【図２】
2005524915.tif 000004
【図３】
2005524915.tif 000005
【図４】
2005524915.tif 000006
【図５】
2005524915.tif 000007
【国際調査報告】
2005524915.tif 000008
2005524915.tif 000009