(57)【要約】【発明の要旨】この電子システム１００は、デジタル電圧識別（ＶＩＤ）コード及びアナログ設定信号により、中央演算処理装置（ＣＰＵ）２０に対して、電力を制御する。ＶＩＤコードは、デジタルアナログ変換器（ＤＡ変換器）４２により、アナログＶＩＤ信号に変換される。ＣＰＵ２０がその最大以下の任意の電圧で動作するとき、センス回路網６０により発生したアナログ設定電圧６２は、電圧レベルを設定する。比較器５０及びスイッチ５２は、アナログＶＩＤ電圧か又はアナログ設定電圧を選択する。
2005503744.tif 000002
【特許請求の範囲】
【請求項１】
好ましいコア電圧の範囲内のデジタル電圧識別（ＶＩＤ）コードを発生する工程、
前記ＶＩＤコードを受信する工程、
前記ＶＩＤコードを、前記ＶＩＤコードを表すアナログＶＩＤ電圧信号に変換する工程、
前記ＶＩＤコードを表す前記アナログＶＩＤ電圧信号に従って出力電力を発生する工程、
所望の出力電力電圧を表すアナログ設定電圧信号を感知する工程、及び
前記アナログ設定電圧信号が前記好ましいコア電圧の範囲内にあるとき前記アナログ設定電圧信号に従って出力電力を設定する工程を含むことを特徴とする、中央演算処理装置（ＣＰＵ）へ電力を供給する方法。
【請求項２】
基準コアアナログＶＩＤ電圧信号を前記アナログ設定電圧信号に比較する工程を更に含むことを特徴とする、請求項１に記載の中央演算処理装置（ＣＰＵ）へ電力を供給する方法。
【請求項３】
前記アナログＶＩＤ電圧信号又は前記アナログ設定電圧信号に従って振動電力信号をパルス幅変調して出力電力電圧を発生する工程を更に含むことを特徴とする、請求項１に記載の中央演算処理装置（ＣＰＵ）へ電力を供給する方法。
【請求項４】
好ましいコア電圧の範囲内の中央演算処理装置（ＣＰＵ）からデジタル電圧識別（ＶＩＤ）コードを受信する手段、
前記ＶＩＤコードを、前記ＶＩＤコードを表すアナログＶＩＤ電圧信号に変換する手段、
所望の出力電力電圧を表すアナログ設定電圧信号を感知する手段、及び
前記アナログＶＩＤ電圧信号に従ってパルス幅変調コントローラの出力電力を設定し、かつ、前記アナログ設定電圧信号が前記好ましいコア電圧の範囲内にあるとき前記アナログ設定電圧信号に従って出力電力を設定する手段を含むことを特徴とする、中央演算処理装置（ＣＰＵ）へ電力を供給するパルス幅変調コントローラ。
【請求項５】
前記アナログＶＩＤ電圧信号を前記アナログ設定電圧信号に比較する手段を更に含むことを特徴とする、請求項４に記載のパルス幅変調コントローラ。
【請求項６】
前記アナログＶＩＤ電圧信号又は前記アナログ設定電圧信号に従って出力電力を設定するように前記パルス幅変調コントローラを切り替えるように前記感知する手段に接続したスイッチを更に含むことを特徴とする、請求項４に記載のパルス幅変調コントローラ。
【請求項７】
前記スイッチは、前記アナログ設定電圧信号が前記アナログＶＩＤ電圧信号の範囲内にあるとき、前記アナログ設定電圧信号を前記パルス幅変調コントローラの入力に接続し、前記アナログ設定電圧信号が前記アナログＶＩＤ電圧信号の範囲外にあるとき、前記アナログＶＩＤ電圧信号を前記パルス幅変調コントローラに接続することを特徴とする、請求項６に記載のパルス幅変調コントローラ。
【請求項８】
ＣＰＵのＶＩＤコードをアナログＶＩＤ制御信号に変換するデジタルアナログ変換器（ＤＡ変換器）を更に含むことを特徴とする、請求項４に記載のパルス幅変調コントローラ。
【請求項９】
前記アナログ設定電圧信号を感知する手段は、比較器及びセンス回路網を含むことを特徴とする、請求項４に記載のパルス幅変調コントローラ。
【請求項１０】
前記センス回路網は電流源及び複数の直列回路を含み、各直列回路は、ＣＰＵがその最高電力動作レベル以下で動作するとき、電流源の出力を変更することを特徴とする、請求項９に記載のパルス幅変調コントローラ。
【請求項１１】
各直列回路は抵抗器及びトランジスタを含み、抵抗器は異なる電力動作レベルに対応するように異なるサイズで設定されることを特徴とする、請求項１０に記載のパルス幅変調コントローラ。
【請求項１２】
電力出力電圧及び電力出力電流を発生して１つ以上の電力動作レベルでＣＰＵを動作する電源、
前記電源は２つ以上の電力レベルコマンド入力と、この電力レベルコマンド入力の１つを選択するスイッチを有し、
前記電源により給電されたプロセッサによりコマンドされた所望の電力レベルを表すアナログＶＩＤ信号を受信する第１の入力、
前記プロセッサの動作モードを表す所望の電力レベルのアナログ設定信号を受信する第２の入力、及び
第２の入力の存在を感知し、かつ２つのアナログ電力信号の１つに従って前記電源を動作するセンス回路を含むことを特徴とする、コンピュータ用電力管理システム。
【請求項１３】
第２の入力が電圧の１範囲内にあるとき、第１の入力を選択し、第２の入力が電圧の前記範囲外にあるとき、第２の入力を選択するようにセンス回路に接続されたスイッチを更に含むことを特徴とする、請求項１２に記載のコンピュータ用電力管理システム。
【請求項１４】
電力出力と電源への入力との間に結合した帰還ループを更に含むことを特徴とする、請求項１２に記載のコンピュータ用電力管理システム。
【請求項１５】
電力出力電圧及び電力出力電流を発生して１つ以上の電力動作レベルでＣＰＵを動作する電源、
電源の入力と出力の間に結合されて電力出力のレベルを設定する帰還ループ、
帰還ループに結合されて、２つの電力レベル信号の１つを帰還ループの帰還制御入力に接続するように動作するスイッチ、
デジタル信号をプロセッサによりコマンドされた電力レベルを表すアナログＶＩＤ電力レベル信号に変換する変換器回路網、
プロセッサの動作モードに従って電力レベルを表すアナログ設定信号を発生する回路網、及び
２つのアナログ信号を感知して２つのアナログ信号の１つを選択し電力出力のレベルを設定するセンス回路を含むことを特徴とする、コンピュータ用電力管理システム。
【請求項１６】
ＣＰＵとＤＡ変換器を更に含み、ＣＰＵはＣＰＵによりコマンドされた電力レベルを表すデジタルＶＩＤ信号を発生し、ＤＡ変換器はデジタル電力コマンド信号をアナログＶＩＤ信号に変換することを特徴とする、請求項１５に記載のコンピュータ用電力管理システム。
【請求項１７】
センス回路網は電流源と、各々が抵抗器とトランジスタを有する１つ以上の直列回路を含み、１つのトランジスタの動作が電流源の出力を変更することを特徴とする、請求項１５に記載のコンピュータ用電力管理システム。
【請求項１８】
各直列回路は、スタートモード、スリープモード及び省電力モードからなる群から選択された電力動作モードに対応することを特徴とする、請求項１７に記載のコンピュータ用電力管理システム。
【請求項１９】
センス回路網は、アナログＶＩＤ信号とアナログ設定信号を比較し閾値レベルに従って２つの信号の１つを選択する比較器を更に含むことを特徴とする、請求項１５に記載のコンピュータ用電力管理システム。
【請求項２０】
比較器は、アナログ設定信号が第１の範囲にあるとき、アナログＶＩＤ信号を選択し、アナログ設定信号が前記第１の範囲外にあるとき、アナログ設定信号を選択することを特徴とする、請求項１９に記載のコンピュータ用電力管理システム。
【請求項２１】
電源は、２つ以上の電力ＭＯＳＦＥＴからなる電力出力ブリッジを有するパルス幅変調ＤＣ／ＤＣ変換器を含むことを特徴とする、請求項１５に記載のコンピュータ用電力管理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この出願は、２００１年６月１３日に申請された米国特許出願第６０／２９７,９３０号の利益を主張するものである。
【背景技術】
【０００２】
ラップトップコンピュータ、携帯電話、及びウェブパッドを含むポータブル電子デバイスは、電源を必要とする中央演算処理装置（ＣＰＵ）により駆動される。ポータブルデバイスはバッテリで動くため、電力保存がとても重要になる。電力を保存するため、ポータブルデバイスの製造業者はしばしばデバイスをプログラムして１つ以上の省電力動作モードを持たせる。例えば、典型的な携帯電話、ラップトップコンピュータ、或いはウェブパッドは、１つ以上の中省電力モードに加えスタートモードとスリープモードを有する。典型的な場合、電子デバイスが所定の時間以上使用されなければ、ＣＰＵはデバイスにスリープモード或いはパワーダウンモードに入るように信号する。
【０００３】
図１は、１つ以上の電力制御レベル信号を発生するＣＰＵ２０を有する典型的なシステム１０を示す。ＣＰＵ２０用の電力出力電圧は、ＤＣ／ＤＣ変換器４０により提供される。ＣＰＵ２０は１つ以上の電圧識別コード（ＶＩＤ）を出力するようにプログラムされている。始動時、プロセッサがまだ給電されていないとき、適切な電圧を印加するため、マルチプレクサ３０をＣＰＵ２０のインターフェイス２２と電源４０との間に置く。ＣＰＵ２０がまだ稼動していないとき、マルチプレクサ３０はＶＩＤコードをスタートモード回路２４とスリープモード回路２６のようなハードワイヤード回路から受信する。マルチプレクサ３０からのデジタル出力信号は、デジタルアナログ変換器（ＤＡ変換器）４２に結合する。ＤＡ変換器４２は所望の電力レベルを表す多重ビット信号を受信する。ＤＡ変換器４２はデジタル電力レベル信号をアナログ信号、通常はアナログ電圧に変換し、誤差増幅器４４に印加する。誤差増幅器４４は、電力回路４６を含む集積パルス幅変調ＤＣ／ＤＣ変換器４０用帰還制御ループの一部である。誤差増幅器４４の一方の入力は電力回路４６の出力を受信し、他方の入力はＤＡ変換器４２からの所望の電力レベルを受信する。誤差増幅器４４は、電力回路４６を所望の電力レベルまで駆動する出力信号を発生する。
【０００４】
斯かる従来のシステムは、省電力モード用デジタル信号を発生するには、マルチプレクサ３０を必要とし、また、１つ以上のハードワイヤード複合多重ビットＶＩＤコード発生回路２４、２６を必要とする。これらのＶＩＤコードは５ビット以上を含む。その結果、マルチプレクサ３０のサイズが大きくなり、付属のＶＩＤコード回路数が増加する。斯かる増加は、ラップトップコンピュータばかりでなく、携帯電話、ＰＤＡ、及びウェブパッドのようなポータブルデバイスのサイズとコストに悪影響する。
【０００５】
本発明は、ポータブルシステムの全体のサイズと素子数を減少させる。
【０００６】
本発明は、小型のハンドヘルドポータブル電子デバイスにおいて、マルチプレクサを必要としない。本発明は、ＣＰＵ用電力管理システムを提供する。このシステムは、電力出力電圧と電力出力電流を発生して１つ以上の電力動作レベルでＣＰＵを動作させる電源を含む。帰還ループは、システム用電源を発生するＤＣ／ＤＣ変換器を制御する。帰還ループは、電源の出力に結合した１つの入力と、所望の電力レベルを表すアナログ信号を受信する制御入力とを有する。帰還ループへの制御入力は、第１及び第２の入力間をトグルで切り替えるスイッチに結合する。一方の入力はセンス回路網に接続し、他方の入力は従来のＤＡ変換器の出力に接続する。センス回路網は、ＤＡ変換器の最高出力に接続した基準入力を有する比較器を含む。比較器の他方の入力は電流源と複数の並列接続されたセンス回路とに接続する。各センス回路は直列接続された抵抗器とトランジスタを含む。各直列回路の抵抗器は、省電力モードの１つを表す異なる値を有する。各センス回路のトランジスタは、ＣＰＵの１つ以上のモードステータス出力に接続する。トランジスタは、ＣＰＵが省電力モードにあるか否かを感知する制御電極、通常はゲートを有する。ＣＰＵが省電力モードに入るとき、センス回路のトランジスタの１つがオンになる。このため、電流源から電流が引き出され、それにより入力が比較器へ変更する。そのとき、比較器は低電力レベルを表す制御信号に対してスイッチを動作する。このように、本発明は、マルチプレクサの代わりに多数のより小型のセンス回路を使用する。各センス回路は所望の電力レベルを表すアナログ電圧を発生する。
【０００７】
図面において、同様の参照番号は同一素子を指す。図２に示すシステム１００は、図１のマルチプレクサ３０を必要としない。この電力管理システム１００は、ＣＰＵコア２０を、入出力インターフェイス２２を介してデジタルアナログ変換器（ＤＡ変換器）４２に接続することにより簡略化される。ＤＣ／ＤＣ変換器４００は誤差増幅器４４と電力回路４６を含む。ＤＡ変換器４２からの出力信号は比較器５０の一方の入力に接続する。比較器５０の他方の入力にアナログ設定電圧信号６２を接続する。比較器５０の出力はスイッチ５２の動作に結合されて、それを制御する。スイッチ５２は概略的スイッチとして表しているが、当業者はスイッチ５２が１つ以上のトランジスタと他の能動又は受動素子から構成されてよいことを理解する。スイッチ５２は誤差増幅器４４の制御入力に接続されるアナログ電圧信号を選択する。スイッチ５２はＤＡ変換器４２からのアナログ電圧識別コード（ＶＩＤ）出力信号か又はセンス回路網６０からのアナログ設定電圧信号６２を選択する。
【０００８】
好ましい動作モードにおいて、比較器５０がＤＡ変換器４２から受信する入力信号６１は、最高電力出力レベル信号である。比較器５０への他方の入力信号はアナログ設定電圧信号６２である。アナログ設定電圧信号６２は多数のアナログレベルの任意の１つで設定され得て、各設定は最高ＤＡ変換器電圧６１以下である。アナログ設定電圧信号６２はセンス回路網６０により発生する。比較器５０は２つの入力信号６１、６２間の任意の差を感知する。比較器５０はスイッチ５２を動作してスイッチ５２をアナログ設定電圧信号６２又はＤＡ変換器出力４２に結合する。フル電力条件下では、比較器５０の入力間に差がなく、スイッチ５２はＤＡ変換器出力４２を誤差増幅器４４に接続するように動作する。低減電力モードの選択時、アナログ設定電圧６２は低減する。比較器５０はその入力間電圧差を感知し、スイッチ５２にアナログ設定電圧信号６２を誤差増幅器４４に接続するように動作させる。
【０００９】
図３に示す好ましい実施形態において、センス回路網６０は電流源６４と抵抗器Ｒ１，Ｒ２，・・・ＲＮ及びトランジスタＱ１，Ｑ２，・・・ＱＮからなる複数の直列センス回路６０．１,６０．２,・・・６０Ｎとを含む。典型的な直列センス回路６０．１は、抵抗器Ｒ１及びトランジスタＱ１を含み、スタートモード選択動作に対応する。スリープモード選択回路６０．２は、抵抗器Ｒ２及びトランジスタＱ２を含む。他の省電力回路６０Ｎは、抵抗器ＲＮ及びトランジスタＱＮを含む。ＣＰＵ２０がその最高電力動作レベル以外のモードを選択するとき、トランジスタＱ１-ＱＮの１つがオンになる。トランジスタＱ１-ＱＮの１つがオンになるとき、比較器５０への低入力信号は変化し、比較器５０はスイッチ５２を電流源６４に接続するように動作する。
【００１０】
アナログ設定電圧６２は電流源６４とセンス回路６０．１-６０Ｎにより発生する。抵抗器Ｒ１，Ｒ２，・・・ＲＮの値は，電流源６４と連繋して、選択動作モードの所望のコア電圧に等しい電圧降下を測定するように選ぶ。電流源６４はアナログ設定入力信号６２に対して、好ましい最高コア電圧６１よりもずっと高い電源のレベルまで電圧を上げるように働く。これにより、スイッチ５２はＤＡ変換器４２の出力がコア電圧６１をプログラムするような位置に保たれる。しかしながら、トランジスタＱ１-ＱＮの１つがそれぞれの電力低減入力信号により稼働するとき、アナログ設定電圧６２は好ましい最高コア電圧６１よりも低いレベルに減少する。この減少は、常時アナログ設定電圧６２をモニタしてＤＡ変換器４２の好ましい最大コア出力電圧６１と比較する比較器５０で感知される。
【００１１】
上述したように、システム１００は、比較器５０への電流源６４の入力がＤＡ変換器４２の入力６１よりも常に大きいように初期設定される。平常動作下では、ＤＡ変換器４２の出力６１は所望の最高出力電力であり、スイッチ５２はＤＡ変換器４２を誤差増幅器４４に接続する。しかしながら、コアＣＰＵ２０が省電力動作モードに入るとき、トランジスタＱ１-ＱＮの１つがオンになる。このとき、比較器５０の負入力での電圧は、比較器５０の正入力に接続した最高出力のＤＡ変換器電圧６１以下に降下する。比較器５０の出力により、スイッチ５２はＤＡ変換器４２を誤差増幅器４４から切り離し、誤差増幅器４４を電流源６４の出力に接続するように動作する。
【００１２】
発明の好ましい実施形態を上述したが、当業者は上述した個々の素子に対して、特許請求の範囲から逸脱することなく更に修正、付加及び削除を行うことができることを認識する。
【図面の簡単な説明】
【００１３】
【図１】ＣＰＵコア及びＤＣ／ＤＣ変換器を有する従来のシステムを示す。
【図２】ＣＰＵコアに接続した本発明の概略図である。
【図３】本発明のより詳細な概略図である。
【図１】
2005503744.tif 000003
【図２】
2005503744.tif 000004
【図３】
2005503744.tif 000005
【国際公開パンフレット】
2005503744.tif 000006
2005503744.tif 000007
2005503744.tif 000008
2005503744.tif 000009
2005503744.tif 000010
2005503744.tif 000011
2005503744.tif 000012
2005503744.tif 000013
2005503744.tif 000014
2005503744.tif 000015
2005503744.tif 000016
2005503744.tif 000017
【国際公開パンフレット（コレクトバージョン）】
2005503744.tif 000018
2005503744.tif 000019
【国際調査報告】
2005503744.tif 000020
2005503744.tif 000021