(57)【要約】磁気抵抗半導体メモリー装置（１０）を開示する。この磁気抵抗半導体メモリー装置では、磁場供給デバイス（４０）を用いて、メモリーセル（３０）に、磁場（Ｈ）を、以下のように供給できる。すなわち、作用の行われるメモリーセル（３０）の硬磁性層（３１ｈ）に、所望磁化を印加できるように供給できる。
2005528721.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗メモリーメカニズムに基づく半導体メモリー装置、とりわけＭＲＡＭメモリーであって、
複数のメモリーセル（３０）を有する少なくとも１つのメモリー領域（２０）と、
少なくとも１つの磁場供給デバイス（４０）とを備え、
この磁場供給デバイス（４０）によって、制御可能なおよび／または規定の方法を用いて、メモリーセル（３０）の少なくとも一部に、少なくとも局部的に均一である共通の磁場（Ｈ）を、以下のように加える、
すなわち、作用されるメモリーセル（３０）の少なくとも一部または部位が、磁気的な極性および／または磁化に関する、規定のおよび／または制御可能な方法によって結果的に増幅および／または配向されうるように加えることができる半導体メモリー装置。
【請求項２】
上記磁場供給デバイス（４０）の全体または一部が、上記半導体メモリー装置（１０）に備えられている筐体デバイス（５０）に形成されていることを特徴とする請求項１記載の半導体メモリー装置。
【請求項３】
上記磁場供給デバイス（４０）が、１つのコイル（４１）または複数のコイル（４１，４２）を備えるコイル配列として形成されている請求項１または２に記載の半導体メモリー装置。
【請求項４】
上記コイル配列は、上記メモリーセル（３０）の少なくとも一部に少なくとも１つのコイル（４１）の内部領域（４１ｉ）磁場（Ｈｉ）を供給できるように配置および／または形成されている請求項３に記載の半導体メモリー装置。
【請求項５】
少なくとも１つのコイル（４１）が、上記メモリーセル（３０）の少なくとも一部を空間的に取り囲んでいる請求項３または４に記載の半導体メモリー装置。
【請求項６】
上記半導体メモリー装置（１０）の基礎となる半導体モジュール（１００）の少なくとも一部分が、少なくとも１つのコイル（４１）の内部領域（４１ｉ）に形成および／または配置されている請求項３〜５のいずれか１項に記載の方法。
【請求項７】
上記メモリーセル（３０）の少なくとも一部に、少なくとも１つのコイル（４１，４２）の外部領域（４１ａ，４２ａ）の磁場（Ｈａ）を供給できる請求項３〜６のいずれか１項に記載の半導体メモリー装置。
【請求項８】
上記半導体メモリー素子（１０）の基礎となる半導体モジュール（１００）の少なくとも一部が、少なくとも１つのコイル（４１，４２）の外部領域（４１ａ，４２ａ）に配置および／または形成されている請求項７に記載の半導体メモリー装置。
【請求項９】
２つのコイル（４１，４２）が備えられている請求項３〜８のいずれか１項に記載の半導体メモリー装置。
【請求項１０】
複数のコイル（４１，４２）が備えられている場合には、これらは、実質的に同じ作用をするようにあるいは同じように形成されている請求項３〜９のいずれか１項に記載の半導体メモリー装置。
【請求項１１】
対称軸（４１ｘ，４２ｘ）を有する、２つの軸対称なコイル（４１，４２）が備えられており、
この２つのコイル（４１，４２）は、共通軸（Ｘ）上にあるいは直線状に延びる対称軸（４１ｘ，４２ｘ）に沿って配置されている請求項３または１０に記載の半導体メモリー装置。
【請求項１２】
上記２つのコイル（４１，４２）が、その共通軸（Ｘ）に沿って、中間領域（Ｚ）により空間的に間隔を開けて配置および／または形成されており、
上記半導体メモリー装置（１０）の基礎となる半導体モジュール（１００）の少なくとも一部が、コイル（４１，４２）の間の中間領域（Ｚ）に、特に共通の軸（Ｘ）の近くに配置および／または形成されている請求項１１に記載の半導体メモリー装置。
【請求項１３】
上記メモリーセル（３０）がそれぞれ、磁気抵抗メモリー素子、特に少なくとも１つの硬磁性層（３１ｈ）を有するＴＭＲスタック素子を備えあるいは形成している請求項１〜１２のいずれか１項に記載の半導体メモリー装置。
【請求項１４】
上記メモリーセル（３０）それぞれが、メモリー層としての少なくとも１つの軟磁性層（３１ｗ）および硬磁性層（３１ｈ）と軟磁性層（３１ｗ）との間に配置されているトンネル層（３１ｔ）を備える請求項１３に記載の半導体メモリー装置。
【請求項１５】
上記硬磁性層（３１ｈ）が、所望磁化として所定の磁化（Ｍ）を有するようにそれぞれ形成されており、この所望磁化は、特に、１つのＴＭＲスタック素子または複数のＴＭＲスタック素子の積層方向（Ｙ）に対してそれぞれ垂直に配向されている請求項１３または１４に記載の半導体メモリー装置。
【請求項１６】
上記複数のメモリーセル（３０）が、基本的に同じ作用であるように、または、同じように形成されている請求項１〜１５のいずれか１項に記載の半導体メモリー装置。
【請求項１７】
上記複数のメモリーセル（３０）は、その磁化（Ｍ）が実質的同等に配向され、および／または、実質的に１つの面に位置する請求項１〜１６のいずれかに記載の半導体メモリー装置。
【請求項１８】
磁気抵抗メモリー機構を基礎とする半導体メモリー装置、特にＭＲＡＭメモリー装置の操作方法において、
ａ）半導体メモリー装置（１０）のメモリー領域（２０）の各メモリーセル（３０）のメモリー内容を読み出し、外部に記憶する工程と、
ｂ）メモリーセル（３０）の硬磁性層に、磁化を規定でき、かつ、制御できるように印加するために、半導体メモリー装置（１０）に磁場（Ｈ）を印加し、メモリーセル（３０）の少なくとも一部に磁場（Ｈ）を供給する工程と、
ｃ）メモリー領域（２０）の各セル（３０）に、外部に記憶したメモリー内容を書き戻す工程とを含む、操作方法。
【請求項１９】
上記磁場（Ｈ）の強度、配向および／または時間を、作用が行われるメモリーセル（３０）の各々に強度および配向を規定した磁化（Ｍ）が印加される、すなわち、信頼のおけるメモリー操作を保証し、および／または、特にメモリーセル（３０）の硬磁性層（３１ｈ）の各磁化（Ｍ）が所望磁化（所望磁化Ｍ）の方向に配向および／または増幅されるような制御方法により設定する請求項１８に記載の操作方法。
【請求項２０】
上記操作方法の工程ａ）、ｂ）、ｃ）を、特に周期的な時間的間隔を開けて、特に１年または１年未満の時間的間隔を開けて、および／または、特に使用者による明確な要求に応じて、繰り返し実施する請求項１８または１９に記載の請求項に記載の操作方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、半導体メモリー装置および半導体メモリー装置の操作方法に関するものである。
【０００２】
磁気抵抗メモリー機構に基づく半導体メモリー装置、特に、ＭＲＡＭメモリーでは、各メモリーセルの自由に磁化できる領域と比べて、メモリーセルの特定領域の所定の一定の初期磁化（Vormagnetisierung）が重要となる。磁化された２つの層の間に生じるトンネル抵抗は、各セルのメモリー内容を走査する電流を測定するために使用される。この場合、このトンネル抵抗は、一定の所定初期磁化の強度（Staerke）、および、方向付け（Ausrichtung）または配向（Orientierung）と、自由に設定可能な磁化とに非常に強く依存している。
【０００３】
磁気抵抗メモリー効果に基づく、一定の所定の初期磁化が時間的にほとんど変化しないメモリーセルを構成するための材料が知られている。しかし、磁気抵抗メモリー機構に基づく半導体メモリー装置に対して、１つのメモリー領域における個々のメモリーセルの数が多いので、複数年の耐用期間に渡りメモリーセルに１００％エラーのないことを保証できない。
【０００４】
それゆえ、例えばメモリーセルの外部の干渉場（aeussere Stoerfelder）、熱による影響、および／または、自然に決定される初期磁化された領域が原因で、初期磁化の強度および／または配向が、基準磁化から相違し、その結果、メモリー領域の個々のメモリーセルまたはメモリー素子が役に立たなくなる可能性がある、ということが考えられる。これに関しては、いわゆる磁性の潜行（magnetischen Kriechen）ともいい、初期磁化の誤った配向（Fehlorientierung）や初期磁化の強度の低減も時間的潜行（schleichender）プロセスとなり、これにより、各メモリーセルに故障（Fehlfunktion）が突然生じる可能性がある。
【０００５】
本発明の目的は、長い耐用期間に渡ってできるだけ信頼のおけるメモリー作用を実現できる、磁気抵抗メモリー機構に基づく半導体メモリー装置、および、磁気抵抗メモリー機構に基づく半導体メモリー装置の操作方法を提供することである。
【０００６】
本目的は、請求項１の特徴を有する磁気抵抗メモリー機構を基礎とする半導体メモリー装置により、本発明に基づいて達成される。また、本目的は、方法に関して、請求項１８の特徴を有する磁気抵抗メモリー機構を基礎とする半導体メモリー装置の操作方法により、本発明に基づいて達成される。本発明の半導体メモリー装置および本発明の操作方法の有利な発展形を、従属請求項にそれぞれ記載する。
【０００７】
磁気抵抗メモリー機構、特にＭＲＡＭメモリーに基づく本発明の半導体メモリー装置は、少なくとも１つのメモリー領域を備えている。このメモリー領域は、それ自体に、複数のメモリーセルを備えている。さらに、少なくとも１つの磁場供給デバイス（Magnetfeldbeaufschlagungseinrichtung）が備えられている。この磁場供給デバイスを用いて、メモリーセルの少なくとも一部に、制御可能なおよび／または規定するような方法で、局部的に均一な少なくとも１つの共通の磁場を以下のように供給できる。すなわち、結果として作用の行われた（beaufschlagten）メモリーセルの少なくとも一部分または領域が、磁気的な極性および／または磁化に関する、規定のおよび／または制御可能な方法によって結果的に増幅および／または方向付けされうる。
【０００８】
従って、本発明の基本となる発想（Kernidee）は、磁気抵抗半導体メモリー装置に磁場供給デバイスを形成すれば、この磁場供給デバイスによって、操作中に、電場を、規定の方法で、かつ、制御可能なように、メモリーセルに供給できるということである。これは、結果として磁性の極性化および／または個々のセルの磁化を、規定するような、かつ、制御可能な方法で増幅、および／または、方向付けするためである。従って、操作中に、一定の初期磁化により形成されているメモリーセルの各構成部分に対して、よく定義された方法を用いて初期磁化を形成および／または増幅することによって、磁気性の潜行を打ち消すことができる。その結果、各メモリーセルの初期磁化の誤った配向が打ち消される。それゆえ、これを、初期磁化の再配向（Reorientierung）または増幅と呼ぶことができる。
【０００９】
本発明の半導体メモリー装置の有利な発展形においては、磁場供給デバイスの全部または一部分が、半導体メモリー装置に備えられた筐体装置（Gehaeuseeinrichtung）中に形成されているという利点がある。というのも、例えば、筐体装置の特定の筐体構成部分または全体としての筐体装置を、磁場供給デバイスを有する予め組み立てられた素子として形成でき、半導体メモリー装置に対する狭義の（つまり、半導体メモリー装置の基礎となる半導体モジュールの）製造工程および試験工程を変更する必要がないからである。それゆえ、半導体メモリー装置の基礎となる半導体モジュールを、これに備えられることとなっている磁場供給デバイスから独立して形成し、試験することができる。
【００１０】
本発明の半導体メモリー装置の他の有利な実施形態では、磁場供給デバイスが、コイル構造（Spulenanordnung）として形成されている。このコイル構造は、１つ以上のコイルを含んでいてもよい。
【００１１】
さらに、メモリーセルの少なくとも一部分に、少なくとも１つのコイルの内部領域磁場を供給できるように、コイル構造が配置および／または形成されていれば有利である。これは以下の点、すなわち、コイルの幾何学的形状（Geometrie）によって、まさしく内部領域が作用中に特に高い磁場強度を有し、生成された磁場の特に適切な均一性が補償されているという点において特に有利である。
【００１２】
上記方法を実現するために、コイル構造の少なくとも１つのコイルを、メモリーセルの少なくとも一部分を空間的に取り囲むように配することが考えられる。
【００１３】
このことは、例えば、半導体メモリー装置の基礎となる半導体モジュールの少なくとも一部分が、コイル構造の少なくとも１つのコイルの内部に配置、および／または、形成されていることを意味している。
【００１４】
コイル配列のコイルにおけるある空間領域は、その外部領域に、適切な配向を有する適切な磁場強度を生成する可能性がある。従って、本半導体メモリー装置の他の有利な実施形態では、メモリーセルの少なくとも一部分に、少なくとも１つのコイルの外部領域磁場を供給できるということが考えられる。
【００１５】
このためには、半導体メモリー装置の下に位置する半導体モジュールの少なくとも一部が、少なくとも１つのコイルの外部領域に配置、および／または、形成されていることが考えられる。
【００１６】
提供されている初期磁化の再配向および／または増幅に関する本発明の半導体メモリー装置の特に有利な特性は、磁場供給デバイスのコイル構造の素子として２つのコイルが備えられている場合に生じる。
【００１７】
複数（２つまたは３つ）のコイルが、磁場供給デバイスのコイル構造の形成時に備えられているならば、これらのコイルは、同じ作用であるように、または、同じように形成されていることが有利である。
【００１８】
特に簡単な磁場環境（Feldverhaeltnisse）が生じるのは、本半導体メモリー装置の他の有利な実施形態に基づいて、磁場供給デバイスのコイル配列の複数（特に２つ）のコイルが、各対称軸に対して軸対称に形成されている場合であり、さらに、２つ以上のコイルが、共通軸上のその対称軸に沿って延び、および／または、相互に同一線上に並んで（kollinear）配置されている場合である。
【００１９】
この場合、２つのコイルが、その共通軸または対称軸に沿って、中間領域によって相互に間隔を開けて配置、および／または、形成されているならばさらに有利である。ただし、この場合、半導体メモリー装置の基礎となる半導体モジュールの少なくとも一部分が、コイルの間にあるこの中間空間に配置および／または形成されており、特にコイルの共通の軸または対称軸の近くに配置、および／または、形成されている。このことは、このように形成されたコイルの幾何学的な（geometrische）構造によって、操作中に、相互に連続して操作されるコイルの間にある中間領域の磁場強度を特に高くするとともに、均一性を特に高くできる限り有利である。
【００２０】
このメモリーセルは、磁気抵抗メモリー素子をそれぞれ備え、または、特に少なくともひとつの硬磁性層を有するＴＭＲスタック素子（TMR-Stapelelement）を形成する。
【００２１】
さらに、メモリーセルは、メモリー層としての少なくとも１つの軟磁性層、および、硬磁性層と軟磁性層との間に配置されているトンネル層をそれぞれ備えていてもよい。
【００２２】
さらに、硬磁性層は、基準磁化として所定の一定の磁化をそれそれ有するように形成されていることが有利である。この基準磁化は、特に、ＴＭＲスタック素子の延びている方向（すなわち、ＴＭＲスタック素子の層列（Abfolge der Schichten）の延びている方向）に対してそれぞれ垂直に配向されている。
【００２３】
複数のメモリーセルが、基本的に同じ作用であるように、または、同じように形成されていれば、本発明の半導体メモリー装置を特に簡単に形成できる。
【００２４】
さらに、複数のメモリーセルは、その磁化が基本的に同じ用に配向されており、および／または、基本的に１つの共通面に位置しているように配置、および／または、形成されていることが有利である。
【００２５】
本発明の他の観点は、磁気抵抗メモリー機構に基づく半導体メモリー装置、特にＭＲＡＭメモリーに対する操作方法を提供することである。本発明の操作方法は、半導体メモリー装置のメモリー領域にある各メモリーセルのメモリー内容を読み出し、外部に蓄積する工程を含んでいる。続いて、半導体メモリー装置に磁場を印加し（angelegt）、このとき、メモリーセルの少なくとも一部分に、磁場を供給する。このことは、規定されるように、および／または制御可能なように、メモリーセルの硬磁性層に磁化を印加するためである。続いて、外部に蓄積されたメモリー内容を、メモリー領域にある各セルに書き戻す。
【００２６】
従って、方法による本目的の解決の基本となる発想は、メモリー領域のデータ内容をまず確保することである。これは、続いて、規定されるように、および／または、制御可能なように、磁化を印加することにより、メモリーセルの硬磁性層を増幅および／または再配向するためである。次に、外部に蓄積または確保されたメモリー内容を、各メモリーセルに書き戻すことにより、メモリー領域の情報状態を復元する。
【００２７】
本発明の操作方法が特に有利に構成されるのは、作用が行われるメモリーセルの各々に強度および配向を規定した磁化が印加されるように、磁場の強度、配向および時間を、以下のように制御して設定する、すなわち、信頼のおけるメモリー操作を保証し、および／または、特にメモリーセルの硬磁性層の各磁化を、所望磁化となるように再配向および／または増幅できるように設定する場合である。
【００２８】
メモリー内容を外部に確保し、磁化を再配向および／または増幅するために磁場を印加（Anlegens）し、外部に確保したメモリー内容を書き戻すといった、操作方法の基礎である工程を、時間的な間隔（特に１年またはそれ未満の時間的な間隔）を開けて繰り返し実施するならばさらに有利である。この繰り返しを、定期的に行ってもよい。
【００２９】
従って、操作法を定期的に実施することは、予防対策（Praeventivmassnahme）を確実なものとする。これに対し、例えばメモリーまたは情報ユニットの読み出しに関してエラー状態が確定される場合に、使用者または使用するユニットによる明確な要求によって上記方法を実施してもよい。
【００３０】
本発明のこのような観点および他の観点は、以下の特徴から得られる。すなわち、磁気ランダムアクセスメモリー（ＭＲＡＭ）のトンネリング磁気抵抗メモリー素子、すなわちＴＭＲ（磁気トンネリング接合ＭＴＪとも呼ばれる）が受動的および能動的な強誘電性層を備えている点である。また、書き込みおよび破壊読み込み（destruktiven Lesen）の際に、受動的な磁気層の確定している磁化方向に対して相対的に（その磁化方向に対して平行または非平行に）、能動的な層の磁化を方向転換させる点である。
【００３１】
このメモリー型の不揮発性は、基本的に、受動的な硬磁性層の磁化の時間的にほぼ変化しない配向性によっても特定されるものである。この磁化の配向を、製造プロセス時に１回決定する。このときに許容できる相違は小さく、１度未満である。磁化の概ね所定の方向ではあるがわずかな相違は、外部の磁気的な干渉場があろうとなかろうと、時間が経つにつれて、例えば時期的な潜行が原因で、より大きくなる可能性がある。磁化変更は、核生成中央部（Keimbildungszentren）から不均一に始まるということが予測される。その結果、個々のメモリー素子が役に立たなくなり、および／または、そのメモリー内容が、失われる可能性がある。
【００３２】
トンネリング磁気抵抗効果（ＴＭＲ）に基づくＭＲＡＭメモリーの不揮発性が関連付けられている時間的尺度（Zeitskala）は、知られていない。しかし、硬磁性層における磁気的な潜行が熱によって活性化されることにより、この時間的尺度が、メモリーにおける数年の耐用期間の範囲に当てはまってしまうということが予測される。
【００３３】
磁気的な潜行によって引き起こされる不揮発性の制限をどのように回避できるかは知られていない。
【００３４】
外部の時期的な干渉場による磁化変更、および、これによって引き起こされる蓄積情報の損失を、高い透磁率（Permeabilitaet）を有する材料を用いる磁気的な遮蔽によって軽減できる。
【００３５】
しかし、これらは、磁気的な潜行により引き起こされる情報損失に関しては効果がない。
【００３６】
外部の磁場により、ＭＲＡＭモジュール（MRAM-Bausteins）の操作中も、硬磁性層を再配向できる。従って、本発明では、硬磁性層の磁化の変更により機能性が失われたメモリーセルを、修復、または、予防のためにリフレッシュ（praeventive Auffrischen）する。
【００３７】
この目的のために、メモリーモジュールの内容を、他の付随する媒体にまず一時保存する。次に、例えばパッケージに適切に集積されたコイルまたは一組のコイルを用いて、硬磁性層を再配向するために十分に大きな磁場を印加する。続いて、元の内容を、一時的なメモリーからモジュールへ戻すよう転送することができる。この工程は、任意に何回か繰り返すことができる。
【００３８】
提案したように、コイルまたは一組のコイルを、モジュールのパッケージに集積する場合、モジュールの硬磁性層の磁化配向を、その場所で（in-situ）、リフレッシュできる。駆動（Ansteuerung）に対応する論理回路によって（Logik）は、所定の時間間隔でこの工程を自動的に行うことができる。それゆえ、硬磁性層の不揮発性に関する規定または条件に対して、時間的尺度が変更される。より短い時間的尺度で磁気的な配向が変化してしまう（zerfaellt）硬磁性層によっても、長期間不揮発性のメモリーを実現できる。
【００３９】
硬磁性層は、例えばＣｏＦｅ，ＣｏＣｒ，ＣｏＰｔ，ＣｏＣｒＦｅのように、強誘電性構成要素と非強誘電性素子との特別な合金化によって得られる。
【００４０】
さらに、強誘電性層の磁気性の切替閾値（Schaltschwellen）は、軟磁性層に比較して層の幾何学的形状（形態、厚み）を選択することにより増加させることができる。
【００４１】
他の可能性は、下側−または上側に配置されている非強誘電性層（例えばＩｒＭｎ，ＰｔＭｎ）との連結によって、強誘電性層を「より硬く」することである。
【００４２】
強誘電性の層としては、一般的に、Ｆｅ，Ｎｉ，Ｃｏ，Ｃｒ，Ｍｎ，Ｇｄ，ＤｙまたはＢｉといった構成要素の少なくとも１つを含む、または、これらの合金からなる層が考えられる。
【００４３】
本発明の進歩性（erfinderischer Schritt）は、フラッシュメモリーのような他の不揮発性メモリーとは異なり、外部から磁場を印加することによって、欠陥のあるセルまたはビットをリフレッシュまたは修復できるという認識を利用する点である。
パッケージにあるチップを配向しようとする磁場に曝すことにより、硬磁性層の磁場を、接触部なしで（kontaktlos）リフレッシュまたは修復できる。対応するコイルまたは一組のコイルを、パッケージ（例えば、筐体）に集積すれば、硬磁性層の磁化の誤った配向が原因で欠陥の生じているメモリーセルを、操作中（例えば、当該メモリーセルがアクセスされていない時）にその場所で修復できる。
【００４４】
この再配向を、予防的な措置として実施すれば、メモリー素子の不揮発性が向上する。
【００４５】
硬磁性層の磁化を再現するための磁場は、例えばチップ筐体にＭＲＡＭチップとともに搭載されている一組のコイルによって生成する。直列に接続されている２つのコイルの磁場は、同じように配向されており、チップ面に収束している（fokussiert）。
【００４６】
筐体内のチップの上側に搭載されている、長く引き伸ばされた（langgestreckte）磁気コイルも使用できる。硬磁性層を再配向するため、例えばコイル軸に対してほぼ平行に配置されている外部の磁場を使用する。この外部の磁場は、コイル内部における磁場とともに、閉鎖的な磁場構造（geschlossene Magnetfeldanordnung）を形成する。利点は、上記の措置よりも組み立てが簡単な点である。しかし、不利点は、電流に対する磁場の効率が低い点である。
【００４７】
以下のような他の実施例が考えられる。磁気コイルが、ＭＲＡＭチップを狭くぴったりと取り囲み、１つ以上のコイル断片（Spulensegmenten）を備えている実施例である。この場合、有利な点は、任意の電流に対して均一な磁場が最大である点である。不利な点は、組み立てが複雑な点である。また、ＭＲＡＭチップを組み立て、筐体構成部分を接合した後、ＭＲＡＭチップを取り囲む完全な磁石コイルが生じるように、磁石コイルが筐体構成部分に集積されている実施例である。この場合、有利な点は、組み立てが簡単なことと、電流に対する磁場の効率が高いことである。不利な点は、筐体が高価で複雑な点である。
【００４８】
好ましい実施形態に基づく概略図を参考にしながら、本発明をさらに詳しく説明する。
【００４９】
図１Ａ〜１Ｄは、本発明の操作方法の実施形態に基づいて得られるメモリーセルの４つの異なる中間状態を概略的に示す図である。図２Ａ〜Ｃは、本発明の半導体メモリー装置の３つの異なる実施形態の側断面を示す図である。図３は、本発明の半導体メモリー装置の他の実施形態の部分的な断面および斜視図である。図４は、本発明の半導体メモリー装置の他の実施形態の部分的な側断面を示す図である。
【００５０】
以下に説明する図では、同じ部材番号が、同じまたは同じように作用する部材または構造を表し、その都度詳しい説明を繰り返すことはしない。
【００５１】
磁気抵抗メモリー機構に基づく単一メモリーセル３０を参考にしながら、側断面の図１Ａ〜図１Ｄに基づいて、本発明の操作方法の実施形態に係る方法について詳しく説明する。
【００５２】
図１Ａ〜１Ｄに示す本発明の実施形態では、磁気抵抗メモリーセル３０が、硬磁性層３１ｈと、軟磁性層３１ｗと、その間に備えられたトンネル層３１ｔとを備えている。図１Ａ〜図１Ｄに示す複数のメモリーセル３０がメモリー領域２０に備えられている半導体メモリー装置を、本発明に基づいて製造する際に、各メモリーセル３０の軟磁性層３１ｈに、磁化Ｍを印加する。この磁化Ｍは、基本的に（つまり、量と方向とが）所望の基準磁化（所望磁化）と同一であり、Ｍ＝所望磁化となる。
【００５３】
対応する書き込み工程によって、メモリー層としての機能を果たす軟磁性層３１ｗに、硬磁性層３１ｈの所望磁化に対して平行または非平行に、情報磁化（Informationsmagnetisierung）またはメモリー磁化（Speichermagnetisierung）Ｍｓｐを印加してもよい。軟磁性層３１ｗのメモリー磁化Ｍｓｐが硬磁性層３１ｈの所望磁化に対して平行に配向されているか、または、非平行に配向されているかによって、メモリーセル３０のトンネル層３１ｔを介して、比較的高いあるいは比較的低い電気的なトンネル抵抗を設定することができる。
【００５４】
この状態を、図１Ａに示す。また、この状態は、時点ｔ＝０であり、その後しばらくの時間がある。このとき、軟磁性層３１ｗのメモリー磁化Ｍｓｐは、可変性があるので点線で示す。
【００５５】
時間が経つと、硬磁性層３１ｈの磁化Ｍが、所望磁化から相違する可能性が高くなる。このことは、所望磁化と比較した、磁化Ｍの絶対量と磁化Ｍの方向との双方に関しても該当する。図１Ｂに、詳しくは特定されていない臨界時間（kritischen Zeit）を越えた時間ｔのときに、硬磁性層３１ｈの磁化Ｍの量および方向が、所望磁化と比較して相違していること（Ｍ≠所望磁化）を概略的に示す。
【００５６】
上記および下記では、Ｍ，Ｍｓｐ，所望磁化は、常に総括的な（pauschale）量（Groessen）あるいは対応する層に平均化した量である。
【００５７】
このような相違により、メモリーセル３０の軟磁性層３１ｗへまたは軟磁性層３１ｗから、情報内容を書き込みおよび／または読み出しする際の機能信頼性（Funktionszuverlaessigkeit）を保証できなくなる可能性がある。
【００５８】
それゆえ、図１Ｃに示すように、メモリー素子３０またはメモリーセル３０に対して、外部から磁場Ｈを印加する。図１Ｃに示すように、硬磁性層３１ｈの磁化Ｍが所望磁化となって元に戻るように配向され、その量が対応する値あるいはより高い値となるように、外部磁場Ｈの方向および量が選択される。
【００５９】
メモリーセル３０に対する外部からの磁場Ｈを停止した後、硬磁性層３１ｈには、増幅され、再配向された磁化Ｍが残留する。この磁化Ｍは、所望磁化に相当し、Ｍ＝所望磁化となる。
【００６０】
これを、図１Ｄに示す。この図では、図１Ｂの状態から図１Ｃに遷移するときに、メモリーセル３０から、軟磁性層３１ｗに蓄積された情報を読み出し、続いて、図１Ｃの状態から図１Ｄの状態に遷移する際に、軟磁性層３１ｗに書き戻す。その結果、図１Ｂおよび１Ｄの状態のメモリー磁化Ｍｓｐがほぼ合致する。
【００６１】
図２Ａ〜２Ｃは、本半導体メモリー装置１０の３つの実施形態の概略的な側断面を示す。
【００６２】
図２Ａ〜２Ｃでは、本発明の半導体メモリー装置１０が、メモリー領域２０を備えている。このメモリー領域２０は、それ自体に、複数のメモリー素子またはメモリーセル３０を備えている。メモリー素子またはメモリーセル３０は、それ自体に、例えば図１Ａ〜図１Ｄに示す構造を備えている。メモリー領域２０は、それぞれ、半導体モジュール２０またはチップ２０の構造である。
【００６３】
図２Ａ〜図２Ｃの実施形態の磁場供給デバイス４０を、コイル配列４０によって形成する。図２Ａおよび図２Ｂの実施形態には、それぞれ１つのコイル４１が備えられており、図２Ｃの実施形態には、２つのコイル４１，４２が備えられている。コイル４１，４２の巻き付け部（Windungen）４１ｗまたは４２ｗの断面のみをそれぞれ示す。
【００６４】
図１Ａ〜２Ｃの実施形態では、全てのコイルが、中央に配置されている対称軸４１ｘおよび４２ｘをそれぞれ有する円柱（zylindrische）または直方体（quaderfoermige）の形状を有している。
【００６５】
図２Ａの実施形態では、メモリーセル３０を有するメモリーチップまたはメモリー領域２０が、コイル配列または磁場供給デバイス４０のコイル４１の内部領域４１ｉに配置されている。この場所に、操作中に、均一な磁場Ｈｉを供給する。なお、均一な磁場Ｈｉは、メモリーセル３０の硬磁性層３１ｈにおける方向および量に関してちょうど所望磁化を生成する。
【００６６】
図２Ｂの実施形態では、メモリーセル３０を有するメモリー領域２０が、メモリー構造４０または磁場供給デバイス４０のコイル４１の外部領域４０ａに備えられている。その結果、この場所では、コイル４１の外部場（Aussenfeld）Ｈａだけを、作用の実施（Beaufschlagen）および再配向のために使用する。
【００６７】
図２Ｃの実施形態では、メモリー領域２０は、そのメモリーセル３０と共に、第１コイル４１と第２コイル４２との間の中間領域に配置されている。第１コイル４１と第２コイル４２とは、同一に形成されており、対称軸４１ｘと４２ｘとを備えている。これら対称軸４１ｘ，４２ｘは、共通の対称軸Ｘ上に位置し、方向付けられている。従って、図２Ｃの実施形態では、第１コイル４１と第２コイル４２との組み合わせられた出力場Ｈａを、硬磁性層３１ｈの磁場Ｍを再配向するための重複した（ueberlagerndes）磁場として使用する。
【００６８】
図３は、図２Ｃに示す構造を使用してより具体化した本半導体メモリー装置１０の実施形態の概略的な、部分的に斜視的な側断面を示す。ここでも、第１および第２コイル４１，４１が備えられている。これらは、基本的に同じように形成されており、１つの線上に、一直線状に配置された対称軸４１ｘ、４２ｘを備えている。第１および第２コイル４１，４２は、中間領域Ｚによって、相互に空間的に間隔が開いている。中間領域Ｚに、内部にメモリーセル３０を有するメモリー領域２０としてチップが配置されている。さらに、キャリア基板６０と外部端子７０とを示す。ここでは、第１および第２コイル４１，４２が、詳しく具体化した筐体に集積された構造として備えられているわけではない。
【００６９】
図４は、図２Ｖの構造をより具体化した実施形態の側断面を示す。この図では、筐体領域５０に、単一コイル４１を含むコイル配列４０を有する磁場供給デバイス４０が備えられている。単一コイル４１の外部領域４１ａは、チップとして形成されているメモリー領域２０に配置されている。チップまたはメモリー領域、および、全ての他の構成要素は、キャリア基板６０上に配置されており、外部端子７０によって外部と接続される。
【図面の簡単な説明】
【００７０】
【図１】Ａ〜Ｄは、本発明の操作方法の実施形態に基づいて得られるメモリーセルの４つの異なる中間状態を概略的に示す図である。
【図２Ａ】本半導体メモリー装置の３つの異なる実施形態の側断面を示す図である。
【図２Ｂ】本半導体メモリー装置の３つの異なる実施形態の側断面を示す図である。
【図２Ｃ】本半導体メモリー装置の３つの異なる実施形態の側断面を示す図である。
【図３】本半導体メモリー装置係る他の実施形態の部分的な断面および斜視図である。
【図４】本半導体メモリー装置に係る他の実施形態の部分的な側断面を示す図である。
【符号の説明】
【００７１】
１０    半導体メモリー装置、ＭＲＡＭメモリー
２０    メモリー領域
３０    メモリーセル
３１ｈ    硬磁性層
３１ｔ    トンネル層
３１ｗ    軟磁性層
４０    磁場供給デバイス、コイル構造
４１    コイル
４１ａ    外部領域
４１ｉ    内部領域
４１ｗ    コイル巻き付け部
４１ｘ    対称軸
４２    コイル
４２ａ    外部領域
４２ｗ    コイル巻き付け部
４２ｘ    対称軸
５０    筐体装置、筐体
６０    キャリア基板
７０    外部端子
１００    半導体モジュール、チップ
Ｈ    磁場
Ｈａ    外部場
Ｈｉ    内部場
Ｍ    磁化
Ｍｉｓｔ    現実磁化
Ｍｓｏｌｌ    基準磁化
Ｍｓｐ    メモリー磁化
Ｘ    共通の対称軸
Ｙ    ＴＭＲスタックの延び方向
Ｚ    中間領域
【図１】
2005528721.tif 000003
【図２Ａ】
2005528721.tif 000004
【図２Ｂ】
2005528721.tif 000005
【図２Ｃ】
2005528721.tif 000006
【図３】
2005528721.tif 000007
【図４】
2005528721.tif 000008
【国際調査報告】
2005528721.tif 000009
2005528721.tif 000010
2005528721.tif 000011
2005528721.tif 000012