(57)【要約】集積回路（１２０）のコンタクト（１２２）を、ビア（１１５）を含むプリント回路板（ＰＣＢ）のボンディングパッド（１０４）に結合する。電子組立体の製造方法は、揮発性有機コンパウンド（ＶＯＣ）のような熱膨張性物質をＰＣＢに施す少なくとも１つの工程を用いる。ＶＯＣ（１１４）の一部はビアチャンネル（１１５）内に入る。ボールグリッドアレイ（ＢＧＡ）のはんだボール（１２２）のような表面実装コンポーネントのコンタクト（１２２）は、はんだリフロー技術によりボンディングパッド（１０４）に固着する。一実施例によると、ビアチャンネル（１１５）内のＶＯＣのガス発生によるはんだボールのバルーニング（１２３）効果を最小限に抑えてはんだリフロー時に隣接するはんだボール（１２２）間で橋絡が起こらないようにするために、ビア（１１５）を偏心させて形成する。基板及び電子システムについても述べる。
2005501393.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面上に複数のランドを形成し、
各ランドに偏心ビアを形成するステップより成る方法。
【請求項２】
各ランドは幾何学的中心と端縁とを有し、各ビアは幾何学的中心を有し、各ビアをその幾何学的中心がランドの幾何学的中心と端縁との間の領域にくるように形成する請求項１の方法。
【請求項３】
隣接するランドのビアの幾何学的中心は実質的に同じ方向にオフセットしている請求項２の方法。
【請求項４】
ビアの形成を穿孔により行い、ビアをランドの幾何学的中心と端縁との間の領域に穿孔する請求項２の方法。
【請求項５】
ランドの幾何学的中心にはビアを穿孔しない請求項４の方法。
【請求項６】
隣接するランドのビアを、各ランドの幾何学的中心から実質的に同一距離だけ離れた所に穿孔し、各ランドの幾何学的中心からのビアのオフセットは実質的に同じ角度である請求項４の方法。
【請求項７】
基板の表面上に複数のランドを形成し、
各ランドに偏心ビアを形成し、
ビアを含む基板の表面に熱膨張性物質より成る材料を施し、
導電性材料より成るコンタクトを有する集積回路パッケージをランドに整列させ、
導電性材料とランドとをそれらが結合するまで加熱するステップより成る方法。
【請求項８】
コンタクトはボールグリッドアレイの一部を形成する請求項７の方法。
【請求項９】
前記材料は揮発性有機コンパウンドより成る請求項７の方法。
【請求項１０】
前記材料は、はんだマスク、はんだフラックス、はんだペースト、溶剤及びビアキャップ材料より成る群から選択する請求項７の方法。
【請求項１１】
導電性材料ははんだより成る請求項７の方法。
【請求項１２】
コンタクトははんだボールである請求項７の方法。
【請求項１３】
各ランドは幾何学的中心と端縁とを有し、各ビアは幾何学的中心を有し、各ビアをその幾何学的中心がランドの幾何学的中心と端縁との間の領域にくるように形成する請求項７の方法。
【請求項１４】
隣接するランドのビアの幾何学的中心は実質的に同じ方向にオフセットしている請求項１３の方法。
【請求項１５】
ビアの形成を穿孔により行い、ビアをランドの幾何学的中心と端縁との間の領域に穿孔する請求項１３の方法。
【請求項１６】
ランドの幾何学的中心にはビアを穿孔しない請求項１５の方法。
【請求項１７】
材料を施す前記ステップにおいて、熱膨張性物質を２つの隣接するビアの内部に施し、加熱ステップにおいて、ランドとコンタクトとが加熱される時に２つの隣接するビア内の熱膨張性物質が関連のコンタクトを橋絡させないようにする請求項７の方法。
【請求項１８】
複数のランドを備え、各ランドは幾何学的中心を有し、各ランドにはランドの幾何学的中心からオフセットしたビアが形成されている基板。
【請求項１９】
各ランドは端縁を有し、各ビアは幾何学的中心を有し、各ビアの幾何学的中心はランドの幾何学的中心と端縁との間の領域にある請求項１８の基板。
【請求項２０】
隣接するランドのビアの幾何学的中心は実質的に同じ方向にオフセットしている請求項１９の基板。
【請求項２１】
集積回路パッケージと、
各々がオフセットしたビアを有する複数のランドを備えた基板とより成り、各ランドは集積回路パッケージのコンタクトに関して整列している電子組立体。
【請求項２２】
ランドとコンタクトとが加熱される時、各ビアにより、その内部の熱膨張性物質が集積回路パッケージの隣接するコンタクトを橋絡させない請求項２１の電子組立体。
【請求項２３】
熱膨張性材料は揮発性有機コンパウンドより成る請求項２２の電子組立体。
【請求項２４】
熱膨張性材料は、はんだマスク、はんだフラックス、はんだペースト、溶剤及びビアキャップ材料より成る群から選択する材料の一部を形成する揮発性液体より成る請求項２２の電子組立体。
【請求項２５】
ランドは第１の方向にオフセットしたビアを有する第１の群と、第２の方向にオフセットしたビアを有する第２の群とより成る請求項２１の電子組立体。
【請求項２６】
各ランドは幾何学的中心と端縁とを有し、各ビアは幾何学的中心を有し、各ビアはその幾何学的中心がランドの幾何学的中心と端縁との間の領域にくるように形成されている請求項２１の電子組立体。
【請求項２７】
隣接するランドのビアの幾何学的中心はかかるランドのビアの幾何学的中心から実質的に同じ方向にオフセットしている請求項２６の電子組立体。
【請求項２８】
集積回路パッケージと、各々が集積回路パッケージのそれぞれのコンタクトと整列する複数のランド及びオフセットしたビアを有する基板とより成る電子組立体により構成される電子システム。
【請求項２９】
各ランドは幾何学的中心と端縁とを有し、各ビアは幾何学的中心を有し、各ビアの幾何学的中心はランドの幾何学的中心と端縁との間の領域にある請求項２８の電子システム。
【請求項３０】
隣接するランドのビアの幾何学的中心はかかるランドのビアの幾何学的中心から実質的に同じ方向にオフセットしている請求項２８の電子システム。
【発明の詳細な説明】
【関連発明】
【０００１】
本発明は、同一譲受人に譲渡された米国特許出願第０９／７１２９９６号（発明の名称：“Improved Via-in-Pad Apparatus and Methods”）の発明と関連がある。
【技術分野】
【０００２】
本発明は、一般的に、電子回路の実装技術に関し、さらに詳細には、集積回路のコンタクトをビアを備えたボンディングパッドに結合する装置及び方法に関する。
【背景技術】
【０００３】
集積回路（ＩＣ）は通常、プリント回路板（ＰＣＢ）のような基板に物理的及び電気的に結合されたパッケージへ組込まれて、「電子組立体」を形成する。「電子組立体」は「電子システム」の一部を構成することができる。「電子システム」は、本願において広義に、「電子組立体」より成る任意の製品と定義する。電子システムの例として、コンピューター（例えば、デスクトップ、ラップトップ、ハンドヘルド、サーバーなど）、無線通信装置（例えば、セルラー電話、コードレス電話、ページャーなど）、コンピューター関連の端末装置（例えば、プリンター、スキャナー、モニターなど）、エンターテイメント装置（テレビジョン、ラジオ、ステレオ、テープ及びコンパクトディスクプレイヤー、ビデオカセットレコーダーなど）が含まれる。
【０００４】
電子システム分野の製造者は、製造コストを削減しながら装置の性能を改善する競争圧力に絶えずさらされている。これは、特に基板上のＩＣの実装技術についても言うことができ、基板レベルの実装技術の世代が代わる度に性能が改善され、それと共に一般的にサイズが小型化またはコンパクト化される必要がある。
【０００５】
基板は通常、多数の絶縁層及び金属層を選択的にパターン形成して構成した金属配線ライン（ここでは「トレース」と呼ぶ）と、基板の１またはそれ以上の表面上に実装されてトレースにより機能的に相互接続された複数の電子コンポーネントとを備えている。配線用のトレースは通常、システムのＩＣのような電子コンポーネント間を伝送される信号を運ぶ。一部のＩＣは、比較的多数の入出力（Ｉ／Ｏ）パッドを有する。Ｉ／Ｏのパッドの数が多ければ、比較的多数の配線用トレースが必要となる。一部のＰＣＢは、システムの全ての配線構造を収容するために多層構造の配線用トレースを必要とする。
【０００６】
種々の層内にある配線用トレースは通常、基板に形成したビアにより電気的に接続される。ビアの形成は、ＰＣＢの一部または全部の層にホールを形成した後、ホールの内面に銅またはタングステンのような導電性材料を被覆するかメッキすることにより行う。
【０００７】
コンポーネントを基板上に実装する従来法の１つは、表面実装技術（ＳＭＴ）と呼ばれる。ＳＭＴコンポーネントは、基板の表面に直接はんだ付けされた端子またはリード（通常は、「コンタクト」と呼ぶ）を有する。ＳＭＴコンポーネントは広く使用されるが、その理由はコンパクトで実装が簡単であるためである。従来技術のＳＭＴコンポーネントの１つのタイプは、ボールグリッドアレイ（ＢＧＡ）を利用して基板へ接続する。ＢＧＡコンポーネントは１つの表面上に複数のはんだボールを有し、各ボールがコンタクトを構成する。各はんだボールはコンポーネント内の導体と接続する。
【０００８】
ＢＧＡコンポーネントのようなＳＭＴコンポーネントのコンタクトは、基板の表面上の対応する金属化実装パッドまたはボンディングパッド（「ランド」とも呼ぶ）と結合されるがこれは、ＳＭＴコンポーネントとランドに接続された少なくとも１つのトレースとを電気的に接続するだけでなく基板へ物理的に強固に接続するためである。通常は、１つのランドがＳＭＴの１つのコンタクト専用となる。
【０００９】
ＩＣパッケージを含むコンポーネントが高密度で実装されるＰＣＢを製造するために、ビア・イン・パッド構造を用いることが知られている。この構造では、各実装パッドまたはランドにビアを形成するため、ビア及びランドがそれぞれ別個に占有するＰＣＢ上の貴重な領域を節約できる。その結果、電子システムの製造コストの減少及びコンパクト化が可能となるため、商業的魅力が増加する。
【００１０】
ＳＭＴコンポーネントを基板に実装する前に、基板のランドをはんだペーストで選択的に被覆する。ＳＭＴコンポーネントを基板に実装するには、そのコンポーネントを、コンタクト（例えば、はんだボール）が対応するランドと整列するように基板上で注意深く位置決めまたは「位置合わせ」を行う。最後に、はんだボールとランドとを融解温度に加熱し、それらが物理的に合体して適当な電気的及び物理的接続部が形成されるようにする。
【００１１】
基板のランドをはんだペーストで被覆する前に、最初に、基板のランドを除く全ての領域にはんだマスクまたははんだレジスト材料の層を施す。ビア・イン・パッド構造では通常、ビアキャッピング材料を基板の下面に施してビアの下方開口を閉じる。その後、基板上面のランドにはんだペーストを施す。
【００１２】
はんだマスク、ビアキャップ及びはんだペーストは、１またはそれ以上の揮発性物質より成ることがある。かかる物質には、揮発性有機コンパウンド（ＶＯＣ）が含まれる。かかるＶＯＣの一例は、ＰＣＢの製造に常用されるポリグリコールである。ポリグリコールは、はんだペーストのほぼ１８３℃の液化温度に匹敵するほぼ１７０℃の沸点を有する。
【００１３】
ビア・イン・パッドを含むＰＣＢでは、はんだボール及びランドを加熱すると、ビア内部の液状の未硬化または過剰のＶＯＣが膨張するか「ガスを発生」して上方のはんだボール内に上昇するため、問題が生じることがある。これにより、隣接するはんだボールが接触して短絡回路を形成するところまで膨張することがある。この現象を「ＢＧＡ橋絡」と呼ぶ。さらに、ＶＯＣのガス発生が急激すぎると、はんだボールがビアと接触することになっている所に空所が生じ、有意に弱い接続部かまたは開放回路が形成されることがある。
【００１４】
上述の理由及び、当業者が本明細書を読んで理解すれば自明な他の理由により、当該技術分野では、比較的高い密度と比較的高品質の相互接続部を与える、集積回路と基板との結合装置及び方法が求められている。
【実施例の詳細な説明】
【００１５】
以下の詳細な説明において、本発明の特定の好ましい実施例を例示し、本願の一部を構成する添付図面を参照する。これらの実施例は、当業者が本発明を実施できるように十分に詳しく記載されている。他の実施例も利用可能であり、本発明の思想及び範囲から逸脱しないで組成的、機械的及び電気的な変形を行えることを理解されたい。従って、以下の詳細な説明は限定の意味で捉えるべきではなく、本発明の範囲は、頭書の特許請求の範囲をこの範囲に当然備わるべきである均等物の全範囲と共に正しく解釈することにより決定される。
【００１６】
本発明は、揮発性有機コンパウンド（ＶＯＣ）のような熱膨張性物質がはんだリフロー中にガスを発生して品質欠陥を生ぜしめるという問題の解決法を提供する。種々の実施例について図示説明するが、１つの実施例では、ビア・イン・パッド構造のチャンネルをパッドの中心からオフセットした所に形成することにより、はんだリフロー中のガス発生による影響を最小限に抑える。パッドまたはランド内のビアチャンネルをオフセットすることにより、はんだボールのバルーニングを有意に減少させて、隣接するはんだボールの接触可能性を減少させ、より多くのはんだがはんだ接続部に残るようにし、ランド上のせん断応力及び衝撃疲労を減少させる。本発明の製造方法及び基板、電子組立体及び電子システムへの利用についても述べる。
【００１７】
上述した利点だけでなく、本発明の改良型ビア・イン・パッド装置及び方法は、既存の実装技術と相性が良いため、有意な品質改善を比較的低コストで実現し、本発明の装置及び方法の商業的競合性を高めることができる。
【００１８】
図１は、従来技術のＰＣＢ１２、マスク２及びスクリーナー３の斜視図である。ＰＣＢ１２の表面１は複数のビア・イン・パッド構造を有し（２つだけを示す）、各ビア・イン・パッド構造はホール５を有するビア１５の上にＯ字形ランド４が結合して形成されたものである。以下に示すように、はんだペーストを各ランド４に施すと、ＩＣパッケージ上の対応はんだボールをランド４に結合することができる。
【００１９】
ＩＣ実装技術ではビアは中実または中空の何れでもよいが、本願中の用語「ビア」は中空のビアを意味する。ビア１５は銅のような導電性材料より成り、ＰＣＢ１２の種々の層（図示せず）上の回路トレースを電気的に接続する。ビア１５は任意タイプまたは断面を有するものでよいが、通常は円形である。図１に示す従来型構造では、ビア１５は本質的に、定まった実質的に均一な厚さの壁を有する銅製または銅メッキの円筒体であり、接続しなければならないＰＣＢの層の数に応じてＰＣＢ１２（破線で示す）の一部を延びるかＰＣＢ１２を貫通する。ビア１５は通常、ＰＣＢ１２の全部または一部にホールを穿孔した後、ホールの内壁を銅またはタングステンのような導電性金属で被覆することにより形成する。
【００２０】
上記の背景技術の欄で述べたように、ＰＣＢ１２上のランド４は、ＩＣパッケージの対応はんだボールとの接合準備の段階としてはんだペーストを被覆しなければならない。この目的のために、マスク２をＰＣＢ１２の表面１上に位置決めし、スクリーナー装置３によりマスク２の開口８を介して矢印１０で示す方向にはんだペーストを供給する。はんだペーストは通常、粉末状はんだ、フラックス、懸濁化剤及び溶剤を組合せたものである。はんだペーストは、ランド４を被覆するだけでなくビア１５のホール５内に流入できる。
【００２１】
はんだペーストは、スクリーニング後に硬化させられるが、その間に多数のプロセス変数に応じて液状成分の一部または全部が蒸発する。揮発性液状成分が全て蒸発しない場合、図３に関して以下に述べるような重大な問題が発生する可能性がある。
【００２２】
図１を参照して説明したはんだペーストを施す前に、他のマスクを使用して揮発性液状成分を含む他の材料をＰＣＢ１２の表面１に施すことができることに注意されたい。例えば、はんだレジストを施すことにより、はんだペーストを保持すべきＰＣＢ１２の表面１の領域を画定できる。加えて、例えば、溶剤のような液状成分を、マスクを用いずにＰＣＢ１２に施すことが可能である。
【００２３】
また、上述及び後述のように、ビア１５の下側にあって、通常はビア１５内を上方に延びるビアキャップ（図２の１７）は、はんだリフロー温度にさらされるとかなりのガスを発生する未硬化揮発性成分を含むことがある。一部の従来型ビア・イン・パッド構造では、ビアキャッピング材料中の未硬化揮発成分は、はんだリフロー時におけるガス発生の最も重要な原因となる。
【００２４】
ＰＣＢ１２の表面１に施すことができる種々の材料中の揮発性液状成分は、熱膨張性物質、即ち、加熱すると膨張する物質である。これらの揮発性液状成分は任意適当なタイプでよく、ポリグリコールのような揮発性有機コンパウンドを含むことが多い。
【００２５】
図２は、図１の線５０に沿う図１の従来型ＰＣＢ１２の断面図であり、従来型ＰＣＢ１２に結合するために整列させたＩＣパッケージ２０の断面も示す。図示のビア１５はビア充填材料１４のような熱膨張性物質を含み、この熱膨張性物質は従来型構造では、硬化済み材料と共に揮発性有機コンパウンドのような熱膨張性物質を含むことがある。ビア１５内のビア充填材料１４の特定の高さは例示であるに過ぎず、この高さは完全充填状態と空との間の範囲内である。
【００２６】
図２に示す従来型構造では、ビア充填材料１４は主として、ビアキャップ１７からのビアキャッピング材料である。しかしながら、ビア充填材料１４は処理用溶媒の残留物を含むことがある。加えて、上述したように、ビア充填材料１４ははんだペーストを含むことがある。はんだペースト物質をＰＣＢ１２の上面１に施す結果、はんだペースト１６はランド４の上と共にビア１５の内部に存在し、ビア充填材料１４の比較的小さな部分を占める。
【００２７】
図２で見て各ビア１５の下側には、はんだペーストのようなビア充填材料１４がビアから漏れるのを防止するためのビアキャップ１７がある。ビアキャップ１７は、例えばエポキシでよい。ビアキャップ材料は通常、ＰＣＢ１２に施した後に硬化させなければならない。これらのビアキャップ材料は、完全に硬化しない場合、ビア１５内でかなりのガスを発生し、図３に関連して後述するように、はんだボールの橋絡を起こす原因になることがある。ビアキャップ１７は、ビア１５の底部開口を覆うだけでなく、ビア１５内に上方にも延びる。
【００２８】
ＩＣパッケージ２０は複数のランド２１を有し（２つだけを示す）、これらのランドにははんだのような導電性材料のコンタクト、バンプまたはボール２２が結合されている。はんだボール２２は、ランド４とほぼ同じ形状、サイズ及びピッチを有する。はんだボール２２は、ランド４に整列または「位置合わせ」されている。
【００２９】
後のリフロー工程（図３に関連して後述する）では、はんだボール２２、ランド４及びビア１５より成るパッケージ構造を実質的にはんだ材料の融点または液化温度に加熱する。このリフロー工程の目的は、はんだボール２２とランド４上のはんだペースト１６とを合流させて、冷却するとＩＣパッケージ２０のランド２１と基板１２のランド４とが物理的及び電気的に結合状態になるようにすることである。
【００３０】
図３は、図２に示す従来型ＰＣＢ１２とＩＣパッケージ２０とがはんだリフロー中に結合されて、隣接するはんだボール２２が揮発物からのガス発生により橋絡した状態にあることを示す。
【００３１】
ＩＣパッケージ２０及びＰＣＢ１２より成るパッケージ構造がリフロー中に加熱されると、はんだボール２２は溶融状態になる。加えて、ビア１５内のビア充填材料１４中のＶＯＣが加熱され、膨張する。ビア１５の下部のビア充填材料１４中のＶＯＣは、ビアキャップ１７があるためビア１５から下方に流出できない。従来型構造をはんだ液化温度に加熱すると、ビア充填材料１４の中には未だ蒸発していない熱膨張性物質が存在するため、ビア充填材料１４は、その上の溶融したはんだボール２２の内部の大きな泡２３内にガスを発生させ、はんだボール２２をバルーニング効果により横方向に膨張させる。領域２６で示すように、隣接するはんだボール２２が接触すると、電子構造の電気通路に短絡が生じ、電子構造に動作の不具合または完全な故障が発生することになる。
【００３２】
図３に示すビア・イン・パッド構造の幾何学的関係は、隣接するはんだボール２２の橋絡を生ぜしめる原因である。はんだボール２２は、ＰＣＢ１２上のランド４だけでなくＩＣパッケージ２０上のランド２１に対して強く接着する。さらに、はんだボール２２は、強い表面張力を有するため、溶融状態でも実質的に球形を維持する。ビア１５がランド４の中心にあるため、溶融したはんだボール２２により形成されるバルーンはかなり対称的であり、それらの壁の厚さ実質的に均一であるため、かなり崩壊しにくい。
【００３３】
図４は、本発明の一実施例によるＰＣＢ１１２、マスク１０２及びスクリーナー１０３を示す斜視図である。
【００３４】
ＰＣＢ１１２の表面１００は複数のビア・イン・パッド構造を有し（２つだけを示す）、それらのビア・イン・パッド構造のランド１０４はホール１０５を有するビア１１５の上に結合して形成されている。
【００３５】
ビア１１５は任意タイプまたは断面のものでよいが、この実施例では円形である。ビア１１５は、接続を必要とするＰＣＢの層の数に応じてＰＣＢ１１２の一部を延伸するかＰＣＢ１１２を貫通する。
【００３６】
１つの実施例では、ビア１１５を穿孔により形成する。ビア１１５の最終直径は穿孔直径よりもわずかに小さい。一実施例において、ビア１１５の最終でない直径は０．３３乃至０．３８ミリメートル（１３乃至１５ミル）の範囲内にある。メッキ後、ビア１１５の最終直径は０．２５乃至０．３３ミリメートル（１０乃至１３ミル）の範囲内にある。ランド１０４の直径は、０．６１乃至０．１７ミリメートル（２４乃至２８ミル）の範囲内にある。
【００３７】
図１に関連して上述したのと同じ態様で、ＰＣＢ１１２上のランド１０４に、ＩＣパッケージの対応はんだボールとの接合準備段階として、はんだペーストを被覆する。この目的のために、マスク１０２をＰＣＢ１１２の表面１００上に位置決めし、スクリーナー装置１０３によりマスク１０２の開口１０８を介して矢印１１０で示す方向に、はんだペーストを供給する。はんだペーストは、粉末状はんだ、フラックス、懸濁化剤及び溶剤の組合せたものである。この操作の後、はんだペーストは硬化するが、その間に液状成分の一部または全部が多数のプロセス変数に応じて蒸発する。
【００３８】
図１に示す従来型構造に関連して上述したのを同じ態様で、ＶＯＣまたは他の揮発性液状成分を含む他の物質を、図４を参照して後述するはんだペーストの適用前に、マスクを使用するか否かに拘らず、ＰＣＢ１１２の表面１００に施すことができる。例えば、はんだレジストを施して、ランド１０４のようなはんだペーストを保持すべきＰＣＢ１１２の表面１００上の領域を画定することができる。また、ビア１１５の下側上にあってビア１１５内へ上方に延びるビアキャップ（図６の１１７）は、はんだリフロー温度にさらされるとかなりのガスを発生する未硬化揮発性成分より成ることがある。
【００３９】
ＰＣＢ１１２の表面１００に施すことができる種々の物質中の揮発性液状成分は、熱膨張性物質、即ち、加熱すると膨張する物質である。上述した従来型構造と同様に、これらの揮発性液状成分は任意タイプでよく、ポリグリコールのような揮発性有機コンパウンド（ＶＯＣ）を含むことが多い。
【００４０】
図５は、本発明の一実施例に従ってそれぞれ偏心ビア１３４及び１３５を有する２つのランド１３０、１３１の概略的上面図である。ランド１３０、１３１はＰＣＢ１１２の２つの隣接するランドを表すが、それらはランド１０４（図４）と同様または同一のものでよい。ＰＣＢ１１２上のランドは図９に示し後述する少なくとも２つの異なる群に分割可能であるが、ランド１３０及び１３１は同じランド群に属するものと仮定する。ランド１３０はビア１３４を有し、ランド１３１はビア１３５を有する。
【００４１】
ランド１３０は、幾何学的中心１３２及び端縁１３８を有する。同様に、ランド１３１は幾何学的中心１３３及び端縁１３９を有する。ビア１３４及び１３５はそれぞれ幾何学的中心１３６及び１３７を有する。
【００４２】
隣接するランド１３０及び１３１のビアは、各ランドの幾何学的中心からそれぞれ実質的に同じ距離１４０、１４１だけ偏心またはオフセットした所に形成する。また、それぞれのランド１３０、１３１のビア１３５、１３６の幾何学的中心は、実質的に同一方向にオフセットさせる。換言すれば、ビア１３４、１３５のオフセット１４０、１４１の方向は実質的に同じ角度である。例えば、ビア１３０、１３１の幾何学的中心１３６、１３７は各ランド（１３０、１３１）の幾何学的中心（１３２、１３３）から９０度だけ（図５においてＸ軸１４５及びＹ軸１４６により与えられるデカルト方眼に関して）オフセットさせる。
【００４３】
図５に示すように、偏心ビアをパッドまたはランドに規則的な直角パターンで配設することが可能であるが、本発明はかかるパターンに限定されると解釈すべきでなく、ランドのサイズ、ビアのサイズ、相対的及び実際のオフセット距離、オフセット角度及びピッチを含む（これらに限定されない）関連の変数のうち任意の変数が相違する他の多くのパターンタイプで実現可能である。
【００４４】
図６は、図４の線１５０に沿うＰＣＢ１１２の断面図であり、さらに、本発明の一実施例に従ってＩＣパッケージ１２０をＰＣＢ１１２に結合するために整列させた状態を示す。ＰＣＢ１１２及びＩＣパッケージ１２０は、電子システムの一部となりうる電子組立体を形成する。
【００４５】
図２に示す従来型構造に関して上述したように、図示のビア１１５はビア充填材料１１４のような熱膨張性物質を含み、このビア充填材料は硬化済み物質と共に揮発性有機コンパウンドのような熱膨張性物質を含むことができる。ビア１１５内のビア充填材料１１４の特定の高さは例示であるにすぎず、その高さは完全充填状態を空との間の範囲内である。
【００４６】
図６に示す実施例において、ビア充填材料１１４は主として、ビアキャップ１１７からのビアキャッピンク材料である。ビア充填材料１１４は、処理用溶剤の残留分及びはんだペーストを含むことがある。はんだペースト材料をＰＣＢ１１２の上面１００に施す結果、はんだペースト１１６がビア１１５内だけでなくランド１１４上に残留するが、通常はビア充填材料１１４の比較的小さな部分を構成する。
【００４７】
ビア１１５の下側（図６に示す）には、はんだペーストのようなビア充填材料がビアから漏れないようにするビアキャップ１１７がある。一実施例において、ビアキャップ１１７はエポキシより成るが、別の実施例ではエポキシとアクリル酸塩との配合物でよい。ビアキャップ１１７は、熱的処理及び／または紫外線処理により部分的または全体的に硬化するはんだマスク材料より成るものでよい。図示の実施例では、ビアキャップ１１７はビア１１５の底面開口を覆うだけでなく、ビア１１５内を上方に延びる。
【００４８】
ＩＣパッケージ１２０は、複数のコンタクト、バンプまたはボール１２２を有し（２つだけを示す）、それらははんだのような導電性材料より成る。はんだボール１２２は、ランド１０４とほぼ同一の形状、サイズ及びピッチを有する。はんだボール１２２は、ランド１０４に関して整列または位置合わせされる。
【００４９】
その後の操作（図７を参照して後述する）で、はんだボール１２２と、はんだペースト１１６を被覆したランド１０４とを実質的にはんだ材料の融点または液化温度に加熱して、はんだボール１２２とランド１１４上のはんだペースト１１６とを合流させる。これにより、ＩＣパッケージ１２０のランド１２１とＰＣＢ１１２のランド１０４とが、冷却すると、物理的及び電気的に結合した状態となる。
【００５０】
図７は、本発明の一実施例に従って、はんだリフロー中に隣接するはんだボールがバルーンニングにより膨張するが接触しないようにＩＣパッケージ１２０に結合された本発明のＰＣＢ１１２を示す。
【００５１】
ＩＣパッケージ１２０及びＰＣＢ１１２より成るパッケージ構造がリフロー中に熱を受けると、はんだボール１２２は溶融状態となる。さらに、ビア１１５内のビア充填材料１１４中のＶＯＣが加熱されて膨張する。ビア１１５の下部内のビア充填材料１１４中のＶＯＣは、ビアキャップ１１７によりビア１１５から下方に流出できない。
【００５２】
パッケージ構造がはんだ液化温度に加熱される際、ビア充填材料１１４中に未だ蒸発しない熱膨張性物質が存在するため、ビア充填材料１１４はガスを発生して上方の溶融したはんだボール１２２内に大きなバブル２３を形成し、これによって、はんだボール１２２がバルーニング効果により横方向に膨張する。しかしながら、隣接するはんだボール１２２は、接触する前に、バブル１２２内に含まれるガスの一部または全部を薄壁部１２５を介して排出し、実質的につぶれるため、はんだボール１２２のはんだの大部分（全部ではないが）はＩＣパッケージ１２０のランド１２１とＰＣＢ１１２のランド１０４との間の定位置にとどまることになる。
【００５３】
図７に示すビア・イン・パッド構造の幾何学的関係は、はんだボール１２２を早期につぶすために有意な寄与をする。図３に示す従来型電子構造に関連して上述したように、はんだボール１２２はＰＣＢ１２０のランド１０４だけでなくＩＣパッケージ１２０上のランド１２１と強力に接着する。従来技術の例と同様に、はんだボール１２２は、大きな表面張力を有するため、溶融しても実質的に球形を維持する。
【００５４】
しかしながら、ビア１１５はランド１０４内でオフセットまたは偏心しているため、溶融したはんだボール１２２により形成されるバルーンは非対称的である。ビア１１５がランド１０４の端縁に最も近い側のはんだボール１２２の壁部１２５は、反対側の壁よりも薄い。このため、はんだボール１２２の薄壁部１２５からガスを容易に排出させることができる。従って、はんだボール１２２が大きくなり過ぎて互いに接触するか、またははんだ材料をかなりロスするほど十分な力で破壊されるか、もしくはランド１０４にせん断応力または衝撃疲労で損傷を与えるようになる前に、ランド１０４のこれらの壁部１２５は早めにつぶれる傾向が強い。
【００５５】
図８は、本発明の一実施例に従ってＩＣパッケージ１２０に結合された本発明のＰＣＢ１１２を示す。
【００５６】
ビア１１５がランド１０４内でオフセットしている直接の結果として、はんだボール１２２は、対応のランド１０４のはんだペースト１１６（図６）と合流し、ランド１０４との間に高品質の物理的及び電気的接続部を形成する。たとえガスが発生しても、はんだボール１２２は隣接する同士が接触する前に容易に通気してつぶれるため、はんだボール１２２に対する影響は重大ではない。その結果得られる電子組立体は、有意に高いレベルの健全性を有し、有意に低いコストで製造することができる。
【００５７】
図９は、本発明の一実施例による、各々が偏心ビア１５２、１６２、１７２、１８２を有する複数のランド１５１、１６１、１７１、１８１を備えた基板１１２の一部の上のＩＣ２０を示す上面図である。はんだリフロー時に溶融したはんだボール（図７の１２２）の非対称的な表面張力によりＩＣ２０がランド１０４（図７）のようなランドとの適正な整列状態から外れる可能性を排除するため、表面張力が相対的に等化されるようにＩＣのランドを２つの群に配列する。
【００５８】
図９に示す単純化した例では、１つの群のランド１５１は破線１６０の左側に、また別の郡のランド１６１は破線１６０の右側に配置されている。ランド１５１、１６１及びビア１５２、１６２は、それらがＩＣ２０の直下にあるため破線で示す。
【００５９】
ランド１５１のビア１５２は破線１６０から離れる方向にオフセットしている。ランド１６１のビア１６２はその反対方向にオフセットしている。
【００６０】
基板１１２の下方の他のランド１７１及び１８１については、ランド１７１のビア１７２が破線１７０から離れる方向に、またランド１８１のビア１８２がその反対方向にオフセットする点で同じ構成である。４つの別個のランド１７１及び４つの別個のランド１８１より成る８個のランドに取付けられるＩＣ（図示せず）の中心線は、はんだリフロー時におけるはんだボールの非対称的な表面張力によりＩＣが一方の側に摺動しないように破線１７０にほぼ整列させる。
【００６１】
図１０は、隣接するはんだボールが橋絡しないように、本発明の一実施例に従って、ランドに偏心ビアを形成するステップを含む電子組立体の製造方法の流れ図である。この方法は２００でスタートする。
【００６２】
２０２において、ＰＣＢのような基板の表面上に複数のランドを形成する。各ランドは幾何学的中心及び端縁を有する。例えば、ランド１３０は幾何学的中心１３２と端縁１３５とを有する（図５を参照）。
【００６３】
２０４において、各ランドにビアを形成する。１つの実施例において、ビアの形成は穿孔により行うが、本発明は穿孔に限定されず、打抜き、微細穿孔、アブレーション、レーザー破砕、エッチングなどのようなビアを形成するための任意適当なプロセスを使用できる。各ビアは、その幾何学的中心（例えば、図５のビア１３５の幾何学的中心１３６）がランドの幾何学的中心と端縁との間（例えば、図５のランド１３０の幾何学的中心１３２と端縁１３８との間）の領域にくるように形成する。１つの実施例において、ランドの幾何学的中心にはビアを穿孔または他の方法で形成しない。しかしながら、他の実施例では、ビアを偏心させてまたは偏心させずに形成することが可能である。
【００６４】
基板にビアを穿孔または他の方法で形成した後、そのビアの内壁を銅のような導電性材料でメッキするか他の方法で被覆する。
【００６５】
隣接するランドのビアは、それらのランドの幾何学的中心から実質的に同一距離（例えば、図５の距離１４０、１４１）の所に形成する。
【００６６】
図９に関連して述べたように、基板は少なくとも２つの群のランドを有する。１つの群のランドに含まれるランドは、隣接するもの同士のビアの幾何学的中心が実質的に同じ方向にオフセットしている。即ち、それぞれのランドの幾何学的中心からのビアのオフセットは実質的に同じ角度である。例えば、図５において、ビア１３０、１３１のそれぞれの幾何学的中心１３６、１３７はそれぞれのランド（１３０、１３１）の幾何学的中心（１３２、１３３）から９０度オフセットしている。図９に示すように、オフセットが同一方向であるビアを有するランドはそれぞれ別の群に区分けされ、破線１６０の左側の１つの群のランド１５１は左方にオフセットしたビア１５２を有し、破線１６０の右側の別の群のランド１６１は右方にオフセットしたビア１６２を有する。
【００６７】
２０６において、ビア内部の一部または全部を含む基板の表面（上面及び／または底面）にわたって或る物質を施すが、この物質は熱膨張性物質より成る。熱膨張性物質は、揮発性有機コンパウンドを含む任意の種類でよい。熱膨張性物質は、はんだマスクまたははんだレジスト材料、はんだフラックスまたははんだペースト、ビアキャッピング材料、または処理用溶剤、もしくは加熱ステップの前に任意の目的で基板に施すことができる他の任意の物質の成分でよい。熱膨張性物質は、基板の上面及び／または下面に施すことができる。
【００６８】
２０８において、複数のコンタクト（例えば、ボールグリッドアレイのはんだボール）を有するＩＣパッケージを基板表面上にランドに整列させる。
【００６９】
２１０において、はんだコンタクトとランドとを電気的及び物理的に合体するまで加熱する加熱工程（はんだリフロー工程）を実施する。この方法は２１２で終了する。
【００７０】
図１０に関連して上述した工程は、そこで述べたものとは異なる順序で実施できる。例えば、ビアを形成した後、例えば、ビアの内部を導電性材料で被覆するのと同じステップ時に、ランドを形成してもよい。
【００７１】
ＰＣＢ１１２は、ポリイミド、適当な有機材料、けい素、ガラス、石英、セラミックなどで形成される材料のような、電気的コンポーネントをその上に実装可能な任意タイプの基板でよい。
【００７２】
ＰＣＢ１１２に実装されるパッケージ１２０の電気的コンポーネントは、ＩＣまたは他の半導体デバイス、インダクター、キャパシターまたは抵抗のような受動素子もしくは他の任意タイプの電気または電子デバイスのようなものでよい。パッケージ１２０の電気的コンポーネントがＩＣである場合、それは、マイクロプロセッサーまたはマイクロコントローラー、メモリー回路、ＡＳＩＣ、デジタル信号プロセッサー（ＤＳＰ）、無線周波数回路、増幅器、電力コンバーター、フィルター、クロッキング回路などのような任意タイプでよい。
【結論】
【００７３】
本発明は、例えばボールグリッドアレイデバイスのような表面実装コンポーネントである電子コンポーネントのコンタクトと、例えばプリント回路板のような基板上のビア・イン・パッド型ランドとの間のはんだ接続の信頼性を有意に改善するものである。パッド内のビアをランドの幾何学的中心から偏心させて形成すると、バルーンニングにより膨張したはんだボールの表面張力が減少し、バルーンのビアに近い方の側壁が薄くなるため、はんだボール内でガスを発生させるＶＯＣが逃げ道を作るに必要な力が有意に小さくなる。これにより、バルーニングにより膨張したはんだボールが揮発性ガスをより迅速に排出することができる。その結果、隣接するはんだボールが互いに接触する可能性が有意に減少する。通気が容易になるため、ＩＣパッケージのコンタクトと基板のランドとの間のはんだ接合部のはんだを高品質に維持することができる。これは、ＩＣパッケージと基板との間に強固なはんだ接続部を与えて電子組立体及びかかる組立体を組込んだ任意の電子システムの信頼性を向上させるという全体効果を有する。
【００７４】
さらに、本発明によると、ビア・イン・パッド近傍のせん断応力及び衝撃疲労が減少するが、その理由は、バルーンニングにより膨張したはんだボールが容易に、また小さい力で通気し、揮発性ガスがはんだボール表面の高い表面張力を克服する必要がないからである。これによっても、高信頼性の電子組立体が得られることになる。
【００７５】
上述したように、本発明は、基板の製造方法、電子組立体の製造方法、基板、電子組立体及び電子システムを含む多数の異なる実施例の形で実現可能である。他の実施例は当業者にとって容易に明らかになるであろう。構成要素、組成、幾何学的関係、アーキテクチャー、寸法及びステップの順序は、特定の製品及び実装条件に合うように全て変更可能である。
【００７６】
図示した種々の構成要素は単なる例示であって、実尺ではない。ある特定の比例関係を誇張した場合もあるし、また他の例ではそれを最小限に抑えてある。図面は本発明の種々の実施例を示すように意図したものであり、当業者であればそれを理解し適切に実施できるであろう。
【００７７】
特定の実施例について図示説明したが、当業者は、同一目的を達成するように意図される任意の構成を図示の特定の実施例に置換できることがわかるであろう。本願は、本発明の任意の変形例または設計変更を包含するものと意図されている。従って、本発明は頭書の特許請求の範囲及びその均等物によってのみ限定されることが明らかである。
【図面の簡単な説明】
【００７８】
【図１】従来技術のＰＣＢ、マスク及びスクリーナーを示す斜視図である。
【図２】図１の線５０に沿う従来技術のＰＣＢの断面図であり、さらに従来技術のＰＣＢに結合するため整列させたＩＣパッケージの断面を示す。
【図３】ＩＣパッケージに結合された図２の従来技術のＰＣＢであって、はんだリフロー中に隣接するはんだボールが揮発性物質からのガス発生により橋絡した様子を示す。
【図４】本発明の一実施例によるＰＣＢ、マスク及びスクリーナーを示す斜視図である。
【図５】本発明の一実施例に従って各々が偏心ビアを有する２つのランドの概略的上面図である。
【図６】図４の線１５０に沿うＰＣＢの断面図であり、さらに、本発明の一実施例によるＰＣＢに結合するように整列させたＩＣパッケージの断面を示す。
【図７】はんだリフロー時に隣接するはんだボールがバルーンニングにより膨張するが接触しない、本発明の一実施例に従ってＩＣパッケージに結合されたＰＣＢを示す。
【図８】本発明の一実施例に従ってＩＣパッケージに結合されたＰＣＢを示す。
【図９】本発明の一実施例による偏心ビアを有する複数のランドを備えた基板の一部の上のＩＣを示す上面図である。
【図１０】本発明の一実施例に従って隣接するはんだボールが橋絡しないようにランドに偏心ビアを形成するステップを含む電子組立体の製造方法の流れ図である。
【図１】
2005501393.tif 000003
【図２】
2005501393.tif 000004
【図３】
2005501393.tif 000005
【図４】
2005501393.tif 000006
【図６】
2005501393.tif 000007
【図７】
2005501393.tif 000008
【図８】
2005501393.tif 000009
【図１０】
2005501393.tif 000010
【国際公開パンフレット】
2005501393.tif 000011
2005501393.tif 000012
2005501393.tif 000013
2005501393.tif 000014
2005501393.tif 000015
2005501393.tif 000016
2005501393.tif 000017
2005501393.tif 000018
2005501393.tif 000019
2005501393.tif 000020
2005501393.tif 000021
2005501393.tif 000022
2005501393.tif 000023
2005501393.tif 000024
2005501393.tif 000025
2005501393.tif 000026
2005501393.tif 000027
2005501393.tif 000028
2005501393.tif 000029
2005501393.tif 000030
2005501393.tif 000031
2005501393.tif 000032
2005501393.tif 000033
2005501393.tif 000034
2005501393.tif 000035
【国際調査報告】
2005501393.tif 000036
2005501393.tif 000037
2005501393.tif 000038