(57)【要約】非接触方式で信号（Ｓ）を受信するように構成され、信号（Ｓ）が入力される回路（２）を備え、この回路（２）は信号（Ｓ）を用いて電気回路（２）の一部のための電源電圧（Ｖ）を発生するように構成され、回路（２）は情報を容量的に記憶するように構成された記憶手段（５）を備え、情報は記憶手段（５）に生ずる情報電圧（ＵＩ）の値によって表され、回路（２）は、最も電源電圧（Ｖ）の値に等しい電圧値を持つ制御信号（ＣＳ）を受信するように構成されると共に制御信号（ＣＳ）を用いて情報電圧（ＵＩ）を発生するように構成された情報電圧発生段（６）を備えているデータキャリア（１）において、情報電圧発生段（６）が制御信号（ＣＳ）の電圧値を上昇させるように構成された電圧上昇手段（８）を備えることを特徴とする。
2005531176.tif 000002
【特許請求の範囲】
【請求項１】
非接触方式で信号（Ｓ）を受信するように構成され、前記信号（Ｓ）が入力される電気回路（２）を備え、この電気回路（２）は前記信号（Ｓ）を用いて前記電気回路（２）の一部のための電源電圧（Ｖ）を発生するように構成され、前記電気回路（２）は情報を容量的に記憶するように構成された記憶手段（５）を備え、前記情報は前記記憶手段（５）に生ずる情報電圧（ＵＩ）の値によって表され、前記電気回路（２）は、最も前記電源電圧（Ｖ）の値に等しい電圧値を持つ制御信号（ＣＳ）を受信するように構成されると共に前記制御信号（ＣＳ）を用いて前記情報電圧（ＵＩ）を発生するように構成された情報電圧発生手段（６）を備えているデータキャリア（１）において、前記情報電圧発生手段（６）が前記制御信号（ＣＳ）の電圧値を上昇させるように構成された電圧上昇手段（８）を備えていることを特徴とするデータキャリア（１）。
【請求項２】
前記電圧上昇手段（８）が前記電源電圧（Ｖ）の値によって前記制御信号（ＣＳ）の電圧値を上昇させるように構成されたチャージポンプ（１０）の形で構成されていることを特徴とする請求項１に記載のデータキャリア（１）。
【請求項３】
前記電圧上昇手段（８）が前記制御信号（ＣＳ）の電圧値の上昇を制限するように構成された電圧制限手段（９）を備えていることを特徴とする請求項１に記載のデータキャリア（１）。
【請求項４】
非接触方式で信号（Ｓ）を受信するように構成されたデータキャリア（１）のための回路（２）であって、この回路（２）は前記信号（Ｓ）を用いて回路（２）の一部のための電源電圧（Ｖ）を発生するように構成され、前記回路（２）は情報を容量的に記憶するように構成された記憶手段（５）を備え、前記情報は前記記憶手段（５）に生ずる情報電圧（ＵＩ）の値によって表され、前記回路（２）は、最も前記電源電圧（Ｖ）の値に等しい電圧値を持つ制御信号（ＣＳ）を受信するように構成されると共に前記制御信号（ＣＳ）を用いて前記情報電圧（ＵＩ）を発生するように構成された情報電圧発生手段（６）を備えているデータキャリア（１）のための回路（２）において、前記情報電圧発生手段（６）が前記制御信号（ＣＳ）の電圧値を上昇させるように構成された電圧上昇手段（８）を備えていることを特徴とするデータキャリア（１）のための回路（２）。
【請求項５】
前記電圧上昇手段（８）が前記電源電圧（Ｖ）の値によって前記制御信号（ＣＳ）の電圧値を上昇させるように構成されたチャージポンプ（１０）の形で構成されていることを特徴とする請求項４に記載の回路（２）。
【請求項６】
前記電圧上昇手段（８）が前記制御信号（ＣＳ）の電圧値の上昇を制限するように構成された電圧制限手段（９）を備えていることを特徴とする請求項４に記載の回路（２）。
【請求項７】
この回路（２）が集積回路の形で構成されていることを特徴とする請求項４に記載の回路（２）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非接触方式で信号を受信するように構成され、信号が入力される電気回路を備え、この電気回路は信号を用いて電気回路の一部のための電源電圧を発生するように構成され、電気回路は情報を容量的に記憶するように構成された記憶手段を備え、情報は記憶手段に生ずる情報電圧の値によって表され、電気回路は最も電源電圧の値に等しい電圧値を持つ制御信号を受信するように構成されると共に制御信号を用いて情報電圧を発生するように構成された情報電圧発生手段を備えているデータキャリアに関する。
【０００２】
本発明はまた、非接触方式で信号を受信するように構成されたデータキャリアのための回路であって、この回路は信号を用いて回路の一部のための電源電圧を発生するように構成され、回路は情報を容量的に記憶するように構成された記憶手段を備え、情報は記憶手段に生ずる情報電圧の値によって表され、回路は、最も電源電圧の値に等しい電圧値を持つ制御信号を受信するように構成されると共に制御信号を用いて情報電圧を発生するように構成された情報電圧発生手段を備えているデータキャリアのための回路に関する。
【０００３】
上述の段落０００１に記載された型のデータキャリア、および段落０００２に記載された型の回路は現在生産されている製品に係るISO/IEC18000規格の公表された草案ISO/IEC CD 18000により公知である。
【０００４】
公知の回路を持ち、リード／ライト・ステーションによって放射された信号を非接触方式で受信するように構成された公知のデータキャリアは、信号を用いた回路によって回路の一部のための電源電圧を発生することが可能であり、またキャパシタによって形成され、データキャリアとリード／ライト・ステーションとの間の通信に関する通信関連情報を記憶するように構成された記憶手段を備えている。その場合、通信関連情報は時間に対する評価を可能とするように意図されている。情報はキャパシタに生ずる情報電圧の値によって表される。また、情報電圧発生手段を形成するｎチャネル電界効果トランジスタと共に電流源が備えられており、これら両機能手段は互いに直列に接続され、かつキャパシタと電源電圧ラインとの間に接続されている。それらの機能手段により、またトランジスタの制御電極に供給されうるディジタル制御信号を用いることによって、キャパシタを、トランジスタおよびキャパシタの間の接続点とトランジスタの制御電極との間に生ずる特有のトランジスタしきい電圧に等しい量だけ制御信号電圧の値から低減された情報電圧の値に充電することができる。ディジタル制御信号は最も、電源電圧の値に等しい電圧値を持っている。
【０００５】
公知のデータキャリアにおいては、キャパシタが回路中の不可避な漏れ電流の形で定常的に放電させられるので、情報電圧の値は発生された時点ですでに制御信号の電圧値より低く、情報電圧の発生後もその値は連続的に低下するという問題がある。これは、情報電圧が発生された時に有効な電源電圧の関数として、また漏れ電流の大きさの関数として、キャパシタ手段によって記憶された情報はもはや短時間の後でも評価不能になることがあるという不満足な状況を引き起こす。
【０００６】
本発明の目的は、段落０００１に記載した型のデータキャリア、および段落０００２に記載した型の回路における上述の問題点を改善し、改善されたデータキャリアおよび改善された回路を提供することである。
【０００７】
この目的を達成するために本発明によれば、段落０００１で述べた型のデータキャリアにおいて、情報電圧発生手段が制御信号の電圧値を上昇させるように構成された電圧上昇手段を備えるものとする。
【０００８】
上記目的を達成するために本発明によれば、段落０００２で述べた型の回路において、情報電圧発生手段が制御信号の電圧値を上昇させるように構成された電圧上昇手段を備えるものとする。
【０００９】
本発明によって達成される利点は、記憶手段に生ずる情報電圧がトランジスタしきい電圧または制御信号電圧の値とは無関係に実際の電源電圧の値にほぼ対応するものと考えられることである。これはまた、基準電位ラインと電源電圧ラインとの間の電圧が全て情報を表すために用いられうるという利点を与える。このようにして、情報を評価するために最も可能な信号対雑音（ＳＮ）電圧比を与えることができる。特に漏れ電流が存在する時、これは記憶された情報を高信頼性をもって確かめうるかなり長い時間を与える。このことは、記憶された情報が短時間の電源電圧欠落の後でさえもなお評価可能であり、しかも情報の使用によってリード／ライト・ステーションとデータキャリアとの間の通信がたとえこの種の電源電圧欠落の後でさえも、通信接続が完全に再構築される必要なしに継続することができることを意味する。
【００１０】
本発明によれば、電圧上昇手段は例えば制御信号電圧の値を所望値だけ上昇させうる回路の基準電位に関連してフローティング状態で動作されうる電圧源によって形成することができる。しかしながら、各ケースにおいて請求項２および請求項５に記載された特徴を備えることにより特に有利である。それは、電源電圧を用いて、実用上可能な限り単純で安価なやり方で制御信号電圧の値における信頼性の増大を図りうるという利点を与える。
【００１１】
本発明によれば、さらに各ケースにおいて請求項３および請求項６に記載された特徴を備えることにより、さらなる利点がもたらされる。それは、制御信号電圧の値が増大した時でも、情報電圧を発生するために情報電圧発生手段を何の問題もなしに用いることができるという利点を与える。
【発明を実施するための最良の形態】
【００１２】
本発明の以上述べた構成および他の構成は以下に詳述する実施例から明瞭になり、またそれを参照して明らかにされる。
【００１３】
図１に示されているデータキャリア１は、ここには図示されていない通信ステーションとの通信を非接触方式で行うように構成されている。この目的のために、データキャリア１は通信ステーションからの信号Ｓを非接触方式で受信するように構成されている。信号Ｓは、データキャリア１が信号Ｓによってエネルギーを供給されうるように高周波搬送波によって形成されている。照会情報を通信ステーションから信号Ｓによってデータキャリア１に通信することが可能である。その場合、信号は振幅変調された搬送波である。さらに応答情報をデータキャリア１から信号Ｓによって通信ステーションに通信することも可能である。その場合、信号はデータキャリア１によって作られうる負荷変調波である。
【００１４】
データキャリア１は集積化された電気回路２を持っている。回路２は信号Ｓを受信するように構成された送受信手段３という機能部品を備えている。この目的のために送受信手段３は回路２に結合された伝送コイル（図示せず）を持っている。このようにして信号Ｓを回路２に供給することを可能にしている。送受信手段３はさらに、信号Ｓを用いて、回路２の一部に対して基準電位ラインＧＮＤとの間に相対的な電源電圧Ｖを発生するように構成されている。送受信手段３はさらに、この場合、変調されている受信信号Ｓを復調し、受信された変調信号Ｓによって通信が行われる照会データＲＤを出力するように構成されている。送受信手段３はさらに、応答データＡＤを受信し、その応答データＡＤの伝送の目的で、この場合、変調されていない受信信号Ｓを負荷変調するように構成されている。
【００１５】
回路２はまたマイクロプロセッサの形で構成(implement)されたデータ処理手段４を備えている。データ処理手段４はメモリを持っている。データ処理手段４は照会データＲＤを受信し、その照会データＲＤを処理し、照会データＲＤの関数として応答信号ＡＤを発生してその応答信号ＡＤを送受信手段３に送出するように構成されている。
【００１６】
回路２はさらに記憶手段５に生ずる情報電圧ＵＩの値によって表される情報を容量的に記憶するように構成された記憶手段５を備えている。マイクロプロセッサのメモリによって記憶された情報とは異なり、記憶手段５によって記憶された情報は所定の時間内でのみ有効であり、かつ通信中に起こる通信状態を一時的に示すように意図されている。記憶手段５は図２に示されているキャパシタ５Ａの形で構成される。
【００１７】
回路２はさらに制御信号ＣＳを入力するように構成された情報電圧発生手段６を備えている。制御信号ＣＳは最も電源電圧Ｖの値に等しい電圧値ＵＣＳを持っている。情報電圧発生手段６はさらに制御信号ＣＳを用いて情報電圧ＵＩを発生するように構成されている。この目的のために、情報電圧発生手段６は記憶手段５に対する充電電流を発生し出力するように構成された充電電流発生段７を備えている。図２に示されているように、充電電流発生段７は第１のｎチャネル電界効果トランジスタ７Ａの形で構成され、そのソース端子が記憶キャパシタ５Ａに接続されている。充電電流発生段７はさらに記憶キャパシタ５Ａに対する充電電流を発生するように構成された電流源７Ｂを備えている。電流源７Ｂは第１のｎチャネル電界効果トランジスタ７Ａと電源電圧ラインＶとの間に第１のｎチャネル電界効果トランジスタ７Ａに対して直列に接続されている。情報電圧ＵＩは情報電圧発生手段６および記憶手段５との間の回路点Ｐと基準電位ラインＧＮＤとの間の電圧として取り出される。
【００１８】
情報電圧発生手段６はさらに、制御信号ＣＳを入力し、制御信号ＣＳの電圧の値ＵＣＳを上昇させる電圧上昇手段８を備えている。電圧上昇手段８はさらに上昇された電圧の制御信号ＣＳ′を出力するように構成されている。情報電圧発生手段６はさらに、電圧上昇手段８と充電電流発生段７との間に設けられて、上昇された電圧の制御信号ＣＳ′を入力し、制限された電圧の制御信号ＣＳ″を出力するように構成された電圧制限手段９を備えている。制御信号ＣＳ″は充電電流発生段７への、というよりはむしろ第１のｎチャネル電界効果トランジスタ７Ａのゲート端子への制御信号ＣＳを表すものである。
【００１９】
図２に示されているように、電圧上昇手段８はチャージポンプ１０の形で構成されている。チャージポンプ１０は、チャージポンプキャパシタ１１、第１スイッチ１２、および第２スイッチ１３を備えている。制御信号ＣＳが両スイッチ１２，１３に供給されうる。図２には両スイッチ１２，１３が休止位置で示されている。チャージポンプキャパシタ１１は電源電圧ラインＶと基準電位ラインＧＮＤとの間に接続されており、その結果として、チャージポンプキャパシタ１１の充電電圧は最終的に電源電圧Ｖの値に等しくなる。両スイッチ１２，１３は、制御信号ＣＳが入力されると、図２に破線で示されているように、その休止状態から活性状態へと切り替えられるように構成されている。この活性状態にあるスイッチによって、チャージポンプキャパシタ１１が電圧制限手段９とデータ処理手段４との間に接続される。このことは、電圧値ＵＣＳが電圧制限手段９への入力点で電源電圧Ｖの値にまで上昇されうるということを意味する。両スイッチ１２，１３は電界効果トランジスタの形で構成される。電圧制限手段９はダイオード（図２には示されていない）の形で構成される。このようにして、上昇された電圧の制御信号ＣＳ′の電圧値を充電電流制御段（充電電流発生段）７内で用いる電圧に適合した値に制限することが可能になる。
【００２０】
このことは、用いられる電源電圧Ｖが情報電圧ＵＩを発生するための適当な手段として用いられうるという利点を与える。
【００２１】
図１に示されているデータキャリア１はさらに評価手段１４を備えており、ここに、回路点Ｐに生ずる情報電圧ＵＩが入力される。評価手段１４は比較電圧ＵＣを用いて、情報電圧ＵＩによって表される情報を得るために情報電圧を評価するように構成されている。評価手段１４は比較電圧ＵＣを入力するように構成されている。比較電圧ＵＣを発生する目的のためにデータキャリア１は、評価手段１４から分離して構成され、比較電圧ＵＣを発生してそれを評価手段１４に送出する比較電圧発生手段１５を備えている。
【００２２】
評価手段１４は、図３に示されているように、差動増幅段１６の形で構成されている。差動増幅段１６は第１入力端１６Ａを持っており、ここに情報電圧ＵＩが入力される。差動増幅段１６はさらに第２入力端１６Ｂを持っており、ここに比較電圧ＵＣが入力される。差動増幅段１６はさらに第１出力端１６Ｃを持っており、差動増幅段１６はここから、記憶手段５によって記憶された情報を情報データＩＤの形で出力することができる。情報データＩＤは、情報電圧ＵＩの値が比較電圧ＵＣの値より高ければ第１論理状態を表し、情報電圧ＵＩの値が比較電圧ＵＣの値より低ければ第２論理状態を表す。差動増幅段１６はさらに第３入力端１６Ｄを持っており、ここにテスト信号ＴＳを入力するように構成されている。差動増幅段１６はさらに第２出力端１６Ｅを持っており、ここから情報電圧ＵＩを表す電圧を出力するように構成されている。回路２は第２出力端１６Ｅに接続されたテスト端子Ｔを持っており、ここから情報電圧ＵＩを表す電圧が取り出されうる。そのため評価手段１４はテスト信号ＴＳによる制御を可能とするためにテスト端子Ｔに情報電圧ＵＩを入力できるように構成されている。
【００２３】
差動増幅段１６は図４に詳細に示されている。差動増幅段１６は第１のｐチャネル電界効果トランジスタ１７および第２のｐチャネル電界効果トランジスタ１８の形で構成されている。第１のｐチャネル電界効果トランジスタ１７の制御電極が第１入力端１６Ａを形成し、第２のｐチャネル電界効果トランジスタ１８の制御電極が第２入力端１６Ｂを形成する。両ｐチャネル電界効果トランジスタ１７および１８のソース端子は共通に接続され、第２出力端１６Ｅを形成する。２つのｐチャネル電界効果トランジスタ１７および１８と電源電圧ラインＶとの間に電流源２１が接続されている。両ｐチャネル電界効果トランジスタ１７および１８のドレイン端子は電流ミラーに接続される。電流ミラーは第２のｎチャネル電界効果トランジスタ１９および第３ｎチャネル電界効果トランジスタ２０の形で構成されている。基準電位ラインＧＮＤと第１のｐチャネル電界効果トランジスタ１７のドレイン端子との間に第３スイッチ２２が接続されている。基準電位ラインＧＮＤと第２のｎチャネル電界効果トランジスタ１９のソース端子との間に第４スイッチ２３が接続されている。基準電位ラインＧＮＤと第３ｎチャネル電界効果トランジスタ２０のソース端子との間に第５スイッチ２４が接続されている。これら３つのスイッチ２２，２３および２４はそれぞれ休止状態で図示されている。３つのスイッチ２２，２３および２４も電界効果トランジスタ（図４には示されていない）の形で構成される。テスト信号ＴＳが存在する時は、テスト信号ＴＳが３つのスイッチ２２，２３および２４をそれらの活性状態にセットし、差動増幅段１６がスイッチ２２，２３および２４を介して非活性化され、情報電圧ＵＩの評価を行わない。その結果、情報電圧ＵＩの表示（リプレゼンテーション）が第２出力端１６Ｅで同時に有効になる。このことは、情報電圧ＵＩ、またはむしろその時間外の波形がテストの目的で回路２の外部から測定されうるという利点を与える。制御テスト信号ＴＳが存在しない時は、スイッチ２２〜２４がその休止状態に制御され、第１入力端１６Ａと第２入力端１６Ｂとの間に生ずる電圧が、いわゆる「開ループ増幅」によって有効に増幅され、第１出力端１６Ｃに情報データＩＤの形で出力される。
【００２４】
比較電圧発生手段１５は電源電圧Ｖの値を、比較電圧発生手段１５によって発生され出力されうる比較電圧ＵＣの値が電源電圧Ｖの値に比例するという事実によって電源電圧Ｖの値を考慮に入れるように構成される。これは、情報電圧ＵＩの値と比較電圧ＵＣの値とが互いに比較されることを実際に可能とする関係が存在するという利点を与える。比較電圧発生手段１５はさらに比較電圧ＵＣをプログラム方式で発生するように構成される。この目的のために、比較電圧発生手段１５は、データ処理手段４によって発生され出力されるプログラム信号ＰＳを入力するように構成される。これは、比較電圧ＵＣの値がプログラム方式で変化されうるという利点を与える。プログラム方式は記憶手段５によって記憶された情報内容の有効期間の活性化を可能とする。というのは、もし比較電圧ＵＣの値が相対的に高く、漏れ電流によって引き起こされる情報電圧ＵＩの多少の低下が、比較電圧ＵＣの値がかなりの期間において低い場合より早い時点で活動し始めるからである。
【００２５】
次にデータキャリア１の動作について図１のデータキャリア１の第１応用例を参照して説明する。
【００２６】
第１応用例においては、記憶手段５によって所定時間だけ記憶されるべき通信関連情報が非衝突通信（anti-collision communication）の発生時に起こるデータキャリア１のための通信状態を表すべきであると仮定される。その通信状態はデータキャリア１内で内部的に用いられ、データキャリア１と通信装置との間で好結果の通信がすでに行われたことを指示するのに役立つ。この種の非衝突通信は通信装置の通信エリア内に同時に複数のデータキャリア１が存在し、まず通信が実行されうるデータキャリア１を、データキャリア１を同定するために用いられるデータキャリア１内に記憶された固有のシリアル番号によって通信装置が決定しなければならない時に必要なものである。
【００２７】
通信装置の通信エリア内の事実上静止位置にあるデータキャリア１はそれぞれ、まず変調されていない信号Ｓを受信し、その結果として、送受信手段３によって回路２用の電源電圧Ｖが発生され、データ処理手段４内でのデータ処理が可能になる。まず第一に、実行されねばならないのはプログラム信号ＰＳを発生することである。このプログラム信号ＰＳは比較電圧発生手段１５をプログラムし、発生されるべき比較電圧ＵＣを発生して、比較電圧発生手段１５に送出するように意図されている。プログラム信号ＰＳは比較電圧発生手段１５に、電源電圧Ｖの値の０．２５倍に等しい値を持つ比較電圧ＵＩＣを発生させる。
【００２８】
通信装置はまず信号Ｓによって、いわゆるGROUP SELECTコマンドを出力する。このコマンドは各データキャリア１内の送受信手段３によって受信され、照会データＲＤの形でデータ処理手段４に送出される。次いでデータ処理手段４によって送受信手段３にデータキャリア１のシリアル番号を表す応答データＡＤが送出される。
【００２９】
その場合、偶発的に、複数のデータキャリア１が事実上同時に応答し、その振る舞いにおいて各シリアル番号に対応する信号Ｓの負荷変調を行う、ということが起こりうる。そのような場合、通信装置は有効なシリアル番号を受信することができず、FAILコマンドを出力する。データキャリア１内では、FAILコマンドを表す照会データＲＤがデータ処理手段４によって処理され、次いで例えばランダム番号に基づいて、データキャリア１がそのシリアル番号を異なる時間レンジで通信装置に送出するようにする。その結果、通信ステーションは各シリアル番号を明白に認識することが可能になる。
【００３０】
通信装置によって受信されたシリアル番号はデータキャリア１からの応答データＡＤを読み出すために用いられる。この目的のために、READ WITH SERIAL NUMBERコマンドがデータキャリア１に送られる。その場合、内部に記憶されたシリアル番号が受信されたシリアル番号に一致するデータキャリア１のみが応答データＡＤを通信装置へ通信する。
【００３１】
詳細には、このデータキャリア１内において、制御信号ＣＳがデータ処理手段４によって発生されて情報電圧発生手段６に送出される。制御信号ＣＳの電圧の値は電源電圧Ｖの値に等しい。情報電圧発生手段６内において、制御信号ＣＳの電圧の値が電圧上昇手段８によって電源電圧Ｖの値の２倍まで上昇される。このようにして得られた上昇電圧の制御信号ＣＳ′が電圧制限手段９に送出され、そこで、上昇された電圧の制御信号ＣＳ′の値が電源電圧Ｖの０．７ボルトだけ上昇された値に等しい値に制限される。このようにして得られた電圧制限制御信号ＣＳ″は充電電流発生段７内の第１のｎチャネル電界効果トランジスタ７Ａに送出され、それを導通状態に駆動する。次いで、記憶キャパシタ５Ａが電流源７Ｂから供給される充電電流によって、回路点Ｐに生ずる情報電圧ＵＩの値が電源電圧Ｖの値に事実上等しくなる時まで充電される。というのは、電圧制限制御信号ＣＳ″の電圧の値が電源電圧Ｖの値より０．７ボルトだけ高いか、または言い換えれば、正確に第１のｎチャネル電界効果トランジスタ７Ａのゲート・ソースしきい電圧分だけ高いからである。そのため、このデータキャリア１の場合、データキャリア１のシリアル番号を用いた通信ステーションとの好結果の通信がすでに行われているという情報が、電源電圧Ｖによる全電圧値を用いる記憶手段５によって記憶されている。
【００３２】
しかしながら、存在する他のデータキャリア１も全てこの状態を達成するように努めるので、各シリアル番号を用いるデータキャリア１の全てとの好結果の通信が行われるまで非衝突通信が再び実行される。このプロセスにおいてGROUP SELECTコマンドが再び受信された時、評価手段１４によって出力された情報データがまずデータキャリア１内で照会され、もし情報電圧ＵＩの値が比較電圧ＵＣの値より高いことを情報データＩＤが示している時は、非衝突通信内でそれ以上の関係を持たない。
【００３３】
情報電圧ＵＩによって表される情報はそれが発生された後で一時的に有効である。なぜなら、情報電圧ＵＩは回路２内の漏れ電流に起因する低下にさらされるからである。しかしながら、情報のこの「寿命（life）」中、電源電圧がデータ処理手段４への給電のために要求される臨界値を下回ることがありうる。それは例えばデータキャリア１が信号Ｓから短時間遮断される場合、またはしばしば起こりうるホッピングプロセスが存在する場合に、寿命中に情報が失われたり無効になったりすることなく、通信のコース内で起こりうる。比較電圧ＵＣのための値として電源電圧Ｖの値の０．２５倍という数値を選択することにより、比較的大きな数のデータキャリア１が通信エリア内に存在する時でさえも、記憶された情報の寿命は全てのデータキャリア１との比較的長時間の好結果をもたらす通信にとって十分長いものとなる。
【００３４】
この点で、データキャリア１との好結果の通信の後、通信装置は、記憶手段５によって記憶された情報を通信装置の通信エリア内に位置する全てのデータキャリア１内から消去されるように機能するINITIALIZEコマンドを送出することに言及しなければならない。そのような消去は、周知のごとく全ての記憶キャパシタ５Ａを放電させる消去トランジスタ（図１には示されていない）によって行われる。
【００３５】
次にデータキャリア１の動作を、図１のデータキャリア１の第２応用例を参照して説明する。
【００３６】
こ応用例においては、データキャリア１が各場合において工場製品(プロダクト)上に位置しており、かつそのような製品が複数個、２つの異なる通信装置に属する２つの通信エリア間でコンベアベルト上をかなりの高速で移動しているものと仮定する。２つの通信エリアは搬送方向に見て互いに前後に位置しており、かつ互いにオーバーラップしていないものとする。
【００３７】
この場合も、たとえ１つの通信エリア内に同時に複数のデータキャリア１が存在するとしても、非衝突通信が行われなければならない。しかしながら、第１通信装置によって好結果の通信がすでに行われていることを示す、情報電圧ＵＩによってデータキャリア１内に記憶された情報が存在する場合、第２通信装置の通信エリアを通過した時その情報がなお有効であるという状態を回避するために、電源電圧Ｖの値の０．７５倍に等しい値を持った比較電圧ＩＣが、第１通信装置に属する第１通信エリア内に入った時プログラム信号手段によって発生される。
【００３８】
これは、たとえINITIALIZEコマンドがデータキャリア１によって受信されていなくても、情報電圧ＵＩの値が第２通信装置の通信エリア内に入力されている比較電圧ＵＣの値を下まわるように保証するために情報の寿命が十分短いことを保証する単純な方法である。これは、固有の通信なしに、すなわちそれによって要求された場所で非衝突通信が行われることなしに、データキャリア１が第２通信装置の通信エリアを通過することができないように保証する。
【００３９】
記憶手段は、複数の記憶ロケーション、複数の情報電圧発生手段、および記憶ロケーションの数に等しい評価手段を備えることができることに留意しなければならない。
【００４０】
さらに信号は位相変調方式または周波数変調方式のものでありうることにも留意しなければならない。
【図面の簡単な説明】
【００４１】
【図１】本発明によるデータキャリアの一実施例を示すブロック図である。
【図２】図１に示した本発明によるデータキャリアの第１詳細構成例を示すブロック図である。
【図３】図１に示した本発明によるデータキャリアの第２詳細構成例を示すブロック図である。
【図４】図１に示した本発明によるデータキャリアの第２詳細構成例を実施する回路例を示す結線図である。
【図１】
2005531176.tif 000003
【図２】
2005531176.tif 000004
【図３】
2005531176.tif 000005
【図４】
2005531176.tif 000006
【国際調査報告】
2005531176.tif 000007
2005531176.tif 000008
2005531176.tif 000009