(57)【要約】出力電流に基づいてスイッチングモードパワーコンバータ（２０６）のデューティを調整し得るスイッチングモードパワーコンバータ（２０６）を有するパルス幅変調器（ＰＷＭ）オーディオパワー増幅器（１０）が提供される。ＰＷＭオーディオパワー増幅器（１０）は、入力信号を処理するためのデジタル信号プロセッサ（１８）を含み得、増幅された出力信号におけるひずみを最小化するためにスイッチングモードパワーコンバータ（２０６）を制御する。ＰＷＭオーディオパワー増幅器（１０）内部の制御は、デジタルフィードフォワード開ループ制御を含み得るか、または出力信号内のひずみを最小化するためにデジタルフィードフォワード開ループ制御をアナログの負のフィードバック閉ループ制御に組み合わせ得る。
2005509306.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の関数として増幅された出力信号を生成するために動作可能なスイッチングモードパワーコンバータ（２０６）と、
出力信号エラーを用いて該出力信号を線形化するための負のフィードバック制御を用いて動作可能である、該スイッチングモードパワーコンバータに電気的に接続されたフィードバック制御回路（２００）と、
フィードフォワードエラー補正信号を用いて該出力信号をさらに線形化するためのフィードフォワード制御を用いて動作可能である、該フィードバック制御回路に電気的に接続されるデジタル信号プロセッサ（１８）と
を含む、パルス幅変調オーディオパワー増幅器（１０）。
【請求項２】
前記フィードバック制御回路は、前記出力信号の電圧および電流の関数として前記出力信号エラーを生成するために動作可能である、請求項１に記載のパルス幅変調オーディオパワー増幅器。
【請求項３】
前記デジタル信号プロセッサは、支配的なエラー信号の推定に基づいて前記フィードフォワードエラー補正信号を生成するために動作可能であり、該支配的なエラー信号は、前記出力信号の電圧および電流を用いて推定される、請求項１または２に記載のパルス幅変調オーディオパワー増幅器。
【請求項４】
制御電圧（Ｖｃｃ）を生成するために動作可能な実質的に非調整の電源（１４）をさらに含み、前記出力信号の電圧は、該実質的に非調整の電源電圧における変動に対して前記フィードバック制御回路によって補償される、請求項１〜３のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項５】
前記デジタル信号プロセッサは、前記実質的に非調整の電源の管理に応答して、前記入力信号に対する適応保護測定を選択的に実行するために動作可能である、請求項４に記載のパルス幅変調オーディオパワー増幅器。
【請求項６】
前記デジタル信号プロセッサは、前記出力信号の電圧および電流の関数として負荷保護モニタリングを実行するために動作可能である、請求項１〜５のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項７】
前記デジタル信号プロセッサは、前記フィードフォワードエラー補正信号を用いて前記出力信号エラーを調整するために動作可能である、請求項１〜６のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項８】
前記スイッチングモードパワーコンバータは、対向電流増幅器（４８）を含む、請求項１〜７のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項９】
フィードバック制御回路（２００）と、
出力信号を生成するための閉ループ制御を用いてスイッチングモードパワーコンバータを駆動するために動作可能である、該フィードバック制御回路に電気的に接続されたスイッチングモードパワーコンバータ（２０６）と、
フィードフォワードエラー補正信号を該閉ループ制御に注入するために動作可能である、該フィードバック制御回路に電気的に接続されたデジタル信号プロセッサ（１８）と
を含む、パルス幅変調オーディオパワー増幅器（１０）。
【請求項１０】
前記フィードバック制御回路は、前記スイッチングモードパワーコンバータの出力電流ならびに前記出力信号の電圧および電流の内の少なくとも１つの関数としてアナログ処理を用いて出力信号エラーを生成するために動作可能である、請求項９に記載のパルス幅変調オーディオパワー増幅器。
【請求項１１】
前記デジタル信号プロセッサは、前記出力信号の電圧および電流の関数として前記フィードフォワードエラー補正信号をデジタルに推定するために動作可能である、請求項９または１０に記載のパルス幅変調オーディオパワー増幅器。
【請求項１２】
閉ループ制御は、前記フィードフォワードエラー補正信号の変化よりも実質的に高い周波数で発生する、請求項９〜１１のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１３】
前記スイッチングモードパワーコンバータが、複数の出力段スイッチ（５６）を含み、該スイッチの各々は、デューティサイクルで動作可能であり、該デューティサイクルのオーバーラップは、前記デジタル信号プロセッサによって生成されたオフセット信号の関数として変更可能である、請求項９〜１２のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１４】
前記デジタル信号プロセッサは、前記スイッチングモードパワーコンバータの出力電流の関数としてオーバーラップの量を選択するために動作可能である、請求項１３に記載のパルス幅変調オーディオパワー増幅器。
【請求項１５】
前記デジタル信号プロセッサがルックアップテーブルからのオーバーラップを決定するために動作可能である、請求項１３または１４に記載のパルス幅変調オーディオパワー増幅器。
【請求項１６】
前記デジタル信号プロセッサは、前記出力信号の電圧を経時的に検知かつ微分するために動作可能であり、前記デューティサイクルにおけるオーバーラップは、前記微分された出力電圧の関数として選択可能である、請求項１３〜１５のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１７】
前記デジタル信号プロセッサは、前記出力段スイッチのスイッチングデューティを経時的に検知かつ微分するために動作可能であり、該デューティサイクルのオーバーラップはまた、該微分されたスイッチングデューティの関数として選択可能である、請求項１３〜１６のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１８】
前記フィードバック制御回路は、三角波発生器（２２２）を含み、該三角波発生器は、三角波信号を生成するために動作可能であり、該三角波信号は、前記オーバーラップの量を調整するために前記オフセット信号によって調整可能である、請求項９〜１７のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１９】
複数の出力段スイッチ（５４）を含む対向電流増幅器（４８）であって、該複数の出力段スイッチ（５４）の各々は、各制御信号に応答してデューティサイクルにおいて動作可能である、対向電流増幅器（４８）と、
該対向電流増幅器の出力電流を表す電流を検知するための手段と、
該出力段スイッチのデューティサイクルにおけるオーバーラップが該出力電流の関数として該デジタル信号プロセッサによって別個に選択可能である、該対向電流増幅器に接続されたデジタル信号プロセッサと
を含む、パルス幅変調オーディオパワー増幅器（１０）。
【請求項２０】
前記出力段は、完全なデジタルフィードフォワード制御を用いて前記デジタル信号プロセッサによって生成された各独立したデジタル制御信号に応答して動作可能である、請求項１９に記載のパルス幅変調オーディオパワー増幅器。
【請求項２１】
出力信号エラーを生成するためにアナログドメインにおいて動作可能であるフィードバック制御回路（２００）をさらに含み、該デジタル信号プロセッサは、フィードフォワードエラー補正信号を生成するために動作可能であり、前記出力段スイッチの各々が、該出力信号エラーおよび該フィードフォワードエラー補正信号の組み合わせの関数として生成された制御出力に応答して動作可能である、請求項１９または２０に記載のパルス幅変調オーディオパワー増幅器。
【請求項２３】
前記出力電流の関数としてオーバーラップを示すルックアップテーブルをさらに含む、請求項１９〜２１のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項２４】
前記デジタル信号プロセッサは、前記パルス幅変調オーディオパワー増幅器の出力電圧（Ｖｏｕｔ）を経時的に検知かつ微分するために動作可能であり、該デューティサイクルのオーバーラップはまた、該微分された出力電圧の関数として選択可能である、請求項１９〜２１、または２３のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項２５】
前記デジタル信号プロセッサは、前記出力段スイッチのスイッチングデューティを経時的に検知かつ微分するために動作可能であり、該デューティサイクルのオーバーラップはまた、該微分されたスイッチングデューティの関数として選択可能である、請求項１９〜２１、または２３〜２４のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項２６】
前記対向電流増幅器および前記デジタル信号プロセッサに電気的に接続された実質的な非調整電源（１４）をさらに含み、該実質的な非調整電源は、該対向電流増幅器および該デジタル信号プロセッサに制御電圧（Ｖｃｃ）を供給するために動作可能であり、前記デューティサイクルにおけるオーバーラップは、実質的な非調整電源電圧における変動の関数として該デジタル信号プロセッサによって調整可能である、請求項１９〜２１、または２３〜２５のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項２７】
制御電圧を生成するために動作可能である、電源（１４）と、
全スイッチングデューティにおいて動作可能である、該電源に電気的に接続された対向電流増幅器（４８）と、
該対向電流増幅器の出力電流をモニタリングするために動作可能である電流センサ（６６）と、
該電源および該対向電流増幅器に接続されたデジタル信号プロセッサ（１８）であって、該全スイッチングデューティは、該制御電圧および該出力電流の関数として該デジタル信号プロセッサによって約１に別個に変動される、デジタル信号プロセッサ（１８）と
を含む、パルス幅変調オーディオパワー増幅器（１０）。
【請求項２８】
前記電源は、実質的に非調整であり、前記デジタル信号プロセッサは、前記全スイッチングデューティの別個の変動による電圧変動を補償するために動作可能である、請求項２７に記載のパルス幅変調オーディオパワー増幅器。
【請求項２９】
前記全スイッチングデューティは、完全なデジタルフィードフォワード制御ループを用いて前記デジタル信号プロセッサによって発達したデジタル制御信号を用いて動的に確立される、請求項２７または２８に記載のパルス幅変調オーディオパワー増幅器。
【請求項３０】
前記デジタル信号プロセッサは、高周波数出力ひずみを束縛するために実質的に高い周波数のサンプリングレートにおいて前記制御電圧および前記出力電流を変換するための高速アナログデジタルコンバータを含む、請求項２７〜２９のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項３１】
前記出力電流は損傷を表し、前記デジタル信号プロセッサは、前記パルス幅変調されたオーディオパワー増幅器の出力電圧の導関数からさらなる損傷を決定するために動作可能である、請求項２７〜３０のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項３２】
入力信号をデジタルに処理するステップと、
該入力信号を連続的な波形に変換するステップと、
出力信号を生成するためにスイッチングモードパワーコンバータ（２０６）を用いて該連続的な波形を増幅するステップと、
負のフィードバック制御ループを用いて該出力信号を線形化するステップと、
該出力信号をさらに線形化するためにフィードフォワードエラー補正信号を該負のフィードバック制御ループに注入するステップと
を含む、パルス幅変調されたオーディオパワー増幅器（１０）においてひずみを最小化し、かつ忠実度を最適化する方法。
【請求項３３】
前記出力信号を線形化するステップは、該出力信号の電圧および電流の関数としてアナログドメインにおいて出力信号エラーを生成するステップを含む、請求項３２に記載の方法。
【請求項３４】
フィードフォワードエラー補正信号を注入するステップは、前記出力信号の電圧および電流の関数として、前記デジタルドメインにおいてフィードフォワード制御ループを用いて該フィードフォワードエラー補正信号を生成するステップを含む、請求項３２または３３に記載の方法。
【請求項３５】
前記出力信号の電圧は、電源制御電圧における変動の関数として補償される、請求項３２〜３４のいずれか１つに記載の方法。
【請求項３６】
前記フィードフォワードエラー補正信号を注入するステップは、前記デジタルドメインにおいてデジタル信号プロセッサ（１８）を用いて該フィードフォワードエラー補正信号を生成するステップを含む、請求項３２〜３５のいずれか１つに記載の方法。
【請求項３７】
各デューティサイクルにおいて対向電流増幅器（４８）において複数の出力段スイッチ（５６）の各々をスイッチングするステップと、
該対向電流増幅器の出力電流をモニタリングするステップと、
該出力電流の関数としてデジタル信号プロセッサを用いて該出力段スイッチのデューティサイクルにおけるオーバーラップを別個に調整するステップと
を含む、パルス幅変調オーディオパワー増幅器（１０）においてひずみを最小化し、かつ忠実度を最適化する方法。
【請求項３８】
複数の出力段スイッチの各々をスイッチングするステップは、完全なデジタルフィードフォワード制御の関数として、前記デジタル信号プロセッサを用いて前記出力段スイッチの各々に対するデジタル制御信号を独立して生成するステップを含む、請求項３７に記載の方法。
【請求項３９】
複数の出力段スイッチの各々をスイッチングするステップは、デジタルフィードフォワード制御と組み合わせたアナログの負のフィードバック制御の関数として、該出力段スイッチに対する制御信号を生成するステップを含む、請求項３７または３８に記載の方法。
【請求項４０】
前記アナログフィードバック制御は、出力信号エラーを生成し、該デジタルフィードフォワード制御は、フィードフォワードエラー補正信号を生成し、前記出力信号エラーは、前記制御信号の生成の間、該フィードフォワードエラー補正信号によって調整される、請求項３７〜３９のいずれかに記載の方法。
【請求項４１】
前記デューティサイクルにおけるオーバーラップを別個に調整するステップは、該オーバーラップの調整によって前記パルス幅変調オーディオパワー増幅器における損傷を補償するステップを含む、請求項３７〜４０のいずれかに記載の方法。
【請求項４２】
前記デューティサイクルにおけるオーバーラップを別個に調整するステップは、
前記対向電流増幅器の出力電圧を前記デジタル信号プロセッサによって微分するステップと、
該微分された出力電圧の関数として該オーバーラップをさらに調整するステップと
を含む、請求項３７〜４１のいずれかに記載の方法。
【請求項４３】
前記オーバーラップを別個に調整するステップは、
前記デジタル信号プロセッサを用いて前記対向電流増幅器の全デューティサイクルを微分するステップと、
該微分された全デューティサイクルの関数として該オーバーラップをさらに調整するステップと
を含む、請求項３７〜４１のいずれかに記載の方法。
【請求項４４】
前記デジタル信号プロセッサは、ローパスフィルタモジュール、逆等化モジュール、コンプレッサリミッタモジュール、熱管理モジュール、スリープモードモジュール、電源管理モジュール、コンピュータ制御およびモニタリングモジュール、ならびに負荷管理モジュールの内の少なくとも１つを含む、請求項２７〜３１のいずれかに記載のパルス幅変調オーディオ増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の背景）
（１．技術分野）
本発明は、概してパルス幅変調（ＰＷＭ）増幅器に関し、より詳細には、デジタル信号処理（ＤＳＰ）のＰＷＭオーディオパワー増幅器への組み込みに関する。
【背景技術】
【０００２】
（２．背景技術）
真空管の時代以後、オーディオ用途のためのアナログパルス幅変調（ＡＰＷＭ）が普及している。最近では、デジタル信号プロセッサ（ＤＳＰ）の統合またはデジタルからアナログへの変換のためのＰＷＭ段を有する他のデジタルモジュレータが著しく普及するようになってきている。典型的にはＤＳＰは、例えば、Ｍａｒｋ  Ｓａｎｄｌｅｒ、Ｊａｓｏｎ  Ｇｏｌｄｂｅｒｇ、Ｒｏｄｅｒｉｃｋ  Ｈｉｏｒｎｓ、Ｒｏｂｅｒｔ  Ｂｏｗｍａｎ、Ｍｉｃｈａｅｌ  Ｗａｔｓｏｎ、Ｐｅｔｅｒ  Ｚｉｍａｎによる、「９１ｓｔ  ＡＥＳ  Ｃｏｎｖｅｎｔｉｏｎ  Ｐｒｅｐｒｉｎｔ  ３１１５（Ｙ−３）」、１９９１年１０月の「Ｕｌｔｒａ  Ｌｏｗ  Ｄｉｓｔｏｒｓｉｏｎ  Ｄｉｇｉｔａｌ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｃａｔｉｏｎ」、およびＣｒａｖｅｎへの米国特許第５，５４８，５２６号に記載されるように、１つ以上の出力パワー段のパルス幅を直接制御するために使用される。
【０００３】
ＰＷＭの形成をデジタルに制御するためのＤＳＰの用途は重要な利益を提供するが、制限もまた公知のアプローチに存在する。例えば、出力パルスのパルス幅はある制御クロック周期の倍数に基づいて量子化される。このように、生じた粒度、または他の場合では出力内に存在する粗さは、典型的には、例えばＰｅｔｅｒ  Ｃｒａｖｅｎによる、「Ｊｏｕｒｎａｌ  ｏｆ  ｔｈｅ  ＡＥＳ」４１巻、Ｎｏ．５，１９９３年５月の「Ｔｏｗａｒｄ  ｔｈｅ  ２４−ｂｉｔ  ＤＡＣ：Ｎｏｖｅｌ  Ｎｏｉｓｅ−Ｓｈａｐｉｎｇ  Ｔｏｐｏｌｏｇｉｅｓ  Ｉｎｃｏｒｐｏｒａｔｉｎｇ  Ｃｏｒｒｅｃｔｉｏｎ  ｆｏｒ  ｔｈｅ  Ｎｏｎｌｉｎｅａｒｉｔｙ  ｉｎ  ｔｈｅ  ＰＷＭ  Ｏｕｔｐｕｔ  Ｓｔａｇｅ」によって説明されたように、量子化エラーを統計学的に低減するためのタイマーに依存するノイズ整形方法によって低減される。しかし、ノイズ整形方法は、一般的には帯域外ノイズを増加させ、そして帯域内ノイズを幾分増加させる出力にノイズを導入し得る。
【０００４】
ＰＷＭ段のデジタル制御では、負のフィードバックを電力出力段に効率的に適応させる能力は、アナログ出力信号のデジタルデータへの変換による待ち時間、およびフィードバック信号の以後の数値処理における待ち時間によって大幅に低減される。高周波数出力ノイズを拘束する能力は、高周波数フィードバックの量が最大化されることを必要とする。フィードバック信号をデジタル化する任意の試みは、供給された戻り信号（ｆｅｄ  ｂａｃｋ  ｓｉｇｎａｌ）においてさらなる遅延または位相のずれを生じ、高周波数出力ノイズの束縛に悪影響を与える。この拘束の問題を加えるためには、Ａ／Ｄコンバータのノイズフロア（ｎｏｉｓｅ  ｆｌｏｏｒ）は、しばしば少なくとも１２０ｄＢ未満のフルスケールであることが必要とされる。他の場合では、このノイズフロアは、出力ノイズ性能への制限となる。
【０００５】
ＰＷＭ出力オーディオ信号を用いてフィードバックをインプリメントする公知のアプローチは、ＰＷＭ変調スペクトルは、入力信号との比較を試みる任意の信号から大幅に除去されることを要する。これがこれらのアプローチでなされない場合、フィードバックの使用は、開ループのＰＷＭオーディオパワー増幅器において見出されたひずみレベルよりも高いひずみレベルを実際に増加させ得る。結果として、デジタルに変調されたＰＷＭ設計は、典型的には開ループフィードフォワード補正を用いて制御する。不幸にも、これらのアプローチのいずれもが、フィードフォワード回路をインプリメントするために必要とされたゲートドライブおよびパワー回路におけるジッタによって生成されたランダムノイズフロアを改良する任意の希望を提示しない。
【０００６】
ＰＷＭ出力段は、その電源の電圧に対して全感度を有する。フィードフォワード制御ＰＷＭ出力段のために、これは、ひずみを最小化するために、デジタル変調器への電源線圧の高速Ａ／Ｄ変換を用いて、電源の正確な調整および／またはフィードバックのいずれかを必要とする。調整された電源は、ひずみを最小化する場合に有用であるが、調整されていない電源よりも著しく高価である。さらに、低い待ち時間のＡ／Ｄコンバータは、典型的には、従来のアナログＰＷＭ変調器よりも多くのアナログ回路を含む。このように、デジタル変調器の使用によってアナログ回路を除去する要望は、システム内のアナログ回路の量を実際には増大させる。
【０００７】
任意の増幅器の出力ノイズレベルは、入力信号がほとんどないかまたは全くない場合に最小レベルである。ＰＷＭ増幅器は例外ではない。しかし、入力信号がほとんどないかまたは全くない場合であっても、ＰＷＭ増幅器は、大きい実効出力信号を生成することができるＰＷＭ信号内の非常に少量のタイミングジッタによる出力ノイズレベルを依然として示し得る。レール（ｒａｉｌ）電圧が高ければ高いほど（例えば、増幅器が大きければ大きいほど）、ジッタがより発生するようになり得る。出力内のこのジッタノイズは、入力信号内のオーディオ周波数ジッタ、ならびにＰＷＭ信号または変調プロセスを入力し得るより高い周波数からの内部変調項の両方の合計である。
【０００８】
ＤＳＰおよびＰＷＭ出力段の従来技術の組み合わせが多くの非臨界的な用途に対して適切な性能および十分低いひずみを提供するが、上述の制限は、高忠実度用途においてより重要になる。このような用途を要求する場合、ＰＷＭパワー増幅器のノイズ性能は、しばしば限界的であり、さらなるノイズが許容可能ではない。さらに、デジタルＰＷＭレンダリングに含まれた計算は、忠実度（ｆｉｄｅｌｉｔｙ）改善において有用であり得るＤＳＰを用いて他の計算を実行する能力を減少させる。用途の要求に対して、パワー段のノイズおよびひずみ不完全性は、公知のアプローチを用いて可能である場合よりもより正確な制御を必要とし得る。従って、以前に説明された制限を克服することによるひずみを補償することができる高忠実度用途のためにＰＷＭ出力段に対する必要性が存在する。
【発明の開示】
【課題を解決するための手段】
【０００９】
（発明の開示）
本発明は、高忠実度オーディオ用途を要求する場合のひずみの最小化および忠実度の最適化を可能にするパルス幅変調（ＰＷＭ）オーディオパワー増幅器を提供する。このＰＷＭオーディオパワー増幅器は、デジタル信号プロセッサ（ＤＳＰ）で共動的に動作するインターリーブされたパワー出力段を含み得る。ＤＳＰの信号処理能力および１（ｕｎｉｔｙ）より大きい全スイッチングデューティで動作するためのインターリーブされた出力段の能力の組み合わせを利用することによって、ひずみおよび他のノイズが最小化され得る。さらに、実質的に調整されない電源は、過剰の歪みなしで利用され得る。
【００１０】
一実施形態では、ＰＷＭオーディオパワー増幅器は、パワーデジタルアナログコンバータ（ＤＡＣ）およびＤＳＰを含む。このＤＳＰは、十分なデジタル信号経路に沿ったフィードフォワード信号によって動作して入力信号に基づいたパワーＤＡＣを駆動させる。デジタル制御信号は、均一にサンプリングされた入力信号を連続的な等価な波形に変換するために、十分なデジタル信号経路に沿って、パワーＤＡＣ内に含まれた対向型電流増幅器（ｏｐｐｏｓｅｄ  ｃｕｒｒｅｎｔ  ａｍｐｌｉｆｉｅｒ  ＯＣＡ）にＤＳＰによって供給され得る。このデジタル制御信号は、ＯＣＡに含まれた出力段スイッチのスイッチングデューティを独立して制御するためにＤＳＰによって独立して処理され得る。スイッチングデューティのフィードフォワード制御は、効率を最適化しながらひずみを最小化するために、出力電圧の考慮およびコンバータの電流、ならびに電源制御電圧を含み得る。
【００１１】
別の実施形態では、ＰＷＭオーディオパワー増幅器は、パワーＤＡＣ、フィードバック制御化回路、およびＤＳＰを含む。本実施形態のＰＷＭオーディオパワー増幅器は、デジタルドメインの強度ならびにアナログドメインの強度の利点を得るハイブリッド設計である。フィードバック制御回路によって共動して動作するパワーＤＡＣは、出力信号におけるエラーを最小化するために高周波数の負のフィードバック制御を含むアナログ信号処理を実行する。フィードバック制御ループは、出力信号の電圧および電流、ならびに電源制御電圧の考慮を含み得る。さらに、ＤＳＰ１８は、フィードフォワードエラー補正をフィードバック制御ループに投入するために十分にデジタルなフィードフォワード制御と共に入力信号のデジタル信号処理を実行し得る。このように、トランスデューサ１２の負荷インピーダンスの範囲にわたる全体のＶＩ出力平面は、ひずみが補償され得、それにより、低ノイズおよび低ひずみ出力信号を供給する。
【００１２】
本発明の他のシステム、方法、特徴、および利点は、以下の図面および詳細な説明の検討によって当業者に明らかであるか、または明らかになる。本記載の範囲内に含まれる全てのこのようなさらなるシステム、方法、特徴、および利点が本説明に含まれ、本発明の範囲内にあり、添付の特許請求の範囲によって保護される。
【００１３】
図面の構成要素は、必ずしも縮尺通りである必要はなく、その代わり、本発明の原理を示す際に強調がなされる。さらに、図面において、同様な参照符号は、異なる図にわたって対応する部分を示す。
【発明を実施するための最良の形態】
【００１４】
（本発明を実行するための１以上のモード）
高忠実度オーディオ用途における使用のためのパルス幅変調（ＰＷＭ）電力増幅器の実施形態が開示される。このＰＷＭパワー増幅器は、適切なレベルの入力信号増幅を供給する一方で、ノイズおよびひずみを最小化する高忠実度信号処理を提供する。
【００１５】
図１は、パルス幅変調（ＰＷＭ）オーディオパワー増幅器１０の一実施形態のブロック図である。好ましくは、ＰＷＭオーディオパワー増幅器１０は、少なくとも１つの電気接続されたトランスデューサ１２を駆動するための最適化されたフィードバックを有する二重エッジアナログＰＷＭ変調を用いて動作する。このトランスデューサ１２は、オーディオ出力トランスデューサ（例えば、ＰＷＭオーディオ電力増幅器１０からの出力信号によって駆動されることによって可聴音声を生成するラウドスピーカ等）であり得る。一実施形態では、ＰＷＭオーディオパワー増幅器１０は、特定のトランスデューサ１２に関連付けられ得る。従って、ＰＷＭオーディオパワー増幅器１０の動作は、トランスデューサ１２の負荷および動作特性に基づいて低ノイズおよび低ひずみに対して最適化され得る。他の実施形態では、ＰＷＭオーディオパワー増幅器１０の構成は、トランスデューサ１２のクラス、トランスデューサ１２の生成線、または任意の他の所定のグループ化に対して最適化され得る。
【００１６】
示された実施形態では、ＰＷＭオーディオパワー増幅器１０は、図示されたように電気的に結合された、電源１４、パワーデジタルアナログコンバータ（ＤＡＣ）１６、およびデジタル信号プロセッサ（ＤＳＰ）１８を含む。本明細書中で使用される場合、用語「結合された」、「接続された」、または「相互接続された」は、電気的に結合された、光学的に結合された、無線結合された、ならびに／あるいは、システム、デバイス、および／または素子間のインターフェースを提供する結合の任意の他の形態を意味し得る。
【００１７】
電源１４は、ＤＳＰ１８およびパワーＤＡＣ１６を活性化するために、電圧源の線２０上に存在する線電圧を所望された大きさの１以上の直流（ＤＣ）電圧に変換するように動作可能である。本発明の好適な実施形態では、電源１４は、コスト効率性を増加するために実質的に調整されていない電源である。当該分野で公知のように、実質的に調整されていない電源の電圧は、線電圧の変動に基づいて変動し得る。調整されていない電源が利用され得るのは、電源変動に対する感度が以下に説明されるようにＰＷＭオーディオパワー増幅器１０内で他のメカニズムによって説明されるためである。
【００１８】
パワーＤＡＣ１６は、ＰＷＭオーディオパワー増幅器１０の出力段であり、トランスデューサ１２を駆動するために使用され得る。本発明の好適な実施形態では、パワーＤＡＣ１６は、ＤＳＰ１８によって供給されたデジタル制御信号に基づいてトランスデューサ１２を駆動するために動作するインターリーブされたハーフブリッジ設計を含む。このＤＳＰ１８は、アナログまたはデジタル信号を論理的に処理し、デジタル制御信号をパワーＤＡＣ１６に供給することが可能な任意のプロセッサであり得る。例示的ＤＳＰは、Ｍｏｔｏｒｏｌａの５６Ｋファミリーから入手可能である。
【００１９】
例示的実施形態では、ＤＳＰ１８は、デジタル入力信号線２２または少なくとも１つのアナログ入力信号線２４上で入力信号を受信することが可能である。入力信号を増幅し、そして出力信号をアナログ形態で供給するためのＤＳＰ１８およびパワーＤＡＣ１６内部での処理は、矢印２８によって一般的に示されたように、デジタル信号経路に沿って実行され得る。出力信号線２６上に供給された出力信号は、入力信号の増幅されたアナログ表現であり得る。
【００２０】
ＤＳＰ１８はまた、ネットワーク接続３０を含み得る。このネットワーク接続３０は、ネットワークを介して、ＰＷＭオーディオパワー増幅器１０のリモート制御およびモニタリングを可能にし得る。このネットワークは、ローカルエリアネットワーク（ＬＡＮ）、広域ネットワーク（ＷＡＮ）、イントラネット、エクストラネット、所有（ｐｒｏｐｒｉｅｔａｒｙ）ネットワーク、インターネット、および／またはデータおよびコマンドの転送を可能にするネットワーク構成の任意の他の形態を含み得る。ネットワーク内の通信は、有線ベースの通信システムおよび／または無線ベースの通信システムを含む通信媒体を用いて実行され得る。この通信媒体は、例えば、通信チャンネル、電波、マイクロ波、有線伝送、光ファイバ伝送、またはデータを転送することが可能な任意の他の通信媒体であり得る。
【００２１】
図２は、図１に示され、トランスデューサ１２と電気的に結合されたＰＷＭオーディオパワー増幅器１０のより詳細なブロック図である。パワーＤＡＣ１６は、図示されたように電気的に結合された、ゲートドライバ４６、対向電流増幅器（ＯＣＡ）４８、出力ローパス（ＬＰ）フィルタ５０、電流過負荷リミッタ５２、および負荷電流モニタ５４を含む。さらに、ＤＳＰ１８は、図示されたように共動的に動作する、論理素子９０、アナログデジタルコンバータ（ＡＤＣ）９２コンポーネント、線形素子９４、複数の高速アナログデジタルコンバータ（ＡＤＣ）９６、およびＰＷＭ変調器コンポーネント９８を含む。さらに電源１４は、ＤＳＰ１８およびＯＣＡ４８に電気的に結合され得る。
【００２２】
電源１４は、単一の実質的に調整されていない電源として示されるが、代替の実施形態では、複数の電源が使用され得る。さらに１以上の電源は、他の実施形態において調整され得る。現在好適な実施形態では、電源１４は、正の所定の制御電圧（＋Ｖｃｃ）、負の所定の制御電圧（−Ｖｃｃ）、および線電圧からの電圧ＤＣ出力＋／−１５ボルトＤＣ出力を生成する。当該分野で公知のように、電源の電圧入力および／または出力の大きさおよび量は、設計検討事項であり、それに応じて変更され得る。
【００２３】
パワーＤＡＣ１６は、インターリーブされたパワー段設計を用いて最適な出力段を提供する。２倍のＰＷＭパルス整形を意味するインターリーブされたパワー段の管理は、単一の二重エッジ変調プロセスによって必要とされた計算の倍加よりも多い計算によって実行される。ゲートドライバ４６は、論理信号線５８上のＤＳＰ１８からのデジタル信号出力に基づいてＯＣＡ４８内部の出力段スイッチ５６を制御する。示された実施形態では、第１および第２の出力段スイッチが示される。第１および第２の出力段スイッチは、正および負の出力段を表す。他の実施形態では、ＯＣＡ４８は、２つより多くの出力段スイッチ５６を含み得る。
【００２４】
本発明の好適な実施形態のＯＣＡ４８は、ＤＳＰ１８からの２つのデジタル出力によって動作され、各デジタル出力のデューティは、ＤＳＰ１８によって独立して計算され得る。ＤＳＰ１８内部の別個の補間計算は、均一なサンプリングデータをその連続的な等価な波形に変換するために使用されるデジタル制御出力を生成するために実行され得る。従って、ＯＣＡ４８の各スイッチングサイクルは、４つの半独立型スイッチング時間を含み得、その各時間はひずみを最小化するためにＤＳＰ１８によって別個に計算され得る。
【００２５】
ＯＣＡ４８の詳細な説明のために、読者は、Ｇ．Ｒ．Ｓｔａｎｌｅｙ  ＆  Ｋ．Ｍ．Ｂｒａｄｓｈａｗによる「Ｐｒｅｃｉｓｉｏｎ  ＤＣ−ｔｏ−ＡＣ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｓｉｏｎ  ｂｙ  Ｏｐｔｉｍｉｚａｔｉｏｎ  ｏｆ  ｔｈｅ  Ｏｕｔｐｕｔ  Ｃｕｒｒｅｎｔ  Ｗａｖｅｆｏｒｍ−Ｔｈｅ  Ｈａｌｆ−ｂｒｉｄｇｅ  Ｒｅｖｉｓｉｔｅｄ」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．１４，Ｎｏ２，１９９９年３月を参照すること。
【００２６】
ＯＣＡ４８は、任意の実効デッドタイムで実行することを必要としない。なぜなら、電流を介した潜在的な破壊的なシュート（ｓｈｏｏｔ）が発生しないためである。デッドタイムが、大規模な破壊的シュート貫通（ｓｈｏｏｔ−ｔｈｒｏｕｇｈ）電流を避けるために、従来のハーフブリッジ設計において必要である。しかし、ひずみを最小化するためデッドタイムの管理は、従来のハーフブリッジ設計においてスイッチの独立性を実質的に最小化する。一方で、ＤＳＰ１８によるＯＣＡ４８の制御は、第１および第２の出力段スイッチ５６のそれぞれからのＰＷＭ波形の独立的な最適化に集中し得る。
【００２７】
ＯＣＡ４８では、出力段スイッチ５６の全体のデューティは、協調して（オーバーラップまたはアンダーラップ）動作し得る。出力段スイッチ５６の「全体のデューティ」は、出力段スイッチ５６のそれぞれのデューティサイクルの合計である。従って、第１および第２の出力段スイッチ５６のデューティサイクルの合計は、全体のデューティが１（ｕｎｉｔｙ）に等しい場合に１００％に等しい。本明細書中で使用される場合、用語「オーバーラップする」または「オーバーラップされる」は、第１および第２の出力段スイッチ５６の全デューティが１よりも大きい動作条件を指す。第１および第２の出力段スイッチ５６が同時にオンになる時はいつでも、それらのスイッチがオーバーラップしていると呼ばれる。同様に、第１および第２の出力段スイッチ５６の全デューティが１よりも小さい場合、それらのスイッチはアンダーラップと呼ばれる。従来のハーフブリッジ設計では、オーバーラップされる条件は、潜在的に破壊的なシュート貫通電流を生成する一方で、アンダーラップ条件はデッドタイムを生成する。
【００２８】
ＯＣＡ４８は、ゼロ信号静止条件における第１および第２の出力段スイッチ５６（１）のそれぞれについて５０％のデューティサイクルで実行し得る。第１および第２の出力段スイッチ５６のそれぞれのデューティサイクルを５０％よりも高く（オーバーラップ）増加させることは、破壊的ではない出力段における過剰の循環電流を生じるが、その代わり、単に動作効率を低減する。ひずみをなおさらに避ける効率を最大化するために、ＯＣＡ４８は、理想的な条件で１に等しい正および負の出力段スイッチ５６の両方のための全デューティサイクルで実行され得る。しかし、出力段の損傷は、出力インダクタの磁化損傷を生じ、これによりＯＣＡ４８の動作の非継続的電流モード（ＤＣＭ）を生じ得る。ＤＣＭから生じるひずみは、従来のハーフブリッジ設計のデッドタイムによって引き起こされたひずみと類似すると考えられ得る。
【００２９】
しかし、潜在的に破壊的なシュート貫通電流とは関係がないために、ＤＳＰ１８による制御は、ＤＣＭを避けるために同時に（例えばオーバーラップされた）出力段スイッチ５６をオンにさせるように努め得る。従って、ＤＣＭの結果として生成されたひずみは、１よりも大きいサイクルまで出力段スイッチ５６の全デューティサイクルを増加させる（例えば、出力段スイッチ５６の各々のスイッチデューティサイクルにおけるオーバーラップを増加させる）ことによって除去され得る。動作中に、全体のデューティが１よりも大きい（または等しい）場合、ＯＣＡ４８は、連続的動作モード（ＣＣＭ）で動作し得る。好ましくは、ＤＳＰ１８が出力段スイッチ５６のデューティサイクルをオーバーラップすることによって出力段における非線形性を避けるようにＣＣＭを維持するように努める一方で、さらに、より低い効率を生じる重要なオーバーラップを避けるために１に近い状態を維持する。
【００３０】
本発明の好適な実施形態では、出力信号が所望されない場合、ＯＣＡ４８は、出力段スイッチ５６のスイッチングを停止することによって電力消費を最小化するために、ＤＳＰ１８によってスリープモードで配置され得る。ＯＣＡ４８はまた、静的条件において故意にアンダーラップする場合（全デューティ＜１００％）、より低い損傷モードで配置され得、静的損傷は、ゼロ電圧スイッチング（ＺＶＳ）を誘導することによって大幅に低減され得る。当該分野で公知のように、ＺＶＳは、パワースイッチ間の電圧がパワースイッチをターンオンする直前に共振遷移によって０に低減される場合に発生するスイッチングの低減された損傷の形態である。本発明の好適な実施形態では、ＺＶＳスイッチングは、中間損傷条件を表し得、単にスイッチングを停止させることにより、ＯＣＡ４８をスリープモードにする。１つのスイッチがＤＳＰ１８によってスリープモードから「目覚める（ａｗａｋｅｎｅｄ）」場合、ＯＣＡ４８は、起動遷移または従来のハーフブリッジクラスＤ設計におけるように他のスイッチに先行しなければならない場合に共通して経験されたクリックを経験しない。従って、ＤＳＰ１８は、デッドタイムランピングまたは従来のハーフブリッジ設計によって実施された他の測定なしで論理信号線５８上の制御信号によってＯＣＡ４８を即時に目覚めさせ得る。
【００３１】
出力ＬＰフィルタ５０は、ＯＣＡ４８から２つのＰＷＭ出力を受け取り得る。出力ＬＰフィルタ５０からの出力は、Ｖｏｕｔの電圧を有する出力信号であり、この電圧は、出力信号線２６上のトランスデューサ１２に供給され得る。出力ＬＰフィルタ５０は、Ｖｏｕｔ波形が可視リップルが実質的にないように出力信号からほとんどのＰＷＭスペクトルを除去するために復調フィルタを含み得る。図２にさらに示されたように、Ｖｏｕｔはまた、デジタル信号への変換のためにＶｏｕｔ線６０上のＤＳＰ１８にフィードバックされる。
【００３２】
電流過負荷リミッタ５２は、電圧フィードバックセンス線６２を用いて、出力ＬＰフィルタ５０の初期段における電流（ＯＣＡ４８からの出力電流）を検知する。出力信号線２６上の電流過負荷条件の指示に応じて電流過負荷条件は、電流過負荷線６４上のＤＳＰ１８に供給され得る。
【００３３】
負荷電流モニタ５４は、示されたような出力信号線２６上の出力電流（Ｉｏｕｔ）をモニタリングするために電流センサ６６を利用する。負荷電流モニタ５４からの信号出力（Ｉｏｕｔで表される）は、Ｉｏｕｔ線６８上のＤＳＰ１８に供給され得る。一実施形態では、負荷電流モニタ５４からの信号は、デジタル信号として供給され得る。別の実施形態では、信号は連続的であり、ＤＳＰ１８は変換を実行する。負荷電流モニタ５４はまた、ＰＷＭオーディオパワーアンプ１０の外部にある出力電流Ｉｏｕｔを示す同様な信号（アナログまたはデジタル）を電流モニタ線７０に供給し得る。
【００３４】
図２のＤＳＰ１８に対して、論理素子９０は、ＤＳＰ１８内部で動作する１つ以上の用途において具現化された信号処理機能性を表す。この機能性は、例えば、信号処理、フィードフォワード制御、動作管理、ユーザインターフェース等を含む。このアプリケーションは、動作中に実行するためにＤＳＰ１８内部でメモリにダウンロードされたソフトウエアまたはファームウエアベースのコードであり得る。
【００３５】
論理素子９０の機能性は、例えば、ＬＰフィルタモジュール、逆等化（ＥＱ）モジュール、圧縮／リミッタモジュール、入力信号処理モジュール、熱管理モジュール、スリープモードモジュール、ディスプレイモジュール、電源管理モジュール、コンピュータ制御およびモニタリングモジュール、負荷管理モジュールおよびクロックモジュールを含み得る。他の実施形態では、論理素子９０の機能性は、２以上のモジュールを含み得る。従って、上記例示的機能性が任意の制限方法として構成されるべきではない。
【００３６】
ＬＰフィルタモジュールの機能性は、ＰＷＭオーディオ出力増幅器１０における入力信号帯域幅を制限し得る。入力信号の帯域幅は、第１の主要な共振およびより高い周波数モードにおいて発生する、出力ＬＰフィルタ５０の低入力インピーダンス特性を駆動することを避けるように制限され得る。従って、ＰＷＭオーディオ出力増幅器１０内の任意の帯域幅制限フィルタの構成は、非常に正確かつコスト効率的であり得る。なぜなら、束縛的な許容差のキャパシタが不必要であるためである。さらに、ＬＰフィルタモジュールは、連続的な入力信号からデジタルレコードへのＤＳＰ１８による変換の間に高周波数信号のエイリアシングを妨げるための帯域制限を実行し得る。
【００３７】
逆ＥＱモジュールは、出力ＬＰフィルタ５０および閉ループ応答における望ましい平坦な応答から応答偏差を修正し得る。このフィルタリング要求は、ＰＷＭオーディオパワー増幅器１０内部の帯域幅制限ローパス入力フィルタのインプリメンテーションと組合され得る。ＰＷＭオーディオパワー増幅器１０の周波数応答は、負荷インピーダンスおよびその負荷インピーダンスと出力ＬＰフィルタ５０によって形成された出力インピーダンスとの相互作用の関数である。従って、全体の増幅器システムの逆ＥＱは、周波数応答を改良するために実行され得る。
【００３８】
逆ＥＱモジュールによる適応逆等化が実行され、例えば、ラウドスピーカ欠乏のための等化を実行すること等によって応答精度を最大化し得る。一実施形態では、適応逆等化はＶｏｕｔ線６０上の、ＤＳＰ１８に戻される出力信号電圧Ｖｏｕｔに基づき得る。さらに、適応逆等化は、応答差対負荷インピーダンスを補償するために、逆ＥＱモジュールによって実行され得る。しばしば応答差対負荷インピーダンスは、出力ＬＰフィルタ５０内のインダクタンスから生じる増加された高周波数増幅器出力インピーダンスから生じる。このインダクタンスがなければ、ＰＷＭ出力段の固有出力インピーダンスは比較的低い。
【００３９】
コンプレッサ／リミッタモジュールの機能性は、増幅器過負荷条件によって形成された出力信号におけるひずみの変調を含み得る。このような過負荷条件は、例えば、電源変動、過剰の出力電圧Ｖｏｕｔおよび／または過剰の出力電流Ｉｏｕｔによって引き起こされ得る。このコンプレッサ／リミッタモジュールは、ＤＳＰ１８内の信号処理に適用され、過負荷条件が検出される場合、入力信号レベルを低減し得る。ＰＷＭオーディオパワー増幅器１０の出力信号が電圧または電流のいずれかで過駆動される場合、このコンプレッサの機能性は、信号レベルを減衰するためにさらに使用され得る。
【００４０】
本発明の好適な実施形態では、コンプレッサ／リミッタは、入力信号に対して決定ウインドウとして働く制御ウインドウを利用する。圧縮／リミッタが呼び出されない場合、制御ウインドウは、ＰＷＭオーディオパワー増幅器１０に対する入力信号の閾値を越えて設定され得る。圧縮リミッタが呼び出される場合、制御ウインドウは、より小さく作成され得ることにより、入力信号の閾値を低下させる。このタイプの制御は、過負荷条件の可聴結果を最小化し得、過負荷条件を整流するための全ての動作を停止する必要性も低減し得る。
【００４１】
入力信号処理モジュールの機能性は、クロスオーバー、パラメトリック等化、トーン制御、時間遅延、信号ゲーティング、オールパスフィルタ（ａｌｌ−ｐａｓｓ  ｆｉｌｔｅｒ）およびフィードバック抑制方法等の周知のプロセッサを含む。いくつかの実施形態では、このような機能性は、ＰＷＭオーディオパワー増幅器１０のユーザの調整／制御を可能にし得る。
【００４２】
一実施形態の温度管理モジュールは、電源１４の温度モニタリング、ＯＣＡ４８および／またはトランスデューサ１２の温度モニタリングを含み得る。トランスデューサ１２の温度モニタリングは、例えば、ボイスコイル温度のシミュレーションによってラウドスピーカの熱保護を含み得る。ＯＣＡ４８および電源１４の温度モニタリングは、図２において示されたように、ＯＣＡ温度センシング線８０および電源（ＰＳ）温度センシング線８２上に与えられた温度を示す信号を含み得る。本発明の好適な実施形態では、ＰＷＭオーディオパワー増幅器１０の熱管理は、コンプレッサ／リミッタ機能性を用いて好適には実行される。例えば、電源１４またはＯＣＡ４８のいずれかがオーバーヘッドされる場合、コンプレッサ／リミッタ機能性の制御ウインドウは、最大の許容された出力信号電圧を低減するために引き込まれ得る。
【００４３】
スリープモードモジュールは、パワーセーブモードを表し得る。現在好適な実施形態では、所定の期間が終了した後、例えば、カウントダウンタイマーまたは待ち時間タイマーによって識別されたように、ＰＷＭオーディオパワー増幅器１０は、スリープモードで配置される。スリープモードを入力するタイミングは、例えば、入力信号がない等のＰＷＭオーディオパワー増幅器１０の静的条件に基づき得る。スリープモードへの入力に応じて、ＰＷＭオーディオパワー増幅器１０は、低減されたパワー消費状態で配置され得る。
【００４４】
ディスプレイモジュールは、ディスプレイデバイスを駆動することが可能な動作を表す信号を生成するためのドライバおよび他の必要なアプリケーションを含み得る。さらに、ディスプレイモジュールの機能性は、ＤＳＰ１８の動作を指示し、かつ／またはＤＳＰ１８への表示を提供する信号入力を受信かつ処理する能力を含み得る。例示的なディスプレイデバイスは、１つ以上の発光ダイオード（ＬＥＤ）、スクリーンディスプレイ、タッチスクリーン、オーディオデバイス、または情報を伝達かつ受信することが可能な任意の他のセンサに関連付けられた機構を含む。ＤＳＰ１８によって供給された動作を示す情報は、例えば、パワーオン表示、入力／出力信号表示、過負荷表示、および／またはオーバーヘッド支持を含み得る。さらに、例えば、構成データ、モード、および／または利得設定、リアルタイムアナライザ、出力ＶＩ平面のディスプレイ、ＶＵメータ、ならびに任意の他の動作関連情報等の情報が提供され得る。
【００４５】
電源供給管理モジュールは、負荷管理、温度管理、過電流管理、ノイズ管理、および／または電源１４に関連付けられた任意の他の動作変数の管理を含み得る。電源管理モジュールを用いる電源１４のモニタリングおよび制御がこのような管理機能をインプリメントするために使用され得る。従って、ＤＳＰ１８への信号入力およびＤＳＰ１８から電源１４への制御出力は、電源管理モジュールによって電源管理線８４を介して送信され得る。一実施形態では、電源１４の可能な環境的な酷使の管理は、ＤＳＰ１８によって実行され得る。例えば、極端な電圧（サージ）は、電源１４の持続可能性を脅かし得るが、パワーの損傷および電圧低下は、動作を中断させ得るか、またはシステムサンプ（ｔｈｕｍｐ）および他の過渡現象を生成し得る。
【００４６】
ＤＳＰ１８は、このような条件に対してモニタリングし得、可能である場合、このような望ましくない条件を避けるために、入力信号に対して適応保護測定を実行する。この適応保護測定は、例えば、不安定な線電圧等のような条件が外部からの低周波数信号が入力信号上に入来され得ることを示す場合、有害な影響を避けるように実行され得る。一実施形態では、保護測定は、入力信号経路におけるハイパスフィルタリング（例えば、ラウドスピーカのドライバ変位を保護するためのハイパス帯域制限フィルタ等）の選択的付加を含み得る。このハイパスフィルタリングは、予測された入力信号の周波数範囲を越えるカットオフ周波数を含み得る。別の実施形態では、適応保護測定は、例えば、不安定な線電圧の間に管理可能なひずみのない入力信号の振幅を低減させる減衰の使用を含み得る。
【００４７】
電源１４のストレスレベルの管理は、一実施形態の電源管理モジュールに含まれ得る。ストレスレベル管理は、電源１４内の単純な内部回路リミッタおよび熱カットアウトによって供給されるレベルを越えるさらなる保護を提供し得る。ストレスレベルが製品の故障またはそのリスクを示唆する場合、ＤＳＰ１８は、制御出力を用いて電源１４の動作を停止させ得る。さらに、ＤＳＰ１８は、オペレータの介入を必要とし得る一方で、ディスプレイおよび／またはネットワーク接続３０を介して診断情報を与える。
【００４８】
コンピュータ制御およびモジュールをモニタリングすることは、リモートデバイス（例えば、コンピュータ、サーバ、携帯情報端末機器（ＰＤＡ）、ページャ、無線電話、またはネットワークを介して情報を受信および／または送信することを可能にする任意の他のネットワークと互換性のあるデバイス等）を用いてネットワーク接続３０を介して通信するための機能性を含み得る。従って、ＰＷＭオーディオパワー増幅器１０の動作および性能パラメータは、ネットワークを介してリアルタイムおよび／またはデータファイルで動的に提供され得る。同様に、ＰＷＭオーディオパワー増幅器１０の動作は、コンピュータ制御およびモニタリングモジュールによって受信され、かつ処理された命令を介して動的に制御され得る。
【００４９】
負荷管理モジュールは、負荷保護および負荷線形性補正を含み得る。本発明の好適な実施形態では、負荷はラウドスピーカである。他の実施形態では、ＰＷＭオーディオパワー増幅器１０によって駆動された任意の他の負荷の管理は、負荷管理モジュールによって管理され得る。負荷保護は、ＰＷＭオーディオパワー増幅器１０の出力電流（Ｉｏｕｔ）および出力電圧（Ｖｏｕｔ）を同時にサンプリングすることによる任意の信号およびフーリエ方法を用いて、例えばラウドスピーカインピーダンス等の負荷インピーダンス（Ｚ）を計算することを含み得る。
【００５０】
さらに、負荷の熱保護（例えば、ラウドスピーカ等）は、ドライバ動作温度を推定することによって実行され得る。一実施形態では、出力信号のナイキストサンプリング限界を支援するあるサンプリングレートを有するラウドスピーカの入力パワーの計算が必要である。その代わりに、平均パワーは、実質的に低い速度がドライバの等価な熱インピーダンスの最短時定数よりも十分速い限り、実質的により低い速度でのサンプリングを用いて十分な精度に計算され得る。
【００５１】
一旦ドライバのボイスコイルの温度を動作させると、より高い電気抵抗値に由来する応答変化の周波数補正に対する補正を管理することが可能になり得る。このように、感度のいくつかのｄＢの以後の損傷は、例えば、抵抗値が冷たい動作から暖かい動作までで倍加され得る高温ボイスコイル設計において回避され得る。周知の技術が負荷管理モジュールを用いて関連したドライバ損傷に関連付けられた変位を最小化するためにＤＳＰ１８によって使用され得る。
【００５２】
例えば、ラウドスピーカドライバ等の負荷の線形性の補正は、負荷管理モジュールによる非線形効果の概算によって負荷内の非線形効果の補正を含み得る。例えば、ラウドスピーカの磁気設計、音響構造、および／またはサスペンションから生じる線形性におけるエラーが補正され得る。ラウドスピーカの非線形性を補正することは、より高い音響出力パワーシステムが構築されることを可能にし得る。さらに、従来のラウドスピーカのモータ設計は、線形性を得るために効率性を妥協する。負荷管理モジュールを用いてラウドスピーカの外部にある線形性を修正することは、モータの設計が効率性に集中することを可能にし得る。
【００５３】
クロックモジュールは、マスタークロックタイミングおよびＰＷＭオーディオパワー増幅器１０内部で必要とされた任意のタイミング機能を含み得る。このマスタークロックタイミングは、全てのサブシステムの動作周波数を定義し得る。このマスタークロックタイミングによるタイミングが、例えば水晶発振子（ｃｒｙａｓｔａｌ）に提供され、正確かつ低ジッタを提供し得る。さらに、ＤＰＳ１８もまた、例えば、ネットワーク接続３０を介した別のＤＳＰ１８等の任意の他のタイミングソースから外部にマスタークロック周波数を獲得する機能性を含み得る。
【００５４】
図２では、ＤＳＰ１８内部のＡＤＣ９２が、１つ以上の連続入力信号をサンプリングし、このような信号をさらなる処理のためのデジタルレコードに変換するための少なくとも１つのアナログデジタルコンバータを含み得る。他の実施形態では、ＡＤＣ９２は、ＤＳＰ１８に対して外部にあり得る。さらに他の実施形態では、入力信号がデジタルであれば、ＡＤＣ９２が省略され得る。
【００５５】
線形性素子９４は、補間器（ｉｎｔｅｒｐｏｌａｔｏｒ）、線形化器（ｌｉｎｅａｒｉｚｅｒ）、量子化器、および管理、整形するためのノイズ整形器（ｓｈａｐｅｒ）を含み得、他の場合では、デジタルにサンプリングされた連続信号における識別可能な差異を最小化し得る。このような最小化はまた、ＰＷＭオーディオパワー増幅器１０の出力段内の非線形性効果を概算するためにフィードフォワード制御を含み得る。非線形性効果の計算もまた、例えば、電源電圧、出力電圧（Ｖｏｕｔ）、出力電流（Ｉｏｕｔ）、ＯＣＡ４８のスイッチングデューティ等のＰＷＭオーディオパワー増幅器１０の状態パラメータ、ゲートドライブ条件、半導体デバイスの温度等の考慮を含み得る。状態パラメータは、ひずみを低減するために、線形性素子９４内のＤＳＰ１８によって考慮され得る。
【００５６】
高速ＡＤＣ９６は、電源１４およびパワーＤＡＣ１６によって供給された連続的信号を迅速かつ正確に変換し得る。例示された実施形態では、高速ＡＤＣ９６は、電源１４からの＋Ｖｃｃおよび−Ｖｃｃ制御電圧、ならびにＯＣＡ４８の出力電流を変換し得る。ＯＣＡ４８の出力電流は、ＯＣＡ電流線８８上の電流センサ８６によって供給され得る。他の実施形態では、ＯＣＡ４８の出力電流は、電流センサまたは任意の他の電流検知技術を用いてＯＣＡ４８とトランスデューサ１２との間の任意の他の場所で検知され得る。
【００５７】
＋Ｖｃｃおよび−Ｖｃｃ制御電圧は、制御電圧線８９上の高速ＡＤＣ９６に供給され得る。他の実施形態では、ＰＷＭオーディオパワー増幅器１０の動作を表す任意の他の連続信号は、ＡＤＣ９６によって変換され得る。待ち時間問題により、電流センサ８６による検知および高速ＡＤＣ９６による変換は、高周波数出力ひずみを束縛するための実質的に高い高周波数サンプリングレートを支援するように設計され得る。好ましくは、データ変換の速度は、パワーＤＡＣ１６の動作周波数に等しい。より低い速度が使用され得るが、変換速度は、変動信号が処理される時間を遅らせる場合、線形性補正を生成する能力が影響を受け得る。この変換された連続信号は、ＰＷＭモジュレータコンポーネント９８によって利用され得る。
【００５８】
ＰＷＭモジュレータコンポーネント９８は、ロジック信号線５８上のゲートドライバ４６に供給された制御信号を介してフィードフォワード信号を供給し得る。現在好ましい実施形態では、このフィードフォワード制御は、ＯＣＡ４８の開ループ利得制御およびオーバーラップ制御を含む。
【００５９】
開ループ利得制御は、Ｖｃｃ制御電圧の調整の欠如から生じる出力段利得エラーを修正するために使用され得る。このＶｃｃ制御電圧が等しい大きさではない場合、出力信号内で生成されたオフセットはまた、オフセットを制御信号に加えることによってＤＳＰ１８によって補正され得る。しかし、ＤＳＰ１８では、利得制御は、単一の乗算動作としてインプリメントされ得、その係数がＤＳＰ１８に供給される。
【００６０】
このオーバーラップ制御は、ＯＣＡ４８のスイッチングデューティの静的および動的バイアス調整の両方を好ましくは実行する全デューティ制御である。本発明の好適な実施形態では、オーバーラップ制御は、スイッチングデューティを制御するための入力変数としてＯＣＡ４８の出力電流を使用し得る。高速ＡＤＣ９６によって変換されてきたＯＣＡ４８の出力電流は、オーバーラップ制御のためのＰＷＭ変調器コンポーネント９８に対して利用可能にされ得る。このオーバーラップ制御は、出力段における損傷（例えば、ＯＣＡ４８の出力電流に基づく磁化の効率的損傷等）を補償し得る。
【００６１】
他の実施形態では、出力電圧Ｖｏｕｔの高周波数センシングもまた、オーバーラップ制御の一部として考慮され得る。この実施形態では、出力電圧Ｖｏｕｔは、出力電圧線６０および高速ＡＤＣ９６を介してＰＷＭ変調器コンポーネント９８に供給され得る。他の実施形態では、出力電圧Ｖｏｕｔを表す電圧は、パワーＤＡＣ１６内部の任意の他の場所から検知され得る。一実施形態では、微分出力電圧情報（ｄＶｏｕｔ／ｄｔ）が、ＯＣＡ４８の出力電流情報によって提供された損傷情報を増加させるために使用され得る。
【００６２】
このｄＶｏｕｔ／ｄｔ情報は、出力ＬＰフィルタ５０の出力におけるキャパシタ充電電流に直接関連付けられる。このように、出力ＬＰフィルタ５０の出力におけるキャパシタ充電電流情報は、出力ＬＰフィルタ５０の内部の循環電流に関連付けられたさらなる情報を提供することによる損傷情報、ならびにＯＣＡ４８内部の損傷を増加させ得る。従って、Ｖｏｕｔ電圧は、出力段における損傷の決定の際の精度を増加させるためにＰＷＭ変調器コンポーネント９８によって使用され得る。他の実施形態では、出力ＬＰフィルタ５０および／またはＯＣＡ４８内部の損傷は、出力ＬＰフィルタ５０および／またはＯＣＡ４８の入力および出力電圧を検知することによって直接的に、あるいは任意の他の同様の技術によって直接決定され得る。
【００６３】
さらに他の実施形態では、オーバーラップ制御も、ＯＣＡ４８の出力段スイッチ５８の各々のスイッチデューティサイクルを考慮し得る。出力段スイッチングデューティ検知は、ＤＳＰ１８によって実行され得る。この微分スイッチデューティサイクル（ｄＤ／ｄｔ）は、ＯＣＡ４８の出力電流によって提供される効率的な損傷情報を増加させるために同様に使用され得る。このｄＤ／ｄｔは、出力ＬＰフィルタ５０およびＯＣＡ４８における損傷に関連付けられた情報を提供し得る。この微分スイッチデューティサイクル（ｄＤ／ｄｔ）は、出力ＬＰフィルタ５０への入力におけるｄＶ／ｄｔに等しいＶｃｃ制御電圧の全体の電源電圧によって乗算され得る。この技術は、出力ＬＰフィルタ５０の応答の逆数によって出力電圧Ｖｏｕｔを微分することとは異なる。他の実施形態では、出力ＬＰフィルタ５０およびＯＣＡ４８における損傷を決定するための他の技術が利用され得る。
【００６４】
このバイアス調整は、ＰＷＭ変調器コンポーネント９８によって機能的に生成された別個に計算された変調三角波形の実効ＤＣベースラインをシフトさせることによるオーバーラップ制御によって実行され得る。線形性素子９４を介して処理されたデジタル化された入力信号は、制御信号を生成するために、ＰＷＭ変調素子９８のＮ＝２を用いて三角波形にデジタルに変調され得る。この制御信号は、上述したような論理信号線５８上に、第１および第２の制御信号としてそれぞれ第１および第２のゲートドライバ４６に供給され得る。
【００６５】
バイアス条件を変更する電源１４の電圧変動も、オーバーラップ制御によって補償され得る。Ｖｃｃ制御電圧の値がパワー段のタイミングに影響を与え得るので、例えば、ＤＳＰ１８は、Ｖｃｃ制御電圧が増加し、かつＶｃｃ制御電圧が減少するにつれてオーバーラップが増加する場合、出力段スイッチ５６のオーバーラップを低減し得る。一実施形態では、電圧変動の補償は、開ループ制御を調整するために、制御ループ内の分周器の使用を含み得る。別の実施形態では、電圧変動の補償は、計算された変調三角波形の乗算を含み得る。両方の実施形態は、生成したパルス幅の分周の結果生じた同じＰＷＭに到達する。Ｖｃｃ制御電圧の電圧による実効パルス幅変調の分割は、ＰＷＭオーディオパワー増幅器１０の他の開ループ構成の供給感度を除去し得る。このフィードフォワード技術は、時にはＶｃｃ制御電圧の調整の欠如が増幅器の出力電流の結果によるものである範囲内でフィードバック技術として検討される。
【００６６】
出力信号内の多数のひずみおよび供給リップルを避けるために、Ｖｃｃ制御電圧のしく低およびＤＳＰ１８による計算は、好ましくは、フィードフォワード制御を最適化するために、高周波数で実行される。従って、Ｖｃｃ制御電圧をＰＷＭ変調器コンポーネント９８に供給する場合に、高速ＡＤＣ９６の速度および精度はまた、好ましくは高周波数で実行される。さらに、ＤＳＰ１８は、好ましくは、Ｖｃｃ制御電圧のモニタリングに基づいてパワー段の応答の高周波数検討を実行するための十分な帯域幅を含む。
【００６７】
ＰＷＭ変調器コンポーネント９８はまた、過負荷管理において支援し得る。本発明の好適な実施形態では、ＰＷＭ変調器コンポーネント９８は、電流過負荷線６４上の電流過負荷リミッタ５２によって供給された入力信号および／または電流過負荷表示に基づいて潜在的な過負荷条件を検出し得る。過負荷条件が検出される場合、出力信号は、ＰＷＭ変調器コンポーネント９８によってクランピングされ得る。クランピングは、ゲートドライバ４６に供給された制御信号のサイクルごとのディセーブルによって出力信号の簡単な制限を含み得る。あるいは、ＤＳＰ１８は、過負荷条件に接近するために上述されたコンプレッサ／リミッタ機能性を呼び出し得る。
【００６８】
図２に示されたＰＷＭオーディオパワー増幅器１０は、パワーＤＡＣ１６を駆動するために十分なフィードフォワードデジタル設計におけるＤＳＰ１８を使用する。このＯＣＡ４８のインターリーブされた設計は、有利にひずみを最小化するためにＤＳＰ１８のデジタル制御出力によって制御され得る。さらに、オーバーラップ制御のフィードフォワード最適化を介して、パワー効率が最大化され得る。さらに、ＤＳＰ１８の制御出力は、デジタルにサンプリングされたデータの増幅された連続的な等化波形への変換を最適化するために独立して計算され得る。従って、ＰＷＭオーディオパワー増幅器１０は、高性能低ノイズおよび低ひずみの結果を有する高い忠実度のアプリケーションを支援することが可能である。
【００６９】
図３は、トランスデューサ１２と電気的に接続されたＰＷＭオーディオパワー増幅器１０の別の実施形態のブロック図である。このＰＷＭオーディオパワー増幅器１０は、図示されたように電気的に接続された、電源１４、パワーＤＡＣ１６、ＤＳＰ１８およびフィードバック制御回路２００を含む。電源１６およびパワーＤＡＣ１６は、他の場合が説明されていない限り、上述した実施形態と同様である。ＤＳＰ１８の機能性は、いくつかの局面では同様であり、フィードバック制御回路２００との動作的な共動に適応させるために他のものと異なる。
【００７０】
フィードバック制御回路２００は、矢印２０２によって示されたように、アナログパスに沿って、ＰＷＭオーディオパワー増幅器１０内部にアナログベースの処理およびフィードバック制御を提供し得る。さらに、ＤＳＰ１８は、矢印２０４によって示されたように、デジタルパスに沿って、デジタル信号処理およびフィードフォワード制御を提供し得る。従って、図４のＰＷＭオーディオパワー増幅器１０は、ＤＳＰ１８内部のデジタル処理、フィードバック制御回路２００内部のアナログ処理、およびパワーＤＡＣ１６を含むハイブリッド設計を表す。本実施形態のＰＷＭオーディオパワー増幅器１０は、ひずみを最小化し、かつ高忠実度性能を最適化するために、デジタルドメインの計算論理ベースの処理強度およびアナログドメインの低待ち時間フィードバック強度を有利に利用する。
【００７１】
概して、本実施形態のフィードバック制御回路２００では、エラーが入力信号線２０上に供給された所望された制御入力信号と出力信号線２６上の管理された出力信号との間の差異を注意することによって補正され得る。エラーが管理される場合、フィードバック制御信号２００は、これらのエラーを最小化するために、自己収束態様（安定性）で作用し得る。補正はエラーによって駆動され、それにより、フィードバックエラー補正の大きさが安定性の制限によって束縛される場合に、出力信号中になんらかの残りのエラーが常に存在し得る。ＤＳＰ１８は、支配的なエラー信号を推定し、フィードフォワードエラー信号をフィードバック制御に注入する。従って、フィードバック制御回路２００によって補正され図に残っている正味のエラーが低減され得る。言い換えると、パワーＤＡＣ１６の開ループ性能（フィードバック前の）は、ＤＳＰ１８によって供給されるフィードフォワードエラー補正によって改良され得る。それにより、正味のひずみ結果が最小化され得る。
【００７２】
図４は、電源１４、パワーＤＡＣ１６、ＤＳＰ１８、およびフィードバック制御回路２００を含む図３に示されたＰＷＭオーディオパワー増幅器１０のより詳細なブロック図である。以前の実施形態におけるように、パワーＤＡＣ１６は、図示されたように電気的に接続された、ゲートドライバ４６、出力ＬＰフィルタ５０、電流過負荷リミッタ５２、および負荷電流モニタ５４をスイッチモードパワーコンバータ２０６と共に含む。いくつかの実施形態のスイッチモードパワーコンバータ２０６は、上述された対向電流増幅器（ＯＣＡ）４８（図２）であり得る。他の実施形態では、スイッチモードパワーコンバータ２０６は、従来のハーフブリッジパワーコンバータであってもよいし、スイッチモードパワーコンバータの任意の他の形態であってもよい。
【００７３】
図示されたＤＳＰ１８は、論理素子９０、ＡＤＣコンポーネント９２、およびデジタルアナログコンバータ（ＤＡＣ）コンポーネント２０８を含む。図示された実施形態のフィードバック制御回路２００は、ＬＰフィルタ２１０、クランピング能力２１２を有するエラー増幅器２１２、フィードバックネットワーク２１４、加算器２１６、インバータ２１８、ＰＷＭ変調器２２０および三角波発生器２２２を含む。簡潔さの目的のために、残りの議論は、以前の実施形態との差異に集中する。
【００７４】
ＤＡＣコンポーネント２０８は、連続的アナログ形態でデジタルに処理された入力信号を生成するように論理素子９０を用いてデジタルに処理された入力信号を変換し得る。ＤＳＰ１８によるデジタル処理は、不均一にサンプリングされた入力信号を線形化することを含み得る。デジタル処理された入力信号は、フィルタリングのためにアナログ形態でＤＳＰ出力線２２４上でＬＰフィルタ２１０に供給され、固定された時間サンプル成分を除去し得る。さらに、このＬＰフィルタ２１０は、デジタルに処理された入力信号を補間し得る。図２を参照して説明された実施形態の線形素子９４によって実施された量子化およびノイズ整形は、デジタルドメインではなくアナログで入力信号を処理するために、本実施形態では避けられ得る。フィルタリングの後、この信号は、負のフィードバックを最大化するための周波数依存利得および位相応答の最適化を含むさらなる改変のためにエラー増幅器２１２によって受信され得る。
【００７５】
フィードバックネットワーク２１４は、出力信号を線形化するための状態パラメータの解析に基づいたエラー補正を提供し得る。示された実施形態では、この状態パラメータは、電流モニタ線７０からの出力電流（Ｉｏｕｔ）、Ｖｏｕｔ線６０からのＶｏｕｔ、および電圧フィードバック検知線６２からの出力ＬＰフィルタ５０の初期段階における電流（スイッチングモードパワーコンバータ２０６の出力電流）を含む。本実施形態では、Ｖｏｕｔ線６０は、リモート検知電圧フィードバックを供給し、この電圧フィードバック検知線６２は、高速ローカル電圧フィードバックを供給する。他の実施形態では、任意の他の状態パラメータは、フィードバックネットワーク２１４への入力として含まれ得る。状態パラメータおよび入力信号に基づいて、フィードバックネットワーク２１４は、入力信号に関する出力信号を線形化するために出力信号エラーを発達させ得る。この出力信号エラーは、ＤＳＰ１８によって供給されたデジタル処理された入力信号にエラー増幅器２１２によって付与され得る。
【００７６】
エラー増幅器２１２はまた、比例Ｖｃｃ線２２６上の比例Ｖｃｃ信号を受信する。この比例Ｖｃｃ信号は、Ｖｃｃ制御電圧の変動を表し、フィードフォワード制御を用いてＰＷＭ変調器２２０の利得を調整するために使用され得る。ＰＷＭ変調器２２０の利得に対する調整は、好ましくは、比例Ｖｃｃ線２２６上に供給された比例Ｖｃｃ信号を用いて三角波の振幅を調整することによって達成される。差異的なフィードバック制御を維持するためには、利得は、好ましくはＶｃｃ電圧が降下する場合は上昇し、Ｖｃｃ電圧が上昇する場合は降下する。さらに、エラー増幅器２１２はまた、クランピング能力を含む。このクランピング能力は、エラー増幅器２１２の許容可能な出力電圧に基づく所定の閾値に調整され得る。閾値を越える場合、クランプは、より高い電圧の生成を可能にしないように活性化され得る。この所定の閾値はまた、比例Ｖｃｃ信号を用いて、Ｖｃｃ信号電圧に比例するように作成され得る。
【００７７】
エラー増幅器２１２は、デジタル処理された入力信号、利得および出力信号エラーに基づいてエラー増幅器出力信号を生成する。このエラー増幅器出力信号は、エラー増幅器信号線２２６上の加算器２１６に供給される。さらに、フィードフォワードエラー補正信号は、エラー補正線２２８上でＬＰフィルタ２１０を介してＤＳＰ１８によって加算器２１６に供給され得る。
【００７８】
フィードフォワードエラー補正信号は、ＤＳＰ１８によって供給されて、出力信号エラーを調整することによって出力信号をさらに線形化し得る。従って、これらの実施形態では、線形化項の一部は、フィードフォワードエラー補正信号によって提供され、他の部分は、出力信号エラーによって提供され得る。ＤＳＰ１８は、支配的なエラー信号の推定に基づいてフィードフォワードエラー信号を決定し得る。
【００７９】
支配的なエラー信号の推定は、Ｈａｍｍｅｒｓｔｅｉｎモデルコンフィギュレーションを用いて、図３および図４のＰＷＭオーディオパワー増幅器１０の非線形特性をほぼモデル化することに基づき得る。Ｈａｍｍｅｒｓｔｅｉｎモデルコンフィギュレーションでは、ＰＷＭオーディオパワー増幅器１０は、その入力を受信し、かつメモリを含む線形システムブロックに出力する非線形メモリのないブロックを有する２つのサブシステムの簡単なカスケードとしてモデル化され得る。
【００８０】
このモデルでは、非線形ブロックは、各入力に対する出力電圧の固有の値を有し得る（すなわち、この機能は、その出力において単一に評価され得る）この入力は、入力要求電圧（入力信号）およびスイッチングモードパワーコンバータ２０６の出力電流を表す１つ以上の出力電流から構成されるベクトルであり得る（電圧フィードバック検知線６２上に供給された出力ＬＰフィルタ５０に対する入力電流）。低周波数では、出力ＬＰフィルタ５０の入力電流および出力電流は同一であり得る。周波数が増加する場合、出力ＬＰフィルタ５０内部のキャパシタ充電電流の成長により差異が発達し得る。
【００８１】
別の実施形態では、出力ＬＰフィルタ５０の内部電流を管理するための入力電流の直接的なプーロービングは、出力電圧Ｖｏｕｔを測定することによって避けられ得る。本実施形態では、出力ＬＰフィルタ５０に対する入力出力電流は、以下の式によって計算され得る。
【００８２】
Ｃｌｐｆ＊ｄＶｏｕｔ／ｄｔ＋Ｉｏｕｔ                            式１
ここで、Ｃｌｐｆは、出力ＬＰフィルタ５０における内部キャパシタンスの合計を表し得る。ｄＶｏｕｔ／ｄｔは、微分された出力電圧Ｖｏｕｔであり得、Ｉｏｕｔは、センサ６６を用いて測定される出力電流Ｉｏｕｔであり得る。
【００８３】
ＤＳＰ１８によって生成されたフィードフォワードエラー補正信号は、エラー表面のＶｏ＝０およびＩｏ＝０における中心が０と考えられるエラー表面によって表され得る。言い換えれば、小さい信号条件では、フィードフォワードエラー補正信号が生成されないかもしれず、このため開ループノイズに関して効果がない。この場合、全体のノイズは、閉ループフィードバックノイズによって抑圧されたアナログ部分のノイズである。Ｖｏの値は、制御電圧の境界＋／−Ｖｃｃに関する意図された出力電圧Ｖｏｕｔの相対位置に基づき得る。すなわち、Ｖｏは、＋Ｖｃｃおよび−Ｖｃｃそれぞれにおいて約＋１〜−１の範囲内にあると理解される。Ｖｃｃ制御電圧に比例する信号は、出力電圧Ｖｏｕｔを実質的に非調整制御電圧Ｖｃｃに釣り合うようにするように誘導され得る。
【００８４】
一実施形態では、エラー（表面）の値は、出力信号および制御電圧Ｖｃｃのモニタリングされた値を用いてＤＳＰ１８によって計算され得る。以前に説明されたように、モニタリングされた値ＶｏｕｔおよびＩｏｕｔは、Ｖｏｕｔ線６０およびＩｏｕｔ線６８のそれぞれ上でＤＳＰ１８に供給され得る。さらに、Ｖｃｃ制御電圧は、Ｖｃｃ制御電圧に比例する信号を発達させるために、図４に示されたような電源１４によって供給され得る。
【００８５】
別の実施形態では、この値は、ルックアップテーブルから誘導され得る。このルックアップテーブルは、ＤＳＰ１８に格納される（ローカル格納メカニズム）か、またはネットワーク接続３０を介してＤＳＰ１８によってアクセス可能であり得る。
【００８６】
パワー段が正および負のスイッチング特性の良好な整合を用いてインプリメントされる場合、エラー表面はその元の表面の周りに対称的にねじれ得る。このように、第一象限における各点に対して、第三象限において同一の大きさかつ反対の極性の対応する鏡像点が存在し得る。同様に、第二象限に対して、第四象限における鏡像点が存在し得る。この対称性は、ルックアップテーブルの大きさを効率的に半分にし得る。
【００８７】
モデル間の変更により、ルックアップテーブルまたは計算アルゴリズムの効率は、更新のための能力を含み得る。例えば、ＭＯＳＦＥＴのベンダー間の変更は、経時的にセル設計を変更させ、かつ／または異なるトランスデューサ１２は、改変を所望にし得る。一実施形態では、この更新能力は、各ＰＷＭオーディオパワー増幅器１０のためのエラー補正の個別化を可能にし得る。
【００８８】
ＰＷＭオーディオパワー増幅器１０のエラー表面のマッピングは、例えば、出力段および回路シミュレーションの直接的な測定によって誘導され得る。出力段の直接測定は、多重同時測定を含み得る。テストされているＰＷＭオーディオパワー増幅器１０が出力電圧Ｖｏｕｔを制御するための実質的に低い周波数フィードバックを使用する場合、出力電圧Ｖｏｕｔおよび出力電流Ｉｏｕｔは、大きいバイポーラ電源が所望の値の負荷抵抗と並列して配列される場合、ＶＩ平面上の任意の点においてプログラムされ得る。
【００８９】
次いで、テスト下のＰＷＭオーディオパワー増幅器１０および電源は、約１ミリ秒（パルス化された）の間に同時に活性化され得る。負荷抵抗によって分割された出力電圧におけるプログラムされた差異は、所望のテスト電流を供給し得る。この電源電圧ならびに出力電圧および電流が測定され得る。エラー増幅器２１２の出力におけるエラー増幅器信号線２２６上で測定された電圧は、必要とされた現在のエラー電圧の合計および入力の予測される線形項を含み得る。この入力の予測された線形項を測定から差し引くことによって、各パワー段条件に対するエラー表面の値が誘導され得る。
【００９０】
ルックアップテーブルが利用される実施形態では、測定されたエラー平面の値は、ルックアップテーブルに格納され得る。エラー表面を計算するためにアルゴリズムアプローチを利用する実施形態では、その測定に論理的に従い、かつ選択されたエラー関数のためのほとんどの正確な係数を識別するために、回帰解析がＤＳＰ１８によって使用され得る。
【００９１】
図４では、ＤＳＰ１８からのフィードフォワードエラー補正信号の加算およびエラー増幅器の出力信号が第一の入力としてＰＷＭ変調器２２０に供給される。さらに、この加算がインバータ２１８によって反転され得、図示されたように、第２の入力としてＰＷＭ変調器２２０に供給される。さらに、図示されたように、この加算は、インバータ２１８によって反転され、第２の入力としてＰＷＭ変調器２２０に供給され得る。フィードフォワードエラーの閉ループ制御への注入は、パワーＤＡＣ１６の開ループ性能を改良することによって正味のエラーを効率的に低下させる。本実施形態では、ＰＷＭ変調器２２０への入力は、アナログドメインにおいて発達された連続信号である。従って、フィードバック制御回路２００の周波数の動作は、パワーＤＡＣ１６のオペレーティング周波数を支援し得、高周波数出力ひずみを束縛する能力を提供する。
【００９２】
ＰＷＭ変調器２２０は、三角波形線２３０上に供給された三角波形上に２つの入力を変調し得る。ＰＷＭ変調器２２０からの制御出力は、以前の実施形態におけるように、ゲートドライバ４６を介してスイッチングモードパワーコンバータ２０６を駆動し得る。ＰＷＭ変調器２２０は、電流過負荷リミッタ５２からの電流過負荷線６４上に供給された電流過負荷指示に基づいて潜在的な過負荷条件を検出し得る。過負荷指示に応答して、ＰＷＭ変調器２２０は、過負荷低減のいくつかの形態および／または過負荷条件を低減するためにサイクルごとの制限技術を実現し得る。図４に示されるように、電流過負荷線６４はまた、ＤＳＰ１８が以前に説明したように圧縮／リミッタ機能性をインプリメントし得るようにＤＳＰ１８に電流過負荷指示を提供し得る。
【００９３】
この三角波形は、ＤＳＰ１８からのクロック線２３２上で受信されたクロック信号に基づいて三角波生成器２２２によって生成され得る。
【００９４】
スイッチングモードパワーコンバータ２０６が以前に説明されたＯＣＡ４８（図２）である実施形態では、ＤＳＰ１８は、オーバーラップ制御を実行し得る。このオーバーラップ制御は、三角波形の実効ＤＣベースライン電圧を調整することによって以前の実施形態と同様に実行され得る。しかし、本実施形態では、スイッチングモードパワーコンバータ２０６および／または電圧出力Ｖｏｕｔの出力電流のＤＳＰ１８内部のデータサンプリングおよび処理速度が、オーバーラップ制御において実質的に低くなり得る。本発明の好適な実施形態では、サンプリング及び処理速度は、入力信号のオーディオ帯域幅に対する周波数において類似であり得る。
【００９５】
データサンプリングおよび処理の比較的高い速度が忠実度を改良し得るが、ＤＳＰ１８による速度は、以前の実施形態よりも実質的に低くなり得る。なぜなら、フィードバック制御回路２００が時間可変出力信号の高周波数エラー補正を実行し得るためである。従って、信号出力エラーを用いたフィードバック制御回路２００による出力信号の線形化は、
ＤＳＰ１８によって供給されたフィードフォワードエラー補正信号における変化よりも実質的に高い周波数で発生し得る。フィードフォワードエラー補正信号が出力信号エラーを調整するためにフィードバック制御ループに注入されるので、出力信号エラーによって最小化されない残りのエラーは、負のフィードバック制御における安定性の妥協なしにフィードフォワードエラー補正信号を用いてさらに低減され得る。
【００９６】
１つの三角波形が三角波形発生器２２２によって生成されるために、ＤＳＰ１８が１つのオフセット信号を計算し得る。このオフセット信号は、アナログに変換され得、オフセット線２３４上で三角波生成器２２２に供給される。
【００９７】
本実施形態におけるＶｃｃ制御電圧の管理はまた、図１および図２を参照して説明された以前の実施形態の場合よりもより低い周波数において発生し得る。従って、Ｖｃｃ制御電圧をデジタル化するための、ＤＳＰ１８（図示せず）内部にアナログデジタルコンバータ（ＤＡＣ）は、図２のＤＳＰ１８における高速ＡＤＣ９６より低い周波数及び精度であり得る。例えば、Ｖｃｃ制御電圧をモニタリングするための比較的低速のコンバータの多重化は、高性能低ノイズおよび低ひずみ結果を生成し得る。本実施形態においてＶｃｃ制御電圧を補償する際の低速かつ精度要求は、フィードバック制御回路２００によって供給された高周波数フィードバック制御によるものと同様である。
【００９８】
三角波形態の生成はまた、電源１４から比例Ｖｃｃ線２２６上に供給された比例Ｖｃｃ信号に基づいてより高い周波数において調整され得る。以前の実施形態におけるように、Ｖｃｃ制御電圧における変動の効果は、出力段の適切なタイミングに影響を与え得る。従って、比例Ｖｃｃ信号は、Ｖｃｃ制御電圧が増加するにつれてオーバーラップを増加させ、Ｖｃｃ制御電圧が減少するにつれてオーバーラップを減少させることによってこのような変動を補償するようにオーバーラップ制御において利用され得る。
【００９９】
スイッチングモードパワーコンバータ２０６がＯＣＡ４８（図２）である他の実施形態では、非線形補正はまたオーバーラップ制御を用いてＤＳＰ１８によって実行され得る。非線形補正は、オーバーラップのための最適な補正が出力電流の正確な線形関数ではない場合に望ましくあり得る。一実施形態では、非線形補正は、状態パラメータを用いてＤＳＰ１８によって計算され得る。別の実施形態では、ＤＳＰ１８は、状態パラメータから利用可能な電流および電圧情報から誘導される入力に基づいてルックアップテーブルを利用し得る。さらに他の実施形態では、オーバーラップの制御はＤＳＰ１８外部にあるアナログ回路によって実行され得る。
【０１００】
本実施形態のスリープモードモジュールは、静的期間の間ＤＳＰ１８のパワー消費を同様に最小化する。スイッチングモードパワーコンバータ２０６が図２を参照して以前に議論されたＯＣＡ４８である実施形態では、ＤＳＰ１８はまた、スイッチングモードパワーコンバータ２０６をスリープモードまたはより低い損傷モードにし得る。さらに、本実施形態のＤＳＰ１８はまた、スリープライン２３６上にスリープ制御信号を生成し得る。図示された実施形態のスリープ制御信号は、フィードバックネットワーク２１４およびパワーＤＡＣ１６のスリープモード、それによるパワー消費を制御する。他の実施形態では、ＰＷＭオーディオパワー増幅器１０の任意の他の部分は、パワー消費を最適化するように同様に制御され得る。
【０１０１】
ＰＷＭオーディオパワー増幅器１０のこの実施形態は、ＤＳＰ１８の計算強度をフィードバック制御回路２００の高周波数特性とを有利に組み合わせる。ＤＳＰ１８からのフィードフォワードエラー補正をフィードバック制御回路２００のフィードバック制御ループの内部に導入することによって、ＰＷＭオーディオパワー増幅器１０の出力信号は実質的に線形化され得る。
【０１０２】
本実施形態は、離散的な構造を表すことが意図されないモジュールおよびコンポーネントとして識別された機能性ブロックに関して説明され、本実施形態は組み合わせられ得るか、または当該分野で公知のように種々の実施形態にさらに副分割され得る。さらに、本発明の種々の実施形態が説明される一方で、本発明の範囲内に存在する多くの実施形態およびインプリメンテーションが可能であることが当業者に明らかになる。従って、本発明は、添付の特許請求の範囲およびその均等物の観点以外からは制限されない。
【図面の簡単な説明】
【０１０３】
【図１】図１は、トランスデューサに電気的に接続されたパルス幅変調（ＰＷＭ）オーディオパワー増幅器の一実施形態のブロック図である。
【図２】図２は、図１に示されたＰＷＭオーディオパワー増幅器の一実施形態の拡大されたブロック図である。
【図３】図３は、トランスデューサに電気的に接続されたＰＷＭオーディオパワー増幅器の別の実施形態のブロック図である。
【図４】図４は、図３に示されたＰＷＭオーディオパワー増幅器の一実施形態の拡大されたブロック図である。
【図１】
2005509306.tif 000003
【図２】
2005509306.tif 000004
【図３】
2005509306.tif 000005
【図４】
2005509306.tif 000006
【手続補正書】
【提出日】平成15年10月1日(2003.10.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号の関数として増幅された出力信号を生成するために動作可能なスイッチングモードパワーコンバータ（２０６）と、
アナログ出力信号エラーを用いて該出力信号を連続的に線形化するための負のフィードバック制御を用いてアナログドメインにおいて動作可能である、該スイッチングモードパワーコンバータに電気的に接続されたフィードバック制御回路（２００）と、
フィードフォワードエラー補正信号を用いて該アナログ出力信号エラーの調整によって該出力信号をさらに線形化するためのフィードフォワード制御を用いて動作可能である、該フィードバック制御回路に電気的に接続されたデジタル信号プロセッサ（１８）と
を含む、パルス幅変調オーディオパワー増幅器（１０）。
【請求項２】
前記フィードバック制御回路は、前記出力信号の電圧および電流の関数として前記出力信号エラーを生成するために動作可能である、請求項１に記載のパルス幅変調オーディオパワー増幅器。
【請求項３】
前記デジタル信号プロセッサは、支配的なエラー信号の推定に基づいて前記フィードフォワードエラー補正信号を別個に生成するために動作可能であり、該支配的なエラー信号は、前記出力信号の電圧および電流を用いて推定される、請求項１または２に記載のパルス幅変調オーディオパワー増幅器。
【請求項４】
制御電圧（Ｖｃｃ）を生成するために動作可能な実質的に非調整の電源（１４）をさらに含み、前記出力信号の電圧は、該実質的に非調整の電源電圧における変動に対して前記フィードバック制御回路によって補償される、請求項１〜３のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項５】
前記デジタル信号プロセッサは、前記実質的に非調整の電源の管理に応答して、前記入力信号に対する適応保護測定を選択的に実行するためにデジタルドメインにおいて動作可能である、請求項４に記載のパルス幅変調オーディオパワー増幅器。
【請求項６】
前記デジタル信号プロセッサは、前記出力信号の電圧および電流の関数として別個の負荷保護モニタリングを実行するために動作可能である、請求項１〜５のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項７】
前記デジタル信号プロセッサは、前記デジタルドメインから前記アナログドメインに変換された前記フィードフォワードエラー補正信号を用いて前記出力信号エラーを別個に調整するために動作可能である、請求項１〜６のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項８】
前記スイッチングモードパワーコンバータは、対向電流増幅器（４８）を含む、請求項１〜７のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項９】
フィードバック制御回路（２００）と、
出力信号を生成するための閉ループアナログ制御を用いてスイッチングモードパワーコンバータを連続的に駆動するために動作可能である、該フィードバック制御回路に電気的に接続されたスイッチングモードパワーコンバータ（２０６）と、
フィードフォワードエラー補正信号を該閉ループ制御に注入するために動作可能である、該フィードバック制御回路に電気的に接続されたデジタル信号プロセッサ（１８）と
を含む、パルス幅変調オーディオパワー増幅器（１０）。
【請求項１０】
前記フィードバック制御回路は、前記スイッチングモードパワーコンバータの出力電流ならびに前記出力信号の電圧および電流の内の少なくとも１つの関数としてアナログ処理を用いて出力信号エラーを生成するために動作可能である、請求項９に記載のパルス幅変調オーディオパワー増幅器。
【請求項１１】
前記デジタル信号プロセッサは、前記出力信号の電圧および電流の関数として前記フィードフォワードエラー補正信号をデジタルに推定するために動作可能である、請求項９または１０に記載のパルス幅変調オーディオパワー増幅器。
【請求項１２】
閉ループ制御は、高周波数出力ひずみを束縛するのに十分高く、前記フィードフォワードエラー補正信号の変化よりも高い周波数で発生する、請求項９〜１１のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１３】
前記スイッチングモードパワーコンバータが、複数の出力段スイッチ（５６）を含み、該スイッチの各々は、デューティサイクルで動作可能であり、該デューティサイクルのオーバーラップは、前記デジタル信号プロセッサによって生成されたオフセット信号の関数として変更可能である、請求項９〜１２のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１４】
前記デジタル信号プロセッサは、前記スイッチングモードパワーコンバータの出力電流の関数としてオーバーラップの量を選択するために動作可能である、請求項１３に記載のパルス幅変調オーディオパワー増幅器。
【請求項１５】
前記デジタル信号プロセッサは、ルックアップテーブルからのオーバーラップを決定するために動作可能である、請求項１３または１４に記載のパルス幅変調オーディオパワー増幅器。
【請求項１６】
前記デジタル信号プロセッサは、前記出力信号の電圧を経時的に検知かつ微分するために動作可能であり、前記デューティサイクルにおけるオーバーラップは、前記微分された出力電圧の関数として選択可能である、請求項１３〜１５のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１７】
前記デジタル信号プロセッサは、前記出力段スイッチのスイッチングデューティを経時的に検知かつ微分するために動作可能であり、デューティサイクルのオーバーラップはまた、該微分されたスイッチングデューティの関数として選択可能である、請求項１３〜１６のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１８】
前記フィードバック制御回路は、三角波発生器（２２２）を含み、該三角波発生器は、三角波信号を生成するために動作可能であり、該三角波信号は、前記オーバーラップの量を調整するために前記オフセット信号によって調整可能である、請求項９〜１７のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１９】
複数の出力段スイッチ（５４）を含む対向電流増幅器（４８）であって、該出力段スイッチ（５４）の各々は、各制御信号に応答してデューティサイクルにおいて動作可能である、対向電流増幅器（４８）と、
該対向電流増幅器の出力電流を表す電流を検知するための手段と、
該出力段スイッチのデューティサイクルにおけるオーバーラップが該出力電流の関数として該デジタル信号プロセッサによって別個に選択可能である、該対向電流増幅器に接続されたデジタル信号プロセッサと
を含む、パルス幅変調オーディオパワー増幅器（１０）。
【請求項２０】
前記出力段は、完全なデジタルフィードフォワード制御を用いて前記デジタル信号プロセッサによって生成された各独立したデジタル制御信号に応答して動作可能である、請求項１９に記載のパルス幅変調オーディオパワー増幅器。
【請求項２１】
出力信号エラーを生成するためにアナログドメインにおいて動作可能であるフィードバック制御回路（２００）をさらに含み、該デジタル信号プロセッサは、フィードフォワードエラー補正信号を生成するために動作可能であり、前記出力段スイッチの各々が、該出力信号エラーおよび該フィードフォワードエラー補正信号の組み合わせの関数として生成された制御出力に応答して動作可能である、請求項１９または２０に記載のパルス幅変調オーディオパワー増幅器。
【請求項２２】
前記出力電流の関数としてオーバーラップを示す、ルックアップテーブルをさらに含む、請求項１９〜２１のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項２３】
前記デジタル信号プロセッサは、前記パルス幅変調オーディオパワー増幅器の出力電圧（Ｖｏｕｔ）を経時的に検知かつ微分するために動作可能であり、該デューティサイクルのオーバーラップはまた、該微分された出力電圧の関数として選択可能である、請求項１９〜２１、または２２のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項２４】
前記デジタル信号プロセッサは、前記出力段スイッチのスイッチングデューティを経時的に検知かつ微分するために動作可能であり、該デューティサイクルのオーバーラップはまた、該微分されたスイッチングデューティの関数として選択可能である、請求項１９〜２１、または２２〜２３のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項２５】
前記対向電流増幅器および前記デジタル信号プロセッサに電気的に接続された実質的な非調整電源（１４）をさらに含み、該実質的な非調整電源は、該対向電流増幅器および該デジタル信号プロセッサに制御電圧（Ｖｃｃ）を供給するために動作可能であり、前記デューティサイクルにおけるオーバーラップは、実質的な非調整電源電圧における変動の関数として該デジタル信号プロセッサによって調整可能である、請求項１９〜２１、または２２〜２４のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項２６】
制御電圧を生成するための動作可能である電源（１４）と、
全スイッチングデューティにおいて動作可能であり、該電源と電気的に接続された対向電流増幅器（４８）と、
該対向電流増幅器の出力電流をモニタリングするために動作可能である電流センサ（６６）と、
該電源および該対向電流増幅器に接続されたデジタル信号プロセッサ（１８）であって、該全スイッチングデューティは、該制御電圧および該出力電流の関数として該デジタル信号プロセッサによって約１に別個に変動される、デジタル信号プロセッサ（１８）と
を含む、パルス幅変調オーディオパワー増幅器（１０）。
【請求項２７】
前記電源は、実質的に非調整であり、前記デジタル信号プロセッサは、前記全スイッチングデューティの別個の変動によって電圧変動を補償するために動作可能である、請求項２６に記載のパルス幅変調オーディオパワー増幅器。
【請求項２８】
完全なデジタルフィードフォワード制御ループを用いて前記デジタル信号プロセッサによって発達したデジタル制御信号を用いて動的に確立される、請求項２６または２７に記載のパルス幅変調オーディオパワー増幅器。
【請求項２９】
前記デジタル信号プロセッサは、高周波数出力ひずみを束縛するために実質的に高い周波数のサンプリングレートにおいて前記制御電圧および前記出力電流を変換するための高速アナログデジタルコンバータを含む、請求項２６〜２８のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項３０】
前記出力電流は損傷を表し、前記デジタル信号プロセッサは、前記パルス幅変調されたオーディオパワー増幅器の出力電圧の導関数からさらなる損傷を決定するために動作可能である、請求項２６〜２９のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項３１】
入力信号をデジタルに処理するステップと、
該入力信号を連続的な波形に変換するステップと、
出力信号を生成するためにスイッチングモードパワーコンバータ（２０６）を用いて該連続的な波形を増幅するステップと、
負のフィードバック制御ループを用いて該出力信号を線形化するステップと、
該出力信号をさらに線形化するためにフィードフォワードエラー補正信号を該負のフィードバック制御ループに注入するステップと
を含む、パルス幅変調されたオーディオパワー増幅器（１０）においてひずみを最小化し、かつ忠実度を最適化する方法。
【請求項３２】
前記出力信号を線形化するステップは、該出力信号の電圧および電流の関数としてアナログドメインにおいて出力信号エラーを生成するステップを含む、請求項３１に記載の方法。
【請求項３３】
フィードフォワードエラー補正信号を注入するステップは、前記出力信号の電圧および電流の関数として、前記デジタルドメインにおいてフィードフォワード制御ループを用いて該フィードフォワードエラー補正信号を生成するステップを含む、請求項３１または３２に記載の方法。
【請求項３４】
前記出力信号の電圧は、電源制御電圧における変動の関数として補償される、請求項３１〜３３のいずか１つに記載の方法。
【請求項３５】
前記フィードフォワードエラー補正信号を注入するステップは、前記デジタルドメインにおいてデジタル信号プロセッサ（１８）を用いて該フィードフォワードエラー補正信号を生成するステップを含む、請求項３１〜３４のいずれか１つに記載の方法。
【請求項３６】
各デューティサイクルにおいて対向電流増幅器（４８）において複数の出力段スイッチ（５６）の各々をスイッチングするステップと、
該対向電流増幅器の出力電流をモニタリングするステップと、
該出力電流の関数としてデジタル信号プロセッサを用いて該出力段スイッチのデューティサイクルにおけるオーバーラップを別個に調整するステップと
を含む、パルス幅変調されたオーディオパワー増幅器（１０）においてひずみを最小化し、かつ忠実度を最適化する方法。
【請求項３７】
複数の出力段スイッチの各々をスイッチングするステップは、完全なデジタルフィードフォワード制御の関数として、前記デジタル信号プロセッサを用いて前記出力段スイッチの各々に対するデジタル制御信号を独立して生成するステップを含む、請求項３６に記載の方法。
【請求項３８】
複数の出力段スイッチの各々をスイッチングするステップは、デジタルフィードフォワード制御と組み合わせたアナログ負のフィードバック制御の関数として、該出力段スイッチに対する制御信号を生成するステップを含む、請求項３６または３７に記載の方法。
【請求項３９】
前記アナログフィードバック制御は、出力信号エラーを生成し、該デジタルフィードフォワード制御は、フィードフォワードエラー補正信号を生成し、前記出力信号エラーは、前記制御信号の生成の間、該フィードフォワードエラー補正信号によって調整される、請求項３６〜３８のいずれか１つに記載の方法。
【請求項４０】
前記デューティサイクルにおけるオーバーラップを別個に調整するステップは、該オーバーラップの調整によって前記パルス幅変調オーディオパワー増幅器における損傷を補償するステップを含む、請求項３６〜３９のいずれか１つに記載の方法。
【請求項４１】
前記デューティサイクルにおけるオーバーラップを別個に調整するステップは、
前記対向電流増幅器の出力電圧を前記デジタル信号プロセッサによって微分するステップと、
該微分された出力電圧の関数として該オーバーラップをさらに調整するステップと
を含む、請求項３６〜４０のいずれか１つに記載の方法。
【請求項４２】
前記オーバーラップを別個に調整するステップは、
前記デジタル信号プロセッサを用いて前記対向電流増幅器の全デューティサイクルを微分するステップと、
該微分された全デューティサイクルの関数として該オーバーラップをさらに調整するステップと
を含む、請求項３６〜４０のいずれか１つに記載の方法。
【請求項４３】
前記デジタル信号プロセッサは、ローパスフィルタモジュール、逆等化モジュール、コンプレッサリミッタモジュール、熱管理モジュール、スリープモードモジュール、電源管理モジュール、コンピュータ制御およびモニタリングモジュール、ならびに負荷管理モジュールの内の少なくとも１つを含む、請求項２６〜３０のいずれか１つに記載のパルス幅変調オーディオ増幅器。
【手続補正書】
【提出日】平成15年10月31日(2003.10.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号の関数として増幅された出力信号を生成するために動作可能なスイッチングモードパワーコンバータ（２０６）と、
アナログ出力信号エラーを用いて該出力信号を連続的に線形化するための負のフィードバック制御を用いてアナログドメインにおいて動作可能である、該スイッチングモードパワーコンバータに電気的に接続されたフィードバック制御回路（２００）と、
フィードフォワードエラー補正信号を用いて該アナログ出力信号エラーの調整によって該出力信号をさらに線形化するためのフィードフォワード制御を用いて動作可能である、該フィードバック制御回路に電気的に接続されたデジタル信号プロセッサ（１８）と
を含む、パルス幅変調オーディオパワー増幅器（１０）。
【請求項２】
前記フィードバック制御回路は、前記出力信号の電圧および電流の関数として前記出力信号エラーを生成するために動作可能である、請求項１に記載のパルス幅変調オーディオパワー増幅器。
【請求項３】
前記デジタル信号プロセッサは、支配的なエラー信号の推定に基づいて前記フィードフォワードエラー補正信号を別個に生成するために動作可能であり、該支配的なエラー信号は、前記出力信号の電圧および電流を用いて推定される、請求項１または２に記載のパルス幅変調オーディオパワー増幅器。
【請求項４】
制御電圧（Ｖｃｃ）を生成するために動作可能な実質的に非調整の電源（１４）をさらに含み、前記出力信号の電圧は、該実質的に非調整の電源電圧における変動に対して前記フィードバック制御回路によって補償される、請求項１〜３のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項５】
前記デジタル信号プロセッサは、前記実質的に非調整の電源の管理に応答して、前記入力信号に対する適応保護測定を選択的に実行するためにデジタルドメインにおいて動作可能である、請求項４に記載のパルス幅変調オーディオパワー増幅器。
【請求項６】
前記デジタル信号プロセッサは、前記出力信号の電圧および電流の関数として別個の負荷保護モニタリングを実行するために動作可能である、請求項１〜５のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項７】
前記デジタル信号プロセッサは、前記デジタルドメインから前記アナログドメインに変換された前記フィードフォワードエラー補正信号を用いて前記出力信号エラーを別個に調整するために動作可能である、請求項１〜６のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項８】
前記スイッチングモードパワーコンバータは、対向電流増幅器（４８）を含む、請求項１〜７のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項９】
フィードバック制御回路（２００）と、
出力信号を生成するための閉ループアナログ制御を用いてスイッチングモードパワーコンバータを連続的に駆動するために動作可能である、該フィードバック制御回路に電気的に接続されたスイッチングモードパワーコンバータ（２０６）と、
フィードフォワードエラー補正信号を該閉ループ制御に注入するために動作可能である、該フィードバック制御回路に電気的に接続されたデジタル信号プロセッサ（１８）と
を含む、パルス幅変調オーディオパワー増幅器（１０）。
【請求項１０】
前記フィードバック制御回路は、前記スイッチングモードパワーコンバータの出力電流ならびに前記出力信号の電圧および電流の内の少なくとも１つの関数としてアナログ処理を用いて出力信号エラーを生成するために動作可能である、請求項９に記載のパルス幅変調オーディオパワー増幅器。
【請求項１１】
前記デジタル信号プロセッサは、前記出力信号の電圧および電流の関数として前記フィードフォワードエラー補正信号をデジタルに推定するために動作可能である、請求項９または１０に記載のパルス幅変調オーディオパワー増幅器。
【請求項１２】
閉ループ制御は、高周波数出力ひずみを束縛するのに十分高く、前記フィードフォワードエラー補正信号の変化よりも高い周波数で発生する、請求項９〜１１のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１３】
前記スイッチングモードパワーコンバータが、複数の出力段スイッチ（５６）を含み、該スイッチの各々は、デューティサイクルで動作可能であり、該デューティサイクルのオーバーラップは、前記デジタル信号プロセッサによって生成されたオフセット信号の関数として変更可能である、請求項９〜１２のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１４】
前記デジタル信号プロセッサは、前記スイッチングモードパワーコンバータの出力電流の関数としてオーバーラップの量を選択するために動作可能である、請求項１３に記載のパルス幅変調オーディオパワー増幅器。
【請求項１５】
前記デジタル信号プロセッサは、ルックアップテーブルからのオーバーラップを決定するために動作可能である、請求項１３または１４に記載のパルス幅変調オーディオパワー増幅器。
【請求項１６】
前記デジタル信号プロセッサは、前記出力信号の電圧を経時的に検知かつ微分するために動作可能であり、前記デューティサイクルにおけるオーバーラップは、前記微分された出力電圧の関数として選択可能である、請求項１３〜１５のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１７】
前記デジタル信号プロセッサは、前記出力段スイッチのスイッチングデューティを経時的に検知かつ微分するために動作可能であり、デューティサイクルのオーバーラップはまた、該微分されたスイッチングデューティの関数として選択可能である、請求項１３〜１６のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１８】
前記フィードバック制御回路は、三角波発生器（２２２）を含み、該三角波発生器は、三角波信号を生成するために動作可能であり、該三角波信号は、前記オーバーラップの量を調整するために前記オフセット信号によって調整可能である、請求項９〜１７のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項１９】
複数の出力段スイッチ（５４）を含む対向電流増幅器（４８）であって、該出力段スイッチ（５４）の各々は、各制御信号に応答してデューティサイクルにおいて動作可能である、対向電流増幅器（４８）と、
該対向電流増幅器の出力電流を表す電流を検知するための手段と、
該出力段スイッチのデューティサイクルにおけるオーバーラップが該出力電流の関数として該デジタル信号プロセッサによって別個に選択可能である、該対向電流増幅器に接続されたデジタル信号プロセッサと
を含む、パルス幅変調オーディオパワー増幅器（１０）。
【請求項２０】
前記出力段は、完全なデジタルフィードフォワード制御を用いて前記デジタル信号プロセッサによって生成された各独立したデジタル制御信号に応答して動作可能である、請求項１９に記載のパルス幅変調オーディオパワー増幅器。
【請求項２１】
出力信号エラーを生成するためにアナログドメインにおいて動作可能であるフィードバック制御回路（２００）をさらに含み、該デジタル信号プロセッサは、フィードフォワードエラー補正信号を生成するために動作可能であり、前記出力段スイッチの各々が、該出力信号エラーおよび該フィードフォワードエラー補正信号の組み合わせの関数として生成された制御出力に応答して動作可能である、請求項１９または２０に記載のパルス幅変調オーディオパワー増幅器。
【請求項２２】
前記出力電流の関数としてオーバーラップを示す、ルックアップテーブルをさらに含む、請求項１９〜２１のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項２３】
前記デジタル信号プロセッサは、前記パルス幅変調オーディオパワー増幅器の出力電圧（Ｖｏｕｔ）を経時的に検知かつ微分するために動作可能であり、該デューティサイクルのオーバーラップはまた、該微分された出力電圧の関数として選択可能である、請求項１９〜２１のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項２４】
前記デジタル信号プロセッサは、前記出力段スイッチのスイッチングデューティを経時的に検知かつ微分するために動作可能であり、該デューティサイクルのオーバーラップはまた、該微分されたスイッチングデューティの関数として選択可能である、請求項１９〜２１、または２３のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項２５】
前記対向電流増幅器および前記デジタル信号プロセッサに電気的に接続された実質的な非調整電源（１４）をさらに含み、該実質的な非調整電源は、該対向電流増幅器および該デジタル信号プロセッサに制御電圧（Ｖｃｃ）を供給するために動作可能であり、前記デューティサイクルにおけるオーバーラップは、実質的な非調整電源電圧における変動の関数として該デジタル信号プロセッサによって調整可能である、請求項１９〜２１、または２３〜２４のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項２６】
制御電圧を生成するための動作可能である電源（１４）と、
全スイッチングデューティにおいて動作可能であり、該電源と電気的に接続された対向電流増幅器（４８）と、
該対向電流増幅器の出力電流をモニタリングするために動作可能である電流センサ（６６）と、
該電源および該対向電流増幅器に接続されたデジタル信号プロセッサ（１８）であって、該全スイッチングデューティは、該制御電圧および該出力電流の関数として該デジタル信号プロセッサによって約１に別個に変動される、デジタル信号プロセッサ（１８）と
を含む、パルス幅変調オーディオパワー増幅器（１０）。
【請求項２７】
前記電源は、実質的に非調整であり、前記デジタル信号プロセッサは、前記全スイッチングデューティの別個の変動によって電圧変動を補償するために動作可能である、請求項２６に記載のパルス幅変調オーディオパワー増幅器。
【請求項２８】
完全なデジタルフィードフォワード制御ループを用いて前記デジタル信号プロセッサによって発達したデジタル制御信号を用いて動的に確立される、請求項２６または２７に記載のパルス幅変調オーディオパワー増幅器。
【請求項２９】
前記デジタル信号プロセッサは、高周波数出力ひずみを束縛するために実質的に高い周波数のサンプリングレートにおいて前記制御電圧および前記出力電流を変換するための高速アナログデジタルコンバータを含む、請求項２６〜２８のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項３０】
前記出力電流は損傷を表し、前記デジタル信号プロセッサは、前記パルス幅変調されたオーディオパワー増幅器の出力電圧の導関数からさらなる損傷を決定するために動作可能である、請求項２６〜２９のいずれか１つに記載のパルス幅変調オーディオパワー増幅器。
【請求項３１】
入力信号をデジタルに処理するステップと、
該入力信号を連続的な波形に変換するステップと、
出力信号を生成するためにスイッチングモードパワーコンバータ（２０６）を用いて該連続的な波形を増幅するステップと、
負のフィードバック制御ループを用いて該出力信号を線形化するステップと、
該出力信号をさらに線形化するためにフィードフォワードエラー補正信号を該負のフィードバック制御ループに注入するステップと
を含む、パルス幅変調されたオーディオパワー増幅器（１０）においてひずみを最小化し、かつ忠実度を最適化する方法。
【請求項３２】
前記出力信号を線形化するステップは、該出力信号の電圧および電流の関数としてアナログドメインにおいて出力信号エラーを生成するステップを含む、請求項３１に記載の方法。
【請求項３３】
フィードフォワードエラー補正信号を注入するステップは、前記出力信号の電圧および電流の関数として、前記デジタルドメインにおいてフィードフォワード制御ループを用いて該フィードフォワードエラー補正信号を生成するステップを含む、請求項３１または３２に記載の方法。
【請求項３４】
前記出力信号の電圧は、電源制御電圧における変動の関数として補償される、請求項３１〜３３のいずか１つに記載の方法。
【請求項３５】
前記フィードフォワードエラー補正信号を注入するステップは、前記デジタルドメインにおいてデジタル信号プロセッサ（１８）を用いて該フィードフォワードエラー補正信号を生成するステップを含む、請求項３１〜３４のいずれか１つに記載の方法。
【請求項３６】
各デューティサイクルにおいて対向電流増幅器（４８）において複数の出力段スイッチ（５６）の各々をスイッチングするステップと、
該対向電流増幅器の出力電流をモニタリングするステップと、
該出力電流の関数としてデジタル信号プロセッサを用いて該出力段スイッチのデューティサイクルにおけるオーバーラップを別個に調整するステップと
を含む、パルス幅変調されたオーディオパワー増幅器（１０）においてひずみを最小化し、かつ忠実度を最適化する方法。
【請求項３７】
複数の出力段スイッチの各々をスイッチングするステップは、完全なデジタルフィードフォワード制御の関数として、前記デジタル信号プロセッサを用いて前記出力段スイッチの各々に対するデジタル制御信号を独立して生成するステップを含む、請求項３６に記載の方法。
【請求項３８】
複数の出力段スイッチの各々をスイッチングするステップは、デジタルフィードフォワード制御と組み合わせたアナログ負のフィードバック制御の関数として、該出力段スイッチに対する制御信号を生成するステップを含む、請求項３６または３７に記載の方法。
【請求項３９】
前記アナログフィードバック制御は、出力信号エラーを生成し、該デジタルフィードフォワード制御は、フィードフォワードエラー補正信号を生成し、前記出力信号エラーは、前記制御信号の生成の間、該フィードフォワードエラー補正信号によって調整される、請求項３６〜３８のいずれか１つに記載の方法。
【請求項４０】
前記デューティサイクルにおけるオーバーラップを別個に調整するステップは、該オーバーラップの調整によって前記パルス幅変調オーディオパワー増幅器における損傷を補償するステップを含む、請求項３６〜３９のいずれか１つに記載の方法。
【請求項４１】
前記デューティサイクルにおけるオーバーラップを別個に調整するステップは、
前記対向電流増幅器の出力電圧を前記デジタル信号プロセッサによって微分するステップと、
該微分された出力電圧の関数として該オーバーラップをさらに調整するステップと
を含む、請求項３６〜４０のいずれか１つに記載の方法。
【請求項４２】
前記オーバーラップを別個に調整するステップは、
前記デジタル信号プロセッサを用いて前記対向電流増幅器の全デューティサイクルを微分するステップと、
該微分された全デューティサイクルの関数として該オーバーラップをさらに調整するステップと
を含む、請求項３６〜４０のいずれか１つに記載の方法。
【請求項４３】
前記デジタル信号プロセッサは、ローパスフィルタモジュール、逆等化モジュール、コンプレッサリミッタモジュール、熱管理モジュール、スリープモードモジュール、電源管理モジュール、コンピュータ制御およびモニタリングモジュール、ならびに負荷管理モジュールの内の少なくとも１つを含む、請求項２６〜３０のいずれか１つに記載のパルス幅変調オーディオ増幅器。
【国際調査報告】
2005509306.tif 000007
2005509306.tif 000008
2005509306.tif 000009
2005509306.tif 000010