(57)【要約】分子電子素子(10)又はクロスバー記憶素子(60)の製造方法を提供する。本素子は、少なくとも一対の交差ワイヤ(12,14)と、それらの間に配置された分子スイッチ薄膜(16)とを含む。本方法は、(a)基板(22)上に第１の層(12)をまず形成し、該第１の層(12)をインプリント法によりパターニングして下側電極(12)を形成することにより、基板(22)上に少なくとも１つの下側電極(12)を形成することと、(b)下側電極(12)の上に分子スイッチ薄膜(16)を形成することと、(c)後の処理における分子スイッチ薄膜に対する損傷を防止するため、任意選択で分子スイッチ薄膜(16)の上に保護層(24)を形成することと、(d)保護層(24)の上にポリマー層(26)をコーティングし、該ポリマー層(26)をインプリント法によってパターニングして、保護層(24)の一部を露出させる開口部を形成することと、(e)ポリマー層(26)上に第２の層(14)をまず形成し、該第２の層(14)をパターニングすることにより、ポリマー層(26)の開口部を通して保護層(24)上に少なくとも１つの上側電極(12)を形成することとを含む。インプリント法を用いると、広い面積にわたってナノスケールパターンを工業規格で許容される速い速度で形成することができる。その結果、インプリント法を用いると、ナノスケールの分子素子(10)、例えばクロスバー記憶回路(60)を製造することができる。
2005521237.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一対の交差ワイヤ(12,14)と、それらの間に配置された分子スイッチ薄膜(16)とを含む分子電子素子(10)を製造する方法であって、
(a)基板(22)上に第１の層(12)をまず形成し、該第１の層(12)をインプリント法を用いてパターニングして下側電極(12)を形成することにより、前記基板(22)上に少なくとも１つの下側電極(12)を形成することと、
(b)前記下側電極(12)の上に前記分子スイッチ薄膜(16)を形成することと、
(c)後の処理における前記分子スイッチ薄膜に対する損傷を防止するため、前記分子スイッチ薄膜(16)の上に保護層(24)を任意選択で形成することと、
(d)前記保護層(24)の上にポリマー層(26)をコーティングし、前記インプリント法を用いて前記保護層の部分を露出させる開口部を形成することにより、前記ポリマー層(26)をパターニングすることと、
(e)前記ポリマー層(26)上に第２の層(14)をまず形成し、該第２の層(14)をパターニングして上側電極(14)を形成することにより、前記ポリマー層(26)の前記開口部を通して前記保護層(24)上に少なくとも１つの上側電極(14)を形成することと、
からなる方法。
【請求項２】
前記インプリント法が、圧縮成形処理と、それに続くパターン転写処理とを含む、請求項１の方法。
【請求項３】
ナノスケールの形状を有する型を薄いレジストキャストの表面(12)にまず押し込み、それによって前記レジストに厚さの違いのパターンを作成し、型を取り外し、異方性エッチング処理を用いて圧縮部分に残ったレジストを除去することにより、前記パターンをレジスト厚全体にまで転写する、請求項２の方法。
【請求項４】
前記下側電極(12)が金属または半導体を含む、請求項１の方法。
【請求項５】
前記分子薄膜(16)が、自己組織化法またはラングミュア−ブロジェット法によって形成される、請求項１の方法。
【請求項６】
前記第１の層(12)および前記第２の層(14)が、リフトオフ法またはエッチング法によって個別にパターニングされる、請求項１の方法。
【請求項７】
前記上側電極(14)が金属または半導体を含む、請求項１の方法。
【請求項８】
前記上側電極(14)が前記下側電極(12)に対してゼロ以外の角度で形成される、請求項１の方法。
【請求項９】
前記上側電極(14)が前記下側電極(12)に対して実質的に直交するように形成される、請求項１の方法。
【請求項１０】
請求項１に記載の交差ワイヤ(12,14)の複数の前記対と、それらの間に配置された前記分子スイッチ薄膜とを含むクロスバー分子素子(60)を製造する方法であって、
(a)前記基板(22)上に前記第１の層(12)をまず形成し、前記インプリント法を用いて前記下側電極(12)のアレイを形成することにより、前記基板(22)上に前記下側電極(12)のアレイを形成することと、
(b)前記下側電極(12)のアレイの上に前記分子スイッチ薄膜(16)を形成することと、
(c)前記分子スイッチ薄膜(16)の上に前記保護層(24)を任意選択で形成することと、
(d)前記保護層(24)の上に前記ポリマー層(26)をコーティングし、前記インプリント法を用いて前記保護層(24)の部分を露出させる複数の開口部を形成することにより、前記ポリマー層(26)をパターニングすることと、
(e)前記ポリマー層(26)上に前記第２の層(14)をまず形成し、該第２の層(14)をパターニングして前記上側電極(14)のアレイを形成することにより、前記ポリマー層(26)の前記開口部を通して前記保護層(24)上に前記上側電極(14)のアレイを形成することと、
からなる方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、概してナノスケールコンピューティングおよび記憶回路に関し、詳しくは、素子に使用するワイヤの形成に関し、具体的には、電極、素子および回路を形成するためのインプリントの使用に関する。「ナノスケール」とは、電極間の垂直方向の長さまたは電気経路が数ナノメートル程度であることを意味する。
【０００２】
関連特許出願の相互参照
本出願は、１９９９年３月２９日に出願された「Chemically Synthesized and Assembled Electronic Devices」と題するナノスケールコンピューティングおよび記憶回路に使用されるナノワイヤの形成に関する特許出願第０９／２８０，０４８号に関連する。また、本出願は、同じく１９９９年３月２９日に出願された「Molecular Wire Crossbar Interconnect (MWCI) for Signal Routing and Communications」と題する特許出願第０９／２８０，２２５号、「Molecular Wire Crossbar Logic (MWCL)」と題する特許出願第０９／２８０，０４５号、および「Molecular Wire Transistor (MWT)」と題する特許出願第０９／２８０，１８８号、並びに２０００年１０月３日に付与された「Molecular Wire Crossbar Memory」と題する米国特許第６，１２８，２１４号にも関連し、それらは全てナノコンピューティングで使用される記憶回路および論理回路の種々の態様に関する。また、本出願は、２００１年３月２９日に出願された特許出願第０９／８２３，１９５号にも関連する。上記の参考文献は全て、参照によって本明細書に援用する。
【背景技術】
【０００３】
集積回路素子の形状サイズは常に小さくなっていて、良好な動作の素子を設計することが益々難しくなってきている。また、その製造も、益々難しく、かつコストがかかるようになってきている。さらに、素子内でアクセスまたは使用される電子数が少なくなるのに従って、電気特性の統計的変動も大きくなっている。極限においては素子の動作が単一の電子に依存するため、従来の素子の概念を変えなければならない。
【０００４】
分子エレクトロニクスは、電気素子を用いて従来の素子を増強する可能性や、さらには従来の素子を電気素子で置き換える可能性を持ち、外部から加えた電圧によって変更することができ、素子の概念にわずかな変更を加えるだけでミクロンサイズの寸法からナノメートルスケールの寸法に設計を縮小することができる可能性を持つ。分子スイッチング素子は安価な方法で形成することができる。例えば、C.P.Collier他著「Electronically Configurable Molecular-Based Logic Gates」、Ｓｃｉｅｎｃｅ、Ｖｏｌ．２８５、ｐｐ．３９１〜３９４（１９９９年７月１６日）、およびC.P.Collier他著「A [2] Catenane-Based Solid State Electronically Reconfigurable Switch」、Ｓｃｉｅｎｃｅ、Ｖｏｌ．２８９、ｐｐ．１１７２〜１１７５（２０００年８月１８日）を参照して欲しい。Ｓｉ集積回路の上に自己組織化スイッチング素子を一体化し、下側の基板内の従来のＳｉ電子回路によってそれらのスイッチング素子を駆動できるようにする場合がある。スイッチング素子のアドレス指定には、相互配線またはワイヤが用いられる。
【０００５】
交差ワイヤスイッチを含む分子電気素子は、将来の電気素子およびコンピュータ素子として期待されている。例えばラングミュア−ブロジェット法または自己組織化された単分子層によって、薄い１つ又は複数の原子層を特定部位上に形成することができる。最適なＬＢ薄膜を形成するためには、下層の表面粗さを非常に正確に制御する必要がある。交差ワイヤスイッチは、例えば２つのワイヤまたは電極を含み、それら２つの電極間に分子スイッチの類が配置される場合がある。
【０００６】
ナノスケール電子回路の場合、それらの回路に想定される機能を持つ新規の物質と、それらの回路を形成するための新規の処理を発明する必要がある。特別な機能を有するナノスケール分子は、ナノスケールコンピューティングおよび記憶回路に使用するための基本素子として用いることができる。
【０００７】
ナノメートルスケールでパターニングされる薄膜に関して既に開発されているインプリント法の例については、例えば、S.Y.Chou他著「Imprint Lithography with 25-Nanometer Resolution」、Ｓｃｉｅｎｃｅ、Ｖｏｌ．２７２、ｐｐ．８５−８７（１９９６年４月５日）、および１９９８年６月３０日にＳ．Ｙ．Ｃｈｏｕに付与された「Nanoimprint Technology」と題する米国特許第５，７７２，９０５号を参照して欲しい。それらはいずれも、参照によって本明細書に援用する。
【０００８】
簡単に言うと、インプリント法は、圧縮成形処理と、パターン転写処理とを含む。インプリントリソグラフィでは、ナノメートルスケールの形状を有する型を基板上の薄いレジストキャストにまず押し込み、レジスト内に厚さの違いのパターンを作成する。型を外した後、圧縮された部分に残ったレジストを異方性エッチング処理によって除去することで、そのパターンをレジスト厚全体にまで転写する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このインプリント法を工業用の製造工程に適したナノスケール回路の製造に組み込むことが必要とされている。
【課題を解決するための手段】
【００１０】
本発明によれば、分子電子素子を製造する方法が得られる。この分子電子素子は、少なくとも一対の交差ワイヤと、それらの交差ワイヤ間に配置された分子スイッチ薄膜とを含む。この方法は、
（ａ）まず基板上に第１の層を形成し、該第１の層をインプリント法によってパターニングして下側電極を形成することにより、基板上に少なくとも１つの下側電極を形成することと、
（ｂ）下側電極の上に分子スイッチ薄膜を形成することと、
（ｃ）後の工程における分子スイッチ薄膜に対する損傷を防止するため、分子スイッチ薄膜上に保護層を形成すること、
（ｄ）保護層の上にポリマー層をコーティングし、インプリント法によってそのポリマー層をパターニングして、保護層の部分を露出させる開口部を形成することと、
（ｅ）ポリマー層上に第２の層をまず形成し、該第２の層をパターニングすることにより、ポリマー層の開口部を通して保護層上に少なくとも１つの上側電極を形成することとを含む。
【００１１】
本明細書で使用されるようなインプリント法を用いると、ナノスケールのパターンを広い面積にわたって工業規格で許容される速い速度で製造することができる。その結果、インプリント法を用いて、ナノスケールの分子素子、例えばクロスバー記憶回路を製造することが可能になる。
【本発明を実施するための最良の形態】
【００１２】
定義
本明細書での使用に関し、「接合部」について用いられるような「自動位置合わせ」という用語は、２本のワイヤ（どちらか一方がコーティングされている場合、または機能を有している場合がある）を互いに交差させる場合、その行為が結合部を形成する交差の行為であるから、それら２本のワイヤ間に、スイッチおよび／またはその他の電気接続を形成する接合部が必ず形成されることを意味する。
【００１３】
「自己組織化」という用語は、本明細書での使用に関し、システムの構成要素の特性によって、何らかの規則的パターンに自然に適合するシステムのことを指す。そしてシステムは、その構成に適合することにより、システムのエネルギーの少なくとも局部的な最小値を達成する。
【００１４】
「一度だけ構成可能」という用語は、酸化反応や還元反応等の不可逆処理によってスイッチの状態を一度だけ変更することができることを意味する。このようなスイッチは、例えばプログラマブルリードオンリーメモリ（ＰＲＯＭ）の基本原理として用いることができる。
【００１５】
「構成変更可能」という用語は、酸化や還元等の可逆処理によってスイッチの状態を複数回変更することができることを意味する。言い換えれば、ランダムアクセスメモリ（ＲＡＭ）における記憶ビットのように、スイッチを複数回開閉することができることを意味する。
【００１６】
分子について使用されるような「双安定」という用語は、その分子が２つの比較的低いエネルギー状態を有することを意味する。分子は、ある状態から別の状態へと不可逆的に切り替えられる（一度だけ構成可能な）場合もあれば、ある状態から別の状態へと可逆的に切り替えられる（構成変更可能な）場合もある。
【００１７】
「ミクロンスケール寸法」とは、サイズが１マイクロメートル〜数マイクロメートルの範囲の寸法を指す。
【００１８】
「サブミクロンスケール寸法」とは、サイズが０．０５マイクロメートル〜１マイクロメートルの範囲の寸法を指す。
【００１９】
「ナノメートルスケール寸法」とは、０．１ナノメートル〜５０ナノメートル（０．０５マイクロメートル）の範囲の寸法を指す。
【００２０】
「ミクロンスケールワイヤ」とは、幅すなわち直径が１〜１０マイクロメートル以上の寸法であり、高さが数十ナノメートル〜数マイクロメートルの範囲であり、長さが数マイクロメートル以上である、棒状または帯状の導体または半導体を指す。
【００２１】
「ナノメートルスケールワイヤ」とは、幅あるいは直径が１〜５０ナノメートルの寸法であり、高さが０．３〜１００ｎｍの範囲であり、長さが数マイクロメートル以上である、棒状または帯状の導体または半導体を指す。
【００２２】
交差ワイヤスイッチ
以下の説明は、酸化還元（レドックス）反応を用いた電気化学的セルの形成、または電界（Ｅ）によって誘起されたバンドギャップ変化を用いた分子スイッチの形成により、マイクロメートル寸法およびナノメートル寸法の交差ワイヤスイッチを形成することに関する。いずれも場合も、分子スイッチは通常２つの状態を有し、第１の状態から第２の状態へと不可逆的に切り替える場合もあれば、第１の状態から第２の状態へと可逆的に切り替える場合もある。後者の場合、取り得る態様が２つある。すなわち、（１）所与の状態に切り替えた後電界を除去し、逆方向の電界をスイッチに加え、分子を元の状態に戻すときまで分子をその状態に留めておく（「ラッチする」）態様と、（２）電界を除去すると分子が元の状態に戻ろうとするため、分子を元の状態に切り替える必要が生じるまで、電界を維持することによって分子を切り替え後の状態に維持しければならない態様である。
【００２３】
レドックス反応法に基づく交差ワイヤスイッチは、上記の特許出願第０９／２８０，０４８号に開示され、特許請求されている。レドックス反法で用いられる分子の例には、ロタキサン、擬ロタキサン、カテナンおよびスピロピランが含まれる。
【００２４】
電界によって誘起されたバンドギャップ変化に基づく交差ワイヤスイッチは、２００１年３月２９日に出願された特許出願第０９／８２３，１９５号に開示され、特許請求されており、この特許出願は参照によって本明細書に援用する。電界によって誘起されたバンドギャップ変化の手法で用いられる分子の例には、次のものを示す分子が含まれる。
（１）分子の配座の変化または異性化
（２）化学結合の変化による共役長の変化によりバンドギャップが変化すること
（３）分子の折りたたみ又は引き伸ばし
【００２５】
化学結合の変化による共役長の変化によりバンドギャップを変化させることは、次の方法のうちの一方で行なうことができる。
（２ａ）バンド局在性を増減することにより電荷を分離または再結合させる方法
（２ｂ）電荷の分離または再結合、もしくはπ結合の破壊または形成により、共役長の変化を起こす方法
【００２６】
図１ａ〜図１ｃに関する説明はレドックス反応法の用語で表現しているが、本発明の教示が電界によって誘起されたバンドギャップ変化の手法にも同じく当てはまることは、当業者には容易に分かるであろう。
【００２７】
交差ワイヤスイッチ１０の実質的な素子構造を図１ｃに示す。交差ワイヤスイッチ１０はゼロ以外の何らかの角度で交差する２本のワイヤまたは電極１２、１４を含む。それらのワイヤはそれぞれ金属または半導体である。それらのワイヤ間には、図１ｂおよび図１ｃにＲで記した分子または分子化合物１６の層がある。２本のワイヤ１２、１４の交差部分に挟まれた特定の分子１８（ＲSで記す）は、スイッチ分子として特定される。ワイヤ間に適当な電圧を加えると、このスイッチ分子が酸化または還元される。分子を酸化（還元）させた場合、その後第２の種を還元（酸化）して、電荷の均衡が保たれるようにする。そして、それら２つの種はレドックス対と呼ばれる。この素子の一例では、一方の分子を還元した後、次いで第２の分子（レドックス対の他方）を酸化する場合がある。他の例では、分子を還元し、一方のワイヤを酸化する場合がある。第３の例では、分子を酸化し、一方のワイヤを還元する場合がある。第４の例では、一方のワイヤを酸化し、他方のワイヤに関連する酸化物を還元する場合がある。いずれの場合においても、酸化または還元は、２本のワイヤ間におけるトンネル距離またはトンネル障壁の高さに影響を与え、ワイヤ接合部を介した電荷搬送の速度を急激に変化させるので、スイッチの基本原理としての役割を果たす。
【００２８】
レドックス対から作成される素子１０（マイクロメートルスケールあるいはナノメートルスケール）は、図１ａ〜図１ｃに示した方法に従って作成することができる。この場合、図１ａに示すように、基板２２上に半導体（すなわちシリコン）ナノワイヤ１２を堆積させる。半導体ナノワイヤ１２は、絶縁性の表面層２０（シリコンの場合、表面層は天然ＳｉＯX、ｘ＝１、２である）を有する場合がある。基板２２は絶縁性であり、限定はしないが、無ドープ半導体（すなわち、意図的にドープしていない半導体）、窒化シリコン、アモルファス二酸化シリコン（すなわちガラス）、結晶性二酸化シリコン（すなわち石英）、サファイア、シリコンカーバイド、ダイヤモンドライクカーボン（ＤＬＣ）など、半導体の製造に一般に使用される基板材料であればいずれも含む場合があり、バルク形態で（基板全体に）含む場合もあれば、薄膜形態（シリコン、ガリウムヒ素などの半導体基板上に成長または堆積させた薄膜）で含む場合もある。
【００２９】
次に、レドックス対の分子１６（図１ｂにＲで記したもの）をラングミュア−ブロジェット膜として、または真空昇華等の何らかの他の形態の堆積によって転写する。レドックス対１６は、ワイヤ１２と基板２２との両方を覆うこともできるし、ワイヤ１２だけを覆うこともできる。
【００３０】
最後の工程で、金属または半導体のナノワイヤ１４を第１のワイヤ１２と交差させるようにして堆積させる。ナノワイヤ１４は絶縁体層（図示せず）を有する場合がある。図１ｃに示すように、２本のワイヤ１２，１４間に挟まれたレドックス対１８だけが、分子スイッチ１０として定義される。すなわち、分子スイッチ１０として機能する。
【００３１】
本発明によると、基板２２上にナノワイヤ１２を層としてまず形成し、続いて上で述べた従来技術の参考文献に開示されているようなインプリント法を用いて、その層を個々の電極にパターニングする。本明細書で用いるように、従来技術のインプリント法を用いると、広い面積にわたってナノスケールパターンを工業規格で許容される速い速度で作成することができ、クロスバー記憶回路等のナノスケール分子素子を製造することができる。
【００３２】
簡単に言うと、インプリント法は、圧縮成形処理と、パターン転写処理とを含む。インプリントリソグラフィでは、ナノメートルスケールの形状を有する型を基板上の薄いレジストキャストにまず押し込み、レジスト内に厚さの違いのパターンを生成する。型を外した後、圧縮された部分に残ったレジストを異方性エッチング処理を用いて除去することにより、そのパターンをレジスト厚全体にまで転写する。下側電極１２の場合、下側電極の表面に薄いレジストすなわちポリマー（図示せず）を形成し、型上に形成された所望のパターンをレジストに押し込み、そしてリフトオフ処理またはエッチング処理によってそのパターンを電極に転写する。リフトオフ処理およびエッチング処理はいずれもレジスト技術においてよく知られている。いずれの場合も、インプリント処理の後、ポリマー突出部において基板が露出しなくなる。
【００３３】
リフトオフ処理の場合、電子ビーム蒸着等によって金属または半導体の層１２を垂直に堆積させる。次のステップで、適当な溶媒の中でポリマーを溶かす。露出した基板に直接接触している金属だけが残り、その金属が露出部にワイヤ（すなわちパターン）を画定する。
【００３４】
エッチング処理の場合、基板全体にわたって金属または半導体の層１２を堆積させ、その金属または半導体の層の上にポリマーを堆積させる。インプリントの後、露出した半導体層１２をエッチング（通常、反応性イオンエッチングまたはウェット化学エッチングを用いる）によって除去し、ポリマーで保護された半導体層１２を残す。エッチングの後、そのポリマーを溶媒の中で溶かし、露出していない部分にワイヤ（すなわちパターン）を画定する。
【００３５】
次に図２〜図４を参照する。下側電極１２はインプリント法で作成され、上記２つの方法のうちの一方を用いて作成される。このようにして、図２ａおよび図２ｂに示すように、基板２２上に複数の下側電極１２からなる電極アレイが形成される。下側電極１２は、金属でも半導体でもよい。次に、自己組織化法またはラングミュア−ブロジェット法によって、それらの下側電極１２の上に分子薄膜１６を堆積させる。後の工程における分子薄膜に対する損傷を防止するため、分子層１６の上に保護層２４（金属あるいは半導体）を堆積させる。この保護層は金属または半導体である。
【００３６】
上側電極１４を作成するためには、上で簡単に説明したインプリント法により、２つの方法のうちの一方を用いて、図３ａおよび図３ｂに示すように保護層２４の上にポリマー層２６をコーティングし、パターニングする。この場合、保護層２４は「基板」として働く。
【００３７】
次に、リフトオフ法またはエッチング法により、図４ａおよび図４ｂに示すように第２の電極１４を堆積させ、パターニングする。第２の電極１４は、金属でも半導体でもよい。図４ａおよび図４ｂから分かるように、上側電極１４は下側電極１２と直交している（実際には、２つの電極１２および１４は、互いにゼロ以外の任意の角度で形成することができる）。
【００３８】
上記の教示に基づくと、本明細書で用いたインプリント処理は、スイッチ、クロスバーおよび上で説明した工程よりも更に複雑な工程を必要とする回路を含む、完全な分子電子回路を製造するのにも使用できることが明らかであろう。具体的に言うと、本明細書に開示し特許請求の範囲に記載した交差ワイヤ（マイクロメートルまたはナノメートル）を形成する技術は、様々な機能を実現するために用いることができ、マイクロスケールおよびナノスケールで計算を実行する種々の有用な素子および回路を形成するのに用いることができる。例えば応用形態には、信号ルーティングおよび通信のための分子ワイヤクロスバー配線（ＭＷＣＩ）、分子ワイヤクロスバーメモリ（米国特許第６，１２８，２１４号）、プログラマブルロジックアレイを用いた分子ワイヤクロスバーロジック（ＭＷＣＬ）、分子ワイヤクロスバーネットワーク用デマルチプレクサ、分子ワイヤトランジスタ、および表示装置用の画素アレイが含まれる。
【００３９】
図５に示すように、本発明のスイッチ１０は２次元アレイ状に複製することができ、複数のスイッチ、すなわちアレイ６０を形成して、クロスバースイッチを形成することができる。図５は６×６のアレイ６０を示したものであるが、本発明がこのアレイ内の特定数の素子すなわちスイッチに限定されることはない。１つの点、例えば２ｂに対するアクセスは、ワイヤ２およびワイヤｂに電圧を加えて、上記のように、それらの接合部にある分子種１８の状態を変化させることによって行われる。従って、本明細書の教示によれば、それらの予め選択された接合部だけを設定するために各接合部にアクセスすることが容易に可能となる。クロスバースイッチアレイ６０の動作の詳細については、上で参照した米国特許第６，１２８，２１４号の中でさらに詳しく説明している。
【００４０】
産業上の利用可能性
分子電子素子を製造するためにインプリントを用いる方法は、ナノスケールコンピューティングおよび記憶回路において用途を見いだせるものと期待されている。
【図面の簡単な説明】
【００４１】
【図１ａ】化学的に製造された（ナノスケールの直径の）ワイヤを用いて交差ワイヤスイッチを形成する一工程を示す概略図である。
【図１ｂ】化学的に製造された（ナノスケールの直径の）ワイヤを用いて交差ワイヤスイッチを形成する一工程を示す概略図である。
【図１ｃ】化学的に製造された（ナノスケールの直径の）ワイヤを用いて交差ワイヤスイッチを形成する一工程を示す概略図である。
【図２ａ】本発明の処理を示す断面図である。
【図２ｂ】図２ａのものを直交方向から見た断面図である。
【図３ａ】本発明の処理を示す断面図である。
【図３ｂ】図３ａのものを直交方向から見た断面図である。
【図４ａ】本発明の処理を示す断面図である。
【図４ｂ】図４ａのものを直交方向から見た断面図である。
【図５】本発明のスイッチの２次元のアレイを示す概略図であり、６×６のクロスバースイッチを示したものである。
【図１ａ】
2005521237.tif 000003
【図１ｂ】
2005521237.tif 000004
【図１ｃ】
2005521237.tif 000005
【図２ａ】
2005521237.tif 000006
【図２ｂ】
2005521237.tif 000007
【図３ａ】
2005521237.tif 000008
【図３ｂ】
2005521237.tif 000009
【図４ａ】
2005521237.tif 000010
【図４ｂ】
2005521237.tif 000011
【図５】
2005521237.tif 000012
【国際調査報告】
2005521237.tif 000013
2005521237.tif 000014