(57)【要約】トランジスタの対を有する二重平衡ミキサは、トランジスタ間の面積不整合によって影響される。面積不整合は、電圧に直接関係付けられるミキサコアトランジスタ間の比として表現され得る。従って、トランジスタ対のミキサコアトランジスタの内の１つへの入力電圧は、面積不整合を補償し得る。補償は、ミキサコアトランジスタの内の１つへの電圧トラックアンドホールドフィードバックループによって達成される。本発明は、第１のトランジスタ対の面積比、第１の出力分枝に電気的に接続された第１のバイアス電圧を有する第１のセットのトランジスタと、第２のトランジスタ対の面積比、第２の出力分枝に電気的に接続された第２のバイアス電圧を有する第２のセットのトランジスタと、第１のセットのトランジスタに接続された動作可能な補正ループを含む。【選択図】図１
2005503690.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタ対の面積比、および第１の出力分枝に電気的に接続された第１のバイアス電圧を有する第１のセットのトランジスタと、
第２のトランジスタ対の面積比、および第２の出力分枝に電気的に接続された第２のバイアス電圧を有する第２のセットのトランジスタと、
該第１のセットのトランジスタに接続された、動作可能な補正ループであって、該補正ループは、該第１の出力分枝における電流からおよび該第２の出力分枝の別の電流からデルタバイアス電圧を決定し、そして該第１の出力分枝における電流が該第２の出力分枝における他の電流と等しいように、該第１のトランジスタ対のトランジスタ上の該第１の電圧を調整する、補正ループと
を含む、信号ミキシングのための装置。
【請求項２】
前記第１のセットのトランジスタは、関連付けられた第１の面積不整合を有し、前記第２のセットのトランジスタは、関連付けられた第２の面積不整合を有し、該第１のバイアス電圧は、該第１のセットのトランジスタの該第１の面積不整合を加えた該電流に関する影響が、該第２のセットのトランジスタの該第２の面積不整合からの他の電流に関する影響に等しいように前記デルタバイアス電圧と結合される、請求項１に記載の装置。
【請求項３】
前記第１のセットのトランジスタは、関連付けられた第１の面積不整合を有し、前記第２のセットのトランジスタは、関連付けられた第２の面積不整合を有し、前記第２のバイアス電圧は、該第２のセットのトランジスタの該第２の面積不整合を加えた他の電流に関する影響が、該第１のセットのトランジスタの該第１の面積不整合から該電流に関する影響に等しいように前記デルタバイアス電圧と結合される、請求項１に記載の装置。
【請求項４】
前記補正ループは演算増幅器である、請求項１に記載の装置。
【請求項５】
前記デルタバイアス電圧によって前記第１のバイアス電圧を調整するトランジスタをさらに含む、請求項４に記載の装置。
【請求項６】
前記トランジスタはＦＥＴである、請求項５に記載の装置。
【請求項７】
ＲＦ入力を受信する正のＲＦ入力端子および負のＲＦ入力端子、ならびに、別の信号入力を受信する正の入力端子および負の入力端子をさらに含む、請求項１に記載の装置。
【請求項８】
前記他の正の入力端子および前記他の負の入力端子は、ローカル発振器信号を受信する、請求項７に記載の装置。
【請求項９】
第１の対のトランジスタに電気的に接続される第１の出力分枝における電流を検知するステップと、
第２の対のトランジスタに電気的に接続される第２の出力分枝における別の電流を検知するステップと、
該第１の電流および該第２の電流に応答して、該第１の対のトランジスタにおけるトランジスタ上のバイアス電流を調整するステップと
を含む、信号をミキシングするための方法。
【請求項１０】
前記第１の対のトランジスタの第１の領域と前記第２の対のトランジスタの第２の領域との比を表す前記電流および他の電流からデルタバイアス電圧を決定するステップをさらに含む、請求項９に記載の方法。
【請求項１１】
前記電流を検知するステップは、該電流を測定するステップを含む、請求項１０に記載の方法。
【請求項１２】
前記他の電流を検知するステップは、該他の電流を測定するステップを含む、請求項１０に記載の方法。
【請求項１３】
前記バイアス電流を所定のイベントの発生に応じて初期化するステップをさらに含む、請求項１０に記載の方法。
【請求項１４】
前記所定のイベントは、前記第１のトランジスタの対および前記第２のトランジスタの対を含む回路の初期化である、請求項１３に記載の方法。
【請求項１５】
前記所定のイベントは、データの損失の表示である、請求項１３に記載の方法。
【請求項１６】
第１のトランジスタ面積比および第１のバイアス電圧を有する第１のセットのトランジスタと、
第２のトランジスタ面積比および第２のバイアス電圧を有する第２のセットのトランジスタと、
該第１のセットのトランジスタに接続された動作可能な補正ループであって、該補正ループは、該第１のバイアス電圧および該第２のバイアス電圧からデルタバイアス電圧を決定し、該デルタバイアス電圧によって、該第１のトランジスタの対におけるトランジスタの該第１のバイアス電圧を調整し、該デルタバイアス電圧は、式ΔＶｂｅ＝Ｖｔｌｎ［Δ（Ａ）］を用いて、該第１のトランジスタ面積比および該第２のトランジスタ面積比の変動に関係付けられ、ここで、ΔＶｂｅは、該第１のバイアス電圧および該第２のバイアス電圧の差であり、Ｖｔは、該第１のトランジスタの対および該第２のトランジスタの対に印加された等価なコレクタ電流であり、Δ（Ａ）は、該第１のトランジスタ面積比および該第２のトランジスタ面積比の差である、補正ループと、
該デルタバイアス電圧に関係する該第１のバイアス電圧を調整するトランジスタと
を含む、信号ミキシングのための装置。
【請求項１７】
第１のトランジスタ面積比および第１のバイアス電圧を有する第１のセットのトランジスタと、
第２のトランジスタ面積比および第２のバイアス電圧を有する第２のセットのトランジスタと、
該第１のバイアス電圧および該第１のセットのトランジスタに接続された動作可能な該第２のバイアス電圧からデルタバイアス電圧を決定するための手段と、
該デルタバイアス電圧によって該第１のトランジスタ対におけるトランジスタにおいて該第１のバイアス電圧を調整するための手段と
を含む、信号ミキシングのための装置。
【請求項１８】
前記デルタバイアス電圧は、式ΔＶｂｅ＝Ｖｔｌｎ［Δ（Ａ）］を用いて、該第１のトランジスタ面積比および該第２のトランジスタ面積比の変動に関係付けられ、ここで、ΔＶｂｅは、該第１のバイアス電圧および該第２のバイアス電圧の差であり、Ｖｔは、該第１のトランジスタの対および該第２のトランジスタの対に印加された等価なコレクタ電流であり、Δ（Ａ）は、該第１のトランジスタ面積比および該第２のトランジスタ面積比の差である、請求項１７に記載の装置。
【請求項１９】
前記決定するための手段は、演算増幅器である、請求項１７に記載の装置。
【請求項２０】
前記第１のバイアス電圧を前記デルタバイアス電圧によって調整するトランジスタをさらに含む、請求項１９に記載の装置。
【請求項２１】
前記トランジスタはＦＥＴである、請求項２０に記載の装置。
【請求項２２】
ＲＦ入力を受信する正のＲＦ入力端子および負のＲＦ入力端子、ならびに、別の信号入力を受信する正の入力端子および負の入力端子をさらに含む、請求項１７に記載の装置。
【請求項２３】
前記他の正の入力端子および前記他の負の入力端子は、ローカル発振器信号を受信する、請求項２２に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
（１．技術分野）
本発明は、概して無線周波数（ＲＦ）ミキサに関し、特に二重平衡ミキサに関する。
【背景技術】
【０００２】
（２．関連技術）
アナログ回路の偶数次（ｅｖｅｎ−ｏｒｄｅｒ）非線形性は、望ましくない偶数次ひずみを生じ、これにより信号依存直流（ＤＣ）オフセットを生じる。二重平衡ミキサ機能トランジスタ（ギルバートセルミキサ等）が差動的であるため、偶数次高調波が回路不整合の望ましくない影響として現れる。この回路不整合は、所望されたＤＣ信号をマスクし得る偶数次ひずみおよび顕著な信号依存ＤＣオフセットを生じるコアトランジスタのオンおよびオフサイクルのシフトにおいて見られる。所定の種類のトランジスタ不整合（面積不整合等）は、信号依存ＤＣオフセットを生じる。ＲＦ信号からベースバンド信号までの直接変換を実行する二重平衡ミキサは、所望された出力信号を崩壊させる偶数次ひずみによって生成されたＤＣオフセットの影響を受ける。さらに、ＤＣオフセットは、周波数に依存せず、ブロッキング信号が存在し、所望された信号を効果的にマスクし得るセルラー電話用途（ＧＳＭセルラー電話用途）においてさらなる問題を生成する。
【０００３】
ＤＣ信号への変換中にＤＣ情報の低下または損失は、ＲＦ信号をベースバンド信号に変換する中間ステップが使用される場合に（通常、ステージ間の信号のＡＣ結合のために）問題にならない。しかし、ＲＦ信号からベースバンド信号への１ステップ変換では、偶数次ひずみに起因するＤＣオフセットは、容易に解決されない問題である。その信号に悪影響を与えるＤＣオフセット問題を避けるように試みる場合、面積不整合の結果として偶数次ひずみによって生成されたＤＣオフセットの大きさを低減するために使用された一般的に２つのアプローチがある。信号依存ＤＣオフセットを抑制する第１のアプローチは、面積不整合を低減するためにコアトランジスタのサイズを増加させる。第２のアプローチは、トランジスタのスイッチング速度を増大させるようにローカル発振器（ＬＯ）ドライバ内で大量の電流を利用する。スイッチング速度を増加させることによって、トランジスタは、トランジスタの面積不整合が出力信号に悪影響を与える影響されやすい領域（対のトランジスタの両方がオン）において少ない時間を費やす。
【０００４】
トランジスタのサイズの増加は、スイッチング速度の任意の正の影響なしで駆動電流の増加を必要とする。駆動電流が増加する場合、バッテリ時間の望ましくない低減が生じる。バッテリ時間またはその寿命の低減は、ポータブル／モバイル通信製品において望ましくない。スイッチング速度を増加させる第２のアプローチは、ミキサコアトランジスタを制御するのに必要なＬＯドライバの電流を増大させ、より低い駆動インピーダンスを生じる。より高いバイアス電流はまた、ポータブル／モバイル通信製品のバッテリ寿命に悪影響を与える。従って、偶数次ひずみを抑制するためのいずれかのアプローチは、バッテリ時間に影響を与える大量の電流量を要する。従って、トランジスタ面積またはバイアス電流を増加させる必要なしで、偶数次ひずみを低減させることによってＤＣ信号の損失または低下を避けながら、当該技術に必要なものは、ＲＦ信号をベースバンド信号に直接変換し得る異なるタイプのミキサである。
【発明の開示】
【課題を解決するための手段】
【０００５】
（要旨）
広く概念化すれば、本発明は、ミキサコアトランジスタ間の面積不整合を補償するために、二重平衡ミキサ（例えばギルバートセルミキサ）のトランジスタ対のコアトランジスタの内の１つへのバイアス電圧調整である。任意のバイポーラ接合トランジスタ（ＢＪＴ）間の面積不整合の比は、ミキサコアトランジスタのベース−エミッタ電圧に直接関係付けられる。従って、面積不整合は、ミキサコアにおけるトランジスタの１つのトランジスタバイアス電圧を調整することによって補償される。二重平衡ミキサコアの全ての４つのトランジスタ間で整合させることは、典型的には要求されないが、ミキサコアを構成するトランジスタの２つの対間の整合が所定の環境で必要とされることが示され得る。
【０００６】
本発明の他のシステム、方法、特徴および利点は、以下の図面および詳細な説明の理解によって当業者に明確であるか、または明確になる。本説明内に含まれたこのようなさらなるシステム、方法、特徴、および利点の全てが本発明の範囲内に含まれ、添付の特許請求の範囲によって保護されることが意図される。
【０００７】
図面内の構成要素は、必ずしも縮尺通りである必要はなく、そのかわり、本発明の原理を示す際に強調がなされる。図面では、同様の参照符号は異なる図面にわたって対応する部分を示す。
【発明を実施するための最良の形態】
【０００８】
（好適な実施形態の詳細な説明）
図１では、ギルバートセルミキサ１００における偶数次非線形補正電圧フィードバックループの図が示される。このギルバートセルミキサ１００は、正のＲＦ入力端子１０４および負のＲＦ入力端子１０６を有するＲＦ入力１０２を有する。この正のＲＦ入力端子１０４は、ＢＪＴ１０８のベースに接続される。このＢＪＴ１０８のエミッタは、抵抗器１１０に接続され、ＢＪＴ１０８のコレクタは、抵抗器１１０に接続され、そしてＢＪＴ１０８のコレクタは、ＢＪＴ１１２およびＢＪＴ１１４のコレクタに接続される。抵抗器１１０は電流源１１６および別の抵抗器１１８に接続される。他の抵抗器１１８は、ＢＪＴ１２０のエミッタに接続される。ＢＪＴ１２０のベースは、負のＲＦ入力端子１０６に接続され、ＢＪＴ１２０のコレクタは、ＢＪＴ１２２およびＢＪＴ１２４のエミッタに接続される。
【０００９】
第２の信号がローカル発振器（ＬＯ）１２５によって供給され、ＬＯの正の端子接続１２６およびＬＯの負の端子接続１２８に接続される。ＬＯの正の端子接続１２６は、キャパシタ１３０および別のキャパシタ１３２に接続される。このキャパシタ１３０は抵抗器１３４、電流源１３６、およびＢＪＴ１１２のベースに接続される。この他方のキャパシタ１３２は、別の抵抗器１３８、別の電流源１４０、およびＢＪＴ１２４のベースに接続される。ＬＯの負の端子接続１２８は、２つのキャパシタ（１４２および１４４）に接続される。キャパシタ１４２は、抵抗器１４６、電界効果型トランジスタ（ＦＥＴ）１４８のドレイン、およびＢＪＴ１１４のベースに接続される。キャパシタ１４４は、抵抗器１５０、電流源１５２、およびＢＪＴ１２２のベースに接続される。
【００１０】
出力１５３は、正の出力端子１５４および負の出力端子１５６上にある。負荷１５７に接続される出力１５３が示される。正の出力端子１５４は、負荷抵抗器１５８に接続される。正の出力端子１５４は、演算増幅器１６２の負の端子、ＢＪＴ１１４のコレクタ、およびＢＪＴ１２４のコレクタに接続される。負の出力端子１５６は、別の負荷抵抗器１６０に接続される。負の出力端子１５６は、演算増幅器１６２の正の端子、ＢＪＴ１２２のコレクタ、およびＢＪＴ１１２のコレクタに接続される。演算増幅器１６２の出力は、ＦＥＴ１４８のゲートに接続され、ＦＥＴ１４８のソースは電流源１５２の電圧入力に接続される。
【００１１】
ギルバートセルミキサ１００は、理想的には同一である４つのコアトランジスタ１１２、１１４、１２２、および１２４を有する。しかし、各トランジスタ間の変動が避けられない。このＲＦ入力１０２は、トランジスタ１０８および１２０において受信される一方で、他の４つのトランジスタ１１２、１１４、１２２および１２４（コアトランジスタ）は、ＬＯの正の端末接続１２６およびＬＯの負の端末接続１２８において、ＬＯ１２５からの入力を受信する。このＲＦ入力１０２が０振幅である場合、電流源１１６に対する電流の半分がＢＪＴ１０８のエミッタに流れ、半分がＢＪＴ１２０のエミッタに流れる。従って、ＲＦ入力１０２の入力電圧（正のＲＦ端子１０４および負のＲＦ端子１０６）がＢＪＴ１０８と１２０との間で前後にフリップフロップ処理するように電流を不均衡化する。さらに、ＢＪＴ１０８および１２０におけるコレクタ電流は、等しい振幅を有するが反対位相を有する。
【００１２】
ＲＦ入力１０２において受信されたＲＦ信号およびＬＯ１２５からの信号のミキシングは、コアトランジスタ１１２、１１４、１２２、および１２４において発生する。正のＬＯ端子接続１２６におけるＬＯ１２５からの信号は、ＢＪＴ１１２および１２４のベースを駆動させるが、負のＬＯ端子接続１２８は、ＢＪＴ１１４および１２２のベースを駆動させる。スイッチング用語においてＢＪＴ１１２、１１４、１２２、および１２４を考慮すると、ＢＪＴ１１２および１２４は、ＢＪＴ１１４および１２２が開く場合、ＢＪＴ１１２および１２４が閉じる。次いで、ＢＪＴ１１２および１２４が開く場合、ＢＪＴ１１４および１２２が閉じる。このスイッチングは、ＬＯ１２５から受信された信号によって決定された速度において前後にフリップフロップ処理させる。
【００１３】
ＢＪＴ１１２、１１４、１２２、および１２４は、理想的ではなく、それらの間に面積不整合が存在し、それによりＢＪＴ１１２、１１４、１２２、および１２４のタイミングがシフトされる。しかし、ＢＪＴ１１２および１１４の面積比がＢＪＴ１２２と１２４との間の比に等しい場合、そのタイミングが補正され、偶数次ひずみが抑制される。ＢＪＴ１０８と１２０との間の面積不整合は、直接変換の実施形態において問題ではない。むしろ、ＢＪＴ対１１２、１１４、および１２２、１２４それぞれにおける面積不整合を調整するのではなく、ＢＪＴ対間の面積不整合の比がトランジスタの内の１つにおけるバイアス電圧の変化によって補償される。
【００１４】
ＢＪＴのコレクタ電流は、以下の式によって概算される。
【００１５】
【数１】
2005503690.tif 000003
ここで、Ｉｃ＝コレクタ電流、Ａ＝トランジスタ面積、Ｊ＝電流密度（Ａｍｐｓ／面積）、Ｖｂｅ＝ベースおよびエミッタ間の電圧、Ｖｔ＝閾値電圧である。２つの非等価なＢＪＴのコレクタ電流が等しい場合、面積不整合は、以下のバイアス電圧における等価な不整合に対応することが示される。
ΔＶｂｅ＝Ｖｔｌｎ［Δ（Ａ）］
ここで、Ｖｂｅ＝コレクタ電流、Ａ＝トランジスタ面積、Ｖｂｅ＝ベースおよびエミッタ間の電圧、Ｖｔ＝閾値電圧である。従って、ＢＪＴ面積不整合（コアＢＪＴトランジスタ１１２、１１４、１２２、および１２４の不整合）は、ＢＪＴ１１２、１１４、１２２、および１２４の内の１つの入力においてさらなる電源としてモデル化され得る。
【００１６】
面積不整合とバイアス電圧不整合との間の等価性は、演算増幅器１６２によって作製された補正またはフィードバックループとして図１に示される。このフィードバックまたは補正ループは、連続的な時間フィードバックループとは対照的に、トラックアンドホールドループである。まず、このフィードバックまたは補正ループは、そのエラーを「トラッキング」するか、またはエラーを補正し、次いで図１に示されるようにデジタル値またはアナログデータとしてそのデータを格納する。演算増幅器は、ギルバートセルミキサ１００の出力電圧の差を検出し、初期化に従って、ＢＪＴ１１４のバイアス電圧を調整する。演算増幅器１６２の出力は、ＦＥＴ１４８を活性化し、ＢＪＴ１１４のベースにおいて受信された電圧を調整することにより、面積不整合を補償し、ＤＣオフセットを実質的に低減するために、コアＢＪＴトランジスタの内の１つのバイアス電圧を調整する。この補正ループは、コアトランジスタのサイズが低減されることを可能にする一方で低駆動電流を要する。従って、ミキサ性能を維持または増大させつつ、バイアス電流の低減の望ましい影響が達成される。駆動電流の低減もまた、モバイルデバイスのバッテリ寿命を延ばす場合に支援する。
【００１７】
信号独立ＤＣオフセットのいくつかのシミュレーションが導かれる。過渡的ＤＣオフセットは、０秒でミキサコア内のトランジスタの１つの入力において導入され、補正ループは、５００ナノ秒で活性化される。シミュレーションの結果は、表１に示される。
【００１８】
【表１】
2005503690.tif 000004
表１に示されたように、この面積不整合または入力ＤＣオフセットは、ミキサ内のフィードバックループの利点を増大させる。
【００１９】
シミュレーションもまた、信号依存ＤＣオフセットを有するフィードバックループを有するミキサ回路上で実行され、その結果が表２に示される。第１の結果は、３つの回路（１．フィードバックループもトランジスタ不整合も有さない回路、２．ループを有さないがトランジスタ不整合を有する回路、および３．トランジスタ不整合およびそこで補正ループを有する回路）のシミュレーションによって得られる。０．６６ｍＶのＤＣオフセットは、ミキサコア内の１つのトランジスタの入力において導入される。過渡的なシミュレーションは、１マイクロ秒間、高精度な設定において実行され、４０９６のサンプルの離散フーリエ変換を行うことによって実行された。第２の結果は、同じ３つの回路から得られるが、ミキサコア内のトランジスタの内の１つの入力において導入された１．３３ｍＶのオフセットを有する。
【００２０】
【表２】
2005503690.tif 000005
表２に示されたように、面積不整合は、依存ＤＣオフセットを有する信号との面積不整合を補正する。その補正は、独立ＤＣオフセットの補正ほど大きくない依存ＤＣオフセットの補正であるが、フィードバックループを有する利点は表１および表２の両方に示されることに留意すること。
【００２１】
図２では、ギルバートセルミキサ１００における偶数次非線形補正電流フィードバックループの図が示される。このギルバートセルミキサ１００は、正のＲＦ入力端子１０４および負のＲＦ入力端子１０６を有するＲＦ入力１０２を有する。この正のＲＦ入力端子１０４は、ＢＪＴ１０８のベースに接続される。ＢＪＴ１０８のエミッタは、抵抗器１１０に接続され、ＢＪＴ１０８のコレクタは、ＢＪＴ１１２およびＢＪＴ１１４のコレクタに接続される。抵抗器１１０は、電流源１１６および別の抵抗器１１８に接続される。他の抵抗器１１８は、ＢＪＴ１２０のエミッタに接続される。ＢＪＴ１２０のベースは、負のＲＦ入力端子１０６に接続され、ＢＪＴ１２０のコレクタは、ＢＪＴ１２２およびＢＪＴ１２４のエミッタに接続される。
【００２２】
ＬＯ１２５によって供給された第２の信号は、ＬＯの正の端子接続１２６およびＬＯの負の端子接続１２８に接続される。このＬＯ正の端子接続１２６は、キャパシタ１３０および別のキャパシタ１３２に接続される。このキャパシタ１３０は、抵抗器１３４、電流源１３６、およびＢＪＴ１１２のベースに接続される。他のキャパシタ１３２は、別の抵抗器１３８、別の電流源１４０、およびＢＪＴ１１２のベースに接続される。ＬＯの負の端子接続１２８は、２つのキャパシタ１４２および１４４に接続される。キャパシタ１４２は、抵抗器１４６、ＦＥＴ１４８のドレイン、およびＢＪＴ１１４のベースに接続される。キャパシタ１４４は、別の抵抗器１５０、電流源１５２、およびＢＪＴ１２２のベースに接続される。
【００２３】
出力２０２は、正の出力端子２０４および負の出力端子２０６上にある。この正の出力端子２０４は、ＢＪＴ２０８のコレクタ、ＦＥＴ２１０のドレイン、および演算増幅器１６２の正の入力に接続される。負の出力端子２０６は、ＢＪＴ２１２のコレクタ、演算増幅器１６２の負の入力、およびＦＥＴ２１４のソースに接続される。ＢＪＴ２０８のエミッタが抵抗器２１６に接続される。抵抗器２１６はさらに接地接続される。ＢＪＴ２０８のベースがＢＪＴ２１２のベースおよび電源２１８に接続される。ＢＪＴ２１２のエミッタが抵抗器２２０に接続される。抵抗器２２０はさらに接地される。ＦＥＴ２１０および２１４のゲートは、別の電源２２２に接続される。電源２２４の出力は、ＦＥＴ２１４のソース、ＢＪＴ１２２のコレクタ、およびＢＪＴ１１２のコレクタに接続される。さらに、電流源２２６は、ＦＥＴ２１０のソース、ＢＪＴ１１４のコレクタ、およびＢＪＴ１２４のコレクタに接続される。演算増幅器１６２の出力は、ＦＥＴ１４８のゲートに接続される。正確な抵抗値および電源値は、インプリメンテーションおよび所望されたミキサ特徴によって変化するが、このようなミキサの当業者は、抵抗器および電源の値を適切に選択することが可能である。
【００２４】
ＲＦ入力１０２は、別の入力（ＬＯ１２５からの入力）と混合される。コアトランジスタの対１１２および１１４、ならびに１２２および１２４は、２つの入力を混合して出力２０２を生じる。面積不整合とバイアス電圧不整合との間の等価性は、演算増幅器１６２によって作成された補正ループまたはフィードバックループとして図２に示される。このフィードバックまたは補正ループは、連続時間フィードバックループとは対照的にトラックアンドホールドループである。ミキサコアトランジスタ間の面積不整合の補償は、図１と同様であるが、増幅および／またはフィルタリングの一部が調整前に行われる。これは、ミキサコアトランジスタ間の面積不整合を調整するデルタ電圧または電流値の決定が回路内の異なる場所で発生し得ることを示す。この２つの電圧は、演算増幅器１６２によって比較され、デルタ電圧値は、コアトランジスタの対１１２および１１４と１２２および１２４との間の面積不整合の比を表す。次いでデルタ電圧値は面積不整合を補償するようにＦＥＴ１４８のゲートにおいて使用される。面積不整合比を補償する電圧を使用することが成功する。なぜなら、これは、上述の式に示されたように、コアトランジスタ間のトランジスタ面積の比との間の関係があるためである。
【００２５】
電流源２２４および２２６は、ギルバートセルミキサ１００内部に配置されるように示されるが、代替の実施形態では、電流源２２４および２２６は、ギルバートセルミキサの外部に配置され得る。さらに、ＦＥＴトランジスタ２１０および２１４は、代替の実施形態におけるギルバートセルミキサの外部に配置され得る。ギルバートセルミキサ１００は、単一のデバイスとして示されるが、単一の半導体チップ、別個の素子としてフリップチップ技術を用いて接続された集積チップ、または上述の製造アプローチの任意の組み合わせとして実装されてもよい。
【００２６】
図３では、ギルバートセルミキサ１００における偶数次非線形補正フィードバックの例示的なプロセスを示すフローチャートが示される。パワーまたは電圧がギルバートセルミキサ１００に印加される場合、プロセスが開始する（３００）。パワーまたは電圧がギルバートセルミキサ１００に印加されると、コアトランジスタの面積不整合を補償するために電流バイアスを初期化する決定がなされる（３０２）。この初期化は、ギルバートセルミキサ１００に印加されたパワーまたは電圧に応じて発生する。代替の実施形態では、この初期化は、所定の間隔で、またはタイマーまたは出力信号内のＤＣ情報の損失などの所定のイベントに応じて発生し得る。回路がパワー付与されるために初期化が要求される場合（３０２）、電圧が正の出力端子１５４および負の出力端子１５６において存在する。正の出力端子における電圧（第１のバイアス電圧）が検知（３０４）または測定される。負の出力端子における電圧（第２のバイアス電圧）が検知（３０６）または測定される。この検知（３０４、３０６）は、所定の順序で発生するとして図３に示されるが、実際の実施では、この検知は、好適には同時に発生する。検知は演算増幅器１６２の利用によって達成され、デルタバイアス電圧を生じる（３０８）。測定はあまり望ましいアプローチではない。なぜなら、さらなる回路が２つの電圧を測定するために必要とされ、次いで２つの電圧を比較するためである。
【００２７】
出力信号のＤＣオフセットは、第１のトランジスタの対のトランジスタＢＪＴ１１４上のバイアス電圧をデルタバイアス電圧によって調整することによって補正される（３１０）。このデルタバイアス電圧は、キャパシタにわたる電圧としてアナログフォームまたはデジタルに格納され得る。次いで回路は、ギルバートセルミキサ１００のコアトランジスタの面積不整合の比を補償するように、デルタバイアス電圧（３１２）を用いて動作する。一旦パワーがギルバートセルミキサ１００から除去される場合、プロセスが終了する（３１４）。代替の実施形態では、出力電圧ではなく、出力電流をモニタリングすることは、ＤＣオフセットの調整のためのプロセスを達成する。本発明の種々の実施形態が説明されてきたが、より多くの実施形態およびインプリメンテーションが可能であり、それらが本発明の範囲内の入ることが当業者に明らかである。
【図面の簡単な説明】
【００２８】
【図１】図１は、ギルバートセルミキサにおける偶数次非線形補正電圧フィードバックループの図である。
【図２】図２は、図１のギルバートセルミキサにおける偶数次非線形補正電流フィードバックループの図である。
【図３】図３は、ギルバートセルミキサにおける偶数次非線形補正フィードバックループの例示的なプロセスを示すフローチャートである。
【図１】
2005503690.tif 000006
【図２】
2005503690.tif 000007
【図３】
2005503690.tif 000008
【国際公開パンフレット】
2005503690.tif 000009
2005503690.tif 000010
2005503690.tif 000011
2005503690.tif 000012
2005503690.tif 000013
2005503690.tif 000014
2005503690.tif 000015
2005503690.tif 000016
2005503690.tif 000017
2005503690.tif 000018
2005503690.tif 000019
2005503690.tif 000020
2005503690.tif 000021
2005503690.tif 000022
2005503690.tif 000023
2005503690.tif 000024
2005503690.tif 000025
2005503690.tif 000026
2005503690.tif 000027
2005503690.tif 000028
2005503690.tif 000029
2005503690.tif 000030
【国際公開パンフレット（コレクトバージョン）】
2005503690.tif 000031
【国際調査報告】
2005503690.tif 000032