(57)【要約】【課題】  電圧ピークに対してより頑強な、電力スイッチを提供すること。【解決手段】  電力スイッチは、半導体本体の能動エリアと、当該能動エリアに形成されていて、かつ、周期的な構造を有するチャネルと、前記能動エリアのソース拡散領域およびドレイン拡散領域と、を含み、前記ソース拡散領域は、前記チャネルの周期的な構造の半周期分前記ドレイン拡散領域から分離されていて、さらに、前記各々のソース拡散領域は、ソース・コンタクトを有し、かつ、前記各々のドレイン拡散領域は、ドレイン・コンタクトを有する、電界効果トランジスタ（FET）を備えている。前記ソース・コンタクトおよび前記ドレイン・コンタクトは、前記チャネルの対称面に対して横切る方向の列に整合されている。電流経路は、互いに交互に並ぶ前記ソース拡散領域と前記ドレイン拡散領域とに一体の前記ソース・コンタクトと前記ドレイン・コンタクトとの間で、実質的に同じ直列抵抗を有する。ESDに対し頑強な電力スイッチは、非常にコンパクトであり、かつ、高電圧に適している。
2005524242.tif 000002
【特許請求の範囲】
【請求項１】
−半導体本体の能動エリアと、
−当該能動エリアに形成されていて、かつ、周期的な構造を有するチャネルと、
−前記能動エリアのソース拡散領域およびドレイン拡散領域と、を含み、
前記ソース拡散領域は、前記チャネルの周期的な構造の半周期分前記ドレイン拡散領域から分離されていて、さらに、前記各々のソース拡散領域は、ソース・コンタクトを有し、かつ、前記各々のドレイン拡散領域は、ドレイン・コンタクトを有する、電界効果トランジスタ（FET）を備えている電力スイッチにおいて、
前記ソース・コンタクトおよび前記ドレイン・コンタクトが、各々、前記チャネルの対称面に対して横切る方向に列を形成し、電流経路は、互いに交互に並ぶ前記ソース拡散領域と前記ドレイン拡散領域とに関連する前記ソース・コンタクトと前記ドレイン・コンタクトとの間で、実質的に等しい直列抵抗に支配されることを特徴とする電力スイッチ。
【請求項２】
前記チャネルの前記周期的な構造は、領域をクランプしていて、前記ソース・コンタクト列および前記ドレイン・コンタクト列が、前記クランプされている領域の外側に位置することを特徴とする、請求項1に記載の電力スイッチ。
【請求項３】
前記ソース・コンタクト列および前記ドレイン・コンタクト列は、前記列の方向に、前記チャネルの半周期に等しい間隔に亘ってずれていることを特徴とする、請求項1または2に記載の電力スイッチ。
【請求項４】
前記半導体本体に対して少なくとも実質的に垂直に延在し、かつ、前記ソース・コンタクト列または前記ドレイン・コンタクト列と交差している平面内の鏡映に基づいた、前記チャネルの鏡像である、更なるチャネルが存在し、かつ、当該更なるチャネルは、前記チャネルに電気的に並列に接続されていることを特徴とする、請求項1、2、または3に記載の電力スイッチ。
【請求項５】
前記ソース・コンタクトおよび前記ドレイン・コンタクトは、前記チャネルおよび前記更なるチャネルによって囲まれている、前記ソース拡散領域および前記ドレイン拡散領域にコンタクトされていることを特徴とする、請求項3に記載の電力スイッチ。
【請求項６】
前記各ソース拡散領域は、第1の導電型であり、かつ、第2の導電型の領域によって、相互に分離されていることを特徴とする、請求項1に記載の電力スイッチ。
【請求項７】
複数の前記コンタクトは、前記ソース領域または前記ドレイン領域ごとに存在していることを特徴とする、請求項1に記載の電力スイッチ。
【請求項８】
前記チャネルより上に、前記チャネルから電気的に絶縁されているゲートが存在し、当該ゲートは、前記チャネルの前記周期的な構造に従うことを特徴とする、請求項1、または2に記載の電力スイッチ。
【請求項９】
前記ゲートは、シリサイド化されていることを特徴とする、請求項8に記載の電力スイッチ。
【請求項１０】
前記チャネルと同様に、前記ゲートが、更なるゲートを形成する鏡像を有していて、前記ゲートの周期は、その鏡像の周期に電気的に並列接続されていることを特徴とする、請求項8に記載の電力スイッチ。
【請求項１１】
前記ゲートの周期とその鏡像との間の接続は、前記ゲートおよび前記更なるゲートに用いられている材料と同一材料から作成されていることを特徴とする、請求項8に記載の電力スイッチ。
【請求項１２】
前記周期的な構造は、蛇行であることを特徴とする、請求項1、または8に記載の電力スイッチ。
【請求項１３】
前記FETは、グランドされたゲート構成に電気的に接続されていて、かつ、前記半導体本体は、グランドに電気的に接続されている低インピーダンス基板を備えるNMOSである、請求項1から12のいずれかに記載の電力スイッチの使用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、
−半導体本体の能動エリアと、
−当該能動エリアに形成されていて、かつ、周期的な構造を有するチャンネルと、
−前記能動エリアのソース拡散領域およびドレイン拡散領域と、を含み、
前記ソース拡散領域は、前記チャネルの周期的な構造の半周期分前記ドレイン拡散領域から分離されていて、さらに、
前記各々のソース拡散領域は、ソース・コンタクトを有し、かつ、
前記各々のドレイン拡散領域は、ドレイン・コンタクトを有する、
電界効果トランジスタ（FET）を備えている電力スイッチに関する。
【０００２】
また、本発明は、本発明による電力スイッチの使用方法に関する。
【背景技術】
【０００３】
特許文献1には、静電気放電（ESD：electrostatic discharge）／電気的過剰ストレス（EOS：electrostaticoverstress）から、集積回路（IC）を保護するようなMOSFETが開示されている。この集積回路は、MOSトランジスタを有するICである。MOSトランジスタを有するICに対しての最も一般的な保護回路は、ドレインがICの保護されるべきピンに接続され、かつ、ソースおよびゲートがグランドに接続されているNMOSトランジスタである。保護レベルは、NMOSのチャネル幅によって調整することができる。電圧条件の下では、このNMOSトランジスタの寄生バイポーラー・トランジスタが、保護されるべきピンとグランドとの間の主要な電流経路となる。この寄生バイポーラー・トランジスタは、ピン電圧がグランドに対してプラスである場合には、スナップバック（snap-back）領域で作動する。
【０００４】
この既知のMOSFETは、レイアウトがコンパクトである。チャネルは、蛇行形状である。周期的なパターンが繰り返されている蛇行チャネルの部分が、一周期である。チャネルの蛇行構造のため、単位面積あたりのチャネル幅は、増加する。単位面積あたりのチャネル幅の当該増加は、ESD保護のために電流レベルをより高くすることができるという効果をもたらす。その代わりに、当該ESD保護により、空間がより小さくなる可能性がある。この既知の実施例の場合、単位面積あたりの幅におけるゲインは、最大で40%である。
【０００５】
この既知のMOSFETの欠点は、レイアウトがコンパクトであるために、拡散領域において低い直列抵抗しか実現できないことである。その結果、トランジスタは、高電圧ピークの処理には向かない。加えて、このMOSFETは、ゲート抵抗が高いので、デバイスを速やかにスイッチすることができず、かつ、ゲート電圧を制御することができない。
【０００６】
デバイスのESDに対するロバスト性をテストするためには、一般的に、人体モデル（HBM：Human Body Model）およびデバイス放電モデル（CDM：ChargedDevice Model）が用いられる。HBMでは、人がデバイスに触れたときに生じるであろう放電について、シミュレーションが、行われる。人体は、指定の電圧に帯電される100pFの容量によって表すことができる。この容量は、その後、デバイスおよび1500Ωのレジスタを介して放電される。
【０００７】
CDMは、金属ベースのエリアと接触する、帯電したデバイスをシミュレートする。これは、典型的には、自動化された処理装置の場合に生じる。
【０００８】
一般的に、スナップバックで作動しているNMOS保護デバイスの主要な故障メカニズムは、二次降状にある。二次降状とは、衝撃イオン化電流の減少が、荷電粒子の熱生成に対してごくわずかであるときに、NMOS保護デバイス内に熱暴走を誘発する現象である。二次降状は、自己加熱による高電流がNMOS保護デバイスを流れる場合に生じる。二次降伏が生じる臨界温度まで構造を加熱するために必要な時間は、NMOS保護デバイスのレイアウトと、NMOS保護デバイスに亘るストレス電力分布とに依存する。
【０００９】
本発明の目的は、冒頭のパラグラフに開示されているタイプの、電圧ピークに対してより頑強な、電力スイッチを提供することである。
【００１０】
【特許文献１】米国特許第6,002,156号
【発明の開示】
【課題を解決するための手段】
【００１１】
この目的は、本発明による電力スイッチの場合には、前記ソース・コンタクトおよび前記ドレイン・コンタクトが、各々、前記チャネルの対称面に対して横切る方向に列を形成し、電流経路は、互いに交互に並ぶ前記ソース拡散領域と前記ドレイン拡散領域とに関連する前記ソース・コンタクトと前記ドレイン・コンタクトとの間で、実質的に等しい直列抵抗に支配されることで達成される。
【００１２】
トランジスタの一部が、スナップバック状態となり、かつ、ドレイン電圧を減少させる場合には、直列抵抗の電流が増加する場合に確立することが出来る電圧が、トランジスタの他の部分のスナップバックに対する起動電圧を、破壊的な値まで電流密度を局所的に増加させずに、再度、達成することが出来るためには、十分であるということが、直列抵抗によって、確実となる。
【００１３】
各々の拡散領域のソース・コンタクトとドレイン・コンタクトとの間の電流経路における直列抵抗が等しいことにより、電流が、能動エリア全体に亘って、より均一に分布する。ESD電流の改良された拡散により、熱も、より均一に分布し、局所的な熱は、減少し、かつ、二次降伏が、すぐに生じることがなくなる。従来技術と比較すると、このFETは、典型的には、2000〜8000V（HBM）のより高い電圧ピークを処理するために極めて適切であり、かつ、より高いESD電流をグランドに流すためにも極めて適切である。
【００１４】
ソース・コンタクト列およびドレイン・コンタクト列は、チャネルの周期的な構造によってクランプされるエリアの外側に位置することが好ましい。直列抵抗は、各コンタクトを相対的に遠くに離して置くことによって、作成される。ソース・コンタクトとドレイン・コンタクトとの間の直列抵抗は、ソース・コンタクト列とドレイン・コンタクト列との間の間隔により、正確に調整することができる。この直列抵抗は、FETのスイッチング動作に悪影響を与えないように、トランジスタのオン抵抗に対して、小さいパーセンテージしかない。しかしながら、高い電圧ピークに耐えるため、かつ、関連するESD電流をグランドに問題なく流すことを可能にするために、直列抵抗は、十分に大きくなければならない。実際には、直列抵抗は、典型的には、トランジスタのオン抵抗の10%のオーダである。直列抵抗は、二次降状によるデバイスの不安定性および破壊を不可能にする。
【００１５】
ソース・コンタクト列およびドレイン・コンタクト列は、チャネルの半周期に等しい間隔に亘って、列方向にずれている。
【００１６】
その結果、FETの対称形のレイアウトが得られ、それにより、FETは、容易に、より高い電圧、および、より高いESD電流にスケーリングさせることができる。
【００１７】
FETの特定のレイアウトは、ストレス電流の均一な分布を得て、かつ、更に非常にコンパクトなFETを得るのに役立つ。レイアウトには、半導体本体に対して少なくとも実質的に垂直に延在し、かつ、ソース・コンタクト列またはドレイン・コンタクト列と交差している、平面内の鏡映に基づいたチャネルの鏡像である、更なるチャネルが存在している。この更なるチャネルは、チャネルに対して電気的に並列接続されているので、このレイアウトは、グランドに数アンペアの相対的に高い電流を流すのに適している。FETによって処理されるべき電圧ピークが高くなればなるほど、電気的に並列接続されているチャネルが、ますます必要となる。対称形のレイアウトによって、FETの相対的に小さい能動表面と共に、正確なスケーリングが可能になる。FETによって占有される空間が従来技術と比較して減少していることは、非常に好ましい。特に、数ミリメートルの相対的に小さい表面を有する、DC−DCコンバータのようなICの場合、FETがチップ表面の部分を実質的に占有するので、多くの空間を、省略することができる。
【００１８】
ソース・コンタクトおよびドレイン・コンタクトは、チャネルおよび更なるチャネルによって囲まれている、ソース拡散領域とドレイン拡散領域との中央に位置しているので、ソース・コンタクトとドレイン・コンタクトとの間の電流経路は、チャネルの全周期で同一である。
【００１９】
各ソース拡散領域を、第1の導電型とし、かつ、それらを第2の導電型の領域によって相互に分離することも可能である。しかしながら、ソース拡散領域は、たとえば、金属被覆パターンを用いて、電気的に相互接続されている。ソース拡散領域が電気的に相互接続されているので、ESDイベントは、ソース領域カスケードを起動する。その長所によって、スナップバックは、局所的に発生せず、大きな表面エリアに亘って発生する。電流は、FETの表面に亘って、より均一に分布する。
【００２０】
ソース領域またはドレイン領域ごとに、複数のコンタクトが、存在していてもよい。その結果、コンタクト抵抗の影響は、減少する。
【００２１】
一般的に、MOSトランジスタまたはバイポーラCMOSトランジスタを有するICは、MOSFETによって保護される。ICの、ESDデバイスおよびMOSトランジスタは、同時に製造される。
【００２２】
半導体本体の能動エリア上には、誘電体およびゲート構成が存在する。ゲートは、誘電体によって半導体本体から電気的に絶縁されている。ゲートは、ソース領域およびドレイン領域の注入のためのマスキングとして用いられる。チャネルは、ソース領域およびドレイン領域の拡散の後に、ゲートの下に形成される。
【００２３】
チャネルがゲートに対して自己整合されるので、チャネルは、ゲートの周期的な構造に従う。
【００２４】
一般的に、ゲートは、高ドープされたポリ・シリコン層から形成される。ゲートのシート抵抗は、非シリサイド・ポリ・シリコンに代えて、シリサイド・ポリ・シリコンを用いることにより、典型的には、1／50に減少させることができる。ゲート抵抗がこのように大きく減少することは、いわゆるゲート・リフティングを排除する。ドレインとゲートとの間の重なり容量が原因で、ドレイン電圧が大きく変化する場合、ゲート電位がリフティングする危険性が存在する。ゲート電位は、たとえば、出力バッファにおける他のトランジスタ（たとえば、PMOSトランジスタ）をスイッチすると、即座に、リフトされる場合がある。スイッチング・オフの結果、「dV／dt」が、リフトされるべきゲート電圧を発生させるFETに出現する。小さなゲート抵抗によるわずかなRC遅延は、加えて、FETの急速なスイッチングが可能となるという、わずかなRC遅延の利点を有する。低ゲート抵抗で、電荷は直接グランドに流され、かつ、ゲート電圧は、実質的に0Vのままである。シリサイド・ゲートの実質的な利点は、ESD保護のシリサイド化の間、特別な保護マスクを必要としないという点にある。その結果、一つのマスキング・ステップを、省略することが可能となる。加えて、マスクを整合するために組み込まれる余分の許容誤差が、もはや不必要となる。当該保護マスクなしで、空間およびコストを、節約することができる。
【００２５】
チャネルと同様に、ゲートも、更なるゲートを形成する鏡像を有していて、ゲートの各々の周期が、その鏡像の周期に対して電気的に並列接続されていることによって、ゲート抵抗の更なる減少が、達成される。
【００２６】
ゲートの周期とその鏡像との間の接続は、ゲートおよび更なるゲートに対して用いられる材料と同一材料から作成されていることが好ましい。これらの接続は、ゲートおよび更なるゲートの解像と同時に形成される。非常に適切な材料は、たとえば、As、P、SbまたはBが高ドーピングされているポリ・シリコンである。
【００２７】
好ましい実施例では、チャネルの周期的な構造は、蛇行形状である。
【００２８】
チャネルの蛇行形状により、単位面積あたりのチャネル幅は、増加する。さらに、チャネル長、および、チャネル幅は、正確に規定される。
【００２９】
好ましい方法によれば、本発明による電力スイッチは、グランドされているゲート構成のNMOSトランジスタを用いて電気的に接続されていて、半導体本体は、グランドに電気的に接続されている低インピーダンス基板を備える。ESD電圧パルスの場合には、ドレイン電位をその基板と関連して自由に変動することができ、この結果、ドレイン−基板の寄生容量を実質的に減少させることが達成される。
【発明を実施するための最良の形態】
【００３０】
本発明による電力スイッチの、これらの態様および他の態様は、以下に開示される実施例を参照して説明されるであろう。
【００３１】
図1に示されるNMOSトランジスタ1は、出力バッファの電力スイッチである。NMOSトランジスタ1は、望ましくない、高い電圧ピークによって、集積回路の出力に出現する電圧を制限することにも役立つ。NMOSトランジスタ1は、ESDに対し頑丈である。NMOSトランジスタ1は、ESD放電の場合には、ESD電流を既知の経路を介して除去するために、適切に用いることができる。相対的に小さいIC、たとえば、数mmしかない表面積を有するDC−DCコンバータの場合には、その表面のかなりの割合（50%程度）が、ESD保護によって占有される。
【００３２】
図2に示されるように、本発明による電力スイッチは、MOSFET 1である。
【００３３】
MOSFET 1は、半導体本体3の能動エリア2と、能動エリア2に形成されていてかつ周期的な構造を有するチャネル4と、当該能動エリア2内のソース拡散領域5およびドレイン拡散領域6とを備える。
【００３４】
ソース拡散領域5は、チャネル4の周期的な構造の半周期7だけ、ドレイン拡散領域6から分離されている。各々のソース拡散領域5は、ソース・コンタクト8を有し、かつ、各々のドレイン拡散領域6は、ドレイン・コンタクト9を有する。
【００３５】
ソース・コンタクト8およびドレイン・コンタクト9は、各々、チャネル4の対称面12を横切る方向に、列10、11を形成する。互いに交互に並ぶソース拡散領域5とドレイン拡散領域6とに、各々、関連するソース・コンタクト8とドレイン・コンタクト9との間で、電流経路は、少なくとも実質的に等しい直列抵抗に支配される。
【００３６】
図2に示されている実施例では、チャネル4の周期的な構造は、蛇行している。MOSFET1のチャネル4は、長さが0.5μmである。全体的なチャネル幅は、600μmである。蛇行チャネル4の周期は、4.2μmである。ソース・コンタクト列10は、第1の蛇行チャネルの左側に位置している。第1のチャネルの右側のドレイン・コンタクト列11は、ソース・コンタクト列10に対して、2.1μmずれている。ESDイベントが、ドレイン・コンタクト9に電圧を印加させる場合には、ESD電流が、ソースとドレインとの間に流れ始める。蛇行の周期7と関連するソース・コンタクト8とドレイン・コンタクト9との間の電流経路は、異なる位置で、横断方向に、チャネル4と交差している。各電流経路に対する直列抵抗が同じであるので、電流は、チャネル4の周期7に亘って極めて均一に分布する。
【００３７】
図3は、ソース・コンタクト8とドレイン・コンタクト9との間の電流経路I1、I2を概略的に示している。ソース・コンタクト列10およびドレイン・コンタクト列11は、チャネル4の周期的な構造によってクランプされているエリア13の外側に位置している。ソース領域とドレイン領域との各々の電流経路I1、I2における直列抵抗は、合わせて、ソース拡散領域5とドレイン拡散領域6とのシート抵抗の約8倍になる。
【００３８】
図2のFETのレイアウトは、対称性の程度が高いので、非常にコンパクトである。半導体本体3に対して少なくとも実質的に垂直に延在し、かつ、ソース・コンタクト列10またはドレイン・コンタクト列11と交差する平面内での鏡映に基づいた、チャネル4の鏡像である、更なるチャネル14が、存在する。更なるチャネル14は、チャネル4に電気的に並列接続されているので、相対的に高いESD電流を、グランドに流すことができる。
【００３９】
ソース・コンタクト8およびドレイン・コンタクト9は、チャネル4と更なるチャネル14とによって囲まれている、ソース拡散領域5とドレイン拡散領域6との中央に位置している。ソース・コンタクト8またはドレイン・コンタクト9から蛇行チャネル4までの最短距離は、僅か1μmである。ドレイン・コンタクト9からチャネル4までの間隔が4.5μmもある従来技術と相違して、図示されている実施例は、1μmしか必要としない。これは、能動表面エリアの極めて膨大な節減を意味する。
【００４０】
図3に点在している正方形は、複数のコンタクト16、17、18、19がソース領域またはドレイン領域ごとに存在していてもよいことを示す。蛇行チャネル4に対する最小間隔は、設計ルールによって決定される（この例では、0.6μm）。
【００４１】
ゲート20は、チャネル4から電気的に絶縁されている。ゲート20の下のチャネル4は、ゲート20と同じ周期的な構造を有する。
【００４２】
ソース拡散領域5とドレイン拡散領域6との双方は、ソース・コンタクト列10またはドレイン・コンタクト列11を、それぞれ、相互接続している、互いに嵌合された金属被覆パターンによって、電気的に相互接続されている。
【００４３】
図4は、NMOSFET1の断面図である。高ドーピングされたp型基板上の能動エリア2は、SiO2のような絶縁体によって囲まれている半導体本体3に形成されている。能動エリア2には、ホウ素がドープされている。半導体本体3の表面には、10nmのSiO2のゲート誘電層が設けられている。続いて、250nmの厚さのポリ・シリコン層が、堆積されている。ポリ・シリコン層は、パターン化されていて、ゲート20を形成している。ソース5およびドレイン6の拡張部分を形成している浅いソース拡散領域およびドレイン拡散領域には、25keVのエネルギーで、4e13（4×1013）at/cm2のドーズのpイオンが注入される。ソース拡散領域5およびドレイン拡散領域6には、100keVのエネルギーで、4e15（4×1015）at/cm2のドーズのAsイオンが注入される。非シリサイドのn型As領域のシート抵抗は、外方拡散後には、55Ω／□になる。
【００４４】
ポリ・シリコンゲート20は、ソース拡散領域5およびドレイン拡散領域6と同時にドープされる。Asがドープされたポリ・シリコンのシート抵抗は、135Ω／□になる。ポリ・シリコンゲート20の次にスペーサを形成した後に、Ti／TiN多層が、30nm／25nmの厚さで設けられる。急加速熱処理（RTP: rapid thermal process）の間、約70nmのTiSi2が、ゲート20とソース拡散領域5およびドレイン拡散領域6の上に、730℃のN2内の20秒間で、形成される。シリサイド・ポリ・シリコンのシート抵抗は、2.3Ω／□となる。シリサイド・ソース拡散領域およびシリサイド・ドレイン拡散領域のシート抵抗も、2.3Ω／□となる。
【００４５】
能動エリアへのコンタクトは、当業者に知られた手法で、Wプラグを用いて製造される。各ソース・コンタクトは、Alの金属被覆パターンを用いて相互接続され、各ドレイン・コンタクトも、Alの金属被覆パターンを用いて相互接続される。金属被覆パターンは、両方ともフィンガー構造を形成している。
【００４６】
図5には、NMOSFET1の場合の、ゲート周期23とその鏡像24との間の接続25が、示されている。接続25は、ゲート20および更なるゲート21と同時に、4e15（4×1015）at/cm2の濃度のAsがドープされる、ポリ・シリコンから作成される。ポリ・シリコンゲート20、21は、ソース拡散領域5およびドレイン拡散領域6と同時に、ドープされる。Asがドープされたポリ・シリコンのシート抵抗は、135Ω／□となる。n型ソース拡散領域5は、pエピタキシャル・エリア15によって、互いに電気的に絶縁されている。
【００４７】
図6aに示される人体モデルのテスト・セットアップでは、NMOSトランジスタ1が、ESDに対するロバスト性に関してテストされる。2000〜8000 Vの電圧が、100pFの容量間に印加される。この電圧は、1.5kΩのレジスタとNMOSトランジスタとの間で放電される。特定の電圧、すなわち起動電圧Vtrで、アバンランシェ電流は、十分に大きくなり、その結果、ドレイン基板接合が降伏し、バイポーラー・トランジスタがオンになる。寄生バイポーラー・トランジスタが、伝導状態になると即座に、スナップバックが生じ、電圧が、いわゆる、保持電圧VHまで減少する。図6bは、電流経路が異なるソース拡散領域5およびドレイン拡散領域6の直列抵抗を概略的に示す。図2に示されている実施例では、ソース・コンタクト8とドレイン・コンタクト9との間の直列抵抗の和は、シリサイド化されたソース拡散領域5およびドレイン拡散領域6のシート抵抗の約8倍になる。電流経路に依存して、ソース拡散抵抗27が、ドレイン拡散抵抗28を越える場合があることが線図的に示されている。本発明の本質は、ソース拡散抵抗27とドレイン拡散抵抗28との和が全ての電流経路に対して少なくとも実質的に等しいということである。保持電圧VHに到達すると即座に、拡散抵抗がソース拡散領域5内に存在しているかまたはドレイン拡散領域6内に存在しているかは、電気的な観点からは、問題にならなくなる。
【００４８】
シリサイド拡散領域における抵抗の和は、8×2.3Ω ＝ 18.4Ωの直列抵抗に対応する。図示される実施例では、8×4 ＝ 32区間が存在しているので、トランジスタの直列抵抗は、約600mΩとなる。
【００４９】
人体モデルのテストでは、NMOSトランジスタ1は、 2000Vより高い電圧に対してもロバスト性がある。ESD感度に関しては、トランジスタは、人体モデルのクラス2に属している。NMOSトランジスタ1の抵抗は、オン状態では5Ωであり、かつ、直列抵抗は、600mΩである。能動エリアの総表面は、2043平方である。
【００５０】
NMOSFET1は、動作中、図7に示されるようにグランドされたNMOS構成に接続されている。従来の構造において用いられているような、P形ウエル・コンタクトに代えて、0.01Ω／cmの高ドープされたp型基板が、後ろ側のコンタクトとしてグランドに接続されるということは、注目に値する。p型基板のコンタクトは、p形ウエルと比較すると実質的に利点がある。第一に、p形ウエル・コンタクトによって占有される空間が、省略される。基板に対するドレインの寄生容量が存在しないことも、より重要なことである。ドレイン領域の電位は、基板に対して自由に変動させることができる。このことは、ドレイン拡散領域の相対的に大きい表面により、ドレイン−基板の寄生容量の実質的な減少が達成されるということを意味する。
【００５１】
図2に示されるNMOSFET1のレイアウトは、従来のフィンガー構造よりも、はるかにコンパクトである。図8は、2000〜5000Vの間の電圧ピークにおけるESDに対して頑丈である、従来のフィンガー構造を示している。NMOSトランジスタ1のチャネル幅は、500μmである。オン状態のトランジスタの抵抗は、6Ωであり、かつ、直列抵抗は、600mΩである。
【００５２】
従来のフィンガー構造では、付加的な直列抵抗が、ソース、ゲート、および、ドレインのシリサイド化を阻止するために、付加的なマスク30を用いて作成されている。保護マスク30は、ドレイン側の4μmのポリ・シリコンゲートと、ソース側の1.7μmのポリ・シリコンゲートとが重なっている。これは、多くの空間を要するだけでなく、ゲート抵抗が50倍に増加する。その結果、大きいトランジスタのゲートは、ドレイン電圧が急速な増加勾配を示す場合には、局所的にリフトされる場合がある。これは、チップの動作を非常に妨げる場合がある、大きく、望ましくない電流ピークを導く可能性がある。これは、結局、表面を更に増加させる必要がある付加的なレイアウト対策を必要とする。従来のフィンガー構造の表面は、2000〜5000Vの間のレンジの電圧ピークを処理するために、4145平方となる。
【００５３】
本発明による電力スイッチは、能動表面が2043平方であり、非常にコンパクトである。従来の構造と比べて、表面の50%節減が、得られる。
【００５４】
本発明によるレイアウトの電流の均一性は、従来のフィンガー構造と比較して、実質的に改良されている。従来のフィンガー構造では、電圧が起動電圧まで上昇する場合、フィンガーのそれぞれが、ターンオンされる場合がある。フィンガーが、バイポーラnpnトランジスタの導通を開始し、かつ、スナップバック電圧に固定された後に、パッド電圧は、直列抵抗により増加する。電圧が再びVtrに到達すると、次のフィンガーが、ターンオンし、全てのフィンガーがターンオンされる、または、故障電流に到達する、のうちの何れかが、最初に起こるまで、これが、続く。一般的には、故障に対する最大電流に、最初に到達し、かつ、実際にターンオンされるフィンガーの数は、実質的に変化する。
【００５５】
図9には、第1の実施例によるNMOSFET1に対するアバンランシェ降伏特性が、示されている。高いプラスのドレイン電圧により、アバンランシェ現象は、ドレイン接合部の空乏領域において発生する。ドレインの表面濃度は、典型的には、1e20（1×1020）at/cm2、バルクの表面濃度を越えるので、降伏はドレイン接合部の端部で発生する。アバンランシェ現象による降伏に対する閾値電圧Vtrは、約12Vである。基板電流によって、ソース−基板ダイオードは、導電する。寄生バイポーラー・トランジスタは、ターンオンする。バイポーラー・トランジスタによる導電の結果、電子は、ドレインに導かれる。保持電圧VHは、約6Vになる。npnトランジスタがターンオンされ、かつ、約6Vに電圧が保持された後に、パッド電圧は、直列抵抗により、12Vの起動電圧まで増加する。
【００５６】
図10は、ESD電流がチャネル幅に実質的に線形に依存していることを示す。抑制されたドレイン−基板接合部の表面での降伏（カーブa）は、自己加熱によって生じる降伏（カーブb）よりも、早く発生する。
【００５７】
図11は、ESD電流に関するシリサイド化の影響を示す。シリサイド化されていない場合、70nmの TiSi2が形成されている所では、ドレインのシート抵抗が、55Ωから2.3Ωまで実質的に減少されるので、トランジスタによって、0.6Aの最大電流（カーブc）しか、グランドに流れない。シリサイドなしでは、最大電流（カーブd）は、約2Aになる。
【図面の簡単な説明】
【００５８】
【図１】本発明による電力スイッチの、チップ上の位置を概略的に示す図である。
【図２】本発明による電力スイッチの実施例の平面図である。
【図３】図2の領域Aの拡大図である。
【図４】図2のB−Bを通る断面図である。
【図５】図2のC−Cを通る断面図である。
【図６】人体モデルによるテスト・セットアップにおける、本発明による電力スイッチを概略的に示す図である。
【図７】グランドされたゲートNMOSデバイス構成を概略的に示す図である。
【図８】従来技術による電力スイッチの実施例を示す図である。
【図９】アバンランシェ降伏特性を示す図である。
【図１０】ESD電流に関するゲート幅の影響を示すグラフである。
【図１１】ESD電流に関するシリサイド化による影響を示すグラフである。
【符号の説明】
【００５９】
1   NMOSトランジスタ
2  能動エリア
3  半導体本体
4  チャネル
5  ソース拡散領域
6  ドレイン拡散領域
7  蛇行周期
8  ソース・コンタクト
9  ドレイン・コンタクト
10  ソース・コンタクト列
11  ドレイン・コンタクト列
12  対称面
13  クランプされているエリア
14  更なるチャネル
15   pエピタキシャル・エリア
16、17、18、19  コンタクト
20  ゲート
21  更なるゲート
23  ゲート周期
24  鏡像
25  接続
27  ソース拡散抵抗
28  ドレイン拡散抵抗
30  マスク
【図１】
2005524242.tif 000003
【図２】
2005524242.tif 000004
【図３】
2005524242.tif 000005
【図４】
2005524242.tif 000006
【図５】
2005524242.tif 000007
【図６】
2005524242.tif 000008
【図７】
2005524242.tif 000009
【図８】
2005524242.tif 000010
【図９】
2005524242.tif 000011
【図１０】
2005524242.tif 000012
【図１１】
2005524242.tif 000013
【国際調査報告】
2005524242.tif 000014
2005524242.tif 000015