(57)【要約】  開口内に少なくとも１つの超小型電子ダイを配置した超小型電子パッケージ。液状の封止材料を、超小型電子ダイにより占有されていない開口の部分内に材料適用ニードルにより注入する。その後、樹脂材料を硬化させ、誘電材料及び導電トレースの配線層を超小型電子ダイ、樹脂材料及び超小型電子パッケージコア上に形成して、超小型電子パッケージとする。
2005509267.tif 000002
【特許請求の範囲】
【請求項１】
超小型電子パッケージの製造方法であって、
第１の表面、その反対側の第２の表面及び第１の表面から第２の表面へ延びる少なくとも１つの開口を有する超小型電子パッケージコアを用意し、
作用表面を有する少なくとも１つの超小型電子ダイを超小型電子パッケージコアの少なくとも１つの開口内に配置し、
少なくとも１つの超小型電子ダイにより占有されない超小型電子パッケージの開口近くに材料適用工具を位置決めし、
材料適用工具から封止材料を適用するステップより成る超小型電子パッケージの製造方法。
【請求項２】
材料適用工具の位置決めステップは、材料適用工具を少なくとも１つの超小型電子ダイにより占有されていない超小型電子パッケージコアの開口内に挿入するステップを含む請求項１の方法。
【請求項３】
材料適用工具から封止材料を適用するステップはさらに、少なくとも１つの封止材料の表面を超小型電子ダイの作用表面及び超小型電子パッケージコアの表面とほぼ同一平面となるように形成するステップを含む請求項１の方法。
【請求項４】
封止材料の表面、超小型電子ダイの作用表面及び超小型電子パッケージコアの第１の表面上に配線層を形成するステップをさらに含む請求項３の方法。
【請求項５】
少なくとも１つの配線層を形成するステップは、
超小型電子ダイの作用表面、封止材料の少なくとも１つの表面、超小型電子パッケージコアの第１の表面の少なくとも一部の上に少なくとも１つの誘電材料層を形成し、
少なくとも１つの誘電材料層に少なくとも１つのビアを形成して超小型電子ダイの作用表面の一部を露出させ、
超小型電子ダイの作用表面と電気接触させるために少なくとも１つのビア内に延びる少なくとも１つの導電トレースを少なくとも１つの誘電材料層上に形成するステップを含む請求項４の方法。
【請求項６】
少なくとも１つの導電トレース及び少なくとも１つの誘電材料層上に少なくとも１つの別の誘電材料層を形成するステップを含む請求項５の方法。
【請求項７】
少なくとも１つの別の誘電材料層を貫通しその上に延びるように、少なくとも１つの別の導電トレースを形成するステップを含む請求項６の方法。
【請求項８】
超小型電子パッケージコアを用意するステップは、積層材料、ＦＲ４積層材料、ポリイミド積層材料、セラミック及び金属より成る群から選択される超小型電子パッケージコアを用意するステップより成る請求項１の方法。
【請求項９】
材料適用工具から封止材料を適用するステップは、プラスチック、樹脂、エポキシ及びエラストマ材料より成る群から選択される封止材料を適用するステップより成る請求項１の方法。
【請求項１０】
材料適用工具から封止材料を適用する前に、超小型電子パッケージコアの第１の表面及び超小型電子ダイの作用表面を保護膜に当接するステップをさらに含む請求項１の方法。
【請求項１１】
超小型電子パッケージコアの第１の表面及び超小型電子ダイの作用表面を保護膜に当接するステップは、材料適用工具から封止材料を適用する前に保護膜上の接着層に超小型電子パッケージコアの第１の表面及び超小型電子ダイの作用表面を当接するステップより成る請求項１０の方法。
【請求項１２】
封止材料を硬化させるステップをさらに含む請求項１の方法。
【請求項１３】
少なくとも１つの超小型電子ダイにより占有されない超小型電子パッケージの少なくとも一部の開口近くに材料適用工具を位置決めするステップは、材料適用ニードルを少なくとも１つの超小型電子ダイにより占有されない超小型電子パッケージの少なくとも一部の開口内に位置決めするステップより成る請求項１の方法。
【請求項１４】
超小型電子パッケージの製造方法であって、
保護膜を設け、
第１の表面から第２の表面へ延びる少なくとも１つの開口を有する超小型電子パッケージコアの第１の表面を保護膜に当接させ、
少なくとも１つの超小型電子ダイを超小型電子パッケージコアの開口内に配置して、少なくとも１つの超小型電子ダイの作用表面を保護膜に当接させ、
材料適用用工具を少なくとも１つの超小型電子ダイにより占有されない超小型電子パッケージコアの近くに位置決めし、
材料適用工具から封止材料を適用し、
保護膜を除去するステップより成る超小型電子パッケージの製造方法。
【請求項１５】
材料適用工具の位置決めステップは、材料適用工具を少なくとも１つの超小型電子ダイにより占有されていない超小型電子パッケージコアの開口内に挿入するステップを含む請求項１４の方法。
【請求項１６】
封止材料を適用するステップは、少なくとも１つの封止材料の表面を超小型電子ダイの作用表面とほぼ同一平面となるように形成するステップを含む請求項１４の方法。
【請求項１７】
超小型電子ダイの複数の作用表面及び超小型電子パッケージコアの少なくとも１つの表面上に配線層を形成するステップをさらに含む請求項６の方法。
【請求項１８】
配線層を形成するステップは、
超小型電子ダイの作用表面及び封止材料の少なくとも１つの表面の少なくとも一部の上に少なくとも１つの誘電材料層を形成し、
少なくとも１つの誘電材料層に少なくとも１つのビアを形成して超小型電子ダイの作用表面の一部を露出させ、
超小型電子ダイの作用表面に電気接触させるために少なくとも１つのビア内に延びる少なくとも１つの導電トレースを少なくとも１つの誘電材料層に形成するステップより成る請求項１７の方法。
【請求項１９】
少なくとも１つの導電トレース及び少なくとも１つの誘電材料層上に少なくとも１つの別の誘電材料層を形成するステップを含む請求項１８の方法。
【請求項２０】
少なくとも１つの別の誘電材料層を貫通しその上に延びるように、少なくとも１つの別の導電トレースを形成するステップを含む請求項１９の方法。
【請求項２１】
保護膜を設けるステップは接着剤を有する保護膜を設けるステップを含み、保護膜に少なくとも１つの超小型電子ダイの作用表面を当接するステップは保護膜の接着剤に少なくとも１つの超小型電子ダイの作用表面を当接するステップより成る請求項１４の方法。
【請求項２２】
超小型電子パッケージコアを設けるステップは、積層材料、ＦＲ４積層材料、ポリイミド積層材料、セラミック及び金属より成る群から選択される超小型電子パッケージコアを用意するステップより成る請求項１４の方法。
【請求項２３】
材料適用工具から封止材料を適用するステップは、プラスチック、樹脂、エポキシ及びエラストマ材料より成る群から選択される封止材料を適用するステップより成る請求項１４の方法。
【請求項２４】
封止材料を硬化させるステップをさらに含む請求項１４の方法。
【請求項２５】
超小型電子パッケージの製造方法であって、
保護膜を設け、
第１の表面から第２の表面へ延びる少なくとも１つの開口を有する超小型電子パッケージコアの第１の表面を保護膜に当接させ、
少なくとも１つの超小型電子ダイを超小型電子パッケージコアの開口内に配置して、少なくとも１つの超小型電子ダイの作用表面を保護膜に当接させ、
少なくとも１つの開口をまたぐように第２の保護膜を超小型電子パッケージコアの第２の表面及び超小型電子ダイの裏側表面に対して当接させ、
第１の材料適用ニードルを第２の保護膜を介して開口内に挿入し、第２の材料適用ニードルを第２の保護膜を介して開口に挿入し、
第１の材料適用ニードルに部分真空を引き、
第２の材料適用ニードルから封止材料を適用するステップより成る超小型電子パッケージの製造方法。
【請求項２６】
封止材料を適用するステップは、少なくとも１つの封止材料の表面を超小型電子ダイの作用表面とほぼ同一平面となるように形成するステップを含む請求項２５の方法。
【請求項２７】
超小型電子ダイの複数の作用表面及び超小型電子パッケージコアの少なくとも１つの表面上に配線層を形成するステップをさらに含む請求項２５の方法。
【請求項２８】
超小型電子パッケージコアを設けるステップは、積層材料、ＦＲ４積層材料、ポリイミド積層材料、セラミック及び金属より成る群から選択される超小型電子パッケージコアを用意するステップより成る請求項２５の方法。
【請求項２９】
材料適用工具から封止材料を適用するステップは、プラスチック、樹脂、エポキシ及びエラストマ材料より成る群から選択される封止材料を適用するステップより成る請求項２５の方法。
【請求項３０】
封止材料を硬化させるステップをさらに含む請求項２５の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
【発明の分野】
【０００２】
本発明は、超小型電子パッケージの製造プロセスに関し、さらに詳細には、超小型電子パッケージコア内に少なくとも１つの超小型電子ダイを封止して超小型電子パッケージを形成する材料適用プロセスに関する。
【技術分野】
【０００３】
集積回路コンポーネントの高性能化、低価格化及びさらなる小型化及び集積回路の実装密度の増加は、コンピューター業界が常に挑戦を続けている課題である。これらの課題が達成されるにつれて、超小型電子ダイはますます小型化している。もちろん、実装密度をさらに増加する課題を達成するには、超小型電子ダイパッケージ全体を超小型電子それ自体のサイズに等しいかまたはそれよりわずかに大きい（約１０乃至３０％）にする必要がある。かかる超小型電子ダイの実装を、「チップスケールパッケージング」または「ＣＳＰ」と呼ぶ。
【０００４】
図２２に示すように、真のＣＳＰは、超小型電子ダイ２０２の作用表面２０４の上に直接、ビルドアップ層を形成するものである。これらのビルドアップ層は、超小型電子ダイの作用表面２０４上の誘電層２０６を含む。誘電層２０６上には導電トレース２０８が形成され、各導電トレース２０８の一部は作用表面２０４上の少なくとも１つのコンタクト２１２と接触する。外部コンポーネントと接触させるための半田ボールまたは導電ピンのような外部コンタクトは、少なくとも１つの導電トレース２０８に電気的に接触させるために形成される。図２２は、導電層２０６上の半田マスク材料２１６に囲まれた半田ボール２１４としての外部コンタクトを示している。しかしながら、このような真のＣＳＰでは、超小型電子ダイの作用表面２０４により提供される表面領域は、ある特定タイプの超小型電子ダイ（例えば、論理装置）の外部コンポーネント（図示せず）との接触に必要な全ての外部コンタクトにとって十分な表面を提供しない。
【０００５】
基板（ほぼ剛性の材料）またはフレキシブルコンポーネント（ほぼ可撓性の材料）のようなインターポーザによりさらに別の表面領域を提供することが可能である。図２３は、超小型電子ダイ２２４が小さな半田ボール２２８を介して第１の表面２２６に固着されそれと電気接触する基板インターポーザ２２２を示す。小さな半田ボール２２８は、基板インターポーザの第１の表面２２６上の導電トレース２３４と、超小型電子ダイ２２４上のコンタクト２３２との間を延びる。導電トレース２３４は、基板インターポーザ２２２を貫通するビア２４２を介して基板インターポーザ２２２の第２の表面２３８上のボンドパッド２３６と別個に電気接触する。外部コンタクト層２４４（半田ボールとして示す）はボンドパッド２３６上に形成されている。外部コンタクト２４４は、超小型電子ダイ２２４と外部の電気システム（図示せず）との間の電気的通信を可能にするために使用される。
【０００６】
基板インターポーザ２２２を使用するには、多数の処理ステップが必要である。これらの処理ステップによりパッケージコストが増加する。さらに、小さな半田ボール２２８を使用しても過密化の問題が生じる。そのため、小さな半田ボール２２８がショートしたり、汚染を防止し機械的安定性を付与するために超小型電子ダイ２２４と基板インターポーザ２２２との間にアンダーフィル材料を挿入する際に問題がある。加えて、現在の実装技術は、基板インターポーザ２２２が厚くてランドサイドキャパシタのインダクタンスが大きくなるすぎるため、将来の超小型電子ダイ２２４の電力供給条件を満足しない恐れがある。
【０００７】
図２４は、超小型電子ダイ２５６の作用表面２５４を接着剤層２６２により第１の表面２５８に固着するフレキシブルコンポーネントインターポーザ２５２を示す。超小型電子ダイ２５６は、封止材料２６４内に封止されている。フレキシブルコンポーネントインターポーザ２５２には、超小型電子ダイの作用表面２５４上のコンタクト２６６及びフレキシブルコンポーネントインターポーザ２５２内の選択された金属パッド２６８へ延びる開口がレーザーアブレイションにより形成される。導電材料層は、フレキシブルコンポーネントインターポーザ２５２の第２の表面２７２上にまた開口内に形成される。導電材料層は、導電ビア２７４及び導電トレース２７６を形成するために標準のフォトマスク／エッチングプロセスによりパターン形成される。外部コンタクトは、導電トレース２７６上に形成される。図示の半田ボール２４８は、導電トレース２７６に近い半田マスク材料２８２により取り囲まれている。
【０００８】
フレキシブルコンポーネントインターポーザ２５２を使用するには、そのインターポーザを形成する接着材料層が必要であり、またフレキシブルコンポーネントインターポーザ２５２を超小型電子ダイ２５６に接着する必要がある。これらの接着プロセスはそれほど容易でなく、パッケージのコストを上昇させる。さらに、出来上がったパッケージの信頼性が低いことが判明している。
【０００９】
従って、上記問題点を解消するためにＣＳＰに用いるトレース形成用のさらに別の表面領域を提供する新しい装置及び方法を開発されると有利である。
【実施例】
【００１０】
以下の詳細な説明において、本発明の特定の実施例を例示する添付図面を参照する。これらの実施例は、当業者が本発明を実施できるように十分に詳しく記載されている。さらに、各実施例における個々の構成要素の位置または構成は、本発明の思想及び範囲から逸脱することなく変更できることを理解されたい。したがって、以下の詳細な説明は限定的な意味で解釈すべきでなく、本発明の範囲は、頭書の特許請求の範囲とそれらが当然享受すべき均等物の範囲だけによって規定される。添付図面において、同一参照番号はいくつかの図面において同一または類似の機能を持つものに付されている。
【００１１】
本発明は、少なくとも１つの超小型電子ダイを超小型電子パッケージコアまたは他の超小型電子パッケージ基板の少なくとも１つの開口内に配置し、ニードルで適用される液状封止材料により超小型電子ダイを開口内に固定する超小型電子ダイ製造技術を包含するものである。液状封止材料はその後、硬化する。次いで、誘電材料と導電トレースの配線層を超小型電子ダイ、封止材料及び超小型電子パッケージコアの上に形成して、超小型電子ダイを形成する。
【００１２】
図１は、超小型電子パッケージの製造に用いる超小型電子パッケージコア１０２を示す。超小型電子パッケージコア１０２は、ほぼ平坦な材料より成るのが好ましい。超小型電子パッケージ１０２の製造に用いる材料には、ビスマレイミドトリアジン（ＢＴ）樹脂系積層材料、ＦＲ４積層材料（難燃性ガラス／エポキシ材料）、種々のポリイミド積層材料、他のポリマー及びポリマー複合材料、セラミック材料など及び金属材料（銅のような）などが含まれるが、それらに限定されない。
【００１３】
超小型電子パッケージコア１０２は、第１の表面１０６から反対側の表面１０８へ貫通する少なくとも１つの開口１０４を有する。図２ａに示すように、開口１０４は、矩形／正方形１０４ａ、丸まったコーナーを有する矩形／正方形ｂ及び円形１０４ｃを含む（これらに限定されない）任意の形状及びサイズでよい。図２ｂに示す別の実施例の開口１０４は、後述するように、真空による材料適用プロセスを用いて、ニードルを遠隔操作で配置できるように開口から延びるチャンネル１０５を有する。好ましい実施例において、チャンネル１０５は、開口１０４と同様に超小型電子パッケージコア１０２の全厚を貫通する。かかる構成は開口１０４内に液状の材料を最適な態様で流すのに有利であり、また、ニードルの位置により何らかの欠陥が生じても、これらの欠陥は超小型電子パッケージの最終製品にとってそれほど有害でない位置にあるだろう。後述するように、開口１０４のサイズ及び形状に対する唯一の制約は、その内部に対応する超小型電子ダイを収容するに適したサイズ及び形状である必要があるという点である。
【００１４】
図３−９は、超小型電子デバイスを製造するための圧縮成形方法を示す。図３は、超小型電子パッケージコアの第１の表面１０６の少なくとも一部に超小型電子パッケージコアの開口１０４にまたがるように当接する少なくとも１つの第１の保護膜１１０を示す。裏側の保護膜１１２は、超小型電子パッケージコアの開口１０４に隣接して超小型電子パッケージの第２の表面１０８の少なくとも一部に当接するが、この開口をまたがない。第１の保護膜１１０及び裏側の保護膜１１２は、カプトンのポリイミドフィルム「Kapton polyimide film」 (E.I. duPont de Nemours and Company, Willmington, Delaware)のような実質的に可撓性材料であるのが好ましいが、金属膜を含む任意適当な材料で形成することができる。好ましい実施例において、第１の保護膜１１０及び裏側の保護膜１１２は、超小型電子パッケージコア１０２と実質的に同じ熱膨張係数ＣＴＥを有する。
【００１５】
図４は、作用表面１１６及び裏側表面１１８を有し、超小型電子パッケージコア１０２の対応する開口１０４内に配置された超小型電子ダイ１１４を示す。超小型電子ダイ１１４は、論理素子（ＣＰＵ）、メモリ（ＤＲＡＭ、ＳＲＡＭ、ＳＤＲＡＭなど）、コントローラ（チップセット）、キャパシタ、抵抗、インダクタなどを含む（これらに限定されない）任意公知の能動または受動超小型電子デバイスでよい。
【００１６】
超小型電子パッケージコア１０２の厚さ１１７及び超小型電子ダイ１１４の厚さ１１５は、ほぼ等しいのが好ましい。超小型電子ダイ１１４はそれぞれ、作用表面１１６が第１の保護膜１１０と当接するように配置されている。第１の保護膜１１０はシリコーンまたはアクリルのような接着材料を有し、この材料が超小型電子パッケージコアの第１の表面１０６及び超小型電子ダイの作用表面１１６に固着する。裏側の保護膜１１２は、超小型電子パッケージコアの第２の表面１０８に固着する接着材料を有する。
【００１７】
図５に示すように、プラスチック、樹脂、エポキシ、エラストマ（例えば、ゴム状の）材料などのような可塑化封止材料１２２は、超小型電子ダイ１１４により占有されない開口１０４の部分（図４を参照）に適用する。図６に示すように、第１の圧縮プレート１２４を第１の保護膜１１０に接触させ、第２の圧縮プレート１２６を可塑化封止材料１２２に接触させる。プレート１２４及び／または１２６からその材料が離れ易くするために、ポリテトラフルオロエチレン（ＰＴＦＥ）のような化学的不活性材料より成る保護膜をプレート１２４及び／または１２６に当接するように配置してもよい。可塑化封止材料１２２を含む超小型電子パッケージコア１０２に１平方インチ当たり約４００ポンドの荷重（矢印１２８で示す）をかけると、可塑化封止材料１２２が溶融状態となり封止材料の固状体１３２が形成される（図７を参照）。封止材料１３２は、超小型電子ダイ１１４を超小型電子パッケージコア１０２内に固定し、その結果構成される構造に機械的剛性を与え、後でトレース層を形成するための表面領域を提供する。
【００１８】
圧縮プロセスの間、封止材料１３２の一部は裏側の保護膜１１２（円１３４で示す）上に流れ出て、図７に示すように超小型電子ダイの裏側表面１１８を覆うことがある（第１の圧縮プレート１２４及び第２の圧縮プレート１２６は取り外されている）。裏側の保護膜１１２は、オーバーモールドの除去を容易にするために使用する。このオーバーモールドを形成するには、図８に示すように超小型電子ダイの裏側表面１１８及び超小型電子パッケージコアの第２の表面１０８とほぼ同じ平坦な表面を封止材料１３２が有するパネル１３６が得られるように、裏側を実質的に研削する必要がある（第１の保護膜１１０及び裏側の保護膜１１２は除去されている）。
【００１９】
さらに、図９（図８の差込部９の拡大図である）に示すように、圧縮成形プロセスによる超小型電子ダイ１１４及び／または超小型電子パッケージコア１０２のコーナー近くに空所１３８が生じることがある。これらの空所１３８は、後続の処理ステップにおいて問題になることがある。圧縮成形に関連して他に問題となる可能性のあるものは、パネル１３６の反り、超小型電子ダイ１１４が第１の保護膜１１０上を移動するためビルドアップ層に生じる超小型電子ダイ間のパターン不整列の問題（後述する）、圧縮による超小型電子ダイ１１４の割れ、圧縮成形プロセスの大型アセンブリへの適用困難性及び均一な成形を行うには封止材料１２２の粒子を細かくする必要があるが、吸入すると健康被害を生じクリーンルームでの取扱いに適していないことがある。
【００２０】
本発明は、上述した圧縮成形法にとって代わる材料適用プロセス（図１０−１８に示す）に関する。図１０に示すように、超小型電子パッケージ１０２では、少なくとも１つの第１の保護膜１１０が超小型電子パッケージコアの第１の表面１０６の少なくとも一部に当接して超小型電子パッケージコアの開口１０４をまたぐようになっている。図１１に示すように、各々が作用表面１１６及び裏側表面１１８を有する超小型電子ダイ１１４は、作用表面１１６が第１の保護膜１１０と当接するように超小型電子パッケージコア１０２の対応する開口１０４内に配置されている。
【００２１】
図１２及び１３に示すように、材料適用ニードル１４２のような材料適用工具を用いて、超小型電子ダイ１１４により占有されない開口１０４の一部（図１０を参照）に液状の封止材料１４４を注入する。材料適用ニードル１４２は、当該技術分野で知られているように、パッケージとＢＧＡフリップチップとの間にアンダーフィル材料を注入するために用いるタイプのものでよい。封止材料は、プラスチック、樹脂エポキシ、エラストマ（即ち、ゴム）材料などを含むが、これらに限定されない。しかしながら、封止材料１４４は、超小型電子ダイ１１４及び超小型電子パッケージコア１０２に対して良好な接着性を有し、可能であれば、その熱膨張係数が超小型電子ダイ１１４及び超小型電子パッケージコア１０２の係数と同じであり、超小型電子パッケージ１０２と超小型電子ダイ１１４との間の固有の特性にミスマッチがあってもそれが吸収されるように適当なコンプライアンス及び他の機械的特性を有し、材料適用ニードル１４２による適用に好適な適当な流れ及び他の材料適用特性を有する必要がある。かかる特性を有する液状封止材料１４４は、Shin-Etsu 122 シリカ充填エポキシ(Shin-Etsu Chemical Co., Ltd, Japan)及びDow Corning DC6812シリコーン(Dow Corning, Midland, MI, USA)を含むが、これらに限定されない。
【００２２】
その後、この組立体を、液状封止材料１４４を固体または実質的に固体の状態にするに十分な温度及び時間で固化させる。図１４に示すように、封止材料１４４の第１の表面１４８は超小型電子パッケージコアの第２の表面１０８と実質的に同一平面を有する。従って、さらに平坦化（即ち、研削）を行う必要がなく、配線層をアセンブリ１５０上に直接形成することが可能である。
【００２３】
別の実施例において、材料適用ニードル１４２は、超小型電子パッケージコア１０２と超小型電子ダイ１１４との間において第１の保護膜１１０の近くの超小型電子パッケージコアの開口１０４内に挿入する。液状封止材料１４４を注入すると、材料適用ニードル１４２をパッケージコア１０４から後退させる。液状封止材料１４４の注入は、図１３に示すようにパッケージコアの開口が充填されると完了する。もちろん、樹脂材料１４４を注入しながら、材料適用ニードル１４２をパッケージコアの開口１０４内で移動させて、樹脂材料１４４を均一に分布させるようにするとよいことがわかる。
【００２４】
図１５に示すさらに別の実施例において、超小型電子パッケージコア１０２と超小型電子ダイ１１４との間の超小型電子パッケージコアの開口１０４は、超小型電子ダイの裏側表面１１８と超小型電子パッケージコアの第２の表面１０８の近くで超小型電子パッケージコアの開口１０４をまたぐ第１の保護膜１１０及び第２の保護膜１１１で密封される。第１のニードル１１３及び第２のニードル１１５を第２の保護膜１１１に挿入する。第１のニードル１１３により少なくとも部分的に真空を引き、第２のニードル１１５により封止材料１４４を注入する。第１のニードル１１３及び第２のニードル１１５は、第２の保護膜１１１に予め形成したホールに挿入するかまたはただ第２の保護膜１１１に挿通すればよい。図１６に示すように、超小型電子パッケージコアの開口を充填した後、第１のニードル１１３及び第２のニードル１１５を引き抜く。この真空を用いるプロセスにより空所の発生がほとんどなくなり、オーバーモールドの恐れも減少し、広い範囲の流動学的性質を有する樹脂材料の使用が可能になり、広い範囲の超小型電子ダイ及び超小型電子パッケージコアの幾何学的形状を利用できることが判明している。
【００２５】
別の実施例によると、図２ｂに戻って、チャンネル１０５は真空支援プロセスに利用可能である。第１のニードル１１３（図１４）を１つのチャンネル１０５に挿入し、第２のニードル１１５を反対側のチャンネル１０５に挿入する。図２ｂに示すようなチャンネル１０５が互いに反対側のコーナーから延びるチャンネルの構成は、正味の流れが０である領域の形成が防止されるため、真空支援プロセスにとって好ましい。これらの領域は、１つの流れが２つの流れに分かれて実質的に反対方向へ向かい、そして再びぶつかる場合に生じる可能性がある。このような正味の流れが０の領域があると、空所が形成される可能性がある。また、ニードル１１３及び１１５の挿入位置にトポグラフィーのばらつきのような欠陥が存在する場合、パッケージの第１の層のトレースをこれらの位置を迂回させることが可能である。このような迂回は簡単であり、チャンネル１０５が開口１０４の側部からではなくてコーナーから延びる場合、他のパッケージ設計の要因に制約を与えることはほとんどない。
【００２６】
その後、液状封止材料１４４を固体または実質的に固体の状態にするに十分な温度及び時間をかけてこのアセンブリを硬化させる。前に図１４に示したように、封止材料１４４の第１の表面１４８は超小型電子パッケージコアの第２の表面１０８と実質的に同じ平面である。従って、アセンブリ１５０上に直接配線層を形成するためにさらに平坦化（即ち、研削）を行う必要はない。しかしながら、図１７に示すように、超小型電子ダイの利用平面１１６が硬い表面を有するプレート１５１（即ち、研磨済みスティール）に接触し、超小型電子パッケージコアの第２の表面１０８及び超小型電子ダイの裏側表面１１６が軟らかい表面のプレート１５３（例えば、シリコンゴム表面１５５を有するプレート）に接触するようにアセンブリを２つのプレート間に配置し、圧縮力を加えると、樹脂材料の前の表面１４８の平坦度をさらに改善することができる。このように圧力を加えて硬化させると、硬化した樹脂材料１４４の破壊抵抗がさらに向上するという利点が得られる。材料適用プロセスを適当に最適化することにより、樹脂材料によるダイの裏側の汚染を防止することも可能である。
【００２７】
樹脂材料１４４が硬化した後、アセンブリ１５０を裏返して、第１の保護膜１１０及び第２の保護膜１１１（もし存在すれば）を図１８に示すように取り除くことにより、超小型電子ダイの作用表面１１６及び超小型電子ダイの裏側表面１１８を露出させる。図１８にも示すように、樹脂材料１４４は、超小型電子ダイの作用表面１１６及び超小型電子パッケージコアの第１の表面１０６と実質的に同一表面である少なくとも１つの第２の表面１５２を形成する。樹脂材料の第２の表面１５２は、誘電材料層及び導電トレースのような配線層を形成するためのさらに別の表面領域として超小型電子パッケージコアの第１の表面１０６と共にさらなる製造ステップに使用することができる。
【００２８】
以下の説明は配線層を形成するためのバンプのないビルドアップ層形成技術に関するものであるが、この製造方法にはそのような制約はない。配線層は本願技術分野で知られた多種多様な方法により形成することができる。
【００２９】
図１９は、超小型電子パッケージコア１０２内の１つの超小型電子ダイ１１４及び超小型電子ダイ１１４と超小型電子パッケージコア１０２の間の樹脂材料１４４を示す。もちろん、超小型電子ダイ１１４は、その作用表面１１６上に位置する複数の電気コンタクト１５４を備えている。電気コンタクト１５４は、超小型電子ダイ１１４内の回路（図示せず）に電気的に接続されている。図示を簡略且つ明瞭にするために、電気コンタクト１５４をただ４個示す。
【００３０】
図１９に示すように、誘電層１５６、１５６´及び導電トレース１５８、１５８´はそれぞれ、超小型電子ダイの作用表面１１６（電気コンタクト１５４を含む）、超小型電子パッケージコアの第１の表面１０６及び樹脂材料の第２の表面１５２上に積層されている。誘電層１５６、１５６´は、好ましくはエポキシ樹脂、ポリイミド、ビスベンゾシクロブテンなどであり、さらに好ましくはAjinomoto U.S.A., Inc., Paramus, New Jersey, U.S.A.から市販されている充填エポキシ樹脂である。導電トレース１５８、１５８´は銅、アルミニウム及びそれらの合金を含む任意の導電性材料でよいがそれらに限定されない。
【００３１】
第１の誘電層１５６、１５６´の形成は、積層、スピンコーティング、ロールコーティング及びスプレーオンデポジションを含む（それらに限定されない）任意公知のプロセスで行うことができる。導電トレース１５８、１５８´はそれぞれの誘電層１５６、１５６´を貫通して互いにまたは電気コンタクト１５４と電気接触する。当業者には明らかなように、これは、レーザー穿孔及び光リソグラフィー（通常はその後エッチングを行う）または光リソグラフィープロセスにおけるレジストの露光に似た態様でのマスクによる感光性誘電材料の露光を含む（それらに限定されない）当該技術分野で知られた任意の方法により行うことができる。
【００３２】
図２０に示すように半田バンプ、半田ボール、ピンなどのような導電配線手段１６２を形成して導電トレース１５８´と接触させ、外部のコンポーネント（図示せず）との通信に用いることができる。図２０は、アセンブリ１６０を形成するために半田レジスト誘電層１６４を貫通する半田バンプを示す。その後、個々の超小型電子パッケージ１７０を、図２１に示すようにアセンブリ１６０（図２０を参照）から切り離す（ダイシングする）。もちろん、各超小型電子パッケージコアの開口１０４に複数の種々のサイズの超小型電子ダイを配置し、導電トレース１５８と相互接続できることがわかる。
【００３３】
注入プロセスの利点は、圧縮形成に起因する空所の形成がなくなる、超小型電子ダイ１１４に割れを生ぜしめる可能性のある圧縮力が存在しない、低温で材料適用を行うため反りの抑制及びダイ間の不整列の防止が簡単である、また材料適用はダイ毎に行うため大型のアセンブリでのこのプロセスの実現が容易であることが含まれるがこれらに限定されない。
【００３４】
本発明の実施例を詳細に説明したが、本発明はその思想または範囲から逸脱することなく多数の自明の変形例及び設計変更例が可能であるため、上述の説明にある特定の実施例に限定されないことを理解されたい。
【図面の簡単な説明】
【００３５】
【図１】本発明による超小型電子パッケージコアの斜視図。
【図２ａ】別例の開口を有する本発明の超小型電子パッケージコアの平面図。
【図２ｂ】別例の開口を有する本発明の超小型電子パッケージコアの平面図。
【図３】第１の保護膜が第１の表面に固着されて開口をまたぎ、裏側の保護膜が第２の表面に固着された超小型電子パッケージコアの側断面図。
【図４】第１の保護膜に当接する、超小型電子パッケージコアの開口内に配置された超小型電子ダイの側断面図。
【図５】超小型電子パッケージコアの開口内に可塑化樹脂材料が配設された図４のアセンブリの側断面図。
【図６】圧縮プレート間に位置する図５のアセンブリの側断面図。
【図７】圧縮プレートにより圧縮した後の図６のアセンブリの側断面図。
【図８】樹脂材料を研削した後の図７のアセンブリの側断面図。
【図９】超小型電子ダイ及び超小型電子パッケージコアのコーナー近くの空所を示す図８の差込図９の側断面図。
【図１０】第１の保護膜が第１の表面に固着されて開口をまたぐ本発明の超小型電子パッケージコアの側断面図。
【図１１】第１の保護膜に当接する、本発明の超小型電子パッケージコアの開口内の超小型電子ダイを示す側断面図。
【図１２】本発明に従って超小型電子パッケージコアの開口に挿入された材料適用ニードルを示す側断面図。
【図１３】本発明に従って超小型電子パッケージコアの開口に樹脂材料を充填した後の材料適用ニードルを示す側断面図。
【図１４】本発明による封止した後のアセンブリを示す側断面図。
【図１５】本発明に従って樹脂材料を適用する真空支援プロセスを示す側断面図。
【図１６】本発明に従って樹脂材料を適用する真空支援プロセスを示す側断面図。
【図１７】本発明に従って樹脂材料の平坦度を改善する方法を示す側断面図。
【図１８】本発明に従って裏返した後第１の保護膜及び第２の保護膜（存在すれば）を取り除いた図１４または図７の何れかのアセンブリを示す側断面図。
【図１９】本発明に従って配線層を作用表面に形成した超小型電子ダイの側断面図。
【図２０】本発明に従って接続手段が固着された配線層を示す側断面図。
【図２１】本発明による単品化された超小型電子パッケージの側断面図。
【図２２】当該技術分野で知られた超小型電子デバイスの真のＣＳＰを示す断面図。
【図２３】当該技術分野で知られた基板インターポーザを用いる超小型電子デバイスのＣＳＰを示す断面図。
【図２４】当該技術分野で知られたフレキシブルコンポーネントインターポーザを利用した超小型電子デバイスのＣＳＰを示す断面図である。
【図１】
2005509267.tif 000003
【図２ａ】
2005509267.tif 000004
【図２ｂ】
2005509267.tif 000005
【図３】
2005509267.tif 000006
【図４】
2005509267.tif 000007
【図５】
2005509267.tif 000008
【図６】
2005509267.tif 000009
【図７】
2005509267.tif 000010
【図８】
2005509267.tif 000011
【図９】
2005509267.tif 000012
【図１０】
2005509267.tif 000013
【図１１】
2005509267.tif 000014
【図１２】
2005509267.tif 000015
【図１３】
2005509267.tif 000016
【図１４】
2005509267.tif 000017
【図１５】
2005509267.tif 000018
【図１６】
2005509267.tif 000019
【図１７】
2005509267.tif 000020
【図１８】
2005509267.tif 000021
【図２１】
2005509267.tif 000022
【図１９】
2005509267.tif 000023
【図２０】
2005509267.tif 000024
【図２２】
2005509267.tif 000025
【図２３】
2005509267.tif 000026
【図２４】
2005509267.tif 000027
【国際調査報告】
2005509267.tif 000028
2005509267.tif 000029
2005509267.tif 000030