(57)【要約】移動体または無線端末および移動体または無線基地局のような、信号を受信すると共にアンテナダイバシティシステム（３）内のアンテナを選択するような、または、通信（１３）のために用いられるチャネルを選択するような、または、同期の目的のための同期判定のような、判定を受け取る判定受取部（２，１２）を備える受信機（１，１１）は、これらに対して、前記受信信号の前提部分またはパイロットのような少なくとも一部分を分析すると共に、分析結果に応答して判定受取部（２，１２）に対して制御信号を供給するための波形分析部（４，１４）を提供することにより改善される。このような波形分析部（４，１４）は、先行技術の信号強度表示部に比較されてより良い品質の表示部を備える受信機（１，１１）を提供すると共に、ＤＣジッタを表示する制御信号を生成するための遅延段（２０）と、より高い周波数およびより低い周波数の存在のような非部分周波数の存在を表示する更なる制御信号を生成する比較段（４０）と、スライスされたビットを生成するためのデータスライシング段（７０）とを備える。
2005528040.tif 000002
【特許請求の範囲】
【請求項１】
信号を受信すると共に判定を受け取る判定受取部を備える受信機であって、
前記受信機は、前記受信信号の少なくとも一部分を分析すると共に分析結果に応答して前記判定受取部に対してＤＣジッタを表示する少なくとも１つの制御信号を供給する波形分析部を備えることを特徴とする受信機。
【請求項２】
前記波形分析部は、ＤＣジッタを表示する前記制御信号を生成する遅延段を備えることを特徴とする請求項１に記載の受信機。
【請求項３】
前記遅延段は、前記制御信号を生成するために、前記受信信号のサンプルを加算すると共に加算結果のサンプルを減算することを特徴とする請求項２に記載の受信機。
【請求項４】
前記ＤＣジッタは、周期的信号の半周期の区分の間に決定されることを特徴とする請求項２に記載の受信機。
【請求項５】
前記波形分析部は、非部分周波数の存在を表示する更なる制御信号を生成する比較段を備えることを特徴とする請求項２に記載の受信機。
【請求項６】
前記比較段は、前記部分周波数よりも、より低い周波数およびより高い周波数の存在を表示する２つの更なる制御信号を生成するために、前記受信信号のサンプルを比較してその比較結果を処理して処理結果を加算することを特徴とする請求項５に記載の受信機。
【請求項７】
前記波形分析部は、スライスされたビットを生成するために、データスライシング段を備えることを特徴とする受信機。
【請求項８】
前記データスライシング段は、前記スライスされたビットを生成するために、前記受信信号の加算されたサンプルをフィルタしてそのフィルタ結果を復調信号のサンプルと比較することを特徴とする請求項７に記載の受信機。
【請求項９】
信号を受信するための受信機内で用いると共に判定を受け取るための判定受取部を備える波形分析部において、前記波形分析部は、前記受信信号の少なくとも一部分を分析すると共に、分析結果に応答して、前記判定受取部へと供給されるべきＤＣジッタを表示する少なくとも１つの制御信号を生成することを特徴とする波形分析部。
【請求項１０】
前記波形分析部は、ＤＣジッタを表示する前記制御信号を生成するための遅延段を備えることを特徴とする請求項９に記載の波形分析部。
【請求項１１】
信号を受信するステップと、判定を受け取るステップとを備える方法において、前記受信信号の少なくとも一部分を分析するステップと、前記受信信号の少なくとも一部分を分析することに基づいてＤＣジッタを決定するステップと、前記判定の受け取りのために用いられる前記ＤＣジッタに基づいて制御信号を生成するステップと、を備えることを特徴とする方法。
【請求項１２】
プロセッサを介して実行されるべきプロセッサプログラム製品であって、前記プロセッサプログラム製品は、受信信号の少なくとも一部分を分析してこの分析に基づいてＤＣジッタを生成する機能と、判定の受け取りのために用いられる前記ＤＣジッタに基づいて少なくとも１つの制御信号を生成する機能とを備えることを特徴とするプロセッサプログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号を受信すると共に、判定を受け取る判定受取部［decision taker―決定取得部―］を備える受信機［receiver］に関する。
【０００２】
この発明はさらに、信号を受信すると共に判定を受け取る判定受取部を備える受信機内で用いられる波形分析部［wave analyser］に係り、また、信号を受信するステップと判定を受け入れるステップとを備える方法に係り、さらにまた、プロセッサを介して実行されるプロセッサのプログラム製品に関する。
【背景技術】
【０００３】
このような受信機は例えば、移動体通信または無線通信または移動通信用の基地局または無線通信用の基地局に対応し、および／または、送受信機の一部分を形成する。
【０００４】
先行技術の受信機は、米国特許第５，９５２，９６３号から公知であり、この公知例はそれぞれが信号を受信する複数のアンテナを備える基地局の形をとる受信機を開示している。前提部分のダイバシティ切換回路の形をとる判定受取部は、信号強度を測定すると共に、信号強度表示部分を比較するための比較器を備え、最大信号強度表示部分を提供するアンテナの選択に応答している。
【０００５】
しかしながら、他の判定受取部は、前記受信機により用いられるべき無線チャネルを選択するための選択部のように、または受信機を受信された信号等に対して同期させるための同期器のように、除外されるべきではない。
【０００６】
公知の受信機は、例えば過度のマルチパス減衰を伴う環境においては、とりわけ、常に信頼性のある品質表示部ではあるわけではない信号の長さの表示部分を原因として、不利である。
【発明の概要】
【０００７】
この発明の目的は、とりわけ、前記判定受取部がより信頼性のある表示部と共に設けられている上記のように定義された受信機を提供することにある。
【０００８】
この発明に係る受信機は、前記受信機が受信信号の少なくとも一部分を分析すると共に分析結果に応答して少なくとも１つの制御信号を前記判定受取部に対して供給する波形分析部を備えることを特徴とする。測定された信号強度表示部と比較して、前記波形分析部は、より高い品質の表示部を前記受信機に対して提供するであろう。前記一部分は、例えば（予め定義された）前提［preamble―前提部分―］信号、または、（予め定義された）パイロット［pilot―案内―］信号に相当している。
【０００９】
この発明は、とりわけ、信号強度表示部が受信信号に対して一方的な見方を与えるという洞察力に基づくと共に、とりわけ、波形分析部がより包括的な表示を与えるであろうという基本的な概念に基づいている。
【００１０】
この発明は、とりわけ、より高い信頼性の品質表示部を波形分析部に生成させることにより受信機を改善させる問題を解決して、とりわけ、判定受取プロセスが改善されるという長所がある。
【００１１】
請求項２に定義されたこの発明に係る受信機の第１の実施形態は、前記波形分析部が、ＤＣジッタを表示する前記制御信号を生成する遅延段を備えるという長所を有する。
【００１２】
前記遅延段は、受信信号の異なるサンプルがＤＣジッタを評価するために用いられることを許容している。
【００１３】
請求項３に定義されたこの発明に係る受信機の第２の実施形態は、前記遅延段が、前記制御信号を生成するために、前記受信信号のサンプルを加算すると共に加算結果のサンプルを減算するという長所を有している。
【００１４】
前記加算は、ＤＣが評価されるために受信信号の（例えば１つの前提ビットまたは半分の前提期間のような）第１の時間間隔を定義する。前記減算は、ＤＣジッタが評価されるために（例えば前提ビットの１／８または前提期間の１／１６の）第２の時間間隔を定義する。
【００１５】
請求項５に定義されたこの発明に係る受信機の第３の実施形態は、前記波形分析部が、非部分周波数の存在を表示する更なる制御信号を生成する比較段を備えるという長所を有している。
【００１６】
前記比較段は、受信信号の異なるサンプルが前記部分周波数以外の周波数の存在を評価するために互いに比較されることを許容している。前記部分周波数は例えば、前提周波数またはパイロット周波数に相当している。
【００１７】
請求項６に定義されたこの発明に係る受信機の第４の実施形態は、前記比較段が、前記部分周波数よりも、より低い周波数およびより高い周波数の存在を表示する２つの更なる制御信号を生成するために、前記受信信号のサンプルを比較してその比較結果を処理して処理結果を加算するという長所を有している。
【００１８】
前記より低い周波数およびより高い周波数の存在は、前記ＤＣジッタに加えて、前記受信信号の良い品質の評価を与える。
【００１９】
請求項７に定義されたこの発明に係る受信機の第５の実施形態は、前記波形分析部が、スライスされたビットを生成するために、データスライシング段を備えるという長所を有している。
【００２０】
スライスされたビットを生成するための前記データスライシング段はまた、遅延段を用い、この遅延段はビット生成のためと同様に品質の評価のために現在に用いられており、受信機をより有効にさせている。
【００２１】
請求項８に定義されたこの発明に係る受信機の第６の実施形態は、前記データスライシング段が、前記スライスされたビットを生成するために、前記受信信号の加算されたサンプルをフィルタしてそのフィルタ結果を復調信号のサンプルと比較するという長所を有している。
【００２２】
前記フィルタは例えば、緩急フリーズ［freeze-slow-fast―緩急の動作の停止―］スライス増幅器が付加された循環的なローパスフィルタに相当している。
【００２３】
この発明による波形分析部の実施形態、この発明による方法の実施形態、および、この発明によるプロセッサプログラム製品の実施形態は、この発明による受信機の実施形態に対応している。
【発明の詳細な説明】
【００２４】
この発明のこれらおよび他の特徴［aspect］は、以下に説明される実施形態から明らかとなるであろうし、実施形態にしたがって説明されるであろう。
【００２５】
図１に示された受信機１は、判定受取部２を備え、判定受取部の出力はアンテナ切換部３の入力に結合され、波形受取部の複数の入力は、波形分析部４の複数の出力、復調器５の出力、復調器５の制御出力にそれぞれ結合されている。復調器５の前記出力は、さらに波形分析部４の入力にも結合され、復調器５の入力はアンテナ切換部３の出力に結合されている。
【００２６】
図２に示された受信機１１は、判定受取部１２を備え、判定受取部の出力はチャネル選択部１３の入力に結合され、判定受取部の複数の入力は、波形分析部１４の複数の出力、復調器１５の出力、復調器１５の制御出力にそれぞれ結合されている。復調器１５の前記出力は、さらに波形分析部１４の入力にも結合され、復調器１５の入力はチャネル選択部１３の出力に結合されている。
【００２７】
より詳細に図３に示された波形分析部４，１４は、遅延段２０，比較段４０，データスライシング段７０を備えている。遅延段２０は、直列に結合された９つの遅延素子２１〜２９を備え、遅延素子２１の入力は復調器５，１５に結合された波形分析部の入力となっている。遅延素子２８の出力はさらに、加算器３０の入力に結合され、この加算器の更なる入力は前記波形分析部の前記入力に結合されている。加算器３０の出力は、増幅器３１の入力に結合され、増幅器の出力は遅延素子３２と減算器３３の入力へと結合され、減算器３３の更なる入力は遅延素子３２の出力に結合されて、減算器３３の出力は絶対値回路３４の入力に結合されて、絶対値回路３４は判定受取部２，１２へと供給されるべきＤＣジッタを表示する制御信号を生成する。
【００２８】
比較段４０は、９つの比較器４１〜４９を備え、この比較器のそれぞれは、対応する遅延素子２１〜２９の入力および出力に結合された２つの入力を有している。比較器４１〜４９の連続する各対の出力は、排他的論理和［ＥＸＯＲ―exclusive or―］ゲート５０〜５７の入力を構成し、これらの出力は加算器５８の入力に結合され、加算器５８の出力は検出器５９，６０の入力に結合され、検出器は、前提周波数よりも、より高い周波数と、より低い周波数とを表示する更なる制御信号を生成する。
【００２９】
データスライシング段７０は、その入力が増幅器３１の出力に結合され、その出力が緩急フリーズスライス増幅器７２の入力に結合された減算器７１を備え、増幅器７２の出力は加算器７３の入力に結合され、加算器７３の出力は遅延素子７４の入力と比較器７５の入力とに結合され、比較器７５の更なる入力は前記波形分析部からの入力である。比較器７５は、スライスされたビットを生成する。遅延素子７４の出力は減算器７１および加算器７３の更なる入力へと結合されている。
【００３０】
より詳細に図３に示された波形分析部４，１４は以下のように機能する。例えば、ｎビット前提部分（ＤＥＣＴ：１６ビット、１１５２ｋｂｉｔ／ｓのビット列および５６７ｋＨｚの部分周波数または前提周波数を伴う）の形式の部分を備え、例えば同期ワードおよび例えばデータフィールドをさらに備える信号は、アンテナ切換部３またはチャネル選択部１３を介して受信され、復調器５，１５を介して復調される。その結果、正弦波の形式の前提部分が生成され、これは波形分析部４，１４により分析される。その上また、波形分析部４，１４は、この正弦波を例えば８倍で（オーバー）サンプリング［over sample―過標本化―］する遅延段２０を備えている。遅延素子２１〜２８の合計は例えば、部分期間または前提期間の半分に相当する。遅延素子２１用の入力信号がｘ（ｎ）である場合、遅延素子２８用の出力信号はｘ（ｎ−８）である。増幅器３１は例えば、加算器３０の出力信号を因数０．５で増幅して、絶対値回路３４はその後、ＤＣジッタを表示する制御信号を生成する：ＤＣジッタ（ｎ−９）＝ＡＢＳ［０．５｛（ｘ（ｎ）＋ｘ（ｎ−８））−（ｘ（ｎ−１）＋ｘ（ｎ−９））｝］。
【００３１】
この制御信号は、より大きい数がより多いＤＣジッタを表示してそれゆえに数字が大きければ悪い品質である：数の形式で判定受取部２，１２へと供給される。判定受取部２，１２は、他のアンテナを選択するためのアンテナ切換部３を制御するため、または、用いられるべき他のアンテナを選択および／または要求するためのチャネル選択部１３を制御するため、または、同期プロセスを適用するための同期部を制御するため、この情報を用いることができる。
【００３２】
比較ステージ４０は、サンプルの連続する各対の間の傾斜のサイン［sign］を検出する比較器４１〜４９を備えている。排他的論理和ゲート５０〜５７は、これらのサインにおける変化を検出して、加算器５８はこれらの全ての変化を加算する。ＨＦ検出器５９は例えば、より高い周波数の存在を表示する更なる制御信号を生成する：ＨＦ（ｎ＋１）＝ＩＦ（ｓｕｍ（ｎ）＜２，０，ＩＦ（ｓｕｍ（ｎ）＝２，１０，ＩＦ（ｓｕｍ（ｎ）＝３，２０，ＩＦ（ｓｕｍ（ｎ）＝４，３０，４０））））。これは、波長の半分において、サイン変化の最大数が１であるという事実に基づいており、もしもそれ以上のサインの変化があったならば、より高い周波数である：より高い数を示せば示すほど、より多いＨＦ周波数であり、それ故に品質はより悪くなる。ＬＦ検出器６０は例えば、より低い周波数の存在を表示する更なる制御信号を生成する：ＬＦ（ｎ＋１）＝ＩＦ［ｓｕｍ（ｎ）＝０，｛ＩＦ（ＬＦ（ｎ）＝ＭＡＸ，ＭＡＸ，（ＬＦ（ｎ）＋１０））｝，０］。これは、波長の半分において、サイン変化の最小数がゼロであるという事実に基づいており、サインの変化の後に、次のサインの変化が所定の時間間隔の範囲内で到来しなければならず、もしもこの場合でなかったならば、より低い周波数である：より高い数を示せば示すほど、より多いＬＦ周波数であり、それ故に品質はより悪くなる。
【００３３】
これらの更なる制御信号は、数の形式で判定受取部２，１２へと供給される：より高い数はより多いＨＦ／ＬＦ周波数を示しており、それ故に品質はより悪くなる。判定受取部２，１２は、他のアンテナを選択するためのアンテナ切換部３を制御するため、または、用いられるべき他のアンテナを選択および／または要求するためのチャネル選択部１３を制御するため、または、同期プロセスを適用するための同期部を制御するため、この情報を用いることができる。
【００３４】
全体の部分歪みまたは前提部分歪みは、３つの重付け因子を用いることにより計算可能である：Ｋｍｊ，Ｋｈｆ，Ｋｌｆが例えば１に等しいときに、ＰＤｕｎｆｉｌｔｅｒｅｄ＝［ＫｍｊｘＤＣｊｉｔｔｅｒ］＋［ＫｈｆｘＨＦ］＋［ＫｌｆｘＬＦ］。循環的なディジタルフィルタを用いるときに、前提部分歪みは：ＰＤ（ｎ）＝ＰＤ（ｎ＋１）＋［ＰＤｕｎｆｉｌｔｅｒｅｄ（ｎ）−ＰＤ（ｎ−１）］／Ｋｔａｕとなり、Ｋｔａｕは、例えば２０に等しい。
【００３５】
更なる改善は、ａ）受信信号の振幅を測定し、この振幅をしきい値と比較し、比較結果が第１の今までのところ更なる制御信号であること、および／またはｂ）この振幅のジッタを測定し、純粋な前提部分が一定の振幅を有していなくてはならないので、振幅の変調幅が第２の今までのところ更なる制御信号となる結果となることができること、および／またはｃ）受信信号の波形を所望の波形と比較し、この波形と所望の波形との差が第３の今までのところ更なる制御信号を結果すること、の状況となることで可能であろう。
【００３６】
データスライシング段７０は、部分周波数または前提部分周波数を除去するために、ノッチフィルタ２１〜２８，３０，３１と協働すると共に、何れかの残りの雑音を濾波するための循環的なローパスフィルタ７１〜７４を備えている。前記ノッチフィルタ２１〜２８，３０，３１が遅延段２０の（大）部分に一致することを原因として、この波形分析部は極めて効果的であり、コスト的にも扱い易くなっている。データスライシング段７０はスライスされたビットを生成し、例えば、同期を目的として用いられることができる。
【００３７】
波形分析部４，１４の各部分は、ハードウェア、ソフトウェア、またはこれらの混合を介して実現可能であろう。プロセッサの形式により実現されたときには、波形分析部４，１４および判定受取部２，１２は、ことによると互いに集積化されることができるであろう。しかしながら、通常は、排他的ではなく、波形分析部４，１４は、無線信号を復調するための復調器５，１５に対して、さらには前記無線信号に関する判定を受け取るための判定受取部２，１２に対して、結合されるであろう。
【００３８】
遅延段２０は、８つの遅延素子２１〜２８と、これに加えて、前記比較段４０用の１つの遅延素子２９を備えているが、他の数の遅延素子が排除されるわけではない。前記波形分析部４，１４の入力と加算器３０との間には、通常は、少なくとも２つの遅延素子が設けられているであろう。８つの遅延素子２１〜２８が半分の前提期間の遅延を得るために用いられている場合、各遅延素子は、１６分の１の前提期間の遅延を有するであろう。好ましくは、１つの波形分析部４，１４が調整可能な信号生成器と共に構築されるであろうので、異なる周波数および期間を有する異なる前提部分は取り扱い可能であろう。前記遅延素子、加算器、減算器、増幅器および絶対値回路は、まさに例示されたものである。
【００３９】
比較段４０は、ｋ）比較器４１〜４９、ｌ）排他的論理和（EXOR）ゲート５０〜５７、ｍ）加算器５８、ｎ）検出器５９，６０を備え、ｋ）受信信号のサンプルを比較し、ｌ）比較結果を処理し、ｍ）処理結果を加算して、ｎ）前記前提部分の周波数よりもより低い周波数およびより高い周波数の存在を表示する２つの更なる制御信号を生成している。それ故に、前記比較器、排他的論理和ゲート、加算器、検出器はまさに例示である。
【００４０】
しかしながら、受信されるべき他の信号であって、分析されるべき他の部分を比較する他の信号は、例えば、直交周波数分割多重送信信号またはＯＦＤＭ（Orthogonal Frequency Division Multiplexing）信号（例えばＩＥＥＥ８０２．１ａ）のように、排除されるべきではなく、この信号はＯＦＤＭリンクの品質をチェックするために分析されるべきパイロット信号の形式による部分を備えている。前記部分を備える前記信号は、無線でまたは有線で到来しても良く、また電気的な信号であっても光信号であっても良く、光信号の場合にはその後に光電変換を必要としている。
【００４１】
判定受取プロセスをさらに改善してさらに包括的な表示を得るために例えば無線信号強度表示のような他の品質表示部を受信するための復調器５，１５の制御出力に結合された判定受取部２，１２の入力に加えて、判定受取部２，１２の更なる入力が、例えばアンテナ切換部３またはチャネル選択部１３の更なる制御出力に結合されていても良く、これらは判定受取プロセスを更になお改善すると共に包括的な表示を更になお得るための他の品質表示を更に受信するためのものである。
【００４２】
プロセッサを介して実行されるべき前記プロセッサプログラム製品は、（Ｉ）受信信号の少なくとも前提部分を分析し、（II）分析結果に応答して判定を受け取るために用いられるべき少なくとも１つの制御信号を生成する、機能を備えている。しかしながら、多くの更なる機能が付加され得るであろうし、例えば排他的ではない機能としての、（III）正弦波を（オーバー）サンプリングして、（IV）ＤＣジッタを表示する制御信号を生成し、（Ｖ）サンプルの連続する対のそれぞれの間の傾きのサイン［sign］を検出し、（VI）これらのサインにおける変化を検出し、（VII）これらの変化の全てを付加し、（VIII）より高い周波数の存在を表示する更なる制御信号を生成し、（IX）より低い周波数の存在を表示する更なる制御信号を生成し、（Ｘ）重み付け機能を用いることにより全体の前提部分の歪みを計算し、（XI）濾波された前提部分の歪みを得ることにより循環的なディジタルフィルタを用いる、等の手順を備えていても良い。
【図面の簡単な説明】
【００４３】
【図１】この発明による波形分析部を備えるこの発明による受信機を構成するブロック図を示している。
【図２】この発明による波形分析部を備えるこの発明による更なる受信機を構成するブロック図を示している。
【図３】この発明による波形分析部をさらに詳細に示すブロック図である。
【図１】
2005528040.tif 000003
【図２】
2005528040.tif 000004
【図３】
2005528040.tif 000005
【国際調査報告】
2005528040.tif 000006
2005528040.tif 000007
2005528040.tif 000008