(57)【要約】複数のブロック変換係数として画素データをエンコードし、再構成された画素データを生成するためにエンコードされたブロック変換係数をデコードするエンコーダ（１００）、デコーダ（２００、３００）、および対応する方法（４００）が開示される。エンコーダおよび／またはデコーダは、予め選択された画素の輝度レベル基準を満たすブロック・トランジションのみにフィルタをかける条件付きデブロッキング・フィルタ（１４０、２４０、３４０）を備えている。条件付きデブロッキング・フィルタの方法（４００）は、ブロック・トランジションに隣接する少なくとも１つの第１の画素を受信するステップ（４１２）と、前記少なくとも１つの第１の画素の輝度を示す信号を生成するステップ（４１４）と、前記輝度信号を上側輝度閾値と下側輝度閾値の少なくとも一方と比較するステップ（４１６、４１８）と、輝度の比較に応答してブロック・トランジションにおける前記第１の画素を含む隣接する画素に条件付きフィルタをかけるステップ（４２６）とを含んでいる。
2005524347.tif 000002
【特許請求の範囲】
【請求項１】
ブロック変換を用いて処理された画素データのデブロッキングのための方法（４００）であって、
ブロック・トランジションに隣接する少なくとも１つの第１の画素を受信するステップ（４１２）と、
前記少なくとも１つの第１の画素の輝度を示す信号を生成するステップ（４１４）と、
前記輝度信号を上側輝度閾値と下側輝度閾値の少なくとも一方と比較するステップ（４１６、４１８）と、
前記比較に応答して、前記ブロック・トランジションにおける前記第１の画素を含む複数の隣接する画素に対し、条件付きフィルタをかけるステップ（４２６）と、を含む、前記方法。
【請求項２】
前記第１の画素に隣接し、前記ブロック・トランジションに対向する側に位置する少なくとも１つの第２の画素を受信するステップ（４２０）と、
前記第１の画素と前記第２の画素との間の輝度レベル差を測定するステップ（４２２）と、
前記測定された差に応答して、かけられるデブロッキング・フィルタの強度を選択するステップ（４２４）を更に含む、請求項１に記載の方法。
【請求項３】
所定のブロック・トランジションのために、約４つの第１の画素と約４つの第２の画素が受信され、前記画素が、前記ブロック・トランジションに交差するラインに沿って位置する、請求項２に記載の方法。
【請求項４】
前記下側輝度閾値が、約６４であり、前記上側輝度閾値が、約２３２である、請求項１に記載の方法。
【請求項５】
前記条件付きフィルタをかけるステップが、トランジションに隣接する各画素に対して別個に行われ、前記トランジションにおける全ての画素が、前記上側輝度閾値を超えるか、前記トランジションにおける全ての画素が、前記下側輝度閾値よりも小さいブロックに対してのみフィルタをかけることが省略される、請求項１に記載の方法。
【請求項６】
前記第１の画素を含む複数の隣接する画素を平均するステップを更に含み、生成される輝度信号が、前記複数の隣接する画素の平均輝度を示す、請求項１に記載の方法。
【請求項７】
前記トランジションにおける前記画素の平均輝度が、前記上側輝度閾値を超えるか、前記トランジションにおける前記画素の平均輝度が、前記下側輝度閾値よりも小さいブロックに対してのみフィルタをかけることが省略される、請求項６に記載の方法。
【請求項８】
前記条件付きフィルタをかけることが、ラインに基づいて行われる、請求項１に記載の方法。
【請求項９】
前記条件付きフィルタをかけることが、ブロックに基づいて行われる、請求項１に記載の方法。
【請求項１０】
前記画素データを複数のブロック変換係数としてエンコードするステップと、
フィードバック・ループ内で前記画素データを条件付きでデブロッキングするステップとを更に含む、請求項１に記載の方法。
【請求項１１】
前記画素データを複数のブロック変換係数からデコードするステップと、
フィードバック・ループ内で前記画素データを条件付きでデブロッキングするステップとを更に含む、請求項１に記載の方法。
【請求項１２】
前記画素データを複数のブロック変換係数からデコードするステップと、
フィードバック・ループの後に前記画素データを条件付きでデブロッキングするステップとを更に含む、請求項１に記載の方法。
【請求項１３】
画素データを複数のブロック変換係数としてエンコードするエンコーダ（１００）であって、前記エンコーダが少なくとも１つの画素の輝度レベル閾値の条件を満たすブロック・トランジションのみにフィルタをかける条件付きデブロッキング・フィルタ（１４０）を、備えるエンコーダ。
【請求項１４】
前記条件付きデブロッキング・フィルタが、
ブロック・トランジションに隣接する少なくとも１つの第１の画素を受信する受信手段と、
前記少なくとも１つの第１の画素の輝度を示す信号を生成する前記受信手段に応じた信号手段と、
前記輝度信号を上側輝度閾値と下側輝度閾値の少なくとも一方と比較する前記信号手段に応じた比較手段と、
前記ブロック・トランジションにおける第１の画素を含む複数の隣接する画素に対して条件付きフィルタをかける前記比較手段に応じたフィルタ手段とを含む、請求項１３に記載のエンコーダ。
【請求項１５】
前記条件付きデブロッキング・フィルタが、
前記第１の画素に隣接し、前記ブロック・トランジションに対向する側に位置する少なくとも１つの第２の画素を受信する第２の受信手段と、
前記第１の画素と前記第２の画素との間の輝度レベル差を測定する測定手段と、
測定された差に応答してかけられるデブロッキング・フィルタの強度を選択するフィルタ強度手段を更に含む、請求項１４に記載のエンコーダ。
【請求項１６】
再構成された画素データを生成するためにエンコードされたブロック変換係数をデコードするデコーダ（２００、３００）であって、前記デコーダが、少なくとも１つの画素の輝度閾値の条件を満たすブロック・トランジションのみにフィルタをかける条件付きデブロッキング・フィルタ（２４０、３４０）を備えるデコーダ。
【請求項１７】
前記条件付きデブロッキング・フィルタが、
ブロック・トランジションに隣接する少なくとも１つの第１の画素を受信する受信手段と、
前記少なくとも１つの第１の画素の輝度を示す信号を生成する前記受信手段に応じた信号手段と、
前記輝度信号を上側輝度閾値と下側輝度閾値の少なくとも一方と比較する前記信号手段に応じた比較手段と、
前記ブロック・トランジションにおける第１の画素を含む複数の隣接する画素に対して条件付きフィルタをかける前記比較手段に応じたフィルタ手段とを含む、請求項１６に記載のデコーダ。
【請求項１８】
前記条件付きデブロッキング・フィルタが、
前記第１の画素に隣接し、前記ブロック・トランジションに対向する側に位置する少なくとも１つの第２の画素を受信する第２の受信手段と、
前記第１の画素と前記第２の画素との間の輝度レベル差を測定する測定手段と、
測定された差に応答してかけられるデブロッキング・フィルタの強度を選択するフィルタ強度手段を更に含む、請求項１７に記載のデコーダ。
【請求項１９】
前記条件付きデブロッキング・フィルタが、動き補償の間のデブロッキングのためにフィードバック・ループ内に位置する、請求項１６に記載のデコーダ。
【請求項２０】
前記条件付きデブロッキング・フィルタが、動き補償の後のデブロッキングのためにフィードバック・ループの後に位置する、請求項１６に記載のデコーダ。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願とのクロスリファレンス）
本出願は、２００２年５月１日付で出願された「画素の輝度に基づくデブロッキングの簡略化（Ｄｅｂｌｏｃｋｉｎｇ  Ｆｉｌｔｅｒ  Ｓｉｍｐｌｉｆｉｃａｔｉｏｎ  Ｂａｓｅｄ  Ｏｎ  Ｐｉｘｅｌ  Ｂｒｉｇｈｔｎｅｓｓ）」と題された米国仮出願第６０／３７７０６１号の利益を主張するものである。
【０００２】
本発明は、ビデオ・エンコーダおよびビデオ・デコーダ（エンコーダおよびデコーダをまとめてコーデック（ＣＯＤＥＣ）と呼ぶ）に関し、特に、デブロッキング・フィルタを有するビデオ・コーデックに関する。
【背景技術】
【０００３】
一般に、ビデオ・データは、ビットストリームの形式で処理され、転送される。一般に、ビデオ・エンコーダ（ｅｎｃｏｄｅｒ：符号器）は、生データを圧縮するために、離散コサイン変換（ＤＣＴ：Ｄｉｓｃｒｅｔｅ  Ｃｏｓｉｎｅ  Ｔｒａｎｓｆｏｒｍ）等のブロック変換符号化を行う。一般に、このビデオ・エンコーダに対応するビデオ・デコーダ（ｄｅｃｏｄｅｒ：復号器）は、例えば、逆離散コサイン変換（ＩＤＣＴ：Ｉｎｖｅｒｓｅ  ＤＣＴ）等を行うことにより、ブロック変換を行ってエンコード（符号化）されたビット・ストリーム・データをデコード（復号化）する。
【０００４】
デブロッキング（ｄｅｂｌｏｃｋｉｎｇ：非ブロック化）フィルタは、ブロックをベースとするディジタル・ビデオ圧縮システムと共に使用されることが多い。デブロッキング・フィルタを圧縮ループ内でかけ、このフィルタをエンコーダとデコーダと双方でかけるようにしてもよい。また、デブロッキング・フィルタを圧縮ループの後、デコーダのみでかけるようにしてもよい。通常、デブロッキング・フィルタは、低域通過フィルタをブロック変換符号化（例えば、ＤＣＴ）および量子化が行われたブロックのエッジ・トランジション（ｅｄｇｅ  ｔｒａｎｓｉｔｉｏｎ：エッジ遷移）にかけることにより行われる。デブロッキング・フィルタは、伸長された映像に存在する「ブロック歪（ｂｌｏｃｋｉｎｅｓｓ：濃淡のむら）」として知られるネガティブな視覚的影響を低減させることができるが、一般に、ビデオ・デコーダおよび／またはビデオ・エンコーダにおいて多量の複雑な計算を行うことが必要となる。
【発明の開示】
【０００５】
（発明の概要）
従来技術のこれらの欠点や短所、また、その他の欠点や短所を解決するべく、画素の輝度（ｐｉｘｅｌ  ｂｒｉｇｈｔｎｅｓｓ）に基づく条件付きデブロッキング・フィルタのためのシステムおよび方法が提供される。
【０００６】
複数のブロック変換係数として画素データをエンコードし、再構成された画素データを生成するためにエンコードされたブロック変換係数をデコードするエンコーダおよびデコーダを提供する。エンコーダおよび／またはデコーダは、予め選択された画素の輝度レベル基準を満たすブロック・トランジションのみにフィルタをかける条件付きデブロッキング・フィルタを備えている。
【０００７】
これらに対応するデブロッキングのための方法は、ブロック・トランジションに隣接する少なくとも１つの第１の画素を受信するステップと、前記少なくとも１つの第１の画素の輝度を示す信号を生成するステップと、前記輝度信号を上側輝度閾値と下側輝度閾値の少なくとも一方と比較するステップと、輝度の比較に応答して、ブロック・トランジションにおける前記第１の画素を含む隣接する画素に条件付きフィルタをかけるステップとを含んでいる。
【０００８】
本発明のこれらの態様、特徴、および利点、また、その他の態様、特徴、および利点は、添付図面を参照しながら例示的な実施の形態についての以下の説明を読むことにより理解できるであろう。
【０００９】
本発明は、例示的な図面に従った画素の輝度に基づく条件付きデブロッキング・フィルタを包含し、開示するものである。
【発明を実施するための最良の形態】
【００１０】
一般に、デブロッキング・フィルタを実行するためには、ビデオ・デコーダおよび／またはビデオ・エンコーダにおいて、多量の複雑な計算を行うことが必要となる。特定のエッジ・トランジション（ｅｄｇｅ  ｔｒａｎｓｉｔｉｏｎ）にフィルタをかけるかどうかを決定すること、また、このフィルタ処理を実行するためにどのような特定のフィルタが使用されるかということは、それぞれ、計算の複雑さや、視覚的に感じられる品質に対して大きな影響を与えるものである。ブロックをベースとするディジタル・ビデオ圧縮システムにおけるデブロッキング・フィルタの実行は、トランジション（ｔｒａｎｓｉｔｉｏｎ：遷移、変化）における画素の輝度レベルに基づいてブロック・トランジションに低域通過（ローパス）フィルタをかけるかどうかを決定することにより簡略化する。従って、トランジションにデブロッキング・フィルタをかけることにより、視覚的に感じられる品質が改善するようなことがないのであれば、このトランジションに対するデブロッキング・フィルタを省略することにより、計算の複雑さを低減させることができる。本発明は、トランジションにおける画素の輝度レベルに基づいて、このトランジションに低域通過フィルタまたはデブロッキング・フィルタをかけるかどうかを決定することにより、視覚的に感じられる品質に大きな影響を与えることなく、デブロッキング・フィルタの計算の複雑さを低減する。
【００１１】
ＩＴＵ‐Ｔ（国際電気通信連合  電気通信標準化部門）勧告Ｈ．２６３ビデオ圧縮規格では、処理に使用される特定のデブロッキング・フィルタの強度は、所定のマクロブロックをエンコードするのに使用される量子化パラメータに依存している。提案されているＩＴＵ−Ｔ勧告Ｈ．２６４｜ＩＳＯ／ＩＥＣ（国際標準化機構／国際電気標準会議）１４４９６−１０  ＡＶＣ  ビデオ圧縮規格（以下、Ｈ．２６４／ＡＶＣと参照する）では、トランジションにフィルタをかけるかどうかや、処理に使用されるフィルタの強度を決定するのに幾つかのファクター（要因）が使用される。これらのファクターとして、ブロックがイントラ符号化（ｉｎｔｒａ−ｃｏｄｅｄ）されたものであるのかまたはインター符号化（ｉｎｔｅｒ−ｃｏｄｅｄ）されたものであるのか、ブロック内にゼロでない係数が存在しているか、エッジ（ｅｄｇｅ：端部）にかかる各ブロックにおける動きベクトルの差の度合い、エッジにかかる各画素の値の差の度合いが挙げられる。従来のアプローチでは、画素自体の輝度の値は、トランジションにフィルタをかけるかどうかや処理に使用されるフィルタの強度を決定するのに考慮されなかった。
【００１２】
以下の説明は、単に、本発明の原理を示すためだけのものにすぎない。従って、当業者であれば、本願においてはっきりとした説明や図示が存在しない場合であっても、様々な変更を施して本発明の原理を実施することが可能であり、このような変更が本発明の精神および範囲に含まれることが理解できるであろう。更に、本明細書中に記載されている例、条件付きの文言の全ては、基本的に、読者が本発明の原理を理解できるようにするための、開示を目的としただけのものであることは明らかであり、また、技術の発展に寄与するような発明者による概念は、このような具体的に記載された例や条件に限定されることなく解釈されるべきである。また、本明細書中の本発明の原理、態様、実施の形態、具体例の記載の全ては、構造的な均等物、機能的な均等物の双方を包含するように意図されている。更に、このような均等物は、現在公知の均等物だけでなく、将来における均等物、つまり、構造に係わらず、同様の機能を果たすように開発されたものであれば、どのような要素をも含むように意図されている。
【００１３】
従って、例えば、当業者であれば、本願のブロック図は、本発明の原則を実施する回路を示す概念図であることが理解できるであろう。同様に、フローチャート、流れ図、状態遷移図、擬似コード等は、何れもコンピュータにより読み取り可能な媒体において実質的に表される様々な処理を示すものであり、コンピュータやプロセッサがはっきりと図示されているかどうかに係わらず、コンピュータやプロセッサにより実行されるものである。
【００１４】
図面において示されている様々な要素の機能は、専用のハードウェアにより提供されるものでもよく、適切なソフトウェアに関連付けられ、ソフトウェアを実行することが可能なハードウェアであってもよい。プロセッサにより機能が提供されるような場合には、単一の専用プロセッサにより機能が提供されるものでもよく、単一の共有プロセッサにより機能が提供されるものでもよく、また、複数の別個のプロセッサにより機能が提供されるものでもよく、このうち、幾つかのプロセッサが共有されたものであってもよい。更に、「プロセッサ」や「コントローラ」の用語を明示的に使用している場合であっても、ソフトウェアを実行することが可能なハードウェアのみに限定するように解釈されるべきものではなく、限定するものではないが、ディジタル信号プロセッサ（ＤＳＰ）ハードウェア、ソフトウェアを記憶するための読み出し専用メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、更に、不揮発性記憶装置を暗示的に含むものとする。また、他のハードウェア、従来型ハードウェアおよび／または一般的なハードウェアも含まれる。同様に、図面に示す各スイッチは、概念的なものにすぎない。これらのスイッチの機能は、プログラム・ロジックの処理により実行されるものでもよく、専用のロジックを介して実行されるものでもよく、プログラム制御と専用のロジックとの連携により実行されるものでもよく、更に、マニュアルで実行されるものであってもよく、本明細書の内容に基づいて具体的な理解を得た発明の実施者が選択的に特定の技術を選択することが可能である。
【００１５】
本願の請求の範囲において、特定の機能を実行するための手段として示す要素は、何れも、この機能を実行するものであれば、どのような方法で実行するものでも包含するように意図されており、例えば、ａ）回路要素を組み合わせて機能を実行するもの、また、ｂ）いかなる形態のソフトウェアをも包含するように意図されている。従って、ファームウェア、マイクロコード等、機能を実行するソフトウェアを実行するための適切な回路を組み合わせたものも含まれる。このような請求の範囲により定義される発明は、記載された様々な手段により提供される機能性が組み合わせられ、請求項が要求するようにまとめられるという事実に基づくものである。従って、出願人は、本願に示すものと同様の機能を提供する手段はどのようなものであっても均等物であると見做す。
【００１６】
図１において、画素の輝度に基づく条件付きインループ・デブロッキング・フィルタ（ｉｎ−ｌｏｏｐ  ｄｅｂｌｏｃｋｉｎｇ  ｆｉｌｔｅｒ）を有する例示的なエンコーダが、参照符号１００により全体的に示されている。エンコーダ１００は、ビデオ入力端子１１２を備え、ビデオ入力端子１１２は、サミング・ブロック（ｓｕｍｍｉｎｇ  ｂｌｏｃｋ）１１４の正の入力と信号通信するように結合されている。また、サミング・ブロック１１４は、整数変換を実行して各係数を生成する機能ブロック１１６に結合されている。ブロック１１６は、エントロピー符号化を実行して出力ビットストリームを生成するエントロピー符号化ブロック１１８に結合されている。更に、ブロック１１６は、インループ部１２０にスケーリング／逆変換ブロック（ｓｃａｌｉｎｇ  ａｎｄ  ｉｎｖｅｒｓｅ  ｔｒａｎｓｆｏｒｍ）１２２で結合されている。ブロック１２２は、サミング・ブロック１２４に結合され、また、サミング・ブロック１２４は、イントラ・フレーム予測ブロック（ｉｎｔｒａ−ｆｒａｍｅ  ｐｒｅｄｉｃｔｉｏｎ  ｂｌｏｃｋ）１２６に結合されている。イントラ・フレーム予測ブロック１２６は、スイッチ１２７に切り替え可能に結合され、スイッチ１２７は、サミング・ブロック１２４の第２の入力とサミング・ブロック１１４の反転入力に結合されている。
【００１７】
サミング・ブロック１２４の出力は、条件付きデブロッキング・フィルタ（ｃｏｎｄｉｔｉｏｎａｌ  ｄｅｂｌｏｃｋｉｎｇ  ｆｉｌｔｅｒ）１４０に結合されている。デブロッキング・フィルタ１４０は、フレーム記憶（ｆｒａｍｅ  ｓｔｏｒｅ）１２８に結合されている。フレーム記憶１２８は、動き補償ブロック１３０に結合され、動き補償ブロック１３０は、スイッチ１２７の第２の代替入力（ａｌｔｅｒｎａｔｅ  ｉｎｐｕｔ）に結合されている。更に、ビデオ入力端子１１２は、動きベクトルを生成する動き推定ブロック（ｍｏｔｉｏｎ  ｅｓｔｉｍａｔｉｏｎ  ｂｌｏｃｋ）１１９に結合されている。デブロッキング・フィルタ１４０は、動き推定ブロック１１９の第２の入力に結合されている。動き推定ブロック１１９の出力は、動き補償ブロック１３０と共に、エントロピー符号化ブロック１１８の第２の入力に結合されている。
【００１８】
更に、ビデオ入力端子１１２は、コーダ（符号化）制御ブロック１６０に結合されている。コーダ制御ブロック１６０は、各ブロック１１６、１１８、１１９、１２２、１２６、１３０、および１４０の制御入力に結合され、エンコーダ１００の処理を制御するための制御信号を生成する。
【００１９】
図２を参照すると、画素の輝度に基づく条件付きインループ・デブロッキング・フィルタを有する例示的なデコーダが、参照符号２００により示されている。デコーダ２００は、入力ビットストリームを受信するためのエントロピー復号化ブロック２１０を備えている。復号化ブロック２１０は、インループ部２２０にスケーリング／逆変換ブロック２２２で係数を生成するように結合されている。ブロック２２２は、サミング・ブロック２２４に結合され、サミング・ブロック２２４は、イントラ・フレーム予測ブロック２２６に結合されている。イントラ・フレーム予測ブロック２２６は、切り替え可能にスイッチ２２７に結合され、スイッチ２２７は、サミング・ブロック２２４の第２の入力に結合されている。
【００２０】
サミング・ブロック２２４の出力は、出力画像を生成する条件付きデブロッキング・フィルタ２４０に結合されている。デブロッキング・フィルタ２４０は、フレーム記憶２２８に結合されている。フレーム記憶２２８は、動き補償ブロック２３０に結合され、動き補償ブロック２３０は、スイッチ２２７の第２の代替入力に結合されている。更に、エントロピー復号化ブロック２１０は、動きベクトルを生成するために、動き補償ブロック２３０の第２の入力に結合されている。
【００２１】
更に、エントロピー復号化ブロック２１０は、入力を生成するために、デコーダ制御ブロック２６２に結合されている。デコーダ制御ブロック２６２は、各ブロック２２２、２２６、２３０、および２４０の制御入力に結合され、制御信号の通信を行い、デコーダ２００の処理を制御する。
【００２２】
図３を参照すると、画素の輝度に基づく条件付き後処理デブロッキング・フィルタを有する例示的なデコーダが、参照符号３００により概略的に示されている。デコーダ３００は、入力ビットストリームを受信するためのエントロピー復号化ブロック３１０を備えている。復号化ブロック３１０は、インループ部３２０にスケーリング／逆変換ブロック３２２で係数を生成するように結合されている。ブロック３２２は、サミング・ブロック３２４に結合され、サミング・ブロック３２４は、イントラ・フレーム予測ブロック３２６に結合されている。イントラ・フレーム予測ブロック３２６は、切り替え可能にスイッチ３２７に結合され、スイッチ３２７は、サミング・ブロック３２４の第２の入力に結合されている。
【００２３】
サミング・ブロック３２４の出力は、出力画像を生成する条件付きデブロッキング・フィルタ３４０に結合されている。更に、サミング・ブロック３２４は、フレーム記憶３２８に結合されている。フレーム記憶３２８は、動き補償ブロック３３０に結合され、動き補償ブロック３３０は、スイッチ３２７の第２の代替入力に結合されている。更に、エントロピー復号化ブロック３１０は、動きベクトルを生成するために、動き補償ブロック３３０の第２の入力に結合されている。
【００２４】
更に、エントロピー復号化ブロック３１０は、入力を生成するために、デコーダ制御ブロック３６２に結合されている。デコーダ制御ブロック３６２は、各ブロック３２２、３２６、３３０、および３４０の制御入力に結合され、制御信号の通信を行い、デコーダ３００の処理を制御する。
【００２５】
図４を参照すると、画素の輝度に応じた例示的なデブロッキング・フィルタの処理が参照符号４００により概略的に示されている。処理４００は、開始ステップ４１０を含み、制御が次の入力ステップ４１２に進むと、ブロック・トランジションに隣接する少なくとも１つの第１の画素の受信が行われる。制御が入力ステップ４１２から次のステップ４１４に進むと、前記少なくとも１つの第１の画素の輝度を示す信号が生成される。制御がステップ４１４から決定ステップ４１６に進むと、輝度信号と上側輝度閾値との比較が行われる。輝度が上側閾値よりも大きい場合には、デブロッキング・フィルタが行われることなく、制御が終了ステップ４２８に進む。輝度が上側閾値よりも大きくない場合には、制御がステップ４１６から決定ステップ４１８に進み、輝度信号と下側輝度閾値との比較が行われる。輝度が下側閾値よりも小さい場合には、デブロッキング・フィルタが行われることなく、制御が終了ステップ４２８に進む。輝度が下側閾値よりも小さくない場合には、ステップ４１８が機能ステップ４２０に進み、第１の画素に隣接し、ブロック・トランジションの対向する側に位置する少なくとも１つの第２の画素の受信が行われる。
【００２６】
制御が、４２０から機能ステップ４２２に進み、第１の画素と第２の画素との間の輝度レベルの差の測定が行われる。次に、制御が、ステップ４２２から機能ステップ４２４に進み、測定された差に応答してかけられるデブロッキング・フィルタの強度が選択される。制御がステップ４２４から機能ステップ４２６に進み、輝度比較に応答してブロック・トランジションにおける第１の画素を含む複数の隣接する画素に対して条件付きフィルタがかけられる。最後に、制御がステップ４２６から終了ステップ４２８に進む。
【００２７】
本発明の実施の形態における処理では、画像やビデオの圧縮システムにおけるデブロッキング・フィルタの計算の複雑さは、デブロッキング・フィルタを行わないことおよび／または所定のブロックの境界のトランジションにおける画素、またはその近傍における輝度の値の測度に適用される条件に応答して、このブロックに対するフィルタ強度を減少させることにより低減する。非常に暗いか、または、非常に明るいため、通常の人間の視覚では簡単に区別することができないような値の範囲にあるトランジションに対しては、デブロッキング・フィルタをかけることが行われないか、フィルタの強度が減少させられる。つまり、このような領域では、デブロッキング・フィルタをかける場合、追加的な計算が必要となるであろうが、人間である視聴者が感じることのできるビデオ品質の十分な改善は得ることができないであろう。
【００２８】
好ましい実施の形態においては、輝度レベルが最小の閾値よりも小さいか、最高の閾値よりも大きい場合にはデブロッキング・フィルタがかけられない。代数的な表記によれば、画素の輝度レベルｐがｐ＜Ｙｍｉｎまたはｐ＞Ｙｍａｘである（ＹｍｉｎおよびＹｍａｘの各々は、最小の輝度レベル閾値、最大の輝度レベル閾値を示す）場合には、デブロッキング・フィルタがかけられない。計算の簡略化のため、ｐの値は、個々の画素に基づくようにしてもよいし、トランジションに交差する画素の平均に基づくようにしてもよい。また、閾値の判定は、トランジションにおける各画素に対して別個に適用されるようにして、トランジションにおける全ての画素がＹｍａｘを超えているか、トランジションにおける全ての画素がＹｍｉｎよりも小さいブロックに対してのみデブロッキング・フィルタをかけることを省略するようにしてもよい。
【００２９】
別の実施の形態においては、フィルタをかけるか、フィルタをかけないかを決定することは、例えば、Ｈ．２６４／ＡＶＣ圧縮規格において使用されているようなデブロッキング・フィルタの決定を行うための他の基準を用いるシステムに組み込まれている。Ｈ．２６４／ＡＶＣ  ＪＭ  １．９に準拠するシステムに本発明の原則を適用した場合、例えば、本発明のフィルタの決定は、ＪＭ  １．９デブロッキング・フィルタのラインをベースとしてフィルタをかけるステップに適用される。この場合、トランジションに適用されるデブロッキング・アルゴリズムにおいては、３つのステップが進行する。１つのステップでは、アルゴリズムにより、現在対象となっているトランジションのフィルタを行うかどうかが決定される。この決定は、ラインをベースとする基準と共に従前に評価されたブロックをベースとする他のパラメータに基づいて行われる。フィルタを行うことが決定された場合には、別のステップで、かけられるフィルタが選択される。また、別のステップでは、フィルタ処理自体を開始し、ブロック・エッジの周辺の特定の数の画素の値が、このトランジションをスムーズにするために変更される。この例示的な実施の形態におけるトランジションに対してフィルタをかける際に関係する一組（８つ）の画素を以下の表示により表す。
【表１】
2005524347.tif 000003
ブロック・エッジは、ｐ０およびｑ０の間に位置する。
【００３０】
この実施の形態においては、この基準は、トランジションの周辺の１つの画素が以下の場合であるかを評価するだけのものである。
ｐ０＞Ｙｍｉｎ  且つ  ｐ０＜Ｙｍａｘ
基本条件およびこれらの追加の条件を満たすトランジションのみに対してフィルタがかけられる。Ｙｍｉｎ＝６４とＹｍａｘ＝２３２の閾値を用いることにより良い実験結果が得られた。
【００３１】
条件付きデブロッキング・フィルタをかける際のこの新たな基準は、決定プロセスに係わる処理の数を増加させるが、幾つかのライン・トランジションにおいてフィルタをかけないと決定した場合に計算が減らされるため、計算の複雑さが全体として低減されることになる。実験によれば、処理を減らすことにより、視覚的品質が大幅に低下するようなことがないことが明らかになっている。
【００３２】
本発明のこれらの特徴および利点、更に、その他の特徴および利点は、本明細書の開示内容に基づいて、関連する技術分野の当業者であれば、容易に理解することができるであろう。本発明の開示内容は、ハードウェア、ソフトウェア、ファームウェア、特定用途プロセッサ、またはこれらを組み合わせた様々な形態で実施可能であることが理解できよう。
【００３３】
本発明の実施の形態は、ハードウェアとソフトウェアとを組み合わせることにより行われることが最も好ましい。更に、ソフトウェアは、プログラム記憶装置に具体的な形態に実現されたアプリケーション・プログラムとして実行されることが好ましい。アプリケーション・プログラムは、好ましいアーキテクチャーを有するコンピュータに対してアップロードされ、このコンピュータにより実行可能なものであってもよい。好ましくは、コンピュータは、１つ以上の中央処理装置（ＣＰＵ）、ランダム・アクセス・メモリ（ＲＡＭ）、入出力（Ｉ／Ｏ）インタフェースを備えるコンピュータ・プラットフォーム上で実行される。このコンピュータ・プラットフォームは、オペレーション・システムとマイクロインストラクション・コードを更に備えるものであってもよい。本明細書において記載された様々な処理および機能は、マイクロインストラクション・コードの一部であってもよいし、アプリケーション・プログラムの一部であってもよいし、これらを組み合わせたものであってもよいし、また、ＣＰＵにより実行されるものであってもよい。更に、コンピュータ・プラットフォームには、追加のデータ記憶装置や、印刷機等、周辺機器を結合するようにしてもよい。
【００３４】
更に、添付図面に描かれた構成要素としてのシステム構成要素および方法の幾つかは、好ましくはソフトウェアの形態で実行されるため、システム構成要素間、または処理機能ブロック間の実際の結合は、本発明の実施形態のプログラムの仕方により異なるものであることが理解できよう。本明細書の開示内容に基づいて、関連する技術分野の当業者であれば、本発明の構成で実施すること、また、同様の構成で実施することが可能であろう。
【００３５】
添付図面を参照して例示的な実施の形態を説明したが、本発明はこのような具体的な実施の形態に限定されるものではなく、関連する技術分野の当業者であれば、このような実施の形態に対し、本発明の範囲または精神を逸脱することなく、様々な変形、変更が可能であることが理解できるであろう。このような変形、変更は全て、請求の範囲に記載された本発明の範囲に含まれるように意図されたものである。
【図面の簡単な説明】
【００３６】
【図１】図１は、画素の輝度に基づく条件付きインループ・デブロッキング・フィルタを有する例示的なエンコーダのブロック図である。
【図２】図２は、図１のエンコーダと共に使用することができる画素の輝度に基づく条件付きインループ・デブロッキング・フィルタを有する例示的なデコーダのブロック図である。
【図３】図３は、画素の輝度に基づく条件付き後処理デブロッキング・フィルタを有する例示的なデコーダのブロック図である。
【図４】図４は、本発明の原理に従った画素の輝度に基づく条件付きインループ・デブロッキング・フィルタの流れ図である。
【図１】
2005524347.tif 000004
【図２】
2005524347.tif 000005
【図３】
2005524347.tif 000006
【図４】
2005524347.tif 000007
【国際調査報告】
2005524347.tif 000008