(57)【要約】本発明は、半導体装置の生産テストに関し、より詳細には、ウェーハレベルでのこのような装置の生産テストに関する。本発明による方法は、ウェーハ上の限定された数の半導体装置で品質テストデータを生成するステップ（２０）と、前記生成された品質テストデータに基づいて、前記ウェーハ上の他の半導体装置をテストすべきかを決定するステップ（２４）と、前記決定ステップの結果に基づいて、前記ウェーハ上の他の半導体装置をテストする（２８）かまたはテストしない（２６）ステップとを含む。対応するウェーハプローバについても記載されている。【特許請求の範囲】
【請求項１】
ウェーハ上の半導体装置の品質をテストする方法であって、
前記ウェーハ上の限定された数の半導体装置の品質テストデータを生成するステップと、
前記生成された品質テストデータに基づいて、前記ウェーハ上の他の半導体装置をテストすべきか否かを決定するステップと、
前記決定ステップの結果に基づいて、前記ウェーハ上の他の半導体装置をテストするかまたはテストしないステップと、
いくつかの半導体装置がテストされなかった場合、前記ウェーハ上の少なくとも１つのテストされていない半導体装置を選択してさらなる処理を行うステップと、
を備える方法。
【請求項２】
前記決定ステップは、予め設定された値と前記生成された品質テストデータから算出された歩留まりとの比較に基づいて自動的に決定するステップである、請求項１に記載の方法。
【請求項３】
前記限定された数の半導体装置は、空間パターンによって決定されるような前記ウェーハの上に配置されている、請求項１に記載の方法。
【請求項４】
前記パターンは、環状パターン、Ｘ交差パターン、プラス記号の形状のパターン、螺旋状のパターンの１つ以上から選択されるパターンを含む、請求項３に記載の方法。
【請求項５】
複数のウェーハ上の半導体装置の品質をテストする方法であって、
前記複数のウェーハの中のいくつかのウェーハ上の限定された数の半導体装置の品質テストデータを生成するステップと、
前記生成された品質テストデータに基づいて、テストされたウェーハごとに、テストされたウェーハ上の他の半導体装置をテストすべきか否かを決定するステップと、
前記決定ステップの結果に基づいて、テストされたウェーハ上の前記他の半導体装置をテストするかまたはテストしないステップと、
いくつかの半導体装置がテストされなかった場合、前記ウェーハ上の少なくとも１つのテストされていない半導体装置を選択してさらなる処理を行うステップと、を備え、
各ウェーハ上の前記限定された数の半導体装置は、空間パターンによって決定されるような前記ウェーハの上に配置され、前記空間パターンは、それをウェーハ間で移動させることによって、実質的に完全なウェーハマップを得ることができるものである、方法。
【請求項６】
前記空間パターンを移動させることは、前記空間パターンを回転させることを含む、請求項５に記載の方法。
【請求項７】
ウェーハ上に複数の半導体装置を製造する方法であって、前記方法ステップの１つは、請求項１または５のいずれかに記載の品質テストを行うステップを含む、方法。
【請求項８】
ウェーハ上の複数の半導体装置の品質をテストするウェーハプローバであって、
テストされる前記ウェーハ上の複数の半導体装置のうちの限定された数を選択する選択手段と、
選択された半導体装置が少なくとも１つの予め設定された品質仕様を満たすかを測定して品質テスト結果を生成する少なくとも１つのプローブと、
前記品質テスト結果に基づいて、前記ウェーハ上の他の半導体装置をテストすべきか否かを決定する決定手段と、
を備えるウェーハプローバ。
【請求項９】
前記少なくとも１つの予め設定された仕様は、設計および／または性能仕様である、請求項８に記載のウェーハプローバ。
【請求項１０】
前記生成されたテスト結果を保存する記憶手段をさらに備える、請求項８に記載のウェーハプローバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特にチップ等の能動素子のテストに関し、より詳細にはウェーハレベルでの、即ちウェーハを個々のチップに切断するまたはダイシングする前のこのような素子の生産テストおよびこれらのチップの組み立てに関する。
【背景技術】
【０００２】
集積回路の製造段階を２つの工程に分割することができる。第１の工程、ウェーハ製造は、ダイとも呼ばれるシリコンチップを製造する高度で複雑なプロセスである。第２の工程、組み立ては、ダイをパッケージする極めて精密で自動化されたプロセスである。これら２つの段階はそれぞれ「フロントエンド」および「バックエンド」として一般的に知られている。生産テストは半導体装置の製造中のテストであり、これは設計中に行われるまたは製造を支援するチップテストとは区別され、多くの場合技術テストと呼ばれる。
【０００３】
シリコンチップは、組み立て段階の初めに互いに分離される前のシリコンウェーハ上でグループ分けされる。これらは多段階プロセスで各ウェーハの上に作成され、各ステップでウェーハに新たな層を付加するかまたは既存のものを変更する。これらの層は個々の電子回路の素子を形成する。これらのプロセス工程は、例えばエッチング、拡散、フォトマスキング、イオン注入、金属蒸着、ドーピングおよびパッシベーションであってよい。
【０００４】
ウェーハ製造と組み立てとの間に、予備テストとも呼ばれるウェーハプローブ工程が行われる。次に、半導体装置の機能性を、特殊なマイクロプローブによって複数の一般的には電気的なテストを行って検証する。ウェーハプローブは、ウェーハ製造プロセス自体をチェックするプロセスパラメトリックテストと、完成した製品の機能性を検証する完全ウェーハプローブテストとの２つの異なるテストで構成される。不良なダイスは例えば黒い点で印がつけられ、ウェーハを切断した後でそれらを良いダイスから分けることができる。個々のウェーハでの良いダイスの割合はその歩留まりと呼ばれる。
【０００５】
予備テストでの不合格パターンはチップ作成工場によって使用され、それにより初期段階で処理過程誤差を検出し、ある誤差がより多くの不合格品を発生させ得る前にそれらのプロセスを調整する。ウェーハ製造は以下の２種類の歩留まり損失で苦しんでいる。
【０００６】
―例えば、拡散プロセス等のチップ作成プロセスの欠陥密度によって引き起こされる予測可能な歩留まり損失。欠陥密度は粒子によって引き起こされるスポット欠陥を含む場合がある。これらの種類の不合格品はウェーハにランダムに分布している。この種の不合格品に対しては、予備テストを省略した場合、即ち予備テスト費用を削除した場合にどれほどの費用効果があるかを算出することができる一方で、最終テストでの低い歩留まりおよび欠陥品のパッケージの付加的な費用によって最終的なテスト費用が増大する。
【０００７】
―製造プロセス中に誤差によって発生する予測不可能な歩留まり損失。これらは、チップ作成装置、例えば拡散装置の機能不良による誤差、手動誤差、または長期間に渡って製造中にゆっくりと変動するパラメータである。
【０００８】
成熟したプロセスにおける成熟した製品および成熟した設計の場合には、予測可能な歩留まり損失が低いため高い予備テスト歩留まりが期待される。従って、予備テストは必要とされないこともある。しかし、これまで、予測不可能な歩留まり損失はすべてのウェーハの予備テストを行う正当な理由とされてきた。
【０００９】
次に、予備テスト後の組み立ての第１の工程はシリコンチップを分離することであり、このステップはダイ切断と呼ばれている。次に、ダイはリードフレームの上に設置され、この「リード」とは、プリント基板上のソケットに半田付けまたは設置されるチップ脚部である。この段階で装置は完全に機能するが、ある種の支援システムなしでこれを使用することは不可能である。何らかの傷がその振る舞いを変化させ、またはその信頼性に影響を与え、何らかの衝撃が故障を起こすことがある。従って、ダイはセラミックまたはプラスチックのパッケージ内に置かれて外界から保護される。マイクロコントローラの場合は典型的な値が３３ミクロンである薄い配線がチップを外界と接続し、電子信号をチップに供給することを可能にしている。チップのボンドパッドからパッケージリードにこれらの薄い配線を接続するプロセスは、ワイヤーボンディングと呼ばれている。パッケージはチップを外的影響から保護するだけでなく、装置全体の取り扱いを容易にする。
【００１０】
組み立てプロセスの終わりに、自動化されたテスト装置によって集積回路が再度テストされる。これは最終テストと呼ばれている。これらのテストに合格した集積回路のみがその最終目的地へ出荷される。最終テストでの不良品発生率が高いと、顧客側で重大な配送問題を起こす可能性がある。さらに、予備テストではなく最終テストで故障が検出された場合には、非常に遅い時点で故障が検出される。この場合、適切な製造プロセスに戻るフィードバックループは非常に長くなり、即ち、対応する時間間隔の間に製造されたすべてのウェーハも価値がなくなってしまう可能性がある。
【００１１】
予備テストのもう１つの理由は、組み立て後では、ウェーハの故障の場所が分からなくなってしまうことである。故障の形状および位置に関する情報は、チップ作成工場が誤差の根本的な原因を突き止めるためには重要である。
【００１２】
それらのテスト時間を短縮するために、製造業者は多数の装置を同時にテストすることによって、プローブカードに要求されるピンの数を増加させている。
【００１３】
テスト時間を可能な限り大きく短縮するには、予備テストまたは最終テストを完全に省略することによって、または同時テストと言われているこれらのテストを予備テストおよび最終テストに分割することによって各パラメータを一度だけテストする。最終テストの省略は行ってもよいが、それは、インク付け、研磨および切断のような予備テスト後のいくつかの製造工程のために危険であり、それによって集積回路を損傷する場合がある。またそれに関連することとして、組み立てにより、例えばプラスチックの圧力によって発生するシリコンチップ自体の中での機械的ストレスがさらなる故障を発生させる。このストレスのため、部分的に空きができることまたは不足することがある。このメカニズムによって故障する製品が、チップからパッケージを除去した後に通過してしまう場合がある。
【００１４】
１つの従来技術の方法によれば、どのチップもＮ回のこのようなテストの少なくとも１回のテストＴ１でテストされる。テストＴ１の結果が良ければ、チップにテストＴ２が行われる。テストＴ２の結果が悪ければ、チップに不良品とする印がつけられ、次のチップのテストが行われる。チップが与えられたＮ回のテストのすべてに合格した場合は、良品とする印がつけられ、次のチップがテストされる。
【００１５】
ＪＰ−０８−２７４１３９においては、ウェーハ内でサンプリング位置を特定し、すべてのウェーハのサンプリング位置ですべてのテスト項目測定が行われる。次に、サンプリング測定の結果を審査し、各ウェーハの質が良いか、中間かまたは悪いかを判定する。不良なウェーハは除去される。次に、ウェーハ判定工程の結果を審査し、ロット内の良いウェーハの数に基づいてロット判定を処理する。同様に、ロットが含む良いウェーハの数に応じて、ロットの質が良いか、中間かまたは悪いとすることができる。ロットが良いと見なされた場合、良いウェーハおよび中間のウェーハの外周領域が除去され、残ったものが良品と見なされる。ロットが中間と見なされた場合、良いウェーハの外周領域が除去され、中間品質ウェーハが完全にテストされる。ロットが悪いと見なされた場合、品質の良いウェーハおよび中間のウェーハが完全にテストされる。ウェーハの完全なテストの決定はウェーハのサンプリング測定を考慮するのではなく、ロット全体の結果に基づいている。
【００１６】
ウェーハマスクおよびウェーハステッパの誤差について述べると、１つのウェーハを一括して完全にテストすることは可能である。この完全にテストされたウェーハ上では、すべてのステッパおよびマスク誤差は可視的であり、チップ作成工場によって修正することができる。これらの誤差による歩留まり損失は小さいが、各ウェーハ上で繰り返されるため、最終的には多くの不合格品が発生する。
【００１７】
半導体ウェーハおよび装置をその製造中にそのユーザによってテストする一般的な方法が、１９９９年、ＩＥＥＥ、ＧｙｖｅｚおよびＰｒａｄｈａｍによる“Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｍａｎｕｆａｃｔｕｒａｂｉｌｉｔｙ”、および１９９９年、Ｓｐｒｉｎｇｅｒ  Ｐｒｅｓｓ、ＢａｊｅｎｅｓｃｕおよびＢａｚｕによる“Ｒｅｌｉａｂｉｌｉｔｙ  ｏｆ  Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｍｐｏｎｅｎｔｓ”という本に記載されている。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明の目的は、テスト費用の削減、および一般的に半導体ウェーハ上で製造されるあらゆる装置のＩＣ、ダイオードおよびトランジスタのウェーハテスト中のテスト時間の短縮を提供することである。  
本発明のさらなる目的は、半導体装置のウェーハレベルテストのテスト容量を増大させることである。
【課題を解決するための手段】
【００１９】
上記の目的は、本発明による方法および装置によって達成される。  
本発明による予備テスト方法および装置の基本的な考えは、各ウェーハで製品のサンプルのみをテストすることによって予測不可能な歩留まり損失を特定することである。このサンプルの歩留まりがプロセスの欠陥密度を満たしている場合、およびこのサンプルがある特定のパターンを検出するのに十分な面積を含んでいる場合、残りのウェーハをテストする必要はない。そうでない場合には、ウェーハ全体をテストしなければならない。
【００２０】
本発明は、ウェーハ上の半導体装置の品質をテストする方法を提供する。前記方法は、
前記ウェーハ上の限定された数の半導体装置の品質テストデータを生成するステップと、
前記生成された品質テストデータに基づいて、前記ウェーハ上の他の半導体装置をテストすべきか否かを決定するステップと、
前記決定ステップの結果に基づいて、前記ウェーハ上の他の半導体装置をテストするかまたはテストしないステップと、
いくつかの半導体装置がテストされなかった場合、前記ウェーハ上の少なくとも１つのテストされていない半導体装置を選択してさらなる処理を行うステップと、を備える。「限定された数」とは、総数よりも少ない、特に半分よりも少ない、例えば２５％以下、１０％以下または５％以下を意味する。
【００２１】
決定ステップは、例えば予め設定された値と前記生成された品質テストデータから算出された歩留まりとの比較のような所定の決定パラメータに従って行われる。この予め設定された値は、８０％以上、好ましくは９０％以上、さらに好ましくは９５％以上、より一層好ましくは９７％以上であるとよい。許容し得る歩留まりの予め設定された値はダイの大きさに依存する。
【００２２】
決定ステップは、自動的に決定するステップであってもよいが、そうでなくてもよい。
【００２３】
本発明による方法において、品質テストデータは、半導体装置を製造するために使用される製造プロセスの品質を示すようにしてもよい。または、品質テストデータは、半導体装置の機能性を示すようにしてもよい。
【００２４】
初めにテストされる限定された数の半導体装置を、空間パターンによって決定されるようなウェーハ上に配置してもよい。このような空間パターンは、環状パターンおよび／またはＸ交差パターンおよび／またはプラス記号の形状のパターンを含んでもよい。または、空間パターンは螺旋状のパターンを含んでもよい。さらに他の実施の態様によれば、パターンはレンダパターン、即ちｘ番目ごと、例えば限定はしないが、４番目、１０番目または２０番目の装置ごとにテストする、線ごとにウェーハ線を走査するパターンであってもよい。
【００２５】
ウェーハ上のすべての半導体装置は同一であってもよく、またはそれらのうちのいくつかは異なっていてもよい。  
半導体装置は、能動または受動半導体装置であってもよい。  
品質テストデータを生成するステップは非破壊テストのみを含むことが好ましい。
【００２６】
本発明はまた、複数のウェーハ上の半導体装置の品質をテストする方法をも提供する。この方法は、
前記複数のウェーハの中のいくつかのウェーハ上の限定された数の半導体装置の品質テストデータを生成するステップと、
前記生成された品質テストデータに基づいて、テストされたウェーハごとに、テストされたウェーハ上の他の半導体装置をテストすべきか否かを決定するステップと、
前記決定ステップの結果に基づいて、テストされたウェーハ上の前記他の半導体装置をテストするかまたはテストしないステップと、
いくつかの半導体装置がテストされなかった場合、前記ウェーハ上の少なくとも１つのテストされていない半導体装置を選択してさらなる処理を行うステップと、を備える。この場合も「限定された数」とは、総数よりも少ない、特に半分よりも少ない、例えば２５％以下、１０％以下または５％以下を意味する。各ウェーハ上の限定された数の半導体装置は、空間パターンによって決定されるようなウェーハ上に配置される。この空間パターンは、それをウェーハ間で移動、例えば回転させることによって実質的に完全なウェーハマップを得ることができる、即ち異なるウェーハマップを積層することによって、完全なウェーハマップを得ることができるものである。
【００２７】
本発明はまた、ウェーハ上に複数の半導体装置を製造する方法をも提供し、前記方法ステップの１つは、本発明のテスト方法に従って品質テストを行うステップを含む。
【００２８】
本発明は、ウェーハ上の複数の半導体装置をテストするウェーハプローバをさらに提供する。ウェーハプローバは、
テストされる前記ウェーハ上の複数の半導体装置のうちの限定された数を選択する選択手段と、
選択された半導体装置が少なくとも１つの予め設定された品質仕様を満たすかを測定して品質テスト結果を生成する少なくとも１つのプローブと、
前記品質テスト結果に基づいて、前記ウェーハ上の他の半導体装置をテストすべきか否かを決定する決定手段と、を備える。
【００２９】
ウェーハプローバは、このウェーハプローバとウェーハ上の個々の半導体装置との間に一時的な電気接点を確立する複数のプローブを備えてもよい。ウェーハプローバは、光学測定を行う少なくとも１つの光学的測定装置を備えてもよい。  
ウェーハプローバは、生成されたテスト結果を保存する記憶手段をさらに備えてもよい。
【００３０】
前記少なくとも１つの予め設定された仕様は、設計および／または性能仕様であってもよい。  
品質テスト結果は非破壊テスト結果であってもよい。
【００３１】
本発明のこれらおよび他の特性、特徴および利点は、本発明の原理を一例として示す付随する図面を参照して以下の詳細な説明から明らかとなるであろう。この説明は、本発明の範囲を限定することなく単なる一例として行う。以下に引用する参照図は、添付された図面を参照する。
【発明を実施するための最良の形態】
【００３２】
定義
ウェーハ：マイクロ回路のアレイまたは個々の半導体が形成される並行面を有する半導体材料の薄いスライス。
【００３３】
歩留まり：テスト後に提示された部品の数に対する選別テスト後に選択された使用可能な部品の割合。
【００３４】
ウェーハ上の能動半導体装置：能動トランジスタ部品を備える半導体装置、特に集積回路等の多部品半導体装置、特定用途向け集積回路（ＡＳＩＣ）、液晶ディスプレイアクティブマトリクス等の複数のトランジスタを含む他のカスタム回路、ハイブリッド回路、メモリ、マイクロプロセッサ、およびウェーハ上に存在するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）等のゲートアレイを含む。
【００３５】
集積回路：分離不可能に互いに関連した相互接続能動および受動素子からなり、本来の場所にまたは単一の基板内に形成されて電子回路機能を行うモノリシックマイクロ回路。
【００３６】
受動半導体装置：抵抗器、キャパシタ、誘導子、アンテナ等の受動部品を言う。
【００３７】
選別テスト：プロセスを監視、制御および向上するために稼動製造中に特定のパラメータを測定することを目的とするテストまたはテストの組み合わせ。個々の合格または不良の装置またはウェーハを選択するために用いるものではない。プロセスまたはパッケージを監視するテストでもある。例えば拡散プロセス等の特定のチップ作成プロセスにおけるいくつかの製品、または特定のパッケージが寿命テストにかけられる。これらは、同一のチップ作成プロセスまたは同一のパッケージにおける他のすべての製品またはウェーハを代表する。
【００３８】
バーンイン：半導体装置にそれらの最終的な使用の前に適用され、それらの特性を安定させ、且つ初期故障を引き起こす装置を特定することを目的とする作業。通常、縁付近の装置の故障を引き起こす装置に対する電気的および／または温度ストレスを含む。
【００３９】
ダイナミックテスト：交流電流に対する反応を評価する回路のテスト。
【００４０】
チップ：すべての能動および受動部品が製造されている単一の基板。チップは、パッケージされ外部接続が設けられるまで通常は使用できる状態にはない。ダイとチップは同義である。
【００４１】
パッケージ：電子部品用の容器であり、この容器の内部への電気的および／または光学的アクセスを提供する端末を有する。
【００４２】
品質テスト：ある品目が指定された要件に適合するかを確認するテスト。このテストは通常、非破壊テストである。しかし、稼動製造中に各装置に対して「電圧選別テスト」が行われる場合がある。このテストにおいて、通常の動作電圧よりもＸパーセント、例えば１０％。２０％または２００％高い高電圧が稼動条件下の装置にかけられる。特にこのテストの前後で、供給電流が測定される。この「ストレステスト」の前後の電流が同一でない場合、製品はこのストレステストによって破損しており、不合格品とされる。このテストは、初期故障を捕え、それらが顧客へ到達することを防止するものである。主に、それによってゲート酸化膜の品質がテストされる。この場合、品質テストによって「良好に動作する」装置が破壊されている。非破壊テストのもう１つの例外はトリミング／ツェナーザッピングである。予備テストまたは最終テスト中に、パラメータが測定される。パラメータが装置仕様の範囲内にない場合には、特殊設計回路においてのみであるが、トリミング、例えばポリトリミング、ＯＴＰ等によって、またはツェナーザッピングによってこのパラメータに対して小さな割合を加算または減算することが可能な場合がある。このトリミングまたはザッピングプロセスは、チップ内の特定の部品を破壊する。同じトリミング／ツェナーザッピングプロセスを用いて、特定の顧客向けに特定のＩＣ機能を付加またはロックしてもよい。
【００４３】
信頼性テスト：他の種類のテストに加えて行われ、製品の信頼性のレベル、およびこのレベルの時間に対するまた任意で異なる環境条件下での信頼性または安定性を評価するテストまたは分析。寿命時間に関する特定のパラメータをテストする。
【００４４】
ウェーハプローブテスト：ウェーハに対する品質テスト。予備テストまたはｅソートとも呼ばれる。装置が期待されている品質を満たしているかを審査するためにすべてのテストが製品レベルで行われる。
【００４５】
例証のための実施の形態の説明
特定の実施の形態に基づき特定の図面を参照して本発明について説明するが、本発明はそれに限定されることなく、請求の範囲によってのみ限定される。説明されている図面は概略的なものに過ぎず、限定するものではない。図面において、例証の目的で要素のいくつかの大きさが誇張され、一定の縮尺で描かれていない場合がある。例えば、図１のチップ４およびプローブチップ８の大きさは誇張されている。
【００４６】
本明細書および請求の範囲において“ｃｏｍｐｒｉｓｉｎｇ”（備える）という語が使用されている場合、他の要素および工程を排除することはない。単数名詞を言及する際に不定冠詞または定冠詞、例えば“ａ”または“ａｎ”、“ｔｈｅ”が使用されている場合、これは、他に何か特別に記載されていない限りその名詞の複数形を含む。
【００４７】
以下においてはウェーハ上のチップについて主に言及するが、本発明は、限定されないがＩＣ、ダイオード、トランジスタを含むウェーハレベルで製造されたあらゆる半導体装置をテストすることに関する。部品は能動半導体装置、特にウェーハ上に製造された多部品モノリシック装置であってもよい。
【００４８】
典型的な半導体ウェーハは直径２００ｍｍ（８インチ）であり、通常は５００から１００００個のチップを含む。最近は、より多くのチップを含む３００ｍｍ（１２インチ）ウェーハへ移行する傾向がある。本発明を制限するウェーハの大きさは考慮に入れていない。
【００４９】
本発明によるウェーハプローブでは、テスト装置とウェーハ上の限定された数の個別のチップとの間に一時的な電気接点を確立して、これらの各チップが設計および性能仕様を満たすかを決定するようにしてもよい。または、光学測定を行ってもよい。テスト装置はチップに信号、例えば電気信号または光信号を送信し、戻ってくる信号を分析する。テストはほとんどの場合において非破壊である。テストは非信頼性テストであり、部品の予測寿命時間を決定するものではない。本発明によるウェーハプローブテストシステムは、図１の非常に概略的な実施の形態に示されている。
【００５０】
これは以下を備える。  
選択手段２：これは、テストされるウェーハ６上の複数のチップ４のうちの限定された数を選択し、この限定された数のチップ４は第１の工程でのみテストされる。
【００５１】
プローブチップ８：従来のプローブまたはプローブチップ８は、単一の、通常はテーパーされた、金属針であり、その先端は、テストされるチップ４の上の金属化されたボンドパッドにタッチダウンするかまたはそれと電気的接触をするように位置決めされる。典型的なボンドパッドは、幅が４０から１５０ミクロンの範囲で、長さが６０から１５０ミクロンの範囲である。ボンドパッドの寸法はボンドワイヤの厚さおよびワイヤを通る電流に依存する。各チップ４は多数のボンドパッドを含み、それらはチップ回路に接続してチップ４におよびそれから電気信号を伝送することができる。
【００５２】
プローブカード１０：プローブカード１０はプローブ針またはプローブチップ８の特別注文された配列を含む複合プリント基板であり、１つ以上のチップ４の上のすべてのボンドパッドを同時に接触させる。プローブカード１０は主に生産テストで用いられる。
【００５３】
プローブステーション１２：プローブステーション１２は、ウェーハ６をプローブカード１０にまたはその逆に手動でまたは自動的に位置合わせし、プローブ８がチップ４のボンドパッドにまたはチップに正確に接触することを可能にする。プローブステーション１２には、それを駆動するモータ１４が設けられてもよい。選択手段２がモータ１４に接続されてもよく、テストされる特定のチップ４を選択する際に、プローブステーション１２のモータ１４は、その特定のチップ４をテストするのに適したプローブチップ８の隣の位置へプローブステーション１２を自動的に移動させる。
【００５４】
テスト装置１６：テスト装置１６は、プローブ８およびプローブカード１０を介してチップ４または複数のチップに電気信号を送信し、戻ってくる信号を評価する。生産テストで使用されるテスト装置１６は多くの場合自動テスト装置またはＡＴＥと呼ばれ、特に大量のテスト向けに設計されている。テスト装置１６は、元々は選択手段２によって選択されなかったウェーハ６上の他のチップもテストすべきかを戻ってきた信号に基づいて決定する決定ユニット１８を備えている。その場合、適切な信号が決定ユニット１８から選択手段２へ送られ、その後、以前にテストされなかった各チップ４をテストすることができるようにプローブステーション１２のモータ１４を制御する。
【００５５】
選択的に、この第２の工程ですべてのチップをテストすることができる。
【００５６】
本発明による方法の実施の一形態の概略ブロック図が図２に示されている。この方法はブロック１９で開始される。第１のステップ２０において、サンプリング測定が行われ、それによってウェーハ６の上の限定された数のチップ４に対して品質テストデータが生成される。第２のステップ２２において、サンプリング測定２０の結果が考慮／分析され、第３のステップ２４において、ウェーハ６の上の他のチップ４もテストすべきかを生成された品質テストデータに基づいて決定する。この決定は、生成されたテストデータからの歩留まりの算出、およびこの歩留まりと予め設定された値との比較に基づいてもよく、例えば、算出された歩留まりが９５％以上、好ましくは９７％以上である場合、他のチップ４はテストされない。歩留まりが予め設定された値と比較して十分に高いという決定ステップの結果である場合、以前にテストされなかったチップに対するさらなるテストは省略される（ステップ２６）。しかし、算出された歩留まりが予め設定された値よりも低い場合、ウェーハ６の上の他のチップ４のすべてはステップ２８でテストされ、各チップはテストの結果に応じて良または不良の印が付けられる。その後、測定が終了する（ブロック２９）。
【００５７】
本発明の実施の一形態によれば、ウェーハ６の上でテストされる製品のサンプルは、所定のパターン、例えば図３に示されているような車輪パターンに従ってテストされることが好ましい。この車輪パターンは、ウェーハの縁の付近に「環状パターン」３０、３２を含む。このパターンは縁周囲を覆う。車輪パターンは“＋パターン”３６と共に「Ｘ交差パターン」３４も覆う。これらのパターン３０、３２、３４、３６は共に領域故障を覆う。
【００５８】
これらのパターン３０乃至３６の上にあるチップ４からテストデータが生成される。生成されたテストデータは、ウェーハのあらゆる領域における信頼性のある品質の反映である。
【００５９】
これらのテストされたサンプルの歩留まり目標は、同一のウェーハの１００％のテストを行うか否かを決定するために必要とされる。ウェーハ全体をテストすべきかを決定する決定レベルを明確にするため、ウェーハの特定の領域に属するチップを廃棄し、例えば縁に近接した所の歩留まりはあまり予測可能ではないので、醜いダイスと呼ばれるウェーハの縁に近接するチップはパターン内でテストする必要はない。例えば、ウェーハの縁から５乃至１０ｍｍは除外してもよい。醜いダイスは常にテストから外されることが好ましい。これらの装置は初期故障となる危険性が高い傾向があり、顧客の苦情の原因となることが知られているため、醜いダイスは、テストプログラムに合格したとしても、従来のテストにおいても常に拒絶されている。
【００６０】
ウェーハステッパ誤差をチェックするために、上記のサンプルに基づいてテストする方法をＮ番目ごとのウェーハを完全にテストすることと組み合わせることが好ましい。例えば、２５個のうちの１個のウェーハは常に１００％テストされ、残りの２４個のウェーハからは、限定された数のダイスをテストする。本発明によれば、これら２４個のウェーハに対して得られた結果に応じて、これら２４個の各ウェーハを１００％テストするかまたはしない。
【００６１】
上述のように「車輪パターン」を使用する場合、例えば、個々のウェーハマップを積層することによって、完全なウェーハマップパターンを再構築することができる。即ち、「車輪パターン」がチップの１０％を占め且つ各ウェーハ上で別のグループの装置からなり、パターンを回転または移動させることによってパターンがシフトされる場合、１０個の回転されたパターンの積層が完全なウェーハマップへの写像となることができる。これによって１つのウェーハ全体をテストしてウェーハマスクおよびウェーハステッパ誤差をチェックする必要性が省かれる。
【００６２】
さらに、Ｘ個よりも多いウェーハを一括して完全にテストする場合、例えば２０％よりも多くのウェーハを本発明による決定のために完全にテストする場合、すべてのウェーハを完全にテストすることが好ましい。これは手動で制御されてもよい。
【００６３】
実験として、図３に示されるような車輪パターンにおいて、ウェーハ上の１０％のチップを本発明によってテストした。ウェーハを完全にテストすべきかを決定する予め設定された歩留まり値は９７％に設定された。テストされたウェーハの２０％が歩留まり＜９７％であり、従って完全にテストされた。この結果、ウェーハの８０％でチップの１０％のみがテストされた割合となった。ウェーハの２０％のみで、ウェーハのすべてのチップがテストされた。この結果、予備テスト中のテスト時間が６６％短縮された。従って総スループットタイムは、元のスループットタイムのおよそ３３％まで短縮された。
【００６４】
テスト時間短縮の他にも、この方法は、予備テスト容量を増大させ、従ってテスタ容量が不足している期間の間に生産量を６６％増大させることができるので、非常に有用である。
【００６５】
上記方法は、既存のテスト環境での実施が容易である。これは、新たな製品に対して２時間の時間枠内で実施することができる。
【００６６】
本発明による装置のためにここでは好ましい実施の形態、特定の構造および構成について述べたが、この発明の範囲および趣旨から逸脱することなく形態および細部を様々に変化または変形させることができることを理解されたい。例えば、サンプリング測定のパターンとして車輪パターンについて説明したが、例えば螺旋状のパターンまたはランダムパターン等の、代表的な品質テストデータを得るのに適したどのようなパターンでも用いることができる。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の形態によるウェーハプローブテストシステムの概略立面図である。
【図２】本発明の実施の形態によるウェーハ上の半導体装置の品質をテストする方法のフローチャートである。
【図３】本発明と共に用いることができる車輪テストパターンの図である。
【図１】
2005538562.tif 000002
【図２】
2005538562.tif 000003
【図３】
2005538562.tif 000004
【国際調査報告】
2005538562.tif 000005
2005538562.tif 000006