(57)【要約】半導体デバイスを、基板（３２）を提供するステップと、この基板（３２）上に絶縁層（３４）を提供するステップとによって製造する。ポリシリコン本体（３６）を絶縁層（３４）上に形成し、このポリシリコン本体（３６）上に金属層（６０）を提供する。絶縁層（３４）上にゲート（６２）を形成すべく、ポリシリコン本体（３６）全体を実質的にシリサイド化するように、シリサイド化プロセスを実行する。代替的なプロセスにおいては、ポリシリコン本体（８６）上にキャップ層（９０）を提供する。このキャップ層（９０）は、シリサイド化プロセスの前に除去する。どちらの実施形態においても、シリサイド化プロセスの前に、ポリシリコン本体（３６）、（８６）を選択された種でドープする。シリサイド化プロセス中に、このドーパント（３９）、（９８）を、ドーパント濃度の高い、絶縁層（３４）、（８４）に隣接するゲート部分（６０）、（１５０）を形成するように、このドーパントを絶縁体の方に移動させる。この種のタイプと濃度は、形成されるゲート（６２）、（１２２）の仕事関数を決定するのに役立つ。
2005524243.tif 000002
【特許請求の範囲】
【請求項１】
基板（３２）を提供するステップと、
前記基板（３２）上に絶縁体（３４）を提供するステップと、
前記絶縁体（３４）上にドーパント種（３９）を含むポリシリコン本体（３６）を提供するステップと、
前記ポリシリコン本体（３６）上に金属層（６０）を提供するステップと、
前記ポリシリコン本体（３６）全体を実質的にシリサイド化し、前記絶縁体（３４）上に導電体（６２）を提供すべく、シリサイド化プロセスを実行するステップと、
前記ポリシリコン本体（３６）中のドーパント種（３９）を、前記導電体（３６）の所望の仕事関数に応じて選択するステップと、
を含む、半導体構造を製造する方法。
【請求項２】
前記シリサイド化プロセスを実行するステップでは、前記ドーパント種（３９）の実質的な部分が前記絶縁体（３４）に隣接するように移動される、請求項１記載の方法。
【請求項３】
前記導電体（６２）はゲートである、請求項２記載の方法。
【請求項４】
基板（８２）を提供するステップと、
前記基板（８２）上に絶縁体（８４）を提供するステップと、
前記絶縁体（８４）上にポリシリコン本体（８６）を提供するステップと、
前記ポリシリコン本体（８６）上にキャップ本体（９０）を提供するステップと、
前記キャップ本体（９０）と前記ポリシリコン本体（８６）をマスクとして使用して、前記基板（８２）中にドーパント（９８）を導くステップと、
前記ポリシリコン本体（８６）から前記キャップ本体（９０）を除去するステップと、
前記ポリシリコン本体（８６）上に金属層（１２０）を提供するステップと、
前記ポリシリコン本体（８６）全体を実質的にシリサイド化するようにシリサイドプロセスを実行するステップと、
を含む、半導体構造を製造する方法。
【請求項５】
前記キャップ本体（９０）およびポリシリコン本体（８６）の両側に、これらの前記キャップ本体（９０）および前記ポリシリコン本体（８６）に沿っており、前記基板（８２）中にドーパント（９８）を導く際にマスクとして働くスペーサ（１０４）、（１０６）を提供するステップをさらに含む、請求項４記載の方法。
【請求項６】
前記ポリシリコン本体上に提供される前記金属層（１２０）は、前記ポリシリコン本体（８６）の厚みの半分以上の厚みのニッケル層である、請求項４記載の方法。
【請求項７】
前記絶縁体（８４）上にゲート（１２２）を形成すべく、前記ポリシリコン本体を実質的にシリサイド化するようにシリサイドプロセスを実行する、請求項４記載の方法。
【請求項８】
前記ポリシリコン本体（８６）は、前記ドーパント種（８９）を含む、請求項４記載の方法。
【請求項９】
基板（３２）と、
前記基板（３２）上にある絶縁体（３４）と、
前記絶縁体（３４）上にあり、ドーパント種（３９）を含むゲート（６２）であって、前記絶縁体（３４）に隣接する前記ゲート（６２）の部分（６８）のドーパント種（３９）の濃度は、前記絶縁体（３４）から離れた位置にある前記ゲート（６２）の部分（７０）のドーパント種（３９）の濃度よりも高いゲート（６２）と、を有する、
半導体構造。
【請求項１０】
前記ゲート（６２）は、シリサイドを含む、請求項９記載の半導体構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、概して半導体技術に関し、特に、シリサイド化プロセスを用いた半導体デバイスに関する。
【背景技術】
【０００２】
可能な限り小さな加工寸法を有するトランジスタを製造することが、近年の集積回路製造における共通の傾向となっている。
高密度集積回路を得るためには、コンダクタ、ソースドレイン接合、これらの接合における接合部のような構造は、できるだけ小さくする必要がある。加工寸法が減少するにつれて、精製されるトランジスタの大きさやトランジスタ間のインタコネクションの大きさも減少する。
トランジスタを小さくすると、単一のモノリシック基板に載置できるトランジスタをより多くすることができる。したがって、比較的大きい回路を単一の比較的小さいダイ上に組み込むことができる。
さらに、より小さなトランジスタは一般的に、ターンオン式位置電圧が低く、スイッチング速度が速く、動作時の消費電力が少ない。
これらの特徴があいまって、高速集積回路を実現することができる。
【０００３】
半導体トランジスタの寸法を縮小するように調整するにつれて、様々な問題が出てくる。
例えば、極薄のゲート絶縁膜を使用するとゲートの電流漏れが増大し、デバイス性能が低下する。
さらに、トランジスタを縮小するにつれて、トランジスタの適切なターンオフを保証するために短チャネル効果を抑制すべく、チャネルには高濃度のドーピングが必要となる。
このチャネルのドーパント濃度が高いことが電流を減少させ、さらにドレインからチャネルへの好ましくないトンネル電流を引き起こす可能性がある。
【０００４】
さらに、一般的に使用されているポリシリコンゲート技術を使用することはさらなる問題を引き起こす。
例えば、ポリシリコンゲートではポリシリコン・デプリーション（polisilicon depletion）またはボロン突き抜け効果が起こる傾向にあり、結果として性能を低下させることとなる。
【０００５】
さらに、ポリシリコンゲートは、特定の種類の所定の高い濃度のドーピングによって決定される固定の仕事関数（work function）を有する。
例えば、一般的なプロセスにおいて、ゲート、ソースおよびドレインがある（高）濃度までヒ素でドープされるＮ型トランジスタでは、その結果生じる仕事関数が約4.1［eV］になり得る。一方、ゲート、ソースおよびドレインがある（高）濃度までホウ素でドープされるＰ型トランジスタでは、生じる仕事関数が約5.0［eV］になり得る。
このような値は典型的なデバイスの許容範囲にある。しかしながらこのようなデバイスは上述のようにスケーリングされるので、上述したチャネル中の高いドーパントレベルに関連する問題を解決すべく、同じしきい値電圧についてのチャネル中のドーパント濃度を減少するためには、Ｎ型デバイスにおいて仕事関数の値をある程度まで増加させること、およびＰ型デバイスにおいて仕事関数の値をある程度まで減少させることが必要である。
【０００６】
トランジスタのゲートとしてポリシリコンの代わりに金属を使用すると、多くの利点がある。
例えばこのような金属は一般的に、ポリシリコンよりも導電性が高い。
さらに、チャネルのドーパント濃度を低くすべく、そのデバイスに適する特定の仕事関数となるように、金属を選択する余地がある。
さらに、ポリシリコン・デプリーションの問題やボロン突き抜けを回避でき、金属ゲートを備えたより厚いゲート酸化膜を使用できるようになり、実質的にゲートからの電流漏れが少なくなる。
しかしながら、一般的にこのプロセスは、ポリシリコンの代わりに金属をたい積するステップを含み、このステップは複雑なプロセス集積化スキームを必要とする。
【発明の開示】
【０００７】
本発明の方法においては、基板を提供するステップと、この基板上に絶縁体を提供するステップとによって、半導体構造を製造する。ポリシリコン本体を絶縁体上に提供し、このポリシリコン本体上に金属層を提供する。
絶縁体上にゲートを形成すべく、ポリシリコン本体全体を実質的にシリサイド化するように、シリサイド化プロセスを実行する。
代替的なプロセスにおいては、ポリシリコン本体上にキャップ層を提供する。このキャップ層は、シリサイド化プロセスの前に除去される。
シリサイド化プロセスの前に、ポリシリコン本体を選択された種でドープする。そして、絶縁体に隣接する、ドーパント濃度が高いゲート部分を形成するように、このドーパントを、シリサイド化プロセス中に絶縁体の方に移動させる。この種のタイプと濃度は、形成されるゲートの仕事関数を決定するのに役立つ。
【０００８】
本発明は、添付の図面と共に、詳細な説明を参酌することによってより一層理解される。以下の説明から当業者が容易に理解するであろうように、単に本発明を行うのに最良な方式の実施例として、本発明の実施形態が記載される。理解されるように、本発明は他の実施形態とすることもでき、またその詳細は、本発明の範囲を逸脱することのない様々な明白な態様における変更が可能である。したがって、図面および詳細な説明は本質的に例示的なものと考えられ、これに制限されない。
【０００９】
本発明の特徴となる新規な構成は、添付された請求項に記載される。
しかしながら、実施に際して好ましい態様、およびこの発明の目的および利点は、本発明それ自体と同様、添付された図面を参照して以下の実施形態の詳細な説明を参照することによって最も理解されるであろう。
【発明の実施の形態】
【００１０】
本発明を実行する発明者によって予期される最良の態様を説明する、本発明の特定の実施形態について、以下詳細に説明する。
【００１１】
図１は、その上に形成されているゲート酸化膜３４を有するシリコン基板３２を有する半導体デバイス３０を示す。ゲート酸化膜３４の上には、周知のように、ポリシリコン本体（polisilicon body）が形成されている。
（ポリシリコン本体３６および酸化膜３４を全体的なマスク４１として使用して）基板３２、ポリシリコン本体３６中に低濃度にドープされた領域４０、４２等を形成するためにイオン３９を基板３２中に注入すべく、例えばＮ型デバイスについてはヒ素を使用し、Ｐ型デバイスについてはホウ素を使用して、イオン注入３８を実行する（図２）。
Ｎ型デバイスについては、例えば3［keV］のエネルギーレベルおよび1e15［cm-2］の薬量レベルで、ヒ素ドーパント種（dopant specie arsenic）を注入することができ、Ｐ型デバイスについては、例えば4［keV］のエネルギーレベルおよび2.5e14［cm-2］の薬量レベルで、ホウ素ドーパント種（dopant specie boron）を注入することができる。
その後、図２の構造の上に酸化物層４４をたい積し（図３）、ポリシリコン本体３６両側にスペーサ４６、４８を形成すべく、この酸化物層４４を異方性にエッチングする（図４）。
【００１２】
さらに図４に示すように、さらなるイオン注入ステップ５０を実行する。再度、高濃度にドープされた領域５２、５４を形成するようにポリシリコン基板３２中に、およびポリシリコン本体中に、イオン３９を注入すべく（ポリシリコン本体３６、酸化膜３４およびスペーサ４６、４８を全体的なマスク５１として使用して）、例えばＮ型デバイスについてはヒ素を使用し、Ｐ型デバイスについてはホウ素を使用して、イオン注入３８を実行する。
Ｎ型デバイスについては、例えば30［keV］のエネルギーレベルおよび4e15［cm-2］の薬量レベルで、ヒ素ドーパント種（dopant specie arsenic）を注入することができ、Ｐ型デバイスについては、例えば3.5［keV］のエネルギーレベルおよび2e15［cm-2］の薬量レベルで、ホウ素ドーパント種（dopant specie boron）を注入することができる。
【００１３】
これらのインプラントを形成した後、デバイス３０のソース領域およびドレイン領域５６、５８を形成するためにこのインプラントを活性化すべく、（急速熱アニールのような）活性アニーリングを、例えば３０秒の間１０５０℃の温度で実行する。
【００１４】
次に図５に示すように、形成された構造上、すなわちポリシリコン本体３６、スペーサ４６、４８、および基板３２のソースおよびドレイン領域５６、５８上に、例えばニッケルから構成される金属層６０をたい積する。
その後、この金属層６０をたい積した構造を、例えば５００℃の温度において急速熱アニーリングに晒し、ニッケルシリサイド６２、６４、６６をポリシリコン本体３６およびソースおよびドレイン領域５６、５８中に形成すべく、ニッケル６０を基板３２およびポリシリコン本体３６のシリコンと反応させる。
実質的にポリシリコン本体３６全体をシリサイド化するように、このニッケル層６０はポリシリコン本体３６の厚みとの関係において充分な厚みとなっており、シリサイド化ステップは充分な時間実行される（このプロセスでは、ニッケル６０の約２倍の量のポリシリコン３６を消費するので、ニッケル層６０の厚みはポリシリコン本体３６の厚みの半分以上となるように構成される。例えば、ポリシリコン本体３６の厚みが７００Åであれば、ニッケル層６０の厚みを３５０Å以上とするのが好ましい）。
このプロセスステップによって、ニッケルシリサイドゲート６２と、ソースおよびドレイン領域５６、５８中のニッケルシリサイド領域６４、６６とが形成される。
その後反応していないニッケル部分を除去した構造を、図６に示す。
【００１５】
シリサイド化ステップにおいてポリシリコン本体３６を完全に消費することによって、金属ゲート６２が形成されることが理解されるであろう。
このように、ポリシリコンゲートに関する上述の問題が克服される。
すなわち、ゲートの導電性がポリシリコンゲートに比して改善されると共に、ポリシリコン・デプリーションおよびボロン突き抜けを回避できる。
【００１６】
シリサイド化プロセスの間、ゲート酸化膜３４に隣接するゲート６２の部分６８のドーパント濃度がゲート酸化膜３４から離れた位置にあるゲート部分７０のドーパント濃度よりも高くなるように、ほとんどの量のドーパント種３９がゲート酸化膜３４に隣接するゲート６２の部分６８中に存在するようになるまで、ニッケルシリサイドとポリシリコンの界面を下方に下げることによって、前もって均等にポリシリコン本体３６内に拡散されたポリシリコン本体３６中のドーパント種３９（上記の例では、Ｎ型デバイスの場合にはヒ素、Ｐ型デバイスの場合にはホウ素）は下方に移動する。
上述したように、ドーパント種３９の「スノープラウ（snowplowing）」は、ゲートの仕事関数に悪影響を及ぼす。
例えば、ドーパント種３９がヒ素であるＮ型デバイスの場合に上記のようなプロセスステップを実行した場合において、結果的にゲート６２の仕事関数は、ポリシリコンゲートの仕事関数が4.15［eV］であるのに対し、4.35から4.4［eV］であることが判明した。
このＮ型デバイスにおける仕事関数の増加は、同じデバイスしきい値電圧を得るためのデバイスチャネル中のドーパント濃度を下げることができる。
チャネル中のドーパント濃度をこのように低下させることで、上述したような電流の減少および好ましくないドレインからチャネルへのトンネル電流の問題を回避する一方、トランジスタの適切なターンオフを保証することができる。
【００１７】
同様に、ドーパント種３９がホウ素であるＰ型デバイスの場合に上記のようなプロセスステップを実行した場合において、結果的にゲート６２の仕事関数は、ポリシリコンゲートの仕事関数が5.05［eV］であるのに対し、4.9［eV］であることが判明した。
Ｐ型デバイスにおける仕事関数の減少は、同じデバイスしきい値電圧を得るための、デバイスチャネル中のドーパント濃度を下げることができ、上述のような問題を克服することができる。
【００１８】
このプロセスの実行によって、例えばドーパント種のタイプ、ドーパント種の濃度（またはドーパント種が全くない状態）、金属層のタイプ、および（または）シリサイド化プロセスステップに応じて、形成されるゲートの様々な仕事関数を必要に応じて選択することができることが理解されるであろう。
これらのパラメータを適切に選択することによって、形成されるゲートの仕事関数を、特定のニーズに適したものとすることができる。
【００１９】
本発明の第２実施形態を、図７ないし図１４に示す。
図７は、シリコン基板８２、その上に形成される絶縁酸化物層８４、この酸化物層８４上に形成されるポリシリコン層８６（図１ないし図６のプロセスにおけるポリシリコン層よりも基本的に薄い）を含むデバイス８０を示す。
ポリシリコン層８６は、デバイスのソース領域とドレイン領域を形成するために注入するものと異なり得る、好ましいタイプおよび濃度のドーパント種８９でインプラントされる（８８）。または、ポリシリコン層８６はドープしないままとしてもよい。
ドーパント種の選択および濃度（または、代替的に、このようなドーパントが全くない）は、以下に記載するように、形成される構造のゲートの仕事関数を決定するのに役立つであろう。
【００２０】
マスク層（例えば窒化物層９０）をポリシリコン層８６上に形成すると共に、周知の手段を使用して、ポリシリコン本体８６、キャップ本体９０、およびゲート酸化膜８４（図８）を形成する。
【００２１】
その後、キャップ本体９０、ポリシリコン本体８６、およびゲート酸化膜８４を全体的なマスク１００として使用して、製造するデバイスのタイプに適するドーパント種９８（例えばＮ型デバイスにはヒ素、Ｐ型デバイスにはホウ素）を選択し、低濃度にドープされた領域９４、９６を形成すべく、イオン注入ステップ９２を実行する（図９）。
図１０に示すように、図９の構造の上に酸化物層１０２をたい積し、ポリシリコン本体８６およびキャップ本体８４の両側にスペーサ１０４、１０６を形成すべく、この酸化層１０２を異方性にエッチングする。
その後、全体的なマスク１１０として、キャップ本体９０、ポリシリコン本体８６、および酸化物層８４に加えてスペーサ１０４、１０６を使用して、製造するデバイスのタイプに適するドーパント種９８（例えばＮ型デバイスにはヒ素、Ｐ型デバイスにはホウ素）を選択し、高濃度にドープされた領域１１２、１１４を形成すべく、イオン注入ステップ１０８を実行する（図１１）。
【００２２】
デバイス８０のソース領域およびドレイン領域１１６、１１８を形成するためにインプラントを活性化すべく、（急速熱アニーリングのような）アニーリングを実行する。
図１２に示すように、エッチング（記載したように、キャップ本体９０とスペーサ１０４、１０６とは異なる物質とすることができるので、キャップ本体９０の除去はスペーサ１０４、１０６に影響を与えない。）のような適切な手段によってキャップ本体９０を除去する。
【００２３】
次に、図１３に示すように、例えばニッケルのような金属層１２０を図１２に示す構造上（すなわち、ポリシリコン本体８６、スペーサ層１０４、１０６、およびソースおよびドレイン領域１１６、１１８上の基板８２の上）にたい積する。このニッケル層１２０は、ポリシリコン本体８６の厚みの２分の１以上の厚みとされる。
【００２４】
その後、ポリシリコン本体８６（ゲート１２２を形成すべく）およびソースおよびドレイン領域１１６、１１８中にニッケルシリサイド１２２、１２４、１２６を成長させるように、ニッケル１２０を基板８２のシリコンおよびポリシリコン本体８６と反応させるべく、図１３の構造を急速熱アニーリングする。
実質的にポリシリコン本体８６全体をシリサイド化するように、ここでもこのニッケル層１２０はポリシリコン本体８６の厚みとの関係において充分な厚みとなっており、シリサイド化ステップは充分な時間実行される。
しかしながら、基本的にポリシリコン本体８６は、図１ないし図６の実施形態におけるポリシリコン本体３６よりも薄いので、結果的に生成されるシリサイドゲート１２２およびソースおよびドレイン領域１１６、１１８中のシリサイド領域１２４、１２６は基本的に図１ないし図６の実施形態のものより薄いか狭いものとなる。すなわち、シリサイド領域１２４、１２６は、ソースおよび（または）ドレイン領域に起こり得るショートの問題を回避すべく、シリサイド領域１２４、１２６は、図１ないし図６の実施形態におけるほど深くソース領域およびドレイン領域中に拡張していない。
すなわち、比較的浅いソースおよびドレイン領域であっても適切なデバイス構成とすることができる。
イオン注入ステップ１０８（図１１）中にポリシリコン本体８６上のキャップ本体９０を含むことは、全面的なマスク１１０の下の半導体本体８２を適切にマスキングすることを保証する一方で、より薄いポリシリコン本体８６を提供できるようにする。
【００２５】
前述したプロセスと同様に、ゲート酸化膜８４に隣接するゲート１２２の部分１５０のドーパント濃度がゲート酸化膜８４から離れた位置にあるゲート部分１５２のドーパント濃度よりも高くなるように、ほとんどのドーパント種８９がゲート酸化膜８４に隣接するゲート１２２の部分１５０中に押し込められるまで、ニッケルシリサイドとポリシリコンの界面を下方に下げることによって、前もって均等にポリシリコン本体８６内に拡散されたポリシリコン本体８６中のドーパント８９は、下方に移動する。
この結果、ゲート１２２の仕事関数が上記のように決定される。
しかしながらこの実施形態においては、ゲート１２２の仕事関数がデバイス８０のソース１１６およびドレイン１１８に使用されるドーパント種９８によって決定される代わりに、ゲート１２２の仕事関数は、ポリシリコン本体８６中のドーパント種８９の独立した選択によって決定される。
したがって、デバイス８０のソースおよびドレインのために選択されるドーパント種とは無関係に、ゲート１２２の仕事関数を特定のニーズに合わせて選択できることが理解されるであろう。
【００２６】
その後反応していないニッケル部分を除去した構造を、図１４に示す。
以上の記載では特定のＮ型およびＰ型ドーパントが記載されているが、Ｎ型、Ｐ型、またはＮ型でもＰ型でもない型を含む任意の適切なドーパント種を有利に利用することができる。
【００２７】
当初は、金属ゲートデバイスの利点（すなわち、ポリシリコンゲートデバイスよりも高い導電性、ポリシリコン・デプリーションの問題および突き抜けについての問題の回避）が提供されることが理解されるであろう。
加えて、デバイス性能を低下させることなく、デバイスチャネル中のドーパント濃度を低くすること（これに付随する利点を有して）が可能であり、ゲートの仕事関数の調整が可能である。
【００２８】
上述の本発明の実施形態の記載は、説明のためのものである。
この記載は、網羅的ではなく、本発明を開示されているとおりの形態に制限することを意図するものではない。
以上の記載に照らして、様々な修正または変形が可能である。
【００２９】
本実施形態は、これによって当業者が様々な実施形態および特定の使用に適するような複数の変形例で本発明を使用できるように、本発明の原則およびその実用的な適用の最適な例を提供するように選択され、記載される。
これらに適正に、法律的に、公正に権利が与えられた範囲に従って解釈した際、このような全ての変形例および修正例は、添付の請求の範囲によって定められる本発明の範囲内にある。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施形態におけるプロセスステップを示す図。
【図２】本発明の第１実施形態におけるプロセスステップを示す図。
【図３】本発明の第１実施形態におけるプロセスステップを示す図。
【図４】本発明の第１実施形態におけるプロセスステップを示す図。
【図５】本発明の第１実施形態におけるプロセスステップを示す図。
【図６】本発明の第１実施形態におけるプロセスステップを示す図。
【図７】本発明の第２実施形態におけるプロセスステップを示す図。
【図８】本発明の第２実施形態におけるプロセスステップを示す図。
【図９】本発明の第２実施形態におけるプロセスステップを示す図。
【図１０】本発明の第２実施形態におけるプロセスステップを示す図。
【図１１】本発明の第２実施形態におけるプロセスステップを示す図。
【図１２】本発明の第２実施形態におけるプロセスステップを示す図。
【図１３】本発明の第２実施形態におけるプロセスステップを示す図。
【図１４】本発明の第２実施形態におけるプロセスステップを示す図。
【図１】
2005524243.tif 000003
【図２】
2005524243.tif 000004
【図３】
2005524243.tif 000005
【図４】
2005524243.tif 000006
【図５】
2005524243.tif 000007
【図６】
2005524243.tif 000008
【図７】
2005524243.tif 000009
【図８】
2005524243.tif 000010
【図９】
2005524243.tif 000011
【図１０】
2005524243.tif 000012
【図１１】
2005524243.tif 000013
【図１２】
2005524243.tif 000014
【図１３】
2005524243.tif 000015
【図１４】
2005524243.tif 000016
【国際調査報告】
2005524243.tif 000017
2005524243.tif 000018