(57)【要約】ゲイン制御（１２）は入力において入力信号（デジタル入力）と、出力を駆動する電源電圧（Ｖ＋）とを監視する。電源電圧の振幅が減少し、かつ／または、入力が、電源電圧を減少させるような振幅を有する場合、ゲイン制御（１２）は、入力信号を圧縮するようにゲインを調節する。本発明は、デジタルの入力信号を受信し、この入力信号に応答して出力信号を出力するスイッチング増幅器と、デジタルの入力信号、並びに、スイッチング増幅器を駆動するのに用いられる電源電圧を監視するように結合されたゲイン制御ユニットとを備える装置において、ゲイン制御ユニットが、電源電圧及び入力信号の双方またはいずれか一方の変化に応答して、出力信号の歪みを減少するように入力信号のゲインを調節するようになっている装置を提供する。
2005538611.tif 000002
【特許請求の範囲】
【請求項１】
デジタルの入力信号を受信し、この入力信号に応答して出力信号を出力するスイッチング増幅器と、
前記デジタルの入力信号、並びに、前記スイッチング増幅器を駆動するのに用いられる電源電圧を監視するように結合されたゲイン制御ユニットと
を備える装置において、前記ゲイン制御ユニットが、前記電源電圧及び前記入力信号の双方またはいずれか一方の変化に応答して、前記出力信号の歪みを減少するように前記入力信号のゲインを調節するようになっている装置。
【請求項２】
請求項１に記載の装置であって、前記スイッチング増幅器が、前記デジタルの入力信号をフィルタリング及び量子化するデルタシグマフィルタ及び量子化器段を含み、前記スイッチング増幅器が更に、前記電源電圧のスイッチングを駆動して前記出力信号を発生するように対応のスイッチング信号をパルス変調するパルスシェーピング回路を含む装置。
【請求項３】
請求項１に記載の装置であって、前記ゲイン制御ユニットが、前記出力信号のクリッピングを防止するレベルで前記入力信号を維持するようになっている装置。
【請求項４】
請求項１に記載の装置であって、前記入力信号のゲインを調節するように処理されるデジタル値に前記電源電圧を変換するアナログデジタル変換器を更に備える装置。
【請求項５】
請求項４に記載の装置であって、前記電源電圧が公称値である場合に前記ゲインが所定の値に設定され、前記電源電圧が前記公称値から減少する場合に前記ゲインが減少されるようになっている装置。
【請求項６】
請求項４に記載の装置であって、前記電源電圧が公称値である場合に前記ゲインが所定の値に設定され、前記電源電圧が全値から低電圧値に減少し、前記入力信号の信号レベルが前記低電圧値に近づく場合に前記ゲインが減少されるようになっている装置。
【請求項７】
請求項５に記載の装置であって、前記ゲインの所定の値が前記電源電圧の公称値で１に設定されている装置。
【請求項８】
請求項１に記載の装置であって、前記ゲイン制御ユニットが前記デジタルの入力信号の監視を、異なる周波数帯域で分離し、これら異なる周波数帯域にわたって前記ゲインを調節するようになっている装置。
【請求項９】
請求項４に記載の装置であって、前記スイッチング増幅器が、デルタシグマ変調器段を形成して前記デジタルの入力信号をフィルタリング及び量子化するフィルタ及び量子化器を更に具え、分割器及び乗算器が、前記電源電圧の遅い変化を補償するのに用いられ、前記電源電圧のデジタル値が、この電源電圧に応答して前記分割器及び乗算器の調節を制御するように前記分割器及び乗算器に結合されている装置。
【請求項１０】
デジタルの入力信号を受信し、この入力信号に応答して音声信号を出力するスイッチング増幅器と、
前記デジタルの入力信号、並びに、前記スイッチング増幅器を駆動するのに用いられる電源電圧を監視するように結合されたゲイン制御ユニットと
を備える装置において、前記ゲイン制御ユニットが、前記電源電圧及び前記入力信号の双方またはいずれか一方の変化に応答して、前記音声信号の歪みを減少するように前記入力信号のゲインを調節するようになっている装置。
【請求項１１】
請求項１０に記載の装置であって、前記スイッチング増幅器が、前記デジタルの入力信号をフィルタリング及び量子化するデルタシグマフィルタ及び量子化器段を含み、前記スイッチング増幅器が更に、前記電源電圧のスイッチングを制御して前記音声信号を駆動するように対応のスイッチング信号をパルス変調するパルスシェーピング回路を含む装置。
【請求項１２】
請求項１１に記載の装置であって、前記電源電圧を前記デジタルの入力信号と比較し、その比較に基づいて前記入力信号のゲインを調節するために前記電源電圧をデジタル値に変換するアナログデジタル変換器を更に備える装置。
【請求項１３】
請求項１２に記載の装置であって、前記音声信号のクリッピングを生じさせる状況が存在するかを予測するように前記電源電圧のデジタル値及び前記デジタルの入力信号が処理されるようになっている装置。
【請求項１４】
請求項１２に記載の装置であって、前記電源電圧が公称値である場合に前記ゲインが所定の値に設定され、前記電源電圧が前記公称値から減少する場合に前記ゲインが減少されるようになっている装置。
【請求項１５】
請求項１２に記載の装置であって、前記電源電圧が公称値である場合に前記ゲインが所定の値に設定され、前記電源電圧が前記公称値から低電圧値に減少し、前記入力信号の信号レベルが前記低電圧値に近づく場合に前記ゲインが減少されるようになっている装置。
【請求項１６】
請求項１２に記載の装置であって、前記デジタルの入力信号が前記電源電圧の公称値でフルスケールに設定され、前記電源電圧が前記公称値から低電圧値に減少する場合に前記ゲインが減少されて、前記デジタルの入力信号が、前記音声信号のクリッピングを減少させるように圧縮されるようになっている装置。
【請求項１７】
請求項１１に記載の装置であって、前記デルタシグマ変調器段が、このデルタシグマ変調器段でゲインを調節することにより前記電源電圧の変化を補償するように前記電源電圧に結合された分割器及び乗算器を含む装置。
【請求項１８】
請求項１６に記載の装置であって、前記ゲインが前記電源電圧の公称値で、フルスケールで１に設定されている装置。
【請求項１９】
請求項１５に記載の装置であって、前記電源電圧が前記公称値に戻ると、前記ゲイン制御ユニットが前記ゲインを所定の値に戻すようになっている装置。
【請求項２０】
請求項１９に記載の装置であって、前記ゲインを減少させるための応答時間が、１ミリ秒ごとに約１ｄＢである装置。
【請求項２１】
請求項２０に記載の装置であって、前記ゲインを前記所定の値に戻すための応答時間が、１００ミリ秒ごとに約１ｄＢである装置。
【請求項２２】
請求項１０に記載の装置であって、前記ゲイン制御ユニットが前記デジタルの入力信号の監視を、異なる周波数帯域で分離し、これら異なる周波数帯域にわたって前記ゲインを調節するようになっている装置。
【請求項２３】
スイッチング増幅器の音声出力を駆動するように結合された電源の電源電圧を監視する工程と、
この電源電圧及びデジタルの入力信号を監視する工程と、
歪みの状況が指摘された場合に前記音声出力の歪みを減少させるように、前記電源電圧の値を前記入力信号の値と比較する時に前記デジタルの入力信号のゲインを調節する工程と
を備える方法。
【請求項２４】
請求項２３に記載の方法であって、前記歪みの状況を予測する工程を更に備える方法。
【請求項２５】
請求項２３に記載の方法であって、前記デジタルの入力信号を前記電源電圧の公称値でフルスケールに設定し、電圧の値が公称値から低電圧値に減少する場合に前記ゲインを減少して、前記音声出力のクリッピングを減少させるように前記デジタルの入力信号を圧縮する方法。
【請求項２６】
請求項２３に記載の方法であって、前記デジタルの入力信号をフィルタリング及び量子化するのに用いられるデルタシグマ変調器のゲインを調節することにより前記電源電圧の変化を補償する工程を更に備える方法。
【請求項２７】
請求項２３に記載の方法であって、前記デジタルの入力信号を異なる周波数帯域にフィルタリングし、これら異なる周波数帯域にわたって前記ゲインを分離して調節する工程を更に備える方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の分野）
本発明は、デジタル音声増幅器における、電源に基づく圧縮技術に関する。
【背景技術】
【０００２】
（関連技術の背景）
変換がデジタル的に実行される音声増幅器において（複数の）スイッチドモード出力段の使用は、デジタル信号入力から音声出力を可能にする。デジタル信号変換は様々な装置により達成できる。１つの特定の技術はデルタシグマ（ΔΣ）変調器を用い、ここでは、デジタル入力信号をフィルタリングし、その後、量子化して出力を発生する。１つの切り換え技術では、量子化器からのノイズシェーピングされた量子化信号はパルス幅変調器（ＰＷＭ）に結合され、ここでは、量子化信号の値がＰＷＭ出力のデューティサイクルを制御する。次に、このＰＷＭ出力が、負荷を駆動するのに増幅器の出力段として用いられる１つまたは複数のスイッチング装置の動作を制御する。フィルタリングされたデジタル信号は、ＰＷＭ信号のパルス幅を変調して、負荷に対する出力段のスイッチオン／オフ時の継続期間を制御するのに用いられる。それ故、負荷を駆動するようにスイッチング増幅器として動作するのに、ＰＷＭ回路と結合されたデルタシグマ変調器回路を用いることができる。従って、デジタル信号は音声駆動信号に変換されて音声スピーカのような負荷を駆動する。
【０００３】
スイッチング増幅器を用いる様々なシステムでは、負荷を駆動するために電圧を発生する電源は、スイッチング増幅器の動作の全範囲にわたって一定の電源電圧を発生できない。例えば、場合によっては電源が、必要な動作仕様に対して低く見積もられる（低く指定される）おそれがある。例えば、所定の最大または公称出力を１つの出力チャネルに供給するのに特定の電源を指定できる。しかし、同じ電源は、同じ指定された出力を同時に複数のチャネルに、または、長期間にわたって１つのチャネルに供給できない可能性がある。別の場合では、電源が、全定格電圧よりも少ない電圧で動作するように負荷が変化する可能性がある。
【０００４】
外部要因によるか回路動作の変化によるかにかかわらず、電源における電圧変動は典型的に、専門的なユニットと比較して民生電子装置の場合に、より顕著である。音声機器において多くの電源が、最大限の所望能力に対して一般に低く見積もられるので、様々な電源補償技術が、電源を規制するのに用いられている。上述したΔΣ／ＰＷＭ増幅器でのようなスイッチング増幅器では、ほぼ一定の電源電圧を電源から確保するための機構が用いられる。ある技術では、電源電圧の変化に対応してＰＷＭ信号のパルス幅を調節するのに電源電圧がΔΣ段内で監視される。従って、電源電圧がその値を変化させると、対応の補償調節が、１つまたは複数の出力スイッチング装置に結合されたＰＷＭ信号のパルス幅に対して行われる。
【０００５】
この補償技術は、低速変化の状況下で、一定でない電源電圧に対して調節するが、電源が低く見積もられるか、あるいは、電源のある動作パラメータが超えられると、この技術が補償し損なう可能性がある。例えば、増幅器の負荷が存在しなければ、電源は公称出力としてｘボルトを発生できる。増幅器の全負荷では、この特定例の電源はｘ−ｙボルトに減少する。従って、デジタルフルスケール入力を、ｘボルトの電源の全「レール」電圧に設定するか、あるいは、ｘ−ｚボルトの低電圧に設定する場合がある。デジタルフルスケール入力が電源の公称値に設定されている場合、電源電圧が減少すると、ある高駆動入力により出力がクリップされる。出力のクリッピングは歪みをもたらす。あるいは、フルスケール入力が低電圧（ｘ−ｚ）に設定されている場合、通常の状況下、出力信号は、ほぼ完全な電源能力で駆動されない。歪みを減少できるが、出力を全公称能力に駆動せず、一般に音が非常に静かである。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
公称電源電圧またはその付近で駆動できるスイッチング増幅器であって、しかも、能力を超えて電源を駆動する場合に歪みの量を限定するスイッチング増幅器が必要とされる。
【課題を解決するための手段】
【０００７】
（発明の概要）
スイッチング増幅器はデジタル入力信号を受信し、入力信号に応答して音声信号を出力する。ゲイン制御ユニットはデジタル入力信号と、切り換えられた出力を駆動するのに用いられる電源とを監視し、２つの監視された値の変化に応答して入力信号のゲインを調節して音声出力信号の歪みを減少させる。
【発明を実施するための最良の形態】
【０００８】
（実施形態の詳細な説明）
図１は、電源に基づく圧縮を実施する（スイッチモード増幅器とも称する）音声スイッチング増幅器を示す。図１の例示的な回路は、本発明を実行する一実施形態である。図１に示す本発明の実施形態は、デジタル入力信号を音声出力に変換するのに４つの段を有するスイッチング増幅器回路１０である。スイッチング増幅器回路１０からの音声出力信号は、負荷１１に結合される。スイッチング増幅器１０の動作を説明するのに４つのみの段を示すが、本発明を実行するその他の実施形態では、その他の段及び／または回路が存在できる。
【０００９】
図１の例示的な実施形態では、入力ゲイン制御段１２、デルタシグマ（ΔΣ）段１３、パルス幅変調（ＰＷＭ）段１４及び出力段１５が、スイッチング増幅器１０の４つの段である。負荷１１は、出力段１５から音声出力を受信する。入力ゲイン制御段１２への入力はデジタル信号入力であり、一般には、音声アプリケーション用の音声デジタル信号入力である。入力ゲイン制御段１２に続くΔΣ段１３はデルタシグマ変調技術を用いて入力信号をフィルタリングし、フィルタリングされた信号を量子化する。ΔΣ段１３からのノイズシェーピングされた量子化信号は、出力段１５から出力を発生するようにＰＷＭ段１４のパルス幅変調を制御する。出力段１５へのＰＷＭ信号は、負荷１１を駆動するために電源電圧Ｖ＋を結合するスイッチング増幅器回路１０のスイッチの動作を制御する。
【００１０】
入力ゲイン制御段１２はデジタル入力信号を受信し、デジタル信号のゲインを調節し、ゲイン調節されたデジタル信号をΔΣ段１３に結合する。入力ゲイン制御段１２のより詳細な説明は、この開示で後に記述する。ノイズシェーピングされた信号がΔΣ段１３から出力されるようにΔΣ段１３は、ゲイン調節されたデジタル信号を受信し、このデジタル信号をフィルタリングし、フィルタリングされた信号を量子化する。次に、ノイズシェーピングされた信号を用いてＰＷＭ段１４を駆動し、その後、ＰＷＭ段１４は出力段１５を駆動する。言及したように、スイッチング増幅器回路１０として図示する特定の実施形態は、ローパス（「ＬＰ」）フィルタ２１を用いてデジタル信号をフィルタリングし、フィルタリングされた信号は分割器２３を通過後、量子化器２２に結合される。ＬＰフィルタ２１と量子化器２２との間に配置された分割器２３を示す。
【００１１】
分割器２３は、電源電圧値自体とすることができる電圧値により、または比例量によりＬＰフィルタ２１の出力を分割し、量子化器２２は、フィルタリングされた信号を量子化する。量子化器２２の出力は乗算器２４を通るように結合され、ＬＰフィルタ２１の入力への帰還ループに帰還される。加算ノード２６は、結合された帰還信号をＬＰフィルタ２１の入力において入力信号と合計するのに用いられる。一般に、分割器２３は出力スイッチ上の電圧を補償し、乗算器２４は帰還路内の分割器２３を補償する。典型的に、アナログ／デジタル（Ａ／Ｄ）変換器３０は、分割器２３及び乗算器２４を制御するために電源電圧Ｖ＋をデジタル値に変換するのに用いられる。電源電圧Ｖ＋を監視することにより、電源の変化を補償するように分割器２３及び乗算器２４が対応して調節される。フィルタリング、ノイズシェーピング及び変調を行う様々なΔΣ変調器及びＰＷＭ回路を用いて、対応の出力信号を負荷１１に発生させるように出力段１５を駆動できる。
【００１２】
上述したように量子化器２２の出力は、入力デジタル信号に対応するノイズシェーピングされた信号である。量子化器の出力はＰＷＭ回路２９に結合される。様々なパルスシェーピング回路をＰＷＭ回路２９に用いることができる。ＰＷＭ回路２９から出力された信号のパルス幅は、スイッチング増幅器回路１０に入力されたデジタル音声信号の値に対応し、若干の電源補償が、分割器／乗算器網の組み合わせにより行われる。次に、ＰＷＭ回路２９の出力を出力段１５に結合し、図示の特定の実施形態では、出力段１５はスイッチング増幅器回路１０の（複数の）スイッチング装置を含む。図示の例示的な実施形態では、スイッチング増幅器回路１０は、フィルタ３３を通して電源を負荷１１へ切り換えるのに用いられるスイッチ３１，３２を有する。図示の実施形態では、スイッチ３１，３２は電源電圧（Ｖ＋）と、この場合はアースとして示す帰線との間に直列に配置されている。スイッチ３１，３２は、パワー電界効果トランジスタ（ＦＥＴ）を含む様々な部品をもって構成できる。
【００１３】
スイッチング増幅器回路１０の動作中、１つのスイッチ３１または３２が開いている（閉じている）間、他のスイッチは閉じている（開いている）。どちらのスイッチが開くか、閉じるかという決定は、ＰＷＭ回路２９からの信号の状態により決定される。従って、対のスイッチ３１，３２の各々を交互に開閉することにより、負荷１１へ出力される電圧がＰＷＭ回路２９からの信号のデューティサイクルの継続期間ごとに制御される。スイッチ３１，３２の実際の数は、用いられる特定の回路に応じて変化できる。場合によっては、一対のスイッチだけが存在できる。その他の場合では、もっと多くのスイッチが存在できる。例えば、ブリッジ回路は４つのスイッチを持つことができ、ここでは、電圧と接地電位との間で、または、正電圧と負電圧との間でスイッチ対が開閉する。
【００１４】
図１の特定の例示的なスイッチング増幅器回路１０では、電源電圧帰線をアースとして示す。しかし、その他の実施形態では、負荷が正の電源レール電圧と負の電源レール電圧との間で動作するように帰線をＶ−のような電圧とすることができる。低周波数成分（音声信号）のみが負荷１１に結合されるようにフィルタ３３は、高周波数成分を除去するように動作する。負荷１１は様々な音声駆動装置を含むことができ、一実施形態では、負荷はスピーカまたはスピーカセットである。
【００１５】
上記の背景部分で言及したように、適切な電源規制がなければ、スイッチング増幅器は出力を変動するおそれがある。一般の動作状況下では適切に動作するが、公称使用を超える状況にさらされた場合では電圧を供給できないおそれがある電源ユニットを多くの市販の音声システムが有する傾向にある。上記の背景部分で説明したように、入力デジタル信号を、電源レール電圧の全値のような予め決定された公称値（または、全電圧値を下回るある公称値）にスケーリングできる。従って、フルスケールデジタル入力が電源のレール電圧に（または、それの極めて近くに）設定された場合、電源が過度に駆動されて電源が仕様の公称値よりも降下すると、入力信号がクリップされる可能性がある。あるいはまた、（歪みを生じる）クリッピングを防止または制限するため、フルスケール入力を、電源のレール電圧より下の値に設定する場合がある。しかし、先に指摘したように、このやり方は、信号の容量（例えば、音の大きさ）を増幅器の通常動作のために犠牲にするおそれがあるという欠点を有する。（クリッピングのような）歪みを防止または最小限にしながら、フルスケールデジタル入力を確実に維持できるようにするため、スイッチング増幅器回路１０は入力ゲイン制御段１２を用いる。
【００１６】
Ａ／Ｄ変換器３０は電源電圧Ｖ＋を受信し、アナログ電圧値をデジタル値に変換する。Ａ／Ｄ変換器３０の出力からの変換された電源電圧値は、電源電圧Ｖ＋の低速変化を補償するために分割器２３及び乗算器２４に結合される。また、Ａ／Ｄ変換器３０の出力は、入力ゲイン制御段１２のゲイン制御回路４０に送り込まれる。ゲイン制御ユニット４０は、Ａ／Ｄ変換器３０からの電源電圧Ｖ＋と入力デジタル信号との双方を監視する。次に、ゲイン制御ユニット４０は、ΔΣ段１３の入力に結合される入力信号のゲインを調節する。ゲイン調節は、図１の入力ゲイン制御段１２の乗算器ユニット４１により実行される。ゲイン制御ユニット４０は電源電圧Ｖ＋及び入力信号を監視し、２つの信号の値に基づいて入力信号のゲインを調節する。
【００１７】
言及したように、典型的な音声信号は、増幅器の定格レベルをかなり下回る平均信号レベルを有し、継続期間中、多くの場合、信号ピークが短いと仮定する。典型的に、短期間の高ピークは、長い信号ピークと同様に電源電圧Ｖ＋を減少させない。しかし、充分に高い振幅信号が入力で存在するか、あるいは、電源電圧Ｖ＋の減少を生じさせる充分な継続期間の高ピーク信号であれば、ゲイン制御ユニット４０が入力信号及び電源電圧の組合せを感知して、高入力ピークにより、かつ／または電源電圧Ｖ＋の減少による不利な応答を決定する。ゲイン制御ユニット４０が、出力を歪ませるおそれがある状況を感知すると、ゲイン制御ユニット４０は、ΔΣ段１３への入力信号のゲインを調節する。一般に、クリッピングが生じるしきい値点を超えない値に信号のピークがあるようにゲインを減少させる。従って、ΔΣ段１３の入力におけるデジタル信号のゲインを制御することで、歪みを通常生じる状況が今では、入力信号の圧縮量を制御することにより制御される。このように、フルスケール入力を電源（公称設定）のレール電圧またはその近くに設定するが、出力の（クリッピングのような）歪みを生じさせそうな状況が留意及び／または予測される場合に圧縮できる。
【００１８】
更に、フルスケール設定が、電源の公称値またはその近くに設定されるので、信号の容量（例えば、音の大きさ）を維持でき、入力信号が出力で歪みを生じる場合にのみ犠牲にできる。従って、入力信号のゲインを制御するためのゲイン制御段１２の使用は、出力信号の大容量の意義を維持しながら、歪みを防止する（または、少なくとも最小限に抑える）。対応の調節を行うためにゲイン制御段１２は様々な回路を含むことができ、かつ／または、ゲイン制御段１２をソフトウェアとすることができる。更に、回路またはソフトウェアは、歪みに至る状況を電源電圧及び入力信号の監視により予測することに基づいて応答を発生することもできる。
【００１９】
図２には、図１のスイッチング増幅器回路１０により行われた容量管理の例示的な一動作を表す波形図を示す。時間Ｔ１ではほとんど静か（低振幅）であるが、時間Ｔ２ではフルスケール付近まで増大し、時間Ｔ４ではフルスケールレベルの約４分の１（−１２ｄＢ）まで減少する入力信号５０を図２に示す。入力信号５０に応答する出力信号５１を示す。ΔΣ段１３の入力におけるゲイン調節された入力信号に対応するゲイン設定図５２をも２つの信号５０，５１の下方に示す。
【００２０】
図で指摘したように、入力における高振幅信号のため、電源は、時間Ｔ２あたりで開始する公称レベルより下に約１０パーセント（１０％）減少する。時間Ｔ３あたりでは、電源はもはやユニティゲインのフルスケール信号を支持しせず、電源電圧Ｖ＋は、より少ない値への減少を開始する。この状況が持続すると、入力信号フルスケールが電源の公称電圧に対応するので出力信号は大概クリップされる。クリップされる信号の部分を破線５４で示す。クリッピング状況が存在すれば、出力における音声信号は歪められる。
【００２１】
しかし、信号５１，５２の波形図により指摘したように、それに従って入力ゲインは時間Ｔ２と時間Ｔ３との間の点で下へ調節されるので、乗算器ユニット４１は入力信号のゲインを減少させる。入力信号のゲインのこの減少は、ΔΣ段１３の入力において入力信号を圧縮させる。圧縮された入力は、それに対応して出力信号を調節して、出力のピークが、電源電圧Ｖ＋を減少させる低値付近で生じるようにする。出力信号５１の波形図に示すように、信号のピークは低くなるが、クリッピングは存在せず、あるいは著しく減少する。時間Ｔ４では、入力ゲインは、低駆動入力信号に応答してフルスケールレベルに戻り始め、対応の信号応答の増大が出力で生じる。最後に、時間Ｔ５では、入力信号が圧縮されず、入力ゲインが公称動作値に戻されるという点においてスイッチング増幅器回路１０は正常な動作点に完全に回復されている。
【００２２】
ゲイン制御回路４０は、入力信号に適用されるゲインのレベルを制御する。一実施形態では、フルスケールまたは公称動作ゲインが１に設定され、圧縮された値は、ユニティゲインより下に設定する。しかし、別の値を様々なゲイン設定に選択できる。電源の特性に基づいて、ゲインの増大／減少に対する時定数を選択できる。例えば、一実施形態では、ゲイン値を１ミリ秒ごとに約１ｄＢ（「アタックタイム」）で低下でき、１００ミリ秒ごとに約１ｄＢ（「減衰時間」）で上昇させて回復する。アタックタイムが遅すぎれば、歪みまたはピークを増大する可能性がある。しかし、アタックタイムが速すぎれば、一時的な音声事象は効果を失う可能性がある。同様に、減衰時間が速すぎれば、受聴者は、音がポンピングするのを聞くことがあり、遅すぎれば、ゲインが常に低レベルとなる可能性があり、増幅器システムが、受聴者に対して常に弱くまたは静かに音を発するおそれがある。この場合も、様々な回路及び／またはソフトウェアを用いて、電源に比較させると入力信号の状態を予測し、これに応答できる。
【００２３】
入力ゲイン制御ユニット４０によりゲイン制御を実行する一実施形態を図３及び図４に示す。処理ユニット６０は（、デジタル値とすることができる）デジタル入力信号６１と電源電圧６２のデジタル値とを受信し、２つの値を比較してゲイン制御値６３を発生する。電源及び入力信号を感知し、それに応答して入力ゲインを制御するのに様々な方法で処理を実行できる。図４には、ゲイン制御値６３を発生して入力信号のゲインを調節する１つのソフトウェアの実装を示す。入力信号値及び電源値を比較して、（線図７０のブロック７１に示すように）電源値の振幅が入力信号値の所定の係数ｆ倍よりも大きいかを決定する。係数ｆを１、または１．０よりも小さく、あるいは１．０よりも大きくすることができる。一実施形態では、電源電圧が入力信号のピークまで減少する前にゲイン調節を行えるように係数ｆは１．１の値に設定されている。値が超えられたら、アタックタイムであって、１ミリ秒ごとに約１ｄＢを用いた上記で指摘した例である指定値で（ブロック７２に示すように）ゲインを低下させる。
【００２４】
値が超えられなければ、ゲインを検査して、ゲインが１であるかを決定する（ブロック７３）。ゲインが１より小さい場合には、減衰時間であって、１００ミリ秒ごとに約１ｄＢを上記で用いた例である特定値でゲインを上昇させる（ブロック７４）。ループを繰り返して入力信号及び電源電圧を継続的に監視し、それに応じて入力信号のゲインを調節する。入力信号のゲインを監視及び調節する一アプリケーションは、入力信号及び電源に基づく。調節に関してピークレベルを公称レベルとして記述するが、その他の電圧レベルを公称レベルとして用いることができる。更に、例えば比較器の利用によりゲイン制御をハードウェアに実装でき、または、ソフトウェア及びハードウェアの実装の組み合わせを用いることができる。一ソフトウェアアプリケーションでは、プロセッサで動作するプログラムコードが電源電圧及び入力信号値を監視し、歪みに関する状況を、受信したデータ値に基づいて予測する。
【００２５】
図５には、電源電圧に基づいて入力信号を圧縮するゲイン制御技術を実行する総括的な実施形態を示す。この例示的な実施形態では、回路８１は（シリコンウェハー上に製作された集積回路のような）集積回路８０の一部であり、ここでは、デジタル入力信号が集積回路８０に入力され、音声出力が集積回路８０から出力される。この出力は一般に（複数の）スピーカのような負荷に結合される。電源電圧は電源ユニットから集積回路８０に結合される。この場合も、２つ以上の電源電圧を集積回路８０に結合できる。集積回路８０内で段８２〜８４として実施される、図１に指摘した４つの段１２〜１５を示す（例えば、段１３，１４を組み合わせてΔΣ／ＰＷＭサブシステム８３として示す）。集積回路８０は、集積回路８０内の構成要素を制御及び処理するためにメモリのような処理構成要素を含むことができる。従って、入力ゲインを調節し、かつ／または、処理を実行するための能力を処理するソフトウェアを集積回路８０の一部として含むことができる。あるいはまた、処理及び／またはデータ記憶機能を、集積回路８０の外部の構成要素または装置に任せることができる。
【００２６】
図６には、信号ゲイン制御を周波数帯域に分離する入力ゲイン制御段９０の一例を示す。図示の例では、２つの周波数帯域に分離される。ローパスフィルタ９１及びハイパスフィルタ９２は、入力信号の高周波成分及び低周波成分をフィルタリングするのに用いられる。低周波ゲイン制御ユニット９３は、乗算器９５において低周波成分のゲインを制御するのにローパスフィルタ９１と組み合わせて用いられる。同様に、高周波ゲイン制御ユニット９４は、乗算器９６において高周波成分のゲインを制御するのにハイパスフィルタ９２と組み合わせて用いられる。その後、（図１の加算ノード２６と同じノードか、または異なるノードとすることができる）加算ノード９７は、２つのゲイン制御された入力を組み合わせて、図１のΔΣ段１３のようなΔΣ段に入力する。入力でのゲイン制御に対する周波数帯域幅の分離を、単に２つだけにする代わりに複数の周波数帯域に分離できる。ゲイン調節に対する周波数分離は、音声信号の様々な周波数成分を制御するという点で、より多くの柔軟性を可能にする。
【００２７】
このように、デジタル音声増幅器に対する、電源に基づく音声圧縮が記載されている。本発明の実施形態を特別に示し、説明したが、当業者は、本発明の精神及び範囲から逸脱することなく、形態及び詳細の様々な変更を行うことができることを理解するであろう。
【図面の簡単な説明】
【００２８】
【図１】図１は、電源に基づく圧縮技術を入力において実施するスイッチング増幅器の一実施形態を示すブロック線図である。
【図２】図２は、入力信号と、この入力信号のゲインを制御するために入力ゲイン制御技術が用いられた場合の図１のスイッチング増幅器からの出力信号とを示す波形図である。
【図３】図３は、電源電圧値及び入力信号を監視してゲイン制御値を発生することを示すブロック図である。
【図４】図４は、入力信号のゲインを制御する１つの例示的なアプリケーションの流れ図である。
【図５】図５は、図１のスイッチング増幅器を用いる集積回路のブロック線図である。
【図６】図６は、入力信号のゲイン制御が周波数帯域にわたって得られるその他の実施形態である。
【図１】
2005538611.tif 000003
【図２】
2005538611.tif 000004
【図３】
2005538611.tif 000005
【図４】
2005538611.tif 000006
【図５】
2005538611.tif 000007
【図６】
2005538611.tif 000008
【国際調査報告】
2005538611.tif 000009