(57)【要約】  ポリマーアッセンブリが提供され、その後、個々のデバイス（２）に分割される複合ポリマー回路保護デバイスの製造方法に関する。アッセンブリは、それぞれ少なくとも１つの導電性表面を有する１つの積層体ポリマー素子を有する第１及び第２の積層体（７、８）を提供すること、１つの積層体の少なくとも１つの導電性表面にパターン形成を設けること、スタック（１）において積層体を所望の構成で配置し、少なくとも１つの積層体の少なくとも１つの導電性表面がスタックの外側導電性表面（３）を形成すること、並びに、第１の積層体の導電性表面と第２の積層体の導電性表面との間に、複数の電気的接続（３１、５１）を形成することによって形成される。層状ポリマー素子は、ＰＴＣ導電性ポリマー組成物であって、この方法によって形成される個々のデバイスはＰＴＣ挙動を示す。そのデバイス又はアッセンブリの表面に直接的に、追加の電気部品を取り付けることもできる。
2005513763.tif 000002
【特許請求の範囲】
【請求項１】
複合型ポリマー電気回路保護デバイスを製造するための方法であって、
（１)(ａ）少なくとも１つの導電性表面を有する層状ポリマー素子をそれぞれ有する第１及び第２の積層体を提供する工程、
（ｂ）１つの積層体の少なくとも１つの導電性表面に、導電性材料のパターンを設ける工程；
（ｃ）前記積層体を所望の構造で１つのスタックに取り付けて、少なくとも１つの積層体の少なくとも１つの導電性表面がスタックの外側導電性表面をなす工程；
（ｄ）第１の積層体の導電性表面と第２の積層体の導電性表面との間に複数の電気的接続を形成する工程；及び
（ｅ）前記スタックの外側導電性表面に複数の電気部品を取り付ける工程；並びに
（２）前記アッセンブリを、それぞれが（ｉ）少なくとも１つの電気的接続を有し、及び（ii）少なくとも１つの電気部品を有する個々のデバイスに分割する工程
を含んでなる方法。
【請求項２】
前記アッセンブリは２つの外側導電性表面を有しており、両方の外側導電性表面に電気部品が取り付けられる請求項１記載の方法。
【請求項３】
電気部品は永続的電気的接続パッドに取り付けられ、好ましくは電気的接続パッドにはハンダ付けし得る材料が含まれる請求項１記載の方法。
【請求項４】
電気部品は再接続可能なコンタクトパッドに取り付けられており、好ましくは再接続可能なコンタクトパッドには金、パラジウム又はパラジウム−ニッケル合金が含まれる請求項１記載の方法。
【請求項５】
少なくとも１つの外側導電性表面の少なくとも一部に追加の導電性層が取り付けられて、電気的接続パッド又は再接続可能な接続パッドを形成する請求項１記載の方法。
【請求項６】
複合型ポリマー電気回路保護デバイスを製造するための方法であって、
（１)(ａ）少なくとも１つの導電性表面を有する層状ポリマー素子をそれぞれ有する第１及び第２の積層体を提供する工程、
（ｂ）１つの積層体の少なくとも１つの導電性表面に、導電性材料のパターンを設ける工程；
（ｃ）前記積層体を所望の構造で１つのスタックに取り付けて、少なくとも１つの積層体の少なくとも１つの導電性表面がスタックの外側導電性表面をなす工程；
（ｄ）第１の積層体の導電性表面と第２の積層体の導電性表面との間に複数の電気的接続を形成する工程；
（２）前記アッセンブリを、それぞれが少なくとも１つの電気的接続を有する個々のデバイスに分割する工程；並びに
（３）少なくとも１つの電気部品を各デバイスの外側導電性表面に取り付ける工程
を含んでなる方法。
【請求項７】
第１の積層体の層状ポリマー素子はＰＴＣ導電性ポリマー組成物を含んでおり、好ましくは第２の積層体の層状ポリマー素子は絶縁性材料を含んでなる請求項１又は６に記載の方法。
【請求項８】
アッセンブリは、誘電体の層状素子を有する第３の積層体を更に有してなり、第２及び第３の積層体は第１の積層体の頂部及び底部に配置される請求項７に記載の方法。
【請求項９】
複合型ポリマー回路保護デバイスを製造する方法であって、
（１)(ａ）導電性ポリマー組成物を有する層状ポリマー素子を有する第１の積層体を提供する工程であって、前記層状ポリマー素子は少なくとも１つの導電性表面を有する工程、
（ｂ）絶縁性ポリマー組成物を有する層状ポリマー素子を有する第２の積層体を提供する工程であって、前記層状ポリマー素子は少なくとも１つの導電性表面を有する工程、
（ｃ）１つの積層体の少なくとも１つの導電性表面に導電性材料のパターンを設ける工程；
（ｄ）前記積層体を１つのスタックにおいて所望の構造で取り付ける工程であって、少なくとも１つの積層体の少なくとも１つの導電性表面がスタックの外側導電性表面を有する工程；
（ｅ）第１の積層体の導電性表面と第２の積層体の導電性表面との間に複数の電気的接続を形成する工程；
（ｆ）少なくとも１つの外側導電性表面の少なくとも一部に追加の導電性層を設けて、電気的接続パッド又は再接続可能なコンタクトパッドを形成する工程；並びに
（２）前記アッセンブリを、それぞれが（ｉ）少なくとも１つの電気的接続を有し、及び（ii）少なくとも１つの電気的接続パッド又は再接続可能なコンタクトパッドを有する個々のデバイスに分割する工程
を含んでなる方法。
【請求項１０】
各デバイスは、外側表面に少なくとも１つの電気的接続パッドを有し、及び対向する外側表面に少なくとも１つの再接続可能なコンタクトパッドを有する請求項９記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
発明の背景
発明の属する技術分野
この発明は、電気デバイス及びアッセンブリ、並びにそのようなデバイス及びアッセンブリを製造する方法に関する。
【０００２】
発明の背景
正温度係数（ＰＴＣ）を有する導電性ポリマー組成物を含んでなる回路保護デバイスは、よく知られている。基材上に表面実装するためのそのようなデバイス、例えばプリント回路基板は、米国特許第５,８３１,５１０号（Zhangら）、同第５,８５２,３９７号（Chanら）、及び同第５,８６４,２８１号（Zhangら）、並びに国際出願第９４／０１８７６号（Raychem社）及び同第９５／０８１７６号（Raychem社）の公報に開示されており、引用することによってこれらの開示事項を本明細書に含むものとする。そのような回路保護デバイスは、一般に、第１及び第２の層状電極；それらの電極の間に挟まれる層状ＰＴＣ抵抗素子；前記ＰＴＣ素子の同じ面に第２の電極として取り付けられているが、それ（電極）から独立している第３の（残存する）層状導電性部材；及びＰＴＣ素子のアパーチャを通り、第３の導電性部材と第１の電極とを連絡するクロスコンダクタを有してなる。この構成によって、デバイスの同じ側から両方の電極へ接続できるようになり、その結果、デバイスは、リードを必要とすることなく、第１の電極を頂部側として、プリント回路基板上にフラットな状態で接続することができる。１抵抗素子は、ＰＴＣ導電性ポリマー材料からなる層状素子を含むことが好ましい。デバイスは対称な形状であって、回路基板にいずれかの方法にて載置することができるように、デバイスは追加の導電性部材及び追加のクロスコンダクタを有することが好ましい。
【０００３】
これらのデバイスの２つを一緒に重ねた構造(stacked configuration)にて物理的に互いに固定すると、複合デバイスを形成することができる。そのような複合デバイスは、基板上に、単一のデバイスと同等の小さな「フットプリント」を有し、従って小さな面積を占めるのであるが、単一のデバイスを用いて都合よく形成することができるデバイスと、同等の小さな「フットプリント」を有し、従って小さな面積を占める。それらと比べてより低い抵抗を有する。更に、そのような複合デバイスのワット損(power dissipation)は、１つのデバイスの単独でのワット損と実質的に差がない。その結果、複合デバイスは所定の「保持電流(hold current)」についてより低い抵抗を有しており、ここで保持電流とは、トリップ(trip)を生じることなくデバイスを通ることができる最大電流である。
【０００４】
発明の開示
国際出願公開第Ｗ０９９／５３５０５号（Raychem社（１９９９年１０月２１日付け発行）に記載されているように、複合デバイスは、個々のデバイスをソート(sort、並べ替え）した後、ソートしたデバイスを複合デバイスに組み立てることによって製造することができる（引用することによって各開示事項を本明細書に含めるものとする）。そのようなプロセスは、個々のデバイスの抵抗を読む必要があったりするので、時間がかかることがある。我々は、この発明によって、そこから個々の複合デバイスに分割することができる多層アッセンブリを製造することができるということを見出した。そのようなアッセンブリによって、多数の複合デバイスを同時に製造することができるようになる。更に、この明細書に記載しているプロセスによって、アッセンブリに組み立てる前か又は後でのアッセンブリの個々の層のパターン形成が可能となるので、同じ出発層から多様に異なるデバイスを製造することもできる。更に、層の組合せを容易に変更することができるので、複雑な機能を有するデバイスを容易に製造することができるようになる。層どうしの間の種々の相互接続スキーム（方式）は簡単に実施することができ、基本的製造プロセスを変更することなく、複数の外部電気接点を有するデバイスを製造することができる。これらの全ては、更に本明細書において開示される方法によって、広範な種々のデバイスが追加され、それらは安価に大量生産することができる。
【０００５】
本発明は、１つのアッセンブリ上において、種々の操作工程を実施することができ、そのアッセンブリをｘ軸方向及びｙ軸方向（ｘ軸及びｙ軸は層状ＰＴＣ素子の平面における方向に対応する）の両方向に沿って細断(subdividing)することによって複合デバイスへと分割すると、複数のデバイスが得られることになる手法及びプロセスを提供する。このような方法でデバイスを製造できるということは、他の方法（例えば国際出願公報第Ｗ０９９／５３５０５号に記載されている方法）を上回る著しい向上点である。その理由は、本発明によれば、個々のデバイスを個々に組み立てる必要がなく、効率が向上し、従って、製造方法のコストが削減されるためである。最後に、本明細書に開示する複合デバイスを形成するために各材料の層を結合させる方法によって、極めて簡単であるが、基本的製造方法を変更する必要なしに種々のデバイスを形成するために適合し得る方法が可能となる。
【０００６】
本発明は、第１の要旨において、複合型ポリマー回路保護デバイスを製造する方法であって、
（１)(ａ）少なくとも１つの導電性表面を有する層状ポリマー素子をそれぞれ有する第１及び第２の積層体（laminate）を提供する工程、
（ｂ）１つの積層体の少なくとも１つの導電性表面に、導電性材料のパターンを設ける工程；
（ｃ）前記積層体を１つのスタックにおいて所望の構造で取り付ける工程であって、少なくとも１つの積層体の少なくとも１つの導電性表面がスタックの外側導電性表面をなす工程；
（ｄ）第１の積層体の１つの導電性表面と第２の積層体の１つの導電性表面との間に複数の電気的接続(electrical connections)を形成する工程；及び
（２）前記スタックをそれぞれが少なくとも１つの電気的接続を有する個々のデバイスに分割(subdividing)する工程
を含んでなる方法を提供する。
【０００７】
本発明は、第２の要旨において、
（ａ）１つのパターンを有する少なくとも１つの導電性表面を有する層状ポリマー素子を有してなる第１の積層体；
（ｂ）１つのパターンを有する少なくとも１つの導電性表面を有する層状ポリマー素子を有してなる第２の積層体であって、前記第２の積層体がスタックにおいて、該スタックが第１の外側導電性表面と第２の外側導電性表面とを有するように、第１の積層体に取り付けられている第２の積層体；及び
（ｃ）前記第１の外側導電性表面と第２の外側導電性表面との間において、第１の積層体及び第２の積層体を通る複数の交差(transverse)導電性部材
を有してなるポリマーアッセンブリを提供する。
【０００８】
前記本発明の方法又はアッセンブリを用いて、所望の最終的な形状よりも大きな抵抗素子上に適当な形状の導電性表面の形態で電極前駆物質(precursors)を形成し、同様に所望の最終的な形状よりも大きな複数の抵抗素子のスタックを形成し、その後、前記スタックを個々のデバイスに分割することによって、デバイスを製造することができる。導電性表面においていずれかの不要な部分又は不要な部分のいずれかの組合せを除去することによって、適当な形状の電極を形成することができる。そのような除去は、例えば、ミリング、スタンピング又はエッチング等によって行うことができる。別法として、電極前駆物質は、化学蒸着、電着、スパッタリング等によって、ＰＴＣ抵抗素子表面のいずれかの部分又は部分の組合せの上へ導電性材料をパターン形成することによって形成することもできる。導電性材料は、接着剤又は連結層(tie layer)を用いて、各ＰＴＣ抵抗素子の各面に適用することができる。スタックを個々のデバイスに分割する前に、複数の抵抗素子の導電性表面の所望の組み合わせの間に、電気的相互接続(electrical interconnection)を形成することができる。別法として、スタックを複合デバイスに分割した後、所望の電極又は接点どうしの間で、いくつか又は全ての電気的接続を形成することもできる。電気的相互接続は、デバイスの複数の電極又はスタックの複数の導電性表面の、全体ではなく、一部の間に接続を形成することができるように、構成することもできる。
【０００９】
従って、第３の要旨において、本発明は、例えば、本発明の第１の要旨の方法又は第２の要旨のアッセンブリを用いて形成することができる複合デバイスであって、
（１）第１及び第２の外側層状電極、
（２）第３及び第４の内側層状電極、
（３）それぞれが（ｉ）ＰＴＣ挙動を示し、及びＰＴＣ導電性ポリマー材料からなる層状素子を有する、第１及び第２の層状ＰＴＣ抵抗素子であって、前記第１の抵抗素子は、第１の外側電極が取り付けられる第１の面、及び第３の内側電極が取り付けられる対向する第２の面を有しており、並びに、前記第２の抵抗素子は、第２の外側電極が取り付けられる第１の面、及び第４の内側電極が取り付けられる対向する第２の面を有しており、
（４)(ｉ）前記第１のＰＴＣ抵抗素子の第１の面に取り付けられており、及び（ii）前記第１の外側電極から間隔をおいて設けられている第５の外側層状導電性部材、
（５)(ｉ）前記第２のＰＴＣ抵抗素子の第１の面に取り付けられており、及び（ii）前記第２の外側電極から間隔をおいて設けられている第６の外側層状導電性部材、
（６)(ｉ）前記第１のＰＴＣ抵抗素子の第２の面に取り付けられ、及び（ii）前記第３の内側電極から間隔をおいて設けられている第７の内側層状導電性部材、
（７)(ｉ）前記第２のＰＴＣ抵抗素子の第１の面に取り付けられ、及び（ii）前記第４の内側電極から間隔をおいて設けられている第８の内側層状導電性部材、
（８）第１の層状ＰＴＣ素子の第１の外側電極と第２の層状ＰＴＣ素子の第２の外側電極との間で延びている第１のアパーチャ、
（９）第１の層状ＰＴＣ素子の第５の外側層状導電性部材と、第２の層状ＰＴＣ素子の第６の外側層状導電性部材との間で延びている第２のアパーチャ；
（１０)(ａ）第１のアパーチャの中にあり、（ｂ）第１の層状ＰＴＣ素子の第１の外側電極と、第２の層状ＰＴＣ素子の第２の外側電極との間で延びており、（ｃ）第１のＰＴＣ素子、第２のＰＴＣ素子及び第３の層状素子に取り付けられ、（ｄ）第１の外側層状電極、第７の内側層状導電性部材、第８の内側層状導電性部材及び第２の外側層状電極に物理的及び電気的に接続されるが、第３の内側電極又は第４の内側電極には接続されない第１の交差導電性部材、並びに
（１１）(ａ）第２のアパーチャの中にあり、（ｂ）第５の外側層状導電性部材と第６の外側層状導電性部材との間で延びており、（ｃ）第１のＰＴＣ素子、第２のＰＴＣ素子及び第３の層状素子に取り付けられ、（ｄ）第５の外側層状導電性部材、第３の内側電極、第４の内側電極及び第６の外側層状導電性部材に物理的及び電気的に接続されるが、第１の外側電極又は第２の外側電極には接続されない第２の交差方向導電性部材
を有してなる複合デバイスを提供する。
【００１０】
第４の要旨において、本発明は、電気部品が取り付けられる複合デバイスを製造するために、本発明の第１の要旨に全体として従う方法を提供する。そのような部品は、個々のデバイスへ分割する前にアッセンブリに取り付けたり、又は、分割した後のデバイスに取り付けたりすることができる。
【００１１】
第５の要旨において、本発明は、少なくとも１つの外側導電性表面の少なくとも一部に追加の導電性層を有する複合デバイスを製造するために、本発明の第１の要旨に全体として従う方法を提供する。この追加の導電性層を用いて、電気部品を取り付けるための電気的接続パッド又は再接続可能なコンタクトパッドを形成することができる。更に、本発明には、本発明の第４及び第５の要旨の方法によって形成されるデバイスが含まれる。
【００１２】
発明についての詳細な説明
以下、明細書に説明し、特許請求の範囲に記載し、及び図面に示すように、本発明は多くの特徴を有している。そのような特徴が明細書の特定の前後関係において、又は特定の組合せの一部として開示される場合には、いずれかの数のそのような特徴の組合せを含めて、他の前後関係において、及び、他の組合せにおいても用いることができる。
【００１３】
ＰＴＣ及び抵抗素子
本発明のデバイスおよびアッセンブリは、一般に、正温度係数（ＰＴＣ）挙動を示すＰＴＣ組成物を有する少なくとも１つの層状ポリマー素子又は抵抗素子を含んでなる。正温度係数（ＰＴＣ）挙動とは、即ち、比較的狭い温度範囲にて、温度に対して、抵抗率(resistivity)の急激な（又はシャープな）増大を示すという特性である。「ＰＴＣ」という用語は、少なくとも２.５のＲ１４値、及び／又は少なくとも１０のＲ１００値を有する組成物又はデバイスを意味するように用いられており、組成物又はデバイスは少なくとも６のＲ３０値を有すべきであることが好ましい。ここで、Ｒ１４は１４℃範囲の終わりと始まりの抵抗率の比であり、Ｒ１００は１００℃範囲の終わりと始まりの抵抗率の比であり、Ｒ３０は３０℃範囲の終わりと始まりの抵抗率の比である。
【００１４】
本発明に用いるＰＴＣ組成物は、結晶性ポリマー成分、及びそのポリマー成分の中に分散された導電性充填剤、例えばカーボンブラック又は金属を含む粒状充填剤成分を含んでなる導電性ポリマー材料であることが好ましい。充填剤成分は非導電性充填剤を含むことができるが、そのような変更は、導電性ポリマーの電気的特性だけでなく、物理的特性をも変更し得る。組成物は、１種又はそれ以上の他の成分、例えば、抗酸化剤、架橋剤、カップリング剤、難燃剤又はエラストマー等を含むこともできる。ＰＴＣ組成物は、２３℃にて、５０Ω−ｃｍ以下、特に１０Ω−ｃｍ以下、より特に５Ω−ｃｍ以下の抵抗率を有することが好ましい。この発明に用いるのに適切な導電性ポリマー材料は、例えば、米国特許第４,２３７,４４１号（van Konynenburgら）、同第４,３０４,９８７号（van Konynenburg）、同第４,５１４,６２０号（Chengら）、同第４,５３４,８８９号（van Konynenburgら）、同第４,５４５,９２６号（Foutsら）、同第４,７２４,４１７号（Auら）、同第４,７７４,０２４号（Deepら）、同第４,９３５,１５６号（van Konynenburgら）、同第５,０４９,８５０号（Evansら）、同第５,３７８,４０７号（Chandlerら）、 同第５,４５１,９１９号（Chuら）、同第５,５８２,７７０号（Chuら）、同第５,７４７,１４７号（Wartenbergら）、同第５,８０１,６１２号（Chandlerら）及び同第６,３５８,４３８号（Isozakiら）に開示されている。これらの各特許の開示事項は、引用することによって本明細書に含めるものとする。
別法として、ＰＴＣ組成物は、セラミック材料であってもよい。
【００１５】
層状素子
本発明のデバイスは、好ましくは、層状素子であるＰＴＣ抵抗素子を有してなり、その素子は１種又はそれ以上の導電性ポリマー部材によって構成されていてよく、その少なくとも１つはＰＴＣ材料からなっている。２種以上の導電性ポリマー部材が存在する場合、各組成物がデバイス全体にわたって延びる層の形態である場合のように、電流は異なる組成物の中を順次流れることが好ましい。１種のＰＴＣ組成物が存在しており、ＰＴＣ素子の所望の厚さが一工程において好都合に製造することができる厚さよりも厚い場合には、ＰＴＣ組成物の２種又はそれ以上の層、例えば溶融押出層を、例えば加圧及び加熱によって互いに積層及び接合（接着）させることによって、所望の厚さのＰＴＣ素子を好都合に製造することができる。２種以上のＰＴＣ組成物が存在する場合には、通常は、例えば、異なる組成物の素子を加圧及び加熱によって互いに積層及び接合させることによって、ＰＴＣ素子を製造することになる。
【００１６】
本発明のアッセンブリは、第１及び第２の積層体を含んでなり、追加の積層体を含むこともできる。第１及び第２の積層体は後述するように、少なくとも１種の導電性表面、例えば金属箔電極の形態の表面を有する層状ポリマー素子をそれぞれ有することが好ましい。この明細書において、各積層体(laminate)は層(layer)とも称する。第１及び第２の積層体の層状素子は、同じＰＴＣ組成物を含むものであってもよいし、又は各層は異なるＰＴＣ組成物を含むものであってもよい。例えば、異なる抵抗率のＰＴＣ組成物を用いることができ、相互接続方式を工夫することによって、１つの層にヒータとして作用させ、もう１つの層に過電流保護デバイスとして作用させることもできる。各層を、異なるスイッチング温度（即ち、デバイスが低い抵抗の状態から高い抵抗の状態へスイッチする温度）のＰＴＣ組成物によって構成することもできる。例えば、そのようなデバイスは、１つの層がより低い温度範囲について最も感度が高く、もう１つの層がより高い温度範囲について最も感度が高いような２段階のＰＴＣ温度センサを形成するために有用であり得る。更に、１又はそれ以上の積層体は、零温度抵抗係数（ＺＴＣ）の抵抗組成物又は負抵抗温度係数（ＮＴＣ）の抵抗組成物を有することもできる。
【００１７】
各積層体が導電層を有することは必ずしも要さない。例えば、複合デバイスにおける層状素子に用いることができる他の組成物には、誘電体材料、例えばポリエステル又は充填された誘電体材料、例えばＦＲ４エポキシが含まれる。このことによって、デバイスに更なる剛性を提供する絶縁層として機能することもできるし、又は、デバイスの取り付け及びパッケージングを支援するように材料を選択することもできる。更に、層状素子は、表面実装したデバイス用に、複合体の基材と層との間又は複合体の層どうしの間に、熱伝達を支援する比較的高い熱伝導率を有する組成物を有することもできる。反対に、層状素子は、基材と層との間又は層どうしの間に熱絶縁体として作用する比較的低い熱伝導率を有する組成物を有することもできる。デバイスに過電圧に対応できる性能を有することが要求される場合には、通常は絶縁性であるが、特定の電圧しきい値に達すると導電性になる材料を、複合体の層が有することができる。そのような組成物は、ポリマーマトリックスの中に分散させたバリスタ粒子を含んでいる。本発明の種々の実施態様に有用なその他の組成物には、難燃性材料、膨張剤(intumescants)、及び特定の周波数範囲の電磁線を用いてデバイスを加熱することができるマイクロ波吸収性材料などが含まれる。
【００１８】
複合デバイスの製造に用いるアッセンブリを含んでなる層状素子は種々の厚さを有することができる。例えば、非常に薄い層状素子は、極めて低い抵抗を提供するための１つの層として用いることができる。また、より厚い層状素子は機械的強度を提供する第２の層として用いることができる。
【００１９】
電極及び導電性表面
本発明の方法によって製造される特に有用なデバイスは、少なくとも２つの金属箔電極を有しており、それらの間にポリマー素子が挟まれている。特に有用なデバイスは、それぞれ２つの金属箔電極を有するｎ個（枚）のポリマーＰＴＣ素子と、交替パターンでそのＰＴＣ素子どうしの間に挟まれて複合デバイスを形成する（ｎ−１）個（枚）の接着層とを有してなるスタックであって、ＰＴＣ素子はそのスタックの頂部側部品及び底部側部品をなしている。このデバイスは、ＰＴＣ素子が平行に接続されるように電気的に接続される電極を有することになり、２０℃にて、一般に１０Ω以下、好ましくは５Ω以下、より好ましくは１Ω以下、特に０.５Ω以下の低い抵抗、更に低い抵抗、例えば０.０５Ω以下の抵抗をも達成することができる複合デバイスが得られる。特に好適な箔電極は、微細な粗さの（ミクロラフ、microrough)金属箔電極であって、特に、米国特許第４,６８９,４７５号（Matthiesen）及び同第４,８００,２５３号（Kleinerら）、並びに国際特許公開第ＷＯ９５／３４０８１（Raychem社、１９９５年１２月１４日付け公表）に開示された電極であって、各特許の開示事項は引用することによって本明細書に含めるものとする。電極は、所望の熱的効果を生じるように改変したり、複合デバイスの層どうしの間に種々の相互接続点のための電気的接点を提供して所望の機能を付与するように改変したり、プリント回路基板、ソケット、クリップ又はその他の適切な用途にデバイスを装着するための電気的接点を提供するように改変したりすることができる。複数の内側接点及び外側接点を有する複合デバイスの例を、図１６、２０、２２及び２３に示している。
【００２０】
同じ様な種類の金属箔を用いて、ポリマーアッセンブリの積層体の導電性表面を形成することができる。別法として、導電性インキ、スパッタされた又はその他の方法で適用された金属層、金属メッシュ又はその他の好適な層から導電性表面を形成することもできる。特に好ましい導電性表面は、例えばパターン形成のためにエッチングしたり、及び／又はハンダ付けを容易に行うことができる表面である。積層体の導電性表面は、装着しようとするポリマー素子の２５℃における抵抗よりも、２５℃においてその少なくとも１００倍低い抵抗を有する。
【００２１】
パターンは、所定の積層体の両側について同じであってもよいし、又は異なっていてもよい。方法のいずれかの部位において、追加のパターンを形成することができ、例えば、スタックにしたアッセンブリを一旦形成して、積層体の外側導電性表面に形成することもできるし、スタックにしたアッセンブリを完成する前に、内側導電性表面にアタッチメントを形成することもできる。
【００２２】
アパーチャ及びクロスコンダクタ
本明細書において、「アパーチャ(aperture)」という用語は開口部の意味で用いており、開口部とは、デバイスの面に対して垂直に観察した場合に、
（ａ）閉じた断面、例えば円形、楕円形又は全体として多角形の形状を有するか、又は
（ｂ）「内曲した(reentrant)」断面を有している。尚、「内曲した断面」とは、開いた断面であって、（ｉ）断面の最大幅の少なくとも０.１５倍、好ましくは少なくとも０.５倍、特に少なくとも１.２倍の深さ（奥行き）を有する開いた断面、例えば、四分の一円の形状若しくは半円の形状又は、オープンエンド形状のスロット、及び／又は（ii）断面の対向する縁部が互いに平行である少なくとも１つの部分を有する開いた断面の意味で用いている。
【００２３】
本発明は複数の電気デバイスに分割することができるアッセンブリに関連しているので、アパーチャは通常は閉じた断面である。しかしながら、１又はそれ以上の分割線が閉じた断面のアパーチャを通る場合には、得られるデバイスのアパーチャは開いた断面を有し得る。いくつかの態様については、アパーチャを通過するクロスコンダクタが、デバイスの取り付け又は使用の間に損傷を受けたり外れたりすることが確実に生じないように、上記の定義した通り、開いた断面は内曲した断面であることが望ましい。しかし、他の態様については、クロスコンダクタは、デバイスの１つの横方向（又は交差方向、transverse)のフラットな面におけるメッキ（被覆、plating)であることが好ましい。そのようなデバイスを製造するため、複数のデバイスに分割されることになっているアッセンブリは、複数の細長い四角形のアパーチャ、例えばスロットを有しており、それぞれの表面に金属メッキを有することが好ましい。それからアッセンブリは分割されて、メッキがなされた各々のアパーチャが、多くのデバイスにおいて平坦な横方向導電性部材を提供する。
【００２４】
アッセンブリのアパーチャは、デバイスの構成及び電流伝達能力に適合するように、種々の寸法及び／又は形状であってよい。
アパーチャは円形の孔であってよく、これは多くの場合に充分である。しかしながら、アッセンブリが少なくとも１本の分割線が横断するアパーチャを有する場合には、それらが分割の線についての精度はより低いので、細長いアパーチャが好ましいことがある。
【００２５】
アパーチャを分割線が横断しない場合には、必要な電流伝達能力を有するクロスコンダクタに好都合な程度にアパーチャを小さくすることができる。一般に、１つのクロスコンダクタが、第１の電極にデバイスの反対側への電気的接続を形成させるために必要とされる全てである。しかしながら、２つ又はそれ以上のクロスコンダクタを用いて、同様の接続を形成することができる。クロスコンダクタの数及び寸法、従って、それらの熱容量は、回路保護デバイスがトリップすることになる速度に影響を有する。一般に、アパーチャ及びクロスコンダクタは、アッセンブリの全ての層の全体にわたって延びていてよい。別法として、アパーチャ及びクロスコンダクタが、アッセンブリのいくつかの層だけを通って延びて、異なる機能のデバイスを形成することもできる。
【００２６】
クロスコンダクタを所定の位置に配する前にアパーチャを形成することもできるし、又はアパーチャの形成とクロスコンダクタのメッキとを同時に行うこともできる。好ましい手順では、ドリリング、スライシング、ルータ加工又はその他のいずれかの技術によってアパーチャを形成し、その後、アパーチャの内側表面をメッキしたり又は充填したりする。メッキは、無電解メッキ又は電解メッキによって、又は両者の組合せによって行うことができる。メッキは、単層又は複層であってよく、１種の金属又は金属の組合せ、特にハンダであってよい。多くの場合、メッキはアッセンブリの他の露出する導電性表面に形成される。そのようなメッキが要求されない場合、他の露出した導電性表面をマスクしたり若しくは感度抑圧処理(desensitize)したり、又は望ましくないメッキを選択的に除去したりすることがある。本発明には、デバイスにおいて、クロスコンダクタだけではなく、層状導電性部材の少なくとも一部をもメッキが形成するという可能性が含まれる。
【００２７】
絶縁回路基板において導電性バイア(conductive vias)を形成するために用いられるメッキ技術を、本発明においても用いることができる。
クロスコンダクタを設けるためのもう１つの技術は、予め形成されたアパーチャ内に成形可能な又は液状の導電性組成物を配置し、所望する場合又は必要な場合には、それらの組成物がアパーチャ内にある間に、所望の特性のクロスコンダクタを形成するように組成物を処理するというものである。組成物は、所望する場合には、組成物がアッセンブリに貼り付かないように、アッセンブリの少なくとも一部に予備処理をした後、例えばスクリーン(screen)によって、アパーチャへ選択的に又はアッセンブリの全体へ供給することができる。例えば、溶融した導電性組成物、例えばハンダを、所望する場合にはウェーブソルダリング(wave soldering)技術によって、このように用いることができる。
【００２８】
クロスコンダクタは、予備成形された部材、例えば金属ロッド又はチューブ、例えばリベットによって設けることもできる。そのような予備成形された部材を用いる場合、デバイスにおいて所定の位置に取り付けられる際に、その部材によってアパーチャを形成することもできる。
【００２９】
クロスコンダクタは、アパーチャを完全に充填することもできるし、部分的に充填することもできる。アパーチャを部分的に充填する場合、デバイスを他の電気部品に接続するプロセスの間に、特にハンダ付けプロセスによって接続するプロセスの間に、（完全に充填することも含めて）アパーチャを更に充填することもできる。この処理は、アパーチャの中及びその周囲に追加のハンダを適用することによって、特にアパーチャの中及びその周囲にハンダのメッキ付け（被覆）を含むことによって行うことができる。通常は、デバイスを他の電気部品に接続する前に、クロスコンダクタの少なくとも一部を所定の位置に適用することになる。しかしながら、本発明には、そのような接続方法の間、例えばハンダ付け工程の間に、ハンダの毛管作用(the capillary action)によって、クロスコンダクタを形成する可能性が含まれている。
【００３０】
クロスコンダクタは、層の一部、従って積層体の一部を一緒に電気的に接続するように構成することもできるが、層の全体ではない。そのようなクロスコンダクタを図１５に示している。そのようなクロスコンダクタを製造する方法は、クロスコンダクタについての所望の寸法よりも大きいアパーチャを形成すること、アパーチャに絶縁性物質を充填すること、絶縁性物質の中に内側アパーチャを形成すること、及び内側アパーチャにメッキ付けしてその内側アパーチャを導電性にすることを含んでなる。この方法によって、クロスコンダクタから内側電極を絶縁するが、外側電極には電気的に接続することができる。
【００３１】
クロスコンダクタではないコネクタ
ＰＴＣ抵抗素子の種々の面上の１又はそれ以上の電極と１又はそれ以上の残りの部材との間の電気的接続は、上述したようなクロスコンダクタであることが好ましい。しかしながら、そのような電気的接続は、いろいろな種類のものであってよく、例えば、デバイスの他の部分、例えばデバイスの１つの層又は複数の層の組合せの端部のまわりに延びるＵ字形状の部材に接続されない場合であっても、所定の位置に留まるコネクタであってもよい。
【００３２】
残存層状導電性部材
好ましい態様における本発明のデバイスは、第２の電極として、ＰＴＣ素子の同じ面でに設けられており、ＰＴＣ素子とは離れている追加の（残存する）導電性部材を有している。この残存層状導電性部材は、クロスコンダクタ又は他のコンダクタと共に、他の電極へ電気的径路を提供するために存在することができる部材である。層状導電性部材の一部を除去することによってこの残存層状導電性部材が形成され、残りの層状導電性部材は電極となる。残存層状導電性部材は、層状素子の内側面及び外側面の両方に存在することができる。残存層状導電性部材の形状、及び残存層状導電性部材と電極との間のギャップの形状は、デバイスの所望の特性及び製造の容易さに適合するように変更することができる。残存層状導電性部材は、四角形のデバイスの一端における小さな四角形の部材であって、四角形のギャップによって電極から隔てられていることが好都合である。別法として、残存する部材は、閉じた断面のギャップによって電極から離されているアイランド状であってよい。図１２及び１３に示すように、デバイスは、残存層状導電性部材を有さない構造であってもよい。
【００３３】
追加の層状素子
アッセンブリの第１及び第２の積層体又はデバイスの第１及び第２の層状ＰＴＣ抵抗素子は、それらの間に第３の層状素子を用いて、スタックにおいて互いに物理的に固定することができる。第３の層状素子は、電気的非導電性接着剤、例えばホット−メルト接着剤、又はフィラーを加えることによって特定の熱的若しくは機械的特性を達成することができる硬化性の接着剤(bonding material)を有することができる。第３の層状素子は、有機系又は無機系の硬化性モノマー系物質、例えばエポキシ、アクリレート、アリル、ウレタン、フェノール系誘導体、エステル、アルキド等を含むことができる。層状素子が電気的絶縁体として機能することが望まれる場合には、抵抗率(resistivity)が少なくとも１０６Ω-ｃｍ、特に少なくとも１０９Ω-ｃｍであることが好ましい。いくつかの態様について、第３の層状素子が導電性材料を含むことが望ましい場合がある。これらの態様について、第３の層状素子は、層どうしを互いに電気的及び機械的に接続する役割を果たす。導電性の第３の層状素子が組み込まれた複合体デバイスの構成を、図１５に示している。他の態様において、第３の素子が一方向のみについて電気的導電性を有する導電性材料（図１４を参照）を有することが望ましいことがある。第３の層状素子は、その他の機能を提供することもでき、例えば複合デバイスの層どうしの間で熱伝達を促進するための熱伝導性層であってもよい。
【００３４】
別法として、デバイスは、デバイスの素子どうしを一体に固定するために独立した薄層状層を有さない構成をとることもできる。例えば、デバイスを、図８に示されているものと同様に形成して、層状素子２６を除くこともできる。クロスコンダクタ３２及び５２は、層同士を互いに平行にして電気的に接続すること、及び層同士を互いに物理的に固定することの両者について、依存することができる。図２１は、複合デバイスが、層どうしの間で独立した層状素子を必要としないもう１つの例を示している。
【００３５】
デバイス
簡単なデバイスでは、図５に示すように、２つの外側電極、２つの内側電極、２つのクロスコンダクタ又はその他コンダクタ、並びに、４つの残存導電性部材が存在する。この構成は、デバイスが頂部から底部へかけて対称であって、自動的装備又はその他の場合による取り付けの容易化に寄与するので、有用である。
【００３６】
本発明の特に好ましい回路保護デバイスは、２３℃にて、１Ω以下、好ましくは０.５Ω以下、特に０.３Ω以下、より特に０.１Ω以下の抵抗を有しており、それぞれが（ａ）２３℃にて、５０Ω-ｃｍ以下、好ましくは１０Ω-ｃｍ以下、特に５Ω-ｃｍ以下の抵抗率を有し、ＰＴＣ挙動を示す導電性ポリマー材料からなり、及び、（ｂ）第１の面及び第２の面を有している、第１及び第２の層状ＰＴＣ抵抗素子を有する。第１の外側金属箔電極は、第１のＰＴＣ素子の第１の面に接触する。そして、第２の外側金属箔電極は第２のＰＴＣ素子の第１の面に接触する。第３の内側金属箔電極及び第４の内側金属箔電極はそれぞれ、第１のＰＴＣ素子の第２の面及び第２のＰＴＣ素子の第２の面に接触する。デバイスは、第５の残存外側金属箔導電性部材及び第６の残存外側金属箔導電性部材を有することが好ましい。第５の残存外側金属箔導電性部材は、第１のＰＴＣ素子の第１の面に接触しており、第１の外側電極から隔てられて設けられている。第６の残存外側金属箔導電性部材は、第２のＰＴＣ素子の第１の面に接触しており、第２の外側電極から隔てられて設けられている。一般に、第７及び第８の残存内側金属箔導電性部材も設けられる。第７の残存内側金属箔導電性部材は、第１のＰＴＣ素子の第２の面に接触しており、第３の内側電極から隔てられて設けられている。第８の残存内側金属箔導電性部材は、第２のＰＴＣ素子の第２の面に接触しており、第４の内側電極から隔てられて設けられている。デバイスは、１種又はそれ以上の追加の層状ポリマー素子を含むこともでき、それは導電性であっても絶縁性であってもよい。追加の素子の１つは、絶縁性であって、第１のＰＴＣ素子と第２のＰＴＣ素子との間に存在して、２つのＰＴＣ素子の露出する内側表面どうしを結合する第３の層状ポリマー素子であることが好ましい。２つのＰＴＣ素子の露出する内側表面には、内側導電性部材どうし又はそれらの内側電極どうし又はＰＴＣ素子の内側面どうしが含まれ得る。ＰＴＣ素子、電極及び残存導電性部材は、２つのアパーチャを規定している。第１のアパーチャは、第１及び第２のＰＴＣ素子と、存在する場合には第３の層状素子を通って、第１の外側電極、第７及び第８の内側残存導電性部材、及び第２の外側電極の間で延びており、第２のアパーチャは、第１及び第２のＰＴＣ素子と、存在する場合には第３の層状素子を通って、第５の残存外側導電性部材、第３及び第４の内側電極、及び第６の残存外側導電性部材の間で延びている。更に、デバイスは、第１及び第２の交差導電性部材を有しており、これらは金属製である。第１の交差導電性部材は第１のアパーチャ内に位置しており、第１及び第２の外側電極並びに第７及び第８の内側残存導電性部材に、物理的及び電気的に接続している。第２の交差導電性部材は第２のアパーチャ内に位置しており、第５及び第６の外側残存導電性部材並びに第３及び第４の内側電極に、物理的及び電気的に接続している。
【００３７】
本発明のデバイスは他の態様において、残存（または追加のとも称する）導電性部材を含まなくてもよい。
本発明のデバイスは、いずれかの適当な寸法であってよい。しかしながら、デバイスをできるだけ小さくすることは、適用するために重要な利点である。デバイスは、せいぜい１２ｍｍ、好ましくはせいぜい７ｍｍの最大寸法、及び／又はせいぜい６０ｍｍ２、好ましくはせいぜい４０ｍｍ２、特にせいぜい３０ｍｍ２の表面積を有することが好ましい。表面積はより小さくてもよく、例えばせいぜい１５ｍｍ２であってよい。
【００３８】
プロセス
本明細書に開示する方法によれば、積層体の大きなスタック上で全て又は大部分の操作工程を実施すること、及びその後、積層体を複数の個々の複合デバイスに分割することによって、非常に経済的にデバイスを製造することが可能となる。スタックの分割は、クロスコンダクタのいずれか、一部若しくは全体を通る、又は、導電性表面のいずれか、一部若しくは全体を通る線に沿って行うことができる。これらの分割線は、分離(isolation)ライン又は輪郭(delineation)ラインとも称され、特定の形状(configuration)、例えば直線、曲線、又は山形(angles)等の形状のデバイスを製造するのに好適ないずれかの形状であってよい。同様に、ファンクショナル(functional)ライン（機能性ライン）、例えば電極と残存部材との間のギャップもいずれかの好適な形状であってよい。分割より前の操作工程は、一般に、いずれかの好都合なシーケンスにも実施することができる。例えば、スタックを組み立てる前に内側導電性表面にパターン形成し、及び、スタックを組み立てた後に外側導電性表面のパターン形成をすることは、しばしば好都合である。尤も、スタックを組み立てる前に、内側及び外側の導電性表面にパターン形成することも可能である。導電性表面のパターン形成は、最終的にデバイスに望まれる機能に応じて、スタックの他の導電性表面上のパターン形成と異なっていても、同じであってもよい。例えば、図５、６、８、９、１１及び１２は、外側電極の鏡映像である内側電極を有するデバイスを示している。図１０及び１８〜２０は、外側電極と異なるようにパターン形成される内側電極を有するデバイスを示している。導電性表面におけるパターン形成を、導電性表面を、例えばエッチング、スタンピング又はミリング(milling)によって除去することによって行うことがしばしば有用である。別法として、パターン形成を、例えばスクリーン印刷、スパッタリング又はデポジション(deposition、析出)等の付加的(additive)プロセスによって行うこともできる。いくつかの用途には、生成物における物理的応力を釣り合わせるために、薄層状層の両側から交互にスタガード・ストリップ(staggered strip)の形態で導電性材料のストリップを除去することも有用である。得られるパターンは、デバイスにおいて第２の電極を残存部材から離し（隔て）たり、１つのデバイスをもう一つのデバイスから離したり、アッセンブリを個々のデバイスに分割するための輪郭(delineation)を提供したり、組み立てたスタックや個々の積層体の向き決めを許容したり、又はマークを設けたりするために好適な凹部又はギャップを有することになる。
【００３９】
クロスコンダクタ、即ち電気的接続部は、積層体をスタックに形成する前又は形成した後に設けることができる。スタックの全ての層と交差する（従って、全ての層を横切る）のではないクロスコンダクタを形成することが所望される場合、所望の層のみにクロスコンダクタを形成し、その後、スタックを組み立てることも好都合である。別法として、ブラインドバイア(blind via)プロセスを用いて、スタックを組み立てた後で、接続を形成することもできる。スタックの組み立てを段階的に行うこともできる、例えば、一部の積層体を形成し互いに固定し、その一部組み立てた積層体について更に一部の操作工程（例えば、クロスコンダクタの被覆及び形成）を行い、その後、その部分的に形成したスタックに他の積層体を固定して、アッセンブリを完成することもできる。スタックを複合デバイスに分割することは、例えば、鋸(saw)、裁断機(シャー、shear)、ブレード(blade)、ワイヤ(wire)、ウォータージェット(waterjet)、スナッピングデバイス(snapping device)、レーザー(laser)若しくはそれらの組合せを用いる、鋸引き(sawing)、シヤーリング(shearing)、ダイシング(dicing)、パンチング、スナッピング(snapping)等の種々の技術を用いて行うこともできる。単一の積層体からデバイスを製造するために好ましいいくつかの方法は、米国特許第５,８６４,２８１号に開示されている。これらの方法は、本明細書に記載するように、積層体のスタックの分割に適用することができる。別法として、方法の工程のいくつかを、例えば、積層体を固定してスタックとすること、及びクロスコンダクタによって複数の電気的接続を形成することを同時に行うこともできる。
【００４０】
その後の操作工程の間に収縮によってカールやそり(warp)を生じることを最小化するため、少なくとも１つの積層体の周辺部のまわりにパターン形成を適用することも好ましい。外側の層どうしのための導電性表面の外側縁部の間に電気的導通状態が存在するように、積層体の外周部のまわりで、例えば「Ｗ」字形状又は「Ｚ」字形状の交互に交差する向きの構成で、各積層体の少なくとも１つの導電性表面から導電性材料を選択的に除去することが含まれる方法によって、好ましいパターンを形成することができる。
外側導電性表面の一部又は全体は、絶縁層、例えば米国特許第５,８３１,５１０号に開示されているようなマーキング材料又はソルダーマスクによって被覆することもできる。
【００４１】
外側部品
本発明において、スタックを個々のデバイスに分割する前に、本発明のアッセンブリ又はデバイスに直接、受動的電気部品(passive electrical components)又は能動的電気部品(active electrical components)を電気的に接続することはしばしば有用である。これらの状況の下で、多層構造は回路基板として機能し、クロスコンダクタはデバイスの内側エレメント及び／又は部品への接続を許容するように配されている。好ましい態様の１つにおいて、導電性ポリマー組成物が２つの金属箔電極の間に配されている１つのＰＴＣ積層体は、２つの絶縁性積層体の間に配されている。各絶縁性積層体はそれぞれ、１種又はそれ以上の個々の層又はフィルム、例えばエポキシ・プリプレグからなるものであってよい。層同士の間又は１つの外側導電性表面から他の外側表面へ及び／若しくは内側導電性表面へクロスコンダクタによって電気的接続を設けるために、箔、インク又はその他の層の形態の金属層を絶縁層に取り付けることができる。使用するクロスコンダクタの型に応じて、部品は導電性ポリマー層から離れされることができる。
【００４２】
デバイスへの部品の電気的接続は、接続パッド（コネクションパッド）又はコンタクトパッドによって行われる。接続は、「ハードワイヤード(hard-wired)」、即ち比較的永続性ある接続、例えばハンダ付け又は溶接されたリード等であってもよいし、又は、ピン、スプリング、ワイヤ若しくはその他の素子を介する取り外し可能な、例えば再接続可能な接点接続であってもよい。永続的電気的接続パッドには、一般にハンダ付けに適する材料、例えば、Ｓｎ／Ｐｂハンダ、しばしば銅の上に被覆されるハンダが含まれる。再接続可能なコンタクトパッドは、一般に、良好な電気的接触を妨げたり及び／又は使用によって劣化したりし得る抵抗層を生じない材料によって形成されるか又は被覆される。好適な材料には、金（好ましくは硬質金メッキ）、パラジウム及びパラジウム・ニッケル合金及び常套のコネクタに用いられるその他の材料が含まれる。そのような材料は、常套のプリント回路基板技術を用いて適用される。デバイス又はアッセンブリの１つの外側表面に永続的な電気的接続パッドを位置させ、及び、再接続可能なコンタクトパッドを対向する外側表面に位置させることはしばしば好ましいが、熱及び／又は構成に関する考慮に応じて、両者を同じ側又は両方の側の表面に位置させることもできる。アッセンブリ又はデバイスに既に永続的に取り付けられている電気部品を有し、並びに、再接続可能なコンタクトパッドを有しているアッセンブリ又はデバイスは、例えば、デバイスをシステム、例えばバッテリー充電システムに取り付けようとする場合に好適である。
【００４３】
部品は電気的に受動的な部品、例えば、抵抗器、コンデンサ若しくはサーミスタ、又は、電気的に能動的な部品、例えば、制御集積回路、電界効果トランジスタ(ＦＥＴ)又はシャントレギュレータ集積回路であってよい。
取付けられた部品のための追加のサポートを提供するため、内側サポート、ピア又は比較的硬質の材料の構造要素、例えばエポキシ等を、コネクションパッド又はコンタクトパッドの下側で、複数層アッセンブリ内に配置することもできる。
【００４４】
表面に直接的に配置される電気部品を含むデバイスは、携帯用又は手持ち式の電子機器、例えば、携帯電話(cell phones）、コンピュータ、個人用携帯情報端末（ＰＤＡ）用のバッテリパックであって、追加の独立した部品、例えばアイデンティフィケーション・レジスタ、サーミスタ、又はコントロール・チップ及び／又は外側チャージング／コネクション接点若しくはリードが存在することを要する電子機器に特に有用である。そのような部品又は接点をデバイス上に集積することによって、空間的要求事項、組み立てに関する問題点及び生成物の複雑性は、軽減される。
【００４５】
本発明を添付の図面において説明するが、図面においてそれらの特徴、例えば部品の厚みやアパーチャ等をより明確にするため、それらの寸法は一定の縮尺から変形させて描いている。図１は、２つの層状素子７及び８を有するスタック１の１つの断面についての斜視図であって、各層状素子７及び８はそれぞれ、パターン形成された外側導電性表面３及び３’およびパターン形成された内側導電性表面５及び５’を有している。素子７及び８は絶縁層状素子６によって互いに固着されている。図に示すように、チューブ状のクロスコンダクタ１１がスタックの中を通って延びている。
【００４６】
図２は、本発明の方法に従って製造する途中のスタックの分解図である。スタックは、パターン形成された内側導電性表面５及び５’およびパターン形成されていない外側導電性表面３及び３’をそれぞれ有する２つの層状素子７及び８を有しており、層状素子７及び８の間に層状素子６が挟まれている。レジストレーションホール４を用いて、スタックの素子を特定の向きに配向させ、正しく位置合わせさせ、スタックをその後のプロセスのため、例えば外側表面のパターン形成及びアパーチャの形成等のためにスタックを配置させる。
【００４７】
図３は、スタックの１つの断面におけるパターン形成された外導電性表面３の平面図である。記号Ｃは、スタックを複合デバイスに分割する際の分割線を示している。図４は、図３のIV−IV線に沿って観察した断面図である。スタックは、内側導電性表面５及び５’並びに外側導電性表面３および３’をそれぞれ有する層状素子７及び８と、その層状素子７及び８の間に挟まれる層状素子６を有している。スタックは、メッキされて、各アパーチャの中にチューブ状のクロスコンダクタ１１が設けられており、スタックの他方の露出する外側表面にメッキ１２が設けられている。図示するように、スタックはチューブ状のクロスコンダクタ１１を通って分割すると、半円形の形状を有するクロスコンダクタが形成される。
【００４８】
図５は、スタックを分割することによって形成された複合デバイス２の斜視図である。２つの層状ＰＴＣ素子１７及び１８がそれぞれ層状素子２６に取り付けられて（固着されて）おり、各層状ＰＴＣ素子１７及び１８はそれぞれ、外側電極１４及び１４’、外側の残りの導電性部材３６及び３６’、内側電極１６及び１６’、並びに、内側の残りの導電性部材３８及び３８’を有している。第１の交差(transverse)部材３１及び第２の交差部材５１は、メッキ付けプロセスによって形成された中空のチューブ状部材であって、その露出する表面は銅によって被覆（銅メッキ）された後、ハンダによって被覆されており、交差部材３１に第１の被覆３２が設けられており、交差部材５１に第２の被覆５２が設けられている。デバイスの外側表面は、電気的接続を形成することが所望される部分を除いて、絶縁性被覆５５によって覆われている。外側電極の露出する部分に、被覆１２が適用されている。破線で示される部分どうしの間の領域は、絶縁性被覆５５の下側に位置しており、電極物質が存在していない領域である。
【００４９】
図６は、絶縁基板９上のトレース４１及び４３にハンダ付けした、図５に示す複合デバイス２の断面を示している。
【００５０】
図７は、複合デバイスの平面図であって、そのVIII−VIII線に沿った断面図が図８〜１１、１４及び２１に示されている。破線は、絶縁層５５の下側に位置しており、電極物質が存在しない領域である。図８〜１１、１４及び２１に示す断面図において、絶縁層５５は示されていないことに注意されたい。図８及び９は、平行に接続されたＰＴＣ素子の２つの構造を示している。図８に示すデバイスについて、高抵抗の状態にスイッチされると、１つの外側電極１４と１つの外側残存導電性部材３６とに電圧が印加された場合に、層状素子２６はそれを横切る電位降下を示さない。しかしながら、図９に示されるデバイスについては、高抵抗の状態にスイッチされると、同様の外側の電気的接続の場合に、層状素子２６はそれを横切る電位降下を示すことになる。図１０は、図８に示すデバイスの変更例であって、内側の残存導電性部材を有さない例を示している。図１１は、層状素子１７と１８との間に層状素子２６を配し、層状素子１８と１９との間に層状素子２６’を配して、３つの層状素子１７、１８及び１９を平行に接続して形成した複合デバイスを示している。この図に示すバージョンのデバイスは、内側電極１６、１６’、１６”及び１６'”と、内側残存導電性部材３８、３８’、３８”及び３８'”とを有している。
【００５１】
図１２は、残存導電性部材を有さないデバイスの平面図である。そのXIII−XIII線に沿った断面図を図１３に示している。破線は、絶縁層５５の下側に位置する領域であって、電極物質が存在しない領域を示している。絶縁物層５５は、図１３に示されていない。
【００５２】
図１４は本発明の方法により形成される複合デバイスであって、図１４においてクロスコンダクタはスタックの全ての層について完全に延びてはいない。図１４に示すようなデバイスを製造するには、スタックの各層状素子の外側導電性表面と内側導電性表面との間でのみクロスコンダクタ５９を延びさせ、その後、ｚ軸方向にのみ導電性を示す異方性(anisotropically)導電性物質５７を用いて、複数の層状素子を互いに固定する。ここで、ｚ軸方向とは、複合デバイスの底部側から頂部側へ向かう方向を意味する。導電性物質５７は、内側残存導電性部材３８と３８’との間、並びに内側電極１６と１６’との間に、内側残存導電性部材３８若しくは３８’が内側電極１６若しくは１６’との間で短絡を形成することなく、電気的接続を形成する。
【００５３】
図１５は、層状素子１７及び１８が直列に接続される場合の複合デバイスを示している。層状素子は、導電性材料６１を用いて、スタック内で互いに一体に固定されている。スタック内において、クロスコンダクタは、全体ではなく、いくつかの導電性表面を接続している。そのようなクロスコンダクタを形成するために、クロスコンダクタの所望の寸法よりも大きい寸法のアパーチャが、スタックの中に形成される。その後、アパーチャには絶縁物質６３が充填され、絶縁物質６３によって充填された空間の中に、２つのより小さいアパーチャ６５及び６７が形成される。アパーチャ６５及び６７並びに露出した外側電極は、被覆３２及び５２を有している。
【００５４】
図１６は、２つのデバイス及び３つの外側電気的接点を有する複合デバイスの平面図を示している。２つのデバイス７７及び７９用の電気的接続の模式図を図１７に示している。
【００５５】
図１８は、図１６におけるXVIII−XVIII線に沿って観察した断面を示している。クロスコンダクタ５２は、内側残存部材３８及び３８’と電気的に接触している。ギャップによって残存部材３８及び３８’は内側電極１６及び１６’から離されている。追加の導電性部材４６’も存在している。
【００５６】
図１９は、図１６におけるXIX−XIX線に沿って観察した断面を示している。クロスコンダクタ７２は、内側残存導電性部材３８及び３８’と電気的に接触している。ギャップによって残存部材３８及び３８’は内側電極１６及び１６’から離されている。追加の導電性部材４６も存在している。
図２０は、図１６におけるXX−XX線に沿って観察した断面を示している。
【００５７】
図２１は、内側導電性表面を１つだけ有するスタックから形成された、内側電極１６を１つだけ有する複合デバイスを示している。層状素子１７は、層状素子７６と結合されている。層状素子どうしは互いに一体に押圧することができるので、層状素子どうしを互いに固定するために第３の層状素子は必要とされない。例えば、層状素子１７はＰＴＣ素子を有することができ、層状素子７６は接着性を有する絶縁性基材を有することができる。
【００５８】
図２２は、複数のクロスコンダクタを有しており、過剰な電流を伝達ことができる複合デバイスの平面図である。過剰な堅牢性(robustness)は一方又は両方のクロスコンダクタに損傷をもたらしたり、回路を開かせたりし得る。破線は電極物質が存在しない領域を示しており、点線の円は追加のクロスコンダクタの領域を示している。
【００５９】
図２３は、図２２におけるXXIII−XXIII線に沿って観察した状態の断面図（絶縁物層５５は示さない）である。第３のアパーチャ８１は、被覆８２を有しており、内側電極１６と１６’との間に更なる電気的接続を形成している。外側電極１４及び１４’の周囲に、電極物質が存在しない領域が存在することに留意されたい。
【００６０】
図２４はスタック１の分解図であって、３つのエッチングされた導電性の薄層形態の層１０７、１０８及び１０９が互いに、接着剤層の形態の非導電性の薄層形態の層１０６’及び１０６”によって取り付けられている。追加の非導電性層１０６及び１０６"'は、金属箔層１１０及び１１１をエッチングされた薄層形態の層１０７及び１０９に接続している。図２５に示すように、得られるスタックは、個々のデバイス２に分割することが可能である。その後のエッチング及び／又はその他の操作工程によって、金属箔層１１０及び１１１のセグメントはそれぞれ回路基板又はその他の基材のためのパッドとして、露出する接着性表面１１６及び１１６’上に残存する。各デバイス上には、第１の被覆部３２を有する第１の交差部材３１、及び第２の被覆部５２を有する第２の交差部材５１が存在している。
【００６１】
図２６は、１つエッチング及び穿孔された導電性薄層形態の層１１７が、２つの非導電性薄層形態の層１１６及び１１６’に挟まれたスタック１の分解図である。各非導電性の薄層形態の層は、１種又はそれ以上の別の層を有していてよく、例えばエポキシプリプレグ等の接着性のものであってもよい。層状金属箔層１２０及び１２１は非導電性薄層形態の層１１６及び１１６’に取り付けられて、スタックの外層を形成している。層どうしを加熱及び加圧することによって一体に積層すると、接着剤は導電性積層体１１７のアパーチャを充填する。この処理後、図２７に示すように、個々のデバイス２は、スタック１から切り離すことができる。金属箔層１２０から形成された電気的接続パッド１２２は、デバイスの表面に１又はそれ以上の電気部品、例えばシリコンデバイスを取り付けるために用いられる。部品のアタッチメントは、国際出願第ＷＯ００／５９０９４号（２０００年１０月５日公表）に開示されており、引用することによってその開示事項を本明細書に含めるものとする。金属箔層１２１から形成された電気的接続パッド１２３は、デバイスを回路基板又は他の基材に取り付けるために用いられる。第１及び第２の交差部材３１及び５１はそれぞれ、層３２及び層５２によって被覆（メッキ）される。「離された(isolated)」交差部材又はバイア１２４も存在している。これは、接着剤が充填されたアパーチャに、他の孔をドリリングし被覆することによって形成される。
【００６２】
図２８は、図２７のデバイスと同様の方法で、エッチング及びドリリングされた１つの導電性薄層形態の層１１７が、２つの非導電性薄層形態の層１１６及び１１６’に挟まれてなるデバイスの斜視図である。デバイスの１つの外側表面には、例えば層状金属箔層１２０の上側に硬質の金層を適用して、複数のコンタクトパッド１２５が設けられている。対向する外側表面には、金属箔層１２１及びハンダ被覆によって形成された、複数の電気的接続（ハンダ）パッド１２３が配されている。ハンダパッド１２３及び／又はコンタクトパッド１２５に接続する３つの離れた交差部材１２４、並びに、導電性ポリマー積層体１１７の１つの表面を他の表面に接続する２つの交差部材３１が存在している。
【００６３】
図２９ａ−２９ｄは、実施例５に記載した種類のデバイスを構成する各層の平面図を示している。図２９ａは、３つの離れた交差部材１２４、及び２つの交差部材３１、並びに４つのコンタクトパッド１２５が配置されている、デバイスの頂部表面を示している。表面の残りの部分は、誘電体（ソルダーマスク）５５によって覆われている。図２９ｂは、導電性ポリマー層１７（図示せず）上に取り付けられる内側電極１６の表面を示している。このデバイスでは、コンタクトパッド１２５の下側に位置してサポートを提供するための、エポキシ・ピヤ１２６が存在している。図２９ｃは、導電性ポリマー層１７の内側電極１６とは反対側に取り付けられるもう１つの内側電極１６’の表面を示している。図２９ｄは、１２箇所のスズ・メッキされたハンダ・パッド１２３を有する、デバイスの底部表面を示している。
【００６４】
本発明は、以下の実施例によって接続される。
実施例１
図１及び２に示すスタックを、以下の方法によって製造した。０.１９３ｍｍ（０.００７６インチ）の厚さの導電性ポリマーのシートの両側に、約０.０３５６ｍｍ（０.００１４インチ）の厚さを有する電着ニッケル／銅箔を付着させることによって、それぞれ約０.２６４ｍｍ（０.０１０４インチ）の厚さを有する２枚の積層体を製造した。導電性ポリマーは、約４０容量％のカーボンブラック（Raven(登録商標)430、Columbian Chemicalsから入手可能）に、約６０容量％の高密度ポリエチレン（Chevron(登録商標) 9659, Chevron社から入手可能)を混合した後、シート状に押し出し、連続プロセスにて張り合わせることによって製造した。張り合わせたシートは、０.３０ｍ×０.４１ｍ（１２インチ×１６インチ）の個々の積層体にカットした。積層体は、４.５ＭｅＶの電子線を用いて４.５Ｍｒａｄまで照射した。
【００６５】
各積層体には、外周部分に非対称なパターンでドリリング（穿孔）してホール及びスロットを設けて、それら積層体の平面について既知のｘ−ｙ方向を各積層体に記録した。スタックの製造、及び像形成(imaging)の加工、ハンダマスキング及びメッキ付け操作に関するその後の位置合わせにおいて、これらの位置決めホール及びスロットを用いてプラークを互いに位置合わせさせた。改質アクリル系接着剤（Pyralux(登録商標)LFO、DuPont社から入手可能）の０.０７６２ｍｍ（０.００３インチ）の厚さの層に、位置合わせに適する位置合わせホールをあけた。
【００６６】
２つの積層体それぞれの１つの箔層の表面にエッチング技術を用いてパターン形成したが、その表面は最初にエッチングレジストを被覆し、その後所望のパターンに像形成した。エッチングレジストを現像し、塩化第二銅を用いてエッチングを行った後、レジストを除去した。これらの同じ箔層は、個々のデバイスの周囲及び残存導電性部材の周囲を規定するようにパターン形成した。更に、積層体上の金属箔の外側縁部をエッチングして、図２に示すように、外周部まわりに交互交差方向のパターンを形成した。その後のＳｎ／Ｐｂの電解メッキの間、電気的導通を提供するパス(paths)を用いた。
【００６７】
図２に示すように、２枚の積層体をそれらのパターン合わせしてエッチングされた側の面を内側にして位置決めし、それらの間に接着剤層を挟んで、スタックを形成した。取付具(fixture)を用いて重ね合わせた積層体を整列配置させ、スタックを加圧しながら加熱して、各層を永続的に(permanently)結合させてラミネート構造体とした。得られたスタックの厚さは、約０.６１ｍｍ（０.０２４インチ）であった。
スタックの全体を通って、０.９４ｍｍ（０.０３７インチ）の直径を有するホールを穿孔し、アパーチャを形成した。スタックは、プラズマ・エッチングにより処理された。それからアパーチャをコロイド状グラファイトによって被覆し、スタックに銅を電解メッキした。
【００６８】
それから、スタックの外側金属箔層をエッチングによってパターン形成した。既にエッチングされている内側層に、エッチングされたパターンが適切に位置合わせされることを確実にするために、位置決めホールを用いた。縁のまわりの交互交差方向のパターンを上述したようにエッチングした。
ソルダーマスク（Finedel DSR 2200C-7、Tamura Kaken社から入手可能）をスタックの１つの外側金属箔層に適用し、タックキュア(tack-cure)した後、スタックのもう１つの外側金属箔層に適用してタックキュアした。ソルダーマスクに像形成し、現像した。マスクを適用して個々の部品を識別し、その後パネルを加熱して、マスクを充分に硬化させた。デバイスを回路基板に接合させる際に用いるために、ＳｎＰｂハンダプレートをハンダパッド領域に付着させた。
【００６９】
図５に示すように、アッセンブリをシャー又はソーを用いてまずストリップに分割し、その後、そのストリップを２工程のプロセスを用いて機械的に分割(snapping)して、個々のデバイスに更に分割した。２工程のプロセスは、まず、ストリップを分割線にて曲げて導電性ポリマーのフラクチャーを形成する工程、及びその後、その分割線に沿って切る工程からなっている。得られたデバイスは、約４.５ｍｍ×３.４ｍｍ×０.７ｍｍ（０.１７９インチ×０.１３３インチ×０.０２９インチ）の寸法、及び約０.０３１Ωの抵抗を有していた。続いてハンダリフローによってプリント回路基板上に装着して、デバイスは約０.０５０Ωの抵抗を有していた。
【００７０】
実施例２
以下の方法によって、図２４に示すスタックを製造した。３つの積層体を、実施例１と同様に、製造し、照射し、及びドリリングした。実施例１と同様の改質アクリル接着剤の４枚の層、及び片側の面が酸化コバルト(grey oxide)で処理された１オンスのＣｕ箔（０.０３４ｍｍ（０.００１３５インチ）厚さ）の２つの層に、位置合わせのために適する位置決めホールをドリリングした。実施例１のエッチング技術を用いて、３つの積層体の全てについて、両方の箔電極の外側表面に、残存導電性部材及び各デバイスの外周部を規定し、並びに、パネルの外周部の交互交差方向パターンを規定するようにパターン形成した。
【００７１】
Ｃｕ箔の１つの層を（処理した面を上側にして）底部に配置し、１つの接着剤層を適用し、取付具内で３つの積層体についてパターン合わせしてエッチングした側の面の向きを決め、各層の間に接着剤層を挟み、最も上側の積層体上に１つの接着剤層を適用し、それからその頂部にＣｕ箔層を配置した。重ね合わせた積層体を位置決めするために取付具を使用し、加圧しながらスタックを加熱して、その層を積層体構造物に永続的に接合させる。得られるスタックの厚さは、約１.１９ｍｍ（０.０４７インチ）であった。０.９４ｍｍ（０.０３７インチ）の直径を有するホールをスタックの全体に形成し、アパーチャを形成する。スタックをプラズマ・エッチングにより処理して、アパーチャをコロイド黒鉛によって被覆し、そして、スタックを銅によって電解メッキした。
【００７２】
位置決めホールを利用して、適切な位置合わせを確実にして、スタックの外側金属箔層にエッチングによってパターン形成をした。縁部の周囲の交互交差方向パターンを、前述したようにエッチングした。
実施例１と同様にして、マーク及びソルダーを適用した。その後、スタックにしたアッセンブリを、実施例１に説明したような手順を用いて分割し、図２５に示すようなデバイスを製造した。得られたデバイスは、約４.５ｍｍ×３.４ｍｍ×１.２ｍｍ（０.１７９インチ×０.１３３インチ×０.０４７インチ）の寸法、及び約０.０１８Ωの抵抗を有していた。ハンダリフローによってプリント回路基板上に装着して、デバイスは約０.０２９Ωの抵抗を有していた。
【００７３】
実施例３
図２６の積み重ねられたアッセンブリを、以下の方法により製造した。０.１２７ｍｍ（０.００５インチ）の厚さの導電性ポリマーのシートの両方の主平面に、約０.０３５６ｍｍ（０.００１４インチ）の厚さの電着ニッケル／銅箔を接合することによって、約０.１９８ｍｍ（０.００７８インチ）の厚さを有する１つの積層体を製造した。導電性ポリマーは、実施例１と同様に、約３７容量％のカーボンブラック（Raven(登録商標)430）、約１０.５容量％の高密度ポリエチレン（Petrothene LB832, Equistar社により製造）、及び約５２.５％のエチレン／ブチルアクリレートコポリマー（EBA705、Equistar社により製造）を混合した後、シート状に押し出し、連続プロセスにて張り合わせることによって製造した。張り合わせたシートは、０.１０ｍ×０.４１ｍ（４インチ×１６インチ）の個々の積層体にカットした。
【００７４】
実施例１と同様に、積層体に、１.２７ｍｍ（０.０５０インチ）の直径を有する位置決めホールをドリリングして、積層体にアパーチャを形成した。厚さ０.３８ｍｍ（０.００１５インチ）のエポキシ・プリプレグ（44N Multifilm、Arlon社から入手可能）の４つの層、及び実施例２と同様に処理した１オンスのＣｕ箔の２つの層に、位置合わせに適している位置決めホールをドリリングした。
【００７５】
積層体上の両方の箔電極の外側表面に、実施例１において説明したようなエッチング技術を用いてパターン形成して、残存導電性部材を規定し、並びに、その後の分割処理(isolation process)のための位置決め基準マークとして機能する追加のエッチング特徴を規定した。
【００７６】
Ｃｕ箔の１つの層を（処理した面を上側にして）底部に配置した後、（図２６において１つの層として示す）２つのプリプレグ層、積層体層及び２つのプリプレグ層を適用し、そして１つのＣｕ箔層を（処理した面を下側にして）頂部に配置した。取付具内を用いて各層を位置合わせし、加圧しながらスタックを加熱して、その層を積層体構造物に永続的に接合させ、エポキシを積層体のアパーチャの中に充分に充填する。得られるスタックの厚さは、約０.６１ｍｍ（０.０２４インチ）であった。
【００７７】
スタックの全体を通して、直径０.９４ｍｍ（０.０３７インチ）及び０.５７ｍｍ（０.０２３インチ）のホールをドリルで形成し、アパーチャを形成する。更に、直径０.５７ｍｍ（０.０２３インチ）のホールをスタックの全体を通してドリルで形成し、アパーチャを形成する。このアパーチャはエポキシ充填アパーチャの中央に位置しており、エポキシによって積層体の電極からは分離されている。スタックをプラズマ・エッチングにより処理し、アパーチャをコロイド状グラファイトによって被覆し、スタックを銅によって電解メッキした。
【００７８】
その後、スタックの外側金属箔層をエッチングによってパターン形成した。位置決めホールを用いて、エッチングしたパターンと、既にエッチングがなされている内側層との適切な位置合わせを確実に行った。
【００７９】
図２７に示すようなデバイスを製造するために、アッセンブリをソーによって分割した。ソーの位置決めマークとして積層体のエッチングした基準特徴を用いて、パネルの長さを一方向にスライスした後、パネルを９０度回転させ、パネルの幅を一方向にダイシングした。得られたデバイスは、約４.５ｍｍ×１３.７７ｍｍ×０.６１ｍｍ（０.１７７インチ×０.５４２インチ×０.０２４インチ）の寸法を有していた。
【００８０】
これらの個々のデバイスは、ベルト炉で熱処理して、デバイスをポリマーの融点以上（１３０℃以上）へ加熱して、室温まで冷やされた後、コバルト照射線源を用いて７Ｍｒａｄまで照射された。
【００８１】
得られたデバイスは、導電性ポリマー積層体を横切って測定すると約０.０２８Ωの抵抗を有しており、離れたバイアホールと導電性ポリマー積層体とにわたって測定すると１×１０６Ωの抵抗を有していた。その後、プリント回路基板上へ装着したり、又はハンダリフローによるニッケルリードに装着したりすると、導電性ポリマー積層体を横切って測定すると約０.０４２Ωの抵抗を有しており、離れたバイアホールと導電性ポリマー積層体とにわたって測定すると１×１０６Ωの抵抗を有していた。デバイスは、デバイス上に電気部品を直接取り付けるのに適していた。アパーチャ及び交差導電性部材は、正確な電気的接続に応じて、装着した電気部品、例えば回路基板素子を、導電性ポリマー積層体に電気的に接続させることもできるし、又は電気的に絶縁させることもできる。
【００８２】
実施例４
特に断らない限り、全体として実施例３の手順に従ってアッセンブリを製造した。使用した電着ニッケル／銅箔は、約０.０４３２ｍｍ（０.００１７インチ）の総厚みを有していた。個々の積層体上の箔の最も外側の表面を振動式研磨装置を用いてスクラブ(scrub)した後、エッチャントに浸漬してニッケル／銅箔から最も外側ニッケルメッキを除去して、露出する銅表面を生じさせた。これらの外側表面に、実施例１と同様に、フォトレジスト／像形成／現像／エッチング／ストリップ技術を用いてパターン形成した。これによって、分離後のデバイス縁部において１又はそれ以上の露出した電極を除去したり、分離プロセスによるデバイスのコーナー部における電極のバリをできるだけ小さくしたりするためのエッチバックの特徴、残存電極構造及びデバイスの電極の特徴を規定した。その後、外側表面をスクラブして、一連の薬浴(chemical baths)（Multibond、McDermid社から入手可能）を用いて処理し、向上した接着性を示すように銅パネルの表面を処理した。実施例３と同様に、１つのスタックが形成された。
【００８３】
スタックの全体を通して直径０.５７ｍｍ（０.０２３インチ）のホールをドリリングしてアパーチャを形成し、更に、直径１.２４ｍｍ（０.０４９インチ）のエポキシを充填したアパーチャの中央部に、スタックの全体を通して直径０.５７ｍｍ（０.０２３インチ）の追加のホールをドリリングしてアパーチャを形成した。後者のアパーチャは、エポキシによって積層体の電極から充分に離されていた。プラズマ・エッチングによってスタックを処理した。その後、アパーチャにコロイド状グラファイトを被覆させ、スタックに銅を電解メッキした。
【００８４】
スタックの外側表面に、上述のようなフォトレジスト／像形成／現像／エッチング／ストリップ技術を用いてパターン形成した。これによって、パネルの片側に（リードや電気部品を装着するための）ソルダーパッドとして用いることができ、パネルの反対側に（表面接触電気接続用の）コンタクトパッドとして用いることができる特徴の組合せを形成することができる。その後の分離プロセスのための位置決め基準マーク(registration fiducial marks)として機能する特徴も形成した。コンタクトパッドは、パッド表面のその後の電気メッキのために、０.２５ｍｍ（０.０１０インチ）のワイドトレースと一緒にバス化された。
【００８５】
実施例１と同様の液状の感光性(photoimagable)ソルダーマスク材料を、シルクスクリーン・プロセスを用いてパネルの両側に適用した。このソルダーマスク層は、ハンダパッド及びコンタクトパッドが露光されないようにして残すアートワークを用いて、両側を感光させた。パネルを現像し、ストリップ化して、ハンダパッド及びコンタクトパッド上にのみ金属を露出させて残した。パネルを、１０２〜１１５℃（２１５〜２４０゜Ｆ）で４時間ベークして、ソルダーマスクを十分に硬化させた。
【００８６】
パネルのハンダパッドを有する側の面にレジストを適用し、パネルの反対側のコンタクトパッドはニッケル及びその後に硬質金メッキによって電気メッキした後、レジストを除去した。金のコンタクトパッドが設けられた側のパネルの面にレジストを適用し、反対側の面のハンダパッドを浸漬スズメッキした後、レジストを除去した。
【００８７】
ウェーハ・ソーを用いて、アッセンブリを分割して、図２８に示すようなデバイスを形成し、積層体上のエッチングした位置合わせ基準の特徴をソーの位置決めマークとして用いて、パネルの長さを一つの方向について複数に切断し、パネルを９０度回転させた後、パネルの幅を一つの方向について複数に切断した。得られたデバイスは、約２８×７.６×０.６１ｍｍ（１.１０２×０.２９９×０.０２４インチ）の寸法を有していた。各デバイスは、５つのスルーホールが被覆されたバイア（２つのバイアはＰＴＣ積層体に接続され、３つのバイアは離れていて、ハンダ及び／又はコンタクトパッドにのみ接続されていた）、一方の外側面には（図２８及び２９ａに示すような）４つの金メッキされたコンタクトパッド、及び他方の外側面には（図２９ｄに示すような）合計１２個のスズ・メッキされたハンダパッドを有していた。
【００８８】
実施例３と同様に、これらのデバイスは加熱処理及び照射を受けた。得られたデバイスは、導電性ポリマー積層体を横切って測定すると約０.０２１Ωの抵抗を有しており、離れたバイアホールと導電性ポリマー積層体とにわたって測定すると１×１０６Ωの抵抗を有していた。その後、ハンダリフローによってＮｉリードを装着すると、導電性ポリマー積層体を横切って測定して約０.０２８Ωの抵抗を有しており、離れたバイアホールと導電性ポリマー積層体とにわたって測定して１×１０６Ωの抵抗を有していた。
【００８９】
実施例５
以下に記載すること以外は、実施例４の方法に従って、アッセンブリを製造した。積層体に、積層体取付具に合致する位置決めホールを用いて、直径１.２４ｍｍ（０.０４９インチ）のホール及び直径０.４５７ｍｍ（０.０１８インチ）のホールをドリリングして、積層体にアパーチャを形成した。
【００９０】
アッセンブリを分割して、約２８×７.６×０.６１ｍｍ（１.１０２×０.２９９×０.０２４インチ）の寸法を有するデバイスを形成した。実施例４のデバイスと同様に、各デバイスは５つのスルーホールが被覆されたバイア（２つのバイアはＰＴＣ積層体に接続されており、３つのバイアは独立していて、ハンダ及び／又はコンタクトパッドにのみ接続されていた）と、片側の外側面上の４つの金属メッキされたコンタクトパッド及び反対側の外側面上の合計１２個のスズ・メッキされたハンダパッドを有していた。更に、（図２９ｂに示すように）各コンタクトパッドの予想される接触力点のまわりに集まっている、各コンタクトパッドの下側に、エポキシが充填された０.４５７ｍｍ（０.０１８インチ）４つのアパーチャが存在していた。
【００９１】
実施例４と同様に、これらのデバイスは熱処理及び照射された。得られたデバイスは、導電性ポリマー積層体を横切って測定すると約０.０１９Ωの抵抗を有しており、離れたバイアホールと導電性ポリマー積層体とにわたって測定すると１×１０６Ωの抵抗を有していた。その後、ハンダリフローによってＮｉリードを装着すると、導電性ポリマー積層体を横切って測定して約０.０２８Ωの抵抗を有しており、離れたバイアホールと導電性ポリマー積層体とにわたって測定して１×１０６Ωの抵抗を有していた。
【図面の簡単な説明】
【００９２】
【図１】図１は、本発明の第１の要旨において形成されたスタックの１つの断面を示す斜視図である。このスタックは、複数の個々の複合デバイスに分割することができる。
【図２】図２は、内側導電性表面にパターン形成されたスタックの分解図である。
【図３】図３は、１つのスタックの断面における頂部の平面図である。
【図４】図４は、図３のＩＶ−ＩＶ線に沿ったスタックの断面における断面図である。
【図５】図５は、本発明の複合デバイスの斜視図である。
【図６】図６は、基板に平行にプリント回路基板に取り付けられた複合デバイスの断面図である。
【図７】図７は、図８、９、１０、１１、１４及び２１において更に図示する複合デバイスの平面図である。
【図８】図８は、平行に接続された２つの素子を有する複合デバイスについて、図７のVIII−VIII線に沿って観察した断面図である。
【図９】図９は、平行に接続された２つの素子を有する複合デバイスについて、図７のVIII−VIII線に沿って観察した断面図である。
【図１０】図１０は、平行に接続された２つの素子を有する複合デバイスについて、図７のVIII−VIII線に沿って観察した断面図である。
【図１１】図１１は、平行に接続された３つの素子を有する複合デバイスについて、図７のVIII−VIII線に沿って観察した断面図である。
【図１２】図１２は、図１３に示すように、平行に接続された２つの素子を有しているが、残存する導電性部材はないもう１つの複合デバイスの平面図である、
【図１３】図１３は、図１２のXIII−XIII線に沿った断面図である。
【図１４】図１４は、平行に接続される２つの素子を有する複合他のデバイスの図７の系統VIII−VIIIに沿った断面図である、
【図１５】図１５は、２つの素子が直列に接続された複合デバイスの断面図である。
【図１６】図１６は、２つ以上の外側電気接点を有する複合デバイスの平面図である。
【図１７】図１７は、図１６及び図１８〜２０の複合デバイスを形成するために、一緒に接続される個々のデバイスの相互接続スキームの電気図である。
【図１８】図１８は、図１６のXVIII−XVIII線に沿った断面図である。
【図１９】図１９は、図１６のXIX−XIX線に沿った断面図である。
【図２０】図２０は、図１６のXX−XX線に沿った断面図である。
【図２１】図２１は、２つの外側電極及び１つの内側電極を有する複合デバイスの断面図である。
【図２２】図２２は、複合デバイスの層どうしの間に複数の電気的接続を有する複合デバイスの平面図である。
【図２３】図２３は、図２２のXXIII−XXIII線に沿った断面図である。
【図２４】図２４は、アッセンブリを形成する本発明のスタックであって、複数の個々の複合デバイスに分割することができるスタックの分解図である。
【図２５】図２５は、図２４のスタックから製造される本発明のデバイスの斜視図である。
【図２６】図２６は、アッセンブリを形成する本発明のスタックであって、複数の個々の複合デバイスに分割することができるスタックの分解図である。
【図２７】図２７は、図２６のスタックから製造される本発明のデバイスの斜視図である。
【図２８】図２８は、コンタクトパッドを有する複合デバイスの斜視図である。
【図２９】図２９ａ〜２９ｄは、図２８の複合デバイスを構成する各層の平面図である。
【図１】
2005513763.tif 000003
【図２】
2005513763.tif 000004
【図３】
2005513763.tif 000005
【図４】
2005513763.tif 000006
【図５】
2005513763.tif 000007
【図６】
2005513763.tif 000008
【図７】
2005513763.tif 000009
【図８】
2005513763.tif 000010
【図９】
2005513763.tif 000011
【図１０】
2005513763.tif 000012
【図１１】
2005513763.tif 000013
【図１２】
2005513763.tif 000014
【図１３】
2005513763.tif 000015
【図１４】
2005513763.tif 000016
【図１５】
2005513763.tif 000017
【図１６】
2005513763.tif 000018
【図１７】
2005513763.tif 000019
【図１８】
2005513763.tif 000020
【図１９】
2005513763.tif 000021
【図２０】
2005513763.tif 000022
【図２１】
2005513763.tif 000023
【図２２】
2005513763.tif 000024
【図２３】
2005513763.tif 000025
【図２４】
2005513763.tif 000026
【図２５】
2005513763.tif 000027
【図２６】
2005513763.tif 000028
【図２７】
2005513763.tif 000029
【図２８】
2005513763.tif 000030
【図２９Ａ】
2005513763.tif 000031
【図２９Ｂ】
2005513763.tif 000032
【図２９Ｃ】
2005513763.tif 000033
【図２９Ｄ】
2005513763.tif 000034
【国際調査報告】
2005513763.tif 000035
2005513763.tif 000036