(57)【要約】第１インダクタンス（２２，４４）と第１容量（２４，４６）を備えた第１ＬＣ回路により相殺されることになる出力容量（２０，４２）をもつ半導体増幅器素子用の出力回路が提供される。この出力回路は、第２インダクタンス（３０，５２）と第２容量（３２，５４）とを有する第２インダクタンス回路を備えている。前記第１インダクタンス回路と前記第２インダクタンス回路は半導体増幅器素子の出力容量（２０，４２）を補い、他方で、第１インダクタンス（２２，４４）と第１容量（２４，４６）は半導体増幅器素子の出力信号内で第２高調波を相殺する。
2005516515.tif 000002
【特許請求の範囲】
【請求項１】
第１インダクタンスと第１容量を備えた第１ＬＣ回路により相殺される出力容量を有する半導体増幅器素子用の出力回路であって、第２インダクタンスと第２容量とを備えた第２インダクタンス回路を含み、前記第１インダクタンス回路と前記第２インダクタンス回路は前記半導体増幅器素子の出力容量を補い、他方で、前記第１インダクタンスと第１容量は、前記半導体増幅器素子の出力信号内の第２高調波を抑制することを特徴とする出力回路。
【請求項２】
前記第１インダクタンスは前記半導体増幅器素子の出力端に接続され、前記第１容量は前記第１インダクタンスと接地の間に接続され、前記第２インダクタンスは、前記第１インダクタンスと前記第１容量との間のノードと、接地された第２容量に接続されていることを特徴とする請求項１記載の出力回路。
【請求項３】
電源が、前記第２インダクタンスと前記第２容量の間のノードに接続されていることを特徴とする請求項２記載の出力回路。
【請求項４】
前記第２インダクタンスと前記第２容量との間に接続された他のＬＣ回路を含み、前記他のＬＣ回路は第３インダクタンスと第３容量とを含み、前記第３インダクタンスは、前記第２インダクタンスと、前記第２容量と、接地された前記第３容量（５８）との間のノードに接続されることを特徴とする請求項１乃至３のいずれかに記載の出力回路。
【請求項５】
電源が、前記第３インダクタンスと前記第３容量との間のノードに接続されていることを特徴とする請求項２記載の出力回路。
【請求項６】
前記第１インダクタンスと前記第１容量は直列共振器を形成することを特徴とする請求項１乃至５のいずれかに記載の出力回路。
【請求項７】
前記出力回路が形成されている基板上の絶縁層と、導電層との組合せにより前記複数の容量が形成されていることを特徴とする請求項１乃至６のいずれかに記載の出力回路。
【請求項８】
前記複数のインダクタンスが、１つまたは複数の誘電結合された接合ワイヤにより形成されていることを特徴とする請求項１乃至７のいずれかに記載の出力回路。
【請求項９】
前記半導体増幅器素子はトランジスタであることを特徴とする請求項１乃至８のいずれかに記載の出力回路。
【請求項１０】
前記複数のＬＣ回路は内蔵分路ＬＣ回路であることを特徴とする請求項１乃至９のいずれかに記載の出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１インダクタンスと第１容量を備えた第１ＬＣ回路により相殺される出力容量をもつ半導体増幅器素子用の出力回路に関する。
【背景技術】
【０００２】
高周波電力増幅器内では、増幅器素子の出力容量は、通常、いわゆる「ｉｎｓｈｉｎ」（=built-in shunt inductance：内蔵分路インダクタンス）回路により相殺される。「ｉｎｓｈｉｎ」回路は、並列に接続された複数の内蔵結合ワイヤによって実現されたインダクタンスと、容量とから構成された直列回路である。このＬＣ回路は、寄生出力容量をもっていれば通常はいかなる装置でも使用されている。寄生出力容量は、周波数に依存する部品が装置の出力インピーダンスに追加されることによって装置の性能に悪影響を及ぼす。この好ましくない影響を除去するために、高電力装置では、装置の出力端に並列にインダクタンスが追加されている。このインダクタンスは、動作周波数帯における出力容量と共に電力増幅器の動作周波数帯の近傍に並列共振回路を形成するような値である。この方式において出力インピーダンスの虚数部は、インダクタンスにより完全に補償されるか、または削減される。インダクタンスはこのインダクタンスを介して直流電流が流れないように、大型のインターデジタル容量を介して接地されている。
【０００３】
図１は最新技術の補償回路のパワートランジスタを示している。信号入力端子２はトランジスタ４のゲート端子５を介してトランジスタ４に接続されている。トランジスタ４の出力容量６はトランジスタ４の出力端に並列に接続されている。トランジスタ４の出力容量６はトランジスタ４の出力端に並列に接続されている。出力容量６はドレイン接点７と、接地されているソース接点９との間に接続されている。出力容量６の悪影響を除去するために、インダクタンス８と容量１０から構成される直列回路がトランジスタ４の出力端に並列に接続されている。出力容量６とインダクタンス８は、動作または基本信号周波数Ｆｏの中心または電力増幅器の動作周波数帯の近傍に位置する共振周波数を有する並列共振回路を形成して、トランジスタ４の出力インピーダンスの虚数部を減少させる。この容量１０は直流電流がアースに流れるのを防止する。
【０００４】
インダクタンス１２はトランジスタ４の出力端と信号出力端１４の間に接続されている。「inshin」回路の全部品を適切に選択すると、インダクタンス１２により周波数帯の出力インピーダンスが極めて平坦になる。こうした補償されたポートは周波数帯が広い場合の負荷に相当する。
【０００５】
装置の適用例の中には、従来技術の「ｉｎｓｈｉｎ」回路構成では達成できないインダクタンスの値が必要なものがある。規則的に間隔をおいて誘導結合された１つまたは複数の金ワイヤから構成された周知の設計におけるインダクタンスの値は、金ワイヤの厚み、間隔、量などの技術または設計上の制限事項ならびに装置の信頼性によって制限されている。
【０００６】
インダクタンスを形成する接合ワイヤの制限事項の中には、金接合ワイヤのループの高さや長さは、接合ワイヤの機構上の強度と組立機器のもつ制限条件により制限され、金接合ワイヤの最小量は接合ワイヤに流れる最大電流により制限されることがあげられる。特定の段の反射におけるトランジスタ出力の不一致のために、極めて高い電流がインダクタンスを流れることになる。このため、インダクタンスの接合ワイヤが壊れてしまう。金接合ワイヤの最大量は、利用可能な空間、組立機器、達成されうる必要なインダクタンス値により制限される。最後だからといって特に重要な訳ではないが、金ワイヤの直径は全体的な組立規則および組立機器に一致してなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、高電力装置（Ｐｏｕｔ＞１００Ｗ）への適用例で達成可能な一層高い補償インダクタンスに関して、制限事項がほとんどない半導体増幅器素子用の出力回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明の出力回路は、第２インダクタンスと第２容量を含む第２インダクタンス回路を備え、前記第１インダクタンス回路と前記第２インダクタンス回路は、半導体増幅器素子の出力容量を補償するように構成されており、第１インダクタンスと第１容量は半導体増幅器素子の出力信号内の好ましくない高調波を抑えるように構成されている。第１インダクタンスおよび第１容量、第２インダクタンスおよび第２容量の統合された影響により、より高い適切な高調波が断たれて増幅器装置の性能が改良され、広帯域出力が一致する条件がより一層整うことになる。たとえば、第１容量に直列接続された第１インダクタンスによる基本波（２Ｆｏ）の第２高調波を短絡することで、高電力での装置の効率がかなり改善される。性能の改善だけでなく、最高電流能力を落とすことなくインダクタンス値を上げることができる。
【０００９】
本発明の半導体増幅器素子用の出力回路の他の利点として、
装置の性能を高めるために、半導体増幅器素子の出力信号の好ましくない高調波を消去することで出力信号中の好ましくない電流高調波を断てること、
半導体増幅器素子の出力寄生容量の補償能力が改善できることと、
補償インダクタンスの高電流能力により装置の信頼性が高まることと、
電源切断条件がかなり改善され広帯域に広がることと、
増幅器の設計用の空間を最小に抑えられることと、が挙げられる。
【００１０】
本発明の好適な実施例によると、本発明の目的に応じて第１インダクタンスが半導体増幅器素子の出力端に接続され、第１容量が第１インダクタンスと接地の間に接続されている出力回路が提供されており、第２インダクタンスは、第１インダクタンスと第１容量の間のノードならびに、接地されている第２容量に接続されている。第１インダクタンス、第２インダクタンス、第１容量、および第２容量のネットワーク化により、所望の周波数で基本信号周波数Ｆｏの第２または第３高調波を短絡により断つことが可能になる。この機能に平行して、上記のネットワーク化により、半導体増幅器装置の出力容量が補われる。
【００１１】
本発明の好適な実施例によると、出力回路は、第１インダクタンスと第２容量の間のノードに接続された電源を備えている。電源電力用の追加リード線を備えるという解決法は、抵抗が低く周波数が低くなるという点で有益であり、必要なら最高２０ＭＨｚまで上がる電力増幅器の電源に対する分離が最も広い帯域で可能になる。さらに、本実施例は、電力増幅器を設計する際の占有面積をできるだけ小さくすることができる。補償インダクタンスを介して電源電流が供給されるという本装置の特色のため、ＣＤＭＡ，ＷＣＤＭＡやＥＤＧＥのようなデジタル変調された信号に対して広い周波数帯域において最良の分離条件がもたらされる。
【００１２】
本発明の好適な実施例によると、出力回路は、第２インダクタンスと第２容量の間に接続された他のＬＣ回路を備えており、前記他のＬＣ回路は他のインダクタンスと他の容量を備え、前記他のインダクタンスは、第２インダクタンスと第２容量の間のノードならびに、接地された他の容量に接続されている。この他のＬＣ回路は、電源電流を分離するのに使用され、電源電流に必要な広帯域低インピーダンス性能が達成される。
【００１３】
本発明による好適な実施例によると、第３インダクタンスと第３容量の間のノードに接続されている電源を備えている。この場合も、電源電流が補償インダクタンスを介して供給されるという利点がもたらされる。この利点により、ＣＤＭＡ、ＷＣＤＭＡおよびＥＤＧＥなどのデジタル変調信号用の広周波数帯域における最良の分離条件が提供されることになる。
【００１４】
本発明の好適な実施例によると、出力回路は、第１インダクタンスと第１容量が直列共振器を形成するように構成されている。第１インダクタンスと第１容量は、所望の周波数で、基本信号周波数Ｆｏの第２または第３高調波を短絡により断つことが可能である。所与の高調波を断つことで、半導体増幅器装置の性能／効率または線形性が改善されることになる。
【００１５】
本発明の好適な実施例によると、出力回路は、本出力回路が形成されている基板の上に絶縁層と導電層の組合わせの形で上記の複数の容量を有している。こうした発明の回路を実施して、製造時の費用と時間が節約されることになる。
【００１６】
本発明の好適な実施例によると、出力回路は、複数の接合ワイヤにより形成された複数のインダクタンスを有している。したがって、これらのインダクタンスの値は、本発明が必要とする値に容易に一致可能である。出力回路の接合ワイヤは、半導体増幅器素子と、前記回路の基板または回路の出力端子上の複数の容量の間に置かれている。
【００１７】
本発明の好適な実施例によると、前記半導体増幅器素子はトランジスタである。
【００１８】
本発明の好適な実施例によると、ＬＣ回路は内蔵分路ＬＣ回路である。このため、回路の表面積が最小化され、集積デバイスの費用が抑えられる。
【００１９】
本発明を特徴づける新規性の上記および様々な他の利点ならびに特色は、本明細書に内包されその一部を形成する請求の範囲に示す特殊性により示される。しかし、本発明、その利点ならびに目的をより一層理解するためには、本明細書のさらなる一部を形成する図面ならびに本発明の好適実施例が例示され記載されている添付書類を参照するのが望ましい。
【実施例】
【００２０】
図２は、補償回路を備えたパワートランジスタの回路構成図である。この回路構成図は、トランジスタ１８のゲート端子１９に接続された信号入力端子１６を含んでいる。出力容量２０は、トランジスタ１８のドレイン端子２１とソース端子２３に並列に接続されている。ソース端子２３は接地されている。直列回路は、トランジスタ１８の出力容量２０に並列に接続されている。直列回路は、インダクタンス２２と容量２４とを備えている。インダクタンス３０の一方の側は、インダクタンス２２と容量２４の間に接続され、他方の側は、容量３２と電源リード線３４に接続されている。容量３２は、インダクタンス３０と接地の間に接続されている。電源リード線３４は、インダクタンス３０と容量３２の間のノード３１に接続されている。インダクタンス２６は、トランジスタ１８のドレイン端子２１と信号出力端子２８の間に接続されている。
【００２１】
インダクタンス２２と３０および容量２４と３２を備えた回路は、トランジスタ１８の出力容量２０を補う。寄生容量を減衰させるという効果だけでなく、装置の可能な動作周波数帯はこのネットワークにより拡大される、というのは、図５および図６に以後示されるが、このネットワークはトランジスタ出力インピーダンスの虚数部を大幅に低下させるからである。動作周波数Ｆｏにおいてトランジスタ１８の出力容量２０と共に並列共振が備えられているので、トランジスタ出力インピーダンスＺｏｕｔの実数部が同時に増加する。これによりトランジスタが負荷に相当することになる、というのは出力整合回路の必要な変成比が低下するからである。
【００２２】
インダクタンス２２と容量２４を備えた直列回路は、トランジスタ１８の出力容量に並列に接続された直列共振器を形成している。適切に選ばれた値を用いて、構成要素２２と２４は、要求された周波数、たとえば、基本信号Ｆｏの第２または第３高調波を短絡により断つことができる。要求された高調波を断つことで、トランジスタ１８の性能が高まることになる。こうした要求された周波数を遮断することがもたらす影響は、Federic H. Raabによる１９９７年１１月のマイクロウェーブ理論と技術に関するＩＥＥＥ議事録vol.45, no.11 「ウェーブ形状の平坦性を最大化したクラスＦ電力増幅器」（IEEE Transactions on Microwave Theory and Techniques, vol.45, no. 11, November 1997, “Class-F power amplifiers with maximally flat wave forms” by Federic H. Raab）に記載されている。
【００２３】
無線通信システムは、変調信号、たとえば、ＣＤＭＡ、なかでもＷＣＤＭＡにより動作する。こうした信号のスペクトラムは最高２０ＭＨｚの帯域幅にあり、変調された高周波信号のピーク対平均率は最高１６ｄＢである。可変エンベロープを用いたこうした高周波信号の増幅には、送信器中の高周波トランジスタに適切な電源電流の条件が必要となる。電源用の追加リード線を用いた解決法の利点は、最高で２０ＭＨｚの帯域における補償インダクタンスを介した分離時のインピーダンスが低くなることであり、この様にして、増幅器の線形性が高まっていく。さらに、この解決方法を用いると、装置に適合して設計された増幅器の占有表面積を可能なかぎり最小にできることである。
【００２４】
図３は、追加トランジスタ電源切断回路を備えた本発明による補償回路をもつパワートランジスタの回路構成図である。この回路は、トランジスタ４０のゲート端子４１に接続された信号入力端子３６を備えている。出力容量４２は、トランジスタ４０のドレイン端子４３とソース端子４５に並列に接続されている。ソース端子４５は接地されている。直列回路はトランジスタ４０の出力容量４２に並列に接続されている。直列回路は、インダクタンス４４と容量４６とを備えている。容量４６はインダクタンス４４と接地の間に接続されている。
【００２５】
インダクタンス５２の一方の側は、インダクタンス４４と容量４６の間に接続されており、他方の側は、容量５４とインダクタンス５６に接続されている。容量５４はインダクタンス５２と接地の間に接続されている。分離回路は、インダクタンス５２と容量５４の間に接続されている。分離回路は、インダクタンス５６と容量５８を備えた直列回路である。容量５８は、インダクタンス５６と接地の間に接続されている。電源リード線６０は、インダクタンス５６と容量５８の間のノード５７に接続されている。インダクタンス４８は、トランジスタ４０のドレイン端子４３と信号出力端子５０の間に接続されている。
【００２６】
インダクタンス５６と容量５８を備えた分離回路という点において、図３の回路と図２の回路は異なっている。分離回路の目的は、トランジスタ電源を分離する際に要求される広帯域かつ低インピーダンスの性能を達成することである。このことは、分離回路のインダクタンス５６と容量５８により可能になる。分離回路はこうした機能に理想的な特性を有している、というのは、分離回路はパワートランジスタダイに極めて近くに構成されているからである。さらに、分離回路は、その容量の寄生要素を極めて低く保ち、広い周波数帯域にわたってインピーダンスが低くなり、補償ネットワークのワイヤを介してトランジスタのドレインまたはコレクタに直接接続されている。この結果、最高３０ＭＨｚまでのベースバンド周波数においてインピーダンスを最も低く抑えられる。インピーダンスのグラフは以下の図７と図８に示されている。
【００２７】
容量５８は、いくつかの並列コンデンサの組合せから成り、電源を分離するために、通信システムのベースバンドをカバーする適切な動作周波数帯をもつ複数のセラミックコンデンサから構成されている。コンデンサの共振周波数はベースバンドから離れているか、外側にある。
【００２８】
容量５８はさらに、増幅器要素の電源リード線にできるだけ近接して配置されている。こうすることで、インダクタンス５６は、５ｎＨより小さくなり、広い周波数帯域にわたって分離回路のインピーダンスが低くなる。電源の出力インピーダンスは、ベースバンドの最も低い指定周波数になるまで０．１Ωより小さい値をとることが望ましい。
【００２９】
図４は、補償機能のない増幅器装置による出力インピーダンスの例を示している。曲線６８は出力インピーダンスの実数部を表し、曲線７０は、増幅器装置の出力インピーダンスの虚数部を表す。曲線７０により示された増幅器装置の虚数部は、図５と図６の虚数部の曲線と比べて、やや高いことに注意すべきである。虚数部が高いのは、トランジスタの広帯域での効率性にとって望ましくない。
【００３０】
図５は、最新技術の補償回路を備えた増幅装置の、９００ＭＨｚでの出力インピーダンスを示す。曲線７２は、出力インピーダンスの実数部を示し、曲線７４は、９００ＭＨｚでの出力インピーダンスの虚数部を示す。出力インピーダンスの虚数部は、９００ＭＨｚ近くでほぼゼロになる。さらに、出力インピーダンスの実数部は、９００ＭＨｚで、図４の実数部より高くなる。実数部が高くなり虚数部が低くなることの利点は、出力がいっそう容易に以後の回路部品に整合可能になることである。
【００３１】
図６は、本発明による出力端に補償回路を備えた増幅装置の出力インピーダンスを示す。曲線７６は、出力インピーダンスの実数部を示し、曲線７８はその虚数部を示す。増幅装置は、本発明による補償回路を備えたＦｏ＝９００ＭＨｚで動作する９０Ｗ高周波パワートランジスタである。この補償回路はトランジスタ出力端に接続されている。補償回路は、２Ｆｏ＝１、８００ＭＨｚの第２高調波用の第３回路を備えている。曲線７８により表されている虚数部は９００ＭＨｚ付近でほぼゼロになり、１．８ＧＨｚでもゼロに近づく。曲線７６で示された実数部は、９００ＭＨｚで、ほぼ２．４Ωの最高値に達し、１．８ＧＨｚでほぼ０．１Ωの最小値に達する。実数部の図示条件は増幅器要素の効率性を改善することになる。さらに、以後の回路部品の整合性は、９００ＭＨｚでの実数部の最高値で一層容易になる。
【００３２】
図７は、本発明による電源分離回路を備えた増幅器要素の出力インピーダンスを示す。分離回路は、インダクタンスが３ｎＨで、電源の出力インピーダンスが０．１２Ωである。曲線８０は出力インピーダンスの実数部を示し、曲線８２は増幅器要素の出力インピーダンスの虚数部を示す。出力インピーダンスは、０．０１ｋＨｚないし３０ＭＨｚの帯域で０．１２Ωより低い、ただし、分離容量５８が増幅器要素の電源リード線に直接接続され、指定されたベースバンドの低周波帯域において電源の出力インピーダンスが０．１Ωより小さいという条件の元である。
【００３３】
図８は、図７と比べて低い周波数において、インダクタンス５６が３０ｎＨに増加し電源の出力インピーダンスが０．２５Ωに増加したときの分離回路の出力インピーダンスを示す。曲線８４は、出力インピーダンスの実数部を示し、曲線８６は、出力インピーダンスの虚数部を示している。実数部の最高値は、０．１ｋＨｚから１００００ｋＨｚまでの図示の周波数スペクトラムにおいて約０．２８Ωである。曲線８４の値は全体的には図７の曲線８０の値より高くなっている。実数部の値が高いことの利点は、接続された回路部品用の整合条件が良くなることである。曲線８６により示された虚数部の値も、３０ｎＨというより高いインダクタンスと０．２５Ωという電源のより高い出力インピーダンスにより増加している。ただし、虚数部は１０ｋＨｚないし１０００ｋＨｚの範囲でゼロに近づくので、整合条件についてはこの周波数帯域では無視できる。
【００３４】
図９は、本発明の出力回路構成を備えたトランジスタ設計の例を示す。この設計は、接合ワイヤ８９を介して事前整合キャップ９０に接続されている。事前整合キャップ９０は接合ワイヤ９１を介してトランジスタダイ９２に接続されている。トランジスタダイ９２は接合ワイヤ９８−−同時にインダクタンスを形成する−−を介して容量９４に接続される。接合ワイヤ９８と容量９４は、動作周波数の望ましい高調波を短くする直列回路を形成しているので、トランジスタ９２の性能が改善されることになる。容量９４は接合ワイヤ１００を介して容量９６に接続される。接合ワイヤ１００はそれ自体でインダクタンスを形成する。接合ワイヤ９８と１００および容量９４と９６はトランジスタ９２の出力容量を補う。トランジスタダイ９２は接合ワイヤ１０２−−インダクタンスを形成している−−を介してドレインリード線１０４に接続されている。接合ワイヤ１０２のインダクタンスは出力インピーダンスを平坦化する。
【００３５】
容量９４と９６は、前記出力回路が形成されている基板１０６上の絶縁層１１０と１１４および導電層１０８と１１２の組合せにより形成されている。基板１０６は熱的および電気的には導電性のある層であり、接地されている。
【００３６】
図９に示すように、ゲートリード線８８とドレインリード線１０４は、絶縁材料から形成されたスペーサフレーム１８により基板１０６上に取り付けられている。
【００３７】
図１０は、図９のパワートランジスタの出力回路の透視図である。図１０には、図９の事前整合キャップ９０、事前整合キャップをゲートリード線８８とトランジスタ９２に接続する接合ワイヤは図を分かりやすくするために示してない。図１０に示すように、電源リード線１２０と１２２はフレーム１１８に接続されている。電源リード線１２０は３本の接合ワイヤ−−そのうちの１本は接合ワイヤ１１４である−−により容量９６に接続されている。図１０の例では、トランジスタ９２を容量９４に接続する４本の接合ワイヤがあり、そのうち１本は接合ワイヤ９８である。コンデンサ９４を容量９６に接続する４本の接続ワイヤがあり、そのうち１本は接合ワイヤ１００である。トランジスタ９２をドレインリード線１０４に接続する７本の接合ワイヤがあり、そのうちの１本は接合ワイヤ１０２である。上記のように、装置の様々な部品の間の接合ワイヤの数と接合ワイヤの物理的特性は、それらが提供することになるインダクタンスの望ましい特性を達成するように選択される。
【００３８】
本明細書がカバーした本発明の新しい特徴と利点は上記の記載の詳述されている。しかしながら、本開示は、様々な点で、例示に過ぎないことを理解すべきである。本発明の範囲から逸脱しないかぎり、細部、なかでも形状、サイズ、部品の構成の点で変更が可能である。当然のことながら、本発明の範囲は、添付の請求項で定義されることになる。
【図面の簡単な説明】
【００３９】
【図１】最新技術の補償回路を備えたパワートランジスタの出力回路の回路図である。
【図２】本発明による補償回路を備えたパワートランジスタの出力回路の回路図である。
【図３】本発明による補償回路と分離回路を備えたパワートランジスタの出力回路の回路図である。
【図４】出力端子に補償回路を備えてないパワートランジスタの出力回路のインピーダンスの図である。
【図５】最新技術の補償回路を備えたパワートランジスタの出力回路の９００ＭＨｚにおけるインピーダンスの図である。
【図６】第２高調波を断つ本発明による補償回路を出力端に備えたパワートランジスタの出力回路のインピーダンスの図である。
【図７】本発明によるトランジスタドレインにみられる補償インダクタンスを介した電源分離回路のインピーダンスの図である。
【図８】本発明による、図７におけるものより高いインダクタンスにおいてトランジスタのドレインにみられる分離回路インピーダンスならびにベースバンドの低周波数端で電源のより高い出力インピーダンスを示す図である。
【図９】示唆された出力回路構成を備えたトランジスタ出力設計の横断面図である。
【図１０】図９のパワートランジスタの出力回路の透視図である。
【符号の説明】
【００４０】
１６  信号入力端
１８  トランジスタ
２０  出力容量
２１  ドレイン端子
２２  インダクタンス
２４  容量
８９  接合ワイヤ
９２  トランジスタダイ
【図１】
2005516515.tif 000003
【図２】
2005516515.tif 000004
【図３】
2005516515.tif 000005
【図４】
2005516515.tif 000006
【図５】
2005516515.tif 000007
【図６】
2005516515.tif 000008
【図７】
2005516515.tif 000009
【図８】
2005516515.tif 000010
【図９】
2005516515.tif 000011
【図１０】
2005516515.tif 000012
【国際調査報告】
2005516515.tif 000013
2005516515.tif 000014