(57)【要約】回路（２）の環境パラメータにより変更可能な情報（Ｉ）を変更可能に記憶する第１メモリ手段（５）を備えた回路（２）を提供する。環境パラメータは第１メモリ手段（５）に作用している。第１メモリ手段（５）には、検査情報（ＴＩ）を記憶する検査メモリ領域（７）が備えてあり、さらに、参照情報（ＲＩ）を変更できないように記憶する第２メモリ手段（１６）が備えられ、第３に、第１メモリ手段から読み出される検査情報（ＴＩ）と第２メモリ手段（１６）から読み出される参照情報（ＲＩ）が供給される検出手段（１９）が備えられている。検出手段（１９）は、読み出された検出情報（ＴＩ）と参照情報（ＲＩ）の助けを借りて、第１メモリ手段（５）に作用する環境パラメータにより元来記憶されている検査情報（ＴＩ）が変更されていることを検出するように設計されている。
2005531841.tif 000002
【特許請求の範囲】
【請求項１】
回路を含み、前記回路は、以下の構成要素、すなわち、
前記回路の環境パラメータにより変更可能な情報を変更可能に記憶するよう設計された第１メモリ手段であって、前記環境パラメータは前記第１メモリ手段に作用し、検査情報を記憶する検査メモリ領域を含む第１メモリ手段と、
参照情報を変更できないように記憶するよう設計された第２メモリ手段と、
前記第１メモリ手段から読み出される前記検査情報と前記第２メモリ手段から読み出される前記参照情報が供給され、前記読み出された検査情報と前記読み出された参照情報の助けを借りて、前記第１メモリ手段に作用する環境パラメータにより元来記憶されている検査情報が変更されたことを検出するために備えられた検出手段と、を含むことを特徴とするデータ記憶媒体。
【請求項２】
前記検出手段は、前記記憶された検査情報と前記記憶された参照情報を比較する比較手段を含んでいることを特徴とする請求項１に記載のデータ記憶媒体。
【請求項３】
前記検出手段の機能を不可逆的にイネーブルにするためにイネーブル手段が備えられており、さらに、
前記検出手段は前記イネーブル手段と協働するように設計されていることを特徴とする請求項１に記載のデータ記憶媒体。
【請求項４】
前記検出手段は、前記第１メモリ手段に作用する環境パラメータにより前記元来記憶されている検査情報が変更されたことを指摘する指示信号を生成し出力するように設計され、
前記回路は、前記指示信号の関数として動作するよう設計されていることを特徴とする請求項１に記載のデータ記憶媒体。
【請求項５】
前記検査情報は、少なくとも２ビットから形成され、少なくとも２ビットの論理値は互いに異なっていることを特徴とする請求項１に記載のデータ記憶媒体。
【請求項６】
以下に示す構成要素を含む回路であって、
情報を変更可能に記憶するよう設計されている第１メモリ手段であって、前記情報は回路の環境パラメータにより変更され、前記環境パラメータは前記第１メモリ手段に作用し、検査情報を記憶するために備えられた検査メモリ領域を含む第１メモリ手段と、
参照情報を変更できないように記憶するよう設計された第２メモリ手段と、
前記第１メモリ手段から読み出される前記検査情報と前記第２メモリ手段から読み出される前記参照情報が供給され、前記読み出された検査情報と前記読み出された参照情報の助けを借りて、前記第１メモリ手段に作用する環境パラメータにより元来記憶されている検査情報が変更されたことを検出するために備えられた検出手段と、を含むことを特徴とする回路。
【請求項７】
前記検出手段は、前記記憶された検査情報と前記記憶された参照情報とを比較する比較手段を含むことを特徴とする請求項６に記載の回路。
【請求項８】
前記検出手段の機能を不可逆的にイネーブルにするためにイネーブル手段が備えてあり、さらに、
前記検出手段が前記イネーブル手段と協働するように設計されていることを特徴とする請求項６に記載の回路。
【請求項９】
前記検出手段は、前記第１メモリ手段に作用する環境パラメータにより前記元来記憶されている検査情報が変更されたことを示す指示信号を生成し出力するよう設計され、さらに、前記回路は前記指示信号の関数として動作するように設計されていることを特徴とする請求項６に記載の回路。
【請求項１０】
前記検査情報は少なくとも２ビットから形成され、それら少なくとも２ビットの論理値は互いに異なっていることを特徴とする請求項６に記載の回路。
【請求項１１】
前記回路が集積回路の形を取っていることを特徴とする請求項６に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１メモリ手段を備えた回路を含むデータ記憶媒体に関する。この第１メモリ手段は、前記メモリ手段に作用する前記回路の環境パラメータにより変更可能な情報を変更可能に記憶するように設計されている。
【０００２】
本発明はさらに第１メモリ手段を備えた回路に関する。この第１メモリ手段は、前記メモリ手段に作用する前記回路の環境パラメータにより変更可能な情報を変更可能に記憶するよう設計されている。
【背景技術】
【０００３】
第１段落で上述された型のデータ記憶媒体ならびに第２段落で上述された型の回路は独国特許出願公開明細書第４２０５５６７号公報より周知である。
【０００４】
書込み／読取り基地と非接触で通信可能に設計され上記周知の回路を備えている上記周知のデータ記憶媒体は、情報を変更可能に記憶できるように設計されている第１メモリ手段を含んでいる。このデータ記憶媒体はさらにアクセス制御手段と、第１メモリ手段とアクセス制御手段の間のバス接続部とを含んでおり、通常の動作では、第１メモリ手段に記憶された情報は、第１メモリ手段へのバス接続部を介してアクセス制御手段への望ましい電気信号によるアクセスにより変更可能である。
【０００５】
上記の周知データ記憶媒体の場合には、第１メモリ手段に記憶された情報が、バス接続部を介した望ましいアクセスによってだけでなく、他の要因、すなわち、短波長光、電界や高温などの第１メモリ手段に働く環境パラメータの不本意な影響によっても変更されてしまうという問題が発生する。後者の方式で記憶情報が変更されると、データ記憶媒体に障害が発生したり、危険な誤動作が発生したり、犯罪目的に利用される可能性すらある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、第１段落で上述された型のデータ記憶媒体と第２段落で上述された型の回路に関連する上記の問題を解消するように改良されたデータ記憶媒体と回路を提供することにある。
【課題を解決するための手段】
【０００７】
第１段落で上述した型のデータ記憶媒体に関する上記の目的を達成するために、この型のデータ記憶媒体において、第１メモリ手段が、検査情報を記憶する検査メモリ領域を含み、さらに、参照情報を変更できないように記憶する第２メモリ手段が備えられ、さらに、第１メモリ手段から読み出される検査情報と第２メモリ手段から読み出される参照情報が供給される検査手段とを備え、前記検査手段は、読み出された検査情報と読み出された参照情報の助けを借りて、第１メモリ手段に作用する環境パラメータにより元来記憶されている検査情報が変更されたことを検出するように設計されている。
【０００８】
第２段落で上述した型の回路に関する上記の目的を達成するために、この型の回路において、第１メモリ手段が、検査情報を記憶する検査メモリ領域を含み、さらに、参照情報を変更できないように記憶するよう設計された第２メモリ手段が備えられ、さらに、第１メモリ手段から読み出される検査情報と第２メモリ手段から読み出される参照情報とが供給される検査手段が備えられ、前記検査手段は、読み出された検査情報と参照情報の助けを借りて、第１メモリ手段に作用する環境パラメータにより元来記憶されている検査情報が変更されたことを検出するように設計されている。
【０００９】
したがって、第１メモリ手段に記憶された情報が環境パラメータにより変更されたかされなかったかに関して、そしてその結果として第１メモリ手段に記憶された情報が有効かそうでないかに関しての明確な表現が信頼性の高い再生可能な方式でなされるという利点が達成される。さらに、意図せずに、すなわち、元来記憶されている情報を変更する環境パラメータにより偶発的になされた記憶情報の変更、または意図して、すなわち純粋に技術的要件または犯罪目的でなされた記憶情報の変更が実質的に１００％確実に検出可能であるという利点も達成される。この理由は、検査情報と参照情報が一緒に第１メモリ手段に記憶されているので、第１メモリ手段に作用する環境パラメータに連結してさらされて、そのパラメータによる変更を一緒に被るからである。
【００１０】
本発明による解決法は、たとえば、検査情報または参照情報が安全保守のため暗号化して記憶され、検出手段が２つの情報要素のすくなくとも１つを解読する解読手段を備えていることにより特徴づけられる。さらに、本発明による解決法は、検査手段が検査情報の表示と参照情報の表示を比較するように設計され、これら２つの表示は適切な計算方法により計算可能であることにより特徴づけられている。さらに、検査手段は、いわゆる一致方法を実行するように設計可能である。その上、検査手段は相関器として実現可能である。しかし、請求項２または７に記載の特徴が特に有益であることが判明している。したがって、迅速な比較により、発生しうる変更に関して信頼のおける表示がなされ、その結果として、第１メモリ手段に記憶された情報の妥当性が判定されるという利点が達成される。この迅速な比較はハードウェアのみで実行可能である。
本発明による解決法の場合には、さらに、請求項３または８に記載の特徴が有益であることが判明している。このようにすると、検査状態期間中、例えば回路の製造中または製造後に設けられるように、検出手段の機能が保護されるという利点が達成される。さらに、検出手段の機能は、明確な時間に開始され、検出手段の機能は一端開始された場合にはもはやキャンセルすることができないという利点が達成される。これにより、このとき以降、第１メモリ手段に記憶された情報の修正が、いかなる理由が確実に検出されようとも環境パラメータによって生じる。
【００１１】
本発明による解決法の場合には、さらに、請求項４または９に記載の特徴が有益であることが判明している。このようにすると、第１メモリ手段に作用する環境パラメータによる検査情報の変更が検出されると、回路またはデータ記憶媒体のいかなる犯罪による使用も確実に回避されるという効果がもたらされるという利点が達成される。
【００１２】
本発明による解決法の場合には、請求項５または１０に記載の特徴が有益であることも判明している。このようにすると、検査情報は、第１メモリ手段の製造中に発生しない論理値または第１メモリ手段に環境パラメータが第１メモリ手段に作用することで発生する第１メモリ手段に記憶された情報の変更の後には存在しない論理値を備えたビットだけから構成されるビット列により表されるという利点が達成される。この場合、完璧を期するために、どちらの場合も、第１メモリ手段の各ビットが論理値１または０を表していることに注意すべきである。
【００１３】
本発明による解決法の場合には、請求項１１に記載の特徴も有益であることが判明している。このようにすれば、回路が大規模にできるだけ安価に製造可能になるという利点が達成される。
【００１４】
本発明の上記の態様および他の態様は、以下に記載の実施例で現れ、これらの実施例を参照に説明されることになる。
【００１５】
本発明は、図面に示された実施例を参照に説明される。ただし、これらの図面は本発明を制限するものではない。
【実施例】
【００１６】
図１はデータ記憶媒体１を示す。データ記憶媒体１は、図１には示されてない通信基地と非接触式に通信をおこなうように設計されている。この目的のために、データ記憶媒体１は、通信基地から信号Ｓを非接触式に受け取るよう設計されている。信号は高周波搬送波により形成され、データ記憶媒体１は信号Ｓにより電力が供給される。さらに、呼掛け情報が、信号Ｓにより通信基地からデータ記憶媒体１に送られる。この信号は搬送波の振幅変調を示している。さらに、応答情報が、信号Ｓによりデータ記憶媒体１から通信基地に送られる。信号Ｓは、データ記憶媒体１による搬送波のロード変調を示している。搬送波の位相または周波数変調は通信のためにも行われることに注意すべきである。
【００１７】
データ記憶媒体１は、電気集積回路２を備えている。回路２は、信号Ｓを受け取るよう設計されている送受信手段３の構成要素を含んでいる。この目的のために、送受信手段３は送信コイル構成（図１には図示せず）から成り、送信コイル構成に発生する信号Ｓが回路２に供給されるように回路２に接続されている。送受信手段３はさらに、信号Ｓを用いて、回路２の基準電位ＧＮＤに対する電源電圧Ｖを生成するように設計されている。送受信手段３はさらに、この場合は変調されて受信された信号Ｓを復調して、変調されて受信された信号Ｓにより送られた呼掛けデータＲＤを出力するように設計されている。送受信手段３はさらに、応答データＡＤを送信するために、この場合には、変更されないで受信された信号Ｓをロード変調するために応答データＡＤを受け取るように設計されている。
回路２はさらに、ハードワイヤ式論理回路の形をしたデータ処理手段４を備えている。データ処理手段４はマイクロコンピュータの形をとる場合がある。データ処理手段４は、呼掛けデータＲＤを受け取って処理し、呼掛けデータＲＤの機能として、応答データＡＤを生成し、応答データＡＤを送受信手段に出力するように設計されている。
【００１８】
回路２は第１メモリ手段５を備えている。第１メモリ手段５は、該メモリ手段５に作用する回路２の環境パラメータにより変更可能な情報Ｉを変更可能に記憶できるよう設計されている。この場合、第１メモリ手段５はＥＥＰＲＯＭである。ただし、この時点において注意すべきことは、第１メモリ手段５は、ＥＰＲＯＭ、ＦＬＡＳＨメモリまたは磁気ＲＡＭなどの他の非揮発性読取り／書込みメモリの形態も取ることができる。本発明によると、第１メモリ手段５が、短波長光、比較的強力な電磁界の高温などの環境パラメータにさらされるとすぐに、記憶された情報Ｉの変更が上記の環境パラメータにより引き起こされる。この変更は通常、情報Ｉを検出するか、またはすくなくとも情報Ｉを使用不可能にしてしまう。第１メモリ手段５は第１ユーザメモリ領域６と検査メモリ領域７を備えている。検査メモリ領域７は検査情報ＴＩを記憶するものである。ユーザメモリ領域６はユーザ情報ＵＩを記憶するものである。その結果として、第１メモリ手段５に記憶可能な情報Ｉは、ユーザ情報ＵＩと検査情報ＴＩから形成されることになる。情報Ｉは多数のビットにより表される。これらのビットは、いわゆるセクタ指向データ構造に構成されている。
【００１９】
図２は、第１メモリ手段５に情報Ｉを記憶するこうしたセクタ指向型データ構造を示す。第１ユーザメモリ領域６は、多数のデータセクタから構成される。第１データセクタ８、第２データセクタ９および第３データセクタ１０がその代表として示されている。多数のデータセクタそれぞれは、セクタアクセス制御バイト１１および４つのセクタデータバイト１２、１３、１４および１５を含んでおり、その状態が、多数のデータセクタの代表としての役割をもつ第１データセクタ８により例示されている。セクタアクセス制御バイト１１は、制御データを記憶するために備えてあり、その制御データにより、４つのセクタデータバイト１２、１３、１４および１５へのアクセスを可能にしたり止めたりできる。セクタデータバイト１２、１３、１４および１５は、ユーザ情報ＵＩを表すユーザデータを記憶するために備えられている。検査メモリ領域７は検査情報バイトにより形成される。この検査情報バイトは第１メモリ手段５の最上位メモリアドレスに配置されている。この状況において注意すべきことは、他の任意のメモリアドレスも第１メモリ手段５内に備えることもできることである。さらに、記憶された情報Ｉは、バイトの形のみで記憶される必要はなく、それぞれ４ビットから成る論理ニブルまたはそれぞれ１６ビットから成る論理ワードとして、あるいは他の任意のビットグループにより記憶してもかまわないことにも注意すべきである。
【００２０】
図１に示す回路２はさらに、２つのメモリ手段１６を備えている。これらのメモリ手段はＲＯＭの形態を取っている。第２メモリ手段１６は、第２ユーザメモリ領域１７と参照メモリ領域１８から成る。第２ユーザメモリ領域１７は、定数を非変更でそのまま記憶するために設けられており、これらの定数は、データ処理手段４によりデータを処理したり、応答データＡＤを生成するために必要である。ただし、応答データＡＤについてはこれ以上詳細には検討されることはない。参照メモリ領域１８は、参照情報ＲＩを非変更でそのまま記憶するために設計されている。第１メモリ手段５におけるように、複数の定数と参照情報ＲＩは多数のビットにより表され、これらのビットは、第１メモリ手段５のデータ構造と同様のデータ構造に構成されている。ただし、第２メモリ手段１６内にあるデータ構造は、原則、独立している、すなわち、第１メモリ手段５にあるデータ構造とは異なっていることに注意すべきである。
【００２１】
回路２はさらに検出手段１９を備えている。この検出手段１９には、第１メモリ手段５から読み出される検査情報ＴＩと第２メモリ手段１６から読み出される参照情報ＲＩが供給される。さらに、検出手段１９は、読み出された検査情報ＴＩと読み出された参照情報ＲＩの助けを借りて、第１メモリ手段５に作用する環境パラメータにより引き起こされた元来記憶されている検査情報ＴＩの変更を検査するように設計されている。この目的のために、検出手段１９は、第１比較手段２０を備えている。この第１比較手段２０は、検査情報ＴＩを読み出すために、第１メモリ手段５、特に検査メモリ領域７にアクセスするように設計されている。第１比較手段２０はさらに、参照情報ＲＩを読み出すために、第２メモリ手段１６、特に参照メモリ領域１８にアクセスするようにも設計されている。第１比較手段２０はさらに、記憶された検査手段ＴＩと記憶された参照情報ＲＩを比較するようにも設計されている。検出手段１９はさらに、指示信号ＤＳを生成して出力するように設計されており、この指示信号ＤＳは、第１メモリに作用する環境パラメータにより元来記憶されている検査情報ＴＩが変更したことを示すものである。この指示信号ＤＳは、検査情報ＴＩと参照情報ＲＩの比較の結果として得られた第１比較手段２０の比較結果により形成される。
【００２２】
指示信号ＤＳは比較結果の表示の形態も取れることに注意すべきである。さらに注意すべきことは、指示信号ＤＳは、元来記憶されている検査情報ＴＩが変更されたことを永続的に指摘し続けることも可能である。このことが当てはまるのは、たとえば、指示信号ＤＳがＰＲＯＭの形態を取るメモリセルの内容を表しているときまたは指示信号ＤＳが使い捨てヒューズの導電状態を表しているときである。この場合については、データ処理の前に前記データ処理に十分な電源電圧Ｖが発生する毎に、元来記憶されている検査情報ＴＩの変更の検出が可能である。しかし、処理中に定期的または非定期的に前記検出を実行することも可能であることも付記しておきたい。
【００２３】
データ処理手段４は第１メモリ手段５と第２メモリ手段１６に所謂バス接続部Ｂを介して接続される。バス接続部Ｂにより、ユーザ情報ＵＩが第１メモリ手段５の第１ユーザメモリ領域６に書き込めたり、前記第１ユーザメモリ領域６から読み出せたりできる。さらに、記憶された複数の定数を表す情報Ｉを第２ユーザメモリ領域１７から読み出すこともできる。指示信号ＤＳを受け取ると、データ処理手段４は、第１メモリ手段５および第２メモリ手段６の少なくとも一方へのアクセスを止めるように設計されている。さらに、データ処理手段４は、第１メモリ手段５に作用する環境パラメータにより元来記憶されている検査情報に変更が発生したことを示す応答データＡＤを生成して出力するように設計されている。指示信号ＤＳを受け取る度に、データ処理手段４はその後ずっとデータ処理を停止する。したがって、回路２は、指示信号ＤＳの関数として動作するように設計されている。
【００２４】
応答データＡＤは通信手段３により読取り／書込み基地に送られる。その基地で、データがデータ記憶媒体１のユーザに出力される。データとしては視覚的に表示された情報の形も選べる。
【００２５】
回路２はさらにイネーブル手段２１を備えている。この手段２１は、検出手段１９の機能を不可逆的にイネーブルにする。この目的のために、イネーブル手段２１は状況信号ＳＣを生成して出力するように設計されている。状況信号とは、イネーブル状態または禁止状態を表す。検出手段１９の第１比較手段２０は、状況信号ＳＣを受け取るように設計されており、イネーブル状態が表されると、検出手段１９の機能がイネーブルにされ、禁止状態が表されると、検出手段１９の機能がイネーブルにされない。したがって、検出手段１９は、イネーブル手段２１と協働するように設計されている。
【００２６】
状況信号ＳＣを生成するために、イネーブル手段２１は検査信号生成器２２を備えている。生成器２２は、検査信号ＳＳを第１ソーボー（saw bow）部分２３に出力するように設計されている。この部分２３は回路２の一部を構成する。イネーブル手段２１はさらに第２比較手段２４を備えている。手段２４は、第１ソーボー部分２３に出力可能な検査信号ＳＳを受け取るよう設計されている。第２比較手段２４はさらに第２ソーボー部分２５に接続され、回路２の第２ソーボー部分２５により供給可能な比較信号ＳＳ’を受け取るよう設計されている。第２比較手段２４はさらに検査信号ＳＳと比較信号ＳＳ’を比較し、検査信号ＳＳが比較信号ＳＳ’と同一の場合には、禁止状態を表す状況信号ＳＣを出力するように設計されている。第２比較手段２４は、検査信号ＳＳが比較信号ＳＳ’と不一致の場合には、イネーブル状態を表す状況信号ＳＣを出力するように設計されている。
【００２７】
第１ソーボー部分２３と第２ソーボー部分２５はソーボー（saw bow）の構成部分である。ウェハー内に構成された集積電気回路２の場合には、ソーボーは、ウェハーのノコギリ状帯内の第１ソーボー部分２３と第２ソーボー部分２５の間の導電性接続部を形成し、ウェハー内に構成された回路２から独立して、ウェハーから切り取られた回路２の場合には特に、ウェハーから回路２を切り取った後では実行できないように設計されている検査が実行可能になる。回路２がウェハーから取り除かれると、第１ソーボー部分２３と第２ソーボー部分２５だけが元来のソーボーの構成部分として回路２内に残るようにソーボーはさいの目に切られる。したがって、ソーボーが損なわれてないときには、比較信号ＳＳ’は検査信号ＳＳにより形成されて、ソーボーが切り取られたり壊されて、第１ソーボー部分２３と第２ソーボー部分２５だけが回路２内に残っているときには、２つの信号ＳＳとＳＳ’は互いに不一致である。こうしたソーボーは国際公開第０２／０９１５３号パンフレットから周知であり、その開示は本明細書に含まれていると考えられる。
【００２８】
第１メモリ手段５のデータ構造では、検査メモリ領域７は各データセクタ上に分配されて、各データセクタにはそれ「自体」の割り当てられた検査情報がある。この検査情報ＴＩは、検査情報ビット対ＢＰ，  ＢＰＡおよびＢＰＢによりそれぞれ表される。最初の３つのデータセクタ８、９および１０は多数のデータセクタの代表として示されている。各セクタアクセス制御バイト１１、１１Ａおよび１１Ｂには、各データセクタ８、９および１０に割り当てられた検査情報ＴＩ、ＴＩＡおよびＴＩＢに対して２ビットが予約されている。このようにすると、たとえ環境パラメータが第１メモリ手段５の１つの帯に個別に作用しても、第１メモリ手段５に作用する環境パラメータによる元来記憶されている検査情報ＴＩ、ＴＩＡおよびＴＩＢの変更は、確実にほぼ１００％検出可能になる。しかし、この点で注意すべきことは、各検査情報ＴＩ、ＴＩＡおよびＴＩＢを表すために各データセクタ８、９および１０内に３つ以上のビットを備えることもでき、個々のビットを互いに並べる必要もないということである。
【００２９】
上記の２つの実施例では、複数のデータセクタに基づいたデータ構造が参照された。しかし、他のデータ構造も第１メモリ手段５には使用可能であることに注意すべきである。
【００３０】
図１に示すデータ記憶媒体２の適用例を参照にしながらデータ記憶媒体１の動作方式を以下に説明する。本適用例によると、データ記憶媒体１の回路２が半導体製造元でウェハー内に配置されソーボー−−第１ソーボー部分２３と第２ソーボー部分２５が導電的に接続された回路２の構成部分を構成している−−が損なわれてない時点において、ビット列「０１０１０１１０」により表される検査情報が第１メモリ手段５の検査メモリ領域７に記憶されていることになっている。さらに、多数のデータセクタ内の第１セクタ８だけが使用され、制御データが、４つのセクタデータバイト１２、１３、１４および１５への暗号化アクセスを可能にするセクタアクセス制御バイト１１に記憶されていることになっている。４つのセクタデータバイト１２、１３、１４および１５は、ユーザ情報ＵＩを代表するユーザデータを記憶しており、ユーザデータにより、データ記憶媒体１のユーザを明確に識別可能である。ユーザデータは、サービスプロバイダによりユーザデータメモリ領域６に記憶可能である。このサービスプロバイダは、４つのセクタデータバイト１２、１３、１４および１５への暗号化アクセス用コードを用いて、ユーザにデータ記憶媒体１を提供する。さらに、検査メモリ領域７に記憶されたビット列と同等のビット列は参照メモリ領域１８に記憶されていることになっている。次いで、回路２は、ウェハーから切り取られる。ソーボー（saw bow）は壊されて、２つのソーボー部分２３と２５が回路２内で互いに絶縁状態になる。この時点から、第１検査情報ＴＩはもはや変更されることはなくなる。
【００３１】
サービスプロバイダへの配送の後で、ユーザを識別するのに必要なユーザ情報ＵＩは、半導体製造元によりサービスプロバイダに提出されたコードにより、データ記憶媒体１に記憶されて、データ記憶媒体１は、アクセスが制限された会社の領域へのアクセスが可能にするために使用されることになる。
【００３２】
巡回中のデータ記憶媒体１は、使用中に、広い範囲の環境からの影響にさらされることになる。これらの環境からの影響はデータ記憶媒体１または回路２の環境パラメータにより特徴づけられる。本件では、データ記憶媒体１がうっかりと高周波溶接装置のそばにもってこられたと仮定してある。高周波溶接装置により生成された強力な高周波電界により第１メモリ手段５の内容が削除されてしまう。メモリの内容は、第１メモリ手段５の製造後にすぐの状態である「オリジナルステート（original state）」に戻される。この状態では、第１メモリ手段５は論理値１を表す複数のビットのみで構成される。
【００３３】
第１メモリ手段５の内容が削除されたことを通知しない、または通知できないユーザは、データ記憶媒体１を読取り／書込み基地の通信領域に導入して、制限されたアクセスゾーンへのアクセスを獲得する。読取り／書込み基地により出力された信号Ｓ−−信号Ｓは高周波搬送波により形成される−−は、データ記憶媒体１に伝えられて、データ記憶媒体１に電力を供給して、送受信手段３により受信される。ともかくも、回路２の電源電圧Ｖは送受信手段３により生成される。
【００３４】
電源電圧Ｖがしきい値を越えるとすぐに、検査信号ＳＳは検査信号生成器２２により生成されて、第１ソーボー部分２３と第２比較手段２４に出力される。同時に、第２比較手段２４は比較信号ＳＳ’を受け取る。信号ＳＳ’は、ソーボーが回路２内の一部であるので、検査信号ＳＳと一致しない。次いで、第２比較手段２４は、起動状態を表す状況信号ＳＣを生成して、この状況信号ＳＣを第１比較手段２０に出力する。
【００３５】
第１比較手段２０において、状況信号ＳＣがイネーブル状況を表しているので、その結果として、第１比較手段２０が第１メモリ手段５にアクセスして、環境パラメータにより変更された検査情報ＴＩを読み出す。この検査情報ＴＩはこの時点ではビット列「１１１１１１１１」により表されている。比較手段２０はさらに第２メモリ手段１６にアクセスして、元来記憶されている参照情報ＲＩを読み出す。この参照情報ＲＩは、環境パラメータによっては変更不可能であり、ビット列「０１０１０１１０」の形を取っている。次に、検査情報ＴＩは、第１比較手段２０により参照情報ＲＩと比較される。この比較により、検査情報ＴＩは参照情報ＲＩとは一致してないので、元来記憶されている検査情報の変更が第１メモリ手段に作用する環境パラメータによりもたらされたことが明らかになる。変更された検査情報の削除は、データ処理手段４に送られた指示信号ＤＳにより指示され、応答データＡＤの生成と出力以外のデータ処理手段４での以後の処理がすべて停止される。応答データＡＤは指示信号ＤＳの意味を表すものである。応答データＡＤは送受信手段３により読取り／書込み基地に送られて、その基地で、元来記憶されている検査情報ＴＩが変更されているのでデータ記憶媒体１が無効になったと解釈される。したがって、第１メモリ手段５を用いて記憶された任意の他の情報Ｉは極めて高い確度で変更されたものと推測できる。
【００３６】
データ記憶媒体１または回路２の場合に本発明による上記の方策手段を備えると有益であることが判明している、というのは、セクタアクセス制御バイト１１の内容が削除されるとデータ記憶媒体の不正動機に基づく使用に道を開くことになるにもかかわらず、第１データセクタ８の非合法的な使用が実質１００％の確度で防ぐことができるからである。
【００３７】
本件では、本発明によるデータ記憶媒体１における本発明による回路２の使用が説明されてきた。しかし、本発明による回路２はセルラー電話やパソコンなどに使用できることに注意すべきである。この場合には、回路２は、第１メモリ手段５と、第２メモリ手段１６と、検出手段１９とを含むメモリチップから構成され、こうしたメモリチップが所謂ＳＩＭモジュールで使用されるようになることに注意すべきである。このＳＩＭモジュールは現在、ユーザを同定するためにセルラー電話で使用されている。さらにこの場合に注意すべきことは、第１メモリ手段５と、第２メモリ手段１６と、検出手段１９とに加えて、本発明による回路２は、たとえばこの回路２によりマイクロコントローラを提供できるようにマイクロプロセッサまたはインターフェースチップも備えている場合がある。
【００３８】
さらに、データ記憶媒体１の送受信手段３はアンテナ構成の形を取ることもできることに注意すべきである。
【００３９】
さらに、送受信手段３  は容量性または光通信用に設計することもできることにも注意すべきである。
【００４０】
さらに、データ記憶媒体１は従来の接触式通信用に設計することも可能なことにも注意すべきである。
【００４１】
さらに、データ記憶媒体１はそれ自体の電源を備え、その電源は、たとえば、少なくとも１つのバッテリまたは太陽光セル構成の形を取ることが可能であることにも注意すべきである。
【００４２】
イネーブル手段２１は１度だけプログラム可能なＰＲＯＭメモリセルの１ビットの形態を取とれることにも注意すべきである。ＰＲＯＭメモリセルは、回路２の製造と検査が終わった後でかつ回路２を顧客に配送する前にプログラムされる。このビットで表される論理値は、検出手段１９をイネーブルにするイネーブル手段２１の状態を構成する。この場合には、単一ビットの代わりにビットパターンも用いれることにも注意すべきである。第２メモリ手段１６がＰＲＯＭの形を取る場合には、このＰＲＯＭの少なくとも１つのメモリセルをイネーブル手段２１として使用することもできる。
【００４３】
さらに、イネーブル手段２１がＰＲＯＭやヒューズなどの１度だけプログラム可能な手段の形態を取る場合には、イネーブル手段２１は、回路２の製造元ではなくデータ記憶媒体の製造元により検出手段１９をイネーブルにするようにプログラムされる場合があることに注意すべきである。データ記憶媒体の製造元は、回路２を用いてデータ記憶媒体１を製造したり、サービスプロバイダにより、データ記憶媒体１を末端のユーザに配送する。
【００４４】
さらに、イネーブル手段２１は回路２に備えられたヒューズの形態を取れることに注意すべきである。ヒューズは、回路２が顧客に配送される前に溶融し、ヒューズの溶融状態、すなわち、ヒューズの非導電状態が、検出手段１９をイネーブルにするイネーブル手段２１の状態を構成する。
【００４５】
さらに、第２メモリ領域１６が、データ処理手段４のように、ハードワイヤ式論理回路の一部として形成可能なことに注意すべきである。この場合にさらに注意すべきは、第２メモリ手段１６がマイクロコンピュータのプログラムメモリの形態も取れることである。参照情報ＲＩはプログラムコードの一部としても提供可能である。さらに注意すべきは、第２メモリ手段１６は、参照情報ＲＩの記憶だけのために備えることが可能なことである。
【００４６】
さらに、検査情報ＴＩと参照情報ＲＩはデータ処理手段４を用いて関連するメモリ手段５と１６から読み取られて、検出手段１９に供給されることに注意すべきである。
【００４７】
さらに、指示信号Ｄは２つのメモリ手段５と１６にも出力可能であり、２つのメモリ手段１５と１６は指示信号ＤＳの関数としてそのアクセス可能性に影響を及ぼすように設計可能であることにも注意すべきである。本発明の１つの可能な実施例は、指示信号ＤＳが元来記憶された検査情報ＴＩの変更を示しているときにメモリ手段５と１６の一方へのアクセスは不可能になることに特徴づけられる。
【００４８】
さらに、指示信号ＤＳは送受信手段３にも出力可能であり、送受信手段３は指示信号ＤＳの関数として通信容量に影響を及ぼすように設計されていることに注意すべきである。
【００４９】
さらに、第１メモリ手段５では、ハードウェア封入メモリ領域を各適用例に備えて、こうしたメモリ領域はそれぞれそれ自体の検査情報ＴＩを含む場合があることにも付記しておきたい。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１実施例によりデータ記憶媒体の概略構成図である。
【図２】本発明の第１実施例による、本発明のデータ記憶媒体の第１メモリ手段に情報を記憶するデータ構造を示す図である。
【図３】本発明の第２実施例による、本発明のデータ記憶媒体の第１メモリ手段に情報を記憶するデータ構造を示す図である。
【図１】
2005531841.tif 000003
【図２】
2005531841.tif 000004
【図３】
2005531841.tif 000005
【国際調査報告】
2005531841.tif 000006
2005531841.tif 000007
2005531841.tif 000008