(57)【要約】改良された貫通ビア垂直配線、貫通ビア型ヒートシンク及び関連する形成技術を実現する。得られる装置は、低温での堆積処理を可能にする有機誘電体層から利益を享受する。貫通ビア配線及びヒートシンクの形成に用いられる低温処理により、能動素子及び対応する回路の形成後を含め、半導体装置の製造におけるどの時点でも配線及びヒートシンクを形成することが可能になる。本発明の貫通ビア垂直配線は、配線構造を構成する種々の層のコンフォーマルな厚さを確保するように、形成されている。従って、基板の厚さと配線の直径との比が約４：１ないし約１０：１の範囲の高アスペクト比で、配線を形成することが可能である。
2005501413.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのビアが内部に形成されている基板であって、上記少なくとも１つのビアは、上記基板の第１の略平坦面から上記基板の第２の略平坦面に延びるビア表面を有している基板と、
上記少なくとも１つのビアのビア表面上に配置された有機誘電体層と、
上記誘電体層上に配置されており、上記基板の第１の略平坦面と上記基板の第２の略平坦面との間において、貫通ビアによる垂直配線を形成する第１の導電層とを備えている貫通ビア垂直配線装置。
【請求項２】
上記有機誘電体層は、さらにパリレン材料で構成されている、請求項１に記載の貫通ビア配線装置。
【請求項３】
上記誘電体層と上記第１の導電層との間において、上記少なくとも１つのビアのビア表面上に配置された拡散バリア層をさらに備えている、請求項１に記載の貫通ビア配線装置。
【請求項４】
上記拡散バリア層は、窒化物材料で構成されている、請求項３に記載の貫通ビア配線装置。
【請求項５】
上記第１の導電層上に配置されており、上記少なくとも１つのビアを全体的に充填する第２の導電層をさらに備えている、請求項１に記載の貫通ビア配線装置。
【請求項６】
上記有機誘電体層及び上記第１の導電層は、上記基板を摂氏約３００度未満の温度に保った状態で配置される、請求項１に記載の貫通ビア配線装置。
【請求項７】
基板の第１の略平坦面から上記基板の第２の略平坦面に延びるビア表面を有する少なくとも１つのビアを上記基板内に形成する工程と、
上記少なくとも１つのビアのビア表面上に有機誘電体層を配置する工程と、
上記基板の第１の略平坦面と上記基板の第２の略平坦面との間に貫通ビアによる電気配線を形成するように、第１の導電配線層を上記誘電体層上に配置する工程と、
上記有機誘電体層及び上記第１の導電層を配置する間、上記基板を約３００度未満の温度に保つ工程と
を含んでいる、貫通ビア垂直配線の形成方法。
【請求項８】
上記少なくとも１つのビアのビア表面上に誘電体層を配置する工程は、熱分解処理及び室温下での重合をおこなう工程をさらに含んでいる、請求項７に記載の方法。
【請求項９】
上記誘電体層上に第１の導電配線層を配置する工程は、金属・有機化学気相成長（ＭＯＣＶＤ）処理をおこなう工程をさらに含んでいる、請求項７に記載の方法。
【請求項１０】
上記基板内に少なくとも１つのビアを形成する工程は、深い反応性イオンエッチングにより少なくとも１つのビアを形成する工程をさらに含んでいる、請求項７に記載の方法。
【請求項１１】
上記誘電体層と上記第１の導電配線層との間において、上記少なくとも１つのビアのビア表面上に拡散バリア層を配置する工程をさらに含んでいる、請求項７に記載の方法。
【請求項１２】
上記第１の導電配線層を配置する前に、上記少なくとも１つのビアのビア表面上に接着促進層を配置する工程をさらに含んでいる、請求項７に記載の方法。
【請求項１３】
上記少なくとも１つのビアを全体的に充填するように、第２の導電配線層を上記第１の導電配線層上に配置する工程をさらに含んでいる、請求項７に記載の方法。
【請求項１４】
少なくとも１つのビアが内部に形成されている基板であって、上記少なくとも１つのビアは、上記基板の第１の略平坦面から上記基板の第２の略平坦面に延びるビア表面を有している基板と、
上記基板を摂氏約３００度未満の温度に保った状態で上記少なくとも１つのビアのビア表面上に配置された有機誘電体層と、
上記基板を摂氏約３００度未満の温度に保った状態で上記誘電体層上に配置され、上記基板の第１の略平坦面と上記基板の第２の略平坦面との間において貫通ビア垂直配線を形成する第１の導電層と
を備えている貫通ビア垂直配線装置。
【請求項１５】
上記誘電体層は、パリレン材料で構成されている、請求項１４に記載の貫通ビア垂直配線装置。
【請求項１６】
上記誘電体層と上記第１の導電層との間において、上記少なくとも１つのビアのビア表面上に配置された拡散バリア層をさらに備えている、請求項１４に記載の貫通ビア垂直配線装置。
【請求項１７】
上記拡散バリア層は、窒化物材料で構成されている、請求項１６に記載の貫通ビア垂直配線装置。
【請求項１８】
上記第１の導電層上に配置されており、上記少なくとも１つのビアを全体的に充填する第２の導電層をさらに備えている、請求項１４に記載の貫通ビア垂直配線装置。
【請求項１９】
１つ以上の第１の基板用貫通ビア垂直配線が内部に形成されている第１の基板であって、上記第１の基板用貫通ビア垂直配線は、上記第１の基板内に形成されたビア、該ビア内に配置された有機誘電体層、及び該有機誘電体層上に配置された第１の導電を有している第１の基板と、
上記第１の基板下に全体的に位置すると共に上記第１の基板に貼り付けられている第２の基板であって、その上部には、上記１つ以上の第１の基板用貫通ビア垂直配線を介して上記第１の基板と電気的に接続される電気回路が形成されている第２の基板とを備えている、複数基板の半導体装置。
【請求項２０】
上記第１の基板は、第１の材料で構成されており、上記第２の基板は、第２の材料で構成されている、請求項１９に記載の複数基板の半導体装置。
【請求項２１】
上記第１及び第２の基板は、第１の材料で構成されている、請求項１９に記載の複数基板の半導体装置。
【請求項２２】
上記第１の基板は、基板接着技術により上記第２の基板に貼り付けられている、請求項１９に記載の複数基板の半導体装置。
【請求項２３】
上記第１の基板は、はんだバンプにより上記第２の基板に貼り付けられている、請求項１９に記載の複数基板の半導体装置。
【請求項２４】
上記第１の基板は、第１の基板用貫通ビア型ヒートシンク構造をさらに備えており、該第１の基板用貫通ビア型ヒートシンク構造は、上記第１の基板内に形成されたビアと、該ビア内に配置された有機誘電体層と、該有機誘電体層上に配置された第１の導電層とを備えている、請求項１９に記載の複数基板の半導体装置。
【請求項２５】
上記第１の基板上に全体的に位置すると共に上記第１の基板に貼り付けられており、１つ以上の第３の基板用貫通ビア垂直配線が内部に形成されている第３の基板をさらに備えている、請求項１９に記載の複数基板の半導体装置。
【請求項２６】
上記第１の基板は電気回路をさらに備えており、上記１つ以上の第３の基板用貫通ビア垂直配線が、上記第１の基板上の電気回路と上記第３の基板との間の電気的接続を形成している、請求項２５に記載の複数基板の半導体装置。
【請求項２７】
上記第３の基板内に配置された第３の基板用貫通ビア型ヒートシンク構造と、上記第１の基板内に配置された第１の基板用貫通ビア型ヒートシンク構造とをさらに備え、上記第１及び第３の基板用貫通ビア型ヒートシンク構造は、上記複数基板の半導体装置全体を通じて熱流のための連続的な経路を形成している、請求項２５に記載の複数基板の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に、貫通ビア垂直配線、貫通ビア型ヒートシンク及びこれらに関連する形成方法に関する。
【背景技術】
【０００２】
半導体産業の到来時において、基板間の電気的及び電気光学的な配線は、ワイヤボンディング技術による素子同士の接続に限られていた。このことは、殆どの場合において、所望の素子同士がワイヤで接続された状態で、これらの基板が直線的に、二次元方向に存在することを意味している。貫通ビアによる配線（即ち、基板の一方の側からその内部を貫通して基板の反対側に向かって形成された接続）の出現は、三次元関係で存在する基板の積層構造をもたらした。これらの積層構造は、よりコンパクトな実装設計をもたらすと共に、センサ又はトランスデューサの配列など、高密度の素子の形成を可能にする。
【０００３】
また、貫通ビア配線により、異なる一連の素子間の相互接続がもたらされる。例えば、トランジスタなどのアナログ素子を１つの基板上に形成する一方で、データ処理用の素子などのデジタル素子を第２の基板上に形成することも可能である。コスト面の制約及び製造面の問題により、単一の基板上においてアナログ及びデジタル素子を組み合わせることは実際的ではない。従って、貫通ビア配線は、高密度の積層化された実装環境において異種素子同士を接続する手段をもたらすものである。
【０００４】
通常、貫通ビア配線は、ある程度の高温処理により形成される。例えば、酸化物からなる誘電体層は、通常、１０００℃を超える温度でおこなう熱酸化処理により形成される。このような高温処理は、貫通ビア配線の形成を初期段階の工程（即ち、基板上に素子を形成する前）に限定してしまう。後に基板上に形成される素子の大部分は、製造プロセス全体の最終段階でこのような高温処理が施されると、機能性及び信頼性の面で悪影響を受けることになってしまう。
【０００５】
貫通ビア配線の最終段階での処理は、基板の処理及び素子の形成が通常おこなわれることから、望ましいことである。多くの用途においては、厚い基板上に素子を形成した後、素子形成後の基板を薄くする手段として、基板の裏面側の相当部分をエッチングで除去する。基板のエッチング処理前に貫通ビア配線を形成することは、ビアのアスペクト比が相当高くなりビアの壁部内におけるコンフォーマルな堆積が不可能になってしまうため、実際的ではない。従って、先ず素子を基板上に形成して、その裏面側のエッチング処理を引き続いておこなった後に、プロセスの最終段階においてビアを形成することが、多くの用途において求められている。
【０００６】
今日まで、貫通ビア配線の低温処理は、プラズマ促進化学蒸着（ＰＥＣＶＤ）などの形成技術に限られていた。しかしながら、ＰＥＣＶＤ及びその他の周知の低温処理では、貫通ビアの内壁部におけるコンフォーマルな堆積が実現しない。一般的に、これらの処理は、（ビアの高さとビアの直径との比が）３：１、４：１又は５：１の高アスペクト比のビアに対してコンフォーマルな堆積を実現することが不可能である。ビアの壁部のコンフォーマルな被覆は、配線をさらに形成する上で必要であると共に、結果的に得られる配線を介した適切な送電又は光信号の送信を保証するものである。
【０００７】
従って、高アスペクト比で低温処理及びコンフォーマルな堆積を実現する貫通ビア配線の開発が求められている。このような低温処理により、全体的な半導体装置のプロセスの流れの最終段階において貫通ビア配線を形成することが可能になる。
【発明の開示】
【０００８】
本発明は、改良された貫通ビア垂直配線及び貫通ビア型ヒートシンクを実現するものである。得られる装置は、低温での堆積処理を可能にする有機誘電体層から利益を享受する。貫通ビア配線及びヒートシンクの形成に用いられる低温処理により、能動素子及び対応する回路の形成後を含め、半導体装置の製造におけるどの時点でも配線及びヒートシンクを形成することが可能になる。本発明の貫通ビア垂直配線は、配線構造を構成する種々の層のコンフォーマルな厚さを確保するように形成されている。従って、基板の厚さと配線の直径との比が約１０：１の範囲の高アスペクト比で、配線を形成することが可能である。
【０００９】
本発明は、貫通ビア垂直配線装置において具現化される。上記装置は、少なくとも１つのビアが内部に形成された基板と、上記少なくとも１つのビアの表面上に配置された有機誘電体層と、該誘電体層上に配置されており、上記基板の第１の略平坦面と上記基板の第２の略平坦面との間において貫通ビア垂直配線を形成する第１の導電層とを備えている。好適な実施形態において、上記有機誘電体材料は、パリレンＣ、Ｎ又はＤなどのパリレン材料で構成されている。
【００１０】
上記装置の多々ある実施形態において、上記誘電体層及び第１の配線層は、上記基板を摂氏約３００度未満の温度に保ちつつ配置される。この低温処理により、上記基板上に能動素子及び電気回路を形成した後、製造プロセスの最終段階において上記配線を形成することが可能になる。
【００１１】
また、上記装置は、上記誘電体層と上記第１の導電層との間において上記少なくとも１つのビアの表面上に配置された拡散バリア層と、上記第１の導電層と該第１の導電層に隣接する層との間に配置された接着促進層とを備えていてもよい。殆どの実施形態において、上記貫通ビア垂直配線は、上記第１の導電層上に配置された第２の導電層を備えており、該第２の導電層は、上記少なくとも１つのビアを全体的に充填するという目的に適うものである。
【００１２】
本発明の別の実施形態において、貫通ビア垂直配線の形成方法は、少なくとも１つのビアを基板内に形成する工程と、上記少なくとも１つのビアの表面上に有機誘電体層を配置する工程と、上記基板の第１の略平坦面と上記基板の第２の略平坦面との間に貫通ビア垂直配線を形成するように、第１の導電配線層を上記誘電体層上に配置する工程とを含んでいる。また、上記有機誘電体及び上記第１の導電層を配置する工程は、上記基板を約３００度未満の温度に保ちながら遂行される。通常、低温処理は、室温下での重合を組み合わせた熱分解などの気相成長により上記誘電体層を配置すること、及び金属・有機化学気相成長（ＭＯＣＶＤ）処理により上記第１の導電配線層を配置することにより維持される。通常、エッチング処理は、高アスペクト比のビアを形成するための深い反応性イオンエッチング法を伴うことになる。
【００１３】
また、上記貫通ビア垂直配線形成方法は、追加的な処理工程を伴う場合がある。これらの追加的な工程には、上記誘電体層と上記第１の導電配線層との間において、上記少なくとも１つのビアのビア表面上に拡散バリア層を配置する工程が含まれる。上記拡散バリア層は、高温での用途において金属原子の拡散を防止する。接着促進層を配置する追加的な工程は、上記導電層と隣接する層との間の接着を促進するために必要とされる場合がある。殆どの用途において、上記少なくとも１つのビアを全体的に充填するように、第２の導電配線層を上記第１の導電配線層上に配置する必要がある。これらの用途において、上記第１の導電層は、後に形成される上記第２の導電層のためのシード層としての役割を果たす。
【００１４】
本発明の別の実施形態において、半導体製造方法は、半導体基板の表面上に能動素子及び/又は電気回路を形成する工程を含んでいる。上記能動素子及び/又は電気回路の形成後、上記基板内に貫通ビア垂直配線が形成される。上記貫通ビア垂直配線の低温処理により、上記基板上に他の構造、回路及び素子を形成した後に上記配線を形成することができる。
【００１５】
本発明は、複数基板の半導体装置においても具現化される。上記多層の半導体装置は、２つ以上の基板からなる積層体を備える。上記積層体における基板のうち１つ以上の基板は、１つ以上の貫通ビア垂直配線を備える。上記１つ以上の貫通ビア垂直配線は、上記基板内に形成されたビアと、有機誘電体層と、第１の導電層とを備えている。通常、上記基板を約３００℃未満の温度に保ちながら上記貫通ビア垂直配線を形成することによりその範囲が定められる。上記貫通ビア配線は、１つの基板上の素子及び回路を、上記積層体における別の基板上の素子及び回路に電気的に接続する機能を果たす。上記積層体における基板は全て、シリコンなどの同じ材料から構成されていてもよいし、或いは上記基板は、電気的及び電気光学的な接続に対応するために異なる材料から構成されていてもよい。また、上記複数基板の装置は、該複数基板の半導体装置全体を通じて熱流のための連続的な経路を形成する貫通ビア型ヒートシンク構造を備えていてもよい。
【００１６】
従って、本発明は、改良された貫通ビア垂直配線及び貫通ビア型ヒートシンクを実現するものである。貫通ビア配線及びヒートシンクの形成に用いられる低温処理により、能動素子及び対応する回路の形成後を含め、半導体装置の製造におけるどの時点でも配線及びヒートシンクを形成することが可能になる。本発明の貫通ビア垂直配線は、配線構造を構成する種々の層のコンフォーマルな厚さを確保するように形成されている。従って、基板の厚さと配線の直径との比が約１０：１までの範囲の高アスペクト比で、配線を形成することが可能である。
〔発明の詳細な説明〕
【００１７】
以下、添付図面を参照しながら本発明をより詳細に説明し、本発明の好適な実施形態を示す。ただし、本発明は、様々な形で実施することも可能であり、本願明細書に記載の実施形態に限定されるものとして解釈されるべきではない。むしろ、これらの実施形態は、本開示を徹底的で完全なものにするために示されており、当業者に対して本発明の範囲を十分に知らしめるものである。全般に亘り、同じ符号は、同じ構成要素を示す。
【００１８】
図１は、本発明の実施形態に係る貫通ビアによる垂直配線（ＴＶＩ）の断面図である。貫通ビア垂直配線１０は、1つ以上のビア１４が内部に形成された基板１２を備えている。通常、基板はシリコンで構成されるが、その他のあらゆる適切な基板材料を用いて基板を構成することもできる。他の適切な基板材料の例としては、ガリウムヒ素、セラミック材料、ガラス材料などがある。本発明は、基板の厚さとビアの直径との比が典型的には約４：１ないし約１０：１の範囲である、高アスペクト比で形成可能なビアを実現するものである。例えば、５００マイクロメートルの厚さの基板は、５０マイクロメートルという小さな直径のビアに対応可能である。このような高アスペクト比は、ビア１４の内壁部１６に材料の層をコンフォーマルに形成する本発明の特性により、実現可能となっている。
【００１９】
基板１２の表面上及び１つ以上のビア１４の内壁部１６上には、有機誘電体層１８が配置されている。本発明の一実施形態において、有機誘電体層の材料には、パリレンＣ、Ｎ又はＤなどのパリレン材料が含まれる。別の実施形態において、（３００℃を下回る）低温下でコンフォーマルな堆積をおこなう手法が可能であれば、誘電体層は、酸化物、窒化物又はその他の化合物から構成されてもよい。誘電体層は、基板と、１つ以上の貫通ビア垂直配線の導電部との間の電気的分離をもたらす。通常、有機誘電体材料は、低温処理、即ち、摂氏約３００度（℃）未満、好ましくは約２００℃での処理により形成される。例えば、真空での重合を組み合わせた熱分解処理などの気相堆積技術を用いることにより、約２００℃の温度で誘電体層を形成してもよい。誘電体層は、通常、約５００オングストロームないし約５０００オングストロームの範囲の厚さ、好ましくは、約２０００オングストロームの厚さを有する。
【００２０】
貫通ビア垂直配線１０の構造体には、任意の拡散バリア層２０も含まれていてよい。拡散バリア層は、後に形成される導電性配線材料の熱拡散を防止するために設けられる。通常、拡散バリア層は、結果的に得られる装置を自動車分野におけるセンサなど、高温の用途に使用する場合に、貫通ビア垂直配線構造体内に設けられる。低温の用途の場合には、拡散バリア層を備えた本発明の配線を構成する必要がないこともある。拡散バリア層は、通常、従来の低温のＣＶＤ又はスパッタリング技術を用いて配置する。拡散バリア層は、窒化チタニウム（ＴｉＮ）など、高融点金属の窒化物材料から構成されていてもよい。窒化シリコン（ＳｉＮx）、窒化タンタル（ＴａＮ）、窒化ハフニウム（ＨｆＮ）など、別の窒化物材料を用いることも可能である。拡散バリア層は、通常、約５００オングストロームないし約５０００オングストロームの範囲の厚さ、好ましくは、約２０００オングストロームの厚さを有する。
【００２１】
誘電体層１８と、後に形成する導電性配線材料との間に任意の接着促進層２２を形成することも有利になる場合がある。当業者には知られているように、銅及び金などの多くの導体材料は、接着特性が低く、構造体中の隣接する層に対する適切な接着性を確保するために接着促進物質を必要とする。拡散バリア層２０を必要とする用途においては、拡散バリア層が十分な接着促進特性を発揮する場合がある。しかしながら、拡散バリア層を必要としない用途、又は拡散バリア層が十分な接着促進特性を発揮しない用途においては、別個の接着促進層を設けなければならない場合がある。接着促進層は、ＴｉＮ又はその他のあらゆる適切な材料から構成されてもよい。接着促進層は、通常、約５０オングストロームないし約２００オングストロームの範囲の厚さ、好ましくは、約１００オングストロームの厚さを有する。接着促進層は、スパッタリング又はその他のあらゆる適切な低温処理により形成可能である。
【００２２】
貫通ビア垂直配線１０は、有機誘電体層１８又は、必要に応じて、拡散バリア層２０或いは接着促進層２２上に配置された第１の導電層２４を備えている。ビアが大きい直径を有する場合、第１の導電層は、後に形成されてビア内を完全に充填する第２の導電層２６のためのシード層として機能することも可能である。第１の導電層は、通常、金属・有機化学気相成長（ＭＯＣＶＤ）技術又はその他のあらゆる適切な低温処理により形成される。第１の導電層は、銅、金又はその他のあらゆる適切な導体材料で構成されてもよい。第１の導電層は、通常、約０．５マイクロメートルないし５マイクロメートルの範囲の厚さ、好ましくは、約１マイクロメートルの厚さを有する。
【００２３】
大型のビア構造においては、任意の第２の導電層２６でビアを完全に充填しなければならない場合がある。通常、第２の導電層の処理がおこなわれるのは、マスキングにより、能動素子（図１には図示せず）に通じる導電性の配線コンタクトを構成する領域２８の範囲を基板１２の表面上において定めた後である。第２の導電層は、通常、電気化学的堆積技術又はその他のあらゆる適切な低温処理により形成される。第２の導電層は、銅、金又はその他のあらゆる適切な導体材料で構成されてもよく、通常は、第１の導電層の形成に用いられた材料と同様の材料で構成される。第２の導電層の厚さは、一般的に、充填を必要とするビアの直径に基づいて決められる。
【００２４】
図２Ａ〜図２Ｄは、本発明の実施形態の製造方法に係る、貫通ビア垂直配線装置の製造プロセスにおける各段階を示す断面図である。本製造プロセスは、能動素子及び回路の形成後に、基板上に貫通ビア垂直配線を形成することを可能にする低温処理を実現するものである。
【００２５】
図２Ａは、１つ以上のビア１４が内部に形成された基板１２の断面図である。通常、フォトリソグラフィによるパターニングをおこなうことにより、ビアが形成される基板の領域の範囲が決められると共にパターニングが施される。パターニングにより、これらの領域の範囲が決まると、深い反応性イオンエッチングなどのエッチング処理がおこなわれて、基板内を貫通する高アスペクト比のビアが形成される。
【００２６】
図２Ｂは、誘電体層１８及び任意の拡散バリア層２０が形成された後の貫通ビア垂直配線構造体の断面図である。誘電体層は、低温処理、即ち、摂氏約３００度（℃）未満、好ましくは約２００℃での処理により配置されている。例えば、室温下での重合を組み合わせた熱分解などの気相堆積技術を用いることにより、誘電体層を約２００℃の温度で形成することも可能である。熱分解は、モノマーを気化させ、その気体を分解温度まで加熱して結合を解き、その生成物を基板の表面上において凝縮してポリマーを形成する工程（即ち、表面重合）を伴う。このプロセスにおける気体が約３００℃の低温のしきい値を超える一方で、基板本体を低温に（通常は、室温に）保つことにより、表面重合のプロセスを円滑化する。拡散バリア層は、金属・有機化学気相成長（ＭＯＣＶＤ）、イオンビームスパッタ蒸着（ＩＢＳＤ）又は同様の蒸着法などの低温処理技術により配置される。
【００２７】
図２Ｃは、任意の接着促進層２２及び第１の導電層２４が形成された後の貫通ビア垂直配線構造体の断面図である。通常、任意の接着促進層は、後に形成される導電層と誘電体又は拡散バリア層との間の接着を促進するために用いられる。接着促進層は、従来のスパッタリング技術により配置してもよいし、或いはその他のあらゆる適切な半導体堆積技術を用いてもよい。第１の導電層は、ＭＯＣＶＤ、ＩＢＳＤ又は同様の半導体処理技術など、低温処理技術を用いて配置される。ビアの直径が大きい場合、第１の導電層が、後におこなわれる、ビアを完全に充填する第２の導電層の処理のためのシード層を構成する。
【００２８】
図２Ｄは、第２の導電層２６の形成、その平坦化及び任意のパシベーション層３０の形成がおこなわれた後の貫通ビア垂直配線構造体の断面図である。パシベーション層は、回路及び素子の保護を補助する。パシベーション層は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、ポリイミド、ベンゾシクロブテン（ＢＣＢ）などの適切な無機又は有機材料から形成されてもよい。パシベーション層は、通常、約０．５マイクロメートルないし約８．０マイクロメートルの厚さを有する。
【００２９】
第２の導電層２６の堆積後、第１の導電層２４のうち第２の導電層の下に位置しない部分を除去する。通常、化学研磨処理をおこなうことにより、第１の導電層のこれらの部分を除去する。研磨処理により、誘電体層１８、拡散バリア層２０又は、図２Ｄに示すように、接着促進層２２が露出する。除去/研磨処理の後、誘電体層１８、拡散バリア層２０又は、図２Ｄに示すように、接着促進層２２の露出部分上に、任意のパシベーション層を配置する。通常、パシベーション層は、ベンゾシクロブテン（ＢＣＢ）などの有機誘電体材料、又はシリコン酸窒化物などの有機誘電体材料で構成される。
【００３０】
図３は、本発明の実施形態に係る、貫通ビア垂直配線装置を製造するための処理工程のフロー図である。この製造プロセスは、全体を通して低温処理をおこなうものであり、これにより、基板上の能動回路の形成後にビアを形成することが可能になる。ステップ１００においては、基板内に１つ以上のビアを形成するが、通常、深い反応性イオンエッチングなどのエッチング処理をおこなうことにより、高アスペクト比のビアを形成する。
【００３１】
ステップ１１０においては、基板上及び１つ以上のビアの内面に有機誘電体層を配置する。通常、誘電体材料は、有機誘電体層の堆積をおこなう際に基板を摂氏約３００度未満に保つことを可能にする低温処理により配置される。例えば、熱分解処理をおこなうことにより、モノマーを気化させ、その気体を分解温度まで加熱し、そして基板上において表面重合を起こさせることもできる。
【００３２】
任意のステップ１２０においては、誘電体層上に拡散バリア層を配置する。拡散バリア層は、導電性配線材料の熱拡散を防止する。通常、拡散バリア層は、結果的に得られる装置が高温の用途に使用される場合に必要となる。低温の用途の場合には、拡散バリア層を形成する必要性がなくなることもある。任意のステップ１３０においては、誘電体層又は拡散層のいずれか一方の上に接着促進層を配置する。接着促進層は、誘電体層又は拡散バリア層と、後に形成される導電層との間の接着を促進するために必要とされる場合がある。通常、銅、金などの導電層材料は、その下に位置する層との十分な接着のために、接着促進層を必要とする。拡散バリア層及び接着促進層は、通常、基板を摂氏約３００度未満の温度に保つことが可能な低温処理により配置される。
【００３３】
ステップ１４０においては、誘電体層（又は、拡散バリア層或いは接着促進層などの中間層）上に、第１の導電配線層を配置する。第１の導電配線層は、基板の第１の略平坦面と基板の第２の略平坦面との間に貫通ビアによる電気配線を形成するように、配置される。通常、第１の導電層は、基板を約３００℃未満の温度に保つことが可能な低温処理により形成される。例えば、第１の導電層は、ＭＯＣＶＤ処理技術などにより形成することもできる。
【００３４】
任意のステップ１５０及び１６０においては、フォトレジストを配置し、パターン化し、そしてマスクとして使用することによりビアの領域及びビアから通じる導電性のコンタクトの範囲を定める、リソグラフィによるパターニングをおこなう。貫通ビア垂直配線のビアの直径が大きい場合には、第２の導電層を配置してビア内を完全に充填する。通常、第２の導電層は、基板を約３００℃未満の温度に保つことが可能な低温処理により形成される。例えば、第２の導電層は、従来の電気メッキ技術などにより形成することもできる。
【００３５】
図４は、本発明の別の実施形態に係る、貫通ビア垂直配線と共に形成することが可能なヒートシンク構造の平面図であり、図５はその断面図である。半導体基板１０の内部には１つ以上のヒートシンク孔４０が形成されている。ヒートシンク孔は、従来の化学エッチング又は機械加工法を用いて基板内に開口を設けることにより、形成することも可能である。本発明の一実施形態において、これらの孔は、ウェハを貫通する形で異方性の化学エッチングをおこなう技術により形成される。通常、ヒートシンク孔は、図４及び図５に示される、ウェハを貫通する配線ビア４２を形成するエッチング処理の際に同時に形成される。
【００３６】
図４に示す実施形態において、ヒートシンク構造４４は、基板の厚さに対して最大限に表面領域を露出させるために、多分岐の構成に設計されている。また、多分岐の構成により、基板上に形成された１つ以上の電力消費型の半導体素子４６をヒートシンク構造で囲むことが可能になっている。
【００３７】
基板１０内のヒートシンク孔４０の形成後、これらの孔は、適切な金属材料、好ましくはニッケル、銅などの熱伝導性材料で充填される。通常、従来の化学的又は機械的な堆積技術を用いることにより、ヒートシンク孔を熱伝導性で充填して、ヒートシンク構造４４を形成する。例えば、従来の電気メッキ技術を用いることにより、ヒートシンク孔を充填してもよい。この点で、熱伝導性材料によるこれらの孔の充填は、導電性の配線ビア４２を形成するためにおこなわれる第１及び/又は第２の導電層の処理工程により完了することもできる。
【００３８】
通常、ヒートシンク構造は、ペルティエ素子又はその他の熱電モジュール（図１及び図２には図示せず）などの外部冷却装置と、熱的に、そして特質上、機械的に接続される。冷却装置は、ヒートシンクの金属部分を、基板上に形成された電子素子の動作温度を大きく下回る温度に維持する機能を果たす。自然な伝導により、熱は、高温領域、即ち、電力消費型の半導体素子４６から、低温領域、即ち、貫通ビア型のヒートシンク構造へと流れる。そして、ヒートシンク構造が外部冷却装置に熱を伝える。
【００３９】
図６は、本発明の実施形態に係る、貫通ビア垂直配線と、基板を貫通するヒートシンクとを組み込んだ複数基板の積層体の断面図である。図示の実施形態においては、能動素子と、能動素子同士を接続する貫通ビア垂直配線と、複数基板の構造全体の熱を逃す貫通ビア型ヒートシンク構造とを有する３層の基板２００、２１０及び２２０が設けられている。これらの基板を同様の材料で（即ち、全てシリコン基板として）構成することにより、同種の集積を実現することもできる。また、これらの基板を異なる材料で（即ち、シリコン基板及び光学材料基板として）構成することにより、異種の集積を実現することもできる。図６に示す実施形態において、第１の基板２００は、第１の材料で構成されており、第２及び第３の基板２１０及び２２０は、第１の材料とは異なる第２の材料で構成されている。
【００４０】
図示の実施形態において、第１の基板２００は、第１の基板に形成された能動素子２４０と第２の基板２１０に形成された能動素子２５０とを電気的に接続する機能を果たす貫通ビア垂直配線２３０を有している。例えば、第１の基板は、センサ又は検出器の形で構成された能動素子を有していてもよく、この素子は、増幅器など、第２の基板のアナログ素子に対してビアを介して接続される。第２の基板２１０は、第２の基板に形成された能動素子２７０と第３の基板２２０に形成された能動素子２８０とを接続する機能を果たす貫通ビア垂直配線２６０を有している。例えば、第２の基板は、増幅器などのアナログ素子を有していてもよく、この素子は、第３の基板に形成された処理又は多重化素子に対してビアを介して接続される。
【００４１】
また、第１の基板２００は、第２の基板２１０に形成されたヒートシンク構造３００に対して全体的に位置合わせされていると共に接続されている貫通ビア型ヒートシンク２９０を有している。この全体的に位置合わせされた経路により、下に位置する第３の基板２２０と、対応する外部冷却装置（図６には図示せず）及び/又は放熱領域とに熱を流す連続的な経路が構成される。図示の実施形態においては、これらのヒートシンク構造を全体的に位置合わせすることにより連続的な経路を実現しているが、部分的に位置合わせされた又は位置合わせされない構成のヒートシンクを実現するように、ヒートシンク構造を形成すること或いはウェハを積層することも可能である。通常、複数基板の積層体の実施形態は、外部冷却装置（図６には図示せず）への熱の流れを可能にする貫通ビア型ヒートシンク構造を包含する。外部冷却装置は、第３の基板２２０に、又は複数基板の積層体にほぼ近接する位置に配置してもよい。
【００４２】
基板が積層化された構成における個々の基板は、それぞれ個別に形成され後に、従来のはんだ付け、接着工程、又は隣接する基板を接続するその他の適切な手段により互いに接続される。図６に示す実施形態において、第１及び第２の基板間と、第２及び第３の基板間とには接着層３１０が設けられている。接着層は、基板の裏面と、基板上に形成され、能動素子、ウェハを貫通する配線及びヒートシンク上に位置するパシベーション層３２０とに対して接着する。
【００４３】
図７は、本発明に係る、貫通ビア垂直配線を組み込んだ複数基板の積層体の断面図である。図示の実施形態においては、能動素子と、能動素子同士を接続する貫通ビア垂直配線とを有する２層の基板４００及び４１０が設けられている。第１の基板４００の内部には、３つの貫通ビア垂直配線４２０、４３０及び４４０が形成されている。これら３つの貫通ビア垂直配線により、光電子素子４５０及び４６０に対する電気的接続が形成される。一実施形態において、第１の基板は、ガリウムヒ素（ＧａＡＳ）で構成されており、光電子素子は、垂直共振器表面発光ダイオードレーザー（ＶＣＳＥＬ）又は発光ダイオード（ＬＥＤ）などの発光素子である。ＶＣＳＥＬ又はＬＥＤは、第１の基板の表面にアレイ状に配置してもよい。第２の基板４１０には、能動回路４７０及び４８０が超大規模集積（ＶＬＳＩ）回路の構成回路として配置されている。一実施形態において、第２の基板はシリコンで構成されており、能動回路の素子はセンサである。図７に示す実施形態における第１及び第２の基板は、はんだバンプ４９０を介して接続されている。はんだバンプは、貫通ビア垂直配線４２０、４３０及び４４０と、第２の基板上に形成されたコンタクトパッド５００とに対して接触している。はんだバンプによる接続は、一例として示しただけであり、本願明細書に開示されている本発明の概念から逸脱することなく、接着などの他の基板接続手段を実現することも可能である。図７に示す構成により、拡張可能な光電子素子のアレイが実現すると共に、ワイヤボンディング及び表面のリード線が不要となるため、配線インダクタンス及び容量が低減される。
【００４４】
従って、本発明は、改良された貫通ビア垂直配線、貫通ビア型ヒートシンク及び関連する配線及びヒートシンクの形成方法を実現するものである。パリレン化合物などの有機誘電体材料を組み込むことにより、製造プロセス全般に亘って低温処理の維持が可能となる。貫通ビア配線及びヒートシンクの形成に用いられる低温処理により、能動素子及び対応する回路の形成後を含め、半導体装置の製造におけるどの時点でも配線及びヒートシンクを形成することが可能になる。本発明の貫通ビア垂直配線は、配線構造を構成する種々の層のコンフォーマルな厚さを確保するように形成されている。従って、基板の厚さと配線の直径との比が約４：１ないし約１０：１の範囲の高アスペクト比で、配線を形成することが可能である。これらの配線及びヒートシンクは、複数基板の構造において有用性が高い。これらにより、積層された基板間において容易な電気的接続手段が実現するため、不必要な電気的な結合線が排除されると共に、異なるタイプの材料からなる基板の積層に拍車がかかる。
【００４５】
前述の説明及び対応する図面において示した教示により利益がもたらされる、本発明が属する技術の当業者であれば、本発明の数々の変更及び異なる実施形態を案出することであろう。従って、当然のことながら、本発明は、開示された具体的な実施形態に限定されるものではなく、変更及び異なる実施形態も付記した特許請求の範囲内に含まれることを意図している。本願明細書においては、具体的な用語が使用されているが、これらは一般的及び説明的な意味でのみ用いられており、限定を目的としていない。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態に係る、基板内の貫通ビア垂直配線の断面図である。
【図２】２Ａ〜２Ｄは、本発明の実施形態に係る、貫通ビア垂直配線の処理における各製造段階を示す断面図である。
【図３】本発明の実施形態に係る、貫通ビア垂直配線を形成するためのプロセスのフロー図である。
【図４】本発明の実施形態に係る、貫通ビア垂直配線及び貫通ビア型ヒートシンク構造を示す上面図である。
【図５】本発明の別の実施形態に係る、貫通ビア型ヒートシンク及び貫通ビア垂直配線の断面図である。
【図６】本発明の実施形態に係る、貫通ビア垂直配線、貫通ビア型ヒートシンク及び接着を実現した複数基板の半導体装置の断面図である。
【図７】本発明の実施形態に係る、貫通ビア垂直配線及びはんだバンプを実現した複数基板の半導体装置の断面図である。
【図１】
2005501413.tif 000003
【図２】
2005501413.tif 000004
【図３】
2005501413.tif 000005
【図４】
2005501413.tif 000006
【図５】
2005501413.tif 000007
【図６】
2005501413.tif 000008
【図７】
2005501413.tif 000009
【国際公開パンフレット】
2005501413.tif 000010
2005501413.tif 000011
2005501413.tif 000012
2005501413.tif 000013
2005501413.tif 000014
2005501413.tif 000015
2005501413.tif 000016
2005501413.tif 000017
2005501413.tif 000018
2005501413.tif 000019
2005501413.tif 000020
2005501413.tif 000021
2005501413.tif 000022
2005501413.tif 000023
2005501413.tif 000024
2005501413.tif 000025
2005501413.tif 000026
2005501413.tif 000027
2005501413.tif 000028
2005501413.tif 000029
2005501413.tif 000030
2005501413.tif 000031
2005501413.tif 000032
2005501413.tif 000033
2005501413.tif 000034
2005501413.tif 000035
2005501413.tif 000036
2005501413.tif 000037
2005501413.tif 000038
2005501413.tif 000039
【国際公開パンフレット（コレクトバージョン）】
2005501413.tif 000040
2005501413.tif 000041
【国際調査報告】
2005501413.tif 000042
2005501413.tif 000043
2005501413.tif 000044