(57)【要約】  トレンチのコーナー部の丸みを改善する、半導体製造中にシャロー・トレンチ分離を実行する方法が開示される。この方法は、活性領域（３０）間のシリコン基板（２４）中にトレンチ（３４）をエッチングするステップと、このトレンチ上で２度のライナー酸化プロセス（５６）、（６０）を実行するステップとを含む。この方法は、活性領域（３０）上で２度の犠牲酸化プロセス（７２）、（７６）を実行するステップをさらに含んでおり、トレンチ（３４）のコーナー部（３５）は、この４度の酸化プロセスによって実質的に丸められる。
2005514791.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）活性領域（３０）間のシリコン基板（２４）中にトレンチ（３４）をエッチングするステップと、
（ｂ）前記トレンチ（３４）上で、２度のライナー酸化プロセス（７２），（７６）を実行するステップと、
（ｃ）前記活性領域（３０）上で、２度の犠牲酸化プロセス（７２），（７６）を実行するステップとを含み、前記トレンチ（３４）のコーナー部（３５）は、この４度の各酸化プロセスにおいて丸められる、
半導体の製造中にトレンチのコーナー部の丸みを改善する、シャロー・トレンチ分離を実行する方法。
【請求項２】
前記シリコン基板（２４）は、パッド酸化物（２６）の層と、前記基板（２４）上に活性領域（３０）および分離領域（３３）を定義するマスク材料（２８）とを含んでおり、
前記ステップ（ａ）は、
（ｉ）前記２度のライナー酸化より前に、前記シリコン基板（２４）を前洗浄し、これによって前記後の酸化プロセス（７２），（７６）のため、前記トレンチのコーナー部（３５）を露出すべく前記パッド酸化物（２６）中にアンダーカットを生成するステップをさらに含む、請求項１記載の方法。
【請求項３】
前記ステップ（ａ）は、
（ｉ）前記パッド酸化物（２６）のほぼ１００Åから３００Åを除去するステップをさらに含む、請求項２記載の方法。
【請求項４】
前記ステップ（ｂ）は、
（ｉ）第１酸化物層（３８）をその中に成長させた前記トレンチ（３４）上で、第１ライナー酸化プロセス（５６）を実行するステップと、
（ｉｉ）前記トレンチ（３４）から前記第１酸化物層（３８）を除去するステップと、
（ｉｉｉ）第２酸化物層（４０）をその中に成長させた前記トレンチ（３４）上で、第２ライナー酸化プロセス（６０）を実行するステップとをさらに含む、請求項２記載の方法。
【請求項５】
前記ステップ（ｃ）は、
前記基板（２４）上に分離酸化物（４２）をたい積するステップと、
前記分離酸化物（４２）が前記マスク材料（２８）とほぼ同じ高さになるように、前記分離酸化物（４２）を研磨するステップと、
前記マスク材料（２８）を除去するステップとをさらに含む、請求項４記載の方法。
【請求項６】
前記マスク材料（２８）を除去した後、前記基板（２４）の前記活性領域（３０）上で標準的な洗浄を実行するステップをさらに含む、請求項５記載の方法。
【請求項７】
前記ステップ（ｃ）は、
（ｉ）第１酸化物層（４４）をその上に成長させた前記基板（２４）上で、第１犠牲酸化プロセス（７２）を実行するステップと、
（ｉｉ）前記トレンチ（３４）から前記第１酸化物層（４４）を除去するステップと、
（ｉｉｉ）第２酸化物層（４０）をその上に成長させた前記基板（２４）上で、第２犠牲酸化プロセス（７６）を実行するステップとをさらに含む、請求項４記載の方法。
【請求項８】
（ｄ）前記活性領域（３０）中の前記基板（２４）上のポリシリコンの層をパターン化するステップを含む製造プロセスを継続するステップをさらに含み、前記丸められたトレンチのコーナー部により、前記ポリシリコンおよび前記シリコン基板（２４）間の電子漏れを実質的に減少する、請求項７記載の方法。
【請求項９】
（ａ）前記シリコン基板（２４）上に活性領域（３０）および分離領域（３２）を定義する、パッド酸化物の層（２６）およびマスク材料（２８）を有するシリコン基板（２４）上で、前記分離領域（３２）の前記シリコン基板（２４）中にトレンチ（３４）をエッチングするステップと、
（ｂ）第１酸化物層（３８）をその中に成長させた前記トレンチ（３４）上で、第１ライナー酸化プロセス（５６）を実行するステップと、
（ｃ）前記トレンチ（３４）から第１酸化物層（３８）を除去するステップと、
（ｄ）第２酸化物層（４０）をその中に成長させた前記トレンチ（３４）上で、第２ライナー酸化プロセス（６０）を実行するステップと、
（ｅ）前記マスク材料（２８）を除去するステップと、
（ｆ）第１酸化物層（４４）をその上に成長させた前記基板（２４）上で、第１犠牲酸化プロセス（７２）を実行するステップと、
（ｇ）前記基板（２４）から前記第１酸化物層（４４）を除去するステップと、
（ｈ）前記第２酸化物層（４６）をその上に成長させた前記基板（２４）上で、第２犠牲酸化プロセス（７６）を実行するステップと、
（ｉ）前記基板（２４）から前記第２酸化物層（４６）を除去するステップと、を含み、
前記トレンチ（３４）のコーナー部（３５）は、この４度の各酸化プロセスにおいて丸められる、
トレンチのコーナー部の丸みを改善する、半導体製造中にシャロー・トレンチ分離を実行する方法。
【請求項１０】
前記ステップ（ａ）は、
（ｉ）前記２度のライナー酸化より前に、前記シリコン基板（２４）を前洗浄し、これによって前記後の酸化プロセスのため、前記トレンチのコーナー部（３５）を露出すべく前記パッド酸化物（２６）中にアンダーカットを生成するステップをさらに含む、請求項９記載の方法。
【請求項１１】
（ｊ）前記活性領域（３０）中の前記基板（２４）上のポリシリコンの層をパターン化するステップを含む製造プロセスを継続するステップをさらに含み、前記丸められたトレンチのコーナー部により、前記ポリシリコンおよび前記シリコン基板（２４）間の電子漏れを実質的に減少する、請求項１０記載の方法。
【請求項１２】
前記第１犠牲酸化プロセス（７２）を実行する前に、
（ａ）前記基板（２４）上に分離酸化物（４２）をたい積するステップと、
（ｂ）前記分離酸化物（４２）が前記マスク材料（２８）とほぼ同じ高さになるように、前記分離酸化物（４２）を研磨するステップとをさらに含む、請求項１１記載の方法。
【請求項１３】
前記マスク材料（２８）を除去した後、前記基板（２４）の前記活性領域（３０）上で標準的な洗浄を実行するステップをさらに含む、請求項１２記載の方法。
【請求項１４】
活性領域（３０）中の基板（２４）によって形成された壁を有する前記基板（２４）の分離領域（３２）中のトレンチ（３４）と、
前記活性領域（３０）上にたい積されたポリシリコンの第１層と、
前記活性領域（３０）中の前記ポリシリコンおよび前記基板間の電子漏れを著しく減少させることにより前記トランジスタ構造の性能を改善する、ポリシリコンの第１層に隣接する実質的に丸められたトレンチのコーナー部（３５）であって、前記トレンチ（３４）上に２度のライナー酸化（５６），（６０）を実行し、その後２度の犠牲酸化プロセス（７２），（７６）を実行することによって製造処理中に形成されるコーナー部（３５）とを含む、
製造処理における段階において分離領域および活性領域（３０）を有する、半導体基板中のトランジスタ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体加工に関し、より詳しくは、半導体デバイスの製造中にトレンチ分離を実行する方法に関する。
【背景技術】
【０００２】
シャロー・トレンチ分離（ＳＴＩ）技術は、同一の型のデバイスを分離するために、ＬＯＣＯＳ分離の代わりに、浅く、再度充てんされるトレンチを使用する。
このプロセスは、シリコン基板上にパッド酸化物の層のたい積、シリコン基板上に活性領域を定義する窒化物マスクのパターン化によって開始する。その後シャロー・トレンチが、活性領域間の窒化物マスクの開口部中のシリコン基板の中にエッチングされる。
ライナー酸化プロセスは、薄い酸化物層をその中に成長させた凹部中で実行される。
次に、酸化物（例えば、SiO2）がシリコン基板上にたい積された後、この酸化物がトレンチ中にのみ残るように、またその上表面が窒化物マスクと同じ高さになるように、エッチバックされる。
酸化物がエッチバックされた後、パッド酸化物を露出すべく窒化物マスクは除去されると共に、このパッド酸化物上で浸漬（ディップバック）（dip back）処理が実行される。
その後、ポリシリコン（Poly1）層が、半導体デバイスのフローティングゲート構造を定義するようにパターン化される。
【０００３】
ＳＴＩプロセスは、ＬＯＣＯＳプロセスのバーズビーク（birds beak）を除去するという利点や平坦な表面を提供するという利点を有するが、このＳＴＩプロセスにはいくつかの欠点がある。
図１は、従来のＳＴＩプロセスで製造された半導体の一部の断面を示すブロック図である。
トレンチ１０は、活性領域２０に隣接する基板１２の分離領域１８中に、エッチングされる。この活性領域２０の上にはポリシリコンの層１４がたい積されている。
活性領域２０中のシリコン基板１２は、トレンチ１０の側壁２２を形成する。
図に示すように、従来のＳＴＩ処理では角張った（sharp）コーナー部１６を有するトレンチ１０が生成される。
シリコン基板１２およびポリシリコン１４の両方が伝導性であるので、角張ったコーナー部１６は、電界の存在によってポリシリコン１４およびシリコン基板１２間の電子漏れ（Ｅ）の機会を増加させる。この電界は、基板のコーナー部１６の鋭さによって増加される。
【０００４】
トレンチのコーナー部１６を丸くするための従来の方式には、１）２度の犠牲酸化と共に１度のライナー酸化を実行すること、または２）１度の犠牲酸化と共に２度のライナー酸化を実行することが含まれる。
しかしながらこの双方の方式は、電子漏れを許容できるレベルに減少するほどトレンチのコーナー部１６を充分丸くすることができない。
【０００５】
従って、基板のポリシリコンと活性領域との間の電子漏れを効果的に防ぐ、トレンチのコーナー部の丸みを改善したＳＴＩプロセスが必要とされている。本発明は、このような必要性に向けられる。
【発明の概要】
【０００６】
本発明は、トレンチのコーナー部の丸みを改善する、半導体製造中にシャロー・トレンチ分離を実行する方法を提供する。
この方法は、活性領域間のシリコン基板中にトレンチをエッチングするステップと、このトレンチ上で２度のライナー酸化プロセスを実行するステップとを含む。
この方法は、活性領域上で２度の犠牲酸化プロセスを実行するステップをさらに含んでおり、トレンチのコーナー部は、この４度の酸化プロセスによって実質的に丸められる。
【０００７】
本発明によれば、トレンチのコーナー部が実質的に丸められ、基板のポリシリコンと活性領域の間の電子漏れを著しく減少し、半導体デバイスの性能を向上する。
【本発明の実施の形態】
【０００８】
本発明は、半導体デバイス製造中にトレンチ分離を実行する方法に関する。
以下の説明は、当業者が本発明を実施できるように記載され、また、特許出願とその要件の下で提供される。
好ましい実施例に対する様々な変更は、当業者に極めて明白である。また、ここの一般的な原則は、他の実施例に適用される。
したがって、本発明は、開示された実施例に制限されないが、ここに記述された原則および構造と一致する最も広い範囲に与えられる。
【０００９】
本発明は、半導体デバイスにおいてＳＴＩコーナー部の丸みを改善するシャロー・トレンチ分離を実行する方法を提供する。
このプロセスは、基板中にシャロー・トレンチをエッチングした後であってＳＴＩを充てんする前に、トレンチ上で２度のライナー酸化プロセスを実行するステップを含む。
その後、２度の犠牲酸化プロセスが実行され、改善されたＳＴＩコーナー部の丸みが生成される。
【００１０】
図２は、本発明のある好ましい実施形態に従って、ＳＴＩスペーサのプロセスを示すフローチャートである。
図３Ａないし図３Ｇは、図２で示されたステップに対応する基板の断面図である。
【００１１】
このプロセスは、シリコン基板２４に、パッド酸化物（SiO2)の層２６および窒化シリコン層２８のようなマスク材料を提供すること、基板２４上に活性領域３０および分離領域３２を定義すること（ステップ５０）（図３Ａ）によって開始する。
その後、窒化物２８をマスクとして使用して、トレンチ３４がシリコン基板２４中にエッチングされる（ステップ５２）（図３Ｂ）。図示のように、基板２０の活性領域３０はトレンチ３４の壁とコーナー部３５を形成する。
【００１２】
トレンチ３４が形成された後、図３Ｃに示すようにパッド酸化物２６中にアンダーカット部３６を生成すべく、基板２４は前洗浄される（ステップ５４）。
パッド酸化物２６をアンダーカットすることは、次の丸くするステップのため、トレンチのコーナー部を露出するために必要である。
ある好ましい実施形態においては、前洗浄にＨＦ溶液が使用され、アンダーカット３６の量は、ＨＦ処理する時間の関数である。
ある好ましい実施形態においては、パッド酸化物２６の約１００Åから３００Åがアンダーカット３６において除去される。
【００１３】
前洗浄の後、第１ライナー酸化が実行され、薄い酸化物層３８をトレンチ３４中に成長させる（ステップ５６）（図３Ｄ）。
ある好ましい実施形態においては、この酸化物層３８の厚みを約１００Åから３００Åに成長させるため、摂氏９００から１１００℃の酸化温度が使用される。
この分野において周知のように、酸化膜を成長させるために使用される材料の半分はシリコン基板２４からのものである。
従って、トレンチ３４中の基板２４の５０Åから１５０Åがこのプロセスの間に消費され、これがトレンチのコーナー部３５を丸くする。
【００１４】
第１ライナー酸化の後、トレンチ３４の表面から酸化物３８を除去すべく、浸漬処理が実行される（ステップ５８）（図３Ｅ）。
酸化物３８が除去された後、第２ライナー酸化が実行され、第２酸化物層４０を再びトレンチ３４中に成長させる（ステップ６０）（図３Ｆ）。
ある好ましい実施形態においては、この第２ライナー酸化では、ほぼ１００Åから５００Åの厚みの酸化物４０を成長させる。これは第１ライナー酸化において成長したものよりも厚い。
このように、トレンチ基板２４の別の５０Åから２５０Åがこのプロセスの間に消費され、これがトレンチのコーナー部３５を二度目に丸くする。
【００１５】
第２ライナー酸化の後、トレンチ３４は、基板２４上にＴＥＯＳ（テトラエトキシシラン）またはＨＤＰ（高密度プラズマ）のような分離酸化物（isolation oxide）４２をたい積することによって充てんされる（ステップ６４）（図３Ｈ）。
分離酸化物４２がたい積された後、トレンチ３４における分離酸化物４２の上表面が窒化物マスク２８とほぼ同じ高さになるように、分離酸化物４２が研磨される（polish back）（ステップ６６）（図３Ｉ）。
窒化物２８はその後、パッド酸化物２６を露出すべく、除去される（ステップ６８）（図３Ｊ）。
窒化物２８が露出された後、標準的なＲＣＡ洗浄がシリコン基板２４の活性領域３０で実行され（ステップ７０）、パッド酸化物２６のほんの一部を酸化させる（例えば、４から５Å）。
【００１６】
図３Ｋないし図３Ｎは、活性領域３０の下の充てんされたトレンチ３４およびシリコン基板２４を示す部分の拡大断面図である。
図２および図３Ｋないし図３Ｎの双方を参照すると、洗浄の後、第１犠牲酸化が実行され、薄い酸化物ライナー層４４をシリコン基板２４の活性領域３０上に成長させる（ステップ７２）（図３Ｋ）。
ある好ましい実施形態においては、この酸化物層４４の厚みを約５０Åから１５０Åに成長させるため、摂氏９００から１０００℃の酸化温度が使用される。
酸化物４４を成長させるために使用される材料の半分はシリコン基板２４からのものであるので、基板２４のほぼ２５Åから７５Åがこのプロセスの間に消費され、これがトレンチのコーナー部３５を三度目に丸くする。
【００１７】
第１犠牲酸化の後に、酸化物４４を除去すべく、浸漬処理が実行される（ステップ７４）。
ある好ましい実施形態においては、この浸漬処理は、材料のほぼ２００Åを除去する。これは、第１酸化の間に成長した酸化物４４の厚みよりわずかに大きいものである。
このように、この浸漬処理は酸化物４４だけでなく充てんされた材料４２の一部も除去し、図３Ｌに示されるように、第２犠牲酸化のためのトレンチのコーナー部を露出する。
【００１８】
酸化物４４が除去された後、第２犠牲酸化が実行され、第２酸化物層４６をシリコン基板２４の活性領域３０上に再び成長させる（ステップ７６）（図３Ｍ）。
ある好ましい実施形態においては、第２犠牲酸化は、第１犠牲酸化と同じ条件下で実行される。
その結果、基板２４の他の５０Åから７５Åがこのプロセスの間に消費され、これがトレンチのコーナー部３５を四度目に丸くする。
【００１９】
その後、通常、半導体製造は、酸化物４６を除去するステップと、注入を実行するステップと、活性領域３０上のポリシリコン４８の層の少なくとも一つをパターン化するステップとを含んで進められる（ステップ７８）（図３Ｎ）。
トレンチのコーナー部３５が４つの独立したコーナー部を丸くするプロセスによって著しく丸められるので、本発明は、基板２４のポリシリコン４８と活性領域３０の間の電子漏れを減少し、これによって実質的に半導体デバイスの性能をあげる。
【００２０】
２つのライナー酸化がトレンチ中で実行され、その後２つの犠牲酸化が実行される、ＳＴＩを実行する方法が開示された。
本発明は、以上の実施形態に従って記載され、当業者は、これらの実施形態について、本発明の趣旨および範囲内で様々な変形が可能であることを容易に認識できるだろう。従って、当業者であれば、添付の特許請求の範囲の趣旨及び範囲から逸脱することなく、数多くの変更が可能であろう。  
【図面の簡単な説明】
【００２１】
【図１】従来のＳＴＩプロセスで製造された半導体の一部の断面を示すブロック図。
【図２】本発明のある好ましい実施形態に従って、ＳＴＩスペーサのプロセスを示すフローチャート。
【図３Ａ】図２で示されたステップに対応する基板の断面図。
【図３Ｂ】図２で示されたステップに対応する基板の断面図。
【図３Ｃ】図２で示されたステップに対応する基板の断面図。
【図３Ｄ】図２で示されたステップに対応する基板の断面図。
【図３Ｅ】図２で示されたステップに対応する基板の断面図。
【図３Ｆ】図２で示されたステップに対応する基板の断面図。
【図３Ｇ】図２で示されたステップに対応する基板の断面図。
【図３Ｈ】図２で示されたステップに対応する基板の断面図。
【図３Ｉ】図２で示されたステップに対応する基板の断面図。
【図３Ｊ】図２で示されたステップに対応する基板の断面図。
【図３Ｋ】図２で示されたステップに対応する基板の断面図。
【図３Ｌ】図２で示されたステップに対応する基板の断面図。
【図３Ｍ】図２で示されたステップに対応する基板の断面図。
【図３Ｎ】図２で示されたステップに対応する基板の断面図。
【図１】
2005514791.tif 000003
【図２】
2005514791.tif 000004
【図３Ａ】
2005514791.tif 000005
【図３Ｂ】
2005514791.tif 000006
【図３Ｃ】
2005514791.tif 000007
【図３Ｄ】
2005514791.tif 000008
【図３Ｅ】
2005514791.tif 000009
【図３Ｆ】
2005514791.tif 000010
【図３Ｇ】
2005514791.tif 000011
【図３Ｈ】
2005514791.tif 000012
【図３Ｉ】
2005514791.tif 000013
【図３Ｊ】
2005514791.tif 000014
【図３Ｋ】
2005514791.tif 000015
【図３Ｌ】
2005514791.tif 000016
【図３Ｍ】
2005514791.tif 000017
【図３Ｎ】
2005514791.tif 000018
【手続補正書】
【提出日】平成16年3月3日(2004.3.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）活性領域（３０）間のシリコン基板（２４）中にトレンチ（３４）をエッチングするステップと、
（ｂ）（ｂ１）第１ライナー酸化プロセス（５６）を実行するステップと、
（ｂ２）第２ライナー酸化プロセス（６０）を実行するステップとによって、
前記トレンチ（３４）上で、２度のライナー酸化プロセスを実行するステップと、
（ｃ）（ｃ１）第１犠牲酸化プロセス（７２）を実行するステップと、
（ｃ２）第２犠牲酸化プロセス（７６）を実行するステップとによって、
前記活性領域（３０）上で、２度の犠牲酸化プロセスを実行するステップと、を含み、
前記トレンチ（３４）のコーナー部は、この４度の各酸化プロセス（５６）、（６０）、（７２）、（７６）において丸められる、
半導体の製造中にトレンチのコーナー部の丸みを改善する、シャロー・トレンチ分離を実行する方法。
【請求項２】
前記第１ライナー酸化プロセスの実行は、前記トレンチ（３４）中に第１酸化物層（３８）を形成し、
前記第２ライナー酸化プロセスの実行は、前記トレンチ（３４）中に第２酸化物層（４０）を形成し、
前記第１犠牲酸化プロセスの実行は、前記シリコン基板（２４）上に第１犠牲酸化物層（４４）を形成し、
前記第２犠牲酸化プロセスの実行は、前記シリコン基板（２４）上に第２犠牲酸化物層（４６）を形成する、請求項１記載の方法。
【請求項３】
前記シリコン基板（２４）は、パッド酸化物（２６）の層と、前記基板（２４）上に活性領域（３０）および分離領域（３３）を定義するマスク材料（２８）とを含んでおり、
前記ステップ（ａ）は、
（ｉ）前記２度のライナー酸化プロセスより前に、前記シリコン基板（２４）を前洗浄し、これによって前記後の酸化プロセス（７２），（７６）のため、前記トレンチのコーナー部（３５）を露出すべく前記パッド酸化物（２６）中にアンダーカットを生成するステップをさらに含む、請求項１または２記載の方法。
【請求項４】
前記ステップ（ａ）は、
（ｉ）前記パッド酸化物（２６）のほぼ１００Åから３００Åを除去するステップをさらに含む、請求項３記載の方法。
【請求項５】
前記ステップ（ｂ）は、
（ｉ）第１酸化物層（３８）をその中に成長させた前記トレンチ（３４）上で、第１ライナー酸化プロセス（５６）を実行するステップと、
（ｉｉ）前記トレンチ（３４）から前記第１酸化物層（３８）を除去するステップと、
（ｉｉｉ）第２酸化物層（４０）をその中に成長させた前記トレンチ（３４）上で、第２ライナー酸化プロセス（６０）を実行するステップとをさらに含む、請求項１ないし４のいずれかの項記載の方法。
【請求項６】
前記ステップ（ｃ）は、
前記基板（２４）上に分離酸化物（４２）をたい積するステップと、
前記分離酸化物（４２）が前記マスク材料（２８）とほぼ同じ高さになるように、前記分離酸化物（４２）を再び研磨するステップと、
前記マスク材料（２８）を除去するステップとをさらに含む、請求項５記載の方法。
【請求項７】
前記マスク材料（２８）を除去した後、前記基板（２４）の前記活性領域（３０）上で標準的な洗浄を実行するステップをさらに含む、請求項６記載の方法。
【請求項８】
前記ステップ（ｃ）は、
（ｉ）第１酸化物層（４４）をその上に成長させた前記基板（２４）上で、第１犠牲酸化プロセス（７２）を実行するステップと、
（ｉｉ）前記トレンチ（３４）から前記第１犠牲酸化物層（４４）を除去するステップと、
（ｉｉｉ）第２犠牲酸化物層（４０）をその上に成長させた前記基板（２４）上で、第２犠牲酸化プロセス（７６）を実行するステップとをさらに含む、請求項１ないし７のいずれかの項記載の方法。
【請求項９】
（ｄ）前記活性領域（３０）中の前記基板（２４）上のポリシリコンの層をパターン化するステップを含む製造プロセスを継続するステップをさらに含み、前記丸められたトレンチのコーナー部（３５）により、前記ポリシリコンおよび前記シリコン基板（２４）間の電子漏れを実質的に減少する、請求項８記載の方法。
【請求項１０】
（ａ）前記基板（２４）上に活性領域（３０）および分離領域（３２）を定義する、パッド酸化物の層（２６）およびマスク材料（２８）を有するシリコン基板（２４）上で、前記分離領域（３２）の前記シリコン基板（２４）中にトレンチ（３４）をエッチングするステップと、
（ｂ）第１酸化物層（３８）をその中に成長させた前記トレンチ（３４）上で、第１ライナー酸化プロセス（５６）を実行するステップと、
（ｃ）前記トレンチ（３４）から第１酸化物層（３８）を除去するステップと、
（ｄ）第２酸化物層（６０）をその中に成長させた前記トレンチ（３４）上で、第２ライナー酸化プロセス（６０）を実行するステップと、
（ｅ）前記マスク材料（２８）を除去するステップと、
（ｆ）第１犠牲酸化物層（４４）をその上に成長させた前記基板（２４）上で、第１犠牲酸化プロセス（７２）を実行するステップと、
（ｇ）前記基板（２４）から前記第１酸化物層（４４）を除去するステップと、
（ｈ）前記第２犠牲酸化物層（４６）をその上に成長させた前記基板（２４）上で、第２犠牲酸化プロセス（７６）を実行するステップと、
（ｉ）前記基板（２４）から前記第２犠牲酸化物層（４６）を除去するステップとを含み、前記トレンチ（３４）のコーナー部（３５）は、この４度の各酸化プロセス（５６）、（６０）、（７２）、（７６）において丸められる、請求項１記載の方法。
【請求項１１】
前記ステップ（ａ）は、
（ｉ）前記２度のライナー酸化プロセスより前に、前記基板（２４）を前洗浄し、これによって前記後の酸化プロセスのため、前記トレンチのコーナー部（３５）を露出すべく前記パッド酸化物（２６）中にアンダーカットを生成するステップをさらに含む、請求項１０記載の方法。
【請求項１２】
（ｊ）前記活性領域（３０）中の前記基板（２４）上のポリシリコンの層をパターン化するステップを含む製造プロセスを継続するステップをさらに含み、前記丸められたトレンチのコーナー部（３５）により、前記ポリシリコンおよび前記シリコン基板（２４）間の電子漏れを実質的に減少する、請求項１０または１１記載の方法。
【請求項１３】
前記第１犠牲の酸化プロセス（７２）を実行する前に、
（ａ）前記基板（２４）上に分離酸化物（４２）をたい積するステップと、
（ｂ）前記分離酸化物（４２）が前記マスク材料（２８）とほぼ同じ高さになるように、前記分離酸化物（４２）を研磨するステップとをさらに含む、請求項１０ないし１２のいずれかの項記載の方法。
【請求項１４】
前記マスク材料（２８）を除去した後、前記基板（２４）の前記活性領域（３０）上で標準的な洗浄を実行するステップをさらに含む、請求項１０ないし１３のいずれかの項記載の方法。
【国際調査報告】
2005514791.tif 000019
2005514791.tif 000020
2005514791.tif 000021