(57)【要約】  マスクを生成する方法の一つは、位相が１８０°の領域の周りにクロム境界を設けることによって、クリアなフィールド位相シフト・マスクを改善する。代表的な方法の一つでは、１８０度位相パターンのエッジ部を識別し、これらのエッジ部を拡張して、拡張した部分をクロムにマージする。代替的な他の方法では、位相が１８０°のデータを大きくしたデータと小さくしたデータとを求め、両者の差分を求め、この差分をクロムにマージする。マスク上のクロム領域は、マスク上のクロムによって、石英エッチングを完全に定義できるようにすることにより、マスクの形成を改善することができる。
2005513518.tif 000002
【特許請求の範囲】
【請求項１】
位相シフト・マスクを設計する方法であって、
位相シフト・マスクのクリティカル領域の近くにある第１位相領域のエッジ部であって、前記第１位相領域の前記クリティカル領域に近いほうのエッジ部ではないエッジ部を識別するステップと、
識別した前記エッジ部を拡張して、前記第１位相領域の前記エッジ部に沿って幅の狭いラインを定義するステップと、
前記幅の狭いラインにクロムを形成して、前記第１位相領域の前記エッジ部に沿ってクロム境界を形成するステップと、を有する方法。
【請求項２】
前記幅の狭いラインにクロムを形成してクロム境界を形成するステップは、前記幅の狭いラインをクロム・データベースにマージするステップを有する、請求項１に記載の方法。
【請求項３】
前記第１位相領域に位相極性を割り当てるステップと、
前記第１位相領域のエッジ部を定義するステップと、
定義した前記エッジ部の周りに境界を定めるステップと、
前記定めた境界の外側に、位相０°の領域を割り当てるステップと、をさらに有する、請求項１に記載の方法。
【請求項４】
前記第１位相領域と第２位相領域とは、相互に１８０度異なる位相角を割り当てられる、請求項３に記載の方法。
【請求項５】
トリム・マスクを生成して、前記第１位相領域と前記第２位相領域との間にある不必要なパターンを除去するステップをさらに有する、請求項４に記載の方法。
【請求項６】
公称値以下の寸法を必要とするゲートおよび他の層のパターニングを改良するために位相シフト・パターンを形成する方法であって、
クリティカルなゲート領域を定義するステップと、
前記クリティカルなゲート領域のいずれか一方の側に位相領域を形成するステップと、
前記クリティカルなゲート領域のいずれか一方の側の前記位相領域に逆の位相極性を割り当てるステップと、
割り当てられた位相極性によって位相領域を拡大する（enhancing）ステップと、
位相遷移（phase transition）が発生する可能性のある位置にブレーク領域を定義するステップと、
多角形を生成して、他方のエッジ部を定義すると共に、前記定義したブレーク領域をこの多角形から除外するステップと、
第１位相領域の外に境界領域を構成して、クロム境界を形成するステップと、を有する方法。
【請求項７】
デザイン・ルール違反を修正するステップと、
適切なパターンの生成が可能となるように、光学近接効果およびプロセス補正を位相領域に適用するステップと、をさらに有する請求項６に記載の方法。
【請求項８】
トリム・マスクを生成して、所望のパターンの外側にある、前記第１位相領域と前記第２位相領域との間にある不必要なパターンを除去するステップをさらに有する請求項６に記載の方法。
【請求項９】
第１位相領域の外側のエッジ部の周りにクロム境界を設けて、クリアなフィールド位相シフト・マスクを改善する方法であって、
第１位相領域および第２位相領域を有する位相領域に位相極性を割り当てるステップと、
割り当てられた前記位相領域のエッジ部を定義するステップと、
前記第１位相領域の定義した前記エッジ部の周りに境界を定めるステップと、
前記第１位相領域の周りの前記境界にクロム境界を形成するステップと、を有する方法。
【請求項１０】
前記割り当てられた位相領域のエッジ部を定義するステップは、位相遷移が発生するブレーク領域を定義するステップと、エッジ部を含むがブレーク領域を含まない多角形を生成するステップと、を有し、前記多角形は割り当てた前記位相領域にマージされる請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、集積回路および集積回路の製造方法に関し、特に、公称値以下の（sub-nominal）寸法を必要とするゲートおよび他の層、構造または領域のパターニングを改善するための位相シフト・パターンに関する。
【背景技術】
【０００２】
半導体デバイスまたは集積回路（ＩＣ）は、数百万個のトランジスタ等のデバイスを含むことがある。
超大規模集積（ＵＬＳＩ）回路は、相補型ＭＯＳ（ＣＭＯＳ）電界効果トランジスタ（ＦＥＴ）を有することがある。
従来のシステムおよびプロセスによってＩＣ上に数百万個のＩＣデバイスを作成することが可能であるが、ＩＣデバイス構造（device feature）を微細化して、ＩＣ上に集積可能なデバイスの数を増やすことがさらに必要とされている。
【０００３】
ＩＣデバイス構造の小型化を阻む制約の１つに、従来のリソグラフィの能力が挙げられる。
リソグラフィとは、パターンすなわち像を、媒体間で転写する処理である。
従来のＩＣリソグラフィは、紫外線（ＵＶ）に感受性を有するフォトレジストを使用する。紫外光を、レチクルすなわちマスクを通じてフォトレジストに照射して、ＩＣ上にデバイス・パターンを形成する。
従来のＩＣリソグラフィ・プロセスでは、コンタクト、トレンチ、ポリシリコン・ラインまたはゲート構造のような小型構造をプリントできる能力に限界がある。
【０００４】
一般に、従来のリソグラフィ・プロセス（例えばプロジェクション・リソグラフィおよびＥＵＶリソグラフィ）は、極めて小さなサイズの小型構造をばらつきなく製造する解像度および精度を充分備えていない。
解像度は、多くの現象によって悪影響を受ける可能性があり、このような現象には、光回折、レンズ収差、機械的安定性、汚染、レジスト材料の光学特性、レジストのコントラスト、レジストの膨張、レジストの熱流動などがある。
上記のように、コンタクト、トレンチおよびゲート、ひいてはＩＣデバイスの極限寸法（critical dimension）は、これらのサイズをどれだけ縮小できるかに制限される。
【０００５】
例えば、０．５ミクロン以下の集積回路の設計構造においては、光リソグラフィ法の最高の解像度を得るには、レンズ系の開口数（ＮＡ）を最大にする必要がある。
レンズ系の焦点深度はＮＡに反比例することに加えて集積回路の表面を光学的に平坦にすることはできないため、解像度が高い場合には焦点が合わないし、この逆も当てはまる。
したがって、半導体の製造工程において達成可能な最小寸法が小さくなるのに伴い、従来の光リソグラフィ技術の限界に達しつつある。
特に、最小寸法が０．１ミクロンに近づくにつれて、従来の光リソグラフィ技術は有効に機能しなくなる可能性がある。
【０００６】
構造の微細化を求めるニーズに対し、集積回路（ＩＣ）の製造業者は「位相シフト」と呼ばれる技術を確立した。
位相シフトでは、光リソグラフィ・マスクの隣接する２つの半透明な領域によって生じる相殺的干渉を利用して、フォトレジスト層上に非露光領域を形成する。
位相シフトは、マスク材料から出る光の位相が、その光がマスク材料を透過した距離の関数になるという波特性をマスクの半透明な領域を透過する光が示すことを利用している。この距離は、マスク材料の厚みに等しい。
【０００７】
位相シフトを用いることにより、マスクによって形成できる像の品質を向上させることが可能となる。
隣接する開口部を透過する光の位相が相互に１８０度異なる、隣接する半透明な領域から出る光の干渉によって、フォトレジスト層に、所望の非露光領域を形成することができる。
これらを透過する光の相殺的干渉によって生じる位相シフト領域の境界に沿って、フォトレジスト層に暗い非露光領域が形成される。
【０００８】
位相シフト・マスクは公知であり、Ｂ．Ｊ．リン（B. J. Lin）の論文「位相シフトの優位性（Phase-Shifting Masks Gain an Edge）」（Circuits and Devices、１９９３年３月、第２８〜３５頁）に記載されているように、様々な態様で使用されている。上記の構成は、周期的位相シフト・マスキング（ＰＳＭ）と呼ばれている。
【０００９】
場合によっては、位相シフト・マスクの設計に使用する位相シフト・アルゴリズムによって位相シフト領域が決定され、この位相シフト領域は、活性層の活性領域よりも広い。
例えばポリシリコンの残存する長さは、通常フィールド・マスクすなわちトリム・マスクによって決定される。
しかしながら、この手法も上記の問題とは無縁ではない。例えば、位相シフト・マスクとフィールド・マスクとのアラインメント・オフセットにより、これらが位相シフト領域からフィールド・マスク領域に移るのにつれて、ポリシリコンのラインがよじれたり、狭くなった部分が生ずる可能性がある。
また、フィールド・マスクを使用して、活性領域を超えて高密度の幅の狭いポリシリコンのラインをプリントするため、フィールド・マスクが、位相シフト・マスクと同程度にクリティカルで必要なものとなる。
【００１０】
ポリシリコン（すなわち「ポリ」）のレイアウトの位相シフト・パターニングは、狭く、ピッチの小さいラインのパターニングを可能にすると共に、製造能力を改善させることが証明されている。
これらの事項は、所望の線幅とピッチの微細化に伴って一層重要となるが、リスクと問題があり得る。
【００１１】
位相シフタを用いる従来のパターニングでは、所望の最小寸法の領域（通常は、活性パターン上のポリシリコン・ゲートまたは幅の狭いポリシリコン）のシフトのみが行われている。
活性領域から離れた、パターニングされたポリシリコンのラインは、通常、活性領域上にパターニングされたポリシリコンのラインと類似するデザイン・ルールに従ってレイアウトされる。
このように、位相シフトされたパターニングとバイナリ・パターニングとの間に移行（transition）が多く行われる可能性がある。
移行領域（transition area）によって、配線幅の損失が起こり、デバイスの細りが増大する可能性がある。
【００１２】
現在使用されているポリシリコン層のレベンソン型位相シフトマスク（alternating phase shift mask）の設計は、ゲート領域（すなわち、ポリシリコンと活性層とが交わる領域）の周りに、交互に位相シフト領域を設けることによって、ゲートの微細化を達成することを主眼に置くことが多い。
このようなレベンソン型位相シフトマスクの設計の一例が、クリストファ・Ａ・スペンス（Christopher A. Spence）（本願の発明者の１人）による、本願の譲受人に譲渡された米国特許第５，５７３，８９０号「位相シフト・マスクを用いた光リソグラフィ（METHOD OF OPTICAL LITHOGRAPHY USING PHASE SHIFT MASKING）」に記載されている。
【００１３】
位相シフト法を改善した方法が開発されており、これは、移行領域を減らすと共に、移行領域を活性領域のエッジ部（active adge）から遠ざけて、配線幅の損失の影響を全く受けないかほとんど受けない幅の広いポリシリコンまたはポリシリコンのパターンのコーナー部に配置するものである。
この改善された位相シフト法の一例は、２００１年１月３０日に出願された、トッドＰ・ルカン（Todd P. Lukanc）（本願の発明者の１人）による、本願の譲受人に譲渡された米国特許出願第０９／７７２，５７７号「位相シフト・マスク、ならびにその製造のためのシステムおよび方法（PHASE SHIFT MASK AND SYSTEM AND METHOD FOR MAKING THE SAME）」に記載されている。同内容はここに参照のため援用される。
【００１４】
ルカンによる上記特許出願の明細書には、ポリシリコン・パターンの一部を定義し、極限寸法（ＣＤ）を非常に厳密に制御する必要があるバイナリ・マスクおよび位相マスクについて記載されている。
この位相マスクは、基本的には、長く幅の狭い開口部を有し、パターニングが容易であるものの、バイナリ・マスクは、隔離された領域と高密度の領域の両方において、開口部が小さくライン幅が狭い。
このように、バイナリ・マスクのパターニングが複雑となり、この方法の製造に使用できる技術が制限される。
単純な位相シフト法および改善された位相シフト法のいずれについても、両方のマスクがクリティカルであると共に、最適な照明条件およびパターニング条件が異なる。
【００１５】
公知となっているシステムにはこのほか、ゲートに特有の方法を用いずに、「ノード」ベースの方法を使用するものがあり、これは、最小のポリシリコン・ジオメトリ（フィールドおよびゲートの両方）の全てに対して位相シフトの適用を試みる位相割り当てを生成する。
「ノード」ベースの方法の２つの例として、ギャレン（Galan）等による「ランダムな論理回路のポリシリコン・レベルへのレベンソン型位相シフトマスクの適用（Applications of Alternating-Type Phase Shift Mask to Polysilicon Level for Random Logic Circuits）」、Jpn. J. Appl. Phys.、第３３巻（１９９４年）、第６７７９〜６７８４頁、１９９４年１２月、および、リープマン（Liebmann）等による米国特許第５，８０７，６４９号「ライト・フィールド・トリム・マスクによる、リソグラフィ・パターニング法およびそのためのマスク・セット（LITHOGRAPHIC PATTERNING METHOD AND MASK SET THEREFOR WITH LIGHT FIELD TRIM MASK）」がある。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
公知技術を鑑みて、より容易かつ信頼性の高いマスクを製造できるようにすると共にウェーハへの結像の品質を高める、クリアなフィールド位相シフト・マスク（ＰＳＭ）の改善、ならびにフィールド・マスクすなわちトリム・マスクを用いた方法の改善が求められている。
また、位相シフト・マスク構造を用いる（enclosing）ことによって、光学近接効果補正（ＯＰＣ）のばらつきを低減させるか、またはＯＰＣの使用を減らすことが求められている。
さらに、位相シフト・パターンを形成して、公称値以下の寸法を必要とするゲートおよび他の層のパターニングを改良することが求められている。
【課題を解決するための手段】
【００１７】
ある実施形態の一例は、第１位相領域の周りにクロム境界を用いることによって、クリアなフィールド位相シフト・マスクを改善することに関する。
ある代表的な方法の一例は、第１位相パターンのエッジ部を識別するステップと、これらのエッジ部を拡張するステップと、拡張部分をクロムにマージ（merge）するステップとを有する。
代替的な方法は、第１位相データを大きくしたデータと小さくしたデータとを求めるステップと、両データの差分を求めるステップと、この差分をクロムにマージするステップとを有する。
位相マスク上のクロム領域は、マスク上のクロムによって、石英エッチングを完全に定義できるようにすることにより、マスクの形成を改善することができる。
【００１８】
他の代表的な実施形態の一例は、集積回路の製造に使用する位相シフト・マスクを設計する方法に関する。
この方法は、位相シフト・マスクの第１位相領域のエッジ部を識別するステップと、識別した前記エッジ部を拡張して、前記第１位相領域の前記エッジ部に沿って幅の狭いラインを定義するステップと、前記幅の狭いラインにクロムを形成して、前記第１位相領域の前記エッジ部に沿ってクロム境界を形成するステップと、を有していてもよい。
第１位相領域は、一般には、位相シフトによって定義することが所望されるクリティカルなポリシリコンまたは他の領域などのクリティカル領域の近くにあり、識別したエッジ部は、第１位相領域のクリティカル領域に近い方のエッジ部でない。
【００１９】
他の代表的な実施形態の一例は、公称値以下の寸法を必要とするゲートおよび他の層のパターニングを改良するように、位相シフト・パターンを形成する方法に関する。
この方法は、クリティカルなゲート領域を定義するステップと、前記クリティカルなゲート領域のいずれか一方の側に位相領域を形成するステップと、前記クリティカルなゲート領域のいずれか一方の側の前記位相領域に逆の位相極性を割り当てるステップと、割り当てられた位相極性によって位相領域を拡大する（enhancing）ステップと、位相遷移（phase transition）が発生する可能性のある位置にブレーク領域を定義するステップと、多角形を生成して、もう一方のエッジ部を定義すると共に、定義した前記ブレーク領域をこの多角形から除外するステップと、第１位相領域の外側に境界領域を構成して、クロム境界を形成するステップと、を有していてもよい。
【００２０】
他の代表的な実施形態の一例は、第１位相領域の外エッジ部の周りにクロム境界を設けて、クリアなフィールド位相シフト・マスクを改善する方法に関する。
この方法は、第１位相領域および第２位相領域を含む位相領域に位相極性を割り当てるステップと、割り当てられた前記位相領域のエッジ部を定義するステップと、前記第１位相領域の定義された前記エッジ部の周りに境界を定めるステップと、前記第１位相領域の周りの前記境界にクロム境界を形成するステップと、を有していてもよい。
【００２１】
他の代表的な実施形態の一例は、集積回路の製造プロセスに使用するために構成されたマスクに関する。
このマスクは、位相が０°の領域の第１エッジ部と位相が１８０°の領域の第１エッジ部とによって定義されたクリティカルなパターン部、および位相が１８０°の領域の第２エッジ部の外側にあるクロム境界領域を有していてもよい。
位相が１８０°の領域の第２エッジ部は、位相が１８０°の領域の第１エッジ部とは異なる。クロム境界領域は不透明な材料を含む。
【００２２】
本発明のその他の原理的特徴および効果は、以下の図面、詳細な説明および添付の請求の範囲を参照することによって、当業者に明らかとなる。
【発明を実施するための最良の形態】
【００２３】
以下に、代表的な実施形態の一例を添付の図面を参照して記載する。図面において類似の参照符号は類似の要素を示している。
【００２４】
図１は、位相シフト・マスク（ＰＳＭ）、およびフィールド・マスクまたはトリム・マスクを形成または設計する、代表的なステップを示すフローチャート１００である。
位相マスクにあらかじめ定義された位相が０°の領域または位相が１８０°の領域の組により、クリティカルなポリシリコン部分を識別できるようになる。
この位相が０°の領域または位相が１８０°の領域は、手書きで形成しても、現在入手可能なソフトウェア・プログラムを用いて形成しても、あるいはこの領域を定義するのに適したプログラムを形成することによって形成してもよい。
【００２５】
ステップ１１０においては、最終的なポリシリコン・パターンを定義するものではない、あらかじめ定義された位相が１８０°の領域の、エッジ部の外側の位相マスク上に、不透明な境界領域を形成する。
この不透明な境界領域は、手書きで定義しても、コンピュータ用のソフトウェア・プログラムを用いて定義してもよい。
定義した不透明な境界領域をクリティカルな層パターンにマージすることによって形成される設計データベースは、「ダイ−データベース間」（die-to-database）の検査に使用することができ、これによってマスクの製造プロセスを簡略化でき、有利である。
ステップ１２０においては、未定義の全領域（最終的なポリシリコン・パターン、位相が１８０°の領域、またはクロム境界領域のいずれかとして）を、位相が０°の領域として定義する。
【００２６】
ステップ１３０においては、マスク上にクロムをパターニングして、エッチングする。
クロム定義プロセスの一環として、あるいはクロムのパターニングの後に、レジスト層を塗布して、位相が１８０°の部分を形成する領域のレジスト部分を選択的に除去する。
代表的なある実施形態の一例においては、サイズを大きくした位相が１８０°のパターンまたは位相エッチング領域を定義してレジストを除去し、石英をエッチングできるようにする。
このサイズを大きくしたレジスト・パターンは、エッチングされないようにする必要があるクロム中の全ての開口部を被覆する。
位相が１８０°の領域の形成において、石英の厚みをエッチングにより薄くするが、ドライ・エッチングまたはウェット・エッチングのいずれかによって石英をエッチングしてもよい。
位相が１８０°の部分および位相エッチ領域の形成については、図２を参照してさらに詳細に記載する。
【００２７】
ステップ１４０においては、最終的なポリシリコン・パターンの外側の境界クロム領域よりもサイズを大きくした開口部を有するように、トリム・マスクを形成する。
トリム・マスクの開口部は境界領域よりも面積がわずかに大きいため、トリム・マスクの開口部のサイズは大きめとされる。
トリム・マスク形成プロセスにおいて、トリム・マスクの開口部は、わずかに小さい境界領域の上に置かれる。
代表的なトリム・マスクについては、図３を参照して説明する。
【００２８】
図２は、図１に記載したプロセスを利用して形成または設計した、位相マスク２００の平面図である。
位相マスク２００は、ポリシリコン領域２１０、位相が１８０°の領域２２０、位相が０°の領域２３０、および位相が１８０°の境界領域２４０を有する。
ポリシリコン領域２１０（図２に点線の領域で示す）は、クリティカルなポリシリコン部分である。
位相が１８０°の領域２２０および位相が０°の領域２３０は、ポリシリコン領域２１０を定義できるようにするものであり、これらは手書きで形成しても、または位相マスクを設計するために構成されたコンピュータ用のソフトウェア・プログラムを使用して形成してもよい。
位相が１８０°の境界領域２４０は、ポリシリコン・パターンを定義しない、定義された位相が１８０°の領域２２０の外側のエッジ部に形成され得る。
【００２９】
位相マスク２００はまた、定義された領域の外側の領域２５０を有していてもよい。  代表的な実施形態の一例においては、領域２５０（図２に斜線のない領域で示される）はゼロ位相を割り当てられる。
【００３０】
位相エッチング領域２６０（図２に太い破線で示される）は、位相が１８０°の領域２２０の形成に使用するパターンを定義する領域である。
位相エッチング領域２６０の位置は、元のクロム・パターンに対するエッチング・パターンの配置ミスを防ぐためにクロム・パターンを自己整合するため、有利である。
別の実施形態においては、エッチング・プロファイルを部分的に隠すように、エッチング・プロファイルがクロムの下部に隠れるようなエッチング・プロファイルを形成することが可能である。
一部が隠れているエッチング・プロファイルにより、側壁プロファイルに多少のばらつきがあっても許容されるようになる。
【００３１】
トリム・マスク開口部２７０（図２に点線で示される）は、フィールド・マスクすなわちトリム・マスクを適用したときに露出する領域を定義する。
トリム・マスク開口部２７０に対応する代表的なトリム・マスクについては、図３を参照して記載する。
【００３２】
図３は、フィールド・マスクすなわちトリム・マスク３００の平面図である。
トリム・マスク３００は、図２を参照して記載した位相マスク２００と共に使用されるように構成されている。
トリム・マスク３００は、図２のトリム・マスク開口部２７０に対応する開口部３１０を有する。
【００３３】
図４は、ポリシリコン・ライン４００およびトリム・マスク４０５を示す。
ポリシリコン・ライン４００は、位相が１８０°の領域４１０と位相が０°の領域４２０とを分離する。
クロム境界４３０は、位相が１８０°の領域４１０のエッジ部に沿って設けられている。
クロム境界４３０は、クロム・マスクが石英エッチングを完全に定義できるようにすることによって、マスクの形成を改善し得る。
【００３４】
代表的な実施形態の一例においては、クロム境界４３０は、位相が１８０°の領域４１０のエッジ部を識別するステップ、これらのエッジ部を外側および内側に拡張して幅の狭いラインを定義ステップ、およびこの幅の狭いラインにクロムを形成するステップによって形成される。
クロム境界４３０の幅は、ほぼ最小のゲート幅寸法であっても、クリティカルなゲートが形成される位相が０°の領域および位相が１８０°の領域の間の幅であってもよい。
代替的に、クロム境界４３０は、位相が１８０°のデータを考慮に入れて、このデータを大きくしたデータと小さくしたデータとを求めて、両者の差分を求めることによって生成してもよい。
【００３５】
クロム境界４３０の代表的な材料は、不透明な性質の材料であればどのようなものを含んでいてもよい。
代替的に、必要な位相条件を満たせば、境界４３０に当業者に公知となっているどのような透明な材料を使用してもよい。
【００３６】
クロム境界４３０は、クロム・マスクが石英エッチングを完全に定義できるようにすることによって、マスクの形成を改善でき、可能な限り再現性の高いエッチング・プロファイルを形成できるようになり、有利である。
さらに、位相マスクの描画に使用するクロム・データベースを、ダイ−データベース間の検査に使用することができる。
またさらに、クロム境界４３０は、幅が狭いものの、位相エッチングによる開口部のアラインメント不良に対する余裕を提供するだけの十分な幅を有する。
クロム境界４３０を定義しない場合、マスクは、マスク検査時に、位相０°と位相１８０°との遷移において暗いラインを有するように見え、欠陥として認識される可能性がある。
【００３７】
現時点において、図面に示し、上記に記載した代表的な実施形態が好ましいものの、これらの実施形態は例に過ぎないことを理解されたい。例えば、別の技術を使用して位相シフト領域を形成する実施形態としてもよい。
さらに、位相差が１８０°であれば、０°および１８０°以外の位相角を使用する実施形態も可能である。
本発明は、特定の実施形態に限定されることはなく、添付の請求の範囲の範囲および趣旨から逸脱しない限り、種々の変形、組み合わせおよび置換にも及ぶ。
【図面の簡単な説明】
【００３８】
【図１】代表的な一実施形態による、位相シフト・マスクを形成するステップを示すフローチャート。
【図２】代表的な一実施形態による、位相シフト・マスクの設計の上平面図。
【図３】代表的な実施形態による、図２の位相シフト・マスク・デザインと共に使用するように構成されたトリム・マスクの上平面図。
【図４】代表的な一実施形態による、位相が１８０°の領域および位相が０°の領域を分離しているポリシリコン・ラインの一部と、これに対応するトリム・マスクを示すブロック図。
【図１】
2005513518.tif 000003
【図２】
2005513518.tif 000004
【図３】
2005513518.tif 000005
【図４】
2005513518.tif 000006
【国際調査報告】
2005513518.tif 000007
2005513518.tif 000008