(57)【要約】本発明の実施形態は、通常のコンタクトおよび／またはビア処理ステップを用いて製造可能である磁気ビット構造体を提供する。これは、最小限のサイズのコンタクトまたはビアホールを収容するのに十分な大きさのビット端を有する磁気ビット構造体を設けることにより達成されることが好ましい。このように、コンタクトまたはビアホールは、ビット縁内のままにすることができ、それによって、そうでなければビット構造体に酸化を引き起こすかまたは損傷を与える後のプロセスステップからビット縁を保護する。
2005508084.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗ビットの一方の端の第１のビット端と、
前記第１のビット端と接触する第１のコンタクト構造体とを備え、
前記第１のビット端が、前記第１のコンタクト構造体の周りに広がるような大きさである磁気抵抗ビット。
【請求項２】
前記磁気抵抗ビットが、前記第１のビット端から延び、幅のある細長い中央部分をさらに含み、
前記第１のビット端の幅が、前記細長い中央部分の幅より広い請求項１に記載の磁気抵抗ビット。
【請求項３】
前記磁気抵抗ビットに隣接して配置され、外周を有する第１のホールを画定する絶縁層をさらに備え、
前記第１のホールが、前記絶縁層から前記第１のビット端へ延び、前記第１のビット端が、外周を有するとともに、前記第１のビット端の外周が前記第１のホールの外周から外側方向に延びる大きさである請求項２に記載の磁気抵抗ビット。
【請求項４】
前記絶縁層が、窒化シリコンを含む請求項３に記載の磁気抵抗ビット。
【請求項５】
前記第１のホールを下に貫通し、前記第１のビット端と電気的に接触する金属材料をさらに含む請求項３に記載の磁気抵抗ビット。
【請求項６】
前記金属材料が、アルミニウムを含む請求項５に記載の磁気抵抗ビット。
【請求項７】
前記金属材料が、銅を含む請求項５に記載の磁気抵抗ビット。
【請求項８】
前記金属材料が、チタンタングステンプラグを含む請求項５に記載の磁気抵抗ビット。
【請求項９】
少なくとも前記第１のホールの領域内において前記第１のビット端と前記絶縁層との間にはさまれる保護層をさらに含む請求項３に記載の磁気抵抗ビット。
【請求項１０】
前記保護層が、少なくとも部分的に導電性を有する請求項９に記載の磁気抵抗ビット。
【請求項１１】
前記保護層が、エッチングストップ層である請求項９に記載の磁気抵抗ビット。
【請求項１２】
前記第１のホールが、前記エッチングストップ層で止まる選択的化学エッチングを用いて形成される請求項１１に記載の磁気抵抗ビット。
【請求項１３】
前記保護層が、シリコンクロムを含む請求項９に記載の磁気抵抗ビット。
【請求項１４】
前記細長い中央部分の他方の端に第２のビット端をさらに備え、
前記第２のビット端が、当該第２のビット端と接触する第２のコンタクト構造体を有し、前記第２のビット端が、前記第２のコンタクト構造体の周りに広がるような大きさである請求項２に記載の磁気抵抗ビット。
【請求項１５】
前記第２のビット端の幅が、前記細長い中央部分より幅が広い請求項３に記載の磁気抵抗ビット。
【請求項１６】
幅を有する細長い中央部分と、
前記細長い中央部分の一方の端にあり、前記細長い中央部分より幅が広い第１のビット端と、
前記細長い中央部分の他方の端にあり、前記細長い中央部分より幅が広い第２のビット端と、
前記第１のビット端への電気的接触が可能な外周を有する第1のコンタクト手段と、
前記第２のビット端への電気的接触が可能な外周を有する第2のコンタクト手段と、
を備え、
前記第１のビット端が、前記第１のコンタクト手段の周りに広がる大きさであり、前記第２のビット端が、前記第２のコンタクト手段の外周の周りに広がる大きさである磁気抵抗ビット。
【請求項１７】
前記第１のコンタクト手段が、前記磁気抵抗ビットに隣接して配置され、外周を有する第１のホールを画定する絶縁層を含み、
前記第１のホールが、前記絶縁層から前記第１のビット端へ貫通し、前記第１のビット端が、外周を有し、かつ前記第１のビット端の外周が前記第１のホールの外周から外側方向に延びる大きさである請求項１６に記載の磁気抵抗ビット。
【請求項１８】
前記第２のコンタクト手段は、前記磁気抵抗ビットに隣接して配置され、外周を有する第２のホールを画定する絶縁層を含み、
前記第２のホールが、前記絶縁層から前記第２のビット端へ貫通し、前記第２のビット端が、外周を有し、前記第２のビット端の外周が前記第２のホールの外周から外側方向に延びる大きさである請求項１７に記載の磁気抵抗ビット。
【請求項１９】
細長い中央部分および第１のビット端を有する磁気抵抗ビットを形成するステップと、
前記第１のビット端に隣接して誘電層を形成するステップと、
前記誘電層を通るホールを形成するために前記第１の誘電層の一部分を選択的に除去するステップと、
を含み、
前記第１のビット端が外周および幅を有し、前記細長い中央部分が幅を有し、前記第１のビット端の幅が、前記細長い中央部分の幅より広く、
前記ホールは、外周を有し、かつ前記磁気抵抗ビット構造体へ延びるとともに、前記ホールの外周が前記第１のビット端の外周の内側方向に間隔をおいて配置される大きさである磁気抵抗ビット形成方法。
【請求項２０】
前記第１の誘電層が、窒化シリコンを含む請求項１９に記載の方法。
【請求項２１】
前記選択的除去ステップでは、選択的エッチングを用いて前記誘電層部分が除去される請求項１９に記載の方法。
【請求項２２】
前記選択的除去ステップでは、異方性エッチングを用いて前記誘電層部分が除去される請求項１９に記載の方法。
【請求項２３】
前記選択的除去ステップでは、イオンミリングを用いて前記誘電層部分が除去される請求項１９に記載の方法。
【請求項２４】
前記選択的除去ステップでは、プラズマエッチングを用いて前記誘電層部分が除去される請求項１９に記載の方法。
【請求項２５】
前記選択的除去ステップが、
前記誘電層上にフォトレジストを提供するステップと、
前記誘電層が除去される領域に選択的に光を照射するステップと、
除去されることになる前記誘電層部分を露出させる、重合していない前記フォトレジストの除去を行うステップと、
前記ホールを形成するために前記誘電層の露出部分を除去するステップとを含む請求項１９に記載の方法。
【請求項２６】
前記フォトレジスト除去ステップが、酸素アッシャーフォトレジストストリップを用いて達成される請求項２５に記載の方法。
【請求項２７】
前記選択的光照射ステップが、電子ビームフォトリソグラフィを用いて実行される請求項２５に記載の方法。
【請求項２８】
前記選択的光照射ステップが、紫外線（UV）光を照射することを含む請求項２５に記載の方法。
【請求項２９】
前記誘電層の形成前に、少なくとも前記第１のビット端に隣接して保護層を形成するステップをさらに含む請求項１９に記載の方法。
【請求項３０】
前記選択的除去ステップが、前記第１の誘電層中にホールを形成するように前記誘電層を除去するステップを含み、前記ホールが、前記保護層まで延びる請求項２９に記載の方法。
【請求項３１】
前記保護層が、少なくとも部分的に導電性を有する請求項２９に記載の方法。
【請求項３２】
前記保護層は、シリコンクロムを含む請求項２９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗メモリーに関し、さらに詳細には、磁気抵抗ビット構造体およびその製造方法に関する。
【背景技術】
【０００２】
磁気抵抗メモリーは、不揮発性である。すなわち、電源が切れるまたは遮断された場合でも、メモリー内に記憶されたデータは保持される。一般に、磁気抵抗メモリーは、強磁性材料からなる薄膜の磁化方向の変化を利用して、二値状態を表し、記憶する。強磁性材料からなる各薄膜を磁気抵抗ビットと呼ぶ。書込み動作中に、選択されたビット構造体の近くに適切な電流を流し、ワード線および／またはデジタル線、および／または検出電流をしばしば用いることによって、選択されたビット構造体の磁化方向が調節される。電流は、磁界を生じて、この磁界によって、強磁性薄膜の層の少なくとも１つの磁化方向が所望の方向へ調節される。磁化方向によって、その膜の磁気抵抗が決まる。薄膜の磁気抵抗は、その後の読み出し動作中に、検出線などを経てビット構造体中に検出電流を流すことによって、読み出し可能である。
【０００３】
いくつかの先行技術の磁気抵抗ビット構造体が、ドートン他への米国特許第4,731,757号明細書と、ドートン他への米国特許第4,780,848号明細書とに図示され説明されており、これらは、本発明の譲受人へ譲渡され、参照によってここに組み込まれる。このような磁気ビット構造体を形成する例示的プロセスが、イェー他への米国特許第5,569,617号明細書と、ユー他への米国特許第5,496,759号明細書とに図示され記載されており、それらは、本発明の譲受人に譲渡され、参照によってここに組み込まれる。
【０００４】
このような磁気抵抗メモリーは、通常、モノリシック集積回路の表面に設けられることが多く、モノリシック集積回路上においてビット構造体とメモリー作動回路とを容易に電気的に接続可能である。ビット構造体中に検出電流を流すために、例えばビット構造体の両端が、一般には、金属配線層を通り隣接したビット構造体へ接続される。次いで、ビット構造体のストリングが、検出線を形成し、この検出線は、モノリシック集積回路上の他の場所に位置する回路を作動させることによって、制御されることが多い。
【０００５】
多数の磁気抵抗メモリーを得るために、強磁性薄膜ビット構造体のサイズを小さくして、記憶されるデジタルビットをかなりの密度にすることが望ましい。ビット構造体のサイズを小さくすることが望ましいので、ビット構造体の幅は、ビット構造体への接続のために用いるコンタクトおよび／またはビアの最小限の許容幅より狭いことが多い。その結果として、一般に、例えばドートン他への米国特許第4,731,757号明細書およびドートン他への米国特許第4,780,848号明細書に示すように、コンタクトまたはビアホールは、ビット構造体の横方向の縁に重なっている。
【０００６】
このような方法の限界は、通常の集積回路プロセスが、ビット構造体へコンタクトおよび／またはビアホールを形成するために使用不可能な場合が多いということである。例えば、通常の集積回路プロセスにおいては、まず集積回路上にパターン形成されるフォトレジスト層を設けることによって、コンタクトおよびビアホールが形成されることが多い。パターン形成されたフォトレジスト層は、コンタクトおよび／またはビアホールの場所およびサイズを画定し、このコンタクトおよび／またはビアホールは、ビット構造体への接触を行うために用いられる。一度、フォトレジスト層が所定位置に配置されると、エッチングプロセスを用いて、コンタクトまたはビアホールをビット構造体までエッチングする。しかしながら、上記したように、コンタクトおよび／またはビアホールが、ビット構造体の縁に重なることが多い。いくつかの通常のエッチングプロセスでは、エッチングを行うために使用する溶媒が、ビット構造体の縁に損傷を与える可能性がある。
【０００７】
一度コンタクトまたはビアホールがエッチングされると、一般に、通常の酸素アッシャーフォトレジスト除去ステップを用いて、フォトレジスト層を除去することになる。しかしながら、コンタクトおよび／またはビアホールが、ビット構造体の縁に部分的に重なるので、酸素アッシャーフォトレジスト除去ステップは、強磁性ビット構造体の側壁を酸化させる可能性があり、ビット構造体の縁をかなり損傷する場合がある。
【０００８】
ビット構造体への損傷が生じる可能性があるため、多くの磁気メモリプロセスでは、磁気ビット構造体までコンタクトおよび／またはビアホールを形成するときに、通常のエッチングおよびフォトレジスト除去ステップを用いない。その代わりに、特殊なプロセス技術が、製造プロセスに組み込まれることがよくある。例えば、上の例を続けると、酸素アッシャーフォトレジスト除去ステップの代わりに、「ウェット」フォトレジスト除去ストリップを用いるなど、磁性膜材料の側壁を酸化させにくい他のプロセスステップを用いることができる。利用可能な他の技術にはまた、次のプロセスステップから縁を保護するために、ビット構造体の露出した縁に隣接してスペーサを設けることが含まれる。これらの特殊な技術によってビット縁が酸化する危険が少なくなり得るが、このようなプロセスによって、通常のフォトレジストステップより欠陥密度が高くなりやすくなり、磁気抵抗ビット構造体の作動に他の悪影響を及ぼす場合がある。
【０００９】
したがって、望ましいのは、ビット構造体にコンタクトまたはビアホールを形成するときに、特別な処理ステップを必要としない磁気抵抗ビット構造体である。より詳細には、エッチングおよび／または除去ステップにビット構造体のビット縁を直接さらさずに形成可能な磁気抵抗ビット構造体が望ましい。これによって、バックエンド処理の効率と信頼性とを高くすることができ、したがって、デバイスの欠陥密度が低減され歩留まりが増加し得る。
【発明の開示】
【課題を解決するための手段】
【００１０】
本発明は、通常のコンタクトまたはビア処理ステップを用いて製造可能な磁気ビット構造体を設けることによって、先行技術の欠点の多くを克服する。磁気ビット構造体に、最小限のサイズのコンタクトまたはビアホールを収容するのに十分な大きさのビット端を備えることによって、これが達成されることが好ましい。このように、コンタクトまたはビアホールは、ビット縁の内側に残したままにすることができ、それによって、そうでなければ酸化を引き起こすかまたはビット構造体に損傷を与えるその後のプロセスステップからビットの縁が保護される。
【００１１】
1つの例示的実施形態において、本発明の磁気抵抗ビットは、第1のコンタクト構造体を有する第1のビット端を含む。第1のビット端は、第1のコンタクト構造体の外周周りを外側方向に広がる大きさにすることが好ましい。この構成によって、第１のコンタクト構造体が、磁気抵抗ビットの側壁を保護しながら、ビットの上面だけに接触可能となる。磁気抵抗ビットはまた、対応の第2のコンタクト構造体を有する第2のビット端を含み得る。第1のビット端と同様に、第2のビット端は、第2のコンタクト構造体の外周周りを外側方向に広がる大きさにすることが好ましい。
【００１２】
幅の狭い磁気抵抗ビットの磁性の多くを保持するために、磁気抵抗ビットが、第１および第２のビット端の幅より狭い幅を有する細長い中央部分を含み得ることが考えられる。この形状においては、データは、第1または第2のビット端ではなく細長い中央部分内に記憶されることが好ましい。結果として、いくつかの性能についての利点が生じる。第一に、一方および／または両方のビット端は、2つのコンタクト間における電流の影響を受けない。コンタクトからの電流による磁界にビット端をさらさないことによって、望ましくないビット端のスイッチングが減少する。第二に、ビット用の電流路がコンタクト同士の間の領域に制限されるので、電流は、ビット端の近くには流れない。最終結果は、電気的なビット抵抗が減少し、ビット抵抗に対する磁気抵抗による抵抗変化の比率である性能指数が増加することである。
【００１３】
本発明の例示的方法においては、磁気抵抗ビットは、集積回路の比較的平坦な面に形成されることが好ましい。次いで、磁気抵抗ビットは、第1のビット端、第2のビット端、およびそれらの間に細長い中央部分を有するように形成される。細長い中央部分は、第1または第2のビット端双方より幅が狭いことが好ましい。次いで、誘電層が、第１および第2のビット端に少なくとも隣接して堆積または形成される。その後、第１の誘電層の一部分が、選択的に除去されて、誘電層から各ビット端までホールが形成されることが好ましい。ホールの外周は、ビット端の外周から内側方向に間隔を置いて配置されることが好ましい。
【００１４】
誘電層を選択的に除去する際、まず誘電層上にフォトレジスト層を設けることができる。次いで、フォトレジスト層に選択的に光を照射可能であり、続いて、フォトレジスト除去ステップによって感光した領域を除去する。次に、エッチングステップを用いて誘電層の感光した部分を除去して、ホールを形成する。
【００１５】
誘電層を設ける前に、磁気抵抗ビットに隣接して保護層を設けることが好ましい。保護層は、2つの最初の機能を実行することが好ましい。第一に、保護層は、コンタクトまたはビアホールを形成するために用いる誘電エッチングステップ中にエッチングストップとして機能する。第二に、保護層は、フォトレジスト除去ステップなどの次の処理ステップ中に使用する溶媒、酸素または他の有害になり得る材料または成分から磁気抵抗ビットを保護することに役に立ち得る。好ましい実施形態では、第1の誘電層から保護層までホールをエッチングする。
【００１６】
一度ホールが形成されると、ホールは、導電性材料で満たされることが好ましい。導電性材料は、通常の集積回路プロセスにおいて一般に使用される金属配線層であることが好ましい。その結果、誘電層の最上部からビット構造体上の保護層まで延びるコンタクトまたはビア構造体が得られる。次いで、コンタクトまたはビア構造体用いて、必要に応じて磁気抵抗メモリーの他の素子にビット構造体を電気的に接続することができる。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の例示的実施形態の平面図である。磁気ビット構造体は、全体を2で示し、第1のビット端4aと、第2のビット端4bと、細長い中央部分８とを含む。正方形または矩形形状の第1のビット端4aおよび第2のビット端4bを示しているが、円形、楕円形などの他の形状が考えられる。第1のビット端4aおよび第2のビット端4bは、ここに示したコンタクトまたはビア5aおよびコンタクトまたはビア5bなどの、最小限のサイズのコンタクトまたはビアを収容するのに十分な大きさであることが好ましい。すなわち、第1のビット端4aおよび第2のビット端4bは、それぞれ、コンタクトまたはビア5aおよびコンタクトまたはビア5bの外周周りを外側方向に広がる大きさであることが好ましい。したがって、7で示すように、コンタクトまたはビアホール5aおよび5bは、ビット縁から内側に間隔を置いて配置される。これによって、ビット構造体2に酸化を生じさせるかまたは損傷を与える可能性がある後の処理ステップから、ビットの縁が保護される。
【００１８】
幅の狭い磁気抵抗ビットの磁気特性の多くを保持するためには、細長い中央部分8の幅10を、第1のビット端4aおよび第2のビット端4bの幅12より狭くすることが考えられる。この構成において、データは、第1のビット端4aまたは第2のビット端4b内よりも、細長い中央部分8内に記憶されることが好ましい。しかしながら、細長い中央部分8の磁気特性が、例えばドートン他への米国特許第4,731,757号明細書の先をとがらせたまたはテーパーをつけた端部の形態に対して、ビット端4aおよび4bを大きくすることにより改良可能である。
【００１９】
図２から図５は、図１のビット構造体を形成する例示的方法を示す。図２は、上に強磁性層が形成された例示的な集積回路の側方断面図である。集積回路14は、通常の集積回路フロントエンド工程を用いて形成されることが好ましく、トランジスタ、コンデンサ、金属配線層などの種々のデバイスまたは素子を含み得る。例示的な通常の集積回路プロセスは、ＣＭＯＳ、バイポーラ、ＢＩＣＭＯＳ、ＧａＡｓなどを含み得る。ワード線が集積回路14の金属配線層の1つを用いて形成されることが好ましい。ワード線は、各ビット構造体の下に直接設けられることが好ましい。
【００２０】
集積回路14は、窒化シリコン(SiN)などの絶縁層16で覆うことが好ましい。次いで、絶縁層16の上面を平坦化することが好ましい。これは、通常の化学機械的研磨（CMP）プロセスまたは他の種々の平坦化方法を用いて達成可能である。一度平坦化した後、磁気抵抗スタック18を形成する。磁気抵抗スタック18は、例えば、ユー他への米国特許第5,496,759明細書に従って形成可能である。一度磁気抵抗スタック18を形成した後、キャップまたは保護層19を設ける。保護層19は、シリコンクロム（CrSi）であることが好ましく、シリコンクロムは、部分的に導電性があり、以下にさらに説明する後続のエッチングステップのためのエッチストップ層として機能する。保護層19もまた、以下に詳述する酸素アッシャーフォトレジスト除去ステップなどの後続の処理ステップによる損傷から磁気抵抗スタック18を保護することが好ましい。保護層19には金属コンタクトが上から係合するかまたは接触することになるので、保護層19は、少なくとも部分的に導電性があるものにすべきである。この金属コンタクトは、磁気抵抗スタック18と直接接触はせず、接続するためには、保護層19から磁気抵抗スタック18に検出電流などの電流を流さなくてはならない。
【００２１】
次に、磁気抵抗スタック18を切って図１または図６に示した形状などの所望の形状にする。これは、磁気抵抗スタック18の保持される部分の上にパターン形成層を設けることによって達成されることが好ましい。例えば、磁気抵抗スタック18を切り、形状を整える適切な方法は、例えば、ユー他への米国特許第5,496,759号明細書およびイエー他への米国特許第5,569,617号明細書に記載されており、これらは、イオンミリングプロセスを教示している。しかしながら、他の適切なエッチングプロセスを用いてビットを形成可能であると考えられる。
【００２２】
図3において、所望のビット形状と同じ上部形状を有するイオンミリングマスク21が、磁気抵抗スタック18上に配置されて、領域23内に残すことになるビット構造体を画定しかつ保護する。イオンミリングマスクは、SiN、またはバイアススパッタリングされる石英などの別の適切なイオンミリングマスク材料から形成可能である。次いで、イオンミリングが、開始されて、磁気抵抗スタック1 8が切られて所望のビット形状になり、イオンミリングマスク２１の下以外にある残りの磁気抵抗スタック18の領域全てが、除去される。次いで、適切なエッチングプロセスによりイオンミリングマスクが除去される。代替方法では、適切なエッチングマスクと共に、インサイチュースパッタエッチングプロセスを用いて、所望のビット形状を形成可能である。
【００２３】
図4は、磁気抵抗ビットにパターン形成が行われ、かつパッシベーションまたは絶縁層２５がその上面に設けられた後の、図3の例示的な集積回路の側方断面図である。パッシベーションまたは絶縁層25は、集積回路の上面全体に堆積させることが好ましい。パッシベーションまたは絶縁層25は、磁気抵抗ビット上に配置されることになる金属配線層が、ホールが絶縁層25内に形成される指定の領域を除いて、ビットと接触することを妨げる支援を行う。絶縁層２５は、例えば、SiN、バイアススパッタリングされた石英（BSQ）または他のいかなる適切な材料にしてもよい。
【００２４】
図5は、絶縁層25から磁気抵抗ビットまで、さらに好ましくは保護層21までコンタクトまたはビアホール29を切り込んだ、図4の例示的な集積回路の側方断面図である。コンタクトまたはビアホール29は、ビットへの電気的接続を行うためにビット端4aおよび4b（図1を参照）の一方のおよそ中央に配置されることが好ましい。例えば図1に示すように、コンタクトまたはビアホール29は、保護層21の上部を貫通はせず、または磁気抵抗ビットの外周縁の外側へは延びないことが好ましい。磁気抵抗ビットの側縁27は、よって後の処理にさらされず、絶縁層25により被覆または保護されたままである。磁気抵抗ビットの上面が保護層21により保護され、かつ磁気抵抗ビットの側壁27が絶縁層25により保護されるので、コンタクトまたはビアホール29は、例えば酸素アッシャーフォトレジスト除去ステップなどの通常の処理ステップを用いて作り出すことができる。これによって、磁気抵抗メモリーの製造コストをかなり削減可能であり、得られる全体の歩留まりを増加させることができる。
【００２５】
コンタクトまたはビアホール29が作り出された後、金属層が、絶縁層25上に配置されエッチングされて所望の金属パターンが形成されることが好ましい。金属は、コンタクトまたはビアホール29内へ延ばすことが好ましく、それにより、金属層が、コンタクトまたはビアホール29を満たし保護層21と接触可能になる。保護層21が、好ましくは少なくとも部分的に導電性を有するので、金属層と磁気抵抗ビットとが電気的に接続される。あるいは、金属層を設ける前にまずコンタクトまたはビアホール29をタングステンなどの低抵抗材料で満たすことが考えられる。これによって、コンタクトまたはビアホール29の全抵抗を低減できる。
【００２６】
図１に示した例示的な実施形態では、ビット端4aおよび4bより幅が狭く細長い中央部分8を有するが、他の実施形態もまた考えられる。そのような１つの代替実施形態を図6に示す。この例示的な実施形態では、細長い中央部分30は、ビット端36aおよび36bの幅に近いか等しい幅を有する。しかしながら、図6の第1のビット端36aおよび第2のビット端36bは、ここに示すように、コンタクトまたはビア40aおよびコンタクトまたはビア40bなどの最小限のサイズのコンタクトまたはビアを収容するのに十分な大きさであることが好ましい。
【００２７】
このように本発明の好ましい実施形態を説明してきたが、当業者は、ここに添付された特許請求の範囲内において、さらに他の実施形態をなし使用可能であることを容易に理解するだろう。本書類によりカバーされる本発明の多数の利点を前出の説明において明らかにした。しかしながら、この開示が、多くの点で、例示に過ぎないことが理解されるだろう。特に、部品の形状、サイズ、及び構成に関して、本発明の範囲を逸脱せずに、細部にわたって変更可能である。
【図面の簡単な説明】
【００２８】
【図１】本発明の1つの例示的な実施形態の平面図である。
【図２】強磁性層が上に形成された例示的な集積回路の側方断面図である。
【図３】強磁性層上にイオンミルマスクが配置された、図２の例示的な集積回路の側方断面図である。
【図４】磁気抵抗ビットにパターン形成が行われ酸化層が上面に設けられた後の、図３の例示的な集積回路の側方断面図である。
【図５】酸化層から磁気抵抗ビットへコンタクトまたはビアホールが切り込まれた、図４の例示的な集積回路の側方断面図である。
【図６】本発明の別の例示的な実施形態の平面図である。
【国際公開パンフレット】
2005508084.tif 000003
2005508084.tif 000004
2005508084.tif 000005
2005508084.tif 000006
2005508084.tif 000007
2005508084.tif 000008
2005508084.tif 000009
2005508084.tif 000010
2005508084.tif 000011
2005508084.tif 000012
2005508084.tif 000013
2005508084.tif 000014
2005508084.tif 000015
2005508084.tif 000016
2005508084.tif 000017
2005508084.tif 000018
2005508084.tif 000019
2005508084.tif 000020
2005508084.tif 000021
2005508084.tif 000022
2005508084.tif 000023
2005508084.tif 000024
2005508084.tif 000025
2005508084.tif 000026
2005508084.tif 000027
【国際公開パンフレット（コレクトバージョン）】
2005508084.tif 000028
2005508084.tif 000029
【国際公開パンフレット（コレクトバージョン）】
2005508084.tif 000030
【手続補正書】
【提出日】平成15年9月4日(2003.9.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
磁気抵抗ビットの一方の端の第１のビット端と、
前記第１のビット端と接触する第１のコンタクト構造体とを備え、
前記第１のビット端が、前記第１のコンタクト構造体の周りに広がるような大きさであり、
前記磁気抵抗ビットが、前記第１のビット端から延び、幅のある細長い中央部分をさらに含み、前記第１のビット端の幅が、前記細長い中央部分の幅より広い磁気抵抗ビット。
【請求項２】
前記磁気抵抗ビットに隣接して配置され、外周を有する第１のホールを画定する絶縁層をさらに備え、
前記第１のホールが、前記絶縁層から前記第１のビット端へ延び、前記第１のビット端が、外周を有するとともに、前記第１のビット端の外周が前記第１のホールの外周から外側方向に延びる大きさである請求項１に記載の磁気抵抗ビット。
【請求項３】
前記絶縁層が、窒化シリコンを含む請求項２に記載の磁気抵抗ビット。
【請求項４】
前記第１のホールを下に貫通し、前記第１のビット端と電気的に接触する金属材料をさらに含む請求項２に記載の磁気抵抗ビット。
【請求項５】
前記金属材料が、アルミニウムを含む請求項４に記載の磁気抵抗ビット。
【請求項６】
前記金属材料が、銅を含む請求項４に記載の磁気抵抗ビット。
【請求項７】
前記金属材料が、チタンタングステンプラグを含む請求項４に記載の磁気抵抗ビット。
【請求項８】
少なくとも前記第１のホールの領域内において前記第１のビット端と前記絶縁層との間にはさまれる保護層をさらに含む請求項２に記載の磁気抵抗ビット。
【請求項９】
前記保護層が、少なくとも部分的に導電性を有する請求項８に記載の磁気抵抗ビット。
【請求項１０】
前記保護層が、エッチングストップ層である請求項８に記載の磁気抵抗ビット。
【請求項１１】
前記第１のホールが、前記エッチングストップ層で止まる選択的化学エッチングを用いて形成される請求項１０に記載の磁気抵抗ビット。
【請求項１２】
前記保護層が、シリコンクロムを含む請求項８に記載の磁気抵抗ビット。
【請求項１３】
前記細長い中央部分の他方の端に第２のビット端をさらに備え、
前記第２のビット端が、当該第２のビット端と接触する第２のコンタクト構造体を有し、前記第２のビット端が、前記第２のコンタクト構造体の周りに広がるような大きさである請求項１に記載の磁気抵抗ビット。
【請求項１４】
前記第２のビット端の幅が、前記細長い中央部分より幅が広い請求項１３に記載の磁気抵抗ビット。
【請求項１５】
幅を有する細長い中央部分と、
前記細長い中央部分の一方の端にあり、前記細長い中央部分より幅が広い第１のビット端と、
前記細長い中央部分の他方の端にあり、前記細長い中央部分より幅が広い第２のビット端と、
前記第１のビット端への電気的接触が可能な外周を有する第1のコンタクト手段と、
前記第２のビット端への電気的接触が可能な外周を有する第2のコンタクト手段と、
を備え、
前記第１のビット端が、前記第１のコンタクト手段の周りに広がる大きさであり、前記第２のビット端が、前記第２のコンタクト手段の外周の周りに広がる大きさである磁気抵抗ビット。
【請求項１６】
前記第１のコンタクト手段が、前記磁気抵抗ビットに隣接して配置され、外周を有する第１のホールを画定する絶縁層を含み、
前記第１のホールが、前記絶縁層から前記第１のビット端へ貫通し、前記第１のビット端が、外周を有し、かつ前記第１のビット端の外周が前記第１のホールの外周から外側方向に延びる大きさである請求項１５に記載の磁気抵抗ビット。
【請求項１７】
前記第２のコンタクト手段は、前記磁気抵抗ビットに隣接して配置され、外周を有する第２のホールを画定する絶縁層を含み、
前記第２のホールが、前記絶縁層から前記第２のビット端へ貫通し、前記第２のビット端が、外周を有し、前記第２のビット端の外周が前記第２のホールの外周から外側方向に延びる大きさである請求項１６に記載の磁気抵抗ビット。
【請求項１８】
細長い中央部分および第１のビット端を有する磁気抵抗ビットを形成するステップと、
前記第１のビット端に隣接して誘電層を形成するステップと、
前記誘電層を通るホールを形成するために前記第１の誘電層の一部分を選択的に除去するステップと、
を含み、
前記第１のビット端が外周および幅を有し、前記細長い中央部分が幅を有し、前記第１のビット端の幅が、前記細長い中央部分の幅より広く、
前記ホールは、外周を有し、かつ前記磁気抵抗ビット構造体へ延びるとともに、前記ホールの外周が前記第１のビット端の外周の内側方向に間隔をおいて配置される大きさである磁気抵抗ビット形成方法。
【請求項１９】
前記第１の誘電層が、窒化シリコンを含む請求項１８に記載の方法。
【請求項２０】
前記選択的除去ステップでは、選択的エッチングを用いて前記誘電層部分が除去される請求項１８に記載の方法。
【請求項２１】
前記選択的除去ステップでは、異方性エッチングを用いて前記誘電層部分が除去される請求項１８に記載の方法。
【請求項２２】
前記選択的除去ステップでは、イオンミリングを用いて前記誘電層部分が除去される請求項１８に記載の方法。
【請求項２３】
前記選択的除去ステップでは、プラズマエッチングを用いて前記誘電層部分が除去される請求項１８に記載の方法。
【請求項２４】
前記選択的除去ステップが、
前記誘電層上にフォトレジストを提供するステップと、
前記誘電層が除去される領域に選択的に光を照射するステップと、
除去されることになる前記誘電層部分を露出させる、重合していない前記フォトレジストの除去を行うステップと、
前記ホールを形成するために前記誘電層の露出部分を除去するステップとを含む請求項１８に記載の方法。
【請求項２５】
前記フォトレジスト除去ステップが、酸素アッシャーフォトレジストストリップを用いて達成される請求項２４に記載の方法。
【請求項２６】
前記選択的光照射ステップが、電子ビームフォトリソグラフィを用いて実行される請求項２４に記載の方法。
【請求項２７】
前記選択的光照射ステップが、紫外線（UV）光を照射することを含む請求項２４に記載の方法。
【請求項２８】
前記誘電層の形成前に、少なくとも前記第１のビット端に隣接して保護層を形成するステップをさらに含む請求項１８に記載の方法。
【請求項２９】
前記選択的除去ステップが、前記第１の誘電層中にホールを形成するように前記誘電層を除去するステップを含み、前記ホールが、前記保護層まで延びる請求項２８に記載の方法。
【請求項３０】
前記保護層が、少なくとも部分的に導電性を有する請求項２８に記載の方法。
【請求項３１】
前記保護層は、シリコンクロムを含む請求項２８に記載の方法。
【国際調査報告】
2005508084.tif 000031
2005508084.tif 000032
2005508084.tif 000033