(57)【要約】  液晶ディスプレイは、複数の列ラインを制御するための複数のバッファ４６を有している。バッファは、ピクセルの各行に対して書き込むための行周期中に所定の電流に設定されるように例えばタイミング回路５０によって制御されるバイアス電流制御入力４７を有している。特に、行周期は、高いバッファバイアス電流を用いる駆動周期と、低いバッファバイアス電流を用いる電圧維持周期とに分割されても良い。
2005513537.tif 000002
【特許請求の範囲】
【請求項１】
行および列のアレイとして配置された複数の液晶ピクセル電極と、
前記液晶ピクセル電極を駆動するための複数の行ラインおよび列ラインと、
複数の前記列ラインを駆動するための複数のバッファであって、様々なバイアス電流で動作可能なバッファと、
ピクセル電極の行に対して書き込むための期間である複数の行周期中に、バッファバイアス電流を変化させる一方で、電圧出力を維持して、個々の行周期内の異なる時間に異なるバイアス電流を供給する手段とを備えた液晶ディスプレイ。
【請求項２】
前記バッファがバイアス電流制御入力を有し、バッファバイアス電流を変化させる前記手段は、前記バイアス電流制御入力に接続されるタイミング回路を備え、このタイミング回路は、各行周期を駆動周期と電圧維持周期とに分割するとともに、前記バッファを制御することにより、前記駆動周期中に高いバイアス電流を使用して列ラインを充電し、前記電圧維持周期中に低いバイアス電流を使用して列ラインにおける電圧を維持することを特徴とする請求項１に記載の液晶ディスプレイ。
【請求項３】
全ての行周期を含む１つまたは複数のアドレッシング段階と、前記バッファが作動しない１つのパワーダウン段階とを有するように、前記タイミング回路が前記バッファを制御することを特徴とする請求項２に記載の液晶ディスプレイ。
【請求項４】
前記各バッファは、バイアス電流を制御するためのバイアス電流制御入力を有することを特徴とする請求項１から３のいずれか一項に記載の液晶ディスプレイ。
【請求項５】
前記各バッファが信号入力と信号出力とを有し、それぞれの列ラインを駆動するべく前記信号出力が接続され、前記信号入力は、デジタル−アナログ変換手段に接続されていることを特徴とする請求項１から４のいずれか一項に記載の液晶ディスプレイ。
【請求項６】
複数のそれぞれの電圧レベルを供給する複数の出力を有する電圧源を更に備え、前記デジタル−アナログ変換手段は、各バッファの信号入力を、入力デジタル信号に対応する電圧レベルを有する電圧源の複数の出力のうちの１つに接続するための切換マトリクスである、請求項５に記載の液晶ディスプレイ。
【請求項７】
複数のバッファが複数の所定の電圧レベルを出力し、複数のバッファと複数の列ラインとの間でデジタル−アナログ変換器として機能する切換マトリクスを更に備えている、請求項１から４のいずれか一項に記載の液晶ディスプレイ。
【請求項８】
行ラインと列ラインとによって駆動されるピクセル電極の複数の行および列を有する液晶ディスプレイを作動させる方法であって、
一連の画像フレームを示す一連のデジタル信号を、列ラインを駆動させるための一連の電圧レベルに変換し、
ピクセル電極の連続する各行を充電するための期間である複数の行周期中に、様々なバイアス電流で動作可能な複数のバッファからの複数の列ラインを駆動し、
各行周期中にバッファバイアス電流を変化させて、個々の行周期内の異なる時間に異なるバイアス電流を供給する方法。
【請求項９】
各行周期を駆動周期と電圧維持周期とに分割するとともに、前記バッファを制御することにより、前記駆動周期中に高いバイアス電流を使用し、前記電圧維持周期中に低いバイアス電流を使用することを含むことを特徴とする請求項８に記載の方法。
【請求項１０】
各フレームに書き込むための周期は、全ての行周期を含む１つまたは複数のアドレッシング段階と、前記バッファがオフに切換えられる１つまたは複数のパワーダウン段階とに分割されることを特徴とする請求項８または９に記載の方法。
【請求項１１】
一連の画像フレームを示す一連のデジタル信号を受け入れるためのデジタル入力と、
前記デジタル入力における一連のデジタル信号を変換して、対応する電圧レベルを出力するデジタル−アナログ変換手段と、
ピクセル電極の各行に対して書き込むための複数の行周期中に液晶ディスプレイの複数の列ラインを駆動するための複数のバッファであって、様々なバイアス電流で動作可能なバッファと、
電圧出力を維持しつつバッファバイアス電流を変化させて、個々の行周期内の異なる時間に異なるバイアス電流を供給する手段と、を備えたことを特徴とする液晶ディスプレイドライバ。
【請求項１２】
バッファバイアス電流を変化させる前記手段がタイミング回路を備え、このタイミング回路は、各行周期を駆動周期と電圧維持周期とに分割するとともに、前記バッファを制御することにより、前記駆動周期中に高いバイアス電流を使用して列ラインを充電し、前記電圧維持周期中に低いバイアス電流を使用することを特徴とする請求項１１に記載の液晶ディスプレイドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ、液晶ディスプレイ用ドライバ、および、液晶ディスプレイを駆動させる方法に関する。
【背景技術】
【０００２】
アクティブマトリクスディスプレイ装置は、一般に、行および列に配置されたピクセルアレイを備えている。ピクセルの各行は、行におけるピクセルの薄膜トランジスタのゲートに接続する行導体を共有している。ピクセルの各列は、ピクセル駆動信号が供給される列導体を共有している。行導体における信号は、トランジスタがオンされるか又はオフされるかを決定する。また、行導体における高電圧パルスによってトランジスタがオンされると、列導体からの信号は、液晶材料の領域へと伝わることができ、これにより、材料の光透過特性が変化する。行電極パルスが除去された後であっても、液晶材料において所定の電圧を維持できるように、ピクセル構造の一部として別個の蓄電コンデンサが設けられても良い。ＵＳ−Ａ−５１３０８２９は、アクティブマトリクスディスプレイ装置の構造をより詳細に開示している。
【０００３】
アクティブマトリクスディスプレイ装置におけるフレーム（フィールド）周期では、ピクセルの行が短時間にアドレス指定される必要がある。そして、これは、液晶材料を所望の電圧レベルまで充電または放電するために、トランジスタの電流駆動能力に対してある要件を課す。これらの電流要件を満たすため、薄膜トランジスタに供給されるゲート電圧は、約３０ボルトだけ離れた値間で変動する必要がある。例えば、トランジスタは、約−１０ボルトまたはそれよりも低い（ソースに対して）ゲート電圧を印加することにより、遮断されても良い。一方、所要のソース−ドレイン電流を供給して液晶材料を十分速く充電または放電できる十分なバイアスをトランジスタにかけるために、約２０ボルトまたはそれよりも高い電圧が必要とされても良い。
【０００４】
行導体における大きな電圧振れという要件には、高電圧成分を使用して行ドライバ回路を動作させる必要がある。
【０００５】
また、列導体に供給される電圧は、一般に、白状態と黒状態との間で液晶材料を駆動させるために必要な駆動信号間の差を示す約１０ボルトだけ変化する。列導体における電圧振れを低減でき、それによって、低電圧成分を列ドライバ回路で使用できるようにする様々な駆動方式が提案されてきた。いわゆる「共通電極駆動方式」においては、フル液晶材料層に接続された共通電極が振動電圧まで駆動される。いわゆる「４レベル駆動方式」は、容量結合効果を使用して列導体における電圧振れを低減するために、更に複雑な行電極波形を使用する。
【０００６】
これらの駆動方式により、列ドライバ回路において低電圧を使用することができる。しかしながら、その場合も、列ドライバ回路においては、依然として十分複雑であり、電力の非効率がある。各行が順次にアドレス指定され、任意の１つの行の行アドレス周期中に、ピクセル信号が各列に対して供給される。従来の構造において、各列には、行アドレス周期の全持続時間の間において列のピクセルを所定の駆動信号レベルに保持するためのバッファが設けられている。
【０００７】
不都合なことに、特に低電力バッテリ駆動の用途において、バッファを駆動させるために必要な電力が不都合に大きい場合があるという点が問題である。一般に、ラインを駆動しない時であっても、各バッファは、３．５ｍＷ以上の所要電力を有する場合がある。この所要電力は、静止所要電力として知られており、バッファがラインを充電する時に必要な更なる電力と区別される場合がある。ディスプレイスクリーンを駆動するために必要な列ラインの数は多く、そのため、必要とされるバッファの数も同様に多くなる。このように、従来の構造における全静止所要電力は、ポータブルバッテリ駆動の用途において大きすぎる場合がある。静止所要電力が低いバッファを再設計することができるが、そのような再設計は、一般に、列ラインを急速に充電するために十分な電流を供給するというバッファの能力を低下させてしまう。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、一般に、バッファによって引き出される必要がある電力を減らすことが望ましい。
【課題を解決するための手段】
【０００９】
本発明においては、行および列のアレイとして配置された複数の液晶ピクセル電極と、前記液晶ピクセル電極を駆動するための複数の行ラインおよび列ラインと、複数の前記列ラインを駆動するための複数のバッファであって、様々なバイアス電流で動作可能なバッファと、ピクセル電極の行に対して書き込むための期間である複数の行周期中に、バッファバイアス電流を変化させる一方で、電圧出力を維持して、個々の行周期内の異なる時間に異なるバイアス電流を供給する手段とを有する液晶ディスプレイが提供される。
【００１０】
各ラインの充電中の異なる時間に各バッファのバイアス電流を変化させることにより、利用可能な時間内に列ラインを切換えることができる十分な電流を供給しつつ、バッファの全電力消費量を減らすことができる。
【００１１】
個々の列ラインの静電容量は、個々のピクセル電極のそれよりも大きいため、列ラインを所要の電圧まで充電するためには、その後において電圧を所要の電圧に維持してピクセルを充電するために必要とされる電力よりも非常に多くの電力が必要になる。また、バイアス電流したがって静止電力を変えることによって電流ソースを変えることができる能力を有する適切なバッファ増幅器を利用することができる。
【００１２】
したがって、バッファ増幅器のバイアス電流を変化させ、列ラインにおける電圧を維持しつつ、最初に、高いバイアス電流を使用して列ラインを充電するとともに、その後に、低いバイアス電流を使用して列ラインを所定の電圧に維持することにより、増幅器は、従来の装置よりもかなり低い、各フレームにわたって平均化された所要電力を有することができる。
【００１３】
なお、バッファバイアス電流は、バッファによって引き出される全電流ではなく、一般に、電源から引き出されるが、バッファバイアス電流を変えると、大きな電流をソーシングするバッファの能力が変化する。
【００１４】
実施形態において、バッファバイアス電流を変化させる前記手段はタイミング回路を有しており、このタイミング回路は、各行周期を駆動周期と電圧維持周期とに分割するとともに、前記バッファを制御することにより、行周期の第１の部分の間、高いバイアス電流を使用して列ラインを充電し、行周期の第２の部分の間、低いバイアス電流を使用して列ラインにおける電圧を維持する
好ましい実施形態において、各フレームに書き込むための周期は、全ての行周期を含む１つまたは複数のアドレッシング段階と、前記バッファが作動しない１つのパワーダウン段階とに分割される。これにより、フレーム時間の一部においてバッファが作動しないため、電力を節約できることは言うまでもない。無論、ピクセルは、他の場合よりも迅速にアドレス指定される必要があるが、これは、最初にバッファバイアス電流を高く変化させて、列ラインを急速に充電できるようにし、その後、バッファバイアス電流を低く変化させて、過度な電力消費を避けるようにする本発明の手法によって達成される。したがって、これらの好ましい実施形態において、バッファバイアス電流は、最初に高く、その後、ラインの電圧を維持しつつ低下される。バッファが実質的にオフに切換えられる更なる段階がある。この更なる段階は、例えば、ディスプレイの全ての行が書き込まれた後に行なわれても良く、あるいは、異なる行への書き込み間に挿入される複数の短い一時停止であっても良い。
【００１５】
また、本発明は、ピクセル電極の複数の行および列を有する液晶ディスプレイを作動させる方法であって、一連の画像フレームを示す一連のデジタル信号を、列ラインを駆動させるための一連の電圧レベルに変換し、ピクセル電極の連続する各行を充電するための期間である複数の行周期中に、様々なバイアス電流で動作可能な複数のバッファからの複数の列ラインを駆動し、各行周期中にバッファバイアス電流を変化させて、個々の行周期内の異なる時間に異なるバイアス電流を供給する方法から成る。
【００１６】
また、本発明は、前述した液晶ディスプレイを駆動させるための列ドライバに関する。
【発明を実施するための最良の形態】
【００１７】
ここで、添付図面を参照しながら、単なる一例として本発明の特定の実施形態について説明する。なお、図面は、概略的であり、一定の比率で描かれていない。
【００１８】
図１から図４は、アクティブマトリクス液晶ディスプレイにおけるピクセル構成を示している。ディスプレイは、行および列に並ぶピクセル２のアレイとして配列されている。ピクセルの各行は、１つの共通の行導体１０を共有しており、また、ピクセルの各列は、１つの共通の列導体１２を共有している。ディスプレイピクセルのアレイ３４に対し、行アドレス信号が行ドライバ回路３０によって供給され、ピクセル駆動信号が列アドレス回路３２によって供給される。
【００１９】
アモルファスシリコン薄膜デバイスとして実現される薄膜トランジスタ１４を通じて十分な電流を流すことができるようにするためには、高いゲート電圧を使用しなければならない。特に、トランジスタがオンされている時間は、行の数によって分割され、且つディスプレイがリフレッシュされなければならない全フレーム周期とほぼ等しい。オフ状態で所要の僅かな漏れ電流を供給し且つオン状態で十分な電流を供給して、利用可能な時間内で液晶セル１６を充電または放電するために、オン状態およびオフ状態におけるゲート電圧が約３０ボルトだけ相違していることは良く知られている。その結果、行ドライバ回路３０は、高電圧成分を使用する。
【００２０】
図２に示されるように、各ピクセルは、薄膜トランジスタ１４と液晶列導体１２とを備えている。トランジスタ１４は、行導体１０に供給される信号によってオンおよびオフを切換えられる。したがって、行導体１０は、ピクセルの対応する行の各トランジスタ１４のゲート１４ａに接続されている。また、各ピクセルは蓄電コンデンサ２０をさらに備えていても良い。この蓄電コンデンサ２０の一端は、次の行電極に接続され、前の行電極に接続され、あるいは、別個のコンデンサ電極２２に接続される。このコンデンサ２０は、トランジスタ１４がオフされた後、液晶セル１６間の駆動電圧を維持するのに役立つ。また、キックバック等の様々な効果を低減し且つピクセル静電容量のグレーレベル依存を低減するためには、全ピクセル静電容量が高いことが望ましい。
【００２１】
図３は、列ドライバ２３（基本的に、電圧源２４と抵抗２５を有するスイッチとを備えている）と選択された行内の列ピクセルとの間の接続の等価回路を示している。列は、例えば列導体と行導体との全ての交差によって生じる列静電容量２６を有している。個々のピクセルは、蓄電コンデンサ２０およびピクセル電極１６の静電容量から成るピクセル静電容量２７を有している。
【００２２】
図４は、本発明の第１の実施形態で使用できる列ドライバ回路を示している。異なるピクセル駆動信号レベルの数ｎは、グレーレベルジェネレータ４０、例えば図示のように直列に配置された複数のレジスタ４１を有するレジスタアレーによって形成される。切換マトリクス４２は、各列に対する所要レベルの切換えを制御するとともに、複数のコンバータ４３から成るアレイを備えている。この各コンバータ４３はラッチ４４からのデジタル入力に基づいてｎ個のグレーレベルのうちの１つを選択するために、１つの列ライン１２に対応している。デジタル入力は、必要な画像データを記憶するＲＡＭからデータ入力３９を介して得られる。
【００２３】
各列ライン１２にはバッファ４６が設けられている。各バッファは、バイアス電流制御入力４７と、信号入力４８と、信号出力４９とを有している。信号入力４８は、対応するコンバータ４３からの出力に接続され、信号出力４９はそれぞれの列を駆動し、バイアス電流制御入力４７はタイミング回路５０に接続されている。タイミング回路の機能については、後で詳しく説明する。
【００２４】
バイアス電流制御入力４７は、バッファによって引き出されるバイアス電流を制御する。バッファ４６は、様々な異なるバイアス電流を使用して、その出力４９を、信号入力４８の電圧によって決定される電圧まで駆動することができる。バッファ４６の電流ソース能力は、バイアス電流の関数に応じて変化する。調整可能なバイアス電流を有するバッファは、技術的に知られているため、これ以上説明しない。
【００２５】
使用時、液晶セル１６を所望の電圧まで駆動させて必要なグレーレベルを得るため、行導体１０における行アドレスパルスに同期して、列導体１２に適当な信号が供給される。この行アドレスパルスは、薄膜トランジスタ１４をオンし、これにより、列導体１２は、ピクセル電極１６を所望の電圧まで充電することができるとともに、蓄電コンデンサ２０を同じ電圧まで充電することができる。列駆動信号によって、両方の静電容量２６、２７が充電される。しかしながら、列コンデンサ２６を充電するための時定数（抵抗２５×静電容量２６）は、ピクセルを充電するための時定数（ＴＦＴ抵抗×静電容量２７）よりも十分に小さい。したがって、列静電容量２６を充電するためには、短い列アドレスパルスが必要とされる。
【００２６】
列アドレスパルス後であって、行アドレスパルスが依然としてアクティブな状態となっている間、平衡に達するまで、列静電容量２６とピクセル静電容量２７との間で電荷移動が存在する。ピクセル静電容量は列静電容量よりも十分に小さく、その結果、列電圧が殆ど変化することなく、平衡に達する。ピクセルの大きい時定数は、高いＴＦＴ抵抗によって生じる。行アドレスパルスの終わりに、トランジスタ１４がオフされる。蓄電コンデンサ２０は、液晶漏れの影響を低減するとともに、液晶セル静電容量の電圧依存によって引き起こされるピクセル静電容量の百分率変化を低減する。全ての行が１フレーム周期でアドレス指定され且つその後のフィールド周期でリフレッシュされるように、行が連続的にアドレス指定される。タイミング回路５０は、各バッファの制御入力４７に信号を入力することにより、バッファ４６のバッファバイアス電流を制御する。この信号は、バイアス電流それ自体であっても良い。しかしながら、図示の好ましい実施形態において、信号は、バッファによって引き出される電流を制御する電圧であり、これにより、異なるバッファ４６間でバイアス電流制御入力４７の入力インピーダンスが僅かに変化しても、異なるバッファによって引き出されるバイアス電流が過度に変化しないようになる。
【００２７】
図５は、バッファバイアス電流のタイミングを示している。ピクセルの連続する行のピクセル静電容量２７を充電するために、画像フレーム周期５２、すなわち、連続する各画像フレームにおける周期は、複数のライン周期５４に分割される。各行のピクセル静電容量２７が必要なグレーレベルに対応するレベルまで充電されると、各ピクセル静電容量２７は、それが次のフレーム周期５２で書き換えられるまで、その電荷を保持し、これにより、対応するピクセルの画像状態が保持されることが理解されるべきである。
【００２８】
また、各ライン周期５４は、駆動段階５６と、電圧維持段階５８とに分割される。駆動段階５６中においては、バッファに関して高いバイアス電流が使用され、電圧維持段階５８中においては、低いバイアス電流が使用される。駆動段階５６中においては、高いバッファバイアス電流により、バッファ４６は、十分な電流を供給して、対応する列ライン１２を充電することができる。駆動段階５６が終了すると、電圧維持段階５８中に、過度の電流を引き出すことなく列ライン１２を必要な電圧に維持することができる非常に低いバッファバイアス電流が使用される。
【００２９】
最大リフレッシュレートが６０ＨＺで２４０行となるべく設計されたディスプレイの実施例について考える。１つのフレームのための時間を行の数で割ることにより、ライン時間が与えられる。したがって、この実施例において、ライン周期は約７０μｓであり、そのうちの１７μｓが駆動段階５６であり、５３μｓが電圧維持段階５８である。
【００３０】
駆動段階５６における高いバイアス電流と電圧維持段階５８における非常に小さい電流とを用いてバッファ４６を駆動することにより、駆動段階５６中に列ラインを急速に充電する能力を維持しつつ、バッファによって費やされる平均電力が低減される。この段階においては、高いバイアス電流により、バッファ４６は、十分な電流を供給して、列ライン１２を急速に充電することができる。
【００３１】
一般的に好ましい、代替的なフレーム周期の分割が図６に示されている。この手法は、図１から図４に示される回路によって行なわれても良い。唯一の違いは、後述するようにタイミング信号を供給するべくタイミング回路５０が設けられる点である。
【００３２】
フレーム周期５２は、アドレッシング段階６０と、パワーダウン段階６２とに分割されている。アドレッシング段階６０は、駆動段階５６および電圧維持段階５８の両方を含んでいる。したがって、パワーダウン段階中において、バッファ４６は、基本的に、オフに切換えられる。図６に示される実施例は、前述した最大６０Ｈｚで動作できる２４０ラインディスプレイと同じ場合に関するものである。
【００３３】
図６は、フレーム周期ＴＦをアドレッシング段階６０，ＡＰとパワーダウン段階６２，ＰＤＰとに分割でき、また、バッファバイアス電流が非常に低い２つの方法を示している。図６ａは、最初の４．８ｍｓのアドレッシング段階６０とその後の１６．８ｍｓのパワーダウン段階とに分割されたフレーム周期ＴＦを示している。最初のアドレッシング段階６０は、２０μｓの一連のライン周期５４を２４０個含んでいる。各ライン周期は、ピクセルの異なる行をアドレス指定するためのものである。図５の実施例の場合と同様に、各ライン周期５４は、最初の駆動段階５６とその後の電圧維持段階とに分割されている。駆動段階５６は５μｓ続き、電圧維持段階５８は１５μｓ続く。
【００３４】
図６ｂの実施例においては、７０μｓの各ライン周期５４，ＴＬが２０μｓのアドレッシング段階ＡＰ，６０とその後の５０μｓのパワーダウン段階ＰＤＰ，６２とに分割され、また、バッファバイアス電流が非常に低く且つピクセルがアドレス指定されない他の手法が使用される。ライン周期５４は、前述した方法と同じ方法で、最初の５μｓの駆動段階５６とその後の１５μｓの電圧維持段階５８とに分割される。
【００３５】
５μｓの最初の駆動段階５６中、各バッファにおけるバイアス電流は３．６μＡである。この３．６μＡは、バッファによって列を所望の電圧まで急速に充電することができる十分なバイアスである。しかしながら、この時間は非常に短いため、選択されたピクセル静電容量によりＴＦＴ１４を通じて完全に充電することはできない。したがって、電圧維持段階５８を使用して、ピクセル静電容量２７によりＴＦＴ１４を通じて充電できるようにする。この時間中、バイアス電流は、バッファが安定な状態を維持でき且つ漏れがない場合に列を完全充電状態に維持できる０．４μＡという低い値まで減少される。このようにバイアス電流が減少された状態であっても、バッファは依然として低いインピーダンスを有している。
【００３６】
アドレッシング段階中の平均バイアス電流は１．２μＡである。この値は、５．５Ｖの電源供給ラインからの１バッファ当たりの６．６μＷの電力に相当する。したがって、アドレッシング段階中の全電力は３．５ｍＷである。そのため、全体のフレーム時間にわたって平均化すると、電力消費量が１ｍＷになるという優れた結果が得られる。
【００３７】
パワーダウン段階を使用するには、アドレッシングを他の場合よりも速やかに行なう必要がある。このようなアドレッシングの速度増加は、アドレッシング段階を複数のライン駆動周期に分割するとともに、高いバイアス電流を用いる駆動段階５６と低いバイアス電流を用いる電圧維持段階５８とにライン駆動周期を分割することにより可能となる。なお、アドレッシング段階を駆動段階５６と電圧維持段階５８とに分割することなく、１．２μＡという平均バイアス電流がアドレッシング段階６０の全体にわたって使用された場合には、電流のレベルはおそらく非常にゆっくりとしているため、列を効果的且つ急速に充電することはできないことに注意されたい。
【００３８】
本発明は、図１から図４で前述したハードウェアアーキテクチャを用いた動作に限定されない。図７は、グレーレベル毎に１つのバッファ４６を使用する他のアーキテクチャを示している。この手法においては、各列ライン１２毎に１つのバッファ４６を有する代わりに、各グレーレベル毎に１つのバッファ４６が存在する。１つのピクセルしたがって１つの列が所定の１つのグレーレベルを有する必要がある場合には、列は、単に、それぞれのコンバータ４３により、適切なバッファ４６に対して接続される。デジタル入力は、ラッチに接続され且つ必要な画像データを記憶するＲＡＭ４５から得られる。
【００３９】
この方式は、６ビットグレースケール手法におけるバッファの総数を６４まで減少させる。更なる利点は、異なるバッファ同士のマッチングが図４のアーキテクチャの場合に比べて殆ど重要にならないという点である。
【００４０】
この場合も同様に、バッファのバイアスがフレーム中で変化されても良い。バッファバイアス電流は、最初は高く、その後、過度の電力を使用することなく列ライン１２における電圧を維持するために減少される。
【００４１】
各バッファに接続される列ライン１２の数に応じたバッファ４６の変動負荷に対処する多くの可能性がある。１つの方法は、管理された方法でバッファバイアス電流が変化する適応型バイアスバッファ回路を使用することである。これが図８に概略的に示されている。制御回路８０は、入力電圧と出力電圧との間の差を検出するとともに、入力電圧の変化の割合を検出する。その後、制御回路は、これらのパラメータに応じて、バッファバイアス電流を適合させる。入力電圧の変化の割合が大きくなればなるほど、また、入力電圧と出力電圧との間の差が大きくなればなるほど、バッファバイアス電流も大きくなる。したがって、制御回路８０は、従来のＰＩＤ（比例積分差動）コントローラとして動作するが、単純化のため、制御回路８０は、任意の積分項（ｉｎｔｅｇｒａｌ  ｔｅｒｍ）を避けても良い。
【００４２】
適した適応型バイアス回路は、例えば、１９８２年６月の半導体回路についてのＩＥＥＥジャーナル、ＳＣ−１７巻、Ｎｏ  ３の５２２頁から始まるＤｅｇｒａｕｗｅらによる「適応型バイアスＣＭＯＳ増幅器」から知られており、したがって、これ以上説明しない。
【００４３】
図９は、バッファに接続された様々な異なる数の列における出力を時間の関数として示している。曲線９０は、バッファに対して１つの列が接続された場合のバッファ出力電流ＢＣを示しており、曲線９２は、バッファに対して２つの列が接続された場合のバッファ出力電流を示しており、曲線９４は、バッファに対して３つの列が接続された場合のバッファ出力電流を示している。Ｖｃは列電圧であり、Ｖｐはピクセル電圧である。曲線を見れば分かるように、列を急速に充電し、その後、電荷を維持するため、バッファバイアス電流は、最初に大きく、その後、減少されるように制御される。バッファに接続される列の数が多ければ多いほど、バッファバイアス電流の初期値は大きくなる。列電圧が曲線９６で示されるようになり、したがって、ピクセル電圧が曲線９８で示されるようになるように、バイアス電流が制御される。
【００４４】
制御回路８０を使用して負荷を自動的に検出する代わりに、本発明の他の実施形態では、制御回路８０をプログラミングすることにより、メモリ４５から取得された情報に基づいて、様々なバッファのバイアス電流を制御しても良い。
【００４５】
当業者であれば、本発明の開示内容を読み取ることにより、他の変形や修正を成すことができる。そのような変形や修正は、均等物、および、半導体デバイスの設計、製造、使用において既に知られており且つここで説明した特徴に加えて或いはこれに代えて使用できる他の特徴を含んでいても良い。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態に係る液晶ディスプレイを示している。
【図２】図１の液晶ディスプレイの１つのピクセルを示している。
【図３】第１の実施形態のピクセルのドライブの等価電気回路図である。
【図４】第１の実施形態で使用される列ドライブ回路を示している。
【図５】第１の実施形態におけるバッファバイアス電流を時間の関数として示している。
【図６】フレーム時間の他の分割を示している。
【図７】第２の実施形態に係る他の列ドライブ回路を示している。
【図８】第２の実施形態で使用されるバッファ回路を示している。
【図９】第２の実施形態におけるバッファ電流を時間の関数として示している。
【図１】
2005513537.tif 000003
【図２】
2005513537.tif 000004
【図３】
2005513537.tif 000005
【図４】
2005513537.tif 000006
【図５】
2005513537.tif 000007
【図６Ａ】
2005513537.tif 000008
【図６Ｂ】
2005513537.tif 000009
【図７】
2005513537.tif 000010
【図８】
2005513537.tif 000011
【図９】
2005513537.tif 000012
【国際調査報告】
2005513537.tif 000013
2005513537.tif 000014
2005513537.tif 000015