(57)【要約】【解決手段】  重畳ブロックに集約されたピクセル化されたイメージデータをサブサンプリングするための方法であって、ピクセル化されたイメージを含むイメージメモリから行毎に読み出しを行うステップと、イメージの水平方向に存在するブロックの数だけの累算器グループと水平方向のサブサンプリング率によって与えられる数だけのグループ当たりの累算器とを使用して、垂直方向のサブサンプリング率によって与えられる数だけの行を累積するステップと、累算器グループの数だけ存在しており、それぞれが垂直方向の重畳ブロックの数に相当する複数のブロックのサブサンプリングされた行列を含む該結果メモリにおいて、累積値を記憶するステップとを含むサブサンプリング方法を提供する。
2005513689.tif 000002
【特許請求の範囲】
【請求項１】
重畳ブロック（Ｂ）に集約されたピクセル化されたイメージデータをサブサンプリングするための方法であって、
前記ピクセル化されたイメージを含むイメージメモリ（Ｍ１）から、行毎に読み出しを行うステップと、
イメージの水平方向に存在するブロックの数だけの累算器（Ａｉｊ）グループと、水平方向のサブサンプリング率によって与えられる数だけのグループ当たりの累算器とを使用して、垂直方向のサブサンプリング率によって与えられる数だけの行を累積するステップと、
累算器グループの数だけ存在しており、それぞれが垂直方向の重畳ブロックの数に相当する複数のブロックのサブサンプリングされた行列を含む結果メモリ（ＭＲ）において、前記累積値を記憶するステップと
を含むことを特徴とするサブサンプリング方法。
【請求項２】
前記記憶が、インターレース方式で実行されることを特徴とする請求項１に記載の方法。
【請求項３】
サブサンプルとして記憶される平均値を得るために、前記累積値を、両方向の前記サブサンプリング率の積で除算することを特徴とする請求項１又は２に記載の方法。
【請求項４】
平均値を得るための前記イメージメモリの幾つかの行の累積値の除算が、結果値のビット数よりも少ない複数の最上位ビットを計算に入れることのみによって得られることを特徴とする請求項３に記載の方法。
【請求項５】
前記イメージメモリ（Ｍ１）の行が、前記垂直方向のサブサンプリング率に相当する数の行に対して第１行から連続して読み出しされ、その後、最初の次に続く行及び以前使用された行が交互に読み出しされることを特徴とする請求項１から４のいずれか１項に記載の方法。
【請求項６】
重畳ブロック（Ｂ）に分布したピクセル化されたイメージのデータをサブサンプリングするための回路であって、
第１の方向の結果ブロックのピクセル数に、第２の方向のブロック数を掛け合わせた数に相当する複数の加算機（Ｓｉｊ）と、
該加算機と同数の複数の累算器（Ａｉｊ）と、
前記第１の方向のブロック数に相当しており、サブサンプリングされた値の複数の結果メモリ（ＭＲ）と
を含むことを特徴とするサブサンプリング回路。
【請求項７】
前記累算器が、先に累積された結果に現行値を加算又は減算する制御を可能とすることを特徴とする請求項６に記載の回路。
【請求項８】
各加算器の入力数が、前記第１の方向のサブサンプリング率に相当することを特徴とする請求項６又は７に記載の回路。
【請求項９】
前記結果メモリ（ＭＲ）が、前記第２の方向のブロック数に前記第２の方向の前記結果ブロックのピクセル数を掛け合わせた数に相当する複数の行を含むことを特徴とする請求項６から８のいずれか１項に記載の回路。
【請求項１０】
前記結果メモリの中の１つに格納された結果値のビット数が、前記ピクセル化されたイメージデータの値のビット数よりも小さく、該２つのビット数の差が、サブサンプリングされたグループそれぞれのピクセルの平均値を得るための分割率を規定することを特徴とする請求項６から９のいずれか１項に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルイメージ処理に関しており、より具体的にはデジタルイメージのサブサンプリングに関する。サブサンプリングは、サイズを縮小させるために、ピクセル化された元のイメージの近似を求めることを意味する。
【０００２】
ほとんどの場合、そのようなサブサンプリングは、寸法に関して定期的に実行されている。すなわち、結果の値が所定の寸法のピクセルグループに対応するように形成されて、そのグループ内のピクセル数が、イメージ全体に対して一定となる。結果の値の組が、縮小された寸法のイメージに関連付けることが可能な行列を形成する。この行列に含まれているデータは、一般的に、元のイメージのデータ（例えば、灰色レベル又は所定の色のレベル）に依存する平均値に相当する。
【０００３】
本発明は、より具体的には、重畳ブロックに分割されるデジタルイメージのサブサンプリングに適用される。本発明の意義として、２つのブロックの原点を分離するピクセルの数が、垂直方向及び／又は水平方向のサブサンプリング率よりも小さい場合、ブロックが重畳することが考慮される。サブサンプリング率は、単一の結果の値を計算するために取られるピクセル数に相当する。
【０００４】
本発明の適用例は、デジタルイメージのフラクタル符号化に関しており、より具体的には、このようなフラクタル符号化のいわゆるドメインブロックをサブサンプリングするステップに関する。
【背景技術】
【０００５】
フラクタルイメージ符号化は、デジタルイメージにおいて、必要に応じて等長変換と呼ばれる単純な変換（対称変換、回転変換）を受けた後に恒等であると見なすことが可能であるこのイメージの部分をサーチすることを含む。
【０００６】
図１は、フラクタル符号化を受けるイメージＩ、及びこのイメージの分割を示す。
【０００７】
イメージ部分がイメージの参照ブロックＲＢに関連する場合に、その中における決定が要求されるサーチ窓ＳＷが、イメージＩにおいて最初に定義される。サーチ窓ＳＷは、大きくともイメージＩのサイズに相当する。
【０００８】
参照イメージと比較されるドメインブロックと呼ばれるイメージブロックを得るために、より大きな寸法のイメージブロックＢ１、Ｂ２等が、ドメインブロックに要求されるサイズに至るようにサブサンプリングされる。ドメインブロックのサイズは、一般に「レンジ」と呼ばれるサーチされた参照ブロックのサイズに相当する。例えば、サーチ窓内にとられたブロックＢが、３２×３２ピクセルのブロックであるのに対して、参照ブロック及びドメインブロックは、８×８行列に相当する。
【０００９】
図２は、縮小されたドメインブロックＤＢ１、ＤＢｉ、ＤＢ９を得るためにブロックＢ１、Ｂｉ、Ｂ９から実行されたサブサンプリングを示す。
【００１０】
フラクタル符号化法では、元のブロックの重畳はサーチ窓内に選ばれるが、このことは、参照ブロック及びこれらの等長変換に関して、サーチ窓全体にわたってドメインブロックの取り得る恒等変換を決定するのに不可欠である。
【００１１】
ドメインブロックと参照ブロックとの比較は、ピクセル対ピクセルの灰色レベルの差異によって、又はドメインブロック及び参照ブロックのそれぞれの値における２乗の差を加えることによって実行される。
【００１２】
デジタルイメージのフラクタル符号化は、イメージ変換の容量を縮小させるために使用されるイメージ圧縮技術である。イメージの全てのブロックを送出するのではなく、近似したブロックとして、参照ブロックが１度送出されるだけであって、その後、このブロック数と、近似するドメインブロックを規定可能な等長変換の数とが続けて送出される。
【００１３】
フラクタルイメージ符号化すなわち圧縮技術は、例えば、非特許文献１に記載されている。フラクタルイメージ圧縮アルゴリズムの他の例が、非特許文献２に記載されている。
【００１４】
同業者は、同様に、特許文献１を参照可能である。
【特許文献１】フランス国特許出願公開第２,７７５,８１２号明細書
【非特許文献１】”Fractal image compression: Theory and application to digital images” by Yuval fisher, published by Springer Verlag, New-York, 1995.
【非特許文献２】”Design of an ASIC architecture for high speed fractal image compression” by Ancarani De Gloria and Olivieri Stazzone, published in IEEE “International ASIC conference”, September 1996.
【発明の開示】
【発明が解決しようとする課題】
【００１５】
サーチ窓のブロックをサブサンプリングするために実行される動作の回数及びメモリのアクセス数が、非常に多くなっている。実際に、異なるブロックを分離して、それぞれのサブサンプリングされた値を計算するために、サーチ窓のピクセル値を含むメモリからの、ピクセル毎の連続した読み出しが、従来より実行されている。
【００１６】
サンプリングは、サブサンプリングされるサブブロックの個々のピクセル値の平均を計算することを含む。言い換えれば、各サブブロックのピクセルのそれぞれの値（例えば、先の例を参照して、４×４ピクセルのサブブロックの１６個の値）が加えられ、その結果が、サブサンプル値としての平均値を得るために、サブブロックのピクセルの数で除算される。
【００１７】
メモリのアクセス数を減少させるために、新たなサンプリングされた値の各々に対するピクセル値の４つの抽出を実行するだけのために中間の和を保持することが既になされてきた。
【００１８】
イメージメモリの各サブブロックの１６個の値を連続的に抽出するためには、中間の和を保持した上で、（このようにサブサンプリングされた）ドメインブロックのピクセルの各々に対して、１６回のメモリのアクセス、１６回の加算及び１回の除算を実行することが要求される。
【００１９】
本発明は、メモリのアクセスの回数及びサブサンプリングされたイメージを得るために必要な計算の回数を減少させて、重畳するデジタルイメージをサブサンプリングするための新規な方法及びシステムを提供することを目的とする。
【００２０】
本発明は、また、異なるサブサンプリング率及びイメージ寸法に適合可能である解法を提供することを目的とする。
【００２１】
本発明は、さらにまた、ソフトウエアの実施を排除することなく、特に簡単なハードウエアの実現を可能にする解法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
これらの及び他の目的を達成するために、本発明は、重畳ブロックに集約されたピクセル化されたイメージデータをサブサンプリングするための方法であって、
ピクセル化されたイメージを含むイメージメモリから、行毎に読み出しを行うステップと、
イメージの水平方向に存在するブロックの数だけの累算器グループと、水平方向のサブサンプリング率によって与えられる数だけのグループ当たりの累算器とを使用して、垂直方向のサブサンプリング率によって与えられる数だけの行を累積するステップと、
累算器グループの数だけ存在しており、それぞれが垂直方向の重畳ブロックの数に相当する複数のブロックのサブサンプリングされた行列を含む結果メモリにおいて、累積値を記憶するステップと
を含む方法を提供する。
【００２３】
本発明の一実施形態によれば、記憶が、インターレース方式で実行される。
【００２４】
本発明の一実施形態によれば、サブサンプルとして記憶される平均値を得るために、累積値が、両方向のサブサンプリング率の積で除算される。
【００２５】
本発明の一実施形態によれば、平均値を得るためのイメージメモリの幾つかの行の累積値の除算が、結果値のビット数よりも少ない複数の最上位ビットを計算に入れることのみによって得られる。
【００２６】
本発明の一実施形態によれば、イメージメモリの行が、垂直方向のサブサンプリング率に相当する数の行に対して第１行から連続して読み出しされ、その後、最初の次に続く行及び以前使用された行が交互に読み出しされる。
【００２７】
本発明は、また、重畳ブロックに分布したピクセル化したイメージのデータをサブサンプリングするための回路であって、
第１の方向の結果ブロックのピクセル数に、第２の方向のブロック数を掛け合わせた数に相当する複数の加算機と、
加算機と同数の複数の累算器と、
第１の方向のブロック数に相当する、サブサンプリングされた値の複数の結果メモリと
を含む回路を提供する。
【００２８】
本発明の一実施形態によれば、累算器が、以前の累積された結果に現行値を加算又は減算する制御を可能とする。
【００２９】
本発明の一実施形態によれば、各加算器の入力数が、第１の方向のサブサンプリング率に相当する。
【００３０】
本発明の一実施形態によれば、この結果メモリが、第２の方向のブロック数に第２の方向の結果ブロックのピクセル数を掛け合わせた数に相当する複数の行を含む。
【００３１】
本発明の一実施形態によれば、この結果メモリの中の１つに格納された結果値のビット数が、ピクセル化されたイメージのデータの値のビット数よりも小さく、この２つのビット数の差が、サブサンプリングされたグループそれぞれのピクセルの平均値を得るための分割率を規定する。
【発明を実施するための最良の形態】
【００３２】
本発明における前述の目的、特徴及び利点が、添付図面に関連した特定の実施形態についての、以下の限定されない記載において詳細に述べられる。
【００３３】
異なる図面において、同一の要素は、同一の参照番号を用いて示されている。明瞭化のため、本発明の理解に必要である回路の構成要素及び方法のステップのみが図面に示されており、さらに以下に記載される。特に、本発明による方法の実施であるイメージ処理の川上ステップ及び川下ステップは示されておらず、本発明の目的ではない。さらに、本発明によって使用されるメモリをアドレス指定する回路は詳述されていないが、本発明の機能的な表示に基づいて、当業者の能力の範囲内となる。
【００３４】
本発明の特徴は、サーチ窓のピクセルの全ての値を同時に処理することによって、イメージの重畳ブロックのサブサンプリングを組織化することである。このように、本発明によれば、サーチ窓のピクセル値を含むメモリは、イメージの配列に近似した行列配列において、行全体を同時に処理するために全ての列に対して同時にアドレス指定されている。その結果、本発明によるメモリの走査は、行ごとに実行される。
【００３５】
本発明の他の特徴は、行方向の重畳ブロックのサブサンプリングを並列処理することである。言い換えれば、行方向の重畳ブロックが存在する数だけの配列演算子列が用意される。
【００３６】
本発明は、イメージのフラクタル符号化におけるドメインブロックを得るためにサーチ窓のブロックをサブサンプリングすることへの適用例と関連して以下に記載される。しかしながら、本発明は、より一般的には、少なくとも１つの方向において重畳イメージブロックのいかなるサブサンプリングにも適用されることに注意すべきである。
【００３７】
簡略化のため、イメージの水平及び垂直方向に対応して、それぞれ行及び列が参照されている。しかしながら、これらの方向の概念は任意のものであり、本発明の原理を変更することなく反転させてもよいことに注意すべきである。
【００３８】
図３は、本発明による、イメージメモリをサブサンプリングするための回路の構成例を示す。この例において、図１に示したような、すなわち３４列及び３４行から構成されるサーチ窓ＳＷの場合が考察される。サーチ窓は、８×８ピクセルの９個のドメインブロックにサブサンプリングされるべき３２×３２ピクセルの９個のブロックから構成される。実際には、例えば６４×６４ピクセルのより大きいサーチ窓が使用される。簡略化のため、本発明は、３４×３４ピクセルのサーチ窓に関して記載される。しかしながら、本発明は、サーチ窓のピクセル数及びブロック数がいくつであっても適用される。
【００３９】
サブサンプリングは、上述の通り、結果として生じるドメインブロックのピクセルを形成するために各ブロックの１６個のピクセル（４×４）のグループの平均を取ることに対応する。
【００４０】
灰色レベルにおけるイメージの場合が以下に考察される。従って、平均を得ることは、各グループのピクセルの灰色レベルのそれぞれを加算して、得られた数をピクセル数で除算することを意味する。変更態様として、除算は、各グループのピクセル数の乗算因子が参照ブロック（図１におけるＲＢ）において考慮される場合、省略されてもよい。
【００４１】
本発明によるサブサンプリング回路は、処理されるサーチ窓が含む列の数だけの入力、すなわち処理される行当たりに存在するメモリの語数だけの入力を含む。
【００４２】
本発明によれば、ブロックＢ１からＢ９は、実行すべき演算数を最小化するために、３個毎に処理される。３個毎の処理は、各方向のサーチ窓に存在するブロックの重畳数に対応する。
【００４３】
各ブロック列に対して、ドメインブロックの各行の平均値が存在する数だけの加算器が用意される。先の例によれば、加算器Ｓ１１からＳ１８の列が、処理されるブロックＢ１、Ｂ４及びＢ７の第１のグループに対して与えられる。加算器Ｓ１１からＳ１８の各々は、メモリＭ１からサンプリングされた４つの値を入力として受け取る。加算器Ｓ１１からＳ１８の各々は、その出力において、関係するドメインブロックの平均値を形成する各ピクセルグループの行の連続した値を加算するようにされている累算器Ａ１１からＡ１８に接続されている。
【００４４】
本発明によれば、累算器は、現行値を用いて累積値を増分又は減分させる制御が可能である。図３では、累算器Ａｉｊ（ｉは、累算器又は加算器が帰属している行を表し、ｊは、関係するドメインの平均値の水平のランクを表す。）は、出力にループバックされた第１の入力と、対応する加算器Ｓｉｊの出力に接続された第２の入力とである２つの入力を持つブロックによって象徴的に表されている。累算器は、現行値の加算及び減算の構成においてのみ制御可能というわけではなく、必要ならばリセットの構成においても制御可能である。
【００４５】
図１のサーチ窓の処理例によれば、加算器Ｓ１１からＳ１８の第１行は、メモリＭ１の列１〜３２のそれぞれに接続されている。加算器Ｓ２１からＳ２８の第２行は、メモリＭ１の列２〜３３のそれぞれに接続されている。加算器Ｓ３１からＳ３８の第３行は、メモリＭ１の列３〜３４に接続されている。
【００４６】
本発明の好ましい実施形態によれば、除算は、累算器において得られた結果の最上位ビットの所定数を取ることによってのみ実行される。保持されるビット数は、所望の除算因子に依存する。１２ビットのバイナリ語で１６分割の場合、得られた結果において８個の最上位ビットのみが取られる。これは、最も小さい整数に丸められて１６分割を実行することを意味する。そのような分割モードは、特に単純であって、計算を実行するための計算回路もサイクル時間も必要としないという顕著な利点を有する。払うべき代償は、より低い値による近似であることである。しかしながら、このような近似は、いかなる場合でも結果がサブサンプリングであるため、不利益とはならない。図３において、８個の最上位ビットの選択は、メモリへの累算器の接続の切断によって示されている。この選択は、１２個の接続ワイヤの中から８個のワイヤのみを取ることを意味する。
【００４７】
本発明によれば、それぞれの累算器の結果が、列に集約され取得されたドメインブロックに対応する３つの結果メモリＭＲ１、ＭＲ２、ＭＲ３（又は同一のメモリの３つの領域）に格納される。結果メモリ内の格納は、累算器が完全な値を包含する毎に実行される。この同期化は、以下で機能的に記載される制御回路によって実行される。
【００４８】
このメモリにおいて得られた結果は、好ましくはインターレース形式で格納されたドメインブロックに対応しており、その後、ドメインブロックに適切に再格納するために、結果メモリからの読み出しが十分に制御される。変更態様として、読み出しは行ごとに実行されるが、それぞれのメモリにおける累算器の結果の格納は、必要に応じて制御される。インターレース形式の格納に対応した実施形態は、新たな記録の各々に対して、装置の結果メモリのアドレスを増分するのに十分であるので、記録を簡略化する。
【００４９】
メモリＭ１のアドレス指定は、好ましくは行毎に（アドレスＡＤ１、ＡＤ２等）実行される。
【００５０】
本発明によれば、サブサンプリング回路の制御は、以下のように実行される。
【００５１】
メモリＭ１の第１行が、最初に読み出しされ、加算器Ｓｉｊによって与えられたそれぞれの和が、その前にゼロにリセットされた各累算器Ａｉｊに加えられる。
【００５２】
メモリＭ１の第２、第３及び第４の行が、その後連続的に読み出され、回路Ｓｉｊを用いた４つの列のグループによる和が、累算器Ａｉｊの先の値に加算される。第４行が終わった時点で、ドメインブロックＤ１、Ｄ２及びＤ３の第１の値の行が、それぞれの累算器において得られる。
【００５３】
その後、これらの値は、結果メモリＭＲ１、ＭＲ２及びＭＲ３の第１行にそれぞれ格納される。
【００５４】
その後計算される平均値は、ドメインブロックＤ４、Ｄ５及びＤ６の第１行に対応する。このために、メモリＭ１の第１行が最初に再読み出しされて、灰色レベルの４つの列のグループによる和のそれぞれが、累算器Ａｉｊにおいて先の累積値から減算される。その後、これらは、行２、３及び４の累積を含む。その後、メモリＭ１の第５行が読み出しされて、４つの列のグループによって累算器Ａｉｊの内容に加算される。累算器の結果（行２、３、４及び５）は、その後、メモリＭ１、Ｍ２及びＭ３のそれぞれの第２行に向けてアンロードされて、多くの場合分割を受ける。
【００５５】
次の平均値計算ステップは、メモリＭ１の第２行を減算して第６行を加算することからなる。その後、得られた結果がドメインブロックＤ７、Ｄ８及びＤ９の平均値の第１行に相当する。
【００５６】
ドメインブロックＤ１、Ｄ２及びＤ３の第２行の平均値を計算するために、２つの解法が取り得る。第１の解法は、累算器をリセットして、サーチされた平均値を形成するために正値で累積された行５、６、７及び８を連続的に読み出しすることを含む。第２の解法は、先の累積値から減算するために行３及び４の再読み出しを行い、その後、行７及び８を読み出しして、さらにそれらを積算器の結果に加算することを含む。解法が何であっても、このステップは、計算及びメモリアクセスの４つのサイクルを必要とする。
【００５７】
しかしながら、第２の解法は、サブサンプリング回路制御の順序付けられたアルゴリズムの簡易化を可能にするので、好ましい実施形態である。実際に、この解法は、累算器の減算及び加算ステップの連続に関する。行３を減算して行７を加算することで始まり、その後、行４を減算して行８を加算することで十分である。
【００５８】
上記の順序付けが、メモリＭ１の行３４の最後の読み出しに対応したドメインブロックＤ７、Ｄ８及びＤ９の最後の行を得るために、メモリＭ１の残りの部分に対して実行される。
【００５９】
上述の例においてメモリ全体をサブサンプリングするのに必要な計算サイクルの全数は、６４サイクルである（サブサンプリングされたブロックのピクセル数に対応している）。サイクルは、対応する加算だけではなく、アドレス指定と、メモリからのデータの読み出しとを実行するのに必要な時間周期を意味している。しかしながら、この加算は、単純な論理ゲートによって実行可能であるので、時間を消費せずに実行される。このサイクル時間は、より一般的に、メモリへのアクセス時間と加算及び累積時間との和に相当する。
【００６０】
上記の６４サイクルという数は、従来の場合において連続する平均値を計算するために、１６ピクセル（４×４）のサブグループによるメモリのアドレス指定をする場合において必要な１６×９×６４サイクルという数と比較されるべきである。
【００６１】
本発明の利点は、メモリへのアクセス回数とサーチ窓をサブサンプリングするのに要する時間とをかなり減少させることができることである。
【００６２】
本発明の他の利点は、単純な回路を持ったハードウエア手段によって実施することが特に簡単であることである。
【００６３】
当然に、本発明は、当業者にとって実施が容易である様々な変更、修正及び改良を含んでいる。特に、本発明は、フラクタル符号化サーチ窓への応用例と関連してこれまで記載されてきたが、サーチ窓のサイズ、及びサブサンプリングされる重畳イメージブロックの数が何であっても、より一般的に適用される。一般に、メモリＭ１のサイズ（行数及び列数）を規定するｎ×ｍピクセルのイメージ又はサーチ窓を考察し、ブロックがｐ＜ｎ及びｑ＜ｍとしてｐ×ｑピクセルにサブサンプリングされたと仮定して、本発明の実施が以下のように記載可能である。最初に、ｐ×ｑピクセルのブロックは互いに重畳しており又は覆い合っており、すなわち垂直の配列におけるブロックの数ｋはｎ／ｐよりも大きく、水平の配列におけるブロックの数ｌはｍ／ｑよりも大きいことが仮定されねばならない。数ｋは、各結果メモリＭＲにおけるインターレース形式に格納されたブロックの数を規定する。数ｌは、結果メモリの数と、従って加算器の行数及び累算器の行数とを規定する。結果メモリの列数は、行当たりの加算器及び累算器の数に相当するが、各加算器の入力数だけでなく、水平方向の所望のサブサンプリング率の関数である。このように、加算器及び累算器の全数は、垂直方向でのブロック数を掛け合わせた水平方向での結果ブロックのピクセル数に対応する。垂直方向の所望のサブサンプリング率は、累算器の結果メモリへのアンロードを制御する回路によって制御される。各結果メモリの行数は、垂直方向のブロック数に、この垂直方向のブロックの寸法（ｐ）を掛け合わせて、さらにこの垂直方向のサブサンプリング率で除算された数に相当しており、その結果、垂直方向のブロック数にこの垂直方向の結果ブロックのピクセル数を掛け合わせた数に相当する。
【００６４】
サブサンプリング回路と、その選択器及び制御回路を実際に実現することは、以上に示された機能的な表示を基にした当業者の能力の範囲内にある。さらに、例として記載された用途以外の用途に対する本発明の実施もまた、以上に示された機能的であって総括的な表示を基にした当業者の能力の範囲内にある。
【００６５】
最後に、本発明は、イメージメモリに含まれている処理すべきデータが何であっても適用される。白黒イメージ又はカラーレベルの場合における灰色レベルであってもよいし、種々のピクセルのコントラストに関連するデータであってもよい。ピクセルを表示する各メモリ語のビット数は、その用途に依存しており、本発明の意義において重要ではない。さらに、サブサンプリングされるブロックのサイズが結果としてイメージメモリに正確には当てはまらない行数となる場合には、イメージメモリの最後の行が特定の処理を受けてもよい。同様のことが、最後の列に対してなされてもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明が適用されるイメージの例を示す。
【図２】本発明が適用されるサブサンプリングの例を示す。
【図３】本発明によるイメージブロックサブサンプリング回路の一実施形態を示す。
【符号の説明】
【００６７】
Ａ１１〜Ａ３８  累算器
ＡＤ１、ＡＤ２  アドレス
Ｂ１〜Ｂ９  イメージブロック
ＤＢ１〜ＤＢ９  ドメインブロック
Ｉ  イメージ
Ｍ１  イメージメモリ
ＭＲ１〜ＭＲ３  結果メモリ
ＲＢ  参照ブロック
Ｓ１１〜Ｓ３８  加算器
ＳＷ  サーチ窓
【図１】
2005513689.tif 000003
【図２】
2005513689.tif 000004
【図３】
2005513689.tif 000005
【国際調査報告】
2005513689.tif 000006
2005513689.tif 000007
2005513689.tif 000008
2005513689.tif 000009
2005513689.tif 000010
2005513689.tif 000011