(57)【要約】チップ上の信号変成器装置を製造する方法であり、その方法は、基体を設け、その基体上に第１の導電層を配置し、その第１の導電層は複数のインターリーブされたインダクタを有している。基体上に第２の導電層を配置し、その第２の導電層は少なくとも１つのインダクタを有している。
2005509300.tif 000002
【特許請求の範囲】
【請求項１】
チップ上の信号変成器装置を製造する方法において、
基体を設け、
複数のインターリーブされたインダクタを含む第１の導電層を基体上に配置し、
少なくとも１つのインダクタを含む第２の導電層を第１の導電層から絶縁して基体上に配置する製造方法。
【請求項２】
前記第２の導電層は第１の導電層の下に位置している請求項１記載の方法。
【請求項３】
前記少なくとも１つのインダクタは複数の複数のインターリーブされたインダクタである請求項１記載の方法。
【請求項４】
前記少なくとも１つのインダクタはスパイラルインダクタである請求項１記載の方法。
【請求項５】
さらに、第１および第２の導電層から絶縁された第３の導電層を配置し、前記少なくとも１つのインダクタは部分的に第３の導電層中に含まれており、第１の導電層は第２の導電層と第３の導電層との間にある請求項１記載の方法。
【請求項６】
チップ上の信号変成器装置を製造する方法において、
基体を設け、
複数のインターリーブされたインダクタを含む第１の導電層を基体上に配置し、
複数のインターリーブされたインダクタを含む第２の導電層を第１の導電層から絶縁して基体上に配置する製造方法。
【請求項７】
チップ上の信号変成器装置を製造する方法において、
基体を設け、
複数のインターリーブされたインダクタを含む第１の導電層を基体上に配置し、
インダクタの第１の部分を含んでいる第２の導電層を第１の導電層から絶縁して基体上に配置し、
第３の導電層を第１の導電層および第２の導電層から絶縁して配置し、
インダクタは第３の導電層中に第２の部分を含んでおり、第１および第２の部分は貫通孔によって接続され、第１の導電層は第２の導電層と第３の導電層との間に配置される製造方法。
【請求項８】
基体と、
基体上に配置され、複数のインターリーブされたインダクタを有している第１の導電層と、
第１の導電層から絶縁されて基体上に配置され、少なくとも１つのインダクタを含んでいる第２の導電層とを具備しているチップ上の信号変成器装置。
【請求項９】
第２の導電層は第１の導電層の下に位置している請求項８記載の装置。
【請求項１０】
少なくとも１つのインダクタは複数の複数のインターリーブされたインダクタである請求項８記載の装置。
【請求項１１】
少なくとも１つのインダクタはスパイラルインダクタである請求項８記載の装置。
【請求項１２】
さらに、第１および第２の導電層から絶縁された第３の導電層を具備し、少なくとも１つのインダクタは部分的に第３の導電層中にあり、第１の導電層は第２の導電層と第３の導電層との間にある請求項８記載の装置。
【請求項１３】
基体と、
基体上に配置され、複数のインターリーブされたインダクタを有している第１の導電層と、
第１の導電層から絶縁されて基体上に配置され、は複数のインターリーブされたインダクタを有している第２の導電層とを具備しているチップ上の信号変成器装置。
【請求項１４】
基体と、
基体上に配置され、複数のインターリーブされたインダクタを有している第１の導電層と、
第１の導電層から絶縁されて基体上に配置され、少なくとも１つのインダクタを有している第２の導電層と、
第１および第２の導電層から絶縁されて絶縁層中に配置されている第３の導電層とを具備し、
少なくとも１つのインダクタはまた部分的に第３の導電層中に位置し、第１の導電層は第２の導電層と第３の導電層との間に位置しているチップ上の信号変成器装置。
【請求項１５】
チップ上の信号変成器装置を製造する方法において、
基体を設け、
第１のスパイラルインダクタを含む第１の導電層を基体上に配置し、
少なくとも１つの第２のスパイラルインダクタを有している第２の導電層を第１の導電層から絶縁して基体上に配置し、それら第１と第２のスパイラルインダクタはインターリーブされるように配置される製造方法。
【請求項１６】
さらに、第１および第２の導電層から絶縁された基体上の第３の導電層上に第３のスパイラルインダクタを配置し、第３の導電層は少なくとも第３のスパイラルインダクタを有し、それは第１と第２のスパイラルに結合されている請求項１５記載の方法。
【請求項１７】
チップ上の信号変成器装置を製造する方法において、
基体を設け、
インターリーブされた第１のスパイラルインダクタと第２のスパイラルインダクタとを有している第１の導電層を基体上に配置し、
第１の導電層から絶縁された第２の導電層を基体上に配置し、
第１の導電層から第２の導電層へ導かれ第１の導電層へ戻る導電路を形成して第２のスパイラルインダクタと第１のスパイラルインダクタが交差することを可能にしている製造方法。
【請求項１８】
さらに、第１および第２の導電層から絶縁された基体上の第３の導電層上に第３のスパイラルインダクタを配置し、第３の導電層は少なくとも第３のスパイラルインダクタを有し、それは第１と第２のスパイラルに結合されている請求項１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に集積回路装置に関し、特に集積回路チップ上に形成されるバランおよび変成器に関する。
【背景技術】
【０００２】
信頼性、性能、およびコストを考慮して、従来は印刷回路板（ＰＣＢ）上に配置していた装置を集積回路（ＩＣ）チップ中に集積された構造にすることが多くなっている。変成器、インダクタ、およびバランはＩＣチップ中に集積される装置の例である。
【０００３】
比較的雑音の多い環境のＩＣチップにおいては、チップ上の多くの信号は典型的に差動的な、すなわちダブルエンド信号である。差動信号は雑音排除の良好な基本モードを提供する。雑音は差信号の両方の半分の部分に同じように影響し、情報は両方の半分の部分の差の中に含まれているから差は両方の半分の部分に付加された雑音に関係なく顕著な変化を示さない。
【０００４】
バラン（平衡不平衡変換装置）はシングルエンド信号を受取り、それを差信号に変換し、或いはその逆に変換する装置である。用語バランは、その機能、すなわち、平衡された信号（差信号）を非平衡信号（シングルエンド信号）に変換する機能を示している。ＰＣＢ上の信号は典型的にシングルエンド信号である。ＩＣチップは差信号を使用するから、バランはＰＣＢ上に配置されてシングルエンド信号を差信号に変換する。バランもまたＩＣチップ上に配置されている。しかしながら、この設計は非対称寄生特性（例えば非対称寄生キャパシタンスおよび抵抗）の影響を受け、磁気結合が貧弱である。非対称寄生特性は差信号を非対称にする。差信号の対称性は多くの差動回路の適切な機能のために非常に重要である。さらに、貧弱な磁気結合はエネルギの転送を不十分なものにする。
【０００５】
変成器はチップ上で使用する装置の別の例である。例えば、変成器は段間でＤＣ分離を行いながら増幅器段間のインピーダンスを整合するために使用されている。差信号に対する変成器は良好なの磁気結合ならびに対称な寄生特性を与えるために必要である。この設計はあまり良好な寄生特性および磁気結合を提供しない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、改良された対称的で磁気結合を行うバランおよび変成器が必要とされている。
【課題を解決するための手段】
【０００７】
以下本発明によるチップ上の信号変成器装置を製造する方法について説明する。本発明の方法は、基体を設け、基体上に第１の導電層を配置し、その第１の導電層は複数のインターリーブされたインダクタを有している。その方法はさらに、基体上に第２の導電層を配置し、その第２の導電層は少なくとも１つのインダクタを有している。
【発明を実施するための最良の形態】
【０００８】
本発明を添付図面に示された実施形態により例示的に説明する。図において同じ参照符号は同様の素子を示している。
【０００９】
以下、バランおよび変成器を集積する方法および装置について説明する。以下の説明において、本発明の理解のために、説明の目的で、多くの特定の詳細な説明を行うが、当業者は、本発明がこれらの特定の詳細な構成なしに種々の回路、特に高周波回路で実施されることができることを認識するであろう。別の例では、よく知られている動作、ステップ、機能、および装置は本発明を不明瞭にすることを避けるために図示されていない。繰返して使用される用語“１実施形態”“別の実施形態”は同じ実施形態に対していう必要はない。
【００１０】
図１ａはバランの等価電気回路を示している。バラン100 はインダクタ114 とインダクタ108, 110とを有している。インダクタ108 と110 はＤＣ的に結合されないで、インダクタ114 と磁気的に結合されてエネルギを転送することを可能にしている。バラン100 は非平衡伝送線路102 の信号を平衡伝送線路104, 106の信号へ変換することができる。バラン100 はまた、平衡伝送線路104, 106の信号を非平衡伝送線路102 の信号へ変換することができる。平衡部分の利点の１つは、外部雑音が伝送線路104, 106の電位差に顕著な影響を与えることなく平衡伝送線路に同じように影響することである。バランを表している電気回路は以前から知られているが、本発明の集積されたバランおよび変成器の設計は従来知られていない新しいものである。
【００１１】
図１ｂは本発明の１実施形態によるバランを示している。バラン100 は金属層108'中の２個のインターリーブされたインダクタ108, 110とそれから垂直に変位している金属層114'中のスパイラルインダクタ114 とを備え、それらは全て基体116 上に配置されている。インターリーブされたインダクタ108, 110の形成によって、それらのインダクタのそれぞれが実質上等しい寄生特性を有するように、換言すれば対称的にされる。さらに、インダクタ114 の上に積層されたインターリーブされたインダクタを設けることによって横に結合された従来の配置に比較して比較的良好な磁気結合を与える。従来の横に並んで結合された配置では１次巻線のインターリーブされたインダクタは２次巻線のインダクタと同じ層で隣接して配置されている。
【００１２】
上述の説明では、バラン100 はスパイラルインダクタ114 の上にインターリーブされたインダクタ108, 110を有しているが、別の実施形態ではスパイラルインダクタ114 はインターリーブされたインダクタ108, 110の上に配置される。
【００１３】
図２は本発明のさらに別の実施形態によるバランを示している。バラン200 は金属層208'中の２つのインターリーブされたインダクタ208, 210と、それから垂直に変位している金属層214'および214'' 中のスパイラルインダクタ214 とを備え、それらは全て基体216 上に配置されている。インダクタ214 の第１の部分は金属層214'に含まれており、インダクタ214 の第２の部分は金属層214'7 中に含まれている。２つの層に分割されているインダクタ114 の巻数の２倍を有するインダクタにより大きいインダクタンスを有するインダクタが得られ、それは大きな磁気結合を生じるから、場合によっては好ましい。
【００１４】
図３のａは本発明の１実施形態による変成器を示している。変成器300 は金属層308', 314'中に積層されたインターリーブされたインダクタ308, 314を含んでいる。インダクタ308 はスパイラルインダクタ308a, 308bを含んでいる。インターリーブされたインダクタ314 はスパイラルインダクタ314a, 314bを含んでいる。積層されたインターリーブされた構造はインダクタ308, 314間に良好な磁気結合を与え、308aと308bおよび314aと314bの間に対称寄生特性を与える。図３のｂは変成器300 の電気回路を示している。変成器300 のような変成器は、例えば段間のＤＣ（直流）分離を行いながら増幅段間のインピーダンスを整合するために使用されることができるので好ましいものである。図３のｃは平衡されたライン変成器によって結合された２個の増幅器を示している。増幅器320 と増幅器324 との間のＤＣ分離のために、増幅器320 の出力はバイアス電圧ＶA に設定され、増幅器324 の入力はそれと異なるバイアス電圧ＶB に設定されることができる。
【００１５】
図４のａは本発明の１実施形態による別のバランを示しており、それは差信号をシングルエンド信号に、或いはその反対に変換する能力を有している。変成器400 はインダクタ408, 410, 414 を含んでいる。図４のｂ１に示されるように、インダクタ408 およびインダクタ410 はインターリーブされてそれらの間に良好な磁気結合を与えている。１実施形態によれば、それらはインダクタが互いに交差している区域420a-1と420a-2を除いては同じ層に配置されている。１実施形態によれば、図４のｂ２に示されるように、インダクタ408 は全体的に金属層408'上に配置され、インダクタ410 は金属層408'の上または下の別の金属層410'に電気的に接続された貫通孔（バイアホール）422 を使用してインダクタ408 と交差している。図４のｂ２に示された実施形態では、インダクタ408 は交差区域420a-1で２つの直角のターンを形成しており、図４のｂ２には示されていないが、インダクタ410 もまた交差区域420a-2で２つの直角のターンを形成している。図４のｂ３に示された実施形態では、インダクタ410 はインダクタ408 と例えば４５度その他の角度で交差している。さらに図４のｃに示されるように、インダクタ414 は金属層408'および410'の１つに近接して配置された別の金属層414'上に積層されて、インダクタ414 がインダクタ408, 410のそれぞれと結合することを可能にしている。
【００１６】
修正された実施形態では、インダクタ408, 410はそれぞれ別々の金属層408'および410'に配置される。その実施形態では、インダクタは別々の金属層にあるから交差は必要ない。もっとも、層内のターンは１つの層内で行われることができてインダクタ408, 410間の結合を等化することができる。
【００１７】
以上、集積されたバランおよび変成器のための方法および装置が説明された。本発明は特定の例示的な実施形態を参照にして説明されたが、種々の変形、変更が特許請求の範囲に記載された本発明の技術的範囲を逸脱することなくこれらの実施形態にてきようされることができることは当業者に明白であろう。したがって明細書の説明および図面は発明を限定するものではなく説明のものである。
【図面の簡単な説明】
【００１８】
【図１ａ】バランの等価電気回路図。
【図１ｂ】本発明の１実施形態によるバランの概略図。
【図２】本発明の別の実施形態によるバランの概略図。
【図３】本発明の１実施形態による平衡変成器の概略図と変成器300 の等価電気回路図および平衡ライン変成器により結合された２個の増幅器の回路図。
【図４】本発明の１実施形態による差信号をシングルエンド信号に、またはその反対に変換することができる別のバラン回路図と、そのバランのインダクタを形成するために使用される３つの層の概略図。
【図１ａ】
2005509300.tif 000003
【図１ｂ】
2005509300.tif 000004
【図２】
2005509300.tif 000005
【図３】
2005509300.tif 000006
【図４】
2005509300.tif 000007
【国際調査報告】
2005509300.tif 000008
2005509300.tif 000009