(57)【要約】ディジタル通信用オプトエレクトロニクスインターフェースにおいて、ディジタル信号の立上り縁及び立ち下がり縁の勾配をＲＣの組合せを用いて減少させる。これにより発生されるＥＭＩの量が減少する。
2005521375.tif 000002
【特許請求の範囲】
【請求項１】
バス電圧供給源に接続するための信号端子と、
前記信号端子間に結合されたスイッチング素子と、
前記スイッチング素子の導通状態を制御する制御回路とを具えるディジタル通信用のインターフェースであって、前記制御回路が、
供給電圧端子と、
該供給電圧端子間に供給電圧を発生させる手段と、
該供給電圧端子間に結合された、ディジタル信号を受信する光センサとインピーダンスを具える直列回路と、
前記直列回路と前記スイッチング素子の制御電極に結合された出力端子とを具えているディジタル通信用インターフェースにおいて、
該インターフェースには、更に、前記スイッチング素子の制御電極と信号端子との間に結合された、キャパシタを具える第１の回路と、前記制御回路の出力端子と前記スイッチング素子の制御電極との間に結合された、オーミック抵抗を具える第２の回路とを設けたことを特徴とするディジタル通信用インターフェース。
【請求項２】
前記制御回路に含まれる前記インピーダンスがオーミック抵抗を具えることを特徴とする請求項１記載のインターフェース。
【請求項３】
前記制御回路に含まれる前記インピーダンスはオーミック抵抗とツェナーダイオードの並列回路を具えることを特徴とする請求項１又は２記載のインターフェース。
【請求項４】
前記ツェナーダイオードのツェナー電圧Ｖzは、前記スイッチング素子の閾値電圧Ｖtに対して、１．６Ｖt＜Ｖz＜２．４Ｖtになるように選択することを特徴とする請求項３記載のインターフェース。
【請求項５】
前記ツェナーダイオードのツェナー電圧Ｖzは、前記スイッチング素子の閾値電圧Ｖtに対して、１．８Ｖt＜Ｖz＜２．２Ｖtになるように選択することを特徴とする請求項３記載のインターフェース。
【請求項６】
前記供給電圧発生手段は単方向性手段とバッファキャパシタ手段を具えることを特徴とする請求項１−５の何れかに記載のインターフェース。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バス電圧供給源に接続するための信号端子と、
前記信号端子間に結合されたスイッチング素子と、
前記スイッチング素子の導通状態を制御する制御回路とを具えるディジタル通信用のインターフェースであって、前記制御回路が、
供給電圧端子と、
該供給電圧端子間に供給電圧を発生させる手段と、
該供給電圧端子間に結合された、ディジタル信号を受信する光センサとインピーダンスを具える直列回路と、
前記直列回路と前記スイッチング素子の制御電極に結合された出力端子とを具えているディジタル通信用インターフェースに関するものである。
【背景技術】
【０００２】
このようなインターフェースは、ディジタルアドレッサブルライティングインターフェース（ＤＡＬＩ）として知られるディジタルインターフェースシステムから既知である。既知のインターフェースでは、スイッチング素子と制御回路を用いてスレーブからの信号をマスタに送信する。スレーブは光信号を送信する発光ダイオードを具える。これらの光信号は、光アイソレータ出力段を構成する光センサにより検出される。この光センサは前記発光ダイオードとともに光カプラを構成し、この光カプラは光アイソレータとして機能する。光センサが光を検出すると、光センサは導通し、制御回路に含まれる直列回路を経て電流が流れるため、直列回路の一部である前記インピーダンスの両端間に電圧が発生する。既知のインターフェースでは、このインピーダンスはオーミック抵抗である。光センサが光を検出しないときは、光センサは非導通になるため、前記直列回路を流れる電流も前記インピーダンスの両端間の電圧も零に低下する。この既知のインターフェースでは、前記インピーダンスの両端間の電圧がスイッチング素子の制御電極にも存在する。その結果として、光センサが導通すると、スイッチング素子が導通して信号端子間の短絡回路を構成する。バス電圧供給源は、信号端末を流れる電流が所定値以下のときに信号端子間のバス電圧を維持しうるように構成されているのみである。短絡回路のために信号端子を流れる電流は実際上所定値より高くなり、信号端子間の電圧はほぼ零に等しくなる。光センサが非導通になると、スイッチング素子も非導通になるため、信号端子間の電圧はバス電圧に等しくなる。
【０００３】
既知のインターフェースはいくつかの重大な欠点を有する。第１に、ＤＡＬＩ標準は、ＤＡＬＩ信号の立上り縁及び立下り縁を１０マイクロ秒より長くする必要がある（ＥＭＩを低減するため）が１００ミクロ秒を超えてはならないことを要求している。換言すれば、１６ボルトの代表的なバス電圧の場合には、スイッチング素子により発生される信号端子間の信号の立上り縁及び立ち下がり縁の勾配を１．６ＭＶ/sec以上にしてはならない。既知のインターフェースの具体例は大きな容量性負荷の場合にのみこの要件を満たすのみで、殆どの実際の環境ではこの要件を満たさない。
【０００４】
本発明の目的は、比較的少量のＥＭＩを生ずるのみであるディジタル通信用の簡単なインターフェースを提供することにある。
【発明の開示】
【０００５】
本発明は、バス電圧供給源に接続するための信号端子と、
前記信号端子間に結合されたスイッチング素子と、
前記スイッチング素子の導通状態を制御する制御回路とを具えるディジタル通信用のインターフェースであって、前記制御回路が、
供給電圧端子と、
該供給電圧端子間に供給電圧を発生させる手段と、
該供給電圧端子間に結合された、ディジタル信号を受信する光センサとインピーダンスを具える直列回路と、
前記直列回路と前記スイッチング素子の制御電極に結合された出力端子と、
を具えているディジタル通信用インターフェースにおいて、該インターフェースには、更に、前記スイッチング素子の制御電極と信号端子との間に結合された、キャパシタを具える第１の回路と、前記制御回路の出力端子と前記スイッチング素子の制御電極との間に結合された、オーミック抵抗を具える第２の回路とを設けたことを特徴とする。
【０００６】
本発明のインターフェース内には前記第１の回路と前記第２の回路が存在するために、本発明のインターフェースは比較的少量のＥＭＩを生ずるのみであることが確かめられた。
【０００７】
前記制御回路に含まれるインピーダンスがオーミック抵抗である本発明のインターフェースの実施例に対して良い結果が得られた。
【０００８】
スイッチング素子により信号端子間に発生される信号の立上り縁及び立下り縁は急勾配すぎることとは別に、既知のインターフェースは、スイッチング素子がスイッチオスするときの立上り縁の時間遅延がスイッチング素子がスイッチオンするときの立下り縁の時間遅延と大きく相違することにより別の欠点もある。この差はスイッチング素子により発生される信号の「高/低比（high/low-ratio）」の妨害を生ずる。ＤＡＬＩ標準は、「高/低比」は約１に等しいことを要求しているため、この比の妨害は受信マスタにより信号の誤った解釈を生じうる。立上り縁及び立ち下がり縁の時間遅延の差を克服するためには、制御回路に含まれるインピーダンスをオーミック抵抗とツェナーダイオードの並列回路を具えるものとするのが好ましい。この時間遅延の差は、ツェナーダイオードのツェナー電圧Ｖzをスイッチング素子の閾値電圧Ｖtに対して１．６Ｖt＜Ｖz＜２．４Ｖt、好ましくは１．８Ｖt＜Ｖz＜２．２Ｖtになるように選択する場合に、最小になることが確かめられた。
【０００９】
本発明のインターフェースの好適実施例では、前記供給電圧発生手段は単方向性手段とバッファキャパシタ手段を具えるものとする。このような供給電圧発生手段は極めて簡単且つ高信頼度に実現される。
【００１０】
図面を参照して本発明のインターフェースの一実施例を説明する。図面において、図１は本発明のインターフェースの一実施例を示す。
【００１１】
図１において、Ｋ１，Ｋ２は信号端子であり、動作中両端子間にバス電圧が存在する。信号端子Ｋ１とＫ２はスイッチング素子Ｔ１により接続される。スイッチング素子Ｔ１はダイオードＤ１とキャパシタＣ２の直列接続により分路される。この実施例では、ダイオードＤ１は単方向性手段を構成し、キャパシタＣ２はバッファキャパシタ手段を構成する。ダイオードＤ１とキャパシタＣ２はあいまって供給電圧発生手段を構成する。キャパシタＣ２の第１の端子は供給電圧端子Ｋ３に接続し、キャパシタＣ２の第２の端子は供給電圧端子Ｋ４に接続する。キャパシタＣ２は光センサＴ２とオーミック抵抗Ｒ３の直列接続により分路される。オーミック抵抗Ｒ３はツェナーダイオードＤ２により分路される。ツェナーダイオードＤ２のツェナー電圧はスイッチング素子Ｔ１の閾値電圧の２倍にほぼ等しく選択する。オーミック抵抗Ｒ３とツェナーダイオードＤ２と光センサＴ２の共通接続端子は出力端子Ｋ５を構成する。供給電圧端子Ｋ３及びＫ４、ダイオードＤ１、キャパシタＣ２、光センサＴ２、オーミック抵抗Ｒ３、ツェナーダイオードＤ２及び出力端子Ｋ５はスイッチング素子Ｔ１の導通状態を成業する制御回路を構成する。オーミック抵抗Ｒ３とツェナーダイオードＤ２の並列接続は制御回路に含まれるインピーダンスを構成する。出力端子Ｋ５はオーミック抵抗Ｒ１を経てスイッチング素子Ｔ１の制御電極に接続する。本実施例では、オーミック抵抗Ｒ１は制御回路の出力端子Ｋ５とスイッチング素子Ｔ１の制御電極との間に結合された第２の回路を構成する。スイッチング素子Ｔ１の制御電極はキャパシタＣ１を経て信号端子Ｋ１に接続する。本実施例では、キャパシタＣ１は制御電極と信号端子との間の第１の回路を構成する。
【００１２】
図１に示すインターフェースの動作は次の通りである。
信号端子Ｋ１及びＫ２をバス電圧供給源に接続すると、インターフェースの使用時に信号端子間に存在するバス電圧がキャパシタＣ２をバス電圧にほぼ等しい電圧まで充電する。図１に示すインターフェースを、光信号を送信する発光ダイオードを具えるスレーブ回路に接続すると、これらの光信号が制御回路内の光センサＴ２を交互に導通及び非導通にする。光センサＴ２が導通すると、キャパシタＣ２の両端間の電圧が光センサＴ２及びオーミック抵抗Ｒ３を経て電流を流す。オーミック抵抗Ｒ３の両端間の電圧がスイッチング素子Ｔ１を導通させる。スイッチング素子Ｔ１は短絡回路を構成し、バス電圧供給源により供給される電流を所定値以上に増大させる。この所定値は、バス電圧供給源が信号端子間のバス電圧を維持しながら供給しうる最高電流である。実際の電流は所定値より高いため、信号端子間の電圧は低下する。Ｃ１及びＲ１の存在のために、スイッチング素子Ｔ１は直ちに導通しないで徐々に導通する。その結果として、この電圧低下の勾配がオーミック抵抗Ｒ１とキャパシタＣ１の存在により減少する。光センサＴ２の導通中、キャパシタＣ１が光センサＴ２、オーミック抵抗Ｒ１及びキャパシタＣ１を流れる電流により充電される。同様に、光センサが非導通になると、抵抗Ｒ３の両端間の電圧が零に低下するため、スイッチング素子Ｔ１は非導通にされ、信号端子間の電圧が増大する。この電圧増大の勾配もオーミック抵抗Ｒ１とキャパシタＣ１の存在により制限される。その理由は、スイッチング素子Ｔ１は直ちに非導通にならずに徐々に非導通になるためである。光センサＴ２の非導通中、キャパシタＣ１が信号端子Ｋ１からキャパシタＣ１、オーミック抵抗Ｒ１及びＲ３を経て信号端子Ｋ２へ流れる電流により充電される。ツェナー電圧をスイッチング素子Ｔ１の閾値電圧の２倍にほぼ等しく選択するとともに、オーミック抵抗Ｒ３を（オーミック抵抗Ｒ１に対して）比較的小さく選択することにより、キャパシタＣ１を充電する電流をＣ１を充電する電流にほぼ等しくする。その結果として、信号端子間に存在する信号の立上り縁の時間遅延がこの信号の立下り縁の時間遅延にほぼ等しくなる。これにより、信号端子間に存在する信号の「高/低比」の妨害を極めて小さくすることができる。
【００１３】
２つのインターフェースを用いて実験した。第１のインターフェースは図１に示すインターフェースの実施例とし、第２のインターフェースは、キャパシタＣ１、オーミック抵抗Ｒ１及びツェナーダイオードＤ２を具えない以外は第１のインターフェースと同一であるものとした。各インターフェースの信号端子間に存在する信号の勾配を同一の発光ダイオードにより送信された同一の信号及び１６Ｖのバス電圧に対して評価した。第２のインターフェースでは、立上り縁の勾配は２８ＭＶ/secであるとともに時間遅延は８．５マイクロ秒であり、且つ立下り縁は１７ＭＶ/secであるとともに時間遅延は３．５マイクロ秒であった。第１のインターフェースでは、立上り縁の勾配は１．１ＭＶ/secであるとともに時間遅延は２８マイクロ秒であり、且つ立下り縁は０．５ＭＶ/secであるとともに時間遅延は３８マイクロ秒であった。第１のインターフェースの場合には信号の立上り縁及び立下り縁の勾配はＤＡＬＩ要件を満たすが第２のインターフェースの場合にはこの要件を満たさないと結論することができる。更に、第１のインターフェースの場合の方が第２のインターフェースの場合より信号の立上り縁の遅延と立下り縁の遅延が同等になる。その結果として、信号端子間に存在する信号の「高/低比」が極めて１に近くなる。
【図面の簡単な説明】
【００１４】
【図１】本発明のインターフェースの一実施例を示す図である。
【図１】
2005521375.tif 000003
【国際調査報告】
2005521375.tif 000004
2005521375.tif 000005