(57)【要約】変調器（１１ｃ）を含む無線通信システム（１１，１２）において無線通信チャネルを介してシンボルとして送信するためにビットのパケットをインターリーブするときに使われるインターリーバマトリックス（５１）を充填するためのインターリーバ（１１ｂ）。インターリーバ（１１ｂ）は、１シンボル中のビットの数で割り切れない数のロー（又はコラム。該変調器によりシンボルとして符号化するためにビットが１コラムずつ抜き出されるか１ローずつ抜き出されるかによる。）を有するが、少なくとも１パケット中のビット数と同数のビットを有し、従って不可避的に１パケット中のビットよりも多い数の要素を有する。
2005508595.tif 000002
【特許請求の範囲】
【請求項１】
無線通信チャネルを介してシンボルとして送信するためにビットのパケットをインターリーブするときに使われるマトリックス（５１）を充填する方法であって、前記送信は、シンボル毎にｎb/s個のビットを符号化する変調方式を使用し、前記マトリックスは第１の次元に一定数ｎ1個の要素を有すると共に第２の次元に可変数ｎ2個の要素を有し、前記方法は、前記マトリックスの前記第１の次元の要素の前記数ｎ1が与えられたときにパケット中の個数ｎpのビットを収容するように前記マトリックスのサイズを決めることを含み、前記第１の次元は、変調されることになるビットをインターリービングが１コラムずつ提供するか１ローずつ提供するかによりそれぞれロー又はコラムであり、前記方法は、前記数ｎ2をシンボルあたりのビット数ｎb/sで割り切れない数ｎ2'に調整するステップ（７２）を含み、このことによりビットのパケットで正確に充填されないマトリックスを提供することを特徴とする方法。
【請求項２】
前記数ｎ2を前記数ｎ2'に調整するステップ（７２）において、前記数ｎ2'がｎ2より小さければ、前記マトリックスが再びパケットのビットを全て収容するのに充分な大きさとなるように前記第１の次元の前記数ｎ1を大きくすることにより、パケットのビットによって部分的にのみ充填できるマトリックスを提供することを更に特徴とする請求項１に記載の方法。
【請求項３】
インターリーバマトリックス（５１）を作り出し、それを充填するためのインターリーバ（１１ｂ）であって、このインターリーバマトリックスは２次元にわたって広がり、無線通信チャネルを介してシンボルとして送信されるビットのパケットをインターリーブするために使用され、前記インターリーバ（１１ｂ）は変調器（１１ｃ）を含む無線通信システム（１１，１２）で使用され、前記インターリーバはインターリーバ入力ビット（ｘ0、ｘ1、…）に応答してインターリーバ出力ビット（ｙ0、ｙ1、…）を提供し、前記変調器（１１ｃ）は、前記インターリーバ出力ビット（ｙ0、ｙ1、…）を所定のシンボルあたりのビット数ｎb/sを有するシンボル（ｓ0、ｓ1、…）にマッピングするために所定の変調方式を使用し、前記インターリーバ（１１ｂ）は、前記インターリーバ（１１ｂ）により作られるマトリックス（５１）が１つの次元における前記マトリックス（５１）のサイズを示す一定値ｎ1と他の次元における前記マトリックス（５１）のサイズを示す調整可能な値ｎ2とを有し、前記値ｎ2は常に前記シンボルあたりのビット数ｎb/sで割り切れないように調整され、前記マトリックス（５１）はパケットの全てのビットを収容するのに充分なサイズとなるように作られることを特徴とするインターリーバ。
【請求項４】
パケット中のビットをインターリーブするためのインターリーバ（１１ｂ）であって、前記ビットのインターリービングは、２次元アレイ（５１）を作り、その後に１方法で前記アレイ（５１）をビットで充填して前記ビットを別の方法で抽出することを含み、前記インターリーバ（１１ｂ）は、前記インターリーバ（１１ｂ）により使用される前記２次元アレイが正確に前記パケット中のビットの全てを収容したり正確に前記パケット中のビットの全ての整数倍を収容したりすることはできないサイズを有するけれども少なくとも前記パケット中のビットの全てを収容するのに充分な大きさであることを特徴とするインターリーバ。
【請求項５】
順方向エラー訂正符号器（１１ａ）と、変調器（１１ｃ）と、パケット中のビットをインターリーブするためのインターリーバ（１１ｂ）とを包含する送信装置エレメント（１１）を含むシステムであって、ビットのインターリービングは、２次元アレイ（５１）を作り、その後に第１の方法で前記アレイ（５１）をビットで充填して前記ビットを別の方法で抽出することを含み、前記インターリーバ（１１ｂ）は、前記インターリーバ（１１ｂ）により使用される前記２次元アレイが正確に前記パケット中のビットの全てを収容したり正確に前記パケット中のビットの全ての整数倍を収容したりすることはできないサイズを有するけれども少なくとも前記パケット中のビットの全てを収容するのに充分なサイズであることを特徴とするシステム。
【請求項６】
復調器（１２ｃ）と、順方向エラー訂正復号器（１２ａ）と、前記復調器（１２ｃ）により提供されるビットに対して操作を行うデインターリーバ（１２ｂ）とを包含する受信装置エレメント（１２）を更に含み、前記操作は、前記インターリーバ（１１ｂ）により実行される操作の逆であり、前記デインターリーバは、インターリービングマトリックス（５１）と同じ大きさのデインターリービングマトリックス（５１）を使用する請求項５に記載のシステム。
【請求項７】
前記送信装置エレメント（１１）と受信装置エレメント（１２）とは、複数の無線端末装置と通信するための基地局に包含され、前記基地局は無線アクセスネットワークのエレメントとして働く請求項６に記載のシステム。
【請求項８】
前記送信装置エレメント（１１）と受信装置エレメント（１２）とは、前記基地局と通信するための移動無線端末装置にも包含される請求項７に記載のシステム。
【請求項９】
前記端末装置エレメント（１１）と受信装置エレメント（１２）とは、無線アクセスネットワークのエレメントとして働く基地局と通信するための移動無線端末装置に包含される請求項６に記載のシステム。
【請求項１０】
送信装置エレメント（１１）を含むシステムであって、前記送信装置エレメント（１１）は、順方向エラー訂正符号器（１１ａ）と、請求項３のインターリーバ（１１ｂ）と、変調器（１１ｃ）とを含むシステム。
【請求項１１】
復調器（１２ｃ）と、順方向エラー訂正復号器（１２ａ）と、前記復調器（１２ｃ）により提供されるビットに対して操作を行うデインターリーバ（１２ｂ）とを包含する受信装置エレメント（１２）を更に含み、前記操作は、前記インターリーバ（１１ｂ）により実行される操作の逆であり、前記デインターリーバは、インターリービングマトリックス（５１）と同じ大きさのデインターリービングマトリックス（５１）を使用する請求項１０に記載のシステム。
【請求項１２】
前記送信装置エレメント（１１）と受信装置エレメント（１２）とは複数の無線端末装置と通信するための基地局に含まれ、前記基地局は無線アクセスネットワークのエレメントとして働く請求項１１に記載のシステム。
【請求項１３】
前記送信装置エレメント（１１）と受信装置エレメント（１２）とは、前記基地局と通信するための移動無線端末装置にも含まれる請求項１２に記載のシステム。
【請求項１４】
前記送信装置エレメント（１１）と受信装置エレメント（１２）とは、無線アクセスネットワークのエレメントとして働く基地局と通信するための移動無線端末装置に含まれる請求項１１に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願との相互参照
“順方向エラー訂正及び高次変調を用いるシステムのための部分的に充填されるブロックインターリーバ（ＰＡＲＴＩＡＬＬＹ−ＦＩＬＬＥＤ  ＢＬＯＣＫ  ＩＮＴＥＲＬＥＡＶＥＲ  ＦＯＲ  ＳＹＳＴＥＭＳ  ＵＳＩＮＧ  ＦＯＲＷＡＲＤ  ＥＲＲＯＲ  ＣＯＲＲＥＣＴＩＯＮ  ＡＮＤ  ＨＩＧＨＥＲ  ＯＲＤＥＲ  ＭＯＤＵＬＡＴＩＯＮ）”と題され、２００１年１１月５日に出願された米国仮出願第６０／３３７，９７６号を参照すると共に、この仮出願からの優先権を主張する。
【０００２】
技術分野
本発明は、通信チャネル、特に無線通信チャネルを介する通信のためのデータストリームの符号化に関し、特に、ＱＡＭ等の高次変調方式に従って搬送波を変調するＦＥＣ（順方向エラー訂正）符号化されたデータストリームに対して有益となるようにインターリーバを改良することに関する。
【背景技術】
【０００３】
受信される信号が無線チャネルにおいてノイズ、干渉、及びフェージングによって乱される通信システムでは、時折エラーが発生する。これを除去するために、畳み込み符号化又はターボ符号化のような順方向エラー訂正方式を利用するシステムがあり、その様なシステムでは冗長ビットが元のデータストリームに付加され、通信リンクを介して送信される。この冗長情報を使って、受信装置は発生したエラーを訂正することができる。通常、ＦＥＣ方式の性能は、受信されたデータストリームにエラーが均一に分布していて且つエラーが同じ発生確率を有するときに最高となる。しかし、実際には常にそうであるとは限らなくて、エラーがバーストで発生することが良くある。例えば、受信装置が移動しているときにはフェージングに起因して無線チャネルの減衰は急速に変動し、受信される電力は、３０ｋｍ／ｈでは１０ｍｓの短い時間で２５ｄＢも変化することがある。エラーの確率は、“悪いチャネル条件”で送信されるビットについては非常に高い（例えば、受信される電力が−１０ｄＢより小さいとき）が、他のビットを受信するときにはエラーの確率は小さい。
【０００４】
フェージングに対処するためにインターリービングがしばしば使われ、ＦＥＣ符号化されているビットは、一時的に悪いチャネル条件のときに送信される確率がＦＥＣ符号化されているデータストリーム中に均一に分布するように送信前に“混合される”（インターリーブ）。インターリーブするための普通の方法は、いわゆるブロックインターリーバを使用することであり、データはインターリーバ・マトリックスに１ローずつ書き込まれ、１コラムずつ読み出される。ブロックインターリービングは、単純なＱＰＳＫ変調を用いるときには有益であるが、１６−ＱＡＭのような高次変調方式を使用するときには問題を引き起こす。高次方式では、変調自体が種々のビット間にエラー確率の差を生じさせる。例えば、１６−ＱＡＭがグレイ・マッピングと共に使用されるとき、インターリーブされたビットは信頼できる（“Ｒ”）位置及び信頼できない（“Ｕ”）位置にＲ−Ｒ−Ｕ−Ｕ−Ｒ−Ｒ−等にマッピングされる。この結果、ＦＥＣ符号化されたデータストリームが信頼できる位置及び信頼できない位置にクラスター即ちバーストをなしてマッピングされる可能性がある。さらに、インターリーバが実際には問題を悪化させ、即ち、高いエラー確率を有するビットを寄せ集める（又はクラスター化する）可能性がある。
【０００５】
発明者らの知る限り、高次変調方式を使うときのインターリーブに起因するクラスター化の問題に直接対処した従来技術はない。一方、発明者らは、データビット（システマティックビット）と冗長ビット（パリティービット）とを別々にインターリーブし、その後に信頼できる位置にできるだけ多くのシステマティックビットをマッピングするという提案を知っているが、これは本発明が提供するものとは全く異なる手続きである。
【０００６】
高次変調方式を使うときのインターリーブの場合におけるクラスター化に対処するために必要なことは、クラスター化を回避するけれどもブロックインターリーバの有利な特性に変更を加えないように従来技術のブロックインターリーバを改良することである。
【発明の開示】
【０００７】
従って、本発明の第１局面において、無線通信チャネルを介してシンボルとして送信するためにビットのパケットをインターリーブするときに使われるマトリックスを充填する方法が提供され、この送信は、シンボル毎にｎb/s個のビットを符号化する変調方式を使用し、前記マトリックスは第１の次元に一定数ｎ1個の要素を有すると共に第２の次元に可変数ｎ2個の要素を有し、前記方法は、前記マトリックスの第１の次元の要素の数ｎ1が与えられたときにパケット中の個数ｎpのビットを収容するようにマトリックスのサイズを決めることを含み、前記第１の次元は、変調されることになるビットをインターリービングが１コラムずつ提供するか１ローずつ提供するかによりそれぞれロー又はコラムであり、前記方法は、前記数ｎ2をシンボルあたりのビット数ｎb/sで割り切れない数ｎ2'に調整することによりビットのパケットで正確に充填できないマトリックスを提供するステップを含むことを特徴とする。
【０００８】
この第１局面によると、数ｎ2をｎ2'に調整するステップにおいて、数ｎ2'がｎ2より小さければ、マトリックスが再びパケットの全てのビットを収容するのに充分な大きさとなるように第１の次元の数ｎ1を大きくすることにより、ビットのパケットによって部分的にのみ充填できる大きさのマトリックスを提供する。
【０００９】
第２の局面において、本発明は、インターリーバ・マトリックスを作り出し、それを充填するためのインターリーバを提供し、このインターリーバ・マトリックスは２次元にわたって広がるマトリックスであって、無線通信チャネルを介してシンボルとして送信されるビットのパケットをインターリーブするために使用され、前記インターリーバは変調器を含む無線通信システムで使用され、前記インターリーバはインターリーバ入力ビット（ｘ0、ｘ1、…）に応答してインターリーバ出力ビット（ｙ0、ｙ1、…）を提供し、前記変調器は、インターリーバ出力ビット（ｙ0、ｙ1、…）を１シンボルあたりの所定個数ｎb/sを有するシンボル（ｓ0、ｓ1、…）にマッピングするために所定の変調方式を使用し、前記インターリーバは、前記インターリーバにより作られるマトリックスが１つの次元における前記マトリックスのサイズを示す一定値ｎ1と他の次元における前記マトリックスのサイズを示す調整可能な値ｎ2とを有し、値ｎ2が常に１シンボルあたりのビット数ｎb/sで割り切れないように調整され、前記マトリックスは１パケットの全てのビットを収容するのに充分なサイズとなるように作られることを特徴とする。
【００１０】
第３の局面において、パケットのビットをインターリーブするためのインターリーバが提供され、ビットのインターリービングは、２次元アレイを作り、その後に１方法で前記アレイをビットで充填して前記ビットを別の方法で抽出することを含み、前記インターリーバは、前記インターリーバにより使用される２次元アレイが正確にパケット中の全てのビットを収容したり正確にパケットの全ビットの整数倍を収容したりすることはできないサイズを有するけれども少なくとも１パケットの全ビットを収容するのに充分な大きさであることを特徴とする。
【００１１】
第４の局面において、本発明は順方向エラー訂正符号器と、変調器と、パケット中のビットをインターリーブするためのインターリーバとを包含する送信装置エレメントを含むシステムであって、ビットのインターリービングは、２次元アレイを作り、その後に第一の方法で前記アレイをビットで充填して前記ビットを別の方法で抽出することを含み、前記インターリーバは、前記インターリーバにより使用される前記２次元アレイが正確にパケット中の全ビットを収容したり正確にパケットの全ビットの整数倍を収容したりすることはできないサイズを有するけれども少なくとも１パケットの全ビットを収容するのに充分なサイズであることを特徴とするシステムを提供する。
【００１２】
更に第４の局面によれば、前記システムは受信装置エレメントも包含することができ、この受信装置エレメントは、復調器と、順方向エラー訂正復号器と、前記復調器により提供されるビットに対して操作を行うデインターリーバとを包含し、この操作は、前記インターリーバにより実行される操作の逆であり、前記デインターリーバはインターリービングマトリックスと同じ大きさのデインターリービングマトリックスを使用する。更に、前記送信装置エレメント及び受信装置エレメントは、複数の無線端末装置と通信する基地局に包含されて良く、前記基地局は無線アクセスネットワークのエレメントとして作用する。更に、前記送信装置エレメント及び受信装置エレメントは、前記基地局と通信する移動無線端末装置に包含されても良い。更に、無線アクセスネットワークのエレメントとして作用する基地局に包含されるものとは無関係に、送信装置エレメント及び受信装置エレメントは基地局と通信する移動無線端末装置に包含されても良い。
【００１３】
本発明の第５の局面において、送信装置エレメントを含むシステムが提供され、前記送信装置エレメントは、順方向エラー訂正符号器と、本発明の第２局面のインターリーバと、変調器とを包含する。
【００１４】
本発明の第５の局面によると、前記システムは受信装置エレメントも包含することができ、この受信装置エレメントは、復調器と、順方向エラー訂正復号器と、前記復調器により提供されるビットに対して操作を行うデインターリーバとを包含し、この操作は、前記インターリーバにより実行される操作の逆であり、前記デインターリーバはインターリービングマトリックスと同じ大きさのデインターリービングマトリックスを使用する。更に、前記送信装置エレメント及び受信装置エレメントは、複数の無線端末装置と通信する基地局に包含されて良く、前記基地局は無線アクセスネットワークのエレメントとして作用する。更に、前記送信装置エレメント及び受信装置エレメントは、前記基地局と通信する移動無線端末装置に包含されても良い。更に、無線アクセスネットワークのエレメントとして作用する基地局に包含されるものとは無関係に、送信装置エレメント及び受信装置エレメントは基地局と通信する移動無線端末装置に包含されても良い。
【００１５】
本発明は、従来のブロック・インターリーバの単純な改良、即ち高次変調でインターリーブを行う場合の平均ブロック・エラー確率を減少させる改良を提供する。３ＧＰＰにおけるＨＳＤＰＡの場合、本発明によるブロック・インターリーバは、あらゆる変調方式及び符号化率で使用可能であるように設計できる。
【００１６】
本発明の上記の、及びその他の目的、特徴及び利点は、添付図面と関連して提示される下記の詳細な説明を検討することから明らかとなろう。
【発明を実施するための最良の形態】
【００１７】
クラスター化問題の発生は、インターリーバマトリックス（所定サイズを有する）のコラム内の要素の数による。例えば、１６−ＱＡＭ変調の場合、ローの数（又は少なくとも１つのローの中の要素の数）が４（これは１シンボルにマッピングされるビットの数である）で割り切れればクラスター化が生じる。同様に、８−ＰＳＫ又は６４−ＱＡＭ変調では、ローの数がそれぞれ３又は６で割り切れればクラスター化が生じる。本発明の主要なアイデアは、クラスター化の原因となる数で割り切れる（即ち、例えば、１６−ＱＡＭの場合には４で割り切れる）数の要素を有するコラムの数がなるべく少なくなるようにインターリーバマトリックスのコラムを充填することによりクラスター化問題を予防することである。これはインターリーバマトリックスの要素の幾つかを空のままにしておくことにより実行できるが、このことは、１パケットで送信されるシンボルの数が固定されている３ＧＰＰのＨＳＤＰＡのようなパケット送信方式の場合には特に単純な方法で実行できる。
【００１８】
背景として、図１は、チャネル符号化（順方向エラー訂正）及びインターリーブを使用するシステムの単純化されたブロック図を示している。このシステムは、送信装置（１１）及び受信装置（１２）から成っており、これらは、両方とも、遠距離通信システムの移動局及び基地局の両方で実現される。元のデータ、即ちシステマティックビット（ｄ0、ｄ1、ｄ2、…）はＦＥＣ符号器（１１ａ）（例えば、ターボ符号器或いは畳み込み符号器）で符号化され、ここで冗長ビット、即ちパリティービットが付加される。符号化率が例えば１／２ならば（即ち、ＦＥＣ符号化でビット数が２倍に増えるならば）、ＦＥＣ符号器の出力シーケンス（ｘ0、ｘ1、ｘ2、…）はｄ0、ｐ0、ｄ1、ｐ1、…となり、ここでｄiは元のデータビットであり、ｐiは付加されたパリティービットである。データは、通常は、数百ビット或いは数千ビットを含むことのできるブロックをなして符号化される。符号化後、データは、本発明の主題であるブロックインターリーバ等のインターリーバ（１１ｂ）によりインターリーブされる。
【００１９】
なお背景として、図２Ａは３０コラムを有するブロックインターリーバ・マトリクス（２１）を示しており、これにＦＥＣ符号化されたデータが１ローずつ書き込まれる。図２Ａの数は入力ビットｘiのインデックスｉに対応する。データはコラム毎に読み出され、多くの場合上から下へと読み出される。しかし、コラムは必ずしも０，１，２，…の順に読み出されるとは限らなくて、コラムの読み出し順序は並べ換えられても良い。具体例として、３ＧＰＰリリース'９９の第２インターリーバのインターリーバマトリックスにおけるコラムの数は３０に固定されており、コラムは０，２０，１０，５，１５，２５，３，１３，２３，８，１８，２８，１，１１，２１，６，１６，２６，４，１４，２４，１９，９，２９，１２，２，７，２２，２７，１７の順に読み出される。この場合、インターリーバの出力（図２のｙ0、ｙ1、ｙ2、…）は、ＦＥＣ符号化されている入力ビットｘiを用いてｘ0、ｘ30、ｘ60、…ｘ20、ｘ50、ｘ80、…ｘ10、ｘ40、ｘ70、…である。
【００２０】
インターリーブ後、ビットは変調器１１ｃにより変調されてシンボルとなる。最も単純な変調方式はＢＰＳＫ（２相位相偏移変調）であり、この方式では各ビットは値が０であるか１であるかにより＋１（即ち、正電圧）又は−１（負電圧）にマッピングされる。もう少し複雑な変調方式はＱＰＳＫ（４相位相偏移変調）であり、この方式ではビットは複素シンボル（その実部及び虚部は無線信号の同相成分及び直交成分に対応する）を表わす対にマッピングされる。これは、例えば、ビット対００がシンボル１＋ｊ（ここでｊは虚数単位である）にマッピングされ、０１が１−ｊにマッピングされ、１０が−１＋ｊにマッピングされ、１１が−１−ｊにマッピングされるように、実行することができる。本発明は、８−ＰＳＫ、１６−ＱＡＭ（直交振幅変調）、及び６４−ＱＡＭ等の、ＱＰＳＫより高次の変調方式に関する。この様な方式の一般的特徴は、一部のビットを他よりも“より信頼できる位置”にマッピングできることである。例として１６−ＱＡＭ変調を考察しよう。この場合、インターリーブされている４つのビット（図２のｙi）は、グレーマッピングを使用すると、図３に示されているように１つのシンボルにマッピングされる。（グレーマッピング或いはグレー符号化は、図３のようなシンボルコンステレーションにより示されるように、所定のシンボルポイントと、その最近傍のポイントとの間で、可能な最少数のビットの値が変化すると規定するマッピングである。この様なマッピングは、符号化されていないビットについてのビット誤り率を最小にする。）例えば、左から１番目及び２番目のビットがシンボルの実部及び虚部の符号をそれぞれ決定し、３番目及び４番目のビットが実部及び虚部の絶対値をそれぞれ決定するという規則を使って、送信されるシンボルの平均電力が１であるようにスケーリングが行われるとき、ビットシーケンス１００１はシンボル−０．３１６２＋０．９４８７ｊにマッピングされる。受信装置における符号の決定は絶対値の決定より遥かに信頼できるので、始めの２つのビットは３番目及び４番目のビットより“信頼できる”。従って、インターリーブされたビット（図１のｙ0、ｙ1、ｙ2、…）は、４ビットの周期で信頼できる（“Ｒ”）位置及び信頼できない（“Ｕ”）位置にＲ−Ｒ−Ｕ−Ｕ−Ｒ−Ｒ−Ｕ−Ｕ−…のようにマッピングされる。３ビットが１つのシンボルにマッピングされる８−ＰＳＫの場合、信頼できる位置及び信頼できない位置へのマッピングは３ビットの周期を有する：Ｒ−Ｒ−Ｕ−Ｒ−Ｒ−Ｕ−…。同様に、６４−ＱＡＭの場合には６ビットが１つのシンボルにマッピングされるので：Ｒ−Ｒ−Ｍ−Ｍ−Ｕ−Ｕ−Ｒ−Ｒ−Ｍ−Ｍ−Ｕ−Ｕ−…、周期は６ビットであり、ここで“Ｍ”は“中間信頼度”位置即ち“Ｕ”よりは良いけれども“Ｒ”よりは悪い位置へのマッピングを意味する。
【００２１】
変調されたシンボルは、例えば無線チャネル等の通信リンクを介して受信装置へ送信され、受信装置で上記の操作に対応する操作が逆の順で実行される。始めに、通常は正の数がビット値０に対応し、負の数がビット値１に対応するように、受信されたシンボルは“ソフトビット”（図１のｙ0'、ｙ1'、ｙ2'、…）に復調される。推定の信頼度が高いほど、ソフトビットの絶対値は大きい。次に、ソフトビットは、送信に使われたものと同一のマトリックスを用いてデインターリーバ１２Ｂによりデインターリーブされるが、この時にはデータはデータが送信されたときと同じ順序で１コラムずつ書かれ、デインターリーブされたビット（図１のｘ0'、ｘ1'、ｘ2'、…）はマトリックスから１ローずつ読み出される。受信されたビットの最終値（ｄ0'、ｄ1'、ｄ2'、・・・）はＦＥＣ復号器１２ａで決定される。
【００２２】
１６ＱＡＭの場合、ＨＳＤＰＡパケットのための３ＧＰＰリリース'９９の第２インターリーバが使われるならば、ＦＥＣ符号化されているデータは６０ビットのクラスターをなして信頼できる位置及び信頼できない位置にマッピングされる。各ＨＳＤＰＡパケットは３スロットから成り、その各々が拡散因子１６を使用して１６０個のシンボルを含む。各１６−ＱＡＭシンボルは４ビットを包含するので、１ＨＳＤＰＡパケット中のビットの数（拡散符号あたり）は３×４×１６０＝１９２０である。この１９２０ビットは、３０コラムを有するインターリーバマトリックスの６４ローを正確に満たす。データ（図１のｙ0、ｙ1、ｙ2、・・・）が１コラムずつ読み出されるとき、前述したように前記データは信頼できる位置及び信頼できない位置にＲ−Ｒ−Ｕ−Ｕ−Ｒ−Ｒ−Ｕ−Ｕ−・・・のようにマッピング（インターリーブ）される。各コラムは４で割り切れる６４個の要素を有するので、インターリーバの上側の２つのロー（これらはＦＥＣ符号化されているデータストリームｘ0、ｘ1、ｘ2、・・・からの始めの６０ビットを含む）からのビットは全て信頼できる位置にマッピングされ、次の２つのロー（これらはＦＥＣ符号化されているデータストリームからの次の６０ビットを含む）からのビットは全て信頼できない位置にマッピングされ、以降同様である。この様に、ＦＥＣ符号化されているデータストリームのビットは６０ビットのクラスターをなして信頼できる位置及び信頼できない位置にマッピングされ、従ってインターリーブは信頼できないビットのバーストを生じさせる。これは、インターリーバが実行するべきこととは正反対であり、インターリーバはバーストとを生じさせるのではなくてバーストを除去しなければならない。インターリーバに起因するクラスター化の問題が図４に示されており、この図において、インターリーブが全く使用されないとき（グラフ４１）及び３ＧＰＰリリース'９９の第２インターリーバが使用されるとき（グラフ４２）の両方におけるＦＥＣ符号化されているデータストリーム（図１のｘ0、ｘ1、ｘ2、・・・）のビット位置の関数（グラフ４１及び４２）として、シミュレートされたビットエラー確率が示されている。前者の場合、Ｒ−Ｒ−Ｕ−Ｕ−・・・パターンは明らかであり、後者の場合は、ブロックインターリーバが１６ＱＡＭと組み合わされて使用されることに起因する６０ビットのクラスターの形成を明らかに示す。
【００２３】
１６ＱＡＭ以外の他の高次変調方式を使用するＨＳＤＰＡに同じクラスター化問題がある。８−ＰＳＫ変調では、各シンボルは３ビットを包含し、１つのＨＳＤＰＡパケット中のビット数は３×３×１６０＝１４４０（拡散因子１６を使用）であり、これは３０コラムのインターリーバマトリックスの４８個のローを正確に満たす。４８は３で割り切れ、また８−ＰＳＫでのビットの信頼度はＲ−Ｒ−Ｕ−Ｒ−Ｒ−Ｕ−・・・のパターンを有するので、インターリーバマトリックスのロー２，５，８，・・・中の全ビットが信頼できない位置にマッピングされる。この様に、ＦＥＣ符号化されているデータストリームのビットは３０ビットのクラスターをなして信頼できない位置にマッピングされる。同様に、６４−ＱＡＭ変調された各シンボルは６ビットを包含し、各ＨＳＤＰＡパケットは３×６×１６０＝２８８０ビットを包含し、これは９６個のローを有する３０コラムのインターリーバマトリックスを正確に満たす。９６は６で割り切れるので、６４−ＱＡＭ変調にもクラスター化問題が存在する。
【００２４】
本発明は、どのローのビット数も１６−ＱＡＭの場合には４で割り切れないように（８−ＰＳＫでは３で割り切れないように、６４−ＱＡＭでは６で割り切れないように、等々）インターリーバマトリックスを充填することによってクラスター化問題を解決する。ＨＳＤＰＡの場合、このことは、例えば、図２Ｂに示されているように３０コラムのインターリーバマトリックス２２の一隅の１５×４個の要素を空のままにしておくという非常に単純な方法で実行できることである。このことが実行されたとき、１９２０ビットの全部がマトリックスに収まらなければならないので、インターリーバマトリックス２２のロー数は１６−ＱＡＭ変調の場合には６４から６６に、（従来技術のインターリーバマトリックス２１と比べて）２だけ増える。この様に、ビット数は、１５個の（満杯の）コラムでは６６であり、１５個の（部分的に空の）コラムでは６２である。これらの数（６６又は６２）はいずれも４で割り切れないが、両方とも２で割り切れる。最初に読み出されたコラムからのビットは信頼できる位置及び信頼できない位置にＲ−Ｒ−Ｕ−Ｕ−・・・Ｕ−Ｕ−Ｒ−Ｒのようにマッピングされ、次のコラムからの要素はＵ−Ｕ−Ｒ−Ｒ−・・・Ｒ−Ｒ−Ｕ−Ｕのようにマッピングされ、以降同様である。この様に、各ローの半分のビットは信頼できる位置にマッピングされ、半分のビットは信頼できない位置にマッピングされ、クラスター化問題が回避される。
【００２５】
性能を最高にするためには、コラムが“賢明な”順序で読み出されることを、即ちクラスター化を生じさせないことを確実にするべきである。例えば、３０コラムのインターリーバマトリックスにおけるコラム間順列パターンが０，１５，１，１６，２，１７，・・・の順でコラムが読み出されるような順列パターンであれば、各ローの始めの１５個の要素は同じ信頼度の位置（“Ｒ”又は“Ｕ”）にマッピングされ、各ローの後の１５個の要素は逆の信頼度を有することになる。従って、１５ビットのクラスターが生じる。３ＧＰＰリリース'９９の第２インターリーバのコラム間順列パターンは、偶然に、この様なクラスター化を生じさせないという点で“賢明”であり、１６−ＱＡＭにおいてはＦＥＣ符号化されているデータストリームの後のせいぜい４個のビットが同じ信頼度の位置にマッピングされる。
【００２６】
図２Ｂのインターリーバ構造は１６−ＱＡＭ変調の場合に限定されるものではない。前述したように、３ＧＰＰリリース'９９の第２インターリーバは、前記インターリーバのローの数が１シンボルに含まれるビット数で割り切れるので、８−ＰＳＫ及び６４−ＱＡＭ変調の場合にもクラスター化問題を生じさせる原因となる。図２Ｂの部分的に充填される構造は、クラスター化問題を回避する。図２Ｂのインターリーバでは、どのコラム中のビットの数も、８−ＰＳＫ或いは６４−ＱＡＭ或いはその他のどんな基本的高次変調方式を有するＨＳＤＰＡの場合であっても、１シンボルに含まれるビットの数で割り切れない。この様な改良されたインターリーバマトリックスの使用は、ＱＰＳＫ変調の場合に利益を何らもたらさないが、性能の劣化も生じさせない。インターリーバマトリックスの右上隅の１５×４要素のブロックを空にすることは、クラスター化問題を避ける本発明による多数の方法のうちの１つに過ぎないことにも注意しなければならない。例えば、１５×２個の空の要素のブロック（これは、各コラム中の要素の数が、１６−ＱＡＭ変調を用いるＨＳＤＰＡの場合に奇数であることを意味する）を用いることもできる。
【００２７】
インターリーブされるデータパケット中のビットの数が、ロー数がシンボル中のビットの数で割り切れるような単純なブロックインターリーバマトリックスを前記パケットが満たすこととなるような数であるときに、即ちＨＳＤＰＡの場合のようにクラスター化問題が非常に顕著であるときに、図２Ｂに示されている部分的に充填されるブロックインターリーバの簡単な形が適している。マトリックスのどのコラム中のビットの数も変調シンボル中のビットの数で割り切れないことを確実にするというアイデアは、もっと一般的な場合にも使用可能であるが、その時には空の要素の数と場所とをデータパケットの各々の異なるサイズについて別々に決定しなければならない。
【００２８】
一般的な場合についての１つの可能な構造が図５に示されており、この図で陰の付いている部分は充填され、陰の付いていない部分は空の要素である。この例では、空の要素は、空の要素が右上隅にある図２Ｂの場合とは異なってマトリックスの右下隅（領域ＩＶ）にある要素である。
【００２９】
なお図５を参照する。一般に、インターリーバマトリックス５１のコラムの数ｎcが固定されていると仮定して、ローの数ｎrが“悪い”値を持たない、即ちｎrが例えば８−ＰＳＫ、１６−ＱＡＭ、または６４−ＱＡＭの場合に３、４、または６で割り切れず、且つ、パケットの全ビットがインターリーバマトリックスに収まるように、パケット中のビットの数Ｎに応じてローの数ｎrを選択する。次に、その値が“悪く”ならないように満たされているロー数（図５のｎfr）を選択する。次に、ビットが図５の領域Ｉ及びＩＩに収まるように満たされているコラム数ｎfcを選択する。なお、数個の“余分の”ビットを図５の領域ＩＩＩ内の１つのコラムにはめ込まなければならないこともあり得る。インターリーバは普通の方法によって、即ち１ローずつ充填されるが、図５の陰付き領域の外の要素は空のままとされる。出力は、通常どおりに、そして場合によっては順序を入れ替えて、１コラムずつ読み出される。この様に、どのコラム内の要素の数も（場合によっては領域ＩＩＩを含むコラムを除いて）“悪い”値を持たず、このことによりクラスター化問題が回避される。
【００３０】
本発明による部分的に充填されるインターリーバと、１６−ＱＡＭ変調に対するＡＷＧＮ（付加白色ガウシアンノイズ）チャネルでの３ＧＰＰリリース'９９の第２インターリーバとの比較が図６に示されており、ＨＳＤＰＡパケットのエラーレートとジオメトリーＧとのリンク・シミュレーション結果を示している。このジオメトリーは受信された自分のセルの電力と他のセルの干渉との比として定義される。ＨＳＤＰＡパケットの長さは３スロット（２ｍｓ）であり、レート１／２のターボ符号器がＦＥＣ符号化のために使われた。ＨＳＤＰＡ電力はセルの総電力の８０％（即ち、−１ｄＢ）であった。参照として、図６はインターリーバ無しでの性能を示している。ＡＷＧＮチャネルではインターリーブは不要であり、システムはインターリーバ無しで最善に働く。図６から、リリース'９９の第２インターリーバは、インターリーバを全く使用しないときと比べて性能を約０．３ｄＢ劣化させることが分かる。この性能劣化は、前述したようにクラスター化問題に起因する。部分的に充填されるインターリーバはリリース'９９インターリーバと比べて０．２ｄＢ以上の性能向上を与え、性能はインターリーブ無しで得られる性能に近い。
【００３１】
他のシミュレーション研究から、発明者らは、本発明による部分的に充填されるインターリーバの性能向上は移動局の速度が低いときに３ＧＰＰリリース'９９の“完全な”第２インターリーバと比べて０．２ｄＢより大きくなり得ることを確かめた。この部分的に充填されるインターリーバは１２０ｋｍ／ｈでもリリース'９９のインターリーバと比べてある程度の向上を有し、このことはマトリックスの“クリッピング”が実際のインターリーブ特性を全く劣化させないことを示す。
【００３２】
以上の記述においては、クラスター化問題を避けるためにインターリーバマトリックスは“部分的に充填される”けれども、本発明は、以上の記述によれば空の要素となるはずのものを“ダミービット”で満たすことも含む。
【００３３】
図７を参照すると、インターリーバマトリックス５１（図５）をパケットのビットで充填するときにインターリーバ１１ｂ（図１）により使用される手続きのフローチャートとして本発明が示されている。（それぞれのパケットについて実行されるのではなくて、１回だけ実行される）第１ステップ７１において、使用される変調方式に応じてシンボルあたりのビットの数ｎb/sが決定される。次のステップ７２において（このステップも、それぞれの要素について実行されるのではなくて１回だけ実行される）、インターリーバマトリックスのローの数ｎrがｎb/sで割り切れること（剰余無し）のないように（もし必要ならば）調整される。次のステップ７３で、１パケット中のビットの数ｎpが決定される（１回）。次に、各パケットについて、次のステップ７４として、或る数ｎfrのローを完全に充填し（ｎc個のビットで。このｎcはインターリーバマトリックスの与えられたコラム数である）、或る数ｎpr＝ｎr−ｎfrのローを部分的に充填し、（ｎfrもｎb/sで割り切れない）、またｎfc個の充填されたコラムとｎfr個の充填されたローと、場合によってはｎrとｎfrとの中間の数のビットで充填された１つのコラムとを提供するようにマトリックスを充填することによって、インターリーバマトリックスを（図１のインターリーバ出力ｙ0、ｙ1、・・・を提供する前にインターリーバにより）ｎp個のビットで充填する。
【００３４】
本発明は、上記と同一の或る手続きをも包含するものであるが、この手続きでは、上記のようにインターリーバマトリックスから１コラムずつビットを引き出す代わりに１ローずつビットを引き出すようにインターリーバが動作する場合、インターリーバマトリックス５１のローの充填がコラムの充填に置き換えられることが理解されるべきである。また、空の要素の途切れていない領域（図５の領域ＩＶなど）を残すようにインターリーバマトリックスを充填するのではなくて、その代わりに部分的に充填されたコラムを散在させ、或いは部分的に充填されたローを散在させることを本発明が含むことも理解されるべきである。更に、始めにコラムの数を増やし、次に、マトリックスが１パケット中の全ビットを収容するのに充分な大きさをなお有するようにロー数をｎb/sで割り切れない数まで減らすことも含む。
【００３５】
本発明は、通信システムの物理層の実施態様の一部分であって、変調の前のインターリービング及び復調後のデインターリービングを処理するハードウェアで３ＧＰＰ技術仕様リリース'９９の第２インターリーバと同様に実施されるべきである。
【００３６】
発明の範囲
上記構成は本発明の原理の適用を説明するものであるに過ぎないことが理解されなければならない。本発明の範囲から逸脱せずに多数の修正及び代替構成が当業者により考案されるであろう。添付されている請求項はその様な修正及び構成を含むように意図されたものである。
【図面の簡単な説明】
【００３７】
【図１】順方向エラー訂正及びインターリーブを伴うデジタル通信システムの単純化されたブロック図である。
【図２Ａ】３０コラムを有する従来技術のブロックインターリーバマトリックスである。
【図２Ｂ】本発明による、ＨＳＤＰＡのための部分充填されるブロックインターリーバである。
【図３】１６−ＱＡＭコンステレーションの描写である。
【図４】インターリーバが使用されないとき及び３０コラム・ブロックインターリーバが使用されるときのＦＥＣ符号化されたビットのエラーレートをビット位置の関数として示すグラフのセットである。
【図５】本発明により充填された一般的インターリーバマトリックスである。
【図６】３ＧＰＰリリース'９９の第２インターリーバを使用したとき（塗りつぶされた円、実線）、本発明による部分充填インターリーバを使用したとき（塗りつぶされた三角形、実線）、及びインターリーバを全く使用しないとき（中抜きの正方形、破線）のジオメトリーＧの関数としてのＡＷＧＮチャネルにおける１６−ＱＡＭ変調でのＨＳＤＰＡパケットのブロック・エラーレートのグラフである。
【図７】本発明により、ブロックインターリーバがインターリーバマトリックスをどのように充填するかを示す流れ図である。
【図１】
2005508595.tif 000003
【図２Ｂ】
2005508595.tif 000004
【図４】
2005508595.tif 000005
【図６】
2005508595.tif 000006
【図７】
2005508595.tif 000007
【国際公開パンフレット】
2005508595.tif 000008
2005508595.tif 000009
2005508595.tif 000010
2005508595.tif 000011
2005508595.tif 000012
2005508595.tif 000013
2005508595.tif 000014
2005508595.tif 000015
2005508595.tif 000016
2005508595.tif 000017
2005508595.tif 000018
2005508595.tif 000019
2005508595.tif 000020
2005508595.tif 000021
2005508595.tif 000022
2005508595.tif 000023
2005508595.tif 000024
2005508595.tif 000025
2005508595.tif 000026
2005508595.tif 000027
2005508595.tif 000028
2005508595.tif 000029
2005508595.tif 000030
2005508595.tif 000031
2005508595.tif 000032
2005508595.tif 000033
2005508595.tif 000034
2005508595.tif 000035
【国際調査報告】
2005508595.tif 000036