(57)【要約】  【要約】  本発明は、二重拡散型電界効果トランジスタ及びその製造方法を提供する。二重拡散型電界効果トランジスタの製造方法は、初めに、第１の伝導性タイプを有する基板（３００）を準備する。次に、第１の伝導性タイプを有する１種類以上のドーパントを、基板が不均一なドーピングプロファイルを有するように基板の表面に注入する。基板上に第１の伝導性タイプを有するエピタキシャル層（３０４）を形成し、エピタキシャル層内に、第２の伝導性タイプを有する１つ以上のｐボディ領域（３１６）を形成する。ボディ領域内に第１の伝導性タイプを有する複数のソース領域（３４０）を形成する。最後に、１つ以上のボディ領域に隣接したゲート領域を形成する。
2005509270.tif 000002
【特許請求の範囲】
【請求項１】
第１の伝導性タイプを有する基板を準備する工程と、
上記第１の伝導性タイプを有する１種類以上のドーパントを、上記基板が不均一なドーピングプロファイルを有するように上記基板の表面に注入する工程と、
上記基板上に上記第１の伝導性タイプを有するエピタキシャル層を形成する工程と、
上記エピタキシャル層内に、第２の伝導性タイプを有する１つ以上のボディ領域を形成する工程と、
上記ボディ領域内に上記第１の伝導性タイプを有する複数のソース領域を形成する工程と、
上記１つ以上のボディ領域に隣接したゲート領域を形成する工程とを有する二重拡散型電界効果トランジスタの製造方法。
【請求項２】
上記ゲート領域を形成する工程は、
上記エピタキシャル層内に複数のトレンチを形成する工程と、
上記トレンチを覆う第１の絶縁層を形成する工程と、
上記トレンチ内にポリシリコン導電体を形成し、上記第１の絶縁層上に配置する工程とを有することを特徴とする請求項１記載の二重拡散型電界効果トランジスタの製造方法。
【請求項３】
上記１種類以上のドーパントは、イオン注入によって上記基板に注入されることを特徴とする請求項１記載の二重拡散型電界効果トランジスタの製造方法。
【請求項４】
上記１種類以上のドーパントは、ヒ素、アンチモン及びリンからなるグループより選択されることを特徴とする請求項１記載の二重拡散型電界効果トランジスタの製造方法。
【請求項５】
上記基板は、上記１種類以上のドーパントを注入される前は、ほぼ均一なドーピングプロファイルを有することを特徴とする請求項１記載の二重拡散型電界効果トランジスタの製造方法。
【請求項６】
上記ボディ領域を形成する工程は、上記エピタキシャル層上にパターンを有するマスク層を形成し、ドーパントを上記エピタキシャル層に打ち込んで拡散する工程を有することを特徴とする請求項１記載の二重拡散型電界効果トランジスタの製造方法。
【請求項７】
上記トレンチを形成する工程は、上記エピタキシャル層上にパターンを有するマスク層を形成し、上記マスク層を介して上記トレンチをエッチングする工程を有することを特徴とする請求項２記載の二重拡散型電界効果トランジスタの製造方法。
【請求項８】
上記ソース領域を形成する工程は、パターンを有するマスク層を形成し、ドーパントを上記ボディ領域に打ち込んでて拡散する工程を有することを特徴とする請求項１記載の二重拡散型電界効果トランジスタの製造方法。
【請求項９】
上記ボディ領域とは反対の上記基板の表面上に電極層を形成する工程を更に有する請求項１記載の二重拡散型電界効果トランジスタの製造方法。
【請求項１０】
請求項１記載の二重拡散型電界効果トランジスタの製造方法に従って製造された二重拡散型電界効果トランジスタ。
【請求項１１】
請求項２記載の二重拡散型電界効果トランジスタの製造方法に従って製造された二重拡散型電界効果トランジスタ。
【請求項１２】
第１の伝導性タイプを有する基板と、
上記基板のドーピングプロファイルが、上記基板の表面から所定の深さで最大となり、上記所定の深さからさらに深くなるに従って小さくなるように、上記基板に注入される上記第１の伝導性タイプを有する１種類以上のドーパントと、
上記基板の上記表面層上に位置する上記第１の伝導性タイプを有するエピタキシャル層と、
上記エピタキシャル層内に配置された第２の伝導性タイプを有する１つ以上のボディ領域と、
上記ボディ領域内に位置する上記第１の伝導性タイプを有する複数のソース領域と、
上記１つ以上のボディ領域に隣接したゲート領域とを備える二重拡散型電界効果トランジスタ。
【請求項１３】
上記ゲート領域は、
上記エピタキシャル層内に位置する複数のトレンチと、
上記トレンチを覆う第１の絶縁層と、
上記トレンチ内に位置し、第１の絶縁層上に配置されたポリシリコン導電体とを備えることを特徴とする請求項１２記載の二重拡散型電界効果トランジスタ。
【請求項１４】
上記１種類以上のドーパントは、イオン注入によって上記基板に注入されることを特徴とする請求項１２記載の二重拡散型電界効果トランジスタ。
【請求項１５】
上記１種類以上のドーパントは、ヒ素、アンチモン及びリンからなるグループより選択されることを特徴とする請求項１２記載の二重拡散型電界効果トランジスタ。
【請求項１６】
上記基板は、上記１種類以上のドーパントを注入される前は、ほぼ均一なドーピングプロファイルを有することを特徴とする請求項１２記載の二重拡散型電界効果トランジスタ。
【請求項１７】
上記ボディ領域とは反対の上記基板の表面上に配置された電極層を更に備えること請求項１２記載の二重拡散型電界効果トランジスタ。
【請求項１８】
請求項１記載の二重拡散型電界効果トランジスタの製造方法に従って製造された二重拡散型電界効果トランジスタ。
【請求項１９】
請求項２記載の二重拡散型電界効果トランジスタの製造方法に従って製造された二重拡散型電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に半導体ウェーハプロセスに関し、特に二重拡散型電界効果トランジスタを製造する方法に関する。
【背景技術】
【０００２】
パワー金属酸化膜半導体電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor：以下、ＭＯＳＦＥＴという。）はよく知られており、自動車の電子機器、携帯電子機器、電源及び電気通信機器など多くの用途において用いられている。パワーＭＯＳＦＥＴの重要な電気的特性の１つとして、キャリアがソース端子からドレイン端子に流れるときにキャリアによって生じる全抵抗値（total resistance）として定義されるオン抵抗値（ＲＤＳＯＮ）がある。より小さいパッケージでより多くの電流を流すことができるパワーＭＯＳＦＥＴを製造者が製造することを可能にするためには、パワーＭＯＳＦＥＴが、オン抵抗値を減らすようなＭＯＳＦＥＴ構造を有することが望ましい。
【０００３】
図１は、二重拡散型電界効果トランジスタと称される従来のｎチャネルパワーＭＯＳＦＥＴの構成を示す簡略断面図である。ｎ型エピタキシャルシリコン層１は、ｎ＋型基板２上に形成されている。ｐボディ領域３Ａ及びｐ＋ボディ領域３Ｂは、上部表面４からｎ型エピタキシャルシリコン層１内に形成されている。二重拡散型電界効果トランジスタをオン状態（すなわち導通状態）にするために、正電位をゲート６にかける。ゲート６に正電位をかけることにより、いわゆるチャネル領域がゲート６の下のｐボディ領域３Ａの表面領域に形成され、いわゆる電荷蓄積領域（accumulation region）が、ゲート６の真下のｎ型エピタキシャルシリコン領域１Ａの表面領域に形成される。そして、矢印によって概略的に示すように、電子がｎ＋型ソース領域５からｐボディ領域３Ａのチャネル領域、ｎ型エピタキシャルシリコン領域１Ａの電荷蓄積領域を通り、ｎ型エピタキシャルシリコン領域１Ａ、ｎ＋型基板２を通って下方へ向かって流れ、ドレイン電極７に到達する。ゲート６が正電位を有していない場合にはチャネルが形成されず、ｎ＋型ソース領域５からドレイン電極７への電子の流れも起こらない。したがって、二重拡散電界効果トランジスタはオフ状態（すなわち遮断状態）である。
【０００４】
図２は、二重拡散型電界効果トランジスタの他の種類であるトレンチ電界効果トランジスタの構成を示す簡略断面図である。図１及び図２において、同一の構成要素には同一の番号を用いて示す。ｎ型エピタキシャルシリコン層１は、ｎ＋型基板２上に形成されている。ｐボディ領域３Ａ、ｐ＋ボディ領域３Ｂ及びｎ＋型ソース領域５は、プレーナ型電界効果トランジスタにおけるボディ領域及びソース領域と同様の方法で、拡散を２回行うことにより形成されている。トレンチ電界効果トランジスタの場合、トレンチは上部表面４からｎ型エピタキシャルシリコン層１内にエッチングされる。次に、ゲート酸化層８をトレンチの内壁及び底部に成長させる。そして、ポリシリコン又はこれに代わる適切な物質をトレンチ内のゲート酸化層８に堆積させて、ゲート９を形成する。トレンチ電界効果トランジスタについてのより詳しい説明は、米国特許第５０７２２６６号明細書「電界シェイピングボディプロファイル及び三次元構造を有するトレンチ二重拡散型金属酸化膜半導体電界効果パワートランジスタ（Trench DMOS Power Transistor With Field-Shaping Body Profile ANd THree-Deminsional Geometry）」に記載されている。この明細書は参照することにより、本出願に援用される。
【０００５】
トレンチ電界効果トランジスタをオン状態にするために、ゲート９に正電位をかける。ゲート９に正電位をかけることにより、チャネル領域がｐボディ領域３Ａのトレンチの側壁の一部を形成する部分に形成され、電荷蓄積領域が、ｎ型エピタキシャルシリコン領域１Ａのトレンチの側壁の一部を形成する部分に形成される。そして、矢印によって示すように、電子がｎ＋型ソース領域５からｐボディ領域３Ａのチャネル領域、電荷蓄積領域及びｎ型エピタキシャルシリコン領域１Ａの電荷蓄積領域以外の領域、及びｎ＋型基板２を通って下方へ向かって流れ、ドレイン電極７に到達する。ゲート９が正電位をかけられていない場合はチャネルは形成されず、ｎ＋型ソース領域５からドレイン電極７への電子の流れも起こらない。したがって、トレンチ電界効果トランジスタはオフ状態である。
【０００６】
このようなトランジスタがオン状態であるとき、ソースードレイン間の抵抗値ＲＤＳＯＮが低いことが好ましい。図１に示すように、プレーナ型電界効果トランジスタの抵抗値ＲＤＳＯＮは、チャネルを通る抵抗値ＲＣＨ、電荷蓄積領域の側部を通る抵抗値ＲＡＣＣ、隣接する２つのＰボディ領域に挟まれたｎ型エピタキシャルシリコン領域１Ａの一部を垂直に通る抵抗値ＲＪＦＥＴ、ｎ型エピタキシャルシリコン領域１Ａのそれ以外の部分からｎ＋型基板２までを垂直に通る抵抗値ＲＤＲＩＦＴ、及びｎ＋型基板２からドレイン電極７までを垂直に通る抵抗値ＲＳＵＢの合計である。図２に示すように、トレンチ電界効果トランジスタの抵抗値ＲＤＳＯＮは、チャネルを垂直に通る抵抗値ＲＣＨ、電荷蓄積領域を垂直に通る抵抗値ＲＡＣＣ、ｎ型エピタキシャルシリコン領域１Ａの電荷蓄積領域以外の部分を垂直に通る抵抗値ＲＤＲＩＦＴ、及びｎ＋型基板２からドレイン電極７までを垂直に通る抵抗値ＲＳＵＢの合計である。トレンチ電界効果トランジスタにおいては抵抗値ＲＪＦＥＴが存在しない。シリコンの導電率は不純物濃度が増えると増加するため、ｎ型エピタキシャルシリコン層１は抵抗値ＲＤＲＩＦＴを下げるため比較的高濃度にドープされ、その結果、抵抗値ＲＤＳＯＮが小さくなる。
【０００７】
また、このようなトランジスタは、高電圧で動作することができる高電力デバイス（high power devices）として機能するように、降伏電圧が高いことが好ましい。当業者に周知であるように、降伏電圧は、ｎ型エピタキシャルシリコン領域１Ａの不純物濃度を下げ、ｎ型エピタキシャルシリコン領域１Ａの厚みを厚くすることによって高くなる。オン抵抗の大きさと降伏電圧の高さは不純物濃度に関しては同じ方向に変化するため、二重拡散型電界効果トランジスタのオン抵抗値をｎ型エピタキシャルシリコン領域１Ａの不純物濃度を増加させることによって低減すると、トランジスタの降伏電圧が不本意にも減少してしまう。
【０００８】
米国特許第６０８４２６８号明細書には、ｎ型エピタキシャルシリコン領域１Ａに局地的にドーピングされた領域を設けることでオン抵抗値を小さくしたパワーＭＯＳＦＥＴが開示されている。局地的にドーピングされた領域は、ｎ型エピタキシャルシリコン領域１Ａと同様の伝導性タイプを有するが、より高濃度にドーピングされているため、トランジスタのチャネル領域とドレイン領域間の直列の抵抗が小さくなる。また、局地的にドーピングされた領域は、同時に起こる降伏電圧の低減を最小限にとどめるために、ｐ＋ボディ領域３Ｂから離れて存在するように範囲が限定されている。この技術における１つの問題点は、局地的にドーピングされた領域を形成するために、更なるマスキング工程と高エネルギイオン注入技術を要することである。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、トランジスタの降伏電圧に悪影響を与えることなく比較的簡単な方法で製造することが可能な、オン抵抗値が低減された二重拡散型電界効果トランジスタを提供することが望まれている。
【課題を解決するための手段】
【００１０】
本発明は、二重拡散型電界効果トランジスタ及びその製造方法を提供する。本発明に係る二重拡散型電界効果トランジスタの製造方法は、初めに、第１の伝導性タイプを有する基板を準備する。次に、第１の伝導性タイプを有する１種類以上のドーパントを、基板が不均一なドーピングプロファイルを有するように基板の表面に注入する。基板上に第１の伝導性タイプを有するエピタキシャル層を形成し、エピタキシャル層内に、第２の伝導性タイプを有する１つ以上のボディ領域を形成する。ボディ領域内に第１の伝導性タイプを有する複数のソース領域を形成する。最後に、１つ以上のボディ領域に隣接したゲート領域を形成する。
【００１１】
本発明の一具体例においては、ゲート領域は、エピタキシャル層内に複数のトレンチを形成し、第１の絶縁層でトレンチを覆うことによって形成される。ポリシリコン導電体がトレンチ内に形成され、第１の絶縁層上に配置される。
【００１２】
本発明の一具体例においては、１種類以上のドーパントは、イオン注入によって基板に注入される。
【００１３】
本発明の一具体例においては、１種類以上のドーパントは、ヒ素、アンチモン及びリンからなるグループより選択される。
【００１４】
本発明の一具体例においては、基板は、１種類以上のドーパントを注入される前は、ほぼ均一なドーピングプロファイルを有する。
【００１５】
本発明の一具体例において、本発明に係る二重拡散型電界効果トランジスタは、第１の伝導性タイプを有する基板を備える。第１の伝導性タイプを有する１種類以上のドーパントが、不均一なドーピングプロファイルを基板が有するように基板の表面に注入される。
不均一なドーピングプロファイルは、基板の表面から所定の深さで最大となる不純物濃度を有する。不純物濃度は、所定の深さからさらに深くなるに従って小さくなる。基板の表面層上に第１の伝導性タイプを有するエピタキシャル層が配置される。エピタキシャル層内に配置された第２の伝導性タイプを有する１つ以上のボディ領域が配置される。第１の伝導性タイプを有する複数のソース領域が、ボディ領域内に配置される。ゲート領域が、１つ以上のボディ領域に隣接して配置される。
【発明を実施するための最良の形態】
【００１６】
図３は、本発明に係るトレンチ電界効果トランジスタの具体的構成を示す断面図である。この具体例に示す構造において、ｎ型にドープされたｎ型エピタキシャル層３０４（n-doped epitaxial layer）をｎ＋型基板３００上に成長させる。より詳しくは後述するが、ｎ＋型基板３００の表面領域は、その内部よりも不純物濃度が高い。ｎ型エピタキシャル層３０４の内部には、逆の伝導性を有するｐボディ領域３１６が形成されている。ｐボディ領域３１６の大部分を覆うｎ＋型にドープされたｎ＋型領域３４０は、ソース領域として機能する。長方形のトレンチ３２４は、ｎ型エピタキシャル層３０４内に形成されている。トレンチ３２４はこの構造の上部表面に向かって開口しており、トランジスタセルの周囲を画定している。ゲート酸化層３３０は、トレンチ３２４の内壁に沿って形成されている。トレンチ３２４には、導電性を有するようにドープされたポリシリコン、すなわち多結晶シリコンが埋め込まれている。ドレイン電極が半導体ｎ＋型基板３００の底部に接続され、ソース電極が２つのソース領域３４０及びｐボディ領域３１６に接続されており、ゲート電極がトレンチ３２４に埋め込まれたポリシリコンに接続されている。
【００１７】
二重拡散型電界効果トランジスタの降伏電圧は、主に、ｎ型エピタキシャル層３０４のデバイスの表面に近い部分のドーピング濃度によって決まる。特に、降伏電圧はｎ型エピタキシャル層３０４のｐボディ領域３１６に隣接する部分のドーピング濃度によって決まる。すなわち、ｎ型エピタキシャル層３０４のｎ＋型基板３００に近い部分におけるドーピング濃度の変化は、降伏電圧に大きな影響を与えることはない。そのため、原則として、ｎ型エピタキシャル層３０４のｎ＋型基板３００に近いドーピング濃度を高めることによって、降伏電圧を過度に低減させることなくデバイスのオン抵抗値を低減させることができる。すなわち、ｎ型エピタキシャル層３０４は、ｎ型エピタキシャル層３０４内の深さが増すとともにドーピング濃度が増加するように蒸着プロセスを行う、先細りのドーピングプロファイル（tapered doping profile）を有することができる。このような先細りのドーピングプロファイルを有する二重拡散型電界効果トランジスタはよく知られている。しかしながら、先細りのドーピングプロファイルの１つの問題点は、比較的複雑なエピタキシャル蒸着プロセスを要することである。
【００１８】
本発明によると、ｎ＋型基板３００上に層を成長させる前に、１種類以上のドーパントをｎ＋型基板３００の表面に注入する。ドーパントは、イオン注入によって注入することができる。この工程によって、ｎ＋型基板３００の表面では濃度が一番高くなり、基板内の深さが深くなるほど濃度が低くなるように変化するドーピング濃度プロファイルを有する基板を形成する。商業上入手可能な基板の抵抗値は、通常０．００５Ωｃｍの低さに相当する、約１×１０１９／ｃｍ３までの濃度の均一なドーピングプロファイルを有する点に注意されたい。
【００１９】
ｎ＋型基板３００上にｎ型エピタキシャル層３０４を形成している間及びそれに続く高温処理（high temperature processing）の間、ｎ＋型基板３００に打ち込んだ更なるドーパントがｎ型エピタキシャル層３０４に拡散するいわゆるアップドーピング（up-doping）が起こる。ドーパントは、ｎ＋型基板３００からｎ型エピタキシャル層３０４に注入されるため、ドーパントは主にｎ＋型基板３００に近いｎ型エピタキシャル層３０４の不純物濃度には影響を与えるが、ｎ型エピタキシャル層３０４の表面近傍の不純物濃度にはほとんど影響を与えない。その結果得られたデバイスのオン抵抗は、降伏電圧をそれと比例して低下させることなく、低くなる。更に、ｎ型エピタキシャル層３０４に拡散された更なるドーパントによって、また、より高濃度にドープされるためｎ型エピタキシャル層３０４の厚みを薄くすることができるために、ｎ型エピタキシャル層３０４に印加する電圧と同じ値を維持したまま、オン抵抗値は低減される。
【００２０】
図示する目的のために、以下に述べる基板は図３に示すｎ＋型基板３００と仮定する。したがって、使用する代表的なドーパントは、ヒ素、アンチモン、リン、又はそれらの組合せである。図４はｎ＋型基板３００のドーパントプロファイルを示す図であり、横軸は原点がｎ＋型基板３００の表面として定義される基板の深さを示す。曲線４００は、均一にドープされた基板である元の基板のドーパントプロファイルを示す。曲線４１０は、ｎ＋型基板３００にヒ素又はアンチモンが打ち込まれた後のドーパントプロファイルを示す。曲線４２０は、リンがｎ＋型基板３００に打ち込まれた後のドーパントプロファイルを示す。
【００２１】
図５は、ｎ＋型基板３００上にトランジスタにおける様々な層が形成された後に得られるドーピングプロファイルを示す図である。曲線５００は均一にドープされた基板上に形成される従来のデバイスのドーパントプロファイルを示す。曲線５１０は、ヒ素又はアンチモンが打ち込まれた基板上に形成されたデバイスのドーパントプロファイルを示し、曲線５２０はリンが打ち込まれた基板上に形成されたデバイスのドーパントプロファイルを示す。図５に示すように、ドーパントがｎ＋型基板３００からｎ型エピタキシャル層３０４に拡散し、基板とエピタキシャル層の界面からの距離が増加すると不純物濃度は低くなる。曲線５１０と曲線５２０の差は、異なる種類のドーパントの異なる拡散係数に起因する。すなわち、リンの拡散係数はヒ素又はアンチモンの拡散係数より大きい。なお、図５に示すドーパントプロファイルは、蒸着する前のエピタキシャル層に最初から存在するドーパントを含んでいる。
【００２２】
本発明の具体例においては、２種類以上のドーパントをｎ＋型基板３００に注入することが望ましい。例えば、リンのように比較的速く拡散する種類を、ヒ素又はアンチモンのような比較的ゆっくり拡散する物質と一緒に注入することができる。これによって、２種類のドーパントプロファイルの合計が、ｎ型エピタキシャル層３０４のドーパントプロファイルとなる。それぞれの種類のドーパントを同じドーズ量打ち込むと、ドーパントプロファイルは、速く拡散する種類のドーパントがｎ型エピタキシャル層３０４の表面近傍では低濃度となり、エピタキシャル層と基板の界面近傍では高濃度となる。２種類のドーパントプロファイルを組み合わせることにより、デバイスのオン抵抗値は低減される。
【００２３】
当業者には明らかであるが、降伏電圧を著しく低下させることなくオン抵抗値が低減されたデバイスを製造するためには、ｎ＋型基板３００に注入すべきドーパントの最適量を決定する多数のパラメータが存在する。これらのパラメータには、注入される特定のドーパントの種類、元の基板に存在するドーパント量、拡散に要する時間及び拡散温度が含まれる。所定のデバイスに対して、パラメータの最適化は経験に基づき、あるいは様々なモデリング技術（modeling techniques）によって達成することができる。ｎ＋型基板３００に１種類のドーパントのみ注入する場合、ドーパントは、拡散係数、固溶度、エピタキシャル層の蒸着中の蒸気圧、更に蒸着ガス、温度、圧力及び使用される特定の反応等のエピタキシャル層の蒸着のパラメータに基づいて選択される。
【００２４】
図３に示す、本発明に係るトレンチ電界効果トランジスタは、従来のいかなるプロセス技術を用いても製造することができる。以下では、代表的な製造工程の一具体例を説明するが、本発明に基づくデバイスの製造は、具体例として説明する以下の製造方法に限定されるものではない。
【００２５】
図６（ａ）〜図６（ｃ）は、図３に示すトレンチ電界効果トランジスタを製造するための一連の具体的な工程を説明する図である。図６（ａ）に示すように、ｎ型にドープされたｎ型エピタキシャル層６０４を、ｎ＋型にドープされたｎ＋型基板６００上に成長させる。ｎ型エピタキシャル層６０４を形成する前に、ｎ＋型基板６００に上述したような方法で１種類以上のドーパントを打ち込む。ｎ型エピタキシャル層６０４は、３０Ｖデバイス（a 30V device）の場合、通常、５．５μの厚みに形成する。次に、ｐボディ領域６１６が打込み及び拡散工程において形成される。ｐボディ領域６１６の打込みはｎ＋型基板６００全体に亘って均一に行われるため、マスクは不要である。ｐボディ領域６１６は、４０〜６０ＫｅＶで、ドーズ量を約５．５×１０１３／ｃｍ３として、ホウ素を打ち込む。
【００２６】
図６（ｂ）に示すように、ｐボディ領域６１６の表面を酸化層で覆いマスク層を形成し、このマスク層を従来と同様の手法で露出及びパターン化し、マスク部６２０のみを残す。マスク部６２０は、トレンチの位置を画定するために用いられる。トレンチ６２４を、マスク部６２０の開口部を介して反応性イオンエッチングによって通常１．５〜２．５μの深さにドライエッチングする。
【００２７】
図６（ｃ）に示すように、それぞれのトレンチの側壁を平坦化する。最初に、ケミカルドライエッチング（dry chemical etch）により、トレンチの側壁から酸化層の薄膜（通常約５００〜１，０００Å）を取り除き、これにより、反応性イオンエッチングプロセスによって生じる損傷（damage）を除去する。次に、犠牲二酸化シリコン層６５０（sacrificial silicon dioxide layer）をトレンチ６２４及びマスク部６２０上に成長させる。緩衝酸化層エッチング（buffer oxide etch）又はＨＦエッチング（HF etch）によって、犠牲二酸化シリコン層６５０及びマスク部６２０を除去し、得られるトレンチ６２４の側壁をできる限り平坦にする。
【００２８】
次に、図６（ｄ）に示すように、構造体全体にゲート酸化層６３０を成長又は蒸着させ、このゲート酸化層６３０がトレンチの壁及びｐボディ領域６１６の表面を覆う。ゲート酸化層６３０は、通常５００〜８００Åの厚みに形成される。次に、トレンチ６２４内にポリシリコン６５２、例えば多結晶シリコンを埋め込む。この蒸着の後に、ポリシリコン６５２は、通常、三塩化ホスホリル（phosphorous oxychloride：ＰＯＣｌ３）を用いたリンでドーピングされるか、又はヒ素又はリンを打ち込み、これにより、ポリシリコン６５２のシート抵抗（sheet resistance）を通常２０Ω／ｍ以下の範囲に低減する。
【００２９】
図６（ｅ）に示すように、ポリシリコン層６５２をエッチングしてこの厚みを最適化し、ｐボディ領域６１６の表面に亘って形成されているゲート酸化層６３０の一部を露出させる。次に、フォトレジストマスキングプロセスを用いて、パターンを有するマスク層６６０を形成する。パターンを有するマスク層６６０は、ソース領域６４０を画定する。次に、打込み及び拡散プロセスによって、ソース領域６４０を形成する。例えば、このソース領域６４０には、８０ＫｅＶで、ドーズ量を通常８×１０１５／ｃｍ２〜１．２×１０１６／ｃｍ２として、ヒ素を打ち込む。打込みが行われた後、ヒ素が約０．５μの深さに拡散する。最後に、マスク層６６０が従来と同様の手法を用いて除去され、図６（ｆ）に示す構造が完成する。
【００３０】
トレンチ電界効果トランジスタは、従来と同様の方法で、この構造上にＢＰＳＧ領域を形成及びパターン化し、ソース及びゲートコンタクトを画定することにより完成する。次に、金属層（layer of metal）を蒸着及び画定し、ソース及びゲート電極を形成する。必要に応じてパッシベーション層（layer of passivation）を蒸着し、ソース及びゲートパッドにアクセスすることができるように、その内部に開口部を形成することもできる。更に、ｎ型基板６００の底面には、ドレインコンタクト層（drain contact layer）が形成される。
【００３１】
以上、様々な具体例を詳細に図示し、説明したが、上述の説明から、本発明に基づくこ
れらの具体例を修正及び変更することができ、このような修正及び変更は、添付の請求の
範囲に基づく本発明の主旨及び範囲から逸脱するものではない。例えば、本発明の製造方法に基づいて、ここで述べた具体例とはそれぞれの半導体領域の伝導性が逆の二重拡散型トレンチ電界効果トランジスタを製造することもできる。更に、本発明はトレンチ電界効果トランジスタに関するものとして説明してきたが、例えば図１に示すような他の形状の二重拡散電界効果トランジスタにも同様に適用することができる。
【図面の簡単な説明】
【００３２】
【図１】従来のプレーナ型二重拡散型電界効果トランジスタの構成を示す簡略断面図である。
【図２】トレンチ型二重拡散型電界効果トランジスタの構成を示す簡略断面図である。
【図３】本発明に係るトレンチ型二重拡散型電界効果トランジスタの具体的構成を示す断面図である。
【図４】図３に示すトレンチ型二重拡散型電界効果トランジスタを形成する基板のドーパントプロファイルを示す図である。
【図５】トランジスタ形成後の図３に示すトレンチ型二重拡散型電界効果トランジスタのエピタキシャル層を有するドーピングプロファイルを示す図である。
【図６ａ】図３に示すトレンチ型二重拡散型電界効果トランジスタの具体的な製造工程を説明する図である。
【図６ｂ】図３に示すトレンチ型二重拡散型電界効果トランジスタの具体的な製造工程を説明する図である。
【図６ｃ】図３に示すトレンチ型二重拡散型電界効果トランジスタの具体的な製造工程を説明する図である。
【図６ｄ】図３に示すトレンチ型二重拡散型電界効果トランジスタの具体的な製造工程を説明する図である。
【図６ｅ】図３に示すトレンチ型二重拡散型電界効果トランジスタの具体的な製造工程を説明する図である。
【図６ｆ】図３に示すトレンチ型二重拡散型電界効果トランジスタの具体的な製造工程を説明する図である。
【図１】
2005509270.tif 000003
【図２】
2005509270.tif 000004
【図３】
2005509270.tif 000005
【図４】
2005509270.tif 000006
【図５】
2005509270.tif 000007
【図６ａ】
2005509270.tif 000008
【図６ｂ】
2005509270.tif 000009
【図６ｃ】
2005509270.tif 000010
【図６ｄ】
2005509270.tif 000011
【図６ｅ】
2005509270.tif 000012
【図６ｆ】
2005509270.tif 000013
【国際調査報告】
2005509270.tif 000014
2005509270.tif 000015