(57)【要約】【課題】  処理中に電子デバイスのアクティブ分子層の元の状態を保持する分子電子デバイスを形成するプロセスが記載される。【解決手段】  一態様では、下側ワイヤ層と上側ワイヤ層との間に配置される分子層を有する分子電子デバイスを形成する方法を提供する。本発明の方法によれば、保護層が配設され、それにより上側ワイヤ層のパターニング中に分子層が劣化するのを防ぐ。この製造プロセスから形成される分子電子デバイス構造およびメモリシステムが記載される。
2005509266.tif 000002
【特許請求の範囲】
【請求項１】
下側ワイヤ層と上側ワイヤ層との間に分子層が配置される分子電子デバイスを形成する方法であって、前記分子層が上側ワイヤ層のパターニング中に劣化するのを防ぐために、保護層を入れることを含む方法。
【請求項２】
前記保護層の選択された領域を、電気導体から絶縁体に、または絶縁体から電気導体に変換することをさらに含む請求項１に記載の方法。
【請求項３】
前記分子電子デバイスを包囲する分離保護領域が、電気導体から絶縁体に変換される請求項２に記載の方法。
【請求項４】
前記保護層は金属層であり、前記分離保護層は酸化によって絶縁体に変換される請求項３に記載の方法。
【請求項５】
前記上側ワイヤ層と前記下側ワイヤ層との間に配置されるデバイス保護領域が、絶縁体から電気導体に変換される請求項２に記載の方法。
【請求項６】
前記デバイス保護領域は、前記デバイス保護領域に電圧を印加することにより電気導体に変換される請求項５に記載の方法。
【請求項７】
前記保護層はアンチヒューズ構造を有する請求項６に記載の方法。
【請求項８】
前記選択された保護領域が変換され、前記上側ワイヤ層が画定される請求項２に記載の方法。
【請求項９】
変換されない保護領域が前記上側ワイヤ層に対応する請求項８記載の方法。
【請求項１０】
パターニングされた上側ワイヤ層を前記保護層上に配置することをさらに含む請求項１に記載の方法。
【請求項１１】
前記保護層上にリフトオフ層を配置し、該リフトオフ層上に導電層を配置し、該リフトオフ層を溶解することにより、前記上側ワイヤ層がパターニングされる請求項１０に記載の方法。
【請求項１２】
分子電子デバイスであって、
下側ワイヤ層と、
デバイス領域において前記下側ワイヤ層上に配置される分子層と、
前記分子層上に配置され、電気導体領域および絶縁体領域を有する保護層とを含む分子電子デバイス。
【請求項１３】
前記電気導体領域は前記分子電子デバイス内に組み込まれ、前記絶縁体領域は前記分子電子デバイスを包囲する請求項１２に記載の分子電子デバイス。
【請求項１４】
前記電気導体領域は金属層から形成され、前記絶縁体領域は金属酸化物層から形成される請求項１３に記載の分子電子デバイス。
【請求項１５】
前記絶縁体領域はアンチヒューズ構造を有し、前記電気導体領域は溶断されたアンチヒューズ構造を有する請求項１３に記載の分子電子デバイス。
【請求項１６】
前記保護層上に配置されるパターニングされた上側ワイヤ層をさらに含む請求項１２に記載の分子電子デバイス。
【請求項１７】
前記保護層は前記上側ワイヤ層に対応する請求項１２に記載の分子電子デバイス。
【請求項１８】
分子電子デバイスのアレイを含む分子メモリシステムであって、各分子電子デバイスは、
下側ワイヤ層と、
デバイス領域において前記下側ワイヤ層上に配置される分子層と、
前記分子層上に配置され、電気導体領域および絶縁体領域を有する保護層とを含む分子メモリシステム。
【請求項１９】
前記絶縁体領域はアンチヒューズ構造を有し、前記電気導体領域は溶断されたアンチヒューズ構造を有する請求項１８に記載の分子メモリシステム。
【請求項２０】
前記保護層上に配置されるパターニングされた上側ワイヤ層をさらに含む請求項１８に記載の分子メモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分子電子デバイスを形成するためのシステムおよび方法に関する。
【背景技術】
【０００２】
種々の異なる分子電子論理回路およびメモリデバイスが提案されている。
【０００３】
たとえば、１つの分子電子デバイス構造では、分子層（たとえば、ラングミュア−ブロジェット膜）が一対の導電層（たとえば、一対の金属層、金属層およびドープ半導体層、あるいは一対のドープ半導体層）間に挟まれる。分子層は薄い絶縁性の膜としての役割を果たし、その膜は、トンネル接合デバイスあるいはスイッチングデバイスとして構成される場合がある金属−絶縁体−金属（ＭＩＭ）構造において、あるいは論理デバイスもしくはエレクトロルミネセンスデバイスとして構成される場合がある金属−絶縁体−半導体（ＭＩＳ）構造において用いることができる。
【０００４】
米国特許第6,128,214号は、ナノスケールデバイスの２次元のアレイから形成される分子ワイヤ・クロスバー・メモリ（ＭＷＣＭ）システムとして構成される別の分子電子デバイス構造を記載する。各ＭＷＣＭデバイスは、一対の交差するワイヤの交点（すなわち接合部）に形成され、その場所において、少なくとも１つの分子結合種が一対の交差するワイヤ間で双安定分子スイッチとしての役割を果たす。結果として形成されるデバイス構造は、抵抗、ダイオードあるいは非対称非線形の抵抗として構成されることができる。各ＭＷＣＭデバイスの状態は、比較的高いが、破壊するほど高くはない状態変化用の電圧を印加することにより変更することができ、状態変化を引き起こさない電圧で読み取られることができる。さらに他の分子電子デバイスも提案されている。
【特許文献１】米国特許第6,128,214号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、処理中に電子デバイスのアクティブ分子層の元の状態を保持する分子電子デバイスを形成する新規のプロセスを提供することを目的とする。さらに、本発明は新規の分子電子デバイス構造、およびこの形成プロセスで形成される新規のメモリシステムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
一態様では、本発明は、下側ワイヤ層と上側ワイヤ層との間に配置される分子層を有する分子電子デバイスを形成する方法を提供する。本発明の方法によれば、保護層が設けられ、それにより分子層が上側ワイヤ層のパターニング中に劣化するのを防ぐ。本発明の実施形態は、以下の機構のうちの１つあるいは複数の機構を含むことができる。
【０００７】
保護層の選択された領域は、エッチングにより除去されることが好ましい。保護層の選択された領域は、電気導体から絶縁体に変換できるか、または絶縁体から電気導体に変換できることが好ましい。
【０００８】
一実施形態では、分子電子デバイスを包囲する分離保護領域が電気導体から絶縁体に変換される。たとえば、保護層には金属層を用いることができ、分離保護領域は酸化によって絶縁体に変換されることができる。
【０００９】
別の実施形態では、上側ワイヤ層と下側ワイヤ層との間に配置されるデバイス保護領域が絶縁体から電気導体に変換される。たとえば、保護層はアンチヒューズ構造を有することができ、デバイス保護領域は、デバイス保護領域に電圧を印加することにより電気導体に変換されることができる。
【００１０】
一実施形態では、選択された保護領域が上側ワイヤ層を画定するように変換される。この実施形態では、変換されない保護領域は上側ワイヤ層に対応する。
【００１１】
いくつかの実施形態では、パターニングされた上側ワイヤ層が保護層上に配置される。上側ワイヤ層は、保護層上にリフトオフ層を配置し、リフトオフ層上に導電層を配置し、リフトオフ層を溶解することによりパターニングされることができる。
【００１２】
別の態様では、本発明は、下側ワイヤ層と、デバイス領域において下側ワイヤ層上に配置される分子層と、保護層とを含む分子電子デバイスを提供する。保護層は分子層上に配置され、電気導体領域と絶縁体領域とを有する。
【００１３】
別の態様では、本発明は、上述の分子電子デバイスに相当するデバイスのアレイを含む分子メモリシステムを提供する。
【００１４】
本発明の他の特徴および利点は、図面および特許請求の範囲を含む、以下に記載される説明から明らかになるであろう。
【発明を実施するための最良の形態】
【００１５】
以下に記載される詳細な説明では、類似のデバイスを特定するために類似の参照番号が用いられる。さらに、図面は例示的な実施形態の主な機構を概略的に例示することを意図している。その図面は、実際の実施形態の全ての機構を示すことや、図示されるデバイスの相対的な寸法を示すことを意図するわけではなく、縮尺どおりにも描かれていない。
【００１６】
図１を参照すると、一実施形態では、分子電子デバイス１０は、０°より大きな角度で交差する２つの導電性ワイヤ１２、１４を含む。各ワイヤ１２、１４は、金属あるいはドープ半導体材料から形成されることができる。双安定分子あるいは分子化合物１６の層（記号Ｒによって示される）が、ワイヤ１２、１４の間に挟まれる。ワイヤ１２、１４の交差部分に配置される特定の１つあるいは複数の分子１８（記号Ｒｓによって示される）は、スイッチ分子として機能し、分子電子デバイス１０のアクティブな部分に対応する。
【００１７】
動作時に、分子電子デバイス１０の状態は、比較的高い状態変化用の電圧をワイヤ１２、１４に印加することにより変更することができる。状態変化用の電圧の大きさは、スイッチ分子１８を酸化あるいは還元するのに十分な大きさである。スイッチ分子１８は、電荷のバランスをとり、分子種の一方が酸化（あるいは還元）される際に、他方の分子種が還元（あるいは酸化）されるように協動する一対のレドックス分子種を含むことができる。
【００１８】
動作時に、一例では、一方の分子種が還元され、関連する分子種（レドックス対の他方）が酸化されることができる。別の例では、一方の分子種が還元され、ワイヤ１２、１４のうちの一方が酸化されることができる。第３の例では、一方の分子種が酸化され、ワイヤ１２、１４のうちの一方が還元されることができる。第４の例では、一方のワイヤが酸化され、他方のワイヤに関連する酸化物が還元されることができる。
【００１９】
これらの各例では、酸化あるいは還元が、２つのワイヤ間のトンネル効果距離あるいはトンネル効果障壁高に影響を及ぼし、それにより、ワイヤ接合部を越える電荷輸送の速度を指数関数的に変更する。この電子的な機能は、分子電子デバイス１０を電気的スイッチとして動作させるための基礎としての役割を果たす。分子電子デバイス１０の全般的な機能に関するさらに細かい点は、米国特許第6,128,214号から得ることができる。
【００２０】
上記のように分子電子デバイス１０は、アクティブ分子層１８を元の状態に保持するように形成されることができる。図２〜図８Ｂを参照すると、一実施形態では、分子電子デバイス１０は以下のように形成することができる。
【００２１】
最初に図２、図３Ａおよび図３Ｂを参照する。パターニングされた下側ワイヤ層１２は、基板２０上に配置することができる（ステップ２２）。基板２０は、絶縁性の金属、たとえば、半導体基板から形成される酸化物層（たとえば、シリコン基板上に形成される二酸化シリコン（ＳｉＯ２）層）あるいはサファイアから形成されることができる。
【００２２】
下側ワイヤ層１２は、導電性の金属あるいはドープ半導体材料から形成されることができる。たとえば、一実施形態では、下側ワイヤ層１２は、上側にアルミニウム酸化物をコーティングされた（〜１ないし２ｎｍ厚）アルミニウム層（〜0.01ないし0.1μｍ厚）から形成される。下側層１２は、物理的薄膜堆積プロセス（たとえば、マグネトロンスパッタリングまたは電子ビーム堆積）あるいは化学的薄膜堆積プロセス（たとえば、化学気相成長）を含む、従来の薄膜堆積プロセスによって基板２０上に堆積されることができる。パターニング後（たとえば、リソグラフィによる）、下側ワイヤ層１２は、約１ｎｍ〜数μｍの範囲の幅寸法を有することができる。
【００２３】
図４Ａおよび図４Ｂを参照すると、分子層１６が下側ワイヤ層１２上に配置される（図２のステップ２６）。分子層１６は、種々の異なる双安定分子種から形成されることができる。たとえば、1999年3月29日に出願の米国特許出願第09／282,048号に記載されるロタクサン分子のうちの１つあるいは複数の分子がある。いくつかの実施形態では、選択された分子種が、溶媒（たとえば、テトラヒドロフラン）内に溶解され、ラングミュア単層膜として準備され、下側ワイヤ層１２上に移され、ラングミュア−ブロジェット単分子単層膜１６とすることができる。結果として形成される分子層は、0.1〜100ｎｍ２／分子の表面被覆率を有することができ、約５オングストローム〜約100オングストロームの厚みを有することができる。他の実施形態では、適当な分子種が基板２０上に直に堆積されることができる。
【００２４】
図５Ａ〜図５Ｂに示されるように、分子層１６上に保護層２８が配置される（図２のステップ３０）。保護層２８の溶解特性は、後続の上側ワイヤ層１４のパターニング中に分子層１６が劣化するのを防ぐように、選択される。詳細には、保護層２８は、上側ワイヤ層１４をパターニングするために用いられるプロセスにおいて概ね安定であるように、選択される。保護層２８は、電気導体（たとえば、アルミニウムあるいはチタンのような金属）あるいは絶縁体（たとえば、電気的アンチヒューズ構造）から形成されることができる。アンチヒューズは、集積回路の分野においてよく知られている。たとえば、米国特許第5,486,776号を参照されたい。アンチヒューズは、最初は非導電性であるが、アンチヒューズ端子に所定の閾値電圧よりも高い電圧が印加される際に永久に導電性になる構造である。保護層２８は、１〜100ｎｍの範囲内の厚みを有することが好ましく、1〜10ｎｍの範囲の厚みを有することがさらに好ましい。
【００２５】
図６Ａおよび図６Ｂを参照する。保護層２８上に導電性の上側ワイヤ層１４が配置される（図２のステップ３２）。上側ワイヤ層１４は、導電性の金属あるいはドープ半導体材料から形成されることができる。たとえば、一実施形態では、上側ワイヤ層１４は、チタン層（〜５ｎｍ厚）およびその上のアルミニウム層（〜0.01ないし0.1μｍ厚）から形成される。上側ワイヤ層１４は、従来の薄膜堆積プロセスによって堆積されることができる。従来の薄膜堆積プロセスは、物理的薄膜堆積プロセス（たとえば、マグネトロンスパッタリングまたは電子ビーム堆積）あるいは化学的薄膜堆積プロセス（たとえば、化学気相成長）を含む。
【００２６】
上側ワイヤ層１４は、パターニングされたリフトオフ層を保護層に配置し、導電層をリフトオフ層上に堆積し、保護層２８が概ね不溶性である溶媒でリフトオフ層を溶解することにより、パターニングされることができる。リフトオフ層は、ポリマー（たとえば、ＰＭＭＡ（ポリメチルメタクリレート））から形成され、電子ビームリソグラフィあるいはインプリンティングリソグラフィによってパターニングされることができる。その他、リフトオフ層は、従来のフォトレジストから形成され、従来のリソグラフィ技法（たとえば、光リソグラフィ）によってパターニングされることができる。結果として形成される上側ワイヤ層１４は、約１ｎｍ〜数μｍの範囲の幅寸法を有することができる。保護層２８は、分子層１６を完全に覆い、剥離溶媒において概ね不溶性である。従って保護層２８は、剥離溶媒が侵入しないよう分子層１６を封印し保護する。さもなければ、剥離溶媒が侵入することにより、分子層１６が劣化するか、または完全に破壊されるであろう。
【００２７】
図７Ａおよび図７Ｂに示されるように、導電性ワイヤ１４は、保護層２８の選択された領域をエッチングする（たとえば、反応性イオンエッチングによる）ことにより、他のデバイスから分離することができる（図２のステップ３５）。詳細には、保護層２８が電気導体から形成される実施形態では、上側ワイヤ層１４を包囲する領域は、分子電子デバイスを他のデバイスから分離するためにエッチングして除去されることができる。
【００２８】
図８Ａおよび図８Ｂに示されるように、いくつかの実施形態では、保護層２８の１つあるいは複数の選択された領域が、１つの導電タイプから別の導電タイプに変換され、分子電子デバイスを完成することができる（図２のステップ３６）。たとえば、保護層２８が電気導体から形成される実施形態では、分離保護領域３８が絶縁体に変換され、分子電子デバイス１０が他のデバイスからさらに分離される。たとえば、保護層２８が金属（たとえば、アルミニウムあるいはチタンのような金属）から形成される場合には、分離保護領域３８は、従来の酸化プロセスによって金属酸化物絶縁体に変換されることができる。別の実施形態では、保護層２８は絶縁体から形成されることができ、上側ワイヤ層１４と下側ワイヤ層１２との間に配置されるデバイス保護領域４０は電気導体に変換され、分子電子デバイスのデバイス領域が完成される。たとえば、保護層２８は絶縁性アンチヒューズ構造から形成され、デバイス保護領域４０は、上側ワイヤ層１４と下側ワイヤ層１６との間に、アンチヒューズ構造を溶断するほどの十分な電圧を印加することにより、電気導体に変換されることができる。アンチヒューズ構造を溶断するために必要とされる閾値電流は、分子層１６の電流許容範囲内にある。別の例示では、保護層２８は酸化物（たとえば、金属酸化物あるいは半導体酸化物）から形成されることができ、デバイス保護領域４０は、デバイス保護領域４０への上側ワイヤ層１４の金属拡散によって電気導体に変換されることができる。この例示的な実施形態では、適当なオーミックコンタクト形成プロセスを用いて、デバイス保護領域４０を電気導体に変換することができる。
【００２９】
結果として形成される分子電子デバイス１０は、約５０オングストローム〜１０μｍの横方向寸法を有することができる。
【００３０】
図９Ａおよび図９Ｂを参照すると、別の実施形態では、上側ワイヤ層１４が保護層２８から形成される。この実施形態では、保護層２８のある領域が、１つの導電タイプから別の導電タイプに変換され、上側ワイヤ層１４が形成される。たとえば、一実施形態では、保護層２８を電気導体（たとえば、アルミニウムあるいはチタン）から形成し、分離保護領域４２を従来の酸化プロセスによって絶縁体に変換することによりその分子電子デバイスを他のデバイスから分離する。別の実施形態では、保護層２８は絶縁体（たとえば、電気的アンチヒューズ構造）から形成され、その場合に、デバイス保護領域４０が電気導体に変換されることにより分子電子デバイスのデバイス領域が完成される。
【００３１】
分子層１６のために選択される分子あるいは材料に応じて、分子電子デバイス１０は、種々の異なる電気的スイッチング機能のうちの任意のものを示すことができる。この電気的スイッチング機能は、下側ワイヤ層１２および上側ワイヤ層１４の接続あるいは切断を制御するために用いることができるものである。分子電子デバイスは、個々に構成可能あるいは構成変更可能にすることができる。個々に構成可能な実施形態では、分子電子デバイス１０の初期状態は開いているか、閉じているかのいずれかにすることができる。ある特定の閾値電圧よりも高い電圧で分子電子デバイス１０にバイアスをかけることにより、アクティブ材料あるいは分子１８が、酸化あるいは還元され、デバイスの初期状態が永久に反転され、それによりデバイスのスイッチング状態を不可逆的に閉じるか、開くことができる。構成変更可能な実施形態では、スイッチングデバイスを何度も開閉することができる。スイッチングデバイスの開閉は、適当な閾値を越えるように印加電圧の極性および大きさを入れ替えることにより行われる。この適当な閾値は、アクティブ材料あるいは分子１８を可逆的に酸化および還元するように選択される。
【００３２】
一般的に、下側ワイヤ層１２と上側ワイヤ層１４との間に形成される電気的接続のタイプは、ワイヤ層１２、１４および分子層１６が形成される材料に依存する。表１は、異なるデバイス材料の組み合わせから得られる種々のタイプの電気的スイッチング機能を明らかにする。
【表１】
2005509266.tif 000003
【００３３】
図１０を参照すると、一実施形態では、分子電子デバイス１０は、多数の行および多数の列に配列される複数のメモリセル５２を含む抵抗性分子ワイヤ・クロスバーメモリ５０内に実装されることができる。各メモリセル５２は、個々の下側ワイヤ線５４、５６、５８、６０と個々の上側ワイヤ線６２、６４、６６、６８との間に結合される分子電子デバイス１０を含む。メモリセルに印加される電圧は、そのメモリセルがその間に結合される下側ワイヤ線と上側ワイヤ線とに印加される電圧によって決定される。制御回路７０が、メモリセルアレイ５０内の１つあるいは複数のメモリセル５２をアドレス指定（選択）し、その中に情報を書き込み、さらにそこから情報を読み出すように構成される。分子電子デバイス１０は、下側ワイヤ線と上側ワイヤ線との間に挟まれる分子１８を電気化学的に還元あるいは酸化することにより起動される。
【００３４】
この実施形態では、分子層１６の分子は、スイッチが相対的に高い電圧で酸化され、その状態が低い電圧で読み出されることができるように、ボルタモグラムにおいて大きなヒステリシスを有するように選択される。スイッチが（電気化学的に）閉じられるとき、接続しているワイヤ間の抵抗は低抵抗であり、それは、「１」の論理レベルに対応することができる。スイッチが開かれるとき、抵抗は高抵抗であり、それは「０」の論理レベルに対応することができる。抵抗性分子クロスバーメモリの動作に関するさらに細かい点は、米国特許第6,128,214号から得ることができる。
【００３５】
他の実施形態も特許請求の範囲内にある。たとえば、抵抗性分子ワイヤ・クロスバーメモリのほかに、他の分子ワイヤ・クロスバーメモリの実施形態が、表１において明らかにされる他のスイッチング機能のうちの任意の１つを提供するように構成される分子電子デバイスのアレイを含むことができる。さらに、上記の分子電子デバイスは、１つあるいは複数の論理（メモリではない）機能を実行するように設計される回路内に実装されることもできる。さらに他の実施形態も特許請求の範囲内にある。
【図面の簡単な説明】
【００３６】
【図１】２つの交差する導電性ワイヤ間に挟まれる少なくとも１つの電気的にアドレス指定可能な分子種から形成される分子電子デバイスの概略的斜視図。
【図２】図１の分子電子デバイスを形成する工程のフローチャート。
【図３Ａ】基板上に堆積されパターニングされた下側ワイヤ層の概略的な断面図。
【図３Ｂ】基板上に堆積されパターニングされた下側ワイヤ層の図３Ａと直交する概略的な断面図。
【図４Ａ】図３Ａのパターニングされた下側ワイヤ層の上に堆積され、パターニングされた複合層の概略的な断面図。
【図４Ｂ】図３Ｂのパターニングされた下側ワイヤ層の上に堆積され、パターニングされた複合層の図４Ａと直交する概略的な断面図。
【図５Ａ】図４Ａのパターニングされた分子層の上に堆積される保護層の概略的な断面図。
【図５Ｂ】図４Ｂのパターニングされた分子層の上に堆積される保護層の、図５Ａと直交する概略的な断面図。
【図６Ａ】図５Ａの保護層の上に配置されるパターニングされた上側ワイヤ層の概略的な側断面図。
【図６Ｂ】図５Ｂの保護層の上に配置されるパターニングされた上側ワイヤ層の図６Ａと直交する概略的な側断面図。
【図７Ａ】保護層および分子層の選択された領域がエッチングされて除去された、図６Ａの層状構造の概略的な側断面図。
【図７Ｂ】保護層および分子層の選択された領域がエッチングされて除去された、図６Ｂの層状構造の図７Ａと直交する概略的な側断面図。
【図８Ａ】保護層の領域が１つの導電タイプから別の導電タイプに変換され、分子電子デバイスが完成された、図７Ａの層状構造の概略的な側断面図。
【図８Ｂ】保護層の領域が１つの導電タイプから別の導電タイプに変換され、分子電子デバイスが完成された、図７Ｂの層状構造の図８Ａと直交する概略的な側断面図。
【図９Ａ】保護層の領域が１つの導電タイプから別の導電タイプに変換され、分子電子デバイスの上側ワイヤ層が形成された、別の分子電子デバイス構造の概略的な側断面図。
【図９Ｂ】保護層の領域が１つの導電タイプから別の導電タイプに変換され、分子電子デバイスの上側ワイヤ層が形成された、別の分子電子デバイス構造の図９Ａに直交する概略的な側断面図。
【図１０】分子電子デバイスのアレイを含む抵抗性クロスバーメモリ構造の回路図。
【符号の説明】
【００３７】
１０  分子電子デバイス
１２  下側ワイヤ層
１４  上側ワイヤ層
１６  分子層
１８  分子
２０  基板
２８  保護層
３８  分離保護領域
４０  デバイス保護領域
４２  分離保護領域
５０  抵抗性分子ワイヤ・クロスバーメモリ
５２  メモリセル
５４〜６０  下側ワイヤ線
６２〜６８  上側ワイヤ線
７０  制御回路
【図１】
2005509266.tif 000004
【図２】
2005509266.tif 000005
【図３Ａ】
2005509266.tif 000006
【図３Ｂ】
2005509266.tif 000007
【図４Ａ】
2005509266.tif 000008
【図４Ｂ】
2005509266.tif 000009
【図５Ａ】
2005509266.tif 000010
【図５Ｂ】
2005509266.tif 000011
【図６Ａ】
2005509266.tif 000012
【図６Ｂ】
2005509266.tif 000013
【図７Ａ】
2005509266.tif 000014
【図７Ｂ】
2005509266.tif 000015
【図８Ａ】
2005509266.tif 000016
【図８Ｂ】
2005509266.tif 000017
【図９Ａ】
2005509266.tif 000018
【図９Ｂ】
2005509266.tif 000019
【図１０】
2005509266.tif 000020
【国際調査報告】
2005509266.tif 000021
2005509266.tif 000022
2005509266.tif 000023