(57)【要約】データ伝送時に符号間干渉の効果を抑えるための方法および装置が開示される。符号間干渉の効果を抑えると同じ誤り発生率ではより高いデータ伝送レートを可能にする。ある実施の形態では、プリコード・フィルタを送信元において配置し、フィードフォワードフィルタとフィードバックフィルタを受信先において配置することにっよって受信機・送信機の組みを構成する。通信路の符号間干渉等の望ましくない効果を軽減するために、フィルタ係数が計算される。ある実施の形態では、フィードバックフィルタの最初のＮ個の係数をゼロにセットしてフィードフォワードフィルタとフィードバックフィルタを使用することによってトレーニング・プロセスが実行される。その後、フィードフォワードフィルタの係数に対してスペクトル因子分解を行って、最小位相根と最大位相根に分ける。最小位相根はプリコード・フィルタ係数からなり、最大位相根はフィードフォワードフィルタ係数として使われる。【特許請求の範囲】
【請求項１】
第１フィルタと第２フィルタの伝達関数が通信路のそのと逆になるような、複数の第１フィルタ係数と複数の第２フィルタ係数を求めるために第１フィルタと第２フィルタをトレーニングし、トレーニング中に少なくとも一つの第２フィルタ係数を強制的に所定値に抑え込むステップと、最小位相係数と最大位相係数を隔離するように第１フィルタ係数を処理するステップと、最小位相係数を第３フィルタに送信するステップと、最小位相係数から第３フィルタ係数を求め、最大位相係数によって第１フィルタ係数をセットするステップと、最大位相係数によって第１フィルタ係数をセットするステップと、を包含する受信機・送信機の組みにおけるフィルタ係数選択方法。
【請求項２】
第１フィルタと第２フィルタが受信先に配置され、第３フィルタが送信元に配置される請求項１に記載の方法。
【請求項３】
第１フィルタがフィードフォワード・フィルタを含み、第２フィルタがフィードバック・フィルタを含み、第３フィルタがプリコード・フィルタを含む請求項１に記載の方法。
【請求項４】
送信ステップが最小位相係数を一個以上のより対導体を通して送信機におけるプリコード・フィルタへ送信することを含む請求項１に記載の方法。
【請求項５】
処理がスペクトル因子分解を行うことを含む請求項１に記載の方法。
【請求項６】
処理がさらに最小位相係数と最大位相係数を得るために多項式を形成することを含む請求項５に記載の方法。
【請求項７】
強制的に所定値に抑え込まれる少なくとも１つの第２フィルタ係数が強制的にゼロに抑え込まれる４つの第２フィルタ係数を含む請求項１に記載の方法。
【請求項８】
第３フィルタが５つのタップを有するプリコード・フィルタを含む請求項７に記載の方法。
【請求項９】
通信路を介して送信されてきた信号を受信するステップと、最大位相係数値を有する第１等化器を使ってその信号に対し第１等化プロセスを行うステップと、第２等化器係数値を有する第２等化器を使ってその信号に対し第２等化プロセスを行うステップとを包含し、第１等化プロセスおよび第２等化プロセスが通信路を通しての伝送の効果を減少する信号等化方法。
【請求項１０】
第１等化器がフィードフォワード等化器を含む請求項９に記載の方法。
【請求項１１】
トレーニング段階において、少なくとも一つの第２等化器係数値が固定値にセットされる請求項９に記載の方法。
【請求項１２】
少なくとも一つの第２等化器係数値が最初４個の第２等化器係数値を含み、固定値がぜろ値を含む請求項１１に記載の方法。
【請求項１３】
さらに、送信の前に第２フィルタのトレーニング・プロセスによって生成された最小位相係数に基づく係数を持つプリコード・フィルタを使って信号をプリコードすることを含む請求項９に記載の方法。
【請求項１４】
第１等化器がフィードフォワード等化器を含み、第２等化器がフィードバック等化器を
含み、そして、最初５個の第２等化器係数値の少なくとも一つがゼロにセットされる請求項９に記載の方法。
【請求項１５】
第２等化プロセスを行なうことは更に判定装置へフィードバック信号を供給することを含む請求項９に記載の方法。
【請求項１６】
一個以上の第１フィルタ係数を利用するように構成され、最大位相フィルタを含む第１フィルタと、二つ以上の第２フィルタ係数を有し、その二つ以上の第２フィルタ係数の少なくとも一つが所定値に強制的にセットされる第２フィルタと、１つ以上のプリコード・フィルタ係数を有し、最小位相フィルタを含むプリコード・フィルタとを包含し、第１フィルタと第２フィルタが受信先に配置され、プリコード・フィルタが送信元に配置される通信路等化のためのシステム。
【請求項１７】
所定値がゼロを含む請求項１６に記載のシステム。
【請求項１８】
さらに第１フィルタ係数、第２フィルタ係数、およびプリコード・フィルタ係数を計算するように構成されたプロセッサーを含む請求項１６に記載のシステム。
【請求項１９】
第１フィルタがフィードフォワード・フィルタを含み、第２フィルタがフィードバック・フィルタを含む請求項１６に記載のシステム。
【請求項２０】
第１フィルタ係数値、第２フィルタ係数値、およびプリコード・フィルタ係数値がトレーニング・プロセスにおいて求められ、トレーニング・プロセスの一態様がスペクトル因子分解を含む請求項１６に記載のシステム。
【請求項２１】
データ源からデータを受信するように構成されたデータ源インタフェースと、（Ｂ１）少なくとも部分的に通信路を介しての伝送を補正するためにデータを等化するように構成されたプリコード・フィルタと、データを第１アナログ信号に変換するように構成されたデジタル・アナログ変換器と、通信路を通じての伝送のために第１アナログ信号のパワーを調整するように構成されたライン・ドライバと、第２トランシーバーからデータを受信するように構成された受信機とからなる第１トランシーバーおよび通信路から歪んだ第１アナログ信号を含む第２アナログ信号を受信するように構成された増幅器と、第２アナログ信号をデータに変換するように構成されたアナログ・デジタル変換器と、通信路を通しての伝送の効果を少なくとも部分的に回復するためにデータを処理するように構成された第１フィルタと、通信路を通しての伝送の効果を少なくとも部分的に回復するためにデータを処理するように構成された第２フィルタと、２つ以上の異なった数値にデータの一部を量子化するように構成された判定装置と、第１トランシーバーにおけるプリコード・フィルタへプリコード・フィルタ係数データを送信するように構成された送信機と、からなる第２トランシーバーを包含する第１の位置と第２の位置の間にデータを交換するシステム。
【請求項２２】
プリコード・フィルタが最小位相フィルタとして構成されて、第１フィルタが最大位相フィルタとして構成される請求項２１に記載のシステム。
【請求項２３】
第２フィルタがＮ以上の係数を持つフィードバックフィルタを含み、その最初のＮ個の係数がゼロにセットされ、Ｎが２０未満の整数である請求項２１に記載のシステム。
【請求項２４】
第２トランシーバーがさらにプリコード・フィルタ、第１フィルタ、および第２フィルタのための係数を計算するように構成されたプロセッサーを含む請求項２１に記載のシステム。
【請求項２５】
トレーニング系列を開始するように構成されたコンピュータ・プログラム・コード論理と、ミックスト位相フィルタとしてフィードフォワード・フィルタの係数をトレーニングするように構成されたコンピュータ・プログラム・コード論理と、フィードバック・フィルタの係数の少なくとも１つをゼロにセットしてフィードバックフィルタの係数をトレーニングするように構成されたコンピュータ・プログラム・コード論理と、最小位相係数と最大位相係数とを計算するためにフィードフォワード・フィルタの係数を処理するように構成されたコンピュータ・プログラム・コード論理と、最大位相係数からフィードフォワード係数を求めめように構成されたコンピュータ・プログラム・コード論理と、最小位相係数からプリコーダ係数を求めるように構成されたコンピュータ・プログラム・コード論理と、からなる等化器係数計算のためのにコンピュータ・プログラム論理が記録されているコンピュータ使用可能媒体を含むコンピュータ・プログラム製品。
【請求項２６】
係数を処理するように構成されたコンピュータ・プログラム・コード論理がスペクトル因子分解を行うコンピュータ・プログラム・コード論理を含む請求項２５に記載のコンピュータ・プログラム製品。
【請求項２７】
その上、最小位相係数からプリコーダ係数を求めるのは、最大位相フィードフォワード係数から多項式を形成することを含む請求項２５に記載のコンピュータ・プログラム製品。
【請求項２８】
コンピュータ・プログラム製品が通信用の受信機において配置されている請求項２５に記載のコンピュータ・プログラム製品。
【請求項２９】
信号を受信する手段と、信号を受信する手段と、信号を増幅する手段と、第１濾波信号を作成するために第１係数集合に基づいて信号を濾波する手段、第１濾波信号をフィードバック信号と組み合わせる手段と、２つ以上の所定値のグループから選択される所定値を出力するように信号を判定処理する手段と、フィードバック信号を作成するように第２係数集合に基づいて所定値を濾波する手段とを含み、第１係数集合がトレーニング動作時に得られる最大位相係数に基づく係数を含む信号処理するシステム。
【請求項３０】
さらに送信機におけるプリコーダを含み、プリコーダが最小位相係数に基づくプリコーダ係数を利用する請求項２９に記載のシステム。
【請求項３１】
第２係数集合がトレーニング動作時に成形され、第２係数集合の少なくとも１つの係数がトレーニング動作時にゼロにセットされる請求項２９に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
本発明は通信システムに関し、より詳しくは、通信路を等化する方法および装置に関する。
【背景技術】
【０００２】
関連技術
レートの高いデータ伝送に対する需要が、新規サービス提供およびホームとビジネス関連の仕事のための通信ネットワークの利用拡張に応答して、増加し続けている。例えば、一般に、オーディオ・コンテンツおよびビデオ・コンテンツは高い帯域幅を必要とする。さらに、現在は事務用品の注文、文書の交換、または情報収集などの多くの仕事をインターネット等のコンピュータネットワークによって取り扱うのが通例である。なお、会社のローカル・エリア・ネットワークに印加される帯域幅需要は増加しつつある。多くの場合には、ネットワークはより多くのユーザーと大きくて複雑なアプリケーションソフトに負荷されている。これらのアプリケーションは高い帯域幅を必要とし、複雑なアプリケーションソフトであるのでより大きいファイルを作成する。多くのネットワークは現時点で最高の帯域幅容量に達しているが、追加需要が絶えずこれらのネットワークに印加されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ネットワーク速度を増加することによってネットワーク輻輳を軽減させるソリューションが多く提案されているが、多くの場合に、提示されたソリューションは異なった通信規格または異なった通信媒体の利用を必要とする。異なった通信規格（ＳＯＮＥＴ、ＡＴＭ）と異なった通信媒体（光ファイバ、同軸ケーブル）はデータ・レートを増加させるのを可能にするかもしれないが、マイグレーション関連の費用はひどく高い。例えば、ローカルエリアネットワークのコンピュータ毎に光通信ネットワーク、即ち光ファイバによる１０Ｇイーサネット（登録商標）またはＳＯＮＥＴと互換性のあるネットワークをインストールするならば、各エンド・ユーザのプラットフォームに対するかなりのソフトウェア・アップグレードとハードウェア・アップグレードが必要となるだろう。ケーブル架設作業およびサービススタッフの再教育ための費用はかなりの額になる。
【０００４】
別に提示されたソリューションは既存のネットワークの送信レートを増加させることにある。伝送媒体として銅線のより対を利用するイーサネット（登録商標）は広く適用されているネットワーク規格の一つである。より対銅線は広く適用され、製造原価が低いが、その帯域幅は制限されている。その結果、より対銅線または別の媒体を通してギガビット/秒の範囲内に超高レートで送信されたデータ信号はかなりの歪みを受けてしまう。この歪みの結果、受信後の送信信号を回復することは不可能であることがある。
【０００５】
歪みの効果に対抗するよう、歪んだ信号を信号処理するか、または送信の前にその信号を処理することができるが、従来技術においては同様の試みは許容できる誤り発生率で十分高いデータ伝送レートを達成することができなかった。
【０００６】
例えば、従来技術では、受信先における判定帰還形等化器（ＤＦＥ）を利用するソリューションが提案されている。特定のサンプリング時刻において信号の電圧レベルを求めるために、スライサーと共にＤＦＥを運転してもよい。スライサーの出力は、後続判定を助けるためにフィードバック信号としてＤＦＥにフィードバックされる。スライサーフィー
ドバック付けのＤＦＥはある条件の下で誤り発生率を減少させることができるが、スライサー誤りの列がフィードバックとしてＤＦＥへ供給されると破局的故障になる。誤り訂正を採用すると破局的故障の可能性が高まる。これは許容できるソリューションではなく、一般に、このソリューションはほとんどの通信規格に記載された仕様の範囲内に入らないだろう。
【０００７】
その結果、データ・レートを制限する通信路の効果を抑えることのできる方法および装置の必要がある。
【課題を解決するための手段】
【０００８】
発明の要旨
ここに記述される方法および装置は通信路を通しての信号伝送の効果を補正するために信号を処理する方法および装置を提供することによって従来技術の欠点を解消する。ある実施の形態では、送信機は一個以上の通信路を介して受信機と交信するように構成された。受信機はフィードフォワード・フィルタとフィードバック・フィルタを有するように構成されてもよく、送信機はプリコード・フィルタを有するように構成された。フィルタの動作は係数値によって制御される。本発明はここに記述される係数計算プロセスにより従来技術の欠点を解消する濾波方法および濾波装置を開示する。通信システムの例示的な環境においては、ここに記述される濾波用方法および装置は符号間干渉の効果を補正するための等化に利用される。
【０００９】
本発明のある実施の形態では、受信機・送信機の一組みにおいてフィルタ係数を選択するのための、以下のステップからなる方法が提供される。最初は、第１フィルタと第２フィルタの伝達関数が通信路のそのと逆になるような、複数の第１フィルタ係数と複数の第２フィルタ係数を求めるために第１フィルタと第２フィルタをトレーニングし、トレーニング中に少なくとも一つの第２フィルタ係数を強制的に所定値に抑え込むステップである。その後、最小位相係数と最大位相係数を隔離するように第１フィルタ係数を処理してその最小位相係数を第３フィルタに送信するステップである。次に、最小位相係数から第３フィルタ係数を求め、最大位相係数によって第１フィルタ係数をセットするステップである。
【００１０】
ある実施の形態では、第１フィルタと第２フィルタが受信先に配置され、第３フィルタが送信元に配置される。第１フィルタはフィードフォワード・フィルタを含み、第２フィルタはフィードバック・フィルタを含み、第３フィルタはプリコード・フィルタを含んでもよい。送信ステップが最小位相係数を一個以上のより対導体を通して送信機におけるプリコード・フィルタへ送信することを含んでもよいということも考えられる。処理は最小位相係数と最大位相係数を得るためにスペクトル因子分解により多項式を形成することを含んでもよい。
【００１１】
ここで、通信路を介して送信されてきた信号を受信し、最大位相係数値を有する第１等化器を使ってその信号に対し第１等化プロセスを行う別の信号等化方法が開示される。その後、第２等化器係数値を有する第２等化器を使ってその信号に対し第２等化プロセスを行い、その第１等化プロセスおよび第２等化プロセスによって通信路を通しての伝送の歪み効果を減少する。
【００１２】
ある実施の形態では、第１等化器はフィードフォワード等化器を含んでいる。更には、トレーニング段階において、少なくとも一つの第２等化器係数値が固定値にセットされてもよい。この方法にはさらに、送信の前に第２フィルタのトレーニング・プロセスによって生成された最小位相係数に基づく係数を持つプリコード・フィルタを使って信号をプリコードすることを含められてもよい。
【００１３】
等化を行う更に別の実施の形態においては、第１等化器はフィードフォワード等化器を含み、第２等化器はフィードバック等化器を含み、そして、最初の五つの第２等化器係数値の少なくとも一つがゼロにセットされる。なお、第２等化プロセスを行うことは更に判定装置へフィードバック信号を送ることを含んでもよい。
【００１４】
本発明は通信路を等化するシステムの形態でも実施されてもよい。そのような実施の形態の１つは、一個以上の第１フィルタ係数を利用するように構成された第１フィルタを含んでいる。第１フィルタは最大位相フィルタを含んでもよい。また、システムは更に１）二つ以上の第２フィルタ係数を有し、その二つ以上の第２フィルタ係数の少なくとも一つが所定値に強制的にセットされる第２フィルタと、２）１つ以上のプリコード・フィルタ係数を有するプリコード・フィルタとを含み、そのプリコード・フィルタは最小位相フィルタを含んでいる。第１フィルタと第２フィルタは受信先に、プリコード・フィルタは送信元に配置されてもよい。
【００１５】
ある実施の形態では、所定値はゼロを含んでいる。システムはさらに第１フィルタ係数、第２フィルタ係数、およびプリコード・フィルタ係数を計算するように構成されたプロセッサーを含んでもよい。第１フィルタがフィードフォワード・フィルタを含み、第２フィルタがフィードバック・フィルタを含んでもよいということも考えられる。第１フィルタ係数値、第２フィルタ係数値、およびプリコード・フィルタ係数値はトレーニング・プロセスにおいて求められてもよく、トレーニング・プロセスの一態様としてスペクトル因子分解が行なわれてもよい。
【００１６】
さらに別の実施の形態においては、データ源からデータを受信するように構成されたデータ源インタフェースと、少なくとも部分的に通信路を介しての伝送を補正するためにデータを等化するように構成されたプリコード・フィルタと、データを第１アナログ信号に変換するように構成されたデジタル・アナログ変換器と、通信路を通しての伝送のために第１アナログ信号のパワーを調整するように構成されたライン・ドライバと、第２トランシーバーからデータを受信するように構成された受信機と、からなる第１トランシーバーを含む第１の位置と第２の位置の間にデータを交換するシステムが開示される。
【００１７】
また、このシステムは通信路から歪んだ第１アナログ信号を含む第２アナログ信号を受信するように構成された増幅器付けの第２トランシーバーを含んでもよい。また、システムはその構成要件として、第２アナログ信号をデータに変換するように構成されたアナログ・デジタル変換器と、通信路を通しての伝送の効果を少なくとも部分的に回復するためにデータを処理するように構成された第１フィルタと、通信路を通しての伝送の効果を少なくとも部分的に回復するためにデータを処理するように構成された第２フィルタと、２つ以上の異なった数値にデータの一部を量子化するように構成された判定装置と、第１トランシーバーにおけるプリコード・フィルタへプリコード・フィルタ係数データを送信するように構成された送信機と、を含んでもよい。
【００１８】
その変形形態では、プリコード・フィルタは最小位相フィルタとして構成されて、第１フィルタは最大位相フィルタとして構成されている。その別の変形形態においては、第２フィルタはＮ以上の係数を持つフィードバックフィルタを含み、その最初のＮ個の係数はゼロにセットされて、Ｎは２０未満の整数からなっている。第２トランシーバーはさらにプリコード・フィルタ、第１フィルタ、および第２フィルタのための係数を計算するように構成されたプロセッサーを含んでもよい。
【００１９】
別の実施の形態では、ここに開示された方法および装置は等化器係数計算のためのにコンピュータ・プログラム論理が記録されているコンピュータ使用可能媒体を含むコンピュ
ータ・プログラム製品として実施される。この実施の形態はトレーニング系列を開始し、ミックスト位相フィルタとしてフィードフォワード・フィルタの係数をトレーニングし、フィードバック・フィルタの係数の少なくとも１つをゼロにセットしてフィードバックフィルタの係数をトレーニングし、最小位相係数と最大位相係数とを計算するためにフィードフォワード・フィルタの係数を処理し、最大位相係数からフィードフォワード係数を求め、最小位相係数からプリコーダ係数を求める等の動作を実行するように構成されたコンピュータ・プログラム論理を含んでいる。
【００２０】
係数を処理するように構成されたコンピュータ・プログラム・コード論理はスペクトル因子分解を行うように構成されたコンピュータ・プログラム・コード論理を含んでもよいということも考えられる。その上、最小位相係数からプリコーダ係数を求めるのは、最大位相フィードフォワード係数から多項式を形成することを含んでもよい。コンピュータ・プログラム製品は通信用の受信機または送信機において配置されてもよいとも考えられる。
【００２１】
本発明のその他のシステム、方法、特徴および利点は以下の図面と詳細な説明の検討時に当該技術に熟達せる者にとって明らかになるだろう。そのような追加システム、方法、特徴、および利点はすべて本説明に含まれ、発明の範囲内にあり、添付の請求項により保護されるものである。
【００２２】
図面に示された構成要素は必ずしも比例尺に合わせたものではなく、その代わりに、説明の力点は本発明の原理に置かれている。図面において、異なった図面中の同じ符号は相応する構成要素を示す。
【発明を実施するための最良の形態】
【００２３】
詳細な説明
図１Ａは受信機と送信機との典型的な実施の形態を示す。図示のように、送信機１００は送信機入力１０４と送信機出力１０８とを含んでいる。送信機１００の出力１０８は通信路１１２に接続されている。通信路１１２は受信機１２０の入力１１６に接続されている。受信機１２０は受信機出力１２４を含んでいる。受信機出力１２４は演算装置、端末、スイッチ、ルータ、ネットワーク処理装置、または通信路１１２を介してデータを受信するように構成された任意の装置に接続されてもよい。
【００２４】
送信機１００は第１の位置から第２の位置へデータを送信するように構成された任意の装置を含んでもよい。送信機１２０も第１の位置から第２の位置へ送信されてきたデータを受信するように構成された任意の装置を含んでもよい。両方向の通信を可能にするために、送信機１００と受信機１２０とが通信路１１２の両端に配置されてもよいとも考えられる。ある実施の形態では、送信機１００と受信機１２０とはローカルエリアネットワークの一部として構成されたコンピュータ等のネットワーク端末におけるネットワーク・インターフェイス・カード内に置かれる。
【００２５】
通信路１１２は第１の位置から第２の位置へデータを転送することのできる任意の通信媒体からなってもよい。ある実施の形態においては、通信路１１２は、ある既存のイーサネット（登録商標）通信プロトコルによるデータ伝送に対応したより対銅線からなっている。ここに記述される方法および装置は任意の通信路１１２を使うことができ、その通信路は光ファイバ、同軸、非よじり金属導体、または無線媒体からなるが、これらに限定されるものではない。
【００２６】
図１Ｂには、受信機・送信機の一組みの構成図を示す。通信路１１２は第１トランシーバー１３０を第２トランシーバー１３４に接続する。第１トランシーバー１３０はインタ
フェース１４４を介して通信路１１２に接続されている。インタフェース１４４は、入力信号を出力信号から隔離するように構成されている。別の実施の形態では、通信路１１２は多くの導体を含んでもよいので、インタフェース１４４は、データ流れの方向と受信モジュール１３８または送信モジュール１４２のどちらかへの接続により隔離を行なって導体を分離する。受信モジュール１３８と送信モジュール１４２とはここに記述される原理によって動作するように構成されたハードウェア、ソフトウェア、または両方の任意の集合体からなってもよい。
【００２７】
受信モジュール１３８と送信モジュール１４２とはプロセッサ１４６と交信する。プロセッサ１４６は、メモリ１５０を含むか、またはそれと交信してもよい。メモリ１５０はＲＡＭ、ＲＯＭ、ハード・ディスク・ドライブ、フラッシュメモリ、またはＥＰROM等のメモリ種類の一つ以上からなってもよい。プロセッサ１４６は、１つ以上の演算または信号解析を行うように構成されてもよい。ある実施の形態では、プロセッサ１４６は、メモリ１５０に格納される機械可読コードを実行するように構成されている。プロセッサ１４６は以下に述べたように追加信号処理タスクを実行してもよい。
【００２８】
第２トランシーバー１３４は第１トランシーバー１３０と同様に構成されている。第２トランシーバー１３４は受信モジュール１５６と送信モジュール１６０とに接続されたインタフェース１５２を含んでいる。受信モジュール１５６および送信モジュール１６０はプロセッサ１６４と交信し、プロセッサはメモリ１６８に接続されている。動作は以下により詳しく述べたように実行される。
【００２９】
図２には、図１の通信路１１２のような通信路の周波数応答の典型的なプロットを示す。通信路の周波数応答２００をプロットした図２において、垂直軸２０４は通信路の応答の大きさをしめし、水平軸２０８は周波数を示す。図から明らかなように、通信路の周波数応答は利用可能な帯域幅に渡って激しく減衰されてしまう。
【００３０】
その結果、受信信号は隣接するパルスに干渉された状態になる。これはしばしば符号間干渉、即ちＩＳＩと呼ばれる。符号間干渉は通信路を介してパルス、ビット、記号、または信号が送信され得るレートを制限して通信路の最大の使用可能な帯域幅を制限してしまう。符号間干渉の結果、受信先において信号を復号化するのは不可能になることがあり、そして、復号化が可能であっても、容認できないほどの誤り発生率になることがある。
【００３１】
ここに記述される方法と装置は符号間干渉が生じる帯域幅制限効果を抑えて符号間干渉のある通信路を介してより高い送信レートで送信することを可能にする。ここに記述される方法および装置は様々な環境において動作し、どんな通信路でも信号歪み効果を抑えることができるが、より対銅線による伝送は厳しい符号間干渉を受けるため、本発明の方法および装置は特により対銅線による伝送の効果を抑えることに適したものである。
【００３２】
図３においては、送信機の典型的な実施の形態の構成図の一例を示す。これは送信機の１つの典型的な実施の形態にすぎない。当該技術分野における通常の知識を有する者は他の構成を実施し得ることも考えられる。図３の典型的構成では、データ源３００はマッピング・モジュール３０４に接続されて、そのモジュールは更にプリコード・フィルタ３０８に接続されている。
【００３３】
データ源３００は、通信路を介して送信されるべきデータの任意の起源を含んでもよい。ある実施の形態では、データ源３００は通信プロトコルの処理層またはネットワーク層を含んでいる。ある実施の形態では、データ源３００はネットワーク処理装置を含んでいる。ある実施の形態では、データはコンピュータで実行されるアプリケーションソフトウェアから到来する。
【００３４】
マッピング・モジュール３０４は、バイナリー・データの１ビット以上を表示することのができる一つ以上の記号に受信バイナリー・データを変換するように構成されたハードウェア、ソフトウェア、またはその組合せからなっている。バイナリー・データの複数のビットが一つの記号へマッピングされるパルス振幅変調（ＰＡＭ）は起こり得るマッピングの一例である。直交振幅変調（ＱＡＭ）はマッピングの別の一例である。マッピングを使うと、一つの記号を送信することによって情報の複数のビットを送信することができるので、データ転送レートが高められる。
【００３５】
マッピングに加えて、前方誤り訂正（ＦＥＣ）符号化がマッピング・モジュール３０４に組み込まれてもよい。ＦＥＣ符号化としては畳込み符号化およびトレリス符号化が例示される。ここに記述される方法および装置は任意の形態の誤り訂正を採用してもよく、または誤り訂正を採用しなくてもよいということも考えられる。
【００３６】
以下により詳しく述べるプリコード・フィルタ３０８は０マッピング・モジュール３０４の出力に接続されて、通信路の歪み効果に対抗するために信号を操作するように構成された信号変更装置を含んでいる。プリコード・フィルタ３０８は所望の信号変更を実現するようにセットされた係数値を有するディジタル・フィルタとして構成されてもよい。ある実施の形態では、プリコード・フィルタ３０８は通信路の歪み効果を少なくとも部分的に無にするのに適合された有限インパルス応答フィルタを含んでいる。以下にはより詳しくプリコード・フィルタ係数の選択について述べる。
【００３７】
プリコード・フィルタ３０８の出力はマッピングされた信号のアナログ形式への変換を行うためにデジタル・アナログ（ＤＡ）変換器３１２に接続されている。その後、信号はラインドライバ・増幅器３１６に供給される。ラインドライバ・増幅器３１６は通信路を介しての伝送に適したレベルに信号を変換する。場合によって、増幅の程度またはレベルはパワー制約と、様々な通信プロトコルに規定される仕様と、漏話と結合に対する懸念と、受信機か中継器までの距離とに依存することがある。ラインドライバ・増幅器３１６の出力は変成器・ハイブリッド３２０に接続されている。変成器・ハイブリッド３２０は受信信号と通信路自体から送信信号を隔離する。変成器・ハイブリッド３２０の出力は通信路に接続されている。
【００３８】
図４は有限インパルス応答（ＦＩＲ）フィルタとして実施されたプリコード・フィルタの例示的な実施の形態の構成図を示す。図４に示すように、入力４０４は信号を受信してクロック・サイクルまたは他の周期でそれを遅らせるように構成された遅延レジスタ４０８に接続されている。また、入力４０４は乗算器値Ｐ0を有する乗算器４１２Ａに接続されている。乗算器４１２Ａの出力は合計用接合点４２４に接続されている。
【００３９】
レジスタ４０８の出力は乗算器値Ｐ1を有する乗算器４１２Ｂに接続されている。乗算器４１２Ｂの出力に乗算器４１２Ａの出力を加えるために、乗算器４１２Ｂの出力は合計用接合点４２４に接続されている。また、レジスタ４０８の出力は出力が乗算器４１２Ｃに繋がっているレジスタ４１６に接続されている。乗算器４１２Ｃの出力は合計用接合点４２４の出力を受信する合計用接合点４３６に接続されている。フィルタ４００の構成は乗数がＰNである乗算器４１２Ｄに接続されている出力を有するレジスタ４３２に接続されるまでに変化しない。乗算器４１２Ｄの出力は前の合計用接合点の出力を受信する合計用接合点４４４に接続されている。
【００４０】
この構成の長さはＮ+１であり、フィルタの要素は信号の変更またはプレコーディングを制御する。信号はフィルタ４００を通して伝搬するとき、乗算器４１２の乗算器値によって影響されてしまう。ある実施の形態では、乗算器値はフィルタ係数を含んでもよい。
よって、信号は乗算器４１２の値に基づいて変更されたフィルタから出力される。
【００４１】
図５は受信機の例示的な実施の形態の構成図を示す。これは可能な受信機構成の一つにすぎない。本発明の範囲から逸脱することなく他の受信機構成が実施されてもよいとも考えられる。図示するように、受信機５００は通信路を介して到来する信号を受信するように構成された増幅器５０４を含んでいる。増幅器５０４は通信路を介しての伝送によって減衰させられた可能性のある受信信号のパワーレベルまたは電圧を増加する。増幅された信号はアナログ-デジタル（Ａ/Ｄ）変換器５０８に供給され、変換器はディジタル信号ｒx（ｎ）をフィードフォワード等化器（ＦＦＥ）５１２に送る。ＦＦＥの出力x（ｎ）は合計用接合点５１６に接続されている。当該技術分野における通常の知識を有する者はＦＦＦを設計することができ、ＦＦＥの一般的な動作をよく知っていると考えられる。したがって、本発明の新規または独特の特徴に関連したＦＦＥ動作原理以外はここに詳しく述べない。さらには、本発明の範囲から逸脱することなくＦＦＥ以外の他のフィルタおよび等化器の構成が実施されてもよいとも考えられる。
【００４２】
また、合計用接合点５１６は判定帰還形等化器（ＤＦＥ）５２４から入力を受信する。ある実施の形態では、合計用接合点はＦＦＥ出力からＤＦＥ入力を減算する。合計用接合点５１６はその出力s（Ｎ）をスライサー５２０等の判定装置に供給する。スライサー５２０は特定の時点で受信信号を解析することができ、２つ以上の異なった数値に受信信号を量子化することができる任意の装置からなっている。ある実施の形態では、スライサーは、その入力を１０個の値の１つに量子化するようにパルス振幅変調（ＰＡＭ）１０マッピングと関連して動作する。ある実施の形態においては、スライサー５２０は通信路を通して送られてきた記号を調べるために処理済みの受信信号の電圧レベルを解析する。スライサー５２０の出力は、バイナリー・データまたはマッピングされた電圧レベルからなってもよい。
【００４３】
スライサー５２０は、デマッピング・モジュール５２８にその出力を供給し、また、入力信号としてその出力をＤＦＥ ５２４にも供給する。送信機は送信の前に信号を誤り訂正符号化したならば、デマッピング・モジュール５２８はビット誤り率を減少させるように受信信号を誤り訂正復号化してもよい。前方誤り訂正の一部として、誤り訂正処理はデータ信号の実効誤り発生率を減少させる。前方誤り訂正はバイナリー・データまたは記号に対して行なわれてもよい。
【００４４】
当該技術分野における通常の知識を有する者はＤＦＥ５２４を設計することができ、ＤＦＥの一般的な動作をよく知っていることも考えられる。したがって、本発明の独特または新規の特徴に関連したＤＦＥ動作原理以外には、ここに詳しく述べない。さらには、本発明の範囲から逸脱することなくＦＦＥ５１２またはＤＦＥ５２４以外の他のフィルタおよび等化器構成が使用されてもよいとも考えられる。
【００４５】
ＦＦＥ５１２とＤＦＥ ５２４は、通信路の歪み効果を補正するために受信信号を等化する。フィードバックの一部として、ＤＦＥ ５２４が受信して重みを付けた過去の値は合計用接合点５１６で到来した信号から減算される。ＦＦＥ ５１２とＤＦＥ ５２４とはＦＦＥとＤＦＥとの１つ以上のタップまたは段に関連した係数、あるいは他のスケーリング値を有してもよいということも考えられる。係数値は通信路効果の取り消し、反転または減少のために所望の信号等化を実現するように選択される。ある実施の形態においては、ＦＦＥ ５１２とＤＦＥ ５２４との係数値はここに記述される原理に基づいて選択される。
【００４６】
ここに記述される方法および装置の利点としては、ＦＦＥ ５１２、ＤＦＥ ５２４、およびプリコード・フィルタの係数値（要素３０８、図３）は、通信路の信号歪み効果に対
抗すると同時に雑音増幅とＤＦＥ帰還ループを通しての誤り伝搬による望ましくない効果を最小限にするように計算されて、選択される。これらの望ましい性質は、ここに記述される成分を利用することによってある通信路を通して従来得られていなかったレートでデータを通信することを可能にする。さらには、既存の集積回路プロセスと構造を使ってすべての構成要素の最適な複雑さを実施することができる。それと同様に、高速データ通信時に使用可能な時間内に十分複雑な処理を実行することができる。
【００４７】
係数計算を以下に説明する。説明のために具体的なフィルタ構成を使用したが、ＤＦＥ、ＦＦＥ、またはプリコード・フィルタを任意のフィルタまたは信号変更装置で置換えてもよいことに留意すべきである。
【００４８】
図６Ａは典型的な受信パルスの典型的なプロットを示す。受信信号はデータ記号によりスケーリングされた多くのパルスの重畳である。図示のように、受信パルス６０４は垂直軸６０８上の電圧と水平軸６１２上の時間の関数として表示されている。メインカーソル６２０はサンプル点６１６を確認する。サンプル点はスライサーがデータ記号の値を求める点であると考えられてもよい。メイン・カーソル６２０の前のサンプル点はカーソル前点６２４と定義され、メインカーソルの後のサンプル点はカーソル後点６２８と定義される。ある実施の形態では、ＦＦＥの動作はカーソル前符号間干渉の緩和を目的とするが、ＤＦＥの動作は主としてカーソル後符号間干渉の緩和を目的とする。ある実施の形態においては、通信路を介して受信されてきたＦＦＥ処理済みのパルスが位相の最小であるモニックのパルス、すなわち、すべてのカーソル前情報が全部除去されたパルスであるようなＦＦＥ動作を実現することが望ましい。
【００４９】
図６Ｂは符号間干渉を含む典型的な受信信号の典型的なプロットを示す。ここで、図６Ａと同様の要素に対して同じ符号が使われる。説明のために、符号間干渉信号サンプル６４０は所望の信号サンプル６１６と共に示されている。通信路の歪みの結果、所望の信号サンプル６１６は符号間干渉信号サンプル６４０の干渉を受けて受信信号６７０のサンプル６５０を発生するかもしれないことも考えられる。以上に述べたところから明らかなように、所望のサンプル６１６は干渉サンプル６４０に結合して、大きさの減少された信号６５０を発生するだろう。極端な例を挙げれば、通信路の等化がないとき、大きさの減少された電圧６５０がスライサーに供給されると誤判定になることが分かる。これは記号誤りを生成し、あるマッピング方法では、各記号が多くの２進ビットに対応してしまうことがあるので、特に厄介な問題である。ここに記述される方法および装置は、等化を実現してこれらの欠点を解消する。
【００５０】
本発明の方法への導入として、図５において、畳み込み
【００５１】
【数１】
2005531989.tif 000002
【００５２】
によって等化前の受信機の出力を定義することができ、同式を
【００５３】
【数２】
2005531989.tif 000003
【００５４】
（ただし、値Ｃ0ｄnはメインカーソル、Ｃ0ｄnの前の項はカーソル前項、そして、Ｃ0ｄnの後の項はカーソル後項である）に展開することができる。変数Ｃは等価通信路の係数を表し、ｄはデータ記号を表し、変数Ｎはサンプリング時刻を表す。それで、ｎ−１は、前のサンプリング時刻であるが、ｎは現在のサンプリング時刻である。
【００５５】
それと同様に、ＦＦＥ出力は
【００５６】
【数３】
2005531989.tif 000004
【００５７】
として表してもよく、同式は
【００５８】
【数４】
2005531989.tif 000005
【００５９】
に展開されてもよい。
【００６０】
以上から明らかなように、ＦＦＥはメインカーソルとＫ3個のカーソル後項をそのまま残してカーソル前項を除去するように構成されている。言い替えれば、メインカーソルｄnとメインカーソルの右側の項を残してＦＦＥの出力を形成する。
【００６１】
ＤＦＥ係数を｛ｂn｝とすると、スライサー入力は
【００６２】
【数５】
2005531989.tif 000006
【００６３】
（ただし、
【００６４】
【数６】
2005531989.tif 000007
【００６５】
は推定値、ｄに等しいかもしれない）と定義されてもよい。
このように、
【００６６】
【数７】
2005531989.tif 000008
【００６７】
がｄに等しいときに、正確にフィードバックされた記号判定に対して、Ｋ４はＫ３以上であり、
【００６８】
【数８】
2005531989.tif 000009
【００６９】
ならば、
【００７０】
【数９】
2005531989.tif 000010
【００７１】
Ｋ４がＫ３以下であるとき、打ち消されずに残ったカーソル後ＩＳＩがあるだろう。これらの方程式は受信機の中での信号とそれらの処理を定めると考えられる。
【００７２】
以上に述べたように、スライサーは誤った判定を下すとその誤った判定はＤＦＥにフィードバックされ、誤り伝搬になってしまう。フィードバックの結果、誤りは積み重なることがある。前方誤り訂正処理がＤＦＥの後に実行される実施の形態では、このような誤り伝搬は長い誤り列が前方誤り訂正処理に提供されることをもたらすこともある。スライサーは前方誤り訂正による符号化利得なしで動作するので、この問題は複雑になる。よって、スライサーの誤り発生率はより高くなり、誤り伝搬の尤度を増やしてしまう。その結果として、通信セッションは、中止されて再開されなければならない。一般には、これは望ましくない事態である。
【００７３】
ここに記述される方法および装置のある実施の形態においては、従来技術の欠点を解消するように、係数が部分的プレコーディング方法に基づいて選択される。要するに、プレコーディングは限られた数のポスト・カーソルのみに対して実行され、そして、ＦＦＥ処理とＤＦＥ処理も受信先で行なわれる。プリコーダ、ＦＦＥ、およびＤＦＥの係数の選択と計算は以下に述べたように行なわれる。係数選択とプリコーダ、ＦＦＥ、およびＤＦＥの組込みの結果、カーソル前とカーソル後の符号間干渉は除去されるか軽減され、誤り伝搬も許容レベルまで削減されるか除去される。さらには、受信機に供給される信号のピーク対平均（ＰＡＲ）値は許容できる範囲内にあり、誤り伝搬は、最小限にされるか、または除去される。
【００７４】
以上に説明したように、ＦＦＥは多項式の係数として表示されることがある。このように、多項式は
【００７５】
【数１０】
2005531989.tif 000011
【００７６】
と表されてもよく、同式は積の形で
【００７７】
【数１１】
2005531989.tif 000012
【００７８】
（ただし、ｒはｆ値の関数であり、多項式の根である）として因数分解されてもよい。展開された形では、これはＫ次多項式であると思われる。さらには、得られたＫ次多項式が最小位相根と最大位相根に因数分解されてもよいということは理解されるべきである。最小位相根はすべてのｋに対してｒkの絶対値が  <１であるすべての根と定義され、最大位相根はすべてのｋに対してｒkの絶対値が  >１であるすべての根と定義される。
【００７９】
通信路には有限周波数応答があるので実際行なわれている所では１に等しい例は不可能であろう。一般には、トレーニング済みのＦＦＥは最大位相型システムである。一般には、トレーニング済みのＤＦＥは最小位相型である傾向がある。言われたことから判断すると、ミックスト位相システムの根値の大きさは１より大きいのと１より小さいのとからなっている。トレーニング済みのＦＦＥフィルタをこのように了解の上、本発明の企図するトレーニング方法を説明することができる。
【００８０】
次に、ここに記述される等化とプレコーディングの利点を図７によって説明する。図７は例示的な動作方法を説明するための動作流れ図を示す。一般には、ここに記述される方法はトレーニングと処理を行なってＦＦＥとＤＦＥのためにプリコーダ係数と等化器係数を作り出すことにある。その結果、送信機におけるプリコーダの動作により、誤り伝搬の寄与の最も高いカーソル後干渉の部分が軽減されるか、または除去され、受信機のＦＦＥの動作により、カーソル前干渉が軽減されるか、または除去される。受信機のＤＦＥの動作により、残留カーソル後干渉が除去される。ある実施の形態では、ＤＦＥの長さ、すなわち、タップの数および係数の数はＮ＋１によって与えられるプリコーダの係数の数より大きくされる。このように、ステップ７０４においてＤＦＥは関連付けられたプリコード・フィルタより多くのタップを持つように構成されている。よって、ＤＦＥにおけるタップの数は、プリコード・フィルタによってプリコードされるべきポスト・カーソルの数より大きい。
【００８１】
ＤＦＥ内の最初の係数値はＤＦＥに最も大きい影響を与えることに留意すべきである。よって、最初のＮ個のＤＦＥタップはＤＦＥ出力の動作に最も大きい影響をあたえると考えられる。よって、ＤＦＥの最初のＮ個の係数が非ゼロ値にセットされている場合に比べて、ＤＦＥの最初のＮ個の係数がゼロにセットされている場合のＤＦＥにフィードバックされるスライサーの誤りは、追加の誤りを伝搬させる可能性が低い。このように、ゼロにＤＦＥの最初のＮ個の係数をセットすることはスライサーによる後続判定における、追加誤りの尤度を軽減する。以下にはより詳しくＤＦＥフィルタの最初のＮ個のタップを実現するためにプリコーダをどのように使用するかについて述べる。
【００８２】
次のステップ７０８においては、トレーニング・プロセスは開始される。トレーニングはフィルタ係数計算のプロセスを含む。ある実施の形態においては、受信機または送信機が通電するか、または作動する都度、トレーニングが起こる。別の実施の形態では、システム設計中に、トレーニングは起こり、フィルタ係数はハードコード化される。ステップ７１２において、ＦＦＥは典型的な最大位相フィルタでなく、ミックスト位相フィルタとしてトレーニングされる。言い替えれば、ＦＦＥのタップの係数が求められるトレーニング・イベントが起こる。ＦＦＥはパラメータとして最小と最大位相項の両方を含むように構成されているので、ミックスト位相型である。トレーニングは通信が送信機と受信機の間のデータ交換の一部として始まると起こる実時間動作を含んでもよいということも考えられる。ここで、最小自乗平均（ＬＭＳ）アルゴリズムにおいて係数を求めるために要求されるランダムか擬似ランダム系列を利用するか、または既知か所定の系列を利用してもよい。
【００８３】
さらには、すべての機器が既知の通信路に出会うだろうと想定することができるということも考えられる。このような想定をすれば、システムの設計段階において典型的な通信
路を見積ることができ、これらの所定値を使用することによって等化器システムをハードコード化するか、または配線論理で実現することができる。そのような実施の形態では、トレーニング・プロセスが起こるのは通信セッションが始まる都度ではなく、機器の設計と製造中である。トレーニングは、ハードウェアとソフトウェアシステムまたはその組合せによって実現することができる。プロセッサか機械が実行できるコードをメモリに格納し、プロセッサで実行することにより、係数値を求めることができる。ハードコード化された論理、遅延回路、合計用接合点、乗算器または他のハードウェアはトレーニングに利用することができる。ここに記述される方法はコンピュータ・プログラム論理が記録されているコンピュータ使用可能媒体、ハードウェア、または両者の結合により実現できるということも考えられる。
【００８４】
それと同時にまたはその後、ステップ７１６でのトレーニングにより最初のＮ個の係数は強制的にゼロに抑え込まれ、テールは非ゼロ値を取ってもよい。テールは最初のＮ個の値以外のフィルタ係数値として定義される。ある実施の形態では、トレーニングの前に最初のＮ個の係数値がゼロにセットされてからトレーニングが行われる。ある実施の形態においては、最初のＮ個の係数を所定値にセットすると同時にＦＦＥ係数値を求めるために、以上説明されたような任意のトレーニング・プロセスが実行される。他の実施の形態では、最初のＮ個の係数はゼロ以外の所定値にセットされ得ることも考えられる。ある実施の形態においては、ＦＦＥとＤＦＥは同時にトレーニングされる。
【００８５】
項Ｎは特定の設計パラメータと所望のフィルタ/等化器の複雑さに基づいて選択される任意の数を表示する。ある実施の形態においては、ＮはＮの値がスライサーへの誤りのフィードバックによる破局的故障を軽減するか、または除去するに十分であるように選択される。ＤＦＥの最初のＮ個の係数をゼロにセットすることにより、信号等化におけるＤＦＥの有意度は軽減され、よって、誤り伝搬の機会は少なくされる。ある実施の形態では、Ｎは４にセットされる。他の実施の形態ではＮの値は１〜５０範囲にある。
【００８６】
最初のＮ個の係数をゼロまたは他の所定値にセットするように、本発明の方法および装置はさもないとＤＦＥにより等化されるであろう最初のＮ個のポスト・カーソルの効果をプリコード（等化）する責任を持つプリコーダを実現する。その上、強制的にゼロに抑え込まれるＤＦＥ係数の数とプレコーディングのレベルの間１対１対応がある必要はない。
【００８７】
ＤＦＥの最初のＮ個の係数がトレーニング中にゼロにセットされ、ＦＦＥフィルタが同時にトレーニングされるので、ＦＦＥフィルタの主タップは、Ｎ個のカーソル位置だけ調整されるかシフトされる。言い替えれば、タップ遅延線構成の典型的場合には主カーソル位置は最後のタップでなく、最後のタップからＮ個のタップだけ離れた位置である。
【００８８】
初期の係数計算プロセスのこの段階では、プレコーディングは存在しなく、最初のＮ個のＤＦＥ係数はゼロにセットされているので、ＦＦＥトレーニングはカーソル後干渉とカーソル前干渉の両方を定めるＦＦＥ係数値を生成する。よって、ＦＦＥはミックスト位相フィルタである。プリコード・フィルタ等による更なる等化と係数調整がなければ、システム全体とＦＦＥは雑音を増大させてしまうだろう。これはミックスト位相ＦＦＥが雑音を増大させるからである。
【００８９】
この方法では、雑音増大効果を克服ために、トレーニング済みのＦＦＥの係数に対しスペクトル因子分解を行う。分解はステップ７２０において行われる。ミックスト位相ＦＦＥ（Ｆ'）の根は
【００９０】
【数１２】
2005531989.tif 000013
【００９１】
と表すことができる。
【００９２】
この方程式から、根は変数ｒ'Kにより表される。ステップ７２０の一部として、１より小さい全てのｒ'K値を確認するための処理が行われる。これらは最小位相根と定義される。根を求めるのに任意の求根アルゴリズムを使用してもよい。このアルゴリズムはハードウェア、ソフトウェア、または両者の結合により実現することができる。また、ステップ７２０は、１より大きい全てのｒK値の確認を含む。これらは最大位相根と定義される。
【００９３】
最小位相根に対して、送信機プリコーダ関数を表すＰ（ｚ）は因数分解された形
【００９４】
【数１３】
2005531989.tif 000014
【００９５】
で表すことができ、以下に示すように、ステップ７２４において、同式はｚの多項式に展開できる。ただし、｛ｐ｝は係数値であり、ｚ-1はタップ遅延線フィルタにおける遅延量のユニットを表す。
【００９６】
【数１４】
2005531989.tif 000015
【００９７】
ステップ７２８において、この係数値｛ｐ｝の集合は受信機と結合した送信機に送信して戻る。そして、ステップ７３２において、これらの係数値は送信機におけるプリコーダのためのプリコーダ係数値として利用される。
【００９８】
ステップ７２０ー７３２を要約すると、ステップ７１２のトレーニングにより求めたＦＦＥ係数はスペクトル因子分解され、最小位相根は確認され、多項式の形成に使用される。この多項式の係数はプリコード・フィルタに送信され、プリコーダ係数値として使用される。このことによって、プリコーダフィルタ係数が求まる。
【００９９】
次にまたはそれと同時に、最終的なＦＦＥ係数を求めることが望ましい。前のステップ７２０においては、トレーニング済みのＦＦＥ係数をスペクトル因子分解した。プリコーダフィルタ係数を求めるのに使用された最小位相根の確認と違って、今度の作業が確認しようとする根は最大位相根、即ち、全てのｋ値に対して１より大きい根である。根を求めるのに任意の求根アルゴリズムを使用してもよい。このアルゴリズムはハードウェア、ソフトウェア、または両者の結合として実現することができる。これらの根は
【０１００】
【数１５】
2005531989.tif 000016
【０１０１】
で表すことができ、以下に示すように、ステップ７３６において、同式はｚの多項式に展開できる。ただし、Ｆは係数値であり、ｚ-1はタップ遅延線フィルタにおける遅延量のユニットを表す。
【０１０２】
【数１６】
2005531989.tif 000017
【０１０３】
Ｆ'（ｚ）（因数分解されていない）とＦ（ｚ）（因数分解されている、非既約）の間の相違はＦ（ｚ）は因数分解された多項式の最大位相根をＦ'（ｚ）'の係数の因子分解によって生じるように構成されたＦＦＥフィルタであるが、Ｆ'（ｚ）はミックスト位相フィルタであり、まだ因数分解されていないということである。
【０１０４】
ステップ７４０においては、この多項式の係数は受信機のＦＦＥフィルタの係数として用いられる。このように、ステップ７１２のトレーニングによるＦＦＥ係数はスペクトル因子分解の後に最大位相根から得られた多項式係数に取り替えられる。その後のステップ７４４においては、受信機と送信機の組を使用する通信を可能にすることができる。
【０１０５】
よって、一実施の形態を要約すると、ステップ７１２と７１６と関連して以上に述べたようなトレーニング・プロセス中にＤＦＥ係数とＦＦＥ係数とが求められ、ＤＦＥの最初のＮ個の係数値がゼロまたは別の値にセットされる。プリコーダ係数はトレーニング済みのＦＦＥ係数から得られる因数分解された多項式の最小位相根であると判断される。これはステップ７３２において行う。最後に、ＦＦＥ係数はトレーニング済みのＦＦＥから得られる因数分解された多項式の最大位相根としてセットされる。これはステップ７４０において行う。
【０１０６】
ここに記述される方法および装置の利点の一つはある実施の形態または変型例において、データ・モード作動中にＤＦＥまたは他のフィルタに適応を行わせることができることにある。データ・モードというのは送受信器の組がデータ源からのデータ等のデータを送信するたように動作する期間と定義される。データ・モードはトレーニング・モード、ハンドシェイク・モードまたは始動とは対照的に使われる。データ・モード時に、フィルタはフィルタ係数の随時適応を行って通信路内の経時変化をよく取り扱う、即ちそれによく適応することができる。初期トレーニング・プロセスは係数が正確に通信路を等化するという仮定の元に行われるが、初期トレーニング中に生成される値がわずかに不正確になるか、または通信路伝達関数が変化することもある。データ・モード時のＤＦＥ適応のために、最初のＮ個の係数はゼロに保たれ、他の係数はリアルタイムで適応させられてもよい。別の実施の形態では、最初のＮ個の係数の１つ以上は変更されてもよい。データ・モード時のＦＦＥ適応のために、係数はリアルタイムで適応させられてもよい。代替方法として、ミックスト位相フィルタとしてＦＦＥをトレーニングすることによって、ある実施の形態ではデータ・モード適応が問題になるフィックスド・プリコーダの影響を補正する。データ・モード時にサイド・チャンネルを介してまたは他の方法によってプリコーダを適応させることができるということも考えられる。
【０１０７】
ここに記述される方法および装置のもう一つの利点はＴｏｍｌｉｎｓｏｎ-原島型プレコーディング（ＴＨプレコーディング）との比較から明らかになるだろう。ＴＨ型プレコーディングの教示がここに記述される手法と異なった点はＤＦＥの排除である。ＴＨ型プレコーディングは受信機におけるＤＦＥの使用を除去することにより誤り伝搬の可能性を除去する。しかしながら、ＴＨ型プレコーディングの不利点はデータ・モード適応がないということである。データ・モード時の適応がないので、常に変化する通信路条件に適応できなくなり、得られた等化器はそれほど有効ではない。
【０１０８】
ＴＨ型プレコーディング続けると、送信信号の受信ＰＡＲ値が大きくなる。ＰＡＲは信号のピーク対平均値と定義される。ＰＡＲ値が大きいならば、受信先でより複雑で高価なアナログのフロント・エンドが必要になる。受信信号のＰＡＲ値が大きいならば、ＰＡR値の小さい信号に比べて受信先のアナログ・デジタル変換器はより多くの変換器ビットを必要とすることがある。この要件は変換器のサンプリングレートを制限して高速適用でのその使用を制限する。ここに記述される方法および装置によると、より望ましい、即ち、より低い受信信号のＰＡＲ値を得ることができる。
【０１０９】
代替実施例
ある代替実施例では、ステップ７３６、７４０においてＦＦＥはミックスト位相システムとして構成されてもよい。ミックスト位相ＦＦＥを実現ためにステップ７１２と７１６は、ＦＦＥとＤＦＥをトレーニングすることによって実行する必要がある。その後のステップ７２０において、システムはＦＦＥ係数により形成された多項式の根を因数分解し、プリコーダフィルタ係数をセットする。ステップ７３６が企図するように最終的なＦＦＥ係数としてＦ'（ｚ）の最大位相根を使用することの代わりに、本動作によりデータ・モード時にまたはトレーニング時にＦＦＥとＤＦＥを再トレーニングすることができる。この際、プリコード・フィルタはループを実行して（運転中で）もよい。この再トレーニング・プロセスのとき、最初のＮ個の係数は強制的にゼロに抑え込まれる。その結果、ＦＦＥはミックスト位相システムになるだろう。ＦＦＥは小量の雑音増大を引き起こすかもしれないが、この実施の形態はシステムとトレーニング・プロセスの複雑さを減少すると同時に、望ましい等化を実現し、誤り伝搬を軽減する。また、この実施の形態はプリコーダ係数推定時に起こり得る誤りを補正する。
【０１１０】
別の代替実施例では、雑音増大を減少するためにステップ７１２の形にゼロ（または、他の値）を付加したＦＦＥ係数を使用する。カーソル後成分を生成する部分的なＩＳＩ成分は発信元で処理されているので、さもないと受信信号のカーソル前成分をゼロまたは他の値に等化するであろうＦＦＥの係数をセットすることができる。これらの係数の１つ以上がゼロまたは他の小さい値にセットされているので、雑音増大は、軽減されるか、または除去される。これは以上に述べた等化の利点を提供すると同時に、システムとトレーニング・プロセスの複雑さを軽減する。
【０１１１】
以上に、本発明の様々な実施の形態を説明したが、本発明の範囲に属するずっと多くの実施の形態と態様が可能であることは当該技術に熟達せる者にとって明らかになるだろう。
【図面の簡単な説明】
【０１１２】
【図１Ａ】図１Ａは典型的な受信機および送信機の構成図を示す。
【図１Ｂ】図１Ｂは典型的な受信機・送信機の一組みの構成図を示す。
【図２】図２は典型的な通信路の周波数応答を示す。
【図３】図３は送信機の例示的な実施の形態の典型的な構成図を示す。
【図４】図４は有限インパルス応答フィルタとして実施されたプリコード・フィルタの例示的な実施の形態の構成図を示す。
【図５】図５は受信機の例示的な実施の形態の構成図を示す。
【図６Ａ】図６Ａは受信信号パルスの典型的なプロットを示す。
【図６Ｂ】図６Ｂは符号間干渉成分を含む受信信号の典型的なプロットを示す。
【図７】図７は例示的な動作方法を説明するための動作流れ図を示す。
【図１Ａ】
2005531989.tif 000018
【図１Ｂ】
2005531989.tif 000019
【図２】
2005531989.tif 000020
【図３】
2005531989.tif 000021
【図４】
2005531989.tif 000022
【図５】
2005531989.tif 000023
【図６Ａ】
2005531989.tif 000024
【図６Ｂ】
2005531989.tif 000025
【図７】
2005531989.tif 000026
【国際調査報告】
2005531989.tif 000027