(57)【要約】本発明は、電子発光（ＥＬ）ランプと共に使用するのに特に適した負荷放電検出を伴うドライバ回路を提供する。ドライバ回路は、負荷が放電された時を、定められた放電電流によって決定する。この情報は、負荷の新たな充電サイクルを開始するために用いられる。さらに、負荷を放電するための時間が最小限となるため、所定の周波数で負荷を充電するために最大限の時間を利用することができる。その結果、より高い性能を得ることができる。
2005529473.tif 000002
【特許請求の範囲】
【請求項１】
負荷を駆動するためのドライバ回路であって、
負荷が放電されているか否かを検出するとともに、負荷の放電を検出した際に放電終了信号を供給するように構成された検出回路と、
検出回路に動作可能に接続されるとともに、負荷の充電および放電を制御するように構成されたコントローラと、
を備えるドライバ回路。
【請求項２】
前記コントローラは、前記放電終了信号に応じて前記負荷の充電を可能にするため、新たな充電サイクルを開始する、請求項１に記載の回路。
【請求項３】
前記検出回路は、時間に対する前記負荷の電圧の勾配を検出することにより、前記負荷が放電されているか否かを検出する、請求項２に記載の回路。
【請求項４】
前記検出回路は、前記負荷が放電を開始した後、所定の時間にわたって前記負荷電圧の勾配を検出する、請求項３に記載の回路。
【請求項５】
前記検出回路は、
前記負荷に接続するためのその第１の端部を有する高電圧コンデンサと、
前記高電圧コンデンサの第２の端部に接続されるとともに、負荷を流れる電流と比較するための基準源を形成するように構成された電流源と、
前記負荷電圧の勾配を検出するための所定の状態に前記検出回路をプリセットするように構成されたプリセット回路と、
を有する、請求項４に記載の回路。
【請求項６】
前記電流源は、前記負荷を流れるマイナス電流と比較するためのマイナス基準電流を生成する、請求項５に記載の回路。
【請求項７】
前記負荷を流れるプラス電流と比較するためのプラス基準電流を生成するように構成された第２の電流源を更に備える、請求項６に記載の回路。
【請求項８】
前記負荷の放電を制御するために前記コントローラに対して供給される低周波信号を生成するように構成された低周波オシレータと、
前記負荷の充電を制御するために前記コントローラに対して供給される高周波信号を生成するように構成された高周波オシレータと、
を更に備える、請求項５に記載の回路。
【請求項９】
入力信号を受けるとともに出力信号を供給するように構成されたプロセッサと、
電子発光（ＥＬ）ランプと、
前記ランプに動作可能に接続されたドライバ回路と、を備え、
前記ドライバ回路は、
前記ランプが放電されているか否かを検出するとともに、前記ランプの放電を検出した際に放電終了信号を供給するように構成された検出回路と、
前記検出回路に動作可能に接続されるとともに、前記ランプの充電および放電を制御するように構成されたコントローラと、を有する、ポータブルデバイス。
【請求項１０】
前記コントローラは、前記放電終了信号に応じて前記ランプの充電を可能にするため新たな充電サイクルを開始する、請求項９に記載のデバイス。
【請求項１１】
前記検出回路は、時間に対する前記ランプの電圧の勾配を検出することにより、前記ランプが放電されているか否かを検出する、請求項１０に記載のデバイス。
【請求項１２】
前記検出回路は、前記ランプが放電を開始した後、所定の時間にわたって前記ランプ電圧の勾配を検出する、請求項１１に記載のデバイス。
【請求項１３】
前記検出回路は、
前記ランプに接続するためのその第１の端部を有する高電圧コンデンサと、
前記高電圧コンデンサの第２の端部に接続されるとともに、前記ランプを流れる電流と比較するための基準源を生成するように構成された電流源と、
前記ランプ電圧の勾配を検出するための所定の状態に前記検出回路をプリセットするように構成されたプリセット回路と、
を有する、請求項１２に記載のデバイス。
【請求項１４】
前記電流源は、ランプを流れるマイナス電流と比較するためのマイナス基準電流を生成する、請求項１３に記載のデバイス。
【請求項１５】
前記ランプを流れるプラス電流と比較するためのプラス基準電流を生成するように構成された第２の電流源を更に備える、請求項１４に記載のデバイス。
【請求項１６】
前記ランプの放電を制御するために前記コントローラに対して供給される低周波信号を生成するように構成された低周波オシレータと、
前記ランプの充電を制御するために前記コントローラに対して供給される高周波信号を生成するように構成された高周波オシレータと、
を更に備える、請求項１３に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体集積回路（ＩＣ）デバイスに関し、特に、電子発光（ＥＬ）ランプと共に使用するのに特に適した負荷放電検出を伴うドライバ回路に関する。
【背景技術】
【０００２】
ＥＬ−ランプは、携帯電話やＰＤＡにおいて、ＬＣＤディスプレイの逆光照明のために使用される。ＥＬ−ランプは、ランプ領域に沿って均一な輝度を有している。このことは、ＬＥＤが輝点を形成するため、ＬＥＤを使用する逆光照明において有利である。ＥＬ−ランプは、大容量のコンデンサのような働きをするため、２００〜４００ＨｚのＡＣ電圧によって駆動される。ＡＣ電圧（１００〜２５０Ｖ）の振幅が輝度を決定する。
【０００３】
ＥＬランプドライバは、ＥＬランプの均一な輝度を確保する際に重要な役割を果たす。従来のＥＬランプドライバは、様々な方法でランプの均一な輝度の達成を図っている。幾つかのＥＬランプドライバ、例えばカリフォルニア州サニーベイルのＳｕｐｅｒｔｅｘ社から入手可能なＳｕｐｅｒｔｅｘ  ＨＶ８２４は、制御された一定の放電電流を使用することなく、ランプ電圧の反対の極性が形成される前に、ランプ電圧を滑らかに減少させることを図っている。この装置では、反対の電圧がランプに対して直接接続されるため、急激な電圧変化が生じるが、その急激な変化により、ランプから音が発したり、アプリケーションの他の部分に電気的な乱れが生じたりする可能性がある。
【０００４】
他のＥＬランプドライバ、例えばアリゾナ州チャンドラーのＤｕｒｅｌ  Ｃｏｒｐｏｒａｔｉｏｎから入手可能なＤ３７１ＥＬランプドライバは、制御された一定の放電電流を使用して、ＥＬランプを放電する。しかし、ランプを放電するために必要な時間は、測定されることなくランプ周波数と所定の関係を有する。殆どの用途において、この放電時間は必要以上に長い。そのためＥＬランプの性能が低下し、輝度の低下をもたらす。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、優れた性能を有するドライバ回路が必要とされている。
【課題を解決するための手段】
【０００６】
本発明は、従来のドライバ回路の制限因子を扱うとともに、以下の利点を有する解決策を提供する。本発明は、負荷の放電に必要な最適な時間を自動的に決定する。放電時間は、それ自体を異なる負荷サイズすなわち負荷電圧に適合させる。また、負荷を放電するための時間が最小限となるため、所定の周波数で負荷を充電するために最大限の時間を利用することができる。その結果、より高い性能を得ることができる。例えば、本発明がＥＬランプと共に使用されると、より高い輝度を得ることができる。
【０００７】
本発明の一実施形態においては、負荷を駆動するためのドライバ回路が提供される。ドライバ回路は、負荷が実質的に放電されているか否かを検出するとともに、負荷の実質的な放電を検出した際に放電終了信号を供給するように構成された検出回路を備えている。また、ドライバ回路は、検出回路に動作可能に接続されるとともに、負荷の充電および放電を制御するように構成されたコントローラを備えている。コントローラは、放電終了信号に応じて負荷の充電を可能にするため新たな充電サイクルを開始する。
【０００８】
本発明のさらなる理解に伴う、他の目的および実現は、添付図面と共に以下の説明および請求の範囲を参照することにより明らかとなり十分に理解されよう。
【発明を実施するための最良の形態】
【０００９】
添付図面を参照しつつ、本発明の一例を更に詳細に説明する。
【００１０】
添付図面の全体にわたり、同じ参照符号は、同様又は類似の特徴及び機能を示す。
【００１１】
図１は、本発明の一実施形態に係るドライバ回路１０の適用例を示す。図示のように、ドライバ回路１０は、例えばＥＬランプ２０等の負荷に対して電力を供給する。ドライバ回路１０は、約３．３Ｖの低電圧ＤＣ供給源からの電流を用いてインダクタＬを繰り返し充電するとともに、ＥＬランプのキャパシタンスへと放電することにより、ＥＬランプに給電する。各サイクル毎にランプ電圧が増大される。十分な充電サイクルの後、ランプは制御された態様で放電され、反対の極性をもって再び充電される。このようにして、ＥＬランプの両端間に低周波の対称な電圧をもたらす。
【００１２】
図２は、本発明の一実施形態に係るドライバ回路１０の機能ブロック図を示す。ドライバ回路１０においては、ＥＬランプ電圧等の負荷電圧の周波数を制御するため、低周波（ＬＦ）オシレータ１２がコントローラ２２に対してＬＦ信号を供給する。ランプ電圧の周波数のデューティサイクルを５０％に確保するため、ＬＦ信号は、最初に、２の因数をもって周波数分割器１６を通過し、ＬＦdiv信号になる。高周波（ＨＦ）オシレータ１４は、外部インダクタＬ（図１に示す）のスイッチング周波数を制御するため、コントローラ２２に対してＨＦ信号を供給する。ＬＦおよびＨＦオシレータ１２，１４は互いに独立して動作するが、分割器１６の出力部におけるＬＦdiv信号は、コントローラ２２により、ＨＦ信号と同期がとられる。この同期により、インダクタが充電されている間にランプ放電段階が開始されることが防止されるとともに、ランプ充電段階が開始する時に十分な最初のインダクタ（ＨＦ）充電サイクルが確保される。
【００１３】
各ＨＦサイクル中、所定のエネルギー束がインダクタからランプへと移動され、各ＨＦサイクル毎にランプ電圧が増大する。多数のＨＦサイクルの後、ランプの充電が停止されるとともにランプが放電され、反対の電圧をもって新たな充電サイクルが開始される。ＬＦオシレータとＨＦオシレータとの間の比率によって、ランプ放電前に幾つのエネルギー束がランプに供給されるかが決まる。ＨＦオシレータは、１つのエネルギー束におけるエネルギーの大きさを決定する。そのため、両方のオシレータはランプ電圧の振幅を決定し、それと共にランプの明るさを決定する。
【００１４】
コントローラ２２は、ドライバスイッチ２６，２８を介して出力ステージ４０を制御することにより、ノードＬ＋，Ｌ−でインダクタを充電するとともに、勾配検出回路３０によるランプ放電の検出に基づいてノードＶｏｕｔでランプに給電する。また、コントローラ２２は、ノードＶｏｕｔでランプを放電するためのシンキング電流源およびソーシング電流源を有する放電制御回路３４を動作可能にすることにより、ランプの放電も制御する。放電電流の値はＥピンでの電圧により調整可能である。ドライバ回路１０において、勾配検出回路３０は、ランプの実際の放電が開始された後、電流が依然としてランプを通じて流れているか否かを検出する。ランプが放電され且つランプ電圧が高いプラスの値から０Ｖへと放電され或いはマイナスの値から０Ｖへと放電されている間は、勾配検出回路３０を通じて電流が流れる。電流の流れが停止すると、勾配検出回路３０は、コントローラ２２を介して放電終了信号を回路３４に供給する。このことは、ランプが完全に放電され且つランプ電圧のｄＶ／ｄｔの値が０になる場合に起こる。勾配検出回路３０によって検出される放電終了時に、コントローラ２２は次の充電サイクルを開始する。
【００１５】
ドライバ回路１０において、出力ステージ４０は、ＰＤＭＯＳ（Ｐ−チャンネル二重拡散ＭＯＳ）トランジスタ４２、ＮＤＭＯＳ（Ｎ−チャンネル二重拡散ＭＯＳ）トランジスタ４６、ダイオード４８，５２、ゲート制御を伴うカソードトリガスイッチング回路５６、及びゲート制御を伴うアノードトリガスイッチング回路５８を有する。ＰＤＭＯＳトランジスタ４２とダイオード４８とカソードトリガスイッチング回路５６とによって形成される出力ステージ４０の上半分の回路は、ランプのマイナス充電のために使用される。したがって、インダクタが充電され且つＰＤＭＯＳトランジスタ４２がＯＦＦに切り換わると、電源からＶ＋ピンおよびＬ＋ピンを介してインダクタに至る電流経路が遮断され、Ｌ＋ピンにおいてインダクタがマイナス電圧を生成する。ＮＤＭＯＳトランジスタ４６とダイオード５２とアノードトリガスイッチング回路５８とによって形成される出力ステージ４０の下半分の回路は、ランプのプラス充電のために使用される。したがって、インダクタが充電され且つＮＤＭＯＳトランジスタ４６がＯＦＦに切り換わると、インダクタからＬ−ピンおよびＧＮＤピンを介してグラウンドに至る電流経路が遮断され、Ｌ−ピンにおいてインダクタがプラス電圧を生成する。
【００１６】
図３Ａは、ランプ電圧の負の勾配（すなわち、ｄＶ／ｄｔ＜０）を検出するためのプリセット状態の勾配検出回路３０の詳細な回路図を示す。勾配検出回路３０は、高電圧コンデンサＣslope（例えば、４ｐＦ）と、一対の電流源Ｉref,neg及びＩref,pos、スイッチＳ０，Ｓ１，Ｓ２，Ｓ３及びインバータ６６を有している。コンデンサＣslopeは、ランプ電圧の勾配を電流に変換する。この勾配は、放電制御回路３４の電流源がＶｏｕｔでランプを放電する時に生じる。電流源Ｉref,neg及びＩref,posは、一般に比較的小さい約０．６μＡのプラスおよびマイナスの基準電流をそれぞれ生成する。これらの基準電流は、ランプに流れる電流Ｉslopeあるいはランプから流れる電流Ｉslopeと比較してＩslopeが無視でき程度に小さくなったか否かを決定するために使用される。その結果slopeDetは、放電終了信号としてコントローラ２２（図２）に出力される。回路３０において、スイッチＳ０〜Ｓ３は、ＭＯＳトランジスタを用いて実施されても良く、コントローラ２２によって制御される。
【００１７】
図３Ａに示すように、勾配検出回路３０は、負の勾配の検出が開始される前にランプの実際の放電を開始するために導入される“デッドタイム”の間、プリセット状態で維持される。デッドタイムは、ＨＦ信号の１サイクルのオン時間と等しくなるように設定される。
【００１８】
このプリセット状態においては、負の勾配が検出される前に、プリコンディショニングのためにスイッチＳ３が閉じられ、それにより、ノード電圧Ｖｘがグラウンドレベルまで放電される。このように勾配検出回路３０をプリセットすることにより、ランプ電圧の勾配が０．２Ｖ／μｓを下回ると、出力slopeDetがトグルする。この値は、Ｃslopeおよび基準電流により、ｄＶ／ｄｔ＝Ｉref／Ｃslopeに基づいて決定される。
【００１９】
図３Ｂは、ランプ電圧の負の勾配を検出するための通常の動作における勾配検出回路３０を示す。図示のように、ランプ電圧の勾配に比例するＩslopeとの比較のためにマイナスの基準電流を使用できるよう、スイッチＳ０のみが閉じられている。｜Ｉslope ｜＞Ｉref,negである場合、ランプは依然として放電されていることを示す。その状態下で、電圧Ｖｘは、Ｖgnd−Ｖdiodeでクランプされる。ここでＶdiodeは、スイッチＳ３のバックゲートダイオードの両端間の電圧である。すなわち、Ｖｘは、｜Ｉslope ｜とＩref,negとの間の差によって低い状態（約０Ｖ）に維持される。したがって、図２に示されるコントローラ２２に送られる出力slopeDetはロジックハイ（Ｈ）である。これにより、コントローラ２２は、アクティブ（ハイ）enDischarge信号を供給して制御回路３４を放電し、ランプを放電し続けることができる。
【００２０】
ランプ電圧の勾配が０．２Ｖ／μｓ未満になると、｜Ｉslope ｜＜Ｉref,negとなり、ランプが完全に放電されることを示す。したがって、Ｖｘは、｜Ｉslope ｜とＩref,negとの間の差をもってプラスに充電される。この時、電圧Ｖｘは、Ｖdd＋Ｖdiodeでクランプされる。ここで、Ｖdiodeは、スイッチＳ２のバックゲートダイオードの両端間の電圧である。これにより、ランプが完全に放電されることを示すために、ロジックロー（Ｌ）のslopeDetがコントローラ２２（図２）に供給される。その後、コントローラ２２は、非アクティブ（ロー）enDischarge信号を出力して、制御回路３４を放電する。これにより、ランプ放電電流が絶たれる。また、コントローラ２２は、アクティブ（ハイ）enCharge信号を生成して、ドライバスイッチ２６，２８を制御し、次の充電サイクルを開始する。
【００２１】
図３Ｃは、ランプ電圧の正の勾配（すなわち、ｄＶ／ｄｔ＞０）を検出するためのプリセット状態の勾配検出回路３０を示す。このプリセット状態においては、正の勾配が検出される前に、プリコンディショニングのためにスイッチＳ２が閉じられている。図３Ｄは、ランプ電圧の正の勾配を検出するための通常の動作における勾配検出回路３０を示す。この場合、スイッチＳ１が閉じられている。図３Ｃおよび図３Ｄにおける回路３０の動作は、図３Ａおよび図３Ｂに示されるそれと同様である。したがって、簡潔さを期すため、関連する説明を省略する。
【００２２】
図４Ａおよび図４Ｂは、２つの異なる放電状態におけるタイミングチャートを示す。図４Ａに示すように、LFdiv信号の立ち上がりにより、ランプのマイナス放電が可能になる。一方、プラス放電は、LFdiv信号の立ち下がりによって開始される（図５に示す）。
【００２３】
前述したように、電圧勾配の検出は、デッドタイム後、すなわちLFdiv信号が立ち上がってからｔデッド秒後に開始される。図４Ａにおいて、ランプの放電はデッドタイム内において完了する。この場合、制御信号enDischargeは、デッドタイム直後にコントローラ２２によって無効にされる。プラスおよびマイナスのランプ電圧振幅の不均衡を防止するため、各ＨＦサイクルが全面的に使用される。この主な理由は、ＥＬランプ両端間の平均ＤＣ電圧の存在によって寿命が短くなり、したがって、プラスおよびマイナスのランプ電圧振幅が等しくなければならないためである。次のＨＦサイクルを待つことにより、最初の充電サイクルは、常に所定の良く知られた充電を伴う完全なＨＦサイクルである。したがって、ランプの充電は、デッドタイム後、次のＨＦサイクルの初めに開始される。その結果、enCharge信号がＨでイネーブルされる。
【００２４】
図４Ｂは、放電プロセスがｔデッド秒よりも長い時間を要する状態を示す。この場合、enDischarge信号は、ランプ放電の完了の検出直後に無効にされる。制御信号enChargeは、検出後、次のＨＦサイクルの初めに、コントローラ２２によってアクティブになる。
【００２５】
図５は、異なる状況下で様々な信号およびその状態を示す更に詳細なタイミングチャートを示す。図５において、ＬＦsyncはＨＦ信号と同期がとられた後のＬＦdiv信号である。ＬＳdriver信号はドライバスイッチ２８の入力および出力を示す。一方、ＨＳdriver信号は、ドライバスイッチ２６の入力および出力を示す。また、lamp flank信号は、明確さを期すため、Ｖｏｕｔの放電勾配部分のみを示すＶｏｕｔ信号の詳細な態様を示している。
【００２６】
特定の実施形態と関連して本発明を説明してきたが、前述した説明を考慮すれば、多くの代案、改良、変形が当業者にとって明らかであることは言うまでもない。例えば、充電開始前に容量性負荷を放電することが有益である場合には、フルブリッジの用途で本発明が使用されても良い。したがって、本発明は、添付の請求項の思想および範囲内に入るそれらの代案、改良、変形の全てを包含するものである。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に係るドライバ回路の適用例を示す図。
【図２】本発明の一実施形態に係るドライバ回路の機能ブロック図。
【図３Ａ】本発明の一実施形態に係る、負荷電圧の負の勾配を検出するためのプリセット状態の勾配検出回路の詳細な回路図。
【図３Ｂ】負荷電圧の負の勾配を検出するための通常の動作における図３Ｂの勾配検出回路を示す図。
【図３Ｃ】負荷電圧の正の勾配を検出するためのプリセット状態の本発明の実施形態の勾配検出回路を示す図。
【図３Ｄ】負荷電圧の正の勾配を検出するための通常の動作における図３Ｃの勾配検出回路を示す図。
【図４Ａ】図４Ａおよび図４Ｂは、２つの異なる放電状態を示すタイミングチャート。
【図４Ｂ】図４Ａおよび図４Ｂは、２つの異なる放電状態を示すタイミングチャート。
【図５】異なる状況下で様々な信号およびそれらの状態を示す、更に詳細なタイミングチャート。
【符号の説明】
【００２８】
１０  ドライバ回路
１２，１４  オシレータ
１６  周波数分割器
２０  ＥＬランプ
２２  コントローラ
２６，２８  ドライバスイッチ
３０  勾配検出回路
３４  放電制御回路
４０  出力ステージ
４２  ＰＤＭＯＳ（Ｐ−チャンネル二重拡散ＭＯＳ）トランジスタ
４６  ＮＤＭＯＳ（Ｎ−チャンネル二重拡散ＭＯＳ）トランジスタ
４８，５２  ダイオード
５６  カソードトリガスイッチング回路
５８  アノードトリガスイッチング回路
６６  インバータ
【図１】
2005529473.tif 000003
【図２】
2005529473.tif 000004
2005529473.tif 000005
2005529473.tif 000006
2005529473.tif 000007
【図５】
2005529473.tif 000008
【国際調査報告】
2005529473.tif 000009
2005529473.tif 000010