(57)【要約】【課題】想定対象のアプリケーションの規格を満たし、かつ、この目的のためのどの方法と回路の各々よりもパワー消費が低い、RF伝送器回路の出力電圧を変調するための方法と、RF伝送器回路とを提供すること。【解決手段】本発明は、電圧制御発振器と、デジタル／アナログ変換器と、アンテナ回路とを有する伝送器回路の出力電圧を変調するための方法であって、電圧制御発振器からの十分なパワーの出力信号をアンテナ回路に直接送信し、かつ、電圧制御発振器の出力信号の周波数を直接変調する方法に関する。本発明は、更に、タンク回路を有する電圧制御発振器と、デジタル／アナログ変換器と、アンテナ回路とを有する伝送器回路であって、電圧制御発振器が、十分なパワーの出力信号をアンテナ回路に直接送信するように適合化されており、かつ、デジタル／アナログ変換器が、電圧制御発振器の出力周波数を変調するように構成されている伝送器回路にも関する。電圧制御発振器の周波数を変調させるために、容量性の負荷回路を、電圧制御発振器のタンク回路または水晶発振器回路に接続することが出来る。【選択図】図１
2005508104.tif 000002
【特許請求の範囲】
【請求項１】
変調入力を有する電圧制御発振器と、デジタル／アナログ変換器と、アンテナ回路とを有する伝送器回路の出力電圧を変調させるための方法であって、
前記ＤＡコンバータの出力信号を前記電圧制御発振器の前記変調入力に印加することにより、前記電圧制御発振器からの出力信号を前記アンテナ回路に送信し、かつ、前記電圧制御発振器の前記出力信号の周波数を直接変調させる方法。
【請求項２】
前記電圧制御発振器の前記周波数を直接変調させるために、前記電圧制御発振器のタンク回路に容量的に負荷をかける、請求項１に記載の方法。
【請求項３】
前記電圧制御発振器の前記周波数を直接変調させるために、前記電圧制御発振器の水晶発振器回路に容量的に負荷をかける、請求項１に記載の方法。
【請求項４】
タンク回路を有する電圧制御発振器と、デジタル／アナログ変換器と、アンテナ回路とを有する、特に、ブルートゥース・アプリケーションとハイパーラン・アプリケーションのための伝送器回路であって、
前記電圧制御発振器が、十分なパワーの出力信号を前記アンテナ回路に直接送信するように適合化されており、かつ、前記デジタル／アナログ変換器が、前記電圧制御発振器の出力周波数を変調するように構成されている、伝送器回路。
【請求項５】
前記電圧制御発振器の前記周波数を変調させるために、容量性の負荷回路が、前記電圧制御発振器の前記タンク回路に接続されている、請求項４に記載の伝送器回路。
【請求項６】
前記電圧制御発振器の前記周波数を変調させるために、容量性の負荷回路が、前記電圧制御発振器の水晶発振器回路に接続されている、請求項４に記載の伝送器回路。
【請求項７】
前記電圧制御発振器が、前記電圧制御発振器の中心周波数を同調させるための中心周波数設定回路を有する、請求項4〜6の何れかに記載の伝送器回路。
【請求項８】
前記電圧制御発振器を同調させるための前記中心周波数設定回路が、前記タンク回路に接続されている同調電圧源と電圧制御キャパシタ回路とを有する、請求項７に記載の伝送器回路。
【請求項９】
前記タンク回路が、第一抵抗回路を介してグラウンドに接続され、かつ、第二抵抗回路を介して供給電圧源に接続されている、請求項４に記載の伝送器回路。
【請求項１０】
前記アンテナ回路が、前記アンテナ回路のパワーノードの間に接続され、そのキャパシタンスを制御することが出来る、前記タンク回路の前記出力の間に接続された一連のキャパシタを有する、請求項4〜9の何れかに記載の伝送器回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タンク回路を有する電圧制御発振器と、デジタル／アナログ変換器と、アンテナ回路とを有する、特に、ブルートゥース(Bluetooth)アプリケーションとハイパーラン(Hiperlan)アプリケーションのための、伝送器回路の出力電圧を変調するための方法、および伝送器回路に関する。
【背景技術】
【０００２】
パワー増幅器の幾つかのアプリケーションの場合、エンベロープを一定に変調する必要がある。これは、アップミキサとパワー増幅器とにより行われる。例えば、RF信号を伝送するための伝送器回路は、従来、アップミキサとパワー増幅器との考え方を軸に構成されていた。電圧制御発振器は、アップミキサの第一ポートに信号を導き、アップミキサの第二ポートは、IF信号またはベースバンド信号を受信する。アップミキサは、これら2つの信号を乗算し、次いで、このRF信号が、パワー増幅器に送信される。この信号は、パワー増幅器により増幅された後、アンテナ回路に渡される。アップミキサは、断片的なN個の分割器が送信される信号により変調される位相ロックループに置き換えることが出来る。こうすることにより、電圧制御発振器も変調され、かつ変調された信号は、アンテナ回路に送信される。
【０００３】
伝送器回路に対するこの考え方は、出力パワーが0 dBmのように低いアプリケーションにも適用可能である。このようなアプリケーションの例として、ブルートゥースとハイパーランがある。しかしながら、これらのアプリケーションには、パワー増幅器の効率が低いという欠点がある。これは、このような低い出力パワーを得るためにパワー増幅器が使用するパワーが低くないという事実によるものである。ブルートゥース・アプリケーションの場合、パワー増幅器は、15〜10 mAの電流を消費する。
【０００４】
この観点から、本発明の目的は、想定対象のアプリケーションの規格を満たし、かつ、この目的のためのどの方法と回路の各々よりもパワー消費が低い、RF伝送器回路の出力電圧を変調するための方法と、RF伝送器回路とを提供することである。
【０００５】
上記の目的を達成するために、電圧制御発振器と、デジタル／アナログ変換器と、アンテナ回路とを有する、特にブルートゥース・アプリケーションとハイパーラン・アプリケーションのための、RF伝送器回路の出力電圧を変調するための方法であって、電圧制御発振器から出力信号をアンテナ回路に直接送信し、かつ、この電圧制御発振器の出力信号の周波数を直接変調する方法が提供される。この方法を用いることにより、従来技術で使用されているアップミキサまたは断片的なN個の分割器、およびパワー増幅器が不要になるため、回路全体のパワー消費を著しく低減させることが可能となる。
【０００６】
本発明の方法の好ましい実施例の場合、電圧制御発振器の周波数を直接変調させるために、電圧制御発振器のタンク回路には、容量性の負荷がかけられている。こうすることにより、電圧制御発振器の周波数は、最も効果的な方法で変調される。
【０００７】
本発明の方法の更に好ましい実施例の場合、電圧制御発振器のタンク回路に容量的に負荷をかけるために、デジタル／アナログ変換器の出力は、電圧制御発振器に直接供給される。デジタルアナログ変換器が、デジタルベースのバンド信号を容量性の負荷に変換するので、変調の必要な周波数変化を生じさせるために、この負荷をタンクに加えたり、またはタンクから除去することによって、変調を実現することが可能となる。
【０００８】
本発明の方法の更に好ましい実施例の場合、電圧制御発振器の周波数を直接変調させるために、電圧制御発振器の水晶発振器回路には、容量的に負荷がかけられる。電圧制御発振器内で必要な変調を生じさせる代替方法は、電圧制御発振器の中心周波数のための基準ソースとして通常設けられる結晶発振器回路に、容量的に負荷をかけることである。
【０００９】
本発明の方法の更に好ましい実施例の場合、電圧制御発振器の水晶発振器回路に容量的に負荷をかけるために、デジタル／アナログ変換器の出力が、電圧制御発振器の結晶発振器回路に直接供給される。最も有利な方法の場合、デジタル／アナログ変換器に容量的に負荷をかけることによって、水晶発振器回路の周波数を同調させることにより、電圧制御発振器を変調させることが出来る。電圧制御発振器は、閉じられた位相ロックループを介して、水晶発振器に追従する。
【００１０】
本発明の方法の更に好ましい実施例の場合、一定の振幅変調、具体的には、GFSK (Gaussean frequency shift keying)またはGMSK (Gaussean medium shift keying)が用いられる。これらの特定の変調方法は、特に、ブルートゥース・アプリケーションとハイパーラン・アプリケーションに必要な変調に適している。
【００１１】
上記の目的を達成するために、特にブルートゥース・アプリケーションとハイパーラン・アプリケーションのためのRF伝送器回路は、電圧制御発振器と、デジタル／アナログ変換器と、アンテナ回路とを有し、電圧制御発振器は、出力信号をアンテナ回路に直接送信するように適合化され、かつ、デジタル／アナログ変換器は、電圧制御発振器の出力周波数を変調するように構成されている。このような伝送器回路の場合、電圧制御発振器は、その出力信号をアンテナ回路に直接送信するために十分なパワーを供給するので、パワー増幅器のようにパワーを消費するアップミキサが不要となり、かつ追加のパワー増幅器が不要なので、パワー消費も低減する。
【００１２】
本発明の伝送器回路の好ましい実施例の場合、電圧制御発振器の周波数を変調させるために、容量性の負荷回路は、電圧制御発振器のタンク回路に接続される。これは、電圧制御発振器の変調を行う2つの有利な方法の1つである。
【００１３】
本発明の伝送器回路の更に好ましい実施例の場合、電圧制御発振器のタンク回路に容量的に負荷をかけるために、デジタル／アナログ変換器は、電圧制御発振器に接続される。この回路構成は、デジタル／アナログ変換器と電圧制御発振器のタンク回路との間に追加の回路段階がないため、有利である。タンク回路は、むしろ、デジタルアナログ変換器によって直接的な影響を受ける。
【００１４】
本発明の伝送器回路の更に好ましい実施例の場合、電圧制御発振器の周波数を変調するために、容量性の負荷回路は、電圧制御発振器の水晶発振器回路に接続される。これは、電圧制御発振器の周波数を変調する2つの有利な方法の第二の方法である。
【００１５】
本発明の伝送器回路の更に好ましい実施例の場合、電圧制御発振器の水晶発振器回路に容量的に負荷をかけるために、デジタル／アナログ変換器は、電圧制御発振器の水晶発振器回路に接続される。この場合も、電圧制御発振器の出力周波数を変調させるための回路を追加することは、不要である。
【００１６】
本発明の伝送器回路の更に好ましい実施例の場合、電圧制御発振器の水晶発振器回路は、位相ロックループを介して、電圧制御発振器に結合される。この位相ロックループにより、電圧制御発振器は、水晶発振器回路の変調に確実に追従する。
【００１７】
本発明の伝送器回路の更に好ましい実施例の場合、位相ロックループは、分周器回路と、位相検出回路と、ループフィルタ回路とを有する。これは、電圧制御発振器の出力周波数を水晶発振器回路の出力に確実に追従させるために必要な位相ロックループの機能を、位相ロックループが達成するのに有利な回路である。
【００１８】
本発明の伝送器回路の更に好ましい実施例の場合、電圧制御発振器は、電圧制御発振器の中心周波数を同調させるための中心周波数設定回路を有する。この中心周波数設定回路により、電圧制御発振器の中心周波数を特定の周波数範囲内の様々な値に、単純かつ有利な方法で同調させることが可能となる。
【００１９】
本発明の伝送器回路の更に好ましい実施例の場合、電圧制御発振器を同調させるための中心周波数設定回路は、タンク回路に接続されている同調電圧源と電圧制御キャパシタ回路とを有する。この回路構成により、有利な方法で、電圧制御発振器の中心周波数を設定し、かつ更に、電圧制御発振器の水晶発振器側で行われる可能性があるいかなる変調でも、電圧制御発振器のタンク回路に結合させることが可能となる。
【００２０】
本発明の伝送器回路の更に好ましい実施例の場合、タンク回路に接続されている電圧制御可能なキャパシタ回路は、これらのキャパシタ間のノードが同調電圧源に接続されている、キャパシタとして接続されている2つのバラクタを有する。バラクタを使用することにより、伝送器回路の残りの部分と一体になった、MOS技術による電圧制御キャパシタ回路を実施することが可能となる。
【００２１】
本発明の伝送器回路の更に好ましい実施例の場合、タンク回路は、第一抵抗回路を介してグラウンドに接続され、かつ、第二抵抗回路を介して供給電圧源に接続される。この回路構成により、出力信号をアンテナに直接出力し、かつ、これに応じてアンテナ回路を駆動させるのに十分なパワーを有する電圧制御発振器を、有利な方法で製造することが可能となる。
【００２２】
本発明の伝送器回路の更に好ましい実施例の場合、第一抵抗回路は、N型MOSFET素子を有し、かつ、第二抵抗回路は、P型MOSFET素子を有する。このようなタイプの能動素子を使用することにより、タンクとグラウンドとの間、およびタンクと供給電圧との間の負の抵抗段が、最も効率的な方法で実施される。
【００２３】
本発明の伝送器回路の更に好ましい実施例の場合、デジタル／アナログ変換器は、ビット電圧源と容量性の変調器回路とを有する。この容量性の変調器回路は、2n個の対のMOSFET素子を有し、これらのMOSFET素子の1対間のノードが、デジタル／アナログ変換器の出力ノードを形成して、可変電圧制御キャパシタンス素子を実現する、ことが好ましい。デジタル／アナログ変換器のこの回路構成は、このデジタルアナログ変換器の出力信号を、電圧制御発振器のタンク回路の出力または電圧制御発振器内で使用される水晶発振器の出力の何れかを変調するために、使用することが出来、かつこのビット入力をアナログ出力に翻訳する最も効率的な方法である。
【００２４】
本発明の伝送器回路の更に好ましい実施例の場合、アンテナ回路は、アンテナ回路の入力の間に接続され、そのキャパシタンスを制御することが出来る、タンク回路の出力の間に接続された一連のキャパシタを有する。この回路構成により、この回路のインピーダンスを適合化することによってアンテナ回路をマッチングさせたり、またはアンテナの変化を明確に補償することが可能となる。
【００２５】
次に、本発明の好ましい実施例を、図面を参照して説明する。
【発明を実施するための最良の形態】
【００２６】
図1によると、伝送器回路は、パワー電圧制御発振器2と、デジタル／アナログ変換器4と、アンテナ回路6とを有する。電圧制御発振器2は、タンク回路8を有する。このタンク回路8は、第一抵抗回路10を介して、グラウンド12に接続され、かつ、第二抵抗回路14を介して、本実施例の場合は1.8 Vの供給電圧VSを有する供給電圧源16に接続されている。
【００２７】
電圧制御発振器2のタンク回路8は、タンク回路8のノードTPとノードTNとの間に接続されているキャパシタC1とC2、タンク回路8のノードTPとノードTNとの間に接続されている更なるキャパシタC3、およびタンク回路8のノードTPとノードTNとの間に同様に接続されているインダクタL1を有する。第一抵抗回路10は、図1に示されている回路構成内において、タンク回路8とグラウンド12との間で負の抵抗段を形成する2つのMOSFET素子MN1とMN2とを有する。これらの2つのMOSFET素子MN1とMN2は、N型MOSFETである。これらは、回路を相応に適合化することにより、バイポーラ素子、NPN素子、PNP素子、MESFET素子等の素子とすることも出来る。第一抵抗回路10とグラウンド12との間には、インダクタL2がある。
【００２８】
第二抵抗器回路14は、図1に示されている第二構成内において、タンク8と供給電圧VSとの間の負の抵抗段を形成する2つのMOSFET素子MP1とMP2を有する。これらの2つのMOSFET素子MP1とMP2は、Ｐ型MOSFET素子である。これらは、回路を相応に適合化することにより、バイポーラ素子、NPN素子、PNP素子、MESFET素子、または類似の素子とすることも出来る。第二抵抗器回路14と供給電圧源16との間には、更なるインダクタL3がある。
【００２９】
図1によると、電圧制御発振器2は、電圧制御発振器2の中心周波数を同調させるために、同調電圧源18と、タンク回路8に接続されている電圧制御キャパシタ回路20とを有する、中心周波数設定回路を有する。この電圧制御キャパシタ回路20は、2つのバラクタ（電圧制御キャパシタンス素子）MN3とMN4と、同調電圧源18に接続された、これらの2つのバラクタMN3とMN4との間のノード20とを有する。同調電圧源の他の端子18Bは、グラウンド12に接続している。バラクタMN3とMN4のベース端子は、各々、ノードTNとノードTPに接続されている。
【００３０】
デジタルアナログ変換器4は、ビット電圧源22と、容量性の変調器回路24とを有する。容量性の変調器回路24は、図示されている回路構成内において、可変電圧制御キャパシタンスを実現する、2対のバラクタMN5, MN6とMN7, MN8とを各々有する。バラクタの対MN5, MN6とバラクタの対MN7, MN8の各々の間にあるノード26, 28は、各々、電圧制御発振器2のノードTNとTPに接続されている。ノード26, 28は、バラクタMN5〜MN8のベース端子に接続されており、バラクタMN5とMN7およびバラクタMN6とMN8の各々の他の端子は、各々、ビット電圧源22とグラウンド12に接続されている。
【００３１】
図1のデジタルアナログ変換器4は、ビット1の実施例しか示していない点に留意されたい。デジタルアナログ変換器4をより多くのビットに拡張させるには、以下の可能性がある。
(a)  ビット1を、図1に示されている2対のMOSFET素子によって表し、ビット2を、図1に示されている素子と同じ寸法を有する4対のMOSFET素子によって表し、かつ、ビットnを、図1に示されているビット1用の素子と同じ寸法を有する、2n個の対のMOSFET素子により表す。
(b)  ビットnも、2対構成である。従って、これらの素子の寸法は、図1に示されている素子の寸法よりも2n倍大きくなる。
(c)  (a)と(b)との組合せ。
【００３２】
アンテナ回路6は、タンク回路8のノードTPとTNとの間に、一連のキャパシタC4, C5, C6, C7を有する。少なくとも、アンテナ回路6のパワーノード30, 32の間に接続されているキャパシタC5とC6は、そのキャパシタンスの制御が可能である。キャパシタC4〜C7は、タンクに負荷をかけ、かつ従って、中心周波数に負荷をかける。同調を可能にするために、少なくともキャパシタC5とC6は、MOSキャパシタとして実施される。このようにして、信号の振幅を変化させることが可能となり、かつ、インピーダンスの適合化により、アンテナ負荷の変化を補償することが可能となる。
【００３３】
図1のアンテナ回路6は、更に、アンテナ回路内のアンテナを表す、2つの抵抗器R1とR2を有する。抵抗器R1は、インダクタL5を介して、アンテナ回路6のパワーノード30に接続されており、かつ、抵抗器R2は、インダクタL4を介して、アンテナ回路のパワーノード32に接続されている。インダクタL4とL5は、アンテナへの接続に使用される結合ワイヤのインダクタンスを表している。抵抗器R1とインダクタL5との間のノード34は、アンテナ回路の出力OPを形成する一方、抵抗器R2とインダクタL4との間のノード36は、アンテナ回路6の出力ONを形成する。2つの抵抗器R1とR2との間のノード39は、グラウンド12に接続されている。
【００３４】
図2は、電圧制御発振器2の電圧出力信号と、アンテナ回路4の電圧出力との、時間に対するグラフを示す。電圧制御発振器の電圧出力は、VVCOと記されており、かつ、アンテナ回路の電圧出力は、VANTと記されている。図2から明らかな点は、アンテナ回路6の抵抗器R1, R2（アンテナ）の抵抗器の差分値を150 Ωとし、かつ、電圧制御発振器の出力ピーク電圧を1.8 Vとすることにより、アンテナ回路の出力ピーク電圧が、0.8 Vとなることである。これは、考慮対象のアプリケーションを考慮すると、非常に満足できる結果である。
【００３５】
図3は、パワー電圧制御発振器によりアンテナ回路に送信されるパワーと、周波数の変化とを、電圧制御発振器2内のバラクタMN3, MN4の電圧の関数として示した結果である。パワー曲線は、POと記されており、かつ、周波数曲線はFfと記されている。図3は、約120 MHzへの同調に対応する電圧制御発振器の電圧差1.2 V、つまり2.4 GHzと2.52 GHzの間の周波数差に対して、パワー出力POが、4.15 dBmと4.4 dBmの間でしか変化しないことを示している。これは、アンテナ回路により送信されたパワーが、本発明の伝送器回路内での同調による影響を受けても、ほとんど変化しないことを示している。
【００３６】
図4は、ビット0、ビット1、ビット2を各々設定するために与えられた相対的な周波数のステップのグラフを示している。x軸はビットレベルを示し、y軸は相対的な周波数をkHzで示しており、絶対周波数は2.45 GHzである。図示されている実施例の場合、ビットを設定するためのこれらのステップは、18 kHzの精度に関連付けられている。すなわち、ビット1の場合、中心周波数は18 kHz毎に増加し、ビット2の場合、中心周波数は18 kHzの2倍の36 kHz毎に増加し、かつ、ビット3の場合、中心周波数は18 kHzの4倍の72 kHz毎に増加する。ブルートゥース規格の場合によると、6ビットのデジタル／アナログ変換器で、ビット毎に60 kHz変調させる必要がある。図4は、このような変調が、図1に示されているデジタル／アナログ変換器の1ビットによる実施例を用いたデジタル／アナログ変換器を使用することにより可能になることを示している。ブルートゥース・アプリケーションの場合、このようなデジタル／アナログ変換器は、電圧制御発振器を直接変調するように適合化されるため、水晶発振器の位相ロックループは、電圧制御発振器をその中心周波数の近くに導くだけで十分である。従って、周波数は、変調幅の範囲内において、全く自由である。
【００３７】
図5は、本発明のRF伝送器回路の他の実施例を示す。この実施例の場合、電圧制御発振器の水晶発振器回路に容量的に負荷をかけるために、デジタル／アナログ変換器(DAC)40は、電圧制御発振器44の水晶発振器回路42に接続される。水晶発振器回路(CR)42は、分周回路46(D(N))と、位相検出回路(PD)48と、ループフィルタ回路(LF)50とを有する位相ロックループを介して、電圧制御発振器(VCO)44に接続される。図5のデジタルアナログ変換器40と電圧制御発振器44は、図1に示されているように実施することが出来る。
【００３８】
図5の実施例の場合、デジタルアナログ変換器40は、それ自体は基準周波数を位相ロックループに供給する水晶発振器回路42の基準周波数を、変調させる。この位相ロックループは、ループフィルタ回路50の出力電圧が、電圧制御発振器44の中心周波数を設定するように構成されている。この周波数は、分周器回路46がNにより分周するため、基準周波数のN倍であることが分かる。この基準周波数が変化すると、ループフィルタ回路50の出力は、これらの変化に追従し、かつ、これにより、電圧制御発振器44の周波数変調が行われる。
【００３９】
4 dBmのパワーと120 MHzへの同調とに合わせて設計されている上述の伝送器回路の実施例は、ブルートゥース規格を十分満たしており、供給電圧が、4 mA 1.8 Vしか消散していないことを示している。これが、最先端技術の伝送器回路の特性に対する主な改善点である。
【００４０】
このデータに必要な修正点は、少なくとも振幅変調を一定にすることである。ブルートゥースの場合、この変調を、GFSKまたはGMSKとすることが出来る。この変調は、以下の方法により実現することが出来る。
(a)  デジタルベースバンド信号を容量性の負荷に変換するデジタルアナログ変換器によって容量性の変調を行うことにより、タンク回路に負荷をかける。この負荷をタンク回路8に加えたり、または、タンク回路8から除去することにより、周波数が変化し、すなわち、周波数変調が得られる。
(b)  電圧制御発振器は、通常、位相ロックループによって水晶発振器に接続されているため、デジタルアナログ変換器による容量性の負荷によって、この水晶発振器の周波数を同調させることにより、電圧制御発振器を変調させることも可能である。電圧制御発振器は、この閉じられた位相ロックループを介して、水晶発振器に追従する。
【図面の簡単な説明】
【００４１】
【図１】本発明の伝送器回路の第二配線図である。
【図２】電圧制御発振器の出力信号のパワーと、アンテナ回路の出力信号のパワーとの時間に対するグラフ図である。
【図３】電圧制御発振器によりアンテナ回路に送信されるパワーのパワー特性と、周波数の変化とを、電圧制御発振器内の電圧制御キャパシタ回路の電圧の関数として示したものである。
【図４】ビット0、ビット1、ビット2を各々設定するための相対的な周波数ステップのグラフ図である;
【図５】デジタルアナログ変換器が電圧制御発振器の水晶発振器を変調する実施例の概略的なブロック図である。
【符号の説明】
【００４２】
2…パワー電圧制御発振器
4…デジタル／アナログ変換器
6…アンテナ回路
8…タンク回路
10…第一抵抗回路
12…グラウンド
14…第二抵抗回路
16…供給電圧源
18…同調電圧源
20…電圧制御キャパシタ回路
22…ビット電圧源
24…容量性の変調器回路
26…ノード
28…ノード
30…パワーノード
32…パワーノード
34…ノード
36…ノード
39…ノード
40…デジタル／アナログ変換器
42…水晶発振器回路
44…電圧制御発振器
46…分周器回路
48…位相検出回路
50…ループフィルタ回路
【図１】
2005508104.tif 000003
【図２】
2005508104.tif 000004
【図３】
2005508104.tif 000005
【図４】
2005508104.tif 000006
【図５】
2005508104.tif 000007
【国際公開パンフレット】
2005508104.tif 000008
2005508104.tif 000009
2005508104.tif 000010
2005508104.tif 000011
2005508104.tif 000012
2005508104.tif 000013
2005508104.tif 000014
2005508104.tif 000015
2005508104.tif 000016
2005508104.tif 000017
2005508104.tif 000018
2005508104.tif 000019
2005508104.tif 000020
2005508104.tif 000021
2005508104.tif 000022
【国際公開パンフレット（コレクトバージョン）】
2005508104.tif 000023
【国際調査報告】
2005508104.tif 000024
2005508104.tif 000025
2005508104.tif 000026