(57)【要約】【課題】自動データ・ストレージ・ライブラリ、システムのプロセッサ・ノード、メソッド、およびコンピュータ読取り可能プログラム・コードなどのプロセッサの分散型ノード・システムで、ノード・システムのアドレッシング障害を処理することである。【解決手段】障害のアドレッシングは、少なくとも１つのプロセッサとネットワークへの少なくとも１つのインターフェースとを有する、プロセッサ・ノードのノード・システム内で処理される。ノード・アドレスがない、または重複アドレスが存在するなどの、ネットワークに関するプロセッサ・ノードのノード・アドレス障害が検出されると、プロセッサ・ノードはネットワークから使用不可となり、これによってプロセッサ・ノードが一時的に故障となるため、システムは動作可能なままである。不揮発性メモリ内に格納されたノード・アドレス障害を回避する代替ノード・アドレスを選択することができる。
2005531075.tif 000002
【特許請求の範囲】
【請求項１】
ネットワークと、
前記ネットワークのノードを含む複数のプロセッサ・ノードであって、前記複数のプロセッサ・ノードのそれぞれが、少なくとも１つのプロセッサと前記ネットワークへの少なくとも１つのインターフェースとを含む、複数のプロセッサ・ノードと、
を含み、
前記複数のプロセッサ・ノードのうちの少なくとも１つが、
前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、前記少なくとも１つのインターフェースで前記プロセッサ・ノードを前記ネットワークから使用不可とする、
プロセッサの分散型ノード・システム。
【請求項２】
前記少なくとも１つのプロセッサ・ノードが、
さらに不揮発性メモリを含み、
前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持し、
それ自体のノード・アドレスを決定するように試みることによって、前記ノード・アドレス障害を検出し、さらに
それ自体のものとして使用可能なノード・アドレスが決定できない場合は、前記不揮発性メモリ内の前記代替ノード・アドレスを選択する、
請求項１に記載のプロセッサの分散型ノード・システム。
【請求項３】
前記少なくとも１つのプロセッサ・ノードが、前記少なくとも１つのインターフェースで前記ネットワークを感知することによって、前記ノード・アドレス障害を検出する、請求項１に記載のプロセッサの分散型ノード・システム。
【請求項４】
ネットワークと、
前記ネットワークのノードを含む複数のプロセッサ・ノードであって、前記複数のプロセッサ・ノードのそれぞれが、少なくとも１つのプロセッサと前記ネットワークへの少なくとも１つのインターフェースとを含む、複数のプロセッサ・ノードと、
を有し、
前記複数のプロセッサ・ノードのうちの少なくとも１つは、
名目ノード・アドレスをそれ自体のものとして決定し、
前記ネットワークの他のプロセッサ・ノードのノード・アドレスを感知し、
前記他のプロセッサ・ノードの感知されたノード・アドレスと前記名目ノード・アドレスとを比較し、
前記他のプロセッサ・ノードの感知されたノード・アドレスのうちの少なくとも１つと前記名目ノード・アドレスとの間に何らかの競合が存在するかどうかを判定し、存在する競合は前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を含み、
前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、前記少なくとも１つのインターフェースで前記プロセッサ・ノードの名目ノード・アドレスを前記ネットワークから使用不可とする、
プロセッサの分散型ノード・システム。
【請求項５】
前記少なくとも１つのプロセッサ・ノードが、
前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、さらに前記ノード・アドレス障害を回避するノード・アドレスを選択し、選択したノード・アドレスは、前記ネットワーク内の前記プロセッサ・ノードを使用可能にすると、前記少なくとも１つのインターフェースで前記ネットワーク内の前記プロセッサ・ノードをアドレッシングする、
請求項４に記載のプロセッサの分散型ノード・システム。
【請求項６】
前記少なくとも１つのプロセッサ・ノードが、
さらに不揮発性メモリを含み、
前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持し、
前記競合の判定および前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害の検出時に、前記不揮発性メモリの前記代替ノード・アドレスと前記他のプロセッサ・ノードの前記感知されたノード・アドレスとをさらに比較し、
前記代替ノード・アドレスが前記他のプロセッサ・ノードの前記感知されたノード・アドレスとの競合を回避するものである場合、前記不揮発性メモリの前記代替ノード・アドレスを選択することによって、前記ノード・アドレス障害を回避する前記ノード・アドレスを選択する、
請求項５に記載のプロセッサの分散型ノード・システム。
【請求項７】
ネットワークと、
前記ネットワークのノードを含む複数のプロセッサ・ノードであって、前記複数のプロセッサ・ノードのうちの少なくとも２つがリセットの対象となり、少なくとも１つのプロセッサ、前記ネットワークへの少なくとも１つのインターフェース、およびタイマを含み、前記タイマは前記プロセッサ・ノードがリセットされてからの時間の表示を維持する、複数のプロセッサ・ノードと、
を有し、
（Ｉ）前記複数のプロセッサ・ノードのうちの少なくとも１つは、
名目ノード・アドレスをそれ自体のものとして決定し、
前記ネットワークの他のプロセッサ・ノードのノード・アドレスを感知し、
前記他のプロセッサ・ノードの感知されたノード・アドレスと前記名目ノード・アドレスとを比較し、
前記他のプロセッサ・ノードの感知されたノード・アドレスのうちの少なくとも１つと前記名目ノード・アドレスとの間に何らかの競合が存在するかどうかを判定し、前記存在する競合は前記ネットワークにおけるノード・アドレス障害を含むものであり、
（ＩＩ）前記競合する感知されたノード・アドレスを有する前記プロセッサ・ノードは、
前記タイマのより新しい時間を示すプロセッサ・ノードを決定するために、前記プロセッサ・ノードの前記タイマの時間と、前記競合する感知されたノード・アドレスを有する前記他のプロセッサ・ノードの前記タイマの時間とを比較し、
前記プロセッサ・ノードが前記より新しい時間を示す場合、
前記少なくとも１つのインターフェースで前記ネットワークから前記プロセッサ・ノードの名目ノード・アドレスを使用不可とする、
プロセッサの分散型ノード・システム。
【請求項８】
前記より新しい時間を示す前記プロセッサ・ノードが、
前記ノード・アドレス障害を回避するノード・アドレスをさらに選択し、前記選択されたノード・アドレスは、前記ネットワーク内の前記プロセッサ・ノードを使用可能にすると、前記ネットワーク内の前記より新しい時間を示す前記プロセッサ・ノードをアドレッシングする、
請求項７に記載のプロセッサの分散型ノード・システム。
【請求項９】
前記より新しい時間を示す前記プロセッサ・ノードが、
さらに不揮発性メモリを含み、
前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持し、
前記不揮発性メモリの前記代替ノード・アドレスと前記他のプロセッサ・ノードの前記感知されたノード・アドレスとをさらに比較し、
前記代替ノード・アドレスが前記他のプロセッサ・ノードの前記感知されたノード・アドレスとの競合を回避するものである場合、前記不揮発性メモリの前記代替ノード・アドレスを選択することによって、前記ノード・アドレス障害を回避する前記ノード・アドレスを選択する、
請求項８に記載のプロセッサの分散型ノード・システム。
【請求項１０】
プロセッサの分散型ノード・システム用のプロセッサ・ノードであって、前記システムはネットワークおよび複数のプロセッサ・ノードを含み、前記プロセッサ・ノードは、
前記ネットワークへの少なくとも１つのインターフェースと、
少なくとも１つのプロセッサとを有し、前記少なくとも１つのプロセッサは、
前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、前記少なくとも１つのインターフェースで前記ネットワークから前記プロセッサ・ノードを使用不可とする、
プロセッサ・ノード。
【請求項１１】
さらに不揮発性メモリを含み、前記少なくとも１つのプロセッサが、
前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持し、
それ自体のノード・アドレスを決定するように試みることによって、前記ノード・アドレス障害を検出し、さらに
それ自体のものとして使用可能なノード・アドレスが決定できない場合は、前記不揮発性メモリ内の前記代替ノード・アドレスを選択する、
請求項１０に記載のプロセッサ・ノード。
【請求項１２】
前記少なくとも１つのプロセッサが、前記少なくとも１つのインターフェースで前記ネットワークを感知することによって、前記ノード・アドレス障害を検出する、請求項１０に記載のプロセッ・ノード。
【請求項１３】
プロセッサの分散型ノード・システム用のプロセッサ・ノードであって、前記システムはネットワークおよび複数のプロセッサ・ノードを含み、前記プロセッサ・ノードは、
前記ネットワークへの少なくとも１つのインターフェースと、
少なくとも１つのプロセッサとを有し、前記少なくとも１つのプロセッサは、
名目ノード・アドレスをそれ自体のものとして決定し、
前記ネットワークの他のプロセッサ・ノードのノード・アドレスを感知し、
前記他のプロセッサ・ノードの感知されたノード・アドレスと前記名目ノード・アドレスとを比較し、
前記他のプロセッサ・ノードの感知されたノード・アドレスのうちの少なくとも１つと前記名目ノード・アドレスとの間に何らかの競合が存在するかどうかを判定し、前記存在する競合は前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を含むものであり、
前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、前記少なくとも１つのインターフェースで前記プロセッサ・ノードの名目ノード・アドレスを前記ネットワークから使用不可とする、
プロセッサ・ノード。
【請求項１４】
前記少なくとも１つのプロセッサが、
前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、さらに前記ノード・アドレス障害を回避するノード・アドレスを選択し、前記選択されたノード・アドレスは、前記ネットワーク内の前記プロセッサ・ノードを使用可能にすると、前記少なくとも１つのインターフェースで前記ネットワーク内の前記プロセッサ・ノードをアドレッシングする、
請求項１４に記載のプロセッサ・ノード。
【請求項１５】
さらに不揮発性メモリを含み、
前記少なくとも１つのプロセッサが、
前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持し、
前記競合の判定および前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害の検出時に、前記不揮発性メモリの前記代替ノード・アドレスと前記他のプロセッサ・ノードの前記感知されたノード・アドレスとをさらに比較し、
前記代替ノード・アドレスが前記他のプロセッサ・ノードの前記感知されたノード・アドレスとの競合を回避するものである場合、前記不揮発性メモリの前記代替ノード・アドレスを選択することによって、前記ノード・アドレス障害を回避する前記ノード・アドレスを選択する、
請求項１４に記載のプロセッサ・ノード。
【請求項１６】
プロセッサの分散型ノード・システム用のプロセッサ・ノードであって、前記システムはネットワークおよび複数のプロセッサ・ノードを含み、前記複数のプロセッサ・ノードのうちの少なくとも２つがリセットの対象となり、前記プロセッサ・ノードはリセットの対象となる前記複数のプロセッサ・ノードのうちの１つと、
前記ネットワークへの少なくとも１つのインターフェースと、
前記プロセッサ・ノードがリセットされてからの時間の表示を維持するタイマと、
少なくとも１つのプロセッサとを有し、前記少なくとも１つのプロセッサは、
名目ノード・アドレスをそれ自体のものとして決定し、
前記ネットワークの他のプロセッサ・ノードのノード・アドレスを感知し、
前記他のプロセッサ・ノードの感知されたノード・アドレスと前記名目ノード・アドレスとを比較し、
前記他のプロセッサ・ノードの感知されたノード・アドレスのうちの少なくとも１つと前記名目ノード・アドレスとの間に何らかの競合が存在するかどうかを判定し、前記存在する競合は前記ネットワークにおけるノード・アドレス障害を含むものであり、
前記タイマのより新しい時間を示すプロセッサ・ノードを決定するために、前記プロセッサ・ノードの前記タイマの時間と、前記競合する感知されたノード・アドレスを有する前記他のプロセッサ・ノードの前記タイマの時間とを比較し、
前記プロセッサ・ノードが前記より新しい時間を示す場合、前記少なくとも１つのインターフェースで前記ネットワークから前記プロセッサ・ノードの名目ノード・アドレスを使用不可とする、
プロセッサ・ノード。
【請求項１７】
前記少なくとも１つのプロセッサは、前記プロセッサ・ノードが前記より新しい時間を示す場合、
前記ノード・アドレス障害を回避するノード・アドレスをさらに選択し、前記選択されたノード・アドレスは、前記ネットワーク内の前記プロセッサ・ノードを使用可能にすると、前記ネットワーク内の前記より新しい時間を示す前記プロセッサ・ノードをアドレッシングする、
請求項１６に記載のプロセッサ・ノード。
【請求項１８】
さらに不揮発性メモリを含み、
前記少なくとも１つのプロセッサが前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持し、
前記プロセッサ・ノードが前記より新しい時間を示す場合、前記不揮発性メモリの前記代替ノード・アドレスと前記他のプロセッサ・ノードの前記感知されたノード・アドレスとをさらに比較し、
前記代替ノード・アドレスが前記他のプロセッサ・ノードの前記感知されたノード・アドレスとの競合を回避するものである場合、前記不揮発性メモリの前記代替ノード・アドレスを選択することによって、前記ノード・アドレス障害を回避する前記ノード・アドレスを選択する、
請求項１７に記載のプロセッサ・ノード。
【請求項１９】
データ・ストレージ媒体を格納するための複数のストレージ・シェルフと、
前記データ・ストレージ媒体に関してデータの読取りおよび／または書込みを行うための少なくとも１つのデータ・ストレージ・ドライブと、
前記複数のストレージ・シェルフと前記少なくとも１つのデータ・ストレージ・ドライブとの間で前記データ・ストレージ媒体を移送するための少なくとも１つのロボット・アクセス機構と、
ネットワークと、
自動データ・ストレージ・ライブラリを動作させるための複数のプロセッサ・ノードとを含み、前記複数のプロセッサ・ノードは前記ネットワークのノードを含み、前記複数のプロセッサ・ノードのそれぞれが、少なくとも１つのプロセッサと前記ネットワークへの少なくとも１つのインターフェースとを有し、
前記複数のプロセッサ・ノードのうちの少なくとも１つが、
前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、前記少なくとも１つのインターフェースで前記プロセッサ・ノードを前記ネットワークから使用不可とする、
自動データ・ストレージ・ライブラリ。
【請求項２０】
前記少なくとも１つのプロセッサ・ノードが、
さらに不揮発性メモリを含み、
前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持し、
それ自体のノード・アドレスを決定するように試みることによって、前記ノード・アドレス障害を検出し、さらに
それ自体のものとして使用可能なノード・アドレスが決定できない場合は、前記不揮発性メモリ内の前記代替ノード・アドレスを選択する、
請求項１９に記載の自動データ・ストレージ・ライブラリ。
【請求項２１】
前記少なくとも１つのプロセッサ・ノードが、前記プロセッサ・ノードのインターフェースで前記ネットワークを感知することによって、前記ノード・アドレス障害を検出する、請求項１９に記載の自動データ・ストレージ・ライブラリ。
【請求項２２】
データ・ストレージ媒体を格納するための複数のストレージ・シェルフと、
前記データ・ストレージ媒体に関してデータの読取りおよび／または書込みを行うための少なくとも１つのデータ・ストレージ・ドライブと、
前記複数のストレージ・シェルフと前記少なくとも１つのデータ・ストレージ・ドライブとの間で前記データ・ストレージ媒体を移送するための少なくとも１つのロボット・アクセス機構と、
ネットワークと、
自動データ・ストレージ・ライブラリを動作させるための複数のプロセッサ・ノードとを含み、前記複数のプロセッサ・ノードは前記ネットワークのノードを含み、前記複数のプロセッサ・ノードのそれぞれが、少なくとも１つのプロセッサと前記ネットワークへの少なくとも１つのインターフェースとを含み、
前記複数のプロセッサ・ノードのうちの少なくとも１つが、
名目ノード・アドレスをそれ自体のものとして決定し、
前記ネットワークの他のプロセッサ・ノードのノード・アドレスを感知し、
前記他のプロセッサ・ノードの感知されたノード・アドレスと前記名目ノード・アドレスとを比較し、
前記他のプロセッサ・ノードの検知されたノード・アドレスのうちの少なくとも１つと前記名目ノード・アドレスとの間に何らかの競合が存在するかどうかを判定し、前記存在する競合は前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を含むものであり、
前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、前記少なくとも１つのインターフェースで前記プロセッサ・ノードの名目ノード・アドレスを前記ネットワークから使用不可とする、
自動データ・ストレージ・ライブラリ。
【請求項２３】
前記少なくとも１つのプロセッサ・ノードが、
前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、さらに前記ノード・アドレス障害を回避するノード・アドレスを選択し、前記選択されたノード・アドレスは、前記ネットワーク内の前記プロセッサ・ノードを使用可能にすると、前記少なくとも１つのインターフェースで前記ネットワーク内の前記プロセッサ・ノードをアドレッシングする、
請求項２２に記載の自動データ・ストレージ・ライブラリ。
【請求項２４】
前記少なくとも１つのプロセッサ・ノードが、
さらに不揮発性メモリを含み、
前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持し、
前記競合の判定および前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害の検出時に、前記不揮発性メモリの前記代替ノード・アドレスと前記他のプロセッサ・ノードの前記感知されたノード・アドレスとをさらに比較し、
前記代替ノード・アドレスが前記他のプロセッサ・ノードの前記感知されたノード・アドレスとの競合を回避するものである場合、前記不揮発性メモリの前記代替ノード・アドレスを選択することによって、前記ノード・アドレス障害を回避する前記ノード・アドレスを選択する、
請求項２３に記載の自動データ・ストレージ・ライブラリ。
【請求項２５】
データ・ストレージ媒体を格納するための複数のストレージ・シェルフと、
前記データ・ストレージ媒体に関してデータの読取りおよび／または書込みを行うための少なくとも１つのデータ・ストレージ・ドライブと、
前記複数のストレージ・シェルフと前記少なくとも１つのデータ・ストレージ・ドライブとの間で前記データ・ストレージ媒体を移送するための少なくとも１つのロボット・アクセス機構と、
ネットワークと、
自動データ・ストレージ・ライブラリを動作させるための複数のプロセッサ・ノードとを含み、前記複数のプロセッサ・ノードは前記ネットワークのノードを含み、前記複数のプロセッサ・ノードのうちの少なくとも２つがリセットの対象となり、少なくとも１つのプロセッサ、前記ネットワークへの少なくとも１つのインターフェース、およびタイマを含み、前記タイマは前記プロセッサ・ノードがリセットされてからの時間の表示を維持し、
（Ｉ）前記複数のプロセッサ・ノードのうちの少なくとも１つは、
名目ノード・アドレスをそれ自体のものとして決定し、
前記ネットワークの他のプロセッサ・ノードのノード・アドレスを感知し、
前記他のプロセッサ・ノードの感知されたノード・アドレスと前記名目ノード・アドレスとを比較し、
前記他のプロセッサ・ノードの感知されたノード・アドレスのうちの少なくとも１つと前記名目ノード・アドレスとの間に何らかの競合が存在するかどうかを判定し、前記存在する競合は前記ネットワーク内にノード・アドレス障害を含むものであり、
（ＩＩ）前記競合する感知されたノード・アドレスを有する前記プロセッサ・ノードは、
前記タイマのより新しい時間を示すプロセッサ・ノードを決定するために、前記プロセッサ・ノードの前記タイマの時間と、前記競合する感知されたノード・アドレスを有する前記他のプロセッサ・ノードの前記タイマの時間とを比較し、
前記プロセッサ・ノードが前記より新しい時間を示す場合、
前記少なくとも１つのインターフェースで前記ネットワークから前記プロセッサ・ノードの名目ノード・アドレスを使用不可とする、
自動データ・ストレージ・ライブラリ。
【請求項２６】
前記より新しい時間を示す前記プロセッサ・ノードが、
前記ノード・アドレス障害を回避するノード・アドレスをさらに選択し、前記選択されたノード・アドレスは、前記ネットワーク内の前記プロセッサ・ノードを使用可能にすると、前記ネットワーク内の前記より新しい時間を示す前記プロセッサ・ノードをアドレッシングする、
請求項２５に記載の自動データ・ストレージ・ライブラリ。
【請求項２７】
前記より新しい時間を示す前記プロセッサ・ノードが、
さらに不揮発性メモリを含み、
前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持し、
前記不揮発性メモリの前記代替ノード・アドレスと前記他のプロセッサ・ノードの前記感知されたノード・アドレスとをさらに比較し、
前記代替ノード・アドレスが前記他のプロセッサ・ノードの前記感知されたノード・アドレスとの競合を回避するものである場合、前記不揮発性メモリの前記代替ノード・アドレスを選択することによって、前記ノード・アドレス障害を回避する前記ノード・アドレスを選択する、
請求項２６に記載の自動データ・ストレージ・ライブラリ。
【請求項２８】
自動データ・ストレージ・ライブラリのネットワークのアドレッシング障害を処理するための方法であって、前記自動データ・ストレージ・ライブラリはデータ・ストレージ媒体にアクセスし、前記自動データ・ストレージ・ライブラリは、データ・ストレージ媒体を格納するための複数のストレージ・シェルフと、前記データ・ストレージ媒体に関してデータの読取りおよび／または書込みを行うための少なくとも１つのデータ・ストレージ・ドライブと、前記複数のストレージ・シェルフと前記少なくとも１つのデータ・ストレージ・ドライブとの間で前記データ・ストレージ媒体を移送するための少なくとも１つのロボット・アクセス機構と、ネットワークと、自動データ・ストレージ・ライブラリを動作させるための複数のプロセッサ・ノードとを含み、前記複数のプロセッサ・ノードは前記ネットワークのノードを含み、前記複数のプロセッサ・ノードのそれぞれが、少なくとも１つのプロセッサと前記ネットワークへの少なくとも１つのインターフェースとを含み、前記方法は、
前記ネットワークに関する前記複数のプロセッサ・ノードのうちの１つのノード・アドレス障害を検出するステップと、
前記ノード・アドレス障害を検出した場合、前記少なくとも１つのインターフェースで前記ネットワークから前記ノード・アドレス障害を有する前記プロセッサ・ノードを使用不可とするステップと、
を含む方法。
【請求項２９】
前記少なくとも１つのプロセッサ・ノードが、さらに不揮発性メモリを含み、前記方法が、
前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持するステップと、
前記プロセッサ・ノードに関するノード・アドレスを決定するように試みることによって、前記ノード・アドレス障害を検出するステップと、
前記プロセッサ・ノードに関する使用可能なノード・アドレスが決定できない場合は、前記ノード・アドレス障害を有する前記プロセッサ・ノードに対して前記不揮発性メモリ内の前記代替ノード・アドレスを選択するステップと、
をさらに含む、請求項２８に記載の方法。
【請求項３０】
前記ノード・アドレス障害を検出するステップは、前記少なくとも１つのプロセッサ・ノードが前記プロセッサ・ノード・インターフェースで前記ネットワークを感知するものである、請求項２８に記載の方法。
【請求項３１】
自動データ・ストレージ・ライブラリのネットワークのアドレッシング障害を処理するための方法であって、前記自動データ・ストレージ・ライブラリはデータ・ストレージ媒体にアクセスし、前記自動データ・ストレージ・ライブラリは、データ・ストレージ媒体を格納するための複数のストレージ・シェルフと、前記データ・ストレージ媒体に関してデータの読取りおよび／または書込みを行うための少なくとも１つのデータ・ストレージ・ドライブと、前記複数のストレージ・シェルフと前記少なくとも１つのデータ・ストレージ・ドライブとの間で前記データ・ストレージ媒体を移送するための少なくとも１つのロボット・アクセス機構と、ネットワークと、自動データ・ストレージ・ライブラリを動作させるための複数のプロセッサ・ノードとを含み、前記複数のプロセッサ・ノードは前記ネットワークのノードを含み、前記複数のプロセッサ・ノードのそれぞれが、少なくとも１つのプロセッサと前記ネットワークへの少なくとも１つのインターフェースとを含み、前記方法は、
前記複数のプロセッサ・ノードのうちの少なくとも１つの名目ノード・アドレスを決定するステップと、
前記ネットワークの他のプロセッサ・ノードのノード・アドレスを感知するステップと、
前記他のプロセッサ・ノードの感知されたノード・アドレスと前記名目ノード・アドレスとを比較するステップと、
前記他のプロセッサ・ノードの感知されたノード・アドレスのうちの少なくとも１つと前記名目ノード・アドレスとの間に何らかの競合が存在するかどうかを判定するステップであって、前記存在する競合は前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を含むものである、判定するステップと、
前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、前記少なくとも１つのインターフェースで、前記ノード・アドレス障害を有する前記プロセッサ・ノードの名目ノード・アドレスを前記ネットワークから使用不可とするステップと、
を含む方法。
【請求項３２】
前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、前記ノード・アドレス障害を回避するノード・アドレスを選択するステップであって、前記選択されたノード・アドレスは、前記ネットワーク内の前記プロセッサ・ノードを使用可能にすると、前記少なくとも１つのインターフェースで前記ノード・アドレス障害を有する前記ネットワーク内の前記プロセッサ・ノードをアドレッシングする、選択するステップをさらに含む、
請求項３１に記載の方法。
【請求項３３】
前記少なくとも１つのプロセッサ・ノードが、さらに不揮発性メモリを含み、前記方法が、
前記不揮発性メモリ内に前記少なくとも１つのプロセッサ・ノードの代替ノード・アドレスを維持するステップと、
前記競合の判定および前記ネットワークに関する前記少なくとも１つのプロセッサ・ノードのノード・アドレス障害の検出時に、前記不揮発性メモリの前記代替ノード・アドレスと前記他のプロセッサ・ノードの前記感知されたノード・アドレスとをさらに比較するステップと、前記代替ノード・アドレスが前記他のプロセッサ・ノードの前記感知されたノード・アドレスとの競合を回避するものである場合、前記不揮発性メモリの前記代替ノード・アドレスを選択することによって、前記ノード・アドレス障害を回避する前記ノード・アドレスを選択するステップと、
をさらに含む、請求項３２に記載の方法。
【請求項３４】
自動データ・ストレージ・ライブラリのネットワークのアドレッシング障害を処理するための方法であって、前記自動データ・ストレージ・ライブラリはデータ・ストレージ媒体にアクセスし、前記自動データ・ストレージ・ライブラリは、データ・ストレージ媒体を格納するための複数のストレージ・シェルフと、前記データ・ストレージ媒体に関してデータの読取りおよび／または書込みを行うための少なくとも１つのデータ・ストレージ・ドライブと、前記複数のストレージ・シェルフと前記少なくとも１つのデータ・ストレージ・ドライブとの間で前記データ・ストレージ媒体を移送するための少なくとも１つのロボット・アクセス機構と、ネットワークと、自動データ・ストレージ・ライブラリを動作させるための複数のプロセッサ・ノードとを含み、前記複数のプロセッサ・ノードは前記ネットワークのノードを含み、前記複数のプロセッサ・ノードのうちの少なくとも２つがリセットの対象となり、少なくとも１つのプロセッサ、前記ネットワークへの少なくとも１つのインターフェース、およびタイマを含み、前記タイマは前記プロセッサ・ノードがリセットされてからの時間の表示を維持するものであって、前記方法は、
前記複数のプロセッサ・ノードのうちの少なくとも１つの名目ノード・アドレスを決定するステップと、
前記ネットワークの他のプロセッサ・ノードのノード・アドレスを感知するステップと、
前記他のプロセッサ・ノードの感知されたノード・アドレスと、前記少なくとも１つのプロセッサ・ノードの前記名目ノード・アドレスとを比較するステップと、
前記他のプロセッサ・ノードの感知されたノード・アドレスのうちの少なくとも１つと、前記少なくとも１つのプロセッサ・ノードの前記名目ノード・アドレスとの間に、何らかの競合が存在するかどうかを判定するステップであって、前記存在する競合は前記ネットワーク内のノード・アドレス障害を含むものである、判定するステップと、
前記タイマのより新しい時間を示すプロセッサ・ノードを決定するために、前記名目ノード・アドレスを有する前記プロセッサ・ノードの前記タイマの時間と、前記競合する感知されたノード・アドレスを有する前記他のプロセッサ・ノードの前記タイマの時間とを比較するステップと、
前記名目ノード・アドレスを有する前記プロセッサ・ノードが前記より新しい時間を示す場合、前記少なくとも１つのインターフェースで前記ネットワークから前記プロセッサ・ノードの名目ノード・アドレスを使用不可とするステップと、
を含む方法。
【請求項３５】
前記ノード・アドレス障害を回避する、前記より新しい時間を示す前記プロセッサ・ノードに関するノード・アドレスを選択するステップであって、前記選択されたノード・アドレスは、前記ネットワーク内の前記プロセッサ・ノードを使用可能にすると、前記ネットワーク内の前記より新しい時間を示す前記プロセッサ・ノードをアドレッシングする、選択するステップをさらに有する、
請求項３４に記載の方法。
【請求項３６】
前記自動データ・ストレージ・ライブラリがさらに不揮発性メモリを含み、前記方法が、
前記不揮発性メモリ内に代替ノード・アドレスを維持するステップと、
前記より新しい時間を示す前記プロセッサ・ノードに関する前記不揮発性メモリの前記代替ノード・アドレスと、前記他のプロセッサ・ノードの前記感知されたノード・アドレスとをさらに比較するステップと、
前記代替ノード・アドレスが前記他のプロセッサ・ノードの前記感知されたノード・アドレスとの競合を回避するものである場合、前記不揮発性メモリの前記代替ノード・アドレスを選択することによって、前記ノード・アドレス障害を回避する前記ノード・アドレスを選択するステップと、
をさらに含む、請求項３５に記載の方法。
【請求項３７】
プログラム可能コンピュータで使用可能なコンピュータ読取り可能媒体のコンピュータ・プログラム記録媒体であって、前記コンピュータ・プログラム記録媒体は、プロセッサのノード・システムのアドレッシング障害を処理するための具体化されたコンピュータ読取り可能プログラム・コードを有し、前記ノード・システムは、ネットワークと、前記ネットワークのノードを含む複数のプロセッサ・ノードとを含み、前記複数のプロセッサ・ノードのそれぞれは少なくとも１つのプロセッサと前記ネットワークへの少なくとも１つのインターフェースとを含み、前記コンピュータ・プログラム記録媒体は、
前記プロセッサ・ノードのうちの少なくとも１つの前記少なくとも１つのプロセッサに、前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出させるコンピュータ読取り可能プログラム・コードと、
前記ノード・アドレス障害を検出した場合に、前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記少なくとも１つのインターフェースで前記ネットワークから前記プロセッサ・ノードを使用不可とさせるコンピュータ読取り可能プログラム・コードと、
を含む、コンピュータ・プログラム記録媒体。
【請求項３８】
前記プロセッサ・ノードはさらに不揮発性メモリを含み、前記コンピュータ・プログラム記録媒体は、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持させる、コンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに前記ノード・アドレス障害を検出させ、前記プロセッサ・ノードの前記少なくとも１つのプロセッサにそれ自体のノード・アドレスを決定するように試みさせる、前記コンピュータ読取り可能プログラム・コードと、
それ自体のものとして使用可能なノード・アドレスが決定できない場合は、前記プロセッサ・ノードの前記少なくとも１つのプロセッサに前記不揮発性メモリ内の前記代替ノード・アドレスを選択させる、前記コンピュータ読取り可能プログラム・コードと、
をさらに含む、請求項３７に記載のコンピュータ・プログラム記録媒体。
【請求項３９】
前記プロセッサ・ノードのうちの少なくとも１つの前記少なくとも１つのプロセッサに前記プロセッサ・ノードのノード・アドレス障害を検出させる前記コンピュータ読取り可能プログラム・コードが、前記プロセッサ・ノードのうちの少なくとも１つの前記少なくとも１つのプロセッサに前記プロセッサ・ノード・インターフェースで前記ネットワークを感知させる、
請求項３７に記載のコンピュータ・プログラム記録媒体。
【請求項４０】
プログラム可能コンピュータで使用可能なコンピュータ読取り可能媒体のコンピュータ・プログラム記録媒体であって、前記コンピュータ・プログラム記録媒体は、プロセッサのノード・システムのアドレッシング障害を処理するための具体化されたコンピュータ読取り可能プログラム・コードを有し、前記ノード・システムは、ネットワークと、前記ネットワークのノードを有する複数のプロセッサ・ノードとを含み、前記複数のプロセッサ・ノードのそれぞれは少なくとも１つのプロセッサと前記ネットワークへの少なくとも１つのインターフェースとを含み、前記コンピュータ・プログラム記録媒体は、
前記プロセッサ・ノードのうちの少なくとも１つの前記少なくとも１つのプロセッサに、名目ノード・アドレスをそれ自体のものとして決定させるコンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記ネットワークの他のプロセッサ・ノードのノード・アドレスを感知させるコンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記他のプロセッサ・ノードの感知されたノード・アドレスと前記名目ノード・アドレスとを比較させるコンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記他のプロセッサ・ノードの感知されたノード・アドレスのうちの少なくとも１つと前記名目ノード・アドレスとの間に何らかの競合が存在するかどうかを判定させるコンピュータ読取り可能プログラム・コードであって、前記存在する競合は前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を含むものである、コンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、前記少なくとも１つのインターフェースで前記プロセッサ・ノードの名目ノード・アドレスを前記ネットワークから使用不可とさせるコンピュータ読取り可能プログラム・コードと、
を含むコンピュータ・プログラム記録媒体。
【請求項４１】
前記コンピュータ・プログラム記録媒体が、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を検出すると、前記ノード・アドレス障害を回避するノード・アドレスを選択させる、コンピュータ読取り可能プログラム・コードであって、前記選択されたノード・アドレスは、前記ネットワーク内の前記プロセッサ・ノードを使用可能にすると、前記ネットワーク内の前記プロセッサ・ノードをアドレッシングする、コンピュータ読取り可能プログラム・コードを、
さらに含む、請求項４０に記載のコンピュータ・プログラム記録媒体。
【請求項４２】
前記プロセッサ・ノードがさらに不揮発性メモリを含み、前記コンピュータ・プログラム記録媒体が、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持させる、コンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記ノード・アドレス障害を回避するノード・アドレスを選択させ、前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、
前記不揮発性メモリの前記代替ノード・アドレスと前記他のプロセッサ・ノードの前記感知されたノード・アドレスとを比較させること、および
前記代替ノード・アドレスが前記他のプロセッサ・ノードの前記感知されたノード・アドレスとの競合を回避するものである場合、前記不揮発性メモリの前記代替ノード・アドレスを選択することによって、前記ノード・アドレス障害を回避する前記ノード・アドレスを選択させる、前記コンピュータ読取り可能プログラム・コードと、
をさらに含む、請求項４１に記載のコンピュータ・プログラム記録媒体。
【請求項４３】
プログラム可能コンピュータで使用可能なコンピュータ読取り可能媒体のコンピュータ・プログラム記録媒体であって、前記コンピュータ・プログラム記録媒体は、プロセッサのノード・システムのアドレッシング障害を処理するための具体化されたコンピュータ読取り可能プログラム・コードを有し、前記ノード・システムは、ネットワークと、前記ネットワークのノードを含む複数のプロセッサ・ノードとを含み、前記複数のプロセッサ・ノードのうちの少なくとも２つがリセットの対象となり、少なくとも１つのプロセッサ、前記ネットワークへの少なくとも１つのインターフェース、およびタイマを含み、前記タイマは前記プロセッサ・ノードがリセットされてからの時間の表示を維持し、前記コンピュータ・プログラム記録媒体が、
前記プロセッサ・ノードのうちの少なくとも１つの前記少なくとも１つのプロセッサに、前記プロセッサ・ノードの名目ノード・アドレスを決定させるコンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記ネットワークの他のプロセッサ・ノードのノード・アドレスを感知させるコンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記他のプロセッサ・ノードの感知されたノード・アドレスと前記プロセッサ・ノードの前記名目ノード・アドレスとを比較させるコンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記他のプロセッサ・ノードの感知されたノード・アドレスのうちの少なくとも１つと前記プロセッサ・ノードの前記名目ノード・アドレスとの間に何らかの競合が存在するかどうかを判定させるコンピュータ読取り可能プログラム・コードであって、前記存在する競合は前記ネットワーク内のノード・アドレス障害を含むものである、コンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記タイマのより新しい時間を示すプロセッサ・ノードを決定するために、前記名目ノード・アドレスを有する前記プロセッサ・ノードの前記タイマの時間と、前記競合する感知されたノード・アドレスを有する前記他のプロセッサ・ノードの前記タイマの時間とを比較させる、コンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードが前記タイマの前記より新しい時間を示すことが決定された場合、前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記少なくとも１つのインターフェースで前記ネットワークから前記プロセッサ・ノードの名目ノード・アドレスを使用不可とさせる、コンピュータ読取り可能プログラム・コードと、
を含む、コンピュータ・プログラム記録媒体。
【請求項４４】
前記コンピュータ・プログラム記録媒体が、
前記プロセッサ・ノードが前記タイマの前記より新しい時間を示すことが決定された場合、前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記ノード・アドレス障害を回避するノード・アドレスを選択させる、コンピュータ読取り可能プログラム・コードであって、前記選択されたノード・アドレスは、前記ネットワーク内の前記プロセッサ・ノードを使用可能にすると、前記ネットワーク内の前記プロセッサ・ノードをアドレッシングする、コンピュータ読取り可能プログラム・コードを、さらに含む、
請求項４３に記載のコンピュータ・プログラム記録媒体。
【請求項４５】
前記プロセッサ・ノードがさらに不揮発性メモリを含み、前記コンピュータ・プログラム記録媒体が、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記不揮発性メモリ内に前記プロセッサ・ノードの代替ノード・アドレスを維持させる、コンピュータ読取り可能プログラム・コードと、
前記より新しい時間を示す前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記ノード・アドレス障害を回避するノード・アドレスを選択させ、前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、
前記不揮発性メモリの前記代替ノード・アドレスと前記他のプロセッサ・ノードの前記感知されたノード・アドレスとをさらに比較させること、および
前記代替ノード・アドレスが前記他のプロセッサ・ノードの前記感知されたノード・アドレスとの競合を回避するものである場合、前記不揮発性メモリの前記代替ノード・アドレスを選択することによって、前記ノード・アドレス障害を回避する前記ノード・アドレスを選択させる、前記コンピュータ読取り可能プログラム・コードと、
をさらに含む、請求項４４に記載のコンピュータ・プログラム記録媒体。
【請求項４６】
データ・ストレージ媒体を格納するための複数のストレージ・シェルフと、
前記データ・ストレージ媒体に関してデータの読取りおよび／または書込みを行うための少なくとも１つのデータ・ストレージ・ドライブと、
前記複数のストレージ・シェルフと前記少なくとも１つのデータ・ストレージ・ドライブとの間で前記データ・ストレージ媒体を移送するための少なくとも１つのロボット・アクセス機構と、
ネットワークと、
自動データ・ストレージ・ライブラリを動作させるための複数のプロセッサ・ノードとを含み、前記複数のプロセッサ・ノードは前記ネットワークのノードを含み、前記複数のプロセッサ・ノードのそれぞれが、少なくとも１つのプロセッサと前記ネットワークへの少なくとも１つのインターフェースとを含み、
前記複数のプロセッサ・ノードのうちの少なくとも１つが、前記ライブラリの少なくとも１つの要素に関連付けられており、前記プロセッサ・ノードは、
前記プロセッサ・ノードに関連付けられた前記少なくとも１つの要素の指定情報を維持し、
前記ネットワークに関する名目ノード・アドレスをそれ自体のものとして決定し、
前記プロセッサ・ノードに関連付けられた前記少なくとも１つの要素の現在の指定情報を感知し、
前記現在の指定情報と前記維持された指定情報とを比較し、
前記比較された前記現在の指定情報と前記維持された指定情報との間に一致があったかどうかを判定し、前記一致の失敗は前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を含み、
前記ネットワークに関する前記プロセッサ・ノードの前記ノード・アドレス障害時に、前記少なくとも１つのインターフェースで前記ネットワークから前記プロセッサ・ノードの名目ノード・アドレスを使用不可とする、
自動データ・ストレージ・ライブラリ。
【請求項４７】
プロセッサの分散型ノード・システム用のプロセッサ・ノードであって、前記システムはネットワークおよび複数のプロセッサ・ノードを含み、前記プロセッサ・ノードは少なくとも１つの要素に関連付けられており、前記プロセッサ・ノードは、
前記ネットワークへの少なくとも１つのインターフェースと、
少なくとも１つのプロセッサとを含み、前記少なくとも１つのプロセッサは、
前記プロセッサ・ノードに関連付けられた前記少なくとも１つの要素の指定情報を維持し、
名目ノード・アドレスを前記ネットワークに関する前記プロセッサ・ノード用のアドレスとして決定し、
前記プロセッサ・ノードに関連付けられた前記少なくとも１つの要素の現在の指定情報を感知し、
前記現在の指定情報と前記維持された指定情報とを比較し、
前記比較された前記現在の指定情報と前記維持された指定情報との間に一致があったかどうかを判定し、前記一致の失敗は前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を含み、
前記ネットワークに関する前記プロセッサ・ノードの前記ノード・アドレス障害時に、前記少なくとも１つのインターフェースで前記ネットワークから前記プロセッサ・ノードの名目ノード・アドレスを使用不可とする、
プロセッサ・ノード。
【請求項４８】
プロセッサの分散型ノード・システムのプロセッサ・ノードのアドレッシング障害を決定および処理するための方法であって、前記システムはネットワークと複数のプロセッサ・ノードを含み、前記複数のプロセッサ・ノードのうちの少なくとも１つは少なくとも１つの要素に関連付けられており、前記少なくとも１つのプロセッサ・ノードは少なくとも１つのプロセッサと前記ネットワークへの少なくとも１つのインターフェースとを含み、前記方法は、
前記プロセッサ・ノードに関連付けられた前記少なくとも１つの要素の指定情報を維持するステップと、
名目ノード・アドレスを前記ネットワークに関する前記プロセッサ・ノード用のアドレスとして決定するステップと、
前記プロセッサ・ノードに関連付けられた前記少なくとも１つの要素の現在の指定情報を感知するステップと、
前記現在の指定情報と前記維持された指定情報とを比較するステップと、
前記比較された前記現在の指定情報と前記維持された指定情報との間に一致があったかどうかを判定するステップであって、前記一致の失敗は前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を含む、判定するステップと、
前記ネットワークに関する前記プロセッサ・ノードの前記ノード・アドレス障害時に、前記少なくとも１つのインターフェースで前記ネットワークから前記プロセッサ・ノードの名目ノード・アドレスを使用不可とするステップと、
を含む方法。
【請求項４９】
プログラム可能コンピュータで使用可能なコンピュータ読取り可能媒体のコンピュータ・プログラム記録媒体であって、前記コンピュータ・プログラム記録媒体は、プロセッサのノード・システムのアドレッシング障害を決定および処理するための具体化されたコンピュータ読取り可能プログラム・コードを有し、前記ノード・システムはネットワークと、前記ネットワークのノードを含む複数のプロセッサ・ノードとを含み、前記複数のプロセッサ・ノードのうちの少なくとも１つは少なくとも１つの要素に関連付けられており、前記少なくとも１つのプロセッサ・ノードは少なくとも１つのプロセッサと前記ネットワークへの少なくとも１つのインターフェースとを含み、前記コンピュータ・プログラム記録媒体は、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記プロセッサ・ノードに関連付けられた前記少なくとも１つの要素の指定情報を維持させるコンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、名目ノード・アドレスを前記ネットワークに関する前記プロセッサ・ノード用のアドレスとして決定させるコンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記プロセッサ・ノードに関連付けられた前記少なくとも１つの要素の現在の指定情報を感知させるコンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記現在の指定情報と前記維持された指定情報とを比較させるコンピュータ読取り可能プログラム・コードと、
前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記比較された前記現在の指定情報と前記維持された指定情報との間に一致があったかどうかを判定させるコンピュータ読取り可能プログラム・コードであって、前記一致の失敗は前記ネットワークに関する前記プロセッサ・ノードのノード・アドレス障害を含む、コンピュータ読取り可能プログラム・コードと、
前記ネットワークに関する前記プロセッサ・ノードの前記ノード・アドレス障害時に、前記プロセッサ・ノードの前記少なくとも１つのプロセッサに、前記少なくとも１つのインターフェースで前記ネットワークから前記プロセッサ・ノードの名目ノード・アドレスを使用不可とさせるコンピュータ読取り可能プログラム・コードと、
を含む、コンピュータ・プログラム記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロセッサの分散型ノード・システムに関し、より詳細に言えば、プロセッサのノード・システムのネットワークにおけるノード・アドレッシングに関する。プロセッサの分散型ノード・システムの一例は、自動データ・ストレージ・ライブラリを動作させるためのプロセッサを構成する。
【背景技術】
【０００２】
プロセッサの分散型ノード・システムは「埋込み型」プロセッサ・システムとも呼ばれ、多種多彩な適用分野でますます数多く採用されている。たとえば制御システムにおけるプロセッサの分散型ノード・システムでは、システム制御全体が、システムまたは製品内で２つまたはそれ以上のプロセッサ・ノードに分散される。
【０００３】
こうしたシステムの利点は、機能がシステムの様々な領域に分離されるため、問題の診断および修復が簡略化されることである。さらにこうしたシステムは、システム全体を置き換えることなく、コンポーネントおよびプロセッサ・ノードを追加することによって拡張することができる。分散制御システムのノードは、通常は、本明細書で「ネットワーク」と呼ばれる１つまたは複数の通信ネットワークと相互接続される。
【０００４】
プロセッサの分散型ノード・システムを有する制御システムの一例には、ＩＢＭ３５８４ウルトラ・スケーラブル・テープ・ライブラリなどの、自動データ・ストレージ・ライブラリが含まれる。３５８４ライブラリのプロセッサにはライブラリの様々なコンポーネントが埋め込まれ、バス・ネットワークを介して通信し、コンポーネントを動作させ、それによってライブラリを動作させる。プロセッサの分散ノード・システムを備えた自動データ・ストレージ・ライブラリについての考察は、２００２年３月１２日付発行の米国特許第６３５６８０３号に記載されている。こうしたシステムの修復アクションは、個々のコンポーネント、プロセッサ・ノード、またはノード側プロセッサの交換を含む場合がある。ライブラリは１つまたは複数の「フレーム」で形成され、そのそれぞれが、データ・ストレージ媒体を格納するためのストレージ・シェルフ、データ・ストレージ媒体に関してデータの読取りおよび／または書込みを行うための１つまたは複数のデータ・ストレージ・ドライブ、ストレージ・シェルフとデータ・ストレージ・ドライブとの間でデータ・ストレージ媒体を移送するためのロボット・アクセス機構、ネットワーク、ならびに、ライブラリを動作させるための複数のプロセッサ・ノードなどの、ライブラリ・コンポーネントのセットまたはサブセットを含む。ライブラリは、１つもしくは複数のフレームおよび／または１つもしくは複数のアクセス機構または他のノードを追加することによって拡張可能である。
【０００５】
プロセッサの分散ノード・システムを含む制御システムの他の例には、自動車用マルチプロセッサ・ネットワークが含まれる。
【０００６】
ネットワークを介して通信するためには、コンポーネントおよび／またはプロセッサ・ノードが、当業者に知られているＣＡＮバスまたはイーサネット・ネットワークで採用されているようなノード・アドレスを有していなければならない。フレームが追加される場合、ネットワークに追加されるプロセッサ・ノードはノード・アドレスを有さないかまたは部分ノード・アドレスを有する場合があり、新しいプロセッサ・ノードにはノード・アドレスが与えられなければならない。個々のコンポーネント、プロセッサ・ノード、またはノード側プロセッサが、新しいコンポーネントなどに置き換えられるか、または他のコンポーネントなどとスワップされる場合、当該プロセッサ・ノードはノード・アドレスを有していないか、またはスワップされる場合はその以前のノード・アドレスを採用する場合がある。さらに、プロセッサ・ノード・カードはすべてのコンポーネントについて交換可能である場合があり、これによって部品の処理が容易になり、診断および修復を簡略化することができるが、各ノード・アドレスに別々の部品番号がある場合は静的アドレッシングの使用が妨げられ、また当該ノード・アドレスが各プロセッサ・ノード・カードで永続的に固定されるのが妨げられる。
【０００７】
新しいノード・アドレスを提供する方法の１つは、オペレータまたは修復者がノード・アドレスを割り当てるものである。複合ノード・アドレスの一例では、コンポーネントがカードに符号化されたアドレスの関数部分を有することが可能であり、プロセッサ・ノードにはフレーム番号が供給され、ノード・アドレスを算出するために関数アドレスおよびフレーム番号が組み合わされる。代替として、新しいノード・アドレスを提供する自動モードを採用することができる。一例として、ノード・アドレスを算出するために採用することのできる２進数を提供するように、高または低に結合された特定のラインを備えたケーブルが設計される。他の例として、２００１年５月１４日付出願の米国特許出願第０９／８５４８６５号に記載されているように、パルス生成器および遅延信号生成器は、ノード・アドレスを算出する関数アドレスと共に使用することができる自動フレーム・カウントを提供することができる。他の例として、サーバは、動的ホスト構成プロトコル（ＤＨＣＰ）を採用してプロセッサ・ノードにＩＰアドレスを提供することができる。
【０００８】
手動モードまたは自動モードのいずれでも、障害が発生する可能性がある。たとえばオペレータが、プロセッサ・ノードの配置または機能を見誤る可能性がある。自動モードでは、２進ケーブルが不良となる、誤接続される、または誤ったケーブルが使用される可能性がある。他の例として、フレーム・カウンタ回路に障害が発生する、またはケーブリングが誤接続になる可能性がある。
【０００９】
こうしたケースでは、コンポーネントは、ネットワーク上にあるときにノード・アドレスを持たない、誤ったアドレスを有する、またはネットワーク上の他のコンポーネントの重複であるアドレスを提示する場合がある。重複アドレスは、１つのプロセッサ・ノードが、他のコンポーネントと重複する機能を実行するコンポーネントにあり、フレーム番号を誤読して、その誤ったフレーム番号をアドレスに採用する場合に発生する可能性がある。代替として、プロセッサ・ノードを１つのシステムから他のシステムにスワップし、新しいシステムの異なる場所に置くことが可能である。知られていないコンポーネントまたはネットワーク上の重複の存在などのアドレッシング・エラーが、システムのすべてまたは一部を動作不能にし、保守アクションを必要とする可能性がある。
【００１０】
システムおよび顧客の期待が周知の「２４×７×３６５」可用性などの連続可用性の概念に向かえば向かうほど、製品の障害は我慢できないものとなっていく。
【００１１】
一例として、自動データ・ストレージ・ライブラリは、永続的にデータ・ストレージ・ドライブにマウントされるのではなく、容易に使用可能な形でストレージ・シェルフに格納されるデータ・ストレージ媒体上に、大量のデータを格納するための手段を提供する。１つまたは複数のロボット・アクセス機構は、選択されたデータ・ストレージ媒体をストレージ・シェルフから取り出し、それらをデータ・ストレージ・ドライブに提供する。典型的には、自動データ・ストレージ・ライブラリのデータ・ストレージ媒体上に格納されたデータは、いったん要求されると即時に必要となる。したがって、自動データ・ストレージ・ライブラリはできる限り連続的に動作可能な状態で維持されることが望ましい。
【００１２】
自動データ・ストレージ・ライブラリは、外部インターフェースを介してホスト・システムとインターフェースし、ライブラリ内のデータ・ストレージ媒体の場所およびコンテンツの連続して更新されるインベントリを提供する、中央制御装置、ならびにデータ・ストレージ・ドライブおよびストレージ・シェルフの精密な位置を識別し、様々なストレージ・シェルフとデータ・ストレージ・ドライブとの間でデータ・ストレージ媒体を効率良く移送するためのロボット・アクセス機構の最良の動作を算出する、ロボット制御システムなどの、共に作動する複数のプロセッサによって操作されるシステムを含むことができる。コンポーネントの多くは冗長であり、プロセッサ・ノードが失敗しても依然としてシステム全体を動作させるが、すべてが適切なネットワーク・アドレッシング構造に依存して共に動作することが可能である。
【００１３】
公知のグローバル・アドレッシングは、たとえば米国特許第５９８７５０６号に示されるように、アドレスを注意深くセグメント化することによって、複数の「クラウド」にわたってアドレスを割り振り、複数のクラウドに同じアドレスを割り振ることは許さないが、アドレッシング障害を処理する方法は提供していない。
【００１４】
アドレッシングにおける多くの競合の例がある。たとえば米国特許第５３８６５１５号では、ハードウェア・アダプタのアドレス・スペースを次の連続するアドレス・スペースにシフトし、競合するアドレス・スペースを無視することによって、競合を解決している。しかしながら、システムは競合が解決されるまで停止し、動作不能となる。１９９８年１月のＩＢＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｓｃｌｏｓｕｒｅ  Ｂｕｌｌｅｔｉｎ  Ｖｏｌ．４１、Ｎｏ．０１、７０３〜７０５ページでは、送信側および受信側双方のＩＰアドレスの重複に応答したホストによる返信を強制し、重複ホストはそのインターフェースをオフにして警告メッセージを通知する。返信側ホストは手動で訂正されるまでＩＰアドレスを使用し続けることが可能であり、返信側ホストの遮断を少なくする。ノードがログオンすると、ネットワーク上のすべてのホストは重複ＩＰアドレスを受け取り、すべてが返信プロセスに進むことができる。重複ホストが返信を受け取ってそのインターフェースをオフにした後にのみ、返信側ホストは元のＩＰアドレス所有者と通信することができる。
【特許文献１】米国特許第６３５６８０３号
【特許文献２】米国特許出願第０９／８５４８６５号
【特許文献３】米国特許第５９８７５０６号
【特許文献４】米国特許第５３８６５１５号
【非特許文献１】１９９８年１月のＩＢＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｓｃｌｏｓｕｒｅ  Ｂｕｌｌｅｔｉｎ  Ｖｏｌ．４１、Ｎｏ．０１、７０３〜７０５ページ
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の目的は、ノード・システムのアドレッシング障害を処理するための、自動データ・ストレージ・ライブラリなどのプロセッサの分散型ノード・システム、システムのプロセッサ・ノード、方法、およびコンピュータ読取り可能プログラム・コードを提供することにある。
【課題を解決するための手段】
【００１６】
一実施形態では、ネットワーク内のプロセッサの分散型ノード・システムが提供され、プロセッサ・ノードは少なくとも１つのプロセッサおよび少なくとも１つのネットワークへのインターフェースを含む。ノード・アドレスがない、名目アドレスが誤ったアドレスである、またはたとえばプロセッサ・ノード・インターフェースで検出された重複アドレスを有するなどの、ネットワークに関するプロセッサ・ノードのノード・アドレス障害を検出すると、プロセッサ・ノードのうちの少なくとも１つは、ネットワークからプロセッサ・ノードを使用不可にする。プロセッサ・ノードまたはその名目アドレスをネットワークから使用不可にすることによって、プロセッサ・ノードおよびそのコンポーネントのみが一時的に障害となり、システムは動作可能のままである。ノード・アドレスは、ネットワーク内のプロセッサ・ノードを使用可能にしたときに、ネットワーク内のプロセッサ・ノードをアドレッシングする。
【００１７】
他の実施形態では、プロセッサ・ノードはさらに不揮発性メモリを含み、当該不揮発性メモリ内にプロセッサ・ノードの代替ノード・アドレスを維持する。一例として、代替ノード・アドレスは、ノード・アドレッシングで最後に首尾よく検出されたノード・アドレスを含むことができる。プロセッサ・ノードは、たとえば競合の検出によって、または他の例としてそれ自体のノード・アドレスを外部から決定しようと試みて、それ自体のものとして使用可能なノード・アドレスが決定できないことによって、ノード・アドレス障害を検出すると、不揮発性メモリ内の代替ノード・アドレスを選択することによってノード・アドレス障害を回避するノード・アドレスを選択する。
【００１８】
他の実施形態では、プロセッサ・ノードは初期にそれ自体のものとして名目ノード・アドレスを決定し、ネットワークの他のプロセッサ・ノードのノード・アドレスを感知し、感知した他のプロセッサ・ノードのノード・アドレスを名目ノード・アドレスと比較する。プロセッサ・ノードが、感知した他のプロセッサ・ノードのノード・アドレスのうちの少なくとも１つと名目ノード・アドレスとの間に競合が存在すると判定した場合、存在する競合にはネットワークに関するプロセッサ・ノードのノード・アドレス障害が含まれ、当該プロセッサ・ノードはネットワークから使用不可とされる。
【００１９】
さらに他の実施形態では、ネットワークのプロセッサ・ノードのうちの少なくとも２つがリセットの対象となり、それらは少なくとも１つのプロセッサ、ネットワークへの少なくとも１つのインターフェース、およびタイマを含み、当該タイマはプロセッサ・ノードがリセットされてからの時間の表示を維持する。前述のように、他のプロセッサ・ノードの感知されたノード・アドレスのうちの少なくとも１つとプロセッサ・ノードの名目ノード・アドレスとの間に何らかの競合が存在する場合、ノード・アドレス障害であると判定される。
【００２０】
競合するノード・アドレスを有するプロセッサ・ノードは、タイマを比較して、リセット以降さらに新しい時間が経過しているかどうかを判定する。プロセッサ・ノードでさらに新しい時間が経過している場合、その名目アドレスはネットワークから使用不可とされる。
【００２１】
他の実施形態では、ノードに関連付けられた要素の指定情報を維持するプロセッサ・ノードが、誤ったノード・アドレスを決定することができる。一例では、プロセッサ・ノードに結合されたデータ・ストレージ・ドライブが固有の通し番号を有し、プロセッサ・ノードは通し番号を指定情報として格納する。ノードは名目ノード・アドレスを決定すると、関連する要素の現在の指定情報を感知し、その現在の指定情報を維持されている指定情報と比較する。一致の失敗が決定されると、それはプロセッサ・ノードのノード・アドレス障害であり、結果としてプロセッサ・ノードの名目アドレスはネットワークから使用不可とされる。
【００２２】
アドレス障害を有するプロセッサ・ノードをネットワークから使用不可とすることによって、当該コンポーネントのみが一時的に障害となり、システムは動作可能のままである。アドレス障害を回避する代替ノード・アドレスを採用することにより、さらにシステムの破壊が防止され、プロセッサ・ノードまたはコンポーネントに対する即時修復アクションが回避される。
【００２３】
本発明を完全に理解するために、添付の図面と共に以下の詳細な記述を参照されたい。
【発明を実施するための最良の形態】
【００２４】
本発明について、図を参照しながら以下の記述の好ましい実施形態で説明するが、これらの図では同じ番号は同じかまたは同様の要素を表している。本発明は、本発明の目的を達成するための最良の形態で説明されるが、当業者であれば、本発明の趣旨または範囲を逸脱することなく、これらの教示に鑑みて変形形態を実施できることを理解されよう。
【００２５】
図１は、本発明に従って複数のプロセッサ・ノードを実装することのできる、自動データ・ストレージ・ライブラリ１０の実施形態を示す。ライブラリは、少なくとも１つの外部ホスト・システムからのコマンドに応答してデータ・ストレージ媒体１４にアクセスするように配置構成され、データ・ストレージ媒体を格納するための複数のストレージ・シェルフ１６と、データ・ストレージ媒体に関してデータの読取りおよび／または書込みを行うための少なくとも１つのデータ・ストレージ・ドライブと、複数のストレージ・シェルフ１６とデータ・ストレージ・ドライブとの間でデータ・ストレージ媒体を移送するための少なくとも１つのロボット・アクセス機構１８とを含む。ライブラリは、ユーザがライブラリと対話できるようにする、オペレータ・パネル２３またはウェブベース・インターフェースなどの他のユーザ・インターフェースも含む。ライブラリ１０は、それぞれがロボット・アクセス機構１８によってアクセス可能なストレージ・シェルフ１６を有する、１つまたは複数のフレーム１１〜１３を含むことが可能である。ロボット・アクセス機構１８は、１つまたは複数のデータ・ストレージ媒体１４をグリップするためのグリッパ・アセンブリ２０を含み、データ・ストレージ媒体１４に関する識別情報を「読み取る」ためにグリッパ２０に取り付けられた、バー・コード・スキャナ２２、またはスマート・カード・リーダもしくは同様のシステムなどの読取りシステムを含むことができる。
【００２６】
図２は、本発明に従った複数のプロセッサ・ノードを採用する、図１のデータ・ストレージ・ライブラリ１０の一実施形態を示す。本発明を実施することが可能なデータ・ストレージ・ライブラリの一例は、ＩＢＭ３５８４ウルトラ・スケーラブル・テープ・ライブラリである。当該ライブラリは基本フレーム１１を含み、さらに１つまたは複数の拡張フレーム１２を含むことが可能であり、高可用性フレーム１３を含むことが可能である。
【００２７】
ライブラリ１０の基本フレーム１１は、１つまたは複数のデータ・ストレージ・ドライブ１５およびロボット・アクセス機構１８を有する。前述のように、ロボット・アクセス機構１８はグリッパ・アセンブリ２０を有し、データ・ストレージ媒体１４に関する識別情報を「読み取る」ための読取りシステム２２を含むことができる。データ・ストレージ・ドライブ１５は、たとえば光ディスク・ドライブまたは磁気テープ・ドライブでよく、データ・ストレージ媒体１４はそれぞれ光もしくは磁気のテープ媒体、または任意の他の取外し可能媒体および関連するドライブを含んでいてもよい。例として、データ・ストレージ・ドライブはＩＢＭ  ＬＴＯ  Ｕｌｔｒｉｕｍ  Ｄｒｉｖｅ、ＤＬＴ  ８０００  Ｄｒｉｖｅなどを含んでいてもよい。さらに、たとえばホストからのコマンドの受信およびライブラリへのコマンドの転送などの、ホストとライブラリとの間での通信のために働くが、データ・ストレージ・ドライブではない、制御ポートが提供されてもよい。
【００２８】
拡張フレーム１２は追加のストレージ・シェルフを含み、追加のデータ・ストレージ・ドライブ１５を含むことが可能である。高可用性フレーム１３も、追加のストレージ・シェルフおよびデータ・ストレージ・ドライブ１５を含むことが可能であり、グリッパ・アセンブリ３０を含み、バー・コード・スキャナ３２または他の読取りデバイスを含むことが可能な、第２のロボット・アクセス機構２８と、オペレータ・パネル２８０とを含む。ロボット・アクセス機構１８またはそのグリッパ２０などの障害または他の使用できない事態が生じた場合、第２のロボット・アクセス機構２８が引き継ぐことができる。
【００２９】
例示的ライブラリでは、ロボット・アクセス機構１８、２８のそれぞれが、水平「Ｘ」方向および垂直「Ｙ」方向と呼ばれる少なくとも２つの方向にそのグリッパを移動し、ストレージ・シェルフ１６でデータ・ストレージ媒体１４を取り出しおよびグリップ、または配送およびリリースし、データ・ストレージ・ドライブ１５でデータ・ストレージ媒体をロードおよびアンロードする。
【００３０】
図２および図３を参照すると、ライブラリ１０は、１つまたは複数のホスト・システム４０、４１、または４２からコマンドを受信する。ホスト・サーバなどのホスト・システムは、１つまたは複数の制御ポート（図示せず）を介するか、または１つまたは複数のデータ・ストレージ・ドライブ１５を介して、たとえばパス８０上でライブラリと直接通信し、特定のデータ・ストレージ媒体にアクセスするため、およびたとえばストレージ・シェルフとデータ・ストレージ・ドライブとの間で媒体を移動させるための、コマンドを提供する。当該コマンドは、通常、媒体にアクセスするために媒体および／または論理位置を識別する論理コマンドである。
【００３１】
例示的ライブラリは、分散型制御システムが、ホストから論理コマンドを受信すること、必要なアクションを決定すること、および当該アクションをロボット・アクセス機構１８、２８の物理的動きに変換することによって制御される。
【００３２】
例示的ライブラリでは、分散型制御システムは、それぞれが１つまたは複数のプロセッサを有する複数のプロセッサ・ノードを含む。分散型制御システムの一例では、通信プロセッサ・ノード５０を基本フレーム１１内に配置することができる。通信プロセッサ・ノードは、直接またはドライブ１５を介して、たとえばライン８０に結合された少なくとも１つの外部インターフェースを通じてホスト・コマンドを受信するための通信リンクを提供する。さらに通信プロセッサ・ノード５０は、データ・ストレージ・ドライブ１５と通信するために通信リンク７０を提供することもできる。
【００３３】
通信プロセッサ・ノード５０は、フレーム１１内のデータ・ストレージ・ドライブ１５の近くに配置することができる。さらに分散型プロセッサ・システムの一例では、たとえばロボット・アクセス機構１８に配置可能であり、ネットワーク６０を介して通信プロセッサ・ノード５０に結合される、作業プロセッサ・ノード５２を有することが可能な、１つまたは複数の追加の作業プロセッサ・ノードが提供される。各作業プロセッサ・ノードは、任意の通信プロセッサ・ノードから作業プロセッサ・ノードに同報通信されるコマンドの受信に応答することが可能であり、作業プロセッサ・ノードは、移動コマンドを提供してロボット・アクセス機構の動作を指示することも可能である。ＸＹプロセッサ・ノード５５を提供して、ロボット・アクセス機構１８のＸＹシステムに配置することができる。ＸＹプロセッサ・ノード５５はネットワーク６０に結合され、移動コマンドに応答して、グリッパ２０を位置決めするようにＸＹシステムを動作させる。
【００３４】
また、オペレータ・パネルと通信プロセッサ・ノード５０、作業プロセッサ・ノード５２、およびＸＹプロセッサ・ノード５５との間で通信するためのインターフェースを提供するために、オペレータ・パネル２３にオペレータ・パネル・プロセッサ・ノード５９を提供することもできる。
【００３５】
様々なプロセッサ・ノードを結合する共通バス６０を有するネットワークが提供される。通信バスは、たとえばドイツ国エルランゲンＤ−９１０５８アム・ヴァイチ・ゼルガルテン２６のＣｉＡ、ｔｈｅ  ＣＡＮ  ｉｎ  Ａｕｔｏｍａｔｉｏｎ  Ａｓｓｏｃｉａｔｉｏｎによって定義されたような標準的なアクセス・プロトコルおよび配線規格を有するマルチドロップ・ネットワークである、市販の「ＣＡＮ」バス・システムなどの堅固な有線ネットワークでもよい。当業者であれば周知のように、ライブラリでは、イーサネットなどの他の同様のバス・ネットワーク、またはＲＦもしくは赤外線などの無線ネットワーク・システムを採用することができる。たとえば図３のノード５０、５２、５５、および５９などのプロセッサ・ノードは、ノード・インターフェース１２６ａ、ｂ、ｃ、ｄでネットワーク６０と結合することができる。本明細書の「ネットワーク」という用語には、ノード・アドレッシングを採用するプロセッサ・ノード間の任意の通信手段が含まれる。
【００３６】
図２を参照すると、通信プロセッサ・ノード５０は、ドライブならびにホスト・システム４０、４１、および４２と通信するライン７０を介して、基本フレーム１１のそれぞれのデータ・ストレージ・ドライブ１５に結合される。代替として、ホスト・システムを入力８０で通信プロセッサ・ノード５０に直接結合するか、あるいはドライブ／ライブラリ・インターフェースと同様のライブラリ・インターフェースを使用して、ライブラリをホスト・システムに接続させる制御ポート・デバイス（図示せず）に直接結合することができる。当業者であれば周知のように、ホストおよびデータ・ストレージ・ドライブと通信するための様々な通信配置構成を採用することができる。図２の例では、ホスト接続８０および８１はＳＣＳＩバスである。バス８２は、ＳＣＳＩバス・システムよりも長距離の伝送を可能にする、高速シリアル・データ・インターフェースであるファイバ・チャネル・アービトレーテッド・ループの一例である。
【００３７】
データ・ストレージ・ドライブ１５は通信プロセッサ・ノード５０の近傍に置くことが可能であり、ＳＣＳＩなどの短距離通信方式またはＲＳ−４２２などのシリアル接続を採用することが可能である。したがってデータ・ストレージ・ドライブ１５は、ライン７０を使用して通信プロセッサ・ノード５０に個々に結合される。
【００３８】
拡張フレーム１２が提供可能であり、拡張共通バス１５２によってネットワーク１５２、６０に結合することができる。図３の通信プロセッサ・ノード５０と同様の他の通信プロセッサ・ノード１５５を当該拡張フレーム内に配置することが可能であり、たとえば入力１５６でホストと、さらにたとえばライン１７０を介して拡張フレーム１２内のデータ・ストレージ・ドライブ１５と、通信することができる。通信プロセッサ・ノード１５５は、図３のノード・インターフェース１２６ａと同様のノード・インターフェースでネットワーク１５２、６０に結合され、通信プロセッサ・ノード１５５がネットワーク１５２、６０へのコマンド用の通信リンクを提供するため、コマンドは基本フレームの作業プロセッサ・ノード５２にリンクされる。
【００３９】
通信プロセッサ・ノード１５５は、拡張フレーム１２内で、拡張フレーム１２の結合されたデータ・ストレージ・ドライブ１５に近接して取り付けることが可能であり、ドライブおよび取り付けられたホスト・システムと通信する。データ・ストレージ・ドライブ１５はまた、ライン１７０を使用して通信プロセッサ・ノード１５５に個々に結合される。
【００４０】
同一の通信プロセッサ・ノード１５５、ストレージ・シェルフ１６、データ・ストレージ・ドライブ１５、および拡張バス１５２を備えた追加の拡張フレームが提供可能であり、それぞれが隣接する拡張フレームに結合される。
【００４１】
さらにデータ・ストレージ・ライブラリ１０は、たとえば高可用性フレーム１３内に他のロボット・アクセス機構２８を追加として含むことができる。ロボット・アクセス機構２８は、データ・ストレージ媒体にアクセスするためのグリッパ３０と、ロボット・アクセス機構を移動させるためのＸＹシステム２５５とを含むことができる。高可用性フレームは、拡張フレーム１２に隣接するかまたは基本フレーム１１に隣接することが可能であり、ロボット・アクセス機構２８は、ロボット・アクセス機構１８と同じ水平メカニカル・パス上で、または隣接パス上で走行可能である。さらに例示的制御システムは、拡張フレームのネットワーク１５２または基本フレームのネットワーク６０に結合されたネットワークを形成する、拡張共通バス２００を含む。同じく通信プロセッサ・ノード５０と同様の他の通信プロセッサ・ノード２５０が提供可能であり、入力２５６で直接または制御ポート（図示せず）を介して、あるいはたとえば入力２５６でデータ・ストレージ・ドライブ１５およびライン２７０を介して、ホストからのコマンドを受信するために、高可用性フレーム１３内に配置することができる。通信プロセッサ・ノード２５０は高可用性フレーム・ネットワーク２００に結合され、たとえば図３のインターフェース１２６ａと同様のノード・インターフェースで、当該ネットワークへの通信リンクを提供する。
【００４２】
通信プロセッサ・ノード２５０は、高可用性フレーム１３の結合されたデータ・ストレージ・ドライブ１５に近接して取り付けることが可能であり、ドライブおよび取り付けられたホスト・システムと通信する。データ・ストレージ・ドライブ１５はまた、ライン２７０を使用し、さらにＲＳ−４２２などのインターフェースを使用して、通信プロセッサ・ノード２５０に個々に結合される。
【００４３】
図２を参照すると、本発明を実施するコンピュータ・プログラムは、たとえば作業プロセッサ５２などのプロセッサ・ノードのうちの１つに、あるいはオプションでプロセッサ５０、プロセッサ１５５、もしくはプロセッサ２５０に提供可能であるか、または複数もしくはすべてのプロセッサ・ノードに実装可能である。
【００４４】
プロセッサの分散型ノード・システムを有する制御システムの他の例に、自動車用マルチプロセッサ・ネットワークが含まれる。
【００４５】
図３を参照すると、プロセッサ・ノード５０、５２、５５、および５９は、当分野で知られた任意のマイクロプロセッサ・デバイスでよいプロセッサ１２２ａ、ｂ、ｃ、ｄを含む。プロセッサ１２２ａ、ｂ、ｃ、ｄは、「ファームウェア」と呼ばれることの多いプログラム・コードの制御下で動作するが、これは、前述のように当該コードがライブラリを構成するハードウェアに関係しているからである。プロセッサは、ファームウェアにより、たとえばノード・ハードウェア１３２、１３４、１３６、１３８として示されたシステムのコンポーネントを動作させる。ファームウェアは、通常、不揮発性プログラム可能メモリ１２４ａ、ｂ、ｃ、ｄ内に維持される。不揮発性メモリ１２４ａ、ｂ、ｃ、ｄは、フラッシュ・メモリ、読取り専用メモリ（ＲＯＭ）、電気的消去再書込可能読取り専用メモリ（ＥＥＰＲＯＭ）、バッテリ・バックアップＲＡＭ、ハードディスク・ドライブなどの、当分野で知られた任意の不揮発性メモリ・デバイスで構成することができる。あるいは、不揮発性メモリ１２４ａ、ｂ、ｃ、ｄをそれぞれプロセッサ１２２ａ、ｂ、ｃ、ｄ内に配置することができる。
【００４６】
ファームウェア・プログラム・コード・イメージは、すべてのプロセッサ・ノードについて同じでもよく、様々な機能それぞれについて共通コードおよび特定コードの両方を有するが、特定コードは特定機能のプロセッサによってのみ使用される。あるいは、特定機能のプロセッサが必要とするコードのみを組み込んだ異なるコード・イメージを、プロセッサ・ノードそれぞれに対して提供するようにしてもよい。
【００４７】
ネットワークを介して通信するために、プロセッサ・ノードはノード・アドレスを有する。前述のように、ＣＡＮバスまたはイーサネット・ネットワークなどのノード・アドレスが当業者に知られている。ライブラリの例では、フレームが追加されたときにネットワークに追加されたプロセッサ・ノードはノード・アドレスを持たない場合があり、新しいプロセッサ・ノードにノード・アドレスを与えなければならない。さらに、個々のコンポーネント、プロセッサ・ノード、またはノードのプロセッサが、新しいコンポーネントなどに置き換えられるか、または他のコンポーネントなどがスワップされる場合、プロセッサ・ノードがノード・アドレスを持たないか、または他のノード位置もしくは他のライブラリからの以前のノード・アドレスを採用する可能性がある。以下で論じるように、保存されたライブラリまたはフレーム固有の情報を比較することによって、不正なノード・アドレッシングを検出することができる。
【００４８】
新しいノード・アドレスを提供する１つの方法は、オペレータがノード・アドレスを割り当てることである。複合ノード・アドレスの一例では、コンポーネントがカードに符号化されたアドレスの関数部分を有することが可能であり、プロセッサ・ノードにはフレーム番号が供給され、ノード・アドレスを算出するために関数アドレスおよびフレーム番号が組み合わされる。一例として、フレームには「０１」、「０２」などの連続した番号を付けることが可能であり、各関数には異なる番号を与えることができる。たとえば、１６進法で「Ｃ」の通信プロセッサ・ノード指定およびフレーム番号「２」は、「ｘＣ２」のアドレスを有することができる。あるいは、新しいノード・アドレスを提供する自動モードを採用することができる。一例として、ノード・アドレスを算出するために採用することのできる２進数を提供するように、高または低に結合された特定のラインを備えたケーブルが設計される。他の例として、２００１年５月１４日付出願の米国特許出願第０９／８５４８６５号に記載されているように、パルス生成器および遅延信号生成器は、上記のように「０１」、「０２」などのフレーム番号を決定するための自動フレーム・カウントを提供することができる。自動フレーム・カウントは、ノード・アドレスを算出する関数アドレスと共に使用することができる。他の例として、サーバは、動的ホスト構成プロトコル（ＤＨＣＰ）を採用してプロセッサ・ノードにＩＰアドレスを提供することができる。
【００４９】
前述のように障害が発生する可能性がある。一例として、オペレータがプロセッサ・ノードの配置または機能を見誤る可能性がある。自動モードでは、２進ケーブルが不良となる、誤接続される、または誤ったケーブルが使用される可能性がある。他の例として、フレーム・カウンタ回路に障害が発生する、またはケーブリングが誤接続になる可能性がある。
【００５０】
こうしたケースでは、コンポーネントは、ネットワーク上にあるときに使用できるノード・アドレスを持たない、誤ったアドレスを有する、またはネットワーク上の他のコンポーネントの重複であるアドレスを提示する場合がある。重複アドレスは、１つのプロセッサ・ノードが、他のコンポーネントと重複する機能を実行するコンポーネントにあり、フレーム番号を誤読して、その誤ったフレーム番号をアドレスに採用する場合に発生する可能性がある。代替として、プロセッサ・ノードを１つのシステムから他のシステムにスワップし、新しいシステムの異なる場所に置くことが可能である。知られていないコンポーネント、または誤ったアドレスを有するコンポーネント、またはネットワーク上の重複の存在などのアドレッシング・エラーが、システムのすべてまたは一部を動作不能にし、保守アクションを必要とする可能性がある。
【００５１】
さらに図４を参照すると、一実施形態では、ノード・アドレスがない、またはたとえばプロセッサ・ノード・インターフェースで検出された重複アドレスが存在するなどの、ネットワークに関するプロセッサ・ノードのノード・アドレス障害を検出すると、プロセッサ・ノードまたはシステムは（１）ネットワークからプロセッサ・ノードを使用不可にする、および／または（２）ノード・アドレス障害を回避するノード・アドレスを選択する。選択されたノード・アドレスは、ネットワーク内のプロセッサ・ノードを使用可能にしたときに、ネットワーク内のプロセッサ・ノードをアドレッシングする。
【００５２】
プロセスはステップ１９０で開始される。ステップ２０１では、図２および図３のプロセッサ・ノード５０などのプロセッサ・ノードが、ノード・インターフェース１２６ａでたとえばネットワーク６０などのネットワークを感知する。一例として、プロセッサ・ノードは、パワーアップされる、適所にスワップされる、ネットワークに追加されたフレーム内にある、または、たとえばプロセッサ１２２ａおよび／またはノードの他のコンポーネントがアップグレードされたためにリセットされていることが可能である。一例として、プロセッサ・ノードには、プロセッサ・ノードを使用可能にするプロセスを開始するファームウェアまたはハードウェアのパワーオン・カウンタが含まれる。ある種の内部局面が実行されると、プロセッサ・ノードはステップ２０１を実行する。代替方法として、プロセッサ・ノードが立ち上がるとすぐに、たとえばライン上の信号を使用して非中断ベースでマスタ・ノードに信号が送られ、マスタ・ノードはたとえばプロセッサ・ノード５０などのプロセッサ・ノードに対してステップ２０１を実行する。
【００５３】
ステップ２０１には、たとえばプロセッサ・ノード５０などのプロセッサ・ノードに関するノード・アドレスのチェックが含まれる。前述のように、ケーブルの符号化、または手動で生成されたもしくは自動のインジケーションの受信などによってアドレスが表示され、これを直接または内部情報と組み合わせて使用してノード・アドレスを決定することができる。
【００５４】
ステップ２０３は、ネットワークを感知した結果として何らかの使用可能なノード・アドレスが生成できるかどうかを判定する。たとえば、２進ケーブルが不良になって、ビットがなくなり、不完全なアドレスを提示するか、または混線したビットを有する、誤りまたは無効アドレスを提示する、などの結果としてアドレスが使用不可能となる可能性がある。さらに、ケーブルが誤接続される、または誤ったケーブルが使用される可能性もある。他の例として、フレーム・カウンタ回路が不良になる、またはケーブリングが誤接続される可能性がある。したがって使用不可能なアドレスは、アドレス信号がない状態も含み得る。
【００５５】
したがって、本明細書で採用される用語としての使用不可能なアドレスには、不完全アドレス、誤りもしくは無効アドレス、またはアドレス情報なしが含まれる。競合する可能性のあるアドレスはネットワーク内で使用できないかもしれないが、これについては以下で具体的に論じる。使用可能なアドレスが生成できない場合、ステップ２０５で、プロセッサ・ノード５０はそのノード・アドレスを内部で決定することを試みる。一例として、アドレスの関数部分がカードに符号化され、アドレスの残りの部分は不揮発性メモリに符号化されて、たとえばわかっている最新の成功したアドレスを構成する。本発明によれば、ステップ２０６では、ステップ２２０に関して以下で詳細に論じるように、不揮発性メモリ１２４ａから代替ノード・アドレスが読み取られる。これとは別に、所定のノード・アドレスを提供するようにしてもよい。
【００５６】
ステップ２０５では、ノード・アドレスが内部で決定できるかどうかが判定される。決定できない場合、名目ノード・アドレスはなく、ステップ２０７で示されるようにノード・アドレス障害があるため、ステップ２０８でプロセッサ・ノードはネットワークから使用不可となる。
【００５７】
アドレス障害を有するプロセッサ・ノードをネットワークから使用不可とすることによって、当該コンポーネントのみが一時的に障害となるため、システムは動作可能なままである。
【００５８】
これに対して、ステップ２０５および２０６でノード・アドレスを生成すると、ステップ２０７は省略可能であり、内部で生成されたアドレスに伴う問題はその後、たとえば以下で論じるようにステップ２２２で把握することができる。さらにステップ２０５、２０６、および２０７が省略されることもある。この場合、ステップ２０３の答えが「いいえ」であれば、ステップ２０８に直接進むことになる。
【００５９】
ステップ２０３またはステップ２０５のいずれかに示されるように、プロセッサ・ノードのノード・アドレスが決定できれば、そのアドレスはステップ２１０で最初に決定され、本明細書では「名目」ノード・アドレスと呼ばれる。これは、最初に決定されたノード・アドレスと、有効性、任意の競合、または以下で論じる他のタイプのアドレッシング障害についてのチェックが行われれば実際に使用されることになるノード・アドレスとを、区別するためである。それぞれのプロセス・ステップはプロセッサ・ノード自体が実行するか、またはシステムがたとえばマスタ・ノードによって当該プロセスを実行することができる。
【００６０】
ステップ２０７では、オプションで、名目ノード・アドレスが有効となりそうであるかまたは誤りとなりそうであるかが判定される。たとえば、名目ノード・アドレスが完全であり、明らかに正しい番号が付けられたフレームまたはネットワーク位置にあるが、フレーム内の異なる位置にある、および／または異なる機能を実行する、または異なるライブラリもしくはネットワーク内にある場合がある。
【００６１】
本発明の一実施形態によれば、有効なノード・アドレスのテストは、ノードがアクセスできる通し番号などの固有の識別情報を有するノード・ハードウェアなどの関連要素の照会、および、これとノードのローカルな不揮発性メモリに保持されている固有の識別情報のコピーとの比較を含むことができる。
【００６２】
本明細書では、プロセッサ・ノードに関連付けられたハードウェアまたは他の要素を識別、定義、または指定する情報は、関連要素などの「指定情報」と呼ばれる。
【００６３】
したがって、データ・ストレージ・ドライブがノードのフレームに割り当てられたライブラリの例では、フレームは「指定情報」の比較のために所与の固有の通し番号がそれぞれに付けられた１つまたは複数のドライブを含むことが知られている。
【００６４】
一例として図２を参照すると、通信プロセッサ・ノード５０はライン７０を介して１つまたは複数のデータ・ストレージ・ドライブ１５に問い合わせて１つまたは複数の通し番号を取得し、これ（これら）と不揮発性メモリに格納された通し番号とを比較することができる。完全に一致すれば、名目ノード・アドレスが有効であると想定することができる。より正確に言えば、ノードは格納されたノード・アドレスと格納された指定情報との間の相関関係を含む。ドライブ１５はスワップされる場合もあるため、完全に一致しなくとも無効なノード・アドレスを示すとは限らない。したがって、ノードに関連付けられたすべてのコンポーネント識別子を指定情報としてノードの不揮発性メモリ内に格納し、一致となるために十分な比較が行われているかどうかを判定するための投票方式を採用することができる。
【００６５】
あるいは、ノードそれ自体が「ＭＡＣ」アドレスもしくはワールドワイド・ネーム（ＷＷＮ）などの指定情報、またはファームウェアを介して読取り可能なノード・カードに関連付けられたカード通し番号を含むようにしてもよい。
【００６６】
一致しない場合、ステップ２０７はノード・アドレス障害があると判定し、プロセスはステップ２２２に進み、プロセッサ・ノードの名目ノード・アドレスがプロセッサ・ノード・インターフェースでネットワークから使用不可となる。
【００６７】
名目ノード・アドレスが有効であることがわかると、たとえば図２のネットワーク６０、１５２、２００などのネットワークの他のプロセッサ・ノードのノード・アドレスが、たとえばＲＳ−２３２接続などの代替通信手段を介して、またはネットワーク同報通信によって、ステップ２１２で感知される。具体的に言えば、ノードは「こちらは’Ｃ２’、他に誰かいますか」と同報通信することが可能であり、競合があれば応答を受信する。次にステップ２１５で、他のプロセッサ・ノードの感知されたノード・アドレスが名目ノード・アドレスと比較される。ステップ２１６で競合が見つからない場合、当該名目ノード・アドレスがプロセッサ・ノードのノード・アドレスとして使用されることになり、プロセスは以下で論じるようにステップ２４０に進む。
【００６８】
代わって、ステップ２１６でプロセッサ・ノードまたはシステムが、他のプロセッサ・ノードの感知されたノード・アドレスのうちの少なくとも１つと名目ノード・アドレスとの間に何らかの競合が存在すると判定した場合、存在する競合がネットワークに関するプロセッサ・ノードのノード・アドレス障害をもたらす可能性がある。ステップ２２１では、競合するノード・アドレスを有する１つまたは複数のプロセッサ・ノードについて、たとえばネットワーク同報通信などを使用してオプションで警告することができる。
【００６９】
本発明に従った他の実施形態として、ノード・アドレスが競合する場合、ステップ２３５に関して説明するように他のテストを実行することが可能であるが、他のテストが実施されない場合、オプションのステップ２２２でノード・アドレス障害が示され、プロセッサ・ノードはネットワークから使用不可となる。
【００７０】
他の実施形態では、ネットワークのプロセッサ・ノードのうちの少なくとも２つがリセットの対象となり、それらのプロセッサ・ノードは少なくとも１つのプロセッサ、ネットワークへの少なくとも１つのインターフェース、およびタイマを含み、当該タイマはプロセッサ・ノードがリセットされてからの時間の表示を維持する。タイマは、たとえばそれぞれプロセッサ・ノード５０、５２、５５、および５９のプロセッサ１２２ａ、ｂ、ｃ、ｄなどの、プロセッサのファームウェア・タイマとして例示されているが、代替として、前述のようなハードウェア・タイマであってもよい。タイマは、プロセッサ・ノードのパワーアップ時に活動化またはリセットされるパワーアップ・カウンタで構成することができる。したがってタイマは、プロセッサ・ノードが活動状態であった時間を表示する。プロセッサ・ノードのうちの１つがリセット時間に近づくとチェックが行われるため、タイマは、ゼロの値に折り返すことのないような大きな数のカウンタで構成されるか、または、最大値に達するとカウントを停止するものであってもよい。タイマは有意な差異を識別することのみを意図するものであるため、その分解能はそれほど重要ではない。代替として、タイマはパワーオン時にカウントを開始せず、代わりに以下で説明するように、プロセッサ・ノードが競合のないアドレスを有すると判定したときにリセットされるようにしてもよい。こうした場合、時間は、あらゆる競合が解決されるまで、新たにリセットされたプロセッサ・ノードでゼロとなる。したがって、より新しい時間を示すプロセッサ・ノードの方が最近リセットされたものであり、新しい競合する名目アドレスを有するものと考えられ、より新しい時間を示さないプロセッサ・ノードは、現在競合しているアドレスで首尾よく動作してきたものと考えられる。前述のように、他のプロセッサ・ノードの感知されたノード・アドレスのうちの少なくとも１つとプロセッサ・ノードの名目ノード・アドレスとの間に何らかの競合が存在する場合に、ノード・アドレス障害と判定される。オプションで、ステップ２２１でノード・アドレス障害と判定されたプロセッシング・ノードは、前述のようにたとえば同報通信などを使用して、競合する感知されたノード・アドレスを有する他のプロセッサ・ノードに競合を警告することができる。
【００７１】
新しくリセットされたノードはより新しい時間を示す可能性があり、したがって競合の情報を要求する可能性があるということで、ステップ２２１はオプションである。競合するアドレスを有する他のノードは首尾よく動作してきたものと考えられ、要求されたアドレスを有し、競合があることを知る必要がない、という応答を供給するだけの可能性がある。しかしながら応答側ノードは、そのタイマ値を応答の一部として供給することもできる。したがって要求側ノードは、アドレス競合の存在を判定するためのベースとなる応答と、比較のためのタイマ値の両方を有することになる。代替として、最初に応答が供給され、競合があると要求側ノードが判定した場合のみ、ノードがタイマ値を別に要求するようにしてもよい。
【００７２】
ステップ２２５に示されるような、競合するノード・アドレスを有するプロセッサ・ノードおよび他のプロセッサ・ノード、またはシステムは、ステップ２２７でタイマの時間を比較し、ステップ２２８で、リセット以降の時間がより新しい方のプロセッサ・ノードを決定する。２つのノードがリセットされ、競合する名目アドレスを見つけた場合、「競争」状態が競合を不正に解決する可能性があるという点で、広い時間帯は互角とみなされ、競合を解決しない可能性がある。したがってエラー状況が存在し、解決のために外部検査を必要とする場合がある。したがって本明細書では、「より新しい時間」には互角が含まれる。
【００７３】
代替として、ステップ２２１および２２５を省略することができる。アドレスを割り当てる意図の同報通信に応答して、ステップ２２７および２２８を実行することができる。さらに、ステップ２２７および２２８のチェックはあとで競合したノードが立ち上るのをキャンセルすることを意図するものであるため、ステップ２２７および２２８は、まだノード・アドレスを割り当てていないノードのみによって実行されてもよい。首尾よく動作してきたノードは、アドレスの変更の可能性を考慮しなくてよい。
【００７４】
ステップ２２８で、プロセッサ・ノードがより新しい時間を示していないと判定された場合、名目ノード・アドレスまたはプロセッサ・ノードによって使用されているノード・アドレスが、プロセッサ・ノード用のノード・アドレスとして使用されることになり、以下で論じるように、プロセスはステップ２４０に進む。
【００７５】
ステップ２２８で判定されたより新しい時間を示すプロセッサ・ノードは、ステップ２２２でノード・アドレス障害を示し、ネットワークから使用不可とされる。
【００７６】
本発明の他の実施形態では、たとえば図３のプロセッサ・ノード５０などのプロセッサ・ノードがさらに不揮発性メモリ１２４ａを含み、当該不揮発性メモリ内にプロセッサ・ノードの代替ノード・アドレスを維持する。一例として、代替ノード・アドレスは、ステップ２２０に関して論じるように、ノード・アドレッシングで最後に首尾よく検出したノード・アドレスでもよい。代替として、システムは、たとえばマスタ・ノード５５の不揮発性メモリ１２４ｃのように、マスタ・ノードの既知の位置に不揮発性メモリを維持する。
【００７７】
ステップ２２２は、残りのステップが実行されている間、プロセッサ・ノードを一時的に使用不可とすることができるが、代替として、ステップ２２２を省略することも可能であり、その場合、残りのステップが最初に実行され、以下で論じるようにステップ２０８でいかなるノード・アドレス障害も処理される。
【００７８】
したがって、たとえばステップ２２８でノード・アドレス障害が検出された場合、またはたとえばステップ２１６での競合の結果として直接、ステップ２３５で不揮発性メモリ内の代替ノード・アドレスが読み取られる。代替ノード・アドレスは、ステップ２２０で決定されるような、競合を回避すると思われるアドレスを含む。ステップ２３５の不揮発性メモリは、ステップ２０６の不揮発性メモリと同じであるか、または異なる場合があり、代替ノード・アドレスはステップ２０６のノード・アドレスと異なる場合がある。代替ノード・アドレスが提供される場合、当該ノードは前述のように他のノード識別情報を使用して選択することができる。
【００７９】
ステップ２２０で、ステップ２３５の代替ノード・アドレス、または以下で論じられるステップ２４０で有効化された場合、ステップ２０６の名目ノード・アドレスになる代替アドレスは、ノード・アドレッシングで最後に首尾よく検出したノード・アドレスを含む。たとえば、プロセッサ・ノードがリセット・プロセスを実行して、ネットワークのいかなるプロセッサ・ノードとの競合をも回避するノード・アドレスを有することがわかった場合、そのノード・アドレスは少なくともその時点では良好なノード・アドレスであると考えられる。したがってステップ２２０で、良好であると考えられる当該ノード・アドレスがプロセッサ・ノードの不揮発性メモリに格納される。
【００８０】
プロセッサ・ノードがスワップされた場合などには、良好であったノード・アドレスが新しい環境で競合する可能性がある。したがってステップ２３７では、ステップ２１２の他のプロセッサ・ノードの感知されたノード・アドレスが不揮発性メモリの代替ノード・アドレスと比較される。代替として、ステップ２１２および２１５を繰り返すか、または同様のステップを実行することができる。ステップ２３８で、代替ノード・アドレスが、ステップ２１５の他のプロセッサ・ノードの感知されたノード・アドレスとの競合を回避する場合、および／またはステップ２０７の指定情報一致テストに合格した場合、代替ノード・アドレスはノード・アドレス障害を回避し、不揮発性メモリの代替ノード・アドレスがプロセッサ・ノードのノード・アドレスとして選択され、プロセスはステップ２４０に進む。
【００８１】
しかし、競合が依然としてまたは再度存在する場合、プロセッサ・ノードはネットワークに対してアドレス障害を提示し、ステップ２０８でネットワークから使用不可となる。
【００８２】
アドレス障害を有するプロセッサ・ノードをネットワークから使用不可とすることによって、当該コンポーネントのみが一時的に障害となるが、システムは動作可能なままである。アドレス障害を回避する代替ノード・アドレスを採用することによって、さらにシステムへの悪影響が防止され、プロセッサ・ノードまたはコンポーネントに対する即時修復アクションが回避される。
【００８３】
ステップ２４０では、プロセッサ・ノードは、見かけは有効かつ競合しないアドレスによって、ネットワーク内で使用可能とされる。ステップ２２０では、そのノード・アドレスが代替ノード・アドレスとして不揮発性メモリに格納され、タイマをリセットすることができる。
【００８４】
結果として生じる名目ノード・アドレスまたは代替ノード・アドレスは、見かけは有効であり競合しないが、依然として不正である可能性がある。したがって、ステップ２２０の格納動作は、たとえば構成などの他の検証の後に追加として行われてもよい。したがって、バックアップとして不揮発性メモリ内に格納されたアドレスが既知の「良好な」ノード・アドレスであるという追加の保証がある。
【００８５】
ステップ２２０では、現在「良好な」ノード・アドレスを代替ノード・アドレスとして不揮発性メモリに格納することに加えて、前述のように、タイマがパワーアップ・タイマでなければこの時点でタイマをリセットすることができる。
【００８６】
代替として、ステップ２２０の後にステップ２４０を実行することが可能であり、その結果、競合しないノード・アドレスによってプロセッサ・ノードがネットワーク内で使用可能とされ、ステップ２４０は追加の検証を含まない。
【００８７】
当業者であれば、上記のステップが修正可能であること、および／または図４に示された順序が変更可能であることを理解されよう。さらに当業者であれば、図１〜図３に示された要素の代わりに他の等価の要素が使用できること、ならびに、一例として自動車用マルチプロセッサ・ネットワークのプロセッシング・ノードが含まれる、図１および図２のライブラリ環境の代替環境で、本発明が図３に従って実施可能であることも理解されよう。
【００８８】
以上、本発明の好ましい実施形態について詳細に例示してきたが、当業者であれば、特許請求の範囲に記載の本発明の範囲を逸脱することなく、これらの実施形態への修正および翻案が可能であることは明らかであろう。
【図面の簡単な説明】
【００８９】
【図１】本発明に従った複数のプロセッサ・ノードを実装することが可能な、自動データ・ストレージ・ライブラリを示す等角図である。
【図２】本発明に従った複数のプロセッサ・ノードを採用する、図１の自動データ・ストレージ・ライブラリの一実施形態を示すブロック図である。
【図３】図２の複数のプロセッサ・ノードを示すブロック図である。
【図４】図２および図３のプロセッサ・ノードに関するアドレッシング障害を処理するための、本発明の方法の実施形態を示す流れ図である。
【図１】
2005531075.tif 000003
【図２】
2005531075.tif 000004
【図３】
2005531075.tif 000005
【図４】
2005531075.tif 000006
【国際調査報告】
2005531075.tif 000007
2005531075.tif 000008
2005531075.tif 000009