(57)【要約】データ・フレームは、フレキシブルな連結に対応していないネットワーク構成要素（２６０５）がデータ・フレームをトランスペアレントに通過させることができるように、トランスペアレントでフレキシブルに連結された転送に適したフォーマットに変換される。フレキシブルな連結は、タイムスロットが固定的に定められた連続的なタイムスロットを占有しないＳＴＳ−４ｃ又はＳＴＳ−Ｎｃ（２６１４）などの非標準データ・フレームを含む。親タイムスロットからのポインタは、子タイムスロットの各々について用いられ、連結識別子は、連結を表すようには設定されない。このように、連結データが一連の従来型ＳＴＳ−１であるように見えることで、非標準連結を扱うことができないネットワーク構成要素によってもポインタ処理がうまく達成できるようになる。下流の受信フレーマ（２６１０）は、Ｎ個のＳＴＳ−１及び連結テーブルに基づいて、元のＳＴＳ−Ｎｃを再構築する。
2005531988.tif 000002
【特許請求の範囲】
【請求項１】
連結フレームを処理するための方法であって、
ポインタを持つ親タイムスロットと連結識別子を持つ少なくとも１つの子タイムスロットとを有する連結フレームを受信し、
前記連結フレームを、各々がポインタを持ち、いずれもが連結識別子を持たない複数の非連結フレームに分解し、
前記複数の非連結フレームを送信する、
ステップを含むことを特徴とする方法。
【請求項２】
前記非連結フレームにおける前記子タイムスロットの各々についての前記連結識別子を前記親タイムスロットからの前記ポインタと置き換えるステップをさらに含むことを特徴とする、請求項１に記載の方法。
【請求項３】
前記連結フレームと前記複数の非連結フレームとが、ＳＯＮＥＴ規格又はＳＤＨ規格に適合するものであることを特徴とする、請求項１に記載の方法。
【請求項４】
前記連結フレームがＳＴＳ−Ｎｃ形式であり、前記複数の非連結フレームがＳＴＳ−１形式であり、前記複数の数がＮに等しいことを特徴とする、請求項１に記載の方法。
【請求項５】
前記連結フレームが非標準連結を利用するものであり、
前記分解ステップが、前記非標準連結フレームを、前記送信ステップによって送信される前記非連結フレームを受信するネットワーク構成要素によってトランスペアレントに処理することができる複数の非連結フレームに分解する、
ことを特徴とする、請求項１に記載の方法。
【請求項６】
前記非標準連結が、非標準連結タイムスロット又は分類を含むことを特徴とする、請求項５に記載の方法。
【請求項７】
前記非標準連結が、Ｎが３の整数倍ではないＳＴＳ−Ｎｃ又はＳＤＨ−Ｎｃを含むことを特徴とする、請求項５に記載の方法。
【請求項８】
前記受信ステップによって受信される前記連結フレームの連結構造を識別する連結テーブル情報を、下流のネットワーク構成要素と共有することを特徴とする、請求項１に記載の方法。
【請求項９】
連結フレームを処理するための装置であって、
ポインタを持つ親タイムスロットと連結識別子を持つ少なくとも１つの子タイムスロットとを含む連結フレームの対応するペイロードを、少なくとも幾つかが格納する複数のバッファと、
前記バッファに作動状態で接続され、前記子タイムスロットの各々についての前記連結識別子を前記親タイムスロットからの前記ポインタと置き換えるのに適したポインタ生成回路と、
を備えることを特徴とする装置。
【請求項１０】
前記ポインタ生成回路に作動状態で接続され、各々がポインタを持ち、いずれもが連結識別子を持たない複数の非連結フレームを構築するように転送オーバーヘッド情報を前記ペイロードと結合する転送オーバーヘッド・マルチプレクサをさらに備えることを特徴とする、請求項９に記載の装置。
【請求項１１】
前記バッファが、少なくとも幾つかが前記連結フレームの対応するペイロードを格納する複数のＦＩＦＯバッファを含むことを特徴とする、請求項９に記載の装置。
【請求項１２】
前記連結フレームと前記複数の非連結フレームとが、ＳＯＮＥＴ規格又はＳＤＨ規格に適合するものであることを特徴とする、請求項９に記載の装置。
【請求項１３】
前記連結フレームがＳＴＳ−Ｎｃ形式であり、前記複数の非連結フレームがＳＴＳ−１形式であり、前記複数の数がＮに等しいことを特徴とする、請求項９に記載の装置。
【請求項１４】
前記連結フレームが非標準連結を利用するものであることを特徴とする、請求項９に記載の装置。
【請求項１５】
前記連結フレームが、非標準連結を利用するものであり、非標準連結タイムスロット又は分類を含むことを特徴とする、請求項９に記載の装置。
【請求項１６】
前記非標準連結が、Ｎが３の整数倍ではないＳＴＳ−Ｎｃ又はＳＤＨ−Ｎｃを含むことを特徴とする、請求項９に記載の装置。
【請求項１７】
ポインタを持つ親タイムスロットと連結識別子を持つ少なくとも１つの子タイムスロットとを含む連結フレームの対応するペイロードを、少なくとも幾つかが格納する複数のバッファ、及び、
前記バッファに作動状態で接続され、前記子タイムスロットの各々についての前記連結識別子を前記親タイムスロットからの前記ポインタと置き換えるのに適したポインタ生成回路、
を含む送信フレーマ回路と、
各々がポインタを有するＮ個のフレーマを含む複数のトランスペアレントな連結フレームを受信する受信フレーマ回路であって、
前記トランスペアレントな連結フレームの各々を前記ポインタに従って解析するための受信ポインタ・インタープリタ回路、及び、
前記受信ポインタ・インタープリタ回路に作動状態で接続され、前記複数のトランスペアレントな連結フレームについての連結情報を格納する受信連結テーブル、
を含み、前記トランスペアレントな連結フレームを、前記受信連結テーブルによって格納された前記連結情報に従って再連結する受信フレーマ回路と、
を備えるフレーマ。
【請求項１８】
トランスペアレントでフレキシブルな連結を実行するための方法であって、
ＳＯＮＥＴ／ＳＤＨフレームのＳＴＳ−Ｎｃ信号をＮ個のＳＴＳ−１に変換し、
前記変換されたＳＴＳ−Ｎｃ信号を前記Ｎ個のＳＴＳ−１として送信し、
前記Ｎ個のＳＴＳ−１から前記ＳＴＳ−Ｎｃを再構築する、
ステップを含むことを特徴とする方法。
【請求項１９】
各々がポインタを有するＮ個のフレームを含む複数のトランスペアレントな連結フレームを受信し、
前記トランスペアレントな連結フレームの各々を前記ポインタに従って解析し、
前記トランスペアレントな連結フレームを再連結するために、受信連結テーブルにアクセスする、
ステップを含むことを特徴とする方法。
【請求項２０】
前記再連結フレームがＳＴＳ−Ｎｃ形式であり、前記トランスペアレントな連結フレームがＳＴＳ−１形式であり、前記複数の数がＮに等しいことを特徴とする、請求項１９に記載の方法。
【請求項２１】
前記再連結フレームが、非標準連結タイムスロット又は分類を含む非標準連結を利用するものであることを特徴とする、請求項１９に記載の方法。
【請求項２２】
前記非標準連結が、Ｎが３の整数倍ではないＳＴＳ−Ｎｃ又はＳＤＨ−Ｎｃを含むことを特徴とする、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスペアレントでフレキシブルなデータ・フレームの連結を実施するための方法及び装置に関する。
（関連出願）
本出願は、１９９９年１０月２６日に出願され、発明の名称を「Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ａｒｂｉｔｒａｒｙ  Ｃｏｎｃａｔｅｎａｔｉｏｎ  ｉｎ  ａ  Ｓｗｉｔｃｈ」とする米国特許出願連続番号第０９／４２７，３００号の一部継続出願であり、１９９９年３月１日に出願され、発明の名称を「Ｒｏｕｔｉｎｇ  ａｎｓ  Ｓｉｇｎａｌｉｎｇ  ｉｎ  ａ  ＳＯＮＥＴ  Ｎｅｔｗｏｒｋ」とする米国特許出願連続番号第０９／２５９，２６３号と、２０００年１月２８日に出願され、発明の名称を「Ｓｙｓｔｅｍ  ａｎｄ  Ｍｅｔｈｏｄ  ｆｏｒ  Ｃａｌｃｕｌａｔｉｎｇ  Ｐｒｏｔｅｃｔｉｏｎ  Ｒｏｕｔｅｓ  ｉｎ  ａ  Ｎｅｔｗｏｒｋ  Ｐｒｉｏｒ  ｔｏ  Ｆａｉｌｕｒｅ」とする米国特許出願連続番号第０９／４９３，３４４号とに関し、これらの各々はその全体が引用によりここに組み入れられる。
【背景技術】
【０００２】
通信ネットワークにおいては、トラフィックを所望の宛先に向けるためにスイッチが設けられる。ネットワークの使用が次第に増加するにつれて、より広い帯域幅が必要となってきた。この必要性を満たし、高データ・レートでデータ（例えば、音声信号及びデータ信号）を伝送するために、光ファイバ・ネットワークが発達した。米国をベースとしたＳｙｎｃｈｒｏｎｏｕｓ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ（「ＳＯＮＥＴ」）規格と、それに対応するヨーロッパの同等規格であるＳｙｎｃｈｒｏｎｏｕｓ  Ｄａｔａ  Ｈａｎｄｌｉｇ（「ＳＤＨ」）とが、こうした光ファイバ媒体を通してデータを伝送するために開発された業界標準の２つの例である。簡単にするために、光ベースのネットワークの以下の説明では、ＳＯＮＥＴ規格に焦点を当てることとする。しかしながら、当業者であれば、ＳＯＮＥＴに関する概念がＳＤＨ及び他のデータ伝送プロトコルに対しても適用可能であることを理解するであろう。
【０００３】
従来のＳＯＮＥＴネットワークにおいては、アド／ドロップ・マルチプレクサ（「ＡＤＭ」）などのネットワーク構成要素（又はノード）は、ネットワーク内の他のネットワーク構成要素についての情報をほとんど又はまったく持たず、したがって、システム管理者による手動操作を必要とする。具体的には、従来のＳＯＮＥＴネットワークでは、システム管理者が、ネットワークのネットワーク構成要素に連結されたポート間に接続ルートを設定することが必要であった。次に、システム管理者は、ネットワーク上の入口点から出口点までのパスと共に、各々のネットワーク構成要素内のルートをプログラムすることになる。典型的には、ネットワーク内の各々のネットワーク構成要素は、このようにして情報を受け渡すために手動でプログラムされなければならないであろう。接続のいずれか１つに故障が発生した場合には、システム管理者は、ネットワーク構成要素を再プログラムすることによって手動で接続ルートを変更しなければならない。
【０００４】
ＳＯＮＥＴベースのネットワークにおいては、データは、一連の多重化されたタイムスロット又はフレームとして伝送される。ＳＯＮＥＴネットワーク内の最低データ伝送レートは、典型的には５１．８４Ｍビット／秒の基本レートであり、これは、電気分野では同期伝送信号レベル１（「ＳＴＳ−１」）フレームと呼ばれ、光分野では光キャリア・レベル１（「ＯＣ−１」）フレームに対応する。
ＳＴＳ−１を整数倍することによって、より高いデータ・レートのフレームを作ることが可能であり、これは、Ｎを３、１２、４８、１９２などの値としてＳＴＳ−Ｎ／ＯＣ−Ｎと表示される。例えば、ＯＣ−３伝送は、ＯＣ−１の基本レートの３倍である。
【０００５】
図１で分かるように、ＯＣ−４８信号は、対応する電気信号に変換されると、４８のＳＴＳ−１フレームを含む。各々のＳＴＳ−１フレームは、それぞれのタイムスロットの間に伝送され、２つのコンポーネント、すなわち転送オーバーヘッド及びペイロードからなる。転送オーバーヘッドは、各々が３バイトである９つの行として提供され（合計で２７バイト）、ネットワークを通るフレームの転送を管理するためにネットワーク構成要素によって用いられる管理情報を搬送する。同期ペイロード・エンベロープ（「ＳＰＥ」）と呼ばれるペイロードは、各々が８７バイトである９つの行として提供され（合計で７８３バイト）、ＳＴＳ−１の大部分を構成する。ＳＰＥは、ペイロード及びＳＴＳパス・オーバーヘッド（「ＳＴＳ  ＰＯＨ」）バイトを搬送し、ペイロード・エンベロープ内のいかなるバイト位置においてもオーバーヘッド内のポインタ値が示すとおり開始することができる。
【０００６】
しかしながら、あるブロードバンド伝送プロトコル（例えば、ＡＴＭ）は、単一のＳＴＳ−１内には収まらない比較的大きなペイロードを含む。したがって、こうしたプロトコルをＳＯＮＥＴ信号によって伝送するために、複数のＳＴＳ−１が結合されてまとめられる。こうした連結ＳＴＳ-１は、ＳＴＳ−Ｎｃと呼ばれ、単一の単位として多重化され、切り替えられ、転送される。ＳＴＳ−ＮｃのＳＰＥはＮ×７８３バイトを含み、これは、Ｎ×８７列×９行構造と考えることができる。ＳＴＳ−Ｎｃにおいては、該ＳＴＳ−Ｎｃを構成するＮ個のＳＴＳ−１の１番目の転送オーバーヘッドに常にポインタが現れるようにした状態で、１組のＳＴＳ  ＰＯＨのみが用いられる。
【０００７】
しかしながら、ＳＯＮＥＴ規格では、ＳＴＳ−Ｎｃを構成するＳＴＳ−１が特定のタイムスロットを占有することが必要である。例えば、図２は、ＯＣ−４８フレーム内の伝送される１６のＯＣ−３ｃによって占有される４８のタイムスロットを示す。具体的には、図２で分かるように、ＯＣ−３ｃ＃１がタイムスロット１、１７、及び３３の「行」を占有し、ＯＣ−３ｃ＃２がタイムスロット２、１８、及び３４を占有し、ＯＣ−３ｃ＃１６がタイムスロット１６、３２、及び４８を占有しなければならない。新たなＯＣ−３ｃを追加するためには、図２に示される１つの行全体を削除するか、又は再配分しなければならない。
【０００８】
図３は、ＯＣ−４８フレーム内の４つのＯＣ−１２ｃによって占有される特定のタイムスロットを示す。具体的には、ＯＣ−１２ｃ＃１がタイムスロット１〜４、１７〜２０、及び３３〜３６を占有し、ＯＣ−１２ｃ＃２がタイムスロット５〜８、２１〜２４、及び３７〜４０を占有し、ＯＣ−１２ｃ＃４がタイムスロット１３〜１６、２９〜３２、及び４５〜４８を占有しなければならない。同様に、新たなＯＣ−１２ｃを追加するためには、図３に示される１つの行全体を削除するか、又は再配分しなければならない。
【０００９】
しかしながら、タイムスロット１、２、及び３が、図２に示されるＯＣ−４８フレームにドロップされ、ＯＣ−３ｃとしてデータが投入される場合には、それらのタイムスロットは、上述の連結プロトコルに適合するシーケンスでは伝送されないため、現行のＳＯＮＥＴ装置によって切り替えることができないであろう。それどころか、従来のＳＯＮＥＴネットワーク構成要素を再構成し、それにより、残りのタイムスロットを再配置して標準的な連結シーケンスに適合する新たなＯＣ−４８フレームが生成されるようにすることが必要であろう。再構成が行われない場合には、空のタイムスロットが帯域幅の断片化を引き起こす。
【００１０】
しかしながら、ＳＯＮＥＴネットワークを再構成することによって、ネットワークを通るデータの流れを分断させる大幅なダウンタイムが必要となる。このように、ＳＯＮＥＴが必要とする所与の「行」又はシーケンスとして提供されるＯＣフレームと関連するタイムスロットを任意に（フレキシブルに）連結できるようになったネットワーク構成要素についての必要性が存在する。
【００１１】
ＳＯＮＥＴ／ＳＤＨは、Ｎが３の倍数であるＳＴＳ−Ｎｃについて、（ＧＲＥ−２５３及びＩＴＵ  Ｇ．７０７）で連結ペイロード構造を定義する。ＳＴＳ−３ｃ連結構造と、ＳＴＳ−１２ｃ連結構造と、ＳＴＳ−４８ｃ連結構造と、ＳＴＳ−１９２ｃ連結構造のみが、広く用いられている。ＳＴＳ−Ｎｃペイロード構造は、ＳＴＳ−Ｎデータ・ストリーム内の固定的に定められた連続的なタイムスロットを占有することが必要である。業界標準のこの固定要件が、ＳＴＳ−１接続とＳＴＳ−Ｎｃ接続とが混在するトラフィックのネットワークにおいて、タイムスロットの断片化と非効率的な帯域幅使用とをもたらす。
【００１２】
タイムスロットの断片化は、接続が追加及び削除されるときに発生する。例えば、ＳＴＳ−３ｃ接続がＳＴＳ−４８に追加される場合には、ＳＴＳ−Ｎ内の３つのタイムスロットが利用可能にならなければならず、これらの３つのタイムスロットは、連続的なものでなければならない。この状態が存在しない場合には、他の既存の接続を再調整して、ＳＴＳ−３ｃのためのスペースを確保しなければならない。この再調整処理は、既存の接続に対してトラフィックの衝突をもたらす。トラフィックが再調整されない場合は、帯域幅の断片化が発生する。
【００１３】
フレキシブルな連結は、ＳＴＳ−Ｎｃが連続的なタイムスロットを占有することを厳しく要求するものではない。それどころか、唯一の要件は、ポインタ値を含む親タイムスロットが、連結識別子を含む子タイムスロットの前にフレーマに到着することである。したがって、フレキシブルな連結には、タイムスロットの断片化に伴う問題がまった存在しない。ＳＴＳ−３ｃ接続が追加される場合は、ＳＴＳ−Ｎ内に３つのタイムスロットが存在する限り、再調整する必要なく該接続を追加することができる。
フレキシブルに連結されるこうしたデータは、ＳＴＳ−３ｃ／１２ｃ信号ではない（例えばＳＴＳ−２４ｃ）か、又は、１９９９年１月にＴｅｌｅｃｏｒｄｉａ（ＢｅｌｌＣｏｒｅ）ＧＲ−２５３によって仕様が定められた特定の順序ではないタイムスロットを含むＳＴＳ−３ｃ／１２ｃサブレート信号である、なんらかのＳＴＳ−Ｎｃサブレート接続として定義される。
【００１４】
非効率的な帯域幅使用は、より高い層のトラフィックが、必要とされるものより大きいＳＴＳ−Ｎｃに調整されるときに発生する。例えば、ギガビット・イーサネット（登録商標）のデータ・ストリームは、２４より少ないタイムスロットを占有するが、標準的なＳＯＮＥＴ／ＳＤＨでは、連結構造はＳＴＳ−４８ｃ全体を占有しなければならない。フレキシブルな連結は、ＳＴＳ−ＮにおいてフレキシブルなサイズのＳＴＳ−Ｎｃペイロード構造を可能にする。ＳＴＳ−Ｎｃペイロードをフレキシブルなサイズにできることによって、連結ペイロードのサイズをフレキシブルなものにすることが可能になる。例えば、ギガビット・イーサネット（登録商標）は、ＳＴＳ−２４ｃで転送することが可能であり、このことによって、より良好に帯域幅を使用できるようになる。
【００１５】
ＳＯＮＥＴ／ＳＤＨネットワーク内部のペイロード及びポインタ処理に関して、フレキシブルな連結に対応しない非トランスペアレントなネットワーク構成要素（「非標準ネットワーク構成要素」）が、フレキシブルな連結に対応するネットワーク構成要素（「標準ネットワーク構成要素」）間に配置される場合には、ネットワーク内部に潜在的な問題が存在することになる。
【００１６】
ＯＣ−４８インターフェースを持つ標準ネットワーク構成要素が、フレキシブルに連結されたペイロードを標準ネットワーク構成要素間で転送するのに用いられるときには、該標準ネットワーク構成要素間のネットワーク構成要素が、ＳＯＮＥＴ／ＳＤＨのライン・オーバーヘッド（「ＬＯＨ」）をトランスペアレントに通過させることが重要である。具体的には、中間設備装置が、いかなるポインタ・ジャスティフィケーションも行わないことが重要である（ポインタ・バイトはＬＯＨ内に存在する）。中間設備装置がＣｏｒｅＤｉｒｅｃｔｏｒ（商標）インテリジェント光スイッチではない場合には、ＳＯＮＥＴ／ＳＤＨ信号の非標準連結ペイロード構造を検出し、判断して、ポインタを適切に調整するようにすることができないであろう。最終的には、中間設備装置が非標準ＳＴＳ−Ｎｃの各々のＳＴＳ−１ペイロードを調整しない場合もあり、このことが最初のポインタ・ジャスティフィケーション時のペイロード破損につながることになる。
【００１７】
フレキシブルな連結においては、ＳＴＳ−Ｎｃの子タイムスロットはポインタ値の連結識別子を含み、親タイムスロットのみがポインタ値を含む。
ＣＩＥＮＡ社のＣｏｒｅＤｉｒｅｃｔｏｒ（商標）インテリジェント光スイッチなどのネットワーク構成要素は、ライン側設備でフレキシブルな連結を用いる。例えば、フレキシブルな連結タイムスロットを使用するサブネットワーク接続（「ＳＮＣ」）が非トランスペアレントな設備に確立されると、ＳＮＣは、エラーを起こさずに作動することができない。この問題は、ポインタ・バイトをトランスペアレントにネットワークに送らない、ネットワーク中間におけるライン終端ネットワーク構成要素に起因する。こういったネットワーク構成要素は、標準連結タイムスロットについてのみポインタ処理及び再生成を行うが、フレキシブルな連結については正確にポインタ解釈を行うことができない。
前述の一般的な説明及び以下の詳細な説明は共に、本発明の例を示すものであり、それ自体によって添付の特許請求の範囲を制限するものではない。本明細書の一部を構成する添付図面は、本発明と矛盾しない装置及び方法を説明し、詳細な説明と共に、本発明の原理を明らかにするのに役立つものである。
【発明を実施するための最良の形態】
【００１８】
以下の詳細な説明では、添付図面を参照する。異なる図面の同一の参照数字は、同一又は同様の構成要素を特定する。また、以下の詳細な説明は、本発明を限定するものではない。本発明の範囲は、特許請求の範囲によって定められる。
本発明は、接続されたネットワーク構成要素のネットワークにおける接続を提供するための方法を含む。図１を参照すると、ネットワーク１００が、メッシュ構造に構成された多数の相互接続ネットワーク構成要素１０１〜１０６を含み、このネットワークの中では、各々のネットワーク構成要素は、１つ又はそれ以上のネットワーク構成要素に接続される。ネットワーク・ユーザ１０は、ネットワーク構成要素１０１を介してネットワーク１００に接続され、ネットワーク・ユーザ２０は、ネットワーク構成要素１０６を介して該ネットワークに接続される。ネットワーク構成要素の一例は、Ｃｉｅｎａ社によって製造されるＣｏｒｅＤｉｒｅｃｔｏｒ（商標）スイッチである。２つのネットワーク構成要素間の接続は、あるスパンを定める。スパン１５１〜１５９の各々は、１つ又はそれ以上のライン（例えば光ファイバ）を含むことができる。１つのスパンに２ライン以上が存在するときは、そのラインの幾つかは作動ラインとして用い、他のラインは保護ラインとして用いることができる。
【００１９】
図１のネットワーク構成要素は、多数の入口ポート及び多数の出口ポートを含むことができる。各々の入口ポート又は出口ポートは、光ファイバ、電気ケーブル、赤外線無線接続、ＲＦ接続、又はマイクロ波接続とすることができる物理ラインに接続される。各々の物理ラインは、多数のチャネルを含むことができる。多数のチャネルは、時分割多重化技術、周波数分割多重化技術、符号分割多重化技術、又は高密度波長分割多重化技術によって割り当てることができる。クロスコネクト・テーブルを用いることによって、ネットワーク構成要素は、入口ポートのチャネルのデータ・ストリームを、出口ポートのチャネルのデータ・ストリームに切り替えることができる。
【００２０】
図１のネットワーク構成要素は、ＯＸＣ（「光クロスコネクト」）形式のものとすることができる。ＯＸＣは、多数の入口ポートと多数の出口ポートとを持つ光スイッチである。各々の入口ポート又は出口ポートは、ＤＷＤＭ（「高密度波長分割多重」）モードで作動することができる光ファイバに接続することが可能である。ＯＸＣは、光−電気−光スイッチ、又は、光−光−光スイッチとすることができる。入口ポートの各々のデータ・ストリームが出口ポートのデータ・ストリームにどのように切り替えられるかは、クロスコネクト・テーブルによって決定される。ＯＸＣは、ファイバ・スイッチ対応、ラムダ・スイッチ対応、時分割多重対応、又はそれらの何らかの組み合わせであるように構成することができる。
【００２１】
典型的には、各々のネットワーク構成要素は、シグナリング・プロトコル及び経路制御プロトコルの両方に対応する。例えば、Ｃｉｅｎａ社によって製造されるＣｏｒｅＤｉｒｅｃｔｏｒ（商標）スイッチなどのネットワーク構成要素は、光シグナリング及び経路制御プロトコル（「ＯＳＲＰ」）に対応可能である。ＯＳＲＰの経路制御及びシグナリング機能の幾つかは、１９９９年３月１日に出願され、発明の名称を「Ｒｏｕｔｉｎｇ  ａｎｄ  Ｓｉｇｎａｌｉｎｇ  ｉｎ  ａ  ＳＯＮＥＴ  Ｎｅｔｗｏｒｋ」とする同時係属中の共有米国特許出願連続番号第０９／２５９，２６３号と、２０００年１月２８日に出願され、発明の名称を「Ｓｙｓｔｅｍ  ａｎｄ  Ｍｅｔｈｏｄ  ｆｏｒ  Ｃａｌｃｕｌａｔｉｎｇ  Ｐｒｏｔｅｃｔｉｏｎ  Ｒｏｕｔｅｓ  ｉｎ  ａ  Ｎｅｔｗｏｒｋ  Ｐｒｉｏｒ  ｔｏ  Ｆａｉｌｕｒｅ」とする第０９／４９３，３４４号に開示され、これらは各々、その全体が引用によりここに組み入れられる。ＯＳＲＰの経路制御プロトコルは、近隣の構成要素及びリンク・ステータスの発見、経路制御トポロジー情報の確実な配布、及び、最適な経路決定に関与する。シグナリング・プロトコルは、ネットワーク構成要素のネットワーク全体の接続を確立し、切り離し、変更することができるようにする。
【００２２】
サブネットワーク接続（「ＳＮＣ」）が、ネットワーク内のネットワーク構成要素を通過する１つ又はそれ以上のパスの分類を定める。シグナリング及び経路制御プロトコル（例えばＯＳＲＰ）が、所与のネットワーク構成要素の１つ又はそれ以上のサブネットワーク接続の経路を制御し、接続を確立し、維持するのに用いられる。サブネットワーク接続は、パスに基づくものか又は複合的なものとして特徴付けられる。パスに基づくＳＮＣは、１つ又はそれ以上の同期伝送信号（ＳＴＳ−１）を含むことができる。複合的なＳＮＣは、多数のパスを含む。サブネットワーク接続は、ネットワーク内のリソースの一時的な（例えば、該接続が各々の呼び出しで設定され、切り離される短い時間間隔にわたって）割り当てを定める。ＳＮＣは、呼び出しが行われたときに準備される。
【００２３】
ＳＮＣについての経路制御は、明示的に又は自動的に定めることができる。ＳＮＣの準備は、シグナリング及び経路制御プロトコル（例えばＯＳＲＰ）によって行われる。明示的に準備されたＳＮＣは、ユーザ（例えば、システム管理者）定義の経路を含む。自動的に準備されたＳＮＣは、最適な経路を計算するために、（例えば、経路制御ユニット２５０に実装されるような）経路制御プロトコルを使用する。いずれの場合にも、経路情報は、ネットワーク内の他のネットワーク構成要素に送信され、経路に関連するクロスコネクトが構成される。ＳＮＣは、経路に関連するリソース（例えば、帯域幅）をパスに沿って動的に再割り当てすることができるという点で一時的であると考えられる。再構成は、設定された接続の解消（例えば、所与のネットワーク構成要素におけるリソースの開放）を含む。
【００２４】
ＳＮＣに関連するネットワーク・リソースは、動的に再構成可能である。したがって、入口ネットワーク構成要素から出口ネットワーク構成要素までの、経路を定めるパスに沿った単一ポイントにおける障害は、リソースの未使用及び利用不可能にはつながらない。一実施においては、ユーザは、ＳＮＣに関連する以下のパラメータ、すなわち、ＳＮＣが始まるローカル・ライン、ＳＮＣが終わるネットワーク構成要素の識別子（ＩＤ）、ＳＮＣが終わる遠隔ラインのＩＤ、サービスのクラス、最大許容遅延、作動経路及び保護経路を含む経路選択、好ましいステータス、メッシュ復元能力、フェイル・オーバー時の構成復帰、及び復帰タイマーを含むパラメータの１つ又はそれ以上を設定することができる。
【００２５】
図２は、本発明の一態様に係るネットワーク構成要素２００（例えば、入口ネットワーク構成要素１０１）を詳細に示す。ネットワーク構成要素２００は、入口ライン２１０〜２１３、及び出口ライン２２０〜２２３を含む。各々の入口又は出口ラインは、多数のチャネルに対応することができる。一実施においては、各々の入口又は出口ラインは、４つのチャネル、ｃ１、ｃ２、ｃ３、及びｃ４に対応することができる。入口ラインのチャネルは、スイッチ・ファブリック２３０を通して出口ラインのチャネルに論理的に接続することができる。スイッチ・ファブリック２３０は、クロスコネクト・テーブル２３５によって制御される。
【００２６】
クロスコネクト・テーブル２３５は、多数のエントリをリストにすることができ、各々のエントリは、所与の入口ラインにおける所与のチャネルが出口ラインのチャネルにどのように接続されるかを指定する。例えば、クロスコネクト・テーブル２３５の１つのエントリは、入口ポート２１２におけるチャネルｃ３のデータ・ストリームを、出口ポート２１０におけるチャネルｃ１のデータ・ストリームに切り替えることを指定することができる。クロスコネクト・テーブル２３５の各々のエントリは、パス指定テーブル２６０を用いて、又はネットワーク構成要素２００が対応するシグナリング・プロトコルを用いて、作ることができる。
【００２７】
パス指定テーブル２６０は、多数のエントリをリストにすることができ、各々のエントリは、ネットワーク構成要素、ポート、及びチャネルのリストから、どのように所与の（実際の、又は仮想の）接続パスを作ることができるかを指定する。所与の接続パスを指定する１つの可能な方法は、デジグネイテッド・トランジット・リスト（「ＤＴＬ」）を用いることである。ＤＴＬは、一連のネットワーク構成要素ＩＤと、ポートＩＤと、場合によってはチャネルＩＤとを用いて、所与の接続パスのデータ・トラフィックが横断する各々のネットワーク構成要素と、各々のポートと、各々のチャネルとを最初から最後まで指定する。
【００２８】
接続パスは、所与の接続パスにおける全ネットワーク構成要素にあらかじめクロスコネクト・テーブルを構成することによって、静的に構築することができる。接続パスは、ネットワーク構成要素２００が経路制御プロトコル及びシグナリング・プロトコルの両方に対応する場合には、動的に構築することもできる。２ユーザ間、ユーザとネットワーク構成要素との間、又は２つのネットワーク構成要素間のパスは、経路制御プロトコルによって決定することができる。このパスは、ＤＴＬによって指定することができる。ＤＴＬによって指定されたパスに沿った実際の接続パスは、シグナリング・プロトコルによって確立することができる。
【００２９】
帯域外シグナリング及び経路制御接続を確立するために、経路制御ユニット２４０と、シグナリング・ユニット２５０と、場合によってはポート２１５及び２２５は、ネットワーク構成要素２００の経路制御プロトコル及びシグナリング・プロトコルに対応することになる。帯域内シグナリング及び経路制御接続は、入口ポート２１０〜２１３及び出口ポート２２０〜２２３のみを用いることによって確立することができるため、ポート２１５及び２２５は任意である。シグナリング・ユニット２５０は、呼び出し処理と、ＵＮＩ（「ユーザ・ネットワーク・インターフェース」）シグナリングと、ＮＮＩ（「ネットワーク・ネットワーク・インターフェース」）シグナリングとに対応する。経路制御ユニット２４０は、経路決定機能と、トポロジー交換機能と、トポロジー・データベースとを含む。
【００３０】
ネットワーク構成要素２００のＡＰＳ（「自動保護スイッチ」）２３２は、該ネットワーク構成要素２００に接続されたスパン（すなわち、作動ライン及び保護ライン）の各々の障害状態を監視し、障害が発生したライン上のデータ・トラフィックを対応する保護ラインに切り替える機能を制御する。ＡＰＳ２３２は、障害が発生した作動ラインを同一のスパンにおける保護ラインと直接置き換えるように作動するリニアＡＰＳエンジンを含むことができる。
【００３１】
上述のように、連結タイムスロットは、ポインタ情報を含む１番目のタイムスロットと、こうしたポインタ情報のない後続タイムスロットとを含む。従来のＳＯＮＥＴスイッチング装置は、後続タイムスロットの連結インジケータを検出し、これらの後続タイムスロットを受信するシーケンスに基づいて、連結された系列の残りのタイムスロットについてのポインタとして１番目のタイムスロットのポインタを用いる。ポインタが分かれば、スイッチは、受信したデータをデータ損失なく適切に経路制御することができる。
【００３２】
さらに上記されたように、連結タイムスロットが、ＳＯＮＥＴが必要とする正確なシーケンスでスイッチに到着しない場合、すなわち、タイムスロットが任意に連結される場合には、該スイッチは、正しいポインタ情報を判断することができず、したがって、データを適切に経路制御することができない。しかしながら、本発明に従えば、典型的には外部ソースから連結タイムスロット識別データを受信するスイッチが、提供される。スイッチ内部の回路は、この情報に基づいて連結タイムスロットの各々の内部のポインタ位置を判断し、タイムスロットが任意に連結された場合でも、必要な切り替え操作を実行する。さらに、本発明は、ＯＣ−３ｃ及びＯＣ−１２ｃだけでなく、ＯＣ−２ｃ、ＯＣ−４ｃなどのなんらかの適当な数の連結タイムスロットを切り替えることができる。
【００３３】
図４は、本発明の原理に係るフレキシブルな連結を実行するのに用いることができるスイッチの実施形態を示す。このスイッチは、入口ステージと、中間ステージと、出口ステージとの３つのステージを有する。この実施形態においては、各々のステージは、ｎを整数として、０からｎ−１までの番号が付けられたｎ個のスイッチ構成要素を有し、各々のスイッチ構成要素はｎ個の入力ポートとｎ個の出力ポートとを有する。
入口ステージへの入力は、スイッチの入力フレーマに接続され、出口ステージの出力は、スイッチの出力フレーマに接続される。各々の入口スイッチ構成要素の出力は、バスによって、中間ステージのそれぞれのスイッチ構成要素に接続される。同様に、各々の中間ステージ構成要素の出力は、バスによって、それぞれの出口構成要素の入力に接続される。
【００３４】
スイッチに入るバスと、ステージ間のバスと、スイッチを出るバスとは、適切な数のタイムスロットを搬送するように時分割多重化される。スイッチ構成要素は、任意のスイッチ構成要素の入力を任意の出力に接続し、任意の入力ポートの任意のタイムスロットを、任意の出力ポートの任意のタイムスロットにマッピングすることができる。スイッチに入るデータは、例えば、１９９９年１０月１９日に出願され、発明の名称を「Ａ  ＳＷＩＴＣＨ  ＭＡＴＲＩＸ  ＡＲＣＨＩＴＥＣＴＵＲＥ  ＡＮＤ  ＴＥＣＨＮＩＱＵＥＳ  ＦＯＲ  ＩＭＰＬＥＭＥＮＴＩＮＧ  ＲＡＰＩＤ  ＨＩＴＬＥＳＳ  ＳＷＩＴＣＨＯＶＥＲ」とし、引用によりここに組み入れられる米国特許出願連続番号第０９／４２１，０５９号に記載されるように、典型的には、ＳＯＮＥＴフレームから、スイッチ制御情報とデータを収容する幾つかのタイムスロット群とを含む内部スイッチ・フレームに変換される。
【００３５】
各々の入力タイムスロットは、さらに時分割多重化して、ｍ個のタイムスロットにすることができる。このように、各々のスイッチ構成要素がｎ個の入力とｎ個の出力とを有し、各々のラインがｍ個の時分割多重化タイムスロットを含むので、各々のスイッチ構成要素は、事実上、ｎ×ｍ個のスイッチ構成要素である。
【００３６】
入口ステージの各々のスイッチ構成要素は、それぞれのフレーマから入力値を受信する。例えば、図４に示されるように、入口スイッチ構成要素０の入力０は、フレーマ５１４から情報を受信する。フレーマ５１４は、典型的には、スイッチの入力ポートからＳＯＮＥＴフレームを受信し、該ＳＯＮＥＴフレームを内部スイッチ・フレーム・フォーマットに変換する。フレーマ５１４は、入力するＳＯＮＥＴフレームに関する情報をスイッチ・コントローラ５１０に伝達し、該スイッチ・コントローラ５１０から制御情報を受信する。
スイッチ・コントローラ５１０は、スイッチの作動全体を制御するために、通信路５１２を通してスイッチ構成要素から情報を受信し、該スイッチ構成要素に情報を送信する。スイッチ・コントローラ５１０は、通信路５２０を介してタイムスロット連結情報を出力フレーマ５１８などの各々の出力フレーマ回路に供給するために、システム管理者とインターフェース接続することもできる。タイムスロット連結情報は、以下により詳細に説明されることになる。
【００３７】
図５は、本発明に係るフレキシブルな連結方法及び装置を実装するフレーマ６１８を示すブロック線図である。フレーマ６１８は、図４に示されるように、入力及び出力フレーマ対を実装する。例えば、フレーマ６１８は、入力フレーマ５１４と出力フレーマ５１８とを実装することができる。
フレーマ６１８は、入力回路であるＲｘステージ６１０と、出力回路であるＴｘステージ６１４とから構成される。一実施形態においては、Ｒｘステージ６１０は１６ビット・バスからデータを受信し、データを３つの１０ビット・バスで入口ステージ６１２に出力する。一実施形態においては、１６ビット・バスは、光インターフェースから受信され、１６ビット・バス上に多重化されたＳＯＮＥＴフレームを搬送する。Ｒｘステージ６１０は、各々のＳＯＮＥＴフレームのペイロードからデータを取得し、該データを適切な内部フレーム・フォーマットを有する内部フレームに取り込み、それらの内部フレームを入口ステージ６１２に送信する。
【００３８】
図６は、Ｒｘステージ６１０をより詳細に示すブロック線図である。Ｒｘステージ６１０は、受信ライン情報構成要素（ＲＬＩ）８１０と、受信フレーマ（ＲＦＲ）８１２と、ポインタ決定回路すなわち受信ポインタ・インタープリタ（ＲＰＩ）８１４と、受信データ・メモリ（ＲＤＭ）８１６と、受信ドロップ側情報構成要素（ＲＤＩ）８１８とから構成される。ＲＬＩ８１０は、１６ビット・バスを通してデータを受信し、該データを例えば３２ビットに再フォーマットする。ＲＦＲ８１２は、３２ビット・データを受信し、入力データのバイト位置合わせとフレーム位置合わせとを行う。次に、バイト位置合わせ及びフレーム位置合わせされたデータは、ＲＰＩ８１４に転送される。
【００３９】
図８は、ＳＯＮＥＴに合致したＲＰＩ８１４の作動を示す状態線図である。ＲＰＩ８１４は、３つの状態、すなわち、通常状態１０１０と、ポインタ喪失状態（ＬＯＰ−Ｐ）１０１２と、アラーム表示状態（ＡＩＳ−Ｐ）１０１４とを有する。ＲＰＩ８１４は、インクリメント・ポインタ（ＩＮＣ  ＰＴＲ）、デクリメント・ポインタ（ＤＥＣ  ＰＯＩＮＴＥＲ）、新データ・フラグ（ＮＤＦ）、又は３つの等しいポインタ（３ＥＱ  ＰＯＩＮＴＥＲ）が発生する限り、通常状態１０１０にとどまる。８つの無効ポインタを受信したか、又は８セットのＮＤＦを受信した場合には、ＲＰＩ８１４は、ＬＯＰ−Ｐ状態１０１２に移行する。
３つの有効ポインタを受信したことを示す表示（３  ＶＡＬＩＤ  ＮＥＷ  ＰＯＩＮＴＥＲ）を受け取った場合は、ＲＰＩ８１４は、ＬＯＰ−Ｐ状態１０１２から通常状態１０１０に移行する。３つのＡＩＳ−Ｐ表示（３  ＡＩＳ−Ｐ  ＩＮＤＩＣＡＴＩＯＮ）を受け取った場合は、ＲＰＩ８１４は、ＬＯＰ状態１０１２からＡＩＳ−Ｐ状態１０１４に移行する。
１つのＮＤＦ（１  ＮＤＦ）又は３つの新たな等しいポインタ（３  ＥＱＵＡＬ＿ＮＥＷ＿ＰＴＲＳ）を受信したことを示す表示を受け取った場合は、ＲＰＩ８１４は、ＡＩＳ−Ｐ状態１０１４から通常状態１０１０に移行する。８つの無効ポインタを受信したことを示す表示（８  ＩＮＶＡＬＩＤ  ＰＯＩＮＴＥＲＳ）を受け取った場合は、ＲＰＩ８１４は、ＡＩＳ−Ｐ状態１０１４からＬＯＰ−Ｐ状態１０１２に移行する。
【００４０】
ＲＰＩ８１４は、連結タイムスロット及び非連結タイムスロットの両方で、ポインタ解釈を実行する。図７は、データがペイロード内のどこで開始するかを定める、転送オーバーヘッド内のポインタを示す。一般的に理解されるように、転送オーバーヘッドは、Ｈ１バイトと、Ｈ２バイトと、Ｈ３バイトとを含む。Ｈ１バイトとＨ２バイトとは、図７の矢印によって示されるように、ＳＴＳ−１のペイロードの先頭を定める値を有するポインタになる。ポインタは、一般に、スイッチに与えられる入力データのレートとスイッチからの出力データのレートとの間の変動を補償するのに用いられる。例えば、ＲＰＩ８１４は、ポインタ情報を用いて、必要に応じて余分なペイロード・バイトを挿入（一般に「ネガティブ・バイト・スタッフィング」とも呼ばれる）するか又はペイロード・バイトを削除（一般に「ポジティブ・バイト・スタッフィング」とも呼ばれる）し、ＳＯＮＥＴフレームが同一レートでスイッチに入力され、スイッチから出力されるようにする。
【００４１】
非連結タイムスロットの場合は、ＲＰＩ８１４は、従来のポインタ処理を実行する。しかしながら、任意に連結されたフレームの場合には、ＲＰＩ８１４は、連結タイムスロットの各々に関連するポインタを判断するために、連結タイムスロットＩＤを含むメモリ８１５にアクセスする。２つのサブメモリ又はテーブルがメモリ８１５内に設けられ、その内容は、次に、図９（ａ）から図９（ｃ）を参照して一例として説明される。
【００４２】
図９（ａ）は、３つのＳＴＳ−１を有するＯＣ−３ｃを示す。上述のように、ＳＯＮＥＴでは、ＯＣ−３の各々のＳＴＳ−１は、４８の利用可能なタイムスロットのうち３つの特定のタイムスロットに配置される必要があるであろう（図２を見よ）。しかしながら、フレキシブルな連結を用いると、この３つのＳＴＳ−１は、特定のタイムスロットにはない場合がある。したがって、ＳＴＳ−１のどの３つがＯＣ−３ｃを構成するかを判断する機構が必要とされる。具体的には、連結タイムスロットの１番目のＳＴＳ−１（「親」）が識別され、そのポインタは、残りの連結ＳＴＳ−１タイムスロット（「子」）についてのポインタとして用いられる。ここから、ＯＣ−Ｎｃ群のタイムスロットについてのポインタを判断することもできる。典型的には、ポインタは、任意に連結された特定のＯＣ−Ｎｃの親によって定められる。
図９（ａ）においては、ＳＴＳ−１＃１は親であり、ポインタを含み、ＳＴＳ−１＃２とＳＴＳ−１＃３は、子であり、従って、それらが親を持つことを示す連結インジケータを含む。ＳＴＳ−１が連結インジケータを持つ場合には、ＲＰＩ８１４は、親からポインタ値を取得しなければならない。図９（ａ）に示される例では、ＲＰＩ８１４は、親ＳＴＳ−１＃１から子ＳＴＳ−１＃２及び子ＳＴＳ−１＃３についてのポインタを取得する。
【００４３】
図９（ｂ）は、メモリ８１５に含まれる第１のサブメモリである親／子レジスタ１１１０を示す。親／子レジスタ１１１０は、どのＳＴＳ−１が親で、どのＳＴＳ−１が子であるかを定めるスイッチ・コントローラ５１０からデータを受信する。親／子レジスタ１１１０は、それぞれが各々のＳＴＳ−１に対応する４８個の１ビット記憶位置から構成される。親／子レジスタ１１１０は、典型的には、ＳＴＳ−１がＯＣ−４８フレームの一部として伝送される場合に用いられる。例えばＯＣ−Ｎといった他のフレームが伝送される場合には、Ｎ個の１ビット記憶位置が用いられる。各々のビットの値は、対応するＳＴＳ−１が親であるか子であるかを表す。典型的には、「０」が親を表し、「１」が子を表す。図９（ｂ）に示される例では、ＳＴＳ−１＃５に対応するビットは親を表す「０」を含み、ＳＴＳ−１＃３６についてのビットは子を表す「１」を含み、ＳＴＳ−１＃４８に対応するビットも子を表す「１」を含む。他の非連結タイムスロットに対応するメモリ位置にも「０」が格納される。したがって、第２のメモリ・テーブルである親ＩＤレジスタ１１１８が、所与の子についての親を具体的に識別するのに用いられる。
【００４４】
図９（ｃ）は、各々の親についてのＩＤを保存するための第２のサブメモリである親ＩＤレジスタ１１１８を示す。親ＩＤレジスタもまた、スイッチ・コントローラ５１０からデータを受信し、それぞれがＯＣ−４８フレームの各々のＳＴＳ−１に対応する４８個の格納位置から構成される。例えばＯＣ−１９２フレームが伝送される場合には、親ＩＤレジスタ１１１８は、１９２個の格納位置を含むことになるであろう。子タイムスロットに対応するこれらのメモリ位置は、そのそれぞれの親タイムスロットを表すデータを格納する。したがって、例えば、格納位置３６が５の値を格納する場合、タイムスロット３６が子であり、タイムスロット５がその親であることを表す。さらに、格納位置４８も５の値を格納し、それによりタイムスロット５がタイムスロット４８の親でもあることを表す。したがって、サブメモリ１１１０及び１１１８の内容に基づいて、ＲＰＩ８１４は、どのタイムスロットが親で、どのタイムスロットが関連する子であるかを判断する。次にＲＰＩ８１４は、親タイムスロットからポインタ値を取り出し、対応する子の各々について該ポインタ値を用いる。結果として、各々の連結タイムスロットについてのポインタを取得することができる。
【００４５】
図６に戻ると、ＲＰＩ８１４から出力されたポインタ情報は、ＲＰＩ８１４から受信したデータを格納するための先入れ先出し（ＦＩＦＯ）バッファとして機能するＲＤＭ８１６に送られる。ポインタ情報は、ＦＩＦＯに格納されたタイムスロットを同期させ、バイト・スタッフィングを実行するのに用いられる。次に、タイムスロットはＲＤＩ８１８に送られ、そこで、上述の内部フレーム・フォーマットを持つように変更される。ＲＤＩ８１８は、フレームをいつＲｘステージ６１０から入口ステージ６１２に送り出すことになるかを判断するフレーム同期信号及びタイミング信号などの信号（図示せず）を受信し、内部フレームが同期された状態でスイッチ・ファブリックに入ることを確実にするようにする。
Ｒｘステージ６１０は、スイッチに入り、スイッチ・ファブリックに転送されるフレームを処理する。フレームがスイッチ・ファブリックから出るときは、Ｔｘステージ６１４によって処理される。
【００４６】
図１０は、本発明の原理に係る図６の出力回路すなわちＴｘステージ６１４の実施形態のブロック線図である。Ｔｘステージ６１４は、スイッチ・ファブリックから内部スイッチ・フレームを受信し、Ｒｘステージ６１０によって作成された任意に連結されたタイムスロットに従って適切な内部スイッチ・フレームからデータを取り出し、該データをＳＯＮＥＴフレームに送信する。
Ｔｘステージ６１４は、Ｔｘデータ・インターフェース（ＴＤＩ）１２４４と、ＦＩＦＯ＃１  １２２８からＦＩＦＯ＃４８  １２３０までの４８個のＦＩＦＯバッファと、付加的ポインタ決定回路、すなわちポインタ生成（ＰＴＧ）回路１２３２と、転送オーバーヘッド情報モジュール（ＴＯＩ）１２３４と、伝送ライン・インターフェース（ＴＬＩ）１２３８とから構成される。Ｔｘステージ６１４の出力は、例えば１６：１出力マルチプレクサ１２４０及び出力インターフェース（Ｏ／Ｉ）１２４２から構成される。
ＴＤＩは、ＦＩＦＯ１２１０、１２１２、及び１２１４と、スイッチ・フレーム・オーバーヘッド・プロセッサ（ＳＷＦ  Ｏ／Ｈ）１２１６、１２１８、及び１２２０と、タイムスロット・グループ・バッファ（ＴＳＧＢ）１２２２、１２２４、及び１２２６とから構成される。ＴＤＩ１２４４は、３つの１０ビット・バスから内部フレームを受信する。このフレームは、まず、スキュー及び他の要因によって引き起こされるタイミング問題を修正するようにフレームを調整するＦＩＦＯ１２１０、１２１２、及び１２１４に格納される。
【００４７】
内部フレームは、ＦＩＦＯ１２１０、１２１２、及び１２１４から、内部スイッチ・フレームを処理するＳＷＦ  Ｏ／Ｈ１２１６、１２１８、及び１２２０に転送される。内部スイッチ・フレームは、交互ＴＳＧとプロセッサ通信チャネル（ＰＣＣ）とからなる。各々のＴＳＧは、例えばタイムスロット当たり伝送される１バイトのデータを持つ１８のタイムスロットのグループを含む。ＰＣＣは、スイッチ・コントローラ５１０から、フレーマを介して、スイッチ構成要素まで通される。例えば、命令は、スイッチ・コントローラ５１０によってＰＣＣを通してスイッチ構成要素に送信することができる。応答及びエラー通知は、スイッチ構成要素によってＰＣＣを通してホストに返信される。各々のＰＣＣは、データ・バイトと交互に配置される５つの５バイト・サブフィールドからなる。各々の内部スイッチ・フレームはまた、システムが規定するスイッチ・フレーム境界にスイッチ・フレームを位置合わせさせてシステム内のクロックの同期をとるためにスイッチ・フレームの間に挿入される未使用バイト３２０を含む。
【００４８】
ＳＷＦ  Ｏ／Ｈ１２１６、１２１８、及び１２２０は、内部スイッチ・フレームから転送オーバーヘッド情報とＰＣＣとＴＳＧとを取り出すことによって、該内部スイッチ・フレームを処理する。ＳＷＦ  Ｏ／Ｈ１２１６、１２１８、及び１２２０は、ＴＳＧをＴＳＧＢ１２２２、１２２４、及び１２２６に転送する。次に、ＴＳＧは、３２ビット・データ・バスで、ＴＳＧＢ１２２２、１２２４、及び１２２６から、ＦＩＦＯ＃１  １２２８からＦＩＦＯ＃４８  １２３０までの４８個のＦＩＦＯに多重送信される。４８個のＦＩＦＯは、送出されるＳＯＮＥＴフレームに読み込まれるようにペイロードを格納する。
【００４９】
４８個のＦＩＦＯは、ＳＯＮＥＴペイロード・データをＰＴＧ１２３２に転送する。ＰＴＧ１２３２は、Ｒｘステージ６１０のＲＰＩ８１４と同様の働きをする。より具体的には、ＰＴＧ１２３２は、スイッチ・コントローラ５１０で発生し、メモリ１２３５に格納されるデータに従って、送出フレームについてのポインタ生成を実行する。ＰＴＧ１２３２は、３２ビット・バスを通してペイロードをＴＯＭ１２３６に多重送信する。ＴＯＭ１２３６はまた、例えば別の３２ビット・バスを通して転送オーバーヘッド情報をＴＯＩ１２３４から受信し、ＰＴＧ１２３２からのペイロードとＴＯＩからの転送オーバーヘッド情報とを結合して、ＴＬＩ１２３８に転送する。ＴＬＩ１２３８は、１６ビット・バスを通して、データを１６：１マルチプレクサ１２４０とＯ／Ｉ１２４２とから構成されるフレーマの出力に転送する。
【００５０】
図１１は、メモリ１２３５によって格納されるテーブル１３１０をより詳細に示すブロック線図である。メモリ１２３５は、ＳＴＳ−１についての親子関係をマップし、ＰＴＧ１２３２によって出力のためにペイロードを処理するのに用いられる。メモリ・テーブル１３１０は、例えば、ＳＯＮＥＴ  ＯＣ−４８フレームによって必要とされる４８のＳＴＳ−１にそれぞれが対応する４８のエントリを含む。テーブル１３１０は、連結インジケータ（ＣＡＴ＿ＩＮＤ）を有する第１のサブメモリと、ＳＴＳ識別子（ＳＴＳ＿ＩＤ）を格納する第２のサブメモリとを含む。連結インジケータ・フィールドは、対応するＳＴＳ−１が、それぞれ０及び１によって表される親であるか子であるかを示す。ＳＴＳ＿ＩＤフィールドは、子ＳＴＳ−１についての親ＳＴＳ−１のＩＤを含む。
【００５１】
ＰＴＧ１２３２は、テーブル１３１０を用いて、どのＦＩＦＯが連結されることになるかを判断する。例えば、ＰＴＧ１２３２は、テーブル１３１０に基づいて、ＦＩＦＯ＃０と＃４と＃６のペイロードが連結されることになると判断する。ＦＩＦＯ＃４及び＃６は、ＳＴＳ−１＃４及び＃６についてのＳＴＳ＿ＩＤの各々が０で示されるように、ＦＩＦＯ＃０の親ペイロードの子である。
【００５２】
図１２は、各々のＦＩＦＯにおいて異なる位置で開始するペイロードを示す。各々のＦＩＦＯを通って移動するペイロード情報は、どこでペイロードが終了し、開始するかをポインタに基づいて特定するデータを含む。例示の目的で、ＦＩＦＯのＸは、新たなペイロードがどこで開始するかを表す。例えば、図１２は、３つの連結ＳＴＳ−１、すなわち、ＳＴＳ−１＃０、ＳＴＳ−１＃４、及びＳＴＳ−１＃６に対応する３つのＦＩＦＯを示す。ＳＴＳ−１ペイロードは、ＦＩＦＯ＃４及び＃６のＳＴＳ−１ペイロードを用いて連結されることになる。しかしながら、各々のペイロードは、Ｘで示されるように、それぞれのＦＩＦＯの異なる位置で開始する。
ＰＴＧ１２３２は、一連の連結フレームにおける各々の送出ＳＯＮＥＴフレームが転送オーバーヘッドに同一のポインタ値を持つように、これらの連結ペイロードを位置合わせするが、そうでなければ、スイッチの下流では、連結タイムスロットのペイロードを適切に読み取ることができない。ポインタ値はまた、何らかの必要なバイト・スタッフィングを実行するために、ＰＴＧ１２３２によって用いられる。
【００５３】
トランスペアレントでフレキシブルな連結
先へ進む前に、上述のフレキシブルな連結の発明においては、ＳＴＳ−Ｎｃの子タイムスロットは、ポインタ・フィールドに連結識別子を含み、親タイムスロットのみがポインタ値を含むことをさらに思い出されたい。対照的に、（以下に説明される発明の対象である）トランスペアレントでフレキシブルな連結では、親タイムスロットと子タイムスロットとの両方が、独立したポインタ値を含む。したがって、ＳＴＳ−Ｎデータ・ストリームは、ＳＴＳ−１として定められたすべてのタイムスロットを持つように見える。この手法の利点の１つは、フレキシブルな連結に対応せず、フレキシブルな連結に対応する２つのトランスペアレントなネットワーク構成要素（ＮＥ）間にも配置される非トランスペアレントなライン終端ネットワーク構成要素でも、フレキシブルに連結されたＳＴＳ−Ｎをエラー無く通過させることができることである。非トランスペアレントなＮＥは、ペイロードを破損させることなく単独でＳＴＳ−１のポインタ処理を実行することができる。
言い換えると、トランスペアレントでフレキシブルな連結は、トラフィックを独立したＳＴＳ−１のように見せ、非トランスペアレントなネットワーク構成要素を含む光ネットワーク全体にわたる搬送を可能にする。言い換えると、トランスペアレントでフレキシブルな連結は、フレキシブルに連結されたトラフィックを扱うことができない非トランスペアレントなネットワーク構成要素でさえも横断してトランスペアレントな搬送が可能になるように、ＳＴＳ−１フレームを、フレキシブルに連結されたトラフィックを含むフォーマットに変換するものである。
【００５４】
本発明の解決法は、ＳＯＮＥＴ／ＳＤＨフレームのすべてのＳＴＳ−Ｎｃサブレート信号をすべてＳＴＳ−１として送信し、次に、そのＳＴＳ−１を受信側で所望のＳＴＳ−Ｎｃサブレート信号に戻すことができるようにするものである。こうすることができることによって、本発明のシステムが、非トランスペアレントな設備を通して送信される非標準連結信号を「隠す」ことが可能になる。これらの非トランスペアレントな設備は、ポインタ・ジャスティフィケーションを適用するために標準連結を自動検出する必要があるので、このことは重要である。非トランスペアレントな設備には、典型的には、非標準連結タイムスロット上のポインタ・バイトを転送することができず、したがって非標準連結タイムスロットを適切に処理できないライン終端装置が含まれる。
【００５５】
図１３に示されるテーブルは、ＯＣ−４８インターフェースについての標準分類を示す。このテーブルから、１６の標準ＳＴＳ−３ｃ形式の構成が存在することが分かる。１番目のＳＴＳ−３ｃは、ＳＴＳ−１(タイムスロット)＃１と＃１７と＃３３とを含む。この３つのタイムスロットのグループは、標準ＳＴＳ−３ｃを表す。このテーブルで標準ＳＴＳ-３ｃ信号の１つとして表されない３つのタイムスロットのいかなるグループも、非標準であると考えられる。例えば、タイムスロット＃１と＃３と＃３５とを含むＳＴＳ−３ｃは、非標準ＳＴＳ−３ｃである。
【００５６】
１番目のＳＴＳ−１２は、タイムスロット＃１〜＃４と、＃１７〜＃２０と、＃３３〜＃３６とを含むことに注目されたい。この１２のタイムスロットのグループは、標準ＳＴＳ−１２ｃを構成する。他の３つの標準ＳＴＳ−１２ｃ信号構造は、テーブルに表示される。このテーブルで標準ＳＴＳ-１２ｃとして表されない１２のタイムスロットのいかなるグループも、非標準ＳＴＳ−１２ｃ信号であると考えられる。また、１、３、１２、又は４８タイムスロットを含まないいかなるタイムスロットのグループも、ＯＣ−４８インターフェースに関して非標準であると考えられる。ＯＣ−４８インターフェースのＳＴＳ−１もＳＴＳ−４８ｃも、非標準とすることができないことに留意されたい。
【００５７】
標準ＳＴＳ−１２ｃサブレート信号とＳＴＳ−３ｃサブレート信号との組み合わせは限定されるので、ＳＴＳ−１ポインタ・バイト（Ｈ１、Ｈ２）を読み取ることができるネットワーク構成要素は、標準ＯＣ−４８インターフェース上の信号構造をデコードすることができる。サブレート信号構造をデコードできることによって、入力信号と出力信号との間にタイミング差が生じたときに、ネットワーク構成要素がＳＯＮＥＴポインタ・バイトを調整する（すなわち、ポインタ・ジャスティフィケーションを行う）ことができるようになる。
【００５８】
他の２つのネットワーク構成要素間に設置され、フレキシブルな連結に対応するトランスペアレントなネットワーク構成要素は、ＳＯＮＥＴペイロード及びポインタ・バイトを調整しないようにすべきである。しかしながら、こうしたネットワーク構成要素がまったく完全にはトランスペアレントではないという場合もある。この一例は、フレキシブルな連結に対応するネットワーク構成要素から４つのＯＣ−４８を取得し、それらをＯＣ−１９２パイプに多重化する４：１Ｎｏｒｔｅｌコンバイナーである。ＯＣ−１９２パイプの他端では、ペイロードは、フレキシブルな連結に対応する別のネットワーク構成要素に戻る４つの別個のＯＣ−４８に逆多重化される必要がある。４つのＯＣ−４８とＯＣ−１９２との間のタイミング差を明らかにするために、コンバイナーは、ＳＯＮＥＴのペイロードとポインタとを選択はしないが調整する必要がある。ＳＯＮＥＴペイロード構造が標準ＳＴＳ−Ｎｃサブレート信号を含む場合には、このことは問題にはならない。しかしながら、フレキシブルな連結に対応し、非標準ＳＴＳ−Ｎｃサブレート信号を生成することができるネットワーク構成要素の場合には、Ｎｏｒｔｅｌコンバイナーがペイロード構造を判断できないという問題になる。
【００５９】
こうした問題を解決するために、図１４に全体が示されるように、（送信フレーマ２６１４と受信フレーマ１６１０とを含む）新たなフレーマ２６１８を発明した。図５に示されるように、フレーマは、典型的には、送信／受信の対で実装されることを思い起こされたい。本発明のフレーマ２６１８は、すべての非標準（及び標準）連結ペイロードを（連結構造を持たない）ＳＴＳ−１に変換することができる。このことによって、中間設備装置がすべての個々のＳＴＳ−１の信号構造を検出するようになる。このように、なんらかのポインタ・ジャスティフィケーションが必要な場合には、元のＳＴＳ−Ｎｃから生成されたすべてのＳＴＳ−１に対して正確にポインタ・ジャスティフィケーションが適用される。（適切な受信及び処理のために、本発明の別のフレーマ２６１８か、又は、少なくとも、受信フレーマ２６１０を含まなければならない）ファイバの他端では、受信フレーマ２６１０は、（以下にさらに示されるように、そのエンドポイントにおける信号構造のユーザ設定又はＳＮＣ設定に基づいて）ＳＴＳ−１を多重化して、その所望の連結ペイロードに戻す。
【００６０】
図１４は、ＳＴＳ−１２ｃ及びＳＴＳ−３ｃを変換する本発明の（送信フレーマ２６１４及び受信フレーマ１６１０を含む）フレーマ２６１８の一例を示す。図１４は、共にトランスペアレントでフレキシブルな連結に対応する２つの異なるネットワーク構成要素２６０４と２６０６との間における、非標準ＳＴＳ−３ｃ接続と非標準ＳＴＳ−１２ｃ接続とを示す。分かりやすくするために、接続の一方向のみ、及び、各々のフレーマ対２６１０、２６１４の一方のみが、ＮＥ２６０４、２６０６上に示される。トランスペアレントでフレキシブルな連結に対応する２つのネットワーク構成要素２６０４、２６０６間のパスは、ＳＯＮＥＴポインタを調整する必要がないことを意味する非トランスペアレントな幾つかのネットワーク装置２６１４を通過する。ファイバ端の各々におけるフレーマ２６１８は共に、トランスペアレントな連結のために設定される。このため、非標準接続の各々は、送信フレーマ２６１４によって、個々のＳＴＳ−１に変換されることになる。標準連結の接続もまた、本発明によって個々のＳＴＳ−１に変換できることに注目すべきである。
【００６１】
ＳＴＳ−３ｃ接続の場合には、送信フレーマ２６１４は、それを受信する。（パス・オーバーヘッド（ＰＯＨ）を含む）ペイロードを処理した後、送信フレーマ２６１４は、ＳＴＳ−３ｃを、各々が自分自身のポインタを持ち、連結ＩＤを持たない３つのＳＴＳ−１に分解する。３つのＳＴＳ−１が非トランスペアレントなネットワーク装置２６０５を通過する場合、そのペイロード及びポインタは、このネットワーク装置とフレキシブルな連結に対応するネットワーク構成要素とのタイミング差に起因するジャスティフィケーションに直面することになる。３つのＳＴＳ−１は、受信フレーマ２６１０に到着し、「再連結」されてＳＴＳ−３ｃに戻る。ＳＴＳ−３ｃが再構築された後で、そのＰＯＨを処理することができる。この例におけるＳＴＳ−１２ｃについても、同様の処理が発生する。
【００６２】
この再連結は、ユーザ又はＯＳＲＰのいずれかがフレーマ２６１０を設定した後に、行われる。フレーマのセットアップすなわち設定には、接続が追加されるか、削除されるか、又は変更されたときに、接続情報を各々のネットワーク構成要素に配布することが含まれる。接続情報は、例えばＯＳＲＰか、転送オーバーヘッドのＤＣＣ帯域幅か、場合によっては帯域外信号経路を用いて、配布することができる。ネットワーク構成要素は、この接続情報を用いて、それぞれ受信連結テーブル２８１０及び送信連結テーブル２３１０を含む受信フレーマ２６１０及び送信フレーマ２６１４をプログラムする。受信連結テーブル２８１０は、以下にさらに説明されるように、元のフレームを再連結するために、送信連結テーブル２３１０と同一の値を用いてプログラムされる。
【００６３】
図１５は、同様の参照数字が同様の部品及び機能を表すようにして、図１０に示されるフレーマ６１４と多くの共通構成要素を有する本発明の送信フレーマ２６１４の具体的な実装を示す。
図１５に示されるように、出力回路すなわちＴｘステージ２６１４は、（例えば、スイッチ・ファブリックからの内部スイッチ・フレームといった）フレキシブルに連結されたデータ・フレームを受信し、該データ・フレームからデータを取り出し、フレキシブルに連結されたタイムスロットを一連のＳＴＳ−１に変換し、変換されたデータ・フレームを送信する。
Ｔｘステージ６１４と同様に、Ｔｘステージ２６１４は、Ｔｘデータ・インターフェース（ＴＤＩ）１２４４と、ＦＩＦＯ＃１  １２２８からＦＩＦＯ＃４８  １２３０までの４８個のＦＩＦＯバッファと、転送オーバーヘッド情報モジュール（ＴＯＩ）１２３４と、伝送ライン・インターフェース（ＴＬＩ）１２３８とを含む。Ｔｘステージ２６１４の出力は、例えば１６：１出力マルチプレクサ１２４０及び出力インターフェース（Ｏ／Ｉ）１２４２を含むことができる。
【００６４】
ＴＤＩ１２４４は、３つの１０ビット・バスから内部フレームを受信する。このフレームは、まず、スキュー及び他の要因によって引き起こされるタイミング問題を修正するようにフレームを調整するＦＩＦＯ１２１０、１２１２、及び１２１４に格納される。
内部フレームは、ＦＩＦＯ１２１０、１２１２、及び１２１４から、内部スイッチ・フレームを処理するＳＷＦ  Ｏ／Ｈ１２１６、１２１８、及び１２２０に転送される。内部スイッチ・フレームは、交互タイムスロット・グループ（ＴＳＧ）とプロセッサ通信チャネル（ＰＣＣ）とからなる。各々のＴＳＧは、例えばタイムスロット当たり伝送される１バイトのデータを持つ１８のタイムスロットのグループを含む。ＰＣＣは、スイッチ・コントローラ５１０から、フレーマを介して、スイッチ構成要素まで通される。例えば、命令は、スイッチ・コントローラ５１０によってＰＣＣを通してスイッチ構成要素に送信することができる。応答及びエラー通知は、スイッチ構成要素によってＰＣＣを通してホストに返信される。各々のＰＣＣは、データ・バイトと交互に配置される５つの５バイト・サブフィールドからなる。各々の内部スイッチ・フレームはまた、システムが規定するスイッチ・フレーム境界にスイッチ・フレームを位置合わせさせてシステム内のクロックの同期をとるためにスイッチ・フレームの間に挿入される未使用バイト３２０を含む。
【００６５】
ＳＷＦ  Ｏ／Ｈ１２１６、１２１８、及び１２２０は、内部スイッチ・フレームから転送オーバーヘッド情報とＰＣＣとＴＳＧとを取り出すことによって、該内部スイッチ・フレームを処理する。ＳＷＦ  Ｏ／Ｈ１２１６、１２１８、及び１２２０は、ＴＳＧをＴＳＧＢ１２２２、１２２４、及び１２２６に転送する。次に、ＴＳＧは、３２ビット・データ・バスで、ＴＳＧＢ１２２２、１２２４、及び１２２６から、ＦＩＦＯ＃１  １２２８からＦＩＦＯ＃４８  １２３０までの４８個のＦＩＦＯに多重送信される。４８個のＦＩＦＯは、送出されるＳＯＮＥＴフレームに読み込まれるようにペイロードを格納する。
４８個のＦＩＦＯは、ＳＯＮＥＴペイロード・データをポインタ生成回路（ＰＴＧ）２４３２に転送する。ＰＴＧ２４３２は、トランスペアレント／非トランスペアレントな転送が望まれているかどうかに従って、及び、スイッチ・コントローラ５１０で発生し、メモリ１２３５に格納されるデータに従って、送出フレームについてのポインタ生成を実行する。
【００６６】
図１６は、（フレキシブルに連結したフレームである）ＯＣ−４ｃの、各々が自分自身のポインタ値を持つ４つのＳＴＳ−１への変換を示す。具体的には、連結タイムスロット最初のＳＴＳ−１（「親」）が識別され、親のポインタは、残りの連結ＳＴＳ−１タイムスロット（「子」）の各々についての明示的なポインタとして用いられる。さらに、図１６に示されるように、変換されたフレームには連結識別子が含まれない。
【００６７】
トランスペアレントでフレキシブルな連結はまた、フレキシブルな連結に関連して上述された図１１に示す連結テーブル１３１０同様の、メモリ１２３５に格納された送信連結テーブル２３１０を利用する。図１５は、送信フレーマ２６１４との関連で送信連結テーブル２３１０を示す。送信連結テーブル２３１０は、図１３に示されるテーブルと整合性のあるデータ・エンティティとして格納するか、又は、図９（ｂ）及び図９（ｃ）に示されるレジスタに格納することができる。
【００６８】
送信連結テーブル２３１０は、ＳＴＳ−１についての親子関係をマップし、ＰＴＧ２４３２によって出力のためにペイロードを処理するのに用いられる。具体的には、ＰＴＧ２４３２は、図１６に図式的に示されるように、送信連結テーブル２３１０を用いて、フレーム内の子タイムスロットのポインタ情報を親タイムスロットのポインタ情報にする。ＰＴＧ２４３２は、ペイロードを、３２ビット・バスを通して転送オーバーヘッド・マルチプレクサ（ＴＯＭ）１２３６に多重送信する。ＴＯＭ１２３６はまた、例えば別の３２ビット・バスを通して転送オーバーヘッド情報をＴＯＩ１２３４から受信し、ＰＴＧ２４３２からのペイロードとＴＯＩからの転送オーバーヘッド情報とを結合して、ＴＬＩ１２３８に転送する。ＴＯＭ１２３６は、ＰＴＧ２４３２からペイロード・データを受信し、ＴＯＩ１２３４から転送オーバーヘッド情報を受信する。次にＴＯＭ１２３６は、ペイロードと転送オーバーヘッドとを、送出ＳＯＮＥＴ／ＳＤＨデータ・ストリームに多重化する。ＴＯＭ１２３６は、ＳＯＮＥＴ／ＳＤＨデータ・ストリームを伝送ライン・インターフェースＴＬＩ１２３８に送信する。ＴＬＩ１２３８は、１６ビット・バスを通して、データを１６：１マルチプレクサ１２４０とＯ／Ｉ１２４２とから構成されるフレーマの出力に転送する。
【００６９】
トランスペアレントでフレキシブルな連結は、ポートごとに使用可能又は使用不可能にできることが好ましい。それは、フレキシブルに連結されたトラフィックを搬送することができる非トランスペアレントなネットワーク上でのみ必要とされる。特に、トランスペアレントでフレキシブルな連結は、ドロップ側設備には不要である。ネットワーク構成要素のフレーマの中にはトランスペアレントでフレキシブルな連結に対応できないものもあるため、ソフトウェアは、こうした旧来のネットワーク構成要素に含まれるポート上で、この連結機構の設定をブロックすることができる。
【００７０】
トランスペアレントでフレキシブルな連結のユーザにとっては、ＳＯＮＥＴ／ＳＤＨペイロードの転送を成功させるために、ファイバの両側で矛盾なく（すなわち、両側をトランスペアレントな連結とするか、又は、両側を非トランスペアレントな連結とするかのどちらかで）ネットワーク構成要素を構成することが重要である。
さらに、フレキシブルな連結に対応するネットワーク構成要素は、標準連結及び非標準連結の両方に対応することができる。ユーザによって生成されるクロスコネクトは、標準連結タイムスロット又は非標準連結タイムスロットを含むように構成することができる。同じことは、サブネットワーク接続（ＳＮＣ）のドロップ側にも当てはまる。ＯＳＲＰは、ＳＮＣの種類（すなわち、ＳＴＳ−１、ＳＴＳ−３ｃ、ＳＴＳ−１２ｃなど）の組み合わせに応じて、タイムスロットが最終的にタイムスロットの非標準境界又は非標準分類になるように、タイムスロットをＯＳＲＰライン側トランクに割り当てることができる。
【００７１】
図１７は、送信フレーマ２６１４によって実施することができるトランスペアレントでフレキシブルな連結処理をさらに詳しく示す。処理を開始すると（２４００）、本発明は次に、転送をトランスペアレントにすべきかどうかのクエリを行う（２４１０）。これはさらに、本発明がトランスペアレンシー機能をオン又はオフに切り替えられることを表すものであり、クエリ（２４１０）は、内部レジスタ（図示せず）、メモリ１２３５、若しくはデータ・フレームにアクセスするか、又は、転送をトランスペアレントにすべきかどうかを判断するようにユーザがＧＵＩを介して設定することができる。
【００７２】
非トランスペアレントな転送が望ましい場合には、本発明は、非トランスペアレントな転送のためにフレーマを設定し（２４２０）、データ・フレームを連結して連結フレーム（例えば、ＳＴＳ−Ｎｃ）を生成し（２４３０）、該連結フレームの各々の子タイムスロットについて連結ＩＤを設定し（２４４０）、該連結フレームを送信する（２４５０）ことを含むフレキシブルな連結を示す決定木の左枝へ進む。この処理の代わりに、非トランスペアレントな転送は、１つ又はそれ以上の従来の連結処理を含むことができる。
トランスペアレントな転送が望ましい場合には、本発明は、決定木の右枝へ進む。まず、ソフトウェアは、送信連結テーブル２３１０の内容を受信連結テーブル２８１０に転送することを含むトランスペアレントな転送のために、フレーマ２６１４を設定する（２４６０）。この設定２４６０は、接続が確立したときに行われ、ＯＳＲＰ、ＤＣＣ、又は帯域外信号などの１つ又はそれ以上のデータ経路を利用できることが注目される。
【００７３】
次に、フレーマ２６１４は、連結フレーム（ＳＴＳ−Ｎｃ）を、図１６に全体が示されるように各々が自分自身のポインタを持ち、連結ＩＤが設定されないように、Ｎ個のＳＴＳ−１子タイムスロットに分割する（２４７０）。連結ＩＤを設定する代わりに、本発明は、連結ＩＤを親タイムスロットからのポインタと置き換える（２４８０）。
【００７４】
次に、フレーマ２６１４は、子タイムスロットの各々についての連結  子ＩＤの代わりに親からのポインタ値を用いて、Ｎ個のＳＴＳ−１を送信する（２４９０）。子タイムスロットのペイロードは、送信前に親タイムスロットのペイロードと位置合わせされなければならない。Ｂ３パスのビット・インターリーブ・パリティ（ＢＩＰ）バイトは連結ＳＴＳ−１について変更されず、したがって、中間のパス終端装置（ＰＴＥ）はＢ３を正しく監視することができないであろう。また、Ｈ４マルチフレーム・インジケータは、変更されないことが好ましい。この時点で処理は終了するが、処理は、ステップ２４７０に戻ることなどにより、後続のフレームについて繰り返して続けることができる。
【００７５】
送信フレーマ２６１４と下流の受信フレーマ２６１０とは、送信連結テーブル２３１０と受信連結テーブル２８１０とを介して連結を整合させる。送信連結テーブル２３１０は、送信されたＳＯＮＥＴ／ＳＤＨデータ・ストリームの連結構造を表すようにプログラムされる。受信フレーマ２６１０は、図１８に示されるように受信連結テーブル２８１０を含み、このテーブルは、受信されたＳＯＮＥＴ／ＳＤＨデータ・ストリームの連結構造を表すようにプログラムされる。接続スパンの他端の送信フレーマ及び受信フレーマは、まったく同様にプログラムされたそれぞれの連結テーブルを有し、例えばＯＳＲＰ、ＤＣＣなどを介して通信する。送信連結テーブル２３１０及び受信連結テーブル２８１０は、フレキシブルな連結とトランスペアレントでフレキシブルな連結とのどちらが用いられるかにかかわらず、同様にプログラムされる。トランスペアレントでフレキシブルな連結が受信フレーマ２６１０上で使用可能であるときは、受信ポインタ解釈２８１４のロジックは、ＳＴＳ−１を基準とするすべてのタイムスロットに関してポインタ処理を実行することになる。Ｂ３パスＢＩＰ性能監視ロジックは、ＳＴＳ−Ｎｃ内のＳＴＳ−１タイムスロットのペイロードが位置合わせされない場合でも、各々のＳＴＳ−ＮｃについてパスＢＩＰを検査することになる。
【００７６】
図１８は、同様の参照数字が同様の部品及び機能を表すようにして、図６に示されるフレーマ６１４と多くの共通構成要素を有する受信フレーマ２６１０（Ｒｘステージ６１０）をより詳細に示すブロック線図である。
受信フレーマ２６１０は、受信ライン情報構成要素（ＲＬＩ）８１０と、受信フレーマ（ＲＦＲ）８１２と、ポインタ決定回路すなわち受信ポインタ・インタープリタ（ＲＰＩ）２８１４と、受信データ・メモリ（ＲＤＭ）８１６と、受信ドロップ側情報構成要素（ＲＤＩ）８１８とから構成される。ＲＬＩ８１０は、１６ビット・バスを通してデータを受信し、該データを例えば３２ビットに再フォーマットする。ＲＦＲ８１２は、３２ビット・データを受信し、入力データのバイト位置合わせとフレーム位置合わせとを行う。次に、バイト位置合わせ及びフレーム位置合わせされたデータは、ＲＰＩ２８１４に転送される。
【００７７】
受信連結テーブル２８１０の内容に基づいて、ＲＰＩ２８１４は、どのタイムスロットが親で、どのタイムスロットが関連する子であるかを判断する。トランスペアレントでフレキシブルな連結が使用可能である場合は、受信ポインタ解釈２８１４のロジックは、ＳＴＳ−１を基準とするすべてのタイムスロットに関してポインタ処理を実行することになる。
【００７８】
ＲＰＩ２８１４から出力されたポインタ情報は、ＲＰＩ２８１４から受信したデータを格納するための先入れ先出し（ＦＩＦＯ）バッファとして機能するＲＤＭ８１６に送られる。ポインタ情報は、ＦＩＦＯに格納されたタイムスロットを同期させ、バイト・スタッフィングを実行するのに用いられる。その結果は、連結構造が非標準であっても、ストリーム中間のネットワーク構成要素が図１４に示されるような非トランスペアレント装置２６０５であっても、上流の送信フレーマ２６１４によって処理された元の連結フレームと同一の構造を有する再連結フレームとなる。
【００７９】
次に、タイムスロットは、ＲＤＩ８１８に送ることができ、そこで、上述の内部フレーム・フォーマットを持つように変更される。ＲＤＩ８１８は、フレームをいつＲｘステージ６１０から入口ステージ６１２に送り出すことになるかを判断するフレーム同期信号及びタイミング信号などの信号（図示せず）を受信し、内部フレームが同期された状態でスイッチ・ファブリックに入ることを確実にするようにする。
受信フレーマ２６１０がスイッチの一部ではない場合には、ＲＤＩ８１８は必須ではなく、ＲＤＭ８１６が単にＳＯＮＥＴ／ＳＤＨ適合信号を出力するだけでよい。
【００８０】
図１９は、受信フレーマ２６１０が実装することができるトランスペアレントでフレキシブルな連結処理をさらに詳しく示す。処理を開始すると（２８００）、本発明は次に、転送をトランスペアレントにすべきかどうかのクエリを行う（２８１０）。これはさらに、本発明がトランスペアレンシー機能をオン又はオフに切り替えられることを表すものであり、クエリ（２８１０）は、内部レジスタ（図示せず）、メモリ２８１５、若しくはデータ・フレームにアクセスするか、又は、転送をトランスペアレントにすべきかどうかを判断するようにユーザがＧＵＩを介して設定することができる。
【００８１】
非トランスペアレントな転送が望ましい場合には、本発明は、非トランスペアレントな転送のためにフレーマを設定し（２８２０）、連結フレーム（ＳＴＳ−Ｎｃ）を受信し（２８３０）、該連結フレームを親ポインタ及び連結ＩＤに従って解析する（２８４０）ことを含むフレキシブルな連結を示す決定木の左枝へ進む。これらの非トランスペアレントな受信機能は、従来の方法とするか、又は上述のフレキシブルな（任意の）連結方法を利用するものであり、ここでさらに説明する必要はない。
トランスペアレントな転送が望ましい場合には、本発明は、トランスペアレントな転送のためにフレーマを設定し（２８６０）、上述のように一連のＮ個のＳＴＳ−１であるトランスペアレントな「連結」フレームを受信し（２８７０）、各々のＳＴＳ−１フレームの独立したポインタを使用してフレームを処理する（２８８０）ことを含むトランスペアレントでフレキシブルな連結を示す決定木の右枝へ進む。この使用する（２８８０）ステップは、言い換えれば、ＳＴＳ−１を基準とするすべてのタイムスロットに関してポインタ処理を実行する。次に、本発明は、送信されたＳＯＮＥＴ／ＳＤＨデータ・ストリームの連結構造を含み、元の親フレームと子フレームとの再関連づけを可能にする受信連結テーブル２８１５にアクセスすることによって、元のＳＴＳ−Ｎｃを再構築する（２８９０）か、そうでなければ再連結することができる。
【００８２】
本発明の１つの利点は、スキューのためにサブネットワーク接続（ＳＮＣ）がとることができるホップの数には制限がないことである。例えば、送信フレーマ２６１４は、送信前に、子タイムスロットのペイロードを親タイムスロットのペイロードと再位置合わせする。このことは、所与のＳＴＳ−Ｎｃを構成するＳＴＳ−１間のスキューが、ホップごとに除去され、したがって終端間で蓄積しないことを意味する。
【００８３】
本発明の第２の利点は、中間のパス性能監視（「ＰＭ」）に対応することである。したがって、ライン・モジュールのフレーマの受信部は、ＳＴＳ−Ｎｃ内のＳＴＳ−１タイムスロットのペイロードが位置合わせされない場合でも、各々のＳＴＳ−Ｎｃについてパス（「Ｂ３」）すなわちビット・インターリーブ・パリティ（「ＢＩＰ」）を計算することができる。
【００８４】
結論として、本発明に係るシステム及び方法は、データ・フレームのトランスペアレントでフレキシブルな連結を提供する。当業者であれば、本発明に係るフレキシブルな連結を実施するための方法及び装置に対して、及び、こうしたシステムを用いるネットワークの構築に当たって、本発明の範囲又は精神から逸脱することなく様々な変更及び変形を行うことができることを認識するであろう。例えば、図面では、バス及び専用ラインの形態の通信路を通して相互に通信する構成要素が示されるが、この通信路は、必要な情報を転送することが可能ないかなる通信路の形態をとることもできることが理解されるべきである。
【００８５】
実施形態はＳＯＮＥＴに関して説明されたが、ＳＯＮＥＴ以外の環境で本装置及び方法を用いることもできる。より具体的には、本発明に係る方法及び装置は、スイッチ・フレーム、又は通信される他の種類の情報を、任意に連結するのに用いることができる。本発明はＳＯＮＥＴに関して説明されたが、この規格に適合するように制限されるものではない。例えば、本発明は、同期デジタル・ハイアラーキ（ＳＤＨ）規格に適用することもできる。言い換えると、トランスペアレントでフレキシブルな連結に関して、ＳＤＨの機能とＳＯＮＥＴの機能とは、実質的に同一であろう。
【００８６】
さらに、本発明は、上述のデータ・レートに限定されるものではない。こうしたデータ・レートは、単なる例示的な目的ための特定の例である。
当業者であれば、本明細書で開示された発明の詳細及び実施の検討から、他の実施形態が明らかになるであろう。本発明の真の範囲及び精神は添付の特許請求の範囲によって表されるようにして、本明細書及び実施例は、例示の目的としてのみ考慮されることが意図されている。
【図面の簡単な説明】
【００８７】
【図１】４８の従来のＳＴＳ−１フレームを示す。
【図２】連結タイムスロットが特定のタイムスロットを占有しなければならないとする、ＳＯＮＥＴによって課せられた要件を示す。
【図３】連結タイムスロットが特定のタイムスロットを占有しなければならないとする、ＳＯＮＥＴによって課せられた要件の第２の例示である。
【図４】本発明の原理に係るスイッチの実施形態を示す。
【図５】本発明に係るフレキシブルな連結の方法及び装置を実施するフレーマ６１８を示すブロック線図である。
【図６】Ｒｘステージ６１０を示すブロック線図である。
【図７】転送オーバーヘッドが、ペイロードのデータがどこで開始するかを定める情報を、どのように支持するかを示す。
【図８】ＲＰＩ８１４のＳＯＮＥＴに合致した作動を示す状態線図である。
【図９（ａ）】図６のＲＰＩ８１４がどのようにフレキシブルな連結を実行するかを示すブロック線図である。
【図９（ｂ）】図６のＲＰＩ８１４がどのようにフレキシブルな連結を実行するかを示すブロック線図である。
【図９（ｃ）】図６のＲＰＩ８１４がどのようにフレキシブルな連結を実行するかを示すブロック線図である。
【図１０】本発明の原理に係る図６のＴｘステージ６１４の実施形態のブロック線図である。
【図１１】ＳＴＳ−１について親子関係をマップするＴｘ連結テーブル１３１０の実施形態を示すブロック線図である。
【図１２】各々のＦＩＦＯの異なる地点から開始するペイロードを示す。
【図１３】ＯＣ−４８インターフェースについての標準的な連結を示すテーブルである。
【図１４】本発明に従って、信号変換の基本的な構成要素と送信フレーマ及び受信フレーマの配置とを示す、トランスペアレントでフレキシブルな連結の高次ブロック線図である。
【図１５】本発明に従って、トランスペアレントでフレキシブルな連結を実施することができる送信フレーマを示すブロック線図である。
【図１６】本発明に従って、連結フレームをトランスペアレントな連結フレームに変換するための、ポインタ及び連結ＩＤの処理を示す。
【図１７】本発明に従って、トランスペアレントでフレキシブルな連結を実施するための送信機能を示す高次フローチャートである。
【図１８】本発明に従って、トランスペアレントでフレキシブルな連結を実施することができる受信フレーマを示すブロック線図である。
【図１９】本発明に従って、トランスペアレントでフレキシブルな連結を実施するための受信機能を示す高次フローチャートである。
【図１】
2005531988.tif 000003
【図２】
2005531988.tif 000004
【図３】
2005531988.tif 000005
【図４】
2005531988.tif 000006
【図５】
2005531988.tif 000007
【図６】
2005531988.tif 000008
【図７】
2005531988.tif 000009
【図８】
2005531988.tif 000010
【図９（ａ）】
2005531988.tif 000011
【図９（ｂ）】
2005531988.tif 000012
【図９（ｃ）】
2005531988.tif 000013
【図１０】
2005531988.tif 000014
【図１１】
2005531988.tif 000015
【図１２】
2005531988.tif 000016
【図１３】
2005531988.tif 000017
【図１４】
2005531988.tif 000018
【図１５】
2005531988.tif 000019
【図１６】
2005531988.tif 000020
【図１７】
2005531988.tif 000021
【図１８】
2005531988.tif 000022
【図１９】
2005531988.tif 000023
【国際調査報告】
2005531988.tif 000024