(57)【要約】  本発明は、寸法及び不要信号妨害に対する通信設備の最適化に関する。この目標に、セラミックフィードスルーインターコネクションアセンブリーが、通信カプセルに、及び該通信カプセルから、電気情報信号を伝えるために提案されている。電気情報信号を通信するための少なくとも１つの信号リード線１０３ａ、１０３ｂに加えて、アセンブリーは、少なくとも１つの前記補助リード線からの少なくとも１つの前記信号リード線１０３ａ、１０３ｂを電気的にシールドする、少なくとも１つの補助リード線及びシールド１０３ｃ、１０３ｄ、１０４ａ、１０４ｂ、１０４ｆを含む。シールド１０３ｃ、１０３ｄ、１０４、１０４ａ、１０４ｂ、１０４ｆはこうした寸法ｄ１、ｄ２を有し、かつ前記電気情報信号がアセンブリー内ではっきりと定義され且つ実質的に一定のインピーダンスを受ける少なくとも１つの前記リード線１０３ａ、１０３ｂからこうした距離ｄ３、ｄ４、ｄ１２に位置づけられる。これは、同様に、不要信号反射の危険性を最小にする。同時に、アセンブリーはリード線間に高リード線密度を可能にする。
2005513792.tif 000002
【特許請求の範囲】
【請求項１】
セラミックフィードスルーインターコネクションアセンブリー（１０２、２０２）であって、
電気情報信号（Ｅｉ、Ｅｏ）を伝えるための少なくとも１つの信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）と、
少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）に付加される少なくとも１つの補助リード線（１０３）と、
少なくとも２つの異なる部分（ＯＵＴ８、ＭＩＤ７、ＩＮ９）であって、少なくとも１つの第１部分（ＭＩＤ７）では、少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）が第１誘電率を有する電気絶縁性材料（１０６）に唯一露出しており、そして、少なくとも１つの第２部分（ＯＵＴ８、ＩＮ９）では、少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）が第２誘電率を有す
る電気絶縁性材料（１０８、１０９）に露出している、少なくとも２つの前記異なる部分
（ＯＵＴ８、ＭＩＤ７、ＩＮ９）と、
前記部分（ＯＵＴ８、ＭＩＤ７、ＩＮ９）を貫通して延在し、かつ少なくとも１つの前記補助リード線（１０３）から少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）を電気的にシールドする、シールド１０３ｃ、１０３ｄ、１０４、１０４ａ、１０４ｂ、１０４ｆ）と、を備え、
前記第１及び第２シールド（ＯＵＴ８、ＭＩＤ７、ＩＮ９）の各々並びに２つの近接部
分（ＯＵＴ８、ＭＩＤ７；ＭＩＤ７、ＩＮ９）間の各遷移領域における前記シールド（１０３ｃ、１０３ｄ、１０４、１０４ａ、１０４ｂ、１０４ｆ）がこうした寸法（ｄ１、ｄ２）を有し、かつ前記電気情報信号（Ｅｉ、Ｅｏ）が明確に定義され且つ実質的に一定のインピーダンスを受けるように、前記部分（ＯＵＴ８、ＭＩＤ７、ＩＮ９）に存在する電気絶縁性材料（１０６、１０８、１０９）の何れかから成る前記誘電率に対して少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）からこうした距離
（ｄ３、ｄ４、ｄ１０、ｄ１２、ｄ１３、ｄ１４）に位置づけられるセラミックフィードスルーインターコネクションアセンブリー（１０２、２０２）。
【請求項２】
差分信号フォーマットで前記電気情報信号（Ｅｉ、Ｅｏ）を伝えるための２つの信号リード線（１０３ａ；１０３ｂ）を備え、
前記第１及び第２部分（ＯＵＴ８、ＭＩＤ７、ＩＮ９）の各々における２つの信号リード線（１０３ａ；１０３ｂ）並びに２つの近接部分（ＯＵＴ８、ＭＩＤ７；ＭＩＤ７、ＩＮ９）間の各遷移領域における２つの近接部分（１０３ａ；１０３ｂ）間の前記距離（ｄ６、ｄ８、ｄ９）が、前記信号リード線（１０３ａ、１０３ｂ）間に存在する電気絶縁性材料（１０６）の前記誘電率に対して適合されることを特徴とする、請求項１に記載のセラミックフィードスルーインターコネクションアセンブリー（１０２、２０２）。
【請求項３】
素子カプセル（１００；２００）の１つの面（１０１ｄ、２０１ｄ）上に唯一延在するように構成されたことを特徴とする、請求項１または請求項２に記載のセラミックフィードスルーインターコネクションアセンブリー（１０２、２０２）。
【請求項４】
少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）は、少なくとも１つの前記第１部分（ＭＩＤ７）のストリップ線構造を表すことを特徴とする、請求項１から請求項３までのいずれか１項に記載のセラミックフィードスルーインターコネクションアセンブリー（１０２、２０２）。
【請求項５】
少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）は、少なくとも１つの前記第２部分（ＯＵＴ８、ＩＮ９）のマイクロストリップ構造を表す、請求項１から請求項４までのいずれか１項に記載のセラミックフィードスルーインターコネクションアセンブリー（１０２、２０２）。
【請求項６】
前記シールド（１０３ｃ、１０３ｄ、１０４、１０４ａ、１０４ｂ、１０４ｆ）は外部大地電位に取り付けるための少なくとも１つのリード線（１０３ｃ、１０３ｄ）に接続されることを特徴とする、請求項１から請求項５までのいずれか１項に記載のセラミックフィードスルーインターコネクションアセンブリー（１０２、２０２）。
【請求項７】
前記シールド（１０３ｃ、１０３ｄ、１０４、１０４ａ、１０４ｂ、１０４ｆ）は少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）を唯一包囲することを特徴とする、請求項１から請求項６までのいずれか１項に記載のセラミックフィードスルーインターコネクションアセンブリー（１０２、２０２）。
【請求項８】
少なくとも１つの前記第１部（ＭＩＤ７）の前記電気絶縁性材料（１０６）はセラミック材料を含み、そして、少なくとも１つの前記第２部分（ＯＵＴ８、ＩＮ９）の前記電気絶縁性材料（１０８、１０９）は非セラミック電気絶縁性材料（１０８、１０９）を含むことを特徴とする、請求項１から請求項７までのいずれか１項に記載のセラミックフィードスルーインターコネクションアセンブリー（１０２、２０２）。
【請求項９】
電気信号フォーマット（Ｅｊ、Ｅｏ）と光学信号フォーマット（λｏ、λｉ）との間で情報信号を変換するための光電カプセル（１００、２００）において、
請求項１から請求項８までのいずれか１項に記載の、少なくとも１つのセラミックフィードスルーインターコネクションアセンブリーを備えることを特徴とする光電カプセル（１００、２００）。
【請求項１０】
回路基板（８００）に向うそのフットプリントが前記カプセル（１００、２００）の最大側部（１０１ａ、１０１ｂ；２０１ａ、２０１ｂ）の領域より小さな領域を有するように、前記回路基板（８００）上に位置づけられるように構成されることを特徴とする、請求項９に記載の光電カプセル（１００、２００）。
【請求項１１】
回路基板（８００）を具備する光電送受信ユニットにおいて、
前記回路基板（８００）が請求項９または請求項１０に記載の少なくとも１つの光電カプセル（１００、２００）を含むことを特徴とする、光電送受信ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概ね、寸法と不要信号妨害に対する通信設備の最適化に関する。より詳細には、本発明は、請求項１に記載のセラミックフィードスルーインターコネクションアセンブリーに関する。本発明は、請求項９の前文に記載の光電カプセル、そして請求項１１の前文による光電トランシーバーにも関する。
【背景技術】
【０００２】
抵抗器、コンデンサー及び誘導子のような非常に単純な電子部品及び素子は、直に回路基板上に配置し得る。しかしながら、集積回路及び光電素子のようなより複雑なユニットは、大抵、封じ込められるか、あるいは、他の手段によって回路基板に取り付けられる前に保護パッケージ内に配置される。後者の場合には、１つ以上の導電体のフィードスルーは、カプセル内部のユニットと、カプセル外部の関連する回路と、の間の電気的接触を行なうために必要である。
【０００３】
比較的高周波又はビット伝送速度の情報信号を処理する場合、高周波情報信号と（おそらく高周波の）他の信号との間の意図しない妨害の危険性を減じるために何れか他の信号から最大限可能な程度までこれらの信号をシールドすることは一般的に望ましい。したがって、高周波通信装置を含むカプセルは、大抵の場合に電気的にシールドされる。従って、この種のカプセルのためのリード線フィードスルーも電気的にシールドしなければならない。さらにまた、信号反射（次には、例えば、歪みに帰着する）の危険性を減じるために、この信号が信号反射を起こさなければ受けるインピーダンスに一致する特性インピーダンスをフィードスルーは有するべきである。
【０００４】
従来技術文献は、高周波装置用パッケージを開示している（例えば、特許文献１参照）。この文献の金属ケーシングは写真検出器を包囲する。金属信号端子はガラスインシュレータを介してケーシングを通過する。さらにまた、各端子の両側にはケーシングの側壁に形成された一対の導電突起部が配置される。突起部は、信号が端子を介して運ぶための特性インピーダンスに一致するように意図された構成を有する。しかしながら、同じ端子が（ケーシングの外部上の）第１雰囲気、（ケーシング壁内の）第２ガラス、及び再び（ケーシング内部の）、例えば、空気である、第３ガスによって包囲される。インピーダンス整合はすべて最適になり得ない。これに反して、異なる周囲の材料の異なる誘電率は、必然的に、端子を介して送られた信号に対してインピーダンス不整合を引き起こし、したがって、信号反射を引き起こす。
【特許文献１】カナダ国特許第２，３０５，９５４号明細書
【０００５】
別の従来技術文献は、シールドされない高ビット伝送速度入力信号がパッケージの第１面を介して差分信号フォーマットで与えられる、多層セラミックレーザーパッケージを記載している（例えば、特許文献２参照）。種々のタイプの比較的低周波の信号を伝えるための１組の補助導電体は、パッケージの第２面を通じて送給される。最後に、光学出力信号は、パッケージの第３面に取り付けられた光ファイバー全体に亘って伝達される。この文献は、導体表面を構成する、金属化された領域の寸法のそれ自体は、高周波入力のインピーダンスが光学デバイスに一致し得るように適合されるべきであることも示唆している。
【特許文献２】米国特許第４，８７３，５６６号明細書
【０００６】
セラミックカプセル壁によって給電される、導電体をシールドする方法は、それ自体、また別の従来技術文献から周知である（例えば、特許文献３参照）。この文献は、高周波情報信号に関して慣用の同軸コネクタの性能をシミュレートする、多層セラミックパッケージを開示している。したがって、このセラミックカプセル壁によるこの信号の高品質伝達は可能になされる。
【特許文献３】米国特許第４，９２２，３２５号明細書
【０００７】
今日、可能な限り小さな寸法を有する通信ユニットの強力な市場要求が存在する。したがって、可能な限り物理的容積毎の処理された情報ビットの数を集中させ、したがって、機器の全体寸法を減じることは興味深い。同じ理由で、特別の通信ユニットサブユニットを含むカプセルも、互いに可能な限り近接して配置されるべきである。
【０００８】
通信ユニット中の回路基板領域を節約する１つの方法は、各カプセルの回路ボード上の占有面積を減じることである。これはカプセルの位置を決めることにより遂行することができる、各カプセルが、該各カプセルの最大の側より小さい回路基板上に突出部を具備するように、該各カプセルを位置づけることによって達成し得る。残念ながら、この方法は他の問題を引き起こしがちである。すなわち、回路基板に向う非最大側を具備するカプセルは、該カプセルと回路基板との間に直接的な物理インタフェースの幅を厳格に制限しない。従って、カプセルへの近接する電気的なリード線間の信号妨害の危険性に対する受容可能なリード線密度を維持するために、リード線は、回路基板に直接近接しないカプセルの領域に亘っても分配される必要があるだろう。しかしながら、これは、再び、カプセルと回路基板との間のリード線の全体的な延長断面によって、信号妨害の危険性を増加させるであろう。更に、こうしたカプセルの組立は比較的複雑になるだろう。例えば、上記別の従来技術文献（特許文献２）で提案されたパッケージデザインは、回路基板とパッケージの第１面との間の高周波数信号の伝達のための比較的長いリード線を要するか、あるいはカプセルの第２面と回路基板との間の低周波数信号を伝達するための対応する１組の比較的長いリード線を要する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、したがって、これらの課題を軽減し、かつ、したがって、電気情報信号の歪みを抑制し且つ回避する要求に妥協せずに物理容積ユニット毎に非常に高い処理能力を可能にする解決策を提供するフィードスルー構成を提供することである。
【００１０】
本発明の１つの態様によれば、前記課題は、電気情報信号を伝える少なくとも１つの信号リード線と、少なくとも１つの信号リード線に付加する少なくとも１つの補助リード線と、少なくとも１つの前記信号リード線を、少なくとも１つの補助リード線から電気的にシールドするシールドと、を含むセラミックフィードスルーインターコネクションアセンブリーによって達成される。シールドはこうした寸法を有し、かつ少なくとも１つの前記信号リード線からこうした距離に位置づけられる。また、少なくとも１つの前記信号リード線と前記シールドの間の前記距離は、電気情報信号が明確に定義されかつ実質的に一定のインピーダンスを受ける、少なくとも１つの前記信号リード線に隣接する、少なくとも１つの電気絶縁性材料の少なくとも１つの誘電率に対して前記シールドは適合される。
【００１１】
この構成の有利な効果は電気情報信号の反射をこの構成により最小限にし得ることである。したがって、情報信号の伝達で高効率を達成し得る。例えば、フィードスルーが、電気情報信号を（半導体レーザー又はフォトダイオードのような）光電要素を含むカプセルに伝える場合及び／又は該カプセルからの電気情報信号を伝えるために使用される場合、電気信号フォーマットと光信号フォーマットの間の変換プロセスも増加し得る。
【００１２】
通常、リード線に隣接する材料はセラミックを含む。しかしながら、それは、周囲の空気又はカプセル充填のような少なくとも１つの付加材料も含み得る。付加材料の誘電率に対する、リード線とシールドとの間の距離を適合させることによって、改善されたインピーダンス整合が電気情報信号のために成される。これは、次には、さらにまた、不要信号反射の危険性、及び電気情報信号の質の低下を減じる。
【００１３】
本発明のこの態様の好ましい実施形態によれば、フィードスルーは、差分信号フォーマットに関する電気情報信号を伝えるための２つの信号リード線を備える。２つの信号リード線間の距離は、本願明細書では、信号リード線間の、例えば、セラミックのような電気絶縁材料の誘電率に対して適合される。信号妨害及び他の外乱にも比較的鈍感なので、差分信号フォーマットは全体的に有利である。同時に、情報信号の比較的電力効率的な伝達を与える。
【００１４】
本発明のこの態様の好ましい実施形態によれば、アセンブリーは、もっぱら、構成要素カプセルの１面上に延在するように構成される。したがって、領域効率の良い態様でのカプセルの配置が可能になる。
【００１５】
本発明のこの態様の別の好ましい実施形態によれば、フィードスルーは、少なくとも１つの前記信号リード線が非セラミック絶縁材料に露出される少なくとも１つの断面を備える。好ましくは、少なくとも１つの前記信号リード線とシールドとの間の距離は、本願明細書では、非セラミック絶縁材料の誘電率に対しても適合される。こうした適合は電気情報信号のためのインピーダンス整合を改善する支援をするので、勿論、有利である。
【００１６】
本発明のこの態様のまた別の好ましい実施形態によれば、少なくとも１つの前記信号リード線は、前述の断面中のマイクロストリップ構造を示す。つまり、少なくとも１つの前記信号線の一側上にもっぱら地面層が存在する。通常、この種の断面は、提案されたフィードスルーの最も外側及び／又は最も内側の断面に存在す。マイクロストリップ構造は、フィードスルーが含まれるカプセル外部のそれぞれの内部に設置されたユニットへの適切な遷移を与える。
【００１７】
本発明のこの態様の更に好ましい実施形態によれば、フィードスルーは、少なくとも１つの信号リード線が代りに、ストリップライン構造を表す少なくとも１つの断面を備える。フィードスルーが上記に関するマイクロストリップ構断面の１つ以上を含む場合には、このストリップライン構造断面は、前者、すなわち、通常はカプセル壁に隣接する断面間に設置されることが好ましい。この断面は、通常、少なくとも１つの前記信号リード線と前記スクリーンとの間に非セラミック材料を何れも含まない。こうした材料は少なくとも１つの前記信号リード線に隣接しない。したがって、セラミックストリップライン構造は、電気情報信号のための適切なインピーダンス整合を遂行し得る。
【００１８】
本発明のこの態様の別の好ましい実施形態によれば、シールドはそのために専用の少なくとも１つのリード線によって外部大地電位に連結可能である。シールドのアースが大抵の適用に対して適切なシールドを保証するので、これは有利である。
【００１９】
本発明のこの態様の別の好ましい実施形態によれば、シールドはもっぱら少なくとも１つの前記信号リード線を包囲する、要するに、シールドの背後にリード線は存在しない。当然、これは、不要信号妨害の危険性を最小限にし、したがって、有利である。
【００２０】
本発明の別の態様によれば、本発明の目的は、少なくとも１つのフィードスルーインターコネクションアセンブリーを備えることを特徴とする、最初に説明した光電カプセルによって達成される。
【００２１】
本発明のこの態様の好ましい実施形態によれば、カプセルは、回路基板へのその占有面積すなわちフットプリントがカプセルの最大領域側より小さな領域を有するように、回路基板に位置づけられるように構成される。このようにカプセルを配置することにより遂行される重要な利点は、カプセルが回路基板上の比較的小さな領域を占有するということである。さらにまた、セラミックフィードスルーは妨害によって電気情報信号の質を劣化させずに、高リード線密度を可能にする。したがって、リード線は、回路基板へ比較的小さなインタフェース領域経由で供給し得る。
【００２２】
本発明の更に別の態様によれば、本発明の目的は、上記に提案した光電カプセルの少なくとも１つを含むことを特徴とする、最初に説明した光電送受信ユニットによって達成される。
【００２３】
要するに、本発明は、カプセルの外側のユニットで通信されつつある電気情報信号の何れに対しても信号妨害の危険性が比較的低いカプセルフィードスルー解決策を提供する。同時に、利用可能な回路基板領域は、非常に効率良く利用し得る。本発明は、かくして、光学送受信器が情報伝達のために利用される全ての通信システムに競争力を与える。
【００２４】
本発明を、例示的に記載した好ましい実施形態、及び添付の図面を参照してより詳しく説明する。
【発明を実施するための最良の形態】
【００２５】
図１は、本発明の実施形態によるセラミックフィードスルーインターコネクションアセンブリー１０２に関する分解図を示す。アセンブリー１０２は、セラミック又は金属のような導電材料の何れかで作リ得る１つのブロック１０７ａと、その縦面が、電気信号リード線を表すか又は電気シールド機能を遂行するかの何れかである金属化された領域１０３、１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ、１０４ａ、１０４ｂ及び１０４ｆを含む、３つのセラミックブロック１０７ｂ、１０７ｃ及び１０７ｄとを含む。セラミックブロック１０７ｂ、１０７ｃ及び１０７ｄを貫通する鉛直導電ビア１０４ｃ、１０４ｄ及び１０４ｅは、セラミックブロック１０７ｂ、１０７ｃ及び１０７ｄの反対側に位置する金属化された領域１０３、１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ、１０４ａ、１０４ｂ及び１０４ｆを接続する。
【００２６】
ブロック１０７ｃ及び１０７ｄの深さに関するブロック１０７ａ及び１０７ｂの深さは、ブロック１０７ｃ及び１０７ｄの側部がブロック１０７ａ及び１０７ｂの鉛直側からアセンブリー１０２の外部に（すなわち、組み込まれるカプセルから外側に面するアセンブリーの側に）第１距離Ｖ１だけ突出し、及び対応してアセンブリー１０２の内部に（すなわち、組み込まれるカプセルの内側に面するアセンブリーの側に）第２距離Ｖ２だけ突出する。
【００２７】
差異のあるフォーマットで電気情報信号を伝えるための信号リード線１０３ａ及び１０３ｂは、第１セラミックブロック１０７ｃの上部面に形成される。これらの信号リード線１０３ａ、１０３ｂは、信号リード線１０３ａ、１０３の周りに電気シールドの一部を形成する、１対のリード線１０３ｃ及び１０３ｄのそれぞれが付随する。さらに、リード線１０３ｃ、１０３ｄの外側のブロック１０７ｃの上部面は、制御コマンド又は測定データのような比較的低周波の信号を伝えるために１組みの補助リード線１０３を含む。しかしながら、補助リード線１０３のうちの１つの外郭だけが図面に明瞭に示されている。少なくとも２つの導電ビア１０４ｄ（あるいは等価なコネクタ）は、第１ブロック１０７ｃより下の第２セラミックブロック１０７ｄ上の金属化された領域１０４ｂにリード線１０３ｃ及び１０３ｄを電気的に接続する。
【００２８】
金属化された領域１０４ｂは第２ブロック１０７ｄの上部面の比較的大きな断面を覆う。領域１０４ｂは大地電位に電気的に接続されるようにさらに構成される。領域１０４ｂは、このように、第１ブロック１０７ｃのリード線１０３、１０３ａ及び１０３ｂに対するグラウンド層を構成する。１つ以上の導電ビア１０４ｅ（あるいは等価なコネクタ）は、金属化された領域１０４ｂを別の金属化された領域１０４ｆに電気的に接続する。これは、第２ブロック１０７ｄの全下部面を覆うことが好ましい。従って、領域１０４ｆは同様にグラウンド層を構成する。領域１０４ｂの刻み付け１０４ｂ′は、第２ブロック１０７ｄの上部グラウンド層に開口を形成する。刻み付け１０４ｂ′は信号リード線１０３ａ及び１０３ｂより下に位置づけられる。領域１０４ｆが、これらのリード線１０３ａ、１０３ｂに、刻み付け１０４ｂ′内部の領域１０４ｂとの間の距離より大きな距離で最も近接するグラウンド層を代わりに表す。アセンブリーの最も外側の断面に隣接する、刻み付け１０４ｂ′は、アセンブリーのセラミックと周囲の空気との間の誘電率の差に対する適合を遂行する支援をし、その結果、電気情報信号は明瞭に画定され且つ実質的に一定なインピーダンスを有する。
【００２９】
しかしながら、シールドリード線１０３ｃ及び１０３ｄより下には、金属化された領域１０４ｂが第２ブロック１０７ｄの端縁まで延在する。これは、すなわち、シールド効果を向上させる。
【００３０】
第１ブロック１０７ｃより上の第３セラミックブロック１０７ｂは、それぞれ、第１及び第２ブロック１０７ｃ及び１０７ｄより僅かに狭い。これにより、第１ブロック１０７ｃの最も外側の断面の上面は、アセンブリー１０２外部（すなわち、通常は周囲の空気）に露出する。第３ブロック１０７ｂの上面は、全表面を好ましくは覆う、金属化された領域１０４ａを含む。少なくとも２つの導電ビア１０４ｃ（あるいは等価なコネクタ）は金属化された領域１０４ａをシールドリード線１０３ｃ及び１０３ｄに電気的に接続する。その結果、領域１０４ａは依然として信号リード線１０３ａ及び１０３ｂに対するシールドの一部になる。
【００３１】
最後に、第４ブロック１０７ａは第３セラミックブロック１０７ｂより上に位置づけられる。本発明の好ましい実施形態によれば、第４ブロック１０７ａは、アセンブリー１０２が組み込まれるカプセル壁１１０に第３ブロック１０７ｂ上の金属化された領域１０４ａを電気的に接続する。第４ブロック１０７ａは、こうして、金属で作り得る。しかしながら、第４ブロック１０７ａはセラミックで均一にうまく充填し得るものであり、カプセル壁１１０に対する導電面を含み、かつ少なくとも１つの導電ビアを含む。このビアは金属化された領域１０４ａを導電面に電気的に接続する。あるいは、第４ブロック１０７ａは、金属化された領域１０４ａと、カプセル壁１１０との間の電気的絶縁を与え得る。この場合、ブロック１０７ａは、セラミックのような非導電材料から構成するのが好ましい。
【００３２】
図１に概説したように、信号リード線１０３ａ及び１０３ｂの幅は、第１セラミックブロック１０７ｃの上面に亘って変わる。例えば、リード線１０３ａ；１０３ｂに隣接する絶縁材料の誘電率はアセンブリー全体に亘って変わるが、この信号が明確に定義されて実質的に一定のインピーダンスを受けるように、これは、電気情報信号の伝送径路の電気特性を適合させる。
【００３３】
アセンブリーの物理的な寸法と、誘電率及び特性インピーダンスとの間の関係に関して、以下の経験則が当てはまる。電気信号リード線間並びに信号リード線と周囲のシールドとの間の容積における（既知の誘電率を有する）所予の絶縁材料については、特定電気情報信号のための或る特性インピーダンスを維持するために、信号リード線間の減少した距離は、信号リード線とシールドとの間の増加した距離を必要とする。したがって、信号リード線とシールドとの間の距離が増加可能にすることによって、特性インピーダンスを弱めることなくより高リード線密度を許容し得る。当然、リード線間及び／又はリード線とシールドとの間の絶縁材料及び誘電率の如何なる変化も、所望の特性インピーダンスを達成するために適切な補償も要求する。
【００３４】
図２は、図１に示すフィードスルーインターコネクションアセンブリ１０２の(電気リード線に直角な)断面を示す。図２は、上記した図１を参照して検討した、主として、シールド１０３ｃ、１０３ｄ、１０４、１０４ａ、１０４ｂ、１０４ｃ、１０４ｄを示す。
【００３５】
カプセル壁１１０に取り付けられるアセンブリー１０２は、３つの主要断面ＯＵＴ８、ＭＩＤ７及びＩＮ９を含む。第１断面ＯＵＴ８は、アセンブリー１０２を通じて送給されるリード線の何れも周囲の空気のような非セラミック絶縁材料１０８に晒される、アセンブリー１０２の最も外側の断面を表す。第２断面ＩＮ９は、アセンブリー１０２を通じて送給されるリード線がカプセル壁１１０内部の非セラミック絶縁材料１０９（例えば、ガス）に晒される、アセンブリー１０２の最も内側の断面を表す。第３且つ中央部ＭＩＤ７はアセンブリー１０２をカプセル壁１１０に取り付ける。この断面では、アセンブリー１０２のリード線は、セラミック絶縁材料１０６にもっぱら露出される。
【００３６】
第１断面ＯＵＴ８の第２セラミックブロック１０７ｄの上部表面上の信号リード線(図２には示さず)は、マイクロストリップ構造を表し、すなわち、信号リード線（図６参照）の一方側に接地平面がある。金属化された領域１０４ｂの刻み付け１０４ｂ′により、この金属化された領域１０４ｆは、この接地平面を構成する。
【００３７】
しかしながら、第３断面ＭＩＤ７では、信号リード線はストリップライン構造を表す、すなわち、信号リード線の両側に接地平面がある。この金属化された領域１０４ａは、本願明細書では、上部接地平面を構成する（図６参照）。ここで、金属化された領域１０４は下部接地平面を構成する。
【００３８】
第２断面ＩＮ９では、信号リード線はマイクロストリップ構造を表わす。ここで、カプセル内部の電磁気特性に対するアセンブリー１０２の電磁気特性に依存して、領域１０４ｂ又は領域１０４ｆの何れかが接地平面を構成する。しかしながら、図２は、領域１０４ｂがマイクロストリップ構造（すなわち、領域１０４ｂに刻み付けがない)に含まれる構成を示す。
【００３９】
更に、３つの断面ＯＵＴ８、ＭＩＤ７及びＩＮ９全てにおいて、信号リード線は、共平面シールドリード線１０３ｃ及び１０３ｄによって達成される、すなわち、シールドリード線１０３ｃ；１０３ｄが第２セラミックブロック１０７ｄの上面の信号リード線を具備するレベルに位置する。グラウンド層１０４ａ及びシールドリード線１０３ｃ；１０３ｄは、少なくとも２つの導電ビア１０４ｃによって互いに電気的に接続される。シールドリード線１０３ｃ；１０３ｄはさらに電気的に少なくとも２つの導電ビア１０４ｄを介してグラウンド層１０４ｂに接続される。また、グラウンド層１０４ｂは、少なくとも１つの導電ビア１０４eを通じてグラウンド層１０４ｆに接続される。グラウンド層１０４ａ、１０４ｂ及び１０４ｆの間の容積、並びにシールドリード線１０３ｃ；１０３ｄと信号リード線との間の容積は、既知であり明確に定義された誘電率を有するセラミック材料１０６で充填される。
【００４０】
しかしながら、図３は、図２に示すセラミックフィードスルーインターコネクションアセンブリー１０２の中央断面ＭＩＤ７の断面図を示す。図３はアセンブリー１０２の電気リード線１０３ａ〜１０３ｄと平行な視図を表す。アセンブリー１０２は、差動フォーマットで電気情報信号を受信又は送信するための２つの信号リード線１０３ａ及び１０３ｂを含む。例えば、制御コマンド又は測定データの形態で、カプセル１００への及び該カプセル１００からの他の信号の送信に使用し得る、多数の補助リード線１０３をアセンブリー１０２は含む。さらにまた、アセンブリー１０２での２つのリード線１０３ｃ及び１０３ｄは、外部大地電位を取り付けるように構成される。これらのリード線１０３ｃ；１０３ｄは各々導体棒（あるいは等価なコネクタ）１０４ｃ；１０４ｄに更に接続される。導体棒１０４ｃ；１０４ｄは、順番に、信号リード線１０３ａ；１０３ｂより上及び下のそれぞれの金属平面１０４ａ及び１０４ｂに電気的に接続される。従って、金属平面１０４ａ；１０４ｂ、導体棒１０４ｃ；１０４ｄ及びグラウンドリード線１０３ｃ；１０３ｄは共に信号リード線１０３ａ；１０３ｂの周りのシールドを構成する。外部大地リード線１０３ｃ；１０３ｄが大地電位に取り付けられると仮定すると、シールドはまた大地電位に到達する。
【００４１】
好ましくは、シールド１０３ｃ、１０３ｄ、１０４ａ、１０４ｂ、１０４ｃ及び１０４ｄは、専ら信号リード線１０３ａ；１０３ｂを包囲する。換言すれば、信号リード線１０３ａ及び１０３ｂ以外の信号リード線はシールド背後に存在しない。シールド１０３ｃ、１０３ｄ、１０４、１０４ａ、１０４ｂは、これにより、信号リード線１０３ａ及び１０３ｂを補助リード線１０３から電気的にシールドする。電気的に非導電性であり、かつ既知で正確に定義された誘電率を有するセラミック１０６は、リード線１０３、１０３ａ、１０３ｂと、アセンブリー１０２の中央断面ＭＩＤ７のシールド１０３ｃ、１０３ｄ、１０４ａ、１０４ｂ、１０４ｃ及び１０４ｄとの間の全空間を充填する。しかしながら、最も外側の断面（図２のＯＵＴ８を参照）では、１つ以上の非セラミック材料がリード線１０３、１０３ａ、１０３ｂ及び／又はシールド１０３ｃ、１０３ｄ、１０４ａ、１０４ｂ、１０４ｃに隣接し得るこれは、図４ａを参照して以下に更に検討する。
【００４２】
図４ａは、図３に図示されたセラミックフィードスルーインターコネクションアセンブリー１０２の中央部ＭＩＤ７断面の断面的かつ拡大したイメージを示す。アセンブリー１０２全体を通じて可能な限り一定な電気情報信号のための、例えば、５０Ωのような明確に定義され且つ実質的に一定のインピーダンスを達成するために、シールド１０３ｃ、１０３ｄ、１０４ａ〜１０４ｃの物理的形状構成は、アセンブリー１０２の異なる断面ＩＮ９、ＭＩＤ７及びＯＵＴ８の誘電率の変動に適合される。
【００４３】
基本的に単一の伝達管路の特性インピーダンスＺ０は以下の式に等しい。
【００４４】
【数１】
2005513792.tif 000003
【００４５】
ここで、Ｌは単位長さあたりのインダクタンスであり、Ｃは単位長さあたりの容量である。しかしながら、接地ポテンシャルに接近する差分伝達管路の特性インピーダンスＺ０を全体表現に関して記述することは相対的に複雑である。図５に概略的に示す単一終端ストリップラインの特性インピーダンスＺ０を記述する基本表現は以下のようである。
【００４６】
【数２】
2005513792.tif 000004
【００４７】
ここで、Ｗは信号導電体Ｓの幅を示し、ｔは導電体Ｓの厚さを示し、ｂはグラウンド層Ｇ１及びＧ２間の距離を示す。また、εｒは、信号導電体Ｓとグラウンド層Ｇ１及びＧ２との間の電気絶縁材料の誘電率を示す。
【００４８】
【数３】
2005513792.tif 000005
【００４９】
従って、インピーダンス値が比率Ｗ／ｂに主として依存する時、特にコンダクタ厚さｔが接地平面Ｇ１及びＧ２(すなわち、ｔ＜＜ｂ)間の距離ｂより著しく小さい場合、単一終端ストリップラインの特性インピーダンスＺ０は計量可能である。
【００５０】
従って、上記表現は、提案されたセラミックフィードスルーインターコネクションアセンブリ１０２の断面ＭＩＤ７の特性インピーダンス用の根本的な関係について記述する。しかしながら、断面ＩＮ９及びＯＵＴ８の状況により、実際の特性インピーダンスを反映する表現はかなり複雑である。
【００５１】
図６に概略示す単一終端マイクロストリップの対応する基礎的な表現式は以下のとおりである。
【００５２】
【数４】
2005513792.tif 000006
【００５３】
ここで、η０＝１２０π、Ｗは信号コンダクタＳの幅を示し、ｔはコンダクタＳの厚さを示し、ｂはコンダクタＳと接地平面Ｇ及びＥ間の距離を示し、εｒは、信号コンダクタSと接地平面Ｇ間の電気絶縁材料用誘電率を示す。
【００５４】
【数５】
2005513792.tif 000007
【００５５】
従って、インピーダンス値が比率Ｗ/ｂに主として依存する時、特にコンダクタＳの厚さｔがコンダクタＳと接地平面Ｇ(すなわちｔ＜＜ｈ)間の距離ｈより著しく小さい場合、単一終端ストリップラインの特性インピーダンスＺ０は計量可能である。
【００５６】
特性インピーダンスを計算するための理論的な表現に関係するその他の詳細は、Ｂａｈｌ−Ｂｈａｒｔｉａ著「マイクロ波固体物理回路デザイン」で見出すことができる、ジョンワイリー＆サンズ１９９８、ＩＳＢＮ  ０−４７１−８３１８９−１。
【００５７】
本発明によれば、フィードスルインターコネクションアセンブリー１０２は、導電体がストリップライン、あるいはマイクロストリップ構造の何れかを有する、少なくとも２つの異なる断面を含む。当然、アセンブリー１０２は、これらのタイプの構造間の少なくとも１つの遷移領域も含む。したがって、アセンブリー１０２の特性インピーダンスＺｏを説明する一般的な表現形式は、上記の方程式よりかなり複雑である。従って、電気情報信号が明確に定義されて実質的に一定のインピーダンスを内部に受けるように、マイクロ波シミューレータソフトウェアはアセンブリー１０２の特定の手段及び寸法を計算するために使用されることが好ましい。
【００５８】
特に、これは、電気リード線１０３ａ；１０３ｂ間の距離ｄ３と、それぞれの１０３ｂおよびより低い金属平面１０４ｂ、電気リード線１０３ａ；１０３ｂと上部金属平面１０４ａとの間のそれぞれの距離ｄ４がセラミック１０６の電気特性に対して最適化されることを意味する。選択された距離ｄ３及びｄ４は、それぞれ、金属平面１０４ａ及び１０４ｄ間の距離ｄ２に帰着する。導電ビア１０４ｃ及び１０４ｄ間の総距離ｄ１は実際に適切な値に選択されるのみである。
【００５９】
図１及び図２に関して上に検討したように、下部金属平面１０４ｂは、アセンブリー１０２の電気リード線１０３ａ；１０３ｂの最も外側の断面より下に、刻み付け１０４ｂ′を含む。この刻み付け１０４ｂ′の深さは、図２の断面ＯＵＴ８の長さに基本的に対応する。ここで、電気リード線１０３ａ；１０３ｂはマイクロストリップ構造を表す。刻み付け１０４ｂ′の影響は、電気リード線１０３ａ；１０３ｂと、最も接近しているグラウンド層との間の距離は距離ｄ３とは異なるようになる。代わりに、この距離ｄ１２はより大きな値と等しい。それは非セラミック材料（大抵の場合は周囲の空気）が電気リード線１０３ａ及び１０３ｂに隣接するところで、アセンブリー１０２の断面ＯＵＴ８の電気情報信号のために所望のインピーダンス（例えば５０Ω）を提供するために選択される。
【００６０】
図４ｂは図４ａに示すイメージに対応する平面図を示す。図４ｂは、かくして、電気リード線１０３ａ；１０３ｂの幅、アセンブリー１０２の異なる断面で電気特性の変動を補償するために、リード線１０３ａ；１０３ｂ間の距離、及びリード線１０３ａ；１０３ｂと、シールド１０３ｃ；１０３ｄとの間の距離の横適合を示す。
【００６１】
最も内側の断面ＩＮ９（図２も参照）には、電気リード線１０３ａ；１０３ｂの各々が幅ｄ５を有する。リード線１０３ａと１０３ｂとの間の距離はここではｄ６である。寸法ｄ５及び距離ｄ６は、アセンブリー１０２及び組アセンブリー１０２をそれ自体含むカプセル内部のインタフェース領域での電磁気条件に対して最適な値に選択される。
【００６２】
中間断面ＭＩＤ７では、電気リード線１０３ａ；１０３ｂは、ｄ７（ここで、ｄ７＜ｄ５）であり、かつリード線１０３ａ及び１０３ｂの間の距離はｄ８（ここで、ｄ８＞ｄ６）である。寸法ｄ７及び距離ｄ８は、アセンブリー１０２の中間断面ＭＩＤ７の電磁気状況に対して最適な値に選択される。
【００６３】
最終的に、最も外側の断面ＯＵＴ８では、電気リード線１０３ａ；１０３ｂの幅はｄ１１（ここで、ｄ７＜ｄ５＜ｄ１１）であり、リード線１０３ａ及び１０３ｂ間の距離はｄ９（ここで、ｄ９＜ｄ６＜ｄ８）である。寸法幅ｄ１１及び距離ｄ９は、アセンブリー１０２及びアセンブリー１０２をそれ自体含むカプセルの外部間のインタフェース領域での電磁気条件に対して最適な値に選択される。
【００６４】
図４ｂに示す本発明の実施形態では、リード線１０３ａ；１０３ｂとシールド１０３ｃ；１０３ｄとの間の距離ｄ１０はアセンブリー１０２の全体に亘って実質的に一定である。
【００６５】
しかしながら、最適なインピーダンス整合を遂行するために必要な場合、距離ｄ１０はアセンブリー１０２のＩＮ９、ＭＩＤ７及びＯＵＴ８間で均一に上手く変動し得る。その結果、距離ｄ１０は、断面ＩＮ９の値ｄ１４及び断面ＯＵＴ８の値ｄ１４に到達する。各々幅ｄを有する、シールドリード線１０３ｃ及び１０３ｄは、断面ＯＵＴ８内にある。必要に応じて、この幅ｄ１５はアセンブリー１０２の全体に亘っても変動し得る。
【００６６】
本発明の好ましい実施形態によって、図４ａ及び図４ｂに示す距離ｄ１―ｄ１５間の関係は以下のようである。
ｄ１＝４Ｘ；
ｄ２＝２Ｘ；
ｄ３＝１Ｘ；
ｄ４＝１Ｘ；
ｄ５＝０，４−０，５Ｘ；
ｄ６＝０，４−０，６Ｘ；
ｄ７＝０，３Ｘ；
ｄ８＝１Ｘ；
ｄ９＝０，４−０，６Ｘ；
ｄ１０＝０，４Ｘ；
ｄ１１＝１，２Ｘ；
ｄ１２＝２Ｘ；
ｄ１３＝０，４−０，５Ｘ；
ｄ１４＝０，４−０，６Ｘ；及び
ｄ１５＝１，２−１，４Ｘ。
【００６７】
図７は、本発明の別の実施形態によるフィードスルーインターコネクションアセンブリー１０２の断面図を示す。本願発明のアセンブリー１０２は単に２つの異なる断面ＩＮ９及びＯＵＴ８をそれぞれ含む。この実施形態と、図１〜図４ｂに関して上に説明した実施形態との間の最も重要な差異は、このアセンブリー１０２が、回路基板上に直接、すなわち、接合ワイヤー、中間導電体等を何れも要さずに回路基板上に直接装着するように構成されることである。アセンブリー１０２と回路基板とのこうした関係を遂行するために、各リードは、ハンダボール７０１をリードの端縁上に配置可能にする厚さを有し、その結果、アセンブリー１０２はハンダボールによって回路基板上にハンダ付けし得る。一旦、アセンブリー１０２がこのように取り付けられたならば、アセンブリー１０２のリード線はアセンブリー１０２に含まれる材料（通常はセラミック材料である）以外の何れの電気絶縁材料にも隣接しない。したがって、回路基板に面するように構成される断面ＯＵＴ７８の側部に向けて、シールドの寸法と、シールドと少なくとも１つの信号リード線との間の距離はこの電気絶縁材料の誘電率に対して単に適合される必要がある。
【００６８】
しかしながら、第２断面ＩＮ９と、第１断面ＯＵＴ７８と第２断面ＩＮ９との間の遷移領域とでは、インピーダンスを、明確に定義されて実質的に一定である電気情報信号によって受けるインピーダンスとするために、図１〜図４ｂに関して上に説明したものに対応する適合を成す必要がある。
【００６９】
慣用的には、光電送信器の（レーザー及び光検出器のような）光電ユニットは、それらが装着される回路基板それらの大きな側部を平行にした状態で配向された。最大限可能なインタフェース領域は、これにより、回路基板の下、上又は下及び上の両方の何れかに配置される、少なくとも１つのヒートシンクに向けて達成される。しかしながら、この構成は、個々の光電ユニットの比較的大きな設置面積に帰着する。それは、他のユニットによって使用し得た価値のある回路基板領域を次には消費する。したがって、本発明は、複数の光電ユニットが回路基板に向かう極めて小さな領域を有する面を示すように、代替的に配置されることを提案する。
【００７０】
レーザーユニットを含むカプセル１００が、その比較的小さな領域側部１０１ｄの１つ上に立つように構成される場合、図８はこの方法の第１実施形態を示す。レーザーカプセル１００は２つの比較的大きな領域側部１０１ａ；１０１ｂと、４つの比較的小さい領域側部１０１ｃ、１０１ｄ、１０１ｅ及び１０１ｆと、を具備する矩形平行六面体の全体形状を有するものとみなされる。後者は全てが実質的に同じ寸法を有するか、あるいは図８に示されるように、２つの幾分大きな側部１０１ｃ；１０１ｄ及び２つの幾分小さな側部１０１ｅ；１０１ｆを含む。比較的大きな領域側部１０１ａ；１０１ｂと、比較的小さな領域側部１０１ｃ〜１０１ｆとの間の正確な関係は提案された方法に対して臨界的ではないが、比較的大きな領域側部１０１ａ；１０１ｂは、比較的小さな領域側部１０１ｃ〜１０１ｆの中で最大のものより少なくとも５０％より大きな領域を有するべきであることが好ましい。比較的大きな領域側部１０１ａ；１０１ｂが回路基板に対して実質的に直角に配向されるようにカプセル１００が装着されるように構成されると、組立の観点からはさらにまた有利である。カプセル００の基部側部１０１ｄに上述の図１〜図４ｂに関して説明したようなアセンブリー１０２は、入って来る電気信号Ｅｊがレーザーユニットに受信される２つの電気リード線１０３ａ及び１０３ｂを含む。
【００７１】
当然、カプセルは矩形平行六面体の形状と異なる何れかの形状をも有し得ることが好ましい。例えば、カプセルの側部の１つ以上は、互いに対して多かれ少なかれ傾斜し得る。その結果、これらの側部は互いに対して全てが平行な対であるか、あるいは少なくとも２つの対辺が互いに対して平行でなくなる。従って、カプセルは傾けられた平行六面体又は切頭ピラミッドとして説明し得る。さらにまた、図８にも見ることができるように、カプセルの１００の端縁及び／又は隅部の１つ以上は丸くし得る。とにかく、カプセルは、回路基板に位置づけられるように構成され、その結果、その回路基板に向うフットプリントはカプセルの最大側部の領域より小さな領域を有する。カプセルが矩形平行六面体の全体的な形状を有する場合、カプセルの比較的大きな領域側部が回路基板の構成要素側に実質的に直角に配向され、カプセルがその最小の側部の１つ上に立つとしたら、回路基板へのフットプリントは最小になる。
【００７２】
カプセル１００内部のレーザーユニットは、電気信号Ｅｉと同じ情報を示す電気信号Ｅｉに応じて出て行く光信号λ０を発する。光学信号λＯは、例えば、ＬＣタイプ（光る）、ＳＣタイプ（加入者コネクタ）又はＭＵタイプ（ＮＴＴ）のような光コネクタ１０５によって光ファイバー（図示せず）に供給される。ここで、光コネクタ１０５は、比較的小さな領域側部１０１ｅの１つに取り付けられる。しかしながら、技術的に、それは、比較的大きな領域側部１０１ａ又は１０１ｂの１つに等しく上手く取付得る。
【００７３】
図９は、本発明の実施形態による光電ユニットを含むカプセル２００の第２実施形態を示す。図１に示すカプセル１００と類似して、光検出カプセル２００は、２つの比較的大きな領域側部２０１ａ；２０１ｂと、４つの比較的小さい領域側部２０１ｃ、２０１ｄ、２０１ｅ及び２０１ｆとを具備する矩形形状平行六面体の全体形状を有するものとみなされる。光検出カプセル２００は、回路基板上のその比較的小さい領域側部２０１ｄの１つ上に立つように構成される。図９から明らかなように、比較的小さい領域側部２０１ｃ〜２０１ｆは全てほぼ同じ寸法を有する。しかしながら、比較的小さい領域側部２０１ｃ〜２０１ｆは対を成して実質的に異なる寸法、すなわち、２つの幾分大きな側部と、２つの幾分小さな側部とを有することが好都合ある。再び、比較的大きな領域側部２０１ａ；２０１ｂと比較的小さい領域側部２０１ｃ〜２０１ｆとの間の正確な関係、あるいはカプセルの幾何形状の何れも提案された方法に対して臨界的ではない。
【００７４】
本発明の好ましい実施例によれば、カプセル２００は、カプセル２００の比較的大きな領域側部２０１の1つ上の光学コネクタ２０５によって、例えば、光ファイバー(図示せず)から入って来る光学信号λiを受信する。光学コネクタ２０５は、例えば、ＬＣタイプ(光る)、ＳＣタイプ(加入者コネクタ)、あるいはＭＵタイプ(NTT)である。カプセル２００内の光検出ユニットは、光学信号λ0を光学信号λ0と同じ情報を表す対応する電気信号E0に変換する。カプセル２００の基部側部２０１ｄの中のセラミックフィードスルー２０２は、２つの電気リード線２０３ａ及び２０３ｂを含み、これらを介して電気信号E0が更なる処理用の他の回路素子に伝えられる。
【００７５】
図１０は、本発明の実施形態によるレーザーカプセル１００に関する分解図を示す。ここで、レーザーユニット７１０の形態をしている光学電装品は、シリコン担持体７２０上に配置される。担持体７２０は、次に、カプセル１００の側部１０１ａの内部に位置づけられる冷却要素７３０上に取り付けられる。１組の信号リード線は、カプセル１００の基部側１０１ｄのフィードスルインターコネクションアセンブリー１０２によってレーザーユニット７１０及びシリコン担持体７２０の制御回路に供給される。蓋の形態をしているカプセル側部１０１ｂはユニットアセンブリーの後にカプセル１００を内部に密封するために使用される。
【００７６】
図１１は本発明の実施形態によって回路基板８００を示す。この回路基板はレーザーカプセル１００及び図８〜図１０を参照して上記に説明したような光検波カプセル２００を備える。両方のカプセル１００及び２００は、本願では回路基板８００に位置づけられる、その結果、それらの比較的大きな領域側部１０１ａ、１０１ｂ及び２０１ａ、２０１ｂのそれぞれは回路基板８００の部品側部に実質的に直角に配向される。勿論、これは比較的小さな総設置面積に帰着する。回路基板８００の与えられた幅Ｄに対して、比較的大きな正面の空間ｄ１は、例えば、送信状態を示すディスプレイ（図示せず）のような光ファイバーを接続する以外の目的にも有用になる。さらにまた、光学コネクタ１０５及び２０５の間の距離ｄはこれにより比較的短く成し得る。
【００７７】
絶対に必要だとは限らないが、カプセル１００及び２００の各々が多くの別個のカプセル側部を備えることは好ましい。当然、カプセルが矩形の平行六面体の一般的な形状を有する場合、こうした側部の数は６である。干渉を減少させるために、そしてカプセルの組立を促進するために、排他的に一面（図８の１０１ｄ及び図９の２０１ｄのそれぞれ）がセラミックインターコネクションフィードスルーアセンブリー（図８の１０２及び図９の２０２のそれぞれ）を含む場合、それも好ましい。すなわち、この構成がカプセル１００；２００と、カプセル１００；２００が回路基板８００上に意図されたように位置づけられる場合の回路基板８００との間のリード線距離を最小化することが期待される。
【００７８】
同じ理由で、カプセル１００が回路基板８００上に位置づけられる場合、アセンブリー１０２を含む側部１０１ｄが回路基板８００に実質的に平行、かつ該回路基板に比較的近接して配向されるように構成される場合もまた好ましい。しかしながら、技術的には、別様に、側部１０１ａ又は１０１  ｂの１つの最も低い断面のアセンブリー１０２を配置することは実現可能であり、これは、回路基板８００に対して実質的に直角に位置づけるように構成される。
【００７９】
この明細書で使用される”備える／備えている”という用語は、記載された特徴、一体物、段階又は要素の存在を特定するために考慮される。しかしながら、この用語は、１つ以上の更なる特徴、一体物、段階又は要素、あるいはその群の存在又は追加を妨げない。
【００８０】
本発明は図面中の説明された実施形態に限定されないが、特許請求の範囲内で自由に変え得る。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施形態によるセラミックフィードスルーインターコネクションアセンブリー分解線図である。
【図２】図１に示すアセンブリーの第１断面図である。
【図３】本発明の実施形態によるセラミックフィードスルーインターコネクションアセンブリーの第２断面図である。
【図４ａ】図３に図示した断面図を断面的に拡大したイメージを示す図である。
【図４ｂ】図４ａに示すイメージに対応する平面図である。
【図５】ストリップライン導電体の構造を示す概略図である。
【図６】マイクロストリップ導電体の構造を示す概略図である。
【図７】本発明の実施形態による別のアセンブリーの断面図である。
【図８】本発明の実施形態によるレーザーユニットを含むカプセルを示す図である。
【図９】本発明の実施形態による光検波ユニットを含むカプセルを示す図である。
【図１０】本発明の実施形態によるレーザーカプセルに関する分解線図である。
【図１１】図８−図１０に示すカプセルが装着される本発明の実施形態による回路基板を示す図である。
【符号の説明】
【００８２】
１００、２００  光電カプセル
１０１ａ、１０１ｂ  領域側部
１０１ｃ、１０１ｄ、１０１ｅ、１０１ｆ  領域側部
１０２、２０２  セラミックフィードスルーインターコネクションアセンブリー
１０３  補助リード線
１０３ａ、１０３ｂ；２０３ａ、２０３ｂ  信号リード線
１０３ｃ、１０３ｄ、１０４、１０４ａ、１０４ｂ、１０４ｆ  シールド
１０４ｂ′  刻み付け
１０４ｃ、１０４ｄ、１０４ｅ  鉛直導電ビア
１０４ｆ  領域
１０５、２０５  光コネクタ
１０６、１０８、１０９  電気絶縁性材料
１０７ａ  ブロック
１０７ｂ、１０７ｃ、１０７ｄ  セラミックブロック
１１０  カプセル壁
２０１ａ；２０１ｂ  領域側部
２０１ｃ、２０１ｄ、２０１ｅ、２０１ｆ  領域側部
２０３ａ、２０３ｂ  領域側部
７０１  ハンダボール
７１０  レーザーユニット
７２０  シリコン担持体
７３０  冷却要素
８００  回路基板
【図１】
2005513792.tif 000008
【図２】
2005513792.tif 000009
【図３】
2005513792.tif 000010
【図４ａ】
2005513792.tif 000011
【図４ｂ】
2005513792.tif 000012
【図５】
2005513792.tif 000013
【図６】
2005513792.tif 000014
【図７】
2005513792.tif 000015
【図８】
2005513792.tif 000016
【図９】
2005513792.tif 000017
【図１０】
2005513792.tif 000018
【図１１】
2005513792.tif 000019
【手続補正書】
【提出日】平成15年11月21日(2003.11.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気信号フォーマット（Ｅｊ、Ｅｏ）と光学信号フォーマット（λｏ、λｉ）との間で情報信号を変換するための光電子カプセル（１００、２００）において、
少なくとも１つのフィードスルーインターコネクションアセンブリーを備え、
前記フィードスルーインターコネクションアセンブリーは、
電気情報信号（Ｅｉ、Ｅｏ）を伝えるための少なくとも１つの信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）と、
少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）に付加される少なくとも１つの補助リード線（１０３）と、
少なくとも２つの異なる部分（ＯＵＴ８、ＭＩＤ７、ＩＮ９）であって、少なくとも１つの第１部分（ＭＩＤ７）では、少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）が第１誘電率を有する電気絶縁性材料（１０６）に唯一露出しており、そして、少なくとも１つの第２部分（ＯＵＴ８、ＩＮ９）では、少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）が第２誘電率を有す
る電気絶縁性材料（１０８、１０９）に露出している、少なくとも２つの前記異なる部分
（ＯＵＴ８、ＭＩＤ７、ＩＮ９）と、
前記部分（ＯＵＴ８、ＭＩＤ７、ＩＮ９）を貫通して延在し、かつ少なくとも１つの前記補助リード線（１０３）から少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）を電気的にシールドする、シールド１０３ｃ、１０３ｄ、１０４、１０４ａ、１０４ｂ、１０４ｆ）と、を備え、
前記第１及び第２シールド（ＯＵＴ８、ＭＩＤ７、ＩＮ９）の各々並びに２つの近接部
分（ＯＵＴ８、ＭＩＤ７；ＭＩＤ７、ＩＮ９）間の各遷移領域における前記シールド（１０３ｃ、１０３ｄ、１０４、１０４ａ、１０４ｂ、１０４ｆ）がこうした寸法（ｄ１、ｄ２）を有し、かつ前記電気情報信号（Ｅｉ、Ｅｏ）が明確に定義され且つ実質的に一定のインピーダンスを受けるように、前記部分（ＯＵＴ８、ＭＩＤ７、ＩＮ９）に存在する電気絶縁性材料（１０６、１０８、１０９）の何れかから成る前記誘電率に対して少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）からこうした距離
（ｄ３、ｄ４、ｄ１０、ｄ１２、ｄ１３、ｄ１４）に位置づけられることを特徴とする光電子カプセル（１００、２００）。
【請求項２】
差分信号フォーマットで前記電気情報信号（Ｅｉ、Ｅｏ）を伝えるための２つの信号リード線（１０３ａ；１０３ｂ）を備え、
前記第１及び第２部分（ＯＵＴ８、ＭＩＤ７、ＩＮ９）の各々における２つの信号リード線（１０３ａ；１０３ｂ）並びに２つの近接部分（ＯＵＴ８、ＭＩＤ７；ＭＩＤ７、ＩＮ９）間の各遷移領域における２つの近接部分（１０３ａ；１０３ｂ）間の前記距離（ｄ６、ｄ８、ｄ９）が、前記信号リード線（１０３ａ、１０３ｂ）間に存在する電気絶縁性材料（１０６）の前記誘電率に対して適合されることを特徴とする、請求項１に記載の光電子カプセル（１００、２００）。
【請求項３】
素子カプセル（１００；２００）の１つの面（１０１ｄ、２０１ｄ）上に唯一延在するように構成されたことを特徴とする、請求項１または請求項２に記載の光電子カプセル（１００、２００）。
【請求項４】
少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）は、少なくとも１つの前記第１部分（ＭＩＤ７）のストリップ線構造を表すことを特徴とする、請求項１から請求項３までのいずれか１項に記載の光電子カプセル（１００、２００）。
【請求項５】
少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）は、少なくとも１つの前記第２部分（ＯＵＴ８、ＩＮ９）のマイクロストリップ構造を表す、請求項１から請求項４までのいずれか１項に記載の光電子カプセル（１００、２００）。
【請求項６】
前記シールド（１０３ｃ、１０３ｄ、１０４、１０４ａ、１０４ｂ、１０４ｆ）は外部大地電位に取り付けるための少なくとも１つのリード線（１０３ｃ、１０３ｄ）に接続されることを特徴とする、請求項１から請求項５までのいずれか１項に記載の光電子カプセル（１００、２００）。
【請求項７】
前記シールド（１０３ｃ、１０３ｄ、１０４、１０４ａ、１０４ｂ、１０４ｆ）は少なくとも１つの前記信号リード線（１０３ａ、１０３ｂ；２０３ａ、２０３ｂ）を唯一包囲することを特徴とする、請求項１から請求項６までのいずれか１項に記載の光電子カプセル（１００、２００）。
【請求項８】
前記セラミックフィードスルーインターコネクションアセンブリー（１０２、２０２）の少なくとも１つの前記第１部（ＭＩＤ７）はセラミック材料を含み、そして、少なくとも１つの前記第２部分（ＯＵＴ８、ＩＮ９）の電気絶縁性材料（１０８、１０９）は非セラミック電気絶縁性材料（１０８、１０９）を含むことを特徴とする、請求項１から請求項７までのいずれか１項に記載の光電子カプセル（１００、２００）。
【請求項９】
回路基板（８００）に向うそのフットプリントが前記カプセル（１００、２００）の最大側部（１０１ａ、１０１  ｂ；２０１ａ、２０１ｂ）の領域より小さな領域を有するように、前記回路基板（８００）上に位置づけられることを特徴とする、請求項１から請求項８までのいずれか１項に記載の光電子カプセル（１００、２００）。
【請求項１０】
回路基板（８００）を具備する光電子送受信ユニットにおいて、
前記回路基板（８００）が請求項１から請求項９までのいずれか１項に記載の少なくとも１つの光電子カプセル（１００、２００）を含むことを特徴とする、光電子送受信ユニット。
【国際調査報告】
2005513792.tif 000020
2005513792.tif 000021
2005513792.tif 000022