(57)【要約】パワーＩＣとその他のデバイスのための単一ワイヤシリアルインターフェイスが提供される。該インターフェイスを使用するため、デバイスはＥＮ／ＳＥＴ入力ピンを含むように構成される。デバイス内のカウンタがＥＮ／ＳＥＴ入力ピンに送られたクロックパルスをカウントする。カウンタの出力はＲＯＭまたは他のデコーダ回路に渡される。ＲＯＭが、カウンタの値に対応するデバイスの動作状態を選択する。このように、ＥＮ／ＳＥＴピンに対応するクロックパルスを送ることにより、デバイスの制御状態を選択できる。ＥＮ／ＳＥＴピンをハイに保持すると、デバイスはその動作状態を維持する。ＥＮ／ＳＥＴピンを所定タイムアウト期間にわたってローに保持すると、カウンタがリセットし、ＥＮ／ＳＥＴピンで新しいクロックパルスを受信するまで、デバイスは所定の構成（例えば、オフとなる）を受け入れる。
2005521944.tif 000002
【特許請求の範囲】
【請求項１】
デバイスを制御するインターフェイスであって、
受信信号中に符号化されたクロックパルスのカウントを集計する第１の回路と、
クロックパルスのカウントを前記デバイスの対応する制御状態にマッピングする第２の回路と、
前記受信信号が所定のタイムアウト値を超える期間ローであるとき、前記クロックパルスのカウントをゼロにリセットする第３の回路を有することを特徴とするインターフェイス。
【請求項２】
請求項１に記載のインターフェイスであって、前記パルスのカウントが集計されるまで前の制御状態を維持する第４の回路をさらに有することを特徴とするインターフェイス。
【請求項３】
請求項２に記載のインターフェイスであって、前記受信信号が所定のラッチタイムアウト値を超える期間にわたってハイであるとき、前記前の制御状態を解除する第５の回路をさらに有することを特徴とするインターフェイス。
【請求項４】
請求項１に記載のインターフェイスであって、前記第２の回路は、リードオンリーメモリ（ＲＯＭ）をさらに有し、前記ＲＯＭは前記デバイスの各制御状態ごとに１ワードを含み、各ワードは対応するクロックパルスのカウントによりアドレス可能であることを特徴とするインターフェイス。
【請求項５】
請求項１に記載のインターフェイスであって、前記第２の回路は、ロジックエレメントのアレイを有し、前記ロジックエレメントのアレイは、各クロックパルスのカウントを前記デバイスの対応する制御状態に直接マップするように構成されていることを特徴とするインターフェイス。
【請求項６】
請求項１に記載のインターフェイスであって、前記第１の回路はカウンターをさらに有し、前記カウンターは前記受信信号の各クロックパルスの各立ち上がりエッジでインクリメントするように構成されていることを特徴とするインターフェイス。
【請求項７】
請求項１に記載のインターフェイスであって、前記第３の回路は、前記受信信号の前記第１のクロックパルスの前記立ち上がりエッジにおいて、前記第１の回路をイネーブルとするよう構成され、前記第３の回路は、前記受信信号が前記所定のタイムアウト値を超える期間にわたってローであるまで、前記第１の回路をイネーブル状態に維持することを特徴とするインターフェイス。
【請求項８】
デバイスを制御する方法であって、
受信信号中に符号化されたクロックパルスのカウントを集計するステップと、
前記デバイスの対応する制御状態に前記クロックパルスのカウントをマッピングするステップと、
所定のタイムアウト値を超える期間にわたって前記受信信号がローであるとき、前記クロックパルスのカウントをゼロにリセットするステップとを有する方法。
【請求項９】
請求項８に記載の方法であって、前記対応する制御状態を読み出すために前記クロックパルスのカウントと等しいアドレスでリードオンリーメモリ（ＲＯＭ）にアクセスするステップをさらに有する方法。
【請求項１０】
請求項８に記載の方法であって、前記対応する制御状態を生成するために前記クロックパルスのカウントを復号するステップをさらに有する方法。
【請求項１１】
請求項８に記載の方法であって、前記受信信号の各クロックパルスの各立ち上がりエッジでカウンターをインクリメントするステップをさらに有する方法。
【請求項１２】
請求項８に記載の方法であって、前記クロックパルスのカウントを集計するステップが完了するまで、前の制御状態を維持するステップをさらに有することを特徴とする方法。
【請求項１３】
デバイスを制御する方法であって、
一連のクロックパルスを符号化するために、前記デバイスの所望の制御状態に対応する前記クロックパルスの数で前記デバイスへの入力信号をトグルするステップと、
前記所望の制御状態がアクティブであり、所定のタイムアウト期間により短縮された長さと同じ期間にわたって、前記重力信号を論理ハイ状態に維持するステップと、
前記所望の状態を終了するために、前記所定のタイムアウト期間を超える長さにわたり前記入力信号を論理ロー状態に維持するステップとを有することを特徴とする方法。
【請求項１４】
デバイスであって、
各々が前記デバイスの一組の動作パラメータを定義する一連の制御状態をサポートするように構成されたコア部分と、
受信信号中に符号化されたパルスのカウントを集計するカウンタと、
前記クロックパルスのカウントを対応する制御状態にマッピングする回路と、
所定のタイムアウト値を超える期間にわたって前記受信信号がローであるとき、前記クロックパルスのカウントをゼロにリセットするセンシング回路とを有することを特徴とするデバイス。
【請求項１５】
請求項１４に記載のデバイスであって、前記パルスのカウントが集計されるまで、前の制御状態を維持するラッチをさらに有することを特徴とするデバイス。
【請求項１６】
請求項１５に記載のデバイスであって、所定のラッチタイムアウト値を超える期間に渡って前記受信信号がハイであるとき、前記ラッチに前記前の制御状態を捨てさせるラッチドライバをさらに有することを特徴とするデバイス。
【請求項１７】
請求項１４に記載のデバイスであって、前記マッピングする回路はリードオンリメモリ（ＲＯＭ）をさらに有し、前記ＲＯＭは前記デバイスの各制御状態の１つのワードを含み、各ワードは対応するクロックパルスのカウントによりアドレス可能であることを特徴とするデバイス。
【請求項１８】
請求項１４に記載のデバイスであって、前記マッピングする回路は、ロジックエレメントのアレイをさらに有し、前記ロジックエレメントのアレイは各クロックパルスのカウントを前記デバイスの対応する制御状態に直接マップするように構成されたことを特徴とするデバイス。
【請求項１９】
請求項１４に記載のデバイスであって、
１以上のＬＥＤ電流ソース出力をさらに有し、
各制御状態は前記ＬＥＤ電流ソース出力の異なる出力レベルに対応することを特徴とするデバイス。
【請求項２０】
請求項１４に記載のデバイスであって、
一連のロードスイッチ出力をさらに有し、
各制御状態は前記ロードスイッチ出力のオフとオン状態の異なる組み合わせにたいおうすることを特徴とするデバイス。
【請求項２１】
請求項１４に記載のデバイスであって、
一連の電流制限ロードスイッチ出力を有し、
各制御状態は前記制限ロードスイッチ出力の電流制限に対応することを特徴とするデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路および他のデバイスの制御インターフェイスに関する。特に、本発明はパワーＩＣおよび他のデバイスを制御するために使用される単一ワイヤシリアルインターフェイスに関する。
【背景技術】
【０００２】
パワーＩＣのアプリケーションにおいて、インターフェイスはパワーレベルまたはオン・オフスイッチ等の機能を管理するように働く。ロードスイッチパワーＩＣの場合、ＩＣはサブシステムにパワーを供給し、またはオン・オフピンの状態に依存しない。より複雑なパワーサプライコントローラにおいて、安定化された出力電圧は、集積された５ピンデジタル・ツー・シリアルインターフェイス等のより複雑なインターフェイスにより設定される。同じシステム内に多くのサブシステムが存在する時、ＳＭバスインターフェイスのようなさらにより複雑なインターフェイスが実装されているかも知れない。
【０００３】
複雑なパワーＩＣは、すでに大きなパッケージに入っており十分な機能密度を有しているので、マルチピン制御インターフェイスを容易に使用することができる。スタンドアローンのパワーマネジメント機能は、チップサイズやパッケージサイズの制限のため、通常は複雑な制御インターフェイスを提供することはできない。しかし、このタイプの制御が所望される場合がある。例えば、異なるロードシナリオでは電流制限を帰ることが望まれるかもしれない。しかし、ほとんどのピンはパワー機能により使用されているので、単純なロードスイッチの制御のためにはほとんどピンを利用することができない。そして、ボードにはスペースがなく、もしくは大きなパッケージのための予算がない。アナログインターフェイスにより機能をすこし追加できる。しかし、ほとんどのアプリケーションはマイクロプロセッサにより制御されているので、デジタルインターフェイスが最も容易であり、最もコスト効果が高い。シリアルインターフェイスは効率的だが、しかし３ワイヤや２ワイヤ等の共通の単純なシリアルインターフェイスは必要とするピンが多すぎる。ＳＭバス等の複雑なシリアルインターフェイスは、スタンドアローンのパワーマネジメント機能の実装を享受するには一般的に複雑で高すぎる。
【０００４】
これらの理由により、スタンドアローンのパワーおよびその他のタイプのＩＣを制御するために使用されるインターフェイスに対するニーズがある。理想的には、このインターフェイスは広い範囲の制御ニーズを収容し、多レベルの複雑制に対してスケーラブルであることができる。ピンの使用を最小限にすることも望ましく、理想的には他の機能と選択的に共有できる単一ピンの使用である。
【発明の開示】
【課題を解決するための手段】
【０００５】
本発明の一態様は、スタンドアローンパワーＩＣやその他のデバイスを制御するために用いられる単一ワイヤシリアルインターフェイスを提供する。この態様において、ＩＣはセンシング回路、カウンター、ＲＯＭまたは類似のデコーダを含むように構成される。センシング回路は、ＩＣピンの１つの電圧をモニターする。一般的に、これはオン・オフピンであり、ＥＮ／ＳＥＴピンと呼ばれる。センシング回路がＥＮ／ＳＥＴピンの電圧がハイ、ロー、またはトグルされているか否かを判断する。
【０００６】
ＥＮ／ＳＥＴピンの電圧がトグルされているとき、カウンターがイネーブルされる。これにより、カウンタは、ＥＮ／ＳＥＴピンに送られる各クロックパルスの立ち上がりエッジをカウントする。ＥＮ／ＳＥＴピンの電圧をハイに保持することにより、カウンターは、カウントをやめ、その値を維持する。ＥＮ／ＳＥＴピンの電圧が所定のタイムアウト期間より長くローに保持されると、カウンタはゼロにリセットする。
【０００７】
ＲＯＭは全部でｍビットの２ｎワードを含む。各ｍビットのワードはＩＣの１つの制御状態に対応する。カウンタの出力は、特定のｍビットワードと制御状態を選択するＲＯＭ内のアドレスである。単純な機能については、カウンターは２−３ビットだけでよく、この場合、カウンタ出力は、ＲＯＭの複雑性を要さずに、ロジックで直接デコードできる。
【０００８】
本名発明の他の態様は、単一ワイヤシリアルインターフェイスを組み込んだＬＥＤ電流ソースＩＣである。ＬＥＤ電流ソースは、少なくとも１つの電流出力と１つのＥＮ／ＳＥＴ入力を含む。代表的な実施として、ＲＯＭは全部で３２ワードを含む。各ワードは、１以上の電流出力の出力レベルに対応する。出力レベルは好ましくは対数スケールとして構成され、２０の出力レベルとＬＥＤ輝度を生ずる。
【０００９】
本発明の他の態様は、単一ワイヤシリアルインターフェイスを組み込んだロードスイッチＩＣである。ロードスイッチは、１つのＥＮ／ＳＥＴ入力とｎ個の出力を含む。ここでｎは１よりも大きい。ロードスイッチの場合、カウンタのビットは個々の出力の状態（すなわち、各ビットが対応する出力状態を決定する）を直接制御するために使用されてもよい。これにより、ロードスイッチＩＣからＲＯＭを省略でき、そのデザインを簡略化できる。カウンタのビットは全部で２ｎ個の異なる出力構成をつくる（すなわち、すべての可能な構成）。
【００１０】
本発明の他の態様は、単一ワイヤシリアルインターフェイスを組み込んだ電流制限ロードスイッチＩＣである。その電流制限ロードスイッチは、１以上の出力と１つのＥＮ／ＳＥＴ入力を含む。ＲＯＭ内の各ワードは出力の異なる電流制限に対応する。
【００１１】
本発明の他の態様と長所は以下の説明と添付した図面から明らかになるであろう。
【発明を実施するための最良の形態】
【００１２】
本発明の好ましい実施形態とその利点は、図１から７を参照することにより最もよく理解できる。様々な図面において類似する、および対応する部分には類似する数字が使用されている。
【００１３】
単一ワイヤシリアルプロトコル
本発明の一態様は、ＩＣおよびその他の互換性のあるデバイスを制御するために使用できる単一ワイヤシリアルプロトコルを提供する。単一ワイヤシリアルプロトコルを使用するため、デバイスは一連の異なる動作状態またはモードをサポートしていなければならない。一例として、スタンドアローンのパワーＩＣは、異なる出力レベルの範囲をサポートするように構成されても良い。典型的に、これらの出力レベルは、ノーパワー（オフ）状態からフルパワー状態まで一様に増加する。異なる出力レベルは各々特定の動作状態を定める。単一ワイヤシリアルプロトコルによって、互換性を有するデバイスの動作状態が動的に制御可能となる。よって、スタンドアローンパワーＩＣの例について、単一ワイヤシリアルプロトコルは異なる動作状態と関連する出力パワーレベルを選択するために使用されるであろう。
【００１４】
単一ワイヤシリアルプロトコルをサポートするデバイスは、ＥＮ／ＳＥＴ信号を受信するように構成される。図１のタイミング図に示したように、ＥＮ／ＳＥＴ信号は３つの異なる波形を有することが特徴である。最初のものは、ＥＮ／ＳＥＴ信号が一連のクロックパルスにより構成されるトグリング波形である。第２の波形は、ＥＮ／ＳＥＴ信号が常にハイである場合である。第３の波形は常にローレベルである場合である。
【００１５】
トグリング波形により互換性を有するデバイスが特定の動作状態を選択する。クロックパルス（または立ち上がりエッジ）の総数により選択される特定の動作状態が選択される（すなわち、４つのクロックパルスにより４番目の動作状態が選択される等である）。互換性を有するデバイスによりサポートされている動作状態の数をクロックパルスが上回るときは、カウントがロールオーバーされ、最初の動作状態から始まる。
【００１６】
一定のハイ波形により互換性を有するデバイスは先に選択された動作状態を維持する。図１に示したように、現在の動作状態はこのように任意の長さにわたって続けることができる。
【００１７】
一定のロー波形により、互換性を有するデバイスは所定のタイムアウト期間が過ぎるとパワーオフする（または所定の構成をとる）。タイムアウト期間により、互換性のあるデバイスは一定のロー波形とトグルされた波形のより短いロー部分とを区別する。典型的な実装において、１ＭＨｚから１０ｋＨｚの周波数範囲を有するＥＮ／ＳＥＴ信号でタイムアウト値は４００マイクロ秒である。周波数はこれより高くても低くても良い。
【００１８】
単一ワイヤシリアルインターフェイス
単一ワイヤシリアルプロトコルを使用するため、互換性を有するデバイスは単一ワイヤシリアルインターフェイスを備えなければならない。図示のため、図２はこのインターフェイスを備えるように攻勢されたＩＣ（一般的にデザインされた２００）のブロック図である。ＩＣ２００は１以上の入力２０２と１以上の出力２０４とを含む。ＩＣ２００はＥＮ／ＳＥＴ入力２０６とコア部分２０８も含む。コア部分２０８は、入力２０２を用いて出力２０４を作るように機能する回路を一般的に代表することを意図している。ＥＮ／ＳＥＴ入力２０６はセンシング回路２１０に接続されている。センシング回路２１０はＥＮ／ＳＥＴ入力２０６のＥＮ／ＳＥＴ信号をモニターし、電圧が一定のハイか、一定のローか、またはトグルされているかを判断する。この判断に基づいて、センシング回路２１０は２つの信号、クロック信号とイネーブル信号を作る。クロックとイネーブル信号はｎビットのカウンター２１２の動作を制御する。カウンター２１２は、センシング回路２１０がイネーブル信号のときはいつも、クロック信号の立ち上がりをカウントする。カウンター２１２はイネーブル信号でないときはいつもリセットする。
【００１９】
ＥＮ／ＳＥＴ信号と、クロックおよびイネーブル信号の間の関係は、図３のタイミング図でより詳しく示す。その図に示したように、ＥＮ／ＳＥＴ信号の立ち上がりにより、センシング回路２１０はイネーブル信号をアサートする。センシング回路２１０は、ＥＮ／ＳＥＴ信号が論理ロー状態になり所定のタイムアウト期間が経過するまで、イネーブル信号をハイに保持する。イネーブル信号は、クロック信号をゲートするように動作する。イネーブル信号がハイである限り、センシング回路２１０はＥＮ／ＳＥＴ信号をクロック信号として転送する。カウンター２１２はクロックとイネーブル信号の両方を受信する。ＥＮ／ＳＥＴ信号の最初の立ち上がりにより、イネーブル信号が立ち上がり、ＥＮ／ＳＥＴ信号がクロック信号として転送される。カウンター２１２はその値を１に増やすことにより反応する。後の立ち上がりにより、カウンター２１２がその値を２、３、というようにインクリメントする。センシング回路２１０がイネーブル信号をロー値にしたとき、カウンター２１２はゼロにリセットされる。
【００２０】
カウンター２１２のｎ出力ビットは、ＲＯＭ２１４を制御する。ＲＯＭ２１４は全部で２ｎワードを有し、各ワードはｍビットである。各ｍビットワードは、ＩＣ２００の１つの制御状態に対応する。カウンター２１２のｎビット出力は、ＲＯＭ２１４内の特定のｍビットワードを選択する。選択された制御状態とイネーブル信号は、コア部分２０８に手渡される。コア部分２０８は、その動作を選択された制御状態に一致させるように構成されている。
【００２１】
センシング回路
図４は、センシング回路２１０の代表的な実施を示す図である。図示したように、センシング回路２１０は、ＥＮ／ＳＥＴ信号の論理ロー期間のタイミングによりイネーブルとクロック信号を作る。タイムアウト期間が経過しない限り、イネーブル信号はハイにとどまり、ＥＮ／ＳＥＴ信号は論理ゲートＡＮＤ１を介して供給されクロック信号となる。説明した実施において、タイマーはキャパシタＣ１と電流源Ｉ１よりなる。トランジスタＭＮ２とＭＮ３が電流原Ｉ１を形成する。ＥＮ／ＳＥＴ信号が論理ローであり、トランジスタＭＰ１がオフのとき、キャパシターＣ１が線形に放電される。ＥＮ／ＳＥＴ信号が十分長く論理ロー状態にあるとき、キャパシタＣ１は、トランジスタＭＮ１の閾値より低い電圧まで放電し、ＭＮ１をオフにする。ＭＮ１がオフのとき、Ｒ１はノード「２」をシュミットトリガーＳＴ１の閾値へ引き上げ、イネーブル信号は論理ロー状態になる。ＥＮ／ＳＥＴ信号がタイムアウト期間より短い期間に渡ってローである限り、イネーブル信号は論理ハイ状態に残る。タイムアウト期間はパワーサプライ電圧、トランジスタＭＮ１の閾値（ＶｔＭＮ１）、キャパシタＣ１の値、電流減Ｉ１の強さにより決まり、次式で与えられる。
【００２２】
タイムアウト＝Ｃ×（ＶＣＣ−ＶｔＭＮ１）／Ｉ１
典型的な値であるＣ１＝１０ｐＦ、ＶＣＣ＝５Ｖ、ＶｔＭＮ１＝１Ｖ、Ｉ１＝０．１μＡを入れると、タイムアウト期間は４００マイクロ秒となる。センシング回路２１０は、ＥＮ／ＳＥＴ信号の４００ｎｓ信号に応答できる。結果として、クロックとしてのＥＮ／ＳＥＴ信号とイネーブルとしてのＥＮ／ＳＥＴ信号を差別化することができる。典型的なアプリケーションは、１ＭＨｚから１０ｋＨｚの間のＥＮ／ＳＥＴ周波数レンジでデザインできるが、もし望ましければより遅くても良い。
【００２３】
ラッチされた単一ワイヤシリアルインターフェイス
すぐ上で説明した単一ワイヤシリアルインターフェイスを実施するデバイスは、クロックパルスの立ち上がりエッジが受信されるたびに、新しい制御状態を選択する。１つの結果として、所望の制御状態が達成されるまで、互換デバイスが全身的に各制御状態を順番に選択する。８番目の制御状態を選択することは、互換デバイスが、最終的に８番目の（所望の）制御状態を選択する前に、１から７までの制御状態を全身的に選択することを意味する。一部のデバイスにおいて、この振る舞いは受け入れられるまたは望ましくもある。これは、例えば、デバイスが全身的に増加する出力が好ましくまた使いやすくもある電流源である場合に正しい。他の場合において、中間制御状態の選択は好ましくない副作用を有するかもしれない。これは、下で説明する複数ロードスイッチの場合に真実である。
【００２４】
図５は、中間制御状態をなくした単一ワイヤシリアルインターフェイスの実施を用いるＩＣ（一般的にデザインされた５００）のブロック図である。ＩＣ５００は、図２で前に説明したほとんどのコンポーネントとＩＣ２００を含む。この場合、カウンタ２１２の出力は、ＲＯＭ２１４に届く前に、ラッチ５０２を介して手渡される。ラッチ５０２は、ラッチドライバ回路５０４により生成されたラッチ信号により制御される。
【００２５】
ＥＮ／ＳＥＴ、クロック、イネーブルおよびラッチ信号の間の関係が、図６に示されている。示したように、ＥＮ／ＳＥＴ信号は所定のラッチタイムアウト期間を超える長さにわたってハイ状態に維持されるまで、ラッチ信号はローにとどまる。ラッチタイムアウト期間より長い間ＥＮ／ＳＥＴ信号をハイに維持することにより、ラッチドライバ５０４はラッチ信号を朝―とする。これにより、ラッチ５０２がカウンター２１２の集計された値をＲＯＭ２１４に転送する。結果として、カウンター２１２は、クロックパルスのトレインが完結したあとＥＮ／ＳＥＴ信号がハイとアサートされるまで、中間制御状態を転送しない。
【００２６】
ラッチドライバ回路
図７はラッチドライバ５０４の代表的実施を示す図である。図に示したように、ラッチドライバ５０４はＥＮ／ＳＥＴ信号の論理ハイ期間のタイミングを計ることにより、ラッチ信号をつくる。ラッチタイムアウト期間より短い間、ＥＮ／ＳＥＴ信号がハイである限り、ラッチ信号はローに残る。説明した実施において、タイマーはキャパシタＣ１と電流ソースＩ１により構成される。トランジスタＭＮ２とＭＮ３が電流ソースＩ１を構成する。これは、ＥＮ／ＳＥＴ信号が論理ハイであり、トランジスタＭＰ１がオフであるとき、キャパシタＣ１を線形に放電する。ＥＮ／ＳＥＴ信号が十分長い間論理ハイ状態にあるとき、キャパシタＣ１はトランジスタＭＮ１の閾値より低い電圧まで放電し、ＭＮ１をオフにする。ＭＮ１がオフのとき、Ｒ１はノード「２」をシュミット鳥がＳＴ１の閾値に引き上げ、ラッチ信号は論理ハイ状態に行く。ＥＮ／ＳＥＴ信号がラッチタイムアウト期間より短い期間に渡ってハイに残る限り、ラッチ信号は論理ロー状態にとどまる。ラッチタイムアウト期間はタイムアウト期間はパワーサプライ電圧、トランジスタＭＮ１の閾値（ＶｔＭＮ１）、キャパシタＣ１の値、電流減Ｉ１の強さにより決まり、次式で与えられる。
【００２７】
タイムアウト＝Ｃ×（ＶＣＣ−ＶｔＭＮ１）／Ｉ１
典型的な値であるＣ１＝１０ｐＦ、ＶＣＣ＝５Ｖ、ＶｔＭＮ１＝１Ｖ、Ｉ１＝０．１μＡを入れると、タイムアウト期間は４００マイクロ秒となる。センシング回路２１０は、ＥＮ／ＳＥＴ信号の４００ｎｓ信号に応答できる。結果として、クロックとしてのＥＮ／ＳＥＴ信号とイネーブルとしてのＥＮ／ＳＥＴ信号を差別化することができる。典型的なアプリケーションは、１ＭＨｚから１０ｋＨｚの間のＥＮ／ＳＥＴ周波数レンジでデザインできるが、もし望ましければより遅くても良い。
【００２８】
デコーダ
ＲＯＭ２１４はＥＮ／ＳＥＴ信号とそれと関連するＩＣ２００の制御状態の間のマッピングを提供する。いくつかの場合において、比較的少ない制御状態しかないかも知れない。他の場合において、マッピングは機能的に定義されても良い。これらの場合において、ＲＯＭ２１４をデコーダと置き換えることも可能である。これにより、カウンター２１２の出力がＲＯＭの複雑性がなくとも、直接ロジックでデコードされる。
【００２９】
ＬＥＤドライバ
白色ＬＥＤは、一般的にはリチウムイオンバッテリを電源として用いる携帯電話等の製品で用いられる小さなディスプレイのためのバックライトソースとして選択されている。白色ＬＥＤはすばらしい光源である。しかし、それは電流を流し光を発するために、３．６から４．１ボルトのフォーワードバイアス電圧を必要とする。リチウムイオンバッテリは４．１と２．９ボルトの間で動くので、ＬＥＤにパワーを供給するためには、安定化され昇圧された電圧を生成しなければならない。１つのディスプレイには一般的に４つのＬＥＤが使用される。これらは直列または並列に並べられている。
【００３０】
最もコストが低いソリューションは、チャージポンプで並列に４つのＬＥＤをドライブすることである。コストはより高くなるが、リチウムイオンバッテリをＬＥＤのフォーワード電圧の４倍（すなわち、４  ｘ  ４．１  ＝  １６．４ボルト）までブーストできるＤＣ／ＤＣブーストコンバータで、４つのＬＥＤを直列にドライブすることもできる。ＤＣ／ＤＣブースとコンバータはインダクタが必要なためコストとサイズが大きくなる。しかし、ＬＥＤは電流モードのデバイスなので、直列のすべてのＬＥＤが同じ電流でバイアスされ、同じ明るさになるので、性能はよりよい。
【００３１】
バッテリ電圧の１．５から２倍の電圧を作るため、小さくて低コストのキャパシタを使用できるので、チャージポンプソリューションは魅力的である。チャージポンプソリューションの短所は、ＬＥＤの明るさ制御のため、結果として得られた電圧を電流として検出しなければならないことである。単一電圧で負食う数のＬＥＤをドライブできるが、しかし１つのＬＥＤだけが電流リファレンスとして使用される。これは、電流設定およびセンシング抵抗をそれと直列に加えることにより達成される。残りのＬＥＤにはマッチング抵抗が直列に付けられる。しかし、それらのフォーワード電圧が基準ＬＥＤのそれとマッチするまで、かなり異なる電流が流れ、明るさレベルもかなり異なる。ＬＥＤを電流でドライブするための並列電流出力がよりよいソリューションであろう。この様に、すべてのＬＥＤは同じバイアス電流と輝度となるであろう。しかし、並列出力はより多くのピントより大きいパッケージを必要とし、重大な短所となる。
【００３２】
他の問題は輝度制御である。輝度制御は、基準電流を設定し、それを一定に保ち、またはことなる出力電圧または電流を得るためにＤＣ／ＤＣコンバータに何らかの制御手段を適用することにより実行される。ＬＥＤの輝度を制御する１つの方法は、簡単に、人間の目が検出できるよりも高い周波数でＬＥＤをオン・オフすること、およびオンの時間をパルス幅変調（ＰＷＭ）することである。より容易なシステムソリューションは、出力電流を制御するために、ＤＣ／ＤＣコンバータに電流制御を入力するインターフェイスである。これは、制御電圧またはデジタルインターフェイスのいずれかにより達成できる。簡単なソリューションはデジタルインターフェイスである。しかし、十分な分解能また十分大きなレンジを得るため、制御には多くのビットが要求される。これにより、ピンカウントが高くなり望ましくない。
【００３３】
人間の目は輝度を対数的に感じるので、便利なデジタル制御は対数的な輝度スケールになるであろう。２０の輝度を適当にカバーするログスケールは、少なくとも５ビットまたは３２レベルを要する。
【００３４】
本発明の一態様は、これらの要求のすべてに効果的に答えるＬＥＤドライバを提供する。Ｌｅｄドライバは、好ましくは、４つのＬＥＤ電流ソース出力を有する１２ピンデバイスとして構成される。ＬＥＤドライバは、上で説明した単一ワイヤシリアルプロトコルをサポートするＥＮ／ＳＥＴ入力も含む。ＥＮ／ＳＥＴ入力は輝度制御と同様にオン・オフ制御として機能する。ＬＥＤドライバは内部に、５ビットカウンタと３２ワードのＲＯＭを含む。ＲＯＭに含まれる制御状態は、対数的に増加する輝度レベルを提供するように構成される。カウンタとＲＯＭは３２以上でも以下でもいかなる数であってもスケーラブルである。
【００３５】
マルチプルロードスイッチ
本発明の他の態様は、前のパラグラフで説明したインターフェイスを組み込んだロードスイッチＩＣである。８ピンのパッケージにおいて、ロードスイッチは１つのＥＮ／ＳＥＴ入力、５つの出力、パワー入力、およびグランド入力を含む。ロードスイッチの場合、カウンターのビットは個々の出力の状態（すなわち、各ビットが対応する出力の状態を決定する）を直接制御するために使用しても良い。これにより、ＲＯＭはロードスイッチＩＣでは省略でき、そのデザインを簡単にすることができる。カウンターのビットは、全部で２５または３２の異なる出力構成（すなわち、すべての可能名構成）を作る。ロードスイッチの反応が非常に遅いとき、単一ワイヤシリアルインターフェイスは、スイッチが反応できるより非常に早い周波数で動作させることができ、出力の振る舞いはよい。スイッチが速い場合、クロックが止まるまで、単一ワイヤシリアルインターフェイスにクロックされた値はラッチされない。
【００３６】
構成可能な電流制限を有する電流制限ロードスイッチ
本発明の他の態様は、前のパラグラフで説明したインターフェイスを組み込んだ電流制限ロードスイッチＩＣである。この電流制限ロードスイッチは、１以上の出力と１つのＥＮ／ＳＥＴ入力を含む。ＲＯＭの各ワードは１以上の出力の異なる電流制限に対応する。電流制限ロードスイッチは、ＥＮ／ＳＥＴがロー状態になった後所定期間でディスエーブルされる。
【００３７】
本発明の特定の実施形態を示し説明したが、当業者には、本発明から逸脱することなくそのより広い態様において変更と修正を行うことができることは明らかであろう。それゆえ、上記変更と修正はすべて添付した請求項の範囲に含まれ、本発明の真の範囲に入る。
【図面の簡単な説明】
【００３８】
【図１】本発明の一態様による単一ワイヤプロトコルの使用を示すタイミング図である。
【図２】本発明の一態様による単一ワイヤシリアルインターフェイスを用いたＩＣを示すブロック図である。
【図３】図２のＩＣの単一ワイヤシリアルインターフェイスの使用を示すタイミング図である。
【図４】図２のＩＣにおける使用に適当なセンシング回路を示す図である。
【図５】本発明の一態様によるラッチされた単一ワイヤシリアルインターフェイスの実装を用いたＩＣを示すブロック図である。
【図６】図５のＩＣの単一ワイヤシリアルインターフェイスの使用を示すタイミング図である。
【図７】図２のＩＣにおける使用に適当なラッチドライバ回路を示す図である。
【図１】
2005521944.tif 000003
【図２】
2005521944.tif 000004
【図３】
2005521944.tif 000005
【図４】
2005521944.tif 000006
【図５】
2005521944.tif 000007
【図６】
2005521944.tif 000008
【図７】
2005521944.tif 000009
【国際調査報告】
2005521944.tif 000010
2005521944.tif 000011