(57)【要約】半導体装置が開示される。半導体装置は、１つ又はそれ以上の電荷制御電極複数の電荷制御電極を含む。この１つ又はそれ以上の電荷制御電極は半導体装置のドリフト領域内の電界を制御することができる。【特許請求の範囲】
【請求項１】
半導体装置であって、
ａ）半導体基板と、
ｂ）半導体基板の中の第１の導電性型式の第１の領域と、
ｃ）半導体基板の中の第２の導電性型式の第２の領域と、
ｄ）複数の電荷制御電極であって、当該複数の電荷制御電極における各電荷制御電極は、当該複数の電荷制御電極における他の電荷制御電極とは異なるバイアスをされるのに適合し、
ｅ）積み重ねられた電荷制御電極の各々の周りに配置された誘電体材料と、
を包含する半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、前記半導体装置がパワーダイオードである、半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、前記半導体装置がバイポーラトランジスタである、半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、前記半導体基板がトレンチを含み、かつ複数の電荷制御電極における電荷制御電極がトレンチ内に積み重ねられている、半導体装置。
【請求項５】
半導体装置であって、前記複数の電荷制御電極が第１の複数の電荷制御電極であり、かつ半導体装置が第２の複数の電荷制御電極を含む、半導体装置。
【請求項６】
請求項１に記載の半導体装置であって、前記第１の導電性型式がｎ型式であり、かつ第２の導電性型式はｐ型式である、半導体装置。
【請求項７】
請求項１に記載の半導体装置であって、前記複数の電荷制御電極の各々がポリシリコンを有する、半導体装置。
【請求項８】
請求項１に記載の半導体装置であって、前記複数の電荷制御電極が第１の領域内に一般に均一な電界を作るためにバイアスされる、半導体装置。
【請求項９】
電界効果トランジスタであって、
ａ）主表面、ドリフト領域、及びドレイン領域を持つ第１の導電性型式の半導体基板と、
ｂ）半導体基板の中に形成された第２の導電性型式のウエル領域と、
ｃ）ウエル領域の中に形成された第１の導電性型式のソース領域と、
ｄ）ソース領域に隣接して形成されたゲート電極と、
ｅ）ドリフト領域内に埋め込まれた複数の積み重ねられた電荷制御電極であって、そこに当該複数の積み重ねられた電荷制御電極の各々は、当該複数の電荷制御電極における他の電荷制御電極とは異なるバイアスをされるのに適合し、
ｆ）積み重ねられた電荷制御電極の各々の周りに配置された誘電体材料と、
を有する電界効果トランジスタ。
【請求項１０】
請求項９に記載の電界効果トランジスタであって、前記複数の積み重ねられた電荷制御電極がゲート電極の直接下にある、電界効果トランジスタ。
【請求項１１】
請求項９に記載の電界効果トランジスタであって、前記ゲート電極がトレンチに入れられたゲート電極である、電界効果トランジスタ。
【請求項１２】
請求項９に記載の電界効果トランジスタであって、さらに前記複数の電荷制御電極内の電荷制御電極をそれぞれバイアスできる複数のバイアス素子を有する、電界効果トランジスタ。
【請求項１３】
請求項９に記載の電界効果トランジスタであって、前記複数の積み重ねられた電荷制御電極がゲート電極の一つの側面に配置されている、電界効果トランジスタ。
【請求項１４】
請求項９に記載の電界効果トランジスタであって、前記複数の積み重ねられた電荷制御電極が第１の複数の積み重ねられた制御電極であり、かつ電界効果トランジスタは、さらに第２の複数の積み重ねられた制御電極を有する、電界効果トランジスタ。
【請求項１５】
請求項９に記載の電界効果トランジスタであって、前記複数の積み重ねられた電荷制御電極が半導体基板のドリフト領域内の電界プロファイルを調節するのに適合し、そのためドリフト領域の全体にわたって電界の大きさが一般に均一で、２ｘ１０5Ｖ／ｃｍを超える、電界効果トランジスタ。
【請求項１６】
請求項９に記載の電界効果トランジスタであって、さらにトレンチを含み、前記複数の積み重ねられた電荷制御電極内の電荷制御電極がトレンチ内に配置される、電界効果トランジスタ。
【請求項１７】
請求項９に記載の電界効果トランジスタであって、前記電界効果トランジスタがパワー金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、電界効果トランジスタ。
【請求項１８】
半導体装置を形成する方法であって、その方法が、
ａ）第１の導電性型式の第１の領域を持つ半導体基板を準備し、
ｂ）半導体基板の中に第２の導電性型式の一つの領域を形成し、
ｃ）第１の電荷制御電極を形成し、
ｄ）第２の電荷制御電極を形成し、第１の電荷制御電極が第１の電荷制御電極バイアスをされるのに適合している、
半導体装置を形成する方法。
【請求項１９】
請求項１８に記載の方法であって、さらに前記トレンチを半導体基板の中に形成し、かつ前記第１の電荷制御電極の形成が導電性材料をトレンチの中に付着させ、そして次に付着した導電性材料をエッチングすることを含む、半導体装置を形成する方法。
【請求項２０】
請求項１９に記載の方法であって、前記導電性材料が第１の導電性材料であり、かつ第２の電荷制御電極の形成がトレンチの中に第２の導電性材料を付着させ、そして付着した第２の導電性材料をエッチングすることを含む、半導体装置を形成する方法。
【請求項２１】
請求項１８に記載の方法であって、さらに
前記半導体基板の中にトレンチされたゲート構造を形成することを含む、半導体装置を形成する方法。
【請求項２２】
請求項１８に記載の方法であって、前記第１及び第２の電荷制御電極がポリシリコンを含む、半導体装置を形成する方法。
【請求項２３】
請求項１８に記載の方法であって、前記方法が、さらに複数のバイアス素子を前記半導体基板の上又は内に形成することを含み、前記バイアス素子が、当該第１及び第２の電荷制御電極を異なる電圧にバイアスするのに適合している、半導体装置を形成する方法。
【請求項２４】
請求項１８に記載の方法であって、前記半導体装置が、パワーＭＯＳＦＥＴである、半導体装置を形成する方法。
【請求項２５】
電界効果トランジスタであって、
ａ）主表面、ドリフト領域、及びドレイン領域を持つ第１の導電性型式の半導体基板と、
ｂ）当該半導体基板の中に形成された第２の導電性型式のウエル領域と、
ｃ）当該ウエル領域の中に形成された第１の導電性型式のソース領域と、
ｄ）当該ソース領域に結合されたゲート接点層と、
ｅ）当該ソース領域に隣接して形成されたゲート電極と、
ｆ）当該ドリフト領域の中に埋め込まれた電荷制御電極であって、前記電荷制御電極がゲート電極又はソース接点層と異なる電位にバイアスされるのに適合し、かつドリフト領域の中の電界を制御するのに適合し、
ｇ）当該電荷制御電極の周りに配置された誘電体材料と、
を有する電界効果トランジスタ。
【請求項２６】
請求項２５に記載の電界効果トランジスタであって、さらに前記電荷制御電極を異なる電位にバイアスするのに適合したバイアス素子を有する、電界効果トランジスタ。
【請求項２７】
請求項２５に記載の電界効果トランジスタあって、前記ゲート電極がトレンチされたゲート電極である、電界効果トランジスタ。
【請求項２８】
請求項２５に記載の電界効果トランジスタあって、前記電荷制御電極がゲート電極の直接下にある、電界効果トランジスタ。
【請求項２９】
請求項２５に記載の電界効果トランジスタあって、前記電荷制御電極がゲート電極の直接下にあり、かつ前記ゲート電極がトレンチされたゲート電極である、電界効果トランジスタ。
【請求項３０】
電界効果トランジスタを形成する方法であって、
ａ）主表面、ドリフト領域、及びドレイン領域を持つ第１の導電性型式の半導体基板を準備し、
ｂ）当該半導体基板の中に第２の導電性型式のウエル領域を形成し、
ｃ）当該ウエル領域の中に第１の導電性型式のソース領域を形成し、
ｄ）当該ソース領域の上にソース接点層を形成し、
ｅ）当該ソース領域に隣接してゲート電極を形成し、
ｆ）当該ドリフト領域の中に電荷制御電極を形成し、前記電荷制御電極がゲート電極又はソース接点層と異なる電位にバイアスされるのに適合し、かつドリフト領域の中の電界を制御するのに適合し、
ｇ）当該電荷制御電極の周りに誘電体材料を形成すること、を含む電界効果トランジスタを形成する方法。
【請求項３１】
請求項３０に記載の方法であって、前記ゲート電極がトレンチされたゲート電極である、電界効果トランジスタを形成する方法。
【請求項３２】
請求項３０に記載の方法であって、さらに
バイアス素子を形成することを含み、前記バイアス素子が電荷制御電極をバイアスするのに適合している、電界効果トランジスタを形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体技術に関し、より詳しくは、半導体装置及びそれらの製造に関する。
【背景技術】
【０００２】
従来の垂直ＭＯＳＦＥＴ（メタルオキサイド半導体電界効果トランジスタ）装置においては、装置のドレイン−ツウ−ソース（ｄｒａｉｎ−ｔｏ−ｓｏｕｒｃｅ）抵抗又はＲＤＳ（ｏｎ）を最小にすることが望ましい。ＲＤＳ（ｏｎ）はＭＯＳＦＥＴ装置が「オン」の間に消費される電力に比例し、その結果、ＲＤＳ（ｏｎ）を減少させるとＭＯＳＦＥＴ装置により消費される電力が減少する。ＲＤＳ（ｏｎ）は、装置のドリフト領域におけるドーパント（又はキャリヤ）濃度を増加させることにより減少させることができるであろう。しかし、ドーパント濃度を増加させることは望ましくないが、その理由は、ドーパント濃度を増加させると装置の降伏電圧を減少させるからである。逆に、ＭＯＳＦＥＴ装置のドリフト領域におけるキャリヤ濃度は、ＲＤＳ（ｏｎ）を望ましくないのに増加させることなしでは、降伏電圧を増加させるため減少させることはできない。
【０００３】
米国特許第５，２１６，２７５号は、増加した降伏電圧と改良されたオン−抵抗特性をもつ半導体装置を記載する。この特許に記載された型式の装置は、「スーパージャンクション（ｓｕｐｅｒｊｕｎｃｔｉｏｎ）」装置と呼ばれる。記載されたスーパージャンクション装置の各々は複合バッファ層を含む。この複号バッファ層は、交互にドープされたＰ及びＮ領域をもち、これらは電荷がバランスしている。科学的文献によれば、スーパージャンクショントランジスタ装置は、従来の高電圧ＭＯＳＦＥＴ装置よりも５−１００倍低い特定オン−抵抗（Ｒｏｎ，ｓｐ）を示す。
【０００４】
このようなスーパージャンクショントランジスタ装置は、高い降伏電圧と低いオン−抵抗を示す一方で、これらは製造が困難である。スーパージャンクション装置が正しく機能するためには、複合バッファ層における交互のＰ及びＮドープされた領域は、完全な電荷バランスを達成するために同じ量の電荷材料でドープされねばならない。これは、実際において達成が困難である。例えば、シェノイ等の「スーパージャンクションＭＯＳＦＥＴの静的及び動的特性上の電荷不平衡の効果の分析」、ＩＳＰＳＤ‘９９のＰｒｏｃ．ｐｐ．９５−９８，１９９９．を見よ。加えて、スーパージャンクショントランジスタ装置の複合バッファ層におけるドーピングを正確にバランスさせるのは極めて困難であるために、複合バッファ層において実際に達成可能な最大電界は、およそ２ｘ１０５Ｖ／ｃｍである。スーパージャンクショントランジスタ装置により達成される実際の最大電界は、その降伏電圧を制限する。
【０００５】
製造に余り困難でなく、かつ上述のスーパージャンクション装置より高い降伏電圧と低いオン−抵抗とを持つ改良された半導体装置を提供することは望ましいであろう。
【発明の開示】
【０００６】
本発明の実施例は、半導体装置と半導体装置の製造方法を対象とする。
【０００７】
本発明の１つの実施例は半導体装置を対象としたものであって、これは、ａ）半導体基板と、ｂ）半導体基板の中の第１の導電型式の第１の領域と、ｃ）半導体基板の中の第２の導電型式の第２の領域と、ｄ）複数の電荷制御電極であって、そこに複数の電荷制御電極の中の各電荷制御電極が当該複数の電荷制御電極の中の他の電荷制御電極とは異なるバイアスをされるのに適合し、ｅ）積み重ねられた電荷制御電極の各々の周りに配置された誘電体材料と、を包含する。
【０００８】
本発明の別の実施例は電界効果トランジスタを対象としたものであって、これは、ａ）主表面、ドリフト領域、及びドレイン領域をもつ第１の導電型式の半導体基板と、ｂ）半導体基板の中に形成された第２の導電型式のウエル領域と、ｃ）ウエル領域の中に形成された第１の導電型式のソース領域と、ｄ）ソース領域に隣接して形成されたゲート電極と、ｅ）ドリフト領域内に埋め込まれた複数の積み重ねられた電荷制御電極であって、そこに当該複数の積み重ねられた電荷制御電極の各々が当該複数の電荷制御電極における別の電荷制御電極とは異なるバイアスをされるのに適合し、そこに当該複数の積み重ねられた電荷制御電極は半導体基板のドリフト領域内の電界プロファイルを調節するのに適合し、ｆ）当該積み重ねられた電荷制御電極の各々の周りに配置された誘電体材料と、を包含する。
【０００９】
本発明の別の実施例は半導体装置を形成する方法を対象としたものであって、これは、ａ）主表面、ドリフト領域、及びドレイン領域をもつ第１の導電型式の半導体基板を準備し、ｂ）半導体基板の中に第２の導電型式の領域を形成し、ｃ）第１の電荷制御電極を形成し、ｄ）第２の電荷制御電極を形成し、そこに第１の電荷制御電極が第１の電荷制御電極とは異なるバイアスをされるのに適合している。
【００１０】
本発明の別の実施例は電界効果トランジスタを対象としたものであって、これは、ａ）主表面、ドリフト領域、及びドレイン領域をもつ第１の導電型式の半導体基板と、ｂ）半導体基板の中に形成された第２の導電型式のウエル領域と、ｃ）ウエル領域の中に形成された第１の導電型式のソース領域と、ｄ）ソース領域に結合したソース接点層と、ｅ）ソース領域に隣接して形成されたゲート電極と、ｆ）ドリフト領域内に埋め込まれた電荷制御電極であって、そこに電荷制御電極がゲート電極又はソース接点層とは異なるバイアスをされるのに適合し、またドリフト領域における電界を制御するのに適合しており、ｇ）電荷制御電極の周りに配置された誘電体材料と、を包含する。
【００１１】
発明の別の実施例は電界効果トランジスタを形成するための方法を対象としたものであって、これは、ａ）主表面、ドリフト領域、及びドレイン領域をもつ第１の導電型式の半導体基板を準備し、ｂ）半導体基板の中に第２の導電型式のウエル領域を形成し、ｃ）ウエル領域の中に第１の導電型式のソース領域を形成し、ｄ）ソース領域上にソース接点層を形成し、ｅ）ソース領域に隣接してゲート電極を形成し、ｆ）ドリフト領域内に電荷制御電極を形成し、そこに電荷制御電極はゲート電極又はソース接点層とは異なる電位にバイアスをされるのに適合し、またドリフト領域における電界を制御するのに適合しており、ｇ）電荷制御電極の周りに誘電体材料を形成する、ことを包含する。
【実施例】
【００１２】
本発明の実施例は半導体装置を対象とする。この半導体装置は、好ましくはパワー半導体装置である。このような半導体装置の例は、垂直ＭＯＳＦＥＴ（例えば、プレーナゲート又はトレンチゲート垂直ＭＯＳＦＥＴ）、側面ＭＯＳＦＥＴ、バイポーラトランジスタ、パワーダイオード等を含む。
【００１３】
半導体装置は、シリコン又はガリュームヒ素基板のような半導体基板を含む。半導体基板は、第１の導電型式の領域（例えば、Ｎ型式領域）を含み、また主表面を含むことができる。第２の導電型式の領域（例えば、Ｐ型式領域）もまた、半導体基板内に形成される。
【００１４】
発明の実施例においては、半導体装置は１つ又はそれより多くの電荷制御電極を含む。電荷制御電極は、半導体材料内の電界を制御するためゲート、ソース、及びドレインとは異なる電位でバイアスをされることができる。いくつかの実施例において、これらの電荷制御電極は、「フィールドプレート（ｆｉｅｌｄ  ｐｌａｔｅ）」と呼ばれることがある。電荷制御電極の間隔及び配列は、種々の縞状又はセル状デザインにセットアップできる。いくつかの実施例において、各電荷制御電極の側壁は本質的に平行である。
【００１５】
好ましい垂直半導体装置実施例においては、電荷制御電極は積み重ねられ、半導体基板内に埋め込まれる。電荷制御電極の積み重ねは、一般に半導体基板の主表面に対して垂直の向きである。誘電体材料が、積み重ねられた電荷制御電極の各々の周りに配置され、電荷制御電極の各々を半導体基板内の半導体材料から分離する。水平半導体装置実施例においては、電荷制御電極は半導体基板の上又は中に横方向に配置することができ、積み重ねる必要がない。垂直及び水平実施例のいずれにおいても、複数の電荷制御電極の方向は一般にドリフト領域の電流の流れの方向に平行にすることができる。
【００１６】
発明のいくつかの実施例において、第１、第２、第３等複数の電荷制御電極が存在するかも知れない。各複数の電荷制御電極は別個の誘電体材料構造の中に埋めることができる。これらの異なる複数の電荷制御電極は半導体基板の中の如何なる適当な場所にも位置させることができる。例えば、垂直ＭＯＳＦＥＴ装置において、異なる複数の積み重ねられた電荷制御電極は装置の一つのゲートの下に配置でき、及び／又はゲートの側方に配置できる。異なる複数の電荷制御電極は、半導体基板内の電界を変えるため相互に独立して又は一緒に機能できる。
【００１７】
複数の電荷制御電極における各電荷制御電極は、同じ複数の電荷制御電極における他の電荷制御電極とは異なるバイアスをされるのに適合している。異なるバイアスをされた電荷制御電極は、半導体基板内の電界の調節に使用できる。垂直ＭＯＳＦＥＴ装置が閉塞状態にある時、例えば、複数の電荷制御電極内の電荷制御電極は、半導体基板のドリフト領域内で電界を本質的に均一でかつ高く維持するため異なるバイアスをされることができる。ドリフト領域内で本質的に均一な電界を維持することにより、垂直ＭＯＳＦＥＴ装置の降伏電圧は増加する。ドリフト領域は、装置の降伏電圧特性を妥協させることなく、半導体装置のオン−抵抗を減少させるため高度にドープされることができる。従って、発明の実施例においては、高い降伏電圧及び／又は低いオン−抵抗特性をもつ半導体装置が生産される。
【００１８】
発明の実施例は、従来の半導体装置（例えば、垂直ＭＯＳＦＥＴ装置）に対していくつかの利点をもつ。例えば、発明の実施例においては、電荷制御電極は半導体基板における電荷散布のために使用される。装置のドリフト領域における電荷散布は、電荷制御電極のバイアスにより制御され、これは正確にセットできる。この結果、半導体基板における最大電界は、スーパージャンクション装置により達成可能な最大の実際的電界の約２ｘ１０５Ｖ／ｃｍより遥かに大きくできる。発明の実施例においては、半導体基板において創ることのできる最大電界は、電荷制御電極の電圧を支持するため電荷制御電極を取り巻いている誘電体材料の能力によってのみ制限される。発明の実施例において達成可能な最大電界は、スーパージャンクション装置において達成可能な値、３．５ｘ１０５Ｖ／ｃｍを容易に超えることができる。提案されている構造の別の利点は、半導体基板の中に比較的狭い電荷分布領域を容易に作れることである。これは半導体基板の使用法及び効率を改善する。また、発明の実施例による半導体装置は、反対の導電型式の正確にドープされた複合バッファ層の使用を必要としない。従って、反対の導電型式の正確にドープされた領域の製造に関連する問題は、減少又は除去される。さらに、発明の実施例においては、半導体装置は低から中間電圧範囲における降伏レーティングを持ち、一方では低いオン−抵抗を示す。例えば、１５０Ｖ  Ｎ−チャネルパワーＭＯＳＦＥＴに対して、発明の実施例の単位面積当たりのオン抵抗は、従来の１５０Ｖ  Ｎ−チャネルパワーＭＯＳＦＥＴの単位面積当たりのオン−抵抗より５０％少なくシミュレートされた。スーパージャンクション装置は、低いオン−抵抗特性を持っているが、スーパージャンクション装置の正確なドーピングの要求は、これら装置の降伏電圧格付けを中間電圧範囲（例えば、＜２００Ｖ）に下げるのを妨げてきた。拡散されたＰ／Ｎコラム（ｃｏｌｕｍｎｓ）が使用される電圧が低いほど、要求されるピッチは小さい。熱処理はこのような小さなピッチ構造の形成を困難にしているが、それは不可避なドーパント間拡散（ｉｎｔｅｒ−ｄｏｐａｎｔ  ｄｉｆｆｕｓｉｏｎ）問題の故である。発明の実施例はこのような制約を持たない。
【００１９】
図１は、発明の実施例によるトレンチＭＯＳＦＥＴ装置２００の横断面を示す。このＭＯＳＦＥＴ装置２００は、主表面２５２をもつ半導体基板２５０を含む。この半導体基板２５０は第１の導電型式である。この例において、第１の導電型式はＮ型式であり、また半導体基板２５０は、Ｎ−ドリフト領域２４０及びＮ＋ドレイン領域２１８を含む。ドリフト領域２４０は、垂直ＭＯＳＦＥＴ装置における「エピタキシャル」又は「エピ」層に対応させることができる。ドレイン電極２２６はドレイン領域２１８に隣接し、またトレンチＭＯＳＦＥＴ装置２００のためのドレイン端末として使用しても良い。
【００２０】
トレンチＭＯＳＦＥＴ装置２００は、第２の導電型式のウエル（ｗｅｌｌ）領域２３０及びウエル領域２３０の中に形成されたソース領域３２２を含む。この例において、第２の導電型式はＰ−型式であり、またソース領域３２２はＮ＋ドーピングを持つ。Ｐ＋ヘビーボディー（ｈｅａｖｙ  ｂｏｄｙ）領域２４６もまた、半導体基板２５０の中に形成しても良い。
【００２１】
ゲート構造２３６はトレンチ２１０（ｂ）の中に形成され、それ故にトレンチゲート構造と考えても良い。ゲート構造２３６は、ドープされ又はドープされないポリシリコン、又は金属（例えば、耐熱金属）を含む如何なる適当な導電性材料を包含しても良い。この例において、ゲート構造２３６は、トレンチ２１０（ｂ）の中の誘電体材料２０６（ｂ）の中のＵ溝を満たす。他の実施例において、ゲート構造は誘電体材料中のＶ溝を満たすこともできるであろう。ゲート構造２３６を取り巻く誘電体材料２０６（ｂ）は、１つ又はそれよリ多くの、例えば、二酸化シリコン、窒化シリコン、ガラス、等を包含しても良い。
【００２２】
誘電体キャップ構造２０８は、ゲート構造２３６をソース領域２３２から隔離するため覆う。誘電体キャップ構造２０８は、例えば、ホウケイ酸ガラスを包含しても良い。ソース接点層２０２は、Ｎ＋ソース領域２３２と接触できる。このソース接点層２０２は、タングステン、又はポリサイド（ｐｏｌｙｃｉｄｅ）のような材料を包含できる。ソース金属層２４２は、アルミニュウムのような金属を包含してもよく、また誘電体キャップ構造２０８と同様に、ソース接点層２０２を覆うことができる。
【００２３】
複数のトレンチ２１０（ａ）−２１０（ｃ）が半導体基板２５０に形成される。トレンチ２１０（ａ）−２１０（ｃ）の各々は、主表面２５２からドリフト領域２４０の中に延びる。トレンチ２１０（ａ）−２１０（ｃ）の底部は、ドレイン領域２１８より上にあるが、ドレイン領域２１８の中に延びることができる。
【００２４】
異なる複数の電荷制御電極がＭＯＳＦＥＴ装置の中に存在する。各電荷制御電極は、如何なる適当な材料で形成されても良い。例えば、電荷制御電極はドープされ又はドープされないポリシリコン、又は金属から形成できる。
【００２５】
図１に示す例においては、第１の複数の電荷制御電極２１２（ａ）−２１２（ｂ）、第２の複数の電荷制御電極２１４（ａ）−２１４（ｂ）、及び第３の複数の電荷制御電極２１６（ａ）−２１６（ｂ）はそれぞれ第１、第２、及び第３のトレンチ２１０（ａ）−２１０（ｃ）に配置される。共通のトレンチ内の電荷制御電極は、積み重ねられた関係に示される。これら電荷制御電極は、相互から及びＮ−ドリフト領域２４０から、トレンチ２１０（ａ）−２１０（ｃ）の各々の内の誘電体材料２０６（ａ）−２０６（ｃ）により分離される。異なる複数の電荷制御電極内の電荷制御電極は、主表面２５２から同じ垂直距離とすることができる。例えば、電荷制御電極２１２（ａ），２１４（ａ），及び２１６（ａ）は、半導体基板２５２内の同じ垂直位置とすることができる。
【００２６】
この例において、各トレンチにおける各複数の電荷制御電極は２つの電荷制御電極からなる。２つの電荷制御電極は、図１に示される実施例においてトレンチ２１０（ａ）−２１０（ｃ）の各々に示されるが、如何なる適当な数の電荷制御電極も発明の実施例の各トレンチにおいて存在できることを理解すべきである。例えば、発明のいくつかの実施例において、３，４，５、等の垂直に積み重ねられた電荷制御電極が各トレンチに存在する。一般に、もしより多くの電荷制御電極が電荷制御電極の積み重ね当たりに存在すれば、より均一な電界をドリフト領域に作ることができる。
【００２７】
他の実施例（例えば、電界効果トランジスタ実施例）において、装置のドリフト領域に埋め込まれた１つの電荷制御電極（例えば、トレンチ当たり）が存在できる。この１つの電荷制御電極は、ゲート電極の直接下に配置されてもよく又はゲート電極の側方に配置することもできるであろう。電界効果トランジスタにおいて、１つ又はそれより多くの電荷制御電極は、好ましくはソース接点金属、ゲート電極及び／又はドレイン電極とは異なる電位にバイアスする。
【００２８】
ゲート電極を含むＭＯＳＦＥＴ装置実施例において、１つ又はそれより多くの電荷制御電極は、如何なる適当な領域にも位置させることができる。例えば、電荷制御電極は、例えば、（ｉ）ゲート電極の一方又は両側でゲート電極の直接下ではない、（ｉｉ）ゲート電極の直接下だけであるが、ゲート電極の両側ではない、又は（ｉｉｉ）ゲート電極の直接下でかつゲート電極の両側である。上に記した様にゲート電極はトレンチに入れられ又はプレーナで良い。
【００２９】
電荷制御電極２１２（ａ）−２１２（ｂ），２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）の各々は、半導体基板２５０の中又は上に形成しても良いバイアス素子（示されず）を用いて個々にバイアスできる。バイアス素子は、電荷制御電極２１２（ａ）−２１２（ｂ），２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）を、ソース接点金属２０２、ゲート電極２３６及び／又はドレイン電極２２６とは異なる電位にバイアスをすることができる。如何なる適当なバイアス素子も電荷制御電極をバイアスをするため使用できる。例えば、バイアス素子は、分圧器において異なる抵抗値をもつ抵抗器であることができる。代わりに、バイアス素子は、異なる電圧格付けをもつ一連のダイオードも使用できよう。適当なダイオードの例は、米国特許第５，０７９，６０８号に見出すことができ、これはその全体をここに組み入れる。いくつかの実施例において、バイアス素子は電荷制御電極に結合させても良い。例えば、ソース電極２４２は、電荷制御電極２１２（ａ）−２１２（ｂ），２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）に適切なバイアス電圧を与えるためにバイアス素子とタップ接続することもできよう。バイアス素子は、ゲート電極２１６、又はドレイン電極２２６に結合することもできよう。
【００３０】
各トレンチ中のバイアスされた電荷制御電極２１２（ａ）−２１２（ｂ），２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）は、半導体基板２５０のドリフト領域２４０内の電界を変えるのに使用できる。装置２００が閉塞状態にある時は、バイアスされた電荷制御電極２１２（ａ）−２１２（ｂ），２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）は、ドリフト領域２４０内の電界を変え、そのため、もし電荷制御手段がドリフト領域２１８に存在しないとすれば、結果として生じるドリフト領域２４０における電界プロファイルはより高く、かつより均一になる。好ましくは、バイアスされた電荷制御電極２１２（ａ）−２１２（ｂ），２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）は、ドリフト領域２４０内の電界を変え、そのためドリフト領域２１８の本質的部分を相当の又は少なくとも電流がソース領域２３２からドレイン領域２１８へドリフト領域２４０を通って流れる地帯において、電界は高くかつ本質的に均一である。
【００３１】
ドリフト領域における電界は、次の方程式により支配することができ、ここにＥは電界、Ｖｓは半導体基板におけるある点における電圧、ＶｃｃＥは電荷制御電極における電圧、及びｄは半導体基板における当該点と電荷制御電極との間の誘電体材料の厚みである。
【００３２】
【数１】
2005507160.tif 000002
【００３３】
例示的な例において、図１を参照すると、ドリフト領域２４０における約３．０ｘ１０５Ｖ／ｃｍの一般に一定の電界は、電荷制御電極２１４（ａ）−２１４（ｂ），２１６（ａ）−２１６（ｂ）を使用して作ることができる。トレンチ２１０（ｂ），２１０（ｃ）における誘電体材料２０６（ｂ），２０６（ｃ）の厚みｔは約１ミクロンで良い。ドリフト領域２４０における点Ａにおいて、半導体は約４０Ｖの電位を持つことができ、一方ドリフト領域２４０における点Ｂにおける電位は約６０Ｖである。水平方向に向いたドリフト領域２４０における約３．０ｘ１０５Ｖ／ｃｍの電界を一定に維持するために、それぞれのトレンチ２１０（ｂ），２１０（ｃ）における第１の電荷制御電極２１４（ａ），２１６（ａ）は、１０ｖにバイアスすることができ、一方第２の電荷制御電極２１４（ｂ），２１６（ｂ）は３０ｖにバイアスすることができる。この例で示した様に、異なる、個々の電荷制御電極に印加されるバイアス電圧はＰボディー／Ｎ−ドリフトジャンクションからドレイン領域の方へ増加することができる。この例に示すように、いくつかの実施例においては、半導体基板において同じ垂直位置にあるけれども、異なる複数の電荷制御電極内にある電荷制御電極は、およそ同じ電圧にバイアスすることができる。例えば、図１のＭＯＳＦＥＴ装置２００において、低い方の電荷制御電極２１２（ｂ），２１４（ｂ），２１６（ｂ）は同様にバイアスできる。しかし、いくつかの実施例においては、低い方の電荷制御電極２１２（ｂ），２１４（ｂ），２１６（ｂ）に印加されるバイアス電圧は、高い方の電荷制御電極２１２（ａ），２１４（ａ），２１６（ａ）に印加されるバイアス電圧とは異なるであろう。
【００３４】
半導体装置のドリフト領域において異なるバイアスをした電荷制御電極の使用は、ドリフト領域を横切る電界プロファイルを「平坦にする」（電荷制御電極のないドリフト領域に存在するであろう電界プロファイルと比較して）。もし電荷制御電極が存在しなければ、電界プロファイルはドリフト領域を横切って「三角」であろう。従来の装置において、電界は、ボディー／ドリフト又はウエル／ドリフトＰＮジャンクションにおいて最大で、ドレイン領域において最少である。電界プロファイルは、次にＰＮジャンクションからドレイン領域へ線形に減少する。本発明者は、半導体装置のドリフト領域を横切るより平坦でかつより高い電界プロファイルは増加した降伏電圧を導くことを決定した。ドリフト領域におけるより平坦でより高い電界は電荷制御電極を使用して作ることができる。一般に、ドリフト領域におけるより異なるバイアスの電荷制御電極の使用は、ドリフト領域におけるより均一な電界を生じる結果となる。
【００３５】
例示的に、図２（ａ）は、２つの積み重ねられた電荷制御電極を持つ垂直トレンチパワーＭＯＳＦＥＴ装置を通る電界及び降伏電位対垂直距離のグラフを示す。このグラフはコンピュータシミュレーションの結果である。ｘ軸上の低い方の値（即ち、Ｙ（ミクロン）はＭＯＳＦＥＴ装置のソース領域に最も近い半導体基板の中の点（複数）を表し、一方高い方の値はドレイン領域に最も近い点（複数）を表す。グラフのｘ軸上の値は半導体基板の中の一つの特定の垂直位置を表す。
【００３６】
図２（ａ）に示すグラフは、２つの線を持ち、距離の関数としての電界（Ｅｍ）の第１の線１２と距離の関数としての降伏電位を示している第２の線１４である。第１の線１２は、半導体基板（例えば、Ｐウエル／Ｎドリフトダイオード）の中のＰＮジャンクションにおける電界に対応するピーク１６（ａ）を含む。ピーク１６（ｂ）は、第１の電荷制御電極（例えば、図１の電荷制御電極２１６（ａ））に起因する局地最大電界に対応することができる。第１の電荷制御電極は、例えば、２５Ｖにバイアスしても良い。ピーク１６（ｂ）は、第２の電荷制御電極（例えば、図１の電荷制御電極２１６（ｂ））に起因する局地最大電界に対応することができる。第２の電荷制御電極は、例えば、６４Ｖにバイアスしても良い。図２（ａ）に示す様に、第１の線１２は一般に台形を持つ。それは、電荷制御電極とＰＮジャンクションが存在する所に局地最大点を持ち、また局地最大点の間に鞍部を持つ。もしより多くの電荷制御電極が使用されると、台形の頂部はより平坦になり又鞍部はより少なくなるであろう。第２の線１４は、降伏電位はＰＮジャンクションの近くでより小さくなり、又半導体装置のドリフト領域に接近するとより大きくなることを示す。第２の線１４により示される様に降伏電位はドリフト領域を通り緩やかに上昇する。
【００３７】
これと比較して、図２（ｂ）は、コンピュータシミュレーションにより作られるような、従来の垂直ＭＯＳＦＥＴ装置（電荷制御電極無しの）のための電界及び降伏電位対垂直距離のグラフを示す。このグラフは、第１の線２２及び第２の線２４を含む。第１の線２２は電界対距離の関数であり、一方第２の線２４は降伏電圧対距離の関数である。第１の線２２により示される様に、最大２６電界がＭＯＳＦＥＴ装置におけるＰＮジャンクションに存在し、また電界はドレイン領域の方に減少する。第１の線２２は、半導体装置の厚みを通る電界プロファイルは、図２（ａ）に示すような一般に平坦の代わりに「三角」である。第２の線２４は、降伏電圧はドレイン領域を通り速やかに上昇することを示す。
【００３８】
降伏電位対距離のためのグラフ関数の比較は、降伏電位は、発明の実施例によるＭＯＳＦＥＴ装置よりも、従来のＭＯＳＦＥＴ装置においてドレイン領域の方へ速やかに上昇することを示している。例えば、図２（ａ）における線１４と図２（ｂ）における線２６を比較する。コンピュータシミュレーションは、発明の実施例では、電荷制御電極を持たないＭＯＳＦＥＴ装置よりも、より高い降伏電圧を持つであろうことを示している。例えば、コンピュータシミュレーションは、同じドリフト領域キャアリヤ濃度に対して、従来のＭＯＳＦＥＴ装置の降伏電圧は約８０Ｖであり一方電荷制御電極を持つＭＯＳＦＥＴ装置の降伏電圧は約１３８Ｖと推定されたことを示している。
【００３９】
電荷制御電極を持つ種々の他の装置実施例は図３から６を参照して説明できる。
【００４０】
図３は、発明の別の実施例による垂直ＭＯＳＦＥＴ１００を示す。この垂直ＭＯＳＦＥＴ１００もまたＰ＋ウエル領域及びＮ＋ソース領域をその中に形成した半導体基板１５０を含む。Ｐ＋ボディー領域１４６もまたＮ＋ソース領域１３２に最も近くにある。ドレイン領域１１８及びドリフト領域１４０もまた半導体基板１５０の中に存在する。ドレイン電極１２６はＮ＋ドレイン領域１１８を含み、しかるにソース金属１０２はＮ＋ソース領域１３２を含む。この図において、垂直ＭＯＳＦＥＴ１００は、ゲート酸化物１２２に取り巻かれたプレーナゲート構造１２０を持つ。また、この例において、プレーナゲート構造１２０真下には電荷制御電極はない。
【００４１】
２つのトレンチ１１０（ａ）−１１０（ｂ）がそれぞれゲート構造１２０の反対側に配置される。各トレンチ１１０（ａ）−１１０（ｂ）は、積み重ねられた、電荷制御電極１１２（ａ）−１１２（ｂ），１１４（ａ）−１１４（ｂ）を含み、これらは相互から又ドリフト領域１４０の中の半導体材料から誘電体材料１０６（ａ），１０６（ｂ）により隔離される。上に記した様に、この例では、２つの電荷制御電極１１２（ａ）−１１２（ｂ），１１４（ａ）−１１４（ｂ）がトレンチ当たり又は複数の電荷制御電極当たりに存在するが、他の実施例においては、３，４，５、等、又はそれより多くの電荷制御電極がトレンチ当たり又は複数の電荷制御電極当たりに存在しても良い。
【００４２】
電荷制御電極１１２（ａ）−１１２（ｂ），１１４（ａ）−１１４（ｂ）は、垂直ＭＯＳＦＥＴ装置１００のドリフト領域１４０内の電界を本質的に均一に形成するため適切にバイアスされることができる。ダイオード又は分圧器のようなバイアス素子（示されず）が、電荷制御電極１１２（ａ）−１１２（ｂ），１１４（ａ）−１１４（ｂ）を適切にバイアスするため使用できる。バイアス素子は、垂直ＭＯＳＦＥＴ装置１００のソース、ゲート、又はドレインに結合できる。
【００４３】
図４は、発明の実施例によるパワーダイオード８０を示す。パワーダイオード８０は、第１の導電型式の第１の領域８６及び第２の導電型式の第２の領域８２を持つ半導体基板８５を含む。この例において、第１の領域８６はＮドーピングを持ち、また第２の領域８２はＰ＋ドーピングを持つ。半導体基板８５はまた、第１の導電型式（即ち、Ｎ＋領域）の接点領域８４を含む。
【００４４】
複数のトレンチ９８（ａ）−９８（ｄ）が半導体基板８５の中に形成される。各トレンチ９８（ａ）−９８（ｄ）は、半導体基板８５の主表面から所定距離半導体基板８５の中ヘ延びても良い。
【００４５】
各トレンチ９８（ａ）−９８（ｄ）は、複数の積み重ねられた、電荷制御電極９０（ａ）−９０（ｂ），９２（ａ）−９２（ｂ），９４（ａ）−９４（ｂ），９６（ａ）−９６（ｂ）を含む。以前に説明した実施例の様に、電荷制御電極はバイアス素子（示されず）を使用して異なるバイアスをしても良い。誘電体材料８８（ａ）−８８（ｄ）（例えば、二酸化シリコン）は、電荷制御電極９０（ａ）−９０（ｂ），９２（ａ）−９２（ｂ），９４（ａ）−９４（ｂ），９６（ａ）−９６（ｂ）を第１の導電型式の第１の領域８６における半導体材料から隔離するためトレンチ９８（ａ）−９８（ｄ）の各々の中に存在しても良い。
【００４６】
異なるバイアスをされた電荷制御電極９０（ａ）−９０（ｂ），９２（ａ）−９２（ｂ），９４（ａ）−９４（ｂ），９６（ａ）−９６（ｂ）は、パワーダイオード８０の降伏電圧を増加させるため第１の導電型式の第１の領域８６の至る所に均一の電界を形成できる。従来の実施例の様に、第１の導電型式の第１の領域８６は、パワーダイオードの順方向バイアス状態における抵抗を減少させ、一方ではパワーダイオードの逆バイアス状態における閉塞電圧を増加させるため、より重くドープされることができる。
【００４７】
図５は、発明の実施例によるバイポーラトランジスタ３００の横断面を示す。バイポーラトランジスタ３００は、Ｎ−ドリフト領域（又はＮ−エピ領域）３４０及びＮ＋領域３１８を持つ半導体基板３５０を含む。
【００４８】
半導体基板３５０はまた、Ｐベース領域３３０内に形成されたＮエミッタ領域３３２を含む。ベース金属３４２はＰベース領域３３０に結合されまたエミッタ金属３０２はエミッタ領域３３２に結合される。Ｎコレクタ領域３１６及びコレクタ金属３２６はエミッタ金属３０２及びＮエミッタ領域３３２から間隔を置いている。
【００４９】
レベル間（ｉｎｔｅｒｌｅｖｅｌ）誘電体層３０６は、ベース金属３４２及びエミッタ金属３０２を隔離する。レベル間誘電体層３０６はまたバイアスされた電荷制御電極３１４（ａ），３１４（ｂ）をカプセルに封じ込める。バイアス素子（示されず）は電荷制御電極３１４（ａ），３１４（ｂ）を異なる電位でバイアスするのに適合している。バイアス素子は、ベース金属３４２、ソースエミッタ金属３０２、又はコレクタ金属３２６に結合しても良い。電荷制御電極３１４（ａ），３１４（ｂ）が正しくバイアスされる時は、これらはＰベース領域３３０とＮコレクタ領域３１６との間のドリフト領域３４０の地域内の電界を制御できる。
【００５０】
代わりの実施例において、電荷制御電極３１４（ａ），３１４（ｂ）は、バイポーラトランジスタ３００のドリフト領域３４０の中に埋め込むこともできよう。誘電体材料は、埋め込まれた電荷制御電極を覆うことができる。
【００５１】
図６は、発明の実施例による側面ＭＯＳＦＥＴ装置４００を示す。側面ＭＯＳＦＥＴ装置４００は、Ｎ−ドリフト領域４４０とＮ＋領域４１８を持つ半導体基板４５０を含む。Ｐ−ウェル領域４３０が半導体基板４５０の中に形成される。Ｐ＋ボディー領域４３０及びＮ＋ソース領域４３２はＰ−ウェル領域４３０内に形成される。Ｎ＋ドレイン領域４２８は、Ｐ−ウェル領域４３０からドリフト領域４４０により分離される。ソース金属４４２及びドレイン金属４２６はそれぞれＮ＋ソース領域４３２及びＮ＋ドレイン領域４２８に結合される。
【００５２】
プレーナゲート構造４１６が、Ｎ＋ソース領域４３２とＮ＋ドレイン領域４２８との間にある。バイアスされた電極４１４（ａ），４１４（ｂ）は、半導体基板４５０の主表面から間隔を置いている。バイアスされた電極４１４（ａ），４１４（ｂ）及びプレーナゲート構造は、レベル間誘電体層４０６により覆われる。バイアス素子（示めされず）が電極４１４（ａ），４１４（ｂ）をバイアスするため使用されても良い。
【００５３】
代わりの実施例において、電荷制御電極４１４（ａ），４１４（ｂ）は、ＭＯＳＦＥＴ装置４００のドリフト領域４４０の中に埋め込まれることもできよう。誘電体材料が埋め込まれた電荷制御電極を覆うことができる。
【００５４】
発明の他の実施例は、電荷制御電極を持つ半導体装置を形成するための方法を対象とする。例えば、いくつかの実施例において、第１の導電型式の第１の領域を持つ半導体基板が得られる。第２の導電型式の第２の領域が半導体基板の中に形成される。第２の導電型式の第２の領域の形成の前又は後に、第１の電荷制御電極及び第２の電荷制御電極が形成される。第１及び第２の電荷制御電極は相互に隣接しかつ半導体基板の中又は半導体基板の上に形成しても良い。第１の電荷制御電極は第１の電荷制御電極とは異なるバイアスに適合している。
【００５５】
積み重ねられた電荷制御電極を半導体基板におけるトレンチ内に形成するための例示的方法実施例は図７（ａ）から７（ｂ）を参照して説明できる。
【００５６】
図７（ａ）を参照すると、半導体基板５００は最初に得ることができ、トレンチ５０２は半導体基板５００の中にエッチングできる。異方性エッチング工程がトレンチ５０２を形成するため使用できる。トレンチ５０２を形成した後、第１の酸化物層５０４がトレンチ５０２の壁の上及び半導体基板５００の主表面の上に形成される。第１の酸化物層５０２は、例えば、酸化工程又は化学蒸着法（ＣＶＤ）のような付着工程により形成できる。
【００５７】
図７（ｂ）を参照すると、酸化物層５０４を形成した後、ポリシリコン層５１０が半導体基板５００の上に形成でき、そのためトレンチ５０２はポリシリコンで満たされる。トレンチ５０２を満たすポリシリコンは、第１の電荷制御電極（示されず）を形成するため使用できる。
【００５８】
図７（ｃ）を参照すると、ポリシリコン層５１０を形成した後、第１の電荷制御電極５０８を形成するためポリシリコンくぼみエッチ（ｅｔｃｈ）が遂行される。典型的に、ポリシリコン層５１０は、ドライＲＩＥ（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈ）エッチ工程でエッチされる。図７（ｃ）に示す様に、作られる電荷制御電極５０８は、半導体基板５００の主表面より十分の下に配置され、また半導体基板５００内に埋め込まれる。
【００５９】
図７（ｄ）を参照すると、第１の電荷制御電極５０８を形成した後、トレンチ５０２の空の空間を満たすため、誘電体層５１４を半導体基板５００上に付着させることができる。誘電体層５１４は、例えば、ＢＰＳＧ（ホウケイ酸ガラス）又はＢＳＧ（ボロシリケートガラス）のようなガラスを包含しても良い。もし、ガラスが使用されると、このガラスは、例えば、これに続くリフロー（ｒｅｆｌｏｗ）ステップをもつ化学蒸着工程を使用して付着させることができる。リフローステップにおいては、ガラスを流すため全体の構造が加熱されそのためガラスはトレンチ５０２の空の空間を満たすことができる。代わりに、シリコン酸化物又は窒化シリコンが誘電体層５１４に使用できよう。
【００６０】
図７（ｅ）を参照すると、誘電体層５１４を付着させた後、それは別のくぼみエッチ工程において適当なエッチアント（ｅｔｃｈａｎｔ）を用いてエッチされる。誘電体層５１４は、誘電体構造５１６が第１の電荷制御電極５０８の上にあるようにエッチされる。誘電体構造５１６は、第１の電荷制御電極５０８と後で形成される第２の電荷制御電極（示されず）との間の障壁として役立つことができる。
【００６１】
図７（ｆ）を参照すると、誘電体構造５１６を形成した後、第２の酸化物層５１８が、半導体基板５００上に形成されることができる。前に説明した第１の酸化物層の様に、第２の酸化物層５１８は、酸化工程又は化学蒸着工程（例えば、ＣＶＤ）を使用して形成できる。
【００６２】
図７（ｇ）を参照すると、第２の酸化物層５１８を形成した後、別のポリシリコン層５２０を半導体基板５００上に形成できる。ポリシリコン層５２０は、前に説明したポリシリコン層と同じ又は異なる方法で形成できる。
【００６３】
図７（ｈ）を参照すると、ポリシリコン層５２０を形成した後、第２の電荷制御電極５２２を形成するため別のエッチ工程が遂行される。この例において、第２の電荷制御電極５２２は半導体基板５００の主表面５３０より下に配置される。第１及び第２の電荷制御電極５０８、５２２は、相互からかつ半導体基板５００における半導体材料から誘電体材料により分離される。
【００６４】
図７（ｉ）を参照すると、第２の電荷制御電極５２２が形成された後、第２の酸化物層５１８の一部分を除去することができ、そのため残りの部分は半導体基板５００の主表面より下にある。ここに記載される一般工程シーケンスが、追加の電荷制御電極を第２の電荷制御電極５２２の上部に、又は側面に形成するため使用できるであろうことは明白である。
【００６５】
第１及び第２の電荷制御電極５０８、５２２が形成された後、ＭＯＳＦＥＴ装置（例えば、ウエル形成、ボディー形成、ソース形成、等）を形成するため使用される周知の工程が図７（ｉ）に示す構造上に遂行できる。代わりに、ウエル形成、ボディー形成、ソース形成のような１つ又はそれより多くのＭＯＳＦＥＴ装置工程が、第１及び／又は第２の電荷制御電極５０８、５２２の形成前に遂行できる。
【００６６】
ウエル領域、ゲート構造、ソース領域、及びヘビーボディー（ｈｅａｖｙ  ｂｏｄｉｅｓ）の形成に関する追加の詳細は、ブライアン  スッツェキモ、ドチャウ、ステイーブンサップ、アイザックベンキュア、及びデイーンエドワードプロブストによる「電界効果トランジスタ及びその製造の方法」と題する米国特許出願第０８／９７０，２２１号に提供されている。この出願は、本出願の譲受人と同じ譲受人に譲渡され、またこの出願は、あらゆる目的のためその全体をここに引用して組み入れる。
【００６７】
図７（ａ）から図７（ｉ）を参照して述べた工程シーケンスはまた、ゲート構造をもつトレンチ及びトレンチの中の電荷制御電極を形成するため使用できる。例えば、図７（ｈ）に示す電荷制御電極５２２は、電荷制御電極の代わりにゲート構造として形成できるであろう。この場合、形成されたゲート構造の下に１つの電荷制御電極５０８があるであろう。
【００６８】
いくつかの実施例において、主表面、ドリフト領域、及びドレイン領域をもつ第１の導電型式の半導体基板を準備することにより電界効果トランジスタが形成できる。第２の導電型式のウエル領域が半導体基板の中に形成され、また第１の導電型式のソース領域がウエル領域の中に形成される。ソース領域が形成された後、ソース接点層がソース領域の上に形成される。これらのステップの前又は後に、ゲート電極がソース領域に隣接して形成される。ソース領域及び／又はゲート電極が形成される前又は後に、１つ又はそれより多くの電荷制御電極が形成されまたドリフト領域内に埋め込まれる。各電荷制御電極は、ゲート電極又はソース接点層とは異なる電位にバイアスされるのに適合しており、また各電荷制御電極はドリフト領域内の電界を制御するのに適合している。誘電体材料が電荷制御電極の周りに１つ又はそれより多くのステップで形成される。電荷制御電極の形成及び電荷制御電極を覆う誘電体材料は図７（ａ）から図７（ｉ）に示される。
【００６９】
いくつかの特定の実施例が、上に示されかつ記載されたが発明の実施例はそれらには限定されない。例えば、示されかつ記載されたドーピング極性は反転することができ、及び／又は種々の素子のドーピング濃度は発明から逸脱することなく変更できることが理解される。
【００７０】
前述は、本発明のいくつかの好ましい実施例を対象としており、発明の他の及びさらなる実施例は発明の基本的範囲から逸脱することなく考え出すことができる。このような代わりの実施例は、本発明の範囲内に含まれることを意図している。さらに、発明の１つ又はそれ以上の実施例の特徴は、発明の他の実施例の１つ又はそれ以上の特徴と発明の範囲から逸脱することなく組み合わせることができる。例えば、図１の垂直装置はゲートの下に電荷制御電極を示さないが、発明の他の実施例においては電荷制御電極はゲートの下にあることができるであろう。
【図面の簡単な説明】
【００７１】
発明のこれら及び他の実施例は以下の図面及び詳細な説明を参照して記載される。
【図１】発明の実施例による垂直トレンチＭＯＳＦＥＴ装置の横断面図である。
【図２（ａ）】発明の実施例による垂直トレンチＭＯＳＦＥＴ装置における電界及び降伏電位対距離（ミクロン）のグラフである。
【図２（ｂ）】電荷制御電極のない従来の垂直トレンチＭＯＳＦＥＴ装置による垂直トレンチＭＯＳＦＥＴ装置における電界及び降伏電位対距離（ミクロンで）のグラフである。
【図３】発明の実施例による垂直プレーナＭＯＳＦＥＴ装置の横断面図である。
【図４】発明の実施例によるパワーダイオード装置の横断面図である。
【図５】発明の実施例によるバイポーラトランジスタの横断面図である。
【図６】発明の実施例による側面ＭＯＳＦＥＴの横断面図である。
【図７（ａ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｂ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｃ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｄ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｅ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｆ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｇ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｈ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図７（ｉ）】積み重ねられた電極がその内部に形成されるような半導体基板の横断面を示す。
【図２Ａ】
2005507160.tif 000003
【図２Ｂ】
2005507160.tif 000004
【図５】
2005507160.tif 000005
【図６】
2005507160.tif 000006
【国際公開パンフレット】
2005507160.tif 000007
2005507160.tif 000008
2005507160.tif 000009
2005507160.tif 000010
2005507160.tif 000011
2005507160.tif 000012
2005507160.tif 000013
2005507160.tif 000014
2005507160.tif 000015
2005507160.tif 000016
2005507160.tif 000017
2005507160.tif 000018
2005507160.tif 000019
2005507160.tif 000020
2005507160.tif 000021
2005507160.tif 000022
2005507160.tif 000023
2005507160.tif 000024
2005507160.tif 000025
2005507160.tif 000026
2005507160.tif 000027
2005507160.tif 000028
2005507160.tif 000029
2005507160.tif 000030
2005507160.tif 000031
2005507160.tif 000032
2005507160.tif 000033
2005507160.tif 000034
2005507160.tif 000035
2005507160.tif 000036
2005507160.tif 000037
2005507160.tif 000038
2005507160.tif 000039
【国際公開パンフレット（コレクトバージョン）】
2005507160.tif 000040
【手続補正書】
【提出日】平成15年11月6日(2003.11.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体装置であって、
ａ）半導体基板と、
ｂ）半導体基板の中の第１の導電性型式の第１の領域と、
ｃ）半導体基板の中の第２の導電性型式の第２の領域と、第１の領域と第２の領域とにおいてｐｎジャンクションを形成し、
ｄ）第１と第２の領域の一方における電界に影響を与えるための半導体基板により集積された複数の電荷制御電極であって、相互に異なるバイアスをされるように複数個の電荷制御電極における少なくとも２つが電気的に減結合されており、かつ、
ｅ）積み重ねられた電荷制御電極の各々の周りに配置された誘電体材料と、を包含する半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、そこに当該半導体装置はパワーダイオードである半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、そこに当該半導体装置はバイポーラトランジスタである、半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、そこに当該半導体基板はトレンチを包含し、またそこに当該複数の電荷制御電極における電荷制御電極はトレンチ内に積み重ねられている、半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、そこに第１の導電性型式はｎ型式であり、また第２の導電性型式はｐ型式である、半導体装置。
【請求項６】
請求項１に記載の半導体装置であって、そこに当該複数の電荷制御電極の各々はポリシリコンを包含する、半導体装置。
【請求項７】
請求項１に記載の半導体装置であって、そこに当該複数の電荷制御電極は、第１の領域の中に一般に均一な電界を作るためにバイアスされる半導体装置。
【請求項８】
電界効果トランジスタであって、
ａ）主表面、ドリフト領域、及びドレイン領域を持つ第１の導電性型式の半導体基板と、
ｂ）半導体基板の中に形成された第２の導電性型式のウエル領域と、
ｃ）ウエル領域の中に形成された第１の導電性型式のソース領域と、
ｄ）ソース領域に隣接して形成されたゲート電極と、
ｅ）ドリフト領域内に埋め込まれた複数の積み重ねられた電荷制御電極であって、複数個の電荷制御電極における少なくとも２つが相互に異なるバイアスをされるのに適合され、
ｆ）積み重ねられた電荷制御電極の各々の周りに配置された誘電体材料と、
を包含する電界効果トランジスタ。
【請求項９】
請求項８に記載の電界効果トランジスタであって、そこに当該複数の積み重ねられた電荷制御電極はゲート電極の直接下にある、電界効果トランジスタ。
【請求項１０】
請求項８に記載の電界効果トランジスタであって、そこに当該ゲート電極はトレンチに入れられたゲート電極である、電界効果トランジスタ。
【請求項１１】
請求項８に記載の電界効果トランジスタであって、更に、当該複数の電荷制御電極内の電荷制御電極を夫々バイアス出来る複数のバイアス素子を包含する、電界効果トランジスタ。
【請求項１２】
請求項８に記載の電界効果トランジスタであって、そこに当該複数の積み重ねられた電荷制御電極は、ゲート電極の一つの側面に配置されている、電界効果トランジスタ。
【請求項１３】
請求項８に記載の電界効果トランジスタであって、そこに当該複数の積み重ねられた電荷制御電極は、第１の複数の積み重ねられた制御電極であり、またそこに電界効果トランジスタは、更に第２の複数の積み重ねられた制御電極を含む、電界効果トランジスタ。
【請求項１４】
請求項８に記載の電界効果トランジスタであって、そこに当該複数の積み重ねられた電荷制御電極は、半導体基板のドリフト領域内の電界プロファイルを調節するのに適合し、そのため、ドリフト領域の至る所の電界の大きさは一般に均一で、２ｘ１０5Ｖ／ｃｍを超える、電界効果トランジスタ。
【請求項１５】
請求項８に記載の電界効果トランジスタであって、更にトレンチを包含し、そこに当該複数の積み重ねられた電荷制御電極内の電荷制御電極は、トレンチ内に配置される、電界効果トランジスタ。
【請求項１６】
請求項９に記載の電界効果トランジスタであって、更にトレンチを包含し、そこに当該複数の積み重ねられた電荷制御電極内の電荷制御電極は、トレンチ内に配置される、電界効果トランジスタ。
【請求項１７】
請求項９に記載の電界効果トランジスタであって、そこに当該電界効果トランジスタは、パワー金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、電界効果トランジスタ。
【請求項１８】
半導体装置を形成するための方法であって、前記方法が、
ａ）第１の導電性型式の第１の領域を持つ半導体基板を準備し、
ｂ）半導体基板の中に第２の導電性型式の一つの領域を形成し、第１の領域と第２の導電性型式の領域とにおいてｐｎジャンクションを形成し、
ｃ）第１の電荷制御電極を形成し、
ｄ）第２の電荷制御電極を形成し、第１の領域と第２の導電性型式の領域の１つにおける電界に影響を与えるように、前記第１，２の電荷制御電極が半導体基板により集積され、第１の電荷制御電極が、第２の電荷制御電極とは異なるバイアスをされるのに適合している、半導体装置を形成するための方法。
【請求項１９】
請求項１８に記載の方法であって、更に当該半導体基板の中にトレンチを形成することを包含し、またそこに当該第１の電荷制御電極の形成は、導電性材料をトレンチの中に付着させ、そして次に付着した導電性材料をエッチングすることを包含する、半導体装置を形成するための方法。
【請求項２０】
請求項１９に記載の方法であって、そこに当該導電性材料は第１の導電性材料であり、またそこに第２の電荷制御電極の形成は、トレンチの中に第２の導電性材料を付着させ、次に付着した第２の導電性材料をエッチングすることを包含する、半導体装置を形成するための方法。
【請求項２１】
請求項１８に記載の方法であって、更に
当該半導体基板の中にトレンチに入れられたゲート構造を形成することを包含する、半導体装置を形成するための方法。
【請求項２２】
請求項１８に記載の方法であって、そこに当該第１及び第２の電荷制御電極はポリシリコンを包含する、半導体装置を形成するための方法。
【請求項２３】
請求項１８に記載の方法であって、そこに当該方法は、更に複数のバイアス素子を当該半導体基板の上又は中に形成することを包含し、そこに当該バイアス素子は、当該第１及び第２の電荷制御電極を異なる電圧にバイアスするのに適合している、半導体装置を形成するための方法。
【請求項２４】
請求項１８に記載の方法であって、そこに当該半導体装置は、パワーＭＯＳＦＥＴである、半導体装置を形成するための方法。
【請求項２５】
電界効果トランジスタであって、
ａ）主表面、ドリフト領域、及びドレイン領域を持つ第１の導電性型式の半導体基板と、
ｂ）当該半導体基板の中に形成された第２の導電性型式のウエル領域と、
ｃ）当該ウエル領域の中に形成された第１の導電性型式のソース領域と、
ｄ）当該ソース領域に結合されたゲート接点層と、
ｅ）当該ソース領域に隣接して形成されたゲート電極と、
ｆ）当該ドリフト領域の中に埋め込まれた電荷制御電極であって、そこに電荷制御電極はソース接点層と異なる電位にバイアスされるのに適合し、またドリフト領域の中の電界を制御するのに適合しており、
ｇ）当該電荷制御電極の周りに配置された誘電体材料と、
を包含する電界効果トランジスタ。
【請求項２６】
請求項２５に記載の電界効果トランジスタであって、更に当該電荷制御電極を異なる電位にバイアスするのに適合したバイアス素子を包含する、電界効果トランジスタ。
【請求項２７】
請求項２５に記載の電界効果トランジスタであって、そこに当該ゲート電極はトレンチに入れられたゲート電極である、電界効果トランジスタ。
【請求項２８】
請求項２５に記載の電界効果トランジスタであって、そこに当該電荷制御電極はゲート電極の直接下にある、電界効果トランジスタ。
【請求項２９】
請求項２５に記載の電界効果トランジスタであって、そこに当該電荷制御電極はゲート電極の直接下にあり、またそこに当該ゲート電極はトレンチに入れられたゲート電極である、電界効果トランジスタ。
【請求項３０】
電界効果トランジスタを形成する方法であって、
ａ）主表面、ドリフト領域、及びドレイン領域を持つ第１の導電性型式の半導体基板を準備し、
ｂ）当該半導体基板の中に第２の導電性型式のウエル領域を形成し、
ｃ）当該ウエル領域の中に第１の導電性型式のソース領域を形成し、
ｄ）当該ソース領域の上にソース接点層を形成し、
ｅ）当該ソース領域に隣接してゲート電極を形成し、
ｆ）当該ドリフト領域の中に電荷制御電極を形成し、そこに電荷制御電極はソース接点層と異なる電位にバイアスされるのに適合し、またドリフト領域の中の電界を制御するのに適合しており、
ｇ）当該電荷制御電極の周りに誘電体材料を形成すること、を包含する電界効果トランジスタを形成する方法。
【請求項３１】
請求項３０に記載の方法であって、そこに当該ゲート電極はトレンチに入れられたゲート電極である、電界効果トランジスタを形成する方法。
【請求項３２】
請求項３０に記載の方法であって、更に
バイアス素子を形成することを包含し、そこに当該バイアス素子は電荷制御電極をバイアスするのに適合している、バイアス素子を形成する方法。
【請求項３３】
請求項１に記載の半導体装置であって、さらに複数個の電荷制御電極における少なくとも２つが相互にバイアスするように連結するバイアス素子を含む、半導体装置。
【請求項３４】
請求項１に記載の半導体装置であって、複数個の電荷制御電極における少なくとも２つが半導体装置の表面にお互い平行に近接するように配置されている、半導体装置。
【請求項３５】
請求項３４に記載の半導体装置であって、複数個の電荷制御電極が、第１および第２の半導体領域における１つに形成された１つまたはそれ以上のトレンチ内にある、半導体装置。
【請求項３６】
請求項３４に記載の半導体装置であって、複数個の電荷制御電極が覆っており、第１および第２の半導体領域の１つの表面から絶縁されている、半導体装置。
【請求項３７】
請求項２に記載の半導体装置であって、前記パワーダイオードが第１の領域と連結されたアノード電極と、第２の領域に連結されたカソード電極とを有し、複数個の電荷制御電極がアノード電極とカソード電極の間に位置される、半導体装置。
【国際調査報告】
2005507160.tif 000041
2005507160.tif 000042
2005507160.tif 000043