(57)【要約】本発明は、多層モジュールとして、並んで配置された少なくとも３つの多層キャパシタ（Ｋ１，Ｋ２，Ｋ３，Ｋ４）を備えた多重共振器フィルタに関する。各多層キャパシタは少なくとも２つの異なる容量（Ｃ１，Ｃ２，Ｃ３）を有しているが、そのうち外側の２つの多層キャパシタ（Ｋ１，Ｋ４）は等しい容量（Ｃ１）を有する。本発明のフィルタは改善された挿入減衰量を有する。
2005538622.tif 000002
【特許請求の範囲】
【請求項１】
多層モジュールとして、並んで配置された少なくとも３つの多層キャパシタ（Ｋ１，Ｋ２，Ｋ３，Ｋ４）を備えており、
該多層キャパシタは少なくとも２つの異なる容量（Ｃ１，Ｃ２，Ｃ３）を有しているが、そのうち外側の２つの多層キャパシタ（Ｋ１，Ｋ４）は等しい容量（Ｃ１）を有する
ことを特徴とする多重共振器フィルタ。
【請求項２】
各多層キャパシタ（Ｋ１，Ｋ２，Ｋ３，Ｋ４）は相互に並列に接続されている、請求項１記載のフィルタ。
【請求項３】
基体（１）を有しており、該基体は上下の誘電体層（４）とそのあいだに配置された電極層（５１〜５４；６１〜６４）から成る積層体を有する、請求項１または２記載のフィルタ。
【請求項４】
電極層（５１〜５４；６１〜６４）の外部コンタクト（７１，７２）は基体（１）の端面（８１，８２）に配置されている、請求項３記載のフィルタ。
【請求項５】
それぞれのキャパシタ（Ｋ１，Ｋ２，Ｋ３，Ｋ４）に属する電極層（５１〜５４；６１〜６４）は基体（１）の内部で相互に接続されている、請求項３または４記載のフィルタ。
【請求項６】
各電極層（５１〜５４；６１〜６４）は基体（１）の長手方向に延在している、請求項３から５までのいずれか１項記載のフィルタ。
【請求項７】
各電極層（５１〜５４；６１〜６４）は基体（１）の長手方向に対して横断方向に延在している、請求項３から５までのいずれか１項記載のフィルタ。
【請求項８】
電極層（５１〜５４；６１〜６４）の外部コンタクト（７１１〜７１４；７２１〜７２４；７１，７２）は基体（１）の側面（１０１，１０２）に配置されている、請求項３から６までのいずれか１項記載のフィルタ。
【請求項９】
各多層キャパシタ（Ｋ１，Ｋ２，Ｋ３，Ｋ４）は基体（１）の外側で相互に並列に接続されている、請求項３から７までのいずれか１項記載のフィルタ。
【請求項１０】
３つの多層キャパシタ（Ｋ１，Ｋ２，Ｋ３）が設けられている、請求項１から９までのいずれか１項記載のフィルタ。
【請求項１１】
４つの多層キャパシタ（Ｋ１，Ｋ２，Ｋ３，Ｋ４）が設けられており、そのうち内側の２つの多層キャパシタ（Ｋ２，Ｋ３）が等しい容量（Ｃ２）を有する、請求項１から９までのいずれか１項記載のフィルタ。
【請求項１２】
多層キャパシタ（Ｋ１，Ｋ２，Ｋ３，Ｋ４）は電極層（５１〜５４；６１〜６４）のインダクタンスおよび線路（１１０，１１１）のインダクタンスとともにＬＣフィルタを形成している、請求項１から１１までのいずれか１項記載のフィルタ。
【請求項１３】
誘電体層（４）はチタン酸バリウムをベースとしたセラミクスキャパシタを含む、請求項３から１２までのいずれか１項記載のフィルタ。
【請求項１４】
電極層はバリスタ効果を有するセラミクス材料を含む、請求項３から１３までのいずれか１項記載のフィルタ。
【請求項１５】
基体（１）は６ｍｍ２よりも小さい底面積を有する、請求項３から１４までのいずれか１項記載のフィルタ。
【請求項１６】
外側の２つの多層キャパシタ（Ｋ１，Ｋ４）に属する各電極層（５１〜５４；６１〜６４）は等しい面積を有する、請求項３から１５までのいずれか１項記載のフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の多層キャパシタを有する多重共振器フィルタに関する。
【０００２】
米国特許第５８９８５６２号明細書から、多層モジュール内に異なる容量の２つの多層キャパシタが並んで集積された多重共振器フィルタが公知である。このモジュールは障害信号を減衰させるために、各キャパシタの容量によって設定される２つの周波数で使用される。ただしこの公知のモジュールは減衰値が充分でないという欠点を有する。
【０００３】
したがって本発明の課題は、良好な減衰値を有する多重共振器フィルタを提供することである。
【０００４】
この課題は請求項１記載の多重共振器フィルタによって解決される。本発明の有利な実施形態は従属請求項から得られる。
【０００５】
多重共振器フィルタは多層モジュールとして、並んで配置された少なくとも３つの多層キャパシタを備えている。ここで多層キャパシタは少なくとも２つの異なる容量を有しているが、一列に配置された多層キャパシタのうち外側の２つの多層キャパシタは等しい容量を有する。
【０００６】
一列にキャパシタを並べ、等しい容量のキャパシタを列の縁部に配置した多重共振器フィルタの構造により、フィルタ内の電磁場が分離され、フィルタの個々の共振周波数における減衰特性が改善される。
【０００７】
ここから本発明の多重共振器フィルタが改善された減衰特性を有するという格別の効果が得られる。
【０００８】
本発明の多重共振器フィルタの１つの有利な実施形態では、多層キャパシタは相互に並列に接続されている。並列回路により、多重共振器フィルタのフィルタ特性も付加的に改善される。
【０００９】
本発明の多重共振器フィルタの別の有利な実施形態では、基体が設けられ、この基体は上下に並べられた誘電体層とそのあいだに配置された電極層から成る積層体を有する。この実施形態によれば、多重共振器フィルタを実現するために、多層キャパシタ製造の周知の技術を利用することができる。
【００１０】
多層キャパシタは一般に、モジュール内部で櫛状にかみ合った電極の積層体として内部の電極層により形成される。内部電極の積層体はそれぞれ共通に１つの外部コンタクトへ接続されている。
【００１１】
本発明の多重共振器フィルタの別の有利な実施形態では、電極層の外部コンタクトは基体の端面に配置されている。
【００１２】
本発明の多重共振器フィルタの別の有利な実施形態では、異なるキャパシタに対応する電極層どうしが基体の内部で相互に接続されている。これにより有利には基体の内部、すなわちモジュールの内部で個々のキャパシタの並列回路が実現される。
【００１３】
本発明の多重共振器フィルタの別の有利な実施形態では、各電極層は基体の長手方向に延在している。また別の実施形態として、各電極層が基体の長手方向に対して横断方向に延在していてもよい。
【００１４】
本発明の多重共振器フィルタの別の有利な実施形態では、電極層の外部コンタクトは基体の側面に配置されている。この実施形態によれば、外部コンタクトを個々のキャパシタにそれぞれ対応させ、所望のキャパシタへの接続をモジュール実装用の配線板上で行うことができる。こうしてモジュール利用のフレキシビリティが有利に高められる。
【００１５】
特にこのことは多層キャパシタを基体の外部で相互に並列に接続することにより実現される。
【００１６】
本発明の多重共振器フィルタの別の有利な実施形態では、３つの多層キャパシタが設けられている。また別の実施形態として、４つの多層キャパシタを設け、そのうち内側の２つの多層キャパシタが等しい容量を有するように構成してもよい。
【００１７】
本発明の多重共振器フィルタの別の有利な実施形態では、多層キャパシタは電極層のインダクタンスおよび線路のインダクタンスとともにＬＣフィルタを形成している。モジュールにインダクタンスを加えることにより、モジュールのフィルタ特性はいっそう改善される。フィルタに必要なインダクタンスを線路および電極層から得ることにより、相応の電極層または線路を配置してインダクタンスを所望の大きさに調整することができる。
【００１８】
本発明の多重共振器フィルタの別の有利な実施形態では、誘電体層はチタン酸バリウムをベースとしたセラミクスキャパシタを含む。例えば誘電体層としていわゆる“Ｃ０Ｇ”セラミクスが用いられる。この種の材料は例えば（Ｂａ，Ｓｍ）ＮｄＴｉＯ６セラミクスである。また“Ｘ７Ｒ”セラミクス、例えばドープされたチタン酸バリウムを使用してもよい。
【００１９】
別の実施形態では、誘電体層はバリスタ効果を有するキャパシタ材料を含む。バリスタ効果を有するキャパシタ材料として例えばＺｎＯ−ＢｉまたはＺｎＯ−Ｐｒベースのセラミクス材料が用いられる。こうした誘電体層はキャパシタのほか、別の素子として多層モジュール内へバリスタを集積する際に有利である。
【００２０】
さらに個々の素子の内部でキャパシタセラミクスおよびバリスタ効果を有するセラミクス材料を相互に結合することもできる。
【００２１】
本発明の多重共振器フィルタの別の有利な実施形態では、基体は６ｍｍ２よりも小さい底面積を有する。この実施形態によれば、モジュールの必要面積がきわめて小さくなり、微細な回路を製造できるという利点が得られる。
【００２２】
本発明の多重共振器フィルタの別の有利な実施形態では、外側の２つの多層キャパシタに属する各電極層は等しい面積を有する。この実施形態によれば、等しい面積のキャパシタによって等しい容量が特に簡単に実現される。
【００２３】
以下に本発明を図示の実施例に則して詳細に説明する。図１には多重共振器フィルタの概略的な断面図が示されている。図２には図１のモジュールの挿入減衰量が示されている。図３には多重共振器フィルタの外部構造が示されており、ここで１，１Ａ，１Ｄには図３の外部構造を有するフィルタの第１の内部構造、２，２Ａ、２Ｄには図３の外部構造を有するフィルタの第２の内部構造、３，３Ａ，３Ｄには図３の外部構造を有するフィルタの第３の内部構造、４，４Ａ，４Ｄには図３の外部構造を有するフィルタの第４の内部構造が示されている。図４には多重共振器フィルタの別の外部構造が示されており、ここで１，１Ａ，１Ｄには図４の外部構造を有するフィルタの第１の内部構造、２，２Ａ，２Ｄには図４の外部構造を有するフィルタの第２の内部構造が示されている。図５には多重共振器フィルタの別の外部構造が示されており、ここで１，１Ａ，１Ｄには図５の外部構造を有するフィルタの第１の内部構造、２，２Ａ，２Ｄには図５の外部構造を有するフィルタの第２の内部構造が示されている。
【００２４】
図１には基体１を備えた多重共振器フィルタが示されている。基体１の内部にはキャパシタＫ１〜Ｋ４が一列に配置されている。各キャパシタＫ１〜Ｋ４はそれぞれ第１のキャパシタ端子２１１〜２１４と第２のキャパシタ端子２２１〜２２４とに接続されている。キャパシタＫ１〜Ｋ４にそれぞれ対応する第１のキャパシタ端子２１１〜２１４はコンタクト３１を介して相互に電気的に接続されている。キャパシタＫ１〜Ｋ４にそれぞれ対応する第２のキャパシタ端子２２１〜２２４はコンタクト３２を介して相互に電気的に接続されている。コンタクト３１，３２によりキャパシタＫ１〜Ｋ４の並列回路が実現される。キャパシタＫ１〜Ｋ４は容量Ｃ１〜Ｃ３を有するように構成されており、そのうちキャパシタＫ１，Ｋ４が等しい容量Ｃ１を有する。キャパシタＫ２は容量Ｃ２、キャパシタＫ３は容量Ｃ３を有する。キャパシタＣ２，Ｃ３は等しくても異なっていてもよい。
【００２５】
図２には図１の多重共振器フィルタの減衰特性が示されている。ここでは図１の２つのキャパシタＫ２，Ｋ３が等しい容量Ｃ２を有しているケースを考察する。図２ではフィルタに印加された電気信号の減衰量Ｓ［ｄＢ］が周波数ｆ［ＧＨｚ］に関して示されている。図２からわかるように、共振周波数ｆ１，ｆ２で−４０ｄＢよりも小さいきわめて高い減衰が測定されている。このことは前述の多重共振器フィルタがきわめて良好な減衰特性を有することを意味する。減衰曲線の最小値が発生する２つの共振周波数ｆ１，ｆ２はキャパシタＫ１〜Ｋ４の容量Ｃ１，Ｃ２によって得られる。
【００２６】
図３には外部コンタクト７１，７２が基体１の端面にキャップ状に配置された多重共振器フィルタの外部構造が示されている。外部コンタクト７１，７２をキャップ状に配置することにより、当該のモジュールが表面実装技術に適するという利点が得られる。外部コンタクト７１は基体１の端面８１に被着されており、外部コンタクト７２は基体１の端面８２に被着されている。
【００２７】
図３の１には図３のＣ−Ｃ線に沿った断面図が示されている。上下に並べられた誘電体層４を電極層５２，６２が相互に分離していることが見て取れる。図３の１の実施例では電極層５２，６２のコンタクトが基体の端面を介して行われているので、電極層５２，６２は基体１の外側の側辺までは延びていない。電極層５２は多層キャパシタに対応しており、全て相互に並列に接続されている。電極層５２と同様に積層されている電極層６２は電極層５２と同じ多層キャパシタに属しており、電極層５２に対して側方にオフセットされて配置されている。図３の１からは櫛状にかみ合った電極層５２，６２が見て取れる。図３の１では電極層５２は実線で表されており、電極層６２は破線で表されている。このことは図３の２，３，４，５にも相当する。
【００２８】
ここで説明する多層キャパシタは基本的には図３の１に示されているものと同様に構成されている。これは特に櫛状にかみ合った電極層を特徴とする。
【００２９】
図３の１Ａには図３の１のＡ−Ａ線に沿った断面図が示されている。多層モジュールの内部に３つの多層キャパシタＫ１〜Ｋ３の内部に配置されている。外側の２つのキャパシタＫ１，Ｋ３は等しい面積の電極層５１，５３および６１，６３を有している。したがってキャパシタＫ１，Ｋ３は等しい容量を有する。キャパシタＫ１〜Ｋ３の列の中央に配置された多層キャパシタＫ２は電極層５２，６２を有しており、これらは電極層５１，６１，５３，６３よりも大きい。したがってキャパシタＫ２はキャパシタＫ１，Ｋ３よりも大きな容量を有する。図３の１Ａの断面図では存在する電極が実線で囲まれたハッチング領域として表されている。その上方またはその下方に配置された電極層、特に電極層６１〜６３および内部接続素子９２は破線で囲まれた領域として表されている。図３の１Ａでは電極層５１〜５３が内部接続素子９１により相互に接続されていることが示されている。内部接続素子９１は電極層５１〜５３と同様に形成される。これらは例えば多層技術を用いて金属を含むペーストから形成される。内部接続素子９１は直接に外部コンタクト７２にコンタクトされている。相応に電極層６１〜６３に対しては内部接続素子９２が設けられており、これが電極層６１〜６３を相互に電気的に接続している。内部接続素子９２は外部コンタクト７１に電気的に接続されている。これによりキャパシタＫ１〜Ｋ３の内部の並列回路が実現される。
【００３０】
図３の１Ｄには図３の１ＡのＤ−Ｄ線に沿った断面図が示されている。図３の１と同様に各キャパシタごとに、実線で表された第１のコンタクトに対応する電極層５１〜５３および破線で表された第２のコンタクトに対応する電極層６１〜６３が積層されている。積層された電極層５１，６１；５２，６２；５３，６３はそれぞれ多層キャパシタＫ１，Ｋ２，Ｋ３を形成している。さらに図３の１Ｄには接続素子９１，９２も示されている。この図では接続素子９１，９２も複数の接続素子の積層体として示されていることに注意されたい。
【００３１】
図３の２には図３の１に相応する多層キャパシタの内部構造が示されているが、内部接続素子９１，９２のみが示されている点が異なっている。内部接続素子９１は破線で表されており、内部の接続素子９２は実線で表されている。図３の２Ａには図３の２のＡ−Ａ線に沿った断面図が示されている。図３の１，１Ａ，１Ｄと同様に、４つのキャパシタＫ１〜Ｋ４から多重共振器フィルタが形成されている。これらの実施例のあいだの相違点はキャパシタの数のみである。図３の２Ａには線路１１０，１１１が示されており、これらの線路１１０，１１１によりモジュールにインダクタンスが組み込まれる。ここでインダクタンスは線路１１０，１１１の長さによって定められる。線路１１０，１１１は内部接続素子９１，９２と同様の役割を果たしている。ただしこのときモジュールのインダクタンスは図３の２Ａに平面図で、２Ｄに断面図で表されている電極層５１〜５４，６１〜６４の形状および面積にも依存することに注意されたい。
【００３２】
図３の２Ｄには図３の２ＡのＤ−Ｄ線に沿った断面図が示されている。ここにも積層された４つの電極層５１，６１；５２，６２；５３，６３；５４，６４が示されている。その構造もやはり図３の１Ｄの構造に相応に示されている。
【００３３】
図３の３，３Ａ，３Ｄの多重共振器フィルタは図３の１，１Ａ，１Ｄおよび２，２Ａ，２Ｄのフィルタに相応するが、電極層５１〜５３および６１〜６３が基体の横断方向に延在しておらず、長手方向に延在している点が異なっている。相応に内部接続素子９１，９２の長さが短縮されており、電極層５１〜５３および６１〜６３の長さが増大されている。それぞれの実施例は電極層５１〜５４および６１〜６４の配向状態において異なっており、多重共振器フィルタのキャパシタンスおよびインダクタンスを調整する際にきわめて大きな自由度が得られる。それ以外の点では図３の３，３Ａ，３Ｄの構成も図３の１，１Ａ，１Ｄの構成に相応する。
【００３４】
図３の４，４Ａ，４Ｄの多重共振器フィルタは図３の３，３Ａ，３Ｄのフィルタに相応するが、３つのキャパシタでなく４つのキャパシタが設けられている点のみが異なる。
【００３５】
図４には多重共振器フィルタの外部構造が示されている。ここでは例として図４の１，１Ａ，１Ｄおよび２，２Ａ，２Ｄの内部構造のグループを示してある。図４には側面１０１，１０２に外部コンタクト７１，７２が配置された基体１を有する多重共振器フィルタが示されている。
【００３６】
図４の１には図４のＣ−Ｃ線に沿った断面図が示されている。図３の１〜４に示されているのと同様に、上下に重ねられた誘電体層４および電極層５２，６２から成る積層体が示されている。図４の１，１Ａ，１Ｄに示されている多重共振器フィルタは図３の１，１Ａ，１Ｄの例に比べて、キャパシタのコンタクトが基体の端面でなく基体の側面で行われている点のみ異なっている。相応に線路１１０，１１１の長さは図４の１，１Ａ，１Ｄの実施例では短縮されるので、ここではモジュールのインダクタンスも低減される。図４の１Ａ，１Ｄは図３の１Ａ，１Ｄに相応する断面図である。
【００３７】
図４の２，２Ａ，２Ｄには図４の１，１Ａ，１Ｄに相応する多重共振器フィルタの実施例が示されている。相違点は３つのキャパシタに代えて４つのキャパシタＫ１〜Ｋ４がモジュールの内部に構成されていることである。それ以外は図４の２，２Ａ，２Ｄは図４の１，１Ａ，１Ｄの実施例に相応する。
【００３８】
図５には基体１の設けられた多重共振器フィルタの外部構造が示されている。基体１は端面８１，８２および側面１０１，１０２を有している。各側面１０１，１０２にはそれぞれ４つずつの外部コンタクト７１１〜７１４および７２１〜７２４が配置されている。ここで外部コンタクトのそれぞれ対向する組７１１，７２１；７１２，７２２；７１３，７２３；７１４，７２４は基体１の内部で１つのキャパシタを形成している。
【００３９】
図５の１には図５のＣ−Ｃ線に沿った断面図が示されている。図５の１，１Ａ，１Ｄに示されている多重共振器フィルタは図４の１，１Ａ，１Ｄの例に比べて、接続素子９１，９２がない点のみが異なっている。なぜなら個々のキャパシタＫ１〜Ｋ３が個々に外部コンタクト７１１〜７１４および７２１〜７２４（図５の１Ａを参照）に接続されているからである。それ以外の点では図５の１，１Ａ，１Ｄは図４の１，１Ａ，１Ｄに相応する。
【００４０】
図５の２，２Ａ，２Ｄには図５の外部構造を有する多重共振器フィルタの別の内部構造が示されている。図５の２，２Ａ，２Ｄの例は図５の１，１Ａ，１Ｄの例に相応しているが、３つのキャパシタＫ１〜Ｋ３に代えて４つのキャパシタＫ１〜Ｋ４がモジュールに沿って配置されている点が異なっている。そのうち中央の２つのキャパシタＫ２，Ｋ３の電極層５２，５３および６２，６３は、この２つのキャパシタが等しい容量Ｃ２を有するように構成されている。これにより第２の共振周波数ｆ２における減衰量がさらに著しく改善される。
【００４１】
本発明は２つのフィルタ周波数を有する多重共振器フィルタのみに限定されず、任意の数の異なる共振周波数を有する多重共振器フィルタに適する。
【図面の簡単な説明】
【００４２】
【図１】多重共振器フィルタの概略的な断面図である。
【図２】図１のモジュールの挿入減衰量を示すグラフである。
【図３】種々の内部構造を備えた多重共振器フィルタの図である。
【図４】種々の内部構造を備えた多重共振器フィルタの図である。
【図５】種々の内部構造を備えた多重共振器フィルタの図である。
【符号の説明】
【００４３】
１  基体    ２１１，２１２，２１３，２１４  第１のキャパシタ端子    ２２１，２２２，２２３，２２４  第２のキャパシタ端子    ３１，３２  コンタクト    ４  誘電体層    ５１，５２，５３，５４  電極層    ６１，６２，６３，６４  電極層    ７１１，７１２，７１３，７１４  外部コンタクト    ７２１，７２２，７２３，７２４  外部コンタクト    ７１，７２  外部コンタクト    ８１，８２  端面    ９１，９２  内部接続端子    １０１，１０２  側面    １１０，１１１  線路    Ｃ１，Ｃ２，Ｃ３  容量    Ｋ１，Ｋ２，Ｋ３，Ｋ４  キャパシタ    Ｓ  挿入減衰量    ｆ  周波数    ｆ１，ｆ２  共振周波数
【図１】
2005538622.tif 000003
【図２】
2005538622.tif 000004
【図３】
2005538622.tif 000005
【図３１】
2005538622.tif 000006
【図３２】
2005538622.tif 000007
【図３３】
2005538622.tif 000008
【図３４】
2005538622.tif 000009
【図４】
2005538622.tif 000010
【図４１】
2005538622.tif 000011
【図４２】
2005538622.tif 000012
【図５】
2005538622.tif 000013
【図５１】
2005538622.tif 000014
【図５２】
2005538622.tif 000015
【国際調査報告】
2005538622.tif 000016
2005538622.tif 000017
2005538622.tif 000018
2005538622.tif 000019
2005538622.tif 000020
2005538622.tif 000021