(57)【要約】  アクティブマトリクスエレクトロルミネッセンス（ＥＬ）表示装置は行及び列に配列された表示セル（１０）のマトリクスアレイを有し、各々のセルはＥＬ表示素子（２０）と駆動回路構成を有する。セルは、画素を有することが可能である群（１２）に配列される。セルの各々の群は直列配列に配列され、それ故、関連データライン（１４）により直列配列にある最初のセルに加えられるデータ信号は、同じ群における隣接セルに転送されることができ、関連制御ライン（１５）に加えられる制御信号を加えるとき、群におけるその後のセルに対して同様に転送される。アクティブマトリクスエレクトロルミネッセンス（ＥＬ）表示装置は、デジタル駆動スキームが実施されることを可能にする。このように駆動されるように配列された群化された表示セルを提供することにより、従来のものより少ないデータライン（１４）を使用して、階調を実施することが可能となる。
2005513555.tif 000002
【特許請求の範囲】
【請求項１】
行及び列に配列された表示セルのマトリクスアレイであって、各々のセルは加えられるデータ信号に応じてエレクトロルミネッセンス表示素子を流れる電流を制御するための駆動回路構成と前記エレクトロルミネッセンス表示素子とを有する、マトリクスアレイ；並びに
前記セルを駆動するための駆動手段であって、前記セルは直列配列の状態に接続される同じ行における複数の隣接セルを有する各々の群から成る群において組織化され、各々の群はデータ信号が前記駆動手段から供給される関連データラインを有し、セルの各々の行は制御信号が前記駆動手段から供給される関連制御ラインを有する、駆動手段；
を有するアクティブマトリクスエレクトロルミネッセンス表示装置であって；
前記駆動手段は関連データラインにより群における最初のセルにデータ信号を供給するために配置され、該最初のセルは関連制御ラインに制御信号を加えるときに同じ群における隣接セルに前記データ信号を転送するために配置されている；
ことを特徴とするアクティブマトリクスエレクトロルミネッセンス表示装置。
【請求項２】
請求項１に記載のアクティブマトリクスエレクトロルミネッセンス表示装置であって、
直列配列における最初のセルの後の各々のセルは、制御ラインに加えられる制御信号に応じて直列配列にある前のセルからデータ信号を受け取るように適合される、ことを特徴とするアクティブマトリクスエレクトロルミネッセンス表示装置。
【請求項３】
請求項１に記載のアクティブマトリクスエレクトロルミネッセンス表示装置であって、
各々の群のセルは、一定電圧に保たれ且つそれぞれの前記スエレクトロルミネッセンス表示素子に電流を供給するために動作可能である関連電力ラインを有する、ことを特徴とするアクティブマトリクスエレクトロルミネッセンス表示装置。
【請求項４】
請求項１乃至３のいずれか一項に記載のアクティブマトリクスエレクトロルミネッセンス表示装置であって、各々のセルの前記駆動回路構成は、該セルに供給されるデジタルデータ信号に従って、オン状態とオフ状態との間で関連表示素子を切り替えるように配列される、ことを特徴とするアクティブマトリクスエレクトロルミネッセンス表示装置。
【請求項５】
請求項１乃至４のいずれか一項に記載のアクティブマトリクスエレクトロルミネッセンス表示装置であって、各々のセルの群は表示画素を有する、ことを特徴とするアクティブマトリクスエレクトロルミネッセンス表示装置。
【請求項６】
請求項１に記載のアクティブマトリクスエレクトロルミネッセンス表示装置であって、
各々のセルにおける前記表示素子は副画素を構成し、他のセルと異なる活性面積を有する、ことを特徴とするアクティブマトリクスエレクトロルミネッセンス表示装置。
【請求項７】
請求項１乃至６のいずれか一項に記載のアクティブマトリクスエレクトロルミネッセンス表示装置であって、セルの各々の群はセルの全体的な行を有する、ことを特徴とするアクティブマトリクスエレクトロルミネッセンス表示装置。
【請求項８】
行及び列に配列された表示セルのマトリクスアレイであって、各々のセルはエレクトロルミネッセンス表示素子を有し、前記セルは群に組織化され、各々の群は直列配列にある隣接セルに接続され且つ関連データラインを有する同じ行において複数の隣接セルを有し、各々のセルの行は関連制御ラインを有する、マトリクスアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置を駆動する方法であって：
関連データラインにより前記群における最初のセルにデータ信号を加えることによりそれぞれのデータ信号を用いて行におけるセルの群をアドレス指定する段階；並びに
一のセルから群における隣接セルにデータ信号を転送するように関連制御ラインによりセルの行に制御信号を加える段階；
を有することを特徴とするアクティブマトリクスエレクトロルミネッセンス表示装置を駆動する方法。
【請求項９】
請求項８に記載のアクティブマトリクスエレクトロルミネッセンス表示装置を駆動する方法であって：
関連データラインにより前記列における各々の群における最初のセルに更なるデータ信号を加える段階；並びに
最初のデータ信号と更なるデータ信号が各々のそれぞれの群においてそれぞれの隣接セルに転送されるようにするために関連制御ラインにより前記列に更なる制御信号を加える段階；
を更に有する、ことを特徴とするアクティブマトリクスエレクトロルミネッセンス表示装置を駆動する方法。
【請求項１０】
請求項８又は９に記載のアクティブマトリクスエレクトロルミネッセンス表示装置を駆動する方法であって、前記データ信号はデジタル式である、ことを特徴とするアクティブマトリクスエレクトロルミネッセンス表示装置を駆動する方法。
【請求項１１】
請求項１０に記載のアクティブマトリクスエレクトロルミネッセンス表示装置を駆動する方法であって、各々の群は、前記群における前記セルがサブ画素を構成し且つオン状態とオフ状態の間で駆動される画素を有する、ことを特徴とするアクティブマトリクスエレクトロルミネッセンス表示装置を駆動する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、行及び列に配列された表示セルのマトリクスアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置に関する。本発明は、特に、表示セルがデジタル的に駆動される表示装置に関する。
【背景技術】
【０００２】
発光するエレクトロルミネッセント表示素子を用いるマトリクス表示素子は周知である。表示素子に関しては、従来のＩＩＩ−Ｖ族半導体化合物を有する発光ダイオード（ＬＥＤ）と有機薄膜エレクトロルミネッセンス素子が使用されてきた。（有機）高分子エレクトロルミネッセンス材料における最近の開発は、映像表示目的等のために特に用いられる能力を示してきた。そのような材料を用いるエレクトロルミネッセンス素子は、典型的には、一対の電極（陽極及び陰極）間に挟まれた半導体性共役系高分子の１つ又はそれ以上の層を有する。その高分子材料は、ＣＶＤプロセスを用いて又は溶解性共益高分子の溶液を用いるスピンコーティングを単純に用いて、作製されることができる。
【０００３】
有機エレクトロルミネッセンス材料はダイオードのようなＩ−Ｖ族化合物の特性を示し、それ故、それらの材料は表示とスイッチング機能の両方を提供することが可能であり、能動タイプの素子に用いられることができる。
【０００４】
しかしながら、本発明は、表示素子を流れる電流を制御するためのアドレッシング回路構成と表示素子とを有する各々の表示セルを用いるアクティブマトリクス表示装置に関する。そのようなアクティブマトリクスアドレスエレクトロルミネッセンス表示装置の例は、欧州特許第Ａ−０７１７４４６号明細書に記載されている。この参照文献において、各々の表示セルのためのアドレス回路構成は、２つのＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）と蓄積容量を有する。表示装置の陽極は第２ＴＦＴのドレインに接続され、第１ＴＦＴのゲートはその該蓄積要領の一方側にまた接続される第２ＴＦＴのゲートに接続される。行アドレス期間の間に、第１ＴＦＴは、行選択（ゲーティング）信号によりオンにされ、該蓄積容量にこのＴＦＴにより転送される。選択信号を取り除いた後、第１ＴＦＴはオフになり、第２ＴＦＴのためのゲート電圧を有する蓄積容量に蓄積された電圧は、表示素子に電流を供給するために配列される第２ＴＦＴを動作させる役割を果たす。第１ＴＦＴのゲートは同じ行における表示素子全てに共通のゲートライン（行導体）に接続され、第１ＴＦＴのゲートは同じ列における表示素子全てに共通のデータライン（列導体）に接続される。第２ＴＦＴのドレイン電極及びソース電極は表示素子の陽極に接続され、データラインに対して並行に伸びるグランドラインは同じ列における表示素子全てに共通である。蓄積容量の他の側は又、このグランドラインに接続される。
【０００５】
映像情報を供給する駆動信号は、アナログとすることができる。この場合、電流制御の第２ＴＦＴのゲートに加えられる電圧は、出力光の階調（輝度レベル）を決定する。理想的には、ゲート電圧―光強度の関係は、線形である必要がある。しかしながら、実際には、この関係は、電流制御ＴＦＴの不規則なコンダクタンス特性のために、非線形である。この結果、所定の駆動レベルに対して、表示素子により示される非線形光強度が生じる。
【０００６】
デジタルアドレッシングはこの問題を克服するために用いられることができる。欧州特許出願公開第０９４９６０３号明細書において、デジタルアドレッシングの詳細について記載されており、この文献の援用によって発明の説明を一部代替する。要約すると、各々のセルにおける各々のエレクトロルミネッセンス表示素子が十分オフ状態と十分オン状態との間で単純にスイッチングされるように、表示セルは、デジタルデータ信号を用いてアドレス指定される。このことは、上記のアナログアドレッシングスキームの下でみられるような光強度に置ける不均一性を取り除く。更に、このことは、ＴＦＴがもはや電流源として線形領域において機能することが必要とされないため、アドレス回路構成における電力消費を減少する。
【０００７】
デジタル的にアドレス指定されるとき、階調は、２つ以上の個別に動作可能な表示セルを用いて表示装置における各々の画素を形成することにより、達成されることができる。このことは、通常、面積比階調と呼ばれ、又、欧州特許出願公開第１０２４４７２号明細書に詳細に記載されている。画素における各々の表示セルは、例えば、ＴＦＴを有するそれぞれのアドレス回路構成により制御可能である。階調の度合いの変化は、画素における表示素子の種々の組み合わせのスイッチをオンにすることにより、それ故、その画素の所定の面積のスイッチをオンにすることにより、達成される。画素における表示素子は、異なる輝度強度及び／又は達成可能な階調の範囲を増加させるための異なるサイズを有することが可能である。
【０００８】
面積比アドレッシングスキームを用いるアクティブマトリクスエレクトロルミネッセンス表示装置に伴う問題点は、個々の表示セルを別々に制御するために多くのアドレスラインが必要とされることである。各々の追加のセルに対して、そのセルにデータ情報を供給するために追加のデータラインが必要とされる。これらの追加ラインは画素のアパチャを減少させる。このことは又、所定の輝度を維持するために、画素により必要とされる電流
における増加を意味する。更に、装置の製造の複雑さを増加させ、それ故、製造コストを増加させる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、改善されたアクティブマトリクスエレクトロルミネッセンス表示装置を提供することである。
【００１０】
本発明の他の目的は、必要とされるアドレスラインの減少によりデータ情報の供給が可能である面積比階調を用いるアクティブマトリクスエレクトロルミネッセンス表示装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明の一実施形態に従って、行及び列に配列された表示セルのマトリクスアレイであって、各々のセルは加えられるデータ信号に応じてエレクトロルミネッセンス表示素子を流れる電流を制御するための駆動回路構成と前記エレクトロルミネッセンス表示素子とを有する、マトリクスアレイ、並びに、前記セルを駆動するための駆動手段であって、前記セルは直列配列の状態に接続される同じ行における複数の隣接セルを有する各々の群から成る群において組織化され、各々の群はデータ信号が前記駆動手段から供給される関連データラインを有し、セルの各々の行は制御信号が前記駆動手段から供給される関連制御ラインを有する、駆動手段を有するアクティブマトリクスエレクトロルミネッセンス表示装置であって、前記駆動手段は関連データラインにより群における最初のセルにデータ信号を供給するために配置され、該最初のセルは関連制御ラインに制御信号を加えるときに同じ群における隣接セルに前記データ信号を転送するために配置されている、ことを特徴とするアクティブマトリクスエレクトロルミネッセンス表示装置を提供する。
【００１２】
同様の方法で動作する所定の群における連続するセルを用いて、駆動手段は、一のセルから他のセルにデータ信号を渡すためにそれ自体役割を果たすセルを備える群における最初の表示セルに、関連データラインによりデータ信号を供給することのみを必要とする。各々の表示セルは、加えられる制御信号が直列配列の状態で次のセルに記憶データ信号を転送するために機能するまで、加えられるデータ信号を保持（保存）する。セルの直列配列の動作方法は、それ故、シフトレジスタタイプの回路構成の動作に類似している。１つのデータラインのみが、表示セルの各々の群をアドレスするために必要とされる。従って、上記の、群当たりに多くのアドレスラインを用いることに関する問題点は低減される。
【００１３】
好適には、直列配列における最初のセルの後の各々のセルは、制御ラインに加えられる制御信号に応じて直列配列にある前のセルからデータ信号を受け取るように、適合される。最初のセルに供給されたデータ信号は、それ故、対応するパルス化された制御信号に応じて、連続的に、セルからセルに転送される。このような動作方法は、群における各々のセルが行アドレス期間の間に好ましいデータ信号にアドレス指定し且つその信号を保存することを可能にするために、繰り返される。
【００１４】
例えば、従来の表示装置の場合、各々のセルは、表示素子に電流を供給するために関連電圧供給ラインを有することが可能であり、又、グランドラインは表示素子のための電流ドレインとして機能する。好適には、電圧供給ラインは、同じ行又は列における表示セル全てにより共有される。それぞれの供給ラインは、表示セルの各々の行又は列に対して提供されることが可能である。又、供給ラインは、グリッドの形に共に接続され且つ列及び行の両方の方向に伸びるラインを用いることにより或いはエッジにおいて共に接続され及び列又は行の方向に伸びるラインを用いて、アレイにおける表示セル全てにより効果的に共有されることが可能である。選択された手法は、所定のデザイン及び製造プロセスノための技術的詳細に依存する。
【００１５】
各々のセルの群は、好適には、表示画素を有する。しかしながら、各々の群は複数の画素又は恐らく画素の全体的な行さえ構成することが可能である、と想定される。後者の配列においては、全体的な行及び、又恐らく所定の行を必要とされる時間を犠牲にしての表示セルの全体的なアレイ、をアドレス指定するために、１つのデータラインのみが必要とされる。そのような配列においては、その１つのデータラインは各々の行の最初の表示セルに接続される。
【００１６】
好適には、各々のセルの駆動回路構成は、該セルに供給されるデジタルデータ信号に応じてオフ状態とオン状態との間で関連表示素子をスイッチングするように配列されている。
【００１７】
駆動回路構成はトランジスタを有し、全てのトランジスタは、アクティブマトリクス表示装置及び他の面積の電子装置の分野において用いられる標準的な薄膜析出プロセス及びパターニングプロセスを用いて、アドレス（データ及び制御）導体と共にガラス又は他の誘電体材料の基板上にＴＦＴとして、都合よく形成される。しかしながら、アクティブマトリクス表示装置のアクティブマトリクス回路構成を、半導体基板を用いるＩＣ技術を用いて製造することが可能である。
【００１８】
本発明の他の実施形態に従って、又、行及び列状に配列された表示セルのマトリクスアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置を駆動する方法であって、各々のセルはエレクトロルミネッセンス表示素子を有し、セルは群に構成され、各々の群は同じ行において直列配列に隣接セルに接続される複数の隣接セルを有し且つ関連制御ラインを有する、方法であり：
−  関連データラインにより群における最初のセルにデータ信号を加えることによりそれぞれのデータ信号を用いて行におけるセルの群をアドレス指定する段階と；
−  群において一のセルから隣接セルにデータ信号を転送するように関連制御ラインによりセルの行に制御信号を加える段階と；
を有する方法である。
【００１９】
本発明に従ったアクティブマトリクスエレクトロルミネッセンス表示装置の実施形態は、例示として、添付図面を参照して、以下、説明することとする。
【００２０】
添付図面は概略的なものであり、拡大縮小を施して描いていない。同じ参照符号は同じか若しくは類似する構成要素に対して全部の図面を通じて用いることとする。
【発明を実施するための最良の形態】
【００２１】
図１を参照するに、アクティブマトリクスエレクトロルミネッセンス表示装置は、ブロック１０により表されている、一様に間隔を置いた表示セルの行及び列アレイを有するパネル１１を有し、エレクトロルミネッセンス表示素子と共にアドレス回路構成を有している。表示セル１０は、４つのセルを有する各々の群を備えるこの例においては、それぞれの表示画素を構成する群１２に配列され、隣接セルに各々接続される直列配列にある各々の群内において配列されている。セル１０は、表示画素１２が画素のマトリクスアレイを構成する行及び列において一様に間隔を置くように配列されている。列導体の集合は、データライン１４を構成するアレイと垂直に交わって伸びている。画素の各々の列はそれぞれのデータラインを共有し、各々の画素１２の最初のセル１０はそれぞれのデータライン１４に接続されている。行導体の集合は水平方向に伸び、列導体と交差し、そして制御ラインを構成している。表示セルの各々の行は、それぞれの制御ライン１５に接続されている各々のセルが接続された制御ライン１５を共有している。単純化のために、図１には幾つかの画素のみを示している。実際には、数百行、数百列の画素が存在する。画素１２は、導体のそれぞれの集合のエッジに接続される行の制御用駆動回路構成１７と列（データ）の駆動回路構成１６とを有する外部の駆動回路構成により行アドレス導体及び列アドレス導体の集合によりアドレス指定される。
【００２２】
アクティブマトリクス構造は、ＡＭＬＣＤの製造において用いられる技術に類似するはくメク析出及びプロセス技術を用いて、例えば、ガラスのような適切な透明な誘電体支持体上に作製される。
【００２３】
画素の各々の行は、列導体１４に回路構成１６により並列の状態で供給されるそれぞれのデータ信号に従って、行のアドレス期間を後継するフレーム期間において個々の表示出力を決定する、それぞれのデータ信号を用いて行の画素をロードするように関連行導体に回路構成１７により加えられる制御信号によりそれぞれの行アドレス期間に順にアドレス指定される。各々の行がアドレス指定されるとき、データ信号は適切な同期化で回路構成１６により供給される。
【００２４】
制御ラインに並列に伸びる導体の更なる集合は電力（電圧）供給ライン１８を備え、各々の電力（電圧）供給ライン１８は表示セルのそれぞれの行により共有され、それぞれの表示素子に電流を供給するために配列されている。電力ライン１８は、駆動回路構成に対して固定基準電圧を供給するように及びエレクトロルミネッセンス表示素子のための電流源として機能するように、一定電圧に保たれる。電力ライン１８は、それに代えて、各々のラインと共に列の方向に伸ばされることが可能であり、それ故、それぞれの列において表示セルにより共有されることが可能である。又、電力ラインは、行方向及び列方向の両方に伸ばして、グリッド構造を構成するように相互接続されるように、備えられることが可能である。
【００２５】
制御ライン１５に並行に伸びる導体の更なる集合は、グランドライン１９を提供し、各々のグランドライン１９は表示セル１０により共有され、アドレス回路構成に対して基準電圧を供給している。アレイにおいて全てのセル１０に共通であって、アレイに渡って連続的に伸びる電極(図示せず)が備えられ、電流ドレインとして機能するため且つエレクトロルミネッセンス表示素子に対する陰極電位を供給するためにグランドに保たれる。
【００２６】
データライン１４により供給されるデータ信号は、本質的にデジタルであり、それ故、例えば、電力ラインレベル及びグランドラインレベルそれぞれの順に、高レベル又は低レベルのどちらかとすることができる。
【００２７】
図２は、表示装置の一実施形態のアレイにおける代表的な画素の直列配列にある最初の表示セル１０の回路構成を示している。参照符号２０であるエレクトロルミネッセンス表示素子は、ここでは、ダイオード素子（ＬＥＤ）として表される有機発光ダイオードを有し、有機エレクトロルミネッセンス材料の１つ又はそれ以上の活性層の間に挟まれた一対の電極を有する。アレイの表示素子は、誘電性支持体の一方側における関連アドレス回路構成と共に実行される。表示素子の陰極か又は陽極のどちらかは、透明な導電性材料から成る。支持体はガラスのような透明な材料から成り、支持体の他方側でみている人が視認できるように、エレクトロルミネッセント層により生成される光がこれら電極及び支持体を透過できるように、基板に最も近い表示素子の電極はＩＴＯのような透明な導電性材料から成ることが可能である。
【００２８】
セル１０は、加えられるデータ信号に関連して表示素子２０を流れる電流を制御するための駆動回路構成を更に有する。この回路構成は、ｐ型ＴＦＴ及びｎ型ＴＦＴを有する。関連グランドライン１９及び共通（陰極）電極は、同様の電圧レベルに保たれるように、図２における１つのラインとして示されている。実際には、しかしながら、それら関連グランドライン１９及び共通（陰極）電極は分離して形成されることが可能である。
【００２９】
ここで、最初のセル１０へのデータ信号の供給と、それぞれの行アドレス期間の間に隣接セルへのデータ信号の転送とを有する基本動作について説明するために、図２を用いる。業アドレス期間の開始において、データ信号は、列駆動回路構成１６から、関連データライン１４を経由して、データラインにセルを接続するフィードライン２１に供給される。このデータ信号のデジタル状態は、画素の直列配列における最後のセルの好ましい出力を示している。第１インバータ２２はフィードライン２１により供給されるデータ信号を反転させる。第１インバータは２つのＴＦＴを有し、１つはｐ型導電性を有し、１つはｎ型導電性を有し、電力ライン１８とグランドライン１９との間において互いに直列に接続された通電端子を有する。両方のＴＦＴ２２ａ及び２２ｂのゲートに加えられるデータ信号は、一のＴＦＴ又は他のＴＦＴが信号の状態(高い／低い)に依存して導通するようにする。これは、インバータ２２の出力部２３において反転信号を生成する。制御駆動回路構成１７からの電圧パルスの形式の制御信号が、制御ライン１５を経由して、第１制御ＴＦＴ２４のゲートに供給される。このことは、電圧パルスの持続期間を通して、ＴＦＴ２４のスイッチがオン（導通）の状態にあるようにし、それ故、第１インバータの出力部２３からの反転信号が第２インバータ２６の入力部に加えられることを可能にする。第２インバータ２６は、第１インバータ２２に類似して、１つのｐ型ＴＦＴ２６ａと、電力ライン１８とグランドライン１９との間に直列に接続された１つのｎ型ＴＦＴとを有する。第１インバータの出力（データ信号に対応する）は、このインバータ２６により最初の状態に戻るように反転され、ＬＥＤ表示素子の陽極に第２インバータ２６の出力部２７から供給される。
【００３０】
表示素子２０は、陽極が第２インバータ２６の出力部２７に接続され且つ陰極がグランドライン１９に接続されるように、配列される。又、上記のように、陰極はアレイにおける全ての表示素子に共通の電極に接続され、グランドライン１９と同じ電位に保たれることが可能である。
【００３１】
従って、入力部２１において加えられる高いデータ信号に応じて、電力ライン１８におけるレベルに略対応する高い電圧レベルが、表示素子の陽極において加えられる。逆に、入力部２１において加えられる低いデータ信号に応じて、グランドライン１９におけるレベルに略対応する低い電圧レベルが表示素子の陽極において加えられる。
【００３２】
表示素子２０の陽極における高い電圧信号は、電圧が流れるようにし、それ故、表示素子をオン状態に切り替える。陽極における低い電圧信号は、表示素子における無視し得る電位差を生じさせ、それ故、表示素子をオフ状態に切り替える。制御ライン１５を通って供給される制御信号は又、第２制御ＴＦＴ２８のゲートにおいて電圧パルスを供給する。ＴＦＴ２８は、電圧パルスの持続期間を通してＴＦＴ２８はオフになり且つデータ信号が表示素子０の陽極において維持されるように、ＴＦＴ２４に対して相補的に動作する。
【００３３】
電圧パルスの終了において制御ライン１５における制御信号が低くなるとき、制御ＴＦＴ２４はオフになり且つ第２制御ＴＦＴ２８はオンになる。表示素子２０の陽極に存在するデータ信号は、次いで、直列配列にある次のセルの第１インバータの入力部に転送される。これに続いて、（第１）データ信号は、列駆動回路構成１６により、フィードライン２１から中断される。次いで、データライン１４を経由して、アドレス期間における次の制御パルスのために準備ができているフィードライン２１に次のデータ信号をロードすることができる。
【００３４】
上記の基本動作は、画素における全てのセルが、それらの好ましいそれぞれのデータ信号を用いてロードされるまで、アドレス期間のそれぞれの部分において繰り返される。
【００３５】
図３は、少し改良した本発明の実施形態における代表的な画素の回路構成を示している。ここで、画素２１は、互いに直列配列に接続された３つの表示セル１０ａ乃至１０ｃを有する。制御ライン１５、電力ライン１８及びグランドライン１９に接続された各々のセル１０ａ乃至１０ｃは、上記の実施形態に類似した状態にある。しかしながら、図３は、共通（陰極）ライン３１に接続された表示素子２０ａ乃至２０ｃを示している。表示素子はグランドライン１９から切り離されており、接続された表示素子に対して電流ドレインを提供する機能を果たす。関連データライン１４は、行アドレス期間の間に、列駆動回路構成１６から最初の表示セルにデータ信号を供給する。
【００３６】
図４は、フレーム期間ｔＦｒａｍｅの一部についての図３の画素によるデータ信号の伝搬を示す図である。図３において、回路構成の６つのノードが４１乃至４６において示されており、それらの各々は図４のプロットに対応している。表示セル１０ａ、１０ｂ及び１０ｃの各々に対するデータ信号に含まれる情報は、ブロックＡ、Ｂ及びＣそれぞれとして図４に示されている。更に、図４は、行アドレス期間に関連制御ライン１５により供給される制御信号パルスＶｃｏｎのプロットを示している。
【００３７】
図３及び図４の両方を参照するに、最初の表示セル１０ａは、図２に示した表示セルに対する構成及び動作と同様である。行アドレス期間ｔＡｄｄｒｅｓｓの開始の前に、データライン１４はフィードライン２１（ノード４１）にデータ信号を供給する。この信号は、このアドレス期間の間に直列配列を通して、直列配列の最後のセル１０ｃに転送され、フレーム期間の残りの間に好ましい状態にセルの出力を設定する。
【００３８】
第１制御（電圧）パルスＶＣＯＮが、関連制御ライン１５を経由して、駆動回路構成１７（図１）によりセル１０ａ乃至１０ｃに加えられる。このことは、データ信号Ｃがノード４２（最初の表示素子１０ａの陽極）に転送されるようにする。第１制御信号を取り除くとき、データ信号Ｃは、ポイント４３（第２表示セル１０ｂの入力部）に更に転送される。入力データ信号Ｃは、次いで、フィードライン２１から取り除かれる。
【００３９】
続いて、第２制御パルスの適用及び除去が第２制御パルスを第２表示セル１０ｂの入力部に転送するようにする前に、データ信号Ｂがフィードライン２１に供給されるこのプロセスは繰り返される。同時に、データ信号Ｃは、第３であって最後の表示セル１０ｃ（ポイント４５における）の入力部への直列配列に沿って１つのセルに転送される。
【００４０】
又、プロセスは繰り返され、それ故、各々のセル１０に対する第３制御パルスの適用及び除去とフィードライン２１にデータ信号Ａの供給とは、各々の表示セルが行アドレス期間の終了においてそれぞれの好ましいデータ信号を保持する結果をもたらす。フレーム期間ｔＦｒａｍｅの残りの間に関連制御ライン１５に加えられるいずれの更なる制御パルスが存在しないことにより、表示セル１０ａ乃至１０ｃがこの時間の間に、即ち行に対する次の行アドレス期間までに、それぞれのデータ信号Ａ、Ｂ及びＣを保持する結果をもたらす。従って、各々の表示素子は、それぞれのデータ信号に応じて、オン状態又はオフ状態に維持される。
【００４１】
画素の各々の行は、それぞれのデータ信号を用いて各々の行の各々の画素における表示素子をロードするように、連続的にこのような方式で順に且つそれぞれの行アドレス期間にアドレス指定され、そして、画素の各々の行が次にアドレス指定されるまで、次のフレーム期間の間に好ましい表示出力を供給するために画素を設定する。
【００４２】
要約すると、図３及び４を参照して上記した画素アドレシング法において、データ信号は、最初に供給されるシリーズにおいて最後の表示素子１０ｃに対応するデータ信号Ｃと共に、順次１つずつ画素１２に供給される。対応する制御（電圧）信号は、アドレス回路構成がそれぞれの表示セル１０ａ乃至１０ｃに順に直列配列に沿ってデータ信号Ａ乃至Ｃを転送するようにするデータ信号と同期化して、画素に加えられる。このようなシフト−レジスタ方式におけるアドレス回路構成の配列は、データ信号が制御パルスの立ち上がりエッジと立ち下がりエッジの両方において直列配列に沿って転送されることを意味する。データ信号Ａ乃至Ｃは、画素の行が次にアドレス指定されるまで、フレーム期間の残りの間、この状態にそれぞれの表示素子２０ａ乃至２０ｃを保持する。
【００４３】
図２及び図３に示す特定のトランジスタはｐ型導電性及びｎ型導電性を有しているが、示された配列とは逆の導電性タイプを用いる配列は又、採用される電圧に対する適切な変更を伴って用いられることが可能であることは、当業者に理解されるであろう。アモルファスシリコン又はポリシリコンＴＦＴを用いることが可能である。
【００４４】
画素の各々の列はそれぞれ関連データラインを有することが好ましいが、同じ行において２つ以上の画素が同じデータラインによりアドレス指定されることが可能であることが想定される。この場合、さらに多くの信号が、アドレス期間の間に各々のデータラインにより供給される。しかしながら、より少ないデータラインが全体的な表示をアドレス指定するために必要とされる。この代わりの方法は、画素の各々の行は関連データラインを１つのみ有する極端な場合を採用することが可能である。従って、各々の行において、最初の表示セルに接続される１つのデータラインのみが必要とされる。しかしながら、アドレス期間は、それぞれのデータ信号を用いて所定の行における各々の表示セルをロードするために、著しく増加される。データライン１４について更に代わりとなる配列があることは、当業者には理解されるであろう。
【００４５】
本発明は、特に、デジタルデータ信号を用いてアドレス指定され且つ階調を達成するために面積比スキームを採用するアクティブマトリクスエレクトロルミネッセンス表示装置に適用することが可能である。そのようなスキームを用いて、画素は、好適には、複数の異なるサイズのセルに副分割され、各々のセルは対応するエレクトロルミネッセンス表示素子を有する。図５は、４つの表示素子２０ａ乃至２０ｄを有する画素１２の例を示している。このように異なる効果の表示面積の表示素子を構成することにより、より大きい階調範囲を達成することができる。直列配列における最初のセル２０ａは最小の素子面積を有し、シリーズに沿って面積の増加した次のセルの表示素子を伴っている。アドレス期間の間に、画素は、直列配列に沿って転送されるデータ信号を用いてロードされる。セルの表示素子は、対応する表示素子の陽極にデータ信号が瞬間的に保持されるとき、フリッカの原因になる可能性がある。従って、好適な実施形態において、アドレス期間の間に視認されるフリッカを最小化するために、セルはこのようにサイズ決めされる。
【００４６】
当業者に明らかであるように、種々の他の構成が又可能である。
【００４７】
上記の実施形態について、特に有機エレクトロルミネッセンス表示素子に関連して説明したが、光出力を生成するために電流が流れるエレクトロルミネッセンス材料を有する他の種類のエレクトロルミネッセンス表示素子を代わりに用いることが可能であることが理解されるであろう。
【００４８】
表示装置は単色表示装置又はマルチカラー表示装置とすることが可能である。アレイに異なる光の色を発光する表示素子を用いることにより、カラー表示装置を提供することが可能である。異なる色の発光表示素子は、代表的には、例えば、赤、緑及び青の光の発光表示素子の規則的な繰り返しパターンの状態に提供されることが可能である。
【００４９】
以上の開示内容を要約すると、アクティブマトリクスエレクトロルミネッセンス表示装置は行及び列に配列した表示セルのマトリクスアレイを有し、各々のセルはエレクトロルミネッセンス素子と駆動回路構成とを有する。セルは、画素を有することが可能である群の状態で配列される。セルの各々の群は直列配列に配列され、それ故、関連データラインにより、直列配列に最初のセルに加えられるデータ信号は、同じ群における隣接セルに転送されることができ、関連制御ラインに加えられる制御信号を適用するとき、群におけるそれ以後のセルに対しても同様に転送される。本発明の装置は、デジタル駆動スキームを実施されることが可能である。このように駆動されるように配列された群化された表示セルの提供により、従来のものより少ないデータラインを用いて階調を実施することが可能である。
【００５０】
本発明の開示内容を読むことにより、当業者は他の改良が存在することを理解するであろう。そのような改良は、以上記載した特徴に追加して又はそれらに代えて使用されることが可能であるアクティブマトリクスエレクトロルミネッセンス表示装置及び構成要素についてのデザイン、製造及び使用において既知である他の特徴を有することが可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明に従った表示装置の実施形態の一部についての簡単化した模式図である。
【図２】本発明の実施形態における代表的なセルの回路構成を示す図である。
【図３】本発明の他の実施形態における画素の回路構成を示す図である。
【図４】図３の画素を通るデータ信号の伝搬を示す図である。
【図５】４つの表示セルを有する例としての画素構成を示す図である。
【図１】
2005513555.tif 000003
【図２】
2005513555.tif 000004
【図３】
2005513555.tif 000005
【図４】
2005513555.tif 000006
【図５】
2005513555.tif 000007
【国際調査報告】
2005513555.tif 000008
2005513555.tif 000009
2005513555.tif 000010