(57)【要約】【解決手段】メモリリフレッシュシステムおよび方法。発明性のあるシステムには通常のメモリ管理システムからの信号に応答してメモリアレイのエレメントを選択的にリフレッシュするメカニズムが含まれている。例示的な応用では、メモリはダイナミックランダムアクセスメモリであり、発明性のあるシステムはデータが記憶されているまたはデータが記憶されるこれらのＤＲＡＭメモリエレメントの選択的なリフレッシュを行うように適合されている。これは電力消費を最小にしながら有効なＤＲＡＭメモリエレメントの使用を可能にする。結果的に、ＤＲＡＭメモリエレメントの利用はセルラ電話機および移動コンピューティングを含む電力に敏感なさまざまな応用に拡張される。
2005528717.tif 000002
【特許請求の範囲】
【請求項１】
メモリの複数の記憶エレメントのサブセットを識別するメモリ管理手段と、
前記メモリの前記エレメントの前記サブセットを選択的にリフレッシュする手段とを具備するメモリリフレッシュシステム。
【請求項２】
前記メモリはダイナミックランダムアクセスメモリである請求項１記載の発明。
【請求項３】
前記エレメントの前記サブセットをリフレッシュする手段はリフレッシュパルスを発生させる手段を含む請求項１記載の発明。
【請求項４】
前記リフレッシュパルスを発生させる手段は第１のカウンタを含む請求項３記載の発明。
【請求項５】
前記第１のカウンタはクロックパルスをカウントし、それに応答して第１のカウントを提供するように適合されている請求項４記載の発明。
【請求項６】
前記リフレッシュパルスを発生させる手段はリフレッシュ間隔を提供する手段をさらに含む請求項５記載の発明。
【請求項７】
前記リフレッシュ間隔を提供する手段の出力は終了カウントである請求項６記載の発明。
【請求項８】
前記リフレッシュパルスを発生させる手段は、前記カウントを前記終了カウントと比較し、それに応答して前記リフレッシュパルスを提供するように適合されている比較器を含む請求項７記載の方法。
【請求項９】
前記エレメントの前記サブセットをリフレッシュする手段はリフレッシュアドレスポインタを発生させる手段を含む請求項１記載の発明。
【請求項１０】
前記リフレッシュアドレスポインタを発生させる手段は、前記リフレッシュパルスをカウントし、それに関して第１のカウントを提供する第１の手段を含む請求項９記載の発明。
【請求項１１】
前記リフレッシュアドレスポインタを発生させる手段はリフレッシュアドレス範囲を提供する手段を含む請求項１０記載の発明。
【請求項１２】
前記リフレッシュアドレスポインタを発生させる手段は、前記カウントを前記リフレッシュアドレス範囲と比較し、それに応答してリフレッシュアドレスポインタリセット信号を提供する手段を含む請求項１１記載の発明。
【請求項１３】
前記リフレッシュアドレスポインタを発生させる手段は、前記リフレッシュパルスをカウントし、それに関して第２のカウントを提供する第２の手段を含む請求項１２記載の発明。
【請求項１４】
前記第２の手段は、前記リフレッシュパルスをカウントし、それに応答して前記リフレッシュアドレスポインタを提供するように適合されている第２のカウンタを含む請求項１３記載の発明。
【請求項１５】
前記第２のカウンタは、それに対するリセット信号として前記リフレッシュアドレスポインタリセット信号を受け取るように適合されている請求項１４記載の発明。
【請求項１６】
メモリエレメントのアレイのサブセットをリフレッシュするシステムにおいて、
クロックパルスをカウントし、それに応答して第１のカウントを提供するように適合されている第１のカウンタと、
前記カウントをリフレッシュ間隔と比較し、それに応答してリフレッシュパルスを提供するように適合されている第１の比較器と、
前記リフレッシュパルスとリフレッシュアドレス範囲とに応答して中間信号を発生させる第２のカウンタと、
前記リフレッシュ信号と前記中間信号とに応答してリフレッシュアドレスポインタを発生させる第３のカウンタとを具備するシステム。
【請求項１７】
前記メモリエレメントはダイナミックランダムアクセスメモリエレメントである請求項１６記載の発明。
【請求項１８】
クロックパルスを受け取り、それに応答して第１のカウントを提供するように適合されている第１のカウンタと、
リフレッシュ間隔を提供する第１のレジスタと、
入力として、前記第１のカウンタの出力と前記第１のレジスタの出力とを受け取るように適合されている第１の比較器と、
入力として、前記比較器の出力を受け取るように適合されている第２のカウンタと、
リフレッシュアドレス範囲を提供する第２のレジスタと、
入力として、前記第２のカウンタの出力と前記第２のレジスタの出力とを受け取り、それに応答してリフレッシュアドレスポインタリセット信号を提供するように適合されている第２の比較器と、
前記リセット信号に応答し、前記リフレッシュパルスをカウントし、それに応答してリフレッシュアドレスポインタを提供するように適合されている第３のカウンタと、
前記リフレッシュパルスと前記リフレッシュアドレスポインタとに応答して、メモリエレメントをリフレッシュする手段とを具備するメモリリフレッシュシステム。
【請求項１９】
前記メモリエレメントはダイナミックランダムアクセスメモリエレメントである請求項１８記載の発明。
【請求項２０】
電磁気信号を送信および受信する第１の手段と、
前記電磁気信号をデジタル信号に変換する第２の手段と、
前記デジタル信号の少なくともいくつかを予め定められたメモリエレメントに記憶する第３の手段と、
前記予め定められたメモリエレメントを選択的にリフレッシュする第４の手段と、
前記第１、第２および第３の手段に結合され、ユーザの入力および出力を提供する第５の手段とを具備する通信システム。
【請求項２１】
前記メモリエレメントはダイナミックランダムアクセスメモリエレメントである請求項２０記載の発明。
【請求項２２】
メモリをリフレッシュする方法において、
メモリの複数の記憶エレメントのサブセットを識別し、
前記メモリの前記エレメントの前記サブセットを選択的にリフレッシュするステップを含む方法。
【請求項２３】
前記メモリエレメントのサブセットはデータが書き込まれている１セットのメモリエレメントである請求項２２記載の発明。
【請求項２４】
前記メモリエレメントのサブセットはデータが書き込まれるかもしれない１セットのメモリエレメントである請求項２２記載の発明。
【請求項２５】
前記メモリはダイナミックランダムアクセスメモリである請求項２２記載の発明。
【発明の詳細な説明】
【発明の背景】
【０００１】
本願は２００１年９月２０日に出願された留保中の仮出願番号第６０／３２４，０１３号に対して優先権を主張し、この仮出願は参照によりここに組み込まれている。
【発明の分野】
【０００２】
本発明はメモリアーキテクチャに関係する。特に本発明は通信システムにおいて使用されるメモリアーキテクチャに関係する。
【関連技術の説明】
【０００３】
現代のセル電話機は、プログラム記憶のような不揮発性メモリ応用に対して一般的にフラッシュＲＡＭ（ランダムアクセスメモリ）を使用し、不揮発性データ記憶に対して“ＳＲＡＭ”としても知られている揮発性スタテックＲＡＭを使用する。ＳＲＡＭはセルラ電話機応用に対してこれまで適切であったのに対し、ダイナミックＲＡＭすなわち“ＤＲＡＭ”は、そのサイズがより小さいことから、パーソナルコンピューティングのような他の多くの応用に対して好まれていた。すなわち、ＳＲＡＭは一般的にセル当たり６つのトランジスタを必要とするのに対し、ＤＲＡＭは一般的にセル当たり１つのトランジスタしか必要としない。ＤＲＡＭメモリセルのより小さいサイズにより、チップすなわちダイユニット領域当たりより大きな記憶容量が可能になる。
【０００４】
残念ながら、ＳＲＡＭと異なり、ＤＲＡＭは周期的にリフレッシュしなければならない。結果として、セル電話機設計者は、そのリフレッシュ要求が、セル電話機にとって不可欠なパラメータであるバッテリ寿命に悪影響を及ぼす懸念から、セル電話機でＤＲＡＭの使用を避けている。
【０００５】
しかしながら、現在のセル電話機応用はより高いデータレートを要求する。より高いデータレートはより大きなデータ空間を要求し、これはより大きなメモリ容量に対する必要性を導く。したがって、関係する電力消費を最小にしながらセル電話機でＤＲＡＭを使用するシステムおよび方法に対する技術的な必要性が存在する。
【発明の開示】
【発明の概要】
【０００６】
この技術的な必要性は本発明のメモリリフレッシュシステムおよび方法により取り扱われる。一般的に、発明性のあるシステムには通常のメモリ管理システムからの信号に応答してメモリアレイのエレメントを選択的にリフレッシュするメカニズムが含まれる。
【０００７】
例示的な応用では、メモリはダイナミックランダムアクセスメモリであり、発明性のあるシステムはこれらのＤＲＡＭメモリエレメントの選択的なリフレッシュを行うように適合されており、これらのＤＲＡＭメモリエレメントにデータが記憶されているか、あるいはこれから記憶される。これは電力消費を最小にしながら有利なＤＲＡＭメモリエレメントの使用を可能にする。結果として、ＤＲＡＭメモリエレメントの利用はセルラ電話機および移動コンピューティングを含む電力に敏感なさまざまな応用に拡張される。
【０００８】
特定の実施形態では、発明性のあるシステムには、クロックパルスをカウントし、それに応答して第１のカウントを提供するように適合された第１のカウンタと、カウントをリフレッシュ間隔と比較し、それに応答してリフレッシュパルスを提供する第１の比較器と、リフレッシュパルスとリフレッシュアドレス範囲とに応答してリセット信号を発生させる第２のカウンタと、リフレッシュ信号とリセット信号とに応答してリフレッシュアドレスポインタを発生させる第３のカウンタとが含まれる。例示的な応用では、メモリエレメントはダイナミックランダムアクセスメモリエレメントである。それにもかかわらず、本教示はこれに限定されない。
【０００９】
新規なワイヤレス通信システムが開示され、ここでクレームされている。新規なワイヤレス表示システムには、電磁気信号を送信および受信するトランシーバと、電磁気信号をデジタル信号にまたはこの逆に変換するモデムと、メモリおよび予め定められたメモリエレメントにデジタル信号の少なくともいくつかを記憶するメモリ管理システムと、予め定められたメモリエレメントを選択的にリフレッシュするシステムと、ユーザ入力および出力を提供する構成とを含む。例示的な実施形態では、ワイヤレス通信システムにはダイナミックランダムアクセスメモリが含まれる。
【発明の説明】
【００１０】
図示している実施形態および例示的な応用を添付図面を参照してこれから説明し、本発明の有効な教示を開示する。
【００１１】
図１は本発明の教示にしたがって実現されたワイヤレス通信システムの例示的な実施形態を示すブロック図である。システム１０にはトランシーバ３０に結合されたアンテナ２０が含まれている。トランシーバ３０には無線周波数送信機および受信機とともに、技術的によく知られているように信号をアップコンバートおよびダウンコンバートする回路が含まれている。トランシーバ回路３０は復調器／デコーダ３５と通信し、復調器／デコーダ３５は受信信号をベースバンドに変換し、ベースバンド信号をＲＦ周波数に変換する。復調器／デコーダ３５は通常の設計および構造のデータモデム４０と通信する。データモデム４０はデジタル信号をシステム制御装置５０に送信し、システム制御装置５０からデジタル信号を受信する。ベストモードでは、システム制御装置５０は移動局モデム特定用途向け集積回路（ＭＳＭ  ＡＳＩＣ）として単一チップ上に実現される。システム制御装置５０にはマイクロプロセッサ６０が含まれ、マイクロプロセッサ６０はこの教示にしたがってダイナミックランダムアクセスメモリ（ＤＲＡＭ）１００および他のメモリ１１０とバスインターフェイス７０を通して通信する。実施形態では、ＭＳＭ  ＡＳＩＣは組み込まれたダイナミックランダムアクセスメモリ（ＥＤＲＡＭ）と集積される。
【００１２】
この教示にしたがうと、以下でさらに説明するように、ＤＲＡＭ１００の電力消費はリフレッシュ制御ロジック８０により最小化され、リフレッシュ制御ロジック８０はメモリマネージャーまたは制御装置９０からの入力に応答して、バスインターフェイス７０を通したマイクロプロセッサ６０の制御のもとで動作する。メモリマネージャー９０は一般的に通信システム１０上で実行されるオペレーティングシステムにおけるソフトウェアである。通信システム１０にはさらにユーザ入力および出力デバイスが含まれ、これは一般的に１２０において表されている。
【００１３】
図２は図１のリフレッシュ制御ロジック８０の例示的な構成を示すブロック図である。図２に示されているように、例示的な実施形態では、リフレッシュ制御ロジック８０は第１のカウンタ１２２を有する状態マシーンとして実現され、第１のカウンタ１２２はクロックパルスをカウントし、第１のカウントを第１の比較器１２６に提供する。比較器１２６は第１のカウントをレジスタ１２４に記憶されているリフレッシュ間隔と比較する。レジスタ１２４に記憶されているリフレッシュ間隔はメモリマネージャー９０により提供され、比較器１２６に対する終了カウントを表す。第１のカウンタ１２２からの第１のカウントが終了カウントに到達したとき、比較器１２６は通常のＤＲＡＭリフレッシュロジック１２７を通してリフレッシュパルスをＤＲＡＭ１００に出力する。
【００１４】
リフレッシュパルスはリフレッシュ制御ロジック８０内に配置されている第２のカウンタ１２８によってもカウントされる。例示的な実施形態では、第２のカウンタ１２８は以下の図３でさらに図示されているようにロジック回路により実現される。
【００１５】
図３は図２に示されている第２のカウンタ回路の例示的な構成のブロック図である。図３に示されているように、第２のカウンタ回路１２８にはインクリメントカウンタ１３２が含まれ、インクリメントカウンタ１３２は図２の第１の比較器１２６からリフレッシュパルスを受け取る。カウンタ１３２の出力は第２の比較器１４０に供給される。第２の比較器１４０は、カウンタ１３２のカウントがレジスタ１３０に記憶されているアドレス範囲を越えたときに、リセットアドレスポインタ信号‘ＲＡＰ’を発生させる。
【００１６】
図２および図３に図示されているように、リフレッシュアドレス範囲はメモリマネージャー９０により供給される。リフレッシュアドレス範囲はＤＲＡＭ１００中のメモリセルであってもよく、これらのメモリセルにメモリマネージャー９０によりデータが書き込まれているかあるいは書き込まれる。デフォルト最小アドレスが利用される場合、範囲の上限のみを特定する必要がある。このアプローチは例示的な実施形態において利用される。結果として、レジスタ１３０をカウンタ１２８とともに使用して、リフレッシュアドレス範囲の上限を供給する。例示的な実施形態では、この上限はラベル‘max_row_size’により表される。ベストモードでは、レジスタ１３０にはアドレス範囲に対する新しい値を記憶するバッファレジスタ１３４とリフレッシュアドレス範囲の現在の値‘max_row_size’を記憶する第２のレジスタ１３６とが含まれている。第２のカウンタ１２８は‘max_row_size’毎に１つのＲＡＰパルスを発生させる。ロジック回路１３８はレジスタ１３４および１３６の出力を比較し、max_row_sizeが更新されるときに、各行がデータ保持時間内にリフレッシュされるように確実にセットされるように、以下で述べるアルゴリズムを実現する。
【００１７】
新しいサイズ＞古いサイズの場合には、カウンタ２は古いサイズまでカウントして、ＲＡＰを発生させ、ゼロにラップアラウンドし、その後に終了カウントとして新しいサイズを使用する。
【００１８】
新しいサイズ＜古いサイズの場合には、
２ａ）新しいサイズ≦カウンタ２の現在のカウント、したがって＜古いサイズの場合には、ＲＡＰを発生させ、ゼロにラップアラウンドし、その後に終了カウントとして新しいサイズを使用する。  
２ｂ）カウンタ２の現在のカウント＜新しいサイズの場合には、すぐに終了カウントとして新しいサイズを使用する。
【００１９】
ここで、‘古いサイズ’は‘max_row_size’に対する前の値であり、‘新しいサイズ’は‘max_row_size’に対する更新された値である。当業者は過度の実験を行うことなく上記アルゴリズムを実現するように適合された適切なロジック回路１３８を実現することができるだろう。
【００２０】
ロジック回路１３８の出力は比較器１４０によりカウンタ１３２の出力と比較される。カウンタ１３２により出力されたカウントがロジック回路１３８により提供されるアドレス範囲と等しいかまたは越えるとき、比較器１４０はリセットアドレスポインタ信号‘ＲＡＰ’を出力する。
【００２１】
リフレッシュ間隔およびmax_row_sizeは以下の条件を満足させなければならない。  
refresh_interval・max_row_size＜データ保持時間      ［１］
リフレッシュ間隔はＤＲＡＭがどれくらいの頻度でリフレッシュされるかを制御し、したがってＤＲＡＭにより消費されるリフレッシュ電流を制御する。式［１］を満足しながら、可能な限り大きなものを選択すべきである。これはメモリサイズと両立できる最小リフレッシュ電流となる。max_row_sizeはリフレッシュされるメモリの量を制御し、メモリマネージャーにより、システムのデータメモリ要求から決定することができる。
【００２２】
リフレッシュされるメモリ量を減少させるために、最初にmax_row_sizeを減少させる。リセットパルスＲＡＰを発生させた後に、式［１］が満足される限り、refresh_intervalを増加させることができる。
【００２３】
リフレッシュされるメモリ量を増加させるために、最初に、増加したmax_row_sizeに対してさえ、式［１］が満足されるようにrefresh_intervalを減少させ、その後、max_row_sizeを望ましいように増加させる。
【００２４】
図２に戻ると、リフレッシュパルスが第３のカウンタ１４２によりカウントされる。ベストモードでは、第３のカウンタ１４２はＤＲＡＭチップ上に実現される。第３のカウンタ１４２はリフレッシュアドレスポインタをＤＲＡＭリフレッシュロジック１２７に提供する。技術的によく知られているように、ＤＲＡＭリフレッシュロジック１２７はリフレッシュパルスが受信されたときに第３のカウンタにより特定されるＤＲＡＭ行をリフレッシュする。第３のカウンタ１４２は第２のカウンタ１２８からのＲＡＰ信号によりリセットされる。
【００２５】
したがって、本発明は特定の応用に対する特定の実施形態を参照してここで説明した。この教示にアクセスする当業者はその範囲内の付加的な修正、応用および実施形態を認識するであろう。
【００２６】
したがって、特許請求の範囲により、本発明の範囲内のこのような応用、修正および実施形態のいずれかおよびすべてをカバーすることが意図されている。
【図面の簡単な説明】
【００２７】
【図１】図１は本発明の教示にしたがって実現されたワイヤレス通信システムの例示的な実施形態を示すブロック図である。
【図２】図２は図１のリフレッシュ制御ロジックの例示的な構成を示すブロック図である。
【図３】図３は図２に示される第２のカウンタ回路の例示的な構成のブロック図である。
【図１】
2005528717.tif 000003
【図２】
2005528717.tif 000004
【図３】
2005528717.tif 000005
【国際調査報告】
2005528717.tif 000006
2005528717.tif 000007