(57)【要約】基板上への単結晶絶縁体層の形成、それに続く、その層上への半導体層のヘテロエピタキシーによって、シリコンオンインシュレータ（ＳＯＩ）構造を形成する。原子層成長（ＡＬＤ）法を用いることによって非晶質絶縁体層を形成し、続いて固相エピタキシーによって、その層を単結晶構造に変換することが好ましい。結晶性絶縁体層は、その上に形成される半導体層の結晶構造及び格子定数に近似しており、三元系の絶縁体材料は、層の特性のマッチングを容易にするという特長を有している。歪みを含むシリコン層が、バッファ層を必要とすることなく形成される。絶縁体層の下に、必要に応じて非晶質ＳｉＯ２層を形成する。さらに、活性な半導体層に所定の歪みを生成させるために、基板と絶縁体層との間又は絶縁体層と半導体層との間のいずれかに、バッファ層を形成してもよい。【特許請求の範囲】
【請求項１】
基板上にエピタキシャル絶縁体層を形成するステップと、
該エピタキシャル絶縁体層上に、エピタキシャル半導体層を形成するステップと
を含むことを特徴とする半導体オンインシュレータ構造の製造方法。
【請求項２】
前記エピタキシャル絶縁体層を形成するステップが、
非晶質絶縁体層を形成するステップと、
固相エピタキシーによって、前記非晶質絶縁体層を単結晶材料に変換するステップと
を含むことを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項３】
前記非晶質絶縁体層を形成するステップが、
原子層成長法による処理を含むことを特徴とする請求項２に記載の半導体オンインシュレータ構造の製造方法。
【請求項４】
前記非晶質絶縁体層が、３元系酸化物で構成されていることを特徴とする請求項３に記載の半導体オンインシュレータ構造の製造方法。
【請求項５】
前記原子層成長法による処理が、複数のサイクルにおける原料化学物質のパルシングを含むことを特徴とする請求項３に記載の半導体オンインシュレータ構造の製造方法。
【請求項６】
別のサイクルにおけるパルシングの頻度を変更することにより、前記非晶質絶縁体層の組成を調整することを特徴とする請求項５に記載の半導体オンインシュレータ構造の製造方法。
【請求項７】
前記固相エピタキシーの間に、さらに前記基板を酸化させる処理を行うことを特徴とする請求項２に記載の半導体オンインシュレータ構造の製造方法。
【請求項８】
前記エピタキシャル絶縁体層が、２を超える成分を含むことを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項９】
前記エピタキシャル絶縁体層が、ランタンアルミニウム酸化物を含むことを特徴とする請求項８に記載の半導体オンインシュレータ構造の製造方法。
【請求項１０】
前記エピタキシャル絶縁体層の格子定数が、前記エピタキシャル半導体層の格子定数に対してプラスマイナス約１０％以内であることを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項１１】
前記エピタキシャル絶縁体層の格子定数が、前記エピタキシャル半導体層の格子定数に対してプラスマイナス約１〜３％の範囲外であることを特徴とする請求項１０に記載の半導体オンインシュレータ構造の製造方法。
【請求項１２】
前記エピタキシャル絶縁体層の格子定数が、前記エピタキシャル半導体層の格子定数に整合していることを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項１３】
さらに、前記エピタキシャル絶縁体層を介して、前記基板を酸化するステップを含むことを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項１４】
さらに、前記エピタキシャル絶縁体層を形成するステップの前に、前記基板上にバッファ層を形成するステップを含むことを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項１５】
前記バッファ層が、シリコンゲルマニウムを含むことを特徴とする請求項１４に記載の半導体オンインシュレータ構造の製造方法。
【請求項１６】
前記バッファ層が、グレーデッド層であることを特徴とする請求項１４に記載の半導体オンインシュレータ構造の製造方法。
【請求項１７】
前記グレーデッド層が、シリコンゲルマニウムで構成され、前記基板から前記エピタキシャル絶縁体層の方向にゲルマニウムの含有量が増加していることを特徴とする請求項１４に記載の半導体オンインシュレータ構造の製造方法。
【請求項１８】
さらに、前記エピタキシャル半導体層を形成するステップの前に、前記エピタキシャル絶縁体層上に、バッファ層を形成するステップを含むことを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項１９】
前記バッファ層が、シリコンゲルマニウムで構成されることを特徴とする請求項１８に記載の半導体オンインシュレータ構造の製造方法。
【請求項２０】
半導体基板上に、非晶質絶縁体層を形成するステップと、
該非晶質絶縁体層を、高結晶性材料に変換するステップと、
前記非晶質絶縁体層が変換された層上に、ヘテロエピタキシャルに半導体構造を成膜するステップとを含むことを特徴とする集積回路の製造方法。
【請求項２１】
前記非晶質絶縁体層が、原子層成長法によって形成されることを特徴とする請求項２０に記載の集積回路の製造方法。
【請求項２２】
前記原子層成長法が、所定の組成を有する前記絶縁体層が得られるように調整されることを特徴とする請求項２０に記載の集積回路の製造方法。
【請求項２３】
前記非晶質絶縁体層を形成するステップが、３元素以上を含む化合物を形成する処理を含むことを特徴とする請求項２０に記載の集積回路の製造方法。
【請求項２４】
前記非晶質絶縁体層を形成するステップが、３元系酸化物を成膜する処理を含むことを特徴とする請求項２０に記載の集積回路の製造方法。
【請求項２５】
前記非晶質絶縁体層を形成するステップが、実質的に自然酸化物のない状態に、前記半導体基板を維持することを含むことを特徴とする請求項２０に記載の集積回路の製造方法。
【請求項２６】
前記半導体構造が、歪みを含むシリコンで構成されていることを特徴とする請求項２０に記載の集積回路の製造方法。
【請求項２７】
基板と、
該基板上にエピタキシャルに形成された結晶性絶縁体層と、
該結晶性絶縁体層上にヘテロエピタキシャルに形成された結晶性半導体層とを備えていることを特徴とする半導体オンインシュレータ構造。
【請求項２８】
前記結晶性絶縁体層が、３元系絶縁体で構成されていることを特徴とする請求項２７に記載の半導体オンインシュレータ構造。
【請求項２９】
前記結晶性絶縁体層が、ランタンアルミニウム酸化物で構成されていることを特徴とする請求項２８に記載の半導体オンインシュレータ構造。
【請求項３０】
前記結晶性絶縁体層の格子定数が、前記半導体層の格子定数のプラスマイナス約１０％以内であることを特徴とする請求項２７に記載の半導体オンインシュレータ構造。
【請求項３１】
前記結晶性絶縁体層の格子定数が、前記半導体層の格子定数のプラスマイナス約５％以内であることを特徴とする請求項２７に記載の半導体オンインシュレータ構造。
【請求項３２】
前記結晶性絶縁体層の格子定数が、前記半導体層の格子定数に整合していることを特徴とする請求項２７に記載の半導体オンインシュレータ構造。
【請求項３３】
前記半導体層が、歪みを含むシリコンで構成されていることを特徴とする請求項２７に記載の半導体オンインシュレータ構造。
【請求項３４】
さらに、前記半導体層と前記絶縁体層との間に、非晶質酸化物層を備えていることを特徴とする請求項２７に記載の半導体オンインシュレータ構造。
【請求項３５】
さらに、前記基板と前記絶縁体層との間に、バッファ層を備えていることを特徴とする請求項２７に記載の半導体オンインシュレータ構造。
【請求項３６】
前記バッファ層が、シリコンゲルマニウムで構成されていることを特徴とする請求項３５に記載の半導体オンインシュレータ構造。
【請求項３７】
前記バッファ層が、グレーデッド層であることを特徴とする請求項３５に記載の半導体オンインシュレータ構造。
【請求項３８】
前記グレーデッド層が、シリコンゲルマニウムで構成され、
ゲルマニウムの含有量が、前記基板から前記絶縁体層に向けて増加していることを特徴とする請求項３７に記載の半導体オンインシュレータ構造。
【請求項３９】
さらに、前記絶縁体層と前記半導体層との間に、バッファ層を備えていることを特徴とする請求項２７に記載の半導体オンインシュレータ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の製造におけるシリコンオンインシュレータ（ＳＯＩ）技術に関する。
【背景技術】
【０００２】
素子の性能を向上させるために、従来の“バルク”シリコンウェーハを、いわゆるシリコンオンインシュレータ(silicon-on-insulator：以下、ＳＯＩと記す)ウェーハに置き換える技術が開発されている。ＳＯＩ技術には、トランジスタが形成されるシリコンが、ウェーハの残部と電気的に接触している状態にはないという利点があり、例えば、トランジスタ間におけるクロストークが生じないという長所がある。なお、トランジスタは相互に電気的に絶縁されている。
【０００３】
ＳＯＩ技術の場合には、通常、ウェーハ全体又は少なくとも能動素子が半導体層に形成される領域で、活性な半導体層とウェーハとの間に薄い（例えば、約１００ｎｍ）絶縁体層が用いられる。絶縁体層としては、通常、シリコン酸化物、シリコン窒化物又はそれらの２つの混合物が使われる。これらの材料は非晶質であり、優れた電気的特性を備えている。また、シリコン窒化物及び／又はシリコン酸化物を集積する技術は、十分に確立されている。
【０００４】
従来、ＳＯＩ構造を形成するために、２つの技術が開発されてきた。それらの技術の１つは、ＳＩＭＯＸとして知られている。まず、シリコンウェーハなどの半導体からスタートし、高エネルギの酸素原子を注入することによって、シリコンウェーハの表面下に厚さ約１００ｎｍ以上の酸化物層を形成し、その後、高温でのアニーリングにより埋め込まれたシリコン酸化物を形成し、同時に、注入処理によって発生したシリコン表面の結晶欠陥を修復する。表面のシリコンは半導体材料として残り、その結晶構造はアニーリングによって回復する。しかし、これらの処理に要するコストがかなり高く、絶縁体層及びその上の活性なシリコンの品質がやや不十分である。
【０００５】
ＳＯＩ構造を形成するためのもうひとつの方法は、酸化されたシリコンウェーハ上に、犠牲シリコンウェーハを接合することを基本としている。犠牲シリコンウェーハは、研磨処理又は別の薄肉化処理によって極めて薄くされ、別の基板の酸化物上の活性な半導体層となる。しかし、活性な半導体層に最終的に要求される厚さの均一性は、約５ｎｍプラスマイナス０．１ｎｍであるので、ＳＯＩ構造に要求される高品質を達成する上では、上記の薄肉化処理は限界である。さらに、接合及び薄肉化処理が、複雑であるとともにコスト高である。
【０００６】
したがって、高品質の絶縁体層及び半導体層を備えたＳＯＩ基板を提供することができる改良された構造及び処理方法が要求されている。
【発明の開示】
【課題を解決するための手段】
【０００７】
本発明の１つは、半導体オンインシュレータ構造の製造方法であって、基板上にエピタキシャル絶縁体層を形成するステップと、該エピタキシャル絶縁体層上にエピタキシャル半導体を形成するステップとを含んでいる。
【０００８】
また、本発明に係る集積回路の製造方法は、半導体基板上に、原子層成長法によって非晶質絶縁体層を形成するステップを含んでいる。前記非晶質絶縁体層は、高結晶性材料に変換される。次に、半導体構造が、前記高結晶性材料上に形成される。
【０００９】
また、本発明に係る別の方法では、エピタキシャル絶縁体層が形成された基板を酸化性雰囲気に曝すことによって、前記エピタキシャル絶縁体層の下にＳｉＯ２層を成長させる。１つの実施の形態では、固相エピタキシー処理の間に、雰囲気中に酸化剤を添加することによって、上記の処理を行う。
【００１０】
また、本発明に係る別の方法では、活性な半導体層に歪みを生成させるために、バッファ層を形成する。１つの実施の形態では、前記エピタキシャル絶縁体層を形成した後に、前記バッファ層、好ましくはシリコンゲルマニウムの層を形成する。さらに別の実施の形態では、前記エピタキシャル絶縁体層を形成する前に、前記基板上にバッファ層を形成する。この実施の形態の場合には、前記バッファ層の形成前に、グレーデッドシリコンゲルマニウム層などのグレーデッド層を形成してもよい。
【００１１】
また、別の本発明に係る半導体オンインシュレータ構造は、基板と、該基板上にエピタキシャルに形成された結晶性絶縁体層と、該結晶性絶縁体層上にヘテロエピタキシャルに形成された結晶性半導体層とを備えている。また、１つの実施の形態では、前記構造は、前記エピタキシャル絶縁体層の下に、ＳｉＯ２層を備えている。
【発明を実施するための最良の形態】
【００１２】
上記の本発明及び本発明に係るその他の発明は、以下の詳細な説明及び添付する図面を基に容易に理解されるであろう。なお、以下の説明は本発明を説明するものであって、本発明が、説明する内容に限定されるものではない。
【００１３】
好ましいプロセス
好ましい実施の形態では、シリコンオンインシュレータ（ＳＯＩ）構造における絶縁体として、高結晶性（欠陥が最少量で大きな単結晶）材料を用いる。本明細書においては、「単結晶」又は「エピタキシャル」という用語は、欠陥の数が許容範囲内に収まっている、大形の結晶が支配的な構造を表すのに用いられる。当業者であれば、層の結晶性は、通常、非晶質から多結晶、単結晶へと連続的に変化することを理解しているはずである。すなわち、当業者であれば、欠陥の密度が低いとしても、結晶構造が考慮される時に、単結晶かエピタキシャルかを容易に決定することができる。
【００１４】
単結晶の絶縁体層を形成する方法には、シンプルかつ比較的低コストで、均一な絶縁体層又は誘電体層を形成すること、及びその後に続く活性な結晶性半導体をヘテロエピタキシャルに形成することが可能であるという利点がある。エピタキシーとは、形成された層が、下層の結晶構造の延長としての役割をする層の成膜を意味する。ヘテロエピタキシーは、一種のエピタキシーであり、下層とその上に成膜される層とが、異なった材料で構成される場合である。
【００１５】
ヘテロエピタキシー成長法は、本技術分野ではよく知られており、実際に、下層とその上の層との間の格子不整合により、結晶に歪みを発生させることができるという特長を有していると考えられている。例えば、そのようなヘテロエピタキシャル層は、２つの層の格子定数が正確に整合しないような、単結晶シリコン構造上へのシリコンゲルマニウム（ＳｉＧｅ）のエピタキシャルな成膜によって形成される。この歪みは、半導体構造内におけるキャリアの移動性を増加させる傾向があり、その結果、トランジスタの性能を向上させることができるので、好ましいと考えられている。ヘテロエピタキシーは、通常、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）のシリコンコレクタ上へのＳｉＧｅベース層の成膜に用いられている。
【００１６】
したがって、好ましい実施の形態の場合、煩雑な酸素原子の注入処理を回避し、犠牲シリコンウェーハの接合及び研磨を回避することができるばかりではなく、以下に説明する好ましい実施の形態では、歪みが付与されたヘテロエピタキシャル層が得られ、それによって性能の改善に結びつけることができる。さらに、絶縁体層上に直接半導体層を形成することによって、所定の歪みを発生させるための別のバッファ層（シリコンコレクタ領域上のＳｉＧｅベース層として従来使われている）を必要することなく、格子歪みが付与された層を生成させることができる。
【００１７】
図１は、好ましい実施の形態に係る一般的な方法を示す概略のフローチャートである。はじめに、基板上に単結晶絶縁体層を形成する。図１に示した実施の形態の場合、上記の層の形成は２つのステップで行われる。はじめに、基板上に非晶質絶縁体層を形成する（ステップ１００）。次に、本技術分野では固相エピタキシー（ＳＰＥ）として知られている高温でのアニーリングによって、この非晶質絶縁体層を単結晶材料に変換する（ステップ１１０）。以下に、成膜ステップ１００及び変換ステップ１１０を、さらに詳細に説明する。その他の実施の形態では、絶縁体層はエピタキシャル成長によって、直接形成される（図示省略）。
【００１８】
単結晶絶縁体層の形成に続いて、直接的なエピタキシー又はＳＰＥのいずれかによって、単結晶絶縁体層上に、１つ又はそれ以上の半導体層のヘテロエピタキシャル成膜を行う（ステップ１２０）。上記のように、ヘテロエピタキシーに関しては周知の方法がある。そのようなプロセスは、炉ベースの低圧ＣＶＤ（ＬＰＣＶＤ）のバッチ式から、コールドウォールチャンバベースの急熱ＣＶＤ（ＲＴＣＶＤ）の枚葉式までの範囲にわたっている。これらのプロセスでは、多数のシリコン前駆体のうちのいずれかとキャリアガスとを使用し、様々な圧力、流量及び温度の下で処理が行われる。一般に、上記のように、そのようなヘテロエピタキシー成長法は、シリコン上にＳｉＧｅを成膜する技術分野に適用されている。なお、本明細書では、絶縁材料上に半導体（例えば、ＳｉＧｅ又はＳｉ）のヘテロエピタキシーを行う方法を説明する。
【００１９】
次に、当業者にはよく知られている適切なプロセスによって、ステップ１３０の処理へ進む。
【００２０】
上記のように、絶縁体層上に形成される半導体層に、ある程度の歪みが付与されることが好ましい。しかし、エピタキシャル酸化物層などのエピタキシャル絶縁体層が、下層の基板との格子定数の不整合により、その層自体が歪むという状態が生じる。例えば、絶縁体層の下にＳｉＯ２層が形成されていない場合に、この状態が発生する。エピタキシャル絶縁体層に歪みが生じると、その上に成膜される半導体層は、エピタキシャル絶縁体層の下層に位置する基板の格子定数を持つことになり、その結果、歪みが生じないことになる。本発明は、このようなことが起こることに対処するためのいくつかの方法を提供する。
【００２１】
１つの実施の形態では、エピタキシャル酸化物などのエピタキシャル絶縁体層の成長に続いて、十分に厚いＳｉＧｅのバッファ層を形成するので、リラクセーション後に、バッファ層の格子定数が増加する。引き続いてその上に成膜されるシリコン層には、ゲルマニウムの含有量及びＳｉＧｅバッファ層のリラクセーションの度合によって決定されるレベルの歪みが付与される。ＳｉＧｅ以外の別の材料であっても、エピタキシャル絶縁体層上に成長させることが可能で、リラクセーション後にシリコンより大きな格子定数となる材料であれば、同様に使用することができる。なお、バッファ層の組成に関しては、その上に成膜されるシリコン層に所定の歪みが生じるように制御する。
【００２２】
図３は、上記の実施の形態に関する例を示す構造体の断面図である。この例では、エピタキシャル酸化物層３１０の格子定数が、バルクシリコン基板３００の格子定数約５．４３オングストロームと整合しており、それだけ歪んでいる。エピタキシャル酸化物層３１０上のＳｉＧｅバッファ層３２０は、格子定数がそれより大きいために、圧縮された状態にある。ＳｉＧｅの格子定数は、シリコンの格子定数５．４３オングストロームを超えているはずであるが、ＳｉＧｅの正確な化学量論量に依存し、純粋なゲルマニウムの格子定数５．６５オングストローム未満のはずである。そして、次に成膜されるシリコン層（図示省略）は、リラックスされたバッファ層の格子定数によって決定されるレベルに歪みが付与されるはずである。
【００２３】
図４は、別の実施の形態に係る構造体を示す断面図であり、ＳｉＧｅバッファ層４２０が、エピタキシャル酸化物層などのエピタキシャル絶縁体層４３０の成膜前に形成される例を示している。このＳｉＧｅ層が格子定数を増加させる。その上に成膜されるエピタキシャル絶縁体層４３０は、より大きい格子定数を有するＳｉＧｅバッファ層４２０の格子定数に整合し、次に成膜されるシリコン層４４０に歪みを付与するはずである。エピタキシャル絶縁体層４３０がＳｉＧｅバッファ層４２０に整合して成長しやすいように、一定の組成を有するＳｉＧｅバッファ層４２０を成膜する前に、グレーデッドＳｉＧｅ層４１０を成膜することが好ましい。先に説明した実施の形態の場合のように、エピタキシャル絶縁体層４３０上で成長し、シリコンとは異なる格子定数でリラックスする別の材料を、ＳｉＧｅの代わりに用いることができる。さらに、上部のシリコン層又はその他の不整合の（ヘテロエピタキシャル）半導体層４４０内の歪み量の微調整を行うために、ＳｉＧｅバッファ層４２０の組成を正確に制御するのがよい。
【００２４】
上記の実施の形態に係る方法は、シリコン基板上に所定のエピタキシャル絶縁体層を直接成長させるのが難しい状況にある場合に、特に有効である。フレキシブルな格子定数（ＳｉＧｅの化学量論量による）を有するＳｉＧｅの表面によって、所定の転位密度など、所定の品質を有するエピタキシャル酸化物層を成長させることが容易になる。
【００２５】
絶縁体層としてのエピタキシャル層の形成に続いて、必要に応じて、基板の酸化処理を行い、エピタキシャル層の下に「薄い」非晶質ＳｉＯ２層を成長させてもよい。ｋが低いＳｉＯ２層は、積層体全体のキャパシタンスを決定するので、十分に厚いことが好ましい。したがって、ＳｉＯ２層は、エピタキシャル絶縁体層の厚さに対応する厚さであることが好ましい。図５は、シリコン基板上の構造体を示す断面図であり、シリコン基板５００、非晶質ＳｉＯ２層５１０、非晶質ＳｉＯ２上のエピタキシャル酸化物層５２０及び活性な半導体層５３０を示している。
【００２６】
非晶質ＳｉＯ２層５１０は、望ましくは約１０００オングストローム未満のエピタキシャル絶縁体層５２０が形成された基板を、酸化性雰囲気に曝すことによって形成することが好ましい。酸化剤としては本技術分野おいて周知のものを使用することが可能で、例えば、水又は酸素が好ましい。さらに好ましいのはドライ酸素である。１つの実施の形態では、酸化処理は、高温でのアニーリングの間、酸化剤(oxygenated species)を添加することによって行われ、非晶質絶縁体層の固相エピタキシー処理と組み合わされる。上記の酸化剤(oxygen species)の酸素は、エピタキシャル絶縁体層５２０内を拡散し、シリコン基板５００との界面に非晶質ＳｉＯ２層５１０を形成する。
【００２７】
上記の酸化ステップ（酸化処理）は、エピタキシャル絶縁体層５２０の結晶性を損なうことがなく、実際に、固相エピタキシープロセスを完了させ、エピタキシャル絶縁体層５２０を安定化する役割を果たす。回復又は修復のためのアニーリングは、上記の酸化ステップに続いて、必要に応じて行われる。
【００２８】
好ましい材料
上記のように、下層側の絶縁材料であるエピタキシャル絶縁体層上に、ヘテロエピタキシャルに形成される上層側の半導体層の結晶構造は、キャリアの移動性を向上させるために、格子定数がわずかに不整合であることが好ましい。しかし、両者の材料層の格子定数及び結晶構造は、上層側（半導体層）の材料のヘテロエピタキシーを可能にするために、相互に近似していることが好ましい。近似していない場合には、上層側の材料のヘテロエピタキシーが起こらず、結晶性に劣り、素子の性能に劣るという結果になる。絶縁材料の格子定数は、半導体材料の格子定数に対してプラスマイナス２０％以内の不整合（完全な整合、すなわち０％の不整合を含む）であることが好ましく、さらに好ましいのはプラスマイナス１０％以内、さらに好ましいのはプラスマイナス５％以内、最も好ましいのはプラスマイナス１％〜３％以内である。
【００２９】
通常、単結晶の絶縁材料を形成し、その上に、整合するか又はわずかに不整合の格子構造（格子定数）を有する半導体層を形成する。この基準を満たす絶縁材料と半導体材料であれば、適切などのような組み合わせでも用いることができる。
【００３０】
いくつかの絶縁材料は、シリコン（体心立方構造で、格子定数が約５．４３オングストローム）の格子定数及び結晶構造に極めて近似している。例えば、セシウム酸化物（Ｃｅ０２）、アルミニウム窒化物（ＡｌＮ）及びランタンアルミニウム酸化物（ＬａＡｌＯ３）はすべて、適切な格子定数と結晶構造とを備えている。最も好ましいのは、ＬａＡｌＯ３（格子定数が約５．３７オングストローム）である。ＬａＡｌＯ３には、シリコン（又はＳｉＧｅ）と、格子定数がわずかに不整合であり、結晶構造が類似している（立方晶）という特長があるだけではなく、三元系の構造(ternary structure)という別の長所がある。以下に、さらに詳しく説明するように、結晶構造が三元系の構造によってより容易に調整され、上層側の半導体層の結晶構造に整合する所定の格子定数及び結晶構造を容易に得ることができる。
【００３１】
原子層成長（ＡＬＤ）法全般
上記の基準を満たす材料を利用することができるが、それらの材料を成膜するための従来の製造技術は、半導体製造アプリケーションに関する生産価値(production-worthiness)の点で、やや複雑であるとともに、未完成であると考えられる。これらの層の形成に関する特に重要な課題は、上層の厚さの均一性及び材料の組成を制御することである。
【００３２】
したがって、好ましい実施の形態では、図１のステップ１００に示した絶縁体層の形成に、原子層成長（ＡＬＤ）法が用いられる。また、活性な半導体層に歪みを確実に発生させるために用いられるバッファ層の形成にも、ＡＬＤ法を用いるのがよい。本技術分野では周知であるように、一般に、ＡＬＤ法によれば、成膜処理の間、材料の組成ばかりではなく、上層（成膜される層）の均一性を高精度に制御することができる。この成膜処理は、シリコン基板上への絶縁体層の成膜及びその絶縁体層上へのその後の活性なシリコン層の成膜を行う上で重要である。さらに、ＡＬＤ法の場合には、化学気相成長（ＣＶＤ）法及びその他の従来の成膜法と比べて、極めて低い温度で処理を行うことができるので、非常に滑らかな表面の絶縁体層が得られるという長所がある。
【００３３】
ＡＬＤ法には、通常、２つ以上の異なった反応物質による、交互(alternating)で自己制限的(self-limiting)な表面反応が含まれる。反応温度は、選択された前駆体が熱分解する温度より低く、選択された先駆体が凝縮する温度より高く維持されることが好ましい。このことは、ＡＬＤ法による処理は、かなり大きい温度範囲のうち、いずれかの温度で行うことができることを意味している。
【００３４】
ここで、図２を参照すると、フローチャートには、原子層成長（ＡＬＤ）法による一般的な成膜処理が示されている。はじめに、ＡＬＤチャンバに基板をセットする（ステップ２００）。一般に、ＡＬＤチャンバは、それぞれの反応物質に対して、別々の導入路を有しており、そのために、ＡＬＤ法には、基板の上流側で前駆体の望ましくない混合が起こらないようにすることができるという長所がある。反応物質の混合が起こると、ＣＶＤタイプの反応になるという好ましくない結果になる。しかし、当業者であれば、ＣＶＤチャンバであっても、反応物質のパルス（pulse、以下、短時間の供給をパルス又はパルスシングと記すことがある）及び除去タイミングによる反応物質の注意深い分離によって、ＡＬＤ法の処理に採用可能なことを理解できるはずである。
【００３５】
チャンバ内に基板をセットした後、ウェーハ装入用のゲートバルブを閉じ、パージングなどの手段によって、１種類の不活性ガスだけがチャンバ内に残るようになるまで、有害なガスを除去することが好ましい。いくつかの例では、除去ステップ２１０には、非常に低い圧力になるまで、チャンバを真空排気することが含まれる。しかし、一般的には、パージングの方が、要する時間がより短いので、パージングを採用することが好ましい。
【００３６】
ＡＬＤ法は、第１の反応物質を供給すること（ステップ２２０）から始まり、反応物質が、基板に自己制限的に化学吸着する。例えば、第１反応物質すなわち前駆体は、成長させる層内に存在する配位子などの成分を含むことができ、少なくともそれらのうちのいくつかは、成膜の間、吸着された層上に維持される。配位子は、基板表面の活性部がすべて占有され塞がれると、その後の反応を妨げる働きをする。このような反応は、飽和プロセス(saturative process)として知られている。理論的には、第１反応物質の完全な単分子層が基板に吸着されるはずである。しかし、実際には、前駆体分子のサイズなどの物理的制約（ステリック障害:stearic hindrance）により、理論的に利用可能な基板上の反応物質サイトすべてを、完全に占有することが妨げられる。したがって、通常、単分子層未満の層が、１サイクル当たりに形成される。
【００３７】
表面を飽和させることができるように、十分長い時間、第１反応物質の供給（ステップ２２０）を行った後、余剰の第１反応物質及び吸着処理の間に生じた副生物すべてを、チャンバから除去する（ステップ２３０）。この除去ステップ２３０は、チャンバ内を真空排気する方法で行ってもよいが、チャンバ内の残留物をパージする方法の方がより好ましい。
【００３８】
除去ステップ２３０に続いて、第２反応物質の供給を行う（ステップ２４０）。第２反応物質も自己制限効果を有しており、そのために、前の第1反応物質供給ステップ２２０の際に吸着された物質(species)だけと反応し、飽和反応(saturative reaction)後には、それ以上の反応を全く起こさない。例えば、第２反応物質供給ステップ２４０では、第２反応物質がそれ以前に吸着していた単分子層と反応し、その単分子層から配位子を取り除くか、又は、吸着している物質(species)の終端配位子(terminating ligand)を、形成される層に必要な成分又は化合物と置き換えることができる。第２反応物質供給ステップ２４０の後、２度目の除去ステップ２５０へ進む。第２除去ステップ２５０では、前述のように、真空排気又はパージングを行う。
【００３９】
図２には、２つ又は３つの反応物質を用いる、一般的なＡＬＤサイクルを示した。すなわち、判断ステップ２６０では、上記の２つの反応物質サイクル（ステップ２２０〜２５０）を繰り返すか、又は、第３の反応物質供給ステップ２７０及び第３の除去ステップ２８０に続くかのいずれかの可能性があることを示した。当業者であれば、３つの反応物質を用いるＡＬＤ法によれば、様々な形を取ることができることを容易に理解できるであろう。例えば、第１反応物質供給ステップ２２０では、自己終端(self-terminating)配位子を有する吸着層を残すことができる。第２反応物質供給ステップ２４０では、第２反応物質と配位子とを結合させ、揮発性の生成物を形成させることによって、配位子を減らすことができる。なお、揮発性の化合物は、配位子に対して、層内に含まれる第１反応物質より大きな親和力を有している。また、第３反応物質供給ステップ２７０では、成膜された層内に含まれる必要な成分を残すことができる。さらに、第１、第２及び第３の反応物質供給ステップ２２０、２４０、２７０のそれぞれでは、三元系の成分の材料を残すことができる。当業者であれば、その他の様々な可能性があり、いくつかのサイクル又はそれぞれのサイクルなどで、第４の反応物質の供給を含めることが可能であることを容易に理解できるであろう。
【００４０】
そのサイクルが第３反応物質の供給、第４反応物質の供給などを含んでいるか否かに関係なく、１サイクルが完了した後、判断ステップ２９０で、さらに成膜が必要か否かを決定する。さらに成膜が必要な場合には、第１反応物質供給ステップ２２０から開始される繰り返しサイクルに継続される。一方、十分なサイクルが行われて目標の厚さに到達した場合には、成膜はステップ２９５で終了する。次に、図１に示した従来の処理法である固相エピタキシー方式のステップ１１０へ進む。別の方法として、ＡＬＤ法によって、目標の絶縁体層をエピタキシャルに直接形成してもよい。
【００４１】
図２に示した判断ステップ２６０、２９０は、ＡＬＤ法の設計における選択を説明するためのものであり、実際には、すべての反応物質供給プロセスに関しては、決定された順序が予めプログラムされている。
【００４２】
好ましいＡＬＤ法
上記のように、ＡＬＤ法によって成膜される適切な絶縁体層に関する１つの例は、ＬａＡｌＯ３である。ＡＬＤ法によってＬａＡｌＯ３を成膜する方法は、Nieminenらによって、”Surface-Controlled Growth of LaAlO3 Thin Films By Atomic Layer Epitaxy”, J.Mater. Chem., 2001, Vol. 11, PP.2340-2345、に開示されており、その開示に関しては、参考として本明細書に取り込まれる。
【００４３】
Nieminenらは、窒素ガス（Ｎ２）を用いるパージステップを間に挟み、Ｌａ（ｔｈｄ）３とＡｌ（ａｃａｃ）３とオゾンとを交互にパルスすることによって、ＬａＡｌＯ３を成膜するＡＬＤ法を開示している。なお、「ｔｈｄ」は、２，２，６，６−テトラメチルヘプタン−３，５−ジオナート(2,2,6,6-tetramethylheptane-3,5-dionate)を意味し、「ａｃａｃ」は、ペンタン−２，４−ジオナート(pentane-2,4-dionate)を意味する。Ｌａ（ｔｈｄ）３及びＡｌ（ａｃａｃ）３用の原材料容器は、それぞれ温度１７０℃、１２５℃に保持される。反応容器及び基板の温度は、約３００℃〜４５０℃、好ましくは約３５０℃〜３８０℃に保持されることが好ましい。１つの典型的なＡＬＤサイクルは、以下の基本ステップを含んでいる。
・Ｌａ（ｔｈｄ）３パルス
・Ｎ２パージ（１．０ｓ〜３．０ｓ）
・Ａｌ（ａｃａｃ）３パルス（０．８ｓ〜１．５ｓ）
・Ｎ２パージ（１．０ｓ〜３．０ｓ）
・Ｏ３パルス（２．０ｓ）
・Ｎ２パージ（１．０ｓ〜３．０ｓ）
実際には、各サイクルにおけるそれぞれの反応物質をパルスする頻度は、化学量論的に確実にＬａＡｌＯ３が形成されるように、決められた最適化手順に従って調整される。Nieminenらは、Ｌａ（ｔｈｄ）３とＡｌ（ａｃａｃ）３の供給量の比を約１．７５〜２．００にすると、高い成膜速度（例えば、０．３６Å／ｃｙｃｌｅ〜０．３９Å／ｃｙｃｌｅ）で、化学量論的なＬａＡｌ０３が得られることを開示している。別の方法として、それぞれのサイクルにおけるそれぞれの反応物質のパルス頻度を、最適化された層における別のＬａ：Ａｌ比となるように変更することにより、その上にヘテロエピタキシャルに成膜される半導体層の格子定数に整合する（又は不整合である）目標の結晶格子定数になるようにしてもよい。材料の組成及び性質をそのように調整することが好ましい場合には、図２に示した判断ステップ２６０における判断が、第３反応物質を用いるか否か、サイクルにおけるはじめの２つの反応物質のうちの１つを繰り返して用いるか否かに関して、より一般的に用いられる。図２に示した判断ステップは、ＡＬＤ法の設計における選択を説明するためのものであり、実際には、すべての反応物質供給プロセスに関しては、決定された順序が、予めプログラムされていることが理解されるであろう。
【００４４】
より一般的には、ＡＬＤ法に適したアルミニウム、ランタニド、酸素及び窒素の前駆体は以下のとおりである。以下に示すリストは限定するものではなく、当業者であれば、リストアップされる物質(element)に対して、別の好適な前駆体を特定することが可能であり、また、好ましいＡＬＤ処理条件下で、基板表面を飽和させるのに十分な蒸気圧を与えることができる。さらに、リストアップされる物質以外にも、本明細書に記載されている絶縁体層には、結晶構造が半導体材料上のヘテロエピタキシーに適している様々な材料を含めることができる。
【００４５】
１．１．アルキルアルミニウム化合物
アルキルアルミニウム化合物には、少なくとも１つのアルミニウム−炭素結合がある。原料化合物の例には、トリメチルアルミニウム（ＣＨ３）３Ａｌ、トリエチルアルミニウム（ＣＨ３ＣＨ２）３Ａｌ、トリ−ｎ−ブチルアルミニウム（ｎ−Ｃ４Ｈ９）３Ａｌ、ジイソブチルアルミニウムハイドライド（ｉ−Ｃ４Ｈ９）２ＡｌＨ、ジエチルアルミニウムエトキシド（Ｃ２Ｈ５）２ＡｌＯＣ２Ｈ５、エチルアルミニウムジクロライド（Ｃ２Ｈ５）２ＡｌＣｌ２、エチルアルミニウムセスキクロライド（Ｃ２Ｈ５）３Ａｌ２Ｃｌ３、ジイソブチルアルミニウムクロライド（ｉ−Ｃ４Ｈ９）２ＡｌＣｌ及びジエチルアルミニウムヨーダイド（Ｃ２Ｈ５）２ＡｌＩ２がある。これらの化合物は、商業的に利用可能であり、例えば、米国のAlbemarle Corporationで商品化されている。
【００４６】
好ましい実施の形態では、トリメチルアルミニウム（ＣＨ３）３Ａｌが、アルミニウム源化学物質として用いられる。
【００４７】
１．２．アルミニウムアルコキシド（Ａｌ−Ｏ−Ｃ結合）
アルミニウムアルコキシドは、アルミニウム−酸素−炭素（Ａｌ−Ｏ−Ｃ）結合を含んでいる。原料化合物の例には、アルミニウムエトキシドＡｌ（ＯＣ２Ｈ５）３、アルミニウムイソプロポキシドＡｌ［ＯＣＨ（ＣＨ３）２］３及びアルミニウムｓ−ブトキシドＡｌ（ＯＣ４Ｈ９）３がある。これらの化合物は商業的に利用可能であり、例えば、米国のStrem Chemicals, INC.で商品化されている。
【００４８】
１．３．アルミニウムベータ−ジケトナート
アルミニウムベータ−ジケトナートは、酸素原子を介してアルミニウムに配位する有機配位子を有している。原料化合物の例には、アルミニウムアセチルアセトナートＡｌ（ＣＨ３ＣＯＣＨＣＯＣＨ３）３［Ａｌ（ａｃａｃ）３と表記されることがある］及びトリス−（２,２,６,６−テトラメチル−３,５−ヘプタンジオナート）アルミニウム［通常、Ａｌ（ｔｈｄ）３，Ａｌ（ＴＭＨＤ）３又はＡｌ（ＤＰＭ）３と表記される］がある。揮発性のハロゲン化アルミニウムベータ−ジケトナートには、アルミニウムヘキサフルオロアセチルアセトナートＡｌ（ＣＦ３ＣＯＣＨＣＯＣＦ３）３［Ａｌ（ｈｆａｃ）３と表記されることがある］などがある。上記の化合物はいずれも商業的に利用可能であり、例えば、米国のStrem Chemicals, INC.で商品化されている。
【００４９】
１．４．アルミニウムハロゲン化物
前駆体として、アルミニウム塩化物ＡｌＣｌ３又はＡｌ２Ｃｌ６、アルミニウム臭化物ＡｌＢｒ３及びアルミニウムヨウ化物ＡｌＩ３などの揮発性で、純粋な無機のアルミニウムハロゲン化物を用いることができる。
【００５０】
１．５．無水硝酸アルミニウム
基板の温度が低い場合には、ＡＬＤ法のアルミニウム源化学物質として、無水硝酸アルミニウムを用いることができる。無水Ａｌ（ＮＯ３）３の合成に関しては、G.N.Shirokova、S. Ya.Zhuk及びV. Ya.Rosolovskiiによって、Russian Journal of Inorganic Chemistry, vol. 21,1976, pp.799-802、に報告されており、そこに開示されている事項は、本明細書に参考文献として取り込まれる。硝酸アルミニウム分子は、エーテル類などの有機化合物と接触すると、分解してアルミニウム酸化物になる。
【００５１】
２．ランタニド前駆体
ランタニドは、前駆体又は原料内のランタン原子間の相互作用が起こらないようにする選択された配位子によって揮発性になる。適切な配位子の例には、ｔｈｄ（ｔｈｄ＝2,2,6,6-tetramethyl-3,5-heptanedione）などのベータジケトナート及びｈｍｄｓ（ｈｍｄｓ＝Ｎ（Ｓｉ（ＣＨ３）３）２）などのアルキルジシラザン(alkyldisilazanes)がある。これらの前駆体を形成する物理的に安定なランタニド系には、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジミウム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）などが含まれる。
【００５２】
３．酸素原材料
酸素を含み、基板の表面でアルミニウム及び／又はランタニド系原材料化合物と反応する揮発性又はガス状の化合物が、酸素原材料として用いられる。酸素原材料の選択には、その上に層が形成される基板が影響を及ぼす。適切な酸素原材料には、過酸化水素、オゾン及び不対電子を伴う、水、アルコール類（メタノール、エタノール、イソプロパノールなど）がある。アルコール類は、アルミニウムハロゲン化物と特によく反応する。
【００５３】
４．窒素原材料
揮発性又はガス状の窒素原料化学物質には、アンモニア（ＮＨ３）、アンモニアの塩（好ましくはハロゲン化塩、特にフッ化アンモニウム又は塩化アンモニウム）、アジ化水素（ＨＮ３）及びＣＨ３Ｎ３などの化合物のアルキル誘導体、ヒドラジン塩酸塩などのヒドラジンのヒドラジン（Ｎ２Ｈ４）及びヒドラジンの塩類、ジメチルヒドラジンなどのヒドラジンの有機誘導体、ふっ化窒素（ＮＦ３）、メチルアミン、ジエチルアミン、トリエチルアミンなどの第１、第２、第３級アミン、ＮＨ２＊、ＮＨ＊＊及びＮ＊＊＊などの窒素ラジカル（「＊」はボンドを形成することができる自由電子を示す）及び窒素（Ｎ）を含むその他の励起された物質がある。
【００５４】
絶縁体層の固相エピタキシー
ＡＬＤ法による成膜の前に基板の表面が適切に清浄化されており、その上に形成された、下層の基板と同様な結晶構造及び格子定数を有する非晶質材料を注意深く高温でアニールすると、非晶質材料は単結晶構造に変化する。前述の代表的なＬａＡｌＯ３絶縁体層の場合には、Nieminenらは、ＳｒＴｉＯ３基板上に非晶質絶縁体層を形成した後、９００℃で約１０〜３０分間アニーリングを行うと、高品質、エピタキシャルで、滑らかな表面を有するＬａＡｌＯ３絶縁体層が得られることを明らかにした。その上には、半導体層がヘテロエピタキシーに成長する。同様に、清浄なシリコンの表面に形成されるＬａＡｌＯ３層も、固相エピタキシーによって、単結晶構造に変化させることができる。
【００５５】
まとめ
ＡＬＤ法には、絶縁体層及び／又はバッファ層の組成を調整すること、変化させることの両方に適しているという長所がある。例えば、シリコン基板との下側の界面は１セットの組成上、構造上の要求を有しているが、上側の活性な半導体との界面は別の要求を有している。また、同様に、絶縁体層のバルクの性質は、一方又は両方の界面と相違してもよいという長所を有している。
【００５６】
構成成分と不純物との割合は、ＡＬＤ法における様々なサイクルで供給する成分を変えることによって、非常に高精度なレベルで、容易に組み込まれ(incorporated)、制御される。例えば、２００１年３月６日に出願された係属中の米国特許出願第０９／８００，７５７７号には、サイクル内で特定のパルスを周期的に導入すること又はサイクルから除外すること、又は１つのパルス内で、熱力学的に競合する化学物質の量を変化させて導入することなどによって、ＡＬＤ処理の間に、層内の成分の含有量に勾配を付ける方法が開示されている。上記の米国特許出願第０９／８００、７５７号に開示されている事項は、本明細書に参考として取り込まれる。
【００５７】
絶縁体層に３元系化合物が用いられる場合には、上記の方法は特に好ましい。例えば、ＬａＡｌＯ３の格子定数を調整するためには、ＡＬＤ法によるサイクルの間、ＬａとＡｌとの相対的な濃度を変化させる。結果として得られる三元系の絶縁体層（引き続き固相エピタキシーが行われる）の格子定数は、材料層内でＡｌ２０３相とＬａ２０３相とを相対的に含む生成物として、計算されるか、又は実験的に測定される。
【００５８】
また、界面特性に関係するバルクの特性の調整には、異なった相の成膜時に、完全に異なった材料層を形成することも含まれる。例えば、絶縁体層に関して所定のバルク特性を得るために、はじめに１つの材料を成膜し、その後、第２すなわち界面絶縁材料層を、その上に十分な厚さに形成する。その層は、上面に形成される半導体層に対して、ヘテロエピタキシーのテンプレートとしての役割をする。ＡＬＤ法は、非ＡＬＤ法がバルク材料に対して容易に利用できる場合には、界面の絶縁材料の成膜に対してだけ用いてもよい。その場合には、時間の節約が達成される。
【００５９】
上記のように、本発明は、ある好ましい実施の形態に関して説明されたが、当業者であれば、本明細書に開示された事項を基に、別の実施の形態が明らかになるであろう。したがって、本発明は、好ましい実施の形態に関する説明によって限定されることを意図しているものではなく、特許請求の範囲における各請求項の記載に基づいてのみ定義されるものであることを意図している。
【図面の簡単な説明】
【００６０】
【図１】本発明の好ましい実施の形態に係る一般的な方法を示す概略のフローチャートである。
【図２】図１に示した方法における絶縁体層の成膜に関する特に好ましい方法を示すフローチャートである。
【図３】実施の形態に係る図であり、エピタキシャル酸化物層上に、歪みを含むシリコンゲルマニウム層が形成されている状態を示す断面図である。
【図４】別の実施の形態に係る図であり、シリコン基板とエピタキシャル酸化物絶縁体層との間に、ＳｉＧｅバッファ層が存在している状態を示す断面図である。
【図５】さらに別の実施の形態に係る図であり、基板とエピタキシャル絶縁体層との間にＳｉＯ２層が形成されている状態を示す断面図である。
【図１】
2005524987.tif 000002
【図２】
2005524987.tif 000003
【図３】
2005524987.tif 000004
【図４】
2005524987.tif 000005
【図５】
2005524987.tif 000006
【国際調査報告】
2005524987.tif 000007