(57)【要約】  この発明は、表示パネルの複数のセルをアドレスする方法および装置に関し、特に、プラズマ表示パネル（ＰＤＰ）の放電セルに係り、画像信号に対応する１つの画素に相当する各セルにおいて、これらのセルへのアドレッシングが、適応的ラインスキップユニットにより、アクティブでないものとして識別された複数のセルへのアドレッシングがスキップされることで行なわれる。
2005516243.tif 000002
【特許請求の範囲】
【請求項１】
画像信号に応答する画素に各セルが対応する、表示パネルの複数のセルをアドレスする方法において、
アクティブでないものとして識別されるこれら複数のセルをアドレスすることをスキップするステップを備えることを特徴とする方法。
【請求項２】
前記画像信号が複数のフィールドを含み、各フィールドが複数のサブフィールドにより画定される［defined］と共に、
前記スキップするステップは、前記複数のサブフィールドをアドレスする間に実行されることを特徴とする請求項１に記載の方法。
【請求項３】
同一のサブフィールドデータを有する全てのグループがグループ化されることを特徴とする請求項２に記載の方法。
【請求項４】
同一のサブフィールドデータを有する全てのラインがグループ化されることを特徴とする請求項３に記載の方法。
【請求項５】
画像信号に応答する画素に各セルが対応する、表示パネルの複数のセルをアドレスする装置において、
アクティブでないものとして識別されるこれら複数のセルをアドレスすることをスキップする手段を備えることを特徴とする装置。
【請求項６】
アクティブでないこれらのセルを識別する手段をさらに備えることを特徴とする請求項５に記載の装置。
【請求項７】
全てのセルに対してそれらがアクティブであるか否かをチェックする手段をさらに備えることを特徴とする請求項６に記載の装置。
【請求項８】
前記スキップする手段は、アクティブでないものとして識別された複数のセルのグループのアドレッシングをスキップするために設けられていることを特徴とする請求項５に記載の装置。
【請求項９】
全てのグループのための一定の時間間隔を有する所定のグループアドレス期間の間に各グループがアドレスされ、さらに同一のデータを有する全てのグループをグループ化すると共に１つのグループアドレス期間の間にそれらのグループをアドレスする手段を備えることを特徴とする請求項８に記載の装置。
【請求項１０】
前記複数のセルはマトリックスアレイ状に配置されると共に各セルはラインとカラムとの交差部分に位置付けられ、
前記スキップする手段は、全てのセルがアクティブでないラインをアドレスすることをスキップするために設けられていることを特徴とする請求項８に記載の装置。
【請求項１１】
同一のデータを有する全てのラインをグループ化すると共に１つのラインアドレス期間の間にそれらのラインをアドレスする手段を備えることを特徴とする請求項９に記載の装置。
【請求項１２】
アクティブでないものとして識別された全てのセルを示すスキップテーブルをセットアップする手段をさらに備えることを特徴とする請求項５に記載の装置。
【請求項１３】
前記スキップテーブルは、アクティブでないものとして識別されたこれら複数のセルのみを含む全てのグループを示していることを特徴とする請求項１２に記載の装置。
【請求項１４】
前記スキップテーブルは、アクティブでないものとして識別されたこれら複数のセルのみを含む全てのラインを示していることを特徴とする請求項１２に記載の装置。
【請求項１５】
プラズマ表示パネルの放電セルをアドレスして駆動する装置であって、該装置は、
放電セルからの光を放射するために放電セル内で持続放電させるための持続レベル信号を供給する手段と、
前記スキップする手段の動作に基づいて予期されて獲得された付加的時間を考慮することにより、前記持続時間を決定する手段と、
をさらに備えることを特徴とする請求項５に記載の装置。
【請求項１６】
請求項５に記載された装置を備える、特にプラズマ表示パネル装置よりなる表示パネル装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルの複数のセル、特に、プラズマ表示パネルの放電セルであって画像信号に対応した１つの画素に相当する各セルをアドレスする方法および装置に関する。さらに、本発明は、表示パネル装置、特に、上述した装置を含むプラズマ表示パネル装置に関する。
【背景技術】
【０００２】
近年、表示パネルのサイズが大きくなるにつれて、薄型の表示装置が求められてきている。プラズマ表示パネル（以下、簡略化して“ＰＤＰ”―Plasma Display Panel―と記載する）が、従来の陰極線管に代わる次世代の最重要表示装置の１つとなることが期待されており、この理由は、ＰＤＰがパネルの厚さと重さの低減、および、平坦な画面の形状と大きな画面の表面積の提供、を容易に実現できるからである。
【０００３】
表面放電を行なうＰＤＰにおいて、一対の電極が前面ガラス基板の内側表面上に形成され、希ガスがパネル内に充填される。電極間に電圧が供給されたとき、表面放電が電極表面に形成された保護層と誘電体層との表面で発生して、これによって紫外線を生成している。三原色の赤、緑、青の蛍光物質が、背面ガラス基板の内側表面に塗布されて、カラーディスプレイは紫外線に反応した蛍光物質からの光の放射を励起することにより行なわれている。
【０００４】
ＰＤＰは、複数のカラム電極（アドレス電極）と、これらのカラム電極に交差するように配置された複数のロウ電極と、を備えている。複数のロウ電極のそれぞれは対をなしており、カラム電極は放電空間に対して誘電体層により覆われると共に、これらは１つの画素に対応する放電セルがロウ電極対とカラム電極の交差する点に形成されるような構造を有している。このＰＤＰは放電現象を用いることにより、光放射ディスプレイを提供しているので、放電セルのそれぞれは、光の放射が行なわれる状態と、行なわれない状態との２つの状態のみを有している。サブフィールド方法は、ＰＤＰによるハーフトーン輝度表示を提供するために用いられる。このサブフィールド方法においては、１つのフィールドの表示期間がＮ個のサブフィールドへと分割されて、（Ｎビットの）画素データの各ビット桁［bit digit］の重みに相当する持続時間を有する光放射時間がそれぞれのサブフィールド毎に割り当てられ、光放射の駆動が行なわれる。
【０００５】
放電は、画素を構成するセルのカラムおよびロウ電極間の電圧を調整することにより実現される。放射された光の量は、セル内での何回かの放電を調整するために変化する。全体の表示画面は、マトリックスタイプ内で、それぞれのセルのカラムおよびロウ電極へディジタル画像信号を入力するための書込みパルスと、放電を持続させるための持続パルスを走査するための走査パルスと、および、放電されたセルの放電を終了させるための消去パルスと、を駆動することにより得られる。また、グレースケールは、全体的な映像を表示するために要求される所定の時間について各セルの放電の回数を微分する［differentiating］ことにより実行されている。
【０００６】
画面の輝度は、各セルが最大レベルにまで駆動されたときの状態での明るさにより決定される。輝度を増加させるために、駆動回路は、セルの放電時間が画面を形成するために必要とされる所定の時間に対して可能な限り長く維持されることができるように構成されなくてはならない。光と暗さとの差であるコントラストは、例えば照明［illumination――イルミネーション］のような背景の明度［brightness］および輝度［luminance］とにより決定される。このコントラストを増加させるために、背景は暗くされなければならず、これにより輝度は増加されなければならない。
【０００７】
通常のＰＤＰディスプレイシステムにおいては、画像信号情報のフレームまたはフィールドは、サブフィールドの１つのセットとして表示される。サブフィールドはしばしば、スキームを駆動する分離されたアドレス表示（ＡＤＳ―Address Display Separated―）にしたがって駆動される。各サブフィールドは、それ自身で、アドレス、持続期間、消去期間を有している。消去期間は、完全な表示領域上で少量の光を生成する。画素の構成要素［pixel-element］のアクティブアドレッシング［active addressing］は、アドレスされた画素の構成要素における１回の光の閃光［light flash］を生成する。持続期間のみが、多数の持続パルスにより制御されて、要求のあった光を発生させる。持続期間が有用な光を生成している間に、アドレスおよび消去用の時間は、ディスプレイに対してより多くの光を生成することを許容するために最小化されるべきである。
【０００８】
各サブフィールドのために、表示パネルの各ラインが、個別に、すなわち同時に各ラインで、アドレスされるべきである。これは、たくさんの時間を消費し、したがって、持続させるために用いられることはできなくなる。従来の陰極線管のそれと比較して、高いピーク輝度を達成するために、プラズマ表示パネルにおける持続パルスを十分に生成するため、かなりの量の時間が必要とされる。
【０００９】
ピーク輝度を増加させるためのその他の選択肢［option］は、より短い消去パルス、より一層短いラインアドレス時間、および／または、より一層短い持続パルスの提供により実現可能となるであろう。しかしながら、これらの対策は、パネルの性能において負の衝撃［negative impact―マイナスのダメージ―］を有する。１フレームにつき多数のサブフィールド低減するとき、ピーク輝度は色の深みへと交換される。
【００１０】
１フレーム毎の持続パルスの数は、アドレスされる必要のある１フレーム当たりの多数のラインを減少させることにより増加できる。これに適した最も簡単なやり方は、少ない数のラインを伴うディスプレイを提供することであるが、しかしながら、これは結果として低解像度となる。さらに、少ない数のみのサブフィールドが提供されることが可能であるが、しかしながら、これは結果として色の深みを少なくする。さらにまた、２つのラインが同時にアドレスされること（二重走査―dual scan―）が可能であるが、しかしながらこれは付加的なドライバの必要性を原因とする高価な対策となる。
【００１１】
もう１つの方法として、いわゆる飛び越し走査された［interlaced］画像が表示されることも可能である。この方法は、米国特許ＵＳ６，２３２，９３５Ｂ１公報に開示されたプラズマ表示パネル内で用いられている。この先行技術において、並列駆動方法が提供され、この方法は、アドレッシングが放電の持続から分離している分離駆動方法よりもより良好な輝度を有するものとして知られており、この方法においては、アドレッシングと放電の持続とは同時に行なわれている。走査電極および共通電極に供給される放電持続パルス間の複数の期間は、アドレス時間スロット期間として設定され、多数のデータパルスがこのアドレス時間スロット期間内に供給されて、データパルスの数に等しい多数の共通電極は１つの共通電極グループとして配線接続され、走査可能である多数の水平方向走査ラインに関する制約を解決するために、該共通電極は同一の信号により駆動され、このことは従来の並列駆動方法の欠点である。
【００１２】
同時に２つのラインをアドレッシングすることを利用するその他の手法は、部分ライン二重化（ＰＬＤ―Partial Line Doubling―）と呼ばれ、プラズマディスプレイをアドレッシングするためのヨーロッパ特許出願公開ＥＰ０８７４３４９号公報に開示された装置内で用いられている。この公知の装置は、受信されたビデオデータを処理するビデオ処理回路と、これらのデータを別状態に符号化［transcoding］するための通信メモリと、この別状態に符号化されたデータを記憶するためのビデオメモリと、および、ラインドライバ用の制御回路と、を備える。ビデオメモリは、カラム制御信号に基づいて、プラズマパネルのカラムアドレッシングを制御するためのカラムドライバに連結される。ラインドライバ用の制御回路は、少なくとも２つの連続するこれらのラインに関するカラム制御信号の複数のビットの少なくとも１つのカラムドライバにより、送信の間に少なくとも２つの連続するラインを同時に選択する。
【発明の概要】
【００１３】
本発明の目的は、画像の品質の本質的な劣化を伴うことなく、表示パネル特にプラズマ表示パネルの全てのアドレッシング時間を低減させることにある。この目的を達成するため、独立請求項により定義されるようなアドレッシングを提供する。従属する請求項は有利な実施形態を定義する。
【００１４】
この発明によれば、表示パネル特にプラズマ表示パネルの全体としてのアドレッシング時間が画像データにしたがって適応的に低減されることが可能となる。これは、アクティブデータを含まないこの発明による全てのセルがアドレスサイクルの間にスキップされることにより実現される。しかしながら、この低減は、画像の品質を劣化させないが、利得された時間は持続レベルを増加させるために用いられることが可能である。この時間の利得に関して、全ての利得された時間が例えばフレームのための、より長い持続時間へと分散可能であるのに対して、複数のセルがアドレッシングの間にスキップされることと、このこと［時間の利得］とは無関係である。
【００１５】
したがって、この発明によれば、画像データがアドレッシングを許容するときにこのアドレッシングのために少ない時間が求められる。利得された時間は、ピークとなる明るさおよび／または輝度を増加させるために特に用いられることが可能である。さらに、付加的な時間はまた、付加的なグレーレベルを表示するため、およびこれにより色の深みを増加させるために用いられ得るであろう。
【００１６】
それ故に、この発明は、部分ライン二重化方法と同様の種類の利益を提供する。
【００１７】
より大きな解像度を備えるパネルのために、アドレスされるべきことが必要な１つのフレームについてのラインの数が非常に高くなるので、この発明は特に、この種のパネルのためには非常に重要である。
【００１８】
さらに、この発明は実現可能な実施を許容し、また、部分ライン二重化と他のアドレス時間低減アルゴリズムとの結合に用いられることを可能にする。
【００１９】
最後に、この発明は、単一の走査のみが求められているので、特にプラズマ表示パネルシステムのコストの低減を導いている。
【００２０】
米国特許ＵＳ６，１５１，０００号公報は、画像を含まない非表示領域を決定すると共に、プラズマ表示パネル用の駆動シーケンスにおける走査期間の間にこれらの領域を走査しないことを提案している。しかしながら、この先行技術は、アクティブでないものとして識別されたこれらのセルのアドレッシングをスキップすることを教示していない。
【００２１】
さらに、この発明の有利な実施形態は、従属請求項に定義される。
【００２２】
好ましくは、アクティブでないこれらのセルは、スキップするステップが実行される前に識別される。さらに、この識別するステップの前に、全てのセルはそれらがアクティブであるか否かについてチェックされるべきである。
【００２３】
さらにまた、アクティブでないものとして識別されたこれらのセルのグループをアドレッシングすることは、スキップされることができる。各グループが全てのグループ用の一定の時間の間隔を有する所定のグループアドレッシング期間の間にアドレスされる場合、同一のデータを備える全てのグループは、１つのグループアドレッシング期間のみの間にグループ化されてアドレスされることを可能とすることが好ましい。グループすることそれ自体は、欧州特許出願公開ＥＰ１０１４３３１Ａ１号公報より公知であるが、しかしながら、この公報は、この発明のようなアドレスすることをスキップすることを教示していない。
【００２４】
好適な実施において、セルはマトリックスアレイ状に配置され、各セルはラインおよびカラムの交差箇所に位置決めされており、全てのセルがアクティブでない１つのラインのアドレッシングはスキップされる。したがって、この発明の新たな手法は、アクティブデータを含まない全てのラインがアドレスサイクルの間にスキップされるこの実施形態のために適応的ラインスキッピング（ＡＬＳ―Adaptive Line skipping―）としてとして説明することができる。１つのラインのアドレッシングがスキップされるとき、ＸドライバおよびＹドライバのロウアドレッシングは、次のラインへとシフトされ、その結果としてラインアドレス時間の低減となる。この時間の利得については、全ての利得された時間がフレームについての一層長い持続時間へと分散可能であるのに対して、複数のラインがアドレッシングの間にスキップされることと、この時間利得とは関連していない。さらに、同一のデータを有する全てのラインは、１つのアドレッシング期間の間にグループ化されてアドレスされる。
【００２５】
ビデオ信号が複数のフィールドを備えると共に各フィールドが複数のサブフィールドにより定義されるさらに好適な実施形態において、サブフィールドの部分的なアドレッシングがスキップされる。複数のグループまたは複数のラインのグループ化の場合、同じサブフィールドデータを有する全てのグループまたはラインがグループ化されるべきである。これに関連して、用語“フィールド”はまた、フレームのことを意味し、用語“サブフィールド”（ＳＦ）はまたサブフレームのことを意味することに注意を要する。
【００２６】
さらにまた、アクティブでないものとして識別された全てのセルを表示するスキップテーブルがスキッピングステップの前に設定可能であり、スキップされるべき全てのセルの位置を決めるためにこのスキッピングステップで用いることができる。複数のグループまたは複数のラインのアドレッシングをスキップする場合、このスキップテーブルは、アクティブでないものとして識別されただけのこれらのセルを含む全てのグループまたはラインを表示すると共にスキップされるべき全てのグループまたはラインの位置を決めるためにスキッピングステップにおいて用いられる。
【００２７】
最後に、持続時間はスキッピングにより期待されるべきものとして得られた付加的な時間を考慮することにより決定されることができる。
【発明の詳細な説明】
【００２８】
以下、添付図面を参照しながら好適な実施形態に基づいて、この発明がより十分詳細に説明されるであろう。
【００２９】
この発明の好適な実施形態によるプラズマ表示パネル（ＰＤＰ）用の適応的ラインスキッピング（ＡＬＳ）手法の実施例は、図１にブロック図として示される。図１は、ビデオ処理ユニットＶＰと、サブフィールド処理ユニットＳＦＰと、適応的ラインスキップユニットＡＬＳと、サブフィールド置き換えユニットＳＴと、プラズマ表示パネルＰＤＰと、および、適応的ラインスキップユニットＡＬＳからスキップリストを受け取るタイミングおよび制御生成部Ｔ＆ＣＧと、を示している。
【００３０】
アクティブな［active―使える・活性化された状態の―］サブフィールドデータを含まない全てのラインは、適応的ラインスキッピング方法を用いるときに識別される。この識別は、全てのサブフィールドデータが公知となったとき、すなわち、サブフィールド処理モジュールにおけるサブフィールド処理の後に、実行されることができるのみである。サブフィールド置き換え（フレーム遅延）の前に情報が集められたときに、情報は、このフレームの関連する持続期間を拡張できる、タイミングおよび制御生成部モジュールに対して向けられることが可能である。
【００３１】
サブフィールドのアドレッシングの間に、全体のアドレッシング期間を減少させながら識別された無データライン［lines-with-no-data］はスキップされるであろう。時間の利得については、全ての利得された時間がフレーム用の一層長い持続時間に分散することができるのに対して、この時間の利得は、アドレスすることの間にラインがスキップされることに関連しない。
【００３２】
この識別プロセスの間に、各ラインのために全てのアクティブなサブフィールド画素はそれらがアクティブであるか否かをテストされる。いったんアクティブなサブフィールド画素に遭遇しなかったならば、そのラインはマークされてその後にアドレスサイクルの間にスキップされる。プロセスは、適応的ラインスキップモジュール１つのサブフィールド当たりの１つのライン当たりに１つのビットを備えるテーブルを生成すると共に、適応的ラインスキップモジュール内で実行される。
【００３３】
この情報は、タイミングおよび制御生成部モジュールへと転送される。フレームの第１のサブフィールドが表示される前に、サブフィールド当たりの持続時間が計算される。これは、ラインアドレスをスキップすることに基づいて、利得された全ての付加的な時間を考慮する。この制御がマイクロコントローラにより実行されている間に、ソフトウェアのみが更新されることが必要である。
【００３４】
アドレッシングサイクル［cycle―周期―］が開始すると、ラインスキップテーブルは、ラインアドレッシングサイクルの間にスキップされるべき全てのラインを位置決めするために用いられる。
【００３５】
１つのラインのアドレッシングが適応的ラインスキップモジュールによりスキップされると、ＸドライバおよびＹドライバのロウアドレッシングは、例えばおよそ３μｓから僅かなクロック期間へとラインアドレス期間を低減させながら、次のラインへとシフトされる。プラズマ表示パネルＰＤＰ内に設けられるＸドライバおよびＹドライバのハードウェアのための変形は求められていない。しかしながら、タイミングおよび制御生成部モジュールは、幾つかの付加的な制御シーケンスを生成しなければならない。
【００３６】
１つのラインアドレッシングがスキップされると、関連するカラムデータは、サブフィールドフレームメモリから転送されることは必要ないし、これは置き換えのために用いられる。これは、例えばＷＶＧＡパネル用のラインアドレス時間を８５２／１６から僅かなクロック期間へと減少させる。タイミングおよび制御生成部モジュールは、あるラインのスキップが生じるか否かをサブフィールド置き換えモジュールに通知する。したがって、サブフィールド置き換えモジュールの僅かな変形のみが求められる。
【００３７】
ビデオおよびデータグラフィックアプリケーションの画像は、生成された全てのサブフィールドの全てのライン上のアクティブなコンテンツを常に有していることはない。これは、幾つかの具体例に示されるであろう。
【００３８】
パレットからの色のセットのみが、データグラフィックスアプリケーションと共にしばしば用いられる。これらは、制限された色のセットのみを用いるであろう。幾つかの場合には、サブフィールドのセットは、ＡＬＳにアドレッシング時間を利得させることを許容する、何れかのデータを殆ど含まなくても良い。
【００３９】
ビデオアプリケーションは、およそ１５％の平均画像負荷［average image load］を有すると共に、サブフィールドの分散は、人為的な影響［artifacts］を低減させるために不使用のサブフィールド結合を有していても良い。したがって、たくさんのサブフィールド画素が不活性［inactive］となるであろう。
【００４０】
ビデオアプリケーションのために、幾つかの特定の場面が、知覚される画像の品質を改善するために高い輝度を要求する。例えば、幾つかの閃く光を伴った暗い場面は、暗い領域（多くのサブフィールド）内で充分なグレーレベルを要求すると共に、さらに充分なピーク輝度をも要求する。この場合、電力供給および温度が、制限する因子とはならないであろうし、制限された持続時間のみが実際の制約となる。しかしながらこれらの場面は、より良いピーク輝度のための付加的な時間を提供する、より高い不活性なサブフィールドにおける多数のラインを有するであろう。
【００４１】
明確なアドレッシングスキームは、ますます増加する画素アドレッシング手法を用いており、これはフレーム当たりで準備された画素を停止させることができるのみである。第１の幾つかのフレーム（最小桁のサブフィールド）の間に、多くの画素がとどまらなくてはならないし、未だにトリガーされる必要はなく、ブランク（スキップ）サブフィールドライン上の好機を増加させる。最後の幾つかのフレーム（最大桁のサブフィールド）の間に、多くの画素が既に停止されて、それ以上トリガーされる必要もなく、さらにまたブランク（スキップ）サブフィールドライン上の好機を増加させる。
【００４２】
図２ａおよび図２ｂは、一例としての１つのラインのアドレッシングをスキップするプロセスを概略的に示すフロー図を含んでいる。図２ａは生成されたサブフィールドの処理を示し、ここで、サブフィールドデータの生成されたセットのために、あるラインｎのＳＦ＃コンテンツは、それらが空の状態であるのか否かに着いてチェックされる。所定のＳＦ＃のためのＳＦデータがアクティブでないときには、問題となっているこのラインの数はスキップリスト内に記憶され、そうでなければ、ＳＦデータが割り当てられたＳＦメモリ内に記憶される。この処理は、全てのラインにわたって全てのＳＦ＃のために続けられる。
【００４３】
ＳＦメモリは、画素当たりのＳＦデータからＳＦ＃当たりのＳＦデータへと変更するために、サブフィールド置き換えモジュール内で実行される置き換えプロセスにおいて用いられる。
【００４４】
図２ｂはサブフィールドを表示するためのプロセスを示している。サブフィールドが表示されたときに、所定のＳＦ＃のアクティブラインがスキップされることが可能であるか否かに着いてチェックされる。１つのラインが表示されなくてはならないときに、このＳＦデータは、ＳＦメモリから検索され取り出されて、ディスプレイへと転送される。このプロセスは、全てのＳＦ＃にわたり全てのラインのために再度続けられる。
【００４５】
たとえこの発明が添付された図面に示された一例に関して上述されているからといってこの発明がそれに限定されないことは明らかであり、添付された請求項内に開示された範囲内で様々に変更可能である。請求項において、括弧内に配置された何れかの参照符号は請求項を限定するものとして解釈されるべきではない。単語“備える［comprising］”はある請求項内にリストされた構成要素以外の構成要素やステップの存在を排除するものではない。構成要素に先立つ単語“ａ”や“ａｎ”は複数のこのような構成要素の存在を排除するものではない。幾つかの手段を列挙している装置に関する請求項において、幾つかのこれらの手段は１つおよびハードウェアの同一の項目により実施化が可能である。特定の手段が相互に異なる従属請求項内で記載されているという単なる事実は、これらの手段の組合せが有利となるように用いられることができないということを表現するものではない。
【図面の簡単な説明】
【００４６】
【図１】ＰＤＰ駆動システムの概略構成を示す概略ブロック構成図である。
【図２ａ】サブフィールドメモリ内に１つのラインを格納し、または、スキップリスト内にそのラインの数を格納することにより１つのラインのアドレッシングをスキップするプロセスを概略的に示すフローチャートである。
【図２ｂ】サブフィールドを表示することにより１つのラインのアドレッシングをスキップするプロセスを概略的に示すフローチャートである。
【符号の説明】
【００４７】
ＡＤＳ  分離されたアドレス表示
ＡＬＳ  適応的ラインスキッピング
ＰＤＰ  プラズマ表示パネル
ＰＬＤ  部分ライン二重化
【図１】
2005516243.tif 000003
【図２ａ】
2005516243.tif 000004
【図２ｂ】
2005516243.tif 000005
【国際調査報告】
2005516243.tif 000006
2005516243.tif 000007
2005516243.tif 000008