(57)【要約】【課題】トランスからのうるさい（ヒューとなる）ノイズの発生を防止すること。【解決手段】第１の供給端末（１）と第２の供給端末（２）との間の入力電圧（Ｕｉ）を出力電圧（Ｕ０）に変換するためのコンバータであり、このコンバータが、コンバータの動作状態では、制御信号（Ｖｃｎｔｒｌ）の制御のもとで交替にスイッチオン／オフされるスイッチング手段（Ｓ０）と、スイッチング手段（Ｓ０）と共に、第１の供給端末（１）と第２の供給端末（２）との間に結合される直列回路を形成する誘導素子（Ｔ）と、制御信号（Ｖｃｎｔｒｌ）を供給するための制御回路（ＣＮＴＲＬ）と、スイッチング手段（Ｓ０）に掛かる、発振を示す電圧（ＵＳ）を評価すし、かつ、スイッチング手段（Ｓ０）が電圧（ＵＳ）の所定の谷の間のみスイッチオンされることを確実にするための情報を制御回路（ＣＮＴＲＬ）に供給するための評価手段（ＥＶＭＮＳ）とを含む。【選択図】図４
2005503748.tif 000002
【特許請求の範囲】
【請求項１】
第１の供給端子と第２の供給端子間との入力電圧を出力電圧に変換するためのコンバータであって、
このコンバータが、動作状態では、スイッチング制御信号の制御のもとで交替にスイッチオン／オフされるスイッチング手段と、
前記スイッチング手段と共に、前記第１の供給端子と前記第２の供給端子との間に結合される直列回路を形成する誘導素子と、
前記スイッチング制御信号を供給するための制御回路と、
前記スイッチング手段に掛かる、発振を示す電圧を評価し、かつ、一般的に言って、前記スイッチング手段が、前記電圧の所定の局所的谷の間のみスイッチオンされることを確実にするための情報を前記制御回路に供給するための評価手段とを含み、
前記制御回路が、
下限周波数および上限周波数によって決定される周波数ウィンドウの範囲内でスイッチング周波数が変化するように、かつ
前記スイッチング周波数が下限周波数または上限周波数に等しくなるときに、更なる下限周波数および更なる上限周波数によって決定される更なる周波数ウィンドウの範囲内でそれが再び変化するように、前記周波数制御回路が、前記スイッチング周波数を適合化させるように、
前記スイッチング制御信号のスイッチング周波数を制御するための周波数制御回路を含み、
一般的に言って、前記スイッチング手段に掛かる前記電圧の当該谷以外の所定の谷の間のみ、前記スイッチング手段がスイッチオンされるように、前記情報が、適合化されている、コンバータ。
【請求項２】
前記更なる周波数ウィンドウの前記下限周波数が、前記周波数ウィンドウの前記下限周波数と等しく、かつ前記更なる周波数ウィンドウの前記上限周波数が、前記周波数ウィンドウの前記上限周波数と等しい、請求項１に記載のコンバータ。
【請求項３】
前記情報が、前記スイッチング手段に掛かる前記電圧が前記入電圧より低いことを示すための評価信号と、前記スイッチング手段に掛かる前記電圧の前記時間導関数がほぼゼロに等しいことを示すための更なる評価信号とを含む、請求項１に記載のコンバータ。
【請求項４】
前記周波数制御回路が、
アップ入力、ダウン入力、およびデータ出力を有する第１の計数器と、
リセット入力、アップ入力およびデータ出力を有する第２の計数器と、
前記第１の計数器の前記データ出力に結合された第１のデータ入力、前記第２の計数器のデータ出力に結合された第２のデータ入力、および前記スイッチング制御信号を供給するための出力を有するデジタル型比較器と、
下限周波数に対応する第１の周波数基準信号を受けるため、かつ上限周波数に対応する第２の周波数基準信号を受けるために結合されている手段であって、前記第１周波数基準信号に関する前記スイッチング制御信号の前記スイッチング周波数と前記第２周波数基準信号に関する前記スイッチング制御信号の前記スイッチング周波数とを比較し、前記比較に応じて、前記第１の計数器の前記ダウン入力にダウン信号を供給するか、前記第１の計数器の前記アップ入力にアップ信号を供給する手段と、
前記共振している電圧の、前記評価信号および前記更なる評価信号から導出される谷番号信号を供給するための手段とを含む、請求項２に記載のコンバータ。
【請求項５】
前記谷番号信号を供給するための前記手段が、前記評価信号を受けるための第１の入力、前記更なる評価信号を受けるための第２の入力、および第２の計数器のアップ入力に谷番号信号を供給するための出力を有する論理積素子を含む、請求項４に記載のコンバータ。
【請求項６】
前記周波数制御回路が、
ＶＣＯ制御電圧を受けるための入力および発振器信号を供給するための出力を有する電圧制御発振器と；
前記ＶＣＯ電圧を供給するための第１の周波数制御キャパシタと；
第２の周波数制御キャパシタと；
前記スイッチング手段がスイッチオンされている時間の大体の前記周期の間、前記第１の周波数制御キャパシタと前記第２の周波数制御キャパシタとを並列に接続することと、
前記スイッチング手段がスイッチオフされている時間の大体の前記周期の間、前記第２の周波数制御キャパシタを放電させることと、
前記スイッチング手段がスイッチオフされている時間の前記周期の、前記発振器信号によって決められる一部の間、前記ＶＣＯ制御電圧の値より高い値を有する電圧を前記第２の周波数制御キャパシタに印加することとによって、
前記第１の周波数制御キャパシタに掛かる電圧とＶＣＯ制御電圧とを適合化させるための適合化手段とを含む、請求項２に記載のコンバータ。
【請求項７】
前記周波数制御回路が、下限周波数に対応する低電圧制限と上限周波数に対応する高電圧制限とによって決定される電圧ウィンドウに、ＶＣＯ制御電圧の電圧ウィンドウを制限するための制限手段も含む、請求項６に記載のコンバータ。
【請求項８】
前記周波数制御回路が、前記評価信号を受けるための第１の入力、前記更なる評価信号を受けるための第２の入力、前記発振器信号を受けるための第３の入力、およびスイッチング制御信号を供給するための出力を有する論理積素子も含む、請求項７に記載のコンバータ。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
この発明は、第１の供給端子と第２の供給端子との間の入力電圧を出力電圧に変換するためのコンバータに関し、このコンバータが、動作状態では、スイッチング制御信号の制御のもとで交替にスイッチオン／オフされるスイッチング手段と、前記スイッチング手段と共に、前記第１の供給端子と前記第２の供給端子との間に結合される直列回路を形成する誘導素子と、前記スイッチング制御信号を供給するための制御回路と、前記スイッチング手段に掛かる、発振を示す電圧を評価し、かつ、一般的に言って、前記スイッチング手段が、前記電圧の所定の局所的谷の間のみスイッチオンされることを確実にするための情報を前記制御回路に供給するための評価手段とを含む。
【０００２】
【従来の技術】
この種のコンバータは、図１に示されており、米国特許第５，７５４，４１４号により公知である。トランス１２の一次巻線は、入力電圧Ｖｓを受けるために、第１の供給端子Ｖｓと第２の供給端子ＧＮＤとの間に、スイッチングトランジスタ１８と共に結合されている。また、トランス１２には、二次巻線３０が設けられている。
【０００３】
二次巻線３０によって供給された電圧は、ダイオード３２によって整流され、続いて平滑キャパシタ３４によって平滑化される。その結果、出力電圧Ｖｏが、出力端子Ｖｏと第２の供給端子ＧＮＤとの間に供給される。
【０００４】
この公知のコンバータの動作を、図１〜２によって以下に詳述する。時点ｔ０とｔ１との間では、（第２の供給端子ＧＮＤに対する）スイッチングトランジスタ１８のベース電圧Ｖｂは、ほぼ０ボルトに等しい。その結果、スイッチングトランジスタ１８はオンされない。したがって、（第２の供給端子ＧＮＤに対する）スイッチングトランジスタ１８のコレクタ電圧ＶＣは、入力電圧Ｖｓにほぼ等しくなる。
【０００５】
時点ｔ１で、ベース電圧Ｖｂは、スイッチングトランジスタ１８が完全にオンとなる程度まで増加し、その結果、コレクタ電圧ＶＣは事実上０ボルトに等しくなる。電圧Ｖｂは、時点ｔ２まで高いままである。
【０００６】
直接的な結果として、トランス１２の一次巻線に掛かる電圧は、時点ｔ１と時点ｔ２との間では、入力電圧Ｖｓにほぼ等しく、その結果、エネルギーはトランス１２の一次巻線内に格納される。
【０００７】
時点ｔ２で、ベース電圧Ｖｂは、０ボルトにほぼ等しくなり、その結果、スイッチングトランジスタ１８は、突然スイッチオフされる。したがって、格納されたエネルギーは、二次巻線３０へ転送され、そして最終的に、整流ダイオード３２を経て、出力端子Ｖ０と第２の供給端子ＧＮＤとの間に接続されている負荷（図示せず）に転送される。
【０００８】
時点ｔ２でスイッチングトランジスタ１８が突然スイッチオフすることは、一次巻線のインダクタンスによるコレクタ電圧ＶＣの急増を引き起こす。したがって、時点ｔ２の直後から、コレクタ電圧ＶＣは入力電圧Ｖｓより相当高くなる。図２のＩの参照番号４４によって示されているように、コレクタ電圧ＶＣはその後減少し始める。その後、参照番号８２によって示されるコレクタ電圧ＶＣは、発振し始める。
【０００９】
図２のＩおよびＩＩは、引用された米国特許明細書において、従来のコンバータを説明するために示されている点に留意する必要がある。しかしながら、図２のＩおよびＩＩは、引用された米国特許明細書において説明されているように、この公知のコンバータを説明するためにも用いられている。この引用された米国特許明細書は、例えば、図２のＩおよびＩＩに示されるように、多くの従来のコンバータが、ロックされたスイッチング周波数ｆで動作すると述べている。
【００１０】
時点ｔ１に対応する時点ｔ３で、コレクタ電圧ＶＣが共振を全くまたはほとんど示さなくなるほど、スイッチング周波数ｆは十分に低くなる。したがって、時点ｔ３で、スイッチングトランジスタ１８は、コレクタ電圧ＶＣが入力電圧ＶＳよりはるかに高くなり、その結果スイッチングトランジスタ１８の消費が不必要に高くなってしまうという危険性なしに、再びスイッチオンされることができる。スイッチングトランジスタ１８が、破損されてしまう場合さえある。
【００１１】
さらに、コレクタ電圧ＶＣの発振が止まる時点で、トランス１２から負荷へのエネルギーの転送が終わったということを、確実に確立させることができる。
【００１２】
この種の従来のコンバータは、非常に低いロックスイッチング周波数ｆで動作するので、時点ｔ３でコレクタ電圧ＶＣの発振は、確実に、消滅してしまう。したがって、この種の従来のコンバータは、高いスイッチング周波数ｆを必要とするアプリケーションには適さない。
【００１３】
このため、この引用米国特許明細書に示されているこの公知のコンバータの場合、このコンバータが、高いスイッチング周波数ｆにも確実に適するものとするためには、ステップが必要となる。
【００１４】
これは、主に、コンバータが、毎回、スイッチング周波数ｆに適合化すること、すなわち、スイッチングトランジスタＴ１８のオンへのスイッチングが、共振周波数が変化するときも、発振しているコレクタ電圧の、図２のＩにおいて参照番号８４によって示されている、第１の最小値（第１の谷）に応答して、行われることを意味する。トランス１２から負荷へのエネルギーの転送は、その時点でまだ完了していない。
【００１５】
しかしながら、整流ダイオード３２が伝導状態でなくなる時点でしか、実際の発振が生じないという事実を考慮すると、エネルギーの大部分がすでに負荷へ転送されたことは明白である。例えば、コレクタ電圧ＶＣの発振周波数は、使用するトランスのタイプに依存する。
【００１６】
このために、コンバータのスイッチング周波数ｆが可変でなければならないことと、図２のＩに示されるように、時点ｔ３が、多かれ少なかれ、発振しているコレクタ電圧ＶＣの第１の最小値８４と確実に一致するように、コンバータのスイッチング周波数ｆが、自動的に適合化されなければならないこととが、引用された米国特許に記載されている。
【００１７】
スイッチング周波数には、原則として、いかなる値も用いることができるということが、この引用された米国特許に従うコンバータの問題点である。したがって、例えば、スイッチング周波数に非常に高い値を用い、その結果コンバータの効率が損なわれてしまうこともある。
【００１８】
この問題の解決策は、国際特許出願ＰＣＴ／ＥＰ００／０４３７７に記載されている。ここでのスイッチング手段は、必ずしも、第１の局所的な最小値に応じて、スイッチオンされない。スイッチング手段をスイッチオンすることができることに応答して（異なる谷での）異なる局所的な最小値を選択することは、共振電圧の周波数が発振器信号の周波数よりはるかに高いという事実の認識によって可能となる。
【００１９】
次いで、スイッチング手段に掛かる電圧の周波数変動は、最終的に、局所的な最小値の選択における変動に帰着する。その結果、コンバータのスイッチング周波数は、現実的には一定のままで、かつ実際には発振器信号の周波数によって決まる。
【００２０】
引用されたこの国際特許出願に従うコンバータのスイッチング周波数がかなり一定であっても、コンバータが所定の局所的な最小値から異なる局所的な最小値にスイッチされるときには、（わずかな）周波数変動が生じる。この変移は非常に短いので、原則として、それが悪影響を及ぼすことはない。
【００２１】
しかしながら、必要なスイッチング周波数が必ずしも所定の局所的な最小値と互換性を有しないことは、実際問題として頻繁に起こる。その結果、コンバータは、２つの隣接している極小値の間で連続的にスイッチしやすい。
【００２２】
この場合、スイッチング周波数は、２つの周波数間で連続的にトグルでスイッチングされる。例えば、これによってトランスから（ヒューとなる）うるさいノイズが生じる場合がある。
【００２３】
本発明の目的は、上記の問題点のないコンバータを提供することである。
【００２４】
【課題を解決するための手段】
このために、前記制御回路が、下限周波数および上限周波数によって決定される周波数ウィンドウの範囲内でスイッチング周波数が変化するように、かつ前記スイッチング周波数が下限周波数または上限周波数に等しくなるときに、更なる下限周波数および更なる上限周波数によって決定される更なる周波数ウィンドウの範囲内でそれが再び変化するように、前記周波数制御回路が、前記スイッチング周波数を適合化させるように、前記スイッチング制御信号のスイッチング周波数を制御するための周波数制御回路を含み、一般的に言って、前記スイッチング手段に掛かる前記電圧の当該谷以外の所定の谷の間のみ、前記スイッチング手段がスイッチオンされるように、前記情報が、適合化されている。
【００２５】
この周波数ウィンドウのため、スイッチング周波数には任意に低値か高値を用いることができない。このことは、引用された米国特許に従うコンバータの引用された問題点を解決する。
【００２６】
取得される電力の量が変化すると、スイッチング周波数も変化する。この正しいコンバータが、このスイッチング手段に掛かる電圧の所定の局所的な谷（好ましくは正確に最小値）にロックされているときには、当該谷は、取得される電力を変化させることが出来、かつスイッチング手段のスイッチング周波数が、この周波数ウィンドウの範囲内に残存する、関連する電力ウィンドウを有する。
【００２７】
取得される電力が電源ウィンドウから離れる場合、当該情報は、コンバータが異なる谷にロックされるように適合化される。これにより、異なる谷は、再び他の電力ウィンドウに関連するようになる。
【００２８】
当該他の電源ウィンドウは、元の電源ウィンドウと部分的に重なるので、実際には、いわゆるヒステリシス効果が１つの谷から他の谷へのロッキングの間で起こる。したがって、（電力消費が、相対的に大きい周期的な変動を呈しない限り）スイッチング周波数の定期的なトグルのスイッチングは回避される。したがって、トランスからのヒューとなっているノイズのような、コンバータからのうるさいノイズは、回避される。
【００２９】
本発明に従うコンバータの一実施例の場合、前記更なる周波数ウィンドウの前記下限周波数が、前記周波数ウィンドウの前記下限周波数と等しく、かつ前記更なる周波数ウィンドウの前記上限周波数が、前記周波数ウィンドウの前記上限周波数と同じである。このことは、１つの周波数ウィンドウしか必要としない利点を提供する。
【００３０】
本発明に従うコンバータの一実施例の場合、前記情報が、前記スイッチング手段に掛かる前記電圧が前記入電圧より低いことを示すための評価信号と、前記スイッチング手段に掛かる前記電圧の前記時間導関数がほぼゼロに等しいことを示すための更なる評価信号とを含む。
【００３１】
この評価信号は、スイッチング手段に掛かる電圧が、入力電圧より高い場合には、このスイッチング手段が、決してスイッチオンされないことを確実にする。更なる評価信号は、評価信号と共に、一般的に言って、コンバータがロックされる谷の最小値の間しか、スイッチング手段がスイッチオンされないことを確実にする。
【００３２】
スイッチング手段に掛かる電圧の時間導関数がゼロに等しくなる直前に、スイッチング手段にスイッチオンさせるための命令を出すことが有利である場合がある。この場合、当該導関数は小さい負の値を有する。その理由は、電子制御回路が、常に所定の応答時間を必要とするからである。
【００３３】
この応答時間は、すでに当該導関数が所定の小さい負の値を有するときに、スイッチング手段をスイッチオンしようとすることによって予測することができる。正確な値は、実験および／またはシミュレーションによって決めることができる。その場合、要求された応答時間にかかわらず、スイッチング手段は、スイッチング手段に掛かる電圧が局所的な最小値を呈する時点で正確にスイッチオンさせることができる。
【００３４】
本発明に従うコンバータの実施例の場合、前記周波数制御回路が、アップ入力、ダウン入力、およびデータ出力を有する第１の計数器と、リセット入力、アップ入力およびデータ出力を有する第２の計数器と、前記第１の計数器の前記データ出力に結合された第１のデータ入力、前記第２の計数器のデータ出力に結合された第２のデータ入力、および前記スイッチング制御信号を供給するための出力を有するデジタル型比較器と、下限周波数に対応する第１の周波数基準信号を受けるため、かつ上限周波数に対応する第２の周波数基準信号を受けるために結合されている手段であって、前記第１周波数基準信号に関する前記スイッチング制御信号の前記スイッチング周波数と前記第２周波数基準信号に関する前記スイッチング制御信号の前記スイッチング周波数とを比較し、前記比較に応じて、前記第１の計数器の前記ダウン入力にダウン信号を供給するか、前記第１の計数器の前記アップ入力にアップ信号を供給する手段と、前記共振している電圧の、前記評価信号および前記更なる評価信号から導出される谷番号信号を供給するための手段とを含む。このように、主にデジタルでの実施は、周波数制御回路のために得られる。
【００３５】
第１および第２の周波数基準信号を受けるように結合されている当該手段は、たとえば、第１および第２の周波数基準信号が、それぞれ周波数ウィンドウの下限周波数および上限周波数に関する周波数の交流信号でとなるように構成させることができる。
【００３６】
本発明に従うコンバータの一実施例の場合、前記谷番号信号を供給するための前記手段が、前記評価信号を受けるための第１の入力、前記更なる評価信号を受けるための第２の入力、および第２の計数器のアップ入力に谷番号信号を供給するための出力を有する論理積素子を含む。これは、谷番号信号を提供するための手段に対しては、非常に単純な実施となる。
【００３７】
本発明に従うコンバータの一実施例の場合、前記周波数制御回路が、ＶＣＯ制御電圧を受けるための入力および発振器信号を供給するための出力を有する電圧制御発振器と；前記ＶＣＯ電圧を供給するための第１の周波数制御キャパシタと；第２の周波数制御キャパシタと；前記スイッチング手段がスイッチオンされている時間の大体の前記周期の間、前記第１の周波数制御キャパシタと前記第２の周波数制御キャパシタとを並列に接続することと、前記スイッチング手段がスイッチオフされている時間の大体の前記周期の間、前記第２の周波数制御キャパシタを放電させることと、前記スイッチング手段がスイッチオフされている時間の前記周期の、前記発振器信号によって決められる一部の間、前記ＶＣＯ制御電圧の値より高い値を有する電圧を前記第２の周波数制御キャパシタに印加することとによって、前記第１の周波数制御キャパシタに掛かる電圧とＶＣＯ制御電圧とを適合化させるための適合化手段とを含む。このように、主にアナログでの実施は、前記周波数制御回路のために得られる。
【００３８】
本発明に従うコンバータの一実施例の場合、前記周波数制御回路が、下限周波数に対応する低電圧制限と上限周波数に対応する高電圧制限とによって決定される電圧ウィンドウに、ＶＣＯ制御電圧の電圧ウィンドウを制限するための制限手段も含む。これは、前記周波数ウィンドウを定義する単純な方法である。
【００３９】
本発明に従うコンバータの一実施例の場合、前記周波数制御回路が、前記評価信号を受けるための第１の入力、前記更なる評価信号を受けるための第２の入力、前記発振器信号を受けるための第３の入力、およびスイッチング制御信号を供給するための出力を有する論理積素子も含む。これは、このスイッチング手段が、評価信号および更なる評価信号並びに発振器信号によって許可されたときのみ、確実にスイッチオンさせることを可能にする非常に単純な実現方法である。
【００４０】
【発明を実施するための形態】
本発明を、図面によって以下に詳述する。同一部品または要素は、図３〜９において同一参照番号によって示される。
【００４１】
図３のＩは、スイッチング制御信号のスイッチング周波数ｆと、国際特許出願ＰＣＴ／ＥＰ００／０４３７７に従う公知のコンバータの取得される電力Ｐとの関係を示す。スイッチング周波数ｆの値は、だいたい一定のままで、周波数ｆｏｓｃとして表される。
【００４２】
取得される電力Ｐが変化すると、他の谷が選択され、例えば、谷ＶＬ２から谷ＶＬ３までのスイッチングが生じる。ただし、取得される電力Ｐの値は、指示値Ｐ０に対応すると仮定されている。
【００４３】
引用された米国特許第５，７５４，４１４号に従う公知のコンバータの場合、スイッチング周波数ｆの値は、（非常に高い）指示値ｆＶＬ１に等しくなる。国際特許出願ＰＣＴ／ＥＰ００／０４３７７に従う公知のコンバータでは、この種の増加は起こらない。
【００４４】
その理由は、このコンバータが、多かれ少なかれ、スイッチング周波数ｆが（大体）値ｆｏｓｃに等しい状態に維持されるように制御するからである。発生することは、コンバータが、谷ＶＬ２と谷ＶＬ３との間を連続的にトグルでスイッチングを始める（図示されたｘを参照）ことである。
【００４５】
図３のＩＩおよびＩＩＩは、スイッチング制御信号のスイッチング周波数ｆと本発明に従うコンバータが取得する電力Ｐとの関係を示す。図３のＩＩは、コンバータが第３の谷ＶＬ３にロックされていることを示す。
【００４６】
スイッチング周波数ｆの値は、指示値ｆ０に対応する。取得される電力Ｐが変化するときに、スイッチング周波数ｆも変化する。この場合、スイッチング周波数ｆが、下限周波数ＦＬより高くかつ上限周波数ＦＨより低い値を有する限り、コンバータは、第３の谷ＶＬ３にロックされたままとなる。
【００４７】
図３のＩＩＩは、下限周波数ＦＬまたは上限周波数ＦＨに達っしてしまった場合のコンバータの動作も示す。取得される電力Ｐが所定の時点ｆ０に等しく、スイッチング周波数ｆがＰ０に等しくなり、かつコンバータが第３の谷ＶＬ３にロックされていると仮定する。取得される電力Ｐが増加すると、スイッチング周波数ｆは減少する。取得される電力ＰがＰ２に等しくなったときに、スイッチング周波数ｆは下限周波数ＦＬに等しくなる。次いで、コンバータは、第３の谷ＶＬ３から第２の谷ＶＬ２にスイッチングされる。この変移は、矢印ＡＲ１によって示されている。
【００４８】
次いで、スイッチング周波数ｆは、値ｆ２まで増加される。スイッチング周波数ｆが、（下限周波数ＦＬと上限周波数ＦＨによって決められた）周波数ウィンドウの範囲内にある限り、コンバータは、第２の谷ＶＬ２にロックされたままである。各々の谷が、周波数ウィンドウに対応する電力ウィンドウに関連する。
【００４９】
例えば、第２の谷は、電力Ｐ１およびＰ４によって定義された電力ウィンドウに関連する。これは、コンバータが第２の谷ＶＬ２にロックされた時点以降、取得される電力がＰ１より大きくＰ４より小さい限り、そこにロックされたままになることを意味する。従って、隣接している電力ウィンドウの間には重複が存在する。これにより、２つの隣接する谷間でトグルでスイッチングされることを回避させるヒステリシス効果が生じる。
【００５０】
図３のＩＩとＩＩＩ、およびまだ記載されていない本発明に従うコンバータの実施例においては、１つの周波数ウィンドウしか示されていないことに留意する必要がある。ただし、原則として異なる周波数ウィンドウによって動作させることも可能である。その場合には、例えば、各々の電力ウィンドウは、それぞれの周波数ウィンドウに対応する。
【００５１】
図４は、本発明に従うコンバータの一実施例の電気回路図を示す。このコンバータは、スイッチング制御信号Ｖｃｎｔｒｌの制御のもとで交互にオンとオフにスイッチングされるスイッチング手段Ｓ０またはスイッチＳ０と、本実施例の場合には一次巻線ＬＰおよび二次巻線ＬＳを有するトランスＴによって構成された誘導素子Ｔとを含む。
【００５２】
スイッチＳ０および一次巻線ＬＰは、共に、電圧源ＶＳＲＣによって供給される入力電圧Ｖｉｎを受けるために、第１の接続ポイントにより第１の供給端子１に接続されかつ第２の接続ポイントにより第２の供給端子２に接続されている、直列回路を構成する。
【００５３】
第１のキャパシタＣｐ１は、一次巻線ＬＰの寄生容量である。第２のキャパシタＣｐ２は、スイッチＳ０の寄生容量である。整流ダイオードＤ１は、二次巻線ＬＳの第１の接続ポイントと第１の出力端子３との間に結合される。二次巻線ＬＳの第２の接続ポイントは、第２の出力端子４に接続される。平滑キャパシタＣは、第１の出力端子３と第２の出力端子４との間に結合される。負荷ＺＬは、出力電圧Ｕ０を受けるために第１の出力端子３と第２の出力端子４との間に結合される。
【００５４】
コンバータには、スイッチング制御信号ＶｃｎｔｒｌをスイッチＳ０に供給するための制御回路ＣＮＴＲＬと、スイッチＳ０に掛かる電圧ＵＳを評価するための評価手段ＥＶＭＮＳも含まれる。
【００５５】
評価手段ＥＶＭＮＳは、制御回路ＣＮＴＲＬに、評価信号ＥＶｓｇｎｌと更なる評価信号ＥＶｆｓｇｎｌとを供給する。制御回路ＣＮＴＲＬは、また、下限周波数ＦＬおよび上限周波数ＦＨによって決められる周波数ウィンドウの範囲内で、スイッチング周波数ｆが変化することができるように、スイッチング制御信号Ｖｃｎｔｒｌのスイッチング周波数ｆを制御するための周波数制御回路ＦＣを含む。
【００５６】
図４に示された実施例の動作を、図５のＩ、図５のＩＩ、図５のＩＩＩおよび図５のＶという一組の信号図によって以下に詳述する。
【００５７】
図５は、コンバータが第３の谷ＶＬ３（図３も参照）にロックされた状態を示す。時点ｔ０と時点ｔ１との間では、スイッチング制御信号Ｖｃｎｔｒｌは、スイッチＳ０が閉じられるような高値となる。したがって、一次巻線ＬＰに掛かる電圧は、入力電圧Ｖｉｎにほぼ等しい。時点ｔ０と時点ｔ１との間では、エネルギーは、トランスＴの一次巻線ＬＰ内に格納される。
【００５８】
時点ｔ１では、スイッチング制御信号Ｖｃｎｔｒｌが０ボルトにほぼ等しくなり、その結果、スイッチＳ０は開かれる。時点ｔ１以降では、一次巻線ＬＰ内に蓄積されているエネルギーは二次巻線ＬＳへ転送され、その後、整流ダイオードＤ１を経て、負荷ＺＬに供給される。
【００５９】
ほぼ時点ｔＤ以降、整流ダイオードＤ１の中を流れている電流は、整流ダイオードＤ１が事実上開放として作用するほど小さくなる。したがって、ほぼ時点ｔＤ以降では、トランスＴは事実上負荷にはならない。その結果、一次巻線ＬＰおよび第１のキャパシタＣｐ１と第２のキャパシタＣｐ２との並列接続（電圧源ＶＳＣＲを経た）によって形成された共振回路は、事実上減衰しない。したがって、スイッチＳ０に掛かる電圧ＵＳは、発振し始める。時点ｔ５では、再度スイッチＳ０が閉じ、その結果、エネルギーがトランスＴの一次巻線ＬＰにもう一度蓄積される。
【００６０】
発振している電圧ＵＳの周波数が何らかの理由で変化すると、コンバータが、第３の谷にロックされたままとなるように、すなわち、少なくとも、スイッチング周波数ｆが下限周波数ＦＬおよび上限周波数ＦＨによって決定された周波数ウィンドウの範囲内にあるように、スイッチング制御信号Ｖｃｎｔｒｌのスイッチング周波数ｆも変化する。
【００６１】
図６は、周波数制御回路ＦＣの一実施例の電気回路図を示す。この周波数制御回路ＦＣは、アップ入力Ｕ１、ダウン入力Ｄおよびデータ出力を有する第１の計数器ＣＮＴ１と；リセット入力Ｒ、アップ入力Ｕ２およびデータ出力を有する第２の計数器ＣＮＴ２と；第１の計数器ＣＮＴ１のデータ出力に結合された第１のデータ入力および第２の計数器ＣＮＴ２のデータ出力に結合された第２のデータ入力、およびスイッチング制御信号Ｖｃｎｔｒｌを供給するための出力を有するデジタル型比較器ＤＣＭＰと；下限周波数ＦＬに対応する第１の周波数基準信号ＲＦＬおよび上限周波数ＦＨに対応する第２の周波数基準信号ＲＦＨを受けるために結合される手段ＣＮＶと；発振している電圧ＵＳの谷番号信号Ｎｖを供給するための手段と；アップ入力Ｕ２に接続された出力および評価信号ＥＶｓｇｎｌを受けるために結合される第１の入力と更なる評価信号ＥＶｆｓｇｎｌを受けるために結合される第２の入力とを有する論理積素子ＡＮＤ１とを含む。第２の計数器ＣＮＴ２のリセット入力Ｒは、デジタル型比較器ＤＣＭＰの出力に接続されている。
【００６２】
図６に示す周波数制御回路ＦＣの実施例の動作を、図５のＩ、図５のＩＩ、図５のＩＩＩ、図５のＩＶ、図５のＶという一組の信号図によって以下に詳述する。論理積素子ＡＮＤ１が、谷番号信号Ｎｖを供給する。
【００６３】
図５に示されているように、谷番号信号Ｎｖは、時点ｔ１と時点ｔ５との間では、電圧ＵＳが局所的な最小値を示す場合だけ、ロジックハイとなる。谷番号信号Ｎｖが、時点ｔ０と時点ｔ１との間でもロジックハイとなるという事実は、第２の計数器ＣＮＴ２の動作を妨げない。すなわち、その理由は、時点ｔ０と時点ｔ１との間の周期でスイッチング制御信号Ｖｃｎｔｒｌがロジックハイとなってから、この計数器がリセットされるからである。
【００６４】
例えば、手段ＣＮＶを、第１および第２の周波数基準信号ＲＦＬおよびＲＦＨが、それぞれ、周波数ウィンドウ（図３も参照）の下限周波数ＦＬおよび上限周波数ＦＨに対応する周波数の交流信号となるように構成してもよい。例えば、第１および第２の周波数基準信号ＲＦＬおよびＲＦＨを、それぞれ、下限周波数ＦＬおよび上限周波数ＦＨに対応する直流電圧としてもよい。
【００６５】
いずれの場合においても、デジタル型比較器ＤＣＭＰ（またはスイッチング制御信号Ｖｃｎｔｒｌと同じ情報を示す接合）の出力と手段ＣＮＶとの間での結合が必要である。
【００６６】
第１および第２の周波数基準信号ＲＦＬおよびＲＦＨが直流電圧である場合には、手段ＣＮＶに、（図６に示されるように）第１の直流電圧ＲＦＬを受けるための第１のタイマーＴＭ１と第２の直流電圧ＲＦＨを受けるための第２のタイマーＴＭ２とを設けてもよい。
【００６７】
図６に示される周波数制御回路ＦＣの動作は、次の通りである。第１の計数器ＣＮＴ１には、コンバータがロックされる谷に対応する値が格納されている。したがって、例えば、コンバータが、図５の瞬間的な状態において第３の谷ＶＬ３にロックされる場合、番号「３」が第１の計数器ＣＮＴ１内に格納される。
【００６８】
次いで、第２の計数器ＣＮＴ２は、スイッチＳ０のスイッチオフした後またはスイッチング制御信号Ｖｃｎｔｒｌがロジックローになった後の谷の番号を計数する。これは、図５の時点ｔ１以降の場合である。
【００６９】
谷番号信号Ｎｖがロジックハイ（図５のＩＶを参照）になるたびに、第２の計数器ＣＮＴ２の値は「１」増加する。第２の計数器ＣＮＴ２の値が第１の計数器ＣＮＴ１の値に等しくなるまでこれは続けられる。
【００７０】
第２の計数器ＣＮＴ２の値が第１の計数器ＣＮＴ１の値に等しくなることは、デジタル型比較器ＤＣＭＰによって検出され、この検出によってスイッチング制御信号Ｖｃｎｔｒｌがロジックローレベルからロジックハイレベルに変化する。これは、図５の時点ｔ５で起こる。
【００７１】
第１および第２のタイマーＴＭ１およびＴＭ２は、実際には、スイッチング制御信号Ｖｃｎｔｒｌの周期Ｔを測定し、それゆえ、間接的にスイッチング周波数ｆ（ｆ＝１／Ｔ）も測定する。
【００７２】
この周期の値と、第１および第２の周波数基準信号ＲＦＬおよびＲＦＨのＤＣ電圧レベルとに応じて、スイッチング制御信号Ｖｃｎｔｒｌの周期が、所定の時点で、長過ぎたりまたは短過ぎたりした場合、第１のタイマーＴＭ１が、アップ入力Ｕ１にアップ信号ｕを供給し、その結果、第１の計数器ＣＮＴ１内に格納されている値が「１」増加するか、または、第２のタイマーＴＭ２が、ダウン入力Ｄにダウン信号ｄを供給し、その結果、第１の計数器ＣＮＴ１内に格納されている値は「１」減少する。
【００７３】
本実施例では、第２のタイマーＴＭ２が、ダウン入力Ｄにダウン信号ｄを供給するものと仮定する。この場合、第１の計数器ＣＮＴ１内に新しく格納された瞬時値は、「２」に等しくなる。
【００７４】
この場合には、コンバータは、第３の谷ＶＬ３から第２の谷ＶＬ２にスイッチングされる。それから、第２の計数器ＣＮＴ２は、第２の計数器ＣＮＴ２内に新しく格納された瞬時値が値「２」に到達するまで計数し続ける。その理由は、この値以後、デジタル型比較器ＤＣＭＰは、第２の計数器ＣＮＴ２に格納された値が第１の計数器ＣＮＴ１に（新しく）格納された値に等しくなったことを検出するからである。
【００７５】
このため、コンバータは、ダウン信号ｄまたはアップ信号Ｕ１が再び第１の計数器ＣＮＴ１に供給されるまで、第２の谷ＶＬ２にロックされたままである。したがって、スイッチング周波数ｆは、常に所望の周波数ウィンドウの範囲内にあるままである。これは、直流電圧ＲＦＬおよびＲＦＨが、それぞれ下限周波数ＦＬおよび上限周波数ＦＨに対応するからである。
【００７６】
図７は、周波数制御回路ＦＣの更なる一実施例の電気回路図を示す。周波数制御回路ＦＣは、ＶＣＯ制御電圧ＶＶＣＯを受けるための入力ＶＣＯＩおよび発振器信号ＯＳＣを供給するための出力ＶＣＯＯを有する電圧制御発振器ＶＣＯと；ＶＣＯ制御電圧ＶＶＣＯを供給するための第１の周波数制御キャパシタＣＶＣＯと；第２の周波数制御キャパシタＣａｄｊと；第２の周波数制御キャパシタＣａｄｊに掛かる電圧ＶａｄｊとＶＣＯ制御電圧ＶＶＣＯとを適合するための適合手段とを含む。
【００７７】
適合手段は、バッファＢＦと；電圧供給手段または電圧源Ｖと；第１のスイッチＳ１と；第２のスイッチＳ２と；第３のスイッチＳ３と；電流源Ｊと；インバータＩＶとを含む。
【００７８】
周波数制御回路ＦＣは、また、ＶＣＯ制御電圧ＶＶＣＯの電圧範囲を制限するための制限手段ＬＭＴを含む。周波数制御回路ＦＣは、また、評価信号ＥＶｓｇｎｌを受けるための第１の入力と、更なる評価信号ＥＶｆｓｇｎｌを受けるための第２の入力と、発振器ＶＣＯの出力ＶＣＯＯに接続された第３の入力と、スイッチング制御信号Ｖｃｎｔｒｌを供給するための出力とを有する論理積素子ＡＮＤ２を含む。
【００７９】
キャパシタＣＶＣＯは、入力ＶＣＯＩとグランド基準端子との間に接続される。キャパシタＣａｄｊは、第１の接続ポイントを経由してグランド基準端子に接続されるとともに、第２の接続ポイントとスイッチＳ３とを経由して入力ＶＣＯＩに接続される。
【００８０】
スイッチＳ２の制御電極は、インバータＩＶの入力および論理積素子ＡＮＤ２の出力に接続される。第１のスイッチＳ１は、第１の接続ポイントを経由してバッファＢＦの出力に接続されるとともに、第２の接続ポイントを経由してキャパシタＣａｄｊの第２の接続ポイントに接続される。スイッチＳ１の制御電極は、出力ＶＣＯＯに接続される。
【００８１】
第２のスイッチＳ２は、第１の接続ポイントを経由してキャパシタＣａｄｊの第２の接続ポイントに接続されるとともに、第２の接続ポイントを経由して電流源Ｊに接続される。スイッチＳ３の制御電極は、インバータＩＶの出力に接続される。
【００８２】
制限手段ＬＭＴは、非反転入力、反転入力、および出力を有するコンパレータＣＭＰ１と；第１の基準電源手段または第１の基準電圧源ＶＲＦＬと；第２の基準電源手段または第２の基準電圧源ＶＲＦＨと；セット入力、リセット入力、およびｑ出力を有するラッチＬＴＣＨと；第４のスイッチＳ４と；ダイオードＤ２とを含む。
【００８３】
基準電圧源ＶＲＦＬは、コンパレータＣＭＰ１の非反転入力とグランド基準端子との間に接続される。コンパレータＣＭＰ１の反転入力は、入力ＶＣＯＩに接続される。コンパレータＣＭＰ１の出力は、ラッチＬＴＣＨのセット入力に接続される。ラッチＬＴＣＨのリセット入力は、出力ＶＣＯＯに接続される。基準電圧源ＶＲＦＨは、スイッチＳ４の第１の接続ポイントとグランド基準端子との間に接続される。
【００８４】
スイッチＳ４の第２の接続ポイントは、入力ＶＣＯＩに接続される。第４のスイッチＳ４の制御電極は、ラッチＬＴＣＨのｑ出力に接続される。ダイオードＤ２は、スイッチＳ４にパラレルに結合される。
【００８５】
図７に示される周波数制御回路ＦＣの動作を、図８のＩ、図８のＩＩ、図８のＩＩＩ、図８のＶ、図８のＶＩおよび図８のＶＩＩという一組の信号図によって以下に詳述する。
【００８６】
キャパシタＣＶＣＯに掛かる電圧ＶＶＣＯ（図８のＶＩＩの破線の信号線を参照）は、発振器信号ＯＳＣの周波数を決定し、それゆえにスイッチング制御信号Ｖｃｎｔｒｌのスイッチング周波数ｆも決定する。図８の信号図ＶＩＩにも、また中断されていない信号線の形で、キャパシタＣａｄｊに掛かる電圧Ｖａｄｊを示す。図８の信号図ＶＩには、発振器信号ＯＳＣが示されている。
【００８７】
本実施例では、発振器信号ＯＳＣは、時点ｔＡでロジックロー値からロジックハイ値へ変化し、時点ｔＢでロジックハイレベルからロジックローレベルへ変化する。
【００８８】
時点ｔ０では、スイッチＳ０（図４を参照）は、スイッチング制御信号Ｖｃｎｔｒｌがロジックハイレベルであると仮定するので、スイッチオンされる。時点ｔ０と時点ｔ１との間では、スイッチング制御信号Ｖｃｎｔｒｌは、ロジックハイのままである。時点ｔ０と時点ｔ１との間では、スイッチＳ３はスイッチオンされ、かつ、スイッチＳ２はスイッチオフされる。
【００８９】
時点ｔ０と時点ｔＡとの間では、発振器信号ＯＳＣがロジックロー値なので、スイッチＳ１は、スイッチオフされる。時点ｔ０で、キャパシタＣａｄｊおよびＣＶＣＯは、実際に、パラレルに結合される。
【００９０】
したがって、電圧ＶａｄｊとＶＶＣＯは、相対的に時間の短い周期内で等しくなる。（何故ならば、本実施例では、時点ｔ０の以前では電圧ＶＶＣＯが電圧Ｖａｄｊより高く、時点ｔ０の直後では、電圧Ｖａｄｊが増加するとともに電圧ＶＶＣＯが減少するからである。）
電圧ＶａｄｊとＶＶＣＯは、スイッチング制御信号Ｖｃｎｔｒｌが再びロジックロー値になると仮定し、それゆえに、スイッチＳ０が再びスイッチオフされたと仮定すると、時点ｔ１まで等しいままである。
【００９１】
スイッチＳ３が、時点ｔ１以降、再びスイッチオフされ、かつ、電圧ＶＶＣＯがまだ（ほぼ）電圧値ＶＲＦＨを下回っていて、それゆえ制限手段ＬＭＴが、キャパシタＣＶＣＯのための負荷を形成していないと言う理由により、電圧ＶＶＣＯは時点ｔ１以降一定のままである。
【００９２】
しかしながら、キャパシタＣａｄｊが電流源Ｊを経て放電されるように、スイッチＳ２がスイッチオンされるので、電圧Ｖａｄｊは、時点ｔ１と時点ｔＡとの間では減少する。電圧Ｖａｄｊが、図８の信号図ＶＩＩの時点ｔ１と時点ｔＡとの間で線形的に減少しているという事実は、電流源Ｊが定電流を供給するという事実に起因する。この線形的減少は、必ずしも、必要ではない。例えば、電流源Ｊを、抵抗器と取り替えて、時点ｔ１と時点ｔＡとの間で電流が線形的に減少しなくなるようにしてもよい。
【００９３】
時点ｔＡでは、発振器信号ＯＳＣがロジックハイになり、その結果、スイッチＳ１はスイッチオンする。したがって、低出力インピーダンスを有するバッファＢＦは、キャパシタＣａｄｊに電圧を印加する。
【００９４】
バッファＢＦの入力が、値Ｖを有する電圧を供給する電圧源Ｖを介して、入力ＶＣＯｉに接続されるので、時点ｔＡでは、その電圧は、電圧Ｖ増加した電圧ＶＶＣＯに等しくなる。これは、発振器信号ＯＳＣが再びロジックローになる時点ｔＢまで維持される。スイッチング制御信号Ｖｃｎｔｒｌが、時点ｔＢと時点ｔ５との間で未だロジックロー値を有し、それゆえスイッチＳ２がスイッチオンされたままであるので、キャパシタＣａｄｊは、電流源Ｊによって再び放電される。
【００９５】
時点ｔ５で、図８（信号図ＶＩＩ）において示されるように、電圧ＶＶＣＯとＶａｄｊとが正確に等しくなると、発振器周波数は、もはや（負荷に変化が生じない限り）変化せず、かつ、コンバータは適切な谷（図８の谷ＶＬ３）にロックされたままとなる。
【００９６】
しかしながら、変化が発生すると、発振器ＶＣＯは再びその周波数を適合化し、それゆえに、スイッチング周波数ｆも適合する。しかしながら、周波数が下限周波数ＦＬよりも低下する、または上限周波数ＦＨよりも上昇すると（図３を参照）、コンバータは、異なる谷にスイッチされなければならない。
【００９７】
電圧ＶＶＣＯが発振器信号ＶＣＯの周波数を決めるので、電圧ＶＶＣＯに関する電圧ウィンドウと周波数ウィンドウとの間には関連性がある。周波数ウィンドウは、下限周波数ＦＬに対応する電圧ＶＶＣＯの低い値と、上限周波数ＦＨに対応する電圧ＶＶＣＯの高い値とによって規定される。電圧ＶＶＣＯのこれらの電圧制限は、基準電圧源ＶＲＦＬと基準電圧源ＶＲＦＨによって賦課される（ダイオードＤ２のしきい値電圧は、ここでは無視される）。
【００９８】
電圧ＶＶＣＯが電圧ＶＲＦＨより高くなり、その後、上限周波数ＦＨに達すると、ダイオードＤ２が導通し、その結果、電圧ＶＶＣＯは更に増加することができない。
【００９９】
したがって、コンバータは、自動的に異なる谷にスイッチされる（例えば、第３の谷ＶＬ３から第４の谷ＶＬ４へ）ので、スイッチング周波数ｆは再び低くなり、それゆえに、電圧ＶＶＣＯは最終的にＶＲＦＨより再び低くなる。
【０１００】
同様に、この電圧が電圧ＶＲＦＬより低くなると、電圧ＶＶＣＯを、コンバータが自動的に異なる谷にスイッチされる（例えば、第３の谷ＶＬ３から第２の谷ＶＬ２へ）ように、制限することができる。
【０１０１】
しかしながら、ここでは、図７に示された周波数制御回路ＦＣもまた、特別なうえに単純な実施例である。電圧ＶＶＣＯが電圧ＶＲＦＬより低くなり、その結果、下限周波数ＦＬに達するとすぐに、コンパレータＣＭＰ１の出力の電圧は、ロジックロー値からロジックハイ値まで変化する。その結果、ラッチＬＴＣＨのｑ出力の電圧はロジックハイになり、スイッチＳ４はスイッチオンされる。したがって、入力ＶＣＯＩは、基準電圧源ＶＲＦＨに短絡する。
【０１０２】
したがって、電圧ＶＶＣＯは、非常に短い期間内に、下限制限値ＶＲＦＬから上限制限値ＶＲＦＨまで増加し、その結果、実際には、電圧ＶＶＣＯがもはや増加できず、かつコンバータが異なる谷まで自動的にスイッチされる上記の状態が、一時的に、生じる。
【０１０３】
スイッチＳ４は、発振器信号ＯＳＣが再びロジックロー値からロジックハイ値にスイッチするまで、スイッチオンされた状態にある。この理由は、それからラッチＬＴＣＨのリセット入力の信号が、ロジックハイになり、その結果、ｑ出力が再びロジックローになるからである。
【０１０４】
図９は、本発明に従うコンバータの一実施例の電気回路図を示す。コンバータは、その出力を経由して制御回路ＣＮＴＲＬの周波数制御回路ＦＣに結合された、評価信号ＥＶｓｇｎｌを供給するコンパレータＣＭＰ２を含む。
【０１０５】
コンパレータＣＭＰ２は、第１の供給端子１に接続された非反転入力と、一次巻線ＬＰとスイッチＳ０との共通接合部に接続された反転入力とを有する。したがって、評価信号ＥＶｓｇｎｌは、電圧ＵＳが入力電圧Ｖｉｎより低い場合のみハイレベルになる。（図５の信号図Ｉおよび図８の信号図ＩＩＩも参照。）。
【０１０６】
コンバータは、また、入力を経由して一次巻線ＬＰとスイッチＳ０との共通接合部に接続され、かつ更なる評価信号ＥＶｆｓｇｎｌを供給するために、出力を経由して制御回路ＣＮＴＲＬの周波数制御回路ＦＣに結合された微分回路ＤＦを含む。更なる評価信号ＥＶｆｓｇｎｌは、電圧ＵＳの時間導関数がゼロにほぼ等しい場合のみハイレベルになる。（図５の信号図Ｉおよび図８の信号図ＩＩも参照。）。
【０１０７】
微分回路ＤＦは、コレクタおよびベースが相互接続され、エミッタが第２の供給端子２に接続された第１のバイポーラトランジスタＱ１と；エミッタが第２の供給端子２に接続され、ベースが第１のバイポーラトランジスタＱ１のベースに接続され、コレクタが微分回路ＤＦの出力を形成する第２のバイポーラトランジスタＱ２と；エミッタが第１のバイポーラトランジスタＱ１のコレクタに接続され、コレクタが第２のバイポーラトランジスタＱ２のコレクタに接続された第３のバイポーラトランジスタＱ３と；一次巻線ＬＰおよびスイッチＳ０の共通接合部と第３のバイポーラトランジスタＱ３のエミッタとの間に結合されたキャパシタＣＤＦと；第３のバイポーラトランジスタＱ３のベースと第２の供給端子２との間に結合された基準電圧源ＶＲＦと；微分回路ＤＦの出力に結合された基準電流源ＩＲＦとを含む。
【０１０８】
この微分回路ＤＦの動作は、以下の通りである。第１および第２のバイポーラトランジスタＱ１およびＱ２は、共同で、カレントミラーを構成する。キャパシタＣＤＦを通る正電流（それぞれ、第３および第１のバイポーラトランジスタＱ３およびＱ１のエミッタからコレクタへの方向の電流）は、カレントミラーによって鏡像化されるので、第２のバイポーラトランジスタＱ２のコレクタによって形成されているカレントミラーの出力に、鏡像化された形で出現する。
【０１０９】
キャパシタＣＤＦを通る負電流は、第３のバイポーラトランジスタＱ３を流れ（そして、カレントミラーを流れない）ので、鏡像化された形にはならない。
【０１１０】
図９に示された微分回路ＤＦは、実際には電流整流器として動作する。キャパシタＣＤＦを通る正電流または負電流の絶対値が、基準電流源ＩＲＦによって供給された電流より（ほぼ）小さい場合には、更なる評価信号ＥＶｆｓｇｎｌはハイレベルになる。そうでない場合には、反対に、更なる評価信号ＥＶｆｓｇｎｌのレベルはローになる。
【０１１１】
更なる評価信号ＥＶｆｓｇｎｌは、カレントミラーのカレントミラー比の影響も受ける。この効果により、電子制御回路の不可避の応答時間を補償するために、スイッチＳ０に掛かる電圧Ｕｓの時間導関数がゼロに等しくなる（そして、それゆえに、わずかな負の値を有するようになる）直前に、スイッチＳ０をスイッチオンするための命令を出することが可能になる。カレントミラーのカレントミラー比は、たとえば、第１のバイポーラトランジスタおよび第２のバイポーラトランジスタＱ１およびＱ２のエミッタ面の比率の適合化によって適合化させることができる。
【０１１２】
微分回路ＤＦは、電界効果トランジスタを用いて、完全にまたは部分的に実施することができる。
【０１１３】
コンバータには、他の種類の微分回路を設けてもよい。トランスＴの代わりに単一のコイルを用いることも可能である。スイッチＳ０は、例えば、ＭＯＳトランジスタ、バイポーラトランジスタ、サイリスタまたはリレーによって構成することができる。コンバータは、個別素子によっても集積回路によっても実現することができる。
【図面の簡単な説明】
【図１】
米国特許第５，７５４，４１４号に提案された公知のコンバータの電気信号図である。
【図２】
図１の電気信号結線図を説明するグラフである。
【図３】
本発明のコンバータの動作を更に説明するために、スイッチング制御信号のスイッチング周波数ｆと、公知のコンバータ（Ｉ）と本発明のコンバータ（ＩＩおよびＩＩＩ）により取得される電力Ｐとの関係を示す一組の図Ｉ〜ＩＩＩである。
【図４】
本発明のコンバータの一実施例の電気回路図である。
【図５】
図示した実施例を更に説明するための信号図である。
【図６】
本発明のコンバータの一実施例の電気回路図である。
【図７】
本発明のコンバータの一実施例の電気回路図である。
【図８】
図示した実施例を更に説明するための信号図である。
【図９】
本発明のコンバータの一実施例の電気回路図である。
【参照番号の説明】
１  第１の供給端子
２  第２の供給端子
３  第１の出力端子
４  第２の出力端子
１２  トランス
１８  スイッチングトランジスタ
３０  二次巻線
３２  ダイオード
３４  平滑キャパシタ
Ｖｓ  第１の供給端子
ＡＮＤ１，ＡＮＤ２  論理積素子
ＢＦ  バッファ
Ｃ  平滑キャパシタ
Ｃａｄｊ  第２の周波数制御キャパシタ
Ｃｐ１  第１のキャパシタ
Ｃｐ２  第２のキャパシタ
ＣＶＣＯ  第１の周波数制御キャパシタ
ＣＭＰ１  コンパレータ
ＣＮＴ１  第１の計数器
ＣＮＴ２  第２の計数器
ＣＮＴＲＬ  制御回路
Ｄ  ダウン入力
Ｄ１  整流ダイオード
Ｄ２  ダイオード
ＤＣＭＰ  デジタル型比較器
ＥＶＭＮＳ  評価手段
ＥＶｓｇｎｌ  評価信号
ＥＶｆｓｇｎｌ  更なる評価信号
ＧＮＤ  第２の供給端子
ｆ  スイッチング周波数
ＦＬ  下限周波数
ＦＨ  上限周波数
ＦＣ  周波数制御回路
ＩＶ  インバータ
Ｊ  電流源
ＬＰ  一次巻線
ＬＳ  二次巻線
ＬＭＴ  制限手段
ＬＴＣＨ  ラッチ
Ｎｖ  谷番号信号
ＯＳＣ  発振器信号
Ｒ  リセット入力
ＦＦＨ  第２の周波数基準信号
ＲＦＬ  第１の周波数基準信号
Ｓ０  スイッチング手段またはスイッチ
Ｓ１  第１のスイッチ
Ｓ２  第２のスイッチ
Ｓ３  第３のスイッチ
Ｓ４  第４のスイッチ
Ｔ  トランス（誘導素子）
Ｕ１，Ｕ２アップ入力
Ｕ０  出力電圧
ＵＳ  発振している電圧
Ｖ  電圧供給手段または電圧源
Ｖｃｎｔｒｌ  スイッチング制御信号
Ｖｏ  出力端子
ＶＶＣＯ  ＶＣＯ制御電圧
ＶＣＯ  電圧制御発振器
ＶＲＦＬ  第１の基準電源手段または第１の基準電圧源
ＶＲＦＨ  第２の基準電源手段または第２の基準電圧源
ＶＳＲＣ  電圧源
Ｖｉｎ  入力電圧
ＺＬ  負荷
【図１】
2005503748.tif 000003
【図２】
2005503748.tif 000004
【図３】
2005503748.tif 000005
【図４】
2005503748.tif 000006
【図５】
2005503748.tif 000007
【図６】
2005503748.tif 000008
【図７】
2005503748.tif 000009
【図８】
2005503748.tif 000010
【図９】
2005503748.tif 000011
【国際公開パンフレット】
2005503748.tif 000012
2005503748.tif 000013
2005503748.tif 000014
2005503748.tif 000015
2005503748.tif 000016
2005503748.tif 000017
2005503748.tif 000018
2005503748.tif 000019
2005503748.tif 000020
2005503748.tif 000021
2005503748.tif 000022
2005503748.tif 000023
2005503748.tif 000024
2005503748.tif 000025
2005503748.tif 000026
2005503748.tif 000027
2005503748.tif 000028
2005503748.tif 000029
2005503748.tif 000030
2005503748.tif 000031
2005503748.tif 000032
2005503748.tif 000033
2005503748.tif 000034
2005503748.tif 000035
2005503748.tif 000036
2005503748.tif 000037
2005503748.tif 000038
2005503748.tif 000039
2005503748.tif 000040
【国際調査報告】
2005503748.tif 000041
2005503748.tif 000042
2005503748.tif 000043