(57)【要約】【課題】  本発明は抵抗性チップを具備する半導体プローブ及びその製造方法及びそれを利用した情報記録及び再生方法を提供することを目的とする。【解決手段】  第１不純物がドープされたチップと、チップが末端部に位置するカンチレバーと、を具備し、チップは、チップの尖頭部に位置し、第２不純物が低濃度でドープされて形成された抵抗領域及び、抵抗領域に接触するように抵抗領域の周辺に位置し、第２不純物が高濃度でドープされて形成された第１及び第２半導体電極領域と、を具備する半導体プローブ。
2005524925.tif 000002
【特許請求の範囲】
【請求項１】
第１不純物がドープされたチップと、前記チップが末端部に位置するカンチレバーと、を具備し、
前記チップは、
前記チップの尖頭部に位置し、前記第１不純物とは異なる第２不純物が低濃度でドープされて形成された抵抗領域と、
前記抵抗領域と接触するように前記第２不純物が高濃度でドープされて形成される第１及び第２半導体電極領域と、を具備することを特徴とする半導体プローブ。
【請求項２】
第１不純物をドープした基板の表面に前記第１不純物と異なる第２不純物を低濃度ドープして抵抗層を形成する段階と、
前記抵抗層の上面にマスク膜を所定形態に形成し、前記マスク膜によりマスクされた領域を除外した基板の領域に前記第２不純物を高濃度ドープして第１及び第２半導体電極領域を形成する段階と、
前記マスク膜と直交する方向に所定形態の感光剤を塗布した後、エッチング工程を行って前記マスク膜を所定形態に形成する段階と、
前記マスク膜によりマスクされた領域を除外した基板の領域をエッチングし、熱酸化工程を行って半導体チップを形成する段階と、を含むことを特徴とする半導体プローブの製造方法。
【請求項３】
前記抵抗層上に形成されたマスク膜はストライプ状であることを特徴とする請求項２に記載の半導体プローブの製造方法。
【請求項４】
底電極と、前記底電極上に積層された強誘電性膜及び、半導体プローブを具備した記録媒体に情報を記録する情報記録装置において、
全ての部分において第１不純物がドープされたチップにおける尖頭部に、第２不純物がドープされて形成された抵抗領域及び、チップの傾斜面に前記第２不純物がドープされて形成された半導体電極領域を具備するチップと、前記チップが末端部に位置するカンチレバーと、を具備する半導体プローブを含み、
前記半導体電極領域と底電極間に電圧を印加して、前記強誘電性膜に誘電分極を形成して記録媒体内の誘電分極を形成して情報を記録する半導体プローブを利用した情報記録装置。
【請求項５】
強誘電性膜と半導体プローブとを具備した記録媒体に記録された情報を再生する情報再生装置において、
全ての部分において第１不純物がドープされたチップにおける尖頭部に、第２不純物がドープされて形成された抵抗領域及び、チップの傾斜面に前記第２不純物がドープされて形成された半導体電極領域を具備するチップと、前記チップが末端部に位置するカンチレバーと、を具備する半導体プローブを含み、
前記記録媒体で発生する電界により変化する前記抵抗領域の抵抗値の変化を検出して前記情報を再生する半導体プローブを利用した情報再生装置。
【請求項６】
全ての部分において第１不純物がドープされたチップにおける尖頭部に、第２不純物がドープされて形成された抵抗領域及び、前記第２不純物がドープされて形成された半導体電極領域を具備するチップと、前記チップが末端部に位置するカンチレバーと、を具備する半導体プローブを含み、
前記試料で発生する電界により変化する前記抵抗領域の抵抗値の変化を検出して前記情報を測定する半導体プローブを利用した情報測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗性チップを具備する高速高感度の半導体プローブ及びその製造方法、それを具備する情報記録装置、情報再生装置及び、情報測定装置に関する。
【背景技術】
【０００２】
携帯用通信端末機、電子手帳などの小型製品に対する需要が高まることによって超小型高集積不揮発性記録媒体の必要性が増加している。既存のハードディスクは小型化が容易でなく、フラッシュメモリは高集積度を達成し難いので、それに対する代案としてスキャンニングプローブ（ｓｃａｎｎｉｎｇ  ｐｒｏｂｅ）を利用した情報保存装置及び方法が研究されている。
【０００３】
スキャンニングプローブはいろいろなＳＰＭ（Ｓｃａｎｎｉｎｇ Ｐｒｏｂｅ Ｍｉｃｒｏｓｃｏｐｙ）技術に利用される。例えば、プローブと試料間に印加される電圧差によって流れる電流を検出して情報を再生する走査貫通顕微鏡（Ｓｃａｎｎｉｎｇ Ｔｕｎｎｅｌｉｎｇ Ｍｉｃｒｏｓｃｏｐｅ：ＳＴＭ）、プローブと試料間の原子的な力を利用する原子間力顕微鏡（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：ＡＦＭ）、試料の表面近傍の磁場と磁化されたプローブ間の力を利用する磁気力顕微鏡（Ｍａｇｎｅｔｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：ＭＦＭ）、可視光線の波長による解像度の限界を改善した近接場走査光学顕微鏡（Ｓｃａｎｎｉｎｇ Ｎｅａｒ−Ｆｉｅｌｄ Ｏｐｔｉｃａｌ Ｍｉｃｒｏｓｃｏｐｅ：ＳＮＯＭ）、試料とプローブ間の静電力を利用した静電力顕微鏡（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：ＥＦＭ）などに利用される。
【０００４】
このようなＳＰＭ技術を利用して情報を高速、高密度に記録及び再生するためには、数十μm直径の小さな領域に存在する表面電荷を検出すべきであり、記録及び再生速度を向上させるためにカンチレバーをアレイ形態に製作せねばならない。
【０００５】
図１Ａ及び図１Ｂは、特許文献１に記載されたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）チャンネル構造が形成されたスキャニングプローブマイクロスコープのプローブに関する斜視図と部分拡大図である。
【０００６】
図１Ａを参照すれば、半導体基板２０がエッチングされて形成されたＭＯＳＦＥＴプローブ２２が基板２０から棒状に突出されており、ＭＯＳＦＥＴプローブ２２の一端に接続される半導体基板２０の一部分に電極パッド２０ａ、２０ｂが相互対向している。
【０００７】
図１Ｂを参照すれば、ＭＯＳＦＥＴプローブのＶ状のチップ１０の末端部の傾斜面にソース領域１１とドレイン領域１３とが形成されており、その間にチャンネル領域１２が形成されている。
【０００８】
このような構造を有するＭＯＳＦＥＴプローブ１０のＶ状のチップはカンチレバーの末端に位置するので、数十ｎｍの半径を有するアレイ形態を製造するのが容易でない。従来の技術では、このようなプローブを製造するためにカンチレバー上に垂直に位置するように酸化工程などの諸般工程を経て数十ｎｍサイズの半径を有するチップを製造する。しかし、数十ｎｍ高さのチップが形成された状態では写真エッチング工程の精密度が極めて落ちるので、短いチャンネル長を有するソース領域とドレイン領域とを形成するのが難しい。
【特許文献１】大韓民国特開第２００１−４５９８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図２Ａ及び図２Ｂは、従来のソースとドレイン電極１１、１３が形成されたＭＯＳＦＥＴチップを利用して情報を再生する方法を簡略に示した図面である。
【００１０】
図２Ａを参照すれば、従来のＭＯＳＦＥＴチップ１０はｐ型不純物がドープされたＶ字状のチップ１０の傾斜面にｎ型不純物がドープされたソース領域１１とドレイン領域１３とを具備し、記録媒体１５の表面を移動して表面電荷１７の極性によってチャンネル１２に流れる電流値を検出して表面電荷１７の極性及び密度を検出する。
【００１１】
図２Ｂは、従来のＭＯＳＦＥＴチップ１０の尖頭部を拡大して空乏領域１４が拡散されて行く過程を簡略に示している。図２Ｂを参照すれば、ＭＯＳＦＥＴチップ１０が記録媒体１５内の正の表面電荷１７の上方に位置する場合、ｐ型不純物がドープされているチャンネル領域１２の正孔が、正の表面電荷１７が発生させる電界によりソース領域１１とドレイン領域１３とが存在する位置まで少しずつ移動する。
【００１２】
正孔が移動しながら正孔が空乏される空乏領域１４はその範囲が拡散される。空乏領域のサイズが最大になる電界値以上の電界がＭＯＳＦＥＴチップ１０の末端（ｐｅａｋ）に加えられる場合、ＭＯＳＦＥＴチップ１０の末端に少数キャリアである電子のチャンネルが形成される。それよりさらに大きい電界がＭＯＳＦＥＴチップ１０の末端に印加されてソース領域１１とドレイン領域１３とに連結されるように電子を含むチャンネルが形成されれば、ソース領域１１とドレイン領域１３間に印加された電圧により電流がチャンネルを通じて流れる。
【００１３】
すなわち、従来のＭＯＳＦＥＴチップは表面電荷による電界がソース領域及びドレイン領域まで少数キャリアのチャンネルを形成させうるスレショルド電界値以上を有する場合にだけトランジスタとして動作するので、スレショルド電界値より小さな電界を発生させる表面電荷は検出できなくて、ＭＯＳＦＥＴチップ１０の駆動範囲が制限され、ＭＯＳＦＥＴチップ１０の感度が落ちる短所がある。
【課題を解決するための手段】
【００１４】
本発明が解決しようとする技術的課題は、前記従来技術の問題点を改善するためのものであって、電界に対する感度が優秀な抵抗性チップを有する半導体プローブと自己整列方法を利用してこの半導体プローブを製造する方法を提供することである。
【００１５】
また、ＭＯＳＦＥＴプローブが検出できるソースとドレイン領域間の最小電界値より低い電界を検出して記録媒体に情報を記録するか、再生する情報記録装置、情報再生装置及び、情報測定装置と、情報記録方法、情報再生方法及び情報測定方法を提供することである。
【００１６】
前記技術的課題を解決するために本発明は、第１不純物がドープされたチップと、前記チップが末端部に位置するカンチレバーと、を具備し、前記チップは、前記チップの尖頭部に位置し、前記第１不純物とは異なる第２不純物が低濃度でドープされて形成された抵抗領域と、前記抵抗領域と接触するように前記第２不純物が高濃度でドープされて形成される第１及び第２半導体電極領域と、を具備することを特徴とする半導体プローブを提供する。
【００１７】
前記技術的課題を解決するために、半導体プローブの製造方法を提供する。第１不純物をドープした基板の表面に前記第１不純物とは異なる第２不純物を低濃度ドープして抵抗層を形成する。次に、前記抵抗層の上面にマスク膜を所定形態に形成し、前記マスク膜によりマスクされた領域を除外した基板の領域に前記第２不純物を高濃度でドープして第１及び第２半導体電極領域を形成する。さらに、前記マスク膜と直交する方向に所定形態の感光剤を塗布した後、エッチング工程を行って前記マスク膜を所定形態に形成する。そして、基板をエッチングし、熱酸化工程を行って半導体プローブを形成する第４段階と、を含むことを特徴とする半導体プローブの製造方法を提供する。
【００１８】
前記抵抗層上のマスク膜はストライプ状であることが望ましい。
【００１９】
また、前記技術的課題を達成するために、本発明は底電極と、前記底電極上に積層された強誘電性膜及び、半導体プローブを具備した記録媒体に情報を記録する情報記録装置において、第１不純物がドープされたチップにおける尖頭部に前記第１不純物と異なる第２不純物がドープされて形成された抵抗領域及び、前記抵抗領域と接触するように前記第２不純物がドープされて形成された第１及び第２半導体電極領域を具備するチップと、前記チップが末端部に位置するカンチレバーと、を具備する半導体プローブを含み、前記第１及び第２半導体電極領域に電圧を印加して前記記録媒体の底電極と前記チップ間に電界を誘導することによって、前記強誘電性膜に誘電分極を形成して情報を記録する半導体プローブを利用した情報記録装置を提供する。
【００２０】
また、前記技術的課題を解決するために本発明は、強誘電性膜及び半導体プローブを具備した記録媒体に記録された情報を再生する情報再生装置において、第１不純物がドープされたチップにおける尖頭部に前記第１不純物と異なる第２不純物がドープされて形成された抵抗領域及び、前記抵抗領域と接触するように前記第２不純物がドープされて形成された第１及び第２半導体電極領域を具備するチップと、前記チップが末端部に位置するカンチレバーと、を具備する半導体プローブを含み、前記記録媒体で発生する電界により変化する前記抵抗領域の抵抗値の変化を検出して前記記録媒体に記録された情報を再生する半導体プローブを利用した情報再生装置を提供する。
【００２１】
また、前記技術的課題を解決するために本発明は、電界を放射する情報を含む試料に含まれる映像電荷を情報測定装置に提供する。第１不純物がドープされたチップにおける尖頭部に前記第１不純物と異なる第２不純物がドープされて形成された抵抗領域及び、前記抵抗領域と接触するように前記抵抗領域の周辺に前記第２不純物がドープされて形成された第１及び第２半導体電極領域を具備するチップと、前記チップが末端部に位置するカンチレバーと、を具備する半導体プローブを含み、前記試料で発生する電界により変化する前記抵抗領域の抵抗値の変化を検出して前記情報を測定する半導体プローブを利用した情報測定装置を提供する。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施例による半導体プローブ及びその製造方法を図面を参照して詳細に説明する。
【００２３】
図３は、本発明の実施例による半導体プローブの抵抗性チップを簡略に示した図面である。
【００２４】
図３を参照すれば、本発明の実施例による半導体プローブの抵抗性チップ５０は、第１不純物がドープされた本体部５８と、半導体プローブ５０の抵抗性チップの尖頭部に位置し、第２不純物が低濃度でドープされて形成された抵抗領域５６と、抵抗性チップ５０の抵抗領域５６の周辺傾斜面に位置して前記第２不純物が高濃度でドープされた第１及び第２半導体電極領域５２、５４を具備する。ここで、第１不純物がｐ型不純物である場合、第２不純物はｎ型不純物であり、第１不純物がｎ型不純物である場合、第２不純物はｐ型不純物である。
【００２５】
本発明の実施例による半導体プローブで、記録媒体５３の表面電荷５７の電荷量の差は発生する電界の強さの違いを誘発し、電界の強さの差は抵抗領域５６の抵抗値差を誘発する。この抵抗値の変化から表面電荷５７の極性及び密度が検出できる。
【００２６】
図４は、本発明の実施例による半導体プローブで空乏領域が拡張される原理を簡略に示した概念図である。
【００２７】
図２Ｂに示されたように、従来のＭＯＳＦＥＴチップ１０では、空乏領域１４が形成されてＭＯＳＦＥＴチップ１０の末端部に少数キャリアである電子のチャンネルが形成され、空乏領域１４が第１及び第２半導体電極領域１１、１３まで拡張される。そして、電子チャンネルが形成されてからソース領域及びドレイン領域１１、１３間に電流が流れ、その電流のサイズから表面電荷の極性が検出できる。しかし、図４に示された本発明の実施例による抵抗性チップ５０は空乏領域６８がソース及びドレイン電極領域５２、５４まで拡張されなくても抵抗領域５６の抵抗値の変化が発生して表面電荷５７の極性及び電荷の総量が検出できる。本発明の実施例による半導体プローブは、従来のＭＯＳＦＥＴ１０チップに比べて表面電荷を感知できるスレショルド電界値が低くなって抵抗性チップ５０の感度がより優秀である。
【００２８】
図４を参照すれば、抵抗領域５６の内部に形成される空乏領域６８が表面電荷５７が発生させる電界により漸次第１及び第２半導体電極領域５２、５４の方に拡張されていることが見られる。
【００２９】
抵抗領域５６の抵抗値Ｒは、数式（１）のような関係式を満足するので、抵抗領域６８の面積Ａに反比例する。したがって、図４に示されたように空乏領域６８の面積が広くなれば、抵抗領域５６の抵抗値Ｒは大きくなる。抵抗値Ｒの変化は本発明の実施例による抵抗性プローブチップ５０に流れる電流の変化をもたらすので、電流の変化から記録媒体５３の表面電荷５７を検出できる。数式（１）でρは抵抗領域５６の抵抗率、ｌは第１及び第２半導体電極領域間のギャップの長さ（ｍ）、Ａは抵抗領域５６の面積（ｍ２）である。
【００３０】
【数１】
2005524925.tif 000003
図５Ａないし図５Ｉは、本発明の実施例による半導体プローブの製造方法を示した工程図である。
【００３１】
本発明の実施例による半導体プローブの製造方法は大きく、抵抗領域形成段階、半導体電極領域形成段階、マスク膜を方形に形成する段階及び、半導体プローブ形成段階に分れる。
【００３２】
第１段階で、抵抗領域３１ａを形成するために、図５Ａに示されたように第１不純物でドープされたシリコン基板３１またはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の表面に第２不純物を低濃度ドープして抵抗領域３１ａを形成する。
【００３３】
第２段階で、半導体電極領域３２、３４を形成するために、図５Ｂに示されたように、シリコン基板３１の抵抗領域３１ａ上にシリコン酸化膜またはシリコン窒化膜などのマスク膜３３ａを形成する。感光剤３５ｂをそのマスク膜３３ａ上面に塗布した後、ストライプ状のマスク３８ａをその上部に配置させ、露光、現像及びエッチング工程を実行する。
【００３４】
前述の写真エッチング工程を通じて、図５Ｃに示されたように、ストライプ状のマスク膜３３ｂを基板３１の上部に形成する。マスク膜３３ｂを除外した領域を第２不純物で高濃度でドープして第１及び第２半導体電極領域３２、３４を形成する。
【００３５】
図５Ｃに示されたイオン注入工程で、第１及び第２半導体電極領域３２、３４は抵抗領域３１ｂより比抵抗値を非常に低く形成しうる。
【００３６】
第１及び第２半導体電極領域３２、３４間の抵抗領域３１ｂの幅をマスク膜３３ｂの幅より縮めるためにイオン注入工程後、別途の熱処理工程を行ってイオンを拡散させることによって高濃度領域を拡張させる。
【００３７】
本発明の実施例による半導体プローブ製造方法では、抵抗性チップ３０製作前に第１及び第２半導体電極領域３２、３４を形成するイオン注入工程を行って、微細な写真エッチング工程を実行でき、抵抗領域３１ｂの幅を容易に減少させうる。
【００３８】
第３段階で、マスク膜３３ｃを方形に形成するために、図５Ｄ及び図５Ｅに示された写真エッチング工程とドライエッチング工程とを行なう。
【００３９】
まず、図５Ｄに示されたように、写真エッチング工程を行う。
【００４０】
基板３１の上面にマスク膜３３ｃを覆うように感光剤３５ｃを塗布した後、その上部にマスク膜３３ｃと直交するようにストライプ状のフォトマスク３８ｃを配置させる。その後、露光、現像及びエッチング工程を実施すれば、フォトマスク３８ｃの形態と同じ形態の感光剤３５ｃ層が形成される。
【００４１】
次の図５Ｅに示されたように、ストライプ状の感光剤層３５ｄにより覆われたマスク膜３５ｄをドライエッチングして図５Ｆに示されたように、マスク膜３３ｅの形態を方形に形成する。
【００４２】
最後に、プローブを形成するために、方形のマスク膜３３ｆをマスクとして図５Ｇに示されたように基板３１をウェットまたはドライエッチングする。そして、図５Ｈに示されたように抵抗性チップ３０の傾斜面に第１及び第２半導体電極領域３２、３４を位置させ、抵抗領域３１ｇを抵抗性チップ３０の尖頭部に整列させる。
【００４３】
図５Ｉは、前述の諸般工程を実施して完成された本発明の実施例によるプローブを示す。
【００４４】
図面を参照すれば、シリコン基板３１の上部に絶縁層３７が積層されており、絶縁層３７の上面には電極３９が形成されている。基板３１の表面のシリコン層からカンチレバー４１が延びており、カンチレバー４１の表面に垂直な方向に抵抗性チップ３０が形成されている。抵抗性チップ３０の傾斜面には第２不純物が高濃度ドープされた第１及び第２半導体電極領域３２、３４が、抵抗性チップ３０の尖頭部には第２不純物が低濃度ドープされた抵抗領域３１ｇが位置している。半導体電極領域３２、３４はカンチレバー４１を通じて電極３９と連結される。
【００４５】
図６は、図５Ｉの円Ｂを拡大した拡大図であって、本発明の実施例による半導体プローブの抵抗性チップ３０部分を詳細に示している。図６を参照すれば、円錐状の抵抗性チップ３０の尖頭部に抵抗領域３１ｇが位置しており、抵抗領域３１ｇに接触する第１電極領域３２と第２電極領域３４とが所定間隔離隔されて位置している。第１電極領域３２と第２電極領域３４とはそれぞれ抵抗性チップ３０の左半面と右半面とに配置されており、カンチレバー４１の表面まで延びている。
【００４６】
図７は、図５に示された本発明の実施例による半導体プローブを採用する情報記録及び／または再生装置の一具現例を簡略に示した構成図である。
【００４７】
図７を参照すれば、記録媒体１０３が載置されたステージ１０１が最下部に位置する。記録媒体１０３の上部には半導体プローブ１０７が複数整列された半導体プローブアレイ１０５が配置される。半導体プローブアレイ１０５の上部には、外部情報を半導体プローブ１０７が記録できる信号に変換されるか、半導体プローブ１０７が再生した信号を情報に変換して外部に伝達する第１信号処理モジュール１１３と、第１信号処理モジュール１１３により変換された信号を半導体プローブアレイ１０５に伝達するか、半導体プローブアレイ１０５で発生する信号を第１信号処理モジュール１１３に伝達する第２信号処理モジュール１１１が配列される。ステージ１０１は記録媒体１０３を駆動して記録媒体１０３を所望の半導体プローブ１０７に移動させる。
【００４８】
本発明の実施例による半導体プローブを利用した情報測定装置を構成することもできる。本発明の実施例による情報測定装置は、半導体プローブを含む。半導体プローブは、チップと、カンチレバーとを含む。情報測定装置は、第１不純物がドープされたチップにおける尖頭部に前記第１不純物と異なる第２不純物がドープされて形成された抵抗領域及び、前記抵抗領域と接触するように前記第２不純物がドープされて形成された第１及び第２半導体電極領域を具備するチップと、前記チップが末端部に位置するカンチレバーと、を具備する半導体プローブを含む。半導体プローブは、前記試料で発生する電界により変化する前記抵抗領域の抵抗値の変化を検出して前記情報を測定する。このような原理は本発明の実施例による情報記録及び／または再生装置を用いて情報を再生する原理と類似している。
【００４９】
以下、本発明の実施例による情報記録及び／または再生装置を利用した情報記録及び再生方法に対して図８Ａ、８ｂ及び９を参照して詳細に説明する。
【００５０】
図８Ａは、ｐ型不純物ドーピングを通じて抵抗領域が形成されたプローブを利用して正の表面電荷を検出する情報再生方法を示し、図８Ｂは、ｎ型不純物ドーピングを通じて抵抗領域が形成されたプローブを利用して負の表面電荷を検出する情報再生方法を示している。
【００５１】
図８Ａを参照すれば、第１及び第２半導体電極領域５２、５４にｐ型不純物が高濃度ドープされ、抵抗領域５６にｐ型不純物が低濃度ドープされている。抵抗性チップ５０が位置する記録媒体５３の一部分が正の表面電荷５７を有する。表面電荷５７から発生する電界により抵抗領域５６に空乏領域（図示せず）が形成される。
【００５２】
空乏領域は不導体領域として機能するので、結果的に抵抗領域５６の面積が縮まって抵抗値は大きくなる。この抵抗値の変化を通じて抵抗性チップ５０は正の表面電荷を検出できる。負の表面電荷の上部に抵抗性チップ５０を位置させる場合、空乏領域が形成されなくて抵抗値の変化がほとんどないか、少なくなって表面電荷の極性が区別できる。負の電荷を情報０と、正の電荷を情報１と定義でき、またはその逆も可能である。
【００５３】
図８Ｂを参照すれば、第１及び第２半導体電極領域５２、５４にｎ型不純物を高濃度ドーピングし、抵抗領域５６にｎ型不純物が低濃度ドープされている。抵抗性チップ５０が位置する記録媒体５３の一部分が負の表面電荷５７を有する。よって、表面電荷５７から発生する電界により抵抗領域に空乏領域（図示せず）が形成される。本発明の実施例による抵抗性チップ５０を利用して抵抗性領域の面積が減少により抵抗値が変わることによって、負の表面電荷を検出する原理は図６Ａで前述した通りである。
【００５４】
表面電荷５７が正である場合、空乏領域の拡散は起きず、抵抗値の変化がほとんどないか、少なくなって抵抗値の変化から表面電荷５７の極性が区別できる。
【００５５】
図９は、本発明の実施例による半導体プローブを利用して記録媒体５３に情報を記録する方法を示した図面である。
【００５６】
図９を参照すれば、記録媒体５３に情報を記録するために、抵抗性チップ５０の第１及び第２半導体電極領域５２、５４と本体部５８とに同一電圧を印加し、記録媒体５３を支持する底電極５５を接地する。これにより、抵抗性チップ５０の尖頭部と記録媒体５３を支持する底電極５５間に電界を形成させる。ここで、第１及び第２半導体電極領域５２、５４にだけ同一電圧を印加しても抵抗性チップ５０と底電極５５間に電界を形成して記録媒体５３に情報が記録できる。
【００５７】
電界が形成されれば、記録媒体５３に具備されている強誘電体の誘電分極が発生して表面電荷５７が形成されるか、既存に形成されていた表面電荷５７の極性を変えられる。負の電荷を情報０と、正の電荷を情報１と定義して記録でき、その逆も可能である。
【００５８】
図１０は、本発明の実施例による半導体プローブの抵抗性チップのＳＥＭ写真である。カンチレバー末端部に垂直にチップが形成されているのが見られる。ここで、参照符号Ｃは抵抗領域３１ｇが位置する部分を示し、参照符号３２及び３４はそれぞれ第１及び第２半導体電極領域を示している。
【００５９】
図１１は、本発明の実施例による半導体プローブを利用してＰＺＴ膜に記録された強誘電体分極情報を半導体プローブの抵抗値変化に示したイメージであり、図１２は、ＴＧＳ（Ｔｒｉｇｌｙｃｉｎｅ Ｓｕｌｆａｔｅ）膜の強誘電性体分極を検出したイメージである。実験のために記録電圧は１５Ｖと、再生電圧は４Ｖと設定し、スキャン率は２Ｈｚとした。図１１及び図１２で、白く現れる部分は極性化された領域（磁区：ｄｏｍａｉｎ  ｐｏｌａｒｉｚｅｄ）が底から上方に磁化された場合を示し、黒く現れる部分は磁区が上方から底に磁化された場合を示す。半導体プローブを利用した本発明の実施例による情報測定装置は前述の原理を利用して試料内の電荷が発生させる電界を検出してイメージ化した装置である。
【００６０】
一般的にＴＧＳ媒体に形成された強誘電体分極の表面電荷密度は数μＣ／ｃｍ２程度であり、ＰＺＴ媒体に形成された強誘電体分極の表面電荷密度は数十μＣ／ｃｍ２程度であることが知られている。
【００６１】
本発明の実施例による半導体プローブを利用すれば、数μＣ／ｃｍ２程度の小さな電荷密度を有する情報を記録、もしくは再生できる。また本発明の実施例による半導体プローブは、既存のＥＦＭ測定技術とは異なり、信号変調技術を使用しないので、高速で信号が検出できる。
【００６２】
本発明の実施例による半導体プローブの製造方法は、半導体電極領域間に存在する抵抗性チップの中央に抵抗領域を形成する自己整列方法を利用して、プローブのカンチレバーの末端部に垂直に形成される抵抗性チップにおいて抵抗領域形成することができる。結果として、記録媒体上に狭い領域に存在する少量の表面電荷が感知できる走査プローブ技術を利用した（ＳＰＭ−ｂａｓｅｄ）ナノ素子を製作するのに容易である。
また、このように製作された半導体プローブを、走査プローブ技術を応用した大容量、超小型情報記録及び／または再生装置、情報測定装置に利用する場合、記録媒体の狭い領域に存在する電荷を検出、形成して情報を記録、再生または測定できる装置として利用できる。
【００６３】
前記の説明で多くの事項が具体的に記載されているが、それらは発明の範囲を限定するものであるより、望ましい実施例の例示として解釈されねばならない。
【００６４】
例えば、当業者であれば、本発明の技術的思想により多様な形態のプローブを利用して情報を記録及び再生できる装置が製造できる。それにより、本発明の範囲は説明された実施例によって定めらるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。
【産業上の利用可能性】
【００６５】
本発明による半導体プローブ及びその製造方法の長所は、カンチレバーに垂直に製作される抵抗性チップに半導体抵抗領域を形成して小さな表面電荷が感知できて感度が優秀であり、ナノセンサーなどに利用可能である。
【００６６】
また、本発明の実施例による情報保存装置及びそれを利用した情報記録及び再生方法の長所は、抵抗領域の抵抗値変化から情報が検出できるので、小さな駆動電圧で高密度の情報を記録及び再生可能である。
【図面の簡単な説明】
【００６７】
【図１Ａ】特許文献１に開示されたＳＰＭのプローブを示した図面。
【図１Ｂ】図１ＡのＡを拡大した拡大図。
【図２Ａ】ＭＯＳＦＥＴチップを利用して記録媒体の表面電荷を検出する方法を簡略に示した概念図。
【図２Ｂ】ＭＯＳＦＥＴチップで空乏領域が拡張される原理を簡略に示した図面。
【図３】本発明の実施例による半導体プローブを簡略に示した図面。
【図４】本発明の実施例による半導体プローブで空乏領域が拡張される原理を簡略に示した概念図。
【図５Ａ】本発明の実施例による半導体プローブの製造方法を示した工程図（１）。
【図５Ｂ】本発明の実施例による半導体プローブの製造方法を示した工程図（２）。
【図５Ｃ】本発明の実施例による半導体プローブの製造方法を示した工程図（３）。
【図５Ｄ】本発明の実施例による半導体プローブの製造方法を示した工程図（４）。
【図５Ｅ】本発明の実施例による半導体プローブの製造方法を示した工程図（５）。
【図５Ｆ】本発明の実施例による半導体プローブの製造方法を示した工程図（６）。
【図５Ｇ】本発明の実施例による半導体プローブの製造方法を示した工程図（７）。
【図５Ｈ】本発明の実施例による半導体プローブの製造方法を示した工程図（８）。
【図５Ｉ】本発明の実施例による半導体プローブの製造方法を示した工程図（９）。
【図６】図５Ｉの円Ｂの拡大図。
【図７】本発明の実施例による半導体プローブを具備する情報保存装置を簡略に示した構成図。
【図８Ａ】本発明の実施例によるプローブの製造方法により製造されたプローブを利用して情報を再生する方法を簡略に示した断面図（１）。
【図８Ｂ】本発明の実施例によるプローブの製造方法により製造されたプローブを利用して情報を再生する方法を簡略に示した断面図（２）。
【図９】本発明の実施例によるプローブの製造方法により製造されたプローブを利用して情報を記録する方法を簡略に示した断面図。
【図１０】本発明の実施例によるプローブのチップのＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真。
【図１１】本発明の実施例によるプローブを利用してＰＺＴ（Ｐｂ（ＺｎｘＴｉ１−Ｘｘ）Ｏ３）膜の誘電分極を検出したイメージ。
【図１２】本発明の実施例によるプローブを利用してＴＧＳ膜の誘電分極を検出したイメージ。
2005524925.tif 000004
2005524925.tif 000005
【図３】
2005524925.tif 000006
【図４】
2005524925.tif 000007
2005524925.tif 000008
2005524925.tif 000009
2005524925.tif 000010
2005524925.tif 000011
2005524925.tif 000012
【図６】
2005524925.tif 000013
【図７】
2005524925.tif 000014
2005524925.tif 000015
【図９】
2005524925.tif 000016
【図１０】
2005524925.tif 000017
【図１１】
2005524925.tif 000018
【図１２】
2005524925.tif 000019
【国際調査報告】
2005524925.tif 000020