(57)【要約】  本発明は：前面電極アレイ（１８）と背面電極アレイ（１１）；各々のセルに対して、本発明に従って且つ並列にシャント素子ＥＳ．ＥＬとＡにおいて前面電極アレイの１つの電極に接続されるエレクトロルミネッセンス素子ＥＥＬを構成するエレクトロルミネッセンス層（１６）；各々のセルに対して、背面電極アレイ（１１）の１つの電極に接続された光導電素子ＥＰＣを構成する光導電層（１２）；エレクトロルミネッセンス素子（ＥＥＬ）と光導電素子（ＥＰＣ）との間を光学的に結合するための手段；から構成される表示パネルに関する。本発明に従ったシャントにより、メモリ効果を実質的に改善する。
2005513553.tif 000002
【特許請求の範囲】
【請求項１】
画像表示パネルの前面の方に光を発光することが可能であるメモリ効果を有するエレクトロルミネッセンスセル（１）のマトリクスから構成される前記画像表示パネルであって：
各々の前記セルにおいて前面電極アレイの電極は背面電極アレイの電極と交差する、前面電極アレイ（１８）及び背面電極アレイ（１１）；
各々のセル（１）に対して、少なくとも１つのエレクトロルミネッセンス素子（ＥＥＬ）を構成する少なくとも１つのエレクトロルミネッセンス層（１６）；
各々のセル（１）に対して、光導電素子（ＥＰＣ）を構成する、前記メモリ効果を得るために光導電層（１２）；
から構成され、
少なくとも１つのエレクトロルミネッセンス素子（ＥＥＬ）と各々のセルの光導電素子（ＥＰＣ）は直列に電気的に接続され、前記直列の２つの最外端子は接続され、それら２つの最外端子の１つの場合には前記前面電極アレイ（１８）の電極に、他の最外端子の場合には前記背面電極アレイ（１１）の電極に接続され；  
パネルの少なくとも１つのエレクトロルミネッセンス層（１６）と前記光導電層（１２）との間を、各々のセルにおいて光学的に結合するための手段；
から更に構成され、
画像表示パネルは、各々のセル（１）に対して、前記セルの少なくとも１つのエレクトロルミネッセンス素子（ＥＥＬ）と並列に位置付けられたシャント素子（ＥＳ．ＥＬ）（２１）と、照射に依存しない抵抗とから構成される；
ことを特徴とする画像表示パネル。
【請求項２】
請求項１に記載の画像表示パネルであって、各々のセルに対して、該セルの少なくとも１つのエレクトロルミネッセンス素子（ＥＥＬ）のシャント素子（ＥＳ．ＥＬ）の抵抗（ＲＳ．ＥＬ）は、オン状態においてエレクトロルミネッセンス素子（ＥＥＬ）が有する抵抗（ＲＯＮ＋ＥＬ）より大きい、ことを特徴とする画像表示パネル。
【請求項３】
請求項１または２に記載の画像表示パネルであって、少なくとも１つのエレクトロルミネッセンス層（１６）は有機物である、ことを特徴とする画像表示パネル。
【請求項４】
請求項１乃至３のいずれか一項に記載の画像表示パネルであって、各々のセルに対して、該セルの少なくとも１つのエレクトロルミネッセンス素子（ＥＥＬ）のシャント素子（ＥＳ．ＥＬ）の抵抗（ＲＳ．ＥＬ）は、セルが励起状態にないとき、対応する光導電素子（ＥＰＣ）の抵抗（ＲＯＦＦ＋ＰＣ）に等しいか又はそれより小さく、セルがオフのとき、対応するエレクトロルミネッセンス素子（ＥＥＬ）の抵抗（ＲＯＦＦ＋ＥＬ）に等しいか又はそれより小さい、ことを特徴とする画像表示パネル。
【請求項５】
請求項４に記載の画像表示パネルであって、前記セルの少なくとも１つのエレクトロルミネッセンス素子（ＥＥＬ）のシャント素子（ＥＳ．ＥＬ）の抵抗（ＲＳ．ＥＬ）は、セルが励起状態にないとき、厳密には対応する光導電素子（ＥＰＣ）の抵抗（ＲＯＦＦ−ＰＣ）より小さい、ことを特徴とする画像表示パネル。
【請求項６】
請求項５に記載の画像表示パネルであって、前記セルの少なくとも１つのエレクトロルミネッセンス素子（ＥＥＬ）のシャント素子（ＥＳ．ＥＬ）の抵抗（ＲＳ．ＥＬ）は、セルが励起状態にないとき、厳密には対応する光導電素子（ＥＰＣ）の抵抗（ＲＯＦＦ−ＰＣ）の半分に等しいか又はそれより小さい、ことを特徴とする画像表示パネル。
【請求項７】
請求項１乃至６のいずれか一項に記載の画像表示パネルであって、前記画像表示パネルは、各々のセル（１）に対して、前記セルの光導電素子（ＥＰＣ）と並列に位置付けされた
シャント素子（ＥＳ．ＰＣ）（２２）をまた含む、ことを特徴とする画像表示パネル。
【請求項８】
請求項７に記載の画像表示パネルであって、各々のセルに対して、該セルの光導電素子（ＥＰＣ）のシャント素子（ＥＳ．ＰＣ）の抵抗（ＲＳ．ＰＣ）は：
セルが励起状態にないとき、光導電素子（ＥＰＣ）の抵抗（ＲＯＦＦ＋ＰＣ）に等しいか又はそれより小さく；並びに
同じ該セルの少なくとも１つのエレクトロルミネッセンス素子（ＥＥＬ）のシャント素子（ＥＳ．ＥＬ）の抵抗（ＲＳ．ＥＬ）に等しいか又はそれより大きい；
ことを特徴とする画像表示パネル。
【請求項９】
請求項８に記載の画像表示パネルであって、各々のセルに対して、ＲＳ．ＰＣ／ＲＳ．ＥＬ≧２である、ことを特徴とする画像表示パネル。
【請求項１０】
請求項９に記載の画像表示パネルであって、各々のセルに対して、ＲＳ．ＰＣ／ＲＳ．ＥＬ≧３である、ことを特徴とする画像表示パネル。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の画像表示パネルであって、各々のセルにおいて、対応するエレクトロルミネッセンス素子及び光導電素子が電気的に直列に接続されるように少なくとも１つのエレクトロルミネッセンス層及び光導電層との間の各々の界面における導電素子を含み、種々のセルの前記導電素子は互いに電気的に絶縁されている、ことを特徴とする画像表示パネル。
【請求項１２】
請求項１乃至１１のいずれか一項に記載の画像表示パネルであって、画像を表示するためにセルを駆動するための手段を含む手段であって、パネルのセルの各々の行に対して連続的に、該行においてオンにされるべきセルをオンにすることを意図された選択アドレス位相が、前のアドレス位相の間に、置かれたか又はそのままにされた状態で該行のセルを維持するようにデザインされた非選択サステイン位相により後継される手法を実行するようにデザインされている、ことを特徴とする画像表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネッセンスセルのマトリクスから構成される画像表示パネルに関し、図１を参照するに、
−  前記パネルの前面の方に光を発光する（発光の矢印１９）ことができるエレクトロルミネッセンス層１６；
−  エレクトロルミネッセンス層１６の前の透明な前面電極層１８；
−  前面電極層１８の後の光導電層１２であって、それ自身、不透明な背面電極層１１とエレクトロルミネッセンス層１６と接している中間電極層１４との間に挿入されている、光導電層１２；並びに
−  前記エレクトロルミネッセンス層１６と前記光導電層１２との間を光結合するために手段であって、例えば、特定の結合層１３（図１に示す）または中間電極層１４内に形成されることが可能である、手段；
を有する、画像表示パネルに関する。
【０００２】
この種のパネルはまた、上記の層の組み合わせを支持するために、パネルの前面又は背面に基板を含む。一般に、この基板はガラスプレートまたは高分子材料より成るシートである。
【０００３】
光導電層１２は、下で説明するメモリ効果を有するパネルのセルを提供するためにデザインされている。
【０００４】
前面電極層１８、背面電極層１１及び中間電極層１４より成る電極は、互いに独立して、パネルのセルの発光を制御し且つ維持すること自体公知の方法でデザインされている。この目的のために、前面電極層１８の電極は、例えば、行Ｙに配列され、背面電極層１１は、それ故、列Ｘに配列され、これら列は、一般に、行に対して直交している。これら電極はまた、逆の構成を有することが可能であり、即ち、前面電極を列とし背面電極を行とすることが可能である。パネルのセルは、行電極Ｙと列電極Ｘとの交点に位置付けられ、それらセルは、それ故、マトリクス状に配列している。
【０００５】
光のスポットの列に区分されるそのようなパネルにおいて画像を表示するために、前記画像の光スポットに対応する、パネルのセルの中を通って流れる電流を生成するように、種々の層の電極が提供されている。Ｘ電極とＹ電極との間で流れる電流は、これらの電極の交点に位置付けられるセルを提供するために、この交点に位置付けられるエレクトロルミネッセンス層１６を流れる。それ故、この電流により励起されるセルは、パネルの前面の方に光１９を発光する。パネルにおける全ての励起されたセルにより発光された光は画像を形成し表示される。
【０００６】
参照文献、米国特許第４，０３５，７７４号明細書（ＩＢＭ）、米国特許第４，８０８，８８０号明細書（ＣＥＮＴ）及び米国特許第６，１８８，１７５Ｂ１号明細書（ＣＤＴ）は上記のような種類のパネルについて開示している。
【０００７】
エレクトロルミネッセンス層１６は、それが有機材料である場合、３つのサブ層、即ち、ホール輸送サブ層１６２と電子輸送サブ層１６１との間のエレクトロルミネッセンス中央サブ層１６０から構成される。
【０００８】
ホール輸送サブ層１６２に接する前面電極層１８の電極は、それ故、陽極としての機能を果たす。前面電極層１８は、エレクトロルミネッセンス層１６により発光される光がパネルの前面の方に通過するように、少なくとも部分的に透明である必要がある。前面電極層１８の電極は、一般に、それ自体透明であり、混合ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）またはポリエチレンジオキシチオフェン（ＰＤＯＴ）のような導電性高分子材料から成る。
【０００９】
中間電極層１４は、エレクトロルミネッセンス層１６と光導電層１２との間に適切に光結合するように十分透明である必要があり、この光結合は、下で説明するメモリ効果を特に得るため及びパネルの機能のために必要である。
【００１０】
上記の参照文献はまた、上記の内容に反して、一方で、中間電極層１４及びサブ層１６１の電極は、それぞれ、エレクトロルミネッセンスサブ層１６０におけるホールの注入及び輸送のための機能を果たし、他方、前面電極層１８の電極及びサブ層１６２は、それぞれ、エレクトロルミネッセンスサブ層１６０における電極の注入及び輸送のための機能を果たす、構成を開示している。
【００１１】
他の実施形態に従って、前面電極層１８自体は、ホール注入（陽極の場合）または電子注入（陰極の場合）を改善することを意図する有機エレクトロルミネッセンス層１６を接続するためのサブ層を含む、幾つかのサブ層から構成されることが可能である。
【００１２】
光導電層１６は、例えば、アモルファスシリコン又は硫化カドミウムから成ることが可能である。
【００１３】
この種の表示パネルにおいては、光導電層１２の役割は、“メモリ効果”をもつパネルのセルを提供することである。図２を参照するに、パネルの各々のセルは、直列の２つの素子であって：
−  エレクトロルミネッセンス層領域１６を取り囲むエレクトロルミネッセンス素子ＥＥＬ；並びに
−  この同じエレクトロルミネッセンス層領域１６の方を向いている光導電層領域１２を取り囲む光導電素子ＥＰＣ；
により表されることが可能である。
【００１４】
図２に示すように、得られるメモリ効果はループ動作を頼りとしている。セルのエレクトロルミネッセンス素子ＥＥＬが光１９を発光する限り、その光１９の一部１９´は  光結合によりこの同じセルの光導電素子ＥＰＣに達し、この素子ＥＰＣにより形成されるスイッチは閉じており、このスイッチが閉じている限り、エレクトロルミネッセンス素子ＥＥＬは、前面電極層１８の１つの電極と背面電極層１１の１つの電極に接する端子Ｂとの間に電流を供給される。エレクトロルミネッセンス素子ＥＥＬは、それ故、光１９を発光し、その光の一部１９´は光導電素子ＥＰＣを励起する。
【００１５】
このループ動作は、それ故、エレクトロルミネッセンス層１６と光導電層１２との間の適切な光結合に頼っている。表示パネルが特定の光結合層を有する場合、例えば、この光結合層は、各々のエレクトロルミネッセンス素子ＥＥＬの方を向いて位置付けられた適切な透明な開口を開けられた不透明は誘電体層とすることが可能である。特定な光結合層が存在しない場合、結合手段として、中間電極層１４において形成された透明開口を用いることがまた、可能である。当業者に周知である他の光結合手段が考えられるが、ここでは、それらについての詳細説明はしないこととする。
【００１６】
この想定されたメモリ効果は、画像を表示するようにパネルの画素及びサブ画素を制御することをより容易にするために意図され、特に、パネルの各々の行に対して連続的に行をオンにするためにセルをオンにするようにデザインされたアドレス位相は、前のアドレス位相の間に置かれた又はそのままにされた状態に、この行のセルを保つためにデザインされたサステイン位相が後に続く。
【００１７】
実際には、パネルの各々の行は、好ましいオン又はオフの状態に走査される行の各々のセルを移行されるように、連続して走査される。所定の行が走査された後、この行の全てのセルは、走査の間に又は他の行がアドレスされている間に、この行においてオンにされたセルのみが光を発光するように、同じ様式に維持され又は供せられる。このようにして、ある行がサステイン位相にある間に、他の行のためにアドレス位相が実行されることは好ましい。
【００１８】
実際には、サステイン位相の持続時間は、パネルのセルの輝度を調節することであって、特に、画像を表示するために必要とされる階調を生成すること、を可能にする。
【００１９】
一般に、パネルのセルを駆動するためのそのような方法の実施は：
−  アドレス位相の間に、オンにされたセルの端子Ａ、Ｂのみに対してイグニッション電圧を加える段階；
−  サステイン位相の間に、オン状態を維持するために予めオンにされたセルに対して電圧が十分大きい必要がある全てのセルの端子Ａ、Ｂにサステイン電圧ＶＳを加える段階；
を有する。
【００２０】
従って、アドレス位相は選択的位相であって、サステイン位相は選択的でないのとは対照的であり、それ故、全てのセルに同じ電圧を加えることを可能にして、パネルが駆動される方法を著しく簡単化する。
【００２１】
参照文献、“Ｅｒａｓａｂｌｅ  ｍｅｍｏｒｙ  ｓｔｏｒａｇｅ  ｄｉｓｐｌａｙ”と題されたＩＢＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｓｃｌｏｓｕｒｅ  Ｂｕｌｌｅｔｉｎ，Ｖｏｌ．２４，Ｎｏ．５，ｐｐ  ２３０７−２３１０は、表示パネルであって、各々のセルが：
−  上記の種類の表示パネルにおけるように直列に接続された有機エレクトロルミネッセンス素子Ｚｅｌ及び光導電素子ＬＰＣ；並びに
−  更に、前記エレクトロルミネッセンス素子に並列に接続された、上記文献における光導電消去素子、即ち、基準ＥＰＣ；
を有する、表示パネルについて説明している。
【００２２】
エレクトロルミネッセンス素子を用いるパネルにおける光導電消去素子は、消去照射により光導電消去素子が励起されるときの低い値Ｒ−ＯＮと、光導電消去素子が照射されないときの低い値Ｒ−ＯＦＦとの間で変化する抵抗を有する。上記参照文献に従って、この光導電消去素子は、サステイン位相にあって且つオンであった対応するセルをオフにするために機能する。それ故、パネルを駆動するための手法はセルを消去するための位相を含み、その位相の間に、それらのセルは消去照射により照射される。
【００２３】
一般に、サステイン位相を終了させる消去位相の間に、消去されるべきオン状態にある各々のセル及び励起される光導電消去素子においては、前記セルは特にオフにされるべきであるため、尚もオン状態にあるセルを流れる電流の強度が実質的に光導電消去素子を通って流れて、エレクトロルミネッセンス素子ＥＥＬを通って流れないように、抵抗Ｒ−ＯＮは、オン状態においてエレクトロルミネッセンス素子ＥＥＬが有する抵抗ＲＯＮ−ＥＬより小さい。
【００２４】
消去位相の範囲の外においては、光導電消去素子は抵抗Ｒ−ＯＦＦを有し、パネルのエレクトロルミネッセンス素子ＥＥＬは、オフ状態において、抵抗ＲＯＦＦ−ＥＬを有するか又は、オン状態において、抵抗ＲＯＮ−ＥＬを有する。ＲＯＦＦ−ＥＬの値と比較されるＲ−ＯＦＦの値について上記文献には記載はなく、それ故、当業者は、オフ状態にあるエレクトロルミネッセンス素子に関連して非励起状態において光導電消去素子が有するか又は有しない、効果的で有効なシャント機能に関する教示を得ることができない。
【００２５】
従って、上記文献は、エレクトロルミネッセンス素子を消去するために、オン状態のエレクトロルミネッセンス素子を効果的にシャントすることを可能にする記載された手段には制約があり、本発明は、下で理解されるであろうように、全く異なる目的に対して、オフ状態にあるエレクトロルミネッセンス素子をシャントする手段を提供する。
【００２６】
このようなタイプの駆動手法が、前記のようなメモリ効果を有するエレクトロルミネセンスパネルに適用されるときであって、その場合に、各々のエレクトロルミネッセンス素子ＥＥＬに特有の中間電極層１４の領域は他の領域から電気的に絶縁され、それ故、エレクトロルミネッセンス素子ＥＥＬと光導電素子ＥＰＣとの共通ポイントＣの電位はフローティングである。
【００２７】
又、図２を参照するに、表示パネルは、エレクトロルミネッセンス素子ＥＥＬの端子に対応するポイントＡに接続される前面層１８の行電極Ｙｎ、Ｙｎ＋１により、そして、光導電素子ＥＰＣの端子の対応するポイントＢに接続される背面層１１の列電極Ｘｐ、Ｘｐ＋１により供給され且つ光を発光することができるセルＣｎ，ｐの集合を生成する。
【００２８】
図３は、このような従来の駆動モードに従って：
−  セルＣｎ，ｐについて、ｔ＞ｔ１に対してオンに留まる、該セルのイグニッションを伴う時間ｔ１における該行に対するアドレスシーケンス；並びに
−  次の行Ｃｎ＋１，ｐのセルついて、ｔ＞ｔ２に対してオフに留まる、該セルのイグニッションを伴わない時間ｔ２における行に対するアドレスシーケンス；
を例示している。
【００２９】
この３つのタイミング図Ｙｎ、Ｙｎ＋１、Ｘｐは、これらのシーケンスを得るために、行電極Ｙｎ、Ｙｎ＋１及び列電極Ｘｐに印加される電圧を示している。
【００３０】
図３の下部には、セルＣｎ，ｐ、Ｃｎ＋１，ｐの端子Ａ、Ｂ（図２）における電位と、これらセルのオン又はオフの状態を示している。
【００３１】
それ故、図２に示すように、セルの端子Ａ、Ｂに：
−  オン状態にスイッチングするセルのために、オフ状態にあるセルに電位Ｖａを加え；
−  オン状態に留まるセルのために、オン状態にあるセルに電位ＶＳ又は（ＶＳ−Ｖｏｆｆ）を加え；並びに
−  オフ状態に留めるセルのために、オフ状態にあるセルに電位（Ｖａ−Ｖｏｆｆ）又はＶＳを加えるとき、図３の下部に示したオンまたはオフの状態を得ることが必要である。
【００３２】
これらの種々の電位値は：
−  ダイオードがオフである電圧より小さく及びダイオードがオンである電圧より大きい、セル（図２）の発光ダイオードＥＥＬの端子Ａ、Ｃ間の、閾値電圧Ｖｓ．ＥＬであって、そのようなダイオードＥＥＬの代表的な特性は図５に示されている、閾値電圧Ｖｓ．ＥＬ；並びに
−  オフ状態のセルがイグニッションされてオン状態に移行する電圧より大きい、セルの端子Ａ、Ｂ間の、電圧ＶＴ；
に関連してそれらの電位値を設定することにより、図４において繰り返される。
【００３３】
好ましいメモリ効果を得るために、セルの端子間に印加される電圧Ｖａ−Ｖｏｆｆがセルをオンにするには不十分であって、それ故、Ｖａ−Ｖｏｆｆ＜ＶＴであるように、及び、ＶＳ−Ｖｏｆｆがセルのオン又はオフ状態に影響を与えない、それ故、ＶＳ，ＥＬ＜ＶＳ−Ｖｏｆｆであるように、Ｘｐのような列電極に印加されることができる電圧値が選択される必要がある。
【００３４】
図４に示すように、パネルが正確に動作するように、たとえ端子間に印加される電圧がＶＳ−Ｖｏｆｆまで低下し、ＶＳ，ＥＬに留まるとしても、かなりの量の光を発光し続けるために電圧Ｖａ＞ＶＴが印加されたセルＣｎ，ｐに対しては、それ故、前記の選択が必要である。このようなタイプの動作に対して、セル、即ち、実質的なヒステリシスを現すように直列に接続されるエレクトロルミネッセンス素子ＥＥＬ及び光導電素子ＥＰＣに対して、前記の選択が必要である。
【００３５】
パネルのセルＣｎ，ｐの光導電素子ＥＰＣの典型的な特性（光導電素子ＥＰＣが１０Ｖの電圧を印加されるとき、ルーメンスで表す照明の関数としてのアンペアで表す電流）を図６に示す。エレクトロルミネッセンス素子ＥＥＬの上記の特性（図５）を考慮すると、ここで、パネルのセルＣｎ，ｐを構成する直列のこれら素子ＥＥＬとＥＰＣの両方の全体的な電流−電圧特性を表すことが可能である。セルの端子Ａ、Ｂ間に０Ｖから２０Ｖまでの電圧増加及び、次いで、２０Ｖから０Ｖへの電圧減少を適用するときの様子を示す図７を参照されたい。
−  セルのエレクトロルミネッセンス素子の端子Ａ、Ｃにおける電圧ＶＥ−ｅｌ；
−  セルのエレクトロルミネッセンス素子の端子Ｃ、Ｂにおける電圧ＶＥ−ｐｃ；並びに
−  該セルに流れる電流の強度Ｉ。
【００３６】
電圧がイグニッション（大きい強度）まで増加し、次いで消滅まで減少する１サイクルの間に、該セルにおける電流の強度の変化は、ヒステリシスであって、予めオンにされたセルがオンのまま留まる電圧値のサステイン領域（図４参照）が実際には存在しないことを示す、ヒステリシスを示さない。上記のメモリ効果は、それ故、得られない。
【発明の開示】
【発明が解決しようとする課題】
【００３７】
本発明の目的は、欠如した又不十分なメモリ効果を克服することである。
【課題を解決するための手段】
【００３８】
この目的のために、本発明の主題は、前記パネルの前面の方に光を発光することが可能であるメモリ効果を有するエレクトロルミネッセンスセルのマトリクスから構成される画像表示パネルであって：
−  前面電極アレイと背面電極アレイであって、前面電極アレイの電極は前記セルの各々において背面電極アレイの電極と交差する、前面電極アレイと背面電極アレイ；
−  各々のセルに対して、少なくとも１つのエレクトロルミネッセンス素子を形成する少なくとも１つのエレクトロルミネッセンス層；
−  各々のセルに対して、光導電素子を形成する、前記メモリ効果を得るための光導電層；
から構成され、少なくとも１つのエレクトロルミネッセンス素子と各々のセルの光導電素子は直列に電気的に接続され、前記直列の２つの最外端子は接続され、それら２つの最外端子の１つの場合は、前記前面アレイの１つの電極に、他の最外端子の場合は、前記背面アレイの１つの電極に接続され、  
−  パネルの少なくとも１つのエレクトロルミネッセンス層と前記光導電層との間を、各々のセルにおいて光学的に結合するための手段；
から更に構成され、画像表示パネルは、各々のセルに対して、前記セルの少なくとも１つのエレクトロルミネッセンス素子と共に並列に位置付けられたシャント素子と、照射に依存しない抵抗とから構成される。
【００３９】
シャント素子の抵抗は照明に依存しないため、文献ＩＢＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｓｃｌｏｓｕｒｅ  Ｂｕｌｌｅｔｉｎ，Ｖｏｌ．２４，Ｎｏ．５，ｐｐ．２３０７−２３１０において記載されているような光導電消去素子のシャントとして使用することは間善意除外される。用語“シャント素子”は、それ故、ここでは、非光導電材料を使用し且つ照明を用いて感知できる程に変化しない抵抗を有して作製される従来の抵抗を意味することを意図している。
【００４０】
好適には、パネルのエレクトロルミネッセンス層は有機物である。
【００４１】
本発明はまた、画像を表示するために必要とされる光を発行するための前面エレクトロルミネッセンス層と光導電セルを活性化し又は励起するために適する光を発光するための背面エレクトロルミネッセンス層とを含む上記文献、米国特許第４，０３５，７７４号明細書（ＩＢＭ）に開示されているパネルと同じタイプのパネルに適用する。光導電層は、２つのエレクトロルミネッセンス層の間に挟まれ、背面エレクトロルミネッセンス層のみと又は主にそれと光学的に結合される。各々のセルは、ここでは、一方は背面に及び他方は前面における２つのエレクトロルミネッセンス素子と挟まれた光導電素子とから構成される。これら３つの素子により形成される一連の構成の最外端子は、それらの一方の場合は背面電極に、そして、他方の場合は前面電極に接続されている。
【００４２】
パネルが１つの有機エレクトロルミネッセンス層のみから構成される通常の状況においては、本発明の主題は、前記パネルの前面の方に光を発行することが可能であるメモリ効果を有するエレクトロルミネッセンスセルのマトリクスを構成する画像表示パネルであって：
−  前記セルの各々において前面電極アレイの電極は背面電極アレイの電極と交差する、前面電極アレイと背面電極アレイ；
−  各々のセルに対して、前記前面電極アレイの電極に接続される１つの端子をもつエレクトロルミネッセンス素子を形成するエレクトロルミネッセンス有機層；
−  各々のセルに対して、前記背面電極アレイの電極に接続される１つの端子をもつエレクトロルミネッセンス素子を形成する、前記メモリ効果を得るための光導電層；
−  各々のセルにおいて、エレクトロルミネッセンス素子の他の端子と光導電素子の他の端子とを同じ電位に電気的に接続するための手段；並びに
−  同じ該セルの前記光導電素子と各々のセルの前記エレクトロルミネッセンス素子との間を光学的に結合するための手段；
から構成され、各々のセルに対して、前記セルのエレクトロルミネッセンス素子と並列であるように位置付けされたシャント素子と照明に依存しない抵抗とから構成される、ことを特徴とする画像表示パネルである。
【発明を実施するための最良の形態】
【００４３】
本発明の最も高い頻度の実施形態においては、パネルのいずれのセルの等価回路図を図９に示す。参照符号ＥＰＣ及びＥＥＬは、上記の図２におけるように、それぞれ、セルの光導電素子及びエレクトロルミネッセンス素子である。本発明に従って、該セルは、更に、照明に依存しない一定の抵抗ＲＳ．ＥＬのシャント素子と、エレクトロルミネッセンス素子ＥＥＬと並列に接続される前記シャント素子とを含む。
【００４４】
本発明を最もうまく利用するために、どのような抵抗がシャント素子ＥＳ．ＥＬの抵抗ＲＳ．ＥＬに与えられる必要があるかをここで決定する。
【００４５】
第１に、勿論、抵抗ＲＳ．ＥＬは、エレクトロルミネッセンス素子ＥＥＬがオン状態にある抵抗ＲＯＮ−ＥＬより大きいことが必要であり、それ故、セルがオン状態のとき、セルを流れる電流強度は、本質的にエレクトロルミネッセンス素子ＥＥＬを流れる。それ故、好適には、ＲＳ．ＥＬ＞ＲＯＮ−ＥＬである。従って、セルがオンであるときのシャント素子におけるオーミック損失は制限される。オーミック損失が更に制限されるためには、ＲＳ．ＥＬ＞２ｘＲＯＮ−ＥＬであることが好ましい。
【００４６】
この特徴は、本発明に従ったシャント素子と、上記の文献であるＩＢＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｓｃｌｏｓｕｒｅ  Ｂｕｌｌｅｔｉｎ、Ｖｏｌ．２４，Ｎｏ．５，ｐｐ．２３０７−２３１０に記載されているパネルの光導電消去素子との間に大きな差異をもたらすことに留意する必要がある。このことは、本発明のシャント素子の抵抗ＲＯＮ−ＥＬが、エレクトロルミネッセンス素子ＥＥＬがオン状態において有する内部抵抗ＲＯＮ−ＥＬより大きいため、その光導電消去素子がオンであるときに対応するエレクトロルミネッセンス素子ＥＥＬを効果的にシャンティングすることができない。対照的に、本発明に従ったシャント素子はオフになり、又は対応するエレクトロルミネッセンス素子を消去し、このことは本発明の目的には全く反することとなる。
【００４７】
要約すると、上記の文献、ＩＢＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｓｃｌｏｓｕｒｅ  Ｂｕｌｌｅｔｉｎ、Ｖｏｌ．２４，Ｎｏ．５，ｐｐ．２３０７−２３１０は、オン状態にあるエレクトロルミネッセンス素子をシャンティングするための手段を開示し、本発明の目的は、オフ状態にあるエレクトロルミネッセンス素子をシャンティングするための手段を提供する。
【００４８】
第２に、抵抗ＲＳ．ＥＬは、セルがオフ状態のとき、セルを流れる電流強度が本質的にシャント素子ＥＳ．ＥＬを流れることを考慮することが可能であるように、オフ状態にあるエレクトロルミネッセンス素子ＥＥＬが有する内部抵抗ＲＯＦＦ−ＥＬより小さく、好適には非常に小さいことが必要である。従って、ＲＳ．ＥＬ＜ＲＯＦＦ−ＥＬであり、好適には、ＲＳ．ＥＬ＜１／２ＲＯＦＦ−ＥＬである。換言すれば、本発明に従ったシャント素子は、エレクトロルミネッセンス素子ＥＥＬがオフ状態にあるとき、“導電的”である一方、上記文献、ＩＢＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｓｃｌｏｓｕｒｅ  Ｂｕｌｌｅｔｉｎに開示されている光導電消去素子は、エレクトロルミネッセンス素子ＥＥＬがオン状態にあるとき、“導電的”となることができるようにデザインされている。
【００４９】
一般に、ＲＯＦＦ−ＥＬ＜ＲＯＮ−ＥＬ、即ち、ＲＳ．ＥＬ＞ＲＯＮ−ＥＬ及びＲＳ．ＥＬ＜ＲＯＦＦ−ＥＬは、上記の２つの条件を結び付けることを可能にすることに留意する必要がある。
【００５０】
ＲＯＦＦ−ＰＣは、非励起状態またはオフ状態にある光導電素子ＥＰＣの抵抗であるとする。上記で与えられた定義に従って、図３及び４を参照して上記のパネル駆動条件の下で、ＶＴは、消灯された該セル（オフ状態）がイグニッションされてスイッチをオン状態にした電圧より大きい、該セルの端子Ａ、Ｂ間の電圧とする。それ故、イグニッション電圧ＶＴより非常に僅かに小さい電圧ＶＴ−ε(εは非常に小さい)に対して、エレクトロルミネッセンス素子ＥＥＬの端子間の電圧ＶＥ−ｅｌは上で定義した閾値ＶＳ．ＥＬと殆ど同じであり、
それ故、ＶＥ−ｅｌ＝ＶＳ．ＥＬ−ε´（ε´は非常に小さい）である。ＶＰＣが光導電素子ＥＰＣの端子間の電圧である場合、ＶＴ−ε＝ＶＰＣ＋ＶＳ．ＥＬ−ε´である。更に、Ｉがセルを流れる電流の強度である場合であって、該電流の全てがシャント素子ＥＳ．ＥＬを流れ、エレクトロルミネッセンス素子ＥＥＬを流れない場合、セルは消灯されているため、次式のようになる。
【００５１】
ＶＴ−ε＝ＶＰＣ＋ＶＳ．ＥＬ−ε´＝（ＲＯＦＦ−ＰＣ＋ＲＳ．ＥＬ）ｘＩ
ＶＥ−ｅｌ＝ＶＳ．ＥＬ−ε´＝ＲＳ．ＥＬｘＩ
これら２つの式から、ＶＴ−ε＝（１＋ＲＯＦＦ／ＲＳ．ＥＬ）（ＶＳ．ＥＬ−ε´）であって、簡単のために、ＶＴ＝（１＋ＲＯＦＦ／ＲＳ．ＥＬ）ＶＳ．ＥＬ又は（ＶＴ／ＶＳ．ＥＬ）＝（１＋ＲＯＦＦ／ＲＳ．ＥＬ）を導き出すことが可能である。
【００５２】
図４に示すパネル駆動電圧の図をよくみると、“サステイン領域”の幅はＶＴ／ＶＳ．ＥＬに対応する。実際には、表示パネルを容易に駆動することができるように十分広い“サステイン領域”をうまく利用するために、差ＶＴ−ＶＳ．ＥＬが８又は９Ｖに等しいか又はそれ以上である必要がある。例えば、発光ダイオードをトリッピングするための閾値電圧がＶＳ．ＥＬ＝９である場合、（ＶＴ／ＶＳ．ＥＬ）≧２、即ち、（ＲＯＦＦ−ＰＣ／ＲＳ．ＥＬ）≧１又はＲＳ．ＥＬ≦ＲＯＦＦ−ＰＣである。損失を制限する目的で、画像を表示するための発行ダイオード技術は、９Ｖの値より小さい値までトリップ閾値電圧を小さくする方向に向かっており、このことは、“サステイン領域”の幅が８又は９Ｖより大きく留まるように、比（ＶＴ／ＶＳ．ＥＬ）は厳密的には２より大きく、或いは３に等しいか又はそれより大きく、比（ＲＯＦＦ−ＰＣ／ＲＳ．ＥＬ）は厳密的には１より大きく、或いは２に等しいか又はそれより大きい、ことを意味する。
【００５３】
従って、好適には、本発明に従ったパネルの各々のセルに対して、該セルのエレクトロルミネッセンス素子ＥＥＬのシャント素子ＥＳ．ＥＬの抵抗ＲＳ．ＥＬは、セルが励起状態にないとき、対応する光導電素子ＥＰＣの抵抗ＲＯＦＦ−ＰＣに等しいかそれより小さく、セルがオフのとき、対応するエレクトロルミネッセンス素子ＥＥＬの抵抗ＲＯＦＦ−ＥＬより小さく、一般に、ＲＯＦＦ−ＥＬ＞ＲＯＦＦ−ＰＣである。
【００５４】
好適には、本発明のセルのエレクトロルミネッセンス素子ＥＥＬのシャント素子ＥＳ．ＥＬの抵抗ＲＳ．ＥＬは、セルが励起状態にないとき、厳密には対応する光導電素子ＥＰＣの抵抗ＲＯＦＦ−ＰＣより小さく、又は、該抵抗の二分の一に等しいか又はそれより更に小さい。
【００５５】
本発明に従ったエレクトロルミネッセンス素子ＥＥＬのシャント素子ＥＳ．ＥＬのお陰で、下の例において更に詳細に示すように、上記のように、パネルは、従来の駆動手法により実際に利用することができるメモリ効果を備え、パネルの各々のセルにおける電流の強度Ｉの変化は、ヒステリシスと、予めオンにされたセルを用いて、オンに保たれる電圧値を有するサステイン領域（図４および１０参照）とを示す。
【００５６】
本発明の他の有利な実施形態においては、本発明に従ったパネルは又、各々のセルに対して、前記セルの光導電素子と並列に位置付けられたシャント素子を含む。
【００５７】
それ故、パネルのエネルギー消費における実質的減少が実現する。更に、この付加的なシャントは、光導電素子がデエキサイトされることを容易にし、パネルのセルスイッチング時間を減少させることを可能にし、有利である。
【００５８】
本発明のこのような他の有利な実施形態も従ったパネルのいずれのセルの等化回路図を図１５に示している。参照符号ＥＰＣ、ＥＥＬは、該セルの光導電素子とエレクトロルミネッセンス素子をそれぞれ表す。該セルは、ここでは、エレクトロルミネッセンス素子ＥＥＬと並列に接続された抵抗ＲＳ．ＥＬのシャント素子ＥＳ．ＥＬのみではなく、光導電素子ＥＰＣと並列に接続された抵抗ＲＳ．ＰＣのシャント素子ＥＳ．ＰＣを含む。
【００５９】
ＲＯＦＦ−ＰＣは、非励起状態またはオフ状態である光導電素子ＥＰＣのテイクより非常に小さいように選択される穂津洋画あり、それ故、セルがオフ状態にあるとき、セルを流れる電流の強度は、全部、シャント素子ＥＳ．ＰＣを流れる。従って、ＲＳ．ＰＣ＞ＲＯＦＦ−ＰＣであり、好適には、ＲＳ．ＰＣ＞１／２ＲＯＦＦ−ＰＣである。
【００６０】
パネル駆動条件（図３及び４を参照して上で説明した）下で、既に与えられた定義に従って、ＶＴは、消灯された該セル（オフ状態）がイグニッションされてオン状態にスイッチングされた電圧より大きい、該セルの端子Ａ、Ｂ間の電圧であるとする。それ故、イグニッション電圧ＶＴより非常に僅かに小さい電圧ＶＴ−ε(εは非常に小さい)に対して、エレクトロルミネッセンス素子ＥＥＬの端子間の電圧ＶＥ−ｅｌは既に定義された閾値ＶＳ．ＥＬと殆ど同じであり、それ故、ＶＥ−ｅｌ＝ＶＳ．ＥＬ−ε´（ε´は非常に小さい）である。ＶＰＣが光導電素子ＥＰＣの端子間の電圧である場合、ＶＴ−ε＝ＶＥ−ｐｃ＋ＶＳ．ＥＬ−ε´である。更に、Ｉがセルを流れる電流の強度である場合であって、該電流の全てがシャント素子ＥＳ．ＰＣ及びＥＳ．ＥＬを流れ、光導電素子ＥＰＣ及びエレクトロルミネッセンス素子ＥＥＬを流れない場合、セルはオフであるため、次式のようになる。
【００６１】
ＶＴ−ε＝ＶＥ−ｐｃ＋ＶＳ．ＥＬ−ε´＝（ＲＳ．ＰＣ＋ＲＳ．ＥＬ）ｘＩ
ＶＥ−ｅｌ＝ＶＳ．ＥＬ−ε´＝ＲＳ．ＥＬｘＩ
これら２つの式から、ＶＴ−ε＝（１＋ＲＳ．ＰＣ／ＲＳ．ＥＬ）（ＶＳ．ＥＬ−ε´）であって、簡単のために、ＶＴ＝（１＋ＲＯＦＦ／ＲＳ．ＥＬ）ＶＳ．ＥＬ又は（ＶＴ／ＶＳ．ＥＬ）＝（１＋ＲＯＦＦ／ＲＳ．ＥＬ）を導き出すことが可能である。
【００６２】
図４に示すパネル駆動電圧の図をよくみると、“サステイン領域”の幅はＶＴ／ＶＳ．ＥＬに対応する。実際には、表示パネルを容易に駆動することができるように十分広い“サステイン領域”をうまく利用するために、差ＶＴ−ＶＳ．ＥＬが８又は９Ｖに等しいか又はそれ以上である必要がある。例えば、発光ダイオードをトリッピングするための閾値電圧がＶＳ．ＥＬ＝９である場合、（ＶＴ／ＶＳ．ＥＬ）≧２、即ち、（ＲＳ．ＰＣ／ＲＳ．ＥＬ）≧１又はＲＳ．ＥＬ≦ＲＯＦＦ−ＰＣである。損失を制限する目的で、画像を表示するための発行ダイオード技術は、９Ｖの値より小さい値までトリップ閾値電圧を小さくする方向に向かっており、このことは、“サステイン領域”の幅が８又は９Ｖより大きく留まるように、比（ＶＴ／ＶＳ．ＥＬ）は厳密的には２より大きく、或いは３に等しいか又はそれより大きく、比（ＲＳ．ＰＣ／ＲＳ．ＥＬ）は厳密的には１より大きく、或いは２に等しいか又はそれより大きい、ことを意味する。
【００６３】
従って、好適には、本発明に従ったパネルの各々のセルに対して、該セルの光導電素子ＥＰＣのシャント素子ＥＳ．ＰＣの抵抗ＲＳ．ＰＣは、同じ該セルのエレクトロルミネッセンス素子ＥＥＬのシャント素子ＥＳ．ＥＬの抵抗ＲＳ．ＥＬに等しいかそれより大きい。
【００６４】
好適には、ＲＳ．ＰＣ／ＲＳ．ＥＬ≧２であって、更に好適には、ＲＳ．ＰＣ／ＲＳ．ＥＬ≧３である。
【００６５】
好適には、本発明に従ったパネルは、対応するエレクトロルミネッセンス素子と光導電素子を直列であって電気的に接続するように、各々のセル内に、少なくとも１つのエレクトロルミネッセンス層と光導電層との間の各々の界面に導電素子を含み、種々のセルの導電素子は互いに電気的に絶縁されている。
【００６６】
好適には、同じエレクトロルミネッセンス層と同じ光導電層との間の導電素子は全く同一の導電層であり、種々のセルの導電素子は互いに電気的に絶縁されるように明らかに不連続とする。上記の文献、米国特許第４，０３５，７７４号明細書において記載されている、２つのエレクトロルミネッセンス層を有するタイプのパネルの場合には、それ故、２つの導電界面層を必要とする。
【００６７】
１つのエレクトロルミネッセンス層を有する最も一般的な場合には、エレクトロルミネッセンス素子の各々のシャント素子は、シャンティングするエレクトロルミネッセンス素子ＥＥＬと同じ中間層の導電素子及び同じ前面アレイの電極に接続される。光導電素子の適切な各々のシャント素子が、シャンティングする光導電素子ＥＰＣと同じ中間層の導電素子及び同じ背面アレイの電極に接続される。用語“シャント素子”は、いずれのシャンティング手段を意味するとして理解される。幾つかの例を後に挙げることとする。
【００６８】
有利なことに、本発明に従ったパネルは、画像を表示するためにセルを駆動するための手段を含み、前記手段は、パネルのセルの各々の行に対して連続的に、該行においてオンにされるべきセルをオンにすることを意図された選択アドレス位相が、前のアドレス位相の間に置かれた又はそのままにされた状態で該行のセルを維持するようにデザインされた、非選択サステイン位相により後継される手法が実行されるようにデザインされている。
【００６９】
本発明の他の特徴及び優位性は、添付図面を参照する、限定的でない例として提供する好適な実施形態の説明において理解されることであろう。
【００７０】
タイミングチャートを示す図は、比率が尊重された場合に明らかに理解されない特定の詳細をより理解し易くするために、比率には厳密に従わない。
【００７１】
説明を簡単化し、本発明を先行技術と比較して差異及び優位性を明確化するために、同じ機能を果たす構成要素に対して同等の参照符号を用いる。
【００７２】
本発明の一般的実施形態におけるパネル、即ち、エレクトロルミネッセンス素子のみに対してシャント素子を有するパネルについて、以下、説明する。このようなパネルを製造するプロセスについて、又、説明する。
【００７３】
図８を参照するに、本発明に従ったパネルの各々のセルであって、図１を参照して既に説明したパネルの構成要素は別として、この場合は同じ参照符号を有す、各々のセルは：
−  該セルのエレクトロルミネッセンス層領域１６と中間電極層領域１４との周囲のバリアリブ２０であって、その底部は光導電層１２を支持し、その上部は透明な前面電極層１８の高さに少なくとも達する、バリアリブ２０；並びに
−  光導電層１２が透明な前面電極層１８の電極と電気接触をするようにこれらのバリアリブの側面に設けられるシャント層２１であって、該シャント層２１は本発明に従ったシャント素子ＥＳ．ＥＬを形成し、該シャント素子ＥＳ．ＥＬの抵抗ＲＳ．ＥＬはシャント層２１（バリアリブの高さ方向に沿って伸びる）の幅に比例し、その膜厚に反比例し、該シャント層の寸法、特にその膜厚と、該シャント層２１の材料は、各々のセル内の、その材料が形成する該シャント素子の抵抗が：
−  一方で、励起状態でないとき、該セルのエレクトロルミネッセンス層領域１６に対応して光導電素子ＥＰＣの抵抗ＲＯＦＦ−ＥＬに等しいか又はそれより小さく；並びに
−  他方で、励起状態でないとき、該セルの光導電層領域１２に対応して、シャント層がシャンティングするエレクトロルミネッセンス素子ＥＥＬの抵抗ＲＯＦＦ−ＥＬより小さい；
ように選択される、シャント層２１；
から構成される。
【００７４】
最終的に、該シャント層２１の材料は、対応するシャント素子の抵抗が照明に依存しないように、光導電性でない。
【００７５】
それ故、バリアリブ２０は、パネルのセルを規定するために２次元ネットワークを形成する。これらのバリアリブの寸法、特に高さと、これらのバリアリブの材料は、各々のセル内で、下端部と上端部との間で測定されるこれらバリアリブの電気抵抗は、該セルの
シャント素子ＥＳ．ＥＬの抵抗ＲＳ．ＥＬより実質的に大きいように、選択される。それ故、これらのバリアリブは互いにパネルのセルを電気的に絶縁している。従って：
−  シャント素子ＥＳ．ＥＬは互いに絶縁され；並びに
−  各々のセルに特有の中間電極層領域１４は、該セルのエレクトロルミネッセンス素子ＥＥＬと光導電素子ＥＰＣとの間の共通のポイントにおける電位がフローティングであるように、互いに電気的に絶縁される。
【００７６】
本発明の他の実施形態（図示せず）に従って、シャント層は、セルのバリアリブの周囲において不連続性を有し、それ故、例えば、各々のセルの一側面におけるバリアリブのみがシャント層により覆われる。しかしながら、勿論、該シャント層は、光導電層１２が透明な前面電極層１８の電極と電気接触をするようにすることは重要である。
【００７７】
他の実施形態（図示せず）においては、このような電気接触は、中間層１４の電極により間接的に提供されることが可能である。
【００７８】
図９を参照するに、パネルの各々のセルは、次の素子により現されることが可能である。
−  エレクトロルミネッセンス層領域１６の周囲のエレクトロルミネッセンス素子ＥＥＬ；
−  エレクトロルミネッセンス素子ＥＥＬと直列である、同じ該エレクトロルミネッセンス層領域１６に対する光導電層領域１２を取り囲む光導電素子ＥＰＣ；並びに
−  エレクトロルミネッセンス素子ＥＥＬと並列である、該セルのシャント層２１により構成されるシャント素子ＥＳ．ＥＬ。
【００７９】
本発明に従ったシャント素子ＥＳ．ＥＬの付加により、電圧がイグニッション（高強度）まで増加し、次いで励起まで減少するサイクルの間に、該セルにおける電流の強度Ｉにおける変化は実質的にヒステリシスを示す。
【００８０】
従って、パネルのセルを駆動するため及び画像を表示するために、パネルの各々の行において連続的に、該行においてオンにされるべきセルをオンにするようにデザインされた選択アドレス位相が、前のアドレス位相の間に置かれた又はそのままにされた状態に該行のセルを維持するためにデザインされた非選択サステイン位相により後継される手法を用いることが可能である。
【００８１】
このような駆動手法を採用するために、図３及び４を参照して、Ｖａ、ＶＳ、Ｖｏｆｆの上記の定義を用いることにより：
−  電圧ＶＴに等しいか又はそれより大きいＶａ（セルのイグニッション電圧）を選択することが満たされる。電圧ＶＴは、オフ状態にある消灯されたセルの端子間に印加され、セルがイグニッションされてオン状態にスイッチングされるようにする電圧である。ＶＴの値は図１０により与えられ、次のようになる。
−  値（ＶＳ−Ｖｏｆｆ）が電圧ＶＳ．ＥＬに等しいか又はそれより大きくなるようなＶＳ（セルのサステイン電圧）及びＶｏｆｆを選択することが満たされる。電圧ＶＳ．ＥＬは、エレクトロルミネッセンス素子ＥＥＬの端子間に印加され、そのイグニッション（Ｖ＞ＶＳ．ＥＬ）又はその励起（Ｖ＜ＶＳ．ＥＬ）をもたらす電圧である。ＶＳ．ＥＬの値はまた、図１０において与えられる。
【００８２】
上で説明したように、更に、ＶＴは、ＶＴ＝（１＋ＲＯＦＦ−ＰＣ／ＲＳ．ＥＬ）ＶＳ．ＥＬにより与えられることが可能である。
【００８３】
先行技術とは異なり、予めオンにされたパネルのセルを用いて、それ以後はオンに留まる電圧値のサステイン領域（図４及び１０参照）が存在することが理解された。本発明に特有のシャント素子ＥＳ．ＥＬのお陰で、上記のメモリ効果は、それ故、パネルのセル全てに対して得られる。
【００８４】
本発明に従ってエレクトロルミネッセンス表示パネルを作製するために、当業者が従来から採用してきた層の析出及びエッチング方法が、このタイプのパネルに対して使用される。そのようなパネルを作製するための一プロセスについて、行電極の方向にパネルを貫いた断面及び列電極の方向にパネルを貫いたそれぞれ断面である、図１１及び１２を参照して、以下、説明する。
【００８５】
アルミニウムの一様な層を、スパッタリング又は真空蒸着（ＰＶＤ）により、例えばガラスプレートにより構成される基板１０に析出され、次いで、その得られた層は、並行な電極又は列電極Ｘｐ、Ｘｐ＋１のアレイを形成するためにエッチングする。このようにして、背面電極層１１が得られる。
【００８６】
続いて、例えば、プラズマ強化化学蒸着法（ＰＥＣＶＤ）によるアモルファスシリコン、或いは化学的気相蒸着法（ＣＶＤ）又はスピンコーティング法による有機光導電材料名度の光導電材料１２の一様な薄膜を、この列電極１１の上に析出する。
【００８７】
続いて、光結合層１３を形成し、この層は、各々の後のエレクトロルミネッセンスセルＣｎ，ｐのために、非価値導電層１２の方に光を通すようにするためにデザインされた孔２６によりセルの中央において孔を開けられた不透明なアルミニウム層部分により形成された結合素子２５から構成されている。この形成は、アルミニウム２５の一様な層を析出し、次いで、パネルの後のセルの中央に位置付けされた光結合孔２６をエッチングにより形成し、この領域のエッチングはパネルをセルに区画することを意図している後のバリアリブ２０を規定する。
【００８８】
続いて、光導電層１２の光導電素子とこのセルのエレクトロルミネッセンス素子との間の中間接続電極を形成することを意図して、混合ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）の薄膜導電層１４を、真空スパッタリングにより析出する。次いで、再びバリアリブ２０が位置付けされる領域を規定するために、該層はエッチングされる。
【００８９】
続いて、パネルをエレクトロルミネッセンスセルＣｎ，ｐに区画し且つ各々のセルのシャント素子ＥＳ．ＥＬを電気的に絶縁することを意図して、バリアリブ２０の２次元ネットワークが形成される。この目的のために、有機バリアリブ樹脂の一様な層が、先ず、スピンコーティングにより形成され、次いで、該層は、バリアリブ２０の２次元ネットワークを形成するためにエッチングされる。
【００９０】
続いて、本発明に従った“シャンティング”のために用いられる材料が、パネルの全体的な活性表面に亘って全体的な層として均一に析出される。該層は、プロセスのこの段階においてパネル表面が有する凹凸に適合する。本発明に従ったシャント素子ＥＳ．ＥＬは、次いで、バリアリブ２０の壁のみへのコーティングの初期膜厚に等しい膜厚のシャンティング層を残すように、ウェーハ全体に亘って異方的にエッチングすることにより得られる。図を参照するに、エッチングは垂直方向にのみ実施され、シャンティング層の水平部分の身が取り除かれる。本発明に従ったシャンティング層２１及びシャント素子ＥＳ．ＥＬは、化学的気相蒸着法（ＣＶＤ）により得られる窒化チタン（ＴｉＮ）とすることが可能である。異方性エッチングは、それ自体既知である適切な化学半のうを用いる“高密度”プラズマエッチングチャンバ内で実施されることが可能である。５００ｘ５００μｍ２のセルに対して、本発明に従ったメモリ効果をもつ双安定モードにおける動作を提供することが可能である、約５ｋΩのシャント抵抗ＲＳ．ＥＬを得るためには、２ｎｍ乃至１００ｎｍの範囲内野膜厚の窒化チタン（ＴｉＮ：低効率を２ｘ１０−４Ωｃｍ乃至１０−２Ωｃｍの範囲内で調整することができる）を得ることが要求される。
【００９１】
図１２を参照するに、次いで、列電極Ｘｐ、Ｘｐ＋１に対して垂直なセパレータ２０´が、列電極Ｘｐ、Ｘｐ＋１に対して垂直であり且つ後のセルの間にあるバリアリブ２０の上に設けられる。この目的のために、先ず、一様な有機バリアリブの層がスピンコーティングにより形成され、次いで、セパレータ２０´のアレイを形成するためにエッチングされる。セパレータの高さ、即ち、析出される層の膜厚は、図１２に示すように、プロセスの後のフェーズにおいて更に析出される層より実質的に大きい必要がある。
【００９２】
続いて、エレクトロルミネッセンス層１６のエレクトロルミネッセンス素子ＥＥＬを形成することを意図して、有機層１６１、１６０、１６２が、本発明に従ったシャント層２１をコーティングされたバリアリブ２０間に析出される。これら有機層１６１、１６０、１６２は、それ自体既知であり、ここでは詳細について説明しない。他の変形は、特に無機エレクトロルミネッセンス材料の使用において、本発明の範囲を逸脱することなく、考案することが可能である。
【００９３】
続いて、行電極Ｙｎ、Ｙｎ＋１を形成するために、列電極Ｘｐ、Ｘｐ＋１に垂直に高いバリアリブ２０´間に、透明な導電層１８が析出される。好適には、該層は、陰極およびＩＴＯ層から構成される。析出条件は、各々のセルのシャント素子ＥＳ．ＥＬのエッジが該透明な層１８により覆われるようなものである必要がある。本発明に従った画像表示パネルが、従って、得られる。
【００９４】
本発明に従ったパネルを作製するためのプロセスの変形について、ここで、図１３及び１４を参照して説明する。そのプロセスは、シャント層２１に代えて、本発明に従ったシャント素子ＥＳ．ＥＬとして、バリアリブ２０の側面の表面層を用いることを除いて、上記プロセスと同様のままである。この目的のために、バリアリブは、その表面層をより導電性の大きいものとするように、表面に析出される。このプロセスは、特定のシャント層を析出することにより分配されるため、優位性がある。バリアリブの通常の寸法（幅４０μｍに対して膜厚１μｍのオーダー）を与える場合、バリアリブの表面ドープにより生じるリークは、各々のセル内のエレクトロルミネッセンス素子ＥＥＬの端子における電極間の好ましいシャント効果を得るためには十分である。バリアリブの導電性ドープは表面のみであるため、パネルのセル間の以前と同様の電気的絶縁が維持される。
【００９５】
第３の実施形態に従って、本発明のシャント機能は、この層を通る電荷の非再結合輸送
のための並行チャネルを生成するために適切な方法で、有機エレクトロルミネッセンスマルチレイヤ１６をドープすることにより提供される。
【００９６】
当業者は、本発明の好適な実施形態に従ったパネルであって、本命最初の冒頭において提供した実施形態の一般的記載に基づいて、エレクトロルミネッセンス素子と光導電素子の両方のシャント素子を有するパネルを作製するために必要とされる素子を所有する一般知識から及び上記の詳細説明から容易に導き出すことができるであろう。
【００９７】
本発明は、有機エレクトロルミネッセンス材料または無機エレクトロルミネッセンス材料を使用する、いずれのタイプのエレクトロルミネッセンスマトリクスパネルに適用することができる。
【図面の簡単な説明】
【００９８】
【図１】先行技術の光導電層を有するエレクトロルミネッセンスパネルのセルの断面図である。
【図２】図１のセルの等価回路図である。
【図３】このパネルのセルのメモリ効果をうまく利用するようにデザインされた従来のパネル駆動手法が用いられるとき、メモリ効果を有するエレクトロルミネッセンスマトリクスパネルの２つの行電極と１つの列電極に印加される電圧の３つのタイミングチャートである。
【図４】図３に示す駆動手法を適用する間のパネルの電極に印加される種々の電圧のポジショニングを示す図である。
【図５】図１に示すパネルのセルのエレクトロルミネッセンス素子ＥＥＬの代表的な特性を示す図である。
【図６】図２に示すパネルのセルの光導電素子ＥＰＣの代表的な特性を示す図である。
【図７】先行技術に従って、電圧増加（０Ｖから２０Ｖまで）と続く電圧減少（２０Ｖから０Ｖまで）から構成されるサイクルがセルの端子Ａ、Ｂに適用されるとき、図１及び２に示されるパネルのセルのエレクトロルミネッセンス素子ＥＥＬ及び光導電素子ＥＰＣの端子間それぞれの電圧ＶＥ−ｅｌ及びＶＥ−ｐｃの分布を示す図である。この図はまた、セルを通って流れる電流の強度変化を示す。
【図８】本発明の一実施形態における光導電層を有するエレクトロルミネッセンスパネルのセルの断面図である。
【図９】図８のセルの等化回路図である。
【図１０】本発明に従って、電圧増加（０Ｖから２０Ｖまで）と続く電圧減少（２０Ｖから０Ｖまで）から構成されるサイクルがセルの端子Ａ、Ｂに適用されるとき、図８及び９に示されるパネルのセルのエレクトロルミネッセンス素子ＥＥＬ及び光導電素子ＥＰＣの端子間それぞれの電圧ＶＥ−ｅｌ及びＶＥ−ｐｃの分布を示す図である。この図はまた、セルを通って流れる電流の強度変化を示す。
【図１１】本発明に従ったパネルの第１実施形態の行電極の方向おける断面図であって、パネルを作製するためのプロセスを示すことを意図した、断面図である。
【図１２】本発明に従ったパネルの第１実施形態の列電極の方向おける断面図であって、パネルを作製するためのプロセスを示すことを意図した、断面図である。
【図１３】本発明に従ったパネルの第２実施形態の行電極の方向おける断面図であって、図１１に示したパネルを作製するためのプロセスの他の構成を示すことを意図した、断面図である。
【図１４】本発明に従ったパネルの第２実施形態の列電極の方向おける断面図であって、図１２に示したパネルを作製するためのプロセスの他の構成を示すことを意図した、断面図である。
【図１５】本発明の他の有利な実施形態におけるセルの等価回路図である。
【図１】
2005513553.tif 000003
【図２】
2005513553.tif 000004
【図３】
2005513553.tif 000005
【図４】
2005513553.tif 000006
【図５】
2005513553.tif 000007
【図６】
2005513553.tif 000008
【図７】
2005513553.tif 000009
【図８】
2005513553.tif 000010
【図９】
2005513553.tif 000011
【図１０】
2005513553.tif 000012
【図１５】
2005513553.tif 000013
【図１１】
2005513553.tif 000014
【図１２】
2005513553.tif 000015
【図１３】
2005513553.tif 000016
【図１４】
2005513553.tif 000017
【国際調査報告】
2005513553.tif 000018
2005513553.tif 000019
2005513553.tif 000020
2005513553.tif 000021
2005513553.tif 000022
2005513553.tif 000023