(57)【要約】  テレビ信号レシーバ等の装置は第１と第２の回路基板を含む。第１の回路基板は、メモリ等の第１のデバイスと、装置の少なくとも一つの機能を制御する制御回路を含む。第２の回路基板は、制御ラインを介して第１の回路基板に動作可能に結合している。第２の回路基板は第１と第２の制御信号を生成するコントローラを含む。装置が第１の動作状態にあるとき制御ラインは第１の制御信号をコントローラから第１のデバイスに送信し、装置が第２の動作状態にあるとき制御ラインは第２の制御信号をコントローラから制御回路に送信する。
2005514814.tif 000002
【特許請求の範囲】
【請求項１】
テレビ信号レシーバであって、
前記レシーバの動作を制御するメモリと、前記レシーバの前記動作を前記メモリに記憶された動作データに応じて制御する制御回路とを含む第１の回路基板と、
ＩＩＣバスラインに結合された、第１の動作状態において第１の信号フォーマットにより第１の制御信号を生成し、第２の動作状態において第２の信号フォーマットにより第２の制御信号を生成するコントローラを含む、前記ＩＩＣバスラインを介して前記第１の回路基板と動作可能に結合された第２の回路基板とを含み、
前記メモリと前記制御回路は前記ＩＩＣバスラインに結合され、前記コントローラは前記第１の動作状態における前記制御回路に影響することなく前記ＩＩＣバスラインを介して前記動作データを読み出すために前記メモリに前記第１の制御信号を送信し、前記制御ラインを介して読み出された動作データに応じて前記制御回路を制御するために前記制御回路に前記第２の制御信号を送信することを特徴とするテレビ信号レシーバ。
【請求項２】
請求項１記載のテレビ信号レシーバであって、前記第１の動作状態は前記レシーバのＯＦＦ状態に対応し、前記第２の動作状態は前記レシーバのＯＮ状態に対応することを特徴とするテレビ信号レシーバ。
【請求項３】
請求項１記載のテレビ信号レシーバであって、前記第１の制御信号はＩＩＣに従った信号に対応し、前記第２の制御信号はＰＷＭ信号であることを特徴とするテレビ信号レシーバ。
【請求項４】
請求項１記載のテレビ信号レシーバであって、前記制御回路はバイポーラトランジスタを介して前記ＩＩＣバスラインに結合されていることを特徴とするテレビ信号レシーバ。
【請求項５】
第１の電気回路と、レシーバの少なくとも一つの動作を制御する第２の電気回路とを含む第１の回路基板と、
第１の動作状態において第１の信号フォーマットにより第１の制御信号を生成し、第２の動作状態において第２の信号フォーマットにより第２の制御信号を生成する、制御ラインに結合されたコントローラを含む、制御ラインを介して前記第１の回路基板と動作可能に結合された第２の回路基板とを含む信号処理装置であって、
前記第１と第２の電気回路は前記制御ラインに結合され、前記コントローラは、前記第１の動作状態において前記第２の電気回路に影響を与えることなく前記制御ラインを介して動作データを読み出すために、前記第１の電気回路に前記第１の制御信号を送信し、前記制御ラインを介して前記動作データに応じて前記第２の電気回路を制御するために前記第２の電気回路に前記第２の制御信号を送信することを特徴とする信号処理装置。
【請求項６】
請求項５記載の信号処理装置であって、
前記第１の電気回路は前記第２の電気回路を制御する、記憶された動作データを有するメモリ回路を有し、
前記コントローラは前記第１の動作状態において前記動作データを読み出し、前記第２の動作状態において前記動作データに応じて前記第２の電気回路を制御することを特徴とする信号処理装置。
【請求項７】
請求項６記載の信号処理装置であって、
前記動作データは偏向回路を制御する電圧データを含み、
前記第２の電気回路は前記電圧データに応じて前記偏向回路を制御することを特徴とする信号処理装置。
【請求項８】
請求項７記載の信号処理装置であって、
前記第１の動作状態は前記装置がＯＦＦ状態であって、前記コントローラと前記第１の電気回路はスタンバイ電源により電力を供給されていることに対応し、
前記第２の動作状態は前記装置が前記ＯＮ状態であることに対応することを特徴とする信号処理装置。
【請求項９】
請求項６記載の信号処理装置であって、前記第１の制御信号は前記コントローラを前記メモリ回路からデータを読み出し可能とすることを特徴とする信号処理装置。
【請求項１０】
請求項９記載の信号処理装置であって、前記第２の制御信号は、前記第２の電気回路に前記メモリ回路から読み出されたデータに応じて前記装置の偏向動作を制御可能とすることを特徴とする信号処理装置。
【請求項１１】
請求項５記載の信号処理装置であって、前記第１の制御信号は前記ＩＩＣ規格に則り、前記第２の制御信号は振幅変調信号を含むことを特徴とする信号処理装置。
【請求項１２】
請求項５記載の信号処理装置であって、前記制御ラインは集積回路間バスを含むことを特徴とする信号処理装置。
【請求項１３】
請求項５記載の信号処理装置であって、前記第２の電気回路はバイポーラトランジスタを介して前記制御ラインに結合されていることを特徴とする信号処理装置。
【請求項１４】
テレビ信号レシーバを動作させる方法であって、
制御ラインを介して結合された、メモリデバイスと制御回路を有し前記制御ラインに結合した第１の回路基板と、コントローラを有し前記制御ラインに結合された第２の回路基板を設け、
前記レシーバが第１の動作状態にあるとき、前記制御回路に影響することなく、前記メモリデバイスから動作データを読み出すために、前記第２の回路基板の前記コントローラからの第１の信号フォーマットにより第１の制御信号を前記第１の回路基板の前記メモリデバイスに、前記制御ラインを介して送信し、
前記レシーバが第２の動作状態にあるとき、前記読み出した動作データに応じて、前記コントローラからの第２の信号フォーマットにより第２の制御信号を前記第１の回路基板の前記制御回路に前記制御ラインを介して送信するステップを含む方法。
【請求項１５】
請求項１４記載の方法であって、前記第１の動作状態は前記レシーバがＯＦＦ状態であり、前記コントローラと前記メモリはスタンバイ電源により供給されていることに対応し、前記第２の動作状態は、前記レシーバがＯＮ状態であることに対応することを特徴とする方法。
【請求項１６】
請求項１５記載の方法であって、前記第１の制御信号は前記コントローラに前記メモリからデータを読み出し可能とすることを特徴とする方法。
【請求項１７】
請求項１６記載の方法であって、さらに、前記メモリから読み出したデータに応じて前記制御回路を介して変更回路を制御するステップを含む方法。
【請求項１８】
請求項１４記載の方法であって、前記第１の送信するステップは、前記ＩＩＣ規格により前記第１の制御信号を送信することを含むことを特徴とする方法。
【請求項１９】
請求項１４記載の方法であって、前記第２の送信するステップは、ＰＷＭ信号として前記第２の制御信号を送信することを含むことを特徴とする方法。
【請求項２０】
請求項１４記載の方法であって、前記設けるステップは、バイポーラトランジスタを介して前記制御ラインに結合した前記制御回路を有する前記第１の回路基板を設けることを特徴とする方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、テレビ信号レシーバ等の、複数の回路基板にマウントされた部品からなる電気機器に関し、特に、信号制御ラインを共有可能とすることにより、該機器の回路基板間で必要とされる接続の数を減らす方法に関する。
【０００２】
テレビ信号レシーバ等の電気機器は、多くの場合一以上の回路基板を含む。各回路基板は、様々な機器の動作を実行可能とする集積回路（ＩＣ）や他の要素等のマウントされた電気部品を含む。テレビ信号レシーバの従来のデザインは、多くの場合、単一の回路基板のみを使っていた。これらの従来のデザインでは、基板面積を最大限利用するというインセンティブが働いていた。しかし、単一の回路基板のみが使用されていたので、他の回路基板との接続に関する問題はなかった。
【０００３】
一方、テレビ信号レシーバの現在の設計には、複数の回路基板を使用することがある。単一基板と比較して、複数の回路基板を使用すると、回路設計をモジュール化できるため特に魅力的である。特に、単一回路基板のみを使用する場合に頻発するように、異なる基盤セクションを全レシーバ回路のレイアウトを再構成することなくリデザインできる。さらに、複数の回路基板を使用すると、一グループの回路に片面基板、他の回路に多層基板を使用できる。
【０００４】
長所にもかかわらず、複数基板を使用すると、異なるボード間の接続に関する問題が発生することがある。特に、回路基板間の接続をするためのコネクター（例えば、ピン）の数を減らすことが望ましい。コネクターの数を減らすことは、各コネクターのコストが無視できないので、特に所望されている。このことは、製品のコストが競合間のドライビングフォースであり、生産数量が大きいので製品一台あたりの小さなコストが重要であるコンシューマエレクトロニクス産業などの特定の産業において、非常に重要となる。したがって、テレビ信号レシーバなどの機器の回路基板間に必要とされる接続数を減らす技術が必要となる。本発明はこれらの問題等を解決するものである。
【０００５】
本発明によると、テレビ信号レシーバ等の装置は第１と第２の回路基板を含む。第１の回路基板はメモリ等の第１の電子デバイスと、装置の少なくとも一つの機能を制御する制御回路等の第２の電子デバイスとを含む。第２の回路基板は制御ラインを介して第１の回路基板に動作可能に結合している。第２の回路基板は、第１と第２の信号フォーマットにより第１と第２の制御信号をそれぞれ生成するコントローラを含む。制御ラインは、装置が第１の動作状態にあるとき、第１の制御信号をコントローラから第１のデバイスへ送信し、装置が第２の動作状態にあるとき第２の制御信号をコントローラから制御回路へ送信する。前記の装置により実行される方法もここに開示される。
【０００６】
添付した図面とともに本発明の実施形態の以下の説明を参照すれば、上記の本発明の特徴と長所等、およびそれらの達成の仕方はより明らかとなり、本発明をよりよく理解できるであろう。
【０００７】
ここに示した例示は、本発明の好ましい実施形態を示すものであり、そのような例示は本発明の範囲をいかなる態様においても限定するものと解してはならない。
【０００８】
図面を参照して、特に図１を参照して、本発明を実施するのに好適な装置１００の関係する部分の図面が示されている。例示と説明の目的において、図１の装置１００はテレビ信号レシーバとして表現されている。しかし、本発明の原理は、複数の回路基板を使用する他のタイプの電子機器に適用してもよいことを、ここに特に述べておく。
【０００９】
図１のレシーバ１００は、第１の回路基板１０、第２の回路基板２０、および基板コネクター３０を含む。一例としての実施形態によると、第１の回路基板１０は、レシーバ１００の電源と偏向機能に関係する動作を可能とし、第２の回路基板２０は、レシーバ１００の信号処理機能に関係する動作を可能とする。第１の基板１０は第２の回路基板２０に基板コネクター３０を経由して電気的に接続されている。
【００１０】
第１の回路基板１０は、レシーバ１００の偏向動作を制御するために使用される電圧データ等であるデータを記憶する不揮発性メモリとして動作する、電気的消去可能プログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）１１を含む。ＥＥＰＲＯＭ１１は、クロック（ＣＬＫ）端子とデータ（ＤＡＴ）端子を含み、この一例としての実施形態においては３．３Ｖである電源Ｖ１により電力を供給されている。ＣＬＫ端子はシリアルクロックライン（ＳＣＬ）１３に電気的に結合されており、ＤＡＴ端子はシリアルデータライン（ＳＤＬ）１５に電気的に結合されている。一実施形態によると、ＳＣＬ１３とＳＤＬ１５は、集合として集積回路間（ＩＩＣ、通常は「ＩスクエアードＣ」と発音する）バスを表し、バスラインまたは制御ラインとして参照される。
【００１１】
様々なＩＣの間の制御信号とデータ信号を転送するＩＩＣバスのフォーマットと仕様は、当業者には周知である。一般的に、ＩＩＣバスは、二つ以上のＩＣがバス経路上で通信する２送信媒体、２方向デジタルバスである。「マスター」動作モードで動いているＩＣは、バス上のデータ転送動作を開始し、データ転送を許すためのクロック信号を生成する。「スレーブ」動作モードで動いているＩＣは、マスターＩＣにより動作させられている、またはマスターＩＣに通信しているＩＣであり、スレーブＩＣはデータを送信するか受信するかを指示されている。各ＩＣはそれ自身のユニークなアドレスを持ち、マスターＩＣが通信を開始および終了する。ＳＣＬ１３とＳＤＬ１５により表されるＩＩＣバスに関するさらに詳細は後で説明する。
【００１２】
第１の回路基板１０は８つの抵抗Ｒ１−Ｒ８、２つのキャパシタＣ１、Ｃ２、２つのトランジスタＱ１、Ｑ２も含む。抵抗Ｒ１、Ｒ２は、ＳＤＬ１５とＳＣＬ１３それぞれに抵抗を生成するために設けられている。本実施形態において、抵抗Ｒ１とＲ２は各々１Ｋオームの抵抗を与える。図１に示したように、ＳＣＬ１３とＳＤＬ１５は、２つの分離した制御チャンネルを設けるため、第１の回路基板１０内でタップされている。特に、ＳＤＬ１５は、参照番号１７で表された出力信号を生成する第１の制御チャンネルを設けるためにタップされ、ＳＣＬ１３は、参照番号１９で表される出力信号を生成する第２の制御チャンネルを設けるためにタップされている。出力信号１７と１９は、レシーバ１００の偏向動作を制御する。第１と第２の制御チャンネルをなす回路は、制御回路としてここに集合的に参照される。
【００１３】
第１の制御チャンネルは、抵抗Ｒ３−Ｒ５、キャパシタＣ１、トランジスターＱ１を含む。抵抗Ｒ３は、ＳＤＬ１５とトランジスタＱ１のベースジャンクションの間に抵抗を設け、好ましくは１０Ｋオームである。トランジスターＱ１はｎ型バイポーラジャンクショントランジスター（ＢＪＴ）として好ましくは実施される。トランジスターＱ１のコレクタジャンクションは、第１の制御チャンネルに出力パスを設ける。抵抗Ｒ４は、プルアップ抵抗として動作し、電源Ｖ２に電気的に結合しており、一実施形態によると５．１ボルトである。抵抗Ｒ４の好ましい値は１Ｋオームである。抵抗Ｒ５とキャパシターＣ１は、時定数を決定し、好ましくはそれぞれ１Ｋオームと８２０ｎＦの値を有する。本実施形態によると、出力信号１７はフライバックトランス（図示せず）の電圧を決めるのに使用され、レシーバ１００の偏向動作で使用される。
【００１４】
第２の制御チャンネルは、抵抗Ｒ６−Ｒ８、キャパシターＣ２、トランジスタＱ２を含む。抵抗Ｒ６はＳＣＬ１３とトランジスターＱ２のベースジャンクションの間に抵抗を設け、好ましい値は１０Ｋオームである。トランジスターＱ２はｎ型ＢＪＴとして実施されることが好ましい。トランジスターＱ２のコレクタージャンクションは、第２の制御チャンネルのために出力パスを設ける。抵抗Ｒ７はプルアップ抵抗として動作し、電源Ｖ２に電気的に結合しており、前述のとおり５．１ボルトであることが好ましい。抵抗Ｒ７の好ましい値は１Ｋオームである。抵抗Ｒ８とキャパシターＣ２は時定数を決定し、それぞれ好ましい値は１Ｋオームと８２０ｎＦである。本実施形態によると、出力信号１９はフライバックトランス（図示せず）の電圧を制御するのに使用される。抵抗Ｒ３とＲ６は、ＩＩＣバスのローディングを避けるため十分高い抵抗値を有するように選択されることが好ましい。
【００１５】
第２の回路基板２０は、レシーバ１００の様々な動作を制御するマイクロコントローラ２１を含む。第１の回路基板１０のＥＥＰＲＯＭ１１のように、マイクロコントローラ２１も、ＣＬＫ端子とＤＡＴ端子を含む。ＣＬＫ端子はＳＣＬ１３に電気的に結合しており、ＤＡＴ端子はＳＤＬ１５に電気的に結合している。図１には明示的には示していないが、マイクロコントローラ２１は電源Ｖ１のような電源に電気的に接続されている。「マイクロコントローラ」と「コントローラ」という用語は、ここでは交換可能に使用される。
【００１６】
マイクロコントローラ２１は、第１と第２のＰＷＭ信号をそれぞれ出力する第１と第２のパルス幅変調（ＰＷＭ）端子（ＰＷＭ１とＰＷＭ２）も含む。ＰＷＭ１とＰＷＭ２端子は、ＳＤＬ１５とＳＣＬ１３にそれぞれ電気的に結合しており、第１と第２のＰＷＭ信号を第１の回路基板１０の第１と第２の制御チャンネルにそれぞれ与える。したがって、第１のＰＷＭ信号は出力信号１７を生成するために使用され、第２のＰＷＭ信号は出力信号１９を生成するために使用される。ＰＷＭ信号を好ましい実施形態において使用するが、もちろんこの他のフォーマットの信号を使用してもよい。
【００１７】
第２の回路基板２０は４つの抵抗Ｒ９−Ｒ１２、２つのキャパシターＣ３とＣ４を含む。抵抗Ｒ９とキャパシタＣ３は、ＳＤＬ１５からラジオ周波数の干渉を除去するように動作し、一方、抵抗Ｒ１０とキャパシタＣ４はＳＣＬ１３からラジオ周波数の干渉を除去するように動作する。一実施形態によると、抵抗Ｒ９とＲ１０は各々１Ｋオームの値を有し、キャパシタＣ３とＣ４は各々１００ピコファラッドの値を有する。抵抗Ｒ１１とＲ１２はプルアップ抵抗として動作し、前に３．３ボルトと示した電源Ｖ１に電気的に結合されている。抵抗Ｒ１１とＲ１２は各々１０Ｋオームの値を有する。
【００１８】
動作において、ＩＩＣバス（すなわち、ＳＣＬ１３とＳＤＬ１５）は、マイクロコントローラ２１の２つの異なった動作の間で共有される。特に、レシーバ１００が第１の動作状態（すなわち、レシーバ１００が電源に接続されているが、ＯＦＦ状態であるとき）であるとき、マイクロコントローラ２１はマスターＩＣとして動作し、スレーブＩＣとして動作するＥＥＰＲＯＭ１１からデータを読み出すために、第１の制御信号をＥＥＰＲＯＭにＳＣＬ１３とＳＤＬ１５を経由して送信する。ＤＡＴピンそれ自体は入出力ラインであり、ＣＬＫそれ自体は出力ピンとして動作する。ＰＷＭ１とＰＷＭ２ピンは、入力ラインとして動作するか、高インピーダンス状態である。ピンの状態は、例えばデータ指示抵抗を用いて、現動作状態に応じてマイクロコントローラにより決定される。マイクロコントローラ２１とＥＥＰＲＯＭ１１は、第１の動作状態の間、スタンドバイ電源、すなわち電源Ｖ１から電力を受ける。一実施形態によると、マイクロコンピュータ２１によりＥＥＰＲＯＭ１１から読み出されたデータは、レシーバ１００の偏向動作を制御するために使用する電圧データを含む。
【００１９】
データ読出し動作の間に、ＳＣＬ１３はマイクロコントローラ２１からＥＥＰＲＯＭ１１へクロック信号を伝播する。ＳＤＬ１５は、シリアルデジタルトランザクションを用いてデータを転送するために使用される。普通、１以上のビットが、アクノレッジビットとして使用される。一例のデザインによると、ＳＣＬ１３とＳＤＬ１５が両方とも論理ハイ状態にあるとき、マイクロコントローラ２１とＥＥＰＲＯＭ１１の間でデータを転送することはできない。ＳＣＬ１３が論理ハイ状態にあるとき、ＳＤＬ１５上での論理ハイ状態から論理ロー状態への遷移は、ＩＩＣバス上のデジタルデータの交換のためにスタート条件を示す。逆に、ＳＣＬ１３が論理ハイ状態にあるとき、ＳＤＬ１５上での論理ロー状態から論理ハイ状態への遷移は、ストップ条件を示す。一実施形態において、マイクロコントローラ２１は、ＳＤＬ１５上で転送されるデジタルデータの各ビットの１クロックパルスを生成し、ＳＤＬ１５上の論理状態は、ＳＣＬ１３上のクロック信号が論理ロー状態にあるときにのみ、変化することができる。もちろん、前述の信号プロトコル以外の信号プロトコルを使用してもよい。マイクロコントローラ２１がデータをＥＥＰＲＯＭ１１から読み出すとき、マイクロコントローラ２１のＰＷＭ１端子とＰＷＭ２端子は高インピーダンス状態であり、抵抗Ｒ３とＲ６は第１と第２の制御チャンネルがＳＣＬ１３とＳＤＬ１５をローディングしないようにする。第１の動作状態の間に、トランジスタＱ１とＱ２の集まりに与えられたＶ２はロー状態であり、それゆえ、Ｑ１とＱ２への信号の供給は、端子１７と１９に関連した制御回路になんら効果を及ぼさない。
【００２０】
レシーバ１００が第２の動作状態（すなわち、レシーバ１００が電源に接続されており、ＯＮ状態であるとき）にあるとき、マイクロコントローラ２１のＤＡＴとＣＬＫ端子はハイインピーダンス状態にあり、ＰＷＭ１とＰＷＭ２端子は第１と第２のＰＷＭ信号をそれぞれ出力するように使用されてもよい。第１と第２のＰＷＭ信号は、ここで第２の制御信号と参照されてもよい。ＰＷＭ１端子は、ＳＤＬ１５に電気的に結合しており、出力信号１７の生成を可能とするために、第１のＰＷＭ信号を第１の回路基板１０の第１の制御チャンネルに与える。同様に、ＰＷＭ２端子は、ＳＣＬ１３に電気的に結合しており、出力信号１９の生成を可能とするために、第２のＰＷＭ信号を第１の回路基板１０の第２の制御チャンネルに与える。本実施形態において、第１と第２のＰＷＭ信号は、レシーバ１００がＯＦＦ状態のときに、ＥＥＰＲＯＭ１１から読み出された電圧データにより、マイクロコンピュータ２１により生成される。前述のように、ＳＣＬ１３とＳＤＬ１５は、マイクロコントローラ２１の２つの異なる動作の間で共有されている。２つの動作の間に異なるタイプの信号が送信される、二つの異なる動作の間に使用される二つの異なる構成要素の間で、二つのラインを共有することにより、基板１０と２０の間で必要となるコネクターの数が削減される。
【００２１】
第１と第２のＰＷＭ信号が第１の回路基板１０の制御回路に送信されるとき、上述のとおり、ＥＥＰＲＯＭ１１が不注意に書き込まれ、記憶しているデータを破損するという潜在的な問題がある。特に、ＰＷＭ信号がＩＩＣバス上を送信されるとき、もしスタート条件が生成されていれば（すなわち、ＳＣＬ１３が論理ハイ状態にあるときＳＤＬ１５が論理ハイ状態から論理ロー状態に遷移するとき）、およびＰＷＭ信号のフェージングにより生成されたアドレス情報がＥＥＰＲＯＭ１１のアドレス情報に対応するとき、ＥＥＰＲＯＭ１１は、マイクロプロセッサ２１により誤って書き換えられることがある。上記に対応するそのような信号が生じるポテンシャルはあまりない。しかし、この潜在的な問題を避けるひとつのアプローチは、ＥＥＰＲＯＭ１１の複数の場所に冗長的にデータを記憶することである。一実施形態によると、与えられたデータの単位は、ＥＥＰＲＯＭ１１の５つの異なるメモリ位置に冗長的に記憶することができる。その後、データが読み出されるとき、データを読んでいる構成要素（例えばプロセッサ２１）は、データが破損したか判断する統計的閾値を適用する。例えば、データがＥＥＰＲＯＭ１１内の五つの異なった位置に記憶されたとき、そのデータを読んでいる構成要素は、五つのメモリ位置のうち３つが同じデータであれば、そのデータが有効であると判断してもよい。他の統計的閾値ももちろん使用可能である。
【００２２】
図２を参照して、本発明を実施する一例としてのステップが示されたフローチャート２００が示されている。例示と説明の目的で、図２のステップを図１のテレビ信号レシーバ１００を参照して説明する。
【００２３】
ステップ２０１において、レシーバ１００は電源が入っていない状態である。すなわち、レシーバ１００は、家庭の電源プラグ等の電源に接続されていない。ステップ２０２において、レシーバ１００は電源に接続され（例えば、プラグが差し込まれる）、しかしスイッチはＯＮになっていない。すなわち、レシーバ１００はステップ２０２で第１の動作状態に入る。前に示したとおり、マイクロコントローラ２１とＥＥＰＲＯＭ１１等のレシーバ１００の構成要素は、第１の動作状態の間、スタンドバイ電源すなわち電源Ｖ１から、電力を受け取る。
【００２４】
ステップ２０２で電源に接続されるのに応じて、プロセスフローはステップ２０３に進み、レシーバ１００は初期化プロセスを実行する。特に、この初期化プロセスの一部として、マイクロコントローラ２１はマスターＩＣとして動作し、ＥＥＰＲＯＭ１１にＳＣＬ１３とＳＤＬ１５を経由して、スレーブＩＣとして動作する、ＥＥＰＲＯＭ１１からデータを読むために、第１の制御信号を送信する。一実施形態によると、マイクロコントローラ２１によりＥＥＰＲＯＭ１１から読み出されたデータは、レシーバ１００の偏向動作を制御するのに使用される電圧データを含む。マイクロコントローラ２１は、内部メモリ（図示せず）に読み出したデータを保存し、レシーバ１００がプラグインされている、すなわちパワーが供給されている限り、そこに保持される。
【００２５】
次に、ステップ２０４で、レシーバ１００が、例えば、ハンドヘルドのリモートコントロールユニットのような入力ターミナルへのユーザのインプットにより、スイッチオンされる。前に述べたとおり、レシーバ１００は、電源に接続されスイッチがＯＮになっているとき、第２の動作状態にある。したがって、ステップ２０４で、レシーバ１００は第２の動作状態に入る。第２の動作状態の間、プロセスフローはステップ２０５に進み、マイクロコントローラ２１は第２の制御信号、すなわち第１と第２のＰＷＭ信号を、第１の回路基板１０の制御回路に送信する。すなわち、ＰＷＭ１端子は、第１のＰＷＭ信号をＳＤＬ１５に出力し、第１のＰＷＭ信号を第１の回路基板１０の第１の制御チャンネルに与え、出力信号１７の生成を可能とする。同様に、ＰＷＭ２端子は第２のＰＷＭ信号をＳＣＬ１３に出力し、第２のＰＷＭ信号を第１の回路基板１０の第２の制御チャンネルに与え、出力信号１９の生成を可能とする。前に示したとおり、第１と第２のＰＷＭ信号は、ステップ２０３でＥＥＰＲＯＭ１１から読み出した電圧データにより、マイクロコントローラ２１により生成されてもよい。前述のように、ＳＣＬ１３とＳＤＬ１５は、マイクロコントローラ２１の二つの異なる動作の間で共有される。
【００２６】
本発明はテレビ信号レシーバに関して説明したが、本発明はディスプレイ装置を有する有しないに係らず、様々なシステムに適用可能である。ここに使用した「テレビ信号レシーバ」または「レシーバ」という用語は、ディスプレイデバイスを含むテレビセットやモニターを含む、しかしこれには限定されない、様々なタイプの装置とシステム、および
セットトップボックス、ビデオテープレコーダ（ＶＴＲ）、デジタルバーサタイルディスク（ＤＶＤ）プレーヤ、ビデオゲームボックス、パーソナルビデオレコーダ（ＰＶＲ）等のシステムや装置、ディスプレイデバイスを含まないかもしれない他の装置を含む事を意図している。
【００２７】
この発明は好ましいデザインを有するものとして説明したが、本発明はこの開示の精神と範囲内においてさらに変更することができる。例えば、ここに開示したコントロールラインは、装置の異なる動作状態において、メモリや偏向回路以外の機器を制御するために使用することができる。この出願は、本発明の一般的な原理を用いた本発明のバリエーション、使用、または適合をカバーすることを意図している。さらに、この出願は、本発明が関係し、添付したクレームの限定に当てはまる前記技術分野における知られまたは慣用されたプラクティスになるように、本開示からのそのようなかい離をカバーすることを意図している。
【図面の簡単な説明】
【００２８】
【図１】本発明を実施するのに好適な装置の関連する部分の図である。
【図２】本発明を実施するステップを示すフローチャートである。
【図１】
2005514814.tif 000003
【図２】
2005514814.tif 000004
【国際調査報告】
2005514814.tif 000005
2005514814.tif 000006