(57)【要約】本発明は、基板（１００）と、基板の表面の（Ｓ）によって支持されているコンデンサ（１１）および少なくとも１つの半導体素子（１０）とを有する電子部品に関する。基板の表面に平行で、金属材料から作られる実質的に平面の遮蔽体（１２）がさらに、コンデンサと半導体素子の間に配置されている。半導体素子は、基板の表面（Ｓ）の近くに配置され、絶縁材料からなる積層されたいくつか層（１６）が基板表面と半導体素子を覆うのが好ましい。次に、コンデンサは、半導体素子の上方の少なくとも１つの絶縁材料からなる層（５）の中に配置され、遮蔽体（１２）は、コンデンサを含む層と基板の表面（Ｓ）の間の中間の、絶縁材料の層（４）中に位置している。
2005524993.tif 000002
【特許請求の範囲】
【請求項１】
基板（１００）と、該基板の表面（Ｓ）によって支持されているコンデンサ（１１）および少なくとも１つの半導体素子（１０）とを有し、前記コンデンサと前記半導体素子は前記基板の表面（Ｓ）に垂直な方向（Ｄ）に沿って実質的に互いに並んで配置され、前記基板の表面に平行で、かつ金属材料で作られ、実質的に平面の遮蔽体（１２）が前記コンデンサと前記半導体素子の間に配置されている電子回路。
【請求項２】
前記遮蔽体は複数の開口部（１２ａ）を含む、請求項１記載の回路。
【請求項３】
前記遮蔽体（１２）の縁は、前記遮蔽体を含む平面内で、前記基板の表面に垂直な方向（Ｄ）に沿って、前記コンデンサ（１１）の縁の突出部の外側に少なくとも一部分が位置している、請求項１または請求項２記載の回路。
【請求項４】
前記遮蔽体の端は、前記遮蔽体を含む前記平面の方向に平行な方向に沿って、前記コンデンサの端の突出部から少なくとも２ミクロンに位置している、請求項３に記載の回路。
【請求項５】
前記遮蔽体（１２）の端は、前記遮蔽体を含む平面内で、前記基板の表面に垂直な方向（Ｄ）に沿って、前記半導体素子（１０）の端の突出部の外側に少なくとも一部分が位置している、請求項１から請求項４のいずれか１項に記載の回路。
【請求項６】
前記遮蔽体の縁は、前記遮蔽体を含む前記平面の方向に平行な方向に沿って、前記半導体素子の端の突出部から少なくとも２ミクロンに位置している、請求項５に記載の回路。
【請求項７】
前記半導体素子（１０）は前記基板（１００）の表面（Ｓ）に近接して位置し、前記回路は、前記基板の表面と前記半導体素子を覆う、絶縁材料からなる積層されたいくつかの層（１から６）を有し、前記コンデンサは、前記半導体素子の上方の、前記絶縁材料からなる少なくとも１つの層（５）内に位置し、前記遮蔽体（１２）は、前記基板の表面と、前記コンデンサが位置する、前記絶縁材料からなる層との間の絶縁材料からなる少なくとも１つの中間層（４）内に位置している、請求項１から請求項６のいずれか１項に記載の回路。
【請求項８】
前記遮蔽体（１２）が内部に位置する、絶縁材料からなる前記層（４）は、前記コンデンサが位置している、絶縁材料の前記層（５）に隣接している、請求項７に記載の回路。
【請求項９】
前記基板の表面（Ｓ）に平行な絶縁材料からなる追加の層（１から３）中に位置する金属の複数の接続部（１４、１５）または複数の抵抗器（１６）をさらに含み、前記コンデンサと並んで配置された少なくとも前記金属の接続部と前記抵抗器は、前記遮蔽体（１２）の、前記コンデンサとは反対の側に位置している、請求項７または請求項８に記載の回路。
【請求項１０】
前記遮蔽体（１２）は、定められた電位に引き上げられた端子に電気的に接続されている、請求項１から請求項９のいずれか１項に記載の回路。
【請求項１１】
前記遮蔽体（１２）の材料は、銅、アルミニウム、タングステン、タンタル、および上記金属の少なくとも１つを含む合金を有する金属のリストから選択されている、請求項１から請求項１０のいずれか１項に記載の回路。
【請求項１２】
請求項１から１１のいずれか１項に記載の電子回路を設計する方法であって、
ａ）基板と、それぞれ定められた種類の測定コンデンサまたは測定半導体素子とをそれぞれが有する複数の試作品であって、前記測定コンデンサまたは前記測定半導体は前記基板の表面によって支持され、各試作品は、前記基板の表面に平行な実質的に平面の遮蔽体板をさらに含み、前記遮蔽板は金属材料で作られ、かつ前記基板の表面に垂直な方向に沿って前記測定コンデンサまたは前記測定半導体素子と並んで位置する試作品を製造するステップと、
ｂ）前記試作品内の前記測定コンデンサの、または前記測定半導体素子のそれぞれの電気的特性を測定するステップと、
ｃ）前記電子回路の動作のシミュレーションを、電子回路用の少なくとも１つの計算機支援設計ソフトウェアパッケージによって、前記測定コンデンサまたは前記半導体素子の測定された電気的特性のいくつかを使用して実行するステップと、
ｄ）前記シミュレーションの結果にしたがってコンデンサの種類または半導体素子の種類を選択するステップと、
ｅ）選択された種類のコンデンサ（１１）または半導体素子（１０）で前記電子回路を製造するステップと、
を有する、請求項１から請求項１１のいずれか１項に記載の電子回路を設計する方法。
【請求項１３】
ステップｃ）が、
ｃ１）前記の測定された電気的特性を使用して前記測定コンデンサまたは前記半導体素子の電気的モデルを生成するステップと、
ｃ２）前記生成された電気的モデルの少なくともいくつかを使用してシミュレーションを行うステップと、
有する、請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つのコンデンサを有する集積電子回路に関する。本発明は、特に、コンデンサの動作が、コンデンサに近接して配置された半導体素子によって妨害されやすい、またはその逆の集積回路に関する。
【背景技術】
【０００２】
多くの用途で使用されることを意図した電子回路は、実質的に平面の金属板を有する複数の第１のコンデンサを、トランジスタ、ダイオードのような他の半導体素子および抵抗器、またはおそらく第１のコンデンサとは異なった種類の複数の第２のコンデンサに加え、有している。前記第１のコンデンサを構成する、実質的に平面の金属板は、基板の表面に実質的に平行で、かつ例えば金属板の両側面が約５０ミクロンというような比較的大きな幾何学的寸法を有している。以下、「コンデンサ」は、実質的に平面の金属板を有する前記第１のコンデンサを指し、上に述べたような第２のコンデンサは前記半導体素子同士の間にあると理解されたい。
【０００３】
これらのコンデンサは、基板の表面上で、半導体素子の横に位置していることもある。「半導体素子の横へのコンデンサの配置」という表現は、基板の表面の第１の部分が半導体素子を支持し、該基板の同じ表面の、第１の部分とは別の第２の部分がコンデンサを支持する構成を意味するものとして理解されたい。したがって、回路が占める基板の面積は大きくなる。その結果、電子回路のコストは高くなる。
【０００４】
他の考えられる構成は、基板の表面と半導体素子を覆う、絶縁材料からなる層内にある基板の表面上に形成された半導体素子の上方にコンデンサを配置することである。「半導体素子上方のコンデンサの配置」という表現は、複数のコンデンサが、コンデンサと半導体素子を支持している、基板の表面の頂部の上の半導体素子の上に重ねられている構成を意味するものとして理解されたい。この構成によって、最初の構成と比較して、基板の表面積を大きく節約することができ、その結果対応する電子回路のコストを下げることができる。
【０００５】
さらに、上記したコンデンサと同様の寸法を有するコンデンサが、電気的および／または電磁気的障害の影響を特に受けやすいことが知られている。これは「アナログ」回路と呼ばれる電子回路の場合特にそうである。「アナログ回路」という用語は、約１０メガヘルツ未満の周波数に対応する信号で動作する電子回路を意味するものとして理解されたい。このような回路は、例えば移動通信端末において見いだされる。これらは、フィルタ、増幅器、レギュレータ、コンパレータ等のような、特に、電力管理装置またはアナログ信号処理回路である。コンデンサが半導体素子の上方にあると、半導体素子は、コンデンサの動作を妨害する干渉を引き起こす。逆に、コンデンサも、コンデンサが上方にある半導体素子の動作を妨害することがある。このような干渉は、コンデンサを、コンデンサが重ねられている半導体素子から隔てている短い距離に関係している。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、コンデンサと半導体素子のそれぞれの動作の相互干渉を防止しつつ、コンデンサと半導体素子を基板の表面の上に重ねることができるようにすることである。
【課題を解決するための手段】
【０００７】
したがって、本発明の第１の態様は、基板と、基板の表面によって支持されたコンデンサおよび少なくとも１つの半導体素子とを有し、コンデンサと半導体素子が基板の表面に垂直な方向に沿って実質的に互いに並んで配置され、基板の表面に平行で、金属材料で作られた実質的に平面の遮蔽体がコンデンサと半導体素子の間に配置されている電子回路に関する。
【０００８】
遮蔽体をコンデンサと半導体素子の間に配置することによって、半導体素子によって放射された電子的および／または電磁気的障害が遮蔽体によって妨げられる。したがって、このような干渉はコンデンサの動作を妨害しない。同じ防御効果は、コンデンサによって引き起こされた干渉に対する半導体素子の動作に関しても得られる。
【０００９】
コンデンサと半導体素子は、それらが同じ基板によって支持されているという意味で、同じ電子回路に属すると言われていることに注意すべきである。しかし、コンデンサと半導体素子は各々、共に接続されていてもいなくてもよい機能的に異なる回路部分に属していてもよく、また本発明は、回路部品の少なくとも１つの動作との干渉が、コンデンサと半導体素子を重ねて配置することから発生することがある場合に有用であることが理解されるべきである。
【００１０】
コンデンサの動作をより効果的に防御するために、遮蔽体は、基板の表面に垂直な方向に沿って、遮蔽体を含む平面内でコンデンサの両縁の突出部の外側に少なくとも一部が位置する縁を有していてもよい。さらに、遮蔽体の各縁は、遮蔽体を含む前記平面の方向に平行な方向に沿って、コンデンサの縁の突出部から少なくとも２ミクロンに位置していてもよい。
【００１１】
上記説明と対称的に、半導体素子の動作をより効果的に防御するために、遮蔽体の縁は、基板の表面に垂直な方向に沿って、遮蔽体を含む平面内で半導体素子の縁の突出部の外側に一部が位置していてもよい。同様に、遮蔽体の両縁はまた、遮蔽体を含む前記平面の方向に平行な方向に沿って、半導体素子の縁の突出部から少なくとも２ミクロンに位置していてもよい。
【００１２】
遮蔽体が防御しようとする干渉の性質に応じて、遮蔽体は、定められた電位に持ち上げられた端子に電気的に接続されるのが好都合であろう。
【００１３】
本発明の好ましい実施態様では、半導体素子は基板の表面に近接して配置され、本回路は、基板の表面と半導体素子を覆う、絶縁材料からなる積層されたいくつかの層を有している。コンデンサは、半導体素子の上方の絶縁材料からなる層の少なくとも１つの中に、つまり、半導体素子の、基板に対して反対の側に位置している。次に、遮蔽体は、基板の表面と、コンデンサが配置された１つまたは複数の、絶縁材料の層との間の、絶縁材料からなる少なくとも１つの中間層内に位置している。
【００１４】
本発明のこの実施態様において、遮蔽体は、コンデンサが内部に位置する１つまたは複数の層に隣接する（基板の表面に対して垂直な方向に沿って）絶縁材料からなる層内で、かつコンデンサの、基板と同じ側に位置してもよい。特に、コンデンサの動作を妨害しやすい電気回路部品は、遮蔽体とコンデンサの間には挿入されない。
【００１５】
しかしながら、本電子回路は、基板の表面に平行で、絶縁材料からなる複数の追加の層内に配置された金属の接続部または抵抗器をさらに含んでいてもよい。この場合、これらの金属の接続部またはこれらの抵抗器によって引き起こされるどんな干渉によっても妨害されない、コンデンサの動作を維持するために、コンデンサと並んで配置された少なくとも金属の接続部および抵抗器は、遮蔽体の、コンデンサとは反対の側に位置しているのが有利である。
【００１６】
本発明の第２の態様は、上に説明した配置で設けられたコンデンサと、少なくとも１つの半導体素子とを有する電子回路を設計する方法に関するものであって、その方法は、
ａ）基板と、それぞれ定められた種類の測定コンデンサとをそれぞれが有する複数の試作品であって、測定コンデンサは基板の表面のよって支持され、各試作品は、基板の表面に平行な実質的に平面の遮蔽体をさらに含み、遮蔽体は金属材料で作られ、かつ基板の表面に垂直な方向に沿って測定コンデンサと並んで位置する試作品を製造するステップと、
ｂ）試作品内の各測定コンデンサのそれぞれの電気的特性を測定するステップと、
ｃ）電子回路の動作のシミュレーションを、電子回路用の少なくとも１つの計算機支援設計ソフトウェアパッケージによって、測定コンデンサの測定された電気的特性のいくつかを使用して実行するステップと、
ｄ）シミュレーションの結果にしたがってコンデンサの種類を選択するステップと、
ｅ）選択された種類のコンデンサを有する電子回路を製造するステップと、
を有している。
【００１７】
この方法を実施する好ましい方法によれば、ステップｃ）はそれ自身、測定コンデンサに関連する電気的モデルを、測定された電気的特性を使用することによって、生成する第１のステップｃ１）と、シミュレーションを、生成された電気的モデルの少なくともいくつかを使用して行う第２のステップｃ２）と、を有している。
【００１８】
同様に、本発明による電子回路を設計する方法は、各々が、基板の表面によって支持された測定半導体素子を有し、第２の基板の面に平行で、金属材料で作られ、測定半導体素子と並んで配置された実質的に平面の遮蔽体を有する複数の試作品を使用して実施してもよい。この方法はしたがって、それぞれの試作品内の測定半導体素子の電気的特性を測定することを有している。次に、電子回路用の少なくとも１つの計算機支援設計ソフトウェアパッケージによる、電子回路の動作のシミュレーションが、測定半導体素子の測定された電気的特性のいくつかを使用して実行され、そして電子回路を製造するために、１つの種類の半導体素子が、シミュレーションの結果にしたがって選択される。上記と同じようにして、測定された電気的特性に基づいて生成された半導体素子の電気的モデルは、電子回路の動作をシミュレートするときに中間要素として使用してもよい。
【発明を実施するための最良の形態】
【００１９】
本発明の他の特徴および利点は、単一の添付の図面を参照して、非限定的な例についての下記の説明から明らかになるであろう。
【００２０】
図において、簡単のために、図示された構成要素の種々の部分の寸法は、それらの実際の寸法に比例して描かれていない。Ｄは、基板の表面に垂直な方向を示している。この方向Ｄの向きは、図では上向きであり、以降用いられる用語「上に」、「下に」、「下部に」、および「上部に」は、この向きを指している。
【００２１】
一例として、本発明を特に利用した電子回路が、移動通信端末に組込まれた無線信号処理回路の第１段の一部を構成している。回路のこの第１段は、一般に「ベースバンド段」と呼ばれている。特に、それは、電気的動作が当業者に知られていて、ＧＳＭ／ＤＣＳモードでまたはＷ−ＣＤＭＡモードで交互に動作するように設計されたフィルタであってもよい。この種のアナログ回路では、本発明を特に好適に使用する、完全に線形な動作と非常に低レベルの干渉雑音が要求される。例えば、当該回路は、ＧＳＭ／ＤＣＳおよびＷ−ＣＤＭＡモード専用の回路部分に対して、それぞれトータルで１．７ナノファラッド、２１．３ピコファラッドの静電容量を持つ複数のコンデンサを含んでいる。これらのコンデンサは、プレート面積１平方ミクロン当たり２フェムトファラッドの容量を得ることができる、いわゆるＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｉｏｎ−Ｍｅｔａｌ：金属絶縁金属）技術によって作られる。この技術では、コンデンサは、上にコンデンサが形成される基板の表面に平行に配置された複数の平面の板を有している。よって、各々がＧＳＭ／ＤＣＳおよびＷ−ＣＤＭＡモードに対応する上記のコンデンサはすべて、それぞれ約１．４、０．０４平方ミリメートルの基板面積を占めている。よって、使用される基板の寸法を小さくするために、この種の電子回路が、基板によって支持された他の構成部品上にこれらのコンデンサを有することが特に有利である。
【００２２】
図によると、能動的または受動的な半導体素子１０が、シリコン基板１００の平らな表面Ｓに形成されている。これらの半導体素子は、トランジスタのような素子を製造する標準的技術、特にバイポーラＣＭＯＳ（相補型金属酸化膜半導体）およびＢＩＣＭＯＳ技術によって得られ、ＢＩＣＭＯＳ技術は、それらの間でバイポーラとＣＭＯＳタイプの２つのトランジスタを組み合わせるものである。使用されるこれらの技術は、０．３５ミクロン未満の特徴的なトランジスタ寸法（例えばゲートまたはベース幅）を得るのに特に適している。
【００２３】
参考１から６でそれぞれ参照される、シリカ（Ｓｉ０2）または窒化ケイ素（ＳｉＮx）層のような絶縁材料からなるいくつかの層が、方向Ｄに沿って重ねられている。これらの層１から６は、表面Ｓに平行に配置された、例えば、線路１４と、電流が方向Ｄに沿って流れることを可能にする接続部１５である金属接続部を含み、接続部１５は、当業者の専門用語ではビアとよばれている。これらの金属接続部は、次の方法、すなわち、例えば金属がアルミニウムであれば金属をエッチングする従来の方法、特に金属が銅の場合にはダマシン法またはデュアルダマシン法の１つを使用して形成される。
【００２４】
絶縁材料からなるこれらの層のいくつか（図の層２）は、各々が、例えばタンタル窒化物ＴａＮのようなオーミックな挙動のために選択された材料の部分から形成された複数の抵抗器１６をさらに含んでいてもよい。
【００２５】
上で紹介したＭＩＭタイプのコンデンサ１１が層５に含まれ、素子１０のいくつかと並んで配置されている。コンデンサ１１は、第１のプレート１１ａと第２のプレート１１ｂとを有し、これらのプレートは平面であって、表面Ｓに平行で（図を参照）、互いに対向して配置されている。
【００２６】
層５の上部に配置された、絶縁材料からなる上位の層６は、上部プレート１１ｂ用の供給線路１３を含んでいてもよい。
【００２７】
本発明によれば、絶縁材料からなる層４は、表面Ｓに平行な金属遮蔽体１２を含んでいる。遮蔽体１２の材料は、銅、アルミニウム、タングステン、タンタル、または上記の金属の少なくとも１つを含む合金であってもよい。
【００２８】
コンデンサ１１の動作が有効に防御されることを確実にするために、遮蔽体１２の縁は、遮蔽体１２を含む面内で、方向Ｄに沿ってコンデンサ１１の両縁の突出部の外側に位置していなければならない。遮蔽体１２の各縁が、遮蔽体を含む面内で、コンデンサ１１の縁の突出部から少なくとも２ミクロンの位置に位置していることがさらに推奨される。
【００２９】
ここで説明した例では、遮蔽体１２の、表面Ｓに平行な面における寸法は、遮蔽体１２が、コンデンサ１１の周縁を越えて延びる約１０ミクロンの幅ｄの周辺領域を有するように選択されている。したがって、遮蔽体１２は、半導体素子１０の１つによって、方向Ｄに対して斜めの方向Ｐに沿ってコンデンサ１１の方向へ放射されたいかなる干渉も遮ることができる。
【００３０】
半導体素子１０の１つがコンデンサ１１によって放射された干渉の影響を特に受けやすい場合には、遮蔽体１２の縁も、遮蔽体を含む面内の、干渉の影響を受けやすい半導体素子の縁の突出部の外側に位置していなければならない。したがって、遮蔽体１２の縁が、干渉の影響を受けやすい半導体素子の縁の突出部から少なくとも２ミクロンに位置していることがさらに推奨される。
【００３１】
半導体素子１０のいくつかによって放射された干渉からコンデンサ１１を防御する、遮蔽体１２の能力が低下させることなく、遮蔽体は複数の開口部１２ａを備えていてもよい。この遮蔽体１２の上部面と下部面の間の、遮蔽体１２を貫通するこれらの開口部１２ａはそれぞれ、表面Ｓに平行に測定された、約１ミクロンの幅を有している。開口部１２ａは約１００ミクロンだけ互いに隔てられ、水素原子が、方向Ｄに沿って遮蔽体１２内を拡散するのを可能にしている。このような水素原子は、電子回路の製造において、特に電子回路のシリコン材料の部分とシリカの部分の間の境界面に存在するペンダント結合を飽和させるために使用される。
【００３２】
コンデンサ１１と、場合によっては半導体素子１０の各々は、遮蔽体１２に近接しているため、このコンデンサまたはこの半導体素子が分離されているとみなされる状態に対するその電気的挙動を損なう相互作用を遮蔽体１２との間に生ずることがある。この相互作用は、容量性、誘導性、または他の種類であってもよく、等価回路図によってモデル化できる。この等価回路図はしたがって、本電子回路が意図された用途をできるだけ満たすように電子回路の動作を予測する際に、考慮される。特に、この等価回路を考慮する場合、コンデンサ１１および／または各半導体素子１０の１つの種類を選択してもよい。
【００３３】
遮蔽体の、各電子部品の動作に対する影響を考慮したこの方法を実施する好ましい方法では、上に説明したように、各素子が、遮蔽体の存在のもとに考慮された電子部品の電気的特性のライブラリが作成される。このライブラリは、上記のベースバンドフィルタにおいてコンデンサ１１として使用できるコンデンサの特性と、半導体素子１０として使用できる半導体素子の特性を収集している。コンデンサと半導体素子の種類、ライブラリに含まれているそれらの電気的特性は、例えばそれらのそれぞれの幾何学的寸法、それらの形状、それらの構成材料等によって識別される。
【００３４】
各素子の場合、このような電気的特性は、基板上に遮蔽体と共に形成されたこの素子の少なくとも１つの試作品によって裏づけされた電気測定によって得られる。これらの電気的特性は次に、それらが電子回路の設計において後で使用される目的でライブラリに入れられる。このように、ライブラリに含まれる、素子の電気的特性は、これらの素子の動作に対する遮蔽体の影響を考慮している。
【００３５】
回路設計者は、電子回路を設計する場合、回路が製造される前に、特別に作られた計算機支援設計ソフトウェアパッケージによって回路の動作を周知の方法でシミュレートする。このような計算機支援設計ソフトウェアパッケージは、電子部品の電気的特性のあらかじめ作成されたライブラリを使用して、回路の素子の電気的応答を計算することによって回路の動作特性を求める。回路設計者は、回路の動作を事前に設定された仕様に関して調整するように特定の素子の種類をこれらの特性に基づいて修正する。
【００３６】
遮蔽体の存在のもとで求められた素子の電気特性を使用することで、シミュレーションにおいて遮蔽体の影響を考慮することができる。したがって、このようにシミュレートされた電子回路の動作は、回路の実際の動作と非常に正確に一致する。シミュレーション中、シミュレーションの結果に応じて素子の種類によって選択することで、回路の動作を仕様に対して非常に良好に最適化できる。
【００３７】
遮蔽体の、電子部品の動作に対する影響をできるだけ正確に考慮できるようにするために、遮蔽体の定められた構成が、すべての素子の試作品に対して設定され、製造される電子回路の遮蔽体１２に対して繰り返される。遮蔽体の単一の構成を選択することによって、各素子をライブラリ内で繰り返すのを、この素子が関連する遮蔽体の種類にしたがって防止できる。遮蔽体の構成種類は、例えば、基板の表面に平行な平面における最小遮蔽体寸法、遮蔽体厚さ、遮蔽体の構成材料の抵抗率、遮蔽体を当該電子部品から隔てる距離等のような、遮蔽体の共通特性によって定めることができる。
【図面の簡単な説明】
【００３８】
【図１】本発明によって製造された電子回路の断面図である。
2005524993.tif 000003
【国際調査報告】
2005524993.tif 000004
2005524993.tif 000005
2005524993.tif 000006
2005524993.tif 000007
2005524993.tif 000008
2005524993.tif 000009