(57)【要約】  本発明によれば、コモンモードの電圧または電流によって生じる干渉を低減する手段は、各経路において、関連する経路の電圧に第１のフィードバック電圧Ｖ１を加算する加算回路Ｓ３；Ｓ４と、それぞれ入力Ａ；Ｂに供給された電圧ＶＡ；ＶＢの合計の半分に等しい該第１のフィードバック電圧を反対の符号で供給するためのブリッジＲ１、Ｒ２およびインバータＩ３とを備えている。本発明によれば、インバータＩ３によって引き起こされた遅延の影響が低減され、これにより前記段は、各経路に対して入力電圧に加えて第２のフィードバック電圧Ｖａ１；Ｖｂ１を加算する手段Ｓ５；Ｓ６と、反対の符号で、かつインバータＩ３によって発生した遅延と同一の遅延で、前記経路に対応する入力の入力電圧ＶＡ；ＶＢのによって決まる第２のフィードバック電圧Ｖａ１；Ｖｂ１を供給する手段Ｒ１、Ｒ２：Ｉ１、Ｓ１；Ｉ２、Ｓ２とをさらに備える。
2005516449.tif 000002
【特許請求の範囲】
【請求項１】
電子装置の差動入力段（１）であって、
この段の２つの入力（Ａ；Ｂ）にコモンモードで印加された電圧または電流によって生じる干渉を低減する手段を備え、この差動入力段は各々１つの入力（Ａ；Ｂ）を１つの出力（ａ；ｂ）に接続する２つのチャネルを含み、各チャネルは干渉を低減する第１の手段を有し、この第１の手段は、関連するチャネルの入力電圧に第１のフィードバック電圧（Ｖ１）を加算する手段（Ｓ３；Ｓ４）をチャネルの各々に含んだ干渉を低減する手段と、
入力（Ａ；Ｂ）にそれぞれ存在する電圧（ＶＡ；ＶＢ）の合計の半分に等しい第１のフィードバック電圧を反対の符号で供給する手段（Ｒ１、Ｒ２、Ｉ３）とを、チャネルの各々に備え、
第１のフィードバック電圧（Ｖ１）を供給する手段（Ｒ１、Ｒ２、Ｉ３）の構成要素によって引き起こされる遅延の影響を低減するように、この差動入力段は、反対の符号で、かつ第１のフィードバック電圧（Ｖ１）を供給する手段（Ｒ１、Ｒ２、Ｉ３）の構成要素によって生じる遅延と同一の遅延で、第２のフィードバック電圧（Ｖａ１；Ｖｂ１）を各チャネルの入力電圧にさらに加算する手段（Ｓ５；Ｓ６）と、このチャネルに対応する入力の電圧（ＶＡ；ＶＢ）に応じて決まる第２のフィードバック電圧（Ｖａ１；Ｖｂ１）を供給する手段（Ｒ１、Ｒ２；Ｉ１、Ｓ１；Ｉ２、Ｓ２）とをさらに備えたことを特徴とする差動入力段。
【請求項２】
関連するチャネルの入力電圧に第３のフィードバック電圧（Ｖ３）を加算する手段（Ｓ３’；Ｓ４’）と、
差動段の入力（Ａ’；Ｂ’）にそれぞれ存在する電圧（ＶＡ’；ＶＢ’）の合計の半分のｋ倍に等しい第３のフィードバック電圧を反対の符号で供給する手段（Ｒ１’、Ｒ２’、Ｉ３’）とを各々のチャネルに含んだコモンモードの干渉を低減する第２の手段を、干渉を低減する第１の手段の上流側にさらに備え、ｋは１以下の正の係数であることを特徴とする請求項１に記載の差動入力段。
【請求項３】
第３のフィードバック電圧（Ｖ３）を供給する手段（Ｒ１’、Ｒ２’、Ｉ３’）が、差動段の入力（Ａ’、Ｂ’）に接続された２つの抵抗（Ｒ１’、Ｒ２’）のブリッジと、ブリッジの中間地点に接続された入力および第３のフィードバック電圧（Ｖ３）を供給する出力を有するインバータ（Ｉ３’）とを備えたことを特徴とする請求項２に記載の差動入力段。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置の差動入力段に関し、この段の２つの入力にコモンモードで印加された電圧または電流によって生じる干渉を低減する手段を備えている。本発明は特に、電話交換機において使用される加入者カードおよび加入者端末に関する。加入者カードは、音声またはデータ信号を両方向に送信するために使用される少なくとも２つの導線と端末に遠隔給電を提供するＤＣ電圧とを備えたラインを介して加入者の端末に接続されている。このような信号は差動モード、すなわち、２つの導線間の電圧差の形式で送信される。
【背景技術】
【０００２】
加入者カードまたは加入者端末の電子回路は、コモンモードで印加された好ましくない信号によって生じる干渉を受け易い。このコモンモード干渉は加入者線の２つの導線上で、等しい値の電圧および電流の形態を取る。これら電圧および電流は様々な原因となる。電車が通過する時の架線上にある中圧電力線または高圧電力線とスイッチングとが近接していることが挙げられる。さらに一般的には、加入者線において電流を誘導する任意の電気装置は、ラインにおいてコモンモード電圧およびコモンモード電流を発生する。
【０００３】
加入者カードまたは端子がコモンモード電圧およびコモンモード電流に反応し易い場合、好ましい差動信号に干渉が加わることになるため、好ましい信号の伝送の質が落ちる可能性がある。干渉が呼の質を著しく低下させるか、あるいは呼を妨害さえする可能性があるので、この問題はデジタル電話機の接続の場合には特に深刻である。このような干渉を防ぐために、保護手段が加入者カードの交換機および端末の加入者末端部に設けられている。
【０００４】
そのような干渉を低減するために、従来は加入者カードに変圧器およびインダクタンスを使用している。このインダクタンスは離れている発電機へのコモンモード電圧およびコモンモード電流によって生じる干渉の伝送を大幅に減衰する。この変圧器は離れている発電機のＤＣ成分を阻止し、音声信号およびデータ信号を処理する電子回路へのコモンモード電圧およびコモンモード電流によって生じる干渉の伝送を著しく減衰する。変圧器があるおかげで、コモンモード干渉の減衰は容易に６０デシベルに達する。この種の装置には磁気回路を使用していることに関連して大きくて重いという欠点があるため、構成要素を統合するという可能性が除外される。
【０００５】
米国特許第４，６１２，４１７号明細書は、電話交換機で使用されるように構成された加入者カード用の差動出力段を記載しており、交換機で加入者線に接続されている。この差動出力段は加入者線にコモンモードで印加された電圧または電流によって生じる干渉を低減する手段を備えている。この差動出力段は２つのチャネルを備えており、この段の１つの出力にこの段の１つの入力をそれぞれ接続している。干渉を低減するため、この差動出力段は、関連するチャネルの入力電圧にフィードバック電圧を加算する手段とこのフィードバック電圧を供給する手段とを各チャネルに備え、このフィードバック電圧は各出力に存在する電圧の合計の半分に等しく反対の符号である。フィードバック電圧が各出力に存在する電圧の合計の半分に正確に等しく、かつ反対の符号のものである場合、この干渉は完全に無効化される。実際には、電圧の符号を反転するために用いられるインバータはいくらかの位相遅れを生じさせ、この遅れはフィードバックの効果を損なう。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、変圧器またはインダクタンスを使用することなくコモンモード干渉を低減する非常に効果的な差動入力段を提案することにある。
【課題を解決するための手段】
【０００７】
本発明は電子装置の差動入力段に存し、コモンモードでこの段の２つの入力に印加された電圧または電流によって生じる干渉を低減する手段を備えている。この段は２つのチャネルを備えており、それぞれ１つの出力に１つの入力を接続している。各チャネルは干渉を低減する第１の手段を備えており、この第１の手段は関連するチャネルの入力電圧に第１のフィードバック電圧を加算する手段とそれら入力にそれぞれ存在する電圧の合計の半分に等しい第１のフィードバック電圧を反対の符号で供給する手段とを備えており、第１のフィードバック電圧を供給する手段の構成要素によって引き起こされる遅延の影響を低減するために、この差動入力段は、各チャネルの入力電圧に第２のフィードバック電圧をさらに加算する手段と、反対の符号でかつ第１のフィードバック電圧を供給する手段の構成要素によって生じる遅延と同一の遅延で、このチャネルに対応する入力の電圧に応じて決まる第２のフィードバック電圧を供給する手段とをさらに備えたことを特徴としている。
【０００８】
第２のフィードバック電圧が第１のフィードバック電圧を供給する手段の構成要素によって生じる遅延の影響を補償するので、この段は各チャネルでコモンモード干渉を非常に効果的に低減する。
【０００９】
本発明の差動段の別の実施形態は、関連するチャネルの入力電圧に第３のフィードバック電圧を加算する手段と、差動段の入力にそれぞれ存在する電圧の合計の半分のｋ倍に等しい第３のフィードバック電圧を反対の符号で供給する手段とを各々のチャネルに含んだコモンモードの干渉を低減する第２の手段を、干渉を低減する第１の手段の上流側にさらに備えている。ここでｋは１以下の正の係数である。
【００１０】
この実施形態は先の実施形態に比して電力消費量を低減するが、これは以下の理由による：
第１の手段は第２の実施形態よりも著しく低い供給電圧を受け取ることができるので、干渉を低減する第２の手段は第１の低減手段（下流側）に印加されたコモンモード電圧を低減する。
【００１１】
前記フィードバック電圧を加算する手段は、受動素子のみを備えてよい２つの加算回路と、同じ供給電圧に対して第２の実施形態（典型的には、３つのインバータを備える）の第２のフィードバック電圧を供給する手段よりも低い電力を消費する単一のインバータとを備えているため、干渉を低減する第２の手段はそれ自身が電力消費量の著しい増大にはつながらない。
【００１２】
ｋが１より著しく小さい場合、この単一のインバータの電力消費量は低減され得る。
【００１３】
以下の解説および添付図面を参照すれば、本発明はよりよく理解されるであろうし、その他の特徴は明白となろう。
【発明を実施するための最良の形態】
【００１４】
図１に示した本発明の実施形態は、加入者カードの入力−出力段として使用されることを意図したものである。この実施形態は以下のものを備えている。
加入者線に接続されるように構成された２個の端子ＡおよびＢ
加入者カードの各増幅器ＡＭＰ２およびＡＭＰ３の入力に接続された２個の出力端子ａおよびｂ
それぞれ、加入者カードの各増幅器ＡＭＰ１およびＡＭＰ４の出力に接続され、かつ入力−出力端子ＡおよびＢに接続された２個の入力端子ｃおよびｄ
端子ＡとＢとの間に抵抗が等しい抵抗Ｒ１およびＲ２を備えたブリッジ
ブリッジＲ１Ｒ２の中間地点に接続された入力を備えたインバータＩ３
端子ｃおよびＡに接続された入力と、インバータＩ３の出力に接続された入力と、出力端子ａに接続された出力とを備えた加算回路Ｓ３
端子ｄおよびＢに接続された入力と、インバータＩ３の出力に接続された入力と、出力端子ｂに接続された出力とを備えた加算回路Ｓ４
【００１５】
２つの電圧ＶＡおよびＶＢは、入力−出力端子ＡおよびＢにぞれぞれ以下のように存在している：
ＶＡ＝ＶｄＡ＋Ｖｍｃ
ＶＢ＝ＶｄＢ＋Ｖｍｃ
ここで、ＶｄＡ＝−ＶｄＢであり、ＶｄＡは端子Ａの差動信号の電圧であり、ＶｄＢは端子Ｂの差動信号の電圧であり、Ｖｍｃは端子ＡおよびＢのコモンモード電圧である。
【００１６】
ブリッジＲ１Ｒ２の中間地点はコモンモードで加入者線に印加された電圧Ｖｍｃに等しい電圧（ＶＡ＋ＶＢ）／２を供給する。インバータＩ３が入力信号と出力信号との間で遅延の無い完全なインバータの場合、その伝達関数は単純に−１である。インバータＩ３の出力はフィードバック電圧Ｖ１＝−（ＶＡ＋ＶＢ）／２＝−Ｖｍｃを供給する。
【００１７】
加算回路Ｓ３はコモンモード電圧Ｖｍｃを打ち消すために入力電圧ＶＡにＶ１を加算する。したがって、それは出力端子ａに以下の電圧を供給する：
ＶＡ＝ＶｄＡ
【００１８】
同様に、加算回路Ｓ３の出力は出力端子ｂに以下の電圧を供給する：
Ｖｂ＝ＶｄＢ
【００１９】
構成要素Ｒ１、Ｒ２、Ｉ３が完全である場合、増幅器ＡＭＰ２に供給された差動信号の電圧ＶＡはコモンモード電圧Ｖｍｃとは独立している。したがって、このコモンモード電圧から構成される干渉は除去される。増幅器ＡＭＰ３に供給された電圧Ｖｂの場合も同様である。したがって、この差動段はコモンモード電圧Ｖｍｃによって生じる干渉を無効にする。
【００２０】
実際には、インバータは完全ではなく反転された信号で位相遅れを生じる。この遅延はコモンモード電圧により生じる干渉の無効化の効果を低減する。ここで非ヌル（ｎｏｎ−ｎｕｌｌ）遅延の場合を考えてみる：周波数領域のインバータＩ３の伝達関数は−ｅ−ｉΦになるが、ここで−ｉΦはインバータによって引き起こされる位相遅れを表している。
【００２１】
この周波数領域では、端子Ａ、Ｂ、ａ、ｂの電圧を表す等式は以下のようになる：
ＶＡ＝ＶｄＡ＋Ｖｍｃ
ＶＢ＝ＶｄＢ＋Ｖｍｃ
Ｖ１＝Ｖｍｃ．（１−ｅ−ｉΦ）
Ｖａ＝ＶｄＡ＋Ｖ１＝ＶｄＡ＋Ｖｍｃ．（１−ｅ−ｉΦ）
Ｖｂ＝ＶｄＢ＋Ｖ１＝ＶｄＢ＋Ｖｍｃ．（１−ｅ−ｉΦ）
【００２２】
これらの等式は電圧ＶＡおよびＶＢがコモンモード電圧Ｖｍｃに左右されることを示している。したがって干渉の打ち消しは不完全なものである。
【００２３】
図２はインバータＩ３が完全でない場合にコモンモード干渉のよりよい低減を達成する第１の実施形態の回路を示している。この第２の実施例は先の実施形態を構成する手段と同一の手段を含んでいるが、加算回路Ｓ３およびＳ４の出力はそれぞれ端子ａおよびｂに直接接続されていない。したがって、この回路は以下のものを備えている：
加入者線に接続されるように構成された２個の端子ＡおよびＢ
加入者回路の各増幅器ＡＭＰ２およびＡＭＰ３の入力に接続された２個の出力端子ａおよびｂ
それぞれ、各増幅器ＡＭＰ１およびＡＭＰ４の出力に接続され、かつ入力−出力端子ＡおよびＢに接続された２個の入力端子ｃおよびｄ
端子Ａと端子Ｂとの間にある、抵抗が同じ２個の抵抗Ｒ１およびＲ２のブリッジ
ブリッジＲ１Ｒ２の中間地点に接続された入力を有するインバータＩ３
端子ｃおよびＡに接続された入力と、インバータＩ３の出力に接続された入力と、出力ａ２とを有する加算回路Ｓ３
端子ｄおよびＢに接続された入力と、インバータＩ３の出力に接続された入力と、出力ｂ２とを有する加算回路Ｓ４
【００２４】
この回路はさらに以下の手段を備えている：
端子Ａおよびｃに接続された入力と、出力とを有するインバータＩ１
端子Ｂおよびｄに接続された入力と、出力とを有するインバータＩ２
ブリッジＲ１Ｒ２の中間地点およびインバータＩ１の出力にそれぞれ接続された２個の入力と、出力ａ１とを有する加算回路Ｓ１
ブリッジＲ１Ｒ２の中間地点およびインバータＩ２の出力にそれぞれ接続された２個の入力と、出力ａ２とを有する加算回路Ｓ２
加算回路Ｓ１の出力ａ１に接続された逆相（ｉｎｖｅｒｔｉｎｇ）入力と、加算回路Ｓ３の出力ａ２に接続された正相（ｎｏｎ−ｉｎｖｅｒｔｉｎｇ）入力と、出力端子ａに接続された出力とを有する加算回路Ｓ５
加算回路Ｓ２の出力ｂ１に接続された逆相入力と、加算回路Ｓ４の出力ｂ２に接続された正相入力と、出力端子ｂに接続された出力とを有する加算回路Ｓ６
【００２５】
インバータＩ１、Ｉ２、Ｉ３は伝達関数−ｅ−ｉΦ１、−ｅ−ｉΦ２、−ｅ−ｉΦ３をそれぞれ有している。
【００２６】
本発明の装置の改良点は、各チャネルの入力電圧に残存する干渉を無効化する第２のフィードバック電圧をさらに加算することであり、この第２のフィードバック電圧はＶｍｃ．（１−ｅ−ｉΦ）に等しい。特にこの第２のフィードバック電圧は、第１のインバータＩ３に生じる遅延と同一の遅延を生じさせる第２のインバータを用いることによりこのチャネルに対応する入力電圧を反転することによって得られる。
【００２７】
入力−出力端子ＡおよびＢの電圧は以下の通りである：
ＶＡ＝ＶｄＡ＋Ｖｍｃ
ＶＢ＝ＶｄＢ＋Ｖｍｃ
Ｖ１＝−Ｖｍｃ．ｅ−ｉΦ３
【００２８】
加算回路Ｓ１の出力ａ１の電圧は以下の通りである：
Ｖａ１＝−ｅ−ｉΦ１．（ＶｄＡ＋Ｖｍｃ）＋（ＶＡ＋ＶＢ）／２＝−ＶｄＡ．ｅ−ｉΦ１＋Ｖｍｃ．（１−ｅ−ｉΦ１）
【００２９】
加算回路Ｓ２の出力ｂ１の電圧は以下の通りである：
Ｖｂ１＝−ｅ−ｉΦ２．（ＶｄＢ＋Ｖｍｃ）＋（ＶＡ＋ＶＢ）／２＝−ＶｄＢ．ｅ−ｉΦ２＋Ｖｍｃ．（１−ｅ−ｉΦ２）
【００３０】
加算回路Ｓ３の出力ａ２の電圧は以下の通りである：
Ｖａ２＝ＶｄＡ＋Ｖｍｃ−Ｖｍｃ．ｅ−ｉΦ３＝ＶｄＡ＋Ｖｍｃ．（１−ｅ−ｉΦ３）
【００３１】
加算回路Ｓ４の出力ｂ２の電圧は以下の通りである：
Ｖｂ２＝ＶｄＢ＋Ｖｍｃ−Ｖｍｃ．ｅ−ｉΦ３＝ＶｄＢ＋Ｖｍｃ．（１−ｅ−ｉΦ３）
【００３２】
加算回路Ｓ５の出力ａの電圧は以下の通りである：
Ｖａ＝Ｖａ２−Ｖａ１＝ＶｄＡ．（１＋ｅ−ｉΦ１）＋Ｖｍｃ．（ｅ−ｉΦ１−ｅ−ｉΦ３）
【００３３】
加算回路Ｓ６の出力ｂの電圧は以下の通りである：
Ｖｂ＝Ｖｂ２−Ｖｂ１＝ＶｄＢ．（１＋ｅ−ｉΦ２）＋Ｖｍｃ．（ｅ−ｉΦ２−ｅ−ｉΦ３）
【００３４】
インバータＩ１、Ｉ２、Ｉ３は同じ電気回路を有しているので、第一近似として、それらの伝達関数は−ｅ−ｉΦにすべて等しいと考えることができる。この結果、以下のようになる：
Ｖａ≒ＶｄＡ．（１＋ｅ−ｉΦ）≒２ＶｄＡ
Ｖｂ≒ＶｄＢ．（１＋ｅ−ｉΦ）≒２ＶｄＢ
【００３５】
インバータの遅延は非ヌルであるにもかかわらず、電圧Ｖａおよび電圧Ｖｂはコモンモード電圧Ｖｍｃの値とは独立していることに留意されたい。したがって、コモンモード電圧Ｖｍｃによって生じる干渉は除去される。同じことはコモンモード電流にも当てはまる。５０デシベルのコモンモード電圧および電流減衰度がこの第２の実施形態を用いて達成された。
【００３６】
図３は本発明による差動段の第２の実施形態の回路を示しており、これは図１に示した実施形態に比してよりよい干渉の低減を提供し、図２に示した実施形態に比して非常に小さい電力消費量を提供する。この回路は特に、図２の実施形態と同一の回路Ｄ２を備えているが、端子ＡおよびＢは差動段の入力−出力端子ではない。この入力−出力端子は端子Ａ’およびＢ’であり、それぞれ差動段の入力端子ｃおよびｄに、かつ付加的な干渉低減装置に接続されている。コモンモード電圧の第１の低減をもたらすために、この付加的な干渉低減装置は回路Ｄ２の上流側にあり、図１に示した差動段の構造に類似する構造を有している。この付加的な干渉低減装置は以下のものを備えている：
加入者線に接続されるように構成された２個の端子Ａ’およびＢ’
回路Ｄ２の入力ＡおよびＢにそれぞれ接続された２個の出力端子
加入者カードの２個の増幅器ＡＭＰ１およびＡＭＰ４の出力にそれぞれ接続され、かつ入力−出力端子Ａ’およびＢ’にそれぞれ接続された２個の端子ｃおよびｄ
端子Ａ’と端子Ｂ’との間にある、抵抗が同じ２個の抵抗Ｒ１’およびＲ２’を備えたブリッジ
ブリッジＲ１’Ｒ２’の中間地点に接続された入力を有するインバータＩ３’
端子ｃおよびＡ’に接続された入力と、インバータＩ３’の出力に接続された入力と、端子Ａに接続された出力とを有する加算回路Ｓ３’
端子ｄおよびＢ’に接続された入力と、インバータＩ３’の出力に接続された入力と、端子Ｂに接続された出力とを有する加算回路Ｓ４’
【００３７】
２つの電圧ＶＡ’およびＶＢ’は入力−出力端子Ａ’およびＢ’にそれぞれ存在しており、以下のようになる：
ＶＡ’＝ＶｄＡ’＋Ｖｍｃ
ＶＢ’＝ＶｄＢ’＋Ｖｍｃ
ここで、ＶｄＡ’＝−ＶｄＢ’である。ＶｄＡ’は端子Ａ’の差動信号の電圧であり、ＶｄＢ’は端子Ｂ’の差動信号の電圧であり、Ｖｍｃは端子Ａ’およびＢ’のコモンモード電圧である。
【００３８】
ブリッジＲ１’Ｒ２’の中間地点は、コモンモードで加入者線に印加された電圧Ｖｍｃに等しい電圧（ＶＡ’＋ＶＢ’）／２を供給する。インバータＩ３’が入力信号と出力信号との間に時間遅延のない完全なインバータの場合、その伝達関数は単純に−１である。インバータＩ３’の出力はフィードバック電圧Ｖ３＝−（ＶＡ’＋ＶＢ’）／２＝−Ｖｍｃを供給する。
【００３９】
加算回路Ｓ３’はコモンモード電圧Ｖｍｃを打ち消すために入力電圧ＶＡ’にＶ３を加算する。したがって、それは端子Ａに以下の電圧を供給する：
ＶＡ＝ＶｄＡ’
【００４０】
次いで同様に、加算回路Ｓ４’の出力は端子Ｂに以下の電圧を供給する：
ＶＢ＝ＶｄＢ’
【００４１】
回路Ｄ２に供給された差動信号の電圧ＶＡは、構成要素Ｒ１’、Ｒ２’、Ｉ３’が完全である程度にまでコモンモード電圧Ｖｍｃとは独立している。したがって、このコモンモード電圧により構成されたこの干渉は除去される（あるいは少なくとも低減される）。同じことは電圧ＶＢにも当てはまる。したがって、この付加的な装置はコモンモード電圧Ｖｍｃによって生じる干渉の第１の低減を提供するが、さらにこの付加的な装置によって、電力消費量がより小さくなるように回路Ｄ２を設計することができる。
【００４２】
これは端子ＡおよびＢのコモンモード電圧が除去された（あるいは少なくとも大幅に低減された）ために、インバータＩ１、Ｉ２、Ｉ３の入力に印加された電圧が低減されたことによるものである。次に、飽和のリスクを負うことなくより低い電圧でインバータの入力に給電することが可能となる。しかし、インバータＩ３’は高いコモンモード電圧で動作することができなければならない。このため、インバータＩ３’は高い供給電圧を必要とする。インバータＩ３’が高電圧の給電を必要とする唯一のインバータであるために、全体的にエネルギーは節約されるが、図２に示した実施形態では、３個のインバータＩ１、Ｉ２、Ｉ３は高電圧で給電されなければならない。
【００４３】
インバータＩ３’の電力消費量を低減するために、この第２の実施形態は変形されてよい。この変形は０より大きく１より小さい利得ｋを有するインバータＩ３’を使用することにある。その結果以下のようになる：
ＶＡ＝ＶｄＡ＋Ｖｍｃ．（１−ｋ）
ＶＢ＝ＶｄＢ＋Ｖｍｃ．（１−ｋ）
【００４４】
したがって、このインバータＩ３’によるコモンモード電圧Ｖｍｃの無効化は完全ではないが、インバータＩ１、Ｉ２、Ｉ３を備えた次の段において完全となろう。次に他方では、インバータＩ３’はインバータＩ３’の電力消費量を低減する、より低い供給電圧を必要とする。ｋの値はコモンモード電圧およびコモンモード電流の振幅状態および必要となる全体的な電力消費量を考慮して選択される。
【図面の簡単な説明】
【００４５】
【図１】米国特許第４，６１２，４１７号明細書に記載されたコモンモードで加入者線に印加された電圧または電流によって生じる干渉を低減する手段と類似する手段を備えた差動入力段の一実施形態を示す回路図である。
【図２】コモンモード干渉のよりよい低減を提供する本発明による差動段の第１の実施形態を示す回路図である。
【図３】図２に示した実施形態よりも電力消費量が著しく低い本発明による差動段の第２の実施形態を示す回路図である。
【図１】
2005516449.tif 000003
【図２】
2005516449.tif 000004
【図３】
2005516449.tif 000005
【国際調査報告】
2005516449.tif 000006
2005516449.tif 000007
2005516449.tif 000008
2005516449.tif 000009