(57)【要約】  液晶表示装置（１００）は、ＬＣＤ表示スクリーン（１０２）と、列ドライバ手段（１０５）と、Ｎ個の行スライス（６３．１，４２．１）を備えた行ドライバ手段（１０６）と、を含み、ここで、ＮはＬＣＤ表示スクリーン（１０２）の行電極（２）の個数である。さらに、装置（１００）は、ｐ個の直交関数の組を受け取る入力（４４）を含む。この入力（４４）は、列ドライバ手段（１０５）および行ドライバ手段（１０６）に接続される。各行スライス（６３．１，４２．１）は、ｐ個の直交関数の組から直交関数を選択する関数セレクタ（６３．ｎ）と、入力に供給されたクロック信号に応じて行選択情報を行電極（２）へ送る時分割多重方式デコーダ（４０．ｎ）と、を含む。
2005513538.tif 000002
【特許請求の範囲】
【請求項１】
ＬＣＤ表示スクリーンと、
列ドライバ手段と、
前記ＬＣＤ表示スクリーンの行電極の個数であるＮ個の行スライスを有する行ドライバ手段と、
前記列ドライバ手段および前記行ドライバ手段に接続され、ｐ個の直交関数の組を受け取る入力と、
を備え、
各行スライスは、
前記ｐ個の直交関数の組から直交関数を選択する関数セレクタと、
その入力に供給されたクロック信号に応じて行選択情報を前記行電極へ送る時分割多重方式デコーダと、
を含む、
液晶表示装置。
【請求項２】
制御ロジックをさらに備える、請求項１に記載の装置。
【請求項３】
前記制御ロジックは、
Ｎ個の行からｐ個の行を選択する行選択生成器としての機能する状態機械と、
ＲＡＭアドレス生成器と、
を含む、請求項２に記載の装置。
【請求項４】
前記制御ロジックは、
時分割多重化方式（ＴＤＭ）アクセスコントローラと、
時分割多重化方式（ＴＤＭ）アクセスエンコーダと、
を含む、請求項２または３に記載の装置。
【請求項５】
前記制御ロジックは、クロックバスおよび選択バスを介して、前記行ドライバ手段に接続されている、請求項３と組み合わされた請求項４に記載の装置。
【請求項６】
ｐ個の行のブロックに分割されたＲＡＭをさらに備える、請求項１乃至５のいずれか一項に記載の装置。
【請求項７】
前記表示スクリーン内にスクローリング領域を画定できるようにされた、請求項１乃至６のいずれか一項に記載の装置。
【請求項８】
ＭＲＡ駆動技術が利用される、請求項１乃至７のいずれか一項に記載の装置。
【請求項９】
前記行電極に供給される出力信号の選択は前記ｐ個の直交関数の組から選択された直交関数に依存する、請求項８に記載の装置。
【請求項１０】
前記行スライスの前記関数セレクタは、前の関数セレクタによって使用された直交関数の番号から適切な直交関数の選択を計算することができるように相互接続されている、請求項１乃至９のいずれか一項に記載の装置。
【請求項１１】
いくつかの中間行が前記表示スクリーンの範囲内で無効状態になることを定めることができるようにされた、請求項２または３に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶ディスプレイ（ＬＣＤ）に使用する改良型ドライバに関する。特に、本発明は、ＬＣＤ用表示ドライバにおける行選択機能の自由なプログラマビリティに関する。
【背景技術】
【０００２】
現在のＬＣＤディスプレイは、行ドライバと列ドライバを有する。これらのドライバは、典型的に、メモリユニット（例えば、ランダム・アクセス・メモリ（ＲＡＭ））を含む。ＬＣＤスクリーンに表示される内容は、このメモリに送り入れられる。その内容は、次に、適切なアドレッシングスキームを用いてメモリから取り出され、ＬＣＤスクリーンの対応した行および／または列に供給される。
【０００３】
ＬＣＤドライバの標準的な問題は、データをスクリーンに出力する際に様々な行を選択することである。例えば、スクローリングは、非常に複雑な動作である。現在のドライバは、屡々、メモリからデータを取り出すためメモリに供給される読み出しアドレスだけを変更する。表示行選択の順序は殆どの場合に変更されないか、または、変更することが非常に難しい。表示行選択の順序を変更するためには、非常に多数のマルチプレクサと配線が必要になる。スクリーン上の様々の場所にＲＡＭデータを表示することは非常に複雑である。特に、複数行に亘るアドレッシング（ＭＲＡ）の場合、これは、非常に複雑なＲＡＭアドレススキームを要求する。
【０００４】
従来のＬＣＤディスプレイ駆動スキームの一例は、図１Ａおよび１Ｂに示されている。図１Ａには、ＲＡＭセルの内容が適切な読み出しアドレスをＲＡＭ１０の左側の入力へ供給することによって取り出される状況が表されている。スタートアドレス’０’を供給することによってアドレス指定可能になる１番目のＲＡＭセルの内容は、ＬＣＤ表示スクリーン１１の１番上の行１２．１に供給される。次のＲＡＭセル（アドレス’１’）の内容は２番目の行１２．２に供給され、以下同様である。アプリケーションプログラムまたはユーザがスクリーン１１上でスクローリング機能を実行するならば、行の内容は、スクローリングの方向に応じて垂直上向きまたは下向きにシフトされなければならない。一例が図１Ｂに示されている。スタートアドレスのＲＡＭ１３．１の内容は、行１２．１に表示され、次のＲＡＭセルの内容は、次の行１２．１＋１に表示され、以下同様に続く。ＬＣＤスクリーン１１上の１番目の行１２．１に表示される情報を定めるスタートアドレスは、ここでは、別のＲＡＭセル、即ち、ＲＡＭセル１３．１をアドレス指定する。換言すると、現在の実装形態では、スクローリング機能は、ＲＡＭ１０の読み出しアドレスを変更することによって実現される。
【０００５】
同じ原理が図２Ａおよび２Ｂに示されているが、いわゆるＭＲＡスキームが使用されている点だけが異なる。このようなＭＲＡ実装形態では、複数のＬＣＤ行が同時にアドレス指定される。図２Ａに示されるように、各ＲＡＭセルは、４行の表示行の内容を格納する。スタートアドレス’０’をＭＲＡ  ＲＡＭ１４に供給することにより、行１２．１乃至１２．４の内容はＲＡＭ１４から取り出される。スクローリング機能を実施するとき、図２Ｂに示されるように、常に４行が一体的にスクロールされる。２番目のＲＡＭセル１５．２の内容は、表示スクリーン１１の最後の４行１２．ｎ乃至１２．ｎ＋３へ送り入れられる。ＭＲＡ  ＲＡＭを用いることにより、自由にプログラム可能なスクローリングを実施しようとするときは、複雑なＲＡＭアドレッシングスキーム、または、複数のＲＡＭアクセスサイクルを備えたスキームが要求されるであろう。スクローリングは、同時に選択された行数ｐの倍数に制限される（図２Ａおよび２Ｂでは、ｐ＝４）。
【０００６】
ディスプレイのサイズが大きくなると、ｐの値も増加する。これは、スクローリングの自由度を減少させる。解決法は、もっと複雑な方法でＲＡＭを読み出すことであろう。しかし、そのためには、複雑なＲＡＭアドレッシング、または、多重ＲＡＭアクセスが必要である。第１のアプローチはアドレスデコーディングを大量に突発させる。第２のアプローチはＲＡＭの後にメモリを必要とする。
【０００７】
省電力消費を要求する結果として導かれるのは、ｐ値が適応可能な実装形態である。なぜならば、最適ｐ値は様々の多重度に対して変化するからである。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＬＣＤ表示スクリーンの行のアドレッシングには、より多くの自由度とフレキシビリティとがさらに要望されている。これにより、スクローリング、表示スクリーン上に自由にプログラム可能なアクティブ領域を備えた自由にプログラム可能な多重度、一つの表示スクリーン上の複数のアクティブ領域、Ｙ方向の鏡映、チップ・オン・グラス（ＣＯＧ）またはテープ・キャリア・パッケージング（ＴＣＰ）などの機能をサポートすることが可能になる。
【０００９】
本発明の目的は、公知の方法の欠点を克服するスキームを提供することである。
【００１０】
本発明の目的は、ＬＣＤドライバメモリの内容を任意の所望の表示行に書き込むことができるスキームを提供することである。
【００１１】
本発明の目的は、自由にプログラム可能な、行の選択を可能にさせるスキームを提供することである。
【課題を解決するための手段】
【００１２】
上記の目的およびその他の目的は、ＬＣＤ表示スクリーンと、列ドライバ手段と、複数の行スライスを有する行ドライバ手段と、を備える液晶表示装置によって実現される。この表示装置は、直交関数の組を受け取る入力をさらに含み、前記入力は、列ドライバ手段および行ドライバ手段に接続される。各行スライスは、直交関数の組から一の直交関数を選択する関数セレクタと、その入力に供給されたクロック信号に応じて、ＬＣＤ表示スクリーンの行電極へ行選択情報を送る時分割多重方式デコーダと、を含む。
【００１３】
本発明によれば、行は、ＲＡＭ内容を任意の所望の表示行へ書き込むため自由にプログラムされる。本発明は、ＬＣＤドライバメモリの内容を所望の表示行へ書き込むことを可能にするスキームに関係する。さらに、本発明のスキームは、行の選択を自由にプログラムすることを可能にする。
【００１４】
さらなる有利な実施態様は、請求項２乃至１１に記載されている。
【００１５】
本発明と本発明の更なる目的および効果のより完全な説明のために添付図面と併せて以下の記述が参照される。
【発明を実施するための最良の形態】
【００１６】
本発明の種々の実施形態を説明する前に、典型的な液晶ディスプレイ（ＬＣＤ）装置１を簡単に説明する。ＬＣＤ装置１は、図３に示されるように、典型的に、（水平ラインとして示されている）行または選択電極２が設けられた第１の基板と、（垂直ラインとして示されている）列またはデータ電極３が設けられた第２の基板と、を含む。行電極２と列電極３の重なる部分は画素４を画成する。さらに、ＬＣＤ装置１は、表示される像に従って列電極３を駆動する駆動手段５と、行電極２を駆動する駆動手段６と、を含む。
【００１７】
本発明の第１実施形態によれば、図４に示されるように状態機械３０が利用される。この状態機械３０は、表示スクリーンの行２を選択するシーケンスを担う（そのような表示スクリーンは、行電極２と列電極３の簡単なマトリックスによって図４に示されていることに注意すべきである。）。状態機械３０の他に、ＲＡＭアドレス生成器３２と、時分割多重方式（ＴＤＭ）アクセスコントローラ３３と、ＴＤＭエンコーダ３４と、を含む制御ロジック３１が存在する。制御ロジック３１は、クロックバス３５および選択バス３６を介して、行ドライバ手段３７に接続される。物理的なバスラインの本数を減少させるため、ＴＤＭスキームが利用される。データは、選択バス３６を介して、行ドライバ手段３７の個々の行スライス３９．１−３９．ｎに供給され、クロックバス３５を介して供給されるクロック信号は、実際にデータを取り扱う／処理する行スライスを決める。ＲＡＭアドレス生成器３２によって生成されたアドレスは、データを取り出すため、配線４３を介して、ＲＡＭ５０へ供給される。これらのデータは、次に、直交関数の組Ｆｉ＝｛ｆ０，．．．ｆｐ−１｝と一緒に列ドライバ手段１０５を用いて処理され、その後、表示スクリーンの列電極３へ供給される。直交関数は、入力４４を介して、列ドライバ手段１０５へ送られる。
【００１８】
ＲＡＭ５０（図５を参照）は、ｐ行からなるブロックに分割され、常に、ｐ行が一括してアクセスされる（ｐはＭＲＡ駆動技術において同時に選択される行数である。）。即ち、各ＲＡＭセルは、ｐ個のデータエントリーを格納する。本例では、ｐ＝４であり、スタートアドレスは２である（図５を参照）。したがって、ｐ行からなるＭＲＡブロックの一つずつに１個のアドレスだけがあればよい。これにより、ＲＡＭデコーディングがずっと簡単になり、ＲＡＭ５０はより小さくなる。十分なフレキシビリティを得るため、ＲＡＭブロックのデータは、所望のｐ行の表示行へ出力することができる（一例として、図５を参照のこと）。表示スクリーン５１の行は隣接していなくてもよい。これは制御ロジック３１の一部分である状態機械３０によって行われ、各チップの要求に適合するようにカットしてもよい。制御ロジック３１は、ｐ個の行アドレスの組を出力３８に生成する。行アドレスは、次に、エンコーディング用のＴＤＭスキームを使用して符号化され、行スライス３９．１−３９．ｎへ送られる。各行スライス３９．１−３９．ｎは、受信したＴＤＭ信号を復号化するＴＤＭデコーダ４０．ｎと、ｐ行だけが１個のタイムスロットで選択されるので、１個のタイムスロット用の選択信号を保持するレベルシフタ４１．ｎと、を有する。ＴＤＭデコーダの出力における出力信号は、０ＶまたはＶｄｄのいずれかである。レベルシフタ４１．ｎは、０ＶまたはＶｌｃｄをとるように電位をシフトする。レベルシフタ４１．ｎは、対応した行出力パッド４２．ｎと、表示スクリーンの行電極２に接続される。尚、ｐは任意の数でもよく、即ち、ｐ＝１，２，３．．．でもよい。レベルシフタ４１．ｎと、その他の部品の大半は、従来技術でよく知られた標準部品である。
【００１９】
図５に示されるように、本発明を用いることにより、表示スクリーン５１内にスクローリング領域５２を定めることができる。このスクローリング領域５２内で行を自由にスクロールすることが可能である。尚、明瞭にするために、ＲＡＭ５０は、表示スクリーン５１の行にそのまま接続されている。実際には、このような直接的な接続は存在しない。なぜならば、ＲＡＭ５０と表示スクリーンとの間には少なくとも列ドライバ手段１０５が設けられるからである。図５は、ＲＡＭセルと、表示スクリーン５１の対応した行との間の論理関係を示している。
【００２０】
一実施形態によれば、以下の駆動スキームを使用することができる。基本的な考え方は、常にアドレス’０’でＲＡＭ５０の読み出しを開始し、ある種のプログラムされた設定条件に応じて行の選択を変更することである。ｐ＝８であるとき、８種類の直交関数Ｆｉ＝｛ｆ０．．．ｆｐ−１｝が利用されても良い。これらの直交関数Ｆｉは、表示スクリーン５１の行スライスに与えられる。行パッド４２．ｎに供給される出力信号の選択は、これらの直交関数Ｆｉに依存する。表示スクリーン５１の各行は、それぞれの行が電圧ＶｌｃｄまたはＶｓｓで駆動されなければならないときを知らせる対応した選択信号をもつ。選択されていないときの他の全ての行は電圧Ｖｃで駆動される。注意すべきは、Ｖｃ＝Ｖｌｃｄ／２であり、ここで、Ｖｌｃｄは表示スクリーンの供給電圧である。行パッド４２．ｎに供給される出力信号の選択は、以下の３個の信号に依存する（より詳しくは図１０に関連して説明される）。
【００２１】
−直交関数Ｆｉ（当該特定の行に適用された関数）はＶｌｃｄとＶｓｓとの間で切り替わる。
【００２２】
−選択行信号（ｒｏｗ＿ｓｅｌ）は、選択された直交関数Ｆｉの信号とＶｃとの間で切り替わる。
【００２３】
−ブレーク・ビフォー・メーク用およびテスティング用トライステート信号（ｒｃ＿ｔｒｉｓｔａｔｅ）：全てのスイッチは開いている。行と列は、ブロックで多重化され、テスタボード上で短絡される。したがって、選択されていない行パッド４２．ｎはトライステートでなければならない。
【００２４】
このようにして任意の所望の出力パターンを生成することが可能である。状態機械３０と行スライス３９．ｎとの間のインタフェースは、常に同じ状態のままである。これにより、再使用性の改良という効果が得られ、本発明を実施するＬＣＤ製品の製品化に要する時間が短縮される。
【００２５】
別の実施形態は、図６および７に関連して説明される。この実施形態は、データが表示されるべき場所で、表示スクリーンの列電極に適用される関数と行電極に適用される関数との直接的な対応関係を要求するＭＲＡ駆動技術に基づいている。したがって、十分なフレキシビリティを得るため、ｐ個の行関数のうち特定の行として出力される行関数を選択することができなければならない。提案されたシステム６０（図６を参照）は、隣接する出力段で使用される関数の番号から適切な関数の選択を計算する。表示装置のデジタル部と関数セレクタ６３．ｎとの間の相互連絡は、初期値ＩＯと、関数０で始まる場所に関する情報と、に限定される（図６を参照）。直交関数Ｆｉの配信は循環するので、＋１回路６１は、この循環を追跡するため、各関数セレクタ６３．ｎで使用できる。＋１回路６１は、その出力を強制的に零にするオーバーライドをもつ。関数Ｆは、必要に応じて、カウント値をＲＡＭの構造に適合させるため使用される。関数セレクタ６３．１、６３．２および６３．３の出力６２．１、６２．２および６２．３は、表示スクリーンの行電極パッドに接続される（図６に示されない）。
【００２６】
次に、本発明による２例を説明する。これらの２例は、８個の直交関数Ｆｉを使用するシステム６０が利用されることを前提としている。合計で３ビットしかないので、７から０へ巡回（ロールオーバー）する。第１の例は図８Ａに示されている。初期値はＩＯ＝５である。第１の行スライス６３．１の＋１回路６１は、初期値に＋１を加算する。その結果（ＩＯ＋１＝６）は、第１のボックス７１．１の底に与えられる。このステップは、行スライス６３．２で繰り返され、その結果として７が得られる。上述のように巡回は７で行われる。すなわち、次の行スライス６３．３は、結果として０を出力する。図８Ａに示されるように、いくつかの中間行は無効状態にされる。これらの行の背景は灰色で示されている。最後の中間行７１．ｘを表現する行スライスに対応した行スライスの後の行スライス７１．ｘ＋１は、再び０で始まる。なぜならば、関数０がその＋１回路６１に適用されるからである。図８Ａの右側に概略的に示されているように、ある中間行が無効状態にされることにより、表示スクリーン７２上の対応した領域７３を飛ばすことができる。
【００２７】
第２の例は図８Ｂに示されている。本例では、行スライス８１と８２の二つの領域が無効状態にされている。これらの二つの領域８１、８２は、スクリーン９０上の二つの行ブロック９１および９２に対応する。これらの二つのブロック９１および９２の全ての行は、本例では使用されない。関数０は、第１の行８４．１に対応する第１のアクティブ行スライス８３．１を決める。＋１回路６１は、７に到達するまで、段階的に１を加算する。行スライス８３．８で、巡回が生じる。次の行スライス８３．９は、再度、値０から始まる。
【００２８】
本発明によるシステム１００の別の実施形態は図９に示されている。このシステム１００は、行ドライバ手段１０６および列ドライバ手段１０５を備える。データは、ＲＡＭ５０から取得され、バス１０３を介して、列ドライバ１０５へ転送される。表示スクリーン１０２の所望の画素４を照明するため、直交関数ｆ０．．．ｆｐ−１の組Ｆｉが、ライン４４を介して、行ドライバ手段１０６および列ドライバ手段１０５へ供給される。図９に概略的に示されるように、行ドライバ手段１０６は、ｐ個の行スライスのアレイを含み、各行スライスは、少なくとも一つの関数セレクタ６３．ｎと行パッド４２．ｎとを有する。関数セレクタ６３．ｎは、図６に関して説明した関数セレクタと同様でもよい。
【００２９】
別の実施形態の一部が図１０に示されている。この図は、電圧ＶｌｃｄおよびＶｓｓと、選択行信号（ｒｏｗ＿ｓｅｌ）と、トライステート信号（ｒｃ＿ｔｒｉｓｔａｔｅ）との間の関係を示している。ＴＤＭデコーダは、クロックバス３５を介して供給されたクロック信号に応じて行の選択を実行し、関数セレクタ６３．１は、直交関数ｆ０．．．ｆｐ−１の組Ｆｉの中から一つの関数を選択する。トライステート信号（ｒｃ＿ｔｒｉｓｔａｔｅ）は、ブレーク・ビフォー・メークとテスティングのため供給される。レベルシフタは、出力信号を伝送ゲートスイッチ４５．１へ供給する。伝送ゲートスイッチ４５．１は、レベルシフタ４１．１の出力信号によって制御される。スイッチ４５．１の出力で、以下の電圧：Ｖｌｃｄ、Ｖｓｓ、Ｖｃのうちの一つが利用できるようにされる。
【００３０】
図面および明細書には本発明の好ましい実施形態が記載され、特定の用語が使用されているが、記載された内容は、総称的かつ記述的な意味だけで用語を使用するものであり、限定の目的で使用するものではない。
【図面の簡単な説明】
【００３１】
【図１Ａ】従来の表示装置におけるＲＡＭのセルと表示スクリーンの行との間の関係を表す概略的な図である。
【図１Ｂ】従来の表示装置における４行のスクローリングの実現法を表す概略的な図である。
【図２Ａ】従来のＭＲＡ表示装置におけるＲＡＭのセルと表示スクリーンの行との間の関係を表す概略的な図である。
【図２Ｂ】従来のＭＲＡ表示装置における８行のスクローリングの実現法を表す概略的な図である。
【図３】従来の表示装置の概略的なブロック図である。
【図４】本発明による表示装置の一部の概略的なブロック図である。
【図５】本発明によるＭＲＡ表示装置（ｐ＝４の場合）におけるスクローリングの実現法を表す概略的な図である。
【図６】本発明による表示装置の一部の概略的なブロック図である。
【図７】本発明による４行が同時に選択される表示装置におけるスクローリングの実現法を表す概略的な図である。
【図８Ａ】本発明による一応用例を表す概略的な図である。
【図８Ｂ】本発明による別の応用例を表す概略的な図である。
【図９】本発明による表示装置の概略的なブロック図である。
【図１０】本発明による表示装置の一部の概略的なブロック図である。
【図１Ａ】
2005513538.tif 000003
【図１Ｂ】
2005513538.tif 000004
【図２Ａ】
2005513538.tif 000005
【図２Ｂ】
2005513538.tif 000006
【図３】
2005513538.tif 000007
【図４】
2005513538.tif 000008
【図５】
2005513538.tif 000009
【図６】
2005513538.tif 000010
【図７】
2005513538.tif 000011
【図８Ａ】
2005513538.tif 000012
【図８Ｂ】
2005513538.tif 000013
【図９】
2005513538.tif 000014
【図１０】
2005513538.tif 000015
【国際調査報告】
2005513538.tif 000016
2005513538.tif 000017