(57)【要約】  アクティブマトリクス型エレクトロルミネッセンス表示装置は、画素アレイ１０を有しており、それぞれの画素は、複数の電流駆動表示素子１１ａ−ｄを有しており、たとえば、有機エレクトロルミネッセント材料を含んでいる。この複数の電流駆動表示素子は、互いに直列接続されており、それぞれの直列接続構成を流れる電流を制御するために作用可能な駆動手段１２に接続されている。このように、それぞれの画素をさらに分割することで、電源ラインに沿って生じる高い電圧降下が低減され、これにより、表示領域にわたる表示素子からの光出力の一様性を向上することができる。
2005513554.tif 000002
【特許請求の範囲】
【請求項１】
それぞれの画素が複数のエレクトロルミネッセント表示素子を有する画素からなるマトリクスアレイと、駆動手段に印加される駆動信号に従い該複数の表示素子のそれぞれを流れる電流を制御するための駆動手段とを有するアクティブマトリクス型エレクトロルミネッセント表示装置であって、
該複数の表示素子、及びそれぞれの画素の該駆動手段は、直列に配置されて接続される、
アクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項２】
該直列の配置は、第一の供給ラインと第二の供給ラインの間に接続される、
請求項１記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項３】
該画素は、行及び列に配置され、画素からなる行のそれぞれは、関連する選択ラインを有し、画素からなる列のそれぞれは、関連するデータラインを有し、それぞれの画素は、アドレス指定期間の間に印加された行選択信号に応答して、該関連する選択ラインにより制御されるアドレス指定スイッチをさらに有する、
請求項１記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項４】
該駆動手段のそれぞれは、駆動トランジスタを有しており、該駆動トランジスタのゲートは、それぞれのアドレス指定期間の間に駆動信号が該ゲートに印加されるために、それぞれのアドレス指定スイッチを介してその関連するデータラインに接続される、
請求項３記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項５】
該駆動信号は、該ゲートに印加される前に変更される、
請求項４記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項６】
該画素のそれぞれは、アドレス指定期間の後に、それぞれの駆動トランジスタのゲートの、該駆動信号により決定されるゲート電圧を蓄積するためのキャパシタを有する、
請求項４記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項７】
該直列の配置における表示素子のそれぞれは、それぞれの表示素子を流れる電流を個々に制御するための関連する制御手段を有する、
請求項１乃至６のいずれか記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項８】
該制御手段のそれぞれは、シャントトランジスタを有しており、該シャントトランジスタの電流伝送端子は、それぞれの表示素子と並列に接続されており、該シャントトランジスタのゲートは、アドレス指定期間の間に該シャントトランジスタの該ゲートに該制御信号が印加されるために作用可能な制御スイッチを介して、それぞれの制御ラインに接続される、
請求項７記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項９】
該シャントトランジスタの該ゲートは、対応する制御信号により決定されるゲート電圧を蓄積する関連されるキャパシタを有する、
請求項８記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項１０】
該シャントトランジスタの該ゲートに関連される該キャパシタンスのそれぞれは、固定された基準電位に接続される、
請求項９記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項１１】
該制御信号は、該シャントトランジスタをそのオフ状態とオン状態に切り替えるために効果的なデジタル信号を有する、
請求項９記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項１２】
該シャントトランジスタの該ゲートに関連される該キャパシタのそれぞれは、それぞれのシャントトランジスタの該ゲートと電流伝送端子の間に接続される、
請求項９記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項１３】
該制御信号は、連続する値の範囲で、それぞれの表示素子を流れる電流を調節するために効果的なアナログ信号を含む、
請求項８、９又は１２記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項１４】
該シャントトランジスタの該電流伝送端子は、アドレス指定期間の間に、固定された基準電位に維持される、
請求項１３記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項１５】
それぞれの画素は、互いに直列に接続される同じ色出力に関する複数のエレクトロルミネッセント表示素子を有する、
請求項１乃至１４のいずれか記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【請求項１６】
それぞれの画素は、３つのエレクトロルミネッセント表示素子を有し、該３つのエレクトロルミネッセント表示素子のそれぞれは、異なる色出力に対応し、互いに直列に接続される、
請求項７乃至１４のいずれか記載のアクティブマトリクス型エレクトロルミネッセント表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、それぞれの画素が複数のエレクトロルミネッセント表示素子を含んでいる画素からなるマトリクスアレイと、駆動手段に印加される駆動信号に従い該複数の表示素子のそれぞれを流れる電流を制御するための駆動手段とを有するアクティブマトリクス型エレクトロルミネッセント表示装置に関する。
【背景技術】
【０００２】
エレクトロルミネッセント表示素子、発光表示素子を利用したマトリクス型の表示装置が知られている。表示素子に関して、伝統的に、ＩＩＩ−Ｖ族の半導体元素を含んだ有機薄膜エレクトロルミネッセント素子及び発光ダイオード（ＬＥＤ）が使用されている。（有機）高分子エレクトロルミネッセント材料における最近の開発では、ビデオ表示の用途向けに実際に使用するための能力が示されている。かかる材料を使用したエレクトロルミネッセント素子は、一般に、一対の電極（アノード及びカソード）の間に挟まれる、半導体性の共役高分子からなる１以上の層を含んでおり、そのうちの１つの層は、透明であり、そのうちの他の層は、ホールすなわち電子を高分子層に注入するのに適した材料からなる。共役高分子の鎖を適切に選択することで、バンドギャップ、電子親和度及び高分子のイオン化ポテンシャルを調節することができる。かかる材料からなるアクティブレイヤは、ＣＶＤプロセスを使用して製造することができ、又は単に、可溶性の共役高分子の溶液を使用したスピンコーティング技術により製造することができる。これらの処理を通して、大型の発光表面を製造することができる。
【０００３】
有機エレクトロルミネッセント材料は、非常に効率がよく、比較的低い（ＤＣ）駆動電圧を必要とする点で利点を与える。さらに、従来のＬＣＤとは対照的に、バックライトを必要としない。簡単なマトリクス表示装置では、行と列の交点にある行のアドレス導体と列のアドレス導体とからなるセットの間に材料が供給され、これにより、エレクトロルミネッセント表示素子からなる行と列のアレイが形成される。有機エレクトロルミネッセント表示素子に関するダイオードのようなＩ−Ｖ族の特性のために、それぞれの素子は、表示機能とスイッチング機能の両者を提供可能であり、多重化された駆動動作を可能にする。従来の行に関してこの簡単なマトリクス構成をタイムスキャニングベースで駆動するとき、全体のフレーム時間のうちの僅かな時間のみの間に光を放出するため、それぞれの表示素子が駆動される。たとえば、Ｎ行を有するアレイの場合、それぞれの表示素子は、せいぜいｆ／Ｎに等しい周期の間に光を放出する。ここで、ｆは、フレーム（フィールド）周期である。ディスプレイから所望の平均輝度を得るために、それぞれの素子により生成されるピーク輝度は、要求される平均輝度の少なくともＮ倍でなければならず、及び表示素子のピーク電流は、平均電流の少なくともＮ倍でなければならない。結果的に生じる高いピーク電流は、特に、行アドレスの導体に沿った抵抗により引き起こされる電圧降下及び電力消失といった問題を引き起こす。
【０００４】
これらの問題に対する１つのソリューションは、画素をアクティブマトリクスに組み込むことであり、これにより、それぞれの画素は、行アドレス周期よりもかなり長い周期の間にその光出力を維持するように、表示素子への駆動電流を供給するために作用可能な表示素子及び関連するアドレス回路を有する。このように、たとえば、それぞれの画素回路には、それぞれの行アドレス周期において、フレーム周期当たり１回（表示データ）駆動信号がロードされる。この駆動信号は、記憶され、関連される画素の行が次にアドレス決定されるまで、フレーム周期の間に表示素子を流れる要求される駆動電流を維持するために有効である。これにより、Ｎ行をもつディスプレイについて約Ｎのファクタだけ、それぞれの表示素子により要求されるピーク輝度及びピーク電流が低減される。かかるアクティブマトリクス型のエレクトロルミネッセント表示装置の例は、ＥＰ−Ａ−０７１７４４６に記載されている。
【０００５】
図６は、従来のアクティブマトリクス型のエレクトロルミネッセント表示装置の画素を例示している。画素１０は、ＬＥＤ表示素子１１を有している。この表示素子１１は、一方の端で、駆動トランジスタ１２の電流伝送端子を介して、同じ行における全ての画素に対して共通の電源ライン１３に接続されている。表示素子１１の他方の端は、たとえば、接地電位である共通の基準電位に接続されている。電源ライン１３の電圧は、蓄積キャパシタ１４の一方の側に基準電位を供給するように、一定に維持される。駆動トランジスタ１２は、それぞれの表示素子１１を流れる電流を制御するために動作し、これにより、輝度が制御される。アドレス期間の間、駆動回路からの行を選択する信号に応答して、選択ライン１５に選択電圧が印加される。このため、駆動回路からのデータ信号に応答してデータライン１７に印加されるデータ電圧により、蓄積キャパシタ１４を所望の電圧に充電することができ、アドレストランジスタ１６はオンに切り替えられる。アドレス期間の後、選択電圧は除かれ、アドレストランジスタ１６はオフになる。データ電圧は、駆動トランジスタ１２のゲート電圧を維持しつつ、残りのフレーム周期の間にキャパシタ１４に蓄積される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このように対処されるアクティブマトリクス型エレクトロルミネッセント表示装置に関連する公知の問題は、それぞれの電源ラインに沿って、大きな電圧降下が生じることである。この電圧降下は、それぞれの電源ラインに接続される表示素子に接続される大電流による。この問題は、大型画面のディスプレイについて特に明らかである。これは、要求される電源ラインが比較的長く、所与の輝度のために全体として要求される電流が比較的高いためである。電源ラインの長さに沿って生成される電圧降下は、アレイにおける画素の位置に依存して、画素に印加される電圧における変動を引き起こす。したがって、所与の駆動電圧について、画素の光出力は、画素の位置、及びディスプレイにおける他の画素の輝度レベルに依存する。かかる影響は、表示された画像における非一様性として現れる。さらに、電源ラインの抵抗は、導体を加熱するために該抵抗を通して流れる電流を引き起こし、これにより、電力が浪費される。この浪費される電力は、Ｉ2Ｒに比例する。ここで、Ｉは電流であり、Ｒは抵抗である。
【０００７】
これらの大きな電圧降下及び浪費される電力の影響を低減するため、たとえば、該電源ラインの抵抗の断面を広くすることで、該抵抗を低減することができる。しかし、これについては実用上の制限が存在する。これは、導体の幅を増加することで、画素の開口が減少し、これにより、出力の輝度が低下するためである。
【０００８】
カラーアクティブマトリクス型エレクトロルミネッセントディスプレイは、カラー画素からなるマトリクスアレイを一般に有しており、それぞれのカラー画素は、先に説明されたタイプの３つのエレクトロルミネッセント表示素子を有している。これら３つの表示素子は、一般に、赤、緑及び青の光をそれぞれ放出する。それぞれ３つのカラー表示素子をアドレス指定することで、個々のそれぞれの画素は、ある範囲の色を放出することができる。表示素子がデジタル的にアドレス指定される場合、この場合、それぞれの表示素子をオン又はオフのいずれかとすることができ、表１に示されるように、８つの異なる色を達成することができる。しかし、アナログデータ信号でアドレス指定される場合、この場合、それぞれの表示素子は、ある範囲の強度で放出することができ、フルカラーの表示出力を達成することができる。
【０００９】
【表１】
2005513554.tif 000003
図７は、たとえば、カラーアクティブマトリクス型のＥＬ表示装置における従来のカラー画素用のアドレス指定回路を示している。画素１０は、赤のルミナンス、青のルミナンス及び緑のルミナンスのそれぞれに関する３つの個別に駆動されるＥＬ表示素子１１ａ，１１ｂ及び１１ｃを有している。それぞれの表示素子に関連するアドレス指定回路の動作は、図６の動作に類似している。カラー表示装置として動作するために、それぞれのカラー表示素子１１ａ，１１ｂ，１１ｃは、それ自身の駆動ＴＦＴ１２の電流伝送端子を介して、電源ライン１３に接続されている。
【００１０】
この構成では、それぞれの表示素子１１ａ，１１ｂ及び１１ｃを流れる電流は、信号源、すなわち電源ライン１３から発生する。たとえば、明るさ最大（full brightness）で、それぞれの表示素子１１を電流ｊが流れる場合、電源ライン１３は、それぞれの画素に電流３×ｊを供給する必要がある。このことは、電圧降下の問題を悪化させる。
【００１１】
本発明の目的は、改善されたアクティブマトリクス型エレクトロルミネッセント表示装置を提供することにある。
本発明の別の目的は、電源ラインを流れる最大電流を低減することができるアクティブマトリクス型エレクトロルミネッセント表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明によれば、開始節に記載される種類のアクティブマトリクス型エレクトロルミネッセント表示装置が提供される。ここでは、複数の表示素子と、それぞれの画素の駆動手段とは、直列の配置で接続されている。
本発明により、本装置の動作における電源ラインについて受ける電圧降下を低減することができる。
【００１３】
本表示装置内のそれぞれの画素には、互いに直列に接続される複数の表示素子が設けられている。ある画素内での表示素子の結合された出力は、ある所与の駆動信号について従来の画素の配置における単一の表示素子からの出力と同じであることが調整される場合がある。しかし、複数の更に小さな表示素子を直列に接続することで、所定の輝度出力について該複数の更に小さな表示素子を駆動するために要求される電流が低減される。このことは、電源ラインに沿った電圧降下は、所与の電源ラインの寸法及び抵抗値について低減され、これにより、表示された画像における非一様性が低減される。たとえば、それぞれの表示素子が輝度を最大にして電流ｊを引き入れる場合、電源ラインからそれぞれの画素により引き込まれる最大の電流はｊである。また、この電流は、駆動手段が制御するために通常有する最大の電流でもある。電流の流れにより引き起こされる熱作用もまた低減され、これにより、浪費される電力を低減して、装置効率を向上することができる。
【００１４】
直列の配置では、表示素子は、同様な極性で、すなわち、直列の配置における第一の表示素子のカソードを次の表示素子のアノードに接続することで、互いに接続される。好ましくは、表示素子は、互いに直列に接続され、駆動手段は、一連の表示素子の一方の端に接続される。
駆動手段は、印加される駆動（データ）信号に従い、一連の表示素子に流れる電流ｊを制御する。このようにして、それぞれの画素について、全体の電流、したがって全体の光出力強度を制御することができる。
【００１５】
便利なことに、直列の配置は、第一の供給ラインと第二の供給ラインの間に接続される。この供給ラインは、たとえば、表示素子を駆動するための電流を供給し、実質的に一定の電圧に保持される電源ラインであり、さらに、該直列の配置のための電流ドレインとしての役割を果たすため、従来の装置におけるような、たとえばグランドといった固定された基準電位で保持される全ての画素に共通の共通ラインである場合もある。
【００１６】
従来のアクティブマトリクス型の表示装置におけるように、画素が行及び列に配列されるとき、画素からなる行のそれぞれは、関連される選択ラインを有することが好ましく、それぞれの画素は、アドレス指定スイッチを更に有している。このアドレス指定スイッチは、アドレス指定期間の間に、印加される行選択信号に応答して関連される選択ラインにより制御される。アドレス指定スイッチは、トランジスタであることが好ましく、このトランジスタのゲートは、そのそれぞれの選択ラインに接続されている。行選択信号は、関連される走査回路により発生される信号であって、選択ラインに印加される。従来の表示装置におけるように、画素は、次々と一度にアドレス指定されることが好ましい。
【００１７】
１つの画素に関する駆動手段のそれぞれは、駆動トランジスタを有していることが好ましく、この駆動トランジスタのゲートは、そのそれぞれのアドレス指定スイッチを介して、関連されるデータラインに接続され、駆動信号は、そのそれぞれのアドレス指定期間の間にゲートに印加される。アドレス指定期間の間、データラインからの駆動信号は、ゲート電圧の形式で、駆動トランジスタのゲートに転送される。この駆動信号は、駆動トランジスタのゲートに印加される前に、たとえば、カレントミラー回路又は閾値補償回路のような様々な駆動回路で変更される場合がある。
【００１８】
慣習的であるように、それぞれの画素は、次のアドレス指定期間で、それぞれの駆動トランジスタのゲートでの駆動信号により決定されるゲート電圧を蓄積するためのキャパシタンスをさらに有していることが好ましい。
【００１９】
１つの好適な実施の形態では、ある画素における表示素子は、異なる色からなり、従来のカラーディスプレイにおけるように、それぞれ赤、青及び緑であることが好ましい。それぞれの表示素子の個々の強度を制御することで、カラー画像を表示装置に形成することができる。このように、直列の配置におけるそれぞれの素子は、該素子を流れる電流を個別に制御するための関連する制御手段を有することが好ましい。動作において、それぞれの制御手段は、ある画素でのその関連する表示素子を流れる電流を制御し、これにより、該画素の出力カラーを制御することができる。
【００２０】
この場合、それぞれの制御手段は、シャントトランジスタを有しており、該シャントトランジスタの電流伝送端子は、それぞれの表示素子と並列に接続されており、該シャントトランジスタのゲートは、アドレス指定期間の間に、制御信号が該シャントトランジスタのゲートに印加されるように作用可能な制御スイッチを介して、それぞれの制御ラインに接続されている。
【００２１】
かかるカラー表示装置では、それぞれの画素の色出力は、それぞれのシャントトランジスタのゲートに印加される制御信号に応答して、シャントトランジスタにより制御される。このように、シャントトランジスタは、直列の配置を流れる電流をそれらの対応する表示素子にそらすために作用することができる。たとえば、表１を参照して、ある所与の画素から黄色の出力が望まれる場合には、青の表示素子に対応するシャントトランジスタは、該青の表示素子から電流がそれるように、オンに切り替わる。これは、赤の表示素子及び青の表示素子からの出力に影響を与えることはない。
【００２２】
この構成では、シャントトランジスタの電流伝送端子は、駆動手段と固定された基準電位、好ましくは共通ラインとの間に直列に接続されていることが好ましい。
それぞれの画素が複数の異なる色の表示素子を有する好適な実施の形態では、画素からなる列のそれぞれは、データラインに加えて、対応する数の関連する制御ラインを有している。駆動トランジスタに印加される駆動信号は、画素出力の明るさを制御する。シャントトランジスタに印加される制御信号は、画素出力の色を制御する。
【００２３】
それぞれの制御スイッチは、トランジスタであることが好ましく、このトランジスタのゲートは、対応する選択ラインに接続されている。それぞれの制御スイッチは、対応するアドレス指定期間の間に、対応する選択ラインに関して印加される行選択信号に応答してオンに切り替わる。したがって、この期間の間に、アドレス指定トランジスタ及び制御トランジスタは、行選択信号によりオンに切り替わる。この行選択信号により、データ信号及び制御信号を、それぞれの駆動トランジスタ及びシャントトランジスタのゲートに印加することができる。
【００２４】
シャントトランジスタのゲートは、関連するキャパシタを有することが好ましく、このキャパシタは、対応する制御信号により決定されるゲート電圧を蓄積する。行選択信号が除かれたとき、制御スイッチはオフに切り替わり、制御信号により設定されキャパシタに蓄積されているゲート電圧は、次のアドレス指定期間まで、残りのフレーム時間の間に対応するシャントトランジスタのゲートに保持される。
【００２５】
本発明の別の好適な実施の形態では、制御信号は、そのオフ状態とオン状態の間でシャントスイッチを切り替えるために効果的なデジタル信号を有している。オフ状態にあるシャントトランジスタは、その対応する表示素子をオン状態に切り替え、オン状態にあるシャントトランジスタは、その対応する表示素子をオフ状態に切り替える。したがって、それぞれ対応する表示素子は、デジタル駆動スキームに従ってオン状態又はオフ状態のいずれかに切り替えることができる。赤、青及び緑の表示素子から構成される装置について、８つの異なる色は、表１に示されるように達成することができる。先のように、それぞれの画素に関する駆動トランジスタは、それぞれの出力の明るさを制御するために、アナログデータ信号でアドレス指定される。好ましくは、シャントトランジスタのゲートに関連するそれぞれのキャパシタは、固定された基準電位、たとえば共通ラインに接続される。
【００２６】
このデジタルスキームは、表１で示される組み合わせを採用した８つの異なる色を提供することができる。しかし、フルカラー表示が要求される場合、アナログのアドレス指定スキームが適用される場合がある。
【００２７】
更に好適な実施の形態では、制御信号は、連続した値の範囲でそれぞれの表示素子を流れる電流を調節するために効果的なアナログ信号を有している。このようにして、表示素子の出力を所望のレベルに設定するために、シャント電流を制御することができる。シャントトランジスタは、電流源の分路としての役割を果たす。この実施の形態では、制御信号は、先に説明されたデジタルスキームに類似のやり方で、アドレス指定期間の間に、シャントトランジスタのゲートに印加される。しかし、シャントトランジスタの電流伝送端子は、アドレス指定期間の間に固定された基準電位で保持される。蓄積キャパシタは、シャントトランジスタのゲートと、たとえばソースである電流伝送端子との間に接続される。これにより、シャントトランジスタをプログラムする直流電圧が可能となる。アドレス指定期間の後、蓄積キャパシタは、それぞれのゲート−ソース間の電圧を保持する。
【００２８】
更に別の好適な実施の形態では、それぞれの画素は、互いに直列に接続される、同じ色出力に関する複数のエレクトロルミネッセント表示素子を有している。それぞれの表示素子は、それぞれの表示素子を流れる電流を個々に制御するための関連する制御手段を有する場合があり、又は有していない場合もある。
【００２９】
本発明に係るアクティブマトリクス型エレクトロルミネッセント表示装置の実施の形態は、添付図面を参照して、例を介して説明される。
図面は、単に概略を示しており、スケーリングするために描かれていない。同じ参照符号は、同じ又は類似の構成要素を示すために図面を通して使用されている。
【発明を実施するための最良の形態】
【００３０】
図１を参照して、アクティブマトリクス型の表示装置は、規則的に配置された画素からなる行及び列のマトリクスアレイを有するパネルを含んでおり、このパネルは、ブロック１０で示されており、行（選択）の導体と列（データ）の導体、すなわちライン１５とライン１７との交差するセットの間にある交差部分に位置されている。簡単さのために、この図では幾つかの画素のみが示されている。実際に、数百の画素からなる行と列が存在する場合がある。画素１０は、行・走査・駆動回路１８と、列・データ・駆動回路１９とを含む周辺駆動回路により、選択ライン１５及びデータライン１７のセットを介してアドレス指定される。この周辺駆動回路のそれぞれは、行及び列のそれぞれの導体のセットの端部に接続されている。
【００３１】
画素からなる行のそれぞれは、該行の画素にそれぞれのデータ信号をロードするように、回路１８により関連する行の導体１５に印加される選択信号により、フレーム周期において順次アドレス指定され、回路１９により列の導体に並列に供給されるそれぞれのデータ信号に従い、アドレス指定期間に続くフレーム周期において、それら個々の表示出力が決定される。それぞれの行がアドレス指定されたとき、データ信号は、適切な同期により、回路１９により供給される。
【００３２】
本装置の一般的な構成及び動作の態様は、EP-A-0717446号に記載される装置の構成及び動作の所定の態様に類似しており、これらの点における説明は参照マテリアルにより本実施の形態に組み込まれる。画素１０は、同じ色出力を有する４つのエレクトロルミネッセント表示素子１１ａ，１１ｂ，１１ｃ及び１１ｄを有しており、この４つのエレクトロルミネッセント表示素子は、直列の配置で同じ極性で接続されている。直列の配置における、ある表示素子のカソードは、次の表示素子のアノードに接続されている。
【００３３】
画素は、複数の直列接続された表示素子に更に分割されるので、画素を駆動するために必要とされる電流は、等価なサイズの単一の表示素子を有する画素を駆動するために必要とされる電流よりも少ない。これにより、特に電源ラインに沿って生じる有意な電圧降下を低減することができ、表示される画像における非一様性を低減することができる。図８のグラフにより示されるように、本装置の電力消費量も低減される。この図は、コンピュータモデルの２つのアクティブマトリクス型のエレクトロルミネッセント表示装置について、ディスプレイサイズに対する全体の電力消費量に関するプロットを示している。プロットＭは、公知の表示装置の電力消費量を示しており、その電力は、より大型ディスプレイサイズにつれて有意に上昇するように見える。一方、プロットＮは、図２の画素回路を有する表示装置に関するものであって、この表示装置では、４つのエレクトロルミネッセント表示素子が直列に接続されている。特に、より大型ディスプレイにつれて、この種の配置により、電力消費量における有意な低減が見られる。
【００３４】
図２を再び参照して、それぞれのエレクトロルミネッセント表示素子１１ａ〜１１ｄは、図２ではダイオード素子（ＬＥＤ）として表される有機発光ダイオードを有しており、１以上の有機エレクトロルミネッセント材料からなる活性層がその間に挟まれる一対の電極を有している。表示素子からなるアレイは、絶縁サポートの一方の側に、関連するアクティブマトリクス回路と共に搭載され、互いに関して横方向にサポート上に配置される。表示素子のカソード又はアノードのいずれかは、透過性の導電性材料から形成されている。サポートは、ガラスのような透明な材料からなる場合があり、基板に最も近い表示素子１１の電極は、ＩＴＯのような透過性の導電性材料から構成される場合があり、エレクトロルミネッセント層により発生される光は、サポートの他方の側にいる視聴者に見えるように、これらの電極及びサポートを通して伝送される。代替的に、光出力は、パネルの上から見ることができ、この場合、サポートから離れた電極は、たとえば、ＩＴＯ、或いはカルシウム又はマグネシウム、銀合金のような低い仕事関数を有する金属から形成される薄い、透明な導電性の層を含んでいる。サポートに隣接する電極は、低い仕事関数を有する金属、又は反射する導電性材料を含んでいる。一般に、有機エレクトロルミネッセント材料層の厚さは、１００ナノメートルと２００ナノメートルの間である。好適な例として、素子１１に使用することができる適切な有機エレクトロルミネッセント材料は、EP-A-0717446号に記載されている。WO96/36959号に記載される共役高分子材料のようなエレクトロルミネッセント材料を使用することもできる。
【００３５】
表示素子を有する直列の配置は、駆動トランジスタ１２を含んでおり、この駆動トランジスタは、そのドレインで表示素子１１ａの一方の端に接続されている。この直列の配置の他方の端は、共通のライン２１に接続されており、この共通ラインは、実際に、たとえば、全ての画素に共通の電極（カソード）層を有している。この共通ラインは、一定の基準電圧を供給し、電流ドレインとしての役割を果たす。この共通ラインは、一般に、グランド電位に固定される。駆動トランジスタ１２のソースは、（図１に示される）同じ行における他の画素に共通の電源ライン１３に接続されている。キャパシタ１４は、駆動トランジスタ１２のゲートとソースの間に接続されている。関連する選択ライン１５は、アドレス指定トランジスタ１６のゲートに接続されている。アドレス指定トランジスタ１６のソースは、関連するデータ（列）ライン１７に接続されている。アドレス指定トランジスタ１６は、駆動トランジスタ１２のゲートに接続されている。
【００３６】
代替的に、直列の配置は、表示素子１１ｃのカソードと共通ライン２１との間に接続される駆動トランジスタを直列接続の他方の端で含んでいてもよい。更なる代替として、駆動トランジスタは、２つの表示素子の間で直列に接続される場合がある。
【００３７】
ここで、図２の画素回路の動作が説明される。行アドレス指定期間の間、回路１８により、ある行を選択する信号が選択ライン１５に印加される。この行選択信号は、電圧パルスの形式であり、その選択ラインに関連する行における全ての画素を選択する。この信号は、アドレス指定トランジスタ１６のゲートに電圧を供給し、これにより、該トランジスタはオンになる。これにより、駆動信号をデータライン１７から駆動トランジスタ１２のゲートに供給することができる。
【００３８】
画素出力の所望の輝度は、アナログ駆動（データ）信号により設定され、このアナログ駆動信号は、アドレス指定期間の間に回路１９により、データライン１７に供給される。この駆動信号は、駆動トランジスタ１２のゲートの電圧を生成する。このゲート電圧は、電源ライン１３から表示素子１１の直列配置に流れる電流のレベルを設定するものであり、したがってそれらの出力の明るさを設定する。アドレス指定期間の間、キャパシタ１４は、駆動トランジスタ１２のソース−ゲート間の電圧を蓄積するように充電される。キャパシタは、その後、画素からなるその行が次にアドレス指定されるまで、フレーム周期の残りの間、アドレス指定期間に続いて、このゲート電圧を維持する役割を果たす。
【００３９】
画素からなる行のそれぞれは、次々と、それぞれの行アドレス指定期間でのやり方で順次アドレス指定され、それぞれの行の画素にはそれぞれの駆動信号がロードされ、次にアドレス指定されるまで、近似的にフレーム周期に対応する次の駆動期間の間に、所望の表示出力を供給するために画素が設定される。
【００４０】
図２の画素回路は４つの直列接続された表示素子１１ａ〜１１ｄを有しているが、本発明は、任意の実際の数の直列接続された表示素子を有する画素にも適用することができる。
【００４１】
図２に示されるトランジスタ１２及び１６は、ｎ型の導電性を有している。代替的に、ｐ型のＴＦＴは、回路で使用される場合があり、これに応じて、駆動信号が調節される。
【００４２】
図３は、本発明の第二の実施の形態に係るカラー画素回路を示している。画素１０は、３つの表示素子１１ａ，１１ｂ及び１１ｃを有しており、互いに直列に接続されており、サポート上に互いに横方向に配列されている。それぞれの表示素子１１ａ〜１１ｃは、異なる色の光を放出し、それぞれが赤、青及び緑である。
【００４３】
先のように、駆動トランジスタ１２の電流伝送端子は、電源ライン１３と共通ライン２１の間で表示素子１１ａ〜１１ｃと直列に接続されている。駆動トランジスタ１２は、電源ライン１３と直列接続の端にある表示素子１１ａのアノードとの間に接続されている。駆動トランジスタ１２のゲートは、アドレス指定トランジスタ１６を介して、関連するデータライン１７に接続されている。アドレス指定トランジスタ１６のゲートは、関連する選択ライン１５に接続されている。キャパシタ１４は、駆動トランジスタ１７のゲート−ソース間の電圧を蓄積するために配置されている。
【００４４】
画素１０におけるそれぞれの表示素子１１ａ〜１１ｃは、その関連する表示素子を流れる電流を個々に制御するための関連する制御手段を有している。この実施の形態では、制御手段は、シャントトランジスタ２２、好ましくは、ディスプレイ基板に製造される薄膜トランジスタを有している。それぞれのシャントトランジスタ２２のソース及びドレインは、その関連する表示素子１１と並列に接続されている。それぞれのシャントトランジスタ２２のゲートは、関連する制御トランジスタ２４の電流伝送端子を介して、関連する個々の制御ライン２３に接続される。したがって、この場合に３つの表示素子１１を有する画素１０は、３つの制御ライン２３と１つのデータライン１７からなる４つの関連する列のラインを有している。制御トランジスタ２４のゲートは、関連する選択ライン１５に全て接続される。それぞれのシャントトランジスタ２２のゲートは、それぞれのキャパシタ２５を介して共通ライン２１にも接続されている。
【００４５】
ここで、図３の画素回路の動作が説明される。行アドレス指定期間の間、行を選択する信号が選択ライン１５に印加される。この行選択信号は、電圧パルスの形式であり、その選択ラインに関連する行における全ての画素を選択する。この信号は、アドレス指定トランジスタ１６及び制御トランジスタ２４のそれぞれのゲートの電圧を供給し、したがって、これらトランジスタをオンにする。これにより、駆動信号及び制御信号をデータライン１７及び制御ライン２３から供給することができる。
【００４６】
画素出力の所望の明るさは、アドレス指定期間の間にデータライン１７に印加される駆動信号により設定される。この駆動信号は、駆動トランジスタ１２のゲートの電圧を供給する。ゲート電圧は、電源ライン１３から直列の配置を通して流れる電流のレベルを決定する。アドレス指定期間の間、キャパシタ１４は、駆動トランジスタ１２にソース−ゲート電圧を蓄積するように充電する。
【００４７】
画素出力の所望の色は、制御信号により設定され、この制御信号は、それぞれのアドレス指定期間の間に制御ライン２３に印加される。たとえば、表１を参照して、赤、緑及び青を発光する表示素子をもつ画素について、該画素のいずれかの表示素子を流れる電流が存在しない場合、その画素は黒に見える。赤の表示素子及び青の表示素子に最大の電流が流れるが、青の表示素子を流れる電流が存在しない場合、その画素は黄色に見える。
【００４８】
この実施の形態では、制御信号は、実際にはデジタルである。それぞれの制御信号は、その関連するシャントトランジスタ２２のゲートの電圧を供給する。この制御信号は、該デジタル信号に従って、シャントトランジスタ２２をオフ状態又はオン状態のいずれかに設定する。それぞれのデジタルの制御信号により設定されるゲート電圧は、アドレス指定期間に続いて、フレーム周期の残りの間に、関連するキャパシタ２５に蓄積される。
【００４９】
シャントトランジスタ２２がオフ状態にあるとき、関連する表示素子１１から分路される電流は低く、したがって、表示素子を通して電流が流れ、これにより、該表示素子が明るくなる。オン状態では、関連する表示素子から電流がコースを変えることで、該表示素子は明るくならない。画素出力の色は、表１からのデータに従って、異なる順序及び組み合わせからなる３つの異なる色になる表示素子１１ａ〜１１ｃを明るくすることで設定される。
【００５０】
図３を参照して先に説明された実施の形態は、カラーディスプレイに関し、このディスプレイでは、画素に供給される色情報は、デジタルの性質を有している。様々な輝度の程度に関する８つの異なる色又は色相は、それぞれの画素出力から達成される場合がある。フルレンジの色相が達成されるフルカラー表示を提供するために、アナログのアドレス指定スキームを使用することが便利である。このため、先に説明された回路に対して幾らかの変更を行うことが必要である。
【００５１】
図４は、本発明の第三の実施の形態に係るカラー画素回路を示している。画素１０は、３つの表示素子１１ａ、１１ｂ及び１１ｃを有しており、互いに直列に接続されており、駆動トランジスタ１２にも接続されている。駆動トランジスタ１２は、駆動トランジスタが関連するデータライン１７を介して回路１９、及びアドレス指定トランジスタ１６の電流伝送端子から駆動信号を受ける、先に説明された実施の形態の配置と同様のやり方で配列されている。
【００５２】
先のように、画素１０におけるそれぞれの表示素子１１ａ〜１１ｃは、その関連する表示素子を通して流れる電流を個別に制御するための関連する制御手段を有している。この制御手段は、シャントトランジスタ２２、好ましくは、該ディスプレイ基板に製造される薄膜トランジスタを有している。それぞれのシャントトランジスタ２２のソース及びドレインは、その関連する表示素子１１と並列に接続されている。それぞれのシャントトランジスタ２２のゲートは、関連する制御トランジスタ２４の電流伝送端子を介して、関連する、個別の制御ライン２３に接続されている。制御トランジスタ２４のゲートは、関連する選択ライン１５に全て接続されている。
【００５３】
それぞれのシャントトランジスタ２２のソースは、それぞれのトランジスタ４２の電流伝送端子を介して、電極４１に接続されている。それぞれのトランジスタ４２のゲートは、選択ライン１５に接続されている。電極４１は、一定の基準電圧に接続されている。それぞれのキャパシタ４３は、それぞれのシャントトランジスタ２２のソースとゲートの間に接続されている。
【００５４】
ここで、図４の画素回路の動作が説明される。行アドレス指定期間の間、回路１８により、行を選択する信号が選択ライン１５に印加される。この行選択信号は、電圧パルスの形式であって、その選択ラインに関連する行における全ての画素を選択する。この信号は、アドレス指定トランジスタ１６及び制御トランジスタ２４のゲートの電圧を供給し、これにより、これらのトランジスタをオンにする。これにより、データライン１７及び制御ライン２３のそれぞれから、駆動トランジスタ１２及びシャントトランジスタ２２のそれぞれに駆動信号を供給することができる。
【００５５】
アドレス指定期間の間、行を選択する信号は、トランジスタ４２のゲートにも印加され、これにより、該トランジスタをオンにすることができる。これにより、電極４１に接続される外部ソース４５からの一定の基準電圧を、それぞれのシャントトランジスタ２２のソースに印加することができる。したがって、シャントトランジスタをプログラムする直流電圧を達成することができる。
【００５６】
画素出力の所望の輝度は、アドレス指定期間の間にデータライン１７に印加される駆動（データ）信号により設定される。この駆動信号は、駆動トランジスタ１２のゲートの電圧を供給する。このゲート電圧は、電源ライン１３から直列の配置を通して流れる電流のレベルを決定する。アドレス指定期間の間、キャパシタ１４は、駆動トランジスタ１２にソース−ゲート電圧を蓄積するために充電される。
【００５７】
画素出力の所望の色は、アドレス指定期間の間に回路１９により制御ライン２３に印加される制御信号により設定される。本実施の形態では、制御信号は、アナログ形式である。それぞれの制御信号により、その関連するシャントトランジスタ２２のゲートの電圧を生じ、これにより、所望のゲート−ソース電圧をプログラムすることができる。この電圧は、アドレス指定期間の後であって、その画素が次にアドレス指定されるまで残りのフレーム周期について、関連するキャパシタ４３に蓄積される。
【００５８】
この実施の形態では、それぞれのシャントトランジスタ２２は、その関連するキャパシタ４３と共に、電流源としての役割を果たす。このシャントトランジスタのゲートソース間の電圧は、有限の電圧の範囲に設定することができる。これは、それぞれのシャントトランジスタがオフ状態又はオン状態のいずれかとすることができる図３の実施の形態とは対照的である。従って、カラー画素の出力について、便利なことに、フルレンジの色相を達成することができる。
【００５９】
それぞれの表示素子のための個々の制御手段を有する実施の形態は、異なる色出力を有する表示素子を有するが、それぞれの画素は、同じ色の出力を有する表示素子を有することもできる。
【００６０】
トランジスタ（アドレス指定、制御、駆動及びシャント）は、アクティブマトリクス型の表示装置及び他の大型の電子装置の分野で使用されるような、標準的な薄膜堆積及びパターニングプロセスを使用して、アドレスライン（選択、データ及び制御）と共に、ガラス基板又は他の絶縁材料上のＴＦＴとして形成されることが好ましい。しかし、本装置のアクティブマトリクス回路は、半導体基板にＩＣ技術を使用して製造される場合がある。
【００６１】
図において示される特定のトランジスタは、ｐ型又はｎ型の導電性を有しているが、当業者であれば、使用される電圧に対する適切な変更により、図示されたものとは反対の導電タイプを使用した構成を使用することもできることは明らかであろう。同様に、当業者であれば、たとえばWO01/75852号に記載されるようなカレントミラー回路及び閾値電圧補償回路を組み込んだ回路のような、説明された駆動回路に対して他の画素駆動回路を使用することができることも明らかであろう。
【００６２】
図５は、４つの表示素子を有する画素を含む１つの実施の形態に関する、例示的な画素１０での表示素子のレイアウトである。表示素子における画素１０の領域は、更に分割されており、直列の配置におけるそれぞれ個々の表示素子は、領域５０ａ〜５０ｄのうちのそれぞれ１つを明るくする。更に分割された領域は、互いに類似のサイズからなる。図５は、４つの個別の領域に分裂された画素を示しているが、対応する数の表示素子により、実際に任意の数の領域に画素が分割されてもよい。たとえば、カラー画素は、それぞれが赤、青及び緑といった３つの領域を有して形成される。
【００６３】
要約すると、アクティブマトリクス型エレクトロルミネッセント表示装置は、画素からなるマトリクスアレイを有している。それぞれの画素は、複数のエレクトロルミネッセント表示素子と、印加された駆動信号に従って複数の表示素子のそれぞれを流れる電流を制御するための駆動手段とを有している。それぞれの画素における複数の表示素子、及び駆動手段は、直列の配置で接続されている。このため、所与の輝度で画素を駆動するために必要とされる電流が低減され、したがって、電源ラインに沿って生じる電圧降下を低減することができ、結果的に表示に関する非一様性を低減することができる。本装置は、モノクロディスプレイ又はカラーディスプレイを有する場合がある。該直列の配置における個々の表示素子を流れる電流は、関連する制御手段により個別に制御される。
【００６４】
本明細書を読むことを通して、当業者であれば他の変更をなすことができることは明らかであろう。かかる変更は、アクティブマトリクス型エレクトロルミネッセント表示装置及び該表示装置の構成部材に分野において既に公知である他の機能、及び本明細書に記載された機能の代わりに使用される場合がある他の機能、又は本明細書に記載された機能に加えて使用される場合がある他の機能を含んでいる場合がある。
【図面の簡単な説明】
【００６５】
【図１】本発明に係る表示装置の一部に関する簡略化された概念図である。
【図２】本発明の第一の実施の形態に係る画素回路を示す図である。
【図３】本発明の第二の実施の形態に係るカラー画素回路を示す図である。
【図４】本発明の第三の実施の形態に係るカラー画素回路を示す図である。
【図５】例となる画素内の表示素子のレイアウトに関する図である。
【図６】公知のアクティブマトリクス型エレクトロルミネッセント表示装置における例となる画素を示す図である。
【図７】公知のアクティブマトリクス型エレクトロルミネッセント表示装置におけるカラー画素を示す図である。
【図８】本発明に係る表示装置の電力消費量と公知の表示装置の電力消費量とを比較する２つのプロットに関するグラフである。
【図１】
2005513554.tif 000004
【図２】
2005513554.tif 000005
【図３】
2005513554.tif 000006
【図４】
2005513554.tif 000007
【図５】
2005513554.tif 000008
【図６】
2005513554.tif 000009
【図７】
2005513554.tif 000010
【図８】
2005513554.tif 000011
【国際調査報告】
2005513554.tif 000012
2005513554.tif 000013
2005513554.tif 000014