(57)【要約】  本発明は、電流信号Isignalを電圧信号Voutに変換する方法、及び電子回路に関し、第１抵抗器Rgain及び第２抵抗器Rconversion、第１抵抗器に印加されている基準電圧Vreferenceに基づいて第１電流Igainを生成する手段（２）、第２電流の大きさが第１電流及び電流信号の乗算された大きさに基づいて決定されるような第２電流を生成する手段（３、４）、並びに電圧信号を生成するために第２電流を第２抵抗に供給する手段（５）、を有する方法及び電子回路に関する。
2005516441.tif 000002
【特許請求の範囲】
【請求項１】
電流信号（Isignal）を電圧信号（Vout）に変換する電子回路であって、
第１抵抗器（Rgain）及び第２抵抗器（Rconversion）、
第１電流（Igain）を、前記第１抵抗器に印加される基準電圧（Vreference）に基づいて生成する手段、
第２電流を生成する手段であって、前記第２電流の大きさが、前記第１電流及び前記電流信号の乗算された大きさに基づいて決定される手段、及び
前記電圧信号を生成するために、前記第２電流を前記第２抵抗器に供給する手段、
を有する電子回路。
【請求項２】
前記第２電流を生成する手段が、
第１パラメータ（Igain/Ireference）を決定するために、基準電流（Ireference）によって前記第１電流を割る手段、及び
前記第２電流を生成するために、前記電流信号及び前記第１パラメータを乗算する手段、
を有する請求項１に記載の電子回路。
【請求項３】
前記第２電流を生成する手段が、
第１パラメータ（Isignal/Ireference）を決定するために、基準電流によって前記電流信号を割る手段、及び
前記第２電流を生成するために、前記第１電流及び第１パラメータを乗算する手段、
を有する請求項１に記載の電子回路。
【請求項４】
前記第１電流を生成する手段が電流ミラー手段を有する、請求項１、２、又は３に記載の電子回路。
【請求項５】
前記第２電流を生成する手段が、
バイポーラトランジスタの差動対、及び
基準電流により除算された前記第１電流の対数関数であるような差動ベース-エミッタ間電圧を前記バイポーラトランジスタの差動対に印加する手段、
を有する、請求項１ないし４の何れか一項に記載の電子回路。
【請求項６】
前記バイポーラトランジスタの差動対におけるコレクタ電流の一方のみが前記第２抵抗器に結合されている請求項５に記載の電子回路。
【請求項７】
前記バイポーラトランジスタの差動対における両コレクタ電流が、差動電圧信号を作り出すために、前記第２抵抗器の各々に結合されている請求項５に記載の電子回路。
【請求項８】
前記基準電流を、最大電流信号、又は最小電流信号、又は平均電流信号、又は前記電流信号の自乗平均に基づいて供給する手段を有する請求項１ないし７の何れか一項に記載の電子回路。
【請求項９】
前記基準電流を供給する手段が、前記基準電流を電流ビデオ信号の黒信号成分に基づいて供給するように構成されている請求項８に記載の電子回路。
【請求項１０】
時間多重化された基準電流を供給するために、前記電流信号用の入力ラインを時間多重する手段を更に有する、請求項１ないし９の何れか一項に記載の電子回路。
【請求項１１】
前記電子回路が集積回路であり、前記第１及び第２抵抗器が前記集積回路に集積されている、請求項１ないし１０の何れか一項に記載の電子回路。
【請求項１２】
電流信号を電圧信号に変換する方法であって、
第１抵抗器に基準電流を供給することによって、第１電流を生成するステップ、
第２電流を生成するステップであって、前記第２電流の大きさが、前記第１電流及び前記電流信号の乗算された大きさに基づいて決定されるステップ、並びに
前記電圧信号を生成するために、前記第２電流を前記第２抵抗器に供給するステップ、
を有する方法。
【請求項１３】
請求項１２に記載の方法であって、第２電流を生成するステップが
第１パラメータを決定するために前記第１電流を基準電流で割るステップ、並びに
前記第２電流を生成するために前記電流信号及び前記第１パラメータを乗算するステップ、
を有する方法。
【請求項１４】
請求項１２に記載の方法であって、前記第２電流を生成するステップが
第１パラメータを決定するために前記電流信号を基準電流で割るステップ、及び
前記第２電流を生成するために前記第１電流及び前記第２パラメータを乗算するステップ、
を更に有する方法。
【請求項１５】
前記基準電流を、前記電流信号の最大値、前記電流信号の最小値、前記電流信号の平均値、又は前記電流信号の自乗平均値に基づいて供給するステップを更に有する請求項１２、１３、又は１４に記載の方法。
【請求項１６】
前記電流信号用の入力ラインを時間多重することで、前記基準電流を供給するステップを更に有する、前述の請求項１２ないし１５の何れか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流信号を電圧信号に変換する分野に関し、更に詳細には、電流‐電圧変換の目的のための集積抵抗器の使用法に関する。
【背景技術】
【０００２】
集積抵抗器の数々の製造方法が、従来の技術から知られている。これら抵抗器は、集積回路の残部と同じ処理ステップで作製するのが都合がよい。従って、前記抵抗器が製造される正確な方式は、集積回路を製造するために使用される工程に依存する。
【０００３】
集積回路は、一般的には、半導体基板上に形成されるポリシリコン抵抗器と共に製造される。このような抵抗器は、一般的には、ドープされたポリシリコンで形成される抵抗器本体を持っており、一般的には、フィールド酸化物における接点を通して抵抗器本体の両端に結合された金属リード線を持つ。前記接点は金属相互接続部に接続されている。この抵抗器本体は、ポリシリコントランジスタのゲート電極と同時に形成することができ、このような抵抗器本体は、一般的に、ドープされ、且つ、フィールド酸化物上にある。
【０００４】
受動抵抗器を必要とする集積回路は、しばしば、これらの抵抗器の抵抗値について、厳しい許容誤差を持っている。しかしながら、従来技術の半導体抵抗器は抵抗値の変動を受ける。これらの抵抗器における抵抗値の変動の原因は、物理的寸法又は抵抗率のような抵抗器の特性への物理的変化となるような工程変動、又は温度の変化を含む。温度の変化の原因は、抵抗器自身に対して外的なもの、又は電力損失に伴う自己発熱効果による内的なもののどちらかであり得る。前記抵抗器の温度が変化するにつれ、前記抵抗器の抵抗値もまた変化する。
【０００５】
半導体抵抗器（半導体材料から形成される抵抗器）の抵抗の温度係数（ＴＣＲ）による抵抗変化効果を最小にするために利用される、一般的な従来技術の方法は、抵抗器本体のＴＣＲが最小になるような十分に高いレベルまで、抵抗基本体内のドーピング濃度を増加させることである。従って、抵抗は、抵抗器頭部の抵抗値を抵抗器本体の抵抗に対してわずかな割合にする寸法で製造される。結果として、前記抵抗器頭部のＴＣＲは抵抗器全体の温度特性においてほとんど効果を持たない。
【０００６】
最小化された温度係数を持つ集積抵抗器を有する対応する集積回路は、米国特許第6,333,238号に示されている。集積抵抗器を有する半導体集積回路の他の製造方法は、米国特許第6,329,262号から知られている。
【０００７】
更に、集積抵抗器をデジタル／アナログ変換器に使用することも知られている。米国特許第5,604,501号は、抵抗器接続部、及び抵抗器電位接続部とに中間タップを持つ抵抗器列を含むデジタル／アナログ変換器を示している。スイッチングトランジスタは、それぞれの中間タップと出力ノードとの間に結合されている。デコード回路は少なくとも２つのトランジスタが同時にＯＮ状態になるように切り替えることができ、２以上の中間タップを出力ノードに電気的結合して、少なくとも１つのアナログ出力を生成する。１つの行選択ラインは、少なくとも２つの列選択ラインと同時に駆動することができる。替わりとして、少なくとも２つの行選択ラインは、１つの列選択ラインと同時に駆動することができる。
【０００８】
米国特許第6,278,393号は、抵抗器列が基準電源に結合されている、デジタル／アナログ変換器を含む集積回路を示している。当該抵抗器列は、接続部において中間タップを規定する、直列接続された複数のインピーダンスを含む。第１の複数のスイッチは第１の出力ノードと中間タップのそれぞれとの間に結合される。
【０００９】
第１の選択回路は第１のデジタル的にコード化された信号を受け取り、第１の複数のスイッチにおける各スイッチに結合されている。第１の選択回路は、第１のアナログ出力を生成するために、第１の複数のスイッチを、供給された第１のデジタル的にコード化された信号に依存して所定の状態に、選択的に切り替える。第２の複数のスイッチは、第２の出力ノードと中間タップのそれぞれとの間に結合されている。第２の複数のスイッチにおける各スイッチに結合されている第２の選択回路は、第２のアナログ出力を生成するために、第２の複数のスイッチを、供給される第２のデジタル的にコード化された信号に依存して所定の状態に、選択的に切り替える。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
一般的に、集積抵抗器の抵抗許容誤差は約±２０％以内である。高スクウェア抵抗を値を持つ集積抵抗器は、更により大きな許容誤差を持つ。精密な抵抗値を持つ集積抵抗器を製造する方法の欠如は、従来の技術における集積抵抗器の利用の分野を制限してきた。
【００１１】
本発明の目的は、高い精度を有し、且つ、モノリシック集積に適した抵抗器を用いて、電流信号を電圧信号に変換する改良された電子回路を提供することである。
【課題を解決するための手段】
【００１２】
本発明は、電流信号を電圧信号に変換する電子回路であって、
第１抵抗器及び第２抵抗器、
第１抵抗器に印加された基準電圧に基づいて第１電流を生成する手段、
第２電流を生成する手段であって、該第２電流の大きさは、第１電流及び前記電流信号の乗算された大きさに基づいて決定される手段、及び
電圧信号を生成するために、第２電流を第２抵抗器に供給する手段、
を有する電子回路を提供する。
【００１３】
本発明の電子回路の更なる実施例は、従属請求項に与えられている。
【００１４】
更に本発明は電流信号を電圧信号に変換する方法であって、
第１抵抗器に基準電圧を印加することによって、第１電流を生成するステップ、
第２電流を生成するステップであって、前記第２電流の大きさは、第１電流及び前記電流信号の乗算された大きさに基づいて決定されるステップ、
電圧信号を生成するために第２電流を第２抵抗器に供給するステップ、
を有する方法を提供する。
【００１５】
本発明の方法の更なる実施例は、従属請求項に与えられている。
【００１６】
本発明は、第１及び第２抵抗器を用いて電流信号を電圧信号へ変換し、該変換が高い精度で実行されるのを可能にするので、特に有利である。高い精度を得るために、正確な抵抗値を持つ精密な抵抗器を設ける必要がない。
【００１７】
むしろ、本発明による前記変換の精度は、第１及び第２抵抗器の抵抗値の比率の精度によって決まる。このことは、本発明の電子回路をモノリシックの集積に特に適したものとさせる。というのは、高精度抵抗値比を持つ集積抵抗器の対は困難さを伴うことなく製造することが可能であるからである。
【００１８】
本発明の応用の一分野は、アナログ電流出力を持つ演算処理装置のようなＣＭＯＳ集積回路の分野である。典型的には、このようなアナログ電流出力は、例えば、増幅の目的のために、電圧に変換される必要がある。本発明により、前記演算処理装置と続く増幅ステージとの間に精密且つ費用効果的であるインターフェースを提供する課題が解決される。
【発明を実施するための最良の形態】
【００１９】
図１は、電流信号Isignalを電圧信号Voutに変換する電子回路１のブロック図を示している。該電子回路１は、２つの集積抵抗器Rgain及びRconversionを持つ。基準電圧Vreferenceは、電子回路１に供給されるか、又は電子回路１内で生成される。基準電圧Vreferenve及び集積抵抗器Rgainを用いて、電流Igainは電子回路１のブロック２において生成される。電流IgainはVreferenceをRgainで割ったものに等しい。
【００２０】
電流Igainはデバイダ３に供給される。更に、基準電流Ireferenceがデバイダ３に供給される。デバイダ３の目的は、Igainを基準電流Ireferenceで割ることである。結果としての電流Igain/Ireferenceは乗算器４に供給される。更に、変換されるべき電流信号Isignalが乗算器４に供給される。該乗算器４は電流信号Isignal、及び前記基準電流Ireferenceで割った電流Igainに基づいて決まる大きさを持つ出力電流を供給する。ここで考えている例では、乗算器４から供給される前記出力電流はIsignalと、Ireferenceで割ったIgainとの積である。
【００２１】
乗算器４の出力電流は、集積抵抗器Rconversionを含む電子回路１のブロック５に供給される。ブロック５は、乗算器４の出力電流を前記電圧信号Voutに変換する役割をする。これは、乗算器４の前記出力電流の少なくとも一部を集積抵抗器Rconversionに供給することによって実行される。従って、電圧信号Voutは次に示すように、
【数１】
2005516441.tif 000003
となる。ここで、Ｎは定数であり、実施化の構成に依存する。Ｎについての便利な選択はＮ＝1／２又は１とすることである。
【００２２】
上記式から分かるように、前記電圧信号Voutの値はRgain及びRreferenceの絶対値には依存しないが、RconversionとRgainとの比には依存する。従って、RgainとRconversionの抵抗の絶対値が大きい許容誤差を持ち得るにもかかわらず、RgainとRconversionとの抵抗の比を、集積抵抗器を利用しているにもかかわらず本発明の電流から電圧への変換が高い精度で達成されるように、高い精度で製造することができる。
【００２３】
図２は前記電子回路１の代替実施例を示し、この図において各構成要素は図１の実施例におけるものと同一の符号により示されている。
【００２４】
図２の実施例では、電流信号Isignalは、前記基準電流Ireferenceと同様にデバイダ３に供給されている。デバイダ３から供給される出力はIsignal/Ireferenceである。この値は、乗算器４に入力される。
【００２５】
更に、乗算器４はブロック２から電流Igainを受け取る。この電流Igainは乗算器４においてIsignal/Ireferenceによって乗算される。乗算器４はIgainとIreferenceで割られたIsignalとの積を出力する。
【００２６】
図１の実施例と同じ方法による電流から電圧への変換のために、乗算器４の出力はブロック５に供給される。
【００２７】
図３は図1及び２の実施例のブロック２の詳細な実施例を示している。前記基準電圧Vreferenceは、電子回路１に外部的に印加されるか、又は電子回路内で生成されるかのどちらかである。該基準電圧Vreferenceは集積抵抗器Rgainを介して印加される。抵抗Rgainの端子の一方は、グラウンドに接続された電流ミラー６に接続されている。このようにして、前記電流Igainが得られる。
【００２８】
図４は、図１の電子回路のより詳細な実施例を示している。電流信号IsignalはバイポーラトランジスタＱ３とＱ４の差動対を用いて分割される。ベース-エミッタ間の差動電圧は、トランジスタＱ１、Ｑ２、及びＱ５を有する回路配置からバイポーラトランジスタＱ３とＱ４の差動対に供給される。
【００２９】
トランジスタＱ１及びＱ２のベースは、Ｑ１及びＱ２のコレクタに対しても共通である共通電位に結合されている。基準連流Ireferenceはこの共通電位に供給されている。トランジスタＱ１のエミッタはトランジスタＱ５のコレクタに結合されている。トランジスタＱ５のエミッタはRgainに結合されている。
【００３０】
トランジスタＱ２のエミッタはトランジスタＱ６のコレクタに結合されている。トランジスタＱ６のエミッタは更なる基準電圧Vreferenceに結合されている。
【００３１】
トランジスタＱ６のベースはトランジスタＱ１のエミッタに結合されており、トランジスタＱ５のベースはトランジスタＱ２のエミッタに結合されている。バイポーラトランジスタＱ３とＱ４の差動対におけるベースとエミッタ間の差動電圧は、トランジスタＱ２のエミッタ及びトランジスタＱ１のエミッタの電位の間に与えられる。
【００３２】
図５は、図２の実施例に対応する一実施例である。図４の実施例に比べると、電流IsignalとIgain が入れ替わっている。結果として、電流Isignalよりもむしろ電流Igainが分割される。電圧VinはＱ５のエミッタにおける入力電圧を決める。トランジスタＱ３及びＱ４のコレクタ分岐における結果としての電流は、図４の実施例と同じである。
【００３３】
図６は、集積抵抗器Rconversionを用いての、補正電流信号を電圧へ変換する１つの方法を示している。トランジスタＱ３及びＱ４（図４及び５を参照）のコレクタ分岐は電流ミラー７に接続されている。抵抗Rconversionは、トランジスタＱ４のコレクタ電位とＶＤＤとの間に接続されて、電圧Voutを作り出す。
【００３４】
図７は、フィードバックを伴った、図１及び２のブロック５の実施例を示している。フィードバックを供給するために、演算増幅器８が電圧Voutを作り出すために使われている。電圧基準Vxは演算増幅器８の非反転入力に供給されている。演算増幅器８の反転入力はトランジスタＱ４のコレクタ電位に結合されている。抵抗Rconversionは演算増幅器８の反転入力と演算増幅器８の出力との間に結合されている。
【００３５】
図８は、前記変換にコレクタ電流の一方だけが使用されている代替実施例を示している。この目的のためには、抵抗器Rconversionは、出力電圧Voutを作り出すために、ＶＤＤとトランジスタＱ４のコレクタ電位との間に結合されている。これはＮ＝１／２の選択に対応する。
【００３６】
図９は、差動出力電圧Vout1及びVout2を作り出す更なる実施例を示している。抵抗器Rconversionは、トランジスタＱ３とＱ４の両方について、ＶＤＤとコレクタ電位との間に結合されている。差動電圧Vout＝Vout1−Vout2は、コンピュータモニタの増幅器へ入力するために、又は差動出力電圧を必要とする同種のアプリケーションに使用することができる。
【００３７】
本質的には、本発明は、入力電流信号当たり１つの追加ライン、及び基準電流Ireferenceを提供するための別個のラインを用いて、実施することが可能である。オーディオモノラル信号については、これは、２つのライン、即ち１つは電流信号Isignalのためのライン、もう1つは基準電流Ireferenceのためのライン、が必要となることを意味する。オーディオステレオ信号については、付加的オーディオチャネルのための追加ラインが必要とされる。ＲＧＢビデオの場合には、基準電流Ireferenceのためのラインに加えて、３つのチャネルのための３つの信号ラインが必要となる。
【００３８】
前記信号電流及び基準電流を別個のラインで入力するよりもむしろ、差動入力を設けることができる。オーディオモノラル信号の場合は、これは、一方のライン上で信号Ireference−Isignalを供給し、他方のライン上でIreference＋Isignalを供給することによって、実施され得る。同様に、これは2以上のチャネルについても実施され得る。
【００３９】
代わりに、入力ラインの数はチャネルの数に制限することができる。言い換えれば、Ireferenceのための別個のラインは省略することができる。これは、基準電流Ireferenceを形成するための基礎として、電流信号自身を利用することによって達成することができる。これは、基準としてIsiginalの最大、最小、平均値、又は自乗平均を使用することで実行することができる。例えば、ビデオ信号の場合、各ビデオフレーム又はラインの黒信号を基準Ireferenceとして利用することがきでる。
【００４０】
２以上のチャネルの場合は、基準電流Ireferenceを形成するために、１以上又は全てのチャネルを利用することが出来る。
【００４１】
更なる代替例として、前記信号Isignalのための入力ラインは、基準電流Ireferenceを供給するために時間多重することができる。２以上のチャネル場合は、基準電流Ireferenceを時間多重するために、１以上又は全てのチャネルを利用することができる。
【図面の簡単な説明】
【００４２】
【図１】図１は、本発明による電子回路の第１実施例のブロック図を示す。
【図２】図２は、本発明による電子回路の第２実施例のブロック図を示す。
【図３】図３は、図１及び２の実施例におけるIgainの生成に関するブロック図を示す。
【図４】図４は、図１の電子回路の詳細な実施例を示す。
【図５】図５は、図２の電子回路の詳細な実施例を示す。
【図６】図６は、図１及び２の実施例における電圧変換の詳細な実施例を示す。
【図７】図７は、図１及び２の実施例における電圧変換の詳細な実施例を示す。
【図８】図８は、図１及び２の実施例における電圧変換の詳細な実施例を示す。
【図９】図９は、図１及び２の実施例における電圧変換の詳細な実施例を示す。
【符号の説明】
【００４３】
１  電子回路
２  ブロック
３  デバイダ
４  乗算器
５  ブロック
６  電流ミラー
７  電流ミラー
８  演算増幅器
【図１】
2005516441.tif 000004
【図２】
2005516441.tif 000005
【図３】
2005516441.tif 000006
【図４】
2005516441.tif 000007
【図５】
2005516441.tif 000008
【図６】
2005516441.tif 000009
【図７】
2005516441.tif 000010
【図８】
2005516441.tif 000011
【図９】
2005516441.tif 000012
【国際調査報告】
2005516441.tif 000013
2005516441.tif 000014
2005516441.tif 000015