(57)【要約】【課題】有機電界効果トランジスタからなる論理構成要素の提供【解決手段】本発明は、従来のｐ型ＭＯＳ技術を用いながら、有機電界効果トランジスタをベースとする高速論理ゲートを製造することを初めて可能にするものである。これは主に、極薄の半導体層を有するＯＦＥＴにおける早期飽和効果、ならびに有機論理構成要素として特定の性質を有するＯＦＥＴを用いたこと、およびこれらの論理構成要素を含む回路の新規の構成によるものである。
2005521313.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の有機電界効果トランジスタを少なくとも１つずつ含む論理ゲートであって、前記第１の有機電界効果トランジスタがｐ型有機電界効果トランジスタであり、前記第２の有機電界効果トランジスタが該論理ゲート内でレジスタとして機能することが可能であることを特徴とする論理ゲート。
【請求項２】
前記第１の有機電界効果トランジスタが、極薄の半導体層または負の閾値電圧を有することを特徴とする請求項１に記載の論理ゲート。
【請求項３】
前記第１及び第２の有機電界効果トランジスタが、それぞれ極薄の半導体層または負の閾値電圧を有することを特徴とする請求項１に記載の論理ゲート。
【請求項４】
ゲート電位のない前記第２の有機電界効果トランジスタのオフ電流をオン電流より約１桁小さくして、正のゲート電位を印加することにより依然としてスイッチ・オフすることができるようにしたことを特徴とする請求項１または３に記載の論理ゲート。
【請求項５】
少なくとも４つの有機電界効果トランジスタを含むことを特徴とする請求項１、３及び４のいずれか１項に記載の論理ゲート。
【請求項６】
入力および出力用に電位の異なる２本のデータ線を有することを特徴とする請求項１並びに３乃至５のいずれか１項に記載の論理ゲート。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レジスタの交換により切換え速度が増加する、有機電界効果トランジスタを含む論理構成要素に関する。
【背景技術】
【０００２】
ＮＡＮＤ、ＮＯＲ、インバータなどの論理ゲートは、集積デジタル電子回路の基本構成要素である。集積回路の切換え速度は個々のトランジスタの速度ではなく、論理ゲートの速度によって決まる。従来のシリコン半導体技術では、これらのゲート素子はｎ型トランジスタおよびｐ型トランジスタの双方を用いて作成されるので、極めて動作が速い。有機回路の場合には、安定した適当なｎ型半導体が存在しないので、このような速動性を実現することができない。つまり、有機回路では、ｎ型トランジスタの代わりに従来のレジスタを用いなければならないということである。
【０００３】
有機電界効果トランジスタで構成された論理ゲートには、切換えが遅い（切換え電流、すなわち電流電圧特性の積分値がかなり異なる場合）、あるいはスイッチ・オフすることができない（電流電圧ダイヤグラムにおける電圧レベル差が小さすぎる場合）という欠点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、本発明の目的は、未開発の「旧来型」ｎ型トランジスタの代用となる構成要素に、従来のレジスタ以外のものを用いるべく、有機電界効果トランジスタで構成された論理ゲートを提供することである。
【課題を解決するための手段】
【０００５】
本発明は、第１及び第２の有機電界効果トランジスタ（以下、ＯＦＥＴとも記す。）を少なくとも１つずつ含む論理ゲートであって、前記第１のＯＦＥＴがｐ型ＯＦＥＴであり、前記第２のＯＦＥＴが該論理ゲート内でレジスタとして機能することが可能であることを特徴とする論理ゲートに関する。
【０００６】
一実施形態によれば、第１のＯＦＥＴは、極薄の半導体層または負の閾値電圧を有する。
【０００７】
別の実施形態によれば、論理ゲートは、それぞれ極薄の半導体層または負の閾値電圧を有する第１及び第２のＯＦＥＴを含む。
【０００８】
さらに別の実施形態によれば、論理ゲート内のゲート電位のない第２のＯＦＥＴのオフ電流をオン電流より約１桁小さくして、正のゲート電位を印加することにより依然としてスイッチ・オフすることができるようにした。
【０００９】
一実施形態によれば、論理ゲートは、少なくとも４つのＯＦＥＴを含む（図６参照）。
【００１０】
別の実施形態によれば、論理ゲート２は、入力および出力用に電位の異なるデータ線を有する。
【００１１】
「ゲート内でレジスタとして機能可能なＯＦＥＴ」とは、この場合、極薄の有機半導体層（約５から３０ｎｍ）を有するＯＦＥＴ、またはオフ電流がオン電流よりわずか１桁程度小さくなるような特殊な処理（例えばヒドラジン処理および／または特殊酸化）によって有機半導体層の導電率を低下させたＯＦＥＴのいずれかを指す。
【００１２】
「オフ電流」とは、ゲート電極とソース電極との間に電位差がないときに流れる電流であり、「オン電流」（ｐ型ＯＦＥＴの場合）とは、ゲート電極とソース電極との間に負の電位差があるときに流れる電流である。
【００１３】
本明細書では、「旧来型レジスタ」とは、線形電流電圧曲線を有する構成要素を指す。
【発明の効果】
【００１４】
本発明は、従来のｐ型ＭＯＳ技術を用いながら、ＯＦＥＴで構成された高速論理ゲートを製造することを初めて可能にしたものである。これは主に、極薄の半導体層を有するＯＦＥＴにおける早期飽和効果、ならびに有機論理構成要素として特定の性質を有するＯＦＥＴを用いたこと、およびこれらの論理構成要素を含む回路の新規の構成によるものである。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しながら、本発明についてさらに詳細に説明する。
【００１６】
旧来型レジスタを使用した場合（先行技術の図１および図２参照）には、論理ゲートは切換えが非常に遅い（図１）、あるいはスイッチ・オフすることができない（図２）。
【００１７】
図１は、オン曲線１およびオフ曲線２を示す電流電圧ダイヤグラムである。これらの特性曲線は、スイッチ・オン状態およびスイッチ・オフ状態にそれぞれ対応する。これらの曲線と抵抗曲線５との交点３および４は、インバータの切換え点に対応する。インバータの出力電圧幅６は非常に大きく、これは、このインバータのスイッチ・オンおよびスイッチ・オフを確実に行うことができることを意味する。ただし、切換え電流７および８は異なる（曲線下方のハッチング部分の面積が切換え電流に相当する）。これは、このインバータが、「高状態」への切換えは速く行うことができるが、「低状態」への切換えは遅いことを意味している。
【００１８】
図２も先行技術を示す図である。この図は、切換え電流９および１０は桁数において同程度であるが電圧レベル差１１が小さすぎるという、第２のケースを示す図である。結果として、これに相当するインバータは完全にスイッチ・オフすることができない。
【００１９】
最後に、図３は、本発明の論理ゲートの電流電圧曲線を示す図である。
【００２０】
図３に示すような論理ゲートの電流電圧ダイヤグラムは、旧来型レジスタの代用として極薄の半導体層を備えたＯＦＥＴを少なくとも１つ含む。
【００２１】
観測結果はあるが完全には解明されていない現象（極薄の半導体層または負の閾値電圧に起因する極早期の飽和状態）により、５から３０ｎｍ、好ましくは７から２５ｎｍ、さらに好ましくは１０から２０ｎｍの極薄の半導体層を有するＯＦＥＴは、図３に概略的に示すような特定の出力特性エリアを有する。
【００２２】
電圧レベル差１２は、インバータを完全にスイッチ・オフすることが可能となるだけの大きさであり、インバータを素早く切換えることができるように切換え電流１３および１４の大きさは同じである。もう１つの利点は、切換え電流の値であり、これはこのタイプのトランジスタでは非常に大きい。薄膜半導体層があるので、これらのトランジスタは立ち上がりエッジ１５から非常に急激に飽和領域１６に移行する。出力特性がこのように挙動することにより、従来のｐ型ＭＯＳ技術で、大きな充電電圧を示す論理回路を構成することが可能となる。その結果として、これらの構成要素の切換え速度は速くなる。本発明の目的は、この効果を利用して高速論理ゲートを製造することである。このようなゲートは、従来のｐ型ＭＯＳ技術を用いていながら、高速であると同時に、容易にスイッチ・オフすることができる。
【００２３】
あるいは、ＯＦＥＴの半導体層に特殊処理を施し、論理デバイスに特殊な回路構成を使用することにより、旧来型レジスタの置き換えを行うこともできる。
【００２４】
典型的なＯＦＥＴは、ゲート電位のない状態で動作しているときには非常に小さなオフ電流を有する。
【００２５】
有機半導体に特殊処理（例えばヒドラジン処理または特殊酸化）を施すと、オフ電流をオン電流よりわずか１桁程度小さくすることができる。このような特定のＯＦＥＴも、正のゲート電位を印加することによりスイッチ・オフすることができる。これにより、負のゲート電位でスイッチ・オンし、正のゲート電位でスイッチ・オフすることができるＯＦＥＴ（ｎ型トランジスタと同様である。）が得られる。本発明では、高速論理デバイスを製造するために、この効果を（前述の極薄の半導体層により得られる効果に加えて）利用する。こうして得られた論理デバイスの基本要素は、少なくとも２つのＯＦＥＴの直列接続であり、これらのＯＦＥＴは、寸法の異なる流路を有することにより、ゲート電位がない状態で一方のＯＦＥＴの流路が他方のＯＦＥＴの流路より明らかに導電率が高くなるようにしている。その結果として、２つの流路に印加される供給電圧は、導電率の低い流路の場合に降下するのみである。
【００２６】
導電率の低い流路を有するＯＦＥＴに負のゲート電位を印加し、それと同時に導電率の高い流路を有するＯＦＥＴに正のゲート電位を印加することにより、切換えが行われる。
【００２７】
図５は、このような論理ゲートの電流電圧ダイヤグラムである。特殊な回路構成とすることにより、または特殊な回路構成と併せて半導体層の処理も行うことにより、両特性曲線はシフトし易くなり、その結果電圧レベル差は大きくなり、同時に切換え電流も大きくなる。インバータは、これらの基本要素を２つ含む。すなわち、少なくとも４つのトランジスタを有する。インバータの切換え動作は、トランジスタのうち２つをスイッチ・オンし、それと同時に残りの２つをスイッチ・オフすることにより行われる。
【００２８】
以下、いくつかの実施形態に関連して本発明について説明する。
【００２９】
最初に、図５に示す電流電圧ダイヤグラムに関連する２つの実施形態を扱う。
図６はインバータの回路を示す図であり、図７はリング発振器の回路を示す図である。論理機能構成要素を得るためには、一方のトランジスタをスイッチ・オフするために正電圧が必要であり、同時に他方のトランジスタをスイッチ・オンするために負電圧が必要であるため、１対のトランジスタが２組必要である。これらの異なる電圧を得るためには、前述の２組の基本要素を相互に接続して、一方がその出力で正電圧を提供し、他方が負電圧を提供するようにする。したがって、この新しい回路技術に基づくインバータは、２つの入力と２つの出力とを有し、それぞれの出力の電位はゼロ（０Ｖ）、あるいは正または負の電圧（＋／−Ｖ）となる。
【００３０】
図６は、回路が重要な要素であるこのインバータの実施形態を示す図である。供給電圧は点１で得られ、この場合は＋／−Ｖである。点４は接地されている。３で示される各点はインバータの入力を示し、２で示される各点はインバータの出力を示す。出力２において電位差がない場合には、論理「低」となる。論理「高」は、インバータの出力２において＋／−Ｖが得られることを意味する。すなわち、データ線は、異なる電位差が得られる２本の線を含む。
【００３１】
ＣＭＯＳでは、分割された入力を使用するが、電位は分割後も同じである。
【００３２】
少なくとも４つのＯＦＥＴを有する前述のインバータとは異なり、従来のＣＭＯＳインバータは、例えば２つのトランジスタからなる。入力が０Ｖであるときには、トランジスタ１が導通状態となり、他方のトランジスタ２が非導通状態となる（したがって、２において供給電圧は降下する）。負電位があるときには、１が非導通状態となり、２が導通状態となる（１で供給電圧が得られる）。
【００３３】
図７は、リング発振器を示す図である。この回路では、１つのインバータの出力を次のインバータの入力に接続することにより、奇数個のインバータを相互に接続する。そして、最後のインバータも同様に最初のインバータに接続し、リングを形成する。リング発振器の目的は、後続のインバータを絶えず切換えることによってリング内で継続的に信号を流すことである。
【００３４】
図４は、極薄の半導体層を有するＯＦＥＴを含む論理構成要素のいくつかの実施形態を示す図であり、インバータ２２、ＮＯＴ−ＯＲ２３、ＮＯＴ−ＡＮＤ２４、リング発振器２５が示してある。番号２１はｐ型ＯＦＥＴの略号である。
【００３５】
インバータ２２は、レジスタに接続されたトランジスタとすることができる。入力に印加された信号（「高」または「低」）は逆転（反転）され、出力から（「低」または「高」として）取り出すことができる。論理ＮＯＴ−ＯＲを得るためには、２つのトランジスタを並列に接続すればよい。入力電圧の印加により、様々な状態が表（「低」＝「０」、「高」＝「１」）に応じて出力に送られる。ＮＯＴ−ＡＮＤは、トランジスタを直列に接続することにより、同様に実現することができる。
【００３６】
別の実施形態（図示せず）として、これらのＯＦＥＴで構成することができるフリップ・フロップなどの論理ゲートがある。
【００３７】
これらの論理ゲートは、連続プロセスとして実施可能な、（スプレー）コーティング、ナイフ・コーティング、プリントまたはその他何らかの製造プロセスで製造されるのが好ましい。
【図面の簡単な説明】
【００３８】
【図１】先行技術の電流電圧ダイヤグラムの一例を示す図
【図２】先行技術の電流電圧ダイヤグラムの他例を示す図
【図３】本発明の論理ゲートの電流電圧ダイヤグラムを示す図
【図４】極薄の半導体層を有するＯＦＥＴを含む論理構成要素の実施形態を示す図
【図５】論理ゲートの電流電圧ダイヤグラム
【図６】本発明によるインバータの回路を示す図
【図７】本発明によるリング発振器を示す図
【図１】
2005521313.tif 000003
【図２】
2005521313.tif 000004
【図３】
2005521313.tif 000005
【図４】
2005521313.tif 000006
【図５】
2005521313.tif 000007
【図６】
2005521313.tif 000008
【図７】
2005521313.tif 000009
【国際調査報告】
2005521313.tif 000010
2005521313.tif 000011
2005521313.tif 000012
2005521313.tif 000013
2005521313.tif 000014
2005521313.tif 000015