(57)【要約】  平行帯状導電体の形態の電極εを各層に有する第１および第２の薄膜電極層Ｌ１、Ｌ２を有する電極手段において、電極εは電極幅の何分の一かの厚さを有し、少なくともその側縁に沿って延在し、その間に絶縁壁６ａを作る電気絶縁材料の薄膜６によってのみ離隔されている。薄膜電極層Ｌ１、Ｌ２を平坦化して、極めて平坦な表面を得る。１または複数の電極手段ＥＭを有する装置において、好ましくは受動マトリックス・アドレス指定可能な装置が得られ、例えば、個々にアドレス指定可能な機能素子５を、例えばそれぞれ論理セルまたはメモリ・セルの形態で含むマトリックス・アドレス指定可能なデータ処理デバイスまたはマトリックス・アドレス指定可能なデータ記憶デバイスとしての使用に適したものとなるように、角電極１、２が或る角度で交差、好ましくは直交し、機能媒体３がその間に挟まれて全域に設けられ、全域機能媒体３におけるその充填率が１に近づき、装置における最大セル数が約Ａ／ｆ2になる。ただし、Ａは、薄膜電極層Ｌ１とＬ２の間に挟まれた全域機能媒体３の面積、ｆはプロセスで制限される最小輪郭である。
2005509282.tif 000002
【特許請求の範囲】
【請求項１】
平行帯状導電体の形態の電極（ε）を各層に有する第１および第２の薄膜電極層（Ｌ１、Ｌ２）を含み、
前記第２の薄膜電極層（Ｌ２）の前記電極（ε）は、前記第１の薄膜電極層（Ｌ１）の前記電極（ε）と交差する方向、または、実質的に直交する方向に指向しており、
前記第１および第２の薄膜電極層（Ｌ１、Ｌ２）の少なくとも１つが、基板または背面体（７、７’）の絶縁表面に設けられ、
前記第１および第２の薄膜電極層（Ｌ１、Ｌ２）は、平行離隔平面に形成したものであり、両者の間の機能媒体である全域形成層（３）に接している電極手段（ＥＭ）において、
前記第１および第２の薄膜電極層（Ｌ１、Ｌ２）の各々が、幅ｗａ、厚さｈａを有する、第１組（Ｅａ）の前記帯状電極（εａ）と、幅ｗｂ、厚さｈｂを有する第２組（Ｅｂ）の前記帯状電極（εｂ）とを含み、
前記第１組（Ｅａ）の前記電極（εａ）は、ｗａと同等以上の距離ｄだけ互いに離れており、
前記第２組（Ｅｂ）の前記電極（εｂ）は、前記第１組（Ｅａ）の前記電極（εａ）の間の間隔部に設けられて、電気絶縁材料から成る薄膜（６）によって前記第１組の電極から電気的に絶縁され、該電気絶縁材料が、厚さδを有するとともに、少なくとも前記平行電極（εａ、εｂ）の側縁に沿って延在し、両組の前記電極間に厚さδの絶縁壁（６ａ）を作っており、前記δの大きさはｗａまたはｗｂの大きさに比べて小さく、前記第１組（Ｅａ）の前記電極（εａ）の間の間隔距離がｗｂ＋２δであり、
また、前記電極（ε）を有する前記電極層（Ｌ１、Ｌ２）および前記絶縁性薄膜（６）が、それぞれ、前記電極手段（ＥＭ）に全域平面層を作っていることを特徴とする電極手段（ＥＭ）。
【請求項２】
前記第１および第２の薄膜電極層（Ｌ１、Ｌ２）のうちの少なくとも１つの前記電極（ε）の導電材料が、前記基板（７、７’）の表面に直接付与されていることを特徴とする請求項１に記載された電極手段（ＥＭ）。
【請求項３】
第１および第２の薄膜電極層（Ｌ１、Ｌ２）のうちの１つの層の前記電極（ε）が、他方の前記薄膜電極層（Ｌ２、Ｌ１）とは反対側の表面で外部に露出していることを特徴とする請求項１に記載された電極手段（ＥＭ）。
【請求項４】
前記他方の薄膜電極層（Ｌ２、Ｌ１）とは反対側の、前記薄膜電極層（Ｌ１、Ｌ２）のうちの１つの薄膜電極層の表面が、背面体（７’）によって覆われていることを特徴とする請求項１に記載された電極手段（ＥＭ）。
【請求項５】
両組（Ｅａ、Ｅｂ）の前記電極（εａ、εｂ）の断面積が等しく、ｗａ・ｈａ＝ｗｂ・ｈｂであることを特徴とする請求項１に記載された電極手段（ＥＭ）。
【請求項６】
前記第１組（Ｅａ）の電極（εａ）の断面積が、前記第２組（Ｅｂ）の前記電極（εｂ）の断面積と相違し、ｗａ・ｈａ≠ｗｂ・ｈｂであることを特徴とする請求項１に記載された電極手段（ＥＭ）。
【請求項７】
両組（Ｅａ、Ｅｂ）の前記電極（εａ、εｂ）を成す導電材料が同一である請求項１に記載された電極手段（ＥＭ）。
【請求項８】
前記第２組（Ｅｂ）の前記電極（εｂ）を成す導電材料が、前記第１組（Ｅａ）の前記電極（εａ）を成す導電材料と異なることを特徴とする請求項１に記載された電極手段（ＥＭ）。
【請求項９】
第１組（Ｅａ）の前記電極（εａ）を成す導電材料および第２組（Ｅｂ）の前記電極（εｂ）を成す導電材料が、それぞれ、導電率σａ、σｂを有し、下記関係式を満たして、
【数１】
2005509282.tif 000004
前記第１および第２組（ＥａおよびＥｂ）の各電極（εａ、εｂ）の導電容量を、いずれの場合も等しくしていることを特徴とする請求項８に記載された電極手段（ＥＭ）。
【請求項１０】
前記第１組（Ｅａ）の前記電極（εａ）と、前記第２組（Ｅｂ）の前記電極（εｂ）との間の前記絶縁壁（６ａ）が、前記第１組（Ｅａ）の前記電極（εａ）を覆う連続層に設けた、および、前記第１組の電極の間隔部内で基板（７および７’）にも設けた、前記絶縁性薄膜（６）の部分（６ａ）を作っており、
また、前記第２組（Ｅｂ）の前記電極（εｂ）が、前記絶縁性薄膜（６）の前記壁部分（６ａ）の間の凹所（８）に形成され、および、前記基板を覆う前記絶縁性薄膜の部分（６ｂ）の上にも形成されており、
前記第２組（Ｅｂ）の前記電極（εｂ）の上面が、前記第１組（Ｅａ）の前記電極（εａ）の上面を覆う前記絶縁性薄膜（６）の部分（６ｃ）の表面と面一であり、もって
前記第１および第２組（Ｅａ、Ｅｂ）の前記電極（εａ、εｂ）が等しい高さｈａ＝ｈｂを有し、かつ
前記電極（εａ、εｂ）および前記絶縁性薄膜（６）を有する前記薄膜電極層（Ｌ１、Ｌ２）が、前記電極手段（ＥＭ）における全域平面層を作っていることを特徴とする請求項１に記載された電極手段（ＥＭ）。
【請求項１１】
前記第１組（Ｅａ）の前記電極（εａ）と、前記第２組（Ｅｂ）の前記電極（εｂ）との間の前記絶縁壁（６ａ）が、第１組（Ｅａ）の前記電極（εａ）の側縁をその上面まで覆う層に設けた、および、前記第１組の電極の間の間隔部内で前記基板（７、７’）にも設けた、前記絶縁性薄膜（６）の部分（６ａ、６ｂ）を作っており、また
前記第２組（Ｅｂ）の前記電極（εｂ）が、前記絶縁性薄膜の壁部（６ａ）間の凹所（８）に形成され、および、前記基板（７）を覆う部分（６ｂ）の上にも形成されており、
前記第２組（Ｅｂ）の前記電極（εｂ）は、前記絶縁壁（６ａ）の上縁、および、前記第１組（Ｅａ）の前記電極（εａ）の上面と面一になっており、
前記第２組（Ｅｂ）の前記電極（εｂ）は、高さｈｂ＝ｈａ−δを有しており、また
電極（εａ、εｂ）を有する前記薄膜電極層（Ｌ１、Ｌ２）と、絶縁材料（６）とが、電極手段（ＥＭ）における厚さｈａの全域平面層を作っていることを特徴とする請求項１に記載された電極手段（ＥＭ）。
【請求項１２】
前記第１組（Ｅａ）の前記電極（εａ）と、前記第２組（Ｅｂ）の前記電極（εｂ）との間の前記絶縁壁（６ａ）が、前記第１組（Ｅａ）の前記電極（εａ）を前記基板（７、７’）位置まで覆う層に設けた前記絶縁性薄膜（６）の部分を作っており、また
前記第２組の前記電極（εｂ）が、前記絶縁性薄膜（６）の前記壁部分（６ａ）の間の凹所（８）に形成され、および、露出した前記基板（７、７’）の上にも直接形成され、かつ前記第１組（Ｅａ）の前記電極（εａ）の上面を覆う前記絶縁性薄膜（６）の部分（６ａ）の上面と面一になっており、もって
前記第１組（Ｅａ）の電極が、高さｈａ＝ｈｂ−δを有し、かつ
電極（εａ、εｂ）を有する前記少なくとも１つの薄膜電極層（Ｌ１、Ｌ２）と前記絶縁性薄膜（６）とが、前記電極手段（ＥＭ）における、厚さｈｂの全域平面層を作っていることを特徴とする請求項１に記載された電極手段（ＥＭ）。
【請求項１３】
平行帯状導電体の形態の電極（ε）を各層に有する第１および第２の薄膜電極層（Ｌ１、Ｌ２）を含む電極手段（ＥＭ）に電極層（Ｌ１、Ｌ２）を形成する方法であり、
前記第２の電極層（Ｌ２）の前記電極（ε）が、第１の電極層（Ｌ１）の前記電極（ε）と交差方向、または、実質的に直交する方向に指向し、また
前記薄膜電極層（Ｌ１、Ｌ２）のうちの少なくとも１つが、基板または背面体（７、７’）の絶縁表面に形成され、また
前記薄膜電極層（Ｌ１、Ｌ２）は、平行離隔平面に形成したものであって、該薄膜電極層の間の機能媒体である全域形成層（３）に接触している、電極手段に電極層を形成する方法において、
厚さｈａを有する導電材料から成る平面層を基板上に被着する段階と、
導電材料から成る前記平面層をパターン化して、幅ｗａ、厚さｈａを有する第１組の前記帯状電極を形成する段階であり、パターン化処理で形成される電極間の凹所によって相互に離隔した前記電極となる前記段階と、
前記導電材料の部分を除去し、第１組の前記帯状電極の間の前記基板の表面を露出させる段階であって、前記第１組の平行電極は、前記電極間の凹所の幅に等しく、かつ、ｗａと同等以上の距離ｄだけ離れている前記段階と、
前記第１組の電極の少なくとも側縁を覆う電気絶縁材料から成る薄膜を形成する段階と、
前記第１組の電極の前記側縁を覆う前記絶縁性薄膜の間の凹所に導電材料を被着させて、電極層が前記電極手段における全域平面層として得られるように、幅ｗｂ、厚さｈｂを有する第２組の電極を形成する段階とによって特徴づけられる電極手段に電極層を形成する方法。
【請求項１４】
前記第１組の電極と、前記基板の露出面の両者を覆う全域層として前記絶縁性薄膜を形成する段階と、
前記第２組の電極に対する導電材料を、前記第１組の電極の間の前記凹所内、および、前記絶縁性薄膜の上に被着させる段階と、
前記第２組の電極の上面が、前記第１組の電極を覆う前記絶縁性薄膜と面一になるように前記薄膜電極層を平坦化する段階とによって特徴づけられる請求項１３に記載された電極手段に電極層を形成する方法。
【請求項１５】
前記第１組の電極および前記基板の露出面を覆う全域層として前記絶縁性薄膜を形成する段階と、
前記第２組の電極に対する導電材料を、前記第１組の電極の間の前記凹所内、および、前記絶縁性薄膜の上に被着させる段階と、
前記第１組の電極を覆う前記絶縁性薄膜が除去されて、前記電極の上面を露出し、両組の前記電極の上面、および、前記絶縁性薄膜の上縁が、全て、前記薄膜電極層の上面と面一になるように、前記薄膜電極層を平坦化する段階とによって特徴づけられる請求項１３に記載された電極手段に電極層を形成する方法。
【請求項１６】
前記第１組の電極と、前記基板の露出面の両者を覆う全域層として前記絶縁性薄膜を形成する段階と、
前記凹所の底部にある前記絶縁性薄膜を除去する段階と、
前記第１組の電極を基板位置まで覆う前記絶縁性薄膜のみを残し、前記基板の表面を露出させる段階と、
前記第２組の電極の導電材料を前記凹所内に被着させる段階と、
前記第２組の薄膜電極層の上面、および、前記第１組の電極を覆う前記絶縁性薄膜の表面が、全て、前記薄膜電極層の上面と面一になるように、前記薄膜電極層を平坦化する段階とによって特徴づけられる請求項１３に記載された電極手段に電極層を形成する方法。
【請求項１７】
前記薄膜電極層（Ｌ１、Ｌ２）のうちの１つのみが基板上に形成される方法であり、
基板上に形成した１つの前記薄膜電極層を覆うとともに、前記薄膜電極層の電極に接触する、機能媒体から成る全域層を被着させ、次いで、前記基板上に電極層を形成するために用いる段階と同様な段階によって、第２の電極層を機能媒体から成る全域層に、直接、形成することを特徴とする請求項１３に記載された電極手段に電極層を形成する方法。
【請求項１８】
機能媒体の前記全域層に形成された前記薄膜電極層を覆う、基板または背面体を設けることを特徴とする請求項１７に記載された電極手段に電極層を形成する方法。
【請求項１９】
電極手段の電極を成す導電材料および／または基板材料を、表面酸化に適する材料として選択し、かつ、適宜少なくとも１つの酸化プロセスでいずれかの表面を酸化することによって前記絶縁性薄膜を形成することを特徴とする請求項１３に記載された電極手段に電極層を形成する方法。
【請求項２０】
平行帯状導電体の形態の電極（ε）を各層に有する第１および第２の薄膜電極層（Ｌ１、Ｌ２）を含む少なくとも１つの電極手段（ＥＭ）を有する装置であり、
前記第２の薄膜電極層（Ｌ２）の前記電極（ε）が、前記第１の薄膜電極層（Ｌ１）の前記電極（ε）と交差する方向、または、実質的に直交する方向に指向しており、
前記薄膜電極層（Ｌ１、Ｌ２）のうちの少なくとも１つが、基板または背面体（７、７’）の絶縁表面に形成され、
前記薄膜電極層（Ｌ１、Ｌ２）が、該薄膜電極層の間の機能媒体である全域形成層（３）に接触する平行離隔平面に形成され、
前記第１の薄膜電極層（Ｌ１）の電極（ε）と、前記第２の薄膜電極層（Ｌ２）の電極（ε）との間の各重なり合い部分で定まる前記機能媒体（３）の塊体に機能素子（５）が形成されて、マトリックス・アドレス指定可能な配列をなし、
機能素子（５）が、該機能素子（５）を規定する前記交差電極（１、２）に電圧を加えることによって機能素子（５）を活性化されて、該交差電極間に電位が生じ、もって前記機能素子（５）の物理的状態を一時的または永久的に変化させ、または、識別可能な物理的状態の間の切り換えを行なうことができ、前記電圧の印加は、前記機能素子の書込みまたは読取り動作のための前記機能素子（５）のアドレス指定に相当し、また
データ処理装置の切換可能論理要素、データ記憶装置のメモリ・セル、または、情報表示装置におけるピクセルのうちの少なくとも１つとして、選択された機能材料（３）の特性に応じて前記機能素子が動作せしめられ、もって、いずれの場合も、前記機能素子、セルまたはピクセルのアドレス指定がマトリックス・アドレス指定計画で行われる、前記少なくとも１つの電極手段を有する装置において、
前記電極手段の前記電極（１、２）が、各電極層（Ｌ１、Ｌ２）に形成されていること、
前記電極手段（ＥＭ）の前記電極（１、２）が、全て、ほぼ同じ幅ｗを有すること、
各手段の電極（１、２）が、幅ｗの何分の一かの大きさである厚さδの絶縁性薄膜（６）によって互いに電気的に絶縁されていること、および
ｗの最小値が、プロセスで制限される最小輪郭サイズｆと同程度であり、それによって、機能媒体（３）における機能素子（５）の充填率が１に近づき、機能素子（５）の数が、前記電極層（Ｌ１、Ｌ２）の間に挟まれた前記機能媒体（３）の全面積Ａ、および、前記プロセスで制限される最小輪郭サイズｆによって定まる最大値に近づき、前記最大値がＡ／ｆ２で定義されることを特徴とする少なくとも１つの電極手段を有する装置。
【請求項２１】
積層配列で形成された複数の電極手段（ＥＭ１．．．ＥＭｎ）を含み、その各々が、各全域層（３１．．．３ｎ）を含むとともに、これに接触し、もって、容積構成体が実現されて成ることを特徴とする請求項２０に記載された少なくとも１つの電極手段を有する装置。
【請求項２２】
電極手段（ＥＭｋ）の第２の電極層における前記電極が、以下の電極手段（ＥＭｋ＋１）における前記機能媒体（３）に直接接触して、電極手段の第１の電極層（Ｌ）を作り、もって、ｎ個の電極手段（ＥＭ１．．．ＥＭｎ）から成る積層体が、合計ｎ＋１個の電極層（Ｌ）で実現されて成ることを特徴とする請求項２１に記載された少なくとも１つの電極手段を有する装置。
【請求項２３】
前記装置のマトリックス・アドレス指定可能な配列を構成する前記機能素子に対する受動マトリックス・アドレス指定を実行するための、請求項１６に記載された装置における、請求項１に記載された電極手段の使用。
【請求項２４】
前記装置のマトリックス・アドレス指定可能な配列を構成する前記機能素子に対する能動マトリックス・アドレス指定を実行するために、各機能素子が少なくとも１つの能動切換構成部品に接続される請求項１６に記載された装置における、請求項１に記載された電極手段の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平行帯状導電体の形態の電極を各層に有する第１および第２の薄膜電極層を含み、第２の電極層の電極は、第１の薄膜電極層の電極と交差する方向、または、実質的に直交する方向に指向しており、第１および第２の薄膜電極層の少なくとも１つが、基板または背面体の絶縁表面に設けられ、第１および第２の薄膜電極層は、平行離隔平面に形成したものであり、両者の間の機能媒体である全域形成層に接している電極手段、および、この種の電極手段を製造する方法に関するものである。
【０００２】
また、本発明は、平行帯状導電体の形態の電極を各層に有する第１および第２の薄膜電極層を含む少なくとも１つの電極手段を有する装置に係わり、この装置では、
第２の薄膜電極層の電極が、第１の薄膜電極層の前記電極と交差する方向、または、実質的に直交する方向に指向しており、
前記薄膜電極層のうちの少なくとも１つが、基板または背面体の絶縁表面に形成され、
前記薄膜電極層が、該薄膜電極層の間の機能媒体である全域形成層に接触する平行離隔平面に形成され、
第１の薄膜電極層の電極と、第２の薄膜電極層の電極との間の各重なり合い部分で定まる前記機能媒体の塊体に機能素子が形成されて、マトリックス・アドレス指定可能な配列をなし、
機能素子が、該機能素子を規定する前記交差電極に電圧を加えることによって機能素子を活性化されて、該交差電極間に電位が生じ、もって前記機能素子の物理的状態を一時的または永久的に変化させ、または、識別可能な物理的状態の間の切り換えを行なうことができ、前記電圧の印加は、前記機能素子の書込みまたは読取り動作のための前記機能素子のアドレス指定に相当し、また
データ処理装置の切換可能論理要素、データ記憶装置のメモリ・セル、または、情報表示装置におけるピクセルのうちの少なくとも１つとして、選択された機能材料の特性に応じて前記機能素子が動作せしめられ、もって、いずれの場合も、前記機能素子、セルまたはピクセルのアドレス指定がマトリックス・アドレス指定計画で行われる。
【０００３】
最後に、本発明は、本発明装置における本発明電極手段の使用にも係わるものである。
【０００４】
本発明は、特に、装置およびデバイスに使用され、平面配列の機能素子を備え、機能素子は、それぞれ、その片側で機能素子に接触して配置される平行帯状電極を有する第１の電極手段と、同様の電極であるが、第１の手段の電極に垂直に配置され、機能素子の反対側に接触して設けられる電極を有する他の電極手段とを介してアドレスされる電極手段に関する。これによって、マトリックス・アドレス指定可能なデバイスと呼ばれるものが構成される。当該マトリックス・アドレス指定可能なデバイスは、例えば、論理セルの形態またはメモリ・セルの形態の機能素子を含むことができる。機能素子は、１つまたは複数の能動切換手段を含むことができ、その場合は、マトリックス・アドレス指定可能なデバイスは能動マトリックス・アドレス指定可能なデバイスと呼ばれ、あるいは機能素子は受動手段のみ、例えば抵抗性または容量性手段のみから構成することができ、その場合は、マトリックス・アドレス指定可能なデバイスは受動マトリックス・アドレス指定可能なデバイスと呼ばれる。
【０００５】
後者は、最も効率的なアドレス指定手段を提供するものと見なされ、例えば記憶デバイスの場合は、メモリ・セルに切換素子、すなわちトランジスタを必要としない。次いで、可能な限り高い記憶密度を達成することが望ましいが、セルに下限を設定する現行の設計規則は、その充填率、すなわち記憶を目的として実際に使用できるマトリックス・アドレス指定可能なメモリ・デバイスのメモリ材料の面積をも制限する。
【背景技術】
【０００６】
従来技術の受動マトリックス・アドレス指定可能なデバイスが図１ａに示されており、幅ｗを有し、距離ｄだけ離れて配置された平行帯状電極１を含む第１の電極手段と、同一幅ｗを有するが、電極１に直角に配列された平行帯状電極２を含む同様な第２の電極手段との間に挟まれた機能材料から成る実質的に平坦な全域層３を含む。機能材料から成る全域層３では、それぞれの電極手段の電極１、２間の重複部分が、全域層３の機能材料における機能素子５を定める。この箇所で交差する電極に電圧を印加することによって、例えば論理セルまたはメモリ・セルでありうる機能素子の物理的状態を変化、または切り換えることができる。
【０００７】
図１ｂは、電極１、２、および挟まれた機能材料３の配置、ならびに機能素子５の場所を明らかにする、線Ｘ−Ｘに沿って截断した図１ａの従来技術に係わるデバイスの断面を示す図である。全域層３の機能材料は、交差電極１、２に対する電圧の印加が、その交差部分における機能素子５のみに影響し、近隣の機能素子、または前者に近接する電極交差部分におけるセルに影響しないような特性を通常有する。全域層の機能材料が、例えば導電性である場合は、機能材料に直角方向で、かつ重複電極の間でのみ通電が生じ、全域層を通じて他の機能素子に電流が流れないように、異方性導電特性を与えることによって達成できる。しかし、多くの用途に対しては、全域層の機能材料を非導電性、すなわち誘電性とすることができ、機能素子を高度な抵抗性を有するもの、またはコンデンサのような挙動を示すような誘電体と見なすことができる。誘電体は分極性無機または有機材料で、ヒステリシスを示すものであってもよい。当該材料としては、強誘電性かつエレクトレット材料が挙げられ、それらが極性を帯びヒステリシスを示す能力は、例えば、デバイス構成が図１に示されるものと類似している強誘電性マトリックス・メモリまたはエレクトレット・マトリックス・メモリに利用される。当該デバイスでは、それらの重複分においてメモリ・セル５を定める電極に電圧を正しく印加することによってメモリ・セル、すなわち機能素子５での極性状態を設定することができ、メモリ・セルに対する書込みおよび読取り動作に従う動作によって極性を切り換え、またはセルを初期状態に戻すことができる。当該マトリックス・デバイスの機能は、勿論、選択される機能性材料ばかりでなく、メモリ・デバイスの構成的かつ構造的制約条件に依存する。全域層３におけるメモリ媒体の記憶容量は、メモリ・セル５のサイズおよび密度に依存し、これは、今度は製造工程で生成されうる最小工程限定特徴に依存することになる。当該特徴は、例えば、後にフォトリソグラフィ・マスクを利用し、例えばエッチングを行うフォトミクロリソグラフィ法でパターン化される金属蒸着として電極を配置するときは、マスクによって定めることのできる最小工程限定特徴ｆに依存し、その値は、今度は、使用される光の波長に依存することになる。換言すれば、この特徴ｆは、今日の技術の範囲内では通常、例えば０．１５から０．２μｍであるため、電極１および２の幅ｗ、ならびにその間隔もほぼこの大きさになる。
【０００８】
ちなみに、値２ｆは通常ピッチと呼ばれ、従来の製造技術で得ることができる単位長さ当たりの最大線数は、係数１／２ｆで与えられ、これに相応して、単位面積当たりの最大特徴数は係数１／４ｆ２で与えられる。したがって、図１に示される領域４について考えると、領域４をより詳細に示す図１ｃからわかるように、セルのサイズがｆ２で与えられることは明らかである。各セルは、その大きさが４ｆ２、言い換えればセルの面積ｆ２の４倍である領域４に対応する固定領域を必要とする。このことは、図１ａのマトリックスが０．２５の係数、すなわちｆ２／４ｆ２を有することを示している。したがって、層３によって提供される領域の利用度は低い。全域層３における機能素子またはセル５のより高い充填率またはより高い密度に到達するために、充填率を高めるか、またはマトリックスの工程限定特徴におけるより高い解像度、例えば０．１μｍ以下の範囲までの解像度を得ることが望ましい。しかし、これは、同様の領域におけるセルの全数を増加させることができるが、より高い充填率を補償することはできない。
【０００９】
能動タイプのマトリックス・デバイス、すなわち各々の機能素子またはセルに関連する少なくとも１つの能動切換要素をも備えたマトリックス・デバイスの場合は、充填率はさらに低く、典型的には１／６のオーダ、すなわちわずか１６．７％の充填率になる。
【００１０】
米国特許第５０１７５１５号（Ｇｉｌｌ、テキサス・インスツルーメント社に譲渡）より、集積回路における要素間にサブリソグラフィ距離を形成する方法が知られている。この公報の図１に示されるように、この方法は、フォトミクロリソグラフィ法の使用によって課される寸法的制約を受けず、実際に導電体または電極の寸法に比べても非常に薄くすることができる絶縁特徴１４によって互いに絶縁された高密度の平行帯状電極１３および１９を有する電極層を形成するのに適している。該公報は、集積回路、すなわちそれぞれ切換および記憶トランジスタ構造体を備えたメモリ・セルを有する半導体メモリ・デバイスにおける帯状浮遊ゲート電極を形成するのに、この種の電極手段をどのようにして使用できるかということを開示している。明らかに、高密度電極層を形成する方法に用いられるドーピング法の同じフォトマスクを使用して、基板を好適にドーピングすることによってビット線が形成される。ビット線およびワード線／制御ゲート電極４２は、浮遊ゲート１３および１９から絶縁体によって分離して形成され、得られる構造体は、トランジスタを備えた多端末メモリ・セルを有する半導体メモリの配列になる。しかし、米国特許第５０１７５１５号には、それぞれ高密度配列の電極を備えた２つの電極層を有し、２つの電極層の電極が、電極層の間に配置され、その電極に接触する機能媒体から成る全域形成層における機能素子をアドレス指定するのに適した電極マトリックスをともに形成するように配置された電極手段を形成するためのヒントまたは指示が示されていない。機能媒体の全域層のマトリックス・アドレス指定を効率的に利用することは、この種のマトリックス・アドレス指定可能なデバイスの層に固有の高度な平面性をも前提とするが、基板上で直交して伸びる組織構造体を形成すると、表面特徴にこの構造体の輪郭が再現されるため、これは従来技術では容易に達成されない。また、従来技術は、複数の当該マトリックス・アドレス指定可能な配列を積層して、容量デバイス、例えば当該技術分野で知られている複数のマトリックス・アドレス指定可能なメモリ・デバイスの積層体を形成する場合は不適切である。
【００１１】
電極が直交電極マトリックスを形成するように、電極層が機能媒体のいずれかの側に配置された受動マトリックス・アドレス指定可能なデータ処理またはメモリ・デバイスの例が、例えば、公開国際特許出願ＷＯ９８／５８３８３号に開示されている。明らかに、この種の装置は、いずれの場合も例えばメモリ・セルに対応しうるマトリックスにおける機能素子が、いずれの場合も、それぞれ第１の電極層と第２の電極層の電極の間の交差によって形成される重複領域によって定められるため、各電極層における電極の充填率を高めることによりマトリックスの機能素子の密度を高めることに関しては有益である。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記問題に鑑み、本発明の主たる目的は、上記種類のマトリックス・デバイスにおける充填率を１に近い値まで高めることを可能にし、充填率はｆの減少に影響されないが、当該減少は、勿論、全域層３において得られる機能素子またはセルの最大数をさらに増加させる役割を果たすため、最小工程限定特徴ｆの実際または実質的なサイズによって実際に制約されることなく当該デバイスにおける機能材料の全域層３によって提供される固定領域の最大利用を達成することである。
【００１３】
図１ａに示されている種類のマトリックス・デバイスをそれぞれの上面に積層して容量デバイスを形成することができ、その場合は、単一のデバイスを分離または絶縁層によって積層体における次のデバイスから隔離して、デバイスの１つにおける電極への電圧の印加、およびその中の機能素子の切換が、積層体における近隣デバイスに影響するのを防ぐ。当該容量デバイスは、勿論、大容量の容量メモリ・デバイスに対応するが、充填率を１または１００％まで高めることが可能であれば、単一のマトリックス・デバイスの全容量は、容量デバイスを形成するために積層された４つの同様の従来のマトリックス・デバイスの容量に近づくであろうことが容易にわかる。
【００１４】
理論上では、積層体を形成するデバイスの数に制限はないが、例えば、様々なデバイスにおける機能素子の大量平行アドレス指定に応じて、積層体内のデバイス間に望ましくない種類の電気的、物理的かつ熱的結合が導入されうるという短所がある。さらなる短所は、積層体の各々の単一デバイスにおける固有の不均一性である。デバイスは実質的に平面であると見なすことができるが、デバイスが積層体に付加され、デバイスが次々に積層されるに従って積層体の凹凸が大きくなるにつれて不均一性が広がっていく。当該凹凸も、実質的に平面の回路技術では極めて望ましくない。
【００１５】
これに鑑み、本発明の二次的な目的は、マトリックス・デバイスで得ることができる機能素子の数に関して全容量を増加させることで、多層または容量デバイス、すなわち多数の層を有する積層体を開発する必要性を低減させ、従来技術で必要とされるデバイスまたは層の数のわずか４分の１デバイスまたは層を含む積層体で同等の容量を達成することができる。
【００１６】
最後に、容易に処理して高度な平面性を与えることで、表面不均一性または凹凸を防ぎ、電極手段を積層容量デバイスの用途により適したものとすることができる電極手段を提供することである。
【課題を解決するための手段】
【００１７】
前記目的、および、その他の利点と特徴は、本発明による以下の電極手段によって達成される。すなわち、この電極手段は、
第１および第２の薄膜電極層の各々が、幅ｗａ、厚さｈａを有する、第１組の帯状電極と、幅ｗｂ、厚さｈｂを有する第２組の前記帯状電極とを含み、
第１組の前記電極は、ｗａと同等以上の距離ｄだけ互いに離れており、
第２組の電極は、第１組の電極の間の間隔部に設けられて、電気絶縁材料から成る薄膜によって第１組の電極から電気的に絶縁され、該電気絶縁材料が、厚さδを有するとともに、少なくとも平行電極の側縁に沿って延在し、両組の前記電極間に厚さδの絶縁壁を作っており、δの大きさはｗａまたはｗｂの大きさに比べて小さく、第１組の電極の間の間隔距離がｗｂ＋２δであり、
また、電極を有する電極層および絶縁性薄膜が、それぞれ、電極手段に全域平面層を作っていることを特徴とするものである。
【００１８】
好適には、第１および第２の薄膜電極層のうちの少なくとも１つの電極の導電材料が、基板の表面に直接付与される。
【００１９】
また、好適には、第１および第２の薄膜電極層のうちの１つの層の電極が、他方の薄膜電極層とは反対側の表面で外部に露出するか、または、他方の薄膜電極層とは反対側の、薄膜電極層のうちの１つの薄膜電極層の表面が、背面体によって覆われる。
【００２０】
本発明電極手段の好適例では、両組の電極の断面積が等しく、ｗａ・ｈａ＝ｗｂ・ｈｂである。
【００２１】
本発明電極手段の他の好適例では、第１組の電極の断面積が、第２組の電極の断面積と相違し、ｗａ・ｈａ≠ｗｂ・ｈｂである。
【００２２】
本発明電極手段の他の好適例では、両組の電極を成す導電材料が同一である。
【００２３】
本発明電極手段の他の好適例では、第２組の電極を成す導電材料が、第１組の電極を成す導電材料と異なる。
【００２４】
後者の場合は、第１組の電極を成す導電材料および第２組の電極を成す導電材料が、それぞれ、導電率σａ、σｂを有し、下記関係式を満たし、第１および第２組の各電極の導電容量を、いずれの場合も等しくしている。
【００２５】
【数１】
2005509282.tif 000003
【００２６】
本発明電極手段の好適例では、第１組の電極と、第２組の電極との間の絶縁壁が、第１組の電極を覆う連続層に設けた、および、第１組の電極の間隔部内で基板にも設けた、絶縁性薄膜の部分を作っており、
また、第２組の電極が、絶縁性薄膜の壁部分の間の凹所に形成され、および、基板を覆う絶縁性薄膜の部分の上にも形成されており、
第２組の電極の上面が、第１組の電極の上面を覆う絶縁性薄膜の部分の表面と面一であり、もって
第１および第２組の電極が等しい高さｈａ＝ｈｂを有し、かつ
電極および絶縁性薄膜を有する薄膜電極層が、電極手段における全域平面層を作っている。
【００２７】
電極手段の他の好適例では、第１組の電極と、第２組の電極との間の絶縁壁が、第１組の電極の側縁をその上面まで覆う層に設けた、および、第１組の電極の間の間隔部内で基板にも設けた、絶縁性薄膜の部分を作っており、また
第２組の電極が、絶縁性薄膜の壁部間の凹所に形成され、および、基板を覆う部分の上にも形成されており、
第２組の電極は、絶縁壁の上縁、および、第１組の電極の上面と面一になっており、
第２組の電極は、高さｈｂ＝ｈａ−δを有しており、また
電極を有する薄膜電極層と、絶縁材料とが、電極手段における厚さｈａの全域平面層を作っている。
【００２８】
本発明電極手段の他の好適例では、第１組の電極と、第２組の電極との間の絶縁壁が、第１組の電極を基板位置まで覆う層に設けた絶縁性薄膜の部分を作っており、また
第２組の電極が、絶縁性薄膜の壁部分の間の凹所に形成され、および、露出した基板の上にも直接形成され、かつ第１組の電極の上面を覆う絶縁性薄膜の部分の上面と面一になっており、もって
第１組の電極が、高さｈａ＝ｈｂ−δを有し、かつ
電極を有する少なくとも１つの薄膜電極層と絶縁性薄膜とが、電極手段における、厚さｈｂの全域平面層を作っている。
【００２９】
本発明の目的、および、その他の利点と特徴は、本発明による、以下の電極手段の製造方法によって達成される。すなわち、この製造方法は、
厚さｈａを有する導電材料から成る平面層を基板上に被着する段階と、
導電材料から成る平面層をパターン化して、幅ｗａ、厚さｈａを有する第１組の帯状電極を形成する段階であり、パターン化処理で形成される電極間の凹所によって相互に離隔した電極となる前記段階と、
導電材料の部分を除去し、第１組の帯状電極の間の基板の表面を露出させる段階であって、第１組の平行電極は、電極間の凹所の幅に等しく、かつ、ｗａと同等以上の距離ｄだけ離れている段階と、
第１組の電極の少なくとも側縁を覆う電気絶縁材料から成る薄膜を形成する段階と、
第１組の電極の側縁を覆う絶縁性薄膜の間の凹所に導電材料を被着させて、電極層が電極手段における全域平面層として得られるように、幅ｗｂ、厚さｈｂを有する第２組の電極を形成する段階とによって特徴づけられる。
【００３０】
本発明方法の好適例では、第１組の電極と、基板の露出面の両者を覆う全域層として絶縁性薄膜が形成され、第２組の電極に対する導電材料が、第１組の電極の間の凹所内、および、絶縁性薄膜の上に被着され、第２組の電極の上面が、第１組の電極を覆う絶縁性薄膜と面一になるように薄膜電極層が平坦化される。
【００３１】
本発明方法のその他の好適例では、第１組の電極および基板の露出面を覆う全域層として前記絶縁性薄膜が形成され、第２組の電極に対する導電材料が、第１組の電極の間の凹所内、および、絶縁性薄膜の上に被着され、第１組の電極を覆う絶縁性薄膜が除去されて、電極の上面を露出し、両組の電極の上面、および、絶縁性薄膜の上縁が、全て、薄膜電極層の上面と面一になるように、薄膜電極層が平坦化される。
【００３２】
本発明方法のその他の好適例では、第１組の電極と、基板の露出面の両者を覆う全域層として絶縁性薄膜を形成し、凹所の底部にある絶縁性薄膜を除去し、第１組の電極を基板位置まで覆う絶縁性薄膜のみを残して、基板の表面を露出させ、第２組の電極の導電材料を凹所内に被着させ、第２組の薄膜電極層の上面、および、第１組の電極を覆う絶縁性薄膜の表面が、全て、薄膜電極層の上面と面一になるように、薄膜電極層を平坦化する。
【００３３】
本発明方法の好適例では、基板上に形成された１つの薄膜電極層を覆って、薄膜電極層に接触する、機能媒体から成る全域層を被着させ、次いで、基板上に電極層を形成するために用いる操作と同様な操作によって、第２の電極層を機能媒体から成る全域層に、直接、形成する。次いで、好適には、機能媒体の全域層に形成された薄膜電極層を覆う、基板または背面体を設けることができる。
【００３４】
本発明方法では、電極手段の電極を成す導電材料および／または基板材料を、表面酸化に適する材料として選択し、かつ、適宜少なくとも１つの酸化プロセスでいずれかの表面を酸化することによって絶縁性薄膜を形成するのが好ましい。
【００３５】
最後に、上記目的、ならびにさらなる利点および特徴は、各電極手段の電極がそれぞれの電極層に設けられ、電極手段の電極がすべてほぼ同じ幅ｗを有し、各手段の電極は、厚さδの絶縁性薄膜によって互いに電気的に絶縁され、δの大きさは幅ｗの数分の一であり、ｗの最小値がプロセスで制限される最小輪郭サイズｆと同程度になることによって、それに対する機能媒体の機能素子の充填率が１に近づき、機能素子の数が、電極手段の間に挟持された機能媒体の全面積Ａ、および前記プロセスで制限される最小輪郭サイズｆによって定められる最大値に近づき、前記最大値はａ／ｆ２によって定められることを特徴とする装置による本発明によって達成される。
【００３６】
最後に、前記目的、および、その他の利点と特徴は、前記装置のマトリックス・アドレス指定可能な配列を構成する機能素子に対する受動マトリックス・アドレス指定を実行するための本発明装置における本発明電極手段の使用、および、前記装置のマトリックス・アドレス指定可能な配列を構成する機能素子に対する能動マトリックス・アドレス指定を実行するために、各機能素子が少なくとも１つの能動切換構成部品に接続される、本発明装置における本発明電極手段の使用による本発明によって達成される。
【実施例】
【００３７】
本発明は、添付の図面を併用し、電極手段およびその製造方法の以下の例示的な実施例の説明、ならびに装置の実施例の説明を読むことによって、より深く理解されるであろう。
【００３８】
次に、本発明による電極手段における電極層の様々な実施例の製造を例示する図１から５を参照しながら、本発明による電極手段を説明する。これらの図は極めて概略的で、本発明による電極手段における電極層の製造段階および構造を説明するのに必要とされる十分な数の帯状電極を示しているにすぎないことに留意されたい。
【００３９】
本発明による電極手段は、勿論、この種のものであって、電極εが、その間にあり、その中の電極に接触する機能媒体の全域層３に直面する２つの電極層Ｌ１およびＬ２を備える。第２の電極層２は、勿論、前述したのと同様の段階および実施例で製造することができ、適切に配置し、適切な方法で、第１の電極層Ｌ１および機能媒体の全域層３により組み立てることができる。これについては、電極手段ＥＭの２つの好ましい実施例と、どのようにして電極手段の当該実施例を積層して、本発明による複数の電極手段を備えた容量構造体を形成できるかということを参照しながら、以下にさらに説明する。
【００４０】
図２ａにおいて、任意の材料で構成することができるが、いずれの場合も絶縁性であるか、または少なくとも１つの絶縁性表面を有する必要がある基板に導電材料の層εを設ける。この層εを、場合によっては、基板７の絶縁性表面に設けることが可能である。図２ｂに示される第２の段階において、基板７を覆う全域層として設けられた導電材料εが、その間に凹所８を形成するように距離ｄだけ離された第１組Ｅａの電極を形成する平行帯状電極εａにパターン化される。例えば、従来のフォトミクロリソグラフィを用いたり、フォトマスクを使用し、続くエッチングでパターン化する場合は、パターン化処理で得ることができる電極εａの幅ｗは、大きさｆのプロセスで制限される最小輪郭に限定されることが理解されるであろう。次いで、ｆの値は、０．１５μｍ以下の範囲になり、これは電極εａの最小幅、ならびにその間の凹所８の幅に対応する。
【００４１】
図２ｃに示される第３の処理段階において、帯状電極εａ、および基板７の露出部が、任意の好適な処理、例えば化学蒸着、吹付けなどによって被着または形成される絶縁材料の薄膜６によって被覆される。当業者に知られているように、次いで、この絶縁層６を、極端に薄く、例えば数ナノメートルの範囲の厚さにし、実際、電極εａの幅ｗａに比べて非常に小さい厚さδとすることができる。
【００４２】
図２ｄに示される第４の処理段階において、電極εａおよび基板７を被覆する絶縁層６を除去し、この除去を、電極εａのパターン化に用いた処理と異なる処理によって、あるいは好適な処理の組合せによって行うことができるが、従来、好ましい処理は、続くエッチングを伴うフォトミクロリソグラフィである。次いで、図２ｂに示される段階に使用された対応するフォトマスクを使用することが可能であり、フォトマスクは電極εａの幅ｗａ、および適宜その間の凹所８の幅ｄに合わせられる。第４の処理段階の後で、図２ｄに示されるような構造体が得られる。薄膜層のなかで残っている唯一の部分は、帯状電極εａの側方に沿って伸びるその壁部６ａである。
【００４３】
図２ｅに示される第５の処理段階において、いずれの場合も電極組Ｅａに使用されるものと同じでありうる他の導電材料εを、電極εａ間の凹所８に設ける。勿論、電極εａと凹所８の両方を覆う全域層にこの導電材料εを設けることも可能であるが、ここに示される図では、主に凹所のみを充たすために被着する。この被着は、図２ａにおける層εの被着と同様の方法、すなわち蒸気蒸着、吹付けなどによって行うことができる。
【００４４】
最後に、図２ｆは、第１組Ｅａの電極εａの間にあり、絶縁性薄膜６の絶縁壁部６ａによってそれから電気的に絶縁される第２の電極組Ｅｂの帯状電極εｂを形成するように、導電材料εを絶縁壁部６ａの高さまで除去する平坦化段階を示す図である。図２ｅに例示される処理段階に対する凹所８ａは、ケーシング型と見なすことが可能で、任意の好適なケーシング法により導電材料εをそのなかに設けることが可能である。
【００４５】
本発明による電極手段に使用され、図２ｆに概略的に例示されている電極層の得られる実施例を図６ａの平面図に示す。ここで、電極層Ｌは、基板７に設けられた複数の帯状平行電極εａ、εｂを備える。電極εａは、図２ｂのパターン化段階から得られる電極εａの第１組Ｅａに属するものと考えることができ、前者間の電極εｂは、図２ｅおよび２ｆに示される処理段階から得られる電極の第２組Ｅｂに属するものと見なすことができる。ここで、２つの電極εａ間の距離をｄ、電極εａの幅をｗａ、電極εｂの幅をｗｂとする。ここで、ｗａ、ｗｂおよびｄの値はすべて同程度で、ほぼ同様の大きさを有し、その最小値は、図２ｂの構造体を得るためのパターン化処理で得ることができるプロセスで制限される最小輪郭ｆの値によって与えられることになる。同時に、電極εｂとεａの間の絶縁壁部６ａの厚さδは、ｆによって制約されず、ナノメートル・スケールまでの厚さを有することができ、唯一の制約は、電極εａとεｂの間の電気的故障および絶縁破壊を防ぐ絶縁性薄膜を設けることである。すなわち、必要に応じて電極を整合する基板７の表面も電気絶縁性を有するとすれば、すべての平行帯状電極εａ、εｂは、互いに電気的に絶縁されることになる。図６ｂに示される図６ａの平面図の断面は、さらなる説明は不要であるが、両電極εａ、εｂ、および絶縁壁部６ａの高さがｈであること、また式ｄ＝ｗｂ＋２δが成立することに留意すべきである。電極間の距離ｄをｗａ＋２δに選定すれば、電極εａ、εｂの幅が同じで、値ｗに等しくなり、すべての電極εａ、εｂは、同じ断面積を有し、同一の導電材料εで構成されれば、同じ導電特性を有する。
【００４６】
達成可能な充填率に関して説明した、電極層Ｌを含む電極手段ＥＭの利点を、図１０ａに示される本発明による装置の説明と併せて以下に説明する。
【００４７】
図３ａおよび３ｂは、本発明による電極手段ＥＭにおける電極層Ｌの第２の実施例を製造するための処理段階を示す図である。図３ａに示される処理段階は、すでに所定の位置にある絶縁性薄膜６を有する、図２ｃに示される構造体を開始点とする。図３ａに示されるように、ここでも電極εａの導電材料と同じでありうる導電材料εを、任意の好適な方法によって図２ｃの凹所８に被着し、次いで平坦化段階を実施して、本発明による電極層Ｌの第２の実施例に符合する、図３ｂに例示される構造体を得る。この実施例において、第１組の電極εａは、電極εａの側縁に沿う部分６ａ、その上面の部分６ｃ、ならびに凹所８の底部の部分６ｂを形成する絶縁性薄膜６によって被覆され、次に、その上面が、電極εａを覆う絶縁性薄膜６の部分６ｃと面一になる導電材料εによって被覆される。図７の断面に示されるこの第２の実施例に関し、電極６ａは、その上に設けられる任意の接触材料とオーム接触していないが、絶縁性薄膜６は、電極εｂと接触材料の間の容量性結合を防ぐものではないことに留意すべきである。したがって、本発明による電極層Ｌのこの実施例は、電極εａおよびεｂが、容量性結合のみを必要とする雰囲気で使用される用途に適することになる。さらに、電極εｂの高さｈｂは、絶縁性薄膜６の厚さδに対応する量だけ、電極εａの高さｈａより小さくなることに留意すべきである。電極εａおよびεｂの両方に対して同じ電極断面を得るためには、これらの電極の高さｈｂが、平坦化段階の後にわずかｈａ−δになり、その上面が絶縁薄膜部６ｃと面一になる（図７参照）ことに対応して、電極εｂの幅ｗｂを相応に大きくする必要がある。
【００４８】
本発明による電極層Ｌの第３の実施例を製造するための処理段階を図４ａおよび４ｂに示す。図４ａは、図２ｃに示される構造体を開始点とし、基板７および電極εａを全体に覆う絶縁性薄膜６が設けられる。ここで、図２ｃの凹所８を充たして覆う導電材料εが被着され、図４ｂに示される電極を形成することを目的とする図４ａの構造体が得られる。導電材料εは、勿論、先述の電極εに使用されるものと同じでありうる。ここで、平坦化段階を行い、電極εａを覆う絶縁性薄膜６の部分、ならびに過剰の電極材料を除去し、図４ｂに示されるように、すべて互いに面一で、かつ絶縁性薄膜６の壁部６ａの上面と面一になる電極層の表面に露出された電極εａおよびεｂを残す。ここで、この第３の実施例は、図８の断面に例示されているものに対応し、すべての電極εａおよびεｂが上面を露出しているため、その上に設けられる接触子または機能材料に対する容量性かつオーム結合に好適であることがわかる。電極εａ、εｂの最小幅ｗａおよびｗｂに関する考慮もここでは有効である。さらに、電極εａの高さｈａは、薄膜６の部分６ｂの厚さδに対応する量δだけ、電極εｂの高さｈｂと異なることがわかる。これは、先述のように、例えば、電極εａおよびεＢＧＡ同じ導電性を有する導電材料で構成される場合に、同じ導電容量を得るためにそうすることが望ましい場合に、断面が等しい電極εａ、εｂを得るために、パターン化処理において電極εａ間の距離を大きくしなければならないことを示している。任意の好適な手段、例えば化学的機械的研磨、制御エッチングまたは制御ミクロ研磨処理によって平坦化を容易に行うことができる。
【００４９】
最後に、図５ａおよび５ｂは、本発明による電極層の第４の実施例を製造するための、図２ｂまたは図２ｃの処理段階から導かれる処理段階を示す図である。出発点が図２ｂであれば、これは、電極構造体εａが好適な特性の導電材料、例えばチタニウムまたはアルミニウムのような金属から構成される場合は、それらを選択的に酸化して、図５ａに示すように、縁部または壁部６ａおよび上面部６ｃで電極を覆う絶縁性薄膜６を形成できることを示すものである。しかし、図５ａに示される処理段階も、図２ｃに示される状況から出発することが可能で、絶縁性薄膜層の基板を被覆している箇所、すなわち凹所８内をエッチング除去し、絶縁性薄膜６の部分６ａおよび６ｃによって被覆される電極εａのみを残す必要があることを示す。しかし、第２のマスキング・段階の使用を伴い、処理コストを増加させることになる。電極εｂに対する導電材料εを被着する前に電極εａの選択的酸化を利用することによって、電極εａを覆う絶縁性薄膜６を設けるより安価な方法が得られる。導電材料εを電極εａの間の凹所８に被着し、次いで、勿論、前述のように絶縁壁部６ａによってそこから隔離させた後、図５ｂに示される平坦化段階で過剰の導電材料εを除去して、図５ｂに示される壁部６ａの間の凹所８に電極εｂを形成し、直接接触する基板７の絶縁表面をそれによって覆う。
【００５０】
この第４の実施例は、図９ａの平面図および図９ｂの断面に示されるものに対応し、そこからは、電極εａが高さｈａを有し、電極εｂが異なる高さｈｂを有することによって、電極εａ、εｂの断面積は、それぞれｗａ・ｈａおよびｗｂ・ｈｂとなり、これは、同じ幅ｗａ＝ｗｂ＝ｗを有する電極εａ、εｂを形成するためには、第１組Ｅａの電極εａの間の距離ｄを図２ｂに示されるパターン化段階で調整しなければならないことを示している。ここで、絶縁性薄膜６は、部分６ｃで電極εｂの上面をも覆うため、これは、勿論、図９ａに示される電極層Ｌの第４の実施例を拘束して、その上に被着される任意の接触材料との容量性結合を生成することを示すものである。図９ａの平面図は、勿論、前者における電極εａが絶縁性薄膜部６ｃによって被覆されることを除いては、図６ａの平面図に示される実施例と類似している。
【００５１】
すでに上述したように、任意の好適な手段、例えば化学蒸着、吹付けまたはスパッタリングによって絶縁性薄膜６を被着することができるが、電極材料εおよび基板材料が酸化に適するものであれば、例えば熱酸化法によって絶縁性薄膜を形成して、図２ｃに示される構造体を得ることが可能である。これは、電極デバイスにおける電極材料に広く使用されるチタニウム、アルミニウムおよび銅のような材料を使用して金属材料として被着される電極材料に適用可能である。ここで、基板７が例えばシリコンで構成される場合は、電極εａで被覆されていない基板の箇所を同時に酸化して、その上にＳｉＯ２の絶縁層を形成することが可能である。また、すでに上述したように、これらの電極間の凹所に導電材料εを被着する前に、電極εａの選択的酸化によって、図５ａに示される絶縁性薄膜部を形成することが可能である。当該酸化法については当業者によく知られているため、ここではそれ以上の説明を行わない。
【００５２】
図１０ａは、本発明による電極手段における第１の電極層Ｌ１の実施例で、電極１を被覆し、それと接触して設けられる機能媒体の全域層で被覆された実施例の断面を示す図である。図１０ｂは、第１の電極層の基板７に対応する背面体７’に設けられた電極を有する第２の電極層Ｌ２を示す図である。この電極層は、勿論、あらゆる点において、第１の電極層Ｌ１に類似し、第１の電極層Ｌ１および機能媒体である全域層を備えた機構に接合されて、本発明による集成電極手段ＥＭを形成する。その結果得られる後者の実施例が図１０ｃの断面に示されているが、ここでは第１の電極層Ｌ１が９０°回転し、第２の電極層は、その電極２が電極層Ｌ１の電極に交差または直交して配置されるように設けられる。得られる構造体は、機能媒体である全域層に接触し、それぞれの電極層Ｌ１、Ｌ２の交差電極１、２が重なる箇所に機能素子が定められる密な電極マトリックスを形成する。電極マトリックスの形態の電極手段の配置は、例えば、第１の電極層Ｌ２における選択電極１および第２の電極層における選択電極２に電圧を印加することによって、全域機能媒体の機能素子のマトリックス・アドレス指定を可能にする。これらの選択電極が電場を交差し、または機能媒体３に対して電位差を加えることができ、アドレスされた機能素子におけるその物理的パラメータの、例えばそのインピーダンスの変化という形態の変化を含む。機能媒体が、以下に説明する分極性強誘電材料またはエレクトレット材料体であれば、図１０ｃに示されるデバイスを受動マトリックス・アドレス指定可能なメモリと見なすことができ、次いで第１および第２の電極層それぞれの電極に電圧を印加すると、交差電極１と２の間に形成された機能素子５が極性化され、それが、勿論、強誘電性体またはエレクトレット・メモリにおけるメモリ・セルになる。機能媒体がメモリ材料であるときのメモリ・セルに対するアドレス指定動作、例えば書込みおよび読取り動作と併用して駆動および制御については、当業者が容易に理解するように、電極を周辺ドライバおよび制御回路に接続しなければならないことを理解すべきである。図１０ｄは、電極手段を含むいくつかの当該デバイスをどのように積層して、機能媒体を有する複数の電極手段を形成し、容量デバイスを実現できるかを示す図である。ここで、不図示の周辺回路に適切に接続されているときに、それぞれ電極手段であるこの種のデバイスを個別に平行にアドレスすることができることが今や容易である。
【００５３】
本発明による電極手段の第２の実施例が図１１ａ〜１１ｄに示されており、ここでは、その製造における各種段階が示されている。図１１ａは、図２ｆに示されたものに対応し、基板７に設けられた第１の電極層Ｌ１の実施例を示す図である。ここで、機能媒体３の全域層を第１の電極層Ｌ１に塗布し、その電極に接触させる。この全域層を平坦化し、次いで、その上に第２の電極層Ｌ２が設けられているときの基板として使用する。これを行うための処理は、図２ａからｆに示される段階に類似し、得られる電極層Ｌ２は、背面体で覆われていないが、機能媒体３の第２の層がその上に被着される前に平坦化され、第３の電極層Ｌ３の被着に向けた基板を形成する。この処理を繰り返すことができ、ここで、図１１ｃに示すように、複数の電極手段ＥＭ１およびＥＭ２を有する積層構造体がどのようにして得られるかがわかる。しかし、本発明による電極手段を有するデバイスのこの容量実施例は、ここでは第１の電極手段の第２の電極層Ｌ２が、第２の電極手段ＥＭ２の第１の電極層Ｌ１を形成すること等の点において、図１０ｄに示されるものとは異なる。結果は、ｎ個の電極手段ＥＭ１からＥＭｎを有する積層デバイスにおいて、電極層の総数は、積層構造体における電極手段が基板または背面体７および７’によって互いに隔離されているときのように２ｎにならず、ｎ＋１になる。これにより、この種の容量実施例における完成構造体の寸法（厚さ）が低減されることになる。しかし、第２の電極手段から、最後から２番目の電極手段までの電極層は、すべてそのいずれかの側で機能媒体層３に接続することが可能であるため、この実施例ではすべての第２の電極手段のみ、例えば第１および第３の電極手段などにみをアドレスすることができる。
【００５４】
第２の電極層Ｌ２を機能媒体に直接被着すると、例えば機能媒体の材料が融点の低い有機材料であり、第２の電極層Ｌ２が、ある種類の無機または金属材料の導体として被着されるときに特定の問題を生じるおそれがある。例えば、機能媒体が、ポリマーまたはコポリマーで構成された強誘電またはエレクトレット・メモリであるときは、この材料は２００℃付近の融点を有することになり、その金属蒸着、すなわちこの種の材料に金属被膜を設けると、その表層の材料が溶融するおそれがある。また、平行帯状電極形成するパターン化段階における次のエッチングは、この種の材料の特性にとって好ましくない。しかし、例えばポリマー材料の形態の機能的媒体に悪影響を与えるほどの高い熱応力を引き起こすことなく金属蒸着層を設けるための蒸着法を用いることが可能であることがわかった。例えば電子またはイオン・ビームを使用する様々な吹付けおよびスパッタリング法を、機能媒体に課さなければならない熱的制約条件に適合可能な熱量域で行うことができ、パターン化段階において特別な注意を払う場合も、例えば金属蒸着層をパターン化するためのイオン反応処理に高度に選択性を有する反応物質を使用することによって、機能媒体の材料の機能特性の劣化を避けることができる。すなわち、これには、第２の層Ｌ２の電極を形成するのに用いられる同材料の金属蒸着、およびそれに続くエッチングが必要であっても、機能媒体の層３を、続く第２の電極層の被着およびパターン化に向けた基板として採用することが可能になる。
【００５５】
次に、図１２ａ、１２ｂおよび１２ｃに関連して、本発明に係わり、本発明の電極手段を含む装置について説明する。この説明から、いかにして本発明による電極手段が、この種の装置において、充填率を１に近づけることが可能であるかということも明らかになる。
【００５６】
機能媒体が全域層３に設けられ、本発明による電極手段ＥＭを形成する２つの電極層Ｌ１とＬ２の間に挟持される、マトリックス・アドレス指定可能なデバイスに限定される実施例における図１２ａの平面図に本発明による装置が示されている。使用される機能材料の種類に応じて、図６から９に示される実施例のいずれかでありうる第１の電極層Ｌ１は、電極層Ｌ２と同一であるが、それには、ここに示されるように、電極層Ｌ１の対応する電極１に対してある角度で、好ましくは垂直に配置された平行帯状電極２が設けられる。電極１および２が重なる場合は、機能素子５は、その間の機能媒体３に定められる。機能素子５は、半導電性無機または有機材料、または好ましくは有機物、例えばポリマーまたはコポリマーでありうる強誘電体またはエレクトレット体の如き、極性を帯び、ヒステリシスを示すことが可能な誘電体でありうる。後者の場合は、結合は容量性になり、図７または図９の断面に示される電極層Ｌの実施例の使用を可能にする。本発明による装置の実施例の以下の説明は、簡略化するために、好ましくはポリマーおよびコポリマーの形態の有機材料として選択される機能媒体を有するデータ記憶デバイス、特には強誘電データ記憶デバイスの実施例に限定される。しかし、本発明による装置の実施態様は、これに限定されず、他の可能性があることを当業者であればわかるであろう。さらに、理解しやすいように、図１２ａには、すべての駆動、感知および制御回路を示していないが、実用的な実施例において、シリコンをベースとしたＣＭＯＳ技術で実装し、これが同じ材料で構成される場合は基板７に設けることが可能である。次いで、すべての電極１および２を、当業者が十分に理解する方法で、ルーティングし、前記回路に接続することになる。
【００５７】
すでに記載したように、線Ｘ−Ｘに沿ってとらえた図１２ａの装置の断面を示す図１２ｂを見ればよくわかるように、機能材料３は、電極層Ｌ１とＬ２の間に挟持されている。電極１と２の重複部分または交差部分では、機能媒体３、すなわち強誘電体にメモリ・セル５が定められ、それぞれ第１の電極層Ｌ１および第２の電極層Ｌ２の重複電極１および２に電圧を印加すると、メモリ・セル５におけるこの材料を初期状態から極性化することができる。勿論、ヒステリシスを示すことが可能である強誘電性メモリ材料３の極性状態を、そこに論理値を記憶するために永久的に設定することができ、かつ／または極性の符合（方向）を逆に切り換えることができ、その現象は、メモリ・セルの論理状態、すなわち二進０または二進１を検出するために、いわゆる破壊的読取り処理で生じさせることができる。しかし、読取りは、例えばメモリ・セル５を定める電極１および２に電圧を印加することによって読取りを行った後もセルの論理状態が変化せず、その極性を切り換えるほどの規模でないような非破壊的な場合もある。物理的な観点では、電極層Ｌ１およびＬ２の電極１、２の重複部分、ならびにその間に挟持され、メモリ・セル５を形成する強誘電体３をコンデンサ構造体と見なすことができ、この種の強誘電メモリは、一般に容量性データ記憶デバイスの種類として分類される。いずれの場合も、それぞれの電極層Ｌ１およびＬ２は、厚さδが電極εａおよびεｂの幅ｗのわずか数分の一で、最も好ましくは最小工程限定または工程規定特徴ｆに対応する絶縁材料の非常に薄い膜６によってのみ分離されるため、本発明による電極手段ＥＭは、充填率を１まで増加させることが可能であることがわかるであろう。いずれの場合も、電極εａおよびεｂの幅ｗａおよびｗｂは異なっていてもよいが、ｗａ〜ｗｂとして、実用的な幅は同じ値ｗを有するものと見なすことができることに留意されたい。
【００５８】
これは、図１２ｃに示されるように、４つのメモリ・セル５１から５４を含む平面部４を考えればよくわかる。電極間の絶縁壁６ａが占める領域は、セル５１から５４の領域を定め、電極層Ｌ１、Ｌ２における電極自体は、４ｆ２＋８ｆδ＋４δ２になる。これは、δがｆ、または電極１、２の幅ｗの数分の一にすぎないため、本発明による装置において充填率が１に近づくことを示し、電極層Ｌ１とＬ２の間に挟持される機能媒体３の領域のほぼ１００％が機能素子またはセルによって占められ、その最小サイズがｆ２になることを意味する。例えば、ｆ〜ｗを１に設定し、δ＝０．０１ｆとすれば、平面部の領域が４＋８・０．０１＋０．０００４〜４．０８になり、充填率が４／４．０８＝０．９８、すなわち８９％になる。アクセス可能な機能媒体の面積をＡとした場合のマトリックスにおける機能素子またはセル５の最大数は、本発明による装置においてはＡ／ｆ２に近くなる。例えば、適用される設計規則がｆを０．２μｍに設定し、機能媒体３の面積Ａを１０６μｍ、すなわち０．９８・１０６／０．２２＝２４．５・１０６に設定する場合は、１ビットを記憶するメモリ・セルとしてアドレス指定可能な機能素子３を設けることが可能であり、記憶密度が約２５Ｍビット／ｍｍ２であることが示される。従来技術で知られる電極を最小工程限定特徴ｆによって定められる距離ｄだけ離す場合は、図１０ｃに示される平面部４は、１つのセル５のみを含むため、充填率が０．２５から２５％になるが、勿論、達成可能なセルの最大数は、本発明による電極手段ＥＭを使用したときに達成することができる数の１／４になる。
【００５９】
このことは、本発明による装置では、２つの電極層Ｌ１およびＬ２、ならびにその間に挟持された機能媒体３を有する単一デバイスは、従来技術における４つの当該デバイスと同じ能力を有し、積層されて容量データ記憶装置を形成する。しかし、図１２ｂに示されるようなデバイスを積層して、容量が大きく記憶密度が高い容量データ記憶デバイス、例えば電極層Ｌ２の上面の基板７を、積層体における第１のデバイスと次のデバイスの間の隔離および／または絶縁層として機能するように設けた容量データ記憶デバイスを製造できることを回避するものではない。その結果は、勿論、いずれにせよ、積層容量データ記憶装置において本発明を採用するデバイスの数のわずか１／４で同じ容量を達成することができる。したがって、同じデータ記憶容量を得るために従来の技術で必要とされるような多数の積層デバイスを使用することに特有の問題が回避される。
【００６０】
特に、電極層を形成するための最終段階に適用することができる平坦化処理を極めて高い精度で行い、本発明による大面積電極手段においても、ナノメートル・スケールまでの全体平面性を達成できる。例えば、すでに述べたように、機能材料への直接的な金属蒸着としてもいけられる従来技術の電極手段を阻害する凹凸または不均一性を伴うことなく、化学的機械的研磨を適用して、完成電極手段を提供することができる。
【００６１】
したがって、より多くのデバイスが積層されると、積層デバイスの不均一性の増加を避けることが不可能になる。加えて、各々の個別的なメモリ・デバイスにおける機能媒体のセルに対するデータの書込みおよび読取りを行うために電圧を印加するときに導入される熱的、機械的応力による問題を回避することもできる。
【００６２】
本発明による電極手段ＥＭにおける用途は、データ記憶装置に限定されるものではないが、この種の装置は、積層メモリ・デバイスで形成されていてもいなくても、特に有益である。当該装置の一般的な配置および構造、ならびに機能媒体に対するいくつかの可能な材料または材料の組合せについては、米国特許および欧州特許として授与され、本発明の出願人に属する前述の公開国際特許出願第ＷＯ９８／５８３８３号を参照することができる。この出願は、ケース・メモリにおけるデータ処理デバイスに対するアキテクチャを開示しているが、特に強誘電メモリ・デバイスに向けられているものではない。加えて、この公報は、例えば情報表示デバイスに適用される同様のアキテクチャをも開示している。
【００６３】
メモリ・デバイスの如き様々なデバイスに使用される電極手段ＥＭに対する電極材料に関しては、すでに述べたように、任意の好適な導電材料、例えば電子デバイスで広く使用されるチタニウムまたはアルミニウムのような金属でありうる。電極材料は、無機材料、例えば導電性ポリマーであってもよいが、絶縁性薄膜を形成するのに用いられる処理、またはその部分を除去するのに用いられる処理に適合するものでなくてはならない。
【００６４】
本発明による電極手段ＥＭの電極の幅は、相応して、最小工程限定特徴ｆによって定められる最小値を有することを理解すべきであるが、それは、勿論、第１の場合において、被着され、パターン化される第１組の電極εａの幅、ならびにそのように制限されるその間の距離のみである。電極εｂは、パターン化処理に適用される設計規則によって制限されない方法によって被着することができる。これは、得られる特徴に対する最小の寸法的制約が、ｆの値よりはるかに小さい可能性があることを示している。勿論、例えば酸化、蒸発蒸着または吹付けまたはスパッタリングによってほぼ単元素の寸法で行うことができる絶縁性薄膜の成膜にも同じことが当てはまる。唯一の要件は、電極層における電極のそれぞれの組ＥａおよびＥｂにおける隣接電極εａとεｂの間に必要な電気的絶縁を与える必要があることである。また、従来のフォトミクロリソグラフィ法におけるｆは、通常０．２μｍ、またはそれより幾分小さいのに対して、現在確立されている、または開発中の他の技術は、ナノスケールの特徴、すなわち数十ナノメートルまでの電極幅が可能とし、例えばナノスケール・レンジの化学的機械的処理を用いて必要な平坦性を達成することを可能として、いずれの場合も平面性の高い上面を有し、すべての構成部品、すなわちεａおよびεｂ、ならびに絶縁性薄膜６がその上面と面一になる電極層Ｌが製造される。
【００６５】
一般に、平行帯状電極を有し、それぞれマトリックス・アドレス指定可能なデバイスを形成するように互いにある角度、好ましくは垂直に配置された一対の電極層に機能媒体が挟持された装置またはデバイスに、本発明による電極手段を使用すると、充填率を１に近づけ、電極のパターン化処理に対する適用可能な設計規則によってのみ制約される確定可能な機能素子またはセルの数を最大にすることが可能になる。特に魅力的なのは、例えば巻返し処理で本発明による電極層を作製した後に電極手段の連続帯を所望の寸法に切断することが可能な点である。ここで、機能媒体を電極層の１つの電極側に塗布することが可能で、その後に、本発明による第２の電極層が、その個々の電極を第１の電極層の電極に対して垂直にし、その電極を直面させて配置され、機能媒体に対して直接金属蒸着、すなわち上述したように、特に、例えば強誘電マトリックス・アドレス指定可能なデバイスを提供するのに使用されるポリマーまたはコポリマーの如き有機材料の場合は機能媒体の材料にとって好ましくないといえる処理で少なくとも第２の電極手段の電極を設けることを必要とせずに、本発明による電極手段ＥＭを形成するように、すでに塗布された第１の電極層の機能媒体と整合関係をもって設けられる。しかし、概略的な作製手順を能動マトリックス・アドレス指定可能なデバイスに容易に適用できないが、最近の開発に鑑みれば、これらは、例えばマトリックス・アドレス指定可能な強誘電メモリ・デバイスに対して特に魅力的な提案に思われる。能動マトリックス・アドレス指定可能な強誘電メモリ・デバイスは、複雑で電力消費量が大きいばかりでなく、本発明による電極手段で実現しても、その充填率は１よりはるかに小さくなる。例えば、ＩＴおよびＩＣ（一方はトランジスタ、一方はコンデンサ）の能動強誘電メモリ・セルの場合は、達成可能な充填率は、良くても０．６７を超えることはない。
【００６６】
あるいは、連続的または半連続的巻返し動作で電極手段を平坦化した後の最終的な処理段階でも、慎重に制御した厚さにより、または第２の平坦化を伴って機能媒体を塗布することが可能である。次いで、それぞれの電極を互いに垂直関係に保ちながら、機能媒体がすでに所定位置にある２つの電極層を適切に配置させて、個々の電極層を所望の寸法に切断した後に、本発明による電極手段を形成し、各電極手段の所定位置の機能媒体と整合関係をもって接合させることができる。この作製手順を繰り返して、例えば、所定の数だけ積層した本発明による複数の電極手段を含む容量データ記憶デバイスを形成し、本発明による装置を容量構成で実現することが可能である。
【００６７】
高度に平面化された電極層を有する本発明による電極手段は、電極寸法、すなわちそれらの電流導電容量に対して均一であることが必要とされる電極の断面積の慎重な制御を可能にする。これは、つまりは、機能媒体における機能素子に対するアドレス指定は、測定されたインピーダンス（抵抗性または容量性）状態に要素を誘導または設定するために、それらの要素に同じ電位差を生じさせることを示している。また、例えば強誘電メモリ材料の切換電圧の一部である電圧による書込みおよび読取りプロトコルを使用するときは、より高い信頼性が得られるが、受動マトリックス・アドレス指定体系における非活動的ワード・ビット線に加えられる静的電位を慎重に制御し、例えばマトリックスにおける非アドレス・メモリの容量性結合および妨害を回避することが可能になる。
【図面の簡単な説明】
【００６８】
【図１ａ】従来技術の受動マトリックス・アドレス指定可能なデバイスを示し、当該デバイスにおける従来の方法で達成可能な充填率を例示する図である。
【図１ｂ】従来技術の受動マトリックス・アドレス指定可能なデバイスを示し、当該デバイスにおける従来の方法で達成可能な充填率を例示する図である。
【図１ｃ】従来技術の受動マトリックス・アドレス指定可能なデバイスを示し、当該デバイスにおける従来の方法で達成可能な充填率を例示する図である。
【図２ａ】本発明による電極層の第１の実施例を製造するための処理段階を模式的に示す図である。
【図２ｂ】本発明による電極層の第１の実施例を製造するための処理段階を模式的に示す図である。  スにおける従来の方法で達成可能な充填率を例示する図である。
【図２ｃ】本発明による電極層の第１の実施例を製造するための処理段階を模式的に示す図である。
【図２ｄ】本発明による電極層の第１の実施例を製造するための処理段階を概略的に示す図である。
【図２ｅ】本発明による電極層の第１の実施例を製造するための処理段階を概略的に示す図である。
【図２ｆ】本発明による電極層の第１の実施例を製造するための処理段階を模式的に示す図である。
【図３ａ】本発明による電極層の第２の実施例を製造するための処理段階で、図２ｃの処理段階から導かれる処理段階を模式的に示す図である。
【図３ｂ】本発明による電極層の第２の実施例を製造するための処理段階で、図２ｃの処理段階から導かれる処理段階を模式的に示す図である。
【図４ａ】本発明による電極層の第３の実施例を製造するための処理段階で、図２ｃの処理段階から導かれる処理段階を模式的に示す図である。
【図４ｂ】本発明による電極層の第３の実施例を製造するための処理段階で、図２ｃの処理段階から導かれる処理段階を模式的に示す図である。
【図５ａ】本発明による電極層の第４の実施例を製造するための処理段階で、図２ｂまたは図２ｃの処理段階から導かれる処理段階を模式的に示す図である。
【図５ｂ】本発明による電極層の第４の実施例を製造するための処理段階で、図２ｂまたは図２ｃの処理段階から導かれる処理段階を模式的に示す図である。
【図６ａ】本発明による電極手段における電極層の第１の実施例の平面図を模式的に示す図である。
【図６ｂ】図６ａにおける実施例の断面図を模式的に示す図である。
【図７】本発明による電極手段における電極層の第２の実施例の断面を模式的に示す図である。
【図８】本発明による電極手段における電極層の第３の実施例の断面を模式的に示す図である。
【図９ａ】本発明による電極手段における電極層の第４の実施例の平面図を模式的に示す図である。
【図９ｂ】図９ａにおける実施例の断面を模式的に示す図である。
【図１０ａ】本発明による電極手段における第１の電極層で、機能媒体の全域層により被覆された第１の電極層の断面を示す図である。
【図１０ｂ】第１の電極層の１つとしての類似の実施例における第２の電極層で、本発明による電極手段を形成するように配置された第２の電極層を示す図である。
【図１０ｃ】本発明による電極手段の好ましい実施例を示す図である。
【図１０ｄ】どのようにして複数の電極手段を積層して容量デバイスを形成できるかを示す図である。
【図１１ａ】本発明による電極手段の他の実施例の製造における段階を示す図である。
【図１１ｂ】本発明による電極手段の他の実施例の製造における段階を示す図である。
【図１１ｃ】本発明による電極手段の他の実施例の製造における段階を示す図である。
【図１１ｄ】本発明による電極手段の他の実施例の製造における段階を示す図である。
【図１１ｅ】どのようにして本実施例による複数の電極手段を積層して容量デバイスを形成できるかを示す図である。
【図１２ａ】本発明による装置の実施例における受動マトリックス・アドレス指定可能なデバイスで、本発明による電極手段を有する受動マトリックス・アドレス指定可能なデバイスの平面図である。
【図１２ｂ】図１２ａの線Ｘ−Ｘに沿ってとらえた断面を示す図である。
【図１２ｃ】図１２ａの詳細を示し、本発明によって達成可能な充填率を例示する図である。
【図１ａ】
2005509282.tif 000005
【図１ｂ】
2005509282.tif 000006
【図１ｃ】
2005509282.tif 000007
【図２ａ】
2005509282.tif 000008
【図２ｂ】
2005509282.tif 000009
【図２ｃ】
2005509282.tif 000010
【図２ｄ】
2005509282.tif 000011
【図２ｅ】
2005509282.tif 000012
【図２ｆ】
2005509282.tif 000013
【図３ａ】
2005509282.tif 000014
【図３ｂ】
2005509282.tif 000015
【図４ａ】
2005509282.tif 000016
【図４ｂ】
2005509282.tif 000017
【図５ａ】
2005509282.tif 000018
【図５ｂ】
2005509282.tif 000019
【図６ａ】
2005509282.tif 000020
【図６ｂ】
2005509282.tif 000021
【図７】
2005509282.tif 000022
【図８】
2005509282.tif 000023
【図９ｂ】
2005509282.tif 000024
【図９ａ】
2005509282.tif 000025
【図１０ａ】
2005509282.tif 000026
【図１０ｂ】
2005509282.tif 000027
【図１０ｃ】
2005509282.tif 000028
【図１０ｄ】
2005509282.tif 000029
【図１１ａ】
2005509282.tif 000030
【図１１ｂ】
2005509282.tif 000031
【図１１ｃ】
2005509282.tif 000032
【図１１ｄ】
2005509282.tif 000033
【図１１ｅ】
2005509282.tif 000034
【図１２ａ】
2005509282.tif 000035
【図１２ｂ】
2005509282.tif 000036
【図１２ｃ】
2005509282.tif 000037
【国際調査報告】
2005509282.tif 000038
2005509282.tif 000039
2005509282.tif 000040
2005509282.tif 000041