(57)【要約】  本発明は、微細構造の製造のためのレジストレスリソグラフィ方法に関する。その方法によると、半導体マスク層（ＨＭ）がキャリア材料（ＴＭ、ＨＭ’）上に形成され、半導体マスク層（ＨＭ）の選択された領域（１）をドープするために、選択的イオン注入（Ｉ）が行われる。ウェット化学処理によって半導体マスク層（ＨＭ）の非ドープ領域を除去することにより、さらなる構成のために使用され得る半導体マスクが得られる。本発明は、こうして、１００ｎｍより小さい構造を製造するための、簡単で非常に正確なレジストレスリソグラフィ方法を提供する。
2005513812.tif 000002
【特許請求の範囲】
【請求項１】
キャリア材料に微細構造を製造するためのレジストレスリソグラフィ方法であって、
ａ）該キャリア材料（ＴＭ、ＨＭ’）を調製するステップと、
ｂ）該キャリア材料（ＴＭ、ＨＭ’）上に半導体マスク層（ＨＭ）を形成するステップと、
ｃ）該半導体マスク層（ＨＭ）の選択された領域をドープするために選択的イオン注入（Ｉ）を行うステップと、
ｄ）半導体マスクを形成するために、該半導体マスク層（ＨＭ）の該ドープまたは非ドープ領域（１）をウェット化学除去するステップと、
ｅ）該パターニングされた半導体マスクを使用して該キャリア材料（ＴＭ、ＨＭ’）のパターニングを行うステップと
を包含する、レジストレスリソグラフィ方法。
【請求項２】
ステップａ）において、ハードマスク層（ＨＭ’）を前記キャリア材料（ＴＭ）の最上部の層として形成することを特徴とする、請求項１に記載の方法。
【請求項３】
ＴＥＯＳ、ＳｉＯ２、窒化物、ＳｉＣまたはＢＰＳＧ層が、前記ハードマスク層（ＨＭ’）として形成されることを特徴とする、請求項２に記載の方法。
【請求項４】
ステップａ）において、前記キャリア材料（ＴＭ、ＨＭ’）の平坦化が行われることを特徴とする、請求項１から３のいずれか１つに記載の方法。
【請求項５】
ステップｂ）において、アモルファス、多結晶または結晶の半導体層が形成されることを特徴とする、請求項１から４のいずれか１つに記載の方法。
【請求項６】
ステップｂ）において、非ドープまたは弱くｐドープされた半導体層が形成されることを特徴とする、請求項１から５のいずれか１つに記載の方法。
【請求項７】
ステップｂ）において、前記半導体層（ＨＭ）が厚さ１０ｎｍから２０ｎｍを有して形成されることを特徴とする、請求項１から６のいずれか１つに記載の方法。
【請求項８】
ステップｃ）において、前記イオン注入（Ｉ）が、基本的に前記半導体マスク層（ＨＭ）に垂直になされることを特徴とする、請求項１から７のいずれか１つに記載の方法。
【請求項９】
ステップｃ）において、集束イオンビームを使用して直接、リソグラフィの描写が行われることを特徴とする、請求項１から８のいずれか１つに記載の方法。
【請求項１０】
シングルソース―シングルビーム方法、またはシングルソース―マルチビーム方法、またはマルチソース―シングルビーム方法、またはマルチソース―マルチビーム方法が行われることを特徴とする、請求項９に記載の方法。
【請求項１１】
ステップｃ）において、プログラム可能なマスクを使用してイオンビームリソグラフィが行われることを特徴とする、請求項１から８のいずれか１つに記載の方法。
【請求項１２】
ステップｃ）において、投射マスクを使用して、イオンビームリソグラフィーが行われることを特徴とする、請求項１から８のいずれか１つに記載の方法。
【請求項１３】
ステップｃ）において、１ｋｅＶから１０ｋｅＶの注入エネルギーおよび１Ｅ１３ｃｍ−２から５Ｅ１４ｃｍ−２の注入線量が使用されることを特徴とする、請求項１から１２のいずれか１つに記載の方法。
【請求項１４】
ステップｃ）において、ドーパント濃度が１Ｅ１９ａｔｏｍｓ／ｃｍ３未満のドーパントによってｐ型ドープが行われることを特徴とする、請求項１から１３のいずれか１つに記載の方法。
【請求項１５】
ステップｄ）において、１００未満の選択性を有する前記半導体マスク層（ＨＭ）の前記非ドープ領域を除去するために、標準的なポリシリコンウェットエッチング方法が行われることを特徴とする、請求項１から１４のいずれか１つに記載の方法。
【請求項１６】
ステップｅ）において、異方性エッチング方法が行われることを特徴とする、請求項１から１５のいずれか１つに記載の方法。
【請求項１７】
半導体材料に微細構造を製造するレジストレスリソグラフィ方法であって、
ａ）該半導体材料（ＴＭ）の選択された領域のドープのため、選択的イオン注入（Ｉ）がなされるステップと、
ｂ）該微細構造の製造のために、該半導体材料の該ドープまたは非ドープ領域（１）をウェット化学除去するステップと
を有する、レジストレスリソグラフィ方法。
【請求項１８】
アモルファス、多結晶または結晶半導体が、前記半導体材料（ＴＨ）として使用されることを特徴とする、請求項１７に記載の方法。
【請求項１９】
非ドープまたは弱くｐドープされた半導体が、前記半導体材料（ＴＭ）として使用されることを特徴とする、請求項１７または１８に記載の方法。
【請求項２０】
ステップａ）において、前記イオン注入（Ｉ）が基本的に垂直に、前記半導体材料の中になされることを特徴とする、請求項１７から１９のいずれか１つに記載の方法。
【請求項２１】
ステップａ）において、集束イオンビームを使用して、直接、リソグラフィの描写が行われることを特徴とする、請求項１７から２０のいずれか１つに記載の方法。
【請求項２２】
シングルソース―シングルビーム方法、またはシングルソース―マルチビーム（ｍｕｌｔｉｐｌｅ  ｂｅａｍ）方法、または、マルチソース―シングルビーム方法、またはマルチソース―マルチビーム方法が行われることを特徴とする、請求項１７から２１のいずれか１つに記載の方法。
【請求項２３】
ステップａ）において、プログラム可能なマスクを使用してイオンビームリソグラフィが行われることを特徴とする、請求項１７から２２のいずれか１つに記載の方法。
【請求項２４】
ステップａ）において、投射マスクを使用して、イオンビームリソグラフィーが行われることを特徴とする、請求項１７から２３のいずれか１つに記載の方法。
【請求項２５】
ステップａ）において、１ｋｅＶから１０ｋｅＶの注入エネルギーおよび１Ｅ１３ｃｍ−２から５Ｅ１４ｃｍ−２の注入線量が使用されることを特徴とする、請求項１７から２４のいずれか１つに記載の方法。
【請求項２６】
ステップａ）において、ドーパント濃度が１Ｅ１９ａｔｏｍｓ／ｃｍ３未満のドーパントによってｐ型ドープが行われることを特徴とする、請求項１７から２５のいずれか１つに記載の方法。
【請求項２７】
ステップｂ）において、１００未満の選択性を有する前記半導体材料の前記非ドープ領域の除去のため、標準的なポリシリコンウェットエッチング方が行われることを特徴とする、請求項１７から２６のいずれか１つに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細構造製造のためのレジストレスリソグラフィ方法に関し、特に、キャリア材料または半導体材料における１００ｎｍ未満の構造を製造するためのレジストレスリソグラフィの方法に関する。
【背景技術】
【０００２】
１００ｎｍ未満の態様における極微細構造を製造するための適切なリソグラフィ方法の開発において、極めて大きな問題が生じるが、それは特に、いわゆるレジスト化学と呼ばれるマスクの製造およびリソグラフィシステムの複雑さに起因する。
【０００３】
いわゆる１５７ｎｍリソグラフィは、１００ｎｍ未満の態様における極微細構造を製造するための光リソグラフィのさらなる開発に至っている。この場合、これらの方法は、新しいレジスト材料を必要とする。しかし、必死の努力にもかかわらず、今日まで、そのような小さい構造に関する技術的な要求を完全に満たすどのようなレジストも見つけられていない。さらに、これらの新しい材料に加え、新しいマスク製造の方法もまた必要であり、それらの開発は、それはそれで、非常にコストがかかる。したがって、非常にコストがかかり、処理が難しいリソグラフィシステムという結果となる。
【０００４】
したがって、そのような従来の光リソグラフィ方法の代替として、例えば、ＥＢＤＷ（電子ビーム直接ライティングリソグラフィ  ｅｌｅｃｔｒｏｎ  ｂｅａｍ  ｄｉｒｅｃｔ  ｗｒｉｔｅ  ｌｉｔｈｏｇｒａｐｈｙ）などのマスクレスリソグラフィ方法が導入され、適切なレジストがやはり必要とされている。この場合、レジストは、基本的に、好ましくはポリマーを有する有機物露光層であると理解される。
【０００５】
露光するその他のものとしては、例えば、ＩＰＬ（イオン投射リソグラフィ  ｉｏｎ  ｐｒｏｊｅｃｔｉｏｎ  ｌｉｔｈｏｇｒａｐｈｙ）方法、いわゆる、特別なレジスト材料上に構造をイメージするために用いられるステンシルマスクがある。しかし、特に、適切なレジスト材料の製造により、さらなる微細化になる構造の実現にますます制限が加えらる。
【０００６】
文献ＪＰ６３０５１６４１  Ａ１号は、イオン注入およびレーザーエッチングによる酸素の多結晶シリコン半導体層への導入によって、その後、パターニングがもたらされる、パターニング方法を開示する。しかし、結果として、１００ｎｍ未満の態様の微細構造は、不適切に形成され得るのみである。
【０００７】
さらに、文献ＵＳ５，９１８，１４３号は、１００ｎｍ未満の態様の微細構造の製造のためのレジストレスリソグラフィ方法が開示され、そこでは、集束電子ビームによって特別な材料／半導体を露光し、その後、パターニングがもたらされる。しかし、この場合に、不利点となるのは、長時間を要することおよび標準的な製造方法と互換性に乏しいことである。
【発明の開示】
【課題を解決するための手段】
【０００８】
したがって、本発明は、実現のための、簡単で費用効果のある、微細構造を製造するためのレジストレスリソグラフィ方法の提供という目的に基づく。
【０００９】
本発明によると、この目的は、任意の所望のキャリア材料に関して、本願特許請求項１の手段により達成される。特許されるべき半導体材料に関して、この目的は、本願特許請求項１７の手段により達成される。
【００１０】
特に、半導体マスク層の選択した領域をドープするための選択的イオン注入、および半導体マスク層のドープされた領域または非ドープ領域へのウェット化学除去の使用と併せて、通常は製造するのが難しい、レジストの代わりに半導体マスク層を使用することによって、１００ｎｍよりはるかに小さい構造を形成し得るリソグラフィ方法の提供が可能である。
【００１１】
ハードマスク層は、好ましくはキャリア材料の最上部層として形成され、そのハードマスク層は、例えば、ＴＥＯＳ、ＳｉＯ２、窒化物、ＳｉＣまたはＢＰＳＧ層を有し、その結果、下に位置する領域の所望外のドープが確実に防がれ、基本的に、半導体素子の電気的特性は影響を受けないままである。
【００１２】
半導体マスク層は、好ましくは、アモルファスシリコン半導体層を包み、その結果、微細構造が非常に正確に形成され得る。しかし、原理上は、多結晶または結晶半導体層を半導体マスク層に対して使用することも可能である。
【００１３】
非ドープの、または弱くｐドープされた半導体材料を半導体マスク層に対して使用するとき、構造の正確さがさらに改善され、１０ｎｍから２０ｎｍの厚さとなる。
【００１４】
レジストの代わりをするいわゆる半導体マスク層の露光の間に、基本的に垂直に行われるイオンの注入が、好ましくは使用され、特に非常に薄い層と共に得られる、極微細構造を実現する結果となる。例えば、集束イオンビームによる直接のリソグラフィ作成、プログラム可能なマスクによるイオンビームリソグラフィ、または投射マスクによるイオンビームリソグラフィが、選択的イオン注入のために実行され得る。したがって、どの場合にも、最適化された露光方法またはイオンビーム方法が所望の構造に応じて使用され得る。さらに、この方法で、半導体回路内の極微細構造と、いわゆるステンシルマスクまたは投射マスクとの両方が、これまで思いもよらなかった微細構造を有して効果的に製造し得る。しかし、さらには、マイクロメカニックの構成物または半導体材料のその他の所望の表面効果の実現が可能である。この場合、半導体領域のドープのための選択的イオン注入、およびドープの、または非ドープの半導体領域のウェット化学除去が、半導体材料、または半導体ウェハに対し直接行われ得る。
【００１５】
本発明のさらなる有利な改善が従属請求項において説明される。
【００１６】
図面を参照して、例示的実施形態を使用して、本発明が、以下にさらに詳細に説明される。
【発明を実施するための最良の形態】
【００１７】
図１Ａから図１Ｅは、第１の例示的実施形態による、レジストレスリソグラフィの基本的製造ステップの簡略断面図を示す。これらの場合、図１Ａによると、例えば、キャリア材料ＴＭのトポロジーを平坦にするための選択的平坦化ステップのあとで、薄いハードマスク層ＨＭ’が形成される。キャリア材料ＴＭは、例えば、ＳｉウェハまたはＳｉ半導体ウェハを構成する。この場合、全てのさらなるキャリア材料の使用もまた可能であり、特に、例えば、ＩＩＩ−Ｖ族材料などの半導体材料を使用し得る。
【００１８】
例えば、ＴＥＯＳ、ＳｉＯ２、窒化物、ＳｉＣまたはＢＰＳＧ層が、ハードマスク層ＨＭ’またはキャリア材料の最上部層として形成される。しかし、それぞれの標準的方法またはそれぞれのキャリア材料ＴＭに適応される、さらなるハードマスク層の使用もまた、可能である。
【００１９】
図１Ａによると、最上部層として、半導体マスク層ＨＭが、その後、キャリア材料すなわちハードマスク層ＨＭ’上に形成される。半導体マスク層ＨＭは、好ましくは、例えば、５００℃から６００℃の温度で厚さ１０ｎｍから２０ｎｍに堆積されるシリコン半導体層などの薄いアモルファス半導体層である。しかし、半導体マスク層の形成のために、他の方法の使用、特にこの層の形成のために他の半導体材料の使用もまた可能である。特に、通常必要とされるレジストの代わりとしてのアモルファス半導体層が、特に正確で、清浄な構造を可能とするが、より緩い必要条件または境界条件に対応する場合、多結晶半導体層または結晶半導体層を半導体マスク層ＨＭとして形成することもまた可能である。同様に、より厚い、またはより薄い半導体層も実現し得るが、そのような厚さがもっとも良い結果を生むのは、特に、１００ｎｍ未満の態様においてである。
【００２０】
同様に、好ましくは、半導体マスク層ＨＭに、非ドープまたは弱くｐドープされた半導体材料が使用されるが、ｎドープされた半導体材料も同様に使用される。しかし、非ドープまたは弱くｐドープされた半導体材料に、特にアモルファスＳｉ半導体マスク層が使用されるとき、１００ｎｍ未満の構造の実現に最良の結果を生むことが同様に見出される。
【００２１】
図１Ｂによると、次の方法のステップにおいて、半導体マスク層ＨＭの選択された領域１をドープするために、選択的イオン注入Ｉがその後実行される。例えば、集束イオンビームが、直接書き込むように、アモルファス半導体マスク層ＨＭ上に向けられる。このイオンビームは１Ｅ１９ａｔｏｍｓ／ｃｍ３より大きいドーパント濃度を実現するために導入される高エネルギーに対応して、好ましくは、ボロンまたはＢＦ２イオンである。この場合、選択的注入の注入エネルギーは１ｋｅＶから１０ｋｅＶの間であり、１Ｅ１３ｃｍ−２から５Ｅ１４ｃｍ−２の注入線量が使用される。さらに、イオン注入Ｉは、基本的に半導体マスク層ＨＭに垂直に行われ、その結果、この半導体層ＨＭに特に正確なドープが作成され、構造幅が１００ｎｍよりはるかに小さい幅の構造物を、こうして、作成し得る。特に、垂直の注入と、半導体マスク層ＨＭの厚さの薄い層および上記のエネルギーとの相互作用が、かつてない微細構造をリソグラフィ手法で製造することを可能とする。
【００２２】
上記のＰ型ドープが、好ましくは、非ドープの、または弱くｐドープされた半導体マスク層ＨＭにもたらされる。しかし、同様に、非ドープの、またはｎドープされた半導体マスク層ＨＭへのｎ型ドープ、あるいは、半導体マスク層ＨＭを逆の型にドープすることもまた可能である。
【００２３】
異なる種類の集束イオンビームの方法が、上記の、半導体マスク層ＨＭへの直接ライティングのために可能である。
【００２４】
例えば、いわゆるシングルソース―シングルビーム方法において、１つのイオンビームが１つのイオンソースによって生成され得、かつ半導体マスク層への書き込みに使用され得る。しかし、さらに、いわゆるシングル―ソース―マルチビーム方法もまた可能であり、この場合、複数のイオンビームが１つのイオンソースによって生成され、次に半導体マスク層へのライティングに使用される。集束ビームを使用する、この局在したイオン注入方法のさらに別のものとして、いわゆるマルチソース―シングルビーム方法を使用し得る。ここでは、複数のイオンソ−スがシングルイオンビームの生成に使用され、このシングルイオンビームが次に半導体マスク層に平行にライティングするために使用される。さらに、いわゆるマルチソース―マルチビーム方法の使用も可能であり、ここでは、複数のイオンソースが複数のイオンビームの生成に使用され、そのイオンビームが今度は半導体マスク層ＨＭに平行にライティングする。
【００２５】
上記の集束イオンビーム方法に加え、さらに、例えば、個々のビームの生成に用いられるプログラム可能なマスク、プログラム可能なドットマトリクスを用いるイオンビームリソグラフィの実行も可能であり、生成されたビームはそれぞれの位置で半導体マスク層の露光または照射を行う。
【００２６】
上記の集束または非集束イオンビームリソグラフィ方法の代わりとして、さらに、投射マスクを用いるイオンビームリソグラフィの実行も可能である。これは、一般的に、非集束ビームが、投射マスクを通って半導体マスク層ＨＭに向けられ、マスクを通して選択された領域のみがドープされる。
【００２７】
上記の注入方法は、所与の境界条件に応じて選択され得、その結果非常にフレキシブルな方法が得られる。
【００２８】
図１Ｃは，本発明によるレジストレスリソグラフィのさらなる製造ステップの簡略断面図を示し、注入ステップの後の、半導体マスク層ＨＭのドープ領域１およびハードマスク層ＨＭ’のドープまたは損傷領域２が示される。したがって、図１Ｃによると、ハードマスク層ＨＭ’が、その後者のハードマスク機能に加え、イオン注入Ｉによるキャリア材料ＴＭの所望外のドープまたはキャリア材料ＴＭのそれぞれの所望外の破壊を避けるための保護層として機能する。このようにして、極めて優れた電気特性を有する半導体回路の形成が可能である。
【００２９】
図１Ｄによると、ウェット化学エッチング方式による次のステップにおいて、半導体マスク層ＨＭの非ドープ領域が半導体マスクの形成のために除去される。この場合、好ましくは、標準的なポリシリコンウェットエッチング方法が、選択性が１００未満である半導体マスク層ＨＭの非ドープ領域の除去のために実行される。例えば、非ドープアモルファスシリコンが、対応する選択性を有する水酸化アンモニウムまたはＮＨ４ＯＨによって除去され得る。しかし、別のウェット化学標準エッチング方法がまた、半導体マスク層ＨＭおよびハードマスク層ＨＭ’に用いられる材料およびドープに応じて使用され得る。
【００３０】
最後のステップにおいて、図１Ｅによると、パターニングされた半導体マスクまたは半導体マスク層ＨＭのドープ領域１を用いて、ハードマスク層ＨＭ’のパターニングが、キャリア材料ＴＭに関して選択的に実行される。例えば、この目的のために、異方性のドライエッチング方法が、半導体マスクをハードマスク層ＨＭ’に変えるために使用される。エッチングの化学物質が、ここでも、半導体マスクおよびその下に位置するハードマスク層ＨＭ’のために選択された材料に応じて選ばれる。
【００３１】
薄い半導体マスク層ＨＭまたはドープ領域１の代わりに薄い酸化物マスクが要求される場合には、選択的ステップにおいて、例えば、熱酸化によって、残っているドープ領域１を酸化物に変換し、特に、窒化物をハードマスク層ＨＭ’として使用する場合は、ウェットエッチング方法によって十分な選択性が得られる。同様に、ドープ領域１または酸化物に変換された領域１は、次の図１Ｅに示すステップにおいて選択的に除去され得る。同様に、半導体マスク層ＨＭの非ドープ領域はまた、対応するエッチング化学物質を使用するとき、除去され得、その結果、いわゆる負性マスクが得られる。
【００３２】
図２Ａから２Ｄは、第２の例示的実施形態によるレジストレスリソグラフィ方法の基本的な製造方法の簡略断面図を示す。同一のまたは対応する素子または層は同一の参照符号で表し、以下に繰り返して説明がなされる。
【００３３】
この第２の実施形態によると、ゲートスタックを半導体ウェハ３上に製造する目的のために、ゲートまたは制御電極の役割をする、例えば厚さ１から２ｎｍのゲート酸化物層４および、例えば厚さ１００ｎｍのポリシリコン層５が形成される。厚さ約５０ｎｍの窒化物層がゲート層５の表面上にハードマスク層ＨＭ’として設置される。ここでもやはり、図１Ａから１Ｄと同様の方法で、例えば、厚さ１５ｎｍのアモルファスシリコン層が形成され、選択された領域のドープのための選択的イオン注入Ｉが垂直に行われる。この場合、好ましくは、約３ｋｅＶのエネルギーを有するボロンイオンが注入される。ウェット化学エッチング方法では、非注入領域が、ハードマスク層ＨＭ’または窒化物に関して選択的に除去され、それによって、図２Ａに示す層構造が製造される。
【００３４】
図２Ｂによると、アモルファス半導体マスクまたは残りのドープ領域１を酸化物に変換するため、例えば８００℃で１０分間の熱酸化がやはり選択的に実行され得、酸化層１’の厚さは、２倍の約３０ｎｍとなる。
【００３５】
図２Ｃによると、その後、ハードマスク層ＨＭ’または窒化物が、異方性のＲＩＥエッチング法（リアクティブイオンエッチング）によって、酸化領域１’に対し選択的にエッチングされ、その結果十分に厚いハードマスク層が得られる。
【００３６】
図２Ｄによると、次のステップにおいて、酸化マスクまたは酸化領域１’が除去され、ポリシリコン層５をハードマスク層ＨＭ’に関し選択的にエッチングするために、例えばリアクティブイオンエッチング（ＲＩＥ）などの異方性エッチング法が、ここでも実行され、その結果、図２Ｄに示されるゲート構造が得られる。
【００３７】
このようにして、半導体回路に、任意の小さい構造が、自由に選択し得る方法、すなわち、リソグラフィ的な方法で製造され得る。この場合、その構造物はまた、非常に近接して配置され得る。さらに、このレジストレスリソグラフィ方法によって極めて速く明瞭なパターニングが可能となる。特に、集束イオンビームを使用するとき、いわゆる露光時間が短縮され、したがって、形成されるべき構造物のサイズを縮小するとともに微細構造物の製造時間も短縮される。これは、従来の方法に対して重要な利点を構成する。
【００３８】
しかし、上記の方法は、半導体回路の微細構造の製造のためのリソグラフィ方法として使用されるのみならず、例えば、投射マスクまたはいわゆるステンシルマスクの微細構造の製造方法としても使用され得る。
【００３９】
図３Ａから図３Ｅは、このタイプの第３の例示的実施形態によるレジストレスリトグラフィ方法の基本的な製造ステップを示す簡略断面図を示し、ここでも、同一の参照符号は同一または同様の層または素子を表し、以下に繰り返して説明がなされる。
【００４０】
図３Ａによると、投射マスクまたはいわゆるステンシルマスクの製造のために、厚さ１００ｎｍの半導体ウェハが、例えば、キャリア材料ＴＭとして使用され得る。上記のステップに従って、この半導体ウェハまたはキャリア材料ＴＭが、ここでも、半導体マスク層ＨＭによってコーティングされ、かつ上記の選択的イオン注入に従って選択された領域に垂直にドープされ、それにより、図３Ｂに示す断面図を作成する。
【００４１】
図３Ｃおよび３Ｄによると、半導体マスク層ＨＭのドープまたは非ドープ領域１が、注入Ｉの後で、上記のウェット化学エッチング法によってここでもまた除去され、図３Ｅにおいて、キャリア材料または細くされた半導体ウェハＴＭへ移動され、それによって、連続した開口Ｏを製造する。投射マスクまたはいわゆるステンシルマスクが、このようにして、かつて知られていない微細な構造を有して非常に簡単に形成され得る。
【００４２】
図３Ｂで、破線で示される注入領域は、特にキャリア材料ＴＭにおいては、この場合、重要ではない。なぜなら、そのような投射マスクには、どのような活性構成物も形成される必要がないからである。
【００４３】
しかし、上記のレジストレスリソグラフィ方法は、投射マスクおよび半導体回路の微細構造の製造に適しているのみならず、例えば、非常に小さな微細機械構成物の製造または表面処理加工などにも適している。
【００４４】
図４Ａから４Ｄは、このタイプの第４の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを示す簡略断面図を示し、同一の方法ステップおよび同一の要素は同一に表され、以下に繰り返して説明がなされる。
【００４５】
図４Ａによると、そのような表面構造または微細機械的構造物の実現のために、使用されるキャリア材料ＴＭは、半導体材料であり得、それは、やはり、アモルファス、多結晶または結晶である。
【００４６】
図４Ｂによると、またも、半導体材料またはキャリア材料ＴＭの、選択された領域１のドープのために、選択的垂直注入Ｉが実行される。繰り返しての説明はこれに関連して行われ、かつ第１の例示的実施形態のそれぞれの方法が参照される。
【００４７】
図４Ｃによると、選択された領域１は、このように、半導体材料またはキャリア材料ＴＭの中にドープされ、その領域は、やはり、既に説明したウェット化学エッチング法によって、例えば、段差形状Ｓを製造するために使用される。使用されるウェット化学エッチング法に関しては、第１の例示的実施形態の説明が再び参照されるべきである。かつて知られていない、１００ｎｍよりはるかに小さいサイズを有する微細構造がこのように、半導体材料の中に形成され得る。同様に、それによって、目指す方法での表面処理および対応する粗さの設定が可能となる。
【００４８】
図５は、第５の例示的実施形態による、レジストレスリトグラフィ方法の基本的な製造ステップの簡略断面図を示し、同一の参照符号はやはり同一の層または素子を表し、これらの素子および関連する方法のステップが、以下に繰り返して説明される。
【００４９】
通常、図５に示される、半導体材料の激しいトポグラフィの違いは、特に、従来の光リソグラフィ方法にとって大きな問題となる。なぜなら、異なる平面への明瞭なイメージングは不可能であるか、可能としても大きな困難を伴う。図１から４に示すレジストレスリソグラフィ方法によると、選択された領域１が、異なる平面においてさえ、今や非常に正確にドープされ得、従って、この上ない正確な半導体マスクが提供され得る。
【００５０】
本発明は、シリコン半導体層に基いて上で説明されてきた。しかし、それに制限されず、同様に別の材料も含む。同様に、ゲート構造以外の構造が、半導体回路に形成され得る。同様に、ボロンまたはＢＦ２の注入およびＮＨ４ＯＨのエッチングに加え、別のイオンビームおよび同様に別のウェット化学エッチング法がまた可能である。
【図面の簡単な説明】
【００５１】
【図１Ａ】図１Ａは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図１Ｂ】図１Ｂは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図１Ｃ】図１Ｃは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図１Ｄ】図１Ｄは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図１Ｅ】図１Ｅは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図２Ａ】図２Ａは、第２の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図２Ｂ】図２Ｂは、第２の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図２Ｃ】図２Ｃは、第２の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図２Ｄ】図２Ｄは、第２の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図３Ａ】図３Ａは、第３の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図３Ｂ】図３Ｂは、第３の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図３Ｃ】図３Ｃは、第３の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図３Ｄ】図３Ｄは、第３の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図３Ｅ】図３Ｅは、第３の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図４Ａ】図４Ａは、第４の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図４Ｂ】図４Ｂは、第４の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図４Ｃ】図４Ｃは、第４の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図４Ｄ】図４Ｄは、第４の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図４Ｅ】図４Ｅは、第４の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図５】図５は、第５の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【符号の説明】
【００５２】
１        ドープ領域
２        ハードマスク層の注入領域
３        半導体ウェハ
４        酸化ゲート層
５        ポリシリコン層
ＨＭ’    ハードマスク層
ＴＭ      キャリア材料
ＨＭ      半導体マスク層
Ｏ        開口
【図１Ａ】
2005513812.tif 000003
【図１Ｂ】
2005513812.tif 000004
【図１Ｃ】
2005513812.tif 000005
【図１Ｄ】
2005513812.tif 000006
【図１Ｅ】
2005513812.tif 000007
【図２Ａ】
2005513812.tif 000008
【図２Ｂ】
2005513812.tif 000009
【図２Ｃ】
2005513812.tif 000010
【図２Ｄ】
2005513812.tif 000011
【図３Ａ】
2005513812.tif 000012
【図３Ｂ】
2005513812.tif 000013
【図３Ｃ】
2005513812.tif 000014
【図３Ｄ】
2005513812.tif 000015
【図３Ｅ】
2005513812.tif 000016
【図４Ａ】
2005513812.tif 000017
【図４Ｂ】
2005513812.tif 000018
【図４Ｃ】
2005513812.tif 000019
【図４Ｄ】
2005513812.tif 000020
【図５】
2005513812.tif 000021
【手続補正書】
【提出日】平成16年2月11日(2004.2.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
キャリア材料に微細構造を製造するためのレジストレスリソグラフィ方法であって、
ａ）該キャリア材料（ＴＭ、ＨＭ’）を調製するステップであって、該キャリア材料（ＴＭ）の最上部の層として形成されるハードマスク層（ＨＭ’）が、
ｂ）該キャリア材料（ＴＭ、ＨＭ’）上に半導体マスク層（ＨＭ）を形成するステップと、
ｃ）該半導体マスク層（ＨＭ）の選択された領域をドープするために選択的イオン注入（Ｉ）を行うステップと、
ｄ）半導体マスクを形成するために、該半導体マスク層（ＨＭ）の該ドープまたは非ドープ領域（１）をウェット化学除去するステップと、
ｅ）該パターニングされた半導体マスクを使用して該キャリア材料（ＴＭ、ＨＭ’）のパターニングを行うステップと
を包含する、レジストレスリソグラフィ方法。
【請求項２】
ＴＥＯＳ、ＳｉＯ２、窒化物、ＳｉＣまたはＢＰＳＧ層が、前記ハードマスク層（ＨＭ’）として形成されることを特徴とする、請求項１に記載の方法。
【請求項３】
ステップａ）において、前記キャリア材料（ＴＭ、ＨＭ’）の平坦化が行われることを特徴とする、請求項１または２のいずれかに記載の方法。
【請求項４】
ステップｂ）において、アモルファス、多結晶または結晶の半導体層が形成されることを特徴とする、請求項１から３のいずれか１つに記載の方法。
【請求項５】
ステップｂ）において、非ドープまたは弱くｐドープされた半導体層が形成されることを特徴とする、請求項１から４のいずれか１つに記載の方法。
【請求項６】
ステップｂ）において、前記半導体層（ＨＭ）が厚さ１０ｎｍから２０ｎｍを有して形成されることを特徴とする、請求項１から５のいずれか１つに記載の方法。
【請求項７】
ステップｃ）において、前記イオン注入（Ｉ）が、基本的に前記半導体マスク層（ＨＭ）に垂直になされることを特徴とする、請求項１から６のいずれか１つに記載の方法。
【請求項８】
ステップｃ）において、集束イオンビームを使用して直接、リソグラフィのライティングが行われることを特徴とする、請求項１から７のいずれか１つに記載の方法。
【請求項９】
シングルソース―シングルビーム方法、またはシングルソース―マルチビーム方法、またはマルチソース―シングルビーム方法、またはマルチソース―マルチビーム方法が行われることを特徴とする、請求項８に記載の方法。
【請求項１０】
ステップｃ）において、プログラム可能なマスクを用いてイオンビームリソグラフィが行われることを特徴とする、請求項１から７のいずれか１つに記載の方法。
【請求項１１】
ステップｃ）において、投射マスクを用いて、イオンビームリソグラフィが行われることを特徴とする、請求項１から７のいずれか１つに記載の方法。
【請求項１２】
ステップｃ）において、１ｋｅＶから１０ｋｅＶの注入エネルギーおよび１Ｅ１３ｃｍ−２から５Ｅ１４ｃｍ−２の注入線量が使用されることを特徴とする、請求項１から１１のいずれか１つに記載の方法。
【請求項１３】
ステップｃ）において、ドーパント濃度が１Ｅ１９ａｔｏｍｓ／ｃｍ３より大きいドーパントによってｐ型ドープが行われることを特徴とする、請求項１から１２のいずれか１つに記載の方法。
【請求項１４】
ステップｂ）において、非ドープ半導体材料が、半導体マスク層として形成され、かつ、ステップｄ）において１００より多い選択性を有する前記半導体マスク層（ＨＭ）の前記非ドープ領域を除去するために、ＮＨ４ＯＨウェットエッチング方法が行われることを特徴とする、請求項１から１３のいずれか１つに記載の方法。
【請求項１５】
ステップｅ）において、異方性エッチング方法が行われることを特徴とする、請求項１から１４のいずれか１つに記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
露光するその他のものとしては、例えば、ＩＰＬ（イオン投射リソグラフィ方法、いわゆる特別なレジスト材料上に構造を描写するために用いられるステンシルマスクがある。しかし、特に、適切なレジスト材料の製造により、さらなる微細化になる構造の実現にますます制限が加えられる。
文献ＥＰ−Ａ−０  ３２１  １４４は、キャリア材料における微細構造の製造のためのレジストレスリソグラフィ方法を開示する。この場合、キャリア材料を調製したあとで、まず、半導体マスク層が、キャリア材料上に形成され、かつ半導体マスク層の選択された領域をドープするために、選択的イオン注入が行われる。その後、半導体マスクの形成のために、半導体マスク層のドープまたは非ドープ領域がウェット化学除去される。このキャリア材料は、最終的に、パターニングされた半導体マスクを使用してパターニングされる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明によると、この目的は、本願特許請求項１の手段により達成される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
特に、ハードマスク層をキャリア材料の最上部層として形成することによって、そのハードマスク層は、例えば、ＴＥＯＳ，ＳｉＯ２、窒化物、ＳｉＣまたはＢＰＳＧ層を有し、下に位置する領域の所望外のドープが確実に防がれ得、その結果、半導体素子の電気的特性は、基本的に、影響を受けないままである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
上記のＰ型ドープが、好ましくは、非ドープの、または弱くｐドープされた半導体マスク層ＨＭにもたらされる。しかし、同様に、非ドープの、または弱くｎドープされた半導体マスク層ＨＭへのｎ型ドープ、あるいは、半導体マスク層ＨＭを逆の型にドープすることもまた可能である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
図３は、第３の例示的実施形態による、レジストレスリトグラフィ方法の基本的な製造ステップの簡略断面図を示し、同一の参照符号はやはり同一の層または素子を表し、これらの素子および関連する方法のステップが、以下に繰り返して説明される。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
通常、図３に示される、半導体材料の激しいトポグラフィの違いは、特に、従来の光リソグラフィ方法にとって大きな問題となる。なぜなら、異なる平面への明瞭なイメージングは不可能であるか、可能としても大きな困難を伴う。図１および２に示すレジストレスリソグラフィ方法によると、選択された領域１が、異なる平面においてさえ、今や非常に正確にドープされ得、従って、この上ない正確な半導体マスクが提供され得る。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１Ａ】  図１Ａは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図１Ｂ】  図１Ｂは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図１Ｃ】  図１Ｃは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図１Ｄ】  図１Ｄは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図１Ｅ】  図１Ｅは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図２Ａ】  図２Ａは、第２の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図２Ｂ】  図２Ｂは、第２の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図２Ｃ】  図２Ｃは、第２の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図２Ｄ】  図２Ｄは、第２の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【図３】  図３は、第３の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
【手続補正１９】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１Ａ】
2005513812.tif 000022
【図１Ｂ】
2005513812.tif 000023
【図１Ｃ】
2005513812.tif 000024
【図１Ｄ】
2005513812.tif 000025
【図１Ｅ】
2005513812.tif 000026
【図２Ａ】
2005513812.tif 000027
【図２Ｂ】
2005513812.tif 000028
【図２Ｃ】
2005513812.tif 000029
【図２Ｄ】
2005513812.tif 000030
【図３】
2005513812.tif 000031
【国際調査報告】
2005513812.tif 000032
2005513812.tif 000033
2005513812.tif 000034
2005513812.tif 000035
2005513812.tif 000036
2005513812.tif 000037