(57)【要約】【課題】改良されたトランスポンダ及び改良された集積回路を実現すること。【解決手段】トランスポンダ(1)及び集積回路(4)は少なくとも一つの信号チャネル(5、6、7）を有し、各々の信号チャネル(5、6、7）は少なくとも2つの信号処理段(25、26、27、28、29、30、31)を有し、少なくとも1つの信号処理段(26、27、29)は活性化可能及び非活性化可能である。一方、対応する活性化可能及び非活性化可能なバイパス・ブランチ(32、33、34)が、各々の活性化可能及び非活性化可能な信号処理段(26、27、29)に対して備えられている。各々活性化可能及び非活性化可能な信号処理段(26、27、29)と対応するバイパス・ブランチ(32、33、34)とによって、カウンタ位相で活性化可能及び非活性化可能な、マイクロコンピュータ(36)と、マイクロコンピュータ(36)によって制御可能な制御レジスタ(37)が設けられている。【選択図】図１
2005506014.tif 000002
【特許請求の範囲】
【請求項１】
通信手段と当該通信手段の出力側に接続されている少なくとも2つの信号処理段とを有する信号チャネルを、少なくとも1つ有するトランスポンダであって、少なくとも1つの信号処理段が活性化可能及び非活性化可能に構成されていて、かつ各々の前記活性化可能及び非活性化可能な信号処理段に対して、対応する前記信号処理段をバイパスするために、対応するバイパス・ブランチを備え、バイパス・ブランチも活性化可能及び非活性化可能とするために構成され、前記少なくとも1つの活性化可能及び非活性化可能な信号処理段と前記少なくとも1つの対応する活性化可能及び非活性化可能なバイパス・ブランチとを活性化可能及び非活性化可能とする制御手段を備え、かつ前記制御手段と前記少なくとも1つの活性化可能及び非活性化可能な信号処理段と前記少なくとも1つの対応する活性化可能及び非活性化可能なバイパス・ブランチとが、1つの活性化可能及び非活性化可能な信号処理段を非活性化するときに、同時に、この信号処理段に対応する前記バイパス・ブランチを活性化し、かつ1つの信号処理段を活性化するときに、同時に、この信号処理段に対応するバイパスブランチを非活性化するように、構成されているトランスポンダ。
【請求項２】
前記活性化可能及び非活性化可能な信号処理段の少なくともいくつかが、増幅段によって形成される請求項1に記載のトランスポンダ。
【請求項３】
前記制御手段は、マイクロコンピュータと、前記マイクロコンピュータによって制御可能な制御レジスタとを備え、前記制御レジスタによって、前記活性化可能及び非活性化可能な信号処理段及び前記活性化可能及び非活性化可能なバイパス・ブランチを、活性状態及び非活性状態に制御可能である請求項1に記載のトランスポンダ。
【請求項４】
前記制御手段は、マイクロコンピュータに接続されるタイミング手段を付加的に備えており、前記マイクロコンピュータは、前記予め設定された時間間隔の終了を記録するために構成され、かつ前記マイクロコンピュータは、前記予め設定された時間間隔の終了を記録した後に、全ての信号処理段を非活性状態に切り替えるように、制御レジスタを制御する請求項3に記載のトランスポンダ。
【請求項５】
通信手段と当該通信手段の出力側に接続されている少なくとも2つの信号処理段とを有する信号チャネルを、少なくとも1つ有するトランスポンダ用の集積回路であって、少なくとも1つの信号処理段が活性化可能及び非活性化可能に構成されており、かつ各々の前記活性化可能及び非活性化可能な信号処理段に対して、対応する前記信号処理段をバイパスするために、対応するバイパス・ブランチを備え、バイパス・ブランチも活性化可能及び非活性化可能とするために構成され、前記少なくとも1つの活性化可能及び非活性化可能な信号処理段と前記少なくとも1つの対応する活性化可能及び非活性化可能なバイパス・ブランチとを活性化可能及び非活性化可能とする制御手段を備え、かつ前記制御手段と前記少なくとも1つの活性化可能及び非活性化可能な信号処理段と前記少なくとも1つの対応する活性化可能及び非活性化可能なバイパス・ブランチとが、1つの活性化可能及び非活性化可能な信号処理段を非活性化するときに、同時に、この信号処理段に対応する前記バイパス・ブランチを活性化し、かつ1つの信号処理段を活性化するときに、同時に、この信号処理段に対応するバイパスブランチを非活性化するように、構成されている集積回路。
【請求項６】
前記活性化可能及び非活性化可能な信号処理段の少なくともいくつかは、増幅段によって形成されている請求項4に記載の集積回路。
【請求項７】
前記制御手段は、マイクロコンピュータと、前記マイクロコンピュータによって制御可能な制御レジスタとを備え、前記制御レジスタによって、前記活性化可能及び非活性化可能な信号処理段及び前記活性化可能及び非活性化可能なバイパス・ブランチを、活性状態及び非活性状態に制御可能である請求項5に記載の集積回路。
【請求項８】
前記制御手段は、マイクロコンピュータに接続されるタイミング手段を付加的に備えており、前記マイクロコンピュータは、前記予め設定された時間間隔の終了を記録するために構成され、かつ前記マイクロコンピュータは、前記予め設定された時間間隔の終了を記録した後に、全ての信号処理段を非活性状態に切り替えるように、制御レジスタを制御する請求項7に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信手段と当該通信手段の出力側に接続されている少なくとも2つの信号処理段とを有する信号チャネルを、少なくとも1つ有するトランスポンダに関する。
【０００２】
更に、本発明は、通信手段と当該通信手段の出力側に接続されている少なくとも2つの信号処理段とを有する信号チャネルを、少なくとも1つ有するトランスポンダ用の集積回路に関する。
【背景技術】
【０００３】
上記のトランスポンダ及び上記の集積回路は、本出願人により、さまざまな実施態様で開発され、かつ市場に投入されてきているため既知である。これらの既知の実施態様の場合、トランスポンダ又はトランスポンダの集積回路は、回路構成が固定されている。このため、トランスポンダに設けられている信号処理段の全てには、トランスポンダの電源供給手段、すなわち、非充電式電池によって、常に電力が供給されていなければならない。その結果、全ての信号処理段に、既知の実施態様の起こり得る全ての動作条件で、電力が常に供給される。これは、いくつかの動作条件では、エネルギー消費が不必要に高くなる状況をもたらす。トランスポンダの又はその集積回路に対する電力の供給が、非充電式電池によって行われる場合には、不必要に高いエネルギー消費により、非充電式電池の寿命が悪影響を受け、すなわち、その寿命が短くなるので、このことは、特に問題になる。
【０００４】
本発明の目的は、上記の問題点をなくし、改良されたトランスポンダ及び改良された集積回路を実現することである。
【発明の開示】
【課題を解決するための手段】
【０００５】
上述の目的を達成するために、本発明のトランスポンダが、以下の様な特徴を有するように、本発明のトランスポンダには、発明の特徴が設けられている。
【０００６】
通信手段と当該通信手段の出力側に接続されている少なくとも2つの信号処理段とを有する信号チャネルを、少なくとも1つ有するトランスポンダにおいて、少なくとも1つの信号処理段が活性化可能及び非活性化可能に構成されており、かつ各々の前記活性化可能及び非活性化可能な信号処理段に対して、対応するバイパス・ブランチが対応する前記信号処理段をバイパスするために備えられ、バイパス・ブランチも活性化可能及び非活性化可能とするために構成され、前記少なくとも1つの活性化可能及び非活性化可能な信号処理段と前記少なくとも1つの対応する活性化可能及び非活性化可能なバイパス・ブランチとを活性化可能及び非活性化可能とする制御手段が備えられ、かつ前記制御手段と前記少なくとも1つの活性化可能及び非活性化可能な信号処理段と前記少なくとも1つの対応する活性化可能及び非活性化可能なバイパス・ブランチとが、活性化可能及び非活性化可能な信号処理段の非活性化と、この信号処理段に対応する前記バイパス・ブランチの活性化とが同時に生じ、かつ活性化可能及び非活性化可能な信号処理段の活性化と、この信号処理段に対応する前記バイパス・ブランチの非活性化とが同時に生じるように、構成されているトランスポンダ。
【０００７】
上述の目的を達成するために、本発明の集積回路が、以下の様な特徴を有するように、本発明の集積回路には、発明の特徴が、設けられている。
【０００８】
通信手段と当該通信手段の出力側に接続されている少なくとも2つの信号処理段とを有する信号チャネルを、少なくとも1つ有するトランスポンダにおいて、少なくとも1つの信号処理段が活性化可能及び非活性化可能に構成されており、かつ各々の前記活性化可能及び非活性化可能な信号処理段に対して、対応するバイパス・ブランチが対応する前記信号処理段をバイパスするために備えられ、バイパス・ブランチも活性化可能及び非活性化可能とするために構成され、前記少なくとも1つの活性化可能及び非活性化可能な信号処理段と前記少なくとも1つの対応する活性化可能及び非活性化可能なバイパス・ブランチとを活性化可能及び非活性化可能とする制御手段が備えられ、かつ前記制御手段と前記少なくとも1つの活性化可能及び非活性化可能な信号処理段と前記少なくとも1つの対応する活性化可能及び非活性化可能なバイパス・ブランチとが、活性化可能及び非活性化可能な信号処理段の非活性化と、この信号処理段に対応する前記バイパス・ブランチの活性化とが同時に生じ、かつ活性化可能及び非活性化可能な信号処理段の活性化と、この信号処理段に対応する前記バイパス・ブランチの非活性化とが同時に生じるように、構成されている集積回路。
【０００９】
本発明の特性により、特に、集積技術を使用しかつ実質的な追加コスト負担なしに、相対的にシンプルな態様で、全ての活性化可能及び非活性化可能信号処理段のうち、これらの信号処理段のみが活性化され、かつこれにより、本発明のトランスポンダ及び本発明の集積回路によって実現可能な全ての動作条件の中から、現在実行されている動作条件に必要なエネルギーが消費される可能性が得られる。このことにより、動作条件に対して不要な信号処理段は、非活性化されたままとし又は非活性化させることが行なわれ、この結果、非活性化された信号処理段が、エネルギーを消費することがなくなるので、エネルギー消費が確実に減少し、又は確実に減少させることが可能になり、これは、可能な限りエネルギー消費を低くする点で好ましい。可能な限りエネルギー消費量を低くする願望は、エネルギーが、非接触でトランスポンダへ伝送されかつ整流手段によって整流された信号によって供給される、いわゆるパッシブ・トランスポンダの場合にも、エネルギーが、非充電式電池から供給される、いわゆるアクティブ・トランスポンダの場合にも存在する。
【００１０】
本発明のトランスポンダ又は本発明の集積回路の信号処理段とバイパス・ブランチの活性化及び非活性化は、信号処理段とバイパス・ブランチとの活性化及び非活性化の実行に従って、製造後に、固定化された回路構成が得られるように、例えば、集積回路又はトランスポンダの製造中に、実現させることができる。しかしながら、信号処理段とバイパス・ブランチとの活性化及び非活性化を、活性化及び非活性化を実行することが可能なプログラム制御により実行することが可能であれば、例えば、本発明のトランスポンダと通信するために設けられている通信局が、このトランスポンダ内で評価されるコマンドをトランスポンダに送信し、これにより、信号処理段とバイパス・ブランチとの活性化又は非活性化が実行されるので、その結果、信号構成が変わるように、プログラマブル活性化及び非活性化を実行することが可能となることは、好ましいことであることも判明している。
【００１１】
本発明のトランスポンダ又は本発明の集積回路の場合、信号処理段は、フィルタ段、又は逆符号化段、又は信号生成段によって形成させることができる。しかしながら、活性化可能及び非活性化可能な信号処理段の少なくともいくつかが、増幅段によって形成される場合には、本発明の手段が、特に好ましいことが判明している。この点で、例えば、伝送手段に大領域の伝送コイルを有し、かつこのため受信感度が高いトランスポンダにおいて、１つ又は複数の増幅段を非活性化することが好ましいと言える。何故ならば、この場合、少数の増幅段、すなわち少なくとも1つの増幅段で受信に対処することが可能になり、この結果、エネルギーを供給すべき増幅段が少数で済むので、低エネルギー消費で対処することが可能になるからである。この点について、トランスポンダが、常に、通信局から短い間隔でしか動作せず、かつそのために相対的に大きな入力信号を受信するように、作動間隔が短い本発明のトランスポンダの場合、トランスポンダにおけるエネルギー消費を可能な限り小さく保つために、1つ以上の増幅段を非活性化することが好ましいということも言える。この点に関し、少なくとも1つの増幅段を、本発明のトランスポンダによって受信される信号の振幅の関数として、非活性化させても良いことも言及しておかねばならない。何故ならば、いずれの場合でも、大振幅を有する信号を受信した場合、多段の増幅が不要であるので、例えば、大振幅信号を受信する場合でも、少なくとも1つの増幅段を非活性化させることができるからである。
【００１２】
請求項3及び4並びに請求項7及び8に記載されている特性が、本発明のトランスポンダと本発明の集積回路に設けられることは、特に好ましいということが判明している。これらの構成は、信号処理段及びバイパス・ブランチの活性化及び非活性化に影響を及ぼす可能性がある方法で、可能な限り高いダイバーシティを達成する点で、特に好ましいということが判明している。本発明のトランスポンダ又は本発明の集積回路にタイミング手段を設けることにより、次の様な効果が得られる。すなわち、とりわけ、このような追加的なタイミング手段によって、予め設定された期間（例えば、数日間）、トランスポンダ又は集積回路を使用する必要が無くなる事実を、シンプルな方法で検知することが可能になり、かつ次いで、トランスポンダ又は集積回路が、非常に低いエネルギーしか消費されない待機状態に実際上入るように、全ての信号処理段を非活性化させることによって、トランスポンダ又は集積回路を、制御することができる効果が、得られる。例えば、本発明のトランスポンダ又は本発明の集積回路は、例えば、この目的のために設けられた別個のスリープ解除キーを作動させることによって、このような待ち状態から切り替えても良い。本発明のトランスポンダが、本質的にいわゆる活性トランスポンダである場合、このような活性トランスポンダを待機状態からスリープ解除させることは、例えば、この活性トランスポンダを、いわゆる非活性トランスポンダと組み合わせ、かつスリープ解除信号を、活性トランスポンダをスリープ解除するために、非活性トランスポンダに非接触で供給して、実行させても良い。
【００１３】
本発明の上述の態様及び更なる態様は、後述する実施例から明らかになり、かつ、この実施例を参照して説明されるであろう。
【発明を実施するための最良の形態】
【００１４】
図1は、トランスポンダ1を示す。トランスポンダ1は、アクティブ・トランスポンダとパッシブ・トランスポンダとを備える結合トランスポンダである。図1には、結合トランスポンダ1の活性部分、すなわち活性トランスポンダのみが示されている。
【００１５】
トランスポンダ１は、非充電式電池3を備える電圧供給手段2を備えている。供給電圧Vは、電池3及び詳述しない電圧安定化手段によって生成される。この供給電圧Vは、この電圧が供給される活性トランスポンダ1の回路素子の全てに対して供給可能である。
【００１６】
トランスポンダ1は、集積回路4も備えている。
【００１７】
トランスポンダ1は、3つの信号チャネル5、6、7を有している。ここでは、第1信号チャネル5の詳細のみを概略的に示している。2つの更なる信号チャネル6、7は、第1信号チャネル5と同じ回路構成としている。
【００１８】
3つの信号チャネル5、6、7の各々は、伝送手段8、9、10を有している。伝送手段8、9、10の各々は、伝送コイル11、12、13と、伝送コイル11、12、13にそれぞれパラレルに接続されたキャパシタ14、15、16とを備える。伝送手段8、9、10の各々は、集積回路4の2つの端子17，18と、19，20と、21，22とにそれぞれ接続されている。
【００１９】
3つの信号チャネル5、6、7の他の構成は、第1の信号チャネル5にのみ示されている。
【００２０】
リミッタとしばしば称されるリミッタ段23は、2つの端子17及び18に接続されている。信号処理回路24’は、リミッタ段23の出力側に接続されている。
【００２１】
同様に、信号処理回路24’’、24’’’が、それぞれ第2の信号チャネル6及び第3の信号チャネル7に設けられている。
【００２２】
信号処理手段24’は、シリアルに接続された7つの信号処理段を備える。
【００２３】
これらの7つの信号処理段は、第1の増幅段25と、第2の増幅段26と、第3の増幅段27と、復調段28と、第4の増幅段29と、第5の増幅段30と、復号段31とを有する。5つの増幅段25、26、27、29及び30は、これらに供給される信号を各々増幅する役割を担う。復調段28は、第1伝送手段8によって受けた信号を復調してから増幅する役割を担う。復号段31は、復調段28から放出された信号を復調してから増幅する役割を担う。
【００２４】
7つの信号処理段の中で、第2、第3及び第5の信号処理段、すなわち3つの増幅段26、27、29は、以下詳述するように、活性化可能及び非活性化可能に構成されている。活性化可能及び非活性化可能信号処理段の各々、すなわち3つの増幅段26、27、29には、それぞれ対応するバイパス・ブランチ32、33、34が、各々設けられている。以下に詳述するように、バイパス・ブランチ32、33及び34は、対応する増幅段26、27、29と同様に、活性化可能及び非活性化可能に構成されている。
【００２５】
3つの増幅段26、27及び29を活性化及び非活性化し、かつ、対応するバイパス・ブランチ32、33及び34を活性化及び非活性化するために、制御信号CS2’、CS3’及びCS4’が、以下説明するように、回路ポイントB’、C’、D’のそれぞれを介して3つの回路部に供給される。
【００２６】
この場合、信号処理回路24’全体は、さらに活性化可能及び非活性化可能に構成されている。信号処理回路24’全体を活性及び非活性するために、制御信号CS1’が、回路ポイントA’から信号処理回路24’に供給される。
【００２７】
第1増幅段25及び第5増幅段30と、復調段28及び復号段31とが、別個に、活性化可能及び非活性化可能となるようには構成されていない、ということも注意すべきである。これらの段は、制御信号CS’、CS’’、CS’’’のそれぞれによって、それぞれの信号処理回路24’、24’’、24’’’全体を活性化又は非活性化すれば、活性化及び非活性化されるのみである。
【００２８】
したがって、トランスポンダ1及び集積回路4は、活性化可能及び非活性化可能な信号処理段26、27及び29を活性化及び非活性化するため、及び活性化可能及び非活性化可能なバイパス・ブランチ32、33及び34を活性化及び非活性化するため、及び全ての信号処理回線24’、24’’、24’’’を活性化及び非活性化するために設けられており、かつ構成されている制御装置35を更に含む。これらの制御手段35は、制御結線38を介して相互に接続されているマイクロコンピュータ36と、マイクロコンピュータ36によって制御可能な制御レジスタ37とを含む。マイクロコンピュータ36は、更なる接続線39を介して、複数の記憶装置ユニット、すなわち、RAM、ROM及びEEPROMによって組み立てられている格納手段40に接続されている。活性化可能及び非活性化可能な信号処理段、すなわち増幅段26、27及び29と、活性化可能及び非活性化可能なバイパス・ブランチ32、33及び34とは、制御レジスタ37によって活性化及び非活性化の制御が可能である。このため、制御レジスタ37は、図1において、参照符号U’、U’’、U’’’と、V’、V’’、V’’’と、X’、X’’、X’’’と、Y’、Y’’、Y’’’と、Z’、Z’’、Z’’’とによって表示される複数の制御出力を有する。これらの制御出力は、回線ポイントA’、A’’、A’’’と、B’、B’’、B’’’と、C’、C’’、C’’’と、D’、D’’、D’’’と、E’、E’’、E’’’とに接続されている。3つの回線ポイントE’、E’’及びE’’’は、図1においては表示されていない更なる活性化可能及び非活性化可能な信号処理段に接続されている。
【００２９】
制御手段35は、更に付加的なタイミング手段41を備えている。タイミング手段41は、タイミング手段41に対して信号を供給する発振器42と、タイミング手段41からの時間情報を提供されるマイクロコンピュータ36とに接続されている。マイクロコンピュータ36は、予め設定された時間間隔の終了を記録するために構成されている。加えて、マイクロコンピュータ36は、予め設定された時間間隔の終了を記録した後に、全ての信号処理段25、26、27、28、29、30及び31を非活性状態に切り替えるように、制御レジスタ37を制御すべく構成されている。つまり、図1のトランスポンダ1及び集積回路4では、制御レジスタ37が、シンプルな手法によって、3つの信号処理回路24’、24’’、24’’’の全てを、制御出力U’、U’’、U’’’を介して、受信状態に切り替えられることがわかる。
【００３０】
トランスポンダ1の信号処理回線24’、24’’及び24’’’には、データ処理手段及びデータ記憶手段などの更なる信号処理手段が接続されている。このような手段を用意することは、一般的に公知であると判断されるので、図1に表示していない。
【００３１】
以下、図2を参照して、第2の増幅段26と、第2の増幅段26に対応するバイパス・ブランチ32とを、それぞれ活性状態と非活性状態とに切り替えるための制御方法について詳述する。
【００３２】
第2の増幅段26は、第1の入力50及び第2の入力51と、第1の出力52及び第2の出力53とを有する。第1の制御可能スイッチ54は、第1の入力50に接続されている。第2の制御可能スイッチ55は、第2の入力51に接続されている。第3の制御可能スイッチ56は、第1の出力52に接続されている。第4の制御可能スイッチ57は、第2の出力53に接続されている。また、第2の増幅段26は、第1の供給電圧入力58及び第2の供給電圧入力59を有する。第1の供給電圧入力58は、第5の制御可能スイッチ61に結合されている線60を介して供給電圧Vに接続されている。第2の供給電圧入力59は、第6の制御可能スイッチ63に結合されている更なる線62を介してグランドに接続されている。
【００３３】
第2の増幅段26に対応するバイパス・ブランチ32は、第7の制御可能スイッチ66に結合されている第1のバイパス線64と、第8の制御可能スイッチ67に結合されている第2のバイパス線65という、2つのバイパス線64及び65を用いるというシンプルな手法で構成されることがわかる。
【００３４】
図2は、6つのスイッチ54、55、56、57、61及び63が非導電状態にあり、2つのスイッチ66及び67が伝導状態にあるということからわかるように、活性化可能及び非活性化可能な第2の増幅段26が非活性状態に切り替えられ、第2の増幅段26に対応するバイパス・ブランチ32が活性状態に切り替えられた状態を示す。
【００３５】
8つのスイッチの全ては、制御装置35の制御レジスタ37によって、特に制御出力V’から回路ポイントB’へ供給される供給制御信号CS2’によって制御される。このとき、制御信号CS2’は、6つのスイッチ54、55、56、57、58及び59には直接供給されるが、2つのスイッチ66及び67には反転段68を介して供給される。この結果、高ポテンシャルHによって形成される制御信号CS2’の存在により、6つのスイッチ54、55、56、57、61及び63が閉じ、2つの更なるスイッチ66及び67が開く。制御信号CS2’の供給が停止するとき、すなわち低ポテンシャルLが回路ポイントBで発生するとき、図2に表示されているように、6つのスイッチ54、55、56、57、61及び63は、非導電状態に切り替えられ、2つの更なるスイッチ66及び67は伝導状態に切り替えられる。
【００３６】
第3の増幅段27及び第4の増幅段29と2つのバイパス・ブランチ32及び34は、まさに同じ方法で制御可能である。信号処理回線24’、24’’及び24’’’は、類似する方法で制御される。
【００３７】
上述したことから明らかなように、トランスポンダ1及び集積回路4では、制御装置35と、活性化可能及び非活性化可能な信号処理段26、27、29と、活性化可能及び非活性化可能なバイパス・ブランチ32、33、34とが、これらの信号処理段26、27、29のうちの1つが非活性化する場合があっても、この信号処理段26、27、29に対応するバイパス・ブランチ32、33、34が同時に活性になるよう構成されていることがわかる。しかも、これらの信号処理段26、27、29のうちの1つが活性のときに、この信号処理段26、27、29に対応するバイパス・ブランチ32、33、34は、同時に非活性になる。
【００３８】
図1のトランスポンダ1では、如何なる場合でも最高の条件とするために、制御手段35によって、オプションとしての構成設備が提供される。この結果、トランスポンダ1を、いかなる時に存在する動作状態に対しても、最適に構成できるという利点が生じることになる。すなわち、オプションとしての構成設備により、エネルギー消費を最も減少させることができる。活性化可能及び非活性化可能な増幅段を、オプションとして活性化及び非活性化すると、トランスポンダ1の最も高い受信感度と、最も低いエネルギー消費との間で、最高の折衷案を達成することが可能となる。
【００３９】
図1の上記トランスポンダ1において、1つの信号チャネルの全ての信号処理段が、シリアルに接続されていることは必須でない。本発明のトランスポンダは、信号処理段が並列接続されていて、このうちの信号処理段の少なくとも1つが活性及び非活性化可能に構成されていても実現可能であるからである。
【００４０】
図1のトランスポンダ1の活性トランスポンダに関して、3つの信号チャネル5、6及び7の全てを活性トランスポンダで用いることが必ずしも必要でなく、例えば、1つの信号チャネルのみを動作させ、適切な信号処理回路24’、24’’、24’’’の非活性化によって、2つの他の信号チャネルを非活性とする動作条件もあることに注意すべきである。この場合にもまた、エネルギー消費の顕著な減少と、非可充電式電池3のより長い耐用年数とが保証される。
【００４１】
図1によって説明されるトランスポンダ1には、アクティブ・トランスポンダのみが例示されており、非可充電式電池3のみが、エネルギー源として示されるが、トランスポンダ1には、パッシブ・トランスポンダへ伝送される信号から電力が得られるパッシブ・トランスポンダが、付加的に備えられることに注意すべきである。この信号は、整流手段によって整流され、整流化によって得られる供給電圧は、パッシブ・トランスポンダ用の電源供給手段を実質的に形成する記憶キャパシタに記憶される。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態のトランスポンダ1を示す図である。
【図２】図1の第2の増幅段26と、第2の増幅段26に対応するバイパス・ブランチ32とを、それぞれ活性状態と非活性状態とに切り替えるための制御方法の説明図である。
【符号の説明】
【００４３】
1  トランスポンダ
2  電圧供給手段
3  非充電式電池
4  集積回路
5  第1信号チャネル
6  第2信号チャネル
7  第3信号チャネル
8、9、10  伝送手段
11、12、13  伝送コイル
14、15、16  キャパシタ
17〜22  端子
23  リミッタ段
24’、24’’、24’’’  信号処理回路
25  第1の増幅段
26  第2の増幅段
27  第3の増幅段
28  復調段
29  第4の増幅段
30  第5の増幅段
31  復号段
32、33、34  バイパス・ブランチ
35  制御手段
36  マイクロコンピュータ
37  制御レジスタ
38  制御結線
39  接続線
40  格納手段
41  タイミング手段
42  発振器
50  第1の入力
51  第2の入力
52  第1の出力
53  第2の出力
54  第1の制御可能スイッチ
55  第2の制御可能スイッチ
56  第3の制御可能スイッチ
57  第4の制御可能スイッチ
58  第1の供給電圧入力
59  第2の供給電圧入力
60  線
61  第5の制御可能スイッチ
62  線
63  第6の制御可能スイッチ
64  第1のバイパス線
65  第2のバイパス線
66  第7の制御可能スイッチ
67  第8の制御可能スイッチ
68  反転段
A’、A’’、A’’’、B’、B’’、B’’’、C’、C’’、C’’’、D’、D’’、D’’’、E’、E’’、E’’’  回路ポイント
CS2’、CS3’、CS4’ 、CS’、CS’’、CS’’’  制御信号
U’、U’’、U’’’、V’、V’’、V’’’、X’、X’’、X’’’、Y’、Y’’、Y’’’、Z’、Z’’、Z’’’  制御出力
V  供給電圧
【図１】
2005506014.tif 000003
【図２】
2005506014.tif 000004
【国際公開パンフレット】
2005506014.tif 000005
2005506014.tif 000006
2005506014.tif 000007
2005506014.tif 000008
2005506014.tif 000009
2005506014.tif 000010
2005506014.tif 000011
2005506014.tif 000012
2005506014.tif 000013
2005506014.tif 000014
2005506014.tif 000015
2005506014.tif 000016
2005506014.tif 000017
2005506014.tif 000018
2005506014.tif 000019
【国際公開パンフレット（コレクトバージョン）】
2005506014.tif 000020
【国際調査報告】
2005506014.tif 000021
2005506014.tif 000022
2005506014.tif 000023