(57)【要約】磁気抵抗効果多重レベル発生器（５０）は、各々抵抗がＲｍｉｎに等しいｎ個の第１磁気抵抗効果素子（５５−５７）と直列接続した抵抗がＲｍａｘに等しい第１磁気抵抗効果素子（５４）を有する第１直列回路（５２）を含む。ｎが２以上の整数である場合、ｎ個の追加直列回路は、各々抵抗がＲｍｉｎに等しいｎ個の磁気抵抗効果素子と直列接続した抵抗がＲｍａｘに等しい追加磁気抵抗効果素子を各々含む。第１及びｎ個の追加直列回路は、入力（Ａ）と出力（Ｂ）端子との間に直列接続し、また相互に並列接続する。これによって、△ＲがＲｍａｘ−Ｒｍｉｎに等しい場合、入力と出力端子との間の総抵抗は、レベルＲｍｉｎ+△Ｒ／ｎである。
2005525664.tif 000002
【特許請求の範囲】
【請求項１】
各々Ｒｍａｘ状態及びＲｍｉｎ状態を有し、また、各々ＲｍａｘとＭｍｉｎの内の１つに設定される複数の不揮発性磁気抵抗効果素子を有する磁気抵抗効果レベル発生器であって、
前記複数の不揮発性磁気抵抗効果素子は、相互に接続し、ＲｍａｘとＲｍｉｎとの間の所定の抵抗レベルで総抵抗を提供する磁気抵抗効果レベル発生器。
【請求項２】
磁気抵抗効果レベル発生器であって、
入力端子及び出力端子と、
各々抵抗がＲｍｉｎに等しいｎ個の第１磁気抵抗効果素子に直列接続した抵抗がＲｍａｘに等しい第１磁気抵抗効果素子を含む第１直列回路であって、前記入力端子と前記出力端子との間に直列接続する前記第１直列回路と、
ｎが２以上の整数である場合、各々抵抗がＲｍｉｎに等しいｎ個の磁気抵抗効果素子に直列接続した抵抗がＲｍａｘに等しい追加磁気抵抗効果素子を各々含むｎ個の追加直列回路であって、前記ｎ個の追加直列回路は、前記入力端子と前記出力端子との間に直列接続し、また、前記第１直列回路に並列接続し、これによって、△ＲがＲｍａｘ−Ｒｍｉｎに等しい場合、前記入力端子と前記出力端子との間の総抵抗は、レベルＲｍｉｎ+△Ｒ／ｎ
である前記ｎ個の追加直列回路と、
が含まれる磁気抵抗効果レベル発生器。
【請求項３】
磁気抵抗効果多重レベル発生器であって、
入力端子及び出力端子と、
第１選択トランジスタ、抵抗がＲｍａｘに等しい第１磁気抵抗効果素子、及び各々抵抗がＲｍｉｎに等しいｎ個の磁気抵抗効果素子、を含む第１直列回路であって、前記入力端子と前記出力端子との間に直列接続する前記第１直列回路と、
ｎが２以上の整数である場合、選択トランジスタ、抵抗がＲｍａｘに等しい追加磁気抵抗効果素子、及び各々抵抗がＲｍｉｎに等しいｎ個の磁気抵抗効果素子、を各々含み、前記入力端子と前記出力端子との間に直列接続するｎ個の追加直列回路であって、各追加直列回路は、前記第１直列回路に並列接続する前記ｎ個の追加直列回路と、
並列接続制御トランジスタを含む前記第１及びｎ個の追加直列回路内の各磁気抵抗効果素子と、
前記選択及び制御トランジスタを動作させて、導通及び非導通状態の内の１つにするための回路であって、これによって、△ＲがＲｍａｘ−Ｒｍｉｎに等しい場合、前記入力端子と前記出力端子との間の総抵抗が、レベルＲｍｉｎ+△Ｒ／ｎになる前記回路と、
が含まれる磁気抵抗効果多重レベル発生器。
【請求項４】
磁気抵抗効果多重レベル発生器であって、
入力端子及び出力端子と、
第１選択トランジスタ、抵抗がＲｍａｘに等しい第１磁気抵抗効果素子、及び各々抵抗がＲｍｉｎに等しい３個の磁気抵抗効果素子、を含む第１直列回路であって、前記入力端子と前記出力端子との間に直列接続する前記第１直列回路と、
第２選択トランジスタ、抵抗がＲｍａｘに等しい第２磁気抵抗効果素子、及び各々抵抗がＲｍｉｎに等しい３個の磁気抵抗効果素子、を含む第２直列回路であって、前記入力端子と前記出力端子との間に直列接続し、また、前記第１直列回路に並列接続する前記第２直列回路と、
第３選択トランジスタ、抵抗がＲｍａｘに等しい第３磁気抵抗効果素子、及び各々抵抗がＲｍｉｎに等しい３個の磁気抵抗効果素子、を含む第３直列回路であって、前記入力端子と前記出力端子との間に直列接続し、また、前記第１直列回路に並列接続する前記第３直列回路と、
第４選択トランジスタ、抵抗がＲｍａｘに等しい第４磁気抵抗効果素子、及び各々抵抗がＲｍｉｎに等しい３個の磁気抵抗効果素子、を含む第４直列回路であって、前記入力端子と前記出力端子との間に直列接続し、また、前記第１直列回路に並列接続する前記第４直列回路と、
並列接続制御トランジスタを含む前記第１、第２、第３、及び第４直列回路内の各磁気抵抗効果素子と、
前記選択及び制御トランジスタを動作させて、導通及び非導通状態の内の１つにするための回路であって、これによって、△ＲがＲｍａｘ−Ｒｍｉｎに等しく、また、ｎが２、３、４の内の１つに等しい場合、前記入力端子と前記出力端子との間の総抵抗が、レベルＲｍｉｎ+△Ｒ／ｎになる前記回路と、
が含まれる磁気抵抗効果多重レベル発生器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果装置に関し、特に、出力信号の生成のために１つ又は複数の異なるレベル（例えば、抵抗又は電圧）を必要とする不揮発性メモリ、デジタルーアナログ変換器、アナログーデジタル変換器等に関する。
【背景技術】
【０００２】
出力信号の生成に１つ又は複数の異なるレベル（例えば、抵抗又は電圧）を必要とする高密度高速不揮発性メモリ、デジタルーアナログ変換器、アナログーデジタル変換器等の多くの装置では、複雑な外付け即ちチップ外の回路を用いて、様々な異なるレベルの抵抗や電圧を発生する。レベル発生器は、外付けであり、又、一般的に非常に複雑であるため、余分なスペースや大量の電力を必要とする。従って、外付けの発生器は、比較的高価である。
【０００３】
従って、出力信号の生成に様々なレベルが必要なメモリシステム等の装置用のレベル発生器を提供することが強く望まれる。
磁気抵抗効果素子は、２つの状態を有する抵抗器と見なし得る。２つの状態とは、Ｒｍｉｎ及びＲｍａｘであり、ここでＲｍｉｎは、磁化の平行状態に対応する素子の抵抗の最小値であり、Ｒｍａｘは、磁化の逆平行状態に対応する素子の抵抗の最大値である。本明細書に記載し利用する磁気抵抗効果素子は、磁気トンネル接合（ＭＴＪ）、巨大磁気抵抗（ＧＭＲ）、ＡＭＲ等を含む公知の任意の種類の素子であってよい。これら各種のＭＲＡＭの例は、後述する特許文献１乃至３に記載されており、これら全てを本明細書中において参照する。
【特許文献１】米国特許第５，７０２，８３１号、表題“強磁性ＧＭＲ材料”（１９９７年１２月３０日発行）
【特許文献２】米国特許第５，７３２，０１６号、表題“磁気ランダムアクセスメモリのメモリセル構造及びその製造方法”（１９９８年３月２４日発行）
【特許文献３】米国特許第５，７０２，８３１号、表題“多層磁性トンネル接合メモリセル”（１９９８年３月３１日発行）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本開示の目的は、磁気抵抗効果素子を利用して、ＲｍｉｎとＲｍａｘとの間において、或る所定のレベル（例えば、１／２、１／３、１／４等）のレベル抵抗を発生させることであり、また、それに応じて、このレベルを発生させるための装置を本明細書中に開示する。
【課題を解決するための手段】
【０００５】
本発明による磁気抵抗効果レベル発生器は、各々Ｒｍａｘ状態及びＲｍｉｎ状態を有し、また、各々ＲｍａｘとＭｍｉｎの内の１つに設定される複数の不揮発性磁気抵抗効果素子を有する。これら複数の不揮発性磁気抵抗効果素子は、相互に接続し、ＲｍａｘとＲｍｉｎとの間の所定の抵抗レベルで総抵抗を提供する。
【発明を実施するための最良の形態】
【０００６】
次に、図１は、前述した様々な抵抗の関係を表すグラフである。このグラフは、Ｒｍｉｎを低抵抗線で示し、Ｒｍａｘは、Ｒｍｉｎから或る距離だけ離れた高抵抗線で示す。ＲｍｉｎとＲｍａｘとの間の或るレベルの抵抗は、Ｒｌｖｌで示す（このレベルは、１／２、１／３、１／４等に等しい）。次式は、（レベルが１／２に等しい場合の）Ｒｍｉｎ及
びＲｍａｘとＲｌｖｌとの関係を表す。即ち、
Ｒｌｖｌ＝（Ｒｍａｘ−Ｒｍｉｎ）／２＋Ｒｍｉｎ
△Ｒ＝Ｒｍａｘ−Ｒｍｉｎである場合、
Ｒｌｖｌ＝△Ｒ／２＋Ｒｍｉｎ・・・（１）
式（１）は、図２に示すように、磁気抵抗効果素子の直列／並列結合によって実現し、１／２レベルを発生する。磁気抵抗効果素子は、１次の線形素子であるため、このように結合でき、従って、通常の受動線形抵抗器であると見なし得る。発生器１０は、入力端子１１と、出力端子１２とを含む。直列回路１４には、抵抗がＲｍａｘに等しい磁気抵抗効果素子１５が含まれ、磁気抵抗効果素子１５は、抵抗がＲｍｉｎに等しい磁気抵抗効果素子１６と直列接続し、磁気抵抗効果素子１６は、入力端子１１と出力端子１２との間に直列接続する。他の直列回路１７には、抵抗がＲｍａｘに等しい磁気抵抗効果素子１８が含まれ、磁気抵抗効果素子１８は、抵抗がＲｍｉｎに等しい磁気抵抗効果素子１９と直列接続し、磁気抵抗効果素子１９は、入力端子１１と出力端子１２との間に直列接続する。また、直列回路１４は、直列回路１７と並列接続し、直列／並列結合を形成する。
【０００７】
発生器１０の抵抗の直列／並列結合は、次のように行なう。
ＲＡＢ＝（Ｒｍａｘ＋Ｒｍｉｎ）｜｜（Ｒｍａｘ＋Ｒｍｉｎ）
ここで、ＲＡＢは、入力端子１１と出力端子１２との間の総抵抗である。
【０００８】
ＲＡＢ＝（Ｒｍａｘ＋Ｒｍｉｎ）２／２（Ｒｍａｘ＋Ｒｍｉｎ）＝（Ｒｍａｘ＋Ｒｍｉｎ）／２＝（△Ｒ+Ｒｍｉｎ＋Ｒｍｉｎ）／２
ＲＡＢ＝△Ｒ／２+Ｒｍｉｎ・・・（２）
式（２）は、式（１）に等しく、即ち、ＲＡＢは、Ｒｌｖｌに等しく、発生器１０によるレベル１／２の発生が正常に行なわれることが分かる。
【０００９】
一般的に、磁気抵抗効果素子は、ＲｍａｘまたはＲｍｉｎ状態にプログラムし得る不揮発性メモリ素子であり、ここで、Ｒｍｉｎは、磁化の平行状態に対応する最小抵抗値であり、Ｒｍａｘは、磁化の逆平行状態に対応する最大抵抗値である。更に、一般的に、磁気抵抗効果素子は、初期的にはＲｍｉｎ状態であり、Ｒｌｖｌの生成に先立ち、Ｒｍａｘ状態にプログラムしなければならない。このプログラミングは、一回の手間で行なうことができ、従って、Ｒｍａｘは再プログラムする必要なく自動的に生成するが、このことは、磁気抵抗効果素子が、不揮発的に磁化状態を保持するためである。
【００１０】
次に、図３において、磁気抵抗効果単一レベル発生器４０の実施形態を示す。発生器４０には、容易軸線４１（発生器４０の入力端子の役割を果たす）と、容易軸線４２（発生器４０の出力端子の役割を果たす）とが含まれる。直列回路４４には、磁気抵抗効果素子４６に直列接続する磁気抵抗効果素子４５が含まれる。直列回路４４は、容易軸線４１と容易軸線４２との間に直列接続する。他の直列回路４７には、磁気抵抗効果素子４９に直列接続する磁気抵抗効果素子４８が含まれる。直列回路４７は、容易軸線４１と容易軸線４２との間に直列接続する。容易軸線４１は、素子４５及び４８と磁気的に結合し、容易軸線４２は、素子４６及び４９と磁気的に結合する。容易軸線４１及び４２は、直列回路４４を直列回路４７に並列接続し、直列／並列結合を形成する。困難軸線ＨＡＬ１は、磁気抵抗効果素子４５及び４６と磁気的に結合し、困難軸線ＨＡＬ２は、磁気抵抗効果素子４８及び４９と磁気的に結合し、容易軸線４１及び４２と共に、プログラミング電流を供給する。
【００１１】
例えば、全ての磁気抵抗効果素子４５、４６、４８、及び４９がＭＴＪであるである場合、後述の手順を利用して、素子４５及び４８をＲｍａｘ状態にプログラムする。素子４６及び４９は、必要であれば、選択肢としてＲｍａｘ状態にプログラムし得ることは、後述の説明から勿論理解されると思われる。第１ステップにおいて、容易軸電流が線４１を
流れ（通常、上方から下方へ）、同時に、困難軸電流は、困難軸線ＨＡＬ１を流れるが、ＨＡＬ２には電流は流れない。この電流の流れによって発生した磁場は、素子４５で結合され、素子４５の状態をＲｍｉｎからＲｍａｘに変える。このプログラミングの間、線４２は、開回路である。
【００１２】
第２ステップにおいて、容易軸電流は、線４１を流れ続ける（通常、上方から下方へ）。線４２は、開回路のままである。困難軸電流は、困難軸線ＨＡＬ１内で流れが止まり、困難軸線ＨＡＬ２内で流れ始める。この電流の流れによって発生した磁場は、素子４８で結合され、素子４８の状態がＲｍｉｎからＲｍａｘに変わる。一旦プログラミングが完了すると、線４２は再接続即ち閉じて、発生器４０は、線４１と線４２との間にＲｌｖｌを供給する。
【００１３】
他の構成の実施形態及び方法は、同じ譲受人に譲渡され本明細書中に引用参照する同時係属出願、表題“磁気抵抗効果中間点発生器及び方法”（Ｎｏ．０９／７９３，１６３、出願日２００１年２月２７日）に開示されている。
【００１４】
次に、図４において、多重レベル発生器５０の概略図を示す。この実施形態において、単に例示のために、この回路は、レベルＲｍｉｎ+△Ｒ／２、レベルＲｍｉｎ+△Ｒ／３、及びレベルＲｍｉｎ+△Ｒ／４等、３つの異なるレベルのいずれかを発生するようになっ
ている。しかしながら、開示した実施形態を単に拡張して任意のレベルＲｍｉｎ+△Ｒ／
ｎを発生することによって、あらゆる所望の数ｎのレベル（ｎは、２以上の整数）を発生し得ることを理解されたい。
【００１５】
発生器５０には、第１直列回路５２が含まれ、直列回路５２は、第１選択トランジスタ５３と、抵抗がＲｍａｘに等しい磁気抵抗効果素子５４と、抵抗がＲｍｉｎに各々等しい３個の磁気抵抗効果素子５５、５６、及び５７とを有し、又、入力端子Ａと出力端子Ｂとの間に直列接続する。第２直列回路６０には、第２選択トランジスタ６２と、抵抗がＲｍａｘに等しい第２磁気抵抗効果素子６３と、抵抗がＲｍｉｎに各々等しい３個の磁気抵抗効果素子６４、６５、及び６６とが含まれる。第２直列回路６０は、入力端子Ａと出力端子Ｂとの間に直列接続し、又、第１直列回路５２に並列接続する。第３直列回路７０には、第３選択トランジスタ７２と、抵抗がＲｍａｘに等しい第３磁気抵抗効果素子７３と、抵抗がＲｍｉｎに各々等しい３個の磁気抵抗効果素子７４、７５、及び７６とが含まれる。第３直列回路７０は、入力端子Ａと出力端子Ｂとの間に直列接続し、又、直列回路５２及び６０に並列接続する。第４直列回路８０には、第４選択トランジスタ８２と、抵抗がＲｍａｘに等しい第４磁気抵抗効果素子８３と、抵抗がＲｍｉｎに各々等しい３個の磁気抵抗効果素子８４、８５、及び８６とが含まれる。第４直列回路８０は、入力端子Ａと出力端子Ｂとの間に直列接続し、又、直列回路５２、６０、及び７０に並列接続する。ここで、抵抗がＲｍａｘに等しい磁気抵抗効果素子は、各直列回路５２、６０、７０及び８０において、説明の便宜上、上部の素子として図示するが、必要に応じて、各直列回路内の素子のいずれでもＲｍａｘに設定し得ることを理解されたい。
【００１６】
第１、第２、第３、及び第４直列回路５２、６０、７０、及び８０内の各磁気抵抗効果素子には、それぞれ、並列接続制御トランジスタが含まれる。各並列接続制御トランジスタは、磁気抵抗効果素子の両端に並列接続するため、その磁気抵抗効果素子は、並列接続制御トランジスタが非導通状態及び短絡状態の場合、回路内であり、もしくは、並列接続制御トランジスタが導通状態である場合、回路外である。選択トランジスタを動作するための回路には、選択トランジスタ５３、６２、７２、及び８２のゲートにそれぞれ接続する端子Ｓ０乃至Ｓ３が含まれる。並列接続制御トランジスタを動作するための回路は、ディジット線ＤＬ０乃至ＤＬ３を含む。ディジット線ＤＬ０は、磁気抵抗効果素子５４、６３、７３、及び８３に並列接続し、並列接続制御トランジスタのゲートに接続する。ディ
ジット線ＤＬ１は、磁気抵抗効果素子５５、６４、７４、及び８４に並列接続し、並列接続制御トランジスタのゲートに接続する。ディジット線ＤＬ２は、磁気抵抗効果素子５６、６５、７５、及び８５に並列接続し、並列接続制御トランジスタのゲートに接続する。ディジット線ＤＬ３は、磁気抵抗効果素子５７、６６、７６、及び８６に並列接続し、並列接続制御トランジスタのゲートに接続する。各ディジット線ＤＬ０乃至ＤＬ３は、それぞれ直列回路５２、６０、７０、及び８０内の磁気抵抗効果素子に容易軸プログラミング電流を供給する。
【００１７】
また、発生器５０の本来のプログラミングの目的ために、ビット線ＢＬ０乃至ＢＬ３は、各々、各磁気抵抗効果素子５４、６３、７３、及び８３とそれぞれ磁気的に結合する。各ビット線ＢＬ０乃至ＢＬ３は、直列接続する列選択トランジスタＹ０乃至Ｙ３を有する。電流源８７は、各ビット線ＢＬ０乃至ＢＬ３の上端に接続し、電流シンク８８は、各ビット線ＢＬ０乃至ＢＬ３の下端に接続する。各ビット線ＢＬ０乃至ＢＬ３は、それぞれ直列回路５２、６０、７０、及び８０内の磁気抵抗効果素子に困難軸プログラミング電流を供給する。また、電流源８９及び電流シンク９０は、ディジット線ＤＬ０の対向する両端に接続する。最初、磁気抵抗効果素子５４、６３、７３、及び８３を、Ｒｍａｘ状態にプログラムしなければならない。磁気抵抗効果素子は、通常、Ｒｍｉｎ状態であるため、残りの磁気抵抗効果素子はプログラムしない。
【００１８】
磁気抵抗効果素子５４、６３、７３、及び８３をＲｍａｘ状態にプログラムするために、論理ゼロ信号を端子Ｓ０乃至Ｓ３に印加して、電流源及びシンク８７、８８、８９、及び９０をオンし、列選択トランジスタＹ０乃至Ｙ３を順次オンする。従って、列選択トランジスタＹ０がオンすると、ＤＬ０とＢＬ０との交点で、磁気抵抗効果素子５４は、Ｒｍａｘ状態にプログラムされる。同様に、列選択トランジスタＹ１がオンになると、ＤＬ１とＢＬ１との交点で、磁気抵抗効果素子６３は、Ｒｍａｘ状態にプログラムされ、列選択トランジスタＹ２がオンになると、ＤＬ２とＢＬ２との交点で、磁気抵抗効果素子７３は、Ｒｍａｘ状態にプログラムされ、列選択トランジスタＹ３がオンすると、ＤＬ３とＢＬ３との交点で、磁気抵抗効果素子８３は、Ｒｍａｘ状態にプログラムされる。一旦このプログラミングが完了すると、多重レベル発生器５０は、動作可能状態になり、プログラミングを再び繰り返す必要はない。
【００１９】
多重レベル発生器５０の動作の実行又は評価モードにおいて、Ｙ０乃至Ｙ３は、論理ゼロに等しく設定して、電流源及びシンク８７、８８、８９、並びに９０をオフにする。Ｒｍｉｎ+△Ｒ／４（Ｎ＝４）に等しいレベルＲＡＢを発生するには、Ｓ０＝Ｓ１=Ｓ２＝Ｓ３＝論理１、ＤＬ０＝ＤＬ１＝ＤＬ２＝ＤＬ３＝論理ゼロに設定する。Ｒｍｉｎ+△Ｒ／
３（Ｎ＝３）に等しいレベルＲＡＢを発生するには、Ｓ０＝Ｓ１=Ｓ２＝論理１、Ｓ３＝
論理０、ＤＬ０＝ＤＬ１＝ＤＬ２＝論理ゼロ、ＤＬ３＝論理１に設定する。Ｒｍｉｎ+△
Ｒ／２（Ｎ＝２）に等しいレベルＲＡＢを発生するには、Ｓ０＝Ｓ１＝論理１、Ｓ２＝Ｓ３＝論理０、ＤＬ０＝ＤＬ１＝論理ゼロ、ＤＬ２＝ＤＬ３＝論理１に設定する。
【００２０】
ｎ個の追加直列磁気抵抗効果素子及びｎ個の追加列の直列回路を含む多重レベル発生器の場合、プログラミング及び動作の実行又は評価モードは、同様に行なう。基本的に、上記の教示内容に従うことによって、任意の大きさのアレイを形成して所定のレベルを生成し得る。更に、アレイ（レベル発生器）は、単に所定の１つのレベルを発生させるために形成でき、又は、上述のように、様々な異なるレベルを生成するために制御し得ることを理解されたい。
【００２１】
一般的に、特にＲＡＢがＲｍｉｎ+△Ｒ／２に等しい場合、ＲＡＢに影響し得る抵抗を
最小にするために、選択及び制御ｎチャネルトランジスタ（例えば、５３、６２、７２、８２及び制御トランジスタ）の幅は、非常に広く、長さは、非常に短くすることが望まし
い。
【００２２】
磁気抵抗効果素子を扱う場合、素子の抵抗（即ち、レベル並びにＲｍｉｎ及びＲｍａｘの両方）は、大きさ、形状、構造及び材料を変えることによって変更し得ることを理解されたい。しかしながら、好適な実施形態において、開示したレベル発生器は、一般的に、レベル発生器を用いる回路と同じ基板上に製造する。一般的に、この回路は、磁気抵抗効果素子を含む。開示したレベル発生器の主な利点は、そこに含まれる磁気抵抗効果素子は、このレベル発生器を用いる回路に組み込まれるこれら磁気抵抗効果素子と同様に（例えば、同じ大きさ、形状、構造及び材料で）製造されることである。従って、特別な製造工程又は技術を必要としない。
【００２３】
本発明の具体的な実施形態を示し説明してきたが、当業者には、更なる修正及び改善点が発生すると思われる。従って、本発明者は、例示した特定の形態に本発明が限定されないことを理解されたいと願うものであり、また、添付の請求項において、本発明の精神及び範囲から逸脱しない全ての修正点を網羅することを意図する。
【図面の簡単な説明】
【００２４】
【図１】本発明に基づく単一レベル発生器を示す概略図。
【図２】本発明に基づく単一レベル発生器の他の実施形態を示す概略図。
【図３】本発明に基づく多重レベル発生器の実施形態を示す概略図。
【図４】多重レベル発生器の単純化された概略図。
【図１】
2005525664.tif 000003
【図２】
2005525664.tif 000004
【図３】
2005525664.tif 000005
【図４】
2005525664.tif 000006
【国際調査報告】
2005525664.tif 000007
2005525664.tif 000008
2005525664.tif 000009