(57)【要約】本発明は、半導体の本体（１）に配置され、場所の影響を受けるシート抵抗を有する少なくとも１つの集積された放射的に相称の横型抵抗器（９）を備えた、半導体素子に関するものである。このシート抵抗の放射方向の場所依存は、微分抵抗器ｄＲが放射方向に一定不変であるか、または、抵抗器で消費される電力が放射方向に一定不変であるように、構成されていることが好ましい。
2005520352.tif 000002
【特許請求の範囲】
【請求項１】
半導体の本体（１）の中に配置され、少なくとも１つの集積された放射的に相称の横型抵抗器を備えた半導体素子において、
上記横型抵抗器Ｒの微分抵抗ｄＲが、場所によらずに、
ｄＲ／ｄｒ  ≒  Ｋ、
によって設定される値となり、
ｄｒは、横型抵抗器の微分半径であり、Ｋは、任意の定数であることを特徴とする、半導体素子。
【請求項２】
シート抵抗ＲSが、放射方向に場所の影響を受けて形成されていることを特徴とする、請求項１に記載の半導体素子。
【請求項３】
上記微分抵抗ｄＲが、放射方向に一定であることを特徴とする、請求項２に記載の半導体素子。
【請求項４】
上記抵抗器の中で消費される電力が、放射方向に一定であることを特徴とする、請求項２に記載の半導体素子。
【請求項５】
上記横型抵抗器が、半導体素子の均質にドープされた抵抗領域（９）に配置されており、
上記抵抗領域（９）が、放射的に相称の不均質部（２３）を備え、これらの不均質部（２３）は、抵抗領域（９）のドーピングとは異なる電気的に活性なドーピング濃度を有することを特徴とする、請求項１〜４のいずれか１項に記載の半導体素子。
【請求項６】
上記放射的に相称の不均質部（２３）が、照射によって生じた、抵抗領域（９）よりも高いシート抵抗を有していることを特徴とする、請求項５に記載の半導体素子。
【請求項７】
上記放射的に相称の不均質部（２３）が、付加的なドーピングによって生じた、抵抗領域（９）よりも高いドーピング濃度を有していることを特徴とする、請求項５に記載の半導体素子。
【請求項８】
上記空間的な不均質部（２３）の幅（ｂ）または直径が、半径ｒが長くなるにつれて短くなることを特徴とする、請求項５〜７のいずれか１項に記載の半導体素子。
【請求項９】
上記放射的に相称の不均質部（２３）の間隔（ａ）が、半径ｒが長くなるにつれて、放射方向に広くなることを特徴とする、請求項５〜８のいずれか１項に記載の半導体素子。
【請求項１０】
上記放射的に相称の不均質部の電気的に活性のドーピング濃度が、半径ｒが長くなるにつれて小さくなることを特徴とする、請求項５〜９のいずれか１項に記載の半導体素子。
【請求項１１】
上記半導体の本体（１）に埋設した放射的に相称の不均質部（２３）の深さ（ｔ１）が、シート抵抗が部分的に高まることによって、半径ｒが長くなるにつれて深くなることを特徴とする、請求項５〜１０のいずれか１項に記載の半導体素子。
【請求項１２】
上記半導体の本体（１）に埋設した抵抗領域（９）の深さ（ｔ２）が、半径ｒが長くなるにつれて、浅くなることを特徴とする、請求項５〜１１のいずれか１項に記載の半導体素子。
【請求項１３】
上記放射的に相称の不均質部（２３）が、半導体素子の表面（１４）を射出することにより、同心状の環として形成されていることを特徴とする、請求項５〜１２のいずれか１項に記載の半導体素子。
【請求項１４】
上記不均質部（２３）が、半導体素子の表面（１４）を射出することにより、同心状に配置された点または円として形成されていることを特徴とする、請求項５〜１３のいずれか１項に記載の半導体素子。
【請求項１５】
上記半導体素子が、サイリスタ、特に高電圧サイリスタとして形成されていることを特徴とする、請求項１〜１４のいずれか１項に記載の半導体素子。
【請求項１６】
上記サイリスタが、放射的に相称に形成されており、特に放射的に相称のエミッタ領域（７）を備えていることを特徴とする、請求項１５に記載の半導体素子。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、半導体の本体（Halbleiterkoerper）の中に配置され、集積横型抵抗器（integrierten Lateralwiderstand）を少なくとも１つ備えた、半導体素子に関するものである。
【０００２】
このような半導体素子を、任意に、つまり、サイリスタ、ＩＧＢＴ、ＭＯＳＦＥＴ、Ｊ−ＦＥＴ、バイポーラトランジスタ、または、簡単に言うと（schlicht）、任意に（wie auch immer）形成された半導体中の抵抗構造として、形成してもよい。このような半導体素子の構造および機能についてはよく知られているので、ここでは、これらの半導体素子に関する詳述を省略する。以下では、半導体素子の例として、放射的に相称（radialsymmetrisch）に形成された抵抗構造を備えたサイリスタについて説明する。しかし、本発明は、この半導体素子に限定されるものではない。
【０００３】
集積抵抗器（Integrierte Widerstaende）が、通常は出力半導体（Leistungs-Halbleiterbauelementen）において、特に高電圧サイリスタにおいて果たす役割は大きい。これらの集積抵抗器を、例えば、いわゆる増幅ゲート構造を備えたサイリスタ構造の中で実行することにより、サイリスタをスイッチＯＮ状態にした場合の電流の立ち上がり速度を制限できる。集積抵抗器がなければ、このようなサイリスタ構造は破壊されてしまいかねない。
【０００４】
増幅ゲート構造を備えたサイリスタの構造については、例えば、ドイツ特許ＤＥ  ４２  １５  ３７８  Ｃ１に開示されている。このサイリスタ構造をさらに発展させたものが、例えば、ＤＥ  １９６  ５０  ７６２  Ａ１の、特に図１,３および４に開示されている。さらに、サイリスタの集積抵抗器を実行するための高電力サイリスタ（Hochleistungsthyristoren）、および、その方法については、文献V.A.K. Temple「電力システムに関する進歩した光トリガサイリスタ（Advanced Light Triggered Thyristor for Electric Power Systems）」（『サイリスタと、ＡＣおよびＤＣ伝送用の可変的な静電装置とに関するＩＥＥＥ国際会議（IEEE International Conference Thyristors and Variable and Static Equipment for AC and DC Transmission）』、１９８１年）に開示されている。
【０００５】
サイリスタ構造では、集積抵抗器が、１つまたは複数のいわゆる増幅ゲート段階を流れる電流を制限することにより、極端な（extremen）スイッチングの下で起こりうる素子の破壊を防止できる。増幅ゲート構造を備えたサイリスタの多くは、放射的に相称に形成されている。メインエミッタは、１つまたは複数の補助エミッタの周りに同心状に配置されており、これらの補助エミッタに、補助エミッタ電極またはいわゆる増幅ゲート電極を介して接触している。１つまたは複数のこれらの増幅ゲート電極の間には、サイリスタを保護するための集積横型抵抗器を配置できる。この横型抵抗器は、サイリスタを保護するために特別に備えられた抵抗領域の中に配置されている。また、増幅ゲート電極は、通常、環状に形成されている。したがって、集積横型抵抗器も、放射的に相称の形状をしていることが好ましい。集積横型抵抗Ｒの値は、一方ではシート抵抗ＲSに応じて、他方では抵抗領域の内部半径ｒiおよび外部半径ｒaに応じて変化する。放射的に相称の抵抗構造の場合、集積横型抵抗Ｒは、
【０００６】
【数１】
2005520352.tif 000003
【０００７】
である。
【０００８】
また、放射的に相称の抵抗構造の微分抵抗ｄＲ（ｒ）は、
【０００９】
【数２】
2005520352.tif 000004
【００１０】
である。
【００１１】
シート抵抗ＲSは、半導体層の中の電荷担体のドーピング濃度および移動性に応じて変化する。拡散によって形成された抵抗層では、シート抵抗ＲSを、例えば、ドーピング被覆部および選択された拡散パラメータ（温度、拡散の持続時間）によって調整する。したがって、均質にドープされた抵抗構造では、シート抵抗は一定不変である。
【００１２】
しかし、放射的に相称の横型抵抗器の多くは、環状の不均質の抵抗領域を１つまたは複数含んだ環状の抵抗領域からなる。ヨーロッパ特許ＥＰ  ４７２  ８８０  Ｂ１の特に図１および図２には、このような不均質な横型抵抗構造を備えたサイリスタ、および、その製造方法が開示されている。これらの放射的に相称の不均質部は、ここでは、互いに等しい間隔を開けて配置されており、これらの環の厚さも同じである。
【００１３】
このような放射的に相称の抵抗構造の問題点は、シート抵抗が場所の影響を受けない場合、半径ｒが長くなるにつれて、微分抵抗ｄＲ（ｒ）がますます小さくなる点にある。微分抵抗ｄＲのこのような半径依存は、特に電流および／または電圧が高いときに特定のスイッチングを行うことによって横型抵抗Ｒに極度に強く負荷がかかる場合に、特に重要である。また、微分抵抗が場所の影響を受けるので、外部抵抗領域よりも微分抵抗が十分に高い内部抵抗領域では、外部抵抗領域よりも高い電力（Leistung）を消費する。より高い電力が消費されることによって、内部抵抗領域では温度がさらに上昇する。この温度上昇は、横型抵抗器自体の温度状態にも、ＢＯＤ領域によって調節された保護電圧の温度状態にも影響を与える。横型抵抗および保護電圧の値は温度に応じて変化するので、素子自体のさらなる温度上昇はこれらの横型抵抗および保護電圧の設定値を変化させる。したがって、極端な条件下では、つまり電流および／または電圧が高い場合、横型抵抗器にはそこで負荷がかかりすぎ、この抵抗器は熱によって破壊されてしまう。このことを、当然ながら、必ず回避すべきである。
【００１４】
したがって、本発明の目的は、全抵抗Ｒに対する要求とともに物理的に重要な第２パラメータに対する他の要求を満たすように、シート抵抗ＲSが好ましくは放射方向に場所の影響を受ける（Ortsabhaengigkeit）ことにある。
【００１５】
この目的を、請求項１に基づく半導体素子によって達成する。本発明の構想の改良型および発展形については、従属請求項に示す。
【００１６】
本発明を実行するために、場所の影響を受けない微分抵抗（つまり例えば線形方向にｒの影響を受けるシート抵抗ＲS）を有する一般的な半導体素子を使用する。また、これに代わるものとして、抵抗器の中で消費される電力が放射成分の影響をもはや受けない（か、または、その影響をわずかに受ける）ように形成された微分抵抗を、備えることができる。提案した上記２つの場合、温度による負荷能力も著しく改善される。なぜなら、外部に位置する領域の抵抗寄与（Widerstandsbeitrag）がより強くなることによって、内部に位置する放射方向の抵抗領域の負荷が軽減されるからである。
【００１７】
次に、一般的な半導体素子の実行に関して説明する。この半導体素子では、（横型抵抗器の微分抵抗ｄＲは場所の影響を受けずに生じる。つまり、
ｄＲ／ｄｒ  ≒  Ｋ、
である。ここで、ｄｒは、横型抵抗の微分半径（differentielle Radius）を示し、Ｋは、任意の定数を示している。
【００１８】
可能な限り一定不変の微分抵抗を、通常、抵抗領域に配置された不均質部を用いて調整する。これらの不均質部は、抵抗領域の中に好ましくは放射的に相称に配置され、例えば均質にドープされたそれ以外の抵抗領域のドーピングとは異なる電気的に活性な（aktive）ドーピング濃度を持つ。
【００１９】
これらの放射的に相称の不均質部を、以下のように形成することができる。
【００２０】
不均質部が、照射を介して本来の抵抗領域より部分的に変更された（好ましくは高い）シート抵抗を有している。
【００２１】
不均質部は、ドーピング（例えば拡散または注入）を介して、抵抗領域より変更された（好ましくは、高い）ドーピング濃度を有している。
【００２２】
また、抵抗を部分的に下げるか、ドーピングを部分的に増やす、放射的に相称の不均質部を、以下に示す方法の内、１つまたは複数用いることによって実現できる。
【００２３】
不均質部の幅または直径が、半径が長くなるにつれて短くなる。
【００２４】
不均質部同士の間隔が、半径が長くなるにつれて放射方向に広くなる。
【００２５】
不均質部の電気的に活性のドーピング濃度が、半径が長くなるにつれて低減する。
【００２６】
半導体の本体の中に位置する不均質部の領域の深さが深くなることにより、シート抵抗が、それぞれの不均質部で（例えば、部分的な照射またはエッチングによって）部分的に上昇する場合、この深さは半径が長くなるとともに深くなる。
【００２７】
放射的に相称の不均質部は、半導体の本体の表面の射出面において、次の形状をしていてもよい。
【００２８】
これらの不均質部は、同心状の環として形成されている。
【００２９】
これらの不均質部は、放射的に相称の半導体素子の中心の周りに配置された点または円として、同心状に形成されている。原理的には、（点、円以外の）他の形状も考えられる。
【００３０】
半導体素子自体は、サイリスタ（特に高電圧サイリスタ）として形成されていることが好ましい。さらに、このサイリスタは、非常に好ましい改良型では、放射的に相称に形成されており、特に放射的に相称のエミッタ領域を備えている。
【００３１】
次に、本発明を、図面に示した実施例に基づいて詳述する。図１は、本発明の集積抵抗器を備えたサイリスタの増幅ゲート構造の部分を示す図である。図２は、部分断面図（ａ）−（ｂ）に基づいて、場所の影響を受けない微分抵抗を有する集積横型抵抗器を実現するための第１方法を示す図である。図３は、部分断面図（ａ）−（ｃ）に基づいて、場所の影響を受けない微分抵抗を有する集積横型抵抗器を実現するための第２方法を示す図である。
【００３２】
図１に、冒頭部で述べたＤＥ  １９６  ５０  ７６２から知られているサイリスタの部分を示す。半導体の本体１（例えばシリコンウェハー）が、ｎ-型にドープされた陽極側のベース領域２を含んでいる。陽極側には、ｐ+型にドープされたエミッタ領域５が、ベース領域２に隣接している。エミッタ領域５は、広い領域において、陽極電極６を介してウェハー裏面１３に電気的に接触している。また、陰極側には、ｐ型にドープされたベース領域３が隣接されている。ベース領域３は、安全器（Aussparung）４を含んでいる。ここでは、ベース領域３のサイリスタの中央領域８が、その形状に基づいてブレークダウン電圧を低減する領域を示している。このようなブレークダウン電圧を低減する領域は、当業者には、ＢＯＤ領域としても知られており、特にいわゆるブレークオーバサイリスタの場合に用いられる。
【００３３】
陰極側では、ベース領域３の中に、ｎ+型にドープされたエミッタ領域７が埋設されている。このエミッタ領域は、例えば補助サイリスタの補助エミッタ領域であってもよい。エミッタ領域７は、エミッタ電極１０に接触している。さらに、エミッタ電極１０の外面は、ベース領域３にも接触している。
【００３４】
半導体素子は、半導体の本体１の２つの表面１３,１４に対して垂直に位置して半導体素子の中央領域８を貫いて延びている軸１５に対して、軸対称に形成されている。陰極側のベース領域３およびエミッタ領域７並びにその電極１０は、半導体の本体１の表面レベルで、円状または環状に形成されている。本発明のサイリスタは、環サイリスタ（Ringthyristor）であることが好ましい。しかし、上記領域および層３〜８について図示した形状は、必須のものではない。これらの形状を、円形または環の形状とも異なる、例えば多角形にしてもよい。
【００３５】
さらに、図１の部分に示したサイリスタは、通常の増幅ゲート構造、および、抵抗領域９に配置された集積横型抵抗器Ｒを備えている。この集積抵抗領域９は、増幅ゲート構造の２つの補助エミッタ間、つまり、第３増幅ゲートＡＧ３と第４増幅ゲートＡＧ４との間に位置している。抵抗領域９は、横型抵抗器Ｒの微分抵抗は、場所の影響を受けない（つまり一定不変である）ように、放射的に相称の不均質な抵抗領域（図１に示さず）を備えている。
【００３６】
このような不均質の抵抗領域（以下では、抵抗領域９内の不均質部と呼ぶ）を、例えば次のように形成できる。
【００３７】
抵抗領域９は、複数の環状の抵抗環からなる。
【００３８】
抵抗領域９は、環状で不均質の領域を含んでいる。これらの環状で不均質の領域のシート抵抗は、抵抗領域９の残りの領域と比べて、高かったり低かったりし、また、これらの環状で不均質の領域は、ドーピング、照射、または、エッチングを部分的に行うことにより形成されたものである。
【００３９】
次に、２つの実施例に基づいて、微分抵抗が一定不変である本発明の抵抗領域９の、製造方法を記載する。
【００４０】
実施例１
図２（ａ）に、半導体の本体１の中に配置されたシリコン層２０を示す。このシリコン層には、放射方向に均質にドープされた抵抗領域９が埋設されている。抵抗領域９の領域内の半導体の本体１の表面に、例えば二酸化シリコンまたはフォトレジストからなる任意のマスク２１が形成されている。マスクの露出領域２２は、放射的に相称の環状の領域を示している。
【００４１】
図２（ｂ）に、図２（ａ）から続く、本発明の抵抗領域９の形成過程（Fortgang der Realisierung）を示す。適切なプロセス工程（例えば照射、拡散、注入、または、そのようなもの）の後、放射的に相称の環状の不均質部２３を、抵抗領域９の内部に形成する。この不均質部２３の、照射によって生じた欠陥密度は高い、つまりこの不均質部２３の抵抗は高い。あるいは、その代わりに、この不均質部について、同型の電気伝導性のドーピング素子の拡散またはイオン注入によって生じる高いドーピング濃度、つまり低い抵抗を有していてもよい。
【００４２】
初めの場合、空間的に（raeumlich）不均質の横型抵抗を得るために、抵抗領域のシート抵抗が放射方向に一定不変である必要がある。抵抗領域に、適切にパターン化されたマスクを介してイオン照射する。これにより、抵抗領域９の照射位置に欠陥が生じ、この結果、この場所での電気伝導率が低下する。例えば抵抗領域が円状である場合、通常のマスク形状を用いて、同心状の円を有する構造が構成される。そこに埋設された不均質部２３の幅ｂは、外にいくほど広がり、および／または、環の間隔ａは、外にいくほど狭まる。このとき、放射方向に一定不変の微分抵抗にしたがって必要な特性を満たすように、各幅ｂおよび間隔ａを整合する。これにより、ドイツ特許出願番号ＤＥ  １９  ６４０  ３１１．１に（H.-J. Schulzeによって）記載された、放射方向に均質なシート抵抗の低下とは異なり、シート抵抗の放射方向プロファイル（Verlauf）を補正する。なお、この補正は、抵抗器を介して（ueber）降下する電圧を、抵抗器によって（ueber）より一様に分配するように、また、抵抗器で消費される電力をも放射方向によりよく分配するように、行われる。
【００４３】
いわゆる円の形状以外に、例えば抵抗領域９に適するように配置されたホールマスク（Lochmasken）のような一連の他のマスク形状が、考えられる。これらのマスク形状は、円の形状と同様に、ほぼ放射的に相称に配置されている。また、マスク２１を、抵抗領域９に適するように空間的に様々な厚さを有するマスクとして設計することも、考えられる。こうすると、マスクの厚い箇所では、マスクの薄い箇所よりも放射線の吸収が増大する。これにより、マスクの厚い箇所では、欠陥密度が小さくなり、つまり抵抗が小さくなる。マスク形状を抵抗の空間的なプロファイルによってほぼ規定する一方で、横型抵抗器の絶対抵抗値を、さらに、付加的な空間的な均質の照射によって非常に正確に調整することができる。
【００４４】
上の段落では、不均質部が、欠陥を形成することにより生じていた。注入または拡散によって形成される不均質部、および、ドーピング量が部分的に増加する不均質部については、環と環との間隔ａまたは環の幅ｂに関しては逆の方法を行う必要がある。
【００４５】
さらに、一定不変の微分抵抗が生じるように、不均質部２３および／または抵抗領域９の、深さｔ１,ｔ２をも適するように変えてもよい。
【００４６】
実施例  ２
図３（ａ）には、シリコン層２０の表面に均質なドーパント被覆部２４が形成されている。次いで、このドーパント被覆部の上には、パターン化されたマスク２１が形成されており、このマスクは、エッチング障壁として機能する。
【００４７】
図３（ｂ）に、図３（ａ）から続く、本発明の抵抗領域９の形成過程を示す。この図では、半導体の本体１に、エッチングプロセス（例えば図３（ｂ）ではウェット化学エッチングプロセス）を行う。ドーパント被覆部２４の露出領域２２をエッチングによって取り除く。このマスク２１の下のドーパント被覆部２４の領域は、かなり強く（starken）削られた部分を除いて存在しており、パターン化されたドーパント被覆部２４´となる。
【００４８】
図３（ｃ）に、図３（ｂ）から続く形成過程を示す。ここでは、拡散プロセス後のシリコン層２０を示す。このプロセスでは、ドーパントが、パターン化されたドーパント被覆部２４´から層２０に拡散し、そこで、空間的にパターン化された抵抗領域９を構成できる。
【００４９】
図３に示した、場所の影響を受けるシート抵抗を有する、ほぼ場所の影響を受けない集積抵抗器は、比較的速く拡散するドーピング元素（Element）から生じることが好ましい。ｐ型にドープされた抵抗領域では、この元素を、例えばアルミニウムを用いて形成してもよい。
【００５０】
また、絶対抵抗値を、被覆値、選択された拡散時間、および、拡散温度によって調整できる。さらに、当然ながら、基本ドーピングを均質に行うために、前述のマスクを用いないドーピングプロセス（拡散または注入）を、全プロセス経過の前に行うことができる。
【００５１】
特定の空間的な特性を有する抵抗プロファイルを形成するための第２実施例の範囲内には、他の代替的な可能性がある。この可能性とは、つまり、ドーピング元素を、マスクされたドーパント被覆部の代わりに、マスクを用いたイオン注入（または、それ以外に拡散）によって、半導体の本体１の中で放射方向に不均質に分配する、というものである。この場合、例えば二酸化シリコン（ＳｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4）、または、フォトレジストからなるマスクによって、ドーピング段階（注入または拡散）の間、拡散するドーパントが半導体の本体１に部分的にのみ浸透できるようにする。これにより、部分的なドーピングウェルを半導体の本体１に形成する。その後、ドーパントはさらには、半導体の本体１へ拡散しない。
【００５２】
抵抗領域９が円状である場合、これまでと同様に、エッチングマスク２１の構造を、同心円状の円の構造にすることが、考えられる。この構造の円の幅（ｂ１）は、微分抵抗を放射方向に一定不変にすることができるように、外にいくほど狭くなり、および／または、この構造の円の間隔（ａ１）は外にいくほど広くなる。こうすることにより、ヨーロッパ特許出願  ＥＰ  ０  ４７２  ８８０の（Kuhnert, Mitlehner, Schulze, Pfirschによって）記載された、放射方向に変化しないパラメータａ１およびｂ１を用いてシート抵抗を調整することとは異なって、シート抵抗の放射方向プロファイルを補正する。なお、この補正は、抵抗器で（ueber）降下する電圧を抵抗器によって（ueber）より一様に分配するように、および、抵抗器で消費される電力をも放射方向によりよく分配するように、行われる。この最終的な抵抗プロファイルを、最後の拡散工程によって形成する。
【００５３】
本発明は、図１〜図３に示した実施例のみに限定されるものではない。むしろ、ここでは、例えば、電気伝導型ｐをｎに（およびその逆）交換することにより、および、ドーピング濃度を変えることにより、複数の新しい変型例を提示することができる。また、不均質の集積抵抗領域を備えた半導体素子の上記した様々な製造方法を、組み合わせてもよいし、ｎ型にもｐ型にも導通する抵抗領域を使用してもよい。基本的に、本発明の方法を、全種類の半導体素子の実行に用いることができる。特に、上述した方法を、サイリスタの製造のために用いることが好ましい。さらに、もちろん、さらに多くの他の公知の製造方法を用いて、一定不変の微分抵抗を有する放射的に相称の抵抗構造を提示することができる。これらの公知の製造方法は、当業者の専門知識の範囲内にあるものである。
【図面の簡単な説明】
【００５４】
【図１】本発明の集積抵抗器を備えたサイリスタの増幅ゲート構造の部分を示す図である。
【図２Ａ】場所の影響を受けない微分抵抗を有する集積横型抵抗器を実現するための第１方法を示す図である。
【図２Ｂ】場所の影響を受けない微分抵抗を有する集積横型抵抗器を実現するための第１方法を示す図である。
【図３Ａ】場所の影響を受けない微分抵抗を有する集積横型抵抗器を実現するための第２方法を示す図である。
【図３Ｂ】場所の影響を受けない微分抵抗を有する集積横型抵抗器を実現するための第２方法を示す図である。
【図３Ｃ】場所の影響を受けない微分抵抗を有する集積横型抵抗器を実現するための第２方法を示す図である。
【符号の説明】
【００５５】
１      半導体の本体
２      陽極側のベース領域
３      陰極側のベース領域
４      安全器
５      陽極側のエミッタ領域
６      陽極電極
７      陰極側のエミッタ領域、補助エミッタ領域
８      中央領域、ＢＯＤ領域
９      抵抗領域
１０    エミッタ電極
１２    ゲート電極
１３    表面、ウェハーの裏面
１５    軸
２０    シリコン層
２１    マスク
２２    マスク中の露出領域
２３    不均質部
２４    ドーパント被覆部
２４´  パターン化されたドーパント被覆部
ａ,ａ１         間隔
ＡＧ１−ＡＧ５  増幅ゲート
ＨＥ            メインエミッタ
ｂ,ｂ１         幅
Ｒ             横型抵抗
ｒ             半径
ｔ１,ｔ２      深さ
【図１】
2005520352.tif 000005
2005520352.tif 000006
2005520352.tif 000007
【国際調査報告】
2005520352.tif 000008
2005520352.tif 000009
2005520352.tif 000010
2005520352.tif 000011
2005520352.tif 000012
2005520352.tif 000013
2005520352.tif 000014