(57)【要約】少なくとも１つの２次元の分子スイッチアレイ（５０、１２０）を含む、利得を有する少なくとも１つの電子回路を実現するためのコンピューティングシステム（７４）である。分子スイッチアレイ（５０、１２０）は、２つ以上の交差したワイヤ面（１０）をデバイスの構成に組み立てることによって形成される。各デバイスは、一対の交差したワイヤ（２０、２２）と、接合部（１６）においてその一対の交差したワイヤ（２０、２２）を接続する少なくとも１つのコネクタ種（２４）とによって形成された接合部（１６）を含む。接合部（１６）はナノメートル単位の機能寸法を有し、１つまたは複数のコネクタ種（２４）および一対の交差したワイヤ（２０、２２）と、トランジスタ（３８）として機能する第１の状態及び導電性の半導体ワイヤ（４４）として機能する第２の状態とを有する構成可能なナノスケールワイヤトランジスタとの両方によって提供される切替え能力を有する。デバイスを相互接続し、そのデバイスを、高電圧および低電圧を与える２つの構造（６０、６２、１３０、１３２）に接続するために、特定の接続が形成される。
2005537650.tif 000002
【特許請求の範囲】
【請求項１】
利得を有する少なくとも１つの電子回路を実現するためのコンピューティングシステム（７４）であって、前記コンピューティングシステムは、少なくとも１つの２次元の分子スイッチアレイ（５０、１２０）を備え、該分子スイッチアレイ（５０、１２０）は２つ以上の交差したワイヤ面（１０）をデバイスの構成に組み立てることによって形成され、該デバイスは一対の交差したワイヤ（２０、２２）によって形成される接合部（１６）を含み、一方のワイヤは別のワイヤと交差し、少なくとも１つのコネクタ種（２４）が該接合部（１６）において該一対の交差したワイヤ（２０、２２）を接続し、該接合部（１６）はナノメートル単位の機能寸法を有し、さらに、該接合部（１６）は、少なくとも１つの切替え能力を有し、この切替え能力は、少なくとも１つのコネクタ種（２４）および該一対の交差したワイヤ（２０、２２）と、トランジスタ（３８）として機能する第１の状態及び導電性の半導体ワイヤ（４４）として機能する第２の状態とを有する構成可能なナノスケールワイヤトランジスタとの両方によって提供され、
前記分子スイッチアレイ（５０、１２０）のうちの１つの上にある前記デバイスのうちの少なくとも１つが前記電子回路のうちの少なくとも１つを実現するように構成され、前記デバイスを相互に接続するために、かつ、前記デバイスを、高電圧レベルおよび低電圧レベルに対する所望の信号レベルに等しい電圧を供給する２つの構造（６０、６２、１３０、１３２）に接続するために、特定の接続がなされることからなる、コンピューティングシステム。
【請求項２】
前記分子スイッチアレイ（５０、１２０）の前記少なくとも１つのコネクタ種（２４）は、前記２つのワイヤ間に電気的に調整可能なトンネル接合を含む量子状態分子スイッチを形成する、請求項１に記載のシステム。
【請求項３】
前記ナノスケールワイヤトランジスタ（３８、４４）は、
（ａ）交差部を形成する一対の交差したナノワイヤであって、該ナノワイヤのうちの一方は半導体材料から構成され、前記ナノワイヤのうちの他方は金属または第２の半導体材料のいずれかから構成されることからなる、一対の交差したナノワイヤと、
（ｂ）関連付けられた各トランジスタのコンダクタンスを制御するための、前記交差部に関連付けられたホットエレクトロントラップ領域
とを有し、
これにより、構成可能なトランジスタ、または前記トランジスタが動作する任意の電圧よりも絶対値が大きな電圧を印加することによって設定されることができるスイッチメモリビットを形成することからなる、請求項１に記載のシステム。
【請求項４】
前記分子スイッチアレイ（５０、１２０）の前記ワイヤは個別に導体または半導体を有し、前記半導体ワイヤはナノメートルからサブマイクロメートルの範囲の厚みを有することからなる、請求項１に記載のシステム。
【請求項５】
前記分子スイッチアレイ（５０、１２０）の前記少なくとも１つのコネクタ種（２４）は、誘電体ホットエレクトロントラップ領域、または、双安定分子をさらに含む分子種のいずれかを含む、請求項１に記載のシステム。
【請求項６】
前記分子スイッチアレイ（５０）の前記デバイスの構成の前記交差したワイヤ面（１０）はさらに、第２の組の前記導体ワイヤ（５４）に対して平行に配置された第１の組の前記導体ワイヤ（５２）を有する第１のワイヤ面と、第２の組の前記ｎ型半導体ワイヤ（５８）に対して平行に配置された第１の組の前記ｐ型半導体ワイヤ（５６）を有する第２のワイヤ面とを含み、前記ｐ型半導体ワイヤ（５６）は、前記分子スイッチアレイ（５０）の前記デバイスに電力を供給する第１の構造（６０）に接続され、前記ｎ型半導体ワイヤ（５８）は前記分子スイッチアレイ（５０）の前記デバイスに接地された接続を供給する第２の構造（６２）に接続される、請求項１に記載のシステム。
【請求項７】
請求項１に記載のコンピューティングシステム（７４）を製造する方法であって、
（ａ）複数の前記第１のワイヤを備える第１の組のワイヤを形成するステップと、
（ｂ）前記第１の組のワイヤの少なくとも一部の上に前記少なくとも１つのコネクタ種（２４）を堆積するステップと、
（ｃ）複数の前記第２のワイヤを備える第２の組のワイヤを形成するステップと、
（ｄ）第２の前記ワイヤが第１の前記ワイヤと交差する各場所に前記接合部（１６）を形成するために、前記第１の組のワイヤ上に前記第２の組のワイヤを組み立てるステップと、
（ｅ）前記電子回路のうちの少なくとも１つを実現するために、前記分子スイッチアレイ（５０、１２０）の１つの上に前記デバイスのうちの少なくとも１つを構成するステップ
を含み、
前記デバイスを相互に接続し、かつ、前記デバイスを、高電圧レベルおよび低電圧レベルに対する所望の信号レベルに等しい電圧を与える２つの構造（６０、６２、１３０、１３２）に接続するために、特定の接続が形成されることからなる、方法。
【請求項８】
少なくとも１つのナノメートルスケールデバイスの特定の相互接続を備える電子回路を作製するために、請求項１に記載の構成可能な分子スイッチアレイ（５０、１２０）を提供する装置であって、
前記デバイスは、
（１）構成可能なｐ型電界効果トランジスタ（６８、１３８）と、
（２）ｎ型電界効果トランジスタ（７０、１４０）と、
（３）構成可能なクロスポイントスイッチ（６４、６６、１３４、１３６）および前記デバイスに電力およびグランド接続を供給する２つのマイクロメートルスケール構造（６０、６２、１３０、１３２）
とからなるグループから選択されることからなる、装置。
【請求項９】
前記少なくとも１つのナノメートルスケールデバイスはさらに、
（１）ｐｎｐ型バイポーラトランジスタと、
（２）ｎｐｎ型バイポーラトランジスタと、
（３）前記構成可能なクロスポイントスイッチ（６４、６６、１３４、１３６）
とからなるグループから選択される、請求項８に記載の構成可能な分子スイッチアレイ（５０、１２０）。
【請求項１０】
請求項８に記載の構成可能な分子スイッチアレイ（５０、１２０）を提供するための方法であって、
（ａ）４つの前記分子ワイヤスイッチアレイを組み合わせて第１の超象限（５０、１２０）を形成し、４つのプログラマブルクロスバーを組み合わせて第２の超象限（１１８、１７０）を形成するステップと、
（ｂ）前記第１および前記第２の超象限（５０、１１８、１２０、１７０）をそれぞれ特定の向きに鏡映及び回転させるステップと、
（ｃ）前記第１の超象限（５０、１２０）の少なくとも１つ、または前記第２の超象限（１１８、１７０）の少なくとも１つに隣接して前記第１の超象限（５０、１２０）の少なくとも１つを配置し、前記第２の超象限（１１８、１７０）の少なくとも１つ、または前記第１の超象限（５０、１２０）の少なくとも１つに隣接して前記第２の超象限（１１８、１７０）の少なくとも１つを配置し、それにより分子スイッチアレイ（１１６、１６８）のタイル構造をなす前記２次元のアレイの少なくとも１つを形成するステップ
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は包括的には、その機能長スケールがナノメートル単位で測定される電子デバイスに関し、より詳細には、交差する接合部において、双安定分子スケールスイッチによって接合される、交差したナノメールスケールのワイヤに基づく構成可能な分子スイッチアレイに関する。
【背景技術】
【０００２】
シリコン集積回路、およびそれに続く小型化がエレクトロニクス産業を生み出してきたが、現在、経済的および物理的制約に起因して、その限界に直面している。現在の集積回路デバイスは、サブミクロンスケールの寸法を用いて製造されているが、新たな解決手法がナノメートルスケールのデバイスの開発を可能にしつつある。
【特許文献１】米国特許第６，１２８，２１４号明細書
【特許文献２】米国特許第６，２５６，７６７号明細書
【特許文献３】米国特許第６，３１４，０１９Ｂ１号明細書
【特許文献４】米国特許出願第０９／２８０，０４８号明細書
【特許文献５】米国特許出願第０９／８２３，１９５号明細書
【特許文献６】米国特許出願第１０／１３８，０７６号明細書
【特許文献７】米国特許出願第０９／２８０，１８８号明細書
【特許文献８】米国特許出願第０９／６９９，０８０号明細書
【特許文献９】米国特許第６，２９４，４５０号明細書
【特許文献１０】米国特許第６，４０７，４４３号明細書
【特許文献１１】米国特許第６，４３２，７４０号明細書
【特許文献１２】米国特許第５，７９０，７７１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ナノメートルスケールのデバイスを構成する問題に対して従来提案されている解決手法は、（１）Ｘ線、電子、イオン、走査式プローブまたはスタンピングを用いる、極めて細かいスケールのリソグラフィを利用して、デバイスの構成要素を画定すること、（２）電子、イオンまたは走査式プローブによってデバイスの構成要素を直接書き込むこと、または（３）共有結合によって構成要素を直接化学合成し、結合することを伴っている。（１）に関する主な問題は、デバイスが形成されるウェーハを、いくつかの一連のリソグラフィステージのために、少なくとも２次元において、デバイスフィーチャ（デバイス構造）のサイズのごくわずかの範囲内に位置合わせして、エッチングまたは堆積を実施し、デバイスを形成しなければならないことである。このレベルの制御は、デバイスサイズがナノメートルスケールの寸法まで縮小されると、そのサイズに応じた精度にはならない。デバイスがナノメートルスケールの寸法まで小型化されると、実現するのに非常にコストがかかるようになる。（２）に関する主な問題は、それが順次に実施される工程であることであり、それぞれが何兆個もの構成要素を含む複雑なデバイスが詰め込まれたウェーハを直に書き込むには優に数年を要するであろう。最後に、（３）に関する問題は、大量の情報を含む分子は通常、ＤＮＡのタンパク質のような高分子構造であり、いずれも極めて複雑で、現在のところ予測不可能な二次および三次構造を有し、それによりその構造は螺旋状に捩れ、シート状に折り重なり、他の複雑な３Ｄ構造を形成するが、このことは、所望の電気的特性に重大で、通常は有害な影響を及ぼすとともに、それらの電気的特性を外界に伝達できなくするであろう。
【０００４】
１組のみのデジタルデバイスとは対照的に、物理的なデジタル回路を構築する問題は、１組のデバイスを、実施されつつある論理設計の論理ネットリストにトポロジー的に同等である物理的配線で接続することである。コンピュータシステムを構成するには、プロセッサ、メモリおよび入力／出力デバイスのような、さらに複雑な機能素子を設計し、相互接続する必要がある。ナノメートルスケールデバイスは、２０００年１０月３日にPhilip J. Kuekes等に対して発行された「Molecular Wire Crossbar Memory」というタイトルの米国特許第６，１２８，２１４号に開示されているようなメモリを含む特定の機能を実現するために、ならびに２００１年７月３日にPhilip J. Kuekes等に対して発行された「Demultiplexer for Molecular Wire Crossbar Network」というタイトルの米国特許第６，２５６，７６７号および２００１年１１月６日にPhilip J. Kuekes等に対して発行された「Molecular-Wire Crossbar Interconnect (MWCI) for Signal Routing and Communications」というタイトルの米国特許第６，３１４，０１９Ｂ１号に開示されているような入力／出力および信号ルーティングのために開発されてきた。３つ全ての特許は、本発明と同じ譲受人に譲渡される。これら３つの特許の内容は参照により本明細書に明確に援用される。
【０００５】
複雑な機能素子を実現することができ、容易に製造可能なナノメートルスケールのデバイスを開発し、製造し、集積することが必要とされている。
【課題を解決するための手段】
【０００６】
本明細書で開示される実施形態によれば、利得を有する１つまたは複数の電子回路を実現するためのコンピューティングシステムが提供される。コンピューティングシステムは、１つまたは複数の２次元の分子スイッチアレイを含む。分子スイッチアレイは２つ以上の交差したワイヤ面をデバイスの構成に組み立てることによって形成される。各デバイスは一対の交差したワイヤによって形成された接合部と、少なくとも１つのコネクタ種を含む。一方のワイヤは別のワイヤと交差し、少なくとも１つのコネクタ種は接合部においてその一対の交差したワイヤを接続する。接合部は、ナノメートル単位の機能寸法を有し、（１）１つまたは複数のコネクタ種および一対の交差したワイヤ、ならびに（２）トランジスタとして機能する第１の状態と導電性半導体ワイヤとして機能する第２の状態とを有する構成可能なトランジスタの両方によって提供される少なくとも１つの切替え能力を有する。分子スイッチアレイのうちの１つの上にあるデバイスのうちの少なくとも１つが、１つまたは複数の電子回路を実現するように構成される。デバイスを相互に接続するために、かつ前記デバイスを、高電圧レベルおよび低電圧レベルの場合の（または高電圧レベルおよび低電圧レベルに対する）所望の信号レベルに等しい電圧を供給する２つの構造に接続するために特定の接続が行われる。
【０００７】
形成された分子スイッチアレイは、コンピュータシステムを構成するための複雑な機能素子を経済的に製造し、構成するという利点を提供する。別の利点は信号復元であり、すなわち利得を有するゲートおよびインバータを作り出すための構造を提供することにより、信号の論理レベルを復元できることである。アレイのさらに別の利点は、デバイスの特定の相互接続を実現し、任意の論理計算機能を実現するための汎用部品であるＮＡＮＤゲートを形成できることである。したがって、信号劣化を最小限に抑えながら、かなり複雑な論理機能を実現することができる。
【０００８】
また分子スイッチアレイは大きな欠陥許容性も示す。垂直または水平な任意のワイヤ対が互いに隣接する必要はなく、あるいは任意の他の特定の幾何学的またはトポロジー関係を有する必要はないので、欠陥のある水平または垂直なワイヤ（ワイヤ内の断線または短絡に起因して、あるいは他のワイヤとの接合部において作動するデバイスを形成することができないことに起因して欠陥がある）を単に無視することができ、そのアレイを、機能しているどの水平なワイヤおよび垂直なワイヤでも実現することができる。また、アレイの接合部を特性付けることができる限り、アレイの種々の領域または象限（または、四分割部。以下同じ）への機能的な区別が明確に規定される必要も、アレイが同じサイズを有する必要もない。そのアレイは、象限の製造の変動に対して高い耐性を有する。したがって、そのアレイはルーティングおよび構成するのが極めて容易であり、特に欠陥が存在する場合でも、入力から出力に信号をルーティングするのを容易にする。
【実施例】
【０００９】
［定義］
本明細書で使用される用語「再構成可能な」は、スイッチが酸化または還元のような可逆的な過程を通して何度もその状態を変更できること意味する。言い換えると、スイッチを、ランダムアクセスメモリ（ＲＡＭ）内のメモリビットのように、何度でも開閉することができる。
【００１０】
分子に適用されるような用語「双安定（性）」は、分子が２つの相対的に低いエネルギー状態を有することを意味する。その分子は、ある状態から他の状態に不可逆的に切り替えられる（一度だけ構成可能）か、またはある状態から他の状態に可逆的に切り替えられる（再構成可能）かのいずれかの場合がある。
【００１１】
用語「ミクロンスケール（マイクロメートルスケール）寸法」は、サイズが１マイクロメートルないし数マイクロメートルの範囲にある寸法を指す。
【００１２】
用語「サブミクロンスケール（サブマイクロメートルスケール）寸法」は、１マイクロメートルないし０．０４マイクロメートルの範囲の寸法を指す。
【００１３】
用語「ナノメートルスケール寸法」は、０．１ナノメートルないし５０ナノメートル（０．０５マイクロメートル）の範囲の寸法を指す。
【００１４】
クロスバーは、１組の平行なワイヤ内の各ワイヤを、第１の組と交差する第２の組の平行なワイヤの各構成要素（または全構成要素）に接続するスイッチのアレイである（通常、２組のワイヤは互いに対して垂直であるが、これは必要条件ではない）。
【００１５】
［交差ワイヤスイッチ］（またはクロスポイントスイッチ）
関連する特許出願第０９／２８０，０４８号（「Chemically Synthesized and Assembled Electronic Devices」）（この内容は、参照により本明細書に明確に援用される）では、化学的に合成され、組み立てられる電子デバイスのための基本構想が提供される。その特許出願は、２つのナノメートルスケールワイヤ間に調整可能なトンネル接合を含む量子状態スイッチを開示し、特許請求している。その発明によれば、ワイヤの導電率タイプを制御する機能化グループ（または官能基）が設けられた、ナノメートル寸法を有する２つの交差したワイヤを含む電子デバイスが提供される。複数のそのような交差したワイヤを組み立てて、種々の異なるデバイスおよび回路を提供することができる。
【００１６】
その発明によれば、所望の電子的特性を与えるように化学的に機能化され、また、単に他のワイヤとのコンタクトを形成することによりアクティブ電子デバイスを作り出すように化学的に組み立てられる、比較的剛性のあるワイヤを用いて、ナノメートルスケールの電子デバイスを構成できるようになる。
【００１７】
以下、本発明の特定の実施形態を詳細に参照する。その実施形態は本発明を実施するための、本発明者によって現時点で考えられる最良の形態を示す。適用可能な別の実施形態も簡単に説明される。
【００１８】
図１は２次元の分子スイッチアレイ１０の一実施形態の斜視図を提供する。その分子スイッチアレイ１０は、ワイヤ１２、１４の２つの交差した面を組み合わせて、デバイスの構成にすることにより形成される。そのデバイスは、一対の交差したワイヤによって形成される接合部１６を含み、その接合部では、１つのワイヤが別のワイヤと交差し、１つまたは複数のコネクタ種（connector species）が接合部１６において一対の交差したワイヤを接続する。そのデバイス、交差ワイヤスイッチまたはクロスポイントスイッチ１８が図２に示されており、それぞれが、導体または半導体ワイヤのいずれかであり、０°以外のある角度で交差する２つのナノメートルスケールワイヤ２０、２２を含む。それらのワイヤ間には、Ｒで示され、スイッチ分子として識別される分子または分子化合物２４の層がある。ワイヤ間に適切な電圧が印加されると、そのスイッチ分子は酸化または還元される。先に参照した米国特許第６，３１４，０１９号を参照されたい。別法では、以下に記載されるように、スイッチ分子２４またはその一部を、２つの状態間で機械的に動かすことができる。
【００１９】
さらに、図２はワイヤ２０上のコーティング２６およびワイヤ２２上のコーティング２８を示す。コーティング２６、２８には、変調ドーピングコーティング、トンネル障壁（たとえば酸化物）、または他のナノメートルスケールの機能的に適した材料を用いることができる。電子デバイス１８は、単に２つのワイヤ間にコンタクトを形成することにより、約数十ナノメートル〜数ナノメートルのサイズで形成されることができる。ワイヤ上にドーピング層を形成する（変調ドーピング）分子を選択することにより、多種多様な特に望ましい電気的特性を有するデバイスを形成することができる。それ自体の最も単純な状態の電子デバイス１８は、２つのナノメートルスケールワイヤ２０と２２との間に調整可能なトンネル接合２４を含む量子状態スイッチである。そのワイヤには、一実施形態では、双安定性であるコネクタ種が設けられる。そのコネクタ種は、誘電体（たとえば酸化物、窒化物）ホットエレクトロントラップ領域、または分子種を含むことができる。その分子種は、適切な２つのワイヤ上に電圧を設定することによりアドレス指定される。したがって、１つのタイプのコーティングされたワイヤを他のワイヤ上で交差させる簡単な過程によって、交差が行われるどの場所においてもスイッチが形成される。さらに、一実施形態では、ワイヤ間に分子結合を形成する化学種を、電気化学的に酸化または還元することができる。
【００２０】
先に挙げた同時係属の特許出願第０９／２８０，０４８号には、図１に示されるような個別の交差ワイヤ対を製造するための多数の工程が記載されている。またその中には、マイクロメートルスケールのワイヤのレドックス対から形成されたデバイスを加工するための工程も開示されている。
【００２１】
分子切替え要素は、この場合も、そのデバイスの所望の特性に応じて、任意の数の異なる種類の分子からのものとすることができる。その分子の重要な要件は、それらの分子が、２つの電極間に挟まれるときに、その電極間に電圧を印加することにより電気化学的に変更される（すなわち、酸化または還元される）ことができるということである。その分子要素がそのように変更されると、その正味の効果は、２つのワイヤ間にある障壁、たとえばトンネル障壁が変更され、電流の流量が変更されるということである。これは、スイッチの基になるものを形成するが、そのスイッチは、メモリ、論理演算、ならびに通信および信号ルーティングネットワークのために用いられることができる。分子スイッチは、分子のレドックス対を含むことができ、ある電圧を印加することにより、分子のうちの一方が還元され、他方が酸化される。
【００２２】
上記の実施形態では、コネクタ種２４は、固体接合部の電流−電圧特性から得られた電流−電圧曲線において、有意な、すなわち測定可能なヒステリシスを示す材料を含むことができる。そのような種の例は、メタロセン（metalocenes）、ロタキサン（rotaxanes）、擬似ロタキサン（pseudo-rotaxanes）、カテナン（catenanes）およびスピロピラン（spiropyrans）を含む。
【００２３】
別の実施形態では、コネクタ種は、既に発見されている、電界（Ｅ）によって引き起こされるバンドギャップ変化に基づく切替えを明白に示す材料を含むことができる。これらの材料は、Xiao-An Zhang等によって２００１年３月２９日に出願され、本特許出願と同じ譲受人に譲渡された「Bistable Molecular Mechanical Devices with a Band Gap Change Activated by an Electric Field for Electronic Switching, Gating and Memory Applications」というタイトルの同時係属の特許出願第０９／８２３，１９５号の主題であり、その特許出願の内容は本明細書に明確に援用される。３つの主な仕組みが開示され、特許請求されている。その仕組みのうちの１つは２つの異なる手法を有する。その仕組みは、
（１）分子の少なくとも１つの回転可能な部分（ロータ）を、電界をかけることによって回転させて、その分子のバンドギャップを変化させること（ロータ／ステータ構成）、
（２）電界をかけることによって、化学結合を変化させることにより、分子の電荷分離または再結合を引き起こし、バンドギャップを変化させることであり、これには、
（２ａ）電界をかけることによって、π−および／またはｐ−電子の局在化の増減を伴う電荷分離または再結合によって、広がった共役を変化させることにより引き起こされるバンドギャップ変化と、
（２ｂ）電界をかけることによって、電荷分離または再結合およびπ−結合の破壊または形成を通して、広がった共役を変化させることにより引き起こされるバンドギャップ変化とがあり、さらに、
（３）電界をかけることによって、分子の折りたたみまたは延伸を引き起こすことによるバンドギャップ変化
を含む。
【００２４】
切り替え分子（スイッチング分子）に関する上記の説明は例示にすぎず、本明細書に開示される種々のアレイの実施形態が、その切り替えの仕組みにかかわらず、任意の切り替え分子を利用することができる。全てのそのような切り替え分子は、少なくとも２つの個別の状態、好ましくは２つ（双安定）の状態（論理０および論理１を形成するために）を有することによって特徴付けられる。状態間の切替えは、一度だけ（不可逆的に）または複数回（可逆的に）行うことができる。
【００２５】
図３では、一方の組が他方の組に対してある角度で構成される、複数の組のワイヤ３２、３４が、クロスバーまたはクロスポイントスイッチ３６の２次元のアレイ３０を提供し、ワイヤ３２、３４と、そのワイヤ間に位置する分子種（図示せず）とによって１つのスイッチが形成される。各スイッチ３６を閉じて、それにより、そのスイッチが接続する水平なワイヤと垂直なワイヤとの間に電流が流れるようにプログラミングすることができるか、または、スイッチ３６を開いて、２つのワイヤ３２と３４が接続されないようにプログラミングすることができる。クロスバースイッチアレイによって達成することができる他の機能は先に参照した米国特許第６，１２８，２１４号に詳述されている。
【００２６】
図４ａおよび図４ｂは、先に参照した米国特許第６，２５６，７６７号、およびJames R. Eaton, Jr.等の名において２００２年５月１３日に出願され、本特許出願と同じ譲受人に譲渡された「Molecular Wire Crossbar Flash Memory」というタイトルの特許出願第１０／１３８，０７６号に記載されているような、２つの異なる状態のうちの１つに構成または再構成されることができる構成可能なトランジスタの一例を示す。しかしながら、この例は限定するものではい。別の例として、Philip J. Kuekes等の名において１９９９年３月２９日に出願され、本特許出願と同じ譲受人に譲渡され、現在は放棄された、「Molecular Wire Transistor (MWT)」というタイトルの特許出願第０９／２８０，１８８号の分割出願である、２０００年１０月２６日に出願の特許出願第０９／６９９，０８０号を参照されたい。上記の２つの特許出願の内容は参照により本明細書に明確に援用される。最後に、図４ａに示すトランジスタは電界効果トランジスタ（ＦＥＴ）である。別法では、本出願の教示を実現する際にバイポーラトランジスタを用いることができることが理解されよう。
【００２７】
第１の状態３８（図４ａ）のトランジスタは電界効果トランジスタ（ＦＥＴ）のように動作し、ソースおよびドレインが、ゲートを形成する垂直なワイヤ４２の接合部付近にある水平なワイヤ４０によって形成される。垂直なワイヤ上の電圧が低電圧レベルに設定されると、その接合部において形成されるＦＥＴは高インピーダンス状態になり、接合部を通って水平なワイヤ４０内に電流が流れるのを実効的に阻止する。垂直なワイヤ４２上の電圧が高レベルに設定されると、そのＦＥＴは、インピーダンスがより低い状態になり、水平なワイヤ４０内のいずれかの方向に電流が流れることができるようにする。
【００２８】
第２の状態４４（図４ｂ）のトランジスタは、その接合部内の垂直なワイヤ４２が低電圧状態あるか、高電圧状態であるかにかかわらず、その接合部において低インピーダンス状態にある水平なワイヤ４０を有する。後者の場合、ワイヤ４０および４２は電気的に接続されない。ワイヤ４２上の電圧は、ワイヤ４０内に流れる電流に影響を及ぼさない。
【００２９】
先に参照した特許出願第１０／１３８，０７６号に教示されているような別の実施形態では、（ａ）一対の交差したナノワイヤであって、そのナノワイヤのうちの一方が第１の導電率の半導体材料を含み、他方のナノワイヤが金属または第２の半導体材料を含む、一対の交差したナノワイヤと、（ｂ）ホットエレクトロンをトラップし、保持するための誘電体または分子種とを含む、構成可能なナノワイヤトランジスタが提供される。ナノスケールワイヤトランジスタは、構成可能なトランジスタを形成するか、またはそのトランジスタが動作する任意の電圧よりも大きな絶対値の電圧を印加することによって設定することができるスイッチメモリビットを形成する。その一対のワイヤは、ナノメートルスケールの寸法の最短距離で、かつ０°以外の角度で交差する。
【００３０】
Eaton, Jr.等は、一方の複数のワイヤが半導体材料から構成され、他方の複数のワイヤが金属から構成される、交差したワイヤの２次元のアレイからなるクロスバーアレイを用いて、ＦＥＴが形成されることも教示している。その半導体ワイヤはトランジスタになり、金属ワイヤは、半導体ワイヤのゲートの形成を促す。各ワイヤ対の接合部にある分子種は、金属ワイヤから十分に離れた距離を生み出し、金属ワイヤをゲートから絶縁し、そのゲートは、半導体ワイヤ内にゲートを作り出すことにより画定されるソース領域とドレイン領域との間に形成される。
【００３１】
さらに別の実施形態では、メモリ効果（トラップされたホットエレクトロンが構成状態と見なされる）をナノスケールトランジスタに組み込むことができる。電子トラップを設けることにより、特定のタイプのトランジスタを有することができるようになる。電子トラップは、上述した電荷を保持する欠陥を有する誘電体か、または上述した分子種のいずれかを含む。
【００３２】
構成状態が設定されない（トラップ内に電子が存在しない）場合には、トランジスタが形成されるが、構成状態が設定される（トラップ内に電子が存在する）場合には、開いているか、または閉じているスイッチが形成される。スイッチが開いているか、閉じているかは、トランジスタのゲート領域が電子を伝導するか、正孔（ホール）を伝導するかによる。トランジスタが電子を伝導する場合には、トラップ内の１つまたは複数の電子が開いたスイッチを形成するであろう。トランジスタが正孔を伝導する場合には、トラップ内の１つまたは複数の電子が閉じたスイッチを形成するであろう。
【００３３】
本明細書に開示される実施形態を実現する際に電子トラップとして都合よく用いられる分子の一例は、以下のように表される構造を有する分子を含む。
Ｉ−Ｍ−Ｉ’
【００３４】
ただしＭは、比較的小さなＨＯＭＯ−ＬＵＭＯ値を有する共役部分（実効的には金属のようになる）を表し、ＩおよびＩ’はナノスケールワイヤ４２、４４に接続される分子の絶縁体部分を表し、ＩとＩ’は同じか、または異なり、比較的大きなＨＯＭＯ−ＬＵＭＯ値を有する。２つの絶縁部分ＩおよびＩ’の存在は、Ｍ部分をナノスケールワイヤ４０、４２から分離し、その距離を制御するための役割を果たす。
【００３５】
Ｍ部分は大きく共役化され、かつ、比較的コンパクトでなければならない。このようにコンパクトであることを考慮することにより、Ｍについて、共役アルキン部分よりも芳香族部分が好都合である傾向があり、それゆえ芳香族部分が好ましい。アルキンは、長く、それゆえ芳香族化合物よりも硬質ではないので、制御するのが難しく、それゆえデバイスを短絡する可能性がある。アレーン環は分子面内にあるか、またはその面に対して垂直に存在することができる。Ｉ＝Ｉ’＝Ｃ８炭化水素鎖および２つの縮合ベンゼン環を表す一例が、以下に示される。
【００３６】
【化１】
2005537650.tif 000003
【００３７】
一実施形態では、利得を有する少なくとも１つの電子回路を実現するためのコンピューティングシステムが提供される。そのコンピューティングシステムは、図１に示されている、少なくとも１つの２次元の分子スイッチアレイ１０を備える。その分子スイッチアレイ１０は、ワイヤ１２、１４の２つの交差した面をデバイスの構成に組み立てることにより形成される。各デバイスは、一対の交差したワイヤによって形成される接合部１６を含み、その接合部において、１つのワイヤが別のワイヤと交差し、少なくとも１つのコネクタ種２４が一対の交差したワイヤ２０、２２を接合部において接続する。その接合部１６は、ナノメートル単位の機能寸法（２つのワイヤ間の距離）を有し、１つまたは複数のコネクタ種２４および一対の交差したワイヤ２０、２２によって提供される切替え能力を有し、１組のワイヤ上に形成される別の１組のワイヤを有する。分子スイッチアレイ１０の１つにおけるデバイスのうちの少なくとも１つは、電子回路のうちの少なくとも１つを実現するように構成される。デバイスを相互に接続し、かつ、デバイスを、高電圧レベルおよび低電圧レベルの場合の所望の信号レベルに等しい電圧を与える２つの構造に接続するために、特定の接続が形成される。
【００３８】
形成される分子スイッチアレイは、コンピュータシステムを構成するための複雑な機能素子を経済的に製造し、構成するという利点を提供する。引き続き図１を参照すると、分子スイッチアレイ１０は、２つ以上のコネクタ種２４を利用することができ、２つのワイヤ２０と２２との間に電気的に調整可能なトンネル接合を含む量子状態分子スイッチ１８を形成する。分子スイッチアレイ１０は、コネクタ種２４と概ね同じサイズの厚みに形成され、かつ、その直径よりも１桁以上長く形成される１つまたは複数の組のワイヤ２０、２２を有する。別法では、２つのワイヤ２０、２２はいずれも、コネクタ種２４と概ね同じサイズの厚みを有することができる。２つのワイヤ２０、２２は、サブマイクロメートルからマイクロメートルの寸法の範囲にある厚みを有することもできる。分子スイッチアレイ１０の接合部１８は、一度だけ構成可能か、または再構成可能なスイッチとして機能することができる。さらに、接合部１８は、抵抗、ダイオードおよびトランジスタからなるグループから選択される素子のうちの１つを含むことができる。分子スイッチアレイ１０のワイヤ２０、２２は個別に、導体、または内部にドープされた半導体を含む。分子スイッチアレイ１０はさらに、ワイヤ２０、２２のうちの少なくとも１つの上に、絶縁層または変調ドープコーティングを含み、絶縁層は酸化物を含む。分子スイッチアレイ１０はさらに、最も上にある１組のワイヤ上に形成される１つまたは複数のさらに別の組のワイヤを含み、交差したワイヤ対を接続するために、隣接する層１２と１４との間に１つまたは複数のコネクタ種２４を含む。コネクタ種２４は、たとえば、ロタキサン、またはステータ部とロータ部とを含む分子のような双安定分子を含むことができ、ロータ部は２つの比較的安定な状態間で切り替わることができる。
【００３９】
分子スイッチアレイ１０は、化学的に作製されたワイヤ１２、１４のアレイ、またはナノインプリントリソグラフィによって形成されたワイヤのアレイを利用する。後者の手法の例が、（１）Yong Chen等に対して２００１年９月２５日に発行された「Nano-scale Patterning for the Formation of Extensive Wires」というタイトルの米国特許第６，２９４，４５０号、（２）Yong Chen等に対して２００２年６月１８日に発行された、同じタイトルの米国特許第６，４０７，４４３号、（３）Yong Chenに対して２００２年８月１３日に発行された「Fabrication of Molecular Electronic Circuit by Imprinting」というタイトルの米国特許第６，４３２，７４０号に記載されており、これらの特許は全て本特許出願と同じ譲受人に譲渡され、参照により本明細書に明確に援用される。
【００４０】
分子スイッチアレイ１０はさらに、複数の異なる方法で個別に形成され、機能化されて、異種のワイヤタイプの層を形成する所与の層の１組のワイヤを含む。分子スイッチアレイ１０の接合部１６は、電圧を印加することにより変更される状態を有する。また接合部１６は、その抵抗値を判定することにより読み取られる状態を有する。
【００４１】
図５は、アレイを実現する構成可能な分子スイッチアレイ５０を示し、導電性ワイヤ５２、５４、ｐ型半導体ワイヤ５６、およびｎ型半導体ワイヤ５８の配置をさらに示している。また図５は、ワイヤ５２、５４、５６および５８を構成可能なデバイスの４つの象限６４（「Ｃ１」）、６６（「Ｃ２」）、６８（「ｐ」）、７０（「ｎ」）に分割することも示しており、各象限は異なる電気的特性を有することができる。
【００４２】
図５に示される、構成可能な分子スイッチアレイ５０は接合部１６を含み、その接合部１６は、一対の交差したワイヤがｐ型ワイヤと交差する導体ワイヤを含み、その間に適切な分子の層があるとき、あるいは一対の交差したワイヤがｎ型ワイヤと交差する導体ワイヤを含み、その間に適切な分子の層があるとき、構成可能な第１の組６４および構成可能な第２の組６６のクロスバーまたはクロスポイントスイッチが形成される。その一対の交差したワイヤが１つの導体５２または５４および１つのｐ型半導体５６を含み、その間に適切な分子層があるときに、ｐ型電界効果トランジスタの組６８が形成される。その一対の交差したワイヤが１つの導体５２または５４および１つのｎ型半導体５８を含み、その間に適切な分子層があるときに、ｎ型電界効果トランジスタの組７０が形成される。
【００４３】
構成可能な分子スイッチアレイ５０は、第２の組の導体ワイヤ５４に対して平行に配置される第１の組の導体ワイヤ５２を有する第１のワイヤ面と、第２の組のｎ型半導体ワイヤ５８に対して平行に配置される第１の組のｐ型半導体ワイヤ５６を有する第２のワイヤ面とをさらに含む、デバイスの構成の交差したワイヤ面を有し、ｐ型半導体ワイヤ５６は分子スイッチアレイ５０のデバイスに電力（Ｖ＋：グランドに対して正の電圧）を供給する第１のマイクロメートルスケール構造６０に接続され、ｎ型半導体ワイヤ５８は分子スイッチアレイ５０のデバイスに対して接地された接続（Ｇｎｄ）を供給する第２のマイクロメートルスケール構造６２に接続される。
【００４４】
したがって、構成可能な分子スイッチアレイ５０は、複数の交差したワイヤ対と、関連する接合部とを含み、さらに、
（ａ）第１のワイヤ面の第１の組の導体ワイヤ５２が第２のワイヤ面の第１の組のｐ型半導体ワイヤ５６と交差する、構成可能な１組６８のｐ型電界効果トランジスタと、
（ｂ）第１のワイヤ面の第１の組の導体ワイヤ５２が第２のワイヤ面の第２の組のｎ型半導体ワイヤ５８と交差する、構成可能な１組７０のｎ型電界効果トランジスタと、
（ｃ）第１のワイヤ面の第２の組の導体ワイヤ５４が第２のワイヤ面の第１の組のｐ型半導体ワイヤ５６と交差する、第１の構成可能な組６４のクロスポイントスイッチと、
（ｄ）第１のワイヤ面の第２の組の導体ワイヤ５４が第２のワイヤ面の第２の組のｎ型半導体ワイヤ５８と交差する、第２の構成可能な組６６のクロスポイントスイッチとを含む。
【００４５】
構成可能な分子スイッチアレイ５０は、ある特定の接続性を有し、第１の構成可能な組６４のクロスポイントスイッチが、構成可能な組６８をなすｐ型電界効果トランジスタへの第１の組の接続、および第２の組６６をなすクロスバースイッチへの第２の組の接続を形成する。第２の構成可能な組６６をなすクロスポイントスイッチは、組６４をなすクロスバースイッチへの第１の組の接続、および構成可能な組７０をなすｎ型電界効果トランジスタへの第２の組の接続を形成し、それにより、構成可能な分子スイッチアレイ５０からなるデバイスを構成可能な１組の機能領域または象限に分割する。各象限は異なる電気的特性および異なるコネクタ種２４を有することができ、分子アレイ５０のデバイスは、利得を有する１つまたは複数の電子回路を実現するために、機能的な組６４、６６をなすクロスポイントスイッチ、組６８をなすｐ型電界効果トランジスタ、および組７０をなすｎ型電界効果トランジスタに構成されることができる。
【００４６】
すなわち、１つから４つまでのコネクタ種２４が存在する場合がある。１つのコネクタ種を用いる場合、３つ以上の状態を有する分子を必要とするであろう。２つ以上のコネクタ種は、２つの状態を有する分子を必要とするだけである。単純に、ｐ型電界効果トランジスタを形成する接合のために１つ、ｎ型電界効果トランジスタを形成する接合部のために１つ、および２つの構成可能なクロスポイントスイッチを形成する接合のために２つの４つの異なるコネクタ種２４を用いることが好都合な場合もある。コネクタ種は、ｐ型電界効果トランジスタを形成する接合のために１つ、ｎ型トランジスタを形成する接合部のために１つ、および２つの構成可能なクロスポイントスイッチの両方を形成する接合のために１つを含む、３つの異なる種を含むことが好ましい。２つ以上のコネクタ種の場合、要求される象限に限定することが必要とされる。しかしながら、有利なことに、象限は、ナノワイヤのワイヤ間の間隔（ピッチ）と比べて相対的に大きく、特定の象限への限定（閉じ込め）は、従来の半導体マスク技術によって行うことができる。
【００４７】
構成可能な分子スイッチアレイ５０は、構成可能な１組のｐ型電界効果トランジスタを含み、分子スイッチアレイ５０のデバイスに電力を供給する第１のマイクロメートルスケール構造６０に接続される第１象限６８と、構成可能な１組のｎ型電界効果トランジスタを含み、分子スイッチアレイ５０のデバイスに接地された接続を供給する第２のマイクロメートルスケール構造６２に接続される第２象限７０と、第１の構成可能な組のクロスポイントスイッチを含む第３象限６４と、第２の構成可能な組のクロスポイントスイッチを含む第４象限６６とを有する。
【００４８】
分子スイッチアレイ５０のアーキテクチャは、製造によって引き起こされる欠陥に非常に高い耐性を有する。構成可能な分子スイッチアレイ５０は、ワイヤおよび接合部内の任意の欠陥を特定するために、分子スイッチアレイ５０の接合部の特徴を抽出するための手段を含む。１９９８年８月４日にW. Bruce Culbertson等に対して発行され、本発明と同じ譲受人に譲渡され、参照によりその全体が本明細書に援用される「Apparatus and Method for Configuring a Reconfigurable Electronic System Having Defective Resources」というタイトルの米国特許第５，７９０，７７１号を参照されたい。
【００４９】
その発明は、全てのリソースの中で欠陥のあるリソースを検出するための欠陥検出装置を提供する。その検出装置は、それらのリソースを、それぞれが複数のリソースを有する複数のテストシステムに構成する。その検出装置は、各テストシステムをテストし、そのテストシステムが動作するか否かを判定する。その後、動作する各テストシステム内にある各リソースは欠陥がないものとして識別される。その後、その検出装置は、それらのリソースを複数の異なるテストシステムに再構成し（すなわち、再構成される度に、異なるリソースのグループを組み合わせて、テストシステムが構成される）、欠陥のあるリソースを除くリソースの概ね全てが、欠陥がないものとして識別されるまで、そのプロセスを繰り返す。
【００５０】
図６は３つの交差したワイヤ面７４の積み重ねを示しており、上述したように、２つのコネクタ種２４が存在し、その一方がスイッチを形成し、他方が構成可能なトランジスタを形成する特定の事例を示す。この図は、３面構成７４の斜視図を示しており、導電性ナノワイヤ７６（面１）および導電性ナノワイヤ７８（面３）を含むワイヤがｐ型半導体ワイヤ８０およびｎ型半導体ワイヤ８２（面２）に対して垂直に向けられており、任意の２つの隣接するワイヤ層間に１つまたは複数の単分子膜が配置（被着または堆積）されている。たとえば、３面構成７４では、導電性ナノワイヤ７６と半導体ナノワイヤ８０および８２との間にトランジスタ分子層８４が配置（被着または堆積）され、導電性ナノワイヤと半導体ナノワイヤ８０および８２との間にスイッチ分子層８６が配置（被着または堆積）されている。半導体ワイヤはナノワイヤでなければならないが、導電性ワイヤはナノワイヤでなくてもよい。上記の事柄を実施する主な長所は、分子層８４および８６が互いから垂直に分離される限り、それらは特定の象限に限定される必要はなく、それぞれが任意の横方向の広がりを有することができることである。
【００５１】
図７ａは、図５に類似の構成可能なアレイ５０の概略図であるが、半導体／金属接合部におけるショットキーダイオード８８の形成を示す。しかしながら、ダイオード８８の方向は、それらがアレイ５０内に形成される論理ゲートの正確な論理演算（論理動作）と干渉しないようなものにされる。
【００５２】
図７ｂは、図７ａに類似の構成可能なアレイ５０の概略図であるが、アルミニウムがｐ型半導体ワイヤを接合するときの、半導体／金属接合部における基本的にオーム性のダイオード（ohmic diode）９０の形成を示す。しかしながら、１つのショットキーダイオード８８はアレイ５０内に構成されるゲートの論理演算と干渉しないことに留意されたい。
【００５３】
構成可能な分子スイッチアレイ５０は、簡単なインバータ回路から、デジタルシグナルプロセッサのようなより複雑な電子回路にわたるデジタル回路、ならびに増幅器、ニューラルネットワークおよびアナログ／デジタルコンバータを含むアナログ回路を含む、種々の電子回路を実現するように構成されることができる。図８ａ、図８ｂ、図８ｃおよび図９は、構成可能な分子スイッチアレイ５０を用いて実現されるデジタル電子回路の例を示す。図８ａは、各象限内に１つの接合部を有するインバータを実現するための、図５に示される分子スイッチアレイ５０のデバイスの特定の接続を示す。象限６４および６６内の２つの接合部は、閉じたクロスポイントスイッチ９２になるように構成される。象限６８内のｐ型電界効果トランジスタ（ｐＦＥＴ）のシンボル９４は、ｐＦＥＴであるように構成される接合部を表しており、その接合部の水平なワイヤ９６はゲートの役割を果たし、垂直なワイヤ９８はソースおよびドレインの役割を果たす。象限７０内のｎ型電界効果トランジスタ（ｎＦＥＴ）のシンボル１００は、ｎＦＥＴになるように構成される接合部を表す。この構成では、入力信号「Ａ」１０２は、構成されたｐＦＥＴ９４およびｎＦＥＴ１００のゲートに接続される。その２つのＦＥＴは、下側の２つの象限６４、６６内の閉じたクロスポイントスイッチ９２にも接続される。その結果として、ＣＭＯＳのようなインバータを実現する回路になる。この場合、反転された出力「ＮＯＴ  Ａ」１０４は、構成可能な分子スイッチアレイ５０の外側にルーティングされるために利用することができる。
【００５４】
図８ｂは、２つの入力論理ＮＯＲゲートを実現するための、図５に示される構成可能な分子スイッチアレイ５０のデバイスの特定の接続を示す。信号Ａ１０６およびＢ１０８を、アレイ５０の上半分の左側または右側から、上側の象限６８、７０にルーティングすることができることに留意されたい。入力信号をｎＦＥＴおよびｐＦＥＴにルーティングするために上側の象限６８、７０においてどのワイヤが用いられるかに関して、アレイ５０は何も強要しない（無関心である）。同様に、一旦、Ａ１０６およびＢ１０８のための入力ワイヤが選択されたなら、象限６８においてどの「ＦＥＴチェーン」が用いられるか、そして象限７０においてどのＦＥＴが選択されるかに関して、アレイ５０は何も強要しない。また、象限６４、６６において用いられる水平なワイヤに関しても何も強要しない。典型的には、ＦＥＴおよびワイヤの選択は、おそらく、出力信号ＮＯＴ（ＡまたはＢ）１１０のためにどのワイヤが用いられるべきかについて決定することによりなされるであろう。その構造全体は、極めてルーティング性が高く、また、欠陥への耐性が極めて高い。
【００５５】
図８ｃは、構成可能な分子スイッチアレイ５０を用いて、ＮＯＲゲート１１０と同じように簡単にＮＡＮＤゲート１１２を実現できることを示しており、図９は、さらに複雑な論理機能を実現できることを示している。図示の「ＡＮＤ−ＯＲ−ＩＮＶＥＲＴ」ゲート１１４は、２つのＡＮＤゲートと、それに続くＮＯＲゲートのカスケードではなく、１つのゲートである。
【００５６】
図１０は、２つの異なる複数の超象限（super-quardrant）５０、１１８の鏡映および回転を用いて、さらに大きな２次元のタイル構造のアレイ１１６を形成することを示しており、第１の超象限５０は４つの分子スイッチアレイを含み、第２の超象限１１８は４つのプログラマブルクロスバーを含む。適切に鏡映および回転させて超象限を組み立てることにより、他のタイル構造のアレイを作成できることは当業者には容易に明らかになるであろう。
【００５７】
図１１は、１つのアレイを実現する別の構成可能な分子スイッチアレイ１２０を示し、導電性ワイヤ１２２、１２４、ｐ型半導体ワイヤ１２６およびｎ型半導体ワイヤ１２８の配置をさらに示している。また図１１は、ワイヤ１２２、１２４、１２６および１２８を構成可能なデバイスの４つの象限１３４（「Ｃ１」）、１３６（「Ｃ２」）、１３８（「ｐ」）、１４０（「ｎ」）に分割することも示しており、各象限は異なる電気的特性を有することができる。コネクタ種２４の数に関して図５と同じ考えが、ここでも同様に成り立つ。
【００５８】
構成可能な分子スイッチアレイ１２０は、一対の交差したワイヤが２つの導体から構成されるときに、構成可能な第１の組１３４および第２の組１３６をなすクロスバーまたはクロスポイントスイッチを形成し、一対の交差したワイヤが１つの導体１２２および１つのｐ型半導体１２６から構成されるときに、ｐ型電界効果トランジスタの組１３８を形成し、一対の交差したワイヤが１つの導体１２４および１つのｎ型半導体１２８から構成されるときに、ｎ型電界効果トランジスタの組１４０を形成する、接合部１６を含む。
【００５９】
構成可能な分子スイッチアレイ１２０は、第２の組をなすｎ型半導体ワイヤ１２８に対して平行に配置される第１の組をなす導体ワイヤ１２２を有する第１のワイヤ面と、第２の組をなすｐ型半導体ワイヤ１２６に対して平行に配置される第１の組をなす導体ワイヤ１２４を有する第２のワイヤ面とをさらに含む、デバイスの構成の交差したワイヤ面を有する。ｐ型半導体ワイヤ１２６は、分子スイッチアレイ１２０のデバイスに対して電力（Ｖ＋）を供給する第１のマイクロメートルスケール構造１３０に接続され、ｎ型半導体ワイヤ１２８は、分子スイッチアレイ１２０のデバイスに対して接地された接続（Ｇｎｄ）を供給する第２のマイクロメートルスケール構造１３２に接続される。
【００６０】
したがって、構成可能な分子スイッチアレイ１２０は複数の交差したワイヤ対および関連する接合部を含み、さらに、
（ａ）第１のワイヤ面の第１の組をなす導体ワイヤ１２２が第２のワイヤ面の第１の組をなす導体ワイヤ１２４と交差する、第１の構成可能な組１３４をなすクロスポイントスイッチと、
（ｂ）第１のワイヤ面の第１の組をなす導体ワイヤ１２２が第２のワイヤ面の第２の組をなすｐ型半導体ワイヤ１２６と交差する、構成可能な組１３８をなすｐ型電界効果トランジスタと、
（ｃ）第１のワイヤ面の第２の組をなすｎ型半導体ワイヤ１２８が第２のワイヤ面の第１の組をなす導体ワイヤ１２４と交差する、構成可能な組１４０をなすｎ型電界効果トランジスタと、
（ｄ）第１のワイヤ面の第２の組をなすｎ型半導体ワイヤ１２８が第２のワイヤ面の第２の組をなすｐ型半導体ワイヤ１２６と交差する、第２の構成可能な組１３６をなすクロスポイントスイッチ
とを含む。
【００６１】
構成可能な分子スイッチアレイ１２０はある特定の接続性を有する。クロスポイントスイッチの第１の構成可能な組１３４は、構成可能な組１３８をなすｐ型電界効果トランジスタへの第１の組をなす接続と、構成可能な組１４０をなすｎ型電界効果トランジスタへの第２の組をなす接続とを形成する。第２の構成可能な組１３６をなすクロスポイントスイッチは、構成可能な組１３８をなすｐ型電界効果トランジスタへの第１の組をなす接続と、構成可能な組１４０をなすｎ型電界効果トランジスタへの第２の組をなす接続とを形成し、それにより、分子スイッチアレイ１２０のデバイスを、それぞれが異なる電気的特性および異なるコネクタ種を有する、構成可能な組をなす機能領域または象限に分割し、分子アレイ１２０のデバイスを分子アレイ１２０から構成することができ、利得を有する１つまたは複数の電子回路を実現するために、機能的な組１３４、１３６のクロスポイントスイッチ、組１３８をなすｐ型電界効果トランジスタおよび組１４０をなすｎ型電界効果トランジスタに構成することができる。
【００６２】
構成可能な分子スイッチアレイ１２０は、構成可能な組をなすクロスポイントスイッチを含む第１象限１３４と、構成可能な組をなすｐ型電界効果トランジスタを含み、分子スイッチアレイ１２０のデバイスに電力を供給する第１のマイクロメートルスケール構造１３０に接続される第２象限１３８と、構成可能な組をなすｎ型電界効果トランジスタを含み、分子スイッチアレイ１２０のデバイスに接地された接続を供給する第２のマイクロメートルスケール構造１３２に接続される第３象限１４０と、第２の構成可能な組をなすクロスポイントスイッチを含む第４象限１３６とを有する。
【００６３】
分子アレイ５０のアーキテクチャと同様に、分子アレイ１２０のアーキテクチャは、製造によって引き起こされる欠陥に対して非常に高い耐性を有し、Culberston等による文献を参照して上述したように、ワイヤおよび接合部内の欠陥を特定するために、分子スイッチアレイ１２０の接合部の特徴を抽出するための手段を備える。
【００６４】
別の構成可能な分子スイッチアレイ１２０は、簡単なインバータ回路から、より複雑な電子回路に及ぶ種々の電子回路を実現するように構成されることもできる。図１２ａは、各象限に１つの接合部を有するインバータを実現するための、図１１に示される分子スイッチアレイ１２０のデバイスの特定の接続を示す。象限１３４および１３６内の２つの接合部は、閉じたクロスポイントスイッチ１４４になるように構成される。象限１３８内のｐ型電界効果トランジスタ（ｐＦＥＴ）のシンボル１４６はｐＦＥＴになるように構成された接合部を表し、その接合部の水平なワイヤ１４８はゲートの役割を果たし、垂直なワイヤ１５６はソースおよびドレインの役割を果たす。象限１４０内のｎ型電界効果トランジスタ（ｎＦＥＴ）のシンボル１５２は、ｎＦＥＴになるように構成された接合部を表す。この構成の場合、入力信号「Ａ」１５４は、構成されたｐＦＥＴ１４６およびｎＦＥＴ１５２のゲートに接続される。２つのＦＥＴは、２つの象限１３４および１３６内の閉じたクロスポイントスイッチ１４４と相互に接続される。結果として、ＣＭＯＳのようなインバータを実現する回路になる。この場合、反転された出力「ＮＯＴ  Ａ」１５６を、構成可能な分子スイッチアレイ１２０の外部にルーティングするために利用することができる。
【００６５】
図１２ｂは、２入力論理ＮＯＲゲートを実現するための、図１１に示される構成可能な分子スイッチアレイ１２０のデバイスの特定の接続を示す。信号Ａ１５８およびＢ１６０を、アレイ１２０の上半分の左側または右側のいずれかから上側の象限１３４、１３８にルーティングできることに留意されたい。入力信号をｎＦＥＴおよびｐＦＥＴにルーティングするために上側の象限１３４、１３８においてどのワイヤが用いるかに関して、アレイ１２０は何も強要しない（無関心である）。同様に、一旦、Ａ１５８およびＢ１６０のための入力ワイヤが選択されたら、象限１３８においてどの「ＦＥＴチェーン」が用いられるか、そして象限１４０においてどのＦＥＴが選択されるかに関して、アレイ１２０は何も強要しない。また、象限１３４において用いられる水平なワイヤに関しても何も強要しない。典型的には、ＦＥＴおよびワイヤの選択は、おそらく、出力信号ＮＯＴ（ＡまたはＢ）１６２のためにどのワイヤが用いられるべきかについて決定することによりなされるであろう。その構造全体は、ルーティング性に極めて優れ、また、欠陥への耐性が極めて高い。
【００６６】
図１２ｃは、構成可能な分子スイッチアレイ１２０を用いて、ＮＯＲゲート１６２と同じように簡単にＮＡＮＤゲート１６４を実現できることを示している。図１３は、さらに複雑な論理機能を実現できることを示している。図示の「ＡＮＤ−ＯＲ−ＩＮＶＥＲＴ」ゲート１１４は、２つのＡＮＤゲートと、それに続くＮＯＲゲートとのカスケードではなく、１つのゲートである。
【００６７】
図１４は、２つの異なる複数の超象限１２０、１７０の鏡映および回転を用いて、さらに大きな２次元のタイル構造のアレイ１６８を形成することを示しており、第１の超象限１２０は４つの分子スイッチアレイを含み、第２の超象限１７０は４つのプログラマブルクロスバーを含む。適切に鏡映および回転させて複数の超象限を組み立てることにより、他のタイル構造のアレイを作り出せることは当業者には容易に明らかになるであろう。
【００６８】
図１５は、図１１に類似の構成可能なアレイの概略図であり、構成された電界効果トランジスタの「プッシュ−プル」特性のために、右下の象限においてｐ型垂直ワイヤ１７４とｎ型水平ワイヤ１７６とを接合することによって、アレイ内に構成されたゲートの適正な動作に干渉しないダイオード１７２を形成することを示す図である。ｎ型ＦＥＴ１７６への入力がないときは、ｎＦＥＴは開いたままであり、ダイオード１７２に電流は流れないので、ＦＥＴチェーンの出力は電圧源１３０の値Ｖ＋にプルアップされる。ｎＦＥＴ１７６への入力があるときは、ｎＦＥＴは閉じた状態に切り替わり、実際にｐＦＥＴ１７４からダイオード１７２に電流が流れることができ、出力電圧がＶ＋の値未満にプルダウンされる。
【００６９】
別の実施形態では、論理回路を作製するための構成可能な分子スイッチアレイは、１つまたは複数のナノメートルスケールデバイスの特定の相互接続を含む。各デバイスはさらに、構成可能なｐ型電界効果トランジスタと、ｎ型トランジスタまたは構成可能なクロスポイントスイッチと、アレイのデバイスに電力（電源）およびグランド接続を供給する２つのマイクロメートルスケール構造とを含む。別法では、アレイのデバイスは、ｐｎｐ型バイポーラトランジスタ、ｎｐｎ型バイポーラトランジスタ、または構成可能なクロスポイントスイッチを含むことができる。そのアレイを、簡単なインバータ回路から複雑な論理機能に及ぶ種々の論理機能を実現するために構成することができる。
【００７０】
以上、交差接合部において双安定分子によって接合された交差ワイヤによって形成された接合部を有する複数のナノメートルスケールのデバイスからなる構成可能な分子スイッチアレイを開示した。明白な性質の種々の変更および改変を行うことができることは当業者には明らかであり、全てのそのような変更および改変は特許請求の範囲内のものである。
【図面の簡単な説明】
【００７１】
【図１】ワイヤの２つの面の斜視図である。
【図２】本出願の教示にしたがって用いられる、少なくとも１つの分子がギャップを架橋する、２つの交差したナノメートルスケールワイヤを含む交差ワイヤスイッチまたはクロスポイントスイッチの概略図である。
【図３】接合部における構成されたスイッチを、その接合部の水平なワイヤと垂直なワイヤとの間の短絡路として示すクロスバースイッチの概略図である。
【図４ａ】２つの交差したワイヤの接合部において２つの状態のうちの１つに構成されることができる特別なトランジスタを示す図である。
【図４ｂ】２つの交差したワイヤの接合部において２つの状態のうちの１つに構成されることができる導電性の半導体ワイヤを示す図である。
【図５】導電性および半導体ワイヤまたはナノワイヤの配置、および構成可能なデバイスの４つの象限へのワイヤの分割を示す、構成可能な分子スイッチアレイの概略図である。
【図６】デバイスのある構成を形成する２つ以上の交差したワイヤ面の積み重ねの図であり、より詳細には３面構成の平面図である。
【図７ａ】図５に類似の構成可能なアレイの概略図であるが、アレイ内に形成されたゲートの正確な論理演算に干渉しないような方向を有するショットキーダイオードの形成を示す図である。
【図７ｂ】図７ａに類似の構成可能なアレイの概略図であるが、導電性ワイヤがｐ型半導体ワイヤを接合するときの、半導体／金属接合部における本質的にオーム性のダイオードの形成を示す図である。
【図８ａ】各象限において１つの接合部を有するインバータを実現するための、図５に示される分子スイッチアレイデバイスの特定の接続を示す図である。
【図８ｂ】２入力論理ＮＯＲゲートを実現するための、図５に示される分子スイッチアレイデバイスの特定の接続を示す図である。
【図８ｃ】２入力ＮＡＮＤゲートを実現するための、図５に示される分子スイッチアレイデバイスの特定の接続を示す図である。
【図９】ＡＮＤ−ＯＲ−ＩＮＶＥＲＴゲートのようなさらに複雑な電子回路を１つのゲートとして実現するための、図５に示される分子スイッチアレイデバイスの特定の接続を示す図である。
【図１０】図５に示されるような分子スイッチアレイ（複数）とプログラマブルクロスバー（複数）の鏡映および回転を用いて、より大きなタイル構造を形成することを示す図である。
【図１１】図５に類似の構成可能な分子スイッチアレイの概略図であるが、導電性および半導体ワイヤまたはナノワイヤの異なる配置、および構成可能なデバイスの４つの象限へのワイヤの分割を示す図である。
【図１２ａ】各象限において１つの接合部を有するインバータを実現するための、図１１に示される分子スイッチアレイデバイスの特定の接続を示す図である。
【図１２ｂ】２入力論理ＮＯＲゲートを実現するための、図１１に示される分子スイッチアレイデバイスの特定の接続を示す図である。
【図１２ｃ】２入力ＮＡＮＤゲートを実現するための、図１１に示される分子スイッチアレイデバイスの特定の接続を示す図である。
【図１３】ＡＮＤ−ＯＲ−ＩＮＶＥＲＴゲートのようなさらに複雑な電子回路を１つのゲートとして実現するための、図１１に示される分子スイッチアレイデバイスの特定の接続を示す図である。
【図１４】図１１に示されるような多数の分子スイッチアレイとプログラマブルクロスバーの鏡映および回転を用いて、より大きなタイル構造を形成することを示す図である。
【図１５】図１１に類似の構成可能な分子スイッチアレイの概略図であり、右下の象限においてｐ型垂直ワイヤとｎ型水平ワイヤとを接合することによって、構成された電界効果トランジスタの「プッシュ−プル」特性のために、アレイ内に構成されたゲートの適正な作用に干渉しないダイオードの形成を示す図である。
【図１】
2005537650.tif 000004
【図２】
2005537650.tif 000005
【図３】
2005537650.tif 000006
2005537650.tif 000007
【図５】
2005537650.tif 000008
【図６】
2005537650.tif 000009
【図７ａ】
2005537650.tif 000010
【図７ｂ】
2005537650.tif 000011
2005537650.tif 000012
【図９】
2005537650.tif 000013
【図１０】
2005537650.tif 000014
【図１１】
2005537650.tif 000015
2005537650.tif 000016
【図１３】
2005537650.tif 000017
【図１４】
2005537650.tif 000018
【図１５】
2005537650.tif 000019
【国際調査報告】
2005537650.tif 000020
2005537650.tif 000021
2005537650.tif 000022