(57)【要約】半導体ウェーハは切断されてウェーハ上に形成された集積回路ダイに個片化される。そして、ダイピック機が光学的に識別するキャリアベース上のランドマークに関連する所定位置に、各ダイの表面上に形成された信号パッド、電力パッドおよび接地パッドが存在するように、ダイピック機が個片化されたダイを、キャリアベース上に位置付けして配列する。キャリアベース上の正規の場所に仮固定した状態で、ダイに対して一連のテストおよび他の処理工程を行う。各ダイの信号パッドは所定の位置に存在するため、テスト機器にテスト期間中にパッドへの信号アクセスを行わせる、適切に配置された探針によりアクセスすることができる。各テストの後、ダイピック機は、テストに失敗したどのダイをも他のダイと交換することができ、これにより、引き続くテストおよび他の処理資源の効率を改善する。
2005530178.tif 000002
【特許請求の範囲】
【請求項１】
複数の個片化集積回路（ＩＣ）ベアダイを同時に保持し、ＩＣテスト機器に複数のダイの各ダイへの信号アクセスを提供するための装置であって、各ダイは平坦下面と、平坦上面およびダイの平坦上面に形成された複数のパッドを含み、ダイはパッドを介して信号を送受信し、キャリアは、
複数の凹部を有するベースであって、
各凹部が上部開口と平坦底面とを有し、
すべての凹部の平坦底面は共通平面上に存在し、
各凹部の平坦底面は個別ダイの平坦下面を保持し、その平坦寸法はすべてダイの平坦下面より実質的に大きいものである、ベースと、
ベース上に載置されたときに、各凹部の上部開口に延びる蓋と、
蓋がベース上に載置されたときに、各探針が蓋と凹部によって保持されたダイの上面に形成されたパッドのうちの個別の１個のパッドとの間に存在する、複数の弾性導電探針とを
含むことを特徴とする装置。
【請求項２】
各凹部の平坦底面は弾性材料を含むことを特徴とする、請求項１記載の装置。
【請求項３】
各ダイをピックアップして、ベース上に蓋が載置される前に、平坦の下面が凹部の底部の平坦面に存在するように、凹部の個別の１個内に各ダイを載置する載置手段をさらに含むことを特徴とする、請求項１記載の装置。
【請求項４】
ベースが基準特性を含み、
ベース上に蓋が載置される前に、載置手段が基準特性の位置を光学的に識別し、ダイ平坦上部面上に形成されたパッドが識別された基準特性に関する所定位置になるように、凹部の個別の１個内に各ダイを載置することを特徴とする、請求項３記載の装置。
【請求項５】
ベース上に蓋が載置されたときに、蓋およびベースが探針、ダイおよび凹部を含む空間の境界を規定し、
装置は、前記空間から空気を除去する手段をさらに含むことを特徴とする、請求項１記載の装置。
【請求項６】
ベースは、ベース上に蓋が載置されたときに蓋とベースとの間に密閉を提供するガスケットを含むことを特徴とする、請求項５記載の装置。
【請求項７】
ベースは、凹部の個別の１個の平坦底部までそれぞれ延びる複数のチャネルと、チャネル中に部分的真空を選択的に創出して凹部の平坦底部上の適正位置にダイを保持する力を印加する手段と、チャネル内の部分的真空を選択的に開放して凹部の平坦底部上の適正位置にダイを保持する力を終了させる手段とを、さらに備えることを特徴とする、請求項１記載の装置。
【請求項８】
凹部内に載置された各ダイの平坦下面を、それが載置された凹部の平坦底部に接合させる接着剤をさらに含むことを特徴とする、請求項１記載の装置。
【請求項９】
蓋に搭載されたケーブルコネクタと、
ケーブルコネクタを探針に連結するための蓋に形成された信号経路と、
ケーブルコネクタとＩＣテスト機器との間に信号経路を提供するためのケーブルコネクタに接続されたケーブルとを、
さらに含むことを特徴とする、請求項１記載の装置。
【請求項１０】
蓋が、
平面と、
平面に搭載された複数の第２のパッドと、
複数の信号経路とを含み、それぞれが探針の個別の１個に対応し、第２パッドのうちの１個とその対応する探針の蓋上の接触点との間に蓋を介して延びている
ことを特徴とする、請求項１記載の装置。
【請求項１１】
第２パッドをＩＣテスト機器に連結する信号経路をさらに含むことを特徴とする、請求項１０記載の装置。
【請求項１２】
探針はスプリングコンタクトを含むことを特徴とする、請求項１記載の装置。
【請求項１３】
スプリングコンタクトは蓋に取り付けられていることを特徴とする、請求項１２記載の装置。
【請求項１４】
スプリングコンタクトはダイの上面上のパッドに取り付けられていることを特徴とする、請求項１２記載の装置。
【請求項１５】
探針は蓋上に形成された弾性バンプであることを特徴とする、請求項１記載の装置。
【請求項１６】
ベースを実質的に一定の温度に維持するように、ベースに対して熱を選択的に供給するためにベースに取り付けられた手段をさらに含むことを特徴とする、請求項１記載の装置。
【請求項１７】
複数の個片化集積回路（ＩＣ）ベアダイを同時に保持し、ＩＣテスト機器に複数のダイの各ダイへの信号アクセスを提供するための装置であって、各ダイは平坦面と、平坦上面およびダイが信号を送受信するダイの平坦上面に形成された複数のパッドを含み、キャリアは、
複数の同一平面領域を有するベースであってそれぞれがダイの個別の１個、
ダイの下面を保持するベースと、
ベース上に載置されると、共通平面領域によって引かれる各ダイ上に延びる蓋と、
蓋がベース上に載置されたときに、蓋と同一平面領域によって保持された各ダイの上面に形成されたパッドの個別の１個との間にそれぞれ探針が存在する複数の弾性導電探針と、
各ダイをピックアップして、蓋がベース上に載置される前に同一表面領域の個別の１個にダイの平坦底面を載置する載置手段と
を含むことを特徴とする、装置。
【請求項１８】
ベースが基準特性を含み、
載置手段が基準特性の位置を光学的に識別して、ダイの平坦上部面に形成されたパッドが識別された基準特性に関する所定位置になるように、各ダイを同一平面領域の個別の１個に載置することを特徴とする、請求項１７記載の装置。
【請求項１９】
蓋がベース上に載置されたときに、蓋およびベースが、探針およびダイを含む空間に境界を画成し、
装置は空間から空気を除去する手段をさらに含むことを特徴とする、請求項１７記載の装置。
【請求項２０】
ベースは、ベースに蓋が載置されたときに、蓋とベースとの間に密閉を提供するガスケットを含むことを特徴とする、請求項１９記載の装置。
【請求項２１】
ベースは、同一表面領域の個別の１個までそれぞれ延びる複数のチャネルを含み、
装置はさらに、チャネル内に部分的真空を選択的に創出し、これによってダイを同一表面領域に適正位置に保持する力を印加する手段と、チャネル内の部分的真空を選択的に開放してダイを同一表面領域の適正位置に保持する力を終了させる手段とを含むことを特徴とする、請求項１７記載の装置。
【請求項２２】
各ダイの平坦下面をそれが載置される同一表面領域に接合する接着剤を装置がさらに含むことを特徴とする、請求項１７記載の装置。
【請求項２３】
ベースを実質的に一定温度に維持するように、熱を選択的にベースに供給するために、ベースに取り付けられた手段をさらに含むことを特徴とする、請求項１７記載の装置。
【請求項２４】
半導体ウェーハ上に形成された複数の集積回路（ＩＣ）ダイを処理する方法であって、各ダイは、下面、上面および上面上に存在する複数のパッドを有し、ダイは、パッドを介してテスト信号を受信し応答信号を送信でき、前記方法は、
ａ．ウェーハを切断してダイに個片化するステップと、
ｂ．ベース上のランドマークの位置を識別するステップと、
ｃ．ダイ上面のパッドが共通平面に存在した状態、およびランドマークの識別された位置に関するその平面内に各パッドが所定位置を占める状態でベースがダイを保持するように、ダイの１個を個別にピックアップし、その下面がベースに載っている状態にダイの各１個を載置するステップと、
ｄ．同時にベース上に保持されたダイの上面上のパッドを導電探針に接触させるステップと、
ｅ．テスト信号をダイに送信してダイが生成した応答信号を探針およびパッドを介して受信することにより、ベース上に保持されたダイの第１テストを行い、応答信号を処理してどのダイが欠陥品であるかを判定するステップと、
を含むことを特徴とする方法。
【請求項２５】
ｆ．ベース上に保持されたダイを所定の温度に加熱するステップをさらに含むことを特徴とする、請求項２４記載の装置。
【請求項２６】
ステップｅおよびｆは同時に実行されることを特徴とする、請求項２５記載の装置。
【請求項２７】
ランドマークの位置は光学的に識別されることを特徴とする、請求項２５記載の装置。
【請求項２８】
ｆ．ベース上に保持されたダイの上面上のパッドとの接触から探針を外すステップと、
ｇ．ステップｅにおいて欠陥品と判明した各ダイを、そのベース上の位置から取り外して、ベース上の同じ位置に他のダイを載置するステップとをさらに含むことを特徴とする、請求項２４記載の装置。
【請求項２９】
ｈ．ステップｇに続いて、ベース上に保持されたダイの上面上のパッドを導電探針に同時に接触するステップと、
ｉ．その後、テスト信号をダイに送信してダイで生成された応答信号を探針およびパッドを介して受信することにより、ベース上に保持されたダイに第２テストを実施し、受信した応答信号を処理してそのダイのうちどれが欠陥品であるか判定するステップとをさらに含むことを特徴とする、請求項２８記載の装置。
【請求項３０】
ダイ上面上のパッドが低インピーダンス故障を通じて固定電位源に連結されていることを応答信号が示しているという理由により、ステップｅにおいてダイが欠陥品であると判定され、
ステップｅにおいて、低インピーダンス経路を介してパッドを共通ノードに接続した後、前記テスト信号の少なくともひとつを共通ノードに送信することにより、ダイの上面上の複数のパッドにテスト信号のうちの少なくともひとつを同時に送信し、それにより低インピーダンス経路がテスト信号を複数のパッドに同時に転送することを特徴とする、
請求項２９記載の装置。
【請求項３１】
半導体ウェーハ上に形成された複数の集積回路（ＩＣ）ダイを処理する方法であって、各ダイは、下面、上面および上面上に存在する複数のパッドを有し、ダイは、パッドを介してテスト信号を受信し応答信号を送信でき、前記方法は、
ａ．半導体ウェーハ上に形成されたダイ表面上のパッドと導電パッドと導電探針に同時に接触させるステップと、
ｂ．テスト信号をダイに送信してダイにより生成された応答信号を探針およびパッドを介して受信することにより、半導体ウェーハ上に形成されたダイに第１テストを実行し、応答信号を処理してどのダイが欠陥品であるかを判定するステップと、
ｃ．ウェーハを切断してダイを個片化するステップと、
ｄ．ベース上のランドマークの位置を識別するステップと、
ｆ．ダイ上面のパッドが共通平面に存在した状態、およびランドマークの識別された位置に関するその共通平面内に各パッドが所定位置を占める状態でベースがダイを保持するように、ダイの各１個を個別にピックアップし、その下面がベースに載っている状態にダイの１個を載置するステップと、
ｇ．同時にベース上に保持されたダイの上面上のパッドを導電探針に接触させるステップと、
ｈ．テスト信号をダイに送信してダイが生成した応答信号を探針およびパッドを介して受信することにより、ベース上に保持されたダイの第２テストを行い、応答信号を処理してどのダイが欠陥品であるかを判定するステップと、
を含むことを特徴とする、方法。
【請求項３２】
ランドマークの位置が光学的に識別されることを特徴とする、請求項３１記載の方法。
【請求項３３】
ｆ．ステップｅに続いて、ベース上に保持されたダイを所定の温度に加熱することを特徴とする、請求項３２記載の方法。
【請求項３４】
ｉ．ステップｈと同時に、ベース上に保持されたダイを所定の温度に加熱するステップをさらに含むことを特徴とする、請求項３２記載の方法。
【請求項３５】
ｉ．ベース上に保持されたダイの上面上のパッドとの接触から探針を外すステップと、
ｊ．ステップｅにおいて欠陥品と判明した各ダイを、そのベース上の位置から取り外して、ベース上の同じ位置に他のダイを載置するステップとをさらに含むことを特徴とする、請求項３１記載の方法。
【請求項３６】
ｋ．ステップｇに続き、同時にベース上に保持されたダイの上面のパッドを導電探針に接触させるステップと、
ｌ．その後、テスト信号をダイに送信してダイで生成された応答信号を探針およびパッドを介して受信することにより、ベース上に保持されたダイに第３テストを実施し、受信した応答信号を処理してそのダイうちどれが欠陥品であるか判定するステップとをさらに含むことを特徴とする、請求項３５記載の方法。
【請求項３７】
ステップｈにおいて前記ダイのうち少なくとも１個が、ダイ上面上のパッドが低インピーダンス故障を通じて固定電位源に連結されていることを応答信号の処理が示しているという理由により、欠陥品であると判定され、
ステップｈにおいて、低インピーダンス経路を介してパッドを共通ノードに接続した後、前記テスト信号の少なくともひとつを共通ノードに送信することにより、ダイの上面上の複数のパッドにテスト信号のうちの少なくともひとつを、同時に送信し、それにより低インピーダンスがテスト信号を複数のパッドに同時に転送することを特徴とする、請求項３１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
発明の属する分野
本発明は一般的に、集積回路（ＩＣ）の製造およびテスト工程に関し、詳細には、テスト期間中および他の処理ステップ中にＩＣダイのアレイを保持するためのキャリアの使用に関する。
【背景技術】
【０００２】
従来技術の説明
図１は、修復可能ランダムアクセスメモリ（ＲＡＭ）を埋め込んだＩＣの製造、実装およびテスティングの典型的な従来技術工程の流れを示す。ＲＡＭは、データを記憶するセルのロウおよびカラムを含み、レーザ修復可能なＲＡＭは、欠陥セルを含むロウおよびカラムを交換するために使用することのできる予備ロウおよび予備カラムを含んでいる。レーザ修復可能なＲＡＭを含むＩＣチップが欠陥ロウおよびカラムを有している場合、ＩＣが欠陥ロウまたはカラムの代わりに予備ロウおよびカラムを使用するように、選択したヒューズを切断することにより、レーザはＩＣチップを修正する。
【０００３】
図１で図示した工程の流れにおいて、ＩＣは、当初半導体ウェーハ上のＩＣダイのアレイとして製造される（ステップ１０）。そして、ウェーハからＩＣが分割される前に、各ＩＣに埋め込まれたレーザ修復可能なメモリのテストが行われる。ＩＣによっては、その埋め込まれたメモリのテストを行って、どのセルが欠陥であるかを示すダイの表面上のパッドにデータを自動的に生成する内蔵セルフテスト（ＢＩＳＴ）回路を有するものもある。このような場合、ステップ１２で使用されるウェーハレベルＩＣテスターは、ダイ上のパッドを調べて、テスト内にダイ内のＢＩＳＴ回路が生成したデータを取得し、またメモリテスト中にダイに対して電力および接地を提供する。ＩＣテスターはまた、ステップ１２において他のテスト、例えば、ＩＣの電力端子において引き出される電流を測定するパラメトリックテストなどのテストを行うことができる。その後、レーザ修復システムは、各ＩＣごとにメモリテストデータを処理して、埋め込まれたロウまたはコラムのうちのどれが欠陥セルを含んでいるかを判定し、メモリ修復のためにロウおよびカラムをどのように配置するかを決定し、その後、欠陥メモリの修復するためにレーザを使用する。（ステップ１４）。欠陥メモリを修復した後、修復に効果があったことを確実にするため、ダイがウェーハレベルにある間にメモリのテストを再度行うことができる（ステップ１６）。この時点で、ダイについてもまた追加の論理テストおよびパラメトリックテストを行うことができる。
【０００４】
その後、ウェーハを切断して全部のダイに分割（「個片化」）し（ステップ１８）、ステップ１６における後レーザ修復テストに合格したダイをＩＣパッケージに搭載する（ステップ２０）。そして、パッケージ化したＩＣに対して追加のスクリーニングテスト（ステップ２２）を行うことができ、その後、それらのテストに合格したパッケージ化ＩＣに対してバーンイン工程を行う。（ステップ２４）。バーンイン工程では、本来的欠陥を有する動作限界にあるＩＣを故障に導く目的で、熱的ストレスおよび電気的ストレスを、所定の時間ＩＣに印加する。典型的には、ＩＣを回路基板ソケット上に載置した後、温度を段階的に上昇させた後、ＩＣに熱ストレスを与える対流オーブンにＩＣを搭載することにより、ＩＣのバーンインテストを行う。ＩＣを加熱する間、ＩＣの電源端子および信号入出力端子に接続された電源および信号発生器により、ＩＣに電気的ストレスを与える。バーンイン工程の後、高周波論理テストおよびその他のテストを含む詳細最終テストを、ＩＣに対して行う（ステップ２６）。最終テストの間、速度等級または他の性能レベルに従って、部品を「ビンに入れる」ことができる。
【０００５】
図１に示した工程には、４個に分かれたテスト、ステップ１２、１６、２２、２６が含まれる。ウェーハレベルテスターは、ステップ１２、１６のテストに合格したダイのみがパッケージ化されるように、ダイをお互いに切断してパッケージ化する前にステップ１２、１６のテストを実行する。製造業者によっては、ステップ１６の後レーザメモリテストとステップ２２のプレバーンインテストとを融合するか、あるいはプレバーンインテストステップを削除する業者もある。しかしそのようにすることにより、より多くの欠陥ダイをパッケージ化する追加コスト、またはバーンインを行う前に欠陥であるとして分類された可能性のあるダイにバーンイン資源を浪費するという追加コストを支払うはめになる。ウェーハレベルＩＣテスターは、テスト中にアクセスする各ＩＣパッドと通信を行うために、分割したデータ入出力チャネルを含んでいなければならないため、ウェーハレベルで行うテストは、各ＩＣ上の比較的少数のパッドのみにアクセスするテスターを必要とするものに限られることが多い。ステップ２２、２４のテストを実行するため、典型的には、パッケージ化したＩＣは、ＩＣテスターをパッケージ化ＩＣの全信号、電力および接地ピンにアクセス可能とする負荷基板に搭載する。
【０００６】
例えばフリップチップモジュール（ＦＣＭ）またはハイブリッドモジュールに使用するべきダイは、分割してパッケージ化することはない。ＦＣＭにおいては、ハンダボール、ポリマーボール、バネ接点またはその他の手段を用いて、ベアダイを直接基板上に搭載して、ＩＣダイ上のパッドと基板上のパッドとを通電連結する。ＦＣＭの製造業者によっては、ダイを個片化した後ダイのテストを行わず、代わりに組立後のＦＣＭのみのテストを選択するものもいる。しかしながら、１個の欠陥ダイのおかげでＦＣＭ全体が欠陥品となってしまうため、製造業者の多くは、個片ダイをＦＣＭに組み込む前に、個片ダイのテストを行うのが好適であると考えている。
【０００７】
図２は、ＦＣＭに搭載するべき品質保証ダイを製造する従来技術の工程を示す工程の流れ示す。ウェーハ製造後ウェーハレベルで試験を行い、レーザ修復を行い（ステップ２８）、ダイを個片化した後、各ＩＣにプレバーンイン試験を行うことができるように（ステップ３３）、ダイピックアップ装置は、ウェーハレベルテストに合格した各ＩＣをピックアップしてテスト基板上テスト基板上に載置する（ステップ３２）。ダイにバーンインテストを行った後（ステップ３４）、ダイピックアップ機は、ダイに最終テストを行うことができるように（ステップ３６）、ダイをテスト基板上に載置する（ステップ３５）。そして、品質保証ダイをＦＣＭに搭載し（ステップ３７）、ＦＣＭのテストを行う（ステップ３８）。
【０００８】
このシステムは、品質保証ダイ（ＫＧＤ）のみがＦＣＭに組み込まれることを保証し、ダイのいくつかに損傷を与える個々のキャリアの使用を避け、ダイをＦＣＭに結合する内部接続のインピーダンス特性にかなり近いものであるインピーダンス特性を有する相互接続を提供するものである。しかしながら、個片後に生じる多くの処理工程中に個々のＩＣを個別に取り扱う必要があるということは、コストアップと処理速度の低下を招く。
【０００９】
図３は、ＦＣＭに組み込むＫＧＤを提供する「ウェーハレベル」テスト手法を図示する。ウェーハ製造、メモリテストおよびレーザ修復（ステップ４０）の後、ダイは、ウェーハの形状を保ったまま、バーンインテスト（ステップ４１）および詳細最終テスト（ステップ４２）を行う。その後、ダイは個片化され（ステップ４３）、ＫＧＤはその後テストされる（ステップ４４）ＦＣＭに組み込まれる（ステップ４４）。この工程の流れにおいては、ＫＧＤを識別するス必要のある処理およびテストステップはすべて、ダイを個片化する前のウェーハレベルにて行うことに留意する。
【００１０】
ＫＧＤがＦＣＭに搭載されるようになるまではＩＣチップは個別に取り扱われることがないため、この手法は、処理工程数を大幅に削減する。しかしながら、この方式は、全ダイのすべての信号パッドへのアクセスが可能とであってどのタイプのテストも必要となるステップ４２における汎用ウェーハレベルＩＣテスターを使用する必要がある。単一ウェーハ上のダイは非常に多数の信号パッドを集合的に有しているため、単一パッドすべてに同時にアクセスするのに十分な数のチャネルを有するテスターを提供するのは通常実用的ではない。従って、最終高周波機能テストおよびその他のテストをダイ上にウェーハレベルＩＣテスターは、通常、ウェーハ上の限られた数のダイについてのみ同時にテストを行う。一群のダイのテストを行った後、ウェーハを保持するチャックは、テスターの探針がテストされるべきダイの他の群のパッドに接触できるように、ウェーハの再位置付けを行う。
【００１１】
図３のウェーハレベル処理の流れの利点は、ＦＣＭに搭載するようになるまで個々のダイを取り扱うことを必要としないということである。しかし、図３の処理の流れには、図２の処理の流れとは共通でない固有の非効率性がある。図２の処理の流れにおいては、メモリテストおよびステップ２８で実行される他のプレレーザ修復テストでは、レーザ修復することのできない欠陥ダイを識別することが多い。これらのダイはステップ３０で個片化された後廃棄され、ステップ３３でさらにテストされることはない。同様に、ステップの３４のバーンイン資源およびステップ３６の最終テスト資源を不必要に消費することのないように、ステップ３３のプレバーンインテストに不合格となったダイを廃棄することがある。図３の処理の流れでは、ウェーハレベルダイに類似のテストおよびバーンイン工程を実施することができるが、全テストとバーンイン工程が完了するまでダイが個片化されることはないため、各テスト後に欠陥として発見されたダイを廃棄することは不可能である。このように、いくつかのダイが欠陥品であることが発見された後でも、すべてのダイについて発生しうるすべてのテストおよびバーンイン工程を行う。欠陥が判明しているダイの余分なテストは、テストおよびバーンイン資源を十分に使用するものではなく、特にダイの歩留まり低下という問題となりうる。
【００１２】
必要なことは、個別のダイ取扱量を最小限にしながらテスト資源およびバーンイン資源を有効に利用する処理の流れを可能にするダイキャリヤであり、これは、ダイを損傷することなく、ダイの寸法に均一性がなくても、高い確度をもって近接して間隔を置いた端子を有するダイを正確に位置付けすることができるものである。
【発明の開示】
【課題を解決するための手段】
【００１３】
発明の簡単な要約
本発明の実施形態によるキャリアは、テスト中および処理中に、個片化したダイのアレイを保持する。キャリアは、ダイの上面に形成された信号パッドまたはスプリングコンタクトが試験機器によって精査された適切な配列となるように従来のダイピックアップ機がベース上の光学的に識別されたランドマークに関連する各ダイを位置決めして配列するベースを含んでいる。キャリアは、ダイピックアップ機がダイをベース上に位置決めした後、ダイを一時的に適正位置に保持するために、ダイの下に真空ポートまたは接着剤を含むことができる。
【００１４】
ダイピックアップ機がウェーハから切り出した個片化ダイをキャリア上に位置決めした後、テストおよびバーンインを含む一連の処理ステップをダイに実行することができる。各テストの後、テストに合格したダイのみが引き続くテストまたは処理ステップを受けるように、ダイピックアップ機はテストに不合格となったどのダイもキャリアから取り外して、テストに合格したダイと入れ替える。
【００１５】
本発明の一実施形態によれば、キャリアは、蓋がキャリアに位置したときにＩＣテスターのチャネルに結合し、ダイの上面に形成された接触パッドまたはスプリングコンタクトに配置された下面保持探針またはパッドを有する可動蓋を含む。あるいは、キャリヤは、他の種類の探針組立体がダイ表面上のパッドまたはコンタクトスプリングに接触できるように、開状態におかれてもよい。
【００１６】
本明細書に添付した請求項は、特に本発明の主題事項を明示し、明確に請求する。しかしながら、当業者は、同じ参照文字が同じ図面を示している付属の図面考慮して本明細書の以下の部分を読むことにより、本発明のさらなる利点および目的とともに、本出願が本発明を実施する最良の形態とみなしている作用の構造および方法の双方を理解するであろう。
【発明を実施するための最良の形態】
【００１７】
発明の模範的実施形態の詳細な説明
本発明は、キャリアに保持された個片化集積回路（ＩＣ）ダイのアレイのテストおよび処理を行うシステムに関する。この明細書は、申請人が本発明の実施の最良の形態であるとみなす本発明の１以上の模範的実施形態および適用について説明する。しかしながら、本発明が下記の例示的実施形態または実施形態が作用する方法に制限されることを意図するものではない。
【００１８】
図４は、本発明によるシリコンパネルキャリア５０の平面図であり、図５、６は、図４のキャリアの断面平面図および断面立面図である。キャリヤ５０は、それぞれが分割した１個のＩＣダイ５２を保持するための上面開口部と平坦底部を有する凹部５６の３×３アレイを有するベース５４を含む。簡略化するため、図４から図６のキャリア５０は、凹部５６の３×３個のアレイを有するものとして示しているが、本発明の他の実施形態では、凹部アレイを収容するため、キャリアをより大きくまたは小さく作ってもよい。
【００１９】
ダイ５２を半導体ウェーハ上に形成して、ウェーハを切断してダイに個片化した後（すなわち、個々のＩＣチップに分割した後）、ダイの底面を凹部の平坦底面上に存在させた状態で、従来のダイピックアップ機は、凹部５６の個別の１個内に各ダイ５２を載置する。各ダイ５２は、ダイ内に形成された回路が外部装置と通信を行うその上面の一組の信号、電力および接地パッド５９（図６）を含む。平坦底面は共通平面に存在し（すなわち、それらが「同一平面」であるということ）ダイ５２が凹部に載置されると、それらの上面のパッドは、共通平面上に存在し、凹部５６の頂部近傍に露出する。ベースは、適切に備えられた従来のダイピックアップ機により光学的に識別されるランドマーク５８を含む。
【００２０】
典型的には、ウェーハからダイを個片化するウェーハソーは切り出し幅または切り出し位置を高精度には制御しないため、同一のウェーハから切り出した場合でも、ダイ表面の外エッジ端の寸法はダイによって変動する。ダイ外形エッジの寸法の変動はダイ表面のパッド５９の元のピッチに比べて大きくなりがちなため、キャリア５０は、ダイがその共通平面内の所定位置に存在するようにダイを機械的に整列させるようなサイズに凹部５６を作ることに依存することはない。代わりに、その共通面内の凹部５６の底面の寸法は、それらが保持するダイ５２の底面の寸法より実質的に大きくする。サイズの超過した凹部５６は、ダイピックアップ機に対し、そのパッド５９がランドマーク５８の光学的に識別された位置に関するその共通平面に存在するように、ダイ５２を自由に位置決めでき、配列できるようにする。
【００２１】
個別のチャネル６０は、各凹部５６の底面から真空ポンプ（図示せず）に接続したバルブヘッダ６４まで、ベース５４を通って延びている。バルブヘッダ６４は各チャネルごとの個別バルブ６５を含み、各チャネル６０の真空を個々に制御する。ダイピック機が識別されたランドマーク５８に関連する凹部５６のうちの１個にダイ５２を適切に位置決めした後、バルブ６５のうちの１個を設定して、ダイ５２を適切な位置に保持するために真空ポンプにその凹部に至るチャネル６０中に真空を創出させる。そして、真空ポンプがバルブヘッダ６４から切断されてもチャネル６０内の真空を維持するように該バルブ６５を設定することができる。また、チャネル６０によってアクセスされた凹部中のダイ５２が剥離されるように、その対応するチャネル６０内を真空状態から解放するように各チャネルのバルブ６５を設定することもできる。
【００２２】
凹部５６の底部の弾性パッド６６はダイ５２を衝撃から保護し、チャネルが退避した際に、ダイ５２と凹部５６の底面との間を密閉する。パッド６６はチャネル６０の上端の上に開口６８を含み、チャネル内の真空状態によってダイ５２を下降させる。
【００２３】
図６に図示したように、キャリアベース５４は、凹部５６およびチャネル６０の垂直部を含む上部パネル７０を含む。また、キャリアベース５４は、チャネル６０の垂直部およびバルブヘッダー６４を含む下部パネル７２を含む。一組のボルト７４（または適当な型の接続部品）は、上下パネルをともに保持し、チャネル６０を囲むＯリング７６は２個のチャネル間を密閉する。
【００２４】
上部パネル７０に、ケーブル７５を介して受熱する選択的自動温度調整制御電気加熱素子７３を取り付けてもよい。加熱要素７３を使用して、テスト中にベースに存在するダイ５２を所望操作温度に維持するベース５４に熱を供給することもできる。また、素子７３は、テスト中にダイ５２を冷却する冷却素子であることもできる。
【００２５】
図７は、キャリアベース５４上に載置することができる取り外し可能蓋８０を示す。半導体基板材料上に適切に形成された蓋８０は、蓋８０がキャリア５０上に載置された際にダイ５２の上面上のパッド５９に接触するように配置された一組の探針８４を保持する。凹部５６を囲む他のＯリングガスケット８６は、蓋８０と上部パネル７０間を密閉する。蓋８０を通るチャネル８８は、蓋８０と上部パネル７０との間に形成された空間９０を、真空ポンプ（図示せず）に接続することのできる他の真空導入バルブ９２に結合する。一対のガイドピン８５（図４）が頂部板７０から上に伸びて蓋８０の下面中の穴（図示せず）に至り、蓋８０が頂部板７０に載置されたときに探針８４がダイ５２表面上のその対応するパッドに確実に接触するようにしている。蓋８０を上部板７０上に載置した後、バルブ９２を開放して、蓋８０を適正位置に保持する空間９０の真空状態を創出するようにする。その後バルブ９２を閉じると、真空ポンプがバルブ９２から切断されても空間９０は退避状態に維持され、その中の真空状態が継続してバルブ９２がその後再開放されるまで蓋８０を保持する。ダイ５２を適正位置に保持するために、チャネル６０の真空状態を空間９０の真空状態より強くしなければならない。
【００２６】
蓋８０内のチャネル９４は、蓋８０と集積回路テスターに至るケーブル９１のコネクタ９３との間に延びる導体８９の経路を提供する。蓋８０を形成する基板材料上に存在してそれを貫通して延びるトレースおよびビア（図示せず）は、チャネル９４を通過する導体を基板の下表面に形成された探針８４に結合する。探針８４、蓋８０を貫通するトレースおよびビア、チャネル９４内の胴体８９およびケーブル９１は、ＩＣダイ５２表面上のパッド５９と集積回路テスターとの間の信号経路を提供する。図７に蓋８０側から見た場合を示しているが、コネクタ９３は、蓋８０の側面または頂面または下部パネル７０、７２のどこにでも便宜的に設置することができる。
【００２７】
キャリア５０はテスト中またはバーンイン工程中に広い温度範囲にさらされるため、ＩＣ５２がキャリアの熱膨張から離れることができるにもかかわらず、探針８４がＩＣ５２表面上のパッド５９に接触状態を維持するように、蓋８０および板７０、７２を実質的に同じ熱膨張係数を有する材料から構成することが好ましい。パッド５９が小型で緻密に詰められている場合は、ＩＣ５２が温度上昇により膨張したときに、その膨張により、パッド５９を分離させ、パッド５９と同じ膨張率で蓋８０の同様の膨張が探針５９を分離させるように、半導体の蓋８０を、セラミックまたはＩＣ５２を形成する他の半導体材料と同じ熱膨張率を有する材料から形成することが望ましい。しかしながら、多くの出願においては、ＩＣ５２および蓋８０が多少異なる熱膨張率の材料から形成されていても、このようなＩＣ５２の収縮は探針８４およびパッド５９に大きな影響を与えるものではない。
【００２８】
探針８４とＩＣテスターに至るケーブル９１間に信号経路を提供する代わりに、図８に示すように、蓋８０は、探針８４とＩＣテスター９５がアクセスする蓋８０の表面上の一組のパッド８５との信号経路を提供するように適合させることが可能である。一組のポゴピンコネクタ９６により、トレース／ビア結合パッド９７を含むプリント回路負荷基板９８の上面上のパッド９７と、負荷基板９８の下面上の他の一組パッド９９が結合される。インターポーザ基板１００は、負荷基板９８下面上のパッド９９と接触するその上面上の一組のスプリングコンタクト１０１、蓋８０上面上のパッド８５に接触する他の一組のスプリングコンタクト１０２、およびスプリングコンタクト１０１、１０２間の信号経路を提供するビアを含む。チャック１０３は、キャリヤ５０をインターポーザ１００の下の位置に持上げ、スプリングコンタクト１０２をパッド８５に接触させる。パッド８５がスプリングコンタクト１０２に接近するに従って、蓋８０上に形成された圧縮ストップ１０４は、インターポーザ１００を押して、蓋８０との適切な整列にする。
【００２９】
図９に示すように、蓋を装着していない場合は、ＩＣテスターとまだ分割していないウェーハ上に形成されたＩＣダイ表面上とパッド間の信号経路を提供するために通常使用するプローブカード組立体と同様のプローブカード組立体１０５により保持される間、キャリヤ５０を使用してダイ５２を保持することが可能である。参照のため本明細書に転載した１９９５年１１月２日発行米国特許５，８７４，６６２（Ｅｌｄｒｉｄｇｅ他）では、当業者が理解するであろうウェーハレベルプローブカード組立体を、キャリア５０に保持された個片化ダイのアレイのテストの際に使用できることを開示している。プローブカード組立体１０５は、テスター１１１から下方に延びるポゴピンコネクタ１０７が接触するその上面の一組の接触パッド１０６を含む。プローブカード組立体１０５の下面に形成された探針１０８は、ＩＣ５２上面のパッドに接触する。プローブカード組立体１０５は、パッド１０６と探針１０８を結合させる垂直水平の信号経路を提供する１個以上の基板層を含む。チャック１０９は、探針がＩＣパッド５９に接触するように、探針１０８下のキャリア５０を概略位置決めする。キャリア５０（またはプローブ基板組立体１０５）に搭載されたぺリメータリップ１０９は、チャック１０９がキャリヤ５０を探針下の場所まで持上げた時に圧縮ストップとして作動する。
【００３０】
典型的には、ウェーハは同時にテストできる数以上のダイを含んでいるので、同一ウェーハ上の次のダイ群のテストを行うことができるようにするため、各群のダイのテストを行った後、テスト中にウェーハをプローブカード組立体の下に保持するチャックは、原則として、ウェーハを再度位置決めする。同様に、キャリヤ５０が同時にテストすることができるＩＣテスターの数以上のダイ５２を保持している場合、これを行うチャックは複雑かつ高価になるが、チャック１０９は探針１０８に関するひとつの位置以上の位置にキャリア５０を載置することができなければならない。まだウェーハの形状である間にダイ５２がテストを行っているというよりテストを受けているときにダイ５２を保持するためにキャリア５０を使用することの利点のひとつは、テスターが同時にテストを行うことのできる数と同じ数のダイのみを保持するような大きさに合わせてキャリヤを作ることができることである。こうすれば、探針１０８に関するいくつかの異なる位置にキャリア５０を載置することができる必要がないため、チャック１０９のコストを削減することになる。
【００３１】
図７、８に示した本発明の模範的実施形態は、探針８４としてのワイヤボンドスプリングコンタクトを図示しているが、他の型の相互接続構造を使用して、例えば、リソグラフィスプリングコンタクト、針探針、コブラ探針および可撓性ポリシリコンおよび／または他の材料から形成された導電バンプを含む探針８４を実現することができる。例えば、図１０は蓋８０下側に装着されたフレキシブル半導体基板８２の下面に形成された可撓性導電バンプにより探針８４が実現される場合を除いて、図７のキャリア５０と一般的に同様の本発明によるキャリヤの模範的実施例示す。
【００３２】
スプリングコンタクトはその可撓性によりＩＣパッド５９の高さの通常のバラツキに適応できるため、探針８４の使用に特に好適である。スプリングコンタクトは、その先端がパッド５９表面に形成できるどのような酸化層をも通して傷つく傾向があるため、多くの他の型の探針よりも信頼できるパッド５９への接続を提供することができる。また、スプリングコンタクトのインピーダンス特性は厳しく制御して、後にその意図した操作環境においてパッドと外部回路とを結合する相互接続システムのインピーダンス特性の整合を取ることができる。
【００３３】
本明細書で参照のために組み込む下記の文献は、スプリングコンタクトの製造についての様々な方法を開示している：２０００年５月１６日発行米国特許６，０６４，２１３号（Ｋｈａｎｄｒｏｓ他）、２００２年１月８日発行米国特許６，３３６，２６９号（Ｅｌｄｒｉｄｇｅ他）、１９９８年２月１３日受理米国特許出願０９／０２３，８５８号、２０００年１１月９日受理米国特許出願０９／７１０，５３９号、２０００年１２月２２日米国特許出願０９／７４６，７１６号。
【００３４】
いくつかのＩＣは、例えば、スプリングコンタクト、導電バンプまたはその信号パッド上のＩＣに形成されたハンダボール等の相互接続構造を含む。これらの相互接続構造は、ＩＣがその意図した動作環境に搭載されたときに外部装置に信号を提供するために使用される。ＩＣ５２がこのような相互接続構造を含んでいる場合図７の探針８４を、ビア、トレース、導体またはケーブルを介してＩＣテスターに結合した蓋８０の下面に形成された導電パッドに代えることができる。基板８２下面のこのようなパッドは、蓋８０がベース７０に適切にセットされたときにダイ５２上に形成された相互接続構造により接触されるように、位置決めされる。
【００３５】
まだウェーハ形状にある間にダイのテストおよび処理を行う場合と対照的に、キャリア５０に保持されている間に個片化ダイ５２のテストおよび処理を行うと、テスター資源をより有効に活用することが容易になる。図１１は、本発明によるキャリヤアを使用してテスト処理中に個片ダイを保持する、ダイの製造およびテストの工程を示す。図１１を参照すると、ウェーハの製造（ステップ１１１）、ウェーハレベルテスト（ステップ１１２）およびレーザ修復（ステップ１１４）の後、ダイが個片化され（ステップ１１６）、ステップ１１２のウェーハレベルテストに合格したダイまたはステップ１１４で修復可能なダイのみがキャリア内に載置される（ステップ１１８）。そして、キャリアに保持されたダイに、プレバーンインテストが行う（ステップ１２０）。そして、キャリアは、プレバーンインテストに合格したそれらのダイのみを含むように再配置することができる（ステップ１２２）。バーンイン処理（ステップ１２４）の後、ダイに対して最終ダイテストを行う（ステップ１２６）。その時点で、最終テストに合格した品質保証ダイ（ＫＧＤ）のみをステップ１２８でフリップチップモジュール（ＦＣＭ）に搭載することができる。その後、ステップ１３０でＦＣＭのテストを行う。
【００３６】
ステップ１１２でウェーハレベルテストに合格したダイのみをステップ１１８でキャリヤに載置するため、既に欠陥品であると判明しているダイのテストをステップ１２０で行うためのテスター資源は使用しない。ステップ１２０でプレバーンインテストに合格したそれらのダイのみをステップ１２２でキャリヤに再配置するため、既に不良であると判明しているダイの処理にステップ１２４および１２６でバーンインおよびテスト資源は使用しない。
【００３７】
図１２は、個片化ダイを保持するキャリアを使用する代替ＩＣ工程の流れを示す。ウェーハを製造した後（ステップ１３２）、一組の「高速選別」テスト（ステップ１３４）をウェーハレベルで実行する。高速選別テストは、例えば、パラメトリックテスト、インピーダンス経路を介して電力、接地または他の電位資源に対して短絡した入力端子を有するＩＣを識別するテスト等のウェーハレベルテストにおいて直ちに実行されるテストを含む。そして、ダイを個片化し（ステップ１３６）、高速選別テストに合格したダイをキャリアに載置する（ステップ１３８）。そして、ダイに対してバーンイン処理を行い（ステップ１４０）、バーンイン中のダイを電気的に作動させることの一部として、ダイのバーンイン中に、ダイに埋め込まれたメモリをテストしてどのセルが欠陥であるかを判定する。
【００３８】
バーンインおよびメモリテストの後、ダイを選別し、キャリアを再配置する（ステップ１２４）。欠陥メモリを有するダイは修復することはできず、廃棄する。修復できるメモリを有するダイおよび修復する必要のないメモリを有するダイを別個のキャリアに載置する。そして、修復の必要なメモリを有するダイはステップ１４４で修復する。そして、修復されたダイおよび修復の必要のないダイをすべてステップ１４６で最終テストを行う。その時点で、ステップ１４６の最終テストに合格したＫＧＤのみを、ステップ１４８でフリップチップモジュール（ＦＣＭ）に搭載する。そして、ＦＣＭをステップ１５０でテストを行う。ステップ１３８および１４２で配置および再配置されたキャリアにより欠陥のため修復不能であると判明したダイを除去し、ステップ１４２で修復の不要なダイから修復の必要なダイを隔離して、工程はステップ１４０、１４４、１４６におけるバーンイン、テストおよびレーザ修復資源の利用を効果的なものとする。
【００３９】
図１１のテストステップ１２０または図１２のステップ１４０においてキャリア上のダイの欠陥が多くない発見されない場合、その結果生じた試験およびその他の資源の利用の促進にステップ１２２および１４２においてダイを選別し、再配置するのに要する時間および資源を合わせる必要はない。このように、キャリヤ上の欠陥ダイの数がしきい値を超えている場合を除き、工程をステップ１２２、１４２のキャリア再配置ステップを迂回するように構成することができる。
【００４０】
図１３に示すように、典型的な従来技術のＩＣテスター１５１は、一般的に、それぞれ相互接続システム１５４を介して一組のテスト中ダイ（ＤＵＴ）１５６の個別端末に接続された一組のテスターチャネル１５２を含む。各チャネル１５２は、トライステートバッファ１６０を介するテスト中ダイ（ＤＵＴ）に対するテスト信号入力の送信と比較器１６２の出力サンプリングとを択一的に行う制御／データ取得システム１５８を含む。比較器１６２はＤＵＴ出力信号と基準電圧を比較して、ＤＵＴ出力信号が高論理レベルであるか低論理レベルであるかを表示する信号を生成する。
【００４１】
いくつかの同じようなＤＵＴ１５６のテストを同時に行う場合、テスターチャネル１５２は、すべてのＤＵＴ１５６の対応する入力端子に対して同じ信号を送信する。例えば、９個のＤＵＴ１５６のテストを行う場合に各ＤＵＴが８個の入力端子を有している場合、チャネルの各組が８個入力信号の同様の組を生成する状態で、テスト中にＤＵＴ１５６に入力信号を供給するのに７２個（９×８）の一組のチャネル１５２が必要となる。
【００４２】
図１４は、１個のテスターチャネルがいくつかのＤＵＴ１５６の対応する入力と同じテスト信号を送ることを許容する従来技術の相互通信システム１６０を示す。相互接続システム１６０は、各ＤＵＴ入力端子１６４を共通ノード１６６に結合させる個別アイソレーション抵抗１６２を提供する。抵抗１６２は、いずれかの端子１６４を電位源（低インピーダンス経路を介した電力または接地等）に連結する可能性のある故障からノード１６６を隔離するために必要である。通常、ＤＵＴ入力端子１６４は高インピーダンスである。図７の蓋８０内または図８の負荷基板１００内または図９のプローブカード組立体１０５内に形成された信号経路に抵抗を含むことにより、このような相互接続装置を提供することができる。しかしながら、図１０のステップ１３４で実行される高速ウェーハ選別テストがダイの入力端子のうちのいずれかが低インピーダンス経路を介して電圧源に接続されているかどうかを判定するテストを含んでいる場合、およびステップ１３８でキャリアが配置される前にこのようなすべてのダイが廃棄された場合、図１５の相互接続構成１５７が蓋８０（図９）、負荷基板１００（図８）またはプローブ基板組立体（図９）により実行されて、１個のテスターチャネルがいくつかのＤＵＴ１５６の対応する入力端子１６４に連結される可能性がある。図１５に示すように、対応するダイ入力端子１６４は、低抵抗経路１６８を介して共通ノード１６６に直接連結される。キャリアに存在するＤＵＴ１５６は高速ウェーハ選別ステージ（１３４）で事前にテストされ、入力端子１６４で低インピーダンス故障から免れていることを判定されるため、１個以上のＤＵＴ端子が同じテスターチャネルに連結されているとき、信号経路１６８にアイソレーション抵抗を備える必要はない。
【００４３】
図１６は、ダイ１７６を保持するための凹部１７４のアレイを含むベース１７２を有する本発明の他の模範的実施形態によるキャリヤ１７０の断面立面図である。弾性パッド１８０のパッド１８２をベース１７２上のアライメントマーク（図示せず）に対して適切に整列した状態で、ダイピック機がパッド１８０にダイ１７６を適切な位置に載置した後、接着剤１７８（例えば、粘着性ジェル）が、ダイ１７６の下に存在する弾性パッド１８０にダイ１７６を、仮接合する。キャリヤ１７０は、ダイ１７６表面上のパッド１８２に信号アクセスを提供する図７の蓋８０と同様の蓋に嵌合させることができる。あるいは、パッド１８２にテスターアクセスを提供するために、図８に示したものと同様のプローブカード組立体を使用することができる。
【００４４】
図１７は、弾性導電バンプ１８６がキャリア１７０に保持されたダイ１７６表のパッド１８２に接触するために配置された基板により形成された負荷基板１８４上に逆転して載置された、図１６のキャリヤ１７０を示す。負荷基板１８４上に形成されたトレース（図示せず）は、集積回路テスターによりアクセスされ得る負荷基板表面上のパッド１８８に、バンプ１８６を連結する。
【００４５】
図１８に示すように、キャリア１７０に保持されたダイ１７６のテストを行った後、図１６上に蓋１９０を載置することにより、図１６のキャリア１７０を出荷用コンテナとして使用することができる。出荷時に蓋１９０を適正位置に保持するため、クリップ１９２または他の装着手段を備えなければならない。図６のキャリア５７もまた、同様の蓋にかん合すると、出荷用コンテナとして使用することができる。
【００４６】
図１９、２０は、弾性パッド２０６のアレイが搭載された平坦上面２０４を有するベース２０２を含む本発明によるキャリア２００の他の模範的実施形態を示す。ダイ２０８の上面に形成された信号入出力パッド２１０がベース２０２の表面２０４上にエッチングされたランドマーク２１１に対する共通平面内の所定の場所に存在するように、ダイピック機はパッド２０６上にダイ２０８を位置決めする。接着剤は、パッド２０６上の適正位置にダイ２０８を仮に保持するが、テストの後にダイピック機がダイ２０８をパッド２０６から持上げるようにさせる。簡略化するため、キャリヤ２００をダイ２０８の３×３アレイを保持するサイズに作っているが、ダイのより大きなまたは小さなアレイを保持するように作ることもできる。ウェーハ状態のダイに同様の一連の処理工程を行うのに使用される機器と実質的に類似した機器を用いて、キャリア２００に搭載されたダイ２０８に一連のテストおよびバーンイン処理を行う場合がある。しかしながら、ウェーハ上のダイのすべてに各処理工程を行わなければならないが、ダイに次の処理工程を行う前に、ダイピック機は、他のダイをいずれかの処理工程に不合格になったいずれかのダイ２０８に代えることが可能であり、これにより処理機器の使用効率を増加させる。
【００４７】
あるいは、図２１に示すように、キャリア２００は、ダイ２０８の表面のパッドにアクセスする探針２１４を含む可動蓋２１２を含むことができる。蓋２１２とベース２０２の間に適切なガスケット２１６を設けた場合、空間を蓋とベースとの間に退避させることにより、カバー２１２をキャリヤベース２０２上に保持することができる。蓋２１２を介して延びるトレースおよびビアを、例えば、蓋２１２表面上のコンタクトパッド（図示せず）または蓋２１２表面に取り付けたケーブルコネクタ（図示せず）まで延長させて、外部試験機器に探針２１４への信号アクセスをさせることができる。探針２１４は、ベース２１２またはダイ２０８表面の信号パッドのうちのいずれかに取り付けることができる。ダイ２０８をパッド２０６に接合するために接着剤を使用する代わりに、図６のキャリヤ５０のベース５４のものと同様のベース２０２内の真空チャネル（図示せず）を備えて、ダイ２０８を適正位置に保持することができる。
【００４８】
前述の明細および図面は、本発明を実施する最良の形態の例示的実施形態を示しており、示された最良の形態の要素および工程は、添付した請求項を詳述する本発明の要素および工程を例示するものである。しかしながら、添付した請求項は、本明細書で図示した本発明の模範的実施形態の要素およびステップを含む、請求項のいずれのひとつに記載された要素およびステップの組み合わせを含む本発明を実施する形態に適用されることを意図するものである。
【図面の簡単な説明】
【００４９】
【図１】図１は、修復可能なランダムアクセスメモリ（ＲＡＭ）を有する集積回路ダイの製造、パッケージ化およびテストを行うための従来技術の典型的処理の流れを示す流れ図である。
【図２】図２、３は、フリップチップモジュールに搭載されるべき品質保証ダイの製造を行う従来技術の典型的工程を示す流れ図である。
【図３】図２、３は、フリップチップモジュールに搭載されるべき品質保証ダイの製造を行う従来技術の典型的工程を示す流れ図である。
【図４】図４は、本発明の模範的実施形態によるダイキャリアの平面図である。
【図５】図５は、図４のキャリアの断面図である。
【図６】図６は、図４のキャリアの断面立面図である。
【図７】図７は、図４のキャリアおよびキャリアに保持されたダイへの信号アクセスを外部テスト機器に提供する、キャリア上に搭載された探針蓋の断面立面図である。
【図８】図８は、チャックに保持された図６のキャリア、および探針板組立体およびインターポーザを介してキャリアに保持されたダイへの信号アクセスを有する集積回路テスターを提供するキャリアに搭載された探針蓋の断面立面図である。
【図９】図９は、プローブカードを介して集積回路テスターによりアクセスされたキャリアにダイが保持された状態で、チャックに保持された図６のキャリアの断面立面図である。
【図１０】図１０は、本発明の他の模範的実施形態によるダイキャリアの断面立面図である。
【図１１】図１１、１２は、フリップチップモジュールに搭載されるべき品質保証ダイの製造を行う本発明の模範的実施形態による工程を示す工程流れ図である。
【図１２】図１１、１２は、フリップチップモジュールに搭載されるべき品質保証ダイの製造を行う本発明の模範的実施形態による工程を示す工程流れ図である。
【図１３】図１３は、従来技術によるいくつかの相互接続システムが、集積回路（ＩＣ）テスターの各チャネルとテスト中のＩＣ装置の個別パッドとをどのように結合させるかを示すブロック図である。
【図１４】図１４は、従来技術によるいくつかの相互接続システムが、１個のテスターチャネルとテスト中の１個以上のＩＣ装置のパッドとをどのように同時に接続させるかを示すブロック図である。
【図１５】図１５は、本発明の一実施形態によるキャリアが、１個のテスターチャネルとテスト中の１個以上のＩＣ装置のパッドとを現在どのように連結しているかを示すブロック図である。
【図１６】図１６は、本発明の他の模範的実施例によるダイキャリアの断面立面図である。
【図１７】図１７は、負荷基板に載置された図１６のダイキャリアの断面立面図である。
【図１８】図１８は、可動蓋が搭載されてダイをその中に格納する、図１６のダイキャリアの断面立面図である。
【図１９】図１９は、本発明の他の模範的実施形態によるダイキャリアの平面図である。
【図２０】図２０は、図１９のダイキャリアの断面立面図である。
【図２１】図２１は、図１９のダイキャリアおよびキャリアを覆う探針蓋の断面立面図である。
【図１】
2005530178.tif 000003
【図２】
2005530178.tif 000004
【図３】
2005530178.tif 000005
【図４】
2005530178.tif 000006
【図５】
2005530178.tif 000007
【図６】
2005530178.tif 000008
【図７】
2005530178.tif 000009
【図８】
2005530178.tif 000010
【図９】
2005530178.tif 000011
【図１０】
2005530178.tif 000012
【図１１】
2005530178.tif 000013
【図１２】
2005530178.tif 000014
【図１３】
2005530178.tif 000015
【図１４】
2005530178.tif 000016
【図１５】
2005530178.tif 000017
【図１６】
2005530178.tif 000018
【図１７】
2005530178.tif 000019
【図１８】
2005530178.tif 000020
【図１９】
2005530178.tif 000021
【図２０】
2005530178.tif 000022
【図２１】
2005530178.tif 000023
【手続補正書】
【提出日】平成17年2月18日(2005.2.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の個片化集積回路（ＩＣ）ベアダイを同時に保持し、ＩＣテスト機器に複数のダイの各ダイへの信号アクセスを提供するための装置であって、各ダイは平坦下面と、平坦上面およびダイの平坦上面に形成された複数のパッドを含み、ダイはパッドを介して信号を送受信し、キャリアは、
複数の凹部を有するベースであって、
各凹部が上部開口と平坦底面とを有し、
すべての凹部の平坦底面は共通平面上に存在し、
各凹部の平坦底面は個別ダイの平坦下面を保持し、その平坦寸法はすべてダイの平坦下面より実質的に大きいものである、ベースと、
ベース上に載置されたときに、各凹部の上部開口に延びる蓋と、
蓋がベース上に載置されたときに、各探針が蓋と凹部によって保持されたダイの上面に形成されたパッドのうちの個別の１個のパッドとの間に存在する、複数の弾性導電探針とを
含むことを特徴とする装置。
【請求項２】
各凹部の平坦底面は弾性材料を含むことを特徴とする、請求項１記載の装置。
【請求項３】
各ダイをピックアップして、ベース上に蓋が載置される前に、平坦の下面が凹部の底部の平坦面に存在するように、凹部の個別の１個内に各ダイを載置する載置手段をさらに含むことを特徴とする、請求項１記載の装置。
【請求項４】
ベースが基準特性を含み、
ベース上に蓋が載置される前に、載置手段が基準特性の位置を光学的に識別し、ダイ平坦上部面上に形成されたパッドが識別された基準特性に関する所定位置になるように、凹部の個別の１個内に各ダイを載置することを特徴とする、請求項３記載の装置。
【請求項５】
ベース上に蓋が載置されたときに、蓋およびベースが探針、ダイおよび凹部を含む空間の境界を規定し、
装置は、前記空間から空気を除去する手段をさらに含むことを特徴とする、請求項１記載の装置。
【請求項６】
ベースは、ベース上に蓋が載置されたときに蓋とベースとの間に密閉を提供するガスケットを含むことを特徴とする、請求項５記載の装置。
【請求項７】
ベースは、凹部の個別の１個の平坦底部までそれぞれ延びる複数のチャネルと、チャネル中に部分的真空を選択的に創出して凹部の平坦底部上の適正位置にダイを保持する力を印加する手段と、チャネル内の部分的真空を選択的に開放して凹部の平坦底部上の適正位置にダイを保持する力を終了させる手段とを、さらに備えることを特徴とする、請求項１記載の装置。
【請求項８】
凹部内に載置された各ダイの平坦下面を、それが載置された凹部の平坦底部に接合させる接着剤をさらに含むことを特徴とする、請求項１記載の装置。
【請求項９】
蓋に搭載されたケーブルコネクタと、
ケーブルコネクタを探針に連結するための蓋に形成された信号経路と、
ケーブルコネクタとＩＣテスト機器との間に信号経路を提供するためのケーブルコネクタに接続されたケーブルとを、
さらに含むことを特徴とする、請求項１記載の装置。
【請求項１０】
蓋が、
平面と、
平面に搭載された複数の第２のパッドと、
複数の信号経路とを含み、それぞれが探針の個別の１個に対応し、第２パッドのうちの１個とその対応する探針の蓋上の接触点との間に蓋を介して延びている
ことを特徴とする、請求項１記載の装置。
【請求項１１】
第２パッドをＩＣテスト機器に連結する信号経路をさらに含むことを特徴とする、請求項１０記載の装置。
【請求項１２】
探針はスプリングコンタクトを含むことを特徴とする、請求項１記載の装置。
【請求項１３】
スプリングコンタクトは蓋に取り付けられていることを特徴とする、請求項１２記載の装置。
【請求項１４】
スプリングコンタクトはダイの上面上のパッドに取り付けられていることを特徴とする、請求項１２記載の装置。
【請求項１５】
探針は蓋上に形成された弾性バンプであることを特徴とする、請求項１記載の装置。
【請求項１６】
ベースを実質的に一定の温度に維持するように、ベースに対して熱を選択的に供給するためにベースに取り付けられた手段をさらに含むことを特徴とする、請求項１記載の装置。
【請求項１７】
複数の個片化集積回路（ＩＣ）ベアダイを同時に保持し、ＩＣテスト機器に複数のダイの各ダイへの信号アクセスを提供するための装置であって、各ダイは平坦面と、平坦上面およびダイが信号を送受信するダイの平坦上面に形成された複数のパッドを含み、キャリアは、
複数の同一平面領域を有するベースであってそれぞれがダイの個別の１個、
ダイの下面を保持するベースと、
ベース上に載置されると、共通平面領域によって引かれる各ダイ上に延びる蓋と、
蓋がベース上に載置されたときに、蓋と同一平面領域によって保持された各ダイの上面に形成されたパッドの個別の１個との間にそれぞれ探針が存在する複数の弾性導電探針と、
各ダイをピックアップして、蓋がベース上に載置される前に同一表面領域の個別の１個にダイの平坦底面を載置する載置手段と
を含むことを特徴とする、装置。
【請求項１８】
ベースが基準特性を含み、
載置手段が基準特性の位置を光学的に識別して、ダイの平坦上部面に形成されたパッドが識別された基準特性に関する所定位置になるように、各ダイを同一平面領域の個別の１個に載置することを特徴とする、請求項１７記載の装置。
【請求項１９】
蓋がベース上に載置されたときに、蓋およびベースが、探針およびダイを含む空間に境界を画成し、
装置は空間から空気を除去する手段をさらに含むことを特徴とする、請求項１７記載の装置。
【請求項２０】
ベースは、ベースに蓋が載置されたときに、蓋とベースとの間に密閉を提供するガスケットを含むことを特徴とする、請求項１９記載の装置。
【請求項２１】
ベースは、同一表面領域の個別の１個までそれぞれ延びる複数のチャネルを含み、
装置はさらに、チャネル内に部分的真空を選択的に創出し、これによってダイを同一表面領域に適正位置に保持する力を印加する手段と、チャネル内の部分的真空を選択的に開放してダイを同一表面領域の適正位置に保持する力を終了させる手段とを含むことを特徴とする、請求項１７記載の装置。
【請求項２２】
各ダイの平坦下面をそれが載置される同一表面領域に接合する接着剤を装置がさらに含むことを特徴とする、請求項１７記載の装置。
【請求項２３】
ベースを実質的に一定温度に維持するように、熱を選択的にベースに供給するために、ベースに取り付けられた手段をさらに含むことを特徴とする、請求項１７記載の装置。
【請求項２４】
半導体ウェーハ上に形成された複数の集積回路（ＩＣ）ダイを処理する方法であって、各ダイは、下面、上面および上面上に存在する複数のパッドを有し、ダイは、パッドを介してテスト信号を受信し応答信号を送信でき、前記方法は、
ａ．ウェーハを切断してダイに個片化するステップと、
ｂ．ベース上のランドマークの位置を識別するステップと、
ｃ．ダイ上面のパッドが共通平面に存在した状態、およびランドマークの識別された位置に関するその平面内に各パッドが所定位置を占める状態でベースがダイを保持するように、ダイの１個を個別にピックアップし、その下面がベースに載っている状態にダイの各１個を載置するステップと、
ｄ．同時にベース上に保持されたダイの上面上のパッドを導電探針に接触させるステップと、
ｅ．テスト信号をダイに送信してダイが生成した応答信号を探針およびパッドを介して受信することにより、ベース上に保持されたダイの第１テストを行い、応答信号を処理してどのダイが欠陥品であるかを判定するステップと、
を含むことを特徴とする方法。
【請求項２５】
ｆ．ベース上に保持されたダイを所定の温度に加熱するステップをさらに含むことを特徴とする、請求項２４記載の方法。
【請求項２６】
ステップｅおよびｆは同時に実行されることを特徴とする、請求項２５記載の方法。
【請求項２７】
ランドマークの位置は光学的に識別されることを特徴とする、請求項２５記載の方法。
【請求項２８】
ｆ．ベース上に保持されたダイの上面上のパッドとの接触から探針を外すステップと、
ｇ．ステップｅにおいて欠陥品と判明した各ダイを、そのベース上の位置から取り外して、ベース上の同じ位置に他のダイを載置するステップとをさらに含むことを特徴とする、請求項２４記載の方法。
【請求項２９】
ｈ．ステップｇに続いて、ベース上に保持されたダイの上面上のパッドを導電探針に同時に接触するステップと、
ｉ．その後、テスト信号をダイに送信してダイで生成された応答信号を探針およびパッドを介して受信することにより、ベース上に保持されたダイに第２テストを実施し、受信した応答信号を処理してそのダイのうちどれが欠陥品であるか判定するステップとをさらに含むことを特徴とする、請求項２８記載の方法。
【請求項３０】
ダイ上面上のパッドが低インピーダンス故障を通じて固定電位源に連結されていることを応答信号が示しているという理由により、ステップｅにおいてダイが欠陥品であると判定され、
ステップｅにおいて、低インピーダンス経路を介してパッドを共通ノードに接続した後、前記テスト信号の少なくともひとつを共通ノードに送信することにより、ダイの上面上の複数のパッドにテスト信号のうちの少なくともひとつを同時に送信し、それにより低インピーダンス経路がテスト信号を複数のパッドに同時に転送することを特徴とする、
請求項２９記載の方法。
【請求項３１】
半導体ウェーハ上に形成された複数の集積回路（ＩＣ）ダイを処理する方法であって、各ダイは、下面、上面および上面上に存在する複数のパッドを有し、ダイは、パッドを介してテスト信号を受信し応答信号を送信でき、前記方法は、
ａ．半導体ウェーハ上に形成されたダイ表面上のパッドと導電パッドと導電探針に同時に接触させるステップと、
ｂ．テスト信号をダイに送信してダイにより生成された応答信号を探針およびパッドを介して受信することにより、半導体ウェーハ上に形成されたダイに第１テストを実行し、応答信号を処理してどのダイが欠陥品であるかを判定するステップと、
ｃ．ウェーハを切断してダイを個片化するステップと、
ｄ．ベース上のランドマークの位置を識別するステップと、
ｆ．ダイ上面のパッドが共通平面に存在した状態、およびランドマークの識別された位置に関するその共通平面内に各パッドが所定位置を占める状態でベースがダイを保持するように、ダイの各１個を個別にピックアップし、その下面がベースに載っている状態にダイの１個を載置するステップと、
ｇ．同時にベース上に保持されたダイの上面上のパッドを導電探針に接触させるステップと、
ｈ．テスト信号をダイに送信してダイが生成した応答信号を探針およびパッドを介して受信することにより、ベース上に保持されたダイの第２テストを行い、応答信号を処理してどのダイが欠陥品であるかを判定するステップと、
を含むことを特徴とする、方法。
【請求項３２】
ランドマークの位置が光学的に識別されることを特徴とする、請求項３１記載の方法。
【請求項３３】
ｆ．ステップｅに続いて、ベース上に保持されたダイを所定の温度に加熱することを特徴とする、請求項３２記載の方法。
【請求項３４】
ｉ．ステップｈと同時に、ベース上に保持されたダイを所定の温度に加熱するステップをさらに含むことを特徴とする、請求項３２記載の方法。
【請求項３５】
ｉ．ベース上に保持されたダイの上面上のパッドとの接触から探針を外すステップと、
ｊ．ステップｅにおいて欠陥品と判明した各ダイを、そのベース上の位置から取り外して、ベース上の同じ位置に他のダイを載置するステップとをさらに含むことを特徴とする、請求項３１記載の方法。
【請求項３６】
ｋ．ステップｇに続き、同時にベース上に保持されたダイの上面のパッドを導電探針に接触させるステップと、
ｌ．その後、テスト信号をダイに送信してダイで生成された応答信号を探針およびパッドを介して受信することにより、ベース上に保持されたダイに第３テストを実施し、受信した応答信号を処理してそのダイうちどれが欠陥品であるか判定するステップとをさらに含むことを特徴とする、請求項３５記載の方法。
【請求項３７】
ステップｈにおいて前記ダイのうち少なくとも１個が、ダイ上面上のパッドが低インピーダンス故障を通じて固定電位源に連結されていることを応答信号の処理が示しているという理由により、欠陥品であると判定され、
ステップｈにおいて、低インピーダンス経路を介してパッドを共通ノードに接続した後、前記テスト信号の少なくともひとつを共通ノードに送信することにより、ダイの上面上の複数のパッドにテスト信号のうちの少なくともひとつを、同時に送信し、それにより低インピーダンスがテスト信号を複数のパッドに同時に転送することを特徴とする、請求項３１記載の方法。
【国際調査報告】
2005530178.tif 000024
2005530178.tif 000025
2005530178.tif 000026