(57)【要約】通信システムに使用するデータビットのセットを並列に符号化するための方法および装置。符号化されるデータビットのセットは、２個のサブセットに分割され、このサブセットは、第２サブセットを使用して並列に符号化される第１サブセットを有する。また、第１サブセットは、データビットセットの直前のセットのサブセットを使用して並列に符号化される。並列符号化は、多数の単一ビットサブモジュールを利用する符号化モジュールを使用することにより実現される。サブモジュールはそれぞれ、第１サブセットおよび第２サブセットまたは直前のデータセットのサブセットのうちのいずれかから、単一ビットを受信する。各単一ビットモジュールは、第１サブセットの単一ビットおよび直前のデータセットのサブセットの第２サブセットのいずれかの畳み込み符号化から、一対の出力ビットを生成する。
2005535190.tif 000002
【特許請求の範囲】
【請求項１】
通信装置において使用する複数のデータビットを符号化する方法であって、該方法は、
ａ）符号化のためのデータのセットを受信するステップと、
ｂ）データビットの前記セットのサブセットを、別のデータビットのサブセットを他の少なくとも１個を使用して、並列に符号化し、出力ビットの少なくとも１個の第１セットを生成するステップと、
ｃ）前のデータビットのサブセットの少なくとも１個を使用して、データビットの前記セットの前記サブセットを並列に符号化し、出力ビットの少なくとも１個の第２セットを生成するステップであって、前のデータビットのセットのサブセットである、前記前のサブセットまたはそれぞれは、前記ステップと
を含むことを特徴とする方法。
【請求項２】
前記符号化は、畳み込み符号化であることを特徴とする、請求項１記載の方法。
【請求項３】
データビットの前記セットは、２個のサブセットに分割されることを特徴とする、請求項１記載の方法。
【請求項４】
データビットの前記セットの前記サブセットは、データビットの前記セットの他方のサブセットを使用して、ステップｂ）において符号化されることを特徴とする、請求項３記載の方法。
【請求項５】
前記少なくとも１個の前のサブセットは、前のデータビットのセットの単一サブセットを含み、前記単一サブセットは、前記前のデータビットのセットに関して符号化されなかったサブセットであることを特徴とする、請求項４記載の方法。
【請求項６】
通信システムにおいて使用するデータビットのセットを符号化する方法であって、該方法は、
ａ）データビットのセットの前記セットの第１および第２サブセットを受信するステップと、
ｂ）前記第２サブセットを使用して、前記第１サブセットの畳み込み符号化を行って、出力ビットの第１セットを生成するステップと、
ｃ）直前のデータビットのセットの前のサブセットを使用して、前記第１サブセットの畳み込み符号化を行って、出力ビットの第２セットを生成するステップと、
ｄ）前記前のサブセットを、次のデータビットのセットで使用するデータビットの前記セットの前記第２サブセットで置き換えるステップとを含み、
ステップｂ）およびｃ）はビット状の並列形態で実行されることを特徴とする方法。
【請求項７】
前記ステップｂ）およびｃ）は、同時に実行されることを特徴とする請求項６記載の方法。
【請求項８】
出力ビットの前記第２セットからの有用ビットの数は、所定の畳み込み率により決定されることを特徴とする請求項６記載の方法。
【請求項９】
通信システムにおいて使用するデータビットのセットを符号化する装置であって、該装置は、
―データビットの前記セットの第１サブセットを受信して記憶する第１受信手段と、
―データビットの前記セットの第２サブセットを受信して記憶する第２受信手段と、
―直前のデータビットのセットのサブセットを記憶する記憶手段と、
―データビットのサブセットを畳み込み符号化する第１符号化手段であって、前記第１受信手段および前記第２受信手段からの入力を受信して出力ビットの第１セットを生成する前記第１符号化手段と、
―データビットのサブセットを畳み込み符号化する第２符号化手段であって、前記第１受信手段および前記記憶手段からの入力を受信して出力ビットの第２セットを生成する前記第２符号化手段と、
―前記第２受信手段の内容を、前記記憶手段に記憶する切換手段と、
を備え、前記記憶手段および前記切換手段は、出力ビットの前記第１および第２セットが生成された後に起動することを特徴とする装置。
【請求項１０】
前記第１符号化手段および前記第２符号化手段は、双方とも並列ビット状の形態で符号化を行うことを特徴とする、請求項９記載の方法。
【請求項１１】
前記第１符号化手段および前記第２符号化手段は、同時に作動することを特徴とする、請求項９記載の方法。
【請求項１２】
前記第１符号化手段は、複数の単一ビットサブモジュールを含む符号化モジュールを含み、前記単一ビットサブモジュールのそれぞれは、前記第１サブセットおよび前記第２サブセットの単一ビットを受信し、前記第２サブセットを使用して前記単一ビットを畳み込み符号化することにより生成される２個の出力ビットを生成することを特徴とする、請求項９記載の装置。
【請求項１３】
前記第２符号化手段は、複数の単一ビットサブモジュールを含む符号化モジュールを含み、前記単一ビットサブモジュールのそれぞれは、前記第１サブセットおよび前記直前のデータビットのセットの前記サブセットの単一ビットを受信し、前記直前のデータビットのセットの前記サブセットを使用して前記単一ビットを畳み込み符号化することにより生成される２個の出力ビットを生成することを特徴とする、請求項９記載の装置。
【請求項１４】
前記単一ビットサブモジュールのそれぞれは、前記単一ビットと前記第２サブセットの所定ビットとの間で、ＸＯＲ演算を実行することを特徴とする、請求項９記載の装置。
【請求項１５】
前記単一ビットサブモジュールのそれぞれは、前記単一ビットと直前のデータビットのセットの前記サブセットの特定の所定ビットとの間で、ＸＯＲ操作を実行する特徴とする請求項１３記載の装置。
【請求項１６】
通信装置において使用するデータビットのカレントセットを符号化するシステムであって、該装置は、
―データビットの前記カレントセットのサブセットを符号化する少なくとも２個の符号化段階であって、前記少なくとも２個の符号化段階のそれぞれは、
―データビットの前記カレントセットの第１サブセットを受信して記憶する第１受信手段と、
―データビットのサブセットを記憶する記憶手段であって、データビットの前記サブセットは、
―データビットの前記カレントセットの第２サブセットおよび
―前に受信されたデータビットのセットのサブセットとを含む群から選択されたものである前記記憶手段と、
―前記記憶手段の内容を使用して、前記第１の受信手段の内容を符号化して出力ビットのセットを生成する符号化手段とを含み、
少なくとも１個の符号化段階は、前記記憶手段における記憶し、データビットの前記カレントセットのサブセットを符号化するために、他の符号化段階からデータビットのサブセットを受信することを特徴とするシステム。
【請求項１７】
符号化手段はそれぞれ、並列ビット状の形態で符号化を行うことを特徴とする、請求項１６記載のシステム。
【請求項１８】
前記符号化段階のそれぞれは、他の符号化段階に同時に作動することを特徴とする、請求項１６記載のシステム。
【請求項１９】
前記符号化手段は符号化モジュールを含み、符号化モジュールは、
複数の単一ビットサブモジュールを含み、前記単一ビットサブモジュールはそれぞれ、データビットの前記サブセットおよび前記第１サブセットの単一ビットを受信し、前記単一ビットサブモジュールはそれぞれ、データビットの前記サブセットを使用して、データビットの前記単一ビットを畳み込み符号化することにより生成される２個の出力ビットを生成することを特徴とする、請求項１６記載のシステム。
【請求項２０】
単一ビットサブモジュールはそれぞれ、前記単一ビットとデータビットの前記サブセットの所定ビットとの間で、ＸＯＲ演算を実行する組み合わせ論理回路を含むことを特徴とする、請求項１９記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の属する分野）
本発明は、無線通信の分野に関し、詳細には、無線通信システムで使用する情報のセットを符号化する方法および装置に適用可能であるが、これに限らない。
【背景技術】
【０００２】
（発明の背景）
最近の遠距離通信革命は、通信に関するすべての技術に発展をもたらした。無線通信技術は、導入、利用のみならずその発展においても、顕著な成長が見られる分野のひとつである。残念ながら、無線技術の分野で完全には開発または検討されていない領域のひとつとして、無線受信機に対する無線送信に先行して無線装置においてデータを符号化するときの速度がある。この符号化は、受信機において順エラー訂正（ＦＥＣ）技術を行うのに必要である。このようなＦＥＣ技術は、データが無線送信された際に、データに入り込む可能性のあるエラーの訂正を可能にする。
【０００３】
このような符号化のひとつとして、畳み込み符号化があり得る。（データにおけるエラー訂正冗長性を含むことを可能にするためにする入力されたものよりも多いデータの符号化生成を有する）符号化データは、受信機によって受信されると、復号器によって復号される。通常、このような復号器は、どのような形にせよ、周知のビタビ復号化方法を用い、元のデータを回復する。しかしながら、伝送速度および復号速度がますます高速化してきているのにもかかわらず、復号は未だに直列ビット状の形態で行われている。基本的に、符号化するデータは直列に符号器に供給され、その結果としての符号化データもまた直列に出力される。この手法は、Ｖｉｔｅｒｂｉに対する米国特許５，１９３，０９４号、岡本に対する米国特許５，７８７，１２１号および米国特許出願公開２００１００８０２２Ａ１（Ｋｏｋｕｒｙｏら）に見ることができる。岡本は、並列形態に配列した多数の並列符号化器を使用して、畳み込み符号器の疑似並列を実現しようと試みていることに留意されたい。
【０００４】
上記開示のうちの少なくともひとつが直列畳み込み符号化の問題点を解決しようと試みているが、実際に成功したものはひとつもない。畳み込み符号化器を使用する際の問題のひとつは、符号化速度を速めるために符号器で使用するクロック信号の速度を速める点にある。残念ながら、このような手法は、消費電力の増加に繋がるばかりでなく、装置の温度が段階的に増加し、設計を実現するときに回路レイアウトがさらに複雑になるということに繋がる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記問題の解決策として理想的なのは、畳み込み符号器を並列に実現することである。このような符号器は、ビット状に並列な形態でデータを符号化することになろう。
【０００６】
本発明は、従来技術に代わるものを提供して従来技術の欠点を少なくとも緩和することを目的とする。
【課題を解決するための手段】
【０００７】
（発明の開示）
本発明は、通信システムに使用するデータビットのセットを並列に符号化する方法および装置に関する。符号化されるデータビットのセットは、２個のサブセットに分割され、サブセットは、第２サブセットにより並列に符号化される第１サブセットを有する。第１サブセットもまた、直前のデータビットのセットのサブセットを使用して並列に符号化される。並列符号化は、多数の単一ビットサブモジュールを利用する符号化モジュールを使用することにより実現される。サブモジュールはそれぞれ、第１サブセットおよび第２サブセットまたは直前のデータセットのサブセットのうちのいずれかから、単一ビットを受信する。単一ビットサブモジュールはそれぞれ、第２サブセットまたはデータセットの直前のサブセットのうちのいずれかを使用して、第１サブセットの単一ビットの畳み込み符号化から出力ビット対を生成する。多数の単一ビットサブモジュールは並列に作動して、出力データビットのセットを同時かつ集合的に生成する。
【０００８】
第１の態様において本発明は、通信装置において使用する複数のデータビットを符号化する方法であって、該方法は、
ａ）符号化のためのデータのセットを受信するステップと、
ｂ）データビットの前記セットのサブセットを、別のデータビットのサブセットの少なくとも１個を使用して、並列に符号化し、出力ビットの少なくとも１個の第１セットを生成するステップと、
ｃ）前のデータビットのサブセットの少なくとも１個を使用して、データビットの前記セットの前記サブセットを並列に符号化し、出力ビットの少なくとも１個の第２セットを生成するステップであって、前のデータビットのセットのサブセットである、前記前のサブセットまたはそれぞれは、前記ステップと
を含むことを特徴とする方法を提供する。
【０００９】
第２の態様において本発明は、通信システムにおいて使用するデータビットのセットを符号化する方法であって、該方法は、
ａ）データビットのセットの前記セットの第１および第２サブセットを受信するステップと、
ｂ）前記第２サブセットを使用して、前記第１サブセットの畳み込み符号化を行って、出力ビットの第１セットを生成するステップと、
ｃ）直前のデータビットのセットの前のサブセットを使用して、前記第１サブセットの畳み込み符号化を行って、出力ビットの第２セットを生成するステップと、
ｄ）前記前のサブセットを、次のデータビットのセットで使用するデータビットの前記セットの前記第２サブセットで置き換えるステップとを含み、
ステップｂ）およびｃ）はビット状の並列形態で実行されることを特徴とする方法を提供する。
【００１０】
第３の態様において本発明は、通信システムにおいて使用するデータビットのセットを符号化する装置であって、該装置は、
―データビットの前記セットの第１サブセットを受信して記憶する第１受信手段と、
―データビットの前記セットの第２サブセットを受信して記憶する第２受信手段と、
―直前のデータビットのセットのサブセットを記憶する記憶手段と、
―データビットのサブセットを畳み込み符号化する第１符号化手段であって、前記第１受信手段および前記第２受信手段からの入力を受信して出力ビットの第１セットを生成する前記第１符号化手段と、
―データビットのサブセットを畳み込み符号化する第２符号化手段であって、前記第１受信手段および前記記憶手段からの入力を受信して出力ビットの第２セットを生成する前記第２符号化手段と、
―前記第２受信手段の内容を、前記記憶手段に記憶する切換手段と、
を備え、前記記憶手段および前記切換手段は、出力ビットの前記第１および第２セットが生成された後に起動することを特徴とする装置を提供する。
【００１１】
第４の態様において本発明は、通信装置において使用するデータビットのカレントセットを符号化するシステムであって、該装置は、
―データビットの前記カレントセットのサブセットを符号化する少なくとも２個の符号化段階であって、前記少なくとも２個の符号化段階のそれぞれは、
―データビットの前記カレントセットの第１サブセットを受信して記憶する第１受信手段と、
―データビットのサブセットを記憶する記憶手段であって、データビットの前記サブセットは、
―データビットの前記カレントセットの第２サブセットおよび
―前に受信されたデータビットのセットのサブセットとを含む群から選択されたものである前記記憶手段と、
―前記記憶手段の内容を使用して、前記第１の受信手段の内容を符号化して出力ビットのセットを生成する符号化手段とを含み、
少なくとも１個の符号化段階は、前記記憶手段における記憶し、データビットの前記カレントセットのサブセットを符号化するために他の符号化段階からデータビットのサブセットを受信することを特徴とするシステムを提供する。
【発明を実施するための最良の形態】
【００１２】
（好ましい実施形態の詳細な説明）
図１を参照すると、並列符号化システム５のブロック図が示されている。記憶手段４０が第２受信手段３０に接続されているのに対し、バス１０は、第１受信手段２０および第２受信手段３０に入力する。第１符号化モジュール５０（第１符号化手段ともいう）は、第１受信手段２０および第２受信手段３０に接続されている。第２符号化手段６０（第２符号化手段６０ともいう）は、記憶手段４０および第１受信手段２０に接続されている。
【００１３】
動作中、符号器システム５は、バス１０を介して、符号化されるデータビットのカレントセットを並列に受信する。データビットのカレントセット（ＣＵＲＲＥＮＴ［１１：０］）は２個のサブセットに分割され、このサブセットは、第１受信手段２０へ供給される第１サブセットおよび第２受信手段３０が始まる第２サブセットを有する。記憶手段４０は、直前のデータビットのセットのサブセット（ＰＲＥＶＩＯＵＳ［１１：６］）を記憶する。データビットのカレントセットが一旦、第１および第２受信手段に記憶されると、これらのセットは、第１および第２符号化モジュール５０、６０へ送出され、第１符号化モジュール５０は、データビットのカレントセットの第１および第２サブセットを受信する。第２符号化モジュール６０は、第１サブセットおよび記憶手段４０に記憶されたサブセットを受信する。次に、符号化モジュール５０、６０は、第２サブセットおよび記憶手段４０に記憶されたサブセットを使用して、並列ビット形状の形態で、第１サブセットを符号化する。符号化モジュールはそれぞれ独立して出力ビットのセットを生成し、このセットは、全体として見ると符号器システム５の出力を含んでいる。次に、符号化システム出力は、処理の次段階への搬送するための他のバス（図示せず）に供給されることができる。
【００１４】
本発明の本実施形態に関しては、畳み込み符号化は符号化モジュール５０、６０で実行されることに留意されたい。さらに、本実施形態に関しては、バス１０は、サブセットがそれぞれ６データビットを有する１２ビットのカレントセットを搬送する１２ビットバスである。１２ビットのカレントセットの６ＭＳＢ（最上位ビットＣＵＲＲＥＮＴ［１１：６］）が第２受信手段３０によって供給されて記憶されるのに対し、１２ビットのカレントセットの６ＬＳＢ（最下位ビットＣＵＲＲＥＮＴ［５：０］）は、第１受信手段２０によって供給されて、記憶される。データビットの新しいカレントセットが第２受信手段に記録されるとき、記憶手段４０は、第２受信手段３０に記憶された第２サブセット（ＰＲＥＶＩＯＵＳ［１１：６］）を受信する。第２受信手段３０の内容を記憶するための切換手段は、記憶手段４０に記録されることができる。あるいは、出力データビットのセットが生成されるとすぐに、切換／記憶を行うこともできる。符号器システムを開始するために、記憶手段４０のコンテンツとしてオールゼロを設定する。
【００１５】
畳み込み符号化および図示した実施形態に関して、符号化モジュールはそれぞれ、１２ビット出力セットを生成することにさらに留意されたい。さらに、記憶手段４０および第１、第２受信手段２０、３０は、レジスタあるいは適切なフリップフロップ回路として構成することができる。そして、サブセットはレジスタまたはフリップフロップに並列に記録することができ、また符号化モジュール５０、６０に並列に供給することができる。
【００１６】
図示した実施形態において、符号化モジュール５０、６０に関して、符号化モジュールはそれぞれ１２データ入力―データビットのカレントセットの６ビットサブセットおよびカレントセットまたは直前のデータビットのセットのいずれかの６ビットサブセット−を有する。前に説明したように、１２データビットの出力セットは、符号化モジュールのそれぞれから発生する。
【００１７】
各符号化モジュールは、図２に示したように実現することができる。図２に見られるように、多数の単一ビット符号化サブモジュール７０Ａ−７０Ｆは、各サブモジュール受信７データ入力―第１サブセット（ＣＵＲＲＥＮＴ［５：０］）のうちのひとつ）からの単一ビットおよび第２サブセット（ＣＵＲＲＥＮＴ［１１：６］）または記憶手段（ＰＲＥＶＩＯＵＳ［１１：６］）に記憶された６ビットサブセットのうちのいずれか、と並存している。符号化される単一ビットは、他の６ビット入力を使用して符号化され、結果として２出力ビットになる。これらの出力ビット（ｘ［０］、ｙ［０］からｘ［５］、ｙ［５］）は、符号化モジュール用のビットの出力セットを含む。各サブモジュールは、符号化を行う組み合わせ論理回路を実現する。一実施形態において、ＩＥＥＥ８０２．１１ａまたはＨｉｐｅｒｌａｎ２ビットストリーム符号化のために実現される論理は同様のものである。これら２つの規格の方程式ｘおよびｙは、以下の通りである。
【００１８】
ｘ［ｎ］＝｛ＸＯＲ（ｉｎ，ｓ［４］，ｓ［３］，ｓ［１］，ｓ［０］}
ｙ［ｎ］＝｛ＸＯＲ（ｉｎ，ｓ［５］，ｓ［４］，ｓ［３］，ｓ［０］}
なお、ｎはカレントビットからのｎ番目の入力ビットであり、
ｓ［ａ］＝単一ビット符号化サブモジュールへの６ビット入力からのｎ番目のビットである。
【００１９】
従って、論理は、図３に示すように単純化することが可能である。図３のＸＯＲゲートはそれぞれ、５個の入力を有し、特に、上に示した論理式を実行する。しかしながら、単一ビット符号化モジュールによって、他の組み合わせ回路および他の符号化方式を実現することもできる。これを図示するために、図４は、７個の入力と２個の出力を有するサブモジュールを示す。このとき、組み合わせ回路が適切に構成される限りにおいて、サブモジュールをどのような符号化方式で実現することも可能である。
【００２０】
それ故、上記の思想および設計により、並列ビット状の形態で、カレントデータビットのセットを符号化することが可能となる。図５のシステム５は、その能力を拡張するために、２段階符号化システムとして見ることができ、各段階は、３個の要素、すなわち第１受信手段（受信手段２０等）、記憶手段（受信手段３０または記憶手段４０等）、および第１受信手段において記憶手段のデータを使用してデータ符号化を行う符号化モジュールを有する。それ故、多段階をカスケード接続するか、あるいは並列配置するかして、データビットの多数のビットセットを符号化する。さらに、カスケード接続は単に、連続段にカスケード接続された出力ビットに関してのみ必要とされるものでもない。また、カレント入力サブセット（ＣＵＲＲＥＮＴ［１１：６］等）が後のステップにおいて後段により、引き続いて使用される（ＰＲＥＶＩＯＵＳ［１１：６］になる等）、上記に説明した実施形態におけるように、入力をカスケード接続することもできる。
【００２１】
上記実施形態は、データビットのセットを畳み込み符号化するが、単一ビット符号化モジュールにより使用される内部組み合わせ論理回路を変更または修正することにより、または上記に説明したように、符号化の段階の順序および／または位置を再配列することにより、他の符号化方式を使用することができる。また、１２ビットセットまたは６ビットサブセット以外の他のビット幅を使用することもできるので、留意されたい。さらに、符号化器システム５の結果としてのビットまたは出力ビットがすべて有効または有用でないように、設計を他の符号化方式に拡張することもできる。上記に説明した畳み込み方式に関して、符号化率が異なれば、生成される有効ビットまたは有用ビットの数も異なる。例を挙げると、1/2の符号化率については、符号化器システム５からの２４個の出力ビットすべてが有効または有用である。しかしながら、２／３の符号化率については、１８ＬＳＢビットのみが有効である。この符号化については、符号化モジュールで生成された出力セットの６ビットのみが有効である。３／４の符号化率については、全体のセット出力の１６ＬＳＢビットのみが有効である。このように、符号化モジュール５０により生成された出力セットのうち４ビットのみが有効である。
【００２２】
本発明を理解すれば、上記の代替の構造および実施形態または変更を着想することができ、それはすべて添付の請求項において規定される本発明の範囲内にあるものとする。
【図面の簡単な説明】
【００２３】
添付の図面を参照して、以下の詳細な説明を考察することにより、本発明のよりよい理解が得られるであろう。
【図１】図１は、本発明の一実施形態による符号化システムのブロック図である。
【図２】図２は、図１における符号化器で使用される符号化モジュールの符号化のブロック図である。
【図３】図３は、図２において使用される単一ビット符号化サブモジュールにより実行される論理を示す論理図である。
【図４】図４は、図２の符号化モジュールにおいて使用される単一ビット符号化サブモジュールのブロック図である。
【図１】
2005535190.tif 000003
【図２】
2005535190.tif 000004
【図３】
2005535190.tif 000005
【図４】
2005535190.tif 000006
【国際調査報告】
2005535190.tif 000007
2005535190.tif 000008
2005535190.tif 000009