(57)【要約】【課題】  電気回路を互いに選択的に分離するための分離バリアを提供する。【解決手段】  「データアクセス配列」において使用するための電気的分離バリアは、高周波「ＨＦ」変成器２４を使用して分離を形成する。アナログ又はデジタルとすることができる入力信号は、変調器に接続される。変調器のアナログ出力は、「ＨＦ」変成器の入力に接続される。「ＨＦ」変成器の出力は、復調器の入力に接続される。単純な振幅変調を変調器において使用し、入力信号を「ＨＦ」変成器の作動周波数範囲に変調することができる。単純なローパスフィルタを復調器に組み込み、「ＨＦ」変成器によって生じた高調波歪みを取り除くことができる。復調器の出力信号は、入力信号と実質的に同じである。
2005525770.tif 000002
【特許請求の範囲】
【請求項１】
データアクセス配列に使用するための電気的分離バリアであって、
入力回路及び出力回路と、
２つのポートを有し、目標とする作動の周波数範囲を有する、前記入力回路及び出力回路間の電気的分離を形成するための「ＨＦ」変成器と、
入力及び出力を有する変調器と、
を組み合わせて含み、
前記変調器の入力は、前記入力回路に接続することができ、前記変調器は、該入力の信号を前記変成器の前記周波数範囲内の周波数に変調し、
前記変調器の出力は、前記変成器の第１のポートに接続されて該変成器に変調信号を供給し、
入力及び出力を有する復調器、
を更に組み合わせて含み、
前記復調器の入力は、前記変成器の第２のポートに接続され、前記復調器は、信号を該変成器の前記周波数範囲から前記出力回路が使用するための出力信号に復調する、
ことを特徴とする電気的分離バリア。
【請求項２】
前記変調器は、前記入力信号をクロック信号で掛け合わせるためにクロックに接続された乗算器を含み、
前記復調器は、前記変成器の出力を前記クロック信号で掛け合わせるためにクロックに接続された乗算器を含み、
前記復調器は、回復された信号から歪みを除去するためのローパスフィルタを含む、
ことを特徴とする請求項１に記載の電気的分離バリア。
【請求項３】
前記変調器への入力信号は、第１の１ビットデジタル信号であり、
前記変調器は、前記第１の１ビットデジタル信号を前記変成器の前記周波数範囲の周波数を有するアナログ入力信号に変換し、
前記復調器は、前記変成器の前記周波数範囲の周波数を有する信号を変換して前記第１の１ビットデジタル信号を回復する、
ことを特徴とする請求項１に記載の電気的分離バリア。
【請求項４】
電気的分離バリア上で送信するためにステータス又は制御信号をライン信号と多重化するためのマルチプレクサを更に含むことを特徴とする請求項１に記載の電気的分離バリア。
【請求項５】
前記復調器からの信号出力は、ステータス又は制御情報を含むことを特徴とする請求項４に記載の電気的分離バリア。
【請求項６】
前記第１の１ビットデジタル信号の少なくともある部分は、シグマ−デルタ技術を使用して発生されることを特徴とする請求項３に記載の電気的分離バリア。
【請求項７】
前記入力回路は、前記第１の１ビットデジタル信号を形成するためにデジタルステータス又は制御信号を第２の１ビットデジタル信号と多重化するためのマルチプレクサを含むことを特徴とする請求項３に記載の電気的分離バリア。
【請求項８】
前記出力回路は、前記第１の１ビットデジタル信号から、デジタルステータス又は制御信号と前記第２の１ビットデジタル信号とを抽出するためのデマルチプレクサを含むことを特徴とする請求項７に記載の電気的分離バリア。
【請求項９】
前記第２の１ビットデジタル信号は、シグマ−デルタ技術を使用して発生されることを特徴とする請求項８に記載の電気的分離バリア。
【請求項１０】
前記マルチプレクサは、前記デジタルステータス又は制御信号を整列させるためのフレーム発生回路を含むことを特徴とする請求項８に記載の電気的分離バリア。
【請求項１１】
前記デマルチプレクサは、前記デジタルステータス又は制御信号のアラインメントを検出するためのフレーム検出回路を含むことを特徴とする請求項８に記載の電気的分離バリア。
【請求項１２】
モデムシステムに電気的分離バリアを設ける方法であって、
モデムのデータアクセス配列部分に、所定の周波数作動範囲と入力ポート及び出力ポート高とを有する高周波変成器を設ける段階と、
入力信号を前記変成器の前記周波数作動範囲に変調し、該変調された第１の信号を該変成器の入力ポートに供給する段階と、
前記変成器の前記出力ポートから出力信号を取得する段階と、
前記入力信号を回復するために前記出力信号を復調する段階と、
を含むことを特徴とする方法。
【請求項１３】
前記入力信号は、１ビットデジタル信号であり、
前記入力信号を変調する段階は、高周波アナログ信号を形成するためにアナログクロック信号を前記１ビットデジタル信号で掛け合わせる段階を含み、
前記入力信号を回復するために前記出力信号を復調する段階は、前記高周波信号をアナログクロック乗算によって復調する段階を含む、
ことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記１ビットデジタル信号における少なくともいくつかのビットは、シグマ−デルタ技術を使用して得られることを特徴とする請求項１３に記載の方法。
【請求項１５】
ライン側回路とシステム側回路との間の電気的分離を形成するためにデータアクセス配列において使用するための電気的分離バリアであって、
「ＴＸ」信号のための入力及び出力回路の第１の対と、「ＲＸ」信号のための入力及び出力回路の第２の対と、
を組み合わせて含み、
前記第１の入力回路及び前記第２出力回路は、ライン側回路に配置され、前記第２の入力回路及び前記第１の出力回路は、システム側回路に配置され、
２つのポートを有し、目標とする作動の周波数範囲を有する、前記第１の対の入力及び出力回路間の電気的分離を形成するための第１の「ＨＦ」変成器と、
入力及び出力を有する第１の変調器と、
を更に組み合わせて含み、
前記第１の変調器の入力は、前記第１の対の入力及び出力回路の該入力回路に接続され、入力信号を前記第１の変成器の前記周波数範囲内の周波数に変調することができ、
前記第１の変調器の出力は、前記第１の変成器の前記第１のポートに接続されて、前記変調された信号を該第１の変成器に供給し、
入力及び出力を有する第１の復調器、
を更に組み合わせて含み、
前記第１の復調器の入力は、信号を前記第１の変成器の前記周波数範囲から前記第１の対の入力及び出力回路の該出力回路が使用するための出力信号に復調するために、該第１の変成器の前記第２のポートに接続され、
それによって、前記第１の変成器を通過する前記「ＲＸ」信号の高調波は、前記変調された信号の周波数範囲の外側に含まれ、
２つのポートを有し、目標とする作動の周波数範囲を有する、前記第２の対の入力及び出力回路間の電気的分離を形成するための第２の「ＨＦ」変成器と、
入力及び出力を有する第２の変調器と、
を更に組み合わせて含み、
前記第２の変調器の入力は、前記第２の対の入力及び出力回路の該入力回路に接続され、入力信号を前記第２の変成器の前記周波数範囲内の周波数に変調することができ、
前記第２の変調器の出力は、前記第２の変成器の前記第１のポートに接続されて、前記変調された信号を該第２の変成器に供給し、
入力及び出力を有する第２の復調器、
を更に組み合わせて含み、
前記第２の復調器の入力は、信号を前記第２の変成器の前記周波数範囲から前記第２の対の入力及び出力回路の該出力回路が使用するための出力信号に復調するために、該第２の変成器の前記第２のポートに接続され、
それによって、前記第２の変成器を通過する前記「ＴＸ」信号の高調波は、前記変調された信号の周波数範囲の外側に含まれる、
ことを特徴とする電気的分離バリア。
【請求項１６】
システム側回路とライン側回路との間の電気的分離を形成するためにデータアクセス配列において使用するための電気的分離バリアであって、
作動の目標とする周波数範囲を有し、第１のポート及び第２のポートを有する「ＨＦ」変成器と、
前記変成器の前記第１のポートに結合し、第１のベースバンド信号を前記目標とする周波数範囲内の第１のアナログ通過帯域信号に変調して該変調信号を該変成器に送信する第１の変調器と、
前記変成器の前記第２のポートに結合し、ライン側回路へ送信するために前記第１の通過帯域信号を復調して前記ベースバンド信号を回復する第１の復調器と、
を組み合わせて含むことを特徴とする電気的分離バリア。
【請求項１７】
前記第１の変調器は、第１の「ＨＦ」ハイブリッド回路を通じて前記変成器に結合され、
前記変成器は、第２の「ＨＦ」ハイブリッド回路を通じて前記第１の復調器に結合される、
ことを特徴とする請求項１６に記載の電気的分離バリア。
【請求項１８】
前記システム側回路は、（１）デジタルモデム信号をアナログ送信信号に変換するためのコーデックと、（２）アナログ制御信号及び前記アナログ送信信号を受信し、前記第１のベースバンド信号を形成するために該アナログ制御信号及び該アナログ送信信号を多重化する、前記第１の変調器に接続した第１のマルチプレクサとを含むことを特徴とする請求項１６に記載の電気的分離バリア。
【請求項１９】
前記第１の復調器の周波数を前記第１の変調器の周波数に固定するための、前記第２の「ＨＦ」ハイブリッド回路に接続されたクロック回復回路を含むことを特徴とする請求項１７に記載の電気的分離バリア。
【請求項２０】
前記ライン側回路は、第１の復調器に接続した第１のデマルチプレクサを含み、
前記復調器は、前記第１の通過帯域信号の周波数をシフトして元のベースバンドに戻し、
前記第１のデマルチプレクサは、前記アナログ制御信号を前記アナログ送信信号から分離する、
ことを特徴とする請求項１８に記載の電気的分離バリア。
【請求項２１】
前記ライン側回路は、アナログ受信信号を受信してアナログ送信信号を送信するための、通信ラインに結合した「ＬＦ」ハイブリッド回路を含むことを特徴とする請求項１６に記載の電気的分離バリア。
【請求項２２】
前記第２の「ＨＦ」ハイブリッド回路を通じて前記変成器の前記第２のポートに結合し、第２のベースバンド信号を前記目標とする周波数範囲内の第２のアナログ通過帯域信号に変調してそれを該変成器に送信する第２の変調器と、
前記第１の「ＨＦ」ハイブリッド回路を通じて前記変成器の前記第１のポートに結合し、前記システム側回路へ送信するために前記第２の通過帯域信号を復調して前記第２のベースバンド信号を回復する第２の復調器と、
を含むことを特徴とする請求項１７に記載の電気的分離バリア。
【請求項２３】
前記ライン側回路は、前記第２の変調器に接続してアナログステータス信号及びアナログ受信信号を受信する第２のマルチプレクサを含み、
前記マルチプレクサは、前記アナログステータス信号及び前記アナログ受信信号を結合して前記第２のベースバンド信号を形成する、
ことを特徴とする請求項２２に記載の電気的分離バリア。
【請求項２４】
前記システム側回路は、（１）アナログ受信信号をデジタルモデム信号に変換するためのコーデックと、（２）第２の復調器に接続した第２のデマルチプレクサとを含み、
前記復調器は、前記第２のアナログ通過帯域信号の周波数をシフトして元のベースバンドに戻し、
前記第２のデマルチプレクサは、前記アナログステータス信号を前記アナログ受信信号から分離する、
ことを特徴とする請求項２３に記載の電気的分離バリア。
【請求項２５】
システム側回路とライン側回路との間の電気的分離を形成するためにデータアクセス配列において使用するための電気的分離バリアであって、
作動の目標とする周波数範囲を有し、第１のポート及び第２のポートを有する「ＨＦ」変成器と、
前記変成器の第１のポートに結合し、第１の１ビットデジタル信号を前記目標とする周波数範囲内の第１のアナログ通過帯域信号に変調して該変調信号を該変成器に送信する第１の変調器と、
前記変成器の前記第２のポートに結合し、ライン側回路へ送信するために前記第１の通過帯域信号を復調して前記第１の１ビットデジタル信号を回復する第１の復調器と、
を組み合わせて含むことを特徴とする電気的分離バリア。
【請求項２６】
前記第１の変調器は、第１の「ＨＦ」ハイブリッド回路を通じて前記変成器に結合され、
前記変成器は、第２の「ＨＦ」ハイブリッド回路を通じて前記第１の復調器に結合される、
ことを特徴とする請求項２５に記載の電気的分離バリア。
【請求項２７】
前記システム側回路は、（１）デジタルモデム信号を第２の１ビットデジタル信号に変換するためのシグマ−デルタコーデックのデジタル部分と、（２）デジタル制御信号及び前記第２の１ビットデジタル信号を受信し、前記第１の１ビットデジタル信号を形成するために該デジタル制御信号及び第２の１ビットデジタル信号を多重化する、前記第１の変調器に接続した第１のマルチプレクサとを含むことを特徴とする請求項２５に記載の電気的分離バリア。
【請求項２８】
前記第１のマルチプレクサは、前記デジタル制御信号を整列させるための第１のフレーム発生回路を含むことを特徴とする請求項２７に記載の電気的分離バリア。
【請求項２９】
前記第１の復調器の周波数を前記第１の変調器の周波数に固定するための、前記第２の「ＨＦ」ハイブリッド回路に接続したクロック回復回路を含むことを特徴とする請求項２６に記載の電気的分離バリア。
【請求項３０】
前記ライン側回路は、前記デジタル制御信号及び第２の１ビットデジタル信号を前記回復した第１の１ビットデジタル信号から分離する、前記第１の復調器に接続した第１のデマルチプレクサを含むことを特徴とする請求項２７に記載の電気的分離バリア。
【請求項３１】
前記第１のデマルチプレクサは、前記デジタル制御信号のアラインメントを検出するためのフレーム検出回路を含むことを特徴とする請求項３０に記載の電気的分離バリア。
【請求項３２】
前記ライン側回路は、前記回復した第２の１ビットデジタル信号をアナログ送信信号に変換する、前記第１の復調器に結合したシグマ−デルタコーデックのアナログ部分を含むことを特徴とする請求項３０に記載の電気的分離バリア。
【請求項３３】
前記ライン側回路は、アナログ受信信号を受信してアナログ送信信号を送信するための、通信ラインに結合した「ＬＦ」ハイブリッド回路を含むことを特徴とする請求項２５に記載の電気的分離バリア。
【請求項３４】
前記第２の「ＨＦ」ハイブリッド回路を通じて前記変成器の前記第２のポートに結合し、第３の１ビットデジタル信号を前記目標とする周波数範囲内の第２のアナログ通過帯域信号に変調してそれを該変成器に送信する第２の変調器と、
前記第１の「ＨＦ」ハイブリッド回路を通じて前記変成器の前記第１のポートに結合し、前記システム側回路へ送信するために前記第２の通過帯域信号を復調して前記第３の１ビットデジタル信号を回復する第２の復調器と、
を含むことを特徴とする請求項２６に記載の電気的分離バリア。
【請求項３５】
前記ライン側回路は、アナログ受信信号を第４の１ビットデジタル信号に変換するシグマ−デルタコーデックのアナログ部分を含むことを特徴とする請求項３４に記載の電気的分離バリア。
【請求項３６】
前記ライン側回路は、デジタルステータス信号及び前記第４の１ビットデジタル信号を受信する、前記第２の変調器に接続した第２のマルチプレクサを含み、
前記マルチプレクサは、前記デジタルステータス信号及び前記第４の１ビットデジタル信号を結合して前記第３の１ビットデジタル信号を形成する、
ことを特徴とする請求項３５に記載の電気的分離バリア。
【請求項３７】
前記第２のマルチプレクサは、前記デジタルステータス信号を整列させるための第２のフレーム発生回路を含むことを特徴とする請求項３６に記載の電気的分離バリア。
【請求項３８】
前記システム側回路は、（１）前記デジタルステータス信号及び前記第４の１ビットデジタル信号を前記回復した第３の１ビットデジタル信号から回復する、第２の復調器に接続した第２のデマルチプレクサと、（２）前記第４の１ビットデジタル信号をデジタルモデム信号に変換するシグマ−デルタコーデックのデジタル部分とを含むことを特徴とする請求項３６に記載の電気的分離バリア。
【請求項３９】
前記第２のデマルチプレクサは、前記デジタルステータス信号のアラインメントを検出するための第２のフレーム検出回路を含むことを特徴とする請求項３８に記載の電気的分離バリア。
【請求項４０】
データアクセス配列に使用するためのマルチプレクサであって、
１ビットデジタル信号を受信するための第１の入力と、
第１の数のデジタルステータス又は制御ビットを受信するための第２の入力と、
第１のフレーミングパターンに従って第２の数のフレーミングビットを前記第１の数のデジタルステータス又は制御ビットと組み合わせ、前記第１及び第２の数の合計に等しい第３の数のフレーミング出力ビットを形成するためのフレーミング回路と、
前記第３の数のフレーミング出力ビットを前記第１の入力からの釣り合う数のビットでインタリーブして、第４の数のマルチプレクサ出力ビットを形成するインタリーバと、
を含み、
前記第１のフレーミングパターンは、前記ステータス又は制御ビットの全ての組合せに対して、前記フレーミング出力ビットの正しいフレーミングアラインメント位置を一意的に示す、
ことを特徴とするマルチプレクサ。
【請求項４１】
前記第１のフレーミングパターンは、前記フレーミング出力ビットが前記ステータス又は制御ビットの全ての可能な組合せと該フレーミング出力ビットの全ての可能なアラインメントとに対する第２のフレーミングパターンを含むことを妨げることを特徴とする請求項４０に記載のマルチプレクサ。
【請求項４２】
前記第１のフレーミングパターンは、前記フレーミング出力ビットが前記ステータス又は制御ビットの全ての組合せと該フレーミング出力ビットの全ての可能なアラインメントとに対する前記第２のフレーミングパターンの論理的反転を含むことを妨げることを特徴とする請求項４１に記載のマルチプレクサ。
【請求項４３】
電気的分離バリアの反対側にそれぞれ位置する一対のマルチプレクサであって、
マルチプレクサの各々が、
１ビットデジタル信号を受信するための第１の入力と、
第１の数のデジタルステータス又は制御ビットを受信するための第２の入力と、
第１のフレーミングパターンに従って第２の数のフレーミングビットを前記第１の数のデジタルステータス又は制御ビットと組み合わせ、前記第１及び第２の数の合計に等しい第３の数のフレーミング出力ビットを形成するためのフレーミング回路と、
前記第３の数のフレーミング出力ビットを前記第１の入力からの釣り合う数のビットでインタリーブして、第４の数のマルチプレクサ出力ビットを形成するインタリーバと、
を含み、
各マルチプレクサの前記第１のフレーミングパターンは、他のマルチプレクサの第２のフレーミングパターンに等しい、
ことを特徴とするマルチプレクサ。
【請求項４４】
データアクセス配列に使用するためのマルチプレクサ出力ビットを準備する多重化方法であって、
第１の１ビットデジタル信号を受信する段階と、
第１の数のデジタルステータス又は制御ビットを受信する段階と、
第２の数のフレーミングビットを準備する段階と、
第１のフレーミングパターンを準備する段階と、
前記第１のフレーミングパターンに従って前記第２の数のフレーミングビットを前記第１の数のデジタルステータス又は制御ビットと組み合わせ、該第１及び第２の数の合計に等しい第３の数のフレーミング出力ビットを形成する段階と、
前記第３の数のフレーミング出力ビットを前記第１の１ビットデジタル信号からの釣り合う数のビットでインタリーブして、第４の数のマルチプレクサ出力ビットを形成する段階と、
を含み、
前記第１のフレーミングパターンは、前記ステータス又は制御ビットの全ての組合せに対して、前記フレーミング出力ビットの正しいフレーミングアラインメント位置を一意的に示す、
ことを特徴とする方法。
【請求項４５】
前記第１のフレーミングパターンは、前記フレーミング出力ビットが前記ステータス又は制御ビットの全ての可能な組合せと該フレーミング出力ビットの全ての可能なアラインメントとに対する第２のフレーミングパターンを含むことを妨げることを特徴とする請求項４４に記載の方法。
【請求項４６】
前記第１のフレーミングパターンは、前記第３の数のフレーミング出力ビットが前記ステータス又は制御ビットの全ての組合せと該フレーミング出力ビットの全ての可能なアラインメントとに対する前記第２のフレーミングパターンの論理的反転を含むことを妨げることを特徴とする請求項４５に記載の方法。
【請求項４７】
前記第１のフレーミングパターン及び前記第２のフレーミングパターンは、交換可能であることを特徴とする請求項４６に記載の方法。
【請求項４８】
前記ステータス信号は、前記制御信号とは異なる周波数であることを特徴とする請求項４に記載の電気的分離バリア。
【請求項４９】
送信信号及び受信信号を単一の「ＨＦ」変成器を通じて同時に異なる方向に伝送する方法であって、
「ＨＦ」変成器をその線型作動範囲で作動させる段階と、
前記「ＨＦ」変成器を通じて第１の方向に伝送するための前記送信信号と該「ＨＦ」変成器を通じて第２の方向に伝送するための前記受信信号とを分離するための２つの「ＨＦ」ハイブリッド回路を設ける段階と、
を含むことを特徴とする方法。
【請求項５０】
前記第１のマルチプレクサにおける分離は、フィルタバンクを使用して達成されることを特徴とする請求項３０に記載の電気的分離バリア。
【請求項５１】
システム側回路とライン側回路との間の電気的分離を形成するためにデータアクセス配列に使用する電気的分離バリアであって、
目標とする作動周波数範囲を有し、第１のポート及び第２のポートを有する「ＨＦ」変成器と、
第１の「ＨＦ」ハイブリッド回路を通じて前記変成器の第１のポートに結合し、第１の１ビットデジタル信号を前記目標とする周波数範囲内の第１のアナログ通過帯域信号に変調して該変調信号を該変成器に送信する第１の変調器と、
第２の「ＨＦ」ハイブリッド回路を通じて前記変成器の前記第２のポートに結合し、前記ライン側回路に送信するために前記第１の通過帯域信号を復調して前記第１の１ビットデジタル信号を回復する第１の復調器と、
前記第２の「ＨＦ」ハイブリッド回路を通じて前記変成器の前記第２のポートに結合し、第３の１ビットデジタル信号を前記目標とする周波数範囲内の第２のアナログ通過帯域信号に変調してそれを該変成器に送信する第２の変調器と、
前記第１の「ＨＦ」ハイブリッド回路を通じて前記変成器の前記第１のポートに結合し、前記システム側回路に送信するために前記第２の通過帯域信号を復調して前記第３の１ビットデジタル信号を回復する第２の復調器と、
デジタルモデム信号を第２の１ビットデジタル信号に変換し、第４の１ビットデジタル信号をデジタルモデム信号に変換するために前記システム側回路に含まれたシグマ−デルタコーデックのデジタル部分と、
前記システム側回路に含まれて前記第１の変調器に接続した、デジタル制御信号及び前記第２の１ビットデジタル信号を受信して前記第１の１ビットデジタル信号を形成するためにそれらを多重化する第１のマルチプレクサと、
前記ライン側回路に含まれて前記第１の復調器に接続した、前記デジタル制御信号及び前記第２の１ビットデジタル信号を前記回復した第１の１ビットデジタル信号から分離する第１のデマルチプレクサと、
アナログ受信信号を第４の１ビットデジタル信号に変換し、第２の１ビットデジタル信号をアナログ送信信号に変換する、前記ライン側回路に含まれたシグマ−デルタコーデックのアナログ部分と、
前記ライン側回路に含まれて前記第２の変調器に接続した、デジタルステータス信号及び前記第４の１ビットデジタル信号を受信して前記第３の１ビットデジタル信号を形成するためにそれらを結合する第２のマルチプレクサと、
前記システム側回路に含まれて前記第２の復調器に接続した、前記デジタルステータス信号及び前記第４の１ビットデジタル信号を前記回復した第３の１ビットデジタル信号から回復する第２のデマルチプレクサと、
を組み合わせて含むことを特徴とする電気的分離バリア。
【請求項５２】
前記第１のマルチプレクサは、前記デジタル制御信号を整列させるための第１のフレーム発生回路を含み、
前記第１のデマルチプレクサは、前記デジタル制御信号のアラインメントを検出するための第１のフレーム検出回路を含み、
前記第２のマルチプレクサは、前記デジタルステータス信号を整列させるための第２のフレーム発生回路を含み、
前記第２のデマルチプレクサは、前記デジタルステータス信号のアラインメントを検出するための第２のフレーム検出回路を含む、
ことを特徴とする請求項５１に記載の電気的分離バリア。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気回路を互いに選択的に分離するための分離バリアに関する。このような分離バリアは、モデム及び他の装置、特に、装置及び公衆電話網間の電気的分離バリアが必要なものにその用途がある。
【背景技術】
【０００２】
「米国連邦通信委員会第６８部」は、公衆電話網に対する電気的接続が、そのネットワークに直接接続した回路（「ライン側」回路と呼ばれる）と、住宅用電力に直接接続したモデムのような回路（「システム側」回路と呼ばれる）との間に分離バリアを提供するように義務付けている。この分離バリアは、装置の様々な地点間に印加される５０Ｈｚ又は６０Ｈｚの実効値での１０００ボルト又は１５００ボルトのマグニチュードの大きな電圧供給装置の引き起こす漏れ電流が、１０ミリアンペアを越えないような分離をもたらすべきである。
分離バリアの理論は、従来技術において公知である。例えば、米国特許第６，１３７，８２７号は、分離バリアの理論及び背景を詳細に説明し、分離バリア及びそれを使用する装置を解説する多くの特許を引用により組み込んでいる。一般的に、電気的分離は、装置の「データアクセス配列（ＤＡＡ）」に設けられる。米国特許第６，１３７，８２７号及び引用によりそこに組み込まれた特許の各々はまた、本明細書において引用により組み込まれる。
【０００３】
従来のモデムは、その「ＤＡＡ」に音声帯域変成器を使用して電気的分離バリアを形成する。変成器は、送信信号及び受信信号の両方を伝える。これらの２つの信号の分離は、４線回路を２線回路に結合するのに用いられる種類のハイブリッド回路を使用して行われる。ハイブリッド回路は、当業技術で公知であり、２つの対に配置された４組の端子を有し、これらは、他方の対の端子が適切に終端されている時に、一方の対の２組の端子の間に高損失を発生させるように設計される。音声帯域変成器「ＤＡＡ」を使用するモデムは、その高い信頼性が公知である。しかし、音声帯域変成器は、約１００〜４０００Ｈｚの低周波（ＬＦ）信号を処理する必要がある。
【０００４】
変成器の歪みの主な原因は、信号の高調波を生じる非線形性である。音声帯域信号に対して、これらの高調波の多くは、この同じ１００〜４０００Ｈｚの帯域に該当する。信号高調波は、目標とする信号周波数の倍数での望ましくないエネルギによって特徴付けられる。従って、５００Ｈｚでの信号周波数成分は、１０００Ｈｚ、１５００Ｈｚ、２０００Ｈｚ、２５００Ｈｚ、３０００Ｈｚ、３５００Ｈｚ、及び４０００Ｈｚでノイズを引き起こすことになり、全てが目標とする信号帯域内である。一方、信号が高周波、例えば１ＭＨｚに変調される場合、目標とする信号は、０．９９６ＭＨｚから１．００４ＭＨｚの範囲にあることになる。ここで、上述の５００Ｈｚ成分は、０．９９９５ＭＨｚ及び１．０００５ＭＨｚにある。最低高調波は、１．９９９ＭＨｚにあり、１．００４ＭＨｚの最高信号周波数を十分に超えるものである。従って、単純なローパスフィルタを使用して高調波を除去することができ、目標とする信号には、歪みが生じないことになる。変成器の線形性は、その磁気コアの磁気誘導密度に大きく依存する。磁気誘導密度が大きければ、変成器の線形性が低くなり、信号高調波のエネルギが大きくなる。従って、音声帯域変成器には高い線形性の要件が課せられ、これは、一般的にそのサイズ及びコストを増大させる。
【０００５】
更に、音声帯域変成器を使用するモデム「ＤＡＡ」は、一般的に、直接ドライバ手法を使用する。この手法では、モデムドライバからの送信信号は、更なる増幅なしに直接変成器を通って進む。この直接ドライバ手法は、変成器が高い送信電力を供給することを要求し、変成器の線形性要件を更に増大させる。これらの欠点のために、この種の電気的分離のための満足できる音声帯域変成器は、大きくて高価である。
【０００６】
この問題を解決するいくつかの手法が存在する。１つの手法は、音声帯域変成器を置き換えるデジタル変成器又はパルス変成器を使用することである。しかし、デジタル又はパルス変成器は２進方式であり、従って、２つの信号、すなわち送信信号及び受信信号を同時に伝えることができない。送信信号及び受信信号の両方を満足されるように送信させるために、一方が送信信号用で他方が受信信号用の２つのパルス変成器を使用するか、又は、送信信号及び受信信号を交互に伝えるために何らかの種類の時分割多重化法に頼る必要がある。しかし、この時分割多重化法は、信号のセルフクロック機能を壊すことになる。従って、クロック信号は、一般的には別の変成器を使用して別の手段で伝える必要があり、製品に更なるコストを加えることになる。デジタル又はパルス変成器の別の欠点は、それらをその飽和範囲で作動させる必要があることであり、非飽和（又は、「線形」）範囲で作動する同様の変成器よりも大きな電力を必要とする。
【０００７】
別の手法は、静電結合を使用することである。この手法は、コンデンサは一般的に良好な線形性を示すので、電気的分離バリアとして１つ又はそれ以上の高圧コンデンサを使用する。従って、ハイブリッド回路を使用する送信信号及び受信信号の分離が可能である。一方、モデムに必要な「ＬＦ」音声帯域信号は、大きなコンデンサを必要とする。そのような高圧の大きなコンデンサは高価である。従って、何らかの手段を使用して信号をより高い周波数に変調し、コンデンサの要件を低減する。
【０００８】
更に別の手法は、高圧光カプラを使用することである。ここでもまた、この種の光学素子に典型的な高度に非線形な特性のために、送信信号及び受信信号に対して別々のカプラを使用する必要がある。電気的分離バリアとして光結合を使用する「ＤＡＡ」では、ベースバンド手法又は通過帯域手法を使用することができる。ベースバンド手法では、音声帯域信号は、光カプラを通して直接送信される。しかし、これは、光カプラの非線形性を補正する洗練された方法を必要とするという欠点を有する。通過帯域手法では、何らかの手段を使用して信号をより高い周波数に変調し、光カプラの非線形性の影響を低減するが、これは、この解決法に付加的なコスト及び複雑性を加える。
説明している種類のモデムが送信すべき送信及び受信音声帯域信号に加えて、同じく電気的分離バリアを通過する必要がある制御及びステータス信号が存在する。これらの後者の信号は、別の分離バリアを通して伝えられるか、又は音声帯域信号と共に多重化されて同じ分離バリア上で伝えられる。
【０００９】
【特許文献１】米国特許第６，１３７，８２７号
【発明の開示】
【００１０】
本出願人は、変成器の線形性がその磁気コアの磁気誘導密度に大きく依存することを観察した。磁気誘導密度は、変成器が供給する電力に正比例し、同時に、磁気コアの容積、変成器の巻回の数、及び信号の周波数に逆比例する。換言すると、信号電力が小さくなり、磁気コアが大きくなり、コイルの巻回が多くなり、信号周波数が高くなると、変成器の線形性が上がる。または、同じ線形性を達成するために信号電力を小さくして周波数を高くすることは、コイル巻回が少なくより小さな磁気コアを生じることになり、より小さくて高価でない変成器をもたらす。
【００１１】
本発明は、２つの手法を使用して、単一の高周波（ＨＦ）変成器を使用する低コストで確実な電気的分離バリアを達成する。第１に、電気的分離バリアのライン側に増幅器を付加して変成器の電力要件を低減することができる。
第２に、何らかの手段を使用して信号をより高い周波数に変調する。より高周波数においては、変成器の非線形性から生じるいかなる高調波も帯域外である。単純な手段を次に使用して、変成器の非線形性からのいかなる残存する歪みも除去することができる。
【００１２】
デジタル又はパルス変成器と異なり、「ＨＦ」変成器は、その飽和範囲まで駆動されない。従って、本発明を作動するのに必要な電力は、デジタル又はパルス変成器を使用する従来の分離手段が必要とするよりも少ない。また、「ＨＦ」変成器をその線形範囲で作動させることにより、送信及び受信信号を同時に単一の変成器によって伝え、「ＨＦ」ハイブリッド回路がその２つの方向を分離することが可能である。
本発明は、本発明の実施形態を単に例示することを意図し、本発明の範囲を制限するように考えないものとする図面を参照してより良く理解することができる。本発明は、その範囲から逸脱することなく等しく有効な追加の実施形態を十分に受け入れることができる。
【発明を実施するための最良の形態】
【００１３】
図１は、「ＤＡＡ」に使用する従来技術の分離バリアを示す。この図において、モデムは、その「ＤＡＡ」に音声帯域変成器１を使用して電気的分離バリアを形成する。変成器は、送信信号及び受信信号の両方を伝える。これら２つの信号の分離は、４線回路を２線回路に結合するのに使用する種類のハイブリッド回路２を使用して行われる。ハイブリッド回路は、当業技術で公知であり、２つの対に配置された４組の端子を有し、これらは、他方の対の端子が適切に終端されている時に、一方の対の２組の端子の間に高損失を発生させるように設計される。図１に示すハイブリッド回路は、一般的に、抵抗器、コンデンサ、又はその何らかの組合せによって得られる６つのインピーダンス素子Ｚ１〜Ｚ６を含む。他のハイブリッド回路構成も従来の変成器「ＤＡＡ」では可能である。
【００１４】
図２は、本発明の基本を示す。この図において、「ＨＦ」変成器２４は、分離を形成する。アナログ又はデジタルとすることができる入力信号２１は、変調器２２に接続される。変調器２２のアナログ出力は、ライン２３を通じて「ＨＦ」変成器２４の入力に接続される。「ＨＦ」変成器２４の出力は、ライン２５を通じて復調器２６の入力に接続される。復調器２６は、アナログ又はデジタルとすることができる出力信号２７を発生する。入力又は出力信号がデジタル又はアナログであるかに関わらず、「ＨＦ」変成器２４に呈示される信号は、本発明の全ての実施形態においてアナログである。何らかの振幅変調を変調器２２で使用して入力信号２１を変調することができる。これは、入力信号２１をクロック信号で掛け合わせることにより行うことができる。同様に、復調器２６は、「ＨＦ」変成器２４からの信号を掛け合わせるのにクロック信号を使用することができる。復調器２６によって使用されるクロックは、その信号から得ることができ、又は図８に示すように、別の分離バリアに亘ってもたらされてもよい。単純なローパスフィルタを復調器２６に組み込んで、「ＨＦ」変成器２４によって生じた高調波歪みを除去することができる。出力信号２７は、入力信号２１と実質的に同じである。
【００１５】
図３及び図４は、システム側回路がコーデックを含む「ＤＡＡ」用途における本発明の使用を示す。第１に、図３の「ＴＸ」信号経路を以下に説明する。ライン上で送信されるモデム信号は、モデムシステムからコーデック３３にデジタル形式で送られ、コーデックは、それらをアナログ形式に変換して「ＭＵＸ」３２に送る。「制御信号発生器」３１は、制御信号をアナログ形式で「ＭＵＸ」３２に送る。「ＭＵＸ」３２は、２つのアナログ信号を１つの「ベースバンド」信号に結合する。好ましい実施形態では、２つの信号は周波数で分離され、簡単な加算回路で結合させることができる。結合された信号は、結合信号をより高い周波数にシフトして「通過帯域」信号をもたらす「変調器」３６に送られる。通過帯域信号は、通過帯域「ＴＸ」及び通過帯域「ＲＸ」信号の両方を「高周波変成器」３９に接続する「高周波ハイブリッド」３８に入る。変成器のライン側では、通過帯域「ＴＸ」信号は、第２の「高周波ハイブリッド」４２を通過する。通過帯域「ＴＸ」信号は、次に、「クロック回復」４１及び「復調器」４３の両方に送られる。「クロック回復」４１は、ライン側「復調器」４３の周波数をシステム側「変調器」３６のそれに固定する。「復調器」４３は、信号の周波数をシフトして元のベースバンドに戻す。このライン側ベースバンド信号は、制御信号を「ＴＸ」ライン信号から分離する「Ｄｅ−ＭＵＸ」４６に送られる。好ましい実施形態では、これは、フィルタバンクを使用して行われる。制御信号は、「制御回路」４５に送られ、「ＴＸ」ライン信号は、「ＴＸ」ライン信号及び「ＲＸ」ライン信号を「ラインインタフェース」５０に接続する「ＬＦハイブリッド」４７に送られる。「制御回路」４５は、制御信号に基づいて「ラインインタフェース」５０の特性を変更する。「ラインインタフェース」５０は、電話網に接続される。
【００１６】
ここで、図３の「ＲＸ」信号経路を以下に説明する。電話網からのアナログ「ＲＸ」ライン信号は、「ラインインタフェース」５０に入る。そこから、それは「ＬＦハイブリッド」４７に送られ、そこで「ＴＸ」ライン信号から分離される。「ＲＸ」ライン信号は、次に「ＭＵＸ」４８に送られる。「ステータス信号発生器」４９は、ステータス信号をアナログ形式で「ＭＵＸ」４８に送る。これらの信号は、「ラインインタフェース」５０の条件に基づいて発生される。「ＭＵＸ」４８は、２つのアナログ信号を１つのベースバンド信号に結合する。結合された信号は、結合信号をより高い周波数にシフトして通過帯域信号をもたらす「変調器」４４に送られる。「変調器」４４の周波数は、「復調器」４３の周波数に固定される。通過帯域信号は、通過帯域「ＴＸ」及び通過帯域「ＲＸ」アナログ信号の両方を「高周波変成器」３９に接続する「高周波ハイブリッド」４２に入る。変成器のシステム側では、通過帯域「ＲＸ」信号は、第２の「高周波ハイブリッド」３８を通過する。通過帯域「ＲＸ」信号は、次に、信号の周波数をシフトしてベースバンドに戻す「復調器」３７へ通される。ベースバンド信号は、ステータス信号を「ＲＸ」ライン信号から分離する「Ｄｅ−ＭＵＸ」３４に送られる。ステータス信号は、信号をモデムシステムのためのデジタル指示に変換する「ステータス回路」３５に送られる。例えば、これらのデジタル指示は、リング指示又はステータスレジスタ内のビットの形式とすることができるであろう。「ＲＸ」ライン信号は、それをモデムシステムのためのデジタル信号に変換するコーデック３３に送られる。
図４に示す「ＤＡＡ」の作動は、図３のものに非常に類似している。この場合、１つが「ＴＸ」信号経路用で１つが「ＲＸ」信号経路用の２つの「ＨＦ」変成器が存在する。この分離により、「高周波ハイブリッド」回路は不要である。
【００１７】
図６及び図７は、コーデック回路がライン側とシステム側との間に分散した「ＤＡＡ」用途における本発明の使用を示す。回路のアナログ部分は、ライン側に位置し、デジタル部分は、システム側に位置する。
第１に、図６の「ＴＸ」信号経路を以下に説明する。ライン上で送信されるモデム信号は、それらを過サンプル１ビットデジタル形式に変換して「ＭＵＸ」６２に送る「シグマデルタコーデックのデジタル部分」６３にデジタル形式で送られる。「制御信号発生器」６１は、制御信号をデジタル形式で「ＭＵＸ」６２に送る。「ＭＵＸ」６２は、２つのデジタル信号を１つのデジタル信号に結合する。「ＭＵＸ」６２は、ライン側回路の同期化を容易にするためのフレーミング回路を含む。好ましい実施形態では、得られるデジタル信号は、「シグマデルタコーデックのデジタル部分」６３からの過サンプル１ビットデジタル信号の２倍のビットレートである。結合されたデジタル信号は、高周波アナログ信号を変調するためにそれを使用して通過帯域信号をもたらす「変調器」６６に送られる。これは、例えば、デジタル信号をアナログクロック信号で掛け合わせることによって達成することができるであろう。得られる信号は、通過帯域「ＴＸ」及び通過帯域「ＲＸ」信号の両方を「高周波変成器」６９に接続する「高周波ハイブリッド」６８に入る。変成器のライン側では、通過帯域「ＴＸ」信号は、第２の「高周波ハイブリッド」７２を通過する。通過帯域「ＴＸ」信号は、次に、「クロック回復」７１及び「復調器」７３の両方に送られる。「クロック回復」７１は、ライン側「復調器」７３の周波数をシステム側「変調器」６６のそれに固定する。「復調器」７３は、結合デジタル信号のビットを回復させる。これらのビットは、過サンプル１ビットデジタル「ＴＸ」ライン信号からデジタル制御信号を分離する「Ｄｅ−ＭＵＸ」７６に送られる。「Ｄｅ−ＭＵＸ」７６は、データを正しく整列させるためのフレーム検出手段を含む。デジタル制御信号は、「制御回路」７５に送られ、過サンプル１ビットデジタル「ＴＸ」ライン信号は、１ビット過サンプルデジタル信号をアナログ形式に変換して「ＴＸ」ライン信号及び「ＲＸ」ライン信号を「ラインインタフェース」８０に接続する「シグマデルタコーデックのアナログ部分及びＬＦハイブリッド」７７に送られる。「制御回路」７５は、「ラインインタフェース」８０の特性を制御信号に基づいて変更する。「ラインインタフェース」８０は、電話網に接続される。
【００１８】
ここで、図６の「ＲＸ」信号経路を以下に説明する。電話網からのアナログ「ＲＸ」ライン信号は、「ラインインタフェース」８０に入る。それは、そこから、それが「ＴＸ」ライン信号から分離されて過サンプル１ビットデジタル形式に変換される「シグマデルタコーデックのアナログ部分及びＬＦハイブリッド」７７に送られる。過サンプル１ビットデジタル信号は、次に「ＭＵＸ」７８に送られる。「ステータス信号発生器」７９は、デジタルステータス信号を「ＭＵＸ」７８に送る。これらの信号は、「ラインインタフェース」８０の条件に基づいて発生される。「ＭＵＸ」７８は、２つのデジタル信号を１つのデジタル信号に結合する。「ＭＵＸ」７８は、システム側回路の同期化を容易にするためのフレーミング回路を含む。結合された信号は、高周波アナログ信号を変調するためにそのデジタル信号を使用して通過帯域信号をもたらす「変調器」７４に送られる。「変調器」７４の周波数は、「復調器」７３の周波数に固定される。通過帯域信号は、通過帯域「ＴＸ」及び通過帯域「ＲＸ」の両方を「高周波変成器」６９に接続する「高周波ハイブリッド」７２に入る。変成器のシステム側では、通過帯域「ＲＸ」信号は、第２の「高周波ハイブリッド」６８を通過する。通過帯域「ＲＸ」信号は、次に、結合デジタル信号のビットを回復させる「復調器」６７に通される。このデジタル信号は、過サンプル１ビットデジタル「ＲＸ」ライン信号からステータスビットを分離する「Ｄｅ−ＭＵＸ」６４に送られる。「Ｄｅ−ＭＵＸ」７６は、データを正しく整列させるフレーム検出手段を含む。ステータス信号は、信号をモデムシステムのためのデジタル指示に変換する「ステータス回路」６５に送られる。例えば、これらのデジタル指示は、リング指示又はステータスレジスタ内のビットの形式とすることができるであろう。過サンプル１ビットデジタル「ＲＸ」ライン信号は、それをモデムシステムのためのデジタル信号に変換する「シグマデルタコーデックのデジタル部分」６３に送られる。
図７に示す「ＤＡＡ」の作動は、図６のものに非常に類似している。この場合、１つが「ＴＸ」信号経路用で１つが「ＲＸ」信号経路用の２つの「ＨＦ」変成器が存在する。この分離により、「高周波ハイブリッド」回路は不要である。
【００１９】
制御用の論理回路
多くの集積「ＤＡＡ」は、フック制御やラインインピーダンス制御などのための集積制御信号を使用する。これらの集積制御信号の状態は、通常、システム側回路によってライン側回路の中にプログラムされ、ライン側回路によって記憶される。しかし、ライン側回路は、通常はライン電圧によって電力供給されるので、ライン電圧反転の発生のようなライン電圧の中断が、制御信号の状態を崩壊させる場合がある。そのような崩壊から守る従来の方法は、そのような崩壊中に制御信号の状態を凍結するか、又は少なくとも部分的にシステム側から電力を供給することである。本発明では、システム側で制御状態情報を記憶し、ライン側で頻繁に制御信号を更新する新しい手法が使用される。このようにして、ライン側回路は、システム側の制御情報に単に追従し、従って論理的に別の制御回路を形成する。ライン側回路は、次の更新まで制御状態を維持するだけである。更新間の時間は、変動してもよく、一般的にマイクロ秒程度である。制御状態は、中断中にライン側で一時的に崩壊する場合がある。しかし、その後の更新が、制御信号を正しい状態に回復させることになる。システム側が突然電力停止した場合のような更新停止の発生の場合は、ライン側回路は、その制御信号をデフォルト状態に回復させることになる。これは、システム側に中断が発生した時にライン側回路が間違った状態に留まるというプログラム可能スキームに対する１つの欠点を防ぐことになる。
【００２０】
制御／ステータス信号のライン信号との多重化
本発明を使用する「ＤＡＡ」における「ＨＦ」変成器分離バリアの数を低減するために、好ましい実施形態は、多重化スキームを使用して「ＴＸ」及び「ＲＸ」ライン信号を制御及び／又はステータス信号と組み合わせる。一般的に、制御信号は、「ＴＸ」ライン信号と多重化され、ステータス信号は、「ＲＸ」ライン信号と多重化される。図３及び図４に示すような「ＤＡＡ」では、一般的に異なる周波数内容を有する信号の単純な加算であるアナログ多重化スキームが使用される。逆多重化は、フィルタバンクを使用して達成される。単一の「ＨＦ」変成器が「ＨＦ」ハイブリッド回路と共に使用される図３の場合は、一方の側からのエコーが他方の側に混乱を生じないように、異なる周波数が、制御及びステータスに対して使用される。
【００２１】
図６及び図７に示すような「ＤＡＡ」では、デジタル多重化スキームが、好ましい実施形態によって使用される。デジタル多重化スキームは、１）フレーミングのための機構、及び２）「シグマデルタ」クロック回復という２つの機能を提供することができる。クロック回復を単純にするために、多重化されたデータのビットレートは、強制的に「シグマデルタ」クロックレートの整数倍にされる。好ましい実施形態では、多重化されたビットレートは、「シグマデルタ」ビットレートの２倍である。これは、多重化されたデータストリームのビットの半分は、制御／ステータスとフレーミングに利用可能であることを意味する。ビットを割り当てる簡単な方法は、ビットを１つおきにデジタル信号に使用し、他のビットをフレーミング及び制御／ステータスに割り当てることである。
【００２２】
１ビットデジタル信号は、フレーミングを必要としない不規則に分散した１と０であると仮定される。従って、フレーミングビットは、ステータス／制御情報を同期化するためだけに必要である。使用することができる１つのフレーミング方法は、ステータス／制御情報をｎビットのＮセットにグループ分けすることである。フレーミングに対しては、ｎビットの各セットには、０が前に置かれ、Ｎセットには、（ｎ＋１）個の１が前に置かれる。同期化機構は、（ｎ＋１）個の１と後に続く０を探してフレームを検出することができる。このパターンは、フレームの１つのアラインメントに対してのみ起こることができ、ステータス／制御情報がこのパターンを真似る可能性はない。１ビットデジタル信号がパターンを真似ることは可能であるが、これらの信号の不規則な性質のために、その後のフレームは、同じパターンを真似ることはない。真のフレーム同期ビットのみが、矛盾なくパターンに符合することになる。このスキームのフレーミング効率は、ｎ*Ｎ／［（ｎ＋１）*（Ｎ＋１）］で計算することができる。
【００２３】
多重化及びフレーミングの概念を説明するために、フレームが３２ビットに基づくと考える。ｎ＝３及びＮ＝３を選択すると、フレームは、１６ビットのデジタル信号、７ビットのフレーミング、及び９ビットのステータス／制御から成る。得られるビットストリームは、以下のように見える。
【００２４】
【表１】
2005525770.tif 000003
【００２５】
ただし、ＤＤ＝１ビットデジタルデータストリーム、［Ｆ0Ｆ1Ｆ2Ｆ3Ｆ4Ｆ5Ｆ6］＝１１１１０００、Ｓn＝ｎ番目のステータス／制御ビットである。
図６による本発明の実施形態に対しては、「ＴＸ」及び「ＲＸ」方向に関する異なるフレーム同期パターンを有することが望ましく、それらは、いずれのパターンもエコー信号において発生するのが不可能であるように選ばれる。「高周波ハイブリッド」回路は「ＴＸ」及び「ＲＸ」信号を結合するので、「復調器」６７及び７３は、それぞれ、「変調器」６６及び７４からの信号のエコーを見ることになる。ハイブリッド回路は、エコーレベルを低減するが、エコーを完全に取り除くことはできない。例えば、図６において、「Ｄｅ−ＭＵＸ」６４は、「ＭＵＸ」６２からの結合デジタル信号に固定される可能性を有するべきではなく、それは、「ＭＵＸ」７８からの結合デジタル信号に固定することができるのみであるべきである。また、一方の方向の同期パターンのバイナリ反転が他の方向に発生することができないようにフレーム同期パターンを選ぶことも望ましい。これは、エコー信号の極性が不確定であるからである。これらの要件を満足するフレーム同期パターンの多くの可能な対が存在する。一例は、以下に示す通りである。
【００２６】
【表２】
2005525770.tif 000004
【００２７】
ただし、ＤＤ＝１ビットデジタルデータストリーム、１方向に対して［Ｆ０Ｆ１Ｆ２Ｆ３Ｆ４Ｆ５Ｆ６］＝０００００１１、他の方向に対して［Ｆ０Ｆ１Ｆ２Ｆ３Ｆ４Ｆ５Ｆ６］＝０１０００１１、Ｓｎ＝ｎ番目のステータス／制御ビットである。
これらのフレーム同期パターンに対して、同期化機構は、３２ビットフレーム内のそれらの正しいアラインメントのために、全ての７フレームビットを検査する必要がある
【００２８】
上述のデジタル多重化スキームは、図９を参照すると更に理解することができる。この図において、マルチプレクサ９１は、制御又はステータスビット９２用に１つと１ビットデジタル信号９３用に１つの２つの入力を有する。第１の数の制御又はステータスビットは、それらを第２の数のビットを有する固定フレーミングパターンと結合してフレーマ出力９５を形成するフレーマ９４に入る。フレーミングパターンは、それがステータス又は制御ビットの全ての組合せに対してフレーミング出力ビットの正しいフレーミングアラインメント位置を一意的に示すように選ばれる。フレーマ出力９５及び１ビットデジタル信号９３は、インタリーバ９６に入る。インタリーバ９６は、フレーマ出力９５から第１及び第２の数の和に等しい第３の数のビットを取る。インタリーバ９６は、第３の数のビットを１ビットデジタル入力９３から取られた釣り合う数を用いてインタリーブし、第４の数のビットを有する１ビットデジタル出力９７を形成する。
【００２９】
好ましい実施形態では、図６に示すような「ＤＡＡ」は、各々が図９に示すように機能する２つのマルチプレクサを使用する。当業者は、そのような「ＤＡＡ」内の「ＨＦ」ハイブリッド回路が、「ＨＦ」変成器と同じ側の復調器が見る変調器出力のエコーを引き起こすことになることを認めるであろう。通常の作動では、「ＨＦ」変成器の他方の側の変調器からの信号は、「ＨＦ」変成器の同じ側の変調器からのエコー信号よりも強く、従って、復調器は、正しいビットを復号化する。しかし、「ＨＦ」変成器の他方の側の回路が電力供給されていない場合、復調器は、「ＨＦ」変成器の同じ側の変調器からのエコー信号のみを見ることになる。この場合、デマルチプレクサは、他方の側からの目標とするビットの代わりに「ＨＦ」変成器と同じ側のマルチプレクサからのビットを見ることが可能である。この理由のために、好ましい実施形態は、各々の側のフレーミングパターンが、マルチプレクサ出力が制御又はステータスビットの任意の組合せに対して他方の側のフレーミングパターンを生成するのを妨げるように、各マルチプレクサに対して異なるフレーミングパターンを使用する。更に、エコー信号は反転することができるので、各フレーミングパターンは、マルチプレクサ出力が他方の側のフレーミングパターンの論理的反転を生じることを妨げる。
【００３０】
ハイブリッド回路
図３及び図６で使用することができる高周波ハイブリッド回路を図５に示す。図５は、１つが「ＨＦ」変成器５１のいずれかの側にある２つの高周波ハイブリッド回路５２及び５４を示す。ハイブリッド回路の構成は、図１に示すような従来の音声帯域変成器ベース「ＤＡＡ」における低周波ハイブリッドに使用されるものと同一である。主な違いは、高周波ハイブリッドに使用されるインピーダンス素子Ｚ７〜Ｚ１２及びＺ１３〜Ｚ１８の値が、低周波ハイブリッドに使用されるインピーダンス素子Ｚ１〜Ｚ６の値と一般的に異なることである。ハイブリッド回路の設計は、当業技術で公知である。
【００３１】
ライン側回路に対する電力
好ましい実施形態では、ライン側回路は、その電力を全体的に電話網から得ている。しかし、本発明はまた、「ＡＤＳＬ  ＤＡＡ」の場合のようにライン側が電源を持たないか又は電源が単に不十分であるような構成にも使用することができる。これらの場合では、補充電源を加えてライン側回路に電力を供給することができる。例えば、電力は、図８に示す回路を使用してシステム側からライン側に供給してもよい。この回路では、システム側のクロック／電力信号発生器８１は、変成器８３に接続されたライン８２上に周期的電力信号を発生する。ライン側では、ライン８４上の変成器の出力信号は、変調器及び／又は復調器のクロック入力に静電的に結合することができる。変成器の出力信号は、ダイオード８５及びコンデンサ８６から成る半波整流回路によって更に調整され、ライン側回路の電力（Ｖｃｃ）及び接地（ＧＮＤ）入力に接続することができる出力ライン上に安定電源を供給する。図８に示すような電源回路は、当業技術で公知である。
以上の内容は、本発明の特定の実施形態に関連したものであるが、当業者は、その範囲が特許請求の範囲で規定された本発明の原理及び精神から逸脱することなく、これらの実施形態を変更することができることを認めるであろう。
【図面の簡単な説明】
【００３２】
【図１】４線回路を２線回路に変換するハイブリッド回路を含む、従来技術の音声帯域変成器ベース「ＤＡＡ」回路を示す図である。
【図２】本発明の教示により「ＨＦ」変成器を使用する「ＤＡＡ」分離バリアのブロック図である。
【図３】単一「ＨＦ」変成器分離バリアと４線回路を２線回路に変換するハイブリッド回路とを使用し、コーデックがシステム側回路に全体的に配置された「ＤＡＡ」を示す図である。
【図４】１つが「ＴＸ」用で１つが「ＲＸ」用の２つの「ＨＦ」変成器分離バリアを使用し、コーデックがシステム側回路に全体的に配置された「ＤＡＡ」を示す図である。
【図５】図３又は図６において有用な単一「ＨＦ」変成器と２つのハイブリッド回路と間の接続を示す図である。
【図６】単一「ＨＦ」変成器分離バリアと４線回路を２線回路に変換するハイブリッド回路とを使用し、コーデックがライン側回路とシステム側回路との間に分散された「ＤＡＡ」を示す図である。
【図７】１つが「ＴＸ」用で１つが「ＲＸ」用の２つの「ＨＦ」変成器分離バリアを使用し、コーデックがライン側回路とシステム側回路との間に分散された「ＤＡＡ」を示す図である。
【図８】システム側回路からライン側回路に電力を供給するための例示的回路を示す図である。
【図９】本発明に有用なマルチプレクサを示す図である。
【符号の説明】
【００３３】
２１  入力信号
２２  変調器
２４  高周波変成器
２６  復調器
２７  出力信号
【図１】
2005525770.tif 000005
【図２】
2005525770.tif 000006
【図３】
2005525770.tif 000007
【図４】
2005525770.tif 000008
【図５】
2005525770.tif 000009
【図６】
2005525770.tif 000010
【図７】
2005525770.tif 000011
【図８】
2005525770.tif 000012
【図９】
2005525770.tif 000013
【国際調査報告】
2005525770.tif 000014
2005525770.tif 000015
2005525770.tif 000016