(57)【要約】【課題】  低Ｋ誘電特性を有する相互接続構造を製造するための方法【解決手段】  低Ｋ誘電特性を有する半導体構造を製造するための方法が提供される。一例では、低Ｋ誘電絶縁体（１０２）の中に銅デュアルダマシン構造（１００）が製造される。この製造は、絶縁体の中にパターン（１０４）を定める前に絶縁体の上に表面保護膜（１１０）を形成することを含む。パターンの中に銅を形成した後は、極めて緩やかなＣＭＰを使用して銅の表層（１０６）を除去し、次いで、ドライエッチング工程を使用して障壁を除去する。障壁（１０８）の除去の次は、表面保護膜を薄層化するために第２のエッチングを実施する。この薄層化は、表面保護膜を除去することなく表面保護膜の厚さを減らすことによって低Ｋ誘電構造のＫ値を下げるように構成される。
2005525692.tif 000002
【特許請求の範囲】
【請求項１】
絶縁体の上に半導体構造を製造するための方法であって、
前記絶縁体の上に低Ｋ誘電体を形成する工程と、
前記低Ｋ誘電体の上に表面保護膜を形成する工程と、
前記低Ｋ誘電体の中に、前記低Ｋ誘電体によって定められた内部表面を有すると共に導電体を収容するための領域を定めるパターンを形成する工程と、
前記表面保護膜の上および前記パターンの表面上に障壁層を形成する工程と、
前記パターンを前記導電体で満たし、前記導電体からなる表層を残す工程と、
前記導電体からなる表層を除去するために、前記障壁層の少なくとも一部に到達した時点で打ち切られるように構成された化学機械平坦化（ＣＭＰ）操作を実施する工程と、
前記障壁層を除去するために、前記表面保護膜の少なくとも一部を露出させるように構成されたドライエッチングを実施する工程と
を備える方法。
【請求項２】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記導電体は銅である、方法。
【請求項３】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記障壁層は、タンタルおよび窒化タンタルのいずれかである、方法。
【請求項４】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記ＣＭＰ操作は、研磨材を含まないスラリを利用すると共に抑制剤に補助された直接的な電荷移動の化学を更に利用する、極めて緩やかなＣＭＰ操作である、方法。
【請求項５】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記低Ｋ誘電体は、多孔性の低Ｋ誘電体および高多孔性の低Ｋ誘電体のいずれかである、方法。
【請求項６】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記パターンは、トレンチパターンおよびヴィアパターンを含む、方法。
【請求項７】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法は更に
前記表面保護膜を薄層化するために第２のドライエッチングを実施する工程を備え、
前記薄層化は、前記表面保護膜を除去することなく前記表面保護膜の厚さを減らすように構成される、方法。
【請求項８】
請求項７に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記表面保護膜は、約５Åから約５００Åの厚さを有する、方法。
【請求項９】
絶縁体の上に半導体構造を製造するための方法であって、
前記絶縁体の上に低Ｋ誘電体を形成する工程と、
前記低Ｋ誘電体の上に、連続して形成された少なくとも二枚の材料層によって規定される表面保護膜を形成する工程と、
前記低Ｋ誘電体の中に、前記低Ｋ誘電体によって規定される内部表面を有すると共に導電体を収容するための領域を規定するパターンを形成する工程と、
前記表面保護膜の上および前記パターンの表面の上に障壁層を形成する工程と、
前記パターンを前記導電体で満たし、前記導電体からなる表層を残す工程と、
前記導電体からなる表層を除去するために、前記障壁層の少なくとも一部に到達した時点で打ち切られるように構成された化学機械平坦化（ＣＭＰ）操作を実施する工程と、
前記障壁層を除去するために、前記表面保護膜の少なくとも一部を露出させるように構成された第１のドライエッチングを実施する工程と、
前記表面保護膜の前記連続して形成された材料層の少なくとも一枚を除去するために第２のドライエッチングを実施する工程と
を備える方法。
【請求項１０】
請求項９に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記低Ｋ誘電体は、多孔性の低Ｋ誘電体および高多孔性の低Ｋ誘電体のいずれかである、方法。
【請求項１１】
請求項９に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記連続して形成された少なくとも二枚の材料層によって規定される前記表面保護膜は、約５Åから約５００Åの厚さを有する、方法。
【請求項１２】
請求項９に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記連続して形成された少なくとも二枚の材料層によって規定される前記表面保護膜は、約５０Åの厚さを有する、方法。
【請求項１３】
請求項９に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記導電体は銅である、方法。
【請求項１４】
請求項９に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記ＣＭＰ操作は、研磨材を含まないスラリを利用すると共に抑制剤に補助された直接的な電荷移動の化学を更に利用する、極めて緩やかなＣＭＰ操作である、方法。
【請求項１５】
低Ｋ誘電体を有する半導体構造であって、前記低Ｋ誘電体中には導電ヴィアならびに導電ヴィアおよび導電トレンチを形成するためのパターンが規定され、前記低Ｋ誘電体の上面は表面保護膜を有し、障壁膜は前記パターンを縁取ると共に前記表面保護膜の上に形成され、導電体は前記パターンを満たすと共に前記障壁膜の上に導電体の表層部分を残す半導体構造において、前記導電体の表層部分と前記障壁膜と前記表面保護膜とを除去するための方法であって、
（ａ）前記導電体の表層部分を除去するために化学機械平坦化（ＣＭＰ）操作を実施する工程と、
（ｂ）前記導電体の表層部分が実質的に除去されたと決定された時点で前記ＣＭＰ操作を打ち切る工程と、
（ｃ）前記半導体構造をプラズマエッチングステーションに移す工程と、
（ｄ）前記障壁層を除去するために最初のプラズマエッチングを実施する工程と、
（ｅ）前記表面保護膜の少なくとも一部を除去するために後続のプラズマエッチングを実施する工程と、
（ｆ）次の低Ｋ誘電体層が必要であるか否かを決定する工程と、
前記次の低Ｋ誘電体層が必要である場合には、前記次の低Ｋ誘電体層を形成して工程（ａ）〜（ｆ）を繰り返すこと
を備える方法。
【請求項１６】
請求項１５に記載の方法であって、
前記ＣＭＰ操作は、研磨材を含まないスラリを利用すると共に抑制剤に補助された直接的な電荷移動の化学を更に利用する、極めて緩やかなＣＭＰ操作である、方法。
【請求項１７】
請求項１５に記載の方法であって、
前記連続して形成された少なくとも二枚の材料層によって規定される前記表面保護膜は、約５Åから約５００Åの厚さを有する、方法。
【請求項１８】
請求項１５に記載の方法であって、
前記表面保護膜は、約５Åから約５００Åの厚さを有する、方法。
【請求項１９】
請求項１８に記載の方法であって、
前記表面保護膜は、単層の材料によって規定される、方法。
【請求項２０】
請求項１９に記載の方法であって、
前記表面保護膜は、連続して形成された少なくとも二枚の材料層を有する複数の層によって規定される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、半導体構造を製造することに関する。本発明は、より具体的には、低Ｋ誘電性の銅デュアルダマシン構造を製造することに関する。
【背景技術】
【０００２】
半導体素子の製造では、複数の層が互いに積み重ねられて多層構造を構成し、半導体ウエハの上に集積回路を定める。ウエハの表面トポロジーは、各種の層を互いに積み重ねたために凸凹を生じる可能性がある。修正されなかった凹凸は、後続の層にいくほど大きくなる。化学機械平坦化（ＣＭＰ）は、堆積された層の表面トポロジーを平坦化すると共に表層の堆積部分を除去するために主として使用される製造動作として開発された。また、表面仕上げ、バフ研磨、絶縁体の洗浄、エッチングなどを含む他の製造動作も、ＣＭＰの工程および装置を使用して実現される場合が多い。
【０００３】
基板レベルでは、拡散領域を有するトランジスタ素子が、シリコン基板の中および上に形成される。後続のレベルでは、所望の機能素子を定めるために、相互接続用の金属配線が、パターン形成されると共にトランジスタ素子に電気的に接続される。周知のように、パターン形成された導電層は、誘電体によって他の導電層から隔離される。誘電体としては、二酸化ケイ素が好都合である。各金属配線レベルでは、表層の金属を除去するまたは誘電体を平坦化する必要がある。平坦化を行わないと、表面トポロジーの格差が増すので、追加の金属配線層を形成することが大幅に困難になる。他の主要な用途では、先ず誘電体の中に金属配線パターンが形成され、次にウエハの表面全体に導電体が堆積され、最後に銅などの余分な金属配線を除去するためのＣＭＰ操作が実施される。通常は、導電体の前に拡散層が追加で堆積される。これは、導電体が誘電体の塊の中に拡散し、誘電体の絶縁誘電特性を損ねたりトランジスタを汚染したりする事態を回避するためである。
【０００４】
銅のデュアルダマシン技術および導電体のデュアルダマシン構造の技術は、集積回路産業における工程選択肢の一つへと発展した。図１Ａ〜１Ｃを参照にして後述されるように、銅のデュアルダマシン製造では、一般に、表層の銅および障壁の両方を除去するためにＣｕ−ＣＭＰが使用される。
【０００５】
図１Ａは、中に代表的な銅デュアルダマシン構造を製造される半導体ウエハ１０の一部を示している。絶縁体１２の中にはトレンチやビアなどのパターン１４が製造される。絶縁体１２の上にはパターン１４を縁取る障壁１８が堆積される。パターン１４の中には銅が充填され、その結果、障壁１８の上に銅の表層１６が形成される。
【０００６】
図１Ｂは、中に銅デュアルダマシン構造を製造される図１Ａの半導体ウエハ１０の一部の第１のＣＭＰ工程後の状態を示している。第１のＣＭＰは、障壁１８において絶縁体１２の表面を平坦化するために実施される。図１Ａに示された銅の表層１６は実施素敵に除去され、後にはパターン１４の中の銅充填物および平坦化された表面を構成する障壁１８のみが残される。なお、銅の表層（図１Ａを参照せよ）を除去して障壁１８を露出させるまでは、ＣＭＰによって平坦化される表面の材料は均質である。ＣＭＰによって処理される表面は、障壁１８が露出されると同時に銅充填物１６’および障壁１８を含むので、材料特性および化学的性質が不均質になる。
【０００７】
図１Ｃは、半導体ウエハ１０の一部の中に製造されたデュアルダマシン構造の理想完成図である。図中の理想構造は、図１Ｂに示された構造に第２のＣＭＰを施して得られた到達点である。障壁１８（図１Ｂを参照せよ）は除去され、後には絶縁体１２と、パターン１４の障壁ライナ１８’と、パターン１４の中の銅充填物１６’とを含む平坦化された絶縁表面が残される。なお、図１Ｃにおいて、ＣＭＰによって処理される材料特性および化学的性質の異なる材料は三種類である。
【０００８】
周知のように、ＣＭＰは、当初、平坦でない均質な（すなわち同一の材料からなる）表面を平坦化する目的で開発された。したがって、ＣＭＰは、該目的にとって最も効果的であって、該目的に良く適している。図１Ｂを再び参照すると、銅ＣＭＰの最終段階では、表面は均質でもないし平坦化を必要でもないことがわかる。代表的な銅デュアルダマシン構造の製造では、該構造に対して次に実施される工程はＣＭＰであるが、この構造はＣＭＰに適した構造ではない。
【０００９】
表面を平坦化するために、ＣＭＰは、平坦化するべき表面を処理表面にあてがうことによって化学作用と研磨作用との組み合わせを提供する。処理表面は、様々なレベルの弾性および様々なレベルの摩損性を有すると共に、やはり様々なレベルの摩損性を含み得る様々なレベルの化学攻撃性のスラリで湿らせてある。これらの様々なレベルは、いずれも、処理目的、処理条件、ならびに材料特性および化学的性質などに応じて異なる。銅ＣＭＰの場合は、パッドなどの高硬度の処理表面が一般に使用される。銅デュアルダマシン構造の下に位置する誘電体１２は一般に硬いので、圧力も通常は中程度から高程度であって、しかも、処理表面と平坦化するべき表面との間に生じる摩擦接触はウエハの表面に高剪断応力を生じさせる。
【００１０】
上述の処理条件の下で、銅の表層１６（図１を参照せよ）が除去され、障壁１８が露出されたとき、ＣＭＰによって処理されている表面は実質的に平坦であるが、もはや均質ではない。したがって、ＣＭＰの効果は激減する。ＣＭＰ工程および処理条件が第２のＣＭＰ工程による障壁１８の除去に備えて変更されるのは、この時点においてである。しかしながら、同じＣＭＰ操作を使用しても、硬い障壁１８と柔らかい銅１６’とを含む非均質な表面を最適に処理することはできない。したがって、図１Ｃに示された理想的な構造が得られる代わりに、代表的な半導体ウエハが正確に処理されず、非理想的な構造が形成される結果になる。
【００１１】
図１Ｄは、非均質のＣＭＰ処理に特有の構造欠陥が反映された代表的な銅デュアルダマシン構造を示している。ＣＭＰは、一般に、障壁１８（図１Ｂを参照せよ）を除去し、縁障壁ライナ１８’によって縁取られたパターン１４と、銅充填物１６’とを後に残留させる。しかしながら、銅充填物１６’に皿状の窪み２０が形成されたり構造全体が非平坦な表面２２を呈したりするなど、構造の表面には顕著な凸凹が現れる。非平坦な表面２２は、また、絶縁体の浸食２４をも一般に含む。また、銅は構造を構成する材料の一つで、柔らかく且つ相当に高化学反応性であるので、銅充填物１６’における腐食およびスクラッチ形成を阻止することは、製造上の大きな挑戦でもある。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
以上からわかるように、必要とされているのは、銅および他の導電体のデュアルダマシン構造を製造するための方法ならびに装置であって、均質な表層部分すなわち銅の表層部分を平坦化するためにＣＭＰの利点を活用すると共に、非均質な表面の処理により適した代替の製造工程を提供することができる、方法ならびに装置である。このような方法および装置の提供は、生産効率を最大化すると共に、該デュアルダマシン技術の位置づけによって関連の先端技術の導入および開発を向上させられることが望ましい。
【課題を解決するための手段】
【００１３】
本発明は、一般に、低Ｋ誘電絶縁体の中にデュアルダマシン構造を形成するための方法であって、ＣＭＰが最も効果を発揮する工程にはＣＭＰを、そしてエッチング製造により適した工程にはエッチングを利用する方法を提供することによって、これらのニーズを満たすものである。また、本発明による方法は、低Ｋ誘電構造および超低Ｋ誘電構造を製造するための先端技術を活用する。本発明は、工程、装置、システム、素子、または方法を含む様々なかたちで提供することができる。以下では、本発明のいくつかの実施形態を取り上げて説明する。
【００１４】
一実施形態では、絶縁体の上に半導体構造を製造するための方法が開示される。該方法は、絶縁体の上に低Ｋ誘電体を形成する工程と、該低Ｋ誘電体の上に表面保護膜を形成する工程とを備える。低Ｋ誘電体の中には、低Ｋ誘電体によって定められた内部表面を有するパターンが形成される。これらのパターンは、導電体を収容するための領域を定めるものである。表面保護膜の上およびパターンの内部表面の上には障壁層が形成され、これらのパターンは導電体で満たされる。パターンの充填後は、導電体の表層部分が残る。上記の方法は、さらに、この導電体の表層部分を除去するために化学機械平坦化（ＣＭＰ）操作を実施する工程を備える。ＣＭＰ操作は、障壁層の少なくとも一部に到達した時点で打ち切られるように構成される。上記の方法は、次いで、障壁層を除去するためにドライエッチングを実施する。ドライエッチングは、表面保護膜の少なくとも一部を露出させるように構成される。
【００１５】
別の一実施形態では、絶縁体の上に半導体構造を製造するための方法が開示される。該方法は、絶縁体の上に低Ｋ誘電体を形成する工程と、該低Ｋ誘電体の上に表面保護膜を形成する工程とを備える。表面保護膜は、連続して形成された少なくとも二枚の材料層によって定められる。上記の方法は、次に、低Ｋ誘電体によって内部表面が規定されているパターンを低Ｋ誘電物質中に形成する。これらのパターンは、導電体を収容するための領域を規定するものである。上記の方法は、さらに、表面保護膜の上およびパターンの内部表面の上に障壁層を形成する工程を備える。これらのパターンは導電体で満たされ、結果として、導電体の表層部分が残される。上記の方法は、次に、導電体の表層部分を除去するために化学機械平坦化（ＣＭＰ）動作を実施する。ＣＭＰ操作は、障壁層の少なくとも一部に到達した時点で打ち切られるように構成される。上記の方法は、障壁層を除去して表面保護膜の少なくとも一部を露出させるために第１のドライエッチングを実施する工程、および、連続して形成された表面保護膜の材料層の少なくとも一枚を除去するために第２のドライエッチングを実施する工程に続く。
【００１６】
さらに別の一実施形態では、半導体構造において導電体の表層の一部と、障壁膜と、表面保護膜とを除去するための方法が開示される。この半導体構造は、その中に導電性のヴィアまたは導電性のヴィアおよびトレンチを形成するためのパターンが規定されている低Ｋ誘電体を有する。さらに、低Ｋ誘電体は上面に表面保護膜を有し、その上にはパターンを縁取る障壁膜が形成される。これらのパターンは導電体によって満たされ、その結果、導電体の表層部分が障壁膜の上に残される。上記の方法は、先ず、導電体の表層部分を除去するために化学機械平坦化（ＣＭＰ）動作を実施する工程と、次に、導電体の表層部分が実質的に除去されたと決定された時点でＣＭＰ操作を打ち切る工程とを備える。上記の方法は、次に、半導体構造をプラズマエッチングステーションに移す工程と、障壁膜を除去するために最初のプラズマエッチングを実施する工程とを備える。上記の方法は、次いで、表面保護膜の少なくとも一部を除去するために後続のプラズマエッチングを実施する。上記の方法は、次いで、次の低Ｋ誘電体層が必要であるか否かを決定する工程を備える。次の低Ｋ誘電体層が必要である場合には、次の低Ｋ誘電体層が形成され、上記の各工程が繰り返される。
【００１７】
本発明は、多数の利点を有する。注目すべき利点は、ＣＭＰがＣＭＰに良く適した製造動作に活用されること、そして、エッチングがエッチングに良く適した動作に利用されることである。その結果、得られる構造はより正確に製造され、廃品および欠陥品が低減される。
【００１８】
もう一つの利点は、本発明による方法が超低Ｋ誘電体の先端技術に適応していること、したがって、新しい材料および構造が導入されても提供できることである。
【００１９】
本発明による他の利点は、本発明の原理を例示した添付の図面と併せて行う以下の詳細な説明から明らかになる。
【００２０】
本発明は、添付の図面と併せて行う以下の詳細な説明から容易に理解することが可能である。図中、同一の参照番号は類似の構造要素を指すものとする。
【発明を実施するための最良の形態】
【００２１】
低Ｋ誘電特性を有する誘電体構造を製造する方法の発明が開示される。これらの方法の好ましい実施形態は、銅の表層を除去するための極めて緩やかなＣＭＰおよび障壁を除去するための第１のエッチングを使用して低Ｋ誘電絶縁体の中に銅デュアルダマシン構造を製造することを含む。次いで、表面保護膜を薄層化すると共に低Ｋ構造のＫ値を更に引き下げるために、必要に応じて第２のエッチングが実施される。
【００２２】
また、障壁層を除去するために、表面保護膜の少なくとも一部を露出させるように構成されたドライエッチングが実施される。
【００２３】
以下の説明では、本発明の十分な理解を可能にするために、数多くの詳細を特定している。しかしながら、当業者ならば承知のように、本発明は、これらの詳細の一部または全部を特定しなくても実施可能である。また、本発明の理解を不必要に曖昧にしないために、周知の処理動作の詳細な説明は省略した。
【００２４】
低Ｋ誘電性の銅デュアルダマシン構造を形成するためには、低Ｋ誘電絶縁体の中に銅デュアルダマシン構造を製造することが頻繁に行われる。一般的な構造に適した導電体として銅が浮上しつつある一方で、低Ｋ誘電体の技術的進歩は低Ｋ誘電絶縁体の構造を根本的に変えつつある。これらの根本的な構造変化は、低Ｋ誘電性の銅デュアルダマシン構造の形成においても新しいアプローチの製造工程の必要を余儀なくする。さらに、本発明の好ましい一実施形態は、半導体構造への導入が好ましいという理由から銅を使用するが、本発明は、導電体として銅を使用するだけに限られない。むしろ、一例として銅を使用するだけであって、本明細書で説明される方法および構造は、概してあらゆる導電体に適用することが可能である。例えば、タングステンおよびアルミニウムも、低Ｋ誘電性のデュアルダマシン構造に使用される複数の導電体の他の二例に過ぎない。
【００２５】
低Ｋ誘電絶縁体の根本的な構造変化の一つは、多孔性の誘電体および高多孔性の誘電体への移行である。結果として得られる構造は、従来技術によって得られる構造と比べて格段に進歩しているが、製造および工程を変更する必要も生じる。既に欠陥を上述されている、銅の表層を除去するための第１のＣＭＰおよび障壁を除去すると共に表面を平坦化するための第２のＣＭＰの代表的な製造工程は、所望の結果を達成するために、修正および再処理を行う必要がある。
【００２６】
低Ｋ誘電性の銅デュアルダマシン構造および超低Ｋ誘電性の銅デュアルダマシン構造の製造では、概して二段構造のアプローチが説明される。第１の段階は銅の表層の除去を含み、第２の段階は障壁の除去を含む。一実施形態では、障壁の除去の後に実施されるものの、障壁の除去と密接に関わっている、追加構造の製造工程が説明される。
【００２７】
図２Ａは、本発明の一実施形態にしたがって、多孔性の低Ｋ誘電絶縁体１０２の中に製造される低Ｋ誘電性の銅デュアルダマシン構造１００を示している。ここで言う「低Ｋ誘電」とは、「低Ｋ誘電」および「超低Ｋ誘電」として呼称され得る誘電体構造を広く意味するものとする。低Ｋまたは超低Ｋという呼称の由来であるＫ値ならびにこのようなＫ値を得るために使用される具体的な材料および関連の工程は、本発明の範囲を超えている。したがって、以下では低Ｋ誘電体という総称を使用し、低Ｋと称される誘電体から超低Ｋと称される誘電体までを範囲に含むものと解釈されるべきである。
【００２８】
図２Ａに示されるように、多孔性の低Ｋ誘電絶縁体１０２の上には表面保護膜１１０が堆積される。次いで、多孔性の低Ｋ誘電絶縁体１０２の中にトレンチおよびヴィアなどのパターン１０４が形成され、次いで、パターン１０４を縁取ると共に表面保護膜１１０の上に層を形成する障壁１０８が堆積される。次いで、パターン１０４の中に且つ障壁１０８の上に銅の充填物が堆積され、銅の表層１０６が形成される。図３Ａおよび図３Ｂを参照にして後ほど詳述されるように、一実施形態では、表面保護膜１１０は、構造の製造中に多孔性の低Ｋ誘電絶縁体１０２を保護する機能を果たすと共に、障壁１０８を除去する際のエッチストップとしても機能する。一実施形態では、銅デュアルダマシン構造の障壁１０８は、一般に、タンタルおよび窒化タンタルの一方で形成される。
【００２９】
次は、図２Ａに示された低Ｋ誘電性の銅デュアルダマシン構造１００が処理され、銅の表層１０６が除去される。また、後続の構造製造の工程を最適に行うためには、低Ｋ誘電性の銅デュアルダマシン構造１００の表面を平坦化する必要がある。ＣＭＰは、銅の表層１０６の除去および表面の平坦化を行うための選択肢であり続ける。従来の銅デュアルダマシン用途で使用されるＣＭＰと異なって、本発明の一実施形態では、銅の表層１０６を除去するために極めて緩やかなＣＭＰ工程が実施される。
【００３０】
図１Ａ〜１Ｄを参照にして上述されたように、従来技術による銅ＣＭＰは、一般に、高硬度の処理表面を使用して高圧下で実施される。この結果、製造されている構造のうち、誘電絶縁体には高圧が、表面層には高剪断応力がそれぞれかかる。従来技術による構造では、例えば石英、ケイ素、二酸化ケイ素などの誘電絶縁体は、高圧に十分に耐えられる相対硬さを有する。しかしながら、高剪断応力は、硬い誘電絶縁体を有する構造においてすら、障壁と誘電体との接合面において剥離などの構造上の欠陥を生じる恐れがある。
【００３１】
本発明の一実施形態では、図２Ａに示された銅の低Ｋデュアルダマシン構造１００は、極めて緩やかなＣＭＰを使用して処理される。従来技術による銅デュアルダマシンＣＭＰは、高圧は多孔性の低Ｋ誘電絶縁体１０２において構造上の欠陥を生じる恐れがあり、高剪断応力は表面保護膜１１０において剥離を生じる恐れがある。極めて緩やかなＣＭＰは、銅の表層１０６を効果的に除去すると共に障壁１０８の構造表面を平坦化する。本発明の一実施形態にしたがうと、極めて緩やかなＣＭＰは、可撓性すなわち弾性のパッド、ベルト、ローラ、または他の処理心材すなわち処理ツールの上でハードスキンの処理表面を使用する。これは、硬いうえに弾力性もある表面を提供する。一実施形態では、処理表面は、サブアパチャ式のＣＭＰ処理システムに設けられた処理パッドである。別の一実施形態では、処理表面は、直線ベルト駆動式のＣＭＰ処理システムに設けられたＣＭＰベルトである。さらに別の一実施形態では、処理表面は、ローラ式のＣＭＰ処理システムに構成された一つまたはそれ以上のローラである。
【００３２】
極めて緩やかなＣＭＰは、可撓性パッド、ベルト、ローラ、または他の処理心材すなわち処理ツールの上でハードスキンの処理表面を使用するほかに、さらに、少量の研磨材を添加されたスラリまたは研磨材を添加されていないスラリを使用する。一実施形態では、必要な摩損性は処理表面によって全て賄われる。別の一実施形態では、処理用のスラリに柔らかい研磨材が添加される。一実施形態では、十分な表面保護膜１１０を有する構造を処理するにあたって、柔らかい研磨材を処理剤に添加することによって、柔らかい研磨材の添加によって生じるあらゆる圧力および剪断応力の増大から多孔性の低Ｋ誘電絶縁体１０２を保護する。
【００３３】
一実施形態では、抑制剤に補助された直接電荷移動の化学によって、極めて緩やかなＣＭＰを使用した銅の除去が促進される。一実施形態では、銅の表層１０６の除去および平坦化のために使用される直接電解銅の化学はＣｕ0＋Ｆｅ3+→Ｃｕ2+＋Ｆｅ2+である。一実施形態では、平坦化を増進させるために巨大有機分子が利用される。また、表面における酸化膜の形成を阻止するために抑制剤も使用される。
【００３４】
本発明の一実施形態では、銅の表層１０６を除去するために、そして、障壁１０８の上層部において低Ｋ誘電性の銅デュアルダマシン構造１００の表面を平坦化するために、極めて緩やかなＣＭＰが利用される。図２Ｂは、本発明の一実施形態にしたがって、極めて緩やかなＣＭＰの完了時における図２Ａの低Ｋ誘電性の銅Ｋデュアルダマシン構造１００を示している。パターン１０４は、銅充填物１０６’で満たされると共に障壁１０８によって縁取られている。この時点では、構造１００の表面は不均質で、銅充填物１０６’および障壁１０８を含む。構造の表面では、障壁１０８は表面保護膜１１０のすぐ上に位置する。なお、表面保護膜１１０は多孔性の低Ｋ誘電絶縁体１０２の上に形成されている。次の製造工程は、構造の表面において障壁１０８を除去する工程である。
【００３５】
図１Ａ〜１Ｄを参照にして上述されたように、従来の構造製造技術は、障壁１０８を除去するための第２のＣＭＰ工程を含む。一般に、銅デュアルダマシン構造の障壁１０８は、タンタルまたは窒化タンタルで構成され、概して弾力性である。また、タンタルは、効果的なＣＭＰ化学剤と結合して、またはその存在下で、揮発性のフッ化物を形成する傾向がある。障壁１０８は、一般に２００Å〜３００Åの厚さしかないが、化学的および機械的な弾力性を有するうえに、柔らかい銅を含む不均質な表面の一部のみを占めるので、障壁１０８のＣＭＰは、とりわけ困難である。したがって、ＣＭＰは、理想的な工程選択肢とは言い難い。
【００３６】
一実施形態では、プラズマエッチングなどのドライエッチング工程を使用して障壁１０８が除去される。図３Ａおよび図３Ｂを参照にして後ほど詳述される表面保護膜１１０は、エッチングに対して高い選択性を有するように選択される。そして、障壁１０８がエッチングによって効果的に除去される。このとき、表面保護膜１１０は、多孔性の誘電絶縁体１０２を保護するだけでなく、エッチストップとしても機能する。なお、一実施形態では、厚さ２００Å〜３００Åの障壁は、副産物の少ないエッチングによって素早く且つ容易に除去され、尚かつ、銅は揮発性のフッ化物を形成しないので、障壁１０８のエッチング中において、銅のエッチングまたは腐食は回避される。
【００３７】
図２Ｃは、本発明の一実施形態にしたがって、障壁１０８のエッチング完了時における、図２Ａおよび図２Ｂの低Ｋ誘電性の銅デュアルダマシン構造１００を示している。低Ｋ誘電性の銅デュアルダマシン構造１００は、中にパターン１０４が形成された多孔性の低Ｋ誘電絶縁体１０２を含む。パターン１０４は、障壁ライナ１０８’で縁取られると共に銅充填物１０６’で満たされている。表面保護膜１１０は、多孔性の低Ｋ誘電絶縁体１０２の表面を覆っている。
【００３８】
本発明の一実施形態では、低Ｋ誘電性の銅デュアルダマシン構造１００の追加製造が実施される。多孔性の低Ｋ誘電絶縁体１０２を保護する機能を果たすと共に障壁１０８のエッチングにおいて効果的なエッチストップとして機能する表面保護膜１１０は、多孔性低Ｋ誘電体／表面保護膜からなる複合積層膜の実効Ｋ値を増大させる可能性もある。したがって、本発明の一実施形態では、表面保護膜１１０を薄層化するために、そして、多孔性低Ｋ誘電体／表面保護膜からなる複合積層膜の実効Ｋ値を引き下げるために、障壁１０８のエッチング後に第２のエッチングが実施される。
【００３９】
図３Ａは、本発明の一実施形態にしたがって、図２Ａ〜２Ｃに示された低Ｋ誘電性の銅デュアルダマシン構造１００の一部を拡大して示している。図３Ａでは、障壁１０８の上に銅の表層１０６が示され、障壁１０８の下には表面保護膜１１０および多孔性の低Ｋ誘電絶縁体１０２が続く。図２Ａ〜２Ｃを参照にして既に詳述されたように、本発明の一実施形態では、銅の表層１０６を除去すると共に障壁１０８の表面を平坦化するために、ＣＭＰが実施される。一実施形態では、次に、構造の表面において表面保護膜１１０の上から障壁１０８を除去するために、プラズマエッチングが実施される。プラズマエッチングは、構造の表面において、障壁１０８を除去して表面保護膜１１０を露出させるために実施される。したがって、一実施形態では、表面保護膜がプラズマエッチングのエッチストップとして機能する。一実施形態では、表面保護膜は、エッチングに対する選択性が高く、障壁１０８に使用されるタンタルや窒化タンタルなどの材料と互換性を有すると共に、多孔性低Ｋ誘電体／表面保護膜からなる複合積層膜の実効Ｋ値を可能な限り低く抑えられるように可能な限り低いＫ値を有する。
【００４０】
しかしながら、表面保護膜１１０は、その下の多孔性低Ｋ誘電絶縁体に必要な保護を提供できるだけの十分な厚さを有する必要がある。そして、その下の誘電体が高多孔性である場合は、表面保護膜１１０は、その多孔性低Ｋ誘電体よりも厚い必要がある。表面保護膜１１０の厚さは、一実施形態では約５Åから約５００Åの範囲で、一実施形態では約５０Åである。しかしながら、表面保護膜１１０の厚さが増すと、それに伴って複合積層膜の実効Ｋ値も増す。したがって、本発明の一実施形態では、表面保護膜１１０を薄層化する第２のエッチング工程が実施される。表面保護膜１１０の薄層化は、複合積層膜の実効Ｋ値を下げることができる。
【００４１】
本発明の一実施形態では、障壁のエッチング後に第２のエッチングが実施される。第２のエッチングは、表面保護膜１１０を薄層化するために実施されるので、一実施形態では時限式のエッチング工程である。別の一実施形態では、エッチングチャンバの中に正確な測定機能を組み込み、表面保護膜１１０のエッチングを正確に監視することによって、表面保護膜１１０を所定の厚さだけ除去する。
【００４２】
本発明の一実施形態では、表面保護膜１１０は、約５Åから約５００Åの厚さを有する単層膜である。一実施形態では、表面保護膜は、連続しているが境界を特定可能である少なくとも二枚の層からなる複合積層膜である。別の一実施形態では、表面保護膜は、連続しているが境界を特定可能である三枚以上の層からなって、累積厚さが約５Åから約５００Åまでの範囲にある複合積層膜である。図３Ｂは、本発明の一実施形態にしたがって、複合積層表面保護膜１１０を有する構造の一部を示している。図３Ｂに示された複合積層表面保護膜１１０は、上層１１０ａおよび下層１１０ｂを含む。別の一実施形態では、複合積層表面保護膜１１０は、三枚以上の層を含む。図に示された例では、上層１１０ａは、障壁のエッチングに対して選択性を有する材料で形成され、障壁のエッチングは、一実施形態では、障壁１０８を完全にエッチングできるようにタンタルまたは窒化タンタルのエッチングである。しかしながら、上層１１０ａは、第２のエッチングによって効果的に薄層化または除去できるように、障壁１０８と互換性を有する必要もある。また、上層１１０ａは、複合積層表面保護膜１１０に厚みを加えることによって、初期のＣＭＰ工程およびエッチング工程の最中に下の多孔性低Ｋ誘電絶縁体１０２を保護することができる。
【００４３】
図３Ｂに示された実施形態では、下層１１０ｂは、多孔性低Ｋ誘電絶縁体１０２に最も近い層である。下層１１０ｂは、結果として得られる構造のＫ値を可能な限り小さく維持できるように、最小のＫ値を維持している。一実施形態では、下層１１０は有機層であって、使用される材料の例としては、酸化ケイ素、窒化ケイ素、二酸化ケイ素、窒化酸化ケイ素、炭化ケイ素などが挙げられる。なお、薄層化エッチング工程すなわち第２のエッチング工程によって、上層１１０ａを効果的に除去または薄層化する一方で下層１１０ｂを損なうことなく残せるように、下層１１０ｂは、エッチングに対して高い選択性を有する。
【００４４】
図２Ｄは、本発明の一実施形態にしたがって、表面保護膜１１０（図２Ａ〜２Ｃを参照せよ）の薄層化エッチングの完了時における、図２Ａ〜２Ｃの低Ｋ誘電性の銅デュアルダマシン構造１００を示している。結果として得られる低Ｋ誘電性の銅デュアルダマシン構造１００は、中にパターン１０４が形成された多孔性の低Ｋ誘電絶縁体１０２を含む。パターン１０４は、障壁ライナ１０８’で縁取られ、銅充填物１０６’が満たされている。薄層化された表面保護膜１１０’は、多孔性の低Ｋ誘電絶縁体１０２の表面を覆っている。薄層化された表面保護膜１１０’は、一実施形態では、初めに形成された表面保護膜１１０の厚さを薄層化するために第２のエッチング動作によって処理された単層の表面保護膜（図２Ａ〜２Ｃを参照せよ）であり、別の一実施形態では、連続しているが境界を特定可能である少なくとも二枚の層を初めの表面保護膜１１０の中に形成され、そのうち最上層１１０ａ（図３Ｂを参照せよ）をエッチングによって除去または薄層化された多層の表面保護膜（図３Ａ〜３Ｂを参照せよ）である。
【００４５】
本発明の実施形態にしたがった表面保護膜および方法を提供すれば、実効Ｋ値を可能な限り小さく維持した低Ｋ誘電性の銅デュアルダマシン構造を製造することができる。図２Ａ〜２Ｄおよび図３Ａ〜３Ｂを参照にして上述されたように、本発明の実施形態にしたがって低Ｋ誘電性の銅デュアルダマシン構造を製造する工程は、ＣＭＰ工程およびエッチング工程を共に含み、さらに薄層化エッチングをも追加で含む。図４Ａおよび図４Ｂは、本発明の一実施形態にしたがった製造方法の各動作を略述したフローチャートである。
【００４６】
図４Ａは、本発明の一実施形態にしたがって低Ｋ誘電性の銅デュアルダマシン構造を製造するにあたって実施される方法動作の概略を示したフローチャートである。該方法は、中に銅デュアルダマシン構造を作成される絶縁体を受け取る動作２０２から開始する。一実施形態では、受け取られる絶縁体は図２Ａに示された構造である。一実施形態では多孔性の低Ｋ誘電絶縁体である絶縁体は、障壁で縁取られるパターンと共に製造されるパターン。絶縁体の表面には表面保護膜が形成されているので、障壁層は絶縁体の表面では表面保護膜を覆っている。パターンの中には銅充填物が堆積され、障壁は銅の表層で覆われている。
【００４７】
上記の方法は、銅の表層を除去すると共に表面を平坦化するためにＣＭＰ操作が実施される動作２０４に続く。一実施形態では、動作２０４の完了時における絶縁体は、図２Ｂのように見える。すなわち、銅の表層はＣＭＰによって除去され、平坦化された表面は障壁およびパターンを満たす銅を含む。
【００４８】
上記の方法は、次に、障壁を除去するためにエッチング工程が実施される動作２０６に進む。表面保護膜は、一実施形態ではエッチングに対する選択性が高いので、図２Ｃに示されるように、パターンの壁に残る障壁およびパターンの中の銅充填物の端に沿って絶縁体の表面上に残される。
【００４９】
上記の方法は、誘電表面保護膜を薄層化するために第２のエッチングが実施される動作２０８で完結する。一実施形態では、表面保護膜を薄層化すると共に多孔性誘電体／表面保護膜からなる複合積層膜の実効Ｋ値を下げるために、表面保護膜は、短時間の時限式エッチングによって処理される。上記の方法は、薄層化の完了後に終了する。一実施形態では、製造された構造は、図２Ｄのように見える。
【００５０】
図４Ｂは、本発明の一実施形態にしたがって、低Ｋ誘電性の銅デュアルダマシン構造の製造において実施される方法動作を示している。図４Ｂは、図４Ａに示された概略よりも詳しい。
【００５１】
上記の方法は、半導体の製造に適した多孔性の低Ｋ誘電体が受け取られる動作２５２から開始する。一実施形態では、該多孔性の低Ｋ誘電絶縁体は高多孔性の低Ｋ誘電絶縁体である。
【００５２】
上記の方法は、多孔性の低Ｋ誘電絶縁体の上に表面保護膜が堆積されるまたは形成される動作２５４に続く。一実施形態では、表面保護膜は、障壁の形成によく使われるタンタルおよび窒化タンタルのエッチングに対して高い選択性を有する。表面保護膜は、一実施形態では５Å〜５００Åの厚さに堆積または形成され、一実施形態では約５０Åの厚さを有する。
【００５３】
上記の方法は、表面保護膜を有する多孔性の低Ｋ誘電絶縁体がパターン形成のためにパターン形成される動作２５６に続く。これらのパターンは、既知のフォトリソグラフィ技術にしたがって、多孔性の低Ｋ誘電体構造を覆っている表面保護膜の中にパターン形成される。上記の方法は、次いで、これらのパターンが表面保護膜の中に、ひいては多孔性の低Ｋ誘電絶縁体の中にエッチングされる動作２５８に進む。このようなパターンは、トレンチおよびヴィアを含み、パターンの製造工程は、トレンチの先行製造およびヴィアの先行製造を含む。
【００５４】
上記の方法は、次に、パターンの表面上に障壁が堆積または形成され、多孔性の低Ｋ誘電体構造の表面が表面保護膜で覆われる動作２６０を実施する。パターンの表面は、多孔性の低Ｋ誘電絶縁体の中のパターンの壁および床を含む。一実施形態では、障壁はタンタル製の障壁である。別の一実施形態では、障壁は窒化タンタル製の障壁である。さらに別の実施形態では、銅または他の導電体と多孔性の低Ｋ誘電体構造との間に十分な線引き特性を提供でき、且つ、銅の表層のＣＭＰの終点を示すための十分な研磨ストップ特性を提供できる、任意の材料からなる障壁である。
【００５５】
上記の方法は、次に、動作２６２を実施する。動作２６２では、銅がパターンの中に堆積され、その結果、障壁の上に、そして絶縁体の表面上では表面保護膜の上に、銅の表層が形成される。一実施形態では、低Ｋ誘電性のデュアルダマシン構造の中の導電体として、銅が使用される。他の実施形態では、タングステンやアルミニウムなどの導電体が使用される。一実施形態では、動作２６２の完了時の構造は、図２Ａのように見える。
【００５６】
上記の方法は、次に、動作２６４に進む。動作２６４では、極めて緩やかなＣＭＰによって、銅の表層が除去されると共に表面が平坦化され、障壁が露出される結果、構造の表面は、基本的にパターン内の銅充填物と障壁とを含むことになる。極めて緩やかなＣＭＰは、一実施形態では、可撓性すなわち弾性の処理ツールすなわち処理心材の上に設けられた上述のハードスキンの処理表面を、製造される構造の表面に、一実施形態では研磨材を含まないスラリと共にあてがうことを含む。一実施形態では、銅は、抑制剤に補助された直接電荷移動の化学によって除去および平坦化される。一実施形態では、動作２６４によって銅の表層を除去されると共に表面を平坦化された構造は、図２Ｂのように見える。
【００５７】
上記の方法は、エッチング工程によって障壁が除去される動作２６６に続く。一実施形態では、表面保護膜はエッチングに対して高い選択性を有し、障壁は約２００Å〜３００Åの厚さである。したがって、エッチングは、副産物の少ない急速な工程である。一実施形態では、動作２６６の完了時の構造は、図２Ｃのように見える。
【００５８】
上記の方法は、表面保護膜を薄層化するために第２のエッチング工程が実施される動作２６８で完結する。一実施形態では、表面保護膜は少なくとも二枚の層を有する多層膜である。このような一実施形態では、エッチングによって最上層が実質的に除去され、残る低Ｋ誘電体／表面保護膜の複合積層膜の実効Ｋ値が下がる。別の一実施形態では、表面保護膜は単層膜であり、薄層化エッチング工程は、表面保護膜の一部を除去することによって低Ｋ誘電体／表面保護膜の複合積層膜の実効Ｋ値を引き下げる時限式エッチングである。上記の方法は、動作２６８において表面保護膜が薄層化された時点で終了する。本発明の一実施形態では、結果として得られた低Ｋ誘電性の銅デュアルダマシン構造は、図２Ｄのように見える。
【００５９】
以上では、理解を明確にするために、発明の説明をある程度詳しく行った。しかしながら、添付した特許請求の範囲ならば、一定の変更および改良が可能であることは明らかである。したがって、これらの実施形態は、例示を目的とした非限定的な実施形態だと見なされ、本発明は、上記の詳細に限定されず、添付した特許請求およびそれらの同等形態の範囲内で変更することが可能である。
【図面の簡単な説明】
【００６０】
【図１Ａ】中に代表的な銅デュアルダマシン構造を製造される半導体ウエハの一部を示した図である。
【図１Ｂ】中に銅デュアルダマシン構造を製造される図１Ａの半導体ウエハ１０の一部の、第１のＣＭＰ工程後の状態を示している。
【図１Ｃ】半導体ウエハの中に製造されたデュアルダマシン構造の理想的な完成図である。
【図１Ｄ】非均質のＣＭＰ処理に特有の構造欠陥が反映された代表的なデュアルダマシン構造を示した図である。
【図２Ａ】本発明の一実施形態にしたがって、多孔性の低Ｋ誘電絶縁体の中に製造される低Ｋ誘電性の銅デュアルダマシン構造を示した図である。
【図２Ｂ】本発明の一実施形態にしたがって、極めて緩やかなＣＭＰの完了時における図２Ａの低Ｋ誘電性の銅デュアルダマシン構造を示した図である。
【図２Ｃ】本発明の一実施形態にしたがって、障壁エッチングの完了時における図２Ａおよび図２Ｂの低Ｋ誘電性の銅デュアルダマシン構造を示した図である。
【図２Ｄ】本発明の一実施形態にしたがって、表面保護膜の薄層化エッチングの完了時における図２Ａ〜２Ｃの低Ｋ誘電性の銅デュアルダマシン構造を示した図である。
【図３Ａ】本発明の一実施形態にしたがって、図２Ａ〜２Ｃに示された低Ｋ誘電性の銅デュアルダマシン構造の一部を示した拡大図である。
【図３Ｂ】本発明の一実施形態にしたがって、複合積層表面保護膜を有する構造の一部を示した図である。
【図４Ａ】本発明の一実施形態にしたがって、低Ｋ誘電性の銅デュアルダマシン構造を製造するにあたって実施される方法動作の概略を示したフローチャートである。
【図４Ｂ】本発明の一実施形態にしたがって、低Ｋ誘電性の銅デュアルダマシン構造の製造において実施される方法動作の概略を示したフローチャートである。
【符号の説明】
【００６１】
１０…半導体ウエハ
１２…絶縁体
１４…パターン
１６…銅の表層
１６’…銅充填物
１８…障壁
１８’…障壁ライナ
２０…皿状の窪み
２２…非平坦な表面
２４…絶縁体の浸食
１００…低Ｋ誘電性の銅デュアルダマシン構造
１０２…多孔性の低Ｋ誘電絶縁体
１０４…パターン
１０６…銅の表層
１０６’…銅充填物
１０８…障壁
１０８’…障壁ライナ
１１０…表面保護膜
１１０’…薄層化された表面保護膜
１１０ａ…上層
１１０ｂ…下層
【図１Ａ】
2005525692.tif 000003
【図１Ｂ】
2005525692.tif 000004
【図１Ｃ】
2005525692.tif 000005
【図１Ｄ】
2005525692.tif 000006
【図２Ａ】
2005525692.tif 000007
【図２Ｂ】
2005525692.tif 000008
【図２Ｃ】
2005525692.tif 000009
【図２Ｄ】
2005525692.tif 000010
【図３Ａ】
2005525692.tif 000011
【図３Ｂ】
2005525692.tif 000012
【図４Ａ】
2005525692.tif 000013
【図４Ｂ】
2005525692.tif 000014
【手続補正書】
【提出日】平成15年7月11日(2003.7.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁体の上に半導体構造を製造するための方法であって、
前記絶縁体の上に低Ｋ誘電体を形成する工程と、
前記低Ｋ誘電体の上に表面保護膜を形成する工程と、
前記低Ｋ誘電体の中に、前記低Ｋ誘電体によって定められた内部表面を有すると共に導電体を収容するための領域を定めるパターンを形成する工程と、
前記表面保護膜の上および前記パターンの内部表面上に障壁層を形成する工程と、
前記パターンを前記導電体で満たし、前記導電体からなる表層を残す工程と、
前記導電体からなる表層を除去するために、前記障壁層の少なくとも一部に到達した時点で打ち切られるように構成された化学機械平坦化（ＣＭＰ）操作を実施する工程と、
前記障壁層を除去するために、前記表面保護膜の少なくとも一部を露出させるように構成されたドライエッチングを実施する工程と
を備える方法。
【請求項２】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記導電体は銅である、方法。
【請求項３】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記障壁層は、タンタルおよび窒化タンタルのいずれかである、方法。
【請求項４】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記ＣＭＰ操作は、研磨材を含まないスラリを利用すると共に抑制剤に補助された直接的な電荷移動の化学を更に利用する、極めて緩やかなＣＭＰ操作である、方法。
【請求項５】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記低Ｋ誘電体は、多孔性の低Ｋ誘電体および高多孔性の低Ｋ誘電体のいずれかである、方法。
【請求項６】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記パターンは、トレンチパターンおよびヴィアパターンを含む、方法。
【請求項７】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法は更に
前記表面保護膜を薄層化するために第２のドライエッチングを実施する工程を備え、
前記薄層化は、前記表面保護膜を除去することなく前記表面保護膜の厚さを減らすように構成される、方法。
【請求項８】
請求項７に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記表面保護膜は、約５Åから約５００Åの厚さを有する、方法。
【請求項９】
絶縁体の上に半導体構造を製造するための方法であって、
前記絶縁体の上に低Ｋ誘電体を形成する工程と、
前記低Ｋ誘電体の上に、連続して形成された少なくとも二枚の材料層によって規定される表面保護膜を形成する工程と、
前記低Ｋ誘電体の中に、前記低Ｋ誘電体によって規定される内部表面を有すると共に導電体を収容するための領域を規定するパターンを形成する工程と、
前記表面保護膜の上および前記パターンの内部表面の上に障壁層を形成する工程と、
前記パターンを前記導電体で満たし、前記導電体からなる表層を残す工程と、
前記導電体からなる表層を除去するために、前記障壁層の少なくとも一部に到達した時点で打ち切られるように構成された化学機械平坦化（ＣＭＰ）操作を実施する工程と、
前記障壁層を除去するために、前記表面保護膜の少なくとも一部を露出させるように構成された第１のドライエッチングを実施する工程と、
前記表面保護膜の前記連続して形成された材料層の少なくとも一枚を除去するために第２のドライエッチングを実施する工程と
を備える方法。
【請求項１０】
請求項９に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記低Ｋ誘電体は、多孔性の低Ｋ誘電体および高多孔性の低Ｋ誘電体のいずれかである、方法。
【請求項１１】
請求項９に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記連続して形成された少なくとも二枚の材料層によって規定される前記表面保護膜は、約５Åから約５００Åの厚さを有する、方法。
【請求項１２】
請求項９に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記連続して形成された少なくとも二枚の材料層によって規定される前記表面保護膜は、約５０Åの厚さを有する、方法。
【請求項１３】
請求項９に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記導電体は銅である、方法。
【請求項１４】
請求項９に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記ＣＭＰ操作は、研磨材を含まないスラリを利用すると共に抑制剤に補助された直接的な電荷移動の化学を更に利用する、極めて緩やかなＣＭＰ操作である、方法。
【請求項１５】
低Ｋ誘電体を有する半導体構造であって、前記低Ｋ誘電体中には導電ヴィアおよび導電トレンチを形成するためのパターンが規定され、前記低Ｋ誘電体の上面は表面保護膜を有し、障壁膜は前記パターンを縁取ると共に前記表面保護膜の上に形成され、導電体は前記パターンを満たすと共に前記障壁膜の上に導電体の表層部分を残す半導体構造において、前記導電体の表層部分と前記障壁膜と前記表面保護膜とを除去するための方法であって、
（ａ）前記導電体の表層部分を除去するために化学機械平坦化（ＣＭＰ）操作を実施する工程と、
（ｂ）前記導電体の表層部分が実質的に除去されたと決定された時点で前記ＣＭＰ操作を打ち切る工程と、
（ｃ）前記半導体構造をプラズマエッチングステーションに移す工程と、
（ｄ）前記障壁層を除去するために最初のプラズマエッチングを実施する工程と、
（ｅ）前記表面保護膜の少なくとも一部を除去するために後続のプラズマエッチングを実施する工程と、
（ｆ）次の低Ｋ誘電体層が必要であるか否かを決定する工程と、
前記次の低Ｋ誘電体層が必要である場合には、前記次の低Ｋ誘電体層を形成して工程（ａ）〜（ｆ）を繰り返すこと
を備える方法。
【請求項１６】
請求項１５に記載の方法であって、
前記ＣＭＰ操作は、研磨材を含まないスラリを利用すると共に抑制剤に補助された直接的な電荷移動の化学を更に利用する、極めて緩やかなＣＭＰ操作である、方法。
【請求項１７】
請求項１５に記載の方法であって、
前記連続して形成された少なくとも二枚の材料層によって規定される前記表面保護膜は、約５Åから約５００Åの厚さを有する、方法。
【請求項１８】
請求項１５に記載の方法であって、
前記表面保護膜は、約５０Åの厚さを有する、方法。
【請求項１９】
請求項１８に記載の方法であって、
前記表面保護膜は、単層の材料によって規定される、方法。
【請求項２０】
請求項１９に記載の方法であって、
前記表面保護膜は、連続して形成された少なくとも二枚の材料層を有する複数の層によって規定される、方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
基板レベルでは、拡散領域を有するトランジスタ素子が、シリコン基板の中および上に形成される。後続のレベルでは、所望の機能素子を定めるために、相互接続用の金属配線が、パターン形成されると共にトランジスタ素子に電気的に接続される。周知のように、パターン形成された導電層は、誘電体によって他の導電層から隔離される。誘電体としては、二酸化ケイ素が好都合である。各金属配線レベルでは、表層の金属を除去するまたは誘電体を平坦化する必要がある。平坦化を行わないと、表面トポロジーの格差が増すので、追加の金属配線層を形成することが大幅に困難になる。他の主要な用途では、先ず誘電体の中に金属配線パターンが形成され、次にウエハの表面全体に導電体が堆積され、最後に銅などの余分な金属配線を除去するための金属ＣＭＰ動作が実施される。通常は、導電体の前に拡散層が追加で堆積される。これは、導電体が誘電体の塊の中に拡散し、誘電体の絶縁誘電特性を損ねたりトランジスタを汚染したりする事態を回避するためである。


【手続補正書】
【提出日】平成16年1月12日(2004.1.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁体の上に半導体構造を製造するための方法であって、
前記絶縁体の上に低Ｋ誘電体を形成する工程と、
前記低Ｋ誘電体の上に表面保護膜を形成する工程と、
前記低Ｋ誘電体の中に、前記低Ｋ誘電体によって定められた内部表面を有すると共に導電体を収容するための領域を定めるパターンを形成する工程と、
前記表面保護膜の上および前記パターンの内部表面上に障壁層を形成する工程と、
前記パターンを前記導電体で満たし、前記導電体からなる表層を残す工程と、
前記導電体からなる表層を除去するために、前記障壁層の少なくとも一部に到達した時点で打ち切られるように構成された化学機械平坦化（ＣＭＰ）操作を実施する工程と、
前記障壁層を除去するために、前記表面保護膜の少なくとも一部を露出させるように構成されたドライエッチングを実施する工程と
を備え、
前記ＣＭＰ動作は、研磨材を含まないスラリを利用すると共に抑制剤に補助された直接電荷移動の化学を更に利用する、極めて緩やかなＣＭＰ動作である、方法。
【請求項２】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記導電体は銅である、方法。
【請求項３】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記障壁層は、タンタルおよび窒化タンタルのいずれかである、方法。
【請求項４】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記低Ｋ誘電体は、多孔性の低Ｋ誘電体および高多孔性の低Ｋ誘電体のいずれかである、方法。
【請求項５】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記パターンは、トレンチパターンおよびヴィアパターンを含む、方法。
【請求項６】
請求項１に記載の絶縁体の上に半導体構造を製造するための方法は更に
前記表面保護膜を薄層化するために第２のドライエッチングを実施する工程を備え、
前記薄層化は、前記表面保護膜を除去することなく前記表面保護膜の厚さを減らすように構成される、方法。
【請求項７】
請求項６に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記表面保護膜は、約５Åから約５００Åの厚さを有する、方法。
【請求項８】
絶縁体の上に半導体構造を製造するための方法であって、
前記絶縁体の上に低Ｋ誘電体を形成する工程と、
前記低Ｋ誘電体の上に、連続して形成された少なくとも二枚の材料層によって規定される表面保護膜を形成する工程と、
前記低Ｋ誘電体の中に、前記低Ｋ誘電体によって規定される内部表面を有すると共に導電体を収容するための領域を規定するパターンを形成する工程と、
前記表面保護膜の上および前記パターンの内部表面の上に障壁層を形成する工程と、
前記パターンを前記導電体で満たし、前記導電体からなる表層を残す工程と、
前記導電体からなる表層を除去するために、前記障壁層の少なくとも一部に到達した時点で打ち切られるように構成された化学機械平坦化（ＣＭＰ）操作を実施する工程と、
前記障壁層を除去するために、前記表面保護膜の少なくとも一部を露出させるように構成された第１のドライエッチングを実施する工程と、
前記表面保護膜の前記連続して形成された材料層の少なくとも一枚を除去するために第２のドライエッチングを実施する工程と
を備える方法。
【請求項９】
請求項８に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記低Ｋ誘電体は、多孔性の低Ｋ誘電体および高多孔性の低Ｋ誘電体のいずれかである、方法。
【請求項１０】
請求項８に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記連続して形成された少なくとも二枚の材料層によって規定される前記表面保護膜は、約５Åから約５００Åの厚さを有する、方法。
【請求項１１】
請求項８に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記連続して形成された少なくとも二枚の材料層によって規定される前記表面保護膜は、約５０Åの厚さを有する、方法。
【請求項１２】
請求項８に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記導電体は銅である、方法。
【請求項１３】
請求項８に記載の絶縁体の上に半導体構造を製造するための方法であって、
前記ＣＭＰ操作は、研磨材を含まないスラリを利用すると共に抑制剤に補助された直接的な電荷移動の化学を更に利用する、極めて緩やかなＣＭＰ操作である、方法。
【請求項１４】
低Ｋ誘電体を有する半導体構造であって、前記低Ｋ誘電体中には導電ヴィアおよび導電トレンチを形成するためのパターンが規定され、前記低Ｋ誘電体の上面は表面保護膜を有し、障壁膜は前記パターンを縁取ると共に前記表面保護膜の上に形成され、導電体は前記パターンを満たすと共に前記障壁膜の上に導電体の表層部分を残す半導体構造において、前記導電体の表層部分と前記障壁膜と前記表面保護膜とを除去するための方法であって、
（ａ）前記導電体の表層部分を除去するために化学機械平坦化（ＣＭＰ）操作を実施する工程と、
（ｂ）前記導電体の表層部分が実質的に除去されたと決定された時点で前記ＣＭＰ操作を打ち切る工程と、
（ｃ）前記半導体構造をプラズマエッチングステーションに移す工程と、
（ｄ）前記障壁層を除去するために最初のプラズマエッチングを実施する工程と、
（ｅ）前記表面保護膜の少なくとも一部を除去するために後続のプラズマエッチングを実施する工程と、
（ｆ）次の低Ｋ誘電体層が必要であるか否かを決定する工程と、
前記次の低Ｋ誘電体層が必要である場合には、前記次の低Ｋ誘電体層を形成して工程（ａ）〜（ｆ）を繰り返すこと
を備える方法。
【請求項１５】
請求項１４に記載の方法であって、
前記ＣＭＰ操作は、研磨材を含まないスラリを利用すると共に抑制剤に補助された直接的な電荷移動の化学を更に利用する、極めて緩やかなＣＭＰ操作である、方法。
【請求項１６】
請求項１４に記載の方法であって、
前記連続して形成された少なくとも二枚の材料層によって規定される前記表面保護膜は、約５Åから約５００Åの厚さを有する、方法。
【請求項１７】
請求項１４に記載の方法であって、
前記表面保護膜は、約５０Åの厚さを有する、方法。
【請求項１８】
請求項１７に記載の方法であって、
前記表面保護膜は、単層の材料によって規定される、方法。
【請求項１９】
請求項１８に記載の方法であって、
前記表面保護膜は、連続して形成された少なくとも二枚の材料層を有する複数の層によって規定される、方法。
【国際調査報告】
2005525692.tif 000015