(57)【要約】アクティブマトリクスエレクトロルミネセントディスプレイ装置は、ディスプレイ素子（２）のアノードと電源線（２６）との間に接続されたアモルファスシリコン又は微結晶シリコンドライブＮＭＯＳトランジスタ（２２）を用いるピクセルを有する。蓄積キャパシタ（２４）が、ディスプレイ素子のアノードとドライブトランジスタ（２２）のゲートとの間に接続される。アモルファスシリコン又は微結晶シリコンの第２のドライブＮＭＯＳトランジスタ（３０）は、ディスプレイ素子（２）のアノードに、保持電圧を供給する。この構成は、トランジスタゲート駆動電圧が蓄積キャパシタに蓄積される間、ディスプレイ素子にかかる電圧が保持されることを可能にする。これは、ＮＭＯＳトランジスタを用いて正確な電流源ピクセル回路が実現されることを可能にする。
2005534990.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイピクセルのアレイを有するアクティブマトリクスエレクトロルミネセントディスプレイ装置において、前記ピクセルのそれぞれは、
エレクトロルミネセントディスプレイ素子と、
前記ディスプレイ素子のアノードと電源線との間に接続された、アモルファスシリコン又は微結晶シリコンの第１のドライブＮＭＯＳトランジスタと、
前記ディスプレイ素子の前記アノードと前記第１のドライブトランジスタのゲートとの間の蓄積キャパシタと、
前記ディスプレイ素子の前記アノードに保持電圧を供給するための、アモルファスシリコン又は微結晶シリコンの第２のドライブＮＭＯＳトランジスタと、
を有する、ディスプレイ装置。
【請求項２】
請求項１に記載の装置において、前記第２のドライブトランジスタは、前記電源線と前記ディスプレイ素子の前記アノードとの間に接続される、装置。
【請求項３】
請求項１に記載の装置において、前記第２のドライブトランジスタは、第２の電源線と前記ディスプレイ素子の前記アノードとの間に接続される、装置。
【請求項４】
請求項３に記載の装置において、前記第２の電源線は、前記アレイの行のピクセル間で共有される、装置。
【請求項５】
請求項１乃至４の何れか１項に記載の装置において、前記第１のドライブトランジスタの前記ゲートは、アドレストランジスタを通じてデータ信号線に結合される、装置。
【請求項６】
請求項５に記載の装置において、前記データ信号線は、前記アレイの列のピクセル間で共有される列導体を有する、装置。
【請求項７】
請求項５又は６に記載の装置において、前記アドレストランジスタのゲートは、前記アレイの行のピクセル間で共有される行導体に結合される、装置。
【請求項８】
請求項１乃至７の何れか１項に記載の装置において、前記第１の及び第２のドライブトランジスタは、アモルファスシリコンマトリクス中に４０ｎｍ〜１４０ｎｍの大きさのシリコン結晶子を有する微結晶シリコンＴＦＴを有する、装置。
【請求項９】
それぞれがエレクトロルミネセントディスプレイ素子を持つディスプレイピクセルのアレイを有するアクティブマトリクスエレクトロルミネセントディスプレイ装置の前記ピクセルを駆動する方法において、
第１のアモルファスシリコン又は微結晶シリコンＮＭＯＳトランジスタを通じて保持電圧を印加することによって前記ディスプレイ素子にかかる電圧を保持するステップであって、前記保持電圧は第２のアモルファスシリコン又は微結晶シリコンＮＭＯＳトランジスタのソース電圧を保持する、ステップと、
前記ディスプレイ素子にかかる前記電圧を保持する間、前記第２のトランジスタのゲートとソースとの間に接続された蓄積キャパシタに所望のゲート−ソース電圧を蓄積するステップであって、前記ゲート−ソース電圧は、前記ディスプレイ素子を駆動するための所望のソース−ドレイン電流に対応する、ステップと、
前記ディスプレイ素子から前記保持電圧を除去するステップと、
前記所望のソース−ドレイン電流を前記エレクトロルミネセントディスプレイ素子に通じさせるステップと、
を有する方法。
【請求項１０】
請求項９に記載の方法において、前記所望のソース−ドレイン電流は、第１の電源電圧を前記第２のトランジスタに印加することによって前記第２のトランジスタに通じさせられる、方法。
【請求項１１】
請求項１０に記載の方法において、前記ディスプレイ素子にかかる前記電圧が保持される間、前記第１の電源電圧は前記第２のトランジスタに印加されない、方法。
【請求項１２】
請求項１１に記載の方法において、前記第１の電源電圧及び前記保持電圧は、共有される電源線によって供給される、方法。
【請求項１３】
請求項９乃至１２の何れか１項に記載の方法において、蓄積キャパシタに所望のゲート−ソース電圧を蓄積する前記ステップは、データ信号線からのデータを、アドレストランジスタを通じて前記蓄積キャパシタに結合するステップを有する、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネセントディスプレイ装置に関し、特に、各ピクセルに関連した薄膜スイッチングトランジスタを持つアクティブマトリクスディスプレイ装置に関する。
【背景技術】
【０００２】
エレクトロルミネセント発光ディスプレイ素子を使用するマトリクスディスプレイ装置はよく知られている。これらのディスプレイ素子は、例えばポリマー材料を用いる有機薄膜エレクトロルミネセント素子を有してもよく、さもなければ、従来のＩＩＩ−Ｖ半導体化合物を用いる発光ダイオード（ＬＥＤ）を有してもよい。有機エレクトロルミネセント材料、特にポリマー材料の最近の発達は、それらがビデオディスプレイ装置のために実用的に用いられることができることを示した。これらの材料は、一般的に、一対の電極間に挟まれた半伝導性共役ポリマーの１つ又は複数の層を有し、前記電極の一方は透明であって、他方はポリマー層にホール又は電子を注入するのに適切な材料からなる。ポリマー材料は、ＣＶＤプロセスを用いて製造されることができ、又は、単に、可溶性共役ポリマーの溶液を用いてスピンコーティング技術によって製造されることができる。インクジェットプリンティングが用いられてもよい。有機エレクトロルミネセント材料は、ダイオードに似たＩ−Ｖ特性を呈するので、表示機能及びスイッチング機能の両方を提供することが可能であり、従って、パッシブタイプディスプレイにおいて使用されることができる。代わりに、これらの材料は、アクティブマトリクスディスプレイ装置用に用いられることができ、ここで、各ピクセルは、ディスプレイ素子と、該ディスプレイ素子を通じる電流を制御するためのスイッチング装置とを有する。
【０００３】
この種類のディスプレイ装置は、電流によりアドレスされるディスプレイ素子を持ち、このため、従来型のアナログ駆動方式は、制御可能な電流をディスプレイ素子に供給することを伴う。電流源トランジスタを、当該電流源トランジスタに供給されるゲート電圧がディスプレイ素子を通じる電流を決定するようなピクセル構成の一部として設けることが知られている。蓄積キャパシタが、アドレスフェーズの後にゲート電圧を保持する。しかし、基板にわたって異なるトランジスタ特性は、ゲート電圧とソース−ドレイン電流との間の異なった関係を生じさせ、表示される画像にアーチファクトが生じる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電子の非常に低い移動度及び時間に対する閾値電圧の変化が、アモルファスシリコンＴＦＴのアクティブマトリクスピクセル用の使用を妨げていた。この低い移動度の結果、アモルファスシリコンは、ＰＭＯＳＴＦＴを実現するのに用いられることができない。従って、ピクセル回路内でのＮＭＯＳのみの（NMOS only）トランジスタの使用は、アモルファスシリコンの使用を制限する。
【０００５】
ＴＦＴアレイ技術の開発は、このようなアレイの液晶ディスプレイにおける広範囲な使用によって駆り立てられていた。実際、フラットパネル液晶ディスプレイのためのスイッチング素子を形成するのに用いられる薄膜トランジスタ（ＴＦＴ）のアレイを改善することに多大な関心があった。
【０００６】
水素化アモルファスシリコンは、現在、アクティブマトリクス液晶ディスプレイのための薄膜トランジスタ（ＴＦＴ）におけるアクティブ層として用いられている。これは、水素化アモルファスシリコンが、プラズマエンハンスト化学蒸着（ＰＥＣＶＤ）によって広い領域にわたって薄い均一な層として堆積されることができるからである。しかし、上述の非常に低いキャリア移動度は、装置のスイッチング速度を低下させ、これらのトランジスタのディスプレイドライバ回路における使用を妨げる。アモルファスシリコンＴＦＴは、比較的不安定でもあり、ディスプレイアプリケーションに有用である理由は、デューティサイクルが比較的低いということのみである。
【０００７】
より高速のドライバ回路には結晶シリコンが必要であり、このことにより、ディスプレイ装置内で、駆動回路パネル及びディスプレイパネルの両方が、これらの回路タイプ間の相互接続を伴って必要になる。
【０００８】
微結晶シリコンＴＦＴが液晶ドライバ回路及びピクセルトランジスタの両方のための適切な技術として提案されている。この提案は、ドライバ回路を液晶ディスプレイのアクティブプレートと同じ基板上に統合したいという要求によって駆り立てられる。しかし、微結晶シリコンから適切なＰＭＯＳＴＦＴを形成することも不可能なので、ピクセル回路の設計には同じ制限が当てはまる。
【０００９】
図１は、アクティブマトリクスによりアドレスされるエレクトロルミネセントディスプレイ装置のための既知のピクセル回路を示す。ディスプレイ装置は、ブロック１で示され、エレクトロルミネセントディスプレイ素子２と、行（選択）及び列（データ）アドレス導体４及び６の交差組間の交点に位置する関連するスイッチング手段とを有する、規則的な間隔のピクセルの行列マトリクスアレイを持つパネルを有する。簡単のため、図にはほんの小数のピクセルしか示さない。実際には数百のピクセルの行列があってもよい。ピクセル１は、導体のそれぞれの組の端に接続された、行のスキャン用ドライバ回路８と、列のデータ用ドライバ回路９とを有する周囲の駆動回路によって、行列アドレス導体の組を介してアドレスされる。
【００１０】
エレクトロルミネセントディスプレイ素子２は、有機発光ダイオードを有し、これはここではダイオード素子（ＬＥＤ）として表され、電極対を有し、この電極対の間には有機エレクトロルミネセント材料の１つ又は複数のアクティブ層が挟まれる。アレイのディスプレイ素子は、絶縁支持体の一方の側に、関連したアクティブマトリクス回路と共に保持される。ディスプレイ素子のカソード又はアノードは、透明伝導材料により形成される。エレクトロルミネセント層によって生成される光が支持体の反対側のビューアに見えるようにこれらの電極及び支持体を透過するように、支持体はガラス等の透明材料からなり、基板に最も近いディスプレイ素子２の電極は、ＩＴＯ等の透明導電材料から構成されてもよい。一般的に、有機エレクトロルミネセント材料層の厚さは、１００ｎｍ〜２００ｎｍである。素子２用に用いられることができる適切な有機エレクトロルミネセント材料の典型例は、ヨーロッパ特許公開公報第０７１７４４６号から知られ説明されている。国際特許公開公報第９６／３６９５９号において説明されたような共役ポリマー材料も用いられることができる。
【００１１】
図２は、既知のピクセル及び駆動回路装置を簡略図で示す。各ピクセル１は、ＥＬディスプレイ素子２及び関連したドライバ回路を有する。ドライバ回路は、行導体４への行アドレスパルスによってオンにされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンにされると、列導体６上の電圧はピクセルの残りに移ることができる。特に、アドレストランジスタ１６は、ドライブトランジスタ２２及び蓄積キャパシタ２４を有する電流源２０に列導体電圧を供給する。列電圧は、ドライブトランジスタ２２のゲートに供給され、ゲートは行アドレスパルスが終了した後でさえ蓄積キャパシタ２４によってこの電圧で保持される。
【００１２】
この回路のドライブトランジスタ２２はＰＭＯＳ  ＴＦＴとして実現されるので、蓄積キャパシタ２４が、ゲート−ソース電圧を固定する。これは、トランジスタを通じる固定されたソース−ドレイン電流を生じ、これは、従って、ピクセルの所望の電流源動作を提供する。
【００１３】
ドライブトランジスタ２２をＮＭＯＳ装置で置換すること（アモルファスシリコン又は微結晶シリコンの実装を可能にするのに必要とされる）は、ピクセル回路の正しい動作を提供しない。なぜならこのとき、ゲート−ソース電圧は、ディスプレイ素子２（ＮＭＯＳ  ＴＦＴソースに接続されている）のアノード電圧に依存するからである。従って、キャパシタは、必要であるように、ゲート−ソース電圧を一定に保持しない。更に、カソード金属をパターン形成することは困難であるので、回路をＬＥＤのアノード側に維持することが望ましい。従って、ドライブトランジスタがＮＭＯＳ装置として実現されることを可能にするために単に回路を反転させることは、適当でない。
【課題を解決するための手段】
【００１４】
本発明によれば、ディスプレイピクセルのアレイを有するアクティブマトリクスエレクトロルミネセントディスプレイ装置において、前記ピクセルのそれぞれが、エレクトロルミネセントディスプレイ素子と、前記ディスプレイ素子のアノードと電源線との間に接続された、アモルファスシリコン又は微結晶シリコンの第１のドライブＮＭＯＳトランジスタと、前記ディスプレイ素子の前記アノードと前記ドライブトランジスタのゲートとの間の蓄積キャパシタと、前記ディスプレイ素子の前記アノードに保持電圧を供給するための、アモルファスシリコン又は微結晶シリコンの第２のドライブＮＭＯＳトランジスタとを有する、ディスプレイ装置が提供される。
【００１５】
この構成は、トランジスタゲート駆動電圧が蓄積キャパシタに記憶される間、ディスプレイ素子にかかる電圧が保持されることを可能にする。ドライブトランジスタがＮＭＯＳ装置であるので、ソースはディスプレイ素子のアノードに接続される。これにより、この装置は、駆動電圧が蓄積キャパシタに記憶される間、トランジスタ電源電圧を既知のレベルに保持するという効果を有する。これは、正確な電流源ピクセル回路がＮＭＯＳトランジスタを用いて実現されることを可能にする。
【００１６】
好適には、第２のドライブトランジスタは、電源線とディスプレイ素子のアノードとの間に接続されている。このようにして、電源線は、保持電圧及びディスプレイ素子を駆動するための駆動電圧を供給することができる。
【００１７】
代替的に、第２のドライブトランジスタは、第２の電源線とディスプレイ素子のアノードとの間に接続されることができる。この第２の電源線は、アレイの行のピクセル間で共有されることができる。
【００１８】
第１のドライブトランジスタのゲートは、行導体によって駆動されるアドレストランジスタを通じてデータ信号線（例えば列導体）に結合されてもよい。ピクセル駆動信号は、このように既知の態様でピクセルに結合される。
【００１９】
第１の及び第２のドライブトランジスタ（並びに回路の他の全てのトランジスタ）は、好適には、アモルファスシリコンマトリクス中に４０ｎｍ〜１４０ｎｍの大きさのシリコン結晶子を有する微結晶シリコンＴＦＴである。これらのトランジスタは、改善されたキャリア移動度を有するが、依然としてＰＥＣＶＤプロセスを用いて堆積されることができる。結晶子が十分に大きければ、アモルファスシリコン層と比較して約１０倍、拡張状態伝導（extended state conduction）は高められ、移動度は向上される。
【００２０】
本発明は、更に、それぞれがエレクトロルミネセントディスプレイ素子を持つディスプレイピクセルのアレイを有するアクティブマトリクスエレクトロルミネセントディスプレイ装置のピクセルを駆動する方法において、第１のアモルファスシリコン又は微結晶シリコンＮＭＯＳトランジスタを通じて保持電圧を印加することによって前記ディスプレイ素子にかかる前記電圧を保持するステップであって、前記保持電圧は第２のアモルファスシリコン又は微結晶シリコンＮＭＯＳトランジスタの前記電源電圧を保持する、ステップと、前記ディスプレイ素子にかかる前記電圧を保持する間、前記第２のトランジスタのゲートとソースとの間に接続された蓄積キャパシタに所望のゲート−ソース電圧を蓄積するステップであって、前記ゲート−ソース電圧は、前記ディスプレイ素子を駆動するための所望のソース−ドレイン電流に対応する、ステップと、前記ディスプレイ素子から前記保持電圧を除去するステップと、前記所望のソース−ドレイン電流を前記エレクトロルミネセントディスプレイ素子に通じさせるステップとを有する方法を提供する。
【００２１】
この方法では、所望のゲート−ソース電圧が蓄積キャパシタに正確に蓄積されることができるように、保持電圧は、ドライブトランジスタのソースが固定された電位で保持されるように印加される。所望のソース−ドレイン電流が、第１の電源電圧を第２のトランジスタに印加することによって第２のトランジスタを通じさせられる。
【発明を実施するための最良の形態】
【００２２】
ここで本発明は、添付の図面を参照して例示により説明される。
【００２３】
これらの図が概略であり、比率どおりに描かれていないことに注意されたい。これらの図の部分の相対寸法及び比率は、図面の明快さ及び便宜のために、大きさを誇張して又は低減して示されている。
【００２４】
本発明によって、アモルファス又は微結晶シリコントランジスタが、ピクセル構造内で用いられる。これは、前述したようにＴＦＴがＮＭＯＳ装置であることを必要とする。
【００２５】
図３は、本発明のピクセルレイアウトの第１の例を示す。図２に記載の構成要素と同じ構成要素を示すために同じ参照番号が用いられ、このピクセル回路は例えば図１に示されるようなディスプレイにおいて用いられるためのものである。
【００２６】
本発明のピクセル構成において、ドライブトランジスタ２２はアモルファスシリコン又は微結晶シリコンＮＭＯＳ  ＴＦＴとして実現される。ピクセル回路はＥＬディスプレイ素子２のアノード側の基板に設けられ、従って、ＮＭＯＳドライブトランジスタのソースはＥＬディスプレイ素子のアノードと電気的に接触する。
【００２７】
蓄積キャパシタ２４は、ディスプレイ素子２のアノードとドライブトランジスタ２２のゲートとの間に設けられ、これにより、これがアドレスされるとドライブトランジスタ２２のゲート−ソース電圧まで充電される。ソースはＥＬディスプレイ素子に接続されており、該ＥＬディスプレイ素子は、該ＥＬディスプレイ素子にわたって一定の電圧降下を有しないので、ソースの電位は変化することができ、このため、列導体６からの所与の電圧は、必ずしも蓄積キャパシタ２４に蓄積される同じゲート−ソース電圧を生じるわけではない。列導体の電圧が、生じるゲート−ソース電圧との既知の１対１の関係を有することを保証するために、ＥＬディスプレイ素子アノードの電圧を保持することが必要である。
【００２８】
これを達成するために、本発明のピクセル回路は、ディスプレイ素子２のアノードに保持電圧を供給するための第２のドライブＮＭＯＳトランジスタ３０を含む。この保持電圧は、ゲート−ソース電圧が蓄積キャパシタ２４へ転送されているときに供給される。
【００２９】
図３の例において、第２のドライブトランジスタ３０は、第２の電源線３２とディスプレイ素子２のアノードとの間に接続される。第２の電源線３２は、アレイの行のピクセル間で共有され、第２のドライブトランジスタは、行のピクセル間でも共有されるゲートライン３４によって制御される。この装置は、このように、行導体４に加えて２つの追加の行導体を必要とする。
【００３０】
アドレスフェーズの間、第２のドライブトランジスタ３０は、ＥＬディスプレイ素子のアノードを第２の電源線上の電圧（マイナスあらゆるソース−ドレイン電圧降下）に保持するためにオンにされる。次に列導体６上の信号データ電圧は、蓄積キャパシタ２４を、第１のドライブトランジスタ２２の所望のソース−ドレイン電流に対応する既知のゲート−ソース電圧まで充電し、これは、ＥＬディスプレイ素子２の所望の照光レベルに対応する。アドレスフェーズ終了後、アドレストランジスタ１６がオフにされるよう行導体４はローにされ、続いて、ゲートライン３４はローにされ、これによりＥＬディスプレイ素子アノード上の電位が変化するのを許可する。ゲート−ソース電圧が蓄積キャパシタ２４によって保存されるので、この電位が変化するとともにゲート電圧は変化する。
【００３１】
この回路は、ドライブトランジスタ２２からの全ての電流がいかなる電圧降下もなく第２の電源線３２に誘導されることができるように大きいトランジスタ３０を必要とする。大きい追加のトランジスタは、ピクセルアパーチャを用いることができ、図４は、第２のドライブトランジスタ３０が大きい電流を転送する必要性を回避する代替ピクセル構成を示す。
【００３２】
図４において、第２のドライブトランジスタ３０が、（唯一の）電源線２６とディスプレイ素子２のアノードとの間に接続される。これは、第２のドライブトランジスタ３０の電流の要件を緩和する。
【００３３】
このピクセル回路のアドレスフェーズにおいて、電源線２６は、第１のドライブトランジスタ２２が伝導しないように低い電位で保持される。このように、第２のドライブトランジスタ３０は、ＥＬディスプレイ素子２上の残留電荷を放電して、充電経路を蓄積キャパシタ２４に提供することしか必要とされない。電源線２６は、全てのピクセルがアドレスされる間、ローに保持される。アドレシングが終わると、全てのアドレスライン（行導体４及びゲートライン３４）がローにされ、電源線２６は、ＬＥＤが光るようにハイにされる。電源線２６のフラッシングは、モーションブラー低減のための低減されたサンプルアンドホールドの利点がある。
【００３４】
この回路では、行導体の数の増加が必要とされないように、行導体４及びゲートライン３４は接続されていてもよい。電源線２６は、行ごとに又は画像ごとに変調されることができる。
【００３５】
上記の２つの回路において、全てのトランジスタは、ＮＭＯＳトランジスタであり、これは、アモルファスシリコンから形成されてもよい。しかし、好適な技術は、微結晶シリコンＴＦＴである。これらは、アモルファスシリコンマトリクス中に大きさ４０ｎｍ〜１４０ｎｍのシリコン結晶子を有する。ＥＬディスプレイ素子は、ポリマーＥＬディスプレイ素子を含むいかなる既知の有機ＥＬディスプレイ素子であってもよい。
【００３６】
これらのピクセルレイアウトは、ディスプレイ素子にかかる電圧がアドレスフェーズの間保持され、これによりドライブトランジスタの電源電圧が保持される方法を用いてアドレスされる。この電源電圧が保持される間、所望のゲート−ソース電圧は、ディスプレイ素子を駆動するための所望のソース−ドレイン電流に対応する蓄積キャパシタに蓄積される。保持電圧は次にディスプレイ素子から除去され、所望のソース−ドレイン電流はエレクトロルミネセントディスプレイ素子を通じて駆動される。
【００３７】
本発明がいかに実現されることができるかを示す２つの回路の例が示されたが、他の種々の可能性があり、これらは請求の範囲内に含まれることを意図される。種々の修正は、当業者にとって明らかである。
【図面の簡単な説明】
【００３８】
【図１】既知のＥＬディスプレイ装置を示す。
【図２】ＥＬディスプレイピクセルを電流によりアドレスするための既知のピクセル回路の概略図である。
【図３】本発明によるピクセル回路の第１の例を示す。
【図４】本発明によるピクセル回路の第２の例を示す。
【図１】
2005534990.tif 000003
【図２】
2005534990.tif 000004
【図３】
2005534990.tif 000005
【図４】
2005534990.tif 000006
【国際調査報告】
2005534990.tif 000007
2005534990.tif 000008