(57)【要約】【解決手段】方法はドーパント材料の低エネルギーイオンにより基板上の薄い表面層をドープする工程と、ドーパント材料と表面層との間に反応を生じさせるのに十分な程度に薄い表面層を加熱する工程とを含む。加熱工程はドーピング工程の少なくとも一部と同時に実行される。ドーピング工程は薄い表面層のプラズマドーピングを使用してもよい。ある実施例において、ドーピング工程は窒素イオンにより酸化シリコン層をプラズマドーピングする工程を含む。加熱工程は熱伝導または光学エネルギーのような放射による加熱を利用する。５０オングストロームまたはそれ以下の厚さを有する絶縁層を形成するための処理が使用される。
2005520338.tif 000002
【特許請求の範囲】
【請求項１】
基板上に薄膜層を形成するための方法であって、
ドーパント材料の低エネルギーイオンで基板上の薄い表面層をドープする工程と、
５０オングストロームまたはそれ以下の厚さを有する絶縁膜、金属膜またはシリサイド膜を形成するべくドーパント材料と表面層との間で反応を生じさせるのに十分な程度に薄い表面層を加熱する工程であって、加熱工程はドーピング工程の少なくとも一部と同時に実行される、ところの工程と、
から成る方法。
【請求項２】
請求項１に記載の方法であって、薄い表面層をドープする工程は薄い表面層のプラズマドーピングから成る、ところの方法。
【請求項３】
請求項１に記載の方法であって、薄い表面層をドープする工程は薄い表面層のイオン注入から成る、ところの方法。
【請求項４】
請求項１に記載の方法であって、薄い表面層をドープする工程は窒素でドープする工程から成る、ところの方法。
【請求項５】
請求項１に記載の方法であって、薄い表面層をドープする工程はハフニウムでドープする工程から成る、ところの方法。
【請求項６】
請求項１に記載の方法であって、薄い表面層をドープする工程はジルコニウムでドープする工程から成る、ところの方法。
【請求項７】
請求項１に記載の方法であって、薄い表面層をドープする工程は酸化シリコン層をドープする工程から成る、ところの方法。
【請求項８】
請求項１に記載の方法であって、薄い表面層をドープする工程は酸化シリコン層を窒素でドープする工程から成る、ところの方法。
【請求項９】
請求項１に記載の方法であって、薄い表面層をドープする工程は厚さ３０オングストロームまたはそれ以下の薄い表面層をドープする工程から成る、ところの方法。
【請求項１０】
請求項１に記載の方法であって、薄い表面層をドープする工程は厚さ２０オングストロームまたはそれ以下の薄い表面層をドープする工程から成る、ところの方法。
【請求項１１】
請求項１に記載の方法であって、薄い表面層を加熱する工程は熱伝導による加熱から成る、ところの方法。
【請求項１２】
請求項１に記載の方法であって、薄い表面層を加熱する工程は光学エネルギーによる加熱から成る、ところの方法。
【請求項１３】
請求項１に記載の方法であって、薄い表面層を加熱する工程は放射による加熱から成る、ところの方法。
【請求項１４】
請求項１に記載の方法であって、薄い表面層を加熱する工程は基板が載置されているところの支持部材を加熱する工程から成る、ところの方法。
【請求項１５】
請求項１に記載の方法であって、薄い表面層を加熱する工程はランプにより加熱する工程から成る、ところの方法。
【請求項１６】
請求項１に記載の方法であって、薄い表面層を加熱する工程は約４００℃から約７００℃の範囲の温度まで加熱する工程から成る、ところの方法。
【請求項１７】
請求項１に記載の方法であって、ドーパント材料と薄い表面層との間の反応は高い誘電率を有する絶縁膜を形成する、ところの方法。
【請求項１８】
請求項１に記載の方法であって、薄い表面層を加熱する工程は、ドーパント材料の大きな拡散を生じさせない温度及び時間で加熱する工程から成る、ところの方法。
【請求項１９】
基板上に薄膜層を形成するための方法であって、
ドープされた酸化シリコン層を形成するべく低エネルギーの窒素イオンでシリコン基板上の酸化シリコンの薄い表面層をプラズマドープする工程と、
窒化シリコン、酸窒化シリコン、またはその両方を形成するべく窒素イオンと酸化シリコンとの間で反応を生じさせるのに十分な程度にドープされた酸化シリコン層を加熱する工程であって、加熱工程はプラズマドーピング工程の少なくとも一部と同時に実行される、ところの工程と、
から成る方法。
【請求項２０】
請求項１９に記載の方法であって、ドープされた酸化シリコン層は５０オングストロームまたはそれ以下の厚さを有する、ところの方法。
【請求項２１】
請求項１９に記載の方法であって、ドープされた酸化シリコン層を加熱する工程は約４００℃から約７００℃の範囲の温度まで加熱する工程から成る、ところの方法。
【請求項２２】
請求項１９に記載の方法であって、ドープされた酸化シリコン層を加熱する工程は窒素イオンの大きな拡散を生じさせない温度及び時間で加熱する工程から成る、ところの方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体ウエハのような基板上に薄膜層を形成するための方法に関し、特にドープとアニールを同時に行うことにより薄膜層を形成するための方法に関する。本発明は５０オングストロームまたはそれ以下の厚さの絶縁層を形成するのに有効であるがそれに限定されるものではない。
【背景技術】
【０００２】
半導体産業のトレンドは、より小さく、より高速なデバイスに向かっている。特に、半導体デバイスの横寸法及び深さの両方が減少している。発展中の半導体デバイスは１０００オングストローム以下の接合深さを要求し、ついには２００オングストロームまたはそれ以下のオーダーの接合深さを要求するであろう。
【０００３】
高まる縮小化に向かうトレンドにおける重要なひとつの要素はMOSトランジスタのゲート構造である。絶縁層がチャネルを覆い、かつゲート電極が絶縁層上に配置される。従来のデバイスは典型的に二酸化シリコンのゲート絶縁膜を有する。
【０００４】
デバイス寸法が減少しかつ動作速度が高まるに従い、ゲート絶縁膜の厚さが減少しなければならない。しかし、厚さが約１.５ナノメートル以下になると、処理が困難となりリーク電流が許容範囲を超える。この問題の提案されたひとつの解決法はより高い誘電率を有する絶縁層の形成を含む。例えば、窒化シリコン及び酸窒化シリコン絶縁層が使用され、酸化ジルコニウム及びハフニウム絶縁層が提案された。これらは例えば、Hiroshi Iwaiらの “ULSI Process Integration for 2005 and beyond”, Electrochemical Society Proceedings Volume 2001-2, page 3-33及びHoward R. Huffらの “The Gate Stack/shallow Junction Challenge for Sub-100 nm Technology Generations”, Electrochemical Society Proceedings Volume 2001-2, page 223-241に記載されている。
【非特許文献１】“ULSI Process Integration for 2005 and beyond”, Electrochemical Society Proceedings Volume 2001-2, page 3-33
【非特許文献２】“The Gate Stack/shallow Junction Challenge for Sub-100 nm Technology Generations”, Electrochemical Society Proceedings Volume 2001-2, page 223-241
【発明の開示】
【発明が解決しようとする課題】
【０００５】
窒化シリコンまたは酸窒化シリコン膜を形成する技術は、化学気相成長（CVD）、遠隔プラズマ強化化学気相成長（RPECVD）、低圧高速熱化学気相成長（RTCVD）、ジェット気相成長（JVD）、遠隔プラズマ窒化物形成（RPN）を有するその場蒸気発生（ISSG）、及び垂直高圧炉(PHP)内での窒化シリコンの再酸化を含む。これらの技術の各々において、窒素を所望の深さまで拡散し、かつ窒素と二酸化シリコンとの間の化学反応を促進するために加熱が要求される。しかし、要求された加熱は薄い絶縁層を超えて窒素を拡散し、製造中のデバイス内の他のドープ材料の不所望な拡散を生じさせる。
【０００６】
したがって、超薄型絶縁層及び金属層を形成するための改良された方法が必要である。
【課題を解決するための手段】
【０００７】
本発明の第１の態様に従い、基板上に薄膜を形成するための方法が与えられる。当該方法は、ドーパント材料の低エネルギーイオンで基板上の薄い表面層をドープする工程と、５０オングストロームまたはそれ以下の厚さを有する絶縁膜、金属膜またはシリサイド膜を形成するべくドーパント材料と表面層との間に反応を生じさせるのに十分な程度に薄い表面層を加熱する工程と、から成る。加熱工程はドーピング工程の少なくとも一部と同時に実行される。
【０００８】
ある実施例において、薄い表面層をドープする工程は薄い表面層をプラズマドーピングする工程から成る。他の実施例において、薄い表面層をドープする工程は薄い表面層をビームラインイオン注入する工程から成る。
【０００９】
薄い表面層は窒素、ハフニウム、ジルコニウム及びその組合せでドープされる。ある実施例において、薄い表面層は酸化シリコン膜から成る。他の実施例において、薄い表面層は金属膜から成る。さらに他の実施例において、薄い表面層はシリサイド膜から成る。好適実施例において、薄い表面層をドーピングする工程は窒素で酸化シリコン層をプラズマドーピングする工程から成る。
【００１０】
薄膜層は厚さが５０オングストロームまたはそれ以下である。ある実施例において、薄い表面層は厚さが３０オングストロームまたはそれ以下である。他の実施例において、薄い表面層は厚さが２０オングストロームまたはそれ以下である。
【００１１】
ある実施例において、薄い表面層を加熱する工程は熱伝導から成る。例えば、基板が載置される支持部材が加熱される。他の実施例において、薄い表面層は光学エネルギーによる加熱のように放射により加熱される。薄い表面層は約４００℃から約７００℃の範囲の温度まで加熱される。
【００１２】
好適実施例において、ドーパント材料と薄い表面層との間の反応は高い誘電率を有する絶縁層を形成する。
【００１３】
本発明の他の態様に従い、シリコン基板上に薄膜層を形成する方法が与えられる。当該方法は、ドープされた酸化シリコン層を形成するべく低エネルギー窒素イオンで基板上の酸化シリコンの薄い表面層をプラズマドーピングする工程と、窒化シリコン、酸窒化シリコンまたはその両方を形成するべく窒素イオンと酸化シリコンとの間に反応を生じさせるのに十分な程度にドープされた酸化シリコン層を加熱する工程と、から成る。加熱工程はプラズマドーピング工程の少なくとも一部と同時に実行される。好適には、加熱は窒素イオンの大きな拡散を生じさせない時間及び温度で実行される。
【発明を実施するための最良の形態】
【００１４】
MOSデバイスの一例の拡大断面図が図１に示されている。図１は単純化されており一定の縮尺で描かれていない。井戸10（ｐ形井戸またはｎ形井戸）がアイソレーション領域14と16との間のシリコン基板12内に形成される。ゲート電極20がチャネル22を覆って形成される。ゲート電極20はゲート絶縁層18によってチャネル22から電気的に絶縁される。比較的浅いソース／ドレイン延長部24がチャネル22の反対端から比較的深いソース及びドレイン領域26、28へそれぞれ延びる。ゲート電極20の側面の側壁スペーサ32はソース及びドレイン領域26、28の注入を容易にする。さらにMOSデバイスはチャネルストップ34及び閾値調節36を含む。基板12上に形成された典型的なCMOS集積回路は、周知のように複数のｎ形MOSデバイス及び複数のｐ形MOSデバイスをCMOS構造内部に含んでいる。
【００１５】
上記したように、寸法が減少しかつ動作速度が増加したデバイスは、絶縁層18が極端に薄くかつ高い誘電率を有することを要求する。絶縁層を形成する従来の技術は超薄型層を形成するのに満足できるものではなかった。そのような層は５０オングストロームまたはそれ以下の厚さを有することを要求される。
【００１６】
本発明の態様に従い、基板上に薄膜層を形成するための方法が与えられる。当該方法はドーパント材料の低エネルギーイオンで基板上の薄い表面層をドープする工程と、ドーパント材料と表面層との間に反応を生じさせるのに十分な程度に薄い表面層を加熱する工程と、から成る。加熱工程はドーピング工程の少なくとも一部と同時に実行される。薄い表面層のドーピングはプラズマドーピングまたはビームラインイオン注入装置によるイオン注入によって実行される。加熱工程は、基板が載置されている支持部材を加熱することにより基板への熱伝導により実行されるか、またはランプまたは他の光学エネルギーのソースにより加熱するような放射により実行される。
【００１７】
本発明に係る処理により生成される薄膜層は、絶縁層、ドープされた金属層またはドープされたシリサイド層である。薄膜層の厚さは５０オングストロームまたはそれ以下である。ある実施例において薄膜層の厚さは３０オングストロームまたはそれ以下であり、他の実施例において薄膜層の厚さは２０オングストロームまたはそれ以下である。
【００１８】
さまざまな表面層材料及びドーパント材料が利用される。例として、表面層は酸化シリコン膜、金属膜またはシリサイド膜である。また例として、ドーパント材料は窒素、ハフニウムまたはジルコニウムである。特定の実施例において、酸化シリコン層は窒化シリコンまたは酸窒化シリコン絶縁層を形成するよう窒素イオンでドープされる。
【００１９】
本発明を実施するのに適したプラズマドーピング装置の例が図２に略示されている。プラズマドーピングチャンバ110は密閉体積112を画成する。チャンバ110内に配置されたプラテン114は半導体ウエハ120のような被処理体を保持するための表面を与える。ウエハ120は例えばプラテン114の平坦面に対しその周縁が締められる。ある実施例において、プラテンはウエハ120を支持するための導電面を有する。他の実施例において、プラテンはウエハ120と結合するための導電ピン（図示せず）を含む。さらに他の実施例において、プラテンは静電ウエハクランプを含む。
【００２０】
陽極124がプラテン114と離隔されてチャンバ110内に配置されている。陽極124はプラテン114と垂直方向（矢印126）に移動可能である。典型的に、陽極はチャンバ110の導電壁へ結合され、両者は接地されている。他の実施例において、プラテン114が接地され、陽極がパルス化される。
【００２１】
ウエハ120及び陽極124は高電圧パルスソース130に接続され、ウエハ120は陰極として機能する。典型的にパルスソース130は、振幅が約１００から５０００ボルト、間隔が約１から５０マイクロ秒、及びパルス周期が１００Hzから２kHzのパルスを与える。これらのパルスパラメータ値は一例であり、本発明の態様内で他の値を使用することもできる。
【００２２】
チャンバ110の密閉体積112は制御可能バルブ132を通じて真空ポンプ134へ結合されている。処理ガスソース136は質量流量制御器138を通じてチャンバ110へ結合されている。チャンバ110内に配置された圧力センサ144はチャンバ圧力を示す信号を制御器146へ与える。制御器146は感知したチャンバ圧力を所望の圧力入力と比較し、バルブ132へ制御信号を与える。感知したチャンバ圧力と所望の圧力との間の差を最小にするよう制御信号はバルブ132を制御する。真空ポンプ134、バルブ132、圧力センサ144及び制御器146は閉ループ圧力制御システムを構成する。典型的に、圧力は約１ミリトルから約５００ミリトルの範囲に制御されるが、この範囲に限定されない。ガスソース136は被処理体内に注入するための所望のドーパントを含むイオン性ガスを供給する。イオン性ガスの例として、BF3、N2、Ar、PH3、AsH3、及びB2H6が含まれる。質量流量制御器138は処理ガスがチャンバ110へ供給される際の流量を調整する。好適には、圧力及びガス流量は反復可能な処理結果を与えるように調整される。
【００２３】
プラズマドーピング装置は中空陰極パルスソース156へ結合された中空カソード154を含む。ある実施例において、中空陰極154は陰極124とプラテン114との間の空間を包囲する中空導電シリンダから成る。中空陰極は非常に低いエネルギーのイオンを必要とする応用において使用される。
【００２４】
ひとつまたはそれ以上のファラデーカップがウエハ120内に注入されたイオンドーズ量を測定するためにプラテン114に隣接して配置される。図２の実施例において、ファラデーカップ150、152がウエハ120の周辺に等間隔で配置されている。他の実施例において、環状ファラデーカップがウエハ120及びプラテン114の周りに配置される。ファラデーカップはドーズプロセッサ170または他のドーズモニター回路へ電気的に接続されている。プラズマドーピング装置はさらにプラテン114を囲むガードリング166を含む。ガードリング166はウエハ120のエッジ付近の注入されたイオン分布の均一性を改善するべくバイアスされる。
【００２５】
プラズマドーピング装置はさらにプラテン114と熱接触する加熱エレメント180を含む。加熱エレメント180は電源182へ接続されている。電源182が付勢されると、加熱エレメント180はプラテン114及びウエハ120を加熱する。
【００２６】
動作中、ウエハ120はプラテン114上に配置される。圧力制御装置、質量流量制御器138及びガスソース136はチャンバ110内に所望の圧力及びガス流量を生成する。パルスソース130はウエハ120に連続する高電圧パルスを印加し、その結果ウエハ120と陽極124との間のプラズマ放電領域148内にプラズマ140が形成される。周知のように、プラズマ140はガスソース136からのイオン性ガスの正イオンを含み、ウエハ120の表面付近にプラズマシース142を有する。高電圧パルス中に陽極124とプラテン114との間に存在する電場は、プラズマ140からプラズマシース142を横切ってプラテン114の方向へ正イオンを加速する。加速されたイオンはドーパント材料の領域を形成するべくウエハ120内に注入される。パルス電圧は正イオンを所望の深さまで注入するよう選択される。パルスの数及びパルス間隔はウエハ120内にドーパント材料の所望のドーズ量を与えるよう選択される。電源182は選択された時間の間付勢され、プラズマドーピング処理のすべてまたは一部の間にウエハ120を所望の温度に維持する。
【００２７】
上記したように、本発明の態様に従って基板上に薄膜層を形成するための方法は、ドーパント材料の低エネルギーイオンで薄い表面層をドープする工程と、ドーパント材料と表面層との間に反応を生じさせるのに十分な程度に薄い表面層を加熱する工程とから成る。加熱工程はドーピング工程の少なくとも一部と同時に実行される。
【００２８】
図２を参照して、ガスソース136はドーパント材料を含むガスをチャンバ110へ供給する。絶縁層を形成するための適当なドーパント材料の例として、窒素、ハフニウム及びジルコニウムが含まれるが、これらに限定されない。これらと他のドーパント材料の組合せも利用可能である。ドーパント材料は、未ドープ層より高い誘電率を有する絶縁層を生成するべく表面層と反応する。ガスはプラズマ中でイオン化され、そのイオンはウエハ120の表面の薄い層内に注入される。薄い表面層は、例えば酸化シリコン膜である。パルスソース30の電圧は、表面層内の所望の深さまでドーパント材料のイオンを注入するよう調節される。注入エネルギーすなわち注入深さは生成される薄膜層の所望の厚さと一致するかまたはほとんど一致するように選択される。典型的に深さは５０オングストロームまたはそれ以下の範囲内にあり、したがって非常に低いエネルギーが要求される。
【００２９】
ドーパント材料の注入の間、電源182は付勢され、その結果ウエハ120及び薄い表面層が加熱される。加熱はドーパント材料と表面層との間で反応を生じさせるのに十分なものである。例えば、表面層が酸化シリコンであり、ドーパント材料が窒素の場合、反応により窒化シリコン及び／または酸窒化シリコンが生成される。表面層以外のドーパント材料の大きな拡散を避けるよう加熱工程の時間及び温度が選択される。例として、薄い表面層は約１０から３００秒間に約４００℃から約７００℃の範囲の温度まで加熱される。材料の異なる組合せに対して異なる時間及び温度が使用されてもよい。
【００３０】
加熱工程はドーピング工程の少なくとも一部と同時に実行される。加熱工程はドーピング工程より時間が短いか、ドーピング工程と時間が同じか、またはドーピング工程が完了した後も続く。
【００３１】
異なる加熱技術が使用されても良い。図２の実施例において、ウエハ120はプラテン114を通じた熱伝導により加熱される。他のアプローチでは、薄い表面層は光学エネルギーのような放射により加熱される。ランプ及び他の光学エネルギーソースによりウエハを加熱する技術は当業者に周知である。
【００３２】
薄い絶縁層の形成に関連して処理が説明されてきた。しかし、処理は金属膜、シリサイド膜及び他のタイプの薄膜の形成にも利用可能である。当該処理は図３のフロー図に要約されている。ステップ200で、未ドープ薄膜が基板表面上に形成される。例えば薄膜は基板材料の酸化または化学気相成長（CVD）により形成される。ステップ202で、薄膜はプラズマドーピングまたはイオン注入によりドーパント材料の低エネルギーイオンでドープされる。ステップ204で、ドーピング工程のすべてまたは一部と同時に、薄膜材料とドーパント材料との間で反応が生じるように薄膜が加熱される。反応により絶縁層のような所望の薄膜層が生成される。薄膜以外のドーパント材料の大きな拡散を避けながら、薄膜材料とドーパント材料との間に反応を生じさせるように加熱パラメータが選択される。
【００３３】
上記説明は本発明の例示に過ぎず網羅してはいない。上記説明は当業者に対し多くの変更及び代替を提案するであろう。これらすべての変更及び代替は特許請求の範囲の態様の中に含まるものである。当業者は他の等価物がここで説明された特定の実施例であり、その等価物もまた特許請求の範囲により包含されるものであることを知る。また、特許請求の範囲の独立項に存在する特徴は発明の態様内の他の方法で互いに組み合わされ、本発明は従属項の特徴のあらゆる他の可能な組合せを有する他の実施例に特定的に向けられるように認識されるべきである。
【図面の簡単な説明】
【００３４】
【図１】図１は、典型的なMOSトランジスタの単純化された断面図である。
【図２】図２は、基板の制御された加熱を組み込むプラズマドーピング装置のブロック図である。
【図３】図３は、本発明の実施例に従って薄膜層を形成するための処理フロー図である。
【図１】
2005520338.tif 000003
【図２】
2005520338.tif 000004
【図３】
2005520338.tif 000005
【国際調査報告】
2005520338.tif 000006
2005520338.tif 000007
2005520338.tif 000008
2005520338.tif 000009
2005520338.tif 000010
2005520338.tif 000011