(57)【要約】  集積回路（４０）は、セリウム、プラセオジミウム、ネオジミウム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、およびルテチウムを含む元素の１つ以上を含む層状超格子材料を含む。これらの元素は、層状超格子材料内のＡサイト元素または超格子生成器元素であり得る。ある実施形態において、これらの元素の１つ以上は、ビスマス層を有する材料内のビスマスと置換される。これらの元素の１つ以上は、さらに、好ましくは、ストロンチウム、カルシウム、バリウム、ビスマス、カドミウム、鉛、チタン、タンタル、ハフニウム、タングステン、ニオビウム、ジルコニウム、ビスマス、スカンジウム、イットリウム、ランタン、アンチモニー、クロミウム、タリウム、酸素、塩素、およびフッ素を含む元素の１つ以上と合わせられて用いられる。
2005512323.tif 000002
【特許請求の範囲】
【請求項１】
メモリデバイスを製作する方法であって、該方法は、
基板（４１）を提供するステップと、該基板上にメモリセル（５００）を形成するステップとを包含し、該方法は、該基板上に該メモリセルを形成するプロセスを特徴とし、該方法は、液体前駆体を提供するステップであって、該液体前駆体は、ａ）セリウム、プラセオジミウム、ネオジミウム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、およびルテチウムからなる群より選択された元素を含む液体前駆体と、ｂ）化学式Ａｍ−１（Ｂｉ１−ＸＬａｎＸ）２ＭｍＯ３ｍ＋３（ここで、Ａは、Ａ−ｓｉｔｅ元素であり、Ｍは、Ｂ−ｓｉｔｅ元素であり、Ｏは酸素であり、ｍは、整数または分数であり、Ｌａｎは、ランタン、セリウム、プラセオジミウム、ネオジミウム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、およびルテチウムからなる群より選択された材料の１つ以上を表し、かつ、０＜Ｘ＜１である）を有する層状超格子材料を作製するために適切な液体前駆体とからなる群から選択される、ステップと、
該基板上に層状超格子材料構造の薄膜を自発的に形成するために該液体前駆体を利用するステップと
を包含する方法であって、
該方法は、該基板上にメモリを完成させるステップをさらに包含する、方法。
【請求項２】
前記利用するステップは、前記基板上に前記前駆体を液体の形態で付与するステップを包含する、請求項１に記載の方法。
【請求項３】
前記利用するステップは、前記基板上に前記前駆体を蒸気の形態で付与するステップを包含する、請求項１に記載の方法。
【請求項４】
前記化学式は、（Ｂｉ１−ＸＬＡＮＸ）４Ｔｉ３Ｏ１２を含むことを特徴とする、請求項１〜３の１つに記載の方法。
【請求項５】
前記化学式は、（Ｂｉ１−ＸＬＡＮＸ）２Ｔａ１−ｙＮｂｙＯ９（ただし、Ａ＝Ｓｒ、Ｃａ、ＢａまたはＰｂであり、かつ、１≦ｙ≦０である）を含むことを特徴とする、請求項１〜３の１つに記載の方法。
【請求項６】
前記化学式は、（Ｂｉ１−ＸＬＡＮＸ）２Ｂｉ４Ｔｉ３Ｏ１５を含むことを特徴とする、請求項１〜３の１つに記載の方法。
【請求項７】
前記化学式は、Ａ（Ｂｉ１−ＸＬａｎＸ）４Ｔｉ４Ｏ１５（ただし、Ａ＝Ｓｒ、Ｃａ、ＢａまたはＰｂである）を含むことを特徴とする、請求項１〜３の１つに記載の方法。
【請求項８】
前記層状超格子材料は強誘電体であることを特徴とする、請求項１〜３の１つに記載のメモリデバイスを製作する方法。
【請求項９】
前記利用するステップは、前記基板に前記前駆体を付与するステップの後、前記層状超格子材料を形成するために該基板を処理するステップを包含する、請求項１〜３の１つに記載の方法。
【請求項１０】
前記付与するステップおよび前記処理するステップは、金属有機化学気相成長（ＭＯＣＶＤ）法を含むことを特徴とする、請求項９に記載の方法。
【請求項１１】
前記処理するステップは、５５０℃〜７５０℃の温度でのＲＴＰを包含することを特徴とする、請求項９に記載の方法。
【請求項１２】
前記付与するステップは、ミスト堆積法を包含することを特徴とする、請求項９に記載の方法。
【請求項１３】
前記付与するステップは、スピンオン堆積法を包含することを特徴とする、請求項９に記載の方法。
【請求項１４】
前記利用するステップは、ＭＯＣＶＤを包含する、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（１．発明の分野）
本発明は、集積回路（ＩＣ）に使用する強誘電体および高誘電率の材料に関し、さらに具体的には層状プロブスカイトなどの層状超格子材料に関する。
【背景技術】
【０００２】
（２．問題点）
少なくとも５０年間、メモリ要素が強誘電体電界トランジスタ（ＦＥＴ）であるメモリの設計が可能であり得ると仮定されてきた。１９９８年７月のＰｈｙｓｉｃｓ  Ｔｏｄａｙ、Ｖｏｌ．５１、Ｎｏ．７の２２ページから２７ページまでに掲載のＯｒｌａｎｄｏ  Ａｕｃｉｅｌｌｏ、Ｊａｍｅｓ  Ｆ．  Ｓｃｏｔｔ、およびＲａｍａｍｏｏｒｔｈｙ  Ｒａｍｅｓｈの「Ｔｈｅ  Ｐｈｙｓｉｃｓ  ｏｆ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｍｅｍｏｒｉｅｓ」を参照されたい。１０年程前に層状超格子体材料の低疲労性の特性が発見されるまで、機能する強誘電体メモリの製造は、ずっと捉えどころのないものであった。１９９６年５月２１日にＰａｚ  ｄｅ  Ａｒａｕｊｏらによって付与された米国特許第５，５１９，２３４号を参照されたい。層状超格子体材料の２つの一般的なサブクラスが公知である。１つの周知のサブクラスは層の１つがプロブスカイトであり、これらはしばしば「層状プロブスカイト」と呼ばれる。もう１つの周知のサブクラスは、ビスマスを含む層状超格子体材料のすべてを含むもので、これらはしばしば「ビスマス層状材料」または「バイレイヤー材料」と呼ばれる。層状超格子体材料は、集積回路において高誘電率材料として有用なことも証明されている。上で引用した特許第５，５１９，２３４号およびＰａｚ  ｄｅ  Ａｒａｕｊｏらによって２００１年１０月に出願された米国特許出願第０９／６８６，５５２号を参照されたい。
【０００３】
上記の特許およびそれに続く他の特許に開示される層状超格子体材料は、実現性のある商業用の強誘電体メモリへの道を開き、例えばＦＥＴおよびＤＲＡＭの高誘電率材料として有用なことが証明されているが、これらの材料は一般的に、それらの中の材料が、一般的に層状の材料と組み合わせて使用されるＭＯＳＦＥＴなどの従来の集積回路デバイスにおける、半導体およびその他の材料に移動するのを防ぐバリア層およびその他の構造物と共に使用される必要がある。さらに、従来の技術の参考文献に記載される層状超格子体材料は、一般的に、６００℃から８５０℃の範囲の比較的高温においてのみ形成され得るが、これらの材料は、誘電率および分極率などの重要な電気的特性において一般的に劣るこの温度範囲のより低い部分で作られ得る。さらに、従来技術の層状超格子体材料の電子的特性は、より優れた商業用デバイスを製造するために十分であるが、その特性は、このより優れた製品を得るために、その製造工程が慎重に制御されなければならないような特性である。例えば、実験室では、従来技術の層状超格子体材料は、最高３０マイクロクーロン／ｃｍ２（μＣ／ｃｍ２）までの２Ｐｒの分極率を生み出すが、営利的処理の制約のために約１２μＣ／ｃｍ２から１８μＣ／ｃｍ２の分極率という結果になる。実現性のあるメモリには少なくとも７μＣ／ｃｍ２の分極率が要求され、かつ約１２μＣ／ｃｍ２の分極性を有することが好ましいので、その処理上のエラーに対しそれほど余裕がない。したがって、従来の集積回路の材料および構造物と、さらによく共存し得、より低い温度で形成され得、より優れた電子的特性を有する、層状超格子体材料への要求が依然としてある。
【発明の開示】
【課題を解決するための手段】
【０００４】
本発明が、以下の要素を含む層状超格子体材料を提供することによって、上記の問題を解決する。それらの要素は、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（ＰＭ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（ＴＭ）、イッテルビウム（Ｙｂ）およびルテチウム（Ｌｕ）である。これらの要素は、Ａ−サイト（Ａ−ｓｉｔｅ）の格子点を占めるかまたはビスマスの層状材料の中で、部分的にビスマスの代わりをするのが好ましいが、層状超格子体材料の中で、Ａ−サイト要素かまたは超格子体生成要素のいずれかであり得る。後者の場合、ランタンもまた使用され得る。それらの要素は、好ましくは、以下の１つ以上の要素と組み合わせて使用される。それらは、ストロンチウム、カルシウム、バリウム、ビスマス、カドミウム、鉛、チタン、タンタル、ハフニウム、タングステン、ニオブ、ジルコニウム、ビスマス、スカンジウム、イットリウム、ランタン、アンチモン、クロム、タリウム、酸素、塩素およびフッ素である。
【０００５】
本発明による新たな材料は、強誘電体または常誘電体、つまり通常の誘電体であり得る。それらは、好ましくは、メモリ、キャパシタ、および、ＦＥＴ、強誘電性ＦＥＴ，ＭＯＳＦＥＴを含むトランジスタに使用されるが、ヘテロ接合のバイポーラトランジスタ、ＢｉＣＭＯＳデバイス、赤外線感応セルおよびその他ＩＣデバイスなどのその他の集積回路にも使用され得る。
【０００６】
本発明が集積回路を提供し、その集積回路は、基板と、その基板上に形成される層状超格子体材料の薄膜とを含み、その薄膜は、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムからなる群から選択される要素を含む。好ましくは、この層状超格子体材料の薄膜はまた、ビスマスを含む。好ましくは、この層状超格子体材料の薄膜はまた、チタンを含む。好ましくは、この要素が、セリウム、ネオジム、ジスプロシウムまたはガドリニウムを含む。好ましくは、この薄膜は強誘電体である。好ましくは、この薄膜はメモリの部分を形成する。
【０００７】
別の局面において、本発明が集積回路を提供し、この集積回路が、基板と、その基板上に形成される層状超格子体材料の薄膜とを含み、その層状超格子体材料がＡ−サイト要素、Ｂ−サイト要素、超格子体生成要素および陰イオンを含み、このＡ−サイト要素は、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムからなる群から選択される要素を含む。
【０００８】
さらなる局面では、本発明が集積回路を提供し、その集積回路が、基板と、その基板上に形成される層状超格子体材料の薄膜とを含み、その薄膜が、式Ａｍ−１（Ｂｉ１−ｘＬａｎｘ）２ＭｍＯ３ｍ＋３を有し、ここでＡがＡ−サイト要素、ＭがＢ−サイト要素、Ｏが酸素およびｍが整数または分数であり、Ｌａｎが、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムからなる群から選択される１以上の材料を表し、かつ０＜ｘ＜１である。好ましくは、層状超格子体材料が式（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ３Ｏ１２を有する。好ましくは、０．１＃×＃０．９である。さらに好ましくは、０．１＃×＃０．５である。好ましくは、この式が、Ａ（Ｂｉ１−ｘＬａｎｘ）２Ｔａ１−ｙＮｂｙＯ９を含み、ここで、Ａ＝Ｓｒ、Ｃａ、ＢａまたはＰｂであり、１＃ｙ＃０である。あるいは、その式が、（Ｂｉ１−ｘＬａｎｘ）２Ｂｉ４Ｔｉ３Ｏ１５を含む。さらなる実施形態では、その式が、Ａ（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ４Ｏ１５を含み、ここで、Ａ＝Ｓｒ、Ｃａ、ＢａまたはＰｂである。さらなる実施形態では、その式が、好ましくは、Ａ２（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ５Ｏ１８を含み、ここで、Ａ＝Ｓｒ、Ｃａ、Ｂａ、またはＰｂである。さらに別の実施形態では、その式が、（Ａｚ−１Ｌａｎ［２／３］ｚ）ｍ−１Ｂｉ２ＭｍＯ３ｍ＋３を含み、ここで、Ａはランタン以外のＡ−サイト要素であり、ＭはＢ−サイト要素、Ｌａｎは１以上のランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムであり、０＜ｚ＃１およびｍは整数または分数である。この実施形態において、好ましくは、０．１＃ｚ＃０．９であり、さらに好ましくは０．１＃ｚ＃０．５である。この実施形態において、この式は好ましくはＬａｎ２／３Ｂｉ２ＴａｙＮｂ１−ｙＯ９を含み、ここでは、０＃ｙ＃１である。さらに別の実施形態では、この式が、（Ａ１−ｚＬａｎ［２／３］ｚ）ｍ−１（Ｂｉ１−ｘＬａｎｘ）２ＭｍＯ３ｍ＋３を含み、ここでは、０＜ｚ＃１である。この実施形態では、この式は、好ましくは、（Ｂｉ１−ｚＬａｎｚ）２／３（Ｂｉ１−ｘＬａｎｘ）２Ｂ２Ｏ９であり、ここで、ＢはＢ−サイト要素である。前述のすべての実施形態において、好ましくは、層状超格子体材料の薄膜はチタンを含む。好ましくは、上記の実施形態において、Ｌａｎが、好ましくは、ランタン、ネオジム、ジスプロシウム、セリウムまたはガドリニウムを表す。さらに、薄膜は、好ましくは、強誘電体であり、かつ薄膜はメモリの部分を形成する。
【０００９】
別の局面において、本発明が集積回路を提供し、その集積回路が、基板と、その基板上に形成されるビスマスの層状材料の薄膜とを含み、ここでは、ランタン要素がビスマスの層状材料において部分的にビスマスの代わりをする。
【００１０】
さらに別の局面では、本発明がメモリデバイスの製造の方法を提供し、その方法が、基板を提供する工程と、その基板上にメモリセルを形成する工程であって、その基板上にメモリセルを形成するプロセスが、薄膜の中に層状超格子体材料構造を自己組織的に形成する工程を含み、その層状超格子体材料が、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムからなる群から選択される要素を含む、基板上にメモリセルを形成するプロセスと、その基板上にメモリを完成する工程とを含む。好ましくは、その層状超格子体材料がまた、ビスマスを含む。好ましくは、層状超格子体材料もまた、チタンを含む。好ましくは、その要素が、ランタン、ネオジム、セリウム、ジスプロシウム、またはガドリニウムを含む。好ましくは、その層状超格子体材料が強誘電体である。
【００１１】
さらに別の局面で、本発明がまた、集積回路を製造する方法を提供し、その方法が、基板を提供する工程と、その基板上に層状超格子体材料の薄膜を形成する工程であって、その層状超格子体材料がセリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムからなる群から選択される要素を含む、その基板上に層状超格子体材料の薄膜を形成する工程と、その基板上に集積回路を完成させる工程とを含む。
【００１２】
さらに別の局面で、本発明が、強誘電体メモリを製造する方法を提供し、その方法が、基板上に第１の電極を形成する工程と、その第１の電極上に強誘電性層状超格子体材料の薄膜を形成する工程であって、その層状超格子体材料が、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムからなる群から選択される要素を含む、その第１の電極上に強誘電性層状超格子体材料の薄膜を形成する工程と、その強誘電性層状超格子体材料の上に第２の電極を形成する工程とを含む。
【００１３】
さらに別の局面では、本発明が、強誘電性層状超格子体材料を製造する方法を提供し、その方法が、基板を提供する工程と、層状超格子材料を形成するのに適した複数の金属を含む液体前駆体を提供する工程であって、その金属が、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムからなる群から選択される要素を含む、液体前駆体を提供する工程と、その基板にその前駆体液を適用する工程と、その第１の基板上にメタルを含む層状超格子体材料を形成するためにその前駆体を基板上で処理する工程とを含む。好ましくは、前駆体液が、金属アルコキシドおよび金属カルボン酸からなる群から選択される金属化合物を含む。好ましくは、その前駆体液が、その群の金属の１つであるアルコキシドを含む金属化合物を含む。好ましくは、その液体前駆体がオクタンを含む。好ましくは、その、適用する工程と処理する工程とがＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）を含む。好ましくは、そのＭＯＣＶＤが、５００℃から８５０℃の間の温度で、最も好ましくは、５００℃から７００℃の間の温度で実行される。好ましくは、その処理する工程が、真空に曝すこと、紫外線放射に曝すこと、電気的ポーリング、乾燥、加熱、焼くこと、ＲＴＰ（ｒａｐｉｄ  ｔｈｅｒｍａｌ  ｐｒｏｃｅｓｓｉｎｇ）、およびアニーリングからなる群から選択される工程を含む。好ましくは、その処理する工程が、３００℃以下の温度で乾燥する工程を含む。好ましくは、その処理する工程が、５００℃から７５０℃の間の温度で、炉アニーリングを行う工程を含む。好ましくは、その処理する工程が、５００℃から７５０℃の間の温度でのＲＴＰを含む。あるいは、適用する工程が、スピンプロセスまたはミスト堆積プロセスを含む。好ましくは、その層状超格子体材料がまた、ビスマスを含む。好ましくは、その前駆体が、層状超格子体材料を形成するために必要な化学量よりも多くの量のビスマスを含む。好ましくは、その層状超格子体材料がまた、チタンを含む。好ましくは、その要素が、ランタン、ネオジム、セリウム、ジスプロシウムまたはガドリニウムを含む。
【００１４】
本発明が、従来の集積回路要素とより互換性のある強誘電体メモリを提供するだけでなく、よりよく製造し得、よりよく環境的に互換性のある強誘電体メモリを提供する。本発明のその他の特徴、目的および利点は、添付の図面と共に以下の説明を読むことから明らかとなる。
【発明を実施するための最良の形態】
【００１５】
（１．概略）
上で述べたように、かつ、以下で詳細に説明するように、本明細書において「層状超格子体材料」と呼ばれる材料は、特に、集積回路デバイスでの使用、特に集積回路メモリでの使用に適している。以下の第２節において、発明者らは、本発明の材料に使用される層状超格子体材料および特定の新規の化学要素の一般化された説明を提供する。第２節はまた、本発明の材料が使用される例示的デバイスの説明を含む。第３節において、新規の要素を含む層状超格子体材料の例示的な製造法が開示される。これらの例示的な製造法が従来技術の層状超格子体材料の電子的特性に勝る、特に、任意の従来技術の強誘電体材料より遙かに勝る電子的特性を提供する。第４節において、発明に値する材料を含む集積回路デバイスの製造の実施例が提供される。
【００１６】
（２．本発明の例示的構造および材料）
図１を見ると、本発明による強誘電体ＦＥＴ４０の断面図が示される。ＦＥＴ４０は、比較的複雑なＦＥＴ構造を含むが、これは、典型的な強誘電体ＦＥＴ（ＦｅＦＥＴ）と関連し得る多数の層を１カ所で例示するために設計されたものである。しかし、ゲート電極５８および強誘電体層５７以外の全ての層は随意であることが理解されるべきである。ＦＥＴ４０は、ガリウム砒素、シリコンゲルマニウムなどの他の任意の適切な半導体であり得る、好ましくはｐ型シリコンである基板４１を含む。好ましくはｎ型ウェルである深型ウェル４３が基板４１内に形成され、好ましくはｐ型ウェルである、深型ウェルより浅いウェル４５がウェル４３内に形成される。好ましくはｎ型である、ドープされた活性領域４２および４４がウェル４５内に形成される。本発明者らが、これらの活性領域４２および４４を、本明細書において一般的にソース／ドレインと呼ぶ理由は、それらが、その領域に印加される相対電圧に依存するソースまたはドレインのどちらでもあり得るからである。チャネル領域４６もまた、好ましくはｎ型であるが、ソース／ドレイン４２および４４ほど高密度にドープされず、ソース／ドレイン４２と４４との間に形成される。ゲート構造６１がチャネル領域４６の上で基板４１上に形成される。好ましい実施形態では、ゲート構造６１が多層構造である。しかしゲート構造６１は、通常、図１に示す層５１から５８の全てを含むわけではない。つまり、図１に示すゲート構造６１はその構造に含まれ得る層の例示を意図したものである。関与する基本的な層は、絶縁層５０，浮遊ゲート層５９、強誘電体層状超格子体材料層５７，およびゲート電極層５８である。しばしば「ゲート酸化物」と呼ばれる絶縁層５０は、層５１、５２および５３を含む多層構造として示され、それらの各層は異なる絶縁体である。好ましくは、層５１が基板４１の材料に親密に関係する絶縁体である。好ましくは、層５２がバッファまたは界面層であり、以下の２つの機能の内の１つまたは両方の機能を果たし得る。それらは、層５２より上の層と層５２の下の層との接着を助ける機能、および層５２より上の層の要素が層５２より下の層へ移動するのを防ぐ機能である。絶縁層５３はゲートの第１の絶縁層と考えられ、好ましくは、ＦＥＴの効果的な動作に適した高誘電性の特質を有する材料である。１つの材料が、層５２および５３、または、層５１、５２および５３の３層すべての層の機能さえ果たし得ることが理解されるべきである。浮遊導電ゲート５９が絶縁層５０上に形成される。再度、浮遊ゲートが３つの層、５４，５５，および５６として示される。１つの実施形態では、層５４がポリシリコン層であり、層５５が接着層、および層５６がプラチナなどの金属層である。別の実施形態では、層５４が浮遊ゲート５９をその下の層に接着する助けをする接着層である。この実施形態では、層５５が第１の浮遊ゲート層であると考えられ、層５６が、層５６より上の層の要素が層５６より下の層へ移動するのを防ぐ目的を有する導電性バリア層である。強誘電性層状超格子体材料層５７が浮遊ゲート５９上に形成される。ゲート電極５８が強誘電性層状超格子体材料層５７上に形成される。強誘電体層５７およびゲート電極５８は、通常は多層構造ではないが、多層構造であり得ることが理解されるべきである。配線層がソース／ドレイン４２、ソース／ドレイン４４および基板４１に対する電気接点（コンタクト）６２、６４および６６をそれぞれ形成する。コンタクト６６は、好ましくは、深型ウェル４３およびウェル４５の間の接合で、浅型ｐウェル４７の上に位置する。ゲート５８が、好ましくは、その配線層と一体的であり、ゆえに、コンタクトは図示されない。以下にさらに詳細に説明するように、強誘電体ＦＥＴ４０では、電荷蓄積要素が強誘電性層状超格子体材料層５７である。
【００１７】
好ましくは、半導体４１がシリコンのとき、絶縁層５１が二酸化ケイ素である。好ましくは、絶縁層５２がバッファまたは界面層であり、その目的は層５２より上の層の中の要素が層５２の下の半導体層へ移動するのを防ぐためである。層５２はまた、層５２より上の層が層５２より下の層に接着するのを助け得る。バッファ層５２が、好ましくは、Ｔａ２Ｏ５を含むが、ＣｅＯ２または任意の適したその他の材料でもあり得、これらは、要素が層５２より上の層から層５２の下のシリコン層に移動するのを防ぐ、および／または、層５２より上の層を層５２の下のシリコン層に接着する助けをする。層５３がゲート絶縁体であり、好ましくは、Ｔａ２Ｏ５，ＳｉＯ２，ＣｅＯ２，ＺｒＯ２，Ｙ２Ｏ３，ＹＭｎＯ２およびＳｒＴａ２Ｏ６から選択される１つ以上の材料を含む。その厚さは、好ましくは４ナノメートル（ｎｍ）から５０ｎｍである。１つの好ましい実施形態では、ゲート絶縁体５０が二酸化ケイ素の層５１およびＴａ２Ｏ５の層５３を含む。この場合、Ｔａ２Ｏ５の層５３が第１のゲート絶縁体としておよびバッファ層として働く。その他の実施形態では、ゲート絶縁体５３が本発明による層状超格子体材料を１つ以上含む高誘電率絶縁体である。
【００１８】
強誘電性層状超格子体材料が、１９９６年５月２１日にＰａｚ  ｄｅ  Ａｒａｕｊｏらに付与された米国特許第５，５１９，２３４号、１９９８年７月２２日にＣｕｃｈｉａｒｏらに付与された米国特許第５，７８４，３１０号、１９９８年１１月２４日にＡｚｕｍａらに付与された米国特許第５，８４０，１１０号およびＡｚｕｍａらの名前で１９９５年３月１７日に出願された米国特許出願第０８／４０５，８８５号に記載される。
【００１９】
層状超格子体材料がＧ．Ａ．Ｓｍｏｌｅｎｓｋｉｉその他によってカタログ化されている。Ｇ．Ａ．Ｓｍｏｌｅｎｓｋｉｉによって編集された、ＩＳＳＮ  ０２７５−９６０８のＦｅｒｒｏｅｌｅｃｔｒｉｃｓ  ａｎｄ  Ｒｅｌａｔｅｄ  Ｍａｔｅｒｉａｌｓ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ  ａｎｄ  Ｒｅｌａｔｅｄ  ＰｈｅｎｏｍｅｎａシリーズＶ．３、１９８４年）の本の１５章、特に１５．３から１５．７節と、Ｆｉｚｉｋａ  Ｔｖｅｒｄｏｇｏ  ＴｅｌａのＶ１、Ｎｏ．１０（１９５９年１０月）のＧ．Ａ．Ｓｍｏｌｅｎｓｋｉｉ、Ａ．Ｉ．Ａｇｒａｎｏｖｓｋａｙａ、Ｖ．Ａ．Ｉｓｕｐｏｖの「Ｄｉｅｌｅｃｔｒｉｃ  Ｐｏｌａｒｉｚａｔｉｏｎ  ｏｆ  ａ  Ｎｕｍｂｅｒ  ｏｆ  Ｃｏｍｐｌｅｘ  Ｃｏｍｐｏｕｎｄｓ」の１５６２ページから１５７２ページまでと、Ｓｏｖｉｅｔ  Ｐｈｙｓｉｃｓ−Ｔｅｃｈｎｉｃａｌ  Ｐｈｙｓｉｃｓ、（１９５９年）のＧ．Ａ．Ｓｍｏｌｅｎｓｋｉｉ、Ｖ．Ａ．Ｉｓｕｐｏｖ、Ａ．Ｉ．Ａｇｒａｎｏｖｓｋａｙａの「Ｎｅｗ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ  ｏｆ  Ｃｏｍｐｌｅｘ  Ｃｏｍｐｏｓｉｔｉｏｎ」の９０７ページから９０８ページまでと、Ｓｏｖｉｅｔ  Ｐｈｙｓｉｃｓ−Ｓｏｌｉｄ  Ｓｔａｔｅ、Ｖ３のＮｏ．３（１９６１年９月）のＧ．Ａ．Ｓｍｏｌｅｎｓｋｉｉ、Ｖ．Ａ．Ｉｓｕｐｏｖ，Ａ．Ｉ．Ａｇｒａｎｏｖｓｋａｙａの「Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ  ｏｆ  ｔｈｅ  Ｏｘｙｇｅｎ−Ｏｃｔａｈｅｄｒａｌ  Ｔｙｐｅ  Ｗｉｔｈ  Ｌａｙｅｒｅｄ  Ｓｔｒｕｃｔｕｒｅ」の６５１ページから６５５ページまでと、Ｊ．Ｃｈｅｍ．  Ｐｈｙｓｉｃｓ、Ｖ３４（１９６１年）のＥ．Ｃ．Ｓｕｂｂａｒａｏの「Ｆｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ  ｉｎ  Ｍｉｘｅｄ  Ｂｉｓｍｕｔｈ  Ｏｘｉｄｅｓ  Ｗｉｔｈ  Ｌａｙｅｒ−Ｔｙｐｅ  Ｓｔｒｕｃｔｕｒｅ」の６９５ページと、Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｓｏｌｉｄ、Ｖ．２３（１９６２年）のＥ．Ｃ．Ｓｕｂｂａｒａｏの「Ａ  Ｆａｍｉｌｙ  ｏｆ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｂｉｓｍｕｔｈ  Ｃｏｍｐｏｕｎｄｓ」の６６５ページから６７６ページと、Ｍ．Ｅ．ＬｉｎｅｓおよびＡ．Ｍ．ＧｌａｓｓによるＣｌａｒｅｎｄｏｎ  Ｐｒｅｓｓ、Ｏｘｆｏｒｄ、（１９７７年）のＰｒｉｎｃｉｐｌｅｓ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ  ｏｆ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ  ａｎｄ  Ｒｅｌａｔｅｄ  Ｍａｔｅｒｉａｌｓの第８章、２４１ページから２９２ページまでおよび６２０ページから６３２ページまでの補遺Ｆの中の６２４ページから６２５ページまでとを参照されたい。これらの材料はＳｍｏｌｅｎｓｋｉｉによって概説された以下の式によって表され得る。
【００２０】
（Ｉ）式Ａｍ−１Ｂｉ２ＭｍＯ３ｍ＋３を有する化合物で、ここでＡは、Ｂｉ３＋、  Ｂａ２＋、  Ｓｒ２＋、  Ｃａ２＋、  Ｐｂ２＋、Ｋ＋、Ｎａ＋および互換可能なサイズのその他のイオンであり、Ｍは、Ｔｉ４＋、  Ｎｂ５＋、Ｔａ５＋、  Ｍｏ６＋、Ｗ６＋、Ｆｅ３＋および８面体酸素を占有するその他のイオンである。この群はビスマスチタネイトＢｉ４Ｔｉ３Ｏ１２を含む。これらを本明細書でＳｍｏｌｅｎｓｋｉｉＩ型化合物と呼ぶ。
【００２１】
（ＩＩ）式Ａｍ＋１ＭｍＯ３ｍ＋１を有し、ストロンチウムチタネイトのＳｒ２ＴｉＯ４、  Ｓｒ３Ｔｉ２Ｏ７およびＳｒ４Ｔｉ３Ｏ１０などの化合物を含む、化合物。これらを本明細書でＳｍｏｌｅｎｓｋｉｉＩＩ型化合物と呼ぶ。
【００２２】
（ＩＩＩ）式ＡｍＭｍＯ３ｍ＋２を有し、Ｓｒ２Ｎｂ２Ｏ７、Ｌａ２Ｔｉ２Ｏ７、Ｓｒ５ＴｉＮｂ４Ｏ１７、およびＳｒ６Ｔｉ２Ｎｂ４Ｏ２０などの化合物を含む、化合物。なお、Ｓｒ２Ｎｂ２Ｏ７およびＬａ２Ｔｉ２Ｏ７の場合、その式は、一般式に一致させるために２倍にする必要がある。これらを本明細書でＳｍｏｌｅｎｓｋｉｉＩＩＩ型化合物と呼ぶ。
【００２３】
本発明の材料は上記の材料の全ておよびその組み合わせと、Ａ−サイト要素または特定のランタンを含む超格子体生成要素を含むこれらの物質の固溶体とを含む。この層状超格子体材料は一般的に以下の式に要約され得る。
【００２４】
（１）Ａ１Ｗ１＋ａ１Ａ２Ｗ２＋ａ２．．．Ａｊｗｊ＋ａｊＳ１ｘ１＋Ｓ１Ｓ２ｘ２＋ｓ２．．．Ｓｋｘｋ＋ＳｋＢ１ｙ１＋ｂ１Ｂ２ｙ２＋ｂ２．．．Ｂｌｙｌ＋ｂｌＱｚ−２
であり、ここでＡ１、Ａ２．．．Ａｊが構造のＡ―サイト要素を表し、その要素はストロンチウム、カルシウム、バリウム、ビスマス、鉛、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、およびルテチウムなどであり得、Ｓ１，Ｓ２．．．Ｓｋが超格子体生成要素を表し、それは通常ビスマスであるが、イッテリウム、スカンジウム、ランタン、アンチモン、クロム、タリウム、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、およびルテチウムおよび＋３の価電子数を有するその他の要素などの材料であり得、Ｂ１、Ｂ２．．．Ｂｌが構造のＢ−サイト要素を表し、それらは、チタン、タンタル、ハフニウム、タングステン、ニオブ、ジルコニウムおよびその他の要素であり得、Ｑが陰イオンを表し、それは一般的に酸素であるが、フッ素、塩素およびそれらの化合物である酸化フッ素、酸塩化物などの他の要素でもあり得る。式（１）の上付き文字はそれぞれの要素の価電子数を示す。例えばＱが酸素の場合、ｑ＝２である。この下付き文字はその化合物の分子の中の材料のモル数、または単一のセルに関しては、その単一セル内の要素の平均的な原子数を示す。この下付き文字は正数または分数であり得る。つまり式（１）は、単一セルがその材料全体で均一に変化し得る場合を含む。例えば、Ｄｙ２／３Ｂｉ２（Ｔａ０．７５Ｎｂ０．２５）２Ｏ９では、Ｂ−サイトの７５％がタンタル原子によって占められ、Ｂ−サイトの２５％がニオブ原子で占められる。化合物中にただ１つのＡ−サイト要素がある場合、それは「Ａ１」要素によって表され、ｗ２．．．ｗｊはすべてゼロに等しい。化合物中にただ１つのＢ−サイト要素がある場合、それは「Ｂ１」要素によって表され、ｙ２．．．ｙｌはすべてゼロに等しく、超格子体生成要素にとっても同様である。通常の場合、１つのＡ−サイト要素と１つの超格子体生成要素と１つまたは２つのＢ−サイト要素とがある。しかし、本発明は、Ａ−サイト、Ｂ−サイトおよび超格子体要素生成体が複数の要素を有し得る場合を含むことが意図されるために、式（１）は、より一般的な形式で書かれている。ｚ値は次の式から見いだせる。
【００２５】
（２）（ａ１ｗ１＋ａ２Ｗ２．．．＋ａｊｗｊ）＋（ｓ１ｘ１＋ｓ２ｘ２．．．＋ｓｋｘｋ）＋（ｂ１ｙ１＋ｂ２ｙ２．．．＋ｂｌｙｌ）＝ｑｚ
式（１）は、上で参照した１９９６年５月２１日に付与された米国特許第５，５１９，２３４号で説明されるＳｍｏｌｅｎｓｋｉｉ型の３つの型をすべて含む。層状超格子体材料は式（１）に当てはめられ得るすべての材料を含むわけではなく、明確に区分される交代層を有する結晶構造を形成する材料のみを含む。本発明による層状超格子体材料は以下の要素を含む材料である。それら要素は、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、およびルテチウムである。
【００２６】
式（１）は、全３つのスモレンスキ（Ｓｍｏｌｅｎｓｋｉｉ）タイプの化合物を含む。タイプＩの材料に対してｗ１＝ｍ−１、ｘ１＝２、ｙ１＝ｍ、ｚ＝３ｍ＋３かつ他の添え字はゼロに等しい、タイプＩＩの材料に対して、ｗ１＝ｍ＋１、ｙ１＝ｍ、ｚ＝３ｍ＋１および他の添え字はゼロに等しい、タイプＩＩＩの材料に対して、ｗ１＝ｍ、ｙ１＝ｍ、ｚ＝３ｍ＋２および他の添え字はゼロに等しい。スモレンスキタイプＩの式は、Ｍ＝Ｔｉおよびｍ＝２に対して使えないが、式（１）は使えることに留意されたい。これは、スモレンスキの式が価数を考慮していないためである。層状の超格子材料は、式（１）に適合され得る全ての材料を含まないが、それらのみが、結晶化中に明確な交互の層を有する結晶構造を形成する。一般に、前駆体材料の混合物を熱処理またはアニーリングすることによって結晶化の役に立つ。増大した温度は、熱力学的に有利な構造（例えば、ペロブスカイトのような八面体）に関心を持って、超格子形成する部分の順序付けを促進する。Ｓ１、Ｓ２．．．Ｓｋと付される用語「超格子生成元素」は、混合した層状の超格子金属の全体にわたる、超格子生成金属の一様乱数分散に対抗されるように、これらの金属が２つのペロブスカイトのような層間に挿入される濃縮した金属酸化物層の形式で特に安定するという事実を参照する。特に、ビスマスは、Ａサイト金属または超格子生成の一方として機能することを可能にするイオン半径を有する。しかし、閾値化学量論比率よりも少ない量で存在する場合、ビスマスは、非ペロブスカイトのようなビスマスの酸化物層として自然に濃縮する。本明細書中、用語「層状超格子金属」はまた、ドープされた層状超格子金属を含む。すなわち、式（１）に含まれる任意の材料は、種々の材料（例えば、シリコン、ゲルマニウム、ウラン、ジルコニウム、スズ、またはハフニウム）を用いてドープされ得る。要約すれば、本発明の材料は、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、およびルテチウム、さらに上述の材料の全ての固溶体を含む式（１）、ならびにスモレンスキの式によって記載されるような材料を全て含む。一般に、好適な層状超格子材料は、これらの層状超格子材料の多結晶薄膜を含む。本発明の材料の好適な形成は、以下に詳細に示される。
【００２７】
用語「超格子」は、本明細書中、いくつかの物理学のコンテキストの意味とはわずかに異なるものを意味し得る。時には、用語「超格子」は、単結晶構造のみの意味を有する。しかし、本発明による材料は、好ましくは、単結晶ではない。これらの材料の単結晶は作成され得ると考えられるが、実際に、現在のところ作成される材料は、どれ１つとして単結晶ではない。本発明の材料は、好ましくは多結晶である。多結晶状態において、材料の構造は、粒界、点欠陥、転位ループ、および他のミクロ構造の欠陥を含む。しかし、スモレンスキによってカタログ化されるペロブスカイトのような材料および各粒子内のほかの材料に対して、構造は、相互依存の様態で自然にリンクされる１つ以上のペロブスカイトのような層および１つ以上の中間の非ペロブスカイトのような層を含む優勢に再現可能なユニットである。用語「層状超格子材料」が、その材料自体を、第１の層および第２の層（明確に異なる結晶構造を有する第１の層および第２の層）を含む結晶構造に自然に形成する全ての材料を含むことを意図することは当業者により認知される。ペロブスカイトのような結晶構造を形成するこれらの材料の１つには、時には、層状ペロブスカイトと呼ばれ、ビスマスを含むこれらには、時には、二重層状材料と呼ばれる。例えば、合成的な超格子といったへテロ構造は含まれない。
【００２８】
用語「化学量論的」は、本明細書中、材料の固体膜（例えば、層状超格子材料）または材料を形成するための前駆体に適用され得る。それは、固体薄膜に適用される場合、最終的な固体薄膜における各素子の実際の相対量を示す式について言う。前駆体に適用される場合、それは、前駆体における金属のモル比を指し示す。実際の実用面で、室温における結晶にはいくつかの欠点が常にあるが、「平衡状態」化学量論的な式は、占有した結晶格子の全てのサイトを有する材料の完全な結晶構造を形成するために十分なそれぞれの素子がある場合の１つである。例えば、Ｎｄ２／３Ｂｉ２（ＴａＮｂ）Ｏ９およびＮｄ２／３Ｂｉ２（Ｔａ１．５Ｎｂ０．５）Ｏ９は共に、平衡状態の化学量論的な式である。対照的に、ジスプロシウム、ビスマス、タンタル、およびニオビウムのモル比がそれぞれ０．６、２．１８、１．５、および０．５の場合、ニオブ酸ジスプロシウムビスマスタンタルの前駆体は、本明細書中、非平衡状態の「化学量論的」式Ｎｄ０．６Ｂｉ２．１８（Ｔａ１．５Ｎｂ０．５）Ｏ９によって表される。なぜなら、それは、Ｂ−サイトの元素であるタンタルおよびニオビウムに関連して余分なビスマスおよび不十分なジスプロシウムを含む。酸素の記号の添字が金属の添字の値を完全に平衡になるように修正されない場合、金属の酸素の非平衡状態の化学量論的な式を書き込むことは、当該分野において一般的なことである。
【００２９】
本明細書中に用いられる用語「前駆体」は、中間前駆体または最終的前駆体を形成するように他の前駆体と混ぜ合わされる１つの金属有機溶媒を含む溶液を意味し、あるいは、それは、最終的な液体前駆体溶液（すなわち、製造中に特定の表面に付加される溶液）と呼ばれ得る。基板に付加されるような前駆体は、通常、「最終的な前駆体」、「前駆体混合物」、または単に「前駆体」と呼ばれる。いずれの場合にせよ、意味するものは文脈から明らかである。
【００３０】
用語「薄膜」は、本明細書中、集積回路の分野において使用されるように用いられる。一般に、厚さがミクロンよりも小さい膜を意味する。本明細書に開示される薄膜は、厚さがほとんどの場合０．５ミクロンまたはそれ未満である。集積回路の分野のこれら薄膜は、集積回路の分野と互換性がない完全に異なったプロセスによって形成される、マクロキャパシタの分野の層状キャパシタにおけるいわゆる「薄膜」と混同すべきでない。
【００３１】
フローティングゲート５９およびゲート５８は、それらは任意の他の適切なコンダクタである得るが好ましくは、プラチナから作成される。図１に示されるように、下部電極として当該分野において時として言及されるフローティングゲート５９は、実施形態により、接着層５４または５５を含み得る多層構造であり得る。接着層は、一般に、チタニウムであり、好ましくは、ほぼ２０ｎｍの厚さである。接着層上の層は、好ましくは、ほぼ１００ｎｍ〜２００ｎｍのプラチナの薄層である。フローティングゲート５９はまた、ＩｒＯ２または他の材料であり得るが、好ましくは、Ｔａ２Ｏ５であるバリア層（好ましくは約４ｎｍ〜４０ｎｍの厚さ）５６を含み得る。ＦＥＴ４０の本質的な部分は、半導体４１、強誘電体層状超格子材料層５７、およびゲート５８だけである。他の層は、任意である。任意の特定の実施形態において１つ以上の層が省略され得る。さらに、層５１〜５８の順序は、変化してもよいし、更なる層が追加されてもよい。
【００３２】
集積回路デバイスを示す図１〜４が実際の集積回路デバイスの任意の特定の部分の実際の平面図および断面図であることを意味しないのは、理解されるべきである。実際のデバイスにおいて、層は均一ではなく、厚さは一般に異なる非を有する。図は、代わりに、可能であるよりも、より明確にかつ完全に本発明の構造およびプロセスを示すように使用される理想的な表示を示す。例えば、層の多様な厚さは、互いに関連して修正した場合、ＦＥＴの図は、小さすぎてはっきりと見えない層か、紙に適合しない層の一方を有する。
【００３３】
例えば、「より上（ａｂｏｖｅ）」、「上（ｏｖｅｒ）」、「上部（ｔｏｐ）」、「より上（ｕｐｐｅｒ）」、「より下（ｂｅｌｏｗ）」「下部（ｂｏｔｔｏｍ）」、および「より下（ｌｏｗｅｒ）」といった方向の用語は、本明細書中、半導体基板４１に関して意味する。すなわち、第２の素子が第１の素子「より上（ａｂｏｖｅ）」である場合、それは基板４１からより遠いことを意味し、それが別の素子「より下（ｂｅｌｏｗ）」である場合、それは、他の素子よりも基板４１に近いことを意味する。基板４１の長さは、水平方向、ならびに、図１の紙の内側および紙の外側への方向によって定義される基板平面を定義する。この平面に沿う平面は、本明細書中「水平方向の」平面と呼ばれ、この平面に垂直な方向は、「垂直方向」になるようと考えられる。メモリセルは、一般に、比較的平坦な層を含む。用語「横方向」または「横方向に」は、薄膜層の平坦面の方向について言う。図１において、横方向は、水平方向である。用語「下にある（ｕｎｄｅｒｌｉｅ）」および「上にある（ｏｖｅｒｌｉｅ）」は、基板４１に関して定義される。すなわち、第１の素子は、第２の「上にある」素子よりも「下にある」場合、第１の素子を通る、基板面に垂直な線が、さらに第２の素子を通ることを意味する。
【００３４】
本明細書は、半導体と強誘電体または誘電体材料の薄膜との間に配置されるバッファおよび／またはバリア層について言う。用語「間（ｂｅｔｅｗｅｅｎ）」は、バッファおよび／またはバリア層が強誘電体材料の薄膜または半導体と直接接触していることを意味する。バッファおよび／またはバリア層は、強誘電体または半導体と接触し得るが、一般的には接触しない。下にある基板または層上に集積回路層の堆積または形成について言及するとき、用語「に（ｏｎ）」はまた、時には、同様に本明細書中に用いられる。「間（ｂｅｔｗｅｅｎ）」または「に（ｏｎ）」とは対照的に、用語「に直接（ｄｉｒｅｃｔｌｙ  ｏｎ）」は、それが利用される多様なコンテキストにおいて明らかである場合、直接的な接触を意味する。
【００３５】
この開示において、用語「行（ｒｏｗ）」および「列（ｃｏｌｏｍｎ）」は、開示を容易にするように利用される相対的な用語である。すなわち、慣習的に、行は水平な線または配列であり、列は垂直な線または配列である。しかし、本は、任意のアレイにおいて、９０度、２７０度等回転される観点からアレイを見ることによって、単に、行は列になり得、列は行になり得る。従って、メモリアーキテクチャが、本発明の要旨、明細書、または特許請求の範囲に記載される発明から９０度、２７０度等回転（その他の点では同じである）されるので、本発明によって検討されるアーキテクチャ外として解釈されない。
【００３６】
用語「高い誘電率」は、１０以上の誘電率を意味する。集積回路のキャパシタおよびトランジスタにおける従来の強誘電体は、約４または５の誘電率を有する。従って、高い誘電率の材料は、集積回路にしようされる従来の誘電体材料の誘電率の少なくとも２倍の誘電率を有する。
【００３７】
図１を参照すると、動作中、電圧Ｖｓはソース４２に印加され、電圧Ｖｂは基板４１に印加され、電圧Ｖｄはドレイン４４に印加され、ゲート電圧Ｖｇはゲート５８に印加される。これらの電圧は、高いまたは論理「１」の電圧、低いまたは論理「０」の電圧、本明細書中「Ｚ」として一般に示されるオープンまたは高い抵抗状態、あるいは、論理「０」と論理「１」の間の小さい正または負の電圧状態のいずれかであり得る。読み出しプロセスの好適な実施形態において、ドレイン電圧Ｖｄは、一般に高い電圧よりも著しく低い小さい正の電圧を持つ。
【００３８】
例えば、正がバイアス電圧を書き込む場合、Ｖｇは、ゲート５８に印加され、強誘電体薄膜５７に及ぼす結果として生じる電場により、強誘電体薄膜５７は電圧および電場がすでに印加されないとしても分極される。強誘電体薄膜５７における残留分極は、チャネル領域４６中の境界絶縁層５０を介して電場に及ぼし、電子をチャネル領域４６に引きつけて、それにより、電流の伝導に利用可能な自由電子の増加を引き起こす。結果として、ドレイン電圧Ｖｄが読み出し動作中にドレイン領域４４に印加されると、電流センサはチャネル領域４６を通る高電流を感知し、バイナリ「１」状態を読み出す。負のＶｇが書き込み動作中にゲート５８に印加される場合、結果として生じる強誘電体薄膜５７における残留分極は、チャネル領域４６から電流伝搬電子を跳ね除け、すなわち、チャネル領域４６内に正孔を引き付け、結果として生じる低電流は、Ｖｄが読み出し動作中にドレイン４２に印加される場合、バイナリ「０」状態として感知される。書き込みバイアス電圧Ｖｇおよび読み出しバイアス電圧Ｖｄは、一般に、１ボルト〜１５ボルトの範囲であり、最適には、約２ボルト〜５ボルトの範囲である。好ましくは、低いまたは論理「０」電圧は、ゼロかまたはグランド状態である。強誘電体５７を通る電圧が、高電圧（ｃｏｅｒｃｉｖｅ  ｖｏｌｔａｇｅ）と等しいかまたはそれ以上である場合、材料５７における強誘電体領域の全ては、基本的に、分極状態になるが、例えば、１．０ボルトの小さい電圧でさえも、いくつかの領域が切換えられる。
【００３９】
上述から、強誘電体ＦＥＴ４０に格納されるデータは、強誘電層状の超高氏材料層５７において分極電荷として格納される。従って、強誘電層５７は、ＦｅＦＥＴの電荷格納素子である。
【００４０】
当該分野において公知であるように、強誘電体ＦＥＴが機能するメモリを提供することである場合、ゲート電圧対ドレイン電流のグラフは、ヒステリシス曲線に従う必要がある。ゼロのゲート電圧で始まると、ドレイン電流は本質的に存在しない。なぜなら、チャネル４６における抵抗は非常に高くなる。ゲート電圧が増加するにつれて、正の閾値電圧＋Ｖｔｈに達するまでドレイン電流はないままである。この電圧において、強誘電体５７は、ＯＮ状態にスイッチし、ドレイン電流を生じるチャネル４６にキャリアを伝搬する。次に、ゲート電圧が増加しつづけると、ドレイン電流は、電流が飽和電流Ｉｓａｔに近づくまで、線形的に増加する。飽和後、ゲート電圧が増加するにつれて、電流は増加せず、曲線は平らになる。ゲート電圧が減少するにつれて、ドレイン電流は、負の閾値電圧−Ｖｔｈに達するまで同じままである。次に、ドレイン電流は、ドレイン電流がセロに行く点において、強誘電体がＯＦＦ状態にスイッチする点に達するまで、線形に減少する。どんなに大きな負の電圧が印加されても、電圧が増加しても、ドレイン電流はゼロのままであり、正の閾値電圧に達するまで、ゼロより上には行かない。ヒステリシス曲線の範囲は、「メモリウィンドウ」と呼ばれる。実行可能なメモリデバイスを得るために、メモリウィンドウの幅（すなわち、＋Ｖｔｈ〜−Ｖｔｈ）は、ゲート電極５８におけるノイズより大きくなる必要がある。メモリウィンドウの高さ（すなわちＩｓａｔ）は、ドレインおよび関連したセンス回路におけるノイズよりも大きくなる必要がある。不揮発性メモリに対して、ゼロ電圧線は、メモリウィンドウにおいて理想的に集中されるか、またはノイズマージン内で少なくとも良くなるべきである。なぜなら、デバイスは、外部電源内のデータを保持するべきである。ＯＮ状態におけるＩｓａｔとＯＦＦ状態におけるＩｓａｔとの高い比はまた、センシング回路による２つの状態の区別を容易にできることが望まれる。
【００４１】
ＤＣゲートバイアスが−１０ボルトから＋１０ボルトまでおよび＋１０ボルトから−１０ボルトまで掃引された本発明による層状超格子材料を含む例示の強誘電体ＦＥＴのメモリウィンドウは、ほぼ４．３ボルトで測定され、ウィンドウの中心はほぼ１ボルトであった。ＯＮ電流とＯＦＦ電流との間の差は、１０進法（ｔｅｎ  ｄｅｃａｄｅ）であり、従って、分極は容易に区別される。
【００４２】
本発明は、本発明の材料が任意のＦＥＴ構造で使用され得ることを検討する。図１〜４は、様々なＦＥＴゲートおよびキャパシタ構成および本発明による材料が使用され得る関連のある構造を示す。より間単に理解するために、基板のアーキテクチャの詳細は、これらの図に示されない。しかし、好適な実施形態において、これらは図１に示されるようなｄｅｅｐ−および／またはｐ−ウェルを含むことが理解されるべきである。代替の実施形態において、これらは、その上、他の基板アーキテクチャと組み合わされ得る。
【００４３】
図２は、本発明をインプリメントするためのＦＥＴとして役立ち得るＭＦＳＦＥＴ３７０を示す。このＦＥＴは、半導体３７１上に再び形成され、ソース／ドレイン３７３および３７４、チャネル３７５、強誘電体３７７、ならびに電極３７９を含む。コンタクト、ワイヤリング層、および他のアーキテクチャは、上記または以下に示されるかまたは開示される任意の形式を獲得し得る。
【００４４】
図３は、本発明による材料はゲート絶縁体５１１、キャパシタ誘電体５２４として使用され、かつ、いくつかの実施形態においてＩＬＤ５３６にさらに使用され得る電荷格納デバイス（すなわち、メモリセル５００）を示す。メモリセル５００は、半導体基板５０２を含むウェハ５０１状に形成されるトランジスタ５１４およびキャパシタ５２８を含む。半導体基板５０２は、シリコン、ガリウムヒ素、シリコンゲルマニウム、または他の半導体を含み得、かつ、例えば、ルビー、ガラス、または酸化マグネシウムといった他の基板をさらに含み得る。好適な実施形態においてそれはシリコンである。フィールド酸化膜領域５０４は、半導体基板５０２の表面上に形成される。半導体基板５０２は、高ドープされたソース領域５０６および高ドープされたドレイン領域５０８を含む。これらはドープされたチャネル領域５０９のまわりに形成される。ドープされたソース領域５０６、ドレイン領域５０８、およびチャネル領域５０９は、好ましくは、ｎ型ドープされた領域であるが、さらにｐ型であり得る。本発明による電気的な非伝導材料の薄膜を含むバッファ／拡散バリア層５１０は、チャネル領域５０９上の半導体基板５０２に位置される。バッファ／拡散バリア層５１０は、１ｎｍ〜３０ｎｍ（好ましくは１ｎｍ〜５ｎｍ）の範囲の厚さを有する。本発明による高誘電率絶縁体の薄膜を含むゲート絶縁体５１１は、バッファ／拡散バリア層５１０上に配置される。さらに、ゲート電極５１２は、ゲート絶縁体５１１上に位置される。ゲート絶縁体５１１は、１ｎｍ〜５０ｎｍ（好ましくは５ｎｍ〜２０ｎｍ）の範囲の厚さを有する。これらのソース領域５０６、ドレイン領域５０８、チャネル領域５０９、バッファ／拡散バリア層５１０、ゲート絶縁体５１１、およびゲート電極５１２は共に、ＭＯＳＦＥＴ５１４を形成する。
【００４５】
好ましくはＢＰＳＧ（ボロンドープされるホスホ−ケイ酸塩ガラス）から作成される、第１の中間（「ＩＬＤ」）層５１６は、半導体基板５０２およびフィールド酸化領域５０４に位置される。ＩＬＤ５１６は、バイアス５１７、５１８をソース領域５０６およびドレイン領域５０８にそれぞれ形成するようにパターニングされる。バイアス５１７、５１８は、プラグ５１９、５２０にそれぞれ形成するように満たされる。プラグ５１９、５２０は、電気的に伝導性があり、一般に、多結晶シリコン、タングステン、またはタンタル（任意の他の適切な導体であり得る）を含む。本発明による電気的に伝導性のバッファ／拡散バリア層５２１は、プラグ５２０との電気的な接触にあるＩＬＤ５１６に位置される。伝導性拡散バリア層５２１は、一般にＩｒＯ２から作成されるが、他の材料から作成され得、典型的には、１ｎｍ〜３０ｎｍ（好ましくは１ｎｍ〜５ｎｍ）の厚さを有する。
【００４６】
図３に記載されるように、下部電極層５２２は、拡散バリア層５２１に位置される。下部電極は非酸化物の貴金属（例えば、プラチナ、パラジウム、銀、および金）を含むことが好ましい。貴金属に加えて、例えば、アルミニウム、アルミニウム合金、アルミニウムシリコン、アルミニウムニッケル、ニッケル合金、銅合金、およびアルミニウム銅といった金属は、強誘電体または強誘電体メモリの電極に使用され得る。好適な実施形態において、下部電極５２２は、プラチナから作成され、１００ｎｍの厚さを有する。好ましくは、回路の隣接した下にある層または上にある層と電極との接着を強めるために、例えば、チタニウムといった少なくとも１つの接着層（図示せず）をさらに含む。本発明による高誘電率の節延滞の薄膜を含むキャパシタ誘電体５２４は、下部電極層５２２上に位置される。キャパシタ誘電体５２４は、５ｎｍ〜５００ｎｍ（好ましくは、３０ｎｍ〜１００ｎｍ）の範囲の厚さを有する。プラチナから作成され、１００ｎｍの厚さを有する上部電極層５２６は、キャパシタ誘電体５２４上に形成される。下部電極５２２、薄膜キャパシタ誘電体５２４、および上部電極層５２６は共に、メモリキャパシタ５２８を形成する。拡散バリア層５２１は、キャパシタ誘電体５２４および下部電極５２２から半導体基板への金属原子および酸素の拡散を抑制する。好ましくはＮＳＧ（非ドープのケイ酸塩ガラス）から作成される第２の中間層の誘電体層（ＩＬＤ）５３６は、ＩＬＤ５１６、バッファ／拡散バリア層５２１、および誘電体メモリキャパシタ５２８を覆うように堆積される。ＰＳＧ（ホスホ−ケイ酸塩ガラス）膜またはＢＰＳＧ（ボロンホスホ−ケイ酸塩ガラス）膜または他の絶縁体はまた、層５３６に使用され得る。ＩＬＤ５１６および詳細にはＩＬＤ５３６はまた、本発明による層状超格子材料から作成されるが、しかし、高誘電率のため、容量性構造の作成を避けるために金属化の配置に配慮が為されるべきである。このような配慮が為されると、ＩＬＤとして使用される本発明の材料は、例えば、分解から水素および他のプロセスガスへの重大な層状超格子素子５１１および５２４を保護するように機能するといった、多くの利点を有し得る。ＩＬＤ５３６は、プラグ５１９にバイア５３７を形成するようにパターニングされる。金属化ワイアリング膜は、ＩＬＤ５３６を覆い、バイア５３７を満たすように堆積され、
ソース電極ワイアリング５３８および上部電極ワイアリング５３９を形成するようにパターニングされる。ワイアリング５３８、５３９は、好ましくは、約２００ｎｍ〜３００ｎｍの厚さを有するＡｌ−Ｓｉ−Ｃｕ標準相互接続金属を含むが、上述の他の金属を含んでもよい。
【００４７】
キャパシタ５２８がＩＬＤ５３６の上部でスタックされ、従って、トランジスタ５１４から分離される場合、図３に示される構造は、従来、「スタックされたキャパシタ」構造と呼ばれ、例えば当業者に周知の構造を作成するプロセスである。層５２４が高い誘電率材料である場合、集積回路電荷格納デバイス５００はＤＲＡＭセルであり、層５２４が強誘電体である場合、デバイス５００はＦＥＲＡＭセルである。本発明の非強誘電体の高誘電率材料は、ゲート誘電体５１１、キャパシタ誘電体材料５２４、あるいは中間層誘電体５１６または５３６として用いられ得る。
【００４８】
当該分野において公知であるように、トランジスタ５１４が「オン」か「オフ」かどうかは、十分な電荷がゲート絶縁体５１１またはゲートおよびチャネルに対応する絶縁体のインタフェースに格納されるかどうかによって決定され、従って、絶縁体５１１はまたＦＥＴの電荷格納素子として呼ばれ得る。
【００４９】
図４は、本発明の好適な実施形態によるＭＥＭ−ＭＩＳ  ＦＥＴメモリセル５５０の部分の断面図を示す。ＭＦＭ−ＭＩＳ  ＦＥＴメモリセル５５０は、電界効果トランジスタ（「ＦＥＴ」）５５１、金属−強誘電体−金属（「ＭＦＭ」）キャパシタ５５２、および相互接続５５４によりＭＦＭキャパシタ５５２と直列に接続される金属−絶縁体−半導体（「ＭＩＳ」）キャパシタ５５３を含む。ＭＦＭ−ＭＩＳメモリにおいて、ＭＩＳキャパシタ５５３はＦＥＴ５５１の一部である。ＭＦＭ−ＭＩＳ  ＦＥＴメモリセル５５０は、高ドープのソース領域５６２、高ドープのドレイン領域５６４、およびチャネル領域５６６を含む半導体基板５６１上に形成される。ＦＥＴ５５１は、５６２によるソース領域、５６４によるドレイン領域、５６６によるチャネル領域、ゲート酸化物層３１、およびゲート電極５７０を含む。ＭＩＳキャパシタ５５３は、ゲート電極５７０、ゲート酸化物５６８、および半導体基板５６１を含む。ＦＥＴ５５１およびＭＩＳ５５３は、ガラス状の酸化物（好ましくはボロンドープのホスホシリケート（「ＢＰＳＧ」））、を含む標準中間層誘電体（「ＩＬＤ」）５７２によって覆われる。ゲート電極５７０の表面にまで下がるＩＬＤ５７２の上部からのバイア５７４は、相互接続５５４で満たされ、一般に伝導性プラグと呼ばれる。下部電極５８０はＩＬＤ５７２上に配置され、相互接続５５４を覆う。強誘電体薄膜５８２は、下部電極５８０上に配置され、上部電極５８４は、強誘電体層状の超格子材料薄膜５８２上に配置される。下部電極５８０、強誘電体薄膜５８２、および上部電極５８４は共に、強誘電体ＭＦＭキャパシタ５５２を形成する。第２の中間層誘電体、ＩＬＤ５８６はＩＬＤ５７２およびＭＦＭ５５２を覆う。ワイヤリングホール５９０は、上部電極５８４までＩＬＤ５８６を介して伸びる。ローカル相互接続５９２は、ワイヤリングホール５９０を満たす。
【００５０】
図５は、強誘電体ＦＥＴメモリ７００の代替の実施形態を示す。メモリ７００は、直列に接続されるメモリセル７０３および７０７のグループ、読み出しトランジスタ７１５、セットトランジスタ７１８、およびリセットトランジスタ７１９を含む。メモリセル７０３は、キャパシタ７０４の１つの電極７０６Ａに接続されるトランジスタ７０５のソース−ドレイン７０１およびキャパシタ７０４の他の電極７０６Ｂに接続されるトランジスタ７０５の他のソース−ドレイン７０２と共に強誘電体キャパシタ７０４およびトランジスタ７０５を含む。メモリセル７０７は、トランジスタ７０９に同様に接続される強誘電体キャパシタ７０８を含む。グループ７２０のある末端７１２は、トランジスタ７１５のゲート７１３に接続され、他の末端７３０は、トランジスタ７１８を介してセット信号ライン７２２に接続される。ノード７１２はまた、リセットトランジスタ７１９を介してリセット信号ライン７２４に接続される。トランジスタ７１５のあるソース−ドレイン７３３は、リセットライン７２４に接続され、他のソースドレイン７３４はビットライン７２６に接続される。
【００５１】
メモリ７００は、例えば、図４に示されるように、基本的にＭＦＭ−ＭＩＳ  ＦＥＴメモリであるが、ＦＥＴ７１５に接続される２つのＭＦＭセクション７０４および７０７を有する。セルが書き出されるか、読み出されることを選択されない場合、トランジスタ７０５および７０９は、それらのそれぞれのＭＦＭセクションをショートアウト（ｓｈｏｒｔ  ｏｕｔ）する。２つのセル７０４および７０７は図５の実施形態において示され、グループ７２０は５、１０、または２０以上のセルを含み得る。メモリ７００の機能の完全な記載は、２０００年９月２５日に出願された米国仮特許出願第６０／２３５，２４１号に提供される。さらに、メモリの構造は、キャパシタ７０４、７０６等がある層の上部の層にスタックされる。この構造は、層状超格子材料と共に可能である電気的に上質の薄い強誘電体膜と共にとても実用的かつ緻密である。
【００５２】
さらに、本発明による層状超格子材料は、このメモリに対しそれ自体が役立つ。従来の強誘電体材料と比較して、層状超格子材料の非常に薄い機能的な強誘電体薄膜が作成され得るので、強誘電体ＦＥＴは、従来のＦＥＴよりもかなりの領域を利用する。さらに、本発明による材料のより低い結晶化温度は、ＩＣコンポーネント間の拡散および分解がほとんどないためより高密度な構造になることが可能になる。
【００５３】
上記ＦＥＴ４０、３７０、５１４および５５０ならびにキャパシタ５２８および５５２は、本発明の材料が用いられ得る場合にいくつかの多電荷格納構成のみを例示する。上述の実施形態のいずれかにおいて示される多様な層の任意の組み合わせおよび特徴を用いる電荷格納構成がさらに利用され得る。
【００５４】
図１〜５は、本発明の方法を用いて製造され得るメモリセルの多くのバリエーションのうちのいくつかのみを示す。本発明による材料は、実際、誘電体または強誘電体材料が用いられ得る任意の容量を有する任意のメモリセルで用いられ得る。
【００５５】
上記の実施形態のうちのいくつかにおいて、導電性バリア層は、好ましくは、ＩｒＯ２である。ゲート絶縁層およびまたは誘電体バッファ層は、好ましくは、五酸化タンタル（Ｔａ２Ｏ５）であるが、ＳｉＯ２、ＣｅＯ２、ＺｒＯ２、Ｙ２Ｏ３、ＹＭｎＯ２、ＳｒＴａ２Ｏ６および本発明に従う層状超格子材料から選択されてもよい。この絶縁体がＳｉＯ２である場合、その厚さは、好ましくは、４ｎｍ〜２０ｎｍである。他の材料にとっては、その厚さは、４ｎｍ〜５０ｎｍであることが好ましい。
【００５６】
図６は、例示的な集積回路メモリ６３６を示すブロック図である。このブロック図では、本発明の材料によって作られた図１〜５のメモリセルが利用される。簡単にするために、示される実施形態は、１６Ｋ×１ＤＲＡＭである。しかし、この材料は、揮発性および不揮発性両方の、種々の大きさおよびタイプのメモリで利用されてもよい。示された１６Ｋの実施形態では、７つのアドレス入力ライン６３８がある。このアドレス入力ライン６３８は、行アドレスレジスタ６３９および列アドレスレジスタ６４０に接続している。この行アドレスレジスタ６３９は、７つのライン６４２を介して行デコーダ６４１に接続され、この列アドレスレジスタ６４０は、７つのライン６４４を介してからムデコーダ／データ入出力マルチプレクサ６４３に接続される。行デコーダ６４１は、１２８のライン６４６を介して１２８×１２８のメモリセルアレイ６４５に接続され、列デコーダ／データ入出力マルチプレクサ６４３は、１２８のライン６４７を介してセンス増幅器７９およびメモリセルアレイ６４５に接続される。ＲＡＳ＊信号ライン６４８は、行アドレスレジスタ６３９、行デコーダ６４１および列デコーダ／データ入力／出力マルチプレクサ６４３に接続される。一方で、ＣＡＳ＊信号ライン６４９は、列アドレスレジスタ６４０および列デコーダ／データ入力出力マルチプレクサ６４３に接続される。（本明細書中の説明において、｜｜＊｜｜は、信号の逆数を示す。）入力／出力データライン６４５は、列デコーダ／データ入力出力マルチプレクサ６４３に接続される。
【００５７】
メモリセルアレイ６４５は、１２８×１２８＝１６，３８４のメモリセルを含む。このメモリセルは、従来は１６Ｋとして指定されている。これらのセルは、図１、２および４で示されたような強誘電体ＦＥＴ、図３で示されたようなＦｅＲＡＭまたはＤＲＡＭ、図３〜４で示されたようなスタックセル、図５で示されたようなセル群、あるいは、集積回路メモリで効果的な任意の他のメモリセルであってもよい。このようなセルの詳細なメモリアーキテクチャは、２０００年８月３０日に出願された米国特許出願第０９／３８５，３０８号、および、２０００年３月１０日に出願された米国特許出願第０９／５２３，４９２号に示される。これらはまた、強誘電体スイッチングキャパシタベースのセル、誘電体キャパシタベースのセル、あるいは、本発明の材料を利用する任意の他のメモリセルであってもよい。
【００５８】
図６に示されるメモリの動作を以下に示す。ライン６３８の行アドレス信号Ａ０〜Ａ６および列アドレス信号Ａ７〜Ａ１３は、それぞれ、アドレスレジスタ６３９、６４０を介して、行デコーダ６４１および列デコーダ／データ入力／出力マルチプレクサ６４３へのＲＡＳ＊およびＣＡＳ＊とマルチプレクサされる。行デコーダ６４１は、アドレスされているワードライン６３６のうちの１つにハイ信号を設定する。列デコーダ／データ入出力マルチプレクサ６４３は、その機能が書き込み機能か、読み出し機能かのいずれかであるかに依存して、列アドレスに対応するビットライン６４７のうちの１つのライン６４５にデータ信号を設定するか、列アドレスに対応するビットライン６４７のうちの１つの信号をデータライン６４５に出力するかのいずれかである。当業者に公知であるように、ＲＡＳ＊信号がＣＡＳ＊信号よりも先行する場合は読み出し機能がトリガされ、ＣＡＳ＊信号がＲＡＳ＊信号より前に来る場合には書き込み機能がトリガされる。当業者に公知であるように、センス増幅器７９は、ライン６４７に沿って配置され、ラインの信号を増幅する。上に概要を説明した機能、および、他の公知のメモリ機能を実行するために有効な、または、必要とされる他のロジックがメモリ６３６に含まれてもよいが、本発明に直接適用可能ではない場合、図示も説明もされない。上記されたように、ＲＡＳ＊ライン６３８およびＣＡＳ＊ライン６３９、レジスタ６３９、６４０、およびデコーダ６４１、６４２は、データライン６４５のメモリに入力された情報に基づいて、メモリセル（例えば、図１の４０）を第１のメモリ状態または第２のメモリ状態に設定する情報書き込み手段６８０を含む。ここで、第１のメモリセル状態は、第１の分極状態である強誘電体材料の層５７に対応し、第２のメモリセル状態は、第２の分極状態である層５７に対応する。これらの素子に加えて、センス増幅器６７９は、メモリセル（例えば、４０）の状態を検知して状態に対応する電気信号を提供する情報読み出し手段６８２を含む。
【００５９】
上記されたメモリ４３６は、このようなあるメモリのうちの例にすぎないことが理解されるべきである。他のアーキテクチャ（例えば、データが行に接続されているラインで入力され、列に接続されたラインで出力されるアーキテクチャ、または、各セルに関連するいくつかの異なる列ラインおよび／またはいくつかの異なる行ラインが存在するアーキテクチャ）が用いられてもよい。
【００６０】
上記されたメモリセルの様々な実施形態のいくつかのおよび全ての特徴が互いに組み合わせられ得ることを本発明が検討することが理解されるべきである。つまり、示された実施形態は例示的であり、それぞれの特徴を示すように選択され、示された特定のいくｋ見合わせに制限されないことが意図される。
【００６１】
ＦＥＴの荷電格納素子用の層状超格子材料の別の重要な利点は、それらが６０〜２００の範囲の誘電率を概して有するという事実にある。ＰＺＴ等の従来の強誘電体材料は、３００をゆうに越える誘電率を有している。ＦＥＴがシリコン基板上に金属酸化物を有して製造される場合、二酸化シリコンの薄膜は、強誘電体金属とシリコン基板との間に形成される。この薄膜は、比較的低い誘電率（すなわち、約４）で強誘電体キャパシタと直列に形成される。他の場合、図１に示されるように、バッファまたは粘着性誘電体材料５２、５３は、強誘電体材料と基板との間に意図的に形成される。このバッファ材料は、通常、４より大きいが、２００よりも小さい誘電率を有する。従来技術で公知のように、電圧が直列に多くのキャパシタに印加される場合、各キャパシタの電圧効果は、その電気容量に反比例する。この電気容量は、通常、誘電率に比例する。従って、ＰＺＴ等の従来技術の材料を用いて、ＦＥＴのゲート電極５８（図１）に電圧が印加された場合、大部分の電圧降下は、寄生キャパシタンス、バッファまたは粘着性層を介して起こる。本発明の層状超格子材料は、通常ＦＥＴで用いられた従来技術の強誘電体材料の誘電率よりも小さいか、約１／３よりも小さい誘電率を有するため、層状超格子材料に印加された電圧降下は、従来の強誘電体材料ＦＥＴの電圧降下の３倍よりも大きい。同様に、層状超格子材料は、ＤＲＡＭ内で電荷格納素子の役割を果たす。なぜなら、その誘電率は、従来のＤＲＡＭ格納素子材料（例えば、二酸化シリコン等）よりも非常に大きいが、直列の寄生キャパシタンスに起因して効果がなくなる程高くはないからである。
【００６２】
（３．好ましい定式化の説明）
本発明の重要な局面は、層状超格子材料の公知の定式におけるＡサイト元素および超格子生成元素とランタノイド系元素を置換することによって形成される材料の分野である。
【００６３】
（実施例１−スメア（ｓｍｅａｒｅｄ）ビスマス化合物）
特別に効果的な置換は、ランタノイド系元素をビスマス層材料のビスマスと部分的に置換することである。本発明者らは、本明細書中でこの材料をスメアビスマス材料と呼ぶ。「部分的に置換する」ことによって、用語「ドーピング」よりも多量の材料を置換することを意味するが、ビスマスを完全に置き換えるほどではない。概して、元素の１％以下が別の元素によって交換される場合、置換は、ドーピングとして考えられる。本発明による材料では、置換は、５％以上、好ましくは１０％〜８０％である。最も好ましくは、ビスマス部位の１０％〜３０％がランタノイド系元素と交換される。
【００６４】
Ｓｍｏｌｅｎｓｋｉｉは、スメアビスマス化合物を「タイプＩ」化合物と呼んでいる。本発明による材料は、通常、化学式Ａｍ−１Ｂｉ２ＭｍＯ３ｍ＋３を有している。ここで、ＡはＡサイト元素、ＭはＢサイト元素、そしてｍは通常整数であるが、分数であってもよい。本発明による材料のクラスは、化学式Ａｍ−１（Ｂｉ１−ｘＬａｎｘ）２ＭｍＯ３ｍ＋３を有する。ここで、Ａ、Ｍおよびｍは、ＳｍｏｌｅｎｓｋｉｉタイプＩ化学式と同じである。Ｌａｎはランタノイドを表す。すなわち、ランサナム、セリウム、プラセオジミウム、ネオジミウム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムのうちの１つ以上である。
【００６５】
基本的なスメアビスマス／ランタノイド化合物は、（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ３Ｏ１２である。ここで、０＜ｘ＜１である。好ましくは、０．１＃×＃０．９であり、最も好ましくは、０．１＃×＃０．５である。この化合物は、それ自体で良好な電気的特性を有していることが発見されている。このスメアビスマス／ランタノイド化合物の例は、（Ｂｉ１−ｘＮｄｘ）４Ｔｉ３Ｏ１２、（Ｂｉ１−ｘＹｂｘ）４Ｔｉ３Ｏ１２、（Ｂｉ１−ｘＰｒｘ）４Ｔｉ３Ｏ１２、（Ｂｉ１−ｘＧｄｘ）４Ｔｉ３Ｏ１２および（Ｂｉ１−ｘＬａｘ）４Ｔｉ３Ｏ１２である。ここで、ｘは既に与えられている。（Ｂｉ１−ｘＬａｘ）４Ｔｉ３Ｏ１２は、当該分野ではＢＬＴと呼ばれている場合もある。これらの化合物の薄膜は、Ａｌｐｈａ  Ａｅｓａｒ（米国マサチューセッツ州０１８３５、Ｗａｒｄ  Ｈｉｌｌ、Ｂｏｎｄ  Ｓｔｒｅｅｔ  ３０、Ｔｅｌ：１−９７８−５２１−６３００、Ｆａｘ：１−９７８−５２１−６３５０、Ｅメール：Ｉｎｆｏ＠ａｌｆａ．ｃｏｍ、およびウェブサイト：ｗｗｗ．ａｌｆａ．ｃｏｍ）から商業的に入手可能な前駆体を用いて容易に製造することができる。イソプロポキサイド前駆体が好ましい。（Ｂｉ１−ｘＤｙｘ）４Ｔｉ３Ｏ１２、（Ｂｉ１−ｘＣｅｘ）４Ｔｉ３Ｏ１２、（Ｂｉ１−ｘＰｍｘ）４Ｔｉ３Ｏ１２、（Ｂｉ１−ｘＳｍｘ）４Ｔｉ３Ｏ１２、（Ｂｉ１−ｘＥｕｘ）４Ｔｉ３Ｏ１２、（Ｂｉ１−ｘＴｂｘ）４Ｔｉ３Ｏ１２、（Ｂｉ１−ｘＨｏｘ）４Ｔｉ３Ｏ１２、（Ｂｉ１−ｘＥｒｘ）４Ｔｉ３Ｏ１２、（Ｂｉ１−ｘＴｍｘ）４Ｔｉ３Ｏ１２、および（Ｂｉ１−ｘＬｕｘ）４Ｔｉ３Ｏ１２、が以下の表１で与えられている。
【００６６】
別のスメアビスマス／ランタノイド化合物は、（Ｂｉ１−ｘＬａｎｘ）２Ｏ３である。ここで、Ｌａｎはランタノイドを表す。すなわち、ランサナム、セリウム、プラセオジミウム、ネオジミウム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムのうちの１つ以上であり、０＜ｘ＜１である。好ましくは、０．１＃×＃０．９であり、最も好ましくは０．１＃×＃０．５である。これらの化合物は、概して、それ自体で層状超格子材料ではない。しかし、これらの化合物用の前駆体を他の金属酸化物前駆体と組み合わせることによって、以下に記載されるように、良好な電気的特性を有する層状超格子材料が製造され得る。
【００６７】
上記にリストアップされた基本的なスメアビスマス／ランタノイド化合物は、単純な金属酸化物用の前駆体と組み合わせられ得て、他のスメアビスマス／ランタノイド層状超格子材料を製造し得る。例えば、ストロンチウム酸化物ＳｒＯ、およびタンタル酸化物Ｔａ２Ｏ５用の前駆体は、スメアビスマス／ランタノイド化合物は、（Ｂｉ１−ｘＬａｎｘ）２Ｏ３用の前駆体と混合すると、層状超格子材料Ｓｒ（Ｂｉ１−ｘＬａｎｘ）２Ｔａ２Ｏ９用の前駆体を形成する。この材料の例は、Ｓｒ（Ｂｉ１−ｘＤｙｘ）２Ｔａ２Ｏ９であり、０＜ｘ＜１である。好ましくは、０．１＃×＃０．９であり、最も好ましくは、０．１＃×＃０．５である。このような材料の他の例は、Ｐｂ（Ｂｉ１−ｘＬａｎｘ）２Ｎｂ２Ｏ９、Ｃａ（Ｂｉ１−ｘＬａｎｘ）２Ｔａ２Ｏ９、Ｂａ（Ｂｉ１−ｘＬａｎｘ）２Ｔａ２Ｏ９、およびＡ（Ｂｉ１−ｘＬａｎｘ）２Ｔａ１−ｙＮｂｙＯ９であり、概して、Ａ＝Ｓｒ、Ｃａ、ＢａまたはＰｂ、１＃ｙ＃０であり、ｘおよびＬａｎは以前に与えられている。これらは、全て、ｍ＝２のＳｍｏｌｅｎｓｋｉｉタイプＩ化合物である。
【００６８】
別の例として、基本的な（Ｂｉ１−ｘＬａｎｘ）２Ｏ３前駆体は、Ｂｉ４Ｔｉ３Ｏ１２用の前駆体と混合して、化学式（Ｂｉ１−ｘＬａｎｘ）２Ｂｉ４Ｔｉ３Ｏ１５、によって材料の汎用クラスを作る。ここで、Ｌａｎは上記のランタノイドのうちの１つであり、０＜ｘ≦１である。好ましくは、０．１＃×＃０．９であり、最も好ましくは、０．１＃×＃０．５である。ｘ＝５のとき、これは、Ｂｉ５ＬａｎＴｉ３Ｏ１５に減少する。ここで、さらにＬａｎは、ランタノイドのうちのいずれかであり得る。これらは、全て、ｍ＝４のＳｍｏｌｅｎｓｋｉｉタイプＩ化合物である。
【００６９】
ＡＢＯ３金属酸化物用の前駆体は、商業的に通常ペロブスカイトと呼ばれ、基本的なスメアビスマスランタノイド化合物と混合して、良い電気的特性を有する層状超格子材料を作成する。このような材料のうちの１つのサブクラスは、ＡＢＯ３型金属酸化物前駆体の一部と（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ３Ｏ１２スメア金属酸化物前駆体とを混合することによって製造される。このような材料の基本的な化学式は、Ａ（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ４Ｏ１５である。このような化合物の特定の例は、ＳｒＴｉＯ３前駆体と（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ３Ｏ１２前駆体との組み合わせから製造されるＳｒ（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ４Ｏ１５、ＣａＴｉＯ３前駆体と（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ３Ｏ１２前駆体との組み合わせから製造されるＣａ（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ４Ｏ１５、ＰｂＴｉＯ３前駆体と（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ３Ｏ１２前駆体との組み合わせから製造されるＰｂ（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ４Ｏ１５である。同様に、Ａはバリウムであり得る。これらは全て、ｍ＝４のＳｍｏｌｅｎｓｋｉｉタイプＩ化合物である。
【００７０】
このような材料の別のサブクラスは、ＡＢＯ３型金属酸化物前駆体と（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ３Ｏ１２スメア金属酸化物前駆体の一部とを混合することによって製造される。このような金属の基本的な化学式は、Ａ２（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ５Ｏ１８である。このような化合物の特定の例は、ＳｒＴｉＯ３前駆体の二部と（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ３Ｏ１２前駆体との組み合わせから製造されるＳｒ２（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ５Ｏ１５、ＢａＴｉＯ３前駆体の二部と（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ３Ｏ１２前駆体との組み合わせから製造されるＢａ２（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ５Ｏ１８、および、ＰｂＴｉＯ３前駆体の二部と（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ３Ｏ１２前駆体との組み合わせから製造されるＢａ２（Ｂｉ１−ｘＬａｎｘ）４Ｔｉ５Ｏ１５である。同様に、Ａはカリウムであり得る。これらは、全て、ｍ＝５のＳｍｏｌｅｎｓｋｉｉタイプＩ元素である。他のＡＢＯ３型元素では、Ｆｒａｎｃｏ  ＪｏｎａおよびＧ．Ｓｈｉｒａｎｅによる、「Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｃｒｙｓｔａｌｓ」、Ｄｏｖｅｒ  Ｐｕｂｌｉｃａｔｉｏｎｓ，Ｉｎｃ．Ｎｅｗ  Ｙｏｒｋ，Ｎ．Ｙ．，Ｃｈａｐｔｅｒ  Ｖ，ｐｐ．２１６〜２６１を参照されたい。
【００７１】
（実施例２−ランタノイドＡサイト材料）
材料の別のクラスは、層状超格子化合物のＡサイトにランタノイドを有する材料のクラスである。本発明による材料の化学式は、（Ａｚ−１Ｌａｎ［２／３］ｚ）ｍ−１Ｂｉ２ＭｍＯ３ｍ＋３である。ここで、Ａは、ランタノイド以外のＡサイト元素であり、ＭはＢサイト元素であり、Ｌａｎはランタノイドである。すなわち、ランサナム、セリウム、プラセオジミウム、ネオジミウム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムのうちの１つ以上であり、０＜ｚ≦１である。ｍは通常整数であるが、分数であってもよい。好ましくは、０．１≦ｚ≦０．９であり、最も好ましくは０．１＃ｚ＃０．５である。これらの化合物のいくつかの例は、通常、Ｌａｎ２／３Ｂｉ２Ｔａ２Ｏ９、Ｌａｎ２／３Ｂｉ２Ｎｂ２Ｏ９およびＬａｎ２／３Ｂｉ２ＴａｙＮｂ１−ｙＯ９である。ここで、Ｌａｎは上記のランタノイドであり、０＃ｙ＃１である。
【００７２】
（実施例３−組み合わせ材料）
Ａサイトおよびスメアビスマスのランタノイドが組み合わされた材料も良好な電気的特性を有する。これらの材料は、概して（Ａ１−ｚＬａｎ［２／３］ｚ）ｍ−１（Ｂｉ１−ｘＬａｎｘ）２ＭｍＯ３ｍ＋３として記述され得る。ここで、０＜ｚ＃１、０＜ｘ＜１である。ｍは通常整数であるが、分数であってもよい。これらの材料のサブクラスは、Ａサイトがビスマスとランタノイドによって共有されている材料である。これらの材料は、（Ｂｉ１−ｚＬａｎｚ）２／３（Ｂｉ１−ｘＬａｎｘ）２Ｂ２Ｏ９として記述されてもよい。ここで、Ｌａｂはランタノイドであり、ＢはＢサイト元素である。
【００７３】
上記のことから、本発明の材料が他の化学式で記述されてもよいことが明らかとなる。他の化学式は、ドーパント、ｍを分数とした化学式、および他の元素を加えることであってもよい。本発明のキーの局面は、層状超格子材料にビスマスを組み合わせてランタノイドを使用することである。本発明の他の局面は、層状超格子材料にＡサイト元素としてランタノイドを使用することである。
【００７４】
（４．好ましい製造方法の記載）
概して、所望の層状超格子材料の形成および結晶化には、高い温度の酸素中で堆積金属含有膜を加熱およびアニーリングするといったいくつかの形式が必要である。本発明の実施形態の重要な特徴は、従来技術と比べて、最小温度、および高い温度での全加熱時間が最小化されるということである。明細書中に詳細に記載された実施形態では、ＲＴＰおよびアニーリング処理は、酸素含有ガス中で行われる。しかし、本発明は、全時間のうちの一部の時間を酸素含有ガス中でアニーリングした後に、不活性ガス中でアニーリングする実施形態も含む。
【００７５】
層状超格子材料を製造するための前駆体溶液のそれぞれの前駆体化合物は、金属アルコキシド、金属ポリアルコキシド、金属ベータジケトネート、金属ジピバロイルメタネート、金属シクロペンタジエニル、金属アルコキシカーボキシレート、金属カルボキシレート、金属エチルヘキサノエート、オクタノエートおよびネオデカノエートを含む群から選択されてもよい。本発明のキーとなる局面は、前駆体、特に最終前駆体として遷移金属のアルコキシドを用いることである。用いられ得るアルコールは、イソプロパノール、ｎ−プロポキシド、２−メトキシエタノール、１−ブタノール、ならびに２−ペンタノールおよび２，４−ペンタノールを含む。金属前駆体化合物は、金属２−エチルヘキサノエートを含むでもよい。この化合物は、液体ミスト化学堆積（「ＬＳＭＣＤ」）技術での使用に非常に適している。それぞれの金属有機分解（「ＭＯＤ」）前駆体化合物は、所望の化合物のそれぞれの金属（例えば、ジスプロシウム、ネオジミウム、ランサナム、ストロンチウム、ビスマス、タンタルまたはニオブ、あるいは金属のアルコキシド）をカルボン酸またはカルボン酸アルコールと相互作用させることによって、および、溶媒中で反応生成物を溶解することによって形成される。上記のアルコールは、このプロセスによっても用いられ得る。用いられ得るカルボン酸は、２−エチルヘキサノール酸、オクタノール酸、およびネオジケノール酸、好ましくは２−エチルヘキサノール酸を含む。用いられ得る溶媒は、キシレン、ｎ−オクテン、ｎ−ブチルアセテート、ｎ−ジメチルホルムアミド、２−メトキシエチルアセテート、メチルイソブチルケトン、およびメチルイソアミルケトンならびに他の溶媒を含んでもよい。金属、金属アルコキシド、酸およびアルコールは、反応して、金属アルコキシカルボキシレート、金属カルボキシレート、および／または金属アルコキシドの混合物を形成する。これらの混合物は、金属−酸素−金属結合を形成するために必要な加熱および攪拌がなされて、沸騰されて、沸点が低い任意の有機物が反応によって製造される。最初のＭＯＤ前駆体は、通常それらを用いる前に、まとめて作られるか、購入される。最後の前駆体混合物は、通常、基板に付与した直後に調合される。最後の処理工程は、混合、溶媒交換、および希釈を含む。有機金属前駆体化合物は、キシレンまたはｎ−オクタン中で溶解したときに数ヶ月間格納されてもよい。表１は、本発明による集積回路薄膜を製作する際に用いられている様々なランタノイド用の前駆体をまとめたものである。
【００７６】
（表１）
金属                化合物名（単数または複数）
ランサナム          ランサナムイソプロポキシド
ランサナムエトキシド
ランサナム２−エチルヘキサノエート
ランサナム２，４−ペンタネジオネート
ネオジミウム        ネオジミウムイソプロポキシド
ネオジミウムヘキサフルオロ−２，４−ペンタネジオネート
ネオジミウム１，１，１−トリフルオロ−２，４ペンタネジオネート
プラセオジミウム    プラセオジミウムイソプロポキシド
プラセオジミウムヘキサフルオロ−２，４−ペンタネジオネート
ジスプロシウム      ジスプロシウムイソプロポキシド
ジスプロシウムオクタノエート
イッテルビウム      イッテルビウムイソプロポキシド
イッテルビウムヘキサフルオロ−２，４−ペンタネジオネート
イッテルビウムＤＰＭ
ガドリニウム        ガドリニウムイソプロポキシド
ガドリニウム２，４−ペンタネジオネート
セリウム            セリウムイソプロポキシド
プロメチウム        プロメチウムイソプロポキシド
サマリウム          サマリウムイソプロポキシド
ユーロピウム        ユーロピウムイソプロポキシド
テルビウム          テルビウムイソプロポキシド
ホルミウム          ホルミウムイソプロポキシド
エルビウム          エルビウムイソプロポキシド
ツリウム            ツリウムイソプロポキシド
ルテチウム          ルテチウムイソプロポキシド
ビスマス            トリフェニルビスマス
トリイソプロポキシドビスマス
ビスマスジピバロイルメタネート
チタン              チタンイソプロポキシド
ジイソプロポキシジピバロイルメタネートチタン
ストロンチウム      ストロンチウムイソプロポキシド
ジピバロイルメタネートストロンチウムまたはビス（２，２，６，
６，−テトラメチル−３，５−ヘプタネオジオネート）−ストロ
ンチウムまたはストロンチウムジピバロイメタネート
ビス（ペンタメチル−シクロペンタジエニル）−ビス（テトラヒ
ドロフラン）ストロンチウム
ビス（２，２，６，６，−テトラメチル−３，５−ヘプタネオジ
オネート）−ビス（１，１０−フェナントロリン）ストロンチウ
ム
タンタル            タンタルイソプロポキシド
ペンタメトキシタンタル
ペンタエトキシタンタル
ペンタプロポキシタンタル
ニオブ              ニオブイソプロポキシド
ペンタクロロ二オブ
ジピバロイメタネートトリクロロ二オブ
ペンタエトキシ二オブ
表１では、ＤＰＭはＣ１１Ｈ１９Ｏ２であり、通常２，２，６，６−テトラメチル−３，５−ヘプタネジオンと呼ばれる。
【００７７】
本発明によると、前駆体は、従来の液体堆積技術を用いて基板に付与され得る。これらの液体堆積技術は、例えば、１９９７年７月１５日に公表されたＰａｚ  ｄｅ  Ａｒａｕｊｏらによる米国特許第５，６４８，１１４号、または１９９９年１月２１日に公開された国際公開第９９／０２７５６号の有機金属化学気相成長法（ＭＯＣＶＤ）、１９９９年１２月７日に公開されたＳｏｌａｙａｐｐａｎらによる米国特許第５，９９７，６４２号のミスト堆積法、１９９６年５月２１日に公開されたＰａｚ  ｄｅ  Ａｒａｕｊｏらによる米国特許第５，５１９，２３４号に記載されたスピンコーティング法、あるいは、２０００年５月２日にＰａｚ  ｄｅ  Ａｒａｕｊｏらにより公開された米国特許第６，０５６，９９４号に記載された任意のプロセスである。以下の実施例４では、液体前駆体は、ＭＯＣＶＤ法を用いて付与された。以下の実施例５では、液体前駆体は、スピンオンプロセスを用いて付与された。以下の実施例６では、液体堆積プロセスは、液体ミスト堆積が用いられた。
【００７８】
図７は、図３に示された強誘電体メモリを製造するための、本発明による方法の製造ステップのフローシートである。図７の好ましい方法３１０は、ＭＯＣＶＤ法を用いるが、この図は、同様に他の実施形態を含む。他の方法が用いられてもよい。方法３１０は図３を参照して説明されるが、図７の方法、および本発明による数多くの方法の改変が、集積回路技術の多くのタイプの強誘電体構造において、本発明による他の構成を有する多結晶層状超格子材料の薄膜を製造するために用いられてもよいことは明確である。
【００７９】
図７の工程３１２では、基板上にスイッチが工程３１４で形成される半導体基板が提供される。このスイッチは、通常ＭＯＳＦＥＴである。工程３１６では、従来の技術を用いて絶縁層が形成され、スイッチング素子と強誘電体素子とを分離する。従来のプロセスを用いて、絶縁層はパターニングされて、ビアを形成する。このビアは、導電性プラグで充填され、スイッチをメモリキャパシタおよび集積回路の他の素子に電気的に接続する。工程３１８では、拡散バリア層が絶縁層の上に堆積されて、パターニングされる。好ましくは、この拡散バリア層は、１０ｎｍ〜２０ｎｍの厚さを有する窒化チタンを含む。好ましくは、この拡散バリア層は、窒化チタンターゲットを用いて、従来のスパッタリング法により堆積されるが、窒素含有スパッタガスによるチタンターゲットが用いられてもよい。工程３２０では、底部電極が形成される。好ましくは、この電極は、プラチナから製造され、約２００ｎｍの厚さを有する層を形成するためにスパッタ堆積される。工程３２２では、所望の強誘電体薄膜を形成する層状超格子材料の化学前駆体が調合される。通常、前駆体溶液は、化学前駆体化合物を含む市販の溶液から調合される。このような市販の溶液は、上記のＡｌｆａ  Ａｅｓａｒ（日本、東京、Ｋｏｊｕｎｄｏ  Ｃｈｅｍｉｃａｌ）等から入手可能である。必要ならば、特定の操作または処理条件を満たすように、市販の溶液によって供給された様々な前駆体の濃度がステップ３２２で調節される。本発明の好ましい実施形態は、ランサナム、セリウム、プラセオジミウム、ネオジミウム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムおよびルテチウムのうちの１つ以上の元素の相対モル比を有する最後の前駆体溶液を利用する。
【００８０】
好ましい実施形態において、例えば、Ｐａｚ  ｄｅ  Ａｒａｕｊｏらによる米国特許第５，６４８，１１４号（１９９７年７月１５日）、または１９９９年１月２１日に公開された国際公報第９９／０２７５６号に記載されるように、前駆体の付与はＭＯＣＶＤを介する。ＭＯＣＶＤ技術が用いられた場合、プロセスは、図７における第２のカラムに直接進む。ＭＯＣＶＤプロセスの後、選択的にＲＴＰプロセスが実行され得る。ＲＴＰステップは、４００℃〜７５０℃、および、好ましくは６００℃〜７００℃の範囲で保持された温度で、１０秒〜５分の間、好ましくは、約３０秒〜２分間行われる。いくつかのＲＴＰパルスが用いられ得る。炉アニーリングステップは、選択的にＲＴＰプロセスに従うか、または、付与プロセス３２４に直接従い得る。炉アニーリングステップが実行された場合、好ましくは、６５０℃〜７５０℃の範囲の温度で３０分〜９０分間、好ましくは、約６５０℃で約６０分間行われる。
【００８１】
ＭＯＣＶＤプロセスにおいて、前駆体内のビスマスを過剰に用いることが重要である。ミストの形成、および気化、ならびに堆積プロセスにおいて、ビスマスは、前駆体内の他の材料によって形成される化合物よりも気化し易い化合物を形成する傾向がある。高揮発性化合物は、ミスチング、気化、および堆積プロセスの間に漏れ出し得る。従って、最終的な薄膜が適切な化学量論比を取得するために、前駆体に過剰なビスマスが追加されなければならない。
【００８２】
これに代わるプロセスにおいて、プロセス３２４は、ミスト堆積法またはスピンオン法等、基板上に液体コーティングを形成するプロセスであり、このプロセスは、その後、好ましくは、乾燥ステップ３２６に進み、ここから、ＲＴＰプロセス３３６か、アニーリングプロセス３３８か、またはこれらの両方に直接進む。乾燥ステップは、好ましくは、３００℃未満の温度で、実質的に純粋なＯ２ガス内か、または、少なくとも酸素含有ガス内で、ホットプレート上で１５分未満の期間の間行われる。ＲＴＰプロセスおよび炉アニーリングは、好ましくは、上述の温度および時間である。
【００８３】
第２の代替的プロセスにおいて、ステップ３２４にて、前駆体溶液の液体コーティングが基板上に付与され、この後、乾燥プロセス３２６および酸化プロセス３２８が続く。この場合、乾燥ステップ３２６において、液体前駆体のコーティングを有する基板が、好ましくは、３００℃を越えない、かつ、好ましくは、１００℃よりも高い低温でベークおよび乾燥される。好ましくは、乾燥ステップは、実質的に純粋なＯ２ガス内か、または、少なくとも酸素含有ガス内で１５分未満の期間の間行われる。例えば、用いられる実際のプロセスにおいて、スピンコーティング技術を用いた後、ホットプレートを用いて、液体前駆体薄膜が１６０℃で１分間乾燥され、固体前駆体薄膜を形成する。ステップ３２８において、本発明による液体強酸化剤が固体前駆体薄膜に付与される。好ましいスピンオン法において、水中の５％の過酸化水素溶液（Ｈ２Ｏ２）がスピンコーティングによって付与される。乾燥およびベーキングステップ３３０において、固体前駆体薄膜および強酸化剤を含む基板が、３００℃未満の低温で、好ましくは、ホットプレート上で１６０℃で１分間乾燥およびベークされ、固体金属酸化物薄膜を形成する。前駆体薄膜を強酸化剤に露出するステップは、ステップ３２８および３３０の組み合わせを包含する。ステップ３３２において、選択的ＵＶ処理が行われる。固体金属酸化物薄膜は、好ましくは、１５０ｎｍ〜３５０ｎｍの波長、好ましくは、約２６０ｎｍの波長の紫外線（「ＵＶ」）で５分間処理される。加熱ステップ３３４において、固体金属酸化物薄膜が、低温の酸素含有ガス内でベークされる。選択的ＵＶステップ３３２が行われた場合、加熱ステップ３３４は、好ましくは、１６０℃で１分間のホットプレートでのベーキング、次に、２６０℃で４分間のホットプレートでのベーキングを包含する。選択的ステップ３３２が実行された場合、好ましくは、ステップ２２４において、１６０℃のベーキングが行われない。ＲＴＰ処理は、従来のＲＴＰ装置内で行われ得る。ＲＴＰは、５００℃〜７００℃の範囲の温度で、５秒〜５分の範囲の期間の間行われる。好ましくは、ＲＴＰは、６５０℃の温度で３０秒間、毎秒１０℃〜１００℃の範囲の、好ましくは、毎秒約５０℃のランピングレートで行われる。ハロゲンランプ、赤外線、または紫外線ランプからの放射は、ＲＴＰステップの熱源を提供する。以下の例において、周囲大気圧でハロゲンを利用するＡＧ  Ａｓｓｏｃｉａｔｅｓ  Ｍｏｄｅｌ４１０  Ｈｅａｔ  Ｐｕｌｓｅｒが用いられる。ＲＴＰは、酸素含有ガス、好ましくは、実質的に純粋なＯ２ガス内で実行される。任意の残留有機体がＲＴＰプロセスの間に燃え尽き、かつ気化する。同時に、ＲＴＰの急激な温度の上昇は、核形成、すなわち、ステップ３２６〜３３４から生じた固体膜で層状超格子材料の多数の結晶粒子の生成を促す。これらの粒子は、さらなる結晶化が生じ得る核として機能する。ＲＴＰプロセスにおける酸素の存在がこれらの粒子の形成を強化する。
【００８４】
アニーリングステップ３３８は、通常、高温、好ましくは、６５０℃での固体金属酸化物薄膜の炉アニーリングを包含する。ステップ３３８における炉アニーリングは、酸素含有ガス、通常、Ｏ２内で実行される。好ましくは、酸素中でのステップ３３８のアニーリング時間は、９０分を越えない。ステップ３３６のＲＴＰ、およびステップ３３８の酸素アニーリングは、空気中で、空気の酸素含有率よりも酸素含有率が大きい酸素豊富なガス中、または、空気中の相対酸素量よりも相対酸素量が少ない「酸素欠乏（ｏｘｙｇｅｎ−ｄｅｆｉｃｉｅｎｔ」ガス中で行われ得る。好ましくは、これらは、Ｏ２ガス中で実行される。
【００８５】
ステップ３４０において、層状超格子材料薄膜を形成するプロセスが用いられたときはいつも、上部電極が形成される。好ましくは、電極は、プラチナ単層のＲＦスパッタリングによって形成されるが、ＤＣスパッタリング、イオンビームスパッタリング、真空堆積、または他の適切な従来の堆積プロセスによって形成されてもよい。電子デバイス設計するために好ましいならば、金属堆積の前に、強誘電体層状超格子材料が従来のフォトリソグラフィおよびエッチングを用いてパターニングされ得、堆積の後、第２のプロセスで上部電極がパターニングされる。後述される例において、従来のフォトリソグラフィ技術およびイオンビームミリングを用いて、上部電極および層状超格子材料がともにパターニングされる。
【００８６】
堆積されると、層状超格子材料の薄膜への上部電極の接着性は、通常、弱い。ステップ３において、この接着性は、ポストアニーリングによって改善される。ポストアニーリングは、電気炉内５００℃〜７００℃の温度で実行され得る。５００℃未満のポストアニーリングは、電極の接着性を改善せず、結果としてのキャパシタデバイスは、大いに漏れ、かつ、最悪の場合、短絡する傾向がある。好ましくは、ステップ３４２におけるポストアニーリングは６５０℃で実行される。
【００８７】
ポストアニーリング（従来の炉を用いたポストアニーリングで約３０分〜６０分間か、または、ＲＴＰポストアニーリングで５秒〜５分間、あるいは、これらの両方）は、上部電極において、および、電極と強誘電体薄膜との間の界面において内部応力を解放する。同時に、ポストアニーリングステップ３４２は、上部電極のスパッタリングの結果生じた層状超格子材料において微細構造を再構築し、その結果、材料特性が改善される。この効果は、ポストアニーリングが、後述されるステップ３４４との関連で触れられるパターニングステップの前に実行されても、後で実行されても同じである。ほとんどの電気特性に対して、ヘリウム、アルゴン、および窒素等の不活性ガスが用いられ、酸素を用いた場合とほぼ同じ結果になり、これにより、高温の酸素への集積回路の露出が少なくなる。
【００８８】
この巡回は、通常、ステップ３４４で完了する。ステップ３４４は、例えば、ＩＬＤの堆積、配線層のパターニング、ミリングおよび堆積等の複数のサブステップを有する。
【００８９】
さらなる実施形態において、従来のＭＯＣＶＤ装置およびＭＯＣＶＤ薄膜堆積技術は、本発明による薄膜を製作するように改変され得る。ある変形例において、前駆体薄膜を堆積する間に、ＣＶＤ反応チャンバに強酸化ガスが加えられ得る。好ましくは、オゾンの約２０容量パーセントが、ＣＶＤ反応チャンバ内で維持される一方で、基板は、高温で、好ましくは、約６５０℃で加熱される。別の変形例において、反応チャンバ内で強酸化ガスを用いる代わりに、上述のように、前駆体薄膜のＣＶＤ法による堆積の後、液体または気体強酸化剤を用いて、前駆体薄膜が酸化され得る。
【００９０】
さらに別の実施形態において、薄膜は、大気圧よりも高い圧力下で酸素含有ガスに曝される。堆積、乾燥、またはアニーリング中に圧力に曝され得る。好ましくは、圧力は、２〜１０気圧であり、最も好ましくは、２〜５気圧である。
【００９１】
（実施例４）
この実施例において、ビスマス、ランタニド、およびチタンを含有する前駆体溶液から（Ｂｉ１−ＸＬＡＮＸ）４Ｔｉ３Ｏ１２キャパシタを作製した。ネオジム、ガドリニウム、イッテルビウム、プラセオジム、およびランタンを含む、０．１＃×＃０．９からのランタニドの種々の濃度の種々のランタニドを用いた。すべての例において、ランタニドおよびチタン前駆体はイソプロポキシドであり、ビスマス前駆体はトリフェニルビスマスであり、溶剤はオクタンであった。堆積プロセスは、６５０℃でのＭＯＣＶＤ、次に、６７５℃でのＲＴＰ、および６５０℃の酸素中での炉アニーリングであった。この例において形成されたキャパシタは、図４のものと類似であるが、ＦＥＴ５５１、相互接続部５５４および５９２、ならびにＩＬＤ５７２を有さない。二酸化ケイ素５７２の層を形成するために一連のｐ型Ｓｉウェハの基板５６１を酸化した。約２００ｎｍの厚さを有する下部プラチナ電極５８０を酸化物層５７２上にスパッタリングで堆積した。これらを、６５０℃のＯ２中で３０分アニールし、１８０℃で３０分間低真空中で脱水した。（Ｂｉ１−ＸＬＡＮＸ）４Ｔｉ３Ｏ１２の薄膜を上述のように形成し、プラチナをスパッタリングで堆積して、約２００ｎｍの厚さを有する上部電極層５８４を作製した。キャパシタを形成するためにプラチナおよびランタニドビスマスチタネート層をミリングし、その後、アッシングを実行し、続いて、６５０℃で３０分間Ｏ２ガス中でポストアニールした。キャパシタは、約１１０ナノメータの厚さ、および８０００μｍ２未満の表面積を有した。予備結果は、最適な結果を得るために、堆積およびアニーリング温度を調整することが必要であるが、ほとんどの場合、有用なキャパシタが作製され得ることを示す。いずれの従来の層状超格子材料よりも高い４０μＣ／ｃｍ２の高さの分極率を有するキャパシタをもたらすと思われるネオジウムの場合は最良の結果であった。
【００９２】
（実施例５）
この実施例において、ミスト堆積法によってビスマスランタンチタネート（ＢＬＴ）集積回路薄膜キャパシタを製作した。上述のように、ＢＬＴの一般的化学式は、好ましくは、（Ｂｉ１−ＸＬＡＮＸ）４Ｔｉ３Ｏ１２であるが、当該技術において、他の等価の化学式を用いることもある。この実施例において、前駆体は、化学式（Ｂｉ３．２５Ｌａ．７５）４Ｔｉ３Ｏ１２を有するＢＬＴ材料が生成されるような比率でのランタンイソプロポキシド、トリフェニルビスマス、およびチタンイソプロポキシドの混合物であった。この実施例において形成されたキャパシタは、図４のものと類似であるが、ＦＥＴ５５１、相互接続部５５４および５９２、ならびにＩＬＤ５８６を有さない。二酸化ケイ素５７２の層を形成するために一連のｐ型Ｓｉウェハの基板５６１を酸化した。約２００ｎｍの厚さを有する下部プラチナ電極５８０を酸化層５７２上にスパッタリングで堆積した。これらを６５０℃のＯ２中で３０分間アニールし、１８０℃で３０分間低真空中で脱水した。上述のように、前駆体を用いて、スピンオン堆積によってＢＬＴの薄膜を形成し、次に、ホットプレート上で３００℃で５分間乾燥させ、６５７℃で３０秒間急速熱アニール（ＲＴＡ）し、６５０℃で６０分間酸素中で炉アニールした。プラチナは、約２００ｎｍの厚さを有する上部電極層５８４を作製するために、プラチナをスパッタリングで堆積する。プラチナおよびビスマスタンタル酸塩をミリングしてキャパシタを形成し、その後、アッシングを実行し、続いて、６５０℃で３０分間Ｏ２ガス中でポストアニールした。キャパシタは、約１１０ｎｍおよび７８５０μｍ２の表面積を有する。分極率２Ｐｒは、３ボルトで１２．６５μＣ／ｃｍ２であり、１０ボルトで１８．１０μＣ／ｃｍ２に上昇した。抗電圧は、３ボルトで１７５．４であり、１０ボルトで２３５．１２に上昇した。漏れ電流は、５ボルトまでは、ｃｍ２ごとに１０−６アンペア以下であった。
【００９３】
炉アニーリングが７００℃に上昇したことを除いて、同じプロセスを実行した。分極率２Ｐｒは、ここで、３ボルトで１７．６０μＣ／ｃｍ２であり、１０ボルトで２２．３２μＣ／ｃｍ２に上昇した。抗電圧が３ボルトで１７７．９５であり、１０ボルトで２１６．７９に上昇した。漏れ電流は、４ボルトまではｃｍ２ごとに１０−６アンペア以下であった。
【００９４】
（実施例６）
この実施例において、集積回路薄膜キャパシタをジスプロシウムビスマスタンタル（ＤＢＴ）液体前駆体溶液から製作した。この溶液の成分は表２に示される。
【００９５】
（表２）
【表１】
2005512323.tif 000003
化学的前駆体の溶液含有量は、化学量論式Ｄｙ２／３Ｂｉ２．２Ｔａ２Ｏ９に対応する。前駆体溶液は、キシレン中のジスプロシウムオクタノエート、キシレン中のビスマスタンタレート溶液、および２−エチルヘキサノエートの初期前駆体を含む。化学物質をフラスコ内と合わせ、加熱および攪拌する一方で、体積を約１０ｍｌから約５ｍｌに低減した。溶液は、その後、キシレンで６．０ｍｌまで希釈して、約０．１５５ｍｏｌ／ｌの最終前駆体を生成した。キャパシタは、対応する加熱ステップを用いて、前駆体コーティングおよび強力な酸化剤を用いて形成した。強誘電体薄膜は約１００ｎｍの厚さを有した。
【００９６】
この実施例において形成されたキャパシタは、図４のキャパシタと類似であったが、ＦＥＴ５５１、相互接続５５４および５９２、ならびにＩＬＤ５８６を有さない。一連のｐ型Ｓｉウェハ基板５６１を酸化して二酸化シリコン５７２の層を形成した。約２００ｎｍの厚さを有する下部プラチナ電極５８０を酸化物層５７２上にスパッタリングで堆積した。これらを６５０℃で３０分間Ｏ２中でアニールし、１８０°で３０分間低真空中で脱水した。ＤＢＴ前駆体の０．１２モルの溶液のスピンコートを１８００ｒｐｍで３０秒間ボトム電極５８０上に堆積した。これを、１６０℃で１分間Ｏ２ガス中でホットプレート上で加熱することによって乾燥させ、固体前駆体薄膜を形成した。スピンコーティングによってウェハ上の前駆体薄膜に液体の強力酸化剤を付与した。約２０ｍｌの水中５％のＨ２Ｏ２を水の中心に付与し、５００ｒｐｍで５秒間、その後、１５００ｒｐｍで３０秒間スピンした。強力酸化剤のスピンコーティングを乾燥させ、１６０℃で１分間Ｏ２ガス中で、その後、２６０℃で４分間ホットプレート上でベークした。結果としてウェハ上に生じた金属酸化物薄膜を、その後、６５０℃で３０分間Ｏ２ガス中での急速熱処理（ＲＴＰ）を用いて毎秒１００℃のランピングレートで処理した。ウェハおよびコーティングを６２５℃で９０分間「ウェット（ｗｅｔ）」Ｏ２ガス中でアニールした。９５℃の水中でＯ２ガスをバブリングすることによって、この「湿った」酸素ガスを生成し、その後、このガスをアニールする表面に流し込む。これらのステップは、約９０ｎｍの厚さを有し、かつ、ジスプロジウムビスマスタンタレートの層状超格子材料を含む強誘電体薄膜５８２を形成した。プラチナをスパッタリングで堆積して約２００ｎｍの厚さを有する上部電極層５８４を作製した。プラチナおよびジスプロシウムビスマスタンタレート層をミリングしてキャパシタを形成し、その後、アッシングを行い、次に、６５０℃で３０分間Ｏ２ガス中でポストアニールした。キャパシタは、約８０００μｍ２の表面積を有した。本発明により作製されたジスプロシウムビスマスタンタレートキャパシタの誘電特性および電気特性を、ヒステリシス曲線、分極率、漏れ電流、および抗電界を測定することによって検討した。測定された残留分極Ｐｒ（２Ｐ４値として表される）は、５ボルトで約１６μＣ／ｃｍ２であった。他のパラメータを従来技術の層状超格子材料の範囲内であった。
【００９７】
本発明の主要な特徴は、すべてのランタニドの前駆体にイソプロポキシドを用いることが可能であるという事実である。チタン等の上述のコンポーネントにおいて有用な他の元素と同様に、すべてのランタンがイソプロポキシドを形成した。これは、ビスマス以外のすべての金属がイソプロポキシドである前駆体を形成することを可能にした。これは、商業生産プロセスにおいて前駆体を貯蔵、混合、および一般的に処理することをはるかに簡単にする。
【００９８】
本発明の別の特徴は、カルボキシレートを含むスピンオン、およびミスト堆積プロセスにおける溶剤としてオクタンを用いることである。ランタニド前駆体は、すべて、オクタニド中で可溶性であり、これは、毒性を有するものとして使用されるのではないので、多くの従来の溶剤よりも、用いることがはるかに容易な溶剤である。
【００９９】
現在本発明の好ましい実施形態であると考えられることが記載された。本発明は、その主旨または不可欠な特徴から逸脱することなく、他の特定の形態で具現化され得ることが理解される。例えば、本発明は、シリコン基板に関して記載されたが、ガリウムヒ素、ゲルマニウム、シリコンゲルマニウム、および他の基板等の他の基板が用いられ得る。多くの他の強誘電体および誘電体構造が用いられ得る。多くの他の強誘電体または誘電体構造が用いられ得る。さらに、ここで、層状超格子材料で作製された強誘電体または誘電体の利点および加工性がランタニドを利用することが示され、多くの他の層状超格子材料がランタニドを利用することが考案され得る。従って、本実施形態は、例示的であり、制限的ではないと考えられるべきである。本発明の範囲は、上記の請求項の範囲によって示される。
【図面の簡単な説明】
【０１００】
【図１】図１は、本発明による好適な実施形態の、強誘電体ＦＥＴメモリセルの断面図を示す。
【図２】図２は、本発明による、ＦＥＴのゲート構造の別の１つの実施形態を示す。
【図３】図３は、本発明による、電界効果トランジスタおよびキャパシタを有するＤＲＡＭまたはＦＥＲＡＭの断面図である。
【図４】図４は、本発明による別の好適な実施形態の、ＭＦＭ−ＭＩＳ  ＦＥＴの断面図である。
【図５】図５は、メモリセルの群が直列に接続される強誘電体メモリの、別の実施形態の一部分である。
【図６】図６は、図１から図４に示すようなメモリセルまたは図５に示すようなメモリセルを使用する、本発明による集積回路メモリのブロック回路図である。
【図７】図７は、強誘電体メモリの製造のための、本発明による方法３１０の、製造工程のフローシートである。
【図１】
2005512323.tif 000004
【図２】
2005512323.tif 000005
【図３】
2005512323.tif 000006
【図４】
2005512323.tif 000007
【図５】
2005512323.tif 000008
【図６】
2005512323.tif 000009
【図７】
2005512323.tif 000010
【手続補正書】
【提出日】平成16年6月1日(2004.6.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリデバイスを製作する方法であって、該方法は、
基板（４１）を提供するステップと、該基板上にメモリセル（５００）を形成するステップとを包含し、該方法は、該基板上に該メモリセルを形成するプロセスを特徴とし、該方法は、液体前駆体を提供するステップであって、該液体前駆体は、ａ）セリウム、プラセオジミウム、ネオジミウム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、およびルテチウムからなる群より選択された元素を含む液体前駆体と、ｂ）化学式Ａｍ−１（Ｂｉ１−ＸＬａｎＸ）２ＭｍＯ３ｍ＋３（ここで、Ａは、１つ以上のＡ−ｓｉｔｅ元素であり、Ｍは、１つ以上のＢ−ｓｉｔｅ元素であり、Ｏは酸素であり、ｍは、整数または分数であり、Ｌａｎは、ランタン、セリウム、プラセオジミウム、ネオジミウム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、およびルテチウムからなる群より選択された材料の１つ以上を表し、かつ、０＜Ｘ＜１である）を有する層状超格子材料を作製するために適切な液体前駆体とからなる群から選択される、ステップと、
該基板上に層状超格子材料構造の薄膜を自発的に形成するために該液体前駆体を利用するステップと
を包含する方法であって、
該方法は、該基板上にメモリを完成させるステップをさらに包含する、方法。
【請求項２】
前記利用するステップは、前記基板上に前記前駆体を液体の形態で付与するステップを包含する、請求項１に記載の方法。
【請求項３】
前記利用するステップは、前記基板上に前記前駆体を蒸気の形態で付与するステップを包含する、請求項１に記載の方法。
【請求項４】
前記化学式は、（Ｂｉ１−ＸＬＡＮＸ）４Ｔｉ３Ｏ１２を含むことを特徴とする、請求項１〜３の１つに記載の方法。
【請求項５】
前記化学式は、（Ｂｉ１−ＸＬＡＮＸ）２Ｔａ１−ｙＮｂｙＯ９（ただし、Ａ＝Ｓｒ、Ｃａ、ＢａまたはＰｂであり、かつ、１≦ｙ≦０である）を含むことを特徴とする、請求項１〜３の１つに記載の方法。
【請求項６】
前記化学式は、（Ｂｉ１−ＸＬＡＮＸ）２Ｂｉ４Ｔｉ３Ｏ１５を含むことを特徴とする、請求項１〜３の１つに記載の方法。
【請求項７】
前記化学式は、Ａ（Ｂｉ１−ＸＬａｎＸ）４Ｔｉ４Ｏ１５（ただし、Ａ＝Ｓｒ、Ｃａ、ＢａまたはＰｂである）を含むことを特徴とする、請求項１〜３の１つに記載の方法。
【請求項８】
前記層状超格子材料は強誘電体であることを特徴とする、請求項１〜３の１つに記載のメモリデバイスを製作する方法。
【請求項９】
前記利用するステップは、前記基板に前記前駆体を付与するステップの後、前記層状超格子材料を形成するために該基板を処理するステップを包含する、請求項１〜３の１つに記載の方法。
【請求項１０】
前記付与するステップおよび前記処理するステップは、金属有機化学気相成長（ＭＯＣＶＤ）法を含むことを特徴とする、請求項９に記載の方法。
【請求項１１】
前記処理するステップは、５５０℃〜７５０℃の温度でのＲＴＰを包含することを特徴とする、請求項９に記載の方法。
【請求項１２】
前記付与するステップは、ミスト堆積法を包含することを特徴とする、請求項９に記載の方法。
【請求項１３】
前記付与するステップは、スピンオン堆積法を包含することを特徴とする、請求項９に記載の方法。
【請求項１４】
前記利用するステップは、ＭＯＣＶＤを包含する、請求項１に記載の方法。
【請求項１５】
集積回路メモリを製作する方法であって、該方法は、基板（４１、５０２、５６１）を提供するステップと、該基板上に層状超格子材料薄膜（５７、５１１、５２４、５８２）を形成するステップと、該集積回路メモリ内に該層状超格子薄膜を備えるために、該基板上に該集積回路メモリを完成させるステップとを包含する方法であって、該方法は、該層格子材料のプロセスを特徴とし、該方法は、
薄膜に該層状超格子材料構造を形成するためにＭＯＣＶＤを利用するステップであって、該層状超格子材料構造は、Ａｍ−１（Ｂｉ１−ＸＬａｎＸ）２ＭｍＯ３ｍ＋３（ここで、Ａは、１つ以上のＡ−ｓｉｔｅ元素であり、Ｍは、１つ以上のＢ−ｓｉｔｅ元素であり、Ｏは酸素であり、ｍは、整数または分数であり、Ｌａｎは、ランタン、セリウム、プラセオジミウム、ネオジミウム、プロメチウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、およびルテチウムからなる群より選択された材料の１つ以上を表し、かつ、０＜Ｘ＜１である）を有する、ステップを包含する、方法。
【請求項１６】
前記Ｂ−ｓｉｔｅ元素は、チタンである、請求項１５に記載の集積回路メモリを製作する、方法。
【請求項１７】
前記Ｂ−ｓｉｔｅ元素は、ランタンを含む、請求項１５に記載のメモリデバイスを製作する方法。
【請求項１８】
前記Ｌａｎは、ランタンを含む、請求項１５に記載のメモリデバイスを製作する方法。
【請求項１９】
前記Ｌａｎは、ネオジミウムを含む、請求項１５に記載のメモリデバイスを製作する方法。
【国際調査報告】
2005512323.tif 000011
2005512323.tif 000012
2005512323.tif 000013
2005512323.tif 000014