(57)【要約】本発明は、陰極線管の偏向回路などの負荷（６）上で電気信号（４）を制御し、負荷（６）上で電気信号（４）を切り換える第１トランジスタ（８）を備え、負荷（６）が第１トランジスタ（８）のコレクタ（１０）とエミッタ（１２）とに結合され、また第１トランジスタ（８）のベース（１６）とエミッタ（１６）とに結合されて第１トランジスタ（８）を駆動する共振回路（１４）と、共振回路（１４）に結合されて共振回路（１４）を駆動する電源（１８）と、電源（１８）と共振回路（１４）とに結合されたパルス生成回路（２０）と、メモリユニット（２６）を有する処理ユニット（２４）と、を備える制御回路（２）に関する。また、本発明は、本発明による制御回路を調整する方法に関している。
2005530412.tif 000002
【特許請求の範囲】
【請求項１】
陰極線管の偏向回路などの負荷上で電気信号を制御する制御回路であって、
そのコレクタとエミッタとに結合される前記負荷上で前記電気信号を切り換える第１トランジスタを備え、
前記第１トランジスタのバイアスと前記エミッタとに結合されて前記第１トランジスタを駆動する共振回路と、前記共振回路に結合されて前記共振回路を駆動する電源と、前記電源と前記共振回路とに結合されるパルス生成回路と、メモリユニットを有する処理ユニットと、をさらに備え、
前記メモリユニットは、前記負荷の所定の状態と、前記電源および／または前記パルス生成回路の対応する所定の最適制御調整とに関する制御情報が格納されるように構成され、前記処理ユニットは、前記メモリユニットに格納された前記制御情報に基づいて、前記負荷の実際の状態に対して、前記電源を介しおよび／または前記パルス生成回路を介して前記第１トランジスタを制御することにより、前記電気信号を最適に制御するように構成されていることを特徴とする制御回路。
【請求項２】
前記パルス生成回路が、前記共振回路を介して前記第１トランジスタを切り換えるためにパルス信号を生成するように構成されていることを特徴とする、請求項１に記載の負荷上で電気信号を制御する制御回路。
【請求項３】
前記処理ユニットが、前記電源を制御するために前記電源に結合されていることを特徴とする、請求項１または２に記載の負荷上で電気信号を制御する制御回路。
【請求項４】
前記処理ユニットが、前記パルス生成回路を制御するために前記パルス生成回路に結合されており、前記パルス生成回路が、前記パルス信号のパルス幅変調を行うように構成されていることを特徴とする、請求項１乃至３のいずれかに記載の負荷上で電気信号を制御する制御回路。
【請求項５】
前記パルス生成回路が、第２トランジスタと、前記第２トランジスタのベースとエミッタとに結合されているパルス生成器と、変圧器とを含み、前記変圧器の第１コイルが前記電源と前記第２トランジスタのコレクタとに結合され、また前記変圧器の第２コイルが前記共振回路に結合されていることを特徴とする、請求項１乃至４のいずれかに記載の負荷上で電気信号を制御する制御回路。
【請求項６】
前記共振回路がＬＣＲ回路であることを特徴とする、請求項１乃至５のいずかに記載の負荷上で電気信号を制御する制御回路。
【請求項７】
前記処理ユニットがマイクロプロセッサであり、また前記メモリユニットがデジタルＥＥＰＲＯＭであることを特徴とする、請求項１乃至６のいずれかに記載の負荷上で電気信号を制御する制御回路。
【請求項８】
請求項１乃至７のいずれかに記載の負荷上で電気信号を制御する制御回路を調整する方法であって、少なくとも、
前記第１トランジスタの前記ベースと前記エミッタとを工場測定制御装置に結合するステップと、
電源の多数の制御調整において前記電源を制御する処理ユニットを調整する工場測定制御装置に前記処理ユニットを結合するステップと、
前記負荷の所定の状態の１つである前記負荷の実際の状態において前記負荷を調整するステップと、
前記工場測定制御装置による前記負荷の実際の状態に対する前記電源の多数の以降の制御調整において、前記制御回路の前記電源を調整するステップと、
前記工場測定制御装置による前記負荷の実際の状態に対する前記電源の多数の制御調整のそれぞれに対して、前記第１トランジスタの前記ベースと前記エミッタとで電圧レスポンス特性を測定するステップと、
前記工場測定制御装置による実測電圧レスポンス特性に基づいて、前記負荷の実際の状態に対する前記電源の多数の制御調整から最適な制御調整を選択するステップと、
前記負荷の実際の状態に対する前記最適な制御調整に関する制御情報を、前記工場測定制御装置で前記制御回路の前記メモリユニットに格納するステップと、を備える方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、陰極線管の偏向回路などの負荷上で電気信号を制御する制御回路であって、前記負荷上で前記電気信号を切り換える第１トランジスタを備え、前記負荷は前記第１トランジスタのコレクタとエミッタとに結合され、前記制御回路はまた、前記第１トランジスタのベースとエミッタとに結合されて前記第１トランジスタを駆動する共振回路と、前記共振回路に結合されて前記共振回路を駆動する電源と、前記電源と前記共振回路とに結合されたパルス生成回路と、メモリユニットを有する処理ユニットと、を備える制御回路に関する。  
また、本発明は、本発明による負荷上で電気信号を制御する制御回路を調整する方法に関する。
【背景技術】
【０００２】
前記制御回路が実際に知られている。既知の制御回路において、負荷は、陰極線管（ＣＲＴ）の偏向コイルなどの誘導負荷用の偏向回路である。既知の制御回路の第１トランジスタは、ＣＲＴの偏向コイルを流れる大きな電流を切り換えるのに適したバイポーラ切換トランジスタである。これらの大きな電流は、規則的な時間間隔、つまりＣＲＴの画面上に表示される各線の端部でオフに切り換えられなければならない。電流のオフ切換は、第１トランジスタのベースにゼロまたは負電圧を供給して、第１トランジスタのベースから電流を引込ことにより行われる。後述するように、この切換は多大な注意を要し、そのために特殊な切換回路が開発されている。
【０００３】
第１トランジスタが導通している場合、電流はそのコレクタとエミッタとに流れ、電気的基本電流がそのベースに供給される。基本電流が第１トランジスタのゲイン係数を有する電流よりも大きい場合、第１トランジスタのベースに過度の荷電粒子が集まる。これは「オーバーステアリング」と呼ばれる。その結果、ベース領域から全ての電荷を除去するのに比較的長い時間が必要となるので、コレクタ電流はゼロに減少してしまう。これにより、切換中に第１トランジスタの熱放散が比較的大きなものとなる。
【０００４】
第１トランジスタの基本電流が非常に小さい場合、第１トランジスタのコレクタおよびエミッタ上での電圧低下はゼロよりも非常に大きくなる。これは「アンダーステアリング」と呼ばれる。この状態において、第１トランジスタのコレクタおよびエミッタを流れる電流が比較的小さくても、第１トランジスタにおいて過剰な熱放散が生じてしまう。
【０００５】
従って、「オーバーステアリング」および「アンダーステアリング」のいずれにおいても、第１トランジスタのエネルギー消費レベルは比較的大きなものになってしまう。その結果、第１トランジスタは短期間で熱せられ、初期の段階で損傷が生じることがある。
【０００６】
負荷上で電気信号を制御する既知の制御回路において、大きな電圧とコレクタおよびエミッタを流れる大きな電流とを有することの可能な特殊な第１トランジスタが適用される。重要な側面は、この種のトランジスタを適正な製造コストで製造できることである。このトランジスタの不利な点は、通常、その電流ゲインが低く、ゲイン係数は異なる製造サンプルによって大きく変化することである。このトランジスタ、および制御回路の他の構成要素の幅広い関連制御パラメータにより、第１トランジスタの最適駆動を実現することはできない。その結果、一連の制御回路製造の中で、最小熱放散で最適に第１トランジスタを駆動できるのは、全ての製造制御回路のうち少数でしかない。一連の生産における他の制御回路については、第１トランジスタの寿命が短いので、制御回路の信頼性は下がってしまう。
【０００７】
既知の制御回路によれば、連続フィードバックループを適用して第１トランジスタを制御するという前記不都合の解決策が提示されている。フィードバックループは、第１トランジスタが「オーバーステアリング」、「アンダーステアリング」のいずれにもならないように、第１トランジスタを制御する。フィードバックループは、第１トランジスタのベース上の実測電圧に基づいてデジタル信号を生成するアナログ／デジタルコンバータと、デジタル信号に基づいて制御信号を生成する処理ユニットと、制御信号に基づいてアナログ制御信号を生成するデジタル／アナログコンバータとを含んでいる。このように生成されたアナログ制御信号は、電源の制御に使用される。次に、電源は共振回路を制御し、また共振回路は第１トランジスタを駆動することが可能である。このように、連続動作閉制御ループ（フィードバックループ）を実現して、第１トランジスタを最適に駆動する。これは、一連の制御回路製造からの各制御回路が、制御回路の関連パラメータに広がりがあるにしても、原則的に最適に制御されることを意味している。
【０００８】
既知の制御回路の不都合は、制御回路が、電源を連続的に使用中に調整するフィードバックループを含んでいることである。その結果、負荷は、連続的に変動する電気信号を受信する。特に、負荷がＣＲＴの偏向回路である場合、これによってＣＲＴの画像が不安定になる。連続動作フィードバックループは、ＣＲＴの画面上で目に見えるものである。既知の制御回路の別の不都合は、制御回路が比較的高価であることである。この原因は、制御回路のフィードバックループにおける比較的高価なアナログ／デジタルコンバータである。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、前記不都合の少なくとも１つに対処する制御回路を提供することにある。
【課題を解決するための手段】
【００１０】
これは、メモリユニットが、負荷の所定の状態と、電源および／またはパルス生成回路の対応する所定の最適制御調整とに関する制御情報が格納されるように構成され、また処理ユニットが、メモリユニットに格納された制御情報に基づいて負荷の実際の状態に対して、電源および／またはパルス生成回路を介して第１トランジスタを制御することにより、電気信号を最適に制御するように構成されていることを特徴とする、本発明による制御回路によって達成される。これにより、一時的に提示される同期信号を使用して、負荷の実際の状態を規定することができる。
【００１１】
本発明による制御回路により、電源および／またはパルス生成回路は、負荷の実際の状態に従って、制御ユニットにより制御される。閉制御ループまたはフィードバックループは不要である。負荷の実際の状態は、例えば、ステータスパラメータの組によって定義される。負荷がＣＲＴの偏向回路である場合、ステータスパラメータの組は、所望のライン切換周波数を示すパラメータと、ＣＲＴの画像サイズを示すパラメータとを含んでいる。動作において、処理ユニットは、負荷の実際の状態を示すステータスパラメータを確立することができ、その後処理ユニットは、メモリユニットに格納された制御情報に基づき、ステータスパラメータによって定義される実際の状態に対して、電源および／またはパルス生成回路を制御することが可能となる。
【００１２】
メモリユニットには、工場における工場測定制御装置によって測定された前記制御情報をすでに格納されていてもよい。このように、制御回路は、負荷の所定の状態に対して、制御情報を処理する。制御情報は、第１トランジスタのゲイン係数および制御回路の他の構成要素の伝達特性などの制御回路の関連特性に依存する。実測制御情報により、制御回路のこれら全ての特徴を詳細に確立する必要なく、第１トランジスタを最適に制御することができる。また、本発明によれば、負荷上で電気信号を安定的かつ確実に制御する制御回路が実現される。これは、処理ユニットが、閉制御ループまたはフィードバックループを介さずに、負荷の所定の状態に関する制御情報に基づいて電源および／またはパルス生成回路を制御するためである。負荷の状態が選択されると、安定した制御が行われ、制御された電気信号における障害が最小となる。
【００１３】
特に、本発明による制御回路は、ＣＲＴの偏向回路の制御に適しており、非常に安定して画像を生成でき、また電源の制御の影響がＣＲＴの生成画像上に現れることはない。また、本発明による制御回路は、アナログ／デジタルコンバータを備える必要はないため、比較的廉価に製造できる。
【００１４】
本発明による制御回路の実施の一態様は、パルス生成回路が、共振回路を介して第１トランジスタを切り換えるためにパルス信号を生成するように構成されていることを特徴とする。パルス信号の側面または端部は、第１トランジスタの切換時点を規定する。この実施態様において、電源および共振回路はパルス信号によって制御され、第１トランジスタに送られる切換信号を生成する。従って、本実施態様において、第１トランジスタは、パルス信号の側面によって規定される時間点でパルス生成回路によって、間接的に切り換えられる。
【００１５】
本発明による制御回路の実施の一態様において、処理ユニットは電源に結合されて、電源を制御する。処理ユニットは、電源および共振回路を介して第１トランジスタを制御することが可能である。
【００１６】
本発明による制御回路の実施の一態様において、処理ユニットはパルス生成回路に結合されて、パルス生成回路を制御し、またパルス生成回路は、パルス信号のパルス幅変調を行うように構成されている。このように、処理ユニットは、パルス信号の側面による切換時点と、パル信号のパルス幅による電源の振幅との両方を、パルス生成回路を介して制御することが可能である。
【００１７】
本発明による制御回路の別の実施態様は、パルス生成回路が、第２トランジスタと、第２トランジスタのベースとエミッタとに結合されたパルス生成器と、変圧器とを含んでおり、変圧器の第１コイルが電源と第２トランジスタのコレクタとに結合され、また変圧器の第２コイルが共振回路に結合されていることを特徴とする。そのため、可能な共振回路はＬＣＲ回路である。
【００１８】
本発明による負荷上で電気信号を制御する制御回路を調整する本発明による方法は、少なくとも、
前記第１トランジスタの前記ベースと前記エミッタとを工場測定制御装置に結合するステップと、
電源の多数の制御調整において前記電源を制御する処理ユニットを調整する工場測定制御装置に前記処理ユニットを結合するステップと、
前記負荷の所定の状態の１つである前記負荷の実際の状態において前記負荷を調整するステップと、
前記工場測定制御装置による前記負荷の実際の状態に対する前記電源の多数の以降の制御調整において、前記制御回路の前記電源を調整するステップと、
前記工場測定制御装置による前記負荷の実際の状態に対する前記電源の多数の制御調整のそれぞれに対して、前記第１トランジスタの前記ベースと前記エミッタとで電圧レスポンス特性を測定するステップと、
前記工場測定制御装置による実測電圧レスポンス特性に基づいて、前記負荷の実際の状態に対する前記電源の多数の制御調整から最適な制御調整を選択するステップと、
前記負荷の実際の状態に対する前記最適な制御調整に関する制御情報を、前記工場測定制御装置で前記制御回路の前記メモリユニットに格納するステップと、を備えることを特徴とする。
【００１９】
負荷の非定型的な状態の場合、処理ユニットは、新たな状態として使用される非定型的状態に近い２つの所定の状態の補間により、電源の調整を決定することができる。  
添付図面において、本発明を実施する特定の方法を、説明のために図示する。
【発明を実施するための最良の形態】
【００２０】
図１において、陰極線管（ＣＲＴ）の偏向回路などの負荷６上で電気信号を制御する、本発明による制御回路２の一部が示されている。この場合、電気信号は、トランジスタ８のコレクタ１０とエミッタ１２とを流れる電流I４である。制御回路は、負荷６上で電流I４を切り換える第１トランジスタ８を備えている。負荷６は、第１トランジスタ８のコレクタ１０とエミッタ１２とに接続されている。制御回路２はまた、第１トランジスタ８のベース１６とエミッタ１２とに接続されて、第１トランジスタ８を駆動する共振回路１４を備えている。電源１８は、パルス生成回路２０を介して（従ってパルス生成回路２０が間接的に接続されている）共振回路１４に結合されて、共振回路１４を駆動する。図１の例において、パルス生成回路２０は、メモリユニット２６を含む処理ユニット２４にも接続されている。パルス生成回路２０は、図１に概略的に示すパルス信号２２を介して、第１トランジスタ８を切り換えることができる。この例において、パルス信号２２は、多数の連続する矩形パルスから構成される。パルス信号２２は、それぞれの交互の以降の時間間隔AおよびBに対応する交互の各上下両端を含んでいる。時間間隔Aの上端から時間間隔Bの下端への推移では、図１に矢印で示す急下降する側面が存在する。トランジスタ１２がオフに切り換えられるこれらの側面では、電流は約ゼロアンペアの値に減少する。パルス生成回路２０が第１トランジスタ８を切り換える正確な動作は、パルス生成回路２０、共振回路１４、および電源１８の複雑な協働である。この協働は本質的に既知であるので、この特許出願においては詳細に説明しない。共振回路１４はＬＣＲ回路であってもよく、例えば図３を参照されたい。
【００２１】
パルス生成回路２０はパルス信号２２を生成し、時間間隔Aの間に第１トランジスタ８は導通状態に切り換えられるので、第１トランジスタ８のコレクタ１０とベース１２に最大電流I４が流れる。そのため、3つの可能な異なる状況がある。
【００２２】
第１の状況では、第１トランジスタ８の「アンダーステアリング」がある。これは、第１トランジスタ８のベース１６への基本電流が小さすぎて、コレクタ１０およびエミッタ１２上でごくわずかな電圧を生成できないことを意味している。この場合、小さな電流I４によって、大量の放散熱が生じるので、第１トランジスタにおいて温度が急激に上昇する。従って、「アンダーステアリング」の場合、第１トランジスタ８への放散熱が比較的大量である。
【００２３】
第１トランジスタ８の第２の可能な状況においては、「オーバーステアリング」があり、これは第１トランジスタ８のベース１６へ流れ込む基本電流が、第１トランジスタのゲイン係数から流れる基本電流の値よりも大きく、最大電流I４が生成される。時間間隔Aから時間間隔Bへの推移では、ベース１６への基本電流１６はゼロに減少する。次に、第２の可能な状況において、ベース１６での電圧はゼロまたはマイナスになるので、基本電流の符号が変化して、基本電流はベース１６から流れ出る。その結果、第１トランジスタ８のベース１６への荷電粒子の数は急激に減少して、ゼロになる。ベース１６における荷電粒子の数の減少により、電流I４が減少し、また誘導負荷６の動作の結果、第１トランジスタ８のコレクタおよびエミッタ上で電圧が上昇する。コレクタ１０およびエミッタ１２を流れる対応する電流I４が上昇と下降を行っている間、第１トランジスタ８に放散される電力ピークが生成される。これは、比較的大きな熱放散が第１トランジスタ８に生じるという結果をもたらす。
【００２４】
第３の状況において、トランジスタ８は、第１トランジスタ８の「アンダーステアリング」状態と「オーバーステアリング」状態との間で駆動される。第３の状況では、トランジスタ８は最適に駆動される。これは、第１トランジスタ８の最適駆動と呼ばれ、第１トランジスタへの熱放散は最小となる。この第１トランジスタ８の最適制御は、第１トランジスタ８のベース１６の電圧が、ベース１６上で最大（負）ピーク電圧Vpを有するという状況である。
【００２５】
制御回路２の最適制御調整を含む制御情報が格納されて、第１トランジスタ８が最適制御調整を含む最適駆動で制御されるよう、制御回路２を制御することが処理ユニット２４のタスクである。
【００２６】
トランジスタ８がパルス信号２２によってパルス生成回路２０で停止されると、第１トランジスタのベース１６への基本電流は、短期間で約ゼロの値に上昇する（トランジスタ８のベース１６から流れる）負の電流となる。このように生成されたベース１６の基本電流は、共振回路１４に流れ込む。共振回路１４は、ＬＣＲ回路で構成できる。その結果、図２において（時間）ｔの関数として概略的に示す電圧レスポンス特性VBEが得られる。この電圧レスポンス特性の大きさは、第１トランジスタのベース１６における基本電流が上昇する速度と、電流I４の大きさとに依存している。これにより、第１トランジスタ８の「オーバーステアリング」および「アンダーステアリング」がなければ、達せられる電圧ピークVpは最大となる。その結果、達せられる値のピークは、第１トランジスタ８の最適制御を表している。
【００２７】
制御回路２はメモリユニット２６を有する処理ユニット２４を備えており、メモリユニット２６には制御情報が格納される。制御情報は、負荷６の所定の状態と、制御回路２の対応する所定の最適制御調節とに関している。処理ユニット２４は、制御情報に基づき、負荷６の実際の状態に対して、電源１８を最適に制御するように構成されている。このため、処理ユニット２４を接続部２８を介して電源に直接接続することができるが、処理ユニットを接続部３０を介してパルス生成回路２０に接続するのみとすることも可能である。後者の場合、処理ユニット２４は、パルス信号２２のパルス幅変調によって、間接的に電源１８を制御することができる。いずれの場合も、パルス生成回路２０は、その側面が第１トランジスタ８の切換時点を規定するパルス信号２０を生成する。この動作のために、パルス生成回路２０は、共振回路１４を介して第１トランジスタ８に接続される。
【００２８】
ちなみに、重要なことは、制御回路２が、負荷６の実際の状態に応じて、負荷上で電気信号を制御できることである。負荷６がＣＲＴの偏向コイルである場合、所定の状態はステータスパラメータの組によって規定される。このようなステータスパラメータの組は、例えば、３０〜１２０KHｚの間におけるライン切換周波数、異なる画像サイズなどを規定することができる。負荷の所定の状態はそれぞれ、異なる電気信号４と、第１トランジスタ８のベース１６における対応する異なる基本電流とを必要とする。最適値は、第１トランジスタ８が消費する電気エネルギーができるだけ少なくなるような値である。第１トランジスタ８の熱放散が最小となる最適制御調整は、ピーク電圧Vｐが最大となる点で行われる。
【００２９】
後述するように、図３を参照すると、最適制御調整は、工場測定制御装置によって工場内で既に確立可能となっている。最適制御調整は確立されて、その後処理ユニット２４のメモリユニット２６に格納される。
【００３０】
図３は、本発明による制御回路２の実施の一形態を詳細に示しており、偏向回路を含む負荷６と、工場測定制御装置３４とに接続されている。
【００３１】
制御回路２は、負荷６上で電気信号I４を切り換える第１トランジスタ８を備えている。負荷６は、第１トランジスタ８のコレクタ１０とエミッタ１２とに接続されている。制御回路２はまた、ＬＣＲ回路を含む共振回路１４を備えている。ＬＣＲ回路は、コイルなどの誘導リアクタンス３６と、抵抗３８と、第１トランジスタ８のブロック化ベース―エミッタ接合部のキャパシタンスとから構成される。
【００３２】
共振回路１４は、第２トランジスタ４２と、第２トランジスタ４２のベースとエミッタとに接続されたパルス生成器４４と、変圧器４６とを含むパルス生成回路２０に接続されている。変圧器４６の第１コイル４８は、電源１８と、第２トランジスタ４２のコレクタとに接続されている。また、変圧器４６の第２コイル５０は、共振回路１４に接続されている。さらに、パルス生成回路２０は、アースと、第１コイル４６および電源１８の両者に接続された接合部とに接続されているカップリングコンデンサ５２を含んでいる。
【００３３】
この例における電源１８は、アースと電圧制御電流源５６とに接続された供給電圧５４を生成するベースドライバ５４を含んでいる。電圧制御電流源５６は、前記接合部と、デジタル／アナログコンバータ５８とに接続されている。デジタル／アナログコンバータ５８は、処理ユニット２４および電源電圧１８とのインタフェースである。この例において、処理ユニット２４は、メモリユニット２６を含むマイクロプロセッサである。
【００３４】
負荷６は、図３に概略的に示す偏向回路を含んでいる。負荷６は、第１トランジスタ８のコレクタ１０と、負荷６の他の構成要素とに接続されたコレクタ直列ダイオード６０を含んでいる。これらの他の構成要素は、フライバックダイオード６２と、フライバックコンデンサ６４と、偏向供給電圧６８に直列に接続された供給カップリングコイル６６と、偏向コイル７２とDCブロッキングコンデンサ７４との並列接続部に直列に接続された線形性コレクタ７０と、である。図３における負荷６の偏向回路は本質的に既知であり、詳細に説明しない。ここで留意すべき重要な点は、偏向回路が、ライン偏向のための異なる切換周波数や、ＣＲＴの画面に表示される異なる画像フォーマットなどの状態パラメータによって、異なる状態となりうることである。
【００３５】
図３の例において、制御回路２は、接続部７６および７８を介して、工場測定制御装置３４に接続されている。工場測定制御３４は、ピーク電圧整流器の時定数を設定する放電レジスタ８２と、第１トランジスタ８のベース１６における接続部７６を介して測定されたピーク電圧Vpeakを整流する蓄電コンデンサ８４との並列接続部に直列に接続されたピーク整流ダイオード８０を含んでいる。ピーク整流ダイオード８０、放電レジスタ８２、および蓄電コンデンサ８４は、アナログ／デジタルコンバータ８６に接続されている。アナログ／デジタルコンバータ８６は、測定制御装置３４の測定制御処理ユニット８８に接続されている。測定制御処理ユニット８８は、接続部７８を介して、制御回路２の処理ユニット２４に接続されている。
【００３６】
以下、工場測定制御装置３４で制御回路２を調整する方法を、詳細に説明する。
【００３７】
工場では、制御回路２を、接続部７６、７８を介して、工場測定制御装置３４に接続することが可能である。そして、測定および調整サイクルが開始され、工場測定制御装置３４は、制御接続部９０を介して負荷６にも接続される。次に、負荷６はその所定の状態の１つに調整される。この所定の状態において、測定制御処理ユニット８８は接続部７８を介して処理ユニット２４を制御するので、処理ユニット２４は第１制御調整において電源１８を制御する。これにより、パルス生成回路２０は共振回路１４を駆動して第１切換トランジスタ８を駆動し、パルス信号の側面は切換時点を規定する。次に、ベース１６およびエミッタ１２上の実際の電圧が、接続部７６を介して工場測定制御装置３４によって測定される。ベース１６およびエミッタ１２上の実測電圧VBEの例を、図２に示す。関数VBEは、電圧レスポンス特性である。図２に示すように、時間間隔Aにおいては、第１トランジスタのベースおよびエミッタ上の電圧は、本質的には一定値である。次に時間間隔Aから時間間隔Bへの推移において、電圧VBEはピーク電圧Vpeakと共に下降し、電圧VBEは負になり、その後ゼロまたは負の値に上昇する。値Vpeakは、制御回路２の最適制御調整の決定、特に第１トランジスタ８の最適駆動またはステアリングにとって重要なパラメータである。工場測定制御装置３４は、負荷６の所定の状態において、電源１８の異なる制御調整に対してピーク電圧Vpを測定する。後に、所定の状態に対する最適制御調整は、Vpが最大である特定の電圧レスポンス特性VBEを選択することによって見つけ出される。この手順を、図４に概略的に示す。図４の座標の縦軸に沿って、値Vpeakが測定され、また横軸に沿って、電圧電流源５６によって生成される電流Ip９２が測定される。工場測定制御装置３４によって行われる第１の調整において、電圧制御電流源５６は電流Ipをパルス生成回路２０へ駆動する。次に、応答として、工場測定制御装置によってピーク電圧Vpeak＝Vp1が測定および保存される。次に、第２調整において、対応するピーク電圧Vp2と共に電流Ip９２が生成される。この手順は、可能な最大ピーク電圧Vp3が、最適制御調整I３に対して見つかるまで続けられる。これは、接続部７８を介して工場測定制御装置３４によって、処理ユニット２４のメモリユニット内に保存される最適制御調整である。好適には、メモリユニット２６は、情報を保存するEEPROMユニットである。
【００３８】
次に工場測定制御装置３４は、負荷６の他の所定の状態について前段で述べた手順を実行する。このように、負荷の各所定の状態に対して、最適な制御調整が探し出され、これは処理ユニット２４のメモリユニット２６に保存することができる。
【００３９】
工場測定制御装置３４が負荷６の所定の状態に対する最適制御調整を確立した後、接続部７６、７８、９０は切断され、その後、制御ユニットおよび負荷６は交換可能となる。制御回路２と負荷６の組合せは最適に動作可能であり、負荷６の各所定の状態に対して、制御回路は第１トランジスタ８を最適に駆動することができる。これは、フィードバックループを含まない制御シーケンスによって行われる。この場合の制御シーケンスは、処理ユニット２４と、デジタル／アナログコンバータ５８と、電源１８と、パルス生成回路２０と、第１トランジスタ８に接続される共振回路１４とを含んでいる。この制御シーケンスにフィードバックループは含まれていないため、第１トランジスタ８の非常に安定しており、信頼度の高い最適制御が実現される。その結果、第１トランジスタ８の熱放散は最小となるため、制御回路２と負荷６の組合せは最適に機能することができる。
【００４０】
幾つかの実施の形態に従って、本発明を説明している。しかし、本発明はこれらの実施の形態に限定されるものではない。上記実施形態の改良および変形も、本発明の範囲に含まれると考えられる。また、本発明による制御回路の幅広い応用が可能である。例えば、本発明による制御回路を、スイッチモード電源、ランプ駆動回路、およびモータ制御回路において使用することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明による制御回路の一部を概略的に示す。
【図２】第１トランジスタがオフに切り換えられたときの、第１トランジスタのベースおよびエミッタ上の可能な電圧レスポンス特性を示す。
【図３】工場測定制御装置に接続された本発明による制御回路を概略的に示す。
【図４】負荷の所定の状態に対して最適な調整を選択するために、工場測定制御装置が本発明による制御回路をどのように調整できるかを概略的に示す。
【図１】
2005530412.tif 000003
【図２】
2005530412.tif 000004
【図４】
2005530412.tif 000005
【図３】
2005530412.tif 000006
【国際調査報告】
2005530412.tif 000007
2005530412.tif 000008