(57)【要約】  差動インバータ（３０）は、第１入力信号（ＤＩＮ１）および第２入力信号（ＤＩＮ２）を受信する差動入力を有しており、上記インバータ（３０）は、第１制御信号（ＤＣ１）および第２制御信号（ＤＣ２）を受信する差動制御入力を更に具備している。上記差動インバータは、第１出力信号（ＯＵＴ１）および第２出力信号（ＯＵＴ２）を送信する差動出力を更に具備している。上記差動インバータは、バイアス制御信号（ＣＩＮ）に応答して入力信号の第２ベクトルを生成する制御されたバイアス生成器（１０）を更に具備している。上記制御バイアス信号（ＣＩＮ）は、差動インバータ（３０）の差動出力に結合された分圧器（ＲＯＳ１、ＲＯＳ２）の出力で生成され、上記バイアス制御信号（ＣＩＮ）は上記差動出力のＤＣ電圧を示す。
2005515680.tif 000002
【特許請求の範囲】
【請求項１】
第１入力信号と第２入力信号とを有する第１信号対を受信する差動入力と、
第１制御信号と第２制御信号とを有する第２信号対を受信する差動制御入力と、
第１出力信号と第２出力信号とを有する差動信号の第３ベクトルを送信する差動出力と、
を含む差動インバータを具備する改良差動インバータであって、
前記差動出力に結合された分圧器の出力で生成されるバイアス制御信号に応答して入力信号の第２ベクトルを生成する被制御バイアス生成器を更に具備し、前記バイアス制御信号が前記差動出力のＤＣ電圧を示すことを特徴とする改良差動インバータ。
【請求項２】
前記バイアス制御信号は、第１抵抗手段にほぼ等しい第２抵抗手段への前記第１抵抗手段の結合点において生成され、前記第１抵抗手段の端部および前記第２抵抗手段の端部が前記差動出力に結合されている、請求項１に記載の改良差動インバータ。
【請求項３】
前記差動インバータは、ドレイン−ドレイン間接続を介してｐタイプＭＯＳトランジスタに結合されているｎタイプＭＯＳトランジスタと、第３抵抗手段を介して前記第２制御信号を受信する第１制御端子を有するｎタイプトランジスタと、第４抵抗手段を介して前記第１制御信号を受信する第２制御端子を有するｐタイプトランジスタとをそれぞれ含む第１トランジスタ対および第２トランジスタ対を具備している、請求項１に記載の改良差動インバータ。
【請求項４】
前記制御バイアス生成器は、第２ＣＭＯＳインバータおよび第３ＣＭＯＳインバータに結合された第１ＣＭＯＳインバータを具備し、前記第１ＣＭＯＳインバータは、バイアス制御信号を受信して、前記第２ＣＭＯＳインバータおよび前記第３ＣＭＯＳインバータに入力される可変制御信号を生成し、前記第２ＣＭＯＳインバータおよび前記第３ＣＭＯＳインバータは、前記可変制御信号に応答して入力信号の前記第２ベクトルを生成する、請求項１、２または３に記載の改良差動インバータ。
【請求項５】
前記被制御バイアス生成器に含まれる何れかのＣＭＯＳインバータは、ｐタイプＭＯＳトランジスタとｎタイプＭＯＳトランジスタとの対を具備し、前記トランジスタは、互いに結合されて異なる幾何学的性質Ａ１’およびＡ２’をそれぞれ有する、請求項４に記載の改良差動インバータ。
【請求項６】
請求項１乃至５の何れかに記載の改良差動インバータを具備する差動発振器であって、前記改良差動インバータの前記差動出力の端子間に結合されたＬＣタンク回路を有し、且つ、前記差動出力の端子は前記差動入力に交差結合されている、差動発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の前文に記載されている改良差動インバータに関する。
【背景技術】
【０００２】
インバータは、アナログおよびデジタルの両回路に組み込まれている非常に有用な電子機器である。ＣＭＯＳ技術において、インバータアーキテクチャは、図７に示すように非常に単純である。図７のインバータはトランジスタ対を備え、このトランジスタ対は、ｎタイプＭＯＳトランジスタ（Ｔ２）に結合されたｐタイプＭＯＳトランジスタ（Ｔ１）を含む。これらのトランジスタはドレイン対ドレイン結合されており、その制御端子Ｇ１およびＧ２は互いに接続されている。デジタル用途においては、２進入力信号（Ｖｉｎ）がトランジスタ制御端子（Ｇ１、Ｇ２）に送られる。インバータの出力では、可能な２進値、すなわち論理的１または論理的０の何れかを有する出力信号（ＯＵＴ）が得られ、前記出力信号（ＯＵＴ）は入力信号に対してほぼ１８０度位相シフトされる。リニア用途においては、フィードバック抵抗（Ｒ）が、トランジスタドレインとトランジスタグリッドの間に接続される。このようにして、トランジスタ対の安定した動作点が得られる。この用途では、重要なパラメータは、トランジスタ対の相互コンダクタンスｇｍである。数学的には、相互コンダクタンスは関係式（１）のように表される。
ｇｍ＝β（ＶＧＳ−ＶＴＨ）      （１）
【０００３】
関係式（１）において、βはトランジスタの幾何学的性質、すなわちその幅（Ｗ）とその長さ（Ｌ）に応じたパラメータである。ＶＧＳは、トランジスタのグリッドとソースの間の電圧である。ＶＴＨは、しきい電圧、すなわちトランジスタがオンになってドレイン電流を伝導するのに必要な電圧である。ＶＴＨはまた、技術によっても異なる。関係式（１）より、相互コンダクタンスｇｍはパラメータβ、ＶＧＳの何れかまたはこれらの組合せを制御することにより制御される。トランジスタ対の供給電圧が例えば０．５Ｖと比較的低い場合、バッファリングおよび発振生成などの用途においてできるだけ大きなｇｍを得ることが必要である。
【０００４】
米国特許出願公開第４，３８７，３４９号において、発振を生成するために水晶発振器で使用されるインバータが考察されている。この特許で開示されている水晶発振器は、ｎタイプトランジスタに接続されるｐタイプトランジスタを備えるＣＭＯＳトランジスタ対を使用することによって実現される。これらのトランジスタのグリッドは、コンデンサを介して結合される。各グリッドは更に、クラスＢのトランジスタ対にバイアスをかける基準電圧生成器に結合される。発振器において、これはバイアスに適した解決法であるが、リニア用途を考慮すると、最大線形性を得るためにはクラスＡでバッファをバイアスしなければならない。従って、リニア用途および発振生成の両方に合った適切なインバータは、用途のタイプ、すなわちリニアまたは発振生成によって異なる基準電圧を有する機器において実現される。この解決法では、回路の複雑性とコストが増大してしまう。また、２つのトランジスタ対を使用する差動用途においては、両トランジスタ対は、例えばｇｍおよびＤＣ動作点などのほぼ等しい特性を有している。これは固定バイアスで得ることは技術的に不可能であり、差動段が適切に動作しなくなってしまう。このような理由から、リニア用途および発振生成の双方に対して差動用途で使用するトランジスタ対をバイアスすることが好ましい。
【発明の開示】
【０００５】
したがって、本発明の目的は、差動用途に適した改良ＣＭＯＳインバータを提供することにある。
【０００６】
本発明によれば、これは、請求項１の前文に記載の機器であって、差動インバータの差動出力に結合された分圧器の出力で生成されるバイアス制御信号に応答して入力信号の第２ベクトルを生成する被制御バイアス生成器をさらに具備し、上記バイアス制御信号が上記差動出力のＤＣ電圧を示すことを特徴とする機器において達成される。
【０００７】
差動インバータは、ほぼ逆位相、すなわち互いに１８０度位相シフトされた第１出力信号および第２出力信号を生成する２つの出力端子を有している。互いに接続された２つの抵抗手段、例えば最も単純な構成では、単純な抵抗器が出力端子間で互いに直列に接続されている。第１および第２出力信号は逆位相なので、２つの抵抗手段の接続点で測定されるＡＣ電圧はほぼゼロボルトになる。同時に、同じ点で測定されるＤＣ電圧は、インバータの出力のＤＣ電圧のほぼ平均となる。２つの出力間のＤＣ電圧差が検知され、バイアス制御信号が生成される。バイアス制御信号は被制御バイアス生成器に入力され、この被制御バイアス生成器は第１制御信号および第２制御信号を有する入力信号の第２対を生成する。第１制御信号および第２制御信号は、第１出力信号と第２出力信号とのＤＣ差ができるだけ小さく、理想的にはゼロになるように差動インバータを制御するＤＣ電圧信号である。
【０００８】
本発明の実施の一形態において、差動インバータは第１トランジスタ対と第２トランジスタ対とを備え、各トランジスタ対は、ドレイン−ドレイン間接続を介してｐタイプＭＯＳトランジスタに結合されたｎタイプＭＯＳトランジスタを含み、ｎタイプトランジスタは、第３抵抗手段を介して入力信号の第２ベクトルの成分を受ける第１制御端子を有しており、また、ｐタイプトランジスタは、第４抵抗手段を介して入力信号の第２ベクトルの成分を受ける第２制御端子を有している。
【０００９】
本発明の別の実施の形態において、被制御バイアス生成器は、第２ＣＭＯＳインバータと第３ＣＭＯＳインバータとに結合された第１ＣＭＯＳインバータを備え、この第１ＣＭＯＳインバータはバイアス制御信号を受けて、第２ＣＭＯＳインバータおよび第３ＣＭＯＳインバータに入力されるバイアス制御信号に比例する可変制御信号を生成し、また第２ＣＭＯＳインバータおよび第３ＣＭＯＳインバータは、上記可変制御信号に応答して入力信号の第２ベクトルを生成する。バイアス制御信号が供給電圧のほぼ半分である場合、第１制御信号は供給電圧の半分よりも高い電圧であり、また第２制御信号は供給電圧の半分よりも低い。第３および第２制御信号は、関係式（１）の結果としてのトランジスタ対のｇｍパラメータをさらに決定する差動インバータにおけるトランジスタ対のＶＧＳ電圧を決定する。
【００１０】
本発明の実施の一形態において、被制御バイアス生成器に含まれるＣＭＯＳインバータの何れかはｎタイプＭＯＳトランジスタに結合されるｐタイプＭＯＳトランジスタの対を含み、上記トランジスタは異なる幾何学的性質を有している。ＭＯＳトランジスタ対が整合トランジスタで実現される場合、出力ＤＣ電圧は理想的には供給電圧の半分である。ＭＯＳトランジスタのドレイン電流は、第１近似において、式（２）のようにトランジスタの幾何学的性質によって異なる。
【数１】
2005515680.tif 000003
【００１１】
式（２）において、ＩＤはドレイン電流、ｋは使用する技術によって異なり、Ｗはトランジスタの幅、Ｌはトランジスタの長さ、他の符号は式（１）の通りである。ＭＯＳトランジスタの幾何学的性質をより良く定義する幾何学的パラメータは、その面積、すなわちＡ＝Ｗ＊Ｌである。特定の技術において、面積パラメータの１つは全てのトランジスタに対して一定、例えばＬに維持され、また他は例えばＷに修正される。この手順を使用すると、関係式（２）に示すように異なる電気特性を有するトランジスタが得られる。
【００１２】
本発明の他の実施の形態において、改良差動インバータを備える差動発振器が提示され、上記差動発振器は改良差動インバータの差動出力端子間に結合されたＬＣタンク回路を有しており、また、この差動出力端子は差動入力に交差結合されている。
【００１３】
発振用途において、特に比較的低い電圧、例えば０．５Ｖバッテリ動作回路を考慮する場合、電源をできるだけ効率良く使用することが望ましい。これは、これらの用途において従来の発振器回路を使用することができないからである。技術的不完全さがあるため、トランジスタ対のＤＣ出力は供給電圧の半分ではなく、トランジスタ対は高ｇｍを提供せず、また発振器もその発振を開始しないか、または発振が対称でない。本発明の発振器は、トランジスタ対のＤＣ動作点の変化に連続して適合されるバイアスを有している。
【００１４】
本発明の上記および他の利点は、添付の図面を参照して本発明の実施の形態のいくつかに関する以下の説明より明らかとなるであろう。
【発明を実施するための最良の形態】
【００１５】
図１は、本発明による改良差動インバータのブロック図である。この改良差動インバータ１００は、第１入力信号ＤＩＮ１および第２入力信号ＤＩＮ２を含む信号の第１ベクトルを受ける差動入力を有する差動インバータ３０を具備している。改良差動インバータ１００は更に、入力信号の第２ベクトルを受ける差動制御入力を具備しており、このベクトルは第１制御信号ＤＣ１および第２制御信号ＤＣ２を含んでいる。改良差動インバータは、差動信号の第３ベクトルを送信する差動出力を有しており、このベクトルは第１出力信号ＯＵＴ１および第２出力信号ＯＵＴ２を含んでいる。
【００１６】
改良差動インバータ１００は更に、第１制御信号ＤＣ１および第２制御信号ＤＣ２を含んでいる入力信号の第２ベクトルを生成する被制御バイアス生成器１０を具備している。上記信号の第２ベクトルは、バイアス制御信号Ｃｉｎに応答して生成される。バイアス制御信号は、第１抵抗手段Ｒｏｓ１にほぼ等しい第２抵抗手段Ｒｏｓ２に対する第１抵抗手段Ｒｏｓ１の結合点Ｐで得られる。第１抵抗手段Ｒｏｓ１の端部と第２抵抗手段Ｒｏｓ２の端部は、差動出力に結合されている。信号ＯＵＴ１のＤＣ電圧をＶ１、また信号ＯＵＴ２のＤＣ電圧をＶ２とすれば、点Ｐで測定されるＤＣ電圧は（Ｖ１＋Ｖ２）／２である。ちなみに、Ｖ１のＡＣ成分はＶ２のＡＣ成分とほぼ逆位相なので、点Ｐで測定される電圧はほぼゼロである。理想的にはＶ１は電圧Ｖ２に等しく、またＶ２はトランジスタ対の供給電圧の半分に等しい。この場合、ポイントＰで測定されるＤＣ電圧は、供給電圧の半分である。実際の回路において、Ｖ１とＶ２に差があるため、点Ｐで測定されるＤＣ電圧は供給電圧の半分よりも上または下である。これにより、差動インバータ１０の相互コンダクタンスができるだけ高くなるように差動インバータのバイアスを制御する入力信号の第２ベクトルを提供する被制御バイアス生成器１０が決定される。
【００１７】
図２は、本発明による差動インバータに含まれるトランジスタ対の詳細図を示す。差動インバータ１０は、第１トランジスタ対と第２トランジスタ対とを備える。各トランジスタ対は、ドレイン−ドレイン間接続を介してｐタイプＭＯＳトランジスタＴ１に結合されたｎタイプＭＯＳトランジスタＴ２を含む。ｎタイプトランジスタＴ２は、第３抵抗手段Ｒ１を介して第２制御信号ＤＣ２を受信する第１制御端子Ｇ２を有している。ｐタイプトランジスタＴ１は、第４抵抗手段Ｒ１を介して入力信号の第２ベクトルの第１制御信号ＤＣ１を受信する第２制御端子Ｇ１を有している。第３抵抗手段Ｒ１および第４抵抗手段Ｒ１は、トランジスタのゲートを第１制御信号ＤＣ１と第２制御信号ＤＣ２にそれぞれ結合する。第１制御信号は供給電圧Ｖｄｄの半分よりも低く、また第２制御信号ＤＣ２は供給電圧Ｖｄｄの半分よりも高い。コンデンサＣ１はＡＣ電流成分をＤＣ電流成分から結合解除するのに使用され、トランジスタの寄生入力静電容量よりも非常に低いインピーダンス値を有していなければならない。
【００１８】
図３は、本発明による被制御バイアス生成器１０の実施の一形態を示す。この被制御バイアス生成器１０は、第２ＣＭＯＳインバータ１２と第３ＣＭＯＳインバータ１３とに結合された第１ＣＭＯＳインバータ１１を備える。第１ＣＭＯＳインバータ１１はバイアス制御信号Ｃｉｎを受信し、第２ＣＭＯＳインバータ１２と第３ＣＭＯＳインバータ１３とに入力される可変制御信号ＶＲを生成する。第２ＣＭＯＳインバータ１２および第３ＣＭＯＳインバータは、可変制御信号ＶＲに応答して入力信号ＤＣ１、ＤＣ２の第２ベクトルを生成する。
【００１９】
図４は、本発明による被制御バイアス生成器１０に含まれるインバータの実施の一形態を示す。この被制御バイアス生成器に含まれる何れのインバータも、ドレイン−ドレイン間接続されたＣＭＯＳトランジスタＴ１’とＴ２’の対を含む。その制御端子、すなわちゲート端子も互いに接続されている。トランジスタは、異なる幾何学的性質、すなわち異なる面積Ａ１およびＡ２をそれぞれ有していることを特徴とする。通常、２つのトランジスタの長さＬは互いに等しく、その幅Ｗは異なる。このように、ＤＣ動作点、例えばそのドレイン電流は、関係式（２）の結果としてトランジスタの幾何学的性質によって異なる。この場合、ドレイン電流が互いに等しい、すなわちトランジスタの面積が等しい場合、そのドレイン端子で測定されるＤＣ電圧は供給電圧の半分であり、それ以外ではＤＣ電圧はトランジスタの面積の比によって異なる。
【００２０】
図５は、本発明による改良差動インバータ１００を使用した発振器４００のブロック図である。差動発振器４００は改良差動インバータ１００を具備しており、この差動発振器４００は改良差動インバータ１００の異なる出力端子間に結合されたＬＣタンク回路４０１を有しており、差動出力端子は差動入力に交差結合される。この回路で、周期的な波形が生成される。ＬＣタンク回路４０１は、発振器４００の発振周波数を決定する。比較的低い電圧供給用途、例えば０．５Ｖでは、電源をできる限り効率良く使用するために、発振器がその出力でできるだけ多くのエネルギーを提供することが非常に重要である。正弦波発振を考慮する場合に何れかの発振器出力でのＤＣ電圧が供給電圧の半分になると、効率はほぼ最大となる。正弦波発振は、特にトランシーバのミキサなどの用途において必要である。物理的条件がそれほど厳しくない、例えば水晶系発振器などの用途において、米国特許出願公開第４，０９５，１９５のように、差動インバータの差動制御入力端子を、例えば基準端子および電源端子などの固定電圧端子に接続することができる。この解決法は、トランジスタ対に含まれるトランジスタがもしも技術的に実質的に相互に同一でないと発振が開始できないので、比較的低い供給電圧で動作するＬＣ発振器には適していない。本用途においては、トランジスタが技術的にほぼ同一でなくても、被制御バイアス生成器は、制御Ｃｉｎ信号に応答してトランジスタに適切なＤＣバイアス信号を供給し、発振が簡単に開始される。
【００２１】
図６は、本発明による発振器４００の詳細図を示す。図６において、既に説明した基礎的要素は点線で示されている。差動インバータ３０は、トランジスタＭ１およびＭ２の第１対と、トランジスタＭ１’およびＭ２’の第２対とで実現される。第３抵抗手段Ｒ１は、トランジスタのゲートを第１制御信号ＤＣ１と第２制御信号ＤＣ２の何れかに結合する。第１制御信号は供給電圧Ｖｄｄの半分よりも低く、また第２制御信号ＤＣ２は供給電圧Ｖｄｄの半分よりも高い。コンデンサＣ１はＤＣ電流成分からＡＣ電流成分を結合解除するのに使用され、トランジスタの寄生入力静電容量よりもかなり低い値を有していなければならない。インバータ１１、１２および１３は、それぞれトランジスタ対（Ｔ１’、Ｔ２’）、（Ｔ１’’、Ｔ２’’）および（Ｔ１’’’、Ｔ２’’’）で実現される。インバータに含まれるトランジスタ対のそれぞれは、異なる面積を有するトランジスタから構成される。
【００２２】
本発明の保護の範囲はここに記載した実施形態に限定されるものでないことに注意されたい。本発明の保護の範囲はまた、請求項における参照番号によっても限定されるものではない。「具備する」という語は、請求項に記載されたもの以外の部分を排除するものではない。要素の前に記載される「１つの」という語は、複数のこれらの要素を排除するものではない。本発明の一部を構成する手段は、専用のハードウェアの形、およびプログラム化された専用プロセッサの形で実施することができる。本発明は、それぞれの新しい特徴または特徴の組合せの中に存在する。「グリッド」および「ゲート」という用語は、ＭＯＳトランジスタの制御入力を意味する。
【図面の簡単な説明】
【００２３】
【図１】図１は本発明による改良差動インバータのブロック図を示す。
【図２】図２は本発明による差動インバータに含まれるトランジスタ対の詳細図を示す。
【図３】図３は本発明による被制御バイアス生成器の実施例を示す。
【図４】図４は本発明による被制御バイアス生成器に含まれるインバータの実施例を示す。
【図５】図５は本発明による改良差動インバータを使用する発振器のブロック図を示す。
【図６】図６は本発明による発振器の詳細図を示す。
【図７】図７は従来技術で知られるＣＭＯＳインバータを示す。
【図１】
2005515680.tif 000004
【図２】
2005515680.tif 000005
【図３】
2005515680.tif 000006
【図４】
2005515680.tif 000007
【図５】
2005515680.tif 000008
【図６】
2005515680.tif 000009
【図７】
2005515680.tif 000010
【国際調査報告】
2005515680.tif 000011
2005515680.tif 000012