(57)【要約】  本発明は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）に書き込むための新たな書き込み線ゼグメンテーション構造を提示する。選択されたセグメントのメモリセルのみが、書き込み線電流によって硬軸領域が高くなる。選択されなかったセグメントのメモリセルは、この硬軸領域を受けない。これにより、特に感度の高いメモリセルにおける望ましくない状態変化を防止する。
2005512269.tif 000002
【特許請求の範囲】
【請求項１】
セグメント化された書き込み線構造を備えた磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）記憶装置であって、
セグメント中に配置された複数のＭＲＡＭメモリセルと、
アドレスビットを使用して復号され、１本の部分ワード線を選択する第１主ワード線と、
アドレスビットを使用して復号され、１本の部分ワード線を選択する第２主ワード線と、
上記１本の部分ワード線に接続された戻り線と、を備えており、
上記１本の部分ワード線が、ＭＲＡＭメモリセルの１つのセグメントに接続されており、
ＭＲＡＭメモリセルの整列に用いるための、所望の大きさの硬軸電流を供給するために、上記第１・第２主ワード線が、用いられており、
上記戻り線が、磁気双極子を整列するために用いられる硬軸電流を低減するために用いられる、磁気抵抗ランダムアクセスメモリ記憶装置。
【請求項２】
上記第１・第２主ワード線が、それぞれ、上記硬軸電流の１／２に等しい電流を流す、請求項１に記載のＭＲＡＭ記憶装置。
【請求項３】
上記第１・第２主ワード線が、それぞれ、第１・第２端部を備え、上記第１・第２主ワード線の各端部に、上記硬軸電流の１／４に等しい電流が供給されている、請求項２に記載のＭＲＡＭ記憶装置。
【請求項４】
各主ワード線の中において、各主ワード線の各端部に供給された電流を累積したものが、硬軸電流の１／２に等しい、請求項３に記載のＭＲＡＭ記憶装置。
【請求項５】
上記主ワード線が複数の部分ワード線に選択的に連結され、
１組のアドレスビットが、１本の部分ワード線の選択物を復号するために用いられる、請求項１に記載のＭＲＡＭ記憶装置。
【請求項６】
上記硬軸電流が、１本の部分ワード線にのみ供給される、請求項５に記載のＭＲＡＭ記憶装置。
【請求項７】
上記複数の部分ワード線のそれぞれが、２つの主ワード線に連結されている、請求項５に記載のＭＲＡＭ記憶装置。
【請求項８】
上記戻り線が電気的グラウンドに連結されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項９】
上記戻り線が可変電圧降下器に連結されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１０】
上記戻り線が金属層に形成されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１１】
上記戻り線と上記部分ワード線とが、異なる金属層に形成されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１２】
上記全体ワード線と上記戻り線とが、異なる金属層に形成されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１３】
上記全体ワード線と上記部分ワード線とが、異なる金属層に形成されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１４】
各ＭＲＡＭメモリセルが、ビット線に連結されており、上記ビット線には軟軸電流が流れており、上記軟軸電流と硬軸電流とを累積したものが、ＭＲＡＭメモリセルの磁気双極子を整列するために必要な電流以上である、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１５】
選択されなかった磁気スタックの意図しない再整列が生じる可能性を低減するために、軟軸電流が硬軸電流よりも弱い、請求項１４に記載のＭＲＡＭ記憶装置。
【請求項１６】
上記硬軸電流が、ＭＲＡＭメモリセルの配列の意図しない変化をさせない、最も強い電流である、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１７】
上記軟軸電流が、それ自身でＭＲＡＭメモリセルの磁気双極子を整列するのに不十分である、請求項１４に記載のＭＲＡＭ記憶装置。
【請求項１８】
上記硬軸電流が、それ自身でＭＲＡＭメモリセルの磁気双極子を整列するのに不十分である、請求項１４に記載のＭＲＡＭ記憶装置。
【請求項１９】
上記硬軸電流が、選択されなかったどのＭＲＡＭメモリセルにも流れない、請求項１４に記載のＭＲＡＭ記憶装置。
【請求項２０】
第１磁気層と、
第２磁気層と、
上記第１磁気層と第２磁気層との間に水平に配置された誘電層とを備えた、請求項１に記載のＭＲＡＭ記憶装置。
【請求項２１】
さらに、
１つの磁気層に連結された部分ワード線と、
もうひとつの磁気層に連結されたビット線とを備え、
上記部分ワード線とビット線とが、垂直に配置されている、請求項２０に記載のＭＲＡＭ記憶装置。
【請求項２２】
交差点構造にて設計されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項２３】
トランジスタアレイ構造にて設計されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項２４】
請求項１に記載のＭＲＡＭ記憶装置を含んだ回路。
【請求項２５】
請求項１に記載のＭＲＡＭ記憶装置を含んだ電子装置。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔発明の分野〕
本発明は、一般的には、半導体メモリ素子に関するものであり、特に、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）記憶セル用の書き込み線に関するものである。
【０００２】
〔発明の背景〕
半導体装置は、コンピュータ、携帯電話、ラジオ、および、テレビ等のような、多種多様な電気・電子アプリケーション中の集積回路に用いられる。１つの特有の半導体装置の型として、ランダムアクセスメモリ（ＲＡＭ）やフラッシュメモリといった半導体記憶装置がある。これらの半導体記憶装置では、情報の格納に電荷を用いる。
【０００３】
近年の半導体メモリ素子の発展には、従来の半導体技術と磁気学との組み合わせであるスピンエレクトロニクスが必要である。２値「１」または「０」の存在を示すために電荷を用いるのではなく、電子のスピンを使用する。このようなスピン電子装置の１例が、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）記憶装置である。この装置には、異なる金属層中に、互いに垂直に配置された導電線が含まれている。これらの導電線が交差する箇所は、交差点と呼ばれている。垂直な導電線の間には、磁気スタックが存在している。この磁気スタックは、交差点に位置しており、導電線と導電線との間に挟まれている。
【０００４】
導電線の周りでは、導電線の１つを流れる電流によって磁界が生じる。生じた磁界によって、磁気スタック中の磁気双極子の配列（alignment）（または向き）が整列(align)（または方向付け）される。右手の法則は、特定の方向に流れる電流によって生じた磁界の向きを把握する手法である。この右手の法則は、本発明の技術分野の当業者によって十分に理解されている。
【０００５】
もう１本の導電線を流れる別の電流が、もう１つの電界を発生させ、磁気スタック中で電界の極性が再整列される。「０」または「１」で表される２値の情報は、磁気双極子の異なる配列として、磁気スタック中に格納される。導電線の１つを流れる十分に強い電流は、導電線に連結された磁気スタックの内容を破壊するのに十分に強い。しかし、特定の磁気スタックを選択的にプログラムするためには、両方の導電線を流れる電流が必要である。
【０００６】
磁気スタック中の磁気双極子の配列に応じて、磁気スタックの電気抵抗が変わる。例えば、２値「０」が磁気スタックに格納されていれば、この磁気スタックの抵抗は、２値「１」が磁気スタックに格納されている場合のこの磁気スタックの抵抗とは異なっているだろう。格納された論理値を検出・決定するのが、磁気スタックの抵抗である。
【０００７】
しかし、製造時のばらつきがあるので、様々な磁気スタックに対して磁気双極子を再整列するために、強さの異なる磁界を印加する必要がある。例えば、１つの磁気スタックには、その磁気双極子を再整列するために、もう１つの磁気スタックよりも強い磁界が必要な場合がある。どのような磁気スタックでも再整列が行えるように保証するためには、十分な強過ぎる磁界を使用する。しかし、磁界が大きすぎると、非常に感度の高い磁気スタックが、意図しない再整列されてしまい、その結果、意図しないデータ破壊がされてしまう。
【０００８】
ＭＲＡＭ装置は従来の半導体メモリ素子とは異なるように動作するので、これらのＭＲＡＭ装置により、設計と製造上の課題とが提起される。その結果、書き込み線構造において、選択されなかった磁気スタックの磁気双極子が誤って再整列される可能性を最小限に抑えることが必要になった。
【０００９】
〔発明の概要〕
第１に、本発明は、セグメント化された書き込み線構造を特徴とするＭＲＡＭ記憶装置を提供する。このＭＲＡＭ記憶装置は、セグメントに配置された複数のＭＲＡＭメモリセルと、アドレスビットを用いて復号される、１本の部分ワード線を選択する第１主ワード線と、アドレスビットを用いて復号でされる、１本の部分ワード線を選択する第２主ワード線と、この部分ワード線に連結された戻り線とを備えている。この部分ワード線は、ＭＲＡＭメモリセルのセグメントに連結されており、第１・第２主ワード線は、ＭＲＡＭメモリセルを整列するための、所望の大きさの電流を供給し、戻り線は、ＭＲＡＭメモリセルの整列に用いられる電流を低減（sink）するために用いられる。
【００１０】
本発明には、様々な利点がある。例えば、本発明の好ましい実施形態を使用することにより、選択された磁気スタックを再整列できる。この再整列では、硬軸領域（hard axis field）に遭遇している（さらされている）選択されなかった全ての磁気スタックを無視することにより、選択されなかった磁気スタックの誤った再整列が生じる可能性を低減している。また、本発明は、書き込み電流によって直面することとなる寄生書き込み電流の量が低減されるために、書き込み線にほぼ不変の量の書き込み電流が供給される。書き込み電流の量が変わらないことにより、再整列動作がより確実に行われる。さらに、書き込み電流の量が変わらないことにより、書き込みマージンを低減でき、選択されなかったセルが意図しない再整列をされないようにできる。
【００１１】
さらに、本発明は、硬軸領域にさらされている選択されなかった全ての磁気スタックを無視するので、より低いの軟軸領域を有する磁気スタックの確実な再整列に、より高い硬軸領域を用いることで、確実な再整列ができ、軟軸領域にさらされることにより、選択されなかった磁気スタックの再整列が生じる可能性をさらに低減できる。
【００１２】
また、書き込み電流線が複数あるので、電流源のサイズを低減でき、この電流源を、ＭＲＡＭメモリアレイの設計図に、より簡単に配置できるようになる。
【００１３】
〔図面の簡単な説明〕
本発明の特徴は、添付図面に関して以下の記載を考慮することにより、より明確に理解されるだろう。図１は、アレイの中に磁気スタックを配置した従来のＭＲＡＭ記憶装置を示す透視図である。図２は、ＭＲＡＭ記憶装置の１つの磁気スタックへの値の格納に用いられる電流の流れを示す図である。図３は、ＭＲＡＭ記憶装置の１つの磁気スタックに関するスイッチング特性の理想的な図形を表示する理想的な星型を示す図である。図４は、ＭＲＡＭメモリアレイの１組の磁気スタックに関するスイッチング特性を表示する一対の理想的な星型曲線を示す図である。図５は、ＭＲＡＭメモリアレイの選択された磁気スタックを再整列するための、従来の書き込み線ゼグメンテーション構造を示す図である。図６は、本発明の好ましい実施形態に関するＭＲＡＭメモリアレイの選択された磁気スタックを再整列するための、書き込み線ゼグメンテーション構造を示す図である。図７は、本発明の好ましい実施形態に関するＭＲＡＭメモリアレイの選択された磁気スタックを再整列するための、セグメント化された書き込み線構造用の配置図を示す棒状の図である。
【００１４】
〔例証する実施形態の詳細な説明〕
様々な実施形態の形成および使用について、以下に詳しく検討する。しかし、本発明は、多種多様な特定の状況において実施される多くの応用可能な発明概念を提供するものであるということを、理解されたい。検討されている特定の実施形態は、本発明の形成および使用の特定の方法を例証したにすぎず、本発明の範囲を限定していない。
【００１５】
図１は、アレイの中に磁気スタックを配置した、従来のＭＲＡＭ記憶装置１００を示す透視図である。この装置１００は、第１方向に延びる導電線１１０と、第２方向に延びる導電線１２０とを備えており、導電線１１０，１２０は、アルミニウムまたは銅のような導電性材料を含んでいる。また、導電線１１０の上には、磁気スタック１１５が形成されている。
【００１６】
この磁気スタック１１５は、通常、第１磁気層１２５、誘電層１３０、および、第２磁気層１３５を備えている。これらの磁気層１２５・１３５は、ＰｔＭｎ、ＣｏＦｅ、Ｒｕ、Ａ１２、Ｏ３、および、ＮｉＦｅといった材料から構成されていることが好ましい。一方、誘電層１３０は、Ａｌ２Ｏ３から構成されていることが好ましい。第１磁気層１２５は、硬磁気層（または硬質層）と呼ばれることが多く、一方、第２磁気層１３５は、軟磁気層（または軟質層）と呼ばれることが多い。軟磁気層は、磁化容易層（easy magnetic layer）と呼ばれる場合もある。
【００１７】
導電線１１０とは異なるメタライゼーション層（metalization layer）内に形成された導電線１２０は、導電線１１０とは異なる方向に（例えば導電線１１０に対して垂直に）延びており、磁気スタック１１５の上に形成されている。導電線１１０は記憶装置１００のワード線として機能しており、導電線１２０は、この装置のビット線として機能している。また、磁気スタック１１５層の順序は、逆にしてもよい。例えば、硬質層１２５が磁気スタック１１５の上部にあり、軟質層１３５が下部にあってもよい。同様に、ワード線１１０およびビット線１２０は、磁気スタック１１５の上または下のいずれに位置していてもよい。
【００１８】
図２を参照すると、図は、ＭＲＡＭ記憶装置２００の一つの磁気スタック１１５へ値を格納するのに用いられる電流の流れを示している。ＭＲＡＭ装置２００では、磁気スタック１１５の軟磁気層１３５に、情報が格納される。情報を格納するためには、磁界が必要である。磁界は、導電線１１０・１２０を流れるワード線とビット線との電流によって形成される。軟磁気層１３５の磁気双極子の配列は、導電線１１０・１２０を流れる電流の流れによって生じた磁界によって、再整列される。
【００１９】
また、軟磁気層１３５の磁気双極子の配列と、硬磁気層１２５の磁気双極子の配列との関係が、磁気スタック１１５の電気抵抗を決定する。この磁気抵抗は、２値「０」の論理状態または「１」の論理状態のいずれかに決定するのに用いられるものである。これら２つの層の磁気双極子が整列された場合、磁気スタック１１５の電気抵抗は、磁気双極子が整列されていない場合よりも低い。
【００２０】
軟磁気層１３５の磁気双極子の配列を、ワード線またはビット線またはそれら両方における、電流の流れにより生じる磁界によって再整列できる。ワード線の磁界、ビット線の磁界、あるいは、ワード線とビット線との組み合わせの磁界が、しきい値を上回る場合、軟磁気層１３５の磁気双極子を再整列できる。磁気双極子の特定の配列は、電流の流れの極性によって決定される。ここで注意すべきは、硬磁気層１２５の磁気双極子の配列が、製造中に設定され、かつ、ワード線またはビット線またはそれら両方の線に生じた磁界によって変わらないということである。
【００２１】
また、図３を参照して、Ｘ−Ｙ図に、磁気スタックの理想的なスイッチング特性を表示した星型曲線３００を示す。図のＸ軸は、ビット線での磁界の強さを示し、Ｙ軸は、ワード線での磁界の強さを示している。星型曲線３００自体は、模範的な軟磁気層の磁気双極子を再整列できる磁界のレベルを示している。言い換えると、ビット線またはワード線またはそれらの両方の線に沿った磁界が星型曲線３００よりも大きい場合、軟磁気層１３５の磁気双極子を整列できる。
【００２２】
星型曲線３００は、ビット線またはワード線のいずれかのみにおける非常に大きな磁界が軟磁気層の磁気双極子を十分に整列することを、示している。それに代わるものとして、ビット線およびワード線の両方におけるより小さな磁界の組み合わせが、軟磁気層の磁気双極子を整列できる。また、星型曲線３００を、数学的関係：ＨＷＬ２／３＋ＨＢＬ２／３＝ＨＫ２／３（ＨＫは保磁力）と表すことができる。
【００２３】
また、ＨＷＬとＨＢＬとの比較的小さな値の組み合わせであるベクトル３２０が、星型曲線３００によって示された限界磁界強度を上回ることができ、それゆえに、軟磁気層の磁気双極子を整列できる。
【００２４】
しかしながら、実現可能なＭＲＡＭ磁気スタックにおいて、図３に示した理想的な性質が示される可能性は非常に低い。さらに、製造工程でおこるばらつき（例えばセルの形状やサイズが異なっていること、層の粗さが異なっていること、材料の電気的ばらつき、等）があるので、同じＭＲＡＭメモリアレイまたはサブアレイ内の異なる磁気スタックの性質は、まったく違うようである。
【００２５】
また、図４を参照すれば、他のＸ−Ｙ図は、単一のＭＲＡＭメモリアレイ中の単一のメモリアレイ内の一群の磁気スタックに関して、平均的なスイッチング特性を示す一対の現実的な星型曲線４００を示している。現実的な星型曲線４００は、図３に示した理想的な星型曲線とは非常に異なって見える。上述したように、星型曲線の不規則な形状は、例えば、製造および材料のばらつきのゆえに生じる。これらの曲線は、実際には、単一のメモリアレイ中の異なる磁気スタックのスイッチング特性を累積したものであり、異なる２つのセルの星型曲線ではない。
【００２６】
第１星型曲線４１０は、供給された２つの磁界間の磁界の強さの関係を示しており、これを下回るとどの磁気スタックにおいても、どの磁気双極子も整列できない。つまり、ビット線、ワード線、または、それらの組み合わせにおける電流に起因する磁界の強さが第１星型曲線４１０内に存在している場合、その磁界が印加されるＭＲＡＭメモリアレイ中の磁気スタックのいずれも整列できない。また、第２星型曲線４２０は、他の、供給された２つの磁界間の磁界の強さの関係を示しており、これを上回るとどの磁気スタックにおいてもその中の全ての磁気双極子を整列できる。つまり、ビット線、ワード線、または、それらの組み合わせにおける電流に起因する磁界の強さが、第２星型曲線４２０の外側に存在していると、その磁界が印加されるＭＲＡＭメモリアレイ中の磁気スタックの全てを整列できる。
【００２７】
第１星型曲線４１０と第２星型曲線４２０との間の領域に位置する強さを有する磁界では、その磁界が供給される磁気スタック中のうちのいくつかでは磁気双極子が整列され、いくつかでは調節されない。整列される磁気スタックは、整列できないものよりも感度が高い。２つの星型曲線間の領域での動作は、結果として不確実になり、ある磁気スタックを誤って整列してしまう一方、整列が求められている他の磁気スタックを整列できない。
【００２８】
第１ベクトル４３０および第２ベクトル４４０は、ワード線およびビット線における、比較的小さな磁界の模範的で有効な組み合わせを示しており、この組み合わせを、選択された磁気スタックの確実な整列を行う結果に結び付けることができる。なお、例えば、磁界の変化量がわずかであるベクトル４３０については、このベクトル４３０は、結局、２つの星型曲線間の領域内に位置してしまう可能性があり、確実な磁気整列はもはや不可能である。
【００２９】
（図１に示した）交差点アレイ構造として知られている、ＭＲＡＭ記憶装置の標準的な１つのアレイ構造のゆえに、選択された磁気スタックと同じワード線（およびビット線）を共有している全ての磁気スタックは、選択された磁気スタックに用いられる同じＨＷＬ（およびＨＢＬ）を受信するだろう。また、磁界のわずかなばらつきが、連結された磁界を第１星型曲線４１０の外側へ押す場合もある。このような磁気スタックのうちの１つまたは複数が特に感度が高かった場合、磁気スタック中の軟磁気層は、意図しない整列をされてしまう。
【００３０】
ＭＲＡＭ記憶装置のもう１つの標準的なアレイ構造が、トランジスタアレイ構造（図示せず）である。この構造では、各磁気スタックは、１つの磁気スタックの読み出し電流を、他の磁気スタックから選択的に絶縁するために用いられるｎ型トランジスタを備えている。読み出し動作の間、１つ読み出しワード線が活性化され、順にこの読み出しワード線の行に沿った各メモリセルのｎ型トランジスタを有効にする。その結果、１本のビット線に沿った単一のメモリセルが、一時に活性化される。トランジスタアレイ構造は、本発明と完全に互換性がある。トランジスタアレイ構造は、本発明における技術分野の当業者によってよく理解されている。
【００３１】
感度の高い磁気スタックが意図しない整列をされてしまうという問題に対する１つの可能な解決策として、様々なワード線のセグメンテーションがある。ビット線とワード線とのうちのいずれをセグメント化してもよいが、より一般的には、ワード線をセグメント化する。ワード線のセグメンテーションには、１本のワード線を、全体ワード線に接続された複数の部分ワード線に分けることが必要である。次に、全体ワード線と所望の部分ワード線との間の電気的接続を達成するトランジスタを作動させる選択線を介して、所望の部分ワード線を選択する。選択されなかった部分ワード線は、類似したトランジスタによって全体ワード線に電気的に接続されない。
【００３２】
次に、図５を参照して、概略図５００に、選択されなかった磁気スタックのワード線の電流を低減するために用いられる、従来の書き込み線セグメンテーション構造の一部を示す。概略図５００は、ＭＲＡＭメモリアレイの一部分を示している。この部分は、３行の磁気スタックが２列にひろがっており、それぞれ他の行の磁気スタック（図示せず）を有する。図示された各２つの列が、１つのセグメントである。概略図５００は、付加的な２つの全体ワード線５２０・５３０を示している。
【００３３】
この全体ワード線５１０に、部分ワード線５１５が接続している。部分ワード線５１５の一端は、全体ワード線５１０に物理的に連結されており、もう一端は、トランジスタ５５０・５６０を介して他の部分ワード線５２５・５３５に連結されている。これらのトランジスタ５５０・５６０は、選択線５４０によって、ＯＮ状態・ＯＦＦ状態になり、部分ワード線５１５を他の部分ワード線５２５・５３５に電気的に接続したり未接続にしたりする。
【００３４】
特定のセグメントに書き込もうとする場合、適切な値（ＩＷＬ）のワード線書込み電流を、全体ワード線５１０に流す。１つの実施では、全体ワード線５１０の一端にＩＷＬの全てを流すのではなく、適切な値の半分（ＩＷＬ／２）を、全体ワード線５１０の各端部に流す。また、部分ワード線５１５を他の部分ワード線５２５・５３５に電気的に接続するための選択線５４０に、電圧を印加する。こうしてこの電気的接続は完了する。その後、適切な値の電流（ＩＢＬ）を、ビット線に流す。
【００３５】
供給された電流は、全体ワード線５１０を介して部分ワード線５１５に流れ、磁気スタックに適切な大きさの磁界を生じさせる。ビット線の電流によって生じた磁界と組み合わされた磁界は、選択された部分ワード線を用いて磁気スタックの軟磁気層を整列する。このワード線の電流は、トランジスタ５５０・５６０を介して流れ続け、他の部分ワード線５２５・５３５、次に、他の全体ワード線５２０・５３０を通過する。ここで、電流を低減できる。このワード線を介して流れる全ての電流は、概略図５００を湾曲しながら貫いている曲線５７０として図５に示されている。
【００３６】
図５に示した書き込み線構造の不都合は、他の全体ワード線および他の部分ワード線に連結された他の磁気スタックがあるという点にある。これらの磁気スタックを介して流れる電流によって、磁界が生じるだろうし、それらのうちのいくつかの磁気スタックの感度が特に高い場合には、上記磁気スタック層中の軟磁気層が、これらの磁界によって整列されてしまう。さらに、ＭＲＡＭメモリアレイを介して流れる電流の湾曲した通路は、著しい量の寄生的電流を生じさせ、電流の通路に様々な電流を流してしまう。様々な電流によって、磁界にばらつきがたくさん生じてしまい、その結果、整列動作が不確実になる。
【００３７】
また、図６を参照して、概略図６００に、本発明の好ましい実施形態に従った、選択されなかった磁気スタックにおいてワード線の電流を除去するために用いられる、書き込み線ゼグメンテーション構造の一部を示す。概略図６００は、ＭＲＡＭメモリアレイの１部分を示している。ここでは、２行の磁気スタックが２つの列に広がっており、それぞれ、他の行の磁気スタック（図示せず）を有している。図示した２つの列のそれぞれが、１つのセグメントである。２つの全体ワード線６１０・６２０は、ＭＲＡＭメモリアレイの全幅を横切っている。一方、部分ワード線６４０は、１つのセグメントを横切っている。概略図６００はまた、ＭＲＡＭメモリアレイの幅を横切っている全体戻り線６５０を示している。
【００３８】
部分ワード線６４０は、一対のトランジスタ６６０・６７０を介して、２つの全体ワード線６１０・６２０に連結されており、トランジスタ６６０・６７０は選択線６３０によってＯＮ・ＯＦＦ状態にできる。部分ワード線６４０はまた、全体戻り線６５０に連結されている。これら２つの全体ワード線６１０・６２０は、所望のメモリ位置のアドレスビットから復号される。メモリアドレスビットの復号・選択は、本発明の技術分野の当業者によってよく理解されている。
【００３９】
特定のセグメントに書き込もうとする場合、適切な値（ＩＷＬ）の電流を、２つの全体ワード線６１０・６２０に流す。全体ワード線が２つあるので、各全体ワード線は、必要な電流の半分（つまりＩＷＬ／２）を流せばよい。また、電流源を、各全体ワード線に接続できる。または、２つの全体ワード線の各端部を、電流源に接続してもよく、その結果、個々の電流源は、必要な電流の４分の１（つまり、ＩＷＬ／４）を供給するだけでよい。この構成では、各全体ワード線は、２つの電流源を備えている。１つは端部に備えられ、必要な電流を供給している。各電流源によって供給される電流の量を低減することにより、各電流源の全体の大きさを小さくできる。続いて、適切な大きさの電流を、ビット線に流す。
【００４０】
また、トランジスタ６６０・６７０をＯＮ状態にするために、選択線６３０に適切な電圧を印加する。トランジスタをＯＮ状態にすることにより、電流が部分ワード線６４０を流れ、所望の大きさの磁界が生じる。電流によってビット線に生じた磁界と組み合わされた磁界により、磁気スタックの軟磁気層が整列される。
【００４１】
部分ワード線６４０を流れる電流は、続いて全体戻り線６５０を流れ、これにより電流が低減される。本発明の好ましい実施形態にしたがって、全体戻り線を、金属層に製造し、電気的グラウンドに直接接続する。グラウンドに直接接続することにより、ワード線の電流の通路は、直接グラウンドに続き、この電流は、選択されなかったセグメントを介して流れない。それに代わるものとして、全体戻り線の電圧を、可変電圧降下器（variable voltage drop）に接続してもよい。全ての電流はワード線をおよび戻り線を介して流れ、概略図６００において湾曲している曲線６８０として図６に示されている。
【００４２】
本発明の他の好ましい実施形態にしたがって、ワード線の電流の流れを逆にしてもよい。全体ワード線に電流源を接続したり、全体戻り線に電流シンクを接続したり、といったことをせずに、電流源を全体戻り線に接続してもよいし、電流シンクを全体ワード線に接続してもよい。
【００４３】
図４に戻ってこの図を参照すると、ベクトル４３０は、高い硬軸電流（hard axis current）と低い軟軸電流（soft axis current）とによって生じた磁界の組み合わせである。図６に示したセグメント化された書き込み線構造は、選択されなかった全てのセグメントを硬軸電流にさらさないようにしている。したがって、硬軸電流を最大レベルに上げても、この最大レベルが、磁気スタックに意図しない再整列をさせることがないので差し支えなく、磁気スタックを整列するために弱い軟軸電流を使用できる。他方、ベクトル４４０は、低い硬軸電流と高い軟軸電流とによって生じた磁界の組み合わせである。選択されたセグメント以外のセグメントが軟軸電流にさらされるだろうから、高い軟軸電流の使用は望ましくない。
【００４４】
また、図７を参照して、概略図７００に、本発明の好ましい実施形態にしたがった、セグメント化された書き込み線構造を有するＭＲＡＭメモリアレイの配置に関する棒状の図を示す。概略図７００は、図６に示したものと同様に、セグメント化された書き込み線構造を実施できることを示している。概略図７００は、実際の配置図の物理的形状を示していないが、セグメント化された書き込み線構造を実施するために必要な、様々な道具および層を示している。本発明の技術分野の当業者は、概略図７００から実際の製造配置図を形成できるだろう。なお、主ワード線および主戻り線（図示せず）が、アレイの右側にも位置している。これにより、電流をアレイの両側から供給および除去できる。
【００４５】
概略図７００は、本発明の好ましい実施形態にしたがって、セグメント化された書き込み線構造の１つのセグメントの行をいくつか示している。１つの金属層に配置された１組の線が、主ワード線である。図７は、１組の３つの主ワード線を示している。これらのワード線のうちの２つは、「主ワード線＜０＞」７１０および「主ワード線＜１＞」７２０と識別されている。これらの主ワード線によって、全体ワード線（例えば「全体ワード線＜０＞」７１５および「全体ワード線＜１＞」７２５）が機能する（spawn）。全体ワード線＜０＞および＜１＞（７１５・７２５）は、図６の全体ワード線６１０・６２０に相当する。
【００４６】
図７に戻ってこの図を参照すると、図６の部分ワード線６４０に相当する部分ワード線７３０も、金属層に、好ましくは全体ワード線とは異なる金属層に配置されている。１組の磁気スタック（図７に示せず）が、部分ワード線７３０と１組のビット線（図７に示さず）との交差点（図示せず）に位置している。部分ワード線７３０、磁気スタック、および、ビット線の組み合わせは、ＭＲＡＭメモリアレイの記憶構造を構成している。部分ワード線／戻り線７３０は、主戻り線に連結されている。本発明の好ましい実施形態にしたがって、戻り線（２つの主戻り線およびそれ以外の戻り線）は、電気的グラウンドに選択的に連結されている。なお、選択された戻り線のみが、電流シンクを介してグラウンドに連結されている。さらに、戻り線は、異なる金属層に配置されており、全アレイに延びている。
【００４７】
また、選択線７４０が、図６の選択線６３０として機能しており、一組のトランジスタ７５０・７６０（図７のトランジスタとして直接は示していない）は、選択線７４０の電圧レベルによって制御されており、部分ワード線を全体ワード線に接続させるまたは未接続にさせる。アレイを介して流れる模範的な電流について、以下に示す（この電流は、主ワード線＜０＞７１０および＜１＞７２０にて流れ始める）。電流が、主ワード線から、部分ワード線の下に位置する金属層を貫く全体ワード線を、部分ワード線＜０＞７３０の右端へ向かって流れ、そして、部分ワード線＜０＞７３０を流れる（図７の右から左に）。次に、電流は、部分ワード線と戻り線とを接続している接触部を介して戻り線＜０＞を流れる。最後に、電流は、グラウンドに流れ込む主戻り線に達する。電流が上述したように流れるのは、電流が主ワード線＜０＞７１０および＜１＞７２０を介して戻り線に流れる場合である。ワード線、セグメント、および、戻り線の様々な組み合わせによって、様々な通路を介して流れる電流が生じるだろう。
【００４８】
本発明を、図示した実施形態に関して記載してきたが、この記載は、限定的に解釈されることを意図したものではない。本発明の他の実施形態と同様に、図示した実施形態の様々な変型例および組み合わせについては、この記載によって当業者には明らかだろう。したがって、記載した特許請求の範囲は、そのような変型例または実施形態を含んでいる。
【図面の簡単な説明】
【００４９】
【図１】アレイの中に磁気スタックを配置した従来のＭＲＡＭ記憶装置を示す透視図である。
【図２】ＭＲＡＭ記憶装置の１つの磁気スタックへの値の格納に用いられる電流の流れを示す図である。
【図３】ＭＲＡＭ記憶装置の１つの磁気スタックに関するスイッチング特性の理想的な図形を表示する理想的な星型を示す図である。
【図４】ＭＲＡＭメモリアレイの１組の磁気スタックに関するスイッチング特性を表示する一対の理想的な星型曲線を示す図である。
【図５】ＭＲＡＭメモリアレイの選択された磁気スタックを再整列するための、従来の書き込み線ゼグメンテーション構造を示す図である。
【図６】本発明の好ましい実施形態に関するＭＲＡＭメモリアレイの選択された磁気スタックを再整列するための、書き込み線ゼグメンテーション構造を示す図である。
【図７】本発明の好ましい実施形態に関するＭＲＡＭメモリアレイの選択された磁気スタックを再整列するための、セグメント化された書き込み線構造用の配置図を示す棒状の図である。
【図１】
2005512269.tif 000003
【図２】
2005512269.tif 000004
【図３】
2005512269.tif 000005
【図４】
2005512269.tif 000006
【図５】
2005512269.tif 000007
【図６】
2005512269.tif 000008
【図７】
2005512269.tif 000009
【手続補正書】
【提出日】平成16年1月8日(2004.1.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
セグメント化された書き込み線構造を備えた磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）記憶装置であって、
上記ＲＡＭ記憶装置は、
セグメント中に配置された複数のＭＲＡＭメモリセルと、
アドレスビットを使用して復号され、１本の部分ワード線（６４０）を選択する第１主ワード線（６１０）と、
アドレスビットを使用して復号され、１本の部分ワード線を選択する第２主ワード線（６２０）と、
上記１本の部分ワード線（６４０）に接続された戻り線（６５０）と、を備えており、
上記１本の部分ワード線（６４０）が、ＭＲＡＭメモリセルの１つのセグメントに接続されており、
ＭＲＡＭメモリセルの整列に用いるための、所望の大きさの硬軸電流の各成分を供給するために、上記第１・第２主ワード線（６１０・６２０）が組み合わされて用いられており、この電流成分が、選択された１本の部分ワード線（６４０）の硬軸電流に累積されており、
上記戻り線（６５０）が１本の主戻り線であり、選択された１本の部分ワード線（６４０）から硬軸電流を低減するために用いられる、磁気抵抗ランダムアクセスメモリ記憶装置。
【請求項２】
上記第１・第２主ワード線（６１０・６２０）が、それぞれ、上記硬軸電流の１／２に等しい電流を流す、請求項１に記載のＭＲＡＭ記憶装置。
【請求項３】
上記第１・第２主ワード線（６１０・６２０）が、それぞれ、第１・第２端部を備え、上記第１・第２主ワード線（６１０・６２０）の各端部に、上記硬軸電流の１／４に等しい電流が供給されている、請求項２に記載のＭＲＡＭ記憶装置。
【請求項４】
各主ワード線（６１０・６２０）の中において、各主ワード線の各端部に供給された電流を累積したものが、硬軸電流の１／２に等しい、請求項３に記載のＭＲＡＭ記憶装置。
【請求項５】
上記主ワード線（６１０・６２０）が複数の部分ワード線に選択的に連結され、
１組のアドレスビットが、１本の部分ワード線（６４０）の選択物を復号するために用いられる、請求項１に記載のＭＲＡＭ記憶装置。
【請求項６】
上記複数の部分ワード線のそれぞれが、２つの主ワード線に連結されている、請求項５に記載のＭＲＡＭ記憶装置。
【請求項７】
上記戻り線（６５０）が電気的グラウンドに連結されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項８】
上記戻り線（６５０）が可変電圧降下器に連結されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項９】
上記戻り線（６５０）が金属層に形成されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１０】
上記戻り線（６５０）と上記部分ワード線（６４０）とが、異なる金属層に形成されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１１】
上記全体ワード線（６１０・６２０）と上記戻り線（６５０）とが、異なる金属層に形成されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１２】
上記全体ワード線（６１０・６２０）と上記部分ワード線（６４０）とが、異なる金属層に形成されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１３】
各ＭＲＡＭメモリセルが、ビット線（ＢＬ）に連結されており、上記ビット線には軟軸電流（ＩＢＬ）が流れており、上記軟軸電流（ＩＢＬ）と硬軸電流とを累積したものが、ＭＲＡＭメモリセルの磁気双極子を整列するために必要な電流以上である、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１４】
選択されなかった磁気スタックの意図しない再整列が生じる可能性を低減するために、軟軸電流が硬軸電流よりも弱い、請求項１３に記載のＭＲＡＭ記憶装置。
【請求項１５】
上記硬軸電流が、ＭＲＡＭメモリセルの配列の意図しない変化をさせない、最も強い電流である、請求項１に記載のＭＲＡＭ記憶装置。
【請求項１６】
上記軟軸電流が、それ自身でＭＲＡＭメモリセルの磁気双極子を整列するのに不十分である、請求項１３に記載のＭＲＡＭ記憶装置。
【請求項１７】
上記硬軸電流が、それ自身でＭＲＡＭメモリセルの磁気双極子を整列するのに不十分である、請求項１３に記載のＭＲＡＭ記憶装置。
【請求項１８】
上記硬軸電流が、選択されなかったどのＭＲＡＭメモリセルをも流れない、請求項１３に記載のＭＲＡＭ記憶装置。
【請求項１９】
第１磁気層（１２５）と、
第２磁気層（１３５）と、
上記第１磁気層と第２磁気層との間に水平に配置された誘電層（１３０）とを備えた、請求項１に記載のＭＲＡＭ記憶装置。
【請求項２０】
さらに、
１つの磁気層（１２５）に連結された部分ワード線（１１０）と、
もうひとつの磁気層（１３５）に連結されたビット線（２３０）とを備え、
上記部分ワード線（１１０）とビット線（１２０）とが、垂直に配置されている、請求項１９に記載のＭＲＡＭ記憶装置。
【請求項２１】
交差点構造にて設計されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項２２】
トランジスタアレイ構造にて設計されている、請求項１に記載のＭＲＡＭ記憶装置。
【請求項２３】
請求項１に記載のＭＲＡＭ記憶装置を含んだ回路。
【請求項２４】
請求項１に記載のＭＲＡＭ記憶装置を含んだ電子装置。
【国際調査報告】
2005512269.tif 000010
2005512269.tif 000011