(57)【要約】パス・デバイス（ＭP）と、誤差増幅器（Ｍ1−Ｍ51）と、ＤＣフィードバック・ループ（Ｒ1，Ｒ2）及びハイ・パス・フィルタ（ＣF）を含むＡＣフィードバック・ループ（ＲF，ＣF）を含む二重調整ループとを有する低ドロップアウト電圧レギュレータである。これらの２つのループを組み合わせて超低周波数の内部極を生成し、それが、該レギュレータを、出力バイパス・キャパシタの値とは実質的に独立に安定にする。これは、次の利点、即ち、非常に低いバイパス・キャパシタの使用を可能にし、ＰＳＲＲ周波数挙動を拡張するのを可能にし、レギュレータの効率の増大（重負荷での電力消費を低減すること）を可能にするという利点を提供する。
2005518010.tif 000002
【特許請求の範囲】
【請求項１】
印加された入力電圧から電流を制御される状態で通して、制御された出力電圧を生成するパス手段（ＭP）と、
低ドロップアウト電圧レギュレータの出力に結合され、当該低ドロップアウト電圧レギュレータの出力に前記出力電圧を表すフィードバック信号を与えるＤＣの第１のフィードバック・ループ（Ｒ1，Ｒ2）を含むフィードバック手段と、
前記フィードバック信号を所定の電圧と比較し、当該比較に依存して前記パス手段を制御するための信号を生成する誤差増幅器手段（Ｍ1−Ｍ51）と、を備える低ドロップアウト電圧レギュレータであって、
前記フィードバック手段がまた、前記低ドロップアウト電圧レギュレータの出力に結合され、前記ＤＣの第１のフィードバック・ループと組み合わさって動作するＡＣの第２のフィードバック・ループ（ＲF，ＣF）を含むことを特徴とする低ドロップアウト電圧レギュレータ。
【請求項２】
前記ＡＣの第２のフィードバック・ループがハイ・パス・フィルタ（ＣF）を含む請求項１記載の低ドロップアウト電圧レギュレータ。
【請求項３】
前記ＡＣの第２のフィードバック・ループのフィードバック電圧が、前記低ドロップアウト電圧レギュレータの出力で直接取り出される請求項１又は２記載の低ドロップアウト電圧レギュレータ。
【請求項４】
前記ＡＣの第２のフィードバック・ループが、集積型抵抗により形成された大きい値の抵抗（ＲF）を含む請求項１から３のいずれか一項に記載の低ドロップアウト電圧レギュレータ。
【請求項５】
前記ＡＣの第２のフィードバック・ループが、長さが長いデプレッション型トランジスタにより形成された大きい値の抵抗（ＲF）を含む請求項１から３のいずれか一項に記載の低ドロップアウト電圧レギュレータ。
【請求項６】
請求項１から５のいずれか一項に記載の低ドロップアウト電圧レギュレータを備える集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
［発明の分野］
本発明は、電圧レギュレータに関し、より詳細には、低ドロップアウト（ＬＤＯ）電圧レギュレータに関する。
【０００２】
［発明の背景］
低ドロップアウト電圧レギュレータは、十分規定され且つ安定なＤＣ電圧（その入力対出力電圧差が通常低い。）を提供するレギュレータ回路である。当該回路の動作は、負荷を駆動するパス・デバイス（ｐａｓｓ  ｄｅｖｉｃｅ）（例えば、電力トランジスタのようなもの）の出力電流の流れを制御するため用いられる増幅された誤差信号をフィードバックすることに基づいている。ドロップアウト電圧は、調整が失われる場合の入力／出力差電圧の値である。
【０００３】
レギュレータの低いドロップアウトの性質により、当該レギュレータは、（ＤＣ−ＤＣコンバータ及びスイッチング・レギュレータのような他の種類のレギュレータを超えて）自動車の、携帯の、及び産業の応用のような多くの応用での使用のため適切なものにされる。自動車産業においては、低ドロップアウト電圧は、自動車のバッテリ電圧が６Ｖより下になり得るコールド・クランク（ｃｏｌｄ−ｃｒａｎｋ）条件の間に必要である。ＬＤＯ電圧レギュレータの需要の増大はまた、バッテリで動作する移動製品（例えば、セルラ・フォーン、ページャ、カメラ・レコーダ及びラップトップ・コンピュータのようなもの）で明らかであり、その場合ＬＤＯ電圧レギュレータは、通常、低減された電圧ドロップを伴う低電圧条件の下で調整することが必要である。
【０００４】
典型的な既知のＬＤＯ電圧レギュレータは、差動トランジスタ対と、中間段トランジスタと、大きい（外部）バイパス・キャパシタに結合されたパス・デバイスとを用いる。これらの構成要素は、電圧調整を与えるＤＣ調整ループを構成する。
【０００５】
応用に応じたレギュレータの不可欠な部品は、多くの場合そのバイパス・キャパシタである。確かに、全ての動作条件下で安定性を保証するため、大きい値のキャパシタが用いられている。これにより、レギュレータ回路が形成されるＰＣＢ上に大きい面積とより高いコストとが必要になる。
【０００６】
しかしながら、この既知のＬＤＯ電圧レギュレータは、（ｉ）バイパス・キャパシタを、１０ｍＡ出力電流能力当たりほぼ１μＦより下に著しく低減すること、及び（ｉｉ）電力消費の大きい増大無しでＰＳＲＲ周波数挙動を著しく増大することは困難であるという欠点を有する。
【０００７】
従って、上記欠点を改善し得る低ドロップアウト電圧レギュレータに対する必要性が存在する。
【０００８】
［発明の概要］
本発明に従って、請求項１に記載の低ドロップアウト電圧レギュレータが提供される。
少なくとも好適な形態においては、本発明は、全体で１μＦより低いキャパシタの使用を可能にし、コストを著しく低減するのを可能にし、そして良好な安定性（外部出力キャパシタを用いない場合でさえも、そしてレギュレータの過渡応答が臨界的要件でない応用に対して最もコスト面で効率的な解法を提供する。）を保証する。また、低いキャパシタは低い直列抵抗を有するので、ＬＤＯの設計を一層容易にする。好適な形態においては、本発明は、ＬＤＯ電圧レギュレータの全体電力消費を増大させること無しにそのような性能を達成する。
本発明を組み込む１つの低ドロップアウト・レギュレータが、ここで一例としてのみ、添付図面を参照して説明されるであろう。
【０００９】
［好適な実施形態の説明］
古典的で既知の低ドロップアウト電圧レギュレータが図１に示されている。それは、３つの主要部分、即ち、パス・デバイス（Ｐａｓｓ−ｄｅｖｉｃｅ）（トランスコンダクタンスＧM（ｐ）及び抵抗Ｒdspを有するＭＯＳトランジスタＭP）、誤差増幅器（Ａ（ｐ））、及び抵抗フィードバック（Ｒ1，Ｒ2）に分けられる。パス・デバイスＭPは、電流源として用いられ、それは、誤差増幅器（Ａ（ｐ））により駆動されて、電流ＩIを入力電圧ＶIから通す。出力電圧ＶOは、抵抗ラダーＲ1，Ｒ2により分圧され、そして基準電圧ＶREFと比較される。パス・デバイスＭPの電流はこの差に従って制御される。バイパス・キャパシタＣL（電気的直列抵抗ＥSRを有する。）は、上記の出力に接続され、そして負荷の出力抵抗は、ＲLにより表される。出力電圧は次式により与えられる。
【００１０】
【数１】
2005518010.tif 000003
【００１１】
低ドロップアウト電圧を得るため、ＰＭＯＳパス・デバイスは、電力管理応用にとって最も便利なトランジスタである。
大部分の低ドロップアウト電圧レギュレータの設計は、極追跡（ｐｏｌｅ−ｔｒａｃｋｉｎｇ）と組み合わされた調整アーキテクチャを用いる。たとえトポロジーが所与の仕様要件を改善するため変化しても、極追跡は、共通の且つ効率的な設計技術である。確かに、出力電流の変化に起因した不安定性を防止するため、ローカル・フィードバック（局部帰還）を用いて、出力極と中間段の極との間で追跡を実行する。図２は、典型的には無線応用のために用いられる、図１のＬＤＯ電圧レギュレータの実際の形態の単純化した図を示す。図２の回路において、ＭＯＳトランジスタＭ1−Ｍ4の差動対は、増幅器の第１段を構成し、そして中間段Ｍ5，Ｍ6，Ｍ51を駆動する。増幅器は、電流ＩTを生成するＭＯＳトランジスタＭ11及びＭ12により構成され、そしてバイアス電流ＩBIASを生成する電流源によりバイアスされる。
【００１２】
極追跡（ｐｏｌｅ−ｔｒａｃｋｉｎｇ）は、ＭPとＭ6との間の電流ミラーを用いて実行される。中間段におけるパス・デバイスの電流の一部を供給することにより、この段のインピーダンス及び極は、出力インピーダンス／極を追跡する。しかしながら、負荷電流ＩLOADの変動の下で、極追跡スキームを用いて図２のレギュレータを安定化させることはより容易であるにも拘わらず、本発明の発明者は、この直列抵抗ＥSRの値を検知する手段が無いので、ＥSRのばらつきについての安定性の問題が依然未解決であることを認識した。
【００１３】
レギュレータの絶対的安定性は暗黙的仕様であり、それは、レギュレータの設計中多くのトレードオフの根本的原因である。レギュレータの安定性をより詳細に考慮する前に、その開ループ周波数応答を計算しなければならない。
【００１４】
図３は、図２の低ドロップアウト電圧レギュレータのＡＣモデルを示す。図３のモデルにおいて、図２の低ドロップアウト電圧レギュレータは、次のようにモデル化される。
・差動段（トランジスタＭ1−Ｍ4）は、利得−ｇm1の増幅器、抵抗ＲO1及びキャパシタＣO1によりモデル化される。
【００１５】
・中間段（トランジスタＭ5，Ｍ6，Ｍ51）は、利得−ｇm2の増幅器、抵抗ＲO2及びキャパシタＣgsによりモデル化される。
・パス・デバイスＭPは、キャパシタＣgsと、電圧Ｖgsにより駆動される電圧制御電流源と、抵抗Ｒdspとによりモデル化される。
【００１６】
・負荷セクションは、抵抗ＥSR及びキャパシタＣLと、抵抗ＲLとによりモデル化される。
・フィードバック・ループは、抵抗Ｒ1及びＲ2によりモデル化される。
【００１７】
このモデルの開ループ利得は、次式の通りである。
【００１８】
【数２】
2005518010.tif 000004
【００１９】
ここで、
【００２０】
【数３】
2005518010.tif 000005
【００２１】
ここで、「//」は「並列」であることを示す。
モデルの開ループＤＣ利得は、次式のとおりである。
【００２２】
【数４】
2005518010.tif 000006
【００２３】
システムは、３つの極と１つのゼロを有する。主極は、出力段の極である。
【００２４】
【数５】
2005518010.tif 000007
【００２５】
ＥSRはＲSと比較して低く、従って無視することができる。この極は負荷の関数であり、それはこの極が負荷電流と共に変わることを意味することを知ることができる。その関係は正比例であり、そして極周波数は出力電流と共に直接増大する。出力段の低周波数利得が次式により与えられることに注目すべきである。
【００２６】
【数６】
2005518010.tif 000008
【００２７】
それはまた出力電流の関数であるが、しかしその関係は極の関係とは異なる。Ｇmは、負荷電流の平方根と共に変わる。負荷電流を表すＲLは、電流と共に直接変わる。これは、利得が負荷電流の平方根と共に低減することを意味する。最後に、出力電流が増大するとき、出力極は、開ループ利得が低減するより早く増大する。設計及び動作条件に応じて、差動段の極は、中間段の極の前又は後に置かれる。
【００２８】
【数７】
2005518010.tif 000009
【００２９】
ゼロは、出力キャパシタのＥSRにより生成される。
【００３０】
【数８】
2005518010.tif 000010
【００３１】
そのようなシステムは或る一定の条件下で不安定である場合があることが明らかである。安定性の検討を単純化するため、問題を２つのケースに分ける。
・ＥSRが一定であり、且つ出力電流が変わる。
・出力電流が一定であり、且つＥSRが変わる。
【００３２】
Ｆpoutは、主極であり、そして出力電流と共に変わる。ＩLOADが最小である場合、Ｆpoutは低周波数に置かれる。反対の極端では、ＩLOADが最大であるとき、Ｆpoutは高周波数の極である。図４は、出力電流がその最小値からその最大値へ行くとき（パス・デバイスにおける電流の最小値がフィードバック抵抗により設定される。）の安定性の問題を示す。これらの曲線は、システムが低負荷条件下で安定である場合、それは、レギュレータが重い負荷条件下で動作するとき安定でないことを示す。低い負荷から重い負荷へ変わるとき、開ループＤＣ利得ＡOLがパス・デバイスにおける電流の平方根に比例して低減するが、しかし出力極は、この電流に比例して高周波数に向けて押されることは本当である。これは、周波数応答が０ｄＢ軸を、システムの不安定性に至る−４０ｄＢ／デケードの勾配で横切る理由である。この解析は、大部分のレギュレータにおいて実行される極追跡スキームの使用を説明する。
【００３３】
極追跡の効果が図４に示されている。Ｆpintを、出力電流に比例して高周波数に向けて押すことにより、ここで、０ｄＢ軸を−２０ｄＢ／デケードの勾配で横切る。
ＥSRに起因したゼロ、及び差動対および中間段の極が一定であるので、周波数ＺESRとＦpdiffとの間の利得は、低い負荷条件に対するより重い負荷条件下の方が高く、そのことは、なぜ安定性が重い負荷動作の下でより臨界的であるかを説明することに注目し得る。
【００３４】
ここで図５を参照すると、新しい改善されたＬＤＯ電圧レギュレータは、古典的なアーキテクチャ（例えば、図２）に追加のフィードバック・ループを加える。図２の従来技術のＬＤＯと比較して、図５のＬＤＯは、キャパシタＣF（及び基準電圧ＶREFがそれを介して印加される抵抗ＲF）と一緒に追加のＭＯＳトランジスタＭ2B、Ｍ21及びＭ22を含む。図５に示されるＬＤＯレギュレータ回路は、典型的には実質的に全体的に（破線内の部分）、集積回路の形態で製造され、バイパス・キャパシタ及び負荷（構成要素ＥSR、ＣL及びＲLにより表される）のみが、集積回路の外部にある。
【００３５】
従って、図５のＬＤＯは、Ｒ1、Ｒ2及び差動対Ｍ11、Ｍ12により形成されるフィードバック・ループ（図２の従来技術のＬＤＯにおけるように）を含む。更にその上、図５のＬＤＯは、ＲF、ＣF及び第２の差動対Ｍ21、Ｍ22を含む追加のフィードバック・ループを含む。ＲF及びＣFにより形成されたハイ・パス・フィルタに起因して、この追加のフィードバックは、ＤＣで動作しないが、中間周波数で動作し、それは、出力電圧を調整し、且つシステムを安定化させるのを助ける。ＲFに対する大きい値は、集積型抵抗、又は長さが長いデプレッション型トランジスタを用いることにより実現される。
【００３６】
以下でより詳細に説明されるように、これらの２つのフィードバック・ループを組み合わせることにより、出力バイパス・キャパシタの値（又は、レギュレータの過渡応答が臨界的な要件でない応用に対する特定の適用性の場合、この値すら無い。）と実質的に無関係に、レギュレータを安定にさせる超低周波数の内部極が生成される。また、低いキャパシタは低い直列抵抗を有するので、ＬＤＯの設計が一層容易にされる。更に、ＣFにより与えられたハイ・パス・フィルタのため、追加のフィードバック・ループがＰＳＲＲを高周波数に関して増大することが理解されるであろう。
【００３７】
図５のシステムは、別々に開かれそして解析されねばならない２つのループを有する。図６に示されるような単純化したＡＣモデルを用いて、主ループの極とゼロを見つけることができる。
【００３８】
図６に示されるように、図５のＬＤＯは、次のようにモデル化される。
・トランジスタＭ1−Ｍ4と、Ｍ21及びＭ22と、Ｍ11及びＭ21との差動段は、利得−ｇm21及び−ｇm11の増幅器、抵抗ＲO1及びキャパシタＣO1によりモデル化される。
【００３９】
・中間段（トランジスタＭ5，Ｍ6，Ｍ51）は、利得−ｇm2の増幅器、抵抗ＲO2及びキャパシタＣgsによりモデル化される。
・パス・デバイスＭPは、キャパシタＣgs、電圧Ｖgsにより駆動される電圧制御電流源、及び抵抗Ｒdspによりモデル化される。
【００４０】
・負荷セクションは、抵抗ＥSR及びキャパシタＣL及び抵抗ＲLによりモデル化される。
・主フィードバック・ループは、抵抗Ｒ1及びＲ2によりモデル化される。
・ＡＣフィードバック・ループは、ＲF及びＣFによりモデル化される。
【００４１】
主ループに関するＤＣでの開ループ利得は、次式のとおりである。
【００４２】
【数９】
2005518010.tif 000011
【００４３】
式（４）は明らかに、図５のＬＤＯのＤＣ性能が追加のフィードバック・ループにより影響を受けないことを示す。
主ループはここで、図２の古典的形態における１個のゼロの代わりに２個のゼロを、そして３個の極の代わりに４個の極を有する。この新しい構造により、第１の極はここで、次式のとおりである。
【００４４】
【数１０】
2005518010.tif 000012
【００４５】
なお、Ａ2は次式のとおりである。
【００４６】
【数１１】
2005518010.tif 000013
【００４７】
低周波数のゼロは、ハイ・パス・フィルタにより生成され、次のとおりである。
【００４８】
【数１２】
2005518010.tif 000014
【００４９】
それに、下記の２次項と関連した２つの（実数又は複素数）極Ｐ2、Ｐ3が続く。
【００５０】
【数１３】
2005518010.tif 000015
【００５１】
極及びゼロの以前の位置は、明らかに、追加のフィードバック・ループが出力段のレギュレータ安定性に与える影響を低減しながら内部にある非常に低い周波数の極を生成することを示す。Ａ2が十分に大きい場合、極追跡スキームはもはや必要とされない。最終的、全負荷での電力消費が改善される。
【００５２】
図５の新しいＬＤＯと関連したこの非常に低い周波数の極は、高い出力電流及び非常に低い出力キャパシタを有するシステムに非常に良好な位相マージンを与える。新しい極及びゼロの位置が図７に示されており、図７は、周波数ピーク無し（下側の線）及び周波数ピーク有り（上側の線）の場合のＤＣフィードバック・ループの開ループ利得を示す。
【００５３】
追加のフィードバック・ループの安定性は、その追加のフィードバック・ループの開ループ利得に関する次の式から解析し得る。
【００５４】
【数１４】
2005518010.tif 000016
【００５５】
ここで、
【００５６】
【数１５】
2005518010.tif 000017
【００５７】
及び、
【００５８】
【数１６】
2005518010.tif 000018
【００５９】
極及びゼロの位置、及び安定性の解析は、
【００６０】
【数１７】
2005518010.tif 000019
【００６１】
に関する上記の式から得られる。
キャパシタＣFに起因して、追加のフィードバック・ループがＡＣフィードバックのみを与えることが認められるであろう。前に説明したように、このループは、中間周波数で作用する。フィードバック電圧がレギュレータの出力で直接取られるので、この新しい構成は、ＰＳＲＲの帯域幅の増大を与える。
【００６２】
前述した改善された低ドロップアウト電圧レギュレータは、次の利点を与える。
・非常に低いバイパス・キャパシタ（それは、レギュレータの過渡応答が臨界的要件でない応用に対する特定の適応性の場合、存在しないことすらあり得る。）の使用を可能にする。また、低いキャパシタが低い直列抵抗を有するので、ＬＤＯの設計が一層容易にされる。
【００６３】
・ＰＳＲＲ周波数挙動の帯域幅の拡張を可能にする。
・レギュレータ効率の増大（重い負荷の場合の電力消費を低減する。）を可能する。
【図面の簡単な説明】
【００６４】
【図１】図１は、典型的に古典的な低ドロップアウト電圧レギュレータの概略的回路図を示す。
【図２】図２は、図１のＬＤＯ電圧レギュレータの単純化した実際の形態の概略的回路図を示す。
【図３】図３は、図２のＬＤＯ電圧レギュレータの開ループＡＣモデルを図示する概略的回路図を示す。
【図４】図４は、変化する負荷の条件の下における図２のＬＤＯ電圧レギュレータの安定性のグラフを示す。
【図５】図５は、本発明を組み込む１つのＬＤＯ電圧レギュレータの概略的回路図を示す。
【図６】図６は、図５のＬＤＯ電圧レギュレータの開ループＡＣモデルを図示する概略的回路図を示す。
【図７】図７は、図５のＬＤＯ電圧レギュレータの開ループ性能の図４に類似したグラフを示す。
【図１】
2005518010.tif 000020
【図２】
2005518010.tif 000021
【図３】
2005518010.tif 000022
【図４】
2005518010.tif 000023
【図５】
2005518010.tif 000024
【図６】
2005518010.tif 000025
【図７】
2005518010.tif 000026
【国際調査報告】
2005518010.tif 000027
2005518010.tif 000028
2005518010.tif 000029