(57)【要約】アクティブマトリクスエレクトロルミネッセンス（ＥＬ）表示装置は、関連するＥＬ表示素子（２０）と直列の状態の駆動トランジスタ（３０）とカスコードトランジスタ（３２）を有する各々の表示画素に対するスイッチング回路を有する。スイッチング回路は、２つのモード、即ち、入力電流が前記駆動トランジスタ（３０）と前記第１スイッチとによりサンプリングされる第１モードと、駆動トランジスタが前記ＥＬ表示素子（２０）を通る前記入力電流に対応する電流を駆動する第２モードとにおいて動作可能である。この構成は、電流駆動に関して電流サンプリングするために同じトランジスタを用い、それ故、マッチングされるトランジスタの必要性を回避することができる。カスコードトランジスタは出力インピーダンスを増加させ、電圧変動が駆動トランジスタに伝わらないことが確実とされ、それ故、一定電流の供給は維持される。
2005520192.tif 000002
【特許請求の範囲】
【請求項１】
エレクトロルミネッセンス（ＥＬ）表示素子のマトリクスアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置であって、前記エレクトロルミネッセンス表示素子の各々は、印加される駆動信号に従って前記エレクトロルミネッセンス表示素子を通る電流を制御するために関連するスイッチング回路を有する、アクティブマトリクスエレクトロルミネッセンス表示装置であり、前記スイッチング回路は：
関連するＥＬ表示素子と直列の状態にある駆動トランジスタ及びカスコードトランジスタであって、前記駆動トランジスタは前記関連するＥＬ表示素子を通る電流を駆動するためのものである、駆動トランジスタ及びカスコードトランジスタ；
前記駆動トランジスタのためにゲート電圧を蓄積するために、電源ラインと前記駆動トランジスタの前記ゲートとの間に接続された蓄積コンデンサ；並びに
前記駆動電流が前記ＥＬ表示素子を通って流れるようにする又は流れないようにするための第１スイッチ；
を有し、
前記スイッチング回路は、２つのモード、即ち、入力電流が前記駆動トランジスタによりサンプリングされ且つ前記第１スイッチが開状態である第１モードと、前記駆動トランジスタが前記ＥＬ表示素子を通る前記入力電流に対応する電流を駆動し且つ前記第１スイッチが閉状態である第２モードと、において動作可能である；
ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項２】
請求項１に記載のＥＬ表示装置であって、前記ゲートと前記駆動トランジスタのドレインとの間に第２スイッチを更に有する、ことを特徴とするＥＬ表示装置。
【請求項３】
請求項２に記載のＥＬ表示装置であって、前記第２スイッチは、並列状態のｎ−チャネルトランジスタとｐ−チャネルトランジスタとを有する、ことを特徴とするＥＬ表示装置。
【請求項４】
請求項１乃至３のいずれか一項に記載のＥＬ表示装置であって、前記カスコードトランジスタのゲートとドレインとの間に第３スイッチを更に有する、ことを特徴とするＥＬ表示装置。
【請求項５】
請求項１乃至４のいずれか一項に記載のＥＬ表示装置であって、前記カスコードトランジスタの前記ゲートと電力供給ラインとの間に接続された第２蓄積コンデンサを更に有する、ことを特徴とするＥＬ表示装置。
【請求項６】
請求項１乃至５のいずれか一項に記載のＥＬ表示装置であって、前記カスコードトランジスタの前記ドレインと前記スイッチング回路への電流入力部との間に第４スイッチを更に有する、ことを特徴とするＥＬ表示装置。
【請求項７】
請求項１乃至６のいずれか一項に記載のＥＬ表示装置であって、前記第１スイッチは前記カスコードトランジスタと前記関連する表示素子との間に接続されている、ことを特徴とするＥＬ表示装置。
【請求項８】
請求項１乃至６のいずれか一項に記載のＥＬ表示装置であって、前記第１スイッチは前記関連する表示素子と前記装置の表示素子全てに共通である第２電源ラインとの間に接続されている、ことを特徴とするＥＬ表示装置。
【請求項９】
請求項１乃至８のいずれか一項に記載のＥＬ表示装置であって、前記表示素子は行列状に配列され、表示素子の行のための前記スイッチング回路の前記スイッチは、その行における前記スイッチを動作するための選択信号が供給される、それぞれの共通の行アドレス導体に接続され、各々の行アドレス導体は順に選択信号を受けるように配列され、それ故、前記表示素子の行は、順に、一度にアドレス指定される行である、ことを特徴とするＥＬ表示装置。
【請求項１０】
請求項９に記載のＥＬ表示装置であって、列における前記表示素子ための前記駆動信号は、前記列における前記表示素子に共通のそれぞれの列アドレス導体により供給され、前記入力電流は前記列アドレス導体に供給される又は前記列アドレス導体から流れ出される、ことを特徴とするＥＬ表示装置。
【請求項１１】
請求項１乃至１０のいずれか一項に記載のＥＬ表示装置であって、前記駆動トランジスタ、前記カスコードトランジスタ及び前記スイッチは、絶縁基板に形成された薄膜トランジスタを有する、ことを特徴とするＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、高分子ＬＥＤのような有機ＬＥＤ装置を用いるエレクトロルミネッセンス表示装置に関する。
【背景技術】
【０００２】
エレクトロルミネッセンス発光装置を用いるマトリクス型表示装置は良く知られている。その表示素子は、例えば、高分子材料を用いる有機薄膜エレクトロルミネセンス素子、あるいは、従来のＩＩＩ−Ｖ族半導体化合物を用いる発光ダイオード（ＬＥＤ）を有することが可能である。有機エレクトロルミネセンス材料、特に高分子材料における近年の研究は、映像表示装置に対して実際に使用される能力を示してきた。代表的には、それらの材料は、一対の電極間に挟まれた半導体性共役系高分子の１層またはそれ以上の数の層を有し、それら電極の一方は透明であり、他方は高分子層にホールまたは電子を注入するために適する材料から成る。
【０００３】
高分子材料層は、ＣＶＤプロセスを用いて形成することができ、または可溶性共役高分子の溶液を用いるスピンコーティング技術により簡単に形成することができる。有機エレクトロルミネセンス材料は、ダイオードのようなＩ−Ｖ族半導体材料の特性を示し、それ故、それら材料は表示機能およびスイッチング機能両方を提供することができ、受動型表示装置において用いられることができる。また、それらの材料はアクティブマトリクス表示装置のために用いることが可能であり、各々の画素は表示素子を流れる電流を制御するためのスイッチング素子と表示素子とを有する。
【０００４】
有機エレクトロルミネッセンス材料は、非常に効率がよく、比較的小さい（ＤＣ）駆動電圧を必要とする点で、優位性を提供する。更に、従来のＬＣＤとは対照的に、バックライトを全く必要としない。
【０００５】
この種類の表示装置は電流アドレス型表示素子を有し、それ故、従来のアナログ駆動スキームは表示素子に制御可能な電流を供給する。電流源トランジスタを画素構成の一部として備えることが知られており、このとき、電流源トランジスタに供給されるゲート電圧は表示素子を流れる電流を決定する。保持容量はアドレスフェーズの後、ゲート電圧を維持する。
【０００６】
このようにして、表示素子はアクティブマトリクスに集積化され、それ故、行アドレス期間よりかなり長い期間の間、光出力を維持するように、各々の表示素子は、表示素子に駆動電流を供給するために動作可能である関連するスイッチング回路を有する。このようにして、例えば、各々の表示素子回路は、関連する表示素子の行が次にアドレスされるまで、フィールド期間の間に表示素子を通る必要な駆動電流を維持するために駆動信号は蓄積され且つ有効である、それぞれの行アドレス期間におけるフィールド期間毎に、一回、アナログ（表示データ）駆動信号をロードされる。
【０００７】
そのようなアクティブマトリクス・アドレス・エレクトロルミネッセンス表示装置は、欧州特許出願公開第Ａ−０７１７４４６号明細書に記載されている。従来の種類のＬＣＤにおいて用いられるアクティブマトリクス回路構成は、ＬＣＤ表示素子は容量性であり、それ故、実質的に電流を流さず、駆動信号電圧が全フィールド期間の間にその容量に蓄積されるようにすることを考慮すると、光を生成するために表示素子は連続的に電流を流す必要があるようなエレクトロルミネッセンス表示素子と共に用いられることができない。欧州特許出願公開第Ａ−０７１７４４６号明細書においては、各々のスイッチング回路は、２つのＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）と蓄積容量とを有する。表示素子の陽極は第２ＴＦＴのドレインに接続され、第１ＴＦＴは、又その容量の一方側に接続された第２ＴＦＴのゲートに接続される。行アドレス期間の間に、第１ＴＦＴは行選択（ゲート）信号によりオンにされ、駆動（データ）信号はこのＴＦＴにより容量に転送される。
【０００８】
選択信号の除去の後、第１ＴＦＴはオフにされ、第２ＴＦＴのためにゲート電圧から構成される容量に蓄積される電圧は、表示素子に電流を供給するために配列された第２ＴＦＴの動作のために寄与する。第１ＴＦＴのゲートは、同じ行における全ての表示素子に共通のゲートライン（行導体）に接続され、第１ＴＦＴのソースは、同じ列における全ての表示素子に共通のソースライン（列導体）に接続される。第２ＴＦＴのドレイン及びソース電極は、表示素子のアノードと、同じ列における全ての表示素子に共通であり且つソースラインに並列に伸びるグランドラインとに接続される。容量の他の側は又、このグランドラインに接続される。
【０００９】
アクティブマトリクス構造は、適切に透明な絶縁性の基板であって、例えばガラス上に、ＡＭＬＣＤの製造において用いられるプロセス技術に類似するプロセス技術と薄膜析出法を用いて、作製される。
【００１０】
この配列を用いる場合、発光ダイオード表示素子に対する駆動電流は、第２ＴＦＴのゲートに印加される電圧により決定される。従って、この電流は、そのＴＦＴの特性に著しく依存する。閾値電圧の変化、移動度及びＴＦＴの寸法は、表示素子の電流、それ故、光出力における不所望の変化を生じる。アレイの領域に亘る又は異なるアレイ間の表示素子に関連する第２ＴＦＴにおけるそのような変化は、製造プロセスによるものであって、表示素子からの光出力の不均一性をもたらす。
【００１１】
この問題に対処するために、国際公開第９９／６５０１２号パンフレットにおいて、各々のスイッチング回路が、電流駆動信号をサンプリングし且つ蓄積するため及び同一の画素駆動トランジスタにそのサンプリングされた駆動信号を加えるために、動作するカレントミラー回路を有する、画素回路について開示している。このカレントミラー回路は、表示素子を駆動する電流は電流を供給する個々のトランジスタの特性における変化の影響を受けにくいことを確実にすることにより、光出力の均一性を改善している。電流サンプリングトランジスタと画素駆動トランジスタの適合は、それらが基板の隣接領域において形成されていることを前提としており、それ故、基板の領域における変化を無視することができる。
【００１２】
電流サンプリングトランジスタと画素駆動トランジスタの適合を必要としない、代わりとなるカレントミラー回路については、国際公開第９９／６０５１１号パンフレットに開示されている。この回路においては、表示素子に対して必要とされる駆動電流を後に生成するため及び検知するために同じトランジスタが使用される、カレントミラー回路が実現されている。このことは、トランジスタ特性における全ての変化が補償されるようにしている。
【００１３】
これら２つの回路においては、入力電流がサンプリングされ、蓄積されるゲート電圧に変換される。電流サンプリング動作の結果として蓄積されたゲート電圧は、ＴＦＴの寄生容量の結果としての変化を受け易くなる。この影響は“キックバック”として知られている。
【００１４】
更に、カレントミラー回路における電流供給トランジスタの有限出力インピーダンスは制限をもたらす。
【発明の開示】
【課題を解決するための手段】
【００１５】
本発明に従って、エレクトロルミネッセンス表示素子のマトリクスアレイを有するアクティブマトリクスエレクトロルミネッセンス（ＥＬ）表示装置であって、エレクトロルミネッセンス表示素子の各々は、加えられる駆動信号に従って前記表示素子を通る電流を制御するために関連するスイッチング回路を有する、アクティブマトリクスエレクトロルミネッセンス（ＥＬ）表示装置であり、前記スイッチング回路は：関連するＥＬ表示素子と直列の状態にある駆動トランジスタ及びカスコードトランジスタであって、前記駆動トランジスタは前記関連するＥＬ表示素子を通る電流を駆動するためのものである、駆動トランジスタ及びカスコードトランジスタ；前記駆動トランジスタのためにゲート電圧を蓄積するための、電源ラインと前記駆動トランジスタの前記ゲートとの間に接続された蓄積コンデンサ；並びに、前記駆動電流が前記ＥＬ表示素子を通って流れるようにする又は止めるようにするための第１スイッチ；を有し、前記スイッチング回路は、２つのモード、即ち、入力電流が前記駆動トランジスタによりサンプリングされ且つ前記第１スイッチが開状態である第１モードと、駆動トランジスタが前記ＥＬ表示素子を通る前記入力電流に対応する電流を駆動し且つ前記第１スイッチは閉状態である第２モードと、において動作可能である；ことを特徴とするアクティブマトリクスＥＬ表示装置を提供する。
【００１６】
この構成は、電流駆動に関して電流サンプリングするために同じトランジスタを用い、それ故、マッチングされたトランジスタの必要性を回避することができる。カスコードトランジスタは出力インピーダンスを増加させ、電圧変動が駆動トランジスタに伝わらないことが確実とされ、それ故、一定電流の供給は維持される。従って、キックオフの影響は最小化される。
【００１７】
第２スイッチは、好適には、電流サンプリングモードの間に、駆動トランジスタをダイオード接続するために、駆動トランジスタのゲートとドレインとの間に与えられる。この第２スイッチは、このスイッチがオフにされるとき（第１モードから第２モードにスイッチングするとき）、電荷転送の影響を低減させるために、同時にスイッチングされる並列状態にあるｎ−チャネルトランジスタとｐ−チャネルトランジスタとを有することが可能である。
【００１８】
第３スイッチは、好適には、電流サンプリングモードの間に、カスコードトランジスタにダイオード接続するために、カスコードトランジスタのゲートとドレインとの間に与えられる。第２蓄積コンデンサは又、第２モードの間にカスコードトランジスタをオンに保つために、カスコードトランジスタのゲートと電源ラインとの間に接続される。
【００１９】
第４スイッチは、好適には、カスコードトランジスタのドレインとスイッチング回路への電流入力部との間に与えられ、入力電流のための入力スイッチとして機能する。
【００２０】
１つの見地から、第１スイッチは、カスコードトランジスタと関連する表示素子との間において接続され、このようにして、１つの第１スイッチは各々のスイッチング回路のために備えられる。しかしながら、第１スイッチは、関連する表示素子と、装置の表示素子全部に共通の第２電源ラインとの間において接続されることができる。このようにして、第１スイッチは全ての表示素子間で共有されることができ、それ故、各々の個々の画素スイッチング回路においてトランジスタの数を減少させることができる。
【００２１】
表示素子は、好適には、行列状態に配列され、表示素子の行に対するスイッチング回路のスイッチは、その行におけるスイッチを動作させるための選択信号が供給される、それぞれの共通の行アドレス導体に接続され、各々の行アドレス導体は、順に選択信号を受けるために配列され、それにより、表示素子の列は、順に、一度にアドレス指定される行である。
【００２２】
本発明に従ったアクティブマトリクスエレクトロルミネッセンス表示装置について、以下に、添付図面を参照して、例を示して説明する。
【発明を実施するための最良の形態】
【００２３】
図１を参照するに、アクティブマトリクス・アドレス・エレクトロルミネセンス表示装置は、ブロック１０により表され且つアドレススイッチング回路と共にエレクトロルミネセンス表示素子を有し、行（選択）列（データ）アドレス導体、即ちライン１２及び１４の交差集合の交点に位置される、一定間隔を置く画素の行列マトリクスアレイを有するパネルを有する。簡単化のために、図１においては、幾らかの画素のみを示している。実際には、数百の画素の行および列が存在することが可能である。画素１０は、それぞれ導体の集合の端部に接続される、走査のための行の駆動回路１６と、データのための列の駆動回路１８とを有する周辺駆動回路により、行および列のアドレス導体の集合によりアドレスされる。
【００２４】
図２は、本発明に従った代表的な画素ブロック１０の回路を簡単化した模式図の状態で示しており、動作の基本的方式を表すことを意図されている。図２の画素回路の実際の実施については図３に示している。
【００２５】
参照符号２０で示すエレクトロルミネッセンス表示素子は、ここでは、発光ダイオード（ＬＥＤ）素子として表され、１つ又はそれ以上の有機エレクトロルミネッセンス材料の活性層が挟まれた一対の電極を有する、有機発光ダイオードを有する。そのアレイの表示素子は、関連する活性マトリクス回路構成と共に絶縁体基板の一方側に形成される。表示素子の陰極又は陽極のどちらかは、透明導体材料から形成される。基板はガラスのような透明材料から成り、基板に最も近い表示素子２０の電極は、基板の他の側においてビューアに見えるように、エレクトロルミネッセンス層により生成される光が基板とこれらの電極とを透過するように、ＩＴＯのような透明導体材料から成る。しかしながら、この具体的な実施形態においては、光出力はパネルの上から見えるように意図され、表示素子の陽極は、電位源に接続され、固定基準電位に保たれ且つアレイにおける全ての表示素子に共通の第２供給ラインを有する、連続的なＩＴＯ層２２部分を有する。表示素子の陰極は、カルシウム又はマグネシウムの銀合金のような小さい仕事関数の金属から構成される。代表的には、有機エレクトロルミネッセンス材料層の厚さは１００ｎｍ乃至２００ｎｍである。表示素子２０のために用いられることができる適切な有機エレクトロルミネッセンス材料の代表的な例は、更なる説明のために文献として援用し、ここでは説明の一部を代替する、欧州特許出願公開第０７１７４４６号明細書に記載されている。国際公開第９６／３６９５９号パンフレットに記載されているような共役高分子材料を又、用いることができる。
【００２６】
各々の表示素子２０は、表示素子に隣接する寮及び列導体１２及び１４に接続され、素子の駆動電流であって、それ故、光出力（階調）を決定する加えられるアナログ駆動（データ）信号レベルに従って、表示素子を駆動するために配列される、関連するスイッチ回路を有する。表示データ信号は、電流シンクとして機能する列駆動回路１８により提供される。適切に処理された映像信号は、映像信号をサンプリングするこの回路に供給され、
同期される走査行駆動回路と列駆動回路の動作を用いてアレイを同時にアドレス指定する行に適切な方法で、各々の列導体に映像情報に関連するデータ信号を構成する電流を供給する。
【００２７】
図２を参照するに、スイッチ回路は、駆動トランジスタ３０であって、更に詳細には、ｐ−チャネルＦＥＴを有する。そのｐ−チャネルＦＥＴの第１通電（ソース）端子は供給ライン３１に接続され、その第２通電（ドレイン）端子は、カスコードトランジスタ３２に第１通電（ソース）端子に接続されている。カスコード端子３２の第２通電（ドレイン）端子は、スイッチ３３を経由して、表示素子２０の陽極に接続される。表示素子の陽極は、固定基準電位に保たれた連続する電極層により実質的に構成される、第２供給ライン３４に接続されている。
【００２８】
駆動トランジスタ３０のゲートは、別々に形成されたコンデンサ即ちゲート−ソース間真性容量である蓄積容量３８により、供給ライン３１、それ故、ソース電極に接続される。駆動トランジスタ３０のゲートは又、スイッチ３９により、そのドレイン端子に接続される。
【００２９】
カスコードトランジスタ３２のゲートは又、蓄積容量４０を経由して供給ライン３１に接続され、カスコードトランジスタ３２のゲートは又、スイッチ４１を経由してそのドレイン端子に接続される。
【００３０】
トランジスタ回路は、電流サンプリング機能と電流出力機能の両方を実行する同じトランジスタと、負荷として機能する表示素子２０とを伴う単一のトランジスタカレントミラーの方式で動作する。スイッチング回路の出力は、カスコードカレントミラー回路を規定する。
【００３１】
このカレントミラー回路への入力は、ノードへの入力信号の供給を制御する更なるスイッチ４６を経由して、スイッチ３３とカスコードトランジスタ３２との間のノード４４に接続される入力ライン４２により供給される。
【００３２】
回路の動作は２つのフェーズにおいて生じる。第１の、アドレス期間に合わせて対応する、サンプリングフェーズにおいては、表示素子からの必要な出力を決定するために入力信号は、回路から流れ出され、結果として生じる駆動トランジスタ３０におけるゲート−ソース間電圧はサンプリングされ、容量３８において蓄積される。続く出力フェーズにおいて、駆動トランジスタ３０は、例えば、続く新しいサンプリングフェーズにおいて表示素子が次にアドレス指定されるまで、出力が維持される、入力信号により決定されるような、表示素子からの必要な出力を生成するために、蓄積電圧のレベルに従って、表示素子２０を通って電流を流すために、駆動トランジスタ３０は動作する。両方のフェーズの間に、供給ライン３１及び３４は、適切な、予め設定された電位レベル、Ｖ１及びＶ２にある。このような構成において、供給ライン３１は、標準的には、正電位（Ｖ１）にあり、供給ライン３４は、グランド電位（Ｖ２）にある。
【００３３】
サンプリングフェーズの間、スイッチ３９、４１及び４６は閉じており、そのダイオードは、駆動トランジスタ３０とカスコードトランジスタ３２を接続し、入力４２をノード４４に結合する。スイッチ３３は開状態であり、表示素子の負荷を分離する。ここではｌｉｎで表され、必要な表示素子電流に対応する入力信号は、入力ライン４１、閉状態のスイッチ４６及び入力端子４４を経由して、外部電源であって、例えば、図１における列駆動回路１８により、駆動トランジスタ３０とカスコードトランジスタ３２とを通過される。駆動トランジスタ３０は、閉状態のスイッチ３９により接続されたダイオードであるため、定常状態における容量３８に印加される電圧は、駆動トランジスタ３０のチャネルを通る電流ｌｉｎを通過させるために必要な、ゲート−ソース間電圧である。この電流が安定化するための十分な時間を割り当てられた場合、サンプリングフェーズは、スイッチ３９、４１及び４６の開状態において終了し、入力ライン４２から入力端子４４を分離し、入力信号ｌｉｎに従って決定される駆動トランジスタに対する、ゲート−ソース間電圧が容量３８に蓄積されるように、容量３８及び４０を絶縁する。同様に、カスコードトランジスタ３２に対するゲート電圧は、カスコードトランジスタをオンの状態に保つために、絶縁された容量４０において蓄積され、駆動トランジスタ３０のソース−ドレイン間電流を流すことができる。
【００３４】
次いで、出力フェーズはスイッチ３３の閉状態時に開始し、それ故、表示素子の陽極をカスコードトランジスタ３２のドレインに接続する。次いで、駆動トランジスタ３０は電流電源として動作し、ｌｉｎに略等しい電流は、カスコードトランジスタ３２及び表示素子２０を通って引き出される。
【００３５】
カスコードの動作は、本質的に、駆動トランジスタ３０に印加されるソース−ドレイン間電圧を略一定に保ち（カスコードトランジスタのゲートはコンデンサ４０により一定に保たれるため）、このようにして、その回路は、最小のキックバックとカスコードトランジスタにより達成される大きい出力インピーダンスとを有する。
【００３６】
サンプリングフェーズの間にｌｉｎをサンプリングし、出力フェーズの間に電流を生成するために、同じトランジスタが用いられるため、表示素子の電流は、トランジスタの移動度又は閾値電圧に依存しない。
【００３７】
図３は、図１の表示装置において用いられる、図２の画素回路の実際的な実施形態を示している。この図において、各々が駆動トランジスタ３０とカスコードトランジスタ３２と共に、トランジスタ及びこれらのスイッチングトランジスタにより構成されるスイッチ３３、４１及び４６は、薄膜電界効果型トランジスタ、ＴＦＴとして全て形成されている。入力ライン４２、及び同じ列における画素回路全ての対応する入力ラインは、列アドレス導体に接続され、これを通って列駆動回路１８に接続される。
【００３８】
トランジスタ３３、４１及び４６のゲート、及び、同様に、同じ行の画素回路における対応するトランジスタのゲートは、同じ行アドレス導体１２に、全て接続されている。トランジスタ４１及び４６は、ｎ−チャネル装置を有し、行駆動回路１６により行アドレス導体１２に印加される電圧パルスの形態である選択（走査）信号により、オン（閉状態）にされる。トランジスタ３３は、トランジスタ４１及び４６が導体１２において選択信号に応答して閉状態であるとき、オフ（開状態）であるように、トランジスタ４１及び４６に対して、ｐ−チャネル装置から構成される反対の導電性タイプであり、相補的に動作し、その逆もまた同様である。
【００３９】
図２に示すように、スイッチ３９は、並列状態の２つのトランジスタとして実施される。第１トランジスタ３９ａは、行アドレス導体１２に印加される電圧パルスによってオンにされるｎ−チャネル装置であり、それ故、サンプリングフェーズの間、そのスイッチは、駆動トランジスタ３０をダイオード接続するために、閉状態にされる。第２トランジスタ３９ｂは、ｐ−チャネル装置であり、端子５０に加えられる外部制御信号によりオン又はオフにされる。この付加トランジスタは、アドレス電圧により、蓄積コンデンサ３８へのキックバックを回避するために提供される。
【００４０】
トランジスタ３９ａ及び３９ｂは、同時にオン及びオフにされる。これらのｎタイプトランジスタ及びｐ−タイプトランジスタは正確に所定サイズに作られ、それ故、それらの寄生容量（即ち、各々のトランジスタと蓄積コンデンサとの間の容量）は等しい。これは、２つのトランジスタからのキックバックを相殺する効果がある。
【００４１】
供給ライン３４は行導体１２に並列な電極として伸びており、同じ行における画素回路全てにより共有されている。行全ての供給ライン３４は、それらの端部において共に接続されることができる。それに代えて、供給ラインは、列方向に伸びることが可能であり、それ故、各々の供給ラインは、それぞれの列における表示素子により共有されることが可能である。又、行及び列の両方の方向に伸びており、グリッド構造を構成するように相互接続した供給ラインを提供することが可能である。
【００４２】
アレイは、直列状態の各々の行導体１２に供給される選択信号により、一度に、順次、行を駆動される。選択信号の持続時間は、サンプリングフェーズの期間に対応する行アドレス期間を決定する。選択信号との同期において、データ信号から構成される適切な入力電流駆動信号は、表示素子から必要な表示出力を決定するそれぞれの入力信号を有する行アドレス期間と同時に、必要な駆動レベルに選択された行における表示素子全てを設定するようにアドレス指定する時間に行に対して、必要に応じて、列駆動回路１８により、列導体１４に加えられる。このようにして、行のアドレシングに従って、表示素子の次の行は、同様の方法でアドレス指定される。表示素子の行全てがフィールド期間にアドレス指定された後、そのアドレスシーケンスは、所定の表示素子に対する駆動電流を用いて続くフィールド期間において繰り返され、それ故、出力は、それぞれの行アドレス期間において設定され、対象の表示素子の行が次にアドレス指定されるまで、フィールド期間の間、維持される。
【００４３】
ＴＦＴ、アドレスラインの集合、蓄積コンデンサ（ディスクリート構成要素として与えられる場合）、表示素子電極及びそれらの相互接続部を有する、アレイのマトリクス構造は、アクティブマトリクスＬＣＤにおいて用いられる技術と同様の、標準的な薄膜処理技術であって、ＣＶＤ析出技術及びフォトリソグラフィパターニング技術によりガラス又はプラスチック材料のような絶縁基板の表面における導電性材料、絶縁体材料及び半導体材料の種々の薄膜層の析出及びパターニングを基本的に有する、薄膜処理技術を有する。そのような例については、欧州特許出願公開第Ａ−０７１７４４６号明細書に記載されている。ＴＦＴは、アモルファスシリコンＴＦＴ又は多結晶シリコンＴＦＴを有することが可能である。表示素子の有機エレクトロルミネッセンス材料層を、気相析出法又はスピンコーティングのような他の適切な既知の技術により形成することが可能である。
【００４４】
図４は、各々の画素において必要なトランジスタ数を減少させる画素回路の、他の修正された構成について示している。
【００４５】
この回路においては、トランジスタ３３は取り除かれ、入力端子４４は表示素子２０に、直接、接続されている。その代わりに、表示素子の陰極が、供給ライン３４（例えば、アース）にトランジスタ５０を介して接続されている。１つのトランジスタ５０が全表示のために与えられている。
【００４６】
上記の回路と同様に、カレントミラーの動作において、２つのフェーズ、即ち、サンプリング及び出力フェーズが存在する。しかしながら、表示における画素全ては、陰極がアースに接続される前に、サンプリングフェーズの対象となる。例えば、アドレシングは、非接続の陰極によってフィールド期間の２／３において生じ、次いで、陰極は接続され、それ以上のアドレシングは起こらず、フィールド期間の残りの１／３の間、表示がなされる。このことは、アドレス期間が減少するに従い、出力強度の増加を必要とするが、この方法は、サンプル及びホールド効果とを減少させる利点を有している。画像が、全フィールド期間の間、静止のまま保たれるとき、動画はぼやけて現れ、これはサンプル及びホールド効果として知られている。
【００４７】
出力インピーダンスの増加は、透明陰極を備える、所謂、“上方発光”ＬＥＤ装置に対して特に有利である。これは、抵抗接触となり、カスコード電流電源の出力インピーダンスの増加は、より正確な電流駆動を可能にする。
【００４８】
上記の画素回路は、ｐ−チャネル駆動トランジスタ３０とカスコードトランジスタ３２とに基づいているが、これらオトランジスタの極性が反転される場合、同じ動作モードが可能であり、表示素子の極性は反転し、そして、供給ラインと行導体とに加えられるパルスの極性は反転される、ことが理解されるであろう。ｎ−タイプトランジスタが用いられる場合（３９ａ、４１、４６）、これらはｐ−タイプとなる。
【００４９】
示したようなｐ−チャネルトランジスタを用いる表示装置が所望可能であるように、ダイオード表示素子の１つの又は他のオリエンテーションを選ぶ技術的理由が存在する。例えば、有機エレクトロルミネッセンス材料を用いる表示素子の陰極のために必要な材料は、通常は、低い仕事関数を有し、代表的には、マグネシウムベースの合金又はカルシウムを有する。そのような材料は、フォトリソグラフィの技術においてはパターニングが困難である傾向にあり、それ故、アレイにおける表示素子全てに共通のそのような材料の連続層を選択することが可能である。
【００５０】
絶縁基板上のＴＦＴ及びコンデンサを構成する薄膜技術を用いることに代えて、半導体基板であって、例えば、シリコン基板上にＩＣ技術を用いて、アクティブマトリクス回路構成を作製することが可能であることが、考えられる。このような基板上に設けられるＬＥＤ表示素子の上部電極は、それ故、これら上部電極を通してみることができる素子の光出力を有する、例えば、ＩＴＯ等の透明導体材料から成る。
【００５１】
又、回路におけるスイッチはトランジスタを有する必要はないが、マイクロリレー、マイクロスイッチ又はトランスミッションゲートスイッチ等の他のタイプのスイッチを有することが可能である、ことが考えられる。
【００５２】
上記の実施形態は、特に、有機エレクトロルミネッセンス表示素子に関して説明したが、電流が光出力を生成するために流れるエレクトロルミネッセンス材料を有する他の種類のエレクトロルミネッセンス表示素子を、代替として用いることが可能であることが、理解されるであろう。
【００５３】
表示装置は、単色又は多色表示装置であることが可能である。カラー表示装置は、アレイにおいて異なるカラーの光を発光する表示素子を用いることにより提供されることが可能であると理解されるであろう。異なるカラーの発光表示素子は、代表的には、例えば、赤、緑及び青色の光を発光する表示素子の、一定の繰り返しパターンの状態で提供されることが可能である。
【００５４】
本発明の開示内容を読むことにより、他の修正が可能であることは当業者に理解されるであろう。そのような修正は、マトリクスエレクトロルミネセンス表示装置およびその構成部品の分野で既に周知である他の特徴を有することが可能であり、すでにここで説明した特徴に付加してまたはその代わりに用いられることが可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明に従った表示装置の実施形態の一部の簡単化された模式図である。
【図２】図１の表示装置における関連する制御回路構成と表示素子を有する代表的な画素回路の等価回路を簡略化した図である。
【図３】図２の画素回路の実際の具現化を示す図である。
【図４】画素回路の修正された形態を示す図である。
【図１】
2005520192.tif 000003
【図２】
2005520192.tif 000004
【図３】
2005520192.tif 000005
【図４】
2005520192.tif 000006
【国際調査報告】
2005520192.tif 000007
2005520192.tif 000008
2005520192.tif 000009