(57)【要約】ＭＥＭＳ構造（６９）の形成方法が提供される。この方法によれば、その上に堆積した配線金属（５３）を有するＣＭＯＳ基板（５１）を設ける。ＭＥＭＳ構造は基板の上に、シリコン及びシリコン−ゲルマニウム合金から成るグループから選択される材料をプラズマ化学気相成長（ＰＡＣＶＤ）を使用して堆積させることにより形成される。ＰＡＣＶＤの使用に付随する低成長温度によって、これらの材料を、ＣＭＯＳ集積化プロセスの後工程におけるＭＥＭＳ形成に使用することが可能になる。
2005534510.tif 000002
【特許請求の範囲】
【請求項１】
ＭＥＭＳ構造の形成方法であって、
配線金属が堆積されたＣＭＯＳ基板を設ける工程と、
前記基板の上に、シリコン及びシリコン−ゲルマニウム合金から成るグループから選択される材料をプラズマ化学気相成長を使用してＭＥＭＳ構造を形成する工程とを備える方法。
【請求項２】
前記ＭＥＭＳ構造はセンサである請求項１記載の方法。
【請求項３】
前記ＭＥＭＳ構造はアクチュエータである請求項１記載の方法。
【請求項４】
前記配線金属は金からなる請求項１記載の方法。
【請求項５】
前記材料には、堆積される間に不純物がドープされる、請求項１記載の方法。
【請求項６】
前記材料は約４５０℃未満の温度で堆積される請求項１記載の方法。
【請求項７】
前記材料は約３５０℃未満の温度で堆積される請求項１記載の方法。
【請求項８】
前記材料は約３００℃未満の温度で堆積される請求項１記載の方法。
【請求項９】
前記材料は約２５０℃未満の温度で堆積される請求項１記載の方法。
【請求項１０】
前記材料はアモルファス水素化シリコンからなる請求項１記載の方法。
【請求項１１】
超小型電気機械変形素子の形成方法であって、
シリコン、酸化シリコン、及び砒化ガリウムから成るグループから選択される第１材料からなる第１表面領域と、酸化シリコン及びポリイミドから成るグループから選択される第２材料からなる第２表面領域とを上面に少なくとも有したＣＭＯＳ基板を設ける工程と、
前記第１及び第２領域の少なくとも一部を覆って延伸し、及びシリコン及びシリコン−ゲルマニウム合金から成るグループから選択された第３材料から成る層を、約４５０℃未満の温度でプラズマ化学気相成長を使用して形成する工程と、
前記第２材料の少なくとも一部を前記第３材料から成る層の下方から除去することにより前記第３材料を含む超小型機械変形素子を形成する工程とを備える方法。
【請求項１２】
前記第３材料から成る層は約４００℃未満の温度で形成される請求項１１記載の方法。
【請求項１３】
前記第３材料から成る層は約３５０℃未満の温度で形成される請求項１１記載の方法。
【請求項１４】
前記第３材料から成る層は約３００℃未満の温度で形成される請求項１１記載の方法。
【請求項１５】
前記第３材料から成る層は約２５０℃未満の温度で形成される請求項１１記載の方法。
【請求項１６】
前記第３材料はシリコンからなる請求項１１記載の方法。
【請求項１７】
前記第３材料はゲルマニウムからなる請求項１１記載の方法。
【請求項１８】
前記第３層には、この層が形成される間に不純物がドープされる、請求項１１記載の方
法。
【請求項１９】
前記第３層に不純物をドープするために使用する不純物はボロン又はリンである請求項１８記載の方法。
【請求項２０】
前記超小型機械変形素子はセンサの部品の１つである請求項１１記載の方法。
【請求項２１】
前記超小型機械変形素子はアクチュエーの部品の１つである請求項１１記載の方法。
【請求項２２】
前記第３材料はアモルファス水素化シリコンをからなる請求項１１記載の方法。
【請求項２３】
ＲＦ  ＭＥＭＳスイッチの形成方法であって、
上面に画定された回路を有し、及びＲＦ  ＭＥＭＳスイッチを支持する基板を設ける工程と、
犠牲層を前記基板の少なくとも一部に設ける工程と、
前記犠牲層の少なくとも一部を覆って延びるＲＦ  ＭＥＭＳスイッチの構造素子を形成する工程と、
プラズマ化学気相成長プロセスを使用して、シリコン及びシリコン−ゲルマニウム合金から成るグループから選択される材料を含む電極を前記構造素子の表面の上に形成する工程と、
前記犠牲層の少なくとも一部を前記構造素子の下方から除去することにより前記構造素子を切り離す工程とを備える方法。
【請求項２４】
前記構造素子は、ＳｉＯＮから成る層を前記犠牲層を覆って堆積させ、及びパターニングすることにより形成される、請求項２３記載の方法。
【請求項２５】
前記犠牲層はポリイミドからなる請求項２３記載の方法。
【請求項２６】
前記回路は金からなる請求項２３記載の方法。
【請求項２７】
前記構造素子は約３５０℃未満の温度で形成される請求項２３記載の方法。
【請求項２８】
前記構造素子は約３００℃未満の温度で形成される請求項２３記載の方法。
【請求項２９】
前記構造素子は約２５０℃未満の温度で形成される請求項２３記載の方法。
【請求項３０】
前記材料はアモルファス水素化シリコンからなる請求項２３記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概してＭＥＭＳデバイスに関し、より詳細には、ＭＥＭＳデバイスをシリコン及びシリコンゲルマニウム合金から作製するための低温プラズマ法に関する。
【背景技術】
【０００２】
マイクロマシン技術及び他のマイクロ加工技術、及びプロセスの進歩によって多種多様な微小電気機械システム（Micro Electro Mechanical Systems: ＭＥＭＳ）及びＭＥＭＳデバイスの形成が可能になっている。これらのシステム及びデバイスは、可動ロータ、ギア、スイッチ、加速度計、小型センサ、アクチュエータシステムなどの構造を含む。
【０００３】
マイクロ加工の一の重要な用途はＲＦ  ＭＥＭＳスイッチの形成である。このようなデバイスは、これらのデバイスと対比されるべき固体の等価物よりも優れる幾つかの利点を有する。例えば、ＲＦ  ＭＥＭＳスイッチは固体スイッチよりも低い挿入損失、良好な絶縁性、良好な直線性、及び低い電力を示す。ＲＦ  ＭＥＭＳデバイスはまた、種々の用途において有用である。従って、これらのデバイスは調整可能なプリセレクタ及び周波数シンセサイザとして使用することができ、そして信号ルーティングデバイス、インピーダンス整合ネットワーク、及び調整可能な利得増幅器を含む種々の電気通信デバイス及びシステムの構成要素として有用でもある。
【０００４】
図１，２（図２は図１の側面図である）は、従来のＲＦ  ＭＥＭＳスイッチ１０を示している。スイッチはカンチレバーアーム２０を備え、このアームは通常、絶縁材料からなり、かつ基板１２にアンカー構造１４によって取り付けられる。アンカー構造は、堆積による積層、又は周囲材料の選択除去、或いは選択エッチング除去によって基板上にメサとして形成することができる。通常は接地される下部電極１６、及び信号ライン１８も基板上に形成される。下部電極及び信号ラインは通常、容易には酸化されない金など金属から成る細片からなる。信号ラインと下部電極との間には間隙がある。
【０００５】
スイッチの作動部は上述のカンチレバーアーム２０を備える。カンチレバーアームは懸架マイクロビームを形成し、このマイクロビームはその一端がアンカー構造の最上部に取り付けられ、そして基板上に配置される下部電極及び信号ラインの上方を覆って延在する。電気コンタクト２２も通常、容易には酸化されない金などの金属からなり、アンカー構造から離れたカンチレバーアームの端部の上に形成される。電気コンタクトはカンチレバーアームの底面側に位置して信号ラインの上方を覆う形で基板の最上部に面している。
【０００６】
通常、アルミニウム又は金などの金属を含む上部電極２４はカンチレバーアームの上に形成される。上部電極はアンカー構造の上方の位置を起点としてカンチレバーアームの最上部に沿って下部電極の上方の位置の端部にまで延びる。カンチレバーアーム及び上部電極は下部電極（この電極自体が広がっている）の上方に広がっていてキャパシタ構造２６を形成する。キャパシタ構造には格子状の穴が設けられてこの構造の質量を減らしている。
【０００７】
動作状態では、スイッチは普通、図２に示すように「オフ」ポジションになっている。スイッチがオフ状態になると、信号ラインは、電気コンタクトと信号ラインとの間に間隙が介在することによってオープン回路になる。スイッチは、電圧を上部電極に印加することにより作動して「オン」ポジションになる。上部電極に電圧が印加されると、静電気力によってキャパシタ構造（及びカンチレバーアーム）が下部電極の方に引き付けられる。
矢印１１で示すようにカンチレバーアームが下部電極に向かって移動することにより、電気コンタクトが信号ラインに当接する方向に移動するのでギャップが無くなって信号ラインがオン状態となる（すなわち回路を閉じる）。
【０００８】
図１，２に示すタイプのデバイスに生じる一つの問題は、デバイスの幾つかの構成部品に使用される材料の間に観察される熱膨張係数（ＣＴＥ）の不一致に関するものである。特にＲＦ  ＭＥＭＳスイッチの場合、熱的不一致は通常、上部電極（上述のように通常、Ａｕのような金属から作製される）とカンチレバーアーム（普通、酸窒化シリコン（ＳｉＯＮ）のような材料から作製される）との間に生じる。その結果、スイッチの可動部が、離脱の後のパッケージングプロセス期間中に生じる熱サイクル期間中に恒久的に歪んでしまうので、スイッチの動作特性に変化が生じ、そして多くの場合、スイッチが故障する。
【０００９】
他の種々の材料がＭＥＭＳ形成プロセスに使用されてきており、これらの材料の内の幾つかは、ＳｉＯＮのＣＴＥ（熱膨張係数）に更に一致する方向の値のＣＴＥを有する。しかしながら、これらの材料の多くをＲＦ  ＭＥＭＳスイッチの上部電極に使用する手法は、従来の形成方法に付随する処理を考慮に入れると用いられることがなかった。従って、例えばシリコン及びシリコン／ゲルマニウム合金がＬＰＣＶＤを使用するＭＥＭＳプロセスにおける構造素子として使用されてきており、しかも多くの所望特性を示している。しかしながら、通常のＲＦ  ＭＥＭＳスイッチの最高処理温度は約３５０℃に制限され（主として犠牲層が設けられることに起因するが、この犠牲層は通常、ポリイミド又は同様な感熱材料から作製される）、ＬＰＣＶＤプロセス又はエピタキシャルプロセスにおけるシリコン又はシリコン−ゲルマニウム合金に必要な約５５０℃の堆積温度よりもかなり低い。
【００１０】
処理温度を考慮に入れると、他のＭＥＭＳ用途におけるシリコン及びシリコン／ゲルマニウム合金のような材料が所望の物理及び電気特性を示すにも拘らず、これらの材料も同様に、用いることができなかった。このような用途においては、例えばＣＭＯＳ（相補型金属酸化膜半導体）構造と共に集積化される、センサ及びアクチュエータのようなＭＥＭＳデバイスが形成される。ＣＭＯＳ構造は、この構造が電力消費及び電力損失が小さく、更にはオフ状態での電流が最小になることから、デジタル機能を実行するために非常に有効なデバイス構成である。ＣＭＯＳと両立し得る実用レベルのマイクロマシン技術を用いることにより、微細構造及びサポート回路を一緒に同じ基板の上に設けることができるので、集積化プロセスで形成することができる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、ＣＭＯＳプロセスへの適切な統合、及びＣＭＯＳの各世代間の円滑な遷移を確実に行なうためには、ＭＥＭＳ形成をＣＭＯＳプロセスの後工程に組み入れることが好適である。このためには、配線金属を既に堆積させた後にＭＥＭＳ構造を形成することが必要である。しかしながら、配線金属が基板の上に在ると、基板を４５０℃超の温度に晒さないようにする必要があり、これらの温度はこの場合もやはり、ＬＰＣＶＤ又はエピタキシャルプロセスにおけるシリコン又はシリコン−ゲルマニウム合金に必要な約５５０℃の堆積温度よりもかなり低い。従って、これらの材料をＣＭＯＳデバイスの後工程における処理に使用することができない。幾つかのプロセスフローではこの問題を、ＭＥＭＳ形成をＣＭＯＳプロセスの最初又は中間に組み入れることにより回避することが可能であるが、このようにすると、ＣＭＯＳの各世代間の円滑なプロセス遷移に制約を与えてしまうので望ましくない。
【００１２】
従って、この技術分野においては、ＭＥＭＳデバイス又はＭＥＭＳデバイスの構成要素をシリコン又はシリコン−ゲルマニウム合金から低温で形成する方法が必要となる。また
、この技術分野においては、ＣＭＯＳプロセスの後工程に組み入れることができ、かつセンサ及びアクチュエータの形成に使用することができるこれらの材料に基づいてＭＥＭＳ構造又はＭＥＭＳ構成要素を形成する方法が必要となる。さらに、この技術分野においては、上部電極及びカンチレバーアームのＣＴＥ（熱膨張係数）がほぼ一致するＲＦ  ＣＭＯＳデバイス及びその形成方法が必要となる。これらの要求及び他の要求は本明細書に開示するデバイス及び方法によって満たされる。
【課題を解決するための手段】
【００１３】
一の態様では、ＭＥＭＳデバイスの形成方法が本明細書において提供される。この方法によれば、基板を設け、そしてＭＥＭ構造又はＭＥＭ構造の構成部品を基板の上に、シリコン及びシリコン−ゲルマニウム合金から成るグループから選択される材料をプラズマ化学気相成長（ＰＡＣＶＤ）を使用して堆積させることにより形成する。ＰＡＣＶＤによる低温によって、これらの材料を、処理を考慮に入れるとこれらの材料を今までは使用できなかった形成プロセスに使用することができ、さらにこれらの材料にその場で不純物をドープすることができる。この方法によれば、ＰＡＣＶＤを使用してＭＥＭＳ構造（又はＭＥＭＳ構造の構成部品）を種々の基板の上に、さらに種々の用途において形成することができる。従って、例えばＰＡＣＶＤを使用してＭＥＭＳ構造をＣＭＯＳ基板の上に形成することができる（この場合、ＭＥＭＳ構造は、例えばセンサ又はアクチュエータとすることができる）。ＰＡＣＶＤを使用してＭＥＭＳ構造又は構成部品（例えば、電極及び構造素子を含む）をＲＦ  ＭＥＭＳ形成プロセスで形成することもできる。
【００１４】
別の態様では、ＭＥＭＳ構造の形成方法が提供される。この方法によれば、配線金属をその上に堆積させたＣＭＯＳ基板を設ける。配線金属は、例えば金又はアルミニウムからなるものであってもよい。ＭＥＭＳ構造又はその構成部品を基板の上に、シリコン及びシリコン−ゲルマニウム合金から成るグループから選択される材料をプラズマ化学気相成長を使用して堆積させることにより形成する。プラズマ化学気相成長（ＰＡＣＶＤ）は通常、約４５０℃未満、好適には約４００℃未満、更に好適には約３５０℃未満、更に好適には約３００℃未満、そして最適には約２５０℃未満の温度で生じる。必要に応じて、材料には、この材料が堆積している間に不純物をドープすることができる。
【００１５】
更に別の態様では、超小型電気機械センサ及びアクチュエータの形成方法が本明細書において提供される。この方法によれば、その上に少なくとも第１表面領域及び第２表面領域を有するＣＭＯＳ基板を設け、第１表面領域がシリコン、ガラス、及び砒化ガリウムから成るグループから選択される第１材料を含み、第２表面領域が酸化シリコン及びポリイミドから成るグループから選択される第２材料を含む。第３材料から成る層は基板を覆うように形成され、さらに第１及び第２領域の少なくとも一部を覆って延び、第３材料がシリコン及びシリコン−ゲルマニウム合金から成るグループから選択され、そして第３材料から成る層が約４５０℃未満、好適には約３５０℃未満、更に好適には約３００℃未満、そして最適には約２５０℃未満の温度でプラズマ化学気相成長プロセスを使用して形成される。第２材料の少なくとも一部を第３材料から成る層の下方から除去することにより第３材料を含む超小型機械変形素子を形成する。
【００１６】
更に別の態様では、ＲＦ  ＭＥＭＳスイッチの形成方法が本明細書において提供される。この方法によれば、その上に画定される信号ライン又は他の回路を有し、ＲＦ  ＭＥＭＳスイッチを支持する基板を設ける。犠牲層を基板の少なくとも一部に設ける。次に、ＲＦ  ＭＥＭＳスイッチの構造素子を犠牲層を覆うように形成し、そして上部電極を構造素子の上にプラズマ化学気相成長プロセスを使用して形成する。上部電極は通常、約４００℃未満、好適には約３５０℃未満、更に好適には約３００℃未満、そして最適には約２５０℃未満の温度で形成される。上部電極はシリコン及びシリコン−ゲルマニウム合金から成るグループから選択される材料を含む。次に、犠牲層の少なくとも一部を構造素子の下
方から除去することにより構造素子を切り離す。
【００１７】
別の態様では、ＲＦ  ＭＥＭＳスイッチが提供され、このスイッチはシリコン及びシリコン／ゲルマニウム合金から成るグループから選択される材料を含む。スイッチは好適にはカンチレバーアームを備え、及び好適には電極がカンチレバーアームの最上部の上に設けられる。第２電極は好適にはカンチレバーアームの下方に配置される。
【００１８】
更に別の態様では、上述の方法を使用して形成することができるデバイスが開示される。
これらの態様及び他の態様について以下に更に詳細に記載する。
【発明を実施するための最良の形態】
【００１９】
化学気相成長（ＣＶＤ）は、膜、コーティング及び構造をガス前駆体から形成するためにこの技術分野では広く使用されている。例えば、低圧化学気相成長（ＬＰＣＶＤ）を含む幾つかの異なる種類のＣＶＤが現在知られている。
【００２０】
つい最近開発された種類のＣＶＤはプラズマ化学気相成長（ＰＡＣＶＤ）であり、ＰＥＣＶＤとも呼ばれる。ＰＡＣＶＤでは、コーティング材料を生成する前駆体の反応を誘起するエネルギーはプラズマイオン及び電子が前駆体と衝突することにより生じる。プラズマ自体は通常、マイクロ波又は電界を使用することにより生成される。ＰＡＣＶＤは前駆体を熱によって反応させる現象を利用する訳ではないので、ＰＡＣＶＤプロセスにおいて基板が晒される温度は、ＬＰＣＶＤ又はエピタキシーのような他の普通に使用される堆積プロセスにおいて基板が晒される温度よりも低い場合が多い。
【００２１】
現在では、ＰＡＣＶＤをシリコン又はシリコン／ゲルマニウム合金用のＭＥＭＳ形成プロセスに上手く使用してこのようなプロセスにおいて基板が晒される温度を相当に低減することができることが判明している。特に、ＰＡＣＶＤを使用すると、シリコン及びシリコン／ゲルマニウム合金を、ＬＰＣＶＤ又はエピタキシーに基づくＭＥＭＳ形成プロセスにおいてこれらの材料に通常必要とされる約５５０℃の堆積温度に比べて２００〜３００℃の範囲という低温で堆積させることができる。これにより、シリコン及びシリコン／ゲルマニウム合金に基づくＭＥＭＳデバイス及びその構成部品（アンカー部分、マイクロビーム、カンチレバーアーム、及び他のＭＥＭＳ構造及び部品を含む）を、温度上の制約から従来の形成方法（ＬＰＣＶＤプロセス又はエピタキシープロセスのような）では使用することができない種々の基板の上に形成することができる。従って、例えばＰＡＣＶＤを使用してＲＦ  ＭＥＭＳスイッチの上に電極（上部電極を含む）を形成することができる。ＰＡＣＶＤを使用して加速度計、圧力センサ、及びこれらのデバイスの構成部品をＣＭＯＳ基板の上に形成することもでき、この場合、ＰＡＣＶＤにより可能になる低温によってＰＡＣＶＤを集積化プロセスの後工程で使用することができる。
【００２２】
本明細書における示唆に従ってＭＥＭＳ構造及び構成部品を形成するために使用するのに適するＰＡＣＶＤ反応装置を図３に示す。この図に示すように、反応装置３１は反応チャンバー３３から成り、このチャンバー内に基板３５を置く。反応チャンバーはポンプ３７によってほぼ真空状態に維持される。基板は、反応チャンバー内で適切な成長温度に基板ヒータ３９を使用して維持される。基板の温度は熱電対４１によってモニターされる。本明細書において記載される用途では、基板は通常、約４５０℃未満、好適には約３５０℃未満、更に好適には約３００℃未満、最適には約２５０℃未満の温度に維持される。
【００２３】
ＰＡＣＶＤ反応装置は前駆体ガスを分解して材料を基板の上に堆積させる。例えば、シラン（ＳｉＨ４）を前駆体ガスとしてシリコンの堆積に使用することができる。前駆体ガスは、反応チャンバーと開放連通しているガス容器４３に供給される。前駆体ガスのガス
容器への流入はガスマニホールド４５により一定量に制御される。前駆体ガスが反応チャンバーに流入すると、これらのガスはＲＦ電極４７によって生成されるプラズマと反応し、そして分解反応してシリコン及び他の固体反応生成物を生成し、これらの材料が基板の上に膜として堆積する。
【００２４】
ＰＡＣＶＤによって低成長温度が可能になるのに加えて、ＰＡＣＶＤがＭＥＭＳ形成に関連する他の成長方法よりも遥かに優れる点は、不純物ドープがその場で行なわれる、すなわち材料が堆積している最中に材料に不純物がドープされる、ということである。これは、適切なガスをＰＡＣＶＤのガス供給流に導入することにより行なうことができ、このガスが堆積チャンバー内で分解反応して適切な不純物を生成することができる。従って、例えばｎ型不純物をドープしたい場合にはホスフィン（ＰＨ３）を供給流に導入し、そしてｐ型不純物をドープしたい場合にはジボラン（Ｂ２Ｈ６）を導入することができる。これらのガスは分解されて基本となるリン及びボロンをそれぞれ生成し、これらのリン及びボロンが、形成中の層に導入される。これとは対照的に、従来の手法では多くの場合、層又は構造が形成された後に層又は構造に不純物をドープする必要がある。このような堆積後の不純物ドープを行なうと基板が損傷し、そして不純物分布に好適でない勾配も生じる。
【００２５】
一旦、不純物が構造材料に導入されると、不純物が種々の手段により活性化される。ＰＡＣＶＤプロセス自体で或る程度の不純物活性化が生じる。しかしながら、不純物の完全な活性化は他の種々の手段によって行なわれる。レーザアニールは不純物の完全活性化に特に望ましい方法である、というのは、完全活性化が基板を高温に晒すことなく行なわれるからである。
【００２６】
図４〜１５は１つの可能な形成手順を示しており、このシーケンスにより、本明細書が示唆するＲＦ  ＭＥＭＳを形成することができる。このプロセスにより形成される構造は、その構成が図１，２に示す先行技術構造とは異なるが、同じ普通の方法を使用して図１，２に示す構造と同様な構造で、上部金属電極をシリコン電極に置き換えた構造を形成することもできることを理解されたい。
【００２７】
図４に示すように、高抵抗率シリコン、酸化シリコン、又はＧａＡｓなどの材料からなる基板５１を設ける。ＳｉＯ２から成る層５３を基板の上に、例えば熱酸化によって、通常約０．８ミクロンの厚さに堆積させる。図５に示すように、次に、ＲＦ  ＭＥＭＳスイッチ（例えば、信号を入力する／出力するために、そして／又は接地を行なうために）を支持する金属配線５５を酸化シリコン層の上に画定させるが、この画定は、第１フォトマスク（図示せず）を酸化シリコン層を覆うように形成し、その後蒸着及びリフトオフを行なうことにより行なわれる。次に、ポリイミドスペーサ５７を図６に示すように形成する。
【００２８】
次に、第１ＳｉＯＮエッチングマスク５９をＰＡＣＶＤによりポリイミド層を覆うように形成し、その後、構造にリセス（窪み）を画定するための第２フォトマスク（図示せず）を形成する。次に、コンタクトリセス６１及びコンタクトポストリセス６３を、犠牲材料（ポリイミド）中を構造内に一部の深さにまで達するエッチングにより形成し、その後、リセスマスクを除去して図７に示す構造を形成する。
【００２９】
図８に示すように、第２ＳｉＯＮエッチングマスク６５をＰＡＣＶＤにより第１ＳｉＯＮエッチングマスクを覆うように形成する。第３フォトマスク（図示せず）を構造を覆うように形成し、そして適切なエッチング技術を使用し、層５７を貫通するエッチングを行なうことによりアンカービアリセス６７を構造中に画定する。次に図９に示すように、第１及び第２ＳｉＯＮマスクを構造から除去する。
【００３０】
図１０に示すように、移動止め６９及び短絡バー７１をそれぞれコンタクトリセス及びコンタクトポストリセスに形成するが、これらの移動止め及び短絡バーは、第４フォトマスク（図示せず）を形成し、その後蒸着及びリフトオフを行なうことにより構造中に予め画定させておいたものである。図１１に示すように、次に、デバイスのカンチレバー部分７３を構成する部分又は層をＰＡＣＶＤにより低応力ＳｉＯＮから形成する。図１２に示すように、次に例えばシリコン又はシリコン／ゲルマニウム合金を含むパターニング済み上部電極７５をカンチレバーアームの上に、第５フォトマスク（図示せず）を形成し、その後蒸着及びリフトオフを行なうことにより形成する。この場合、上部電極を形成するためにＰＡＣＶＤを使用すると有利である、というのは、ＰＡＣＶＤにより低温処理が可能になるだけでなく、シリコン又はシリコン／ゲルマニウム合金にその場で不純物をドープすることができるという利点があるからである。
【００３１】
図１３に示すように、多くのエッチング孔７７をＳｉＯＮ層に、第６フォトマスク（図示せず）を使用し、その後エッチングを行なうことにより形成する、或いは選択エッチングにより形成する。開口７９をアンカービアリセスの底面に同様な方法で画定させて下敷き金属配線を露出させる。
【００３２】
図１４に示すように、アンカーパッド８１をアンカービアリセスに、第７フォトマスク（図示せず）を形成し、その後蒸着及びリフトオフを行なうことにより形成する。結果として得られるアンカーパッドは上部電極７５とボンディングパッド５５との間の電気接続を形成する。次に図１５に示すように、最終構造８３を、ポリイミド層５７を薬品によって除去することにより切り離す。
【００３３】
本明細書における示唆に従ってシリコン膜又はシリコン−ゲルマニウム膜を形成するために使用するＰＡＣＶＤプロセスのパラメータを調整して結果として得られる膜の結晶性を変えることができる。例えば、パルスガス導入方式を採用して、ＲＦ  ＭＥＭＳ及び他の種々のＭＥＭＳデバイスに使用するナノ結晶ＰＡＣＶＤシリコン膜を形成することができる。このようなナノ結晶膜は、その場で不純物をドープして低抵抗率の膜を形成する幾つかのプロセスにおいて特に有利である。
【００３４】
本明細書において記載するデバイス及び方法に関する理解は、本発明を制限するものではない次の実施例を参照することにより更に深めることができる。
（実施例１〜４２）
これらの実施例では、ＰＡＣＶＤを使用してシリコンを基板の上に低温成長させることができる。
【００３５】
一連のシリコンウェハ基板を、ノベラス  コンセプト  ワン  プラズマＣＶＤ装置（サンノゼ（米国カリフォルニア州）に本拠を置くノベラスシステムズ社による市販製品を利用できる）の反応チャンバーに置く。このシステムには真空ポンプ及びガス流入口が設けられ、ガス流入口は、シランが前駆体として、そしてヘリウムがキャリアガスとして安定に流れるように適合させている。システムには、反応チャンバー内の温度を安定に維持する温度制御機構、及び調整可能な電力出力を有するマイクロ波電源も設けられる。前駆体及びキャリアガスの流量、マイクロ波電源のワット量、及び各実験に関する反応チャンバーの温度及び圧力は表１に示す通りである。
【００３６】
【表１】
2005534510.tif 000003
【００３７】
2005534510.tif 000004
【００３８】
2005534510.tif 000005
【００３９】
表１に示すデータから分かるように、堆積プロセスの諸パラメータを３５０℃を超えない温度範囲（ＲＦ  ＭＥＭＳスイッチの最大温度範囲）で変えて約１６０オングストローム／分〜約１０００オングストローム／分で変化する堆積速度を実現することができる。
堆積させるシリコンの膜厚は、約７００オングストローム〜約３５００オングストローム超で変化し、そして形成した層は低い残留応力を有する。これらの堆積速度及び膜厚は実用的なＭＥＭＳ形成プロセスに対して十分なレベルのものである。
【００４０】
堆積速度に対して温度、圧力、及びＲＦ電力が及ぼす効果という観点から、表１のデータから或るトレンドを認めることもできる。これらのトレンドを理解し易くするために、表１から選択されるデータポイントを図１６，１７にグラフで示す。ここで、図１６は堆積速度を温度の関数（圧力を２Ｔｏｒｒとする）として示し、そしてＲＦ電力が２００ワット及び４００ワットの場合のデータポイントを含んでいる。図１６に示すように、ＲＦ電力が堆積速度に大きく影響することが分かり、この場合、電力が大きくなると所与の温度における堆積速度が大きくなる。温度は、電力ほどではないが、所与のＲＦ電力での堆積速度に顕著に影響することがわかる。
【００４１】
図１７は、温度が３５０℃のときの反応チャンバーにおける堆積速度を圧力の関数として表わすグラフである。このグラフから分かるように、堆積速度はテスト対象範囲の圧力に対して直線的に変化する。
【００４２】
表１のデータを再度参照すると、堆積層のＳｉ−Ｈ結合の実効量から、シランを前駆体として使用するシリコン成長用のＰＡＣＶＤを使用してアモルファス水素化シリコン層を形成することが可能であることが分かる。アモルファス水素化シリコンは、処理の施されていないアモルファスシリコンの材料特性よりもはるかに良好な材料特性を有する、というのは、後者の欠陥密度が前者の欠陥密度よりも高く、かつこれらの欠陥が作用して捕捉電荷キャリアが容易に再結合するからである。従って、ＰＡＣＶＤをＭＥＭＳ形成に使用すると、プロセスによって可能になる低温からもたらされる利点よりも大きな利点がもたらされることが分かる。
【００４３】
これらの結果から、ＰＡＣＶＤを使用してＭＥＭＳ形成プロセスにおいてシリコンを実用的に達成できる速度で、かつ実現可能な膜厚に堆積させることができることが分かる。さらに、基板がこのプロセスにおいて晒される温度が十分に低いのでＰＡＣＶＤをＲＦ  ＭＥＭＳスイッチの形成に、又はＭＥＭＳ構造の形成に、後工程を含む従来のＣＭＯＳプロセスのどの時点でも使用することができる。また、ＰＡＣＶＤプロセスによって堆積するシリコンの物理特性は、電気特性の点で他の幾つかの方法により形成されるシリコン層よりも優れる。
（比較例１）
この比較例は、固体の上部金電極を有する形で作製されるスイッチの熱特性を示している。図１５に示すタイプで、図４〜１５に示す一般的な方法に従って形成されるスイッチを形成するが、上部電極が固体の金であり、かつ０．２ミクロンの厚さを有する点が異なる。金電極の弾性率及び熱膨張係数を求め（６０〜８０℃の範囲の温度で）、そして表２に示す。
（実施例４３〜４５）
次の実施例は、ＰＡＣＶＤにより形成したＲＦ  ＭＥＭＳの熱安定性を示している。
【００４４】
実施例４３では、スイッチを比較例１と同じように形成するが、金電極を０．３ミクロン厚さのアンドープシリコン電極で置き換える点が異なる。電極の弾性率及び熱膨張係数を再度求め、そして表２に示す。
【００４５】
実施例４４では、スイッチを比較例１と同じように形成するが、金電極を０．３ミクロン厚さを有し、ボロンをドープしたシリコン電極で置き換える点が異なる。電極の弾性率
及び熱膨張係数を再度求め、そして表２に示す。
【００４６】
実施例４５では、スイッチを比較例１と同じように形成するが、金電極を０．３ミクロン厚さを有し、リンをドープしたシリコン電極で置き換える点が異なる。電極の弾性率及び熱膨張係数を再度求め、そして表２に示す。
【００４７】
【表２】
2005534510.tif 000006
【００４８】
表２の結果から分かるように、実施例４３〜４５のスイッチの上の上部電極は金電極の熱膨張係数よりもずっと小さい熱膨張係数を有するので、実施例４３〜４５のスイッチの熱安定性が、比較例１のスイッチに比べて改善されていることが示される。実施例４３〜４５のスイッチの上の上部電極はかなり大きな弾性率も有するので、比較例１のスイッチの電極に比べて感度がかなり低くなっている。しかしながら、これらのパラメータ（弾性率及び感度）の両方がほとんどの用途における許容範囲に収まるので、これらの結果を最適化する必要は全くない。
【００４９】
図１８は、シリコンを金の替わりに図１２に示すタイプのスイッチに使用するときの作動電圧に及ぼす影響を示している。印加電圧の関数としてのビームの撓み（たわみ）を比較例１及び実施例４３のスイッチに関して測定した。この図に示されるように、実施例４３のスイッチに関する電圧５０〜５５Ｖに比べると、比較例１のスイッチに関する作動電圧（すなわち、信号ライン及び隣接電気コンタクトが互いに電気コンタクトするようになるのに必要な電圧）は約４６〜４８Ｖであるので、許容作動電圧を有するスイッチをシリコンをベースに形成することができることが分かる。作動電圧を少しだけ大きくする必要があるのは、シリコンの弾性率及び実施例４３のシリコン電極の厚さが、比較例１の金をベースとする電極に比べて大きいことに、少なくとも一部起因する。
【００５０】
本明細書では、ＭＥＭＳデバイスをシリコン又はシリコン／ゲルマニウム合金から形成する低温形成法について、ＣＭＯＳプロセスの後工程に組み入れることができ、かつセンサ及びアクチュエータを形成するために使用することができるこれらの材料に基づいてＭ
ＥＭＳ構造を形成する方法と一緒に説明してきた。ＲＦ  ＭＥＭＳデバイス及びその形成方法についても説明してきたが、この場合においては、上部電極及びカンチレバーアームの熱膨張係数（ＣＴＥ）が非常に近い値となるので、デバイスは先行技術のデバイスに比べて大きく改善された熱安定性を示す。
【００５１】
本発明に関する上の記述は例示であり、本発明を制限するためのものではない。従って、種々の追加、代替、及び変形を上述の実施形態に、本発明の技術範囲から逸脱しない範囲で行なうことができることが理解できるであろう。従って、本発明の技術範囲は添付の請求項に準拠して解釈されるべきものと考えられる。
【図面の簡単な説明】
【００５２】
【図１】先行技術によるＲＦ  ＭＥＭＳの平面図。
【図２】先行技術によるＲＦ  ＭＥＭＳの側面図。
【図３】本明細書に記載する方法を実施する際に使用するのに適するＰＡＣＶＤ反応装置を示す断面図。
【図４】本明細書に開示されたＲＦ  ＭＥＭＳの１つの可能な形成方法を示す断面図。
【図５】本明細書に開示されたＲＦ  ＭＥＭＳの１つの可能な形成方法を示す断面図。
【図６】本明細書に開示されたＲＦ  ＭＥＭＳの１つの可能な形成方法を示す断面図。
【図７】本明細書に開示されたＲＦ  ＭＥＭＳの１つの可能な形成方法を示す断面図。
【図８】本明細書に開示されたＲＦ  ＭＥＭＳの１つの可能な形成方法を示す断面図。
【図９】本明細書に開示されたＲＦ  ＭＥＭＳの１つの可能な形成方法を示す断面図。
【図１０】本明細書に開示されたＲＦ  ＭＥＭＳの１つの可能な形成方法を示す断面図。
【図１１】本明細書に開示されたＲＦ  ＭＥＭＳの１つの可能な形成方法を示す断面図。
【図１２】本明細書に開示されたＲＦ  ＭＥＭＳの１つの可能な形成方法を示す断面図。
【図１３】本明細書に開示されたＲＦ  ＭＥＭＳの１つの可能な形成方法を示す断面図。
【図１４】本明細書に開示されたＲＦ  ＭＥＭＳの１つの可能な形成方法を示す断面図。
【図１５】本明細書に開示されたＲＦ  ＭＥＭＳの１つの可能な形成方法を示す断面図。
【図１６】２つの異なる電力設定においてシリコンをＰＡＣＶＤにより堆積させるときの堆積速度を温度の関数として表わすグラフ。
【図１７】シリコンをＰＡＣＶＤにより堆積させるときの堆積速度を圧力の関数として表わすグラフ。
【図１８】金電極及びシリコン電極の両方を有するＭＥＭＳに関してビーム変形を印加電圧の関数として表わすグラフ。
【図１】
2005534510.tif 000007
【図２】
2005534510.tif 000008
【図３】
2005534510.tif 000009
【図４】
2005534510.tif 000010
【図５】
2005534510.tif 000011
【図６】
2005534510.tif 000012
【図７】
2005534510.tif 000013
【図８】
2005534510.tif 000014
【図９】
2005534510.tif 000015
【図１０】
2005534510.tif 000016
【図１１】
2005534510.tif 000017
【図１２】
2005534510.tif 000018
【図１３】
2005534510.tif 000019
【図１４】
2005534510.tif 000020
【図１５】
2005534510.tif 000021
【図１６】
2005534510.tif 000022
【図１７】
2005534510.tif 000023
【図１８】
2005534510.tif 000024
【国際調査報告】
2005534510.tif 000025
2005534510.tif 000026