(57)【要約】増幅器を備えて光ディスクを検出する光検出器（１）、スライサ（２−５）、及び、増幅されスライスされた検出信号の遅延差を検出する遅延差検出器（６）を備えている光ディスクシステムが、インバータ、ＯＲ、ＮＯＲ、ＡＮＤ、ＮＡＮＤのような組合せ論理回路（７，８）、及び、セット・リセット・フリップフロップのような順序論理回路（１１−１８）を備えている遅延線の無い遅延差検出器（６）を組み込むことにより改良される。従来技術の遅延線が無いので、上記遅延差検出器（６）は複雑度が低く、低コストであり、良好に集積化できる。立ち上がりエッジ間の遅延差を検出する第１の順序論理回路の対（１１，１２，１５，１６）と、立ち下がりエッジ間の遅延差を検出する第２の順序論理回路の対（１３，１４，１７，１８）とを導入することにより、両方の種類のエッジが使用され、時間ジッタの影響は一種類のエッジのみが使用される状況よりも小さくなる。上記遅延差検出器（６）は、順序論理回路出力信号を加算／減算するアナログ加算器／減算器（９）と、上記加算器／減算器（９）の前又は後に配置されたローパスフィルタ（１０）と、をさらに備えている。
2005535065.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクの少なくとも一部を検出し、応答として検出信号を発生する少なくとも一つの光検出器と、
検出信号を増幅する少なくとも一つの増幅器と、
増幅された検出信号をスライスする少なくとも一つのスライサと、
増幅されスライスされた検出信号の遅延差を検出する少なくとも一つの遅延差検出器と、
を備えている光ディスクシステムであって、
前記遅延差検出器は、遅延線の無い遅延差検出器であり、組合せ論理回路及び順序論理回路を備えていることを特徴とする光ディスクシステム。
【請求項２】
前記遅延差検出器は、立ち上がりエッジ間の遅延差を検出する第１の順序論理回路の対と、立ち下がりエッジ間の遅延差を検出する第２の順序論理回路の対と、を備えていることを特徴とする請求項１に記載の光ディスクシステム。
【請求項３】
前記遅延差検出器は、順序論理回路出力信号を加算／減算する少なくとも一つのアナログ加算器／減算器をさらに備えていることを特徴とする請求項２に記載の光ディスクシステム。
【請求項４】
前記遅延差検出器は、前記少なくとも一つのアナログ加算器／減算器の出力に接続された少なくとも一つのローパスフィルタを備えていることを特徴とする請求項３に記載の光ディスクシステム。
【請求項５】
前記遅延差検出器は、少なくとも一つの順序論理回路と前記少なくとも一つのアナログ加算器／減算器との間に位置する少なくとも一つのローパスフィルタを備えていることを特徴とする請求項３に記載の光ディスクシステム。
【請求項６】
光ディスクの少なくとも一部を検出し、応答として検出信号を発生する少なくとも一つの光検出器と、検出信号を増幅する少なくとも一つの増幅器と、増幅された検出信号をスライスする少なくとも一つのスライサと、増幅されスライスされた検出信号の遅延差を検出する少なくとも一つの遅延差検出器と、を備えている光ディスクシステムにおいて使用する遅延差検出器であって、
遅延線が無く、組合せ論理回路及び順序論理回路を備えていることを特徴とする遅延差検出器。
【請求項７】
前記遅延差検出器は、立ち上がりエッジ間の遅延差を検出する第１の順序論理回路の対と、立ち下がりエッジ間の遅延差を検出する第２の順序論理回路の対と、を備えていることを特徴とする請求項６に記載の遅延差検出器。
【請求項８】
前記遅延差検出器は、順序論理回路出力信号を加算／減算する少なくとも一つのアナログ加算器／減算器をさらに備えていることを特徴とする請求項７に記載の遅延差検出器。
【請求項９】
光ディスクの少なくとも一部を検出するステップと、
応答として検出信号を発生するステップと、
検出信号を増幅するステップと、
増幅された検出信号をスライスするステップと、
増幅されスライスされた検出信号の遅延差を検出するステップと、
を含む、光ディスクシステムにおいて使用する方法あって、
前記遅延差を検出するステップは、遅延線を用いないステップであり、組合せ回路処理及び順序論理回路処理のサブステップを含むことを特徴とする方法。
【請求項１０】
前記遅延差を検出するステップは、立ち上がりエッジ間の遅延差を検出するサブステップと、立ち下がりエッジ間の遅延差を検出するサブステップと、を含むことを特徴とする請求項９に記載の方法。
【請求項１１】
前記光検出器は、前記光ディスクからデータを読み出す前記検出信号を発生させるトラック方向に対して４５±（０−４０）度の範囲の角度で傾斜して配置された分割線によってセグメント化された複数台のサブ検出器を備えていることを特徴とする請求項１に記載の光ディスクシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクの少なくとも一部を検出し、応答として検出信号を発生する少なくとも一つの光検出器と、検出信号を増幅する少なくとも一つの増幅器と、増幅された検出信号をスライスする少なくとも一つのスライサと、増幅されスライスされた検出信号の遅延差を検出する少なくとも一つの遅延差検出器と、を備えている光ディスクシステムに関する。
【０００２】
本発明は、また、光ディスクの少なくとも一部を検出し、応答として検出信号を発生する少なくとも一つの光検出器と、検出信号を増幅する少なくとも一つの増幅器と、増幅された検出信号をスライスする少なくとも一つのスライサと、増幅されスライスされた検出信号の遅延差を検出する少なくとも一つの遅延差検出器と、を備えている光ディスクシステムにおいて使用するための遅延差検出器、並びに、光ディスクの少なくとも一部を検出するステップと、応答として検出信号を発生するステップと、検出信号を増幅するステップと、増幅された検出信号をスライスするステップと、増幅されスライスされた検出信号の遅延差を検出するステップと、を含む、光ディスクシステムにおいて使用する方法に関する。
【０００３】
このような光ディスクシステムは、例えば、コンパクトディスクシステム、即ち、ＣＤの再生及び／又は記録を行うＣＤシステムであり、又は、例えば、デジタル多用途ディスクシステム、即ち、ＤＶＤの再生及び／又は記録を行うＤＶＤシステムであり、又は、ブルーレイディスクシステム、即ち、ＢＤシステム等である。
【背景技術】
【０００４】
従来技術の光ディスクシステムは、論文「ＤＶＤ−ＲＯＭ及びＭＯＶＩＥプレーヤのためのＢｉＣＭＯＳ  １Ｘ乃至５Ｘ結合アナログ・フロントエンドＩＣ（A BiCMOS 1X to 5X Combined Analog Frontend IC for DVD-ROM & MOVIE Players）」ＩＥＥＥ１９９８年カスタム集積回路会議（IEEE 1998 CUSTOM INTEGRATED CIRCUITS CONFERENCE）１４．６．１頁乃至１４．６．４頁又は３３３頁乃至３３６頁から公知となっている。
【０００５】
この論文の遅延差検出器は調整可能な遅延線を備えているが、これは、例えば、上記増幅器及びスライサと遅延差検出器とを光検出器集積回路上に集積化するときに不利である。この集積化は、（少なくとも二つの光検出器、又は、少なくとも二つのサブ検出器を有する少なくとも一つの光検出器を備えている）光検出器集積回路と遅延差検出器との間の伝送線の経路長差によって生じる遅延差を回避することが望ましい。
【非特許文献１】「ＤＶＤ−ＲＯＭ及びＭＯＶＩＥプレーヤのためのＢｉＣＭＯＳ  １Ｘ乃至５Ｘ結合アナログ・フロントエンドＩＣ（A BiCMOS 1X to 5X Combined Analog Frontend IC for DVD-ROM & MOVIE Players）」ＩＥＥＥ１９９８年カスタム集積回路会議（IEEE 1998 CUSTOM INTEGRATED CIRCUITS CONFERENCE）１４．６．１頁乃至１４．６．４頁又は３３３頁乃至３３６頁
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、特に、冒頭の段落で定義されるような、遅延差検出器が遅延線を全く必要としない光ディスクシステムを提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る光ディスクシステムは、遅延差検出器が遅延線の無い遅延差検出器であり、組合せ論理回路及び順序論理回路を備えていることを特徴とする。
【０００８】
組合せ論理回路及び順序論理回路を備えている上記遅延線の無い遅延差検出器を導入することにより、遅延差検出器は、増幅されスライスされた検出信号のどのような遅延差でも検出し、そのために組合せ論理回路及び順序論理回路のみを使用する。
【０００９】
本発明は、特に、光ディスクシステムにおいて、増幅されスライスされた検出信号は同じ周波数を有し、これは、複雑度が低い（また、遅延線の無い）遅延差検出器を使用することを可能にさせるという洞察に基づいており、特に、そのような複雑度が低い遅延差検出器は、例えば、インバータ、ＯＲ、ＮＯＲ、ＡＮＤ、ＮＡＮＤ等の組合せ論理回路、及び、例えば、セット・リセット・フリップフロップのような順序論理回路のみを使用して実現可能であるという基本的な考え方に基づいている。
【００１０】
本発明は、特に、遅延差検出器の複雑度が最も低い光ディスクシステムを提供するという課題を解決し、特に、そのような遅延差検出器が光検出器集積回路に良好に集積化可能である点において有利である。
【００１１】
請求項２に記載された本発明に係る光ディスクシステムの第１の実施の形態は、上記遅延差検出器が、立ち上がりエッジ間の遅延差を検出する第１の順序論理回路の対と、立ち下がりエッジ間の遅延差を検出する第２の順序論理回路の対とを備えている点において有利である。
【００１２】
上記第１の対及び上記第２の対を導入して２種類のエッジを使用することにより、時間ジッタの影響は、１種類のエッジのみが使用される状況よりも小さくなる。
【００１３】
請求項３に記載された本発明に係る光ディスクシステムの第２の実施の形態は、上記遅延差検出器が、順序論理回路出力信号を加算／減算する少なくとも一つのアナログ加算器／減算器を備えている点において有利である。
【００１４】
上記アナログ加算器／減算器を導入することにより、上記順序論理回路の対のそれぞれの順序論理回路の順序論理回路出力信号の間の差が確定され、上記差の合計が確定される。アナログ加算器／減算器は、例えば、電流を電圧に変換する抵抗器のような電流電圧変換器を用いるノード（ΣＩ＝０）の形式でもよい（上記順序論理回路出力が電流を発生する場合、又は、上記順序論理回路出力が電圧電流変換器に供給される電圧を発生する場合）。
【００１５】
請求項４に記載された本発明に係る光ディスクシステムの第３の実施の形態は、上記遅延差検出器が上記少なくとも一つのアナログ加算器／減算器の出力に接続された少なくとも一つのローパスフィルタを備えている点において有利である。
【００１６】
上記ローパスフィルタを上記遅延差検出器の端部に導入することにより、一つのローパスフィルタのみが必要とされる。
【００１７】
請求項５に記載された本発明に係る光ディスクシステムの第４の実施の形態は、上記遅延差検出器が、少なくとも一つの順序論理回路と上記少なくとも一つのアナログ加算器／減算器との間に位置する少なくとも一つのローパスフィルタを備えている点において有利である。
【００１８】
上記ローパスフィルタを順序論理回路とアナログ加算器／減算器との間に導入することにより、二つ以上のローパスフィルタが必要となり、各ローパスフィルタが個別の特性を獲得することが可能になる。
【００１９】
勿論、寄生容量のため、ローパスフィルタは固有に存在する。
【００２０】
尚、本発明に係る遅延差検出器は、従来技術の遅延差検出器よりも雑音に対して線形性がある（本発明に係る遅延差検出器においては、雑音はもはや遅延差の値をバイアスしない。）ことに注意する必要がある。後者の理由から、（遅延差検出器に前置された）雑音フィルタは実際に省略可能であり、これは遅延差検出器の複雑度をさらに低下させることになる。
【００２１】
請求項１１に記載された本発明に係る光ディスクシステムの第５の実施の形態は、上記光検出器が、上記光ディスクからデータを読み出す上記検出信号を発生させるトラック方向に対して４５±（０−４０）度の範囲の角度で傾斜して配置された分割線によってセグメント化された複数台のサブ検出器を備えている点において有利である。
【００２２】
傾斜した分割線を導入することにより、より高度のクロストーク抑制及びより大きい半径方向の傾斜マージンが得られ、最も重要な高周波信号のブーストが行われ、より高い信号対雑音比が得られる。
【発明を実施するための最良の形態】
【００２３】
本発明に係る遅延差検出器及び本発明に係る方法の実施の形態は、本発明に係る光ディスクシステムの実施の形態と対応する。
【００２４】
本発明の上記及びその他の特徴は、以下に記載される実施の形態を参照して明白になり解明されるであろう。
【００２５】
図１に示すように、光ディスクシステムは、四つのサブ検出器を備えている光検出器１を含み、各サブ検出器は、前置増幅器を介して回路２、３、４、５に接続されている。回路２、３、４、５の出力は、遅延差検出器６の入力に接続される。トラック方向は垂直である。
【００２６】
図２に示すように、遅延差検出器６は、回路２及び３から出力信号Ａ及びＢを受け取って、順序論理回路１１に供給される出力信号Ｓ１１及びＲ１１を発生し、順序論理回路１２に供給される出力信号Ｓ１２及びＲ１２を発生し、順序論理回路１３に供給される出力信号Ｓ１３及びＲ１３を発生し、順序論理回路１４に供給される出力信号Ｓ１４及びＲ１４を発生する組合せ論理回路７を備えている。遅延差検出器６は、回路４及び５から出力信号Ｃ及びＤを受け取って、順序論理回路１５に供給される出力信号Ｓ１５及びＲ１５を発生し、順序論理回路１６に供給される出力信号Ｓ１６及びＲ１６を発生し、順序論理回路１７に供給される出力信号Ｓ１７及びＲ１７を発生し、順序論理回路１８に供給される出力信号Ｓ１８及びＲ１８を発生する組合せ論理回路８をさらに備えている。
【００２７】
順序論理回路１１は、アナログ加算器／減算器９に供給される出力信号Ｑ１１（及び可能ならば反転出力信号）を発生し、順序論理回路１２は、アナログ加算器／減算器９に供給される出力信号Ｑ１２（及び可能ならば反転出力信号）を発生し、順序論理回路１３は、アナログ加算器／減算器９に供給される出力信号Ｑ１３（及び可能ならば反転出力信号）を発生し、順序論理回路１４は、アナログ加算器／減算器９に供給される出力信号Ｑ１４（及び可能ならば反転出力信号）を発生し、順序論理回路１５は、アナログ加算器／減算器９に供給される出力信号Ｑ１５（及び可能ならば反転出力信号）を発生し、順序論理回路１６は、アナログ加算器／減算器９に供給される出力信号Ｑ１６（及び可能ならば反転出力信号）を発生し、順序論理回路１７は、アナログ加算器／減算器９に供給される出力信号Ｑ１７（及び可能ならば反転出力信号）を発生し、順序論理回路１８は、アナログ加算器／減算器９に供給される出力信号Ｑ１８（及び可能ならば反転出力信号）を発生する。加算器／減算器９の出力は、ローパスフィルタ１０の入力に接続される。
【００２８】
上記組合せ論理回路７、８は、例えば、インバータ、ＯＲ、ＮＯＲ、ＡＮＤ、ＮＡＮＤ等を含み、上記順序論理回路は、例えば、セット・リセット・フリップフロップ等を含む。しかし、その他の種類の組合せ論理回路及びその他の種類の順序論理回路を除外することは意図されていない。
【００２９】
図２に示すように、遅延差検出器６は、遅延差を検出する二つの別個の検出器を備え、一般には少なくとも一つの検出器が存在するが、三つ又は四つ等の三つ以上の検出器が存在することを除外するものではない。
【００３０】
図１及び図２に示されるような本発明は、図３を参照すると、以下のように機能する。光検出器１は、四つのサブ検出器を含み、各サブ検出器は、その固有の前置増幅器を介してその固有の回路２−５に接続される。各回路２−５は、例えば、可変利得増幅器及びスライサを含み、増幅されスライスされた検出信号Ａ−Ｄを遅延差検出器６へ発生する。
【００３１】
遅延差検出器６において、組合せ論理回路７は、図３に示された上記増幅されスライスされた検出信号Ａ及びＢを受け取って、図３に示された順序論理回路１１に供給されるべき信号Ｓ１１及びＲ１１と、順序論理回路１２に供給されるべき信号Ｓ１２及びＲ１２とを発生する。Ｓ１１は、例えば、Ａを受け取るインバータ及びＢを受け取るインバータによって実現されるＡ’・Ｂ’と一致し（Ａ’及びＢ’は、それぞれＡ及びＢの反転値である）、上記インバータの出力はＡＮＤの入力に接続され、上記ＡＮＤの出力はＳ１１を供給する。Ｒ１１は、例えば、Ａと一致する。そのとき、順序論理回路１１の出力信号Ｑ１１は、幅ｆのパルスと一致する。Ｓ１２は、例えば、Ａを受け取るインバータ及びＢを受け取るインバータによって実現されるＡ’・Ｂ’と一致し（Ａ’及びＢ’はそれぞれＡ及びＢの反転値である）、上記インバータの出力はＡＮＤの入力に接続され、上記ＡＮＤの出力がＳ１２を供給する（信号Ｓ１１及びＳ１２が等しいので、上記インバータ及び上記ＡＮＤは両方の信号のために使用可能である）。Ｒ１２は、例えば、Ｂと一致する。そのとき、順序論理回路１２の出力信号Ｑ１２は、幅ｇのパルスと一致する。
【００３２】
加算器／減算器９は、両方の信号Ｑ１１とＱ１２との減算を行い、小さいパルスｄｘ＝ｇ−ｆ＝ｈ−ｉが得られ、この遅延差はＡ及びＢの立ち上がりエッジに基づいている。同じ方法により、遅延差ｄｙ＝ｋ−ｊ＝ｌ−ｍがＡ及びＢの立ち下がりエッジに基づいて得られる。立ち上がりエッジ間の遅延差を検出するために第１の順序論理回路の対（１１，１２，１５，１６）を使用し、立ち下がりエッジ間の遅延差を検出するために第２の順序論理回路の対（１３，１４，１７，１８）を使用することにより、即ち、両方の種類のエッジを使用することにより、時間ジッタの影響は、１種類のエッジのみが使用される状況よりも減少する。上記アナログ加算器／減算器９は、上記順序論理回路の対の各順序論理回路の順序論理回路出力信号間の差（小さいパルス）を確定し、上記差の合計（隣同士に位置する小さいパルス）を確定する。アナログ加算器／減算器は、例えば、電流を電圧に変換する抵抗器のような電流電圧変換器を伴うノード（ΣＩ＝０）の形式でもよい（上記順序論理回路出力が電流を発生する場合、又は、上記順序論理回路出力が電圧電流変換器に供給される電圧を発生する場合）。
【００３３】
上記ローパスフィルタは、隣同士に位置する上記小さいパルスをフィルタ処理し、上記光ディスクシステムを制御する制御信号を得る（トラック追従）。
【００３４】
順序論理回路１１及び１２は両方ともに、信号Ａ及びＢが両方ともに低くなったときに同時にセットされる。順序論理回路１１は信号Ａが高くなるときにリセットされる。順序論理回路１２は信号Ｂが高くなるときにリセットされる。また、順序論理回路１１及び１２は両方ともに、信号Ａ及びＢが両方ともに低くなったときに再びセットされ、以下同様である。
【００３５】
トラック方向が垂直方向であるとき、半径方向トラッキング誤差は、ＲＥ＝［Δτ（Ｂ，Ａ）＋Δτ（Ｄ，Ｃ）］／Ｔである。
【００３６】
本発明は、特に、光ディスクシステムにおいて、増幅されスライスされた検出信号は同じ周波数を有し、そのため複雑度が低い（また、遅延線の無い）遅延差検出器を使用することが可能になるという洞察に基づいており、特に、そのような複雑度が低い遅延差検出器は、例えば、インバータ、ＯＲ、ＮＯＲ、ＡＮＤ、ＮＡＮＤ等の組合せ論理回路、及び、例えば、セット・リセット・フリップフロップのような順序論理回路のみを使用して実現可能であるという基本的な考え方に基づいている。
【００３７】
本発明は、特に、遅延差検出器の複雑度が最も低い光ディスクシステムを提供するという課題を解決し、特に、そのような遅延差検出器が光検出器集積回路に良好に集積化可能であり、プログラマビリティをほとんど必要とせず、最小の電力損失で機能する点において有利である。
【００３８】
光検出器１は二つ、四つ又は六つ以上のサブ検出器を含み、上記前置増幅器は、上記サブ検出器又は上記回路２−５と一体化され又は省略される。差動型時間遅延差検出器６は、全体的又は部分的に回路２−５と一体化される。
【００３９】
要約すると、光ディスクを検出する光検出器１と、増幅器及びスライサ２−５と、増幅されスライスされた検出信号の遅延差を検出する遅延差検出器６と、を備えている光ディスクシステムは、インバータ、ＯＲ、ＮＯＲ、ＡＮＤ、ＮＡＮＤ等のような組合せ論理回路７、８、及び、例えば、セット・リセット・フリップフロップ等のような順序論理回路１１−１８を含む、遅延線の無い遅延差検出器６を組み込むことにより改良される。従来技術の遅延線が無いので、上記遅延差検出器６は、複雑度がより低くなり、低コストであり、良好に集積化可能である。立ち上がりエッジ間の遅延差を検出する第１の順序論理回路の対１１、１２、１５、１６と、立ち下がりエッジ間の遅延差を検出する第２の順序論理回路の対１３、１４、１７、１８とを導入することにより、両方の種類のエッジが使用され、時間ジッタの影響は、１種類のエッジのみが使用される状況よりも減少する。上記遅延差検出器６は、順序論理回路出力信号を加算／減算するアナログ加算器／減算器９と、上記加算器／減算器９の前又は後に位置するローパスフィルタ１０と、をさらに備えている。
【００４０】
好ましくは、光検出器１は、上記光ディスクからデータを読み出す上記検出信号を発生させるトラック方向に対して、４５±（０−４０）度の範囲の角度で傾斜させて配置された分割線によってセグメント化された、例えば、四つ以上の複数台のサブ検出器を備えている。即ち、上記分割線はトラック方向に対して、半径方向若しくは接線方向には配置されない。その結果として、（半径方向の１次（０，１）及び（０，−１）の０次（０，０）とのオーバーラップは、一部のサブ検出器領域の方により広く存在し、ＲＦデータ信号を取り出すために使用されるその他のサブ検出器領域にはそれ程広く存在しないので）より高度のクロストーク抑制及びより大きい半径方向の傾斜マージンが得られ、（接線方向の１次（１，０）及び（−１，０）の０次（０，０）とのオーバーラップは、一部のサブ検出器領域の方により広く存在し、その他のサブ検出器領域にはそれ程広く存在しないので）最も重要な高周波信号のブーストが行われ、（ＲＦデータ信号を作成するため、一部のサブ検出器領域の方をより広範囲に使用し、その他のサブ検出器領域をそれ程広範囲に使用せず、その結果として、光検出器全体の容量が低減されるので）より高い信号対雑音比が得られる。
【００４１】
米国特許公報第５，９０１，１２０号は、トラック方向に対して４５±２５度の範囲の角度で傾斜して配置された分割線によってセグメント化された四つのサブ検出器を備えている光検出器を開示することに注意する必要がある。しかし、これは単に移動する方向を検出するためであり、光ディスクからデータを読み出すためではない。
【図面の簡単な説明】
【００４２】
【図１】本発明に係る遅延差検出器を備えている、本発明に係る光ディスクシステムのブロック図である。
【図２】本発明に係る遅延差検出器回路のブロック図である。
【図３】本発明に係る遅延差検出器における二対の順序論理回路のタイミングチャートである。
【図１】
2005535065.tif 000003
【図２】
2005535065.tif 000004
【図３】
2005535065.tif 000005
【国際調査報告】
2005535065.tif 000006
2005535065.tif 000007