(57)【要約】  放出器(50、100)は、電子供給層(10)と、電子供給層(10)上に形成されたシリコンベースの誘電体層(20)とを有する。シリコンベースの誘電体層(20)は約５０ｎｍ（５００オングストローム）未満であることが好ましい。必要に応じて、電子供給層(10)上に絶縁体層(78)が形成され、その絶縁体層(78)はその中に画定された開口部を有し、その開口部内にシリコンベースの誘電体層(20)が形成される。シリコンベースの誘電体層(20)上に陰極層(14)が形成され、電子(16)および／または光子(18)からなるエネルギー放出物(22)のための表面が提供される。放出器(50、100)はアニーリング工程(120、122)にかけられ、それにより電子供給層(10)から陰極層(14)まで突き抜ける電子(16)の供給量を増加させることが好ましい。
2005515584.tif 000002
【特許請求の範囲】
【請求項１】
放出器（５０、１００）であって、
電子供給源（１０）と、
前記電子供給源上に配置された、シリコンベースの誘電体層（２０）と、および
前記シリコンベースの誘電体層上に配置された陰極層（１４）とを含み、
前記電子供給源、前記シリコンベースの誘電体層および前記陰極層が、アニーリング工程（１２０、１２２）にかけられている、放出器（５０、１００）。
【請求項２】
前記シリコンベースの誘電体層（２０）が、ＳｉＣ、ＳｉＮｘ、Ｓｉ３Ｎ４、ＳｉｘＮｙ、Ｆｙ−ＳｉＯｘおよびＣｙ−ＳｉＯｘからなるグループから選択される、請求項１に記載の放出器（５０、１００）。
【請求項３】
平方センチメートル当たり１×１０−２アンペアより高い放出電流を有する、放出されるエネルギーを与えるように動作することができる、請求項１に記載の放出器（５０、１００）。
【請求項４】
前記シリコンベースの誘電体層（２０）が、約２５ｎｍ〜約５００ｎｍ（２５０〜５０００オングストローム）の範囲内の厚みを有する、請求項１に記載の放出器（５０、１００）。
【請求項５】
集積回路（５２）であって、
基板（１０）と、
前記基板上に配置された請求項１に記載の放出器（５０、１００）と、および
前記放出器を有する前記基板上に形成された、前記放出器を動作させるための回路（７２）とを含む、集積回路（５２）。
【請求項６】
電子装置（９０）であって、
エネルギー（２２）を放出することができる請求項１に記載の放出器（５０、１００）と、および
前記放出されたエネルギーを受け取ることができ、前記放出されたエネルギーを受け取ることに応じて少なくとも第１の作用を生じさせ、前記放出されたエネルギーを受け取らないことに応じて第２の作用を生じさせることができる陽極構造（７６、４２、５８）とを含む、電子装置（９０）。
【請求項７】
前記電子装置が大容量記憶素子（図７）であり、前記陽極構造（５８）が記憶媒体であり、前記電子装置が、前記陽極構造上に生じた前記作用を検出するための読出し回路（６２）をさらに含む、請求項６に記載の電子装置（９０）。
【請求項８】
前記電子装置がディスプレイ装置（４４）であり、前記陽極構造（７６、４２）が、前記放出されたエネルギー（２２）を受け取ることに応じて視認可能な作用を生じさせるディスプレイ画面（４０）である、請求項６に記載の電子装置（９０）。
【請求項９】
前記ディスプレイ画面（４０）が、前記放出されたエネルギー（２２）を受け取ることに応じて、光子（１８）を放出するために動作可能な１つまたは複数の燐光体（４２）を含む、請求項８に記載の電子装置（９０）。
【請求項１０】
放出器（５０、１００）であって、
電子供給層（１０）と、
前記電子供給層上に形成され、その中に画定された開口部を有する絶縁体層（７８）と、
前記開口部において前記電子供給層上に形成され、さらに前記絶縁体層上にも配置されるシリコンベースの誘電体層（２０）と、および
前記シリコンベースの誘電体層上に形成された陰極層（１４）とを含み、
前記放出器がアニーリング工程（１２０、１２２）にかけられて、エネルギー放出（２２）のために前記電子供給層から前記陰極層まで突き抜ける電子の供給量が増加されている、放出器（５０、１００）。
【請求項１１】
前記電子放出物（２２）に加えて光子（１８）を放出することができる、請求項１０に記載の放出器（５０、１００）。
【請求項１２】
前記陰極層（１４）が、平方センチメートル当たり約０．０１アンペアより高い放出率を有する、請求項１０に記載の放出器（５０、１００）。
【請求項１３】
前記シリコンベースの誘電体層（２０）が、ＳｉＣ、ＳｉＮｘ、ＳｉｘＮｙ、Ｓｉ３Ｎ４、Ｆｙ−ＳｉＯｘおよびＣｙ−ＳｉＯｘからなるグループから選択される、請求項１０に記載の放出器（５０、１００）。
【請求項１４】
前記シリコンベースの誘電体層（２０）が、約２５ｎｍ〜約５００ｎｍ（２５０オングストローム〜約５０００オングストローム）の厚みを有する、請求項１０に記載の放出器（５０、１００）。
【請求項１５】
請求項１０に記載の放出器を含む集積回路（５２）と、および
前記放出器からの放出物を集束するための集束装置（３８、２８）とを含む、電子装置（５０、１００）。
【請求項１６】
電子供給源（１０）上に放出器（５０、１００）を形成するための方法であって、
前記電子供給源上に、半導体薄膜層（５２）を用いて、シリコンベースの誘電体放出器を形成するステップであって、前記薄膜層のうちの少なくとも１つが、５０ｎｍ（５００オングストローム）未満の厚みを有するシリコンベースの誘電体層（２０）として特徴付けられる薄膜である、ステップと、および
トンネル放出器のトンネル電流を増加させるために、処理された放出器（１２０、１２２）をアニールするステップとを含む、方法。
【請求項１７】
請求項１６に記載の工程によって形成される、放出器（５０、１００）。
【請求項１８】
前記シリコンベースの誘電体層（２０）を付着するステップが、ＳｉＣ、ＳｉＮｘ、ＳｉｘＮｙ、Ｓｉ３Ｎ４、Ｆｙ−ＳｉＯｘおよびＣｙ−ＳｉＯｘからなるグループからのシリコンベースの誘電体を付着するステップをさらに含む、請求項１６に記載の方法。
【請求項１９】
電子供給源（１０）上に放出器（５０、１００）を形成するための方法であって、
前記電子供給源（１０）上に配置された絶縁体層（７８）上にシリコンベースの誘電体層（２０）を付着するステップであって、前記絶縁体層が前記電子供給源への開口部を画定する、ステップと、
前記シリコンベースの誘電体層に接着するために導電層（８０、８２）を付着するステップと、
前記導電層上にパターニング層（１０４）を付着するステップと、
前記パターニング層および前記導電層内に、前記電子供給源への開口部（１０８）を形成するステップと、
前記導電層からリフトオフすることにより前記パターニング層（１０４）を除去するために、前記パターニング層（１０４）をエッチングするステップとを含む、方法。
【請求項２０】
トンネル電流を増加させるために、処理された放出器をアニールするステップ（１２０、１２２）さらに含む、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界放出素子に関する。特に、本発明は直接的なトンネル現象を利用するフラット電界放出用の放出器（emitter：エミッタ）と、電子装置におけるその使用方法とを対象とする。
【０００２】
発明の背景
ディスプレイまたは記憶装置のような他の電子装置のために有用な電子放出を生じさせるために、いくつかの異なる電界放出素子が提案され、実施されている。従来の電子管のような熱電子放出をともなう真空装置では、電子放出を生じさせるために、陰極表面を加熱する必要があった。電子は、真空空間において、電子を引き付けるために所定の電位になっている陽極構造に引き寄せられる。陰極線管のようなディスプレイ装置の場合、陽極構造は燐光体をコーティングされており、電子が燐光体に衝突する際に、光子が生成されて可視画像が生成されるようになっている。スピント先端構造体（先細りの先端構造体）のような冷陰極装置が、熱陰極技術の代わりになるものとして用いられてきた。しかしながら、信頼性を保持しながら、サイズを縮小し、いくつかのスピント先端構造体を集積化するのは困難であった。サイズが縮小されると、スピント先端構造体は、電子が衝突する際にイオン化される真空中の汚染物質からの損傷をさらに受けやすくなる。その際、イオン化された汚染物質はスピント先端構造体に引き付けられ、その先端構造体と衝突し、それにより、損傷を引き起こす。スピント先端構造体の寿命を延ばすために、真空空間は益々高い真空度を持たなければならない。より大きな放出表面を有するフラット放出器は、低真空度の要件で、高い信頼性で動作させることができる。しかしながら、応用形態によっては、従来のフラット放出器からの電流密度の量は役に立つほど十分には高くない場合もある。したがって、高エネルギーの電流密度を有し、低真空環境において高い信頼性で動作することもできるフラット放出器を形成することが必要とされている。
【０００３】
概要
放出器は、電子供給層と、電子供給層上に形成されたシリコンベースの誘電体層とを有する。シリコンベースの誘電体層は、約５０ｎｍ（５００オングストローム）よりも薄いことが好ましい。必要に応じて、絶縁体層が電子供給層上に形成され、その層内に、シリコンベースの誘電体層が形成される開口部が画定される。シリコンベースの誘電体層上に陰極層が形成され、電子および／または光子のエネルギー放出のための表面が提供される。その放出器はアニーリング工程にかけられ、それにより電子供給層から陰極層に突き抜ける電子の供給量を増加させることが好ましい。
【０００４】
好ましい実施形態および代替の実施形態の詳細な説明
本発明は、電子源と平坦な陰極表面との間に電界を生成するために、約２０ｎｍ〜約５００ｎｍ（２００〜５０００オングストローム）の十分な薄さを有するシリコンベースの誘電体層を用いることにより、平方センチメートル当たり高いレベルの放出電流を提供する電界放出用の放出器を対象とする。従来のフラット放出器タイプの素子は、表面積の平方センチメートル当たりの放出電流が低く、それゆえいくつかの応用形態では用いることができなかった。本発明は、適当な欠陥を有するシリコンベースの誘電体の薄い堆積物を用いて、誘電体内の欠陥を通して電子源と陰極表面との間で電子が突き抜けることができる障壁を形成する。そのような材料を用いることにより、放出電流は平方センチメートル当たり１０ｍＡ、１００ｍＡまたは１Ａより大きくすることができ、それは、従来のフラット放出器技術の放出電流よりそれぞれ１桁、２桁または３桁大きい。実際の放出率は、シリコンベースの誘電体層に用いられる材料のタイプおよび厚みに関する設計上の選択に依存する。電子放出に加えて、本発明は、本発明を組み込む放出器のためのさらなる用途を提供する光子放出を生じさせることもできる。本発明のさらなる利点および特徴は、本発明、その形成方法および種々の用途に関する以下の説明において、さらに明らかになるであろう。
【０００５】
この説明の図面において、放出器構成要素の種々の部品は、一定の縮尺で描かれていない。本発明のより明確な例示と理解を提供するために、ある特定の寸法が他の寸法に対して誇張されている。例示するために、本明細書に示される実施形態は、深さおよび幅を有する種々の領域を用いて２次元の図面で示される。これらの領域は、１つの素子の単一のセルの一部分のみを示しているにすぎず、そのような素子は３次元の構造で構成された複数のそのようなセルを含むことができることは理解されたい。したがって、これらの領域は、実際のデバイス上に製作される場合には、長さ、幅および深さを含む３次元を有するであろう。
【０００６】
さらに、本発明の一態様は、それが従来の集積回路薄膜技術を用いて製作され得ることである。工程ステップのうちのいくつかを実行するために、いくつかの異なる技術が存在しており、それらは当業者によって入れ替えられ得る。たとえば、特に言及されない限り、材料の堆積は、数例を挙げると、蒸着、スパッタリング、化学蒸着法、分子線エピタキシ、光化学蒸着法、低温光化学蒸着法、およびプラズマ堆積のようないくつかの工程のうちの１つによって行うことができる。さらに、可能なエッチング技術のうちのいくつかを挙げると、ウエットエッチング、ドライエッチング、イオンビームエッチング、反応性イオンエッチング、および円筒型プラズマエッチングや平面プラズマエッチングのようなプラズマエッチングなどのいくつかの異なるエッチング技術が存在する。実際に用いられる技術の選択は、数ある中でも、用いられる材料およびコストの判断基準に依存する。
【０００７】
図１は、電子源１０を含む、電子放出および光子放出のための放出器素子５０、好ましくはフラット放出器の例示的な図である。電子源１０の上には、シリコンベースの誘電体層２０がある。シリコンベースの誘電体層２０は、ＳｉＮｘ、Ｓｉ３Ｎ４（ＲＩ〜２．０）、ＳｉｘＮｙ（ｘ：ｙ＞３／４、ＲＩ〜２．３）およびＳｉＣのようなシリコンベースの誘電体から形成されることが好ましい。また、シリコンベースの誘電体層２０として、Ｆｙ−ＳｉＯｘおよびＣｙ−ＳｉＯｘが利用できるものと考えられる。シリコンベースの誘電体層は約５０ｎｍ（５００オングストローム）の厚みを有することが好ましく、その厚みは、約２５ｎｍ〜約５００ｎｍ（２５０〜５０００オングストローム）の範囲内にあり、たとえば５０ｎｍ（５００オングストローム）またはそれ未満であることが好ましい。選択される厚みは、シリコンベースの誘電体層が耐えることができなければならない電界強度と、所望の放出器の放出電流とを決定する。シリコンベースの誘電体層２０の上に配置されるのは、陰極層１４であり、その陰極層１４は、プラチナ、金、モリブデン、イリジウム、ルテニウム、タンタル、クロムあるいは他の屈折性材料またはその合金のような薄膜導体であることが好ましい。他の陰極層を用いることもでき、当業者には知られている。陰極層の厚みは３ｎｍ〜１５ｎｍ（３０〜１５０オングストローム）であることが好ましい。放出器電圧Ｖｅ（約３〜１０Ｖ）を有する電圧源２４が陰極層１４およびコンタクト１２を介して電子源１０に印加されるとき、基板１０（電子供給源）から陰極層１４まで電子が突き抜ける。シリコンベースの誘電体層２０内の欠陥のために、電子が通り抜ける電界は種々のギャップで中断されており、陰極層１４の表面からの電子放出物１６は従来の設計よりも大きくなる。また、電子放出物１６とともに光子放出物１８も生じ、放出器５０からのエネルギー放出物２２が形成される。
【０００８】
種々の厚みに関して、電界は以下のように計算される。
【０００９】
【数１】
2005515584.tif 000003
【００１０】
ただし、ｔｔｈｉｃｋｎｅｓｓはシリコンベースの誘電体層２０の厚みである。たとえば、Ｖｅ＝１０Ｖの場合、シリコンベースの誘電体層の厚みが５０ｎｍ（５００オングストローム）の場合には、電界は２×１０６Ｖ／ｍに等しい。ある特定の炭素ベースの誘電体の最小厚は、その誘電体強度に依存するであろう。
【００１１】
シリコンベースの誘電体層２０は、プラズマ化学蒸着法（ＰＥＣＶＤ）を用いて堆積されることが好ましい。シリコンベースの誘電体層としてシリコンベースの誘電体を用いることにより、材料全体にわたって欠陥領域が実現され、電子源１０と陰極層１４との間に生成される電界によって、種々の欠陥を通してトンネル現象が生じる。
【００１２】
図２は、図１の放出器５０に関する用途の例示的な図である。この応用形態では、電子放出物１６は静電集束装置またはレンズ２８によって集束されており、その装置またはレンズ２８は、レンズ２８の集束効果を変更するように調整され得る所定の電圧に設定される導体内のアパーチャとして例示される。レンズ２８は、所望の集束効果を生成するために、２つ以上の導体層から形成され得ることは当業者には理解されよう。電子放出物１６はレンズ２８によって集束され、陽極構造３０上に集束されたビーム３２になる。陽極構造３０は陽極電圧Ｖａ（２６）に設定され、その大きさは、目的とする用途、および陽極構造３０から放出器５０までの距離に応じて、応用形態毎に変更される。たとえば、陽極構造３０が記憶装置のための記録可能な媒体である場合、Ｖａは５００〜１０００Ｖになるように選択され得る。レンズ２８は、そのアパーチャ内に電界３４を形成することにより電子放出物１６を集束する。Ｖｅから適切な電圧に設定されることにより、放出器５０から放出される電子はアパーチャの中央に向けられ、その後さらに陽極構造３０に引き寄せられて、集束されたビーム３２が形成される。
【００１３】
図３は、ピクセルグループのアレイ内に形成される多数の集積された放出器１００を含む集積回路５２を有するディスプレイ４０の例示的な実施形態である。集積放出器１００は、光子放出物１８、すなわち可視光源を放出し、それは、画像として視認可能である集束されたビーム３２へと光学レンズ３８で集束される。光学レンズ３８は、放出器から放出される電子を捕捉するために、酸化インジウムスズのような透明な導電性表面をコーティングされることが好ましい。
【００１４】
図４は、集積回路５２の例示的な実施形態であり、それは少なくとも１つの集積放出器１００を含むが、アレイに構成される複数の集積放出器１００を含むことが好ましい。放出器制御回路７２が集積回路５２上に集積化され、少なくとも１つの集積放出器１００を動作させるために使用される。
【００１５】
図５は、集積放出器１００およびレンズアレイ４８を含む集積回路５２の例示的な実施形態である。集積回路５２は、薄膜導電層のような、好ましくは高濃度にドープされたシリコンまたは導電性材料である導電性基板１０上に形成されており、その基板は電子源を提供する。基板１０の上には、シリコンベースの誘電体層２０が配置され、その層は、約２５ｎｍ〜約５００ｎｍ（２５０オングストローム〜５０００オングストローム）の厚み、好ましくは約５０ｎｍ（５００オングストローム）の厚みを有するが、応用形態によっては約２５ｎｍ〜約７５ｎｍ（２５０オングストローム〜７５０オングストローム）の厚みがさらに好ましい場合もある。半導体薄膜材料からなる種々の層が、基板１０上に付着され、エッチングされて、集積放出器１００が形成される。シリコンベースの誘電体層２０上に配置されるのは、陰極層１４であり、その陰極層は好ましくは、プラチナ、金、モリブデン、イリジウム、ルテニウム、タンタル、クロムあるいは他の屈折性材料またはその合金からなる薄膜導電層である。陰極層１４は陰極表面を形成し、その表面から、電子および光子の形のエネルギーが放出される。従来の薄膜処理を用いてレンズアレイ４８が付着され、そのアレイは、導電層内に画定され、かつ集積放出器１００と位置合わせされ、そのエネルギーを集積放出器１００から陽極構造７６の表面上に集束するためのレンズ２８を含む。陽極構造７６は、集積回路５２からの目標とする距離７４に配置される。
【００１６】
図６は、本発明の集積放出器１００を用いるディスプレイ用途の別の実施形態である。この実施形態では、集積回路５２内に複数の放出器１００が配列されて、形成される。各放出器１００は、電子放出物１６または光子放出物１８の形のエネルギー放出物２２を放出する（図１を参照）。陽極構造、すなわちディスプレイ４０が、ディスプレイサブピクセル４２から構成されたディスプレイピクセル４４において、放出されたエネルギーを受け取る。ディスプレイサブピクセル４２は、エネルギー放出物２２の電子放出物１６が衝突する際に光子を生成する燐光体材料であることが好ましい。代案として、ディスプレイサブピクセル４２は、直に光子を視認するために、エネルギー放出物２２の光子放出物１８がディスプレイ４０を通過できるようにするための半透明の開口部とすることができる。
【００１７】
図７は、記憶装置における集積放出器１００の別の用途である。この例示的な実施形態では、複数の集積放出器１００を有する集積回路（ＩＣ）５２は、集積放出器１００と位置合わせされた集束機構からなるレンズアレイ４８を有する。レンズアレイ４８を用いて、記録表面、すなわち媒体５８に影響を及ぼすために用いられる、集束されたビーム３２が生成される。媒体５８は、ＩＣ５２上の集積放出器１００に対して媒体５８を位置決めするムーバ５６に付着される。ムーバ５６は、その中に集積化されたリーダ回路６２を有することが好ましい。リーダ６２は、媒体５８への第１のオーミックコンタクト６４と、ムーバ５６、好ましくは半導体基板または導体基板への第２のオーミックコンタクト６６とを形成する増幅器６８として示される。集束されたビーム３２が媒体５８に衝突するとき、集束されたビームの電流密度が十分に高い場合には、媒体は相変化し、影響を受けた媒体領域６０が形成される。媒体５８の表面に低電流密度の集束されたビーム３２が加えられるとき、増幅器６８によって異なる電流量が検出され、リーダ出力７０が生成される。こうして、放出器５０からのエネルギーで媒体に影響を及ぼすことにより、媒体の構造的な相変化特性を用いて、媒体に情報が格納される。１つのそのような相変化材料はＩｎ２Ｓｅ３である。他の相変化材料も当業者には知られている。
【００１８】
図８は、陰極層１４内に放出器領域８４を含む集積放出器１００の本発明の例示的な実施形態の平面図である。陰極層１４は、絶縁体層７８上に配置された導電層８２に電気的に結合され、かつその上に配置される。集積放出器１００は、好ましくは円形として示されるが、他の形状を用いることもできる。円形は、その形状内に不連続なエッジがないので、生成される電界がより均一になるという点で好ましい。
【００１９】
図９は、９−９軸に沿って見た図８に示された集積放出器１００の例示的な実施形態の断面図である。基板１０、好ましくは導電層または高濃度にドープされた半導体が、絶縁体層７８内に画定される開口部内と、絶縁体層７８の表面上とに配置されるシリコンベースの誘電体層２０への電子供給源を提供する。陰極層１４、好ましくは薄膜導電層が、シリコンベースの誘電体層２０上と、部分的に導電層８２上とに配置され、それにより導電層と電気的に接触する。必要に応じて、絶縁体層７８および導電層８２のために選択される特定の材料に応じて、導電層８２と絶縁体層７８との間に結合接触面を提供するために、接着層８０を追加することができる。
【００２０】
図１０は、マイクロプロセッサ９６と、マイクロプロセッサ９６に結合されるメモリ９８と、電子装置、すなわち記憶装置９４およびディスプレイ装置９２とを含むコンピュータ９０の例示的なブロック図である。電子装置はマイクロプロセッサ９６に結合される。マイクロプロセッサ９６は、メモリからの命令を実行することができ、メモリと、記憶装置９４およびディスプレイ装置９２のような電子装置との間でデータを転送することを可能にする。各電子装置は、本発明を組み込む放出器と、好ましくは放出器からの放出物を集束するための集束装置とを有する集積回路を含む。放出器は電子供給層を有し、その上には絶縁層が配置される。絶縁層はその中に画定された開口部を有し、その開口部内に、シリコンベースの誘電体層が電子供給層上に形成される。シリコンベースの誘電体層上には陰極層がある。放出器を含む集積回路はアニーリング工程にかけられ、それにより電子供給層から陰極層に突き抜けることができる電子の供給量を増加させることが好ましいが、それはオプションである。
【００２１】
図１１Ａ〜図１１Ｌは、本発明を組み込む放出器を形成するために用いられる例示的な工程ステップを示す。図１１Ａでは、誘電体またはフォトレジストのマスク１０２が基板１０、好ましくはシリコン半導体基板に付着されるが、基板１０は導電性の薄膜層または導電性基板とすることができる。基板１０は約１００〜０．０００１Ω・ｃｍの面積抵抗を有することが好ましい。
【００２２】
図１１Ｂでは、絶縁体層７８が、好ましくは、基板１０がシリコン基板である場合にフィールド酸化膜成長によって形成される。必要に応じて、絶縁体層７８は、他の酸化物、窒化物、あるいは従来の半導体工程を用いて単独で、または組み合わせて堆積または成長される他の従来の誘電体から形成され得る。絶縁体層７８は、マスク１０２によって覆われる領域を除く基板上に形成される。マスク１０２によって画定される領域、それゆえ絶縁体層７８内に結果として生じる空隙、または画定された開口部は、マスク１０２が除去された後に形成される集積放出器１００の場所と形状を決定する。
【００２３】
図１１Ｃでは、シリコンベースの誘電体層２０が基板１０および絶縁体層７８上に付着される。シリコンベースの誘電体層２０は、プラズマ化学蒸着法（ＰＥＣＶＤ）を用いて付着されることが好ましい。他の堆積技術も当業者には知られている。シリコンベースの誘電体層２０は、ＳｉＣ、ＳｉＮｘ、Ｓｉ３Ｎ４（ＲＩ〜２．０）またはＳｉｘＮｙ（ｘ：ｙ＞３／４、ＲＩ〜２．３）であることが好ましい。必要に応じて、シリコンベースの誘電体層２０のために適した材料として、Ｆｙ−ＳｉＯｘおよびＣｙ−ＳｉＯｘも考えられる。シリコンベースの誘電体層２０は、約２５ｎｍ〜約５００ｎｍ（２５０〜５０００オングストローム）の厚さであることが好ましい。
【００２４】
図１１Ｄでは、シリコンベースの誘電体層２０上にオプションの接着層８０が付着される。後に付着される導電層８２（図１１Ｄを参照）が金から形成されるときには、接着層８０はタンタルであることが好ましい。接着層は従来の堆積技術を用いて付着されることが好ましい。接着層は、約１０ｎｍ〜約２０ｎｍ（１００〜２００オングストローム）の厚さであることが好ましい。
【００２５】
図１１Ｅでは、基板１０上に先に付着された層、たとえば使用されるなら接着層８０上に導電層８２が付着される。導電層は従来の堆積技術を用いて形成されることが好ましい。導電層は、約５０ｎｍ〜約１００ｎｍ（５００〜１０００オングストローム）の厚さの金であることが好ましい。
【００２６】
図１１Ｆでは、導電層８２上にパターニング層１０４が付着され、その中に開口部が形成され、集積放出器を形成するためのエッチング領域が画定される。パターニング層１０４は約１μｍ厚のポジ型フォトレジスト層であることが好ましい。
【００２７】
図１１Ｆでは、ウエットエッチング工程を用いて、パターニング層１０４の開口部内の導電層８２内に開口部を形成することが好ましい。通常、そのエッチングは、図示されるように等方性エッチングプロファイル１０６を生成し、導電層の一部がパターニング層１０４の下側でアンダーカットされる。使用されるウエットエッチング工程は、接着層８０が用いられる場合には、その接着層８０とは反応せず、エッチング材料が基板１０に達するのを防ぐことが好ましい。必要に応じて、ドライエッチング工程を用いて、導電層８２をエッチングすることができる。
【００２８】
図１１Ｇでは、接着層８０と反応するドライエッチング工程を用いて、異方性プロファイル１０８を生成することが好ましい。
【００２９】
図１１Ｉでは、リフトオフ工程を用いて、パターニング層１０４が除去される。低温プラズマを用いて、パターニング層１０４内の有機材料を反応性エッチングおよび灰化することが好ましい。平面プラズマエッチング工程において用いられるガスは、酸素であることが好ましい。処理された基板１０はチャンバ内に配置され、酸素が導入され、エネルギー源によって励起されて、プラズマ場が生成される。プラズマ場は、高エネルギー状態へと酸素を付勢して、それによりパターニング層１０４の成分が酸化されてガスになり、そのガスが真空ポンプによってそのチャンバから除去される。
【００３０】
必要に応じて、プラズマリフトオフ工程の代わりに、ウエットリフトオフ工程を用いることができる。処理された基板１０は、パターニング層１０４を膨張させ、除去することになる溶媒内に浸漬される。
【００３１】
図１１Ｊは、処理された基板１０の表面上に陰極層１４を付着したことを示す。陰極層１４はプラチナのような薄膜金属層であることが好ましく、約５ｎｍ〜約２５ｎｍ（５０〜２５０オングストローム）の厚みを有することが好ましい。陰極層１４のために、数例を挙げると、金、モリブデン、イリジウム、ルテニウム、タンタル、クロムあるいは他の屈折性材料またはその合金などの他の金属を用いることができる。シリコンベースの誘電体層２０上に配置された陰極層１４は、放出器チャンバ１１４内に放出器表面８６を形成する。
【００３２】
図１１Ｋは、陰極フォトレジスト層１１６の付着を示しており、基板１０上に多数の放出器を分離するために陰極層１４がエッチングされることになる開口部を画定するように陰極フォトレジスト層が付着され、パターニングされている。図１１Ｌは、エッチングされ、陰極フォトレジスト１１６が除去された後の陰極層１４を示す。放出器チャンバ１１４内には放出器表面８６がある。結果として生じた構造の例示的な平面図が、図８に示される。放出器表面８６は第１の領域を有する。放出器チャンバ１１４は、接着層８０内において概ね平行な側壁を有する、放出器表面８６に界接する第１のチャンバセクションを有する。放出器チャンバ１１４は、第２の領域を有する開口部に向かって広がる側壁を有する導電層８２に形成された第２のチャンバセクションを有する。第２の領域は第１の領域よりも大きい。陰極層１４は、放出器表面８６上と、放出器チャンバ１１４の第１のセクションおよび第２のセクションの側壁上とに配置される。集積回路薄膜技術を用いて放出器を製作することにより、その放出器は、従来の集積回路上に見られる従来の能動回路とともに集積化され得る。放出器を含む集積回路は、前述したように、ディスプレイ装置または記憶装置に使用され得る。製作後に、放出器はアニーリング工程にかけられ、放出器からの放出の量を増加させることが好ましい。
【００３３】
図１２Ａおよび図１２Ｂは、本発明を具現化する放出器の放出電流容量を増加させるために用いられる例示的なアニーリング工程のチャートである。また、アニーリング工程は、放出器がより長持ちできるようにすることにより、素子の歩留まりと品質も高める。アニーリング工程は、数ある利点の中でも、異なる金属の接触抵抗を低減し、それにより放出器に流れる電流を増加することに役立つ。
【００３４】
図１２Ａでは、第１の熱プロファイル１２０が、本発明を組み込む放出器を含む処理された基板が最初に１０分以内に約４００℃の温度まで高められ、その後、３０分間、この温度に保持されることを示す。その後、処理された基板は、約５５分かけて、ゆっくり室温（約２５℃）まで冷却される。図１２Ｂでは、第２の熱プロファイル１２２が、本発明を組み込む放出器を含む処理された基板が１０分以内に約６００℃の温度まで加熱されて、約３０分間、この温度に保持されることを示す。その後、処理された基板は、約１００分かけて、室温まで徐々に冷却される。上昇温度および冷却の速度は、上述の例示的な工程から変更されることができ、それでも依然として本発明の思想および範囲を満たすことができることは当業者には理解されよう。本発明を組み込む少なくとも１つの放出器を含む基板をアニールすることにより、放出器のいくつかの特性が改善される。
【図面の簡単な説明】
【００３５】
【図１】本発明を組み込むトンネル放出器の例示的な図である。
【図２】図１のトンネル放出器を用いて集束された電子ビームを生成することを示す例示的な図である。
【図３】ディスプレイ装置を形成するためにいくつかのトンネル放出器および光学レンズを含む集積回路の例示的な図である。
【図４】多数のトンネル放出器および制御回路を組み込む集積回路の例示的なブロック図である。
【図５】トンネル放出器からのエネルギー放出物を集束するためのレンズを含む集積回路上のトンネル放出器の例示的な図である。
【図６】光子を生成または通過させる多数のトンネル放出器および陽極構造を含む集積回路から形成される例示的なディスプレイを示す図である。
【図７】書換え可能媒体に対して情報を読み出し、かつ記録するための多数のトンネル放出器を含む集積回路を組み込む例示的な記憶装置の図である。
【図８】例示的なトンネル放出器の平面図である。
【図９】図８に示されるトンネル放出器の例示的な断面図である。
【図１０】本発明のトンネル放出器を組み込む、電子装置、ディスプレイまたは記憶装置のうちの少なくとも１つを組み込むコンピュータの例示的なブロック図である。
【図１１Ａ】本発明のトンネル放出器を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｂ】本発明のトンネル放出器を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｃ】本発明のトンネル放出器を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｄ】本発明のトンネル放出器を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｅ】本発明のトンネル放出器を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｆ】本発明のトンネル放出器を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｇ】本発明のトンネル放出器を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｈ】本発明のトンネル放出器を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｉ】本発明のトンネル放出器を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｊ】本発明のトンネル放出器を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｋ】本発明のトンネル放出器を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１１Ｌ】本発明のトンネル放出器を形成するための例示的な工程において用いられる例示的なステップの図である。
【図１２Ａ】必要に応じて本発明のトンネル放出器を改善するために用いられる例示的なアニーリング工程のチャートである。
【図１２Ｂ】必要に応じて本発明のトンネル放出器を改善するために用いられる例示的なアニーリング工程のチャートである。
【図１】
2005515584.tif 000004
【図２】
2005515584.tif 000005
【図３】
2005515584.tif 000006
【図４】
2005515584.tif 000007
【図５】
2005515584.tif 000008
【図６】
2005515584.tif 000009
【図７】
2005515584.tif 000010
【図８】
2005515584.tif 000011
【図９】
2005515584.tif 000012
【図１０】
2005515584.tif 000013
【図１１Ａ】
2005515584.tif 000014
【図１１Ｂ】
2005515584.tif 000015
【図１１Ｃ】
2005515584.tif 000016
【図１１Ｄ】
2005515584.tif 000017
【図１１Ｅ】
2005515584.tif 000018
【図１１Ｆ】
2005515584.tif 000019
【図１１Ｇ】
2005515584.tif 000020
【図１１Ｈ】
2005515584.tif 000021
【図１１Ｉ】
2005515584.tif 000022
【図１１Ｊ】
2005515584.tif 000023
【図１１Ｋ】
2005515584.tif 000024
【図１１Ｌ】
2005515584.tif 000025
【図１２Ａ】
2005515584.tif 000026
【図１２Ｂ】
2005515584.tif 000027
【手続補正書】
【提出日】平成16年6月23日(2004.6.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
放出器（５０、１００）であって、
電子供給源（１０）と、
前記電子供給源上に配置されているシリコンベースの誘電体層（２０）と、および
前記シリコンベースの誘電体層上に配置されている陰極層（１４）とを含み、
前記電子供給源、前記シリコンベースの誘電体層および前記陰極層が、アニーリング工程（１２０、１２２）にさらされている、放出器（５０、１００）。
【請求項２】
前記シリコンベースの誘電体層（２０）が、ＳｉＣ、ＳｉＮｘ、Ｓｉ３Ｎ４、ＳｉｘＮｙ、Ｆｙ−ＳｉＯｘおよびＣｙ−ＳｉＯｘからなるグループから選択される、請求項１に記載の放出器（５０、１００）。
【請求項３】
平方センチメートル当たり１×１０−２アンペアより高い放出電流を有する、放出エネルギーを与えるように動作可能な、請求項１に記載の放出器（５０、１００）。
【請求項４】
前記シリコンベースの誘電体層（２０）が、約２５ｎｍ〜約５００ｎｍ（２５０〜５０００オングストローム）の範囲内の厚みを有する、請求項１に記載の放出器（５０、１００）。
【請求項５】
集積回路（５２）であって、
基板（１０）と、
前記基板上に配置されている請求項１に記載の放出器（５０、１００）と、および
前記放出器を有する前記基板上に形成されている前記放出器を動作させるための回路（７２）とを含む、集積回路（５２）。
【請求項６】
電子装置（９０）であって、
エネルギー（２２）を放出することができる請求項１に記載の放出器（５０、１００）と、および
前記放出エネルギーを受け取ることができ、前記放出エネルギーを受け取ることに応じて少なくとも第１の作用を生じさせ、前記放出エネルギーを受け取らないことに応じて第２の作用を生じさせることができる陽極構造（７６、４２、５８）とを含む、電子装置（９０）。
【請求項７】
前記電子装置が大容量記憶素子（図７）であり、前記陽極構造（５８）が記憶媒体であり、前記電子装置が、前記陽極構造上に生じた前記作用を検出するための読出し回路（６２）をさらに含む、請求項６に記載の電子装置（９０）。
【請求項８】
前記電子装置がディスプレイ装置（４４）であり、前記陽極構造（７６、４２）が、前記放出エネルギー（２２）を受け取ることに応じて視認可能な作用を生じさせるディスプレイ画面（４０）である、請求項６に記載の電子装置（９０）。
【請求項９】
前記ディスプレイ画面（４０）が、前記放出エネルギー（２２）を受け取ることに応じて、光子（１８）を放出するために動作可能な１つまたは複数の燐光体（４２）を含む、請求項８に記載の電子装置（９０）。
【請求項１０】
放出器（５０、１００）であって、
電子供給層（１０）と、
前記電子供給層上に形成され、その中に画定された開口部を有する絶縁体層（７８）と、
前記開口部において前記電子供給層上に形成され、さらに前記絶縁体層上にも配置されているシリコンベースの誘電体層（２０）と、および
前記シリコンベースの誘電体層上に形成されている陰極層（１４）とを含み、
前記放出器がアニーリング工程（１２０、１２２）にさらされて、エネルギー放出（２２）のために前記電子供給層から前記陰極層まで突き抜ける電子の供給量が増加されている、放出器（５０、１００）。
【請求項１１】
前記電子放出物（２２）に加えて光子（１８）を放出することができる、請求項１０に記載の放出器（５０、１００）。
【請求項１２】
前記陰極層（１４）が、平方センチメートル当たり約０．０１アンペアより高い放出率を有する、請求項１０に記載の放出器（５０、１００）。
【請求項１３】
前記シリコンベースの誘電体層（２０）が、ＳｉＣ、ＳｉＮｘ、ＳｉｘＮｙ、Ｓｉ３Ｎ４、Ｆｙ−ＳｉＯｘおよびＣｙ−ＳｉＯｘからなるグループから選択される、請求項１０に記載の放出器（５０、１００）。
【請求項１４】
前記シリコンベースの誘電体層（２０）が、約２５ｎｍ〜約５００ｎｍ（２５０オングストローム〜約５０００オングストローム）の厚みを有する、請求項１０に記載の放出器（５０、１００）。
【請求項１５】
請求項１０に記載の放出器を含む集積回路（５２）と、および
前記放出器からの放出物を集束するための集束装置（３８、２８）とを含む、電子装置（５０、１００）。
【請求項１６】
電子供給源（１０）上に放出器（５０、１００）を形成するための方法であって、
前記電子供給源上に、半導体薄膜層（５２）を用いて、シリコンベースの誘電体放出器を形成するステップであって、前記薄膜層のうちの少なくとも１つが、５０ｎｍ（５００オングストローム）未満の厚みを有するシリコンベースの誘電体層（２０）として特徴付けられる薄膜である、ステップと、および
トンネル放出器のトンネル電流を増加させるために、処理された放出器（１２０、１２２）をアニールするステップとを含む、方法。
【請求項１７】
請求項１６に記載の工程によって形成される、放出器（５０、１００）。
【請求項１８】
前記シリコンベースの誘電体層（２０）を付着するステップが、ＳｉＣ、ＳｉＮｘ、ＳｉｘＮｙ、Ｓｉ３Ｎ４、Ｆｙ−ＳｉＯｘおよびＣｙ−ＳｉＯｘからなるグループからのシリコンベースの誘電体を付着するステップをさらに含む、請求項１６に記載の方法。
【請求項１９】
電子供給源（１０）上に放出器（５０、１００）を形成するための方法であって、
前記電子供給源（１０）上に配置されている絶縁体層（７８）上にシリコンベースの誘電体層（２０）を付着するステップであって、前記絶縁体層が前記電子供給源への開口部を画定する、ステップと、
前記シリコンベースの誘電体層に接着するために導電層（８０、８２）を付着するステップと、
前記導電層上にパターニング層（１０４）を付着するステップと、
前記パターニング層および前記導電層内に、前記電子供給源への開口部（１０８）を形成するステップと、
前記導電層からリフトオフすることにより前記パターニング層（１０４）を除去するために、前記パターニング層（１０４）をエッチングするステップとを含む、方法。
【請求項２０】
トンネル電流を増加させるために、処理された放出器をアニールするステップ（１２０、１２２）さらに含む、請求項１９に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
図１は、電子源１０を含む、電子放出および光子放出のための放出器素子５０、好ましくはフラット放出器の例示的な図である。電子源１０の上には、シリコンベースの誘電体層２０がある。シリコンベースの誘電体層２０は、ＳｉＮｘ、Ｓｉ３Ｎ４（ＲＩ〜２．０）、ＳｉｘＮｙ（ｘ：ｙ＞３／４、ＲＩ〜２．３）およびＳｉＣのようなシリコンベースの誘電体から形成されることが好ましい。また、シリコンベースの誘電体層２０として、Ｆｙ−ＳｉＯｘおよびＣｙ−ＳｉＯｘが利用できるものと考えられる。シリコンベースの誘電体層は約５０ｎｍ（５００オングストローム）の厚みを有することが好ましく、その厚みは、約２５ｎｍ〜約５００ｎｍ（２５０〜５０００オングストローム）の範囲内にあり、たとえば５０ｎｍ（５００オングストローム）またはそれ未満であることが好ましい。選択される厚みは、シリコンベースの誘電体層が耐えることができなければならない電界強度と、所望の放出器の放出電流とを決定する。シリコンベースの誘電体層２０の上に配置されるのは、陰極層１４であり、その陰極層１４は、プラチナ、金、モリブデン、イリジウム、ルテニウム、タンタル、クロムあるいは他の耐火性材料またはその合金のような薄膜導体であることが好ましい。他の陰極層を用いることもでき、当業者には知られている。陰極層の厚みは３ｎｍ〜１５ｎｍ（３０〜１５０オングストローム）であることが好ましい。放出器電圧Ｖｅ（約３〜１０Ｖ）を有する電圧源２４が陰極層１４およびコンタクト１２を介して電子源１０に印加されるとき、基板１０（電子供給源）から陰極層１４まで電子が突き抜ける。シリコンベースの誘電体層２０内の欠陥のために、電子が通り抜ける電界は種々のギャップで中断されており、陰極層１４の表面からの電子放出物１６は従来の設計よりも大きくなる。また、電子放出物１６とともに光子放出物１８も生じ、放出器５０からのエネルギー放出物２２が形成される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
図５は、集積放出器１００およびレンズアレイ４８を含む集積回路５２の例示的な実施形態である。集積回路５２は、薄膜導電層のような、好ましくは高濃度にドープされたシリコンまたは導電性材料である導電性基板１０上に形成されており、その基板は電子源を提供する。基板１０の上には、シリコンベースの誘電体層２０が配置され、その層は、約２５ｎｍ〜約５００ｎｍ（２５０オングストローム〜５０００オングストローム）の厚み、好ましくは約５０ｎｍ（５００オングストローム）の厚みを有するが、応用形態によっては約２５ｎｍ〜約７５ｎｍ（２５０オングストローム〜７５０オングストローム）の厚みがさらに好ましい場合もある。半導体薄膜材料からなる種々の層が、基板１０上に付着され、エッチングされて、集積放出器１００が形成される。シリコンベースの誘電体層２０上に配置されるのは、陰極層１４であり、その陰極層は好ましくは、プラチナ、金、モリブデン、イリジウム、ルテニウム、タンタル、クロムあるいは他の耐火性材料またはその合金からなる薄膜導電層である。陰極層１４は陰極表面を形成し、その表面から、電子および光子の形のエネルギーが放出される。従来の薄膜処理を用いてレンズアレイ４８が付着され、そのアレイは、導電層内に画定され、かつ集積放出器１００と位置合わせされ、そのエネルギーを集積放出器１００から陽極構造７６の表面上に集束するためのレンズ２８を含む。陽極構造７６は、集積回路５２からの目標とする距離７４に配置される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
図１１Ｊは、処理された基板１０の表面上に陰極層１４を付着したことを示す。陰極層１４はプラチナのような薄膜金属層であることが好ましく、約５ｎｍ〜約２５ｎｍ（５０〜２５０オングストローム）の厚みを有することが好ましい。陰極層１４のために、数例を挙げると、金、モリブデン、イリジウム、ルテニウム、タンタル、クロムあるいは他の耐火性材料またはその合金などの他の金属を用いることができる。シリコンベースの誘電体層２０上に配置された陰極層１４は、放出器チャンバ１１４内に放出器表面８６を形成する。
【国際調査報告】
2005515584.tif 000028
2005515584.tif 000029
2005515584.tif 000030