(57)【要約】３電極ＰＤＰは、第１及び第２の走査電極ＳＥｉ，ＣＥｉの間に実質的にサイン波形状の電圧ＶＳを供給する走査ドライバＳＤであって、実質的にサイン波形状の電圧ＶＳの振幅がプラズマセルＰＣｉｊを維持するのに十分大きいが、プラズマセルＰＣｉｊを点火するほどは大きくない走査ドライバＳＤを有する。データドライバＤＤは、プラズマセルＰＣｉｊにより生成される光の量を制御するために実質的にパルス形状の電圧ＶＤをデータ電極ＤＥｊに供給する。サイン波形状の電圧は、１つより上の安定な光出力レベルが得られるような所定の周波数を有し得る。
2005534988.tif 000002
【特許請求の範囲】
【請求項１】
実質的に平行に配された第１及び第２の走査電極と交差するデータ電極の交差部と関連するプラズマセルのマトリクスであって、前記第１及び第２の走査電極の２つの隣接する走査電極が同じプラズマセルと関連する当該プラズマセルのマトリクスと、
前記第１走査電極と第２の走査電極との間に実質的にサイン波形状の電圧を供給する走査ドライバであって、前記実質的にサイン波形状の電圧の振幅が既に点火されたプラズマセルを維持するのに十分大きいが、前記プラズマセルを点火するには十分大きくない当該走査ドライバと、
前記プラズマセルにより生成される光の量を制御するために実質的にパルス形状の電圧を前記データ電極に供給するデータドライバと
を有する３電極プラズマ表示パネル。
【請求項２】
前記実質的にサイン波形状の電圧が実質的に
（ｉ）光出力の第１のレベルを活性化する最大の値、又は
（ｉｉ）光出力の第２のレベルを活性化するゼロ交差
を持つ瞬間に前記実質的にパルス形状の電圧を供給するために前記データドライバを制御する制御器を更に有することを特徴とする請求項１記載の３電極プラズマ表示パネル。
【請求項３】
前記第１及び第２の走査電極が行方向に延在し、前記データ電極が列方向に延在すると共に、プラズマセルの選択されていない行に関する前記実質的にパルス形状の電圧の発生中に前記実質的にサイン波形状の電圧に走査パルス電圧を重畳するために前記走査ドライバを制御する制御器を更に有し、前記走査パルス電圧の振幅及び極性が、前記データ電極に存在する前記実質的にパルス形状の電圧のために前記プラズマセルの選択されていない行の前記プラズマセルの電荷の変化を防止するように選択されることを特徴とする請求項１記載の３電極プラズマ表示パネル。
【請求項４】
前記第１及び第２の走査電極が行方向に延在し、前記データ電極が列方向に延在すると共に、プラズマセルの選択された行に関する前記実質的にパルス形状の電圧の発生中に前記実質的にサイン波形状の電圧に走査パルス電圧を重畳するために前記走査ドライバを制御する制御器を更に有し、前記走査パルス電圧の振幅及び極性が、前記データ電極に存在する前記実質的にパルス形状の電圧により前記プラズマセルの選択された行の前記プラズマセルの電荷の変化を可能にするように選択され、前記走査パルス電圧の振幅がプラズマセルの選択されていない行のプラズマセルの電荷の変化を防止するのに十分に低く選択されることを特徴とする請求項１記載の３電極プラズマ表示パネル。
【請求項５】
前記走査ドライバが、第１の実質的にサイン波形状の電圧を前記第１の走査電極に供給し、第２の実質的にサイン波形状の電圧を前記第２の走査電極に供給し、前記第１の実質的にサイン波形状の電圧と前記第２の実質的にサイン波形状の電圧とは１２０ないし１５０度の範囲内の位相シフトを持つことを特徴とする請求項１記載の３電極プラズマ表示パネル。
【請求項６】
前記データドライバが、当該プラズマ表示パネルにより表示されるべき入力ビデオ信号を受け取る入力部を有し、前記入力ビデオ信号はフィールド期間を有し、前記制御器が、
（ｉ）前記フィールド期間の開始時に全ての前記プラズマセルを点火する
（ｉｉ）前記フィールド期間中に所定の数のサブフィールドを生成する、及び
（ｉｉｉ）前記入力ビデオ信号に依存して前記サブフィールドの１つの間に光出力の前記第１のレベル又は光出力の前記第２のレベルを活性化する
ように前記走査ドライバ及び／又は前記データドライバを制御することを特徴とする請求項２記載の３電極プラズマ表示パネル。
【請求項７】
前記データドライバが、当該プラズマ表示パネルにより表示されるべき入力ビデオ信号を受け取る入力部を有し、前記入力ビデオ信号はフィールド期間を有し、前記制御器が、
（ｉ）前記フィールド期間の開始時に全ての前記プラズマセルをオフにする
（ｉｉ）前記フィールド期間中に所定の数のサブフィールドを生成する、及び
（ｉｉｉ）前記入力ビデオ信号に依存して前記サブフィールドの間に光出力の前記第１のレベル又は光出力の前記第２のレベルを活性化する
ように前記走査ドライバ及び／又は前記データドライバを制御することを特徴とする請求項２記載の３電極プラズマ表示パネル。
【請求項８】
前記走査ドライバが、共振インダクタと、一方では２つの制御可能な電子スイッチの直列装置と他方では第１及び第２の直流電源供給電圧部の直列装置との並列な装置とを有し、前記２つの制御可能な電子スイッチの接合部は前記第１の走査電極の少なくとも１つに結合され、前記第１及び第２の直流電源供給電圧部の接合部は前記第２の走査電極の少なくとも１つに結合され、前記共振インダクタは前記２つの制御可能な電子スイッチの前記接合部と前記第１及び第２の直流電源供給電圧部の前記接合部との間に結合されたことを特徴とする請求項１記載の３電極プラズマ表示パネル。
【請求項９】
前記走査ドライバが、
前記第１の走査電極の少なくとも１つと前記第２の走査電極の少なくとも１つとの間に結合された共振インダクタと、
前記第１の走査電極の少なくとも１つに結合された制御可能な電子スイッチと、
前記第２の走査電極の少なくとも１つに結合された直流電源供給電圧部と
を有することを特徴とする請求項１記載の３電極プラズマ表示パネル。
【請求項１０】
請求項１記載のプラズマ表示パネルを有するＰＤＰ装置。
【請求項１１】
平行に配された第１及び第２の走査電極を横切るデータ電極の交差部と関連するプラズマセルのマトリクスであって、前記第１及び第２の走査電極の２つの隣接するものが同じプラズマセルと関連するプラズマセルのマトリクスを有する３電極プラズマ表示パネルを駆動する方法であって、
振幅が既に点火されたプラズマセルを維持するのに十分大きいが、前記プラズマセルを点火するには十分大きくない前記第１及び第２の走査電極の間の実質的にサイン波形状の電圧を供給し、
前記プラズマセルにより生成される光の量を制御するために実質的にパルス形状の電圧を前記データ電極に供給する
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３電極プラズマ表示パネル（ＰＤＰとも言う。）、そのようなＰＤＰを有するＰＤＰ装置及びそのようなＰＤＰを駆動する方法に関する。
【背景技術】
【０００２】
既知の３電極ＰＤＰは、列方向に延在するアドレス又はデータ電極と、行方向に延在し、平行に配された第１及び第２の走査電極とを有し、アドレス電極と走査電極との交差部に関連するプラズマセルのマトリクスを得ている。上記第１及び第２の走査電極は、それぞれ走査電極及び共通電極と呼ばれることも多い。そこで、以下において走査電極という用語が用いられる場合は常に、第１及び第２の両方の走査電極のことを意味する。
【０００３】
通常、グレースケール表示を得るために、１フィールドが幾つかのサブフィールドを有するサブフィールドアドレッシング方式が与えられる。各サブフィールドは、アドレス期間とサスティン期間とを有している。アドレス期間中、第１及び第２の走査電極の隣接するものに適当な電圧を供給することによりプラズマセルの行が１行ずつ選択される。（選択時における）データ電極の電圧はプラズマセルの選択された行に蓄積される電荷を決定する。次のサスティン期間中、全てのプラズマセルにサスティン電圧が供給される。前のアドレス期間中に蓄積された電荷は、サスティン期間にプラズマセルが光を生成するか否かを決定する。
【０００４】
最も最近の利用可能なＰＤＰでは、サスティン電圧は矩形パルスにより構成されている。通常、これらの電圧パルスは約１５０ないし２００ボルトの振幅、約３００ナノ秒持続するスロープ及び約５０ないし２５０ｋＨｚの繰り返し周波数を有する。これらの矩形パルスは大きなマージン及び高い放電効率を与えるが、大量の電磁妨害（ＥＭＩとも言う。）が生成される。その結果、ＥＭＩを許容可能なレベルまで低下させるために煩雑な手段が必要とされる。
【０００５】
ＵＳ−Ａ−５，６７４，５３３公報及びＵＳ−Ｂ−６，３６９，５１４公報の両方に、３電極ディスプレイ及びその駆動方式が開示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、より少ないＥＭＩしか生じないＰＤＰを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の観点は、請求項１に記載されているＰＤＰを提供する。本発明の第２の観点は、請求項１０に記載されているそのようなＰＤＰを有するＰＤＰ装置を提供する。本発明の第３の観点は、請求項１１に記載されているＰＤＰの駆動方法を提供する。従属請求項において有利な形態が規定されている。
【０００８】
本発明による３電極ＰＤＰは、サスティン中／フレーム時間の少なくとも一部の間に、第１及び第２の走査電極の間に実質的にサイン波形状の電圧を供給する走査ドライバを有している。上記実質的にサイン波形状の電圧の振幅は、プラズマセルを維持（sustain）するのに十分大きいが、プラズマセルを点火するには小さすぎる。データドライバは、プラズマセルにより生成される光の量を制御するために実質的にパルス形状の電圧をデータ電極に供給する。
【０００９】
（点火されたプラズマセルを維持することが可能である）上記実質的にサイン波形状の電圧のかなり大きい振幅が、上記実質的にパルス形状の電圧かなり小さい振幅を可能にする。プラズマセルの状態を変えるために、かなり小さい補足（supplemental）電圧しか必要とされない。
【００１０】
簡単にするために、上記実質的にサイン波形状の電圧をサイン波とも言い、上記実質的にパルス形状の電圧をパルスとも言う。サイン波は、正確に代数的なサイン波である必要はなく、代数的なサイン波に類似している波形は、従来技術の矩形パルスと比較してＥＭＩをかなり低くする。これは、特に一度に１つのラインに関してアドレスが起こり、ディスプレイ全体に関してサスティンが生じるような場合である。
【００１１】
請求項２に記載されている形態では、サイン波に対するパルスの発生の瞬間が、セルがスイッチングする状態を決定する。プラズマセルのオン及びオフの状態のみを生成することができる通常の矩形パルス駆動と比較して、本発明のこの形態により得られる２つの異なる光レベルは、同数のサブフィールドにおいてより多数のグレーレベルを可能にする。また、サスティン中にプラズマセルの状態を変化させることが可能である。上記実質的にパルス形状の電圧は、プラズマセルを維持するのに十分大きい振幅を持つ実質的にサイン波形状の電圧の間に供給される。従って、請求項２に記載されている形態は、ＰＤＰの真のアドレスホワイトサスティン駆動を提供する。これは、プラズマセルのサスティンの前のアドレスに関して時間が無駄にされないために、ＰＤＰのより高い光出力が可能であるという利点を有する。
【００１２】
請求項３に記載されている形態では、行の１つにおいてプラズマセルを選択する可能性を規定している。重畳された走査パルス電圧を伴う実質的にサイン波形状の電圧が供給される行のプラズマセルは、走査パルス電圧の極性及び振幅がデータ電極に供給される実質的にパルス形状の電圧を補償するように選択されるので、アドレスされない。重畳された走査パルス電圧を伴わない実質的にサイン波形状の電圧が供給される行のプラズマセルは、データ電極に供給される実質的にパルス形状の電圧のためにアドレスされる。
【００１３】
請求項４に記載されている形態では、行の１つにおいてプラズマセルを選択する他の可能性を規定している。重畳された走査パルス電圧を伴わない実質的にサイン波形状の電圧が供給される行のプラズマセルは、データ電極に供給される実質的にパルス形状の電圧のためにアドレスされない。これは、実質的にパルス形状の電圧の振幅があまりにも小さすぎてプラズマセルを選択することができないように選択されるからである。重畳された走査パルス電圧を伴う実質的にサイン波形状の電圧が供給される行のプラズマセルは、走査パルス電圧の極性及び振幅が、合計の電圧がプラズマセルを選択するのに十分大きいようにデータ電極に供給される実質的にパルス形状の電圧に加えるよう選択されるので、アドレスされる。
【００１４】
請求項５に記載されている形態では、第１の走査電極に供給される実質的にサイン波形状の電圧及び第２の走査電極に供給される実質的にサイン波形状の電圧が、約１２０ないし１５０度の範囲内において互いに対して位相シフトされている。これは、データ電極に供給される実質的にパルス形状の電圧のより小さい振幅が可能であり、生成されるＥＭＩの量を減少させるという利点を有する。
【００１５】
請求項６に記載されている形態は、３レベル（オフ、第１の光レベル、第２の光レベル）駆動と組み合わせられた所謂クリアアドレッシング方式を提供する。この組み合わせは、通常の２レベル（オフ、オン）駆動のクリアアドレッシング方式よりも思いもよらず多数のグレーレベルを与える。
【００１６】
請求項７に記載されている形態は、３レベル駆動と組み合わせられた逆クリアアドレッシング方式を提供する。この組み合わせは、通常の２レベル駆動の逆クリアアドレッシング方式よりも思いもよらず多数のグレーレベルを与える。
【００１７】
請求項８に記載されている形態は、２つの制御可能な電子スイッチを伴う回路を提供する。この形態では、電力が直流電源供給部から引き出される。
【００１８】
請求項９に記載されている形態は、実質的にサイン波形状の電圧を生成するための単一の制御可能な電子スイッチを伴う回路を提供する。この形態では、電力は直流電源供給部ではなく共振回路から引き出され、実質的にサイン波形状の電圧の勾配の立ち上がり及び降下は、同じ形状を有しておらず、回路は、２つの制御可能な電子スイッチを伴う回路ほど高価ではない。
【００１９】
本発明のこれらの観点及びその他の観点は、以下に説明される実施の形態から明らかであり、以下に説明される実施の形態を参照して理解されるであろう。
異なる図面において、同一の参照符号は同一の機能を果たす同一の構成要素を示している。
【発明を実施するための最良の形態】
【００２０】
図１は、プラズマ表示装置のブロック図を示している。
【００２１】
このプラズマ表示装置は、プラズマ表示パネル（ＰＤＰ）１と、データドライバＤＤと、通常走査電極ドライバと言う第１の走査ドライバＳＤ１及び通常共通電極ドライバと言う第２の走査ドライバＣＤを有する走査ドライバＳＤと、制御器ＣＯと、波形生成器ＷＧとを有している。
【００２２】
既知の３電極プラズマ表示パネル１は、第１の走査電極ＳＥ１〜ＳＥｎ（他にＳＥｉとも言う。）と、第２の走査電極（電極がグループ又は全部のいずれかにおいて相互接続されているため共通電極とも言う。）ＣＥ１〜ＣＥｎ（他にＣＥｉとも言う。）と、データ電極ＤＥ１〜ＤＥｍ（他にＤＥｊとも言う。）と、プラズマセルＰＣ１１〜ＰＣｎｍ（他にＰＣｉｊとも言う。）とを有している。
【００２３】
第１の走査電極ＳＥｉと共通電極ＣＥｉとは実質的に平行に配されている。隣接する第１の走査電極ＳＥｉ及び共通電極ＣＥｉは同じプラズマセルＰＣｉｊに関連している。通常、各プラズマセルＰＣｉｊは物理的には分離しておらず、プラズマチャネルの各領域である。プラズマチャネルは、隣接する第１の走査電極ＳＥｉ及び共通電極ＣＥｉに関連している。プラズマセルＰＣｉｊを形成する領域は、隣接する第１の走査電極ＳＥｉ及び共通電極ＣＥｉと横切るデータ電極ＤＥｊとに関連している。データ電極ＤＥｊは、第１の走査電極ＳＥｉ及び共通電極ＣＥｉの両方に対して実質的に垂直に配されている。
【００２４】
第１の走査ドライバＳＤ１は、（波形生成器ＷＧから受け取られる）走査電圧ＶＳＣを第１の走査電極ＳＥｉに供給する。共通ドライバＣＤは、（波形生成器ＷＧから受け取られる）共通電圧ＶＣを共通電極ＣＥｉに供給する。第１の走査電極と第２の走査電極、すなわち共通電極との間の電圧ＶＳは、走査電圧ＶＳＣと共通電圧ＶＣとの差である。プラズマセルＰＣｉｊにわたって存在する電圧ＶＳは、パネル電圧ＶＳとも言われる。共通ドライバＣＤは、同じ共通電圧ＶＣを全ての共通電極ＣＥｉ又は共通電極ＣＥｉのグループに供給する。データドライバＤＤは、入力データＩＤを受け取り、データ電極ＤＥｊにデータ電圧を供給する。
【００２５】
制御器ＣＯは、入力データＩＤに属する同期信号ＳＹを受け取り、制御信号ＣＯ１を第１の走査ドライバＳＤ１に、制御信号ＣＯ２をデータドライバＤＤに、制御信号ＣＯ３を共通電極ドライバＣＤに、制御信号ＣＤ４を波形生成器ＷＧに供給する。この制御器ＣＯは、これらの回路により供給される信号及びパルスのタイミングを制御する。
【００２６】
以下において既知のプラズマ表示装置の動作が理解される。
【００２７】
プラズマ表示パネル１のアドレス期間中、プラズマ行が通常１つずつ点火される。点火されたプラズマ行は低いインピーダンスを有する。データ電極ＤＥｊのデータ電圧は、データ電極ＤＥｊ及び低インピーダンスのプラズマチャネルに関連するプラズマセルＰＣｉｊ（画素）のそれぞれにおける電荷の量を決定する。上記アドレス期間に続くサスティン期間中に光を生成するようにこの電荷によりあらかじめ調整された画素ＰＣｉｊは、該サスティン期間中に光を生成する。低いインピーダンスを持つプラズマチャネルは、他に（プラズマセル又は画素の）選択されたライン又は行とも言う。上記アドレス期間中、選択されたラインの画素ＰＣｉｊに蓄積されるべきデータ電圧は、データドライバＤＤにより１ラインずつ供給される。
【００２８】
サスティン期間中、第１の走査電極ドライバＳＤ１及び共通電極ドライバＣＤは、それぞれ、走査パルス及び共通パルスを全てのラインに供給する。点灯するように事前に充電された画素は、関連するプラズマセルＰＣｉｊが点火される毎に光を生成する。プラズマセルＰＣｉｊは、点火するように事前に充電され、関連する第１の走査電極ＳＥｉ及び共通電極ＣＥｉによりプラズマセルＰＣｉｊの両端に供給されるサスティン電圧が十分な量に達すると点火される。点火の数は、画素ＰＣｉｊにより生成される光の合計の量を決定する。
【００２９】
実際の実施においては、上記サスティン電圧は交互の極性の矩形パルスを有する。走査パルスと共通パルスとの間の電圧差は、光を生成するように事前に充電されたプラズマセルＰＣｉｊを点火し、光を生成しないように事前に充電されたプラズマセルＰＣｉｊを点火しないよう選択される。
【００３０】
本発明は、第１の走査電極ＳＥｉと第２の走査電極、すなわち共通電極ＣＥｉとの間のパネル電圧ＶＳが実質的にサイン波形状の電圧であるように走査電圧ＶＳＣ及び共通電圧ＶＣを与える波形生成器ＷＧに導かれる。上記実質的にサイン波形状の電圧ＶＳの振幅は、プラズマセルＰＣｉｊを維持するには十分に大きいが、プラズマセルＰＣｉｊを点火するには小さすぎる。データドライバＤＤは、プラズマセルＰＣｉｊにより生成される光の量を制御するために実質的にパルス形状の電圧ＶＤをデータ電極ＤＥｊに供給する。
【００３１】
（点火されたプラズマセルを維持することが可能である）実質的にサイン波形状の電圧ＶＳのかなり大きい振幅は、実質的にパルス形状の電圧ＶＤのかなり小さい振幅を可能にする。プラズマセルの状態を変化させるために小さい補足電圧のみしか必要としない。実質的にサイン波形状の電圧ＶＳ（及びパルス電圧ＶＤ）により生成されるＥＭＩの量は、従来技術において用いられる実質的に矩形波形状の電圧と比較してかなり小さい。
【００３２】
プラズマセルＰＣｉｊの両端の実質的にサイン波形状の電圧ＶＳは、実際には２つの別個の波形として生成される必要はない。上記波形生成器は電圧ＶＳを１つの波形として生成することが可能である。
【００３３】
各サブフィールドにおいて、まずプラズマセルＰＣｉｊが選択され（次のサスティン期間中に光を生成するか否かを前もって教えられる。）、その後、実質的にサイン波形状の電圧ＶＳを用いてＰＤＰが維持される既知のサブフィールド駆動を使用することが可能である。
【００３４】
実質的にサイン波形状の電圧ＶＳを用いてサスティン中にプラズマセルＰＣｉｊを選択することも可能である。そのようなアドレス及びサスティン駆動の形態は、請求項２、３及び４に記載されている。請求項２は、光出力の第１のＬ１と光出力の第２の量Ｌ２との間においてプラズマセルＰＣｉｊの状態を変化させること又は実質的にサイン波形状の電圧ＶＳによるサスティン中の同等の他の態様に向けられる。プラズマセルＰＣｉｊの状態は、データ電極ＤＥｊに適切な振幅及びタイミングを伴うパルス形状の電圧ＶＤを与えることが生じる瞬間を制御することにより変更される。請求項３及び４は、プラズマ画素の単一の行の選択に向けられる。又は、言い換えれば、データ電極ＤＥｊのパルス形状の電圧ＶＤは、単一の行のプラズマセルＰＣｉｊにのみ影響を及ぼす。これは、プラズマセルＰＣｉｊを１行ずつアドレスする（及び必要に応じてプラズマセルＰＣｉｊの状態を変更する）ＰＤＰのアドレス及びサスティン駆動を可能にする。上記ＰＤＰのアドレス及びサスティン駆動は、別個のアドレス期間がもはや必要とされず、例えば光の出力を増大するために用いられ得るかなりの量の時間が利用可能になる。
【００３５】
結論を言えば、最も最近の民生用のＰＤＰは、矩形波形状の電圧を用いて維持されている。これは、放電を生成し、光を発する端的なやり方である。矩形波形状の電圧の幾つかの利点は、走査電極及び共通電極に交互に印加される単に１つの電圧の使用並びにエレクトロニクスの開発がかなり容易なことである。達成されるサスティンマージンも非常に良好である。しかしながら、矩形波の欠点は、その急勾配の傾きがＥＭＩに関する幾つかの問題の原因であり、従ってＥＭＩのシールドが絶対的に必要なことである。ＰＤＰのコストの大部分は、（多くの場合政府の）制限範囲内において生成されるＥＭＩを保つために必要な対策により生じる。
【００３６】
本発明は、第１及び第２の走査電極ＳＥｉ、ＣＥｉの又はそれらの間における実質的にサイン波形状の電圧ＶＳの使用に導かれる。多くの変形例が可能であり、これらの全ての目的は通常の矩形波の急勾配の傾きを低減することである。これらの変形例は、用いられるサイン波ＶＳの周波数及びサイン波の頂上部において何らかの追加のステップが与えられるか否かのような幾つかの変数において見出される。データ電極ＤＥｊのパルス形状の電圧ＶＤはプラズマセルＰＣｉｊの状態（光無し、光有り）を決定する。走査電極ＳＥｉ、ＣＥｉの実質的にサイン波形状の電圧ＶＳ及びデータ電極ＤＥｊのパルス形状の電圧ＶＤの使用は、他にサイン波駆動と言われる。
【００３７】
通常、ＰＤＰは２枚のガラスのプレートにより構成されており、その間にネオン及びキセノンの混合物を有している。通常、走査電極ＳＥｉ及びＣＥｉは水平方向に延在し、データ電極ＤＥｊは鉛直方向に延在している。本発明によれば、２つの走査電極ＳＥｉ、ＣＥｉ及びデータ電極ＤＥｊは、プラズマセルＰＣｉｊにおいて点火し、紫外光を生成する放電を維持するために駆動される。この光が蛍光体にぶつかり、３原色の１つの可視光を順に発する。本発明による上記サイン波駆動及びその実施の形態は、６インチのテストパネルに関して実験で確認され、下記の表の特性を有している。これらの値は、フルサイズの４２インチの民生用パネルと非常に類似している。
【００３８】
【表１】
2005534988.tif 000003
【００３９】
以下に、ＰＤＰの壁電荷、発光電圧（fire voltage）及び最小サスティン電圧の定義が与えられる。
【００４０】
プラズマセル（他にセルとも言う。）ＰＣｉｊの壁電荷は、セルＰＣｉｊ内において起こる放電により生じる。放電のために、正及び負の粒子が形成される。これらの粒子はセルＰＣｉｊの壁面にくっつく傾向にあり、セルＰＣｉｊの両端に（余分な）電界が発生する。これらの粒子の寿命は、数１００ミリ秒までである。
【００４１】
発光電圧は、任意のセルＰＣｉｊの（スカラー）特性である。セルＰＣｉｊがオフ状態にあると、電流が流れず、光は発せられない。セルＰＣｉｊにわたる電圧が増大すると、電流の突然且つ鋭い増加が起こる。同時に発光が始まる。従って、発光電圧は、光が見られるまでセルＰＣｉｊの両端の電圧を増大させることによりかなり容易に決定され得る。複雑な波形では、前の放電からの壁電荷が観察される（外部から印加される）発光電圧に影響を及ぼすことに留意しなければならない。
【００４２】
一度セルＰＣｉｊがオン状態になると、交流駆動のプラズマディスプレイでは、導電を維持するために発光電圧よりも低い電圧で十分である。これは、セルＰＣｉｊの両端の必要な電界の一部を与える前の放電からの壁電荷のためである。従って、外部電圧が小さいほど、最小サスティン電圧はセルＰＣｉｊの次の放電に関して十分に大きい電界を確立することを必要とされる。
【００４３】
発光電圧とサスティン電圧との差は、サスティンマージンと呼ばれる。大きなサスティンマージンは、全ての画素に関して適切な電圧を伴う（大型）パネルを維持し、アドレスすることをより容易にするので、ＰＤＰの健全な特性である。
【００４４】
図２は、３つの安定な光レベル（光無し、光出力の第１及び第２の量）を説明するために、実質的にサイン波形状の電圧ＶＳの異なる振幅におけるプラズマセルＰＣｉｊの光出力を表すグラフを示している。
【００４５】
実質的にサイン波形状の電圧ＶＳの正しい周波数及び振幅におけるサイン波駆動は、マルチレベルの駆動方式を可能にするようであった。これは、通常の矩形波の動作とは反対に、画素が２つのみではなく３つの安定な状態を有していることを意味する。標準的な動作では、画素はオン又はオフのいずれか一方であるが、マルチレベルの駆動方式では、画素は暗い発光状態も有する。それぞれの発光状態は、データ電極ＤＥｊの数百ナノ秒の非常に短いパルスを用いてセルＰＣｉｊをアドレスすることにより選択され得る。画素は、実質的にサイン波形状の電圧ＶＳに関するパルスのタイミングに依存してハイモードからローモード及びローモードからハイモードにスイッチングされ得る。このスイッチングはサスティン中に行われ、従ってサブフィールドのようなセットアップは必要ではなく、新規のアドレッシング方式が可能である。
【００４６】
本発明の一実施の形態では、第１の走査電極ＳＥｉに供給される実質的にサイン波形状の電圧ＶＳＣ（他に第１のサイン波ＶＳＣとも言う。）及び第２の走査電極（すなわち共通電極）ＣＥｉに供給される実質的にサイン波形状の電圧ＶＣ（他に第２のサイン波ＶＣとも言う。）は、位相が逆である。きれいなサイン波形状の電圧からのわずかなずれが依然としてマルチレベルの効果を取り入れる。好ましい実施の形態では、第１及び第２のサイン波ＶＳＣ，ＶＣの振幅が等しい（これは実現が容易なためである。）が、これは本発明によるＰＤＰの動作に関して不可欠ではない。
【００４７】
サスティンモードにおいては、一方ではデータ電極ＤＥｊのパルスＶＤと他方では第１及び第２のサイン波ＶＳＣ，ＶＣとの間の位相は重要ではなく、これはアドレスモードにおいてもである。パルスをアドレスする際にのみ、データ電極ＤＥｊのパルスＶＤが第１の電極ＳＥｉの電圧ＶＳＣに関する位相に依存するが、パネル電圧ＶＳに関する位相にも依存する影響を及ぼすので、この位相は違いを作る。上記パネル電圧ＶＳは、第１の電極ＳＥｉの電圧ＶＳＣと共通電極ＣＥｉの電圧ＶＣとの電圧差として定義される。
【００４８】
図２では、光出力Ｌ１が、第１及び第２のサイン波ＶＳＣ，ＶＣの５０ｋＨｚの周波数におけるパネル電圧ＶＳの関数として示されている。周波数、パネル電圧ＶＳ及び光出力Ｌ１の絶対値は、用いられた６インチのテストパネルに関して有効であり、他のパネルに関しては異なる可能性がある。２つの異なる発光電圧が存在するようである。２２０ボルトのパネル電圧ＶＳの振幅において、パネルは単に１００Ｃｄ・ｍ−２の輝度を伴って（１により示されている）発光状態に留まる。そうではなく電圧ＶＳが減少する場合（２により示されている矢印）には、最小サスティン電圧に達するまで光のレベルはゆっくりと暗くなり、その後発光が止まる。サスティン電圧ＶＳが更に２４０ボルトまで増大すると、プラズマセルＰＣｉｊは約４００Ｃｄ・ｍ−２まで再度「点火」する（矢印３の縦方向の部分により示されている光出力の急勾配の上昇を参照）。この状況において電圧ＶＳを減少させると、突然最小サスティン電圧に達し、セルＰＣｉｊがオフになる前に光のレベルは約５００Ｃｄ・ｍ−２まで更に増大する（４により示されている矢印参照）。２１０ボルトの振幅を伴う電圧ＶＳにおけるセルＰＣｉｊの状態を考えると、３つの異なる光のレベルが得られる。セルの状態の履歴に依存して、約０、５０及び５００Ｃｄ・ｍ−２の光レベルが可能である。これが、プラズマセルＰＣｉｊの３つのレベルの動作である。
【００４９】
図３は、３つの安定なレベルの間においてプラズマセルＰＣｉｊの光出力を変化させる電圧マージンを表すグラフを示している。図３において、ＦＶＬＭにより示されているグラフは低い光出力モードの（他にローモード又は暗モードとも言う。）発光電圧であり、ＭＳＬＭにより示されているグラフは上記ローモードの最小サスティン電圧であり、ＦＶＨＭにより示されているグラフは高い光出力モードの（他にハイモード又は明モードとも言う。）発光電圧であり、ＭＳＨＭにより示されているグラフは上記ハイモードの最小サスティン電圧である。
【００５０】
用いられたテストパネルでは、低レベルモードに関する発光電圧及び最小サスティン電圧は、サスティン電圧ＶＳの周波数とはほとんど完全に無関係である。しかしながら、高レベルモードは、両方の電圧ＦＶＨＭ及びＭＳＨＭにおいて周波数Ｆの関数として非常に強い減少を示している。最小サスティン電圧ＭＳＨＭは、４０ｋＨｚの範囲にわたって約１００ボルト降下している。サスティンマージンはより高い周波数では一定のままである。
【００５１】
３つの別個の領域が区別され得る。
【００５２】
５０ｋＨｚ未満では、サイン波形状の電圧ＶＳをゼロから上昇させると、ＰＤＰのセルＰＣｉｊは暗い光レベルにおいて発光する。電圧ＶＳのより高い振幅では、全ての画素ＰＣｉｊが暗モードから明モードにスイッチングする。明モードの最小サスティン電圧ＭＳＨＭは暗レベルの最小サスティンレベルＭＳＬＭよりも高いので、電圧ＶＳの振幅が再度減少すると画素は暗モードに戻る。いったんこの最終電圧レベルが達せられると、全ての画素がオフになる。この周波数領域において３つの光のレベルは同時には存在しない。電圧ＶＳは、ローレベルモードの発光電圧よりも高い（オフ状態は存在しないことを意味する。）か、又はハイモードの最小サスティン電圧ＭＳＨＭよりも低い（ハイモードは存在しないことを意味する。）かのいずれか一方である。
【００５３】
７０ｋＨｚよりも高い場合には、明モードの発光電圧ＦＶＨＭは暗モードの発光電圧ＦＶＭＬと同じレベルまで低くなるので、サイン波形状の電圧ＶＳの振幅をゼロから増大させると、ＰＤＰのセルＰＣｉｊは明モードにおいて直接発光する。しかしながら、暗モードは依然として存在する。電圧ＶＳのより低い周波数においてＰＤＰを発光させることにより、セルＰＣｉｊはローレベルモードにおいて点火する。電圧ＶＳの振幅がハイレベルモードの発光電圧よりも低い値まで低減すると、電圧ＶＳの周波数はわずかに増大し得る。その際、このより高い周波数における暗レベルモードの最小サスティン電圧ＭＳＬＭは測定され得る。しかしながら、この煩雑な手順のために、実際の用途に関してローレベルモードは実在しないとみなされ得る。
【００５４】
５０ｋＨｚと７０ｋＨｚとの間の領域においてのみ、両方の発光電圧未満であり、両方の最小サスティン電圧よりも高い電圧／周波数のウィンドウが存在するので、真に３つのレベルの動作が実現され得る。セルＰＣｉｊの状態は、電圧ＶＳの適切な一連の振幅のシーケンスにより選択され得る。セルがオフ状態にあると仮定すると、セルは電圧ＶＳの振幅がハイモードの最小サスティン電圧ＭＳＨＭ未満に選択される状態のままである。電圧ＶＳの振幅を発光電圧ＦＶＬＭよりも高くし、再度元に戻すことにより、画素ＰＣｉｊは暗モードにスイッチングする。電圧ＶＳの振幅をハイモードの発光電圧ＦＶＨＭを横切るまで更に高く増大させ、その後発光電圧ＦＶＨＭと最小サスティン電圧ＭＳＨＭとの間のウィンドウに戻すことにより、画素ＰＣｉｊは明モードに変わり、明モードに留まる。
【００５５】
実際のＰＤＰパネルでは、前述した電圧レベルにおける幾つかの変形例が個々の画素ＰＣｉｊの間において存在する。必要な電圧レベルのこの許容範囲は、暗モードがアドレス可能であるウィンドウ（暗モードを活性にすることが可能であるが、明モードを活性にすることは可能ではない発光電圧ＦＶＬＭと発光電圧ＦＶＨＭとの間の領域、及び安定な暗モードを可能にする暗モードの発光電圧ＦＶＬＭと最小サスティン電圧ＭＳＬＭとの間の領域）を低くする。最適化されていないテストパネルでは、数ボルトの電圧マージンが存在するようであった。
【００５６】
マルチレベルのセットアップ内の異なるレベルの間においてスイッチングする可能性は、非常に重要である。異なる状態の間の移行を実現するための幾つかの選択の自由が存在するが、その中には他のものよりも各駆動方式における実現がより容易であるものもある。マルチレベルの効果のため、より少ないサブフィールドを伴うアドレッシング方式が用いられ得る。オン／オフセットアップにおける８つのサブフィールドは（バイナリのサブフィールドの重み付けを仮定すると）２５６グレーレベルの最大値を与えるが、３つのレベルのセットアップでは２４３グレーレベルに関して単に５つのサブフィールドが必要である。３変数を持つ（ternary）セットアップにおける８つのサブフィールドは５９０４９グレーレベルという非常に大きな量を与える。実際には、これらのグレーレベルの幾つかは互いにオーバーラップしている。
【００５７】
３レベルのやり方でセルＰＣｉｊをアドレスする第１の方法は、サスティン電圧ＶＳの振幅の変化による。図３に示されているように、各モードの間をスイッチングするための端的な方法が存在する。上記発光電圧及び最小サスティン電圧は両方のモードに関して異なるので、これはレベルを変化させるために活用され得る。周波数にかかわらず、電圧ＶＳの振幅が十分に増大するとパネルの全てのセルがハイレベルモードに達する。ローレベルモードが存在する周波数範囲では、全てのセルがオフ状態にあると仮定すると、それらはまずローレベルモードにおいて発光する。これは、サスティン電圧ＶＳの振幅を全てのセルＰＣｉｊを所望のモードにおいて発光させるのに十分に高く上昇させるか、又は電圧ＶＳの振幅をセルＰＣｉｊをオフにするのに十分に減少させる簡単な方法の概略を述べている。電圧ＶＳの振幅は、暗モードにおいてセルＰＣｉｊを発光させるためにほんのわずかに増大する。この方法は非常に容易であり、信頼性が高いが、１つの欠点を有している。全ての動作が単一のサスティンラインの全ての画素ＰＣｉｊに同時に与えられる。実際のアドレスは個々の画素ＰＣｉｊがアドレスされることを必要とし、専ら全部のラインに関して作用する方法は特別な状況、例えば全てのセルが同時に消去されるべきである場合の消去シーケンス等においてのみ有用である。他の選択の自由は、プライミングパルスであり、これもまた画素選択的ではない。全ての他の画像形成動作は単一の画素ＰＣｉｊに対して与えられるべきであり、これはデータ電極ＤＥｊである第３の電極を含む方法にほぼ自動的に導く。
【００５８】
セルＰＣｉｊの３レベルアドレッシング方式の第２の方法は、データ電極ＤＥｊの時宜を得たパルスＶＤを用いる。データ電極ＤＥｊのパルスＶＤは放電を引き起こし、セルＰＣｉｊに存在する壁電荷を変質させる。図５及び図７においては矩形パルスＶＤが示されているが、他の形状でも機能する。このパルスＶＤは、走査電極及び共通電極ＳＥｉ，ＣＥｉのサイン波形状のサスティン電圧ＶＳに対して振幅、持続時間及び開始の位相が変化し得る。データ電極ＤＥｊのパルスＶＤが放電を引き起こすか否か、セルＰＣｉｊの状態に何が起こったかは、パルスＶＤ自体だけではなく、パルスＶＤの前のセルＰＣｉｊの状態にも依存する。パルスＶＤを与えることの可能な結果は、何も起こらない、パルスＶＤの前のセルＰＣｉｊの状態にかかわらずセルＰＣｉｊがハイモードにスイッチングする、パルスＶＤの前のセルＰＣｉｊの状態にかかわらずセルＰＣｉｊがローモードにスイッチングする、パルスＶＤの前のセルＰＣｉｊの状態にかかわらずセルＰＣｉｊがオフにスイッチングする、ハイモード若しくはローモードのいずれかにおいてセルＰＣｉｊがオンにスイッチングする、又はパルスＶＤの前のセルＰＣｉｊの状態に依存してセルＰＣｉが各モード間をスイッチングする（例えば、ローモードのセルがハイモードにスイッチングする、ハイモードのセルがローモードにスイッチングする、又はセルがオン及びオフにスイッチングする。）である。
【００５９】
アドレスに必要な時間を最小限にするために、特に通常用いられるサブフィールド駆動方式においては、パルスＶＤの長さをできるだけ短く維持することが望ましい。分離したアドレス期間及びサスティン期間を伴う標準的なサブフィールド方式では、全フレーム時間の約５０〜７０％がアドレスのために用いられ、サスティン期間中の実際の発光のための時間はわずかしか残らない。この結果を十分に認識して、約１μｓの長さの矩形データパルスＶＤの結果が検討された。これらの範囲内において、パネル電圧ＶＳに対するパルスＶＤの振幅及び位相は依然として変化し得る。これらのパルスＶＤが何か影響を及ぼすか否かが図４及び図６に示されている。これらの両方の図では、データ電極ＤＥｊのあるパルスＶＤに正確に応答する画素ＰＣｉｊの割合が示されている。成功率が１００％に等しい場合にのみ、ＰＤＰ全体が正確に応答する。８ライン×２０列のセルＰＣｉｊの領域がこの実験に用いられた。図４及び図６の両方において、時間Ｔ（単位はマイクロ秒）が横軸に沿ってプロットされている。図示されている時点は、セルＰＣｉｊの両端のサイン波電圧ＶＳのゼロとの交点に対するデータ電極ＤＥｊのパルスＶＤの開始の瞬間である。図４及び図６の両方において、ＰＤＰパネルは、第１及び第２の両方の走査電極ＳＥｉ及びＣＥｉに関する連続するサイン波を用いて維持された。上記両方のサイン波の周波数は４０ｋＨｚ、ピークツーピーク電圧は２１０ボルトであり、これらは１８０度シフトした位相であった。データ電極ＤＥｊのパルスＶＤは、１マイクロ秒の持続時間の矩形パルスである。
【００６０】
図４は、走査電極ＳＥｉ及びＣＥｉの実質的にサイン波形状の電圧ＶＳＣ及びＶＣに対するデータ電極ＤＥｊの実質的にパルス形状の電圧ＶＤの発生の瞬間の、光出力の第２（Ｌ２）から第１（Ｌ１）の量への光出力の移行に及ぼす影響を表すグラフを示している。縦軸は成功率を％として示しており、従ってハイモードからローモードにスイッチングするセルの割合を示している。
【００６１】
図４から、例えば約１０マイクロ秒の小さいタイムスロットにおいて、十分な振幅を有するデータパルスＶＤは画素ＰＣｉｊをハイモードからローモードにスイッチングする際に非常に効果的であることが結論付けられる。上記テストパネルに関しては、結論は、ハイモードからローモードにセルＰＣｉｊをスイッチングするために約１００ボルトのデータ電圧ＶＤが十分であることである。
【００６２】
図５は、光出力の第２（Ｌ２）から第１（Ｌ１）の量への光出力の移行を説明する信号を示している。図５は、セルＰＣｉｊの両端のサイン波電圧ＶＳ、データ電極ＤＥｊのパルス電圧ＶＤ及びセルＰＣｉｊを通る電流ＩＣを示している。
【００６３】
強い放電が電流ＩＣのピークとして各期間に２回観察される。従って、発光は強力であり、セルＰＣｉｊは明モードにある。データ電極ＤＥｊのパルスＶＤは、電流ピークの間に大なり小なり印加され、生じる放電のタイプに直接影響を及ぼす。次のサスティン期間において既に、強い点火が消え、（矢印により示されている）ローレベルの点火が明らかである。この低レベルの点火は、かなり小さい振幅のために見ることが難しい。サイン波電圧ＶＳの位相に対して図示されている瞬間に供給されるデータパルスＶＤは、明モードから暗モードに変化させるために正しい壁電圧を実現する際に非常に好結果であることが結論付けられ得る。
【００６４】
図５により示されている他の重要な情報は、画素ＰＣｉｊのスイッチングがサスティン中に生じることである。既知のアドレス−ホワイト−ディスプレイ（ＡＷＤ）方式は実際にはアドレス−インビトウィンーディスプレイ方式であるが、本発明によるマルチレベルの間のアドレッシング方式は、本当にアドレス−ホワイト−ディスプレイであり、パルスＶＤによるアドレスが生じる時に（サイン波による）サスティン状態が全く中断することなく続く。この真のＡＷＤアドレッシング方式は、サスティン中に行われ得るので、１００％のデューティサイクルでＰＤＰパネルを維持することを可能にする。アドレス（すなわち、画素強度の変化）が不要である場合、画素は中断を全く伴うことなくいつまでもハイモードを維持し得る。
【００６５】
図６は、走査電極ＳＥｉ及びＣＥｉの実質的にサイン波形状の電圧ＶＳＣ及びＶＣに対するデータ電極ＤＥｊの実質的にパルス形状の電圧ＶＤの発生の瞬間の、光出力の第１（Ｌ１）から第２（Ｌ２）の量への光出力の移行に及ぼす影響を表すグラフを示している。図６は図４と非常に類似しており、図６はセルＰＣｉｊがローモードからハイモードに状態を変化することを可能にする振幅を有するデータ電極ＤＥｊのパルスＶＤを利用する時を示している一方で、図４はハイモードからローモードへの変化を示している。（タイミングが正しい（例えば５ミクロ秒）と仮定すると、）４０ボルトの電圧ＶＤの絶対値は、ＰＤＰの全ての画素ＰＣｉｊをローモードからハイモードにスイッチングするのに十分である。
【００６６】
図７は、光出力の第１（Ｌ１）から第２（Ｌ２）の量への光出力の移行を説明する信号を示している。図５と同等に、図７は、セルＰＣｉｊの両端の電圧ＶＳを示しているが、図７においては、第１及び第２の走査電極ＳＥｉ及びＣＥｉに供給されるような第１及び第２の走査電圧ＶＳＣ及びＶＣとしてそれぞれ示している。図７は、更に、データ電極ＤＥｊのパルスＶＤ及びセルＰＣｉｊを通る電流ＩＣを示している。図５においては、パルス電圧ＶＤはパネル電圧ＶＳのゼロとの交差の直後に生じたが、図７では、パルス電圧ＶＤはパネル電圧ＶＳの最大値付近において生じる。この作用はほぼ逆であり、セルＰＣｉｊがローモード（パルスＶＤの前の電流ＩＣのほとんど目に見えないスパイク）からハイモード（パルスＶＤの後の電流ＩＣの明らかに目に見えるスパイク）に瞬時にスイッチングする。
【００６７】
図４ないし図７は、暗モードから明モードにセルＰＣｉｊをスイッチングすること又は同等の他のやり方に向けられている。オフ状態又はオン状態のいずれかへのセルＰＣｉｊのスイッチングが以下に説明される。
【００６８】
セルＰＣｉｊは、ローモードが存在しない状況において（例えば、あまりにも低すぎる又は高すぎるパネル電圧ＶＳの周波数において）オフ状態に容易にスイッチングされ得る。そのような周波数では、アドレス電圧及び位相のかなり大きなウィンドウが画素をオフにするために有効であるようであった。
【００６９】
オン状態へのセルＰＣｉｊのスイッチングは、ローモードが存在しない場合に同様に容易である。実験は、オン状態とオフ状態との１Ｈｚのスイッチング周波数でさえ問題ないようである（全ての画素ＰＣｉｊが全く問題なく点火した）ことを示した。ほとんどの電流アドレッシング方式は、フレーム毎、すなわち２０ミリ秒毎に少なくとも１つのプライミングパルスを使用する。この低スイッチング周波数の利点の１つは、より少ないプライミングパルスが必要とされるための改善されたコントラストである。
【００７０】
図８及び図９は、プラズマセルＰＣｉｊの単一の行の選択を説明する信号を示している。図８及び図９の両方は、データ電極ＤＥｊのパルスＶＤ、第１の走査電極ＳＥｉのうちの第３の電極ＳＥ３の電圧ＶＳＣ３、第１の走査電極ＳＥｉのうちの第２の電極ＳＥ２の信号ＶＳＣ２、第１の走査電極ＳＥｉのうちの第１の電極ＳＥ１の信号ＶＳＣ１及び第２の走査電極ＣＥｉの信号ＶＣを完全に示している。
【００７１】
アドレッシング方式全体の構築は、画素ＰＣｉｊを選択的にアドレスする方法を必要とする。前述したように、データ電極ＤＥｊの電圧パルスＶＤを与えることは、画素ＰＣｉｊが１つのモード又は状態から他のモード又は状態にスイッチングすることを引き起こす。しかしながら、データ電極ＤＥｊの「正しい」パルスは、特定のデータ電極ＤＥｊの縦列に関する全ての画素が状態をスイッチングすることを引き起こす。実際には、縦列の単に１つの画素ＰＣｉｊの状態が変化し、当該列の他の全ての画素は前の状態のままであるべきである。
【００７２】
この問題に対する２つの異なる解決策が以下に説明される。
【００７３】
第１の解決策は、第１の走査電極ＳＥｉ又は第２の走査電極ＣＥｉの１つに供給されるサイン波ＶＳＣｉにパルス電圧ＶＰを重畳することである。このパルス電圧ＶＰは、アドレスされるべきではない行に関するデータ電極ＤＥｊに供給されるパルスＶＤと同じ振幅及び持続期間を有する。これは、波形ＶＳＣ１及びＶＳＣ３により図８に示されている。この状況では、データ電極ＤＥｊと第１の走査電極ＳＥ１，ＳＥ３との電圧差が発光電圧よりも低いままであり、何も起こらない。アドレスされるべきではない行にはパルスは供給されず、波形ＶＳＣ２を参照されたい。そのため、１つの行を除く全ての行に関して走査電極ＳＥｉ又はＣＥｉの１つに上記パルスも与えることにより、この信号行のセルＰＣｉｊのみがデータパルスにより影響を受け、従って必要に応じてモードをスイッチングする。パルスＶＰが１つの行を除く全ての行（通常のパネルでは５００〜７００、ＡＬｉＳパネルでは１０２４）に重畳されなければならないことは、必要とされる電子回路が複雑になるので欠点である。
【００７４】
上記パルスＶＰは、第１の走査電極ＳＥｉと第２の走査電極ＣＥｉとの間の電圧ＶＳが、データ電極ＤＥｊのパルスＶＤがセルＰＣｉｊの対応する行を選択しないような振幅及び極性を持つパルスＶＰをもたらすように第１の走査電極ＳＥｉ及び第２の走査電極ＣＥｉの両方に重畳されてもよい。
【００７５】
上記パルスＶＰは、分離したパルスとして生成され、例えばトランスを用いることにより上記サイン波に加えられ得る。単一の信号として直接的にパルスを有するサイン波を生成することも可能である。
【００７６】
より簡便な解決策が図９に示されている。図９では、データパルスＶＤの振幅が発光電圧よりもわずかに低く低減されており、従って全ての行において何も起こらない。この場合、データパルスＤＶの極性と逆の極性を持つパルスＶＰが単一の行に加えられる。この行に関してのみ、走査電極間の電圧ＶＳが発光電圧を超え、画素ＰＣｉｊはモードを変更する。このライン選択アドレッシング方式は、アドレスされるラインに関してのみ、サスティン電極ＳＥｉ，ＣＥｉに対して追加のパルスＶＰが必要とされるという利点を有する。しかしながら、欠点も有する。サスティン電極ＳＥｉ，ＣＥｉ間の電圧ＶＳのために必要な振幅が増大しなければならない。図９に関して説明された方法に対して図８の追加のパルスＶＰは（サイン波の振幅範囲内において）正であるが、走査ドライバＳＤ１はより高い電圧に耐えること又はより高い電圧を生成することができなければならない。
【００７７】
図１０は、第１の走査電極ＳＥｉ及び第２の走査電極ＣＥｉにそれぞれ供給される実質的にサイン波形状の電圧ＶＳＣ及びＶＣ並びに結果として得られるパネル電圧ＶＳの間の位相シフトを説明する信号を示している。
【００７８】
実質的にサイン波形状の電圧ＶＳＣ及びＶＣは、正確に１８０度の位相差を持つ必要はない。実際には、例えば１２０ないし１５０度の範囲においてより小さい位相シフトを持つことは利点を有する。この低減された位相シフトは、より低いデータ電圧ＶＤを可能とし、その結果としてより安価な電子機器をもたらし得る。
【００７９】
図１０は、１２０度の位相シフトを伴う第１の走査サイン波ＶＳＣ及び共通サイン波ＶＣを示している。低減されたデータ電圧ＶＤは、図１０の○印で囲まれた部分の波形により最もよく説明される。パネル（第１の走査−共通）電圧ＶＳがゼロに等しい瞬間において、第１の走査電圧ＶＳＣ及び共通電圧ＶＣはゼロに等しくない。パネルはパネル電圧ＶＳのみを「見る」ので、壁電荷は専らこの電圧に依存する。その結果、同じことがセルＰＣｉｊのモードをスイッチングするためのデータパルスＶＤのタイミングに適用できる。しかしながら、データパルスＶＤは第１の走査電極ＳＥｉ又は共通電極ＣＥｉのいずれか一方に対して放電する。データパルスＶＤの発生の瞬間にこれらの電圧ＶＣＳ及びＶＣはもはやゼロに等しくないので、必要なデータ電圧ＶＤは低減され、データ電極ＤＥｊと第１の走査／共通電極ＳＥｉ，ＣＥｉとの電圧差のみが（モードを変える）放電が起こるか否かを決定する。用いられたテストパネルでは、５０ボルトによりデータ電圧ＶＤの振幅を低減することが可能であるようであった。
【００８０】
上記低減された位相差の付随的な効果は、パネル電圧ＶＳの最大値も低減されることである。第１の走査電圧ＶＳＣ及び共通電極ＶＣの振幅は、パネル（セルＰＣｉｊ）がサスティン電圧ＶＳの同じ振幅を受け取るようにわずかに増大すべきである。この例では、２００ボルトにおいてパネル電圧ＶＳの最大値を維持するために第１の走査電圧ＶＳＣ及び共通電極ＶＣの両方が１００から１１４ボルトまで高くされるべきである。従って、高周波数のデータパルスＶＤにおける５０ボルトの低減は、低周波数のサイン波ＶＳＣ及びＶＣにおける１４ボルトの増大に交換される。これは、かなりＥＭＩの挙動を改善する。
【００８１】
図１１は、走査電極ＳＥｉ及びＣＥｉの異なるグループに供給される位相シフトした実質的にサイン波形状の電圧を説明する信号を示している。データ電圧Ｖと、走査電極ＳＥｉ及びＣＥｉの第２のグループに関する第１の走査電圧ＶＳＣ２及び共通電圧ＶＣ２と、走査電極ＳＥｉ及びＣＥｉの第１のグループに関する第１の走査電圧ＶＳＣ１及び共通電圧ＶＣ１とが完全に示されている。
【００８２】
ＰＤＰディスプレイ全体における全ての画素ＰＣｉｊがアドレスされ得る回数は、幾つかの因子により制限される。画素ＰＣｉｊは、サイン波の所定のタイムスロットの間においてのみ決まった状態にスイッチングされ得る。平凡な（trivial）実現では、パネル電圧ＶＳの最大値及び最小値の毎に１つのラインがアドレスされ得る。従って、６０ｋＨｚのサイン波周波数において、テレビジョンフレーム（５０フレーム／秒と仮定する。）毎に１２００期間（period）のみが利用可能である。これは、画素ＰＣｉｊをスイッチングするための２４００回の機会を意味する。ＰＤＰにおいて４８０ラインに分割される場合、まさに５サブフィールドが可能である。マルチレベル駆動方式ではないと、これは６グレーレベルをもたらし、マルチレベル駆動方式であると、２１レベルが可能である。これは、かなり少ない数のサブフィールドである。
【００８３】
異なる行（走査電極ＳＥｉ，ＣＥｉのグループ）に関する位相シフトしたサイン波電圧は、セルＰＣｉｊをアドレスするより多くの「タイムスロット」を与え、従って利用可能なグレーレベルの数を増大させる。
【００８４】
図１１に関して、データ電圧ＶＤのデータパルスＰ１〜Ｐ４は正しい瞬間、例えばパネル電圧ＶＳのゼロとの交点において与えられる場合に専ら効果的であるので、第１及び第３のデータパルスＰ１及びＰ３のみが走査電極ＳＥｉ及びＣＥｉの第１のグループ（他にライン１とも言う。）として機能する。走査電極ＳＥｉ及びＣＥｉの第２のグループ（他にライン２とも言う。）は、パネル電圧ＶＳのゼロとの交点においてではないので、このライン２に関しては何も起こらない。同様に、データパルスＰ２及びＰ４は、専らライン２の画素がモードをスイッチングすることを生じさせる。このやり方では、期間毎にスイッチング時間の２倍の量が利用可能であり、従ってサブフィールドの量は５から１０倍になる。
【００８５】
実際の状況では、ラインの半分がライン１と位相が同じであり、他の半分はライン２と位相が同じである。しかしながら、この分割は、図１１に関して説明されたような２つのグループに限定されない。追加のデータ電圧ＶＤ及びタイミングに依存して、より多くのグループが可能である。唯一の見解は、１つのグループのためのデータパルスＰｉは他のグループに決して影響を及ぼさないことである。
【００８６】
図１２は、クリアアドレッシング方式と３レベル駆動方式との組み合わせを示している。
【００８７】
現在の民生用のＰＤＰは、通常、所謂アドレス・表示分離（ＡＤＳ）タイプのものである。全てのラインＰＣａｊは、アドレス期間中連続的にアドレスされ、その後、サスティン期間中に光が発せられる。その結果は、フレームＴｆ内の時間のかなりの期間であるアドレス期間中に光が発せられないことである。
【００８８】
本発明によるサイン波駆動において用いられるアドレッシング方式は、サスティン中画素の発光に影響を及ぼす。従って、時間の１００％の間にわたって画素が光を発することが可能である。しかしながら、本発明によるサイン波駆動方式は、既知のＰＤＰのＡＤＳタイプの駆動と組み合わせて用いられてもよい。
【００８９】
クリア方式と言われる既知のアドレッシング方式は、以下のように動作する。フレーム開始時に、全ての画素ＰＣｉｊが点火される。これは、全ての画素ＰＣｉｊが次のサブフィールドＳＦｉにおいて光を発することを意味する。その直後、全ての画素ＰＣｉｊは時間ベースでラインにアドレスされる。暗いままでなければいけない画素ＰＣｉｊは、第１のサスティン期間が始まる前にオフにされる。画素の幾つかが光を発した第１のサスティン期間の後、全ての画素ＰＣｉｊが再度アドレスされる。この第２のアドレス期間では、十分な光を既に発した画素ＰＣｉｊは、フレーム時間Ｔｆの残りの間オフにされる。このやり方では、約８ないし１１のサブフィールドＳＦｉが生成される。問題の１つは、画素ＰＣｉｊがかなり長い間（フレーム全部の間）オフであることである。従って、フレーム期間毎にプライミングパルスが必要とされ、これはコントラストを劣化させる。他の問題は、グレーレベルの低い総数である。そのようなセットアップで達成され得るグレーレベルの総数は、サブフィールドＳＦｉの数よりも大きい数に等しい。
【００９０】
クリアのような方式において用いられる本発明による３レベルサイン波駆動は、利用可能なグレーレベルの数を大いに増大させる。その場合もまた、フレーム期間Ｔｆは、サスティン期間中でさえも画素の状態が変更され得る幾つかのサブフィールドＳＦｉ及びアドレス期間により構成される。驚くべきことに、１つのサブフィールドＳＦｉにおいて２つの異なる可能なグレーレベルを持つマルチレベル駆動方式は、フレーム全体のグレーレベルの総数を２倍よりも非常に大きく増大させる。これは、以下において説明される。
【００９１】
ハイモードの光出力への寄与はローモードの寄与よりも１０倍大きく、上記クリア方式が１０個のサブフィールドＳＦｉを有すると仮定する。従来技術のクリア駆動方式は、０，１０，２０，・・・，１００の１１個の関連するグレーレベルを与える。本発明によるサイン波駆動方式におけるローモードの利用可能性は、非常に多くのグレーレベルを可能にする。例えば、ローモードの１〜９のサブフィールトＳＦｉを用いることによりグレーレベル１〜９が生成され、ハイモードの１つのサブフィールトＳＦｉを用い、他のサブフィールトＳＦｉはオフモード又はローモードのいずれかにあることにより１０と２０との間のグレーレベルが生成され得る。例えば、グレーレベル１９は、第１のサブフィールドＳＦ１におけるハイモード及び他のサブフィールドＳＦｉにおけるローモード又は同等の他のやり方を用いることにより生成される。第１のサブフィールドＳＦ１の後、画素をローモードにスイッチングするためにアドレスパルスが与えられる。その場合、各サブフィールトＳＦｉは、画素が完全にオフにスイッチングされるまで全グレーレベルに１つの追加の寄与を加える。
【００９２】
この態様では、下記の表に説明されているように合計６５グレーレベルが利用可能である。これは、３レベル駆動を伴わずに得られるわずか１１グレーレベルに比べて非常に好ましい。
【００９３】
【表２】
2005534988.tif 000004
【００９４】
グレーレベルの総数は、利用可能なサブフィールトＳＦｉの数Ｎ及びローモードの低い強度レベルに対するハイモードの高い強度レベルの比Ｒに依存する。上記比が整数により近似され得ると、以下の式が利用可能なグレーレベルの数Ａ（それぞれゼロから離れたゼロを除く少なくとも１つのユニット）を決定する。
Ｎ＜Ｒ  →  Ａ＝１／２×Ｎ（Ｎ＋３）
Ｎ≧Ｒ  →  Ａ＝１／２×Ｎ（Ｎ＋３）−１／２（Ｎ−Ｒ＋１）（Ｎ−Ｒ＋２）
グレーレベルの数は、サブフィールトＳＦｉの数が上記高強度レベルと低強度レベルとの比と等しくなるまでＮとともに概ね増大する。このレベルを上回ると、グレーレベルの数の増大はＮと線形である。
【００９５】
本発明による３レベルサイン波駆動は、通常の２レベル矩形波駆動よりも非常に多くのグレーレベルを与えるだけではなく、これらのグレーレベルはやがてうまく分散されもする。より低いグレーレベルの範囲では、多くの異なるレベルが存在する。より高い範囲では、これらは幾らか密集するがより少ないレベルが存在する。この分散は、知覚的な効果の点で非常に好都合である。
【００９６】
図１３は、逆クリアアドレッシング方式と３レベル駆動方式との組み合わせを示している。
【００９７】
既知のクリア駆動方式では、アドレスすることにより画素ＰＣｉｊが点火され、その正確な瞬間は、画素が持つべきグレー値に依存する。フレームの終端において、同じ瞬間に全ての画素ＰＣｉｊがオフにされる。
【００９８】
この実現は、上記クリア駆動方式に関して幾つかの利点を有する。第１の利点は、黒（最も低い「グレーレベル」）のままでなければならない画素ＰＣｉｊが完全にオフのままであることが可能なことである。従って、コントラストレベルは、理論的には無限大に等しい。しかしながら、結果は、非常に多くのフレームに関して画素が暗い画像の内容が可能であることである。
【００９９】
本発明によるサイン波駆動方式の利点は、既知の矩形波駆動のＰＤＰよりも非常に長い時間の後であってもサイン波駆動する際に画素の点火が可能であることである。テストパネルに関する実験は、約１０秒のサスティン後であり、画素ＰＣｉｊがオフであっても、１μｓのパルスが与えられると画素ＰＣｉｊが依然として点火することを示した。
【０１００】
本発明によるサイン波駆動方式の他の利点は、全ての画素ＰＣｉｊを同時にスイッチングオフすることが容易なことである。幾つかの選択の自由が利用可能であり、第１の選択の自由は、短い期間（すなわち、わずか数マイクロ秒に等しい数サイン波期間）、サスティン電圧ＶＳを最小サスティン電圧ＭＳＨＭよりも低くすることである。これは、余分な光を全く発せず、既にオフ状態にある画素ＰＣｉｊは発光を伴うことなくオフ状態のままである。他の選択の自由は、データ電極ＤＥｊの適切なアドレスパルスＶＤである。
【０１０１】
図１２に関して説明されたやり方と同じやり方では、上記逆クリア方式と３レベル駆動方式との組み合わせは、驚くほどに大きい数の利用可能なグレーレベルを与える。
【０１０２】
図１４は、実質的にサイン波形状の電圧ＶＣＳ及びＶＣ又はＶＳを生成する回路を示している。
【０１０３】
図示されている回路は、走査ドライバＳＤの一部であり、共振インダクタＬＲと、２つの制御可能な電子スイッチＳ１，Ｓ２の直列装置と第１及び第２の直流電源供給電圧部Ｖｓｕｐ１，Ｖｓｕｐ２の直列装置との並列な装置とを有している。２つの制御可能な電子スイッチＳ１，Ｓ２の接合部は、第１の走査電極ＳＥｉの少なくとも１つに結合されている。第１及び第２の直流電源供給電圧部Ｖｓｕｐ１，Ｖｓｕｐ２の接合部は、第２の走査電極ＣＥｉの少なくとも１つに結合されている。共振インダクタＬＲは、上記２つの制御可能な電子スイッチＳ１，Ｓ２と第１及び第２の直流電源供給電圧部Ｖｓｕｐ１，Ｖｓｕｐ２との接合部の間に結合されている。制御可能なスイッチＳ１，Ｓ２は、ＭＯＳＦＥＴであることが好ましい。ＰＤＰは、パネルキャパシタンスＣｐにより表されている。
【０１０４】
簡単にするために、第１及び第２の供給電圧Ｖｓｕｐ１，Ｖｓｕｐ２の等しい値Ｖｓｕｐについて図１５に関連して上記回路の動作が説明される。
【０１０５】
図１５は、図１４に示されている回路の動作を説明する波形を示している。図１５Ａは、パネルキャパシタンスＣｐを通る電流ＩＣを示している。図１５Ｂは、共振インダクタＬＲを通る電流ＩＬを示している。図１５Ｃは、パネルキャパシタンスＣｐの両端のパネル電圧ＶＳを示している。
【０１０６】
時間ｔ０において、スイッチＳ１が導通するように作動し、第１の走査電極ＳＥｉ（ＰＤＰの走査サイドとも言う。）はＶｓｕｐの２倍に等しい電圧にされるが、第２の走査電極すなわち共通電極ＣＥｉ（ＰＤＰの共通サイドとも言う。）はＶｓｕｐに保たれる。その結果、パネル電圧ＶＳはＶｓｕｐに等しい。データ電極ＤＥｊのデータパルスＶＤが、セルＰＣｉｊが点火して光パルスが発せされるように振幅及びタイミングを有すると仮定する。プラズマ電流が流れている間（典型的には１マイクロ秒未満）は、スイッチＳ１は作動したままである。スイッチＳ１が作動している間は、共振インダクタＬＲの両端に電圧Ｖｓｕｐが存在し、インダクタＬＲを通る電流ＩＬは直線的に大きくなる。時間ｔ１におけるスイッチＳ１の開放の後、パネルキャパシタンスＣｐ及び共振インダクタＬＲは共振パスを形成する。共振サイクルの開始時にインダクタＬＲを通って流れる電流ＩＬのために、電流ＩＰは正確にはサイン波形状ではない。共振サイクルの開始時におけるインダクタＬＲのエネルギーは上記共振回路において生じる損失を補償する。
【０１０７】
時間ｔ２において、スイッチＳ２が約１マイクロ秒間作動する。ここでは、上記パネルの走査サイドは接地電圧にされ、共通サイドはＶｓｕｐのままである。適切なデータ電圧ＶＤが印加されるプラズマセルＰＣｉｊが点火し、共振インダクタＬＲを通る電流ＩＬは直線的に減少する。時間ｔ３において、スイッチＳ２は開放され、パネル電圧ＶＳが−Ｖｓｕｐから＋Ｖｓｕｐに共振し、時間ｔ４において実質的にサイン波形状の電圧ＶＳの全期間が完了する。
【０１０８】
共振インダクタＬＲの開始電流が正しい値を有すると、パネル電圧ＶＳを逆に共振させる際に最大限の電圧の振動が達せられる。その結果、対応するドレイン−ソース電圧がゼロであるとスイッチＳ１及びＳ２が作動する。生成されるスイッチング損失、電力損失及びＥＭＩの量は低い。
【０１０９】
図１６は、実質的にサイン波形状の電圧を生成する回路を示している。走査ドライバＳＤは、第１の走査電極ＳＥｉと第２の走査電極ＣＥｉとの間に結合された共振インダクタＬＲ１を有している。制御可能な電子スイッチＳ３が第１の走査電極ＳＥｉの少なくとも１つに結合され、直流電源供給電圧部Ｖｓｕｐ３が第２の走査電極ＣＥｉの少なくとも１つの結合されている。パネルキャパシタンスＣｐと共振インダクタＬＲとの並列装置から直流電源供給電圧部Ｖｓｕｐ３に電流が流れることを防止するために、ダイオードＤ１が直流電源供給電圧部Ｖｓｕｐ３と直列に接続されている。
【０１１０】
単に一例として、６インチのテストパネルを用いた実際の実現において、（０．４ナノファラッドの）パネルキャパシタンスＣｐの共振周波数及び共振インダクタＬＲ１（２５０マイクロヘンリ）が、約５００ｋＨｚであるように選択された。
【０１１１】
図１７は、図１６に示されている回路の動作を説明する波形を示している。図１７Ａは、共振インダクタＬＲを通る電流ＩＬを示している。図１７Ｂは、パネルキャパシタンスＣｐの両端のパネル電圧ＶＳを示している。
【０１１２】
時間ｔ０において、スイッチＳ３が閉じられ、ＰＤＰパネルの走査サイドは接地電圧にされ、共振インダクタＬＲ１の両端に電圧Ｖｓｕｐ３が存在し、共振インダクタＬＲ１を通る電流が直線的に増大し始める。時間ｔ１において、共振インダクタＬＲ１を通る電流は適切な値に達し、スイッチＳ３が開放される。パネルキャパシタンスＣｐ及び共振インダクタＬＲは、共振回路を形成する。結果として得られるパネルキャパシタンスＣｐの両端の電圧の波形は、最初の半分ともう１つの半分の勾配が異なる歪んだサイン波である。システムにおける損失のために時間ｔ２において小さなステップが生じる。
【０１１３】
ビデオ画像を変化させる際にパネル電圧ＶＳのより一定のピークツーピーク電圧を得るために、上記パネルキャパシタンスと並列に外部キャパシタが設けられてもよい。
【０１１４】
上述した実施の形態は本発明を限定するものではなく、当業者であれば添付の特許請求の範囲から逸脱することなく多数の代替の実施の形態をデザインすることができることに注意されたい。
【０１１５】
特許請求の範囲において、括弧内に付されている全ての参照符号は本発明を限定するように解釈されるべきではない。「有する（comprising）」という語は、特許請求の範囲に列挙されている構成要素又はステップ以外の構成要素又はステップの存在を排除するものではない。本発明は、幾つかの別個の構成要素を有するハードウェア及び適切にプログラムされたコンピュータにより実現されることが可能である。幾つかの手段が列挙されている装置の特許請求の範囲では、これらの手段の幾つかがハードウェアの１つの同じアイテムにより具現化され得る。互いに異なる従属請求項においてある手段が挙げられているという単なる事実は。これらの手段の組み合わせが有利に用いられないということを示してはいない。
【図面の簡単な説明】
【０１１６】
【図１】プラズマ表示装置のブロック図を示している。
【図２】３つの安定な光レベルを説明するために、実質的にサイン波形状の電圧の異なる振幅におけるプラズマセルの光出力を表すグラフを示している。
【図３】３つの安定なレベルの間のプラズマセルの光出力を変化させる電圧マージンを表すグラフを示している。
【図４】走査電極の実質的にサイン波形状の電圧に対するアドレス電極の実質的にパルス形状の電圧の発生の瞬間の、光出力の第２から第１の量への光出力の移行に及ぼす影響を表すグラフを示している。
【図５】光出力の第２から第１の量への光出力の移行を説明する信号を示している。
【図６】走査電極の実質的にサイン波形状の電圧に対するアドレス電極の実質的にパルス形状の電圧の発生の瞬間の、光出力の第１から第２の量への光出力の移行に及ぼす影響を表すグラフを示している。
【図７】光出力の第１から第２の量への光出力の移行を説明する信号を示している。
【図８】プラズマセルの単一の行の選択を説明する信号を示している。
【図９】プラズマセルの単一の行の選択を説明する信号を示している。
【図１０】第１及び第２の走査電極にそれぞれ供給される実質的にサイン波形状の電圧の間の位相シフトを説明する信号を示している。
【図１１】走査電極の異なるグループに供給される位相シフトした実質的にサイン波形状の電圧を説明する信号を示している。
【図１２】クリアアドレッシング方式と３レベル駆動方式との組み合わせを示している。
【図１３】逆クリアアドレッシング方式と３レベル駆動方式との組み合わせを示している。
【図１４】実質的にサイン波形状の電圧を生成する回路を示している。
【図１５Ａ】図１４に示されている回路の動作を説明する波形を示している。
【図１５Ｂ】図１４に示されている回路の動作を説明する波形を示している。
【図１５Ｃ】図１４に示されている回路の動作を説明する波形を示している。
【図１６】実質的にサイン波形状の電圧を生成する回路を示している。
【図１７Ａ】図１６に示されている回路の動作を説明する波形を示している。
【図１７Ｂ】図１６に示されている回路の動作を説明する波形を示している。
【図１】
2005534988.tif 000005
【図２】
2005534988.tif 000006
【図３】
2005534988.tif 000007
【図４】
2005534988.tif 000008
【図５】
2005534988.tif 000009
【図６】
2005534988.tif 000010
【図７】
2005534988.tif 000011
【図８】
2005534988.tif 000012
【図９】
2005534988.tif 000013
【図１０】
2005534988.tif 000014
【図１１】
2005534988.tif 000015
【図１２】
2005534988.tif 000016
【図１３】
2005534988.tif 000017
【図１４】
2005534988.tif 000018
2005534988.tif 000019
【図１６】
2005534988.tif 000020
2005534988.tif 000021
【国際調査報告】
2005534988.tif 000022
2005534988.tif 000023
2005534988.tif 000024