(57)【要約】回路モジュールは、バージョン番号メモリ内に記憶されたバージョン番号に依存する性能レベルを与えることができるサブ回路を有している。バージョン番号は、ライトプロテクトメモリからバージョンメモリへと、サブ回路のための通常動作信号と多重化された形態でサブ回路に対して送られる。一実施形態においては、回路モジュールのための様々なコマンドが回路モジュールの外側から受けられ、これらのコマンドが通信バスを介して回路モジュール内で分配される。ウォッチドッグは、バージョン番号メモリ内のバージョン番号の更新を命令する更新コマンドに関する受信コマンドを監視し、更新コマンドが受信されている場合には、この更新コマンドを上記通信バスに送出して、更新コマンド中のバージョン番号を上記ライトプロテクトメモリからのバージョン番号に取って代える。他の実施形態において、バージョン番号は、処理される信号とタイムスロット多重化された状態、例えば処理されるビデオ信号の帰線期間の状態でサブ回路に送られる。
2005537563.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２のサブ回路と、第１のサブ回路と第２のサブ回路との間に結合された通信リンクとを備え、前記サブ回路同士が動作中に前記通信リンクを介して信号を通信するようになっており、
−  前記第１のサブ回路は、バージョン番号を記憶するためのバージョン番号メモリを備えるとともに、前記バージョン番号メモリ内に記憶されたバージョン番号によって決まる性能を与え、
−  前記第２のサブ回路は、ライトプロテクトメモリと、バージョン番号のための更新値を前記ライトプロテクトメモリから前記通信リンクを介して送信するようになっているバージョン番号制御回路とを備えている、
回路モジュール。
【請求項２】
前記第１のサブ回路を第１の集積回路内に有しかつ前記第２のサブ回路を第２の集積回路内に有するパッケージを備えているマルチコンポーネントモジュールである、請求項１に記載の回路モジュール。
【請求項３】
前記制御回路は、前記第１のサブ回路と前記第２のサブ回路との間で通信される通常動作信号と多重化して前記更新値を送信するようになっている、請求項１に記載の回路モジュール。
【請求項４】
前記通信リンクがサブ回路に結合された通信バスであり、前記第１のサブ回路は、前記通信バスを介して受けられ、前記バージョン番号メモリ内の前記バージョン番号を更新するための更新コマンドを含むコマンドの実行をサポートするようになっており、
−  外部バス入力と、
−  前記外部バス入力と前記通信バスとの間に結合されたウォッチドッグ回路であるバージョン番号制御回路と、
を備え、前記ウォッチドッグ回路は、前記外部バス入力からのコマンドを前記通信バスへ条件付きで送信するようになっており、前記ウォッチドッグ回路は、バージョン番号を更新するための更新コマンドが受けられたかどうかを検知し、受けられている場合には、前記更新コマンドを送出するために、前記更新コマンド中のバージョン番号を前記ライトプロテクトメモリからのバージョン番号におき替える、請求項３に記載の回路モジュール。
【請求項５】
ＣＰＵと前記ライトプロテクトメモリとを有するプロセッサ集積回路を備え、前記第１のサブ回路は、前記プロセッサ集積回路とは別個の信号処理ユニットであり、前記ＣＰＵは、前記ライトプロテクトメモリ内に記憶されたバージョン番号に依存する性能を与えるようになっている、請求項４に記載の回路モジュール。
【請求項６】
前記ウォッチドッグ回路がレジスタを備え、パワーアップ時に前記ライトプロテクトメモリからのバージョン番号のコピーを前記レジスタに書き込むようになっており、前記ウォッチドッグ回路は、コマンド中のバージョン番号をレジスタからのバージョン番号におき替える、請求項５に記載の回路モジュール。
【請求項７】
前記第１のサブ回路は、処理される入力信号または信号処理結果を受信および／または送信するための入力部および／または出力部を有する信号処理回路であり、前記性能は、前記信号を処理するための処理能力および／または前記処理結果を生成するための処理能力を決定し、前記入力部および／または出力部は、バージョン番号が前記入力信号および／または前記処理結果と多重化されて通信される前記通信リンクを含んでいる、請求項２に記載の回路モジュール。
【請求項８】
前記第１のサブ回路は、前記入力信号または前記処理結果の所定の形式内の所定のタイムスロットを検知し、かつ前記タイムスロット中に受けられた前記入力部および／または出力部からのデータを前記バージョンメモリにコピーさせるようになっている制御回路を備えている、請求項７に記載の回路モジュール。
【請求項９】
前記入力信号または処理結果がビデオ信号であり、前記タイムスロットが前記ビデオ信号内の帰線期間である、請求項７に記載の回路モジュール。
【請求項１０】
−  ライトプロテクトメモリと、
−  前記ライトプロテクトメモリ内に記憶されたバージョン番号に依存する性能を与えるようになっている動作回路と、
−  外部バス入力と、
−  通信バス出力と、
−  前記外部バス入力と前記通信バス出力との間に結合されたウォッチドッグ回路と、
を備え、前記ウォッチドッグ回路は、前記外部バス入力からのコマンドを前記通信バス出力へ条件付きで送信するようになっており、前記ウォッチドッグ回路は、バージョン番号を更新するための更新コマンドが受けられたかどうかを検知し、受けられている場合には、前記更新コマンドを送出するために、前記更新コマンド中のバージョン番号を前記ライトプロテクトメモリからのバージョン番号におき替える、プロセッサ集積回路。
【請求項１１】
−  バージョン番号を記憶するためのバージョン番号メモリと、
−  前記ライトプロテクトメモリ内に記憶されたバージョン番号に依存する性能をもって信号処理を行なうようになっている動作回路と、
−  前記動作回路によって処理される入力信号または信号処理結果を受信および／または送信するための入力部および／または出力部と
−  前記入力信号または前記処理結果の所定の形式の多重化データを検知し、かつ前記タイムスロット中に受けられた前記入力部および／または出力部からのデータを前記バージョンメモリにコピーさせるようになっている制御回路と、
を備える信号処理回路。
【請求項１２】
回路モジュールの動作を制御する方法であって、
−  バージョン番号メモリ内に記憶されたバージョン番号に依存する第１のサブ回路の性能レベルを提供し、
−  ライトプロテクトメモリからのバージョン番号を、第１のサブ回路のための通常動作信号と多重化して、回路モジュールの第２のサブ回路から前記バージョン番号メモリへ送信する、
ことを含む方法。
【請求項１３】
−  前記回路モジュールのためのコマンドを受信して、これらのコマンドを通信バスを介して前記第１のサブ回路へ分配し、
−  前記バージョン番号メモリ内の前記バージョン番号の更新を命令する更新コマンドのための受信コマンドを監視し、前記更新コマンドが受信されている場合には、前記更新コマンドを前記通信バスに送出するために、前記更新コマンド中のバージョン番号を前記ライトプロテクトメモリからのバージョン番号におき替える、
ことを含む、請求項１２に記載の回路モジュールの動作を制御する方法。
【請求項１４】
前記第１のサブ回路によって処理される入力信号または信号処理結果とバージョン番号とをタイムスロット多重化することを備える、請求項１２に記載の回路モジュールの動作を制御する方法。
【請求項１５】
前記入力信号または前記処理結果の所定の形式内の所定のタイムスロットを検知し、前記タイムスロット中に受けられた前記入力部および／または出力部からのデータを前記バージョンメモリにコピーする、請求項１４に記載の回路モジュールの動作を制御する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路モジュール、そのような回路モジュールで使用するための集積回路、そのような回路モジュールのバージョン番号を制御する方法に関する。
【背景技術】
【０００２】
様々な理由により、多くの場合、様々なバージョンの基本回路タイプを売り物として提供することが望ましい。例えば性能が高まるにつれて様々なバージョンが提供される場合があり、あるいは、様々なバージョンが様々なタイプの用途に専用のものとなる場合がある。例えば、基本回路の異なるバージョンの動作速度またはメモリサイズが異なっている場合があり、あるいは、浮動小数点演算等の特定の機能が一方のタイプで与えられかつ他方のタイプで与えられない場合もある。そのような異なるバージョンを提供することにより、顧客によって望まれる性能に応じて回路の価格を適合させることができる。
【０００３】
しかしながら、製造および物流の理由により、多くの様々なハードウェア構成が小さく製造され、好ましくは１つのバージョンだけで製造されることが望ましい。この要件と、異なる能力を有する異なるバージョンを提供したいという欲求とを両立させるため、内部バージョン番号の使用が導入された。基本回路は、基本的に任意のバージョンによって提供され得る最大の性能を与えることができる構成で製造される。基本回路はバージョン番号メモリを有している。顧客に供給する前に、回路の能力を設定するため、バージョン番号がバージョン番号メモリ内に書き込まれる。回路は動作中にこのバージョン番号メモリを調べる。回路は、バージョン番号メモリ内のバージョン番号の値に応じて、回路で利用できるハードウェアを使用し或いは十分に使用しない。したがって、基本回路の異なるバージョンが同じハードウェアによってサポートされる。
【０００４】
悪用を防止するためは、権限のない者が製造後にバージョン番号メモリ内のバージョン番号を上書きできるといった事態を防止しなければならない。これは、バージョン番号メモリを、ライトプロテクトメモリとして、例えばそれ自体周知のＰＲＯＭ（プログラマブル読取専用メモリ）または更に一般的にはＯＴＰ（ワンタイムプログラマブル）メモリとして使用することにより実現されても良い。
【０００５】
しかしながら、ライトプロテクトメモリを設けなければならないことにより、更に余計なコストがかかる。これらのコストは、基本回路が多量に製造される場合、特にマイクロプロセッサ等の一般に適用可能な回路の場合と同様にＯＴＰバージョン番号メモリを用いて基本回路が多量に製造される場合には常に、防ぐことができる。いずれにせよ、回路が１つの集積回路を構成する場合には、これらのコストを避けることができない。それにもかかわらず、オーバーヘッドコストを減らすことが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、特に、バージョン番号メモリのためのライトプロテクトメモリの容量を減らすことである。
【課題を解決するための手段】
【０００７】
本発明は請求項１に係る回路モジュールを提供する。本発明において、バージョン番号は、ライトプロテクトメモリからバージョン番号メモリへとコピーされる。したがって、異なる回路部分に対して１つの保護されたバージョン番号を与えるには、１つのライトプロテクトメモリがあれば十分である。これは、ＭＣＭ（マルチコンポーネントモジュール）の場合のように回路が集積回路の組み合わせによって形成されている場合に特に有益である。なぜなら、この場合、１つの集積回路が１つのライトプロテクトメモリを有していれば十分だからである。他の集積回路は、異なるバージョン番号をサポートするためにライトプロテクトメモリを有している必要はない。ここで、用語「バージョン番号」は、回路の使用可能な能力を定める任意のデータワードを表わしていることは言うまでもない。この場合、そのようなデータワードの各値が使用可能な能力の組を定める必要はない。
【０００８】
バージョン番号を送信するために専用の接続部が使用されても良いが、バージョン番号は、回路の全体にわたってバージョン番号を更新するためのコマンド以外の信号またはコマンドを送るために使用されても良い通信バスを介してバージョン番号メモリへコピーされることが好ましい。したがって、バージョン番号をサポートするために更なる書き込みを行なう必要がない。しかしながら、上記接続部を介して他のコマンドを送ることができる場合には、権限のない者が通信バス上でコマンドを生成してバージョン番号メモリ内のバージョン番号を変更する虞がある。これを防ぐため、コマンドを監視するウォッチドッグ回路が加えられている。ウォッチドッグ回路がバージョン番号を更新するためのコマンドを検知すると、ウォッチドッグ回路は、このコマンドを通信バスへ送るが、コマンド内において、記憶される値をライトプロテクトメモリからのバージョン番号に取って代える。したがって、同時に、汎用通信バスを使用してバージョン番号をバージョン番号メモリ内に記憶させることができるとともに、認証がないバージョン番号の書き込みが防止される。
【０００９】
回路モジュールの起動時には、任意のバージョン番号をバージョン番号メモリに書き込むためのコマンドを供給して、バージョン番号メモリを初期化しても良い。正しいバージョン番号がウォッチドッグ回路により自動的に置き換えられる。
【００１０】
バージョン番号メモリを有する集積回路には、使用すべき実際のバージョン番号とは無関係にパワーアップ時にバージョン番号を標準的（低性能）なバージョン番号へと初期化する初期化回路が設けられていることが好ましい。したがって、性能を高めて、ライトプロテクトメモリからのバージョン番号をバージョン番号メモリに自動的にコピーさせるためには、バージョン番号を更新するためのコマンドが必要とされる。同時に、基本回路の全てのバージョンで使用できるライトプロテクトメモリが無くても、バージョン番号メモリを有する集積回路を一般的な形式で製造することができる。
【００１１】
他の実施形態において、バージョン番号は、例えば信号を送信する必要がないタイムスロット中に、回路を通じて信号を送るために通常使用される信号接続部を介して、バージョン番号メモリへコピーされる。例えばビデオ画像信号処理回路において、垂直帰線区間中にビデオデータを送信するための接続部が使用されても良い。信号処理回路は、この区間中の所定の時間に、これらの信号ラインからのバージョン番号をコピーする。回路は、信号が全く受けられない場合には、その完全に使用可能なバージョンに設定されていることが好ましい。すなわち、回路は、バージョン制御無く複数の回路内で使用される場合、その十分な能力を有する。
【００１２】
バージョン番号のビットは、パラレルに或いはシリアルに送信されても良い。後者の場合、バージョン番号のビットの送信を時間記録するために、他の信号ラインが使用されても良い。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しつつ、本発明に係る回路モジュールのこれらの目的、他の目的、他の有利な態様について詳細に説明する。
【００１４】
図１はパッケージ１０を有するＭＣＭモジュールを示している。ＭＣＭモジュールは、プロセッサ集積回路１２と、１または複数の信号処理集積回路１４，１５と、通信バス構造１６（例えば、全ての回路に接続された２つの導体すなわちクロック導体ＳＣＬとデータ導体ＳＤＡとを備えるＩ２Ｃバス）とを備えている。プロセッサ集積回路１２と信号処理集積回路１４，１５は、通信バス構造１６によって結合されている。ＭＣＭモジュールは、パッケージ１０の外側からアクセス可能な外部バスインタフェース１８を有している。一般に、ＭＣＭモジュールは、処理されるべき信号および／または処理結果を送信するためにパッケージの内側の集積回路１２，１４，１５に接続される他の端子をパッケージ１０の外側に有していても良いが、明確にするため、これらの他の端子は図から省かれている。通信バス構造１６および好ましくは集積回路１２，１４，１５にも、パッケージ１０の端子以外を通じてパッケージ１０の外側からアクセスすることはできない。特に、通信バス構造１６には、プロセッサ集積回路１２内のウォッチドッグ回路１２４を介して外部バスインタフェース１８だけからしかアクセスすることができない。
【００１５】
プロセッサ集積回路１２は、ＣＰＵ１２０と、不揮発性ライトプロテクトメモリ１２２と、ウォッチドッグ回路１２４と、レジスタ１２６とを備えている。内部バス１２８はＣＰＵ１２０とウォッチドッグ回路１２４とを結合している。内部バス１２８は外部バスインタフェース１８に結合されている。ＣＰＵ１２０はライトプロテクトメモリ１２２に結合されている。ウォッチドッグ回路１２４はレジスタ１２６と通信バス構造１６とに対して結合されている。
【００１６】
信号処理集積回路１４は、バージョン番号メモリ１４０と、機能回路１４２と、バスインタフェース１４４とを備えている。バスインタフェース１４４は、バージョン番号メモリ１４０と通信バス構造１６と（随意的に）機能回路１４２との間に結合されている。機能回路１４２はバージョン番号メモリ１４０に結合されている。また、信号処理集積回路１５は、通信バス構造１６に結合されるとともに、信号処理集積回路１４と同様の構造を有していても良い。
【００１７】
動作時、ＣＰＵ１２０および機能回路１４２は様々な処理機能を行なう。本発明はどのような特定のタイプの処理機能にも限定されない。しかしながら、処理機能の種類および／または処理機能が実行される方法は、バージョン番号メモリ内に記憶される情報によって決まっても良い。例えば、バージョン番号メモリ１４０内のバージョン番号が所定の値を有していない場合、機能回路１４２は、その特定の回路を作動停止状態（非アクティブ状態）に維持しても良い。他の実施例において、機能回路１４２は、所定のバージョン番号がバージョン番号メモリ１４０内に存在する場合にだけ、機能回路１４２によって形成されるクロック周波数を想定される最大値に設定しても良い。
【００１８】
バス通信構造１６を介して様々なタイプのコマンドが集積回路１２，１４，１５同士の間で送信されても良い。通信バス構造１６によって送信できる想定される全てのコマンドの命令の組としては、バージョン番号の値をバージョン番号メモリ１４０内に設定するための更新コマンドを挙げることができる。バスインタフェース１４４は通信バス構造１６からコマンドを受ける。バスインタフェース１４４は、更新コマンドを検知すると、更新コマンドから新たなバージョン番号値を読み取って、そのバージョン番号値をバージョン番号メモリ１４０内に書き込む。
【００１９】
ウォッチドッグ回路１２４は、内部バス１２８からの（したがって、外部バスインタフェース１８からの）コマンドを通信バス構造に送信する機能を果たす。また、随意的に、これらのコマンドは、通信バス構造１６から元の内部バス１２８（外部バスインタフェース１８）へ送り戻される。ウォッチドッグ回路１２４は、内部バス１２８からのコマンドを監視し、例えばバージョン番号メモリ１４０のアドレスを含む書き込みコマンドまたは専用のバージョン番号更新コマンドを検知することにより、バージョン番号メモリ１４０の内容を更新するための更新コマンドを検知する。内部バス１２８からのコマンドが更新コマンドでない場合、一般に、ウォッチドッグ回路１２４はコマンドをそのまま通信バス構造１６に送る。ウォッチドッグインタフェース１２４が内部バス１２８から更新コマンドを検知すると、ウォッチドッグ回路１２４は、そのコマンドを通信バス構造１６に出力するが、ライトプロテクトメモリ１２２から読み取られたバージョン番号に対応する置き換えられたバージョン番号値と共に出力する。したがって、外部バスインタフェース１８からの更新コマンドのみにより、ライトプロテクトメモリ１２２からのバージョン番号をバージョン番号メモリ１４０内に書き込むことができる。
【００２０】
ウォッチドッグ回路１２４は、ライトプロテクトメモリ１２２からのバージョン番号をレジスタ１２６にコピーすることが好ましい。その後、ウォッチドッグ回路１２４は、そのレジスタからの値を、通信バス構造１６に送るための更新コマンドへと置き換える。そのようにすると、ライトプロテクトメモリ１２２の読み取りに伴う遅れが避けられる。
【００２１】
ライトプロテクトメモリ１２２は、ヒューズの溶断（ｆｕｓｅ  ｂｌｏｗｎ）またはレーザの溶断（ｌａｓｅｒ  ｂｌｏｗｎ）ＰＲＯＭ等の任意のタイプのものであっても良い。ＣＰＵ１２０は、ライトプロテクトメモリ１２２内のバージョン番号を使用して、性能を同様に制御しても良い。ＣＰＵ１２０は、ハードウェアに組み込まれたブートプログラムを起動時（例えばリセット時またはパワーアップ時）に実行して、レジスタ１２６の内容をライトプロテクトメモリ１２２からのバージョン番号に設定するようになっていることが好ましい。また、集積回路１４は、起動時にバージョン番号メモリ１４０の内容を標準値に初期化する初期化回路を有し、これにより、機能回路１４２の最小の性能しか与えないようになっていることが好ましい。ＣＰＵのブートプログラムは、バージョン番号更新命令を通信バス構造１６に送るための命令を含んでいても良い。この命令中には、任意のバージョン番号が含まれていても良い。これは、ウォッチドッグ回路１２４がいかなる場合でもライトプロテクトメモリ１２２からのバージョン番号を置き換えるからである。ＣＰＵは、バージョン番号更新コマンドを定期的に送って、バージョン番号メモリ１４０中のバージョン番号の任意のエラーを補正するようにプログラムされていることが好ましい。
【００２２】
このように、ＭＣＭモジュールは、異なるバージョン番号を利用可能にし、それにより、たった１つの集積回路１２の１つのライトプロテクトメモリ１２２を使用して様々な性能を得ることができる。バージョン番号は、ＭＣＭパッケージ１２の外側からのコマンドを含む全ての種類のコマンドを送信するために利用可能な状態に維持された汎用通信バス構造を介して、１または複数の他の集積回路１４，１５に分配される。
【００２３】
本発明が図示の実施形態に限定されないことは言うまでもない。例えば、ウォッチドッグ回路１２４は、ライトプロテクトメモリを有する集積回路１２以外のモジュール内に含まれていても良い。しかしながら、この集積回路１２内のウォッチドッグ回路１２４は、テンパリング(tampering)に対する保護が最大となりかつ複雑度が最小になるため好ましい。同様に、バージョン番号メモリ１４０は、バージョン番号メモリ１４０内のバージョン番号にしたがってその性能を調整する機能回路１４２と同じ集積回路１４内にある必要はない。しかしながら、回路を簡略化するため、バージョン番号メモリ１４０および機能回路１４２を同じ集積回路１４内に含めることが好ましい。任意の数のバージョン番号メモリ１４０を使用しても良い。また、バージョン番号に関して必要なライトプロテクトメモリは１つで済むが、モジュール内の任意の数の集積回路がそのようなメモリ自体を含んでいても良いことは言うまでもない。また、ＭＣＭモジュールに関して本発明を説明してきたが、本発明はこれらの集積回路よりも比較的小さい大きさでしばしば製造される回路において特に有益であるため、本発明が単一の集積回路を含む任意のタイプの回路に適用されることは言うまでもない。
【００２４】
図２はパッケージ１０を有する更なるＭＣＭモジュールを示している。ＭＣＭモジュールは、プロセッサ集積回路２４と、１または複数の信号処理集積回路２６（１つだけ図示されている）と、信号通信リンク２０とを備えている。プロセッサ集積回路２４と信号処理集積回路２６は、通信リンク２０によって結合されている。また、一般に、ＭＣＭモジュールは、処理されるべき信号および／または処理結果を送信するためにパッケージの内側の集積回路２４，２６に接続される様々な端子をパッケージ１０の外側に有していても良いが、明確にするため、これらの様々な端子は図から省かれている。通信リンク２０および好ましくは集積回路２４にも、パッケージ１０の外側から直接にアクセスすることはできない。
【００２５】
プロセッサ集積回路２４は、処理ユニット２４０と、不揮発性ライトプロテクトメモリ２４２と、バージョン番号送信器２４４と、多重化回路２４６とを備えている。ライトプロテクトメモリ２４２は処理ユニット２４０とバージョン番号送信器とに対して結合されている。処理ユニット２４０およびバージョン番号送信器２４４は、通信リンク２０に結合された多重化回路２４６に結合されている。
【００２６】
信号処理集積回路２６は、バージョン番号メモリ１４０と、機能回路１４２と、デマルチプレクサ２６０と、制御回路２６２とを備えている。通信リンク２０は、機能回路１４２と、制御回路２６２と、デマルチプレクサ２６０の入力部とに対して結合されている。デマルチプレクサ２６０は、バージョン番号メモリ１４０に結合された出力部を有している。機能回路１４２は、バージョン番号メモリ１４０に結合された入力部を有している。
【００２７】
動作時、処理ユニット２４０と機能回路１４２との間でビデオ信号等の信号がやりとりされる。処理ユニット２４０および機能回路１４２はこれらの信号を処理する。これらの性能（例えば、特定の処理機能がサポートされているかどうか）は、ライトプロテクトメモリ２４２およびバージョン番号メモリ１４０内のバージョン番号によって決まる。バージョン番号送信器２４４は、ライトプロテクトメモリ２４２からコピーされた（あるいは、ライトプロテクトメモリの内容から演算された）バージョン番号を、通常の信号のために使用される他のタイムスロットに関連する所定のタイプスロットで、信号処理集積回路２６に対して通信リンク２０を介して送信する。例えばビデオの場合、バージョン番号は、例えば垂直帰線期間および／または水平帰線期間等の帰線期間中に送信されても良い。多重化回路２４６はこの信号をこのタイムスロットで通信リンクへ送信する。制御回路２６２は、そのようなタイムスロットを検知するとともに、このタイムスロットで受けられたバージョン番号をバージョン番号メモリ１４０に対してコピーするようにデマルチプレクサ２６０に対して命令する。
【００２８】
通信リンク２０が多数の異なる信号ラインを有するパラレルリンクである場合には、バージョン番号のビットがパラレルに送信されても良い。バージョン番号のタイムを記録するクロック信号を送信するために、１または複数の信号ラインが使用されても良い。この場合、バージョン番号送信器２４４がこのクロック信号を同様に送信し、デマルチプレクサ２６０がクロック信号を使用してバージョン番号を抽出する。
【００２９】
第１の実施形態において、信号処理集積回路２６の性能レベルは、通信リンク２０上に信号が無い場合、最大性能に設定される。したがって、信号処理集積回路２６は、バージョン制御を伴わない回路内で使用される場合には、更なる手段を必要とすることなくその最大性能を得ることができる。
【００３０】
タイムスロット多重化に関して図２の実施形態を説明してきたが、他の形式の多重化を使用しても良いことは言うまでもない。例えば、バージョン番号は、ビデオ情報等の信号のウォーターマークとして多重化されても良く、あるいは、周波数または他のコードドメイン多重アクセス多重化を使用しても良い。
【図面の簡単な説明】
【００３１】
【図１】ＭＣＭモジュールを示している。
【図２】更なるＭＣＭモジュールを示している。
【符号の説明】
【００３２】
１０  パッケージ
１２  プロセッサ集積回路
１４、１５  信号処理集積回路
１６  通信バス構造
１８  外部バスインタフェース
２０  通信リンク
２２  信号通信リンク
２４  プロセッサ集積回路
２６  信号処理集積回路
１２０  ＣＰＵ
１２２  不揮発性ライトプロテクトメモリ
１２４  ウォッチドッグ回路
１２６  レジスタ
１２８  内部バス
１４０  バージョン番号メモリ
１４２  機能回路
１４４  バスインタフェース
２４０  処理ユニット
２４２  不揮発性ライトプロテクトメモリ
２４６  多重化回路
２６０  デマルチプレクサ
２６２  制御回路
【図１】
2005537563.tif 000003
【図２】
2005537563.tif 000004
【国際調査報告】
2005537563.tif 000005
2005537563.tif 000006
2005537563.tif 000007
2005537563.tif 000008
2005537563.tif 000009