(57)【要約】交流結合デイスプレードライバー回路は液晶デイスプレー内に集積化された１つ以上の直流回復スイッチを有する。液称デイスプレーシステムは１端でシステム入力ビデオ信号に接続された結合キャパシターを有し、該結合キャパシターは直流レベルオフセットを有するデイスプレー入力ビデオ信号を提供する。該結合キャパシターのもう１端に接続された液晶デイスプレーデバイスは該デイスプレーデバイスを駆動するためにビデオ入力部で第１デイスプレー入力ビデオ信号を受ける。該デイスプレーデバイス内に集積されたスイッチは該結合キャパシターに直流回復を提供する。
2005518558.tif 000002
【特許請求の範囲】
【請求項１】
液晶デイスプレーシステムに於いて、該システムが
システム入力ビデオ信号と、
出力部に第１デイスプレー入力ビデオ信号を提供するために該システム入力ビデオ信号を増幅するための第１利得を有する第１増幅器と、
１端で該第１増幅器出力部に接続された第１結合キャパシターとを具備しており、該第１結合キャパシターは該第１デイスプレー入力ビデオ信号に第１直流レベルオフセットを提供し、該システムは又
液晶デイスプレーデバイスであるが、該デイスプレーデバイスを駆動するための該第１デイスプレー入力ビデオ信号を受けるために該第１結合キャパシターのもう１端に接続された第１ビデオ入力部を備える該液晶デイスプレーデバイスを具備しており、該デイスプレーデバイスは、該第１ビデオ入力部に接続され、該第１結合キャパシターに直流回復を提供する、中に集積化された第１スイッチを備えることを特徴とする該システム。
【請求項２】
該第１の集積化されたスイッチが、該システム入力ビデオ信号のリトレース期間中に動作させられた時該第１結合キャパシターに直流回復を提供することを特徴とする請求項１の該システム。
【請求項３】
更に、第２デイスプレー入力ビデオ信号を提供するために該システム入力ビデオ信号を増幅するための第２利得を有する第２増幅器を具備しており、該第２利得は、該第２デイスプレー入力ビデオ信号が該第１デイスプレー入力ビデオ信号の相補的信号であるよう該第１利得の反対極性であり、該システムは又
１端で該第２増幅器出力部に接続された第２結合キャパシターを具備しており、該第２結合キャパシターは該第２デイスプレー入力ビデオ信号に第２直流レベルオフセットを提供しており、
該液晶デイスプレーデバイスは、該デイスプレーデバイスを駆動するための第２デイスプレー入力ビデオ信号を受けるために該第２結合キャパシターのもう１端に接続された第２ビデオ入力部を備えており、該デイスプレーデバイスは該第２ビデオ入力部に接続された、該第２結合キャパシターに直流回復を提供する、中に集積化された第２スイッチを備えることを特徴とする請求項１の該システム。
【請求項４】
該第１及び第２集積化スイッチは、該システム入力ビデオ信号のリトレース期間中に動作させられた時それぞれ該第１及び第２結合キャパシターに直流回復を提供することを特徴とする請求項３の該システム。
【請求項５】
該デイスプレーデバイスは該第１集積化スイッチのゲート動作用電極に電圧スイングを提供するためのブートストラッピング回路を備えることを特徴とする請求項１の該システム。
【請求項６】
該デイスプレーデバイスが更に該集積化スイッチに接続された電荷注入打ち消し回路を備えることを特徴とする請求項５の該システム。
【請求項７】
該システム入力ビデオ信号のフレームが列反転、行反転、画素反転、そしてフレーム反転の何れかを使うことを特徴とする請求項１の該システム。
【請求項８】
液晶デイスプレーシステムに於いて、該システムが
システム入力ビデオ信号と、
出力部に増幅されたシステム入力ビデオ信号を提供するために該システム入力ビデオ信号に接続されたスイッチ可能な利得極性を備える増幅器と、
第１直流レベルオフセットを有する第１デイスプレー入力ビデオ信号を提供するために１端で該増幅器出力部に接続された第１結合キャパシターと、
第２直流レベルオフセットを有する第２デイスプレー入力ビデオ信号を提供するために１端で該増幅器出力部に接続された第２結合キャパシターと、
液晶デイスプレーデバイスであるが、該デイスプレーデバイスを駆動するように、該第１デイスプレー入力ビデオ信号を受けるために該第１結合キャパシターのもう１端に接続された第１ビデオ入力部と、該第２デイスプレー入力ビデオ信号を受けるために該第２結合キャパシターのもう１端に接続された第２ビデオ入力部と、を備える該液晶デイスプレーデバイスと、
該第１結合キャパシターに直流回復を提供する第１スイッチと、そして
該第２結合キャパシターに直流回復を提供する第２スイッチと、を具備することを特徴とする該システム。
【請求項９】
該第１及び第２スイッチが該デイスプレーデバイスの外部にあることを特徴とする請求項８の該システム。
【請求項１０】
該第１及び第２スイッチが該デイスプレーデバイス内に集積化されることを特徴とする請求項８の該システム。
【請求項１１】
該第１及び第２スイッチが、該システム入力ビデオ信号のリトレース期間中に動作させられた時、それぞれ該第１及び第２結合キャパシターに直流回復を提供することを特徴とする請求項８の該システム。
【請求項１２】
液晶デイスプレーシステムに於いて、該システムが
システム入力ビデオ信号と、
１端で該システム入力ビデオ信号に接続された第１結合キャパシターと、を具備しており、該第１結合キャパシターは第１直流レベルオフセットを有する第１デイスプレー入力ビデオ信号を提供しており、該システムは又
液晶デイスプレーデバイスであるが、該デイスプレーデバイスを駆動するための第１デイスプレー入力ビデオ信号を受けるために該第１結合キャパシターのもう１端に接続された第１ビデオ入力部を備えた該液晶デイスプレーデバイスを具備しており、該デイスプレーデバイスは該第１ビデオ入力部に接続され、該第１結合キャパシターに直流回復を提供する、中に集積化された第１スイッチを備えることを特徴とする該システム。
【請求項１３】
該第１集積化スイッチが、該システム入力ビデオ信号のリトレース期間中に動作させられた時該第１結合キャパシターに直流回復を提供することを特徴とする請求項１２の該システム。
【請求項１４】
更に、１端で該システム入力ビデオ信号に接続された第２結合キャパシターを具備しており、該第２結合キャパシターは第２直流レベルオフセットを有する第２デイスプレー入力ビデオ信号を提供しており、
該液晶デイスプレーデバイスは該デイスプレーデバイスを駆動するための該第２デイスプレー入力ビデオ信号を受けるために該第２結合キャパシターのもう１端に接続された第２ビデオ入力部を備えており、該デイスプレーデバイスは該第２ビデオ入力部に接続され、該第２結合キャパシターに直流回復を提供する、中に集積化された第２スイッチを備えることを特徴とする請求項１２の該システム。
【請求項１５】
該第１及び第２集積化スイッチが、該システム入力ビデオ信号のリトレース期間中に動作させられた時それぞれ該第１及び第２結合キャパシターに直流回復を提供することを特徴とする請求項１４の該システム。
【請求項１６】
該デイスプレーデバイスが該第１集積化スイッチのゲート動作用電極に電圧スイングを提供するためのブートストラッピング回路を備えることを特徴とする請求項１２の該システム。
【請求項１７】
該デイスプレーデバイスが更に該集積化スイッチに接続された電荷注入打ち消し回路を備えることを特徴とする請求項１６の該システム。
【請求項１８】
液晶デイスプレーシステムに於いて、該システムが
システム入力ビデオ信号と、
増幅されたシステム入力ビデオ信号を提供するために該システム入力ビデオ信号に接続されたスイッチ可能な利得極性を備える増幅器手段と、
第１直流レベルオフセットを有する第１デイスプレー入力ビデオ信号を提供するために１端で該増幅器出力部に接続された第１交流結合手段と、
第２直流レベルオフセットを有する第２デイスプレー入力ビデオ信号を提供するために１端で該増幅器出力部に接続された第２交流結合手段と、
液晶デイスプレー手段であるが、該デイスプレーデバイスを駆動するための、該第１デイスプレー入力ビデオ信号を受けるために該第１交流結合手段のもう１端に接続された第１ビデオ入力部と、該第２デイスプレー入力ビデオ信号を受けるために該第２交流結合手段のもう１端に接続された第２ビデオ入力部と、を備える該液晶デイスプレー手段と、
該第１交流結合手段に直流回復を提供する第１スイッチ手段と、そして
該第２交流結合手段に直流回復を提供する第２スイッチ手段とを具備することを特徴とする該システム。
【請求項１９】
液晶デイスプレーシステムに於いて、該システムが
直流レベルオフセットを有するデイスプレー入力ビデオ信号を接続するための交流結合手段と、
デイスプレー手段であるが、該デイスプレーデバイスを駆動するための該デイスプレー入力ビデオ信号を受けるために該交流結合手段に接続されたビデオ入力部を備える該デイスプレー手段とを具備しており、該デイスプレー手段は該ビデオ入力部に接続され、該交流結合手段に直流回復を提供する、中に集積化されたスイッチ手段を備えることを特徴とする該システム。
【請求項２０】
液晶デイスプレーを駆動する方法に於いて、該方法が、
システム入力ビデオ信号を結合キャパシターの１端に接続する過程を具備しており、該結合キャパシターは直流レベルオフセットを有するデイスプレー入力ビデオ信号を提供しており、該方法は又
該結合キャパシターのもう１端に液晶デイスプレーデバイスを、該デイスプレーデバイスを駆動するための該デイスプレー入力ビデオ信号を受けるために、接続する過程と、
該システム入力ビデオ信号のリトレース期間中に、該結合キャパシターに直流回復を提供するために該デイスプレー入力ビデオ信号に接続され、該デイスプレーデバイス内に集積化されたスイッチを動作させる過程と、を具備することを特徴とする該方法。
【請求項２１】
液晶デイスプレーデバイスに於いて、該デバイスが
該デイスプレーデバイスを駆動する交流結合ビデオ信号を受けるためのビデオ入力部と、
リトレース期間中に該交流結合ビデオ信号に直流回復を提供する集積化スイッチを具備することを特徴とする該デバイス。
【請求項２２】
更に、該第１交流結合ビデオ信号の相補的信号である第２交流結合ビデオ信号を受けるための第２ビデオ入力部と、そして
該第２交流結合ビデオ信号に直流回復を提供する第２集積化スイッチと、を具備することを特徴とする請求項２１の該デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に液晶デイスプレードライバー回路（liquid crystal display driver circuit）に関し、特に集積化（integrated）された直流回復用スイッチを有する液晶デイスプレードライバー回路に関する。
関連出願
本出願は２００２年２月１９日に出願された米国特許仮出願第６０／３５７，９４４号の特典を請求する。上記出願の全開示事項は引用によりここに組み入れられる。
【背景技術】
【０００２】
一般に、液晶デイスプレー（liquid crystal displays）｛エルシーデーエス（LCDs）｝は直流（direct current）｛デーシー（DC）｝電圧を有するとうまく作動しない。エルシーデーの透過性（transmission）対電圧のグラフが図１で示され、ゼロ電圧での高透過性（high transmission）と正か又は負か何れかの電圧での低透過性（low transmission）を示している。該エルシーデーをブラックに駆動（drive the LCD to black）するためには、該エルシーデー上に正の電圧を置くことは出来ない。定常状態の直流電圧は、例えば、汚染物に該液晶セルの１つの側又はもう１つをメッキ（to plate）させることにより該デイスプレーを破損（damage）させる。ゼロ（０）直流を保存し（直流回復し）、破損を防止するために、一般に該エルシーデーに印加される電圧は、ハイブラック（high black）、ローブラック（low black）、ハイブラック、ローブラックの間を前後に（交番して）フリップ（flipped）させられる。
【０００３】
図２Ａ−２Ｄの連続するフレーム（frames）のシリースで示される様に、ゼロ（０）の直流を保存（preserving）するための種々のシナリオがある。１つのシナリオは図２Ａに示す様に列反転（column inversion）を使い、そこでは１つのフレームはその全ての列が交互の極性、正−負、正−負を有する様に書かれる。次のフレームでは、その全ての列が負−正、負−正に書かれる。該続くフレームでは、再びその全ての列が正−負、正−負に書かれる。図２Ｂに示す様に、フレーム反転を使用することが出来て、そこでは最初のフレームは全て正を有するように書かれ、そして次のフレームは全て負を有するように書かれる。その続くフレームは再び全て正を有するように書かれる。図２Ｃに示す様に、画素反転を使用することが出来て、それは第１フレームではチェッカーボード状の効果を、第２フレームでは反転された効果を作る。第３フレームでは、該チェッカーボード状の効果は第１フレームのそれと整合する。最後に、図２Ｄに示す様に、行反転を使用することが出来てそこでは全ての行が交番する極性、正−負、正−負である。次のフレームでは、全ての行が負−正、負−正に書かれる。第３フレームでは、該行は再び正−負、正−負に書かれる。
【特許文献１】米国特許第６、４７６、７８４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
適当な直流結合デイスプレードライバー回路（DC-coupled display driver circuits）は高い電源電圧（supply voltages）を要する。或る交流結合デイスプレードライバー手法（AC-coupled display driver approaches）はより低い電圧増幅器を使用出来る利点を有する。しかしながら、この様なシステムで直流回復に必要な外部スイッチはより高い電圧を取り扱わねばならない。かくして、追加のより高い電圧用プロセス（additional higher voltage processes）と部品数増加とを避けるデイスプレーシステムの改良用のニーヅがある。
【課題を解決するための手段】
【０００５】
本発明は交流結合デイスプレードライバー回路用のより望ましい手法を提供する。本方策の実施例については、１つ以上の直流回復スイッチが液晶デイスプレー内に集積化される。この仕方では、該集積化スイッチは該デイスプレーの内部回路用に使用される同じ高電圧用プロセス（the same high-voltage process）で実現され得る。利点は、該直流回復スイッチ用に外部集積回路を要せず、システム入力増幅器が低電圧集積回路上の他の部品と共に集積化され得ることである。
【０００６】
従って液晶デイスプレーシステムは１端でシステム入力ビデオ信号（system input video signal）に接続された結合キャパシター（coupling capacitor）を有し、該結合キャパシターは直流レベルオフセット（DC level offset）を有するデイスプレー入力ビデオ信号（display input video signal）を提供する。該結合キャパシターのもう１つの端部に結合された液晶デイスプレーデバイスは該デイスプレーデバイスをドライブするためにビデオ入力部（video input）に第１デイスプレー入力ビデオ信号を受ける。該デイスプレーデバイス内に集積化されたスイッチは該結合キャパシターに直流回復を提供する。
【０００７】
もう１つの実施例では、１端で該システム入力ビデオ信号に接続された第２結合キャパシターが第２直流レベルオフセットを有する第２デイスプレー入力ビデオ信号を提供する。該液晶デイスプレーデバイスは、該デイスプレーデバイスをドライブするための第２デイスプレー入力ビデオ信号を受けるために該第２結合キャパシターのもう１端に接続された第２ビデオ入力部を有する。該デイスプレーデバイス内に集積化された第２スイッチは該第２結合キャパシターに直流回復を提供する。
【０００８】
該集積化されたスイッチは該システム入力ビデオ信号のリトレース期間（retrace interval）中に動作させられる時該結合キャパシターに直流回復を提供するよう動作可能である。
【０００９】
もう１つの側面に依れば、液晶デイスプレーシステムは単一システム入力ビデオ信号を特徴とする。該システム入力ビデオ信号に接続されたスイッチ可能な利得極性を有する増幅器は増幅されたシステム入力ビデオ信号を提供する。１端で該増幅器に接続された第１結合キャパシターは第１直流レベルオフセットを有する第１デイスプレー入力ビデオ信号を提供する。１端で該増幅器に接続された第２結合キャパシターは第２直流レベルオフセットを有する第２デイスプレー入力ビデオ信号を提供する。液晶デイスプレーデバイスは該デイスプレーデバイスを駆動するために該第１及び第２デイスプレー入力ビデオ信号を受ける。第１及び第２スイッチはそれぞれ、該第１及び第２結合キャパシターに直流回復を提供する。該第１及び第２スイッチは該デイスプレーデバイスの外にあってもよく、或いは該デイスプレーデバイス内に集積化されてもよい。
【００１０】
本発明の前記及び他の目的、特徴そして利点は、付属する図面に図解された本発明の好ましい実施例の下記のより特定的な説明から明らかであるが、該図面では種々の図を通して同じ部品を参照するために同様な参照文字が使用される。該図面は必ずしもスケール合わせされておらず、代わりに本発明の原理を図解することに力点が置かれている。
【実施例】
【００１１】
図３Ａは、液晶デイスプレーデバイス３０に接続され、２つのビデオ信号、ビデオハイ（ＶＩＤＨ）とビデオロー（ＶＩＤＬ）、を有する直流結合ドライバー回路１０を示す。一般に該信号ＶＩＤＨ及びＶＩＤＬは明確のため示されてない画素素子（pixel elements）のアクチブマトリックス（active matrix）を駆動する相補型信号（complementary signals）である。負の電圧の使用を省くために、該信号は、全画素の共通電極（ＶＣＯＭ）に印加される電圧である５ボルト付近に中心がある。かくして、該ＶＩＤＨ信号に印加される５ボルトは該画素を跨いで０ボルトを置き、それをホワイト状態に駆動（driving it to the white state）する。ＶＩＤＨが８ボルトの時、該画素電圧は＋３ボルト（ブラック）である。ＶＩＤＬは５ボルトのホワイトから２ボルトのブラックまでに及ぶ。入力ビデオ信号スイング（input video signal swing）は典型的に１ボルトであるので、従って＋３及び−３ボルトに整合する利得（gains）を有する正及び負の増幅器（positive and negative amplifiers）２０が必要となる。図３Ｂは行反転を使用する図３Ａの回路１０で印加されるビデオ信号の波形線図である。
【００１２】
別々のＶＩＤＨとＶＩＤＬ信号（図３Ａ）を有する、丁度論じられる該システムは列反転及び画素反転で使用するのに好適であり、何故ならば該デイスプレーの全ての行は正及び負の両極性の画素を含むからである。（代表的デイスプレーはその全体が引用によりここに組み入れられる特許文献１で開示されている。）従って、両増幅器は殆ど連続的に使用される。しかしながら、行反転又はフレーム反転駆動（row inversion or frame inversion drive）が使用される時、与えられた行の全画素は同じ極性であり、該ＶＩＤＨ及びＶＩＤＬ信号は同時には使用出来ない。該２つの増幅器（＋Ａ又は−Ａ）の１つは常にアイドルであるだろう。
【００１３】
丁度説明した状況で増幅器が十分に利用しきらない（underutilized）ことを避けるために、行反転デイスプレーは典型的に図４Ａに示すそれの様なドライバー回路を使用する。該回路１２で、単一ビデオ信号（ＶＩＤ）はデイスプレー３２に接続された単一増幅器２２により駆動される。該増幅器極性は正又は負の利得用にスイッチされる。正画素の行を書くとき、ＶＩＤはホワイト（white）からハイブラック（high black）へスイングする（図３ＡでＶＩＤＨが行う様に）。負の行用に、該反対の増幅器極性が使用されるので、ＶＩＤはホワイト（white）からローブラック（low black）へスイングする。該増幅器は完全に利用されるが、該ＶＩＤ信号のスイング（８−２＝６Ｖ）はＶＩＤＨ（８−５＝３Ｖ）又はＶＩＤＬ（５−２＝３Ｖ）のそれの２倍である。図４Ｂは行反転を使用して図４Ａの回路で印加されるビデオ信号の波形線図である。
【００１４】
ＶＩＤ信号スイングを減じるため広く使われる１技術は共通電極（common electrode）ＶＣＯＭを交流信号（AC signal）で駆動することである。この交流共通ドライブ枠組み（AC-common drive scheme）は図５の波形線図で示される。該ＶＣＯＭレベルは正の行を書いている時２ボルトに減じられるので、該＋３Ｖブラックレベルは５ボルトのＶＩＤで書かれる。負の行はＶＣＯＭを５ボルトまで駆動するので、−３Ｖブラックは２ボルトにあるＶＩＤで書かれる。両方の場合、該ＶＩＤ信号スイングは（５−２＝３Ｖ）に過ぎない。交流共通ドライブの欠点は該ＶＣＯＭレベルをスイッチするためにそれが追加回路を要することである。もう１つの欠点は或る画素設計及び走査回路（scanner circuits）との非両立性である。
【００１５】
或る場合には、所要ビデオバンド幅は、単一ＶＩＤ信号に、又はＶＩＤＨ及びＶＩＤＬ信号の対に、実際に供給され得るよりも大きいかも知れない。例は、大きな数（＞〜３００ｋ）の画素を有するより高い解像度のデイスプレーと、異常に高いフレーム速度（＞〜６０Ｈｚ）で動作させるよう意図されたデイスプレーと、である。これらのデイスプレーは必要なバンド幅を達成するために多数ＶＩＤ入力部又はＶＩＤＨ及びＶＩＤＬ入力部の対を使用してもよい。又カラーデイスプレーは別々の赤、緑、及び青成分信号用の多数ビデオ入力部を使用してもよい。明確なので下記議論は単一入力部又は入力部対を引用し続けるが、説明されるアイデアと技術は多数入力部を有するデイスプレー用に容易に拡大される。
【００１６】
該直流結合システムの欠点はそれらの高い電源電圧（supply voltage）である。もしＶＣＯＭが直流レベルに保持されるなら、少なくとも１つの増幅器は８ボルトのハイブラックレベルを越える電源（supply）を要する。交流共通ドライブを用いてさえ、５ボルトの最大ビデオ電圧レベルは実際の３ボルトスイングより可成り高く、それは該デイスプレーの回路により課される２ボルト最小レベルのためである。該高い電源電圧は該システムの電力消費を増し、又該ビデオ増幅器を実現するために利用可能な技術を制限する。例えば、８ボルトビデオ増幅器は比較的高価なＢｉＣＭＯＳ用プロセス（process）を要する。５ボルト増幅器は特殊なアナログＣＭＯＳ用プロセスで実現される。より望ましい解は３．３ボルト電源で３ボルトビデオを駆動し、従来のＣＭＯＳロジック用のプロセスで実現されるレイルツーレイル（rail-to-rail）の増幅器である。この様なＣＭＯＳ用プロセスは広く利用可能であり、比較的廉価である。更に、該３．３ボルトＣＭＯＳの解はより高い集積度へ導き、何故ならば該増幅器が他のシステム部品と同じチップ上に集積化されるからである。
【００１７】
図６Ａは低電圧増幅器２０と列反転用交流結合ドライブとを有する回路１４を示す。該直流レベルをシフトするためにキャパシターＣＨとＣＬが使用される。両増幅器のは該キャパシターの左側上で０−３ボルトスイングするが、該キャパシターの右側では該デイスプレー３０はＶＩＤＨ上で５−８ボルト、ＶＩＤＬ上で２−５ボルトに出会う。適当な動作用に、ＣＨ及びＣＬ間の電圧オフセットはそれぞれ＋５及び＋２ボルトに保持されねばならない。これらのオフセットは入力ビデオをブラックに駆動しそして直流回復スイッチＳＷＨ２、ＳＷＬ２を閉じることにより周期的にリフレッシュ（refreshed）される。スイッチＳＷＨ２、ＳＷＬ２が動作すると、ＣＨの左のプレートは＋３Ｖであり、該右のプレートは＋８Ｖであり、望ましい＋５Ｖオフセットに帰着する。同様に、キャパシターＣＬは２ボルトオフセットに回復する。このリフレッシュは行間の水平リトレース時間（horizontal retrace time between rows）に行われてもよいので、それはデイスプレー動作と干渉しない。
【００１８】
図６Ｂは同様な交流結合回路１６を示すが、両直流回復スイッチＳＷＨ１、ＳＷＬ１は５ボルト共通レベルに接続されている。ＣＨ及びＣＬ間のオフセット電圧は図６Ａに於けると同じであるが、この場合入力信号は該リフレッシュを行うためにホワイトに駆動される。
【００１９】
この直流回復技術用に何れかの便宜的レベル、ブラック、ホワイト、グレイ（gray）又は恐らくはシンク（sync）のレベル、が使用されてもよい。ホワイトにリセットする１利点は両スイッチ用に単一の＋５Ｖ基準電源が使用されてもよいことである。しかしながら、水平リトレース中にブラックの”ブランキング期間（blanking period）”を既に提供している標準ビデオ信号を使う時は、ブラックへのリセット（reset-to-black）が好ましい。
【００２０】
前に述べた様に、行反転が使われる時は与えられた行内の全ての画素が同じ極性を有し、従って１つの増幅器しか要しない。図７Ａと７Ｃは、本発明の原理の行反転で使うための、それぞれ交流結合回路１８及び４０を示す。図４Ａの直流結合回路に於ける様に、図７Ａ及び７Ｃの回路の増幅器極性はスイッチ可能である。しかしながら、これらの交流結合の実施例では、最小及び最大信号レベルは両極性用で同じである。該２つのスイッチ（図７ＡのＳＷＨ１，ＳＷＬ１、図７ＣのＳＷＨ２，ＳＷＬ２）は独立に動作し、該ＶＩＤＨ及びＶＩＤＬ信号は異なる時にリセットされる。図７Ａの回路はホワイトレベルにリセットする。図７Ｂの波形線図に示す様に、キャパシターＣＨは、該増幅器がロー（０Ｖ）である間、ＶＩＤＨを＋５Ｖへ接続するためにＳＷＨ１を閉じることによりリセットされ、そしてＣＬは、該増幅器がハイ（３Ｖ）である間、ＶＩＤＬを＋５Ｖへ接続するためにＳＷＬ１を閉じることによりリセットされる。図７Ｃの回路はブラックレベルにリセットする。図７Ｄの波形線図に示す様に、キャパシターＣＨは、該増幅器がハイ（３Ｖ）である間、ＶＩＤＨを＋８Ｖに接続するためにＳＷＨ２を閉じることによりリセットされ、そしてＣＬは、該増幅器がロー（０Ｖ）である間ＶＩＤＬを＋２Ｖに接続するためにＳＷＬ２を閉じることによりリセットされる。
【００２１】
図６Ａ，６Ｂ，７Ａ及び７Ｃで説明された交流結合駆動回路で遭遇する１問題は該デイスプレー内の入力部が純粋に高インピーダンス入力部（high impedance inputs）でないことである。この点を図解するために、図８は、そのビデオラインから駆動される全列の容量性負荷を表す幾つかのキャパシターＣ１−Ｃ５へスイッチＳＷ１−ＳＷ５を通してスイッチされるビデオラインＶＩＤＨ／Ｌを示す。スイッチＳＷ１−ＳＷ５はビデオ電圧を列容量（column capacitance）へスイッチする伝送ゲート（transmission gates）を表す。各伝送ゲートスイッチＳＷ１−ＳＷ５が閉じると、１つの小さな電荷が該列容量から転送され、１つのエラー信号（error signal）が外部結合キャパシター上に貯まる。更に走査が該デイスプレーを跨いで進むと該エラーは増大する。従って、画像の１つの側では全てが正しいが、該画像の反対側ではグレースケール値（gray scale values）は種々であるかも知れない。該エラーの大きさは該画像の前に走査された部分で如何に多くの電荷がダンプオフ（dumped off）されたかに左右される。これは水平ブリーデイング効果（horizontal bleeding effect）へ導き得る。図９はグレイ画像部分（gray image portion）（Ｂ）とブラック画像部分（black image portion）（Ａ）とを有する画像範囲３２を備えるデイスプレー３０Ａを図解する。該ブラック画像部分（Ａ）を走査する間、その右の範囲（ＡＡ）はその上の該グレイ画像と僅かに異なるグレイの陰（shade）となる。これは種々の電荷がその範囲内のキャパシター上に転送されるからのようである。解はそれらがどんな電荷が転送されようが吸収出来るように該キャパシターをより大きくすることである。より大きいキャパシター上の同じ量の電荷はより小さいエラー信号電圧に帰着し、それによりこのブリーデイング効果を防止する。交流結合ドライブ方策（図６Ａ、６Ｂ、７Ａ及び７Ｃ）はより低い電圧の増幅器の使用を可能にするがそれは該キャパシターの左側上のどんな信号も３．３Ｖを越えないからである。しかしながら、直流回復スイッチ（ＳＷＨ１，ＳＷＬ１、ＳＷＨ２、ＳＷＬ２）が該キャパシターの右側にあり、従ってより高い電圧を取り扱わねばならない。
【００２２】
該直流回復スイッチとビデオ増幅器を同じチップ上に集積化することを考えるかも知れないが、その時該チップは該スイッチを実現するためにより高い電圧用のプロセスを要し、該交流結合ドライブの重要な利点は失われるかも知れない。第２の選択肢は別チップ、個別素子ＭＯＳＦＥＴ（discrete MOSFETs）、又は同様なデバイスを用いて、該スイッチを外部的に実現することであるが、これは部品数を増し、従って該システムコストを増す可能性が最も高い。
【００２３】
図１０Ａ−１０Ｆは本発明の交流結合ドライブ回路用のより望ましい方策の幾つかの実施例を示す。この方策を用いると、１つ以上の直流回復スイッチが該液晶内部に集積化される。かくして、該スイッチ用に外部ＩＣは何等不要で、そして該増幅器は低電圧集積回路上で他の部品と集積化されてもよい。加えて、該スイッチは該デイスプレーの内部回路用に使用されると同じ高電圧用プロセスで実現され得る。
【００２４】
特に、図１０Ａ−１０Ｃは、２つのデイスプレー入力部（two display inputs）を特徴とし、独立に動作する２つの集積化スイッチを有する交流結合ドライブ回路の実施例を図解する。図１０Ａは、該デイスプレーをホワイトにリセットしながら直流回復用に構成された集積化スイッチＩＳＷＨ１、ＩＳＷＬ１を有するデイスプレー５０を備える回路４２を図解する。図１０Ｂは図１０Ａのデイスプレー線図と同様であるが、デイスプレー５２での５ボルト電圧シフト用に構成された集積化スイッチＩＳＷＨ２、ＩＳＷＬ２を有する回路４４を示す。図１０Ｃの回路４６は該デイスプレー５４をブラックにリセットしながら直流回復用に構成された集積化スイッチＩＳＷＨ３、ＩＳＷＬ３を含む。
【００２５】
図１０Ｄ−１０Ｅは単一システム入力部（single system input）、単一デイスプレー入力部（single display input）及び集積化スイッチング（integrated switching）を特徴とする交流結合ドライブ回路４８，７０を図解する。増幅器２２Ａの電圧スイングは６Ｖで、図４Ａの直流結合された場合に於けると同じである。しかしながら、最大増幅器電圧は図４Ａの８Ｖから図１０Ｄ及び１０Ｅの６Ｖまで減じられる。該減少した電圧は該増幅器２２Ａがより低い電源電圧で動作することを可能とし、それにより電力を節約する。図１０Ｄの回路４８は、ホワイトにリセットされるデイスプレー５６を有する直流回復用に構成された１つの集積化スイッチＩＳＷ１を持つ。該スイッチＩＳＷ１は該ホワイトレベルの入力ビデオで周期的に閉じられる。図１０Ｅの回路７０はブラックにリセットされるデイスプレー５８を有する直流回復用に構成された２つの集積化スイッチＩＳＷＨ４、ＩＳＷＬ４を含む。該スイッチＩＳＷＨ４及びＩＳＷＬ４の１つ又は両者が使われてもよい。該スイッチは独立に動作させられ、該増幅器がハイブラックレベル（６Ｖ）にある時閉じられるＩＳＷＨ４及び／又は該増幅器がローブラックレベル（０Ｖ）にある時閉じられるＩＳＷＬ４を伴う。もし両スイッチが使用されるなら、＋８Ｖ及び＋２Ｖ基準は該増幅器スイングの限界に良く整合されるべきである。
【００２６】
図１０Ｆは交流結合ビデオ、交流共通信号（AC-common signal）、そして集積化スイッチングを有するデイスプレードライブ回路７２を図解する。該ＶＣＯＭ信号レベルは図５の直流結合の場合に於けると同じである。該交流結合ビデオの使用は該増幅器に要する最大電圧レベルを減じる。直流回復は、該入力ビデオ信号がホワイトレベル（１Ｖ）にある間デイスプレー６０内に集積化されたスイッチＩＳＷ２を閉じることにより実行される。
【００２７】
図１０Ｇは交流結合ビデオと、交流共通信号と、そしてデイスプレー６２でビデオ及びＶＣＯＭ信号の両者用の集積化スイッチングと、を有するデイスプレードライブ回路７４を図解する。該ビデオ信号はスイッチＩＳＷ３を閉じ、ＶＩＤをＶＣＯＭに接続することにより該ホワイトレベルにリセットされる。該ＶＣＯＭレベルは、ＩＳＷ４を閉じ、ＶＣＯＭを（＋２Ｖ）基準レベルへ接続することにより回復させられる。
【００２８】
図７Ａ及び７Ｃの交流結合ドライブ回路内の外部スイッチ（ＳＷＨ１，ＳＷＬ１，ＳＷＨ２、ＳＷＬ２）は、それぞれ図１０Ｈ及び１０Ｉに示す様に、本発明の原理により該デイスプレー内に集積化され得ることを注意しておく。図１０Ｈはデイスプレー６４に集積化されたスイッチＩＳＷＨ５、ＩＳＷＬ５を有するデイスプレードライバー回路７６を図解する。図１０Ｉはデイスプレー６６に集積化されたスイッチＩＳＷＨ６、ＩＳＷＬ６を有するデイスプレードライバー回路７８を図解する。
【００２９】
本発明の原理の他の実施例で、増幅器のない構成があり得ることは理解されるべきである。例えば、双レベルビデオシステム（bi-level video system）（すなわち、ブラックとホワイトであるが、グレイはない）では該システム入力部はスイッチで駆動されてもよく、増幅器は有しない。
【００３０】
図１０Ａ−１０Ｇの実施例用の集積化スイッチの動作をここで説明する。図１１Ａは図１０Ａ−１０Ｂの実施例の何れかでビデオハイデイスプレー入力信号（video high display input signal）で使用するためのＮＭＯＳスイッチ８０の線図である。図１１Ａの線図はデイスプレー入力信号ＶＩＤＨと共通電圧ＶＣＯＭに接続された該ＮＭＯＳスイッチを示す。この場合、ＶＩＤＨ＞＝ＶＣＯＭである。該スイッチはゲート電圧ＶＧＨにより制御される。該ＮＭＯＳスイッチは、ＶＴＮ（〜１−２Ｖ）がしきい値電圧である場合に（ＶＧＨ−ＶＣＯＭ）＜ＶＴＮの時オフにゲートされ、従ってＶＧＨ＝ＶＣＯＭの時オフにゲートされる。該スイッチ８０は（ＶＧＨ−ＶＣＯＭ）＞ＶＴＮの時オンにゲートされる。適当なコンダクタンス（conductance）を達成するために、該スイッチはＶＧＨ−ＶＣＯＭ−ＶＴＮ＝数ボルト（〜１−３Ｖ）を有する必要がある。
【００３１】
同様に、図１１Ｂは図１０Ａ−１０Ｂの実施例でビデオローデイスプレー入力信号（video low display input signal）で使用するためのＰＭＯＳスイッチ８２の線図である。該ＰＭＯＳスイッチはデイスプレー入力信号ＶＩＤＬと共通電圧ＶＣＯＭに接続されて示されている。この場合、ＶＩＤＬ＜＝ＶＣＯＭである。該スイッチ８２はゲート電圧ＶＧＬにより制御される。該ＰＭＯＳスイッチは、ＶＴＰ（〜−１から−２Ｖ）がしきい値電圧である場合に（ＶＧＬ−ＶＣＯＭ）＞ＶＴＰである時オフにゲートされ、従ってＶＧＬ＝ＶＣＯＭの時オフにゲートされる。該スイッチは（ＶＧＬ−ＶＣＯＭ−ＶＴＰ）＝負の数ボルト（〜−１から−３Ｖ）の時オンにゲートされる。
【００３２】
図１１Ｃは図１０Ｄ又は１０Ｆの実施例の単一ビデオデイスプレー入力信号で使用するためのＮＭＯＳスイッチ８４の線図である。この場合、該スイッチはデイスプレー入力ＶＩＤ及び共通電圧ＶＣＯＭに接続されて示されており、ＶＭＡＸ＞ＶＣＯＭそしてＶＭＩＮ＜ＶＣＯＭである。該スイッチ８４はゲート電圧ＶＧにより制御される。該スイッチはＶＣＯＭ＋ＶＴＮより小さいＶＭＩＮ＋ＶＴＮがＶＧより大きい時オフにゲートされる。該スイッチはＶＧ＞ＶＭＡＸ＋ＶＴＮの時オンにゲートされる。
【００３３】
図１１Ｄは図１０Ｃの実施例でビデオハイ及びビデオロー入力信号で使用するための１対のＮＭＯＳ及びＰＭＯＳスイッチ８６，８８の線図である。該ＮＭＯＳスイッチ８８はデイスプレー入力ＶＩＤＬとローブラック基準レベル（＋２Ｖ）に接続されて示され、該ＰＭＯＳスイッチ８６は該デイスプレー入力ＶＩＤＨ及びハイブラック基準レベル（＋８Ｖ）に接続されて示されている。この場合ＶＩＤＨは該ハイブラック基準（＋８Ｖ）より小さく、ＶＩＤＬはローブラック基準レベル（＋２Ｖ）より大きい。該ＰＭＯＳスイッチはゲート電圧ＶＧＨにより制御され、該ＮＭＯＳスイッチはゲート電圧ＶＧＬにより制御される。図１１Ｅは図１１Ｄと同様であり、スイッチ９０，９２を有するが、図１０Ｅの実施例に於ける様に単一ビデオ入力部を有する。
【００３４】
単一デイスプレー入力部の実施例については、２つのデイスプレー入力部の実施例の場合のＶＧＨ、ＶＧＬについての電圧スイング用よりも大きいＶＧについての電圧スイングが必要であることを注意しておく。しかしながら、何れの場合も、ＶＧ、ＶＧＨ、そしてＶＧＬについて利用可能なより大きい電圧を有することが一般に望ましい。ＭＯＳ回路については、ＶＧＳがゲート電圧で、ＷとＬがそのチャンネルの幅と長さである場合、動作の線形領域ではその電流は（Ｗ／Ｌ）（ＶＧＳ−ＶＴ）に概略等しいことが一般に公知である。かくして、ＶＧＳを増すことにより、より小さなＦＥＴが使用出来て、それにより寸法、電力そしてコストを減少出来る。ゲート電圧により大きい電圧スイングを提供するために、集積化スイッチを含む図１０Ａ−１０Ｇの実施例用にブートストラッピング回路方策（bootstrapping circuit approach）が実施出来る。
【００３５】
図１２Ａは図１０Ａ−１０Ｂの実施例で使用するためのブートストラッピング回路１０２の略回路図である。図１２Ｂは図１２Ａのブートストラッピング回路用の制御信号の波形線図である。図１３Ａは図１０Ｄ又は１０Ｆの実施例で使用するためのブートストラッピング回路１１０の略回路図である。図１３Ｂは図１３Ａのブートストラッピング回路用制御信号の波形線図である。
【００３６】
該ブートストラッピング回路１０２（図１２Ａ）はスイッチ１０４，１０６，１０８を含む。図１２Ｂのタイミング線図は該ＶＣＯＭレベルで保持されるゲート電圧ｇで始まり、ＮＭＯＳスイッチは従って開く。次いでＶＣＯＭからｇを切断するため信号ｓ＊がローに駆動される。次いで信号ｕ＊はローにパルス駆動され、ゲート電圧ｇをダイオードＤ１を通してＶＤＤの方へ引き上げる。次いで信号ｐがハイにパルス駆動されると、ゲート電圧ｇはＶＤＤより高い電圧へ容量性で接続され、それにより該スイッチコンダクタンスを増加させる。ＰＭＯＳスイッチを駆動するために回路図１２Ａの双数（dual）が使用されてもよい。
【００３７】
図１３Ａの回路１１０は図１２Ａのそれと同様なブートストラップ機能（bootstrap function）を行う一方、図１０Ｄ又は図１０Ｆの実施例用に要求される様に、該ゲート電圧ｇがＶＣＯＭより下へ駆動されることを可能にもする。ノードｇは信号ｐに接続されたそれらの負の電源を有する２つのインバーター１０９，１１１により駆動される。該回路構成はどのトランジスターのドレイン−ツー−ソース電圧（drain-to-source voltage）ＶＤＳも（ＶＤＤ−ＶＳＳ）を越えないことを保証し、それはトランジスターの破壊（breakdown）を避け、回路の信頼性を改善する。
【００３８】
図１４は図１０Ａ−１０Ｇの実施例の集積化スイッチで使用するための電荷注入打ち消し回路（charge injectoin cancellation circuit）１２０の略図である。寸法（Ｗ／Ｌ）のスイッチトランジスター１２２がオフに切り替わると、そのチャンネル電荷はそのソースとドレインのノードのＶＣＯＭとＶＩＤ上に注入される。各ノードがその電荷の半分を受けると仮定すると、該電荷は寸法｛（Ｗ／２）／Ｌ｝の補償トランジスター１２４により打ち消される（cancelled）。該打ち消し回路のゲートはスイッチゲートの反転信号により駆動されるので、該打ち消しＦＥＴ（cancellation FET）は該スイッチトランジスターがオフに切り替わった後直ぐオンに替わる。
【００３９】
集積回路アクチブマトリックスデイスプレー（integrated circuit active matrix display）の実施例２００が図１５に略図式に示される。該回路２００はデータスキャナー（data scanners）２０２及び２０４、セレクトスキャナー（select scanner）２０６、アクチブマトリックス画素配列２０８，複数の伝送ゲート２１０及び２１２，制御ロジック２１６，集積化スイッチ２１７及び２１９、レベルシフト２１８、そして電力制御部２２０を有する。
【００４０】
集積化されたスキャナーが該アクチブマトリックス画素配列２０８を駆動する。該画素配列２０８は複数の画素素子２１４を有する。アールジーテー入力（RGT input）が左から右（２０２）又は右から左（２０４）水平走査用に２つのデータスキャナーの１つを選択する。該選択スキャナー２０６は頂部（top）から底部（bottom）へ垂直に走査する。該データスキャナー２０２、２０４は入力パッドから直接にロジックレベルクロック入力（logic-level clock inputs）を受け入れ、それにより電力消費と、さもなければ内部クロックドライバーに付随するであろうスキュー（skew）と、を減じる。相補型ビデオ信号が交流結合されたＶＩＤＨ及びＶＩＤＬ入力部上で受け入れられ、それぞれ内部スイッチ２１７及び２１９は水平リトレース期間中に直流レベルを回復する。該ＶＬＤＨ及びＶＩＤＬ信号はビデオ信号を伝送ゲート２１０及び２１２へ運ぶ。
【００４１】
本発明が特にその好ましい実施例を参照して示され、説明されたが、その中で形及び詳細で種々の変更が行われてもそれらが付属する請求項により包括された本発明の範囲から離れるものでないことは当業者には理解されるであろう。
【図面の簡単な説明】
【００４２】
【図１】透過性対電圧の線図である。
【図２】それぞれ列反転、フレーム反転、画素反転そして行反転を用いる連続するフレームを示す線図である。
【図３Ａ】２つの増幅器を有する直流結合ドライバー回路の略回路図である。
【図３Ｂ】図３Ａの回路内に印加される信号用の波形線図である。
【図４Ａ】スイッチ可能な利得極性を有する単一増幅器を備えた直流結合ドライバー回路の略回路図である。
【図４Ｂ】図４Ａの回路内で印加される信号用の波形線図である。
【図５】交流信号で共通電極を駆動することに関連した波形線図である。
【図６Ａ】そのデイスプレーをブラックにリセットするよう構成された、２つの増幅器を有する交流結合ドライバー回路の略回路図である。
【図６Ｂ】そのデイスプレーをホワイトにリセットするよう構成された、２つの増幅器を有する交流結合ドライバー回路の略回路図である。
【図７Ａ】本発明の原理に依り、スイッチ可能な利得極性を有する単一増幅器を備え、そしてホワイトのレベルへリセットすることにより直流を回復するスイッチを備え、て構成された交流結合ドライバー回路の略回路図である。
【図７Ｂ】図７Ａの回路で印加される信号用の波形線図である。
【図７Ｃ】本発明の原理に依り、スイッチ可能な利得極性を有する単一増幅器を備え、そしてブラックのレベルへリセットすることにより直流を回復するスイッチを備え、て構成された交流結合ドライバー回路の略回路図である。
【図７Ｄ】図７Ｃの回路で印加される信号用の波形線図である。
【図８】画素の１行をハイライト（highlighting）するデイスプレーの略回路である。
【図９】ブリードスルー効果（bleed through effect）をハイライトするデイスプレーの線図である。
【図１０Ａ】本発明の原理により、デイスプレーをホワイトにリセットしながら直流回復するよう構成された２つの集積化スイッチを有する交流結合デイスプレーの略回路図である。
【図１０Ｂ】本発明の原理による、５ボルト電圧シフトを有する、図１０Ａの線図と同様な略回路図である。
【図１０Ｃ】本発明の原理により、デイスプレーをブラックにリセットしながら直流回復するよう構成された２つの集積化スイッチを有する交流結合デイスプレーの略回路図である。
【図１０Ｄ】本発明の原理により、単一システム入力部、単一デイスプレー入力部、そしてホワイトへのデイスプレーリセットで直流回復するよう構成された集積化スイッチ、を備えた交流結合デイスプレーの略回路図である。
【図１０Ｅ】本発明の原理により、単一システム入力部、単一デイスプレー入力部、そしてブラックへのデイスプレーリセットで直流回復するよう構成された２つの集積化スイッチ、を備えた交流結合デイスプレーの略回路図である。
【図１０Ｆ】本発明の原理により、単一システム入力部、単一デイスプレー入力部、そしてホワイト及び共通交流値（AC common）へのデイスプレーリセットで直流回復するよう構成された集積化スイッチ、を備えた交流結合デイスプレーの略回路図である。
【図１０Ｇ】本発明の原理により、交流結合された共通信号と集積化共通スイッチを使用する図１０Ｆと同様な略回路図である。
【図１０Ｈ】本発明の原理に依り、スイッチ可能な利得極性を有する単一増幅器を備え、そしてホワイトのレベルへリセットすることにより直流回復する集積化スイッチを備え、て構成された交流結合ドライバー回路の略回路図である。
【図１０Ｉ】本発明の原理に依り、スイッチ可能な利得極性を有する単一増幅器を備え、そしてブラックのレベルへリセットすることにより直流回復する集積化スイッチを備え、て構成された交流結合ドライバー回路の略回路図である。
【図１１Ａ】図１０Ａ−１０Ｂの実施例の何れかでビデオハイデイスプレー入力信号で使用するためのＮＭＯＳスイッチの線図である。
【図１１Ｂ】図１０Ａ−１０Ｂの実施例の何れかでビデオローデイスプレー入力信号で使用するためのＰＭＯＳスイッチの線図である。
【図１１Ｃ】図１０Ｄ又は図１０Ｆの実施例で単一ビデオデイスプレー入力信号で使用するためのＮＭＯＳスイッチの線図であり、そこでは該ビデオ入力はＶＣＯＭの上又は下にスイングしてもよい。
【図１１Ｄ】図１０Ｃの実施例で、ビデオハイ及びビデオロー入力信号で使用するためのＮＭＯＳ及びＰＭＯＳスイッチの対の線図である。
【図１１Ｅ】図１０Ｅの実施例で、ビデオ入力信号で使用するためのＮＭＯＳ及びＰＭＯＳスイッチの対の線図である。
【図１２Ａ】図１０Ａ−１０Ｂの実施例で使用するためのブートストラッピング回路の略回路図である。
【図１２Ｂ】図１２Ａのブートストラッピング回路用の制御信号の波形線図である。
【図１３Ａ】図１０Ｄ又は図１０Ｆの実施例で使用するためのブートストラッピング回路の略回路図である。
【図１３Ｂ】図１３Ａのブートストラッピング回路用の制御信号の波形線図である。
【図１４】図１０Ａ−１０Ｆの実施例の集積化スイッチで使用するための電荷注入打ち消し回路の略図である。
【図１５】本発明の実施例で使用するための集積回路アクチブマトリックスデイスプレーの略回路図である。
【図１】
2005518558.tif 000003
【図２】
2005518558.tif 000004
【図３Ａ】
2005518558.tif 000005
【図３Ｂ】
2005518558.tif 000006
【図４Ａ】
2005518558.tif 000007
【図４Ｂ】
2005518558.tif 000008
【図５】
2005518558.tif 000009
【図６Ａ】
2005518558.tif 000010
【図６Ｂ】
2005518558.tif 000011
【図７Ａ】
2005518558.tif 000012
【図７Ｂ】
2005518558.tif 000013
【図７Ｃ】
2005518558.tif 000014
【図７Ｄ】
2005518558.tif 000015
【図８】
2005518558.tif 000016
【図９】
2005518558.tif 000017
【図１０Ａ】
2005518558.tif 000018
【図１０Ｂ】
2005518558.tif 000019
【図１０Ｃ】
2005518558.tif 000020
【図１０Ｄ】
2005518558.tif 000021
【図１０Ｅ】
2005518558.tif 000022
【図１０Ｆ】
2005518558.tif 000023
【図１０Ｇ】
2005518558.tif 000024
【図１０Ｈ】
2005518558.tif 000025
【図１０Ｉ】
2005518558.tif 000026
【図１１Ａ−１１Ｃ】
2005518558.tif 000027
【図１１Ｄ−１１Ｅ】
2005518558.tif 000028
【図１２Ａ−１２Ｂ】
2005518558.tif 000029
【図１３Ａ−１３Ｂ】
2005518558.tif 000030
【図１４】
2005518558.tif 000031
【図１５】
2005518558.tif 000032
【国際調査報告】
2005518558.tif 000033
2005518558.tif 000034
2005518558.tif 000035