(57)【要約】【課題】薄膜トランジスタ基板の配線間のRC遅延の差を減らす【解決手段】ゲート配線と維持電極配線が横方向に形成されており、これらと交差するデータ配線が縦方向に形成されている。データ配線とゲート配線とが交差して定義する画素領域には、画素電極と薄膜トランジスタが形成されている。維持電極配線は、各画素領域ごとに形成されている維持電極連結部を通じて互いに連結されている。これでゲートパッドと表示領域との間の共通バーを省略したり、その幅を縮小する。これを通じてファンアウト領域を十分に確保することによって配線間の抵抗差を低減することができる。
2005534974.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板、
前記絶縁基板上に形成されているゲート線、ゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含む複数のゲート配線、
前記絶縁基板上に形成され、維持電極線及び維持電極を含む複数の維持電極配線、
前記ゲート配線及び前記維持電極配線上に形成されているゲート絶縁層、
前記ゲート絶縁層上に形成されている半導体層、
前記ゲート絶縁層上にあって、前記ゲート線と絶縁されて交差するように形成されているデータ線、前記半導体層の一部分と接触しているソース電極、前記ソース電極と対向し、前記半導体層の他の一部分と接触しているドレイン電極、前記データ線の一端に連結されているデータパッドを含むデータ配線、
前記データ配線上に形成されている保護層、
前記保護層上に形成され、前記ドレイン電極と電気的に連結されている画素電極、
前記保護層上に形成され、前記ゲート線を隔てて両側に位置する前記維持電極線と前記維持電極を連結する維持電極連結部を含む、薄膜トランジスタ基板。
【請求項２】
絶縁基板、
前記絶縁基板上に形成されているゲート線、
ゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線、
前記絶縁基板上に形成され、維持電極線及び維持電極を含む複数の維持電極配線、
前記ゲート配線上に形成されているゲート絶縁層、
前記ゲート絶縁層上に形成され、非晶質シリコン層、抵抗性接触層及び金属層の３重層からなり、データ線、前記データ線と連結されているソース電極、前記ソース電極と対向しているドレイン電極及びデータパッドを含むデータ配線、
前記データ配線上に形成されている保護層、
前記保護層上に形成され、前記ドレイン電極と連結される画素電極、
前記保護層上に形成され、前記ゲート線を隔てて両側に位置する前記維持電極線と前記維持電極を連結する維持電極連結部を含む、薄膜トランジスタ基板。
【請求項３】
前記データ配線と前記保護層との間に形成されているカラーフィルターをさらに含む、請求項１または請求項２に記載の薄膜トランジスタ基板。
【請求項４】
前記維持電極線の一端を全て連結する共通バーをさらに含む、請求項１または請求項２に記載の薄膜トランジスタ基板。
【請求項５】
絶縁基板、
前記絶縁基板上に横方向に長く形成されている第１信号線、
前記絶縁基板上に横方向に長く形成されている第２信号線、
前記第１及び第２信号線と絶縁されて交差し、縦方向に長く形成されている第３信号線、
前記第１信号線と前記第３信号線とが交差して定義する画素領域ごとに形成されている画素電極、
前記第１信号線、前記第３信号線、及び前記画素電極に連結されている薄膜トランジスタを含み、
前記第２信号線は前記画素領域ごとに形成されている連結経路を通じて互いに連結されている、薄膜トランジスタ基板。
【請求項６】
前記第２信号線の一端を連結する共通バーをさらに含む、請求項５に記載の薄膜トランジスタ基板。
【請求項７】
絶縁基板、
前記絶縁基板上に横方向に長く形成され、第１信号パッドを含む第１信号線、
前記絶縁基板上に横方向に長く形成されている第２信号線、
前記第１及び第２信号線と絶縁されて交差し、縦方向に長く形成されて第３信号パッドを含む第３信号線、
前記第１信号線と前記第３信号線とが交差して定義する画素領域ごとに形成されている画素電極、
前記第１信号線、前記第３信号線及び前記画素電極に連結されている薄膜トランジスタ、
前記第２信号線の前記第１信号パッド反対側の端部を連結する第１共通バー、
前記第２信号線の前記第１信号パッド側の端部を連結する第２共通バーを含み、
前記第２共通バーは１５０μm以下の幅を有する、薄膜トランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ基板に係り、特に画面表示部とパッド部との間に配線とパッドとを連結するための連結部が形成されているファンアウト部を有する薄膜トランジスタ基板に関する。
【背景技術】
【０００２】
薄膜トランジスタ基板は、液晶表示装置や有機EL（electro  luminescence）表示装置等で各画素を独立的に駆動するための回路基板として用いられる。薄膜トランジスタ基板は、走査信号を伝達する走査信号配線、またはゲート配線と画像信号を伝達する画像信号線、またはデータ配線が形成されており、ゲート配線及びデータ配線と連結されている薄膜トランジスタ、薄膜トランジスタと連結されている画素電極、ゲート配線を覆って絶縁するゲート絶縁膜及び薄膜トランジスタとデータ配線を覆って絶縁する保護膜などで構成される。薄膜トランジスタは、ゲート配線の一部であるゲート電極とチャンネルを形成する半導体層、データ配線の一部であるソース電極とドレイン電極及びゲート絶縁膜と保護膜などで構成される。薄膜トランジスタは、ゲート配線を通じて伝達される走査信号によってデータ配線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子である。
【０００３】
このような薄膜トランジスタ基板には、ゲート線とデータ線に駆動信号を印加するために駆動集積回路が連結される。駆動集積回路は、パッドを通じてゲート線またはデータ線に連結されるが、このパッドは駆動集積回路との連結のために狭い領域に密集して形成される。これに比べて画面表示領域に位置するゲート線やデータ線の線間間隔は、画素サイズによって決められる幅を有しなければならないので、パッドの間の間隔に比べてさらに広い幅を有する。したがって、パッド部と画面表示領域との間には配線の線間間隔が次第に広くなる領域が存在するが、この部分をファンアウト（fanout）領域という。しかし、このようなファンアウト領域によって配線の長さが互いに異なるようになり、したがって、RC遅延が配線ごとに異なってしまう。RC遅延の差は画像の差で現れて画質を低下させる。
【０００４】
一方、ファンアウト領域は、画素が形成される表示領域と基板の角部との間の狭い面積に形成される。維持電極線を全て連結して共通電位を印加するための共通バーが活性領域とパッド部との間に形成される場合には、共通バーの占める面積もファンアウト領域から除かなければならない。しかし、ファンアウト領域が狭くなれば狭くなるほど、ファンアウト領域で配線が折れる角度が大きくなり、配線間長さの差が激しくなる。また、配線の幅も狭くして形成しなければならない。したがって、ファンアウト領域で発生する配線間の抵抗差が深刻になる。
【０００５】
このような問題はCOG（chip  on  glass）方式でさらに深刻になる。COGチップの場合は出力ピンのピン間距離（ピッチ）が４５μm程度であって、TAB（tape  automatic  bonding）方式での出力パッドのピッチが１００μmであることに比べると、大きく縮少される。したがって、配線の折れる角度をさらに大きくする必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が目的とする技術的課題は、薄膜トランジスタ基板の配線間のRC遅延の差を減らすことにある。
【課題を解決するための手段】
【０００７】
本発明ではこのような目的を達成するために、各画素領域内に連結経路を形成して維持電極配線を互いに連結する。
具体的には絶縁基板、前記絶縁基板上に形成されているゲート線、ゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含む複数のゲート配線、前記絶縁基板上に形成され、維持電極線及び維持電極を含む複数の維持電極配線、前記ゲート配線及び前記維持電極配線上に形成されているゲート絶縁層、前記ゲート絶縁層上に形成されている半導体層、前記ゲート絶縁層上にあって、前記ゲート線と絶縁されて交差するように形成されているデータ線、前記半導体層の一部分と接触しているソース電極、前記ソース電極と対向し、前記半導体層の他の一部分と接触しているドレイン電極、前記データ線の一端に連結されているデータパッドを含むデータ配線、前記データ配線上に形成されている保護層、前記保護層上に形成され、前記ドレイン電極と電気的に連結されている画素電極、前記保護層上に形成され、前記ゲート線を隔てて両側に位置する前記維持電極線と前記維持電極を連結する維持電極連結部を含む薄膜トランジスタ基板を提供する。
【０００８】
または、絶縁基板、前記絶縁基板上に形成されているゲート線、ゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線、前記絶縁基板上に形成され、維持電極線及び維持電極を含む複数の維持電極配線、前記ゲート配線上に形成されているゲート絶縁層、前記ゲート絶縁層上に形成され、非晶質シリコン層、抵抗性接触層及び金属層の３重層からなり、データ線、前記データ線と連結されているソース電極、前記ソース電極と対向しているドレイン電極及びデータパッドを含むデータ配線、前記データ配線上に形成されている保護層、前記保護層上に形成され、前記ドレイン電極と連結される画素電極、前記保護層上に形成され、前記ゲート線を隔てて両側に位置する前記維持電極線と前記維持電極を連結する維持電極連結部を含む薄膜トランジスタ基板を提供する。
【０００９】
この時、前記データ配線と前記保護層との間にカラーフィルターをさらに含むことができ、前記維持電極線の一端を全て連結する共通バーをさらに含むことができる。
または、絶縁基板、前記絶縁基板上に横方向に長く形成されている第１信号線、前記絶縁基板上に横方向に長く形成されている第２信号線、前記第１及び第２信号線と絶縁されて交差し、縦方向に長く形成されている第３信号線、前記第１信号線と前記第３信号線とが交差して定義する画素領域ごとに形成されている画素電極、前記第１信号線、前記第３信号線、及び前記画素電極に連結されている薄膜トランジスタを含み、前記第２信号線は前記画素領域ごとに形成されている連結経路を通じて互いに連結されている薄膜トランジスタ基板を提供する。
【００１０】
この時、前記第２信号線の一端を連結する共通バーをさらに含むことができる。
または、絶縁基板、前記絶縁基板上に横方向に長く形成され、第１信号パッドを含む第１信号線、前記絶縁基板上に横方向に長く形成されている第２信号線、前記第１及び第２信号線と絶縁されて交差し、縦方向に長く形成されて第３信号パッドを含む第３信号線、前記第１信号線と前記第３信号線とが交差して定義する画素領域ごとに形成されている画素電極、前記第１信号線、前記第３信号線及び前記画素電極に連結されている薄膜トランジスタ、前記第２信号線の前記第１信号パッド反対側の端部を連結する第１共通バー、前記第２信号線の前記第１信号パッド側の端部を連結する第２共通バーを含み、前記第２共通バーは１５０μm以下の幅を有する薄膜トランジスタ基板を提供する。
【発明の効果】
【００１１】
本発明によると、各画素領域内に維持電極配線の連結経路を形成して連結することによってゲートパッドと表示領域との間の共通バーを省略したりその幅を縮少する。これによってファンアウト領域を十分に確保することができて、配線間の抵抗差を低減できる。
【発明を実施するための最良の形態】
【００１２】
添付した図面を参照して、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な異なる形態で実現できて、ここで説明する実施例に限定されない。
【００１３】
図面で各種層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にかけて類似な部分については同一な図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上”にあるとする時には、中間に他の部分がないことを意味する。
【００１４】
以下、本発明の実施例による薄膜トランジスタ基板及びその製造方法について図面を参照して詳細に説明する。
図１は本発明の第１実施例による薄膜トランジスタ基板の概略図である。
【００１５】
絶縁基板１１０上にゲート線１２１が横方向にのびており、ゲート線１２１と絶縁されて交差するデータ線１７１が縦方向にのびている。ゲート線１２１の右端とデータ線１７１の上端には、それぞれゲートパッド１２５とデータパッド１７９が形成されている。図面では示さなかったが、ゲートパッド１２５と表示領域（ゲート線１２１とデータ線１７１とが交差する領域）との間にはファンアウト領域が形成されている。隣接する２つのゲート線１２１の間には、維持電極線１３１が横方向に形成されており、これら維持電極線１３１は、維持電極１３３と維持電極連結部９１によって基板１１０全体に互いに連結されている。また、維持電極線１３１は、右側の共通バー１３２を通じて互いに連結されている。共通バー１３２の一端にはパッド１３４が形成されている。
【００１６】
このように、維持電極線１３１を維持電極１３３と維持電極連結部９１を利用して連結するので、ゲートパッド１２５と表示領域との間に共通バーを形成しなくてもよい。したがって、ファンアウト領域を最大に確保することによって、ファンアウト領域で配線が折れる角度を緩和することができて、これを通じて配線間の抵抗差を低減することができる。
【００１７】
下記の表１は本発明による方法及び従来の共通バーを形成する方法において、ファンアウト領域での配線間の抵抗差を比較したものである。１５インチＸＧＡ級パネルで２５０チャンネル、４５μmのピッチを有するCOGIC（integrated circuit）３個を等間隔で配置した場合を対象に測定した。
【００１８】
【表１】
2005534974.tif 000003
表１を見ると、共通バーがある場合に比べて本発明の場合では最も長い配線と最も短い配線との抵抗差が大きく減少していることが分かる。
【００１９】
次に、図１に示したように、維持電極線１３１を維持電極１３３と維持電極連結部９１を利用して連結する具体的な方法について第２〜第５実施例を挙げて説明する。
図２は本発明の第２実施例による薄膜トランジスタ基板の配置図であり、図３は図２のIII-III'線による断面図である。
【００２０】
絶縁基板１１０上にゲート配線１２１、１２３、１２５と維持電極配線１３１、１３３が形成されている。
ゲート配線１２１、１２３、１２５は横方向に長く形成されているゲート線１２１、ゲート線の一部分であるゲート電極１２３、ゲート線の一端に連結されて外部からゲート信号の印加を受けてゲート線１２１に伝達するゲートパッド１２５を含む。ゲート配線１２１、１２３、１２５は傾斜してゲート配線の上部が下部より狭く形成される。これはゲート配線１２１、１２３、１２５と上部層とのステップカバレージ（step coverage）を向上させる。
【００２１】
維持電極配線１３１は横方向に長く形成されている維持電極線１３１と、維持電極線１３１に連結されていて縦方向に長く形成されている維持電極１３３とを含む。維持電極配線１３１、１３３も傾斜している。
【００２２】
ゲート配線１２１、１２３、１２５と維持電極配線１３１、１３３上にゲート絶縁層１４０が形成されている。
ゲート絶縁層１４０の所定領域には、非晶質シリコン層１５１、１５３と非晶質シリコンのような半導体物質にn型不純物を高濃度にドーピングして形成した抵抗性接触層１６１、１６３、１６５が形成されている。
【００２３】
抵抗性接触層１６１、１６３、１６５及びゲート絶縁層１４０上には、タングステンで形成したデータ配線１７１、１７３、１７５、１７９が形成されている。データ配線１７１、１７３、１７５、１７７、１７９はゲート線１２１と垂直に交差して画素領域を定義するデータ線１７１、データ線１７１の分枝であって抵抗性接触層１６３にも連結されるソース電極１７３、ソース電極１７３と分離されていてゲート電極１２３に対してソース電極１７３と対向するように形成されているドレイン電極１７５、データ線１７１の一端に連結されていて外部回路と連結するための端子であるデータパッド１７９を含む。
【００２４】
データ配線１７１、１７３、１７５、１７９上にドレイン電極１７５を露出する第１接触孔１８１、ゲートパッド１２５を露出する第２接触孔１８２、データパッド１７９を露出する第３接触孔１８３、維持電極１３３の端部を露出する第４接触孔１８４、維持電極線１３１を露出する第５接触孔１８５を有する保護層１８０が形成されている。
【００２５】
保護層１８０上には、第１接触孔１８１を通じてドレイン電極１７５と連結される画素電極１９０、第２接触孔１８２を通じてゲートパッド１２５と連結される補助ゲートパッド９５、及び第３接触孔１８３を通じてデータパッド１７９と連結される補助データパッド９７が形成されている。また、第４及び第５接触孔１８４、１８５を通じて維持電極１３３及び維持電極線１３１に連結される維持電極連結部９１が形成されている。維持電極連結部９１は、ゲート線１２１を隔ててその両側に位置する維持電極１３３と維持電極線１３１を連結する。したがって、維持電極配線１３１、１３３は基板全体で各画素領域ごとに形成されている連結経路を通じて１つに連結されている。このように多重の経路を通じて連結されるので、基板のどの地点においても低い抵抗を維持できる。
【００２６】
図４は本発明の第３実施例による薄膜トランジスタ基板の配置図であり、図５は図４のV-V'線による断面図であり、図６は図４のVI-VI'線による断面図である。
図４〜図６に示したように、透明な絶縁基板１１０上にアルミニウム、銀などからなるゲート配線１２１、１２３、１２５と維持電極配線１３１、１３３が形成されている。ゲート配線１２１、１２３、１２５と維持電極配線１３１、１３３は傾斜していて側面が緩やかな傾斜面を成す。したがって、ゲート配線１２１、１２３、１２５と維持電極配線１３１、１３３の上部層がゲート配線１２１、１２３、１２５や維持電極配線１３１、１３３による段差によって断絶したり損傷することを防止することができる。
【００２７】
ゲート配線１２１、１２３、１２５はゲート線１２１、ゲートパッド１２５、ゲート電極１２３を含む。そして維持電極配線１３１、１３３は維持電極線１３１と維持電極１３３をさらに形成する。維持電極線１３１は後に詳述する画素電極と重なって画素の電荷保存能力を向上させる維持蓄電器を成し、また画素電極とゲート線との重なりによって発生する維持容量が十分である場合、形成しないこともできる。
【００２８】
ゲート配線１２１、１２３、１２５及び維持電極配線１３１、１３３上にはゲート絶縁層１４０が形成されており、ゲート絶縁層１４０の所定領域に非晶質シリコン層１５１、１５３、１５９と抵抗性接触層１６１、１６２、１６３、１６５が形成されている。
【００２９】
そして、抵抗性接触層１６１、１６２、１６３、１６５上にアルミニウム、銀などからなるデータ配線１７１、１７３、１７５、１７９が形成されている。データ配線１７１、１７３、１７５、１７９はデータ線１７１、データパッド１７９、ソース電極１７３、ドレイン電極１７５及びデータパッド１７９を含む。
【００３０】
データ配線１７１、１７３、１７５、１７９と抵抗性接触層１６１、１６２、１６３、１６５は同一のパターンを形成し、非晶質シリコン層１５１、１５３、１５９は薄膜トランジスタのチャンネル部１５１を除けば同一のパターンを形成している。つまり、ソース電極１７３とドレイン電極１７５は分離されており、ソース電極１７３及びドレイン電極１７５下に位置した抵抗性接触層１６３、１６５も分離されているが、非晶質シリコン層１５１は分離されずに連結されて薄膜トランジスタのチャンネル部を形成する。
【００３１】
データ配線１７１、１７３、１７５、１７９上には第１〜第５接触孔（１８１〜１８５）を含む保護層１８０が形成されている。第１接触孔１８１はドレイン電極１７５を露出し、第２接触孔１８２はゲートパッド１２５を露出し、第３接触孔１８３はデータパッド１７９を露出し、第４及び第５接触孔１８４、１８５は各々維持電極１３３と維持電極線１３１を露出する。
【００３２】
そして、保護層１８０上には第１接触孔１８１を通じてドレイン電極１７５と連結される画素電極１９０、第２接触孔１８２を通じてゲートパッド１２５と連結される補助ゲートパッド９５、第３接触孔１８３を通じてデータパッド１７９と連結される補助データパッド９７、第４及び第５接触孔１８４、１８５を通じて維持電極１３３及び維持電極線１３１と連結される維持電極連結部９１が形成されている。維持電極連結部９１はゲート線１２１を隔ててその両側に位置する維持電極１３３と維持電極線１３１を連結する。したがって、維持電極配線１３１、１３３は基板全体で各画素領域ごとに形成されている連結経路を通じて１つに連結されている。このように多重の経路を通じて連結されるので、基板のどの地点においても低い抵抗が維持される。
【００３３】
このような構造を有する薄膜トランジスタを製造する方法を図７a〜図１２cを参照して詳細に説明する。
図７a〜７cに示したように、透明な絶縁基板１１０上にアルミニウム、銀などの金属を蒸着しパターニングしてゲート配線１２１、１２３、１２５及び維持電極配線１３１、１３３を形成する。
【００３４】
この時、ゲート配線１２１、１２３、１２５と維持電極配線１３１、１３３は二重層で形成することができる。
図８a〜図８bに示したように、ゲート配線１２１、１２３、１２５及び維持電極配線１３１、１３３上に窒化ケイ素などの絶縁物質からなるゲート絶縁層１４０、不純物がドーピングされていない非晶質シリコン層１５０、不純物がドーピングされた非晶質シリコン層１６０Ａを化学気相蒸着法で積層する。そして不純物がドーピングされた非晶質シリコン層１６０Ａ上にアルミニウム、銀などの金属を蒸着して金属層７０１Ａを形成する。
【００３５】
図９a〜図９bに示したように、金属層７０１Ａ上に感光層を塗布した後、露光及び現像して感光層パターン（P/R）を形成する。感光層パターン（P/R）は、薄膜トランジスタのチャンネルが形成される非晶質シリコン層１５１である第１部分（A）は、データ配線部が形成される部分に位置した第２部分（B）より厚さを薄く形成し、他の部分の感光層は全て除去して金属層７０１Ａを露出する。
【００３６】
このような感光層の厚さを調節する方法は、スリットや格子状のパターンを形成するか、半透明層を使用して形成することができ、必要に応じて選択し使用する。このような感光層の厚さを調節する方法は、既に公知なものであって、具体的な説明は省略する。
【００３７】
図１０a〜図１０bに示したように、感光層パターン（P/R）をマスクにして金属層７０１Ａ、不純物がドーピングされた非晶質シリコン層１６０Ａ、不純物がドーピングされていない非晶質シリコン層１５０を順次にエッチングしてデータ配線７０１B、１７１、１７９、抵抗性接触層１６０B、１６１、１６２、非晶質シリコン層１５１、１５３、１５９を形成する。ここでデータ配線及び抵抗接触層は、ソース及びドレイン電極になる部分７０１Bと、これら７０１Bの下に位置する抵抗性接触層１６０Bは連結されている。したがって、完成したデータ配線及び抵抗性接触層のパターンとは、その模様が少し異なる。
【００３８】
もう少し具体的に説明すれば、感光層パターンをマスクにしたエッチングは多段階で構成される。
まず、感光層パターンが形成されていない領域（第３部分:C）の金属層７０１Aを乾式エッチングして不純物がドーピングされた非晶質シリコン層１６０Aを露出する。
【００３９】
以降、第１部分（A）の感光層と共に感光層が形成されていない領域の不純物がドーピングされた非晶質シリコン層１６０A、及び不純物がドーピングされていない非晶質シリコン層１５０を乾式エッチングして非晶質シリコン層１５１、１５３、１５９を完成する。この時、感光層も共にエッチングされて第１部分（A）の下部の金属層７０１Aが露出される。
【００４０】
次に、感光層をアッシングして第１部分（A）に残留する感光剤を完全に除去することによって、チャンネル部の上部の金属層７０１Aを露出する。この時、第２部分（B）も一部エッチングされる。
【００４１】
引続き、図１１a〜図１１cに示したように、第１部分（A）のデータ配線７０１Bと共にドーピングされた非晶質シリコン層１６０Bをエッチングしてデータ配線１７１、１７３、１７５、１７９、抵抗性接触層１６１、１６２、１６３、１６５を完成する。この時、第１部分（A）の非晶質シリコン層１５１及び第２部分（B）の感光層の一部がエッチングできる。
【００４２】
図１２a〜図１２cに示したように、データ配線１７１、１７３、１７５、１７９上に保護層１８０を形成した後、写真エッチング工程で第１〜第５接触孔（１８１〜１８５）を形成する（第３マスク）。
【００４３】
以降、第１〜第５接触孔（１８１〜１８５）を含む保護膜１８０上に透明な導電物質であるITO、またはIZOなどで導電層を形成した後、パターニングして画素電極１９０、補助ゲートパッド９５、補助データパッド９７及び維持電極連結部１３３を形成する（第４マスク）。
【００４４】
画素電極１９０は第１接触孔１８１を通じてドレイン電極１７５と連結され、補助ゲートパッド９５は第２接触孔１８２を通じてゲートパッド１２５と連結され、補助データパッド９７は第３接触孔１８３を通じてデータパッド１７９と連結され、維持電極連結部９１は第４及び第５接触孔１８４、１８５を通じて維持電極１３３及び維持電極線１３１と連結される。
【００４５】
図１３は本発明の第４実施例による薄膜トランジスタ基板の配置図であり、図１４は図１３のXIV-XIV'線による断面図である。
第４実施例による薄膜トランジスタ基板のゲート配線１２１、１２３、１２５、維持電極配線１３１、１３３、ゲート絶縁層１４０、非晶質シリコン層１５１、１５３、抵抗性接触層１６１、１６３、１６５及びデータ配線１７１、１７３、１７５、１７９は第２実施例による薄膜トランジスタ基板のそれと同一である。
【００４６】
データ配線１７１、１７３、１７５、１７９上に赤、緑、青色のカラーフィルター２３０が画素列別に形成されている。カラーフィルター２３０上には保護層１８０が形成されている。この時、カラーフィルター２３０はドレイン電極１７５、維持電極１３３及び維持電極線１３１を各々露出する第１〜第３接触孔２３１、２３４、２３５を有し、保護層１８０はドレイン電極１７５、ゲートパッド１２５、データパッド１７９、維持電極１３３及び維持電極線１３１を各々露出する第１〜第５接触孔１８１、１８２、１８３、１８４、１８５を有する。保護層１８０上には画素電極１９０、補助ゲートパッド９５、補助データパッド９７及び維持電極連結部９１が形成されている。画素電極１９０はカラーフィルター２３０と保護層１８０の接触孔２３１、１８１を通じてドレイン電極１７５に連結されており、補助ゲートパッド９５は保護層１８０の接触孔１８２を通じてゲートパッド１２５と連結されており、補助データパッド９７は保護層１８０の接触孔１８３を通じてデータパッド１７９と連結されている。また、維持電極連結部９１はカラーフィルター２３０と保護層１８０の接触孔２３４、１８４を通じて維持電極１３３と連結されており、同時に接触孔２３５、１８５を通じて維持電極線１３１とも連結されている。
【００４７】
維持電極連結部９１はゲート線１２１を隔ててその両側に位置する維持電極１３３と維持電極線１３１を連結する。したがって、維持電極配線１３１、１３３は基板全体で各画素領域ごとに形成されている連結経路を通じて１つに連結されている。このように多重の経路を通じて連結されるので、基板のどの地点においても低い抵抗が維持される。
【００４８】
図１５は本発明の第５実施例による薄膜トランジスタ基板の配置図であり、図１６は図１５のXVI-XVI'線による断面図であり、図１７は図１５のXVII-XVII'線による断面図である。
【００４９】
第５実施例による薄膜トランジスタ基板のゲート配線１２１、１２３、１２５、維持電極配線１３１、１３３、ゲート絶縁層１４０、非晶質シリコン層１５１、１５３、１５９、抵抗性接触層１６１、１６２、１６３、１６５及びデータ配線１７１、１７３、１７５、１７９は第３実施例による薄膜トランジスタ基板のそれと同一である。
【００５０】
データ配線１７１、１７３、１７５、１７９上に赤、緑、青色のカラーフィルター２３０が画素列別に形成されている。カラーフィルター２３０は画素領域がマトリックス状に配置される表示領域にのみ形成されており、パッド１２５、１７９が形成される周辺領域には形成されない。カラーフィルター２３０上には保護層１８０が形成されている。この時、カラーフィルター２３０はドレイン電極１７５、維持電極１３３及び維持電極線１３１を各々露出する第１〜第３接触孔２３１、２３４、２３５を有し、保護層１８０はドレイン電極１７５、ゲートパッド１２５、データパッド１７９、維持電極１３３及び維持電極線１３１を各々露出する第１〜第５接触孔１８１、１８２、１８３、１８４、１８５を有する。保護層１８０上には画素電極１９０、補助ゲートパッド９５、補助データパッド９７及び維持電極連結部９１が形成されている。画素電極１９０はカラーフィルター２３０と保護層１８０の接触孔２３１、１８１を通じてドレイン電極１７５に連結されており、補助ゲートパッド９５は保護層１８０の接触孔１８２を通じてゲートパッド１２５と連結されており、補助データパッド９７は保護層１８０の接触孔１８３を通じてデータパッド１７９と連結されている。また、維持電極連結部９１はカラーフィルター２３０と保護層１８０の接触孔２３４、１８４を通じて維持電極１３３と連結されており、同時に接触孔２３５、１８５を通じて維持電極線１３１とも連結されている。
【００５１】
維持電極連結部９１はゲート線１２１を隔ててその両側に位置する維持電極１３３と維持電極線１３１を連結する。したがって、維持電極配線１３１、１３３は基板全体で各画素領域ごとに形成されている連結経路を通じて１つに連結されている。このように多重の経路を通じて連結されるので、基板のどの地点においても低い抵抗が維持される。
【００５２】
このような構造の薄膜トランジスタ基板を形成する方法は、保護層を形成する以前に顔料を混合した感光剤を塗布、露光及び現像する過程を各色別に繰り返してカラーフィルター２３０を形成する段階が追加されることを除いては、第３実施例による薄膜トランジスタ基板の製造方法と同一である。
【００５３】
以上、維持電極連結部９１を利用して維持電極配線１３１、１３３を各画素領域内で互いに連結することによって共通バーを省略する方法について説明した。次の実施例では共通バーを完全に省略はしないが、共通バーの占める面積を縮小してファンアウト領域を確保する方法について説明する。
【００５４】
図１８は本発明の第６実施例による薄膜トランジスタ基板の概略図である。
絶縁基板１１０上にゲート線１２１が横方向にのびており、ゲート線１２１と絶縁されて交差するデータ線１７１が縦方向にのびている。ゲート線１２１の右端とデータ線１７１の上端には、それぞれゲートパッド１２５とデータパッド１７９が形成されている。図面では示さなかったが、ゲートパッド１２５と表示領域（ゲート線１２１とデータ線１７１とが交差する領域）との間にはファンアウト領域が形成されている。隣接する２つのゲート線１２１の間に維持電極線１３１が横方向に形成されており、これら維持電極線１３１は右側の第１共通バー１３２と左側の第２共通バー１３６によって基板１１０全体で互いに連結されている。第２共通バー１３６はデータ線１７１と同じ層に形成されており、画素電極（図示せず）と同じ層に形成されている連結片１３８を通じてゲート線１２１と同じ層に形成されている維持電極線１３１と連結されている。このためにゲート絶縁層と保護層には接触孔１８８、１８９が形成されている。第１共通バー１３２の一端にはパッド１３４が形成されている。
【００５５】
ここで、第２共通バー１３６の幅（W２）は第１共通バー１３２の幅（W１）に比べて狭く形成し、１５０μm以下に形成する。これを通じてファンアウト領域を十分広く確保することができる。
【００５６】
以上で本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者による多様な変形及び改良形態もまた本発明の権利範囲に属するものである。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１実施例による薄膜トランジスタ基板の概略図である。
【図２】本発明の第２実施例による薄膜トランジスタ基板の配置図である。
【図３】図２のIII-III'線による断面図である。
【図４】本発明の第３実施例による薄膜トランジスタ基板の配置図である。
【図５】図４のV-V'線による断面図である。
【図６】図４のVI-VI'線による断面図である。
【図７ａ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した配置図である。
【図７ｂ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した断面図である。
【図７ｃ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した断面図である。
【図８ａ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した断面図である。
【図８ｂ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した断面図である。
【図９ａ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した断面図である。
【図９ｂ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した断面図である。
【図１０ａ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した断面図である。
【図１０ｂ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した断面図である。
【図１１ａ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した配置図である。
【図１１ｂ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した断面図である。
【図１１ｃ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した断面図である。
【図１２ａ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した配置図である。
【図１２ｂ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した断面図である。
【図１２ｃ】本発明の第３実施例による薄膜トランジスタ基板の製造方法をその順序によって示した断面図である。
【図１３】本発明の第４実施例による薄膜トランジスタ基板の配置図である。
【図１４】図１３のXIV-XIV'線による断面図である。
【図１５】本発明の第５実施例による薄膜トランジスタ基板の配置図である。
【図１６】図１５のXVI-XVI'線による断面図である。
【図１７】図１５のXVII-XVII'線による断面図である。
【図１８】本発明の第６実施例による薄膜トランジスタ基板の概略図である。
【図１】
2005534974.tif 000004
【図２】
2005534974.tif 000005
【図３】
2005534974.tif 000006
【図４】
2005534974.tif 000007
【図５】
2005534974.tif 000008
【図６】
2005534974.tif 000009
2005534974.tif 000010
2005534974.tif 000011
2005534974.tif 000012
2005534974.tif 000013
2005534974.tif 000014
2005534974.tif 000015
2005534974.tif 000016
2005534974.tif 000017
2005534974.tif 000018
2005534974.tif 000019
2005534974.tif 000020
2005534974.tif 000021
2005534974.tif 000022
2005534974.tif 000023
2005534974.tif 000024
【図１３】
2005534974.tif 000025
【図１４】
2005534974.tif 000026
【図１５】
2005534974.tif 000027
【図１６】
2005534974.tif 000028
【図１７】
2005534974.tif 000029
【図１８】
2005534974.tif 000030
【国際調査報告】
2005534974.tif 000031