(57)【要約】  基板（１）の表面（２０）上の電気的コンタクト面（２１、１１２）の接続方法において、ポリイミド又はエポキシドをベースとするフィルム（３）を前記の表面上にラミネートして、前記のフィルムはコンタクト面を有する表面を密接に覆い、かつ前記の表面上に付着させ、この表面上のそれぞれ接続すべきコンタクト面をフィルム中でそれぞれ窓を開けることにより露出させ、それぞれ露出したコンタクト面を金属からなる層（４）と面的に接続する。適用：高い電流密度を許容するパワー半導体チップの大面積の接続。
2005515616.tif 000002
【特許請求の範囲】
【請求項１】
次の工程：
−  電気的絶縁性材料からなるフィルム（３）を基板（１）の表面（２０）上に真空下でラミネートして、前記のフィルム（３）は１つ又は複数のコンタクト面（２１０、１１２）を備えた表面を密接に覆い、かつこの表面（２０）上に付着させる工程、
−  フィルム（３）中で窓（３１）をそれぞれ開けることにより、表面（２０）上の接続すべきそれぞれのコンタクト面（２１０、１１２）を露出させる工程、及び
−  それぞれの露出したコンタクト面（２１０、１１２）と導電性材料からなる層（４、６）とを面的に接続する工程
を有する、基板（１）の表面（２０）上の１つ又は複数の電気的コンタクト面（２１）を接続する方法。
【請求項２】
１つ又は複数の半導体チップ（２）がマウントされている表面（２０）を備えた基板（１）を使用し、その表面上にそれぞれの１つ又は複数の接続すべきコンタクト面（２１０）が存在し、かつその際、この表面（２０）上にフィルム（３）を真空下でラミネートして、前記のフィルム（３）はそれぞれの半導体チップ（２）及びそれぞれのコンタクト面を含めたこの（２０）表面を密接に覆い、かつそれぞれの半導体チップ（２）を含めたこの表面上に付着させる、請求項１記載の方法。
【請求項３】
１つ又は複数のパワー半導体チップ（２）がマウントされた表面（２０）を有する基板（１）を使用する、請求項２記載の方法。
【請求項４】
ポリイミド、ポリエチレン、ポリフェノール、ポリエーテルエーテルケトン及び／又はエポキシドをベースとするプラスチック材料からなるフィルム（３）を使用する、請求項１から３までのいずれか１項記載の方法。
【請求項５】
２５〜１５０μｍの厚さ（ｄ）を有するラミネートしたフィルム（３）を使用する、請求項１から４までのいずれか１項記載の方法。
【請求項６】
フィルム（３）をラミネートした後に熱処理工程を実施する、請求項１から５までのいずれか１項記載の方法。
【請求項７】
ラミネートしたフィルムの所定の厚さが達成されるまでラミネートを繰り返す、請求項１から６までのいずれか１項記載の方法。
【請求項８】
フィルム（３）中の窓（３１）をレーザーアブレーションによって開ける、請求項１から７までのいずれか１項記載の方法。
【請求項９】
感光性フィルム（３）を使用し、窓（３１）をフォトリソグラフィープロセスによって開ける、請求項１から７までのいずれか１項記載の方法。
【請求項１０】
異なる導電性材料からなる、複数の相互に積層して配置された部分層からなる層を使用する、請求項１から９までのいずれか１項記載の方法。
【請求項１１】
面的な接続の後に、導電性材料からなる層中及び／又は層上に少なくとも１つの導体ラインを作成する、請求項１から１０までのいずれか１項記載の方法。
【請求項１２】
多層デバイスを製造するために、ラミネート、露出、接続及び導体ラインの作成の工程を複数回実施する、請求項１から１１までのいずれか１項記載の方法。
【請求項１３】
電気的コンタクト面（２１０、１１２）が配置されている表面（２０）を備えた基板（１）からなり、前記の表面（２０）上に電気的絶縁材料からなるフィルム（３）が真空によってラミネートされていて、このフィルムは前記の表面（２０）上に密接に接し、かつ前記の表面（２０）上に付着し、その際、フィルム（３）はそれぞれのコンタクト面（２１０、１１２）において窓（３１）を有し、この窓中でこのコンタクト面（２１０、１１２）はフィルム（３）から露出し、かつ導電性材料からなる層（４，６）と面的に接続している、デバイス。
【請求項１４】
基板（１）の表面（２０）上の少なくとも１つの半導体チップ（２）上に少なくとも１つのコンタクト面（２１０）を有し、その際、フィルム（３）は半導体チップ（２）に密接に接し、かつ半導体チップ（２）上のコンタクト面（２１０）において窓（３１）を有し、この窓中でこのコンタクト面（２１０）はフィルム（３）から露出し、かつ導電性材料からなる層（４，６）と面的に接続している、請求項１３記載のデバイス。
【請求項１５】
半導体チップ（２）はパワー半導体チップである、請求項１４記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の表面上の１つ又は複数の電気的コンタクト面と接続する方法及び電気的コンタクト面が配置されている表面を備えた基板からなるデバイスに関する。
【０００２】
パワー半導体チップの相互の及び導体ラインとの接続のための最も普及した技術は、太線ボンディング（Harmann, G.著, "Wire Bonding in Microelectronics, Materials, Processes, Reliability and Yield", Mc Graw Hill 1998参照）である。超音波エネルギーを用いて、この場合に、一般に数１００μｍの直径を有するアルミニウムからなるワイヤと、チップ側でＡｌからなり電力モジュール側でＣｕからなるコンタクト面との間の持続的結合を、金属間結合を介して実現する。
【０００３】
ボンディングのための他の方法として、ThinPakのような他の方法が発表されている（Temple, V.著,"SPCO's ThinPak Package, an Ideal Block for Power Modules and Power Hybrids", IMAPS 99 Conference, Chicago 1999参照）。この場合に、チップ表面はハンダを介して接続され、このハンダはセラミックプレートの穴を介して導入される。
【０００４】
ＭＰＩＰＰＳ（Metal Posts Interconnected Parallel Plate Structures, Haque S., et al.著,"An Innovative Technique for Packaging Power Electronic Building Blocks Using Metal Posts Interconnected Parallel PlateStruktures", IEEE Trans Adv. Pckag., Vol. 22, No. 2, May 1999参照）の場合には、ハンダ付けされた銅ポストを用いてコンタクトを製造する。
【０００５】
接続のための他の方法は、フリップチップ技術でのハンダバンプを介して行うことができる（Liu, X., et al.著, "Packaging of Integrated Power Elektronics Modules Using Flip-Chip Technology", Applied Power Electronics Conference and Exposition, APEC' 2000）。これは、更に熱排出の改善が可能である、それというのもパワー半導体はＤＣＢ−基板（ＤＣＢはDirect Copper Bondingを表す）の上側及び下側にハンダ付けすることができるためである（Gillot, C., et al.著,"A New Packaging Technique for Power Multichip Modules", IEEE Industry Applications Conference IAS' 99, 1999参照）。
【０００６】
蒸着されたＣｕ−ライン上での大面積のコンタクトは、（Lu, G.-Q.著,"3-D, Bond-Wireless Interconnection of Power Devices in Modules Will Cut Resistance, Parasitics and Noise", PCIM May 2000, pp. 40-68）に記載されていて、この場合、導体ラインの絶縁は気相から析出した（ＣＶＤ−法）絶縁体を用いて行う（Power Module Overlay Structure）。
【０００７】
接着プロセスもしくはハンダプロセスを介してパターニングしたフィルムを用いた接続は（Krokoszinski, H.-J., Esrom,H.著,"Foil Clip for Power Module Interconnects", Hybrid Circuits 34, Sept.1992）に公表されている。
【０００８】
モトローラ社の米国特許番号５６１６８８６号明細書は、ボンドレスモジュールについての提案が含まれていて、その際にプロセスの詳細は記載されていない。
【０００９】
本発明の課題は、従来のこの種の方法と比べて、高い電流密度を許容する大面積の接続が可能であるという特別な利点を有する、基板の表面上の１つ又は複数のコンタクト面の接続方法を提供することである。
【００１０】
前記の課題は、請求項１記載の特徴を有する方法により解決される。
【００１１】
従って、本発明による解決手段により、次の工程を有する、基板の表面上の１つ又は複数の電気的なコンタクト面の接続方法が提供される：
−  基板の表面上に真空下で電気的絶縁性のプラスチック材料からなるフィルムをラミネートして、このフィルムは１つ又は複数のコンタクト面を備えた表面を密接に覆い、この表面上に付着する、
−  この表面上のそれぞれ接続すべきコンタクト面を、フィルム中でそれぞれ窓を開けることにより露出し、かつ
−  導電性材料からなる層と、それぞれの露出するコンタクト面とを面的に接続する。
【００１２】
基板として、有機又は無機をベースとする任意の回路基板が挙げられる。このような基板は、例えばＰＣＢ（プリント配線板；Printed Circuit Board）−基板、ＤＣＢ−基板、ＩＭ（絶縁金属；Insulated Metal）−基板、ＨＴＣＣ（高温同時焼結セラミックス；High Temperature Cofired Ceramics）−基板及びＬＴＣＣ（低温同時焼結セラミックス；Low Temperature Cofired Ceramics）−基板である。
【００１３】
このラミネートは有利に真空プレスで行う。このために、真空深絞り、油圧真空プレス、真空ガス圧プレス又は同様のラミネート法を考慮できる。この圧力は有利にアイソスタティックにかけられる。このラミネートは例えば１００〜２５０℃の温度及び１ｂａｒ〜１０ｂａｒの圧力で行う。このラミネートの正確なプロセスパラメータ、つまり圧力、温度、時間等は、特に基板、フィルムのプラスチック材料のトポロジー及びフィルムの厚さに依存する。
【００１４】
面的な接続のために、有利に導電性材料の物理的又は化学的な堆積を実施する。この種の物理的な方法はスパッタリング及び蒸着（Physical Vapor Deposition, PVD）である。化学的な堆積は、ガス状の相（Chemical Vapor Deposition, CVD）から及び／又は液相（Liquid Phase Chemical Vapor Deposition）から行うことができる。まずこの方法の一つによって薄い導電性部分層を設置し、次にその上により厚い導電性部分層を電気メッキすることも考えられる。
【００１５】
有利には、本発明による方法の場合に、１つ又は複数の半導体チップ、特にパワー半導体チップがマウントされている表面を備えた基板を使用し、その表面上にそれぞれの１つ又は複数の接続すべきコンタクト面が存在し、かつその際、この表面上にフィルムを真空下でラミネートし、その結果、このフィルムは各半導体チップ及び各コンタクト面を含めたこの表面を密接に覆い、かつ各半導体チップを含めてこの表面上に付着する。
【００１６】
この場合に、このフィルムは５００μｍまでの高低差を克服できるように構成されている。この高低差は特に基板のトポロジー及び基板上に配置された半導体チップに基づいている。
【００１７】
このフィルムは、任意の熱可塑性プラスチック、熱硬化性プラスチックこの混合物からなることができる。フィルムとして、本発明による方法の場合に、有利に、ポリイミド（ＰＩ）−、ポリエチレン（ＰＥ）−ポリフェノール−、ポリエーテルエーテルケトン（ＰＥＥＫ）−及び／又はエポキシドをベースとするプラスチック材料からなるフィルムを使用する。この場合に、このフィルムは表面との付着を改善するために接着層を有することができる。
【００１８】
このフィルムの厚さは１０μｍ〜５００μｍであることができる。有利に、本発明による方法の場合には、２５〜１５０μｍの厚さのラミネートされたフィルムを使用する。
【００１９】
ラミネートの後に、特に熱処理を実施する。この熱処理により、表面上でのフィルムの付着が改善される。
【００２０】
他の実施態様の場合には、ラミネートしたフィルムの所定の厚さに達するまでラミネート（熱処理あり又はなしで）を繰り返す。例えば、薄い厚さのフィルムはより厚い厚さのラミネートしたフィルムに加工される。このフィルムは有利に１種類のプラスチック材料からなる。この場合、このフィルムが複数の異なるプラスチック材料からなることも考えられる。この場合、層状のラミネートされたフィルムが生じる。
【００２１】
特別な実施態様の場合には、レーザーアブレーションによりフィルム中に窓が開けられる。このために使用されるレーザーの波長は３００ｎｍ〜１１００ｎｍである。このレーザーの出力は１Ｗ〜１００Ｗである。例えば、９２４ｎｍの波長を有するＣＯ２−レーザーが使用される。この場合に窓の開放は、場合によりフィルムの下にあるアルミニウムからなるチップコンタクトを損傷させずに行われる。
【００２２】
他の実施態様の場合には、感光性フィルム（フォトフィルム）を使用し、窓をフォトリソグラフィープロセスにより開放する。このフォトリソグラフィープロセスは、感光性フィルムを露光し、露光した及び／又は露光していないフィルムの箇所を現像し、かつ露光した又は露光していないフィルムの箇所を除去することよりなる。
【００２３】
窓の開放の後に、場合により、フィルム残留物を除去する洗浄工程が行われる。この洗浄工程は、場合により湿式化学的に行う。特にプラズマ洗浄法が考えられる。
【００２４】
他の実施態様の場合には、異なる導電性材料からなる、複数の相互に積層して配置された部分層からなる層を使用する。これは、例えば異なる金属層が相互に積層して設置される。部分層もしくは金属層の数は、特に２〜５である。複数の部分層からなる導電性の層により、例えば拡散バリアとして機能する部分層を組み込むことができる。この種の部分層は、例えばチタン−タングステン−合金（ＴｉＷ）からなる。有利に、多層構造の場合には、接続すべき表面上に付着を媒介する又は改善する部分層が直接設置される。この種の部分層は、例えばチタンからなる。
【００２５】
特別な実施態様の場合には、面的な接続の後に、導電性材料からなる層中及び／又は層上に少なくとも１つの導体ラインが作成される。この導体ラインは、層上に設置することができる。特に、導体ラインの作成のために層のパターニングが実施される。これは、導体ラインをこの層内で作成することを意味する。この導体ラインは、例えば半導体チップの電気的接続のために利用される。
【００２６】
このパターニングは通常ではフォトリソグラフィー法で行う。このために、導電性の層上にフォトレジストを設置し、乾燥し、引き続き露光及び現像することができる。場合により、設置されたフォトレジストを後続する処理プロセスに対して安定化するために熱処理工程を行う。フォトレジストとして、慣用のポジ型又はネガ型のレジスト（被覆材料）が挙げられる。フォトレジストの設置は、例えば噴霧プロセス又はディッププロセスにより行う。エレクトロデポジション（静電析出又は電気泳動析出）も同様に考えられる。
【００２７】
パターニングのために、感光性フィルムも使用でき、このフィルムをラミネートし、かつ設置されたフォトレジスト層と同様に露光しかつ現像することもできる。
【００２８】
導体ラインの作成のために、例えば次のように行うことができる：第１の部分工程で、導電性層がパターニングされ、それに続く部分工程で、作成された導体ライン上に他のメタライジング層を設置する。この他のメタライジング層により導体ラインは補強される。例えばパターニングにより作成された導体ライン上に、１μｍ〜４００μｍの厚さで銅を電気メッキする。その後で、フォトレジスト層もしくはラミネートされたフィルムを取り除く。これは、例えば有機溶剤、アルカリ性現像剤などで行うことができる。引き続きエッチング（Differenzaetzen）により平面状のメタライジング層で補強されていない金属性導電層を再び除去する。補強された導体ラインが得られる。
【００２９】
特別な実施態様の場合に、多層のデバイスを製造するために、ラミネート、露出、接続及び導体ラインの作成の工程は複数回実施される。
【００３０】
本発明により、有利に、半導体チップ、特にパワー半導体チップ上に配置されている接続パッドもしくはコンタクト面の電気的接続及び配線のための新規の種類の技術が提供される。付加的に、本発明による方法の場合に、この面的な接続及び特別な絶縁は低誘導性結合を生じさせ、迅速でかつ損失の少ないスイッチングを可能にする。
【００３１】
本発明による方法の場合に真空中でフィルムをラミネートすることは、アイソスタティックラミネートにより行う。フィルムのラミネートにより、電気的絶縁層が製造される。本発明によるフィルムのラミネートによるこの絶縁層の製造は次の利点を有する：
−  高温での適用。ポリイミドからなるフィルムは、例えば３００℃まで耐性である。
−  例えば蒸気相から絶縁体を析出させる場合と比較してわずかなプロセスコスト。
−  厚い絶縁層を使用することにより高い絶縁強度が可能である。
−  高い処理量、例えばＤＣＢ−基板を加工素材中で処理できる。
−  均質な絶縁特性、それというのも真空中でのフィルムの加工による空気の侵入を抑制できるためである。
−  全体のチップコンタクト面を利用することができるため、高電流を供給することができる。この場合、６０ｍｍ２〜１００ｍｍ２のチップコンタクト面を実現することができる。
−  面的な接続により、チップを均一に制御できる。
−  コンタクト面でのコンタクトのインダクタンスは、面的な形状により、太線ボンディングよりも小さい。
−  この接続は、振動及び機械的な衝撃負荷の場合に高い信頼性を示す。
−  わずかな熱機械応力のために相応する方法と比較して高い負荷変動強度。
−  複数の配線平面が利用可能。
−  記載された、面的な結合技術はわずかな構造高さを必要とする。それによりコンパクトな構造が実現される。
【００３２】
多層の結合平面の場合には、遮蔽のための大面積のメタライジング層を実現可能である。これは、特に回路のＥＭＶ（電磁整合性）挙動（妨害発生、妨害強度）に関して極めて有利に作用する。
【００３３】
本発明により、請求項１３に記載された特徴を有する、電気的コンタクト面が配置されている表面を備えた基板からなり、その際、この表面上に電気的に絶縁する材料からなるフィルムが真空によりラミネートされていて、このフィルムは表面と密接に接していてかつ表面に付着していて、その際、このフィルムは各コンタクト面において窓を有し、この窓内で前記のコンタクト面はフィルムから露出し、導電性材料からなるフィルムと面的に接続しているデバイスも提供される。
【００３４】
請求項１３に記載のデバイスの有利な実施態様は、請求項１４及び１５に記載されている。
【００３５】
本発明は、次の記載において複数の図面を用いて例示的に詳説される。
【００３６】
図１は本発明によるデバイスの実施例の垂直方向の断面図を表す。
【００３７】
図２は本発明による方法の実施例を図式的に示す。
【００３８】
図１において、この実施例の基板を共通して１で示す。この基板１は、例えばＤＣＢ基板を有し、この基板は公知のようにセラミック材料からなる層１０と、この層１０の下側の表面１０２上に設置された銅からなる層１２と、層１０の下側の表面１０２と反対側の表面１０１上に設置された銅からなる層１１とからなる。
【００３９】
層１０の上側表面１０１上のこの層１１は、例えば部分的に上側の表面１０１に達するまで除去されているため、上側表面１０１が露出しているが、このことは本発明にとって重要ではない。
【００４０】
銅からなる残りの層１１の、層１０とは反対側の表面１１１上に半導体チップ２が配置されていて、このチップは相互に同じ又は異なることもできる。
【００４１】
各半導体チップ２（これは有利にパワー半導体チップである）は、図示されていないコンタクト面（このコンタクト面は、銅からなる層１１に向かう側のチップ２の下側表面２０２上に存在する）により、層１１の上側表面１１１と接続している。例えばこのコンタクト面は層１１とハンダ付けされている。
【００４２】
銅からなる層１１及び下側表面２０２とは反対側の、チップ２の上側表面２０１上に、チップ２と反対側のコンタクト面２１０を有するコンタクト２１がそれぞれ存在する。
【００４３】
例えば半導体チップ２がトランジスタである場合に、このチップ２の下側表面２０２上のコンタクト面は、コレクターもしくはドレインコンタクトのコンタクト面であり、チップ２の上側表面２０１上のコンタクトはエミッターコンタクトもしくはソースコンタクトであり、そのコンタクト面はコンタクト面２１０である。
【００４４】
チップ２がマウントされた基板１の、共通して２０で表される全体の上側表面は、層１０の上側表面１０１の露出する部分、チップの外側の銅からなる層１１の上側表面１１１及びチップ２の上側表面２０１と横側表面２０３とにより規定されているチップ２自体のそれぞれの露出する表面である。
【００４５】
この基板１の表面２０は、本発明に対して関係する表面である。
【００４６】
本発明の場合には、基板１の表面２０上に電気的絶縁性のプラスチック材料からなるフィルム３を真空中でラミネートするため、このフィルム３はコンタクト面２１０を備えた表面２０を密接に覆い、かつこの表面２０上に付着する（図２、３０１）。
【００４７】
このラミネートされた層３は絶縁層として及び導体ライン５のキャリアとして利用される。
【００４８】
このフィルム３はポリイミド又はエポキシドをベースとするプラスチック材料からなる。
【００４９】
良好な付着のために、熱処理工程を行うことができる。フィルム３の典型的な厚さｄは２５〜１５０μｍの範囲内であり、その際、薄いフィルム３の積層からより厚い厚さが達成されてもよい。従って、有利にｋＶ範囲内の絶縁強度を実現することができる。
【００５０】
基板１の表面２０上の接続すべきそれぞれのコンタクト面は、フィルム中にそれぞれの窓３１を開けることによって露出される（図２、３０２）。
【００５１】
接続すべきコンタクト面は、半導体チップ２上のコンタクト面２１０だけではなく、銅又はその他の金属からなる層１１の上側表面１１１の、フィルム３中の窓３１の開放によりそれぞれ露出した領域１１２でもある。
【００５２】
フィルム３中の窓３１の開放は、有利にレーザーアブレーションにより行われる。
【００５３】
それぞれの露出したコンタクト面２１０及び１１２は導電性材料、有利に金属からなる層４と面的に接続され、その際、露出するコンタクト面２１０及び１１２は通常の方法を用いてメタライジングし、構造化しかつそれにより面的に接続される（図２、３０３）。
【００５４】
例えば、層４が大面積で、各コンタクト面２１０及び１１２上を、並びに基板１の表面２０と反対側の、フィルム３の上側表面３０１上を覆うことができ、その後で、例えばフォトリソグラフィーにより、各コンタクト面２１０及び１１２が面的に接続したままで、かつコンタクト面２１０及び１１２の外側に導体ライン５が生じるようにパターニングすることができる。
【００５５】
有利に、このために次のプロセス工程（半付加的構造）が行われる：
ｉ）．約１００ｎｍの厚さのＴｉ−付着層及び約２００ｎｍの厚さのＣｕ−導体層４のスパッタリング（図２、３０３）。
ｉｉ）．厚いレジスト層又はフォトフィルム７を使用したフォトリソグラフィー（図２、３０４）。
ｉｉｉ）．導電性の層６を用いた露出現像領域の電気メッキによる補強。この場合に層厚は５００μｍまで可能（図２、３０５）。
ｉｖ）．レジスト層の除去及びＣｕ及びＴｉのエッチング（図２、３０６）。
【００５６】
基板１の表面２０とは反対側の、フィルム３の上側表面３０１上に、コンタクト面２１０及び１１２並びに導体ライン５に対する領域が開いているマスクを設置し、次いで導電性材料からなる層４をマスク上及びコンタクト面２１０及び１１２上並びにマスクにより覆われていない領域上に全面に設置する。その後で、このマスクをその上に存在する層４と共に除去して、マスクにより覆われていない領域上に面的に接続したコンタクト面２１０及び１１２及び導体ライン５だけが残留する。
【００５７】
いずれにせよ、導電性コンタクト面２１０、１１２が配置されている表面２０を備えた基板１からなり、表面２０上に電気的絶縁性材料からなるフィルム３の形の絶縁体がラミネートされていて、このフィルムは表面２０と密接に接し、かつ表面２０と付着していて、フィルム３はそれぞれのコンタクト面２１０及び１１２で窓３１を有し、この窓中でコンタクト面２１０、１１２がフィルム３から露出し、導電性材料からなる層４及び付加的に層６と面的に接続しているデバイスが提供される。このデバイスの特別な実施態様は、前記の記載から明らかである。
【図面の簡単な説明】
【００５８】
【図１】本発明によるデバイスの実施例の垂直方向の断面図
【図２】本発明による方法の実施例を図式的に示す図
【図１】
2005515616.tif 000003
【図２】
2005515616.tif 000004
【手続補正書】
【提出日】平成15年10月27日(2003.10.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
次の工程：
−  電気的絶縁性材料からなるフィルム（３）を基板（１）の表面（２０）上に真空下でラミネートして、前記のフィルム（３）は１つ又は複数のコンタクト面（２１０、１１２）を備えた表面を密接に覆い、かつこの表面（２０）上に付着させる工程、
−  フィルム（３）中で窓（３１）をそれぞれ開けることにより、表面（２０）上の接続すべきそれぞれのコンタクト面（２１０、１１２）を露出させる工程、及び
−  それぞれの露出したコンタクト面（２１０、１１２）と導電性材料からなる層（４、６）とを面的に接続する工程を有し、その際、
−  前記のフィルムは、基板のトポロジーによる５００μｍまでの高低差を克服できるように選択されかつ／又はフィルムのラミネートは、基板のトポロジーによる５００μｍまでの高低差を克服できるようになされている、
基板（１）の表面（２０）上の１つ又は複数の電気的コンタクト面（２１）を接続する方法。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１３
【補正方法】変更
【補正の内容】
【請求項１３】
電気的コンタクト面（２１０、１１２）が配置されている表面（２０）を備えた基板（１）からなり、前記の表面（２０）上に電気的絶縁材料からなるフィルム（３）が真空によってラミネートされていて、このフィルムは前記の表面（２０）上に密接に接し、かつ前記の表面（２０）上に付着し、その際、フィルム（３）はそれぞれのコンタクト面（２１０、１１２）において窓（３１）を有し、この窓中でこのコンタクト面（２１０、１１２）はフィルム（３）から露出し、かつ導電性材料からなる層（４，６）と面的に接続していて、かつこのフィルムは基板のトポロジーによる５００μｍまでの高低差を克服する、デバイス。
【国際調査報告】
2005515616.tif 000005
2005515616.tif 000006
2005515616.tif 000007
2005515616.tif 000008
2005515616.tif 000009
2005515616.tif 000010