(57)【要約】デバイス（１０）は、積層された隣接関係で半導体ダイオード（１２）とスイッチ可能素子（１４）とを有し、前記半導体ダイオード（１２）と前記スイッチ可能素子（１４）は互いに電気的に直列に接続される。前記スイッチ可能素子（１４）は、スイッチ可能素子（１４）への形成電流の印加に応答して、低導電状態から高導電状態にスイッチング可能である。
2005506703.tif 000002
【特許請求の範囲】
【請求項１】
積層された隣接関係で半導体ダイオードとスイッチ可能素子とを有し、前記半導体ダイオードと前記スイッチ可能素子は互いに電気的に直列に接続され、前記スイッチ可能素子は状態形成電流の印加に応答して低導電状態から高導電状態にスイッチング可能であることを特徴とするデバイス。
【請求項２】
前記スイッチ可能素子は中間層と金属層を含み、前記中間層と前記金属層とは積層されて隣接して接続されていることを特徴とする請求項１記載のデバイス。
【請求項３】
前記中間層はｐ型アモルファスシリコンを含むことを特徴とする請求項２記載のデバイス。
【請求項４】
前記中間層は真性型のアモルファスシリコンを含むことを特徴とする請求項２記載のデバイス。
【請求項５】
前記金属層は銀（Ａｇ）またはクロム（Ｃｒ）またはバナジウム（Ｖ）であることを特徴とする請求項２記載のデバイス。
【請求項６】
前記半導体ダイオードと前記スイッチ可能素子とのあいだにさらに停止層を含み、前記半導体ダイオードと、前記停止層と、前記スイッチ可能素子は互いに積層されて隣接接続されていることを特徴とする請求項１記載のデバイス。
【請求項７】
前記停止層はｎ型アモルファスシリコンを含むことを特徴とする請求項６記載のデバイス。
【請求項８】
前記停止層は金属を含むことを特徴とする請求項６記載のデバイス。
【請求項９】
前記金属停止層はクロムであることを特徴とする請求項８記載のデバイス。
【請求項１０】
前記半導体ダイオードと隣接接続されるコンタクト層をさらに含むことを特徴とする請求項１記載のデバイス。
【請求項１１】
前記コンタクト層は金属を含むことを特徴とする請求項１０記載のデバイス。
【請求項１２】
前記金属コンタクト層はステンレス鋼を含むことを特徴とする請求項１１記載のデバイス。
【請求項１３】
前記半導体ダイオードはアモルファスシリコン構造を含むことを特徴とする請求項１記載のデバイス。
【請求項１４】
前記半導体ダイオードは微結晶シリコン構造を含むことを特徴とする請求項１記載のデバイス。
【請求項１５】
半導体ダイオードデバイスと、
スイッチ可能素子と、
前記半導体ダイオードデバイスと前記スイッチ可能素子とのあいだに設けられた停止層とを含み、
前記半導体ダイオードデバイスと、前記停止層と、前記スイッチ可能素子とは積層されて隣接接続されており、前記スイッチ可能素子は状態形成電流の印加に応答して低導電状態から高導電状態にスイッチングが可能であることを特徴とするデバイス。
【請求項１６】
前記スイッチ可能素子は中間層と金属層を含み、前記中間層と前記金属層は積層されて隣接して接続されていることを特徴とする請求項１５記載のデバイス。
【請求項１７】
前記停止層はｎ型アモルファスシリコンを含むことを特徴とする請求項１６記載のデバイス。
【請求項１８】
前記停止層は金属を含むことを特徴とする請求項１６記載のデバイス。
【請求項１９】
前記金属停止層はクロム（Ｃｒ）であることを特徴とする請求項１８記載のデバイス。
【請求項２０】
デバイスを形成するための方法であって、
ダイオードデバイスを半導体材料で形成する工程と、
中間層を前記ダイオードデバイスと積層された隣接関係で形成する工程と、
前記中間層上に金属層を堆積する工程とを含み、
前記中間層と前記金属層はスイッチ可能素子を形成し、前記スイッチ可能素子は前記スイッチ可能素子への状態形成電圧に応答して低導電状態から高導電状態にスイッチング可能であり、前記スイッチ可能素子は前記ダイオードデバイスと電気的に直列接続されていることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
［発明の契約起源］
米国政府は米国エネルギー省とミッドウェスト研究機関とのあいだの契約番号ＤＥ−ＡＣ３６−９９ＧＯ１０３３７にしたがって、本発明における権利を有する。
【０００２】
本発明は集積回路デバイスに関し、特に、積層された構造で具現されたスイッチ可能素子とダイオードとの組み合わせに関する。
【背景技術】
【０００３】
半導体デバイスは当該技術分野において公知であり、広範囲におよぶ作業を行うために電子システムにおいて何十年ものあいだ利用されている。非常に多くの違うタイプの半導体デバイスが存在し、利用されているが、ほとんどが半導体材料内に形成される１個以上の接合部またはインターフェースに電荷キャリア（たとえば電子）を送ることを含んでいる。その接合部は、その他のタイプの半導体材料も用いられるが、典型的にはｐ型とｎ型といった違うタイプの２個の半導体材料のあいだのインターフェースを含む。このように、広範囲の機能および動作特性を有するダイオードや、トランジスタや、シリコン制御された整流器といった、広範囲の半導体デバイスが半導体材料から製造される。限定されないが、一般に利用される半導体には、シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、ガリウムヒ素リン化インジウムがある。
【０００４】
そのような半導体材料で形成されるデバイスと機能と動作特性が広範囲におよんでいるため、半導体材料の新しいデバイスや利用方法は今日でも開発され続けている。そのように新しく開発されたデバイスはしばしば、性能や大きさまたはその２つの組み合わせにおいて以前のデバイスより著しく改良されている。しかしながら、そのような新しいデバイスは追加の製造工程を必要としたり、高度なリソグラフィーまたは形成技術を必要とするといったある種の不都合をしばしばもたらす。その結果、そのような新しく開発された半導体デバイスにおいてはしばしば改良された性能と増加した製造の難しさのあいだのバランスを考えなくてはならない。したがって、性能が改善され、そして小型化される一方で簡略化され、コストの低い半導体デバイスがその分野における意義深い改善といえるであろう。
【発明の開示】
【０００５】
本発明によるデバイスは積層された隣接関係で半導体ダイオードとスイッチ可能素子とを有し、半導体ダイオードとスイッチ可能素子は互いに電気的に直列に接続されている。スイッチ可能素子は状態形成電流（forming current）の印加に応答して低導電状態またはオフ状態から高導電状態またはオン状態にスイッチング可能である。
【０００６】
また、本発明によるデバイスを形成するための方法は、ダイオードデバイスを半導体材料で形成する工程と、中間層をダイオードデバイスと積層された隣接関係で形成する工程と、中間層上に金属層を堆積する工程とを含み、中間層と金属層はスイッチ可能素子への状態形成電流に応答して低導電状態またはオフ状態から高導電状態またはオン状態にスイッチング可能なスイッチ可能素子を形成し、スイッチ可能素子はダイオードデバイスと電気的に直列接続されている。
【発明を実施するための最良の形態】
【０００７】
本発明において例示され、かつ現在好ましい実施例は以下の図面に示される。
【０００８】
図１に示される本発明の一実施例によるデバイス１０は半導体ダイオードデバイス１２と、半導体ダイオードデバイス１２と電気的に直列接続されるように隣接関係に積み重なったスイッチ可能素子１４を備える。以下に詳細に説明されるが、スイッチ可能素子１４は最初は低導電状態、すなわちオフ状態にあり、そのスイッチ可能素子に状態形成電流（forming current）が印加されると高導電状態、すなわちオン状態に切り換わる。言い換えれば、その電流はスイッチ可能素子を“閉じる”（すなわち高導電状態、すなわちオン状態にする）ために用いられてもよい。半導体ダイオード１２とスイッチ可能素子１４の直列の組み合わせによりデバイス１０の状態（たとえば、高導電状態あるいは低導電状態）が適宜“書き込まれ”て“感知され”たり、あるいは“読み出”され、それによってデバイス１０を電子メモリーシステムにおいて利用できる。
【０００９】
図１を参照して、本発明の一実施例１０におけるデバイスは電気コンタクト層１６に接している半導体ダイオードデバイス１２を備える。以下に詳細に述べるが、ダイオードデバイス１２は公知あるいは将来開発されるであろう半導体ダイオードの広範囲の構造および動作特性を有している。たとえば、図１に示される実施例では、半導体ダイオードデバイス１２は高濃度でドープされたｎ型（すなわちｎ+）層１８と、真性または低濃度でドープされた層２０と、ｐ型（すなわちｐ）層２２とを有するｎ+−ｉ−ｐデバイスである。これらの３層１８と２０と２２はすべてアモルファスシリコンで形成されてもよいが、微結晶シリコンで形成されてもよい。後で詳しく説明するが、コンタクト層１６はステンレス鋼で構成されてもよいし、他の材料を用いてもよい。
【００１０】
スイッチ可能素子１４はダイオードデバイス１２と積層された隣接関係に配置された金属層２４と中間層２６を含む。スイッチ可能素子１４はダイオードデバイス１２と電気的に直列に接続されるように設けられる。すなわち、ダイオードデバイス１２とスイッチ可能素子１４は直列接続されたモノリシック積層である。スイッチ可能素子１４の金属層２４は銀で形成されてもよいし、その他の材料で形成されてもよい。中間層２６は真性半導体層かｐ型半導体層のいずれであってもよいし、真性半導体材料とｐ型半導体材料を組み合わせたもので形成されてもよい。あるいは、以下に詳細に述べるが、中間層２６はポリマー材料のような絶縁体で形成されてもよい。好ましい一実施例においては、中間層２６は水素でパッシベートされたｐ型アモルファスシリコン（すなわち、ｐ−ａ−Ｓｉ：Ｈ）で形成されるが、その他の材料で形成されてもよい。以下に詳細に述べるように、必ずしも必要ではないが、好ましくは停止層２８が半導体ダイオードデバイス１２とスイッチ可能素子１４のあいだに形成されるか、または配置される。停止層２８により、スイッチ可能素子１４に電流を印加している時にダイオードデバイス１２が破損される（たとえば、短絡される）ことが抑制される。一実施例においては、停止層２８は金属層か、非常に薄い絶縁層からなる。あるいは停止層２８は適切にドープされパッシベートされたアモルファスシリコン材料で形成されてもよいが、以下に詳細に述べられるように、その他の材料が用いられてもよい。
【００１１】
デバイス１０のダイオード部１２とスイッチ可能素子部１４と任意の停止層２８はそれらの層１２と１４と２８を含むさまざまな層を形成するのに適した現在公知の、あるいはこれから開発されるであろう広範囲の工程にしたがって製造される。このように、本発明はデバイス１０を製造するにあたって、いかなる特定の製造工程あるいは技術に限定されない。しかしながら、たとえば好ましい一実施例においては、デバイスは化学気相蒸着（ＣＶＤ）、たとえば熱線（hot wire）ＣＶＤやプラズマ強化されたＣＶＤにより製造される。
【００１２】
以上に述べたように、スイッチ可能素子１４は最初低導電状態あるいはオフ状態であるが、状態形成電流が印加されると、高導電状態またはオン状態になる。こうして、スイッチ可能素子１４は状態形成電流が与えられると閉じるか、または、導電状態が強まるといった“反ヒューズ”（anti-fuse）のように機能する。これは、従来の過度の電流の印加に対して開くヒューズとは対照的である。スイッチ可能素子１４が低導電状態あるいはオフ状態の時、一実施例においてスイッチ可能素子のインピーダンスは比較的高い（たとえば、典型的にはおよそ数十から数百メガオーム（ＭΩ））。スイッチ可能素子が高導電状態あるいはオン状態の時、半導体スイッチ１４のインピーダンスは低導電状態のスイッチ可能素子のインピーダンスより数桁低い。たとえば、好ましい一実施例においては、スイッチ可能素子１４のインピーダンスはおよそ数百から数千オーム（Ω）である。以下に詳細に述べるが、スイッチ可能素子１４のいずれかの状態での絶対インピーダンスより、その２つの状態のインピーダンスの差の大きさの方が重要である。すなわち、高導電状態と低導電状態のインピーダンスの差はデバイス１０の状態を信頼性をもって決定するためには十分でなければならない。
【００１３】
スイッチ可能素子１４の形成または製造時において、最初は低導電状態あるいはオフ状態である。つまり、スイッチ可能素子１４は比較的高いインピーダンスを有し、電流を殆ど通さない。スイッチ可能素子１４の状態は状態形成電流が印加されることによって、高導電状態またはオン状態に変化する。たとえば、好ましい一実施例においては、スイッチ可能素子１４は以下に述べられるように十分な量の状態形成電流を十分な時間印加することによって、低導電状態またはオフ状態から高導電状態あるいはオン状態に変化する。スイッチ可能素子１４が低導電状態から高導電状態に切り替わるメカニズムはいまだ明らかになってはいないが、状態形成電流の印加により１個またはそれ以上の導電フィラメント（図１において３０で示される）が中間層２６を介して金属層２４より形成または“成長”すると考えられている。フィラメント３０はスイッチ可能素子１４の中間層２６に導電路を形成する。
【００１４】
フィラメント成長理論は形成電流と印加時間を十分に制御しなければダイオードデバイス１２は短絡してしまうということからも立証される。そのようなダイオードの短絡はダイオードデバイス１２にフィラメントが成長し続ける結果と考えられる。したがって、必ずしも必要ということはないが、スイッチ可能素子１４とダイオードデバイス１２のあいだに停止層２８を設けることが一般に好ましい。停止層２８により、ダイオードデバイス１２は状態形成過程時に短絡しにくくなる。
【００１５】
デバイス１０は以下のように書き込まれる。デバイス１０が以上述べられたように製造されているとすると、スイッチ可能素子１４は低導電状態またはオフ状態であろう。すなわち、デバイス１０は直列の組み合わされたダイオード１２とスイッチ１４に電圧を印加しても殆ど電流が流れない開回路のような電気的動作をする。すなわち、デバイス１０は図２の曲線３２によって示されるような電流／電圧特性を実質的に有する。もちろん、必要に応じてデバイス１０はこの状態で利用されてもよい。たとえば、もしデバイス１０が電子メモリーアレイの個別のセルまたは素子を形成するなら、低導電状態は選択された２値状態（たとえば、０または１）に対応させてもよい。
【００１６】
もし、デバイス１０の状態を変えたいなら、直列に組み合わされたダイオード１２とスイッチ素子１４に電流を印加する。電流の極性はデバイス１０のダイオードデバイス１２が順方向にバイアスされるようにする。電流を印加することにより、デバイス１０のスイッチ可能素子１４が高導電状態またはオン状態に変化する。高導電状態では、デバイス１０は図２の３４で示される曲線の電流／電圧特性を実質的に有する。スイッチ可能素子１４は導電性があるので、その曲線３４はダイオードデバイス１２の電気特性に似ている。したがって、デバイス１０の状態はダイオードデバイス１２を順方向にバイアスさせることにより検知、あるいは“読み出”される。もし、ダイオードデバイス１２が導通するなら（すなわち、電流を通すなら）、スイッチ可能素子１４は高導電状態あるいはオン状態である。もし、デバイス１０が電子メモリーセルの個別のセルまたは素子を含むなら、その高導電状態はもうひとつの２値状態（たとえば、１または０）に対応させてもよい。
【００１７】
本発明によるデバイス１０の重大な利点は、積層された配置で直列に組み合わされた電子スイッチおよびダイオードを提供することにある。したがって、本発明によるデバイス１０によれば２個のデバイスが横に隣り合って（積み重なるのではなく）いたら必要であるところの、デバイス間に横方向の導電路を設ける必要がない。その結果、ダイオードとスイッチのあいだに別の導電路を形成するのに必要なリソグラフィー工程を省略できるので、デバイス１０は高密度メモリーアレイの簡単な製造に適している。
【００１８】
より意義深い特性および利点とともに本発明によるデバイス１０を簡単に説明してきたが、デバイスのさまざまの好ましい実施例をさらに詳しく説明する。しかしながら、その前に、ここではデバイス１０が２値（すなわち２つの状態）データを記憶するための半導体メモリーアレイに用いられて説明されているが、それに限られるわけではないことに留意するべきである。実際、本発明のデバイスは機能的に、直列接続されたスイッチおよびダイオードと同様であるので、本発明はそのような機能が望まれる広範囲におよぶ用途に利用できる。したがって、本発明のデバイスはここで例示されて説明される特定の用途に限定されるべきではない。
【００１９】
以上のことを考慮して、図１に示される本発明の一実施例１０によるデバイスは半導体ダイオード１２と、半導体ダイオード１２と積層された隣接関係に配置されたスイッチ可能素子１４を備え、半導体ダイオード１２とスイッチ可能素子１４は直列接続されたモノリシック積層を形成する。デバイス１０を構成する種々の素子（すなわち、半導体ダイオード１２およびスイッチ可能素子１４）は特定の用途の必要に応じてさまざまな広範囲の形態を有するように形成されてよい。こうして、本発明は特定の形態を有するデバイス１０に限定されるべきではない。しかしながら、たとえば、好ましい一実施例においては、デバイス１０は一般に正方形の形態を有するように製造され、その一辺は約１０マイクロメーター（μｍ）である。
【００２０】
デバイス１０の半導体ダイオードデバイス１２は、任意の特定の用途に必要または所望される広範囲の電気的特性を有するダイオードデバイスを提供するのに適した広範囲の構造を有するあらゆるタイプのダイオードを含む。たとえば、本発明とともに用いられるダイオードの構造およびタイプはそれに限定はされないが、ｎ−ｉ−ｐ構造またはｐ−ｉ−ｎ構造を含む。従来のｎ−ｐまたはｐ−ｎ構造を含むダイオード構造はそれが結晶シリコンまたはその他の結晶材料で製造されるなら用いることができる。さらに、ダイオードは広範囲におよび、たとえば、“従来の”整流ダイオードや、ショットキーダイオードや、トンネルダイオードや、発光ダイオードでもよい。こうして、本発明はある特定の電気特性を有するいかなる特定のダイオード構造に限定されるべきではない。しかしながら、たとえば、図１に例示されて説明される実施例においては、半導体ダイオードデバイス１２は高ドープのｎ型層１８と、真性（または非常に低ドープの）層２０とｐ型層２２を有するｎ+−ｉ−ｐデバイスである。これらすべての層１８と２０と２２は微結晶シリコンで形成されているが、アモルファスシリコンを用いてもよい。
【００２１】
ダイオードデバイス１２の種々の層１８と２０と２２の膜厚は特に重要（臨界的）ではないが、電気特性や特定の用途に必要とされるその他の性能パラメータに応じて、広範囲の膜厚でよい。しかしながら、たとえば、ここで例示され説明される実施例においてはｎ+層１８は約６０ナノメーター（ｎｍ）の膜厚を有し、真性層２０およびｐ型層２２はそれぞれ約２６０ｎｍと約６０ｎｍである。
【００２２】
ダイオードデバイス１２の層１８と２０と２２とは、ダイオードデバイス１２を製造するのに適した現在公知のあるいは将来開発されるであろう広範囲の工程で形成されてよい。したがって、本発明はダイオードデバイス１２の種々の層を形成するための工程を特定の工程に限定されるべきではないが、たとえば、好ましい一実施例においては、ダイオードデバイス１２の層１８と、２０と、２２は化学気相蒸着（ＣＶＤ）によって形成される。
【００２３】
ダイオードデバイス１２は適切な電気的コンタクト層、たとえばコンタクト層１６のような層を備え、ダイオードデバイス１２の電極のうちの１つが（場合によって、たとえばアノードかカソード）が外部の回路および／またはデバイスと電気的に接続され得る。ここに例示され説明される実施例においては、コンタクト層１６はダイオードデバイス１２のカソード（すなわちｎ+層１８）に接する。コンタクト層１６は意図される用途に適した広範囲の材料（たとえば、金属またはドープされた半導体）から成る。また、広範囲の任意のインターフェース層（たとえば、ドープされた半導体層）が特定の用途に必要とされるならダイオード１２とコンタクト層１６のあいだに設けられてもよい。こうして、本発明は特定の材料のコンタクト層にも、ダイオード１２とコンタクト層１６のあいだのインターフェース層の有無またはその材料にも限定されるべきではない。しかしながら、たとえば、好ましい一実施例においては、コンタクト層１６はステンレス鋼からなる。あるいは、本発明の教示に精通した当業者には明らかなように、アルミニウムのような他の材料を用いてもよい。
【００２４】
以上述べられたように、デバイス１２の種々の層（たとえば、層１８と、層２０と、層２２）のそれぞれの正確な構成および構造特性同様、ダイオードデバイス１２を形成するために用いられる工程は特に重要ではなく、広範囲の所望の電気特性を有するダイオードデバイスを生産するのに適したものであれば、広範囲の工程、構成および構造特性が含まれる。たとえば、製造パラメータ（たとえば、形成工程や層の構成や構造特性）に応じたダイオードデバイスの電気特性には限定されるものではないが、順方向ターンオン電圧、順方向直列抵抗、順方向破壊電流、逆方向破壊電圧、逆方向分流抵抗、素子間の横方向抵抗（lateral resistance）がある。しかしながら、ダイオードデバイスを構成する層の種々の製造パラメータはダイオードデバイス１２の所望の電気特性により変化し、かつ、当業者はダイオードデバイス１２の所望の電気特性を選択後にそのような製造パラメータを容易に選択できるので、本発明の好ましい一実施例において利用される特定のダイオードデバイス１２に関連した種々の製造パラメータはここではさらに詳細に説明されない。
【００２５】
コンタクト層１６はデバイス１０を支持する基板をそれ自身が含んでもよい。また、コンタクト層１６はガラスやセラミックやプラスチックのような好ましくは絶縁性の別に設けた基板３６によって支持されてもよい（図１参照）。また、特定の用途に必要とされるのなら、コンタクト層と基板のあいだに広範囲の任意のインターフェース層（図示無し）を設けてもよい。たとえば、コンタクト層１６と基板３６の密着性を良くするためにコンタクト層と基板のあいだにインターフェース層またはインターフェース材料を設けた方が良い場合がある。電子メモリー回路に設けられるように、もしデバイス１０がセルのアレイに個別のセルまたは素子を有する場合、絶縁基板３６を使用すると好都合となる。そのような用途においては、絶縁基板３６はセル（すなわち、デバイス１０）のひとつの行または列に関連するコンタクト層１６をセルの隣接する行と列に関連するコンタクト層から絶縁する手段を供給する。
【００２６】
スイッチ可能素子１４は非導電状態、すなわちオフ状態と導電状態、すなわちオン状態のあいだで切り替わることができる、現在公知のあるいは将来開発されるであろう広範囲の構造を含む。たとえば、１９８７年８月４日に出された、“状態形成電圧（forming voltage）を利用する不揮発性アモルファス半導体メモリーデバイス”と題する、米国特許番号４，６８４，９７２において、また１９９４年１１月１日に出された、“アモルファスシリコンメモリー”と題する、米国特許番号５，３６０，９８１において開示された構造およびデバイスをスイッチ可能素子に用いられてもよく、これらはここに引用により援用される。
【００２７】
図１に示される実施例において、スイッチ可能素子１４は積層された隣接関係で金属層２４と中間層２６を備える。スイッチ可能素子１４はダイオードデバイス１２と積層された隣接関係に位置し、ダイオードデバイス１２とスイッチ可能素子１４は電気的に直列接続される。前記したように、スイッチ可能素子１４が少なくともふたつの状態（たとえば、オン状態とオフ状態）のあいだで切り替わるメカニズムは現時点ではあまりよく解明されていない。しかしながら、状態形成電流の印加によって１個またはそれ以上のフィラメント（図１において３０で模式的に示される）が金属層２４から中間層へと形成または成長すると考えられている。この理論はスイッチ可能素子１４を導電状態または非導電状態のいずれかで作動させる際に、金属コンタクト層に使われたある金属が他の金属よりもよりよく働くという実験によって支持される。たとえば、銀やバナジウムは水素化された（すなわちパッシベートされた）アモルファスシリコン（ａ−Ｓｉ：Ｈ）を含む半導体中間層２６に容易に拡散するが、これに対してクロムはその半導体中間層２６にあまり拡散しない。したがって、中間層２６がａ−Ｓｉ：Ｈを含む場合は特に、金属層２４を銀かバナジウムで形成するのが好ましい。
【００２８】
金属層２４の膜厚は特に重要（臨界的）ではないが、必要な機械的強度および特定の用途に必要とされる耐久性をもたせるのに十分な膜厚であるべきである。こうして、本発明は特定の膜厚を有する金属層２４に限定されるべきではないが、たとえば、好ましい一実施例においては、金属層２４は約６０ｎｍの膜厚を有する。金属層２４は金属層を形成するのに適したものであれば、現在公知のまたは将来開発されるであろう広範囲の工程で形成される。たとえば、好ましい一実施例においては、金属層２４は蒸着により形成されているが、その他の方法（たとえば、スッパタリング）を用いてもよい。
【００２９】
中間層２６はダイオードデバイス１２に直接堆積され、半導体材料か絶縁材料のいずれかを含む。フィラメントがダイオードデバイス１２においてよりも中間層２６においてよく成長することが通常一番よい。あるいは、以下に詳細に説明されるように、停止層２８のような補助層を中間層２６とダイオードデバイス１２のあいだに設けてもよい。中間層２６は水素でパッシベートされたアモルファスシリコン（ａ−Ｓｉ：Ｈ）といった広範囲の半導体材料で形成され、ドープされてもよいし、されなくてもよい。ここで例示され、説明されている実施例においては、中間層２６はｐ型のパッシベートされたアモルファスシリコンで形成されているが、中間層２６は真性のａ−Ｓｉ：Ｈ、またはａ−Ｓｉ：Ｈまたは微結晶シリコンのｐ−ｉかｐ−ｉ−ｎかｎ−ｉ−ｐの構造でもよい。さらに、米国特許番号４，６８４，９７２および５，３６０，９８１に開示されているような他の材料を用いてもよい。さらに別の用途では中間層２６は絶縁材料（たとえば、広範囲のポリマーやその他の有機材料）で形成されてもよい。利用される材料として、限定はされないが、炭素やゲルマニウムと水素でパッシベートされたアモルファスシリコンの合金でもよい。あるいは、微結晶シリコンを用いてもよい。中間層はまた、従来のフォトレジストフィルムで形成されてもよい。中間層２６は所望の材料を含む中間層２６を形成するのに適したものであれば、現在公知のあるいは将来開発されるであろう広範囲の工程によって形成されてもよい。たとえば、好ましい一実施例においては、半導体中間層２６は化学気相蒸着（ＣＶＤ）によって形成されているが、他の方法でもよい。
【００３０】
中間層２６の膜厚は補助層である停止層２８がスイッチ可能素子１４と半導体ダイオードデバイス１２のあいだに設けられるかそうでないかによって重要となる。一般に、中間層２６の膜厚は金属層２４が中間層２６に意図されない拡散をしないように十分でなくてはならない。そのような意図されない拡散によってスイッチ可能素子１４が低導電状態から高導電状態に変化してしまうからである。しかしながら、電流の印加によってスイッチ可能素子１４の状態を意図的に変化させることが難しくなるほど中間層２６の膜厚を厚くするべきではない。以上のことを考慮すれば、半導体中間層２６は約１０ｎｍから５００ｎｍ（好ましくは１００ｎｍ）の範囲の膜厚を有すると、よい結果になることが発見された。
【００３１】
以上説明されたように、必ずしも必要でないが、スイッチ可能素子１４の中間層２６とダイオード１２とのあいだに停止層２８を設けるのが好ましい。停止層２８によってスイッチ可能素子１４への状態形成電流印加時にダイオードデバイス１２が短絡しにくくなる。すなわち、１個またはそれ以上の導電性のフィラメント３０の中間層２６への成長によってスイッチ可能素子１４が導電状態になるといった理論に基づけば、停止層２８によって、フィラメント３０の成長が抑えられ、フィラメントがダイオードデバイス１２に接触したり、そこで成長する前に状態形成電流を取り除くことができる。あるいは、後述されるように、状態形成電流を正確に制御することによって、デバイス１０は補助層、すなわち停止層２８がなくても十分良好に作動することができる。スイッチ可能素子１４の材料や特性を変えることによって、デバイス１０は補助層、すなわち停止層２８がなくても十分良好に作動することができる。
【００３２】
好ましい一実施例においては、停止層２８は水素をパッシベートしたアモルファスシリコンのような、高ドープのｎ型半導体材料から成る。また、後に詳細に説明されるような態様で、金属または薄い絶縁層（たとえば、酸化シリコンまたは窒化シリコン）のような他の材料を用いてもよい。停止層２８はそのような半導体層を形成するのに適した、現在公知のあるいは将来開発されるであろう広範囲の過程によって形成される。たとえば、好ましい一実施例においては、停止層２８はＣＶＤによって形成されているが、他の方法でもよい。
【００３３】
もし停止層２８が絶縁性またはドープされない半導体材料から成るのであれば、その膜厚は注意深く制御されるべきである。たとえば、停止層２８が薄ければ、フィラメントがダイオードデバイス１２を短絡する前にフィラメントの成長を確実に止める（たとえば、状態形成電流を取り除くことによって）ことができなくなる。また、絶縁性停止層２８が厚ければスイッチ可能素子１４とダイオード１２のあいだの電流を妨げ、スイッチ可能素子１４の状態を読み取ることが難しくなる。この意味で、電子が停止層２８の残りの厚さを“トンネル”できる絶縁性停止層２８内の箇所でフィラメント３０の成長を止めるべきであると考えられる。そのような現象は“電子トンネル効果”としてこの技術分野では公知である。以上のことを考慮して、停止層が絶縁体から成るなら、約０．５ｎｍから２ｎｍ（好ましくは１ｎｍ）の範囲の膜厚にするべきである。あるいは、スイッチ可能素子１４がダイオード１２を短絡せずに高い信頼性をもって書き込まれ、スイッチ可能素子１４から接合部に電流が十分に流れ、デバイス１０がオンの状態かオフの状態かを決定できるのであれば、もちろん他の膜厚でもよい。
【００３４】
以上に述べられたように、停止層２８は他の材料で形成されてもよい。たとえば、クロミウムのような比較的“安定した”金属（たとえば、隣接層２２および２６へ拡散しにくい金属）で形成されてもよい。金属材料を含む停止層２８はフィラメント３０がダイオードデバイス１２に達する前にその成長を容易に止められる半導体停止層と同様の機能を有する。そのような金属停止層は金属層を形成するのに適しているであろう、現在公知のあるいは将来開発されるであろう広範囲の工程で形成されてよい。このように、本発明はいかなる特定の製造工程にも限定されない。しかしながら、たとえば、好ましい一実施例においては、金属停止層２８は蒸着により形成される。あるいは、スッパタリングのような他の方法が用いられてもよい。
【００３５】
そのような金属停止層２８は高い導電性を有するので、フィラメント３０とダイオードデバイス１２のあいだに低抵抗路を設ける（絶縁停止層２８の場合のトンネル効果によって）必要が無くなる。その結果、金属で形成される停止層２８はフィラメントによるダイオードの短絡に対してマージンを大きくするために、もし必要なら（絶縁停止層と比較して）膜厚を厚くしてもよい。しかしながら、金属停止層２８はもしデバイス１０がデバイス１０のアレイの個別のセルまたは素子を形成するならパターン化される必要がある（たとえば、リソグラフィーにより）。そのような場合には、パターン化された金属層２８は金属停止層がアレイの中の他のメモリーを短絡させるのを防ぐために必要となる。これに対して、薄いｎ+−ａ−Ｓｉ：Ｈのような半導体材料やＳｉＮxのような絶縁層から成る停止層２８ではそのような場合にパターン化される必要がない。つまり、半導体停止層の電気抵抗は高いので、隣接するセル間の短絡や許容できないクロストークを防ぐのに通常十分である。したがって、デバイス１０が電子メモリーアレイに利用される時は、一般的に停止層２８を半導体材料（たとえば、ｎ+−ａ−Ｓｉ：Ｈ）または絶縁材料で形成するのが好ましい。
【００３６】
デバイス１０が形成される時、最初はスイッチ可能素子１４は低導電状態またはオフ状態であり、実質的に図２で曲線３２で示される電気／電圧特性を持つようになる。つまり、スイッチ可能素子１４は開いたスイッチのように比較的高いインピーダンスを有し、電流を殆ど通さない。もしデバイス１０の状態を変えたいなら、ダイオード１２とスイッチ可能素子１４との直列の組み合わせに状態形成電流を印加する必要がある。電流の極性はデバイス１０のダイオードデバイス１２が順方向にバイアスされるようにする。電流の印加により、スイッチ可能素子１４は高導電状態またはオン状態になる。このオン状態において、デバイス１０は実質的に図２で曲線３４で示される電気／電圧特性を持つようになる。スイッチ可能素子１４の高導電状態またはオン状態に対応するこの曲線３４はダイオードデバイス１２のそれ自身の電気特性と同様である。
【００３７】
スイッチ可能素子１４の状態を変化させるのに必要とされる状態形成電流の大きさおよび通電時間は、デバイス１０を形成するのに使われた材料によって異なる。このように、本発明は電流の大きさや、電圧や、通電時間を特定するべきではないが、たとえば、好ましい一実施例においては、電流の大きさは約０．１マイクロアンペア（μＡ）から約１０μＡ（好ましくは１μＡ）の範囲である。印加時間は１ナノ秒（ｎｓ）から１秒の範囲にあり、速いほど好ましい。あるいは、もしスイッチ可能素子１４が米国特許番号４，６８４，９７２や５，３６０，９８１に記載されている教示にしたがって形成されるなら、そこに開示されている形成工程に対応させてもよい。
【００３８】
デバイス１０に接続される外部の電子回路（図示されていない）にデバイス１０の変化した電流／電圧特性（すなわち電流／電圧曲線３２および３４）を認めさせるか、あるいは区別させて、スイッチ可能素子１４がオンの状態かオフの状態かを決定させることができる。たとえば、もしデバイス１０が電子メモリーアレイの一部を含む場合のように、もしデバイス１０がアレイに１個の素子を含むなら、アレイのいずれかの素子（たとえば、デバイス１０）は、所望の素子に関連したダイオードデバイス１２を順方向にバイアスし、一方アレイの他の素子に関連したダイオードを逆方向にバイアスすることによって読み出される。もしその素子が導電状態なら（すなわち電流を通す）、その素子は高導電状態またはオン状態にある。これは２値方式の状態（たとえば、“０”または“１”）のひとつに対応させてもよい。
【００３９】
本発明によるデバイスの第２の実施例１１０を図３に示す。第２の実施例１１０はダイオードデバイス１１２とスイッチ可能素子１１４の位置が反対になっている以外は第１の実施例１０と同様である。すなわち、スイッチ可能素子１１４は支持基板１３６とダイオードデバイス１１２に隣接して設けられ、スイッチ可能素子１１４と積層関係にあり、２個のデバイスはモノリシックな直列接続の積層を形成している。
【００４０】
第１の実施例１０のように、第２の実施例１１０のダイオードデバイス１１２は必要とされるいかなるダイオード特性を提供するために広範囲の構造および材料から成る。たとえば、図３に示される実施例において、ダイオードデバイス１１２はｐ型層１２２と、真性層１２０と高ドープされたｎ型層１１８を有するｐ−ｉ−ｎ+デバイスを含む。これらの３層１１８、１２０、１２２は微結晶シリコンで形成されているが、アモルファスシリコンを用いてもよい。コンタクト層１１６がｎ+層１１８に隣接して設けられてもよい。
【００４１】
スイッチ可能素子１１４は第１の実施例１０のスイッチ可能素子１４で述べられたいずれの材料で形成されてもよく、ここで論じられた方法および考察に関連して製造されてもよい。たとえば、スイッチ可能素子１１４は隣接した積層関係の金属層１２４と中間層１２６を含んでもよい。金属層１２４が支持基板１３６上に形成されてもよい。
【００４２】
デバイス１１０は停止層１２８を設けてもよいし、ダイオードデバイス１１２の短絡を避けるためにすでに述べられたようにフィラメント１３０の形成を確実に制御できるなら省いてもよい。もし停止層１２８を用いるなら、半導体材料（たとえば、ｎ+−ａ−Ｓｉ：Ｈ）か、絶縁材料か、金属材料のいずれかで、意図される用途により有利となる材料で形成する。
【００４３】
ここに述べられた本発明の概念を上記以外に種々具体化されることが検討され、添付の請求の範囲は先行技術によって限定された範囲以外に、発明の別の実施例を含むと解釈されることを意図している。
【図面の簡単な説明】
【００４４】
【図１】本発明によるデバイスの第１の実施例における概略断面図である。
【図２】状態形成されていないデバイスおよび状態形成されたデバイスの電流密度／電圧曲線を示す図である。
【図３】本発明によるデバイスの第２の実施例における概略断面図である。
【国際公開パンフレット】
2005506703.tif 000003
2005506703.tif 000004
2005506703.tif 000005
2005506703.tif 000006
2005506703.tif 000007
2005506703.tif 000008
2005506703.tif 000009
2005506703.tif 000010
2005506703.tif 000011
2005506703.tif 000012
2005506703.tif 000013
2005506703.tif 000014
2005506703.tif 000015
2005506703.tif 000016
2005506703.tif 000017
2005506703.tif 000018
2005506703.tif 000019
2005506703.tif 000020
2005506703.tif 000021
2005506703.tif 000022
【国際調査報告】
2005506703.tif 000023