(57)【要約】方法および構造は、開口部中に導電性材料（例えば、第ＶＩＩＩ族金属）を形成する平坦化プロセスを補助するための支持層を用いる。さらに、そのような方法および構造は、平坦化プロセス用のエッチ停止点または終了点として第ＶＩＩＩ族金属を用いることができ、続くエッチングにより第ＶＩＩＩ族金属の望ましくない部分を除去する。開口部中に導電性材料（４４）を設ける代表的な１つの方法は、少なくとも１つの表面を有する基板アセンブリを供給すること、および基板アセンブリの表面を通る開口部を設けることを含む。開口部は、少なくとも１つの表面に形成される。少なくとも１つの導電性材料（４４）（例えば、白金および／またはロジウムなどの少なくとも１つの第ＶＩＩＩ族金属）を、開口部を形成する少なくとも１つの表面上の開口部内および基板アセンブリ表面のなくとも一部分の上に形成する。支持フィルム（４６）（例えば、酸化物材料）を導電性材料の上に形成し、充填材料（４８）（例えば、レジスト材料）を支持フィルムの少なくとも一部分の上に形成する。充填材料は、開口部を少なくとも充填する。その後、少なくとも開口部外の充填材料を平坦化によって除去する。次いで、開口部外の支持フィルム、開口部外の少なくとも１つの導電性材料、開口部内の充填材料、および開口部内の支持フィルムを除去する。
2005537646.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの表面を有する基板アセンブリを供給すること、
前記基板アセンブリの表面を通って画定された開口部を設けること（ここで、前記開口部は、少なくとも１つの表面により画定される）、
少なくとも１つの導電性材料を前記開口部を画定する前記少なくとも１つの表面上の開口部内および前記基板アセンブリ表面の少なくとも一部分の上に形成すること、
支持フィルムを前記少なくとも１つの導電性材料の上に形成すること、
充填材料を前記支持フィルムの少なくとも一部分の上に形成すること（ここで、前記充填材料は前記開口部を少なくとも充填する）、
少なくとも前記開口部外の前記充填材料を平坦化によって除去すること、
前記開口部外の前記支持フィルムを除去すること、
前記開口部外の前記少なくとも１つの導電性材料を除去すること、
前記開口部内の前記充填材料を除去すること、および
前記開口部内の前記支持フィルムを除去すること
を含む、開口部中に導電性材料を設ける方法。
【請求項２】
前記開口部外の前記支持フィルムを除去すること、および前記開口部外の前記少なくとも１つの導電性材料を除去することが、前記開口部外の前記支持フィルムおよび前記少なくとも１つの導電性材料を平坦化によって少なくとも前記基板アセンブリの表面まで除去することを含む、請求項１に記載の方法。
【請求項３】
前記開口部内の前記充填材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記充填材料を除去することを含む、請求項２に記載の方法。
【請求項４】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項２に記載の方法。
【請求項５】
前記開口部外の前記支持フィルムを除去することが、平坦化によって前記開口部外の支持フィルムを除去することを含み、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、ウェットエッチングおよびドライエッチングの少なくとも一方により、少なくとも前記基板アセンブリの表面まで前記少なくとも１つの導電性材料を除去することを含む、請求項１に記載の方法。
【請求項６】
前記開口部外の前記支持フィルムを除去することが、ドライエッチングによって前記開口部外の前記支持フィルムを除去することを含み、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、ウェットエッチングおよびドライエッチングの少なくとも一方により、少なくとも前記基板アセンブリの表面まで前記開口部外の前記少なくとも１つの導電性材料を除去することを含む、請求項１に記載の方法。
【請求項７】
前記開口部外の前記支持フィルムを除去することが、ウェットエッチングによって前記開口部外の前記支持フィルムを除去することを含み、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、ウェットエッチングおよびドライエッチングの少なくとも一方により、少なくとも前記基板アセンブリの表面まで前記開口部外の前記少なくとも１つの導電性材料を除去することを含む、請求項１に記載の方法。
【請求項８】
前記開口部内の前記充填材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記充填材料を除去することを含む、請求項１に記載の方法。
【請求項９】
前記充填材料が、ウェットエッチおよびドライエッチの少なくとも一方により前記充填材料を除去する際の前記基板アセンブリの表面における材料よりも早い速度で除去される材料で形成される、請求項１に記載の方法。
【請求項１０】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項１に記載の方法。
【請求項１１】
前記支持フィルムが、前記ウェットエッチおよびドライエッチの少なくとも一方により前記支持フィルムを除去する際の前記基板アセンブリの表面における材料よりも早い速度で除去される材料で形成される、請求項１に記載の方法。
【請求項１２】
前記支持フィルムを、窒化ケイ素、シリコンオキシナイトライド、酸化物材料、およびスピンオングラスから成る群から選択される少なくとも１つの材料で形成する、請求項１に記載の方法。
【請求項１３】
前記支持フィルムを酸化物材料で形成する、請求項１２に記載の方法。
【請求項１４】
前記充填材料をレジスト材料で形成する、請求項１に記載の方法。
【請求項１５】
前記少なくとも１つの導電性材料は、少なくとも１つの第ＶＩＩＩ族金属を含む、請求項１に記載の方法。
【請求項１６】
前記少なくとも１つの導電性材料は、白金、ルテニウム、およびロジウムの少なくとも１つを含む、請求項１５に記載の方法。
【請求項１７】
前記基板アセンブリの表面の少なくとも一部分を絶縁材料で形成する、請求項１に記載の方法。
【請求項１８】
少なくとも１つの表面を有する基板アセンブリを供給すること、
前記基板アセンブリの表面を通って画定された開口部を設けること（ここで、前記開口部は、少なくとも１つの表面により画定される）、
少なくとも１つの導電性材料を前記開口部を画定する前記少なくとも１つの表面上の開口部内および前記基板アセンブリ表面の少なくとも一部分の上に形成すること、
少なくとも支持材料を前記少なくとも１つの導電性材料の上に形成すること、
前記開口部外の少なくとも前記支持材料および前記少なくとも１つの導電性材料を平坦化によって少なくとも前記基板アセンブリ表面まで除去すること、および
前記開口部内の前記支持材料を除去すること
を含む、開口部中に導電性材料を設ける方法。
【請求項１９】
少なくとも支持材料を形成することが、
支持フィルムを前記少なくとも１つの導電性材料の上に形成すること、および
充填材料を前記支持フィルムの少なくとも一部分の上に形成すること（ここで、前記充填材料は前記開口部を少なくとも充填する）を含み、さらに少なくとも前記支持材料および前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリ表面まで平坦化することが、前記開口部外の少なくとも前記充填材料、前記開口部外の前記支持フィルム、および前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリ表面まで平坦化することを含む、請求項１８に記載の方法。
【請求項２０】
前記開口部内の前記充填材料を除去することが、ウェットエッチおよびドライエッチの
少なくとも一方を用いて前記充填材料を除去することを含む、請求項１９に記載の方法。
【請求項２１】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項１９に記載の方法。
【請求項２２】
前記支持フィルムが、前記ウェットエッチおよびドライエッチの少なくとも一方により前記支持フィルムを除去する際の前記基板アセンブリの表面における材料よりも早い速度で除去される材料で形成される、請求項２１に記載の方法。
【請求項２３】
前記支持フィルムを、窒化ケイ素、シリコンオキシナイトライド、酸化物材料、およびスピンオングラスから成る群から選択される少なくとも１つの材料で形成する、請求項１９に記載の方法。
【請求項２４】
前記充填材料をレジスト材料で形成する、請求項１９に記載の方法。
【請求項２５】
前記少なくとも１つの導電性材料は、少なくとも１つの第ＶＩＩＩ族金属で形成される、請求項２１に記載の方法。
【請求項２６】
少なくとも１つの表面を有する基板アセンブリを供給すること、
前記基板アセンブリの表面を通って画定された開口部を設けること（ここで、前記開口部は、少なくとも１つの表面により画定される）、
少なくとも１つの導電性材料を、前記開口部を画定する前記少なくとも１つの表面上および前記基板アセンブリ表面の少なくとも一部分の上の開口部内に形成すること、
少なくとも支持材料を前記少なくとも１つの導電性材料の上に形成すること、
前記開口部外の少なくとも前記支持材料および少なくとも１つの導電性材料を平坦化によって除去すること、
前記開口部外の前記少なくとも１つの導電性材料を除去すること、および
前記開口部内の前記支持材料を除去すること
を含む、開口部中に導電性材料を設ける方法。
【請求項２７】
少なくとも支持材料を形成することが、支持フィルムを前記少なくとも１つの導電性材料の上に形成することを含み、少なくとも前記開口部外の前記支持材料を平坦化によって前記少なくとも１つの導電性材料まで除去することが、前記開口部外の前記支持フィルムを前記少なくとも１つの導電性材料まで平坦化することを含み、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて、前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリ表面まで除去することを含む、請求項２６に記載の方法。
【請求項２８】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項２７に記載の方法。
【請求項２９】
前記支持フィルムは、窒化ケイ素、シリコンオキシナイトライド、酸化物材料、およびスピンオングラスから成る群から選択される少なくとも１つの材料を含む、請求項２８に記載の方法。
【請求項３０】
前記少なくとも１つの導電性材料は、少なくとも１つの第ＶＩＩＩ族金属を含む、請求項２６に記載の方法。
【請求項３１】
前記支持材料は、前記開口部を少なくとも充填し、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することは、ウェットエッチおよびドライエッチの少なくとも一方を用いて、少なくとも前記基板アセンブリ表面まで前記開口部外の前記少なくとも１つの導電性材料を除去することを含む、請求項２６に記載の方法。
【請求項３２】
前記開口部内の前記支持材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持材料を除去することを含む、請求項３１に記載の方法。
【請求項３３】
前記支持材料が、前記ウェットエッチおよびドライエッチの少なくとも一方により前記支持材料を除去する際の前記基板アセンブリの表面における材料よりも早い速度で除去される材料で形成される、請求項３２に記載の方法。
【請求項３４】
少なくとも１つの表面を有する基板アセンブリを供給すること、
前記基板アセンブリの表面を通って画定された開口部を設けること（ここで、前記開口部は、少なくとも１つの表面により画定される）、
前記開口部を画定する前記少なくとも１つの表面上の開口部内および前記基板アセンブリ表面の少なくとも一部分の上に少なくとも１つの導電性材料を形成すること、
支持フィルムを前記少なくとも１つの導電性材料の上に形成すること、
充填材料を前記支持フィルムの少なくとも一部分の上に形成すること（ここで、前記充填材料は、前記開口部を少なくとも充填する）、
少なくとも前記開口部外の前記充填材料および前記支持フィルムを平坦化によって少なくとも前記少なくとも１つの導電性材料まで除去すること、
前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの表面までエッチングすること、
前記開口部内の前記充填材料を除去すること、および
前記開口部内の前記支持フィルムを除去すること
を含む、開口部中に導電性材料を設ける方法。
【請求項３５】
前記開口部外の前記少なくとも１つの導電性材料をエッチングすることが、前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの表面までウェットエッチングおよびドライエッチングの少なくとも一方を行うことを含む、請求項３４に記載の方法。
【請求項３６】
前記開口部内の前記充填材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記充填材料を除去することを含む、請求項３４に記載の方法。
【請求項３７】
前記充填材料が、前記ウェットエッチおよびドライエッチの少なくとも一方を用いて、開口部内から前記充填材料を除去する際の前記基板アセンブリの表面における材料よりも早い速度で除去される材料で形成される、請求項３６に記載の方法。
【請求項３８】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項３４に記載の方法。
【請求項３９】
前記支持フィルムが、ウェットエッチおよびドライエッチの少なくとも一方を用いて、前記開口部内から前記支持フィルムを除去する際の前記基板アセンブリの表面における材料よりも早い速度で除去される材料で形成される、請求項３８に記載の方法。
【請求項４０】
前記少なくとも１つの導電性材料は、少なくとも１つの第ＶＩＩＩ族金属を含む、請求項３４に記載の方法。
【請求項４１】
基板アセンブリ（該基板アセンブリは、その上部表面を通って画定された開口部を含む）を供給すること（ここで、前記開口部は、底表面および該底表面から前記上部表面まで及ぶ少なくとも１つの側壁により画定される）、
第１の電極を前記底表面および前記少なくとも１つの側壁の上に形成すること（ここで、前記電極を形成することは、
少なくとも１つの導電性材料を前記開口部を画定する前記底表面および前記少なくとも１つの側壁上の開口部内および前記基板アセンブリの上部表面の少なくとも一部分の上に形成すること、
支持フィルムを前記少なくとも１つの導電性材料の上に形成すること、
充填材料を前記支持フィルムの少なくとも一部分の上に形成すること（ここで、前記充填材料は、前記開口部を少なくとも充填する）、
少なくとも前記開口部外の前記充填材料を平坦化によって除去すること、
前記開口部外の前記支持フィルムを除去すること、
前記開口部外の前記少なくとも１つの導電性材料を除去すること、
前記開口部内の前記充填材料を除去すること、および
前記開口部内の前記支持フィルムを除去することを含む）、および
誘電性材料を前記第１の電極の少なくとも一部分の上に設けること、ならびに
第２の電極を前記誘電性材料の少なくとも一部分の上に設けること
を含む、キャパシタの形成に使用される方法。
【請求項４２】
前記開口部外の前記支持フィルムを除去すること、および前記開口部外の前記少なくとも１つの導電性材料を除去することが、前記開口部外の前記支持フィルムおよび前記少なくとも１つの導電性材料を平坦化によって少なくとも前記基板アセンブリの上部表面まで除去することを含む、請求項４１に記載の方法。
【請求項４３】
前記開口部内の前記充填材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記充填材料を除去することを含む、請求項４２に記載の方法。
【請求項４４】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項４２に記載の方法。
【請求項４５】
前記開口部外の前記支持フィルムを除去することが、平坦化によって前記開口部外の支持フィルムを除去することを含み、さらに前記開口部外の少なくとも１つの導電性材料を除去することが、ウェットエッチングおよびドライエッチングの少なくとも一方により、少なくとも前記基板アセンブリの上部表面まで前記少なくとも１つの導電性材料を除去することを含む、請求項４１に記載の方法。
【請求項４６】
前記開口部外の前記支持フィルムを除去することが、ドライエッチングによって前記開口部外の前記支持フィルムを除去することを含み、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、ウェットエッチングおよびドライエッチングの少なくとも一方により、少なくとも前記基板アセンブリの上部表面まで前記開口部外の前記少なくとも１つの導電性材料を除去することを含む、請求項４１に記載の方法。
【請求項４７】
前記開口部外の前記支持フィルムを除去することが、ウェットエッチングによって前記開口部外の前記支持フィルムを除去することを含み、さらに前記開口部外の少なくとも１つの導電性材料を除去することが、ウェットエッチングおよびドライエッチングの少なくとも一方により、少なくとも前記基板アセンブリの上部表面まで前記開口部外の前記少なくとも１つの導電性材料を除去することを含む、請求項４１に記載の方法。
【請求項４８】
前記開口部内の前記充填材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記充填材料を除去することを含む、請求項４１に記載の方法。
【請求項４９】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項４１に記載の方法。
【請求項５０】
前記支持フィルムが、前記ウェットエッチおよびドライエッチの少なくとも一方により前記支持フィルムを除去する際の前記基板アセンブリの表面における材料よりも早い速度で除去される材料で形成される、請求項４１に記載の方法。
【請求項５１】
前記少なくとも１つの導電性材料は、少なくとも１つの第ＶＩＩＩ族金属を含む、請求項４１に記載の方法。
【請求項５２】
基板アセンブリ（該基板アセンブリは、その上部表面を通って画定された開口部を含む）を供給すること（ここで、前記開口部は、底表面および該底表面から前記上部表面まで及ぶ少なくとも１つの側壁により画定される）、
第１の電極を前記底表面および前記少なくとも１つの側壁の上に形成すること（ここで、前記電極を形成することは、
前記開口部を画定する前記少なくとも１つの表面上の開口部内および前記基板アセンブリの前記上部表面の少なくとも一部分の上に形成すること、
少なくとも支持材料を前記少なくとも１つの導電性材料の上に形成すること、
少なくとも前記開口部外の前記支持材料および前記少なくとも１つの導電性材料を平坦化によって少なくとも前記基板アセンブリの最上部表面まで除去すること、および
前記開口部内の前記支持材料を除去することを含む）、および
誘電性材料を前記第１の電極の少なくとも一部分の上に設けること、ならびに
第２の電極を前記誘電性材料の少なくとも一部分の上に設けること
を含む、キャパシタの形成に使用される方法。
【請求項５３】
少なくとも支持材料を形成することが、
支持フィルムを前記少なくとも１つの導電性材料の上に形成すること、および
充填材料を前記支持フィルムの少なくとも一部分の上に形成すること（ここで、前記充填材料は前記開口部を少なくとも充填する）を含み、さらに少なくとも前記支持材料および前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの最上部表面まで平坦化することが、少なくとも前記開口部外の前記充填材料、前記開口部外の前記支持フィルム、および前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの上部表面まで平坦化することを含む、請求項５２に記載の方法。
【請求項５４】
前記開口部内の前記充填材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記充填材料を除去することを含む、請求項５３に記載の方法。
【請求項５５】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項５３に記載の方法。
【請求項５６】
前記支持フィルムが、前記ウェットエッチおよびドライエッチの少なくとも一方により前記支持フィルムを除去する際の前記基板アセンブリの表面における材料よりも早い速度で除去される材料で形成される、請求項５５に記載の方法。
【請求項５７】
前記少なくとも１つの導電性材料は、少なくとも１つの第ＶＩＩＩ族金属を含む、請求
項５２に記載の方法。
【請求項５８】
基板アセンブリ（該基板アセンブリは、その上部表面を通って画定された開口部を含む）を供給すること（ここで、前記開口部は、底表面および該底表面から前記上部表面まで及ぶ少なくとも１つの側壁により画定される）、
第１の電極を前記底表面および前記少なくとも１つの側壁の上に形成すること（ここで、前記電極を形成することは、
少なくとも１つの導電性材料を前記開口部を画定する前記少なくとも１つの表面上の開口部内および前記基板アセンブリの前記上部表面の少なくとも一部分の上に形成すること、
少なくとも支持材料を前記少なくとも１つの導電性材料の上に形成すること、
少なくとも前記開口部外の前記支持材料を平坦化によって前記少なくとも１つの導電性材料まで除去すること、
前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの前記上部表面まで除去すること、および
前記開口部内の前記支持材料を除去することを含む）、および
誘電性材料を前記第１の電極の少なくとも一部分の上に設けること、ならびに
第２の電極を前記誘電性材料の少なくとも一部分の上に設けること
を含む、キャパシタの形成に使用される方法。
【請求項５９】
少なくとも支持材料を形成することが、支持フィルムを前記少なくとも１つの導電性材料の上に形成することを含み、少なくとも前記支持材料を平坦化によって前記少なくとも１つの導電性材料まで除去することが、前記開口部外の前記支持フィルムを前記開口部外の前記少なくとも１つの導電性材料まで平坦化することを含み、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて、前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの上部表面まで除去することを含む、請求項５８に記載の方法。
【請求項６０】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項５９に記載の方法。
【請求項６１】
前記支持フィルムを、窒化ケイ素、シリコンオキシナイトライド、酸化物材料、およびスピンオングラスから成る群から選択される少なくとも１つの材料で形成する、請求項６０に記載の方法。
【請求項６２】
前記少なくとも１つの導電性材料は、少なくとも１つの第ＶＩＩＩ族金属で形成される、請求項５８に記載の方法。
【請求項６３】
前記支持材料が、前記開口部を少なくとも充填し、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて、前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの前記上部表面まで除去することを含む、請求項５８に記載の方法。
【請求項６４】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項６３に記載の方法。
【請求項６５】
前記支持材料を、窒化ケイ素、シリコンオキシナイトライド、酸化物材料、およびスピンオングラスから成る群から選択される少なくとも１つの材料で形成する、請求項６４に
記載の方法。
【請求項６６】
基板アセンブリ（該基板アセンブリは、その上部表面を通って画定された開口部を含む）を供給すること（ここで、前記開口部は、底表面および該底表面から前記上部表面まで及ぶ少なくとも１つの側壁により画定される）、
第１の電極を前記底表面および前記少なくとも１つの側壁の上に形成すること（ここで、前記電極を形成することは、
少なくとも１つの導電性材料を前記開口部を画定する前記少なくとも１つの表面上の開口部内および前記基板アセンブリの前記上部表面の少なくとも一部分の上に形成すること、
支持フィルムを前記少なくとも１つの導電性材料の上に形成すること、
充填材料を前記支持フィルムの少なくとも一部分の上に形成すること（ここで、前記充填材料は、前記開口部を少なくとも充填する）、
前記開口部外の少なくとも前記充填材料および前記支持フィルムを平坦化によって少なくとも前記少なくとも１つの導電性材料まで除去すること、
前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの表面までエッチングすること、
前記開口部内の前記充填材料を除去すること、および
前記開口部内の前記支持フィルムを除去することを含む）、および
誘電性材料を前記第１の電極の少なくとも一部分の上に設けること、ならびに
第２の電極を前記誘電性材料の少なくとも一部分の上に設けること
を含む、キャパシタの形成に使用される方法。
【請求項６７】
前記開口部外の前記少なくとも１つの導電性材料をエッチングすることが、前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの表面までウェットエッチングおよびドライエッチングの少なくとも一方を行うことを含む、請求項６６に記載の方法。
【請求項６８】
前記開口部内の前記充填材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記充填材料を除去することを含む、請求項６６に記載の方法。
【請求項６９】
前記開口部内の支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項６６に記載の方法。
【請求項７０】
前記支持フィルムを、窒化ケイ素、シリコンオキシナイトライド、酸化物材料、およびスピンオングラスから成る群から選択される少なくとも１つの材料で形成する、請求項６９に記載の方法。
【請求項７１】
前記少なくとも１つの導電性材料は、少なくとも１つの第ＶＩＩＩ族金属で形成される、請求項６６に記載の方法。
【請求項７２】
基板アセンブリ（該基板アセンブリは、その上部表面を通って画定された開口部を含む、ここで、前記開口部は少なくとも１つの表面により画定される）、
前記開口部を画定する前記少なくとも１つの表面上および前記基板アセンブリの上部表面の少なくとも一部分の上に形成された少なくとも１つの導電性材料、
前記少なくとも１つの導電性材料の上に形成された支持フィルム、および
前記支持フィルムの少なくとも一部分の上に形成された充填材料（ここで、前記充填材料は前記開口部を少なくとも充填する）
を含む、開口部中に導電性材料を設けるのに使用される構造。
【請求項７３】
前記支持フィルムが、予め決められたエッチを施したときに前記基板アセンブリの前記上部表面における前記材料よりも早い速度で除去される材料で形成される、請求項７２に記載の構造。
【請求項７４】
前記支持フィルムを、窒化ケイ素、シリコンオキシナイトライド、酸化物材料、およびスピンオングラスから成る群から選択される少なくとも１つの材料で形成する、請求項７３に記載の構造。
【請求項７５】
前記充填材料が、予め決められたエッチプロセスを施したときに前記基板アセンブリの前記上部表面における前記材料よりも早い速度で除去される材料で形成される、請求項７２に記載の構造。
【請求項７６】
前記充填材料をレジスト材料で形成する、請求項７５に記載の構造。
【請求項７７】
前記少なくとも１つの導電性材料は、少なくとも１つの第ＶＩＩＩ族金属で形成される、請求項７２に記載の構造。
【請求項７８】
前記少なくとも１つの導電性材料は、白金、ルテニウム、およびロジウムの少なくとも１つで形成される、請求項７７に記載の構造。
【請求項７９】
前記基板アセンブリの最上部表面の少なくとも一部分を絶縁材料で形成する、請求項７２に記載の構造。
【請求項８０】
前記少なくとも１つの導電性材料が前記開口部を画定する底表面上および少なくとも１つの側壁上の前記開口部内だけで形成され、前記支持フィルムが前記少なくとも１つの導電性材料上の前記開口部内だけで形成され、さらに前記充填材料が開口部内だけで形成される、請求項７２に記載の構造。
【請求項８１】
少なくとも上部表面を有する基板アセンブリを供給すること、
前記基板アセンブリの前記上部表面を通って画定された開口部を設けること（ここで、前記開口部は、少なくとも１つの表面により画定される）、
少なくとも１つの導電性材料、支持フィルム、および充填材料のスタックを前記開口部内および前記上部表面の少なくとも一部分の上に形成すること（ここで、前記開口部は、前記スタックにより完全に充填される）、
前記開口部外の少なくとも充填材料を除去すること、
前記開口部外の支持フィルムを除去すること、
前記開口部外の前記少なくとも１つの導電性材料を除去すること、
前記開口部内の前記充填材料を除去すること、および
前記開口部内の前記支持フィルムを除去すること
を含む、開口部中に導電性材料を設ける方法。
【請求項８２】
前記開口部外の前記支持フィルムを除去すること、および前記開口部外の前記少なくとも１つの導電性材料を除去することが、前記開口部外の前記支持フィルムおよび前記少なくとも１つの導電性材料を平坦化によって少なくとも前記基板アセンブリの表面まで除去することを含む、請求項８１に記載の方法。
【請求項８３】
前記開口部内の前記充填材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記充填材料を除去することを含む、請求項８２に記載の方法。
【請求項８４】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッ
チの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項８２に記載の方法。
【請求項８５】
前記開口部外の支持フィルムを除去することが、平坦化によって前記開口部外の前記支持フィルムを除去することを含み、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、ウェットエッチングおよびドライエッチングの少なくとも一方により、少なくとも前記基板アセンブリの上部表面まで前記開口部外の前記少なくとも１つの導電性材料を除去することを含む、請求項８１に記載の方法。
【請求項８６】
前記開口部外の前記支持フィルムを除去することが、前記支持フィルムをドライエッチングすることを含み、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの前記上部表面までウェットエッチングおよびドライエッチングの少なくとも一方を行うことを含む、請求項８１に記載の方法。
【請求項８７】
前記開口部外の前記支持フィルムを除去することが、前記開口部外の前記支持フィルムをウェットエッチングすることを含む、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの前記上部表面までウェットエッチングおよびドライエッチングの少なくとも一方を行うことを含む、請求項８１に記載の方法。
【請求項８８】
前記開口部内の前記充填材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記充填材料を除去することを含む、請求項８１に記載の方法。
【請求項８９】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項８１に記載の方法。
【請求項９０】
前記少なくとも１つの導電性材料は、少なくとも１つの第ＶＩＩＩ族金属を含む、請求項８１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の製造に関する。より具体的には、本発明は、開口部内での導電性材料の形成、例えば容器型キャパシタ（container-type capacitors）、コンタクトホールなどの形成などに使用される容器に関する。
【背景技術】
【０００２】
集積回路の製造では、種々の層（例えば、導電性層および絶縁層）を用いる。例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）などの半導体装置の形成の際に、ドープ多結晶シリコン、アルミニウム、金属ケイ化物などの導電性層を電気的に分離するのに絶縁層を用いる。絶縁層中でホールまたは開口部を通って導電性層を相互に連結することがしばしば必要になる。そのようなホールは、例えば、ホールが絶縁層を通って活性装置領域（active device area）またはビア(via)まで及んでいるときに、例えば、ホールが２つの導電性層の間の絶縁層を通って及んでいるときに、コンタクトホールとよく呼ばれる。開口部のプロフィールは、コンタクトホールまたはビアが１つ以上の導電性材料（例えば、導電性バリア層）が供給されるか充填されるときに特定の特徴が達成されるために、特に重要である。
【０００３】
導電性材料も、半導体装置（例えば、ＤＲＡＭ）での使用のためにある種の記憶セルキャパシタを提供するときに開口部中に形成される。記憶容量および大きさは、記憶セルの重要な特徴である。一般的に、記憶セルキャパシタは、２つの導電性電極間に置いた誘電率材料で形成される。種々の導電性材料の１つ以上の層を電極材料として用いることができる。例えば、１つ以上の第ＶＩＩＩ族金属（ロジウムまたは白金など）を電極材料に用いることができる。
【０００４】
多くの記憶セルキャパシタが、高いアスペクト比の開口部を含むプロセスにより形成される。例えば、容器型キャパシタが、「２つの独立した絶縁層を有する高誘電率材料と互換性があるキャパシタおよび該キャパシタの形成方法（"Capacitor Compatible With High Dielectric Constant Materials Having Two Independent Insulative Layers and the
Method for Forming Same"）」との表題の１９９５年２月２１日に発行されたFazan他の米国特許第５，３９２，１８９号に記載され、「犠牲酸化物堆積およびケミカルメカニカル研磨を利用した最適化容器スタックドキャパシタＤＲＡＭセル（"Optimized Container
Stacked Capacitor DRAM Cell Utilizing Sacrificial Oxide Deposition and Chemical
Mechanical Polishing"）」との表題で１９９３年１２月１４日に発行されたDennison他の米国特許第５，２７０，２４１号にも記載されている。このような参照中には、容器型セルキャパシタ構造の形成方法が記載され、該形成方法は、一般的に、存在する構成（topography）の上に絶縁層を形成すること、次いで絶縁層まで開口部をエッチングすることを含み、これによって例えばセルキャパシタのために下地の（underlying）構成へのアクセスが可能になり、下地の構成は、導電性領域（例えば、導電性プラグ）を含むことができる。その後、セルキャパシタの底電極を形成するために用いられる導電性層（例えば、ポリシリコン）を、開口部内に（例えば、開口部の底表面および側壁の上に）形成し、絶縁層（該絶縁層中には開口部が形成されている）の上部表面の上にも形成する。参照中に記載された１つの例示のプロセスでは、酸化物材料の層が、ポリシリコンがライニング（lining；裏付け）された（polysilicon-lined）開口部を完全に充填するのに十分な厚さまで、ポリシリコンの上に形成される。その後、好ましくはポリシリコンの上部露出領域上で選択的に停止するケミカルメカニカル平坦化（ＣＭＰ）により、この酸化物材料をポリシリコンに至るまで除去する。その後、ポリシリコンの上部部分を除去して隣接したポリシリコン構造を別々にし、それによって個々の容器（例えば、ポリシリコンでライニン
グされ、かつ、酸化物材料で充填されたコンタクト開口部）およびそのような容器間の露出絶縁材料を形成する。その後、ポリシリコン上の開口部をなお充填している酸化物材料を除去し、容器型セルキャパシタの形成で使用するために開口部をポリシリコン底電極でライニングしたままとする。
【０００５】
記憶容量および大きさは、記憶セルで重要な特徴である。装置の記憶容量を保持し、かつ、その大きさを減じる１つの方法は、記憶セルキャパシタの誘電性層の誘電率を増加させることである。したがって、高誘電率材料を２つの電極間に置いた用途に用いることが好ましい。白金、ロジウム、イリジウム、ルテニウム、およびオスミウムなどの第ＶＩＩＩ族金属は、貴金属と呼ばれることもあり、そのような高い誘電率キャパシタのための望ましい電極材料である。したがって、先に記載したように、開口部中に第ＶＩＩＩ族金属またはその合金を形成することが望ましい。
【０００６】
しかしながら、白金または白金合金（白金−ロジウムなど）などの第ＶＩＩＩ族金属は、容易には平坦化されない。例えば、第ＶＩＩＩ族金属の使用に関連する例示の平坦化問題を図１Ａに示す。図１Ａは、下部部分１１およびその上に形成された絶縁層１２を含む基板アセンブリ１０を示している。開口部１５は、絶縁層１２中で基板アセンブリ１０の下部部分１１まで形成されている。容器型キャパシタ構造の下部電極または底電極を形成するために、白金などの第ＶＩＩＩ族金属層１３を絶縁層の上に開口部１５中のライニング（lining）として形成する。フォトレジスト層１４を第ＶＩＩＩ族金属層１３の上に形成し、開口部１５を完全に充填する。平坦化するとき、層１４の上部領域を開口部１５外の第ＶＩＩＩ族金属部分１３とともに除去し、非点線のライニング１７を結果的に生じる。しかしながら、問題なことに、白金などの第ＶＩＩＩ族金属が開口部１５の上部領域で変形する。図１Ａに示す通り、白金材料は、平坦化の際、突起１６により表されるように容器開口部１５の中心に押し出される。容器開口部１５中での白金層のそのような変形は、望ましくないプロフィールを形成し、開口部１５内からレジスト１４を除去するのにさらに問題となる。さらに、白金材料が容器全体に広がる（smeared）ことができ、これにより容器キャパシタの形成を達成することが難しくなる。
【０００７】
図１Ｂに示す通り、金属層２３を平坦化するのではなくエッチングする場合の第ＶＩＩＩ族金属層の使用方法を示す。例えば、図１Ｂに示す通り、基板アセンブリ２０は、下部部分２１を含み、該下部部分２１はその上に形成された絶縁層２２を有する。開口部２５は、絶縁層２２中に形成され、第ＶＩＩＩ族金属層２３は、該絶縁層２２の上に形成され、共形に（conformally）開口部２５をライニングする。その後、フォトレジスト材料２４を該構造上および開口部２５内に形成する。しかしながら、フォトレジスト材料２４および金属層２３を絶縁層２２の上部表面まで平坦化することとは対照的に、金属層２３の上部表面までレジスト材料を除去するためだけに平坦化が用いられる。その後、エッチ（etch）を用いて、第ＶＩＩＩ族金属層２３（例えば、白金層）を除去する。しかしながら、白金材料２３を絶縁層２２までウェットエッチングしたときに、レジスト材料２４は引き戻されて白金導電性層２３から離れ、図１Ｂ中の望ましくなくエッチングされた領域２６によって示される通り、これにより白金部分の望ましくない除去が可能となる。
【０００８】
先に記載した通り、平坦化の問題は、開口部内での第ＶＩＩＩ族金属層の形成（例えば、容器型セルキャパシタ構造の底電極の形成）において明確に理解できる。そのような問題は、その他の用途（例えば、コンタクト用途、ビア構造など）のために開口部内に導電性層を形成する際に適用し得る。
【発明の開示】
【０００９】
先に記載される問題（例えば、第ＶＩＩＩ族金属の平坦化に関する問題）を克服するために、種々の方法および構造を以下の詳細な説明で提示する。該方法の多くは、種々のプ
ロセスで形成される第ＶＩＩＩ族金属材料の不要な部分を除去するために、平坦化プロセスを補助するために支持層を用いるか、第ＶＩＩＩ族金属材料をエッチ停止点または続いてエッチングことを伴う平坦化プロセスの終了点として用いる。
【００１０】
本発明による開口部中に導電性材料を設ける方法は、少なくとも１つの表面を有する基板アセンブリを供給すること、および基板アセンブリの表面を通る開口部を設けることを含む。開口部は、少なくとも１つの表面に形成される。少なくとも１つの導電性材料（例えば、白金およびロジウムなどの少なくとも１つの第ＶＩＩＩ族金属）を、開口部を形成する少なくとも１つの表面上の開口部内および基板アセンブリ表面の少なくとも一部分の上に形成する。支持フィルム（例えば、酸化物材料）を導電性材料の上に形成し、充填材料（例えば、レジスト材料）を支持フィルムの少なくとも一部分の上に形成する。充填材料は、開口部を少なくとも充填する。その後、少なくとも、開口部外の充填材料を平坦化によって除去する。次いで、開口部外の支持フィルム、開口部外の少なくとも１つの導電性材料、開口部内の充填材料、および開口部内の支持フィルムを除去する。
【００１１】
本方法の一実施形態において、開口部外の支持フィルムおよび開口部外の導電性材料をまた、平坦化によって少なくとも基板アセンブリの表面まで除去する。
【００１２】
本方法の別の実施形態において、開口部外の支持フィルムをまた、平坦化によって除去し、開口部外の導電性材料をウェットエッチングおよび／またはドライエッチングによって少なくとも基板アセンブリの表面まで除去する。
【００１３】
本方法の別の実施形態において、開口部外の支持フィルムをドライエッチングにより除去し、さらに開口部外の導電性材料をウェットエッチングおよび／またはドライエッチングにより少なくとも基板アセンブリの表面まで除去する。
【００１４】
本方法のさらに別の実施形態において、開口部外の支持フィルムをウェットエッチングにより除去し、さらに開口部外の導電性材料をウェットエッチングおよび／またはドライエッチングにより少なくとも基板アセンブリの表面まで除去する。
【００１５】
本発明による開口部中に導電性材料を設ける別の方法は、少なくとも１つの表面を有する基板アセンブリを供給すること、および基板アセンブリの表面を通る開口部を設けることを含む。開口部は少なくとも１つの表面に形成される。少なくとも１つの導電性材料を、開口部を形成する少なくとも１つの表面上の開口部内および基板アセンブリ表面の少なくとも一部分の上に形成する。少なくとも１つの支持材料を少なくとも１つの導電性材料の上に形成し、開口部外の少なくとも支持材料および少なくとも１つの導電性材料を平坦化によって少なくとも基板アセンブリ表面まで除去する。その後、開口部内の支持材料を除去する。
【００１６】
本方法の一実施形態において、支持材料を形成することは、少なくとも１つの導電性材料の上に支持フィルムを形成すること、および支持フィルムの少なくとも一部分の上に充填材料を形成することを含む。充填材料は、開口部を少なくとも充填する。さらに、少なくとも開口部外の充填材料、開口部外の支持フィルム、および開口部外の少なくとも１つの導電性材料を、少なくとも基板アセンブリ表面まで平坦化する。
【００１７】
本発明による開口部中に導電性材料を設ける別の方法において、該方法は、少なくとも１つの表面を有する基板アセンブリを供給すること、および基板アセンブリの表面を通る開口部を設けることを含む。開口部は、少なくとも１つの表面に形成される。少なくとも１つの導電性材料を、開口部を形成する少なくとも１つの表面上の開口部内および基板アセンブリ表面の少なくとも一部分の上に形成する。少なくとも、支持材料を少なくとも１
つの導電性材料の上に形成する。少なくとも開口部外の支持材料を、平坦化によって少なくとも１つの導電性材料まで除去する。その後、開口部外の少なくとも１つの導電性材料および開口部内の支持材料を除去する。
【００１８】
本方法の一実施形態において、支持材料を形成することは、支持フィルムを少なくとも１つの導電性材料の上に形成することを含む。開口部外の支持フィルムを少なくとも１つの導電性材料まで平坦化する。さらに、開口部外の少なくとも１つの導電性材料を、ウェットエッチおよび／またはドライエッチを用いて、少なくとも基板アセンブリ表面まで除去する。
【００１９】
本方法のさらに別の実施形態において、支持材料は開口部を少なくとも充填し、開口部外の少なくとも１つの導電性材料を、ウェットエッチおよび／またはドライエッチを用いて、少なくとも基板アセンブリ表面まで除去する。
【００２０】
本発明による開口部中に導電性材料を設ける別の方法を記載する。該方法は、少なくとも上部表面を有する基板アセンブリを供給すること、および基板アセンブリの上部表面を通る開口部を設けることを含む。開口部は、少なくとも１つの表面に形成される。少なくとも１つの導電性材料、支持フィルム、および充填材料のスタック（stack）を開口部内および上部表面の少なくとも一部分の上に形成する。開口部を、スタックにより完全に充填する。少なくとも開口部外の充填材料を除去し、続いて開口部外の支持フィルムを除去し、開口部外の導電性材料を除去し、開口部内の充填材料を除去し、開口部内の支持フィルムを除去する。
【００２１】
本方法の一実施形態において、開口部外の支持フィルムおよび少なくとも１つの導電性材料を、平坦化によって少なくとも基板アセンブリの表面まで除去する。
【００２２】
本方法のさらに別の実施形態において、開口部外の支持フィルムを平坦化によって除去し、さらに開口部外の少なくとも１つの導電性材料を、ウェットエッチおよび／またはドライエッチによって少なくとも基板アセンブリの上部表面まで除去する。
【００２３】
なおさらに、別の実施形態において、開口部外の支持フィルムをドライエッチングし、さらにウェットエッチおよび／またはドライエッチを用いて、開口部外の少なくとも１つの導電性材料を少なくとも基板アセンブリの上部表面まで除去する。
【００２４】
なおさらに、別の実施形態において、支持フィルムをウェットエッチングし、さらにウェットエッチおよび／またはドライエッチを用いて、開口部外の少なくとも１つの導電性材料を少なくとも基板アセンブリの上部表面まで除去する。
【００２５】
先に記載される方法の多くの実施形態において、開口部内の充填材料を、ウェットエッチおよび／またはドライエッチを用いて除去し、充填材料を、ウェットエッチおよび／またはドライエッチによる充填材料の除去の際の基板アセンブリの表面における材料よりも早い速度で除去される材料で形成し、開口部内の支持フィルムを、ウェットエッチおよび／またはドライエッチを用いて除去し、および／または支持フィルムを、ウェットエッチおよび／またはドライエッチによる支持フィルムの除去の際の基板アセンブリの表面における材料よりも早い速度で除去される材料で形成する。
【００２６】
先に記載される方法を用いて、底表面および形成された開口部の少なくとも１つの側壁の上に第１の電極を形成することができる。その後、誘電性材料を第１の電極の少なくとも一部分の上に設けることができ、第２の電極を誘電性材料の少なくとも一部分の上に設けることができる。
【００２７】
本発明による開口部中に導電性材料を設けるために用いる構造は、基板アセンブリ（例えば、表面に絶縁材料を有するアセンブリ）を含み、該基板アセンブリはその上部表面を通る開口部を含む。開口部は、少なくとも１つの表面に形成される。少なくとも１つの導電性材料（例えば、白金および／または金属ロジウムなどの第ＶＩＩＩ族金属）を、開口部を形成する少なくとも１つの表面および基板アセンブリの上部表面の少なくとも一部分の上に形成する。支持フィルム（例えば、酸化物材料）を少なくとも１つの導電性材料の上に形成し、充填材料（例えば、レジスト材料）を支持フィルムの少なくとも一部分の上に形成する。充填材料は、開口部を少なくとも充填する。
【００２８】
構造の一実施形態において、支持フィルムが、予め決められたエッチを施したときに基板アセンブリの上部表面における材料よりも早い速度で除去される材料で形成される。
【００２９】
構造の別の実施形態において、充填材料が、予め決められたエッチプロセスを施したときに基板アセンブリの上部表面における材料よりも早い速度で除去される材料で形成される。
【００３０】
構造のさらに別の実施形態において、導電性材料が開口部を形成する底表面上および少なくとも１つの側壁上の開口部内だけで形成され、支持フィルムが少なくとも１つの導電性材料上の開口部内だけで形成され、さらに充填材料が開口部内だけで形成される。
【００３１】
上記の本発明の概要は、本発明のすべての実施の各々の形態を記載することを意図していない。本発明の利点は、本発明のより完全な理解とともに、以下の詳細な説明および特許請求の範囲を添付の図面と組み合わせて参照することによって明確になり、十分に理解されるであろう。
【００３２】
添付の図面を参照して、以下の例示の実施形態の説明を読むことにより、本発明をより一層理解できるであろう。
【発明を実施するための最良の形態】
【００３３】
本発明による種々の代替の方法および構造を図２〜図７を参照して一般的に記載する。その後、本発明による１つ以上の方法を用いた用途の実施形態および例示を、図８Ａおよび図８Ｂならびに図９Ａおよび図９Ｂを参照して記載する。図中の縮尺は、該図中で図示された種々の要素の正確な寸法を表していないことは当業者に明らかであろう。
【００３４】
図２Ａ〜図２Ｅは、導電性材料４４（例えば、白金層または白金−ロジウムなどの白金合金層）の共形層（conformal layer）を基板アセンブリ３０中で形成された開口部３４内に形成する本発明による方法を図示している（図２Ｅを参照のこと）。図２Ａに示す通り、基板アセンブリ３０は、好ましくは絶縁材料の第１部分３１および第２部分３２を含む。第２部分３２は、第１部分３１の上に形成され、第１部分３１の底表面３６および第２部分３２の１つ以上の側壁４０によって該第２部分中で形成される開口部３４を含む。底表面３１は、一般的に水平表面であることが好ましく、該水平表面から１つ以上の側壁４０が及んでいる。１つ以上の側壁４０は、図２Ａに示す通り、水平底表面３６に対して実質的に直交することができ、あるいは第２部分３２中の所望の開口部３４を形成するために任意のその他の所望の角度または形することができる。第２部分３２は、（例えば、図２Ａに示す特定の例示の実施形態では、底表面３６に対して一般的に水平および平行な）上部表面３８をさらに含む。第２部分３２の１つ以上の側壁４０および一般的に水平な上部表面３８は、端または角３３を共有している。例えば、上部表面３８は、上部部分３２中で開口部３４をエッチングまたは形成する前に形成した平坦化表面であることができる。当業者は、形成された開口部３４は、任意の数の形のうちの１つを取ることができ、
本発明は、１つ以上の表面に形成された任意の開口部内でライニングした共形材料を形成するのに有利であることをよく認識している。
【００３５】
本出願中で用いられている通り、「基板アセンブリ」は、基礎となる半導体層（例えば、ウエハー中のシリコン材料の最下層、またはシリコンもしくはサファイアなどの別の材料の上に堆積されたシリコン層）などの半導体基板、または１つ以上の層もしくはその上で形成された構造またはその中に形成された領域を有する半導体基板のいずれかをいう。以下の説明中の基板アセンブリを参照とした場合、領域、接合部（junctions）、種々の構造、または特徴（features）、および開口部（トランジスター、活性領域、拡散（diffusions）、埋込領域（implanted regions）、ビア、コンタクト開口部、高アスペクト比開口部など）を形成するために種々のプロセスことが従前に用いられている。
【００３６】
例えば、基板アセンブリ３０は、上にキャパシタが形成される構造である（該基板アセンブリ３０の第２部分３２は、酸化物層（例えば、二酸化ケイ素、ＢＰＳＧ、ＰＳＧなど）などの絶縁層である）ことができる。したがって、１つ以上の表面（例えば、底表面３６および側壁４０）により基板アセンブリ３０中で形成された開口部３４は表面に形成され、該表面の上には、図９Ａおよび図９Ｂを参照して記載されるように、記憶セルキャパシタ（例えば、容器型キャパシタ）の底電極（bottom electrode）が形成される。
【００３７】
さらに、例えば、基板アセンブリ３０の第１部分３１は、ソース領域および／またはドレイン領域を含むことができ、該領域に絶縁層３２を通って接触している。したがって、底表面３６および１つ以上の側壁４０に形成された開口部３４は、本明細書中の図８Ａおよび図８Ｂを参照して記載されるように、本発明による堆積された１つ以上の導電性材料を用いて相互に連結される領域とのコンタクト開口部であることができる。
【００３８】
さらに、例えば、基板アセンブリ３０は任意の開口部または構造を含むことができ、該開口部または構造中に導電性層が形成される。例えば、構造は、分離溝（isolation trench）などの段形状（stepped feature）、または共形層もしくはライナー（liner；裏当て）が望ましい任意の他の特徴を含むことができる。そのような導電性材料の形成を必要とする任意の用途（例えば、導電性材料、好ましくは白金またはその合金などの１つ以上の第ＶＩＩＩ族金属の共形層）に、本発明による方法を用いることができる。しかしながら、本発明は、特徴の表面（例えば、セル電極などの形成のために、コンタクトホールまたはビアなどの小さな高アスペクト比開口部を酸化物絶縁層を通って下地材料、溝、開口部まで形成する底表面および１つ以上の側壁表面）上の共形の適用範囲を設けるのに特に有益である。したがって、当業者は、本明細書中に記載される方法を用いて、開口部内に任意の表面領域の上に任意の導電性材料を形成することができる（１つ以上の第ＶＩＩＩ族金属を含む導電性材料を形成することが好ましい）ことをよく認識している。
【００３９】
本明細書中に記載する通り、小さい高アスペクト比開口部は、約１ミクロンより小さい特徴的なサイズまたは臨界的な（critical）寸法を有する（例えば、開口部の直径または幅などは約１ミクロンより小さい）。さらに、そのような小さい高アスペクト比開口部は、約１より大きいアスペクト比を有する。そのような決定的な寸法およびアスペクト比は、コンタクトホール、ビア、溝、および任意の他の構造化可能な（configured）開口部に適用できる。例えば、幅１ミクロンおよび深さ３ミクロンの開口部を有する溝は、アスペクト比３を有する。
【００４０】
本明細書中で用いられる通り、「平坦化」は、一般的に、ウエハー表面での材料の機械的除去（例えば、典型的なウエハー製造プロセスの際に用いられる平面化（flattening）プロセスおよび研磨プロセス）をいう。例えば、そのような平坦化には、ケミカルメカニカル研磨、ケミカルメカニカル平坦化、パッドおよび研磨スラリー（abrasive slurry）
を用いた平坦化、固定研磨パッド（fixed abrasive pads）を用いた平坦化、スラリーおよび／またはその他の液体組成物を合わせて固定研磨パッドを用いた平坦化、またはウエハー製造プロセスの際にウエハーの表面を平面化する任意の他の機械的表面材料除去方法を含むことができる。本発明は、特定の平坦化装置のいずれにも限定されない。さらに、任意の数の平坦化プロセスこと（例えば、ある期間かかる反復平坦化、洗浄ステップなど）を用いることができる。
【００４１】
本明細書中で用いられる通り、「ドライエッチ」は、ウエハー製造で材料を除去するためにプラズマを用いた任意のプロセスをいう。したがって、例えば、本明細書中で用いられるドライエッチングは、材料の揮発により材料を除去するためにプラズマによって励起された反応性ガスの使用を含むだけでなく、物理的にスパッタし、表面から材料を除去するためのスパッタエッチングまたはイオンミリング（例えば、プラズマによって励起されたアルゴン）も含む。さらに、本明細書中で用いられるように、「ウェットエッチ」は、液体組成物による材料の任意のエッチングまたは除去（例えば、浸漬などにより液体組成物に曝すことによる材料の除去）をいう。当業者は、種々のドライエッチおよびウェットエッチプロセスが既知であり、本発明は、本明細書中にさらに記載されるような所望の結果を達成するときに種々のタイプのそのようなプロセスの使用（そのようなプロセスは、特に除去される材料に依る）を企図していることをよく認識している。
【００４２】
本発明は、開口部内での任意の導電性材料の形成に関して以下に一般的に記載されるが、本発明は、１つ以上の第ＶＩＩＩ族金属を含む導電性材料の形成に特に有利である。言い換えれば、本明細書中に記載されるプロセスは、１つ以上の第ＶＩＩＩ族の金属（例えば、金属または金属合金）を含む材料の形成に適用できる。本発明は、白金、パラジウム、ルテニウム、イリジウム、オスミウム、およびロジウムを含む第ＶＩＩＩ族金属、さらに任意のその金属合金（例えば、白金−ロジウム）に特に適用できることがより好ましい。
【００４３】
さらに、図２Ａ〜図２Ｅを参照して、基板アセンブリ３０中で形成された開口部３４中に導電性材料を形成する１つの例示の方法をさらに記載する。図２Ｂに示す通り、導電性材料４４（例えば、１つ以上の導電性層）を、開口部３４を形成する表面上および上部部分３２（例えば、絶縁層３２）の上部表面３８の上に共形に形成する。言い換えれば、例えば、１つ以上の第ＶＩＩＩ族金属（例えば、白金層または白金−ロジウムなどの白金合金の層）を含む導電性材料を底表面３６および開口部３４を形成する１つ以上の側壁４０上、さらに部分３２の上部表面３８の上にも形成する。導電性材料４４は、スパッタリング（sputtering）または化学蒸着法（ＣＶＤ）などの任意の好適なプロセスにより形成することができる。導電性材料を形成する任意の好適な技術、および本明細書に記載される任意の他の層を用いることができるので、本明細書中に記載される材料の形成方法または堆積方法は本発明の範囲を限定するとはみなされるものではない。導電性材料４４は、約５０Å〜約４００Åの側壁厚に形成されることが好ましい。さらに、導電性材料４４を１層以上形成して設けることができる。
【００４４】
導電性材料（例えば、１つ以上の導電性層４４）の形成後、その上に支持フィルム４６を形成する。支持フィルム４６は酸化物材料であることが好ましい。支持フィルム４６は、基板アセンブリ３０上部部分３２を形成するための材料より早い速度でウェットエッチなどにより除去することができる材料で形成することがより好ましい。例えば、上部部分３２をＢＰＳＧまたは高密度化（densified）ＢＰＳＧで形成することができる。そのような材料は、ＱＥ−ＩＩエッチ組成物（Olin HuntからＱＥ−ＩＩという商品名で入手可能であるウエットクリーニング溶液（４０重量％ＮＨ4Ｆ、および１．２％〜１．３重量％Ｈ3ＰＯ4））中で、１分間あたり約５３オングストローム（Å）の速度でエッチングすることができる。さらに、例えば、ＮＨ4Ｆで緩衝化されたＨＦの希釈溶液であるＢＯＥ
（バッファードオキシドエッチ（buffered oxide etch））組成物を用いることができる（例えば、２０：１  ＢＯＥ組成物（水６８０ｍｌ中のＮＨ4Ｆ４５４ｇ  ２０部および４８％ＨＦ  １部）を用いて、１分間あたり２５０Åの速度でそのような材料をエッチングすることができる）。支持フィルム４６は、上部部分３２（該上部部分３２中に開口部３４が形成される）を形成する材料の少なくとも１．５倍でエッチングされる材料で形成することが好ましい。例えば、支持フィルム４６は、ＱＥ−ＩＩエッチ組成物中で１分間あたり約８０Åの速度でおよび２０：１  ＢＯＥ組成物中で１分間あたり約６９０Åの速度でエッチングする低シランオキシド（low silane oxide）（ＬＳＯ）で形成することができる。したがって、高密度化ＢＰＳＧに対するＬＳＯのエッチ速度の比は、１．５倍より大きくなるように選択される。例えば、ＰＳＧ、ＴＥＯＳ、オゾン増強ＴＥＯＳ（ozone enhanced TEOS）、スピンオングラス（ＳＯＧ）、窒化ケイ素（例えば、ＰＥＣＶＤで堆積された窒化ケイ素）、およびオキシ窒化ケイ素などのその他の材料も、予定されたエッチ技術が施されたときに上部部分３２（該上部部分３２中に開口部３４が形成される）のために一般的に用いられる材料より早い速度でエッチングする好適な支持フィルム４６を形成することができる。
【００４５】
支持フィルム４６の任意の形成方法を用いることができる。さらに、支持フィルムは、１つ以上の材料または層を含むことができる。しかしながら、支持フィルム４６は、酸化物材料の単一層であることが好ましい。本発明は、支持フィルム４６または本明細書に記載されるその他の任意の層もしくは材料を形成する特定の方法のいずれにも限定されない。支持フィルム４６は、約５０Å〜約５００Åの範囲の側壁厚に形成されることが好ましい。
【００４６】
支持フィルム４６の形成後、充填材料４８を支持フィルム４６上の開口部３４内に供給し、開口部３４を完全に充填する。充填材料を、上部表面３８上の支持フィルム４６の上の開口部３４外で形成することもできる。充填材料４８を、容易に除去されおよび／または平坦化される任意の材料で形成する。例えば、充填材料は、酸化物材料、窒化物材料、ポリシリコン材料、またはフォトレジスト材料であることができる。充填材料４８はフォトレジスト材料であることが好ましい。
【００４７】
導電性材料４４を含む材料をスタックした後、支持フィルム４６および充填材料４８を基板アセンブリ３０の上に形成し、基板アセンブリ３０中で形成された開口部３４中に完全に充填し、平坦化プロセスを用いて、開口部３４外の充填材料４８、支持フィルム４６、および導電性材料４４の部分を除去する。言い換えれば、平坦化プロセスを用いて、少なくとも基板アセンブリ３０の上部部分３２の上部表面３８までそのような材料を除去する。小量の上部表面３８材料も除去できることがよく認識されている。
【００４８】
支持フィルム４６、さらに充填材料４８は、ある程度、下地導電性材料４４に支持し、その結果、平坦化の際に、導電性材料４４が開口部３４の中心に押し込まれることが妨げられる。図１Ａに示す通り、これは従来技術とは異なっている。複数の開口部３４の平面図を図３に示す。複数の開口部３４は、導電性材料４４、支持フィルム４６、および充填材料４８を含む材料のスタックで充填されている。白金などの導電性材料が開口部３４中で広がることが妨げられるとともに、平坦化プロセスの際に供給される構造は、平坦化プロセスの際に開口部支持に開口部も設ける。言い換えれば、そのような構造は、容器間の領域５０中で支持し、基板アセンブリ３０の上部部分３２の上部表面３８に至る好適な平坦化プロセスを施すことを補助する。例えば、容器型電極構造を形成するときに、そのような材料のスタック、具体的には支持フィルム４６は、平坦化プロセスのための容器支持を容器に提供し、表面３８に至る望ましい平坦化を達成する。
【００４９】
平坦化プロセスを行った後、得られた構造を図２Ｃに示す。得られた構造は、底表面３
６および１つ以上の側壁４０に形成された開口部３４をライニングする導電性材料４４、その上に共形に形成された開口部３４内の支持フィルム４６、および開口部３４をなお完全に充填する充填材料４８を含む。
【００５０】
その後、図２Ｄに示す通り、開口部３４内の充填材料４８を除去する。本発明による充填材料４８を除去する任意の方法を用いることができる。ウェットエッチおよび／またはドライエッチプロセスを用いて、充填材料４８を除去することが好ましい。例えば、充填材料４８がフォトレジストである場合、オキシジェンアッシュ（oxygen ash）、または濃現像液の組成物（concentrated developer composition）もしくはウェットオゾンストリップ法（wet ozone strip）などの任意の他の好適な技術により、フォトレジストを除去することができる。充填材料４８は、ウェットエッチまたはドライエッチを施して開口部３４内から充填材料４８を除去するときに、上部部分３２の表面３８における材料より早い速度で除去される材料で形成することが好ましい。
【００５１】
充填材料４８を除去した後、次いで支持フィルム４６を除去すると、図２Ｅに示す構造（例えば、基板アセンブリ３０の上部部分３２中で開口部３４を形成する表面の上に共形に形成された１つ以上の導電性層４４）となる。上部部分３２を形成する材料に関して選択された任意の方法（例えば、ドライエッチまたはウェットエッチ）により、支持フィルム４６を除去することができる。上部部分３２を形成する材料の除去は、達成される所望の構造に依るが、除去技術は、上部部分３２を形成する材料の除去を上回る速度で支持フィルム４６を除去することが好ましい。支持フィルムは、上部部分３２を形成する材料より少なくとも１．５倍速く除去されることがより好ましい。支持フィルム４６が十分に除去されつつ、上部部分３２の材料の最小限の損失が達成されることが好ましい。例えば、ＱＥ−ＩＩエッチ組成物または２０：１  ＢＯＥエッチ組成物を用いて、ＬＳＯを除去することができる。同様に、支持フィルム４６がＰＳＧフィルムである場合、そのようなフィルムも２０：１  ＢＯＥ組成物を用いて好適に除去することができる。
【００５２】
図２Ｅに示す通り、得られた導電性材料４４は、用いられた導電性材料が平坦化が難しい１つ以上の第ＶＩＩＩ族金属を含んでいても、先に記載された平坦化プロセスを用いて開口部３４内部でセルフアラインする（self-alighned）。１つ以上の第ＶＩＩＩ族金属を用いて開口部３４中でそのような共形ライニングを形成するこの方法では、図１Ａおよび図１Ｂを参照して本明細書中に先に記載した問題が実質的に除かれる。
【００５３】
導電性材料４４は、白金または白金合金などのその他の材料の下地に形成されたバリア層または接着型層（adhesion-type layer）を含むことができることがよく認識されている。したがって、本発明は、第ＶＩＩＩ族金属で形成された導電性層に特に有利であると記載されているが、本発明は、開口部３４内で共形に形成される１つ以上の導電性層の任意の１つが第ＶＩＩＩ族金属で形成されるときに有利である。例えば、窒化チタン、窒化タングステン、窒化タンタル、タンタル窒化ケイ素（tantalum silicon nitride）、またはチタニウム窒化ケイ素（titanium silicon nitride）が、拡散バリアまたは接着層として形成される。
【００５４】
図４Ａおよび図４Ｂは、導電性材料で開口部をライニングするための方法の例示の代替実施形態を示している。図４Ａに示す通り、基板アセンブリ７０は、第１部分７１およびその上に形成される第２部分７２を含む。開口部７７は、底表面７６および１つ以上の側壁８０により上部部分７２中で形成される。開口部７７を形成する表面の上に導電性材料を形成するこの方法では、材料のスタックを上部部分７２の上部表面７３まで平坦化することとは対照的に、導電性材料７４の上部表面７５上で平坦化を停止する。
【００５５】
この例示の方法において、図２Ｂに示す通されるのと実質的に同じ材料のスタックが供
給される。例えば、スタックは、導電性材料７４、支持フィルム７６、および充填材料７８を含む。白金などのある種の第ＶＩＩＩ族金属を平坦化することは難しいであろうから、この特定の代替実施形態では、第ＶＩＩＩ族金属を平坦化停止点または終了点として用いる。言い換えれば、スタックを導電性材料７４の上部表面７５に至るまで平坦化する。図４Ａは、導電性材料７４の上部表面７５上で停止するそのような平坦化プロセスが完了したときに得られた構造を示している。したがって、得られた構造は、基板アセンブリ７０の第２部分７２の上部表面７３の上に導電性材料を含み、さらに底表面７６および１つ以上の側壁８０に形成された開口部７７を共形にライニングする。さらに、平坦化後に得られた構造は、開口部７７内の導電性材料７４および開口部７７内の充填材料７８の上に形成した支持フィルム７６を含む。
【００５６】
平坦化後、開口部７７外の導電性材料７４（例えば、白金またはその合金）を除去する。言い換えれば、基板アセンブリ７０の第２部分７２の上部表面７３の上に形成された導電性材料７４を除去する。
【００５７】
開口部７７外の導電性材料７４の除去は、ウェットエッチおよび／またはドライエッチにより行うことができる。例えば、王水溶液（一般的に３：１塩酸：硝酸溶液である）を用いて、白金を除去することができる。そのような場合において、開口部７７内の白金を支持フィルム７６（例えば、ＰＳＧ、ＬＳＯなど）により保護する。さらに、例えば、そのような白金材料を、好適なドライエッチプロセス（例えば、白金をスパッタ除去するために励起されたアルゴンおよびＣｌ2プラズマまたはアルゴンプラズマなど）により除去することができる。
【００５８】
開口部７７外の導電性材料７４の除去後、得られた構造を図４Ｂに示す。図４Ｂに示される得られた構造は、図２Ｃに示されている構造と同様であり、図２Ａ〜図２Ｅを参照して記載される様式と同様の様式で充填材料７８および支持フィルム７６を除去することができる。したがって、セルフアラインした導電性材料を、図２Ｅに示すものと同様、開口部７７中で形成する。
【００５９】
開口部中に導電性材料を形成する方法の別の例示の代替実施形態を図５Ａ〜図５Ｃに示す。図５Ａは、本発明による平坦化後に得られた構造を示している。そのような平坦化の前において、最初の構造は、図２Ｂに示されている構造と実質的に同様である。最初の構造は、基板アセンブリ１００の第２部分１０２中で形成された開口部１１７を含む。基板アセンブリ１００は、第１部分１０１およびその上に形成された第２部分１０２を含む。先に記載した通り、第２部分１０２は、絶縁材料である（該絶縁材料中には、開口部１１７が、底表面１０６および１つ以上の側壁１１０を含む１つ以上の表面に形成される）ことが好ましい。次いで、材料のスタックを形成する。該スタックは、底表面１０６および１つ以上の側壁１１０を含む開口部１１７を形成する表面の上に開口部１１７内で形成され、かつ、第２部分１０２の上部表面１０８の上にも形成される、導電性材料１１４を含む。材料のスタックは、図２Ｂに示されている様式と実質的に同様の様式で導電性材料１１４の上に形成された支持フィルム１１６およびそれらの上に形成された充填材料１１８をさらに含む。しかしながら、図５Ａに示す通り、平坦化プロセスを、支持フィルム１１６の上部表面１０９上で停止する。これは、図４Ａおよび図４Ｂ中に示されかつ該図４Ａおよび図４Ｂを参照して記載されるような、導電性材料７４上で停止する平坦化プロセスとは対照的であり、図２Ａ〜図２Ｅ中に示されかつ該図２Ａおよび図２Ｂを参照して記載されるような、第２部分３２の上部表面３８上で停止する平坦化プロセスとは対照的である。
【００６０】
平坦化プロセスが支持フィルム１１６の上部表面１０９上で停止するか該上部表面１０９の上にその終了点を有している場合、ウェットエッチおよび／またはドライエッチを用
いて、開口部１１７外の支持フィルム１１６の部分を除去する。例えば、支持フィルムをＰＳＧなどの酸化物材料で形成する場合、ＢＯＥウェットエッチを用いて、開口部１１７外に存在する支持フィルム１１６除去することができる。さらに、例えば、Ｃ2Ｆ6、ＣＨＦ3、またはＣＦ4エッチなどのドライエッチを用いて、酸化物支持フィルムを除去することができる。
【００６１】
開口部１１７外の支持フィルム１１６のそのようなウェットエッチおよび／またはドライエッチの後に得られた構造を図５Ｂに示す。支持フィルム１１６を開口部１１７外で除去したら、ウェットエッチおよび／またはドライエッチを用いて、開口部１１７外の導電性材料１１４を除去することができる。言い換えれば、例えば、導電性材料が白金である場合、王水エッチなどのウェットエッチを用いて、基板アセンブリ１００の第２部分１０２の上部表面１０８に至るまで白金を除去することができる。さらに、例えば、アルゴンプラズマを用いたドライエッチを用いて、白金をスパッタ除去することができる。
【００６２】
導電性材料１１４（例えば、白金または白金合金）を開口部１１７外で除去し、得られた構造を図５Ｃに示す。この構造は、図２Ｃに示されている構造と同様であり、充填材料１１８および支持材料１１６を図２Ａ〜図２Ｅを参照して記載される様式と同様の様式で除去したとき、図２Ｅに示すものと同様、開口部１１７内で形成された導電性ライナーを有する得られる構造が達成される。
【００６３】
開口部内に導電性材料を形成する方法のさらに別の例示の代替実施形態において、図４Ａおよび図４Ｂを参照して記載される方法と同様の方法を、以下の図６Ａ〜図６Ｄを参照して示し記載する。そのような実施形態の間の主な違いは図６Ａ〜図６Ｄでの実施形態であり、充填材料を用いずに支持材料１４６だけを用いて、開口部１４５内にセルフアラインした導電性材料を設けるのに必要な支持および保護を成す。
【００６４】
図６Ａに示す通り、基板アセンブリ１３０は、第１部分１３１および第２部分１３２（例えば、絶縁部分）を含む。第２部分１３２は、該第２部分中で形成される開口部１４５を有する。開口部１４５は、底表面１３６および１つ以上の側壁１４０を含む１つ以上の表面により形成される。材料のスタック（例えば、層）を、基板アセンブリ１３０の上に形成し、該基板アセンブリ１３０はその中で形成される開口部１４５を有する。層のスタックは、開口部１４５を形成する底表面１３６および１つ以上の側壁１４０の上に形成され、かつ、基板アセンブリ１３０の第２部分１３２の上部表面１３８の上にさらに形成された、１つ以上の導電性層１４４を含む。図２Ａ〜図２Ｅを参照して記載されるように、支持フィルム１４６を、１つ以上の導電性層１４４の上に形成する。
【００６５】
図６Ａに示される基板アセンブリ１３０上の層のスタックを形成したとき、平坦化プロセスを用いて、開口部１４５外の支持フィルム１４６を除去する。言い換えれば、支持フィルム１４６を、開口部１４５外の１つ以上の導電性層１４４の上部表面１４９まで除去する。そのような平坦化プロセスで得られた構造を図６Ｂに示す。
【００６６】
その後、ウェットエッチおよび／またはドライエッチを用いて、開口部１４５外の１つ以上の導電性層１４４の部分を除去すると、図６Ｃに示されている構造となる。例えば、本明細書中に先に記載した通り、王水プロセスなどのウェットエッチ組成物で、白金層を除去することができる。その後、図６Ｃに示す通り、支持フィルム１４６を、図２Ａ〜図２Ｅを参照して記載した様式と同様の様式で除去することができ、図６Ｄに示される構造が得られる。
【００６７】
平坦化プロセスでは、図２Ａ〜図２Ｅを参照して記載した様式と同様の様式で、上部表面１３８を終了点として用いることができることがよく認識されている。しかしながら、
図２Ａ〜図２Ｅと異なり、充填材料は形成または除去されず、平坦化のための支持は支持フィルム１４６だけにより提供される。
【００６８】
さらに図６Ｄに示されている通り、１つ以上の導電性層１４４を容器型セルキャパシタの下部電極として用いることができる。その後、誘電性材料１５０を下部電極の少なくとも一部分に相対して形成し、第２の電極１５４を誘電性材料１５０の少なくとも一部分の上に形成する。そのようなキャパシタ構造のための用途を図９Ａおよび図９Ｂを参照してさらに記載する。
【００６９】
開口部内に導電性材料を形成する方法の最後の例示の代替実施形態を図７Ａ〜図７Ｄに示す。この特定の例示の実施形態では、開口部１４５を完全に充填せずに支持フィルム１４６だけを形成した図６Ａ〜図６Ｄの実施形態とは対照的に、基板アセンブリ１７０中で形成された開口部１７５を完全に充填する単一種の材料を形成する。
【００７０】
図７Ａに示されている基板アセンブリ１７０は、第１部分１７１および第２部分１７２（例えば、絶縁部分）を含む。第２部分１７２は、１つ以上の表面（例えば、底表面１７６および１つ以上の側壁１８０）により第２部分１７２中で形成された開口部１７５を含む。導電性材料１８４は、図２Ａ〜図２Ｅを参照して記載されるように、開口部１７５を形成する１つ以上の表面上および第２部分１７２の上部表面１７８の上に形成する。その後、１つ以上の導電性層１８４の上に支持材料１９０を形成し、開口部１７５を完全に充填する。支持材料１９０を、導電性材料１８４の上部表面１８５の上にも形成することが好ましい。
【００７１】
この特定の実施形態において、支持材料１９０は、酸化物材料、窒化物材料（例えば、窒化ケイ素）、ポリシリコン材料、スピンオングラス（ＳＯＧ）、またはフォトレジスト材料の１つ以上であることができる。材料は、さらに以下に記載されるように十分に支持および保護するためにフォトレジストであることが好ましい。
【００７２】
支持材料１９０の形成後、平坦化プロセスを用いて、開口部１７５外の支持材料の部分を導電性材料１８４まで除去する。言い換えれば、例えば、導電性材料が白金層または白金合金層である場合、平坦化プロセスを白金または白金合金層の上部表面１８５上で停止する。したがって、酸化物などのその他の材料が除去される平坦化プロセスの終了点としての白金層の有利な特徴を、本発明の形成方法の利益のために用いる。平坦化プロセスを行った後に得られた構造を図７Ｂに示す。この得られた構造は、第２部分１７２の上部表面１７８の上になお存在し、かつ、開口部１７５をライニングする、導電性材料１８４を含む。支持材料１９０は、今や、開口部１７５内だけである。
【００７３】
その後、図７Ｃに示す通り、導電性材料１８４を開口部１７５外で除去する。開口部１７５外のそのような導電性材料の除去は、ドライエッチおよび／またはウェットエッチを用いて行うことができる。例えば、本明細書に先に記載した通り、王水組成物による除去技術を用いて、白金を除去することができる。さらに、アルゴンプラズマスパッタリング方法などのドライエッチを用いることができる。
【００７４】
その後、図２Ａ〜図２Ｅを参照して先に記載した様式で、ウェットエッチおよび／またはドライエッチを用いて、開口部１７５内の支持材料１９０を除去する。言い換えれば、支持フィルム４６または充填材料４８の除去と同じタイプの除去技術を用いて、支持材料１９０を除去することができる。支持材料１９０が除去されて得られた構造は、図７Ｄに示されている。さらに、図７Ｄに示される通り、開口部１９８をライニングする導電性材料１８４を下部電極として用いたキャパシタ構造を示す。例えば、キャパシタ構造は、下部電極１８４、該下部電極１８４の少なくとも一部分の上に形成された誘電性材料１９６
、および該誘電性材料１９６の少なくとも一部分の上に形成された第２の電極１９８を含む。
【００７５】
開口部中に導電性材料を形成する先に記載された方法を用いる２つの例示を、図８Ａおよび図８Ｂならびに図９Ａおよび図９Ｂを参照して以下に記載する。本発明による形成方法の使用を、コンタクトライナー（contact liner）が記載されている図８Ａおよび図８Ｂを参照して記載する。さらに、本発明による方法を、記憶セルの高誘電性キャパシタの底電極用に導電性材料を用いている図９Ａおよび図９Ｂを参照して記載する。簡潔化の目的のために、記載をこれらの２つの例示の構造中に記載される白金層の使用に限定する。本発明の利益を受けるその他の半導体プロセスおよび種々の装置（例えば、ＣＭＯＳ装置、メモリ装置など）用の構造があるが、本発明は、本明細書に記載される例示の実施形態（例えば、コンタクトライナーおよび電極構造）に決して限定されない。該形成方法は、開口部内で任意のセルフアラインした構造を設けるために用いることができる。
【００７６】
図８Ａに示す通り、装置の構造２００を、基板２０７の露出したコンタクト領域２５５を金属化する前にコンタクト開口部２５９の形成を介する慣用のプロセシング技術に従って製造する。したがって、金属化の前に、装置構造２００は、フィールド酸化物領域２０５および活性領域（すなわち、フィールド酸化物によりカバーされない基板２０７の領域）を含む。ワード線２２１および電界効果トランジスター２２２をフィールド酸化物領域２０５および活性領域に相対して形成する。当業者に既知である通り、好適にドープされたソース領域／ドレイン領域２２５および２３０を形成する。その上に酸化物材料２４０の共形層を形成し、コンタクト開口部２５９を、酸化物材料２４０中で、シリコン基板２０７のドープ領域２３０中の露出されたコンタクト領域２５５まで形成する。その後、電気的結合を基板領域２３０に提供するために、１つ以上の金属化層または導電性層をコンタクト開口部２５９中に形成する。例えば、接着型層（adhesion-type layer）、拡散バリア材料、または１つ以上の第ＶＩＩＩ族金属で形成された他の層など、種々の材料をコンタクト開口部２５９中で形成することができる。例えば、コンタクトライナー２８５を、開口部２５９を形成する１つ以上の側壁２６１上とともに底表面２６０および一般的に水平な上部表面２６３の上に本発明による堆積された白金で形成することができる。開口部２５９外の１つ以上の材料を除去するための平坦化を含む本明細書中に先に記載した任意の方法により、コンタクトライナーを形成することができる。本明細書に記載される１つ以上の例示の方法に従ってコンタクトライナー２８５を形成した後、図８Ｂに示す通り、基板２０７のドープ領域２３０への結合を提供するために導電性材料２７６をコンタクト開口部中に形成する。
【００７７】
図９Ａに示す通り、装置構造３００を、開口部３８４の形成を介する慣用のプロセシング技術に従って成型加工する。このようなプロセシングは、本発明による記載される方法の１つを用いて開口部３８４を形成する表面の上に底電極構造を堆積する前に行う。したがって、Fazanらによる米国特許第５，３９２，１８９号にさらに記載される通り、装置構造３００は、フィールド酸化物領域３０５および活性領域（すなわち、フィールド酸化物によってカバーされない基板３０７の領域）を含む。ワード線３２１および電界効果トランジスター（ＦＥＴ）３２２を、フィールド酸化物領域３０５および活性領域に相対して形成する。好適にドープされたソース領域および／またはドレイン領域３２５および３３０を、シリコン基板３０７中に作成する。酸化物材料３４０の絶縁共形層をＦＥＴ３２２およびワード線３２１の領域の上に形成する。ポリシリコンプラグ３６５を形成して、基板３０７およびその上に形成される記憶セルキャパシタの間での電気通信を提供する。種々のバリア層を、この例示の実施形態に示す通り、層３６７および３７５を含むポリシリコンプラグ３６５の上に形成する。例えば、窒化チタン、窒化タングステン、ケイ化チタン、または任意の他の金属窒化物、または金属ケイ化物の層で形成される層を含む１つ以上の層は、バリアとして作用することができる。その後、別の絶縁層３８３を形成し、
その中で開口部３８４を形成する。本発明の一実施形態によれば、本明細書中で先に記載した任意の方法に従って、白金層３８７を、底表面３８５および開口部３８４を形成する１つ以上の側壁３８６の上に形成する。図９Ｂに示す通り、白金導電性層３８７で形成された共形のセルフアラインした底電極は、開口部３８４をライニングする。
【００７８】
次いで、誘電性材料３９１を白金底電極１８７に相対して形成する。例えば、誘電性層は、ＢａxＳｒ(1-x)ＴｉＯ3［ＢＳＴ］、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3［ＰＺＴ］、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3［ＰＬＺＴ］、（Ｐｂ，Ｌａ）ＴｉＯ3［ＰＬＴ］、ＫＮＯ3、Ｔａ2Ｏ5、Ａｌ2Ｏ3、およびＬｉＮｂＯ3などの好適な誘電率を有する任意の好適な材料であることができる。
【００７９】
さらにその後、第２の電極３９２を誘電性材料３９１に相対して形成する。本発明の一実施形態において、第２の電極３９２を白金で形成することもできる。当業者は、キャパシタの電極の一方または両方を、キャパシタ電極構造に一般的に用いられる任意の導電性材料で形成することができることをよく認識している。例えば、底電極は、少なくとも１つの第ＶＩＩＩ族金属またはその合金など（例えば、白金、イリジウム、オスミウム、ロジウム、またはルテニウム）で形成されることが好ましい。さらに、１つ以上の第ＶＩＩＩ族金属を含む層は、電極スタックを形成するいくつかの層のうちの１つであることができることがよく認識されている。例えば、先に言及した通り、バリア層または接着層を、第ＶＩＩＩ族金属を含有する１つ以上の層とともに用いることができる。
【００８０】
本明細書中で引用したすべての特許および参照を、各々を別々に取り入れたようにそのまま全部取り入れる。本発明を例示の実施形態を参照して記載しているが、本発明を限定的な意で解釈することを意味してはいない。先に記載した通り、当業者は、種々のその他の例示の用途では、開口部内に導電性材料を設けるために本明細書中に記載した形成方法が利用できることをよく認識している。例示の実施形態の種々の改変および本発明の追加の実施形態は、本説明を参照すれば当業者に明らかであろう。したがって、添付の特許請求の範囲は、添付の特許請求の範囲により定義された本発明の範囲内に属することができる任意のそのような改変または実施形態を包含することを企図している。
【図面の簡単な説明】
【００８１】
【図１Ａ】容器型セルキャパシタ構造中で底電極として第ＶＩＩＩ族金属を形成することに関連する平坦化の問題を図示する。
【図１Ｂ】容器型セルキャパシタ構造中で底電極として第ＶＩＩＩ族金属を形成することに関連する平坦化の問題を図示する。
【図２Ａ】本発明による開口部中に導電性材料（例えば、白金）を形成する１つの例示の方法を図示する。
【図２Ｂ】本発明による開口部中に導電性材料（例えば、白金）を形成する１つの例示の方法を図示する。
【図２Ｃ】本発明による開口部中に導電性材料（例えば、白金）を形成する１つの例示の方法を図示する。
【図２Ｄ】本発明による開口部中に導電性材料（例えば、白金）を形成する１つの例示の方法を図示する。
【図２Ｅ】本発明による開口部中に導電性材料（例えば、白金）を形成する１つの例示の方法を図示する。
【図３】図２Ａ〜図２Ｅを参照して記載されるプロセス中のある特定の時点における複数の開口部の平面図である。
【図４Ａ】本発明による開口部中に導電性材料（例えば、白金）を形成する方法の代替の実施形態を図示する。
【図４Ｂ】本発明による開口部中に導電性材料（例えば、白金）を形成する方法の代替の実施形態を図示する。
【図５Ａ】本発明による開口部内に導電性材料を形成するさらに別の代替方法を図示する。
【図５Ｂ】本発明による開口部内に導電性材料を形成するさらに別の代替方法を図示する。
【図５Ｃ】本発明による開口部内に導電性材料を形成するさらに別の代替方法を図示する。
【図６Ａ】本発明による開口部内に導電性材料を形成するさらに別の代替の方法を図示する。
【図６Ｂ】本発明による開口部内に導電性材料を形成するさらに別の代替の方法を図示する。
【図６Ｃ】本発明による開口部内に導電性材料を形成するさらに別の代替の方法を図示する。
【図６Ｄ】本発明による開口部内に導電性材料を形成するさらに別の代替の方法を図示する。
【図７Ａ】本発明による開口部内に導電性材料を形成する別の代替の例示の実施形態をさらに図示する。
【図７Ｂ】本発明による開口部内に導電性材料を形成する別の代替の例示の実施形態をさらに図示する。
【図７Ｃ】本発明による開口部内に導電性材料を形成する別の代替の例示の実施形態をさらに図示する。
【図７Ｄ】本発明による開口部内に導電性材料を形成する別の代替の例示の実施形態をさらに図示する。
【図８Ａ】コンタクト用途における本発明により記載される方法の使用を示している。
【図８Ｂ】コンタクト用途における本発明により記載される方法の使用を示している。
【図９Ａ】容器型記憶セルキャパシタ用途に本発明により記載される方法の使用を図示する。
【図９Ｂ】容器型記憶セルキャパシタ用途に本発明により記載される方法の使用を図示する。
【図１Ａ】
2005537646.tif 000003
【図１Ｂ】
2005537646.tif 000004
【図２Ａ】
2005537646.tif 000005
【図２Ｂ】
2005537646.tif 000006
【図２Ｃ】
2005537646.tif 000007
【図２Ｄ】
2005537646.tif 000008
【図２Ｅ】
2005537646.tif 000009
【図３】
2005537646.tif 000010
【図４Ａ】
2005537646.tif 000011
【図４Ｂ】
2005537646.tif 000012
【図５Ａ】
2005537646.tif 000013
【図５Ｂ】
2005537646.tif 000014
【図５Ｃ】
2005537646.tif 000015
【図６Ａ】
2005537646.tif 000016
【図６Ｂ】
2005537646.tif 000017
【図６Ｃ】
2005537646.tif 000018
【図６Ｄ】
2005537646.tif 000019
【図７Ａ】
2005537646.tif 000020
【図７Ｂ】
2005537646.tif 000021
【図７Ｃ】
2005537646.tif 000022
【図７Ｄ】
2005537646.tif 000023
【図８Ａ】
2005537646.tif 000024
【図８Ｂ】
2005537646.tif 000025
【図９Ａ】
2005537646.tif 000026
【図９Ｂ】
2005537646.tif 000027
【手続補正書】
【提出日】平成17年8月30日(2005.8.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つの表面を有する基板アセンブリを供給すること、
前記基板アセンブリの少なくとも１つの表面を通る開口部を設けること、
少なくとも１つの第ＶＩＩＩ族金属を含む少なくとも１つの導電性材料を前記開口部を形成する前記少なくとも１つの表面上の前記開口部内および前記基板アセンブリ表面の少なくとも一部分の上に形成すること、
支持フィルムを前記少なくとも１つの導電性材料の上に形成すること、
充填材料を前記支持フィルムの少なくとも一部分の上に形成することにより、前記開口部を少なくとも充填すること、
少なくとも前記開口部外の前記充填材料を平坦化によって除去すること、
前記開口部外の前記支持フィルムを除去すること、
前記開口部外の前記少なくとも１つの導電性材料を除去すること、
前記開口部内の前記充填材料を除去すること、および
前記開口部内の前記支持フィルムを除去すること
を含む、開口部中に導電性材料を設ける方法。
【請求項２】
前記開口部外の前記支持フィルムを除去すること、および前記開口部外の前記少なくとも１つの導電性材料を除去することが、前記開口部外の前記支持フィルムおよび前記少なくとも１つの導電性材料を平坦化によって少なくとも前記基板アセンブリの表面まで除去することを含む、請求項１に記載の方法。
【請求項３】
前記開口部外の前記支持フィルムを除去することが、平坦化によって前記開口部外の前記支持フィルムを除去することを含み、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、ウェットエッチングおよびドライエッチングの少なくとも一方により、少なくとも前記基板アセンブリの表面まで前記少なくとも１つの導電性材料を除去することを含む、請求項１に記載の方法。
【請求項４】
前記開口部外の前記支持フィルムを除去することが、ドライエッチングによって前記開口部外の前記支持フィルムを除去することを含み、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、ウェットエッチングおよびドライエッチングの少なくとも一方により、少なくとも前記基板アセンブリの表面まで前記開口部外の前記少なくとも１つの導電性材料を除去することを含む、請求項１に記載の方法。
【請求項５】
前記開口部外の前記支持フィルムを除去することが、ウェットエッチングによって前記開口部外の前記支持フィルムを除去することを含み、さらに前記開口部外の前記少なくとも１つの導電性材料を除去することが、ウェットエッチングおよびドライエッチングの少なくとも一方により、少なくとも前記基板アセンブリの表面まで前記開口部外の前記少なくとも１つの導電性材料を除去することを含む、請求項１に記載の方法。
【請求項６】
少なくとも１つの表面を有する基板アセンブリを供給すること、
少なくとも１つの表面により形成される前記基板アセンブリの表面を通る開口部を設けること、
少なくとも１つの導電性材料を前記開口部を形成する前記少なくとも１つの表面上の開口部内および前記基板アセンブリ表面の少なくとも一部分の上に形成すること、
少なくとも支持材料を前記少なくとも１つの導電性材料の上に形成することにより、前記少なくとも１つの導電性材料の上に支持フィルムを形成することを含み、前記支持フィルムが前記開口部を完全には充填しないこと、
前記開口部外の前記支持フィルムを前記少なくとも１つの導電性材料まで平坦化することを含む、少なくとも前記開口部外の前記支持材料を平坦化によって前記少なくとも１つの導電性材料まで除去すること、
ウェットエッチおよびドライエッチの少なくとも一方を用いて、前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリ表面まで除去することを含む、前記開口部外の前記少なくとも１つの導電性材料を除去すること、
を含む、開口部中に導電性材料を設ける方法。
【請求項７】
少なくとも１つの表面を有する基板アセンブリを供給すること、
少なくとも１つの表面に形成される前記基板アセンブリの表面を通る開口部を設けること、
前記開口部を形成する前記少なくとも１つの表面上の開口部内および前記基板アセンブリ表面の少なくとも一部分の上に少なくとも１つの導電性材料を形成すること、
支持フィルムを前記少なくとも１つの導電性材料の上に形成すること、
前記開口部を少なくとも充填する充填材料を前記支持フィルムの少なくとも一部分の上に形成すること、
前記開口部外の少なくとも前記充填材料および前記支持フィルムを平坦化によって少なくとも前記少なくとも１つの導電性材料まで除去すること、
前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの表面までエッチングすること、
前記開口部内の前記充填材料を除去すること、および
前記開口部内の支持フィルムを除去すること
を含む、開口部中に導電性材料を設ける方法。
【請求項８】
前記開口部外の前記少なくとも１つの導電性材料をエッチングすることが、前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの表面までウェットエッチングおよびドライエッチングの少なくとも一方を行うことを含む、請求項７に記載の方法。
【請求項９】
少なくとも１つの上部表面を有する基板アセンブリを供給すること、
少なくとも１つの表面に形成される前記基板アセンブリの前記上部表面を通る開口部を設けること、
少なくとも１つの第ＶＩＩＩ族金属を含む少なくとも１つの導電性材料、支持フィルム、および充填材料のスタックを前記開口部内および前記上部表面の少なくとも一部分の上に形成することにより、前記開口部は前記スタックにより完全に充填されること、
少なくとも前記開口部外の前記充填材料を除去すること、
前記開口部外の前記支持フィルムを除去すること、
前記開口部外の前記支持フィルムおよび前記少なくとも１つの導電性材料を平坦化によって少なくとも前記基板アセンブリの表面まで除去することを含む、前記開口部外の前記少なくとも１つの導電性材料を除去すること、
前記開口部内の前記充填材料を除去すること、および
前記開口部内の前記支持フィルムを除去すること
を含む、開口部中に導電性材料を設ける方法。
【請求項１０】
少なくとも１つの上部表面を有する基板アセンブリを供給すること、
少なくとも１つの表面に形成される前記基板アセンブリの前記上部表面を通る形成された開口部を設けること、
少なくとも１つの導電性材料、支持フィルム、および充填材料のスタックを前記開口部内および前記上部表面の少なくとも一部分の上に形成することにより、前記開口部は前記スタックにより完全に充填されること、
少なくとも前記開口部外の前記充填材料を除去すること、
平坦化によって前記開口部外の前記支持フィルムを除去することを含む、前記開口部外の前記支持フィルムを除去すること、
ウェットエッチングおよびドライエッチングの少なくとも一方によって、前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの前記上部表面まで除去することを含む、前記開口部外の前記少なくとも１つの導電性材料を除去すること、
前記開口部内の前記充填材料を除去すること、および
前記開口部内の前記支持フィルムを除去すること
を含む、開口部中に導電性材料を設ける方法。
【請求項１１】
少なくとも１つの上部表面を有する基板アセンブリを供給すること、
少なくとも１つの表面に形成される前記基板アセンブリの表面を通って形成された開口部を設けること、
少なくとも１つの導電性材料、支持フィルム、および充填材料のスタックを前記開口部内および前記上部表面の少なくとも一部分の上に形成することにより、前記開口部は前記スタックにより完全に充填されること、
少なくとも前記開口部外の前記充填材料を除去すること、
前記開口部外の前記支持フィルムをウェットエッチングすることを含む、前記開口部外の前記支持フィルムを除去すること、
前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの上部表面までウェットエッチングおよびドライエッチングの少なくとも一方を行うことを含む、前記開口部外の前記少なくとも１つの導電性材料を除去すること、
開口部内の前記充填材料を除去すること、および
開口部内の前記支持フィルムを除去すること
を含む、開口部中に導電性材料を設ける方法。
【請求項１２】
少なくとも１つの表面を有する基板アセンブリを供給すること、
少なくとも１つの表面に形成される前記基板アセンブリの表面を通る開口部を設けること、
少なくとも１つの導電性材料を前記開口部を有する前記少なくとも１つの表面上の開口部内および前記基板アセンブリ表面の少なくとも一部分の上に形成すること、
支持フィルムを前記少なくとも１つの導電性材料の上に形成すること、
充填材料を前記支持フィルムの少なくとも一部分の上に形成することにより、前記充填材料は前記開口部を少なくとも充填すること、
少なくとも前記開口部外の充填材料を平坦化によって除去すること、
ウェットエッチングおよびドライエッチングの少なくとも一方によって、前記開口部外
の前記支持フィルムを除去すること、
ウェットエッチングおよびドライエッチングの少なくとも一方によって、前記開口部外の前記少なくとも１つの導電性材料を少なくとも前記基板アセンブリの表面まで除去すること、
前記開口部内の前記充填材料を除去すること、および
前記開口部内の前記支持フィルムを除去すること
を含む、開口部中に導電性材料を設ける方法。
【請求項１３】
前記開口部内の前記充填材料を除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記充填材料を除去することを含む、請求項１〜５および７〜１２のいずれか１項に記載の方法。
【請求項１４】
前記充填材料が、前記ウェットエッチおよびドライエッチの少なくとも一方により前記充填材料を除去する際の前記基板アセンブリの表面における材料よりも早い速度で除去される材料で形成される、請求項１３に記載の方法。
【請求項１５】
前記開口部内の前記支持フィルムを除去することが、ウェットエッチおよびドライエッチの少なくとも一方を用いて前記支持フィルムを除去することを含む、請求項１〜５および７〜１２のいずれか１項に記載の方法。
【請求項１６】
前記支持フィルムが、前記ウェットエッチおよびドライエッチの少なくとも一方により前記支持フィルムを除去する際の前記基板アセンブリの表面における材料よりも早い速度で除去される材料で形成される、請求項１５に記載の方法。
【請求項１７】
前記支持フィルムを、窒化ケイ素、オキシ窒化ケイ素、酸化物材料、およびスピンオングラスから成る群から選択される少なくとも１つの材料で形成する、請求項１〜５および７〜１２のいずれか１項に記載の方法。
【請求項１８】
前記支持フィルムを酸化物材料で形成する、請求項１７に記載の方法。
【請求項１９】
前記充填材料をレジスト材料で形成する、請求項１〜５および７〜１２のいずれか１項に記載の方法。
【請求項２０】
前記少なくとも１つの導電性材料は、少なくとも１つの第ＶＩＩＩ族金属を含む、請求項６〜８および１０〜１２のいずれか１項に記載の方法。
【請求項２１】
前記少なくとも１つの導電性材料は、白金、ルテニウム、およびロジウムの少なくとも１つを含む、請求項１〜１２のいずれか１項に記載の方法。
【請求項２２】
前記少なくとも１つの導電性材料は白金を含む、請求項１〜１２のいずれか１項に記載の方法。
【請求項２３】
前記基板アセンブリの表面の少なくとも一部分を絶縁材料で形成する、請求項１〜１２のいずれか１項に記載の方法。
【請求項２４】
基板アセンブリの表面を通って形成された開口部を形成する底表面および少なくとも１つの側壁の上に形成された第１の電極を含み、
前記第１の電極は、請求項１〜２３のいずれか１項に記載の開口部中に導電性材料を設けることにより形成され、
さらに前記第１の電極の少なくとも一部分の上に誘電性材料を含み、該誘電性材料の少
なくとも一部分の上に設ける第２の電極を含む、キャパシタ。
【国際調査報告】
2005537646.tif 000028
2005537646.tif 000029
2005537646.tif 000030
2005537646.tif 000031