(57)【要約】半導体デバイスを形成する方法は、基板（３０）上のゲート電極（３２）と、基板（３０）およびゲート電極（３２）の上の１００Å未満の厚みの酸化物ライナー（３４）とを提供する。窒化物層（３８）は、酸化物ライナー（３４）の上に形成される。窒化物層（３８）は、窒化物スペーサ（４０）を形成するためにエッチングされ、エッチングは、酸化物ライナー（３４）上で停止する。より薄い（例えば、１００Å未満の）酸化物ライナー（３４）は、ソース／ドレインの拡張部領域（３６）およびソース／ドレイン領域（４２）中のドーパントが熱処理中に基板（３０）に残り、これによってトランジスタの性能の低下を防ぐように、ライナー（３４）が熱処理中にドーパントのためのシンクの役割をするのを防ぐ。
2005517285.tif 000002
【特許請求の範囲】
【請求項１】
基板（３０）と、
前記基板（３０）上にあるゲート電極（３２）と、
前記基板（３２）上にある酸化物ライナー（３４）であって、１００Å未満の厚みを有するものと、
前記酸化物ライナー（３４）上にある窒化物サイドウォール・スペーサ（４０）と、を含む半導体デバイス。
【請求項２】
前記基板（３０）内のソース／ドレインの拡張部のインプラント（３６）およびソース／ドレイン領域（４２）をさらに含む、請求項１記載のデバイス。
【請求項３】
前記酸化物ライナー（３４）の厚みが４５Å未満である、請求項２記載のデバイス。
【請求項４】
基板（３０）上に、ゲート電極（３２）を形成するステップと、
前記基板（３０）および前記ゲート電極（３２）上に、１００Å未満の厚みの酸化物ライナー（３４）を形成するステップと、
前記酸化物ライナー（３４）上に窒化物層（３８）をたい積するステップと、
窒化物スペーサ（４０）を形成するように、前記窒化物層（３８）をエッチングするステップであって、前記エッチングは、前記酸化物ライナー（３４）上で停止するステップと、を含む、半導体デバイスの形成方法。
【請求項５】
前記窒化物層（３８）をエッチングするステップは、
非常に高い窒化物対酸化物の選択性を備えるエッチング剤で、前記窒化物層（３８）をドライ・エッチングするステップを含む、請求項４記載の方法。
【請求項６】
基板（３０）の領域（３６），（４２）に、ドーパントをインプラントするステップと、
前記基板（３０）上に、１００Å未満の厚みの酸化物ライナー（３４）を形成するステップと、を有する、
半導体デバイスのインプラントされた領域から被覆層に対する、ドーパントの外方拡散を抑制する方法。
【請求項７】
前記ドーパントのインプラントより前に、ゲート電極（３２）を形成するステップと、
前記ゲート電極（３２）および前記酸化物ライナー（３４）上に、サイドウォール・スペーサ（４０）を形成するステップとをさらに含む、請求項６記載の方法。
【請求項８】
前記サイドウォール・スペーサ（４０）を形成するステップは、
前記酸化物ライナー（３４）および前記ゲート電極（３２）上に、窒化物層（３８）をたい積するステップと、
高い窒化物対酸化物の選択性を備えるエッチング・レシピで、前記窒化物層（３８）を異方性ドライエッチングするステップとを含む、請求項７記載の方法。
【請求項９】
前記エッチング・レシピは、CF4/HBr/HeO2またはCl2/HBr/HeO2の少なくとも一つを含む、請求項８記載の方法。
【請求項１０】
前記エッチング・レシピは、CF4剤を含む、請求項８記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、半導体デバイスの分野に関し、より詳しくは、半導体デバイスにおけるドープ領域の形成に関する。
【背景技術】
【０００２】
この数十年以上にわたり、半導体産業は、小さな、高集積（highly-integrated）の電子デバイスを製造する半導体技術の使用による革命を経験した。また、現在使用されている最も一般的な半導体技術は、シリコンベースのものである。
このような半導体デバイスを準備する従来のプロセスは、シリコン基板上にポリシリコン・ゲート層をたい積することを含む。
ポリシリコン・ゲート層は、その後所望の幅にエッチングされる。
基本的に鉛直なサイドウォール（側壁）をゲート電極の表面上に提供するため、異方性エッチングが実行される。
【０００３】
ゲート電極の形成に続いて、典型的に、ソース／ドレインの拡張部のインプラントが実行される。
ポリシリコン・ゲート電極はその電極の真下にある基板をマスクするので、ソース／ドレインの拡張部がゲート電極に隣接するように形成される。
【０００４】
ソース／ドレインの拡張部のインプラントの後、サイドウォール・スペーサがゲート電極の表面上で形成される。
その後、深い（deep）ソース／ドレイン・インプラントのプロセスが、ソース／ドレイン領域を形成するように実行される。
ゲート電極の表面上に形成されるサイドウォール・スペーサは、深いソース／ドレイン・インプラントがサイドウォール・スペーサの真下にある基板にインプラントされないようにするためのマスクとして働く。
このプロセスによって、深いソース／ドレイン領域は、スペーサの幅によってゲート電極から分離される。
インプラント・プロセスが完了した後、アニーリング・ステップが、インプラントされたドーパントを活性化する。
【０００５】
サイドウォール・スペーサは、典型的に、基板およびゲート電極の表面上にたい積される窒化シリコンのような絶縁層をエッチングすることにより、ゲート電極の表面上のサイドウォール上に形成される。
本来の絶縁層より前にたい積され、窒化シリコンのサイドウォール・スペーサのエッチング中にエッチング停止層として使用するためのライナー酸化物（酸化膜）（liner oxide）を使用することが知られている。
絶縁層の異方性エッチングは、窒化シリコンをエッチングすると共に、ライナー酸化物上で停止し、シリコン基板の不適当な掘り下げ（gouging）を防ぐ。
ライナー酸化物は、典型的に、１００Åから３００Å、最も一般的には、１５０Åの厚みでたい積される。
この方法で製造された半導体デバイスを、図１に示す。
半導体デバイスは、基板１０、ゲート電極１２、ライナー酸化物１４、窒化シリコン・スペーサ１６、ソース／ドレインの拡張部１８および深いソース／ドレイン・領域２０を含む。
【０００６】
このような構成および方法の発明者によって認識される問題は、（特に、ソース／ドレインの拡張部１８から）半導体デバイスの被覆層（overlayers）への、ドーパントの外方拡散に関係がある。
ドーパントの外方拡散は、ソース／ドレイン間の抵抗を高くすると共に、ドーパントの濃度勾配の傾斜を大きくする（more graded junctions）ことになる。
これらの問題のどちらも、トランジスタの性能を低下させる。
窒化シリコンのサイドウォール・スペーサのエッチングの間、エッチング停止層として使用される酸化物層１４は、その後の熱処理の間、ドーパントのシンク（sink）の役割を果たす。このことは、ドーパントが、ソース／ドレインの拡張部１８から酸化物ライナー１４中に外方拡散することを許可する。
従って、スペーサ・エッチング中の掘り下げを防ぐが、熱処理の間、ドーパントの外方拡散のためのドーパント・シンクとしての働きをしない、エッチング停止層の提供が望まれている。
【発明の概要】
【０００７】
被覆層に対するドーパントの外方拡散を防止し、さらに、シリコン基板の掘り下げることなくサイドウォール・スペーサをエッチングする、適切なエッチング停止能力を提供する、半導体デバイスを製造する構成および方法が必要とされている。
【０００８】
この要望および他の要望は、基板上にゲート電極を形成するステップと、基板およびゲート電極上に１００Å未満の厚みの酸化物ライナーを形成するステップと、を含む、半導体デバイスを形成する方法を提供する、本発明の実施形態によって満たされる。
窒化物層が酸化物ライナー上にたい積され、その窒化物層は、窒化物スペーサを形成するようにエッチングされる。このエッチングは、酸化物ライナー上で停止する。
【０００９】
厚みが１００Å未満の酸化物ライナーを使用することは、その層はドーパントのシンクを形成しにくく、より多くのドーパントが基板中に保持されるので、ドーパントの外方拡散を抑える。
この酸化物ライナーが、窒化物層のエッチング中に、さらにエッチング停止機能を果たすことを可能にするために、本発明のある好適な実施形態において、スペーサ形成中にCF4剤を使用する、非常に選択的なドライ・エッチングが使用されてもよい。
ドーパントの外方拡散の抑止、特に、ソース／ドレインの拡張部領域におけるドーパントの外方拡散の抑止は、ソース／ドレインの抵抗を低くし、ドーパントの濃度勾配の傾斜を小さくすることとなり、これによって、トランジスタの性能を改善する。
【００１０】
既に記載した要望はまた、基板、この基板上のゲート電極、およびこの基板上の酸化物ライナーを含んだ半導体デバイスを提供する、本発明の実施形態によって満たされる。酸化物ライナーは、１００Å未満の厚みを有する。窒化物サイドウォール・スペーサは、酸化物ライナー上に提供される。
【００１１】
本発明の、前述の構造およびその他の構造、態様および利点は、本発明の以下の詳細な説明および図面から、より明白になる。
【本発明の詳細な説明】
【００１２】
本発明は、ソース／ドレイン領域の抵抗を高くすると共にドーパントの濃度勾配の傾斜を大きくし、トランジスタの性能を低下させる、熱処理の間における被覆層へのドーパントの外方拡散に関する問題を扱い、解決する。
本発明は、基板およびゲート電極の表面上に１００Å未満の厚みの酸化物ライナーを備えた半導体デバイスを形成することによって、これらの問題の一部を解決する。
酸化物ライナー上に形成される窒化物層は、窒化物スペーサを形成するためにエッチングされ、このエッチングは、酸化物ライナー上で停止する。
その後の熱処理の間、あらかじめインプラントされたドーパントの外方拡散は、薄い酸化物ライナーによって抑制される。この薄い酸化物ライナーは、先行技術のように、大きなドーパント・シンクとしては提供されない。
従って、より多くのドーパントが半導体デバイスの基板中に保持される。
このことは、ソース／ドレインの抵抗を低くし、ドーパントの濃度勾配の傾斜を小さくすることとなり、トランジスタの性能を改善する。
【００１３】
図２は、製造における第一段階における半導体デバイスの構造を示す。
この概略図では、例えば、ポリシリコンから構成されたゲート電極３２が、基板３０上に形成される。
例えばポリシリコン・ゲート電極３２または金属ゲート電極は、従来の方法（例えばシリコン基板上にポリシリコン・ゲート層をたい積する）により形成される。シリコン基板上へのポリシリコン・ゲート層のたい積の後には、リゾグラフィまたはエッチング・ステップが行われる。
また、ゲート酸化膜（図示しない）が基板３０とポリシリコン・ゲート電極３２の間に、ゲート絶縁膜を生成すべく提供されてもよい。
【００１４】
図３に示すように、ゲート電極３２が形成された後、酸化物ライナー３４がたい積される。
酸化物ライナーを形成する典型的な方法は、当業者に公知のＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法による。
酸化物ライナーは、１００Å以下、特に好ましい実施形態においては２０Åから７０Åの厚みにたい積される。
さらに好ましい実施形態においては、酸化物ライナーの厚みは、約４５Å未満とされる。この酸化物ライナー３４は、ゲート電極３２および基板３０の表面を被覆する。
【００１５】
図４においては、ゲート電極３２に隣接するソース／ドレインの拡張部３６を生成すべく、ソース／ドレインの拡張部のインプラントが従来の方式で実行される。
ゲート電極３２は、ゲート電極３２の真下へのドーパントのインプラントを防ぐように、基板３０をマスクする。
図３および図４は、本発明中のプロセス・ステップの順序の一実施形態を示したものであるが、他の実施形態においては、図３および図４のステップが入れ替わり、拡張インプラントが酸化物ライナー３４のたい積よりも前に実行される。
【００１６】
図５においては、例えば、窒化シリコンのような絶縁層が、酸化物ライナー３４上の層３８としてたい積される。
絶縁層３８は、ＣＶＤによるように、従来の方式でたい積される。
他の材料が絶縁層３８において使用されていてもよく、提供されたこのような材料は、酸化物と比較して、高度に選択的にエッチングされる。
【００１７】
図６では、サイドウォール・スペーサ４０を形成するように、絶縁層３８中の窒化シリコンがエッチングされている。
窒化物のエッチング中に、シリコン基板３０を掘り下げることを防ぐエッチング停止の役割を果たすことは、酸化物ライナー３４にとって重要である。
この酸化物ライナー３４は、従来の先行技術における方法のものよりも薄く形成されているので、オーバ・エッチング（overetching）を防ぐように注意する必要がある。
従って、サイドウォール・スペーサ４０を形成するため、高度に選択的なドライ・エッチングが使用される。
このエッチング剤（etch chemistry）は、薄いライナーが適切なエッチング停止層として役立つように、窒化物対酸化物の高い選択性を示さなければならない。典型的なエッチング剤は、CF4を含む。
プラズマエッチングまたはリアクティブイオンエッチングを含む、エッチングのための、他のエッチング剤およびレシピは、CF4/HBr/HeO2およびCl2/HBr/HeO2を含む。
【００１８】
図７は、深いインプラント・プロセスと、その後の熱処理によって、図６の構造にソース／ドレイン領域４２が形成された図を示す。
深いソース／ドレインのインプラントの間、サイドウォール・スペーサ４０は、サイドウォール・スペーサ４０の真下にある基板３０に対するドーパントのインプラントを防ぐ、マスクの役割を果たす。
従来の注入量（dosages）、インプラント・エネルギー（implantation energies）およびアニーリングのパラメータを使用してもよい。
【００１９】
熱アニーリングの間、酸化物ライナー３４の薄さ（thinnness）が、ライナーがドーパントのシンクとしての役割をすることを基本的に防ぐので、薄い酸化物ライナー３４は、ソース／ドレインの拡張部３６およびソース／ドレイン領域４２へのドーパントの外方拡散を抑える。
従って、より多くのドーパントが基板３０中に保持される。
この全般的な影響は、ソース／ドレイン領域４２およびソース／ドレインの拡張部３６の抵抗を低下させ、ドーパントの濃度勾配の傾斜をより小さくすることである。
これはトランジスタの性能を改善するように作用する。
【００２０】
他の態様においては、ディスポーザブルな（disposable）スペーサ・プロセス用の、エッチング選択性の高いフィルムが提供される。
このプロセスにおいては、酸化ゲルマニウムが、ディスポーザブルなスペーサ材料として使用される。酸化ゲルマニウムは、水に溶ける特性を有するものとして好適である。
酸化ゲルマニウムは、スパッタリング法によって、または、その後の酸化作用を備えるゲルマニウムＣＶＤ（Ge CVD）によって、たい積される。
その後、スペーサを形成するために、異方性ドライエッチングされる。
図８ａは、酸化物、窒化物またはその他の材料により構成されたライナー５２上に、酸化ゲルマニウム・スペーサ５０がたい積された後の配置を示す。
【００２１】
ディスポーザブルなスペーサは、異なる方式において使用されてもよい。
典型的な使用は、図８ｂにおいて記載されるように、スペーサの形成後、深いソース／ドレインのインプラント５４を実行することである。
その後、スペーサを除去した後に形成されたソース／ドレインの拡張部は、高温にさらされないので、従来よりも高温のアニール・ステップが実行されてもよい。
スペーサ５０は、図８ｃに示すように、その後取り除かれ、ＬＤＤインプラント５６および低温度アニーリングが実行される。
【００２２】
酸化ゲルマニウムは、水中で非常に安全に除去することができ、半導体プロセスにおいて従来使用される他の膜から、非常に選択的であるという点で有利である。
【００２３】
本発明は、詳細に記載されると共に図示されたが、これらは単なる実例および例であり、制限的なものではなく、本発明の範囲は、添付された請求項の用語よってのみ制限されるものとして、明白に理解される。
【図面の簡単な説明】
【００２４】
【図１】被覆層中へのドーパントの外方拡散を示す、先行技術の方法に従って構成された半導体デバイスの概略的な断面図。
【図２】製造の第１段階における、本発明の実施形態に従って製造された半導体デバイスを示す図。
【図３】本発明の実施形態に従って、酸化物ライナーを形成した後の図２の構造を示す図。
【図４】ソース／ドレインの拡張部のインプラントが、本発明の実施形態に従って実行された後の図３の構造を示す図。
【図５】本発明の実施形態に従って、絶縁層がたい積された後の、図４の構造を示す図。
【図６】本発明の実施形態に従って、ゲート電極の表面上にサイドウォール・スペーサを形成すべく、絶縁層をエッチングした後の、図５の構造を示す図。
【図７】本発明の具体化に従って、半導体デバイスのソース/ドレイン領域を作るために深いソース／ドレインのインプラントが実行された後の、図６の構造を示す図。
【図８ａ】発明の実施例に従って、ディスポーザブルなスペーサを使用する、ディスポーザブルなスペーサの形成およびインプラント・プロセスを示す図。
【図８ｂ】発明の実施例に従って、ディスポーザブルなスペーサを使用する、ディスポーザブルなスペーサの形成およびインプラント・プロセスを示す図。
【図８ｃ】発明の実施例に従って、ディスポーザブルなスペーサを使用する、ディスポーザブルなスペーサの形成およびインプラント・プロセスを示す図。
【図１】
2005517285.tif 000003
【図２】
2005517285.tif 000004
【図３】
2005517285.tif 000005
【図４】
2005517285.tif 000006
【図５】
2005517285.tif 000007
【図６】
2005517285.tif 000008
【図７】
2005517285.tif 000009
【図８ａ】
2005517285.tif 000010
【図８ｂ】
2005517285.tif 000011
【図８ｃ】
2005517285.tif 000012
【国際調査報告】
2005517285.tif 000013
2005517285.tif 000014
2005517285.tif 000015
2005517285.tif 000016
2005517285.tif 000017