(57)【要約】本発明は多相フィルタリングを実行するデータ処理システムに関する。この回路は、多相フィルタリングを実行可能な機能装置（３０４，３０５，３０６）と、データと係数を記憶するメモリ装置（３０１，３０２，３０８）とを備えている。機能装置は、メモリ装置から到来するデータと係数を並列に受信して、それらのデータと係数から結果を計算して、これらの結果をメモリ装置に送る。
2005535202.tif 000002
【特許請求の範囲】
【請求項１】
ｍとｎを２以上の整数としたとき、ｎタップ型多相フィルタリングを実行可能な第１機能装置と、ｍタップ型多相フィルタリングを実行可能な第２機能装置と、データと係数を記憶可能なメモリ装置と、を少なくとも含むデータ処理回路であって、前記機能装置は前記メモリ装置から到来するデータおよび係数を並列して受信して、前記データおよび係数から結果を計算し、これらの結果を前記メモリ装置に供給するが可能であることを特徴とするデータ処理回路。
【請求項２】
少なくとも１つの機能装置は直接モードおよび転置モードに応じて機能することが可能であり、前記回路は前記機能装置の機能モードを制御する制御手段を含んでいることを特徴とする請求項１記載のデータ処理回路。
【請求項３】
少なくとも１つの機能装置が、前記メモリ装置から到来する２つのデータ項目を用いて乗算累積を実行することが可能であることを特徴とする請求項１または２のいずれかに記載のデータ処理回路。
【請求項４】
前記メモリ装置と少なくとも１つの機能装置の間で、データ、係数および結果を転送可能なクロスバーを含むことを特徴とする請求項１乃至３のいずれかに記載のデータ処理回路。
【請求項５】
請求項１に記載のデータ処理回路を含む映像処理システム。
【請求項６】
請求項５に記載の少なくとも１つの映像処理システムを含むテレビ用の受像機の復号器装置。
【請求項７】
映像を表示する少なくとも１つの画面と請求項５に記載の映像処理システムを含む装置。
【請求項８】
少なくとも１つの映像を表す複数の信号を送信可能な１つの送信器と、転送ネットワークと、前記信号を受信可能な受信器と、請求項５に記載の映像処理システムとを少なくとも含む通信ネットワーク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｍとｎを２以上の整数としたとき、ｎタップ型多相フィルタリングを実行可能な第１機能装置と、ｍタップ型多相フィルタリングを実行可能な第２機能装置と、データと係数を記憶可能なメモリ装置とを少なくとも含むデータ処理回路に関する。
【０００２】
本発明は、映像処理システム、なかでも、リアルタイムシステムに適用例を見いだせる。
【背景技術】
【０００３】
映像処理システムには多相フィルタを用いているものがある。たとえば、映像データが高精度フォーマットで放送される場合、高精度フォーマットと非互換の画面をもつテレビにそのデータを表示するには、そのデータのフォーマットを標準フォーマットに変換する必要がある。多相フィルタは特に高品質でこうした変換を実行することが可能である。
【０００４】
１９９５年１月１７日に権利が付与された米国特許第５，３８３，１５５号明細書には、多相フィルタの実施例がいくつか記載されている。そのうちの１つの実施例に記載された多相フィルタには、連続して配置された８個の８タップ型多相フィルタからなる６４タップ型多相フィルタがある。
【０００５】
図１は上記特許に記載された８タップ型多相フィルタを示す。本フィルタは、レジスタ１０１、１０８、１１１乃至１１８と、係数ｃ１乃至ｃ８を乗算する複数の乗算器と、１つの加算器１２０とから構成されている。このフィルタは直接方式で機能するものである。
【０００６】
このフィルタにより、データが次々直列に受信される。こうしたデータは、たとえば、入力映像の画素値Ｐ１乃至Ｐ８に相当する。さらに、レジスタはクロックにより制御される。各クロックサイクルにおいて、１つのデータがレジスタ１０１に受信される。データがレジスタ１０１に到達すると、レジスタ１０１にあるデータはレジスタ１０２に移送され、レジスタ１０２にあるデータはレジスタ１０３に移送され、これが続いていく。したがって、８クロックサイクルの後で、画素値Ｐ８はレジスタ１０１にあり、画素値Ｐ７はレジスタ１０２にあり、と続いていく。次に、乗算器が値ｃ８＊Ｐ８，  ｃ７＊Ｐ７，  ．．．．を計算する。次いで、加算器が結果Ｓを以下のように計算する。
Ｓ＝ｃ１＊Ｐ１＋ｃ２＊Ｐ２＋ｃ３＊Ｐ３＋ｃ４＊Ｐ４＋ｃ５＊Ｐ５  ＋ｃ６＊Ｐ６＋ｃ７＊Ｐ７＋ｃ８＊Ｐ８
【０００７】
図２は、米国特許第５，３８３，１５５号明細書に記載された６４タップ型多相フィルタを示す。このフィルタは、図１に示すような８つの８タップ型多相フィルタ２０１乃至２０８ならびに８つのレジスタ２１１乃至２１８から構成される。こうしたフィルタは直列に配置され、各フィルタが次のフィルタで処理されるデータとそのフィルタが計算した結果を次のフィルタに送るようになっている。図１のフィルタが図２のフィルタ２０２だと仮定すると、加算器１２０は、前のクロックサイクルで８つのデータからフィルタ２０１により計算された結果を受け取る入力Ｓ（−１）を備えている。すなわち、フィルタ２０２は１６のデータからの結果を計算し、フィルタ２０３は２４のデータからの結果を計算し、と続いていく。したがって、フィルタ２０８は６４のデータからの結果を計算する。レジスタ２１１乃至２１７は、フィルタ２０１乃至２０８が正確に直列配置されていることを確認する機能をもつ。
【０００８】
こうしたフィルタの欠点は、固定数のタップを備えた多相フィルタリングしか実行できないことにある。というのは、図２のフィルタ２０１乃至２０８が直列配置されると、たとえば、５０タップ型多相フィルタリングを実行することはもはや不可能なためである。
【０００９】
しかし、現在の映像処理システムには、特にテレビで多数の映像フォーマットが使用されているという理由から、多数の多相フィルタリングが必要とされる。その結果、上記の特許で教示されたことを使用するとしても、必要とされる多相フィルタリングの種類と同数の多相フィルタを上記回路に備えなければならない。こうした解決法は、特に回路を占めるシリコン表面積が広くなる理由から、多くの欠点を有する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、表面積が小さく、様々な種類の多相フィルタリングを実行可能な処理回路を提案することにある。
【課題を解決するための手段】
【００１１】
冒頭の段落で限定されたように本発明の処理回路は、機能装置が  
メモリ装置から到来するデータと係数を並列に受信し、前記データと係数から結果を計算して、それらの結果をメモリ装置に供給することが可能なことを特徴とする。
【００１２】
本発明によると、機能装置により処理されるデータは直接、メモリ装置により送られる。複数の機能装置はメモリ装置を介して情報を交換する。したがって、これらの機能装置は互いに物理的には接続されておらず、このことにより、適切に処理回路をプログラムすることで多種類の多相フィルタリングを実行可能になる。
【００１３】
たとえば、処理回路は、それぞれが２タップ型多相フィルタリングを実行する１０の機能装置を含むことが可能である。この場合には、以下により詳細に説明されるが、２タップ型多相フィルタリング、４タップ型多相フィルタリング、と続き、最高２０タップ型多相フィルタリングを実行することが可能になる。例えば、１０タップ型多相フィルタリングでは、５つの機能装置が２つのデータから複数の中間結果を計算して、これらの中間結果はメモリ装置に送られ、次いで、加算されて、最終結果が得られる。
【００１４】
利点としては、少なくとも１つの機能装置は、直接モードおよび転置モードにより機能することができ、処理回路が前記機能装置の機能モードを制御する制御手段を含んでいることがある。
【００１５】
このため、同じ処理回路で、直接または転置モードで多相フィルタリングを実行することができ、これにより、回路の表面積をあまり増やすことなく、この処理回路により実行可能な多相フィルタリングの種類を増やせる。
【００１６】
好ましいこととしては、少なくとも１つの機能装置はさらに、メモリ装置から到来する２つのデータを用いて乗算累積を実行可能なことである。このため、こうした回路の処理能力が一層増大することになる。
【００１７】
この処理回路は１つの多相フィルタリングと１つまたは複数の乗算累積演算を同時に実行可能である。これが可能なのは本回路の柔軟性が大きいためである。というのは、メモリ装置によりデータが機能装置に送られて、各機能装置は互いから独立し、その結果、機能装置は互いに異なるタスクを実行可能なためである。
【００１８】
利点としては、処理回路は、メモリ装置と少なくとも１つの機能装置の間でデータ、係数および結果を転送可能なクロスバーを含んでいることがある。
【００１９】
こうしたクロスバーは、メモリ装置と上記の複数の機能装置の間でのデータの並列高速通信ならびにこうした通信の良好な管理を保証するものである。
【００２０】
本発明は、図示された実施例を参照しながら以下に説明されるが、これらの実施例が本発明を制限するものではない。
【発明を実施するための最良の形態】
【００２１】
図３は、本発明による処理回路を示している。この回路は、データ記憶装置３０１と、係数記憶装置３０２と、読取りクロスバー３０３と、第１機能装置３０４と、第２機能装置３０５と、第３機能装置３０６と、書込みクロスバー３０７と、結果記憶装置３０８とから構成される。
【００２２】
データ記憶装置３０１と、係数記憶装置３０２と、結果記憶装置３０８とがメモリ装置を形成している。読取りクロスバー３０３と、書込みクロスバー３０７とがクロスバーを形成している。
【００２３】
メモリ装置は、単一の物理体、たとえば、データ、係数および結果を記憶可能なレジスタバンクを含むことができる。クロスバーは単一物理体から構成することも可能である。
【００２４】
第１機能装置３０４は２タップ型多相フィルタリングを、第２機能装置３０５は４タップ型多相フィルタリングを、第３機能装置３０６は２タップ型多相フィルタリングを、それぞれ実行する。機能装置は、１クロックサイクルで、データ記憶装置３０１から到来するデータを受け取ることができる。このデータは、たとえば、クロミナンス値などの入力映像の画素値に相当する。
【００２５】
図３の処理回路で、４タップ型多相フィルタリングの実行が求められていると仮定する。
【００２６】
第１の解決法は、第２機能装置３０５だけを使用する。処理されるデータならびに係数はこの機能装置に送られる。この機能装置は、従来技術と同じようにデータと係数を処理して、たとえば、出力映像の画素値に相当する結果を供給する。読取りクロスバー３０３は、図３には図示されてないが、制御システムにより制御された複数のマルチプレクサを備えている。この読取りクロスバー３０３は、メモリ装置から到来するデータと係数を第２機能装置３０５に向けるものである。
【００２７】
第２解決法は、第１機能装置３０４と第３機能装置３０６を使用する。図４ａに示すように、出力映像の５つの画素値Ｐ１乃至Ｐ５があり、ｃ１１乃至ｃ１４、ｃ２１乃至ｃ２４、と続く係数と直接多相フィルタリングを使用して出力映像の７つの画素値Ｐ’１乃至Ｐ’７を計算することが求められることを仮定する。値Ｐ’１乃至Ｐ’７は以下のように定義される。
Ｐ’１＝ｃ１１＊Ｐ１＋ｃ１２＊Ｐ２＋ｃ１３＊Ｐ３＋ｃ１４＊Ｐ４
Ｐ’２＝ｃ２１＊Ｐ１＋ｃ２２＊Ｐ２＋ｃ２３＊Ｐ３＋ｃ２４＊Ｐ４
Ｐ’３＝ｃ３１＊Ｐ１＋ｃ３２＊Ｐ２＋ｃ３３＊Ｐ３＋ｃ３４＊Ｐ４
Ｐ’４＝ｃ４１＊Ｐ１＋ｃ４２＊Ｐ２＋ｃ４３＊Ｐ３＋ｃ４４＊Ｐ４
Ｐ’５＝ｃ５１＊Ｐ１＋ｃ５２＊Ｐ２＋ｃ５３＊Ｐ３＋ｃ５４＊Ｐ５
Ｐ’６＝ｃ６１＊Ｐ１＋ｃ６２＊Ｐ２＋ｃ６３＊Ｐ３＋ｃ６４＊Ｐ４
Ｐ’７＝ｃ７１＊Ｐ２＋ｃ７２＊Ｐ３＋ｃ７３＊Ｐ４＋ｃ７４＊Ｐ５
【００２８】
第１クロックサイクル中に、値Ｐ１は、直接２タップ多相フィルタリングを実行可能な第１機能装置３０４に送られ、値Ｐ３は、直接２タップ多相フィルタリングを実行可能な第３機能装置３０６に送られて、係数ｃ１１とｃ１２は、第１機能装置３０４に送られ、係数ｃ１３とｃ１４は、第３機能装置３０６に送られる。第２クロックサイクル中に、値Ｐ２は、第１機能装置３０４に送られ、値Ｐ４は、第３機能装置３０６に送られる。
【００２９】
次いで、第１機能装置３０４は、第１中間結果ｃ１１＊Ｐ１＋ｃ１２＊Ｐ２を計算し、第３機能装置３０６は、第２中間結果ｃ１３＊Ｐ３＋ｃ１４＊Ｐ４を計算する。これらの中間結果は、書込みクロスバー３０７により結果記憶装置３０８に送られる。ひとたびメモリ装置に記憶された後、これらの中間結果は、図３に示されてない加算器により、加算されて、値Ｐ’１となる。
【００３０】
次のクロックサイクルで、係数ｃ２１とｃ２２は、第１機能装置３０４に送られ、係数ｃ２３とｃ２４は、第３機能装置３０６に送られる。次いで、第１機能装置３０４は中間結果ｃ２１＊Ｐ１＋ｃ２２＊Ｐ２を計算して、第３機能装置３０６は他の中間結果ｃ２３＊Ｐ３＋ｃ２４＊Ｐ４を計算する。これらの中間結果は、書込みクロスバー３０７により、結果記憶装置３０８に送られる。
【００３１】
値Ｐ’３乃至Ｐ’６を計算するのにも同様の処理を実行する。
【００３２】
ｃ６１＊Ｐ１＋ｃ６２＊Ｐ２およびｃ６３＊Ｐ３＋ｃ６４＊Ｐ４の計算の後のクロックサイクルで、値Ｐ３は、第１機能装置３０４に送られ、値Ｐ５は、第３機能装置３０６に送られ、係数ｃ７１とｃ７２は、第１機能装置３０４に送られ、係数ｃ７３とｃ７４は、第３機能装置３０６に送られる。次いで、第１機能装置３０４は、中間結果ｃ７１＊Ｐ２＋ｃ７２＊Ｐ３を計算し、第３機能装置３０６は他の中間結果ｃ７３＊Ｐ４＋ｃ７４＊Ｐ５を計算する。これらの中間結果は、書込みクロスバー３０７により、結果記憶装置３０８に送られる。
【００３３】
図３の処理回路により６タップ型多相フィルタリングの実行が求められている場合には、第１機能装置３０４と第２機能装置３０５、または第２機能装置３０５と第３機能装置３０６を使用することが可能である。
【００３４】
８タップ型多相フィルタリングの実行が求められている場合、３つの機能装置３０４乃至３０６が使用される。
【００３５】
図３の処理回路により、２タップ型多相フィルタリングと６タップ型多相フィルタリングを並列に実行したり、または２つの並列な４タップ型多相フィルタリングを実行することが可能になる。
【００３６】
結果として、本発明による処理回路は、従来技術で必要とされる表面積程度で、いくつかの種類の多相フィルタリングを実行できる。というのは、図４ａ、４ｂにより詳細に示されることになるが、機能装置が、表面積に関して従来技術のそれとほぼ同等なためである。
【００３７】
上記の例は直接多相フィルタリングに当てはまる。本発明による処理回路を用いれば、転置多相フィルタリングを実行可能な機能装置が利用できる場合には転置多相フィルタリングを実行可能である。
【００３８】
図４ｂに示すように、入力映像の５つの画素値Ｐ１乃至Ｐ５があり、係数ｃ１１乃至ｃ１４およびｃ２１乃至ｃ２４ならびに転置多相フィルタリングを使用して、出力映像の２つの画素値Ｐ”１およびＰ”２を計算することが求められていると仮定すると、値Ｐ”１とＰ”２は以下のように定義される。
Ｐ”１＝ｃ１１＊Ｐ１＋ｃ１２＊Ｐ２＋ｃ１３＊Ｐ３＋ｃ１４＊Ｐ４
Ｐ”２＝ｃ２１＊Ｐ２＋ｃ２２＊Ｐ３＋ｃ２３＊Ｐ４＋ｃ２４＊Ｐ５
【００３９】
第１クロックサイクル中に、値Ｐ１は、転置２タップ型多相フィルタリングを実行可能な第１機能装置３０４に送られ、値Ｐ３は、転置２タップ型多相フィルタリングを実行可能な第３機能装置３０６に送られ、係数ｃ１１と０は、第１機能装置３０４に送られ、係数ｃ１３と０は、第３機能装置３０６に送られる。次いで、値ｃ１１＊Ｐ１が計算され、第１機能装置３０４のレジスタに記憶される。同様にして、値ｃ１３＊Ｐ３が計算されて第３機能装置３０６のレジスタに記憶される。
【００４０】
第２クロックサイクル中に、値Ｐ２は、第１機能装置３０４に送られ、値Ｐ４は第３機能装置３０６に送られ、係数ｃ２１とｃ１２は第１機能装置３０４に送られ、係数ｃ２３とｃ１４は第３機能装置３０６に送られる。次いで、第１機能装置３０４は値ｃ１１＊Ｐ１＋ｃ１２＊Ｐ２を計算し、第３機能装置３０６は値ｃ１３＊Ｐ３＋ｃ１４＊Ｐ４を計算する。これらの値は結果記憶装置３０８に送られる。
【００４１】
第３クロックサイクル中に、値Ｐ３は第１機能装置３０４に送られ、値Ｐ５は第３機能装置３０６に送られ、係数０とｃ２２は第１機能装置３０４に送られ、係数０とｃ２４は第３機能装置３０６に送られる。次いで、第１機能装置３０４は値ｃ２１＊Ｐ２＋ｃ２２＊Ｐ３を計算し、第３機能装置３０６は値ｃ２３＊Ｐ４＋ｃ２４＊Ｐ５を計算する。これらの値は結果記憶装置３０８に送られる。
【００４２】
したがって、本発明による処理回路は、フィルタリングの初期化にかかる時間を短められることが理解できる。というのは、図４ｂに示すように５つの画素値を用いて転置多相フィルタリングを実行するためには、従来技術の処理回路では５クロックサイクルが必要だったが、本発明による回路ではこのフィルタリングを初期化するのにわずか３クロックサイクルしか必要とされない。
【００４３】
図５は、本発明による処理回路で使用可能な機能装置、たとえば、第１機能装置３０４を示している。この機能装置は、４つのレジスタ５０１乃至５０４と、６つのマルチプレクサ５１１乃至５１６と、２つの乗算器５２１、５２２と、１つの加算器５３１とから構成されている。
【００４４】
この機能装置は、直接モードおよび転置モードに応じて機能する。この機能装置が直接モードで機能する場合、図４ａ、４ｂに示してないが、制御回路により制御されるマルチプレクサ５１１乃至５１４が、実線で示された経路を辿ったデータを選択する。この機能装置が転置モードで機能する場合、マルチプレクサ５１１乃至５１４が点線で示された経路を辿ったデータを選択する。
【００４５】
第１機能装置３０４と第３機能装置３０６が直接４タップ型多相フィルタリングを実行するのに使用されている場合の図３に関する記載に詳細に示された例を取り上げてみる。第１クロックサイクルでは、値Ｐ１はレジスタ５０１に送られ、値ｃ１２はマルチプレクサ５２１に送られ、係数ｃ１１は乗算器５２２に送られる。第２クロックサイクルでは、値Ｐ２はレジスタ５０１に送られる。次いで、値Ｐ１はレジスタ５０２に送られる。というのは、各クロックサイクルで、レジスタにあるデータがこのレジスタから出ていくように各レジスタが設計されているためである。次に、乗算器５２１は値ｃ１２＊Ｐ２を計算し、乗算器５２２は値ｃ１１＊Ｐ１を計算する。さらに、加算器５３１が値ｃ１２＊Ｐ２＋ｃ１１＊Ｐ１を計算し、その値は結果記憶装置３０８に送られる。
【００４６】
以下のクロックサイクルでは、係数ｃ１１、ｃ１２は係数ｃ２１、ｃ２２と置換される。値Ｐ２が、マルチプレクサ５１５により、レジスタ５０１に再度入力される。同様に、値Ｐ１が、マルチプレクサ５１６により、レジスタ５０２に再度入力される。さらに、機能装置は値ｃ２２＊Ｐ２＋ｃ２１＊Ｐ１を計算する。Ｐ”３乃至Ｐ’６を計算するために同じ処理が行われる。
【００４７】
Ｐ’７の計算のために、値Ｐ３がレジスタ５０１に送られると、値Ｐ２はレジスタ５０２に送られる。次いで、乗算器５２１と５２２が値ｃ７２＊Ｐ３とｃ７１＊Ｐ２を計算し、加算器５３１が値ｃ７１＊Ｐ２＋ｃ７２＊Ｐ３を計算し、この値は結果記憶装置３０８に送られる。
【００４８】
第１機能装置３０４と第３機能装置３０６が転置４タップ多相フィルタリングを実行するために使用されている場合の図３の記載に詳述された例を取り上げる。
【００４９】
第１クロックサイクルでは、値Ｐ１が乗算器５２１と５２２に送られ、係数ｃ１１が乗算器５２１に送られ、ゼロ係数が乗算器５２２に送られる。値ｃ１１＊Ｐ１が計算されレジスタ５０３に記憶される。
【００５０】
第２クロックサイクルでは、値Ｐ２が乗算器５２１と５２２に送られ、係数ｃ２１が乗算器５２１に送られ、係数ｃ１２が乗算器５２２に送られる。次いで、値ｃ２１＊Ｐ２が計算されてレジスタ５０３に記憶されるが、加算器５３１が値ｃ１１＊Ｐ１＋ｃ１２＊Ｐ２を計算する。第３クロックサイクルで、この値はレジスタ５０４に送られ、第３クロックサイクルで結果記憶装置３０８に送られる。
【００５１】
第３クロックサイクルでは、値Ｐ３が乗算器５２１と５２２に送られ、係数ｃ２１が乗算器５２２に送られ、ゼロ係数が乗算器５２１に送られる。次に、値ｃ２２＊Ｐ３＋ｃ２１＊Ｐ２が計算され、レジスタ５０４に記憶され、その後、次のクロックサイクルで結果記憶装置３０８に送られる。
【００５２】
図６は、本発明による処理回路で使用可能な他の機能装置を示す。この型の機能装置は、図５に関する記載ですでに参照された要素に加えて、追加マルチプレクサ５１７をさらに備えている。この機能装置は、直接２タップ型多相フィルタリングおよび転置２タップ型多相フィルタリングと共に、図３のデータ記憶装置３０１に記憶されたデータの乗算累積を実行可能である。
【００５３】
機能装置が乗算累積を実行する必要があるときには、マルチプレクサ５１１乃至５１４は、図６に示されてない制御回路により制御されて、実線で示された経路に辿ったデータを選択する。ｃ２で示された入力は、機能装置が多相フィルタリングを実行するときに係数を受け取るものであるが、ここでは、データ記憶装置３０１に記憶されたデータを受け取る。これは、読取りクロスバー３０３により可能であり、これにより、データ記憶装置３０１から機能装置の任意の入力にデータを送ることが可能である。
【００５４】
例えば、４つのデータＰ１乃至Ｐ４から値Ｐ１＊Ｐ２＋Ｐ３＊Ｐ４を計算することが求められると仮定する。第１クロックサイクル中に、データＰ１がＰで示された入力に送られ、データＰ２がｃ２で示された入力端子に送られる。次いで、値Ｐ１＊Ｐ２が乗算器５２１により計算されて、レジスタ５０３に記憶される。第２クロックサイクル中に、値Ｐ１＊Ｐ２がレジスタ５０４に送られて、データＰ３がＰで示された入力端子に送られ、データＰ４がｃ２で示された入力端子に送られる。さらに、値Ｐ３＊Ｐ４が乗算器５２１により計算され、レジスタ５０３に記憶される。第３クロックサイクル中に、加算器５３１が値Ｐ１＊Ｐ２とＰ３＊Ｐ４の間で加算を実行し、この加算の結果をレジスタ５０４に記憶され、その後のクロックサイクルで結果記憶装置３０８に送られることになる。
【００５５】
この型の乗算累積は、たとえば、行列の乗算または重畳フィルタリングを実行するのに使用される。
【００５６】
この型の機能装置は、様々な種類のフィルタリングを実行可能である。この型の機能装置が本発明による回路に集積されると、この機能装置は、他の機能装置とは独立して、様々な処理を実行可能である。たとえば、図３の機能装置３０４乃至３０６が図６に示された型である場合には、図３の処理回路で、６タップ型多相フィルタリングと乗算累積を同時に実行したり、直接４タップ型多相フィルタリングと転置４タップ型多相フィルタリングを同時に実行したり、または直接２タップ型多相フィルタリング、転置４タップ型多相フィルタリングおよび乗算累積を同時に実行することができる。
【００５７】
当然のことながら、本発明による処理回路の柔軟性が高いので、機能装置の数と型に応じて、多数の同時処理が考えられる。
【００５８】
図３に示したもののような回路は、映像処理システムに使用可能であり、画素値を計算して画面上にこれらの画素を表示するよう意図されている。この型の映像処理システムは、たとえば、復号器や、テレビの受像機の復号装置や、テレビや、中央コンピュータ装置や、コンピュータの画面に統合可能である。この型の映像処理システムは、少なくとも１つの映像を表す複数の信号を送れる１つの送信器と、送信ネットワークと、前記信号を受け取れる受信器を少なくとも備えた通信ネットワークで使用可能である。
【００５９】
動詞「comprise（含む、構成する、成る、備える）」とその活用形は広く解釈すべきであり、すなわち、前記動詞の後に並べられた要素以外の要素だけでなく、前記動詞の後にすでに並べられ不定冠詞「ａ」または「ｏｎｅ」が前に配置された複数の要素の存在を排除すべきではない。
【図面の簡単な説明】
【００６０】
【図１】従来技術による８タップ型多相フィルタを示す。
【図２】図１の複数のフィルタを使用する従来技術による６４タップ型多相フィルタを示す。
【図３】本発明による処理回路を示す。
【図４ａ】直接モードでのフィルタリング用の入出力画素を示す。
【図４ｂ】転置モードでのフィルタリング用の入出力画素を示す。
【図５】図３の処理回路で使用可能な機能装置を示す。
【図６】図３の処理回路に使用可能な他の機能装置を示す。
【図１】
2005535202.tif 000003
【図２】
2005535202.tif 000004
【図３】
2005535202.tif 000005
2005535202.tif 000006
【図５】
2005535202.tif 000007
【図６】
2005535202.tif 000008
【国際調査報告】
2005535202.tif 000009
2005535202.tif 000010
2005535202.tif 000011