(57)【要約】２次元ピラミッド・フィルタ・アーキテクチャの実施形態について記載する。【特許請求の範囲】
【請求項１】
次数２Ｎ−１の２次元ピラミッド・フィルタ・アーキテクチャを含み、Ｎは５より大きい正の整数であって、
前記次数２Ｎ−１の２次元ピラミッド・フィルタ・アーキテクチャが、動作中にそれぞれのクロック・サイクルで、少なくとも
次数２Ｎ−１の１４個の１次元ピラミッド・フィルタによって生成された出力信号に対応するピラミッド・フィルタリング済み出力信号と、
４つの２次元ピラミッド・フィルタ、または、次数［２（Ｎ−１）−１］の信号サンプル行列を使用する次数［２（Ｎ−１）−１］の１つの２次元ピラミッド・フィルタのいずれかによって生成された、出力信号に対応するピラミッド・フィルタリング済み出力信号とを生成可能であり、
前記２次元ピラミッド・フィルタ・アーキテクチャ内のそれぞれの出力信号が、前記２次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルで合計される集積回路。
【請求項２】
Ｎが６であって、
前記次数１１の２次元ピラミッド・フィルタ・アーキテクチャが、動作中に、それぞれのクロック・サイクルで、４つの２次元ピラミッド・フィルタ、または、４つの信号サンプル行列Ｐ9×9i−1，j−1、Ｐ9×9i−1，j＋1、Ｐ9×9i＋1，j−1、Ｐ9×9i＋1，j＋1を使用する次数９の１つの２次元ピラミッドのいずれかによって生成された、出力信号に対応するピラミッド・フィルタリング済み出力信号を生成することが可能であり、ピラミッド・フィルタリング済み出力信号が複数の１次元ピラミッド・フィルタによって生成される請求項１に記載の集積回路。
【請求項３】
前記１次元ピラミッド・フィルタが、スケーラブルな縦続乗算器なし演算ユニットのシーケンスを含み、前記演算ユニットの各々が異なる次数のピラミッド・フィルタリング済み出力信号サンプル・ストリームを生成可能である請求項２に記載の集積回路。
【請求項４】
前記１次元ピラミッド・フィルタが１次元乗算器なしピラミッド・フィルタ以外を含む請求項２に記載の集積回路。
【請求項５】
前記次数１１の２次元ピラミッド・フィルタ・アーキテクチャが、動作中に、それぞれのクロック・サイクルで、４つの２次元ピラミッド・フィルタ、または、４つの信号サンプル行列Ｐ9×9i−1，j−1、Ｐ9×9i−1，j＋1、Ｐ9×9i＋1，j−1、Ｐ9×9i＋1，j＋1を使用する次数７の１つの２次元ピラミッドのいずれかによって生成された、出力信号に対応するピラミッド・フィルタリング済み出力信号を生成することが可能であり、複数の１次元ピラミッド・フィルタによって生成されるピラミッド・フィルタリング済み出力信号が、次数９の８つの１次元ピラミッド・フィルタによって生成される請求項２に記載の集積回路。
【請求項６】
次数９の８つの１次元ピラミッド・フィルタのうち、４つが行方向、４つが列方向に適用される請求項５に記載の集積回路。
【請求項７】
前記次数１１の２次元ピラミッド・フィルタ・アーキテクチャが、動作中に、それぞれのクロック・サイクルで、次数９の４つの２次元ピラミッド・フィルタによって生成された出力信号に対応するピラミッド・フィルタリング済み出力信号を生成することが可能であり、複数の１次元ピラミッド・フィルタによって生成されるピラミッド・フィルタリング済み出力信号が、次数９の８つの１次元乗算器なしピラミッド・フィルタによって生成される請求項５に記載の集積回路。
【請求項８】
次数９の８つの１次元ピラミッド・フィルタのうち、４つが行方向、４つが列方向に適用される請求項７に記載の集積回路。
【請求項９】
前記次数１１の２次元ピラミッド・フィルタ・アーキテクチャが、動作中に、それぞれのクロック・サイクルで、次数９の４つの２次元ピラミッド・フィルタによって生成された出力信号に対応するピラミッド・フィルタリング済み出力信号を生成することが可能であり、複数の１次元ピラミッド・フィルタによって生成されるピラミッド・フィルタリング済み出力信号が、１次元乗算器なしピラミッド・フィルタ以外によって生成される請求項２に記載の集積回路。
【請求項１０】
Ｎが６であって、
前記次数１１の２次元ピラミッド・フィルタ・アーキテクチャが、動作中に、それぞれのクロック・サイクルで、少なくとも
次数９の４つの２次元ピラミッド・フィルタによって生成される出力信号を生成することが可能である請求項１に記載の集積回路。
【請求項１１】
前記次数１１の２次元ピラミッド・フィルタ・アーキテクチャが、動作中に、それぞれのクロック・サイクルで、次数９の４つの２次元ピラミッド・フィルタによって生成された出力信号に対応するピラミッド・フィルタリング済み出力信号を生成することが可能であり、ピラミッド・フィルタリング済み出力信号が、４つの２次元ピラミッド・フィルタ以外の１つ以上の２次元ピラミッド・フィルタによって生成される請求項１に記載の集積回路。
【請求項１２】
次数２Ｎ−１の２次元ピラミッド・フィルタ・アーキテクチャを使用してイメージをフィルタリングする方法であって、Ｎは５より大きい正の整数であり、前記方法が、
前記２次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルで
次数２Ｎ−１の１４個の１次元ピラミッド・フィルタによって生成された出力信号に対応するピラミッド・フィルタリング済み出力信号と、
４つの２次元ピラミッド・フィルタ、または、次数［２（Ｎ−１）−１］の信号サンプル行列を使用する次数［２（Ｎ−１）−１］の１つの２次元ピラミッド・フィルタのいずれかによって生成された、出力信号に対応するピラミッド・フィルタリング済み出力信号とを、合計することを含む方法。
【請求項１３】
Ｎが６であって、
４つの２次元ピラミッド・フィルタ、または、次数［２（Ｎ−１）−１］の信号サンプル行列を使用する次数［２（Ｎ−１）−１］の１つの２次元ピラミッド・フィルタのいずれかによって生成された、出力信号に対応するピラミッド・フィルタリング済み出力信号が、次数９の４つの２次元ピラミッド・フィルタによって生成された出力信号を含む請求項１２に記載の方法。
【請求項１４】
Ｎが６であって、
４つの２次元ピラミッド・フィルタ、または、４つの信号サンプル行列Ｐ9×9i−1，j−1、Ｐ9×9i−1，j＋1、Ｐ9×9i＋1，j−1、Ｐ9×9i＋1，j＋1を使用する次数９の１つの２次元ピラミッド・フィルタのいずれかによって生成された、出力信号に対応するピラミッド・フィルタリング済み出力信号が、複数の１次元ピラミッド・フィルタによって生成されたピラミッド・フィルタリング済み出力信号を含む請求項１２に記載の方法。
【請求項１５】
前記１次元ピラミッド・フィルタが、スケーラブルな縦続乗算器なし演算ユニットのシーケンスを含み、前記演算ユニットの各々が異なる次数のピラミッド・フィルタリング済み出力信号サンプル・ストリームを生成可能である請求項１４に記載の方法。
【請求項１６】
記憶媒体を含む製品であって、前記記憶媒体がその上に命令を格納しており、この命令が実行されると、結果として、Ｎが５より大きい正の整数である次数２Ｎ−１の２次元ピラミッド・フィルタ・アーキテクチャを使用して、
前記２次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルで
次数２Ｎ−１の１４個の１次元ピラミッド・フィルタによって生成された出力信号に対応するピラミッド・フィルタリング済み出力信号と、
４つの２次元ピラミッド・フィルタ、または、次数［２（Ｎ−１）−１］の信号サンプル行列を使用する次数［２（Ｎ−１）−１］の１つの２次元ピラミッド・フィルタのいずれかによって生成された、出力信号に対応するピラミッド・フィルタリング済み出力信号とを、合計することにより、
イメージをフィルタリングすることになる製品。
【請求項１７】
Ｎが６であって、
４つの２次元ピラミッド・フィルタ、または、次数［２（Ｎ−１）−１］の信号サンプル行列を使用する次数［２（Ｎ−１）−１］の１つの２次元ピラミッド・フィルタのいずれかによって生成された、出力信号に対応するピラミッド・フィルタリング済み出力信号が、次数９の４つの２次元ピラミッド・フィルタによって生成された出力信号を含む請求項１６に記載の製品。
【請求項１８】
Ｎが６であって、
４つの２次元ピラミッド・フィルタ、または、４つの信号サンプル行列Ｐ9×9i−1，j−1、Ｐ9×9i−1，j＋1、Ｐ9×9i＋1，j−1、Ｐ9×9i＋1，j＋1を使用する次数９の１つの２次元ピラミッドのいずれかによって生成された、出力信号に対応するピラミッド・フィルタリング済み出力信号が、複数の１次元ピラミッド・フィルタによって生成されたピラミッド・フィルタリング済み出力信号を含む請求項１６に記載の製品。
【請求項１９】
前記１次元ピラミッド・フィルタが、スケーラブルな縦続乗算器なし演算ユニットのシーケンスを含み、前記演算ユニットの各々が異なる次数のピラミッド・フィルタリング済み出力信号サンプル・ストリームを生成可能である請求項１８に記載の製品。
【請求項２０】
スキャンされたカラー・イメージをフィルタリングするためのイメージ処理ユニットを含むイメージ処理システムであって、
前記イメージ処理ユニットが、少なくとも１つの２次元ピラミッド・フィルタ・アーキテクチャを含み、
前記少なくとも１つの２次元ピラミッド・フィルタ・アーキテクチャが、
次数２Ｎ−１の２次元ピラミッド・フィルタ・アーキテクチャを含み、Ｎは５より大きい正の整数であって、
前記次数２Ｎ−１の２次元ピラミッド・フィルタ・アーキテクチャが、動作中にそれぞれのクロック・サイクルで、少なくとも
次数２Ｎ−１の１４個の１次元ピラミッド・フィルタによって生成された出力信号に対応するピラミッド・フィルタリング済み出力信号と、
４つの２次元ピラミッド・フィルタ、または、次数［２（Ｎ−１）−１］の信号サンプル行列を使用する次数［２（Ｎ−１）−１］の１つの２次元ピラミッド・フィルタのいずれかによって生成された、出力信号に対応するピラミッド・フィルタリング済み出力信号とを生成可能であり、
前記２次元ピラミッド・フィルタ・アーキテクチャ内のそれぞれの出力信号が、前記２次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルで合計されるシステム。
【請求項２１】
Ｎが６であって、
４つの２次元ピラミッド・フィルタ、または、次数［２（Ｎ−１）−１］の信号サンプル行列を使用する次数［２（Ｎ−１）−１］の１つの２次元ピラミッド・フィルタのいずれかによって生成された、出力信号に対応するピラミッド・フィルタリング済み出力信号が、次数９の４つの２次元ピラミッド・フィルタによって生成された出力信号を含む請求項２０に記載のシステム。
【請求項２２】
Ｎが６であって、
４つの２次元ピラミッド・フィルタ、または、４つの信号サンプル行列Ｐ9×9i−1，j−1、Ｐ9×9i−1，j＋1、Ｐ9×9i＋1，j−1、Ｐ9×9i＋1，j＋1を使用する次数７の１つの２次元ピラミッドのいずれかによって生成された、出力信号に対応するピラミッド・フィルタリング済み出力信号が、複数の１次元ピラミッド・フィルタによって生成されたピラミッド・フィルタリング済み出力信号を含む請求項２０に記載のシステム。
【請求項２３】
前記１次元ピラミッド・フィルタが、スケーラブルな縦続乗算器なし演算ユニットのシーケンスを含み、前記演算ユニットの各々が異なる次数のピラミッド・フィルタリング済み出力信号サンプル・ストリームを生成可能である請求項２２に記載のシステム。
【発明の詳細な説明】
【関連出願】
【０００１】
（関連出願）
本特許出願は、本件で請求した主題の譲受人に譲渡され、参照によりすべて本明細書に組み込まれた、２００１年１月３日出願のＴｉｎｋｕ  Ａｃｈａｒｙａによる「Ｍｕｌｔｉｐｌｉｅｒｌｅｓｓ  Ｐｙｒａｍｉｄ  Ｆｉｌｔｅｒ」という名称の米国特許出願第０９／７５４６８４号；２００１年３月２６日出願のＴｉｎｋｕ  Ａｃｈａｒｙａによる「Ｔｗｏ−Ｄｉｍｅｎｓｉｏｎａｌ  Ｐｙｒａｍｉｄ  Ｆｉｌｔｅｒ  Ａｒｃｈｉｔｅｃｔｕｒｅ」という名称の米国特許出願第０９／８１７７１１号（代理人整理番号０４２３９０．Ｐ１１２７５）；２００１年３月２８日出願のＴｉｎｋｕ  Ａｃｈａｒｙａによる「Ｐｙｒａｍｉｄ  Ｆｉｌｔｅｒ」という名称の米国特許出願第０９／８２０１０８号（代理人整理番号０４２３９０．Ｐ１１２１１）；２００１年３月３０日出願のＴｉｎｋｕ  Ａｃｈａｒｙａによる「Ｔｗｏ−Ｄｉｍｅｎｓｉｏｎａｌ  Ｐｙｒａｍｉｄ  Ｆｉｌｔｅｒ  Ａｒｃｈｉｔｅｃｔｕｒｅ」という名称の米国特許出願第０９／８２３２１２号（代理人整理番号０４２３９０．Ｐ１１２７６）；２００１年３月３０日出願のＴｉｎｋｕ  Ａｃｈａｒｙａによる「Ｔｗｏ−Ｄｉｍｅｎｓｉｏｎａｌ  Ｐｙｒａｍｉｄ  Ｆｉｌｔｅｒ  Ａｒｃｈｉｔｅｃｔｕｒｅ」という名称の米国特許出願第０９／８２３３９０号（代理人整理番号０４２３９０．Ｐ１１２７７）に関する。
【技術分野】
【０００２】
本発明は、ピラミッド・フィルタに関する。
【背景技術】
【０００３】
イメージ処理においては、スキャンされたカラー・イメージなどのイメージを、２つまたはそれ以上の別々のイメージ表現に分解することが好ましい場合が多い。たとえば、カラーまたはグレイ・スケールのドキュメント・イメージは、時折、典型的な写真複写機またはスキャナ・デバイスで適用される場合、強調、圧縮などの効率的なイメージ処理オペレーションのために背景および前景イメージに分解される。このような状況では、このオペレーションはデスクリーニング・オペレーションと呼ばれることが多い。このデスクリーニングは、元のスキャンされたイメージに存在するであろうハーフトーン・パターンを除去するために適用されることもある。たとえば、これらのハーフトーン・パターンは、適切に除去されないと、人間の目に不快なアーティファクトを生じさせる場合がある。この分解またはデスクリーニングのための従来の方法は、カラー・イメージをぼかすためにフィルタリングすることである。こうしてぼかされた結果は、分解するためにイメージをどの程度ぼかしたり鮮明にしたりするかを決定する際の支援として使用される。典型的には、このぼかしは「対称ピラミッド」フィルタを使用して達成することができる。対称ピラミッド有限インパルス応答（ＦＩＲ）フィルタがよく知られている。
【０００４】
ただし、このイメージ処理技法の欠点の１つは、この技法を前述のように適用する際、複数のぼかされたイメージを生成するためにサイズの異なるいくつかのピラミッド・フィルタが並列に適用されると、複雑さが何倍にも増すことである。この複数のピラミッド・フィルタリング方法のための力まかせの方法が、図１に示されたような複数のＦＩＲフィルタを並列に使用するものである。こうした方法は、単一のソース・イメージから異なるぼかされたイメージを並列に生成するために、高速「対称ピラミッド・フィルタリング」アーキテクチャの設計および実施が望ましいことを実証している。
【０００５】
図１で各ＦＩＲブロックについて括弧内に与えられた数は、対応する長さのピラミッド・フィルタを表す。たとえば、（１，２，１）は、次数または長さが３の対称ピラミッド有限インパルス応答（ＦＩＲ）フィルタのフィルタ係数である。同様に、（１，２，３，２，１）は次数５のＦＩＲピラミッド・フィルタの係数である、（１，２，３，４，３，２，１）は次数７のＦＩＲピラミッド・フィルタの係数である、（１，２，３，４，５，４，３，２，１）は次数９のＦＩＲピラミッド・フィルタの係数である、（１，２，３，４，５，６，５，４，３，２，１）は次数１１のＦＩＲピラミッド・フィルタの係数である、という具合である。
【０００６】
残念ながら、図１で実証された方法には欠点がある。たとえば、計算が冗長であることから効率が悪い場合がある。同様に、ＦＩＲの実施には乗算器回路が使用される。シフティングまたは加算回路などを使用して、乗算器の使用を減らすかまたは避けるための実施があるが、その結果クロッキングが増加し、回路のスループットが低下してしまう場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、ピラミッド・フィルタリングの実施またはアーキテクチャの改善が求められている。
【課題を解決するための手段】
【０００８】
主題は、本明細書の結論部分で具体的に指摘され、明確に請求されている。ただし、オペレーションの構成および方法の両方に関して、その目的、特徴、および付属物と共に請求された主題は、添付の図面と共に読めば、以下の詳細な説明を参照することによって、最もよく理解されよう。
【発明を実施するための最良の形態】
【０００９】
以下の詳細な説明では、請求された主題を完全に理解するために多数の特定の細部について記述している。ただし当分野の技術者であれば、記載された主題はこれらの特定の細部なしでも実施可能であることを理解されよう。その他の場合、請求された主題を不鮮明にしないように、よく知られた方法、手順、構成要素、および回路については詳細に記載していない。
【００１０】
前述のように、ピラミッド・フィルタリング、より具体的には対称ピラミッド・フィルタリングは、イメージを、たとえば背景および前景イメージなどに分解またはデスクリーニングするために、カラー・イメージまたはカラー・イメージ処理と関連して使用することができる。請求された主題の範囲はこの点で限定されるものではないが、こうした状況では、計算の複雑さまたは処理および／またはハードウェアのコストを減らすピラミッド・フィルタリング・アーキテクチャが特に望ましい。同様に、乗算器なしの実施、すなわち実施において具体的に乗算を使用しないことも通常は望ましい。なぜなら、こうした実施または実施形態が乗算器回路を使用するかまたは含むものよりも安価に実施できるからである。
【００１１】
請求の主題はこの点で限定されるものではないが、図２は、前述の２００１年１月３日出願のＴ．Ａｃｈａｒｙａによる「Ｍｕｌｔｉｐｌｉｅｒｌｅｓｓ  Ｐｙｒａｍｉｄ  Ｆｉｌｔｅｒ」という名称の米国特許出願第０９／７５４６８４号（整理番号０４２３９０．Ｐ１０７２２）でより詳細に記載されているような、１次元ピラミッド・フィルタの実施形態２００を示す図である。実施形態２００は、様々な次数を有する一連のピラミッド・フィルタまたはピラミッド・フィルタ・シーケンスに対して複数のフィルタリング済み出力信号ストリームを生成し、この出力信号ストリームが並列に生成される、統一された乗算器なし縦続対称ピラミッド・フィルタリング・アーキテクチャを含む。ただしこの特定の実施形態でも、請求された主題の範囲はこの点で限定されるものではなく、フィルタリング済み出力信号ストリームは、実施される異なる次数の各ピラミッド・フィルタに対して、あらゆるクロック・サイクルで生成される。したがってこの特定の実施形態は、計算が効率的であることに加えて、スループットの点でも良い結果を生み出す。ただし以前に示したように、この特定の実施形態は１次元ピラミッド・フィルタを実施する。
【００１２】
図２は、特有の表記法の状況で理解される。たとえば、入力ソース信号Ｘは、以下のように示すことができる。
【００１３】
【数１】
2005505027.tif 000002
【００１４】
デジタルまたは離散的信号処理では、フィルタリングを、入力信号Ｘと、この状況では有限長さのデジタル・フィルタであり本明細書では有限インパルス応答（ＦＩＲ）フィルタと呼ばれるフィルタＦとの、コンボリューション（×）として表すことができる。したがって、フィルタリング済み出力信号ストリームは、以下のように示される。（訳注：（×）は実際は下記の式のように丸の中に「×」を書き入れた記号である。）
【００１５】
【数２】
2005505027.tif 000003
【００１６】
前述のように、図２の特定の実施形態はピラミッド・フィルタを使用する。これらのフィルタは、典型的には、３、５、７、９などの奇数の長さまたは次数のデジタル・フィルタを使用して実施される。この状況では、奇数の数または次数は２Ｎ−１の形で表すことが可能であり、ここでＮはたとえば２よりも大きい正の整数である。こうしたデジタル・フィルタのいくつかの例は、以下のようになる。
【００１７】
【数３】
2005505027.tif 000004
...
FM=(1,2,3,...,N,...,3,2,1)（このコンテキストではＭ＝２Ｎ−１）
【００１８】
上記のフィルタの場合、フィルタリング済み出力信号または出力信号ストリームは、以下のように表すことができる。
Ｂ3＝Ｘ（×）Ｆ3＝（ｂ03，ｂ13，．．．，ｂi−13，ｂi3，ｂi＋13，．．．）    入力信号ＸをＦ3でフィルタリングした結果
Ｂ5＝Ｘ（×）Ｆ5＝（ｂ05，ｂ15，．．．，ｂi−15，ｂi5，ｂi＋15，．．．）    入力信号ＸをＦ5でフィルタリングした結果
Ｂ7＝Ｘ（×）Ｆ7＝（ｂ07，ｂ17，．．．，ｂi−17，ｂi7，ｂi＋17，．．．）    入力信号ＸをＦ7でフィルタリングした結果
Ｂ9＝Ｘ（×）Ｆ9＝（ｂ09，ｂ19，．．．，ｂi−19，ｂi9，ｂi＋19，．．．）    入力信号ＸをＦ9でフィルタリングした結果
Ｂ11＝Ｘ（×）Ｆ11＝（ｂ011，ｂ111，．．．，ｂi−111，ｂi11，ｂi＋111，．．．）    入力信号ＸをＦ11でフィルタリングした結果
．．．．．
ＢM＝Ｘ（×）ＦM＝（ｂ0M，ｂ1M，．．．，ｂi−1M，ｂiM，ｂi＋1M，．．．）    入力信号ＸをＦMでフィルタリングした結果
【００１９】
これらのフィルタリング済み出力信号サンプルを経験に基づいて表すための代替方法は、以下のようになる。
【００２０】
【数４】
2005505027.tif 000005
【００２１】
同様に、このコンテキストでは状態変数と呼ばれるものを導入することにより、上記の式を以下のように書き直すことができる。
ｂi3＝ｘi＋ｓi3     この式で、ｓi3＝ｘi−1＋ｘi＋ｘi＋1
ｂi5＝ｂi3＋ｓi5    この式で、ｓi5＝ｘi−2＋ｘi−1＋ｘi＋ｘi＋1＋ｘi＋2
ｂi7＝ｂi5＋ｓi7    この式で、ｓi7＝ｘi−3＋ｘi−2＋ｘi−1＋ｘi＋ｘi＋1＋ｘi＋2＋ｘi＋3
ｂi9＝ｂi7＋ｓi9    この式で、ｓi9＝ｘi−4＋ｘi−3＋ｘi−2＋ｘi−1＋ｘi＋ｘi＋1＋ｘi＋2＋ｘi＋3＋ｘi＋4
ｂi11＝ｂi9＋ｓi11  この式で、ｓi11＝ｘi−5＋ｘi−4＋ｘi−3＋ｘi−2＋ｘi−1＋ｘi＋ｘi＋1＋ｘi＋2＋ｘi＋3＋ｘi＋4＋ｘi＋5
したがって、所望のピラミッド・フィルタは、以下のように表すことができる。
Ｂ3＝Ｘ＋Ｓ3     この式で、Ｓ3＝（ｓ03，ｓ13，ｓ23，．．．，ｓi−13，ｓi3，ｓi＋13，．．．）
Ｂ5＝Ｂ3＋Ｓ5    この式で、Ｓ3＝（ｓ05，ｓ15，ｓ25，．．．，ｓi−15，ｓi5，ｓi＋15，．．．）
Ｂ7＝Ｂ5＋Ｓ7    この式で、Ｓ7＝（ｓ07，ｓ17，ｓ27，．．．，ｓi−17，ｓi7，ｓi＋17，．．．）
Ｂ9＝Ｂ7＋Ｓ9    この式で、Ｓ9＝（ｓ09，ｓ19，ｓ29，．．．，ｓi−19，ｓi9，ｓi＋19，．．．）
Ｂ11＝Ｂ9＋Ｓ11  この式で、Ｓ11＝（ｓ011，ｓ111，ｓ211，．．．，ｓi−111，ｓi11，ｓi＋111，．．．）
【００２２】
図２の研究は、図２に示されたピラミッド・フィルタの算出された出力信号ストリーム、Ｂ3、Ｂ5、Ｂ7、Ｂ9、Ｂ11などが、例示された実施形態によって生成されることを示している。
【００２３】
前述のピラミッド・フィルタの考察は、１次元フィルタリングのコンテキストで生じるものであるが、少なくとも一部はこうしたフィルタの対称性により、特別な計算ステップを使用する行方向および列方向の１次元様式で計算する代わりに、ピラミッド２次元フィルタリングを実施することが可能である。１次元のｋタップのピラミッド・フィルタを、Ｆk＝［１  ２  ３  ．．．  (（ｋ−１）／２）  ．．．  ３  ２  １］で表す場合、対応する２次元ピラミッド・フィルタＦk×kは、図６に示されるように導出することができる。図７には、ｋ＝１１の場合の２次元ピラミッド・フィルタ・カーネルを示した。図５に示された形を有する２次元入力信号、たとえば信号サンプルを想定すると、図４は、ここでは結果的に２次元フィルタリング済み信号サンプル出力Ｐk×kが得られる行列を示す表であり、２次元入力信号サンプル行列が２次元ピラミッド・フィルタ・カーネルＦk×kを使用してフィルタリングされる。
【００２４】
図８に示された行列は、２次元入力信号サンプル行列のあらゆる行で１次元ｋタップ・ピラミッド・フィルタを適用することによって得られ、図９に示された行列は、２次元入力信号サンプル行列のあらゆる列で１次元ｋタップ・ピラミッド・フィルタを適用することによって得られる。図４の行列は、２次元入力信号サンプル行列に２次元（ｋ×ｋ）タップ・フィルタを適用することによって得られるか、あるいは１次元ｋタップ・ピラミッド・フィルタを行方向に適用した後、列方向に適用することによって得られる。この方法をフィルタリング済み信号サンプル出力Ｐ1×3、Ｐ3×1、およびＰ3×3に適用すると、以下の関係が生じる。
【００２５】
【数５】
2005505027.tif 000006
【００２６】
フィルタリング済み信号サンプル出力Ｐ5×1、Ｐ1×5、およびＰ5×5を生成すると、以下の関係が生じる。
【００２７】
【数６】
2005505027.tif 000007
【００２８】
同様に、フィルタリング済み信号サンプル出力Ｐ7×1、Ｐ1×7、およびＰ7×7を生成すると、以下の関係が生じる。
【００２９】
【数７】
2005505027.tif 000008
【００３０】
同様に、フィルタリング済み信号サンプル出力Ｐ9×1、Ｐ1×9、およびＰ9×9を生成すると、以下の関係が生じる。
【００３１】
【数８】
2005505027.tif 000009
【００３２】
さらに、フィルタリング済み信号サンプル出力Ｐ11×1、Ｐ1×11、およびＰ11×11を生成すると、以下の関係が生じる。
【００３３】
【数９】
2005505027.tif 000010
【００３４】
数学的に処理すると、以下が得られる。
【００３５】
【数１０】
2005505027.tif 000011
【００３６】
上記の数式［１］は、次数２Ｎ−１の直接２次元ピラミッド・フィルタ・アーキテクチャが（この例ではＮは６）、次数［２（Ｎ−１）−１］、すなわち９の４つの２次元ピラミッド・フィルタを使用するか、または、４つの信号サンプル行列Ｐ9×9i−1，j−1、Ｐ9×9i−1，j＋1、Ｐ9×9i＋1，j−1、Ｐ9×9i＋1，j＋1、および次数２Ｎ−１（この例ではＮは１１）のフィルタが行方向と列方向の１４個の１次元ピラミッド・フィルタを使用する次数［２（Ｎ−１）−１］の１つの２次元ピラミッド・フィルタのいずれかを使用して潜在的に実施可能であることを示している。また、次数［２（Ｎ−２）−１］（すなわち７）の１つの２次元ピラミッド・フィルタを使用してＰ7×7i，jを生成し、次数［２（Ｎ−２）−１］（すなわちここでは７）のこの例では２つの１次元ピラミッド・フィルタを使用して２つの信号サンプル行列Ｐ7×1i，j、Ｐ1×7i，jを生成する。図３は、こうした実施形態を示す概略図であるが、もちろん請求された主題の範囲はこの特定の実施または実施形態に限定されるものではない。たとえば次数２（Ｎ−１）−１、ここではＮが６であるため次数９の、４つの２次元ピラミッド・フィルタによって生成された出力信号サンプルに対応する出力信号サンプルおよび次数２（Ｎ−２）−１、ここでは次数７の２次元ピラミッド・フィルタによって生成された出力信号サンプルは、必ずしも２次元ピラミッド・フィルタで生成しなくてもよい。一例として、これらの出力信号は１次元ピラミッド・フィルタを使用して生成してもよい。こうしたフィルタの１つが図２に示されているが、ここでも、図３に示されたアーキテクチャ用の出力信号を生成するために、追加の方法を使用することができる。
【００３７】
図３は、集積回路（ＩＣ）３００を示した図であるが、もちろん必ずしも単一の集積回路チップ上で代替の実施形態を実施しなくてもよい。ＩＣ  ３００は、次数２Ｎ−１の２次元ピラミッド・フィルタ・アーキテクチャを含み、ここでＮは５よりも大きい正の整数、この例では６であり、動作中、それぞれのクロック・サイクルで少なくとも以下のものを生成することができる。図３では、ピラミッド・フィルタリング済み出力信号は、次数２Ｎ−１、ここでもＮは６であるためこの例では次数１１の、１４個の１次元ピラミッド・フィルタ、３３０、３３２、３３４、３４０、３４２、３４４、３５０、３５２、３５４、３６０、３６２、３６４、３６６、および３６８によって生成された出力信号に対応して生成される。ピラミッド・フィルタリング済み出力信号は、４つの２次元ピラミッド・フィルタ、あるいは、信号サンプル行列Ｐ9×9i−1，j−1、Ｐ9×9i−1，j＋1、Ｐ9×9i＋1，j−1、Ｐ9×9i＋1，j＋1を使用する次数［２（Ｎ−１）−１］すなわちＮは６であるためここでは次数９の１つの２次元ピラミッドの、いずれかによって生成された出力信号に対応して生成される。これらの出力信号は、図３の加算器３１０で合計される。ピラミッド・フィルタリング済み出力信号はまた、信号サンプル行列Ｐ7×7i，jを使用する次数［２（Ｎ−２）−１］すなわちＮは６であるためここでは次数７の１つの２次元ピラミッド・フィルタおよび信号サンプル行列Ｐ7×1i，j、Ｐ1×7i，jを使用する次数２（Ｎ−２）−１の２つの１次元ピラミッド・フィルタによって生成された出力信号に対応して生成される。これらの３つの出力信号Ｐ7×7i，j、Ｐ7×1i，j、Ｐ1×7i，j、および入力信号ｓi，jは、図３の加算器３９０で合計される。同様に、図３の実装におけるこの２次元ピラミッド・フィルタ・アーキテクチャ実装でのそれぞれの出力信号、たとえば出力信号３３０、３３２、３３４、３４０、３４２、３４４、３５０、３５２、３５４、３６０、３６２、３６４、３６６、および３６８は、図３の加算器３７０および３７５によって、２次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルで合計される。加算器３８０によって出力信号３１０、３７０、３７５、および３９０は合計される。もちろん、図３は実施の可能な一例にすぎず、請求された主題の範囲はこの実施または他の特定の実施に限定されるものではない。
【００３８】
たとえば、Ｎは６に限定されるものではない。同様に、２次元ピラミッド・フィルタによって生成された出力信号に対応するピラミッド・フィルタリング済み出力信号は、１次元ピラミッド・フィルタまたは２次元ピラミッド・フィルタによって実施されるものとは限定されない。同様に、前述のように、１次元フィルタが使用される場合、フィルタは前述の２００１年１月３日出願のＴｉｎｋｕ  Ａｃｈａｒｙａによる「Ｍｕｌｔｉｐｌｉｅｒｌｅｓｓ  Ｐｙｒａｍｉｄ  Ｆｉｌｔｅｒ」という名称の米国特許出願第０９／７５４６８４号または前述の２００１年３月２８日出願のＴｉｎｋｕ  Ａｃｈａｒｙａによる「Ｐｙｒａｍｉｄ  Ｆｉｌｔｅｒ」という名称の米国特許出願第０９／８２０１０８号（代理人整理番号０４２３９０．Ｐ１１２１１）に記載された実施方法に限定されるものではない。たとえば、乗算器なしピラミッド・フィルタ以外の１次元ピラミッド・フィルタを使用することができる。同様に、実施に応じて、様々な数のこうしたピラミッド・フィルタおよび様々な次数のこうしたピラミッド・フィルタを使用することができる。たとえば、出力信号は、様々な数、寸法、または次数のピラミッド・フィルタに対応するピラミッド・フィルタリング済み出力信号を生成するように、組み合わせるかまたは処理することができる。
【００３９】
もちろん、これまで特定の実施形態について説明してきたが、請求した主題の範囲は特定の実施形態または実施に限定されるものではないことを理解されよう。たとえば、一実施形態はハードウェアで可能であり、他の実施形態はソフトウェアで可能である。同様に、一実施形態は、ファームウェア、あるいはたとえばハードウェア、ソフトウェア、またはファームウェアの任意の組合せで可能である。同様に、請求した主題の範囲はこの点で限定されるものではないが、一実施形態は記憶媒体などの製品を含むことができる。たとえばＣＤ−ＲＯＭまたはディスクなどのこうした記憶媒体は、その上に命令を格納することが可能であり、この命令がコンピュータ・システムまたはプラットフォーム、あるいはイメージング・システムなどのシステムによって実行されると、結果として、たとえば前述のようにイメージまたはビデオをフィルタリングまたは処理する方法の一実施形態などの請求した主題に従った方法の一実施形態が実行されることになる。たとえば、イメージ処理プラットフォームまたはイメージング処理システムは、イメージ処理ユニット、ビデオまたはイメージ入出力デバイス、および／またはメモリを含むことができる。
【００４０】
以上、本発明の一定の特徴について本明細書で例示および説明してきたが、これで当分野の技術者であれば、多くの修正、置換、変更、および等価形態を思いつくであろう。したがって、添付の特許請求の範囲は、請求した主題の真の精神を逸脱することなく、こうしたすべての修正および変更をカバーすることを意図したものであることが理解されよう。
【図面の簡単な説明】
【００４１】
【図１】有限インパルス応答（ＦＩＲ）の複数のピラミッド・フィルタリング・アーキテクチャを実施するための力まかせの方法を示す構成図である。
【図２】１次元乗算器なしピラミッド・フィルタの一実施形態を示す図である。
【図３】２次元ピラミッド・フィルタ・アーキテクチャの一実施形態を示す図である。
【図４】図３の実施形態によって実施可能なものなどの、２次元ピラミッド・フィルタ・アーキテクチャを実施することで得られる行列の一例を示す表／行列である。
【図５】２次元ピラミッド・フィルタ・アーキテクチャによって動作可能な２次元信号の一例を示す表／行列である。
【図６】行方向および列方向の両方での１次元ピラミッド・フィルタ・カーネルの適用例を示す表／行列である。
【図７】ｋ＝１１の場合の図６の表／行列である。
【図８】１次元ピラミッド・フィルタを２次元入力信号サンプル行列の行に適用した結果を示す表／行列である。
【図９】１次元ピラミッド・フィルタを２次元入力信号サンプル行列の列に適用した結果を示す表／行列である。
【国際公開パンフレット】
2005505027.tif 000012
2005505027.tif 000013
2005505027.tif 000014
2005505027.tif 000015
2005505027.tif 000016
2005505027.tif 000017
2005505027.tif 000018
2005505027.tif 000019
2005505027.tif 000020
2005505027.tif 000021
2005505027.tif 000022
2005505027.tif 000023
2005505027.tif 000024
2005505027.tif 000025
2005505027.tif 000026
2005505027.tif 000027
2005505027.tif 000028
2005505027.tif 000029
2005505027.tif 000030
2005505027.tif 000031
2005505027.tif 000032
2005505027.tif 000033
2005505027.tif 000034
2005505027.tif 000035
2005505027.tif 000036
2005505027.tif 000037
2005505027.tif 000038
2005505027.tif 000039
2005505027.tif 000040
2005505027.tif 000041
2005505027.tif 000042
2005505027.tif 000043
2005505027.tif 000044
2005505027.tif 000045
2005505027.tif 000046
2005505027.tif 000047
【国際公開パンフレット（コレクトバージョン）】
2005505027.tif 000048
【国際調査報告】
2005505027.tif 000049
2005505027.tif 000050
2005505027.tif 000051