(57)【要約】半導体ダイパッケージが開示されている。１つの実施例において、該半導体ダイパッケージは基板を有する。この基板は、（ｉ）ダイ取付表面を有するダイ取付領域とリード表面を有するリードとを含むリードフレーム構造、及び（ｉｉ）モールド材を含む。該ダイ取付表面及び該リード表面がモールド材を介して露出せしめられる。半導体ダイが該ダイ取付領域上に配置され、該半導体ダイが該リードに電気的に結合される。
2005537664.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）（ｉ）ダイ取付表面を有するダイ取付領域及びリード表面を有するリードを含むリードフレーム構造及び（ｉｉ）モールド材と、からなる基板と、
（ｂ）前記ダイ取付領域上の半導体ダイと、
からなり、
前記ダイ取付表面及び前記リード表面が前記モールド材を介して露出せしめられ、
前記半導体ダイが前記リードに電気的に結合されている、
ことを特徴とする半導体ダイパッケージ。
【請求項２】
前記半導体ダイが前記ダイ取付領域に電気的に結合されていることを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項３】
前記モールド材が前記リードフレーム構造の厚さと実質的に等しい厚さを有することを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項４】
前記半導体ダイが、前記半導体ダイの一方の面でソース領域及びゲート領域を有し、前記半導体の他方の面でドレイン領域を有する縦型ＭＯＳＦＥＴからなることを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項５】
前記半導体ダイが前記半導体ダイの一方の面でソース領域及びゲート領域を有し、前記半導体ダイの他方の面でドレイン領域を有する縦型ＭＯＳＦＥＴからなり、前記ソース領域及び前記ゲート領域が前記基板に近い側にあり、前記ドレイン領域が前記基板から遠い側にある、ことを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項６】
前記リードがソースリードであり且つ前記リード表面がソースリード表面であり、更に前記リードフレーム構造がゲートリード表面を有するゲートリードを含み、前記ゲートリード表面がモールド材を介して露出せしめられていることを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項７】
前記ゲートリード及びソースリード上に設けられるハンダ構造を更に有することを特徴とする請求項６に記載の半導体ダイパッケージ。
【請求項８】
前記リードがソースリードであり、前記リード表面がソースリード表面であり、且つ、前記リードフレーム構造が更にゲートリード表面を有するゲートリードを有し、前記ゲートリード表面が前記モールド材を介して露出せしめられ、前記半導体ダイがその一方の面でソース領域及びゲート領域を有しかつその他方の面でドレイン領域を有する縦型ＭＯＳＦＥＴを有し、前記ソース領域が前記ソースリードに電気的に結合され、前記ゲート領域が前記ゲートリードに電気的に結合されている、ことを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項９】
前記リードがソースリードであり、前記リード表面がソースリード表面であり、且つ、前記リードフレーム構造がゲートリード表面を有するゲートリードを更に含み、前記ゲートリード表面が前記モールド材を介して露出せしめられ、前記半導体ダイがその一方の面でソース領域及びゲート領域を有しかつその他方の面でドレイン領域を有する縦型ＭＯＳＦＥＴを含み、前記ソース領域が前記ソースリードに電気的に結合され、前記ゲート領域が前記ゲートリードに電気的に結合され、前記モールド材の厚さが前記リードフレーム構造の厚さと実質的に等しい、ことを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項１０】
前記ダイ取付表面が前記ダイ取付表面の反対側の前記リードフレーム構造の表面の面積よりも大きい面積を有することを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項１１】
リードフレーム構造を処理する方法であって、前記方法が、
（ａ）ダイ取付表面とテープ構造に取り付けられるリード表面とを有するリードフレーム構造（前記ダイ取付表面及び前記ゲートリードが共に前記テープ構造に近接している）を用意するステップと、
（ｂ）前記テープ構造とは反対側の前記リードフレーム構造の側面にモールド材で被覆するステップと、
（ｃ）前記モールド材を固化させるステップと、
（ｄ）前記テープ構造を前記リードフレーム構造及び前記固化したモールド材から除去し、それによって前記ダイ取付表面及び前記リード構造を露出せしめるステップと、
からなることを特徴とする方法。
【請求項１２】
前記リードフレーム構造がアレイとして共に結合された複数のリードフレーム構造の１つであることを特徴とする請求項１１の方法。
【請求項１３】
前記モールド材の被覆の後、
過剰のモールド材を除去して残りのモールド材が前記リードフレーム構造の厚さと実質的に等しい厚さを有することとするステップを更に有することを特徴とする請求項１１に記載の方法。
【請求項１４】
前記リードフレーム構造がソースリード及びゲートリードを有する請求項１１の方法であって、前記方法が、
前記ソースリード又は前記ゲートリードへの連結バー切断して前記ソースリード及び前記ゲートリードを電気的に分離するステップ、を更に有することを特徴とする請求項１１に記載の方法。
【請求項１５】
半導体ダイを前記ダイ取付表面に取付ける（前記半導体ダイが縦型ＭＯＳＦＥＴからなる）ステップ、を更に有することを特徴とする請求項１１に記載の方法。
【請求項１６】
（ａ）（ｉ）ダイ取付表面を有するダイ取付領域及びリード表面を有するリードを含むリードフレーム構造と、（ｉｉ）モールド材と、
からなる基板を形成するステップと、
（ｂ）前記ダイ取付領域及び前記ダイ取付表面上に半導体ダイをマウントするステップと、
からなり、
前記ダイ取付表面及び前記リード構造を前記モールド材を介して露出せしめ、
前記半導体ダイのマウントの後、前記半導体ダイが前記リードに電気的に結合される、ことを特徴とする半導体ダイパッケージを形成する方法。
【請求項１７】
前記半導体ダイが縦型電力ＭＯＳＦＥＴからなることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記基板を形成することがテープ使用単一側面モールド処理を使用することを含むことを特徴とする請求項１６に記載の方法。
【請求項１９】
半導体ダイパッケージ用の基板を形成する方法であって、前記方法が、
（ａ）ダイ取付表面を有するダイ取付領域及びリード表面を有するリードを含むリードフレーム構造を用意するステップと、
（ｂ）前記リード構造の周りにモールド材をモールドするステップと、
からなり、
前記ダイ取付表面及び前記リード表面が前記モールド材を介して露出せしめられて前記基板を形成する、ことを特徴とする方法。
【請求項２０】
前記リードフレーム形成ステップは、導電材のシートをパンチング又はエッチングして前記リードフレーム構造を形成するステップを含むことを特徴とする請求項１９に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
ある種の従来の半導体ダイは、セラミック基板を使用する。１例では、セラミック基板が、金属被覆され、導電ライン及び導電ランドを有する。半導体ダイが、該セラミック基板に取り付けられて半導体ダイパッケージを形成する。その後、この半導体ダイパッケージは、回路基板に取り付けられる。
【０００２】
他の従来の半導体パッケージは、リードフレームを使用する。１例では、半導体ダイがリードを有するリードフレームに取り付けられる。ワイヤーが該半導体ダイを該リードに結合する。該ワイヤー、該半導体ダイ及びほとんどのリードフレーム（外側に延伸するリードを除く）がモールド材に封じ込められる。その後、該モールド材が成形される。次いで、当該成形された半導体ダイパッケージが回路基板にマウントされ得る。
【０００３】
かかる半導体パッケージは有用であるものの、なお改善される余地がある。例えば、セラミック基板を使用する半導体ダイパッケージは、製造費用が比較的かかる。多くのポリマー材と比較して、セラミック材は高価である。更に、上記した半導体ダイパッケージの両タイプとも、比較的厚い。仮に半導体ダイパッケージの厚さを縮めることができるならば、それは望ましいことであろう。家電製品（例えば、携帯電話、ノートブック型コンピュータ等）のサイズが縮小し続けるので、より薄い電子デバイス及びより薄い電子部品に対する常に増加する要求がある。
【０００４】
本発明の実施例は、上記した問題及び他の問題を個々に若しくはまとめて扱う。
【発明の概要】
【０００５】
本発明の実施例は、基板及び半導体ダイを含む半導体パッケージ及びそれらを形成する方法に指し向けられる。
【０００６】
本発明の１つの実施例は、（ａ）（ｉ）ダイ取付表面を有するダイ取付領域及びリード表面を有するリード（又はハンダのボールが取り付けられて「リードなしパッケージ」を形成する如き他の内部接続方法の領域）を含むリードフレーム構造及び（ｉｉ）ダイ取付表面及びリード表面を露出せしめる開口を形成するモールド材からなる基板と、（ｂ）該リードに電気的に結合せしめられて該ダイ取付領域上に設けられる半導体ダイと、からなる半導体ダイパッケージに指し向けられる。
【０００７】
本発明の他の実施例は、（ａ）ダイ取付表面とテープ構造に取り付けられるリード表面とを有する（該ダイ取付表面及び該ゲートリードは該テープ構造に近接している）リードフレーム構造を提供するステップと、（ｂ）該テープ構造とは反対側の該リードフレーム構造の側面にモールド材を配置するステップと、（ｃ）該モールド材を固化させるステップと、（ｄ）該テープ構造を前記リードフレーム構造及び固化したモールド材から除去し、それによって該ダイ取付表面及び該リード構造を露出せしめるステップと、からなることを特徴とするリードフレーム構造の処理方法に指し向けられる。
【０００８】
本発明の他の実施例は、（ａ）（ｉ）ダイ取付表面を有するダイ取付領域及びリード表面を有するリードを含むリードフレーム構造及び（ｉｉ）モールド材からなる基板（該ダイ取付表面及び該リード構造が該モールド材を通じて露出している）を形成するステップと、（ｂ）該ダイ取付領域及び該ダイ取付表面上に半導体ダイをマウントするステップと、からなり、該半導体ダイがマウント後該リードに電気的に結合されることを特徴とする半導体ダイパッケージを形成する方法に指し向けられる。
【０００９】
本発明の他の実施例は、（ａ）ダイ取付表面を有するダイ取付領域及びリード表面を有するリードを含むリードフレーム構造を提供するステップと、（ｂ）該リード構造のまわりのモールド材をモールドするステップと、からなり、該ダイ取付表面及び該リード表面が該モールド材を通じて露出されて基板を形成することを特徴とする半導体ダイパッケージ用の基板を形成する方法に指し向けられる。
【００１０】
これらの及び他の実施例は、以下にさらに詳細に記載される。
【実施例】
【００１１】
図１は、本発明の実施例による基板４０を示す。基板４０は半導体パッケージ内の半導体ダイ（図示せず）を支持し得る。
【００１２】
基板４０はリードフレーム構造１０及びモールド材２０を含む。ここで、「リードフレーム構造」なる用語は、リードフレームから得られる構造をも意味し得る。リードフレームは、例えば、公知の打ち抜き処理によって形成され得る。また、リードフレームは、連続した導電シートをエッチングして、あらかじめ決められたパターンを形成することによっても得られる。しかしながら、仮に打ち抜き処理が使用されると、通常、当該リードフレームは、連結バーによって共に接続されるリードフレームのアレイの中の多くのリードフレームの１つになる。よって、半導体ダイパッケージを製造するプロセスにおいて、他のリードフレームからリードフレームを分離すべくリードフレームアレイは切断される。この切断の結果として、ソースリード及びゲートの如き最終半導体ダイパッケージのリードフレーム構造の部分が、電気的、機械的に互いに分離され得る。よって、本発明の実施例においては、半導体ダイパッケージのリードフレーム構造が連続金属構造又は不連続金属構造であり得る。
【００１３】
リードフレーム構造１０はダイ取付領域１２を含む。この例では、ダイ取付領域１２は、ソース取付領域１２（ａ）及びゲート取付領域１２（ｂ）を有する。半導体ダイ（図示せず）がダイ取付領域１２上にあるとき、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）のソース領域及びゲート領域が、それぞれソース取付領域１２（ａ）及びゲート取付領域１２（ｂ）に結合される。仮に該ＭＯＳＦＥＴが縦型ＭＯＳＦＥＴ（以下に詳説する）であれば、該ＭＯＳＦＥＴのドレイン領域がソース領域及びゲート領域に対して該半導体ダイの反対側にある。
【００１４】
図示の都合上、上記した基板の実施例は互いに絶縁されたソース取付領域及びゲート取付領域を有する。しかしながら、他の実施例においては、基板が、ソース取付領域及びゲート取付領域の代わりの又はこれらに追加したドレイン取付領域を含み得る。仮に半導体ダイが縦型ＭＯＳＦＥＴからなれば、該ＭＯＳＦＥＴのドレイン領域を有する表面が基板に結合されかつその近傍にあり、半導体ダイの他の面のソース領域及びゲート領域が基板から遠い側にある。
【００１５】
この実施例において、基板４０が、ソースリード表面に対応する５つのソースリード１４（ａ）乃至１４（ｅ）と、ゲートリード表面を有するゲートリード１８とを有する。破線は、モールド材２０の下の５つのソースリード１４（ａ）−１４（ｅ）をソース取付領域１２（ａ）に結合する接続部を示す。更に、破線が、ゲート取付領域１２（ｂ）に結合されるゲートリード１８を示す。ゲート取付領域１２（ｂ）及びソース取付領域１２（ａ）は互いに電気的に絶縁されている。
【００１６】
リードフレーム構造１０は、任意の適切な材料からなり得、任意の適切な形状を有し得、且つ、任意の適切な厚さを有し得る。リードフレーム構造材料の例として、銅、アルミニウム、金等の金属及びそれらの合金がある。また、リードフレーム構造は、金、クロム、銀、パラジウム、ニッケル等のメッキ層の如きメッキ層を含み得る。また、リードフレーム構造１０は、約１ｍｍ未満（例えば、約０．５ｍｍ未満）の任意の適切な厚さを有し得る。
【００１７】
基板４０上に取り付けられる半導体ダイは、任意の適切な半導体デバイスを含み得る。適切なデバイスは、縦型電力トランジスタを含む。縦型電力トランジスタは、ＶＤＭＯＳトランジスタを含む。ＶＤＭＯＳトランジスタは拡散によって形成される２以上の半導体領域を有するＭＯＳＦＥＴである。それは、ソース領域、ドレイン領域及びゲートを有する。該デバイスはソース領域及びドレイン領域が半導体ダイの互いに反対の表面上にあるということで縦型である。ゲートは、トレンチゲート構造又は平面ゲート構造であり得、ソース領域と同一表面上に形成される。トレンチゲート構造は平面ゲート構造よりもより狭くより小さい面積を占有するので、トレンチゲート構造は好ましい。動作の間、ＶＤＭＯＳデバイスにおけるソース領域からドレイン領域への電流の方向はダイ表面に対して実質的に直角である。
【００１８】
モールド材２０は任意の適切な材料からなり得る。適切なモールド材としては、ビフェニル材料、多機能架橋エポキシ樹脂合成材料である。図１に示されるように、リード１４（ａ）−１４（ｅ）及び１８はモールド材２０を越えて外側へ伸長しないので、基板４０は「リードなし」基板と考えることができ、該基板を含むパッケージは「リードなし」パッケージと考え得る。
【００１９】
いくつかの実施例において、モールド材は暗い色（例えば、黒色）を有し得る。ソース取付領域１２（ａ）、ソースリード１４（ａ）−（ｅ）、ゲート取付領域１２（ｂ）及びゲートリード１８はモールド材２０と良好なコントラストを有する金属材料（例えば、銅、アルミニウム）からなり得る。良好なコントラストは、ソース取付領域１２、ソースリード１４（ａ）−１４（ｅ）、ゲート取付領域１２及びゲートリード１８において、整列及びハンダ付け又は半導体ダイの位置決めを容易にする。例えば、改良されたコントラストは、基板４０における機械による自動ハンダ付け又は自動持ち上げ及び半導体ダイの設置を容易にする。これによって、欠陥のある半導体ダイパッケージを形成する可能性を低減する。
【００２０】
注目すべき点は、ダイ取付領域１２がソース取付領域１２（ａ）及びゲート取付領域１２（ｂ）を含むことである。形成された半導体ダイパッケージにおいて、ＭＯＳＦＥＴのソース領域及びゲート領域は、パッケージで半導体ダイの同一面上にあり得る。半導体ダイのソース領域及びゲート領域は、それぞれ、ソース取付領域１２（ａ）及びゲート取付領域１２（ｂ）に結合され得る。ハンダ付けが使用され得、半導体ダイをソース取付領域１２（ａ）及びゲート取付領域１２（ｂ）に電気的に結合する。
【００２１】
図１に示したように、ゲートリード１８のゲートリード表面及びソースリード１４（ａ）−１４（ｅ）のソースリード表面は、モールド材２０を介して露出せしめられる。同様に、ソース取付領域１２（ａ）の表面及びゲート取付領域１２（ｂ）の表面がモールド材２０を介して露出せしめられる。この実施例において、モールド材２０の外側の表面及びソース取付領域１２（ａ）、ゲート取付領域１２（ｂ）、ゲートリード１８及びソースリード１４（ａ）−１４（ｅ）の露出する表面が実質的に共通の平面にある。
【００２２】
図２は、図１に示された基板４０を使用する半導体ダイパッケージ１００を示す。半導体ダイパッケージ１００はダイ取付領域上の半導体ダイ５０を含む。ハンダ付け構造５２（ａ）−５２（ｅ）（例えば、ハンダボール）が、それぞれ、ソースリード１４（ａ）−１４（ｅ）に付けられる。他のハンダ付け構造５６は、ゲートリード１８に付けられる。ハンダ付け構造５２（ａ）−５２（ｅ）、５６は、スクリーン印刷、ボール取付、取り上げ、設置処理等を含む任意の適切な処理を使用して形成される。
【００２３】
ハンダ付け構造５２（ａ）−５２（ｅ）、５６を付け、基板４０上に半導体ダイ５０をマウントした後、半導体ダイパッケージ１００は裏返され、回路基板にマウントされる。
【００２４】
図３及び図４はそれぞれ、本発明の他の実施例による基板及び半導体ダイパッケージを示す。図１乃至図４において、同様な数字は同様な素子を示す。図３及び図４にの実施例は、図３及び図４に示される実施例におけるより少ないソースリード及び対応するハンダ付け構造の数が少ない点を除いて図１及び図２の素子に類似している。図１及び図２の実施例と比較して、図３及び図４の基板及び半導体パッケージの面積はより小さい。図１乃至図４の異なる実施例によって示されるように、本発明の実施例は、任意の適切な数のソースリード及びドレインリードを有し得る。
【００２５】
図５（ａ）は、図１の５（ａ）−５（ａ）線に沿った基板４０の断面図を示す。図５（ａ）は、ソース取付領域１２（ａ）の主要上面及び下面がモールド材２０を介して露出せしめられている基板を示している。この実施例において、モールド材２０の厚さは実質的にリードフレーム構造の厚さと等しくなり得る。リードフレーム構造の頂部及び底部表面の部品がモールド材２０を介して露出せしめられ得る。
【００２６】
図５（ｂ）は、本発明の更に他の実施例を示す。図５（ｂ）において、ダイ取付領域のソース取付領域１２（ａ）が示され、モールド材２０がソース取付領域１２（ａ）を露出せしめる。図５（ａ）に示される実施例とは異なり、モールド材２０はリードフレーム構造の側部及び底部表面を被覆している
図５（ａ）に示される基板の実施例は図５（ｂ）に示される基板の実施例よりもより薄い。これは、例えば仮に形成された半導体ダイパッケージが携帯電話やノートブック型コンピュータの如き薄いデバイスに使用されるべき場合に、望ましい。
【００２７】
図６は、図１の６−６線に沿った基板４０の側面図を示す。図示されているように、リードフレーム１０はソース取付領域１２（ａ）及び２つのソースリード１４（ａ）、１４（ｃ）を含む。モールド材２０はリードフレーム１０の溝に配置される。該溝内のモールド材２０は、ソースリード１４（ａ）、１４（ｂ）を選択的に露出せしめることを助長し得る。
【００２８】
図７は図２の７−７線に沿う半導体ダイパッケージ１００の側面断面図を示す。半導体ダイパッケージ１００はハンダ層４８を介してリードフレーム構造１０のソース取付領域１２（ａ）及びゲート取付領域１２（ｂ）にマウントされている半導体５０を含む。この実施例のハンダ層４８は不連続なのでダイ５０のゲート領域及びソース領域が短絡しない。ハンダボール５２（ｅ）、５６がそれぞれソースリード１４（ｅ）及びゲートリード１８上にある。モールド材２０はハンダボール５２（ｅ）、５６と半導体ダイ５０との間のリードフレーム構造１０の溝内にある。また、モールド材２０はソース取付領域１２（ａ）とゲート取付領域１２（ｂ）との間にあり、半導体５０に向かうゲート電流及びソース電流を電気的に分離する。
【００２９】
図８は、本発明の他の実施例による半導体ダイパッケージ１００を示す。半導体ダイパッケージ１００は、基板４０上の半導体ダイ５０を含む。半導体ダイ５０は、半導体ダイの上部表面においてソース領域及びゲート領域と、その下部表面においてドレイン領域と、を含む。ワイヤー６２は、例えば、半導体ダイ５０のソース領域をソースリード６０に結合し得る。他のワイヤー（図示せず）は、半導体ダイ５０のゲート領域をゲートリード（図示せず）に結合し得る。
【００３０】
密封材６６は半導体ダイ５０及びワイヤー６２を被覆し、これらの素子を保護する。いくつかの実施例において、保護材６６がモールド材２０とは異なり得る。任意の適切な密封材が使用され得る。適切な密封材は、ビフェニル材、及び多機能架橋エポキシ樹脂材を含む。
【００３１】
基板４０は、半導体ダイ５０に近い側の第１表面１２−１及び半導体ダイ５０に遠い側の第２表面１２−２を有するリードフレーム１２を含む。第１表面１２−１は第２表面１２−２よりも大きい面積を有する。第２表面の面積を削減することによって、パッケージ１００は回路基板上で適切な大きさの導電面にマウントされ得る。
【００３２】
任意の適切な処理が、面積の削減された第２表面１２−２を形成し得る。例えば、写真平板処理が使用され得、リードフレームの如き金属構造にフォトレジストパターンが印刷される。その後、適切な腐食液が使用され得、該金属構造が適切な深さにエッチングされ、リードフレーム構造の面積の削減された第２表面１２−２を形成する。写真平板処理及びエッチング処理は周知の技術である。
【００３３】
前の実施例とは異なり、図８に示される半導体ダイパッケージ１００は、裏返されることなしに回路基板をマウントされ得る。それは、半導体ダイパッケージ１００が回路基板にマウントされるとき、表面１２−２が表面１２−１よりも回路基板により近いからである。
【００３４】
本発明の実施例による基板は、純粋電気デバイス以外のデバイスにおいて使用され得る。例えば、本発明の実施例が光結合素子パッケージにおいて使用され得る。光結合素子パッケージは少なくとも１つの光送信デバイスを含み、該デバイスは光伝送媒体を介して光受信デバイスに光学的に結合される。光送信デバイス及び光受信デバイスは、（上記したように）基板上に存在し得る。この配置は、光送信デバイスを含む１つの電気回路から光受信デバイスを含む他の電気回路への情報の移動を可能にする。高度の電気絶縁が該２つの回路の間で維持される。情報が絶縁ギャップを光学的に通過するので、該移動は一方通行である。例えば、光学受信デバイスが光送信デバイスを含む回路の動作を変更できない。この特徴は有用である。それは、例えば、送信側がマイクロプロセッサ又は論理ゲートを使用する低電圧回路によって動作され得、出力光受信デバイスが高電圧のＤＣ又はＡＣ負荷回路部分であり得るからである。また、光学的アイソレーションは、比較的悪い環境の出力回路よる入力回路への損傷を妨げる。適切な光学結合素子の例は、２００１年８月３１日に出願された米国特許出願第０９／９４４，７１７号に記載される。該米国特許出願は本出願と同一の譲受人に譲渡された。該米国特許出願は全ての目的のために全体が引用によって本出願に組み込まれる。
【００３５】
図９は、本発明の実施例における基板形成の態様を示す。この実施例において、リードフレーム構造（リードフレーム単独の形態又は他のリードフレームを含むアレイの形態）１０は、テープ構造３８の接着面に接着される。この結合体は、モールド１２のモールドキャビティ１０４内に置かれる。その後、モールド材（液体又は準液体形態）が、符号９６で示されるようにリードフレーム構造１０の下のモールドチャンバ内に導入され、モールド材が上方へ向かい、リードフレーム構造１０の隙間２５を満たす。該モールド材が固化するとテープ構造３８、リードフレーム１０及びモールド材はモールド１２から取り除かれる。仮に図５ａに示される如き基板が形成されるべきであれば、過剰のモールド材が固化の前又は後にテープ構造３８の反対側のリードフレーム構造１０の側面から取り除かれる。その後、テープ構造３８が形成された基板から分離される。テープ構造３８に接触する金属表面が固化したモールド材を介して露出せしめられる。この処理は、「テープ使用単一側面モールド処理」の１例である。
【００３６】
別の実施例においては、モールドを使用する代わりに、リードフレーム構造の隙間の中にモールド材をスクリーン印刷することが可能である。例えば、リードフレーム構造がある表面（又はテープ）上に設置され得る。スクイージ（ｓｑｕｅｅｇｅｅ）又は他のデバイスが使用され得、リードフレーム構造の隙間の中にモールド材を広げる。その後、過剰のモールド材が、もし必要なら（例えば、スクイージで）除去される。モールド材が固化し得、リードフレーム構造が当該表面から分離され得る。モールド材の供給の前から当該表面に接触したリードフレーム構造の部分にはモールド材はなく、固化したモールド材を介して当該部分が露出せしめられる。更に、廃物除去及び剥ぎ取り処理（従来技術）が、過剰のモールド材を取り除くべく実行され得る。
【００３７】
基板が形成された後、半導体パッケージ形成の残りの処理は、ハンダ除去、ハンダボール取り付け、チップダイ取付の裏返し及びハンダボールの取り外しの如き処理を含み得、半導体ダイが基板に取り付けられる。
【００３８】
半導体ダイをリードフレームに取り付ける前又は後に、リードフレーム構造は、試験のために部分的に切断してリードを分離する。例えば、図１を参照すると、ソースリード１４（ａ）−１４（ｅ）及びゲートリード１８がリードフレームのアレイ内での単一リードフレーム構造１０の部分であり得る。最初、リードフレーム構造１０はそれぞれのリード１４（ａ）−１４（ｅ）、１８から外側へ伸長する「接続バー（図示せず）」を介して外側フレームにまで機械的に共に接続され得る。基板が形成された後、ゲートリード１８への接続バー（図示せず）が切断され得、ゲート１８をソースリード１４（ａ）−１４（ｅ）から分離する。こうして、基板は他の基板から分離される前に電気的に試験され得る。
【００３９】
基板が試験に合格したならば、複数の半導体ダイパッケージのアレイにおける半導体ダイパッケージが単一化（ｓｉｎｇｕｌａｔｉｏｎ）処理（例えば、ソー（ｓａｗ）を使用する）によって互いに分離され得る。当該単一化処理の後、公知のテープ及びリール処理が、実行され得る。好都合なことに、モールドを整形する形態要素専用ツールが本発明の実施例では必要とされない。
【００４０】
本発明の実施例は多くの他の利点を有する。第１に、上記したように本発明の実施例では、リードフレーム構造が基板で使用される。リードフレーム構造は安価であり、加工が容易である。このように、本発明の実施例による基板は、非常に安価に製造され得る。例えば、本発明の実施例による基板製造のコストは、セラミック金属化基板と比較して約７０％以上削減し得る。第２に、本発明の実施例による基板はモールド材とリードフレーム構造の露出された領域との間に高いコントラストを有する。既に詳細を説明したように、これは欠陥を減らす結果となる。第３に、本発明の実施例は従来の半導体ダイパッケージ及び基板よりもより薄く製造され得る。本発明の実施例のパッケージは、現状の技術のパッケージよりも少なくとも２０％削減され得る。例えば、本発明の実施例による半導体ダイパッケージの厚さは、約０．５ｍｍ（又はそれ以下）になり得る。第４に、本発明の実施例では、モールド処理は、基板を形成するために使用されて、半導体ダイを完全に封止するために使用される必要がないので形状を整える要素を必要としない。第５に、本発明の実施例の基板及びパッケージは周知の「チップ裏返し（ｆｌｉｐ−ｃｈｉｐ）」技術を使用してマウントされる。第６に、本発明の実施例においては、リードフレーム構造に細かい幾何学的エッチングを施すことが可能であって、パッケージリード及びダイ取付表面が必要に応じてカスタマイズされ得る。第７に、本発明の実施例による基板は機械的に非常に堅固であり、更に、高度自動化装置において処理されるに十分な程に柔軟性がある。
【００４１】
また、本発明の実施例では、基板を形成するリードフレームを前もって成型することが可能であり、その後、この基板が（ダイと共に）パッケージを形成すべく組み合わされる。非常に薄いリードフレームをエッチング又は打ち抜くのが好ましい。例えば、約４ミル（約０．１ｍｍ）厚の銅薄膜を取り、所望のパターンにそれを打ち抜き又はそれをエッチングして、約６ミル（約０．１５ｍｍ）乃至約８ミル（約０．２ｍｍ）厚の基板としてモールド成形する。形成された基板は、従来の組立装置（例えば、チップ裏返し接着機（ｆｌｉｐ−ｃｈｉｐ  ｂｏｎｄｅｒ））を用いて容易に処理され得る。従来のメッキ処理と比較して、本発明の実施例は処理時間を削減し製造の容易さを増大する。例えば、銅は約４−８μｍ／ｍｉｎ．でメッキする。４ミル（約０．１ｍｍ）厚の銅のトレース（ｔｒａｃｅ）を得るためには、標準で約３０−４０分かかる。本発明の実施例は、前もって形成されたリードフレームが使用され得、基板を形成するので、より少ない製造時間で済む。
【００４２】
ここで使用された用語及び表現は、記述の用語として使用され、限定されない。更に、かかる用語を用いる場合、記載された特徴やその部分を除外することは、意図していない。また、様々な変形が本発明の特許請求の範囲内で可能であることを認識されたい。その上、本発明の任意の実施例の任意の１つ又はそれ以上の特徴が、本発明の範囲から逸脱することない本発明の任意の他の実施例の任意の１つ又はそれ以上の他の特徴と組み合わされ得る。例えば、図５（ｂ）に示されるタイプの基板が図２及び図４に示される半導体ダイパッケージの実施例において使用され得る。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施例による基板の平面図を示す。
【図２】本発明の実施例による半導体ダイパッケージの平面図を示す。
【図３】本発明の実施例による基板の平面図を示す。
【図４】本発明の実施例による半導体ダイパッケージの平面図を示す。
【図５】（ａ）本発明の実施例による基板の図１の５（ａ）−５（ａ）線に沿う断面図を示す。（ｂ）本発明の実施例による基板の断面図を示す。
【図６】本発明の実施例による基板の図１の６−６線に沿う断面図を示す。
【図７】本発明の実施例による半導体ダイパッケージの図２の７−７線に沿う側面断面図を示す。
【図８】本発明の実施例による他の半導体ダイパッケージの側面断面図を示す。
【図９】モールド内のモールドキャビティに設置される際の、リードフレーム構造に取り付けられたテープ構造の側面断面図を示す。
【図１】
2005537664.tif 000003
【図２】
2005537664.tif 000004
【図３】
2005537664.tif 000005
【図４】
2005537664.tif 000006
【図５】
2005537664.tif 000007
【図６】
2005537664.tif 000008
【図７】
2005537664.tif 000009
【図８】
2005537664.tif 000010
【図９】
2005537664.tif 000011
【手続補正書】
【提出日】平成17年8月15日(2005.8.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）（ｉ）ダイ取付表面を有するダイ取付領域及びリード表面を有するリードを含むリードフレーム構造及び（ｉｉ）モールド材と、からなる基板と、
（ｂ）前記ダイ取付領域上の半導体ダイと、
からなり、
前記ダイ取付表面及び前記リード表面が前記モールド材を介して露出せしめられ、
前記半導体ダイが前記リードに電気的に結合されている、
ことを特徴とする半導体ダイパッケージ。
【請求項２】
前記半導体ダイが前記ダイ取付領域に電気的に結合されていることを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項３】
前記モールド材が前記リードフレーム構造の厚さと実質的に等しい厚さを有することを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項４】
前記半導体ダイが、前記半導体ダイの一方の面でソース領域及びゲート領域を有し、前記半導体の他方の面でドレイン領域を有する縦型ＭＯＳＦＥＴからなることを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項５】
前記半導体ダイが前記半導体ダイの一方の面でソース領域及びゲート領域を有し、前記半導体ダイの他方の面でドレイン領域を有する縦型ＭＯＳＦＥＴからなり、前記ソース領域及び前記ゲート領域が前記基板に近い側にあり、前記ドレイン領域が前記基板から遠い側にある、ことを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項６】
前記リードがソースリードであり且つ前記リード表面がソースリード表面であり、更に前記リードフレーム構造がゲートリード表面を有するゲートリードを含み、前記ゲートリード表面がモールド材を介して露出せしめられていることを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項７】
前記ゲートリード及びソースリード上に設けられるハンダ構造を更に有することを特徴とする請求項６に記載の半導体ダイパッケージ。
【請求項８】
前記リードがソースリードであり、前記リード表面がソースリード表面であり、且つ、
前記リードフレーム構造が更にゲートリード表面を有するゲートリードを有し、前記ゲートリード表面が前記モールド材を介して露出せしめられ、前記半導体ダイがその一方の面でソース領域及びゲート領域を有しかつその他方の面でドレイン領域を有する縦型ＭＯＳＦＥＴを有し、前記ソース領域が前記ソースリードに電気的に結合され、前記ゲート領域が前記ゲートリードに電気的に結合されている、ことを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項９】
前記リードがソースリードであり、前記リード表面がソースリード表面であり、且つ、
前記リードフレーム構造がゲートリード表面を有するゲートリードを更に含み、前記ゲートリード表面が前記モールド材を介して露出せしめられ、前記半導体ダイがその一方の面でソース領域及びゲート領域を有しかつその他方の面でドレイン領域を有する縦型ＭＯＳＦＥＴを含み、前記ソース領域が前記ソースリードに電気的に結合され、前記ゲート領域が前記ゲートリードに電気的に結合され、前記モールド材の厚さが前記リードフレーム構造の厚さと実質的に等しい、ことを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項１０】
前記ダイ取付表面が前記ダイ取付表面の反対側の前記リードフレーム構造の表面の面積よりも大きい面積を有することを特徴とする請求項１に記載の半導体ダイパッケージ。
【請求項１１】
リードフレーム構造を処理する方法であって、前記方法が、
（ａ）ダイ取付表面とテープ構造に取り付けられるリード表面とを有するリードフレーム構造（前記ダイ取付表面及び前記ゲートリードが共に前記テープ構造に近接している）を用意するステップと、
（ｂ）前記テープ構造とは反対側の前記リードフレーム構造の側面にモールド材で被覆するステップと、
（ｃ）前記モールド材を固化させるステップと、
（ｄ）前記テープ構造を前記リードフレーム構造及び前記固化したモールド材から除去し、それによって前記ダイ取付表面及び前記リード構造を露出せしめるステップと、
からなることを特徴とする方法。
【請求項１２】
前記リードフレーム構造がアレイとして共に結合された複数のリードフレーム構造の１つであることを特徴とする請求項１１の方法。
【請求項１３】
前記モールド材の被覆の後、
過剰のモールド材を除去して残りのモールド材が前記リードフレーム構造の厚さと実質的に等しい厚さを有することとするステップを更に有することを特徴とする請求項１１に記載の方法。
【請求項１４】
前記リードフレーム構造がソースリード及びゲートリードを有する請求項１１の方法であって、前記方法が、
前記ソースリード又は前記ゲートリードへの連結バー切断して前記ソースリード及び前記ゲートリードを電気的に分離するステップ、を更に有することを特徴とする請求項１１に記載の方法。
【請求項１５】
半導体ダイを前記ダイ取付表面に取付ける（前記半導体ダイが縦型ＭＯＳＦＥＴからなる）ステップ、を更に有することを特徴とする請求項１１に記載の方法。
【請求項１６】
（ａ）（ｉ）ダイ取付表面を有するダイ取付領域及びリード表面を有するリードを含むリードフレーム構造と、（ｉｉ）モールド材と、
からなる基板を形成するステップと、
（ｂ）前記ダイ取付領域及び前記ダイ取付表面上に半導体ダイをマウントするステップと、
からなり、
前記ダイ取付表面及び前記リード構造を前記モールド材を介して露出せしめ、
前記半導体ダイのマウントの後、前記半導体ダイが前記リードに電気的に結合される、
ことを特徴とする半導体ダイパッケージを形成する方法。
【請求項１７】
前記半導体ダイが縦型電力ＭＯＳＦＥＴからなることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記基板を形成するステップがテープ使用単一側面モールド処理を使用するステップを含むことを特徴とする請求項１６に記載の方法。
【請求項１９】
半導体ダイパッケージ用の基板を形成する方法であって、前記方法が、
（ａ）ダイ取付表面を有するダイ取付領域及びリード表面を有するリードを含むリードフレーム構造を用意するステップと、
（ｂ）前記リード構造の周りにモールド材をモールドするステップと、
からなり、
前記ダイ取付表面及び前記リード表面が前記モールド材を介して露出せしめられて前記基板を形成する、ことを特徴とする方法。
【請求項２０】
前記リードフレーム形成ステップは、導電材のシートをパンチング又はエッチングして前記リードフレーム構造を形成するステップを含むことを特徴とする請求項１９に記載の方法。
【請求項２１】
半導体ダイパッケージ用基板であって、前記基板が、
リード表面を備えた複数のリードを有するリードフレーム構造と、
前記リードフレーム構造上のモールド材と、
を含み、
前記モールド材の外面が前記リード表面と実質的に同一平面上にあることを特徴とし、
前記外面及び前記リード表面を含む前記基板の主要表面が実質的に平坦であって、前記基板の１のエッジから前記基板の反対側のエッジまで延びていることを特徴とする基板。
【請求項２２】
前記主要表面が前記基板の１側面全部を占めることを特徴とする請求項２１記載の基板。
【請求項２３】
前記基板が、前記モールド材及び前記リードフレーム構造から成ることを特徴とする請求項２１記載の基板。
【請求項２４】
前記モールド材が、前記リードフレーム構造の厚さと実質的に同じ厚さを有していることを特徴とする請求項２１記載の基板。
【請求項２５】
前記リードフレーム構造がめっき構造を含むことを特徴とする請求項２１記載の基板。
【請求項２６】
前記リードフレーム構造がダイ取付領域を更に含むことを特徴とし、前記リードが前記ダイ取付領域から離れて伸びていることを特徴とする請求項２１記載の基板。
【請求項２７】
前記リードフレーム構造がグルーブを含むことを特徴とし、前記モールド材が前記グルーブを充てんしていることを特徴とする請求項２１記載の基板。
【請求項２８】
半導体ダイパッケージであって、
請求項２１記載の前記基板と、
前記基板上の半導体ダイと、
を含む半導体ダイパッケージ。
【請求項２９】
前記半導体ダイが縦型トランジスタを含むことを特徴とする請求項２８記載の半導体ダイパッケージ。
【請求項３０】
前記半導体ダイが電力ＭＯＳＦＥＴを含むことを特徴とする請求項２８記載の半導体ダイパッケージ。
【請求項３１】
半導体ダイパッケージであって、
リード表面を備えた複数のリードを有するリードフレーム構造と、前記リードフレーム構造上のモールド材とを含み、前記モールド材の外面が前記リード表面と実質的に同一平面上にあって、前記基板の平坦な表面の少なくとも一部を形成することを特徴とする基板と、
前記基板上の半導体ダイと、
前記半導体ダイを覆う封止材と、
を含む半導体ダイパッケージ。
【請求項３２】
前記封止材が、前記半導体ダイを完全に覆いかつ接触していることを特徴とする請求項３１記載の半導体ダイパッケージ。
【請求項３３】
前記半導体ダイが縦型トランジスタを含むことを特徴とする請求項３１記載の半導体ダイパッケージ。
【請求項３４】
前記半導体ダイを前記基板に結合する電線を更に含む請求項３１記載の半導体ダイパッケージ。
【請求項３５】
前記半導体ダイが電力ＭＯＳＦＥＴを含むことを特徴とする請求項３１記載の半導体ダイパッケージ。
【請求項３６】
前記モールド材が、前記リードフレーム構造の厚さと実質的に等しい厚さを有することを特徴とする請求項３１記載の半導体ダイパッケージ。
【請求項３７】
前記リードフレーム構造が、ダイ取付表面を形成する第１表面と、前記第１表面とは反対側の第２表面とを有することを特徴とする請求項３１記載の半導体ダイパッケージ。
【請求項３８】
前記リードフレーム構造が、ダイ取り付け表面を形成する第１表面と、前記第１表面とは反対側の第２表面とを有し、前記第１表面が前記第２表面より大きい領域を有することを特徴とする請求項３１記載の半導体ダイパッケージ。
【請求項３９】
前記リードフレーム構造が銅を含むことを特徴とする請求項３１記載の半導体ダイパッケージ。
【請求項４０】
前記リードフレーム構造が、ダイ取付表面を形成する第１表面と、前記第１表面とは反対側の第２表面とを有することを特徴とし、前記モールド材が前記第２表面を覆うことを特徴とする請求項３１記載の半導体ダイパッケージ。
【請求項４１】
リードフレーム構造を処理する方法であって、前記方法が、
テープ構造に取り付けられるリード表面を有するリードフレーム構造を設けるステップと、
前記テープ構造とは反対側の前記リードフレーム構造の側面をモールド材で被覆するステップと、
前記モールド材を固化させるステップと、
前記テープ構造を前記リードフレーム構造及び前記固化されたモールド材から除去し、それによって前記リード表面を露出せしめるステップと、
を含む方法。
【請求項４２】
前記リードフレーム構造がアレイとして共に結合された複数のリードフレーム構造の１つであることを特徴とする請求項４１記載の方法。
【請求項４３】
被覆の後、過剰のモールド材を除去して残りのモールド材が前記リードフレーム構造の前記厚さと実質的に等しい厚さを有するようにするステップを更に含む請求項４１記載の方法。
【請求項４４】
前記リードフレーム構造がソースリード及びゲートリードを有することを特徴とし、前記方法が、前記ソースリード又は前記ゲートリードへの連結バーを切断して前記ソースリード及び前記ゲートリードを電気的に分離するステップを更に含むことを特徴とする請求項４１記載の方法。
【請求項４５】
半導体ダイを前記基板に取り付けるステップを更に含み、前記半導体ダイは縦型ＭＯＳＦＥＴを含むことを特徴とする請求項４１記載の方法。
【請求項４６】
半導体ダイパッケージを形成する方法であって、
リード表面を有するリードを含むリードフレーム構造と、モールド材と、実質的に平坦な第１側面及び第２側面と、を含む基板を形成し、前記リード表面が前記モールド材を介して露出せしめられることを特徴とするステップと、
前記第１側面上に半導体ダイをマウントし、マウントの後に前記半導体ダイが前記リードに電気的に結合されることを特徴とするステップと、
を含む方法。
【請求項４７】
前記半導体ダイが縦型電力ＭＯＳＦＥＴを含むことを特徴とする請求項４６記載の方法。
【請求項４８】
前記基板を形成するステップが、テープ使用単一側面モールド処理を用いるステップを含むことを特徴とする請求項４６記載の方法。
【請求項４９】
前記半導体ダイが光学装置を含むことを特徴とする請求項４６記載の方法。
【請求項５０】
前記半導体ダイ及び前記基板に電線を取り付けるステップを更に含むことを特徴とする請求項４６記載の方法。
【国際調査報告】
2005537664.tif 000012