(57)【要約】演算トランスコンダクタンス増幅回路、およびこの演算トランスコンダクタンス増幅回路を使用し、制御されるスルーレートを有する液晶ディスプレイである。演算トランスコンダクタンス増幅回路は、有益には液晶ディスプレイパネルである負荷（１２６）を駆動する出力を有する。この演算トランスコンダクタンス増幅回路は、第１テール電流（２０４）が引き出される第１電流ソース（１３２）と、第２テール電流（２０５）が選択的に引き出される第２電流ソース（１３４）とを備える。第２電流ソース（１３４）は、スイッチ（１３６）に印加される制御信号により選択される。第２電流ソース（１３４）が追加の第２テール電流（２０５）を引き出すと、演算トランスコンダクタンス増幅回路のスルーレートが増加する。液晶ディスプレイで用いられる場合、演算トランスコンダクタンス増幅回路は、液晶ディスプレイパネルをランプにより駆動する。ランプフライバック（ｔｆｂ）の間に、第２電流ソース（１３４）は、第２テール電流（２０５）を引き出し、スルーレートを増加させる。
2005506792.tif 000002
【特許請求の範囲】
【請求項１】
反転入力と、非反転入力と、出力と、テール電流ラインと、を有する演算トランスコンダクタンス増幅器と、
前記出力に接続された負荷と、
制御信号に応じて、前記テール電流ラインに流れ込むテール電流のレベルを変化させる手段と、
を備えることを特徴とする演算トランスコンダクタンス増幅回路。
【請求項２】
テール電流のレベルを変化させる前記手段は、
前記テール電流ラインから第１電流を引き出す第１電流ソースと、
前記テール電流ラインに接続された第１端子と、第２端子と、スイッチ制御と、を有するスイッチであって、前記スイッチ制御が前記制御信号としてクローズ信号を受信すると、前記第１端子および前記第２端子を互いに電気的にショートさせるスイッチと、
前記第２端子に接続された第２電流ソースであって、前記スイッチ制御が前記クローズ信号を受信すると、前記テール電流ラインから第２電流を引き出す、第２電流ソースと、
を備えることを特徴とする請求項１に記載の演算トランスコンダクタンス増幅回路。
【請求項３】
前記演算トランスコンダクタンス増幅器は、前記第１端子および前記第２端子が電気的にショートしていない場合に第１スルーレートを有し、前記第１端子および前記第２端子が電気的にショートしている場合に第２スルーレートを有する、ことを特徴とする請求項２に記載の演算トランスコンダクタンス増幅回路。
【請求項４】
請求項１に記載の演算トランスコンダクタンス増幅器を備えることを特徴とするランプソース。
【請求項５】
前記出力は、前記反転入力に電気的に接続されていることを特徴とする請求項４に記載のランプソース。
【請求項６】
前記負荷は、液晶ディスプレイを含むことを特徴とする請求項４に記載のランプソース。
【請求項７】
前記非反転入力は、ランプ発生器に電気的に接続されていることを特徴とする請求項４に記載のランプソース。
【請求項８】
前記ランプ発生器は、ランプ周期の間にランプを作り出し、フライバック周期の間にリターンステップを作り出し、
前記スイッチ制御は、前記クローズ信号を、前記フライバック周期の間に受信する、ことを特徴とする請求項７に記載のランプソース。
【請求項９】
画素行と画素列とで配列される複数の画素素子であって、各画素素子がランプ入力ラインを含む複数の画素素子と、
ランプ周期の間にランプを作り出し、フライバック周期の間にリターンを作り出すランプ発生器と、
前記非反転入力は前記ランプ発生器に接続され、前記出力は前記画素素子ランプ入力ラインおよび前記反転入力に接続された、請求項１または請求項２に記載の演算トランスコンダクタンス増幅回路と、
を備えることを特徴とする液晶ディスプレイ。
【請求項１０】
請求項２に従属する場合の、請求項９に記載の液晶ディスプレイであって、前記液晶ディスプレイは、前記フライバック周期の間に前記スイッチをクローズする制御を更に備えることを特徴とする請求項９に記載の液晶ディスプレイ。
【請求項１１】
各画素素子は、相補ランプ入力ラインを更に含むことを特徴とする請求項９に記載の液晶ディスプレイ。
【請求項１２】
前記ランプ周期の間に相補ランプを作り出し、前記フライバック周期の間に相補リターンを作り出す、前記相補ランプ入力ラインに接続された相補ランプソースを更に含むことを特徴とする請求項９に記載の液晶ディスプレイ。
【請求項１３】
各画素素子は、
透明電極と、画素電極と、介在する液晶層と、
前記ランプ入力ラインに接続されたストレージ素子であって、書き込み入力ラインを含んでおり、前記書き込み入力ラインが書込み信号を受信すると、ランプ電圧を前記ストレージ素子内に蓄積する、ストレージ素子と、
を含むことを特徴とする請求項９に記載の液晶ディスプレイ。
【請求項１４】
前記液晶ディスプレイは、偏光されていない光が通過すると偏光された光を作り出す第１偏光子を更に備え、
各画素素子は、前記透明電極を通して前記偏光された光を受信し、各画素素子の前記画素電極にて前記偏光された光を反射し、各画素素子の前記ストレージ素子により蓄積された前記ランプ電圧に応じて前記偏光された光の偏りを前記液晶層にて変化させるように配置されている、ことを特徴とする請求項１３に記載の液晶ディスプレイ。
【請求項１５】
前記透明電極は、各画素素子により共有されていることを特徴とする請求項１３に記載の液晶ディスプレイ。
【請求項１６】
前記スイッチは、デジタル制御されるアナログスイッチであることを特徴とする請求項９に記載の液晶ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算トランスコンダクタンス増幅回路、この演算トランスコンダクタンス増幅器を備えるランプソース、および液晶ディスプレイに関する。
【背景技術】
【０００２】
液晶ディスプレイ（ＬＣＤ）を用いたカラー画像の生成が、周知である。このようなディスプレイは、特に、カラーテレビ等における、フレームにより更新される画像の生成において有用である。一般的に、各画像フレームは、カラーサブフレームにより構成され、カラーサブフレームは、通常、赤、緑、および青のサブフレームである。
【０００３】
このようなＬＣＤシステムでは、多数の個別の液晶画素素子で構成される液晶ディスプレイパネルを採用している。これらの画素素子は、画素行と画素列から成るマトリックスで有益に構成されている。所望の画像を生成するために、個別の画素素子は、画像情報に従って調整される。一般的に、画像情報は、各画素行が各フレーム周期にアドレス指定された状態で、個別の画素素子に対し行ごとに与えられる。
【０００４】
画素素子マトリックス配列は、各画素素子がスイッチング素子のマトリックスにおけるアクティブスイッチング素子に接続されている「アクティブ」であることが好ましい。特に有用なアクティブマトリックス液晶ディスプレイの１つとして、反射型アクティブマトリックス液晶ディスプレイ（更に、ＲＬＣＤとも呼ばれる）が挙げられる。ＲＬＣＤディスプレイは、一般的に、シリコン基板で製造され、多くの場合、ツイストネマティック（ＴＮ）効果に基づいている。薄膜トランジスタ（ＴＦＴ）が、通常、アクティブスイッチング素子として用いられる。このようなＲＬＣＤディスプレイは、ＴＦＴとその相互配線が、１つのシリコン基板上に集積可能であるため、高い画素密度をサポートすることができる。
【０００５】
図１は、一般的な従来技術のＲＬＣＤの１つの画素素子１０を模式的に表わしている。画素素子１０は、透明電極１４と画素電極１６の間に配置されるツイストネマティック液晶層１２により構成される。便宜上、図１は、共通グラウンドに接続された透明電極１４を示している。また、ストレージ素子１８が、相補データ端子２０および２２に接続されている。ストレージ素子１８は、制御端子２４にて制御信号を受信する。「書込み」制御信号に応答して、ストレージ素子１８は、データ端子２０または２２のいずれかにて、データ信号を選択的にラッチし、ラッチした信号を、信号ライン２６を介して画素電極１６に印加する。データ端子２０および２２におけるデータ信号は、相補的である。すなわち、一方のラインが＋２ボルトである場合、他方のラインは−２ボルトである。
【０００６】
更に図１を参照し、また、後により詳しく述べるように、液晶層１２は、光３０の偏りを回転させ、この偏り回転の大きさは、液晶層１２を横断する電圧に依存する。理想的には、画素素子１０は対称的であり、偏り回転が、信号ライン２６にてラッチされた信号の大きさのみに依存している。連続するフレームにて相補信号を交互にすることにより、液晶層１２を横断する不要な蓄電を避けることができる。１つの極性のみが用いられた場合、透明電極１４、液晶層１２、および画素電極１６により形成されるキャパシタを横断して、イオンが蓄積する。このような蓄電は、画素素子１０にバイアスをかけてしまう。
【０００７】
光３０は、外部の光源（図示せず）から入射する偏光されていない光３２から得られる。偏光されていない光３２は、第１偏光子３４により偏光され、光３０を形成する。光３０は、透明電極１４を通過し、液晶層１２を通過し、画素電極１６に反射して、液晶層１２を通過して戻り、透明電極１４を通過し、第２偏光子３６に向かう。液晶層１２を２重に通過する間、光線の偏りは、信号ライン２６の電圧の大きさに従って回転する。第２偏光子３６の偏り方向に平行する光３０の部分のみが、偏光子３６を通過する。通過部分は、偏り回転の大きさに依存し、偏り回転の大きさは、信号ライン２６の電圧に依存するため、信号ライン２６の電圧は、画素素子１０から離れる光の密度を制御することになる。
【０００８】
ストレージ素子１８は、通常、薄膜トランジスタスイッチに接続されたキャパシタである。制御信号が、薄膜トランジスタのゲート電極に印加されると、このトランジスタはオンとなる。次に、薄膜トランジスタのソースに印加される電圧が、薄膜トランジスタを通過し、キャパシタを充電する。制御信号が取り去られると、薄膜トランジスタはオープンとなり、キャパシタ電位が画素電極１６に蓄積される。
【０００９】
図２は、従来技術の画素素子マトリックスを模式的に示している。図示されるように、関連するスイッチング薄膜トランジスタと蓄積キャパシタとをそれぞれが有する、複数の画素素子１０が、行（水平）と列（垂直）のマトリックスに配置される。簡素にするために、マトリックス配列の一部分のみを示す。実際には、多数の行、例えば１２９０の行、および多数の列、例えば１０２４の列がある。図２を参照すると、ゲートライン、具体的にはゲートライン４０ａ、４０ｂ、および４０ｃにゲート（スイッチ）制御信号を印加することにより、１つの行の画素素子１０が共に選択される。定電圧（すべての画素素子１０により共有される）が、ランプソース４１からライン４２を介して透明電極１４に印加される。さらに、ランプソース４１は、相補ランプ信号を、ライン２０および２２に印加する（これらもまた、すべての画素素子１０により共有される）。さらに、列ライン４６ａ、４６ｂ、および４６ｃは、画素素子１０の動作を制御し、画素素子１０の光状態を決定する。
【００１０】
実際には、画素素子の１つの行は、ゲートライン４０ａ〜４０ｃのうち適切な１つに信号を印加することにより選択される。これにより、この行の画素素子１０のすべてがオンとなる。次に、ランプソース４１は、ランプをライン２０またはライン２２のいずれかに印加する（どちらのラインを使うかは、各フレームにより異なる）。ランプは、選択された行のすべての蓄積キャパシタへの充電を開始する。他の行は活性化されていないので、ランプソースは、他の画素素子１０のオフ状態のキャパシタを充電するだけである。ランプ電圧が、特定の画素素子１０に対して所望の状態に達すると、この特定の画素素子１０に対する列ライン（４６ａ〜４６ｃ）電圧が、画素スイッチをオフにする。そして、特定の画素素子１０がオフになった際に存在したランプ電圧が、この素子の蓄積キャパシタに蓄積される。その一方では、すべての列ライン（４６ａ〜４６ｃ）が、ランプ電圧を、関連する画素素子１０に保持させるまで、ランプ電圧は増加を続ける。その後、新たな画素素子１０の行が選択され、処理が最初から行われる。すべての行が選択された後、再び、新たなフレーム周期で、処理が最初から行われる。この際、前回のランプの相補形のランプが用いられる。
【００１１】
上述の処理は、一般に周知であり、通常は、シフトレジスタ、マイクロコントローラ、およびランプ発生器を用いて行われる。実際には、演算トランスコンダクタンス増幅器（更に、ＯＴＡとも呼ばれる）およびランプソースが、一般的に用いられる。その理由は、ワイドなダイナミックレンジ、および、ＯＴＡの動作帯域幅による。ＯＴＡは、差動電圧でなく差動入力電流を用いて出力を制御するという点を除いて、演算増幅器と類似した電流制御抵抗増幅器である。したがって、ＯＴＡは差動入力を含む。
【００１２】
ＲＬＣＤディスプレイは一般に成功しているが、問題点もある。例えば、比較的遅い充電電圧ランプを用いて画素素子１０における１つの行を駆動し、このランプを急速に放電して画素素子における次の行を駆動するための準備を行うため、ランプのオーバーシュートや高い電力損失等の様々な問題を引き起こす。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、外部信号により制御されるスルーレートを有する演算トランスコンダクタンス増幅回路を提供することを目的としている。
【課題を解決するための手段】
【００１４】
本発明の第１の態様は、請求項１に記載の演算トランスコンダクタンス増幅回路を提供する。本発明の第２の態様は、請求項４に記載の演算トランスコンダクタンス増幅器を備えるランプソースを提供する。本発明の第３の態様は、請求項９に記載の液晶ディスプレイを提供する。有益な実施の形態は、従属請求項において定義される。
【００１５】
従来技術のＲＬＣＤディスプレイの問題点を理解するために、ＲＬＣＤディスプレイに印加されるランプ信号を考察する。第１に、ＲＬＣＤディスプレイは、キャパシタンスＣＲＬＣＤ＋としてモデル化することができる。＋は、電流をストレージ素子１８に流入させるように、画素素子１０をスイッチオンすることを示す。ランプを作り出すＯＴＡは、次の最低スルーレートを有する必要がある。
【００１６】
ＳＲＲＬＣＤ＋＝α（Ｖｍａｘ＿ｒａｍｐ−Ｖｍｉｎ＿ｒａｍｐ）ｔｒａｍｐ
これにより、次の必要なＯＴＡ電流が導かれる。
【００１７】
ＩＲＬＣＤ＋＝(ＳＲＲＬＣＤ＋)（ＣＲＬＣＤ＋）
ここで、
ＳＲＲＬＣＤ＋は、１つの行のストレージ素子を充電する際に要求されるスルーレートであり、
αは、必要利得により決定される増幅係数であり、
Ｖｍａｘ＿ｒａｍｐは、最大ランプ電圧であり、
Ｖｍｉｎ＿ｒａｍｐは、最小ランプ電圧であり、
ｔｒａｍｐは、ランプ上昇時間であり、
ＩＲＬＣＤ＋は、ランプ上昇の間の最大充電電流であり、
ＳＲＲＬＣＤ＋は、ランプ上昇の間の最低要求スルーレートであり、
ＣＲＬＣＤ＋は、ランプ上昇の間のＲＬＣＤの最大キャパシタンスである。
【００１８】
ここで、ランプを放電して画素素子の次の行の準備を行う際の最小要求ランプスルーレートを考察する。
【００１９】
ＳＲＲＬＣＤ−＝α（Ｖｍａｘ＿ｒａｍｐ−Ｖｍｉｎ＿ｒａｍｐ）ｔｆｂ，
これにより、次の必要なＯＴＡ電流が導かれる。
【００２０】
ＩＲＬＣＤ−＝(ＳＲＲＬＣＤ−)（ＣＲＬＣＤ−）
ここで、
−は、電流がストレージ素子に流入していないことを示し、
ＳＲＲＬＣＤ−は、ランプを放電する際に要求されるスルーレートであり、
ｔｆｂは、ランプ下降（フライバック）時間であり、
ＩＲＬＣＤ−は、フライバックの間の最大充電（放電）電流であり、
ＳＲＲＬＣＤ−は、フライバックの間の最低要求スルーレートであり、
ＣＲＬＣＤ−は、フライバックの間のＲＬＣＤの最大キャパシタンスである。
【００２１】
ｔｒａｍｐ＞＞ｔｆｂであるため、ＳＲＲＬＣＤ−＞＞ＳＲＲＬＣＤ＋の一般的な要件が存在する。より大きな電流を扱う性能は、各ランプサイクルの比較的小さい部分でのみ必要であるにもかかわらず、より高いスルーレート（ＳＲＲＬＣＤ−）に適応させるために、ランプソース４１は、通常、ランプサイクル全体にわたって、より高い信号スルー（および電流）を扱うよう設計されている。これは、高い電力損失、および固有の不安定性（例えば、ランプ信号オーバーシュートなど）をもたらす。
【００２２】
したがって、ランプフライバックの間により早いスルーレートを有するランプソース４１が有益である。更に、外部信号により制御されるスルーレートを有するＯＴＡ回路は、より有益である。このようなランプソースおよび回路は、特に液晶ディスプレイ装置において有用である。
【００２３】
よって、本発明の原理は、外部信号により制御されるスルーレートを有する演算トランスコンダクタンス増幅器（ＯＴＡ）回路と、ランプフライバックの間には増加されたスルー特性を有するランプソースと、および、制御されたスルーレートを有するランプソースを有する液晶ディスプレイ装置とを提供する。
【００２４】
本発明の原理に係る回路は、演算トランスコンダクタンス増幅器（ＯＴＡ）を含む。ＯＴＡは、負荷を駆動する出力を有し、この負荷は、有益には、液晶ディスプレイパネルである。ＯＴＡ回路は、第１テール電流を減少させる第１電流ソースと、第２テール電流を選択的に減少させる第２電流ソースを含む。第２電流ソースは、スイッチに印加される制御信号により選択される。第２電流ソースが追加的な第２テール電流を減少させると、ＯＴＡのスルーレートが増加する。ランプソースとして用いられる場合、ＯＴＡ回路は、ＯＴＡの非反転入力に印加されるランプ入力を受信する。次に、ランプフライバックの間に、スルーレートが増加する。液晶ディスプレイで用いられる場合、ＯＴＡ回路は、液晶ディスプレイパネルをランプにより駆動し、フライバックの間にはランプのスルーレートを増加させる。
【００２５】
本発明の追加的機能および利点は、以下の説明にて述べられ、その一部がこの説明により明らかとされ、あるいは、本発明の実施により習得されるであろう。本発明の目的と他の利点は、ここに記載される説明および特許請求の範囲ならびに添付の図面において詳細に示される構成により実現され、達成されるであろう。より具体的には、本発明の実施の形態の利点は、液晶ディスプレイのフリッカを減少させることである。
【００２６】
なお、上述の一般的な説明と、以下の詳細な説明の両方は、例示的および説明的なものであり、特許請求される本発明のさらなる説明の提供を意図するものと理解される。
【発明を実施するための最良の形態】
【００２７】
これより、添付の図面に例示され、図解される本発明の実施の形態を、詳細に参照する。この実施形態は、ランプフライバックの間に増加した駆動容量を有するＯＴＡランプソース４１を含む。更に、このランプソース４１は、液晶ディスプレイの駆動に用いられる。
【００２８】
前述したように、図２のランプソース４１は、ライン２０および２２に電圧ランプを生成する。図３は、これら電圧ランプ１００のうちの１つ（立ち上がり）を示す。もう一方の電圧ランプは、図３の電圧ランプの逆（立ち下がり）バージョンであるため、以下は両方のランプに適用されることを理解されたい。
【００２９】
図３に示すように、電圧ランプ１００は、最低電圧１０２（Ｖｍｉｎ＿ｒａｍｐ）において開始し、時間（水平軸）ｔｒａｍｐとともに増加し、１０６の時点で最大電圧１０４（Ｖｍａｘ＿ｒａｍｐ）となる。時間ｔｒａｍｐの間、電圧ランプ１００は、最大レート１０８（ＳＲＲＬＣＤ＋）で変化する。ランプソース４１は、最大レート１０８で要求される出力電力を供給可能でなければならない。さもなければ、所望のランププロファイルを得ることはできず、結果として間違ったプロファイルをもたらし、照度歪みを発生させる。
【００３０】
更に図３を参照すると、ランプ周期ｔｒａｍｐの後、最大電圧は、短い時間、維持される。次の画素素子１０の行にランプを作り出す準備として、電圧ランプは、フライバック時間ｔｆｂ１１２において、Ｖｍａｘ＿ｒａｍｐ１０４からＶｍｉｎ＿ｒａｍｐ１０２へ下降する。フライバック時間ｔｆｂ１１２の間、電圧プロファイル１００は、ＳＲＲＬＣＤ−１１４の最大レートで変化する。ランプソース４１は、ＳＲＲＬＣＤ−１１４のレートでの要求されたフライバック出力電力を供給可能でなければならない。
【００３１】
限られた電力を損失している間に要求されたスルーレートＳＲＲＬＣＤ＋１０８で要求された電力を供給可能であり、また、要求されたスルーレートＳＲＲＬＣＤ−１１４で要求された電力を供給可能である、ＯＴＡベースのランプソース１２０を、図４に示す。ＯＴＡ１２２は、ランプ発生器１２３から、所望の形のランプ入力をライン１２４にて受信する。これに応じて、ＯＴＡ１２２は、キャパシタＣとしてモデル化された、ＲＬＣＤディスプレイ１２６を駆動する。ＲＬＣＤディスプレイ１２６のキャパシタンスは、画素素子１０の所定の行によって生成される画像に従って変化する。ＯＴＡ１２２のスルーレートは、ＯＴＡミラーによる「テール電流」Ｉｔａｉｌの関数である。このテール電流Ｉｔａｉｌは、テール電流ライン１２８における出力である。
【００３２】
ＯＴＡベースのランプソース１２０のスルーレートＳＲｒａｍｐｓｏｕｒｃｅは、テール電流Ｉｔａｉｌの関数であり、ＲＬＣＤディスプレイ１２６のキャパシタンスＣｄｉｓｐｌａｙの関数である。このスルーレートは、ＳＲｒａｍｐｓｏｕｒｃｅ＝ｃｍｃ（Ｉｔａｉｌ）／Ｃｄｉｓｐｌａｙである。
【００３３】
ここで、ｃｍｃは、ＯＴＡトポロジーに関連する、電流増倍係数である。
【００３４】
本発明の原理によれば、テール電流ライン１２８における第１ＯＴＡテール電流２０４が、電流ソースＩｍａｘ＿ｓａｍｐｌｅ１３２を通して常に引き出されている。電流ソースＩｍａｘ＿ｓａｍｐｌｅ１３２は、ＯＴＡランプソースＳＲｒａｍｐｓｏｕｒｃｅのスルーレートが、ランプソースＳＲｒａｍｐｓｏｕｒｃｅ１０８の最大要求スルーレートを十分に満たすように選択される。更に、第２電流ソースＩｆｌｙ＿ｂａｃｋ１３４が、選択的に切り替えられ、フライバック時間ｔｆｂ１１２（図３を参照）の間に、テール電流ライン１２８における追加のＯＴＡテール電流２０５が、引き出される。電流ソースＩｆｌｙ＿ｂａｃｋ１３４を選択的に接続するスイッチ１３６は、有益には、デジタル制御されるアナログスイッチであり、デジタル制御が制御ライン１３８に加えられて、ランプ発生器１２３を有益に形成する。
【００３５】
スイッチ１３６の制御と、その結果もたらされるＯＴＡベースのランプソース１２０の動作を、図５に示す。制御ライン１３８に印加されるデジタル制御信号を表わすグラフＡに示されるように、フライバック時間ｔｆｂ１１２（図３を参照）のスタート２００において、デジタル制御信号がハイとなり、スイッチ１３８をクローズする（図４を参照）。更に、このデジタル制御信号は、フライバック時間ｔｆｂ１１２のエンド２０２までハイのままである。
【００３６】
ここで図５のグラフＢを参照すると、デジタル制御信号がハイとなる前は、テール電流は、電流ソースＩｍａｘ＿ｓａｍｐｌｅ１３２の第１ＯＴＡテール電流２０４である。しかしながら、デジタル制御信号がハイになると、テール電流が、電流ソースＩｍａｘ＿ｓａｍｐｌｅ１３２の電流２０４と電流ソースＩｆｌｙ＿ｂａｃｋ１３４の電流２０５との合計である値２０６に増加する。
【００３７】
ここで図５のグラフＣを参照すると、デジタル制御信号がハイとなる前は、テール電流値２０４は、ＯＴＡランプソースが最大スルーレート１０８を有することを可能にする。しかしながら、デジタル制御信号がハイとなると、テール電流が増加し、ＯＴＡランプソースが最大スルーレート１１４を有することを可能とする。このため、最大ＯＴＡランプソーススルーレートは、図４の制御ライン１３８上の信号によりデジタル制御される。
【００３８】
当業者には、本発明の要旨または範囲を逸脱せずに、本発明においてさまざまな修正やバリエーションが可能であることが明白となるであろう。このように、本発明は、付属の特許請求の範囲およびその均等物の範囲内での本発明の修正およびバリエーションを含むことを意図している。例えば、液晶ディスプレイは、透過型のものとしてもよい。
【００３９】
特許請求の範囲においては、括弧内に示される参照符号は、これらの特許請求の範囲を限定するものとして解釈されるべきではない。「備える」という語は、請求項に列記されたもの以外の要素や工程の存在を除外するものではない。要素の前におかれる「１つの」という語は、このような要素が複数存在することを除外するものではない。本発明は、いくつかの個別の要素を備えるハードウェア、および、適切にプログラムされたコンピュータによって実施することができる。いくつかの手段を列挙する、装置の請求項においては、これら手段のうちのいくつかは、１つおよび同一のハードウェアのアイテムにより実施することが可能である。特定の手段が相互に異なる従属請求項にて述べられている、という単なる事実は、これらの手段の組み合わせを有利に用いることができない、ということを示すものではない。
【図面の簡単な説明】
【００４０】
添付の図面は、本発明のさらなる理解をもたらすために含まれ、本明細書に引用され、その一部を構成するものであり、本発明の実施の形態を図解し、明細書と共に本発明の原理を説明するものである。
【図１】図１は、従来技術の反射型液晶画素素子を模式的に示す図である。
【図２】図２は、従来技術の画素素子マトリックスを模式的に示す図である。
【図３】図３は、典型的なランプ電位を示す図である。
【図４】図４は、本発明の原理を組み込んだ液晶ディスプレイ用のランプソースを模式的に示す図である。
【図５】図５は、図４に表わされるランプソースに関連する時間ベース信号を模式的に示す図である。
【図５】
2005506792.tif 000003
【国際公開パンフレット】
2005506792.tif 000004
2005506792.tif 000005
2005506792.tif 000006
2005506792.tif 000007
2005506792.tif 000008
2005506792.tif 000009
2005506792.tif 000010
2005506792.tif 000011
2005506792.tif 000012
2005506792.tif 000013
2005506792.tif 000014
2005506792.tif 000015
2005506792.tif 000016
2005506792.tif 000017
2005506792.tif 000018
2005506792.tif 000019
2005506792.tif 000020
【国際調査報告】
2005506792.tif 000021
2005506792.tif 000022
2005506792.tif 000023