(57)【要約】１又はそれ以上のプロセッサ内に配置された複数のメモリソース及び複数のプロセスを使用したオペレーティングシステムにわたる通信補方法を提供する。かかる方法は、システム内のイベントを検出し、前記イベントの検出に応答して最初のプロセスのロケーションを判断するためメモリソースの一つから最初のプロセスアドレスを抽出し、前記イベントの検出に応答して最初のプロセスで使用されうる最初のデータのロケーションを判断するためメモリソースの非オッツから最初のデータアドレスを抽出するステップを含む。一旦オペレーティングシステムが、実行されるべきプロセスと、使用されるデータを知ったならば、オペレーティングシステムは、最初のプロセスアドレスに位置決めされた最初のプロセスの実行可能コードを実行する。次いで、第２のプロセスアドレス及び第２のデータアドレスは、最初のプロセスの実行可能コードの実行の完了前に、第２のプロセスで使用される第２のデータのロケーションを判断するためメモリソースの一つから抽出される。
2005505851.tif 000002
【特許請求の範囲】
【請求項１】
１又はそれ以上のプロセッサ内に配置された複数のメモリソース及び複数のプロセスを使用したオペレーティングシステムにわたる通信の方法であって、
システム内でイベントを検出し、
前記イベントの検出に応答して最初のプロセスのロケーションを判断するためにメモリソースの一つから最初のプロセスアドレスを抽出し、
前記イベントの検出に応答して最初のプロセスで使用されうる最初のデータのロケーションを判断するためにメモリソースの一つから最初のデータアドレスを抽出し、
最初のプロセスアドレスに位置決めされた最初のプロセスの実行可能コードを実行し、
最初のプロセスの実行可能コードの実行の完了の前に実行する第２のプロセスのロケーションを判断するためにメモリソースの一つから第２のプロセスアドレスを抽出する、
ステップを有することを特徴とする方法。
【請求項２】
前記最初のプロセスの実行可能コードの実行の完了前に第２のプロセスで使用する第２のデータのロケーションを判断するためにメモリソースの一つから第２のデータアドレスを抽出するステップを更に有することを特徴とする請求項１に記載の方法。
【請求項３】
メモリソースの一つから第２のプロセスアドレスを抽出するステップが更に、最初のデータアドレスで最初のデータから第２のプロセスアドレスを抽出するように定義されることを特徴とする請求項２に記載の方法。
【請求項４】
メモリソースの一つから第２のデータアドレスを抽出するステップが更に、最初のデータアドレスで最初のデータから第２のデータアドレスを抽出するように定義されることを特徴とする請求項３に記載の方法。
【請求項５】
最初のプロセスの抽出中、操作のために最初のデータアドレスで最初のデータから最初のデータセットを検索するステップを更に含むことを特徴とする請求項４に記載の方法。
【請求項６】
イベントを検出するステップが更に、最初のパラメータブロックを検索するように定義され、前記最初のパラメータブロックが最初のプロセスアドレスと最初のデータアドレスとを含むことを特徴とする請求項５に記載の方法。
【請求項７】
第２のデータアドレスに位置決めされた第２のデータを備えた第２のプロセスアドレスに位置決めされた第２のプロセスの実行可能コードを実行するステップを更に有することを特徴とする請求項６に記載の方法。
【請求項８】
実行順に最初のプロセスと第２のプロセスを位置決めするステップを更に有することを特徴とする請求項７に記載の方法。
【請求項９】
実行する最後のプロセスのロケーションを判断するためメモリソースの一つから最後のプロセスアドレスを抽出するステップを更に有し、システムが別のイベントを検出するまでオペレーティングシステムにわたる通信を停止させるために最後のプロセスアドレスに位置決めされた最後のプロセスの実行可能コードを実行するステップを更に有することを特徴とする請求項８に記載の方法。
【請求項１０】
第２のプロセスの実行中、所定の状況を測定するステップと、次のプロセスの実行中、異なるデータアドレスを検索するために最初のデータアドレス及び第２のデータアドレスの少なくとも一つを修正するステップとを更に有することを特徴とする請求項８に記載の方法。
【請求項１１】
プロセスの一つの実行頻度を測定し、所定の数の実行が測定されたとき、異なるプロセスを実行するようなプロセスと関係したデータアドレスにストアされたプロセスアドレスを修正するステップを更に有することを特徴とする請求項１０に記載の方法。
【請求項１２】
実行順に複数のプロセスを位置決めし、複数のプロセスの各々に関するデータアドレスとプロセスアドレスを確立するステップを更に有することを特徴とする請求項７に記載の方法。
【請求項１３】
実行順序が修正されたプロセスの位置を操作し、操作されたプロセスの各々に関するデータアドレスとプロセスアドレスを再確立させるステップを更に有することを特徴とする請求項１２に記載の方法。
【請求項１４】
ユーザがプロセスの位置を修正することが出来るように、ユーザに対して実行順序を表示するステップを更に有することを特徴とする請求項１３に記載の方法。
【請求項１５】
ユーザが、各プロセッサに基づいてプロセスの位置を操作することが出来るように、ユーザに対してプロセッサの各々のメモリソースを表示するステップを更に有することを特徴とする請求項１４に記載の方法。
【請求項１６】
ユーザが、表示されたプロセスと関連するデータアドレスに位置決めされたデータを修正することが出来るように、ユーザに対してプロセスを表示するステップを更に有することを特徴とする請求項１５に記載の方法。
【請求項１７】
固定されたプロセスをメモリソースの一つにストアさせ、固定されたプロセスと関連するデータが変更されずに残っていることを特徴とする請求項１６に記載の方法。
【請求項１８】
最初のプロセスアドレス及び第２のプロセスアドレスの少なくとも１つを最初及び第２のプロセスの異なる実行順序を定義するために異なるプロセスアドレスに修正するステップを更に有することを特徴とする請求項８に記載の方法。
【請求項１９】
第２のプロセスの実行中、所定の状況を測定し、次のプロセスの実行中、異なるプロセスアドレスを検索するために最初のプロセスアドレス及び第２のプロセスアドレスの少なくとも１つを修正するステップを更に有することを特徴とする請求項８に記載の方法。
【請求項２０】
最初のプロセスアドレス及び第２のプロセスアドレスの少なくとも一つを修正するステップが更に、メモリソースの一つから異なるプロセスアドレスを抽出することにより最初のプロセスアドレス及び第２のプロセスアドレスの少なくとも一つを修正するように定義され、それにより異なるプロセスアドレスのプロセスが実行される、ことを特徴とする請求項１９に記載の方法。
【請求項２１】
最初のプロセスアドレス及び第２のプロセスアドレスの何れか一方を修正するステップが更に、メモリソースの一つから異なるプロセスアドレスを抽出することにより最初のプロセスアドレス及び第２のプロセスアドレスの少なくとも一つを修正するように定義され、それにより異なるプロセスアドレスのプロセスが実行されうる、ことを特徴とする請求項１９に記載の方法。
【請求項２２】
プロセスのサブ実行順序が、オペレーティングシステムの実行順序を割り込むことなく修正されるとき、プロセスのサブ実行順序を確立するステップを更に有することを特徴とする請求項１２に記載の方法。
【請求項２３】
最初のデータアドレスに位置決めされた第２のデータアドレスと第２のプロセスアドレスとを変更することによりサブ実行順序を実行し、サブ実行順序の変更されたデータアドレスと変更されたプロセスアドレスを最初のデータアドレスに書き込むステップを更に有することを特徴とする請求項２２に記載の方法。
【請求項２４】
サブ実行順序のプロセスを実行し、サブ実行順序のプロセスの各々がいったん実行されたとき実行順序に戻すステップを更に有することを特徴とする請求項２３に記載の方法。
【請求項２５】
実行順序に戻すステップが更に、第２のプロセスアドレスと第２のデータアドレスをサブ実行データアドレスの一つに書き込むように定義されたことを特徴とする請求項２４に記載の方法。
【請求項２６】
新しいイベントの検出に応じて実行順序の開始でオペレーティングシステムを開始させ、サブ実行順序を実行順序に実装するステップを更に有することを特徴とする請求項２５に記載の方法。
【請求項２７】
複数の実行順序を定義するために複数の最初のデータアドレスと複数の最初のプロセスアドレスを抽出し、同時に複数の実行順序を実行するステップを更に有することを特徴とする請求項１に記載の方法。
【請求項２８】
最初のデータアドレスの抽出ステップ及び第２のデータアドレスの抽出ステップが更に、複数の最初のデータアドレスの抽出ステップと、複数の第２のデータアドレスの抽出ステップによって定義されることを特徴とする請求項２に記載の方法。
【請求項２９】
複数のデータアドレスに位置決めされた複数のデータを備えたプロセスに関する実行可能コードを実行するステップを更に有することを特徴とする請求項２に記載の方法。
【請求項３０】
最初の処理されたデータセットを定義するための実行可能コードの実行中、最初のデータセットを処理するステップを更に有することを特徴とする請求項５に記載の方法。
【請求項３１】
メモリソースの一つから最初に処理されたデータアドレスを抽出し、最初に処理されたデータセットを最初に処理されたデータアドレスに書き込むステップを更に有することを特徴とする請求項３０に記載の方法。
【請求項３２】
第２のデータアドレスに位置決めされた第２のデータから第２のデータセットを検索し、第２の処理されたデータセットを定義するための実行可能コードの実行中、第２のデータセットを処理するステップを更に有することを特徴とする請求項３１に記載の方法。
【請求項３３】
メモリソースの一つから第２の処理されたデータアドレスを抽出し、第２の処理されたデータセットを第２の処理されたデータアドレスに書き込むステップを更に有することを特徴とする請求項３２に記載の方法。
【請求項３４】
第２の処理されたデータアドレスを抽出するステップが更に、複数の処理されたデータアドレスを抽出し、第２の処理されたデータセットを複数の処理されたデータアドレスに書き込むように定義されることを特徴とする請求項３３に記載の方法。
【請求項３５】
１又はそれ以上のプロセッサ内に配置された複数のメモリソースと複数のプロセスを使用するオペレーティングシステムにわたる通信の方法であって、
システム内でイベントを検出し、
前記イベントの検出に応答して最初のプロセスのロケーションを判断するためメモリソースの一つから最初のプロセスアドレスを抽出し、
前記イベントの検出に応答して最初のプロセスで使用されうる最初のデータのロケーションを判断するためメモリソースの一つから最初のデータアドレスを抽出し、
最初のプロセスの実行可能コードを実行し、
最初のデータアドレスでメモリソースの一つから最初のデータを検索し、
最初の処理されたデータセットを判断するため、検索された最初のデータを備えた最初のプロセスの実行可能コードの実行をカウントし、
メモリソースの一つから最初の処理されたデータアドレスを抽出し、
最初の処理されたデータセットを最初の処理されたデータアドレスに書き込み、
実行する第２のプロセスのロケーションを判断するためメモリソースの一つから第２のプロセスアドレスを抽出し、
第２のプロセスに使用するための第２のデータのロケーションを判断するためメモリソースの一つから第２のデータアドレスを抽出し、
第２のプロセスの実行可能コードを実行し、
第２のデータアドレスでメモリソースの一つから第２のデータを検索し、
第２の処理されたデータセットを判断するため、検索された第２のデータを備えた第２のプロセスの実行可能コードの実行をカウントし、
メモリソースの一つから第２の処理されたデータアドレスを抽出し、
第２の処理されたデータセットを第２の処理されたデータアドレスに書き込み、
実行する最後のプロセスのロケーションを判断するためメモリソースの一つから最後のプロセスアドレスを抽出し、
システムがイベントを検出するまで、システムの通信を停止するように最後のプロセスの実行可能コードを実行する、
ステップを有することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オペレーティングシステムにわたる通信方法に関し、特に、複数のプロセス、及び、１又はそれ以上のプロセス内に配置された複数のメモリソースを使用したオペレーティングシステムにわたる通信方法に関する。
【背景技術】
【０００２】
データ処理及び分配は、事実上無制限の種々のタスク又はプロセスを完遂するためのアプリケーションに関する多数の異なる製造及びビジネスで利用される。これらのタスクを完遂するために実装されるシステムは、異なる設計で構成され、典型的にはネットワーク使用に組織化される。ネットワークは、バス又は線形トポロジ、スタートポロジ、リングトポロジなどのような種々の構成でアレンジされ得る。ネットワーク内では、それらは典型的には複数のノード及び、各ノードを相互接続する通信リンクがある。ノードは、コンピュータ、ターミナル、ワークステーション、アクチュエータ、データコレクタ、センサなどである。典型的には、ノードは、プロセッサ、メモリソース、及び種々の他のハードウェア及びソフトウェアコンポーネントを有する。ノードは、情報を得るため及び送信するためにネットワーク内で通信リンクを介して互いに通信する。
【０００３】
関連する技術のシステムにおける主な欠陥は、ノードが他のノードと通信する仕方である。まず、第１のノードが、情報を要求する第２のノードに信号を送信する。第２のノードは、既に情報を処理しており、その結果、第１のノードは応答を待つことになる。第２のノードは、ときどき第１のノードによる要求を認識し、所望の情報にアクセスする。次いで、第２のノードは、添付された情報で第１のノードに応答信号を送信する。第２のノードは、それ自身の処理目的のために情報のコピーを保持する。第２のノードはまた、情報データが第１のノードによって受信されることを補償するために検証を送信する。
【０００４】
このタイプの通信は、第１及び第２のノードの通信の間の時間損失が許容できる多くのアプリケーションで許容される。しかしながら、車両テスト中のデータのリアルタイムコンパイルのような多くのアプリケーションでは、このタイムラグは許容できない。更に、第２及び第１のノードの両方に同じデータを保存する冗長は、メモリ空間を浪費し、処理時間を遅延する。最後に、第１及び第２のノードの間の通信の２つの道が、追加の遅延と、データ衝突の可能性を生成する。
【０００５】
従って、関連する技術の欠点を克服することができるオペレーティングシステムを提供することが有用である。特に、第１及び第２のノードの通信の間の遅延を除去し、メモリソースの使用を最適化することができ、処理時間を低減することができるオペレーティングシステムが望まれている。
【発明の開示】
【課題を解決するための手段】
【０００６】
１又はそれ以上のプロセッサ内に配置された複数のメモリソース及び複数のプロセスを使用したオペレーティングシステムにわたる通信補方法を提供する。かかる方法は、システム内のイベントを検出し、前記イベントの検出に応答して最初のプロセスのロケーションを判断するためメモリソースの一つから最初のプロセスアドレスを抽出し、前記イベントの検出に応答して最初のプロセスで使用されうる最初のデータのロケーションを判断するためメモリソースの非オッツから最初のデータアドレスを抽出するステップを含む。最初のプロセスアドレスに位置決めされた最初のプロセスの実行可能コードは実行可能であり、最初のプロセスの実行可能コードの実行の甘露油前に実行するために、第２のプロセスのロケーションを判断するためメモリソースの一つから第２のプロセスアドレスを抽出する。
【０００７】
本発明は、異なるノードの異なるプロセスの通信の間での如何なる遅延をも事実上除去する、オペレーティングシステムにわたる通信の方法を提供する。更に、本発明は、メモリソースの使用を最適化し、プロセスの実行の完了前に、次のプロセスのロケーションを知ることによりプロセスタイムを低減させる。
【発明を実施するための最良の形態】
【０００８】
図を参照すると、同じ参照番号は、種々の図を通して同様又は対応するパーツを指しており、複数のプロセッサ及び、１又はそれ以上のプロセッサ内に配置された複数のメモリソースを使用してオペレーティングシステム３０にわたる通信の方法を開示している。該方法を実行することができるオペレーティングシステム３０を図１に概略的に示す。
【０００９】
オペレーティングシステム３０は、好ましくはスタートポロジ構成を生成するように、中央信号ルーティングハブ３２によって相互接続された複数のモジュール、又は、ノード１乃至６を有する。図示したように、特定のノードアドレスでインデックス付けされた各ノード１乃至６とハブ３２が接続された６つのノード１乃至６がある。ノードアドレスは例示として、数字的に１乃至６で示す。識別する際に、いかなる適当なアルファベット／参照番号識別子を、あるノードと他のノードとを差別するように用いることができる。８角形状として示された、形状、構成及びハブの方向は、単なる例示であり、如何なる要望をも満たすように変更することができる。
【００１０】
ノード１乃至６は、ワークステーションの一部であってよく、又は、ワークステーション自身であってもよい。ノード１乃至６の汎用性の例示として、ノード６はホストコンピュータ３４の一部であり、ノード１、２、４及び５はアクチュエータ３６に接続され、ノード３は、接続されていない。ノード１乃至６は、いなかるタイプの周辺デバイス又は、複数のコンピュータ、アクチュエータ、ハンドヘルドデバイスなどを含むデバイスに接続することができることは了解されるべきである。例えば、ノード６は、ハンドヘルドデバイス３５にも接続されている。変形実施形態では、ノード１乃至６のいずれも、周辺デバイスに接続されておらず、完全なバーチャルシステムを生成する。周辺デバイスは、モニタ、プリンタ、キーボード、マウスなどのようなコンピュータ技術で知られている適当なデバイスである。
【００１１】
ノード１乃至６の各々は、少なくとも１つのメモリソースを備えた少なくとも１つのプロセッサを含む。プロセッサは、プロセスがロードされるメモリソースに対して読み書きすることができる。プロセスは、他のメモリソースに対して書き込むだけである。通信方法は、信号を送信し、又はデータを書き込むことによる。信号は、同期されていないアナログ信号に仮想的に似ている。信号は、信号の瞬間的な値だけを包含し、要求されたプロセスによってサンプリングされる。信号は、ノード１乃至６のいずれでも、プロセスからメモリの一つに送信される。例えば、プロセスは、同じノード又はリモートノードで稼働している。信号は、信号を受信するノードで実行する他のプロセスによってサンプリングされる。それ故、プロセスは、ローカル又はリモートノードで実行されるが、信号は依然として書き込まれる。信号又はデータは、プロセスが信号又はデータを送信するときはいつでも、宛先アドレスに書き込まれる。信号は、サンプリングが生じているときはいつでも、他のプロセスによってサンプリングされた値を有するように考慮されなければならない。
【００１２】
プロセッサのタイプに制限はない。プロセッサは、マイクロプロセッサのようなハードウェア、又は、ソフトウェア仮想プロセッサ、又は、技術分野で知られているような他の如何なるタイプのプロセッサであってもよい。プロセッサは、異なるサイズ及び速度のものであってよい。例えば、ノード６は、1,500MFlopsプロセッサを有し、残りのノードは、300MFlopsプロセッサを有していてもよい。プロセッサのサイズ及び速度は、多くの設計基準を満たすように変更可能である。典型的には、プロセッサは、ノード１乃至６と関係したプロセッサをサポートするようなサイズ及び速度のものだけである。更に、プロセッサは、異なるコンピュータフォーマット及び言語を認識する異なるタイプのものであってよい。
【００１３】
プラットフォームは、オペレーティングシステム３０のノード１乃至６を相互接続する。更に、プラットフォームは、１又はそれ以上のオペレーティングシステム３０をサポートしうる。プラットフォームは、プロセスとノードの間の通信のフローをルーティングする。プラットフォームは、プロセッサをノード１乃至６に相互接続させる通信リンクとして示される。図１では、通信リンク６８，７０は、ノード１及びノード２からハブ３２にデータを書き込む。データの書き込みは、オペレーティングシステム３０に対して透過的であり、相互接続の方法は、本発明の目的を達成することができる如何なるタイプの接続であってもよい。
【００１４】
各プロセッサは、プロセスに関連したメモリソース内にストアされたデータを包含する。データは、実行され得る他のプロセッサのアドレス、使用され得る他のデータのアドレス、及び、プロセスの実行中に使用するためのデータセットを含みうる。プロセスは、プロセッサの一つにストアされ、異なるプロセッサにストアされたデータを利用しうる。
【００１５】
上述のオペレーティングシステム３０は、発明の対象の方法を実行することができる。図３では、方法は、オペレーティングシステム３０内で、イベント３８を検出するステップを含む。イベント３８は、状態の特定の変化が生じた瞬間である。イベント３８は、好ましくは、同期信号の検出であり、それにより、全てのプロセスをよく定義された瞬間に同時に開始することを保証する。所望ならば、イベント３８は、プロセスを有するノード１乃至６からローカルに生成されうる。検出され得るあるタイプのイベント３８は、キーボードのキーを押すようなハードウェア割り込みである。プロセッサは、ハードウェア割り込みを検出し、ハードウェア割り込みは、キーが押されていることをプロセッサに話す。ハードウェア割り込み以外に検出される多くのタイプのイベントがあることを理解すべきである。
【００１６】
次いで、オペレーティングシステム３０は、イベント３８の検出に応じて、最初のプロセス４２のロケーションを判断するためにメモリソースの一つから最初のプロセスアドレス４０を抽出する。最初のプロセスアドレス４０、又は、次のプロセスに対する最初のポインタ（ＰＮＰ）は、何れか一つのメモリソースにストアされうるデータである。データは、他のデータを操作するために実行可能なコードの複数のラインを含み得る。最初のＰＮＰ４０は、実行されうる実行可能コードのロケーションにシステムを指し示す、即ち、実行可能コードが位置決めされるシステムと話す。
【００１７】
オペレーティングシステム３０は、イベント３８の検出に応答して、最初のプロセス４２で使用される最初のデータ４６のロケーションを決定するために、メモリソースの一つから最初のデータアドレス４４を抽出する。最初のデータアドレス４４又は、次のデータに対する最初のポインタ（ＰＮＤ）はまた、メモリソースのうちの何れか一つにストアされうるデータである。最初のＰＮＤ４４は、実行プロセスで使用されるデータを包含するメモリソースのうちの一つのロケーションを指し示す。最初のＰＮＤ４４ロケーションで位置決めされたデータは、第２のプロセスアドレス４８若しくは第２のＰＮＤ４８、及び、第２のデータアドレス５０若しくは第２のＰＮＤ５０を含む。最初のＰＮＤ４４で位置決めされたデータもまた、最初のデータセット５８を含みうる。ＰＮＰ、ＰＮＤ及びデータアドレスはポインタ又はアドレスであることを理解すべきである。プロセス、データ、及び、「最初の」及び「第２の」のような用語は、単に例示の目的であり、本発明の対象を制限するものではない。各プロセスがここで記載された仕方で実行される本発明の対象の方法は、短い時間内で数千のプロセスを実行するのに用いられる。
【００１８】
イベント３８を検出するステップは、メモリソースの一つから最初のパラメータブロック５４を検索するときに更に定義される。最初のパラメータブロック５４は、最初のＰＮＰ４０及び最初のＰＮＤ４４を含む。最初のパラメータブロック５４はまた、最初のデータセット５８を含むが、好ましい実施形態では、最初のＰＮＰ４０及び最初のＰＮＤ４４だけを含む。
【００１９】
オペレーティングシステム３０が、プロセスが実行され、データが使用されることを一旦知ったとき、オペレーティングシステム３０は、最初のプロセスアドレス４０で位置決めされた最初のプロセス４２の実行可能コードを実行する。次いで、第２のプロセスアドレス４８又は第２のＰＮＰは、最初のプロセス４２の実行可能コードの実行の完遂の前に実行するために第２のプロセス５２のロケーションを決めるためにメモリソースの一つから抽出される。メモリソースの一つから第２のＰＮＰ４８を抽出するステップは更に、最初のデータアドレス４４で最初のデータ４６から第２のＰＮＰ４８を抽出するように定義される。それ故、第２のＰＮＰ４８は、最初のデータアドレス４４で位置決めされた最初のデータ４６の一部としてストアされる。
【００２０】
オペレーティングシステム３０はまた、最初のプロセス４２の実行可能コードの実行の完遂前に第２のプロセス５２で使用するために第２のデータ６３のロケーションを決定するためにメモリソースの一つから、第２のデータアドレス５０又は第２のＰＮＤ５０を抽出する。メモリソースの一つから第２のＰＮＤ５０を抽出するステップは更に、最初のデータアドレス４４で最初のデータ４６から第２のＰＮＤ５０を抽出するときに定義される。
【００２１】
第２のＰＮＰ４８及び第２のＰＮＤ５０の抽出は更に、最初のＰＮＤ４４で位置決めされた最初のパラメータブロック５６を抽出するときに定義される。最初のパラメータブロック５６は、最初のプロセス４２で使用するために最初のデータセット５８を含むのが好ましい。オペレーティングシステム３０は、最初のプロセス４２の抽出中に操作のために、最初のデータアドレス４４、又は最初のパラメータブロック５６で位置決めされた最初のデータ４６から最初のデータセット５８を検索する。該方法は更に、最初のプロセスデータセットを定義するために、実行可能コードの実行中に、最初のデータセット５８を処理するステップを含む。また、最初のパラメータブロック５６にストアされるのは、メモリソース外から抽出された最初の処理されたデータアドレス６０であり、最初の処理されたデータセットは、最初の処理されたデータアドレスに書き込まれる。最初のデータセット５８又は他のデータセットは、プロセスの実行中に、使用するためのパラメータ又は値を含む。かかるパラメータは、π＝3.141592...又は他のプロセスによって第１のパラメータブロック５６に書き込まれた他の値のような定数を含み得る。
【００２２】
オペレーティングシステム３０は、最初のプロセス４２の実行を完了し、第２のＰＮＰ４８で位置決めされた第２のプロセス５２に対する通信を通す。次いで、第２のＰＮＰ４８で位置決めされた第２のプロセス５２の実行可能コードは、第２のＰＮＤ５０で位置決めされた第２のデータ６３で実行される。第２のパラメータブロック６２は、第２のデータセット６５を包含する第２のＰＮＤ５０で位置決めされる。第２のデータセット６５は、第２のデータアドレス５０で位置決めされた第２のデータ６３から検索され、第２の処理されたデータセットを定義するために実行可能コードの実行中に処理される。次いで、第２の処理されたデータアドレス６７は、メモリソースの一つから抽出され、第２の処理されたデータセットは、第２の処理されたデータアドレス６７に書き込まれる。第２の処理されたデータアドレス６７は、ノード１乃至６のいずれかに第２の処理されたデータセットを送信し、他の実行プロセスで利用されうる。
【００２３】
要約すると、イベント３８は検出され、最初のＰＮＰ４０及びＰＮＤを検索する。オペレーティングシステム３０は、最初のプロセス４２を実行し、データセット及びデータセットアドレスを取り出し、データセットを処理し、処理されたデータセットを処理されたデータセットアドレスに書き込む。次いで、第２のＰＮＤ５０は、第２のプロセス５２が第２のデータのロケーションを知るように取り出し、次いで、第２のＰＮＰ４８は取り出され、実行は、プロセスアドレスにパスされ、第２のＰＮＰ４８は特定する。オペレーティングシステム３０が、プロセスの実行を完了する前にどこに進むのか知っているので、オペレーティングシステムは高速且つ柔軟なリアルタイムシステムである。ＰＮＰ及びＰＮＤが、それらを使用するプロセスの前にプロセスによって確立されるので、オペレーティングシステム３０は、極めて強力なメカニズムを実行することができる。
【００２４】
最初のプロセス４２及び第２のプロセス５２を含む実行可能コードが、メモリソースの一つに包含されたデータであり、各プロセスに関するデータがまた、メモリソースの一つに包含されたデータである。それゆえ、プロセスは、必要に応じて、互いのデータ及び実行可能コードに書き込むことができる。プロセスによって実行される書き込みは、何れのプロセスについても関連するパラメータブロックにストアされたデータセットを修正することができる。
【００２５】
第２のプロセス５２の実行中、最後のＰＮＰ６４は、実行するため最後のプロセスのロケーションを決定するためにメモリソースの一つから抽出される。最後のプロセスアドレス６４に位置決めされた最後のプロセスの実行可能コードが実行されたなら、システムが他のイベント３８を検出するまで、オペレーティングシステム３０は、オペレーティングシステム３０にわたる通信を停止させる。オペレーティングシステム３０は、最後のプロセスに達するまで、必要に応じて多くのプロセスを実行しうる。更に、最後のプロセスは、第２のプロセス５２の実行可能コードに組み入れられ得る。最後のプロセスは、第２のプロセス５２の後に実行されるように記述されるが、多くのプロセスが最後のプロセスの先に行われる。オペレーティングシステム３０が、かかる最後のプロセスなしで作動するように構成されることも更に理解すべきである。
【００２６】
図２Ａ及び２Ｂを参照すると、本発明の対象の方法の別の特徴は、処理されたデータを複数のプロセスに書き込むことができるプロセスである。プロセスは、複数の処理されたデータアドレスを抽出し、第２の処理されたデータセットを複数の処理されたデータアドレスに書き込む。これは一般には、データのブロードキャストと呼ばれる。変形実施形態では、ハブ３２は、複数の特定アドレスなしで、全てのノード１乃至６に関するデータを書き込みうる。言い換えれば、ハブ３２は、システムの範囲を知るために有することなく、データ毎に書き込む。ハブ３２はまた、データの生成に応じて、ノード１乃至６のうちの各一つにイベントを生成する。図２Ａは、信号がノードで生成され、ハブ３２に送信されることを図示する。図２Ｂでは、ハブ３２は、信号を複数のアドレスにブロードキャストする。ブロードキャストは、他の全てのノード及びプロセスにイベントを生成するプロセスを実行することができる。別の特徴では、オペレーティングシステム３０は、ハブ３２から又は、この仕方でノードの一つから生成するデータを送信することができる。ノードのプロセッサの一つにストアされたプロセスは、複数の処理されたデータアドレスにデータを書き込み、それにより、データを他のノードの全てに送信する。ブロードキャストは、オペレーティングシステム３０の範囲を知る必要なく、複数の信号を送信する時間を浪費することなくオペレーティングシステム３０全体にわたってリクエスト、コマンド、又はグローバルメッセージを送信するのに有用である。
【００２７】
図４を参照すると、実行可能コード及びパラメータブロックは、明確に分離されている。実行可能コード及びデータは、いずれかのメモリソースでミックスされうることは理解されるべきである。第１のプロセスは、異なる３つの時間で実行され、各時間は異なるデータを有する異なるパラメータブロックを使用する。それ故、いずれかのメモリソースにストアされた第１のプロセスに関する実行可能コードの一つのコピーが必要なだけである。
【００２８】
本発明の別の特徴は、プロセスに関する実行可能コードが、複数の異なるデータアドレスに位置決めされた複数の異なるデータで実行されうることである。異なるデータセットを備えた同じ実行可能コードの実行は、インスタンスと呼ばれる。それ故、実行可能コードをメモリソースに一旦ストアする必要があるだけであり、それにより、メモリソースのサイズをより有効に使用することができる。図４は、第１のパラメータブロックの異なるインスタンスを各時間で、２回実行されうる第１のプロセスを示す。次いで、第１のプロセスの２以上のインスタンスの後に、第２のプロセスがインスタンスされる。最後に、第２のプロセスは、第２の時間にインスタンスされる。第１のプロセスの第１のインスタンスは、第１インスタンス第１パラメータブロックを備えた第１の実行可能コードを使用する。第１のインスタンス第１のパラメータブロックからのＰＮＤは、第１のプロセスの第２のインスタンス中、最初の実行可能コードを使用するために第２のインスタンス第１のパラメータブロックを指し示す。第２のインスタンス第１のパラメータブロックからのＰＮＤは、第１のインスタンス第２のパラメータブロックを指し示し、次のＰＮＤは、第３のインスタンス第１のパラメータブロックを指し示し、次のＰＮＤは、第４のインスタンス第１のパラメータブロックを指し示し、最後に次のＰＮＤは、第２のインスタンス第２のパラメータブロックを指し示す。プロセスのインスタンスの間の矢印は、ＰＮＰのものを図示し、パラメータブロックの間の矢印は、ＰＮＤのものを図示する。実行可能コードとパラメータブロックの間の矢印は、実行可能コードで使用されうるデータのインスタンスをリンクし、プロセスと実行可能コードとの間の矢印は、プロセス中に実行されるコードを図示する。
【００２９】
該方法は、実行順に最初のプロセス４２及び第２のプロセス５２を位置決めするステップを更に含む。実行順序は、プロセスが実行される順序である。実行順序は、実行順に位置決めされた複数のプロセスを含み得る。本発明の対象の方法は更に、複数の実行順序を定義するために複数の最初のデータアドレスと複数の最初のプロセスアドレスとを抽出するステップと、同時に複数の実行順序を実行するステップを含む。実行順序が設定された後、ＰＮＰ及びＰＮＤは、複数のプロセスの各々に関して確立される。例えば、最初のプロセス４２は、第２のプロセス５２の前に位置決めされ、それ故、通信は、最初のプロセス４２から第２のプロセス５２に通す。通信を通すために、最初のＰＮＤ４４に位置決めされたデータは、第２のプロセス５２のＰＮＰ及びＰＮＤを含む必要がある。
【００３０】
実行順序は、処理の順序が修正されるように操作することができる。いったん実行順序が修正されたならば、ＰＮＰ及びＰＮＤは、各操作された処理に関して再確立される。実行順序を操作する一例は、最初の処理４２の前に第２の処理５２を位置決めしうる。実行順序を再確立するために、最初のＰＮＰ４０及び最初のＰＮＤ４４は、最初のパラメータブロック５４において第２のＰＮＰ４８及び第２のＰＮＤ５０と置換されうる。第２のパラメータブロック６２は、次いで、第２のプロセス５２が完了する際に、最初の処理４２を実行するために最初のＰＮＰ４０及び最初のＰＮＤ４４を受信する。次いで、オペレーティングシステム３０はイベント３８を検出し、最初のパラメータブロック５４から第２のＰＮＰ４８及び第２のＰＮＤ５０を受信し、第２の処理５２を実行し、第２のパラメータブロック６２から最初のＰＮＰ４０及び最初のＰＮＤ４４を受信し、最初のプロセス４２を実行する。
【００３１】
実行可能コードは、以下に記載するファンクションまたはモジュールを含み、それはノード１乃至６に永久にストアされるか、要求された構成を反映するようにノード１乃至６に書き込まれる。実行可能コードは、実行可能コードが実行され得るノード１乃至６においてプロセッサとバイナリコンパチブルである。実行可能コードは、いずれのメモリソースのどこにでも属し、必要ならば異なるメモリソースに対してリロケート可能である。ファンクションは、例えば、かけ算のような単一算術関数のような、非デバイスソフトウェアファンクションを含む。
【００３２】
モジュールは、オブジェクトにおいてファンクションの収集に便利である。オブジェクトは、ファンクションの異なる組み合わせを実行することができる。ライブラリは、ライブラリが、例えば「数学ライブラリ（math library）」または「信号処理ライブラリ（signal processing library）」のような特定のアプリケーションに適したファンクション及びモジュールの収集を含むような少なくとも１つのメモリソースにストアされる。オペレーティングシステム３０は更に、１又はそれ以上のファンクション及び／又はモジュール、加えてそれらに関するパラメータブロック及び／又は接続性それらが一緒にファンクションの良好に定義されたセットを提供するオブジェクトを含む。
【００３３】
プロセッサは、図５乃至７に示したように、ユーザがプロセッサの位置を修正することができるようにユーザに表示される。図５を参照すると、プロセッサは、回路概略図として示され、プロセスからのオブジェクトのようなオブジェクトの間の相互接続を示す。好ましい実施携帯では、ディスプレィは、実行順序を表示するためにオペレーティングシステム３０に接続される。ユーザは、従来技術で知られたようにクリック及びドラッグによってディスプレィの周りでプロセスを移動することができる。ユーザがプロセス周りを移動するとき、PNP及びPNDは、ユーザがプロセスを位置決めする順番に基づいて再確立される。図５は、オブジェクトＡ７２、オブジェクトＢ７４及びオブジェクトＣ７６の３つのオブジェクトを備えたプロセスの例を示す。各オブジェクトは、プロセス内に異なるサブプロセスがある。オブジェクトＡ７２は、データを各々操作するために、ファンクション１（７８）、ファンクション２（８０）及びファンクション３（８２）の３つのファンクションを含む。ユーザは、ディスプレイのオブジェクトを移動することにより、これらのプロセスのロケーションを修正することができる。
【００３４】
本発明の更に別の特徴は、最初及び第２のプロセスの異なる実行順序を定義するために異なるプロセスアドレスに対して、少なくとも１つの最初のプロセスアドレス４０及び第２のプロセスアドレス４８を修正することにより実行順序を修正することができる。これにより、オペレーティングシステム３０が実行している間、又はイベント３８の検出前になされうる。
【００３５】
いったん十口授運序がユーザによって表示されたならば、ユーザは表示されたプロセスと関連するデータアドレスで位置決めされたデータを修正することができる。ユーザは、上述のようなパラメータ及び値を変更するように、プロセスのデータセットを修正することができる。ユーザは、オブジェクトＢ７４に示されたようなパラメータ８４及び値８６を修正することができ得る。しかしながら、メモリソースの一つにストアされた固定されたプロセスがあり、固定されたプロセスに関するデータが変更されずに残っているならば、固定されたプロセスはユーザに表示される。固定されたプロセスの例は。図５のファンクション１乃至３（７８，８０，８２）であってよい。固定されたプロセスは、論理及び数学的演算を含む。他の固定されたプロセスは、上述のようなモジュールバイナリ及びファンクションを含む。各個別のバイナリは、可変メモリサイズ及びデータ構造に関して要求されたタイプのような、パラメータに沿って、プロセスの実行可能コードをも含むオブジェクトにカプセル化されうる。実行可能コードをカプセル化したオブジェクトは、非可視であり、ユーザによって修正することができない。かかる非可視オブジェクトの一つは、信号を１つ以上の宛先に分配するドットプリミティブ８８である。ドットプリミティブ８８は、前のプロセスからの一つの入力と、信号が書き込まれる宛先アドレスのリストを有する。
【００３６】
ユーザが修正することができるオブジェクトはユーザオブジェクトである。ユーザオブジェクトにより、１又はそれ以上のオブジェクト及び別のオブジェクト内の接続性が、他のユーザオブジェクト内に埋め込まれうる。ユーザは、入力及び出力接続を加え、記載されたような内部ファンクションを構築することにより、ユーザオブジェクトを生成することができる。ユーザは、プリミティブ及び既存のユーザオブジェクトの両方をユーザオブジェクトに組み入れうる。
【００３７】
ユーザは、記載したようにユーザオブジェクトを名付けることができる。更に、ユーザは、プロパティがユーザオブジェクトで可視であるかどうか選択することができる。ユーザオブジェクト、オブジェクトＡ７２は、他のオブジェクト及びオブジェクトの接続性の詳細を表示する。実行順序を表示するために、システムは、所望のインターバルで実行順序接続性のグローバル「スナップショット」をとる必要がある。各ノード１乃至６のローカルのエージントプロセスは、ブロードキャストに応じたＰＮＰ及びＰＮＤのような、特定のデータを収集するように分配される。エージントプロセスは、オペレーティングシステム３０に戻るように収集されたデータを書き込む。それ故、オペレーティングシステム３０は、リアルタイムで実行順序を表示する。エージェントプロセスによる特定のデータの収集は、上述のように不可視のプロセスである。
【００３８】
図６は、プロセッサ及び関連するメモリソースをユーザに表示する別の実施携帯を示す。表示されたメモリソースは、メモリ空間のアロケーションを、プロセス及び関連するパラメータブロック（図示せず）に見せる。ユーザは、プロセス又はメモリがオペレーティングシステム３０による自動的割り当てをプロセッサが実行することを修正することができる。オペレーティングシステム３０は、種々のプロセッサの間のプロセスの最適化された構成に基づいてプロセスを自動的に位置決めする。変形実施形態では、ユーザは各プロセッサのメモリソースのサイズに基づいてプロセスの位置を操作する。これによりユーザは、そのキャパシティで作動するあるプロセッサが、より小さなキャパシティで作動する別のプロセッサに対して、作動するあるプロセッサからプロセスを移動させることができる。プロセスが他のプロセッサに書き込まれるので、メモリソースに表示されたプロセスは、オペレーティングシステム３０の実行順序を示さない。図６はまた、各プロセッサに関する処理リソース又はプロセッサタイムのアロケーションを示す。プロセスがプロセッサに加えられたとき、インジケータは、消費されたプロセッサリソースの量を表示する。例えば、４つのプロセスに関して、プロセッサリソースの２０．１１％が利用される。
【００３９】
更に、実行順序は同じであるが、プロセスの実行中に使用されるデータが、所定の状況の測定に応じて修正され得る。状況が測定されたとき、少なくとも１つの最初のＰＮＤ４４及び第２のＰＮＤ５０は、次のプロセスの実行中に、異なるデータアドレスを検索するために修正される。
【００４０】
プロセスのサブ実行順序が、オペレーティングシステム３０の実行を中断することなく修正されるとき、実行順序を修正する別の実施形態は、プロセスのサブ時刻順序を確立することを含む。サブ実行順序が確立された後、サブ実行順序は、最初のＰＮＤ４４に位置決めされた第２のＰＮＤ５０と第２のＰＮＰ４８を置換することにより実行順序に実装し、サブ実行順序の置換されたＰＮＤ及び置換されたＰＮＰを最初のデータアドレス４４に書き込む。サブ実行順序の各プロセスがいったん実行されたならば、サブ実行順序又はプロセスは、実行され、実行順序に戻る。実行順序を戻すために、第２のＰＮＰ４８及び第２のＰＮＤは、サブ実行データアドレスの一つに書き込まれる。第２のＰＮＰ及び第２のＰＮＤは、サブ実行ＰＮＰ及びＰＮＤを最初のパラメータブロック５４に書き込む前に、サブ実行に書き込まれるのが好ましい。いったんサブ実行ＰＮＰ及びＰＮＤが書き込まれたならば、オペレーティングシステム３０は、新しいイベントによってトリガ操作され、実行順序の開始で始まる。新しいイベントのトリガは、プロセスが実行を止めないことを保証する。プロセスが、実行順序における異なるロケーションの間で修正されるとき、プロセッサは、同期がとれてなく、プロセッサが実行順序の開始からスタートするように要求し、それにより、新しい実行順序を実装する。
【００４１】
第２のプロセス５２の実行、及び、最初の処理アドレス４０及び第２の処理アドレス４８の少なくとも１つでの修正が次のプロセスの実行中に異なるプロセスアドレスを検索するように修正されている間、実行順序の修正は、所定の状況の測定に応じてなされる。ＲＴＳは、非常に高速であり、実行時間を殆ど浪費しない。ＲＴＳは、述べたようにオペレーティングシステム３０のテスト全体で管理されて使用される。ＲＴＳは、シーケンサの開始及び停止を初期化するのに使用するための複数の入力を有し、ユーザに表示される。かかる入力は、標準の、プレイ、ポーズ、及びストップボタンを含み得る。ＲＴＳは、ノードの一つに取り付けられたマシンをスタートさせ、テストを実行し、データを収集し、ユーザが検出されたイベントを適切に構成するように反応し、テストが完了するように確立させ、マシンをスイッチオフさせる。いかなるプロセス中でも状況は測定され、第２のプロセス５２中に生じたことを明確に記載することを理解すべきである。
【００４２】
状況が検出された後、ＲＴＳは、メモリソースの内の一つから異なるＰＮＰを抽出することにより最初のＰＮＰ４０及び第２のＰＮＰ４８の少なくとも一つを修正し、それにより異なるＰＮＰでプロセスが実行される。言い換えれば、異なるＰＮＰは、実行順により高い処理を指し示す。変形実施形態では、メモリソースの日膣から異なる処理アドレスを抽出することにより最初のＰＮＰ４０及び第２のＰＮＰ４８の少なくとも１つの修正し、それにより、異なるプロセスアドレスでの処理が、例えば事項順序の低いプロセスとして実行されうる。
【００４３】
図７を参照すると、実行頻度は、ｉｆプリミティブ（if primitive）を利用するレートドライバ９４によって測定される。実行頻度が所定のカウントよりも低いときは、実行順序は修正される。カウンタプリミティブが、実行順序が実行される各時間でカウントインクリメントを加えることによりカウントを維持する。カウンタプリミティブの出力は、所望の結果を生成するためにｉｆプリミティブ（if primitive）によって用いられる。いったんカウンタプリミティブが所定のカウントを数えたならば、ｉｆプリミティブ（if primitive）はそれ自身及びカウンタプロセスをバイパスするように配置される。所定の数の実行が測定されたとき、異なるプロセスを実行するプロセスと関連するデータアドレスにストアされたプロセスアドレスの修正、及び、プロセスの内の一つの実行頻度の測定に応じて更に修正されうる。レートドライバ９４はプロセスカウントを、カウントが特定の数に到達するまで実行され各時間で更新し、次のＰＮＰに対する各時間で実行をパスし、カウントがその数と等しきなったときカウントをリセットし、異なるＰＮＰに対する実行をパスする。それ故、異なるＰＮＰが実行される頻度は、レートドライバ９４ファンクションが実行される頻度よりも小さい数である。図７に示したように、プロセス２及び３のまわりの実行順序フローは、ドライバ９４カウントがリセットされたときだけ実行され、プロセス２及び３によって見られるイベント３８頻度を更に細かく分ける。
【００４４】
図８Ａを参照すると、実行順序はプロセス１乃至３を有すること、及び、その順序で実行されることが示されている。プロセス＃１はＰＮＰ＃１を有し、プロセス＃２はＰＮＰ＃２を有し、プロセス＃３はＰＮＰ＃３を有する。分かり易くするために、ＰＮＰをプロセス内に示すが、これはＰＮＰが関連するパラメータブロックに好ましくストアされていることを理解すべきである。プロセス＃１の実行後、信号はプロセス＃２にパスされる。プロセス＃２は、状況を測定し、状況が偽又は存在しないならば、ＰＮＰ＃２に関する信号はプロセス＃３にパスされる。図８Ｂのように、プロセス＃２が真の状況、即ち存在することを測定したならば、プロセス＃２は、ＰＮＰ＃２をプロセス＃１に書き込む。図８Ｃのように、次いで、プロセス＃１がＰＮＰ＃２を有する。次いで、プロセス＃２は、信号をプロセス＃３にパスする。次の時、実行順序は実行され、プロセス＃１はプロセス＃２をバイパスしてプロセス＃３を実行する。
【００４５】
ＲＴＳに関してプロセスのバイパスを完了するために、ＲＴＳは特別なプロセスを実行する必要がある。特別のプロセスは、プリミティブ設定（セットプリミティブ）、プリミティブ待機、及びｉｆプリミティブのプリミティブオブジェクトを含む。セットプリミティブは、パラメータブロックの如何なる数のプロパティをも設定又は修正する。セットプリミティブは、並列に子即ち同時に、要求された全ての修正を実行することが出来る。プリミティブの待機は、シーケンスを実行し、検出されるべき１又はそれ以上の状況を待つ。複数状況は、ＡＮＤ、ＯＲ、ＡＮＤ  ＮＯＴ，ＯＲ  ＮＯＴ，ＸＯＲ，ＮＯＴ  ＸＯＲなどのような論理演算によって分離されうる。状況は、＞、＞＝、＝、＜＝、＜等のような演算子とプロパティを含み得る。例えば、論理演算子を有する状況は、Node4::Signal8 ＞ Node2::Signal2 ＡＮＤ Node1::Input9 ＜＝ Node1::Meanである。プリミティブの待機は、いったん特定の時間が経過したならば状態の変化をユーザに表示しうる。例えば、１０秒後、プロセスはユーザに実行の状態を表示しうる。一方、プリミティブ待機が待っている間、実行順序は、プリミティブの待機をパスすることにより実行されうるように継続する。ｉｆプリミティブが、待機中に実行を継続するように使用されうる。ｉｆプリミティブによりオペレーティングシステム３０は、実行を継続でき、それによりプロセスが待機している間、如何なる遅延も除去される。
【００４６】
図９を参照すると、待機（ＷＡＩＴ）プリミティブ９０及びｉｆプリミティブ９２が、ＲＴＳの一部として示されている。信号が、待機プリミティブ９０に入り、待機プリミティブ９０が、存在し続け又はパスする前の時間の間のいずれかを待機する。状況が存在するならば、ｉｆプリミティブ９２は、信号をＢに送信する。時間が経過しても、状況が存在しないならば、信号はＡにパスされる。これにより、オペレーティングシステム３０は、待機プリミティブ９０が存在し続けるために待っている間、状況を実行することが出来る。
【００４７】
本発明を例示的に説明してきたが、記載された用語の特徴は制限されるべきではないことを理解すべきである。明らかに本発明の多くの修正及び変更が上記技術の点から見て可能である。それ故、本発明の特許請求の範囲の範囲内で解釈されるべきである。
【図面の簡単な説明】
【００４８】
【図１】単一のハブで相互接続された６つのノードを利用したオペレーティングシステムの外観図である。
【図２Ａ】ノードから入ってくる伝送を図示した図１のオペレーティングシステムの外観図である。
【図２Ｂ】ハブから全てのノードにブロードキャストする、図２Ａのオペレーティングシステムの外観図である。
【図３】イベントの検出に応じて最初のプロセスと第２のプロセスとの間の通信をパスするオペレーティングシステムの外観図である。
【図４】いくつかのプロセスを備えた異なるデータを利用するオペレーティングシステムの外観図である。
【図５】オペレーティングシステムの実行順序を示す、ユーザオブジェクトの回路外観図である。
【図６】ユーザに対して表示された実行順序の外観図である。
【図７】状況が測定され、実行順序が現在の状況に応じて変更される、図６の実行順序の外観図である。
【図８Ａ】第１、第２、及び第３のプロセスを有する実行順序の概略図である。
【図８Ｂ】第２のプロセス中の状況を測定する、図８Ａの実行順序の外観図である。
【図８Ｃ】現在の状況に応じて第２のプロセスによって修正された図８Ａの実行順序の外観図である。
【図９】他の原始的実装シーケンサの外観図である。
【図１】
2005505851.tif 000003
【図２Ａ】
2005505851.tif 000004
【図２Ｂ】
2005505851.tif 000005
【図３】
2005505851.tif 000006
【図４】
2005505851.tif 000007
【図５】
2005505851.tif 000008
【図６】
2005505851.tif 000009
【図７】
2005505851.tif 000010
【図８Ａ】
2005505851.tif 000011
【図８Ｂ】
2005505851.tif 000012
【図８Ｃ】
2005505851.tif 000013
【図９】
2005505851.tif 000014
【国際公開パンフレット】
2005505851.tif 000015
2005505851.tif 000016
2005505851.tif 000017
2005505851.tif 000018
2005505851.tif 000019
2005505851.tif 000020
2005505851.tif 000021
2005505851.tif 000022
2005505851.tif 000023
2005505851.tif 000024
2005505851.tif 000025
2005505851.tif 000026
2005505851.tif 000027
2005505851.tif 000028
2005505851.tif 000029
2005505851.tif 000030
2005505851.tif 000031
2005505851.tif 000032
2005505851.tif 000033
2005505851.tif 000034
2005505851.tif 000035
2005505851.tif 000036
2005505851.tif 000037
2005505851.tif 000038
2005505851.tif 000039
2005505851.tif 000040
2005505851.tif 000041
2005505851.tif 000042
2005505851.tif 000043
2005505851.tif 000044
2005505851.tif 000045
2005505851.tif 000046
2005505851.tif 000047
【国際調査報告】
2005505851.tif 000048