(57)【要約】ＩＤＤＱ試験が電子回路（１６）に対して実施される。電源ユニットが電源電流を電子回路に対して供給する。電源ユニットの出力インピーダンスは、電子回路のために選択された値に調整され、前記値は、電源ユニットと電子回路との間の接続部を構成する共振回路（１４）が実質的に臨界減衰されるように選択されている。ＩＤＤＱ電流を測定するために使用される電流検知素子（１８）は、外部電源と電源ユニットの供給入力部との間に結合されるため、電流検知素子は出力インピーダンスに影響を与えない。
2005539220.tif 000002
【特許請求の範囲】
【請求項１】
電源ユニットを使用して、電源電流を電子回路に供給し、
前記電源ユニットの出力インピーダンスを前記電子回路に対して選択された値に調整し、前記値は、前記電源ユニットと前記電子回路との間の接続部を構成する共振回路が実質的に臨界減衰されるように選択されており、
外部電力供給源と、試験対象の前記電子回路に電力を供給する電源調整回路との間であって、前記出力インピーダンスに影響を及ぼす前記電源ユニットの一部の外側にある前記電子回路に供給される電流の値を検知する電流検知素子によりＩＤＤＱ電流を測定する、
ことを特徴とする、電子回路のＩＤＤＱ試験を行なう方法。
【請求項２】
前記電源ユニットは、少なくともＩＤＤＱ電流の測定中に前記電子回路に印加される供給電圧を調整するための調整ループを有し、前記測定は、調整された電圧を前記電子回路に供給するために前記電源ユニットが引き出す入力供給電流に関して行われることを特徴とする請求項１に記載の方法。
【請求項３】
前記入力供給電流と並行して更なる入力供給電流が前記電源ユニットに対して供給され、前記電源ユニットによって消費される消費電流と等しいレベルに前記更なる入力供給電流を調整することを含むことを特徴とする請求項１に記載の方法。
【請求項４】
試験対象電子回路と、
前記試験対象電子回路に結合された電源出力部を有する電源ユニットであって、前記試験対象電子回路に印加される電源電圧を調整するための調整ループを備えるとともに、電源電圧を供給するために前記電源ユニットが引き出す入力供給電流を受けるための電流入力部を有する電源ユニットと、
前記入力供給電流の少なくとも一部を測定し且つ前記入力供給電流の前記一部のレベルに応じてＩＤＤＱエラー信号を生成するように配設された電流検知素子と、
を備えていることを特徴とするＩＤＤＱ試験システム。
【請求項５】
前記電流検知素子と並列に前記電源ユニットの前記電流入力部に結合された第１の電流源と、
前記第１の電流源によって供給される前記入力供給電流の更なる部分を、前記電源ユニットによって消費される消費電流のレベルに調整するように配設された調整回路と、
を備えていることを特徴とする請求項４に記載のＩＤＤＱ試験システム。
【請求項６】
前記電源ユニットは、
制御入力部を有するとともに、前記電流入力部と、前記試験対象電子回路に結合された出力部との間に結合された主電流チャネルを有するトランジスタと、
前記出力部に結合されて、前記トランジスタの前記主電流チャネルを通じて零入力をプログラム可能な値に実質的に設定するプログラム可能電流源と、
前記出力部と前記トランジスタの前記制御入力部との間に結合されて、前記トランジスタを用いて前記出力部の電圧をソースフォロワ又はエミッタフォロワ動作で調整するフィードバック回路と、
を備えていることを特徴とする請求項４に記載のＩＤＤＱ試験システム。
【請求項７】
前記電源ユニットは、
共通基準接続部を備え、前記試験対象電子回路は、前記電源ユニットの前記出力部からの零入力電源電流を前記共通基準接続部に対して導電し、前記電流検知素子は、前記電流入力部と前記共通基準接続部との間に結合され、
少なくとも一部の時間において前記共通基準接続部に対して浮遊している第１及び第２の電源の直列配列を備え、前記電源ユニットは、前記直列配列の端子から供給され、
前記電流検知素子と並列に前記電源ユニットの前記電流入力部に結合された更なる電流源を備え、第１の電流源は、前記直列配列の端子のうちの一つから電流を引き出し、
前記第１及び第２の電源と前記共通基準接続部との間のノードからの電流経路を備える電流制御回路を備え、前記電流制御回路は、前記更なる電流源の制御入力部に結合された出力部を有するとともに、前記更なる電流源を通じて流れる電流を調整することにより前記電流経路を通じて電流が実質的に流れないようにする、
ことを特徴とする請求項４に記載のＩＤＤＱ試験システム。
【請求項８】
前記電源ユニットは、
前記電流検知素子と並列に前記電源ユニットの前記電流入力部に結合された更なる電流源を備え、第１の電流源は、前記直列配列の端子のうちの一つから電流を引き出し、
前記更なる電流源の制御入力部に結合された出力部を有する電流制御回路を備え、前記電流制御回路は、前記試験対象電子回路が前記電源ユニットの前記出力部から切り離される際の較正段階中に前記電流検知素子を通じて電流が実質的に流れないように、前記更なる電流源を通じて流れる電流を調整するように配設されている、
ことを特徴とする請求項４に記載のＩＤＤＱ試験システム。
【請求項９】
試験対象電子回路を接続するための電源出力部と、
前記電源出力部に結合される電力供給出力部を有する電源ユニットであって、前記試験対象電子回路に印加される電源電圧を調整するための調整ループを備えるとともに、電源電圧を供給するために前記電源ユニットが引き出す入力供給電流を受けるための電流入力部を有する電源ユニットと、
前記入力供給電流の少なくとも一部を測定し且つ前記入力供給電流の前記一部のレベルに応じてＩＤＤＱエラー信号を生成するように配設された電流検知素子と、
を備えていることを特徴とするＩＤＤＱ試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験対象電子回路のＩＤＤＱ試験を行なうためのセットアップ、そのようなセットアップのための測定装置、及び、ＩＤＤＱ試験を行なう方法に関する。
【背景技術】
【０００２】
ＩＤＤＱ（零入力（Ｑ）ドレイン（ＤＤ）電流（Ｉ））試験は、電子回路、特にＣＭＯＳ集積回路のエラー検査を行なうための技術である。そのような電子回路は、それが一の状態から他の状態へ切り換わる際に、かなりの量の供給電流を引き出す場合があるが、電子回路が状態切り換え後に一旦安定してしまうと、電流は、切り換え中における電流よりも十分に小さい零入力レベルまで降下する。ＩＤＤＱ試験は、供給電流のこの零入力レベルの測定を含んでおり、これにより、電子回路におけるエラー又は欠点の存在を知らせる。この目的のために、任意の供給電流が使用され得る。尚、略語ＩＤＤＱは、この試験において電源の正端子（ＶDD）からの電流が決定されることを示唆するものではあるが、用語ＩＤＤＱが負端子（ＶSS）からの電流を含む供給電流の任意の測定を対象としていることは言うまでもない。測定された零入力レベルが所定のレベルを超えると、電子回路が不良として拒絶される。
【０００３】
ＩＤＤＱ試験においては、切り換え中における電流と零入力電流との間の大きな比率に伴う問題がある。一般に、試験回路は、供給電流が流れ且つ零入力電流レベルを決定するためにその両端間の電圧が測定される抵抗を有している。零入力電流の値が小さいため、信頼できる測定を行なうためには比較的大きな抵抗が必要となる。しかしながら、そのような大きな抵抗により、切り換え中に電圧が高くなり、試験回路の動作が妨害される虞がある。
【０００４】
米国特許公報第５，７７３，９９０号（特許文献１）は、この問題を扱う様々な技術について記載している。先ず第１に、この特許は、調整された電源の出力部と試験対象電子回路との間に並列に多数の抵抗器を有する従来技術について記載している。これらの抵抗器のうちの選択された抵抗器が、抵抗器と直列の各スイッチによって決定される通りに、電流を電源出力部から試験対象電子回路へと流す。試験対象電子回路の状態切り換え中においては、抵抗値が低い抵抗器が使用され、また、零入力電流測定中においては、抵抗値が大きい抵抗器が使用される。この抵抗器に掛かる電圧が測定されることにより、電流が決定される。この技術によると、一方の抵抗器から他方の抵抗器に切り換える際に誤作動が生じる。
【０００５】
他の技術として、米国特許公報第５，７７３，９９０号は、電源の調整された電流源（高インピーダンス）出力の使用であって、出力と試験対象電子回路との間にダイオードと抵抗器とが並列に接続配置されているものについて記載している。電流源からの電流は、試験対象電子回路に対する接続部において一定の電圧を維持するように調整される。ダイオードは、試験対象電子回路の状態切り換え中に抵抗器に高い電圧ピークを印加する。ＩＤＤＱ電流を決定するために抵抗器の両端間の電圧が測定される。この試験回路は、誤作動を引き起こすことなく測定抵抗器における高い電圧降下の問題を回避する。
【０００６】
これらの技術のいずれも、試験対象電子回路に対する給電接続部が多くの場合にＬＣ共振回路として作用するという事実を考慮していない。電源から試験対象電子回路へと延びる配線は、インダクタンス（Ｌ）として機能する。試験対象電子回路の隣には、多くの場合、減結合キャパシタンスが含まれており、いずれにしても、ドライバ段の出力部における容量性負荷を充電及び放電しなければならないため、試験対象電子回路自体は状態切り換え中にキャパシタンス（Ｃ）として機能する。
【０００７】
このＬＣ共振回路の共振作用により、ＩＤＤＱ電流を測定することができる時間が遅延する。この遅延を最小限に抑制するためには、このＬＣ共振回路が臨界減衰するように電源の出力インピーダンスを選択することが望ましい。これは、ほぼゼロの出力インピーダンスを有効に用いて調整電源が使用されるような場合ではない。小さなＩＤＤＱ電流の信頼性のある測定のために必要とされる比較的大きな抵抗値と整合性がとれた臨界減衰を得るために使用されるべき抵抗値もない。
【特許文献１】米国特許公報第５，７７３，９９０号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特に、本発明の目的は、電子回路のＩＤＤＱ試験を行なう方法であって、遅延を最小限に抑制してＩＤＤＱ電流を測定することができる方法を提供することである。
【０００９】
特に、本発明の目的は、電子回路のＩＤＤＱ試験を行なう方法であって、電流測定の感度に影響を及ぼすことなく最適な速度が得られるように試験回路の出力インピーダンスを選択できる方法を提供することである。
【００１０】
特に、本発明の他の目的は、零入力供給電流を測定するために使用されるいかなる電圧降下も電源電圧の調整又は電源回路の出力インピーダンスに影響を与えることがないＩＤＤＱ試験システムを提供することである。
【００１１】
特に、本発明の更なる目的は、零入力電流の高感度測定を提供することである。
【課題を解決するための手段】
【００１２】
本発明に係る方法は、請求項１に記載されている。本発明においては、電源ユニットの出力インピーダンスが試験対象電子回路のために選択された値にプログラムされることにより、試験対象電子回路と電源ユニットとの間の接続部の共振に起因する遅延時間が実質的に最小限に抑制される。プログラムされた出力インピーダンスは、異なるＩＤＤＱ試験を行なうために電子回路が各状態に設定される度に、同じタイプの異なる電子回路の一連の試験に対して一回、若しくは、電子回路ごとに一回、又は、同じ電子回路に対して複数回でも、必要なインピーダンス値に設定され得る。
【００１３】
本発明に係るシステムは、請求項４に記載されている。本発明において、電流検知素子は、外部電源と試験対象電子回路に電力を供給する電源調整回路との間の電力供給ライン中に設けられる。従って、電流検知素子におけるいかなる電圧降下も、調整回路の調整ループの外側で維持される。周知のＩＤＤＱ試験回路とは異なり、検知素子は、電源と試験対象電子回路との間の接続部には存在しない。従って、検知素子は、調整に影響を与えることもなく、また、電源回路の出力インピーダンスに影響を与えることもない。電源回路の出力インピーダンスを検知素子とは無関係に設定することができ、それにより、電源と試験対象電子回路との間にあるＬＣ共振回路の遅延を最小限に抑制することができる。
【００１４】
実施の一形態においては、電流検知素子と並列に電流源が設けられ、電流源を通じて流れる電流が所定の値に調整されることにより、試験対象電子回路が電流を引き出さない時に電流検知素子を通じて電流が実質的に流れないようにされる。従って、電流検知素子を用いて高感度の測定を行なうことができる。
【００１５】
更なる実施の形態においては、試験対象電子回路の給電基準端子及び電源ユニットが互いに対して浮遊している。電流検知素子は、電子回路の基準端子から電流を引き出して検知する。従って、電子回路の給電基準端子からの電流は、電流検知素子及び試験対象電子回路を介して電源ユニットに対して流れ又は電源ユニットから流れる。電流源を通じて流れる電流が調整されることにより、基準端子が互いに対してオフセットされた所定の電圧をとるように維持するために、電源ユニットから試験対象電子回路の基準端子に向かう電流が実質的に不要になる。従って、電子回路への電流と電流検知素子を通じて流れる電流とがほぼ等しくなる。
【００１６】
他の実施の形態において、電流源を通じて流れる電流は、試験対象電子回路が電源から切り離される較正段階において調整される。
【００１７】
他の実施の形態において、電源ユニットは、エミッタフォロワ構成（又は、ＦＥＴの場合にはソースフォロワ構成）で電源ユニットの出力部に結合されたトランジスタを有している。電流源を用いて、トランジスタを通じて流れる零入力電流がプログラム可能な値に設定される。これにより、電源ユニットの出力インピーダンスを、例えば試験対象電子回路に対する共振接続の臨界減衰のために必要とされる値に調整することができる。トランジスタの制御電極における電圧は、電源ユニットが平均して所定の出力電圧を供給するように調整される。
【発明を実施するための最良の形態】
【００１８】
以下、図面を使用しながら、本発明に係るシステム、方法、回路のこれらの態様及び他の有利な態様について詳細に説明する。
【００１９】
図１は、共通基準端子１００と、外部電力供給電圧源１０ａ，１０ｂと、電源調整回路１２と、電源接続部１４と、試験対象電子回路１６と、電流検知素子１８と、制御回路１０４と、を備えているＩＤＤＱ試験システムを示している。電力供給電圧源１０ａ，１０ｂの端子電圧は、共通基準端子１００に対して浮遊している。電力供給電圧源１０ａ，１０ｂは直列に結合されている。この直列配置の各端子は、調整回路１２の正電力供給端子１１ａ及び負電力供給端子１１ｂとしての機能をそれぞれ果たす。調整回路１２の出力部は、電源接続部１４を介して試験対象電子回路１６に結合されている。試験対象電子回路１６は、電源接続部１４と共通基準端子１００との間に結合されている。電源接続部１４は、調整回路１２の出力部と試験対象電子回路１６との間に直列に接続されたインダクタ１４０と、試験対象電子回路１６と並列に接続されたキャパシタ１４２とを有するように示されている。インダクタ１４０及びキャパシタ１４２は、接続部１４の電気的効果を明確にするように象徴的に示されている。インダクタ１４０は接続部１４の配線インダクタンスを象徴しており、また、キャパシタ１４２は少なくとも部分的に試験対象電子回路１６の容量性作用及び任意の減結合キャパシタンスを表わしている。
【００２０】
動作時、調整回路１２は、試験対象電子回路１６に対して定電圧を平均して供給する。試験対象電子回路１６の試験を行なうため、電流検知素子１８は、試験対象電子回路１６が安定状態にあるときに試験対象電子回路１６によって引き出される電流が所定の閾値を下回るかどうかを測定する。所定の閾値を下回っていない場合には、エラー信号が生成されるとともに、試験対象電子回路１６が不良であるとして拒絶される。一般に、複数のそのような試験は、試験対象電子回路１６が異なる論理状態になる度に、（明確化のため、図１から省略された試験対象電子回路１６への入力接続部を介して）制御回路１０４の制御の下に行われる。ここで使用される意味での異なる論理状態は、異なる入力信号を試験対象電子回路１６に加えることにより、及び／又は、試験対象電子回路１６内の記憶素子を異なる状態に切り換えることにより、実現される。
【００２１】
試験対象電子回路１６が一の状態から他の状態に切り換わると、試験対象電子回路１６は、調整回路１２からより多くの供給電流を一時的に引き出す。状態の変化に応じたこの電流の時間依存性は、キャパシタ１４２の充電に伴う時間依存性に対応している。最終的に、電流は、試験対象電子回路１６によって引き出された零入力電流のレベルで安定するが、電流が安定する前に、時間依存性変化が生じる。実質的に電流が安定するまで、即ち、この時間依存性が終了するまで、ＩＤＤＱ測定を延期しなければならない。
【００２２】
インダクタ１４０とキャパシタ１４２との組み合わせにより、この時間依存性変化は、調整回路１２の出力インピーダンスが非常に低い時に振動する性質を有することがあり、一方、出力インピーダンスが非常に高い時に長いＲＣ充電時間を有することがある。安定時間は、調整回路１２の出力インピーダンスを、接続部１４内のＬＣ回路の臨界減衰を実質的に引き起こす値Ｒに設定することにより、即ち、以下の式を満たすように設定することにより最小限に抑制されることが望ましい。  
Ｒ＝２（Ｌ／Ｃ）１／２
Ｒが正確にこの値をとると最適条件が達成されるが、無論、最適に近い性能は、最適値に近いＲの値の範囲においても生じる。
【００２３】
一般に、Ｌ及びＣの値、従って、最適値Ｒは、試験対象電子回路１６の特性及び試験対象電子回路１６に対して電力を供給するために使用される接続配線によって決まる。従って、同じタイプの試験対象電子回路１６の一連の複製の試験が行われる場合、制御回路１０４は、その一連のものに関して少なくとも一回、調整回路１２の出力インピーダンスを実験的に決定され得る最適値Ｒに調整することが望ましい。
【００２４】
いくつかの状況下では、試験対象電子回路１６が切り換えられる状態又は試験対象電子回路１６が切り換えられる間の状態によっても最適値が決まり得る。この場合、制御回路１０４は、新たな状態への切り換え時に、少なくとも状態間の切り換えのいくつかに対して、調整回路１２のインピーダンスをプログラムし直すこともあり得る。
【００２５】
調整回路１２は、第１の電流源１２８と、トランジスタ１２２の主電流チャネルと、正電力供給端子１１ａと負電力供給端子１１ｂとの間にある第２の電流源１２７との直列配列を有している。トランジスタ１２２の主電流チャネルと第２の電流源１２７との間にあるノード１２５は、調整回路１２の出力部を形成している。制御回路１０４は、第２の電流源１２７の制御入力部に結合されている。また、調整回路１２は、差動増幅器１２０と、キャパシタンス１２６と、抵抗１２４と、を有している。差動増幅器１２０は、その電力供給を電力供給端子１１ａ，１１ｂから受ける。共通基準端子１００と差動増幅器１２０の正ゲイン入力部との間には基準電圧源１０２が結合されている。差動増幅器１２０の出力部は、トランジスタ１２２の制御電極に結合されている。調整回路１２の出力部１２５は、抵抗器１２４を介して差動増幅器１２０の負ゲイン入力部に帰って結合されている。差動増幅器１２０の負ゲイン入力部は、キャパシタ１２６を介して差動増幅器１２０の出力部に結合されている。また、調整回路１２は、電力供給源１０ａを通じて流れる電流と電源１０ｂを通じて流れる電流との間の正味の差を検知するために電力供給源１０ａ，１０ｂ間のノード１１ｃに結合された電流制御増幅器１２９を有している。電流制御増幅器１２９は、第１の電流源１２８の制御入力部に結合された出力部を有している。電流検知素子１８は、測定電圧源１８０及び電流測定素子１８２を有している。測定電圧源１８０及び電流測定素子１８２は、共通基準端子１００と、第１の電流源１２８とトランジスタ１２２の主電流チャネルとの間にあるノードとの間に直列に接続されている。
【００２６】
動作時、差動増幅器１２０は、トランジスタ１２２の制御電極の電圧を調整することにより、出力部１２５と共通基準端子１００との間の時間平均化された電圧差が基準電圧源１０２の基準電圧Ｖｒｅｆとほぼ等しくなるようにする。これは、出力部１２５の電圧の小さい周波数変化においてのみ適用できる。高い周波数（例えば２００Ｈｚよりも高い周波数）においては、抵抗器１２４とキャパシタンス１２６との組み合わせにより、出力部１２５から差動増幅器１２０の負ゲイン入力部へのフィードバック経路が切り離される。
【００２７】
電源１０ａ，１０ｂを通じて流れる電流間の正味の差は、電流検知素子１８及び接続部１４によって調整回路１２に供給される又は調整回路１２から引き出される正味電流に等しい。電流制御増幅器１２９が第１の電流源１２８からの電流を調整することにより、ノード１１ｃにおける電圧が共通基準端子１００と同じ電圧をとるときに電源１０ａ，１０ｂから引き出される電流間の正味の差が零になる。結果として、電流検知素子１８によって供給される測定電流は、接続部１４を介して試験対象電子回路１６に供給される電流と等しくなければならない。この電流は、電流測定素子１８２によって測定される。電流測定素子１８２は、例えば、測定電流が流れる抵抗器（図示せず）と、この抵抗器に掛かる電圧を閾値と比較するための比較回路（図示せず）と、を有している。零入力状態下で測定電流が所定値を超えると、試験対象電子回路１６が拒絶される。
【００２８】
制御回路１０４は、トランジスタ１２２によって出力部１２５に与えられるインピーダンスが、インダクタンス１４０及びキャパシタンス１４２によって形成されるＬＣ共振回路による最も速い応答を引き起こすインピーダンスとほぼ等しくなるように、トランジスタ１２２の主電流チャネルを通じて流れる零入力電流を設定する。このインピーダンスは、ＬＣ共振回路を臨界減衰させるように設定されることが好ましい。この目的のために必要とされるインピーダンスの正確な値は、試験対象電子回路１６及び出力部１２５に対する試験対象電子回路の接続方法によって決まり、特に配線及び任意の減結合キャパシタンスによって決まる。
【００２９】
制御回路１０４は、トランジスタ１２２によって与えられるインピーダンスを制御するために第２の電流源１２７を使用する。第２の電流源１２７は、零入力状態においてトランジスタ１２２の主電流チャネルを通じて流れる電流を実質的に決定する。バイポーラトランジスタ１２２の場合、このインピーダンスＺは、第２の電流源１２７によって供給される電流Ｉに反比例する。即ち、Ｚ＝Ｖｏ／Ｉオームとなる。尚、室温でＶｏ＝０．０２５ボルトである。ＭＯＳトランジスタがトランジスタ１２２として使用される場合、このインピーダンスも電流によって決まるが、それは一般に電流Ｉの一次関数ではない。
【００３０】
結果として、図１の回路によれば、制御回路１０４は、過度の零入力電流を検知する電流検知素子１８を通じて流れる測定電流に影響を及ぼすことなく、第２の電流源１２７を通じて流れる電流により出力部１２５のインピーダンスを設定することができる。電流検知素子１８のインピーダンスは、出力部１２５におけるインピーダンスの、時間が重要な調整に影響を与えない。また、電流検知素子１８におけるいかなる電圧降下も、調整回路１２での調整ループ動作に影響を与えない。
【００３１】
浮遊供給電圧源１０ａ，１０ｂは、バッテリを使用して、又は、別個の変圧器、整流回路又は任意の他のタイプの浮遊電圧源を使用して、実施され得る。
【００３２】
図２は、浮遊供給電圧源１０ａ，１０ｂ及び電流制御増幅器１２９の実施を示している。この実施においては、バッテリ又は別個の変圧器が不要である。この実施は、主電圧源２０ａ，２０ｂと、電源スイッチ２２ａ，２２ｂと、電源キャパシタ２４ａ，２４ｂと、短絡スイッチ２６と、積分増幅器２８と、を含んでいる。また、図２は、正端子及び負端子１１ａ，１１ｂと、第１の電流源１２８と、を示している。主電圧源２０ａ，２０ｂは、共通基準端子１００に結合された共通の一つの端子を有している。主電圧源２０ａ，２０ｂの他の端子は、電源スイッチ２２ａ，２２ｂのうちの各一つをそれぞれ介して正端子及び負端子１１ａ，１１ｂに結合されている。正端子及び負端子１１ａ，１１ｂは、電源キャパシタ２４ａ，２４ｂのうちの各一つを介して共通端子１１ｃに結合されている。共通端子１１ｃは積分増幅器２８の入力部に結合されており、積分増幅器２８の出力部は第１の電流源１２８の制御入力部に結合されている。短絡スイッチ２６は、ノード１１ｃと共通基準端子１００との間に含まれている。
【００３３】
動作時、電源スイッチ２２ａ，２２ｂは、クロック回路（図示せず）の制御下で定期的にオン及びオフに切り換えられる。クロック回路は、定期的に繰り返される多数のクロックサイクル段階を規定する。第１の段階においては、電源スイッチ２２ａ，２２ｂを導電状態にすることにより電源キャパシタ２４ａ，２４ｂが再充電されるとともに、短絡スイッチ２６を導電状態にすることにより電流制御増幅器２８の動作が不活性化される。第２の段階においては、電源スイッチ２２ａ，２２ｂ及び短絡スイッチ２６が非導電状態にされる。この第２の段階においては、電源キャパシタ２４ａ，２４ｂが電力供給源１０ａ，１０ｂとしての機能を果たすとともに、積分増幅器２８が共通ノード１１ｃからの正味電流を積分し、この積分された正味電流から積分増幅器が第１の電流源１２８のための制御信号を生成する。第１の段階と第２の段階との間の切り換え中及び戻る際に、短絡回路２６が導電状態となり且つ電源スイッチ２２ａ，２２ｂが非導電状態になる第３及び第４の段階が生じる。第３及び第４の段階において、第１の電流源１２８からの電流の制御は、第１の段階と第２の段階との間の切り換え中の誤作動による影響を受けない。
【００３４】
図３は、試験システムの第２の実施の形態を示している。図１のシステムと比較すると、浮遊電圧源１０ａ，１０ｂが省かれている。図３の実施の形態においては、総ての構成要素が同じ外部電源を使用して動作し得る。また、電流制御増幅器１２９が省かれている。積分器３０及び第１、第２、第３のスイッチ３１，３２，３３が加えられている。制御回路３５は、スイッチ３１，３２，３３を制御する。第１のスイッチ３１は、試験対象電子回路を出力部１２５又は基準電圧源１０２に対して結合する。第２のスイッチ３２と積分回路３０との直列配列により、電流測定素子１８２が第１の電流源１２８の制御入力部に対して結合される。第３のスイッチ３３は、抵抗器１２４に対して直列に結合されている。
【００３５】
動作時、回路が様々な段階において動作する。較正段階中、第１のスイッチ３１は試験対象電子回路１６を基準電圧源１０２に対して結合する。第２のスイッチ３２が導電状態となることにより、積分器３０が第１の電流源１２８を通じて流れる電流を制御し、その結果、電流検知素子１８を通じて電流が流れなくなる。第３のスイッチ３３が導電状態になると、出力部１２５が基準電圧源１０２の電圧レベルになる。
【００３６】
測定段階においては、第１のスイッチ３１が試験対象電子回路１６を出力部１２５に結合する。第２及び第３のスイッチ３２，３３が非導電状態にされる。この測定段階においては、試験対象電子回路１６へと流れる電流と等しい電流が電流検知素子１８を通じて流れる。電流検知素子１８は、回路の試験を行うために、ＩＤＤＱ電流を測定する必要のあるときに電流を検知する。
【００３７】
尚、前述した実施の形態は単なる例示であって本発明を限定するものではなく、当業者であれば添付の請求の範囲から逸脱することなく多くの他の実施の形態を設計することができる。請求の範囲において、括弧間に記載されたいかなる参照符号も、請求の範囲を制限するものとして解釈されるべきではない。用語「備えている（“comprising”）」は、請求項に記載されている要素又はステップ以外の要素又はステップの存在を排除するものではない。要素に先行する用語「一つの（“a”又は“an”）」は、そのような要素が複数存在することを排除するものではない。本発明は、いくつかの別個の要素を備えているハードウェアによって実施することができる。いくつかの手段を列挙する装置の請求項において、それらの手段のうちのいくつかは、ハードウェアの一つの同じ要素によって具現化されていてもよい。特定の手段が互いに異なる従属請求項に記載されているという事実だけで、それらの手段を都合良く組み合わせて使用することができないことが示されているわけではない。
【図面の簡単な説明】
【００３８】
【図１】ＩＤＤＱ試験システムを示している。
【図２】電源構成を示している。
【図３】ＩＤＤＱ試験システムを示している。
【図１】
2005539220.tif 000003
【図２】
2005539220.tif 000004
【図３】
2005539220.tif 000005
【国際調査報告】
2005539220.tif 000006
2005539220.tif 000007