(57)【要約】  複数ＩＣ又は分離された複数半導体領域が、バス構造内又は行と列の交点上のキャリアに設けられる。これら分離された半導体領域は、複数の画素群を駆動し、表示の分散拡大縮小を行い、そして、分散された又は平均化された情報に依存して複数画素を連続的に駆動する電子手段（メモリ内の画素アドレス指定、認識）を含む。制御部により、情報の連続したフレームに依存して、データが与えられたかを判定してもよい。
2005515502.tif 000002
【特許請求の範囲】
【請求項１】
基板を備えた表示装置で、複数画素群と、各画素群と関わり、各画素群領域に設けられた少なくとも一つの半導体装置とを備え、該半導体装置が、表示すべきデータに依存して複数画素を駆動する駆動手段と画像拡大縮小手段とを有する表示装置。
【請求項２】
前記画像拡大縮小手段は実行すべき拡大縮小の種類を決定する手段を備えた請求項１に記載の表示装置。
【請求項３】
前記画像拡大縮小手段はある画素群内のいくつかの画素に同じデータ電圧を与える請求項１に記載の表示装置。
【請求項４】
前記画像拡大縮小手段は複数近隣画素用の複数中間電圧を決定する請求項３に記載の表示装置。
【請求項５】
前記画像拡大縮小手段は複数近隣列内の複数画素用の複数中間電圧を決定する請求項４に記載の表示装置。
【請求項６】
前記画像拡大縮小手段は複数近隣行内の複数画素用の複数中間電圧を決定する請求項４に記載の表示装置。
【請求項７】
複数近隣半導体装置同士を接続する接続手段をさらに備える請求項４に記載の表示装置。
【請求項８】
前記駆動手段は一つのフレームメモリと連続するフレームの内容の間の変化を検出する手段とを備えた請求項４に記載の表示装置。
【請求項９】
前記位置認識手段は、一つの読み出し専用構造と一つのプログラマブルメモリとを備えた少なくとも一つの群を備える請求項１に記載の表示装置。
【請求項１０】
前記駆動手段は一つのバス構造を備えた請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基板を備えた表示装置で、複数画素群と、各画素群と関わり、各画素群領域に設けられた少なくとも一つの半導体装置とを備えた表示装置に関する。
【背景技術】
【０００２】
そのようなアクティブマトリクス表示装置の例としてはＴＦＴ−ＬＣＤやＡＭ−ＬＣＤ
があり、ラップトップコンピュータやオーガナイザに用いられているが、ＧＳＭ電話においても幅広く用いられるようになってきている。ＬＣＤの代わりに、例えば、（ポリマー）ＬＥＤ表示装置が用いられることもある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
これらの表示装置において通常起こる問題は、表示装置に与えられる画像データのフォーマットと表示部内に分散された画像要素（画素）とがいつも適合するとは限らないということである。例えば、ある応用では、ＶＧＡ（６４０ｘ４８０画素）又はＸＧＡ（１０２４ｘ７６８画素）の画像をＸＧＡ解像度のスクリ−ンに、又はこの逆に、再生できれば有用である。同様に、例えば、ＳＶＧＡ（画素）又はＳＸＧＡ（１２８０ｘ１０２４画素）の画像をＸＧＡ又はＶＧＡ解像度のスクリ−ンに、又はこの逆に、再生できれば有用である。
【０００４】
さらにこれらの表示装置において通常起こる問題は、画素領域にさらなる電子素子を設けると開口（アパーチャ）が犠牲になるということである。電子素子は多結晶シリコンの基板内に実現することができる。しかし、製造誤差や相互接続の問題により、通常、画素領域での電子素子の機能が簡単なものに限られてしまう。従って、多結晶シリコンによる電子素子は、通常、周辺回路にほぼ限定されてしまう。
【課題を解決するための手段】
【０００５】
一方この発明は、基板を備えた表示装置で、画素群領域に設けられた半導体装置が表示すべきデータに依存して画素を駆動する駆動手段と画像拡大縮小手段とを有する表示装置を提供する。
【０００６】
好ましくは、前記半導体装置が前記画素群の位置を認識する手段を備えるとよい。
【０００７】
例えば、ここでアドレス情報と画像情報とが続いて通過する８ビットバス構造が可能となる。この場合、表示すべき画像の拡大縮小の種類についてのデータをこのバス構造を介して送ることにより、表示装置を駆動するための周波数が低くなり、浪費が削減される。これは複数の半導体装置（ＩＣ）が画素領域に複数駆動電子素子を有することができることにより可能となる。これにより、例えば、各画素群内に画像拡大縮小機能を提供することが可能となる。
【０００８】
複数の電気的接続コンタクトを表面に有する複数の半導体装置を一枚の半導体基板に設けることにより（一画素群内の）所定位置に複数のＩＣを設けることができる。これら半導体装置は元の半導体基板のある表面領域内で互いに離間され、そして、電気的に導電するように、表示部の導電体パターンに複数電気的接続コンタクトが接続される。これら半導体装置が半導体基板から分離される。
【０００９】
設けるべき一つのＩＣの位置が既に分かっているので、（ＩＣ処理（ＲＯＭ構造）の間に又はｅ−ＰＲＯＭ技術を介して）、このＩＣ位置が、例えば、一つのアドレスレジスタ又は一つ又は複数のデータレジスタにより先行して与えられる。アドレスがデータ内に与えられ、バスを介して送られ、ある複数のＩＣ（そして関連する（複数群の）画素）により認識され、そしてあるフォーマットの画像情報が記憶される。その後、必要であれば、画像情報が再度分散（拡大又は縮小され）、そして対応する電圧が、必要であれば、可能なさらなる命令に依存して、画素に供給される。そこで、この装置は、あたかも、“分散拡大縮小（distributed scaling）”のような機能を提供する。
【００１０】
特に、しかしこれには限らないが、単結晶シリコンを用いると、例えば、バス構造等の従来のマトリクス構造で用いられる構造とは異なるタイプの構造の表示装置を提供できる完全なる機能が（上述したように）実現できる。この発明はポリシリコン技術における拡大縮小並びに再拡大縮小機能の実現を除外するものではないが、複数ＩＣが先行して作られるので、従来のポリシリコン技術に比べて、さらに拡張された電気的機能が実現される。従って、この特許（出願）のコンテキストにおいて用語“複数半導体装置”は分離された複数ポリシリコン領域をも含む。
【００１１】
特に、複数半導体装置として複数ＩＣを用いる場合は、半導体基板へ固定させる間に、半導体基板上での配置と全く同じように複数ＩＣが互いに配置され、これらＩＣは非常に精度の高いピッチで配される。これは、複数画素のマトリクス状構造内のように一方向に一定ピッチでもよい。又は、ピッチが変化してもよい。
【００１２】
さらに、複数半導体装置（複数ＩＣ）は、典型的には厚みが０．２マイクロメータの半導体層内に実現される。この結果、完成された表示装置内でのこれら半導体装置の厚みは（１マイクロメータ未満の）無視できる厚みとなる。例えば、ＳＴＮ効果のような厚みに反応する効果を基にした表示装置においては、この厚みは液晶の有効厚みに対して非常に小さく、一つのＩＣの位置にスペーサがあってもこの効果は起こらない。
【００１３】
文献“Flexible Display with Fully Integrated Electronics”、SID Int. Display conf, September 2000, pp. 415-418が液体懸濁液中に形成された複数半導体装置が基板を横切るように配され、基板内の対応する複数の“開口”又は窪みに達するプロセスを開示している。複数半導体装置（通常、標準的な技術を介して製造されるＩＣ）は基板内の複数の窪みを横切るように分散される。複数ＩＣが設けられた後、複数画素との接続が行われる。
【００１４】
ここでは、そのようなＩＣの正確な場所が事前には分かっていないので、バス構造を用いる場合は、このアドレス情報が、例えば、レーザビームで書き込まれるような（光センサと）プログラマブルメモリ等の手段による特別な方法によりＩＣの場所が定められなければならない。
【００１５】
分散拡大縮小には異なる利用方法がある。実際、ここでは、情報が複数半導体装置のローカルメモリに書き込まれるので、この分野で知られているアルゴリズムの導入を含むあらゆる種類の拡大縮小電子手段が、これら半導体装置に関する限り、適用される。一方、これは、既知の表示装置に用いられるような駆動電子手段を単純化又は一部を置き換える。
【００１６】
一つの実施形態では、与えられた情報が（例えば、ＸＧＡ情報をＱＸＧＡ表示装置に表示する）表示すべき複数画素の一部に対応する情報を有する場合には、画像拡大縮小手段が一つの画素群内のいくつかの画素に同じデータ電圧を与える。
【００１７】
ところが、与えられた情報が（例えば、ＱＸＧＡ情報をＸＧＡ表示装置に表示する）表示に適する画素数を越える数の画素に対応する情報を有する場合には、画像拡大縮小手段は一つの画素上に表示すべきデータのために平均化機能を備える。
【００１８】
そのような画素の複数群間に際だったエッジが生じないように、画像拡大縮小手段は複数近隣画素用の複数中間電圧を決定する。ところが、そのようなスムージングは際だったラインには効果的ではないので、複数近隣列内の複数近隣画素又は複数近隣行内の複数画素用の複数中間電圧を決定することができるようにすることが有用である。
【００１９】
一つの実施形態では、例えば、駆動手段がフレームメモリと連続するフレームの内容の変化を検出する手段とを備える場合は、複数半導体装置のアドレッシング・レートが変化する。一方、そのような検出は、アドレスとデータとを前記バス回路に与えるマイクロプロセサや他の駆動回路等の表示のためのさらなる駆動手段において行われてもよい。
【００２０】
この発明のこれらのそしてさらなる特徴は以下に説明する実施形態により明らかになる。
【発明を実施するための最良の形態】
【００２１】
各図は概略的なものであり、寸法も実態とは異なる。各図において、対応する要素には通常同じ参照番号が付与されている。
【００２２】
図１はバス構造を有する表示装置３０の概略的等価物を示す。複数のＩＣ（半導体装置）２０が接続線３１，３２（この例では、接続線３１は接地されている）を介して電源電圧に接続されており、接続線３３，３４が（シリアルに）情報と、例えば、クロック信号とを供給する。例えば、最初の数ビットがアドレス情報を表し、最後の数ビットが画像内容についての情報を表すように、プロセサ通過後に情報が構成される。二本の接続線３３，３４のみしか示されていないが、これらは、例えば、８ビットバスを構成し、このバスをアドレス情報と画像情報とが連続的に通過する。代わりに、情報が電源線３１，３２に重畳されてもよい。後述するように、ＩＣの場所が事前に分かっている、又は、分かっていないので、一つのアドレスレジスタと一つ又ｈ複数のデータレジスタとにより固定アドレスを与えてもよい。それらのＩＣ（そして関連する（複数群の）画素３５）において、ＩＣによりアドレスが認識され、そして画像情報が記憶され、その後、それが複数画素３５に与えられ、これはやはり接続線３３，３４を介して与えられる命令による。
【００２３】
バス構造は、抵抗（従ってさらに浪費）が減少するように（図１に破線３１‘、３２‘、３３‘、３４‘で示される）メッシュ構造でもよい。
【００２４】
さらなる機能がそれらＩＣに備わってもよい。例えば、ＩＣ内に形成された命令レジスタによる情報変化により表示装置の一部がブロックされてもよく、又は、表示装置の一部が表示装置の一部のために情報をＩＣ内に記憶するのに用いられてもよく、この情報は命令（所謂プライベートモード）により表示だけされてもよい。さらに、画像処理（例えば、ガンマ補正）又は駆動のための各種アルゴリズムもそれらＩＣに備わってもよい。
【００２５】
図２はこの発明が適用可能なさらなる表示装置３０の電気的等価物である。図２は、マトリクス構造の複数群３５に複数画素が配置され、又は、配置されていない状態を示す。この表示装置において、各群３５は位置認識手段、例えば、一つの（図示しない）命令レジスタを備える。複数命令レジスタが与えられたアドレスにより順にプログラムされ、関連するアドレスがバス線３２（３３）上に存在する場合に、図１を参照して説明したように、このアドレスを認識する。この半導体装置はさらにフリップフロップを備えてもよく、フリップフロップの状態に応じて情報が再び表示される（プライベートモード）。例えば、駆動回路４０を介してデータ、命令等がバス電極に与えられる。必要であれば、入力データ信号４２が最初にプロセサ４３を通過する。駆動線４４を介して相互同期が行われる。分離バス構造を介して、データ、命令そしてその他の信号が複数群３５に与えられており、この電力消費は少ない（データ、命令等は低周波数である）。この場合にも必要であれば、メッシュ構造が用いられてもよい。
【００２６】
関連する例では、複数画素が液晶表示装置の一部を形成するが、代わりに（Ｏ）ＬＥＤ液晶表示装置でもよく、さらには、その他の効果（電気泳動、エレクトロクロミック又はマイクロメカニカル効果、スイッチミラー装置、フォイル（ｆｏｉｌ）ディスプレー、又は、電界放射表示装置）を基にした表示素子でもよい。
【００２７】
図３は、（ＩＴＯ又は金属）電極５，６を備えた、例えば、ガラス又は合成材料の二つの基板３，４間に液晶材料２が設けられた光変調セル１の一部の概略断面図である。中間電気光学層と共に電極パターンの一部分が画素を規定する。必要で有れば、複数基板の内側壁上に液晶材料を配向させる（図示しない）複数配向膜を表示装置に設けてもよい。液晶材料は、例えば、正の光学異方性や正の誘電異方性を有する、しかし、さらに、ＳＴＮ効果、キラル（ｃｈｉｒａｌ）ネマチック効果、又は、ＰＤＬＣ効果等の双安定効果を利用する（ツイスティッド）ネマチック材料でもよい。基板３，４は通常複数スペーサ７により離間され、一方、セルは、通常充填開口を有するシーリングリム８により塞がれる。液晶材料２の厚みは、典型的には、例えば５マイクロメータである。電極５，５‘の厚みは、典型的には、０．２マイクロメータで、一方、複数半導体装置（ＩＣ）２０の厚みは、この例では、約０．２マイクロメータである。図３において、スペーサ７が電極５‘とＩＣ２０の位置に見られる。電極とＩＣ２０との全体の厚みは液晶材料２の厚みと比べてほぼ無視できるものである。スペーサ７の存在は表示装置の光電子特性にいかなる影響も、又は、ほとんど影響を与えるものではなく、これは、特に、スペーサにハードコア８と厚みが約０．２マイクロメータの弾性エンベロープ９と備えた場合に顕著である。必要であれば、より厚いＩＣ’を用いることもでき、これはスペーサとしても機能する（又は、貫通配線さえも達成できる）。ＩＣの反対側には一つ又はそれ以上のコンタクトを設けてもよく、これにより他の基板との（電気信号のための）接続が行われる。
【００２８】
複数半導体装置（トランジスタ又はＩＣ）２０を製造するには、この例では、従来の技術が用いられる。最初に用意されるのは半導体ウエハ１０で（図４、工程Ｉａ、図３参照）、好ましくはシリコンで、ｐ型基板１１を有し、この上に、弱ドーピング（１０１４原子/ｃｍ３）のｎ型エピタキシャル層１５が成長される。この工程の前に、さらに強くドーピングされたｎ型エピタキシャル層１３（約１０１７原子/ｃｍ３のドーピング）がエピタキシャル成長又は拡散により設けられる。さらなる複数プロセス工程（インプランテーション、拡散等）により複数のトランジスタ、電子回路、又は他の機能ユニットがエピタキシャル層１５内に形成される。完成後、表面がシリコン酸化物等の絶縁層により覆われる。半導体技術では普通の技術で絶縁層内にコンタクト開口を介してコンタクト配線が設けられる。
【００２９】
一つの変形例では、複数のトランジスタ、電子回路、又は他の機能ユニットがＳＯＩ技術により実現され、ここでは、薄い表面領域が絶縁層内に埋め込まれ、複数半導体装置の複数トランジスタのコンタクト領域上に直接コンタクト配線が設けられてもよい。
【００３０】
続いて、ｎ型領域１４にマスクを介して（電界の影響の基に）ＨＦを用いたエッチングが施される。この処理では、強ドープｎ型領域１４のみならず、下部ｎ型エピタキシャル層１３が等方性エッッチングされる。しかし、弱ドープｎ型エピタキシャル層１５は異方性エッッチングされて、所定時間後、小領域２５のみがこの層内に残る（図４、工程Ｉｂ参照）。
【００３１】
複数のトランジスタ、電子回路（ＩＣ）、又は他の機能ユニットは、しかし、依然それらの規定された位置にある。それらユニットのよくあるパターンは普通固定ピッチで製造される。
【００３２】
この処理の前に、同時に又は後に、表示装置の複数基板３に配線パターンが施され、（規定された位置に）一つ又は複数の電極５‘が設けられる（図４、工程IIａ、IIｂ）。この例では、基板３上の配線パターンの複数部分５‘が、半導体ウエハ１０内の複数電子回路（ＩＣ）と同様に、（異なる方向に同じピッチで）規則正しく配列される。
【００３３】
次の工程で、半導体ウエハ１０が逆さまに置かれ、基板３上の複数配線パターン５‘が半導体ウエハ１０内の複数電子回路（ＩＣ）２０に対して正確に配置され、その後、配線パターン５‘とコンタクト配線との間で電気的コンタクトが取られる。このために、例えば、導電性接着剤、又は、複数電極５‘上の異方性導電コンタクトが用いられる。振動、又は、異なる方法により、半導体ウエハ１０から複数電子回路（ＩＣ）２０が剥離される。そして、複数画素電極５と、これら画素電極５に対し、そして互いに正確に配された複数電子回路（ＩＣ）２０とを備えた一枚の基板３が得られる（図４の工程III）。さらに、複数ＩＣ（又はトランジスタ）の寸法によってのみ開口が縮小される。
【００３４】
続いて、通常の方法で、必要であれば、基板の内部壁上の液晶材料を配向させる複数配向膜を設けて表示装置１を完成させる。通常、複数スペーサ７が基板３、４間、そして通常充填開口を有するシーリングリム８との間に設けられ、その後、この例では、この装置にＩＣ材料が充填される（図４の工程IV）。
【００３５】
複数電子回路（ＩＣ）２０が先行して作られるので、従来のポリシリコン技術に比べて、さらに拡張された電気的機能がここに実現される。特に、単結晶又は再結晶ポリシリコンを用いると、従来のマトリクス構造より優れた機能を有する異なるタイプの構造の表示装置が実現できる。
【００３６】
図５の例では、複数入力データ信号４２がデジタル又はアナログの形態でプロセサ４３に与えられ、そして必要であればさらなる処理後に接続線（バス線）３１，３２，３３，３４を介して複数電子回路（ＩＣ）２０に分散される。
【００３７】
典型的な例（図６）では、例えば、ＳＶＧＡ（６００行ｘ８００列）スクリーンのための複数輝度値から成るデータが８ｘ８画素ブロック用電子ブロック（ＩＣ）２０内のメモリ装置に書き込まれる。電子ブロック（ＩＣ）２０内のＤ−Ａコンバータ、カウンタ、レジスタ等の適切な電子素子（図５には示されていない）を介して８ｘ８画素群内の複数画素電極に続いて関連する電圧が与えられる。もし表示装置自身がＳＶＧＡ構造（６００行ｘ８００列）を有していれば完全に適合する。
【００３８】
しかし、もし表示装置がＳＶＧＡ構造（１２００行ｘ１６００列）を有していると、図６に見られるように、情報ブロック５０内の一画素のためのデータが表示領域５１内の四つの異なる画素に分散されなければならない。データブロック（１，１）が画素（１，１）、（１，２）、（２，１）、（２，２）に分散され、データブロック（１，２）が画素（１，３）、（１，４）、（２，３）、（２，４）に分散される。
【００３９】
一方、表示装置がＳＶＧＡスクリーン（６００行ｘ８００列）を有し、しかし、データブロックがＵＸＧＡ（１２００行ｘ１６００列）のデータ輝度値を有していると、スクリーンの一画素のための複数値に、例えば、データブロック（図７）内に与えられた複数画素値の平均値が与えられる。画素１，１にはデータ（１，１）、（１，２）、（２，１）、（２，２）等の平均値により決まる電圧が与えられる。
【００４０】
図６を参照して述べたような分散と、図７を参照して述べたような平均値決定の両者によりいつも元の画像をよく表示できるとは限らない。例えば、水平又は垂直な直線が表示される場合、直線のエッジを表示の一行又は一列に限定することが好ましい。このために、複数電子ブロック（ＩＣ）２０間に複数信号線３５が設けられる（図５）。複数ブロック（ＩＣ）２０内の電子回路が伴って、同じ画像の行（列）の部分のデータを比較し、分散又は平均化を行うべきかを決定する。
【００４１】
これとは別に、例えば、画像の回転等の画像処理や輪郭表示のためのすべての他の種類のアルゴリズムが複数電子ブロック（ＩＣ）２０に導入されてもよい。複数電子ブロック（ＩＣ）２０は、複数センサ３７により得られた信号３６を介して表示の方向性に関する情報を入手しなければならない。この情報は、例えば、方向と回転角度（９０，１８０度）を含む。センサは機械的センサ、光検出器等でもよい。一方、複数センサ３７により得られた信号３６‘は直接プロセサ４３に送られてもよい。さらに、すべてのデータが複数電子ブロック（ＩＣ）２０に送られるのではなく、そして、複数近隣列又は行内の複数画素用の複数中間画素電圧が決定されるというアルゴリズムが導入されてもよい。輪郭表示を避けるために、アドレスをいずれかの方向に一位置シフトすることにより２フレーム（ＬＣＤ内の正と負のフレーム）間で画素駆動を再設定してもよい。
【００４２】
特に、静止画像が表示される場合は、複数ＩＣ（半導体装置）２０に新しいデータを与える必要が殆ど又は全くなく、データ転送はＩＣメモリの内容の更新に制限することができる。このために、プロセサ４３（図５ａ）はフレームメモリ４４，４４‘を備え、ここに情報の連続するフレームの内容が記憶される。これらの内容がコンパレータ４５で比較され、その結果に応じてバッファ回路４６がバス線３３，３４に新しいデータを与える。さらに、画像応用において、例えば、画像内のサブフレームのみが比較されてもよい。尚、比較されるサブフレームは、ある電子ブロック（ＩＣ）２０と８ｘ８画素群３５内のこれに対応する複数画素に関連する画素情報に対応するものであってもよい。
【００４３】
必要であれば、連続する（サブ）フレームの内容が複数電子ブロック（ＩＣ）２０に与えられてもよい。
【００４４】
これとは別に、メモリの内容はｎフレーム毎に更新されてもよく、ｎはトランジスタ内の漏洩に起因するエラーを防ぐためのある大きな数である。そのような漏洩は、あるさらなるトランジスタを介した電流を監視し、そして、フリップフロップをセットし、又は、複数ＩＣ（半導体装置）２０からプロセサ４３へ向けて信号３６を発生することにより検出できる。
【００４５】
あるフォーマットで与えられた画像を表示するために、複数ＩＣ（半導体装置）２０がフォーマッティングの種類を判定する手段４７を備える（図８）。表示フォーマットは、例えば、バス回路を介してすべてのドライバ（複数ＩＣ２０）に送られるフォーマット制御信号により判定される。
【００４６】
表示フォーマットについての情報４９と共に入力データ４２が拡大縮小の種類（ブロック４８）を決定するのに用いられる。表示に関する情報４９が複数ＩＣ（半導体装置）２０にプログラムされ又はフリップフロップや他の素子をセットすることにより事前に決められてもよい。入力データ４２と情報４９とが続いて比較されて必要な拡大縮小についての決定を行う。この例では、最初に、情報が多くの異なる画素に対し分散されなければならないかが判定される（ブロック５６）。この場合は、図６を参照して説明した方法に類似の分散アルゴリズムが用いられる（ブロック５７）。もし入力データ４２からの情報が圧縮されなければならない場合は（これは、この例では、後でブロック５８により決定される）、図７を参照して説明した方法に類似の平均化アルゴリズムが用いられる（ブロック５９）。結果として得られたデータが出力バッファ６０に与えられ、これが複数画素に必要な電圧を与える。もし比較、拡大縮小のいずれも必要でない場合は、データが何も変化の無く出力バッファ６０に与えられる。
【００４７】
この発明により保護される範囲は上記実施形態に留まらない。拡大縮小は、（ＶＧＡ、ＳＶＧＡ、ＸＧＡ、ＵＸＧＡ、ＳＸＧＡ、ＱＸＧＡ等の）表示フォーマット数に近い数に関係する多数のアドレスを分散された複数ドライバ（ＩＣ２０）の各々に与えることにより実現できる。表示フォーマットは、例えば、バス回路を介してすべてのドライバ（ＩＣ２０）に送られるフォーマット制御信号により決められる。分散された複数ドライバ（ＩＣ２０）においては、適切なフォーマットが、（フリップフロップ、ＲＯＭ等）の常設メモリにより事前に決められてもよい。
【００４８】
冒頭で述べたように、別々に又は一つのアセンブリとされる複数（ポリマー）ＬＥＤにより複数画素が形成されてもよく、一方、この発明は他の表示装置、例えば、プラズマディスプレー、フォイル（ｆｏｉｌ）ディスプレー、そして、電界放射、電気光学効果、又は電気機械効果（切り替え可能ミラー）等に適用できる。
【００４９】
代わりに、記述したように、弾性基板（合成材料）が用いられてもよい（装着型表示装置、装着型電子素子）。さらに、製造にあたっては、円形又は楕円形の表示装置も除かれるものではない。
【００５０】
この発明は、各々のそしてすべての新しい特性と、特性の各々のそしてすべての組み合わせを備えるものである。請求範囲中の参照番号はこの発明により保護すべき範囲を限定するものではない。動詞“備える”の用法、活用は請求範囲に述べられた要素以外の要素を除外するものではない。ある要素の前に置かれる冠詞“ある”又は“一つの”はそのような要素が複数あることを除外するものではない。
【図面の簡単な説明】
【００５１】
【図１】この発明の表示装置の可能な実施形態の電気的な等価物を示す図である。
【図２】この発明の表示装置の可能なさらなる実施形態の電気的な等価物を示す図である。
【図３】この発明の表示装置の一部の概略断面図である。
【図４】この発明の表示装置を製造する方法を示すフローチャートである。
【図５】この発明の表示装置の概略部分を示す図である。
【図６】拡大縮小の方法を概略的に示す図である。
【図７】拡大縮小の方法を概略的に示す図である。
【図８】アルゴリズムを示す図である。
【図１】
2005515502.tif 000003
【図２】
2005515502.tif 000004
【図３】
2005515502.tif 000005
【図４】
2005515502.tif 000006
【図５】
2005515502.tif 000007
【図６】
2005515502.tif 000008
【図７】
2005515502.tif 000009
【図８】
2005515502.tif 000010
【国際調査報告】
2005515502.tif 000011
2005515502.tif 000012
2005515502.tif 000013