(57)【要約】  アクティブマトリックス型表示装置において、ゲート線の負荷と画素に形成される寄生キャパシタンス成分とによって、ゲートドライバーから遠くなるほど、ゲート信号に遅延や歪曲が発生する可能性がある。この時、データ線を複数のブロックに分けて、各ブロックに、ＴＰ信号を時差を置いて印加すれば、時差が設けられたＴＰ信号によって、データ信号は、データ線に同時に印加されず、ブロック毎に時差を置いて印加される。即ち、ゲート信号が遅延される分だけ、データ線に印加されるデータ信号も、時差を置いて印加されるため、各画素におけるデータ信号の充電不均衡が解決される。
2005534057.tif 000002
【特許請求の範囲】
【請求項１】
互いに平行で列方向に配列された複数のデータ線と、互いに平行で行方向に配列された複数のゲート線と、前記ゲート線及び前記データ線からそれぞれゲート信号及びデータ信号の供給を受けて画像を表示し、マトリックス状に配列されている複数の画素と、を含む表示パネルであって、前記各画素には、前記ゲート信号に応答して前記データ信号を供給するスイッチング素子が、形成されている、表示パネルと、
前記複数のゲート線に前記ゲート信号を供給するゲートドライバーと、
複数の第１制御信号のタイミングに合せて、前記複数のデータ線に前記データ信号を供給するデータドライバーと、
を含む表示装置であって、
前記複数のデータ線を、少なくとも一つのデータ線をそれぞれ含む複数のブロックに分けた状態で、前記複数の第１制御信号は、前記複数のブロックにそれぞれ対応し、また、そのタイミングにおいて互いに時差を有する、表示装置。
【請求項２】
前記表示装置の駆動に必要なタイミング信号と第２制御信号とを出力するタイミングコントローラと、
前記第２制御信号を受け取り、前記第２制御信号を順次にシフトして、前記複数の第１制御信号を生成する制御信号シフタと、
をさらに含む、請求項１に記載の表示装置。
【請求項３】
前記制御信号シフタは、複数のシフタを含み、
前記複数のシフタは、前記第２制御信号を順次にシフトして、隣接するシフタに伝達する、請求項２に記載の表示装置。
【請求項４】
前記複数の第１制御信号は、前記第２制御信号と前記複数のシフタの出力とを含む、請求項３に記載の表示装置。
【請求項５】
前記表示装置の駆動に必要なタイミング信号と、前記第２制御信号を出力するタイミングコントローラと、をさらに含む、請求項１に記載の表示装置。
【請求項６】
前記複数の第１制御信号のタイミングにおける時差のうちの少なくとも一つの時差は、その他の時差とは異なる、請求項１に記載の表示装置。
【請求項７】
互いに平行で列方向に配列された複数のデータ線と、互いに平行で行方向に配列された複数のゲート線と、前記ゲート線及び前記データ線からそれぞれゲート信号及びデータ信号の供給を受けて画像を表示し、マトリックス状に配列されている複数の画素と、を含む表示パネルであって、前記各画素には、前記ゲート信号に応答して前記データ信号を供給するスイッチング素子が、形成されている、表示パネルと、
前記ゲート信号及び前記データ信号の供給タイミングをそれぞれ制御する第１及び第２制御信号を出力するタイミングコントローラと、
前記タイミングコントローラの前記第１制御信号に合せて、前記複数のゲート線に前記ゲート信号を供給するゲートドライバーと、
前記第２制御信号をシフトして、そのタイミングにおいて互いに時差を有する複数の第３制御信号を生成する制御信号シフタと、
前記制御信号シフタからの前記複数の第３制御信号にそれぞれ対応するように前記複数のデータ線を複数のブロックに区分し、前記複数の第３制御信号のタイミングに合せて、前記複数のブロックに、前記データ信号をそれぞれ印加するデータドライバーと、
を含む表示装置。
【請求項８】
前記制御信号シフタは、複数のシフタを含み、
前記複数のシフタは、前記第２制御信号を順次にシフトして隣接するシフタに伝達して、前記複数の第３制御信号を生成する、請求項７に記載の表示装置。
【請求項９】
前記複数の第３制御信号のタイミングにおける時差のうちの少なくとも一つの時差は、その他の時差とは異なる、請求項７に記載の表示装置。
【請求項１０】
互いに平行で列方向に配列された複数のデータ線と、互いに平行で行方向に配列された複数のゲート線と、前記ゲート線及び前記データ線からそれぞれゲート信号及びデータ信号の供給を受けて画像を表示し、マトリックス状に配列されている複数の画素と、を含む表示パネルであって、前記各画素には、前記ゲート信号に応答して前記データ信号を供給するスイッチング素子が、形成されている、表示パネルと、
前記ゲート信号の供給タイミングを制御する第１制御信号及び前記データ信号の供給タイミングを制御し、そのタイミングが互いに時差を有する複数の第２制御信号を出力するタイミングコントローラと、
前記タイミングコントローラの前記第１制御信号に合せて、前記複数のゲート線に前記ゲート信号を供給するゲートドライバーと、
前記制御信号シフタからの前記複数の第２制御信号にそれぞれ対応するように前記複数のデータ線を複数のブロックに区分し、前記複数の第２制御信号のタイミングに合せて、前記複数のブロックに、前記データ信号をそれぞれ印加するデータドライバーと、
を含む表示装置。
【請求項１１】
前記複数の第２制御信号のタイミングにおける時差のうちの少なくとも一つの時差は、その他の時差とは異なる、請求項１０に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス型表示装置に関する。
【背景技術】
【０００２】
アクティブマトリックス形式で駆動できる表示装置には、液晶表示装置（ＬＣＤ）、電界放出表示装置（ＦＥＤ）、電界発光表示装置、プラズマディスプレイパネル（ＰＤＰ）などがある。
【０００３】
アクティブマトリックス型表示装置では、マトリックス状に配列された画素毎に形成された駆動トランジスタをオン／オフするためのゲート信号をゲート線を通じて印加することによって、表示装置を駆動する。この時、表示パネルの左側に形成されたゲートドライブを通じてゲート線にゲート信号を伝達するとき、ゲート線の負荷及び画素に形成された寄生キャパシタンス成分などにより、右側に向かうほどゲート信号に遅延及び歪曲が生じる可能性がある。
【０００４】
前記のように、右側に向かうほどゲート信号において遅延や歪曲が生じれば、右側に位置する画素の駆動トランジスタは、左側に位置する画素の駆動トランジスタに比べて遅れてオンになる。このため、各画素に該当するデータ信号をデータ線に同時に印加する際に、右側に位置する画素においてデータ信号が印加される時間が短くなり、左右画素におけるデータ信号の充電が不均等になる。そして、遅延したゲート信号により、次のラインに該当するデータ信号が印加されるときにも、右側に位置する画素の駆動トランジスタがオンの状態であり得る。
【０００５】
特に、反転駆動液晶表示装置では、次のラインに該当する反転したデータ電圧によってシェーディング（shading）が生じ、著しい横スジが発生することがある。このようなシェーディングマージンのために、ゲートマスキングの幅を広くすることがある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が目的とする技術的課題は、ゲート信号の遅延によるデータ電圧の充電不均衡を解消することである。
【課題を解決するための手段】
【０００７】
このような課題を解決するために、本発明では、データ線に時差を設けてデータ信号を印加する。
本発明の第１形態による表示装置の表示パネルには、互いに平行で列方向に配列された複数のデータ線と、互いに平行で行方向に配列された複数のゲート線とが形成されている。ゲート線とデータ線とからそれぞれゲート信号及びデータ信号の供給を受けて画像を表示する複数の画素が、マトリックス状に配列されており、このような画素には、ゲート信号に応答してデータ信号を供給するスイッチング素子が、形成されている。ゲートドライバーは、複数のゲート線にゲート信号を供給し、データドライバーは、複数の第１制御信号のタイミングに合せて、複数のデータ線にデータ信号を供給する。複数のデータ線を、少なくとも一つのデータ線をそれぞれ含む複数のブロックに分けた状態で、複数の第１制御信号は、複数のブロックにそれぞれ対応し、そのタイミングにおいて時差を有する。
【０００８】
本発明の第１形態による表示装置は、表示装置の駆動に必要なタイミング信号と、第２制御信号とを出力するタイミングコントローラ、及び、第２制御信号を受け取り、第２制御信号を順次にシフトして、複数の第１制御信号を生成する制御信号シフタをさらに含むことができる。
【０００９】
この時、第２制御信号を順次にシフトして、隣接するシフタに伝達する複数のシフタが、制御信号シフタに形成されるのが好ましい。そして、複数の第１制御信号は、第２制御信号及び複数のシフタの出力を含むのが良い。
【００１０】
本発明の第１形態による表示装置は、表示装置の駆動に必要なタイミング信号と、第２制御信号を出力するタイミングコントローラとをさらに含むことができる。
本発明の第２形態による表示装置は、ゲート信号とデータ信号の供給タイミングをそれぞれ制御するゲート制御信号及び第２制御信号を出力するタイミングコントローラを、含む。ゲートドライバーは、タイミングコントローラのゲート制御信号に合せて、複数のゲート線にゲート信号を供給し、制御信号シフタは、第２制御信号をシフトして、そのタイミングにおいて時差を有する複数の第１制御信号を生成する。制御信号シフタからの複数の第１制御信号にそれぞれ対応するように、複数のデータ線が複数のブロックに区分され、この時、データドライバーは、複数の第１制御信号のタイミングに合せて、複数のブロックにデータ信号をそれぞれ印加する。
【００１１】
この時、表示装置には、第２制御信号を順次にシフトして、隣接するシフタに伝達して、複数の第１制御信号を生成する複数のシフタを含む制御信号シフタを、形成できる。
本発明の第３形態による表示装置は、ゲート信号の供給タイミングを制御するゲート制御信号、及びデータ信号の供給タイミングを制御し、そのタイミングにおいて時差を有する複数の第１制御信号を出力するタイミングコントローラを、含む。ゲートドライバーは、タイミングコントローラのゲート制御信号に合せて、複数のゲート線にゲート信号を供給する。制御信号シフタからの複数の第１制御信号にそれぞれ対応するように、複数のデータ線が複数のブロックに区分され、データドライバーは、複数の第１制御信号のタイミングに合せて、複数のブロックにデータ信号をそれぞれ印加する。
【００１２】
本発明の第１乃至第３形態による表示装置において、複数の第１制御信号のタイミングにおける時差のうちの少なくとも一つは、その他の時差とは異なることが好ましい。
【発明の効果】
【００１３】
本発明によれば、ゲート線の負荷と画素に形成される寄生キャパシタンス成分とによって、ゲート線に印加されるゲート信号がゲートドライバーから遠くなるほど、遅延したり歪曲して発生するデータ電圧の充電不均衡を解消することができる。特に、反転駆動液晶表示装置では、遅延されたゲート信号によって発生するシェーディングを減少させて、ゲートマスキングの幅を最適化することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付した図面を参考にして、本発明の実施例に対して、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように、詳細に説明する。しかし、本発明は、様々な形態で実現することができ、ここで説明する実施例に限定されない。そして、明細書全体において類似する部分については、同一図面符号を付した。
【００１５】
本発明の実施例によるアクティブマトリックス型表示装置に対して、図面を参照して詳細に説明する。
まず、図１乃至図５を参照して、本発明の第１実施例によるアクティブマトリックス型表示装置について説明する。
【００１６】
図１は、本発明の第１実施例によるアクティブマトリックス型表示装置の概略的な平面図であり、図２は、同一行に形成されている各画素におけるゲート信号を示す図面である。図３は、本発明の第１実施例によるＴＰ信号シフタを示すブロック図であり、図４は、本発明の第１実施例によるＴＰ信号シフタによって生成されたＴＰ信号を示す図面である。図５は、本発明の第１実施例によってデータ線に印加されるデータ信号を示す図面である。
【００１７】
図１に示すように、本発明の第１実施例による表示装置は、表示パネル１００、タイミングコントローラ２００、ゲートドライバー３００、データドライバー４００及びＴＰ信号シフタ５００を含む。表示パネル１００には、横方向にのびている複数のゲート線（Ｃ１〜Ｃｍ）、及び、縦方向にのびている複数のデータ線（Ｒ１〜Ｒｎ）が形成されている。隣接する二つのゲート線及び隣接する二つのデータ線は、画素領域を定義し、画素領域には、ゲート線からのゲート信号に応答してデータ線からのデータ信号を画素１１０に供給するトランジスタ１２０が、形成されている。画素１１０は、データ信号によって充電され画像を表示する。
【００１８】
タイミングコントローラ２００は、外部のグラフィック制御部（図示せず）からフレーム区別信号である垂直同期信号（Ｖｓｙｎｃ信号）、行区別信号である水平同期信号（Ｈｓｙｎｃ信号）及びクロック信号（ＣＬＫ）を受信する。そして、タイミングコントローラ２００は、受信した信号から、ゲート及びデータドライバー３００、４００をそれぞれ駆動するための制御信号及びＴＰ信号を生成し、ゲート及びデータドライバー３００、４００に供給する。
【００１９】
ゲートドライバー３００は、タイミングコントローラ２００からの制御信号によって、トランジスタ１２０をオンにするためのゲート信号を、複数のゲート線（Ｃ１〜Ｃｍ）に順次に印加する。このように、表示パネル１００の左側にあるゲートドライバー３００からゲート線（Ｃ１〜Ｃｍ）にゲート信号を印加する場合、図２に示すように、ゲート線の負荷と画素１１０に形成される寄生キャパシタンス成分とにより、右側に向かうほどゲート信号に遅延及び歪曲が生じ得る。
【００２０】
データドライバー４００は、タイミングコントローラ２００からのトリガーパルス信号（以下、ＴＰ信号と言う）に合せて、データ信号をデータ線（Ｒ１〜Ｒｎ）を通じて画素１１０に印加する。この時、本発明の第１実施例では、データ線（Ｒ１〜Ｒｎ）をｉ個（２≦ｉ≦ｎ）のブロック（Ｂ１〜Ｂｉ）に分けて、各ブロックにＴＰ信号を時差を設けて印加する。このようなブロックは、一つのデータ線からなることができ、複数のデータ線からなることもできる。そして、各ブロックに含まれるデータ線の個数は、同じであるか、互いに異なっても良い。また、各ブロックに印加されるＴＰ信号間の時差は、同一であるか、遅延及び歪曲によって異なったりもするが、ゲート線に発生する遅延及び歪曲を考慮して決定されることが好ましい。
【００２１】
本発明の第１実施例による表示装置には、タイミングコントローラ２００からのＴＰ信号に時差を設けてデータドライブ３００に伝達するためのＴＰ信号シフタ５００がさらに形成されている。前記ＴＰ信号シフタ５００は、タイミングコントローラ２００とデータドライバー４００との間に形成されることができ、またはタイミングコントローラ２００の内部に形成されることもできる。
【００２２】
以下、図３乃至図５を参照して、本発明の第１実施例によるＴＰ信号シフタ５００に対して、詳細に説明する。
図３に示すように、ＴＰ信号シフタ５００は、互いに接続された（ｉ-１）個のシフタ（ＳＨ１〜ＳＨｉ-１）を含み、図４に示すようなＴＰ信号（ＴＰＢ１）を受信する。ＴＰ信号シフタ５００に入力されるＴＰ信号（ＴＰＢ１）は、シフタ（ＳＨ１）によって一定クロックだけシフトされ、シフトされたＴＰ信号（ＴＰＢ２）は、隣接するシフタ（ＳＨ２）に伝達される。同様に、シフタ（ＳＨ２〜ＳＨｉ-１）は、それぞれ直前のシフタ（ＳＨ１〜ＳＨｉ-２）によってシフトされたＴＰ信号（ＴＰＢ２〜ＴＰＢｉ-１）をシフトして、シフトされたＴＰ信号（ＴＰＢ３〜ＴＰＢｉ）を生成する。これにより、ＴＰ信号シフタ５００に入力されるＴＰ信号（ＴＰＢ１）と、各シフタ（ＳＨ１〜ＳＨｉ-１）によってシフトされ出力されるＴＰ信号（ＴＰＢ２〜ＴＰＢｉ）とが、それぞれブロック（Ｂ１〜Ｂｉ）に該当するＴＰ信号となる。この時、各シフタ（ＳＨ１〜ＳＨｉ-１）にシフトされるクロック数は、各ブロック（Ｂ１〜Ｂｉ）に該当するゲート信号の遅延を考慮して決定するのが好ましく、さらに、データ電圧が印加されない空白期間が一定期間以上維持されるように決定するのが望ましい。
【００２３】
このように、ＴＰ信号をシフトしてデータドライバー４００に印加すれば、データ信号は、データ線（Ｄ１〜Ｄｎ）に同時に印加されず、ブロック（Ｂ１〜Ｂｉ）毎に時差を置いて印加される。これにより、図５に示すように、ゲート信号が遅延する分だけ、データ線（Ｒ１、…、Ｒｊ、…、Ｒｎ）に印加されるデータ信号も時差を置いて印加されるため、各画素１１０におけるデータ信号の充電量（ＣＨ１、…、ＣＨｊ、…、ＣＨｎ）がほぼ均等になる。そして、遅延されたゲート信号及び次のラインのデータ信号によって発生するシェーディングも防止され、これにより、シェーディングマージンを減少させて、ゲートマスキングの幅を最適化することができる。
【００２４】
本発明の第１実施例では、シフタによってタイミングコントローラ２００のＴＰ信号をシフトすることで、各ブロックに該当するデータ信号に時差を設けた。ところが、シフタを用いることなく、各ブロック毎に独立的なＴＰ信号をタイミングコントローラ２００が出力することができる。以下、このような実施例について、図６を参照して詳細に説明する。
【００２５】
図６は、本発明の第２実施例による表示装置の概略的な平面図である。図６に示すように、本発明の第２実施例による表示装置は、ＴＰ信号シフタ及びタイミングコントローラ２００を除いて、第１実施例と同様である。第２実施例による表示装置において、タイミングコントローラ２００は、データ線（Ｒ１〜Ｒｎ）の各ブロック（Ｂ１〜Ｂｉ）に該当するＴＰ信号（ＴＰＢ１〜ＴＰＢｉ）を別々に出力する。このため、本発明の第１実施例で説明したＴＰ信号シフタ５００を形成する必要がない。
【００２６】
この時、タイミングコントローラ２００は、ブロック（Ｂ１〜Ｂｉ）毎にＴＰ信号を別々にデータドライバー４００に印加し、データドライバー４００が各ブロック（Ｂ１〜Ｂｉ）のデータ線に接続された画素１１０に該当するデータ信号を出力するようにする。このような各ブロック（Ｂ１〜Ｂｉ）に該当するＴＰ信号（ＴＰＢ１〜ＴＰＢｉ）は、図４で説明したように、ゲート信号が遅延される分だけ時差が設けられるように、タイミングコントローラ２００から出力される。これにより、本発明の第１実施例で説明したように、ゲート信号が遅延される分だけ、データ線に印加されるデータ信号も時差を置いて印加されるため、各画素におけるデータ信号の充電不均衡が解消される。
【００２７】
このような本発明の実施例は、アクティブマトリックス型の全ての表示装置に適用することができる。例えば、液晶表示装置において、データドライバーからデータ線を通じて画素に印加されるデータ電圧を時差を置いて印加すれば良く、各画素に形成される液晶が印加されるデータ電圧に合わせて応答することができる。同様に、有機電界発光表示装置においては、充分な時間の間データ電圧が印加されるので、各画素に形成される有機電界発光素子に充分な電流が供給され、適切な階調が表現できる。
【００２８】
本発明によれば、ゲート線の負荷と、画素に形成される寄生キャパシタンス成分とによって、ゲート線に印加されるゲート信号がゲートドライバーから遠くなるほど、遅延したり歪曲して発生するデータ電圧の充電不均衡を解消することができる。特に、反転駆動液晶表示装置では、遅延されたゲート信号によって発生するシェーディングを減少させて、ゲートマスキングの幅を最適化することができる。
【００２９】
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲は、これに限定されず、特許請求範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も、本発明の権利範囲に属するものである。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施例によるアクティブマトリックス型表示装置の概略的な平面図である。
【図２】同一行に形成されている各画素におけるゲート信号を示す図面である。
【図３】本発明の第１実施例によるＴＰ信号シフタを示すブロック図である。
【図４】本発明の第１実施例によるＴＰ信号シフタによって生成されたＴＰ信号を示す図面である。
【図５】本発明の第１実施例によってデータ線に印加されるデータ信号を示す図面である。
【図６】本発明の第２実施例によるアクティブマトリックス型表示装置の概略的な平面図である。
【図１】
2005534057.tif 000003
【図２】
2005534057.tif 000004
【図３】
2005534057.tif 000005
【図４】
2005534057.tif 000006
【図５】
2005534057.tif 000007
【図６】
2005534057.tif 000008
【国際調査報告】
2005534057.tif 000009
2005534057.tif 000010