(57)【要約】本発明は、双極パルス状電圧特性がターゲット（カソード）に発生されるスパッタプロセスにより、残留ストレス最適化被覆、特に、低引っ張りストレス被覆を形成する方法及び装置に係る。ターゲットに印加される正電圧パルスは、基板のバイアス電圧に置き換わるように調整される。
2005534803.tif 000002
【特許請求の範囲】
【請求項１】
双極パルス状電圧特性がターゲット（カソード）に発生されるスパッタプロセスにより、残留ストレス最適化被覆、特に、低引っ張りストレス被覆を形成する方法において、上記ターゲットに印加される正電圧パルスを、基板のバイアス電圧に置き換わるように調整するステップを備えることを特徴とする方法。
【請求項２】
上記正電圧パルスは、負の基本的信号形状にパルス状正電圧信号を重畳することにより発生され、前記パルス状正電圧信号の周波数、信号形状、振幅等を調整できることを特徴とする請求項１に記載の方法。
【請求項３】
上記正電圧パルスは、３０から２０００Ｖ、特に、４０から１８００Ｖ、好ましくは、５０から１０００Ｖの振幅を有することを特徴とする請求項１又は２に記載の方法。
【請求項４】
上記正電圧パルスは、パルス巾が１から２０μｓであることを特徴とする請求項１から３のいずれかに記載の方法。
【請求項５】
上記正電圧パルスは、１５から４５０ｋＨｚの周波数で印加されることを特徴とする請求項１から４のいずれかに記載の方法。
【請求項６】
好ましくは請求項１から５のいずれかに記載の方法により、被覆、特に、残留ストレス最適化被覆を形成するためのスパッタ被覆装置において、ターゲットにおけるパルス状正電圧信号を調整することができ且つ基板のバイアス電圧に置き換わるに充分なほど強力である電圧供給装置を備えることを特徴とするスパッタ被覆装置。
【請求項７】
上記ターゲットに電圧を発生するために、負の基本的信号形状及び正電圧信号の両方を発生する信号発生器が設けられたことを特徴とする請求項６に記載のスパッタ被覆装置。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、スパッタ被覆プロセスのための方法及び装置に係り、より詳細には、残留ストレス最適化被覆を形成することのできる方法及び装置に係る。
【０００２】
従来技術では、真空システム内でプラズマを点火し、プラズマ内のイオンを、適当な電位差の印加により、被覆材料を含むターゲットに向けて加速し、前記イオンで前記ターゲットから材料を取り出して、その材料を、被覆されるべき基板に堆積することのできるスパッタプロセスにより基板に被覆を形成する方法が説明されている。ターゲットに印加しなければならない電位差は、直流電圧又はパルス電圧のいずれかを印加することで発生できる。パルス動作の場合には、高周波レンジ（高周波ＲＦ）までまっすぐに延びる周波数を選択することができる。しかしながら、もし可能であれば、ターゲット又はスパッタカソードは、通常、負の電位に常時保持されるか、或いは双極パルス動作の場合には、正のパルスレンジにあるときに非常に低い正の電位のみに保持される。というのは、正のパルスは、プラズマから電荷キャリア（電子）を引き出すので不都合だからである。しかし、あるケースにおいて、例えば、誘電体材料のスパッタリング中に、ターゲットに絶縁層が形成されて被覆装置の容量特性を損なう場合には、これが上述した僅かな程度で必要になる。このようなケースでは、電圧曲線が正の電位レンジへ更に振れることを許すか、又は低い正の電圧を印加して、ターゲットの放電を行なわせ、従って、絶縁層に蓄積した電荷に対抗することが必要となる。しかしながら、スパッタカソード又はターゲットにおける正電位の上述した逆効果を考慮して、正の電位は、従来技術では、非常に低く保持されるか、又はもし可能であれば、回避されていた。
【０００３】
残留ストレスをできるだけなくした被覆を形成するために、従来技術では、被覆プロセス中に基板にバイアス電圧を印加することも説明されている。このバイアス電圧も、同様に、単極性又は双極性のパルス電圧でよい。基板にバイアス電圧を印加すると、基板に形成されつつある被覆にイオンの衝撃を受けさせるか、又は双極動作の場合には、イオン及び電子の衝撃を受けさせることになる。基板にかかるバイアス電圧で加速されたイオン又はイオン及び電子で基板にこのように衝撃を受けさせると、膜の極微構造に選択的に影響することにより被覆の堆積中に蓄積されることのある残留ストレスが減少される。しかしながら、この解決策の欠点は、イオン又はイオン及び電子の衝撃を受ける結果として基板が高い温度になることである。又、基板用の電圧ソースが必要となるために、被覆プロセスがより複雑になる。バイアス電圧にパルス動作が使用される場合には、付加的なシステムが必要となり、例えば、信号発生器や、フィルタや、又はパルスバイアス電圧がカソード電圧と同期して動作される場合には同期部品も必要となる。更に別の欠点として、基板のバイアス電圧を伴うスパッタプロセスは、例えば、熱作用のためにプロセス中にバイアス電圧が変化することがあり、又、バイアス電圧の結果として基板に例えばフラッシュオーバーが生じることが考えられるので、取り扱いがより困難である。
【０００４】
そこで、本発明の目的は、スパッタプロセスで基板を被覆する方法及び装置であって、上述した欠点を緩和又は回避することのできる方法及び装置を提供することである。特定の目的は、例えば、回転する基板バスケットや他のキャリア内に基板が存在する場合のように、バイアス電圧の印加が困難な条件のもとでのみ可能であるか又は全く行なえないような基板に、膜特性及び残留ストレス最適化膜を形成できるようにすることである。膜のストレス最適化に関する限り、目的は、膜内の特に不都合な残留引っ張りストレスを大巾に減少又は防止し、或いはそれらを圧縮ストレスへと逆転することである。更に、この方法及び装置は、設計が簡単で、且つ操作が容易で、即ち経済的であることが意図される。
【０００５】
この目的は、請求項１の特徴を有する方法、及び請求項６の特徴を有する装置により確立される。本発明の有用な実施形態は、従属請求項の要旨を構成する。
【０００６】
上述した問題に対する特に簡単な解決策は、主として、前記欠点に関連した基板バイアス電圧を完全に省略し、それに代わって、従来技術において欠点であると考えられていた初期の発見に基づいて、基板のバイアス電圧に置き換わるように、正のターゲット電圧パルスを調整することより成る。ターゲットに印加される正電位パルスが適当に調整される場合には、イオン、例えば、アルゴンが不活性ガスとして使用される場合には正に荷電されたアルゴンイオンを、基板に向けて加速することができる。その作用は、基板バイアス電圧を印加することにより得られたものと同じであり、この場合も同様に、基板におけるプラズマからイオンが加速される結果として、膜の極微構造に作用して負の引っ張り残留ストレスが減少される。本発明の方法の付加的な効果は、スパッターリフロー作用も得られることである。イオンに対する正の加速電圧を、スパッタスレッシュホールドを越えて上昇した場合には、被覆の膜に最初緩く結合されていただけの原子を膜から後方へ流すことができ、これは、アスペクト比の高い構造の被覆における側壁カバレージにとって重要である。
【０００７】
基板バイアス電圧とは対照的に、正のパルス電圧をターゲットに印加すると、イオンによる基板のパルス状衝撃しか生じず、イオン又はイオン及び電子による連続的な衝撃は生じない。このようにして、基板に対する熱ストレスが最小にされる。更に、バイアス電圧を印加することが困難であるか又は不可能である基板の場合にも、膜の極微構造に選択的に作用させることができる。基板バイアス電圧を、ターゲットに印加する正の電圧パルスに置き換えることの別の効果は、基板のバイアス電圧のための付加的な電圧ソースを設ける必要がないので、被覆装置を装備して運転するコストが節減されることである。
【０００８】
この点について、スパッタカソード（ターゲット）における電圧信号に対する負の基本的信号形状と、本発明の方法に対する正の電圧信号との両方を、ターゲットにおける信号発生器により発生するのが有用である。この構成は、スパッタ被覆装置を簡単化すると共に、その運転をあまり複雑でないものにする。
【０００９】
しかしながら、ターゲットにおける正のパルス電圧信号の周波数、信号形状、振幅等をできるだけ自由に調整できるように、負の基本的信号形状を正のパルス電圧信号に重畳することによりスパッタカソード（ターゲット）において電圧信号を発生するのが好ましい。
【００１０】
本発明の方法により種々の膜を製造する場合、正の電圧パルスの振幅を、３０から２０００Ｖ、特に、４０から１８００Ｖ、好ましくは、５０から１０００Ｖの範囲で選択し、及び／又は正の電圧パルスのパルス巾を、１から２０μｓの範囲で選択するのが特に有益であると分かった。又、周波数を１５から４５０ｋＨｚの範囲で選択するのが有用であることも分かった。
【００１１】
本発明の更に別の効果、特性及び特徴は、比較例の以下の詳細な説明及び添付図面から明らかとなろう。
【００１２】
この比較例では、堆積中に基板にＲＦバイアス電圧を印加することにより得られるＮｉＶ膜における残留ストレスに対する作用を、本発明の方法により異なる正電圧パルスで堆積されたＮｉＶ膜における残留ストレスの発生と比較した。図１は、本発明の方法に使用される典型的な信号形状を示す。負の電位をもつ半波に加えて、各サイクルは、正のターゲット電位をもつ半波も含む。
【００１３】
一方では従来技術の方法により（図２）、他方では本発明の方法により（図３）堆積されたＮｉＶ膜内の残留ストレスを比較すると、基板バイアス電圧の場合と同じ作用を本発明の方法で得られることが明らかである。
【００１４】
図２に残留ストレスがＲＦバイアス電力に対してプロットされたＮｉＶ膜は、双極パルス状ＲＦバイアス電圧が印加された加熱された基板上に堆積されたものである。スパッタリング電力が９ｋＷで、アルゴン流量が約４８ｓｃｃｍである日常のＤＣスパッタリングプロセスにより、膜厚が約３５００ÅのＮｉＶ膜が、ｋＷ電力当たり約１５．６Å／ｓのスパッタリング率で堆積された。図２において明らかなように、ＮｉＶ膜の残留ストレスは、ＲＦバイアス電力の増加と共に減少し、やがて、残留ストレスは、引っ張りから若干の圧縮へと逆転する。
【００１５】
本発明の方法により形成されたＮｉＶ膜でもこの明確な作用が同様に発生され、これは、バイアス電圧を使用せずに、本発明により、ターゲットに双極パルス（図１を参照）を印加することにより与えられる。その他のパラメータは、不変に保たれる。図３において明らかなように、ＮｉＶ膜の残留引っ張りストレスは、正の電圧パルスの正電位が増加するにつれて、減少するか又は逆転して圧縮性になることもある。対照的に、正のパルス部分を伴わずに堆積されたＮｉＶ膜では、残留ストレスの顕著な変化は登録されず、負のパルス電圧を−９００Ｖから約−１６００Ｖへ変化しても登録されなかった。
【図面の簡単な説明】
【００１６】
【図１】典型的なターゲット電位プロフィールを示す。
【図２】高周波バイアス電圧で堆積された膜における残留ストレスの減少及び抵抗率の増加を示す。
【図３】本発明の方法で堆積された膜における残留ストレスの減少或いは逆転を示す。
【図１】
2005534803.tif 000003
【図２】
2005534803.tif 000004
【図３】
2005534803.tif 000005
【国際調査報告】
2005534803.tif 000006
2005534803.tif 000007
2005534803.tif 000008
2005534803.tif 000009
2005534803.tif 000010
2005534803.tif 000011