(57)【要約】印加されたデジタル入力信号に応答して故障が無い場合の出力と既知の故障回路出力の差異を表示する、例えば性能指数などの基準の決定を特徴とするアナログまたは混合信号回路の試験用デジタル試験信号を最適化する方法。デジタル入力信号が変化すると、新しい入力信号に対する故障の無い回路と既知の故障回路について別の性能指数を算出する。これが多数回繰り返され、デジタル入力信号はそのたびに変化する。決定された性能指数に基づいて最適試験信号を選択する。
2005530161.tif 000002
【特許請求の範囲】
【請求項１】
入力デジタル試験信号を最適化することを特徴とするアナログ回路又は混合信号回路のデジタル試験の改良方法。
【請求項２】
最適化の工程が、複数個の異なるデジタル入力を、無欠陥回路及び欠陥回路に、好ましくは、前記両回路のソフトウエアベースのシミュレーションに印加し、各入力に対する無欠陥回路及び欠陥回路の対応出力を監視し、各入力に対する無欠陥回路及び欠陥回路からの出力を、最適化手順の一部として、改良された試験入力の選択に使用することからなる請求項１記載の方法。
【請求項３】
デジタル入力信号に応答する無欠陥回路の出力と、同じく欠陥回路の出力との間の差を示す指標（例えば、性能指数）を、各入力について測定し、測定した指標に基づき全ての入力デジタル信号についての改良された入力試験信号を選択することからなる請求項２記載の方法。
【請求項４】
複数個のデジタル入力信号を印加する工程が、初期信号を印加し、次にこれを所定の基準に従って変化させることを含む請求項２又は３記載の方法。
【請求項５】
初期の入力デジタル信号を変化させる工程が、その信号の１つ又はそれ以上の個別のパルス長さを変化させることを含む請求項４記載の方法。
【請求項６】
個々のパルス長を、予め定義された基準によって又はランダムに選択できる量で、漸増する又は漸減する量で、もしくは同じ量で変化させる請求項５記載の方法。
【請求項７】
全てのパルス長を、次々と同じ量で交互に変化させる請求項６記載の方法。
【請求項８】
パルス長が変化させられる量の大きさを変化させる工程と、この変化させる工程を繰り返す工程をさらに包含する請求項７記載の方法。
【請求項９】
入力デジタル信号を変化させる工程が、パターンシフト関数のような所定の関数を入力シーケンスに適用することを包含し、その関数が、事実上、全てのパルスを一挙に入力パターンに修正する請求項４〜８の何れかに記載の方法。
【請求項１０】
それぞれの初期入力について局地的最適点を見出すための予め決められた基準に従って、各々が変化させられる一連の初期デジタル入力を印加することを包含する請求項２〜９の何れかに記載の方法。
【請求項１１】
全ての局地的最適点を比較して最適信号を選択することを包含する請求項１０記載の方法。
【請求項１２】
無故障回路及び既知の故障回路のそれぞれに使用される出力信号が、アナログ出力である請求項２〜１１の何れかに記載の方法。
【請求項１３】
出力の大きな差異による支配を防止するために、最適入力信号を選択する以前に、アナログ出力信号が処理される請求項１２記載の方法。
【請求項１４】
アナログ出力信号の処理に、入力の正及び負の極値に対して、２つの所定値で飽和する出力を持った関数を使用する請求項１３記載の方法。
【請求項１５】
前記の関数が、シグモイド方程式又はロジスティック方程式に基づく非線形スクァシ関数を採用したシグマ関数であり、好ましくは、双曲正接関数である請求項１４記載の方法。
【請求項１６】
無故障回路及び故障回路からのデジタル出力を使用して最適デジタル入力信号を決定する請求項１〜１１の何れかに記載の方法。
【請求項１７】
一連の故障識別基準に従って検知可能な予め定義された一連の故障比率で規定される故障検知比を使用して、最適回路を決定する先行請求項の何れかに記載の方法。
【請求項１８】
性能指数が、無故障回路のデジタル出力応答と故障回路の出力応答との間のハミング距離である請求項３〜１７の何れかに記載の方法。
【請求項１９】
性能指数が、ハミング距離の関数であるか、ハミング距離に比例する請求項１８記載の方法。
【請求項２０】
見込まれるデジタルシーケンスについて予め決められたグループを全体評価することで、一つ又はそれ以上の良好な初期（初動）デジタル入力シーケンスを見つけ出す先行請求項の何れかに記載の方法。
【請求項２１】
既知の故障に基づく入力信号を最適化するのではなく、機能仕様の価値変化考慮して信号を最適化する請求項２〜２０の何れかに記載の方法。
【請求項２２】
デジタル試験信号を最適化する工程が、例えば、山登りアルゴリズム、遺伝的アルゴリズム又はこれらの修正版などの如き最適化アルゴリズムを用いて実行される先行請求項の何れかに記載の方法。
【請求項２３】
請求項１〜２２の何れかに記載の方法により生成されるアナログ回路又は混合信号回路を試験するためのデジタル試験信号又はそのコピー。
【請求項２４】
入力デジタル試験信号を最適化する手段を、好ましくは、山登りアルゴリズム、遺伝的アルゴリズム又はこれらの修正版などのような最適化アルゴリズムが利用される最適化手段を備えてなるアナログ回路又は混合信号回路の改良されたデジタル試験システム。
【請求項２５】
前記の最適化手段が、無故障回路及び故障回路に、好ましくはソフトウエアベースのこれら回路のシミュレーションに、複数のデジタル入力を印加する手段と、各入力に対する無故障回路及び故障回路からの対応出力を監視する手段と、最適化手順の一部として改良された入力試験信号を選択する手段とを備えた請求項２４記載のシステム。
【請求項２６】
デジタル入力信号に応答する無故障回路及び既知の故障回路の出力の違いを示す尺度、例えば、性能指数を測定する手段を備え、各入力デジタル信号について測定された尺度に基づいて、入力試験信号を選択する手段が操作される請求項２５記載のシステム。
【請求項２７】
複数のデジタル入力を印加する手段が、初期信号を印加した後の信号を予め決められた基準に従って変化させて印加できる請求項２４〜２６の何れかに記載のシステム。
【請求項２８】
複数のデジタル入力を印加する手段が、初期入力デジタル信号の１つまたはそれ以上のパルス長を変化させることで入力デジタル信号を変化させることができる請求項２７に記載のシステム。
【請求項２９】
複数のデジタル入力を印加する手段が、パルス長を予め定義された基準によって又はランダムに選択できる量で、漸増する又は漸減する量で、もしくは同じ量で変化させることができる請求項２８記載のシステム。
【請求項３０】
複数のデジタル入力を印加する手段が、入力デジタル信号の周波数を変化させることができる請求項２４〜２９の何れかに記載のシステム。
【請求項３１】
出力を監視する手段が、無故障回路及び故障回路からのアナログ出力を監視できる請求項２４〜３０の何れかに記載のシステム。
【請求項３２】
出力を監視する手段が、無故障回路及び故障回路からのデジタル出力を監視できる請求項２４〜３１の何れかに記載のシステム。
【請求項３３】
複数の異なる故障回路のそれぞれについて性能指数を測定し、これら全てを統合して混成性能指数を測定する手段をさらに備えた請求項２４〜３２の何れかに記載のシステム。
【請求項３４】
デジタル入力信号を最適化するように構成されたアナログ回路又は混合信号回路の改良されたデジタル試験システム。
【請求項３５】
請求項２３に記載された最適化試験信号を供試回路に印加する工程と、供試回路からの出力を無故障回路からの予想出力に比較する工程と、その比較結果に基づいて故障を見分ける工程を包含するデジタル信号を使用してアナログ回路及び／又は混合信号回路を試験する方法。
【請求項３６】
供試回路からの出力と予想出力とが共にアナログである請求項３５記載の方法。
【請求項３７】
供試回路の出力をデジタル化する工程をさらに含み、前記の比較工程がデジタル化された出力を比較する請求項３６記載の方法。
【請求項３８】
無故障回路の予想出力が、最適化入力試験信号の許容差領域を含んでいる請求項３５〜３７の何れかに記載の方法。
【請求項３９】
最適化デジタル試験信号について１つ又はそれ以上の既知故障の出力を記憶する工程と、記憶された出力を供試回路からの出力と比較する工程を更に包含する請求項３５〜３８の何れかに記載の方法。
【請求項４０】
１つ又はそれ以上の既知故障について記憶された出力が、最適化入力試験信号の許容差領域を含んでいる請求項３９に記載の方法。
【請求項４１】
回路の利得を試験する場合、デジタル試験信号が最適化オフセット電圧及び／又は振幅を備えている請求項３５〜４０の何れかに記載の方法。
【請求項４２】
供試回路に請求項２３に規定した最適化試験信号を印加する手段と、供試回路からの出力を良好な回路から予想される出力と比較する手段と、この比較手段からの出力に基づいて故障を見分ける手段を備えたデジタル信号を使用してアナログ及び／又は混合信号回路を試験するシステム。
【請求項４３】
供試回路からの出力がアナログである請求項４２記載のシステム。
【請求項４４】
供試回路からの出力をデジタル化する手段を含み、前記の比較手段がデジタル化された出力を比較できる請求項４３記載のシステム。
【請求項４５】
複数の異なる電子関数またはサブシステムを刺激するために単一デジタル信号発信機が設けられている請求項４２〜４４の何れかに記載のシステム。
【請求項４６】
故障判定手段が、複数の異なる電子関数またはサブシステムのそれぞれからの出力信号を分析できる単一の検知器を備えた請求項４５記載のシステム。
【請求項４７】
データ記憶媒体またはコンピュータ可読媒体で提供され、デジタル試験信号を最適化するためのコードまたは命令を備えているデジタル信号を使用してアナログ回路又は混合信号回路を試験するためのコンピュータプログラム。
【請求項４８】
無故障回路及び故障回路に、好ましくは、ソフトウエアベースのこれら回路のシミュレーションに、複数の異なるデジタル入力を印加するためのコード又は命令を備え、各入力に対応する無故障回路及び故障回路からの出力を監視し、各入力ごとに生成された出力を用いて最適デジタル入力を選択する請求項４７記載のコンピュータプログラム。
【請求項４９】
各デジタル入力信号について無故障回路からの出力と故障回路からの出力との差を示す尺度、例えば、性能指数を測定し、各デジタル入力信号について測定された尺度に基づいて最適化入力デジタル信号を選択するコード又は命令を備えた請求項４８に記載のコンピュータプログラム。
【請求項５０】
無故障回路及び故障回路の出力応答をモデル化するためのコード又は命令を備える請求項４７〜４９の何れかに記載のコンピュータプログラム。
【請求項５１】
デジタル信号を用いるアナログ又は混合信号回路の試験方法で使用されるコンピュータプログラムであって、好ましくは、データ媒体またはコンピュータ可読媒体上に設けられ；請求項１〜２２に記載された方法を用いて決定した試験信号を試験中の回路に印加するためのコードまたは命令を備え；試験中の回路出力を良好回路の予想出力と比較し；比較手段から得た出力に基づいて故障の有無を決定するコンピュータプログラム。
【請求項５２】
例えば、既知の故障を有する回路に関する性能指数などの基準を記憶し；試験中の回路の基準を既知の故障回路の基準と比較するためのコードまたは命令を備える請求項５１に記載のコンピュータプログラム。
【請求項５３】
請求項１〜２２または請求項２３に記載された方法を使用して決定した最適化デジタル試験信号を生成する手段と；試験中のアナログ又は混合信号回路にデジタル試験信号を印加する手段と；局地的に記憶または生成される、例えば、無故障回路又は既知の故障回路などの既知回路の予想出力を試験中の回路出力と比較する手段と；比較手段から得た出力に基づいて故障を決定する手段を含む試験システム。
【請求項５４】
試験中の回路と同じチップに設けられる請求項５３に記載の試験システム。
【請求項５５】
請求項１〜２２の何れかに記載の方法を使用して決定した最適化デジタル試験信号を生成するための手段と；試験中のアナログ又は混合信号回路にデジタル試験信号を印加する手段と；局地的に記憶または生成される良好回路の予想出力を試験中の回路出力と比較する手段と；比較手段から得た出力に基づいて故障を決定する手段とを備える試験システムを含む、例えば移動電話などの電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号及び混合信号（アナログおよびデジタル）の回路又はシステムを試験するためのデジタル試験システム及び試験方法に関する。
【背景技術】
【０００２】
回路試験は、高品質で信頼性の高い電子製品を製造するためには、欠かせないステップである。電子製品の価格は、試験に費やされる時間と費用に左右される。なかでも、アナログ回路をデジタル回路が混在する、所謂、混合信号回路を試験するには、特に時間と費用が掛かる。事実、将来的に最も困難なものの１つは混合信号集積回路を検査するための自動試験装置の開発であると、1999年に半導体工業会（SIA: Semiconductor Industry Association）が発行した“半導体に関する国際技術ロードマップ（International technology roadmap for semiconductors）”に報告されている。
【０００３】
アナログ信号は、時間と振幅の両方の関数として連続的であるので、試験中に処理される情報量は、潜在的に極めて多い。デジタルシステムと違って、アナログ出力信号が実際に不良をしているかどうかは曖昧である。この識別が不能であることは、最も単純なアナログ回路でさえ、その機能性と複雑性が増すことでさらに悪化し、特に、入力信号が複雑性または継続時間に限定されると、その傾向が著しい。さらに、出力信号がアナログであるため、完全に“正確な”回路にも理想的な性能は存在しない。その代わり、全ての評価は、各コンポーネントが許容誤差を持つという概念に基づいていなければならず、このために、たとえ障害の無い条件下でも、システム挙動が変動することになる。こうした事柄の全てが、アナログ回路の試験を困難なものにしている。
【０００４】
混合信号回路の試験に伴う問題の１つは、アナログ試験器とデジタル試験器とが必要なことである。過去数年にわたって、混合信号システムについての試験法を単一化する幾つかの提案がなされてきた。こうした提案には、電源の監視、アナログ回路のデジタル模型作成及びデジタル試験信号の利用が含まれる。デジタル試験信号の利用については、例えば、ステップ応答テストなど多くの技術が提唱されている。ステップ応答テストは、ソーダーズ他（Souders et al）が1987年6月に発表した“個別ステップ応答データによる正確な周波数応答判断（Accurate frequency response determinations from discrete step response data）”に記載されている（IEEE-Trasn, on Instrumentation and Measurement, Vol. IM-36, No.2, pp.433-9参照）。相補型信号セットを利用するテストは、アナログ回路をデジタルで試験するための別の提案である。このテスト法は、エッカーサル他（Eckersall et al）が1992年に発表した“相補型信号を用いたアナログ回路試験（Testing an analogue circuit using a complementary signal set）”に記載されている（IEE Colloquium on “Testing mixed signal circuits”, Digest NO. 1992/118, pp.5/1-5/6参照）。別の選択肢には、擬似ランダムテストがある。この例としては、1992年8月にアルクタイリ他（Al-Qutayri et al）が発表した“アナログマクロスのゴー／ノーゴー試験(Go/No go testing of analogue macros)”（IEE Proc. Circuits, Devices and Systems, Vol.139, No.4, pp.534-540参照）、1997年10月にパン他（Pan et al）が発表した“混合信号回路の擬似乱数検査(Pseudorandom testing for mixed-signal circuits)”（IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, Vol.18, No.10, oo.1173-1185参照）、2000年にバリヤム他（Variyam et al）が発表した“過渡応答サンプリングを使用するアナログ回路のデジタル互換性BIST(Digital-compatible BIST for analog circuits using transient response sampling)”（IEEE、Design ＆ Test of Computers, pp.106-115, July-Sep.2000参照）などが挙げられる。
【０００５】
混合信号システムを検査するための既存のデジタル的手法は、ある程度の成果しかあげられていない。それでも、デジタル信号を使って混合信号回路を検査することには、利点があるがために、混合信号を検査するデジタル的手法の研究は、精力的にかつ継続的な行われている。しかし、幅広い研究にも拘わらず、デジタル信号を使ってのアナログ回路及び／又は混合信号回路の検査方法について、満足できる手法は未だ見付かっていない。
【発明の開示】
【０００６】
本発明の目的は、アナログ回路及び混合信号回路をデジタル検査するための改良された方法およびシステムを提供することにある。
【０００７】
本発明は、アナログ回路及び混合信号回路を検査するためにこれに作用させるデジタル信号の特異性が、検査を成功裏に導く鍵であるとの認識に基づいている。従って、欠陥を迅速かつ正確に検知するために、試験信号を回路毎に注意深く最適化する必要がある。ひとたび最適化試験信号が得られたら、試験アプリケーションモードでは極めて単純な設定が使用でき、そのモードで実際の回路を検査する。製造過程にある回路の実時間試験の自動化も、目論まれている。
【０００８】
本発明の第1の実施態様によれば、適当な最適化アルゴリズムを使用してアナログ回路又は混合信号回路を試験するためのデジタル試験信号を最適化する方法が提供される。最適化プロセスの目的は、製造過程で起る欠陥の全て又は少なくとも大部分を正確に識別するために、試験方法で使用する最適デジタル信号を特定又は設計することである。この最適化方法は、好ましくは、ソフトウェアベースのシミュレーションの欠陥回路と無欠陥回路に、異なるデジタル入力を多数作用させ；各入力について、無欠陥回路及び欠陥回路についてそれぞれの入力に対応する出力を監視し；この出力を使用して改良された試験入力を特定することを反復的に繰り返し、これによって最適入力を特定することからなる。この最適化方法は、デジタル入力信号に対して無欠陥回路と既知の欠陥回路とがそれぞれ応答する出力間の電位差を指示する尺度、例えば、性能指数を測定し；入力デジタル信号を変化させ；変化させた入力信号に応答する出力を利用して、上記した尺度、例えば、性能指数を測定し；測定した性能指数に基づいて改良された試験信号を選択することをさらに含むことができる。
【０００９】
この方法は、無欠陥回路および欠陥回路のコンピュータベースシミュレーションを利用して実行される。好ましくは、選択した入力信号は、最大の性能指数を有する。信号を多数回にわたって繰り返し変化させることで、初期試験信号の最良のバラツキを決定することが好ましい。信号は、予め決められた基準に従って好ましくは変化させる。例えば、性能指数を最大化するなどして適切に選択することで、既知の欠陥を持つ回路を特定するための最適なデジタル試験信号が見出すことが。
【００１０】
この方法は、一連の初期入力デジタル試験信号をテストすることを包含して差し支えなく、各試験信号は、ローカル最適信号を見つけるために、上述したように変化させられる。そして、この方法はさらに、全てのローカル最適信号と、これに対応する性能指数とを比較し、最良の性能指数を備える信号を選択することを包含しても差し支えない。
【００１１】
性能指数は、無欠陥回路及び既知の欠陥回路のそれぞれについてのナログ出力を利用して、測定することができる。アナログ応答を使用する利点は、アナログ応答が試験信号の検索を最適値に導くことである。アナログ応答から得られる性能指数は、実際の試験モードで使用されるデジタル性能指数の改良に関する情報を含む。さらなる利点は、アナログ性能指数が、ノイズの影響を受けないか、極めて僅かしかノイズに応答しないことである。性能指数を決定する前に、アナログ信号は出力に大差が現れることの影響を除くために、処理される。この処理により、ひとたび２つのアナログ信号を識別するのに充分なほど、２つの信号の振幅の差大きくなれば、その振幅差の瞬間値をさらに増大させるような最適化手段が回避できる。このことの実現は、入力の負及び正の極値について、予め決められた２つ数値（通常、−１と＋１）で飽和させる出力を持つ関数を、信号に適用することによって達成される。これらの飽和領域間において、関数は単調に増加するので、一価関数である。適当な関数としては、例えば、シグモイド方程式又はロジスティック方程式に基づく非線形スクァシ関数を採用するシグモイド関数が挙げられる。より具体的には、双曲線正接関数（tanh）が使用できる。
【００１２】
上記した処理に代えて、あるいはその処理に加えて、デバイス・トレランス（装置の許容差）に起因する出力の許容変動を考慮してアナログ信号を処理することもできる。
【００１３】
供試回路（CUT）からのデジタル出力を使用して性能指数を決定することもできる。
【００１４】
性能指数は故障検知比であっても良く、この故障検知比は、欠陥識別基準に従って実際に検知された一連の定義済み欠陥（故障）の比率として定義される。単一性ある故障検知比は、最適化プロセスの究極目標である。性能指数は、無欠陥回路のデジタル出力応答と欠陥回路のデジタル出力応答との間のハミング距離とすることもできる。この場合、性能指数はハミング距離に比例し、ハミング距離の関数となる。性能指数はまた、上記した全て又はその一部を複合させたものであって差し支えない。
【００１５】
本発明による方法は、種類が異なる複数の故障回路の各々について、無欠陥回路からの出力応答と、モデルの欠陥回路からのそれとの間の電位差で表示される複数の性能指数を測定し、測定された個々の性能指数を用いて複合性能指数を測定することを更に包含しても差し支えない。この場合、複合性能指数は、CUT内の故障（欠陥）を検知すべくCUTに印加させた試験信号の欠陥検知能力を示す。モデルの欠陥回路には、単一の又は多数のコンポーネント／パラメータに欠陥を持つ回路が含まれ、このことは、有利な点の1つである。この手法を実際に最適化するには、任意の回路について最も一般的な故障又は組み合わせが予想される故障を選択する必要がある。
【００１６】
入力デジタル信号を変化させるプロセスは、印加デジタル入力信号における１つ又は複数の個別パルスの長さを変化させることを含む。個別パルスの長さは、同量で、もしくは徐々に増加又は減少する量で変化させることができれば、異なる量で変化させることもでき、この異なる量は、不規則に又は所定の基準で選択することができる。全てのパルスの長さ（持続時間）は、１つずつ等量で順々に変化させることができ、1つのパルス長さが変化するたびに、性能指数が測定される。このプロセスの完了後でも、改良された性能指数を持つシーケンスが測定されない場合は、パルス長さが変化する量の大きさを変化させて、これを繰り返す工程をさらに含む。
【００１７】
付加的あるいは代替的に、入力デジタル信号を変化させる工程は、事実上、直ちに入力パターンの全パルスを同時に修正する関数であるパターンシフト関数などの所定の関数を入力シーケンスに適用するステップを含んでも構わない。所定の関数を入力シーケンスに適用するステップは、個別パルスの長さを変更することによって改良シーケンスを見つけた後に実行することができる。
【００１８】
付加的あるいは代替的に、限界長さ（ビット数、各ビットは所定の持続時間）の全ての可能シーケンスに関する性能指数の全数評価を使用して優良な初期シーケンスまたは始動シーケンスを見つけても構わない。これを達成するために、変化プロセスは、入力信号の周波数を変えるステップを含むことができ、周波数は信号の持続時間の逆数によって定義される。所定の量によりCUTの帯域に亘って周波数を増分式に変化させても構わない。個々の周波数、個々の長さ、個々の可能シーケンスにつき、性能指数が決定される。最高の性能指数を備えた信号が選択され、望ましくは、初期の入力信号として使用される。これにより、始動シーケンスの大まかな検索を終了できる。ランダム始動シーケンスを取り入れても構わない。
【００１９】
付加的あるいは代替的に、本発明を実施する方法はCUTの関数性能を決定するのに使用できる。これを行うには、既知の故障に基づいて入力信号を最適化するのではなく、機能仕様の数値における変化を考慮して信号を最適化する。これには、CUT規格における偏差をコンポーネント数値における対応偏差に変換することが含まれよう。これにより、故障の存在が検知可能になるだけでなく、CUT規格の1つまたは多くの偏差を検知することが可能になる。
【００２０】
本発明の別の実施態様によれば、本発明の第1実施態様による方法で得られるアナログ又は混合信号回路を試験するためのデジタル試験信号またはそのコピーが提供される。
【００２１】
本発明の更に別の実施態様によれば、デジタル信号を使用したアナログ及び／又は混合信号回路を試験するための方法が提供される。この方法は、本発明の第1実施態様の方法を使用して決定した最適化試験信号をCUTに印加し、CUT出力を良回路の予想出力と比較し、比較ステップの結果に基づいて故障を決定することから成る。出力が許容差領域内で、実質的に同等な場合、CUTは無故障と表示される。出力が許容差領域外で、異なる場合、CUTは故障と表示される。
【００２２】
CUTの出力をアナログとすることもできる。この方法は、CUTの出力をデジタル化するステップを更に含み、比較ステップはデジタル化された出力を比較するステップを含んでも構わない。CUT出力のデジタル化は、１つまたは複数の量子化レベルを含むことができる。
【００２３】
本発明の方法は、最適化入力試験信号のために許容差領域にある無故障CUTの出力を記録し、記録した出力をCUTの実際の出力と比較するステップを更に含んでも構わない。記録した出力と実際の出力をデジタル化することもできる。記録したデジタル出力と実際のデジタル出力の比較ステップは、両者のハミング距離を算出するステップを含んでも構わない。
【００２４】
本発明による方法は、最適化デジタル試験信号のために１つまたは複数の既知の故障出力を記録し、この出力を試験中の回路の出力と比較するステップを更に含み、マッチングがある場合、故障が存在することを表示するだけでなく、故障の内容を表示できる可能性もある。好ましくは、１つ又は複数の既知の故障について記録される出力は、印加される最適化入力試験信号の許容差領域を含む。これにより、１個の故障コンポーネントを有する故障回路と、許容差によるその他のコンポーネント値の変動を有する故障回路とを識別することができる。
【００２５】
回路のゲインを試験する場合、本発明の方法は、デジタル試験信号の入力オフセット電圧及び／又は振幅を修正するステップを更に含んでも構わない。好ましくは、これは出力閾値と関連して実行される。
【００２６】
本発明の別の実施態様によれば、デジタル信号を用いてアナログ又は混合信号回路を試験するためデジタル試験信号を最適化するシステムが提供され、前記システムは、入力デジタル信号に対する無故障と故障アナログ又は混合信号回路の応答の違いを表示する性能指数を決定する手段と；入力デジタル信号を変化させる手段と；変化させた入力信号の性能指数を決定する手段と；決定した性能指数に基づいて最適試験信号を選択する手段とから成る。好ましくは、選択手段は、最大性能指数を有する入力信号を決定し、選択するように動作する。好ましくは、変化手段は、入力信号を多数回に亘って変化させることにより、各々が始動入力に由来する信号領域を試すように動作する。好ましくは、入力信号を所定の基準に従って変化させる。
【００２７】
性能指数を決定する手段は、CUTからのアナログ出力を使用するように動作しても構わない。あるいは、性能指数を決定する手段は、CUTからのデジタル出力を使用するように動作しても構わない。
【００２８】
本発明のシステムは、多数の異なる故障回路の各々について性能指数を決定し、それら全てを組合せた混合性能指数を決定する手段を更に含むことができる。
【００２９】
入力信号を変化させる手段は。印加されるデジタル入力信号の１つ又は複数の個別パルス長さを変化させる手段を含んでも構わない。個別パルス長さを変化させる手段は、同量または徐々に量を増やす又は減らす、あるいは、異なる量で変化させるように動作可能で、異なる量はランダム又は所定の計画によって選択して構わない。
【００３０】
付加的あるいは代替的に、変化させる手段は入力デジタル信号の周波数を変化させる手段を含み、周波数を単一の持続時間逆数によって定義しても構わない。
【００３１】
本発明の更に別の実施態様によれば、デジタル信号を使用してアナログ及び／又は混合信号回路を試験するシステムが提供され、該システムは、本発明の第1実施態様による方法を使用して決定される最適試験信号を試験中の回路に印加する手段と；CUT出力を良回路の予想出力と比較する手段と；比較手段からの出力に基づいて故障を決定する手段とから成る。出力が許容差領域内にあって実質的に同等な場合、CUTは故障フリーと表示される。出力が異なり、許容差領域外にある場合、CUTは故障と表示される。
【００３２】
CUTの出力はアナログであっても構わない。CUTの出力をデジタル化するための手段とデジタル化した出力を比較するための比較手段とを提供することができる。
【００３３】
本発明の更に別の実施態様によれば、デジタル信号を用いるアナログ又は混合信号回路の試験方法で使用されるコンピュータプログラムが提供され、該コンピュータプログラムが、好ましくは、デジタル入力信号に対する故障フリー回路と既知の故障回路の出力応答における電位差を表示する性能指数を決定するためのコードまたは命令を備えるデータ媒体またはコンピュータ可読媒体上に設けられ；所定の基準によって入力デジタル信号を変化させ；変化させたデジタル入力信号に応答して故障フリー及び既知の故障回路の出力差異を表示する別の性能指数を計算し；決定された性能指数に基づいて最適試験信号を選択することから成る。好ましくは、選択した入力信号は最大性能指数を有する。好ましくは、変化させるステップは多数回繰り返され、最良試験信号を決定する。
【００３４】
コンピュータプログラムは、故障フリー及び故障回路の出力応答をモデル化するためのコードまたは命令を有する。
【００３５】
故障フリー及び故障回路の各々からのアナログ出力を使用して様々な性能決定しても構わない。CUTからのデジタル出力を使用して性能指数を決定することもできる。性能指数は故障検知比であっても構わない。性能指数を故障フリー回路のデジタル出力応答と既知の故障回路の出力応答とのハミング距離としても構わない。性能指数を上記全てまたは一部の混合としても構わない。
【００３６】
コンピュータプログラムは複数の異なる故障回路の各々について性能指数を決定し、これらの性能指数の各々が故障フリーと故障回路の出力応答の差異を表示し、各々の性能指数を使用して混合性能指数を決定するためのコード又は命令を有しても構わない。
【００３７】
入力信号を変化させるためのコード又は命令は、印加するデジタル入力信号における１つ又は複数の個別パルス長さを変えるようにしても構わない。個別パルスの長さは、同量もしくは徐々に量を増やす又は減らす、あるいは、異なる量で変化させ、異なる量はランダムに又は予め定義された基準によって選択しても構わない。全てのパルス長さを、次々に等量でシーケンスに変化させてもよく、1つのパルス長さが変化するたびに性能指数を決定しても構わない。
【００３８】
付加的あるいは代替的に、変化させるためのコード又は命令は、事実上、入力パターンの全パルスを直ちに修正する関数であるパターンシフト関数などの所定の関数を入力シーケンスに適用するステップを含んでも構わない。パルス長さを変更することによって改良シーケンスを見つけた後に所定の関数を入力シーケンスに適用してもいい。
【００３９】
付加的あるいは代替的に、限界長さ（ビット数）の全ての可能シーケンスに関する性能指数の全数評価を使用して優良な初期シーケンスまたは始動シーケンスを見つけても構わない。全数評価のためのコード又は命令は入力信号の周波数を変えるように動作させることができ、周波数は信号の持続時間の逆数によって定義される。所定の量によりCUTの帯域に亘って周波数を増分式に変化させても構わない。個々の周波数、個々の長さ、個々の可能シーケンスにつき、性能指数が決定される。最高の性能指数を備えた信号が選択され、望ましくは、初期の入力信号として使用される。
【００４０】
本発明の更に別の実施態様によれば、デジタル信号を用いるアナログ又は混合信号回路の試験方法で使用されるコンピュータプログラムが提供され、該コンピュータプログラムは、好ましくは、本発明の第1実施態様による方法を使用して決定される試験信号をCUTに適用するためのコード又は命令を備えるデータ媒体またはコンピュータ可読媒体上に設けられ；CUT出力を良回路の予想出力と比較し；比較手段からの出力に基づいて故障の有無を決定する手段とから成る。
【００４１】
CUTと故障フリー回路の出力をアナログとしても構わない。故障フリー出力とCUT出力を比較する場合、コンピュータプログラムはデジタル化されたCUT出力と故障フリー回路出力を使用するようにしても構わない。
【００４２】
本発明による方法は、既知の故障を有する回路の性能指数を記録し、これをCUTの性能指数と比較するステップを更に含んでも構わない。マッチングがある場合、故障が存在することを表示するだけでなく、故障の内容を表示する。これは本発明の有利な点である。
【００４３】
本発明の更に別の実施態様によれば、本発明の第1実施態様による方法を使用して決定される最適化デジタル試験信号を生成する手段と；デジタル試験信号をアナログ又は混合信号CUTに適用する手段と；局所的に記憶又は生成される良回路の予想出力とCUT出力を比較する手段と；比較手段からの出力に基づいて故障を決定する手段とを含む試験システムが提供される。
【００４４】
CUTの出力はアナログであっても構わない。CUTの出力をデジタル化するための手段とデジタル化した出力を比較するための比較手段とを提供することができる。
【００４５】
上述した試験システムはCUTと同じチップに設けても構わない。試験システムは自己試験機能として設けられる。
【００４６】
本発明の更に別の実施態様によれば、本発明の第1実施態様による方法を使用して決定される最適化デジタル試験信号を生成する手段と；デジタル試験信号をアナログ又は混合信号CUTに適用する手段と；局所的に記憶又は生成される良回路の予想出力とCUT出力を比較する手段と；比較手段からの出力に基づいて故障を決定する手段とを有する試験システムを含む、例えば移動電話などの電子的装置が提供される。
【００４７】
添付の図面を参照しながら、本発明の様々な実施態様を単なる例示の形で以下に説明する。
【００４８】
混合信号試験の目的は、製造上の欠陥を検知することにある。集積回路には、2種類の永久故障があり、それは、突発故障とパラメータ故障である。突発故障の一つは、例えば回路の開閉または位相変化などでコンポーネントが破壊されることである。パラメータ故障の場合、コンポーネントは機能し続けるものの、それが公称許容帯域から逸脱する。検知しなければならない故障には、回路の開閉、無故障挙動から正の偏差及び負の偏差がある。これらの故障は、適当な２進試験信号を選択することで識別できる。
【００４９】
本発明によれば、混合信号回路の試験には、２つの操作モードが実行される。最初に、最適は試験信号を決定するために、試験整備モードを実行される。適当な試験信号が決められると、最適化信号を試験回路に印加する試験実行モードが使用され、ＣＵＴに最適化信号を印加して、その応答が監視される。
【００５０】
試験整備モードは、３つの基本工程を含み、それらは潜在的な故障リストの割出しと、有効な入力試験パターンの同定と、故障検知のための閾値の記憶である。有効な入力試験パターンには、無故障ＣＵＴについて参照出力パターンを得るのに使用する。全てのＣＵＴは入力及び出力に対して固有の参照パターンを持っている。これらの回路依存参照パターンは、データベースに保存される。試験整備モードが終了すると、試験実行モードに入る。試験実行モードでは、回路の実際の応答と、記憶された参照パターンとの間の比較測定が実行され、両者が著しく相違して相似性が認められなければ、そのＣＵＴは故障があるとされ、相似性が認められれば、その回路は満足できるものとされる。
【００５１】
図１は、アナログ回路及び／又は混合信号回路をデジタル試験するための回路を示す。この回路は、テスト（試験）される混合信号回路１２に、デジタル試験信号を印加するためのデジタル信号発生器１０を備える。試験信号１４は、Ｎビットの周期的な離散間隔の２進数列(a periodic discrete interval binary sequence)である。これは、入力信号が離散的時間間隔においてのみ、２つの可能レベル間で変化することを意味し、前記した間隔は通常等間隔である。このような入力信号を採用するのは、シミュレーションの複雑さと生成する情報量を制限するためである。しかし、これは基本事項の限定ではなく、有効な十作業を行うための限定である。便宜上、入力シーケンス１４をできるだけ単純にしているので、対応する離散的時間間隔も、回路を予想される故障と共に特徴付けるのに必要な長さより短くなることはない。最適入力信号を識別するための方法論は後述する。
【００５２】
この入力シーケンスは、デジタル信号発生器からバッファ介してＣＵＴに送られる。ＣＵＴの出力信号を最適化閾値と比較するために、ＣＵＴのアウトプットはコンパレータ１６に接続させる。コンパレータ１６は、メモリ２０にアクセスできるプロセッサ１８に接続させる。メモリ２０には、既知の故障を持つ回路の参照出力と共にＣＵＴの無故障バージョンの参照出力が記憶されている。図１には図示していないが、このシステムは、主刻時機構と同期させ、試験が同期した入力／出力２進数列で実行させる必要がある。また、ゼロ交叉の正確に記録するためには、コンパレータ出力を入力シーケンスのクロック速度より早くデジタル化する必要がある。
【００５３】
回路を試験するには、その回路にデジタル試験信号を印加する。その結果、ＣＵＴからの出力信号はアナログである。このアナログ信号は、処理のためコンパレータに送られる。コンパレータ１６は、ＣＵＴのアナログ応答を、時間について記録した閾値交叉に変換する。コンパレータ１６の出力は、ＣＵＴ応答とコンパレータ１６閾値との対比結果に依存してロジックハイか、ロジックローの何れかであり、回路のデジタル応答を表示する０と１の２進数列である。(i)ＣＵＴからのアナログ応答の例と、(ii)これに対応するコンパレータ１６からの１ビット量子化応答の例を、第２図の（ａ）と（ｂ）に示す。
【００５４】
コンパレータ１６からの２進信号出力は、プロセッサ１８に送られ、そこに保存されている実質的に無故障のＣＴＵの参照２進数列と前記の２進信号が比較される。より具体的には、２個の２進信号が比較されて、両者間のハミング距離が計算される。２つの２進数列間のハミング距離は、２つの数列を比較し、両者を同一にするうえで、変化させなければならない一方の数列の数字の数である。このハミング距離の計算には、組合せ論理回路を使用することもできる。
【００５５】
試験回路からの出力と記憶された数列とが、所定の制限内で同じである場合、すなわち、ハミング距離が実質的にゼロの場合、これは回路が許容できるものであることを表している。反対に、出力と記憶された数列と異なり、ハミング距離がゼロでない場合は、ＣＵＴが故障であることを表している。この場合、警報が発せられ、その回路は欠陥回路とされる。従って、１ビット量子化により、直接的で処理が早く、コスト効果も大きい故障検知手段が提供される。実際には、コンポーネントの許容差に起因するタイムスロットの差異は検知できないので、評価から除外されている。これについては、下記に詳述する。
【００５６】
アナログ回路又は混合信号回路を失敗無く試験する鍵は、なるべく多くの潜在的故障を素早く検知することである。適切なデジタル入力は、特定の回路について故障と考えられる故障の全て又は少なくとも大部分を検知する。従って、試験を最適化するには、まず、ＣＵＴへ入力するのに最適な２進数列を見つけることが必要である。これは、規定された基準を満たす全ての数列の挙動を調査することで実行されるが、これを実現するためには、ＣＵＴのンピュータベースのシミュレーションを用いた試験手順を開発しなければならない。回路の性能をシミュレーションする主な理由は、故障状態を直接制御できる点にあり、これはハードウェアでは達成できない。その他の理由としては、実行速度や全体的な設計プロセスを自動化する際のフレキシブルな融通性などが挙げられる。さらに、実際のハードウェアではアクセスできない診断情報が入手できることもある。許容範囲の制御が可能であることもまた大切である。繰り返すが、これは実際のコンポーネントでは成就できない。この手法を実現させるには、任意の特定入力信号に対する任意の特定回路の出力を測定するソフトウェアが利用できることが要件である。これを実行するための商業的ソフトウェアは、通常、スパイス（Spice）として知られている方法論に基づき、長年にわたって、利用されている。これを本発明の実施に適用することも可能である。
【００５７】
最適化試験信号を識別するために、多次元山登り検索アルゴリズムが実行される。このアルゴリズムは、入力信号が故障の検知にどの程度適しているかの尺度として、性能指数を使用する。計算の複雑さと情報量を制限するために、使用する入力信号は、離散的間隔の２進数列とする。すなわち、使用する入力信号は、通常は等間隔である離散的時間間隔においてのみ取り得る２つのレベル間で変化する。上述したように、これは基本的な制限ではないが、こうすることが実際上有効である。理想的には、入力シーケンスをできるだけ単純にし、それにより、対応する離散的時間間隔が、予想される故障と共に回路を特徴付けるのに必要な長さより短くならないようにする。
【００５８】
この場合、性能指数は、２進入力シーケンスの故障検知における有効性の尺度である。最大の性能指数を備える入力シーケンスが最良であると考えられる。従って、最適化手順の主な目的は、性能指数の最大値を見出し、その数値に到達する２進シーケンスの座標を見付けることにある。
【００５９】
実際には、ＣＵＴから直接出力されるアナログ応答からも、また、アナログ信号をコンパレータに通すことで得られる１ビットにデジタル化された応答からも、性能指数を得ることできる。従って、アナログ性能指数であるAFMと、デジタル性能指数であるDFMがそれぞれを提供できる。以下の分析が示すように、これらは関連している。
【００６０】
ｘ０（ｔ）とｘ１（ｔ）が、無故障ＣＵＴと故障回路のアナログ応答であり、ｙ（ｔ）がこの積の負部であると仮定すると、ｙ（ｔ）は以下のように定義される。
ｙ（ｔ）＝ｘ０（ｔ）＊ｘ１（ｔ）
式中、ｘ０（ｔ）＊ｘ１（ｔ）＜０で、その他ではｙ（ｔ）＝０。
負の積は、無故障応答ｘ０（ｔ）と、故障応答ｘ１（ｔ）が異なる極性を持つｙ（ｔ）におけるポイントを表示するので、ｙ（ｔ）は、ｘ０（ｔ）とｘ１（ｔ）とが極性を異にするタイムスロットの数を表す。図３は、これらの信号を例示したものである。極性の違いは、優良応答ｘ０（ｔ）と故障応答ｘ１（ｔ）のそれぞれ１ビットデジタル化された応答間でのデジタルハミング距離に関係している。さらに、極性の違いには、最適入力信号を検索する際の案内となる中間情報が含まれている。
【００６１】
連続ＡＦＭはｙ（ｔ）の関数であり、以下のように表すことができる。
2005530161.tif 000003
式中、Ｔは定常応答の期間である。
コンピュータシミュレーションでは、連続信号が離散的時間間隔でサンプリングされる。サンプリングしたＡＦＭは以下の式で表すことができる：
2005530161.tif 000004
式中、ｙ（ｉ）＝ｘ０（ｉ）＊ｘ１（ｉ）であり、ｘ０（ｉ）＊ｘ１（ｉ）＜０で、ｉは１からサンプル数ｎであり、その他ではｙ（ｉ）＝０。
【００６２】
ＤＭＦは、積ｘ０（ｉ）＊ｘ１（ｉ）が負のときのサンプル数である。ＡＦＭは、積ｘ０（ｉ）＊ｘ１（ｉ）が負である時のサンプル数の合計であり、以下のように書換られる：
2005530161.tif 000005
式中、ＮＡは、負の数値の数、すなわちＤＦＭで除した積ｙ（ｉ）の負の数値の合計であり、これは、ＡＦＭとＤＦＭの間に直接的な関係があることを示している。さらに、ＡＦＭが、本来、ＤＦＭを含むことを示している。
【００６３】
上記の分析から明らかなように、ｙ（ｉ）の極めて大きな数値と小さな数値がＤＦＭと同じ数値を有すると、ノイズ信号の影響を受けやすくなる。対照的に、ＡＦＭはノイズ信号の影響を相対的に受けにくい。さらに、実際には、アナログ情報が事実上、試験信号の山登り検索を、最適解決に向けて自然に導くことが見出された。これは、信号が閾値に近づくセクションをＡＦＭが考慮するからである。図２に示すように、第１アナログ応答のくぼみは、コンパレータの閾値に近い。入力２進数列の微妙な漸進的変化は、図２の第２アナログ応答に示すように、このくぼみを押し下げてデジタル応答を変化させ、ハミング距離を増加させる。このような指示的情報は、デジタル応答では得られない。従って、性能指数は、アナログ応答から引き出し、しかも、故障を識別する試験実行モードで使用するデジタルハミング距離と、直接関係していることが望ましい。試験開発ステージでは、ＡＦＭが故障検知で用いる任意の２進数列の有効性尺度として利用される。しかし、試験開発モードでＡＦＭを使用して最適入力シーケンスを見つけた後は、典型的には、ＤＦＭが算出され、試験実行モードで故障検知に使用される。
【００６４】
図４は、ＡＦＭを用いて単一の故障応答と優良応答との間の差異を検知するための配置を示す。これはソフトウェアで実行される手順を図で表示したものである。従って、この図面は、乗算器やコンパレータなどのコンポーネントをブロックで示しているが、物理的構成要素を使用せずに、代わりにコンピュータベースのソフトウェアを使用してモデル化されている。
【００６５】
図４の配置は、優良ＣＵＴから信号を受け取るためのインプット２２と、故障ＣＵＴから信号を受け取るためのインプット２４と、コンパレータ２６を含む。コンパレータの閾値はＤＣ電圧であり、その電圧に基づいて比較が行われる。試験整備モードでの最適化手順において、性能指数を計算する過程では、幾つものコンパレータ閾値が使用され、最も高い性能指数をもたらす一つが選択される。このコンパレータ閾値が、それぞれの加算器２８及び３０における入力信号のそれぞれから引き算される。ｘ０（ｔ）を優良ＣＵＴについての公称アナログ応答とし、Ｃｏｍｐをコンパレータ閾値であるとした場合、両者の差が重要な信号である。この差（ｘ０（ｔ）−Ｃｏｍｐ）は、ｘ０（ｔ）がＣｏｍｐより大きいかどうかを表している。
【００６６】
無故障アナログ応答と故障アナログ応答との瞬間的振幅の差（この差は、２つのトレースの積における負の数によって表示される）が、適正な区別を行う上で十分に大きい場合は、性能指数が局所的な差異でさらに増加するのを防止するための手段が講じられる。性能指数の増加防止は、最適化の過程で性能指数を支配する出力に、不必要に大きな差異が出ないように、各信号に、例えば、圧伸関数３２、３４を作用させることで達成される。この関数に必要な主たる要件は、出力が入力の正及び負の極値に対して、２つの異なる所定の数値（普通は、−１と＋１）で飽和することである。この２つの飽和領域間では、関数が単調に増加し、従って、一価関数となる。適当な関数の一例は、シグマ関数であって、そこではシグモイド又はロジスティック方程式に基づく非線形のスクァシ関数が採用される。低いインプットは、最小起動近くの数値にマッピングされ、高いインプットは、最大起動近くの数値にマッピングされる。中間インプットは活性化限界間に非線形にマッピングされる。シグマ関数は、起動範囲が０〜１の時、標準シグモイド関数に等しく、−１〜＋１の時、標準双曲正接関数に等しい。
【００６７】
図４の信号にシグマ関数を適用すると、大きな差が出力に出たときの影響を回避できる。こうすることで、一旦、適正な区別を行う上で十分な大きさの差異が得られた後は、２つのアナログ信号間の瞬間的な振幅差のさらに増大させるような最適化を避けることができる。さもなければ、同じ信号内で適当な差異を確立させることまでして、最適化工程ではこれらの局所的差異を増大させ続けなければならない。
【００６８】
双曲正接関数（tanh）をシグマ関数の一例として使用するが、その他の関数も同様に利用できる。公称信号ｘｃ０（ｔ）は以下により定義される：
2005530161.tif 000006
式中、ＸSは入力飽和レベルである。例えば、実際のコンパレータが出力を変えるレベルがそのレベルであって、これは性能指数を支配する極めて小さな出力を止める。図５は双曲正接関数が適用される前の公称信号（ａ）と後（ｂ）の公称信号の一例を示す。これらのステップは、無故障CUTのアナログ応答であるｘｃ０（ｔ）に関して説明されているが、モデル化した故障回路のアナログ応答であるｘ１（ｔ）についても、これらのステップ実行されることは言うまでもない。従って、故障CUTについての公称信号であるｘｃ１（ｔ）も、以下のように定義される：
2005530161.tif 000007
シグマ関数を作用させた後は、これらの信号は乗算ステージ３６でまとめて乗算される。２つの信号の積には、次いでCUTの許容範囲を考慮するために、許容信頼関数が作用させられる。この場合は、許容信頼関数には入力信号が３８で乗算される。
【００６９】
各コンポーネントの性能は許容帯によって異なることがあるので、アナログ回路における許容差を明らかにすることが肝要である。これは図６に示すような一群の有効応答に結実する。如何なる故障応答も、これらの一群の個々から区別されなければならない。
【００７０】
実際の試験実行モードでは、アナログ応答は、これをコンパレータ閾値と比較することでデジタル応答に変換され、そのデジタル応答は、アナログ応答が時間軸との交差する交点に等しい。許容差はこれらの交差点に影響を及ぼす。従って、許容差による時間軸交差点の広がりは容認され、この広がりは、診断できないので、性能指数の評価から除外されるべきである。或るコンパレータレベルにおいて、許容差に起因する時間軸交差点が広かる領域は、許容制限関数Tol(ｔ)によって定義され、許容差領域ではTol(ｔ)はゼロであり、その他では１である。図７はコンパレータをゼロに設定したときのTol(ｔ)を例示したものである。
【００７１】
許容差が存在する理由で一群の回路は多数にわたり、コンポーネントの数が増加すれば、回路の数も増える。試験すべき回路数を減らし、最終性能指数に使用される許容制限関数Tol（ｔ）を導くのには、幾つかの方法が用いられる。例えば、図８に示すように、許容差応答の最大包絡線／最小包絡線に対応する許容差の上限及び下限を特定するためには、最悪の許容範囲を用いることができる。あるいは、最悪の許容範囲の限界を特定するために、感度分析を利用することもできる。この分析は、等価時間軸交差が増加又は減少するようなコンポーネント偏差の極性を特定するものである。
【００７２】
ひとたび図４の信号が許容差を考慮するように処理されると、その信号は半波整流器４０で整流され、実際のハミング距離を表示する負の数値だけとされる。その後、負の数値は合計され、入力信号サンプルの数によって正規化（４２）される。優良応答及び故障応答の積の負の値は、両者の間に極性の差が存在する持続時間を表している。これは、２つの応答のうち、一方が正で他方が負の場合、その積は負になり、両者が両方とも正または負の場合、その積が正になるためである。ひとたび許容差による持続時間が積から除かれると、その結果得られた負の値が診断され、優良回路と故障回路との応答がどれだけ違うかが表示される。
【００７３】
図４は、無故障回路と単一故障回路の違いを判定して、それにより性能指数を求めるための手順を示している。しかし、実際には、ＣＵＴは一連の潜在的故障を有し、各ＣＵＴは１つ以上の潜在的故障を持つ可能性がある。従って、性能指数は、任意のＣＵＴにおける如何なる故障の違いをも検知して識別するのに十分な精度と感度を備えることが肝要である。
【００７４】
図９は、CUTの故障を検知する入力信号について性能指数を測定するための配列を示す。図４は、ソフトウェアで実行される手順を図表示したものである。図９に示す手順では、理想的応答を得るために、入力信号が優良ＣＵＴを通過し、また、モデル化された複数個の故障回路のそれぞれを通過する。この場合、モデル化された複数個の故障回路のそれぞれは、既知ではあるが、種類の異なる故障の１つ又はそれ以上を持っている。試験対象の故障の選択は、試験で使用されるＣＵＴとコンポーネントの内容に依存する。故障ＣＵＴから得た信号のそれぞれを図４で説明したように処理し、故障回路Ｉの応答と、優良回路の応答との差異の尺度である数値Ｄｉを求める。その出力を次いでシグマで処理し、任意の故障が全体的な性能指数を支配することを防止し、各故障ＣＵＴについての性能指数を求める。上述したように、入力の極値に対し、出力が２つの異なる所定値で飽和しなければならないという条件で、任意の合理的な入出力関数が上記の目的で採用できる。この２つの飽和領域間において、関数は望ましくは単調に増加し、従って、一価関数であることが好ましい。双極正接関数もよく機能するが、その他の関数も等しく利用できる。次に、これらの性能指数は合計され、モデル化した故障CUTの数で割られて分割し、混成性能指数が得られる。
【００７５】
図９の配置において、ｘｉ (ｔ)がｉ番目の故障応答で、Ｆ故障に対してｉ＝１である場合、ｉ番目の故障応答と有効応答との差Ｄｉは以下のように定義される。
2005530161.tif 000008
式中、ｘｃ０(ｊ)＊ｘｃ１(ｊ)＜０において、ｄ(ｊ)＝ｘｃ０(ｊ)＊ｘｃ１(ｊ)＊Tol(ｊ)であり、その他ではｄ（ｊ）＝０である。ｎは入力試験信号のサンプル数である。
【００７６】
個々の故障を検知する能力は、単一の混成性能指数に組込まれる。各故障についての個々の性能指数は、合計することで、場合によっては、各故障の重要性及び／又は予想される発生頻度に応じて、加重することで簡単に混成又は組み合わせることができる。こうした組み合わせ前に、各故障の性能指数がシグマ関数で処理されると、一旦性能指数が飽和レベルに達すれば、最適化手順は個々の指数性能を増大させない傾向にある。従って、最適化は、すでに相応に認識された故障を更に改善するよりもむしろ、全ての故障に亘って適正な性能を得ることに集中する。
【００７７】
実際に、最終の性能指数は以下のように定義することができる。
FoM＝−（１／F）＊sum（［tanh(Di／Ds)］）
式中、ｉ＝１：故障Ｆの数。
双極正接関数（tanh）は、シグマ関数の一例として使用されている。DSの値はXSと異なる。DSは異なる飽和レベルの数値であって、故障の適正な尺度を越えるものが、必要以上に混合性能指数に影響しないようにDSは選ばれる（例えば、故障差の尺度２０％以降は、混合性能に寄与しない）。個々の差は負の値なので、マイナスの符号はFoMが正の値である。
【００７８】
上述した性能指数は、極めて大きな信号故障差の影響されない。これは第１のシグマ関数を使用して達成される。また、DSと共に第２のシグマ関数を使用することで、故障が優勢になることを回避できるように設計されている。従って、十分に検知済みの故障が、適正に検知された故障よりも、最終性能指数に多大に寄与することはない。
【００７９】
上述した性能指数は、デジタル入力シーケンスが故障とその故障範囲をどの程度検知できるか、すなわち、どれほど多くの故障を検知できるかを測定できる。各故障の寄与の程度はシグマ関数の影響を受けるため、その貢献度は混成性能指数１に最も影響を及ぼす（故障の数で正規化される前）。従って、各故障の寄与の程度が１に近接することは、故障がうまく検知されていることを示す。正規化された（故障の総数で）混成性能指数が１に近接することは、全ての故障がどれだけうまく検知されているかを示すもので、どれだけ多くを示すものではない。
【００８０】
性能指数はゼロから１までの変動幅に正規化される。これにより、最大許容値が或ることを予め知っておくことで、山登り式の最適化アルゴリズムを開発することができる。さらに、性能指数は、実際の試験環境で使用されるハミング距離と直接関係する。
【００８１】
上述した手法で得られた性能指数は、最適な入力シーケンスを決定するために、検索アルゴリズムで使用される。最適化検索は、山登り検索での最適化問題として考えることができる。このアルゴリズムの簡略化したフローチャートは、図１０に示される。アルゴリズムを実行する前に、初めにＣＵＴの明細と故障回路のリストを所持することが必要である。与えらた入力シーケンスの性能特性を知るために、無故障回路とモデル化した故障回路が、図９の回路又はモデル化した回路の何れかで試験される。例えば、入力シーケンスを発生し、ＣＵＴや出力信号をシミュレートできる周知のＭＡＬＡＢプログラミングツールを用いて、モデル化した挙動を知ることができる。上述したように、モデル化した故障回路には、単一のコンポーネント／パラメータ又は複数のコンポーネント／パラメータに故障を有する回路が含まれ、そうした故障は任意の回路で最も起り易い故障を基準に選ばれる。
【００８２】
入力信号を最適化するために、任意にもしくは回路４２に関する予備知識に基づいて選択された又は任意に選択された適正な初期２進数列を特定することで、アルゴリズムが開始する。この入力信号を図９の配置に適用して、入力についての混成性能指数を決定する。次いで、１つ又はそれ以上の所定の手法によって、初期シーケンスを修正し、例えば、シーケンスの少なくとも１個のパルスのパルス幅を変化させることで、初期シーケンスを修正する。遷移点のタイミングを高から低に漸進的に変化させることで、多数の潜在に改良されたシーケンスが得られる（４６参照）。これらのシーケンスを各々無故障ＣＵＴ及び故障ＣＵＴに作用させる。一度これを行うと、コンパレータ閾値の全ての可能値が、スキャンされる（４８参照）。各閾値について性能指数が決定され（５０参照）、最大の性能指数を与えるコンパレータ閾値が選択される。この最良のコンパレータ閾値を使用して、各入力シーケンスについて混成性能指数を計算し、これにより、故障の全域を検知する能力を要約する。最大の性能指数を備える入力は選択されて保持される（５４参照）。これが初期シーケンスの場合、アルゴリズムは終結する（４４参照）。選択したシーケンスが初期シーケンスでない場合、最大の性能指数を備えるシーケンスを初期シーケンスに用いて再びアルゴリズムを開始する。しかし、この場合、漸進的変化の大きさは変化させる（５６参照）。選択したシーケンスが初期シーケンスとなるまで、大きさを変化させる工程を継続し、選択してシーケンスが初期シーケンスになれば、アルゴリズムは終了する。
【００８３】
コンポーネント／パラメータ評価を含むＣＵＴの明細と、ＣＵＴの周波数帯域幅と、製造過程で最も発生しやすい欠陥を含む潜在的故障とが与えられれば、山登りアルゴリズムは、２進数列の最適セットを探る検索を開始する。各シーケンスは、関連するコンパレータ閾値を持つ一連の故障を対象とし、性能指数と故障検知率を最大にする。変数には２進シーケンスの整数ランレングスが含まれる。この多次元課題は１個以上のピークを持つことができ、表面形状は完全に予測不能である。
【００８４】
最適化又は検索アルゴリズムのより詳細な説明を以下に記載する。
【００８５】
故障を抱えた任意のＣＵＴの応答は、一定の周波数において無故障回路の応答と相違する。従って、印加される試験信号は、これらの周波数内でおそらくより多くのエネルギーを有し、故障に最も敏感なスペクトル部位に位置すると思われる。優良開始シーケンスを選択するために、検索アルゴリズムは、限界長さ（すなわち、ビット数）と異なる基本周波数の全ての関連２進シーケンスを調べ、それらの最適なものを選択する全数検索を実行する。任意の２進シーケンスは、２つの主な特性である長さ（すなわちビット数）と持続時間を有し、これはシーケンスの基本周波数の逆数である。ビット数が一定で、ビットの持続時間が変化する場合、シーケンス全体が変化する。例えば、４ビットの２進シーケンスを例に取ると、これらのビットの可能な組合せの一つに、１００１がある。ビット持続が１秒のシーケンス１００１は、ビット持続が２秒のシーケンス１００１と同一ではない。４ビットの可能なシーケンスとしては、００００、０００１、００１１、００１０、０１１１、１００１などが挙げられる。ビット持続が変わると、これらのシーケンスも各々、別のシーケンスとなる。シーケンス持続の総計（ビット数×ビット持続、例えば４×１秒＝４秒）はシーケンス基本周波数の逆数となる。長さが一定の場合、周波数は多くの数値をとるので、従って、ビット持続も多くの数値をとる。長さと周波数が一定の場合、シーケンスビットの全ての可能な組合わせが、（例えば、００００、０００１、００１１、００１０、０１１１、１００１などが）が考慮される。
【００８６】
シーケンス内のビットの最良長さ又は最良周波数もしくは最良組合せは、事前に知られていない。従って、全数検索の目的は性能の良好な１つ又は複数のシーケンスを見つけることにある。ビット数が増加するにつれ、可能な組合せの数も増加する。例えば、３２ビットの場合、２３２の組合せが可能で、約１０億シーケンスとなる。考慮するシーケンス長さ、すなわち、ビット数を小さい数にすることで、全ての組合せを評価できる。多様な基本周波数を備えた多様な長さが全数検索と見なされる。各周波数、各長さ、及び各可能シーケンスについて、性能指数が決定される。
【００８７】
より具体的には、全数検索は、実際に既知のCUT帯域を網羅する多くの周波数を選択し、例えば16ビットまでの長さが短く名札のない2進シーケンスを多数生成することを含む。次に、選択周波数の最初の１つを選択し、多数の2進シーケンスの各々についてビット持続時間を（１／長さ）×（１／周波数）に設定する。ひとたびこの工程が終了すると、任意の長さの名札のないシーケンスそれぞれについて性能指数を計算する。次に、この特有の長さと周波数について最大性能指数を備えるシーケンスを決定する。予め選択した全ての周波数を試験するまで、次々とこの工程全体を繰返す。こうして、各長さごとに全ての周波数について最大性能指数を備えるシーケンスが決定される。得られるシーケンスの数は、考慮される長さの数に等しい。これにより一連の初期シーケンスを決定できる。
【００８８】
余分なものを除くために、回転及び／又は反転させると等しくなるシーケンスは全数検索の対象外になることに留意されたい。入力シーケンスと出力シーケンスは共に周期的であるため、入力シーケンス内の始動位置の選択は任意である。これは、任意の位置において任意の２進シーケンスが何れの方向に回転しても２進シーケンスの効果は変わらないことを意味する（１１０１は１０１１と同じ）。さらに、少なくとも線形回路において、２進シーケンスの反転は何ら付加的な情報をもたらさない（１０００は０１１１と同じ）。従って、回転及び／又は反転しても等しくないシーケンスのみ考慮する必要がある。
【００８９】
回転及び／又は反転しても等しくないシーケンス一連の２進シーケンスは名札のない２進ネックレスとして組み合わせ数学では公知である。これらは、ファイン（Fine）が1958年に発表した“周期的シーケンスの分類(Classes of periodic sequences）”に記載されている（Illinois J. of Math, Vol. 2, pp.285-302)。例えば、4ビットの名札のないネックレスは、｛００００、０００１、００１１、０１０１｝である。１６ビットの名札のないネックレスの数は２０６８に等しい。初期の調査の間、シーケンス長さを１６ビットに制限することで、所定の制約条件を満たす全ての関連シーケンスを備えたCUTを生成し、励振させることができる。
【００９０】
全数検索は以下のように要約できる：
●  CUT帯域を網羅する周波数の数を選択
●  長さが短く名札のない2進シーケンスを生成（１６ビットまで）
●  全ての周波数について、
ビット持続時間を（１／長さ）×（１／周波数）に設定
任意の長さの名札のないシーケンス全てについて性能指数を計算
終了
最大性能指数を備えるシーケンスを見つける（特定の長さと周波数について）
終了
最大性能指数を備えるシーケンスを見つける（全ての長さと１つの周波数について）
●  終了
●  最大性能指数を備えるシーケンスを見つける（全ての長さと全ての周波数について）
／／得られるシーケンスの数は考慮される長さの数に等しい／／
【００９１】
ひとたび全数検索が完了し、優良始動シーケンスを識別すると、アルゴリズムが局所検索を実行する。これには直接検索最適化戦略が用いられる。この技術はフックとジーブス（Hooke ＆ Jeeves）が1961年に発表した“直接検索による数的及び統計的問題の解決(Direct search solution of numerical and statistical problems)”に記載されている（Journal of the Association for Computing Machinery, Vol. 8, pp.212-229）。しかし、任意のその他の最適化戦略が使用できる。局所検索は、各次元が2進シーケンスの1個のランレングスRｉに相当するｎ次元の山登り問題として考えることができる。入力シーケンスに対して２つの別個の調整が可能であり、これらは探索動作とパターン動作である。任意の2進シーケンスは、交互極性を備えた一連のｎランRｉである。各ランは同じ極性を備えた連続ビット数である。極性の転換は以下に定義する時間Ｔｉに発生する：
ここで、
2005530161.tif 000009
入力2進シーケンスの振幅を±Ａと仮定すると（非対称2進信号を使用しても構わないが）、このシーケンスは以下の一連のランで表すことができる｛R１、R２、...Rｎ、式中Rｉは整数｝。図１１は、様々なランレングスを示す2進シーケンスR１、R２、及びRＮを図示する。入力シーケンスのランレングスの長さを変え、これらのシーケンス各々について性能指数を計算し、最適化することで山登り検索を実行する。
【００９２】
全数検索によって選択した初期2進シーケンスを用いて局所検索アルゴリズムを開始する。これは、例えばＲＳ＝R１、R２、...Rｎで、式中、ｎはランレングスの数である。各ランレングスを固定ステップ＋△Ｒによって順に調整する。最初のランレングスを＋△Ｒで増加させることにより性能指数が上昇した場合、その変化は保持される。性能指数が上昇しなかった場合は、最初のランレングスを−△Ｒで変化させる。これにより性能指数が上昇した場合、その変化は保持される。一方、−△Ｒによる最初のランレングスの変化が性能指数を改善しなかった場合は、ＲＳを変化させない。シーケンスの全てのランレングスについてこのステップを繰り返す。全てのランレングスR１...〜...Rｎを調整しても、新しいシーケンスが確立しない場合、ステップサイズを小さくして探索動作を繰り返す。新しいシーケンスＲＳ＋１を確立したら、パターン動作の新しい基点として使用される。
【００９３】
パターン動作を実行するために、局所検索アルゴリズムは、初期探索ステップからの出力であるシーケンスにシフト関数を適用する。時間ドメインにおける試験シーケンスのシフトでなく、シフト関数が検索スペースにおけるパターン全体を動かす。例えば、Ｒ１＝[５ ５ １０ １０]で、Ｒ２＝[２ ２ ２ ２]のとき、Ｒ２によるＲ１は、Ｒ３＝２Ｒ１−Ｒ２＝[８ ８ １８ １８]としても構わない。より一般的には、パターン動作は、例えば、ＲＳ＋２＝２ＲＳ＋１−ＲＳで、式中、ＲＳ＋２はパターン動作の結果である。ひとたびパターンがＲＳ＋２にシフトされると、上述した探索ステップはＲＳ＋２で始動し、繰り返される。このとき、ＲＳ＋２は、最大性能指数を備えるシーケンスを識別するためにそれぞれが順に変更されるランレングスである。探索ステップがＲＳ＋２の性能指数を改善できない場合、ＲＳ＋１を始動シーケンスとして使用し、探索ステップは終結する。探索ステップがＲＳ＋２の性能指数を改善した場合、新しいシーケンスＲＳ＋３が確立され、ＲＳ＋３とＲＳ＋１は適用すべきパターンシフトのさらなる候補として考慮される。アルゴリズムは、ステップサイズが所定の最小許容値と等しくなくまでこのプロセスを繰返す。あるいは、改善が起こらなくなるまで局所検索を続けることも可能である。
【００９４】
局所検索においては、ステップサイズが小さいと、アルゴリズムは隣接領域を検索することを強制され、不良部位に留まってしまう怖れがあることに留意されたい。逆にステップサイズが大きいと、アルゴリズムは有望な最適値を見過ごす怖れがある。従って、様々なステップサイズを使用することが望ましい。ステップサイズは予め決定しても構わないし、検索が進行するにつれ、ダイナミックに決定しても構わない。いくつかの異なるステップサイズを使って信号を増分的に変えると、常に同量で変えるより、収束可能性が高まる。局所検索の結果を改善するために、１つの反復で得られた解を局所検索の新しい反復の始動シーケンスとして見なす。改善が起こらなくなるまでこのプロセスを繰り返す。各反復の始動時に、変化のステップサイズを初期値に回復させる。
【００９５】
局所検索は以下のように要約できる：
シーケンスの指標として、ｓ＝０と設定
ｎレングスのシーケンス（パルス）、ＲＳ＝R１、R２、...Rｎ
反復（改良性能指数）期間
（改良性能指数）期間、ステップ（１）：（５）を反復
（１）／／探索動作／／
●  ｉ＝１
●  （ａ）ランレングスＲＳｉを固定ステップ＋△Ｒで調整し、ＲＳ＿ｔｅｓｔを求める
●  （改良性能指数）の場合、この変化、すわなちＲＳ＋１＝ＲＳ＿ｔｅｓｔを保持し、（ｂ）に移動
●  （改良性能指数）でない場合、ＲＳｉを−△Ｒで変化させ、新しいＲＳ＿ｔｅｓｔを求める
○（改良性能指数）の場合、この変化、すわなちＲＳ＋１＝ＲＳ＿ｔｅｓｔを保持し、（ｂ）に移動
○（改良性能指数）でない場合、ＲＳを変化させず、すわなちＲＳ＋１＝ＲＳで、（ｂ）に移動
●  ｉ＝１
●  ｉ＝ｎなら（２）へ
●  ｉ≠ｎなら（ａ）へ
（２）新しいベクトルを確立した場合は、
ＲＳ＝ＲＳ＋１
すなわち、この新しいベクトルをパターン動作用の新しい基点として使用し、（４）に移動
（３）新しいベクトルを確立しなかった場合は、例えば、サイズを変更など、ステップサイズ△Ｒを変更（既に最小値の場合を除く。この場合、最良結果をもって、インナファイルループを退出）し、探索動作を反復、すなわち、（１）に移動
（４）パターン動作：
ＲＳ＋１用に予め定義した関数、例えば、ＲＳ＋１＝２ＲＳ−ＲＳ―１を使用して探索動作ＲＳの結果でパターンＲＳ―１を作動
（５）探索動作を実行、すなわち、新しく得たシーケンスと共に（１）に移動
インナー
ファイルループを終了
アウタファイルループを終了（アルゴリズムを終結）
【００９６】
ひとたび局所検索を完了すると、性能指数面の局所最大値が識別される。検索をさらに最適化するために、アルゴリズムはこの局所最大値周辺の詳細検索または近隣検索を実行する。近隣検索は、入力シーケンスの全ての指標において単位元ステップサイズの正負変化を適用し、変化の可能組み合わせの全てを評価することを含む。より具体的には、局所検索で識別された局所最大値に対応する入力シーケンスを使用することで近隣検索を始動する。次に、始動シーケンスの全次元について固定変化が同時に適用される。これは、＋１、−１、及び０の全ての可能組み合わせを実行するまで、例えば、シーケンスの全てのランレングスを１ずつ同時変化させて第1の修正シーケンスを得、次にシーケンスの全てのランレングスを−１ずつ同時変化させて第２の修正シーケンスなどを得る工程を含むことができる。ひとたび、これが終了すると、全ての修正シーケンスについて性能指数が決定され、最大性能指数を有するシーケンスが保持される。このプロセスは改善が起こらなくなるまで繰り返され、これにより、得られた解は局所勾配の頂点であることが保証される。
【００９７】
近隣検索は以下のように要約できる：
改良中、
●  始動シーケンスの全次元における変化の全ての可能組み合わせ（０、＋１、−１）を同時に適用
●  全ての修正シーケンスについて性能指数を計算
●  最大性能指数のシーケンスを保持
終了
【００９８】
ひとたび近隣検索が完了したら、始動シーケンスの次の領域について近隣検索と同様に局所検索プロセスを繰り返し、様々に異なる入力シーケンスについて、最大の性能指数を求める。勾配面の形状は完全に予測不能であることは理解されよう。最終シーケンスを分析するとき、全ての試験シーケンスについての最大混合性能指数が決定され、これに対応するシーケンスが最適化信号として識別される。信号を最適化すると、試験済み故障リストから除外した十分検知済み故障と共に工程全体を繰り返す場合もある。これは、十分検知済み故障は簡単に検知可能で、最適化を識別困難な故障に集中できるという原則に則っている。第2入力シーケンスはこうした識別困難な故障を専ら最適化しても構わない。
【００９９】
本書に記載した方法およびアルゴリズムの主な特徴を図１８に要約する。このアルゴリズムは、アナログ又は混合信号回路用の最適デジタル試験信号の安定した効果的な識別方法を提供する。これは、大まかに量子化された全数検索を使用して、性能指数勾配の良好始動シーケンスを見つける。この工程が完了すると、複数の異なる初期ステップサイズを使用して入力シーケンスのランレングスを変化させている間に局所検索を実行し、これにより、収束可能性が改善される。さらなる改善が起こらなくなるまでこのステップが繰り返される。入力シーケンスの全指標における単位元ステップサイズのゼロ及び±変化を適用して局所検索の出力について近隣検索を実行し、変化の全可能組み合わせを評価する。これにより、局所勾配の頂点の識別が保証される。十分検知済み故障を識別し、捨て、残りの故障について工程全体を繰り返す。これは１つのシーケンスが全ての故障を検知することは殆どないためである。
【０１００】
本書に記載した方法論の強化により、CUTゲインを測定する際の扱いにくい問題の解決が提供される。しかし、これは最適化を必要としない。入力試験信号の周波数がCUT応答に何ら影響しないｄｃCUTにおいて、入力信号のオフセットと振幅は、計算または逐次近似法AD変換に類似した反復2進チョップによって見つけることができる。一方、ＣＵＴ応答が周波数に依存するａｃ結合回路においては、入力デジタル試験信号のマークスペース比率を調整してｄｃオフセットを設定し、ゲインをすでに述べたように調節することができる。入力オフセットと振幅を低ゲイン用に選択して、出力信号全体を閾値より下にする。ゲインが高すぎる場合は、出力全体が閾値を上回り、ゲインが適正な領域にあるときのみ、図１７に例示したように閾値が出力と交差する。
【０１０１】
本発明による方法を試験するために、２ＫＨｚ（キロヘルツ）の遮断周波数を備える２次サレンキー能動低域フィルタ（ＬＰＦ）（a second-order Sallen-Key active low pas filter）を選択した。この例を図１３に示す。演算増幅器の利得帯域幅積を１０ＭＨｚ（メガヘルツ）と想定した。パラメトリック偏差、開回路、短絡を含む様々な故障をシミュレーション対象として考慮した。ＬＰＦの安定条件を満たすように故障数値を選択した。ＭＡＴＬＡＢプログラミングツールを使用して、入力シーケンス生成、回路シミュレーション、出力処理を行った。図１４は、３つのケースにおける周波数反応：（ａ）無故障回路、（ｂ）最低許容範囲、（ｃ）２２個の故障回路、をそれぞれ示す。これから明らかなように、故障の大部分が無故障応答と最大の差異を有する領域は、遮断周波数の辺りである。
従って、最適刺激は、遮断周波数辺りに大部分のパワーを集中させていることになる。
【０１０２】
最適化アルゴリズムを介してＣＵＴを刺激するための２進シーケンスを識別した。簡単にする目的で、コンポーネント許容差は含まなかった。しかし、混合性能指数を計算する段階で容易に取り入れることができる。試験システムのコンパレータをゼロ閾値に設定し、混合性能指数の２進シーケンス最大値が以下の特徴を有することを見出した：
●  ビット数＝５３
●  ビット持続時間または刻時インターバル＝１０μ秒
●  ランレングスが［＋３４  −１１  ＋５  −３］で、サインは極性、関連数はランレング（同じ極性の連続ビット数）
【０１０３】
オーバーサンプリング比を選択して単位元とした。ＣＵＴの出力電圧が安定するまで最適化入力シーケンスを繰り返した。整定時間は故障回路のもっとも遅い整定時間より長くあるべきである。この特定の回路および故障において、整定時間は１０ｍｓ（ミリ秒）より少なかった。
【０１０４】
最適化入力２進シーケンスは全てのＣＵＴ構成を刺激した。基準をゼロとした出力コンパレータにより、出力アナログ応答を１ビット量子化した。その結果得られた故障２進シーケンスを無故障ＣＵＴシーケンスと比較した。時間ドメイン応答として１個の故障（Ｒ１＋３０％）のシミュレーション結果を図１５に示す。図１６は２２個の考えられる故障全てのシミュレーション結果を表にして、各故障のハミング距離をグラフと数字で示す。図１６は出力２進シーケンスのタイミングがＣＵＴに存在する故障の影響を受けることを示す。同図において、理想的無故障ＣＵＴ（全てのコンポーネントが基準値にある）に対してタイミングの比較を行った。しかし、実際には、これは事実ではない。コンポーネントの許容差によるタイムスロットの違いは非診断的で、評価から除外されるべきである。図１６から故障の大部分が検知可能であることが分かる。
【０１０５】
本発明によれば、アナログ又は混合信号回路の試験用デジタル試験信号を最適化するための方法と、アナログ及び／又は混合信号回路の試験用最適化信号を使用するための方法が提供される。本発明は、幾多の利点をもたらす。例えば、パラメトリック故障を含む広い範囲の故障を網羅する安定した試験を提供する。本発明の方法は、その試験効率により、装置の迅速なスループットが可能である。経路アナログ試験信号が不確実な集積回路試験にも適している。また、包括的で安価な最小限のオンチップ・デジタル外部試験器を使用して方法を実施できる。さらに、最小の時間で試験手順を設計できる。試験手順の設計者に求められる熟練度が減少し、工程を完全自動化できる。オンチップ完全組込み式試験能力を備える試験および検証回路を含む余地もある。また、高かな試験器に対する需要の減少がある。しかし、本発明の別の効果は、刺激生成と、試験アプリケーションモードにおける単一コンパレータおよび比較論理への応答処理に必要なハードウェアを削減できる点である。これは試験を極めて簡素化し、製造処理能力を大いに高める。
【０１０６】
当業者であれば、本発明から逸脱せずに開示した配置に様々な変更が加えられることは理解されよう。特に、検索アルゴリズムまたは最適化アルゴリズムは勾配アルゴリズムとして記載してあるが、その他の適当な技術が使用できる。例えば、最適化には人工知能技術が採用できる。これは制約条件内で最良の例を検索するのに等しい。遺伝アルゴリズムなどの進化演算技術も有効であろう。簡単にいえば、こうした方法は、修正のための規則が特になく、ランダムな変化を要素として備えることもできる。しばしば、大集団の候補を同時に保持する。こうした技術は正式なアルゴリズムを持たず、増加パワー、すなわち、最新コンピュータのメモリと処理スピードの恩恵を受ける。また、実施態様では、簡単な２つの入力信号状態を調査しているが、その他のより複雑な入力も使用できることは理解されよう。付加的あるいは代替的に、シミュレーションを応用して、デジタル状態が切り換わる場合、デジタル信号の立上り時間を考慮し、回路の実時間応答をより正確にモデル化することもできる。さらに、上述した試験システムの応用例として、単一デジタル入力源を用いて、単一のインターコネクト器に接続する入力を備える多数の異なる電子機能やサブシステムを試験することができることは理解されよう。これを実行するには、図１９に示した配置が使用できる。これは、各アナログサブシステムへの単一試験信号の連続印加を可能にする。あるいは、選択した１個の回路に単一試験信号を適用することもできる。いずれの場合も、結果として得られた出力を分析するための単一検知器が提供される。このように機能性を共有することで、試験装置の大きさとコストを最小限にできる。従って、上述した実施態様は、単なる例示であって、本発明を限定するものではない。当業者であれば、上記の操作に極端な変更を加えることなく若干の修正が可能なことは理解されよう。
【図面の簡単な説明】
【０１０７】
【図１】アナログ及び／又は混合信号回路を試験するための試験システムを示すブロック図。
【図２】アナログ応答とそれに対応する1ビットの量子化応答の様々な例を示す。（ａ）は図１のコンパレータの前で、（ｂ）は後である。
【図３】無故障ＣＵＴ及びその故障ＣＵＴにおける様々なアナログ信号とそのデジタル応答を示す。
【図４】故障回路の性能指数を決定する配置のブロック図。
【図５】図４の配置におけるアナログ信号へのＳ状関数の適用効果を図示。
【図６】試験中の回路内の許容差による様々なアナログ応答を図示。
【図７】図６の許容制限を例示。
【図８】図６の許容応答の最大、標準、最小包絡線を図示。
【図９】様々な潜在的故障を有する可能性のある回路の混合性能指数を測定するシステムのブロック図。
【図１０】入力信号の選択を最適化するアルゴリズムのフロー図。
【図１１】ｎランレングスの2進シーケンスの例示。
【図１２】２つだけのラングレス（高パルス、低パルス）の簡略シーケンスを使用して生成された勾配面を３Ｄ表示。
【図１３】低域フィルターの回路図。
【図１４】（ａ）〜（ｃ）は、それぞれ、図１３のフィルターが無故障の場合の周波数応答と、図１３の回路が許容領域内で様々に異なる場合の応答と、異なる故障回路の場合の応答を図示。
【図１５】図１３の無故障回路と故障回路の様々な波形を図示（許容差なし）。
【図１６】図１３のフィルターのシミュレーション結果を表の形で図示（許容差なし）。
【図１７】ＣＵＴのゲイン測定における試験信号とその応答を例示。
【図１８】最適化技術と試験方法の全体的な特徴を要約したチャート。
【図１９】単一のデジタルソースを使用した多数のサブシステムを試験するための試験回路の応用例。
【図１】
2005530161.tif 000010
【図２】
2005530161.tif 000011
【図３】
2005530161.tif 000012
【図４】
2005530161.tif 000013
【図５】
2005530161.tif 000014
【図６】
2005530161.tif 000015
【図７】
2005530161.tif 000016
【図８】
2005530161.tif 000017
【図９】
2005530161.tif 000018
【図１０】
2005530161.tif 000019
【図１１】
2005530161.tif 000020
【図１２】
2005530161.tif 000021
【図１３】
2005530161.tif 000022
【図１４】
2005530161.tif 000023
【図１５】
2005530161.tif 000024
【図１６】
2005530161.tif 000025
【図１７】
2005530161.tif 000026
【図１８】
2005530161.tif 000027
【図１９】
2005530161.tif 000028
【国際調査報告】
2005530161.tif 000029
2005530161.tif 000030
2005530161.tif 000031
2005530161.tif 000032
2005530161.tif 000033
2005530161.tif 000034