(57)【要約】  増幅器回路は、入力Ｉｎに連結される第１の制御電極を有する入力トランジスタＱ１と、内部ノード１０に連結される第１の主電流チャネルとを備える。出力トランジスタＱ４は、内部ノード１０に連結される第２の制御電極と増幅器の出力Ｏｕｔに連結される第２の主電流チャネルを有する。内部トランジスタＱ２は、内部ノード１０に連結される第３の主電流チャネルを有する。内部トランジスタＱ２は、内部ノード１０でインピーダンスを変更するように作用するが、第１の主チャネルＱ１から第２の制御電極への主低周波数ゲインパスは、第３の主電流チャネルＱ２を通らない。内部ノード１０は、第３の主電流チャネルＱ２と抵抗素子Ｒ１を連続して通って接地に連結される。抵抗素子Ｒ１の抵抗値は、増幅器回路の伝達関数の極に虚数周波数（共振）成分を発現させる。
2005512378.tif 000002
【特許請求の範囲】
【請求項１】
増幅器回路であって、
入力、出力及び内部ノードと、
前記入力に連結される、第１の制御電極を有する入力トランジスタと、前記内部ノードに連結される、第１の主電流チャネルと、
前記内部ノードに連結される、第２の制御電極を有する出力トランジスタと、前記出力に連結される第２の主電流チャネルと、
前記内部ノードに連結される、第３の主電流チャネルを有する内部トランジスタと、を備え、
前記第１の主チャネルから前記第２の制御電極への主低周波電流パスが、前記第３の主電流チャネルを通らず、前記増幅器回路は、
抵抗素子を備え、前記内部ノードは、前記第３の主電流チャネルと前記抵抗素子をこの順で介して電源接続部に連結され、前記抵抗素子の抵抗値は、前記増幅器回路の伝達関数の極が実際の周波数成分を表すよりも上の臨界値を超えることを特徴とする増幅器回路。
【請求項２】
前記抵抗値は、前記伝達関数のゼロが前記第１のトランジスタと前記第１の制御電極に先行する上流の回路との組合せによって引き起こされる、前記伝達関数における極の周波数位置以下の周波数位置を有するように選択された、請求項１に記載の増幅器回路。
【請求項３】
前記第２の主電流チャネルに直列に接続される第４の主電流チャネルを有する更なる出力トランジスタと、前記第３の主電流チャネルと前記抵抗素子との間にある更なるノードに連結される第４の制御電極とを更に備えることを特徴とする請求項１に記載の増幅器回路。
【請求項４】
電流源及び第１と第２の同一のブランチを有する差動増幅器を備え、前記第１のブランチは、前記入力トランジスタと前記内部トランジスタと前記出力トランジスタとを備え、前記第２のブランチは、更なる入力トランジスタと更なる内部トランジスタと更なる出力トランジスタとを備え、これらの出力トランジスタの主電流チャネルは、前記電流源に並列に連結されることを特徴とする請求項１に記載の増幅器回路。
【請求項５】
前記抵抗値は、位置が前記抵抗値に依存する増幅器の伝達関数のゼロが、前記入力トランジスタの前記制御電極で回路によって引き起こされる極と実質的に一致するように選択されることを特徴とする請求項１に記載の増幅器回路。
【発明の詳細な説明】
【技術分野】
【０００１】
広帯域増幅器は、遮断周波数までの周波数の関数として実質的に一定のゲインを提供しなければならない。トランジスタ増幅器において、その増幅器のトランジスタの固有のキャパシタンスを介する電流の漏れがこの遮断周波数を制限している。これらの漏れ電流の影響をより高い周波数側へ移動させる周知の技術は、制御電極が本質的に一定の電圧（信号電圧ではない）へ接続されるトランジスタを有する回路であるカスコード回路（“共通ベース回路”、または“共通ゲート回路”とも呼ばれる）を使用する。米国特許第５、３０４、９４６号は、カスコード回路を備える広帯域増幅器を開示している。
【背景技術】
【０００２】
図１は、カスコードトランジスタを有する従来技術の増幅器回路を示している。入力トランジスタＱ１は、そのベースで入力信号を受信する。この入力トランジスタのコレクタは、第１のカスコードトランジスタＱ２のエミッタに接続され、この第１のカスコードトランジスタのベースは、定電圧用の接続部に接続される。即ち、このベースは、高周波数のために効果的に接地される。
【０００３】
動作において、カスコードトランジスタＱ２は、回路の遮断周波数をより高い周波数側へシフトするように働く。これを理解するために、図１の回路と、カスコードトランジスタＱ２が、入力トランジスタＱ１のコレクタと正電源との間に接続される負荷抵抗器によって置き換えられた回路とが比較される。この場合、最大周波数は、入力キャパシタンスと入力抵抗に並列な入力トランジスタのミラーキャパシタンスのＲＣ時間によって決定される。しかし、図１の回路において、第１のカスコードトランジスタＱ２のエミッタが負荷抵抗器よりもかなり低いインピーダンスを形成し、その結果、ミラー効果の低減に対応してより高い遮断周波数となる。
【０００４】
米国特許第５、３０４、９４６号は、遮断周波数よりも低くても、このような回路の周波数依存性でトラップ（ディップ）が生じると記述している。これは、カスコード回路の動作を介するミラーキャパシタンス（ベース−コレクタキャパシタンス）とベース−エミッタキャパシタンスは、カスコードトランジスタの有効インピーダンスの虚数部を正にする（インダクタのような）という事実の結果である。これは、入力トランジスタＱ１の容量性出力インピーダンスと一緒になると共振となる。米国特許第５、３０４、９４６号は、このトラップがカスコードトランジスタのベースと定電圧用の接続部との間の選択されたインピーダンスＺによって如何に抑制され得るかを記述している。しかし、この回路は不可避的に遮断周波数を有する。
【０００５】
この事は、増幅器の伝達関数を考察することによって理解される。この伝達関数は、増幅器の入力での電圧をその出力での電圧に関連付ける。伝達関数は、周波数の関数としてこれら二つの電圧同士の比率を記述する。一般的に、伝達関数の周波数依存性は、周波数“ｆ”の二つの多項関数Ｐ（ｆ）とＱ（ｆ）比率Ｐ（ｆ）／Ｑ（ｆ）、即ち、分母多項関数Ｑ（ｆ）によって分子多項関数Ｐ（ｆ）を割ることによって記述される。これらの多項式ＰとＱの根は、一般的に複素数ｘ+ｉｙ（従って、Ｐ（ｘ+ｉｙ）＝０となる）である。これらの根は、多項式が任意の真数の周波数ｆに対してゼロにならなくても、伝達関数の周波数の指数部である。分子多項式Ｐの根は、伝達関数のゼロで表され、且つ分母多項式Ｑの根は、伝達関数の極で表される。
【０００６】
抵抗器とキャパシタを有するがインダクタンスを備えない大部分の回路の極とゼロは、虚数周波数軸（即ち、ｙのある真値に対してＰ（ｉｙ）＝０とＱ（ｉｙ）＝０）上にあり、この軸は、減衰に対応する。入力トランジスタＱ１での入力抵抗とキャパシタンスの組合せは、例えば、虚数軸上の極を増幅器の伝達関数に属させる。この極は、周波数の増加に従ってゲインの減少を引き起こす。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、遮断周波数が更に増加される増幅器を有する集積回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明は、増幅器回路であって、
入力、出力及び内部ノードと、
前記入力に接続される、第１の制御電極を有する入力トランジスタと、前記内部ノードに接続される、第１の主電流チャネルと、
前記内部ノードに接続される、第２の制御電極を有する出力トランジスタと、前記出力に接続される第２の主電流チャネルと、
前記内部ノードに接続される、第３の主電流チャネルを有する内部トランジスタと、を備え、それによって、前記第１の主電流チャネルから前記第２の制御電極への主低周波電流パスが、前記第３の主電流チャネルを通らず、
抵抗素子を備え、前記内部ノードは、前記第３の主電流チャネルと前記抵抗素子をこの順で介して電源接続部に接続され、前記抵抗素子の抵抗値は、前記増幅器回路の伝達関数の極が実際の周波数成分を表すよりも上の臨界値を超える、増幅器回路である。
【０００９】
抵抗素子と内部トランジスタの組合せは、入力トランジスタと出力トランジスタとの間の内部ノードから接地へのインピーダンスを追加する。入力トランジスタからの電流に応答してこのノードで生成される電圧は、その回路の伝達関数に対する決定要因である。この電圧は、抵抗素子と内部トランジスタとの組合せによって提供されるインピーダンスに依存している。低抵抗値のためには、増幅器の伝達関数の主極は、虚極とゼロである。しかし、抵抗素子の抵抗値を単純に増加することによって、この組合せのインピーダンスに対して臨界値をパスできることが発見された。この臨界値よりも上の抵抗値を上げることによって、伝達関数の極を複素平面にシフトし、それによってこれらの極の両方が、虚数部と真数部とを備える。このことは、増幅器の遮断周波数を上昇させる。
【００１０】
更に、抵抗値の増加によって、伝達関数のゼロを真数の周波数軸（極の虚数部を減少する）のほうにシフトさせる。このゼロの更なる効果は、入力トランジスタの制御電極で回路によって引き起こされる極の影響を補償することである。本発明の増幅器の実施形態において、抵抗値は、ゼロが入力トランジスタの制御電極での回路によって引き起こされる極よりも低い周波数位置又はそれと同じ周波数位置を有するように選択される。ゼロがこの極と実質的に一致すること、即ち、大まかに周波数で１０％未満の範囲で異なることが好ましい。この結果、最適な広帯域ゲインが得られる。
【００１１】
従来のカスコードトランジスタと同様な方法で接続されているが、内部トランジスタは、入力トランジスタの主電流チャネルと出力トランジスタの制御電極を相互接続するその主電流チャネルを有する従来のカスコードのようには使用されないことに留意すべきである。増幅器の入力と出力との間の主低周波数増幅パスは、この内部トランジスタの主電流チャネルを通らない。抵抗素子と内部トランジスタの組合せは、内部ノードにおけるインピーダンスに影響を及ぼすようにそのパスの内部ノードと接地との間を単に接続する。入力トランジスタの主電流チャネルから出力トランジスタの制御電極への低周波電流は、内部トランジスタの主電流チャネルを流れない（しかし、内部トランジスタを通る電流の変化は、電流ミラー効果で低周波数での出力トランジスタを通る（異符号の）電流の変化に実質的に等しい）。
【００１２】
この回路の一実施形態は、前記第２の主電流チャネルに直列な第４の主電流チャネルと、第３の主電流チャネルと抵抗素子との間で更なるノードに接続される第４の制御電極とを有する更なる出力トランジスタを備える。このように、追加の電流が、より高い周波数で出力トランジスタから抵抗素子へ漏れる。その結果、すぐに臨界抵抗値に到達し、それによってより低い抵抗値でも伝達関数の極の十分なシフトができる。更に、このように、極がより大きな角度に亘って虚数周波数軸から離れるように移動し、その結果、より良好な広帯域特性となるということが分かった。ゼロが入力極を補償する時、極が軸に対して４５度の角度である最適広帯域特性が、上記のように実現され得る。
【００１３】
この実施形態において、内部トランジスタの主電流チャネルが、増幅パスになお効果的には含まれないことに留意すべきである。更なる出力トランジスタの主電流チャネルを通る低周波電流は、出力トランジスタの主電流チャネルを通る電流によって決定され、且つ、それは低周波数において、前記更なる出力トランジスタの制御電極を抵抗素子との間の接続によっては影響されない。
【００１４】
更なる実施形態において、差動増幅器の両ブランチは、本発明によって実施される。このように、広帯域差動増幅器が実現される。
【００１５】
本発明の集積回路の上記及び他の目的と有利な態様は、添付の図面を参照してより詳細に記述される。
【発明を実施するための最良の形態】
【００１６】
図２は、本発明の増幅器回路を示す。この回路は、入力トランジスタＱ１、内部トランジスタＱ２、出力トランジスタＱ４、更なる出力トランジスタＱ３、及び第１と第２の負荷抵抗器Ｒ１とＲ２を備える。入力トランジスタＱ１は、この回路の入力を形成する。ノード１０を介して、入力トランジスタＱ１のコレクタは、内部トランジスタＱ２のエミッタに接続され、このトランジスタＱ２のベースは、定電圧のための接続部に接続される。即ち、このベースは高周波数のために効果的に接地される。内部トランジスタＱ２のコレクタは、第１の負荷抵抗器Ｒ１を介して正の電源（より高い周波数に対して効果的な接地）に接続される。
【００１７】
入力トランジスタＱ１のコレクタは、出力トランジスタＱ４のベースに接続され、この出力トランジスタＱ４のコレクタは、更なる出力トランジスタＱ３のエミッタに接続される。出力カスコードトランジスタＱ２のベースは、定電圧のための接続部に接続される。即ち、このベースは、高周波数のために効果的に接地される。更なる出力トランジスタＱ３のコレクタは、増幅器回路の出力を形成し、且つ第２の負荷抵抗器Ｒ２を介して正の電源に接続される。
【００１８】
低周波数での動作において、入力トランジスタＱ１は、トランジスタＱ１のベースでの電圧変化に比例して変化するコレクタ電流を引き出す。内部トランジスタＱ２と出力トランジスタＱ４は、電流ミラー機能を実行する。その理由は、これらのトランジスタの夫々のベース−エミッタ間電圧の変化は、相互に反対であることである。入力トランジスタＱ１のコレクタによって引き出される電流の変化は、内部トランジスタＱ２によって引き出されるコレクタ電流の対応する変化と出力トランジスタＱ４のコレクタ電流における逆変化を導く。更なる出力トランジスタＱ３は、出力トランジスタＱ４のコレクタ電流の変化を第２の負荷抵抗器Ｒ２にパスする。低周波数において、第１の負荷抵抗器Ｒ１は、第２の負荷抵抗器Ｒ２を通る電流へ殆ど或いは全く影響を及ぼさない。その理由は、更なる出力トランジスタＱ３のエミッタ電圧が、出力カスコードトランジスタのベース電圧における変化に追従することである。
【００１９】
図２ａは、Ｑ１、Ｑ２、Ｑ３又はＱ４のようなトランジスタの等価回路モデルを示す。このモデルは、エミッタとコレクタとの間にあり、低周波数でコレクタ電流を提供する電流源２０、ベース−エミッタキャパシタンス２２、ベース−コレクタ（ミラー）キャパシタンス２４、及び外部ベースと、ベース−エミッタキャパシタンス２２とベース−コレクタキャパシタンスとが接続されるノード２８との間にあるベース抵抗器２６と、を備える。このモデルでは、電流源２０を通る電流は、ノード２８とエミッタとの間の電圧に比例する。キャパシタ２２、２４と抵抗器２６は、トランジスタの固有要素であり、別個の部品ではない。
【００２０】
固有のキャパシタンスは、高周波数でのトランジスタＱ１〜Ｑ４からの電流の漏れを引き起こす。これは、より高い周波数での回路のゲインの低下となる。このゲインは、周波数の関数としての出力信号のフーリエ変換値と入力電圧のフーリエ変換値の比率を表す伝達関数によって表されることができる。図２ａのモデルにより、この伝達関数は、周波数の第２の多項関数によって除算された周波数の第１の多項関数に対応する。第２の多項式のゼロの位置は、伝達関数の極に対応する。一般的に複素数値で生じるこれらの極は、周波数の関数としてゲインの減少の指数部である。これらの虚数部が大きくなればなるほど、減少が遅くなる。
【００２１】
図３ａ及び図３ｂは、十字Ｘでマークされた図２の伝達関数の第１の負荷抵抗器Ｒ１の多くの値に対する極の幾つかの位置を示す。周波数は垂直軸にプロットされ、それによって、純粋に虚数周波数での極は水平軸上に位置する。更に、伝達関数のゼロは、円Ｏとしてプロットされている。
【００２２】
第１のセットの極３０ａ〜３０ｃは、第１の負荷抵抗器Ｒ１の値がゼロオームである場合に対応する。これらの極は、以下のように引き起こされる。入力電流が入力トランジスタＱ１のベース−エミッタキャパシタンスを介して漏れ、かつ増幅された電流に寄与しない。この漏れ電流は、極３０ａの第１の極に達し、より高い周波数ではゲインの対応するロスを伴う。また、電流は、Ｑ２のベース−エミッタキャパシタンスによってエミッタから内部トランジスタＱ２のベースに、且つＱ４のベース−エミッタキャパシタンスによって出力トランジスタＱ４のベースから漏れる。これは、更なる極３０ｂと３０ｃに、並びに伝達関数のゼロ３１に達する。
【００２３】
図３ｂは、第１の負荷抵抗器Ｒ１の値が増加される時に起こることを示している。これは、これらの後者の極３０ｂと３０ｃを水平軸に（純粋に虚数周波数のままで）沿って互いに向かってシフトさせる。同様に、ゼロ３１はより低い周波数に移動する。第１の負荷抵抗器Ｒ１の抵抗が臨界値に達すると、これら二つの移動された極は、それらが互いに出会う位置３２に達する。この臨界値は、正確な回路パラメータに依存し、且つ回路解析のためのコンピュータプログラムで、或いは、より入念には、手作業での計算によって容易に決定することができる。全てのトランジスタＱ１〜Ｑ４の相互コンダクタンスが１／（７０オーム）である典型的な回路では、ベース−エミッタキャパシタンスは０．３２ｐＦであり、ミラー（ベース−コレクタ）キャパシタンスは０．０１３ｐＦであり、且つ固有のベース抵抗は２７オームであり、第１の負荷抵抗器の臨界値は約５４オームである。
【００２４】
Ｒ１が臨界値を越えると、極が軌道３４ａと３４ｂを介して虚数面に移動する。従って、極自体によって、これらの極は周波数がゼロから上昇する時に最初に増加する（又は、軸上の極によって期待されたもの未満に減少する）ゲインに対応し、且つ、周波数が極の真数部の値を越えて上昇した後にのみ減少する。これは、入力トランジスタＱ１のベース−エミッタキャパシタンスによって引き起こされる極３０ａの影響を補償する。それによって、より高い遮断周波数を有する広帯域増幅器が実現される。
【００２５】
同時に、Ｑ２によって生成されるゼロ３１は、より低い周波数へ移動する。これにより、低周波数で、周波数でのゲインが降下する量が減少される。更なる臨界値の場合、この変位されたゼロ３３は、Ｑ１のベース−エミッタから生じる極３０ａの頂部に正確に位置決めされる。この値で、ゼロがこの極の影響を完全に除去する。この更なる臨界値は、正確な回路パラメータに依存し、且つ回路解析のためのコンピュータプログラムで、或いは、より入念には、手作業での計算によって容易に決定することができる。先に述べられた典型的な回路では、この更なる臨界値は、３２７．９オームである。
【００２６】
抵抗値が更に増加されると、ゼロ３１は、入力回路によって引き起こされる極３０ａが持つよりもゲインに対するより強い影響を持つ。増幅器の成分値は、導入されたゼロが極３０ａの頂部に位置されるように選択されると、増幅器の広帯域の働きが最適となる。これは、Ｒ１のより高い値で生じる、より低い周波数に対するゲインの顕著な増加を引き起こすことなく、周波数の関数としてのゲインの降下を可能な限り高い値に押し上げる。
【００２７】
第１の負荷抵抗器Ｒ１と内部トランジスタＱ２の組合せは、特別な種類のインピーダンスを入力トランジスタＱ１と出力トランジスタＱ４の間のノードに追加するのに有効である。また、このインピーダンスは、Ｑ２のベースと接地との間の追加の抵抗器によって変更することができる。入力トランジスタＱ１からの電流に応答してこのノードで生成される電圧は、伝達関数にとって限定的である。この電圧は、第１の負荷抵抗器Ｒ１と内部トランジスタとの組合せによって提供されるインピーダンスに依存する。また、この電圧はＱ２のベースと接地との間の追加の抵抗器によって変更することができる。この組合せのインピーダンスは、Ｒ１の抵抗値が十分に大きく且つゼロを生成する時に、伝達関数の極を複素面にシフトする。
【００２８】
図４は、本発明の更なる回路を示す。この更なる回路は、内部トランジスタＱ２のコレクタが更なる出力トランジスタＱ３のベースに接続される点において図２の回路とは異なる。このように、出力トランジスタＱ４からの電流のある部分は、第１の負荷抵抗器Ｒ１に達する。これは、伝達関数の極の移動速度を増加し、それによって抵抗の臨界値が図２の回路に対するよりも低くなる。上述のパラメータの場合、図４の回路の臨界抵抗は８．７オームであり、広帯域増幅器を実現するための更なる臨界（及び最適）値は、１６９．５オームである。このより低い臨界抵抗値のために、この回路は、寄生の影響をあまり受けず、従って、より高い周波数でより容易に使用されることができる。
【００２９】
更に、中の極３０ｂと３０ｃは、より大きな角度に亘って虚数周波数軸から離れるように移動する。従って、極３０ｂと３０ｃは、ゼロ３３が他方の極３０ａをカバーする時に、軸に対して略４５度の角度に達する。それによって、最適な広帯域特性が実現される。
【００３０】
内部トランジスタＱ２のコレクタと更なる出力トランジスタＱ３のベースとの間の接続は、低周波数ゲインに対して殆ど或いは全く影響を及ぼさないことに留意されたい。なぜなら、更なる出力トランジスタＱ３を通る電流が、出力トランジスタＱ４によって決定されるからである。更なる出力トランジスタＱ３のエミッタ電圧は、更なる出力トランジスタＱ３を通る電流に影響を及ぼすことなく、内部トランジスタＱ２のコレクタ電圧に単純に従う。従って、内部トランジスタＱ２は、両図の増幅器の入力と出力との間のパスの外に効果的に位置する。その唯一の本質的な影響は、入力トランジスタＱ１のコレクタと出力トランジスタＱ４のベースとの間のノードでインピーダンスを変更することである。
【００３１】
図５は、本発明の更なる回路を示す。差動増幅器５０は、増幅器のミラートランジスタ５１０と５２０のエミッタが共通電流源５４に接続されていることを除いて、図２に示されるタイプの第１と第２の増幅器５１と５２で構成される。差動増幅器５０の出力は、キャパシタ（図示せず）を介してプッシュプル段（図示せず）の入力に接続されてもよい。
【００３２】
本発明は、図に示される実施形態に限定されない。例えば、内部トランジスタＱ２の固有のキャパシタンスと抵抗器を単に使用する代わりに、例えば、追加のベース抵抗器やベース−エミッタキャパシタンスのような追加の外部部品を使用してその効果を調節してもよい。しかし、これは必要なことではない。単一のコレクタ抵抗との組合せにおいてトランジスタＱ２の自然固有のパラメータは、要求された効果を既に生じている。勿論、このコレクタ抵抗は、抵抗器でなくてもよい。抵抗器のネットワーク、長く薄い導体線、或いは適切に構成されたトランジスタのような任意の抵抗性素子が使用されてもよい。また、本発明は、バイポーラトランジスタで示されたが、ＦＥＴ、ＭＯＳ（ＩＧＦＥＴ）トランジスタ、或いは任意の他のタイプのトランジスタがトランジスタＱ１〜Ｑ４のいずれか又は全てのために使用されてもよい。本発明は、全てのタイプのトランジスタがそれらの制御電極からそれらの主チャネル電極と固有の制御電極抵抗への漏れキャパシタンスを有するために、従前通り適合する。必要ならば、これらのキャパシタンスや抵抗が外部部品の追加によって増加されてもよい。
【００３３】
また、更なるカスコードトランジスタのような追加のトランジスタを、Ｑ２の制御電極への十分な帰還キャパシタンスがある限り、負荷抵抗器Ｒ１に送電するために単一の内部トランジスタＱ２の代わりに使用してもよい。更なる出力トランジスタＱ３は、省略されてもよいし、或いは、他の回路や回路素子、例えば、出力電流を“折り返す”電流ミラーの出力や抵抗器によって置き換えられてもよい。内部トランジスタＱ２は、増幅パスにおいて、連続するトランジスタＱ１とＱ４のコレクタとベースとの間の任意の接合点に接続されてもよい。内部トランジスタＱ２が、極の補償を助けるトランジスタＱ１に直接に接続されることは、必ずしも必要ではない。このトランジスタＱ２は、ベース−コレクタ接続部で直接に接続されることも必要ない。内部トランジスタＱ２は、増幅パスの任意の点に接続されることができ、この点は、電圧がゲインにとって限定的である時に、電流が流れる。これは、内部トランジスタＱ２が極の移動を起こす、内部トランジスタのインピーダンスが寄与するからである。しかし、トランジスタの主電流チャネルが、この電流を送るのに使用されることが好ましい。追加の内部トランジスタは、追加の補償を提供するために、回路中の異なる点で使用され得る。
【図面の簡単な説明】
【００３４】
【図１】従来技術の増幅器回路を示す。
【図２】本発明の増幅器回路を示す。
【図２ａ】トランジスタモデルを示す。
【図３ａ】図２の回路の極移動を示す。
【図３ｂ】図２の回路の極移動を示す。
【図４】本発明の更なる増幅器回路を示す。
【図５】本発明の差動増幅器回路を示す。
【符号の説明】
【００３５】
Ｑ１  入力トランジスタ
Ｑ２  カスコードトランジスタ
Ｑ３、Ｑ４  出力トランジスタ
Ｒ１、Ｒ２  負荷抵抗器
１０  ノード
２０  電流源
２２  ベース−エミッタキャパシタンス
２４  ベース−コレクタ（ミラー）キャパシタンス
２６  ベース抵抗器
２８  ノード
５０  差動増幅器
５１、５２  増幅器
５４  電流源
５１０、５２０  ミラートランジスタ
【図１】
2005512378.tif 000003
【図２】
2005512378.tif 000004
【図２ａ】
2005512378.tif 000005
【図３ａ】
2005512378.tif 000006
【図３ｂ】
2005512378.tif 000007
【図４】
2005512378.tif 000008
【図５】
2005512378.tif 000009
【国際調査報告】
2005512378.tif 000010
2005512378.tif 000011
2005512378.tif 000012