(57)【要約】不純物の無い区域を有するひずみ材料層を含む半導体構造とデバイス、及びそれを製作するための方法。ひずみ材料層の特定の領域は、半導体の隣接する部分から相互拡散することができる不純物を無い状態にしておく。不純物がひずみ材料層の特定の領域に存在する場合、デバイス性能の低下となる。説明された特徴を有する、又は説明されたステップに従って製作される半導体構造とデバイス（例えば、電界効果トランジスタ、即ち「FET」）を使用することにより、デバイスの動作が向上する。
2005504436.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造であって、
基板と、および
前記基板上に配置された少なくとも１つのひずみ層であって、その配置によってそれらの間に境界面を画定し、その少なくとも１つのひずみ層が前記境界面から離れた遠位区域を有する、少なくとも１つのひずみ層とを含み、
前記基板、前記境界面、および前記少なくとも１つのひずみ層が、前記遠位区域において実質的にゼロに等しい値を有する不純物勾配によって少なくとも部分的に特徴付けられている、半導体構造。
【請求項２】
前記基板がSiからなる、請求項１の半導体構造。
【請求項３】
前記基板がSiGeからなる、請求項１の半導体構造。
【請求項４】
前記基板がｐ形ドーパントを含む、請求項１の半導体構造。
【請求項５】
前記基板がｎ形ドーパントを含む、請求項１の半導体構造。
【請求項６】
前記基板が複数の層からなる、請求項１の半導体構造。
【請求項７】
前記複数の層が、組成的グレーデッドSiGe上に配置された緩和SiGeを含む、請求項６の半導体構造。
【請求項８】
前記複数の層が、Si上に配置された緩和SiGeを含む、請求項６の半導体構造。
【請求項９】
前記複数の層が埋込絶縁層を含む、請求項６の半導体構造。
【請求項１０】
前記少なくとも１つのひずみ層がSiを含む、請求項１の半導体構造。
【請求項１１】
前記少なくとも１つのひずみ層がGeを含む、請求項１の半導体構造。
【請求項１２】
前記少なくとも１つのひずみ層がSiGeを含む、請求項１の半導体構造。
【請求項１３】
前記遠位区域が、少なくとも約５ｎｍ（５０オングストローム）の前記少なくとも１つのひずみ層からなる、請求項１の半導体構造。
【請求項１４】
前記不純物勾配が、少なくともGeの濃度を表す、請求項１０の半導体構造。
【請求項１５】
前記不純物勾配が、少なくともSiの濃度を表す、請求項１１の半導体構造。
【請求項１６】
半導体構造に製作されたＦＥＴであって、
少なくとも１つのひずみチャネル層を含むチャネル領域と、前記少なくとも１つのひずみチャネル層が前記基板から離れた遠位区域を有することとを含み、
前記基板と前記チャネル領域が、前記遠位区域において実質的にゼロに等しい値を有する不純物勾配によって少なくとも部分的に特徴付けられている、ＦＥＴ。
【請求項１７】
前記基板がSiからなる、請求項１６のＦＥＴ。
【請求項１８】
前記基板がSiGeからなる、請求項１６のＦＥＴ。
【請求項１９】
前記基板がｐ形ドーパントを含む、請求項１６のＦＥＴ。
【請求項２０】
前記基板がｎ形ドーパントを含む、請求項１６のＦＥＴ。
【請求項２１】
前記基板が複数の層からなる、請求項１６のＦＥＴ。
【請求項２２】
前記複数の層が、組成的グレーデッドSiGe上に配置された緩和SiGeを含む、請求項２１のＦＥＴ。
【請求項２３】
前記複数の層が、Si上に配置された緩和SiGeを含む、請求項２１のＦＥＴ。
【請求項２４】
前記複数の層が埋込絶縁層を含む、請求項２１のＦＥＴ。
【請求項２５】
前記少なくとも１つのひずみチャネル層がSiを含む、請求項１６のＦＥＴ。
【請求項２６】
前記少なくとも１つのひずみチャネル層がGeを含む、請求項１６のＦＥＴ。
【請求項２７】
前記少なくとも１つのひずみチャネル層がSiGeを含む、請求項１６のＦＥＴ。
【請求項２８】
前記遠位区域が、少なくとも約５ｎｍ（５０オングストローム）の前記少なくとも１つのひずみチャネル層からなる、請求項１６のＦＥＴ。
【請求項２９】
前記不純物勾配が、少なくともGeの濃度を表す、請求項２５のＦＥＴ。
【請求項３０】
前記不純物勾配が、少なくともSiの濃度を表す、請求項２６のＦＥＴ。
【請求項３１】
基板に半導体構造を製作するための方法であって、
前記基板上に少なくとも１つのひずみ層を配置するステップであって、その配置によりそれらの間に境界面を画定し、その少なくとも１つのひずみ層が前記境界面から離れた遠位区域を有する、ステップと、および
前記基板に少なくとも１つの後続の処理工程を実施し、その後で前記基板、前記境界面、および前記少なくとも１つのひずみ層を少なくとも部分的に特徴付ける不純物勾配が、前記遠位区域において実質的にゼロに等しい値を有するステップとを含む、方法。
【請求項３２】
前記基板がSiからなる、請求項３１の方法。
【請求項３３】
前記基板がSiGeからなる、請求項３１の方法。
【請求項３４】
前記基板がｐ形ドーパントを含む、請求項３１の方法。
【請求項３５】
前記基板がｎ形ドーパントを含む、請求項３１の方法。
【請求項３６】
前記基板が複数の層からなる、請求項３１の方法。
【請求項３７】
前記複数の層が、組成的グレーデッドSiGe上に配置された緩和SiGeを含む、請求項３６の方法。
【請求項３８】
前記複数の層が、Si上に配置された緩和SiGeを含む、請求項３６の方法。
【請求項３９】
前記複数の層が埋込絶縁層を含む、請求項３６の方法。
【請求項４０】
前記少なくとも１つのひずみ層がSiを含む、請求項３１の方法。
【請求項４１】
前記少なくとも１つのひずみ層がGeを含む、請求項３１の方法。
【請求項４２】
前記少なくとも１つのひずみ層がSiGeを含む、請求項３１の方法。
【請求項４３】
前記遠位区域が、少なくとも約５ｎｍ（５０オングストローム）の前記少なくとも１つのひずみ層からなる、請求項３１の方法。
【請求項４４】
前記少なくとも１つの後続の処理工程が、所定の温度範囲内で実施される、請求項３１の方法。
【請求項４５】
前記不純物勾配が、少なくともGeの濃度を表す、請求項４０の方法。
【請求項４６】
前記不純物勾配が、少なくともSiの濃度を表す、請求項４１の方法。
【請求項４７】
チャネル領域を含むＦＥＴを、半導体基板に製作するための方法であって、
少なくとも前記チャネル領域に少なくとも１つのひずみチャネル層を配置するステップであって、その少なくとも１つのひずみチャネル層が前記基板から離れた遠位区域を有する、ステップと、および
前記基板に少なくとも１つの後続の処理工程を実施し、その後で前記基板および前記少なくとも１つのひずみ層を少なくとも部分的に特徴付ける不純物勾配が、前記遠位区域において実質的にゼロに等しい値を有するステップとを含む、方法。
【請求項４８】
前記基板がSiからなる、請求項４７の方法。
【請求項４９】
前記基板がSiGeからなる、請求項４７の方法。
【請求項５０】
前記基板がｐ形ドーパントを含む、請求項４７の方法。
【請求項５１】
前記基板がｎ形ドーパントを含む、請求項４７の方法。
【請求項５２】
前記基板が複数の層からなる、請求項４７の方法。
【請求項５３】
前記複数の層が、組成的グレーデッドSiGe上に配置された緩和SiGeを含む、請求項５２の方法。
【請求項５４】
前記複数の層が、Si上に配置された緩和SiGeを含む、請求項５２の方法。
【請求項５５】
前記複数の層が埋込絶縁層を含む、請求項５２の方法。
【請求項５６】
前記少なくとも１つのひずみ層がSiを含む、請求項４７の方法。
【請求項５７】
前記少なくとも１つのひずみ層がGeを含む、請求項４７の方法。
【請求項５８】
前記少なくとも１つのひずみ層がSiGeを含む、請求項４７の方法。
【請求項５９】
前記遠位区域が、少なくとも約５ｎｍ（５０オングストローム）の前記少なくとも１つのひずみ層からなる、請求項４７の方法。
【請求項６０】
前記少なくとも１つの後続の処理工程が、所定の温度範囲内で実施される、請求項４７の方法。
【請求項６１】
前記不純物勾配が、少なくともGeの濃度を表す、請求項５６の方法。
【請求項６２】
前記不純物勾配が、少なくともSiの濃度を表す、請求項５７の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して半導体構造およびデバイスに関し、より具体的には、ひずみ材料層および制御された不純物拡散勾配を組み込む半導体構造と電界効果トランジスタ（以降、「ＦＥＴ」と称する）に関する。
【０００２】
関連出願に対する相互参照
本発明は、2001年９月21に提出された米国仮特許出願第６０／３２４，３２５号に対する優先権およびその利益を請求しており、参照によりそっくりそのまま本明細書に組み込まれる。
【０００３】
発明の背景
シリコン（Si）およびゲルマニウム（Ge）に基づいた「仮想基板」は、バルクSi基板に製作されたデバイスと比較した場合に向上した性能を呈する新世代のVLSIデバイスにプラットフォームを提供する。SiGe仮想基板の重要な構成要素は、その平衡格子定数に緩和されたSiGe層である（即ち、それはSiの格子定数より大きい格子定数である）。この緩和されたSiGe層は、Si基板に（例えば、ウエハボンディングまたは直接的エピタクシーにより）、またはSiGe材料の格子定数が層の厚さにわたって徐々に増加する緩和グレーデッドSiGe層の上に直接的に付着され得る。また、SiGe仮想基板は、絶縁体上シリコン（「ＳＯＩ」）ウエハのようにして、埋込絶縁層も組み込むことができる。これらのプラットフォーム上に高性能なデバイスを製作するために、Si、Ge、またはSiGeからなる薄いひずみ層が、緩和SiGe仮想基板に成長される。結果としての二軸張力または圧縮ひずみは、層の担体移動度を変化させ、高速デバイスまたは低電力デバイスあるいは双方の製作を可能にする。
【０００４】
ひずみSiウエハを製作するための技術は、以下のステップを含む。即ち、
１．エッジが研磨されたシリコン基板を準備し、
２．最後のGe組成物に対する緩和グレーデッドSiGeバッファ層をシリコン基板上にエピタキシャル堆積させ、
３．均一な組成物を有する緩和SiGeキャップ層を、グレーデッドSiGeバッファ層上にエピタキシャル堆積させ、
４．例えば、化学機械研磨（「CMP」）によりSiGeキャップ層を平坦化し、
５．均一な組成物を有する緩和SiGe再成長層を、SiGeキャップの平坦化された表面上にエピタキシャル堆積させ、および
６．ひずみシリコン層をSiGe再成長層上にエピタキシャル堆積させる。
【０００５】
緩和グレーデッドSiGeバッファ層の堆積は、転位の導入を減少させながら、SiGeキャップ層の格子定数（それ故に、ひずみシリコン層のひずみ量）のエンジニアリングを可能にする。SiGeの格子定数は、Siの格子定数より大きく、SiGe合金におけるGeの量の直接的関数である。SiGeグレーデッドバッファ層がエピタキシャル堆積されるので、それは、下に横たわるシリコン基板の面内格子定数に一致するように最初のうちひずむ。しかしながら、所定の限界の厚さを上回ると、SiGeグレーデッドバッファ層は、その固有のより大きな格子定数に緩和する。
【０００６】
緩和のプロセスは、２つの不整合格子の層、例えばSi基板とSiGeエピタキシャル層（epilayer）の境界面において、ミスフィット転位の形成を通じて生じる。転位は結晶の内部で終わることができないので、ミスフィット転位は、各端部において垂直な転位セグメント、即ち結晶を貫通して立ち上がりウエハの上面に達することができる貫通転位を有する。ミスフィット転位と貫通転位は、それらに関連したストレス域を有する。参照により本明細書に組み込まれる、Eugene Fitzgerald他著、「Journal of Vacuum Science and Technology B」Vol.10,No.4,1992年によって説明されるように、ミスフィット転位のネットワークに関連したストレス域は、結晶の表面において局所化されたエピタキシャル成長速度に影響を与える。この成長速度の変動により、Si上に成長した不整合格子の緩和SiGeバッファ層上に表面クロスハッチが結果として生じる可能性がある。
【０００７】
また、ミスフィット転位に関連したストレス域は、特定の条件の下で、転位のパイルアップも生じる。転位のパイルアップは、貫通転位の直線的な凝集である。パイルアップが貫通転位の局所的な高い密度を表すので、それらはその領域に形成されたデバイスを使用できなくする可能性がある。従って、転位のパイルアップの形成を阻止することが望ましい。
【０００８】
転位のパイルアップは以下のように形成される（例えば、参照により本明細書に組み込まれる、Srikanth Samavedam他著、「Journal of Applied Physics」Vol.81,No.7,1977年を参照）。結晶の特定の領域における高密度のミスフィット転位は、局所的な高いストレス域を有するその領域に結果として生じる。このストレス域は２つの効果を有する。第１に、ストレス域は、ミスフィットを通り越して移動しようとする他の貫通転位の移動に対する障壁を与えることができる。他のミスフィット転位の高いストレス域に起因した貫通転位のこのようなピン留め（pinning）またはトラッピングは、加工硬化として知られている。第２に、高いストレス域は、その領域における局所的なエピタキシャル成長速度を強く低減する可能性があり、表面クロスハッチの残りの部分と比較して表面構造に、より深いトラフを結果として生じる。また、この深いトラフは、高いミスフィット転位の領域を通り越して移動しようとする貫通転位もピン留めできる。このサイクルはそれ自体永続させ、トラッピングされた高密度の貫通転位、即ち転位パイルアップを有する線形領域を結果として生じる。
【０００９】
本明細書において、用語「MOS」（「金属酸化物半導体」を意味する）は、半導体チャネル層から少なくとも絶縁層によって間隔をおいて配置された導電性ゲートを含む、ＦＥＴ等の半導体デバイスを参照するために概して使用される。本明細書において、用語「SiGe」および「Si１−ＸGeＸ」は、シリコンゲルマニウム合金を参照するために交換可能に使用される。本明細書において、用語「シリサイド」は、金属、シリコン、およびゲルマニウム等の任意の他の成分からなる反応生成物を参照するために使用される。また、用語「シリサイド」は、単体半導体、化合物半導体、または合金半導体と金属の反応生成物を参照するために、それ程形式にかなっていなくても使用される。
【００１０】
ひずみ層を有するMOSデバイスの製造しやすさに対する１つの難題は、１つまたは複数の高温プロセス工程がひずみ材料の追加後に一般に使用される点である。これは、ひずみ層と下に横たわる材料との混合を生じる可能性がある。この混合は、概して相互拡散と呼ばれ、良く知られた拡散理論（例えば、フィックの法則）により説明され得る。相互拡散の一例は、ひずみ層がチャネルとして使用されているＦＥＴに見出される。この例において、１つまたは複数の不純物（例えば、ドーパント）は、ひずみ層の追加後に注入される。注入後に中程度の高温工程が後続する場合（例えば、ドライブイン工程またはアニール工程）、注入損傷の存在およびひずみ層の余分な点欠陥に起因して、注入不純物によるチャネルの猛烈な相互拡散が存在する可能性がある。結果として不純物がひずみ層に存在することになる。別の言い方をすれば、不純物の分布（即ち、半導体またはデバイスの全体における位置の関数として不純物の濃度を示す勾配）は、ひずみ層に非ゼロの値を有する。ひずみ層に１つまたは複数の不純物が存在することは、特定の濃度において、全体的なデバイスの性能を低下させ得る。
【００１１】
前述のことから明らかなように、構造体またはデバイスの制作中に１つまたは複数の不純物種の浸入を受けない１つまたは複数のひずみ層を含む半導体構造とデバイスを製作するための方法が、依然として必要とされている。
【００１２】
発明の概要
本発明は、動作上の性能を改善するだけでなく、相互拡散された不純物が相対的に無い１つまたは複数のひずみ材料層を含む半導体構造とデバイス（例えば、ＦＥＴ）を提供する。従って、結果としての半導体構造とデバイスは、ひずみ層の係る不純物の存在から生じる低下した性能を示さない。
【００１３】
本発明は、少なくとも１つのひずみ層が半導体基板上に配置され、その２つの間に境界面を形成する半導体構造を特徴にする。この構造は、構造の位置の関数として１つまたは複数の不純物（即ち、ドーパント）の濃度を表す不純物勾配によって特徴付けられる。ひずみ層の最も遠い部分（即ち、境界面から離れた層の「遠位区域」）において、この不純物勾配は、実質的にゼロに等しい値を有する。
【００１４】
本実施形態の１つのバージョンにおいて、本発明は、基板に半導体構造を製作するための方法を提供する。この方法には、基板上に少なくとも１つのひずみ層を配置するステップと、その２つの間に境界面を形成するステップとが含まれる。少なくとも１つの後続の処理工程を基板に実施し、その後で不純物勾配が遠位区域で実質的にゼロに等しい値を有することが、これに続く。後続の処理工程は、特に遠位区域において不純物勾配の値に影響を与える所定の温度範囲内で一般に実施される。
【００１５】
特定の実施形態において、半導体基板は、Si、SiGe、またはこれらの材料の任意の組合せを含むことができる。また、それは多層とすることもできる。この後者の場合、複数の層は、組成的に徐々に変化した（以降、組成的グレーデッドと称する）SiGe上に配置された緩和SiGeを含むことができる。また、複数の層は、Si上に配置された緩和SiGeも含むことができる。１つまたは複数の埋込絶縁層も同様に含まれ得る。
【００１６】
他の実施形態において、ひずみ層は、Si、Ge、SiGe、またはこれらの材料の任意の組合せを含むことができる。ひずみ層の少なくとも約５ｎｍ（５０オングストローム）の最も遠い部分は、不純物勾配が実質的にゼロに等しい値を有する遠位区域を画定する。
【００１７】
本発明の種々の特徴は、例えば基板内または基板上に１つまたは複数のSi層、Si１−ＸGeＸ層あるいはGe層を含むMOSトランジスタ（例えば、ＦＥＴ）を利用する用途に良好に適合する。
【００１８】
別の実施形態において、本発明は、半導体基板に製作されたＦＥＴを含む。ＦＥＴは、少なくとも１つのひずみチャネル層を含むチャネル領域を有する。ひずみチャネル層は、基板から離れた遠位区域を有する。基板とチャネル領域を特徴付ける不純物勾配は、遠位区域において実質的にゼロに等しい値を有する。
【００１９】
本実施形態の１つのバージョンにおいて、本発明は、半導体基板にＦＥＴを製作するための方法を提供する。方法は、ＦＥＴの少なくともチャネル領域に少なくとも１つのひずみチャネル層を配置するステップを含む（ひずみチャネル層は基板から離れた遠位区域を有する）。少なくとも１つの後続の処理工程を基板に実施し、その後で遠位区域において不純物勾配が実質的にゼロに等しい値を有することが、これに続く。後続の処理工程は、特に遠位区域において不純物勾配の値に影響を与える所定の温度範囲内で一般に実施される。
【００２０】
本発明の他の態様および利点は、単なる例示のために本発明の原理を示す添付図面に関連してなされる、以下の詳細な説明から明らかになるであろう。
【００２１】
本発明の前述の、および他の目的、特徴、および利点、並びに本発明自体は、添付図面と共に読まれる場合に、種々の実施形態に関する以下の説明からより完全に理解されるであろう。
【００２２】
詳細な説明
例示のために図面に示されるように、本発明は、特有の構造的特徴を有する、例えばＦＥＴ等の半導体構造またはデバイスにおいて具現化され得る。本発明による半導体構造またはＦＥＴは、相互拡散された不純物が相対的に無い１つまたは複数のひずみ材料層を含む。これらのひずみ材料層は、ひずみ層の特定の領域において、実質的にゼロに等しい値を有する少なくとも１つの不純物拡散勾配によって特徴付けられる。従って、半導体構造またはＦＥＴは、ひずみ層の特定の部分における係る不純物の存在から生じる低下した性能を示さない。
【００２３】
概略を簡単に述べると、図１は、本発明の実施形態による半導体構造１００の（一定の拡大率でない）略断面図を示す。半導体構造１００は基板１０２を含む。基板１０２は、Si、SiGe、あるいは例えばGaAsまたはInP等の他の化合物とすることができる。また、基板１０２は、一般に異なる材料からなる複数の層１２２、１２４、１２６、１２８も含むことができる（図１は、４つの層１２２、１２４、１２６、１２８を示すが、これは例示のためだけである。単一、２つ、またはそれより多い層はすべて、本発明の範囲内である）。
【００２４】
一実施形態において、複数の層１２２、１２４、１２６、１２８は、組成的グレーデッドSiGe上に配置された緩和SiGeを含む。別の実施形態において、複数の層１２２、１２４、１２６、１２８は、Si上に配置された緩和SiGeを含む。また、複数の層１２２、１２４、１２６、１２８うちの１つまたは複数は、SiＯ２またはSi３Ｎ４のような埋込絶縁層も含むことができる。また、埋込絶縁層もドーピングされ得る。
【００２５】
別の実施形態において、緩和された組成的グレーデッドSiGe層１２４が、任意の従来の堆積方法（例えば、化学蒸着法（「CVD」）または分子線エピタキシー（「MBE」））を用いてSi層１２２（一般的にエッジが研磨されたSiウエハの部分）上に配置され、方法はプラズマ支援され得る。さらなる緩和SiGe層１２６は、均一な組成を有するが、緩和された組成的グレーデッドSiGe層１２４上に配置される。そして、緩和された均一なSiGe層１２６は、一般にCMPによって平坦化される。次いで、緩和SiGe再成長層１２８が、緩和された均一なSiGe層１２６上に配置される。
【００２６】
１つまたは複数のひずみ層１０４が、基板１０２上に配置される。基板１０２とひずみ層１０４との間は、境界面１０６である。ひずみ層１０４の遠位区域１０８が、境界面１０６から離れて配置される。
【００２７】
種々の実施形態において、ひずみ層１０４は、Si、Ge、またはSiGeからなる１つまたは複数の層を含む。ひずみ層１０４の「ひずみ」は、圧縮力または張力とすることができ、それは、前述したように隣接する層に対する格子の不整合によって、または機械的に引き起こされ得る。例えば、ひずみはSi３Ｎ４等の被覆層（overlayer）の堆積により引き起こされ得る。別の態様は、例えばアニーリングが後続する１つまたは複数のガスの注入により、下に横たわる空隙を形成することである。これらの手法の双方は、下に横たわる基板１０２にひずみを引き起こし、次いでひずみ層１０４にひずみを生じさせる。
【００２８】
基板１０２、ひずみ層１０４、および境界面１０６は、少なくとも部分的に、不純物勾配１１０Ａ、１１０Ｂ（まとめて１１０）によって特徴付けられる。不純物勾配１１０は、基板１０２、ひずみ層１０４、および境界面１０６にわたる位置の関数として不純物種の濃度を表す。不純物勾配１１０は、物質の伝達を表す、フィックの微分方程式を解くことにより決定され得る。
【００２９】
【数１】
2005504436.tif 000003
【００３０】
式（１）と（２）において、「Ｊ」は不純物束であり、「Ｄ」は拡散係数であり、「Ｎ」は不純物濃度である。式（１）は、安定した状態の流れの条件の下で媒体の単位断面積を通って拡散する種の透過の速度を表す。式（２）は、時間の関数として媒体の異なる点において拡散する種の蓄積率を規定し、過渡的な過程に適用される。一般的な場合には、式（１）と式（２）は、３次元のこれらの現象を表すベクトル−テンソル関係である。場合によっては、式（１）と式（２）は、１次元に単純化され得る。
【００３１】
本明細書において詳述されない、式（１）に対する安定した状態の解は、ガウス誤差関数の関数である。
【００３２】
【数２】
2005504436.tif 000004
【００３３】
解の例は、不純物勾配１１０として図１に示される。軸１１２は不純物の濃度を表し、その単位は一般にｃｍ−３である。軸１１４は半導体構造１００の位置に対応する。軸１１４は、半導体構造１００と位置合わせされて、代表的な不純物分布図を示し、これは、半導体構造１００の任意の点における不純物濃度が位置の関数として確認され得ることが意図されている。以下に説明される場合を除いて、不純物勾配１１０の図示された形状は、制限することを意図していない。例えば、不純物勾配１１０Ａは、基板１０２に導入されるｐ形（例えば、ボロン）またはｎ形（例えば、リンまたはヒ素）のドーパントの分布を表すことができる。他方、不純物勾配１１０Ｂは、例えばひずみ層１０４に所望の値（例えば、低減された値）をとる基板１０２におけるGe、またはSi、または双方の実質的に一定の濃度を表すことができる。別な言い方をすれば、不純物勾配１１０は、半導体構造１００の任意の点において、それ自体基板の種を含む基板１０２の任意の種の濃度を表すことができる。
【００３４】
境界１１６は基板１０２とひずみ層１０４との間の境界面を表す。境界１１８はひずみ層１０４の遠位区域１０８の開始点を示す。境界１２０はひずみ層１０４の端部に対応する。重要な点は、境界１１６、１１８、１２０が軸１１４と不純物勾配１１０と交差する位置である。特に、不純物勾配１１０は、遠位区域１０８において実質的にゼロに等しい値を有する。これは、不純物勾配１１０が境界１１８において軸１１４に近づき、そこにとどまる、またはゼロに、あるいは境界１１８と１２０との間で実質的にゼロに等しい別の値にとどまることにより示される。もちろん、不純物勾配１１０は、境界１１８に達する前に実質的にゼロに等しい値を有することもできる。いずれにせよ、本発明の一実施形態は、ひずみ層１０４の少なくとも約５ｎｍ（５０オングストローム）の最も遠い部分を含む遠位区域１０８を特徴とする。即ち、遠位区域１０８は、少なくとも約５ｎｍ（５０オングストローム）の厚さである。
【００３５】
図２に概略的に図示される（即ち、一定の拡大率でない）別の実施形態において、ＦＥＴ２００は類似の半導体構造に製作される。ＦＥＴ２００は、Si、SiGe、あるいは例えばGaAsまたはInPのような他の化合物とすることができる半導体基板２０２を含む。基板２０２は、多層化されることができ、組成的グレーデッドSiGe上に配置された緩和SiGe、またはSi上に配置された緩和SiGeを含むことができる。また、基板２０２は、SiＯ２またはSi３Ｎ４のような埋込絶縁層も含むことができる。また、埋込絶縁層もドーピングされ得る。
【００３６】
一般に酸化物を含むアイソレーションウエル２０４が、基板２０２上に配置される。アイソレーションウエル２０４内には、アイソレーショントレンチ２０６がある。ソース領域２０８とドレイン領域２１２は、一般にイオン注入により形成される。ＦＥＴチャネル２１０は、１つまたは複数のひずみ層から形成される。ひずみ層は、Si、Ge、またはSiGeからなる１つまたは複数の層を含むことができる。ひずみ層の「ひずみ」は、圧縮力または張力とすることができ、それは、前述したように引き起こされ得る。チャネル２１０の最も遠い部分は、基板２０２から離れて配置される。この最も遠い部分はチャネル２１０の遠位区域を形成する。
【００３７】
チャネル２１０の少なくとも一部分の上には、例えばSiＯ２、Si３Ｎ４またはSiＯ２の誘電率より大きい誘電率を有する任意の他の材料（例えば、HfＯ２、HfSiＯＮ）のようなゲート誘電体２１４が配置される。ゲート誘電体２１４は、一般に１．２〜１０ｎｍ（１２〜１００オングストローム）の厚さであり、積み重ねられた構造（例えば、高誘電率を有する別の材料で覆われた薄いSiＯ２）を含むことができる。
【００３８】
ゲート誘電体２１４上には、ゲート電極２１６が配置される。ゲート電極２１６の材料には、ドーピングされた、またはされていないポリシリコン、ドーピングされた、またはされていない多結晶シリコンゲルマニウム（Poly-SiGe）、あるいは金属が含まれ得る。ゲート電極２１６の回りには、トランジスタスペーサ２１８が配置される。トランジスタスペーサ２１８は、一般にゲート誘電体２１４と同じ材料とすることができる誘電体材料を堆積して異方性エッチングにより形成される。
【００３９】
また、不純物勾配１１０は、チャネル２１０および基板２０２、並びにアイソレーションウエル２０４も特徴付ける。これは、明瞭化のために拡大図で図２に示され、図２の残りの部分（一定の拡大率でない）と比べて尺度が異なる。チャネル２１０の遠位区域は、境界１１８と１２０との間の不純物勾配１１０のその部分（明瞭化のために拡大された）に対応する。チャネル２１０の遠位区域内では、不純物勾配１１０は実質的にゼロに等しい値を有する。上述のように、不純物勾配１１０の図示された形状は、制限することを意図しておらず、不純物勾配１１０は境界１１８に達する前に実質的にゼロに等しい値を有することもできる。本発明の一実施形態は、チャネル２１０の少なくとも約５ｎｍ（５０オングストローム）の最も遠い部分を含む遠位区域１０８を特徴とする。即ち、遠位区域は、少なくとも約５ｎｍ（５０オングストローム）の厚さである。
【００４０】
本発明の実施形態の１つのバージョンは、半導体基板にＦＥＴを製作するための方法を提供する。その方法は、ＦＥＴチャネル領域に１つまたは複数のひずみチャネル層を配置するステップを含む。チャネル層は基板から離れた遠位区域を有する。遠位区域は、チャネル領域の少なくとも約５ｎｍ（５０オングストローム）の最も遠い部分を含む。不純物勾配は、少なくとも基板とひずみ層を特徴付ける。
【００４１】
次に、１つまたは複数の後続の処理工程が基板に実施される。これらの後続の処理工程が実施された後に、不純物勾配は、遠位区域において実質的にゼロに等しい値を有する。不純物勾配が温度によって影響を受ける可能性があるので、後続の処理工程は、不純物勾配が特に遠位区域において所望の値を有することを確実にするように選択された所定の温度範囲内で一般に実施される。
【００４２】
図３は、本発明の実施形態に従ってＦＥＴを製作するための方法３００を示す。この方法は、一般に平坦化され、ひずみ層を備えない基板を準備するステップ（ステップ３０２）を含む。基板は、組成的グレーデッドSiGe層上の緩和SiGe、Si基板上の緩和SiGe、Si上の緩和SiGe、あるいはGaAsまたはInPのような他の化合物を含むことができる。また、基板は埋込絶縁層も包含することができる。
【００４３】
次に、例えば、表面クリーニング、犠牲的な酸化、深いウエルのドライブイン、およびライナー酸化またはＬＯＣＯＳによる浅いトレンチアイソレーションのようなアイソレーション工程等の、最初のＶＬＳＩ処理工程が実施される（ステップ３０４）。任意の数のこれらのステップは、高温または表面材料の減耗を含むことができる。ステップ３０４の間に画定される形状構成は、深いアイソレーションウエルおよびトレンチのエッチ再充填（etch-refill）アイソレーション構造を含むことができる。一般に、これらのアイソレーショントレンチは、上述した例の、SiＯ２または別の絶縁材料で再充填される。
【００４４】
次に、チャネル領域は、浅いイオン注入または固体源からの外方拡散等の技術によりドーピングされる（ステップ３０６）。例えば、ＢＳＧまたはＰＳＧ等のガラスからのドーパント源は、堆積されることができ（ステップ３０８）、ガラスからのドーパントを外方拡散するための高温工程がそれに続く（ステップ３１０）。そして、ガラスはエッチング除去されて、ウエハの表面に近い領域において先鋭なドーパントのスパイクを残すことができる（ステップ３１２）。このドーパントのスパイクは、深いスケールド表面チャンネルＦＥＴにおいて短絡チャネルの効果を防止するために、またはデプレッションモードで一般に動作する埋込チャネルＦＥＴの供給層として使用され得る。そして、引き続いて堆積されたチャネル層は、ドーピングされないことができ、デバイスのチャネルにおけるより少ない制限移動度のばらつきにつながり、その性能を改善する。同様に、この浅いドーピングは、ガス源（例えば、急速気相ドーピングまたはガス投入レーザドーピング）（ステップ３１４）、あるいはプラズマ投入イオン注入ドーピングの場合のようなプラズマ源（ステップ３１６）からの拡散を介して達成され得る。
【００４５】
次に、１つまたは複数のひずみチャネル層が、好適にはＣＶＤ処理によって堆積される（ステップ３１８）。チャネルは、Si、Ge、SiGe、あるいはSi、Ge、またはSiGeからなる複数の層の組合せとすることができる。デバイスのアイソレーショントレンチまたは領域の上において、堆積されるチャネル材料は、一般に多結晶である。代案として、デバイスのチャネルは、選択的に堆積されることができ、即ち、デバイスの活性領域にのみ堆積され、アイソレーション領域の上部には堆積されない。一般に、トランジスタ製作の一連の工程における残りのステップは、より低い熱の供給、およびほとんどまたは全くない表面材料の減耗を含む。
【００４６】
次に、トランジスタ製作の一連の工程には、ゲート誘電体の成長または堆積（ステップ３２０）、およびゲート電極材料の堆積（ステップ３２２）が続く。ゲート電極材料の例には、ドーピングされた、またはされていないポリシリコン、ドーピングされた、またはされていない多結晶シリコンゲルマニウム（Poly-SiGe）、あるいは金属が含まれる。そして、この材料のスタックがエッチング（ステップ３２４）され、トランジスタのゲートが形成される。一般に、このエッチングは、反応性イオンエッチング（「ＲＩＥ」）のような処理によってゲート電極材料を除去し、ウエットエッチングによって概して除去されるゲート誘電体上で停止する。この後、堆積されたチャネル材料は、一般に依然として存在する。
【００４７】
次に、トランジスタスペーサが、従来の処理の誘電体材料の堆積と異方性エッチングにより形成される（ステップ３２６）。ステップ３２６より前に、延長部分の打ち込み、またはゲートの下でない領域におけるチャネル材料の除去、あるいは双方が行われ得る。チャネル材料がスペーサ材料の堆積より前に除去されない場合、スペーサのエッチングは、ゲートの下にない領域の余分なチャネル材料を除去するために調整され得る。アイソレーション領域の上の余分なチャネル材料の除去不良は、デバイスの漏れ経路をもたらす可能性がある。
【００４８】
次に、ソース領域とドレイン領域が、一般にイオン注入により製作される（ステップ３２８）。デバイスの製作を完了するための更なるステップは、サリサイド（salicidation）（ステップ３３０）およびメタライゼーション（ステップ３３２）を含むことができる。
【００４９】
図４は、本発明の実施形態に従ってＦＥＴを製作するための別の方法４００を示す。この方法は、製作過程の異なる点においてチャネルを形成することを含み、例えばウエル形成、アイソレーション、ゲートスタック堆積と画定、スペーサの形成、ソースドレインの打ち込み、シリサイド化のような従来のフロントエンドＶＬＳＩ処理工程の実施から開始する（ステップ４０２）。ゲート電極の代わりに、「ダミーゲート」を製作する（ステップ４０４）。このダミーゲートは、後続の処理工程でエッチングされて置き換えられる。ダミーゲートは、Si３Ｎ４（または説明された任意の他の誘電体材料）のような誘電体材料、あるいはポリシリコン、多結晶ゲルマニウム（Poly-Ge）、または金属のような導電材料を含むことができる。ゲートがゲート誘電体により半導体基板から分離されている典型的なＭＯＳＦＥＴの処理とは異なり、ダミーゲートはエッチストップ層によって基板から分離される。エッチストップ層は、熱成長または堆積されるSiＯ２からなることができる。
【００５０】
次に、誘電体層が（例えば、ＣＶＤ処理により）堆積され（ステップ４０６）、例えば、ＣＭＰにより平坦化される（ステップ４０８）。この「平坦化層」は、一般にダミーゲートとは異なる材料である。
【００５１】
次に、ダミーゲートが選択的エッチング処理により除去される（ステップ４１０）。エッチストップ層は、このエッチング処理から基板を保護する。そして、ウエットエッチングまたはドライエッチングにより、エッチストップ層が除去される。
【００５２】
構成例には、ポリシリコンのダミーゲート、SiＯ２エッチストップ層、Si３Ｎ４スペーサ、およびSiＯ２平坦化層が含まれる。この構成は、加熱された水酸化テトラメチルアンモニウム（「ＴＭＡＨ」）のようなエッチャントでダミーゲートを選択的に除去することを可能にし、これによりSiＯ２とSi３Ｎ４が無傷のままになっている。エッチストップは、後にウエットエッチングまたはドライエッチングにより（例えば、ＨＦにより）除去される。
【００５３】
次に、１つまたは複数のひずみチャネル層が、概してＣＶＤ処理により堆積される（ステップ４１２）。チャネル層は、Si、Ge、SiGe、あるいはSi、Ge、またはSiGeからなる複数の層の組合せとすることができる。そして、ゲート誘電体が（例えば、ＣＶＤまたはスパッタリングにより）熱成長または堆積される（ステップ４１６）。これの後には、ゲート電極材料の堆積（ステップ４１８）が続き、ゲート電極材料には、ドーピングされた、またはされていないポリシリコン、ドーピングされた、またはされていない多結晶シリコンゲルマニウム（Poly-SiGe）、あるいは金属が含まれ得る。
【００５４】
次に、ゲート電極が画定される（ステップ４２０）。これは、ゲート電極材料のフォトマスキングとエッチングにより行われ得る（ステップ４２２）。また、これはＣＭＰ工程（ステップ４２４）によって行われてもよく、この場合、平坦化層の上のゲート電極材料は除去される。
【００５５】
この方法を用いて、シリサイドは、概して平坦化層の堆積の前にソース領域とドレイン領域上に形成される。この場合、すべての後続の処理工程は、シリサイドが劣化せずに耐えることができる温度に概して制限される。一代替案は、プロセスの最後でシリサイドを形成することである。この場合、平坦化層は、ゲート電極材とスペーサを無傷のままにする選択的なウエットエッチングまたはドライエッチングにより除去され得る。これの後に、例えば金属を堆積し、ソース領域とドレイン領域上に（およびドレイン領域がポリシリコンの場合、ゲート電極材料上にも）熱的に活性化されたシリサイドを形成する、従来のシリサイド処理が続き、その後に反応しない金属のウエットエッチング除去が続く。デバイス製作を完了するための更なる工程には、層間誘電体堆積およびメタライゼーションが含まれ得る。留意すべきは、ゲート誘電体を形成するステップが省略された場合、金属ゲート電極はチャネル上に直接的に堆積されることができ、自己整合形ＨＥＭＴ（またはＭＥＳＦＥＴ）構造の製作という結果になる。
【００５６】
前述のことから理解されるように、本発明によって提供される半導体構造とデバイスは、内部に使用されるひずみ材料層の特定の部分において不純物を最小限に抑えるまたはなくすための簡単で有効な態様をもたらす。係る不純物の存在から生じるデバイス性能の低下の問題は、大幅に取り除かれる。
【００５７】
当業者であれば認識するように、本発明は、その思想または本質的な特徴から逸脱することなく他の特定の形態で具現化され得る。それ故に、前述の実施形態は、本明細書に説明された本発明を制限するのではなく、すべての点で例証であると考えられるべきである。従って、本発明の範囲は、前述の説明によってではなく、添付の特許請求の範囲によって示され、それ故に、特許請求の範囲の等価性の意味と範囲に入るすべての変更は、その中に包含されることが意図されている。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施形態による半導体構造を示す（一定の拡大率でない）略断面図である。
【図２】本発明の実施形態によるＦＥＴ構造を示す（一定の拡大率でない）略断面図である。
【図３】本発明の実施形態によるＦＥＴを製作するステップを示すフローチャートである。
【図４】本発明の別の実施形態によるＦＥＴを製作するステップを示すフローチャートである。
【図２】
2005504436.tif 000005
【図３】
2005504436.tif 000006
【図４】
2005504436.tif 000007
【国際公開パンフレット】
2005504436.tif 000008
2005504436.tif 000009
2005504436.tif 000010
2005504436.tif 000011
2005504436.tif 000012
2005504436.tif 000013
2005504436.tif 000014
2005504436.tif 000015
2005504436.tif 000016
2005504436.tif 000017
2005504436.tif 000018
2005504436.tif 000019
2005504436.tif 000020
2005504436.tif 000021
2005504436.tif 000022
2005504436.tif 000023
2005504436.tif 000024
2005504436.tif 000025
2005504436.tif 000026
2005504436.tif 000027
2005504436.tif 000028
2005504436.tif 000029
2005504436.tif 000030
2005504436.tif 000031
【国際公開パンフレット（コレクトバージョン）】
2005504436.tif 000032
2005504436.tif 000033
【国際調査報告】
2005504436.tif 000034
2005504436.tif 000035
2005504436.tif 000036