(57)【要約】本発明は、新しいゲートドライバ装置を提供し、このゲートドライバ装置には、方形波ゲートドライバ内において、エネルギー回収回路が組み込まれる。エネルギー回収回路は、ゲートドライバがターンオンする際に、ゲートキャパシタからインダクタにエネルギーを放電する第１ループ回路と、前記インダクタから電源にエネルギーを放電する第２ループ回路とを備えている。このため、ゲートドライバがターンオフする際に、ゲートキャパシタのエネルギーは電源に転送される。また、ゲートドライバ装置は、方形波ゲートドライバのように動作フレキシビリティーを依然として維持するとともに、スイッチング周波数から独立する。
2005505226.tif 000002
【特許請求の範囲】
【請求項１】
パワーＭＯＳＦＥＴを駆動するゲートドライバ装置であって、
制御駆動電力を供給する、電源と、
前記ＭＯＳＦＥＴをターンオンするために、ゲートキャパシタの充電をする、方形波ゲートドライバ回路と、
前記ゲートドライバのターンオフ動作の間、前記ゲートキャパシタを前記電源に放電する、エネルギー回収回路と、
を備えることを特徴とするゲートドライバ装置。
【請求項２】
前記エネルギー回収回路は、前記ゲートキャパシタに接続する共振インダクタを備えることを特徴とする請求項１に記載のゲートドライバ装置。
【請求項３】
前記ターンオフ動作の間、前記ゲートキャパシタから前記インダクタにエネルギーを放電するループ回路を形成するために、前記インダクタ及び前記ゲートキャパシタに接続する第１導通装置を、さらに備えることを特徴とする請求項２に記載のゲートドライバ装置。
【請求項４】
前記第１導通装置はＦＥＴである、ことを特徴とする請求項３に記載のゲートドライバ装置。
【請求項５】
前記インダクタから前記電源にエネルギーを放電するための、前記インダクタと前記電源とに接続された第２導通装置をさらに備える、ことを特徴とする請求項２乃至請求項４のいずれかに記載のゲートドライバ装置。
【請求項６】
前記第２導通装置はダイオードである、ことを特徴とする請求項５に記載のゲートドライバ装置。
【請求項７】
前記ゲートドライバ回路は、ループ回路を形成する第３導通装置を備えており、このループ回路を介して、前記電源は前記ゲートキャパシタを充電する、ことを特徴とする請求項１乃至請求項６のいずれかに記載のゲートドライバ装置。
【請求項８】
前記第３導通装置はＦＥＴである、ことを特徴とする請求項７に記載のゲートドライバ装置。
【請求項９】
前記ゲートドライバ回路は、ループ回路を構成する第４導通装置を備えており、このループ回路を介して、前記ゲートキャパシタは十分に放電されることができる、ことを特徴とする請求項１乃至請求項８のいずれかに記載のゲートドライバ装置。
【請求項１０】
前記第４導通装置はＦＥＴである、ことを特徴とする請求項９に記載のゲートドライバ装置。
【請求項１１】
パワーＭＯＳＦＥＴを駆動する方形波ゲートドライバのターンオフ動作におけるエネルギーを回収する方法であって、
前記ゲートドライバの前記ターンオフ動作の間、ゲートキャパシタを前記ゲートドライバの電源に放電するエネルギー回収回路を設け、
前記ゲートドライバがターンオフする際に、前記エネルギー回収回路を通じて、前記ゲートキャパシタを放電する、
ことを特徴とする方法。
【請求項１２】
前記放電は、前記ゲートドライバがターンオフした後に、前記ゲートキャパシタから共振インダクタにエネルギーを放電する第１ループ回路を形成するステップを備えることを特徴とする請求項１１に記載の方法。
【請求項１３】
前記第１ループ回路は、互いに直列に接続された、前記第１ゲートキャパシタと前記インダクタと第１導通装置とを備えることを特徴とする請求項１２に記載の方法。
【請求項１４】
前記第１ループ回路を形成するステップは、前記第１導通装置をターンオンすることにより実現される、ことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記放電は、所定期間、前記第１導通装置をオンに維持するステップをさらに備えることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記期間はπ／２×√（Ｌ・Ｃｇ）であり、Ｌは前記共振インダクタのインダクタンスであり、Ｃｇは前記ゲートキャパシタのキャパシタンスであることを特徴とする請求項１５に記載の方法。
【請求項１７】
前記放電は、前記インダクタから前記電源にエネルギーを放電する第２ループ回路を形成するステップを、さらに備えることを特徴とする請求項１２乃至請求項１６のいずれかに記載の方法。
【請求項１８】
前記第２ループ回路は、互いに直列に接続された、前記インダクタと前記第２導通装置と前記電源とを備えることを特徴とする請求項１７に記載の方法。
【請求項１９】
前記ゲートキャパシタに残っているエネルギーを十分に放電する第３ループ回路を形成するステップを、さらに備えることを特徴とする請求項１７又は請求項１８に記載の方法。
【請求項２０】
請求項１８に従属した場合に、前記第２導通装置がデットタイムの間ターンオフした後に、前記第３ループ回路の形成が行われることを特徴とする、請求項１９に記載の方法。
【請求項２１】
パワーＭＯＳＦＥＴを充電し且つ放電するゲートドライバ装置であって、
制御駆動電力を供給する電源と、
前記ゲートドライバがオンの際に、ゲートキャパシタへの前記制御信号源用のループ回路を形成する第１導通装置と、前記ゲートドライバがターンオフした際に、前記ゲートキャパシタからグランドへエネルギーを放電するループ回路を形成する第２導通装置とを備える、方形波ゲートドライバ回路と、
前記ゲートキャパシタから放電されたエネルギーを蓄積するインダクタと、前記ゲートキャパシタから前記インダクタへエネルギーを放電するループ回路を形成する第３導通装置と、前記インダクタから前記電源へエネルギーを放電するループ回路を形成する第４導通装置とを備える、ターンオフエネルギー回収回路と、
を備え、
前記ゲートドライバ装置がターンオフした際に、ゲートキャパシタンスのエネルギーを、前記回収回路を通じて回収する、ことを特徴とするゲートドライバ。
【請求項２２】
前記第１導通装置はＦＥＴである、ことを特徴とする請求項２１に記載のゲートドライバ。
【請求項２３】
前記第２導通装置はＦＥＴである、ことを特徴とする請求項２１又は請求項２２に記載のゲートドライバ。
【請求項２４】
前記第３導通装置はＦＥＴである、ことを特徴とする請求項２１乃至請求項２３のいずれかに記載のゲートドライバ。
【請求項２５】
前記第４導通装置はダイオードである、ことを特徴とする請求項２１乃至請求項２４のいずれかに記載のゲートドライバ。
【請求項２６】
パワーＭＯＳＦＥＴのゲートキャパシタを放電するための方形波ゲートドライバにおけるターンオフロスを回収する、エネルギー回収回路であって、
前記ゲートドライバのターンオフ動作の間、前記ゲートキャパシタからインダクタにエネルギーを放電する、第１ループ回路と、
前記インダクタから前記ゲートドライバの電源にエネルギーを放電する、第２ループ回路と、
を備えることを特徴とするエネルギー回収回路。
【請求項２７】
前記第１ループ回路は、前記インダクタと前記ゲートキャパシタとに直列に接続される第１導通装置を備える、ことを特徴とする請求項２６に記載のエネルギー回収回路。
【請求項２８】
前記ゲートドライバがターンオンする際に、前記第１導通装置はターンオンし、前記ゲートキャパシタから前記インダクタに放電を開始する前記第１ループを形成する、ことを特徴とする請求項２７に記載のエネルギー回収回路。
【請求項２９】
前記第１導通装置はＦＥＴである、ことを特徴とする請求項２７又は請求項２８に記載のエネルギー回収回路。
【請求項３０】
前記第２ループ回路は、前記インダクタと前記電源とに直列に接続される第２導通装置を備える、ことを特徴とする請求項２６乃至請求項２９のいずれかに記載のエネルギー回収回路。
【請求項３１】
前記第２導通装置はＦＥＴである、ことを特徴とする請求項３０に記載のエネルギー回収回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーＭＯＳＦＥＴ用のゲートドライバに関する。特に、方形波ゲートドライバとともにエネルギー受信回路が組み込まれるゲートドライバ装置に関するものであり、これによりゲートドライバにおけるターンオフロスを回収するものである。
【背景技術】
【０００２】
現在、パワーＭＯＳＦＥＴ用のゲートドライバは、方形波ドライバ、準共振ドライバ、及び、共振ドライバの３つの主な種類に分類することができる。図１に示すような方形波ゲートドライバは、一般に、ＩＣ内に実現されており、このＩＣは、同一の制御信号により駆動されるトーテムポールＮ及びＰチャネルスイッチから構成されている。方形波ドライバの利点は、その装置の簡潔さにあり、またスイッチング周波数の独立性にある。しかし、ＭＯＳＦＥＴにおけるゲートキャパシタンスの充電及び放電によるターンオンロス及びターンオフロスの回収のためのスキームは、存在しない。これでは、高周波動作に耐えることができない。
【０００３】
図２に示すような準共振ドライバは、ゲートドライバのターンオンロスを排除することができ、また、図３に示すような共振ドライバは、各スイッチングサイクルでの共振インダクタＬｇと実効ゲートキャパシタＣｇとの間の循環エネルギーにより、ターンオンロス及びターンオフロスの双方を排除することができる。しかし、「パルス幅変調（ＰＷＭ）」モードと「可変周波数制御」モードの双方で動作することのできる方形波ドライバと異なり、準共振ドライバ及び共振ドライバはともに、スイッチング周波数及びデューティサイクルの依存性により、「可変周波数制御」モードの狭い周波数範囲でのみ、正しく動作することができる。そのため、準共振ドライバ及び共振ドライバにおける回路の動作周波数は、厳しく制限される。
【０００４】
したがって、スイッチング周波数の独立したゲートドライバが一方で必要とされ、ＭＯＳＦＥＴのゲートキャパシタンスからのエネルギーを回収できるゲートドライバが他方で必要とされている。
【０００５】
本発明は、エネルギー回収回路が方形波ゲートドライバに組み込まれた新しいゲートドライバ装置を提供する。エネルギー回収回路は、ゲートドライバのターンオフ動作の間、ゲートキャパシタに蓄積されたエネルギーをパワーソースに転送することにより、ターンオフロスを回収することを可能にする。特に、エネルギー回収回路は、ゲートドライバがターンオフする際にゲートキャパシタからインダクタにエネルギーを放電する第１ループ回路と、インダクタから電源にエネルギーを放電する第２ループ回路とを、備えている。第１ループ回路は第１装置、好ましくはＦＥＴがオンすることにより形成され、第２ループ回路は単方向装置、好ましくはダイオードを用いることにより形成される。故に、ゲートキャパシタのエネルギーは、ゲートドライバがターンオフした際に電源に転送され、また、ゲートドライバ装置は、スイッチング周波数の独立した方形波ドライバとしての動作フレキシビリティーを依然として維持する。
【発明を実施するための最良の形態】
【０００６】
図４に示すように、本発明に係る新しいゲートドライバ装置においては、（点線のボックス１０内に示す）エネルギー回収回路が、方形波ゲートドライバ回路とともに、組み込まれており、ゲートドライバのターンオフロスを回収する。特に、エネルギー回収回路は、インダクタＬと、単方向導通Ｄと、スイッチＱ３とを備えている。ここで、本実施形態においては、Ｑ３はＦＥＴであり、Ｄはダイオードである。
【０００７】
図４に示すように、インダクタＬは、ゲートキャパシタＣｇと、ＦＥＴ  Ｑ３及びダイオードＤの接点との間に、接続されている。ゲートドライバがターンオフ動作の間にＦＥＴ  Ｑ３とダイオードＤがターンオンすると、２つの連続したステップで、ゲートキャパシタＣｇから電源Ｖｃにエネルギーを回収するために、２つのループ回路が形成される。これを以下に詳細に説明する。
【０００８】
メインのＦＥＴ  Ｓをターンオンするために、方形波ゲートドライバ回路のＦＥＴ  Ｑ１がオンになり、ゲートキャパシタＣｇがＶｃに充電され、Ｓのゲートが引き上げられる。これは、図１に示した従来の方形波ゲートドライバと同様である。
【０００９】
しかし、メインのＦＥＴ  Ｓをターンオフするために、本発明のゲートドライバ装置は、図１に示した従来の方形波ゲートドライバとは異なった動作をする。特に、Ｑ１がオフになった後、方形波ゲートドライバ回路のＦＥＴ  Ｑ２は、従来の方形波ゲートドライバのようにゲートをグランドにクランプするために、直ちにはオンにならない。代わりに、デッドタイムｔｄが、Ｑ１のターンオフとＱ２のターンオンとの間に加えられ、エネルギー回収回路が、ターンオフするゲートエネルギーを電源Ｖｃに回収する動作をする。その詳細は、図５のタイミング図に示されている。
【００１０】
図５に示すように、特に、Ｑ１が時刻ｔ０でターンオフしたとき、Ｑ３はターンオンする。第１ループ回路がＣｇ、Ｌ、Ｑ３の間に形成され、ゲートキャパシタＣｇから共振インダクタＬにエネルギーを、共振方式により、放電又は転送する。Ｑ３は、ｔ１までの期間ＴｏｎＱ３の間、オンが維持される。Ｑ３のオン時間は、インダクタＬとゲートキャパシタＣｇの設計により定まり、数式  ＴｏｎＱ３＝π／２×√（Ｌ・Ｃｇ）により定義される。
【００１１】
トータルのデッドタイムｔｄは、ＴｏｎＱ３より僅かに長くなるべきであり、好ましくは、１０〜２０％のマージンがあるべきである。
【００１２】
ｔ１において、Ｑ３がターンオフすると、共振インダクタＬに蓄積されたエネルギーは、ダイオードＤとＦＥＴ  Ｑ２のボディーダイオードとを通って、電源に戻る。このため、ゲートキャパシタＣｇに蓄積されたエネルギーが、十分に、回収される。
【００１３】
ｔ２において、電圧ゼロでＱ２がターンオンし、Ｓのゲートがグランドにクランプされ、ゲートキャパシタＣｇに残っているエネルギーの放電が完了する。
【００１４】
図５に示すように、立ち下がりエッジの期間を除いて、ゲート電圧Ｖｇの波形は方形波に似ている。立ち下がりエッジは、エネルギー回収回路を変形することにより、正弦曲線の波形になる。
【００１５】
デットタイムｔｄが、パワーステージのデューティサイクルやスイッチング周波数と相関関係にないことは、明らかである。したがって、本発明のゲートドライバ装置は、従来の方形波ドライブを、ターンオフゲートエネルギーを回収するという追加の利点に、簡単に置き換えることができる。
【００１６】
以上、好ましい実施形態を詳細に説明した。本発明の精神から逸脱することなく、様々な変更や変形が当業者にとって明らかであることが、理解されよう。このため、本発明の範囲は、もっぱら、添付したクレームにより限定されるものである。
【図面の簡単な説明】
【００１７】
本発明の上記及び更なる特徴及び利点は、従来技術及び添付した図面を参照した本発明の好ましい実施形態の記述を読むことにより、より明らかになるであろう。
【図１】図１は、従来の方形波ゲートドライバ回路を示す。
【図２】図２は、準共振ゲートドライバ回路を示す。
【図３】図３は、共振ゲートドライバを示す。
【図４】図４は、本発明のゲートドライバ装置の回路。
【図５】図５は、図４のゲートドライバ装置のタイミング図。
【図１】
2005505226.tif 000003
【国際公開パンフレット】
2005505226.tif 000004
2005505226.tif 000005
2005505226.tif 000006
2005505226.tif 000007
2005505226.tif 000008
2005505226.tif 000009
2005505226.tif 000010
2005505226.tif 000011
2005505226.tif 000012
2005505226.tif 000013
2005505226.tif 000014
【国際公開パンフレット（コレクトバージョン）】
2005505226.tif 000015
【国際調査報告】
2005505226.tif 000016
2005505226.tif 000017