(57)【要約】電流基準回路は、第１のｎ−チャンネルＭＯＳトランジスタのドレインを備える第１の出力ノード及び第２のｎ−チャンネルＭＯＳトランジスタのドレインを備える第２の出力ノードを有するＣＭＯＳ差動増幅器を備える。第１のｐ−チャンネルＭＯＳトランジスタは、電源電位に結合されたソース、第２の出力ノードに結合されたゲート、及びドレインを有する。第１のＰＮＰバイポーラ・トランジスタは、第１の抵抗を介して第１のｐ−チャンネルＭＯＳトランジスタのドレインに結合され、かつ前記第２のｎ−チャンネルＭＯＳトランジスタのゲートに結合されたエミッタ、及び双方とも接地に結合されたコレクタ及びベースを有する。第２のＰＮＰバイポーラ・トランジスタは、第３の抵抗と直列の第２の抵抗を介して第１のｐ−チャンネルＭＯＳトランジスタのドレインに結合されたエミッタ、及び双方とも接地に結合されたコレクタ及びベースを有する。第１のｎ−チャンネルＭＯＳトランジスタのゲートは、第２及び第３の抵抗間の共通ノードに結合される。第３のｎ−チャンネルＭＯＳトランジスタは、第１のｐ−チャンネルＭＯＳトランジスタのドレインに結合されたドレイン、第４の抵抗を介して接地に結合されたソース、及び基準電位に、または第２及び第３の抵抗間の共通ノードにのいずれかに結合されたゲートを有する。
2005539335.tif 000002
【特許請求の範囲】
【請求項１】
第１のｎ−チャンネルＭＯＳトランジスタのドレインを備える第１の出力ノード及び第２のｎ−チャンネルＭＯＳトランジスタのドレインを備える第２の出力ノードを有するＣＭＯＳ差動増幅器と、
電源電位に結合されたソース、前記第２の出力ノードに結合されたゲート、及びドレインを有する第１のｐ−チャンネルＭＯＳトランジスタと、
第１の抵抗を介して前記第１のｐ−チャンネルＭＯＳトランジスタの前記ドレインに結合され、かつ前記第２のｎ−チャンネルＭＯＳトランジスタのゲートに結合されたエミッタ、及び双方とも接地に結合されたコレクタ及びベースを有する第１のＰＮＰバイポーラ・トランジスタと、
第３の抵抗と直列の第２の抵抗を介して前記第１のｐ−チャンネルＭＯＳトランジスタの前記ドレインに結合されたエミッタ、及び双方とも接地に結合されたコレクタ及びベースを有する第２のＰＮＰバイポーラ・トランジスタと、
前記第１のｎ−チャンネルＭＯＳトランジスタのゲートは、前記第２及び第３の抵抗間の共通ノードに結合され、
前記第１のｐ−チャンネルＭＯＳトランジスタの前記ドレインに結合されたドレイン、第４の抵抗を介して接地に結合されたソース、及び基準電位に結合されたゲートを有する第３のｎ−チャンネルＭＯＳトランジスタと、
を備えた電流基準回路。
【請求項２】
前記第１及び第２の抵抗は、各々、約１２Ｋオームの抵抗値を有し、
前記第３の抵抗は、約１６Ｋオームの抵抗値を有し、そして
前記第４の抵抗は、約１００Ｋオームの抵抗値を有する、
請求項１に記載の電流基準回路。
【請求項３】
前記第３のｎ−チャンネルＭＯＳトランジスタは、その閾値以下の領域において動作するような大きさである請求項１に記載の電流基準回路。
【請求項４】
前記第４の抵抗は、ｎ−ドーピングされたポリシリコン抵抗である請求項１に記載の電流基準回路。
【請求項５】
前記ＣＭＯＳ差動増幅器は、
前記電源電位に結合されたソース、及び前記第１のｎ−チャンネルＭＯＳトランジスタの前記ドレインに結合されたドレイン及びゲートを有する第１のｐ−チャンネルＭＯＳ負荷トランジスタと、
前記電源電位に結合されたソース、前記第１のｐ−チャンネルＭＯＳ負荷トランジスタの前記ゲートに結合されたゲート、及び前記第２のｐ−チャンネルＭＯＳトランジスタの前記ドレインに結合されたドレインを有する第２のｐ−チャンネルＭＯＳ負荷トランジスタと、
接地に結合されたソース、前記第１のｎ−チャンネルＭＯＳトランジスタのソースにかつ前記第２のｎ−チャンネルＭＯＳトランジスタのソースに結合されたドレイン、及びバイアス電位に結合されたゲートを有するｎ−チャンネル・バイアス・トランジスタと、
を備える請求項１に記載の電流基準回路。
【請求項６】
第１のｎ−チャンネルＭＯＳトランジスタのドレインを備える第１の出力ノード及び第２のｎ−チャンネルＭＯＳトランジスタのドレインを備える第２の出力ノードを有するＣＭＯＳ差動増幅器と、
電源電位に結合されたソース、前記第１の出力ノードに結合されたゲート、及びドレインを有する第１のｐ−チャンネルＭＯＳトランジスタと、
第１の抵抗を介して前記第１のｐ−チャンネルＭＯＳトランジスタの前記ドレインに結合され、かつ前記第２のｎ−チャンネルＭＯＳトランジスタのゲートに結合されたエミッタ、及び双方とも接地に結合されたコレクタ及びベースを有する第１のＰＮＰバイポーラ・トランジスタと、
第３の抵抗と直列の第２の抵抗を介して前記第１のｐ−チャンネルＭＯＳトランジスタの前記ドレインに結合されたエミッタ、及び双方とも接地に結合されたコレクタ及びベースをする第２のＰＮＰバイポーラ・トランジスタと、
前記第１のｎ−チャンネルＭＯＳトランジスタのゲートは、前記第２及び第３の抵抗間の共通ノードに結合され、
前記第１のｐ−チャンネルＭＯＳトランジスタの前記ドレインに結合されたドレイン、第４の抵抗を介して接地に結合されたソース、及び前記第１のｎ−チャンネルＭＯＳトランジスタの前記ゲートに結合されたゲートを有する第３のｎ−チャンネルＭＯＳトランジスタと、
を備えた電流基準回路。
【請求項７】
前記第１及び第２の抵抗は、各々、約１２Ｋオームの抵抗値を有し、
前記第３の抵抗は、約１６Ｋオームの抵抗値を有し、そして
前記第４の抵抗は、約１００Ｋオームの抵抗値を有する、
請求項６に記載の電流基準回路。
【請求項８】
前記第３のｎ−チャンネルＭＯＳトランジスタは、その閾値以下の領域において動作するような大きさである請求項６に記載の電流基準回路。
【請求項９】
前記第４の抵抗は、ｎ−ドーピングされたポリシリコン抵抗である請求項６に記載の電流基準回路。
【請求項１０】
前記ＣＭＯＳ差動増幅器は、
前記電源電位に結合されたソース、及び前記第１のｎ−チャンネルＭＯＳトランジスタの前記ドレインに結合されたドレイン及びゲートを有する第１のｐ−チャンネルＭＯＳ負荷トランジスタと、
前記電源電位に結合されたソース、前記第１のｐ−チャンネルＭＯＳ負荷トランジスタの前記ゲートに結合されたゲート、及び前記第２のｐ−チャンネルＭＯＳトランジスタの前記ドレインに結合されたドレインを有する第２のｐ−チャンネルＭＯＳ負荷トランジスタと、
接地に結合されたソース、前記第１のｎ−チャンネルＭＯＳトランジスタのソースにかつ前記第２のｎ−チャンネルＭＯＳトランジスタのソースに結合されたドレイン、及びバイアス電位に結合されたゲートを有するｎ−チャンネル・バイアス・トランジスタと、
を備える請求項６に記載の電流基準回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流基準回路に関する。特に、本発明は、温度補償された電流基準回路に関する。
【背景技術】
【０００２】
フラッシュ・メモリ、ＥＥＰＲＯＭ、及び他のもののような集積回路の応用において、或る回路は、温度及び電源電圧における変動とは独立した低電流を必要とする。
【０００３】
電源電圧及び温度変動によって影響されない電流基準を設計するための多くの技術が存在する。電源電圧変動に対しては強いが温度変動に対しては感じやすい電流基準を発生するための１つの方法は、図１に示されたような２つの電流ミラー及び１つの抵抗を用いることである。ｐ−チャンネルＭＯＳトランジスタ１０を流れる電流は、ｐ−チャンネルＭＯＳトランジスタ１２を通してミラー化される。ｎ−チャンネルＭＯＳトランジスタ１４を流れる電流は、ｎ−チャンネルＭＯＳトランジスタ１６を通してミラー化され、該ｎ−チャンネルＭＯＳトランジスタ１６は、そのソースと設置との間に結合された抵抗１８を有する。
【０００４】
図１の回路は、温度の関数として約３０％までの電流変動を有する。図１に示された型の回路に対して、発生される電流は、もしトランジスタが弱い反転（inversion）にあるならば、
Ｉ＝ｎ＊Ｕｔ＊ｌｎ（Ｍ）／Ｒ
に等しく、そしてもしトランジスタが強い反転にあるならば、
Ｉ＝（２／Ｋｎ＊Ｒ２）＊Ψ（Ｉ）
に等しい。双方の場合において、電流は電源電圧と無関係であるが、温度変動は補償されない。
【０００５】
基準電流を提供するためのもう１つの方法は、図２に示されるように、抵抗とバイポーラ・トランジスタを用いて、絶対温度と抵抗の温度係数との双方に比例する電流を発生することである。
【０００６】
ｐ−チャンネルＭＯＳトランジスタ２０及び２２は、演算増幅器２４の出力から駆動されるそれらのゲートを有する。ＰＮＰバイポーラ・トランジスタ２６は、ｐ−チャンネルＭＯＳトランジスタ２０のドレインに結合されたエミッタと、接地に結合されたベース及びコレクタとを有する。ＰＮＰバイポーラ・トランジスタ２８は、ｐ−チャンネルＭＯＳトランジスタ２０のドレインに結合されたエミッタと、接地に結合されたベース及びコレクタとを有する。演算増幅器２４の一方の入力は、ｐ−チャンネルＭＯＳトランジスタ２０のドレインに結合され、演算増幅器２４の他方の入力は、ｐ−チャンネルＭＯＳトランジスタ２２のドレインに結合される。
【０００７】
図２の回路において、電流は、
Ｉ＝（Ｕｔ／Ｒ）＊ｌｎ（Ｎ）
によって与えられる。温度補償を提供するために、抵抗の温度係数は、Ｕｔと反対でなければならない。
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明は、ＭＯＳトランジスタと、同じ型のポリシリコン抵抗とだけを用いて、温度補償された電流基準を提供する。
【発明を実施するための最良の形態】
【０００９】
本発明の以下の記載は、説明のためだけであり、何等制限的なものではないということを当業者なら理解するであろう。この発明の他の実施形態は、この開示の恩恵を有する当業者には容易に明白となるであろう。
【００１０】
本発明の目的は、電源及び温度補償された定電流基準を得ることである。本発明は、何等特別の構成要素を必要とせず、標準のＣＭＯＳプロセスと互換性があり、そしてＭＯＳトランジスタと１つの型のポリシリコン抵抗とを用いる。
【００１１】
さて、図３を参照すると、差動増幅器は、ｐ−チャンネルＭＯＳ電流源トランジスタ４０及び４２、ｎ−チャンネルＭＯＳ入力トランジスタ４４及び４６、並びにｎ−チャンネル・バイアス・トランジスタ４８を用いている。
【００１２】
ｐ−チャンネルＭＯＳトランジスタ５０は、抵抗５４を介してＰＮＰバイポーラ・トランジスタ５２に、そして抵抗５８及び６０を含む分圧器を介してＰＮＰバイポーラ・トランジスタ５６に電流を供給する。回路の１つの図示的な実施形態において、抵抗５４及び６０は約１２ＫΩの抵抗値を有し、そして抵抗５８は約１６ＫΩの抵抗値を有して良い。ｐ−チャンネルＭＯＳトランジスタ５０は、また、ソース・フォロワとしての駆動抵抗６４におけるｎ−チャンネルＭＯＳトランジスタ６２にも電流を供給する。抵抗６４は約１００ＫΩの抵抗値を有していて良い。ｎ−チャンネルＭＯＳトランジスタ６２のゲートは、固定値であるか、または図４に示されたような異なった態様で得ることができる基準電圧Ｖｒｅｆから駆動される。ｎ−チャンネルＭＯＳトランジスタ６２は、それが閾値以下の領域において動作するような大きさである。
【００１３】
ｎ−チャンネルＭＯＳトランジスタ４４のゲートは、抵抗５８及び６０間の共通接続（“ＭＵＬＴＩＰＬＥ”ノード）から駆動される。ｎ−チャンネルＭＯＳトランジスタ４６のゲートは、ＰＮＰバイポーラ・トランジスタ５２及び抵抗５４の共通接続から駆動される。
【００１４】
バイポーラ・トランジスタ５２及び５６を通る電流は、
IBip=Ut/R2*[(R3/R1)*ln(R3/R2)+ln(N*R3)/R2）]
であり、Ｕｔは、ＫＴ／ｑに等しい。この電流は、抵抗に対して正規化されたＵｔの正の関数である。
【００１５】
当業者には理解されるように、ＩＢｉｐは、温度が上昇するときに増加し、温度が減少するときに減少する。
【００１６】
ｎ−チャンネルＭＯＳトランジスタ６２を通る電流は、
Ｉ６２＝Ｉｄ０＊ｅｘｐ（ＶＧＳ６２／Ｕｔ）
であり、Ｕｔは、ＫＴ／ｑに等しい。この電流は、ｎ−チャンネルＭＯＳトランジスタ６２のＶｇｓの正の関数及びＵｔの負の関数である。
【００１７】
特に、ｎ−チャンネルＭＯＳトランジスタ６２を通る電流は、温度が上昇するにつれ減少し、そして温度が減少するにつれ増加する。
【００１８】
ｐ−チャンネルＭＯＳトランジスタ５０を通る全電流は、バイポーラ・トランジスタ５２及び５６並びにｎ−チャンネルＭＯＳトランジスタ６２を通る電流の合計である。
Itot=(Ut/R2)*[R3/R2+ln((N*R3)/R2]+Id0*exp(Vgs62/Ut)
【００１９】
ｎ−チャンネルＭＯＳトランジスタ６２だけが温度補償を得るために用いられたならば、回路のバイポーラによって寄与される温度に関する線形依存性と、回路のＭＯＳ部分によって寄与される指数関数的依存性とが存在したであろう。これは適切な補償ではない、というのは温度が上昇するとき、式の第２項に起因する電流減少が、第１の項に関係した電流増加に対して大きすぎるであろうからである。ｎ−チャンネルＭＯＳトランジスタ６２に抵抗６４を加えると、温度が上昇してｎ−チャンネルＭＯＳトランジスタ６２を通る電流が減少したとき、ｎ−チャンネルＭＯＳトランジスタ６２を通る電流の過度の減少が、抵抗６４の存在に起因してそのＶｇｓの増加によって補償される。この方法で、全電流は電源電圧と無関係であり、良好な温度補償が得られる。
【００２０】
前述したように、ＭＯＳトランジスタ６２のゲートに供給される信号ＶＲＥＦは、図３に示されたような固定値として得られることもできるし、または回路動作の関数として得られることもできる。さて、図４を参照すると、本発明によるもう１つの説明的な電流基準回路の概略図が示される。図４の回路は図３の回路に非常に類似していることが当業者には観察されるであろうし、対応の素子を示すために同様の参照数字が用いられている。図４のこの説明的な電流基準回路において、抵抗５８及び６０の共通接続でのＭＵＬＴＩＰＬＥノードにおける信号は、回路のバイポーラ動作に対する良好な整合を得るために、固定値ＶＲＥＦの代わりに、ｎ−チャンネルＭＯＳトランジスタ６２のゲートを駆動するために用いられ得る。ＭＵＬＴＩＰＬＥノードにおける信号は、事実、バイポーラ特性（図４）の関数であり、回路内にフィードバック・ループを提供する。
【００２１】
手短に言えば、回路は以下のように動作する：例えば、温度が上昇したとき、バイポーラ電流は上昇するが、ＭＵＬＴＩＰＬＥノードにおける（そしてＰＮＰバイポーラ・トランジスタ５２のコレクタにおけるノード“ＳＩＮＧＬＥ”における）電圧値は減少し（温度に対するＶＢＥの係数が負の−１．５６ｍｖ／Ｃである）、それ故、ｎ−チャンネルＭＯＳトランジスタ６２を通る電流は、温度への依存性のために、また、ノードＭＵＬＴＩＰＬＥにおける電圧が減少するという理由でｎ−チャンネルＭＯＳトランジスタ６２のＶＧＳが減少するために、減少する。従って、ｎ−チャンネルＭＯＳトランジスタ６２を通る電流は、バイポーラ・トランジスタによって沈められた電流の増分を補償し、そしてすでに述べたように、過度のＶＧＳの減少が抵抗６４の抵抗値によって制限される。
【００２２】
この方法で、全電流の２つの成分があり、一方は上昇する温度と共に上昇し、他方は減少する温度と共に下降する。
【００２３】
この図３及び図４の回路でもって、フィードバックが有っても無くても双方で、良好な温度補償が得られたことが示された。
【００２４】
上述したように、この構造でもって、この種類の補償を得るための幾つかの方法があり、解決方法は、結果に対しても設計方法に対しても異なっている。特に、幾つかの場合において、ｎ−チャンネルＭＯＳトランジスタ６２を用いることが可能である。ｎ−チャンネルＭＯＳトランジスタ６２の電流依存性が指数関数的であり、それ故、抵抗６４の抵抗値が、温度上昇時の過度の電流減少を補償するために導入されたということを述べてきた。この点において、図４に示されるｎ−チャンネルＭＯＳトランジスタ６２のゲートを駆動するために信号ＭＵＬＴＩＰＬＥを用いて、最高の解決法を達成するためにもしくは幾つかの誤差を受け入れるために、図３に示される例えばＢＡＮＤ  ＧＡＰ基準からの固定電圧で、ｎ−チャンネルＭＯＳトランジスタ６２のゲートを駆動することを決定することが可能である。
【００２５】
本発明の実施形態及び応用が示されかつ説明されてきたけれども、上述したものよりも一層多くの変更が、ここでの発明概念から逸脱することなく可能であることが当業者には明白であろう。従って、本発明は、添付の特許請求の範囲の精神における以外のもので制限されるべきではない。
【図面の簡単な説明】
【００２６】
【図１】１つの従来技術による電流基準回路を示す概略図である。
【図２】もう１つの従来技術による電流基準回路を示す概略図である。
【図３】本発明による第１の図示的電流基準回路を示す概略図である。
【図４】本発明による第２の図示的電流基準回路を示す概略図である。
【符号の説明】
【００２７】
４０、４２・・・ｐ−チャンネルＭＯＳ電流源トランジスタ
４４、４６・・・ｎ−チャンネルＭＯＳ入力トランジスタ
４８・・・ｎ−チャンネル・バイアス・トランジスタ
５０・・・ｐ−チャンネルＭＯＳトランジスタ
５２・・・ＰＮＰバイポーラ・トランジスタ
５４・・・抵抗
５６・・・ＰＮＰバイポーラ・トランジスタ
５８、６０・・・抵抗
６２・・・ｎ−チャンネルＭＯＳトランジスタ
６４・・・駆動抵抗
【図１】
2005539335.tif 000003
【図２】
2005539335.tif 000004
【図３】
2005539335.tif 000005
【図４】
2005539335.tif 000006
【国際調査報告】
2005539335.tif 000007
2005539335.tif 000008