(57)【要約】第１の導電型の第１の層（２）と第２の導電型の第２の層（１，３）とを含んでいる、縁領域を持ったチップとして実現されている、ｐｎ接合を備えている半導体装置（２００）、殊にダイオードであって、第２の層（１，３）は少なくとも２つの部分層（１，３）を含んでおり、２つの部分層（１，３）は前記第１の層（２）とともにｐｎ接合を形成し、第１の層（２）と第１の部分層（３）とのｐｎ接合は専らチップの中心部に設定されておりかつ該第１の層（２）と第２の部分層（１）とのｐｎ接合はチップの縁領域に設定されており、チップレベルに対して平行であるチップ面のそれぞれの横断面に対して、第１の部分層（３）はこの種の横断面の一部に対応しているだけであるという半導体装置が提供される。
2005512328.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の第１の層（２）と第１の導電型とは反対の第２の導電型の第２の層（１，３）とを含んでいる、縁領域を持ったチップとして実現されている、１つのｐｎ接合を備えている半導体装置（２００）、例えばダイオードであって、
第２の層（１，３）は少なくとも２つの部分層（１，３）を含んでおり、
第１の部分層（３）は第１のドーピング材料濃度を有しており、
第２の部分層（１）は第２のドーピング材料濃度を有しており、
第２のドーピング材料濃度は第１のドーピング材料濃度より僅かに設定されており、
両部分層（１，３）は前記第１の層（２）とともにｐｎ接合を形成し、
第１の層（２）と第１の部分層（３）とのｐｎ接合は専らチップの中心部に設けられておりかつ該第１の層（２）と第２の部分層（１）とのｐｎ接合はチップの縁領域に設けられている
形式のものにおいて、
チップレベルに対して平行であるチップ面のそれぞれの横断面に対して、第１の部分層（３）はこの種の横断面の一部に対応しているだけである
ことを特徴とする半導体装置。
【請求項２】
チップは、第１の部分層（３）に対するドーピング材料の侵入がチップ面の部分領域においてだけ設定されているような構成に設定されている
請求項１記載の半導体装置。
【請求項３】
チップは、第１の部分層（３）に対するドーピング材料がストラクチャ化されて存在しているような構成に設定されている
請求項１記載の半導体装置。
【請求項４】
第１の部分層（３）はチップの台座を含んでいる
請求項２または３記載の半導体装置。
【請求項５】
台座はトレンチによって生成されたものである
請求項４記載の半導体装置（２００）。
【請求項６】
トレンチはソーイング、例えばダイヤモンドソーを用いてまたはウォーターサポートされたレーザ切断を用いて生成されたものである
請求項５記載の半導体装置（２００）。
【請求項７】
半導体装置（２００）は第３の層（７）および第４の層（６）を含んでおり、
第３および第４の層（６，７）はその他の層（１，２，３）のドーピング材料濃度の上方にあるドーピング材料濃度を有している
請求項１から６までのいずれか１項記載の半導体装置（２００）。
【請求項８】
請求項１から７までのいずれか１項記載の半導体装置（２００）の製造方法。
【請求項９】
ドーピングを先行添加および引き続く拡散によって実現する請求項７記載の方法。
【発明の詳細な説明】
【０００１】
本発明は並置されている独立請求項の上位概念に記載の半導体装置および方法から出発している。
【０００２】
刊行物ＤＥ４３２０７８０から、半導体チップの縁領域において発生する電界強度の方が構成部品の内側部分における電界強度より小さいという半導体ダイオードが公知である。
【０００３】
発明の利点
これに対して、並置されている独立請求項の特徴部分に記載の構成を有する本発明の半導体装置および本発明の方法は、縁領域における電界強度が更に一層低減されているという利点を有している。更に、構成部品の中央における電界強度の、構成部品の縁領域における電界強度に対する比はもはや、選択された降伏電圧、いわゆるツェナー電圧に依存していない。このことでは、エッチングされていない縁を有するダイオードでは一層小さな逆方向電流を実現することができるという利点が生じる。更に、インパルス耐性、ひいては信頼性が一段と改善される。更に、本発明の装置によって有利にも、一層高い降伏電圧を有するダイオードも実現される。
【０００４】
従属請求項に記載の構成によって、並置されている独立請求項に記載の半導体装置およびその製造方法の有利な実施形態および改良形態が可能である。
【０００５】
図面
本発明の実施例は図面に示されておりかつ以下の記述において詳細に説明する。その際
図１は公知のダイオードの断面およびドーピングプロフィールを略示しており、
図２は縁部電界強度が低減されている公知のダイオードの断面およびドーピングプロフィールを略示しており、
図３は縁部電界強度が低減されている本発明の半導体装置の第１実施例の断面およびドーピングプロフィールを略示しており、
図４はストラクチャ化がソーイングを用いて行われる、縁部電界強度が低減されている本発明の半導体装置の第２実施例の断面およびドーピングプロフィールを略示しており、
図５はチップ表面に付加的な表面ドーピングが行われている縁電界強度が低減されている本発明の半導体装置の第３実施例の断面およびドーピングプロフィールを略示している。
【０００６】
図面
図１には公知のダイオード１００の横断面がドーピングプロフィールとともに示されている。電圧制限のための半導体ダイオード１００は通例ｐｎダイオードとして、以下に第１の層２とも称されるｐドーピングされた層２が均質なｎドーピングされた領域１に拡散されているようにして形成されている。バルク抵抗を低減しかつ金属化部でのｎ半導体の改善されたオーミック結合のために、ｎドーピングされた領域１は、全図において図の右側にあるものとすることができるウェハ裏面から強くｎドーピングされる。これにより、参照番号３で示されている領域３が生じる。ｎドーピングされた領域１およびより濃くｎドーピングされた領域３は以下に共通して第２の層とも表され、その際より濃くｎドーピングされた領域３は第２の層の第１の部分層３とも称されかつｎドーピングされた領域１は第２の層の第２の部分層１とも称される。所定の層または領域に対してｎドーピングないしｐドーピングを参照して説明しているが図１および他の図もすべて例として挙げられているにすぎない。ドーピングのために使用されるキャリアのタイプも本発明によれば交換することができる。
【０００７】
図１の下の方の部分にはダイオード１００が示されておりかつ図１の上の方の部分には、半導体チップの基板に対して垂直に延在しているラインに沿ったダイオード１００のドーピングプロフィール１１０が図示されており、その際図１の左側には−すべての他の図においてもそうであるように−半導体チップの上面が示されておりかつ参照番号が付されていない半導体チップが第１および第２の層１，２，３によって形成される。更に図１には上面金属化部４および下面金属化部５が示されている。
【０００８】
この種のダイオード１００に逆電圧ＵＳが加わると、ツェナー電圧ＵＺを越えたところで直ちに電流が著しく上昇する。電流上昇、すなわち電圧制限の原因は、始まるアバランシまたはなだれ効果にある。逆電圧ＵＳが加わると、ｐｎ境界面、すなわちｐｎ接合に所謂空間電荷帯域が形成される。約（２−４）＊１０５Ｖ／ｃｍの所定の電界強度Ｅｋｒｉｔから、空間電荷帯域におけるキャリアが著しく加速されて、結晶格子と衝突すると半導体の結合が切れかつ別の電子および正孔が生成される程強く加速され、生成された電子および正孔が今度は加速されかつ結合を切ることになる。これにより、電流は著しく上昇する、すなわち電流は大電流になる可能性がある。図１の公知のダイオード１００ではｐｎ接合はチップのソーイングトレンチの領域において終了する。すなわちダイオード１００の製造のために多数のダイオードチップがいわゆるウェハとして共通に製造されかつ処理される。これら多数のチップは引き続いて個別化されなければならない。このことは例えばソーイングによって行われる。これによりソーイングトレンチが生じる。これは図１には参照番号で独自に示されてはおらず、チップの縁として分かるようになっているだけである。結晶格子はソーイングトレンチの領域においてソーイング形式およびソーイングプロセス次第で、深くまで、すなわちチップ表面に対して平行である方向に、数マイクロメーターから数十マイクロメーターまでダメージを受ける。以下に損傷帯域とも表すこの種の領域はバンドギャップに高い状態密度を有している。これにより、キャリアに対する再結合確率が、ひいては逆方向電流が高められる。なだれ効果をトリガするために必要な電界強度は損傷帯域の領域において内側の、ダメージを受けていないチップ領域におけるよりも著しく小さい。それ故になだれ降伏はまずチップ縁において行われる。その結果として前ないし先行降伏が生じる。このことは丸みを帯びた逆阻止特性曲線において表されている。それ故にこれら縁領域における電流密度が高められているので、ｐｎダイオード１００はチップ縁において真ん中より強く熱的に負荷される。その結果としてダイオードのインパルス耐性は著しく低減されることになる。それ故にこの形式のダイオード１００では普通、ダメージを受けたチップ領域、すなわち損傷帯域を例えばＫＯＨを用いたエッチングによって除去している。損傷帯域の幅は図１およびその他のすべての図において参照番号１０によって示されている。
【０００９】
刊行物ＤＥ４３２０７８０号に示されているダイオード１００が図２に示されている。ここではチップ縁部のエッチングを行わないでもすむ。拡散プロフィールの適当な形状によって、チップ縁部における電界強度は構成部品の内側部分における電界強度より僅かである。チップ中央において、ｐドーピングされた層２とｎドーピングされた層１との間に付加的に弱くｎドーピングされた層１ａが挿入されている。こうして例えば、チップ縁における電界強度ＥＲがダイオードチップの内側部分における電界強度ＥＭよりも２．５倍僅かであることが実現されるようにすることができる。エッチングされていないチップ、すなわち損傷帯域が除去されていないチップの逆電流は電界強度に依存しているので、図２の装置における縁領域の逆電流は図１のチップにおけるよりも僅かである。ダイオード１００の縁部のドーピングプロフィール１１０は−すなわち図１の下側部分の切断ラインＡ−Ｂに沿って切断して見た−図２の真ん中に示されておりかつダイオード１００の中心部のドーピングプロフィール１２０−すなわち図１の下側部分の切断ラインＣ−Ｄに沿って切断して見た−は図２の上側の部分に示されている。それぞれ−これ以降の図に示されているすべてのドーピングプロフィールの場合のように−ドーピング材料の濃度の絶対値が大まかな対数スケールに相対的な単位で示されている。ドーピングプロフィールの左側において−キャリアタイプの変化を示している濃度の絶対最小値まで−半導体装置の第１の層２における第１のキャリアタイプの濃度が図示されておりかつドーピングプロフィールの右側部分には相応に、半導体装置の第２の層における第２のキャリアタイプの濃度が図示されている。
【００１０】
図２のダイオードにおける降伏は機械的および化学的に敏感なチップ縁部で行われないので、ダイオードのインパルス耐性および信頼性が高められる。図２の装置は、なだれ降伏の場合ダイオードの電気的な抵抗が図１の装置の場合よりも高いという欠点を有している。というのは、チップ中心部におけるドーピング濃度が非常に僅かであるからである。この欠点は、図２のダイオードが例えばＵＺ＝２５Ｖより高い降伏電圧に設計されるようになっている場合には更に大きくなる。逆電流は任意に低減することもできないものでもある。というのは、電界強度ＥＲのＥＭに対する比は選定された降伏電圧ＵＺに大きく依存しているからである。ＵＺが比較的高く選択されると、逆方向電流は高くなる。
【００１１】
本発明は上に述べた欠点を取り除いた、縁電界強度が低減されている簡単に製造することができるダイオード２００を提供するものである。この種のダイオード２００ないしこの種の半導体装置２００は図３に並びに後続の図４および図５にも示されており、その際図４および図５には図３のダイオード２００の別の実施例が図示されている。この種のダイオード２００では縁電界強度は図２に図示のダイオード１００に対して一段と低減されている。更に、電界強度ＥＲのＥＭに対する比は選定された降伏電圧ＵＺにもはや依存していない。それ故にソーイングされていない縁部を有するダイオードでの一層小さな逆方向電流を可能にすることができる。インパルス耐性、ひいては信頼性は一段と改善される。同時にアバランシ発生時、すなわち装置の降伏作動時に抵抗は急激に小さくなる。これにより本発明によれば比較的高い降伏電圧を有するダイオードも実現される。
【００１２】
図３には本発明の装置の第１実施例の断面が略示されている。弱くドーピングされている半導体基板において上面から（図３では左側）第１の層２が前面に拡散され、他方の側から−図２のダイオード１００とは反対に−ストラクチャ化されたｎドーピングされた第１の部分層３が拡散される。チップないし半導体の上面および下面は公知の仕方で薄い金属層４および５を備えている。このストラクチャ化されていない金属化部は半導体に対するオーミックコンタクトを形成している。これは例えば層列クロム、ニッケルおよび銀から構成することができる。図３には更に、ドーピング濃度２１０の経過が−チップ縁部に沿って−（図３の下側の部分の切断ラインＡ−Ｂ参照）−示されておりかつドーピング濃度２２０の経過が−チップ中心に沿って−（図３の下側の部分の切断ラインＣ−Ｄ参照）−示されている。縁部におけるｎドーピングにより−中心におけるｎドーピングと比較して−縁部における降伏電圧ＵＺが中心領域における降伏電圧より高いことになる。ダイオード２００に逆電圧が加えられると、降伏電圧ＵＺまでは、実質的に損傷帯域から生じる比較的小さな逆方向電流しか流れない。内側の領域において降伏電界強度Ｅｋｒｉｔに達したとき、縁部における電界強度ＥＲはまだ非常に小さい。というのは、本発明の装置２００では縁部における電界強度ＥＲの、中心部における電界強度ＥＭに対する比が大きいからである。このためにまた、逆方向電流も僅かであるということになる。中心部の領域におけるドーピング濃度は従来の装置の場合におけるよりも著しく大きいので、順方向の作動時にも降伏時にもダイオードの抵抗も非常に小さい。これによりこの装置は比較的高いツェナー電圧ＵＺに対して特別に適している。
【００１３】
本発明の半導体装置２００に対する本発明の有利な製造プロセスを図４において第２の実施例に基づいて説明する。例としてダイオード２００は約５０Ｖのツェナー電圧に対して設計されている。しかし本発明によればもっと高いツェナー電圧ももっと低いツェナー電圧も可能である。
【００１４】
殊にシリコンから成っていて、図４では参照番号５０が付されている例えば１８０μｍの厚みおよび３．５４＊１０１４ｃｍ−３のｎ基本ドーピングを有する基板は前面にホウ素が、裏面に燐が添加、すなわちドーピングされている。シリコンに代わって本発明によれば別の半導体材料を使用することもできる。以下に本発明をシリコン基板に基づいて記述する。基板の基本ドーピングは第２の層の第２の部分層１のドーピングに相応しかつ以下に第２のドーピング濃度とも呼ばれる。チップの厚さに相応している基板の厚さ５０は本発明によればできるだけ正確に守られかつ僅かな許容偏差しか有していないようにしたい。添加は種々の手法で行うことができる。例えばイオンインプランテーションを用いて、気相拡散を用いて、ドーピングガラスを用いて、ドーピングペーストを用いてまたはドーピングフィルムを用いて。殊に、本発明によりドーピングされたガラス層はＡＰＣＶＤ法（Atmospheric Pressure Chemical Vapour Deposition）によって被着することができる。この方法によって−実際に同時に−有利な仕方で前面にホウ素をかつ裏面に燐を被着することができる。引き続いて約０．５ないし３時間続く拡散が高温で、例えば１２６５℃で酸素を含有する雰囲気中で行われる。その後シリコンウェハに、例えば（１−２）＊１０１７＊ｃｍ−２のホウ素ないし燐ドーズ量が存在している。このホウ素ないし燐ドーズ量は比較的薄い層に集中されている。この層は以下に、「先行ドーピング層」もしくは先行添加層とも称される。引き続いて燐が添加され、ｎドーピングされたウェハ裏面がストラクチャ化される。このことは有利な仕方で裏面をダイヤモンドカッタによってまたはウォーターサポートされたレーザ切断によって行うことができる。図４に参照番号２０によって示されているソーイング深度は例えば約１０〜３０μｍであってよい。通例、ソーイング深度は、それがこの時点の燐層、すなわち先行ドーピング層より深いものであるように選択される。これにより、燐ドーズ量がソーイングを用いて除去されている領域においてまたもや、シリコン基板の基本ドーピングが存在している。ソーイングに代わって、本発明によれば、ウェハ裏面のストラクチャ化をエッチングによって実施するようにしてもよい。チップ裏面の一部を例えばソーイングによって除去することによって、ウェハの裏面の部分面３１におけるチップ厚さは低減される。これにより、部分面３１に属していないウェハの裏面には、燐ドーズ量が存在している台座のようなものが生じる。従ってこの部分面３１は「台座」に対してトレンチになる。図４には半分が参照番号３０で示されているソーイングカットの幅は本発明によれば例えば３００μｍによって示されている。一般に、ソーイング幅ないしその半部３０は、後で説明する後続して行われるウェハ裏面での拡散終了時にチップ縁部に、基板の基本ドーピングが変わらずに残っている領域が依然存在しているように選択されていると言える。ストラクチャ化プロセス後、本来の拡散、先行ドーピング層に「溜まっている」ドーピング材料の、半導体材料、すなわち殊にシリコンへのドライブインが行われる。この過程は拡散とも称される。その際第２の部分層１に「貯蔵されている」燐ドーズ���が達することはない。台座に存在している燐ドーズ量は拡散の実施の期間にトレンチ、すなわち部分面３１の領域にも移動するが、この領域を完全に貫通することはない。これにより、チップレベルに対して平行であって、第１の部分層３がチップの横断面全体を占めるという、チップ面の横断面は存在していないと言える。反対にこのことは、チップレベルに対して平行であるチップ面のそれぞれの横断面に対して、第１の部分層３はこの種の横断面の一部にしか対応していないことを意味している。チップの裏面ドーピングに対するドーピング材料のこのストラクチャ化された「溜め」は本発明によれば勿論、次のように設定することもできる：ドーピング材料の貯蔵がストラクチャ化されて行われるようにドーピングをストラクチャ化して行うのである。すなわち、チップの裏面全体にドーピングが実施されるのではなく、場所選択的にチップの中心領域にだけ例えば従来のホト技術によって行われる。
【００１５】
拡散は例えば１２６５℃で１４２時間の間実施される。本発明によれば勿論、別の拡散温度および拡散時間並びに別の「貯蔵された」ドーピング材料ドーズ量を選択することもできる。拡散後に、図４では参照番号２１０ないし２２０によって示されているように拡散プロフィールないしドーピングプロフィールが生じる。チップの本来の有効領域、すなわちチップ中心ないし切断面Ｃ−Ｄにおける拡散プロフィールは参照番号２２０が付されている濃度経過によって図示されている。ｎドーピングの濃度はチップ縁部における濃度より数オーダ高い。このために、参照番号２１０が付されている、切断面A−Bに沿ったドーピングプロフィールを参照されたい。
【００１６】
拡散の後で、この形式で処理されたチップを有するウェハは前面および裏面に公知の仕方でコンタクト形成のために金属層４，５が付けられる。すなわち、本発明によれば例えば、クロム／ニッケル／銀金属化部を使用するようになっている。金属化の後、個々のダイオードチップを支持しているウェハが例えばソーイングによって、例えば４０μｍのソーブレード幅を有するダイアモンドカッタを用いて、チップが個別化されかつソーイング切断面がウェハ裏面のストラクチャ化のために既に作られている幅広のソーイングトレンチの中心にちょうど来るように切断される。その際ウェハを裏面から−図の右側に示されている−ソーイングカットして簡単に位置調整が行われるようにすると有利である。ソーブレード幅の二分の一が図４に参照番号４０で示されている。択一的に本発明によれば、ウォーターサポートレーザ切断によってまたは化学的な方法によってチップの個別化を実施するようにもなっている。
【００１７】
チップは本発明によれば公知の仕方で、例えばダイオード圧入ケーシングに収容される。
【００１８】
本発明によれば殊に逆方向電流を一段と低減するために、チップ縁部における損傷帯域を除去することもできる。このためにウェットケミカル法（例えばＫＯＨを用いたエッチング）、気相エッチングまたは同等のものが提供される。しかし普通は本発明によればそれは行われない。更に逆方向電流はソーイングカットされたダイオードチップを保護ガスまたは還元性の雰囲気下で３５０℃〜５００℃で温度処理することによって低下させることができる。
【００１９】
そこでダイオードの逆方向電流ＵＳが図示の例においてＵ２＝５０Ｖの値に達すると、第１の層２と第１の部分層３との間のｐｎ接合になだれ降伏が発生する。この境界面における電界強度ＥＭは値Ｅｋｒｉｔに達してる。「縁ダイオード」、すなわちチップの縁領域に存在している、第１の層２と第２の部分層１との間のｐｎ接合が例えば６４０Ｖで漸く降伏するとすれば、縁部の電界強度ＥＲはこの作動状態においては非常に僅かである。それは例えばチップ中央の値の六分の一でしかない。それ故に図２の装置におけるよりも著しく僅かな逆方向電流が発生する。更に、この比は広範な領域において第２の部分層１にまだ存在している基本ドーピングを変化させることで調整設定することができる。というのは、チップ中央における降伏電圧ＵＺは実際には基本ドーピングに依存していないからである。できるだけ僅かな変動を有しているようにしたい基板厚さ５０とは異なって、基本ドーピングの変動、すなわち第２の部分層１における第２のドーピング材料濃度はクリチカルでない。逆方向電流が低いということの他に、図４に図示の装置２００は非常に僅かなバルクおよび降伏抵抗を呈している。というのは有効領域、すなわち断面Ｃ−Ｄの領域におけるｎドーピングは縁領域におけるｎドーピングより数オーダは高い。
【００２０】
図５には、本発明の装置２００の第３の実施例が示されており、その際全ての同一の参照番号は先行する図からのものと対応する意味を有している。図５の装置では第１の層２の表面近傍の領域は平坦な、濃くｐドーピングされた第３の層を備えている。これは参照番号７で示されている。第１の部分層３および第２の部分層１の表面近傍の領域は図５の装置２００では同じく平坦であるが、濃くｎドーピングされた第４の層を備えている。この層は参照番号６で示されている。第３および第４の層６，７はこの場合も、上に挙げたドーピング方法の１つで行うことができるが、本発明によれば有利には前面および裏面に対して同時に行われる。下面に対する第４の層６の進入深度ないし拡散長は、それがチップ縁部における第２の部分層１の厚さに比べて小さいように選択される。第３および第４の層６，７のドーピング材料の表面濃度は本発明によれば殊に、第１の層２および第１の部分層３のドーピング材料の所属の表面濃度より大きく選択される。
【００２１】
本発明によれば勿論、第２および第３の実施例を組み合わせる、すなわち図４の場合のようにソーイングによって裏面の表面ドーズ量を部分的に除去すると同時に、図５の場合のように、チップの前面および裏面にそれぞれ薄い、高ドーピングされた第３および第４の層６，７を設けることができる。
【００２２】
本発明によれば更に、損傷帯域を除去することが可能である。このことは例えば、エッチング、殊にウェットケミカル式にまたはガスエッチングによって行うことができる。
【図面の簡単な説明】
【図１】
公知のダイオードの断面およびドーピングプロフィールの略図である。
【図２】
縁電界強度が低減されている公知のダイオードの断面およびドーピングプロフィールの略図である。
【図３】
縁電界強度が低減されている本発明の半導体装置の第１実施例の断面およびドーピングプロフィールの略図である。
【図４】
ストラクチャ化がソーイングを用いて行われる、縁電界強度が低減されている本発明の半導体装置の第２実施例の断面およびドーピングプロフィールの略図である。
【図５】
チップ表面に付加的なドーピングが行われている縁電界強度が低減されている本発明の半導体装置の第３実施例の断面およびドーピングプロフィールの略図である。
【図１】
2005512328.tif 000003
【図２】
2005512328.tif 000004
【図３】
2005512328.tif 000005
【図４】
2005512328.tif 000006
【図５】
2005512328.tif 000007
【国際調査報告】
2005512328.tif 000008
2005512328.tif 000009
2005512328.tif 000010
2005512328.tif 000011
2005512328.tif 000012
2005512328.tif 000013