(57)【要約】より高いサンプルレート離散時間信号のサンプルレートをより低いサンプルレート離散時間信号に変換するための、又はその逆のための装置及び方法である。ローパスフィルタ関数部を備える再帰信号処理アルゴリズムが使用される。これはより低いサンプルレートで完全に行われる。ローパスフィルタ関数部のインプルス応答がべき級数展開となる。
2005505980.tif 000002
【特許請求の範囲】
【請求項１】
ｑが１よりも大きな整数であり、サンプルレートｑ．ｆｓを備える離散時間入力信号のサンプルレートを、前記入力信号の前記サンプルレートの約数となるサンプルレートｆｓを備える離散時間出力信号に変換する方法であって、前記入力信号のｑサンプルの非オーバラップワードを生成するために前記入力信号を直並列変換するステップと、ローパスフィルタ関数部を有する再帰アルゴリズムに従って前記ワードを前記約数レートｆｓで処理するステップとを有する方法において、前記アルゴリズムが前記ローパスフィルタ関数部のインパルス応答のべき級数展開に基づくことを特徴とする方法。
【請求項２】
ｑが１よりも大きな整数であり、サンプルレートｆｓを備える離散時間入力信号のサンプルレートを、前記入力信号のサンプルレートの倍数となるサンプルレートｑ．ｆｓを備える離散時間出力信号に変換する方法であって、前記出力信号のｑサンプルの非オーバラップワードを得るためにローパスフィルタ関数部を有する再帰アルゴリズムに従って前記入力信号を前記サンプルレートｆｓで処理するステップと、前記離散時間ｑ．ｆｓサンプルレート出力信号を生成するために前記ワードを並直列変換するステップとを有する方法において、前記アルゴリズムが前記ローパスフィルタ関数部のインパルス応答のべき級数展開に基づくことを特徴とする方法。
【請求項３】
前記処理するステップが式
【数１】
2005505980.tif 000092
、
【数２】
2005505980.tif 000093
、
【数３】
2005505980.tif 000094
、
【数４】
2005505980.tif 000095
、
【数５】
2005505980.tif 000096
、
【数６】
2005505980.tif 000097
、
【数７】
2005505980.tif 000098
、及び
【数８】
2005505980.tif 000099
に従い、ａｎはサンプルレートｑ．ｆｓを備える前記離散時間信号のサンプルの数列を表し、ｂｊはサンプルレートｆｓを備える前記離散時間信号のサンプルの数列を表し、αｍは前記ローパスフィルタ関数部のインパルス応答のべき級数の係数を表し、αｍ’は全ての前記係数の和によって除される前記係数を表すことを特徴とする請求項１又は２に記載の方法。
【請求項４】
縦続接続される複数の積分器を有する請求項１乃至３の何れか一項又は複数の項に記載のサンプルレート変換のための装置。
【請求項５】
前記ローパスフィルタ関数部が所定の次数であり、前記積分器の前記縦続接続部における積分器の数が前記所定の次数よりも１少ないことを特徴とする請求項１に記載の方法を実行するための請求項４に記載の装置。
【請求項６】
前記出力信号のｑサンプルの前記非オーバラップワードを生成すると共に、縦続接続される前記積分器からマッパ入力信号を受信するマッパを有することを特徴とする請求項２に記載のサンプルレート変換のための請求項４に記載の装置。
【請求項７】
前記マッパが、量子化器・減算器の組み合わせ部の縦続接続部を有し、前記組み合わせ部の各々が、ｑビットの前記非オーバラップワードのビットの一つを生成するための１ビット量子化器、及び前記１ビット量子化器の入力信号と出力信号とを減算するための減算器を有し、前記縦続接続部における前記組み合わせ部の初段が、前記マッパ入力信号を受信し、前記縦続接続部における前記組み合わせ部の他の各々が、前記縦続接続部における先行する前記組み合わせ部の前記減算器の前記出力信号の重み付けされた和を受信し、最後の量子化器が、前記縦続接続部における全ての減算器の前記出力信号の重み付けされた和を受信すると共にｑビットの前記非オーバラップワードの最後のビットを生成することを特徴とする請求項６に記載の装置。
【請求項８】
前記積分器の少なくとも一つがクリッパを有する請求項４に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプルレートｑ．ｆｓを備える離散時間入力信号のサンプルレートを、前記入力信号の前記サンプルレートの約数となるサンプルレートｆｓを備える離散時間出力信号に変換する方法であって（ｑは１よりも大きな整数）、前記入力信号のｑサンプルの非オーバラップワード（ｎｏｎ−ｏｖｅｒｌａｐｐｉｎｇ  ｗｏｒｄ）を生成するために前記入力信号を直並列変換するステップと、ローパスフィルタ関数部を有する再帰アルゴリズム（ｒｅｃｕｒｓｉｖｅ  ａｌｇｏｒｉｔｈｍ）に従って前記ワードを前記約数レートｆｓで処理するステップとを有する方法に関する。
【０００２】
このような方法は、１９９３年２月ＩＥＥＥ会報「回路及びシステムII：アナログ及びディジタル信号処理」第４０巻第２号（ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ−II：Ａｎａｌｏｇ  ａｎｄ  Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ−ｐｒｏｃｅｓｓｉｎｇ，Ｖｏｌ．４０，Ｎｏ．２，Ｆｅｂｒｕａｒｙ  １９９３）のＥ．Ｒｏｚａ氏による論文“再帰ビットストリーム変換”から知られている。本発明は更に、サンプルレートｆｓを備える離散時間入力信号のサンプルレートを、前記入力信号のサンプルレートの倍数となるサンプルレートｑ．ｆｓを備える離散時間出力信号に変換する逆の方法であって（ｑは１よりも大きな整数）、前記出力信号のｑ個のサンプルの非オーバラップワードを得るためにローパスフィルタ関数部を有する再帰アルゴリズムに従って前記入力信号を前記サンプルレートｆｓで処理するステップと、前記離散時間ｑ．ｆｓサンプルレート出力信号を生成するために前記ワードを並直列変換するステップとを有する方法に関する。
【背景技術】
【０００３】
上記の方法は、“Ｒｅｂｉｃ”（ｒｅｃｕｒｓｉｖｅ  ｂｉｔ-ｓｔｒｅａｍ  ｃｏｎｖｅｒｓｉｏｎ）の名称で知られている。本願において、表記”順Ｒｅｂｉｃ（ｆｏｒｗａｒｄ  Ｒｅｂｉｃ）”は、低精度高サンプルレート信号（ｌｏｗ  ｐｒｅｃｉｓｉｏｎ  ｈｉｇｈ  ｓａｍｐｌｅ  ｒａｔｅ  ｓｉｇｎａｌ）の、高精度低サンプルレート信号（ｈｉｇｈ  ｐｒｅｃｉｓｉｏｎ  ｌｏｗ  ｓａｍｐｌｅ  ｒａｔｅ  ｓｉｇｎａｌ）への変換に対して使用される一方、表記”逆Ｒｅｂｉｃ（ｒｅｖｅｒｓｅ  Ｒｅｂｉｃ）”は、高精度低サンプルレート信号の、低精度高サンプルレート信号への変換に対して使用される。低精度高サンプルレート信号は、しばしば“単一ビット”のビットストリームとなり得る。この信号は時々サンプル毎に一つより多くのビットを有し得るが、各々のサンプルは一つのビットのみを有する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
通常、アナログ入力信号か、又は高精度低サンプルレート離散信号（ｈｉｇｈ  ｐｒｅｃｉｓｉｏｎ  ｌｏｗ  ｓａｍｐｌｅ  ｒａｔｅ  ｄｉｓｃｒｅｔｅ  ｓｉｇｎａｌ）の何れかからの“単一ビット”のビットストリームの生成は、基本的にフィードバック装置でクロックにより同期される量子化器及びローパスフィルタから構成される従来技術のΣΔ変調器によってなされる。当該変調器は、変換を行うための、低コスト且つロバストな装置である。しかしながら、例えばビデオ信号のような広いベースバンド幅を備える信号が変換されなければならないとき、十分なノイズ整形（ｎｏｉｓｅ  ｓｈａｐｉｎｇ）を得るためにサンプルレートは極端に高くなければならず、そのとき従来技術のΣΔ変調器のいくつかの欠点が明らかとなる。上記Ｒｅｂｉｃ構成体の基本的な利点は、当該構成体が、従来技術のΣΔ変調器において必要とされるクロックレートの分数倍（１／ｑ）となる、より低いクロックレートで動作するループ構成体を有することにある。ループ外の並直列変換器（ｏｕｔ−ｏｆ−ｌｏｏｐ  ｐａｒａｌｌｅｌ−ｔｏ−ｓｅｒｉｅｓ  ｃｏｎｖｅｒｔｅｒ）は、従来技術の構成体からもたらされる特性と同様の特性を備えるシリアルビットストリームを生成するために必要であると共に十分に生成する。従来技術のΣΔ変調器を介するＲｅｂｉｃの利点は、高速回路の低減、より低い消費電力、より小さな干渉トーン（ｉｎｔｅｒｆｅｒｅｎｃｅ  ｔｏｎｅ）、及び高次構成体（ｈｉｇｈ−ｏｒｄｅｒ  ｃｏｎｆｉｇｕｒａｔｉｏｎ）における増大された安定性にある。
【課題を解決するための手段】
【０００５】
上記参照された論文において、インパルス応答の、指数関数の級数（ａ  ｓｅｒｉｅｓ  ｏｆ  ｅｘｐｏｎｅｎｔｉａｌ  ｆｕｎｃｔｉｏｎｓ）への展開によってローパスフィルタ動作が実現される。逆に、本発明は、当該指数展開が必須のものではなく、それ故に本発明によるサンプルレート変換の方法が、前記アルゴリズムはローパスフィルタ関数部のインパルス応答のべき級数展開に基づいていることを特徴としているという認識に基づいている。当該インパルス応答は、離散時間積分（ｄｉｓｃｒｅｔｅ−ｔｉｍｅ  ｉｎｔｅｇｒａｔｏｒ）からもたらされてもよく、それ故に実際のディジタル回路から従来技術のインパルス応答よりも容易にもたらされ得る。好ましくは、本発明による方法は、順Ｒｅｂｉｃ変換と逆Ｒｅｂｉｃ変換との両方に対して、前記処理は添付式シートの式
【数９】
2005505980.tif 000003
（１）乃至
【数１０】
2005505980.tif 000004
（３ｅ）によることを特徴とする。ここで、ａｎはサンプルレートｑ．ｆｓを備える離散時間信号のサンプルの数列（ｓｅｑｕｅｎｃｅ）を表しており、ｂｊはサンプルレートｆｓを備える離散時間信号のサンプルの数列を表しており、αｍはローパスフィルタ関数部のインパルス応答のべき級数の係数を表しており、αｍ’は全ての前記係数の和によって除される前記係数を表している。このアルゴリズムにおいてローパスフィルタ関数部のインパルス応答は
【数１１】
2005505980.tif 000005
と仮定される。当該関数は、時点ｔ＝０においてインパルス応答がゼロになることを示している。インパルス応答の他のべき級数展開も使用され得ることが以下示されるであろう。
【０００６】
本発明は、サンプルレート変換のための装置であって、それから、前記縦続接続部における前段の積分器（ｆｏｒｍｅｒ  ｉｎｔｅｇｒａｔｏｒ）が自身の出力信号を、一つの又はそれより多くの他の信号と共に、前記縦続接続部における後続する積分器（ｎｅｘｔ  ｉｎｔｅｇｒａｔｏｒ）に送信するような、縦続接続されている複数の積分器（Ｉ２−Ｉ３、Ｉ４−Ｉ５−Ｉ６）を通常有する装置にも関する。Ｒｅｂｉｃ構成体は、Ｒｅｂｉｃアルゴリズムにおいて使用されるローパスフィルタ関数部の次数となる、ある一定の次数であってもよい。通常ローパスフィルタにおける縦続接続された積分器の数は、フィルタの次数を決定する。このことは、Ｒｅｂｉｃアルゴリズムにもあてはまる。しかしながら明らかなことに、順Ｒｅｂｉｃ構成体の場合、積分器の一つは冗長となるので、前記装置は好ましくは積分器の前記縦続接続部における積分器の数が前記アルゴリズムの次数よりも１少ないことを特徴としていてもよい。
【０００７】
本発明による逆Ｒｅｂｉｃ構成体において、低サンプルレート信号のサンプルから直接、高サンプルレート信号のサンプルａｎを算出することが不可能であることは明らかである。添付された式シートの等式
【数１２】
2005505980.tif 000006
（３ｃ）から、数列ａｎは、この場合時点ｊにおける“束値（ｂｕｎｃｈ  ｖａｌｕｅ）”と称される和
【数１３】
2005505980.tif 000007
内に隠されていることが示されている。前記数列を導き出すために、本発明による逆基本構成体（ｒｅｖｅｒｓｅ  ｂａｓｉｃ  ｓｔｒｕｃｔｕｒｅ）は、出力信号のｑサンプルの前記非オーバラップワードを生成すると共に縦続接続されている前記積分器からマッパ入力信号を受信するマッパ（ｍａｐｐｅｒ）を有することによって更に特徴付けられる。マッパの機能は、束値
【数１４】
2005505980.tif 000008
がマッパ入力数列に近付くようにｑの長さのバイナリ数列（ｑ−ｌｅｎｇｔｈ  ｂｉｎａｒｙ  ｓｅｑｕｅｎｃｅ）ａｎをもたらすことにある。長さｑの２ｑの可能なバイナリ数列がもたらされるため、マッパ入力数列がマップされる束値の２ｑ値ももたらされる。一つの可能な手法は、マッパ入力数列の最新の値を、最良適合化（ｂｅｓｔ  ｆｉｔ）に基づいて、全ての可能な束値の所定のテーブルと比較することである。しかしながらこのことは、ｑの大きな値に対して非常に煩わしくなり得る。それ故に本発明による好ましい逆Ｒｅｂｉｃ構成体は、好ましくは、前記マッパが、量子化器・減算器の組み合わせ部の縦続接続部を有し、前記組み合わせ部の各々が、ｑビットの前記非オーバラップワードのビットの一つを生成するための１ビット量子化器、及び前記１ビット量子化器の入力信号と出力信号とを減算するための減算器を有し、前記縦続接続部における前記組み合わせ部の初段が、前記マッパ入力信号を受信し、前記縦続接続部における前記組み合わせ部の他の各々が、前記縦続接続部における先行する前記組み合わせ部の減算器の出力信号の重み付けされた和を受信し、最後の量子化器が、前記縦続接続部における全ての減算器の出力信号の重み付けされた和を受信すると共にｑビットの前記非オーバラップワードの最後のビットを生成することを特徴とし得る。
【０００８】
更に、Ｒｅｂｉｃ構成体が不安定になることを防止するために、本発明による装置は、前記積分器の少なくとも一つがクリッパ（ｃｌｉｐｐｅｒ）を有することを更に特徴としていてもよい。
【０００９】
本発明は、添付図面及び添付式シートを参照して記載されるであろう。
【発明を実施するための最良の形態】
【００１０】
サンプルレート変換（ｓａｍｐｌｅ  ｒａｔｅ  ｃｏｎｖｅｒｓｉｏｎ）に使用されるアルゴリズムは、高いサンプルレート信号ａｎに対するローパスフィルタ動作の応答を、低いサンプルレート信号ｂｊに対する前記ローパスフィルタ動作の応答に等しくさせることに基づいている。ローパスフィルタ動作のインパルス応答は、べき級数（ｐｏｗｅｒ  ｓｅｒｉｅｓ）に関する展開（ｅｘｐａｎｓｉｏｎ）であり、次の式：
【数１５】
2005505980.tif 000009
によって表され得る。ここでＵ（ｔ）はヘビサイドステップ関数（Ｈｅａｖｉｓｉｄｅ’ｓ  ｓｔｅｐ  ｆｕｎｃｔｉｏｎ）であり、Ｍはフィルタの次数（ｏｒｄｅｒ）を規定し、αｍは自由に選択され得るフィルタ係数である。二つの言及された応答が等しいとき、式シート（ｆｏｒｍｕｌａ  ｓｈｅｅｔ）の式
【数１６】
2005505980.tif 000010
（１）が得られる。式
【数１７】
2005505980.tif 000011
（２）において、この等式は、各々左から右に表されている四つの項、すなわち信号ｂｊの最新サンプル（ｔｈｅ  ｍｏｓｔ  ｒｅｃｅｎｔ  ｓａｍｐｌｅ）、ｑでフィルタリングされた因子（ｆｉｌｔｅｒｅｄ  ｃｏｎｔｒｉｂｕｔｉｏｎ）、信号ａｎの最新サンプル、信号ａｎのフィルタリングされた履歴（ヒストリ）（ｆｉｌｔｅｒｅｄ  ｈｉｓｔｏｒｙ）、及び最後に信号ｂｊのフィルタリングされた履歴（ヒストリ）に分割される。
【００１１】
式
【数１８】
2005505980.tif 000012
（２ａ）において、係数αｍは、各々の係数αｍを全係数の総和によって除することによって得られ、結果として
【数１９】
2005505980.tif 000013
をもたらす、正規化された係数（ｎｏｒｍａｌｉｚｅｄ  ｃｏｅｆｆｉｃｉｅｎｔ）αｍ’によって置換される。Ａｉｊ及びｒｉｊが、式
【数２０】
2005505980.tif 000014
（３ａ）及び
【数２１】
2005505980.tif 000015
（３ｂ）において示されているように規定されるとき、ｂｊに対する式
【数２２】
2005505980.tif 000016
（２ａ）は、式
【数２３】
2005505980.tif 000017
（３ｃ）において示されている
【数２４】
2005505980.tif 000018
になる。値ｒｍｊは、等式
【数２５】
2005505980.tif 000019
（３ｄ）を得るように再帰的（ｒｅｃｕｒｓｉｖｅｌｙ）に展開され得る。ここで信号Ｔｉｊは等式
【数２６】
2005505980.tif 000020
（３ｅ）によって規定される。等式
【数２７】
2005505980.tif 000021
（３ｄ）における記号
【数２８】
2005505980.tif 000022
は通常、２項係数（ｂｉｎｏｍｉａｌ  ｃｏｅｆｆｉｃｉｎｔ）
【数２９】
2005505980.tif 000023
を表している。図１、２、及び３を参照して以下示されるように、等式
【数３０】
2005505980.tif 000024
（３ａ）．．．
【数３１】
2005505980.tif 000025
（３ｅ）のセットにより、前記アルゴリズムを実現するための構成体が容易に決定され得る。
【００１２】
Ｍの値は、Ｒｅｂｉｃの次数を決定する。Ｍ＝２のとき３次Ｒｅｂｉｃが得られ、Ｍ＝３のとき４次が得られる等となる。通常、ある一定の次数のフィルタは、同じ数の縦続（直列）積分器（ｃａｓｃａｄｅｄ  ｉｎｔｅｇｒａｔｏｒ）を必要とする。
【００１３】
しかしながら、明らかなことに、順（フォワード（ｆｏｒｗａｒｄ））  Ｒｅｂｉｃにおいて当該積分器の一つは冗長なので、縦続積分器の数はＲｅｂｉｃの次数よりも１少なくなり得る。これは式シートの式
【数３２】
2005505980.tif 000026
（４ａ）及び
【数３３】
2005505980.tif 000027
（４ｂ）からもたらされる。式
【数３４】
2005505980.tif 000028
（３ｃ）は、新たなサンプルｂｊが算出される基本式を表している。１サンプル期間（ｏｎｅ  ｓａｍｐｌｅ  ｐｅｒｉｏｄ）早くサンプルｂｊ−１は、対応する式
【数３５】
2005505980.tif 000029
（４ａ）によって算出されている。
【数３６】
2005505980.tif 000030
であるため、当該式における項ｂｊ−１は括弧（ｂｒａｃｋｅｔ）の間にもたらされ得るので、式
【数３７】
2005505980.tif 000031
（３ｅ）のＴｉｊ定義（Ｔｉｊ−ｄｅｆｉｎｉｔｉｏｎ）を使用して等式
【数３８】
2005505980.tif 000032
（４ｂ）が得られる。この等式により最後の項ＴＭｉは、全ての他の項Ｔ０ｊ−Ｔ（Ｍ−１）ｊが積分を通じて得られるとき、積分器なしで計算され得る。
【００１４】
図１は、Ｍ＝２、｛αｍ｝＝｛０，α１，α２｝及びｑ＝４となる場合に対するアルゴリズムの実現のための構成体を示している。Ｍ、αｍ、及びｑの他の組み合わせに対する構成体は、容易にもたらされ得る。実際、ｑのより大きな値が通常もたらされるであろう。Ｍ、αｍに対する値の場合、ｂｊに対する式
【数３９】
2005505980.tif 000033
（３ｃ）は、式
【数４０】
2005505980.tif 000034
（５ａ）において示されているようになる。等式
【数４１】
2005505980.tif 000035
（３ｄ）からｒ０ｊ＝Ｔ０ｊ、ｒ１ｊ＝Ｔ０ｊ＋Ｔ１ｊ、及びｒ２ｊ＝Ｔ０ｊ＋２Ｔ１ｊ＋Ｔ２ｊとなるため、等式
【数４２】
2005505980.tif 000036
（５ａ）は等式
【数４３】
2005505980.tif 000037
（５ｂ）において示されているように書き換えられ得る。当該式によってｂｊを計算するための構成体は、（少なくとも）三つの積分器を必要とし得る。しかしながら、等式
【数４４】
2005505980.tif 000038
（４ｂ）により、α１’Ｔ１ｊ＋α２’Ｔ２ｊ＝０となるので、等式
【数４５】
2005505980.tif 000039
（５ｂ）は等式
【数４６】
2005505980.tif 000040
（５ｃ）に簡略化される。
【００１５】
図１の左側部分は、１ビットラッチＬを備える直並列変換器（ｓｅｒｉｅｓ  ｔｏ  ｐａｒａｌｌｅｌ  ｃｏｎｖｅｒｔｅｒ）ＳＰを示している。当該変換器により、ａｎのｑ個の１ビットシンボルの非オーバラップ（“孤立された”）ワードがファクタｑでダウンサンプル（ｄｏｗｎｓａｍｐｌｅ）される。ｑビットのワードは、信号Ａ０ｊを生成するための加算器（ａｄｄｅｒ）Ｄ０にもたらされ、信号Ａ１ｊを生成するための加算器Ｄ１及び乗算器（マルチプライヤ（ｍｕｌｔｉｐｌｉｅｒ））Ｍ１のセットにもたらされ、信号Ａ２ｊを生成するための加算器（ａｄｄｅｒ）Ｄ２及び乗算器Ｍ２のセットにもたらされる。乗算器Ｍ１は前記ビットを重み付けファクタ（ｗｅｉｇｈｉｎｇ  ｆａｃｔｏｒ）１／ｑ，２／ｑ，３／ｑ．．．ｑ／ｑでそれぞれ乗算し、乗算器Ｍ２は前記ビットを重み付けファクタ（１／ｑ）２，（２／ｑ）２，（３／ｑ）２．．．（ｑ／ｑ）２でそれぞれ乗算するので、信号Ａ０ｊ、Ａ１ｊ、及びＡ２ｊの生成は式
【数４７】
2005505980.tif 000041
（３ａ）に従う。
【００１６】
減算器Ｓ１は、積分器Ｉ１にもたらされる信号Ａ０ｊ−ｂｊを生成する。これはＺ変換（Ｚ−ｔｒａｎｓｆｏｒｍ）１／（ｚ−１）、すなわち自身のフォワードパスに１サンプル遅延を有すると共に自身のフィードバックパスに遅延（ｄｅｌａｙ）を有さない“遅延”積分器（“ｄｅｌａｙｉｎｇ”  ｉｎｔｅｇｒａｔｏｒ）である。これはＺ変換（Ｚ−ｔｒａｎｓｆｏｒｍ）ｚ／（ｚ−１）、すなわち自身のフィードバックパスに１サンプル遅延を有すると共に自身のフォワードパスに遅延を有さない“無遅延”積分器（“ｎｏｎ  ｄｅｌａｙｉｎｇ”  ｉｎｔｅｇｒａｔｏｒ）と対比される。遅延積分器Ｉ１は、出力信号の先行するサンプルに加えて入力信号の先行するサンプルを出力する。等式
【数４８】
2005505980.tif 000042
（３ｄ）及び
【数４９】
2005505980.tif 000043
（３ｅ）から、積分器Ｉ１の出力はそれからＡ０（ｊ―１）−ｂ（ｊ−１）＋ｒ０（ｊ−１）＝Ｔ０ｊ＝ｒ０ｊに等しくなることが容易に導かれる。この信号は、加算器Ｄ３においてＡ１ｊに加算され、その結果は乗算器Ｍ３において重み付けファクタα１’で乗算されて、信号α１’（Ａ１ｊ＋Ｔ０ｊ）が得られる。
【００１７】
第二の減算器Ｓ２及び第二の遅延積分器Ｉ２は、減算器Ｓ１及び遅延積分器Ｉ１と同じ入力信号を受信し、その結果同じ出力信号Ｔ０ｊを生成する。減算器Ｓ３は信号Ａ１ｊとｂｊとを減算し、加算器Ｄ４においてその結果は積分器Ｉ２の出力Ｔ０ｊに加算されて、信号Ａ１ｊ−ｂｊ＋Ｔ０ｊが生成される。これは第三の遅延積分器Ｉ３にもたらされる。等式
【数５０】
2005505980.tif 000044
（３ｄ）及び
【数５１】
2005505980.tif 000045
（３ｅ）から、積分器Ｉ３は信号Ｔ１ｊ＝Ａ１（ｊ―１）−ｂｊ−１＋Ｔ０（ｊ−１）＋Ｔ１（ｊ−１）を生成することが導かれ得る。
【００１８】
乗算器Ｍ４は、ファクタ２でＴ１ｊを乗算し、加算器Ｄ５は、加算器Ｄ２からの信号Ａ２ｊと、積分器Ｉ２からの信号Ｔ０ｊと、乗算器Ｍ４からの信号２Ｔ１ｊとを共に加算して、信号Ａ２ｊ＋Ｔ０ｊ＋２Ｔ１ｊを生成する。当該信号は続いて乗算器Ｍ５において重み付けファクタα２’で乗算され、信号α２’（Ａ２ｊ＋Ｔ０ｊ＋２Ｔ１ｊ）が生成される。乗算器Ｍ３とＭ５とからの信号は、加算器Ｄ６において最終的に加算されて、式シートの等式
【数５２】
2005505980.tif 000046
（５ｃ）による出力信号ｂｊが得られる。
【００１９】
図１の構成体が同じ最終結果をもたらすいくつかの態様で修正され得ることは注意されなければならない。例えば、加算器Ｄ３に対する信号Ｔ０ｊは積分器Ｉ２の出力から得られうる一方、減算器Ｓ１及び積分器Ｉ１は削除され得る。更に、加算器Ｄ３、Ｄ５、及びＤ６と、乗算器Ｍ３、Ｍ４、及びＭ５とは、信号ｂｊ＝α１’Ａ１ｊ＋α２’Ａ２ｊ＋Ｔ０ｊ＋２α２’Ｔ１ｊを共に得るための、α１’で加算器Ｄ１からの信号Ａ１ｊを乗算するための乗算器、α２’で加算器Ｄ２からの信号Ａ２ｊを乗算するための乗算器、２α２’で積分器Ｉ３からの信号Ｔ１ｊを乗算するための乗算器、及びこれら三つの乗算器からの信号と積分器Ｉ２からの信号Ｔ０ｊとを加算するための単一の加算器によって置換され得る。このｂｊ＝α１’Ａ１ｊ＋α２’Ａ２ｊ＋Ｔ０ｊ＋２α２’Ｔ１ｊの表記は、α１’＋α２’＝１であるため、式
【数５３】
2005505980.tif 000047
（５ｃ）の表記と等しい。
【００２０】
逆Ｒｅｂｉｃプロセス（ｒｅｖｅｒｓｅ  Ｒｅｂｉｃ  ｐｒｏｃｅｓｓ）は、所与の高精度マルチビット数列（ｈｉｇｈ  ｐｒｅｃｉｓｉｏｎ  ｍｕｌｔｉｂｉｔ  ｓｅｑｕｅｎｃｅ）ｂｊからのビットストリームａｎを決定する。式
【数５４】
2005505980.tif 000048
（３ｃ）は好ましくは
【数５５】
2005505980.tif 000049
と記述され、それによって“束値（ｂｕｎｃｈ−ｖａｌｕｅ）”
【数５６】
2005505980.tif 000050
が入力数列ｂｊ及び算出された数列
【数５７】
2005505980.tif 000051
から算出されることが示されるが、式シートの式
【数５８】
2005505980.tif 000052
（１）乃至
【数５９】
2005505980.tif 000053
（３ｅ）は本発明の逆Ｒｅｂｉｃに等しく適用される。数列ａｎは束値
【数６０】
2005505980.tif 000054
内に隠されているため、この式がａｎを直接算出し得ないことは明らかである。それ故にマッピングプロセス（ｍａｐｐｉｎｇ  ｐｒｏｃｅｓｓ）は、各々の束値
【数６１】
2005505980.tif 000055
に対してｑビットの特定のワードを割り当てることが必要とされる。“最良適合二分探索（ｂｅｓｔ  ｆｉｔ，ｂｉｎａｒｙ  ｓｅａｒｃｈ）”（１９９４年５月ＩＥＥＥ会報「回路及びシステム」第４１巻第５号３２９頁乃至３３６頁（ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，Ｖｏｌ．４１，ｎｏ．５，ｐｐ．３２９−３３６，Ｍａｙ  １９９４）のＥ．Ｒｏｚａ氏による論文“再帰ビットストリーム変換、反転モード（Ｒｅｃｕｒｓｉｖｅ  Ｂｉｔｓｔｒｅａｍ  Ｃｏｎｖｅｒｓｉｏｎ，ｔｈｅ  ｒｅｖｅｒｓｅ  ｍｏｄｅ）参照”）、又は“再帰マッピング（ｒｅｃｕｒｓｉｖｅ  ｍａｐｐｉｎｇ）”（「ジャーナル回路理論及び応用」１９９７年第２５巻４１９頁乃至４３７頁（Ｉｎｔ．Ｊｏｕｒｎａｌ  ｏｆ  Ｃｉｒｃｕｉｔ  Ｔｈｅｏｒｙ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ，Ｖｏｌ．２５，ｐｐ．４１９−４３７，１９９７）のＤ．Ｂｉｒｒｕ氏による論文“再帰逆畳み込みを使用する低減されたサンプルレートシグマ・デルタ変調（Ｒｅｄｕｃｅｄ−ｓａｍｐｌｅ−ｒａｔｅ  ｓｉｇｍａ−ｄｅｌｔａ  ｍｏｄｕｌａｔｉｏｎ  ｕｓｉｎｇ  ｒｅｃｕｒｓｉｖｅ  ｄｅｃｏｎｖｏｌｕｔｉｏｎ）参照”）のようなマッピングプロセスのためのいくつかの手法（ｓｔｒａｔｅｇｙ）が可能である。従って、
【数６２】
2005505980.tif 000056
の値が決定され、マッピングが行われると、ｑビットの並直列変換（ｐａｒａｌｌｅｌ  ｔｏ  ｓｅｒｉｅｓ  ｃｏｎｖｅｒｓｉｏｎ）が必要とされると共に十分にビットストリームａｎのｑ連続ビット（ｑ  ｃｏｎｓｅｃｕｔｉｖｅ  ｂｉｔ）を得る。
【００２１】
図２は、逆Ｒｅｂｉｃプロセスの実現のための可能な構成体を示している。図１の順Ｒｅｂｉｃとの比較を容易にするために、図２の逆Ｒｅｂｉｃに対して同じパラメータＭ＝２、｛αｍ｝＝｛０，α１，α２｝及びｑ＝４が選択されている。減算器Ｓ４は、信号ｂｊ及びＡ０ｊを受信すると共に、そこで差ｂｊ−Ａ０ｊを生成する。この信号は、遅延積分器Ｉ４において信号−Ｔ０ｊに積分される。減算器Ｓ５及び加算器Ｄ７は、信号ｂｊ−Ａｉｊ−Ｔ０ｊを生成し、遅延積分器Ｉ５はこの信号を出力信号−Ｔ１ｊに積分する。乗算器Ｍ６はこの信号を−２Ｔ１ｊに２倍化する。減算器Ｓ５及び１サンプル遅延器（ｏｎｅ−ｓａｍｐｌｅ  ｄｅｌａｙ）Ｆは、二つの信号Ａ２ｊ及びｂｊから出力信号ｂ（ｊ−１）−Ａ２（ｊ−１）を生成し、この信号は、乗算器Ｍ６からの信号−２Ｔ１ｊ及び積分器Ｉ４からの信号−Ｔ０ｊと共に、加算器Ｄ８において加算され、続いて自身の出力部において信号−ｒ２ｊを生成する無遅延積分器（ｎｏｎ−ｄｅｌａｙｉｎｇ  ｉｎｔｅｇｒａｔｏｒ）Ｉ６に供給される。更に、積分器Ｉ４からの信号−Ｔ０ｊと積分器Ｉ５からの信号−Ｔ１ｊとは加算器Ｄ９において加算されて、その結果信号−ｒ１ｊが生成される。
【００２２】
信号ｂｊと−ｒ１ｊとは、加算器Ｄ１０において加算されると共に乗算器Ｍ７において係数α１’で乗算されて、その結果信号α１’｛ｂｊ−ｒ１ｊ｝が得られる。同様に信号ｂｊと−ｒ２ｊとは、加算器Ｄ１１において加算されると共に乗算器Ｍ８において係数α２’で乗算されて、その結果信号α２’｛ｂｊ−ｒ２ｊ｝が得られる。最終的に乗算器Ｍ７及びＭ８の二つの出力信号は加算器Ｄ１２において加算されて、その結果マッパ（ｍａｐｐｅｒ）入力信号ｂｊ−α１’ｒ１ｊ−α２’ｒ２ｊが得られる。式シートの等式
【数６３】
2005505980.tif 000057
（５ａ）によれば、当該信号ｂｊ−α１’ｒ１ｊ−α２’ｒ２ｊは束値
【数６４】
2005505980.tif 000058
に一致すべきである。マッパＰは、各々のサンプル期間の間、自身の出力部において、直列にもたらされると出力信号ａｎのｑビットを表すｑビットの並列ワードを生成する。マッパ出力信号の重み付けされた総和は、束値
【数６５】
2005505980.tif 000059
になる。当該束値はマッパ入力信号ｂｊに可能な限り近くなるべきである。このことは精度良く設計されたマッパによって保証されるであろう。
【００２３】
マッパＰは、各々のサンプル期間の間、自身の出力部において、直列にもたらされると出力信号ａｎのｑビットを表すｑビットの並列ワードを生成する。当該ｑビットの並列ワードは、高いサンプルレート信号ａｎへの変換のための並直列変換器ＰＳ、信号Ａ０ｊを生成するための加算器Ｄ１３、信号Ａ１ｊを生成するための加算器Ｄ１４を備える１セットの乗算器Ｍ９、及び信号Ａ２ｊを生成するための加算器Ｄ１５を備える１セットの乗算器Ｍ１０にもたらされる。加算器Ｄ１３、Ｄ１４及びＤ１５と乗算器Ｍ９及びＭ１０との構成は、図１の加算器Ｄ０、Ｄ１及びＤ２と乗算器Ｍ１及びＭ２との構成に等しい。
【００２４】
ｑ＝４に対して設計されている図３のマッパは、三つの量子化（ｑｕａｎｔｉｚｅｒ）・減算器組み合わせ部Ｑ１−Ｓ７、Ｑ２−Ｓ８、及びＱ３−Ｓ９、並びに最後の量子化器Ｑ４を有する。量子化器の各々は、ｑビット出力数列の１ビットを出力する１ビット量子化器である。前記組み合わせ部の各々において、減算器は量子化器の出力と入力との間の差を算出する。第一の組み合わせ部Ｑ１−Ｓ７の差信号は乗算器Ｍ１１において重み付けられ、その重み付けられた差信号は入力信号として第二の組み合わせ部Ｑ２−Ｓ８にもたらされる。第一の組み合わせ部の差信号及び第二の組み合わせ部の差信号は、各々乗算器Ｍ１２及びＭ１３においてそれぞれ重み付けられ、加算器Ｄ１５において加算される。この加算器の出力は第三の組み合わせ部の入力信号を構成する。第一、第二、及び第三の組み合わせ部の差信号は、各々乗算器Ｍ１４、Ｍ１５及びＭ１６においてそれぞれ重み付けられ、加算器Ｄ１７において加算されて、最後の量子化器Ｑ４の入力信号が構成される。好ましくは、乗算器Ｍ１１、Ｍ１３及びＭ１６は同じ重み付けファクタを有し、乗算器Ｍ１２及びＭ１５は同じ重み付けファクタを有している。重み付けファクタの値は、「ジャーナル回路理論及び用途」１９９７年第２５巻４１９頁乃至４３７頁における上記論文に示されているアルゴリズムで算出され得る。
【００２５】
逆Ｒｅｂｉｃアルゴリズムにおいて、フィードバックされる信号Ａ０ｊ、Ａ１ｊ、及びＡ２ｊが誤差を有する結果、マッピングプロセスも誤差を有する。このことは、式
【数６６】
2005505980.tif 000060
（４ａ）及び
【数６７】
2005505980.tif 000061
（４ｂ）が逆Ｒｅｂｉｃアルゴリズムに適用され得ず、それ故に一つの積分器を備える逆Ｒｅｂｉｃ構成がＲｅｂｉｃの次数よりも低くなることは不可能となる。
【００２６】
順Ｒｅｂｉｃの構成体の場合、図２の逆Ｒｅｂｉｃ構成体もいくつかの態様で修正され得る。その例が、図２の構成要素Ｓ６、Ｆ、Ｍ６、Ｄ８、Ｄ９、及びＩ６の代わりに図３に示されている。前記構成体は、二つの入力信号ｂｊ−Ａ２ｊ及び−ｒ１ｊ−Ｔ１ｊを備える積分器Ｉ７を有する。入力信号ｂｊ−Ａ２ｊに対して積分器は、Ｚ変換１／（ｚ−１）を備える遅延積分器として動作する。入力信号−ｒ１ｊ−Ｔ１ｊに対して積分器は、Ｚ変換ｚ／（ｚ−１）を備える無遅延積分器として動作する。積分器Ｉ７の出力信号は
【数６８】
2005505980.tif 000062
となる。
【００２７】
上記のように、式シートにおいて規定されているようなアルゴリズムは、インパルス応答
【数６９】
2005505980.tif 000063
を備えるローパスフィルタ関数部に基づいている。しかしながら、他のべき級数展開を備えるインパルス応答が使用されてもよいので、
【数７０】
2005505980.tif 000064
となる。ここでＣは何れかの実定数（ｒｅａｌ  ｃｏｎｓｔａｎｔ）である。例えば、Ｃ＝１のとき、インパルス応答は
【数７１】
2005505980.tif 000065
となり、カウンタｎに対する加算境界（ｓｕｍｍａｔｉｏｎ−ｂｏｒｄｅｒ）が以下のように変化されなければならない点を除いて、すなわち、等式
【数７２】
2005505980.tif 000066
（１）における
【数７３】
2005505980.tif 000067
は
【数７４】
2005505980.tif 000068
と解釈されるべきであり、等式
【数７５】
2005505980.tif 000069
（２）、
【数７６】
2005505980.tif 000070
（２ａ）、及び
【数７７】
2005505980.tif 000071
（３ａ）における
【数７８】
2005505980.tif 000072
は
【数７９】
2005505980.tif 000073
と解釈されるべきであり、最後に、等式
【数８０】
2005505980.tif 000074
（２）、
【数８１】
2005505980.tif 000075
（２ａ）、及び
【数８２】
2005505980.tif 000076
（３ｂ）における
【数８３】
2005505980.tif 000077
は
【数８４】
2005505980.tif 000078
と解釈されるべきである点を除いて、式シートの式は等しく適用される。図１及び２の構成体において意味されることは、乗算するセットＭ１及びＭ９の重み付けファクタは、１／ｑ、２／ｑ、３／ｑ．．．ｑ／ｑの代わりに１、１＋１／ｑ、１＋２／ｑ．．．２−１／ｑとなるべきであり、乗算器セットＭ２及びＭ１０の重み付けファクタは、（１／ｑ）２、（２／ｑ）２、（３／ｑ）２．．．（ｑ／ｑ）２の代わりに１、（１＋１／ｑ）２、（１＋２／ｑ）２．．．（２−１／ｑ）２となるべきである。
【００２８】
任意のより高い次数のフィードバックシステムとして、Ｒｅｂｉｃシステムは不安定性（ｉｎｓｔａｂｉｌｉｔｙ）に影響され、その危険性は、前記システムの次数が高くなるほど、高くなる。図３の３次システムはノイズがないため、このシステムは安定であると共に更なる手段なしで動作が可能である。ノイズがもたらされる場合、マッピングプロセスの結果としての逆モードにおける場合のように、前記システムは不安定となり得る。実際ノイズが大きいほど、不安定性は高くなる。このことは、内部ノイズがループ量子化器に過負荷（ｏｖｅｒｌｏａｄ）をかけ、それによりフィードバックループの振幅及び位相マージンが侵食されるという事実による。より高次のシステム（線形システム及び非線形システム）に対する安定性を制御するために使用され得る二つの独立のメカニズムがある。図２の３次の例において、線形システムはパラメータα１’を増大させる。前記システムは３次から２次の特性（ｂｅｈａｖｉｏｕｒ）に移行する傾向があるため、前記パラメータがより増大させられるほど、より高い安定性がもたらされる。図４に示されているように、非線形メカニズムは積分器においてクリッパ（ｃｌｉｐｐｅｒ）Ｇをもたらす。この手段は，大信号に対する積分器のスペクトル特性をより直接的な接続に変化させる。効果的な安定制御のために、両方のメカニズムが同時にもたらされ得る。
式：
【数８５】
2005505980.tif 000079
（１）
【数８６】
2005505980.tif 000080
（２）
【数８７】
2005505980.tif 000081
（２ａ）
【数８８】
2005505980.tif 000082
（３ａ）
【数８９】
2005505980.tif 000083
（３ｂ）
【数９０】
2005505980.tif 000084
（３ｃ）
【数９１】
2005505980.tif 000085
（３ｄ）
【数９２】
2005505980.tif 000086
（３ｅ）
【数９３】
2005505980.tif 000087
（４ａ）
【数９４】
2005505980.tif 000088
（４ｂ）
【数９５】
2005505980.tif 000089
（５ａ）
【数９６】
2005505980.tif 000090
（５ｂ）
【数９７】
2005505980.tif 000091
（５ｃ）
【図面の簡単な説明】
【００２９】
【図１】本発明による順Ｒｅｂｉｃサンプルレート変換器の実施例である。
【図２】本発明による逆Ｒｅｂｉｃサンプルレート変換器の実施例である。
【図３】図２の逆Ｒｅｂｉｃサンプルレート変換器における使用のためのマッパの実施例である。
【図４】図２の逆Ｒｅｂｉｃサンプルレート変換器の一部の変形例である。
【図５】本発明によるＲｅｂｉｃサンプルレート変換器における使用のための積分器の変形例である。
【国際公開パンフレット】
2005505980.tif 000100
2005505980.tif 000101
2005505980.tif 000102
2005505980.tif 000103
2005505980.tif 000104
2005505980.tif 000105
2005505980.tif 000106
2005505980.tif 000107
2005505980.tif 000108
2005505980.tif 000109
2005505980.tif 000110
2005505980.tif 000111
2005505980.tif 000112
2005505980.tif 000113
2005505980.tif 000114
2005505980.tif 000115
2005505980.tif 000116
2005505980.tif 000117
【国際調査報告】
2005505980.tif 000118
2005505980.tif 000119