(57)【要約】情報が誤り保護コードに従って符号化される。符号化レートが動的に選択される。インタリービング及びパンクチュアリングユニットにおいて、情報シンボル及びパリティシンボルが、送信中のバースト誤りに対する保護のための所定のインタリービング方式でインタリーブされる。インタリーブされたパリティシンボルはパンクチュアされ、パンクチュアリングは、選択された符号化レートによって動的に制御される。インタリーブされていると共にパンクチュアされているシンボルが、送信チャネルを介して変調された情報を送信するために使用される。動的に選択されたレートでのパンクチュアリングに先行して情報シンボル及びパリティシンボルをインタリーブすることによって、パンクチュアされたシンボルの変調の間に、送信チャネルの誤り特性の最適な使用がなされることを保証することはより容易となる。
2005535210.tif 000002
【特許請求の範囲】
【請求項１】
−誤り保護コードに従って情報を符号化するためのエンコーダと、
−送信信号における前記エンコーダからの情報を変調するための変調器と、
−前記エンコーダによって使用されるべき符号化レートを動的に選択するための制御ユニットと
を有する情報処理装置であって、前記エンコーダが、
−情報シンボルを受信するための入力部と、
−前記情報シンボルからパリティシンボルを生成するためのパリティシンボル生成器と、
−前記送信信号におけるバースト誤りに対する保護のために所定のインタリービング方式で前記情報シンボル及びパリティシンボルをインタリーブし、前記インタリービングに後続して前記インタリーブされたパリティシンボルをパンクチュアし、パンクチュアリングは前記選択された符号化レートによって動的に制御されるインタリービング及びパンクチュアリングユニットと
を有する情報処理装置。
【請求項２】
前記インタリービング及びパンクチュアリングユニットは、インタリービングメモリと、前記パリティシンボルを前記インタリービングメモリに書き込む前記パリティシンボル生成器と、前記パリティシンボルがメモリに書き込まれている位置に従って変調シンボルにおける位置に前記パリティシンボルをマッピングする前記変調器とを有し、書き込み及びマッピングは、関連したパリティシンボル及び情報シンボルが、相互に分離された変調シンボルに渡って分散されるように少なくとも前記パリティシンボルのインタリービングをもたらすために調整され、前記生成されていると共に記憶されているパリティシンボルのサブセットは前記変調シンボルにマッピングされ、前記サブセットの大きさは前記選択された符号化レートによって動的に制御され、前記サブセットは、前記変調シンボルにおける位置にマッピングされる前記位置を選択することによって規定される請求項１に記載の情報処理装置。  
【請求項３】
前記パリティシンボル生成器が、前記入力部に結合される前符号化インタリーブ器及び第一の畳込みエンコーダと、前記前符号化インタリーブ器の後段で縦続接続される第二の畳込みエンコーダとを有し、前記インタリービング及びパンクチュアリングユニットが、前記第一の畳込みエンコーダの出力及び前記情報シンボルをインタリーブするために結合される第一の後符号化インタリーブ器と、前記第一の後符号化インタリーブ器から分離させられて、前記第二の畳込みエンコーダの出力をインタリーブするために結合される第二の後符号化インタリーブ器とを有する請求項１に記載の情報処理装置。
【請求項４】
情報を送信する方法であって、
−前記情報シンボルからパリティシンボルを生成するステップと、
−バースト誤りに対して保護する所定のインタリービングで前記情報シンボル及びパリティシンボルをインタリーブするステップと、
−符号化のために使用されるべき符号化レートを動的に選択するステップと、
−前記動的に選択された符号化レートに依存するパンクチュアリングレートで前記インタリービングに後続して前記インタリーブされたパリティシンボルをパンクチュアするステップと
を有する方法。
【請求項５】
−前記パリティシンボルをインタリービングメモリに書き込むステップと、
−前記パリティシンボルがメモリに書き込まれている前記位置に従って変調シンボルにおける位置に前記パリティシンボルをマッピングし、書き込み及びマッピングの間に使用されるアドレスは、関連したパリティシンボル及び情報シンボルが、分離された変調シンボルに渡って分散されるようにインタリービング方式を規定し、パンクチュアリングは、前記動的に選択された符号化レートに従って前記位置のうちの選択された一つからのパリティシンボルを使用することによって実行されるステップと
を有する請求項４に記載の方法。  
【請求項６】
−送信信号からの情報を復調するための復調器と、
−前記送信信号を符号化するために使用されている符号化レートを動的に示すための制御ユニットと、
−メモリ、及び符号化レート独立アドレス方式に従って前記復調された情報を前記メモリに書き込む前記復調器を有し、前記制御ユニットが、パンクチュアリングによって除去されていることを示すパリティビットのための位置をとばす逆インタリーブ器と、
−前記復調された情報における誤りを訂正し、逆インタリーブされた項において前記メモリから前記復調された情報を読み出すように構成される誤り訂正ユニットと
を有する情報処理装置。
【請求項７】
情報を受信すると共に訂正する方法であって、
−送信信号からの情報を復調するステップと、
−前記送信信号を符号化するために使用されている符号化レートを動的に示すステップと、
−所定の符号化レート独立方式に従って前記復調された情報をメモリに書き込むことによって前記復調された情報を逆インタリーブし、前記制御ユニットが、パンクチュアリングによって除去されていることを示すパリティビットのためのメモリ位置をとばすステップと、
−逆インタリーブされた項において前記メモリから前記復調された情報を読み出すステップと、
−前記逆インタリーブされた復調された情報における誤りを訂正するステップと
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誤り（エラー）保護エンコーダ（符号化器）及びデコーダ（復号化器）（ｅｒｒｏｒ  ｐｒｏｔｅｃｔｉｎｇ  ｅｎｃｏｄｅｒ  ａｎｄ  ｄｅｃｏｒｄｅｒ）を備える情報処理装置に関すると共に、符号化及び／又は復号化の方法に関する。  
【背景技術】
【０００２】
米国特許第６，２７２，１８３号公報は、いわゆるターボ符号化（Ｔｕｒｂｏ−ｃｏｄｉｎｇ）を使用するデータ送信を開示している。ターボ符号エンコーダは、情報ビット（ｉｎｆｏｒｍａｔｉｏｎ  ｂｉｔ）において誤りが発生するときに訂正（修正）（ｃｏｒｒｅｃｔｉｏｎ）を可能にするため、パリティビット（ｐａｒｉｔｙ  ｂｉｔ）を情報ビットに加える。符号化の間、異なるパリティビットのセットが計算され、各々は情報ビットの機能（ｆｕｎｃｔｉｏｎ）としてもたらされるが、各々は異なるインタリーブ（交換）シーケンス（ｉｎｔｅｒｌｅａｖｅｄ（ｐｅｒｍｕｔｅｄ）  ｓｅｑｕｅｎｃｅ）で情報ビットを考慮する。情報ビット及びパリティビットは通信チャネルを介して送信され、その後パリティビットは情報ビットにおける誤りを訂正するために使用される。
【０００３】
パリティビットは送信に先行して“パンクチュア（破壊）（ｐｕｎｃｔｕｒｅ）”
されてもよい（すなわちパリティビットのいくつかは省略されてもよい）。これにより、誤り訂正能力（ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｎｇ  ｃａｐａｃｉｔｙ）を犠牲にしてチャネルを介した送信のためのデータレートの低減がもたらされる。米国特許第６，２７２，１８３号公報は、パリティビットがパンクチュアされる周波数は、変化し得る“サービスの品質（Ｑｕａｌｉｔｙ  ｏｆ  Ｓｅｒｖｉｃｅ）”
をサポートするために、すなわちデータレート及び誤り訂正能力を、帯域幅の利用可能性及び誤りの発生可能性のような動的環境に適用させるために、どのように動的に適用され得るかを開示している。
【０００４】
送信中の誤りの影響は、ビットが、送信中最も可能性の高い誤りの影響を最小化するように変調される方法を適用することによって更に低減され得る。例えば情報ビットを送信する一つの方法は、情報及びパリティビットからのビットのグループが形成され、各々のグループのビットの値は、グループに関する情報を送信するために使用され得るキャリア変調（ｃａｒｒｉｅｒ  ｍｏｄｕｌａｔｉｏｎ）の振幅及び位相を備えるベクトルを選択する役割を果たすＱＡＭ技術にある。ＱＡＭにおいて、選択され得る可能な変調ベクトルのセットはベクトルのグリッドを形成する。いわゆるグレイラベリング技術（ｇｒａｙ  ｌａｂｅｌｉｎｇ  ｔｅｃｈｎｉｑｕｅ）は、好ましくは異なる変調ベクトルを、グループにおけるビットの組み合わせの異なる値に割り当てるために使用される。その結果、隣接するベクトルは、１パリティビット位置においてのみ異なるグループにおけるビットの組み合わせの異なる可能な値に対応することが保証される。従って隣接するベクトルを混乱させる（ｃｏｎｆｕｓｅ）復調誤り（ｄｅｍｏｄｕｌａｔｉｏｎ  ｅｒｒｏｒ）は、（訂正され得る）１ビット誤りをもたらすだけであろう。パリティビットが使用されるとき、各々のグループは好ましくは一つ又はそれより多くのパリティビットを含み、含む場合に、好ましくは前記隣接するベクトルは、１ビット位置においてのみ異なるグループにおけるビットの異なる可能な値に対応することが保証される。従って隣接するベクトルを混乱させる復調誤りは主に、情報ビット誤りと比べてほとんど破損（ｄａｍａｇｅ）をもたらさないパリティビット誤りをもたらすであろう。
【０００５】
別個の開発において、符号化と変調との間にインタリービングを使用することが知られている。インタリービングは、互いから別個に送信される異なる変調ベクトルに渡って誤りを訂正するために互いに使用され得るこれらの情報ビット及びパリティビットを分散させる。送信におけるフェーディング（ｆａｄｉｎｇ）の単一のバースト（ｂｕｒｓｔ）は、互いから分離されていない変調シンボル（記号）のみに影響を及ぼすであろう。その結果インタリービングは、互いから独立して訂正されるビットに渡るフェーディングのバーストの影響を分散させ、従ってバーストの影響は訂正され得る高い可能性が維持される。
【０００６】
このような次の符号化インタリービング（ｐｏｓｔ−ｅｎｃｏｄｉｎｇ  ｉｎｔｅｒｌｅａｖｉｎｇ）がグレイラベリングと組み合わされるとき、インタリーブされたビットが情報ビットであるか、又はパリティビットであるかが追跡されなければならない。更にインタリービングが、同じ変調ベクトルにおける訂正のために共に使用されるべきあまり多くの情報ビットを混合（ｍｉｘ）しないことは注意されなければならない。このことは、パリティビット生成に先行するインタリービングのために情報ビット及びパリティビットがいくつかの異なる態様で関連付けられているターボ符号の場合、特に注意される必要がある。
【０００７】
このような注意を払うことは、必要とされるサービスの品質をサポートするためにパンクチュアリングレート（ｐｕｎｃｔｕｒｉｎｇ  ｒａｔｅ）が動的に適用されるとき更により困難となる。    
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従ってとりわけ本発明の目的は、適切なグレイラベリングでの変調が簡略化されるパリティ生成の後にインタリービング及び可変レートパンクチュアリングを使用する誤り訂正エンコーダを備える装置を提供することにある。  
【課題を解決するための手段】
【０００９】
本発明は、請求項１に記載の装置をもたらす。本発明によれば、バースト誤りに対する保護のためのインタリービングは、パリティシンボルの生成の後に実行されるが、実効的にパンクチュアリング前に実行される。パンクチュアリングのレートは、例えば必要とされるサービスの品質に依存して動的に適用される。パンクチュアされたシンボルは、送信信号を変調するために使用される。所定のインタリービング方式が使用され、パンクチュアリングの選択レートに適用されない。概して情報シンボルは、バースト誤りに対して保護するためにインタリービング方式の一部としてもインタリーブされるであろうが、当該情報シンボルがパンクチュアされる必要はない。バースト誤りに対する十分な保護を伴う所定のインタリービング方式が使用され得る。その結果パリティシンボルのインタリービングは、変調に複合的な影響をもたらすように相互にパンクチュアリングしない。インタリービング方式はパンクチュアリングのレートに依存する必要がない。
【００１０】
実施例において、インタリービングはインタリービングメモリを使用して実行され、パリティシンボル生成器（ｐａｒｉｔｙ  ｓｙｍｂｏｌ  ｇｅｎｅｒａｔｏｒ）はパリティシンボルをインタリービングメモリに書き込む。変調器（ｍｏｄｕｌａｏｒ）は、パリティシンボルがメモリに書き込まれている位置による変調シンボルの位置に変調シンボルをマッピングする。パリティ生成器の各々の出力シンボルが書き込まれる位置とある一定の位置での使用のためのシンボルが読み出される位置との間の関係を決定するインタリービング方式を使用することによって、関連するパリティシンボル及び情報シンボルは、分離された変調シンボルに渡って分散させられる。実施例において、パリティシンボルのいくつかのセットが生成され、第一のセットは自身の元の順序（ｏｒｉｇｉｎａｌ  ｏｒｄｅｒ）での入力情報シンボル（ｉｎｃｏｍｉｎｇ  ｉｎｆｏｒｍａｔｉｏｎ  ｓｙｍｂｏｌ）の畳込み（コンボリューション（ｃｏｎｖｏｌｕｔｉｏｎ））によって生成され、第二のセットは変更（置換）された順序（ｐｅｒｍｕｔｅｄ  ｏｒｄｅｒ）での入力情報ビット（ｉｎｃｏｍｉｎｇ  ｉｎｆｏｒｍａｔｉｏｎ  ｂｉｔ）の畳込みによって生成される。当該実施例において、第一のセットからのパリティシンボル及び情報シンボルは第一のインタリービング方式でインタリーブされ、第二のセットからのパリティシンボルは第二のインタリービング方式でインタリーブされ、両方ともパンクチュアリングに先行している。第二のセットのインタリービングを離れた状態に保持することによって、更なるレイテンシの最小値が、パリティシンボルの生成に先行して変更に起因するレイテンシを既に有している第二のセットに加えられる。
【００１１】
変調信号の受信器がそれ相応に適用されるので、インタリービング方式はパンクチュアリングのレートのばらつきに依存しない。
【００１２】
本発明による装置及び方法の他の有利な態様並びにこれら及び他の目的は、以下の図面を参照して更に詳細に記載されるであろう。  
【発明を実施するための最良の形態】
【００１３】
図１は、ターボエンコーダを備える装置を示す。本装置は入力部１０を有すると共に、畳込みエンコーダ１２ａ及びｂと、第一のインタリーブ器１４と、第二のインタリーブ器（ｉｎｔｅｒｌｅａｖｅｒ）１６と、符号化レート制御ユニット（ｃｏｄｉｎｇ  ｒａｔｅ  ｃｏｎｔｒｏｌ  ｕｎｉｔ）１７と、パンクチュア器（ｐｕｎｃｔｕｒｅｒ）１８と、変調器１９とを含む。入力部１０は、畳込みエンコーダ１２ａのうちの第一の畳込みエンコーダを介して、更に畳込みエンコーダ１２ｂのうちの第二の畳込みエンコーダと第一のインタリーブ器との直列接続部を介して第二のインタリーブ器１６に直接結合される。第二のインタリーブ器１６は、変調器１９に結合される出力部を有するパンクチュア器１８に結合される出力部を有する。符号化レート制御ユニット１７はパンクチュア器１８の制御入力部に結合される出力部を有する。動作中、畳込みエンコーダ１２ａ及びｂと第一のインタリーブ器１４とは、それ自体知られている態様でターボ符号化を実行する。すなわちそれらは、入力部１０で受信される情報ビットを追加するためにパリティビットを生成する。概して符号化は代わりに情報シンボル及びパリティシンボルを含んでいてもよく、それらの各々は、複数のビットがもたらされることを必要としてもよい。しかしながら以下、本発明は情報ビット及びパリティビットに対して記載されるであろう。本発明はシンボルに適用されることも理解される。
【００１４】
畳込みエンコーダ１２ａのうちの第一の畳込みエンコーダは、入力部１０にもたらされる情報ビットのストリームの畳込みとして第一のパリティビットを計算する。第一のインタリーブ器１４は、入力部で受信される情報ビットのストリーム（のシーケンスを変更する）をインタリーブする。畳込みエンコーダ１２ｂのうちの第二の畳込みエンコーダは、インタリーブされたストリームの関数（ファンクション（ｆｕｎｃｔｉｏｎ））として第二のパリティビットを計算する。パリティビットの二つのストリームを生成するターボ符号化器（ｔｕｒｂｏ−ｃｏｄｅｒ）が示されているが、本発明は、パリティビットを生成するいかなるエンコーダ、例えば各々が、異なる態様でインタリーブされる情報ビットのストリームに適用される二つよりも多くの畳込みエンコーダを備えるエンコーダにも適用されることが理解されるであろう。
【００１５】
第二のインタリーブ器１６及びパンクチュア器１８は、情報ビット及びパリティビットを変調器１９に入力する。変調器１９は情報ビット及びパリティビットを送信信号に変調する。送信信号は例えば高調波無線送信（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ  ｗｉｒｅｌｅｓｓ  ｔｒａｎｓｍｉｓｓｉｏｎ）で送信されてもよいが、当然のことながら本発明は、送信がいかなる他の種類のチャネルを介しても、例えば磁気記憶デバイスのような媒体（ｍｅｄｉｕｍ）における変調信号の永続的(持続的）な記憶（ｐｅｒｍａｎｅｎｔ  ｓｔｏｒａｇｅ）の一時記憶（テンポラリ（ｔｅｍｐｏｒａｒｙ））を介してもなされるときに適用されてもよい。
【００１６】
変調の例として図２は、ＱＡＭ信号が変調される態様を示している。連続変調サイクルにおいてＱＡＭ信号の変調は連続変調ベクトル（送信信号の位相及び振幅（簡略化のため参照符号として一つのベクトル２０のみが示されている））によって記載される。図は、使用され得る１６の可能な変調ベクトル２０の示している。各々の変調サイクルにおいて四つのビット（情報ビット及び／又はパリティビット）は、どのベクトルが使用されるかを選択する。このことはグレイラベリングで、すなわち隣接するあるベクトル２０が、一つのビットでのみ異なる四つのビットの値に対応するような態様で行われる。その結果、隣接するベクトルを混乱させる復調誤り（最も発生可能性の高い種類の誤り）は一つの誤りビット（ｅｒｒｏｎｅｏｕｓ  ｂｉｔ）しかもたらさないであろう。このことは例えばＹ軸に沿うベクトル２０の座標を選択するために四つのビットのうちの二つのビットを使用することによって、及びＸ軸に沿うベクトルの座標を選択するために残りの二つのビットを使用することによって実現され得る。軸に沿う連続したベクトルは、連続的に関連するビットの値００、０１、１１、及び１０によって選択される。図２の１６のベクトルの配列がただの一例であること、実際例えば８×８ベクトルのより大きな配列が使用され得ることは評価されるべきである。
【００１７】
好ましくは配列におけるベクトルとビットとの値の間の関係は、隣接するベクトル２０に対応する二つのビットパターンの間で異なるビットがパリティビットとなるように選択される。その結果、隣接するベクトルを混乱させる復調誤り（最も発生可能性の高い種類の誤り）は、訂正するのがより困難となる情報ビット誤りよりも高い可能性でパリティビット誤りをもたらす。  
【００１８】
本発明はこの種のＱＡＭ変調又は実際のＱＡＭ変調に限定されるものではない。本発明に関連する特徴は、変調器１９が少なくともある程度、情報ビット及びパリティビットを異なる態様で処理しなければならないことにある。それ故に変調器１９は少なくともいくつかのパリティビット及び情報ビットを識別することが可能となるべきである。
【００１９】
第二のインタリーブ器１６は、情報ビットと、第一及び第二のパリティビットとをインタリーブする。このことは変調及び送信を予測してなされるので、誤りを訂正するために共に使用され得る情報ビット及びパリティビットは、送信中の通常のバースト誤りの期間よりも長い期間によって互いから分離させられる、異なる変調サイクルで変調される。バースト誤りは多くのビット誤りをもたらし得る。第二のインタリーブ器１６によるインタリービングのためにこれらの誤りは、誤りのうちの個々の一つ、又は少数の誤りが互いに独立して訂正され得るように分散させられるであろう。
【００２０】
符号化レート制御ユニット１７は、所要の符号化レートを示す制御信号を受信する。符号化レートは、例えば送信中に測定された誤りレートの関数として、又は送信されている特定の情報に対して必要とされる誤りに対する保護のレベルに依存して、若しくは使用可能な帯域幅に依存して選択されてもよい。選択された符号化レートに依存して符号化レート制御ユニット１７は制御信号をパンクチュア器１８にもたらす。
【００２１】
パンクチュア器１８は、パリティビットを第二のインタリーブ器１６から変調器１９に選択的に伝送する。パンクチュア器１８が伝送するパリティビットの仮数部（フラクジョン（ｆｒａｃｔｉｏｎ））は符号化レートを決定する。従ってパンクチュア器１８は、符号化レート制御ユニット１７からの制御信号に依存してパリティビットの選択を調整するので、所要のパリティビットの仮数部が変調器１９に伝送される。より多くのパリティビットが伝送されるほど、より高い帯域幅の必要性を犠牲にして誤り保護はより優れたものとなる。
【００２２】
図３はインタリーブ器及びパンクチュア器の実施例を示している。当該実施例は、マルチポートメモリ（ｍｕｌｔｉｐｏｒｔ  ｍｅｍｏｒｙ）３０と、第一及び第二のアドレッシングユニット（ａｄｄｄｒｅｓｓｉｎｇ  ｕｎｉｔ）３２及び３４と、パンクチュア器３６とを含んでいる（マルチポートメモリはそれ自体知られており、例えば多重化バス構造体（マルチプレクシングバスストラクチャ（ｍｕｌｔｉｐｌｅｘｉｎｇ  ｂｕｓ  ｓｔｒｕｃｔｕｒｅ））につけられるシングルポートメモリを使用して実現され得る）。メモリ３０の第一のポートは、パリティビット生成器（図示略）の少なくとも出力部に結合されるデータ入力部を有する。簡略化のために、たった一つの入力部しか示されていないが、当該入力部は（例えばマルチプレクサ（図示略）を介して）複数のパリティビット生成器及び情報ビットのための入力部に接続されてもよいことが理解されるべきである。第一のポートのアドレス入力部は、第一のアドレッシングユニット３２に結合される。メモリ３０の第二のポートは、パンクチュア器３６に結合されるデータ出力部を有する（この場合も、簡略化のためにたった一つの接続部しか示されていない）。第二のアドレッシングユニット３４は前記第二のポートのアドレス入力部に結合される。第一のアドレッシングユニット３２、第二のアドレッシングユニット３４、パンクチュア器３６、及び変調器１９はシステムクロックＣＫでクロックされる。
【００２３】
動作中、少なくともパリティビットは、連続したクロックサイクルの間、メモリ３０の第一のポートのデータ入力部にもたらされるが、好ましくはパリティビットと情報ビットとの両方がもたらされる。第一のアドレッシングユニットは、これらのパリティビットを記憶するためのアドレスを例えば番号Ｉのクロックサイクルの後にラップされる（折り返される）、アドレスの増大させられる順序Ａ（ｉ）＝ｂａｓｅ＋（ｉｍｏｄＩ），（ｉ＝０，１，２．．．）でもたらす。第二のアドレッシングユニット３４は、少なくともパリティビットをインタリーブするように書き込まれている順序と異なる順序でメモリ３０からパリティビットを（及び好ましくは情報ビットも）読み出すために、並び替えられた一連のアドレス（ｐｅｒｍｕｔｅｄ  ｓｅｒｉｅｓ  ｏｆ  ａｄｄｒｅｓｓｅｓ）を生成する。アドレスの並び（シーケンス（ｓｅｑｕｅｎｃｅ））の例は、ｊ番目のアドレスＡ（ｊ）（ｉ＝０，１，２．．．）として
【００２４】
Ａ（ｊ）＝ｂａｓｅ＋［（ｄ＊ｊ＋ａ）ｍｏｄＩ］
を使用する。
【００２５】
ここで“Ｉ”はインタリービングブロックサイズであり、“ｄ”は、Ｉと共に比較的重要となるステップサイズであり（ｄ及びＩは１以外の共通の除数（ｄｉｖｉｓｏｒ）を有していない）、更にはｄ＋１はＩの２倍の値の平方根（ｓｑｕａｒｅ  ｒｏｏｔ  ｏｆ  ｔｗｏｔｉｍｅｓ  Ｉ）よりも小さくなり、“ａ”及び“ｂａｓｅ”は、任意に選択されてもよいオフセット（ｏｆｆｓｅｔ）となる。このように、隣接する位置において書き込まれているパリティビットは、読み出し中に使用される添え字（ｉｎｄｉｃｅ）ｊの間の距離ｄで分散させられる。“ｊ”によってインデックスされる変調シンボル（ｍｏｄｕｌａｔｉｏｎ  ｓｙｍｂｏｌ）で使用される場合、ｄよりも短い長さに相当する長さを備えるバースト誤りが訂正され得る（Ａ（ｊ）に対する特定の式（ｆｏｒｍｕｌａ）は単に例示によってのみ示されていることが理解されるであろう。インタリーブするための多くの他の式はそれ自体知られている。）。パンクチュア器３６は、自身がメモリ３０から受信するパリティビットのサブセットを選択すると共にこれらの選択されたパリティビットのみを変調における使用のために変調器１９にもたらす。インタリービングは、選択されるパリティビットの仮数部での変化に適応させられる必要がなく、例えばブロックサイズＩ及び距離ｄは変化させられる必要がない（当然のことながら実際、符号サイズＩ及び／又は距離ｄの変化のようにインタリービングの任意の変化が適用されてもよいが、この変化は、パリティビットの選択された仮数部に依存していない）。
【００２６】
図３の実施例は単に例示によってのみ示されていることが理解されるであろう。他の実施例、例えばパンクチュア器３６は全パリティビットを受信しないが、変調器１９によって使用される当該パリティビットに対するアドレスをもたらす実施例が代わりに使用されてもよい（パンクチュアされるパリティビットはとばされる（スキップ（ｓｋｉｐ）される））。この場合、第二のアドレッシングユニット３４は、パンクチュア器３６からメモリ３０に対するインタリーブされたアドレスＡ（ｊ）にアドレス“ｊ”をマッピングするアドレッシングユニットによって置換されてもよい。他の代わりの例として第一のアドレッシングユニット３２は、インタリーブされた順序（Ａ（ｊ）の逆）でメモリ３０にパリティビットを書き込むためのアドレスをもたらしてもよく、パンクチュア器３６は、（アドレス“ｊ”で）アドレス変換（ａｄｄｒｅｓｓ  ｔｒａｎｓｌａｔｉｏｎ）をすることなく、選択されたパリティビットをアドレスする。更にメモリ３０への書き込みとメモリ３０からの読み出しとの両方が、インタリーブされたアドレスシングの形態を含んでいてもよい。
【００２７】
各々の場合において、アドレスが決定される態様は、符号化レート制御ユニット１７によって選択される特定の符号化レートに依存しない。すなわち実際に使用される当該パリティビット（パンクチュアされたパリティビットは省略される）の選択は、インタリーブされた順序Ａ（ｊ）でパリティビットの位置“ｊ”に従って選択することによって実行される。
【００２８】
符号化プロセスの機能的な記載は、メモリ３０と組み合わされるアドレッシングユニット３２及び３４がインタリービングを監視している点、及びパンクチュア器３６がパンクチュアリングを監視し、変調器が変調を監視している点にあるが、当然のことながらこれらの機能は異なる態様で分散されてもよい。例えばメモリ３０からの読み出しは、パリティビットが使用され得る変調サイクルのベクトルにおける特定の位置に従ってアドレスを使用するか、又は固定された順序でシーケンシャルに異なる位置に対してパリティビットを要求するかの何れかによって、インタリーブ器からパリティビットを要求する変調器１９によって駆動されてもよい。この場合、パンクチュア器３６の機能は変調器１９に含まれていてもよく、変換器１９は、どのパリティビットを使用するか、及びどのパリティビットを使用しないかを選択すると共に、変調器が特定のビットを必要とするとき、各々特定の選択されたパリティビットのアドレスをメモリ３０にもたらす。代わりにパンクチュア器３６は、パンクチュアされるいくつかのパリティビットをとばす態様で、（ことによると第二のアドレッシングユニット３４による更なる変換に従って）変調器１９からの、アドレスされたビットに対する要求を、メモリに対するアドレスに変換すると共にアドレスをメモリにもたらしてもよい。
【００２９】
更に本発明は、符号化、インタリービング、及び変調の基本ユニットとしてビット（情報ビット及びパリティビット）を使用して記載されているが、当然のことながら本発明は、ｎビットワードのような処理（操作）（ｍａｎｉｐｕｌａｔｉｏｎ）のより大きなユニットを使用して適用され得る。ビット又は当該より大きなユニットは、共にシンボルとして参照されるであろう。本発明は、これらのシンボルのパンクチュアリング及びこれらのシンボルの組み合わせの変調に先行して当該シンボルのインタリービングを適用する。
【００３０】
メモリ３０は、一つのメモリ領域が、パリティビットを書き込むために使用され、他の領域が、パリティビットを読み出すために使用され、領域の役割は周期的（定期的）に入れ替えられる（ｓｗａｐ）二重バッファリング（ｄｏｕｂｌｅ  ｂｕｆｆｅｒｉｎｇ）を使用してもよい。しかしながら、適切なアドレッシング方式が使用される場合、代わりに単一の領域が使用されてもよい。単一のメモリ３０は情報ビットと共にパリティビットをインタリーブするために使用されてもよい。この場合、異なるソースからこれらのビットを収集するためにマルチプレクサが使用されてもよい。代わりに、別個のメモリ（図示略）、又は独立にアドレスされた、異なるメモリ領域（ｒａｎｇｅ）が、一方で情報ビットをインタリーブし、他方でパリティビットをインタリーブするために使用されてもよく、又はパリティビットの異なるセットに対してさえ使用されてもよい。
【００３１】
図４はエンコーダを備える更なる装置を示している。当該更なる装置において、二つの第二のインタリーブ器４０及び４２がパリティビット生成後に使用される。第二のインタリーブ器４０のうちの第一のインタリーブ器は、インタリーブされていない情報ビットを畳込む畳込みエンコーダ１２ａからの情報ビット及びパリティビットを受信すると共にインタリーブする。第二のインタリーブ器４２のうちの第二のインタリーブ器は、インタリーブされている情報ビットを畳込む畳込みエンコーダ１２ｂからのパリティビットを受信すると共にインタリーブする。
【００３２】
第二のインタリーブ器を分割する利点は、レイテンシが低減されることにある。インタリーブ器は含まれるビットの数に比例してレイテンシをもたらす。全レイテンシは、パリティビット生成に先行する、第一のインタリーブ器１４によるインタリービングのために更なるレイテンシを既に有しているパリティビットを処理する、第二のインタリーブ器４２のうちの第二のインタリーブ器に、より少ない数のビットを含ませることによって低減される。
【００３３】
図５は、エンコーダ／変調器５０と、チャネル５２と、デコーダ５４とを有する送信システムを示している。デコーダ５４は互いに直列に、復調器５４０と、逆インタリーブ器（デインタリーブ器（ｄｅ−ｉｎｔｅｒｌｅａｖｅｒ））５４２と、誤り訂正ユニット５４４とを有する。レート制御ユニット５４６は、パンクチュアレートに依存して逆インタリーブ器及び誤り訂正ユニットを制御する。チャネル５２はいかなる特性を有していてもよく、例えばイーサ（ｅｔｈｅｒ）であってもよく、又は無線通信の場合、変調信号が記憶される記憶媒体であってもよい。エンコーダ５０は、パンクチュアリングに先行して情報及びパリティビットをインタリーブする所定の型式を適用する種類のもの、例えば図１又は４に示されている種類のエンコーダである。
【００３４】
動作中、復調器５４０は送信信号からの情報ビット及びパリティビットを復調する。逆インタリーブ器５４２は、情報ビット及びパリティビットを逆インタリーブし、誤り訂正ユニット５４４は、情報ビットにおける誤りを可能な限り訂正する。パンクチュアされているパリティビットの位置においてダミービットを使用して、パンクチュアリングのレートとは独立に所定の逆インタリービング方式が使用される。逆インタリーブ器５４２は、少なくともパリティビットが書き込まれると共にこれらのパリティビットが、逆インタリービングを実行するために読み出されるメモリを有する。各々のパリティビットは、誤り訂正コード（ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｎｇ  ｃｏｄｅ）における情報ビット及び他のパリティビットに対する自身の関係に従って所定の位置において書き込まれる。対応するパリティビットがパンクチュアリングによって除去（抑圧）（ｓｕｐｐｒｅｓｓ）されているため、レート制御ユニット５４６は、位置がとばされなければならないか、又はダミービットで満たされなければならない逆インタリーブ器５４２に信号を送出する。その後、エンコーダは逆インタリーブされた形態で、メモリからパリティビットを読み出す。
【図面の簡単な説明】
【００３５】
【図１】エンコーダを備える装置を示す。
【図２】変調を示す。
【図３】インタリーブ器及びパンクチュア器を示す。
【図４】エンコーダを備える更なる装置を示す。
【図５】送信システムを示す。
【図１】
2005535210.tif 000003
【図２】
2005535210.tif 000004
【図３】
2005535210.tif 000005
【図４】
2005535210.tif 000006
【図５】
2005535210.tif 000007
【国際調査報告】
2005535210.tif 000008
2005535210.tif 000009
2005535210.tif 000010