(57)【要約】  送信機と受信機間でパケットネットワークを通じて、信号を搬送するためのＳＯＮＥＴ／ＳＤＨエミュレーションプロトコルにおいて、ロストデータまたは遅延データを交換する方法。前記方法は、各パケットがパケットパラメータを有する複数の前記パケットを受信するステップと、欠落したパケットを検出するステップと、前記欠落したパケットの代わりに、誤りのあるスタッフィングイベントを最小にするように選ばれた交換値を含む交換パケットをプレイアウトするステップとを含む。前記交換値は、受信機（１０２）によりトラッキングされたパケット情報に基づき、また、任意で受信機により維持されている統計と送信機（１００）によりトラッキングされた情報に基づいて決定される。
2005512457.tif 000002
【特許請求の範囲】
【請求項１】
送信機と受信機間でパケットネットワークを通じて、プレシオクロナスデジタル階層（ＰＤＨ）信号を搬送するためのＳＯＮＥＴ／ＳＤＨエミュレーションプロトコルにおいて、ロストデータまたは遅延データを交換する方法であって、前記方法は、
受信機側において、
ａ．それぞれパケットパラメータを有する複数のパケットを受信するステップ、
ｂ．欠落したパケットを検出するステップ、及び
ｃ．前記欠落したパケットの代わりに、前記パケットパラメータに基づいて選ばれた交換ジャスティフィケーション制御ビット値を含む、誤りのあるスタッフィングイベントを最小にするように選ばれた交換値を含む交換パケットをプレイアウトするステップを含む方法。
【請求項２】
前記パケットパラメータは、ＳＯＮＥＴ／ＳＤＨトリビュタリの位置を更に含む、請求項１に記載の方法。
【請求項３】
任意で、受信機がジャスティフィケーション制御ビットの統計を維持し、交換パケットをプレイアウトする前記ステップにおいて前記統計を使用し、前記統計の使用により、前記交換ジャスティフィケーション制御ビット値の前記選択を充実させる、請求項１に記載の方法。
【請求項４】
前記パケットパラメータは、送信機によりトラッキングされるジャスティフィケーション制御ビットに関する情報を含む、請求項１に記載の方法。
【請求項５】
ｄ．送信機により送信されるジャスティフィケーション制御ビットをトラッキングするステップ、
ｅ．実際のパケットのプレイアウトについて、前記実際のパケットの前にある少なくとも１つの交換パケットにおいてプレイアウトされた誤りのあるジャスティフィケーション制御ビットを補正するために、前記ジャスティフィケーション制御ビットを修正するステップを更に含む、請求項１に記載の方法。
【請求項６】
スーパーフレームを有するＳＯＮＥＴ  ＶＴ１．５／ＶＴ２またはＳＤＨ  ＶＣ−１１／ＶＣ−１２トリビュタリに非同期的にマッピングされる、Ｔ１及びＥ１のＰＤＨ信号のために実行される請求項１に記載の方法において、前記交換ジャスティフィケーション制御ビット値の前記選択は、
i．前記各トリビュタリの前記各スーパーフレーム内で前記ジャスティフィケーション制御ビットをトラッキングするステップ、
ii．必要であれば、前記各トリビュタリのために、交換ジャスティフィケーション制御ビット値の第１組（Ｃ１、Ｃ２）を第１組の値に設定するステップ、
iii．前記第１組の値に基づいて、交換ジャスティフィケーション制御ビット値の第２組（Ｃ１、Ｃ２）を第２組の値に設定するステップ、
iv．前記第１組の値と第２組の値に基づいて、交換ジャスティフィケーション制御ビット値の第３組（Ｃ１、Ｃ２）を第３組の値に設定するステップを更に含む方法。
【請求項７】
前記交換ジャスティフィケーション制御ビット値の前記選択は、
v．前記第１組のジャスティフィケーション制御ビットを交換パケット内で交換手順によって設定する必要がある場合、前記第１組の値を（０、１）に設定するステップ、
vi．前記第１組（Ｃ１、Ｃ２）を前記交換手順によって設定する場合、また前記第２組の交換値を同様に設定する必要がある場合、前記第２組（Ｃ１、Ｃ２）を（１、０）に設定し、それ以外に、送信機から受信したパケットより前記第１組（Ｃ１、Ｃ２）をプレイアウトした場合、前記第２組を前記第１組と同じ一対の値に設定するステップ、
vii．前記第３組（Ｃ１、Ｃ２）を交換パケット内で設定する必要がある場合、また前記第１組と第２組が前記交換手順によって、それぞれ（０、１）と（１、０）に設定された場合、前記第３組の値を、デフォルト組の値（０、１）、及び前記トリビュタリの前のジャスティフィケーション制御ビットの統計に基づいて選択された一対の値から構成されるグループから選ばれた一対の値に設定するステップを更に含む、請求項６に記載の方法。
【請求項８】
ＳＯＮＥＴ／ＳＤＨ  Ｅ３／Ｔ３非同期マッピングのために実行される、請求項１に記載の方法。
【請求項９】
前記交換ジャスティフィケーション制御ビットは、Ｔ３／Ｅ３とＳＯＮＥＴ／ＳＤＨコンテナ間の名目上のクロック差を維持するデフォルト値に設定される、請求項８に記載の方法。
【請求項１０】
一列に並んで配置されたサブフレームを有するＳＯＮＥＴ  ＳＴＳ−１またはＳＤＨ  ＶＣ−３トリビュタリに非同期的にマッピングされる、Ｔ３／Ｅ３  ＰＤＨ信号のために実行される請求項１に記載の方法において、前記交換ジャスティフィケーション制御ビット値の前記決定は、送信機側において、
i．各前記列ごとに前記ジャスティフィケーション制御ビットをトラッキングするサブステップ、
ii．前記列においてジャスティフィケーション機会ビットが使用されるたびに増分される送信機カウンタＮSを維持するサブステップ、
iii．各前記パケットまたは前記列内で前記送信機カウンタＮSを前記受信機に送信するサブステップ、
及び前記受信機側において、
iv．前記送信機から受信した前記ジャスティフィケーション制御ビットをトラッキングするサブステップ、
v．任意で、前記ジャスティフィケーション機会ビットを有する列の統計を維持するサブステップ、
vi．前記ＮSをトラッキングするサブステップ、及び
vii．前記送信機により送信された前記ジャスティフィケーション制御ビットの前記トラッキングと前記ＮSとに基づいて、使用された前記交換値が正しいか否かを判断し、正しくない場合、次のパケットにおいて前記ジャスティフィケーション制御ビットを修正して補償するサブステップを更に含む、請求項１に記載の方法。
【請求項１１】
送信機と受信機間でパケットネットワークを通じて、プレシオクロナスデジタル階層（ＰＤＨ）信号を搬送するためのＳＯＮＥＴ／ＳＤＨエミュレーションプロトコルにおいて、ロストデータまたは遅延データを交換するシステムであって、前記システムは、
ａ．パケットネットワークを通じて、ジャスティフィケーション制御ビットを含む複数のパケットを受信機に送信する送信機手段と、
ｂ．少なくとも１つの欠落パケットを検出する受信機検出手段と、
ｃ．前記少なくとも１つの欠落パケットを交換パケットと交換する受信機パケット交換手段とを備え、前記受信機パケット交換手段は、
i．前記ジャスティフィケーション制御ビットをトラッキングし、関連するビットトラッキング情報を提供するジャスティフィケーション制御ビットトラッカと、
ii．任意で前記ジャスティフィケーション制御ビットをカウントし、関連するビットカウンティング情報を提供するジャスティフィケーション制御ビットカウンタと、
iii．前記ビットトラッキング情報を使用し、また、任意で、前記ビットカウンティング情報も使用し、前記トラッキング情報と任意のカウンティング情報に基づいて、前記交換パケット内に交換パケットジャスティフィケーション制御ビット値を設定するジャスティフィケーション制御ビットコントローラとを更に含むシステム。
【請求項１２】
前記送信機手段は、送信機交換論理と、送信機ジャスティフィケーション機会カウンタとを含み、前記受信機パケット交換は、送信機から受信した少なくとも１つのパケットのジャスティフィケーション制御ビットを任意で補正する補正手段を含み、前記補正は、前記送信機交換論理と、前記送信機ジャスティフィケーション機会カウンタにより送られた情報に基づく、請求項１１に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パケットネットワークを通じたＳＯＮＥＴ／ＳＤＨ回路エミュレーション（ＣＥＰ）に関し、より詳細には、パケットインフラストラクチャを通じてＳＯＮＥＴ／ＳＤＨ回路のエミュレーションを介して送られたロストデータの補償に関する。
【背景技術】
【０００２】
ＳＯＮＥＴ／ＳＤＨは、ＳＯＮＥＴ／ＳＤＨコンテナ内で多数の低速信号を搬送する技術である。ＳＯＮＥＴ／ＳＤＨは、Ｔ１、Ｅ１、Ｔ３、Ｅ３等を含むプレシオクロナスデジタル階層（ＰＤＨ）信号を搬送する。これらのＰＤＨ信号は、通常ＳＯＮＥＴ／ＳＤＨコンテナ内で非同期的にマッピングされる。ここで、「非同期的に」とは、ＰＤＨ信号を駆動するクロックがＳＯＮＥＴ／ＳＤＨクロックと異なっていてもよい（同期化されなくてもよい）ことを意味する。異なるクロックを収納するために、ＳＯＮＥＴ／ＳＤＨコンテナは、各コンテナセグメント内で搬送されるＰＤＨビット数を変化させることができる。この技術は、ビットスタッフィングと呼ばれる。例えば、ＶＴ１．５（ＴＵ−１１）コンテナ内で非同期的に搬送されるＴ１は、１つのスーパーフレーム（４つのＴ１フレームより成る構造）につき７７１、７７２または７７３ビットを有することができる。通常、ＳＯＮＥＴ／ＳＤＨコンテナは、データを搬送してもよいし、搬送しなくてもよい「ジャスティフィケーション機会ビット」と称される幾つかのビットを含むとともに、これらのビットがデータを搬送しているかどうかを示す「ジャスティフィケーション制御ビット」と呼ばれる付加的なビットを搬送する。
【０００３】
ロストパケットを処理し、または回路エミュレーションエッジのジッタバッファ境界を越えて遅延したパケットを処理する一般的な先行技術の方法を、図１のブロック図に示す。送信機（パケタイザ）１００とＣＥＰ受信機（デパケタイザ）１０２とを含むシステムにおいて、送信機１００は、ＳＯＮＥＴ／ＳＤＨデータをパケットにパケタイズし、ステップ１０４において、パケットネットワークを通じて受信機１０２にパケタイズしたデータを送信する。受信機は、受信したパケットをジッタバッファに格納し、ＳＯＮＥＴ／ＳＤＨインターフェース上でそれらのパケットをプレイアウトする。プレイアウトに先立ち、ステップ１０６において、受信機は、プレイアウトまたは欠落に対してパケットが利用可能かどうかを決定する。パケットが利用可能な場合、ステップ１０８において、受信機は、ＳＯＮＥＴ／ＳＤＨインターフェース上で受信したデータをプレイアウトする。受信機のジッタバッファが空である場合、あるいはプレイアウトするべきパケットをまだ受信していない場合、ステップ１１０において、ＣＥＰデパケタイザは、利用できないパケットの代わりに、ＳＯＮＥＴ／ＳＤＨインターフェース上で空のパケットを常にプレイアウトする。ステップ１１２において、最初の空のパケットをプレイアウトした後、受信機は、（もし受信した場合）次のパケットをプレイアウトするか、あるいは空のパケットをプレイアウトする動作を続ける。ＣＥＰデパケタイザが構成可能な数を超える連続した空パケットに遭遇した場合、本発明の手段によれば、ＣＥＰデパケタイザは、「パケット同期化のロス」を宣言しなければならない。これは、回路が操作不能になったことを示すために使われる用語である。
いったんパケットが失われると、空パケットの再生は、誤りのあるジャスティフィケーション制御ビットを示し、それによってジャスティフィケーション機会ビットの誤った解釈へと導き、従って、またこのセグメント内で搬送されるＰＤＨビットの間違った数へと導くかもしれない。最後のＰＤＨサ−ビスが間違った数のビットを受信した場合、最後の回路は、フレーム同期化を失う可能性がある。このような同期化のロスから回復するために必要な時間的尺度は、比較的大きく、重大なサービスの中断を生じさせる。フレーム同期化を得るための典型的な時間的尺度は、ミリセカンドで測定される。一方、パケット内で搬送されるペイロードは、典型的にＰＤＨデ−タの０．５ミリセカンド未満である。例えば、０．２５ミリセカンドに値する１つのパケットロスは、５ミリセカンドのサービス中断を引き起こすこともあり、それは２０個のパケットロスに等しい。
上述の先行技術の欠点を考慮し、サービス中断を防止するＰＤＨ信号を搬送するＳＯＮＥＴ／ＳＤＨエミュレーションプロトコルにおいて、ロストデータまたは遅延データを交換する必要性が認識されており、そのための方法を有することは、非常に有益であろう。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、ＰＤＨ信号を搬送するＳＯＮＥＴ／ＳＤＨエミュレーションプロトコルにおいて、ロストデータまたは遅延データを交換する方法及びシステムに関する。特に、本発明は、パケット同期化のロスがまだ宣言されていない間に、サービスに対する影響を最小にするような方法で、データをプレイアウトすることにより、ロストデータまたは遅延データを交換する方法を提供する。本発明の方法は、Ｅ１、Ｔ１、Ｅ３、またはＴ３ＰＤＨ信号と同等にうまく作用する。
【課題を解決するための手段】
【０００５】
本発明によれば、送信機と受信機間でパケットネットワークを通じて、プレシオクロナスデジタル階層（ＰＤＨ）信号を搬送するためのＳＯＮＥＴ／ＳＤＨエミュレーションプロトコルにおいて、ロストデータまたは遅延データを交換する方法が提供され、前記方法は、受信機側において、（ａ）それぞれパケットパラメータを有する複数のパケットを受信するステップ、（ｂ）欠落したパケットを検出するステップ、（ｃ）前記欠落したパケットの代わりに、前記パケットパラメータに基づいて選ばれた交換ジャスティフィケーション制御ビット値を含む、誤りのあるスタッフィングイベントを最小にするように選ばれた交換値を含む交換パケットをプレイアウトするステップを含む。
本発明によれば、送信機と受信機間でパケットネットワークを通じて、プレシオクロナスデジタル階層（ＰＤＨ）信号を搬送するためのＳＯＮＥＴ／ＳＤＨエミュレーションプロトコルにおいて、ロストデータまたは遅延データを交換するシステム用のシステムが提供され、前記システムは、（ａ）パケットネットワークを通じて複数のパケットを受信機に送信する送信機手段と、（ｂ）複数のパケットの中で少なくとも１つの欠落パケットを検出する受信機検出手段と、（ｃ）前記少なくとも１つの欠落パケットを交換する受信機パケット交換手段とを含む。
【発明を実施するための最良の形態】
【０００６】
本発明を、一つの例示として、添付図面を参照して以下に説明する。
本発明は、ＰＤＨ信号を搬送するＳＯＮＥＴ／ＳＤＨエミュレーションプロトコルにおいて、ロストデータまたは遅延データを交換する方法及びシステムに関する。特に、本発明は、パケット同期化のロスがまだ宣言されていない間に、サービスに対する影響をできる限り少なくするような方法で、データをプレイアウトすることにより、ロストデータまたは遅延データを交換する方法を提供する。
本発明によれば、ＳＯＮＥＴ／ＳＤＨエミュレーションプロトコルにおいて、ロストデータまたは遅延データを交換する方法及びシステムの原理及び操作は、図面を参照した以下の説明から十分に理解されよう。
【０００７】
図２は、前記方法の主要なステップをブロック図で示している。図１と同じような送信機１００と受信機１０２とを有する一般的なシステムにおいて、ステップ２０２において、送信機は、ＳＯＮＥＴ／ＳＤＨデータをパケットにパケタイズする。ステップ２０４において、任意で、送信機は、各パケット内でＰＤＨデ−タを搬送するＳＯＮＥＴ／ＳＤＨコンテナのジャスティフィケーション制御ビットをトラッキングし、パケットで搬送される情報内で発生したビットスタッフィングイベントの数に関する情報を付加する。次に、ステップ２０６において、送信機は、パケットネットワークを通じて受信機にパケットを送信する。受信機は、パケットを受信し、ステップ２１０において、そのパケットをプレイアウトする。ステップ２１２において、受信機は、ＳＯＮＥＴ／ＳＤＨのトリビュタリの位置を絶えずトラッキングし、同時に、ステップ２１４において、ジャスティフィケーション制御ビットをトラッキングする。ステップ２１６において、任意で、受信機は、ジャスティフィケーション制御ビットの統計を維持する。ステップ２１８において、受信機は、欠落パケットを検出する。ここで、受信機は、本発明の方法において重要な新規のステップ２２２を実行する。つまり、先行技術では欠落パケットの代わりに空のパケットをプレイアウトすることに対して、本発明では、受信機は、誤りのあるビットスタッフィングイベントを最小にするように選ばれた交換ジャスティフィケーション制御ビット値を含む「交換」値で構成された交換パケットをプレイアウトする。これについては、より詳細に後述する。下記において詳述する交換パケット値は、ステップ２２０において作成され、ＳＯＮＥＴ／ＳＤＨのトリビュタリの受信機トラッキングに依存し、かつ、前のパケット（ステップ２１２、２１４）でプレイアウトされたジャスティフィケーション制御ビットに依存し、また、任意で、ステップ２１６において、受信機によって維持される統計に依存する。最後に、ステップ２２４において、受信機がプレイアウトのために実際の（欠落していない）パケットを番号付けするシーケンスから検出した場合、受信機は、ＳＯＮＥＴ／ＳＤＨペイロード内のジャスティフィケーション制御ビットを任意で修正し、交換パケットにおいてプレイアウトされる、誤りのあるジャスティフィケーション制御ビットを補正する。
【０００８】
Ｔ１（ＤＳ−１）／Ｅ１ペイロードマッピング
本発明による交換パケットのビット値の選択及びプレイアウトをより良く理解するために、まずＳＯＮＥＴ／ＳＤＨに対するＴ１及びＥ１の非同期マッピングを参照する。図３は、ＳＯＮＥＴ／ＳＤＨ  ＶＴ１．５（ＶＣ−１１）及びＶＴ２（ＶＣ−１２）コンテナへのＥ１及びＴ１信号の一般的な使用ビット非同期マッピングを示している。フレーム指示ビットを含む全てのＴ１／Ｅ１ビットは、ペイロードとして取り扱われる。非同期マッピングは、スーパーフレームごとに１つのビットスタッフィングイベント（正または負）を許容する。ジャスティフィケーションビットは、２つのカプセル化において同じように使用される。３つのジャスティフィケーション制御ビットのうち２組のビットを使用して、２つのジャスティフィケーション機会ビット、Ｓ1とＳ2をそれぞれ制御する。（Ｃ1Ｃ1Ｃ1）＝（０００）は、Ｓ1がデータビットであることを示す一方、（Ｃ1Ｃ1Ｃ1）＝（１１１）は、Ｓ1がジャスティフィケーションビットであることを示す。Ｃ2は、同じ方法でＳ2を制御する。ジャスティフィケーション制御ビットは、各スーパーフレーム内で３つの、つまり、第１と第２と第３の（Ｃ１、Ｃ２）組で組織化される。Ｃビット内の単一ビットエラーに対する保護用の非同期化器において、ジャスティフィケーション判断をするために多数決を使用すべきである。Ｓ1とＳ2がジャスティフィケーションビットである場合に、Ｓ1とＳ2に含まれる値は、定義されていない。Ｓ1とＳ2がジャスティフィケーションビットとして使用される時はいつでも、受信機は、これらのビットに含まれる値を無視する必要がある。
【０００９】
本発明の方法に戻って、図４は、Ｅ１及びＴ１ペイロードの場合、受信機が実行する操作を示す詳細なブロック図である。ステップ４０２（図２のステップ２１４と全く同じ）において、各トリビュタリについて、各スーパーフレームのジャスティフィケーション制御ビット（Ｃ１、Ｃ２）をトラッキングする。次に、ステップ４０４において、各トリビュタリについて、プレイアウトされる交換パケット内の正しい位置に、交換ジャスティフィケーション制御ビット（Ｃ１、Ｃ２）を設定する。この設定は、下記に記すように行われる。ステップ４０６において、受信機は、トラッキングステップ４０２から、１組以上のジャスティフィケーション制御ビットが欠落しているか否か、あるいは１組以上のジャスティフィケーション制御ビットが、トリビュタリのスーパーフレームに属する、トラッキングされた実際のパケットに到達したか否かを知る。次に、受信機は、交換を以下のように実行する。第１組（Ｃ１、Ｃ２）がトラッキングされた実際のパケットに到達していない場合、第１の交換値（Ｃ１、Ｃ２）を交換パケット内に設定する必要があり、（０、１）に設定される。ここでは、このような設定を本発明の「交換手順による設定」と称する。ステップ４０６において、交換手順によってこのように第１交換組（Ｃ１、Ｃ２）を設定した場合、第２交換組（Ｃ１、Ｃ２）も同様に交換手順によって設定する必要がある（その必要性はトラッキングから判明する）。次に、ステップ４０８において、第２交換組（Ｃ１、Ｃ２）を（１、０）に設定する。それ以外では、送信機から受信したパケットにより、第１交換組（Ｃ１、Ｃ２）をプレイアウトした（つまり、実際のパケットで受信した第１組（Ｃ１、Ｃ２）の値に設定した）場合、第２交換組を第１組と同じ値に設定する。最後に、ステップ４１０において、第３交換組（Ｃ１、Ｃ２）を交換手順によって設定する必要がある場合、以下のように設定する。つまり、第１と第２の交換組（Ｃ１、Ｃ２）を交換手順によって（すなわち、（０、１）と（１、０））に設定した場合、第３交換組をデフォルト値（０、１）に設定するか、あるいは、ステップ２１６から利用できる場合、このトリビュタリの（Ｃ１、Ｃ２）統計に従って設定する。それ以外では（すなわち、第１組を交換したが、第２組は交換していない場合）、ステップ４０２において、トラッキングされた値を用いて、第３交換値（Ｃ１、Ｃ２）を第２組の値と同じ値に設定する。
完全なスーパーフレームが失われていない限り、この方法は、有効である。スーパーフレームの端から端まで、欠落したジャスティフィケーションイベントに対して保護するために、図２に示した一般的な方法において説明したように、送信機によってシグナリングを付加すべきである。このアプローチについては、図３に示すＴ３交換手順の実施形態で更に詳細に説明する。
【００１０】
Ｔ３（ＤＳ−３）／Ｅ３ペイロードマッピング
ここで、業界で公知のＴ３  ＳＯＮＥＴ／ＳＤＨ非同期マッピングを参照する。ＤＳ−３の速度は、４４７３６ｋｂ／秒である。Ｔ３を搬送するＳＴＳ−１（ＶＣ−３）は、それぞれ１２５μｓの９つのサブフレームで構成される。各サブフレームは、ＳＴＳ−１（ＶＣ−３）ペイロードオーバーヘッドバイトのうちの１バイトと、６２１データビットと、５つのジャスティフィケーション制御ビット一組と、１つのジャスティフィケーション機会ビットと、２つのオーバーヘッド通信チャネルビットで構成される。残りのビットは、固定スタッフ（Ｒ）ビットである。各サブフレームは、４４７３６×０．１２５÷９＝６２１．３３ビットを搬送する。従って、ジャスティフィケーション制御ビットは、正と負のジャスティフィケーションを許容する。
５つのジャスティフィケーション制御ビット一組を使用して、ジャスティフィケーション機会（Ｓ）ビットを制御する。（ＣＣＣＣＣ）＝（０００００）は、Ｓビットがデータビットであることを示し、一方、（ＣＣＣＣＣ）＝（１１１１１）は、Ｓビットがジャスティフィケーションビットであることを示す。Ｃビット内の単一及び二重ビットエラーに対する保護用の非同期化器において、ジャスティフィケーションの判断をするために多数決を使用すべきである。ジャスティフィケーションビットとして使用される場合、Ｓビットに含まれる値は、定義されていない。Ｓビットがジャスティフィケーションビットとして使用される時はいつでも、受信機は、このビットに含まれる値を無視する必要がある。ＤＳ−３は、ＳＯＮＥＴ／ＳＤＨフォーマットで搬送されるので、単一のロストパケットペイロードにおいて、多数のジャスティフィケーションイベントが発生するかもしれない。ロストデータをプレイアウトする場合、ジャスティフィケーションイベント数を正しく予測するために、Ｎ個のＳＯＮＥＴフレームごとのジャスティフィケーションイベント数に関する統計を維持する。正しい数のジャスティフィケーションイベントがプレイアウトされることを確実にするために、ジャスティフィケーションイベント数の送信機シグナリングが必要である。
同様に、公知の先行技術のＥ３マッピングでは、２組の５ジャスティフィケーション制御ビットＣ1とＣ2を使用して、２ジャスティフィケーション機会ビットＳ1とＳ2をそれぞれ制御する。（Ｃ1Ｃ1Ｃ1Ｃ1Ｃ1）＝（０００００）は、Ｓ1がデータビットであることを示す一方、（Ｃ1Ｃ1Ｃ1Ｃ1Ｃ1）＝（１１１１１）は、Ｓ1がジャスティフィケーションビットであることを示す。Ｃ2ビットは、同じ方法でＳ2を制御する。Ｃビット内の単一及び二重ビットエラーに対する保護用の非同期化器において、ジャスティフィケーションの判断をするために多数決を使用すべきである。Ｓ1とＳ2がジャスティフィケーションビットである場合、Ｓ1とＳ2に含まれる値は、定義されていない。Ｓ1とＳ2がジャスティフィケーションビットとして使用される時はいつでも、受信機は、これらのビットに含まれる値を無視する必要がある。
【００１１】
図５は、ＳＯＮＥＴ／ＳＤＨ非同期Ｔ３ペイロードにおける、ジャスティフィケーション制御ビット交換のための本方法によるステップを示すブロック図である。下記に記す方法は、Ｅ３マッピングに対しても同等に使用され、ジャスティフィケーション制御／機会ビット等の数が、Ｔ３とＥ３間で異なるだけである。従って、ここでは本方法がＥ３及び他の可能なＳＯＮＥＴ/ＳＤＨペイロードもカバーするものと理解して、Ｔ３を参照する。
簡略化のために、同じ送信機１００を使用し、ステップ５０２において、送信機は、１列ごとにジャスティフィケーション制御ビット（ＣＣＣＣＣ）をトラッキングする。ステップ５０４では、送信機は、ジャスティフィケーション機会ビットを使用するたびに増分されるジャスティフィケーション機会カウンタＮsを維持する。Ｎsは、次のパケットまたは列で搬送されるペイロードまで使用される機会ビット数を反映する。次に、ステップ５０６において、送信機は、各パケットまたは各列内のカウンタＮSを送信する。他方の側では、ステップ５０８において、受信機１０２がトリビュタリ内のジャスティフィケーション制御ビットをトラッキングし、また、任意で、ステップ５１０において、ジャスティフィケーション機会ビットが使用された列の数に関する統計を維持する。受信機は、送信機からカウンタＮSを受信し、ステップ５１２において、使用されるジャスティフィケーション機会ビット数をトラッキングする。次に、受信機は、プレイアウトされた最後の実際のパケットの受信機カウンタＮr＝ＮSを設定する。次のステップ５１４では、交換パケットをプレイアウトする必要がある場合、ステップ５１０において得られた統計またはデフォルトセッティングのいずれかに従って、受信機は、各列の正しい位置にあるジャスティフィケーション制御ビット（ＣＣＣＣＣ）を値（１１１１１）または（０００００）に設定する。デフォルトセッティングは、（１１１１１）値を有する２つの列と、（０００００）値を有する１つの列を設定するものである。交換パケット内で、ジャスティフィケーション制御ビット（ＣＣＣＣＣ）が（０００００）に設定されるたびに、ステップ５１６において、受信機は、漸増的にＮrを増加させる。次の実際のパケットをプレイアウトする場合、ステップ５１８において、受信機はＮSとＮrの値を比較する。つまり、受信機は、交換パケットにおいて使用されるジャスティフィケーション機会ビットの数を、パケットが失われていなければ使用すべきであったジャスティフィケーション機会ビットの正しい数と比較する。ＮSとＮrの差があまり大きくない（例えば、単一の実際のパケットのジャスティフィケーション制御ビットを変更することによって補償可能である）場合、ステップ５２０において、その差を補償するために、受信機は、一組の列のジャスティフィケーション制御ビット（ＣＣＣＣＣ）を修正する。
Ｔ３／Ｅ３交換手順も、送信機の付加情報なしに実行してよい。このモードでは、受信機は、使用されるジャスティフィケーション機会ビットがデフォルト値または維持されている統計のいずれかと整合するように、ジャスティフィケーション制御ビットをトラッキングし、交換値を選択する。送信機の要求からのシグナリングを加えることによって、（必要であれば）交換パケットにおいて付加されたジャスティフィケーションビットを補正するために、「実際の」パケットのジャスティフィケーションビットを修正する段階が付加される。
【００１２】
図６は、異なる実施形態において上述した方法を実行するために使用されるシステムの概略的な説明図である。本システムは、パケットネットワーク６０６を通じて受信機６０４に接続される送信機６０２を含む。送信機６０２は、ＳＯＮＥＴ／ＳＤＨ回路からＳＯＮＥＴ/ＳＤＨデータを受信し、それをパケットに変換するパケタイザ６１０より成る送信機手段と、ジャスティフィケーション機会ビットカウンタ６１６を通じて引き出されたシグナリングを加える任意の欠落パケット論理６１２と、送信論理６１４とを含む。送信論理６１４は、パケタイザ６１０から受信したパケットデータと、送信機欠落パケット論理６１２からの信号とを組み合わせて、組み合わせにより得られたパケット情報をパケットネットワーク６０６を介して受信機６０４に送る。受信機６０４は、送信機から送られたパケット情報を受信するためのパケットバッファ６２０より成る受信機手段と、バッファ６２０からパケット情報を取り出して、ＳＯＮＥＴ／ＳＤＨ回路上でそれをプレイアウトするデパケタイザ６２２とを含む。受信機は、パケットが欠落している場合、交換パケットを提供する受信機欠落パケット論理６２４の形態で受信機パケット交換手段を更に含む。パケットバッファ６２０は、欠落しているパケット（及び存在する場合は、送信機シグナリング）があることを示す必要な表示を欠落パケット論理６２４に提供する。本発明のシステムの新規性は、受信機欠落パケット論理６２４に含まれる３つの付加的な構成要素にあり、これらの構成要素は通常先行技術のシステムには存在していない。これらの構成要素は、ジャスティフィケーション制御ビットコントローラ６２６と、ジャスティフィケーション制御ビットトラッカ６２８と、ジャスティフィケーション制御ビット統計カウンタ６３０である。ジャスティフィケーション制御ビットコントローラ６２６は、上述の方法により交換パケット内でジャスティフィケーション制御ビットを設定し、任意で送信機シグナリングにより実際のパケット内のジャスティフィケーション制御ビットを補正するという機能を有する。これらのタスクを果たすために、ジャスティフィケーション制御ビットコントローラ６２６は、ジャスティフィケーション制御ビットトラッカ６２８により提供されるビット情報を使用する。ジャスティフィケーション制御ビットトラッカ６２８は、ジャスティフィケーション制御ビットをトラッキングし、また、任意で、これらのビットをカウントするジャスティフィケーション制御ビット統計カウンタ６３０からのジャスティフィケーション制御ビットをトラッキングする。更に、新規であるのは、送信機欠落パケット論理６１２と、そのサブエレメントである送信機ジャスティフィケーション機会ビットカウンタ６１６である。図６のシステムは、様々なソフトウエア及び／またはハードウエア構成において好都合に実行できる。
【００１３】
要約すると、本発明の方法は、使用または計画されている他の先行技術の方法に対して、下記に記す多数の明確な利点を有している。
・本方法は、単一のＰＤＨペイロードを搬送するＳＯＮＥＴ／ＳＤＨトリビュタリのエミュレーションから、多数のＰＤＨトリビュタリを搬送するＳＯＮＥＴ／ＳＤＨコンテナのエミュレーションまでに適している。
・本方法は「即座に」実行でき、デパケタイゼーションプロセスにおいて付加的な遅延を加える必要がない。
・本方法は、プレイアウト時間前に次のパケットが既に到着しているとは仮定していない。
・本方法は、実行が簡単で、既存及び提案されている基準に基づく。
【００１４】
限定された数の実施形態に関して本発明を説明してきたが、多くの変形や修正、及び本発明の他の応用などがなされ得ることが理解されよう。
【図面の簡単な説明】
【００１５】
【図１】ロストパケットを処理し、または回路エミュレーション受信機のジッタバッファ境界を越えて遅延したパケットを処理する先行技術の方法を示す概略的なブロック図である。
【図２】本発明の方法の主要なステップを示す概略的なブロック図である。
【図３】ＳＯＮＥＴ／ＳＤＨ  ＶＴ１．５（ＶＣ−１１）及びＶＴ２（ＶＣ−１２）コンテナへのＥ１及びＴ１信号の一般的な使用ビット非同期マッピングを示す図である。
【図４】Ｅ１及びＴ１ペイロードの場合、受信機が実行する操作を示す詳細なブロック図である。
【図５】ＳＯＮＥＴ／ＳＤＨ非同期Ｔ３（ＤＳ−３）ペイロードにおけるジャスティフィケーション制御ビット交換のための本発明の方法によるステップを示すブロック図である。
【図６】異なる実施形態において上述の方法を実行するために使用されるシステムの概略的な説明図である。
【符号の説明】
【００１６】
１００、６０２  送信機、１０２、６０４  受信機、６０６  パケットネットワーク、６１０  パケタイザ、６１２  送信機欠落パケット論理、６１４  送信論理、６１６  送信機ジャスティフィケーション機会ビットカウンタ、６２０  パケットバッファ、６２２  デパケタイザ、６２４  受信機欠落パケット論理、６２６  ジャスティフィケーション制御ビットコントローラ、６２８  ジャスティフィケーション制御ビットトラッカ、６３０  ジャスティフィケーション制御ビット統計カウンタ。
【図１】
2005512457.tif 000003
【図２】
2005512457.tif 000004
【図３】
2005512457.tif 000005
【図４】
2005512457.tif 000006
【図５】
2005512457.tif 000007
【図６】
2005512457.tif 000008
【国際調査報告】
2005512457.tif 000009
2005512457.tif 000010