(57)【要約】  電力コンバータ３００，４００，５００の一次側３０２，４０２，５０２と二次側３０４，４０４，５０４の間で情報Ｖfb，ＶG，ＯＩＣ，ＦＥの転送を容易にするため、電力コンバータ３００，４００，５００は、容量結合型のフィードバック回路網３０６，４０６，５０６を利用する。情報Ｖfb，ＶG，ＯＩＣ，ＦＥは、フィードバック情報Ｖfb，ＶG，ＦＥである場合があり、電力コンバータ３００，４００，５００の出力電圧Ｖo，Ｖo1，Ｖo2の調節を可能にする。また、直流分離を維持しつつ、電力コンバータ３００，４００，５００の一次側３０２，４０２，５０２と二次側３０４，４０４，５０４の間で、デジタルデータＯＩＣのやり取りによる双方向通信を提供することも可能である。
2005512486.tif 000002
【特許請求の範囲】
【請求項１】
一次側と、
二次側と、
該一次側と該二次側の間で直流分離を維持しつつ、該一次側と該二次側の間で情報を転送するために、該一次側と該二次側とを容量結合するための手段と、
を有する電力コンバータ。
【請求項２】
該一次側は第一の電力ステージを有し、該二次側は第二の電力ステージを有する、
請求項１記載の電力コンバータ。
【請求項３】
該情報はフィードバック信号を含んでおり、該容量結合するための手段は、該二次側から該一次側に該フィードバック信号を転送するために配置される、
請求項１記載の電力コンバータ。
【請求項４】
該フィードバック信号は、ゲート信号又は電圧フィードバック信号を含む、
請求項１記載の電力コンバータ。
【請求項５】
第二の出力電圧を基準電圧と比較して電圧誤差信号を供給するための二次側にある誤差増幅器と、
該電圧誤差信号を、該情報に含まれるアナログ周波数信号に変換するための電圧−周波数変換手段と、
第一の電力ステージの一次側の電力スイッチの動作を制御するため、該容量結合するための手段から受信したアナログ周波数信号を受信された電圧誤差信号に変換するための該一次側にある周波数−電圧変換手段と、
をさらに有する請求項３記載の電力コンバータ。
【請求項６】
該受信された電圧誤差信号を使用して、該一次側の電力スイッチのデューティサイクルを制御するための一次側のコントローラをさらに有する、
請求項５記載の電力コンバータ。
【請求項７】
該情報は、双方向のデジタルデータを含む、
請求項１記載の電力コンバータ。
【請求項８】
該電力コンバータの動作を制御するために使用されるデジタルデータを送出及び／又は受信するための一次側手段と、
該電力コンバータの動作を制御するために使用されるデジタルデータを送出及び／又は受信するための二次側手段と、
該一次側手段と該二次側手段の間で該デジタルデータを転送するために配置され、該一次側と該二次側とを容量結合するための手段と、
をさらに有する請求項７記載の電力コンバータ。
【請求項９】
該デジタルデータを送出及び／又は受信するための該一次側手段は、第一のコントローラであり、該デジタルデータを送出及び／又は受信するための該二次側手段は、第二のコントローラである、
請求項８記載の電力コンバータ。
【請求項１０】
該容量結合するための手段は、該情報を転送するための第一のキャパシタと、該一次側の第一のグランドと該二次側の第二のグランドとを結合するための第二のキャパシタの少なくとも１つを含む、
請求項１記載の電力コンバータ。
【請求項１１】
該容量結合するための手段は、
該第一のグランドと、該一次側にある該第一のキャパシタの第一の端子との間に並列接続される第一のダイオード及び第一の抵抗と、
該第二のグランドと、該二次側にある該第一のキャパシタの第二の端子との間に並列接続される第二のダイオード及び第二の抵抗とをさらに有し、
第一のコントローラは、該第一の端子に接続され、第二のコントローラは、該第二の端子に接続される、
請求項１０記載の電力コンバータ。
【請求項１２】
該第一の抵抗は、該第一のコントローラに対して高インピーダンスの負荷であり、該第二の抵抗は、該第二のコントローラに対して高インピーダンスの負荷である、
請求項１１記載の電力コンバータ。
【請求項１３】
電力コンバータの一次側と二次側の間で該情報を転送するため、該電力コンバータの一次側と二次側を容量結合するための請求項１０又は１１記載の電力コンバータで使用するための結合回路。
【請求項１４】
一次側と二次側を有する電力コンバータで情報を転送する方法であって、
該一次側から該二次側に情報を転送し、及び／又は該二次側から該一次側に情報を転送するため、該一次側と該二次側の間での直流分離を維持しつつ、該一次側と該二次側を容量結合するステップを有する方法。
【請求項１５】
該電力コンバータの該二次側に関する誤差電圧を発生するステップと、
該誤差電圧を対応するアナログの誤差周波数に変換するステップと、
容量結合を通して該誤差周波数を転送し、転送された誤差周波数を取得するステップと、
該転送された誤差周波数を、該電力コンバータの該一次側に関して受けた誤差電圧に変換するステップと、
さらに有する請求項１４記載の電力コンバータで情報を転送する方法。
【請求項１６】
表示装置と、
該表示装置で表示される表示信号に入力信号を処理するための信号処理回路と、
請求項１又は１０記載の電力コンバータとを有し、
該信号処理回路及び該表示装置は、該電力コンバータから出力電圧を受けるための入力を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一次側と二次側の間で情報が転送される電力コンバータ、情報を転送するために該電力コンバータの一次側と二次側の間で結合される結合回路、該電力コンバータの一次側と二次側の間で情報を転送する方法、及びかかる電力コンバータを有する表示装置に関する。
【背景技術】
【０００２】
電力コンバータは、入力電圧又は入力電力の波形を指定された出力電圧又は出力電流の波形に変換する電力処理回路である。スイッチモード電力コンバータは、頻繁に利用される電力コンバータであり、入力電圧を指定された出力電圧に変換する。電力コンバータは、電力伝送の構成要素（たとえば、変圧器及びスイッチ）、及び所望の動作特性を達成するために電力伝送の構成要素の動作を統括する制御回路を一般に含んでいる。
【０００３】
（安全性の理由のため）コンバータの一次側と二次側を互いに分離することが重要とされる場合がある。（米国におけるＵＬＴＭ要件のような）安全性の規制は、電源と電子装置の間での分離を要求している。結果として、二次側から一次側への制御情報の転送は、制御回路に含まれる分離装置を介して行われるのが一般的である。この分離装置では、２つの巻線は、浸透性コア、光カプラ、又はディスクリートな光検出素子の付近に位置されるディスクリートな発行素子により結合される。
【０００４】
図１は、従来技術の電力コンバータ１００を例示する回路図であり、第二の（小信号）変圧器Ｔ２を使用することで、二次側から一次側へのフィードバックを提供するための１つの技術を例示している。
【０００５】
一次側に関して、第一の電力ステージ１０３は、ＡＣ電圧又はＤＣ電圧のいずれかである電圧ＶＩＮを受ける。第一の電力ステージ１０３は、第一のコントローラ１０８により制御され、変圧器Ｔ１の一次巻線を電圧ＶＩＮに周期的に接続する。第二の電力ステージ１０５は、変圧器の二次巻線から入力電圧を受け、少なくとも１つの出力電圧Ｖoを供給する。フライバックコンバータでは、第一の電力ステージ１０３は、一次巻線と直列に接続される電力スイッチを有しており、デューティサイクル（１つの切換え周期の間での電力スイッチのタイムとオフタイムの間の割合）は、第一のコントローラ１０８により制御され、出力電圧Ｖoを調節する。通常、第一のコントローラ１０８は、電力スイッチのオンタイムとオフタイムを制御するために電力スイッチに供給される制御パルスを発生するためのパルス幅変調器（ＰＷＭとも呼ばれる）を有している。さらに、例として、フライバックコンバータでは、二次巻線と出力電圧Ｖoが利用可能な出力との間に配置される整流器は、電力スイッチが非導通であるときに導通する。したがって、電力スイッチのオンタイムの間に、変圧器Ｔ１にはエネルギーが蓄積され、整流器のオンタイムの間に、変圧器Ｔ１からエネルギーが取り出される。
【０００６】
誤差増幅器１１２は、出力電圧Ｖoを参照電圧ＶREFと比較し、ドライバ１１３及び第二の変圧器Ｔ２を介して、誤差信号としての差を一次側から電源の二次側に供給する。第一のコントローラ１０８は、転送された誤差信号を第二の変圧器Ｔ２から受ける。第二の変圧器の二次側にある巻線は、第二のグランドＳＧに接続される１つの端子を有しており、第二の変圧器の一次側にある巻線は、第一のグランドＰＧに接続される１つの端子を有している。第二の変圧器Ｔ２は、二次側から一次側にフィードバック情報を転送し、一次側と二次側の間に電源の分離をブリッジするための電気分離を提供する。
【０００７】
フィードバック制御信号は、（UC3901のケースにおけるように）振幅変調されるか、又は（ICL7675/7676のケースにおけるように）パルストリガされる。後者の構成では、二次側に関して補正を全体的に実現することができ、最終的なＰＷＭ信号のみが一次側に送出される。
【０００８】
図２は、従来技術による電力コンバータ２００を例示する回路図であり、制御ループのためにＤＣ分離を提供する光カプラ２０２を利用している。この電力コンバータ２００は、誤差増幅器１１２及びドライバ１１３がここではフィードバック回路２０４であり、第二の変圧器Ｔ２がここでは光カプラである点で電力コンバータ１００とは異なる。光カプラは、安全性の規制がＡＣラインとスイッチモード電源との間の電気分離を必要とする場合に典型的に使用される。図２の回路では、電力変圧器Ｔ１は、ＤＣ分離を維持しつつ、一次側から二次側に所望のエネルギーを転送するために使用される。光カプラ２０２は、出力信号を一次側にフィードバックするために使用される。一次側の電圧ＶＩＮは、ＡＣ電圧又はＤＣ電圧である。参照電圧ＶREFと補正器２０４（すなわちフィルタ）は、二次側で実現される。補正器２０４は、オペアンプ／コンパレータＯＡ１を有しており、このオペアンプ／コンパレータＯＡ１は、出力電圧Ｖoを参照電圧ＶREFと比較すると共に、インピーダンスｚ１及びｚ２に基づいてフィルタを提供する。更なる補正は、一般に一次側に関して必要である。光カプラの使用は、フォーワードコンバータ、フライバックコンバータ等のような多くの電力コンバータのトポロジーに適用可能である。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
変圧器の分離に関連する１つの問題点は、図１に示されるように、分離用の変圧器Ｔ２が高周波信号（たとえば、ゲート信号）を転送するために最適に設計されていることであり、その特徴周波数が非常に変動する直流（ＤＣ）信号を転送するために適していない。変圧器の分離に関連する別の問題点は、変圧器が飽和の影響を受けやすいことである。この発生を防止するため、リセット回路が必要とされることがある。
【００１０】
図２に示されるように、光カプラは、（その制限された周波数応答による）狭い帯域幅、非線形性、温度安定性の低さ、及び一方向の通信能力のような、それ自身の固有な問題点をもたらす。したがって、更なる補正回路が二次側に必要とされる。
【００１１】
フィードバックを提供するための両者の従来技術のアプローチに関連する更なる問題点は、両者の方法が比較的高価な分離装置（たとえば、変圧器、光カプラ）を必要としていることである。
【００１２】
フィードバックを提供するための従来技術のアプローチに関連する更なる問題点は、補正器及び一次側の参照電圧を設計することが非常に難しいことである。かかるように、参照回路及び補正器は、第一のコントローラに統合することはできない。これは特に、第一のコントローラがマイクロコントローラ又はＤＳＰで実現されるときに当てはまる。この場合、フィルタ及び参照電圧は、なおも二次側で必要とされる。この制限により、生産コストが増加し、柔軟性が低下する。
【００１３】
本発明の目的は、上述された従来技術の問題点の少なくとも１つを克服することができるフィードバックアプローチを提供することにある。
【課題を解決するための手段】
【００１４】
本発明の第一の態様は、請求項１に記載されるような電力コンバータを提供する。本発明の第二の態様は、請求項１３に記載されるような結合回路を提供する。本発明の第三の態様は、請求項１４に記載されるような情報を転送する方法を提供する。本発明の第四の態様は、請求項１６に記載されるような表示装置を提供する。好適な実施の形態に関しては、従属する請求項に定義される。
【００１５】
本発明は、回路コストを最小化し、電力コンバータでの双方向の信号伝達を提供するため、容量結合型のフィードバック回路を有する電力コンバータを教示するものである。
【００１６】
本発明は、例を通して、安価な回路素子を使用して、ユニークな方式で、フィードバック及び電気的な分離（electrical  isolation）を採用するフライバックコンバータで実施される。本発明が教示することを例示するためにフライバックコンバータが使用される一方で、本発明の原理は、他の電力コンバータのトポロジーにも適用される場合がある。従来技術で公知であるように電気的な（ＤＣ）分離を提供するために光結合又は変圧器結合の代わりに、本発明は、フィードバックループで容量的に結合される回路網を使用する。
【００１７】
本発明に係る容量結合型回路網又は回路は、デジタル実現及びアナログ実現への適用能力を有している。アナログ実現では、容量結合型回路網は、従来技術での光結合及び変圧器の結合による回路網よりも、コスト及びサイズの両者に観点でより効果的なソリューションを提供する。デジタル実現では、容量結合型回路網は、コンバータの一次側と二次側の間で制御データ及びコマンドを転送するためにコンバータの一次側と二次側の間に双方向の通信能力を提供することで、従来技術で提供されるよりも更に柔軟なソリューションを提供する。さらに、デジタルでの実施は、有利なことに、従来技術で使用されるような一次側又は二次側のマイクロコントローラの必要性を除く。なお、更なる有利な点は、デジタル情報は、実質的に破壊されることなしに双方向で転送されることであり、したがって、線形性及び温度感度の問題が存在しない。さらに、アナログ実現及びデジタル実現は、ＤＣ分離を維持することである。
【００１８】
一次側と二次側の間の容量結合型回路網を介して転送される情報は、出力電圧を安定にするため、二次側から一次側に転送されるフィードバック信号である場合がある。また、この情報は、一次側と二次側との間での通信を可能とするため、一次側から二次側に、及び／又は他のやり方で転送されるデータである場合がある。この通信は、制御情報及び／又はコマンド情報をやり取りするため、デジタルデータを使用することで実行される場合がある。
【００１９】
請求項１０に記載される実施の形態では、容量結合型回路網は、これを通して情報が転送される第一のキャパシタと、該第一のキャパシタを通して流れる電流の画定されるリターンパスを提供するため、第一のグランドと第二のグランドの間に配置される第二のキャパシタとを有している。
【００２０】
請求項１１に記載される実施の形態では、第一のダイオード及び第二のダイオードは、一次側と二次側の間で通過される制御情報及びコマンド情報に関連する直流電流のドリフトを実質的に除去する。
【００２１】
本発明の他の目的及び効果は、添付図面と共に行われる本発明の好適な実施の形態に関する以下の説明から明らかとなるであろう。本発明は、以下に与えられる詳細な説明から、及び本発明の好適な実施の形態に関する添付図面から十分に理解される。これらは、本発明を特定の実施の形態に限定するものではなく、説明及び理解のためのみに利用される。
【発明を実施するための最良の形態】
【００２２】
本出願の様々な発明の教示は、（限定するものではないが、例示を通して）本発明の実施の形態を特に参照することで説明される。
【００２３】
［デジタル実現］  
図３Ａから図３Ｃ及び図４は、容量結合型のフィードバック回路網又は回路のデジタル実現を例示している。この回路は、スタンドアロン回路又は回路網として利用することができ、或いは一次側又は二次側モジュールのいずれかに組み込まれるか、集積することができることが意図される。たとえば、この回路は、図３Ａの一次側３０２のいずれかの構成要素と集積されるか、或いは図３Ａの二次側３０４のいずれかと集積することができる。
【００２４】
図３Ａから図３Ｃは、一次側と二次側の補正を行うための教示を例示しており、図４は、デジタルデータ（すなわち、コマンド及び制御情報）を転送するための容量結合型回路網に関する双方向の通信能力を例示している。
【００２５】
図３Ａから図３Ｃは、本発明の容量結合型回路網に関するデジタル実現のための一次側と二次側の補正を作用するための教示を例示している。
【００２６】
図３Ａは、本発明の容量結合型フィードバック回路網３０６を含んだ好適な電力コンバータ３００の構成のデジタル実現を機能的に例示している。図３Ｂ及び図３Ｃは、一次側と二次側の出力の調節をそれぞれ実行するための、図３Ａの電力コンバータの構成に含まれる信号を例示している。
【００２７】
図３Ａを参照して、分離される電力コンバータ３００は、一次側３０２を含んでいる。一次側３０２は、第一の電力ステージ３０３及び第一のコントローラ３０８をさらに含んでいる。また、電力コンバータ３００は、変圧器Ｔ１、及び二次側３０４を含んでおり、この二次側は、第二の電力ステージ３０５、及びＡ／Ｄコンバータ３１２並びに第二のコントローラ３１０を含んでいる。ここに説明されたエレメントは従来のエレメントであって、当該技術分野では周知である。ここに説明されたエレメントに加えて、コンバータ３００は、本発明に係るフィードバック回路３０６を含んでいる。
【００２８】
第一のコントローラ３０８の制御下では、第一の電力ステージ３０３は、入力電圧ＶＩＮを変圧器Ｔ１の一次巻線に定期的に接続する。第二の電力ステージは、出力電圧Ｖoを得るために、変圧器Ｔ１の二次巻線での電圧を整流する。アナログ／デジタル変換器３１２は、アナログレベルの出力電圧Ｖoをデジタル値に変換する。このデジタル値は、フィードバック信号を得るために、第二のコントローラ３１０により処理される。このフィードバック信号は、入力電圧ＶＩＮが一次巻線に接続されるデューティサイクルを制御するために、容量結合回路網３０６を介して第一のコントローラ３０８に供給される。
【００２９】
フィードバック回路３０６は、電気的な（すなわちＤＣ）分離を維持しつつ、二次側３０４と一次側３０２を結合するための容量性カプラとして実現される。このフィードバック回路３０６は、第二のコントローラ３１０により供給された端子ＴＥ２での情報を端子ＴＥ１で第一のコントローラ３０８に転送するための第一のキャパシタＣ１を有している。第二のキャパシタＣ２は、一次側３０２の第一のグランドＰＧと二次側３０４の第二のグランドＳＧの間に配置されている。第一の抵抗Ｒ１は、第一のグランドＰＧと第一のキャパシタＣ１の端子ＴＥ１との間に接続されている。第二の抵抗Ｒ２は、第二のグランドＳＧと第二の端子ＴＥ２との間に接続されている。
【００３０】
本発明による容量結合型フィードバック回路３０６は、一次側３０２又は二次側３０４のいずれかで実現されるフィードバック補正を可能にする。一次側及び二次側のフィードバック補正の両者のアプローチは、図３Ｂ及び図３Ｃを参照して以下に説明される。
【００３１】
［デジタル実現のための一次側の補正］
従来技術で説明されたように、従来のフィードバック構成（たとえば、変圧器、光結合）を使用して一次側補正を実現することは難しい。本発明は、本発明の容量結合型フィードバック回路３０６を使用して一次側の補正を達成する。
【００３２】
図３Ｂは、図３Ａの回路を例示しており、一次側補正を実行するための信号を示している。図３Ｂの回路では、二次側のコントローラ３１０から出力信号として発生されたフィードバック信号Ｖfbは、出力電圧Ｖoを調節するために、本発明の容量結合型のフィードバック回路３０６を介して、一次側のコントローラ３０８に転送される。なお、一次側の補正は、二次側のコントローラ３１０により、又は該コントローラ３１０なしで達成することができ、この二次側のコントローラ３１０は、一次側の補正を実行するための付随的な構成要素である。図示されるように、フィードバック（電圧調整）信号Ｖfbは、二次側３０４から一次側３０２にある第一のコントローラ３０８に転送される。第一のコントローラ３０８は、転送された信号ＶfbTを入力信号として使用し、第一の電力ステージ３０３にあるスイッチ素子を制御するために第一の電力ステージ３０３に供給されるゲート信号ＶＧ１を発生する。
【００３３】
本発明の容量結合型フィードバック回路３０６は、変圧器Ｔ１の一次側３０２と二次側３０４の間で直流分離を維持しつつ、容量的に結合、すなわち一次側３０２にフィードバック信号Ｖfbを転送する。さらに、本発明の結合型回路網３０６を利用する結果として、光カプラに関連される線形性又は温度感度の変動の問題、或いは変圧器による結合に関連される飽和の問題がない。
【００３４】
［デジタル実現のための二次側の補正］  
図３Ｃは、図３Ａの回路を例示しており、二次側の補正を実行するために必要とされる信号を含んでいる。図３Ｃの回路では、最後のゲート信号ＶGは、二次側３０４で発生され、本発明の容量型結合回路網３０６を介して転送され、出力電圧Ｖoを調整するために第一のコントローラ３０８への入力として一次側３０２で、転送されたゲート信号ＶGTとして受信される。なお、二次側の補正は、一次側のコントローラ３０８により達成されるか、該一次側のコントローラなしで達成される。この一次側のコントローラ３０８は、二次側の補正を実行するための付随的な構成要素である。
【００３５】
したがって、本発明の容量結合型フィードバック回路３０６は、変圧器Ｔ１の一次側３０２と二次側３０４の間での直流分離を維持しつつ、容量的に結合、すなわちゲート信号ＶGを一次側３０２に転送する。さらに、本発明の結合回路網３０６を利用する結果として、線形性又は温度感度の変動に関する問題がない。
【００３６】
一次側及び二次側の補正を実行することに加えて、本発明の容量結合型フィードバック回路３０６は、変圧器Ｔ１の一次側３０２と二次側３０４の間の双方向通信という更なる能力を提供する。この能力は、図４を参照して例示されている。
【００３７】
［デジタル実現のための双方向通信］  
図４は、例を通して、本発明の容量結合型フィードバック回路４０６の双方向通信能力を例示するために好適な電力コンバータの構成を例示している。特に、図４は、多出力フライバックコンバータ４００を例示しており、このコンバータは、一次側４０２及び二次側４０４を一般に含んでおり、本発明による容量結合型回路網４０６をさらに含んでいる。
【００３８】
多出力のフライバックコンバータ４００は、電源整流器４０７を有しており、この電源整流器は、平滑化キャパシタ４０８間に整流された電源電圧を得るため、電源電圧ＶMを整流する。変圧器Ｔ１の一次巻線４１３’と電力スイッチＳ１の直列配置は、平滑化キャパシタ４０８と並列に配置されている。一般にＭＯＳＦＥＴである電力スイッチＳ１のオン及びオフ周期は、第一のマイクロコントローラ４１０により制御される。公知のスナバ回路網は、ダイオード４１１と、レジスタ４０９とキャパシタ４０９’の並列接続との直接接続を有しており、一次巻線４１３’と並列に配置されている。変圧器は、二次巻線４１３及び二次巻線４１４を有しており、この二次巻線４１３は、キャパシタ４１７間の出力電圧Ｖo1を主要な負荷ＭＬにダイオード４１５を介して供給し、二次巻線４１４は、第二のマイクロコントローラ４１２にダイオード４１６を介して電力を供給するため、キャパシタ４１８間の出力電圧Ｖo2を供給する。アナログ／デジタルコンバータＡＤは、マイクロコントローラ４１２への出力電圧Ｖo1のレベルを表すデジタル値を供給する。
【００３９】
マイクロコントローラ４１２は、第一のマイクロコントローラ４１０に容量結合回路網４０６を介して、出力情報及び／又はコマンドＯＩＣを供給するため、デジタル値を受ける。この出力情報及び／又はコマンドＯＩＣは、出力電圧Ｖo1及び／又はＶo2を安定化するためのフィードバック情報を有している場合があり、二次側４０２に転送される二次側４０４で利用可能な更なる情報又はコマンドを有している場合がある。
【００４０】
動作において、双方向デジタルデータ（たとえば、出力情報及び／又はコマンド）ＯＩＣは、コンバータ４００の一次側４０２と二次側４０４の間で、本発明の容量結合型回路網４０６を介して転送される。一次側と二次側の通信に関する１つの例は、二次側が安全にシャットダウンすることができるように、一次側が二次側にライン電圧の降下を通知するときに起こる。二次側４０４から一次側４０２への通信の例は、モードを切り替える依頼（たとえば、エネルギー節約モード）を一次側４０２に通知する能力である。
【００４１】
図４の回路で示されるように、一次側４１０及び二次側４１２のマイクロコントローラは、コマンドの発生、送出及び受信を実行するために含まれる。
【００４２】
［アナログ実現］  
図５は、本発明の原理に従って構築される分離される電力コンバータ５００のアナログ実現を機能的に例示している。この分離された電力コンバータ５００は、一次側５０２を含んでいる。この一次側５０２は、第一の電力ステージ５０３、一次側のコントローラ５０８、及び周波数−電圧コンバータ５０９をさらに含んでいる。また、この電力コンバータ５００は、変圧器Ｔ１及び二次側５０４を含んでおり、この二次側は、第二の電力ステージ５０５、誤差増幅器５１２及び電圧−周波数コンバータ５１０をさらに含んでいる。ここに説明されたエレメントは、従来のエレメントであり、当該技術分野では周知である。ここに説明されたエレメントに加えて、コンバータ５００は、本発明の容量結合型フィードバック回路５０６をさらに含んでおり、このフィードバック回路は、図３Ａから図３Ｃで例示された容量結合型フィードバック回路３０６と機能及び構成において同じである。
【００４３】
現在のアナログ実現では、フィードバック回路５０６は、コンバータ５００の一次側５０２と二次側５０４の間のフィードバック制御を容易にする。回路５００は、アナログ信号として容量結合型の回路網５０６を通して二次側５０４から一次側５０２に転送するため、誤差電圧ＶEを周波数信号ＦＥに変換することで一般に動作する。一次側５０２で一旦受信されると、アナログ周波数信号ＦＥＲは、第一の電力ステージ５０３における一次側の電力スイッチのデューティサイクルを制御するため、その本来の対応する電圧ＶERに変換される。
【００４４】
以下は、図５の回路５００のアナログ実現に関する更に詳細な説明である。誤差増幅器５１２は、出力電圧Ｖoを参照電圧Ｖrefと比較して、電圧−周波数コンバータ５１０に入力として供給される誤差電圧ＶEを生成する。電圧−周波数コンバータ５１０は、供給された誤差電圧ＶEを、容量結合型フィードバック回路５０６にわたり転送される対応する周波数ＦＥに変換する。電圧から周波数への変換技術は、当該技術分野で公知である。
【００４５】
ＤＣ分離は、誤差電圧ＶEを対応するアナログ周波数ＦＥの波形に変換することで維持される。このアナログ周波数の波形は、容量結合回路網５０６を通した転送に適している。次いで、転送された周波数ＦＥＲは、該転送された周波数ＦＥＲを本来の誤差電圧ＶEである受信された誤差電圧ＶERに変換するため、周波数−電圧コンバータ５０９により一次側５０２で受信される。変換された誤差電圧ＶEは、電力スイッチのデューティサイクルを調節するため、入力として一次側のコントローラ５０８に供給される。この電力スイッチは、第一の電力ステージ５０３のエレメントである。
【００４６】
［例示的な実施の形態］  
図６は、本発明に係る容量性カプラ６００の好適な構成を例示している。エレメント６０２及び６０４は、図３で示されるエレメント、すなわち３０２、３０４、図４で示されるエレメント、すなわち４０２、４０４、図５に示されるエレメント、すなわち５０２、５０４と同じであり、先に説明された機能と同じ機能を有している。図示されるように、キャパシタＣ１及びＣ２は、ＤＣ分離を維持しつつ、コンバータの一次側と二次側の間の双方向通信を可能にする。ダイオードＤ１及びＤ２は、パルスパターンを変える間のＤＣバイアスにおける変化による期待されるＤＣバイアスドリフトを補正するために含まれる。ダイオードＤ１及びＤ２は、ＤＣバイアスを全体として除くことで（すなわち、ＤＣバイアスをグランドに短絡することで）、パルス変化から生じるＤＣバイアスのドリフトを防止するための役割を果たす。他の補正も本発明の範囲に含まれ、たとえば、ロジックバッファ又は電圧コンパレータを使用することも含まれる場合がある。
【００４７】
ダイオードＤ１は、抵抗Ｒ１と並列に一次側で配置され、第一のコントローラ６０２での電圧Ｖpが第一のグランドＰＧに関してマイナスになり過ぎたときに導通するように設けられる（poled）。ダイオードＤ２は、抵抗Ｒ２と並列に二次側で配置され、第二のコントローラ６０４での電圧Ｖsが第二のグランドＳＧに関してマイナスになり過ぎたときに導通するように設けられる。
【００４８】
抵抗Ｒ１及びＲ２は、二次側のコントローラ６０４及び一次側のコントローラ６０２のそれぞれに負荷を提供する。
【００４９】
［シミュレーション結果］  
このセクションでは、図６の第二のコントローラ６０４から第一のコントローラ６０２へのシリアル（バイナリ）データの送出における、容量性カプラ６００の性能を説明する。
【００５０】
図７Ａ及び図７Ｂを参照して、これらの図は、図４の二次側のコントローラから一次側のコントローラにシリアルデータＯＩＣを送出することのシミュレーション結果を例示している。図７Ａで示されるように、シリアルデータＯＩＣは、２つのセクションで送出され、第一のセクションは、ここでは「ヘッダ」セクションとして定義され、このヘッダセクションは、データタイプを記述するデータ識別セクションであり、たとえば、バイナリ形式でエンコードされた電圧値を含むことができる対応する「ボディ」セクションが続く。
【００５１】
図７Ａは、二次側からの第一のヘッダセクションＨ１、続いて対応するボディセクションの転送、さらに第二のヘッダセクションＨ２、続いて対応するボディセクションＢ２の転送を例示している。ヘッダセクションＨ１、Ｈ２は、たとえば、簡単なフィードバック制御を実現するための１ビットからなる場合があり、又は別の実現での２方向又は１方向の通信のための多数ビットからなる場合がある。図７Ａの垂直軸は、第二のコントローラ６０４により供給される電圧Ｖsの値を表している。図７Ａの水平軸は、時間ｔを表している。
【００５２】
図７Ｂは、一次側のコントローラ６０２での電圧Ｖpとして受信された情報を示している。図７の水平軸は、時間ｔをマイクロ秒で表している。図７のシミュレーション結果では、２ビットが示されており、これらは、たとえば、フィードバック転送データを表すことができる。これらは、たとえば、ビット系列“１０”、又は二次側から一次側に転送されるコマンド、たとえば、ビット系列“０１”、又は一次側から二次側に転送されるコマンド、たとえば、ビット系列“１１”である。図７に示されるように、本発明による容量性カプラを通して一次側から二次側に破壊されることなしにデータが転送される。
【００５３】
図８は、電力コンバータをもつ表示装置を示している。この表示装置は、信号処理回路ＳＰ、表示装置ＤＤ、及び電力コンバータ４００を有している。信号処理回路ＳＰは、入力信号ＩＳを受信し、表示装置ＤＤへの表示信号ＤＳを供給する。電力コンバータ４００は、電源電圧Ｖ02を信号処理回路ＳＰ及び第二のマイクロコントローラ４１２に供給し、電源電圧Ｖ01を表示装置ＤＤに供給する。実際の実施の形態では、電力コンバータ４００は、１つのみの出力電圧、又２以上の出力電圧を供給する場合がある。異なる出力電圧は、第二のマイクロコントローラ４１２及びシグナルプロセッサＳＰに供給される場合がある。
【００５４】
本発明は、例を通して、特定の実施の形態と共に説明されたが、当業者にとって、多くの変形及び変更は明らかであろう。したがって、特許請求の範囲は、本発明の精神及び範囲に含むものとして、全てのかかる変形及び変更をカバーすることが意図される。
【図面の簡単な説明】
【００５５】
【図１】電力コンバータの入力をその出力から分離するために変圧器の結合を使用する従来技術の分離型電力コンバータの回路図である。
【図２】電力コンバータの入力をその出力から分離するために光結合を使用する従来技術の分離型電力コンバータの回路図である。
【図３Ａ】本発明の原理に従い構成されるデジタルでの実現に関する分離型電力コンバータを例示する回路図である。
【図３Ｂ】一次側補正を行うための信号を示す図３Ａの回路を例示する回路図である。
【図３Ｃ】二次側補正を行うための信号を示す図３Ａの回路を例示する回路図である。
【図４】本発明に従う双方向伝達を実行するためのデジタル実現に関する多出力フライバックコンバータを例示する回路図である。
【図５】本発明に係るアナログ実現に関する容量性結合器を例示する回路図である。
【図６】本発明に係る容量性結合器６００の好適な構成を例示する回路図である。
【図７Ａ】図５に示される容量性結合器を通して二次側から一次側へのシリアルデータの転送を例示するシミュレーション結果に関するタミングチャートである。
【図７Ｂ】図５に示される容量性結合器を通して二次側から一次側へのシリアルデータの転送を例示するシミュレーション結果に関するタミングチャートである。
【図８】電力コンバータをもつ表示装置を例示する図である。
【図１】
2005512486.tif 000003
【図２】
2005512486.tif 000004
【図３Ａ】
2005512486.tif 000005
【図３Ｂ】
2005512486.tif 000006
【図３Ｃ】
2005512486.tif 000007
【図４】
2005512486.tif 000008
【図５】
2005512486.tif 000009
【図６】
2005512486.tif 000010
【図７Ａ】
2005512486.tif 000011
【図７Ｂ】
2005512486.tif 000012
【図８】
2005512486.tif 000013
【国際調査報告】
2005512486.tif 000014
2005512486.tif 000015