(57)【要約】  本発明による半導体パッケージは、自身の内部空間にＭＯＳＦＥＴ（１０）を受容する金属製容器（１２）を含む。こうして受容されたＭＯＳＦＥＴ（１０）は、自身のドレイン電極が容器（１２）の底面に面し、かつ導電性エポキシ樹脂の層（１４）又はハンダ等によって容器の底面に電気的に接続される。このように配置されたＭＯＳＦＥＴ（１０）の端縁は、容器（１２）の壁から所定間隔をおいて配置される。ＭＯＳＦＥＴ（１０）の端縁と容器（１２）の壁との間の空間は、絶縁層（１６）で充填される。ＭＯＳＦＥＴ（１０）の表面（Ａ´でマークした）は、金属製容器（１２）の突出部（２２）による基板の平面（Ａでマークした）より下にあるがほとんど面一である。
2005515635.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスパッケージであって、
第２表面と実質的に平行な第１表面を具備し、前記第１表面が第１のハンダ付可能な平坦な金属製電極を具備し、前記第２表面が第２の平坦な金属で被覆した電極を具備する、半導体デバイスダイと、
平坦なウェブ部分を具備し、平坦な前記ウェブ部分が第１表面及び第２表面を具備し、平坦な前記ウェブ部分の前記第２表面は前記半導体デバイスダイの前記第１表面と電気的に接続される、金属製クリップと、
平坦な前記ウェブ部分の端縁から、前記半導体デバイスダイの端縁上に、かつ該半導体デバイスダイの端縁から所定間隔をおいて延在する、少なくとも１つのハンダ付可能な平坦な金属製後成形電極と、を備え、
前記半導体デバイスダイの前記第２表面が少なくとも１つのハンダ付可能な平坦な前記金属製後成形電極と面一でないように、前記半導体デバイスダイは前記クリップの内部に内向きに凹み、少なくとも１つのハンダ付可能な平坦な前記後成形電極は、支持面の金属で被覆したパターンに取付可能である半導体パッケージ。
【請求項２】
前記半導体デバイスダイは、０．００１〜０．００５インチだけ内向きに凹んでいる、請求項１に記載の半導体パッケージ。
【請求項３】
前記クリップはカップ形状構造体であり、かつ少なくとも１つの外周リム部分を具備し、少なくとも１つの前記外周リム部分が前記ダイの外部を包囲しかつ該外部から所定間隔をおいて配置される、請求項１に記載の半導体パッケージ。
【請求項４】
前記ダイと前記外周リムの間の前記空間は絶縁ビーズで充填される、請求項３に記載の半導体パッケージ。
【請求項５】
前記半導体デバイスダイはＭＯＳＦＥＴ、ＩＧＢＴ、電力ダイオード及びサイリスターの１つである、請求項１に記載の半導体パッケージ。
【請求項６】
前記クリップは単一であり、かつカップ形状をしている、請求項１に記載の半導体パッケージ。
【請求項７】
前記クリップは銅合金から作られ、かつ銀めっきが施される、請求項１に記載の半導体パッケージ。
【請求項８】
第１のハンダ付可能な平坦な前記金属製電極は、銀が加えられた導電性エポキシ樹脂によって、平坦な前記ウェブ部分の前記第２表面に電気的に接続される、請求項１に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
[関連出願への相互参照]
この出願は、Ｍａｒｔｉｎ ＳｔａｎｄｉｎｇとＡｎｄｒｅｗ Ｎ．Ｓａｗｌｅにより、２００１年１２月２１日に出願された、”支持ボードから所定間隔をおいて配置されたダイ底部を具備する表面実装パッケージ”と題する米国仮特許出願第６０/３４２，３３３号と、Ｍａｒｔｉｎ ＳｔａｎｄｉｎｇとＨａｚｅｌ Ｄｅｂｏｒａｈ Ｓｃｈｏｆｉｅｌｄにより、２００１年３月２８日に出願された、”チップスケール表面実装デバイス及び製造方法”と題する米国特許出願第０９/８１９，７７４号の一部継続出願と、に基づき、かつ優先権を主張する。両出願の主題及び開示内容は本願明細書に参考文献として援用する。
【０００２】
本発明は半導体パッケージに関し、より詳細には、温度サイクルによる破壊（temperature cycling failures）を減じる構造を有する電力半導体を収容するための半導体パッケージに関する。
【背景技術】
【０００３】
一般的に、熱サイクルは、層状に積み重ねた構造体では、例えば、疲労によるクラッに通じる、頻繁かつ繰返される応力を引き起こす。したがって、温度サイクルは、層状に積み重ねた構造体に破壊を引き起こす重大な要因である。
【０００４】
半導体デバイスパッケージでは、温度サイクルは、ダイ−アンダーフィル・ボンディング、アンダーフィル−基板・ボンディング、ソルダーバンプ取付及び他の領域中の活性化層に破壊を引き起こす。これは、パッケージの信頼性を減じる。したがって、温度サイクルによって引き起こされた破壊を減じる装置を提供することが望ましい。
【０００５】
ここで図面を参照すると、類似する参照符号は類似する要素を引用する。図１及び図２には、本願の譲渡人に譲渡され、かつ本願明細書に参考文献として援用された、２００１年３月２８日付出願の米国特許出願第０９/８１９，７７４号明細書に十分に記載されている半導体パッケージ５が示されている。図１及び図２は、ドレインクリップとして機能するカップ形状容器１２内部のＭＯＳＦＥＴ  １０を含む。容器１２は、銅合金から作られかつ銀めっきされることが好ましい。容器１２は、ＭＯＳＦＥＴ  １０の内部寸法より大きな内部寸法を有する。したがって、ＭＯＳＦＥＴ  １０は、容器１２の内部に容易に受容される。ＭＯＳＦＥＴ  １０のドレイン接点は、銀を加えた導電性エポキシ樹脂１４の層によって、容器１２の底部に接続される。低応力高付着エポキシ樹脂１６から成るリングが、ＭＯＳＦＥＴの端縁の周りに貼付されてパッケージを密封しかつ該パッケージに規格より大きい構造上の強度を加える。自身のドレイン接点とは反対側にある、ＭＯＳＦＥＴ  １０の表面に配置されたソース接点１８及びゲート接点２０は、図１に示すように露出している。容器１２は、自身の反対側の２つの端縁に配置された２列の突出部２２を含む。これらの突出部は、絶縁金属基板又は通常の回路基盤のような、回路基盤（図示せず）のそれぞれのランドと電気的に接触するように設けられる。図１に示すように、ＭＯＳＦＥＴ  １０のソース接点１８は容器１２の突出部２２の接触面と面一である。したがって、ＭＯＳＦＥＴ  １０のソース接点１８及びゲート接点２０は、パッケージ５がその上に取り付けられる時に回路基盤の表面と面一である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したパッケージは、上述したように、温度サイクルにより起こり得る破壊を受ける。したがって、熱サイクルにより引き起こされる基板破壊は減じられるような、上述したものに類似する構造を有するパッケージ構成を作り出すことが望ましい。
【課題を解決するための手段】
【０００７】
例えば、熱サイクルによって引き起こされる、基板の破壊を減じるために、各々がハンダ付可能な平坦な金属電極を具備する第１表面及び第２表面であって、前記第１表面は前記第２表面に実質的に平行である該第１表面及び該第２表面を具備する半導体デバイスを備える半導体デバイスパッケージが開示されている。さらに、第１表面及び第２表面であって、前記第２表面は半導体デバイスダイの第１表面に電気的に接続される該第１表面及び該第２表面を具備する平坦なウェブ部分を備える金属クリップが開示されている。
【０００８】
クリップの平坦なウェブ部分の端縁から、少なくとも１つのハンダ付可能な平坦な金属製後成形電極が半導体デバイスダイの端縁上に、かつ該ダイの端縁から所定間隔をおいて延在する。ダイがクリップの内部で内向きに凹み、かつダイの第２表面が少なくとも１つのハンダ付可能な平坦な金属製後成形電極と面一（すなわち共平面）でないように、ダイはクリップの内部に配置される。ハンダ付可能な平坦な金属製後処理電極の内部は、ダイの第２表面の平面より上の平行な平面に移動する。
【０００９】
少なくとも１つのハンダ付可能な平坦な金属製後成形電極は、回路基盤のような支持面上の金属で被覆したパターンに取付可能である。ダイの第２表面は支持面の金属で被覆したパターンから所定間隔をおいて配置される。
【００１０】
したがって、本発明による半導体パッケージは、熱サイクルによる破壊数を減じ、かくして、パッケージに信頼性を与える。さらにまた、本発明による半導体パッケージは、主要電極及び制御電極が配置される第１主要表面と、別の主要電極が配置される、第１主要表面とは反対側にある別の主要表面と、を具備するＭＯＳＦＥＴのような垂直伝導ＭＯＳゲートダイを含む。慣用的に、本発明によるパッケージで使用される垂直伝導ＭＯＳＦＥＴの第１主要電極はソース電極である一方、その第２主要電極はドレイン電極である。垂直伝導ＭＯＳＦＥＴの制御電極は、慣用的にゲート電極として呼称される。
【００１１】
ダイは電力ＭＯＳＦＥＴとして本願明細書では説明しているが、このダイは、何れかのＭＯＳゲートデバイス（例えば、ＩＧＢＴのような）、サイリスター又はダイオード等を含む何れか所望のダイとし得ることは明白である。
【発明を実施するための最良の形態】
【００１２】
ここで、図３参照すれば、本発明による、半導体パッケージ２４は、図１及び図２に示すような従来技術パッケージよりも容器１２の内部まで深くまでセットバックされるＭＯＳＦＥＴ  １０を含む。したがって、ＭＯＳＦＥＴ１０のソース接点１８及びゲート接点２０（図３には示さず）は、容器１２の突出部２２とはもはや面一ではない。この装置構成は、破線Ａ、Ａ´間の間隙によって図３に示されている。ＭＯＳＦＥＴ  １０が（破線Ａで示すように）回路基盤の平面から約０．００１〜０．００５インチ（すなわち、０．０２５４〜０．１２７ミリメートル）だけ偏倚するように容器１２内に深く設置される時、ハンダ付で基板上に降りるかエポキシ樹脂によって基板に固定される部分の熱サイクルによる破壊が減じられる。
【００１３】
換言すれば、本発明による半導体パッケージは、その内部空間にＭＯＳＦＥＴ又は他の類似した半導体タイプデバイスダイを受容する金属製容器を含む。このように受容されたＭＯＳＦＥＴは、ＭＯＳＦＥＴのドレイン電極が容器の底部に面し、かつ導電性エポキシ樹脂の層又はハンダ等によって容器の底部に電気的に接続されるように内向きに凹み、かつ配向される。このように配置されたＭＯＳＦＥＴの端縁は、容器の壁から所定間隔をおいて配置される。ＭＯＳＦＥＴの端縁と容器の壁との間の空間は、絶縁層で充填される。容器は、その反対両端縁に２列の柱状体（posts）を含むことが好ましい。これらの柱状体は回路内のその適切な場所にＭＯＳＦＥＴのドレインを接続するために、回路基盤のような基板上の適切な導電パッドに連結可能である。さらにまた、本発明の代替実施形態では、柱状体は、容器のリムの全部又は一部分とすることができる。
【００１４】
この配置構成の結果として、ＭＯＳＦＥＴのソース及びゲート電極は、容器がその上に取り付けられる時に、基板に面する。ＭＯＳＦＥＴのソース及びゲート電極が基板の表面とほとんど面一になるように、ＭＯＳＦＥＴが容器内に位置づけられる場合、熱サイクルによる破壊が改善されることが判明した。したがって、本発明の態様によれば、ＭＯＳＦＥＴの底面は、０．００１−０．００５インチ（すなわち、０．０２５４〜０．１２７ミリメートル）だけ基板の平面より下にあるがほとんど面一である。ほとんど面一な容積は、ハンダ、エポキシ樹脂等のような導電性取付物質によって充填される。
【００１５】
開示された発明の変形はその範囲及び精神を変更することなく可能である。本発明の好ましい実施形態に関して説明したもの以外の物質を、本発明の意図した有利な結果を達成するために使用し得ることは、当業者には分かるであろう。例えば、ＭＯＳＦＥＴ  １０の代わりに、ＩＧＢＴ、サイリスター、ダイオード、あるいは何れか他の適切な半導体デバイスを本発明によるパッケージで使用し得る。更なる例として、容器１２を形成するために他の合金を使用し得るものであり及び／又は銀を加えたエポキシ樹脂１４以外の他の導電性装置を半導体ダイを容器１２に接続するために使用し得る。
【００１６】
かくして、本発明をその特定の実施形態に関して説明してきたが、他の多くの変形及び変更、および他の用途は当業者には明らかである。したがって、本発明は、本願明細書の特定の開示によって限定されず、添付の特許請求の範囲によってのみ限定されることが好ましい。
【図面の簡単な説明】
【００１７】
【図１】従来技術による半導体パッケージの平面図である。
【図２】図１の線１−１の方向に見た該図１の半導体パッケージの横断面図である。
【図３】本発明により変更された図１及び図２の半導体パッケージの横断面図である。
【符号の説明】
【００１８】
１０  ＭＯＳＦＥＴ
１２  容器
１４  銀を加えた導電性エポキシ樹脂
１６  低応力高付着性エポキシ樹脂
１８  ソース接点
２２  ゲート接点
２４  半導体パッケージ
【図１】
2005515635.tif 000003
【図２】
2005515635.tif 000004
【図３】
2005515635.tif 000005
【国際調査報告】
2005515635.tif 000006