(57)【要約】差動トランジスタ対として接続された第１のトランジスタ(Q9)および第２のトランジスタ(Q10) を含み、ベースにおいて差動論理信号(OUTX,OUT)を受信する電流スイッチと、電流スイッチの閾値を切り換える自己加熱により誘起されたシフトをオフセットする差動論理信号の転移起点をオフセットするための第１および第２のトランジスタに結合された論理信号制御回路(Q11,Q12,R1,R2) を含んでいる。
2005539407.tif 000002
【特許請求の範囲】
【請求項１】
差動対として接続され、ベース端子において差動論理信号(OUTX,OUT)を受信する第１のトランジスタ(Q9)および第２のトランジスタ(Q10) を備えている電流スイッチと、
前記第１および第２のトランジスタの自己加熱によって誘起された前記電流スイッチのスイッチング閾値電圧のシフトと等しいオフセット電圧を生成するように前記第１のトランジスタおよび第２のトランジスタの熱履歴を複製する論理信号制御回路(Q11,Q12,R1,R2) とを具備して前記シフトが０になるように前記差動論理信号を調節している電流スイッチ回路。
【請求項２】
前記論理信号制御回路は第３のトランジスタ(Q11) と、
前記第３のトランジスタのエミッタ端子と前記第１のトランジスタのベース端子の間に接続された第１の負荷抵抗(R1)と、
第４のトランジスタ(Q12) と、
前記第４のトランジスタのエミッタ端子と前記第２のトランジスタのベース端子の間に接続された第２の負荷抵抗(R2)とを含んでいる請求項１記載の電流スイッチ回路。
【請求項３】
前記第３および第４のトランジスタは前記第１および第２のトランジスタの熱履歴を複製する請求項２記載の電流スイッチ回路。
【請求項４】
前記第３および第４のトランジスタが前記第３および第４のトランジスタの時間対電力消費が第１および第２のトランジスタの時間対電力消費と実質上同じであるように構成されている請求項２記載の電流スイッチ回路。
【請求項５】
前記第３および第４のトランジスタが前記第３および第４のトランジスタの時間対電力消費の変化が第１および第２のトランジスタの時間対電力消費の変化と同じであるように構成されている請求項２記載の電流スイッチ回路。
【請求項６】
前記第３および第４のトランジスタが前記第３および第４のトランジスタの時間対電力密度の変化が第１および第２のトランジスタの時間対電力密度の変化と同じであるように構成されている請求項２記載の電流スイッチ回路。
【請求項７】
前記第１、第２、第３および第４のトランジスタは実質上同じスイッチング電流密度を有し、実質上同じコレクタ−エミッタ電圧で動作される請求項２記載の電流スイッチ回路。
【請求項８】
前記論理信号制御回路はさらに、前記第３のトランジスタのエミッタ端子に接続された第１の電流源(I4)と、
前記第４のトランジスタのエミッタ端子に接続された第２の電流源(I5)とを含んでいる請求項２乃至７のいずれか１項記載の電流スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電流スイッチング技術、特に熱システリシスをキャンセルする回路に関する。
【０００２】
【背景技術】
【０００３】
電流スイッチはデジタルアナログ変換器(DAC) のような様々な応用に適用される。切換え時間が重要である応用において、電流スイッチは通常クロックされたラッチあるいはフリップフロップから直接駆動されており、図１は高速差動ラッチ20の差動出力OUT/OUTXにより駆動される差動電流スイッチ10の概略回路図である。一般的な損失なく、電流出力DAC の１ビットと判断される。電流スイッチ10は電流Idacを一方または他方の相補的な負荷端子DACAUT,DACOUTX切換える２つの差動接続されたトランジスタQ9,Q10を含んでいる。
【０００４】
差動ラッチ20は差動接続されたトランジスタQ1,Q2 を含んでおり、それらのトランジスタQ1,Q2 はベース端子において差動論理入力D/DXのそれぞれの位相を受信し、共に接続されたエミッタ端子を有する。差動対トランジスタQ1,Q2 のコレクタ端子はそれぞれ差動対のトランジスタQ3,Q4 のコレクタ端子と、エミッタホロワ−Q7,Q8 のベース端子とに接続されている。エミッタホロワ−Q7,Q8 のエミッタ端子はそれぞれ電流源I2,I3 に接続され、ラッチ20の差動出力OUT/OUTXを含んでいる。エミッタホロワ−Q7,Q8 のエミッタ端子は差動対のトランジスタQ3,Q4 のベース端子にそれぞれ接続されている。抵抗R1は電源電圧V+端子とトランジスタQ1のコレクタとトランジスタQ3のコレクタ、エミッタホロワ−Q7のベースと相互接続によって形成されたノードとの間に接続されている。抵抗R2は電源電圧V+端子とトランジスタQ2のコレクタとトランジスタQ4のコレクタ、エミッタホロワ−Q8のエミッタのベースと相互接続によって形成されたノードとの間に接続されている。
【０００５】
接続されたトランジスタQ5,Q6 の差動対はベース端子において差動クロック信号CLK/CLKXの各位相を受信し、電流源11に接続されたエミッタ端子を有する。トランジスタQ5のコレクタ端子は差動トランジスタQ1,Q2 のエミッタ端子に接続され、トランジスタQ6のコレクタ端子は差動トランジスタQ3,Q4 のエミッタ端子に接続される。
【０００６】
差動接続されたスイッチトランジスタQ9,Q10の電力放散はほぼIdac（ベース電流を無視して）×オンに切換えられたトランジスタのコレクタ・エミッタ電圧であり、他方のトランジスタにおいては０である。トランジスタの熱応答特性は熱抵抗および熱時定数によって近似されることができ、任意の時間におけるトランジスタの温度上昇はトランジスタがオンにされている過去の時間シ−ケンスの関数である。
【０００７】
電流スイッチが一方の状態から他方の状態へ切換えられる閾値電圧はトランジスタQ9,Q10のベース間の名目上０ボルトの差電圧である。しかしながらトランジスタQ9,Q10はオン状態で電流を伝送するトランジスタのより高い電力放散のよる差動加熱にさらされる。これによってベース−エミッタ電圧の温度依存により切換えの閾値電圧に変化を生じさせる。この作用は通常一般に“熱ヒステリシス”と言われている。
【０００８】
自己加熱による閾値電圧のシフトはスイッチの２つのトランジスタの間の温度差とベース−エミッタ電圧の温度係数の温度差の積としてモデル化される。スイッチを駆動するラッチ出力の切換は有限スル−レ−トを有し、スイッチの閾値電圧が変化する場合、スイッチ切換の実効時間はラッチ出力のスル−レ−トによって除算された閾値電圧変化と等しい量だけ変化する。このようなスイッチング時間の変化はスイッチ切換の以前のパターンに依存しているので、DAC の出力を歪ませる。生じたひずみの生成物はDAC のスパ−（spur）のないダイナミック範囲を制限する可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
差動自己加熱によるスイッチング時間変化を減少させるための既知の技術は、熱閾値のシフトによる時間変化が短く、および／あるいは差動加熱が最小になるようにスイッチングトランジスタの電力密度を低くする十分に高いスル−レ−トで電流スイッチの差動トランジスタ対を駆動しようと試みている。低い電力密度は大装置を使用して達成され、必然的により高い寄生容量を有する。駆動信号の高いスル−レ−トは存在している寄生装置のキャパシタンスを通って駆動信号の出力に結合する結果を生じる。
【課題を解決するための手段】
【００１０】
本発明は、電流スイッチとして接続されている差動トランジスタ対の第１のトランジスタおよび第２のトランジスタを含み、それらトランジスタのベースにおいて差動論理信号を受信する電流スイッチ回路に関するものであり、それにおいて論理信号制御回路は電流スイッチのスイッチング閾値の自己加熱により誘起されたシフトをオフセットするように差動論理信号の転移スタートをオフセットするために第１および第２のトランジスタに結合されている。
【００１１】
本発明のこれらおよびその他の特徴は添付図面を参照にした以下の例示的な実施形態の詳細な説明から明らかになるであろう。
【発明を実施するための最良の形態】
【００１２】
図２は差動電流スイッチ100 の熱ヒステリシスを補償する回路構成を有する差動ラッチ200 によって駆動される差動電流スイッチ100 を含んでいる本発明によるラッチおよび電流スイッチの実施例の概略図である。
【００１３】
差動ラッチ200 はさらに特にベース端子における差動論理入力D/DXのそれぞれの位相を受信するトランジスタQ1,Q2 の差動対を含んでいる。差動対のトランジスタQ1,Q2 のコレクタ端子はノードN1,N2 においてトランジスタQ3,Q4 のコレクタ端子にそれぞれに接続される。トランジスタQ3のコレクタ端子はノ−ドN1においてトランジスタQ4のベース端子にさらに接続され、トランジスタQ4のコレクタ端子はノードN2においてトランジスタQ3のベース端子にさらに接続される。
【００１４】
差動対のトランジスタQ1,Q2 のエミッタはトランジスタQ5のコレクタ端子に共に接続され、そのトランジスタQ5は差動対としてトランジスタQ6に接続されている。差動対のトランジスタQ3,Q4 のエミッタは共にトランジスタトランジスタQ6のコレクタ端子に接続される。トランジスタQ5,Q6 の差動対はベース端子において差動クロック入力CLK/CLKXの差動クロックのそれぞれの位相を受信する。
【００１５】
負荷抵抗R1はノードN1と基準トランジスタQ11 のエミッタ端子の間に接続され、負荷抵抗R2はノードN2と基準トランジスタQ12 のエミッタ端子の間に接続される。基準トランジスタQ11,Q12 のベース端子は電圧Vbに接続され、それらのトランジスタのコレクタ端子は電圧Vcに接続されている。“キ−プアライブ”電流源I4は抵抗R1の接続によって形成されたノードおよび基準トランジスタQ11 のエミッタ端子に接続され、“キ−プアライブ”電流源I5は抵抗R2の接続によって形成されたノードおよび基準トランジスタQ12 のエミッタ端子に接続されている。
【００１６】
ラッチ200 の差動出力OUT/OUTXのそれぞれの位相は電流スイッチ100 を構成している差動対のトランジスタQ10,Q9のベースにそれぞれ接続されたノードN2,N1 に与えられる。動作において、差動出力OUT/OUTXは差動入力D/DXの論理レベルにしたがい、一方差動クロック入力CLK/CLKXがそれぞれ高／低レベルである。クロック入力CLK/CLKXが低／高レベルにあるとき、差動出力OUT/OUTXは差動入力D/DXが以前のクロック変化を有する論理状態を持続する。すなわちデータ入力はクロック入力CLK/CLKXが低／高レベルの場合、クロックインタ−バル中ラッチされる。
【００１７】
動作において、基準トランジスタQ11 はスイッチトランジスタQ10 が電流を流すとき、電流を流し、基準トランジスタQ12 はスイッチトランジスタQ9が電流を流すとき、電流を流し、Q11 およびQ12 は電力および熱を同様に放散し、Q12 およびQ9も同様である。トランジスタQ11 およびQ10 のベースエミッタ電圧は同様に変化し、一方トランジスタQ12 およびQ9のベースエミッタ電圧は同様に変化する。それ故基準トランジスタQ11,Q12 はスイッチトランジスタQ9,Q10の熱オフセットを０にする極性を有するノードN1,N2 のラッチ出力と直列のエミッタ端子の間の熱的に生成されたオフセット電圧を生成する。
【００１８】
一般に基準トランジスタQ11,Q12 はエミッタ間の電圧が実質上スイッチトランジスタQ9,Q10の閾値電圧のシフトと整合するように形成されることができる。
【００１９】
基準トランジスタQ11,Q12 は特に電流スイッチの閾値電圧のシフトを追跡して、スイッチトランジスタQ9,Q10の閾値電圧の熱的に誘導されたシフトを０にしようとする極性を有するトランジスタQ11,Q12 のエミッタの電圧を生ずるようにスイッチトランジスタQ9,Q10の熱履歴を密接に繰り返すように特に構成されおよび動作される。特にQ11 およびQ12 のエミッタの電圧差の信号が公称のスイッチング時間から実質上変化が熱オフセット電圧の結果生じないようにQ9,Q10を駆動する論理変化のスタート地点をオフセットする。トランジスタQ11,Q12 はスイッチング閾値の熱的に誘導されたシフトがスイッチング時間を変化しないように、信号OUT,OUTXのレベルを制御する。このようには明らかなスイッチング閾値は電流スイッチの状態の以前のシ−ケンス（“熱履歴”）に依存しない。
【００２０】
スイッチトランジスタQ9,Q10の熱履歴はスイッチトランジスタQ9,Q10と時間に対する電力消費特性が実質上同じになるように基準トランジスタQ11,Q12 を構成し、動作することによって正確に複製することができる。スイッチの熱履歴の非常に良好な近似は、基準トランジスタQ11,Q12 の電力消費の時間に対する変化が実質上スイッチトランジスタQ9,Q10の電力消費の時間に対する変化に等しい場合に生成されることができる。スイッチトランジスタQ9,Q10のの熱履歴の若干正確度の劣る近似は基準トランジスタQ11,Q12 の電力消費の時間に対する変化がスイッチトランジスタQ9,Q10の電力消費の時間に対する変化に実質上等しい場合に得ることができる。
【００２１】
例示的な実施例によって、トランジスタQ11,Q12 の大きさはスイッチが状態を変化した場合に、Q11 およびQ12 の電力密度の変化がトランジスタQ9,Q10の電力密度の変化と等しいようにI1およびIdacの値に関して選択される。電力密度がトランジスタのアクティブな面積によって除算された電力消費であり、トランジスタの消費電力は（ベース電流を無視して）エミッタ電流とコレクタとエミッタとの間の電圧との積である。エミッタの面積はトランジスタのアクティブな面積の非常に良好な近似である。電力密度の変化は論理状態が切換えられたときにトランジスタのアクティブ面積によって除算された２つの論理状態の間の電力消費の差である。トランジスタの熱抵抗がほぼアクティブ面積と反比例しているので、電力密度は電力消費および熱抵抗の積にほぼ比例しており、それは温度上昇とほぼ等しい。電力密度の変化はトランジスタの温度の時間変化に応答し、したがって電流スイッチの閾値電圧を変化させる。
【００２２】
トランジスタの大きさが同じトランジスタである場合、熱応答特性は全トランジスタと同じである。電力がQ11 で高い場合にQ9では低く、反対の場合は反対である同じ関係がQ12 およびQ10 に保持される。電圧差動はトランジスタ対Q9および Q10のスイッチング閾値電圧の変化に整合する変化をトランジスタQ11 のエミッタとQ12 のエミッタ間に発生される。
【００２３】
別の例において、トランジスタQ9,Q10,Q11,Q12は実質上等しいスイッチングされた電流密度を有し、実質上同じコレクタ−エミッタ電圧で動作され、温度および電源変化を正確にたどる。電圧VcはQ9および Q10のコレクタが負荷において終端する電圧に等しくなければならない。電圧VbはトランジスタQ11,Q12 が動作するコレクタ−エミッタ電圧を決定する。トランジスタQ9,Q10,Q11,Q12は実質上等しいスイッチングされた電流密度を有することができ、同じコレクタ−エミッタ電圧で動作される。トランジスタの電流密度はエミッタの面積で割算されたエミッタ電流である。トランジスタの電流の一部が一定であり、および論理状態が切換えられたときにその電流の一部が変化する場合、論理状態が切換えられたときに切換えられた電流密度は電流の変化であり、エミッタの面積によって割算される。
【００２４】
“キープアライブ”電流I4およびI5が省略可能であり、実行される場合は好ましくは等しく一定である。これらの電流源はトランジスタQ11,Q12 がラッチ電流を伝送しない場合でもエミッタの電圧軌跡を制限するよう供給する。これらの電流からの電力消費はわずかにQ11 およびQ12 を加熱するが、温度差動を全く生成しない。
【００２５】
本願発明はここで特定の例示的な実施形態を参照にして説明しているが、それは本発明の原理を単に示したものであり、それに限定されないことを理解すべきである。当業者は本発明の技術的範囲内において付加的な変形、応用および実施形態、ならびに本発明が顕著に利用される付加的な分野を認識するであろう。
【図面の簡単な説明】
【００２６】
【図１】通常のラッチおよび電流スイッチ回路の概略回路図。
【図２】本発明による技術を使用したラッチおよび電流スイッチ回路の概略回路図。
【図１】
2005539407.tif 000003
【図２】
2005539407.tif 000004
【国際調査報告】
2005539407.tif 000005
2005539407.tif 000006
2005539407.tif 000007