(57)【要約】負荷（１３５）に出力電圧（ＶＯＵＴ）を供給するためのバック・コンバータ（１００）は、出力コンデンサ（１２５）に結合されたそれぞれの出力インダクタを有する複数の出力スイッチ装置（１２０ａ−１２０ｎ）であって、出力コンデンサ（１２５）に相出力電流を供給するよう制御可能である前記複数の出力スイッチ装置（１２０ａ−１２０ｎ）と、該複数の出力スイッチ装置（１２０ａ−１２０ｎ）にそれぞれ結合された複数の相出力装置（１１０ａ−１１０ｎ）であって、前記複数の出力スイッチ装置（１２０ａ−１２０ｎ）によって供給されるそれぞれの相出力電流をセットするよう制御可能である前記複数の相出力装置（１１０ａ−１１０ｎ）と、該複数の相出力装置（１１０ａ−１１０ｎ）の各々に通信的に結合された相制御バス（１１５）と、該相制御バス（１１５）に通信的に結合された相制御装置（１０５）であって、前記複数の相出力装置（１１０ａ−１１０ｎ）を制御してそれぞれの相出力電流をセットし、それにより前記出力電圧（ＶＯＵＴ）が前記所望の電圧に近づくように構成された前記相制御装置（１０５）と、を備え、前記相制御装置及び前記複数の相出力装置は、それぞれの集積回路として提供される。
2005520475.tif 000002
【特許請求の範囲】
【請求項１】
所望の電圧に従って入力電圧から生成される出力電圧を負荷に供給するためのバック・コンバータであって、
前記出力電圧を供給する出力コンデンサと、
該出力コンデンサに結合されたそれぞれの出力インダクタを有する複数の出力スイッチ装置であって、それぞれの出力インダクタを介して出力コンデンサにそれぞれの相出力電流を供給するよう制御可能である前記複数の出力スイッチ装置と、
該複数の出力スイッチ装置にそれぞれ結合された複数の相出力装置であって、前記複数の出力スイッチ装置によって供給されるそれぞれの相出力電流をセットするよう制御可能である前記複数の相出力装置と、
該複数の相出力装置の各々に通信的に結合された相制御バスと、
該相制御バスに通信的に結合された相制御装置であって、前記複数の相出力装置を制御して前記複数の出力スイッチ装置によって供給されるそれぞれの相出力電流をセットし、それにより前記出力電圧が前記所望の電圧に近づくように構成された前記相制御装置と、
を備え、前記相制御装置及び前記複数の相出力装置は、それぞれの集積回路として提供され、前記相制御装置は、前記相制御バスを介して前記複数の相出力装置を制御するよう構成されたバック・コンバータ。
【請求項２】
前記複数の出力スイッチ装置の各々は、高側スイッチと、該高側スイッチにそれぞれのスイッチ・ノードを介して結合された低側スイッチとを含み、前記複数の出力スイッチ装置の各々の前記出力インダクタは、前記それぞれのスイッチ・ノードに結合された請求項１に記載のバック・コンバータ。
【請求項３】
前記相制御バスは、相タイミング信号、ＰＷＭ制御信号、及び平均インダクタ電流信号を含み、前記複数の相出力装置の各々は、前記相タイミング信号に従ってそれぞれの出力スイッチ装置の高側スイッチをオンに切換えるよう構成された開始時刻装置を含み、そして前記複数の相出力装置の各々は、前記ＰＷＭ制御信号に従ってそれぞれの出力スイッチ装置の高側スイッチをオフに切換えるよう構成された充電オン期間装置を含む請求項２に記載のバック・コンバータ。
【請求項４】
前記開始時刻装置は、前記相タイミング信号に電気的に結合された相タイミング比較器と、該相タイミング比較器の出力に電気的に結合されたワン・ショット・パルス発生器とを含み、該ワン・ショット・パルス発生器は、前記相タイミング信号及びセット・ポイント電圧に従ってクロック・パルスを生成するよう構成され、該クロック・パルスは前記高側スイッチをオンに切換える請求項３に記載のバック・コンバータ。
【請求項５】
前記セット・ポイント電圧は、基準電圧と接地電圧との間に接続された分圧器によって与えられる請求項４に記載のバック・コンバータ。
【請求項６】
充電オン期間装置は、電流差信号に電気的に結合されたランプ発生器と、該ランプ発生器及びＰＷＭ制御信号に電気的に結合された充電オン期間増幅器とを含み、前記ランプ発生器は、電流差信号及びデフォルト電圧に従ってランプ出力信号を生成するよう構成され、前記充電オン期間増幅器は、前記ランプ出力信号及び前記ＰＷＭ制御信号に従って高側スイッチをオフに切換えるよう構成されている請求項３に記載のバック・コンバータ。
【請求項７】
前記ランプ発生器は、前記ランプ出力信号に電気的に結合されたランプ・コンデンサと、前記ランプ出力信号及び前記デフォルト電圧に電気的に結合されたクランプ回路と、前記ランプ出力信号及び接地電圧間に電気的に結合されたプログラム可能な電流源と、を含み、該プログラム可能な電流源は前記電流差信号に従って制御可能である請求項６に記載のバック・コンバータ。
【請求項８】
相制御バスは所望の電圧を特徴付ける信号を含み、前記相出力装置の各々は所望の電圧を特徴付ける信号を受け、前記デフォルト電圧は所望の電圧を特徴付ける前記信号に従ってセットされる請求項７に記載のバック・コンバータ。
【請求項９】
前記ランプ発生器は、平均インダクタ電流信号と整合するよう前記相出力装置が相出力電流を提供することができない場合に相誤差信号を生成するよう構成されている相誤差検出装置をさらに含む請求項７に記載のバック・コンバータ。
【請求項１０】
前記充電オン期間装置は、より低い所望の電圧に対する要求及び負荷の電流需要における減少の少なくとも１つに応答して前記高側スイッチ及び前記低側スイッチをオフに切換えるよう構成されたボディ・ブレイク検出増幅器をさらに含む請求項６に記載のバック・コンバータ。
【請求項１１】
前記より低い所望電圧に対する要求及び前記負荷の電流需要における減少は、前記ＰＷＭ制御信号に従って決定される請求項１０に記載のバック・コンバータ。
【請求項１２】
前記相出力装置の各々は、それぞれの出力インダクタの第１ノード及び第２ノードに、かつ前記平均インダクタ電流信号に電気的に接続された電流感知装置をさらに含み、該電流感知装置は、それぞれの相出力電流を検出するよう、かつ前記平均インダクタ電流信号及び前記それぞれの相出力電流に従って電流差信号を発生するよう構成されている請求項３に記載のバック・コンバータ。
【請求項１３】
前記電流感知装置は、前記それぞれの出力インダクタの前記第１及び第２ノードに接続された電流検出装置と、該電流感知装置の出力にかつ前記平均インダクタ電流信号に電気的に接続された電流比較器と、を含み、前記電流感知装置は、該電流感知装置の前記出力及び前記平均インダクタ電流信号に従って電流差信号を発生する請求項１２に記載のバック・コンバータ。
【請求項１４】
前記電流検出装置は、電流感知増幅器と、該電流感知増幅器の正の入力及び前記第１ノード間に電気的に結合された抵抗ＲＣＳと、該電流感知増幅器の前記正の入力及び負の入力間に電気的に結合されたコンデンサＣＣＳと、を含み、前記第２のノードは前記負の入力に接続され、前記抵抗ＲＣＳ及び前記コンデンサＣＣＳの時定数は、前記それぞれの出力インダクタの時定数にほぼ等しい請求項１３に記載のバック・コンバータ。
【請求項１５】
前記相制御装置は、相タイミング装置及びＰＷＭ装置を含み、前記相タイミング装置は前記相タイミング信号を生成するよう構成され、前記ＰＷＭ装置は前記ＰＷＭ制御信号を生成するよう構成されている請求項３に記載のバック・コンバータ。
【請求項１６】
前記相タイミング装置は、プログラム可能な発振器装置と、該プログラム可能な発振器装置に電気的に結合された周期波形発生器とを含み、前記プログラム可能な発振器装置の周波数は周波数選択入力を介して選択可能であり、前記周期波形発生器は、前記プログラム可能な発振器装置の前記周波数に従って前記タイミング信号を生成する請求項１５に記載のバック・コンバータ。
【請求項１７】
前記ＰＷＭ装置は、複数のディジタルＶＩＤ信号に従って前記所望の電圧を特徴付ける変数を生成するよう構成されたディジタル・アナログ・コンバータと、前記所望の電圧を特徴付ける前記変数及び前記出力電圧に電気的に結合された高利得誤差増幅器とを含み、該高利得誤差増幅器は、前記所望の電圧を特徴付ける前記変数及び前記出力電圧に従って前記ＰＷＭ制御信号を生成する請求項１５に記載のバック・コンバータ。
【請求項１８】
前記ＰＷＭ装置は、前記ＰＷＭ制御信号を修正するよう構成されたドゥループ回路をさらに含み、それにより、負荷を流れる電流の増加に比例して前記出力電圧が減少される請求項１５に記載のバック・コンバータ。
【請求項１９】
前記ＰＷＭ装置は、前記ＰＷＭ制御信号を修正するよう構成されたボディ・ブレイク回路をさらに含み、それにより、前記相出力装置は、より低い所望の出力電圧に対する要求に応答して、前記それぞれの出力スイッチ装置の前記高側及び低側スイッチをオフに切換える請求項１５に記載のバック・コンバータ。
【請求項２０】
前記相制御装置及び前記相出力装置の各々は、前記それぞれの集積回路の温度がそれぞれの温度閾値以上に上昇した場合に、ＶＲＨＯＴ信号を生成するよう構成されたそれぞれの過温度検出回路を含む請求項３に記載のバック・コンバータ。
【請求項２１】
バック・コンバータの相出力装置であって、該相出力装置は、出力インダクタ、高側スイッチ及び低側スイッチを有する出力スイッチ装置に電気的に結合可能であり、前記バック・コンバータは、所望の電圧に従って入力電圧から生成される出力電圧を、前記出力インダクタに電気的に結合される出力コンデンサを介して負荷に供給するものであり、前記相出力装置は、
相タイミング信号に従って前記出力スイッチ装置の前記高側スイッチをオンに切換えるよう構成された開始時刻装置と、
ＰＷＭ制御信号に従って前記出力スイッチ装置の前記高側スイッチをオフに切換えるよう構成された充電オン期間装置と、
を備え、前記相出力装置は個別の集積回路として履行され、前記相出力装置は、相制御バスを介して相制御装置と通信的に結合されるよう構成され、前記相タイミング信号及び前記ＰＷＭ制御信号は、前記相制御バスを介して前記相制御装置によって通信されるようにした相出力装置。
【請求項２２】
前記開始時刻装置は、前記相タイミング信号に電気的に結合された相タイミング比較器と、該相タイミング比較器の出力に電気的に結合されたワン・ショット・パルス発生器とを含み、該ワン・ショット・パルス発生器は、前記相タイミング信号及びセット・ポイント電圧に従ってクロック・パルスを生成するよう構成され、該クロック・パルスは前記高側スイッチをオンに切換える請求項２１に記載の相出力装置。
【請求項２３】
前記セット・ポイント電圧は、基準電圧及び接地電圧間に接続された分圧器によって与えられる請求項２２に記載の相出力装置。
【請求項２４】
前記充電オン期間装置は、電流差信号に電気的に結合されたランプ発生器と、該ランプ発生器及び前記ＰＷＭ制御信号に電気的に結合された充電オン期間増幅器とを含み、前記ランプ発生器は、前記電流差信号及びデフォルト電圧に従ってランプ出力信号を生成するよう構成され、前記充電オン期間増幅器は、前記ランプ出力信号及び前記ＰＷＭ制御信号に従って前記高側スイッチをオフに切換えるよう構成されている請求項２１に記載の相出力装置。
【請求項２５】
前記ランプ発生器は、前記ランプ出力信号に電気的に結合されたランプ・コンデンサと、前記ランプ出力信号及び前記デフォルト電圧に電気的に結合されたクランプ回路と、前記ランプ出力信号及び接地電圧間に電気的に結合されたプログラム可能な電流源と、を含み、該プログラム可能な電流源は前記電流差信号に従って制御可能である請求項２４に記載の相出力装置。
【請求項２６】
前記相制御バスは所望の電圧を特徴付ける信号を含み、前記相出力装置は所望の電圧を特徴付ける信号を受け、前記デフォルト電圧は所望の電圧を特徴付ける前記信号に従ってセットされる請求項２５に記載の相出力装置。
【請求項２７】
前記ランプ発生器は、少なくとも１つの他の相出力装置によって与えられた平均電流を特徴付ける平均インダクタ電流信号と整合するよう、前記相出力装置が相出力電流を提供することができない場合に相誤差信号を生成するよう構成されている相誤差検出装置をさらに含む請求項２５に記載の相出力装置。
【請求項２８】
前記充電オン期間装置は、より低い所望の電圧に対する要求及び負荷の電流需要における減少の少なくとも１つに応答して前記高側スイッチ及び前記低側スイッチをオフに切換えるよう構成されたボディ・ブレイク検出増幅器をさらに含む請求項２４に記載の相出力装置。
【請求項２９】
前記より低い所望電圧に対する要求及び前記負荷の電流需要における減少は、前記ＰＷＭ制御信号に従って決定される請求項２８に記載の相出力装置。
【請求項３０】
前記出力インダクタの第１ノード及び第２ノードに、かつ少なくとも１つの他の相出力装置によって与えられる平均電流を特徴付ける平均インダクタ電流信号に、電気的に接続された電流感知装置をさらに含み、該電流感知装置は、相出力電流を検出するよう、かつ前記平均インダクタ電流信号及び前記それぞれの相出力電流に従って電流差信号を発生するよう構成されている請求項２１に記載の相出力装置。
【請求項３１】
前記電流感知装置は、前記出力インダクタの前記第１及び第２ノードに接続された電流検出装置と、該電流感知装置の出力にかつ前記平均インダクタ電流信号に電気的に接続された電流比較器と、を含み、前記電流感知装置は、該電流感知装置の前記出力及び前記平均インダクタ電流信号に従って電流差信号を発生する請求項３０に記載の相出力装置。
【請求項３２】
前記電流検出装置は、電流感知増幅器と、該電流感知増幅器の正の入力及び前記第１ノード間に電気的に結合された抵抗ＲＣＳと、該電流感知増幅器の前記正の入力及び負の入力間に電気的に結合されたコンデンサＣＣＳと、を含み、前記第２のノードは前記負の入力に接続され、前記抵抗ＲＣＳ及び前記コンデンサＣＣＳの時定数は、前記出力インダクタの時定数にほぼ等しい請求項３１に記載の相出力装置。
【請求項３３】
バック・コンバータの相制御装置であって、該相制御装置は、少なくとも１つの相出力装置を制御するための相制御バスに電気的に結合可能であり、前記バック・コンバータは、所望の電圧に従って入力電圧から生成される出力電圧を、出力コンデンサを介して負荷に供給するものであり、前記相制御装置は、
相タイミング装置と、
ＰＷＭ装置と、
を備え、前記相タイミング装置は、前記相制御バスを介して前記相出力装置に相タイミング信号を伝えるように構成され、前記ＰＷＭ装置は、前記相制御バスを介して前記相出力装置にＰＷＭ制御信号を伝えるように構成され、そして当該相制御装置は個別の集積回路として履行される相制御装置。
【請求項３４】
前記相タイミング装置は、プログラム可能な発振器装置と、該プログラム可能な発振器装置に電気的に結合された周期波形発生器とを含み、前記プログラム可能な発振器装置の周波数は周波数選択入力を介して選択可能であり、前記周期波形発生器は、前記プログラム可能な発振器装置の前記周波数に従って前記タイミング信号を生成する請求項３３に記載の相制御装置。
【請求項３５】
前記ＰＷＭ装置は、複数のディジタルＶＩＤ信号に従って前記所望の電圧を特徴付ける変数を生成するよう構成されたディジタル・アナログ・コンバータと、前記所望の電圧を特徴付ける前記変数及び前記出力電圧に電気的に結合された高利得誤差増幅器とを含み、該高利得誤差増幅器は、前記所望の電圧を特徴付ける前記変数及び前記出力電圧に従って前記ＰＷＭ制御信号を生成する請求項３３に記載のバック・コンバータ。
【請求項３６】
前記ＰＷＭ装置は、前記ＰＷＭ制御信号を修正するよう構成されたドゥループ回路をさらに含み、それにより、負荷を流れる電流の増加に比例して前記出力電圧が減少されるようにした請求項３３に記載のバック・コンバータ。
【請求項３７】
前記ＰＷＭ装置は、前記ＰＷＭ制御信号を修正するよう構成されたボディ・ブレイク回路をさらに含み、それにより、前記相出力装置は、より低い所望の出力電圧に対する要求に応答して、それぞれの出力スイッチ装置の高側及び低側スイッチをオフに切換えるようにした請求項３３に記載のバック・コンバータ。
【請求項３８】
前記集積回路の温度が温度閾値以上に上昇した場合に、ＶＲＨＯＴ信号を生成するよう構成された過温度検出回路をさらに備えた請求項３３に記載のバック・コンバータ。
【請求項３９】
バック・コンバータの相出力装置であって、前記バック・コンバータは相制御装置を含み、前記相出力装置は、出力インダクタ、高側スイッチ及び低側スイッチを有する出力スイッチ装置に電気的に結合可能であり、前記バック・コンバータは、所望の電圧に従って入力電圧から生成される出力電圧を、前記出力インダクタに電気的に結合される出力コンデンサを介して負荷に供給するものであり、前記相出力装置は、
相制御バスを介して前記相制御装置に通信的に結合されるよう構成された回路装置を含み、
該回路装置は、前記出力スイッチ装置が前記出力電圧を発生して前記所望の電圧に近似するよう前記相制御バスを介して前記相制御装置によって制御されるべく構成され、
当該相出力装置は個別の集積回路として履行される相出力装置。
【請求項４０】
バック・コンバータの相制御装置であって、前記バック・コンバータは少なくとも１つの相出力装置を含み、該相出力装置は、出力インダクタ、高側スイッチ及び低側スイッチを有する出力スイッチ装置に電気的に結合され、前記バック・コンバータは、所望の電圧に従って入力電圧から生成される出力電圧を、前記出力インダクタに電気的に結合される出力コンデンサを介して負荷に供給するものであり、前記相制御装置は、
前記出力スイッチ装置が前記出力電圧を発生して前記所望の電圧に近似するよう前記相制御装置を制御するために、相制御バスを介して前記相制御装置に通信的に結合されるよう構成された回路装置を含み、
当該相制御装置は個別の集積回路として履行される相制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本願は、２００２年３月２２日に出願された、ＳＹＮＣＨＲＯＮＯＵＳ  ＢＵＣＫ  ＣＯＮＶＥＲＴＥＲ  ＷＩＴＨ  ＭＵＬＴＩＰＬＥ  ＰＨＡＳＥＳという名称の、米国仮出願第６０／３６６，８８９号に基づいており、その出願日遡及の特典を主張するものであり、その全内容は、参照により、ここに明白に組込まれるものである。
【０００２】
発明の分野
本発明は、低電圧／高電流の応用に用いるための多相バック・コンバータのようなバック・コンバータに関する。
【背景技術】
【０００３】
少なくとも１つの回路要素を駆動するために、ＤＣ入力電圧を受け入れて、より低いＤＣ出力電圧を生成する従来のＤＣ対ＤＣバック・コンバータは、種々の適用により提供され得る。バック・コンバータは、代表的には、高い負荷電流量（例えば、３０アンペアもしくはそれ以上）を必要とする低電圧応用に用いられる。代表的には、図１９に示されるように、単相のバック・コンバータ１９００は、高側スイッチ１９０５と、スイッチ・ノード１９１５で該高側スイッチに接続される低側スイッチ１９１０と、スイッチ・ノード１９１５に接続される出力インダクタ１９２０と、該出力インダクタ１９２０に接続される出力コンデンサ１９２５とを含む。
【０００４】
動作中、高側及び低側スイッチ１９０５、１９１０は、負荷１９３５を横切って所望の出力電圧を生成するよう、制御回路１９３０によって制御される。この目的のため、高側スイッチ１９０５は、最初はオンに切換えられ、他方、低側スイッチ１９１０はオフのままである。これにより、出力インダクタ１９２０を横切ってほぼ（Ｖｉｎ−Ｖｏｕｔ）の電圧降下を生じ、この電圧降下は、出力インダクタ１９２０の内側に電流を創設させる。引き続く時刻において、高側スイッチ１９０５はオフに切換えられ、低側スイッチ１９１０はオンに切換えられる。インダクタ１９２０内の電流は、スイッチ１９１０を介して供給されて、瞬時には変化することができないので、電流は、出力インダクタ１９２０を介して流れ続け、それにより出力コンデンサ１９２５を充電して出力コンデンサ１９２５を横切る電圧（Ｖｏｕｔ）を上昇させる。
【０００５】
この態様で、出力コンデンサ１９２５を横切る電圧（Ｖｏｕｔ）が入力電圧よりも代表的には低い所望の出力電圧に等しくなるまで、高側及び低側スイッチ１９０５、１９１０が適当な時刻において適切に切換えられ得る。所望の出力電圧に達したならば、出力インダクタ１９２０が、出力コンデンサ１９２５を横切って接続された負荷１９３５の電流需要に等しい量の電流を提供するように、高側及び低側スイッチ１９０５、１９１０が周期的に制御され得る。負荷１９３５の電流需要以上でもなく以下でもない電流を供給することによって、出力コンデンサ１９２５を横切る電圧（Ｖｏｕｔ）は、所望の出力電圧において少なくともほぼ一定に留まる。
【０００６】
図２０に示される複数のインターリービング出力相２００５ａ、２００５ｂ、２００５ｃ、・・・、２００５ｎを含む多相ＤＣ対ＤＣバック・コンバータ２０００を提供することも知られている。図２０に示されるように、出力相２００５ａ、２００５ｂ、２００５ｃ、・・・、２００５ｎの各々には、高側スイッチ、低側スイッチ及び出力インダクタを含むそれぞれのスイッチング配列が割り当てられる。動作中、制御回路２０１０は、時間遅延されたシーケンスで出力相２００５ａ、２００５ｂ、２００５ｃ、・・・、２００５ｎを周期的に動作させる。
【０００７】
相遅延されたシーケンスで出力相２００５ａ、２００５ｂ、２００５ｃ、・・・、２００５ｎを動作させることにより、従来の多相バック・コンバータ２０００は、多数の出力相２００５ａ、２００５ｂ、２００５ｃ、・・・、２００５ｎを横切って電流生成を分配し、それにより、熱発生を分配して出力コンデンサに対する要件を減らし、一層小さい出力コンデンサ１２５が用いられ得るようにする。
【０００８】
しかしながら、従来の多相バック・コンバータは、制御回路２０１０と出力相２００５ａ、２００５ｂ、２００５ｃ、・・・、２００５ｎとの間に固定数のポイント・ツー・ポイント接続を必要とするので、従来の多相バック・コンバータは、任意の数の所望の相を含めるよう容易に拡張できる確固とした構造を提供しない。
【０００９】
さらに、従来の多相バック・コンバータは、より低い所望の出力電圧に対する要求、すなわち負荷１９３５の電流需要の減少に応答して出力電圧を最適に制御しない。出力電圧を最適に制御しないことによって、従来の多相バック・コンバータは、バック・コンバータの出力に接続された回路を損傷し得る、望まれない電圧スパイクを生成し得る。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、上述した従来技術のバック・コンバータの欠点を克服した多相バック・コンバータを提供することである。
【課題を解決するための手段】
【００１１】
この目的を達成するため、本発明によれば、所望の電圧に従って入力電圧から生成される出力電圧を負荷に供給するための多相バック・コンバータであって、前記出力電圧を供給する出力コンデンサと、該出力コンデンサに結合されたそれぞれの出力インダクタを有する複数の出力スイッチ装置であって、それぞれの出力インダクタを介して出力コンデンサにそれぞれの相出力電流を供給するよう制御可能である前記複数の出力スイッチ装置と、該複数の出力スイッチ装置にそれぞれ結合された複数の相出力装置であって、前記複数の出力スイッチ装置によって供給されるそれぞれの相出力電流をセットするよう制御可能である前記複数の相出力装置と、該複数の相出力装置の各々に通信的に結合された相制御バスと、該相制御バスに通信的に結合された相制御装置であって、前記複数の相出力装置を制御して前記複数の出力スイッチ装置によって供給されるそれぞれの相出力電流をセットし、それにより前記出力電圧が前記所望の電圧に近づくかまたはそれに調整されるように構成された前記相制御装置と、を備え、前記相制御装置及び前記複数の相出力装置は、それぞれの集積回路として提供され、前記相制御装置は、前記相制御バスを介して前記複数の相出力装置を制御するよう構成された多相バック・コンバータが提供される。
【００１２】
相制御装置及び相出力装置の機能を分離することによって、本発明による例示的な多相バック・コンバータは、該バック・コンバータが特定の応用に対して要求される相出力装置のそれらの数だけを含み得るので、不使用のもしくは冗長のシリコンを含まない。従って、設計技術者が、例えば、特定の応用に対して３相のバック・コンバータを必要とするならば、該技術者は、各々が３相出力のそれぞれ１つに割当てられる３相の出力装置だけを含む多相バック・コンバータを設計し得る。さらに、相制御バス（例えば、５のワイヤのアナログ・バス）は、相制御装置及び各相出力装置間でポイント対ポイントの電気接続を必要とすることなく、本発明の多相バック・コンバータが潜在的に制限されない数の相出力装置と通信するのを許容する。この態様で、多相・バック（buck）・コンバータは、効率的で容易に拡張性のある相構造を許容する。
【００１３】
本発明のもう１つの例示的な実施形態によれば、多相バック・コンバータには、前記相出力装置の平均インダクタ電流と整合するよう前記相出力装置が相出力電流を提供することができない場合に相誤差信号を生成するよう構成されている相誤差検出装置が提供される。この態様で、相制御装置には、欠陥のある相を検出するための信号が提供され、適切な場合には、該欠陥のある相を消勢し得るか及び／または予備の相出力装置を可能化し得る。
【００１４】
本発明のさらにもう１つの例示的な実施形態によれば、出力相装置の各々は、より低い所望の出力電圧に対する要求または負荷の電流需要における減少に応答して前記高側及び低側スイッチをオフに切換えるよう動作する。この態様で、インダクタのスルー・レートは増加され、このことは、本発明の多相バック・コンバータの応答時間を高め、そして不利な負の電流が出力インダクタを介して流れて電源を損傷させる可能性を阻止する。
【００１５】
本発明のさらにもう１つの例示的な実施形態によれば、出力相装置の各々は、電流感知増幅器と、該電流感知増幅器の正の入力及び出力インダクタ・ノード間に電気的に接続された抵抗ＲＣＳと、該電流感知増幅器の前記正の入力及び負の入力間に電気的に接続されたコンデンサＣＣＳと、を含み、前記出力インダクタも前記電流感知増幅器の負の入力に接続される。
【００１６】
出力インダクタのノードを横切って抵抗ＲＣＳ及びコンデンサＣＣＳを接続することによって、出力インダクタ２２０を介して流れる電流は、前記抵抗ＲＣＳ及び前記コンデンサＣＣＳの時定数が前記出力インダクタ２２０及びそのＤＣ抵抗の時定数（すなわち、インダクタンスＬ／インダクタＤＣＲ、ここにＤＣＲはインダクタのＤＣ抵抗である）に等しいように、抵抗ＲＣＳ及びコンデンサＣＣＳを選択することにより感知され得る。この態様で、本発明のこの実施形態は、出力相装置の各々が、損失の無い態様で（すなわち、負荷に与えられる電流に干渉することなく）負荷に与えられる電流を感知するのを許容する。
【００１７】
本発明のさらにもう１つの例示的な実施形態によれば、相制御装置は、負荷の電流需要に比例して出力電圧を減少するよう構成されたドゥループ回路を含む。この態様で、この例示的な実施形態によれば、適応的な電圧位置付けを介して出力電圧が適応的に修正されるのを、効率的かつ簡単な方法で可能としている。
【発明を実施するための最良の形態】
【００１８】
さて、図１を参照すると、本発明による第１の例示的な多相バック（ｂｕｃｋ）・コンバータ１００が示されている。バック・コンバータ１００は、入力バス１３０に電気的かつ通信的に結合された相制御装置１０５と、相制御バス１１５（例えば、５−ワイヤのアナログ・バス）を介して相制御装置１０５に電気的かつ通信的に結合された相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎと、入力電圧（ＶＩＮ）並びに相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎに電気的かつ通信的に結合された出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎと、出力電圧（ＶＯＵＴ）を生成するよう出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎに電気的に結合された出力コンデンサ１２５と、出力電圧（ＶＯＵＴ）及び接地間に電気的に接続された負荷１３５とを含んでいる。
【００１９】
図１の例示的な多相バック・コンバータ１００は、例えば、小さい寸法、設計の柔軟性、種々の低電圧出力、高電流及び高速過渡応答を必要とする応用において用いられ得る。バック・コンバータ１００は、１つまたはそれ以上の出力相、例えば３相を含み得、その各々は、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎのそれぞれの一つによって履行され得る。
【００２０】
制御装置１０５は、相制御バス１１５を介して相制御信号を通信することにより、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎを制御するよう構成された回路を含み、それにより、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎは、入力バス１３０を介して制御装置１０５に与えられ得る所望の出力電圧変数（ＶＤＥＳ）に従って出力電圧（ＶＯＵＴ）を生成する。
【００２１】
相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎの各々は、相制御バス１１５を介して制御装置１０５により通信される相制御信号に応答して、それぞれの出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎを制御するよう構成された回路を含む。この目的のために、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎは、所望の出力電圧変数（ＶＤＥＳ）に従って出力電圧（ＶＯＵＴ）を生成するためにそれぞれのスイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎを制御するよう動作する。
【００２２】
さて、図２を参照すると、本発明による例示的な出力スイッチ装置１２０ｎが示されている。出力スイッチ装置１２０ｎは、インダクタ・ノード２１５を介して互いに電気的に接続された高側スイッチ２０５及び低側スイッチ２１０（例えば、トランジスタ・スイッチ、ＦＥＴスイッチ、ＦＥＴ整流器、等）を含んでいる。入力電圧（ＶＩＮ）は高側スイッチ２０５に電気的に接続され、接地電圧は低側スイッチ２１０に電気的に接続される。出力電圧（ＶＯＵＴ）は、これまたスイッチ・ノード２１５に電気的に接続される出力インダクタ２２０の出力ノード側２２０ａに生成される。
【００２３】
動作中、スイッチ装置１２０ｎの高側及び低側スイッチ２０５、２１０は、相出力装置１１０ｎによって制御されて、出力インダクタ２２０の出力ノード側２２０ａに所望の出力電圧（ＶＯＵＴ）を生成する。この目的のため、高側スイッチ２０５が最初にオンに切換えられ、他方、低側スイッチ２１０はオフのままである。これにより、出力インダクタ２２０を横切って、ほぼ（ＶＩＮ−ＶＯＵＴ）の電圧降下を生じ、この電圧降下は、出力インダクタ２２０の内側に電流を創設させる。引き続く時刻において、高側スイッチ２０５はオフに切換えられ、低側スイッチ２１０がオンに切換えられる。インダクタ２２０内の電流は瞬時には変化することができないので、電流は出力インダクタ２２０を介して流れ続け、それにより出力コンデンサ１２５を充電して該出力コンデンサ１２５を横切る電圧を上昇させる。
【００２４】
この態様で、高側及び低側スイッチ２０５、２１０は、出力コンデンサ１２５を横切る電圧降下が所望の出力電圧（ＶＤＥＳ）に等しくなるまで、適当な時刻において適切に切換え制御され得る。所望の出力電圧（ＶＤＥＳ）に達すると、高側及び低側スイッチ２０５、２１０は、出力インダクタ２２０が、出力コンデンサ１２５を横切って接続された負荷１３５の電流需要に等しい量の電流を提供するように、周期的に制御され得る。負荷１３５の電流需要以上でもなく以下でもない電流を提供することにより、出力コンデンサ１２５を横切る電圧降下（ＶＯＵＴ）は所望の出力電圧（ＶＤＥＳ）にほぼ一定に留まる。
【００２５】
上述の本発明の例示的な実施形態によれば、出力相装置１１０ｎは、割当てられた相遅延、周期的開始時刻、及び充電オン期間によって特徴付けられ得る、周期的な充電サイクル期間中に高側及び低側スイッチ２０５、２１０を制御する。さて、図９ａを参照すると、割当てられた相遅延９０５、周期的な開始時刻９１０、及び充電オン期間９１５を含む、出力スイッチ装置１２０ｎのための例示的な周期的充電サイクル期間９００が示されている。
【００２６】
図９ａに示されるように、高側スイッチ２０５は、周期的開始時刻９１０においてオンに切換えられ、充電オン期間９１５の間、オンに留まり、充電オン期間９１５の終りにオフに切換えられる。充電オン期間９１５が満了した後、高側スイッチは、周期的充電サイクル期間９００の残りの間、オフに留まる。通常の動作中、低側スイッチ２１０は、高側スイッチがオフに切換えられるときに低側スイッチ２１０がオンに切換えられるように制御されるか、またはその逆の制御が為される。この態様で、出力インダクタ２２０は、充電オン期間９１５中に電流を創設し、周期的充電サイクル期間９００の残りの間、充電オン期間９１５の後に電流の少なくとも部分を解放する。
【００２７】
上述した態様で高側及び低側スイッチ２０５、２１０を制御することによって、出力インダクタ２２０に創設された電流量は、周期的充電サイクル期間９００に対する充電オン期間９１５を変えることによって制御され得る。例えば、充電オン期間９１５が周期的充電サイクル期間９００の半分に等しい（すなわち、５０％のデューティ・サイクル）ならば、スイッチ装置１２０ｎは、出力コンデンサ１２５にバック・コンバータ１００の最大電流の半分を供給するであろう。または、もし充電オン期間９１５が周期的充電サイクル期間９００に等しい（すなわち、１００％のデューティ・サイクル）ならば、スイッチ装置１２０ｎは、出力コンデンサ１２５にバック・コンバータ１００の最大電流を供給するであろう。
【００２８】
通常動作中、低側スイッチ２１０は、高側スイッチ２０５と二分で制御される。すなわち、高側スイッチ２０５がオンに切換えられているとき、低側スイッチ２１０はオフに切換えられており、高側スイッチ２０５がオフに切換えられているとき、低側スイッチ２１０はオンに切換えられている。この態様で、高側及び低側スイッチ２０５、２１０の一方は常にオンである。しかしながら、或る動作状態に応答しては、双方のスイッチ２０５、２１０をオフに切換えることが望ましいかも知れない。
【００２９】
従って、本発明のもう１つの例示的な実施形態によれば、出力相装置１１０ｎは、より低い所望の出力電圧（ＶＤＥＳ）に対する要求、または負荷１３５のドロップの電流需要における減少（すなわち、負荷ステップ状減少）、である２つの独特の動作状態のいずれかの発生に応答して、高側及び低側スイッチ２０５、２１０の双方をオフに切換えるよう動作する。
【００３０】
より低い所望の出力電圧（ＶＤＥＳ）に対する要求は、負のインダクタ電流が出力インダクタ２２０を通して流れるようにし得る。負の電流は、出力コンデンサ１２５からのエネルギを入力電圧（ＶＩＮ）に運ぶことによって、バック・コンバータ１００をブースト・コンバータに変換する。このエネルギは、電源（図示せず）及び／または他の構成要素を損傷し得、電圧制御ループを不安定にし得、そしてエネルギの浪費に帰結し得る。
【００３１】
図９ｂに示されるように、負のインダクタ電流の創成を阻止するために、高側及び低側スイッチ２０５、２１０の双方は、より低い所望の出力電圧（ＶＤＥＳ）に対する要求に応答してターンオフされる。この態様で、出力インダクタ２２０内に創設された電流は、電源を介してよりもむしろ、負荷１３５を介して放電される。
【００３２】
電流は負荷１３５を介して放電するので、出力コンデンサ１２５を横切る出力電圧（ＶＯＵＴ）は降下する。出力電圧（ＶＯＵＴ）が、より低い所望の出力電圧（ＶＤＥＳ）までほぼ降下すると、負の電流はもはや関心事ではなく、高側及び低側スイッチ２０５、２１０は、通常の態様で動作され得る。
【００３３】
負荷１３５の電流需要が降下すると（すなわち、負荷ステップ状減少）、高側及び低側スイッチ２０５、２１０は、出力インダクタ２２０によって出力コンデンサ１２５に供給される電流を減少するように制御されるはずである。しかしながら、従来のバック・コンバータにおいては、負荷のステップ状の減少に応答して出力インダクタ２２０における電流を減少させる（すなわち、電流過渡現象）のに必要とされる最小時間は、以下の式によって決定される。
【００３４】
（１）  ＴＳＬＥＷ＝［Ｌ×（ＩＭＡＸ−ＩＭＩＮ）］／ＶＯＵＴ
【００３５】
ここに、高側及び低側スイッチ２０５、２１０は、ＦＥＴ整流器として履行される。
【００３６】
このように、負荷の電流需要が減少すると、従来のバック・コンバータの出力インダクタ２２０の電流過渡現象（すなわち、負荷のステップ状の減少時に出力インダクタの内側に創設される電流）は、出力コンデンサ１２５の電圧を上昇させるであろう。負荷１３５の電流需要が出力コンデンサ１２５の過度の充電を結局は排出するであろうけれども、出力電圧（ＶＯＵＴ）上の短期間の電圧スパイクが、バック・コンバータ１００に接続された敏感な回路を損傷し得る。
【００３７】
しかしながら、本発明の例示的な実施形態によれば、出力相装置１１０ｎは、負荷１３５のドロップの電流需要の減少（すなわち、負荷のステップ状の減少）に応答して、高側及び低側スイッチ２０５、２１０の双方をオフに切換える（すなわち、ボディ−ブレーキ）ように動作する。この態様で、出力インダクタ２２０のスルーレート（すなわち、電流が減少され得る速度）は相当に増加され得、ここに、高側及び低側スイッチ２０５、２１０はＦＥＴ整流器として履行される。高側及び低側スイッチ２０５、２１０の双方をターンオフすることによって、スイッチ・ノード電圧は、ＦＥＴ整流器のボディ・ダイオードが導通するまで減少するよう強制される。このことは、インダクタを横切る電圧をＶＯＵＴから、ＶＯＵＴ＋ボディ・ダイオードを横切る電圧（すなわち、ＶBODY DIODE）まで高める。従って、出力インダクタ２２０のスルーレートは以下の式に従って減少する。
（２）  ＴＳＬＥＷ＝［Ｌ×（ＩＭＡＸ−ＩＭＩＮ）］／（ＶＯＵＴ＋ＶBODY DIODE）
【００３８】
従って、本発明のこの例示的な実施形態によれば、負荷のステップ状の減少状態中に出力インダクタ２２０の内側に創設される電流過渡現象は一層急速に排出され得、これにより、図４に示すように、従来技術に比較するとき、なおさら目立たない電圧スパイクを生じる。事実、ボディ・ダイオードを横切る電圧降下は出力電圧ＶＯＵＴよりも高く有り得るので、インダクタ電流のスルーレートは２倍もしくはそれ以上増加され得る。
【００３９】
さて、図１０を参照すると、上述した態様で出力スイッチ装置１２０ｎの高側及び低側スイッチ１０５、１１０を制御するための本発明による例示的な相出力装置１１０ｎが示されている。相出力装置１１０ｎは、開始時刻装置１００５と、充電オン期間装置１０１０と、該充電オン期間装置１０１０に電気的に結合された電流感知装置１０１５と、開始時刻装置１００５及び充電オン期間装置１０１０に電気的に結合されたＳ−Ｒラッチ１０２０と、Ｓ−Ｒラッチ１０２０及び充電オン期間装置１０１０に電気的に結合されたアンド・ゲート１０２５とを含む。
【００４０】
開始時刻装置１００５は、図９ａに示された周期的開始時刻９１０及び位相遅延９０５を決定するよう構成された回路を含む。この目的のために、開始時刻装置１００５は、相制御装置１０５からの相タイミング信号１０３０を受ける。相タイミング信号１０３０は、例えば、周期的充電サイクル期間９００に等しい周期を有する周期的アナログ信号（例えば、周期的のこぎり波形、周期的正弦波形、周期的三角波形、等）を含み得る。周期的アナログ信号１０３０を用いて、開始時刻装置１００５は、周期的開始時刻９１０及び位相遅延９０５を決定し、周期的開始時刻９１０において周期的クロック・パルス１０３５を発生し得る。クロック・パルス１０３５は、Ｓ−Ｒラッチ１０２０をセットし、充電オン期間９１５の初めにおいて高側スイッチ２０５がオンに切換わり、そして低側スイッチ２１０がオフに切換わるようにする。
【００４１】
充電オン期間装置１０１０は、充電オン期間９１５を決定し、充電オン期間９１５の終りにＳ−Ｒラッチ１０２０をリセットし、そして、より低い所望出力電圧（ＶＤＥＳ）に対する要求もしくは負荷１３５のドロップの電流需要の減少（すなわち、負荷のステップ状の減少）に応答して、高側及び低側スイッチ２０５、２１０の双方をオフに切換えるよう構成された回路を含む。この目的のために、充電オン期間装置１０１０は、相制御装置１０５からパルス幅変調（ＰＷＭ）制御信号１０４０を受ける。ＰＷＭ制御信号１０４０は、例えば、所望出力電圧（ＶＤＥＳ）及び実際の出力電圧（ＶＯＵＴ）間の差に比例する値を有するアナログ信号を含み得る。ＰＷＭ制御信号１０４０を用いて、充電オン期間装置１０１０は、高側及び低側スイッチ２０５、２１０に対する充電オン期間９１５を適切に決定する。さらに、充電オン期間装置１０１０は、出力インダクタ２２０によって出力コンデンサ１２５に供給される電流量に従って充電オン期間９１５を修正するよう構成されている。この目的のために、充電オン期間装置１０１０は、すべての出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎによって与えられる平均電流１０４５に関連した出力インダクタ２２０によって供給される電流量を特徴付ける電流感知装置１０１５から電流差信号１０５０を受け、これにより、出力インダクタ２２０によって供給される電流量が、すべての出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎによって与えられる平均電流１０４５よりも少ないならば、充電オン期間装置１０１０は充電オン期間９１５を増加し得る。充電オン期間９１５を増加することによって、出力インダクタ２２０は、一層多くの電流を出力コンデンサ１２５に供給する。充電オン期間９１５が満了した後、充電オン期間装置１０１０はＳ−Ｒラッチ１０２０をリセットし、これにより、周期的充電サイクル期間９００の残りの間、高側スイッチ２０５はオフに切換わるようにされ、低側スイッチ２１０はオンに切換わるようにされる。
【００４２】
より低い所望出力電圧（ＶＤＥＳ）に対する要求もしくは負荷１３５のドロップの電流需要の減少（すなわち、負荷のステップ状の減少）は、相制御装置１０５によって通信されたＰＷＭ制御信号１０４０から決定され得るが、そのより低い所望出力電圧（ＶＤＥＳ）に対する要求もしくは負荷１３５のドロップの電流需要の減少（すなわち、負荷のステップ状の減少）に応答して、充電オン期間装置１０１０は、高側及び低側スイッチ２０５、２１０の双方をターンオフするように動作する。この目的のために、充電オン期間装置１０１０は、Ｓ−Ｒラッチ１０２０をリセットし、アンド・ゲート１０２５に論理“０”を伝送し、それにより、高側及び低側スイッチ２０５、２１０の双方をオフに切換えさせる。
【００４３】
Ｓ−Ｒラッチ１０２０はリセット優位なので、すべての相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎが数十ナノセカンド以内にゼロのデューティ・サイクルに行くのを許容する。ターンオンがクロック・パルスによってゲーティングされる場合、負荷のステップ状の増加に応答して、相は重複しかつ１００％のデューティ・サイクルに行き得る。この態様において、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎを制御するこの方法は、出力インダクタ２２０の電流が単一のスイッチング・サイクル内で負荷過渡現象に応答して変化するという、“単一サイクルの過渡応答”を提供し、それにより、パワートレインの有効性を最大にし、出力コンデンサ１２５の要件を最小にする。
【００４４】
電流感知装置１０１５は、すべての出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎによって与えられる平均電流１０４５に関連した出力インダクタ２２０を介して流れる電流に従って充電オン期間９１５を修正するために、電流差信号１０５０を発生するよう構成された回路を含む。
【００４５】
さて、図１１を参照すると、周期的開始時刻９１０及び位相遅延９０５に従ってクロック・パルス１０３５を発生するための本発明による例示的な開始時刻装置１００５が示されている。開始時刻装置１００５は、相タイミング比較器１１０５と、該相タイミング比較器１１０５の出力に電気的に接続されたワン−ショット・パルス発生器１１１０とを含む。この例示的な実施形態において、相タイミング信号１０３０は、図１２ａに示されるように、周期的充電サイクル期間９００に等しい周期と、０ボルト及び５ボルト間を変化する振幅とを有する周期的三角波形１０３０である。
【００４６】
さて、図１２ｂを参照すると、相タイミング比較器１１０５及びワン−ショット・パルス発生器１１１０の出力を示すタイミング図が示されている。図１２ｂに示されるように、相タイミング比較器１１０５の出力は、定セットポイント電圧１１１５だけオフセットされた相タイミング信号１０３０に等しい。従って、相タイミング比較器１１０５の出力は、位相遅延９０５に等しい時刻において周期的充電サイクル期間９００の間に正の方向にゼロ電圧軸と一度交差し、それにより、ワン−ショット・パルス発生器１１１０がクロック・パルス１０３５を発生するようにする。
【００４７】
０と５ボルトの間のセットポイント電圧１１１５を適切に選択することにより、ワン−ショット・パルス発生器１１１０は、周期的相サイクル期間９００の第１の半分９００ａの間の任意の時刻にクロック・パルス１０３５を発生するように制御され得る。周期的相サイクル期間９００の第２の半分９００ｂの間に、ワン−ショット・パルス発生器１１１０にクロック・パルス１０３５を発生させるために、相タイミング比較器１１０５への入力が切換えられ得、これにより、相タイミング比較器１１０５の負の入力に相タイミング信号が与えられ、相タイミング比較器１１０５の正の入力にセットポイント電圧１１１５が与えられる。この態様で、相タイミング比較器１１０５及びワン−ショット・パルス発生器１１１０の出力は、図１２ｃのタイミング図に示されるものと類似している。
【００４８】
従って、本発明によれば、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎの各々には、相制御装置１０５と、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎとの間の別々のポイント・ツー・ポイントの電気接続を必要とすることなく、周期的相サイクル期間９００の間、独自の相遅延９０５と周期的開始時刻９１０とが割当てられ得る。さらに、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎが別々の相集積回路を用いて履行されるべきならば、相タイミング比較器１１０５の双方の入力がそれぞれの相集積回路の入力ピンに電気的に接続されている場合、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎの各々に対し、相遅延９０５及び周期的開始時刻９１０の特に効率的で簡単な割当てが行われ得る。
【００４９】
さて、図１２ｄを参照すると、８つの相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｈを有する本発明による例示的バック・コンバータ１００のためのそれぞれのワン−ショット・パルス発生器の出力を示すタイミング図が示されている。
【００５０】
さて、図１２ｅを参照すると、別々の異なった相ＩＣ１２５０として履行される例示的な相出力装置１１０ｎの開始時刻装置１００５が示されている。図１２ｅに示されるように、相ＩＣは、相タイミング比較器１１０５の入力にそれぞれ電気的に接続された電気接点ピン１２５５ａ及び１２５５ｂを含む。基準電圧１２７０と接地との間に分圧器が設けられており、該分圧器は、ノード１２６０で互いに接続されている抵抗１２６５ａ及び１２６５ｂを備えている。抵抗１２６５ａ及び１２６５ｂを適切に選択することにより、電気接点ピン１２５５ｂを介して相タイミング比較器１１０５に所定のセットポイント（設定点）電圧１１１５が与えられ得る。
【００５１】
さて、図１３を参照すると、本発明による例示的な充電オン期間装置１０１０が示されている。充電オン期間装置１０１０は、充電オン期間増幅器１３０５と、ボディ−ブレイク検出増幅器１３１５と、ボディ−ブレイク検出増幅器１３１５の負の入力に電気的に接続された分数乗算器１３２０と、充電オン期間増幅器１３０５の負の入力及び分数乗算器１３２０に電気的に結合されたランプ発生器１３１０とを含む。
【００５２】
開始時刻装置１００５がクロック・パルス１０３５を生成してＳ−Ｒラッチ１０２０をセットする前の時刻において、Ｓ−Ｒラッチ１０２０の反転された出力１０２０ａは、充電オン期間装置１０１０のランプ発生器１３１０のリセット・ライン上に論理的な高レベル“１”をアサートする。このことは、ランプ発生器１３１０が、ランプ出力ライン１３２５上に一定のデフォルト出力電圧を発生するようにする（一定のデフォルト電圧はデフォルト電圧出力ライン１３３０上にも永久的に与えられる）。開始時間装置１００５がＳ−Ｒラッチ１０２０をセットした後、高側スイッチ２０５はオンに切換えられ、Ｓ−Ｒラッチ１０２０の反転出力１０２０ａは、ランプ発生器１３１０のリセット・ライン上に論理的低レベル“０”をアサートし、ランプ出力ライン１３２５上の電圧がデフォルト出力電圧からランプ・アップするようにする。充電オン期間増幅器１３０５は、ランプ出力ライン１３２５をＰＷＭ制御信号１０４０と比較し、該ＰＷＭ制御信号は、本発明のこの例示的な実施形態においては、所望の出力電圧（ＶＤＥＳ）と実際の出力電圧（ＶＯＵＴ）との間の差（ＶＤＥＳ−ＶＯＵＴ）に比例したアナログ電圧信号である。ランプ出力ライン１３２５における電圧がＰＷＭ制御信号１０４０の電圧レベルに達すると、充電オン期間増幅器１３０５は、Ｓ−Ｒラッチ１０２０がリセットするようにし、このことは高側スイッチ２０５がオフに切換わるようにし、そしてＳ−Ｒラッチ１０２０の反転出力１０２０ａがランプ発生器１３１０のリセット・ライン上に論理的高レベル“１”をアサートして、ランプ出力ライン１３２５をデフォルト電圧にリセットするようにする。
【００５３】
この態様で、充電オン期間９１５は、開始時間装置１００５がクロック・パルス１０３５を生成するときと、ランプ発生器１３１０のランプ出力ライン１３２５がＰＷＭ制御信号１０４０の電圧レベルと等しいときとの間の時間を表す。このように、実際の出力電圧（ＶＯＵＴ）と所望の出力電圧（ＶＤＥＳ）との間の偏差が大きければ大きいほど、ＰＷＭ制御信号１０４０の電圧レベルは大きく、それ故、充電オン期間９１５も大きい。
【００５４】
さらに、充電オン期間装置１０１０は、出力インダクタ２２０によって出力コンデンサ１２５に供給される電流の量に従って充電オン期間９１５を修正し得る。この目的のために、ランプ発生器１３１０は、すべての出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎによって与えられる平均電流１０４５に関連する出力インダクタ２２０によって供給される電流の量を特徴付ける電流感知装置１０１５からの電流差信号１０５０を受ける。例えば、電流差信号１０５０は、出力インダクタによって供給される電流と、すべての出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎによって供給される平均電流との間の差に比例した電圧値を与え得る。電流差信号１０５０を用いて、ランプ発生器１３１０は、出力ライン１３２５における電圧がランプ・アップするレートを変え、それにより、ランプ出力ライン１３２５における電圧がランプ・アップするレートは、出力インダクタにより供給される電流と、すべての出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎによって供給される平均電流との間の差が増加するにつれて減少する。
【００５５】
従って、出力インダクタ２２０によって供給される電流の量が、すべての出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎによって与えられる平均電流１０４５よりも小さいならば、ランプ出力ライン１３２５における電圧の減少されたランプ・アップ・レートは、充電オン期間９１５が増加するようにし、それにより、出力インダクタ２２０が出力コンデンサ１２５に一層多い電流を供給するようにする。
【００５６】
充電オン期間装置１０１０は、また、より低い所望の出力電圧（ＶＤＥＳ）に対する要求、または、負荷１３５のドロップもしくは降下（すなわち、負荷のステップ状の減少）の電流需要における減少に応答して、高側及び低側スイッチ２０５、２１０の双方をオフに切換えるよう構成されている。この目的のために分数乗算器１３２０は、ランプ発生器１３１０のデフォルト電圧の分数乗算値（例えば、９０％）を生成し、該分数乗算値をボディ・ブレイク検出増幅器１３１５に与える。ボディ・ブレイク検出増幅器１３１５は、デフォルト電圧の分数乗算値をＰＷＭ制御信号１０４０の電圧レベル（すなわち、ＶＤＥＳ−ＶＯＵＴに比例した電圧レベル）と比較し、ＰＷＭ制御信号１０４０の電圧レベルがデフォルト電圧の分数乗算値より下に降下したならば、高側及び低側スイッチ２０５、２１０をオフに切換えるための信号を発生する。
【００５７】
ボディ・ブレイク検出増幅器１３１５が高側及び低側スイッチ２０５、２１０をオフに切換えるようにする種々の条件が存在し得ることを理解すべきである。例えば、ＶＤＥＳに対してＶＯＵＴを上昇させるであろう負荷１３５の電流需要における突然の減少は、ＰＷＭ制御信号１０４０の電圧レベルがデフォルト電圧の分数乗算値より下に降下するようにし得る。代替的には、例えば、相制御装置１０５は、以下に一層充分に説明するように、所望の出力電圧（ＶＤＥＳ）における減少に対する要求に応答して、ＰＷＭ制御信号１０４０をデフォルト電圧の分数乗算値より下に強制し得る。
【００５８】
さて、図１４を参照すると、本発明による例示的なランプ発生器１３１０が示されている。ランプ発生器１３１０は、クランプ回路１４０５と、ランプ出力ライン１３２５に電気的に接続されたプログラム可能な電流源１４１０とを含む。クランプ回路１４０５は、演算増幅器１４１５及びクランプ・ダイオード１４２０を含み、それらの双方は一緒になって動作して、演算増幅器１４１５のイネーブル入力１４１５ａがアサートされたとき、ランプ出力ライン１３２５をデフォルト電圧に強制する。
【００５９】
ランプ発生器１３１０は、また、相誤差検出増幅器１４５０と、相誤差検出増幅器１４５０及びデフォルト電圧に電気的に接続された分数乗算器１４５５と、相誤差検出増幅器１４５０の出力に電気的に接続されたスイッチ１４６０とを含み、それらのすべては一緒になって働いて、相出力装置１２０ｎが、出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎによって与えられる平均電流１０４５と整合するのに充分な電流を提供することができない場合に、相誤差信号１４６５を発生する。相誤差信号１４６５を用いて、バック（buck）・コンバータ１００は、損傷した相出力装置１２０ｎを消勢させるか、及び／または予備の相出力装置１２０ｎを付勢させるかし得る。
【００６０】
開始時刻装置１００５がＳ−Ｒラッチ１０２０をセットするためにクロック・パルス１０３５を生成する前の時刻において、Ｓ−Ｒラッチ１０２０の反転された出力１０２０ａは、ランプ発生器１３１０のリセット・ライン上に論理的高レベル“１”をアサートしてクランプ回路１４０５を可能化し、これにより、ランプ出力ライン１３２５における電圧をデフォルト電圧にクランプする。開始時刻装置１００５がＳ−Ｒラッチ１０２０をセットした後、高側スイッチ２０５はオンに切換えられ、Ｓ−Ｒラッチ１０２０の反転された出力１０２０ａは、ランプ発生器１３１０のリセット・ライン上に論理的低レベル“０”をアサートして、クランプ回路１４０５を不能化する。クランプ回路１４０５が不能化されると、ランプ・コンデンサ１４２５は、ランプ抵抗１４３０を介してＶＩＮから電流を受け、それにより、ランプ発生器１３１０のランプ出力ライン１３２５における電圧をランプ・アップさせる。出力ライン１３２５における電圧がＰＷＭ制御信号１０４０の電圧レベルに達すると、充電オン期間増幅器１３０５はＳ−Ｒラッチ１０２０をリセットさせ、このことは、高側スイッチ２０５がオフに切換わるようにし、かつＳ−Ｒラッチ１０２０の反転された出力１０２０ａがランプ発生器１３１０のリセット・ライン上に論理的な高レベル“１”をアサートするようにし、これにより、クランプ回路１４０５が出力ライン１３２５をデフォルト電圧にクランプするようにする。
【００６１】
ランプ発生器１３１０のランプ出力ライン１３２５上の電圧のランプ・アップ時間は、電流感知装置１０１５によって発生された電流差信号１０５０でプログラム可能な電流源１４１０を制御することによって出力インダクタ２２０が出力コンデンサ１２５に供給する電流の量に従って修正され得る。この目的のために、電流源１４１０は、出力インダクタ２２０によって供給される電流と、すべての出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎによって供給される平均電流との間の差に比例してランプ出力ライン１３２５からの電流の量を下げるように制御され得る。ランプ出力ライン１３２５からの電流を除去する（すなわち、下げる）ことにより、ランプ・コンデンサ１４２５は一層ゆっくりと充電し、それにより、ランプ出力ライン１３２５における電圧を、一層ゆっくりとしたレートでランプ・アップさせる。
【００６２】
ランプ抵抗１４３０を介してＶＩＮからランプ・コンデンサ１４２５を充電することにより、ランプ出力ライン１３２５における電圧のランプ・アップ・レートは、例えば、電源（図示せず）の出力電圧における変動に起因して、または負荷電流における変化に関連する印刷回路基板（ＰＣＢ）における電圧降下に起因して生じ得る入力電圧ＶＩＮにおける変化を自動的に補償するであろう。
【００６３】
さらに、本発明のもう１つの例示的な実施形態によれば、所望の出力電圧（ＶＤＥＳ）は、ランプ発生器１３１０のデフォルト電圧として用いられる。所望の出力電圧（ＶＤＥＳ）は、相制御装置１０５の内部のＤ／Ａコンバータから生成される比較的安定な電圧レベルであるので、所望の出力電圧（ＶＤＥＳ）は、異なった相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎ間で動揺しない。この態様で、接地または相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎにおける入力電圧の差は、ランプ発生器１３１０のランプ電圧出力に殆どもしくは何等影響を与えず、その理由は、出力ライン１３２５の電圧は所望の出力電圧（ＶＤＥＳ）に関係付けられているからである。
【００６４】
相出力装置１２０ｎが損傷されるかもしくは他の場合として動作していない場合には、出力インダクタ２２０によって供給される電流は、ランプ・コンデンサ１４２５が充電するよりも早いレートで電流源１４１０が電流を下げるレベルに降下し得る。この場合、ランプ出力信号１３２５は、電圧において下方に傾斜し始め得、相誤差検出増幅器１４５０がスイッチ１４６０をトリガして相誤差信号を生成するようにする。該相誤差信号は、損傷された相出力装置１２０ｎを消勢するか、及び／または予備の相出力装置１２０ｎを付勢するように用いられ得る。
【００６５】
さて、図１５を参照すると、本発明による例示的な電流感知装置１０１５が示されている。電流感知装置１０１５は、出力インダクタ２２０によって供給される電流と、すべての出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎによって供給される平均電流との間の差を特徴付ける電流差信号１０５０を発生するよう構成された回路を含む。この目的のために、電流感知装置１０１５は、出力インダクタ２２０を介して流れる電流の量に比例したインダクタ電流信号１５１０を生成するよう構成されたインダクタ電流検出装置１５０５を含む。インダクタ電流検出装置１５０５は、電流感知増幅器１５１５と、該電流感知増幅器１５１５の正の入力及び出力インダクタ・ノード２１５間に電気的に接続された抵抗ＲＣＳと、電流感知増幅器１５１５の正及び負の入力間に電気的に接続されたコンデンサＣＣＳとを含み、電流感知増幅器１５１５の負の入力にはインダクタ・ノード２２０ａも接続されている。
【００６６】
出力インダクタ２２０のノード２１５、２２０ａを横切って抵抗ＲＣＳ及びコンデンサＣＣＳを接続することにより、出力インダクタ２２０を介して流れる電流は、以下の式に従って感知され得る。
【００６７】
（３）  ＶＣ（ｓ）＝ＶＬ（ｓ）・１／（１＋ｓＲＣＳ・ＣＣＳ）
＝ｉＬ（ｓ）・（ＲＬ＋ｓＬ）／（１＋ｓＲＣＳ・ＣＣＳ）
【００６８】
抵抗ＲＣＳ及びコンデンサＣＣＳの時定数が出力インダクタ２２０の時定数（すなわち、インダクタンスＬ／インダクタＤＣＲ）に等しいように抵抗ＲＣＳ及びコンデンサＣＣＳを選択することにより、コンデンサＣＣＳを横切る電圧は出力インダクタ２２０を流れる電流に比例し、インダクタ電流検出装置１５０５は、あたかもＲＬの値を有する感知抵抗だけが用いられたかのように扱われ得る。時定数の不整合は、インダクタのＤＣ電流の測定に影響を与えないが、出力インダクタ２２０を介して流れる電流のＡＣ成分に影響を与える。
【００６９】
スイッチ電流のピーク値またはサンプル値ではなく、負荷１３５に与えられる実際の出力電流が得られ得るので、出力インダクタ２２０を介して流れる電流を感知することは、高側及び／または低側の感知に対して有利で有り得る。従って、出力電圧（ＶＯＵＴ）は、リアルタイム情報に基づく負荷ラインに見合うように位置付けられ得る。この態様で、本発明による電流感知回路は、単一のサイクル過渡応答を有利に支援し得る。
【００７０】
電流感知増幅器１５１５は、温度の減少と共に減少する可変利得で設計され得、例えば、摂氏２５度で３５の公称利得及び摂氏１２５度で３１の公称利得で設計され得る。この温度と利得の相関は、出力インダクタ２２０のＤＣＲにおけるｐｐｍ／摂氏温度の増加を補償し得る。
【００７１】
電流感知増幅器１５１５は、電流差信号１５１０を電流比較器１５２０に伝え、該電流比較器は、電流信号１５１０をすべての相の平均インダクタ電流１０４５と比較して、充電オン期間装置１０１０に伝えるための電流差信号１０５０を生成する。
【００７２】
電流信号１５１０と平均インダクタ電流信号１０４５との間には電流平均抵抗１５２５が与えられる。相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎの各々は、それらのそれぞれの電流信号と、平均インダクタ電流信号１０４５との間に同様の電流平均抵抗を提供するので、平均インダクタ電流信号１０４５は、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎのそれぞれの電流信号の平均に比例した電圧を呈する。
【００７３】
さて、図１６を参照すると、本発明による例示的な相出力装置１１０ｎ及び出力スイッチ装置１２０ｎが示されている。図１６に示すように、同様の構成要素は、図１０から図１５で用いられたのと同じ参照数字が付されている。それに加えて、図１６の例示的な相出力装置１１０ｎは、所望の出力電圧（ＶＤＥＳ）レベルを感知された電流信号に加算するための加算装置１６０５を提供しており、これにより、デフォルト・ランプ電圧が、所望の出力電圧（ＶＤＥＳ）レベルにセットされ得る。
【００７４】
さて、図３を参照すると、図１の例示的な多相バック・コンバータ１００が示されており、それにおいて、相制御装置１０５は、相制御バス１１５（例えば、５本ワイヤのアナログ・バス）を介して、相タイミング信号１０３０及びＰＷＭ制御信号１０４０をそれぞれ発生するための相タイミング装置３０５及びパルス幅変調（ＰＷＭ）装置３１０を含んでいる。相制御装置１０５は、また、追加の制御信号３３０を発生するための追加の回路装置３２５をも含んでいるが、それは本発明の理解のためには必要ではない。
【００７５】
相タイミング信号１０３０は、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎの各々がそのそれぞれの周期開始時刻９１０を決定するのを許容する情報を含み、その時刻において、それは、負荷１３５に電流を供給するよう、スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎのそのそれぞれ１つを動作させ得る。本発明の１つの例示的な実施形態によれば、相タイミング信号１０３０は、以上で一層充分に説明した態様で、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎによって復号される周期電圧波形から成る。
【００７６】
さて、図５を参照すると、周期的相タイミング信号１０３０を発生するための本発明による例示的な相タイミング装置３０５が示されている。相タイミング装置３０５は、周期的波形発生器５１０、例えば、周期的三角波形発生器５１０に電気的に結合されたプログラム可能な発振器装置５０５を含む。周期的三角波形発生器５１０は、プログラム可能な発振器装置５０５の周波数に従って相タイミング信号１０３０を発生するよう構成されており、該プログラム可能な発振器装置５０５の周波数は、入力バス１３０の周波数選択入力５１５によって変化されても良く、また代替的には、外部の周波数選択抵抗（図示せず）によってプログラムされても良い。この態様で、プログラム可能な発振器装置５０５の周波数、従って、周期的相タイミング信号１０３０の周波数は、任意の所望の周波数、例えば、１００ｋＨｚから１ＭＨｚの範囲の周波数にセットされ得る。
【００７７】
さて、図３に戻って参照すると、相制御装置１０５のＰＷＭ装置３１０は、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎがスイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎのそれぞれの１つの高側スイッチ２０５のためのスイッチ・オン期間９１５を決定するのを許容する情報及び／またはデータを含むＰＷＭ制御信号１０４０を発生するよう構成されている。上述したように、高側スイッチ２０５のためのスイッチ・オン期間９１５が長ければ長い程、それだけ多くの電流がそれぞれのスイッチ装置の出力インダクタ２２０を介して流れる。この態様で、スイッチ・オン期間９１５は、負荷電流の変化、過渡負荷状態、及び／または所望出力電圧変数（ＶＤＥＳ）の変化を補償するよう動的に制御され得る。
【００７８】
さて、図６を参照すると、ＰＷＭ制御信号１０４０を発生するための本発明による例示的なＰＷＭ装置３１０が示されている。図６に示されるように、ＰＷＭ装置３１０は、入力バス１３０のディジタル入力６１５から所望の出力電圧変数（ＶＤＥＳ）６１０を生成するよう構成されたディジタル・アナログ・コンバータ（ＤＡＣ）６０５を含む。高利得誤差増幅器６２０は、所望出力電圧変数（ＶＤＥＳ）６１０を実際の出力電圧（ＶＯＵＴ）と比較し、所望出力電圧変数（ＶＤＥＳ）６１０と実際の出力電圧（ＶＯＵＴ）との間の差に比例した誤差信号６２５を発生する。誤差信号６２５は、ＰＷＭ制御信号１０４０として相制御バス１１５に伝えられ得る。
【００７９】
図６のＰＷＭ装置３１０は、所望の出力電圧変数（ＶＤＥＳ）６１０と実際の出力電圧（ＶＯＵＴ）との間の差に比例したＰＷＭ制御信号３２０を発生するので、ＰＷＭ制御信号３２０は、実際の出力電圧（ＶＯＵＴ）を所望の出力電圧（ＶＤＥＳ）に保つよう、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎによって用いられ得る。この態様で、ＰＷＭ装置３１０及び相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎは、負荷電流における変化にかかわりなく実際の出力電圧（ＶＯＵＴ）を制御するための閉ループを形成する。
【００８０】
例えば、実際の出力電圧（ＶＯＵＴ）が、負荷電流の増加に応答して所望の出力電圧（ＶＤＥＳ）以下に降下したならば、それぞれのスイッチ装置の高側スイッチ２０５のスイッチ・オン期間９１５はＰＷＭ制御信号１０４０に比例して増加され得、それにより、それぞれのスイッチ装置の出力インダクタ２２０が出力コンデンサ１２５に電流をもっと供給するようにし、このことは、次に、出力電圧（ＶＯＵＴ）を上昇させる。代替的には、実際の出力電圧（ＶＯＵＴ）が、負荷電流の減少に応答して所望の出力電圧（ＶＤＥＳ）以上に上昇したならば、それぞれのスイッチ装置の高側スイッチ２０５のスイッチ・オン期間は、ＰＷＭ制御信号３２０に比例して減少され得、それにより、それぞれのスイッチ装置の出力インダクタ２２０が出力コンデンサ１２５に一層少ない電流を供給するようにし、このことは、次に、出力電圧（ＶＯＵＴ）を降下させる。
【００８１】
ＤＡＣ６０５のディジタル入力６１５は、外部回路、例えば、移動式のインテルのペンティアム（登録商標）ＩＶマイクロプロセッサによって発生される、例えば、複数の電圧識別（ＶＩＤ）ディジタル信号を含み得る。電圧識別（ＶＩＤ）信号は、プロセッサ・コアが動作すべき電圧を伝えるために、マイクロプロセッサによって発生され得る。この態様で、ＰＷＭ装置３１０のディジタル・アナログ・コンバータ（ＤＡＣ）６０５は、適切なプロセッサ・コア電圧に従って所望の出力電圧変数（ＶＤＥＳ）を発生し得る。
【００８２】
或る環境下では、新しい所望の出力電圧（ＶＤＥＳ）に対する要求が、バック・コンバータ１００の通常の動作中にディジタル入力６１５（例えば、ＶＩＤ入力）を変化させるかも知れない。相制御装置１０５が電圧識別（ＶＩＤ）コードにおける変化を検出すると、相制御装置１０５は、検出された変化がスキューもしくはノイズに起因するものではないということを確認するために、例えば４００ｎｓの時間期間の間、信号を例えばブランクにし得る。
【００８３】
より高い所望の出力電圧（ＶＤＥＳ）に対する要求に応答して、高利得誤差増幅器６２０は（ＰＷＭ制御信号１０４０を介して）、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎの充電オン期間が増加するようにする。代替的には、より低い所望の出力電圧（ＶＤＥＳ）に対する要求に応答して、高利得誤差増幅器６２０は、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎの充電オン期間が減少するようにする。しかしながら、上述したように、より低い所望の出力電圧（ＶＤＥＳ）に対する要求は、出力インダクタ２２０を介して不利な負の電流を流させ得る。
【００８４】
従って、本発明のもう１つの例示的な実施形態によれば、相制御装置１０５は、より低い所望の出力電圧（ＶＤＥＳ）に対する要求に応答して、出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎの各々の高側及び低側スイッチ２０５、２１０をオフに切換えるように構成されている。この目的のために、ＰＷＭ装置３１０には、図８に示されるように、ステップ・ダウン検出装置８５０が設けられ得る。
【００８５】
ステップ・ダウン検出装置８５０は、上述した負のインダクタ電流（すなわち、より低い所望の電圧に対する要求と関連した負のインダクタ電流）を阻止するために、ＶＩＤステップ・ダウン状態を検出する。この目的のために、ＰＷＭ装置３１０は、高利得誤差増幅器８２０の出力を相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎの各々のランプ発生器１３１０のデフォルト電圧よりも低い電圧レベルにクランプするように構成されたクランピング回路装置８５５を含む。この態様で、ＰＷＭ装置３１０によって発生されたＰＷＭ制御信号１０４０は、出力電圧（ＶＯＵＴ）がより低い出力電圧（ＶＤＥＳ）までほぼ降下するまで、相出力装置１１０ａ、１１０ｂ、１１０ｃ、・・・、１１０ｎの各々の充電オン期間装置１０１０が、それぞれの出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎの高側及び低側スイッチ２０５、２１０をオフに切換えるようにする。
【００８６】
或る環境下では、負荷過渡中の出力電圧偏差及び負荷１３５が最大電流を引き込んでいるときの電力消失を減少するために、電圧の適応性のある位置付けが必要とされるかも知れない。この目的のために、ＰＷＭ装置３１０は、負荷電流の増加に比例して実際の出力電圧（ＶＯＵＴ）を減少するよう構成されたドループ（垂下）回路を含み得る。
【００８７】
さて、図７を参照すると、負荷電流の増加に比例して出力電圧（ＶＯＵＴ）を減少させるよう構成された図６の例示的なＰＷＭ装置３１０の変形例が示されている。図７に示されるように、例示的なＰＷＭ装置３１０は、平均インダクタ電流信号１０４５に電気的に接続された電流信号バッファを含むドループ回路７００をさらに含む。本発明のこの例示的な実施形態においては、平均インダクタ電流信号１０４５は所望の出力電圧変数（ＶＤＥＳ）に基準化され、それにより、電流信号バッファ７０５の出力は、（ＶＤＥＳ＋ＩＡＶＧ）に等しく、ここに、ＩＡＶＧは、出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎの出力インダクタ２２０によって与えられる平均電流に比例する。電流信号バッファ７０５の出力と、高利得誤差増幅器６２０の負の入力との間にはドループ抵抗ＲＶＤＲＰが設けられ、そして実際の出力電圧（ＶＯＵＴ）と、高利得誤差増幅器６２０の負の入力との間にはオフセット抵抗ＲＦＢが設けられる。
【００８８】
従って、高利得誤差増幅器６２０の負の入力における電圧（ｖ）は、以下の式によって与えられる。
（４）  ν＝
（ＶＤＥＳ＋ＩＡＶＧ）・ＲＦＢ／（ＲＦＢ＋ＲＶＤＲＰ）＋ＶＯＵＴ・ＲＶＤＲＰ／（ＲＦＢ＋ＲＶＤＲＰ）
【００８９】
しかしながら、高利得誤差増幅器６２０は、その正及び負の入力を等しく保つように電圧ループを制御するので、高利得誤差増幅器６２０は、その負の入力における電圧を所望の出力電圧（ＶＤＥＳ）に等しく保つように動作する。従って、実際の電圧（ＶＯＵＴ）は以下の式から決定され得る。
【００９０】
（５）  ＶＯＵＴ＝ＶＤＥＳ−ＩＡＶＧ・（ＲＦＢ／ＲＶＤＲＰ）
【００９１】
従って、図６の例示的なＰＷＭ装置３１０は、実際の出力電圧（ＶＯＵＴ）を、出力スイッチ装置１２０ａ、１２０ｂ、１２０ｃ、・・・、１２０ｎの出力インダクタ２２０によって与えられる平均電流に比例して減少させるよう動作する。位置付け電圧（ｖ）は、ドループ・インピーダンスが所望のコンバータ出力インピーダンスを生成するように適切なドループ抵抗ＲＶＤＲＰを選択することによりプログラミングされ得る。
【００９２】
さて、図１７を参照すると、個別の制御及び相ＩＣを用いて履行される例示的なバック（buck）・コンバータ１００が示されている。図１７の例示的なバック・コンバータ１００は、相制御装置１０５の機能のすべてを含む制御ＩＣ１７０５と、それぞれ、相出力装置１１０ａ、１１０ｂの機能のすべてを含む２つの相ＩＣ１２５０ａ、１２５０ｂ（図１６参照）とを含む。
【００９３】
制御及び相ＩＣ１７０５，１２５０ａ、１２５０ｂの各々は、図１８に示されるように、過温度検出回路１８０５を含み得る。過温度検出回路１８０５は、ＶＲＨＯＴ比較器１８１０と、該ＶＲＨＯＴ比較器１８１０の出力に電気的に接続されたスイッチ１８１５と、ダイ温度に比例した電圧を生成するよう構成された温度感知装置１８２０とを含む。外部ピン１８２５を用いて、温度閾値が、例えば、ＶＩＮに接続された分圧器を用いてセットされ得る。もし、ダイの温度が温度閾値以上に上昇したならば、ＶＲＨＯＴ比較器１８１０はスイッチ１８１５をオンに切換え、それにより、ＶＲＨＯＴ信号１８３０が発生されるようにする。ＶＲＨＯＴ信号は、例えば、その相を消勢するか、もしくは追加の相が電流の生成の負担を分担するのを可能とするように用いられ得る。
【図面の簡単な説明】
【００９４】
【図１】本発明による例示的なバック・コンバータのブロック図である。
【図２】本発明による出力スイッチ装置のブロック図である。
【図３】図１の相制御装置を一層詳細に示すブロック図である。
【図４】負荷のステップ状の減少に応答した本発明による例示的なバック・コンバータの応答を示すグラフである。
【図５】図３の相タイミング装置を一層詳細に示すブロック図である。
【図６】図３のＰＷＭ装置を一層詳細に示すブロック図である。
【図７】出力電圧を負荷電流の増加に比例して減少させるよう構成された図６の例示的なＰＷＭ装置の変形例を示すブロック図である。
【図８】本発明によるもう１つの例示的な相制御装置を示すブロック図である。
【図９ａ】出力スイッチ装置に対する例示的な周期的充電サイクル期間を示すグラフである。
【図９ｂ】より低い所望の出力電圧に対する要求に応答した出力スイッチ装置の制御を示すグラフである。
【図１０】本発明による例示的な相出力装置のブロック図である。
【図１１】本発明による例示的な開始時刻装置のブロック図である。
【図１２ａ】本発明による例示的な相タイミング信号を示すグラフである。
【図１２ｂ】セット・ポイント電圧値だけオフセットされた図１２の相タイミング信号を示すグラフである。
【図１２ｃ】相タイミング比較器の出力を示すグラフである。
【図１２ｄ】三角相タイミング信号に対する８つの相のための相タイミングを示すグラフである。
【図１２ｅ】本発明によるもう１つの例示的な開始時刻装置を示すブロック図である。
【図１３】本発明による例示的な充電オン期間装置を示すブロック図である。
【図１４】本発明による例示的なランプ発生器を示すブロック図である。
【図１５】本発明による例示的な電流感知装置を示すブロック図である。
【図１６】別個の集積回路として履行された本発明による例示的な相出力装置を示すブロック図である。
【図１７】本発明による相制御装置と複数の相出力装置との間の接続を示すブロック図である。
【図１８】本発明による例示的な過温度検出回路を示すブロック図である。
【図１９】従来の単相のバック・コンバータを示すブロック図である。
【図２０】従来の多相のバック・コンバータを示すブロック図である。
【符号の説明】
【００９５】
１００・・・バック・コンバータ
１０５・・・相制御装置
１１０ａ−１１０ｎ・・・相出力装置
１１５・・・相制御バス
１２０ａ−１２０ｎ・・・出力スイッチ装置
１２５・・・出力コンデンサ
１３０・・・入力バス
１３５・・・負荷
【図１】
2005520475.tif 000003
【図２】
2005520475.tif 000004
【図３】
2005520475.tif 000005
【図４】
2005520475.tif 000006
【図５】
2005520475.tif 000007
【図６】
2005520475.tif 000008
【図７】
2005520475.tif 000009
【図８】
2005520475.tif 000010
【図９ａ】
2005520475.tif 000011
【図９ｂ】
2005520475.tif 000012
【図１０】
2005520475.tif 000013
【図１１】
2005520475.tif 000014
【図１２ａ】
2005520475.tif 000015
【図１２ｂ】
2005520475.tif 000016
【図１２ｃ】
2005520475.tif 000017
【図１２ｄ】
2005520475.tif 000018
【図１２ｅ】
2005520475.tif 000019
【図１３】
2005520475.tif 000020
【図１４】
2005520475.tif 000021
【図１５】
2005520475.tif 000022
【図１６】
2005520475.tif 000023
【図１７】
2005520475.tif 000024
【図１８】
2005520475.tif 000025
【図１９】
2005520475.tif 000026
【図２０】
2005520475.tif 000027
【国際調査報告】
2005520475.tif 000028