(57)【要約】本出願及び発明は、選択的に有効にされたバイアスをＲＦスイッチのパスＮＭＯＳトランジスタに対して提供する。２つのバイアス供給は、ＮＭＯＳトランジスタのソースに接続するために選択的に切り替えられる。第１のより高いバイアス供給はＮＭＯＳをオフに切り替え、第２のより低いバイアス供給はＮＭＯＳをオンに切り替える。その選択的なスイッチは、単極双投機能を果たし、反転論理信号がそれぞれのゲートに結合されるＰＭＯＳトランジスタを含むことができる。ＮＭＯＳゲートでのキャパシタンス負荷を低減するために、ダイオードをＰＭＯＳとＮＭＯＳゲートとの間で使用することができる。そのバイアス回路構成は、挿入損失を低減する、ＮＭＯＳ内のより低いキャパシタンス値と、入力−出力間のより低い寄生容量とを提供し、それによって、スイッチがオフの時にはより良い絶縁性を提供する。更にスイッチがオンの時には、ソース−基板間のキャパシタンスと、ドレイン−基板間のキャパシタンスとが低減され、それによって、より良い高周波数の絶縁性が提供される。
2005520345.tif 000002
【特許請求の範囲】
【請求項１】
入力ノードから出力ノードへとＲＦ信号を選択的に転送するためのＲＦスイッチであって、該ＲＦスイッチは、
基準電圧レベルにバイアスされたソースを有するＮＭＯＳトランジスタであって、該ＮＭＯＳトランジスタが、そのゲートとドレインとを画定しており、該ＮＭＯＳトランジスタがオンの時には、前記ＲＦ信号が前記出力ノードへと送られ、該ＮＭＯＳトランジスタがオフの時には、前記入力ノードが前記出力ノードから分離されることからなる、ＮＭＯＳトランジスタと、
第１のバイアス供給及びより低い電圧の第２のバイアス供給であって、該第２のバイアス供給は、前記基準電圧レベルよりも高いことからなる、第１のバイアス供給及びより低い電圧の第２のバイアス供給と、
第１の状態と第２の状態とを画定する第２のスイッチであって、該第２のスイッチは、該第１の状態において、前記ゲートを前記第１のバイアス供給に接続し、該第２の状態において、前記ゲートを前記第２のバイアス供給に接続することからなる、第２のスイッチ
とを備え、
前記ソースと前記ドレインとのうちの１つが、前記入力ノードを画定して、もう一方が前記出力ノードを画定し、
前記ＲＦ信号は、前記入力ノードに印加され、
前記第１の状態において、前記ＮＭＯＳトランジスタがオンであり、前記第２の状態において、前記ＮＭＯＳトランジスタがオフであることからなる、ＲＦスイッチ。
【請求項２】
前記第２のスイッチは、ソリッドステートスイッチを含む、請求項１に記載のＲＦスイッチ。
【請求項３】
前記ソリッドステートスイッチは、
第１のＰＭＯＳスイッチ及び第２のＰＭＯＳスイッチであって、各ＰＭＯＳは、ゲート、ソース、及びドレインを画定することからなる、第１のＰＭＯＳスイッチ及び第２のＰＭＯＳスイッチと、
前記第１のＰＭＯＳスイッチの前記ゲートに接続された論理イネーブル信号であって、前記第１のＰＭＯＳスイッチをオンとオフとに切り替える、論理イネーブル信号と、
前記第２のＰＭＯＳスイッチの前記ゲートに接続された、前記第１の論理イネーブルの反転論理
とを含み、
前記第１のＰＭＯＳは、第１の電源に接続された第１のノードを画定して、前記第２のＰＭＯＳは、第２の電源に接続された第２のノードを画定し、
前記第１のＰＭＯＳの第２のノードは、第１のダイオードのアノードに接続されて、前記第２のＰＭＯＳの第２のノードは、第２のダイオードのアノードに接続されており、ここで、前記第１のダイオードと前記第２のダイオードとのカソードは、互いに接続され、且つ、前記ＮＭＯＳトランジスタの前記ゲートに接続されていることからなる、請求項２に記載のＲＦスイッチ。
【請求項４】
前記ダイオードは、ショットキーダイオードである、請求項３に記載のＲＦスイッチ。
【請求項５】
前記ＲＦスイッチの前記出力ノードに取り付けられた静電気保護デバイスを更に含む、請求項１に記載のＲＦスイッチ。
【請求項６】
入力ノードから出力ノードへとＲＦ信号を選択的に転送するための方法であって、
ＮＭＯＳトランジスタのソースを基準電圧レベルにバイアスするステップと、
前記ＮＭＯＳトランジスタのゲートとドレインとを画定するステップと、
前記入力ノードに前記ＲＦ信号を印加するステップであって、前記ＮＭＯＳトランジスタがオンの時には、前記ＲＦ信号が前記出力ノードへと送られ、前記ＮＭＯＳトランジスタがオフの時には、前記入力ノードが前記出力ノードから分離されることからなる、ステップと、
第１のバイアス供給と、より低い電圧の第２のバイアス供給とを画定するステップであって、該第２のバイアス供給は、前記基準電圧レベルよりも高いことからなる、ステップと、
第２のスイッチの第１の状態と第２の状態とを画定するステップであって、該第２のスイッチは、該第１の状態において、前記ゲートを前記第１のバイアス供給に接続し、該第２の状態において、前記ゲートを前記第２のバイアス供給に接続することからなる、ステップ
とを含み、
前記ソースと前記ドレインとのうちの１つが前記入力ノードを画定して、もう一方が前記出力ノードを画定し、
前記第１の状態において、前記ＮＭＯＳトランジスタはオンであり、前記第２の状態において、前記ＮＭＯＳトランジスタはオフであることからなる、方法。
【請求項７】
前記第２のスイッチは、ソリッドステートスイッチを含む、請求項６に記載の方法。
【請求項８】
第１のＰＭＯＳスイッチと第２のＰＭＯＳスイッチとを提供するステップであって、各ＰＭＯＳは、ゲート、ソース、及びドレインを画定することからなる、ステップと、
論理イネーブル信号を前記第１のＰＭＯＳスイッチの前記ゲートに接続するステップであって、該論理イネーブル信号が、前記第１のＰＭＯＳスイッチをオンとオフとに切り替えることからなるステップと、
前記第２のＰＭＯＳスイッチの前記ゲートに接続された、前記第１の論理イネーブル信号の反転論理を提供するステップ
とを更に含み、
前記第１のＰＭＯＳは、第１の電源に接続された第１のノードを画定して、前記第２のＰＭＯＳは、第２の電源に接続された第２のノードを画定し、
前記第１のＰＭＯＳの第２のノードは、第１のダイオードのアノードに接続されて、前記第２のＰＭＯＳの第２のノードは、第２のダイオードのアノードに接続されており、ここで、前記第１のダイオードと前記第２のダイオードとのカソードは、互いに接続され、且つ、前記ＮＭＯＳトランジスタの前記ゲートに接続されていることからなる、請求項７に記載の方法。
【請求項９】
前記ダイオードは、ショットキーダイオードである、請求項８に記載の方法。
【請求項１０】
静電気保護デバイスを前記ＲＦスイッチの前記出力ノードに取り付けるステップを更に含む、請求項６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願への相互参照
本出願は、本出願と同じ共通の発明者及び題目の、2002年3月11日に出願された、米国特許仮出願第６０／３６３，３９５号の利益を請求し、その仮出願は、参照によって本明細書に組み込まれる。
【０００２】
本発明は、約４００ＭＨｚから、３ＧＨｚよりも高くまでか、又はほぼＬバンド内で動作する無線周波数（ＲＦ）スイッチに関し、特にシリコンＣＭＯＳのＲＦスイッチに関する。
【背景技術】
【０００３】
利用可能なソリッドステートＲＦスイッチは、一般には、ガリウム砒素（ＧａＡｓ）プロセスを用いて製造される。ＧａＡｓプロセスと、おそらくはシリコン／ゲルマニウムプロセスとが、シリコンプロセスよりも高い周波数レスポンスを有するものとして受け入れられている（ＧａＡｓ内は、シリコン内よりも電子移動度が５〜１０倍高い）。ＧａＡｓチップは、適度に小さく作られることができ、これらのプロセスを許容可能なＬバンドスイッチにさせるスイッチ特性でもって、十分な電力を処理する。例えば、ＮＥＣは、ｕＰＧ１５２ＴＡと指定されたＬバンドのＳＰＤＴ（単極双投）ＧａＡｓスイッチを製造している。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、これらのプロセスによって製造されるチップは、標準的なシリコンプロセスを用いて製造されるチップよりもコストがかかり、既知のＬバンドスイッチは、性能が劣化するため、出力部に標準的な静電気保護デバイス（ＥＳＤ）を含まない。
【０００５】
標準的なシリコンプロセスを用いて製造された既知のＲＦスイッチがあり、そのような回路の１つが図１に示される。この回路は、ゲート信号２によってスイッチがオンか又はオフにされる。ＮＭＯＳのゲートにおける５ボルトが、スイッチをオンに切り替え、ゲートにおける接地が、スイッチをオフに切り替える。
【０００６】
理想的には、オンのスイッチは、経路（チャンネル）抵抗と、基板抵抗とが零であり、ソースからの寄生容量と、ドレインからの寄生容量と、ソース−ドレイン間の寄生容量とが零であり、浮遊インダクタンスもまた同様に零である。理想に向けてのアプローチは、キャパシタンスを最小限にするためにスイッチを小型化することであったが、経路（チャンネル）抵抗と、基板抵抗とを増加させている。そのトレードオフの結果、ドレイン−ソース間のキャパシタンスは、十分に小さくならず、従って、スイッチがオフの時には、信号が流れ過ぎる。
【０００７】
シリコンプロセスを用いたＲＦスイッチに、より良いオフの絶縁性と挿入損失とを提供することが、本発明の一目的であり、該ＲＦスイッチは、標準的なＥＳＤパッドをスイッチの出力部に収容する。
【課題を解決するための手段】
【０００８】
上述の背景の説明を考慮し、本発明は、ソースが基準レベルにバイアスされたＮＭＯＳトランジスタスイッチを提供する。該ＮＭＯＳスイッチのゲートは、バイアスされてハイ（オン）となり、従って、Ｖｇｓ＞Ｖｔの時には、ＲＦ信号を通し、Ｖｇｓ＜Ｖｔの時にはオフとなり、従って、ＲＦ信号が通過するのを阻止する。より低いバイアス電圧レベル（Ｖｇよりも低い）がソースに印加されると、ＮＭＯＳスイッチはオンに切り替わり、ＮＭＯＳスイッチをオフに切り替えるためには、Ｖｇ（（Ｖｇ−Ｖｓ）＜Ｖｔ）に近い第２のバイアス電圧レベルが印加される。
【０００９】
より高いバイアス電圧と、より低いバイアス電圧とが、論理オン／オフ信号に応答して選択的に印加される。ＮＭＯＳのソースに対してより高いか又はより低いバイアス信号を接続するための単極双投機能を果たすスイッチが存在する。該スイッチは、好適には反転論理を有する２つのＰＭＯＳトランジスタであり、該反転論理は、２つのＰＭＯＳトランジスタのそれぞれのゲートを、一度にＰＭＯＳスイッチのうちの１つだけしかオンに切り換えないように駆動する。ダイオードをＰＭＯＳスイッチとＮＭＯＳのソースとの間に接続することができる。
【００１０】
既知のＲＦスイッチと対照的に、本発明におけるＲＦ出力は、実質的な性能劣化無くＥＤＳデバイスに接続されることができる。
【００１１】
当業者であれば理解されるように、後述の詳細な説明は、例示的な実施形態、図面、及び使用方法に参照がなされて進み、本発明をこれらの実施形態と使用方法とに限定する意図はない。それどころか、本発明は、広範囲であり、添付の特許請求の範囲内の記載によってのみ画定されることを意図する。
【実施例】
【００１２】
発明の下記説明は、添付の図面を参照して行われる。
【００１３】
図２の回路図は、単極単投（ＳＰＳＴ）スイッチとしての基本的な回路を示しており、すなわち、オン／オフのスイッチである。ＲＦ入力信号が、外部の４７ｐＦのコンデンサを通してＮＭＯＳスイッチ１０に提供される。ＮＭＯＳスイッチがオンの時には、信号は、もう１つの４７ｐＦのコンデンサに繋がるソースから、ＲＦ出力ノードへと転送されて出力される。
【００１４】
相補的なイネーブル信号が２つのＰＭＯＳスイッチ１４と１６とに提供されるように、反転されるイネーブル制御信号１２が存在する。イネーブル信号１２がハイの時には、ＰＭＯＳ１６のゲートがハイとなってＰＭＯＳ１６をオフに切り換え、且つ、ＰＭＯＳ１４のゲートがローとなってＰＭＯＳ１４をオンに切り換える。５ボルトは、ショットキーダイオードＤ１の両端の０．３ボルトの電圧降下によって低減されて、＋４．７ボルトがＮＭＯＳ１０のドレインに印加される。ＮＭＯＳ１０のゲートは、＋５ボルトにダイレクトにバイアスされ、ショットキーダイオードの両端の０．３ボルトが、ＮＭＯＳ１０をオフの状態に確実に維持する。イネーブル信号がローになると、ＰＭＯＳ１６はオンとなり、且つ、ＰＭＯＳ１４はオフとなる。ＮＭＯＳ１０のドレインは、ショットキーダイオードＤ２の両端の０．３ボルトの電圧降下により、＋１．７ボルトとなる。この例においては、ＮＭＯＳ１０におけるドレイン−ゲート間電圧は、＋３．３ボルトとなり、そのことによって、ＮＭＯＳ１０がオン状態に確実に維持される。この場合において、ＮＭＯＳ１０に対する閾値電圧（Ｖｔ）は、約１．０ボルトである。
【００１５】
ショットキーダイオードＤ１とＤ２とを使用して、該ダイオードがオフの時には、ＰＭＯＳ１４のドレインとＰＭＯＳ１６のドレインとよりも少ないキャパシタンスを提供する。これにより、実際の用途において回路を使用する時には、いくらか挿入損失が低減される。
【００１６】
図３は、一好適実施形態についてのバイアス電圧に関するＮＭＯＳトランジスタのオン抵抗の変化を示す。見てわかるように、１０．２オームの低い値が、約２．０ボルトでのバイアスで達成されているが、オン抵抗は、１．８ボルトから約２．１ボルトまでにわたる範囲で、１０．５オームより下まわったままである。
【００１７】
ＮＭＯＳ１０が「オフ」の時には、低い寄生容量を有することが重要である。低いソース−ドレイン間のキャパシタンス値は、ＲＦ周波数でのより良い絶縁性を提供し、より低いソース−基板間のキャパシタンスと、より低いドレイン−基板間のキャパシタンスとが、挿入損失を低減する。
【００１８】
図４Ａは、ＮＭＯＳトランジスタ１０がバイアスオフの時のＮＭＯＳトランジスタ１０に対する固有の寄生容量を示す。理想的には、バイアスオフの時にＮＭＯＳスイッチを通過する信号を最小化するためには、ドレインからソースまでの抵抗は、可能な限り高くあるべきであり、ドレインからソースまでのキャパシタンスは、可能な限り低くあるべきである。ゲートは、＋５ボルトであり、ドレイン２２は、＋４．７ボルトである。ＮＭＯＳをスイッチオフするために、ゲートが＋５ボルトの状態でドレインは＋４．７ボルトに駆動される。ＮＭＯＳが「オン」である時には、ドレイン電圧とソース電圧とがほぼ等しくなる。ドレインが＋４．７ボルトに切り換えられると、ソースが＋４．７ボルトに至るまで高く駆動されて、ＮＭＯＳの閾値を下回る。これによって、ＮＭＯＳがスイッチオフされ、ソースが浮くが、実際にはオフのままとなる。この状態においては、ドレイン−基板間の逆バイアスされたダイオードＤ３が、図４Ｂに示されるように、基板の空乏領域を拡大させ、それによって、ダイオードに関連したキャパシタンスを低減させる。従って、この逆バイアス電圧を最大化することが、キャパシタンスＣ５に対して低い値を生じさせる。図４Ａはまた、ドレインからゲートへのキャパシタンスＣ３と、ゲートからソースへのキャパシタンスＣ４とを示す。ゲートがローインピーダンスの＋５ボルトの電力線にバイアスされているため、Ｃ３とＣ４とが両方ともそのローインピーダンスに分路され、それにより、ドレインからソースまでの実効キャパシタンスが最小化される。全てが＋５ボルトに近いドレイン、ゲート、及びソースと、接地された基板とにより、寄生容量Ｃ３〜Ｃ６は最小化され、それによって、スイッチオフのインピーダンスを最大化させて、その結果、スイッチの絶縁性を最大化させる。
【００１９】
図５は、ＮＭＯＳスイッチに４．５ボルトの逆バイアスをかけた状態での本発明の好適実施形態のＲＦ周波数にわたる絶縁性を示すグラフである。図を見ると、最大で約３ＧＨｚまでの入力信号と出力信号との差分は、少なくとも４０ｄＢの減衰量か、すなわち１００分の１の減衰量である。別の言い方をすると、入力信号の１％未満が、オフのＮＭＯＳスイッチを通過する。
【００２０】
図６は、２つの単極単投スイッチを利用した実際的な回路図を示す。１つの典型的な用途において、これらのスイッチは、入力部を互いに接続することによって、単極双投ＲＦスイッチを実現するように配置されている。Ｍ２とＭ２１との周りの追加された回路構成は、ＮＭＯＳスイッチＭ８とＭ１１とをそれぞれバイアスするために必要とされる＋２ボルトの基準供給電圧を提供する。示されるようにイネーブルのゲーティングを配置することができるが、他の論理回路及び他の論理の組み合わせを、有利になるよう使用することもできる。
【００２１】
図６はまた、出力部に取り付けられたＥＳＤパッド１４８と１４９とを示す。このようなパッドは、効果的なＲＦスイッチ特性を、スイッチを効果の無いものか、及び又は、競争力の無いものとなるポイントまで低減する、パッドのインピーダンス（追加されたキャパシタンス）のために、他の既知のＲＦスイッチには見られない。すなわち、スイッチのオン抵抗があまりに高過ぎると、パッドのキャパシタンスは、ＲＦレスポンスを波打つようにひどく変動させる。本発明は、低減されたオン抵抗と、低減された寄生容量とを提供し、それによって、標準的なＥＤＳパッドの使用を可能にさせる。更に、本発明により提供されるインピーダンスは、ＥＳＤイベントの回路構成を保護することを助ける。このような標準的なＥＳＤパッドは、周知の技術である。
【００２２】
当該技術分野において知られるように、本発明を、他の種類のソリッドステートスイッチ（半導体スイッチ）、ダイオード、バイポーラトランジスタ等で実施することができる。更には、機械的なリレースイッチでさえも使用することができる。更にまた、いくつかの用途においては、ダイオードの代わりにか、又はダイオードと共に、抵抗を利用することができる。更には当該技術分野において知られるように、本発明において、Ｎ型トランジスタをＰ型トランジスタに置き換えることができる。
【００２３】
上述の実施形態は、本明細書においては例示として提示され、その多くのバリエーション及び代替が可能であることを理解すべきである。従って、本発明は、本明細書の添付の特許請求の範囲における記載によってのみ画定されるものとして、広範囲にとらえられるべきである。
【図面の簡単な説明】
【００２４】
【図１】従来技術のゲートを有効にするＲＦスイッチの回路図である。
【図２】本発明を具現化した回路図である。
【図３】一好適実施形態についてのオンスイッチ抵抗のグラフである。
【図４Ａ】ある程度の詳細を示すＮＭＯＳスイッチの図である。
【図４Ｂ】ある程度の詳細を示すＮＭＯＳスイッチの図である。
【図５】一好適実施形態についてのオフスイッチの絶縁性のグラフである。
【図６】本発明の好適実施形態を具現化した実際的な回路図である。
【図１】
2005520345.tif 000003
【図２】
2005520345.tif 000004
【図３】
2005520345.tif 000005
【図４Ａ】
2005520345.tif 000006
【図４Ｂ】
2005520345.tif 000007
【図５】
2005520345.tif 000008
【図６】
2005520345.tif 000009
【国際調査報告】
2005520345.tif 000010