(57)【要約】アクティブマトリックス液晶表示装置は、画素のアレイにおいて、各画素は、画素電極（１４）とスイッチングデバイス（１６）とを備え、交差する選択（行）およびデータ（列）アドレス導線（１８，２０）のセットによりアドレスされる、画素（１２）のアレイと、データアドレス導線（２０）の方向に延び、それぞれの行アドレス導線（１８）に接続され、一方側または両側からのアレイのアドレッシングを可能にする、補助的な接続ライン（３０）のセットとを有する。各画素は、その画素電極に接続された蓄積キャパシタ（２２）と、画素の同一の行により共有されたキャパシタライン（４０）とを含む。画素の１行の選択導線は、例えばその末端にて接続ライン（４５）を介して異なる行に関係付けられた各キャパシタラインに結合され、これにより、各接続ラインが、画素の行のための各選択導線と、それに結合された他の行のためのキャパシタラインとに接続される。疑似寄生容量により発生する望ましくない表示アーテファクトの回避を可能にすることに加え、この配置は、接続ラインを介して供給される必要な駆動信号による容量性結合駆動方法の使用を可能にする。
2005534052.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリックス液晶表示装置であって、
画素のアレイであって、各画素は、画素電極とスイッチングデバイスとを備え、前記画素に接続された選択およびデータアドレス導線の交差するセットの間の各交点に配置されている画素のアレイと、
選択信号を前記選択アドレス導線のセットに供給するための接続ラインのセットと、を有し、
前記接続ラインは、前記アレイの一方側から、前記データアドレス導線のセットの方向に延び、かつ、前記選択アドレス導線のセットのそれぞれ１つに接続され、
各画素は、前記画素電極と、画素の同一の行により共有されたキャパシタラインとの間に接続された蓄積キャパシタを含み、
画素の１行と関係付けられた前記選択アドレス導線は、画素の異なる行と関係付けられた前記キャパシタラインに結合され、各接続ラインが、画素の１行のための各選択アドレス導線と、これに結合された画素の他の行のためのキャパシタラインとに接続される、ことを特徴とする装置。
【請求項２】
画素の１行と関係付けられた前記選択アドレス導線は、画素の隣接する行に関係付けられた前記キャパシタラインに結合されることを特徴とする請求項１に記載の装置。
【請求項３】
選択アドレス導線とキャパシタラインが、アレイの一方側におけるそれらの末端の間の相互接続により結合されることを特徴とする請求項１または請求項２に記載の装置。
【請求項４】
連続する選択アドレス導線のための前記相互接続およびこれらに関係付けられた各キャパシタラインは、前記アレイの両側に交互に配置されることを特徴とする請求項３に記載の装置。
【請求項５】
各接続ラインは、前記アレイの一方側から延び、かつ、各接続ラインは、この一方側に最も近い、それが関係付けられた前記選択アドレス導線または前記キャパシタラインに、接続点において接続され、
前記接続ラインは、この接続点にて終端となる、ことを特徴とする前記請求項のいずれかに記載の装置。
【請求項６】
画素の１つの行に関係付けられた前記キャパシタラインおよび選択アドレス導線は、画素の行の両側に沿って延びることを特徴とする請求項１乃至請求項５のいずれかに記載の装置。
【請求項７】
前記画素アレイは、前記画素電極に印加される駆動電圧の一部が、前記蓄積キャパシタを介して供給される、容量性結合駆動方法を用いて駆動される、ことを特徴とする前記請求項のいずれかに記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素のアレイにおいて、各画素は、画素電極とスイッチングデバイスとを備え、画素に接続された交差する選択およびデータアドレス導線のセットの間の各交点に配置されている画素のアレイと、選択信号を選択アドレス導線のセットに供給するための接続ラインのセットと、を有し、接続ラインは、アレイの一方側から、データアドレス導線のセットの方向に延び、かつ、選択アドレス導線のセットのそれぞれ１つに接続されている、アクティブマトリックス液晶表示装置に関する。
【背景技術】
【０００２】
この種の、例えば、携帯電話、カメラビューファインダ、電子手帳等の携帯分野での使用に適したアクティブマトリックス液晶表示装置（ＡＭＬＣＤ：Active Matrix Liquid Crystal Device）の例が、ＷＯ０２／０６３３８７（ＰＨＮＬ０１００７４）に記述されている。この装置では、各接続ラインが、データアドレス導線の各ペアの間にて、アレイの一方側から反対側まで延びているとともに、接続ラインが、この導線の上を延びる、その長さに沿った位置において、その関係付けられた選択アドレス導線に接続されている。
【０００３】
選択（行）アドレス導線のセットに接続された接続ラインのセットによって、データ（列）アドレス導線に印加された選択（スキャン）信号および表示データ信号を、従来のＡＭＬＣＤにおける２つの相互に直交する側からではなく、アレイの共通側、またはアレイの平行する両側のいずれかに供給することが可能となる。以下、このようなアドレス構造を有するＡＭＬＣＤを、並列駆動型ＡＭＬＣＤと呼ぶ。一般に、従来のＡＭＬＣＤにおいては、選択信号を運ぶ行アドレス導線のセットおよびデータ信号を運ぶ列アドレス導線のセットは、アドレス導線のセットとの電気的な接触を可能にするために、それぞれ矩形の支持体上を、画素のアレイの領域を越えて、支持体の２つの隣接する端部へと延びている。例えば、行および列駆動回路ＩＣを、支持体のこれらの周辺境界部に、それらの出力端子を延長されたアドレス導線に接続した状態で、直接搭載することができ、あるいは、それらの出力端子がフォイル上のトラックを介してアドレス導線に接続された状態で、フォイルに搭載することができる。上述の方法における接続導線ラインのセットを用いて、ＩＣを、支持体の一方側のみに沿った共通の周辺境界部または支持体の平行する両側に沿った各周辺境界部のいずれかに設けること、あるいはこのような部分にフォイル接続を行えるようにすることができる。
【０００４】
この特徴を用いて、例えば、支持体の所与の大きさにおける効果的な表示領域を、一次元にて増加させることができる。これは、表示装置が小さな携帯用製品に用いられる場合に有益である。類似の種類の接続方法が、Ｒ．グリーン（Greene）らによる論文“ビジネスおよび消費者向け分野のための大型ワイドビューアングルシームレスタイルＡＭＬＣＤの製造（Manufacturing of Large Wide-View angle Seamless Tiled AMLCDs for Business and Consumer Applications）”、ＩＤＭＣ２０００、ページ１９１〜１９４に記載されている。このケースの利点は、一方の端部のみからのアドレス導線の駆動を可能とすることにより、個別の表示パネルのタイリング（tiling）が容易になる点である。
【０００５】
ＡＭＬＣＤにおいては、印加されたデータ信号を蓄積し、ＬＣ表示素子における駆動電圧の維持をアシストする蓄積キャパシタを、各画素に設けることが一般的である。このキャパシタの一方側は、画素電極に接続され、他方側は、画素の隣接行に関係付けられた選択アドレス導線または選択アドレス導線に並行して延びる専用の補助的ラインのいずれかに接続することができる。
【０００６】
しかしながら、上述の種類のＡＭＬＣＤにおいて蓄積キャパシタを使用した場合、表示の非均一性の形で問題が生じる場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、冒頭の段落で述べた種類の改善された表示装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明によると、冒頭の段落で述べた種類のアクティブマトリックス液晶表示装置が提供され、この装置では、各画素が、画素電極と画素の同一の行により共有されたキャパシタラインとの間に接続された蓄積キャパシタを含み、画素の１行と関係付けられた選択アドレス導線は、画素の異なる行と関係付けられたキャパシタラインに結合され、これにより、各接続ラインが、画素の１行のための各選択アドレス導線と、これに結合された画素の他の行のためのキャパシタラインとに接続される。
【０００９】
本発明は、重要な利点を提示し、前述した表示の非均一性の問題の克服を可能にする。さらに、同等に重要に、再び表示の非均一性の問題が生じるリスクなしに、いわゆる容量性結合駆動方法の使用を可能にする。画素内のＬＣ材料に印加された駆動電圧の一部が、画素蓄積キャパシタを介して画素電極に結合される、このような駆動方法は、データ信号に必要な電圧範囲を減少させ、表示装置の全体的な電力消費の減少をもたらすことができるため、特に表示データ信号のデータアドレス導線への印加に使用される列駆動回路の設計および動作に関して、大いに有益である。
【００１０】
好ましくは、各接続ラインは、アレイの一方側から延び、かつ、各接続ラインは、アレイの一方側に最も近い、それが関係付けられた選択アドレス導線またはキャパシタラインに、接続点において接続されるとともに、接続ラインは、この接続点にて終端となる。よって、前述の表示の非均一性の問題は除去され、あるいは少なくとも実質的に減少する。
【００１１】
本発明は、部分的には、表示の非均一性の問題および関係する特定の容量性効果の原因の理解から得られたものである。１つの画素行の選択アドレス導線を、異なる画素行の蓄積キャパシタラインに接続し、ペアにする配置は、このような問題の回避を促進する。好ましくは、異なる画素行は、隣接する画素行である。これは、接続配置の簡素化をもたらす。
【００１２】
選択アドレス導線は、好ましくは、その関係付けられたキャパシタラインに、アレイの一方側におけるこれらの末端の間の相互接続によって接続される。この方法において、画素アレイの領域の外に相互接続が位置することは、これらの提供を容易にし、かつ、画素回路自体は影響を受けず、したがって、相互接続がアレイの領域内に設けられた場合に生じ得るような、何らの追加的な寄生容量効果をも受けないことを確実にする。これらの構成要素の一方または他方に使用される被覆導電層のパターニングを適切に修正することにより、相互接続は、選択アドレス導線および／またはキャパシタラインと同時に、容易かつ便利に製造することができる。
【００１３】
相互接続は、すべて、アレイの一方側に配置してもよい。しかしながら、連続する選択アドレス導線に関係付けられた相互接続は、アレイの両側に交互に配置することが好ましい。このような配置は、製造をより容易にし、必要とするクロスオーバーがより少なくなる。
【００１４】
本発明に係るアクティブマトリックス液晶表示装置（ＡＭＬＣＤ）の実施形態を、例として、添付の図面を参照してこれより説明する。
【発明を実施するための最良の形態】
【００１５】
図１および図２を参照すると、並列駆動アレイ構造型のＡＭＬＣＤの第１および第２実施例は、概して、従来のＡＭＬＣＤに類似しており、主な違いは、行および列アドレス導線のセットが、２つの隣接側ではなく、アレイの両側（または同一側も可能）に引き回されている点である。ＡＭＬＣＤは、画素１２のアレイを備え、各画素は、画素電極１４と、スイッチングデバイスとを備え、スイッチングデバイスは、ここではＴＦＴ（Thin Film Transistor）１６の形態であり、行（選択）および列（データ）アドレス導線１８および２０のセットのそれぞれに接続されている。Ｃｏｌ  Ｍ，Ｃｏｌ  Ｍ＋１，およびＣｏｌ  Ｍ＋２、の３つの列と、Ｎ，Ｎ＋１、の２つの行における６つの画素のみのグループを、簡素化のために示しているが、典型的な装置においては、数千の画素がアレイに存在し得ることを理解されたい。
【００１６】
装置の構成は、従来の実施に従い、画素電極１４が、行および列に組織化され、相互に直交する行アドレス導線１８と列アドレス導線２０のセットが、画素電極１４の間で延びており、各電極は、アドレス導線の各ペアの交点に隣接して配置されている。画素電極、アドレス導線のセット、およびＴＦＴが、すべて、例えばガラス板などの共通の支持体に保持される。第２の、例えば再びガラス板である、離された支持体が、第１支持体に平行に重ねて配置され、図１および図２において２１で示された共通電極を保持する。液晶材料が、支持体の間に配置され、この液晶材料は、支持体の間でアレイの外周を延びるシールによって収容されている。各画素電極１４は、共通電極２１の重なり位置およびその間の液晶材料と共に、各表示要素１５を定義し、ここではキャパシタンスＣＬＣとして示される。
【００１７】
同一の行における画素のすべてのＴＦＴ１６のゲート端子は、動作中に選択パルス（ゲート）信号が供給される共通の行アドレス導線１８に接続される。同様に、同一の列におけるすべての画素のＴＦＴのソース端子は、データ（ビデオ）信号が印加される共通の列アドレス導線２０に接続される。ＴＦＴのドレイン端子は、表示要素の部分を形成し定義する各画素電極１４にそれぞれ接続される。
【００１８】
装置は、選択パルス信号によって行導線１８を順に走査することによって、行において時間を基に駆動され、ＴＦＴ１６の各行を、各行アドレス期間において順番にオンにし、データ（ビデオ）信号を、表示要素の各行のための列導線に、適宜、順番にゲート信号と同期させて印加し、完全な表示画像を１つのフィールドに形成する。一度に１つの行を用いてアドレスし、アドレスされた行のすべてのＴＦＴ１６が、データ信号が列導線２０から画素電極１４へと転送される選択パルス信号の持続時間によって決定される期間にわたって、スイッチオンされる。選択信号が終了すると、導線１８は、より低いホールドレベルに戻り、行のＴＦＴ１６は、残りのフレーム時間の間オフにされ、これにより、表示要素を導線２０から分離し、次回に、通常は次のフレーム期間においてこれらがアドレスされるまで、印加された電荷を表示要素に蓄積することを確実にする。典型的なＡＭＬＣＤの一般的な構成および駆動の側面についてのさらなる情報は、米国特許第５１３０８２９号を参照されたい。
【００１９】
各画素１２は、また、画素電極１４と基準電位源の間に接続された、キャパシタンスＣｓを有する蓄積キャパシタ２２を含む。基準電位源は、ここでは、画素の次の行と関係付けられた行アドレス導線１８を備え、容量性結合型駆動方法の使用を可能にし、アドレッシングにより表示要素に印加された駆動電圧の一部が、蓄積キャパシタ２２を介して電極１４に結合される。この目的のために、通常の選択およびホールドレベルに加えて電圧レベルを含んだ、特定の種類の信号波形が、行アドレス導線１８に印加される。容量性結合駆動方法を用いて、その関係するＴＦＴのゲート−トレインキャパシタンスを介して表示要素に結合されたＤＣ電圧を補償することにより、特に画像スティッキング効果など、表示出力の質を向上させ、かつ、より低い電圧列駆動回路の使用を可能にする。これらは、隣接する行アドレス導線（すなわち、表示要素のＴＦＴが接続されたものとは異なるもの）に接続された蓄積キャパシタを使用し、かつ、ライン（行）またはフィールド反転モードで動作する表示装置に適用可能である。単にホールドレベルと、各行アドレス期間においてこの導線に接続されたＴＦＴをオンにする動作が可能な、フレーム期間ごとに一度の、選択（ゲート）パルスレベルとを含む、各行アドレス導線に供給される波形よりも、この駆動方法において用いられる波形は、中間ステップレベルをさらに含む。動作においては、表示要素が、供給されたデータ信号の値に応じ、かつ、選択パルス信号の終わりにＴＦＴがオフにされた後に、その関係するＴＦＴを通じて特定のレベルに充電されて、表示要素を分離させ、隣接する行アドレス導線に印加される波形の電圧ステップが、蓄積キャパシタを介して表示要素に結合され、表示要素電圧を最終の所望のレベルにし、要求される表示効果、すなわちグラデーションレベルを生成する。このように、１つの行アドレス導線に印加される波形のステップレベルは、隣接する異なる行アドレス導線により、これらの関係する蓄積キャパシタを介して選択された行内の表示要素、において得られた電圧に貢献する。ステップレベルの適切な調整により、この技術を用いて、キックバック効果を補償することができる。
【００２０】
ＴＦＴ  ＬＣ表示装置に用いられる容量性結合駆動方法の例は、Ｐｒｏｃ．日本ディスプレイ（Japan Display）８９、５８０〜５８３頁において公開されたタケダ（Takeda）らによる論文“ＴＦＴ−ＬＣＤのための容量性結合駆動の簡素化された方法（Simplified Method of Capacitively Coupled Driving for TFT-LCD）”、およびＰｒｏｃ．  Ａ  ＭＬＣＤ‘９４、東京、６０〜６２頁において公開されたカミヤ（Kamiya）らによる論文“低電力消費によるＴＦＴ−ＬＣＤの新規な駆動方法（A Novel Driving Method of TFT-LCD with Low Power Consumption）”に記載されており、これらの開示を、参考のために本明細書に引用する。前者では、表示要素に関係付けられた蓄積キャパシタが、先行の隣接する行アドレス導線に接続され、ステップレベルは、選択パルス信号に続き、一方で後者では、蓄積キャパシタは、後続の隣接する行アドレス導線に接続され、ステップレベルは、選択パルスの前にある。ここで、用語「先行する」および「後続の」は、行がアドレスされる順番を示し、これは通常、上から下に向かう。
【００２１】
図１の装置においては、行アドレス導線１８は、画素アレイの両端のすぐ側で終端となり、接続ライン３０のセットが、列アドレス導線２０と同一方向かつ並行に延びる補助的な列導線の形で設けられ、各ライン３０は、アレイの下部から、それぞれの隣接する列アドレス導線１８のペアの間を延び、接続点３２において終端となり、ここで行アドレス導線１８のそれぞれに接続される。これにより、補助的な接続ライン３０は、行選択信号を、データ信号が列アドレス導線２０に印加されるアレイの上側に対向するアレイの下側から、行アドレス導線１８に印加することを可能にする。
【００２２】
画素を駆動するために、従来の形の行および列駆動回路（図示せず）が、選択ライン３０および列アドレス導線２０のセットに、それぞれの一端にて接続される。行駆動回路は、ライン３０を介して、行アドレス導線１８に選択信号を順に供給し、ＴＦＴ１６の各行を最も上の行から開始して順番にオンにする。列駆動回路は、例えば入力ビデオ信号をサンプリングすることにより得られたデータ（ビデオ）信号を、列アドレス導線２０のそれぞれに行選択と同期して供給する。各行は、この方法で、最初は最も上から、最後に最も下まで順にアドレスされ、アレイから表示出力を形成する。行は、連続するフレームにおいて、この方法で繰り返しアドレスされる。駆動回路は、アレイの両側における導線１８，２０および３０を保持する支持体の部分に搭載されるＩＣの形で提供してもよい。あるいは、ポリシリコンデバイスを備えるＴＦＴの場合、駆動回路を、代わりに、支持体の両側に、同一のプロセスを用いて実際に加工し、同時に、ＴＦＴおよびアドレス導線等を備えるアクティブマトリックス回路として、支持体上に完全に集積してもよい。
【００２３】
したがって、理解されるように、装置の駆動は、一般的に、行選択信号がライン３０のセットを介して行アドレス導線１８に印加されることを除いて、従来のＡＭＬＣＤの駆動に類似している。これにより、支持体の周辺部分を、２つの隣接する側に沿って、ＩＣの積載用、または、相互接続の提供用に確保する必要性が避けられ、装置の対称性および製品内への実装に関して有益となる。
【００２４】
図２のＡＭＬＣＤは、行アドレス導線への駆動信号の接続の代わりの構成を使用しているが、それ以外は図１のＡＭＬＣＤに類似している。ここで、接続ライン３０は、アレイの上側から、それぞれの行アドレス導線１８へと延びており、そこで接続点３２において終端となる。
【００２５】
表示装置の構成は、ここでは説明しないが、一般に従来の方法が用いられる。ＴＦＴ１６は非晶質、微晶質、または多結晶質シリコンタイプのものとすることができる。表示装置は、反射または透過型のものとすることができる。前者の種類では、接続ライン３０は、画素電極の下に配置することができる。後者の種類では、接続ライン３０は、画素電極の一端側に沿って延びるように配置することができる。
【００２６】
図１および図２の両方の装置の動作において、画素の表示明るさレベルのエラーが見られる場合がある。その理由を、これより説明する。
【００２７】
図１の装置の場合、アレイの下側の端部から、それぞれの列の画素電極１４の下またはこれに隣接して走っている接続ライン３０は、接続３０と画素電極１４の間に、図１ではＣＬで示される追加的な寄生容量を生じさせる。ほとんどの画素内では、この追加的な容量の効果は、画素の動作において重要ではない。しかしながら、例えば、図１にＡとして標示された画素では、寄生容量ＣＬは、オフセット電圧を増加させ、これは、画素のＴＦＴ１６が、その関係する導線１８に印加される選択信号の終了によってオフにされた場合に生じる。これは、この画素内のＴＦＴ１６のゲート−ドレインキャパシタンスに並行して現れる寄生容量ＣＬを原因とする。その結果、画素Ａは、同じ画素の行内の他のすべての画素とは異なるオフセット電圧を持つ。この違いは、画素Ａにより表示される明るさ（グレースケール）レベルに、可視のエラーを生じる場合がある。同一の効果が、図１の画素Ｄ、およびアレイ内の他のすべての画素において、ライン３０と導線１８の間の接続点３２の位置、すなわち行駆動信号を運んでいるライン３０が選択信号を画素のＴＦＴ１６のゲートに供給する位置にも生じる。
【００２８】
行駆動信号がアレイの上から導線１８に印加される図２の構成の場合では、寄生容量ＣＬの効果は、図１の装置での効果とは異なるが、容量性結合駆動方法を用いる場合に顕著となる。図２にＡとして標示された画素においては、追加的な寄生容量ＣＬは、事実上、画素の蓄積キャパシタ２２に並列に接続されている。これは、容量性結合駆動を用いる場合、画素Ａの電極１４に結合される駆動電圧の大きさは、同一行の他の画素へのそれよりも大きく、この画素に、異なる明るさレベルを持たせてしまう。同一の効果は、Ｄとして標示された、接続ライン３０がその蓄積キャパシタ２２に信号を運ぶ画素、および、同様に、接続点３２に隣接して位置する他のすべての画素に生じる。
【００２９】
図３および図４は、明るさエラーに関するこれらの問題を避ける本発明に係るＡＭＬＣＤの２つの例示的な実施形態の回路構成を示す。各ケースでは簡素化のために、２つの行、Ｒｏｗ  Ｎ，Ｒｏｗ  Ｎ＋１、および２つの列、Ｃｏｌ  Ｍ，Ｃｏｌ  Ｍ＋１における４つのみの画素１２が示されている。両方の例において、接続ライン３０が、ＴＦＴ１６向けの選択信号または蓄積キャパシタ２２向けの駆動信号のいずれかの供給先である画素１２を通過しない、修正されたアレイ構造が使用されている。代わりに、ライン３０は、選択信号またはキャパシタライン駆動信号のいずれかの供給先である画素の、接続ラインが延びてくるアレイの側に最も近い端部、の近くでそれぞれ終端となり、ライン３０と画素電極１４の間の追加的な寄生容量ＣＬを最小化している。
【００３０】
これは、行アドレス導線１８および蓄積キャパシタ２２に対し、以前のように両方の目的に同一の導線を使用せずに、分離された水平電極を使用することによって達成される。このように、装置は、行アドレス導線１８のセットと、行アドレス導線に並行して延びる分離された蓄積キャパシタライン４０のセット（ｃａｐ  Ｎ，Ｃａｐ  Ｎ＋１，等）とを有する。画素の個別行のための行アドレス導線１８および蓄積キャパシタライン４０は、画素の両側に配置されており、例えば、行アドレス導線が、画素の上部に向き、キャパシタラインが画素の下部に向き、あるいはその反対となっている。各行アドレス導線１８に接続された接続ライン３０により運ばれる各行駆動信号を用いて、関係付けられた画素の行向けの選択（ＴＦＴゲート）信号、および、第２の、異なる画素の行向けの蓄積キャパシタ駆動信号が供給される。この目的のために、関係する行アドレス導線１８およびキャパシタライン４０は、表示領域の外側で、アレイの一方側にて導線１８とライン４０をリンクする、短い、縦方向の相互接続ライン４５によって、互いにペアとして接続される。アレイ内のすべての画素用の行アドレス導線およびキャパシタラインが、この方法で互いにペアとしてリンクされる。原則的には、互いにペアにされた行アドレス導線とキャパシタラインを、互いに隣接させる必要はないが、これらを隣接させた場合は、必要とされるアレイの端部においてリンクする相互接続のレイアウトが簡素化される。
【００３１】
外部で生成された行駆動信号は、アレイの下（図４）または上（図３）のいずれかから、それぞれ図１および図２の構成のように、縦方向の接続ライン３０にて供給することができる。特定の接続ライン３０が、その接続先である行アドレス導線１８またはキャパシタライン４０のいずれかのうちの１つめ、すなわち接続ラインが延びてくるアレイの側に最も近い導線またはライン、にぶつかる箇所で、ライン３０はその導線またはラインに接続され、ここで終端となる。同じ行駆動信号を運ばなければならないこの導線またはラインと、そのペアであるラインまたは導線との間に必要な接続は、それぞれ、アレイの端部での相互接続を通して達成される。これにより、行駆動信号を運ぶライン３０が、駆動信号の供給先である画素のいずれかを通過する必要が避けられる。
【００３２】
図３の構成に関しては、導線ライン３０が、最初に、これらが関係付けられ、駆動信号を供給する先である、アドレス導線とキャパシタラインのペアのうち、行アドレス導線１８にぶつかる。例えば、第Ｎの行にある画素１２のＴＦＴ１６をスイッチングする行駆動信号を運ぶ接続ライン３０は、ポイント３２においてＲｏｗ  Ｎのアドレス導線１８に接続される。この信号は、このラインの終端とＲｏｗ  Ｎのアドレス導線１８をリンクする相互接続４５を介して、次の第Ｎ＋１の画素の行のキャパシタラインＣａｐ  Ｎ＋１に接続される。同様に、駆動信号を、第Ｎ＋１の行の、Ｒｏｗ  Ｎ＋１の行アドレス導線１８に供給するための接続ライン３０は、相互接続４５を介して第Ｎ＋２の画素の行のキャパシタライン４０に供給され、以下同様となる。アレイの側部にある相互接続４５は、ライン３０を、その関係する画素を通して適当なキャパシタラインに通す必要性を回避することが理解されよう。
【００３３】
図４の構成では、アレイの下から来る接続ライン３０は、最初に、これらが運んでいる信号が供給されるべき各行アドレス導線１８／キャパシタライン４０のペアのうち、キャパシタライン４０にぶつかる。各接続ライン３０は、その各キャパシタライン４０にて終端となり、そこで接続点３２によってキャパシタラインに接続され、また、ライン３０の駆動信号は、キャパシタライン４０を行アドレス導線１８にリンクする、アレイの側部の相互接続４５を通して、関係する行アドレス導線１８に供給される。こうして、例えば、第Ｎ＋１の行における画素の蓄積キャパシタおよび第Ｎの行の画素のＴＦＴ１６向けの駆動信号を供給する接続ライン３０は、第Ｎ＋１の行の画素のキャパシタラインＣａｐ  Ｎ＋１に接続され、このキャパシタラインＣａｐ  Ｎ＋１は、相互接続４５を介して、その末端がＲｏｗ  Ｎの行アドレス導線１８に接続され、以下同様となる。
【００３４】
両方の構成において、特定の画素におけるキャパシタンスＣＬの前述の効果は、もはや存在しないことが明白であろう。よって、先に見出された望まれない表示の非均一性の類は、回避される。
【００３５】
図３および図４の両方の装置において、キャパシタライン４０と行アドレス導線１８の各ペアの間の相互接続４５は、アレイの一方側のみに配置する必要はない。図５では、簡素化のために、画素の５つの行Ｒ１〜Ｒ５と、４つの列Ｃ１〜Ｃ４とにより構成されるアレイを備えたＡＭＬＣＤの代わりの構成の回路配列の一部が、模式的に示されており、この中で、行駆動信号は、行駆動回路５０により、図３の実施形態のように接続ライン３０を介して上から供給され、画素向けのデータ信号は、アレイの下にある列駆動回路６０により列アドレス導線２０に供給される。この配列において、関係する行アドレス導線１８とキャパシタライン４０の連続するペアの間の相互接続４５は、一方側のみにすべて配置するのではなく、アレイの両側に交互に設けられる。その結果、必要な導線交差はより少なくなる。
【００３６】
図５から明らかなように、画素の第１の行のキャパシタライン４０は、行アドレス導線１８とはペアにされていない。実際には、この第１の行は、ビューからマスクされた、表示出力の部分を形成しないダミー行としてもよい。代わりに、キャパシタライン４０を、図示されるように、単に行駆動回路５０の専用の出力Ｒ０に接続しても良い。
【００３７】
図５は、また、典型的な容量性結合駆動方法において連続する行の接続ラインに印加される行駆動信号波形の例を示す。Ａに示される信号波形は、上から下へと順にスキャンされアドレスされる画素の行に適しており、一方、Ｂに示される波形は、下から上へと順にスキャンされアドレスされる行に適している。各接続ライン３０に印加され、よってこの接続ライン３０に接続されている行アドレス導線１８およびキャパシタライン４０へと印加される信号波形は、関係する行アドレス導線１８に結合されたＴＦＴ１６を行アドレス期間中にオンにする選択（ゲート）信号レベルＶｓを含み、これにより、画素の行の画素電極１４が、それらの各列アドレス導線２０に同時に印加されるデータ信号のレベルと、画素のアドレッシングに従いＴＦＴ１６をＯＦＦ状態に維持するホールド（非選択）信号レベルＶｈに応じて充電され、電極１４を列導線から分離する。ＡおよびＢのそれぞれにて、１行に対する波形における選択信号Ｖｓの直後または直前に、隣接する画素の行の行駆動波形の選択信号成分と一致する追加のレベルＶｐがあり、この追加のレベルＶｐは、この隣接する行における画素の蓄積キャパシタを介して結合することにより、この行の画素電極１４において確立された電圧に貢献する。理解されるように、連続するフレームのＬＣ表示要素に印加される駆動電圧の極性を逆転させる必要があるため、信号Ｖｐは、連続するフレームのために反転される。こうして、この容量性結合駆動方法における行駆動信号波形は、４つのレベルを有する。
【００３８】
上述の実施形態において、接続ライン３０は、それぞれが関係する行アドレス導線１８またはキャパシタライン４０への接続点において終端となるよう配置されている。しかしながら、接続点の前と後における画素の容量的環境は、結果的に異なるため、ＷＯ０３／０１４８０８（ＰＨＧＢ０１０１３２）に記載されるように、特定の望まれない表示アーテファクト効果が生じる場合がある。したがって、接続点の近くから、アレイの、接続ラインが延びてくる側の反対側へ延び、かつ、接続ラインから電気的に分離され、基準電圧に保持された補償導線ラインを使用して、前述の明細書に記載されているような問題を避け、または減少させることが望まれるであろう。
【００３９】
上述の実施形態においては、一般的な矩形の画素アレイを用いたが、アレイを異なる形状、例えば半円形にしてもよいことが、考えられる。アレイの同じ側または両側に沿って行および列駆動回路、またはそのための接続部分を提供する能力は、利用されるアレイの形状の選択および実施において大きな自由を与えるものである。
【００４０】
本開示を読むことにより、当業者には、他の修正も明白となるであろう。そのような修正は、アクティブマトリックス表示装置およびそのための構成部品の分野において周知の他の特徴を含むこともでき、これらの特徴は、本明細書に既に記載された特徴の代わりまたは追加として用いることができる。
【図面の簡単な説明】
【００４１】
【図１】図１は、並列駆動型のＡＭＬＣＤの第１の実施例における画素の典型的なグループの同等の電子回路を模式的に示している。
【図２】図２は、並列駆動型のＡＭＬＣＤの第２の実施例における画素の典型的なグループの同等の電子回路を模式的に示している。
【図３】図３は、本発明に係る表示装置の第１および第２実施形態における画素の典型的なグループの同等の回路を模式的に示している。
【図４】図４は、本発明に係る表示装置の第１および第２実施形態における画素の典型的なグループの同等の回路を模式的に示している。
【図５】図５は、代わりの回路構成を有する、本発明に係る表示装置の他の実施形態を、駆動波形の例と共に模式的に示している。
【００４２】
全図面において、同一の参照番号を用いて、同一または類似の部品を示している。
【図１】
2005534052.tif 000003
【図２】
2005534052.tif 000004
【図３】
2005534052.tif 000005
【図４】
2005534052.tif 000006
【図５】
2005534052.tif 000007
【国際調査報告】
2005534052.tif 000008
2005534052.tif 000009
2005534052.tif 000010