(57)【要約】【課題】  ＣＤＭＡ及びＧＰＳシステムのための多重初期サーチの方法。【解決手段】  サーチャーのハードウェアはＩＳ−９５  ＣＤＭＡモード或いはＧＰＳモードのいずれかで同時サーチを実行するために多重化される。ＩＳ−９５モードでは、サーチのハードウェアはサーチャーの複数の時間スライスに時間多重され、それぞれの時間スライスはデータ系列を逆拡散するためのＰＮ系列を生成することが出来る。ＧＰＳモードでは、サーチのハードウェアは複数の異なるＧＰＳチャネルとして構成され、それぞれのＧＰＳチャネルは特定のＧＰＳ衛星からのＧＰＳ信号を追跡するためのゴールド符号系列を生成することが出来る。この構成はサーチャーに複数のＧＰＳ信号のサーチを同時に実行させることができる。ＩＳ−９５及びＧＰＳの両モードにおける信号サーチは従来のサーチャーのハードウェアに比べて飛躍的に速い速度で実行される。さらにサーチのハードウェアはＩＳ−９５或いはＧＰＳモードのいずれでも動作するように動的に構成することができ、各動作モードのための個別の回路の必要が無くなる。
2005525005.tif 000002
【特許請求の範囲】
【請求項１】
以下を具備する方法：
複数の独立したサーチを同時に実行すること；そして
独立したサーチの結果の関数として無線通信装置の復調器を構成すること。
【請求項２】
独立したサーチのそれぞれがサーチのパラメータの異なるセットと関係づけられている、請求項１に記載の方法。
【請求項３】
前記サーチのパラメータは、窓のサイズ、コヒーレントな累算の長さ、非コヒーレントな累算の長さ、及びＰＮオフセットの少なくとも１つを含む、請求項２に記載の方法。
【請求項４】
複数のサーチのモードから１つのサーチのモードを選択することを更に具備する、請求項１に記載の方法。
【請求項５】
前記選択されたサーチのモードがＧＰＳモードである、請求項４に記載の方法。
【請求項６】
独立したサーチを並行して実行するためにチャネルサーチのハードウェアの部分を配分することを更に具備する、請求項５に記載の方法。
【請求項７】
請求項５に記載の方法であって、独立したサーチの結果の関数として復調器を構成することが以下を具備する：
受信されたデータを逆拡散すること；
該逆拡散されたデータの関数としてコヒーレントな累算結果を生成すること；
そして
該コヒーレントな累算結果の関数として復調器を構成すること。
【請求項８】
前記選択されたサーチのモードがＩＳ−９５モードである、請求項４に記載の方法。
【請求項９】
複数の独立したサーチを同時に実行することが、複数のサーチを実行するためにチャネルサーチのハードウェアを時間多重することを具備する、請求項８に記載の方法。
【請求項１０】
請求項８に記載の方法であって、独立したサーチの結果の関数として復調器を構成することが以下を具備する：
受信されたデータを逆拡散すること；
該逆拡散されたデータの関数としてコヒーレントな累算結果を生成すること；
該コヒーレントな累算結果の関数としてエネルギー値を計算すること；
該エネルギー値の関数として非コヒーレントな累算結果を生成すること；
該非コヒーレントな累算結果の関数として複数のエネルギーピークを見分けること；
該複数のエネルギーピークを分類すること；そして
該分類されたエネルギーピークの関数として復調器を構成すること。
【請求項１１】
以下を具備する方法：
ＧＰＳモード及びＩＳ−９５モードの１つで同時に実行される独立したサーチの複数を実行するためにチャネルサーチのハードウェアを構成すること；
独立したサーチそれぞれのために、受信されたデータを逆拡散すること；
該逆拡散されたデータの関数としてコヒーレントな累算結果を生成すること；
ＧＰＳモードで、該コヒーレントな累算結果の関数として復調器を構成すること；そして
ＩＳ−９５モードで、該コヒーレントな累算結果の関数としてエネルギー値を計算すること、該エネルギー値の関数として非コヒーレントな累算結果を生成すること、該非コヒーレントな累算結果の関数として複数のエネルギーピークを見分けること、該複数のエネルギーピークを分類すること、そして該分類されたエネルギーピークの関数として復調器を構成すること。
【請求項１２】
前記受信されたデータは、利得調整されたＩ／Ｑデータ、中心帯域のＩ／Ｑデータ、より低い帯域のＩ／Ｑデータ、及びより高い帯域のＩ／Ｑデータの少なくとも１つのＩ及びＱの直交する成分を含む、請求項１１に記載の方法。
【請求項１３】
プロセッサが実行可能な以下のための命令を含むプロセッサが読み取り可能な媒体：
複数の独立したサーチを同時に実行する；そして
独立したサーチの結果の関数として無線通信装置の復調器を構成する。
【請求項１４】
独立したサーチのそれぞれがサーチのパラメータの異なるセットと関係づけられている、請求項１３に記載のプロセッサが読み取り可能な媒体。
【請求項１５】
前記サーチのパラメータは、窓のサイズ、コヒーレントな累算の長さ、非コヒーレントな累算の長さ、及びＰＮオフセットの少なくとも１つを含む、請求項１４に記載のプロセッサが読み取り可能な媒体。
【請求項１６】
複数のサーチのモードから１つのサーチのモードを選択するための命令を更に含む、請求項１３に記載のプロセッサが読み取り可能な媒体。
【請求項１７】
前記選択されたサーチのモードがＧＰＳモードである、請求項１６に記載のプロセッサが読み取り可能な媒体。
【請求項１８】
独立したサーチを並行して実行するためにチャネルサーチのハードウェアの部分を配分するための命令を更に含む、請求項１７に記載のプロセッサが読み取り可能な媒体。
【請求項１９】
請求項１７に記載のプロセッサが読み取り可能な媒体であって、以下のための命令を更に含む媒体：
受信されたデータを逆拡散する；
該逆拡散されたデータの関数としてコヒーレントな累算結果を生成する；
そして
該コヒーレントな累算結果の関数として復調器を構成する。
【請求項２０】
前記選択されたサーチのモードがＩＳ−９５モードである、請求項１６に記載のプロセッサが読み取り可能な媒体。
【請求項２１】
複数のサーチを実行するためにチャネルサーチのハードウェアを時間多重するための命令を更に含む、請求項２０に記載のプロセッサが読み取り可能な媒体。
【請求項２２】
請求項２０に記載のプロセッサが読み取り可能な媒体であって、以下のための命令を更に含む媒体：
受信されたデータを逆拡散する；
該逆拡散されたデータの関数としてコヒーレントな累算結果を生成する；
該コヒーレントな累算結果の関数としてエネルギー値を計算する；
該エネルギー値の関数として非コヒーレントな累算結果を生成する；
該非コヒーレントな累算結果の関数として複数のエネルギーピークを見分ける；
該複数のエネルギーピークを分類する；そして
該分類されたエネルギーピークの関数として復調器を構成する。
【請求項２３】
プロセッサが実行可能な以下のための命令を含むプロセッサが読み取り可能な媒体：
ＧＰＳモード及びＩＳ−９５モードの１つで同時に実行される独立したサーチの複数を実行するためにチャネルサーチのハードウェアを構成する；
独立したサーチそれぞれのために、受信されたデータを逆拡散するために整合フィルタを用いる；
該逆拡散されたデータの関数としてコヒーレントな累算結果を生成する；
ＧＰＳモードで、該コヒーレントな累算結果の関数として復調器を構成する；そして
ＩＳ−９５モードで、該コヒーレントな累算結果の関数としてエネルギー値を計算する、該エネルギー値の関数として非コヒーレントな累算結果を生成する、該非コヒーレントな累算結果の関数として複数のエネルギーピークを見分ける、該複数のエネルギーピークを分類する、そして該分類されたエネルギーピークの関数として復調器を構成する。
【請求項２４】
以下を具備する装置：
ＧＰＳモード及びＩＳ−９５モードの１つで同時に実行される独立したサーチの複数を実行するために構成されたチャネルサーチモジュール；そして
サーチの結果に基づいて信号を復調するモデム。
【請求項２５】
請求項２４に記載の装置であって、前記チャネルサーチモジュールは、ＧＰＳモードにおいては同時に動作する複数のＧＰＳチャネルとして前記チャネルサーチモジュールを構成しＩＳ−９５モードにおいてはサーチャーの時間多重された複数の時間スライスとしてチャネルサーチを構成する制御モジュールを具備する。
【請求項２６】
請求項２４に記載の装置であって、前記チャネルサーチモジュールは受信されたデータを逆拡散するための整合フィルタを具備し、ＧＰＳモードで第１の総和を出力してＩＳ−９５モードで第２の総和を出力するように構成された加算器の配置を該整合フィルタは具備する。
【請求項２７】
請求項２４に記載の装置であって、前記チャネルサーチモジュールは、ＩＳ−９５モードでは１つのＰＮ系列を生成しＧＰＳモードではＰＮ系列の集合を生成するＰＮ生成器を具備する。
【請求項２８】
請求項２４に記載の装置であって、前記チャネルサーチモジュールは、ＩＳ−９５モードでは１つのコヒーレントな累算結果を生成しＧＰＳモードではコヒーレントな累算結果の集合を生成するように構成されたコヒーレントな累算器の配置を具備する。
【請求項２９】
請求項２８に記載の装置であって、前記チャネルサーチモジュールはＧＰＳモードにおけるコヒーレントな累算結果の集合の関数としてモデムを構成する。
【請求項３０】
以下を具備する装置：
複数の独立したサーチを同時に実行するための手段；そして
独立したサーチの結果の関数として無線通信装置の復調器を構成するための手段。
【請求項３１】
独立したサーチのそれぞれがサーチのパラメータの異なるセットと関係づけられている、請求項３０に記載の装置。
【請求項３２】
前記サーチのパラメータは、窓のサイズ、コヒーレントな累算の長さ、非コヒーレントな累算の長さ、及びＰＮオフセットの少なくとも１つを含む、請求項３１に記載の装置。
【請求項３３】
複数のサーチのモードから１つのサーチのモードを選択するための手段を更に具備する、請求項３０に記載の装置。
【請求項３４】
前記選択されたサーチのモードがＧＰＳモードである、請求項３３に記載の装置。
【請求項３５】
独立したサーチを並行して実行するためにチャネルサーチのハードウェアの部分を配分するための手段を更に具備する、請求項３４に記載の装置。
【請求項３６】
請求項３４に記載の装置であって、以下を更に具備する：
受信されたデータを逆拡散するための手段；
該逆拡散されたデータの関数としてコヒーレントな累算結果を生成するための手段；
そして
該コヒーレントな累算結果の関数として復調器を構成するための手段。
【請求項３７】
前記選択されたサーチのモードがＩＳ−９５モードである、請求項３３に記載の装置。
【請求項３８】
複数のサーチを実行するためにチャネルサーチのハードウェアを時間多重するための手段を更に具備する、請求項３７に記載の装置。
【請求項３９】
請求項３７に記載の装置であって、以下を更に具備する：
受信されたデータを逆拡散するための手段；
該逆拡散されたデータの関数としてコヒーレントな累算結果を生成するための手段；
該コヒーレントな累算結果の関数としてエネルギー値を計算するための手段；
該エネルギー値の関数として非コヒーレントな累算結果を生成するための手段；
該非コヒーレントな累算結果の関数として複数のエネルギーピークを見分けるための手段；
該複数のエネルギーピークを分類するための手段；そして
該分類されたエネルギーピークの関数として復調器を構成するための手段。
【請求項４０】
以下を具備する装置：
ＧＰＳモード及びＩＳ−９５モードの１つで同時に実行される独立したサーチの複数を実行するためにチャネルサーチのハードウェアを構成するための手段；
独立したサーチそれぞれのために、受信されたデータを逆拡散するための手段；
該逆拡散されたデータの関数としてコヒーレントな累算結果を生成するための手段；
ＧＰＳモードで、該コヒーレントな累算結果の関数として復調器を構成するための手段；そして
ＩＳ−９５モードで、該コヒーレントな累算結果の関数としてエネルギー値を計算し、該エネルギー値の関数として非コヒーレントな累算結果を生成し、該非コヒーレントな累算結果の関数として複数のエネルギーピークを見分け、該複数のエネルギーピークを分類し、そして該分類されたエネルギーピークの関数として復調器を構成するための手段。
【請求項４１】
前記受信されたデータは、利得調整されたＩ／Ｑデータ、中心帯域のＩ／Ｑデータ、より低い帯域のＩ／Ｑデータ、及びより高い帯域のＩ／Ｑデータの少なくとも１つのＩ及びＱの直交する成分を含む、請求項４０に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は無線通信、より詳細には無線通信装置の信号をサーチ（ｓｅａｒｃｈ）することに関する。
【背景技術】
【０００２】
無線通信システムは、音声及びデータ通信のような様々な種類の通信を提供するために広く展開されている。これらのシステムは符号分割多元接続（ＣＤＭＡ）或いは時分割多元接続（ＴＤＭＡ）のような様々な変調技術に基づいていてよい。ＣＤＭＡシステムは、他の種類のシステムに対してシステム容量の増大を含んだ一定の利点を提供する。
【０００３】
ＣＤＭＡシステムは1つ或いはそれ以上の以下のようなＣＤＭＡ標準をサポートするように設計されていてよい。（１）“双モードワイドバンドスペクトラム拡散セルラーシステムのためのＴＩＡ／ＥＩＡ−９５−Ｂ移動局―基地局互換標準（ＴＩＡ／ＥＩＡ−９５−Ｂ  Ｍｏｂｉｌｅ  Ｓｔａｔｉｏｎ−Ｂａｓｅ  Ｓｔａｔｉｏｎ  Ｃｏｍｐａｔｉｂｉｌｉｔｙ  Ｓｔａｎｄａｒｄ  ｆｏｒ  Ｄｕａｌ−Ｍｏｄｅ  Ｗｉｄｅｂａｎｄ  Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ  Ｃｅｌｌｕｌａｒ  Ｓｙｓｔｅｍ）”（ＩＳ−９５標準）、（２）“第３世代パートナーシップ計画（３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ）”（３ＧＰＰ）と名づけられた協会によって与えられた標準であって、文献番号３ＧＴＳ２５．２１１、３ＧＴＳ２５．２１２、３ＧＴＳ２５．２１３、そして３ＧＴＳ２５．２１４を含む文書のセットで具体化されている標準（Ｗ−ＣＤＭＡ標準）、（３）“第３世代パートナーシップ計画２（３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ２）”（３ＧＰＰ２）と名づけられた協会によって与えられた標準であって、“ｃｄｍａ２０００スペクトラム拡散システムのためのＣ．Ｓ０００２−Ａ物理層標準（Ｃ．Ｓ０００２−Ａ  Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ  Ｓｔａｎｄａｒｄ  ｆｏｒ  ｃｄｍａ２０００  Ｓｐｒｅａｄ  Ｓｐｃｔｒｕｍ  Ｓｙｓｔｅｍｓ）”、“ｃｄｍａ２０００スペクトラム拡散システムのためのＣ．Ｓ０００５−Ａ上位層（３層）シグナリング標準（Ｃ．Ｓ０００５−Ａ  Ｕｐｐｅｒ  Ｌａｙｅｒ（Ｌａｙｅｒ３）  Ｓｉｇｎａｌｉｎｇ  Ｓｔａｎｄａｒｄ  ｆｏｒ  ｃｄｍａ２０００  Ｓｐｒｅａｄ  Ｓｐｃｔｒｕｍ  Ｓｙｓｔｅｍｓ）”、“Ｃ．Ｓ００２４  ｃｄｍａ２０００  高レートパケットデータエアインターフェース仕様（Ｃ．Ｓ００２４  ｃｄｍａ２０００  Ｈｉｇｈ  Ｒａｔｅ  Ｐａｃｋｅｔ  Ｄａｔａ  Ａｉｒ  Ｉｎｔｅｒｆａｃｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ）”を含む文書のセットで具体化されている標準（ｃｄｍａ２０００標準）、そして（４）その他の標準。
【０００４】
擬似ランダム雑音（ＰＮ）系列は通常ＣＤＭＡシステムにおいて、送信されるパイロット信号を含む送信データを拡散するために使われる。ＰＮ系列の１つの値を送信するのに要する時間はチップ時間として知られ、チップが変化する速度はチップレートとして知られる。ＣＤＭＡ受信機は通常レイク受信機を用いる。レイク受信機は典型的には、１つ又はそれ以上の基地局からの直接及びマルチパスのパイロットを定めるための１つ又はそれ以上のサーチャー（ｓｅａｒｃｈｅｒｓ）及び、それら基地局からの情報信号を受信し合成するための二つまたはそれ以上のマルチパス復調器（フィンガー）から作られる。
【０００５】
直接シーケンスＣＤＭＡシステムの設計に固有なのは受信機がそのＰＮ系列を基地局のそれにそろえなければならないという要請である。例えば、ＩＳ−９５では、各基地局と加入者ユニットは全く同じＰＮ系列を使用する。基地局はＰＮ系列の生成において、固有の時間オフセットを挿入することによって、他の基地局から自らを区別する（全ての基地局は６４チップの整数倍のオフセットをもつ）。加入者ユニットは少なくとも１つのフィンガーを基地局に割り当てることによって、１つの基地局と通信する。割り当てられたフィンガーはその基地局と通信するために適当なオフセットをＰＮ系列に挿入しなければならない。ＩＳ−９５の受信機はパイロット信号のオフセットを定めるために１つ又はそれ以上のサーチャーを用い、そしてそれ故これらオフセットを受信のために割り当てたフィンガーで用いる。ＩＳ−９５システムは一組の同相（Ｉ）及び直交（Ｑ）ＰＮ系列を用いるので、パイロットを定める１つの方法は１つ又はそれ以上のパイロット信号が定められるまで異なるオフセットの仮定（ｈｙｐｏｔｈｅｓｅｓ）で内的に生成したＰＮ系列を相関させて全ＰＮ空間を単に探索することである。
【０００６】
サーチャーはＰＮ系列をそれぞれのオフセットの仮定で相関させるので、それは結果的な信号エネルギーを記録する。信号の復元になるオフセット仮定に対してエネルギーピークが現れ、他方他のオフセット仮定は通常少し或いはゼロの信号エネルギーとなる。複数のエネルギーピークは、例えば、信号がビルその他の物体に反射したときに生ずる反射の結果かもしれない。
【０００７】
ＰＮ系列はまた、位置決定のための全地球測位システム（ＧＰＳ）受信機においても用いられる。ＧＰＳ衛星はＧＰＳ受信機にＰＮ系列を送信し、ＧＰＳ受信機はそのＰＮ系列をＧＰＳ受信機と衛星の間の距離を計算するために使用する。複数の衛星からの距離を計算することによって、ＧＰＳ受信機はＧＰＳ受信機の位置を決定するために三点測量の技術を使うことができる。
【０００８】
ＧＰＳ受信機で用いられるＰＮ系列はゴールド（Ｇｏｌｄ）符号として知られ、特に良い自己相関及び相互相関の性質を持つ。ゴールド符号の相互相関の性質は二つの異なる系列の間の相互相関関数が低く、ＧＰＳ受信機が異なる衛星から送信された信号を区別するのを可能にする。通常ＧＰＳ受信機は特定のＧＰＳ衛星からのＧＰＳ信号を探して追跡するのに必要なゴールド符号を生成することができるサーチャーを用いる。
【０００９】
サーチの時間はＣＤＭＡ或いはＧＰＳシステムの品質を決定する重要な指標である。減少したサーチの時間はサーチがより頻繁に行われ得ることを意味する。そのようであると、加入者ユニットは最良に利用可能なセルを位置を定めて接続することがより頻繁にでき、結果として、基地局及び加入者ユニット両者によるしばしば送信電力レベルを減らしての、より良い信号の送信及び受信となる。これは今度は、ユーザ数の増大、より高い送信レートのいずれかをサポートする意味で、又はその両方の意味で、ＣＤＭＡシステムの容量を増大する。加入者ユニットがアイドル（ｉｄｌｅ）モードであるとき減少したサーチの時間はまた有利である。アイドルモードでは、加入者ユニットは活発に音声又はデータを送受信しない、しかし周期的にシステムをモニターしている。アイドルモードでは、加入者ユニットはモニターしていないとき低電力状態にとどまることができる。減少したサーチの時間は加入者ユニットにモニターに費やす時間を減らし、低電力状態でより多くの時間を費やすことを可能にし、それ故消費電力を減らし、スタンバイ（ｓｔａｎｄｂｙ）の時間を増やす。
【発明の開示】
【００１０】
[サマリー]  
一般に、本発明は同時サーチを実行するためにサーチャーのハードウェアを多重化することによって高速の信号サーチを容易にする。様々な実施態様は少なくとも二つの選択可能なモードで動作することができるサーチャーを提供する。ＩＳ−９５モードでは、サーチャーは複数のサーチャー時間のスライス（ｓｌｉｃｅｓ）に時間多重されており、そのそれぞれは同じデータ系列を逆拡散するためのＰＮ系列を生成することができる。ＧＰＳモードでは、サーチャーは複数の異なったＧＰＳチャネルとして構成されており、そのそれぞれは特定のＧＰＳ衛星からのＧＰＳ信号を追跡するための固有のゴールド符号の系列を生成することができる。この構成はサーチャーに複数のＧＰＳ信号のサーチを同時に実行することを可能にする。
【００１１】
本発明は多くの利点を提供するだろう。ＩＳ−９５及びＧＰＳのモードの両者における信号のサーチは従来のサーチャーのハードウェアに比べて非常により高速に実行されうる。例えば、ＩＳ−９５モードでは、サーチの速度は相当な量以上に速くなってよい。サーチの速度はまたＧＰＳモードでもかなり増大してよい。さらに、サーチのハードウェアはＩＳ−９５或いはＧＰＳモードのいずれでも動作するように動的に構成することができ、それぞれの動作モードに対応した個別の回路に対する必要が無くなる。
【００１２】
ある実施形態では、発明はスペクトラム拡散システムで実施されるチャネルサーチの方法を目的としている。複数の独立したサーチが同時に実行される。無線通信装置の復調器は独立したサーチの結果の関数として構成される。
【００１３】
チャネルサーチのハードウェアはＧＰＳモード及びＩＳ−９５モードのいずれかで動作するように構成されてよい。ＧＰＳモードでは、コヒーレント（ｃｏｈｅｒｅｎｔ）な累算結果は逆拡散データの関数として生成される。復調器はコヒーレントな累算結果の関数として構成される。ＩＳ−９５モードでは、エネルギー値はコヒーレントな累算結果の関数として計算される。これらのエネルギー値は非コヒーレントな累算結果を生成するのに用いられ、非コヒーレントな累算結果は今度はエネルギーピークを同定するのに使われる。エネルギーピークは分類され、復調器は分類されたエネルギーピークの関数として構成される。
【００１４】
他の実施形態はプロセッサが読み取り可能な媒体及び装置を目的としている。例えば、発明を具体化する例となる装置は、ＧＰＳモード或いはＩＳ−９５モードで行われる独立したサーチを同時に実行するように構成されたチャネルサーチモジュール（ｃｈａｎｎｅｌ  ｓｅａｒｃｈ  ｍｏｄｕｌｅ）含む。変復調器はサーチの結果に基づいて信号を復調する。
【００１５】
さまざまな実施形態のさらなる詳細は添付した図面及び下記説明で示される。他の特徴、目的及び利点は説明及び図面、そして特許請求の範囲から明らかになるだろう。
【００１６】
[詳細な説明] 
図１は、ＣＤＭＡのパイロットチャネル及びＧＰＳチャネルの高速なサーチを容易にするチャネルサーチモジュール１２を備えた例となる無線通信装置（ＷＣＤ）１０を示すブロック図である。チャネルサーチモジュール１２は、例えばＩＳ−９５  ＣＤＭＡモード及びＧＰＳモードを含んだ複数の動的に選択可能なモードの１つで同時にサーチを実行するために多重化される。ＩＳ−９５モードでは、チャネルサーチモジュール１２は複数のサーチャー時間のスライスに時間多重されており、そのそれぞれはデータ系列を逆拡散するためのＰＮ系列を生成することができる。ＧＰＳモードでは、チャネルサーチモジュール１２は複数の異なったＧＰＳチャネルとして構成されており、そのそれぞれは特定のＧＰＳ衛星からのＧＰＳ信号を追跡するためのゴールド符号の系列を生成することができる。この構成はチャネルサーチモジュール１２に複数のＧＰＳ信号のサーチを同時に実行することを可能にする。結果としてＩＳ−９５及びＧＰＳの両方のモードでの信号のサーチは従来のサーチャーのハードウェアに比べてかなり速い速度で実行される。さらに、サーチのハードウェアはＩＳ−９５或いはＧＰＳのモードのいずれでも動作するように動的に構成することができ、それぞれの動作モードに対応した個別の回路に対する必要が無くなる。
【００１７】
図１に示されるように、ＷＣＤ１０はチャネルサーチモジュール１２に加えて、無線周波数送信機／受信機１４、モデム１６、加入者識別モジュール（ＳＩＭ）１８、ＳＩＭインタフェース２０、マイクロプロセッサ２２、そして無線周波数アンテナ２４を含んでよい。ＷＣＤ１０の限定しない例はセルラー無線電話、衛星無線電話、コンピュータに組み込まれたＰＣＭＣＩＡカード、無線通信機能を有するＰＤＡ、そしてそれらに類似のものを含む。
【００１８】
ＷＣＤ１０は１つ又はそれ以上のＣＤＭＡ標準及び／又は設計（例えば、Ｗ−ＣＤＭＡ標準、ＩＳ−９５標準、ｃｄｍａ２０００標準、そしてＨＤＲ仕様）をサポートするように設計されてよい。モデム１６は復調／復号化回路及び符号化／変調回路を含み、その両者は送信機／受信機１４に接続していて通信信号を送信及び受信する。ＳＩＭインタフェース２０はモデム１６とＳＩＭ１８の間の通信を行う回路を含む。
【００１９】
本発明の実施形態において、ＷＣＤ１０はＣＤＭＡプロトコルを用いてアンテナ２４を介して基地局と信号を送信及び受信する。基地局と信号を通信する前に、ＷＣＤ１０はそのＰＮ系列を基地局のそれにそろえなければならない。例えばＩＳ−９５では、各基地局及び加入者ユニットは正確に同じＰＮ系列を用いる。基地局はそれらのＰＮ系列の生成における固有の時間オフセットによって識別される。ＷＣＤ１０はその基地局に少なくとも１つのフィンガーを割り当てることによって基地局と通信する。割り当てられたフィンガーはその基地局と通信するためにそのＰＮ系列に適当なオフセットを挿入しなければならない。ＩＳ−９５受信機はチャネルサーチモジュール１２を用いてパイロット信号のオフセットを定め、それ故これらオフセットを基地局からの信号を受信するためにフィンガーを割り当てるのに用いる。ＩＳ−９５システムは一組の同相（Ｉ）及び直交（Ｑ）ＰＮ系列を用いるので、パイロットを定める１つの方法は相関器モジュール２６或いは代わりにモデム１６を用いて１つ又はそれ以上のパイロット信号が定められるまで異なるオフセットの仮定で内的に生成したＰＮ系列を相関させて全ＰＮ空間を単に探索することである。
【００２０】
ＷＣＤ１０はまたＧＰＳモードで動作することができ、そこでＷＣＤ１０はＧＰＳ信号を受信し、受信したＧＰＳ信号に基づいてＷＣＤ１０の位置を計算する。ＧＰＳ信号を位置計算のために用いる前に、サーチモジュール１２はＧＰＳ衛星を探して追跡しなければならない。ＧＰＳシステムはゴールド符号として知られる一組の同相（Ｉ）及び直交（Ｑ）ＰＮ系列を用いるので、ＧＰＳ信号をサーチする１つの方法は相関器モジュール２６或いは代わりにモデム１６を用いて１つ又はそれ以上のＧＰＳ信号が定められるまで異なるオフセットの仮定で内的に生成したＰＮ系列を相関させて全ＰＮ空間を単に探索することである。
【００２１】
相関器モジュール２６はＰＮ系列をそれぞれのオフセットの仮定で相関させるので、チャネルサーチモジュール１２は結果としての信号エネルギーを記録する。信号の復元になるオフセット仮定に対してエネルギーピークが現れ、他方他のオフセット仮定は通常少し或いはゼロの信号エネルギーとなる。信号のエネルギーレベルは相対値、例えば０から６５５３５の間の値を有する調整された整数で表現されてよい。以下に述べるように、チャネルサーチモジュール１２はオフセットを対応する信号エネルギーレベルに写像し、最大のエネルギーレベルを有する１つ又はそれ以上の信号ピークを同定する。特定の基地局に対するＰＮ系列の生成においてはただ１つのオフセットが用いられているが、信号の反射或いはエコーは複数のエネルギーピークの発生を招くかもしれない。ＷＣＤ１０は送信された信号の復元を容易にするためにこれらのエコーを用いてよい。
【００２２】
チャネルサーチモジュール１２の動作は、例えばマイクロプロセッサ２２によって実行されるチャネルサーチソフトウェアによって制御される。チャネルサーチソフトウェアはサーチの窓を定義する。それは、チャネルサーチモジュール１２がサーチを開始するオフセットを指定し、同様にチャネルサーチモジュール１２がサーチを終了するオフセット或いはサーチの窓のサイズ、即ちサーチすべきオフセットの数のいずれかを指定することによってなされる。チャネルサーチモジュール１２はそれから上述したようにＣＤＭＡ信号にサーチの窓のオフセットを適用し結果をチャネルサーチソフトウェアに報告する。チャネルサーチソフトウェアは次にこの情報を用いて、例えば、定められた拡散コードに対応する復調のフィンガーを割り当てることによって、モデム１６を構成する。チャネルサーチソフトウェアはこのサーチ結果をまた、ＷＣＤ１０の物理的な位置を決定する等の他の目的のために用いても構わない。復調のフィンガーの割り当て及び位置の決定の両方はより正確なオフセット決定によって改善される。例えば、正確なオフセット決定は時間追跡に必要な時間を減らす。更に、ＷＣＤ１０の位置がより正確に決定されうる。Ｗ−ＣＤＭＡの装置では、ＷＣＤ１０の位置を決定するための観測された到着の時間差（ＯＴＤＯＡ）の計算でオフセット決定が使われてもよい。
【００２３】
チャネルサーチソフトウェアはＩＳ−９５モード或いはＧＰＳモードで動作するようにチャネルサーチモジュール１２を動的に構成することができる。ＩＳ−９５モードで、チャネルサーチモジュール１２の主要な仕事は、入ってくるベースバンドのＩ−Ｑ標本と局所的に生成されたＰＮ系列との間の相関エネルギーをＰＮのタイミングオフセットの範囲に渡って計算し、そして最高の相関エネルギー即ちピークエネルギー及び対応するＰＮのオフセットを報告することである。
【００２４】
相関の操作は、入ってくる標本を局所的に生成されたＰＮ系列を用いて逆拡散することを伴い、連続する逆拡散された標本の総和をとる或いは累算することが後に続く。入ってくる標本と局所的に生成されたＰＮ系列の両方共Ｉ及びＱの成分から成るので、逆拡散の操作は複素乗算を伴う：
（ＳＩ＋ｊＳＱ）（ＰＮＩ−ｊＰＮＱ），
ここでＳ及びＰＮは入力標本及び局所的に生成されたＰＮ系列をそれぞれ示し、添え字でＩ及びＱの直交成分を示す。逆拡散された標本は最初にコヒーレントに累算され、その後更に非コヒーレントに累算される。コヒーレントな累算はＩ及びＱの成分を独立に累算することを指す。他方、非コヒーレントな累算は、独立したＩ及びＱの成分よりむしろ、エネルギー、即ちＩ２＋Ｑ２を累算することを指す。コヒーレントな累算は非コヒーレントな累算より同じ累算の長さに対してより良い信号対雑音比（ＳＮＲ）を生ずるが、周波数誤りに対してより敏感である。コヒーレントな累算の長さ及び非コヒーレントな累算の長さは、チャネルサーチモジュール１２にマイクロプロセッサ２２によってパラメータとして供給される。マイクロプロセッサ２２によって外部から指定されたＰＮオフセットの範囲に対して相関エネルギーの値を選択することに加えて、チャネルサーチモジュール１２はこれらのエネルギー値を分類し、サーチの窓の範囲の特定されたピークの数のみを報告する。
【００２５】
ＧＰＳモードで、チャネルサーチモジュール１２はなお、入ってくる標本を整合フィルタにかけること、局所的に生成されたＰＮ系列を用いて逆拡散すること、及びコヒーレントな累算を、ＩＳ−９５モードのときのように実行する。しかしながら、非コヒーレントな累算は実行されない。代わりに、コヒーレントな累算の結果は直接メモリアクセス（ＤＭＡ）インタフェースを介してマイクロプロセッサ２２に送られる。非コヒーレントな累算が実行されないので、ＧＰＳモードでは電力を保存するために非コヒーレントな累算、ピーク検出、そして分類等の後半の過程は行えない。
【００２６】
ＩＳ−９５モードでは、チャネルサーチモジュール１２は４つの独立したサーチを同時に実行できる。各独立したサーチは、窓のサイズ、コヒーレント及び非コヒーレントな累算の長さ、及びＰＮオフセットを含んだ異なるパラメータのセットで動くことが出来る。例えば、サーチの窓のサイズは１チップから１２８Ｋチップまで変化することができる。コヒーレント及び非コヒーレントな累算の長さは、それぞれ８から８Ｋチップまで及び１から６４チップまで変化してよい。各独立したサーチはスライスと呼ばれ、それは個別のハードウェアというよりむしろ時間多重されたサーチャーのハードウェアによって実行される。即ち、全てのサーチを時間多重したやり方で実行するために同じサーチャーのハードウェアが使用される。
【００２７】
ＧＰＳモードでは、チャネルサーチモジュール１２はＣｘ２モード、Ｃｘ４モード又はＣｘ８モードで８つの衛星のパスを同時にサーチできる。Ｃｘ８モードで衛星のパスのサーチはＣｘ２モード或いはＣｘ４モードでのサーチよりもより正確な位置同定を生ずるが、それはより狭い範囲内でになる。このため、Ｃｘ８モードは時々微細サーチと呼ばれる。Ｃｘ４及びＣｘ２モードはそれぞれ中間及び粗いサーチと呼ばれる。各パスは独立したＰＮオフセットを持つことができるが、全てのサーチは同じモードで実行される。ＧＰＳモードでは、各ＧＰＳチャネルはＧＰＳチャネルがマイクロプロセッサ２２によって停止させられるまで異なるＰＮオフセットでコヒーレントな相関を実行し続ける。相関が完了すると、相関の結果はその結果が新しい相関結果によって上書きされる前にＤＭＡインタフェースを介してマイクロプロセッサ２２で関連付けられたメモリに転送される。コヒーレントな積分の長さは１０２４チップから８Ｋチップまで変化してよい。
【００２８】
図２は、本発明の実施形態に従った、チャネルサーチモジュール１２の例となる実現を示すブロック図である。図３−１７はチャネルサーチモジュール１２の様々な構成要素を示す。図１８はチャネルサーチモジュール１２の動作の例となるモードを記述する流れ図である。図１９−２１は図１８に示された動作のモードでのあるタイミングの関係を示すタイミング図である。
【００２９】
サーチの活動はマイクロプロセッサ２２が制御レジスタを介してサーチのパラメータのセットを指定するときに開始される（３５０）。チャネルサーチモジュール１２はそしてＩ／Ｑのデータの標本を入力４０で受信する（３５２）。フロントエンドモジュール４２はＩ／Ｑのデータの標本を間引き（ｄｅｃｉｍａｔｅｓ）、そして回転してどのような大きな周波数オフセットも取り除く（３５４）。次に、整合フィルタ４４はＰＮ生成器モジュール４６で生成されたＰＮ系列を用いて回転されたデータを逆拡散する（３５６）。ＰＮ系列の生成は、チャネルサーチモジュール１２の他の動作と同様にタイミング及び構成制御モジュール４８によって制御される。
【００３０】
コヒーレントＲＡＭ制御モジュール５０及びコヒーレントＲＡＭ５２を含むコヒーレント累算器は回転されたデータにコヒーレントな累算を行ってＩ及びＱの総和を得る（３５６）。ＧＰＳのサーチモードで、コヒーレントな累算の結果はマイクロプロセッサ２２に供給され、そして復調器１６を構成するために使用されてよい。
【００３１】
一方ＩＳ−９５モードでは、二乗モジュール５４がコヒーレントな累算結果に基づいて部分的なエネルギー値を計算する（３６２）。これら部分的なエネルギー値は、非コヒーレントＲＡＭ制御モジュール５６及び非コヒーレントＲＡＭ５８を含む非コヒーレント累算器によって非コヒーレントに累算される（３６４）。そしてピーク検出器６０はエネルギーピークの集合を同定する（３６６）ために非コヒーレントな累算結果を分析する。エネルギーピークの集合は分類モジュール６２で分類される（３６８）。分類モジュール６２は分類されたエネルギーピークをマイクロプロセッサ２２に出力する（３７０）。マイクロプロセッサ２２は分類されたエネルギーピークを復調器１６を構成するために用いてよい。
【００３２】
上述したように、サーチの活動はマイクロプロセッサ２２が制御レジスタを介してサーチのパラメータのセットを指定するときに開始される（３５０）。これらのサーチのパラメータは例えば、サーチャーのモード（ＩＳ−９５或いはＧＰＳ）、サーチャーのスライスの番号、窓のサイズ、コヒーレント及び非コヒーレントな累算の長さ、ＰＮ多項式、ウォルシュ番号、ＰＮの状態、対応するＰＮのカウント、目標のＰＮの位置、周波数オフセット、エネルギー閾値、そして１つまたはそれ以上のピーク検出モードを含む。これらのサーチのパラメータの役割は図２−１７と関連して以下で説明される。例えば、ＰＮカウントの値、ＰＮの状態、そしてＰＮ多項式は、指定されたサーチャーのスライスに対してＰＮ生成器を構成するために用いられる。
【００３３】
マイクロプロセッサ２２がサーチのパラメータを指定した後、チャネルサーチモジュール１２は入力を受信する（３５２）。その入力は受信されたＩ／Ｑデータ標本からか、随意的なフロントエンドの標本ランダムアクセスメモリ（ＲＡＭ）からかである。Ｉ／Ｑデータ標本は図２の入力４０で受信され、複数の出所から生じ得る。これらの出所は例えば、アンテナ２４或いはその他のアンテナからの利得調整されたＩ／Ｑデータ、中心帯域のＩ／Ｑデータ、より低い帯域のＩ／Ｑデータ、或いはより高い帯域のＩ／Ｑデータを含んでよい。そしてＩ／Ｑのデータの標本はフロントエンドモジュール４２によってどのような大きな周波数オフセットも取り除くために間引かれ、回転させられる（３５４）。図３はフロントエンドモジュール４２の例となる実現を示す。フロントエンドモジュール４２はＩＳ−９５モード或いはＧＰＳモードのいずれかで動作するように構成され得る。ＧＰＳモードで、整合フィルタ８０はＩ／Ｑのデータの標本に対して整合フィルタリングを実行する。多重化器８２はフィルタを通されたＩ／Ｑのデータの標本をＧＰＳモードの符号ドップラー調整モジュール８４に供給する。図４と関連して以下に詳細に説明される符号ドップラー調整モジュール８４は、信号源、即ち衛星がＷＣＤ１０に対して相対的に動いているところの高い速度に起因するドップラー効果を補償する。多重化器８６はドップラー補償されたデータをデシメータ（ｄｅｃｉｍａｔｏｒｓ）８８に供給する、デシメータ８８はＣｘ８からＣｘ４及びＣｘ８からＣｘ２への間引きを実行し、間引かれたデータをＣｘ４及びＣｘ２の出力線にそれぞれ乗せる。多重化器９０は、間引き率の制御信号に従って、それぞれのアクティブ（ａｃｔｉｖｅ）なチャネルに対して、Ｃｘ４或いはＣｘ２の間引きした信号又はＣｘ８の間引きされない信号のいずれかを選択し、そして図５と関連して以下で詳細に示されるが、選択した信号をローテータモジュール９２に渡す。ローテータモジュール９２は周波数誤りを補償するために選択した信号にフロントエンドの回転を実行し、そして回転したデータをＰＡＴＨ１−ＰＡＴＨ８とラベルされた出力に出力する。図３はＰＡＴＨ１及びＰＡＴＨ８とラベルされた出力のみ描く。
【００３４】
一実施例で、フロントエンドモジュール４２は８つの符号ドップラー調整モジュール８４、８つのデシメータ８８、８つの多重化器９０、そして８つのローテータモジュール９２を含む。このように、フロントエンドモジュール４２は８つまでのチャネルをサポートし、それぞれのチャネルはそれ自身の間引き率及びローテータ周波数を持つことができる。場所が無いことを考慮して、図３は二組の、符号ドップラー調整モジュール８４、デシメータ８８、多重化器９０、そしてローテータモジュール９２を描く。
【００３５】
図３に再び言及すると、フロントエンドモジュール４２がＩＳ−９５モードで動作しているときは、ただ１つのチャネルのみアクティブである。多重化器８２及び８６はフィルタにかけられていないＩ／Ｑデータ標本を直接デシメータ８８に渡し、デシメータ８８はデータ標本に対してＣｘ８からＣｘ２への間引きを実行し、間引きされたデータをローテータモジュール９２に出力する。ローテータモジュール９２は間引きされたデータにフロントエンドの回転を実行し、そして回転したデータをＰＡＴＨ１とラベルされた出力に出力する。
【００３６】
図４は符号ドップラー調整モジュール８４の例となる実現を示す。上述したように、Ｉ／Ｑのデータの標本は信号源、即ち衛星がＷＣＤ１０に対して相対的に動いているところの高い速度から生ずる符号ドップラー効果を補償するために調整されなければならない。符号ドップラー調整モジュール８４は８タップのシフト器１００及びＣｘ１６の分解能を達成するために補間された標本を生成する組合せロジック１０２を持つ。
【００３７】
初期セットアップの間、図２のマイクロプロセッサ２２は最初のタップ−ポインタの位置をドップラー条件の関数として、進めるか遅らせるかのいずれかに設定する。ひとたびサーチが始まると、マイクロプロセッサ２２はシフト器１００へのポインタを半タップ後方或いは前方にそれぞれ動かすための前進或いは遅延コマンドを送ることによって、ドップラー効果に対して調整することが出来る。ポインタを動かすことはデータをチップの１６分の１だけ進める或いは遅らせる効果を有する。シフト器１００の有限サイズのため、
前進或いは遅延コマンドの系列はポインタをシフト器１００の範囲の外に動かすかもしれず、結果的に“オフ−ザ−クリフ（ｏｆｆ−ｔｈｅ−ｃｌｉｆｆ）”事象となる。この事象では、ポインタはシフト器１００の一方の端からもう一方の端まで動かされ、結果的にチップの１６分の１５だけの前進或いは遅延となる。もしオフ−ザ−クリフ事象が遅延コマンドによって引き起こされたならば、ポインタは１６分の１５チップの前進を起こすように動かされる。反対に、前進コマンドがオフ−ザ−クリフ事象を引き起こしたなら、ポインタは１６分の１５チップの遅延を起こすように動かされる。いずれの場合も、リセット及び調整ロジック１０４はＡＤＶＡＮＣＥ＿ＰＮコマンド或いはＲＥＴＡＲＤ＿ＰＮコマンドを生成してＰＮ系列を１チップ前進或いは遅延させる。例えば、ポインタが１６分の１５チップの遅延を起こすように動かされたなら、リセット及び調整ロジック１０４はＡＤＶＡＮＣＥ＿ＰＮコマンドを生成してＰＮ系列を１チップ前進する。結果として、正味の効果は１６分の１チップの前進或いは遅延となる。符号ドップラー調整モジュールの出力は図３のデシメータ８８に多重化器１０６を介して提供される。
【００３８】
図５はローテータモジュール９２の例となる実現を描く。ローテータモジュール９２は入力１１０で入力標本を受信する。入力標本はフロントエンドの標本ＲＡＭ（図示せず）或いはデシメータ８８のいずれかから生ずることが出来る。ローテータ１１２は、入力標本が図２の整合フィルタ４４に供給される前に、大きな周波数オフセットを補正するために適用されてよい。
【００３９】
ローテータモジュール９２への入力信号は各次元（Ｉ及びＱ）に対して、−７．５から７．５までの値を表現する、４ビットオフセットの２の補数であってよい。ローテータモジュール９２は出力１１４に各次元に対して６ビットの２の補数を生成する。出力は６ビットの数として表現された回転位相を表し、１つの最小桁ビット（ＬＳＢ）はπ／３２ラジアン（４．１６２５°）に対応する。
【００４０】
位相積分器１１６はローテータの位相を制御する。マイクロプロセッサ２２は入力１１８を介して周波数オフセットを供給する。論理ゲート１２０及び多重化器１２２はマイクロプロセッサ２２に制御入力１２４を介して位相積分器１１６を迂回させ、マイクロプロセッサ２２に位相オフセットを直接プログラムすることを可能にする。位相積分器１１６が制御入力１２４を介して迂回されないとき、総和器１２６およびラッチ１２８は入力１１８を経由して周波数オフセットを累算及び保持する。位相積分器１１６の出力はローテータ１１２に供給される。
【００４１】
図５で、Ｍは位相積分器１１６のビット幅を示し、Ｌは周波数入力のビット幅を示す。ＴＲが位相積分器の更新間隔を秒単位で表すとすると、位相積分器１１６への入力の１つのＬＳＢで表される周波数ｆＬＳＢは以下のように表現することが出来る：
ｆＬＳＢ＝１／（２ＭＴＲ）
そしてプラス及びマイナスそれぞれの方向の最大周波数オフセットｆＭＡＸは以下のように表現することが出来る：
ｆＭＡＸ＝２Ｌ−１ｆＬＳＢ＝１／（２Ｍ―Ｌ＋１ＴＲ）
Ｍ及びＬは位相積分器の更新間隔の変化に適応出来るように選択される。このように、位相積分器１１６は高精度と高いドップラー周波数の両方をサポートすることが出来る。
【００４２】
１つの実施形態では、Ｍ及びＬは最大ドップラー周波数±４５００Ｈｚをサポートするように選択される。例えば、２１及び１６の値がＭ及びＬそれぞれに対して選択されてよい。以下の表はさまざまな動作モードに対してＴＲ、ｆＬＳＢ、ｆＭＡＸの値を示す。
【表１】
2005525005.tif 000003
【００４３】
ローテータモジュール９２の出力は整合フィルタ４４に供給される。整合フィルタ４４はＣｘ２の周期内の４つの独立なＰＮオフセットでデータ（３５６）を逆拡散し４対（Ｉ−Ｑ）の逆拡散結果を生ずる。図６は整合フィルタ４４の例となる実現を描く。シフトレジスタ１３０は回転されたＩ／Ｑデータを図２のフロントエンドモジュール４２から受け取る。ＰＮバッファ１３２及び逆拡散器１３４はシフトレジスタ１３０からのデータにＰＮ逆拡散を実行する。ＰＮバッファ１３２は６４ビットのバッファとして実現されてもかまわない。加算器ツリー（ａｄｄｅｒ  ｔｒｅｅ）１３６はＣｘ８の各サイクル毎に２４ビットの総和（１２ビットのＩ及び１２ビットのＱ）を生成する。
【００４４】
図７はＩＳ−９５モードで動作する整合フィルタ４４を示す。図３のローテータモジュール９２の出力は、Ｄラッチ１４０で実現されるシフトレジスタ１３０の中を、Ｃｘ２のレートでシフトする。シフトレジスタ１３０は直列並列変換を実行する。いつでも、シフトレジスタ１３０の出力では１２８の半チップの並列なＩ／Ｑ標本が得られる。チップの境界に並んだ並列な標本の半分は逆拡散器１４２によってＰＮ及びウォルシュ符号で相関が取られる。６４から１への加算器の木で実現される加算器ツリー１３６は６４チップの部分的にコヒーレントな累算を実行し、相関が取られた標本を総計する。このプロセスは整合フィルタリングとして知られる。
【００４５】
ローテータモジュール９２から入ってくる標本はシフトレジスタ１３０の中をＣｘ２のレートでシフトするので、シフトレジスタ１３０の内容は４つのＣｘ８のサイクルの間変わらないままである。ハードウェアは１つのＣｘ８のサイクルの間に相関及び部分的にコヒーレントな累算を完了することが出来る。従って、サイクル毎に新しいＰＮ及びウォルシュ符号のセットが与えられる限りハードウェアは残りの３つのＣｘ８のサイクルを３つのさらなる整合フィルタリングを実行するのに用いることが出来る。このように、チャネルサーチモジュール１２は４つの独立の時間多重されたサーチャーを実現することが出来る。
【００４６】
シフトレジスタ１３０は６４チップの部分的にコヒーレントな累算の最小の周期を可能にする。以下で説明するように、コヒーレントＲＡＭの使用は６４チップの任意の倍数のコヒーレントな累算を可能にする。より高い精度にコヒーレントな累算の長さを設定することを可能にするために、加算器ツリー１３６は６４ビットより短い長さで加算が実行されるようなゲーティング（ｇａｔｉｎｇ）機能を含む。ゲーティングは、左からの８×Ｎ（Ｎは０から７までの間の値をとる）の逆拡散されたチップが加算器ツリー１３６内でゲートオフされる（ｇａｔｅｄ  ｏｆｆ）ように、８チップの増加に対して実行され得る。ゲーティングの機構は、サーチの窓のサイズが６４チップの倍数でないときに、電力を節約するために整合フィルタ４４を一時的に停止するためにも用いられる。
【００４７】
ＧＰＳモードで、整合フィルタ４４は８つのチャネルに分割される。即ち、シフトレジスタ１３０は８つの１６段、８タップのシフトレジスタの列（ｂａｎｋｓ）に分割される。各チャネルはまた８ビットのＰＮバッファを持つ。各チャネルはフロントエンドモジュール４２の異なるパスから回転されたデータを受け取る。各チャネルに対して、８つのデータ点がＰＮバッファ１３２の８つのＰＮビットで逆拡散される。加算器ツリー１３６はＣｘ８の各サイクル毎に２４ビットの総和（１２ビットのＩ及び１２ビットのＱ）を生成する。
【００４８】
図８はＧＰＳモードで動作する整合フィルタ４４を示す。ＧＰＳモードでの整合フィルタ４４の動作はＩＳ−９５モードでの動作に似ている。しかしながら、ＩＳ−９５モードの場合と異なり、ＧＰＳモードではシフトレジスタ１３０は８つの副ユニット或いはチャネル１５０に分割され、それぞれは異なる回転されたデータ及びＰＮ符号を受け取る。各チャネル１５０は電力を節約するために選択的に独立してオン又はオフすることができる。
【００４９】
各チャネル１５０は、チャネルシフトレジスタ１５２、ＱＰＳＫ逆拡散器１５４、そして加算器副ユニット１５６を含む。チャネルシフトレジスタ１５２はシフトレジスタ１３０の一部分であり、シフトレジスタ１３０は１６段、８タップのシフトレジスタを実現し、フロントエンドモジュール４２の関連するパスから回転されたデータを受け取る。逆拡散器１５４はチャネルシフトレジスタ１５２からのデータに対してＱＰＳＫ逆拡散を実行する。各逆拡散器１５４は異なるＰＮ符号でＱＰＳＫ逆拡散を実行することが出来る。図６の加算器ツリー１３６は８つの加算器副ユニット１５６に分割され、それぞれはＣｘ８のサイクル毎に１つのＩ／Ｑ対の整合フィルタ結果を出力する。
【００５０】
図９は図６の加算器ツリー１３６の例となる実現を示す。加算器ツリー１３６は以下の４モードの動作をサポートするように構成される：ＩＳ−９５、ＧＰＳ  Ｃｘ２、ＧＰＳ  Ｃｘ４、及びＧＰＳ  Ｃｘ８のモード。加算器ツリー１３６は８つのチャネル１６０に分割され、その１つは図９で詳細に示される。各チャネル１６０は、シフトレジスタ１６２を介して図６の逆拡散器１３４からデータを受け取る。多重化器１６４はイネーブル（ｅｎａｂｌｅ）信号で可能にされたときにシフトレジスタ１６２からのデータを加算器１６６に渡す。イネーブル信号が動作していないときは、多重化器１６４はゼロを加算器１６６に渡す。１つの加算器１６６はＧＰＳ  Ｃｘ８モードに対する総和を生成する。さらに、加算器１６６は二つの加算器１６８に総和を供給し、二つの加算器１６８の１つはＧＰＳ  Ｃｘ４モードに対する総和を生成する。加算器１６８は今度は総和を加算器１７０に供給し、加算器１７０はＧＰＳ  Ｃｘ２モードに対する総和を生成する。ＧＰＳ  Ｃｘ８、Ｃｘ４、Ｃｘ２モードに対する総和は多重化器１７２に供給され、多重化器１７２は入力１７４で受信されるレート選択信号に基づいてその総和のうちの１つを出力する。選択された総和は加算器１７６および多重化器１７８の両者への出力である。加算器１７６は多重化器１７２の出力と、他のチャネル１６０の多重化器１７２の同様に得られた出力との総和をとる。多重化器１７８は多重化器１７２或いは加算器１７６のいずれかの出力を、入力１８０で受信されるモード選択信号に依存して出力する。
【００５１】
多重化器１７２及び１７８に供給される適当な選択信号によりそれに応じて、加算器ツリー１３６はＩＳ−９５、ＧＰＳ  Ｃｘ２、ＧＰＳ  Ｃｘ４、及びＧＰＳ  Ｃｘ８のモードのいずれもサポートすることが出来る。例えば、入力１８０を介してＩＳ−９５モードを選択することは、多重化器１７８に加算器１７６によって得られるチャネル１６０の全ての総和を出力させる。他方、入力１８０を介してＧＰＳモードを選択することは、多重化器１７８に、多重化器１７２からのＣｘ２、Ｃｘ４、及びＣｘ８の信号のうち入力１７４で受信されるレート選択信号で指定されるいずれかを出力させる。
【００５２】
図６の逆拡散器１３４によって用いられるＰＮ系列は図２のＰＮ生成器モジュール４６によって生成される。図１０はＰＮ生成器モジュール４６の例となる実現を描き、それはＩＳ−９５モード或いはＧＰＳモードのいずれかでＰＮ系列（Ｉ及びＱ系列の両方）を生成するように構成することができる複数のＰＮ生成器１９０を含む。ＰＮ生成器モジュール４６はまた複数のＰＮ生成器１９２を含み、それはＧＰＳモードのみにおいて、即ちＩ系列のみ、ＰＮ系列を生成する。ＰＮ生成器モジュール４６はマイクロプロセッサ２２によってプログラムされる。ひとたびプログラムされると、各ＰＮ生成器１９０及び各ＰＮ生成器１９２は指定されたＰＮの位置へと回る（ｓｌｅｗｓ）。回る量は一部は参照カウント（ｒｅｆｅｒｅｎｃｅ  ｃｏｕｎｔ）に基づいて計算されてよく、ＰＮ生成器１９０或いはＰＮ生成器１９２が目標のＰＮの位置に到達するために回らなければならない残りのチップ数を表す。ひとたび正しいＰＮの位置にきたら、各ＰＮ生成器１９０及び各ＰＮ生成器１９２はチップ時間あたり１ビットの一定のレート、即ちＣｘ１のレートでＰＮビットを生成する。
【００５３】
ＰＮベクトルモジュール１９４はＰＮ生成器１９０及び１９２の出力に基づいた６４ビットのＰＮベクトルを生成する。各ＰＮベクトルモジュール１９４は１つのＰＮ生成器１９０及び１つのＰＮ生成器１９２と関連づけられている。６４ビットのＰＮベクトルは多重化器１９６及び多重化器１９８へと供給される。ＧＰＳモードでは、ＰＮ生成器１９２からの８つのＰＮビットがＰＮベクトルモジュール１９４に蓄えられると、８つのＰＮビットは、次の８チップ時間でのＰＮ逆拡散で用いるためにＰＮベクトルモジュール１９４の出力バッファに並列して入れられる。多重化器１９６は、独立したチャネルのＰＮベクトルとして出力に対して６４ビットのＰＮベクトルの８ビット部分をそれぞれ選択する。
【００５４】
他方ＩＳ−９５モードでは、ＰＮ生成器１９０或いはＰＮ生成器１９２からの６４のＰＮビットがＰＮベクトルモジュール１９４に蓄えられると、６４のＰＮビットは、次の６４チップ時間でのＰＮ逆拡散で用いるためにＰＮベクトルモジュール１９４の出力バッファに並列して入れられる。ＩＳ−９５モードで多重化器１９８は、６４ビットのＩ成分のＰＮベクトルとして出力に対して６４ビットのＰＮベクトルの１つを選択し、６４ビットのＱ成分のＰＮベクトルとして出力に対して６４ビットのＰＮベクトルのもう１つを選択する。
【００５５】
ＰＮ生成器モジュール４６は、タイミング／構成制御モジュール４８から受信した制御信号に一部基づいてＰＮ系列を生成する。図１１はタイミング／構成制御モジュール４８の例となる実現を描く。ＤＳＰインタフェース２００はマイクロプロセッサ２２から構成及び制御の情報を受け取り、この情報を制御／構成レジスタモジュール２０２に保持する。この情報及びＧＰＳタイミング制御モジュール２０４によって受信された参照時間信号に基づいて、制御／構成レジスタモジュール２０２はＩＳ−９５／ＧＰＳ２重スライス／チャネル制御モジュール２０６及びＧＰＳチャネル制御モジュール２０８にタイミング及び構成制御信号を供給する。ＩＳ−９５モードでは、ＩＳ−９５／ＧＰＳ２重スライス／チャネル制御モジュール２０６はチャネルサーチモジュール１２の時間多重された各スライスに対して制御信号を生成し、ＧＰＳチャネル制御モジュール２０８は用いられない。他方ＧＰＳモードでは、ＩＳ−９５２重スライス／制御モジュール２０６及びＧＰＳチャネル制御モジュール２０８はチャネルサーチモジュール１２の８つのＧＰＳチャネルのそれぞれに対して制御信号を生成する。
【００５６】
ＩＳ−９５２重スライス／チャネル制御モジュール２０６及びＧＰＳチャネル制御モジュール２０８によって生成された制御信号は、さまざまなサーチャー構成要素を規定された時間系列に従った適切な動作モードに構成するために用いられる。時間系列は、例えばコヒーレント及び非コヒーレントな累算の長さと窓のサイズの関数として決められてよい。いくつかの例となる時間系列は以下に図１９−２１と関連して説明される。
【００５７】
逆拡散の後、図６の整合フィルタ４４の出力はコヒーレントな累算器のセット（３５８）に提供され、コヒーレントな累算器はコヒーレントＲＡＭ制御モジュール５０及びコヒーレントＲＡＭ５２を含む。Ｉ−Ｑの総和はコヒーレントＲＡＭ５２の中で別々に保持される。コヒーレントＲＡＭ制御モジュール５０はコヒーレントＲＡＭ５２を用いて部分的なコヒーレントな累算結果を取り戻して累算する。ある実施形態では、１６ビットの飽和加算器を用いて累算が実行される。
【００５８】
図１２はＩＳ−９５モードでのコヒーレントＲＡＭ制御モジュール５０の動作を示すブロック図である。累算器２１０は部分的なＩ及びＱの総和を整合フィルタ４４から受け取り、これら総和をコヒーレントＲＡＭ５２によるデータ出力に加算する。累算器２１０の出力は多重化器２１２を介してコヒーレントＲＡＭ５２に供給される。このように、累算器２１０はＩ及びＱの総和を累算する。タイミング及び制御モジュール２１４はコヒーレントな累算の各周期の終わりに二乗モジュール５４を作動させ、二乗モジュール５４にＩ及びＱの総和の二乗の合計、即ちＩ２＋Ｑ２としてエネルギー値を計算するためにコヒーレントＲＡＭ制御モジュール５０からコヒーレントな累算結果を受け取らせる。二乗モジュール５４は計算したエネルギー値を図２の非コヒーレントＲＡＭ制御モジュール５６に出力する。コヒーレントな累算の各周期の終わりに二乗モジュール５４を作動させることに加えて、タイミング及び制御モジュール２１４はまた多重化器２１２を介してコヒーレントＲＡＭ５２に０の値を与えることによってコヒーレントＲＡＭ５２をクリアする。
【００５９】
ＩＳ−９５モードで、整合フィルタ４４は６４チップの部分的なコヒーレントな累算を実行するように制限されていてもよい。６４チップ以上のコヒーレントな累算を容易にするために、それぞれ半チップだけＰＮ空間で離れている１２８の仮定（１２８  ｈｙｐｏｔｈｅｓｅｓ）それぞれに対して６４チップの部分的な総和を保持するようにコヒーレントＲＡＭ５２は構成される。特に、全ての６４チップに対して、コヒーレントＲＡＭ制御モジュール５０はコヒーレントな累算の窓の境界に到達しているかどうかを決定する。もしそうであるなら、コヒーレントＲＡＭ制御モジュール５０は前のコヒーレントな累算の窓の累算結果を二乗モジュール５４に渡し、そしてさらに非コヒーレントなエネルギーの合成のために非コヒーレントＲＡＭ制御モジュール５６に渡す。境界にまだ到達していないならば、コヒーレントＲＡＭ制御モジュール５０はコヒーレントＲＡＭ５２から前のコヒーレントな累算の窓の累算結果を読み出し、この結果を整合フィルタ４４からの現在のローテータ出力に加算し、コヒーレントＲＡＭ５２に総和を保持する。
【００６０】
コヒーレントＲＡＭ５２は好ましくは、全てのサイクルの間の読み込み、加算、データの書き出しを促進するために高い処理能力（ｔｈｒｏｕｇｈｐｕｔ）を有する。コヒーレントＲＡＭ５２が単一ポートのＲＡＭとして実現され、読み込み及び書き出しの両方の操作が全てのサイクルで実行されるならば、二つの累算結果は好ましくは各６４ビットのワードに二重に詰め込まれて（ｄｏｕｂｌｅ−ｐａｃｋｅｄ）高い処理能力を達成する。全てのサイクルで読み込みと書き出しの操作を交互にするのは、平均では単一サイクルの読み込み及び書き出しの処理レート（ｔｈｒｏｕｇｈｐｕｔ  ｒａｔｅ）となる。
【００６１】
コヒーレントな積分の窓のサイズは、好ましくは全てのコヒーレントな積分の窓に渡ってパイロットの位相が比較的安定でありつづけるように選択される。さもないと、パイロットエネルギーのコヒーレントな合成は信号強度の損失になるかもしれない。この状況により、非コヒーレントなエネルギー合成の第２の段階の使用を余儀なくされるかもしれない。
【００６２】
ＩＳ−９５モードでは、コヒーレントＲＡＭ５２は各サーチャーに対して１２８の仮定
を維持する。各６４ビットのＲＡＭワードに二重に詰め込むことによって、コヒーレントＲＡＭ５２は好ましくは２５６（６４×４）の６４ビットワードを保持するように構成される。図１３はＩＳ−９５モードでのコヒーレントＲＡＭ５２の例となる２５６ｘ６４の構成を示す。図１３に示されるように、アドレス０に対応する最初の６４ビットワードは、サーチャースライス１の仮定ＸのＩ及びＱの値とサーチャースライス０の仮定ＷのＩ及びＱの値とを表す４つの１６ビットの値を含む。二番目の６４ビットワードは、サーチャースライス３の仮定ＺのＩ及びＱの値とサーチャースライス２の仮定ＹのＩ及びＱの値とを含む。アドレス２及び３に対応する次の二つの６４ビットワードはサーチャースライス０−３に対する次の仮定Ｗ＋１、Ｘ＋１、Ｙ＋１、及びＺ＋１のＩ及びＱの値を含む。
【００６３】
図１４はＧＰＳモードでのコヒーレントＲＡＭ制御モジュール５０の動作を示すブロック図である。ＧＰＳモードでは、累算器２１８は８つまでのＧＰＳチャネルの各々から部分的なＩ及びＱの総和を受け取る。累算器２１８はこれらの部分的な総和をコヒーレントＲＡＭ５２の一部であるコヒーレントＲＡＭ分割（ｐａｒｔｉｔｉｏｎｓ）２２０によるデータ出力に加算する。コヒーレントＲＡＭ分割２２０は、それぞれ６４ビット長の３２ワードを保持する８つの３２ｘ６４ＲＡＭ分割として構成される。累算器２１８の出力は多重化器２２２を介してコヒーレントＲＡＭ分割２２０に供給される。このように、累算器２１８は８つまでのＧＰＳチャネルの各々に対してＩ及びＱの総和を累算する。各総和は整合フィルタ４４からの異なるパスを表現する。タイミング及び制御モジュール２２４はＤＭＡインタフェース２２６にコヒーレントな累算の各周期の終りにプロセッサメモリーへコヒーレントな総和を転送するように命ずる。コヒーレントな総和の転送を制御するのに加えて、タイミング及び制御モジュール２２４はまた多重化器２２２を介してコヒーレントＲＡＭ分割２２０に０の値を渡すことによってコヒーレントＲＡＭ分割２２０をクリアする。
【００６４】
図１２及び１４に示された実現は同一のハードウェアの別の構成を表すことに注意する必要がある。特に図１４で示された構成は図１２で示されたハードウェアを１つの部分が各ＧＰＳチャネルに対応する８つの部分に分割することによって実現される。例えば、上述したようにコヒーレントＲＡＭ５２はＩＳ−９５モードで２５６ｘ６４ＲＡＭとして構成されるが、ＧＰＳモードでは８つの３２ｘ６４ＲＡＭとして構成される。同様に、図１４の累算器２１８は図１２の累算器２１０を分割することで実現される。
【００６５】
再び図１８に言及すると、チャネルサーチモジュール１２がＧＰＳモードで動作している場合、コヒーレントな累算が完了したときコヒーレントな累算器の複素数の出力はコヒーレントＲＡＭ５２からマイクロプロセッサ２２に送られる（３６０）。他方、チャネルサーチモジュール１２がＩＳ−９５モードで動作している場合、部分的なエネルギー値がコヒーレントな累算器の複素数の出力から計算される（３６２）。図１２と関連して上述したように、二乗モジュール５４はＩ２＋Ｑ２として部分的なエネルギー値を計算する。
【００６６】
部分的なエネルギー値は、非コヒーレントＲＡＭ制御モジュール５６及び非コヒーレントＲＡＭ５８を含む非コヒーレントな累算器の集合に供給される（３６４）。非コヒーレントＲＡＭ５８は、個々のＩ及びＱの値それら自身よりＩ及びＱの値から導かれた複合値を保持する。非コヒーレントな累算器の出力は全エネルギー値の集合を構成する。
【００６７】
図１５は非コヒーレントＲＡＭ制御モジュール５６の例となる実施形態を示すブロック図である。非コヒーレントＲＡＭ制御モジュール５６はＩＳ−９５モードでのみ使用され、ＧＰＳモードでは機能しない。ＩＳ−９５モードでは、サーチの窓がコヒーレントな累算を完了するときは常に、コヒーレントな累算結果は非コヒーレントな累算のために非コヒーレントＲＡＭ制御モジュール５６に送られる。好ましくは１６ビットの飽和加算器として実現される累算器２５０は二乗モジュール５４から計算されたエネルギー値を受け取り、これらの値を非コヒーレントＲＡＭ５８によるデータ出力に加算する。非コヒーレントＲＡＭ５８は好ましくは３２ビット長の２５６ワードを保持する２５６ｘ３２ＲＡＭとして構成される。累算器２５０の出力は多重化器２５２を介して非コヒーレントＲＡＭ５８に供給される。このように、累算器２５０はＩ及びＱの総和を累算する。タイミング及び制御モジュール２５４は非コヒーレントな累算の各周期の終りにピーク検出器インタフェース２５６を起動し、ピーク検出器インタフェース２５６に累算器２５０からの非コヒーレントな累算結果を受け取らせる。ピーク検出器インタフェース２５６は次に図２のピーク検出器６０に非コヒーレントな累算結果を出力する。非コヒーレントな累算の各周期の終りにピーク検出器インタフェース２５６を起動することに加え、タイミング及び制御モジュール２５４はまた多重化器２５２を介して非コヒーレントＲＡＭ５８に０の値を渡すことによって非コヒーレントＲＡＭ５８をクリアする。
【００６８】
非コヒーレントＲＡＭ制御モジュール５６は、非コヒーレントな累算の窓の境界に到達しているかどうか周期的に判定する。もしそうであるなら、非コヒーレントＲＡＭ制御モジュール５６は前の非コヒーレントな累算の窓の累算結果をピーク検出器インタフェース２５６に渡し、そしてエネルギーピークの検出のためにピーク検出器６０に渡す。次に二乗モジュール５４からのコヒーレントな累算結果は非コヒーレントＲＡＭ５８へと運ばれ、非コヒーレントな累算の新しい周期が始まる。境界にまだ到達していないならば、非コヒーレントＲＡＭ制御モジュール５６は非コヒーレントＲＡＭ５８から前の非コヒーレントな累算の窓の累算結果を読み出し、この結果を二乗モジュール５４からの現在のコヒーレントな窓の出力に加算し、非コヒーレントＲＡＭ５８に総和を保持する。
【００６９】
非コヒーレントＲＡＭ５８は好ましくは、全てのサイクルの間の読み込み、加算、データの書き出しを促進するために高い処理能力を有する。非コヒーレントＲＡＭ５８が単一ポートのＲＡＭとして実現され、読み込み及び書き出しの両方の操作が全てのサイクルで実行されるならば、二つの累算結果は好ましくは各ワードに二重に詰め込まれて高い処理能力を達成する。全てのサイクルで読み込みと書き出しの操作を交互にするのは、平均では単一サイクルの読み込み及び書き出しの処理レートとなる。非コヒーレントＲＡＭ５８及び非コヒーレントＲＡＭ制御モジュール５６は全てのサイクルで動作している必要はない。例えば、仮定の集合に対してコヒーレントな累算がまだ実行されていて非コヒーレントＲＡＭ制御モジュール５６に二乗モジュール５４からエネルギーが来ていないとき、非コヒーレントＲＡＭ５８はアクセスされず電力を節約するためにアイドル（ｉｄｌｅ）状態に置かれていて良い。
【００７０】
次にピーク検出器６０は全エネルギーの値の集合を処理し、局所ピークから半チップ以内の偽りのピークを除く（３６６）。ピーク検出器６０は制御レジスタを介して様々なモードのいずれでも動作するように構成することが出来る。ピーク検出器６０の時間多重された各スライスは異なるモードで動作するように構成されてよい。通常の動作モードでは、ピーク検出器６０は局所ピークから半チップ以内のエネルギー値を抑圧する。さらに、ピーク検出器６０は規定のエネルギー閾値より小さいエネルギー値もまた抑圧し、閾値より大きいエネルギー値のみがピークとしての資格を得る。従って通常モードでピーク検出器６０は、（１）半チップ以内の全ての他のエネルギー値に比べて局所的に最大であり、（２）閾値より大きい、ようなエネルギー値のみをピークとして認識する。ピーク検出器６０はまたピークのフィルタリングが機能しないバイパス（ｂｙｐａｓｓ）モードで動作するように構成されてもよい。バイパスモードでは、ピーク検出器６０は局所ピークから半チップ以内のエネルギー値を抑圧しない。ディスジョイント（ｄｉｓｊｏｉｎｔ）モードとして知られる別の動作モードでは、ピーク検出器６０はサーチの窓の二つの端での二つのエネルギー値をピークとみなしてもよい。ピーク検出器６０は例えばサーチの窓同士が互いに離れているときに、ディスジョイントモードで動作するように構成されてよい。
【００７１】
図１６はピーク検出器６０の例となる実現を示す。ピーク検出器は複数のピーク検出モジュール２７０に時間多重されており、ピーク検出モジュール２７０はＩＳ−９５モードの時間多重されたサーチャーのスライスに対応する。図１６には４つのピーク検出モジュール２７０が描かれている。わかりやすくするために、ただ１つのピーク検出モジュール２７０のみ詳細に示す。
【００７２】
ピーク検出モジュール２７０は非コヒーレントＲＡＭ制御モジュール５６からデータストリーム（ｓｔｒｅａｍ）としてピークエネルギーの値を受け取る。フリップフロップ２７２及び２７４はピークエネルギーの値の履歴を保持し、この履歴情報をピーク分析器モジュール２７６に供給する。特にピーク分析器モジュール２７６は３つの入力を受け取る。ｎ番目のオフセットでのエネルギー値Ｅ（ｎ）はオンタイム（ｏｎ−ｔｉｍｅ）のエネルギー値として表され、フリップフロップ２７２によって与えられる。フリップフロップ２７４は早いエネルギー値、即ち（ｎ−１）番目のオフセットでのエネルギー値Ｅ（ｎ−１）をピーク分析器モジュール２７６に与える。最後にピーク分析器モジュール２７６は、遅いエネルギー値Ｅ（ｎ＋１）、（ｎ＋１）番目のオフセットでのエネルギー値を、フリップフロップ２７２及び２７４によって加えられる遅延無しに非コヒーレントＲＡＭ制御モジュール５６から直接受け取る。
【００７３】
早い、オンタイムの、そして遅いエネルギー値に基づいて、ピーク分析器モジュール２７６はエネルギーピークを見分ける。特にピーク分析器モジュール２７６は以下の条件が満たされる場合にｎ番目のオフセットでピークを検出する：
Ｅ（ｎ−１）＜Ｅ（ｎ）
Ｅ（ｎ）≧Ｅ（ｎ＋１）
Ｅ（ｎ）＞Ｔ
ここでＴはエネルギー値の閾値を示す。これらの条件が満たされるとき、ピーク分析器モジュール２７６はピーク検出信号を分類モジュール６２に出力し、ピークが検出されたことを示す。ピークフィルタモジュール２７８はモード選択信号によって構成されたモードに従って上述したように偽りのピークを抑圧する。
【００７４】
次にピーク検出器６０は検出されたピークを分類モジュール６２に与え、分類モジュール６２は検出されたピークを分類し、最大ピークの集合を生ずる（３６８）。分類モジュール６２は４つの独立した分類待ち行列を組み込んでおり、各１つは時間多重されたサーチャースライスのそれぞれに対応する。図１７は１つのサーチャースライスに対応する分類待ち行列２９０の例となる実施形態を描くブロック図である。ピーク検出器６０によって起動されると、分類待ち行列２９０はエネルギー値及び対応するＰＮオフセットをピーク検出器６０から受け取り、各サーチのスライスに対していくつかの最大値を分類する。エネルギー値及び対応するＰＮオフセットは比較器２９２及びレジスタ列２９４によってそれぞれ受け取られる。１つの実施形態において、レジスタ列２９４は１５のレジスタ２９６を含み各サーチのスライスに対して１５の最大値を分類する。レジスタ２９６は好ましくは６４チップ長で実現されるが、他の長さ、例えば３２或いは１２８チップで実現されてもかまわない。
【００７５】
分類待ち行列２９０が新しいエネルギー値及び対応するＰＮオフセットを受け取ると、比較器２９２はバイナリソート（ｂｉｎａｒｙ  ｓｏｒｔ）アルゴリズムを用いてレジスタ列２９４に保持されている分類されたエネルギーと新しいエネルギー値を比較する。新しいエネルギー値がレジスタ列２９４に保持されている最小のエネルギー値より大きいときは、比較器２９２は新しいエネルギー値及び対応するＰＮオフセットを適当なレジスタ２９６に挿入する。レジスタ列２９４に既に保持されているより小さいエネルギー値は次のレジスタ２９６に移され降りて行き、最小のエネルギー値はレジスタ列２９４から移し出される。このようにして、レジスタ列２９４は分類されたエネルギー値及び対応するＰＮオフセットの集合を維持する。
【００７６】
サーチャーが全てのサーチの窓を終わらせると、分類待ち行列２９０はマイクロプロセッサ２２に中断（ｉｎｔｅｒｒｕｐｔ）を発行する。次にマイクロプロセッサ２２は読み出しインタフェース２９８を介してレジスタ列２９４から最大ピーク及び対応するＰＮオフセットの集合を読み出す（３７０）。
【００７７】
図２−１７と関連し、図１８の流れ図に従って上述したように、コヒーレントな累算、部分的なエネルギー値の計算、非コヒーレントな累算、そしてピーク検出及び分類は独立したサーチャーそれぞれに対して実行される。これらの過程の間のタイミングの関係は図１１のタイミング及び構成制御モジュール４８によって管理される。これらのタイミングの関係は、例えばコヒーレント及び非コヒーレントな累算の長さ及び窓のサイズの関数として決定されてもよい。図１９−２１はいくつかのシナリオでＩＳ−９５モードで動作するチャネルサーチモジュール１２に対するコヒーレントな累算のタイミング、非コヒーレントな累算のタイミング、及びピーク検出のタイミングの間の例となるタイミングの関係を描く。
【００７８】
図１９では、コヒーレントな累算の長さは２５６チップに設定され、非コヒーレントな累算の長さは５１２チップに設定され、そして窓のサイズは１２８チップに設定される。ＰＮ生成器４６はアイドル状態（４００）で始まるが、１２８チップ後に割り当てられたＰＮの位置（４０２）へと回り始める。ひとたび正しいＰＮの位置になると、ＰＮ生成器４６はチップ時間当たり１ビットの速度でＰＮビット（４０４）を生成する。６４ビット生成した後、即ち６４チップ後、整合フィルタ４４及びコヒーレントＲＡＭ制御モジュール５０が起動する（４０６）。コヒーレントＲＡＭ制御モジュール５０は２５６チップのコヒーレントな累算の長さに渡ってコヒーレントな累算を実行し、最初の１９２チップに対して加算及び保持を行い、最後の６４チップに対して加算及び出力を行う（４０８）。これら最後の６４チップの間に、非コヒーレントＲＡＭ制御モジュール５６は非コヒーレントな累算を実行する。非コヒーレントな累算の長さはコヒーレントな累算の長さの２倍に設定されているので、非コヒーレントＲＡＭ制御モジュール５６は最初の非コヒーレントな累算動作の間に非コヒーレントな累算結果を保持し、そして二番目の非コヒーレントな累算動作の間に非コヒーレントな累算結果を出力する（４１０）。非コヒーレントＲＡＭ制御モジュールが非コヒーレントな累算結果出力するとき、ピーク検出器６０及び分類モジュール６２は起動し、非コヒーレントＲＡＭ制御モジュール５６によるエネルギーピーク値の出力を分類する。
【００７９】
図２０で、コヒーレントな累算の長さは２２４チップに設定され、非コヒーレントな累算の長さは４４８（２ｘ２２４）チップに設定され、窓のサイズは１２８チップに設定される。このシナリオでは、非コヒーレントな累算の長さはコヒーレントな累算の長さの二倍で、コヒーレントＲＡＭ制御モジュール５０と非コヒーレントＲＡＭ制御モジュール５６の間のタイミングの関係は図１９で示された関係に似ている。しかしながら図１９で示されたシナリオでは、コヒーレントな累算の長さは窓のサイズの２倍である。対照的に、図２０のシナリオではコヒーレントな累算の長さは窓のサイズの整数倍ではない。従って、整合フィルタ４４は非コヒーレントな累算が実行されているときにゲイテッド（ｇａｔｅｄ）状態に入る（４１２）。
【００８０】
図２１では、コヒーレントな累算の長さは２５６チップに設定され、非コヒーレントな累算の長さは５１２チップに設定され、窓のサイズは９６チップに設定される。このシナリオでは、非コヒーレントな累算の長さはコヒーレントな累算の長さの二倍で、コヒーレントＲＡＭ制御モジュール５０と非コヒーレントＲＡＭ制御モジュール５６の間のタイミングの関係は図１９及び２０で示された関係に似ている。しかしながら図１９及び２０で示されたシナリオとは異なって、窓の長さは６４チップのシフトレジスタの長さの整数倍ではない。その結果、最初のピーク検出動作（４２０）の後、加算器ツリー１３６のゲーティング機能は周期的に整合フィルタ４４をアイドル状態にして電力を節約する。またコヒーレントＲＡＭ制御モジュール５０は起動（加算及び保持）状態とアイドル状態の間を９６チップ毎に切り替え、３つの加算及び保持動作の終了毎に非コヒーレントＲＡＭ制御モジュール５６にコヒーレントな累算結果を出力する。
【００８１】
チャネルサーチモジュール１２内のプロセッサのように、プロセッサをＷＣＤ１０に提供させるようにするための命令はプロセッサが読み取り可能な媒体に保持されていてよい。例えば、制限されるわけではないが、プロセッサが読み取り可能な媒体は記憶媒体及び／又は通信媒体を含んでよい。記憶媒体は、プロセッサが読み取り可能な命令、データ構造、プログラムモジュール、或いは他のデータのような情報の保持のための任意の方法或いは技術で実現される揮発性及び不揮発性、取り外し可能及び固定の媒体を含む。記憶媒体は、以下に制限されるわけではないが、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、ＥＥＰＲＯＭ、フラッシュメモリ、光或いは磁気媒体を含む固定又は取り外し可能なディスク媒体、或いは所望の情報を保持するために使用可能で、ＷＣＤ１０内のプロセッサによってアクセスすることが可能な任意の他の媒体を含んでよい。
【００８２】
通信媒体は通常、プロセッサが読み取り可能な命令、データ構造、プログラムモジュール、或いは他のデータを、搬送波或いは他の転送媒体のような変調されたデータ信号で具体的に表現し、任意の情報配送媒体を含む。“変調されたデータ信号”という用語は、１つ又はそれ以上のその特徴の集合を有するか、或いは情報をその中に符号化するやり方に従って変化している信号を意味する。例えば、制限されるわけではないが、通信媒体は有線網或いは方向付けられた有線コネクションのような有線媒体、及び音響、無線周波数、赤外線、そしてその他の無線媒体のような無線媒体を含む。コンピュータが読み取り可能な媒体はまた、任意の上述した媒体を組合せたものを含んでもよい。
【００８３】
ＩＳ−９５モード或いはＧＰＳモードのいずれでも同時サーチを実行するためにサーチャーのハードウェアを多重化することによって、本発明の様々な実施形態は高速な信号のサーチを容易にする。サーチャーのハードウェアはＩＳ−９５モード或いはＧＰＳモードのいずれでも動作するように動的に構成することが出来る。ＩＳ−９５モードでは、サーチャーは独立したサーチを実行するサーチャーの複数の時間スライスに時間多重される。ＧＰＳモードでは、サーチャーはそれぞれが特定のＧＰＳ衛星からのＧＰＳ信号を追跡する複数の異なるＧＰＳチャネルとして構成される。この構成はサーチャーに複数のＧＰＳ信号のサーチを同時に実行することを可能にする。同時に独立したサーチを実行するために多重化されているサーチャーのハードウェアによって、ＩＳ−９５及びＧＰＳの両モードにおける信号のサーチの速度は飛躍的に改善されるかもしれない。例えばＩＳ−９５モードでは、１単位時間当たり５１２の仮定まで相関をとることに相当する２５６ｘの速度で、サーチは実行されるだろう。比較すると、幾つかの従来のサーチャーはサーチを８ｘの速度で実行する。サーチの速度はＧＰＳモードでもまた飛躍的に増大するだろう。さらに、サーチのハードウェアはＩＳ−９５モード或いはＧＰＳモードのいずれでも動作するように動的に構成することが出来るので、各動作モードに対応する個別の回路の必要性は無くなるだろう。
【００８４】
本発明の様々な実施形態が説明されたが、本発明の趣旨と範囲から離れずに修正が加えられてよい。これら及びその他の実施形態は特許請求の範囲の中にある。
【図面の簡単な説明】
【００８５】
【図１】本発明の一実施形態に従った、チャネルサーチモジュール１２を取り入れた無線通信装置（ＷＣＤ）を示すブロック図。
【図２】本発明の別の実施形態に従った、例となるチャネルサーチモジュールを示すブロック図。
【図３】チャネルサーチモジュールでの使用のための例となるフロントエンドモジュールを示すブロック図。
【図４】フロントエンドのモジュールでの使用のための例となる符号ドップラー調整モジュールを示すブロック図。
【図５】フロントエンドのモジュールでの使用のための例となるフロントエンドのローテータモジュールを示すブロック図。
【図６】チャネルサーチモジュールでの使用のための例となる整合フィルタのモジュールを示すブロック図。
【図７】ＩＳ−９５モードの動作における整合フィルタのモジュールの例となる実施形態を示すブロック図。
【図８】ＧＰＳモードの動作における整合フィルタのモジュールの例となる実施形態を示すブロック図。
【図９】整合フィルタのモジュールでの使用のための例となる加算モジュールを示すブロック図。
【図１０】チャネルサーチモジュールでの使用のための例となるＰＮ生成器を示すブロック図。
【図１１】チャネルサーチモジュールでの使用のための例となる構成モジュールを示すブロック図。
【図１２】チャネルサーチモジュールでの使用のためのメモリ制御モジュールの例となる構成を示すブロック図。
【図１３】メモリ制御モジュールのメモリの例となるメモリ構成を示すブロック図。
【図１４】チャネルサーチモジュールでの使用のためのメモリ制御モジュールの別の例となる構成を示すブロック図。
【図１５】チャネルサーチモジュールでの使用のための例となるメモリ制御モジュールを示すブロック図。
【図１６】チャネルサーチモジュールでの使用のための例となるピーク検出器モジュールを示すブロック図。
【図１７】チャネルサーチモジュールでの使用のための例となるサーチャーの分類待ち行列を示すブロック図。
【図１８】チャネルサーチモジュールの動作の例となるモードを示す流れ図。
【図１９】構成モジュールによって制御される例となるタイミング順序を示すタイミング図。
【図２０】構成モジュールによって制御される別の例となるタイミング順序を示すタイミング図。
【図２１】構成モジュールによって制御されるさらに別の例となるタイミング順序を示すタイミング図。
【符号の説明】
【００８６】
２４…アンテナ、４０…入力、８２、８６、９０、１０６、１２２、１６４…多重化器、
１００…シフト器、１２０…論理ゲート、１２６…総和器、１２８…ラッチ、      
１５０…チャネル
【図１】
2005525005.tif 000004
【図２】
2005525005.tif 000005
【図３】
2005525005.tif 000006
【図４】
2005525005.tif 000007
【図５】
2005525005.tif 000008
【図６】
2005525005.tif 000009
【図７】
2005525005.tif 000010
【図８】
2005525005.tif 000011
【図９】
2005525005.tif 000012
【図１０】
2005525005.tif 000013
【図１１】
2005525005.tif 000014
【図１２】
2005525005.tif 000015
【図１３】
2005525005.tif 000016
【図１４】
2005525005.tif 000017
【図１５】
2005525005.tif 000018
【図１６】
2005525005.tif 000019
【図１７】
2005525005.tif 000020
【図１８】
2005525005.tif 000021
【図１９】
2005525005.tif 000022
【図２０】
2005525005.tif 000023
【図２１】
2005525005.tif 000024
【国際調査報告】
2005525005.tif 000025
2005525005.tif 000026