(57)【要約】格子調整半導体基板の形成方法であって、平行配置された酸化物壁（２）を表面の上に設けることによってＳｉ表面から成る平行細片を画定する工程、第１ＳｉＧｅ層を細片の上に選択的に成長させて第１転位（３）が優先的に壁（２）の間の第１ＳｉＧｅ層を横切って延びて第１ＳｉＧｅ層の歪みを壁（２）に直交する方向に緩和する工程、及び第２ＳｉＧｅ層を第１ＳｉＧｅ層の上部の上に成長させて壁（２）を覆うように成長させ、第２転位が優先的に壁（２）上方の第２ＳｉＧｅ層の内部に形成されて、第２ＳｉＧｅ層の歪みを第１転位（３）と直交する方向に緩和する工程を含む。このようにして形成される転位は、材料を２つの互いに直交する方向に緩和するように形成されるが、他方では、これらの転位が空間的に分離されて２組の転位が互いに作用することができない。このように、貫通転位密度及び表面粗さの両方が大きく低減されるので、能動素子の電子散乱及び電子の移動速度の低下を招く原子格子の崩壊を減少させることにより仮想基板の性能が向上する。
2005537672.tif 000002
【特許請求の範囲】
【請求項１】
格子調整半導体基板の形成方法であって、
（ａ）平行配置された絶縁手段（２；１１）によってＳｉ表面から成る平行細片（１２）を画定する工程、
（ｂ）第１ＳｉＧｅ層（１３）を細片（１２）の上に選択的に成長させて第１転位（１４）が優先的に絶縁手段（２；１１）の間の第１ＳｉＧｅ層（１３）を横切って延びることにより第１ＳｉＧｅ層（１３）の歪みを絶縁手段（２；１１）に直交する方向に緩和させる工程、及び
（ｃ）絶縁手段（２；１１）を覆うように第１ＳｉＧｅ層（１３）の上に第２ＳｉＧｅ層（１３ａ）を成長させ、第２転位（１５）が優先的に絶縁手段（２；１１）上方の第２ＳｉＧｅ層（１３ａ）の内部に形成されて、第２ＳｉＧｅ層（１３ａ）の歪みを第１転位（１４）と直交する方向に緩和する工程
を含む方法。
【請求項２】
第１ＳｉＧｅ層（１３）が層（１３）内でほぼ一定のＧｅ組成比を有する、請求項１記載の方法。
【請求項３】
第２ＳｉＧｅ層（１３ａ）が層（１３ａ）内でほぼ一定のＧｅ組成比を有する請求項１又は２記載の方法。
【請求項４】
ＳｉＧｅ層（１３，１３ａ）の少なくとも一つの層が、層内で、第１レベルから第１レベルよりも高い第２レベルに増加するＧｅ組成比を有する、請求項１、２又は３記載の方法。
【請求項５】
少なくとも第１ＳｉＧｅ層（１３）を高温でアニールすることにより層（１３）の歪みをほぼ完全に緩和する、請求項１ないし４のいずれか一項に記載の方法。
【請求項６】
第１及び第２ＳｉＧｅ層（１３，１３ａ）の成長を室温〜１２００℃、好適には３５０〜９００℃の温度で行ない、少なくとも第１ＳｉＧｅ層（１３）のアニールを室温〜１５００℃、好適には５００〜１２００℃の高温で行なう、請求項５記載の方法。
【請求項７】
第１及び第２ＳｉＧｅ層（１３，１３ａ）を単一の連続成長プロセスにより形成する請求項１ないし６のいずれか一項に記載の方法。
【請求項８】
中間処理を第１ＳｉＧｅ層（１３）の成長と第２ＳｉＧｅ層（１３ａ）の成長との間に行なう請求項１ないし６のいずれか一項に記載の方法。
【請求項９】
中間処理が、第１ＳｉＧｅ層（１３）を高温でアニールして第１ＳｉＧｅ層（１３）の歪みをほぼ完全に緩和する工程を含む、請求項８記載の方法。
【請求項１０】
中間処理工程が化学的機械研磨工程を含む請求項８又は９記載の方法。
【請求項１１】
第１ＳｉＧｅ層（１３）を選択エピタキシャル成長プロセスにより成長させる請求項１ないし１０のいずれか一項に記載の方法。
【請求項１２】
エピタキシャル成長プロセスが化学的気相成長（ＣＶＤ）である請求項１１記載の方法。
【請求項１３】
エピタキシャル成長プロセスが分子線エピタキシ（ＭＢＥ）である請求項１１記載の方法。
【請求項１４】
Ｓｉ酸化物から成る細片は１０ｎｍ〜１０００ｎｍ、好ましくは４００ｎｍ〜７００ｎｍの範囲の厚さを有する、請求項１ないし１３のいずれか一項に記載の方法。
【請求項１５】
Ｓｉ酸化物から成る細片（１２）は１００ｎｍ〜１０μｍ、好ましくは約１μｍの幅を有する、請求項１ないし１４のいずれか一項に記載の方法。
【請求項１６】
Ｓｉ酸化物から成る細片（１２）は互いに１００ｎｍ〜１００μｍ、好ましくは５μｍ〜２０μｍの距離を置いて配置される、請求項の１ないし１５のいずれか一項に記載の方法。
【請求項１７】
第１及び第２ＳｉＧｅ層（１３，１３ａ）の上に、内部に一つ以上の半導体素子を形成できる歪みＳｉ層を成長させる工程を更に含む、請求項１ないし１６のいずれか一項に記載の方法。
【請求項１８】
絶縁手段はＳｉ表面上に平行配置されたＳｉ酸化物壁（２；１１）を含む、請求項１ないし１７のいずれか一項に記載の方法。
【請求項１９】
絶縁手段はＳｉ表面に平行配置されたトレンチを含む、請求項１ないし１７のいずれか一項に記載の方法。
【請求項２０】
絶縁手段はＳｉ表面上に平行配置されたＳｉ窒化物壁を含む、請求項１ないし１７のいずれか一項に記載の方法。
【請求項２１】
請求項１ないし２０のいずれか一項に記載の方法を用いて形成される格子調整半導体基板。
【発明の詳細な説明】
【発明の開示】
【０００１】
本発明は格子調整半導体基板の形成に関し、これに限定されるものではないが、特に、内部にＭＯＳＦＥＴのような能動半導体素子を形成することができる歪みシリコン（ｓｔｒａｉｎｅｄ  ｓｉｌｉｃｏｎ）活性層又は歪みＳｉＧｅ活性層及び歪のないＩＩＩ−Ｖ族半導体活性層の成長に適する緩和ＳｉＧｅ（シリコン／ゲルマニウム）「仮想基板」の形成に関する。
【０００２】
歪みＳｉ層をＳｉウェハの上に、緩和ＳｉＧｅバッファ層を歪みＳｉ層とＳｉウェハとの間に挟んで成長させ、ＭＯＳＦＥＴのような半導体素子を歪みＳｉ層の内部に形成して半導体素子の特性を向上させる方法が知られている。下地Ｓｉ基板の格子間隔よりも格子間隔を大きくするためにバッファ層を設けるので、バッファ層は一般的に仮想基板と呼ばれている。
【０００３】
シリコン及びゲルマニウムの合金（ＳｉＧｅ）をシリコン基板の上にエピタキシャル成長させてバッファ層を形成することが知られている。ＳｉＧｅの格子間隔はＳｉの正常な格子間隔よりも大きいので、バッファ層が緩和してもよい場合にはこのようなバッファ層を設けることによって格子間隔を所望通りに大きくすることができる。
【０００４】
バッファ層が緩和すると必然的にバッファ層に転位が形成されて歪みが緩和される。これらの転位によって普通歪み界面に伸びて長い転位を形成するハーフループが下地表面から形成される。しかしながら、バッファ層の深さを貫通する転位が形成されると基板の品質を劣化させてしまう。というのは、このような転位によって表面がでこぼこになり、能動半導体素子の内部で電子散乱が生じるからである。また、ＳｉＧｅ層の歪みを緩和するために多くの転位が必要となるので、このような転位が必然的に相互に作用し合い、貫通転位のピンニングを生じさせる。更に多くの転位が緩和を一層促進するために必要となると、その結果として貫通転位密度が高くなる。
【０００５】
米国特許第５４４２２０５号、米国特許第５２２１４１３号、国際公開番号ＷＯ９８／００８５７、及び日本国特願平６−２５２０４６号に開示されているようなバッファ層を形成する公知の技術では、層のＧｅ組成に直線的な傾斜を持たせて、歪み界面を傾斜領域全体に渡って分散させる。これは、それによって形成される転位も傾斜領域全体に渡って分散されるので、転位が相互に作用し難くなることを意味する。しかしながらこのような技術では、転位の主要発生源が増倍機構であり、この機構では、多くの転位が同じ発生源から生成されるので、転位が群となって通常同じ原子英進面の上に集まるという不具合が生じる。これらの転位群から生じる歪み領域は仮想基板表面に大きなうねりを生じ、これら歪み領域及び大きなうねりの両方は、仮想基板の品質に悪影響を及ぼし、且つ貫通転位を閉じ込めてしまうという影響を更にもたらす。
【０００６】
米国特許出願公開２００２／００１７６４２Ａ１は、バッファ層を複数の積層膜から形成する技術について記載している。この技術では、複数の積層膜は、傾斜ＳｉＧｅ層、及び傾斜ＳｉＧｅ層の上の均一ＳｉＧｅ層を交互に重ねた層を含み、傾斜ＳｉＧｅ層は、傾斜ＳｉＧｅ層の下地となる材料のＧｅ組成比からそれよりも大きな組成比にまで徐々に増加するＧｅ組成比を有し、均一ＳｉＧｅ層は層の厚さ全体に渡ってほぼ一定の高い値のＧｅ組成比を有する。このように、傾斜ＳｉＧｅ層及び均一ＳｉＧｅ層を交互に重ねて形成して、バッファ層全体に渡ってＧｅ組成比に階段状の変化を持たせることにより、転位が界面で横方向に伝搬し易くなり、その結果、貫通転位が生じ難くなるので表面粗さが小さくなり易い。しかしながら、この技術において満足できる性能を得るためには、かなり厚く、細心の注意を払って傾斜を持たせた層を交互に設ける必要があり、しかも貫通転位が形成されることによって性能が劣化するという問題は依然として残る。
【０００７】
本発明の一つの目的は、公知の技術に比べて貫通転位密度を減らすことにより性能を向上させた格子調整半導体基板の形成方法を提供することである。
【０００８】
本発明によれば、格子調整半導体基板の形成方法が提供され、この方法は、
（ａ）平行配置された絶縁手段によってＳｉ表面から成る平行細片を画定すること、
（ｂ）第１ＳｉＧｅ層を細片の上に選択的に成長させて第１転位が優先的に絶縁手段の間の第１ＳｉＧｅ層を横切って延びて第１ＳｉＧｅ層の歪みを絶縁手段に直交する方向に緩和すること、及び
（ｃ）絶縁手段を覆うように第２ＳｉＧｅ層を第１ＳｉＧｅ層の上部の上に成長させて、第２転位が優先的に絶縁手段上方の第２ＳｉＧｅ層の内部に形成されて、第２ＳｉＧｅ層の歪みを第１転位と直交する方向に緩和すること
を含む。
【０００９】
このような技術は、極めて低いレベル、すなわち貫通転位が１ｃｍ２当たり１０６個未満からほぼゼロのレベルの貫通転位を含む高品質のＳｉＧｅ仮想基板を形成することができると考えられる。これは、転位がＳｉＧｅ材料を２つの互いに直交する方向に緩和するように形成される一方で、これらの転位が空間的に分離されて２組の転位が互いに作用することがなく、よってＳｉＧｅ材料の深さを貫通して延びる貫通転位が形成されないためである。
【００１０】
その結果、所定のＧｅ組成について形成される仮想基板の厚さを小さくすることができ、貫通転位密度及び表面起伏の両方が大幅に低減される。これによって、電力を一層容易に放散させることができる優れた仮想基板が得られる。仮想基板の表面の粗さが低減されることにより、表面研磨を最小限に止めるか又は全て無くすことができ、且つ表面のでこぼこによる領域分離不良を最小限に抑える、という点で後続の処理が一層容易になる。形成される仮想基板の品質は、例えば超小型電子技術又はフルＣＭＯＳ集積回路システムのような特殊用途に適するレベルのものとなる。
【００１１】
本発明をより一層完全に理解するために、以下に添付の図を参照する。
【実施例】
【００１２】
後述は、ＳｉＧｅバッファ層を格子調整仮想Ｓｉ基板と下地Ｓｉ基板との間に配置する形で格子調整仮想Ｓｉ基板を下地Ｓｉ基板の上に形成する方法に関して行なわれる。しかしながら、本発明は、完全に緩和された純Ｇｅで終端してＩＩＩ−Ｖ族元素のＳｉとの結合を可能にする基板を含む他のタイプの格子調整半導体基板の形成にも適用することができることを理解されたい。本発明に従って、例えばアンチモンのような一つ以上の界面活性剤をエピタキシャル成長プロセスに取り入れて表面エネルギーを低くすることにより仮想基板表面を更に滑らかにし、且つ貫通転位密度を低くすることも可能である。
【００１３】
図１はＳｉＧｅ材料１から成る薄長のストライプを示しており、この材料は、ＳｉＧｅ材料を４辺で取り囲むＳｉ酸化物壁２による包囲領域内で成長する。エピタキシャル成長によるこの領域内でのＳｉＧｅ層の成長の間、転位３はこの領域の短辺に沿って、すなわち一方の長い方の酸化物壁から他方の反対側の長い方の酸化物壁に向かって優先的に形成される。これらの転位３は長い方の酸化物壁の内の一方又は他方に沿った転位核生成サイト４（各々の核生成サイトを図の「Ｘ」で示す）で形成される。これは通常、成長ゾーンの端で転位が形成され易いからである。転位が短辺に沿って形成される場合、これらの転位はほとんど何の抵抗もなくゾーンの反対側に延びることができる。しかしながら、ゾーンの長編に沿って形成されようとする転位は、短辺に沿って形成される転位に直ぐに妨害されるので、ゾーンの全長を横切ることができない。図１に、このような転位５がゾーンの一端から生じ、短辺に沿って延びる転位３によって直ぐにピンニング位置６で阻止された状態が示されている。
【００１４】
従ってこの場合のＳｉＧｅ材料は、短辺に沿って延びる転位が形成されることによって一方向の緩和が可能になるだけで、長辺に沿って形成される転位が形成されないので直交方向では緩和されないままである（但し、短辺が十分小さい場合には或る弾性緩和が生じ得る）。上に記載した達成困難な項目を、酸化物壁２内に閉じ込められた小領域内でのＳｉＧｅの成長に関して議論したが、同様な問題は、ＳｉＧｅを基板表面領域により制限される領域内、例えばエッチングにより形成されるメサ構造ピラーの上部の上に成長させる必要がある場合に観察される。
【００１５】
従って、歪みＳｉ活性層又は歪みＳｉＧｅ活性層、及び内部にＭＯＳＦＥＴのような能動半導体素子を形成することができる歪のないＩＩＩ−Ｖ族半導体活性層の成長に適する緩和ＳｉＧｅ仮想基板を形成する本発明の方法によれば、酸化物層をＳｉ基板１０の上に成長させ、次にエッチングすべき領域を画定した後に、例えばフォトレジスト層を酸化物層に塗布し、フォトレジスト層を選択的に露光し、現像してフォトレジストマスクを形成することにより酸化物層を選択的にエッチングする。エッチングの後、図２ａに示すように、細長の酸化物壁１１が基板１０の長さに沿って互いにほぼ平行に延び、薄長の細片１２によって分離される。この図では、続いて、ＳｉＧｅ層を上に既に説明した方法で成長させる。
【００１６】
続くエピタキシャル成長プロセスでは、図２ｂに示すように、ＳｉＧｅ層１３を酸化物壁１１間の薄長の各細片１２の上に選択的に、室温〜１，２００℃、好適には３５０〜９００℃の温度で成長させる。このようなＳｉＧｅ成長は、酸化物壁１１の上部に沿ったＳｉＧｅに成長がほとんど生じないという点で選択的である。このような選択成長は化学的気相成長（ＣＶＤ）によって行なうことができる。
【００１７】
図２ｃに示すように、転位１４は、各酸化物壁１１に形成され、且つ反対側の酸化物壁１１に向かって短辺に沿って延びるように生じる。このようにして、壁１１間の領域の幅全体に渡って延びる転位１４の方向にＳｉＧｅ材料が緩和する。
【００１８】
必要に応じて室温〜１，５００℃、好適には５００〜１，２００℃の高温で実施されるアニール工程によって容易になるこのような緩和に続いて、ＳｉＧｅ材料のエピタキシャル成長が、室温〜１，２００℃、好適には３５０〜９００℃の温度で継続して行なわれ、第１ＳｉＧｅ層１３に連続する形で更に別のＳｉＧｅ層１３ａが形成され、このＳｉＧｅ層１３ａの形成は、図２ｄに示すように、ＳｉＧｅ材料が酸化物壁１１の上部を覆う形で横方向に成長するまで行なわれる。最終的に、酸化物壁１１の間の領域で種結晶となるＳｉＧｅの成長領域が互いに融合し、Ｓｉ基板の全面を覆う。このようにして成長させたＳｉＧｅ材料は単結晶層を形成するか、又は異なる成長ゾーンが融合した積層欠陥が生じ得る。いずれにしても、異なる成長ゾーンが接する箇所で表面がでこぼこになる。
【００１９】
ＳｉＧｅの成長が続くと、緩和されない長さ方向の歪みは最終的には、且つウェハ上の任意の箇所を核として生じ得る長さ方向の転位が形成されることにより緩和される。このような核生成は、成長ゾーンの各辺の酸化物壁による核生成の活性化エネルギーよりもずっと大きい活性化エネルギーを有するので、このような長さ方向の転位１５の形成は酸化物壁１１により画定される窓の内側での転位１４の形成よりもずっと後の段階で生じる。
【００２０】
長さ方向の転位１５は窓の内側の転位１４よりも高い位置に形成されるので、この２組の転位１４，１５は互いに作用することがなく、これらの転位はウェハの全表面を覆って延びることができる。更に、ＳｉＧｅ材料には外部の壁１１に直交する方向に歪みが生じないので、この方向に転位を生じさせ易い駆動力が生じない。更に、全ての転位相互作用が最小限に維持されるので、貫通転位がほとんど生じることがない。転位相互作用が生じる場合には貫通転位がＳｉＧｅ材料の上面で終端することになって表面が粗くなる。
【００２１】
このようにして、高品質の仮想基板が形成され、このような仮想基板を歪みＳｉ活性層又は歪みＳｉＧｅ活性層及び内部に能動半導体素子を形成することができる歪みのないＩＩＩ−Ｖ族半導体活性層の成長に使用することができる。
【００２２】
上述の方法では、ＳｉＧｅ材料のＧｅ組成に応じて酸化物壁１１の高さは１０ｎｍ〜１，０００ｎｍの範囲で変化させることができ、普通この高さは４００ｎｍ〜７００ｎｍの範囲が望ましい。酸化物窓の幅は１００ｎｍ〜１００μｍとすることができ、５μｍ〜２０μｍが最も多く使用される。酸化物壁１１の幅はできる限り狭いことが好ましく、これによって横方向に延びて壁を完全に覆う形の成長が保証され、従って現在のところ、幅は１００ｎｍ〜１０μｍ、好ましくは約１μｍである。
【００２３】
ＳｉＧｅ材料内のＧｅ組成は層の厚さ全体に渡ってほぼ一定とすることができるが、Ｇｅ組成が層の低い位置の第１組成から層の高い位置の第２の高い組成に増加するようにＧｅ組成を傾斜させることもできる。
【００２４】
上に記載した方法の種々の変形を本発明の範囲内で実施することができる。例えば、ＳｉＧｅ材料が十分に成長して酸化物壁１１の上部を覆った後、図２ｄに示すようにでこぼこの表面１６が形成され、化学的機械研磨（ＣＭＰ）工程を実施して表面を平坦化することによりこのでこぼこ表面の影響を無くした後、最終キャップ層を成長させて図２ｅに示す最終構造を得るとができる。更に別の変形では、アニール工程を実施して確実に全体を緩和させる。このようなアニール工程は、ＳｉＧｅ成長プロセスのどの段階でも実施することができるが、この工程は酸化物壁１１の間にＳｉＧｅを選択的に成長させた後で、且つＳｉＧｅがさらに成長して酸化物壁１１の上部を覆う前に実施することが好ましい。
【００２５】
更に別の変形では、ＳｉＧｅ材料を酸化物壁の間に成長させるのではなく、成長ゾーンを画定する非常に狭い間隔で配置されたメサ型ピラーの上部にＳｉＧｅを成長させる。この場合、細片間の絶縁は、絶縁酸化物壁を使用するのではなく、ピラー間のトレンチを使用して行ない、エピタキシャル成長プロセスを分子線エピタキシ（ＭＢＥ）又はＣＶＤとすることができる。更に別の構成として、Ｓｉ窒化物又は他の絶縁材料から成る平行配置された壁の間にＳｉＧｅ材料を成長させることができる。
【００２６】
更に、成長が選択領域にのみ生じるように、パターニングされたシリコンウェハ、又はパターニングされた酸化物層を有するウェハの上に仮想基板をエピタキシャル成長させることができる。従って、この形成技術を使用して、例えば先端回路機能が必要なチップの一つ以上の選択領域（システムオンチップ集積回路設計に必要な領域等）にのみ仮想基板を形成することができる。
【００２７】
本発明の方法は、仮想基板の形成を含む広範囲の用途に適用することができ、仮想基板を形成することによって、歪みを有する、又は歪みが緩和されたＳｉ、Ｇｅ又はＳｉＧｅ層を成長させてバイポーラ接合トランジスタ（ＢＪＴ）、電界効果トランジスタ（ＦＥＴ）、及び共鳴トンネルダイオード（ＲＴＤ）のような素子を形成することができるだけでなく、ＩＩＩ−Ｖ族半導体層を成長させてＣＭＯＳ技術、及び発光ダイオード（ＬＥＤ）及び半導体レーザを含むオプトエレクトロニクス用途の高速デジタルインターフェースを実現することができる。
【図面の簡単な説明】
【００２８】
【図１】歪みＳｉ基板が長さ方向に緩和されることを阻止する、長さ方向に直交する方向の転位の影響を示す説明図である。
【図２】本発明による格子調整半導体基板の形成方法の連続工程を示す。
【図１】
2005537672.tif 000003
2005537672.tif 000004
【手続補正書】
【提出日】平成16年3月18日(2004.3.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
米国特許出願公開２００２／００１７６４２Ａ１は、バッファ層を複数の積層膜から形成する技術について記載している。この技術では、複数の積層膜は、傾斜ＳｉＧｅ層、及び傾斜ＳｉＧｅ層の上の均一ＳｉＧｅ層を交互に重ねた層を含み、傾斜ＳｉＧｅ層は、傾斜ＳｉＧｅ層の下地となる材料のＧｅ組成比からそれよりも大きな組成比にまで徐々に増加するＧｅ組成比を有し、均一ＳｉＧｅ層は層の厚さ全体に渡ってほぼ一定の高い値のＧｅ組成比を有する。このように、傾斜ＳｉＧｅ層及び均一ＳｉＧｅ層を交互に重ねて形成して、バッファ層全体に渡ってＧｅ組成比に階段状の変化を持たせることにより、転位が界面で横方向に伝搬し易くなり、その結果、貫通転位が生じ難くなるので表面粗さが小さくなり易い。しかしながら、この技術において満足できる性能を得るためには、かなり厚く、細心の注意を払って傾斜を持たせた層を交互に設ける必要があり、しかも貫通転位が形成されることによって性能が劣化するという問題は依然として残る。
米国特許第５２３８８６９号には、Ｓｉ基板上にＳｉＯ２の欠陥消滅格子を形成し、格子上にＧａＡｓ層を成長させて、両者を格子の開口内で格子を分割する壁を覆うように延ばす方法が開示されている。格子により、大部分の転移は、半導体素子が形成される表面領域に伝播せず、格子で終端するので、格子は転移の「放出」を提供する。しかしながら、この方法では表面が平坦にならず、基板表面の大部分に半導体素子を必要とする用途には全く適さない。
【手続補正書】
【提出日】平成16年10月1日(2004.10.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
格子調整半導体基板の形成方法であって、
（ａ）平行配置された絶縁手段（２；１１）によってＳｉ表面から成る平行細片（１２）を画定する工程、
（ｂ）第１ＳｉＧｅ層（１３）を細片（１２）の上に、但し細片間の絶縁手段（２；１１）上を除いて選択的に成長させて第１転位（１４）が優先的に絶縁手段（２；１１）の間の第１ＳｉＧｅ層（１３）を横切って延びることにより第１ＳｉＧｅ層（１３）の歪みを絶縁手段（２；１１）に直交する方向に緩和させる工程、及び
（ｃ）絶縁手段（２；１１）を覆うように第１ＳｉＧｅ層（１３）の上に第２ＳｉＧｅ層（１３ａ）を成長させ、第２転位（１５）が優先的に絶縁手段（２；１１）上方の第２ＳｉＧｅ層（１３ａ）の内部に形成されて、第２ＳｉＧｅ層（１３ａ）の歪みを第１転位（１４）と直交する方向に緩和する工程
を含む方法。
【請求項２】
第１ＳｉＧｅ層（１３）が層（１３）内でほぼ一定のＧｅ組成比を有する、請求項１記載の方法。
【請求項３】
第２ＳｉＧｅ層（１３ａ）が層（１３ａ）内でほぼ一定のＧｅ組成比を有する請求項１又は２記載の方法。
【請求項４】
ＳｉＧｅ層（１３，１３ａ）の少なくとも一つの層が、層内で、第１レベルから第１レベルよりも高い第２レベルに増加するＧｅ組成比を有する、請求項１、２又は３記載の方法。
【請求項５】
少なくとも第１ＳｉＧｅ層（１３）を高温でアニールすることにより層（１３）の歪みをほぼ完全に緩和する、請求項１ないし４のいずれか一項に記載の方法。
【請求項６】
第１及び第２ＳｉＧｅ層（１３，１３ａ）の成長を室温〜１２００℃、好適には３５０〜９００℃の温度で行ない、少なくとも第１ＳｉＧｅ層（１３）のアニールを室温〜１５００℃、好適には５００〜１２００℃の高温で行なう、請求項５記載の方法。
【請求項７】
第１及び第２ＳｉＧｅ層（１３，１３ａ）を単一の連続成長プロセスにより形成する請求項１ないし６のいずれか一項に記載の方法。
【請求項８】
中間処理を第１ＳｉＧｅ層（１３）の成長と第２ＳｉＧｅ層（１３ａ）の成長との間に行なう請求項１ないし６のいずれか一項に記載の方法。
【請求項９】
中間処理が、第１ＳｉＧｅ層（１３）を高温でアニールして第１ＳｉＧｅ層（１３）の歪みをほぼ完全に緩和する工程を含む、請求項８記載の方法。
【請求項１０】
中間処理工程が化学的機械研磨工程を含む請求項８又は９記載の方法。
【請求項１１】
第１ＳｉＧｅ層（１３）を選択エピタキシャル成長プロセスにより成長させる請求項１ないし１０のいずれか一項に記載の方法。
【請求項１２】
エピタキシャル成長プロセスが化学的気相成長（ＣＶＤ）である請求項１１記載の方法。
【請求項１３】
エピタキシャル成長プロセスが分子線エピタキシ（ＭＢＥ）である請求項１１記載の方法。
【請求項１４】
Ｓｉ酸化物から成る細片は１０ｎｍ〜１０００ｎｍ、好ましくは４００ｎｍ〜７００ｎｍの範囲の厚さを有する、請求項１ないし１３のいずれか一項に記載の方法。
【請求項１５】
Ｓｉ酸化物から成る細片（１２）は１００ｎｍ〜１０μｍ、好ましくは約１μｍの幅を有する、請求項１ないし１４のいずれか一項に記載の方法。
【請求項１６】
Ｓｉ酸化物から成る細片（１２）は互いに１００ｎｍ〜１００μｍ、好ましくは５μｍ〜２０μｍの距離を置いて配置される、請求項の１ないし１５のいずれか一項に記載の方法。
【請求項１７】
第１及び第２ＳｉＧｅ層（１３，１３ａ）の上に、内部に一つ以上の半導体素子を形成できる歪みＳｉ層を成長させる工程を更に含む、請求項１ないし１６のいずれか一項に記載の方法。
【請求項１８】
絶縁手段はＳｉ表面上に平行配置されたＳｉ酸化物壁（２；１１）を含む、請求項１ないし１７のいずれか一項に記載の方法。
【請求項１９】
絶縁手段はＳｉ表面に平行配置されたトレンチを含む、請求項１ないし１７のいずれか一項に記載の方法。
【請求項２０】
絶縁手段はＳｉ表面上に平行配置されたＳｉ窒化物壁を含む、請求項１ないし１７のいずれか一項に記載の方法。
【請求項２１】
請求項１ないし２０のいずれか一項に記載の方法を用いて形成される格子調整半導体基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
その結果、所定のＧｅ組成について形成される仮想基板の厚さを小さくすることができ、貫通転位密度及び表面起伏の両方が大幅に低減される。これによって、電力を一層容易に放散させることができる優れた仮想基板が得られる。さらに、必ず中間細片上での選択的成長を行った後で絶縁手段を覆う成長を行うことにより仮想基板の表面のでこぼこが低減され、このようにして仮想基板の表面の粗さが低減されることにより、表面研磨を最小限に止めるか又は全て無くすことができ、且つ表面のでこぼこによる領域分離不良を最小限に抑える、という点で後続の処理が一層容易になる。形成される仮想基板の品質は、例えば超小型電子技術又はフルＣＭＯＳ集積回路システムのような特殊用途に適するレベルのものとなる。


【国際調査報告】
2005537672.tif 000005
2005537672.tif 000006
2005537672.tif 000007