(57)【要約】【課題】グレースケール能力、動きアーティファクト等の問題を改善した表示パネルの駆動方法を提供する【解決手段】本発明は、表示パルス（ＤＰ）によって駆動されるアドレス指定可能な複数の放電セル（２６）を有する表示パネル（２４）を駆動する駆動回路を有する表示装置（１０）、及びこれを駆動する方法を提供するものであり、この方法は、表示パルス間の期間中にデータパルス（ＤＰ）を印加するステップを具えて、各放電セル（２６）用の電荷のプライミングをリセット放電によって行うステップを具えていることを特徴とし、これにより、必要なデータ電圧を低減して、特に、テレビジョンの１フィールド期間（ＴＦ）を、ほぼ等しい持続時間を有する複数のサブフィールド（ＳＦ）に分割する方法を特徴とする。【選択図】図７
2005505786.tif 000002
【特許請求の範囲】
【請求項１】
表示パルスによって駆動されるアドレス指定可能な複数の放電セルを有する表示パネルを駆動する方法であって、前記表示パルスどうしの間の期間中にデータパルスを印加するステップを具えた方法において、この方法が、
前記各放電セル用のプライミング電荷をリセット放電によって発生させるステップを具えて、これにより、前記データパルスの振幅を低減することを特徴とする表示パネルの駆動方法。
【請求項２】
複数のサブフィールドから成るテレビジョンのフィールド期間中に、
前記放電セルの行に関連する少なくとも１つのサブフィールドに、
表示電極に印加するＤ−リセットパルス、走査電極に印加するＳ−リセットパルス、及び前記走査電極に印加する書込みパルスから成るリセット放電を発生させるためのリセット／書込み期間と、
アドレス期間と、
表示期間とを設けて、
前記放電セルの行に関連するサブフィールドのうち、前記少なくとも１つのサブフィールド以外のサブフィールドに、
アドレス期間と、
表示期間とを設けて、
サブフィールドの前記アドレス期間中に、走査パルスを、１つの水平ラインの前記走査電極に同時に印加すると共に、前記走査パルスに同期したデータパルスを前記データ電極に印加して、アドレス放電を発生させるステップを具えていることを特徴とする請求項１に記載の方法。
【請求項３】
すべてのサブフィールドの前記表示期間が、前記表示電極及び前記走査電極に印加する表示パルスを含み、前記表示パネル内のすべての前記表示セルについて、前記少なくとも１つのサブフィールドの、前記書込みパルスと前記走査パルスとの間の時間間隔を、所定値未満に保つことを特徴とする請求項２に記載の方法。
【請求項４】
前記表示パネル内のすべての前記表示セルについて、前記少なくとも１つのサブフィールド以外のサブフィールド内の、前記走査パルスと、この走査パルスに先行する前記表示パルスとの間の時間間隔を、前記所定値未満に保つことを特徴とする請求項３に記載の方法。
【請求項５】
前記時間間隔の前記所定値が10μsを超えないことを特徴とする請求項３または４に記載の方法。
【請求項６】
前記時間間隔の前記所定値が20μsを超えないことを特徴とする請求項３または４に記載の方法。
【請求項７】
サブフィールドの前記表示期間が、前記表示電極及び前記走査電極に印加する表示パルスを含み、前記アドレス期間を、前記表示パルスの少なくとも１サイクル分だけ遅延させることを特徴とする請求項２に記載の方法。
【請求項８】
すべてのサブフィールドの前記表示期間が、前記表示電極及び前記走査電極に印加する表示パルスを含み、サブフィールドの前記アドレス期間が、このサブフィールドの最初の前記表示パルスの始点のほぼ直前で終了することを特徴とする請求項２に記載の方法。
【請求項９】
各サブフィールド内で最終の前記表示パルスのタイミングを制御して、後続する前記走査パルスまでの期間をほぼ一定にするステップを具えていることを特徴とする請求項３に記載の方法。
【請求項１０】
奇数行の前記少なくとも１つのサブフィールドを、この奇数行に隣接する偶数行の前記少なくとも１つのサブフィールドに対して、テレビジョンのフィールド期間のほぼ半分だけ移動させることを特徴とする請求項２に記載の方法。
【請求項１１】
サブフィールド内で、前記リセットパルスと、このリセットパルスに後続する前記表示パルスとの間の期間を制限するステップを具えていることを特徴とする請求項１に記載の方法。
【請求項１２】
前記表示電極を複数のグループに分割して、１つのグループに属する前記表示電極を互いに接続することを特徴とする請求項１に記載の方法。
【請求項１３】
さらに、
前記走査パルスを、１つの水平ラインの前記走査電極に同時に印加すると共に、前記走査パルスに同期した前記データパルスを前記データ電極に印加することによって、第１グループ内の前記アドレス放電を開始する第１ステップと；
前記走査パルスを、１つの水平ラインの前記走査電極に同時に印加すると共に、前記走査パルスに同期した前記データパルスを前記データ電極に印加することによって、第２グループ内の前記アドレス放電を開始する第２ステップとを具えて、
後続のグループについても、前記第１及び第２ステップを反復して、
１つのグループ内の前記アドレス放電を、前のグループ内の前記アドレス放電の終了直後に続けて行うことを特徴とする請求項１２に記載の方法。
【請求項１４】
隣接する前記表示電極を流れる電流が、互いに逆の極性を有し、かつ前記表示パルスとほぼ同じタイミングを有することを特徴とする請求項１２に記載の方法。
【請求項１５】
前記表示電極の、一対のグループの、
第１グループ及び第２グループが、ほぼ同じタイミングの前記表示パルスを有するサブフィールドに関連し、
奇数番号の前記表示電極を、前記第１グループ内で結合して、
前記奇数番号の前記表示電極とほぼ交互に存在する偶数番号の前記表示電極を、前記第２グループ内で結合して、
前記第１グループの前記表示電極が、前記表示パネルの第１の側に端子を有し、
前記第２グループの前記表示電極が、前記表示パネルの第２の側に端子を有することを特徴とする請求項１２に記載の方法。
【請求項１６】
前記第１グループの前記表示電極に関連する前記走査電極が、前記表示パネルの前記第２の側に端子を有し、前記第２グループの前記表示電極に関連する前記走査電極が、前記表示パネルの前記第１の側に端子を有することを特徴とする請求項１５に記載の方法。
【請求項１７】
前記データパルスを、テレビジョンのフィールド期間中にほぼ連続的に印加することを特徴とする請求項２に記載の方法。
【請求項１８】
前記データパルスを、前記Ｄ−リセットパルスの印加、前記Ｓ−リセットパルスの印加、前記書込みパルスの印加、または前記表示パルスの印加とは無関係に、アドレス指定されていない水平ラインに印加することを特徴とする請求項１に記載の方法。
【請求項１９】
各サブフィールド内の前記表示期間中に印加する前記表示パルスの数を、選択的に変化させるステップを具えていることを特徴とする請求項２に記載の方法。
【請求項２０】
各サブフィールド内の前記表示期間中に印加する前記表示パルスの位相を、選択的に変化させるステップを具えていることを特徴とする請求項２に記載の方法。
【請求項２１】
連続する前記走査電極のそれぞれの電極上の第１サブフィールドのタイミングが、サブフィールドの長さにほぼ等しい期間ずつ異なることを特徴とする請求項２に記載の方法。
【請求項２２】
前記グループのうちの１つのグループに関する走査パルスを、このグループの第１ラインから順に、前記水平方向に直交する垂直方向に順次印加して、前記１つのグループに隣接するグループに関する走査パルスを、このグループの最終ラインから順に、前記垂直方向の逆向きに順次印加することを特徴とする請求項１２に記載の方法。
【請求項２３】
前記リセットパルスを、１つの水平ラインの前記走査電極に同時に印加することによって、前記リセット放電を開始して、
前記走査パルスを、１つの水平ラインの前記走査電極に同時に印加すると共に、前記走査パルスに同期した前記データパルスを前記データ電極に印加することによって、前記アドレス放電を開始して、
前記リセット放電と前記アドレス放電との間の持続時間を、ほぼ一定に保つことを特徴とする請求項１に記載の方法。
【請求項２４】
前記リセット放電と前記アドレス放電との間の持続時間が70μs未満であることを特徴とする請求項２３に記載の方法。
【請求項２５】
前記走査電極を複数のグループに分割して、
前記方法が、
前記リセットパルスを、１つの水平ラインの前記走査電極に同時に印加することによって、第１グループ内の前記リセット放電を開始して、前記走査パルスを、１つの水平ラインの前記走査電極に同時に印加すると共に、前記走査パルスに同期した前記データパルスを前記データ電極に印加することによって、前記第１グループ内の前記アドレス放電も開始する第１ステップと；
前記リセットパルスを、１つの水平ラインの前記走査電極に同時に印加することによって、第２グループ内の前記リセット放電を開始して、前記走査パルスを、１つの水平ラインの前記走査電極に同時に印加すると共に、前記走査パルスに同期した前記データパルスを前記データ電極に印加することによって、前記第２グループ内のアドレス放電もする第２ステップと；
残りのグループについて、前記リセット放電及び前記アドレス放電をグループ毎に反復する、前記第２ステップに後続する各ステップとを具えて、
前記リセット放電と前記アドレス放電との間の持続時間をほぼ一定に選択することを特徴とする請求項２３に記載の方法。
【請求項２６】
前記リセット放電を、１つのグループ内で同時に発生させることを特徴とする請求項２５に記載の方法。
【請求項２７】
前記走査電極を複数のグループに分割して、
前記方法が、
前記走査パルスを、１つの水平ラインの前記走査電極に同時に印加すると共に、前記走査パルスに同期した前記データパルスを前記データ電極に印加することによって、第１グループ内のすべての前記リセット放電をほぼ同時に開始し、そして、前記第１グループ内のアドレス放電を開始する第１ステップと；
前記走査パルスを、１つの水平ラインの前記走査電極に同時に印加すると共に、前記走査パルスに同期した前記データパルスを前記データ電極に印加することによって、第２グループ内のすべての前記リセット放電をほぼ同時に開始し、そして、前記第２グループ内のアドレス放電を開始する第２ステップと；
残りのグループについて、前記リセット放電及び前記アドレス放電をグループ毎に反復する、前記第２ステップに後続する各ステップとを具えて、
前記表示パネル内で活性化させたすべての前記放電セルについて、前記リセット放電と前記アドレス放電との間の持続時間を所定値未満に選択することを特徴とする請求項２３に記載の方法。
【請求項２８】
任意の２つの異なる前記走査電極に印加する少なくとも２つの前記リセットパルスを、互いに重複するように構成することを特徴とする請求項２３に記載の方法。
【請求項２９】
任意の２つの異なる前記走査電極に印加する少なくとも２つの前記走査パルスを、互いに重複するように構成することを特徴とする請求項２３に記載の方法。
【請求項３０】
前記走査電極に、ほぼ同一の前記走査パルスを、ほぼ同時に印加することを特徴とする請求項２３に記載の方法。
【請求項３１】
前記走査パルスの後に、正極性の前記表示パルスを、前記表示電極及び前記走査電極に共に印加することを特徴とする請求項２３に記載の方法。
【請求項３２】
連続的なバイアス電圧を前記表示電極に印加しながら、前記リセットパルスを前記走査電極に印加することを特徴とする請求項２３に記載の方法。
【請求項３３】
パルス列形式のバイアス電圧を、前記走査電極上の前記リセットパルスに同期させて、前記表示電極に印加することを特徴とする請求項２３に記載の方法。
【請求項３４】
連続的なバイアス電圧を前記表示電極に印加しながら、前記走査パルスを前記走査電極に印加することを特徴とする請求項２３に記載の方法。
【請求項３５】
パルス列形式のバイアス電圧を、前記データ電極上の前記データパルスに同期させて、前記表示電極に印加することを特徴とする請求項２３に記載の方法。
【請求項３６】
アドレス指定可能な複数の放電セルを有する表示パネルを駆動する駆動手段を具えた表示装置であって、前記駆動手段が、前記セルを駆動するための表示パルスを送る表示ドライバと、前記表示パルスどうしの間の期間中にデータパルスを供給するデータドライバとを具えて、
前記表示装置がさらに、前記放電セル用のプライミング電荷を、リセット放電から導出するプライミングドライバを具えて、これにより、前記データパルスの振幅を低減することを特徴とする表示装置。
【請求項３７】
前記表示装置がさらに、入力ビデオ信号のテレビジョン・フィールドをサブフィールドに分割するタイミング発生器を具えて、
第１サブフィールドが、リセット／書込み期間、アドレス期間、及び表示期間から成り、
残りのサブフィールドが、アドレス期間及び表示期間から成り、
リセットパルスと、このリセットパルスに後続する前記表示パルスとの間の期間を、サブフィールド数を実質的に８より大きくすることを可能にする所定値に制限して、
前記プライミングドライバを、前記リセット／書込み期間中に前記リセットパルスを発生するタイミングコントローラに結合して、
前記表示ドライバを前記タイミング発生器に結合して、前記表示期間中に前記表示パルスを発生することを特徴とする請求項３６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パルスによって駆動される複数のアドレス指定可能な放電セルを有する表示パネルを駆動する方法及び装置を提供するものであり、この駆動方法及び装置は、表示パルスどうしの間の期間中に、アドレスパルスの印加を行う。
【背景技術】
【０００２】
例えばプラズマ表示パネル（ＰＤＰ）が提供する画質は、ＰＤＰの開発当初以来改善されて来ているが、この品質のレベルは、陰極線管（ＣＲＴ）ディスプレイに比べれば、まだ不十分であると考えられている。こうした制約には、低輝度レベルにおいて不十分なグレースケール能力、及び動きアーティファクト（歪像）が目立つことがある。また、より高い画質が追求されるに従い、ガンマ特性の選択が限られていることが一層問題になりつつある。
【０００３】
これらの問題を克服する有効な方策は、ディスプレイの駆動時に用いるサブフィールドの数の増加を追求していくことと考えられている。
【０００４】
【特許文献１】
国際特許出願WO-A-00/43980
【特許文献２】
特開平12-293,138  上述した性格を持つ方法は、国際特許出願WO-A-00/43980、及び特開平12-293,138が知られている。これらの両文献は、表示期間中アドレス指定（ＡＷＤ：Address While Display）として一般に知られているアドレス指定方式を開示しており、この方式は、より一般的なアドレス−表示期間分離（ＡＤＳ：Address Display-period Separation）方式とは異なり、表示パルスどうしの間の期間を利用する。
【０００５】
しかし、こうした既知の方法は、上述した欠点を克服可能にする手立てについて限界がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、改善された表示パネルの駆動方法を提供することにある。本発明は独立請求項によって規定される。従属請求項は好適例を規定する。
【課題を解決するための手段】
【０００７】
本発明の第１の要点によれば、上記に規定した方法を提供し、この方法は、各放電セル用のプライミング電荷をリセット放電によって発生するステップを具えて、これにより、データパルスの振幅を低減することを特徴とする。
【０００８】
ＡＷＤ方式と低電圧アドレス指定方式とを組み合わせて、アドレス放電用のスイッチング速度を達成することができる。従って、本発明は、ダブルスキャン（二重走査）の480本の水平ラインを有するＮＴＳＣフォーマットにおいて、例えば208のサブフィールドを設ける技法を有利に具体化する。
【０００９】
リセットパルスによって発生するリセット放電のプライミング効果は、リセット−走査の期間を制限する手助けをして、アドレスパルスの幅を狭くして、このことは、例えば208のようなより多数の、等長のサブフィールドを表示パネルに採用することを可能にする働きがある。グループ化ＡＷＤ方式の使用は、本発明のこの要点をさらに強化する。消去アドレス技法によって、グレートーン（色調）が利用可能になる。セルがオン状態になって、リセットパルス後に発光を開始する。このセルに所望される光出力に応じて、このセルにデータパルスを印加することによりアドレス指定することによって、リセットパルスの直後に、あるいは１サブフィールド以上の後に、このセルがオフ状態になる。これらのデータパルスがアドレス放電を発生させて、これがセルを「消去」する。等期間のサブフィールド内の表示パルスの数を変化させることによって、ガンマ特性が可能になる。放電セルの行に印加する表示パルスどうしの間の期間中に、この行に対するデータパルスを印加する。しかしこの行にデータパルスを印加する間には、他のセルの行に表示パルスを印加することができる。
【００１０】
請求項２に記載の特徴は、採用可能なサブフィールドの数を増加させるために、特に有利に作用する。
【００１１】
従って、本発明の特筆すべき特徴は、例えば実施例に示す208のような多数の、ほぼ等しい期間を有するサブフィールドを設けることを可能にすることにある。このことは、0.33μsのオーダーの非常に小さい走査パルス幅を用いることによって有利に達成されることは明らかであり、この走査パルス幅は、グループ化したアドレス指定構造によって達成することができる。例えば10μs未満のように限られたリセット走査期間に高いデータ電圧（-185V）を用いる際には、低いデータパルス電圧及び高速のアドレス指定を用いることができる。
【００１２】
請求項３〜２３に記載の特徴は、所望のグレーレベルを生成するために多数のサブフィールドを利用可能にすることを保証すべく作用する特徴を提供する。
【００１３】
特に、請求項７に記載の特徴では、書込みパルスの直後に印加する表示パルスが、より大量のプライミング及び／または壁電荷をセル内に発生して、これにより、アドレス期間後のセルの点火を改善する。各サブフィールドのアドレス期間を、表示パルスの少なくとも１サイクルだけ遅延させることによって、これらの表示パルスを印加するために特別な時間をとる必要性をなくして、これにより利用可能なサブフィールドの数は同じままとなる。
【００１４】
請求項８に記載の特徴は、請求項７に記載の特徴の代案である。ここでは、サブフィールド内の最初の表示パルスの少し（2,3μsのオーダーの長さ）前にアドレス期間が終了するように、アドレス期間を遅延させる。このことは、より広幅の書込みパルスを可能にして、結果的にアドレス期間後の点火を改善する。
【００１５】
さらに、請求項１０に記載の特徴は、インターレース（飛び越し走査）を導入することによって大きな面積のフリッカ（チラつき）を低減する。奇数行の発光開始と偶数行の発光開始の間隔を、テレビジョンのフィールド期間の半分だけ空けることによって、大面積にわたる発光を平均化すれば、フレームレート（表示速度）が実質的に２倍になる効果がある。こうしたより高いフレームレートでは、フリッカが大幅に低減する。
【００１６】
特に、請求項１１に記載の特徴は、比較的大きな数のサブフィールドを使用可能にすべく作用するパルス幅を有する走査パルスを供給するに当たり有利である。
【００１７】
より大きな数のサブフィールドを用いれば、動きアーティファクトの影響がより小さくなるので、特に有利になる。
【００１８】
なお、一般に、低電圧のアドレス指定は、例えば0.33μsのような非常に小さい走査パルス幅を可能にするのに対し、グループ化したＡＷＤ技法は、非常に大きな数のサブフィールドをさらに提供すべく作用する駆動方式を可能にする。
【００１９】
しかし、本発明の１つの要点では、純然たるアドレスは、表示方式中には必ずしも用いず、むしろＡＷＤ方式と標準的なＡＤＳ方式との混成中か、あるいは純然たるＡＤＳ方式中に用いる。上述したことの特別な利点は、非常に短いアドレス指定時間を可能にすることである。
【００２０】
例えばＡＣ−ＰＤＰを208サブフィールドで駆動することの利点は、グループ化したＡＷＤ方式を用いることによって実現することができ、グループ化したＡＷＤ方式は、ＡＷＤ技法と低電圧アドレス指定技法とを組み合わせたものである。テレビジョンのフィールド期間中の99%において表示パルスを印加することができ、これにより本発明は、ガンマ特性の広範な選択を伴う高い画像品質を提供することができる。
【００２１】
請求項１４、１５、１６に記載の特徴は、電磁波妨害（ＥＭＩ：electro-magnetic interference）を低減するのに有利である。このことは、電極と駆動信号の構成により達成され、これにより、隣接する電極がほぼ同じタイミングの表示パルスを有する。隣接する電極どうしを互いに逆の端子に接続することによって、これらの電極を流れる電流が、ほぼ同じ形状で極性が逆の波形を有する。このようにして、これらの隣接する電極が発生する電磁界が実質的に互いに補償し合う。
【００２２】
請求項２４、２６、及び２８に記載の特徴は、リセットパルス及び走査パルスを走査電極に印加することによって駆動装置を簡略化するに当たり、有利に作用する。
【００２３】
請求項２４、２５、及び２７に記載の特徴は、リセットパルスと書込みパルスの間の時間長に対して、特に有利な制限を規定する。
【００２４】
請求項２６は、リセットパルスを１ライン同時に印加するシーケンスによって、より広い動作電圧マージン（余裕）を可能にする。
【００２５】
請求項２９に記載の特徴は、リセットパルスの形状に対する要求を有利に軽減して、より広い動作電圧マージンの提供を可能にする。
請求項３０に記載の特徴は、走査パルスの形状に対する要求を有利に軽減する。
請求項３２に記載の特徴は、より広い電圧マージンを有利に提供する。
【００２６】
請求項３２〜３５に記載の特徴は、より広い動作マージンを達成するための、より広範な電圧及びタイミングの選択を可能にする。これらの請求項は、表示電極、走査電極、及びデータ電極について、より広い動作電圧マージン、及びより低いピーク−ピーク（尖頭対逆）電圧を可能にすることもできる。
【実施例１】
【００２７】
以下、本発明の実施例について図面を参照して説明する。
図１に、ＰＤＰの三電極表面放電ＡＣパネル構造のアドレス放電電流波形を示す。この構造（図４に示す）は、放電セルのマトリクスを具えて、各セルは、垂直方向に伸びるデータ電極ＤＡ（信号電極とも称する）、及び水平方向に伸びる表示電極ＤＩを有し、そして水平に伸びる走査電極ＳＣも有する。表示放電が表示電極ＤＩと走査電極ＳＣとの間に出現する間に、信号電極ＤＡと走査電極ＳＣとの間にアドレス放電が出現する。あるいはまた、信号電極ＤＡを水平方向に伸ばして、走査電極ＳＣを垂直方向に伸ばすことができる。
【００２８】
図１の時刻０は、アドレスパルスの印加時の時刻ｔを表わす。このアドレスパルスは、走査パルス及びデータパルスから成る。パラメータＴrsは、リセットパルスとアドレスパルスの間の持続時間である。図１に示す好適な測定は、対角が21インチ（53.34cm）のＰＤＰを用いて、データパルス電圧Ｖdataを50V、走査電圧Ｖscanを-185Vに設定して実行したものである。図に見られるように、パラメータＴrsが10μs未満であれば、図に相対値で示すアドレス放電電流ADCが0.33μs以内でほとんど消失する。
【００２９】
図２に、走査パルス幅τsを0.33μs〜2.3μsの間で変化させた際の、パラメータＴrsに対する最小データパルス電圧Ｖdata(min)を示す。走査電圧Ｖscanは10μs間保持するが、これには、データパルス電圧値を犠牲にする必要がある。しかし、Ｔrsをより短くすれば、データパルス電圧Ｖdataをさらに低減することができる。以下にさらに説明する好適な208サブフィールドの動作では、0.33μsの走査パルス幅τs及び10μsのＴrsを選択する。
【００３０】
代案は、パラメータＴrsについて約20μsを選択することである。10μsのアドレス期間、及び書込みパルス後の休止時間約1μs、アドレス期間後の休止時間約2μsをそれぞれ考慮すれば、より広幅の書込みパルスを印加するための残り時間は約7μsとなる。このことは、書込みパルスの負の勾配でもセルを点弧させる機会を減らし、これにより、書込みパルスに後続する最初の表示パルスにおいて不適切な点弧が生じ得る。
【００３１】
比較のために、図３に、慣例のＡＤＳ方式（Ｃ−ＡＤＳ）、及び低電圧かつ高速のアドレス特性を提供するＡＤＳ方式（ＨＳ−ＡＤＳ）についての、最小データパルス電圧Ｖdata(min)と走査パルス幅τsとの関係を示す。この関係は、対角が21インチのＰＤＰについて得たものである。
【００３２】
図４に、本発明の実施例により駆動するＰＤＰの、通常の電極接続を示す。この特別な場合では、アドレス放電は主に、走査電極ＳＣとデータ電極ＤＡとの間に生じ、これに対し表示放電は主に、表示電極ＤＩと走査電極ＳＣとの間に生じる。図より明らかなように、表示電極はＡ〜Ｈ及びＨ'〜Ａ'にグループ化されている。Ａ〜Ｈにグループ化した表示電極ＤＩは、パネルの一方の側に1〜1920の番号で表わすデータ電極に対応する。Ｈ'〜Ａ'にグループ化した表示電極ＤＩは、パネルの他方の側に1〜1920の番号で表わすデータ電極ＤＡに対応する。こうしたダブルスキャン（二重走査）の構成により、グループＡ〜Ｈの行とグループＨ'からＡ'の行とを同時にアドレス指定することが可能になる。同じグループに属する表示電極ＤＩはすべて、単一の駆動回路に接続する。
【００３３】
図５に、ＰＤＰをアドレス指定するタイミング図を示す。この駆動方式では、1/60秒のテレビジョンのフィールド期間ＴF全体を通して、幅0.33μsの走査パルスを印加することができる。例えば、テレビジョンのフィールド期間内の、(106/60)/(1/3)=50,000個の走査パルス、及びダブルスキャンモード用のパネル内で走査すべき240本のラインでは、サブフィールドＳＦの数は50,000/240=208にもなる。従って各サブフィールドの長さは、(106/60)/208=80μsになる。従って図に示す本発明の実施例では、すべてのサブフィールドが同じ長さ80μsを有する。
【００３４】
最長のＴrsが10μsであるので、80μsの各サブフィールドは、80/10=8つのグループＡ〜Ｈに分割することができ、各グループの長さは10μsである。従って、各グループＡ〜Ｈには240/8=30本の走査線が存在する。例えば、図４に示す走査電極Ａ1〜Ａ30はグループＡに属し、図５の期間ｔ0〜ｔ1中にアドレス指定される。
【００３５】
図６に、本発明の特に有利な実施例による駆動方式の電圧波形を示す。時刻の表記ｔ0、ｔ1、及びｔ2は、図５のものに相当する。１グループの電極について、表示期間Ｔd中に、すべての表示電極ＤＩに表示パルスＤＰを連続的に印加する。ｔ0で、サブフィールド１（ＳＦ１）用の走査パルスＳＰを印加する前に、Ｄ−リセットパルスＤＲＰ及びＳ−リセットパルスＳＲＰを同時に、表示電極Ａ及び走査電極Ａ1に印加して、ラインＡ1上のすべての放電セルについて壁電荷条件をリセットする。
【００３６】
これらのパルスの発生の直後に、書込みパルスＷＰを走査電極Ａ1に印加して、書き込みパルスＷＰは、このライン上のすべての放電セルを点弧させる作用をする。ｔ0〜ｔ1の10μsの時間スロットは、グループＡについてのアドレス期間ＴaＡであり、走査電極Ａ1〜Ａ30用の走査パルスＳＰに割り当てる。ｔ1から始まる２番目の10μsの時間スロットＴaＢは、に割り当てる走査電極Ｂ1〜Ｂ30用の走査パルスＳＰに割り当てる。
【００３７】
明らかなように、リセット／書込み期間Ｔrw中には、走査電極上のリセットパルスＤＲＰ、ＳＲＰ、及び書込みパルスＷＰは、ＳＦ１のみに対して供給される。残りのサブフィールドについては、前のサブフィールドに属する表示パルスＤＰが、次のサブフィールド用のリセット／書込み放電として作用して、このことが、アドレス指定の速度を向上すべく作用する。これによりＳＦ２は点弧されるが、ＳＦ１は最初に点弧させなければならない。ＳＦ208を点弧させるためには、その前に1〜207のすべてのサブフィールドを点弧させなければならない。グレートーン（灰色の色調）を適切に表現するために、消去アドレスの技法を採用して、この技法では、208サブフィールドの残りにおいて、あるセルの発光を停止すべき際にいつも、このセルを消去する。この消去はアドレス期間Ｔa中に行い、セルの行の走査電極ＳＣに印加した走査パルスＳＰによって、この行を選択する。行内の各セルについて、関係するサブフィールド中に、このセルの発光を停止する必要がある際にいつも、データパルスＤＡＰをデータ電極ＤＡに印加する。従って、こうした発光停止が生じる時点が、表示すべきグレートーンのレベルを決める役割をする。
【００３８】
表示電極ＢへのＤ−リセットパルスＤＲＰの印加は、表示電極Ａへの印加よりも10μsだけ遅延させる。図６で、走査電極Ａ１及びＡ2を貫く矢印付きの実線は、Ｓ−リセットパルスＳＲＰの文字を結び付けるものであり、走査動作のタイミングを示す。走査電極Ａ1〜Ａ30の走査方向は下向きであるのに対し、走査電極Ｂ1〜Ｂ30の走査方向は上向きである。走査電極Ｃ1〜Ｃ30の走査方向は再び下向きになる。こうした構成は、表示画像の前記グループ間の不連続性を除去するために有利に作用する。
【００３９】
本実施例で提案した駆動方式では、走査パルスＳＰ及びデータパルスＤＡＰを有利に印加して、テレビジョンのフィールド期間全体を通して、表示パルスＤＰの印加とは無関係にアドレス指定を行うことができる。また、リセット放電のプライミング効果を有効に利用することによって、アドレス指定用のパルスを0.33μsまで狭くすることができる。このことは、テレビジョンのフィールド期間内に49,920回発生するアドレス指定を可能にして、これにより、480本の水平ラインを有するダブルスキャンモードのＶＧＡパネルに208のサブフィールドを供給する。また、テレビジョンのフィールド時間の99%において、表示パルスを印加することができる。
【００４０】
本発明の方式で、対角が21インチのＡＣ−ＰＤＰを良好に駆動させた。600cd/cm2の輝度、及び600：1以上の暗室コントラストが得られた。図５及び図６のタイミング図には示していないが、パネルを16グループに分割することによって、パラメータＴrsを5μsに短縮することができる。このようにして、0.33μsの走査パルス幅τsで、データ電圧Ｖdataを20Vに低減することができる。
【実施例２】
【００４１】
図７に、本発明を具体化する表示装置１０を示し、図に示す実施例の装置は、以下にさらに説明するプラズマ表示パネルを駆動する構成を具えている。表示装置１０は、画像信号４及び制御信号６を取得する入力２を具えて、信号４は信号プロセッサ１８に送られて、信号プロセッサ１８はさらに、データパルスタイミング発生器２０に信号を送る。そしてデータパルスタイミング発生器２０は、列ドライバ（駆動装置）２２に信号を供給して、列ドライバ２２はさらに、プラズマ表示パネル２４に信号を送り、プラズマ表示パネル２４は個別の表示セル２６のマトリクスによって形成される。
【００４２】
本発明に特に関係することとして、制御信号６をタイミング発生器２７に送って、タイミング発生器２７は出力を有し、この出力は、信号プロセッサ１８に接続し、そしてリセットパルスタイミング発生器２８及び表示パルスタイミング発生器３０から成る一対のタイミング発生器にも接続する。
【００４３】
一対のタイミング発生器２８、３０は、それぞれの信号をマルチプレクサ（多重器）３２に送り、そしてマルチプレクサ３２はマルチプレクサ（多重化した）信号を行ドライバ３４に送り、行ドライバ３４は、列ドライバ２２と組合わせて、プラズマ表示パネル２４の各放電セル２６を駆動する働きをする。
【００４４】
本発明によれば、表示パルスタイミング発生器３０が、必要な表示セル２６の各々を駆動する表示パルスを送る働きをし、リセットパルスタイミング発生器２８が、リセット電荷から放電セル２６用のプライミング電荷が出現することを可能にする働きをして、これにより、プラズマ表示パネル２４を駆動する信号に必要な電圧を低減する。もちろん、図７に示す組合わせは、本明細書に規定する方法のあらゆる態様に従い動作すべく構成した手段を具えるように適応させることができる。
【実施例３】
【００４５】
図８に、ＥＭＩを低下させるべく構成した電極接続を示す。本発明のこの実施例は、第１グループＡに関連するセルの行である、最初の30の奇数行の電極を有する。これら30の奇数行の走査電極ＳＣ Ａ1〜Ａ30は、表示パネルの第１の側に端子を有する。これら最初の30の奇数行の表示電極ＤＩ Ａは相互接続されて、前記第１の側とは反対の第２の側に端子を有する。他のグループＥに関連するセルの行である、最初の30の偶数行は、前記第２の側に端子を有する走査電極ＳＣ Ｅ1〜Ｅ30を有し、そして前記第１の側に端子を有する相互接続された表示電極ＤＩ Ｅを有する。
【００４６】
図６に示す、10μsのアドレス期間ＴaＡ, ＴaＢ, ... , ＴaＨ、及び4μsの表示サイクル期間Ｔdcを有する駆動方式では、グループＥの表示パルスを、10μsのアドレス期間４つ分だけ移動（シフト）させ、従ってグループＡの表示パルスに対して合計40μs移動させる。これは、ちょうど40/4=10サイクルの表示パルスになる。結局、表示パルスＤＰの結果として、それぞれグループＡ及びグループＥに関連する２つの隣接する電極を流れる電流は同一のタイミングを有するが、逆方向に流れる。このことがＥＭＩを低減する、というのは、これら２つの隣接する電極が発生する電磁界が互いに補償し合うからである。
【００４７】
同様に、グループＢとＦ、ＣとＧ、ＤとＨの対を形成して、表示パネルのすべてのセルの行にわたる電磁界の補償を行う。
【００４８】
上述した実施例の代案は、図８において、表示電極ＤＩのすべての端子を前記第１の側に持たせて、走査電極ＳＣのすべての端子を前記第２の側に持たせることである。同じパルスを、隣接する電極に異なる極性で印加することによって、同じ補償効果が得られる。
【実施例４】
【００４９】
図９の方式では、グループＡの奇数行Ａ1, Ａ3, Ａ5, ... ,Ａ29が、テレビジョンのフィールド期間ＴFの始点付近から始まるサブフィールドＳＦ1を有する。偶数行Ａ2, Ａ4, Ａ6, ... , Ａ30は、テレビジョンのフィールド期間ＴFの中央付近から始まるサブフィールドＳＦ1を有する。さらに、グループＡ内のＡ29に続く奇数行のサブフィールドＳＦ1は、図５に示す実施例では、１つのサブフィールドの長さ80μsだけ移動させる。Ａ30に続く偶数行のサブフィールドＳＦ1も同様に移動させる。グループＢの最初の２行Ｂ1、Ｂ2のサブフィールドＳＦ1を、グループＡの最後の２行Ａ29、Ａ30のサブフィールドＳＦ1とほぼ同時に開始することによって、グループＡとグループＢとの不連続性を回避して、これにより、目に見え得るアーティファクト（歪像）を回避することができる。グループＢでは、Ｂ1、Ｂ2に続く行のサブフィールドＳＦ1の始点を、グループＡとは逆方向に移動させる。
【００５０】
上述した方法を、グループＣとＤからグループＢ'とＡ'（図４参照）までを含むすべてのグループ対に拡張すれば、ディスプレイの各行のサブフィールドＳＦ1はジグザグのパターンで続く。
【００５１】
上述したジグザグパターンの代案として、図１０に示すように、ディスプレイのすべての奇数及び偶数行について、各奇数行及び偶数行のサブフィールドＳＦ1の始点を、１サブフィールドの長さ分ずつ移動させることができる。この場合には、始点の位置が傾斜線のパターンをなす。
【００５２】
208のサブフィールドを設けることによって、209のグレーレベルが得られて、動的な偽の輪郭線を除去することができた。また、広範囲のガンマ特性を選択することが可能になった。しかし上述したように、各サブフィールドの長さは80μsの一定値に保つが、サブフィールド内の表示パルス数は、例えば0から40までのように変化させることができる。このことが、種々のガンマ特性の設計を可能にすべく作用する。例えば、低い輝度レベルに対してより細かいグレースケールを提供することができ、そしてＳ字形のような特性も可能になる。
【００５３】
なお、本発明は、表示パルスによって駆動されるアドレス指定可能な複数の放電セルを有するＰＤＰを駆動する方法を提供し、ここではテレビジョンのフィールド期間を複数のサブフィールドに分割して、すべてのサブフィールドの持続時間がほぼ等しい。
【００５４】
さらに、本発明は、以上に説明した特定の詳細事項に限定されるものではなく、例えば、本質的にメモリー機能を示すエレクトロルミネセンスディスプレイのような、適切な特性を提供するあらゆる表示装置に採用することができる。
【００５５】
208または他の数のサブフィールドができる多くの組合わせにおいて、アドレスパルスの幅、最大のリセット−走査期間、及びデータ電圧の振幅の選択が可能である。各サブフィールドが等しい長さを有することは、本発明にとって重要なことではない。
【００５６】
なお、上述した実施例は本発明を例示するものであって限定するものではなく、当業者は請求項の範囲を逸脱することなく、多くの代案の実施例を設計することができる。請求項において、「具える」という動詞及びその活用形は、請求項に記載の要素またはステップ以外の存在を排除するものではない。本発明は、いくつかの独立要素から成るハードウエア、及び適切にプログラムしたコンピュータによって実現可能である。装置の請求項ではいくつかの手段を列挙し、これらの手段のいくつかは同一のハードウエア・アイテムによって具体化することができる。単に、互いに異なる従属請求項において特定の方策を挙げていることだけで、これらの方策の組合わせは有利に用いることができない、ということを示すものではない。
【図面の簡単な説明】
【００５７】
【図１】リセットパルスとアドレスパルスを分離する種々の分離期間のアドレス放電電流波形を示す図である。
【図２】図１に示す種々の期間に対する最小データパルス電圧を示す図である。
【図３】慣例のＡＤＳ方式について、最小データパルスを走査パルス幅に対してプロットした図である。
【図４】本発明の実施例の方法により駆動すべく構成したＰＤＰ用として可能な電極接続を示す図である。
【図５】本発明の実施例の駆動方式のアドレスタイミング図である。
【図６】本発明の実施例によるグループ化駆動方式の電圧波形を示す図である。
【図７】本発明による装置の実施例を示すブロック図である。
【図８】ＥＭＩを低減すべく構成した電極接続を有する実施例を示す図である。
【図９】ジグザグパターンを生じさせるインターレースＡＷＤ方式の具体例を示す図である。
【図１０】傾斜パターンを生じさせるインターレースＡＷＤ方式の具体例を示す図である。
【符号の説明】
【００５８】
２  入力
４  画像信号
６  制御信号
１０  表示装置
１８  信号プロセッサ
２０  データパルスタイミング発生器
２２  列ドライバ
２４  プラズマ表示パネル
２６  表示セル
２７  タイミング発生器
２８  リセットパルスタイミング発生器
３０  表示パルスタイミング発生器
３２  マルチプレクサ
３４  行ドライバ
【図２】
2005505786.tif 000003
【国際公開パンフレット】
2005505786.tif 000004
2005505786.tif 000005
2005505786.tif 000006
2005505786.tif 000007
2005505786.tif 000008
2005505786.tif 000009
2005505786.tif 000010
2005505786.tif 000011
2005505786.tif 000012
2005505786.tif 000013
2005505786.tif 000014
2005505786.tif 000015
2005505786.tif 000016
2005505786.tif 000017
2005505786.tif 000018
2005505786.tif 000019
2005505786.tif 000020
2005505786.tif 000021
2005505786.tif 000022
2005505786.tif 000023
2005505786.tif 000024
2005505786.tif 000025
2005505786.tif 000026
2005505786.tif 000027
2005505786.tif 000028
2005505786.tif 000029
2005505786.tif 000030
2005505786.tif 000031