(57)【要約】アレイ装置が、各ピクセルにおいて少なくとも２つの入力端のうちの１つをピクセル素子に選択的にルート指定するためにスイッチング回路を備える。少なくとも２つの入力端のそれぞれとピクセル素子との間にスイッチングトランジスタが接続される。スイッチングトランジスタの動作のタイミングは入力端の少なくとも１つのデータ波形に応じて決定され、スイッチングトランジスタの少なくとも１つのゲートとスイッチングトランジスタの出力端との間に容量性結合部が設けられる。この装置は、ブートストラッピング技術を用いることによって、スイッチングトランジスタが正確にスイッチング動作をするように保証するのに必要なデータ電圧レンジの低減を可能とする。特にスイッチングトランジスタをスイッチングオンまたはオフするためのデータ信号の印加タイミングを制御することによって、入力信号の少なくとも１つの電圧レベルが各スイッチングトランジスタを通してブートストラッピングキャパシタに容量性結合部を提供するために用いられる。
2005534971.tif 000002
【特許請求の範囲】
【請求項１】
ピクセルのアレイを備え、各ピクセルはピクセル素子（１６）を含むと共にスイッチング回路（６０）に関連づけられ、前記スイッチング回路（６０）は少なくとも２つの入力端（Ｖdrive１，Ｖdrive２；Ｖdrive１，１２）のうちの１つを前記ピクセル素子（１６）に選択的にルート指定するために設けられ、前記少なくとも２つの入力端のそれぞれと前記ピクセル素子との間に接続された少なくとも第１および第２トランジスタ（５０；１４，５０）を備え、各スイッチングトランジスタはトランジスタのゲートに印加されるデータ信号によって制御され、各スイッチングトランジスタ用のデータ信号は前記入力端の少なくとも１つのデータ波形に応じて決定される所定のタイミングで前記スイッチングトランジスタのゲートにルート指定され、さらに前記スイッチングトランジスタの少なくとも１つのゲートと前記スイッチングトランジスタの出力端との間に容量性結合部（ＣＢ）が設けられている、ピクセルのアレイを備えた装置。
【請求項２】
各スイッチングトランジスタ用のデータ信号が各スイッチングトランジスタ（５０）用のデータ信号を印加するタイミングを制御する転送スイッチ（４２）によって前記スイッチングトランジスタのゲートにルート指定され、各スイッチングトランジスタ（５０）のゲートと各スイッチングトランジスタの出力端（６０）との間に容量性結合部（ＣＢ）が設けられている、請求項１に記載の装置。
【請求項３】
各スイッチングトランジスタ（５０）のゲートと前記スイッチング回路の出力端（６２）との間に容量性結合部（ＣＢ）が設けられている、請求項２に記載の装置。
【請求項４】
前記第１および第２スイッチングトランジスタ（５０）のゲートが共通に接続され、前記容量性結合部が前記ゲートと前記スイッチング回路の出力端（６２）との間に接続されたキャパシタを備えている、請求項１ないし３のいずれか１項に記載の装置。
【請求項５】
前記第１スイッチングトランジスタ（５０）がｎ形トランジスタであり、前記第２スイッチングトランジスタ（５０）がｐ形トランジスタである、請求項４に記載の装置。
【請求項６】
前記容量性結合部が各スイッチングトランジスタのゲートと前記スイッチング回路の出力端（６２）との間にそれぞれ接続されたキャパシタを備えている、請求項１ないし３のいずれか１項に記載の装置。
【請求項７】
ｎを２より大きいものとしてｎ個の入力端を備えると共に、ｎ個の入力端（信号１ないし信号４）のそれぞれと前記ピクセル素子との間に接続された第１ないし第ｎスイッチングトランジスタ（５０）を備え、各スイッチングトランジスタ用のデータ信号は前記スイッチングトランジスタのそれぞれが個々に各入力端を前記ピクセル素子（１６）にルート指定するためにターンオンされるように選択される、請求項６に記載の装置。
【請求項８】
前記スイッチングトランジスタの少なくとも１つがｎ形であり、前記スイッチングトランジスタの少なくとも１つがｐ形である、請求項７に記載の装置。
【請求項９】
すべてのスイッチングトランジスタが同じ極性の形である、請求項７に記載の装置。
【請求項１０】
ｎ個の入力端を備えると共に、前記ｎ個の入力端（信号０〜信号３）のそれぞれと２つの中間出力端（５６，５８）との間に分配して接続された第１ないし第ｎスイッチングトランジスタ（５０ａ〜５０ｄ）を備え、選択された第１入力端を一方の中間出力端（５６）にルート指定し、かつ選択された第２入力端を他方の中間出力端（５８）にルート指定するために前記スイッチングトランジスタの半分がターンオンされるように各スイッチングトランジスタ用のデータ信号が選択される、請求項６に記載の装置。
【請求項１１】
前記中間出力端（５６，５８）の一方を前記ピクセル素子に選択的にルート指定するためのスイッチング回路（５４）をさらに備えている、請求項１０に記載の装置。
【請求項１２】
複数のピクセル素子がそれぞれ液晶セルを持っているアクティブマトリクス液晶ディスプレイ装置を備え、各ピクセルが２つの電圧駆動レベル（Ｖdrive１，Ｖdrive２）の一方を前記ピクセル素子（１６）にルート指定するためのスイッチング回路（６０）を備えている、請求項１ないし５のいずれか１項に記載の装置。
【請求項１３】
前記スイッチング回路（６０）の共通出力端（６２）と前記ピクセル（１６）の液晶セルとの間に設けられた第１選択スイッチ（６４）と、
アナログピクセルデータライン（１２）と前記ピクセルの液晶セル（１６）との間に設けられた第２選択スイッチ（１４）と、
をさらに備えている、請求項１２に記載の装置。
【請求項１４】
前記２つの電圧駆動レベルが前記液晶セルを黒および白の状態に駆動するための電圧を有する、請求項１３に記載の装置。
【請求項１５】
前記２つの電圧駆動レベルの一方を前記ピクセル素子にルート指定するように選択するための制御信号がアナログピクセルデータライン（１２）に供給される、請求項１３または１４に記載の装置。
【請求項１６】
各スイッチングトランジスタ（５０）用のデータ信号が各スイッチングトランジスタ（５０）用のデータ信号を印加するタイミングを制御する転送スイッチ（４２）によって前記スイッチングトランジスタのゲートにルート指定され、各スイッチングトランジスタ（５０）のゲートと各スイッチングトランジスタの出力端（６２）との間に容量性結合部（ＣＢ）が設けられ、さらに前記転送スイッチ（４２）は前記アナログピクセルデータライン（１２）と前記第１および第２スイッチングトランジスタ（５０）のゲートとの間に設けられている、請求項１５に記載の装置。
【請求項１７】
前記スイッチング回路（５０）の少なくとも１つの出力端と前記ピクセルの液晶セルとの間に設けられた第１選択スイッチ（６４）と、
アナログピクセルデータライン（１２）と前記ピクセルの液晶セル（１６）との間に設けられた第２選択スイッチ（１４）と、
をさらに備えている請求項１２に記載の装置。
【請求項１８】
前記第２選択スイッチ（１４）が前記第１および第２スイッチングトランジスタの一方を形成する、請求項１７に記載の装置。
【請求項１９】
第１モードにおいて、前記第２選択スイッチ（１４）が前記アナログピクセルデータライン（１２）から２つのディジタルピクセル信号のうちの一方を前記液晶セル（１６）に供給し、第２モードにおいて、前記第２選択スイッチ（１４）が前記アナログピクセルデータライン（１２）からアナログピクセル信号を前記液晶セル（１６）に供給する、請求項１８に記載の装置。
【請求項２０】
ピクセルのアレイを備えた装置のピクセル内のピクセル素子に少なくとも２つの入力端の一方をルート指定する方法において、
少なくとも２つの入力端（信号１〜信号４）のそれぞれと前記ピクセル素子（１６）との間に接続された少なくとも第１および第２スイッチングトランジスタ（５０）のゲートにデータ信号を印加して、前記第１および第２スイッチングトランジスタ（５０）のうちの選択された一方をターンオンし、前記第１および第２スイッチングトランジスタ（５０）のうちの他方をターンオフし、それによって前記各入力端を前記ピクセル素子（１６）にルート指定するステップを備え、その場合、
前記データ信号を印加するタイミングが前記２つの入力端のうちの少なくとも一方の信号に応じて選択され、
少なくとも１つのスイッチングトランジスタ（５０）のゲートと前記スイッチングトランジスタの出力端との間に容量性結合部（ＣＢ）が設けられ、
前記容量性結合部がスイッチングトランジスタをターンオンおよびターンオフするのに必要なデータ信号に必要とされる電圧変化幅を減少させるように前記タイミングが制御される、
ピクセルのアレイを備えた装置のピクセル内のピクセル素子に少なくとも２つの入力端の一方をルート指定する方法。
【請求項２１】
第１モードにおいて、前記ディスプレイの各ピクセルにアナログピクセル駆動信号をスイッチングし、
第２モードにおいて、２つのピクセル駆動信号のうちの一方を前記ディスプレイの各ピクセルにルート指定する
ステップを備え、前記ルート指定は前記第２モードにおいて各ピクセルに対して請求項２０に記載の方法を用いる、
液晶ディスプレイを駆動する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ装置内で用いるためのスイッチング回路、排他的なものではないが、特にアクティブマトリクスディスプレイ装置のピクセル内に用いるためのスイッチング回路に関する。
【背景技術】
【０００２】
アクティブマトリクスディスプレイは、一般的には行（ロウ）および列（カラム）の形に配置されたピクセルのアレイからなっている。ピクセルの各行は行内のピクセルの薄膜トランジスタのゲートに接続する１本の行導体を共有している。ピクセルの各列は１本の列導体を共有しており、それにピクセル駆動信号が供給される。トランジスタがターンオンされるかターンオフされるかは行導体上の信号が決定し、行導体に高電圧パルスを印加することによってトランジスタがターンオンされている時、列導体からの信号が液晶材料（または他の容量性ディスプレイセル）のエリアへの進行を許され、それによって材料の光透過特性を変化させる。
【０００３】
行電極パルスの喪失後も液晶材料上に電圧が維持されうるように、ピクセル構成の一部として付加的なストレージキャパシタを備えることは良く知られている。
【０００４】
アクティブマトリクスディスプレイ装置用のフレーム（フィールド）周期はピクセルの行に短い時間周期でアドレス指定することを要求し、しかもそれは他方で液晶材料を所望の電圧レベルに充電し、またはそれを放電させるためにトランジスタの電流駆動能力についての要求を強いることになる。この電流要求に適合させるために、薄膜トランジスタに供給されるゲート電圧には大きな電圧変化幅（電圧レンジ）すなわち高低両電圧値の差が要求される。例えば、低温多結晶シリコントランジスタを用いるディスプレイでは、最低行駆動電圧は約２ボルトであり、最高行駆動電圧は約１５ボルトである。これは、液晶材料を十分急速に充電または放電をさせるのに必要なソース・ドレーン電流を供給するようにトランジスタが十分バイアスされることを保証する。
【０００５】
行導体における大きな電圧レンジに対する要求は行駆動回路に高電圧部品を用いて構成することを要求することになる。それはまた相対的に高電力消費につながる結果となる。
【０００６】
アクティブマトリクスディスプレイ内のピクセルの輝度を制御するためのディジタルデータを用いることについての関心も増大してきている。アクティブマトリクスディスプレイのピクセル内にダイナミックメモリを集積化することも提案されている。そこでは各ピクセルに対するディジタルデータ値がピクセル内に格納されている。その場合、ディスプレイのピクセルに供給されるか、そこに格納されたディジタルデータは幾つかの異なる信号電圧波形のうちの１つを選択するために用いられる。選択された波形はディスプレイ素子、例えばアクティブマトリクスＬＣＤの場合では液晶ピクセル素子を駆動するために直接または間接に用いられる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１はデータ電圧入力の状態に応じて回路の出力端に出力されるべき２つの信号電圧波形の一方を許可する１つの可能性のある回路装置を示すものである。ディスプレイ素子への信号のルート指定を行うために用いられる場合、これらの信号の一方がディスプレイ素子を暗状態に切り替え、他方がディスプレイ素子を明状態に切り替えるように作用する。実用回路では、スイッチは薄膜トランジスタによって置き替えられる。
【０００８】
ディスプレイのピクセル内の回路に利用できるエリアはピクセルの大きさによって制限され、透過型ディスプレイの場合、ディスプレイを透過する光の通路が回路によっておおい隠されるピクセルエリアを極小化する必要がある。必要とされるトランジスタ数を極少化するスイッチング回路の一例が図２に示されている。出力信号は液晶ディスプレイ素子に直接印加される。
【０００９】
この回路では、信号電圧１が加えられるスイッチがｎ形ＴＦＴとして実施され、信号電圧２が加えられるスイッチがｐ形ＴＦＴとして実施されている。ｎ形およびｐ形デバイスのコンプリメンタリ挙動は、適切なデータ電圧レベルにより回路が２つの状態の間で切替を行うことを意味する。一方の状態では、ｎ形デバイスが導通状態にあって、ｐ形デバイスが非導通状態にあり、他方の状態では、ｎ形デバイスが非導通状態にあって、ｐ形デバイスが導通状態にある。
【００１０】
この回路の動作を図示するために我々は、回路に加えられる駆動電圧波形と、２つの状態間でトランジスタをスイッチングさせるのに必要なデータ電圧レベルとの２つの例を考えることができる。
【００１１】
可能な電圧波形の第１例が図３に示されている。この例では入力信号１として交番電圧波形が印加されるものと仮定されている。この波形は２つの電圧レベル０ＶとＶＤＲとの間でスイッチングされる。０．５Ｖという一定電圧が入力信号２として印加される。データ電圧入力端に印加されるデータ電圧は、当初は低レベルＶＤＬであり、その後、高レベルＶＤＨにスイッチングされる。データ電圧が低（ロー）の時は、信号２が回路の出力端に転送される。データ電圧が高（ハイ）の時は、信号１が回路の出力端に転送される。電圧ＶＤＬの最高許容値および電圧ＶＤＨの最低許容値を決定する条件が表１に要約されている。
【００１２】
【表１】
2005534971.tif 000003
【００１３】
この表において、Ｖｎｏｎはｎ形ＴＦＴを十分導通状態にするのに必要なゲート・ソース電圧であり、Ｖｎｏｆｆはｎ形ＴＦＴを十分非導通状態にするのに必要なゲート・ソース電圧である。ＶｐｏｎおよびＶｐｏｆｆはｐ形ＴＦＴについての同様のパラメータである。データ電圧レベルは、Ｖｎｏｎ＝４Ｖ、Ｖｐｏｎ＝−４Ｖ、Ｖｎｏｆｆ＝０Ｖ、Ｖｐｏｆｆ＝０Ｖ、ＶＤＲ＝９Ｖという条件のもとで計算されたものである。これらの値は、低温ポリシリコンＴＦＴおよびツイステッドネマチック液晶ディスプレイ素子に要求される一般的な値である。高レベルデータ電圧の最低値は、信号１入力端に印加される電圧がその最高レベルにある時にｎ形ＴＦＴが導通状態を維持することを保証する必要性によって決定される。最高低レベルデータ電圧は、信号１入力端に印加される電圧がその最低レベルにある時でさえｎ形ＴＦＴが非導通状態を維持することを保証する必要性によって決定される。必要とされるデータ電圧の振幅は大きく、１３Ｖか、それ以上である。このような高い値は、ディスプレイの電力消費量を増大させるので望ましくない。
【００１４】
可能な波形の第２例が図４に示されている。この例では、回路の２つの信号入力端に、コンプリメンタリに交番する電圧波形が印加される。これらの電圧波形は、交番電圧がディスプレイの共通電極に印加される、いわゆる共通電極駆動方式に対して適当なものである。そこで信号１はピクセルを明状態に駆動するのに必要な信号であり、信号２はピクセルを暗状態に駆動するのに必要な信号である（これについては次にさらに説明する）。ここでもデータ電圧は低レベルから高レベルにステップアップされ、データ電圧が低の時、出力電圧は信号２に等しく、データ電圧が高の時、出力電圧は信号１に等しい。データ電圧の必要値を特定する条件が表２に示されている。Ｖｎｏｎ、Ｖｎｏｆｆ、Ｖｐｏｎ、Ｖｐｏｆｆの値は第１例におけるものと同一であり、ＶＤＲは４．５Ｖという値を持っている。
【００１５】
【表２】
2005534971.tif 000004
【００１６】
必要とされるデータ電圧の振幅はｎ形ＴＦＴまたはｐ形ＴＦＴをターンオンさせるのに必要な電圧によって決定される。データ電圧の最低高レベルは、信号１がその最高レベルにある時にｎ形デバイスをターンオンさせるのに必要な電圧である。データ電圧の最高低レベルは、信号２がその最低電圧レベルにある時にｐ形デバイスをターンオンさせるのに必要な電圧である。ここでも必要とされるデータ電圧の振幅は比較的大きく、１２．５Ｖか、それ以上である。
【００１７】
もし液晶ディスプレイ素子を駆動するために回路の出力信号が用いられるとすれば、ディスプレイの共通電極は信号２の振幅および位相に等しい振幅および位相で交番する信号を伝達することになる。しかしその場合、電圧は調整されたＤＣ電圧レベルに対応する。その場合、ディスプレイ素子にかかる電圧はスイッチング回路の出力信号と信号２との間の差から形成される。この電圧は、データ電圧が低い時はピークピーク値がゼロであり、データ電圧が高い時はピークピーク値が２ＶＤＲである。
【００１８】
データ電圧の変化幅を減少できるとすれば、それは電力消費量の減少を可能にする。このことは例えば低電力待機モード（スタンバイモード）に対して適当なものである。
【課題を解決するための手段】
【００１９】
本発明によれば、ピクセルのアレイを備え、各ピクセルはピクセル素子を含むと共にスイッチング回路に関連づけられ、スイッチング回路は少なくとも２つの入力端のうちの１つをピクセル素子に選択的にルート指定するために設けられ、少なくとも２つの入力端のそれぞれとピクセル素子との間に接続された少なくとも第１および第２トランジスタを備え、各スイッチングトランジスタはトランジスタのゲートに印加されるデータ信号によって制御され、各スイッチングトランジスタ用のデータ信号は入力端の少なくとも１つのデータ波形に応じて決定される所定のタイミングでスイッチングトランジスタのゲートにルート指定され、さらにスイッチングトランジスタの少なくとも１つのゲートとスイッチングトランジスタの出力端との間に容量性結合部が設けられる。
【００２０】
本発明は、スイッチングトランジスタが正確にスイッチング動作をするように保証するのに必要なデータ電圧レンジの低減を、ブートストラッピング技術を用いることによって可能とするものである。特にスイッチングトランジスタをスイッチングオンまたはスイッチングオフするためのデータ信号の印加タイミングを制御することによって、複数の入力信号の少なくとも１つの電圧レベルがブートストラッピングキャパシタ（「容量性結合部」）に各スイッチングトランジスタを通して容量性結合部を提供するために入力信号の少なくとも１つの電圧レベルが用いられる。
【００２１】
スイッチに関連して入力端と出力端「の間に接続される」という用語はスイッチの出力端を回路の出力端に直接に接続することのみを意味するものではなく、それは単にスイッチの出力端が回路の出力端になんらかの形で結合されることを意味し、直接はもちろん、他のスイッチや容量性結合部を介して接続するものをも含むものとする。実際、当該出力端は最終的にはピクセル素子であり、スイッチング回路は幾つかの信号のうちの１つをピクセル素子にルート指定するためのものであって、スイッチングトランジスタとピクセル素子との間に他の部品が存在することもある。
【００２２】
本発明のアレイ装置は、ピクセル素子に対し少なくとも２つの入力端の１つを選択的にルート指定するために、各ピクセルに集積化されたスイッチング回路を備えることができる。しかしスイッチング回路は純粋にピクセルエリアに集積化する代わりに部分的に周辺アドレス回路に設けたり、全部をアドレス回路に設けたりすることができる。
【００２３】
各スイッチングトランジスタ用のデータ信号は、各スイッチングトランジスタに対するデータ信号の印加タイミングを制御する転送スイッチによってスイッチングトランジスタのゲートにルート指定されうる。その場合、容量性結合部は各スイッチングトランジスタのゲートと各スイッチングトランジスタの出力端との間に設けられる。その（または各）転送スイッチはデータ信号の印加後にトランジスタゲートが浮動状態になるようにする。
【００２４】
容量性結合部は例えば各スイッチングトランジスタのゲートとスイッチング回路の共通出力端との間に設けられる。
【００２５】
第１および第２スイッチングトランジスタのゲートは共通接続とすることができ、容量性結合部はゲートと共通出力端との間に接続されたキャパシタを備える。このようにしてブートストラッピンッグキャパシタが２つの入力端間で共有される。第１スイッチングトランジスタはｎ形トランジスタとし、第２スイッチングトランジスタはｐ形トランジスタとすることができる。これは、一方のトランジスタをオンに、他方のトランジスタをオフに同時にスイッチングするために、データ信号のオン電圧レベルとオフ電圧レベルとの間の変化幅を低減した状態で両スイッチングトランジスタのゲートに印加するのに単一のデータ信号での処理を可能とする。
【００２６】
それに代わって、容量性結合部は各スイッチングトランジスタのゲートと共通出力端との間にそれぞれ接続されたキャパシタを備えることができる。その場合、各トランジスタは個々にスイッチングをさせることができる。
【００２７】
回路は、ｎが２より大きいものとしてｎ個の入力端を備えると共に、ｎ個の入力端のそれぞれおよびピクセル素子の間に接続された第１ないし第ｎスイッチングトランジスタを備え、各スイッチングトランジスタ用のデータ信号はスイッチングトランジスタの個々のトランジスタが各入力端をピクセル素子にルート指定するためにターンオンされるように選択される。これはワンオブエヌ（one-of-n）選択回路を提供する。この装置においては、幾つかのスイッチングトランジスタがｎ形であって他のスイッチングトランジスタがｐ形であるか、またはそれらの全部が同じ形のものでありうる。
【００２８】
この回路はｎ個の入力端を備えるが、ｎ個の入力端のそれぞれと２つの中間出力端の一方との間に接続される第１ないし第ｎスイッチングトランジスタを備え、各スイッチングトランジスタ用のデータ信号は、スイッチングトランジスタの半分が第１選択入力端を一方の出力端にルート指定し、かつ第２選択入力端を他方の中間出力端にルート指定するためにターンオンされるように選択される。この装置は、各チャネルに対して選択された１つの入力端を有する並列な２つのチャネルを提供する。これは制御信号としてバイナリワードを用いた選択回路用のビルディングブロックを形成することができる。例えばさらなるスイッチング回路が中間出力端の１つを共通出力端すなわちピクセルに選択的にルート指定することができ、これは２ビットワードによって制御されるワンオブフォー（one-of-four）セレクタを提供することができる。
【００２９】
本発明の装置はアクティブマトリクスディスプレイ装置でありうる。このディスプレイ装置はピクセルのアレイを備え、各ピクセルは、
２つ（少なくとも）の電圧駆動レベルのうちの１つを共通の出力端にルート指定するための本発明のスイッチング回路と、
共通の出力端とピクセルの液晶セルとの間に設けられた第１選択スイッチと、
アナログピクセルデータラインとピクセルの液晶セルとの間に設けられた第２選択スイッチと、
を備える。
【００３０】
この装置において、スイッチング回路は低電圧が必要とされる動作の低電力モードのために明と暗との間の選択をすることができる。
【００３１】
この動作モードは第１選択スイッチによって選択される。しかしながら、ディスプレイはノーマルアナログモードで用いることもでき、このモードは第２選択スイッチによって選択される。
【００３２】
共通出力端にルート指定されるべき２つの電圧駆動レベルのうちの一方を選択するための制御信号がアナログピクセルデータラインに提供される。このようにしてデータラインは２つの動作モード間で共有される。
【００３３】
本発明はまたピクセルのアレイを備えた装置のピクセル内のピクセル素子に少なくとも２つの入力端の一方をルート指定する方法を提供するものであり、この方法は、
少なくとも２つの入力端のそれぞれとピクセル素子との間に接続された少なくとも第１および第２スイッチングトランジスタのゲートにデータ信号を印加して、第１および第２スイッチングトランジスタのうちの選択された一方をターンオンし、第１および第２スイッチングトランジスタのうちの他方をターンオフし、それによって各入力端をピクセル素子にルート指定するステップを備え、その場合、
データ信号を印加するタイミングが２つの入力端のうちの少なくとも一方の信号に応じて選択され、
少なくとも１つのスイッチングトランジスタのゲートとスイッチングトランジスタの出力端との間に容量性結合部が設けられ、
容量性結合部がスイッチングトランジスタをターンオンおよびターンオフするのに必要なデータ信号に必要とされる電圧変化幅を減少させるようにタイミングが制御される。
【００３４】
この方法は液晶ディスプレイの駆動に用いることができる。第１モードではアナログピクセル駆動信号がディスプレイの各ピクセルにスイッチングされ（ノーマルモード）、第２モードでは各入力端上の２つのピクセル駆動信号（明または暗）のうちの一方をディスプレイの各ピクセルにルート指定するために本発明の方法が用いられる（ディジタル低電力モード）。
【発明を実施するための最良の形態】
【００３５】
次に添付図面を参照して本発明の実施例を詳細に説明する。
【００３６】
図５はアクティブマトリクス液晶ディスプレイ用の従来型のピクセル構成を示すものである。このディスプレイは行および列の形のピクセルアレイとして配置されている。ピクセルの各行は共通の行導体１０を共有しており、ピクセルの各列は共通の列導体１２を共有している。各ピクセルは薄膜トランジスタ１４と、列導体１２および共通電極１８の間に直列に配置された液晶セル１６とを備えている。トランジスタ１４は行導体１０に供給される信号によってスイッチオンまたはスイッチオフされる。したがって行導体１０は関連するピクセル行の各トランジスタ１４のゲート１４ａに接続される。各ピクセルは付加的にキャパシタ２０を備えている。このキャパシタ２０は一端２２が次の行電極に、または先行する行電極に、またはセパレートキャパシタ電極に接続される。このキャパシタ２０は、トランジスタ１４がターンオフされた後でも液晶セル１６に信号が保持されるように駆動電圧を蓄積する。
【００３７】
液晶セル１６を所望の電圧で駆動して、必要とされるグレイレベル（単純には黒または白）を得るために、行導体１０上の行アドレスパルスに同期して適当な信号が列導体１２に供給される。行アドレスパルスは薄膜トランジスタ１４をターンオンさせ、それによって列導体１２を介して液晶セル１６を所望の電圧に充電し、同様にストレージキャパシタ２０を同一電圧に充電する。行アドレスパルスの終わりでトランジスタ１４がターンオフされるが、ストレージキャパシタ２０は他の行がアドレスされている時に、セル１６の電圧を保持する。ストレージキャパシタ２０が液晶リーケージの効果を低減し、液晶セルキャパシタンスの電圧依存性によって引き起こされるピクセルキャパシタンスのパーセンテージ変化を低減させる。
【００３８】
行は、すべての行が１つのフレーム周期内でアドレスされるように順次アドレスされ、次のフレーム周期内でリフレッシュされる。
【００３９】
図６に示されているように、ディスプレイピクセルのアレイ３４に、行アドレス信号は行駆動回路３０によって供給され、ピクセル駆動信号は列アドレス回路３２によって供給される。
【００４０】
アモルファスシリコンまたは多結晶シリコンからなる薄膜デバイスとして構成された薄膜トランジスタを介して駆動するのに十分な電流を供給可能とするためには高ゲート電圧を用いなければならない。特にトランジスタがターンオンされる期間は、ディスプレイがリフレッシュされ行の数によって分割されなければならない全フレーム周期にほぼ等しい。オン状態のためのゲート電圧とオフ状態のためのゲート電圧とは多結晶シリコンディスプレイの場合、オフ状態で必要な小さなリーケージ電流とし、利用できる時間内に液晶セル１６を充電または放電するようにオン状態で流れる電流を十分なものとするために、約１２ボルトだけ異なる。
【００４１】
図７は、２つの可能な状態間で回路を駆動するのに必要とされる信号上の電圧レンジが低減される、本発明による第１スイッチ装置を示すものである。アレイ装置内のスイッチング回路の具体例は後で説明する。
【００４２】
図示のごとく、データ電圧ノード４０と出力信号ノード４３との間にキャパシタＣＢが接続されている。２つのスイッチングトランジスタ５０は逆極性形である。データ電圧が転送スイッチ４２によってデータ電圧ノード４０に印加されると、入力信号は、ターンオンされるべきＴＦＴに存在するゲート・ソース電圧を最高にする電圧レベルに保持される。これは、ｎ形ＴＦＴの入力端に加えられる信号１がその最低電圧レベルにあり、ｐ形ＴＦＴの入力端の信号２がその最高電圧レベルにあるべきことを意味する。その時、データ電圧ノード４０は転送スイッチ４２によってデータソースから絶縁され、データ電圧はキャパシタＣＢに保持される。出力信号電圧のいかなる変化もデータ電圧ノード４０で結合され、それにより、導通しているデバイスのゲート・ソース電圧が維持される。これの利点は上述の分析で用いられた波形例の２つのセットを考慮することによって示すことができる。
【００４３】
図８は、図３の波形がブートストラップキャパシタＣＢを用いる、図７のピクセル装置に適するようにいかに修正されうるかを示すものである。新しい波形「転送データ」が追加されている。この信号が高（ハイ）の時、データ電圧レベルがデータソースからデータ電圧ノード４０に転送される。この信号が低（ロー）の時、データ電圧ノード４０はデータソースから絶縁される。この機能は図７に示されているＴＦＴスッチを用いて達成されうる。スイッチング回路にキャパシタＣＢを導入することの効果は、データ電圧ノードに現れる電圧波形を修正することにある。ｎ形デバイスをスイッチオンさせるのに必要なデータ電圧は、信号１の入力端に存在する電圧がその最低レベルにある時、データ電圧がデータソースから転送されることによって極小化することができる。このようにして「転送データ」波形内の第２パルスは「信号１」波形の谷に対応するようにタイミングがとられる。
【００４４】
２つのトランジスタをスイッチングするのに必要とされるデータ電圧レベルが表３に要約されている。
【００４５】
【表３】
2005534971.tif 000005
【００４６】
ｐ形デバイスに対するスイッチング条件は、ＣＢが存在しなかった時は前述の場合から変わっていない。しかしここでｎ形トランジスタをターンオンさせるのに必要とする高データ電圧レベルは低減している。データ電圧がデータ電圧ノードに転送され、それによってＶｎｏｎというデータ電圧がｎ形デバイスをターンオンさせるのに十分である時、信号１は０Ｖである。信号１入力端に印加される電圧がレベルＶＤＲに変化した時、電圧のこの変化はＣＢによってデータ電圧ノードで結合される。というのは、今やデータ電圧ノードはデータソースから絶縁されるからである。ＴＦＴのゲート電圧はほぼＶＤＨ＋ＶＤＲに上昇し、それが、ｎ形デバイスがそのソースおよびドレーン端子の電圧上昇にもかかわらず導通状態を維持するように保証する。このブートストラッピング効果の重要性は、ｎ形デバイスをスイッチングするのに必要な高レベルデータ電圧がわずか４Ｖにすぎないことである。これはｐ形デバイスを非導通状態に維持するのに必要とする高レベル電圧より低く、そのため、この例において用いられる特定の値に対して最低必要な高データ電圧レベルは４．５Ｖである。実際上、ＣＢのブートストラッピング効果はデータ電圧ノードにおける他のキャパシタンスの存在に影響されるので完全なものではない。このキャパシタンスの存在はソース電圧の変化より小さいトランジスタのゲート電圧に変化を生じさせる。そのため、信号電圧が上昇した時、ゲート・ソース電圧は低減し、トランジスタはその導通度が低下することになる。このことが多少高いデータ電圧の使用を必要とすることになる。それは簡単な分析によって説明することができる。
【００４７】
この例はスイッチング回路にキャパシタＣＢを導入し、信号電圧が最適レベルにある時、データ電圧をデータ電圧ノードに転送してその後、そのノードを絶縁することによって、必要とするデータ電圧レンジの実質的縮小が達成可能であり、それによりディスプレイの電力消費量を減少させることができる。
【００４８】
図９は、図４の波形がブートストラップキャパシタＣＢを用いた図７のピクセル装置に適合するようにいかに修正されうるかを示すものである。ここでも「転送データ」波形はデータ電圧がデータ電圧ノードに転送されるタイミングを示している。信号１がその最低レベルにあり、信号２がその最高レベルにある時、データ電圧をデータ電圧ノードに転送することによって、ｐ形およびｎ形ＴＦＴをスイッチングするのに必要とする高低データ電圧レベル間の差（電圧レンジ）を減少させることが可能である。先例におけるように、ＣＢの効果は、データ電圧ノードをデータ電圧ソースから絶縁することによって出力電圧の変化をデータ電圧ノードに結合することである。データ電圧が当初、低レベルＶＤＬにあり、信号２がその最低値になった時、出力駆動電圧が同一レベルに低下し、キャパシタＣＢがその電圧変化をデータ電圧ノードで結合する。これは、ｐ形デバイスを導通状態に維持するように保証する。データ電圧が当初、高レベルＶＤＨにあり、信号１がその最高値に移行した時、出力駆動電圧が同一レベルに上昇し、キャパシタＣＢがその変化をデータ電圧ノードで結合する。それにより、ｎ形デバイスを導通状態に維持するように保証する。ＣＢを含むスイッチング回路に対する必要データ電圧が表４に要約されている。
【００４９】
【表４】
2005534971.tif 000006
【００５０】
上述の条件に対して必要とされるデータ電圧振幅は、入力駆動波形をスイッチングした時、ｎ形およびｐ形ＴＦＴが導通状態を維持することを保証する必要性によって決定される。ここでもデータ信号振幅はキャパシタＣＢの導入によりほぼ４．５Ｖという値に低減される。
【００５１】
本発明のこの実施例は、ｐ形またはｎ形薄膜トランジスタの回路を用いて信号を選択し、またはルート指定し、または多重化する方法を提供するものであることが理解できるであろう。スイッチングトランジスタの出力信号がそのゲートに容量的に結合されるブートストラッピング技術はトランジスタを制御するのに用いられる比較的低データ電圧または制御信号電圧を可能にする。回路を正しく動作させるには信号特性についての多少の知識が必要なものである。というのは、通過する信号電圧がｐ形およびｎ形デバイスに対してそれぞれその最高電圧レベル（正極性最大値）または最低電圧レベル（負極性最大値）にある時に、制御データをトランジスタに転送するのが好ましいからである。このアプローチはスイッチを制御するのに用いられる信号の電圧レンジを極小化する。
【００５２】
ＴＦＴによりこれを通過する信号電圧の最低レベルがＶｍｉｎ、最高レベルがＶｍａｘであるとすれば、従来型のアプローチおよび本提案のブートストラップ型アプローチを用いたデバイスをスイッチングするのに必要なデータまたは制御電圧レベルはｎ形デバイスに関して表５に示され、ｐ形デバイスに関して表６に示されている通りである。ここでは、データ電圧ノードの全キャパシタンスに対するブートストラッピングキャパシタＣＢの比がｋＢに等しいと仮定されている。
【００５３】
【表５】
2005534971.tif 000007
【００５４】
【表６】
2005534971.tif 000008
【００５５】
これらの例はブートストラッピング技術が２つの信号選択機能の１つに適用可能であることを示すものである。しかし、本発明はスイッチングトランジスタの他の構成に対しても適用可能である。
【００５６】
図１０はワンオブフォー（one−of−four）選択回路の一例を示すものである。４つのスイッチングトランジスタ５０のうちの１つをターンオンさせるようして制御信号「データ１」ないし「データ４」が発生される。図１０に示されているようにｐ形およびｎ形ＴＦＴの組合せが用いられうる。しかし同じ形のトランジスタを用いることもできる。
【００５７】
図１１は２ビット電圧セレクタの一例を示すものである。これは、デコーディングおよび信号スイッチング機能を提供するために直列接続されたスイッチングトランジスタを使用している。
【００５８】
このスイッチング回路は４つの入力端（「信号０」ないし「信号３」）を持ち、それらのうちの１つが２ビット制御信号Ｄ０，Ｄ１によって選択される。この回路は２つの層５２，５４を持っている。第１層５２は入力端のそれぞれと２つの中間出力端５６，５８の一方との間に接続された第１ないし第４スイッチングトランジスタ５０ａ〜５０ｄを備えている。第１層５２は２ビットワードの両ビットＤ０の一方によって制御される。このビットは信号入力端のどの２つが中間出力端にルート指定されるかを決定する。第２層５４は中間出力端の信号のうちの１つを出力信号として選択的にルート指定する。第２層５４は制御信号の他方のビットＤ１によって制御される。このようにして図１１の回路はワンオブツー（one−of−two）選択回路のカスケード（縦続接続回路）として形成される。
【００５９】
本発明の回路は数多くのアプリケーションで用いられうる。アプリケーションは本質的に、「転送データ」信号のタイミングがブートストラップキャパシタの容量性結合の利点を取り込むように選択されるべく、入力信号波形が知られていることを必要とする。本発明はスイッチング電圧レベルを低下させることができ、マルチプレクサ回路でもアレイ型回路構成の範囲内でも使用可能である。
【００６０】
本発明の回路の１つの特別有利な用途はアクティブマトリクスディスプレイ装置、特にピクセル設計に係るディスプレイ装置にある。その場合、この回路は例えば低電力バイナリディスプレイモード用の２つの輝度レベル間の選択を提供することができる。本発明はまた次に述べるように集積型メモリ能力を有するディスプレイに特に適したものである。
【００６１】
本発明の回路を使用するＡＭＬＣＤ用のピクセル回路の一例が図１２に示されている。このピクセルは図５の標準ピクセル回路を含んでおり、図５のものと同一の部品には同一符号が用いられている。これらの部品はピクセルがノーマルアナログドライブモードで動作することを可能にする。これは動作の第１モードと考えられうる。
【００６２】
このピクセルも図７を参照して説明したスイッチング回路に対応するスイッチング回路６０を含んでいる。ここでも図７と同一の部品には同一の参照符号が用いられている。このスイッチング回路６０は、すべてのピクセル間で共有される２つの駆動電圧レベル「Ｖdrive１」および「Ｖdrive２」のいずれか一方の選択を可能とする。スイッチングトランジスタのゲートにデータ信号を印加するタイミングを制御する転送スイッチ４２は、複数のピクセルの複数の行間で共有される「Data_address」（データアドレス）ラインによって制御される。選択された駆動信号はスイッチング回路６０の共通出力端６２と第１選択スイッチ６４によってアドレスされる液晶セル１６との間で結合される。なお、第１選択スイッチ６４は「Pixel_refresh」（ピクセルリフレッシュ）ラインによって制御される。「Pixel_refresh」の機能は次に説明する。トランジスタ１４は第２転送スイッチと見ることができる。これら２つの転送スイッチ（４２，１４）は、ピクセルの一部（アナログまたはバイナリパート）が駆動信号を液晶セル１６に供給するように指令する。
【００６３】
このようにしてピクセルを２つの動作モードで動作させることができる。第１のアナログモードでは、ディスプレイ素子が第１転送スイッチ６４によってスイッチング回路６０から絶縁されるように、Pixel_refresh電極が低レベルに保持される。第２の動作モードでは、ディジタルデータ信号が列１２に印加される。正極性のパルスをData_addressラインに印加することによってデータの１ビットが列電極１２からデータ電圧ノード４０に転送される。これは転送スイッチ４２をターンオンさせ、ブートストラッピングキャパシタＣＢを充電状態にする。
【００６４】
ブートストラッピングキャパシタはディジタルデータをピクセル内に蓄積するキャパシタンスとしても作用することができる。上述のように、このデータ転送は、スイッチングトランジスタ５０をスイッチングするのに必要とされるディジタルデータ電圧のレンジを極少化するために、信号Ｖdrive１がその最低電圧レベルにあり、信号Ｖdrive２がその最高電圧レベルにある時に行われる（図９を参照して説明したように）。データがデータ電圧ノードに転送された後、スイッチングトランジスタ５０のうちの１つが導通状態になり、他のデバイスは非導通状態になる。したがって、２つの信号Ｖdrive１およびＶdrive２のうちの一方がスイッチング回路の出力端６２に現れる。
【００６５】
この駆動信号は、Pixel_refreshラインに正極性のパルスを印加し、第１転送スイッチ６４をターンオンさせることによって、ディスプレイ素子に周期的に、例えば２０ｍｓごとに印加される。
【００６６】
上述のように、ブートストラッピングキャパシタは集積化メモリ素子として機能することができる。特にこのキャパシタは、２つの信号入力端のどちらが共通の出力端にスイッチングされるかにより異なるレベルに充電される。集積化メモリの能力は、アクティブマトリクスディスプレイ装置の電力消費量の重要な低減策として、ビデオ情報をビデオ信号源からディスプレイ装置のピクセルに転送することに関連して提案されてきた。ディスプレイ装置のピクセルが不特定な時間周期でビデオ情報を記憶することができれば、この電力消費量は低減させることができる。その場合、ピクセルのディスプレイ出力（輝度）状態に変化が必要でない時は、新鮮なビデオ情報を有するピクセルのアドレッシングは一時的に停止することができる。
【００６７】
このようにして、アクティブマトリクスディスプレイ装置のピクセル内へのメモリ組込みは、静止画像ディスプレイが許されるならば、消費電力を減少させることができる。その理由は、画像変化がなく、消費電力が少ない時、つまり外部回路で消費され、駆動にディスプレイピクセルに関連してキャパシタンスが存在する時は、必要なデータがディスプレイピクセルに送出されるだけだからである。本発明のピクセル回路は白黒画像を低減されたアドレッシング電圧レベルによるこの低電力モードで表示することを可能にする。
【００６８】
メモリ素子としてキャパシタが用いられる時、ＣＢに保持されるディジタルデータは周期的にリフレッシュされなければならない。スイッチ６４およびＣＢが１ビットダイナミックメモリセルを効果的に形成するからである。このリフレッシュは、データを外部メモリからディスプレイの列駆動回路および列電極を介して転送することによって達成されうる。代替的に、それは記憶されたデータをトランジスタ１４および６４を介して列電極上に読み出し、データ信号をバッファするためにトランジスタ５０によって形成されるスイッチング回路を用いることによって達成されうる。いずれの場合でも、ブートストラッピング技術によって生ずるディジタルデータ信号の振幅の減少がディスプレイの列に印加されねばならないディジタル信号の振幅を減少させ、このことがまたディスプレイの電力消費量を減少させる。
【００６９】
ディジタルデータをリフレッシュすべき周波数はキャパシタＣＢの値、および転送トランジスタ４２を通って流れるリーケージ電流に依存する。一般的には５Ｈｚないし３０Ｈｚの範囲の周波数が適当である。
【００７０】
上記の実施例においては、少なくとも２つの駆動電圧のうちの１つを選択し、それを共通の出力端に供給するスイッチング回路が用いられている。しかし、ブートストラッピング技術は本発明のスイッチング装置を用いてスイッチングされるただ１つの駆動電圧を有するＡＭＬＣＤピクセル回路に適用することができる。図１３はこの目的のために図１２に対する修正を示すものである。図１３において、図１２と同じ部品には同じ参照符号が用いられている。
【００７１】
図１３のピクセル回路は図１２の回路と同様の態様で動作することができる。しかし、それはブートストラップキャパシタＣＢに記憶されたデータによって制御されるただ１つのスイッチングトランジスタ５０しか備えていない。列データ電圧が高であって、転送スイッチ４２によってスイッチングトランジスタ５０にルート指定されると、スイッチングトランジスタ５０がターンオンされる。Pixel_refreshラインが高にされると、ピクセルは転送スイッチ６４を介してＶdrive１のレベルに充電される。
【００７２】
列データ電圧が低である時、スイッチングトランジスタ５０がターンオフされ、また、Pixel_refreshラインが高にされると、ピクセル電圧は不変に維持される。ピクセルを暗状態または明状態にスイッチングするために、必要とされる第２ピクセル駆動電圧レベルはピクセルキャパシタンスの予充電を用いることによってピクセルに印加されうる。ピクセルはディスプレイの列に予充電電圧（例えば図１２におけるピクセル回路例のＶdrive２に類似）を印加することによって予充電され、トランジスタスイッチ６４の前にピクセルアドレストランジスタ１４を一時的にターオンさせる。この方式において、もし列データ電圧が高であれば、ピクセル電極に生ずる電圧はＶdrive１であり、もし列データ電圧が低であれば、ピクセル電極に生ずる電圧は予充電電圧（Ｖdrive２）である。
【００７３】
このようにしてピクセルがアドレスされる直前にピクセルにＶdrive２の予充電が行われる。もし列データ電圧が高であれば、それは無効にされ、それに対して列データ電圧が低であれば、ピクセルにＶdrive２が残る。ピクセルアドレスモード中、トランジスタ１４はターオフされる。
【００７４】
図１３の回路では、トランジスタ５０はディジタルスイッチング回路のスイッチングトランジスタの１つとして作用し、トランジスタ１４は他のトランジスタとして作用する。それらは中間の共通出力端を共有することはないが、各入力端と効率的に共通出力端となるＬＣセル１６との間に効率的に接続される。それに応じて特許請求の範囲は適宜解釈されなければならない。
【００７５】
この場合、データ信号印加のタイミングは、Data_addressパルスを図８の信号１に対応するＶdrive１信号の最低電圧でタイミングをとることによって、列データの必要とする電圧レンジをさらに減少させる。同様に、ピクセルアドレストランジスタ１４を介してピクセルに転送するために列に印加される予充電電圧は図８の信号２に対応する。
【００７６】
上述の例においてブートストラップキャパシタは各スイッチングトランジスタのゲートと共通の出力端との間に接続される。しかし、入力信号を選択するスイッチングトランジスタの出力端が共通の出力ノードに直接には接続されない時は、いくつかの状況がありうる。図１４のピクセル回路はＤ／Ａコンバータを含んでいる。これは、ピクセルがトランジスタＴ１を用いてある一定の電圧に予充電されるが、Ｖdrive１からの電圧ステップを、コンバータキャパシタＣＣを介してピクセル上で結合することによってピクセル電圧を変化させることができる、図１３のピクセル回路に類似する態様で動作する。
【００７７】
ピクセル上で結合される電圧の大きさはキャパシタＣＢのデータ電圧に対応する。注意すべきことは、スイッチングトランジスタの出力端が共通の出力ノードに結合されるのであるが、それは直列接続された付加的なキャパシタを介してであることである。これはディジタルワードから「データ」ライン上でのＤ／Ａ変換を提供する。
【００７８】
本発明の根本的な技術は、ディジタル制御またはデータ信号の状態に基づいて信号をルート指定し、または信号を選択する回路を作り出すために、ｐ形トランジスタまたはｎ形トランジスタの組合せ、あるいは両者の組合せを用いることが望ましい状況の下に非常に広く適用することができる。上に要約したように、この技術は、ピクセル内に集積化したダイナミックメモリがその輝度を制御するために用いられるディスプレイに使用するのに特に有意義なものである。
【００７９】
用語「行」および「列」は明細書および特許請求の範囲において多少恣意的に用いられている。これらの用語は、共通接続部を共有する素子の直交ラインによる素子のアレイが存在することを明瞭にすることを意図するものである。行は通常、ディスプレイの左右に横方向に走るものと考えられ、列は上から下に縦方向に走るものと考えられる。
【００８０】
本発明の他の特徴は当業者には明らかなことであろう。
【図面の簡単な説明】
【００８１】
【図１】２入力端の一方を選択する公知のスイッチング回路を示す回路図である。
【図２】図１の回路の一具体例を示す回路図である。
【図３】図２の回路を制御する一波形例を示す波形図である。
【図４】図２の回路を制御する他の波形例を示す波形図である。
【図５】アクティブマトリクス液晶ディスプレイ用の公知のピクセル構成の一例を示す回路図である。
【図６】行および列駆動回路を含むディスプレイ装置を示すブロック図である。
【図７】本発明のスイッチング回路の第１例を示す回路図である。
【図８】図７の回路を制御する一波形例を示す波形図である。
【図９】図７の回路を制御する他の波形例を示す波形図である。
【図１０】本発明のスイッチング回路の第２例を示す回路図である。
【図１１】本発明のスイッチング回路の第３例を示す回路図である。
【図１２】アクティブマトリクスディスプレイのピクセル内に用いられる本発明の回路の第１例を示す回路図である。
【図１３】アクティブマトリクスディスプレイのピクセル内に用いられる本発明の回路の第２例を示す回路図である。
【図１４】アクティブマトリクスディスプレイのピクセル内に用いられる本発明の回路の第３例を示す回路図である。
【図１】
2005534971.tif 000009
【図２】
2005534971.tif 000010
【図３】
2005534971.tif 000011
【図４】
2005534971.tif 000012
【図５】
2005534971.tif 000013
【図６】
2005534971.tif 000014
【図７】
2005534971.tif 000015
【図８】
2005534971.tif 000016
【図９】
2005534971.tif 000017
【図１０】
2005534971.tif 000018
【図１１】
2005534971.tif 000019
【図１２】
2005534971.tif 000020
【図１３】
2005534971.tif 000021
【図１４】
2005534971.tif 000022
【国際調査報告】
2005534971.tif 000023
2005534971.tif 000024
2005534971.tif 000025