(57)【要約】デジタル信号相関装置における多経路干渉を軽減するための方法及び装置は、デジタル信号と擬似ランダム基準コードとの間の相関応答の大きさ又は電力を表わす値を形成する。時間遅延を計算するために、相関応答内の最も早いピークが正しいピークとして選択される。【特許請求の範囲】
【請求項１】
デジタル信号相関装置における多経路干渉を軽減する方法であって、
デジタル信号と擬似ランダム基準コードとの間の相関応答の大きさ又は電力を表わす値を形成するステップと、
時間遅延を計算するために前記相関応答内の最も早いピークを選択するステップと、
を備えた方法。
【請求項２】
前記選択ステップは、
前記相関応答に対して複数の最大値を決定する段階と、
前記複数の最大値の中の最も早い最大値を最も早いピークとして選択する段階と、
を備えた請求項１に記載の方法。
【請求項３】
複数の最大値を決定する前記段階は、前記相関応答において微分分析を実行する工程を含む、請求項２に記載の方法。
【請求項４】
前記選択ステップは、
前記相関応答の上昇縁におけるその傾斜を計算する段階と、
前記相関応答の平均ノイズレベルを与える段階と、
前記傾斜と前記平均ノイズレベルとの交点を計算する段階と、
前記交点を使用して前記最も早いピークを決定する段階と、
を備えた請求項１に記載の方法。
【請求項５】
前記相関応答が１つ以上の多経路信号の影響を受けるかどうか決定するステップを更に備えた、請求項１に記載の方法。
【請求項６】
前記相関応答が１つ以上の多経路信号の影響を受けるかどうかを決定する前記ステップは、
前記相関応答の上昇縁におけるその第１傾斜を計算する段階と、
前記相関応答の下降縁におけるその第２傾斜を計算する段階と、
前記第１傾斜を前記第２傾斜と比較する段階と、
を備えた請求項５に記載の方法。
【請求項７】
前記相関応答が１つ以上の多経路信号の影響を受けるかどうかを決定する前記ステップは、
前記相関応答の上昇縁と前記相関応答の平均ノイズレベルとの第１交点を計算する段階と、
前記相関応答の下降縁と前記相関応答の平均ノイズレベルとの第２交点を計算する段階と、
前記第１交点と第２交点との間の巾を計算する段階と、
を備えた請求項５に記載の方法。
【請求項８】
前記形成ステップは、
前記デジタル信号をサンプリングして、選択されたサンプル間隔を有する１組のデジタル信号サンプルを発生する段階と、
前記１組のデジタル信号サンプルを前記擬似ランダム基準コードと相関させて、前記相関応答を発生する段階と、
を備えた請求項１に記載の方法。
【請求項９】
前記相関段階は、
（ａ）前記擬似ランダム基準コードを複数のコードセグメントに分割する工程と、
（ｂ）コードセグメントを選択する工程と、
（ｃ）前記選択されたコードセグメントと前記１組のデジタル信号サンプルとの間の内積を形成して、部分相関を発生する工程と、
（ｄ）前記工程（ｂ）及び（ｃ）を繰り返して、複数の部分相関を発生する工程と、
（ｅ）前記複数の部分相関を総計して、前記相関応答を発生する工程と、
を備えた請求項８に記載の方法。
【請求項１０】
前記擬似ランダム基準コードは、グローバルポジショニングシステム（ＧＰＳ）のＣ／Ａコードである、請求項９に記載の方法。
【請求項１１】
前記擬似ランダム基準コードは、Ｃ／Ａコードビットを整数個のサンプルへ複写することでコードセグメントを拡張することにより発生される、請求項１０に記載の方法。
【請求項１２】
前記Ｃ／Ａコードの固定数の非重畳セグメントの１つを選択することによりルックアップテーブルから前記コードセグメントを発生するステップを更に備えた、請求項１１に記載の方法。
【請求項１３】
前記内積は、前記デジタル信号サンプルの各々に前記選択されたコードセグメントの各チップを乗算し、次いで、各々の乗算結果を他の乗算結果と総計して、前記部分相関を発生することにより形成される、請求項９に記載の方法。
【請求項１４】
前記サンプル間隔は、Ｃ／Ａコードチップの少なくとも１／２である、請求項９に記載の方法。
【請求項１５】
グローバルポジショニングシステム（ＧＰＳ）信号の受信器において、
受信したＧＰＳ信号をフィルタリング及び周波数変換してＩＦ信号を形成するためのＲＦ／ＩＦコンバータと、
前記ＩＦ信号をデジタル化するためのアナログ／デジタルコンバータと、
前記デジタル化された信号からドップラーシフトを除去して、同相（Ｉ）及び直角位相（Ｑ）信号を発生するためのチューナと、
前記Ｉ及びＱ信号をサブサンプリングするためのデシメーション回路と、
前記サブサンプリングされたＩ及びＱ信号をＣ／Ａ基準コードと相関させて、相関応答の大きさ又は電力を表わす値を発生するための相関プロセッサと、
前記相関応答における最も早いピークを選択して時間遅延を計算するためのプロセッサと、
を備えた受信器。
【請求項１６】
前記プロセッサは、更に、
前記相関応答に対して複数の最大値を決定し、
前記複数の最大値の中の最も早い最大値を最も早いピークとして選択する、
ように構成された請求項１５に記載の受信器。
【請求項１７】
前記プロセッサは、更に、前記相関応答において微分分析を実行するように構成された、請求項１６に記載の受信器。
【請求項１８】
前記プロセッサは、更に、
前記相関応答の上昇縁におけるその傾斜を計算し、
前記相関応答の平均ノイズレベルを与え、
前記傾斜と前記平均ノイズレベルとの交点を計算し、
前記交点を使用して前記最も早いピークを決定する、
ように構成された請求項１５に記載の受信器。
【請求項１９】
前記プロセッサは、更に、前記相関応答が１つ以上の多経路信号の影響を受けるかどうか決定するように構成された、請求項１５に記載の受信器。
【請求項２０】
前記プロセッサは、更に、
前記相関応答の上昇縁におけるその第１傾斜を計算し、
前記相関応答の下降縁におけるその第２傾斜を計算し、
前記第１傾斜を前記第２傾斜と比較する、
ように構成された請求項１９に記載の受信器。
【請求項２１】
前記プロセッサは、更に、
前記相関応答の上昇縁と前記相関応答の平均ノイズレベルとの第１交点を計算し、
前記相関応答の下降縁と前記相関応答の平均ノイズレベルとの第２交点を計算し、
前記第１交点と第２交点との間の巾を計算する、
ように構成された請求項１９に記載の受信器。
【請求項２２】
デジタル信号相関装置において多経路干渉を軽減する装置であって、
デジタル信号と擬似ランダム基準コードとの間の相関応答の大きさ又は電力を表わす値を形成する手段と、
時間遅延を計算するために前記相関応答における最も早いピークを選択する手段と、
を備えた装置。
【請求項２３】
前記選択手段は、
前記相関応答に対して複数の最大値を決定する手段と、
前記複数の最大値の中の最も早い最大値を最も早いピークとして選択する手段と、
を備えた請求項２２に記載の装置。
【請求項２４】
複数の最大値を決定する前記手段は、前記相関応答において微分分析を実行する手段を含む、請求項２３に記載の装置。
【請求項２５】
前記選択手段は、
前記相関応答の上昇縁におけるその傾斜を計算する手段と、
前記相関応答の平均ノイズレベルを与える手段と、
前記傾斜と前記平均ノイズレベルとの交点を計算する手段と、
前記交点を使用して前記最も早いピークを決定する手段と、
を備えた請求項２２に記載の装置。
【請求項２６】
前記相関応答が１つ以上の多経路信号の影響を受けるかどうか決定する手段を更に備えた、請求項２２に記載の装置。
【請求項２７】
前記相関応答が１つ以上の多経路信号の影響を受けるかどうか決定する前記手段は、
前記相関応答の上昇縁におけるその第１傾斜を計算する手段と、
前記相関応答の下降縁におけるその第２傾斜を計算する手段と、
前記第１傾斜を前記第２傾斜と比較する手段と、
を備えた請求項２６に記載の装置。
【請求項２８】
前記相関応答が１つ以上の多経路信号の影響を受けるかどうか決定する前記手段は、
前記相関応答の上昇縁と前記相関応答の平均ノイズレベルとの第１交点を計算する手段と、
前記相関応答の下降縁と前記相関応答の平均ノイズレベルとの第２交点を計算する手段と、
前記第１交点と第２交点との間の巾を計算する手段と、
を備えた請求項２６に記載の装置。
【発明の詳細な説明】
【発明の分野】
【０００１】
本発明は、デジタル信号受信器のための信号相関装置に係り、より詳細には、例えば、グローバルポジショニングシステム（ＧＰＳ）受信器において信号相関を実行するための方法及び装置に係る。
【関連技術の説明】
【０００２】
グローバルポジショニングシステム（ＧＰＳ）信号を測定するプロセスは、既知の擬似ランダムノイズ（ＰＲＮ）コードに対して到来信号の一連の相関を試みることによりノイズの存在中でＧＰＳ信号をサーチする手順で開始される。サーチプロセスは、信号の厳密な周波数及び到着時間遅延の両方が未知であるので、長々しいものになり得る。信号を見出すために、受信器は、考えられる各周波数における各遅延可能性をチェックする二次元サーチを慣習的に遂行する。特定の周波数及び遅延における信号の存在をテストするために、受信器がその周波数に同調されると共に、到来信号は、到着時間に対応する量だけ遅延された既知のＰＲＮコードと相関される。信号が検出されない場合には、サーチが次の遅延可能性へと続けられ、全ての遅延可能性がチェックされた後に、次の周波数可能性へと続けられる。信号をノイズから区別するに充分な信号の平均化を許すために、各個々の相関が１ミリ秒以上にわたって実行される。数千もの周波数及び遅延の可能性がチェックされるので、取得プロセス全体で数十秒を要することになる。
【０００３】
近年、例えば、ＧＰＳをセルラー電話に使用して非常探索能力を与えるようなワイヤレス装置におけるＧＰＳ技術の新たな用途が出現した。これらの用途では、数秒程度の迅速な信号取得が必要とされる。更に、これらの用途では、苛酷な信号環境や、ＧＰＳ信号レベルが相当に減衰される屋内においてＧＰＳ受信器を動作する必要がある。減衰した信号を検出するには、比較的長い時間周期にわたって各相関を実行することが必要となる。例えば、積分は、慣習的なＧＰＳ受信器に使用される１−１０ミリ秒の周期に対して、数秒にわたって実行されることがある。このように長い積分時間では、慣習的な受信器に使用される二次元逐次サーチプロセスが実行不能となる。というのは、全サーチ時間が１００倍以上に増加するからである。
【０００４】
サーチプロセスを加速するために、ＧＰＳ設計者は、付加的な相関装置を受信器に追加して、多数の到着時間可能性を同時にチェックできるようにしている。通常、追加される各相関装置は、個別のコードミクサ及び信号アキュムレータを必要とする。これは、所与の感度レベルに対して、サーチ時間を相関装置の数に比例して減少させる。セルラー電話用途で必要とされる感度及び取得時間を達成するためには、設計上、数千もの相関装置を組み込むことが必要となる。このような追加は、通常、消費者向け装置としては極端に複雑且つ高価なものとなる。
【０００５】
例えば、１９９９年５月４日付の米国特許第５，９０１，１７１号は、単一の時分割処理ブロックを使用して、１２チャンネルの各々で２０個までの同時相関を実行できるようにしたトリプルマルチプレクス技術を説明している。これは、２０個の遅延可能性のブロックを同時にチェックするので、単一相関装置設計に対して性能の改善を与える。遅延不確実性の全範囲にわたって完全に信号サーチするには、２０個の相関装置のブロックを約１００回次々に使用して２０４６個の遅延をチェックすることが必要である。従って、取得を数秒で実行しなければならない場合には、積分時間が数十ミリ秒に制限される。これでは、屋内ＧＰＳ用途に必要な感度を達成するのに不充分である。
【０００６】
サーチプロセスを更に改善するために、他のＧＰＳ受信器アーキテクチャーは、到来信号と既知のＰＲＮコードとの間の畳み込みを発生する処理能力を備えている。これは、全Ｃ／Ａコードエポック（１０２３チップ）にわたり全時間遅延可能性に及ぶ完全な１組の相関装置を設けることと同等であり、１９９７年９月２日付の米国特許第５，６６３，７３４号は、ソフトウェアアルゴリズムを使用して必要な相関結果を効率的に発生するための高速フーリエ変換（ＦＦＴ）ベースのソフトウェア技術を説明している。この解決策は全ての用途に適したものではない。というのは、ソフトウェアＦＦＴを実行するのにプログラム可能なデジタル信号プロセッサ（ＤＳＰ）が必要とされ、且つ未処理の信号サンプルを記憶するのに大きなメモリが必要とされるからである。その上、この解決策は、ソフトウェア計算であることと、信号の完全なスナップショットが記憶された後でなければソフトウェア処理がスタートしないことから、大きな処理遅延を伴うことになる。多くの用途では、リアルタイム処理解決策が好ましく、即ち広範囲なソフトウェア処理を伴わないものが好ましい。リューシン氏等の「Fast Acquisition by Matched Filter Technique for GPS/GLONASSReceivers」、第３０７−３１５ページには、１０２３個のタップを有する整合フィルタを使用して畳み込みをリアルタイムで実行するためのハードウェア解決策が説明されている。その整合フィルタは、全Ｃ／Ａコードエポックを保持するに充分な大きさのシフトレジスタと、信号及びＣ／Ａコードの全エポック間の内積を発生する巾１０２３のベクトル乗算・加算ユニットとで構成される。
【０００７】
この回路は、セルラー電話のような低コストの消費者装置の制約に対して複雑である。Ｐコード取得のための軍用受信器に利用されるような他の整合フィルタ解決策も、大きなベクトル乗算器を組み込んでいる。
【０００８】
従って、信号及びＣ／Ａコードの全エポックを処理することのできる改良された簡単で且つ低コストのＧＰＳ処理ブロックが要望される。このような装置は、比較的簡単なハードウェアで形成されながらも、好ましくは大きなベクトル乗算器を伴わずに、全畳み込み又は多数の並列の相関を発生できねばならない。
【発明の概要】
【０００９】
本発明は、デジタル信号相関装置において多経路干渉を軽減するための方法及び装置に係る。本発明は、デジタル信号と擬似ランダム基準コードとの間の相関応答の大きさ又は電力を表わす値を形成する。次いで、本発明は、時間遅延を計算するために相関応答における最も早いピークを選択する。一実施形態では、本発明は、相関応答に対して複数の最大値を決定することにより相関応答における最も早いピークを選択する。次いで、本発明は、複数の最大値における最も早い最大値を、最も早い相関ピークとして選択する。
【００１０】
別の実施形態では、本発明は、相関応答の上昇する縁の傾斜を計算する。又、本発明は、相関応答の平均ノイズレベルも受け取る。本発明は、傾斜と平均ノイズレベルとの交点を使用して、相関応答における最も早い相関ピークを決定する。
【００１１】
本発明の前記特徴をいかに達成するか詳細に理解できるようにするため、前記で簡単に述べた本発明を、添付図面に示されたその実施形態を参照して、以下に詳細に説明する。
【００１２】
しかしながら、添付図面は、本発明の典型的な実施形態を示すに過ぎず、等しく有効な他の実施形態も本発明に受け入れられるので、その範囲を限定するものではないことに注意されたい。
【好適な実施形態の詳細な説明】
【００１３】
図１は、本発明によるグローバルポジショニングシステム（ＧＰＳ）受信器１００のブロック図である。本発明によるプラットホームとしてＧＰＳ受信器を使用することで、本発明の１つの用途が形成される。信号相関を必要とする他のプラットホームも、本発明を利用することができる。
【００１４】
信号（例えば、ＧＰＳ信号）は、アンテナ１０１により受信される。高周波／中間周波コンバータ（ＲＦ／ＩＦコンバータ）１０２は、信号をフィルタし、増幅し、且つ周波数シフトし、更に、信号は、アナログ／デジタルコンバータ（Ａ／Ｄ）１０３によりデジタル化される。これらの要素１０１、１０２及び１０３は、従来型ＧＰＳ受信器に使用された要素と実質的に同様である。
【００１５】
Ａ／Ｄ１０３の出力は、デジタルロジックで実施される１組の処理チャンネル１０４１、１０４２、・・１０４ｎ（ｎは整数）に接続される。各処理チャンネル１０４ｎは、特定のＧＰＳ衛星からの信号を処理するのに使用できる。特定チャンネルの信号は、数値制御発振器（ＮＣＯ）１０６により駆動されるチューナ１０５によって同調される。このチューナ１０５は、２つの目的を果たす。第１に、ＲＦ／ＩＦ変換後に残っているＩＦ周波数成分が除去される。第２に、衛星の移動、ユーザの移動及び基準周波数エラーから生じる衛星ドップラー周波数シフトが除去される。チューナからの出力は、同相成分（Ｉ）及び直角位相成分（Ｑ）より成る基本帯域信号である。チューナ１０５及び搬送波ＮＣＯ１０６は、従来型のＧＰＳ受信器設計に使用されたものと実質的に同様である。
【００１６】
デシメーション回路１０７は、チューナ１０５の出力を処理する。デシメーション回路１０７の出力は、入力信号のタイミングに合致するように正確にタイミング合わせされたレートで出力されるＩ及びＱ成分をもつ一連の複素数信号サンプルである。本発明の一実施形態では、デシメーション動作は、到来する全ての信号サンプルを出力サンプルの周期にわたって加算する簡単な前加算器である。数値制御発振器（ＮＣＯ）１０８は、サンプリングプロセスのタイミングをとるのに使用される。例えば、Ｐ＝２の場合に、コードＮＣＯ１０８は、ドップラーシフトに対して調整された（２ｘｆｓ）の周波数を発生するようにセットされ、ここで、ｆｓは、ｆ０（ＧＰＳ信号のＣ／Ａコードチップレート）である。ＮＣＯは、ファームウェアコマンドからの外部入力に基づいてドップラーシフトを調整する。ドップラーシフトは衛星ごとに異なるので、チャンネル１０４ｎごとに個別のコードＮＣＯ１０８及びデシメーション回路１０７が必要とされる。コードＮＣＯ１０８は任意の周波数を発生できるので、到来サンプルレートがｆｓの整数倍である必要はないことに注意されたい。デシメーション回路１０７が前加算器である場合には、加算されるサンプルの数を、通常、２つの値の間で切り換えて、長い時間にわたり正しいサンプルタイミングが維持されるようにする。例えば、到来サンプルレートが１０ＭＨｚであり、希望のサンプルレートが２．０４６ＭＨｚである場合、前加算器は、４又は５のいずれかのサンプルを加算し、希望のサンプルレートが平均で維持されるようにする。
【００１７】
又、デシメーション回路１０７は、更なる処理の前に信号成分内のビット数を減少するために、その出力に量子化装置（図示せず）を含んでもよい。本発明の一実施形態では、２ビットの量子化が使用される。
【００１８】
デシメーション回路１０７からの信号サンプルは、畳み込みプロセッサ１０９に接続される。この畳み込みプロセッサ１０９により発生された結果は、信号ランダムアクセスメモリ（ＲＡＭ）１１０ａ及び１１０ｂに記憶される。より詳細には、これらのＲＡＭ１１０ａ及び１１０ｂは、入力信号と基準ＰＮコード（例えば、ＧＰＳ  Ｃ／Ａコード）との間の全畳み込みの一部分又は全部を構成する複素数ベクトルを保持する。畳み込み結果は、信号と基準（ＰＮコード）との間の高い相関に対応するポイントにピークを有する。以下に詳細に述べるように、種々の衛星信号に対するこれらピークの相対的な位置は、最終的に位置情報を計算するのに使用される。
【００１９】
畳み込みプロセッサ１０９及び信号ＲＡＭ１１０ａ、１１０ｂは、公称１ミリ秒間隔で繰り返されるＧＰＳ信号の多数のエポックに対する畳み込み結果を累算する。例えば、１０ミリ秒の信号が処理される場合には、ＲＡＭ１１０ａ、１１０ｂの値は、各々１つのエポックにわたって発生された１０個の相関結果の和である。個々の相関は、全て、同様の特性をもたねばならない。というのは、デシメーション動作のタイミングが、各エポック内の同じ相対的瞬間にサンプルを取り出すよう確保するからである。個々の相関からの同様の結果を累算することで、信号対雑音比が改善され、弱い信号を検出するための受信器の能力が向上される。この処理は、コヒレントな積分と称され、以下に述べるように、これを大きさ積分と結合して、数秒までの時間周期にわたって平均化された相関結果を得ることができる。
【００２０】
コヒレントな積分が実行される時間間隔の長さは、未補償のドップラーシフト、ＧＰＳ信号ナビゲーションデータビット、及び受信器１００の移動により誘起される位相シフトを含む多数のファクタにより制限される。これらのファクタは、低速であるが見掛け上ランダムな位相変化を信号に導入する。数十ミリ秒にわたり、これらの位相変化は、コヒレントな積分の目的を阻止する破壊的干渉を生じさせる。
【００２１】
それ故、長い平均化間隔を得るために、受信器１００は、大きさ累算の第２のステップを実行する。より詳細には、信号ＲＡＭ１１０ａ及び１１０ｂに記憶された信号は、複素数正規化装置１１１へ周期的に出力され、この正規化装置は、複素数畳み込みベクトルの複素数大きさ値を発生する。この複素数大きさ値は、加算器１１２により累算されて、大きさＲＡＭ１１３に記憶される。信号の複素数大きさが計算されるたびに、信号ＲＡＭ１１０ａ及び１１０ｂをクリアして、別のコヒレントな積分を実行できるようにする。このプロセスは、希望の回数の大きさ累算が完了するまで続けられる。例えば、コヒレントな平均化間隔が１０ミリ秒で、２００回の大きさ累算を希望する場合には、全プロセスが２秒にわたって実行される。
【００２２】
畳み込み処理の後に、大きさＲＡＭ１１３は、信号対雑音比を改善するために積分された畳み込み結果の複素数大きさを有するベクトルを含む。以下に述べるように、このベクトルは、ＣＰＵ１１４により実行されるソフトウェアアルゴリズムにより更に処理されて、受信器の位置を生じるのに使用される擬似レンジデータを発生する。これらのステップに対するＣＰＵ計算負荷は、従来型のＧＰＳ受信器又はＦＦＴベースの相関装置に比してかなり控え目であることに注意されたい。この実施形態では、相関及び積分の計算上過酷なタスクは、ソフトウェア処理の前に完了される。
【００２３】
図２は、図１の要素により発生される波形２０１Ｉ、２０１Ｑ及び２０２を示す。これらの波形２０１Ｉ、２０１Ｑ及び２０２は、信号強度（軸２０８）対コードチップ（軸２１０）をプロットしたものである。これらの波形は、コヒレントな積分及び大きさ積分中の畳み込みプロセッサ１０９の出力を示す。明瞭化のために、各々３つのコヒレントな積分に基づく３つの大きさ累算より成る９ミリ秒の信号処理時間だけが示されている。この例では、Ｐ＝２であり、従って、コヒレントな積分当たり２０４６個の信号サンプルが存在する。波形２０１Ｉ及び２０１Ｑは、畳み込みプロセッサ１０９からの出力であり、ここで、２０１Ｉは、出力のＩ成分であり、そして２０１Ｑは、Ｑ成分である。２０４６個のサンプルの各ブロックは、その時間間隔中に処理された２０４６個の信号サンプルから畳み込みプロセッサ１０９によりリアルタイムで発生された全畳み込み結果である。この畳み込み結果は、信号の時間遅延に対応する信号ピーク（参照番号２０６Ｉ及び２０６Ｑで示すような）の付近を除いてノイズを含む。信号は、エポックごとに繰り返され、従って、２０４６個のサンプルごとにピークが再び現われる。最初の３つのサイクルにわたり、各エポックからの対応遅延において値を加算することにより相関結果がＲＡＭ１１０ａ及び１１０ｂに累積される。（例えば、出力時間４における値は、出力時間２０５０及び４０９６における値と加算される。）相関ピークは、常に、同じ遅延オフセットで現われ、ピークのサイズは、累算にわたって増加し、３つのエポックにわたってほぼ３倍になる。ノイズのレベルも増加するが、ノイズの相関はエポックごとに非相関であるために３の平方根で上昇するに過ぎない。信号対雑音比は、累算プロセスにわたって改善され、ほぼ３の平方根で増加する。波形２０１Ｑは、直角位相チャンネルに生じる同じ信号累算プロセスを示す。
【００２４】
信号の第４サイクルで始めて、信号ＲＡＭ１１０ａ及び１１０ｂがゼロにクリアされると共に、信号累算プロセスが再開される。波形２０１Ｉ及び２０１Ｑは、相関が９個の信号エポックにわたって３回累積及び減衰することを示す。
【００２５】
コヒレントな平均化間隔の終りに、累積された信号の大きさが計算されて、大きさＲＡＭ１１３へ加算される。大きさＲＡＭ１１３の信号が波形２０２として示されている。この例では、波形２０２は、各コヒレントな積分の完了に対応して３回更新される。ピークは、参照番号２１２１、２１２２、２１２３で示されており、ノイズは、参照番号２１４で示されている。明らかなように、信号対雑音比は、各大きさ累積と共に増加され、到着時間に対応するピークを識別するシステムの能力を更に向上させる。
【００２６】
この例では、信号の複素数位相は、９個のエポックにわたって変化することに注意されたい。より詳細には、信号は、最初、Ｉ及びＱチャンネルの両方に存在するが、最終的なエポックまでに、Ｉチャンネルにおいて強力で且つＱチャンネルにおいてほぼ存在しないように回転する。上述したように、不完全なドップラーシフト同調及び他の作用によりこの回転が生じる。多数のエポックにわたり、位相が多数のサイクルを経て回転し、累積されたときに信号の打消しを生じさせる。このため、本発明の受信器は、短い間隔にわたってのみコヒレントに累積を行い、長時間平均化については大きさ（非コヒレントな）累積に依存する。大きさの値は、位相とは独立しており、数秒にわたって首尾良く積分できる。
【００２７】
図３は、累積された大きさ波形２０２を詳細に示す。プロット３００は、信号の時間遅延に対応するピーク２１２３の付近に畳み込みの大きさを示す。コードチップ軸２１０上のポイントは、Ｃ／Ａコードチップ長さをＰで除算したものに等しい間隔で離間され、ここで、Ｐは、信号サンプリングレートと、ｆ０即ちＣ／Ａコードチップレートとの比である。この例では、Ｐ＝２であり、従って、ポイントは、半チップ間隔、即ちほぼ５００ｎｓで離間される。（この時間間隔は、１５０メーターのレンジ差に対応する。）約１０メーターより優れた擬似レンジ測定を達成するために、畳み込み結果が通常ＣＰＵ１１４において更に処理されて、位置情報を発生する。畳み込みプロセスにより与えられる個別の相関値を使用して真の時間遅延を推定するのに使用できる補間技術は多数ある。一実施形態では、最小２乗推定技術を使用して、ノイズ性の測定データに最良に適合する信号のパラメータが識別される。信号の理想的な応答は、信号の自己相関の大きさである。この波形は、立ち上がった三角形３０２の形状をもつように容易に示すことができる。三角形の底の巾３０３は、厳密に、２Ｃ／Ａコードチップであるか又は畳み込み結果の４つのポイントである（Ｐ＝２の場合）。三角形の底の高さ３０４は、信号に対応しない時間遅延に対する畳み込みにおけるノイズの大きさである。このノイズの大きさは、データから推定することもできるし、或いは増幅器のノイズ指数、ケーブル及びフィルタロス、並びにシステム温度のような設計パラメータに基づいて予め計算することもできる。三角形の頂点３０５及び三角形の中心３０６は、信号の大きさ及び時間遅延に対応して未知である。最小２乗方法を使用して、これらの２つのパラメータを推定し、ノイズ性のデータポイントを、所与の頂点及び中心をもつ三角形に適合させることができる。
【００２８】
図４は、畳み込みプロセッサ１０９（及び畳み込み結果処理回路４００）の詳細なブロック図であり、特に、小さな回路ブロックの繰返し使用により全畳み込みがいかに発生されるかを詳細に示す。図４と、図４のプロセッサ１０９の動作を示す図５のフローチャートとを同時に参照すると共に、図６及び図７の簡単な例を比較することにより、回路の動作が最も良く理解できよう。
【００２９】
デシメーション回路１０７からの信号は、Ｉ及びＱ成分を各々取り扱うシフトレジスタ４０１ａ及び４０１ｂに結合される。各シフトレジスタ４０１ａ及び４０１ｂは、長さがＰｘＫであり、但し、Ｐは、Ｃ／Ａコードチップ当りの希望のサンプル数であり、Ｋは、設計パラメータとして選択される。以下に述べるように、Ｋは、１０２３の因数である。説明を簡略化するため、以下の説明は、Ｐ＝２（サンプルが半チップだけ離間される）及びＫ＝３３である１つの特定の実施形態に焦点を合わせる。シフトレジスタを経て信号を進めるこの手段は、回路が信号を二重にバッファする必要性を排除し、実施のコスト及び複雑さを緩和させる。
【００３０】
信号は、コードＮＣＯ１０８によりタイミング合わせされて、２ｆ０のレートでシフトレジスタ４０１ａ及び４０１ｂを経て前進する。信号は、一連の部分相関演算を行えるように、多数のクロックサイクル中にシフトレジスタに位置保持される。より詳細には、全部でＭ個の部分相関が実行され、但し、この例では、Ｍ＝１０２３／Ｋ即ち３１である。各部分相関は、各信号シフトレジスタの内容と、ＰｘＫ（例えば、６６）個のコードサンプルを含むコードのセグメントとの間で行われる高速ベクトル乗算及び加算演算より成る。高速ベクトル乗算及び加算は、回路４０２ａ及び４０２ｂで行われる。回路４０２ａ及び４０２ｂは、各々、乗算器４１０ａ及び４１０ｂと、加算器４１２ａ及び４１２ｂとを含む。その演算は、信号レジスタ４０１ａ又は４０１ｂにおける６６個の信号サンプルの各々に６６個のコードサンプル（３３個のコードサンプルをコードエクステンダー４０９で拡張することにより形成された）を乗算し、次いで、その結果を加算器４１２ａ及び４１２ｂにおいて加算することより成る。この演算は、Ｉ及びＱチャンネルにおいて別々に且つ同時に行われる。数学的には、この演算は、内積と称され、次のように定義される。
【数１】
2005535880.tif 000002
ベクトル乗算及び加算の出力は、数字を小さい範囲に保持してＲＡＭ４０４ａ及び４０４ｂのオーバーフローを回避するために再量子化することができる。簡単化のために、量子化装置は図示されていない。一実施形態では、再量子化は、２ビットまでの解像度である。
【００３１】
ベクトル乗算及び加算の結果は、加算器４０３ａ及び４０３ｂにより累算されて、畳み込み結果処理回路４００により処理される。回路４００は、信号ＲＡＭ１１０ａ、１１０ｂと、複素数正規化装置１１１と、加算器１１２と、大きさＲＡＭ１１３とを備えている。累算プロセスは、ＲＡＭ１１０ａ及び１１０ｂから特定時間遅延の現在値を読み取り、丁度計算された部分相関を加算し、その和をＲＡＭ１１０ａ及び１１０ｂに書き戻すことより成る。特定の時間遅延に対応する部分相関を適切に結合することにより、その遅延に対する全相関が計算される。上述したように、このプロセスは、信号対雑音比を向上させるために、希望する多数の信号エポックに対して続けられる。従って、加算器４０３ａ及び４０３ｂは、２つの目的、即ち１つのエポック内の部分相関の結合と、多数のエポックにまたがる相関の累算とを果たす。
【００３２】
信号ＲＡＭ１１０ａ及び１１０ｂからの出力は、複素数正規化装置４０５において合成されて、信号の大きさを形成する。これらのＲＡＭ１１０ａ及び１１０ｂにおけるＩ及びＱ波形は、複素数波形の実数部分及び虚数部分とみなすことができる。大きさを形成することは、各成分を２乗し、その結果を加算し、その結果の平方根をとることより成る。大きさに対する近似であって、回路を簡単化するために使用できる近似は、多数ある。一実施形態では、Ｉ及びＱ信号のスカラーの大きさを独立してとり、どちらが大きいか決定することにより、複素数の大きさが近似される。大きさが大きい方をとり、それを小さい方の大きさの半分に加算することにより、大きさを近似することができる。
【００３３】
大きさ演算の結果は、その値を小さな範囲に保持してＲＡＭ１１３のオーバーフローを回避するようにスケーリングできる。簡単化のため、スケーリング装置は図示されていない。一実施形態では、スケーリングは、結果を３ビットシフトする（即ち、８で除算する）ことより成る。
【００３４】
又、信号の大きさではなく、信号の電力を累算することもできる。この場合には、４０５における演算は、電力の推定であり、通常、Ｉ及びＱ信号の平方の和をとることにより計算される。この場合、図３を参照して説明した擬似レンジ決定アルゴリズムは、大きさ波形ではなく電力波形に対して適合を行うように若干変更されねばならない。或いは又、Ｉ及びＱの大きさ又は電力を表わす値を発生するのに、付加的な非直線的演算を使用することもできる。
【００３５】
複素数正規化装置１１１からの出力は、加算器１１２により累算されて大きさＲＡＭ１１３へ送り込まれる。この累算プロセスは、特定時間遅延の現在大きさ値をＲＡＭ１１３から読み取り、丁度計算された大きさ結果に加算し、その和をＲＡＭ１１３へ書き戻すことより成る。上述したように、大きさの累算は、信号対雑音比の向上を達成するために必要なサイクル数だけ続けられる。
【００３６】
ベクトル乗算器４０２ａ及び４０２ｂは、信号のシフトごとにＭ回の部分相関を実行する。コードルックアップ回路４０８は、部分相関ごとに基準コードサンプルを発生する。ルックアップは、２つのルックアップインデックスにより制御される。第１に、コードは、１・オブ・３２コードから選択しなければならない。この選択は、畳み込みプロセスを通して一定であり、処理チャンネルが特定の衛星信号に対して相関するように構成されたときに確立される。第２のインデックスは、１とＭとの間のセグメントインデックスである。各Ｃ／Ａコードは、１０２３個のチップより成り、これらは、各々Ｋ個の隣接コードチップより成るＭ個の非重畳セグメントに分割される。ルックアップインデックスは、どのコードセグメントが必要であるか識別する。コードルックアップ回路からの出力は、セグメントを構成するＫ個のチップである。選択プロセスは、制御／アドレスロジック４１４により制御される。
【００３７】
コードエクステンダー４０９は、Ｋチップのセグメントを入力として取り上げ、そのセグメントをＫｘＰコードサンプルへと拡張する。この拡張動作は、各コードチップをＰ個の同じコードサンプルへと変換することより成る。コードエクステンダー４０９からの出力は、ベクトル乗算器４０２ａ−ｂへの基準コード入力を形成する。
【００３８】
この例では、コードエクステンダーからの出力は、３３個の独特の値を各々２回複写することで作られた６６個のサンプルである。
【００３９】
図４に示すアーキテクチャーは、Ｃ／Ａコードレートｆ０より実質的に高速なクロックを必要とする。例えば、Ｃ／Ａコードチップ当たり２つのサンプルが使用され（Ｐ＝２）、Ｋ及びＭが各々３３及び３１である場合に、全畳み込みを達成するには、２ｘｆ０のレートで進行する信号シフトレジスタのシフトごとに３１回の部分相関を実行することが必要である。通常、ＲＡＭ１１０ａ及び１１０ｂを読み取り及び書き込むには、少なくとも２つのクロックサイクルが必要である。２つのクロックサイクルを仮定すると、全畳み込みを達成するのに必要な最小クロックレートは、次のようになる。
【数２】
2005535880.tif 000003
このレートは、近代的な集積回路ロジックで容易に達成できる。
【００４０】
本発明は、全畳み込みのサブセットを計算するのにも使用できることに注意されたい。この場合に、信号シフトレジスタのシフトごとに、Ｍより少数の部分相関が実行される。この場合に、遅延の全範囲は、全畳み込みを形成するＰｘ１０２３より少なくなる。特に、Ｍ２回の部分相関が実行される場合には、Ｍ２ｘＫｘＰの遅延値が発生される。プロセッサに対するクロックレートは、Ｍ２とＭの比で減少される。更に、ＲＡＭのサイズもこの比で減少される。従って、この変形態様は、全畳み込みを処理する計算又はメモリリソースをもたないシステムにおいて有用であろう。
【００４１】
Ｋ及びＭの結果に対する他の選択は、更に別の設計上の妥協を許すが、１０２３の主要因数は、３、１１及び３１であるから、Ｋ及びＭの選択には限度がある。Ｋを減少することは、シフトレジスタ４０１ａ及び４０１ｂのサイズと、ベクトル乗算器４０２ａ及び４０２ｂの複雑さとを緩和するので、望ましいが、大きなＭを必要とし、ひいては、高いクロックレートを必要とする。Ｋに対する選択は、３、１１、３１、３３及び９３である。これらの選択は、１．３９ＧＨｚ、３８０ＭＨｚ、１３５ＭＨｚ、１２７ＭＨｚ及び４５ＭＨｚのクロックレートを各々必要とする（常に、Ｐ＝２、及び部分相関当たり２個のクロックサイクルを仮定する）。立証時に利用できる技術に基づき、Ｋ＝３３という選択が１つの実施形態としてなされた。将来の技術では、Ｋ＝１１の選択と、３８０ＭＨｚのクロックレートとが重要となり、ロジックの複雑さを更に緩和することになろう。従って、このアークテクチャーは、速度とロジックの複雑さとの間の最適な妥協をサポートする望ましい属性を有する。
【００４２】
コードセグメントのシーケンスは、制御ロジック４１４により制御される。この制御ロジックは、ＲＡＭ１１０ａ、１１０ｂ及び１１３に対する正しいアドレスも識別する。以下に述べるように、部分相関は、非連続的順序で発生され、従って、ＲＡＭアドレスの発生は、自明なことではない。
【００４３】
図４の回路の動作は、図５のフローチャートを参照することによっても理解できる。動作は、ステップ５０１において、信号シフトレジスタ４０１ａ及び４０１ｂを前ロードすることで始まる。この点において、畳み込みプロセスを開始することができる。ステップ５０２では、特定の部分相関に対してコードセグメントがアクセスされる。ステップ５０３では、コードセグメントが、コードエクステンダーにより、Ｃ／Ａチップ当たりＰ個のサンプルをもつように拡張される。次いで、ステップ５０４では、遅延インデックス及びそれに対応するＲＡＭアドレスが計算される。遅延インデックスは、全畳み込みのどのポイントが部分相関により更新されるか指示する。図７を参照して説明する例から明らかなように、遅延インデックスは、非直線的であるが決定的な仕方でジャンプする。アドレスの計算は、信号シフトの回数及びコードセグメントに基づく。
【００４４】
ステップ５０５では、ベクトル乗算器４０２ａ及び４０２ｂを使用して部分相関が計算される。ステップ５０６では、その結果が、遅延インデックスで指示された信号ＲＡＭの位置に累積される。次いで、ステップ５０７では、処理がコヒレントな積分間隔の終りに到達したかどうか決定するためのチェックが行われる。もしそうでなければ、ステップ５０２ａへ戻り、次のコードセグメントに対して上記ステップを繰り返す。
【００４５】
ステップ５０７において、全てのコードセグメントに対して部分相関（例えば、３１個の部分相関）が完了したことがチェックで指示された場合には、ステップ５０８へ進む。ステップ５０８では、信号レジスタ４０１ａ及び４０１ｂが１サンプルだけシフトされる。
【００４６】
次いで、プロセスは、ステップ５０９へ進み、そこで、最後のシフトがコヒレントな積分間隔の終りに遭遇したかどうか調べるチェックが実行される。もしそうでなければ、プロセスはステップ５０２のスタートへ戻る。コヒレントな積分間隔の終りであることがチェックで指示された場合には、ステップ５１０へと続き、そこで、複素数正規化装置１１１により信号の大きさが計算される。その結果が加算器１１２を使用して加算され、大きさＲＡＭ１１３に記憶される。次いで、ステップ５１１において、全ての大きさ累算が実行されたかどうか決定するためのチェックが行われる。もしそうであれば、ステップ５１２において完了となる。もしそうでなければ、ステップ５０１において次の部分相関を実行することにより処理が継続される。
【００４７】
図６及び図７は、簡単な例であるが、本発明で部分相関をいかに使用して全畳み込みの結果を累算するかを示す。明瞭化のため、これらの図は、ＧＰＳ信号の長さ１０２３のＣ／Ａコードではなくて、非常に短い長さ６のコードの畳み込みを示している。更に簡単な例とするために、コードチップ当たり１つのサンプルが使用され、即ちＰ＝１である。図６は、標準的な整合フィルタリング解決策による畳み込みを示し、一方、図７は、部分相関を結合する方法による同じ畳み込みを示す。図７の細部は、本発明の全体的な動作を理解する上で有用である。両方法とも、同じ畳み込み結果を発生する。
【００４８】
図６は、長さ６の信号に対する従来の整合フィルタの動作を示す。シフト０と示された時点で動作が開始する。この時点で、信号の全サイクルを構成する６個の連続する信号サンプルが信号シフトレジスタ６０１にある。個々のサンプルは、大文字のインデックスＡ、Ｂ、Ｃ、Ｄ、Ｅ及びＦで示されている。全長さ６のコードのコードサンプルが基準レジスタ６０２に保持され、小文字のインデックスａ、ｂ、ｃ、ｄ、ｅ及びｆで示されている。シフト０の時間にはベクトル乗算及び加算が実行されて、シフト０に対する相関結果を発生する。各信号サンプルは、それに対応するコードサンプルで乗算され、その結果が加算されて、相関結果６０３を生じる。
【００４９】
次いで、信号シフトレジスタ６０４は、シフト１に示されたように、１サンプルだけ進められる。信号は周期的であり、従って、レジスタの左側に導入される新たなサンプルは、右へシフトして出されたものと同じである。レジスタ６０４のシフトされた内容は、ここでは、インデックスＦ、Ａ、Ｂ、Ｃ、Ｄ及びＥをもつサンプルとなる。コードは、シフトされない。ベクトル乗算及び加算は、ここでは、シフト１に対する相関結果６０５を発生する。このシフトプロセスが５つの付加的なシフトに対して続けられ、その点において、全畳み込みを形成する全部で６個の相関結果が得られる。
【００５０】
図７は、部分相関方法により同じ畳み込み結果がいかに得られるかを示す。上述したように、本発明は、コードを長さＫのＭ個のセグメントに因数分解することを必要とする。図７の簡単な例では、長さ６のコードが、長さ２の３個のセグメントに因数分解され、即ちＫ＝２及びＭ＝３である。シフト０で示された時点に動作が始まる。この時点では、２つの信号サンプルが信号シフトレジスタ７０１に保持される。これらの信号サンプルは、大文字のインデックスＡ及びＢで示される。コードの６個のサンプルは、各々長さ２の３個のセグメントに含まれる。第１のコードセグメント７０２は、小文字のインデックスａ及びｂで示された２つのコードサンプルを含む。この信号は、３回の部分相関動作に対して位置保持され、部分相関結果７０３ａ、７０３ｂ及び７０３ｃを生じる。第１の部分相関結果は、信号レジスタの内容と、第１コードセグメント（セグメント１）との間のベクトル乗算及び加算により形成される。第２及び第３の結果は、信号レジスタと第２及び第３のコードセグメント各々とのベクトル乗算により形成される。信号レジスタは、全ての３ベクトル乗算を実行するに充分な時間、位置保持されると共に、この時間中にはコードがシフトされず、むしろ、異なるコードセグメントが選択されることに注意されたい。
【００５１】
部分相関結果は、信号経路７０５に基づいてメモリへ累積される。例えば、シフト０では、第１コードセグメントからの部分相関が相関結果７０４に加算される。第２セグメントからの部分相関は、シフト２に対して相関結果７０６に加算される。第３セグメントからの部分相関は、シフト４に対する相関結果７０８に貢献する。
【００５２】
３つの部分相関の後に、信号がシフトされる。シフト１として示すこの段階では、信号レジスタがサンプルＦ及びＡを含む。この場合にも、３つの部分相関が、以前と同じ３つのコードセグメントと共に発生される。これら部分相関からの結果は、シフト１、３及び５に対して各々相関結果７１０、７１２、７１４に貢献する。このプロセスは、４つの付加的な信号シフトに対して続けられ、そのとき、全畳み込み結果が得られる。明らかなように、この動作は、畳み込みを構成する６個の全結果に貢献する全部で１８個の部分相関を発生することを必要とする。
【００５３】
図７により述べたアーキテクチャーは、本発明の２つの重要な特徴を示している。第１に、長さ２のシフトレジスタ及びベクトル乗算・加算ユニットしか使用せずに、長さ６のコードに対する全畳み込みが発生されたことが明らかである。これは、これら素子が長さ６である図６の回路未満のものしか必要としない。第２に、図７では、コードサンプルが、シフトごとに同じである固定セグメントにおいてアクセスされ、更に、各セグメントがコードの個別の非重畳区分である。従って、図８及び９を参照して以下に詳細に述べるように、簡単なルックアップ又はレジスタ機構を使用して、ベクトル乗算器にコードを供給することができる。これらの機構は、例えば、より複雑な１組の順列でコードビットの大きなブロックを使用できるようにしなければならない他のアーキテクチャーより回路を必要としない。又、本発明は、コード発生回路を設ける必要性も排除する。
【００５４】
図８は、コードルックアップ回路４０８の一実施形態を示すブロック図である。テーブル８０１は、３２個の各コードの全１０２３ビットに対する記憶値を、例えば、リードオンリメモリ（ＲＯＭ）又は固定布線ロジックに含んでいる。テーブル８０１は、各コードに対して１つづつ、３２個のサブテーブルとして編成される。更に、各サブテーブルは、長さＫのＭ個のセグメントとして編成され、但し、ＫｘＭ＝１０２３であり且つＫ及びＭは、上述したように選択される。マルチプレクサ８０２は、選択値に基づいて特定のコードを選択する。マルチプレクサ８０２の出力は、希望コードに対する特定のサブテーブルである。マルチプレクサ８０３は、１とＭとの間のセグメント選択値に基づいて特定のセグメントを選択する。８０３の出力は、長さＫの特定のコードセグメント８０４であり、これは、コードエクステンダー４０９に供給されるコードビットを含む。
【００５５】
マルチプレクサ８０３は、部分相関ごとに即ち２つのクロックサイクルごとにコードセグメントの変更を許すために高速でなければならないことに注意されたい。このため、全てのコードビットを、従来のコードジェネレータのようにオンザフライで発生するのではなく、テーブル８０１に予め記憶しておく必要がある。
【００５６】
図８の回路は、例示のためのものである。実際には、機能的に同等の多数の異なる回路設計がある。特に、近代的なＡＳＩＣ設計に使用される論理合成のプロセスは、上述したものと同等の振舞いを達成するが必ずしも上述したようにマルチプレクサを使用しないあるゲートパターンを導く。
【００５７】
図９は、コードルックアップ回路４０８の別の実施形態のブロック図である。特定コードに対応する１０２３個のコードビットが、長さＫのＭ行として編成された１０２３個の両方向シフトレジスタ９０１に保持される。これらシフトレジスタは、２つのモード、即ちランニングモード及びロードモードで動作する。
【００５８】
ランニングモードでは、各レジスタ９０１は、次の行にあるその上のレジスタへサンプルをシフトするように構成されるが、最も上の行のレジスタは、最も下の行のレジスタへシフトする。ランニングモードに対するシフト方向は、９０１内に実線の矢印で指示されている。全てのレジスタをクロックすることにより、コードビットの行が循環し、いつでも、最上位の行が、長さＫのＭ個のコードセグメントの１つを含むことになる。この最上位の行のビットは、コードエクステンダー４０９へ供給される。これらのレジスタは、迅速に循環し、部分相関ごとに異なるコードセグメントが得られるようにされる。
【００５９】
ロードモードでは、各レジスタは、その行の次のレジスタへサンプルをシフトするように構成されるが、レジスタの最後の列は、その上の行のレジスタの最初の列へシフトする。ロードモードに対するシフト方向は、９０１内に点線矢印で示されている。左下のシフトレジスタ９０４は、コードジェネレータ９０２に接続される。このコードジェネレータは、選択値に基づいて特定コードの１０２３個のコードビットを順次発生することのできる慣習的なコードジェネレータである。コードルックアップ回路が特定の形態で構成されると、レジスタがロードモードに入れられ、ジェネレータを使用してコードのビットが発生され、これらのビットがレジスタを通してクロックする。全てのビットがクロックされた後に、コードは、長さＫのＭ個のセグメントとしてレジスタに存在する。次いで、回路は、ランニングモードで使用する準備ができる。
【００６０】
図１０は、多数の解像度モードで動作することのできるＧＰＳ受信器１０００の別の実施形態のブロック図である。このＧＰＳ受信器１０００は、標準解像度モード又は高解像度モードのいずれかで動作する畳み込みプロセッサ１００９を有する。更に、標準解像度モードにおけるデジタル信号サンプルは、Ｃ／Ａコードチップの１／２だけ離間される（即ちＰ＝２）。高解像度モードにおけるデジタル信号サンプルは、Ｃ／Ａコードチップの１／５だけ離間される（即ちＰ＝５）。従って、コードＮＣＯ１００８及びデシメーション回路１００７は、複数のサンプリングレートで動作する。当業者であれば、サンプリング間隔の他の値を容易に案出できるであろうし、又、本発明が３つ以上の解像度モードで動作し得ることが理解されよう。
【００６１】
図１０の実施形態は、図１に示したものと同様の要素を有する。図１と同じ参照番号を有する要素は、図１を参照して述べたように動作する。デシメーション回路１００７、コードＮＣＯ１００８、畳み込みプロセッサ１００９及びモード選択プロセッサ１００２のような要素は、複数の解像度モードの使用を容易にするために以下に述べるように動作する。図１０は、更に、モード選択プロセッサ１００２を含む。このモード選択プロセッサ１００２は、受信信号を処理して、処理チャンネル１００４が高解像度モードで動作すべきか標準解像度モードで動作すべきか決定する。
【００６２】
図１に示す実施形態の場合と同様に、図２は、図１０の要素により発生された波形を示す。図２に示す波形は標準モードの動作を示すが、高解像度モードにおける動作も、同様の特性の波形を発生する。より詳細には、高解像度においてＰ＝５の場合には、全畳み込みにおける全ポイント数が、２０４６ではなく、５１１５となる。しかしながら、以下で詳細に述べるように、畳み込みの一部分だけが高解像度モードで発生される。
【００６３】
標準解像度（Ｐ＝２）では、最小２乗推定が、図３の三角形の底の巾３０３で示すように、相関の巾にわたって４ポイントしか使用しないことに注意されたい。ノイズが存在するときには、これは、曲線適合プロセスの精度を制限する。更に、多くの場合には、三角形の中心（即ち最大相関ポイント）が、観察された相関値と相関値との間の存在することになる。この状態において、観察された相関、ひいては、観察された信号対雑音比は、三角形の頂点が観察されたポイントに接近する場合より著しく低い。高解像度モードは、最小２乗推定プロセスに多数の微細離間ポイントを含ませることにより、精度及び信号対雑音比を改善する。
【００６４】
より詳細には、図１１は、図２に示すものと同じ相関が高解像度モードで処理されるときの累積大きさ波形を詳細に示す。このグラフ１１００は、高解像度モードで処理される信号の時間遅延に対応するピーク２１２３の付近における畳み込みの大きさを示す。コードチップ軸２１０上のポイントは、Ｃ／Ａコードチップの長さをＰで除算したものに等しい間隔で離間され、ここで、Ｐは、信号サンプリングレートと、ｆ０即ちＣ／Ａコードチップレートとの比である。高解像度の例では、Ｐ＝５であり、従って、ポイントは、１／５チップ間隔、即ち約２００ｎｓ離間される。（この時間間隔は、約６０メーターのレンジ差に対応する。）高精度の擬似レンジ測定を行なうために、畳み込みの出力は、通常、ＣＰＵ１１４において更に処理される。
【００６５】
標準解像度の処理と同様に、畳み込みにより与えられる離散的相関値を使用して真の時間遅延を推定するのに使用できる補間技術は多数ある。一実施形態では、最小２乗推定技術を使用して、ノイズ性のデータに最良に適合する信号のパラメータが識別される。相関応答は、立ち上がった三角形１１０２の形状をとる。三角形１１０２の巾１１０３は、厳密に、２Ｃ／Ａコードチップであり、これは、１１個のサンプルポイントに対応する（Ｐ＝５の場合）。三角形１１０２の底の高さ１１０４は、信号に対応しない時間遅延に対する畳み込みにおけるノイズの大きさである。このノイズの大きさは、データから推定することもできるし、或いは増幅器のノイズ指数、ケーブル及びフィルタロス、並びにシステム温度のような設計パラメータに基づいて予め計算することもできる。三角形１１０２の頂点１１０５及び中心１１０６は、信号の大きさ及び時間遅延に対応して未知である。最小２乗方法を使用して、これらの２つのパラメータを推定し、ノイズ性のデータポイントを、特定の頂点及び中心をもつ三角形に適合させることができる。
【００６６】
標準解像度モードに勝る高解像度モードの１つの利点は、持ち上がった三角形相関応答が２倍以上のポイントにおいてサンプリングされることである。当業者に明らかなように、適合プロセスの精度は、推定に使用される値の数に依存する。更に、三角形の頂点と三角形の底との比は、高解像度モードにおいて増加される。これは、一部の理由として相関ポイントが最大相関のポイントの近くに得られるために、信号対雑音比の改善を指示する。従って、高解像度モードを使用して、標準モードでは適切に見分けられない相関ピークを確実に識別し且つ測定することができる。これは、ＧＰＳ衛星から屋内で受信される信号のような低エネルギー信号を処理するときに非常に効果がある。
【００６７】
図１２を参照して更に説明すると、パラメータＰ、Ｋ及びＭの値を動的に変化させて希望の解像度を得ることにより、２つの動作モードが達成される。一実施形態において、Ｐ＝２（即ちＣ／Ａコードチップ当たり２つのサンプル）が標準モードであり、そしてＰ＝５（即ちＣ／Ａコードチップ当たり５つのサンプル）が高解像度モードである。完了した相関ポイントは、１／Ｐチップだけ離間され、従って、Ｐの値が大きいほど、解像度が微細になる。上述したように、Ｋは、設計パラメータとして選択され、１０２３の因数である。簡単化のため、これ以降の説明は、Ｐ＝２及びＫ＝３３が標準モードで、Ｐ＝５及びＫ＝１１が高解像度モードである１つの特定の実施形態に焦点を合わせる。
【００６８】
図１２は、多数の解像度モードの本発明の動作に適した畳み込みプロセッサ１００９の別の実施形態のブロック図である。簡単化のために、Ｉ処理チャンネルしか示されていないが、Ｑチャンネルも同じ処理要素を含むことが明らかである。ここに示す実施形態では、畳み込みプロセッサ１００９は、シフトレジスタ１２０１と、ベクトル乗算回路１２０２と、加算器１２０３と、コードエクステンダー１２０９と、コードルックアップテーブル１２０８とを備えている。コードエクステンダー１２０９は、更に、標準コードエクステンダー１２０４及び高解像度コードエクステンダー１２０５を備えている。デシメーション回路１００７からのＩ信号は、シフトレジスタ１２０１へ結合される。シフトレジスタ１２０１は、ＰｘＫの値が標準及び高解像度モードに関して変化するので、可変長さのものである。より詳細には、シフトレジスタ１２０１は、標準モードでは６６個のサンプルを、高解像度モードでは５５個のサンプルを保持しなければならない。従って、シフトレジスタ１２０１は、両方の長さをサポートするために６６個の素子を含む。高解像度モードでは、最後の１１素子がディスエイブルされる。
【００６９】
信号は、標準モード又は高解像度モードのいずれかに対してコードＮＣＯ１００８によりタイミング合わせされてＰｆ０のレートでシフトレジスタ１２０１を通して進む。信号は、一連の部分相関演算を行えるように、多数のクロックサイクル中に位置保持される。より詳細には、全部でＭ個の部分相関が実行され、但し、Ｍ＝１０２３／Ｋである。ここに示す例では、標準モードにおいて、Ｍ＝３１であり、高解像度モードにおいて、Ｍ＝９３である。各部分相関は、シフトレジスタ１２０１の内容と、ＰｘＫ個のコードサンプルを含むコードのセグメントとの間で行われる高速ベクトル乗算及び加算演算より成る。この演算は、乗算器１２１０及び加算器１２１２を含むベクトル乗算器１２０２を経て実行される。シフトレジスタ１２０１と同様に、ベクトル乗算器１２０２は、標準及び高解像度の両動作モードをサポートするために可変長さである。
【００７０】
相関演算は、シフトレジスタ１２０１におけるＰｘＫ個の信号サンプルの各々にＰｘＫ個のコードサンプル（コードエクステンダー１２０９でコードサンプルを拡張することにより形成された）を乗算し、その結果を加算器１２１２で加算することより成る。上述したように、数学的には、この演算は、内積と称される。ベクトル乗算及び加算の結果は、図４を参照して上述したのと同様に、加算器１２０３により累算されると共に、畳み込み結果処理回路４００により処理される。
【００７１】
コードルックアップテーブル１２０８は、各部分相関に対して基準コードサンプルを発生すると共に、標準及び高解像度の両モードに対してコードセグメントを供給するように構成される。第１に、コードは、１・オブ・３２コードから選択されねばならない。この選択は、畳み込みプロセスを通して一定であり、処理チャンネルが特定の衛星信号に対して相関するように構成されたときに確立される。第２のインデックスは、１とＭとの間のセグメントインデックスである。ここに示す例では、セグメント当りのサンプルの数は、標準モードで３３であり、高解像度モードで１１である。両モードをサポートするために、コードルックアップテーブル１２０８は、１１チップの９３個のセグメント１２０７を含む。９３個のセグメント１２０７は、更に、各々３１セグメントの３つのブロック１２０６ａ−ｃに編成される。各グループ１２０６ａ−ｃ（１１チップセグメント）の出力は、コードエクステンダー１２０９に結合される。
【００７２】
標準モードでは、各グループ１２０６ａ−ｃの出力セグメントが合成されて、３３チップを有するワイドセグメントを形成する。より詳細には、セグメントの選択は、１と３１との間で行われる。セグメントの選択及びコードの選択を使用して、グループ１２０６ａ−ｃから１１サンプルの３個のセグメント１２０７をマルチプレクスする。セグメント１２０７が連結されて、３３サンプルのワイドセグメントを形成し、これは、標準コードエクステンダー１２０４への入力となる。高解像度モードでは、セグメントの選択が１から９３までである。グループ１２０６ａ−ｃからセグメント１２０７の１つだけが選択される。次いで、１１サンプルセグメント１２０７が高解像度コードエクステンダー１２０５に結合される。
【００７３】
標準モードでは、標準コードエクステンダー１２０４がアクティブであり、これは、３３サンプルのワイドコードセグメントを６６サンプルへ拡張する。高解像度モードでは、高解像度コードエクステンダー１２０５がアクティブであり、これは、１１サンプルのコードセグメントを５５サンプルへ拡張する。コードエクステンダー１２０９は、標準コードエクステンダー１２０４及び高解像度コードエクステンダー１２０５を含むものとして示されているが、当業者であれば、それらを単一のコードエクステンダー１２０９へ機能的に結合できることが理解されよう。
【００７４】
クロックレートは、標準モードと高解像度モードとの間で変化する。例えば、標準モードでは、図４を参照して述べたように、Ｐ、Ｋ及びＭが各々２、３３及び３１で、ＲＡＭサイクル当たり２つのクロックサイクルが必要である場合に、約１２７ＭＨｚのクロックレートが全畳み込みのリアルタイムの実行をサポートする。ここに示す実施形態では、高解像度モードのパラメータＰ、Ｋ及びＭが、各々、５、１１及び９３である。従って、全畳み込みを発生するためのクロックレートは、次のようになる。
【数３】
2005535880.tif 000004
【００７５】
近代的な集積回路ロジックでこのレートを得ることは困難であり、且つＲＡＭのサイズが２０４６個のサンプルから５１１５個のサンプルへ増大するので、高解像度モードで動作するときには、畳み込みプロセッサ１０９のコスト及び複雑さを低減するために、全畳み込みより少ないものを発生することが望まれる。
【００７６】
それ故、一実施形態では、高解像度モードにおいて、入力信号の各シフトに対して実行される部分相関の数を減少することにより、全畳み込みより少ないものが計算される。図１３を参照して以下に説明するように、部分相関は、全畳み込み内の特定の当該領域に対して相関のポイントが発生されるように選択される。この別の実施形態では、必要とされるクロックレートは、次の通りである。
ｆｃｌｋ’＝５×Ｌ×２×ｆ０
但し、Ｌは、Ｍより小さい数字で、入力サイクルシフト当りの部分相関の数を表わす。従って、発生される相関ポイントの合計数は、ＰｘＫｘＬである。例えば、一実施形態において、Ｌ＝１２及びＰｘＫｘＬ＝６６０、又はＣ／Ａコードエポックの約１／８である。この例では、必要とされるクロックレートは、次の通りである。
【数４】
2005535880.tif 000005
この値は、標準モードにおけるクロックレートに釣合ったものである。
【００７７】
全畳み込みのサブセットしか発生されないので、信号ピークを含む当該部分を選択することが必要である。図１３は、多数の相関解像度を計算するための本発明の動作方法１３００のフローチャートである。この方法１３００は、ステップ１３０２で始まる。ステップ１３０４において、高解像度モードの直接的な使用を可能にする充分な外部支援情報が存在するかどうか決定するためのチェックがなされる。この支援情報は、当該衛星に対する推定擬似レンジと、ローカルクロックバイアスの推定とを含む多数の形態をとり得る。この支援情報が充分に正確である場合には、この方法がステップ１３１０において高解像度モードへと移行する。しかしながら、ローカルクロックバイアスは、しばしば未知である。例えば、推定擬似レンジは、記憶された天体暦及び最後の既知の受信器位置から得られるが、受信器が正確な計時を維持しないか又は外部同期されない限り、ローカルクロックバイアスは未知である。充分な外部支援情報がない場合には、ステップ１３０６において擬似レンジ測定が標準モードでなされる。ステップ１３０６では、標準解像度を使用して全畳み込みが得られる。１つ以上の測定が標準モードでなされた後に、ステップ１３０８において、ローカルクロックバイアスが推定される。このステップは、タイムタグエラーの推定を任意に含む。方法１３００は、次いで、ステップ１３１０において高解像度モードへと移行する。この点において、信号遅延を複数のウインドウに結び付けて、標準解像度における相関ピークを一括し、これは、ステップ１３１２において計算される。レンジウインドウが計算された後に、方法１３００は、ステップ１３１４において擬似レンジ測定を高解像度モードで行なう（即ち高解像度の相関ピークを使用して）。方法１３００は、ステップ１３１６で終りとなる。
【００７８】
方法１３００は、部分的畳み込みしか計算されないという制約があるにも関わらず、高解像度モードを有益に使用するのを許す。標準モードにおいて少なくとも１つの衛星が検出される限り、高解像度モードを呼び出すことができる。高解像度モードでは、相関処理の感度が向上され、付加的な衛星を検出できるようになる。更に、上述したように、高解像度モードでは全ての測定の精度が改善される。
【００７９】
別の実施形態では、本発明は、信号相関中に受信衛星信号における多経路干渉を軽減する。一般に、図３及び１１に示す持ち上がった三角形相関応答は、受信信号が多経路干渉を含むときに歪まされる。図１４は、図１１と同様であるが、多経路干渉の影響を受けた相関応答を示す。より詳細には、図１４Ａは、直接的な衛星信号が反射した衛星信号（即ち多経路信号）より強い場合の相関応答１４０６の累積大きさを示す。図１４Ｂは、直接的な衛星信号が反射した衛星信号より弱い場合の相関応答１４０８の累積大きさを示す。図１４Ａ及び図１４Ｂにおいて、軸１４０２は、信号強度を表わし、軸１４０４は、サンプル数を表わす。
【００８０】
図１４Ａ及び図１４Ｂに示すように、サンプル軸１４０４上のポイントは、Ｃ／Ａコードチップ長さをＰで除算したものに等しい間隔で離間され、但し、Ｐは、信号サンプリングレートと、ｆ０即ちＣ／Ａコードチップレートとの比である。高解像度の例では、Ｐ＝５であり、従って、ポイントは、１／５チップ間隔、即ち約２００ｎｓ（約６０メーターのレンジ差）で離間される。受信した衛星信号に多経路干渉が存在すると、相関応答に２つ以上のピークが形成される。衛星から直接的な信号が受信されたとき、第１のピーク１４１０は、その直接的な信号から回復されたＰＲＮコードと、発生された複写コードとの間の相関に対応する。第２のピーク１４１２は、衛星信号の反射から回復されたＰＲＮコードと、発生された複写コードとの間の相関に対応する。反射信号は、直接的な信号より時間的に後で到着し、従って、第２の相関ピーク１４１２は、第１の相関ピーク１４１０より時間的に後である。
【００８１】
図１４Ａにおいて、第１の相関ピーク１４１０は、第２の相関ピーク１４１２より大きさが大きい。即ち、直接的な信号の方が反射信号より強い。図１４Ｂは、図１４Ａに類似しているが、第１の相関ピーク１４１０は、第２の相関ピーク１４１２より大きさが小さい。従って、図１４Ｂでは、直接的な信号が反射信号より弱い。
【００８２】
図１４Ａ及び図１４Ｂから明らかなように、データに最良に適合する相関応答は、必ずしも、持ち上がった三角形の形態をとらない。ほとんどの場合、三角形を相関関数１４０６及び１４０８に適合させる試みは、適切な時間遅延に対応しない中心を生じさせる。即ち、三角形の中心が、破線１４１４で指示された真の中心からずらされる。破線１４１４は、直接的な衛星信号の相関ピーク１４１０に対応し、従って、正しい時間遅延を指示する。更に、早い−遅い（Ｅ−Ｌ）相関装置のような従来の追跡相関装置も、第２の相関ピーク１４１２があるために正しい時間遅延に収斂しない。
【００８３】
以下に述べるように、本発明は、歪んだ相関応答の全形状を近似するに充分な数のサンプルを得ることにより多経路干渉の作用を軽減する。相関応答の全形状が与えられると、本発明は、相関応答における第１の最大値を探索して、正しい相関ピークを決定することができる。非常に多数のサンプルを使用することで、本発明は、開ループ推定を使用して、正しい時間遅延及び信号の大きさを決定することができ、しかも、Ｅ−Ｌ相関装置のような閉ループ相関装置の必要性を排除することができる。更に、相関応答の累積された大きさ又は電力に対してアルゴリズムが作用する（その大きさは、電力の平方根である）。これは、従来のコヒレントな相関装置で可能であるよりも相当に低い信号対雑音比での動作を許す。従って、本発明は、都市環境で遭遇し得る多数の多経路信号を伴う弱い信号環境でも正確な相関を許す。
【００８４】
より詳細には、図１５は、デジタル信号相関装置において多経路干渉を軽減するための方法１５００を示すフローチャートである。この方法１５００は、図１４を同時に参照することにより最も良く理解できよう。この方法１５００は、ＣＰＵ１１４（図１）により実行されるソフトウェアとして実施できる。この方法１５００は、ステップ１５０２で開始し、ステップ１５０６へ進み、受信された衛星信号が高解像度モードで処理される。上述したように、高解像度モードは、１／５チップ間隔即ち２００ｎｓのサンプル間隔に対応する。別の実施形態では、１／１０チップ間隔即ち１００ｎｓのサンプル間隔を有する「超」高解像度モードを使用することができる。当業者であれば、高解像度モードの場合にＰに他の値を使用できることが明らかであろう。
【００８５】
或いは又、受信された衛星信号を、第１解像度（例えば、１／２チップ間隔）で処理し、次いで、多経路干渉が生じるエリアに受信器が入ったときに第２のより高い解像度（例えば、１／５チップ間隔）で処理することができる。このような多経路干渉は、ステップ１５０６の高解像度処理の前に、任意のステップ１５０４で検出することができる。多経路干渉が検出されない場合には、標準的なピーク測定プロセスを、図３を参照して上述したように、使用することができる。多経路干渉が検出された場合には、この方法は、ステップ１５０６へ進む。
【００８６】
一実施形態では、ＣＰＵ１１４は、相関応答の上昇縁１４１６の傾斜及び相関応答の下降縁１４１８の傾斜を測定することにより、相関応答が多経路信号の影響を受けていることを検出できる。これら傾斜の角度が実質的に対称的でない場合には、相関応答が多経路信号により影響されている。異なる振幅及び遅延の多経路信号は、上昇する傾斜より著しくゆっくり（又は反射経路が逆位相の場合には著しく速く）下降する傾斜を生じさせる。
【００８７】
別の実施形態では、ＣＰＵ１１４は、相関応答の巾を測定することにより相関応答が多経路信号の影響を受けていることを検出できる。即ち、ＣＰＵ１１４は、上昇する縁１４１６と平均ノイズレベル１４２０の交点と、下降する縁１４１８と平均ノイズレベル１４２０の交点との間の距離を測定することができる。この距離が２つのＣ／Ａチップより大きいか又は著しく狭い場合には、相関応答がおそらく多経路信号の影響を受けている。平均ノイズレベルは、相関応答の処理の一部分として計算することもできるし、或いは事前に推定することもできる（例えば、平均量のような設定に基づいて推定することができる）。
【００８８】
更に別の実施形態では、高解像度を与えるように相関のタイミングを食い違わせた状態で複数の処理チャンネル１０４が単一の衛星信号と共に使用される。いずれにせよ、ステップ１５０６の処理の出力は、高解像度モードで発生された相関応答である。
【００８９】
ステップ１５０８において、相関応答の大きさを表わす値が形成される。ステップ１５１０において、ＣＰＵ１１４は、相関応答における最も早いピークを正しいピークとして選択する。この方法１５００は、ステップ１５１２で終了となる。
【００９０】
一実施形態では、ＣＰＵ１１４は、相関関数に対する最大値を決定することにより最も早いピークを選択する。ここで使用する「最大値」という語は、相関関数における局所的及び絶対的最大ポイントを意味する。高解像度モード（例えば、Ｐ＝５）では、相関関数がその全体的形状を近似するに充分なサンプルを含む。相関応答の全体的形状が与えられると、ＣＰＵ１１４は、直接信号から生じる相関ピークと、反射信号から生じる相関ピークとの間を区別することができる。一実施形態では、ＣＰＵ１１４は、微分分析を使用して相関応答の最大値を決定する。より詳細には、ＣＰＵ１１４は、相関応答の第１及び第２導関数を計算し、既知のやり方で最大値を求める。例えば、図１４Ａ及び１４Ｂに示す相関応答を参照すれば、ポイント１４１０及び１４１２がその最大値である。ＣＰＵ１１４は、相関応答の計算された最大値を分析し、どの最大値が時間的に最も早いか決定する。上述したように、最も早いピークは、直接的な衛星信号に対応する相関ピークである。従って、相関応答における計算された最も早い最大ポイントは、直接的な衛星信号に対応する相関ピークであり、従って、正しい相関ピークである。正しい相関ピークが与えられると、ＣＰＵ１１４は、正しい時間遅延及び大きさを決定する。
【００９１】
別の実施形態では、ＣＰＵ１１４は、次のアルゴリズムを使用して、相関応答における最も早いピークを選択することができる。次のアルゴリズムは、その相関応答の巾が、標準相関応答より、直接ピーク遅延及び反射ピーク遅延に等しい量だけ大きいことを考慮に入れる。
【００９２】
１つのアルゴリズムでは、ＣＰＵ１１４は、相関応答における「くぼみ」を探すことにより多数のピークを検出することができる（即ち、電力が最大電力まで連続的に増加しないサンプル）。各くぼみは、局所的又は絶対的最小値を表わし、相関応答における多数のピークを指示する。第１のくぼみの前に生じる最大値（即ち最も早い最大値）は、相関応答における正しいピークであり、従って、遅延の正しい測定値となる。
【００９３】
別のアルゴリズムでは、ＣＰＵ１１４は、上昇縁１４１６における相関応答の傾斜を決定することができる。真の相関ピークは、その傾斜と相関ベクトルの平均ノイズレベル１４２０との交点から１チップ離れている。これは、反射ピークに接近しているためか又は多数の反射ピークが存在するために前記アルゴリズムで多数のピークを検出できない状況において、正しい遅延の選択を許す。
【００９４】
以上、本発明の好ましい実施形態を説明したが、本発明の基本的な範囲から逸脱せずに本発明の他の及び更に別の実施形態を案出することもでき、従って、本発明の範囲は、特許請求の範囲により限定されるものとする。
【図面の簡単な説明】
【００９５】
【図１】本発明によるＧＰＳ受信器のブロック図である。
【図２】図１の本発明により形成された波形の一例を示す図である。
【図３】図２の累積された大きさの波形を詳細に示す図である。
【図４】畳み込みプロセッサ及び畳み込み結果処理回路の一実施形態を示す詳細ブロック図である。
【図５】図１の本発明の動作方法を示すフローチャートである。
【図６】全畳み込みを慣習的なやり方で計算する簡単な例を示す説明図である。
【図７】図６の全畳み込みを、本発明によりいかに実行するか示す説明図である。
【図８】図１の本発明に使用するのに適したコードルックアップ装置の一実施形態を示す図である。
【図９】図１の本発明の別の実施形態に使用するのに適した二次元コードシフトレジスタの実施形態を示す図である。
【図１０】本発明の別の実施形態によるＧＰＳ受信器のブロック図である。
【図１１】累積された大きさ波形を高解像度モードで詳細に示す図である。
【図１２】図１０の本発明に使用するのに適したコードルックアップ装置の一実施形態を示す図である。
【図１３】図１０の本発明の動作方法を示すフローチャートである。
【図１４Ａ】多経路信号の影響を受ける相関応答を詳細に示す図である。
【図１４Ｂ】多経路信号の影響を受ける相関応答を詳細に示す図である。
【図１５】デジタル信号相関装置において多経路干渉を軽減する方法を示すフローチャートである。
【図１】
2005535880.tif 000006
【図２】
2005535880.tif 000007
【図３】
2005535880.tif 000008
【図４】
2005535880.tif 000009
【図５】
2005535880.tif 000010
【図６】
2005535880.tif 000011
【図７】
2005535880.tif 000012
【図８】
2005535880.tif 000013
【図９】
2005535880.tif 000014
【図１０】
2005535880.tif 000015
【図１１】
2005535880.tif 000016
【図１２】
2005535880.tif 000017
【図１３】
2005535880.tif 000018
【図１４Ａ】
2005535880.tif 000019
【図１４Ｂ】
2005535880.tif 000020
【図１５】
2005535880.tif 000021
【国際調査報告】
2005535880.tif 000022
2005535880.tif 000023
2005535880.tif 000024
2005535880.tif 000025