(57)【要約】  第１の回路と第２の回路を分離するための集積信号アイソレータが提供される。アイソレータの第１、第２、第３および第４の磁気抵抗素子がまとめて結合され、ホイートストンブリッジを形成している。第１、第２、第３および第４の磁気抵抗素子は、ホイートストンブリッジが任意の方向を有する一様な外部磁界の影響を受けないように配列されている。ホイートストンブリッジが第１の回路からの信号と釣り合う出力を第２の回路に提供するよう、入力ストラップによって、第１の回路からの信号に応答して、第１、第２、第３および第４の磁気抵抗素子を横切って磁界が生成される。
2005515667.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の端部を有する集積信号アイソレータであって、
第１および第２のアイソレータ入力端子と、
第１および第２のアイソレータ出力端子と、
第１および第２の電源端子と、
第１および第２の磁気抵抗素子が前記第１のアイソレータ出力端子に結合され、第２および第３の磁気抵抗素子が前記第１の電源端子に結合され、第３および第４の磁気抵抗素子が前記第２のアイソレータ出力端子に結合され、第１および第４の磁気抵抗素子が前記第２の電源端子に結合された、第１、第２、第３および第４の磁気抵抗素子と、
前記第１のアイソレータ入力端子と前記第２のアイソレータ入力端子の間に結合された少なくとも１つのターンを有する入力ストラップと、を備え、
前記第１、第２、第３および第４の磁気抵抗素子の２つの磁気抵抗素子の上に一方向に磁界が生成され、かつ、他の２つの磁気抵抗素子の上に逆方向に磁界が生成され、さらに、前記第１のアイソレータ入力端子と第２のアイソレータ入力端子の間に入力電流が流れると、前記第１の磁気抵抗素子の抵抗が前記第３の磁気抵抗素子の抵抗を追跡し、かつ、前記第２の磁気抵抗素子の抵抗が前記第４の磁気抵抗素子の抵抗を追跡するように前記入力ストラップは配置されている、
集積信号アイソレータ。
【請求項２】
前記入力ストラップの前記少なくとも１つのターンは、前記第１、第２、第３および第４の磁気抵抗素子に対して、前記第１のアイソレータ入力端子と第２のアイソレータ入力端子の間に入力電流が流れると、セット／リセット方向および前記第１、第２、第３および第４の磁気抵抗素子のうちの２つの磁気抵抗素子を横切って第１の磁界が生成され、かつ、前記第１、第２、第３および第４の磁気抵抗素子の他の２つの磁気抵抗素子を横切って第２の磁界が生成され、前記第１および第２の磁界の方向が実質的に逆方向になるように配置され、それにより前記入力電流と釣り合う出力が前記第１および第２のアイソレータ出力端子に跨って生成される、請求項１に記載の集積信号アイソレータ。
【請求項３】
前記入力ストラップは複数のターンを含む、請求項１に記載の集積信号アイソレータ。
【請求項４】
前記第１、第２、第３および第４の磁気抵抗素子の各々は、端と端をつないで結合された複数の細長い磁気抵抗部分を有する蛇行構造を備え、４つの磁気抵抗素子のうちの２つの磁気抵抗素子の前記細長い部分が、前記入力ストラップの前記ターンの各々の第１の細長い部分の近傍に平行に配置され、他の２つの磁気抵抗素子の前記細長い部分が、前記入力ストラップの前記ターンの各々の第２の細長い部分の近傍に平行に配置され、前記入力ストラップの前記ターンの前記第１の細長い部分と前記入力ストラップの前記ターンの前記第２の細長い部分が平行である、請求項３に記載の集積信号アイソレータ。
【請求項５】
前記第１、第２、第３および第４の磁気抵抗素子の各々が、端と端をつないで結合された複数の細長い磁気抵抗部分を有する蛇行構造を備え、前記第１および第２の磁気抵抗素子の前記細長い部分が、前記入力ストラップの前記ターンの各々の第１の細長い部分の近傍に平行に配置され、前記第３および第４の磁気抵抗素子の前記細長い部分が、前記入力ストラップの前記ターンの各々の第２の細長い部分の近傍に平行に配置され、前記入力ストラップの前記ターンの前記第１の細長い部分と前記入力ストラップの前記ターンの前記第２の細長い部分が平行である、請求項３に記載の集積信号アイソレータ。
【請求項６】
前記第１、第２、第３および第４の磁気抵抗素子が第１の層に存在し、前記入力ストラップが第２の層に存在し、前記第１および第２の層が個別の層である、請求項１に記載の集積信号アイソレータ。
【請求項７】
前記入力ストラップと前記第１、第２、第３および第４の磁気抵抗素子の間にさらに誘電体を含む、請求項６に記載の集積信号アイソレータ。
【請求項８】
前記誘電体は第１の誘電体であり、前記集積信号アイソレータは、前記入力ストラップを覆う第２の誘電体をさらに備え、前記第１、第２、第３および第４の磁気抵抗素子が基板上と前記第１の誘電体の下に形成されている、請求項７に記載の集積信号アイソレータ。
【請求項９】
複数の時計方向のターンおよび複数の反時計方向のターンを有するセット−リセットコイルをさらに備え、前記セット−リセットコイルの時計方向のターンの各々が、前記第１および第４の磁気抵抗素子の両端間を走る部分を有し、前記セット−リセットコイルの反時計方向のターンの各々が、前記第２および第３の磁気抵抗素子の両端間を走る部分を有し、前記時計方向および反時計方向のターンが、前記セット−リセットコイルに供給される電流が前記時計方向および反時計方向のターンの各々の前記部分を同じ方向に流れるように配列されている、請求項１に記載の集積信号アイソレータ。
【請求項１０】
複数のターンを有するセット−リセットコイルをさらに備え、前記複数のターンが、前記第１、第２、第３および第４の磁気抵抗素子に対して、前記セット−リセットコイルが前記第１、第２、第３および第４の磁気抵抗素子を横切って同じ方向の磁界を生成するように配置されている、請求項１に記載の集積信号アイソレータ。
【請求項１１】
第１および第２の磁気抵抗素子が第１のアイソレータ出力端子に結合され、第２および第３の磁気抵抗素子が第１の電源端子に結合され、第３および第４の磁気抵抗素子が第２のアイソレータ出力端子に結合され、第１および第４の磁気抵抗素子が第２の電源端子に結合されている、前記第１、第２、第３および第４の磁気抵抗素子と、
第１のアイソレータ入力端子と第２のアイソレータ入力端子の間に結合された少なくとも１つのターンを有する入力ストラップと、を備え、
前記少なくとも１つのターンが、２つの前記磁気抵抗素子に沿って走っている第１の部分と、他の２つの前記磁気抵抗素子に沿って走っている第２の部分とを有し、
前記入力ストラップに供給された電流が、第１の端部と第２の端部の間を第１の方向に前記第１の部分を通って流れ、かつ、前記第１の端部と第２の端部の間を第２の方向に前記第２の部分を通って流れるように、前記少なくとも１つのターンが配列され、前記第１および第２の方向が互いに実質的に逆方向である、
第１および第２の端部を有する集積信号アイソレータ。
【請求項１２】
前記入力ストラップは複数のターンを含む、請求項１１に記載の集積信号アイソレータ。
【請求項１３】
前記第１、第２、第３および第４の磁気抵抗素子は第１の層に存在し、前記入力ストラップが第２の層に存在し、前記第１および第２の層が個別の層である、請求項１１に記載の集積信号アイソレータ。
【請求項１４】
前記入力ストラップと前記第１、第２、第３および第４の磁気抵抗素子の間にさらに誘電体を含む、請求項１１に記載の集積信号アイソレータ。
【請求項１５】
前記誘電体は第１の誘電体であり、前記集積信号アイソレータは、前記入力ストラップを覆う第２の誘電体をさらに備え、前記第１、第２、第３および第４の磁気抵抗素子は基板上と前記入力ストラップの下に形成されている、請求項１４に記載の集積信号アイソレータ。
【請求項１６】
複数の時計方向のターンおよび複数の反時計方向のターンを有するセット−リセットコイルをさらに備え、前記セット−リセットコイルの時計方向のターンの各々が、前記第１および第４の磁気抵抗素子に横切って走る部分を有し、前記セット−リセットコイルの反時計方向のターンの各々が、前記第２および第３の磁気抵抗素子を横切って走る部分を有し、前記時計方向および反時計方向のターンが、前記セット−リセットコイルに供給される電流が前記時計方向および反時計方向のターンの各々の前記部分を同じ方向に流れるように配列されている、請求項１１に記載の集積信号アイソレータ。
【請求項１７】
複数のターンを有するセット−リセットコイルをさらに備え、前記複数のターンが、前記第１、第２、第３および第４の磁気抵抗素子に対して、前記セット−リセットコイルが前記第１、第２、第３および第４の磁気抵抗素子を横切って同じ方向の磁界を生成するように配置されている、請求項１１に記載の集積信号アイソレータ。
【請求項１８】
第１の回路からのアイソレータ入力信号に応答して、少なくとも１つの磁気反応素子を横切って第１の磁界を生成するステップと、
前記第１の回路からの前記アイソレータ入力信号に応答し、少なくとももう１つの磁気反応素子を横切って、前記第１の磁界の方向とは実質的に逆方向の第２の磁界を生成するステップと、
前記第２の回路にアイソレータ出力信号を供給するステップと、を備え、
前記アイソレータ出力信号は少なくとも２つの磁気反応素子を横切って導き出され、そして前記アイソレータ出力信号は前記第１および第２の磁界を生成する前記アイソレータ入力信号に応答し、かつ外部磁界には応答しないように、前記第１および第２の磁界が生成される、
第１の回路と第２の回路を分離する方法。
【請求項１９】
前記第１の磁界は第１および第２の磁気反応素子を横切って生成され、前記第２の磁界は第３および第４の磁気反応素子を横切って生成され、前記第１および第２の磁気反応素子が第１のアイソレータ出力端子に結合され、前記第２および第３の磁気反応素子が第１の電源端子に結合され、前記第３および第４の磁気反応素子が第２のアイソレータ出力端子に結合され、前記第１および第４の磁気反応素子が第２の電源端子に結合されている、請求項１８に記載の方法。
【請求項２０】
前記第１の磁界は第１および第３の磁気反応抵抗を横切って生成され、前記第２の磁界は第２および第４の磁気反応抵抗を横切って生成され、第１および第２の磁気反応素子が第１のアイソレータ出力端子に結合され、第２および第３の磁気反応素子が第１の電源端子に結合され、第３および第４の磁気反応素子が第２のアイソレータ出力端子に結合され、前記第１および第４の磁気反応素子が第２の電源端子に結合されている、請求項１８に記載の方法。
【請求項２１】
前記第１の磁界は第１および第４の磁気反応抵抗を横切って生成され、前記第２の磁界が第２および第３の磁気反応抵抗を横切って生成され、第１および第２の磁気反応素子が第１のアイソレータ出力端子に結合され、第２および第３の磁気反応素子が第１の電源端子に結合され、第３および第４の磁気反応素子が第２のアイソレータ出力端子に結合され、前記第１および第４の磁気反応素子が第２の電源端子に結合されている、請求項１８に記載の方法。
【請求項２２】
前記少なくとも２つの磁気反応素子の磁気モーメントを同じ方向に設定するステップをさらに含む、請求項１８に記載の方法。
【請求項２３】
前記磁気モーメントの方向が前記第１および第２の磁界に対して実質的に直角をなす、請求項２２に記載の方法。
【請求項２４】
前記磁気モーメントを設定する前記ステップは瞬間的である、請求項２３に記載の方法。
【請求項２５】
前記磁気モーメントを設定する前記ステップは、前記第１および第２の磁界の生成に先立って前記磁気モーメントを設定するステップを含む、請求項２４に記載の方法。
【請求項２６】
第１および第２の磁気抵抗素子が実質的に第１の軸に沿って整列し、かつ、第３および第４の磁気抵抗素子が実質的に第２の軸に沿って整列し、さらに、前記第１の軸が前記第２の軸からオフセットし、かつ、前記第２の軸と平行になるように、集積構造の第１の層に前記第１、第２、第３および第４の磁気抵抗素子を形成するステップと、
前記第１および第２の磁気抵抗素子を第１のアイソレータ出力端子に結合するステップと、
前記第２および第３の磁気抵抗素子を第１の電源端子に結合するステップと、
前記第３および第４の磁気抵抗素子を第２のアイソレータ出力端子に結合するステップと、
前記第１および第４の磁気抵抗素子を第２の電源端子に結合するステップと、
入力を受け取ると、前記第１、第２、第３および第４の磁気抵抗素子のうちの２つの磁気抵抗素子を横切って磁界を生成し、かつ、前記第１、第２、第３および第４の磁気抵抗素子の他の２つの磁気抵抗素子を横切って対向する磁界を生成するように、前記集積構造の第２の層に入力ストラップを形成するステップと、
第１のアイソレータ入力端子と第２のアイソレータ入力端子の間に前記入力ストラップを結合するステップと、
を含む第１および第２の端部を有する集積信号アイソレータを製造する方法。
【請求項２７】
前記第１、第２、第３および第４の磁気抵抗素子の各々が、対応する蛇行構造を備えている、請求項２６に記載の方法。
【請求項２８】
前記入力ストラップと前記第１、第２、第３および第４の磁気抵抗素子の間に誘電体を形成するステップをさらに含む、請求項２６に記載の方法。
【請求項２９】
前記集積構造の第３の層にセット−リセットコイルを形成するステップをさらに含む、請求項２６に記載の方法。
【請求項３０】
前記第２の層が前記第１の層と第３の層の間に位置する、請求項２９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁気信号アイソレータに関し、より詳細には集積信号アイソレータのための磁界ストラップに関する。
【背景技術】
【０００２】
一般に、信号アイソレータは、比較的より高い電圧回路からより低い電圧回路を分離するために使用されている。例えば、より低い電圧レンジで動作している処理装置から比較的より高い電圧レンジで動作しているセンサ群を分離することが望ましい場合がしばしばである。
【０００３】
変圧器および光システムが信号アイソレータとして使用されている。集積回路と結合している他の電子コンポーネントと比較すると、変圧器は一般的にどちらかと言えば大きいデバイスであり、したがって変圧器は、変圧器と共に使用する集積回路の外部に設けられている。
【０００４】
光分離は、通常、発光ダイオードなどの発光デバイスが放出する信号を、処理中の信号に従って変調することによって達成されている。このようなシステムに使用される発光デバイスは、発光デバイスが放出する放射が検出器を照射するように配置され、検出器の出力が処理回路に引き渡される。複数の光アイソレータを使用しているシステムの場合、複雑なアセンブリを使用することなく、１つの発光デバイスが放出する放射による、設置されている他の検出器への照射を防止することは困難である。したがって、通常、単一のパッケージにはこのような検出器が１つだけ使用され、したがって光分離デバイスが１つだけ使用されている。光分離は、電子コンポーネントとは統合されていない。
【０００５】
集積回路に磁気信号アイソレータを統合することは知られている。通常、磁気信号アイソレータには、磁気センサおよびストラップが必要である。磁気センサは、１つまたは複数の磁気抵抗素子で構成することができ、また、ストラップは、１つまたは複数のストラップで構成することができる。ストラップは、磁気アイソレータの入力部に結合され、入力信号に応答して磁界を生成する。磁器センサは、この磁界をセンスし、磁界を関数とした出力信号を生成する。したがって、ストラップは、第１の電圧レベルで動作する第１の回路から入力信号を受け取り、また、磁気センサは、磁界に応答して、第２の電圧レベルで動作する第２の回路で出力信号を生成している。第２の電圧レベルは、第１の電圧レベルより低くすることも、あるいは高くすることもできる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
残念なことには、知られている磁気信号アイソレータの磁気センサは、ストラップが生成する磁界ばかりでなく、外部の磁界もセンスしている。そのため、これらの外部磁界が磁気センサの出力信号に誤差をもたらしている。本発明は、実質的に外部磁界の影響を受けないストラップおよび磁気センサ構造を対象としている。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、集積信号アイソレータは、第１および第２の端部を有し、かつ、第１および第２のアイソレータ入力端子と、第１および第２のアイソレータ出力端子と、第１および第２の電源端子と、第１、第２、第３および第４の磁気抵抗素子と、入力ストラップとを備えている。第１および第２の磁気抵抗素子は、第１のアイソレータ出力端子に結合され、第２および第３の磁気抵抗素子は、第１の電源端子に結合されている。また、第３および第４の磁気抵抗素子は、第２のアイソレータ出力端子に結合され、第１および第４の磁気抵抗素子は、第２の電源端子に結合されている。入力ストラップは、第１のアイソレータ入力端子と第２のアイソレータ入力端子の間に結合された少なくとも１つのターンを有している。入力ストラップは、第１、第２、第３および第４の磁気抵抗素子に対して、４つのうちの２つの磁気抵抗素子を横切って一方の方向に磁界が生成され、かつ、他の２つの磁気抵抗素子を横切って逆方向に磁界が生成され、さらに、第１のアイソレータ入力端子と第２のアイソレータ入力端子の間に入力電流が流れると、第１の磁気抵抗素子の抵抗が第３の磁気抵抗素子の抵抗を追跡し、かつ、第２の磁気抵抗素子の抵抗が第４の磁気抵抗素子の抵抗を追跡するように配置されている。
【０００８】
本発明の他の態様によれば、集積信号アイソレータは、第１および第２の端部を有し、かつ、第１、第２、第３および第４の磁気抵抗素子と、入力ストラップとを備えている。第１および第２の磁気抵抗素子は、第１のアイソレータ出力端子に結合され、第２および第３の磁気抵抗素子は、第１の電源端子に結合されている。また、第３および第４の磁気抵抗素子は、第２のアイソレータ出力端子に結合され、第１および第４の磁気抵抗素子は、第２の電源端子に結合されている。第１、第２、第３および第４の磁気抵抗素子の各々は、第１の端部と第２の端部の間を延びた長い寸法を有している。入力ストラップは、第１のアイソレータ入力端子と第２のアイソレータ入力端子の間に結合された少なくとも１つのターンを有している。この少なくとも１つのターンは、４つのうちの２つの磁気抵抗素子に沿って走っている第１の部分と、他の２つの磁気抵抗素子に沿って走っている第２の部分とを有している。また、この少なくとも１つのターンは、入力ストラップに供給された電流が、第１の端部と第２の端部の間を第１の方向に第１の部分を通って流れ、かつ、第１の端部と第２の端部の間を第２の方向に第２の部分を通って流れようになされている。第１および第２の方向は、互いに実質的に逆方向である。
【０００９】
本発明のさらに他の態様によれば、第１の回路と第２の回路を分離する方法には、第１の回路からのアイソレータ入力信号に応答して、少なくとも１つの磁気反応素子を横切って第１の磁界を生成するステップと、第１の回路からのアイソレータ入力信号に応答して、少なくとももう１つの磁気反応素子を横切って、第１の磁界の方向とは実質的に逆方向の第２の磁界を生成するステップと、第２の回路にアイソレータ出力信号を供給するステップであって、該アイソレータ出力信号が少なくとも２つの磁気反応素子を横切って引き出され、また、アイソレータ出力信号が第１および第２の磁界を生成するアイソレータ入力信号に応答し、かつ、外部磁界には応答しないように、第１および第２の磁界が生成されるステップが含まれている。
【００１０】
本発明のさらに他の態様によれば、第１および第２の端部を有する集積信号アイソレータを製造する方法には、第１および第２の磁気抵抗素子が実質的に第１の軸に沿って整列し、かつ、第３および第４の磁気抵抗素子が実質的に第２の軸に沿って整列し、さらに、第１の軸が第２の軸からオフセットし、かつ、第２の軸と平行になるように、集積構造の第１の層に第１、第２、第３および第４の磁気抵抗素子を形成するステップと、第１および第２の磁気抵抗素子を第１のアイソレータ出力端子に結合するステップと、第２および第３の磁気抵抗素子を第１の電源端子に結合するステップと、第３および第４の磁気抵抗素子を第２のアイソレータ出力端子に結合するステップと、第１および第４の磁気抵抗素子を第２の電源端子に結合するステップと、入力を受け取ると、第１、第２、第３および第４の磁気抵抗素子のうちの２つの磁気抵抗素子を横切って磁界を生成し、かつ、第１、第２、第３および第４の磁気抵抗素子の他の２つの磁気抵抗素子を横切って対向する磁界を生成するように、集積構造の第２の層に入力ストラップを形成するステップと、第１のアイソレータ入力端子と第２のアイソレータ入力端子の間に入力ストラップを結合するステップが含まれている。
【００１１】
これらおよびその他の特徴および利点については、図面に照らして行う本発明についての詳細な考察から、より明確になるであろう。
【発明を実施するための最良の形態】
【００１２】
図１に示すように、本発明の一実施形態による集積磁気信号アイソレータ１０は、磁気抵抗素子１４、１６、１８および２０を有する磁気センサ１２を備えている。磁気抵抗素子１４、１６、１８および２０の各々は、対応する、パーマロイなどの磁気反応材料の薄膜もしくはＣｏ／Ｃｕ／Ｃｏなどの多層ＧＭＲ膜で構成することができる。磁気抵抗素子１４と２０の間のジャンクション２２は、ブリッジ電圧源に結合され、また、磁気抵抗素子１６と１８の間のジャンクション２４は、接地などのブリッジ電圧源のリファレンスに結合されている。磁気抵抗素子１４と１６の間のジャンクション２６および磁気抵抗素子１８と２０の間のジャンクション２８は、磁気センサ１２の出力を提供している。図１から分かるように、磁気センサ１２は、ホイートストンブリッジとして配列されている。
【００１３】
図２および３に示すように、磁気センサ１２は、入力ストラップ３０およびセット−リセットコイル３２と共に統合され、集積磁気信号アイソレータ１０を形成している。集積磁気信号アイソレータ１０は半導体基板３４を備えており、半導体基板３４を覆って誘電体層３６が形成されている。「バーバーポール」をその頂部に有するパーマロイ薄膜として、あるいはＧＭＲ多層膜として提供することができる磁気抵抗素子１４、１６、１８および２０が誘電体層３６の上に形成され、また、誘電体層３８が磁気抵抗素子１４、１６、１８および２０を覆って形成されている。誘電体層３６および３８の各々は、例えば二酸化ケイ素あるいは窒化ケイ素で構成することができる。
【００１４】
バーバーポールは、磁気抵抗素子を形成している磁気抵抗性材料全体に一定の角度で付着された個別導体である。これらのバーバーポールによって電流が一定の角度で磁気抵抗素子を通って流れる。別法としては、磁気抵抗性材料（パーマロイなど）と導電性材料の交番条片をバーバーポール構成に持たせることも可能である。条片の寸法および導電性材料の寸法および配向を変更し、所望の性能特性の提供を促進することができる。
【００１５】
入力ストラップ３０は、磁気抵抗素子１４、１６、１８および２０を覆っている誘電体層３８の上に提供された少なくとも１つのターンを備えている。この構造により、入力ストラップ３０に入力信号が供給されると、入力信号の極性に応じて、磁気抵抗素子１４および１６に沿って集積磁気信号アイソレータ１０の端部４０から端部４２へ、入力ストラップ３０を通って電流が流れ、また、磁気抵抗素子１８および２０に沿って集積磁気信号アイソレータ１０の端部４２から端部４０へ、入力ストラップ３０を通って電流が流れる。したがって、入力ストラップ３０を通って、磁気抵抗素子１４および１６に沿って一方の方向に電流が流れ、また、入力ストラップ３０を通って、磁気抵抗素子１８および２０に沿って逆方向に電流が流れる。
【００１６】
誘電体層４４が入力ストラップ３０を覆って形成され、また、誘電体層４４の上に金属のターンが提供され、セット−リセットコイル３２を形成している。誘電体層４４は、例えば二酸化ケイ素あるいは窒化ケイ素で構成することができる。図２に示すように、リセットコイル３２のターンは、磁気抵抗素子１４、１６、１８および２０を直角に交差している。また、セット−リセットコイル３２のターンは、セット−リセットコイルのターンが磁気抵抗素子１４、１６、１８および２０を同じ配向で交差するように巻かれている。この構造により、セット−リセットコイル３２がセット−リセット電流パルスを受け取ると、磁気抵抗素子１４、１６、１８および２０の上のセット−リセットコイル３２を通って流れる電流は、同じ配向で流れる。バーバーポールを異なる配向で配置することにより、ブリッジの半分に対して電流を逆方向に流すことができる。セット−リセットパルスは、磁気抵抗素子１４、１６、１８および２０の磁気モーメントを所定の方向にプリセットするために、通常、入力ストラップ３０への入力の提供に先立って提供される。この所定の方向は、入力ストラップ３０によって生成される磁界に対して直角をなしていることが好ましい。
【００１７】
磁気抵抗素子１４、１６、１８および２０の各々の磁気モーメントを同じ所定の配向にプリセットすることにより、入力ストラップ３０への入力に応答して磁気センサ１２によって提供される出力を、入力ストラップ３０に結合された回路あるいはセンサの出力を逐次測定することによって予測することができる。したがって、磁気抵抗素子１４、１６、１８および２０の各々の磁気モーメントが、個々の測定に先立って同じ所定の配向で矛盾なくプリセットされる。
【００１８】
セット−リセットパルスが、電流が端子４６に流入し、かつ、端子４８から流出するようにセット−リセットコイル３２に印加されると、端部４０から端部４２に向かう方向の磁界が生成される。入力信号が、電流が端子５０に流入し、かつ、端子５２から流出するように入力ストラップ３０に印加されると、磁気抵抗素子１８および２０を横切って、集積磁気信号アイソレータ１０のサイド５４に向かう方向の磁界が生成される。一方、この同じ電流によって、磁気抵抗素子１４および１６を横切って、集積磁気信号アイソレータ１０のサイド５６に向かう方向の磁界が生成される。
【００１９】
誘電体層５８は、セット−リセットコイル３２を覆って形成されている。誘電体層５８は、例えば二酸化ケイ素あるいは窒化ケイ素で構成することができる。
【００２０】
図１〜３に示す集積磁気信号アイソレータ１０の場合、任意の方向の一様な外部磁界は、外部磁界によって生成される磁気抵抗素子１４および２０の両端間の電圧が、同じく外部磁界によって生成される磁気抵抗素子１６および１８の両端間の電圧を互いに追跡するため、ジャンクション２６および２８にそれぞれ結合された出力端子６０および６２の両端間の差動出力には寄与しない。したがって、外部磁界がどのように変化しても、大きさおよび符号が常に同じ電圧変化がジャンクション２６および２８に生成される。
【００２１】
しかし、入力ストラップ３０に入力電流が印加されると、この入力電流により、磁気抵抗素子１４および１６を横切って、磁気抵抗素子１８および２０を横切って生成される磁界の方向とは逆方向の磁界が生成される。相対して配向されるこれらの磁界により、ジャンクション２６および２８を横切って差動出力が生成される。
【００２２】
したがって、集積入力ストラップおよび磁気センサを有する、任意の方向の一様な外部磁界の影響を実質的に受けない出力を提供する磁気信号アイソレータが提供される。
【００２３】
図４および５に示す実施形態によれば、磁気センサ１２は、入力ストラップ７０およびセット−リセットコイル７２と共に統合され、集積磁気信号アイソレータ１０を形成している。集積磁気信号アイソレータ１０は半導体基板７４を備えており、半導体基板７４を覆って誘電体層７６が形成されている。上で説明したように、「バーバーポール」をその頂部に有するパーマロイ薄膜として、あるいはＧＭＲ多層膜として提供することができる磁気抵抗素子１４、１６、１８および２０が誘電体層７６の上に形成され、また、誘電体層７８が磁気抵抗素子１４、１６、１８および２０を覆って形成されている。
【００２４】
入力ストラップ７０は、誘電体層７８上に複数の金属のターンを備えている。図４に示すように、入力ストラップ７０のターンの細長い部分は、磁気抵抗素子１４、１６、１８および２０の細長い部分と平行に走っている。また、入力ストラップ７０のターンの細長い部分は、誘電体層７８の上を磁気抵抗素子１４、１６、１８および２０を超えて延びている。金属トレース８０および８２は、入力ストラップ７０のそれぞれの端部に結合されている。
【００２５】
この構造により、金属トレース８０および８２に入力信号が提供されると、入力信号の極性に応じて、磁気抵抗素子１４および１６に沿って集積磁気信号アイソレータ１０の端部８４から端部８６へ、入力ストラップ７０を通って電流が流れ、また、磁気抵抗素子１８および２０に沿って集積磁気信号アイソレータ１０の端部８６から端部８４へ、入力ストラップ７０を通って電流が流れる。したがって、入力ストラップ７０を通って、磁気抵抗素子１４および１６に沿って一方の方向に電流が流れ、また、入力ストラップ７０を通って、磁気抵抗素子１８および２０に沿って逆方向に電流が流れる。
【００２６】
誘電体層８８が入力ストラップ７０を覆って形成され、また、誘電体層８８の上に金属のターンが提供され、セット−リセットコイル７２を形成している。図４に示すように、リセットコイル７２のターンの細長い部分は、磁気抵抗素子１４、１６、１８および２０の細長い部分に対して直角に走っている。また、セット−リセットコイル７２のターンの細長い部分は、誘電体層８８の上を磁気抵抗素子１４、１６、１８および２０を超えて延びている。さらに、電流が金属トレース９０を通ってセット−リセットコイル７２に流入し、かつ、金属トレース９２を通ってセット−リセットコイル７２から流出すると仮定すると、磁気抵抗素子１４および２０の上に位置しているセット−リセットコイル７２のターンは時計方向に巻かれ、磁気抵抗素子１６および１８の上に位置しているセット−リセットコイル７２のターンは、反時計方向に巻かれている。金属トレース９０および９２は、セット−リセットコイル７２のそれぞれの端部に結合されている。
【００２７】
この配列により、セット−リセットコイル７２の金属トレース９０および９２がセット−リセット入力を受け取ると、セット−リセットパルスの極性に応じて、セット−リセットコイル７２の磁気抵抗素子１６および１８の上の部分を通って流れる電流は、磁気抵抗素子１６から磁気抵抗素子１８の方向に流れ、また、セット−リセットコイル７２の磁気抵抗素子１４および２０の上の部分を通って流れる電流は、磁気抵抗素子１４から磁気抵抗素子２０の方向に流れる。
【００２８】
セット−リセットパルスが、電流が金属トレース９０を介してセット−リセットコイル７２に流入し、かつ、金属トレース９２を介してセット−リセットコイル７２から流出するように金属トレース９０および９２に印加されると、端部８６から端部８４に向かう方向の磁界が生成される。入力信号が、電流が金属トレース８０を介して入力ストラップ７０に流入し、かつ、金属トレース８２を介して入力ストラップ７０から流出するように金属トレース８０および８２に印加されると、磁気抵抗素子１８および２０を横切って、集積磁気信号アイソレータ１０のサイド９６に向かう方向の磁界が生成される。一方、この同じ電流によって、磁気抵抗素子１４および１６を横切って、集積磁気信号アイソレータ１０のサイド９４に向かう方向の磁界が生成される。
【００２９】
誘電体層９８は、セット−リセットコイル７２を覆って形成されている。
【００３０】
図１、４および５に示す集積磁気信号アイソレータ１０の場合、任意の方向の一様な外部磁界は、外部磁界によって生成される磁気抵抗素子１４および２０の両端間の電圧が、同じく外部磁界によって生成される磁気抵抗素子１６および１８の両端間の電圧を互いに追跡するため、ジャンクション２６および２８にそれぞれ結合された金属トレース１００および１０２の両端間の差動出力には寄与しない。したがって、外部磁界がどのように変化しても、大きさおよび符号が常に同じ電圧変化がジャンクション２６および２８に生成される。
【００３１】
しかし、入力ストラップ７０に入力電流が印加されると、この入力電流により、磁気抵抗素子１４および１６を横切って、磁気抵抗素子１８および２０を横切って生成される磁界の方向とは逆方向の磁界が生成される。相対して配向されるこれらの磁界により、ジャンクション２６および２８を横切って差動出力が生成される。
【００３２】
したがって、集積入力ストラップおよび磁気センサを有する、任意の方向の一様な外部磁界の影響を実質的に受けない出力を提供する磁気信号アイソレータが提供される。
【００３３】
図４に示すように、磁気抵抗素子１４は、エンド−ツー−エンド結合された複数の細長い部分１０４を有しており、蛇行構造を形成している。磁気抵抗素子１４のこの細長い部分１０４は、端部８４と８６の間を延びている軸に平行である。他の磁気抵抗素子１６、１８および２０の各々も同様の構造を有している。また、第１および第２の磁気抵抗素子１４および１６は、端部８４と８６の間を延びている第１の軸に沿って整列し、第３および第４の磁気抵抗素子１８および２０は、端部８４と８６の間を延びている第２の軸に沿って整列している。この第１および第２の軸は互いに平行であり、かつ、互いにオフセットしている。
【００３４】
本発明の分野における実践者には、本発明の改変が可能であろう。例えば、入力ストラップ３０、７０によって磁気抵抗素子１４および１６を横切って生成される磁界の方向は、入力ストラップ３０、７０によって磁気抵抗素子１８および２０を横切って生成される磁界の方向とは逆方向であるが、入力ストラップ３０、７０およびセット／リセットコイルを適切に再配列することにより、磁気抵抗素子１４、１６、１８および２０の任意の組合せに、相対する磁界を印加することができる。したがって、入力ストラップ３０、７０によって磁気抵抗素子１４および１８を横切って生成される磁界の方向と、入力ストラップ３０、７０によって磁気抵抗素子１６および２０を横切って生成される磁界の方向を逆方向にすることができ、あるいは入力ストラップ３０、７０によって磁気抵抗素子１４および２０を横切って生成される磁界の方向と、入力ストラップ３０、７０によって磁気抵抗素子１６および１８を横切って生成される磁界の方向を逆方向にすることができる。ＡＭＲ膜中のバーバーポールの配向およびセット／リセットの方向を適切に変更し、かつ、磁気抵抗素子１４、１６、１８および２０中のＧＭＲ膜中のピン止め層および自由層の磁化方向を適切に変更することにより、ジャンクション２６および２８の両端間の出力に入力ストラップ３０に流れる電流を追跡させることができる。したがって、セット／リセット方向に対するＡＭＲ膜中のバーバーポール配向の構成、および入力ストラップ／磁気抵抗素子関係の構成は、磁気抵抗素子１４の抵抗変化が磁気抵抗素子１８の抵抗変化を追跡し、かつ、磁気抵抗素子１６の抵抗変化が磁気抵抗素子２０の抵抗変化を追跡するような構成でなければならない。
【００３５】
したがって、本発明についての以上の記述は、単なる説明を目的としたものとして解釈すべきものであり、また、本発明を実行するための最良のモードを当分野の技術者に教示することを目的としたものである。本発明の精神を実質的に逸脱することなく細部を変更することができ、また、特許請求の範囲に帰するすべての改変の排他的使用が保留されているものとする。
【図面の簡単な説明】
【００３６】
【図１】磁気信号アイソレータに使用することができる例示的磁気センサを示す図である。
【図２】本発明の一実施形態による、図１に示す例示的磁気センサが組み込まれた集積磁気信号アイソレータを示す図である。
【図３】図２の線３−３に沿って取った集積磁気信号アイソレータの断面図である。
【図４】本発明の他の実施形態による、図１に示す例示的磁気センサが組み込まれた集積磁気信号アイソレータを示す図である。
【図５】図４の線５−５に沿って取った集積磁気信号アイソレータの断面図である。
【図１】
2005515667.tif 000003
【図５】
2005515667.tif 000004
【図２】
2005515667.tif 000005
【図３】
2005515667.tif 000006
【図４】
2005515667.tif 000007
【国際調査報告】
2005515667.tif 000008
2005515667.tif 000009
2005515667.tif 000010