(57)【要約】本発明はインダクタとキャパシタを備えるマルチバンド共振器回路に関する。これらの共振器回路は集積回路上に実現される。本発明ではインダクタをセンタータップ（２）と中間タップ（４，６）を備える１つの単一コイルで実現する。
2005534218.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２つの共振器回路を備えた、特にマルチバンド動作用の集積回路であって、
各共振器回路は少なくとも２つのインダクタを備え、且つ
各共振器回路は少なくとも１つのキャパシタを備え、且つ
前記少なくとも２つのインダクタと前記キャパシタが１つの共振回路をそれぞれ構成する集積回路において、
前記少なくとも２つの共振器回路のための前記インダクタンスが１つのコイルで付与され、且つ前記コイルが前記集積回路のチップの一部分上にマウントされていることを特徴とする集積回路。
【請求項２】
前記コイルがセンタータップを備え、且つ前記コイルが中間タップを備え、且つ前記コイルが２つの接続リード線を備えることを特徴とする請求項１記載の集積回路。
【請求項３】
前記コイルが前記センタータップにより２つの枝部に分割され、且つ前記中間タップが前記枝部を２つの区分に分割することを特徴とする請求項２記載の集積回路。
【請求項４】
前記区分が前記枝部上に対称に配置されていることを特徴とする請求項３記載の集積回路。
【請求項５】
前記インダクタが前記センタータップと前記中間タップと前記接続リード線との間の前記区分により決定されることを特徴とする請求項１記載の集積回路。
【請求項６】
前記コイルがマルチターンコイルであることを特徴とする請求項１記載の集積回路。
【請求項７】
前記コイルがシングルターンコイルであることを特徴とする請求項１記載の集積回路。
【請求項８】
請求項１に記載された集積回路を備えた電気通信装置、特にマルチバンド電気通信装置。
【請求項９】
請求項１に記載された集積回路を放送又は電気通信装置において特にマルチバンド動作に使用する集積回路の使用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも２つの共振器回路を備えた、特にマルチバンド動作用の集積回路であって、各共振器回路は少なくとも２つのインダクタと少なくとも１つのキャパシタとを備え、前記少なくとも２つのインダクタと前記キャパシタが１つの共振回路をそれぞれ構成する集積回路に関するものである。本発明は更に電気通信装置及び本発明の集積回路の使用方法に関するものである。
【背景技術】
【０００２】
マルチバンド放送システム又は電気通信システムにおいては、多数の周波数帯域にそれぞれ同調する多数の共振器を用いるのが常套手段である。これらの共振器はインダクタとキャパシタを用いて実現される。インダクタの集積回路内への集積はチップ面積及び品質係数（Ｑ）に関して臨界的である。
【０００３】
米国特許第５，８９２，４２５号に、内巻きスパイラルセンタータップ付きインダクタ（inter-wound spiral center-tapped inductor）が開示されている。このセンタータップ付きインダクタは、絶縁性又は半絶縁性基板を有する集積回路上に実現され、オプションの接地面を有する。３端子センタータップ付きインダクタが開示され、１対の内巻きスパイラル導体が基板上に共に配置される。内巻きスパイラル導体はほぼ共通の平面の上又は内に配置された各対の薄い金属トレースからなる。
【０００４】
上述したセンタータップ付きマルチターンコイルを使用すると、ターン間の交差により生ずる損失のために共振Ｑが減少する。Ｍコンピュータの共振器回路の場合には、Ｍ個の誘導コイルを設ける必要があり、大きなシリコン面積を必要とし費用がかかる。
【０００５】
更に、ターン間に交差を生じない１ターンコイルを用いることも知られている。これらのコイルは必要とするシリコン面積が増大する欠点を有する。例えば、２ターンコイルはＬ〜２ａ２（ａは２ターンコイルの半径）のインダクタンスを有するが、シングルターンコイルはＬ〜ｂ２（ｂはシングルターンコイルの半径）を有する。このことは、シングルターンコイルは同一インダクタンスを得るためには２ターンコイルの半径の１．４倍の半径を必要とすることを意味する。また、Ｍ個の共振器回路はマルチモード動作のためにＭ個のコイルを必要とする。
【０００６】
従って、本発明の目的は、使用する基板面積の減少が得られる共振器回路を提供することにある。本発明の他の目的は、良好な共振Ｑを有するインダクタを提供することにある。本発明の更に他の目的は、集積回路に集積容易なインダクタを提供することにある。
【０００７】
本発明は、これらの目的を達成するために、頭書に記載の集積回路において、前記少なくとも２つの共振器回路のための前記インダクタンスが１つのコイルで付与され、且つ前記コイルが前記集積回路のチップ区域にマウントされていることを特徴とする。
【０００８】
１つの共振器回路のために２つのインダクタを使用し、マルチバンド動作のために２つの共振器回路を使用する場合には、４つのインダクタを設ける必要がある。本発明によれば、これらの４つのインダクタは１つのコイルで付与される。この１つのコイルは複数のタップを有し、これらのタップ間の区分がそれぞれインダクタを提供する。１つのコイルを使用するのみであるから、所要の基板スペースを低減することができる。１つの単一コイル内に２以上の共振器回路を実現することができる。
【０００９】
請求項２に記載された手段は好ましい。センタータップが前記コイルを２つの枝部に分割する。前記センタータップと前記コイルの接続リード線との間に中間タップが設けられる。接続リード線は前記コイルの外部端子である。中間タップを設けることによって、１つのセンタータップにより既に分岐された１つのコイルに３つ以上の区分を付与することができる。
【００１０】
請求項３に従って中間タップを設けることにより、前記インダクタを共振器回路の要件に従って寸法決定することができ、この場合インダクタンスは区分の長さにより決まる。
【００１１】
請求項４に記載の構成によれば、等しい大きさのインダクタを有する共振器回路を付与することができる。例えば、前記中間タップが前記センタータップから前記接続リード線までの枝部を２つの区分に分割する場合には、センタータップの両側の区分は等しい寸法にする。
【００１２】
請求項５に記載の集積回路は、インダクタのインダクタンスが区分の長さにより決まるので有利である。前記センタータップと各枝部上の前記第１中間タップとの間の区分が第１インダクタを付与し、前記センタータップと前記接続リード線との間の区分（コイルの全長の半部に等しい）が第２インダクタを付与する。前記共振器回路は前記第１インダクタと前記第２インダクタで構成することができる。
【００１３】
基板上に必要とされるスペースを低減するために、請求項６に記載の集積回路を提案する。
【００１４】
ビアにより生ずる損失を低減するために、請求項７に記載の集積回路を提案する。
【００１５】
本発明の他の態様は、上述した集積回路を備えた電気通信装置、特にマルチバンド電気通信装置である。
【００１６】
本発明の更に他の態様は、上述した集積回路を特にマルチバンド動作用の放送又は電気通信装置に使用する使用方法である。
【００１７】
放送装置はマルチ周波数バンド受信機を備えたテレビジョンレシーバとすることができる。電気通信装置はマルチバンド標準受信手段を備えたモバイル通信装置とすることができる。
【００１８】
本発明のこれらの特徴及び他の特徴は以下に記載する実施例の説明から明らかになる。
【００１９】
図１ａは慣例のマルチバンド発振器を示す。各周波数帯域のために、共振器回路９，１５がそれぞれトランジスタ１６，１８と一緒に設けられる。第１の周波数帯域のために、前記共振器回路９はインダクタ１２ａ，１２ｂを備えるとともに、キャパシタ１１が設けられる。この共振器回路９は前記第１周波数帯域に同調される。更に、トランジスタ１６，１８を含む。
【００２０】
第２共振周波数のために、前記第２共振器回路１５が設けられ、この共振器回路１５はインダクタ１４ａ、１４ｂとキャパシタ１３を備える。トランジスタ１８がこの共振器回路１５に接続される。
【００２１】
前記共振器回路９，１５及び前記トランジスタ１６，１８に電源を供給するためにバイアス端子２及び２０ａ，２０ｂが設けられる。前記バイアス端子２０ａ，２０ｂは定電流を供給するものとするのが好ましい。
【００２２】
図示のマルチバンド共振器回路は基板上に集積回路として実現することができる。従って、前記インダクタ１２ａ，１２ｂ及び１４ａ，４ｂも前記基板上に実現する必要がある。図に示すように、インダクタはバイアス端子２とタップ４，６，８，１０との間に設けられる。インダクタ１２ａはバイアス端子２とタップ４との間に設けられる。インダクタ１２ｂはバイアス端子２とタップ６との間に設けられる。インダクタ１４ａはバイアス端子２とタップ８との間に設けられる。インダクタ１４ｂはバイアス端子２とタップ１０との間に設けられる。
【００２３】
基板上に実現し得るインダクタが図１ｂに示されている。バイアス端子２とインダクタ１２ａ、１２ｂ及び１４ａ，１４ｂのタップ４，６，８及び１０が示されている。インダクタ１２ａ，１２ｂは中心タップを有する単一コイル１２で実現することができ、バイアス端子２は前記センタータップに接続され、前記コイルの接続リード線はタップ４，６と接続される。同一の構成がインダクタ１４ａ，１４ｂに適用され、これらのインダクタも単一コイル１４で実現することができ、バイアス端子２は前記センタータップに接続され、タップ８，１０は前記コイル１４の接続リード線と接続される。
【００２４】
図１ｂに示すように、上述のインダクタ１２ａ，１２ｂ及び１４ａ，１４ｂは２つのコイル１２，１４で実現することができる。図１ｂには、インダクタ１２ａ，１２ｂ及び１４ａ，１４ｂのためのマルチターンコイル１２，１４が示されている。図１ａのマルチバンド共振器回路のためには２つのコイル１２，１４を基板上に設ける必要がある。第１コイル１２はバイアス端子２とタップ４，６との間にインダクタ１２ａ，１２ｂを提供し、第２コイル１４はバイアス端子２とタップ８，１０との間にインダクタ１４ａ，１４ｂを提供する。
【００２５】
前記インダクタ１２ａ，１２ｂ及び１４ａ，１４ｂは図１ｃに示すようにシングルターンコイル１２，１４で付与することもできる。インダクタ１２ａはコイル１２のバイアス端子２とタップ４との間の枝部により付与され、インダクタ１２ｂはコイル１２のバイアス端子２とタップ６との間の枝部により付与される。インダクタ１４ａはコイル１４のバイアス端子２とタップ８との間の枝部により付与され、インダクタ１４ｂはコイル１４のバイアス端子２とタップ１０との間の枝部により付与される。
【００２６】
１つのコイルのみを用いるマルチバンド共振器回路を提供するために、図２ａに示す回路配置を提案する。
【００２７】
共振器回路１９はインダクタ２２とキャパシタ２１を備えるとともに、トランジスタ２６に接続される。トランジスタ２６のエミッタはバイアス端子３０ａで電流源に接続される。
【００２８】
共振器回路２５はインダクタ２４とキャパシタ２３を備えるとともに、トランジスタ２８に接続される。トランジスタ２８のエミッタはバイアス端子３０ｂで電流源に接続される。
【００２９】
バイアス端子２，３０ａ，３０ｂは共振器回路１９，２５及びトランジスタ２６，２８に電源を供給する。
【００３０】
本発明によれば、図示のインダクタ２２ａ，ｂ及び２４ａ，ｂは、図２ｂに示すように、複数のターンを有するただ１つの単一コイルで実現することができる。
【００３１】
バイアス端子２とタップ４との間の区分がインダクタ２２ａを実現し、バイアス端子２とタップ６との間に区分がインダクタ２２ｂを実現する。インダクタ２４ａはタップ４とタップ８との間の区分で実現され、インダクタ２４ｂはタップ６とタップ１０との間の区分で実現される。
【００３２】
図２ｂには、マルチターンコイルが示されている。インダクタ２２ａ、ｂ及び２４ａ，ｂは、図２ｃに示すように、シングルターンコイルである１つのコイルで実現することもできる。この場合も、インダクタ２２，２４はコイルのそれぞれの区分で実現される。バイアス端子２とタップ４との間の区分がインダクタ２２ａを実現し、バイアス端子２とタップ６との間の区分がインダクタ２２ｂを実現する。インダクタ２４ａはタップ４とタップ８との間の区分で実現され、インダクタ２４ｂはタップ６とタップ１０との間の区分で実現される。
【００３３】
単一コイルで実現することができるインダクタの数は前記コイル上に設ける中間タップの数に関連するのみであるから、４以上のインダクタを前記１つの単一コイルで実現することもできる。
【００３４】
前記コイルの本発明の幾何構成は共振器回路１９，２５の共振ループを電気的に結合する点に留意されたい。
【００３５】
本発明のコイルを設けることにより、インダクタにより使用される基板上のスペースを低減することができる。
【図面の簡単な説明】
【００３６】
【図１】ａは慣例のマルチバンド発振器を示し、  ｂは慣例のマルチターンインダクタコイルの幾何構成を示し、  ｃは慣例のシングルターンインダクタコイルの幾何構成を示す。
【図２】ａは本発明のマルチバンド発振器を示し、  ｂは本発明のマルチターンインダクタコイルの幾何構成を示し、  ｃは本発明のシングルターンインダクタコイルの幾何構成を示す。
2005534218.tif 000003
2005534218.tif 000004
2005534218.tif 000005
2005534218.tif 000006
【国際調査報告】
2005534218.tif 000007
2005534218.tif 000008
2005534218.tif 000009