(57)【要約】本発明に係るスイッチマトリックス回路（１００）は、複数個のスイッチ（Ｓ１’〜Ｓ１６’）が行及びカラムの構成にて編成され、電流検出回路は前記複数のスイッチ（Ｓ１’〜Ｓ１６’）と連結されている。また、前記電流検出回路は、前記複数のスイッチのカラム毎にトランジスタ（Ｑ１〜Ｑ４）及び少なくとも１つの抵抗（Ｒ１７〜Ｒ２０）を含んでいる。そして、カラム内の前記トランジスタによって増幅され、前記少なくとも１つの抵抗によって変換された電流は、選択された行に対する当該カラム内のスイッチ状態を示すロジックレベルとして検出される。また、電流検出処理では、一実施形態においては、スイッチマトリックスを走査するのに必要となるＩ／Ｏ線の数を最小限にする双方向の信号制御を採用することができ、また、別の実施形態においては、双方向信号走査によって、閉鎖スイッチを決定するための電圧レベルの検出を行える。【選択図】図４
2005504465.tif 000002
【特許請求の範囲】
【請求項１】
行及びカラムの構成にて編成された複数のスイッチと、
該複数のスイッチに連結した電流検出回路とを備え、
該電流検出回路は、前記複数のスイッチのカラム毎にトランジスタ及び少なくとも１つの抵抗を含み、その内部において、カラム内の前記トランジスタによって増幅され、前記少なくとも１つの抵抗によって変換された電流は、選択された行に対する当該カラム内のスイッチ状態を示すロジックレベルとして検出されることを特徴とするスイッチマトリックス回路。
【請求項２】
前記トランジスタには、バイポーラ接合トランジスタが含まれる請求項１に記載のスイッチマトリックス回路。
【請求項３】
前記行及びカラムの構成には、行毎の１つの交差を除いた全てにおいて、行及びカラムの交差毎に１つのスイッチを備える非対角構成が含まれる請求項１に記載のスイッチマトリックス回路。
【請求項４】
スイッチが欠けている各交差が、各行の中の異なるカラムにある請求項３に記載のスイッチマトリックス回路。
【請求項５】
前記非対角構成の中の１つの行及び１つのカラムのために、行入力信号の提供又はカラム出力信号の読み取りを支持する単一走査線を備える請求項４に記載のスイッチマトリックス回路。
【請求項６】
前記スイッチ状態を検出するプロセッサを備える請求項１に記載のスイッチマトリックス回路。
【請求項７】
より効果的な選択スイッチ検出用回路であって、
複数の行及びカラムとして編成された複数のスイッチからなるスイッチマトリックスと、
該スイッチマトリックスに連結した電流検出回路と、
前記スイッチマトリックス及び前記電流検出回路と複数の走査線によって連結したプロセッサとを備え、
走査線による行の選択が、前記スイッチマトリックスの行及びカラムの交差上のスイッチが選択されているかどうかを検出する前記電流検出回路からカラムの電流レベルを返す、ことを特徴とする回路。
【請求項８】
前記複数の走査線には、単一の走査線が行の選択及びカラムの検出能力の両方を提供する複数の双方向走査線が含まれる請求項７に記載の回路。
【請求項９】
前記複数のスイッチの編成は、双方向走査線を支持する非対角編成が含まれる請求項８に記載の回路。
【請求項１０】
前記電流検出回路には、前記スイッチマトリックスにおいて各カラムに対するトランジスタ及び抵抗回路が含まれる請求項７に記載の回路。
【請求項１１】
前記トランジスタがターンオンされ、電流が前記抵抗を通過する時に、前記カラムの電流レベルが示される請求項１０に記載の回路。
【請求項１２】
前記トランジスタには、バイポーラ接合トランジスタが含まれる請求項１０に記載の回路。
【請求項１３】
スイッチ状態を検出するための方法であって、
行及びカラムの構成で複数のスイッチを有するスイッチマトリックスに電流検出回路を接続し、
該電流検出回路内の電流信号に基いて前記スイッチマトリックスのスイッチ状態を検出するためにプロセッサを使用してなることを特徴とする方法。
【請求項１４】
前記電流検出回路を前記複数のスイッチのカラム毎のトランジスタ及び少なくとも１つの抵抗として形成することを更に備える請求項１３に記載の方法。
【請求項１５】
スイッチ状態を検出するためにプロセッサを使用することには、更に、カラム内の前記トランジスタによって増幅され、少なくとも１つの抵抗によって変換された電流を選択された行に対応する前記カラム内の前記スイッチ状態を示すロジックレベルとして検出することが含まれる請求項１４に記載の方法。
【請求項１６】
プロセッサを使用することには、単一の走査線が行の選択及びカラムの検出能力の両方を提供する複数の双方向走査線を使用することが含まれる請求項１５に記載の方法。
【請求項１７】
前記双方向走査線を支持する非対角編成として前記複数のスイッチを編成することを含む請求項１６に記載の方法。
【請求項１８】
前記トランジスタとしてバイポーラ接合トランジスタを使用することを含む請求項１４に記載の方法。
【請求項１９】
行毎の１つの交差を除く全てにおいて、行及びカラムの交差毎に１つのスイッチを有する行及びカラムの非対角構成にて編成された複数のスイッチと、
単一の走査線がスイッチ選択識別のために行の選択及びカラムの検出能力の両方を提供する複数の双方向走査線を有する複数の走査線とを備えることを特徴とするスイッチマトリックス回路。
【請求項２０】
前記１つの交差が、スイッチが欠けている行毎に各行の中の異なるカラムにある請求項１９に記載のスイッチマトリックス回路。
【請求項２１】
Ａ／Ｄ変換器がスイッチ状態を検出する請求項１９に記載のスイッチマトリックス回路。
【請求項２２】
各走査線に対してダイオード及び抵抗の回路を更に備える請求項１９に記載のスイッチマトリックス回路。
【請求項２３】
より効果的な選択スイッチ検出用回路であって、
複数の行及びカラムとして編成された複数のスイッチと、それぞれが複数のスイッチの内の対応する１つに直列して電気的に接続する複数の抵抗とを含むスイッチマトリックスと、
複数の走査線によって前記スイッチマトリックスに接続する電圧閾値検出回路と、
信号バスによって前記電圧閾値検出回路に接続するプロセッサとを備え、
走査線による行の選択が、前記スイッチマトリックスの行及びカラムの交差上のスイッチが選択されているかどうかを検出する前記スイッチマトリックスからカラムの電圧レベルを返す、ことを特徴とする回路。
【請求項２４】
前記電圧閾値検出回路は、前記カラムの電圧レベルをロジック状態に変換する請求項２３に記載の回路。
【請求項２５】
前記電圧閾値検出回路には、Ａ／Ｄ変換器が含まれている請求項２４に記載の回路。
【請求項２６】
前記電圧閾値検出回路には、トランジスタを含む電圧レベル変換器が含まれている請求項２４に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチマトリックスに関し、特に効率的で低コストなスイッチマトリックスに関する。
【背景技術】
【０００２】
例えば、キーパッド、ジョイスティック、ホイール、ゲームパッド等の様々なインタフェース装置においては、種々のボタンやスイッチについてユーザ選択の検出が必要とされる。標準的なスイッチマトリックスは、横方向及び縦方向の導線の格子のように機能する。横方向及び縦方向の導線が交差する全てのポイントには、スイッチが配置されている。そのスイッチを押す（閉じる）と２つの導線が接続する。図１は、１６個のスイッチが入る４×４マトリックスである標準的なマトリックス８の機能ダイアグラムを示している。該標準的な１６スイッチマトリックスでは、Ｒｏｗ（行）０〜３の４つの導線が、ロジックレベル０に対応する電圧を当該マトリックスに供給させるために使用される。
【０００３】
４行の内の１行のみが、同時にＬＯＷ駆動され、残りの行は、当該マトリックスの最上部のプルアップ抵抗１０ａ、１０ｂ、１０ｃ又は１０ｄによって自動的にＨＩＧＨに引っ張られる。Ｃｏｌｕｍｎ（カラム）０〜３の４つのラインは走査線として作用し、当該マトリックスの状態を読み返すために使用される。走査される行はロジック０となる。
【０００４】
マトリックスは、そのカラムの導線をサンプリングすることによって読み込まれる。例えば、図１において、閉じたスイッチは円で示され、開いたスイッチがドットの集団で示されている。このようにして、例えば、スイッチ１４ｂｃが閉じられているものとして示される。行１がマトリックスの走査の間にＬＯＷ駆動される時、カラム２は０を読み、当該行を駆動し走査を実行しているＰｒｏｃｅｓｓｏｒ（プロセッサ）１２に対して、行１及びカラム２に対応するスイッチ１４ｂｃが閉じている（押されている）ということを示す。
【０００５】
いくつかの状況においては、スイッチが閉じられているものとして誤って解釈されという問題が生じる可能性がある。図２は、図１の機能（スイッチマトリックス）ダイアグラムに３つの閉じている（押されている）スイッチ１４ｂｂ、スイッチｃｂ及びスイッチ１４ｃｃが含まれているのが示されている。行１は、行１上のどのスイッチが押されているかを割り出すためにプロセッサ１２によってＬＯＷ駆動される。スイッチ１４ｂｂが押されると、カラム１は行１と接続するのでカラム１は強制的にＬＯＷになる。
【０００６】
このように、プロセッサ１２は、行１とカラム１との交差上のスイッチ１４ｂｂが押されていることを正確に検出する。カラム１がＬＯＷであるので、スイッチ１４ｃｂが押されると、行２はカラム１を通して行１に接続される。この接続により行２もＬＯＷに引っ張られる。行２上のボタンスイッチ１４ｃｃも押されると、カラム２も同様にしてＬＯＷに引っ張られる。プロセッサ１２は行１をＬＯＷ駆動するので、図２におけるトライアングルで示されるように、あたかもスイッチ１４ｂｃが閉じられたかのようにカラム２上はＬＯＷとして解釈される。このように、閉じられているとして誤った解釈をされたスイッチ１４ｂｃは、スイッチ１４ｃｃの”ゴースト”と呼ばれる。このような”ゴースティング”を避けるために、かかる問題を説明し、克服する間、通常のマトリックス解法の設計では、適切に閉じたスイッチを確認できる能力を達成しなければならない。一般的に、図１及び図２に示されるような標準的なマトリックスダイアグラムに関して、走査している行のただ一つのみが当該ゴースティング問題を回避する固有のＬＯＷ状態であることを許容している。
【０００７】
図３は、ゴーステイングを避けるスイッチ選択のための従来の標準的な４×４のスイッチマトリックス２０を示している。図３に示されるように、Ｓ１〜Ｓ１６までの１６個のスイッチとＤ１〜Ｄ１６までの１６個のダイオードがある。ダイオードは、電子が一方向（従来の回路において、高電圧（ロジック１）から低電圧（ロジック０）の方向に）のみにスイッチ通して流れることを許容する逆止め弁として作用する。ダイオードは、更に、同じカラムにおける何れか２つのスイッチを押すことによって出現し、出力ラインを駆動するプロセッサ２２から過剰な電流が引き込まれてしまうような短絡を避けるために作用する。
【０００８】
また、当該標準的なスイッチマトリックスにおけるダイオードは、ゴースティング問題を打開する作用も持つ。図３の例では、スイッチＳ６は閉じられているものとする。プロセッサ２２によって、Ｒｏｗ（行）１がＬＯＷ駆動されると、ダイオードＤ６は、電流がＣｏｌ．（カラム）２をＬＯＷに引き込むＳ６を通して流れるのを許容する。その概要を説明すると、ダイオードは、ＬＯＷである（走査された）行がカラムをＬＯＷに引き込むのを許容する。しかし、カラムの２番目のスイッチ（例えば、スイッチＳ１０）が押されれば、ダイオードＤ１０は、行２をＬＯＷに引っ張ることからカラム２上の低電圧を妨げる。これは、ダイオードＤ１０は、逆バイアス（言い換えると、ダイオードの一方が、そのダイオードの反対側（０Ｖ）よりも高い電圧（５Ｖ）を示す）であるという理由からである。逆バイアスダイオードは伝導しないから  プロセッサ２２によってＬＯＷ駆動されている行のみが、ＬＯＷになる。そして、たとえカラム上のスイッチが１つ以上押されたとしても、その他の行はＬＯＷに引き込まれない。このように、図２を参照して説明したようなゴースティング問題は生じることはない。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来のスイッチマトリックスは、スイッチ選択指示を与えることができ、ゴースティングを回避することができるが、従来の手法では、入出力（Ｉ／Ｏ）が激しくなり、走査線の処理を提供するかなりのプロセッサリソースが要求される。さらにまた、従来のスイッチマトリックスは、ゴースティングを回避するためにスイッチ毎に１つのダイオードを必要とし、マトリックスのスイッチの数が増大するにつれてたくさんの累積コストが加えられる。従って、従来のスイッチマトリックスよりも効率的で低コストなスイッチマトリックスが必要とされている。
【課題を解決するための手段】
【００１０】
本発明に係るスイッチマトリックス回路の一態様では、複数個のスイッチが行及びカラムの構成にて編成され、電流検出回路は前記複数のスイッチと連結されている。また、前記電流検出回路は、前記複数のスイッチのカラム毎にトランジスタ及び少なくとも１つの抵抗を含んでいる。そして、カラム内の前記トランジスタによって増幅され、前記少なくとも１つの抵抗によって変換された電流は、選択された行に対する当該カラム内のスイッチ状態を示すロジックレベルとして検出される。
【００１１】
本発明によれば、より効果的で低コストなスイッチマトリックス回路が提供される。一実施形態において、本発明は、開あるいは閉スイッチを検出するために電圧の代わりに電流を検出する。そして、抵抗及びトランジスタが、マトリックスの各カラムがマトリックスのどのボタンが押されたかを決定するプロセッサに対して選択信号を与えるために使用される。加えて、双方向走査線を使用し、同時に全部の行のスイッチを走査する代わりに１つのスイッチのみを走査することでプロセッサに通じるＩ／Ｏ線の数を減らすことができる。また、さらに、電流検出マトリックスの変形である実施形態では、スイッチ状態を検出するＡ／Ｄ変換器を使用することができるが、同様に、プロセッサへ通じるＩ／Ｏ線の数を減らすために双方向走査線を使用する。これら及び他の利点は、以下の詳細な説明及び添付図面から直ちに明白になるであろう。
【発明を実施するための最良の形態】
【００１２】
本発明はスイッチマトリックス回路に関する。以下の説明では、本発明を当該分野の通常の技術の１つで実施可能になるように示され、そして、それは、当該特許出願の文脈及びその要求において与えられる。好ましい実施形態に対する様々な変更、一般原理及びここでの特徴的記載は、当業者にとっては直ちに明白になるであろう。従って、本発明は、ここで示される実施形態に限定されるものでなく、ここでの原理及び特徴的記載に矛盾しない最大限の範囲で許容されるものである。
【００１３】
［第一実施形態］
図４は、本発明の第一実施形態に係る電流検出スイッチマトリックス１００の概略を示す図である。その名に示されるように、当該マトリックスの閉じたスイッチの検出は電流に基づいている。従来のマトリックスとの類似点は、一度に１つの行のみがＬＯＷ駆動される点である。図４の例では、Ｓ１’〜Ｓ１６’の１６個のスイッチが含まれ、それぞれはＲ１’〜Ｒ１６’の１６個の抵抗（例えば、各々２４０ｋオーム）の内のそれぞれ１つと連結している。また、スイッチＳ１’〜Ｓ１６’は、スイッチマトリックスのＣｏｌｕｍｎ（カラム）０〜３の各カラム毎にトランジスタ（Ｑ１、Ｑ２、Ｑ３及びＱ４（例えば、バイポーラ接合トランジスタ））及び少なくとも１つの抵抗（Ｒ１７、Ｒ１８、Ｒ１９（例えば、各々２４０ｋオーム）、Ｒ２０、Ｒ２１、Ｒ２２、Ｒ２３及びＲ２４（例えば、各々４．７ｋオーム））を含む電流検出回路に連結している。
【００１４】
図４のスイッチマトリックスにおける動作を説明すると、あるスイッチ、Ｓ６’は閉じているものとして示される。Ｒｏｗ（行）１が、当該電流検出回路に接続するプロセッサ１２０によってＬＯＷ駆動されると、電流は、当業者によって十分理解されるように、Ｑ２の矢印によって示される電流の流れる方向であるＱ２のベース・エミッタ接合部と同様にＲ６及びＲ１８を通して流れる。行１のみＬＯＷ駆動しているので、行１上のスイッチ（Ｓ５’、Ｓ６’、Ｓ７’又はＳ８’）のみが、トランジスタＱ１〜Ｑ４をオンオフできることに留意するべきである。
【００１５】
トランジスタＱ２を通して電流が流れることによって、小さなベース電流は、大きなエミッタ・コレクタ電流に増幅される。そのエミッタ電流は、Ｒ２２によって電圧に変換される。抵抗Ｒ２２は、電流を電圧に変換するので、電流は  プロセッサ１２０によって、ロジック１としてカラム１上で検出される。カラム１上のロジック１は、プロセッサ１２０に、行１とカラム１との交差上のスイッチＳ６’が閉じていることを示す。
【００１６】
図５に示されるように分圧器の透視図から、仮にＳ６’に加えてＳ１０’が閉じられた場合、Ｒ１０’、Ｒ１８及びＲ６’が分圧器のネットワークを形成する。Ｒ６’では、約４．４Ｖの降下が予想できることから、約１８．３μＡ（マイクロアンペア）の電流が流れていることになる。Ｒ１０’及びＲ１８には、それぞれ約２．５μＡ（＝０．６Ｖ／２４０ｋオーム）のみが流れる。従って、その電流の差分（１８．３−２．５−２．５＝１３．３μＡ）が、Ｑ２のベースを通過して流れなければならない。これは、各スイッチのための適切な行がＬＯＷ駆動されると、Ｑ２はスイッチＯＮし、閉じているスイッチを検出するのに十分となるということを依然として示している。つまり、たとえ、カラム１において４個全てのスイッチが閉じられているとしても、Ｑ２のベースには、依然として、閉じたスイッチを適切に示すべく、Ｑ２を作動させ、カラム１をＨＩＧＨに引き込むのに十分である約８．３μＡの電流が流れる。当該原理を適用することによって、２つ行を同時に固有のロジック０状態にすることなく、複数のスイッチが閉じられることによるゴースティングを回避することができる。トランジスタのベース・エミッタ接合部の供給が、カラムが約４．４Ｖを下回って降下しないこと（例えば、当該例において、０．６Ｖに過ぎない又はエミッタ電圧若しくは５Ｖの供給電圧のかなり下）を保証しているので、たとえスイッチＳ１０’及びＳ６’の両方が閉じている場合でも、例えば、Ｓ１０’を通過する電流は、他のトランジスタを作動させるのに十分であることは決してない。
【００１７】
ここで使用される”プロセッサ”は、様々な異なるタイプのコントローラ回路にまで言及できる。例えば、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（DSP's）、プログラム可能論理回路（PGA's）、デジタル論理あるいは状態装置等である。
【００１８】
［第二実施形態］
図６は、入出力用の単一セットの走査線（ｓｃａｎ（走査）０〜４）を使用する本発明の第二実施形態に係るスイッチマトリックス２００を示している。しかしながら、どの走査線も入力及び出力の両方を同時にすることはできない。双方向の走査線をサポートするために、望ましくは当該マトリックスのスイッチは、スイッチマトリックスが、スイッチのオフセット対角構成を有する行及び列として構成されている。従って、各行の１つの交差を除く何れの行及び列の交差においてもスイッチが存在する。そして、スイッチを欠く交差は、各行の中の異なるカラムに位置している。さらに、１つの行のみが固有のロジックにおいてＬＯＷ状態であり得るという原理を維持するために、１つの走査線のみが、プロセッサ１２０によって一度にＬＯＷ駆動される。その他の走査線の１つは、入力線信号をプロセッサに読ませるべく作動する。そして、他の全ての走査線がプロセッサによってＨＩＧＨ駆動される。例えば、行０のスイッチＳ１’がテストされる場合、走査線０は、プロセッサ１２０によってＬＯＷ駆動される。この場合、走査線１は、プロセッサ１２０に対する出力として作動し、残りの走査線２及び３は、プロセッサによってＨＩＧＨ駆動されるので、電流は、他のスイッチを通過することはない。
【００１９】
この代わりの実施形態において、双方向の走査線の使用は、従来のように一度に１行としないで、一度に１つのスイッチの走査のみに制限する。しかしながら、１ｋＨｚのループレートを備える典型的なプロセッでは、およそ２０ｍｓで２０のスイッチの走査が完了し、又は、５０分の１秒、即ち、その完全なマトリックスを１秒毎に５０回走査することができる。これはソフトウェアデバウンスに関して十分である。さらに、双方向走査線の利用は、コスト節約において重要な可能性を実現する。
【００２０】
一般に、標準的なマトリックスに関して、所定数のＩ／Ｏ線によって支持されるスイッチの数は、Ｒ＋Ｃである（Ｒはマトリックス内の行の数を示し、Ｃはマトリックス内のカラムの数を示す）。本発明のマトリックスにおいて、スイッチの数は、Ｓ（Ｓ−１）（Ｓは走査線の数を示す）に対応して増える。従来のマトリックスによって支持されるスイッチの数は、１／４Ｓ２に応じておおざっぱに増加するが、本発明のマトリックスでは、Ｓ２−Ｓに応じて増加する。以下の表によって示されるように、本発明に係るマトリックスで支持されるスイッチの数は、同数のＩ／Ｏ線（ピン）に対し、従来のマトリックスに比べて、３倍を超えるものとなっている。
【００２１】
【表１】
2005504465.tif 000003
【００２２】
このように、少ないＩ／Ｏ線のプロセッサが、従来と同サイズあるいはそれより大きいサイズのマトリックスをサポートするために使用することができ、より小さく、安価なプロセッサの使用でコスト節約の可能性を見込める。従来の回路において同サイズのプロセッサを使用すると、電流検出マトリックスはさらにマトリックス走査をサポートするのにもはや必要としなくなったＩ／Ｏ線を利用可能にすることができる。従って、Ｉ／Ｏが集中する標準的な走査マトリックスと比較すると、他の特徴や製品に加えられる価格を許容することができる。当然、追加的に、コスト節約も、アンチ・ゴースティング・ダイオードを削除し、それらをもっと低コストな抵抗に交換することで達成される。
【００２３】
［その他の実施形態］
図７は、本発明に係るスイッチマトリックスのその他の実施形態を示す図である。本実施形態では、入出力に関し、走査１から走査５まで単一セットの走査線を使用する。マトリックスの各スイッチは、抵抗（例えば、１０ｋオーム）と連結している。そして、各走査線は、ダイオード及び抵抗（例えば、１００ｋオーム）と連結している。この実施形態では、電圧検出方式が採用されており、電圧閾値検出回路２２２は、固有のスイッチ状態と相関する走査線上の電圧レベルを検出するのに使用することができる。回路２２２は、走査線上のスイッチ回路から受け取った電圧レベルをプロセッサ２２０に適したロジック状態に変換する。例えば、設定閾値を超えた電圧は、１のロジック状態に変換され、その閾値より下の電圧はロジック０に変換される。プロセッサ２２０は、信号バス２２４によって回路２２２に連結されている。回路２２２は、例えばＡ／Ｄ変換器とすることができる。一実施形態において、プロセッサ２２０、Ａ／Ｄ変換器２２２（電圧検出用）、及び多目的な入出力回路（走査線の走査許可用）は、全て１つのパッケージの中に含むことができる（例えば、ＳＴ７２６３マイクロコントローラなど）。他の実施形態においては、構成部品を分離させたり、あるいは、他のタイプの回路をロジック状態への変換に使用したりすることができる。例えば、様々な実施形態において、技術的によく知られているトランジスタを含む電圧レベル変換器を各走査線上で使用することもできる。
【００２４】
電圧検出マトリックスは、Ｎ個（Ｎは走査線の数を示す）のトランジスタをＮ個のダイオードに置き換えることで低コスト（ダイオードはトランジスタより安価である）での実現を提供する。固有のスイッチ状態を決定することにおける規制は、アナログ入力として走査線の１つを使用することを含み、走査線の１つをＨＩＧＨレベルロジックに駆動させることを含み、残りの走査線をＬＯＷレベルロジックに駆動させることを含んでいる。上述のプロセッサが走査線の駆動を実行する。
【００２５】
この実施形態でスイッチ状態を検出することにおいて、検出されているスイッチは、ＨＩＧＨ駆動される行と検出されているカラムとの固有の交差によって決定されるものである。例えば、図７で示されるマトリックスにおいて、走査１〜３がロジック０ならば、走査４はロジック１であり、走査５は入力走査線である。その結果、スイッチＳ１５４が、もし閉じているならば、走査５をＨＩＧＨロジックレベルに引き込む固有のスイッチとなる（５ＶのＣＭＯＳロジックのための＋５Ｖ）。マトリックス内に他の閉じられたスイッチがあるかもしれないが、たとえ複数のスイッチが閉じられていても、固有のスイッチ状態を示す十分な能力が依然としてあるであろう。一般的に、この実施形態を用いて、入力走査線上の電圧が、ノイズ・マージン用に割り当てた小電圧をプラスしたロジック０の電圧レベルからの１つのダイオードの電圧レベルの降下を超えるときには、固有のスイッチが閉じられているとして決定される。さらに、当業者ならよく理解できるように、ノイズ・マージンを、標準的な小信号ダイオードの代わりにショットキーダイオードを使用することによって追加することができる
【００２６】
一例として、Ｓ１５１、Ｓ１５２及びＳ１５３又はその何れかの組み合わせが、Ｓ１５４に加えて閉じられた場合、そのときの走査上の電圧は、Ｓ１５１からＳ１５３の閉じられたスイッチの数に応じて１．２４Ｖから５Ｖの範囲となるであろう。スイッチＳ１１５、Ｓ１２５、Ｓ１３５、Ｓ１４１、Ｓ１４２及びＳ１４３も閉じられている場合には、そのときの走査５上の電圧は、名目上の０．７Ｖの順方向電圧降下となるシリコンダイオードよりも依然として高い、少なくとも１．０９Ｖになるであろう。従って、依然として十分に閉じたスイッチ対して高いロジックレベルを示すだろう。従って、本実施例では、高低のロジック状態用に使用される閾値は、約１．０〜１．１Ｖとなる。
【００２７】
抵抗Ｒ１０１からＲ１０５は、入力走査線上の電圧レベルに悪影響を与える可能性がある漏れ電流が発生する制御装置への応用としてのマトリックスへの実用的な追加である。ダイオードＤ１０１からＤ１０５は、固有のスイッチが、１つの走査線の行と、入力走査線を１つのダイオードのロジック０を超える降下をも上回る電圧レベルまで上げることができる検出線のカラムとのロジックの交差によって決定されるのを保証する。ダイオードが存在せず、当該線がショートしている場合には、ＨＩＧＨ駆動されているカラムと、１つのダイオードのロジック０からの降下よりも高い電圧まで検出線を引っ張ることができる入力検出線の行との交差によって、２番目のスイッチが決定される。このように、上述した固有のスイッチ以外のスイッチでは、入力走査線に電圧を加えることができない。そして、スイッチの組み合わせでは、同様に、検出線にロジック０として構成された走査線のロジック０の電圧レベルからの１つのダイオードの降下を超える電圧を与えることができない。これは、マトリックスに対するアンチ・ゴースティングを提供する。
【００２８】
あるいは、マトリックスをさらに半マトリックスとして配置させることができる。例えば、上側のみ（すなわち、スイッチＳ１２１、１３１、１４１、１５１、１３２、１４２、１５２、１４３、１５３、１５４）あるいは下側のみ（すなわち、スイッチＳ１１２、１１３、１２３、１１４、１２４、１３４、１１５、１２５、１３５、１４５）を非対角セットで配置させる。この配置において、ダイオードは、１つのダイオードのロジック０からの降下を超えて入力走査線を引っ張る閉じたスイッチが固有となるので、もはや必要とされない。半マトリックス配置は、上述したトランジスタを使用する必要がない電流検出の実施形態でも採用することができる。半マトリックス配置は、検出されるスイッチの数を減らすが、そのトータル数は、依然として従来技術の構成においてサポートされ得る数を超えている。例えば、Ｎ＝５の場合、図７では、動的な構成部品を備える上記実施形態の１つのスイッチマトリックスは、動的な構成部品がない半マトリックス用の１０個のスイッチと対比して、２０個のスイッチをサポートする。それにひきかえ、標準的なスイッチマトリックスは、６個のスイッチをサポートするだけである。
【００２９】
別の代替案では、駆動された全てのロジック検出及び検出線を反対にすること及びダイオードの向きを逆にすること（含まれる場合には）によって達成される。このバリエーションにおいて、”閉じている”ことを示す正当な電圧レベルは、ノイズ・マージン用の割り当てを加え、０ボルトを超えるあらゆる電圧レベルとなる。同様にして、電流検出マトリックスでは正反対の設計となる。
【００３０】
以上のように、本発明の新規なコンセプトの精神と範囲に反することなしに多くのバリエーションや変更が実行可能であるということは認識されるであろう。ここで示された特定の手段及び装置に限定されないことを理解されるべきである。例えば、本発明のスイッチマトリックスは、広範囲のインタフェースあるいは電子装置（キーボード、ジョイスティック、ゲームパッド、ステアリング・ホイール、携帯電話、ＰＤＡ、電子器具、又は、複数の電気的なスイッチあるいはボタンを備える何れの装置も含む）で使用され得る。走査を制御するプロセッサは、スイッチを備える装置に対して不可欠であり、物理的あるいは無線バスを介して配置される。このような全ての変更は、もちろん、本発明の範疇にあり、添付した特許請求の範囲によってカバーされるものである。
【図面の簡単な説明】
【００３１】
【図１】１６スイッチの標準的なマトリックスの機能ダイアグラムを示す図である。
【図２】図１の機能（スイッチマトリックス）ダイアグラムにおいて、３つの閉じている（押されている）スイッチを示す図である。
【図３】ゴースティングを回避中にスイッチ選択を示す従来の標準的な４×４のスイッチマトリックスを示す図である。
【図４】本発明の第一実施形態に係る電流検出スイッチマトリックスの概略図である。
【図５】スイッチＳ１０’とＳ６’が閉じている場合の図４の回路の分圧器の透視図である。
【図６】入出力用に単一セットの走査線を使用する本発明の第二実施形態を示す図である。
【図７】双方向走査線を使用する本発明のその他の実施形態を示す図である。
【符号の説明】
【００３２】
８…マトリックス、２０，１００，２００…スイッチマトリックス、１２，２２，１２０，２２０…プロセッサ、２２２…電圧閾値検出回路、２２４…信号バス
【図１】
2005504465.tif 000004
【図２】
2005504465.tif 000005
【図３】
2005504465.tif 000006
【図４】
2005504465.tif 000007
【図５】
2005504465.tif 000008
【図６】
2005504465.tif 000009
【図７】
2005504465.tif 000010
【国際公開パンフレット】
2005504465.tif 000011
2005504465.tif 000012
2005504465.tif 000013
2005504465.tif 000014
2005504465.tif 000015
2005504465.tif 000016
2005504465.tif 000017
2005504465.tif 000018
2005504465.tif 000019
2005504465.tif 000020
2005504465.tif 000021
2005504465.tif 000022
2005504465.tif 000023
2005504465.tif 000024
2005504465.tif 000025
2005504465.tif 000026
2005504465.tif 000027
2005504465.tif 000028
2005504465.tif 000029
2005504465.tif 000030
2005504465.tif 000031
【国際調査報告】
2005504465.tif 000032