(57)【要約】自動利得制御（ＡＧＣ）回路１００は、高利得増幅器Ａ１、帰還ネットワークＲＡ，ＲＢ及びＲＣ及び、２つの相互コンダクタンス増幅器Ｇ１，Ｇ２を有する。帰還ネットワークは、ＡＧＣ回路の入力信号ＶＩＮを受信する第１の端と、高利得増幅器の出力ＶＯＵＴに接続された第２の端と、２つの中間ノードＶ１，Ｖ２を有する。各相互コンダクタンス増幅器Ｇ１，Ｇ２は、帰還ネットワークのそれぞれの中間ノードに接続された入力と高利得増幅器の入力に接続された出力を有する。相互コンダクタンス増幅器は、ＡＧＣ回路の利得を制御するために、帰還ネットワーク内の仮想接地の位置を集合的に制御する。相互コンダクタンス増幅器Ｇ１，Ｇ２は各々が、帰還ネットワークと高利得増幅器の間に接続された減衰器２０１と相互コンダクタンス段階２０３を有し、そして、比較的広い入力電圧範囲をわたり線形に動作するように構成される。ＡＧＣ回路の入力オフセット電圧は、ＡＧＣ回路の利得と共に単調に変化する。
2005505149.tif 000002
【特許請求の範囲】
【請求項１】
自動利得制御（ＡＧＣ）回路であって、
入力と出力を有し、出力はＡＧＣ回路の出力信号を出力する、高利得増幅器を有し、
ＡＧＣ回路の入力信号を受信する第１の端と、高利得増幅器の出力に接続された第２の端と、第１と第２の中間ノードを有する、帰還ネットワークを有し、
各々が、帰還ネットワークの第１と第２の中間ノードのそれぞれの一つに接続された入力と高利得増幅器の入力に接続された出力を有する、第１と第２の相互コンダクタンス増幅器を有し、第１と第２の相互コンダクタンス増幅器は、ＡＧＣ回路の利得を制御するために、帰還ネットワーク内の仮想接地の位置を集合的に制御し、第１と第２の相互コンダクタンス増幅器の各々は、
帰還ネットワークに接続された減衰器を有し、
減衰器と高利得増幅器の入力に接続された相互コンダクタンス段階を有し、各々の相互コンダクタンス増幅器は、比較的広い入力電圧範囲をわたり線形に動作する、自動利得制御回路。
【請求項２】
更に、
高利得増幅器は、差動入力と第１と第２の極性の出力を有する差動出力を有する、差動増幅器を含み、
帰還ネットワークは、第１と第２の中間差動ノードを有し、
第１と第２の相互コンダクタンス増幅器の各々は、帰還ネットワークの第１と第２の中間差動ノードのそれぞれの１つに接続された差動入力と、差動増幅器の差動入力に接続された差動出力を有する、、請求項１に記載のＡＧＣ回路。
【請求項３】
帰還ネットワークは、
入力信号の第１の極性と差動増幅器の第１の極性の出力の間に直列に接続され且つ中間ノードの第１の対を形成する、第１の組の抵抗と、
入力信号の第２の極性と差動増幅器の第２の極性の出力の間に直列に接続され且つ中間ノードの第２の対を形成する、第２の組の抵抗とを有する、請求項２に記載のＡＧＣ回路。
【請求項４】
各相互コンダクタンス増幅器は、
帰還ネットワークの対応する中間差動ノードに接続された減衰器と、
減衰器に接続された入力と差動増幅器の差動入力に接続された差動出力を有する相互コンダクタンス段階とを有する、請求項２に記載のＡＧＣ回路。
【請求項５】
減衰器は、
第１と第２の差動対単一端相互コンダクタンス段階と、
第１と第２の差動対単一端相互コンダクタンス段階の間に接続された抵抗性装置とを有する、請求項４に記載のＡＧＣ回路。
【請求項６】
第１と第２の差動対単一端相互コンダクタンス段階の各々は、
電流ミラーと、
電流ミラーに接続されたトランジスタの差動対と、
トランジスタの差動対に接続されたバイアス電流装置を有する、請求項５に記載のＡＧＣ回路。
【請求項７】
第１と第２の差動対単一端相互コンダクタンス段階の各々のバイアス電流装置は、絶対温度に比例する電流を吸いこむ、請求項６に記載のＡＧＣ回路。
【請求項８】
減衰器は、第１と第２の中間差動信号を出力し、第１の中間差動信号の第１の極性は、対応する中間ノード対の第１の極性であり、第２の中間差動信号の第１の極性は、対応する中間ノード対の第２の極性である、請求項４に記載のＡＧＣ回路。
【請求項９】
相互コンダクタンス段階は、
第１の中間差動信号を受信し且つ、対応する相互コンダクタンス増幅器の差動出力信号の第１の極性を供給する、第１の対の差動トランジスタと、
第２の中間差動信号を受信し且つ、対応する相互コンダクタンス増幅器の差動出力信号の第２の極性を供給する、第２の対の差動トランジスタと、
第１と第２の対の差動トランジスタをバイアスする、少なくとも１つのバイアス電流装置とを有する、請求項８に記載のＡＧＣ回路。
【請求項１０】
更に、
第１の相互コンダクタンス増幅器の相互コンダクタンス段階をバイアスするように接続された第１のバイアス電流装置と、
第２の相互コンダクタンス増幅器の相互コンダクタンス段階をバイアスするように接続された第２のバイアス電流装置とを有する、請求項９に記載のＡＧＣ回路。
【請求項１１】
第１と第２のバイアス電流装置は、ＡＧＣ回路の利得を修正するために制御される、制御可能な電流源を含む、請求項１０に記載のＡＧＣ回路。
【請求項１２】
第１と第２の制御可能な電流源の電流の和は、利得範囲をわたり一定である、請求項１１に記載のＡＧＣ回路。
【請求項１３】
第１と第２の制御可能な電流源は、単一の差動電流信号により制御される、請求項１２に記載のＡＧＣ回路。
【請求項１４】
第１と第２の制御可能な電流源は、電子的に制御可能である、請求項１２に記載のＡＧＣ回路。
【請求項１５】
入力オフセット電圧は、ＡＧＣ回路の利得と共に単調に変化する、請求項１に記載のＡＧＣ回路。
【請求項１６】
自動利得制御（ＡＧＣ）回路であって、
差動入力と差動出力を有する高利得増幅器を有し、
第１の極性の入力信号と高利得増幅器の差動出力の第１の極性の間に接続された第１の直列の抵抗を有し、第１の直列の抵抗は第１と第２の中間ノードを構成し、
第２の極性の入力信号と高利得増幅器の差動出力の第２の極性の間に接続された第２の直列の抵抗を有し、第２の直列の抵抗は第３と第４の中間ノードを構成し、
第１と第３の中間ノードは第１の中間差動ノード対を構成しそして、第２と第４の中間ノードは第２の中間差動ノード対を構成し、
第１の中間差動ノード対に接続された差動入力と、高利得増幅器の差動入力に接続された差動出力と、第１の相互コンダクタンス増幅器の相互コンダクタンスを制御する第１のバイアス電流制御装置と有する、第１の相互コンダクタンス増幅器を有し、
第２の中間差動ノード対に接続された差動入力と、高利得増幅器の差動入力に接続された差動出力と、第２の相互コンダクタンス増幅器の相互コンダクタンスを制御する第２のバイアス電流制御装置と有する、第２の相互コンダクタンス増幅器を有し、
第１と第２の相互コンダクタンス増幅器は、比較的広い入力電圧範囲をわたり、線形であるように各々が構成される、自動利得制御回路。
【請求項１７】
第１と第２のバイアス電流制御装置は、仮想接地を第１と第２の中間差動ノード対の間に配置するように制御される、請求項１６に記載のＡＧＣ回路。
【請求項１８】
第１と第２のバイアス電流制御装置は、利得を制御するために、予め定められた最大電流レベルと予め定められた最小電流レベルの間で可変できる、請求項１７に記載のＡＧＣ回路。
【請求項１９】
第１と第２のバイアス電流制御装置の電流の和は、予め定められた利得範囲をわたり一定のままである、請求項１８に記載のＡＧＣ回路。
【請求項２０】
更に、
正極性入力信号と第１の中間ノードの間に接続された第１の抵抗と、第１と第２の中間ノードの間に接続された第２の抵抗と、第２の中間ノードと高利得増幅器の非反転出力の間に接続された第３の抵抗とを有する、第１の直列の抵抗と、
負極性入力信号と第３の中間ノードの間に接続された第４の抵抗と、第３と第４の中間ノードの間に接続された第５の抵抗と、第４の中間ノードと高利得増幅器の反転出力の間に接続された第６の抵抗とを有する、第２の直列の抵抗と、を有する、請求項１６に記載のＡＧＣ回路。
【請求項２１】
更に、
第１の中間ノードに接続された非反転入力と、第３の中間ノードに接続された反転入力と、高利得増幅器の非反転出力に接続された非反転出力と、高利得増幅器の反転出力に接続された反転出力とを有する第１の相互コンダクタンス増幅器と、
第２の中間ノードに接続された非反転入力と、第４の中間ノードに接続された反転入力と、高利得増幅器の非反転出力に接続された非反転出力と、高利得増幅器の反転出力に接続された反転出力とを有する第２の相互コンダクタンス増幅器とを有する、請求項２０に記載のＡＧＣ回路。
【請求項２２】
第１と第２の相互コンダクタンス増幅器は、各々が、
非反転入力と反転入力を有する差動入力と、第１と第２の差動出力を有する減衰器を有し、減衰器の非反転入力は第１の差動出力の第１の極性であり、かつ、減衰器の反転入力は第２の差動出力の第１の極性であり、
減衰器の第１の差動出力に接続された第１の差動入力と、減衰器の第２の差動出力に接続された第２の差動入力と、対応するバイアス電流制御装置に接続された少なくとも１つのバイアス入力と、正の電流端子と負の電流端子を含む差動電流出力を有する、相互コンダクタンス段階とを有する、請求項２１に記載のＡＧＣ回路。
【請求項２３】
相互コンダクタンス段階は、
減衰器の第１の差動出力に接続された差動入力と、バイアス端子と、正の電流端子と負の電流端子を含む差動電流出力とを有する、第１の差動トランジスタ対と、
減衰器の第２の差動出力に接続された差動入力と、バイアス端子と、第１の差動トランジスタ対の正の電流端子に接続された正の電流端子と第１の差動トランジスタ対の負の電流端子に接続された負の電流端子を含む差動電流出力とを有する、第２の差動トランジスタ対と、
第１の差動トランジスタ対のバイアス端子に接続された第１のバイアス電流制御装置と第２の差動トランジスタ対のバイアス端子に接続された第２のバイアス電流制御装置とを有する、請求項２２に記載のＡＧＣ回路。
【請求項２４】
相互コンダクタンス段階は、
減衰器の第１の差動出力の第１の極性に接続されたベースと、エミッタと、相互コンダクタンス段階の正の出力電流端子を構成するコレクタとを有する、第１のＮＰＮバイポーラ接合トランジスタと、
減衰器の第１の差動出力の第２の極性に接続されたベースと、第１のＮＰＮバイポーラ接合トランジスタのエミッタに接続されたエミッタと、相互コンダクタンス段階の負の出力電流端子を構成するコレクタとを有する、第２のＮＰＮバイポーラ接合トランジスタと、
減衰器の第２の差動出力の第１の極性に接続されたベースと、エミッタと、相互コンダクタンス段階の正の出力電流端子に接続されたコレクタとを有する、第３のＮＰＮバイポーラ接合トランジスタと、
減衰器の第２の差動出力の第２の極性に接続されたベースと、第３のＮＰＮバイポーラ接合トランジスタのエミッタに接続されたエミッタと、相互コンダクタンス段階の負の出力電流端子に接続されたコレクタとを有する、第４のＮＰＮバイポーラ接合トランジスタと、
第１と第２のＮＰＮバイポーラ接合トランジスタのエミッタに接続された第１のバイアス電流制御装置と、
第３と第４のＮＰＮバイポーラ接合トランジスタのエミッタに接続された第２のバイアス電流制御装置とを有する、請求項２２に記載のＡＧＣ回路。
【請求項２５】
更に、
第１の相互コンダクタンス増幅器の相互コンダクタンス段階をバイアスするように接続された第１のバイアス制御電流装置と、
第２の相互コンダクタンス増幅器の相互コンダクタンス段階をバイアスするように接続された第２のバイアス制御電流装置とを有する、請求項２２に記載のＡＧＣ回路。
【請求項２６】
第１と第２のバイアス制御電流装置の電流の和は、利得範囲をわたって一定である、請求項２５に記載のＡＧＣ回路。
【請求項２７】
各減衰器は、
第１の出力端子を有する第１の差動対単一端相互コンダクタンス段階と、
第２の出力端子を有する第２の差動対単一端相互コンダクタンス段階と、
第１と第２の出力端子の間に接続された抵抗性装置とを有する、請求項２５に記載のＡＧＣ回路。
【請求項２８】
第１と第２の差動対単一端相互コンダクタンス段階は各々が、
電流ミラーと、
電流ミラーに接続されたトランジスタの差動対と、
トランジスタの差動対をバイアスするように接続された電流シンクとを有する、請求項２７に記載のＡＧＣ回路。
【請求項２９】
更に、
電流ミラーは、
電源信号に接続されたエミッタと、ともに接続されたベースとコレクタとを有する第１のＰＮＰバイポーラトランジスタと、
電源信号に接続されたエミッタと、第１のＰＮＰバイポーラトランジスタのベースに接続されたベースと、コレクタとを有する第２のＰＮＰバイポーラトランジスタとを有し、
トランジスタの差動対は、
第１のＰＮＰバイポーラトランジスタのコレクタに接続されたコレクタと、電流シンクに接続されたエミッタと、差動入力信号の１つの極性を受信するベースとを有する第１のＮＰＮバイポーラトランジスタと、
第２のＰＮＰバイポーラトランジスタのコレクタに接続されたコレクタと、電流シンクに接続されたエミッタと、そのコレクタ及び抵抗性装置の一旦に接続されたベースとを有する第２のＮＰＮバイポーラトランジスタとを有する、請求項２８に記載のＡＧＣ回路。
【請求項３０】
電流シンクは、絶対温度に比例する電流を吸い込む、請求項２９に記載のＡＧＣ回路。
【発明の詳細な説明】
【０００１】
関連する出願の相互参照：
本発明は、２００１年２月２８日に出願された出願番号６０／２７２，１８７の名称” 高い線形性と単調な関係のあるオフセット電圧を有する自動利得制御回路”の米国仮特許出願に基づいており、それは、全体が、参照によりここに組み込まれる。本発明は、２００１年８月３１日に出願された出願番号０９／９４３，６６８の名称”可変相互コンダクタンス増幅器”の米国特許出願及び、更に、２００１年１２月２１日に出願された出願番号１０／０２７，３８６の名称” 精密自動利得制御回路”の米国特許出願に関連しており、その両方は、全体が、参照によりここに組み込まれる。
【０００２】
発明の分野：
本発明は、自動利得制御（ＡＧＣ）回路に関連し、更に、高い線形性と単調な関係のあるオフセット電圧を有するＡＧＣ回路に関連する。
【０００３】
関連技術の記載：
自動利得制御（ＡＧＣ）回路は、多くの通信及び信号処理応用で使用される。例えば、有線又は無線通信リンクの受信機内で、処理されるべき予定された信号は、短距離はなれているのでそして、それゆえに比較的強く、一方、他の信号は、長距離はなれており、そして非常に弱い。受信機は、強い信号と弱い信号の両方を処理しなければならず、これは、可変利得機能を意味する。高利得は、弱い信号を検出し且つ増幅するのに使用され、そして、低利得及び／又減衰は強い信号を処理するのに使用される。
【０００４】
ゼロ中間周波数（ＺＩＦ）無線構成等のような、ある構成では、ＡＧＣ機能は比較的大きな最大電圧利得と広い全体の利得範囲能力を必要とする。更に、利得範囲は、２つのベースバンドチャネル（ＩとＱ）をわたって比較的一致しなければならない。ＡＧＣを設定する高速応答制御ループを容易にするために、ＡＧＣは、プロセス変動と温度をわたり、非常に良好な絶対利得制御を有することが望ましい。ＡＧＣは、非常に良い低雑音及び線形性能を有しそして、制限された電圧源で動作するべきである。比較的高い対称性とそして、良好に制御されたオーバードライブ特性及び、低い全体的な電力消費のような、更なる要求が必要とされうる。
【０００５】
理想的な増幅器は、入力オフセット電圧を有しないが、しかし、製造中の構成要素間の避けられない不一致により、有限値の結果となる。入力オフセット電圧は、ゼロ入力電圧が印加されたときの、明らかなＤＣ入力電圧である。即ち、ゼロ入力電圧が印加されても、出力電圧はゼロではない。入力オフセット電圧は、増幅器の電圧利得で割ったこの出力電圧に等しい。ＺＩＦ無線構成では、入力オフセット電圧は、低レベル信号が検出され又は正確に復号される前に、補正される必要がある。オフセット補正は、非常に素早く起こらねばならないが、しかし、入力オフセット電圧は、増幅器利得が変化すると、変化する、ということにより複雑である。従って、入力オフセット電圧が全体的に除去されることができない場合には、次の最良の場合は、補正処理ができる限り素早くできるように、利得への依存性を予測可能とすることである。
【０００６】
ＡＧＣ機能を実行できる最も単純な利得段階は、トランジスタの基本的な差動対である。例示の差動対段階は、エミッタが互いに接続されたそして、バイアスシンク電流に接続された、バイポーラトランジスタＱ１，Ｑ２の対を含む。負荷又はバイアス抵抗の対は、各々がそれぞれの差動対のコレクタと電圧源信号の間に接続されている。差動入力は、トランジスタのベースをわたって印加され、そして、差動出力は、それぞれのコレクタをわたって現れる。この段階の利得は、負荷抵抗で乗算された、トランジスタＱ１又はＱ２の何れかの相互コンダクタンスである。単純に相互コンダクタンスを変化させることにより、利得が変更される。相互コンダクタンスは、バイアス電流を変化させると変化される。この種のＡＧＣ回路の基本的な問題は、入力信号の振幅能力が制限されることである。約５０ミリボルト（ｍＶ）ピークツーピークの入力差動電圧は、大きな非線形性を発生し始め、これは、多くの応用で許容できない。そのような非線形性は、例えば、１％よりも大きい全高周波歪み（ＴＨＤ）となりうる。高性能システムでは、ＡＧＣ機能は、２ボルト（Ｖ）ピークツーピークの大きさの入力差動電圧を扱う必要があり、このＡＧＣ段階を許容できなくする。
【０００７】
ＡＧＣ機能についての次の最も一般的な利得段階は、エミッタデジェネレイションを有する差動対である。エミッタデジェネレイションを有する差動対は、前述の単純な利得段階と似ており、そして、入力信号振幅能力を増加するためにエミッタデジェネレイション抵抗の対を更に有する。特に、トランジスタＱ１、Ｑ２の差動対のエミッタは、互いに接続されていない。代わりに、各エミッタは、一端が、それぞれの１つのエミッタデジェネレイション抵抗の一端に接続されている。抵抗の他端は、共に接続されそして、バイアス電流シンクに接続されている。エミッタデジェネレイション抵抗は理想的には線形である。この段階の全体的な相互コンダクタンスは、エミッタ抵抗により減少されそして、それらの存在は、トランジスタＱ１又はＱ２の非線形ベース−エミッタ接合をわたるよりも、これらの抵抗をわたって現れる更に多くの入力信号を許す。これは、大きな差動入電圧の大きく改善された線形な取扱いとなる。しかしながら、エミッタ抵抗は増加されるので、この段階の全体的な相互コンダクタンスは、小さくなりそしてトランジスタの相互コンダクタンスに依存しなくなり、そして、更にエミッタ抵抗に依存するようになる。この配置の基本的な問題は、バイアス電流を変更することにより利得を変える能力は、エミッタ抵抗が増加されるので、非常に制限されることである。
【０００８】
更に進んだＡＧＣ回路が提案されている。１つのアイデアは、固定利得の演算増幅器（オペアンプ）の前に、アナログ減衰器を設けることである。ある応用に対してこの配置はいくつかの問題がある。第１に、アナログ減衰器回路は、少なくとも３つのトランジスタと抵抗のスタック（カスコード）を必要とし、これは電圧振幅能力を減少させる。次に、大きな固定利得の増幅器の前に減衰器を配置することは、合理的な雑音性能に合わせるために、減衰器回路の部分を構成する抵抗が、非常に低値であることを要する。これらの低値抵抗は、大きな供給電流を必要とする。
【０００９】
上述のどの解決方法も、ＺＩＦ構成で使用されるＡＧＣ回路の全ての望ましい特性に合わない。
【００１０】
発明の概要：
本発明の実施例に従った自動利得制御（ＡＧＣ）回路は、高利得増幅器、帰還ネットワーク及び、第１と第２の相互コンダクタンス増幅器を有する。高利得増幅器は、ＡＧＣ回路の出力信号を出力する出力を有する。帰還ネットワークは、ＡＧＣ回路の入力信号を受信する第１の端と、高利得増幅器の出力に接続された第２の端と、第１と第２の中間ノードを有する。各相互コンダクタンス増幅器は、帰還ネットワークの第１と第２の中間ノードのそれぞれの一つに接続された入力と高利得増幅器の入力に接続された出力を有する。相互コンダクタンス増幅器は、ＡＧＣ回路の利得を制御するために、帰還ネットワーク内の仮想接地の位置を集合的に制御する。相互コンダクタンス増幅器は各々が、帰還ネットワークに接続された減衰器と、減衰器と高利得増幅器の入力に接続された相互コンダクタンス段階を有する。
【００１１】
各々の相互コンダクタンス増幅器は、比較的広い入力電圧範囲をわたり線形に動作するように構成される。ＡＧＣ回路は、入力オフセット電圧が、ＡＧＣ回路の利得と共に単調に変化するように構成されるのが、好ましい。しかしながら、入力オフセット電圧を有しないことが望まれるが、予測可能なオフセット電圧は簡単に補償されそして、減少され又は除去される。
【００１２】
一実施例では、高利得増幅器は、差動入力と第１と第２の極性の出力を有する差動出力を有する、差動増幅器である。帰還ネットワークは、第１と第２の中間差動ノードを有する。各相互コンダクタンス増幅器は、帰還ネットワークの第１と第２の中間差動ノードのそれぞれの１つに接続された、差動入力と、差動増幅器の差動入力に接続された差動出力を有する。帰還ネットワークは、幾つかの方法で実行される。示された構成では、帰還ネットワークは、第１と第２の抵抗の組みを有し、各抵抗の組みは、入力信号のそれぞれの極性と差動増幅器の対応する出力極性の間に直列に接続され且つ対応する中間ノードを構成する。直列に接続された抵抗の組みの中間ノードは、集合的に、中間差動ノードを構成する。
【００１３】
差動構成では、各相互コンダクタンス増幅器の減衰器は、帰還ネットワークの対応する中間差動ノードに接続される。また、各相互コンダクタンス段階は、対応する減衰器に接続された入力と差動増幅器の差動入力に接続された差動出力とを有する。更に特定の構成では、減衰器は、第１と第２の差動対単一端相互コンダクタンス段階と、相互コンダクタンス段階の間に接続された抵抗性装置とを有する。各差動対単一端相互コンダクタンス段階は、電流ミラーと、電流ミラーに接続されたトランジスタの差動対と、トランジスタの差動対に接続されたバイアス電流装置を有する。各相互コンダクタンス段階のバイアス電流装置は、絶対温度に比例する電流を吸いこむ。
【００１４】
減衰器は、第１と第２の中間差動信号を出力し、第１の中間差動信号の第１の極性は、対応する中間ノード対の第１の極性であり、第２の中間差動信号の第１の極性は、対応する中間ノード対の第２の極性である。相互コンダクタンス増幅器の各相互コンダクタンス段階は、第１と第２の対の差動トランジスタと少なくとも１つのバイアス電流装置を有する。第１の対の差動トランジスタは、第１の中間差動信号を受信し且つ、差動出力信号の第１の極性を供給する。第２の対の差動トランジスタは、第２の中間差動信号を受信し且つ、差動出力信号の第２の極性を供給する。１つ又はそれ以上のバイアス電流装置は、第１と第２の対の差動トランジスタをバイアスする。示された特定の実施例では、減衰器と各相互コンダクタンス増幅器の相互コンダクタンス段階は、各々、バイポーラ接合トランジスタを使用して実行される。しかしながら、同様な機能を実現するために、異なる形式のトランジスタ及び／又は回路素子が使用されうることは理解され、これにより本発明は、特定の回路の実施に制限されない。
【００１５】
一実施例では、第１のバイアス電流装置は、第１の相互コンダクタンス増幅器の相互コンダクタンス段階をバイアスするように接続され、第２の相互コンダクタンス増幅器の相互コンダクタンス段階をバイアスするように接続される。更に、第１と第２のバイアス電流装置は、ＡＧＣ回路の利得を修正するために制御される、制御可能な電流源である。線形性の改善のために、制御可能な電流源の電流の和は、利得範囲をわたり一定である。制御可能な電流源は、単一の差動電流信号により制御され、且つ電子的に制御される。バイアス電流制御装置は、利得を制御するために、予め定められた最大電流レベルと予め定められた最小電流レベルの間で可変できる。このように、合計のバイアス電流は実質的に一定のままであるように、１つのバイアス電流制御装置は線形に増加され、一方、他は線形に減少される。
【００１６】
ここに記載された利得回路は、仮想接地が変化するにつれて、変化する利得を有することは理解される。利得は、抵抗及び／又は相互コンダクタンス比により決定され、これは、線形に、指数関数的に（例えば、ｄＢに線形に）、又は、他の有益な関数に従って、変わりうる。最大無歪み信号レベルは、抵抗により定められそして、２つ以上の入力段階を必要としない。線形性は、帰還抵抗ネットワークと独立して、調整されうる。閉ループ増幅器利得回路内及び一部である、利得制御ネットワークが、設けられる。利得回路はＤＣ又はＡＣ結合され、そして、他の同様な利得回路と従属接続される。コモンモード基準を要求しない差動利得回路が、開示される。利得回路は、ＩＣの同じシリコンダイ上の異なる利得回路をわたる低絶対利得公差と良好な利得の一致を有する。利得回路の雑音と線形性の性能の両方をの最適化を可能とする制御回路が開示される。この能力は、２つのみがある時間に活性化されるように、利得回路を構成する相互コンダクタンスセルを個々にシーケンスすることにより、可能とされる。制御回路は、精密な電流比能力と精密なオン及びオフ設定点を有するランプ関数を実行しうる。制御回路は、望まれる場合には、従属接続される。入力オフセット誤差電圧は、除されないが、それにもかかわらず、それは利得とともに単調に変化し、簡単な補償でオフセット電圧補正を予測可能とする。
【００１７】
本発明の実施例の以下の詳細な説明が、図面と共に考慮されると、本発明のより良い理解が得られる。
【００１８】
本発明の実施例の詳細な説明：
図１は、高い線形成と単調な関係のあるオフセット電圧を示す、本発明の実施例に従った例示のＡＧＣ回路１００の概略図である。ＡＧＣ回路１００は、６つの帰還抵抗ＲＡ１，ＲＡ２、ＲＢ１，ＲＢ２、ＲＣ１及びＲＣ２、相互コンダクタンス増幅器の対Ｇ１とＧ２、制御電流源の対Ｉ１とＩ２及び、高利得相互インピーダンス段階増幅器Ａ１を有する。相互コンダクタンス増幅器Ｇ１とＧ２は、相互コンダクタンスＧｍ１とＧｍ２をそれぞれ有する。制御電流源Ｉ１とＩ２は、それぞれ制御電流ＩＣＮＴ１とＩＣＮＴ２を吸い込む。ＡＧＣ回路１００は、正と負の極性信号ＶＩＮ＋とＶＩＮ−を有する差動入力電圧ＶＩＮを受信し、ＶＩＮ＝（ＶＩＮ＋）−（ＶＩＮ−）である。ＡＧＣ増幅器２０１は、正と負の極性信号ＶＯＵＴ＋とＶＯＵＴ−を有する差動入力電圧ＶＯＵＴを受信し、ＶＯＵＴ＝（ＶＯＵＴ＋）−（ＶＯＵＴ−）である。
【００１９】
入力信号ＶＩＮ＋とＶＩＮ−は、２つの抵抗ＲＡ１とＲＡ２のそれぞれの端に供給される。抵抗ＲＡ１の他の端は、第１の中間ノードを構成する抵抗ＲＢ１の一端に接続され、これは、更に、相互コンダクタンス増幅器Ｇ１の非反転入力に接続されている。抵抗ＲＢ１の他の端は、第２の中間ノードを構成する抵抗ＲＣ１の一端に接続され、これは、更に、相互コンダクタンス増幅器Ｇ２の非反転入力に接続されている。抵抗ＲＣ１の他の端は、負の極性の出力信号ＶＯＵＴ−を発生する、増幅器Ａ１の非反転出力に接続されている。抵抗ＲＡ２の他の端は、第３の中間ノードを構成する抵抗ＲＢ２の一端に接続され、これは、更に、相互コンダクタンス増幅器Ｇ１の反転入力に接続されている。抵抗ＲＢ２の他の端は、第４の中間ノードを構成する抵抗ＲＣ２の一端に接続され、これは、更に、相互コンダクタンス増幅器Ｇ２の反転入力に接続されている。抵抗ＲＣ２の他の端は、正の極性の出力信号ＶＯＵＴ＋を発生する、増幅器Ａ１の反転出力に接続されている。
【００２０】
相互コンダクタンス増幅器Ｇ１とＧ２の反転出力は、共に接続されそして、増幅器Ａ１の非反転入力に接続されている。相互コンダクタンス増幅器Ｇ１とＧ２の非反転出力は、共に接続されそして、増幅器Ａ１の反転入力に接続されている。相互コンダクタンス増幅器Ｇ１は、電流源Ｉ１に接続されそして、制御電流ＩＣＮＴ１でバイアスされる。相互コンダクタンス増幅器Ｇ２は、電流源Ｉ２に接続されそして、制御電流ＩＣＮＴ２でバイアスされる。差動電圧ノードｖ１は、第１と第３の中間ノードの間で定義され、そして、差動電圧ノードｖ２は、第２と第４の中間ノードの間で定義される。
【００２１】
このように、ＡＧＣ回路１００は、相互コンダクタンス増幅器Ｇ１とＧ２の対、増幅器Ａ１、抵抗ＲＡ１−ＲＣ２を有する帰還ネットワークＦＢ及び、電流源Ｉ１とＩ２により構成される制御電流の対を有する、４つの構成要素部を有する。相互コンダクタンス増幅器Ｇ１とＧ２の差動出力は、増幅器Ａ１の差動入力を駆動する。増幅器Ａ１の差動出力は、差動入力ＶＩＮを受け且つ相互コンダクタンス増幅器Ｇ１とＧ２の入力に接続された帰還ネットワークＦＢを駆動する。ＡＧＣ回路１００は、比較的大きな入力電圧の存在下で、線形のままでいるように設計される２つの相互コンダクタンス段階のみを使用する。
【００２２】
動作では、電流源Ｉ１がオンで電流源Ｉ２がオフとなり、そして、正の入力信号（ＶＩＮ＋＞ＶＩＮ−）が印加されたときに、第１の相互コンダクタンス増幅器Ｇ１は、応答して負の電流を出力する。第２の相互コンダクタンス増幅器Ｇ２がオフで且つ不活性であり、又は、そうでなければ、動作に実際的に影響を与えない高インピーダンスを示す。第１の相互コンダクタンス増幅器Ｇ１からの負の入力電流は、高利得相互インピーダンス増幅器Ａ１に印加され、これは、電圧を出力させる。反対極性又は増幅器Ａ１の負の出力は、帰還ネットワークＦＢを介して入力に接続されている。極性の変化は、相互コンダクタンス増幅器Ｇ１とＧ２の入力と出力の間で発生することに注意する。相互インピーダンス増幅器Ａ１は、信号を反転しない。
【００２３】
一般的には、ＡＧＣ回路１００のような、帰還増幅器の利得は、帰還ネットワークＦＢの帰還抵抗と仮想接地に関して定義される。多数の非常に小さい値の抵抗が、抵抗列の一端が正の電圧に接続されそして他端が負の電圧に接続されて、直列に接続された場合には、約ゼロの電圧を有する抵抗列内のノードが存在する。このゼロ電圧ノードは、グランドには直接的には接続されていないがしかしグランドと同じ電位を有するので、”仮想接地”と考えられる。抵抗列が帰還増幅器についての帰還ネットワークである場合には、閉ループ電圧利得は、仮想接地ノードと出力の間の合計の抵抗を、仮想接地ノードと入力の間の合計の抵抗で割った比に等しいことが示されることが可能である。
【００２４】
相互コンダクタンス増幅器Ｇ１がオンで相互コンダクタンス増幅器Ｇ２がオフの、ＡＧＣ回路１００を参照すると、差動仮想接地は、ノードｖ１である。同様に、相互コンダクタンス増幅器Ｇ１がオフで相互コンダクタンス増幅器Ｇ２がオフでは、差動仮想接地はノードｖ２である。抵抗ＲＢ１とＲＢ２は、無限に小さな値の抵抗が、直列に無限の数だけ接続されたと考えられ、それにより、両相互コンダクタンス増幅器Ｇ１とＧ２をオンすると、ＲＢ１とＲＢ２の内側の２つのノードの間に差動仮想接地が存在する。そして、利得は、抵抗ＲＣ（ＲＣ１とＲＣ２）に抵抗ＲＢ（ＲＢ１とＲＢ２）の部分を加えた和を、抵抗ＲＡ（ＲＡ１とＲＡ２）と抵抗ＲＢの残りの和で割ったものである。実質的には、仮想接地の位置は、利得が最小から最大となるのにつれて、抵抗ＲＢ１とＲＢ２の各々の一旦から他の端へ、移動される。
【００２５】
ＲＡ＝ＲＡ１＝ＲＡ２、ＲＢ＝ＲＢ１＝ＲＢ２及び、ＲＣ＝ＲＣ１＝ＲＣ２と仮定する。電流源Ｉ１がオンで電流源Ｉ２がオフの場合には、仮想接地は、ノードｖ１にあり、そして、全体的な利得は最大であり、そして、（ＲＢ＋ＲＣ）／ＲＡと単純化される。電流源Ｉ１がオンで電流源Ｉ２がオフの場合には、仮想接地は、ノードｖ２に移動し、そして、全体的な利得は最小であり、そして、ＲＣ／（ＲＡ＋ＲＢ）と単純化される。これらの最大及び最小利得の場合には、利得は、抵抗ＲＡ−ＲＣの比であり、これは、集積回路（ＩＣ）処理内では、非常に精密に一致する（例えば、０．２％）注意する。従って、全体的な利得は、これらの場合には精密に制御され得る。
【００２６】
最終の場合は、両方の電流源Ｉ１とＩ２がオンのときである。この場合には、仮想接地は、ノードｖ１とｖ２の間の仮想的に配置され、利得は、最大と最小の場合の間である。利得は、相互コンダクタンス比だけでなく抵抗比も含む。相互コンダクタンス比は、ＩＣ処理内では、精密に一致される（例えば、＜１％）。従って、利得は、全利得範囲を通して、精密に制御される。要約すると、ＡＧＣ回路１００は、負帰還構成であり、その利得は相互コンダクタンス増幅器Ｇ１とＧ２への制御電流により変化される。
【００２７】
相互コンダクタンス増幅器Ｇ１とＧ２への入力電流は無視でき、ｖ１とｖ２ノードでの電圧は、以下の式１と２でそれぞれ供給されるとする：
【００２８】
【数１】
2005505149.tif 000003
ここで、ＲＡ＝ＲＡ１＝ＲＡ２、ＲＢ＝ＲＢ１＝ＲＢ２及び、ＲＣ＝ＲＣ１＝ＲＣ２である。
【００２９】
ＡＧＣ回路１００の出力電圧は、以下の式３に示されたように、ｖ１とｖ２の電圧の関数である：
【００３０】
【数２】
2005505149.tif 000004
ここで、ＲＴは、増幅器Ａ１の相互抵抗である。以下の式４は、出力電圧ＶＯＵＴを解くために、式３へ式１と２代入する結果であり：
【００３１】
【数３】
2005505149.tif 000005
ＲＴ（Ｇｍ１＋Ｇｍ２）＞＞１、ここで、”〜”は、”ほぼ等しい”を示す。
【００３２】
図２は、相互コンダクタンス増幅器Ｇ１とＧ２のいずれか又は両方として使用されうる、そして、更に制御電流源Ｉ１とＩ２を組み込む例示の相互コンダクタンス増幅器Ｇのブロック図である。相互コンダクタンス増幅器Ｇは、第２の相互コンダクタンス段階２０３に印加される電圧を減少させる、第１段の減衰器２０１を有する。電子利得制御が、減衰器２０１と相互コンダクタンス段階２０３のいずれか又は両方に与えられる。減衰は、線形性を維持するために入力電圧を増加することが存在すると増加されうる。示された実施例では、減衰器２０１は、固定されそして、線形性を確立するために予め定められた値に設定される。減衰器２０１は、電圧供給信号ＶＳｕｐｐｌｙとグランドの間で参照され、そして、差動極性信号ＶＧＩＮ＋とＶＧＩＮ−を有する差動入力電圧ＶＧＩＮを受信し、ＶＧＩＮ＝ＶＧＩＮ＋  −  ＶＧＩＮ−である。減衰器２０１は、４つの電圧信号ＶＡ，ＶＢ，ＶＣ及びＶＤ（それぞれ電圧ＶＡ，ＶＢ，ＶＣ及びＶＤを有する）を、差動極性出力電流信号ＩＯＵＴ＋とＩＯＵＴ−を有する差動出力電流ＩＯＵＴを発生する、相互コンダクタンス段階２０３へ出力し、ここで、ＩＯＵＴ＝ＩＯＵＴ＋  −  ＩＯＵＴ−である。。
【００３３】
図３は、減衰器２０１の例示の実施例の概略図である。減衰器２０１は、ＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）Ｑ１−Ｑ４、ＰＮＰ  ＢＪＴ  Ｑ５−Ｑ８、抵抗ＲＸ及び、２つの定電流源又はシンク３０５，３０７を有する。抵抗ＲＸは、相互コンダクタンス増幅器Ｇ１については抵抗Ｒ１で置き換えられ、そして相互コンダクタンス増幅器Ｇ２については抵抗Ｒ２で置き換えられる。電流シンク３０５は、電流ＩＡ１を引き、そして、電流シンク３０７は、電流ＩＡ２を引く。トランジスタＱ５−Ｑ８のエミッタは、ＶＳｕｐｐｌｙ信号に接続されている。トランジスタＱ５とＱ７のベースは、共に接続されそして、トランジスタＱ５のベースは、そのコレクタに接続されている。同様な方法で、トランジスタＱ６とＱ８のベースは、共に接続されそして、トランジスタＱ６のベースは、そのコレクタに接続されている。
【００３４】
トランジスタＱ５、Ｑ７、Ｑ８及びＱ６のコレクタは、それぞれ、トランジスタＱ１、Ｑ３、Ｑ４及びＱ２のコレクタに接続されている。トランジスタＱ１とＱ３のエミッタは、共に接続され、そして、他端がグランドに接続された、電流シンク３０５の一端へ接続されている。トランジスタＱ２とＱ４のエミッタは、共に接続され、そして、他端がグランドに接続された、電流シンク３０７の一端へ接続されている。トランジスタＱ１とＱ２のベースは、ＶＧＩＮ＋とＶＧＩＮ−信号をそれぞれ受信し、これは、それぞれＶＡとＶＢ信号と同じである。トランジスタＱ３とＱ４のベースは、ＶＣとＶＤ信号がそれぞれ現れる。抵抗ＲＸは、トランジスタＱ３のベースに一端が接続され、そして、トランジスタＱ４のベースに他端が接続されている。電流ＩＤは、トランジスタＱ３のコレクタからベースへ流れるように規定され、そして、トランジスタＱ４のベースからコレクタへ同じ電流が流れる。電流ＩＲＸは、ＶＣとＶＤ信号の間の抵抗ＲＸを通して流れるとして規定される。ＩＲＸ電流は、抵抗Ｒ１については電流ＩＲ１と、そして、抵抗Ｒ２については電流ＩＲ２と置き換えられる。
【００３５】
４つの出力電圧ＶＡ−ＶＤは、２つのＶＧＩＮ＋とＶＧＩＮ−入力信号と同じである、ＶＡとＶＢ信号を有する差動入力電圧ＶＧＩＮの関数である。抵抗ＲＸの各端に接続された、トランジスタＱ１、Ｑ３及びＱ２、Ｑ４の２つの差動対がある。示されているこの実施例では、トランジスタＱ１−Ｑ４は実質的には同一である。トランジスタＱ３とＱ４は、ダイオード接続され、共に短絡されているベースとコレクタを有する。トランジスタＱ５とＱ７は、第１の電流ミラー３０１として構成されそして、トランジスタＱ６とＱ８は、第２の電流ミラー３０３として構成される。このように、トランジスタＱ１とＱ２のコレクタは、電流ミラー３０１と３０３の入力に接続され、電流ミラーの出力はトランジスタＱ３とＱ４のコレクタに接続されている。電流ミラー３０１と３０３は、ＰＮＰトランジスタとして示されているが、他の電流ミラー構成でも実行されうる。例えば、電流ミラー３０１と３０３は、ＰＭＯＳトランジスタ又は同様なもののような他の形式のトランジスタを使用して実行されうる。また、示された実施例では、電流ミラー３０１と３０３は、１：１の出力／入力比を有するが、電流源３０５と３０７は、一致していると仮定され、そして、ベース電流は無視できると仮定される。
【００３６】
トランジスタＱ１とＱ３の差動対と第１の電流ミラー３０１との結合は、差動対からの差動電流に等しい出力電流（ＩＤ）を有する、差動−対単一端相互コンダクタンス段階を構成する。この電流は抵抗ＲＸを通して流れ（ＩＲＸ）、そして、次の式５に従って定義される：
【００３７】
【数４】
2005505149.tif 000006
ここで、ＩＡ２＝ＩＡ１＝ＩＡ及び、ＶＴは熱係数電圧（温度に等価な電圧、ここで、ＶＴ＝ｋＴ／ｑ、ここで、”ｋ”はジュール／度ケルビンのボルツマン定数であり、Ｔは度ケルビンの温度（絶対温度）であり、”ｑ”は電子の電荷の大きさ）である。差動入力電圧は、以下の式６と７に示されたように、抵抗ＲＸをわたる電流抵抗性（ＩＲ）降下プラス２つの差動対の差動入力電圧に等しく：
【００３８】
【数５】
2005505149.tif 000007
ここで、｜（ＶＡ−ＶＣ）｜＜ＶＴである。以下の式８は、いずれかの差動対に印加された電圧は、入力電圧の半分よりも小さいか又は等しい部分であることを示す、減衰器伝達関数であり：
【００３９】
【数６】
2005505149.tif 000008
ここで、再び、｜（ＶＡ−ＶＣ）｜＜ＶＴである。この部分は、バイアス電流ＩＡが大きくなると、小さくなる。この部分は、ＩＡが絶対温度（ＰＴＡＴ）に比例するようになされるときには、温度に独立である。以下の式９は、線形動作の条件を示す：
【００４０】
【数７】
2005505149.tif 000009
最大入力電圧は、電流ＩＡが増加する場合には、増加できるが、しかし、ＩＡ及び／又はＲＸを増加させることも、減衰の量を増加する。
【００４１】
図４は、相互コンダクタンス段階２０３の例示の実施例の概略図である。相互コンダクタンス段階２０３は、４つのＮＰＮ  ＢＪＴｓ  Ｑ１１、Ｑ１２、Ｑ１３及びＱ１４と、２つの電流シンク４０１と４０３を含む。トランジスタＱ１１とＱ１３は、それらのエミッタで共に接続され、そして、電流ＩＢ１を吸い込む電流シンク４０１の一端に接続されている。トランジスタＱ１２とＱ１４は、それらのエミッタで共に接続され、そして、電流ＩＢ２を吸い込む電流シンク４０３の一端に接続されている。ＶＡ−ＶＤ信号は、それぞれトランジスタＱ１１−Ｑ１４のベースに供給されている。トランジスタＱ１１とＱ１４のコレクタは共に接続され且つ、ＩＯＵＴ＋出力信号が現れる。トランジスタＱ１２とＱ１３のコレクタは共に接続され、そして、ＩＯＵＴ−出力信号が現れる。減衰器２０１からの４つの出力は、相互コンダクタンス段階への４つの入力信号（ＶＡ，ＶＢ，ＶＣ及びＶＤ）であるので、以下の式１０は、差動出力電流ＩＯＵＴを記述する：
【００４２】
【数８】
2005505149.tif 000010
ここで、ＩＢ２＝ＩＢ１＝ＩＢである。減衰器伝達関数（式８）を、上述の相互コンダクタンス関数に代入すると、式１１を生じ：
【００４３】
【数９】
2005505149.tif 000011
ここで、｜（ＶＡ−ＶＣ）｜＜ＶＴである。減衰器２０１と相互コンダクタンス段階２０３を使用する相互コンダクタンス増幅器Ｇの相互コンダクタンス”Ｇｍ”は、以下の式１２により定義される：
【００４４】
【数１０】
2005505149.tif 000012
差動出力電流は、抵抗ＲＸを流れる電流ＩＲＸに比例する。相互コンダクタンスは、相互コンダクタンス段階への何れかのバイアス電流（ＩＢ）又は減衰器段階へのバイアス電流（ＩＡ）変化させることにより又は両方を変化させることにより、変化されることが可能である。
【００４５】
相互コンダクタンス増幅器Ｇ１とＧ２は、同一である必要はない。相互コンダクタンス増幅器Ｇ１とＧ２の間の変形は、ＡＧＣ増幅器伝達関数、即ち利得対制御電圧、を調整するために使用される。上述の式１２を使用すると、相互コンダクタンス増幅器Ｇ１とＧ２の相互コンダクタンスＧｍ１とＧｍ２は、それぞれ、以下の式１３と１４により与えられ：
【００４６】
【数１１】
2005505149.tif 000013
ここで、ＩＢは、ＩＣＮＴ１とＩＣＮＴ２にそれぞれ置き換えられ、そして、ＲＸは抵抗Ｒ１とＲ２にそれぞれ置き換えられる。式１３と１４からの相互コンダクタンスＧｍ１とＧｍ２を式４により与えられる帰還増幅器利得へ代入すると、以下の式１５により与えられるように、制御電流ＩＣＮＴ１とＩＣＮＴ２の関数としての電圧利得を与える：
【００４７】
【数１２】
2005505149.tif 000014
以下の式１６に従って、減衰器バイアス電流ＩＡはＰＴＡＴであると仮定する：温度独立バイアス抵抗Ｒｂｉａｓについて、
【００４８】
【数１３】
2005505149.tif 000015
そして、増幅器利得関係は、以下の式１７に単純化される：
【００４９】
【数１４】
2005505149.tif 000016
ＩＡは、特定の構成について最適な動作のために設定されることに注意する。Ｒｂｉａｓは、そして、式１６に与えられる関係に基づいて得られる。
【００５０】
一実施例では、単一端信号が考えられ、そして、単純なミラーが、制御電流ＩＣＮＴ１とＩＣＮＴ２を発生するのに使用されうる。他の実施例では、単一の差動入力電流が、制御電流ＩＣＮＴ１とＩＣＮＴ２として印加される。例えば、差動入力電流は、ディジタル／アナログ変換器（ＤＡＣ）の出力でもよく、そして、分離を改善するために、選択的に差動である。図５は、ＡＧＣ回路１００の特定の構成に対する、制御電流ＩＣＮＴ１とＩＣＮＴ２対デシベル（ｄＢ）の利得のグラフ図である。利得は、最小Ｇ０から最大Ｇ３へ変化し、そして、各制御電流は、予め定められた最小値ＩＭＩＮから予め定められた最大値ＩＭＡＸへ変化する。ＩＣＮＴ１が、ＩＭＡＸである場合には、ＩＣＮＴ２はＩＭＩＮにあり、そして、利得はＧ３で最大である。ＩＣＮＴ２が、ＩＭＡＸである場合には、ＩＣＮＴ１はＩＭＩＮにあり、そして、利得はＧ０で最小である。２つの制御電流の和は、全体の動作範囲をわたり一定（ＩＭＡＸ）である。一実施例では、ＩＭＩＮは約ゼロである。
【００５１】
”ｘ”が、ＩＭＡＸのように、全体の電流に対するＩＣＮＴ１の比として定義される場合には、利得は以下の式１８に従って表現され：
ｘ＝ＩＣＮＴ１／（ＩＣＮＴ１＋ＩＣＮＴ２）及び０と１を含むその間の範囲について、
【００５２】
【数１５】
2005505149.tif 000017
である。相互コンダクタンス段階抵抗Ｒ１とＲ２は、制御曲線の中心点で利得を調整するのに使用され、これは、以下の式１９と２０により示されているように、利得伝達関数をｄＢで線形にすることを容易にする：
ｘ＝０．５に対して、
【００５３】
【数１６】
2005505149.tif 000018
そして、Ｒ１’＝Ｒｂｉａｓ＋Ｒ１及び、Ｒ２’＝Ｒｂｉａｓ＋Ｒ２に対して、
【００５４】
【数１７】
2005505149.tif 000019
各相互コンダクタンス増幅器Ｇ１とＧ２に関連する入力オフセットがあると仮定される。ｖｉｏ１とｖｉｏ２と呼ぶ、入力オフセット電圧は、それぞれ、相互コンダクタンス増幅器Ｇ１とＧ２の各入力に直列な電圧源として表現されうる。ｖｉｏ１とｖｉｏ２が、それぞれ、式１と２に従って、電圧ｖ１とｖ２に加算されそして、上述の分析が繰返される場合には、入力電圧と両方の相互コンダクタンス段階のオフセット電圧の関数として、ＡＧＣ回路１００出力電圧についての表現が達成される。ＡＧＣ入力オフセット電圧”ｖｉｏ”は、以下の式２１により示されるように、出力電圧をゼロに等しくするのに要求される入力電圧の値として定義される：
【００５５】
【数１８】
2005505149.tif 000020
ｘに関するＡＧＣ増幅器電圧の２次微分は、ｘのどの値（ｘはゼロから１）についても、ゼロである場合には、オフセット電圧は、非単調である。これらの形式の相互コンダクタンス段階についての入力オフセット電圧は、実際的には、制御電流ＩＣＮＴ１とＩＶＮＴ２に独立である。ｖｉｏの２次微分は、以下の式２２により与えられ：
【００５６】
【数１９】
2005505149.tif 000021
ここで、”Ｙ”は以下の式２３に従って定義される：
【００５７】
【数２０】
2005505149.tif 000022
ここで、２次微分をゼロにする唯一の方法は、式２１からの式［（ＲＡ／Ｒ１’）−（ＲＡ＋ＲＢ）／Ｒ２’］ がゼロであることである。しかしながら、これは、オフセット電圧がｘと共に線形にもちろん単調に変わる、特別な場合である。従って、オフセット電圧は、利得と共に単調に変化し、これは、高速な予測的なオフセット補正アルゴリズムの使用を可能とする。
【００５８】
入力オフセット電圧の支配的な発生源は、入力段内で発生するので、２つ以上の入力段を有するＡＧＣ増幅器は、利得が変化するにつれて、不規則に変化する入力オフセット電圧を有する。２つのみの相互コンダクタンス増幅器段階を有するＡＧＣ回路１００の示された実施例は、制御回路を単純化しそして、入力オフセット電圧が利得と共に単調に変化するという望ましい特性を有する。これは、オフセット電圧が、最小と最大の利得設定で見つかった後に、ＡＧＣ回路１００の他の利得設定でのオフセット電圧は、正確に予測できうることを意味する。正確なオフセット予測は、利得が変わるたびに検索アルゴリズムを使う時間を開始する必要を減少又はそうでなければ削除する。一実施例では、制御回路は、ｄＢで線形である。相互コンダクタンス増幅器Ｇ１とＧ２は、比較的に大きな入力電圧信号で線形に動作し、そして、電子的に制御可能に実行されうる。例えば、電流シンク４０１と４０３又は同様なものを使用して実行される制御電流源Ｉ１とＩ２は、電子的に制御可能なバイアス電流制御装置を使用して簡単に実行される。本発明は、特定の入力段数に制限されないことに注意する。
【００５９】
本発明に従ったＡＧＣ回路は、多くの望ましい特徴を有する。利得は、仮想接地が変わるにつれて変化される。抵抗及び／又はトランジスタ相互コンダクタンス（ｇｍ）比が、利得を決定する。最大無歪み信号レベルは、抵抗により定められ、２つ以上の入力段を必要としない。線形性は、帰還ネットワークＦＢと独立して調整される。除去されないが、入力オフセット誤差電圧は、利得と共に単調に変わり、オフセット電圧補正を予測可能とする。利得は、指数関数的に変わり、それにより、ｄＢで線形である。一実施例では、利得制御ネットワークは、閉ループ増幅器利得回路の内部又は一部であってもよい。ＡＧＣ回路は、ＤＣ又はＡＣ結合されてもよくそして、縦続接続されてもよい。ＡＧＣ回路は、コモンモード基準を必要としない差動利得回路である。ＡＧＣ回路は、同じシリコンダイ上の異なる利得回路をわたり、低絶対利得公差と良好な利得一致を有する。ＡＧＣ回路は、高度な利得制御回路を必要とせず、そして、制御回路は、望まれるならば、縦続接続されうる。
【００６０】
ＺＩＦ構成は、比較的大きな最大電圧利得（例示の実施例では、１０００ボルト／ボルト（Ｖ／Ｖ））と比較的大きな合計利得範囲能力（例示の実施例では６６ｄｂのような）を有するＡＧＣ関数を必要とする。更に、利得範囲は、互いに０．１ｄｂ内のように、精密に、２つのベースバンドチャネル（ＩとＱ）をわたり一致すべきである。ＡＧＣを設定する高速応答ディジタル制御ループを容易にするために、ＡＧＣは、プロセス変動と温度をわたり、＋／−１ｄｂへの絶対利得制御を有することが望まれる。ＡＧＣはＤＣ結合され、低雑音と高い線形性の性能を有し、そして、（例示の実施例では２．７Ｖのような）制限された電圧源で動作すべきである。（例示の実施例ではディジタル制御ループ処理を扱うために）高い対称性と良好に制御されたオーバードライブ特性及び低い全体的な電力消費のような、追加の要求が考慮される。ここに開示されたＡＧＣ回路１００は、全てのこれらの要求を達成する。
【００６１】
本発明に従ったシステム及び方法は、１つ又はそれ以上の実施例と共に開示されたが、本発明をここに示された特定の形式に限定するものではなく、反対に、添付の請求項に記載されているように、本発明の意図と範囲内に合理的に含まれる、そのような、代わりのもの、修正及び、等価物を含むと考えられる。
【図面の簡単な説明】
【図１】
高い線形成と単調な関係のあるオフセット電圧を示す、本発明の実施例に従った例示のＡＧＣ回路の概略図である。
【図２】
図１のＡＧＣ回路の相互コンダクタンス増幅器のいずれか又は両方として使用されうる、相互コンダクタンス段階に接続された減衰器を有する例示の相互コンダクタンス増幅器のブロック図である。
【図３】
図２の減衰器の例示の実施例の概略図である。
【図４】
図２の相互コンダクタンス段階の例示の実施例の概略図である。
【図５】
図１のＡＧＣ回路の特定の構成についての、制御電流対デシベル（ｄＢ）での利得のグラフ図である。
【図２】
2005505149.tif 000023
【図５】
2005505149.tif 000024
【国際公開パンフレット】
2005505149.tif 000025
2005505149.tif 000026
2005505149.tif 000027
2005505149.tif 000028
2005505149.tif 000029
2005505149.tif 000030
2005505149.tif 000031
2005505149.tif 000032
2005505149.tif 000033
2005505149.tif 000034
2005505149.tif 000035
2005505149.tif 000036
2005505149.tif 000037
2005505149.tif 000038
2005505149.tif 000039
2005505149.tif 000040
2005505149.tif 000041
2005505149.tif 000042
2005505149.tif 000043
2005505149.tif 000044
2005505149.tif 000045
2005505149.tif 000046
2005505149.tif 000047
2005505149.tif 000048
2005505149.tif 000049
2005505149.tif 000050
2005505149.tif 000051
2005505149.tif 000052
2005505149.tif 000053
2005505149.tif 000054
2005505149.tif 000055
2005505149.tif 000056
2005505149.tif 000057
2005505149.tif 000058
2005505149.tif 000059
2005505149.tif 000060
2005505149.tif 000061
2005505149.tif 000062
2005505149.tif 000063
2005505149.tif 000064
2005505149.tif 000065
2005505149.tif 000066
【国際公開パンフレット（コレクトバージョン）】
2005505149.tif 000067
2005505149.tif 000068
【国際調査報告】
2005505149.tif 000069
2005505149.tif 000070
2005505149.tif 000071