(57)【要約】電気装置（１０）は、結線の配列を有するパッケージ（２０）と、パッケージ内に配置された熱伝導性の電気絶縁基板（１２）と、パッケージ内に配置されて基板と熱接触した複数の重合体で正の温度係数（ＰＰＴＣ）の抵抗器（１４）と、制御電流によりＰＰＴＣ抵抗素子を間接的に加熱するために基板と熱接触した電界効果トランジスタ（１６）等の少なくとも１つの発熱体とを備え、ＰＰＴＣ抵抗器を低い抵抗状態から非常に高い抵抗状態に切り替える。複数の電気的負荷を制御する方法もまた開示されている。
2005530478.tif 000002
【特許請求の範囲】
【請求項１】
結線の配列を有するパッケージと、
前記パッケージ内に配置された熱伝導性の電気絶縁基板と、
前記パッケージ内に配置されて前記基板と熱接触した複数の抵抗素子と、
前記パッケージ内に配置されて前記基板と熱接触した少なくとも１つの発熱体と、を備え、
各抵抗素子はゼロではない所定の温度係数を有すると共に、前記配列の異なる組の結線に接続され、
前記発熱体は、前記結線の配列の対応する電極に接続された電極を有して、前記基板を加熱すると共に、外部から印加される制御電流に応じて前記抵抗素子を間接的に加熱することで、前記複数の抵抗素子の抵抗値を変更することを特徴とする電気装置。
【請求項２】
前記複数の抵抗素子は、重合体の正の温度係数（ＰＰＴＣ）の抵抗器を備える請求項１記載の電気装置。
【請求項３】
前記少なくとも１つの発熱体は、少なくとも１つの接合部を有する半導体装置を備える請求項１記載の電気装置。
【請求項４】
前記半導体装置は、パワーダイオードと、パワー電界効果トランジスタと、パワーバイポーラトランジスタと、パワーサイリスタと、パワーシリコン制御式整流器の１つを備える請求項３記載の電気装置。
【請求項５】
前記基板は、前記半導体装置の一体の電極を備える請求項３記載の電気装置。
【請求項６】
前記抵抗素子と前記基板との間に電気絶縁層を更に備えた請求項５記載の電気装置。
【請求項７】
前記基板は、電気トレースのパターン化された配列を備え、各抵抗素子は、同一面にあって離間した２個の接続パッドを含み、該パッドは前記基板の電気トレースのそれぞれのパッドに直接接着されたことを特徴とする請求項１記載の電気装置。
【請求項８】
前記基板はリードフレームを備える請求項１記載の電気装置。
【請求項９】
結線の配列を有するパッケージと、
前記パッケージ内に配置された熱伝導性の電気絶縁基板と、
前記パッケージ内に配置されて前記基板と熱接触した重合体の正の温度係数（ＰＰＴＣ）の複数の抵抗器と、
前記パッケージ内に配置されて前記基板と熱接触した少なくとも１つのパワー電界効果トランジスタと、を備え、
各ＰＰＴＣ抵抗器は所定の正の温度係数を有すると共に、前記配列の異なる組の結線に接続され、
前記パワー電界効果トランジスタは、前記結線の配列の対応する電極に接続されたゲート、ソース及びドレイン電極を有して、前記基板を加熱すると共に、制御電流に応じて前記ＰＰＴＣ抵抗器を間接的に加熱することで、前記ＰＰＴＣ抵抗器を低い抵抗値状態から非常に高い抵抗値状態に切り替えることを特徴とする電気装置。
【請求項１０】
前記複数のＰＰＴＣ抵抗器の１つが前記電界効果トランジスタのゲート電極と外部制御信号源との間に直列に接続された電気回路構成を備える請求項９記載の電気装置。
【請求項１１】
複数の電気負荷に対して別々に電気的過負荷の保護を付与すると共に、切断制御信号に応じて前記負荷を同時に切断する方法であって、
共通の加熱基板を設ける工程と、
前記共通の加熱基板と熱接触した重合体の正の温度係数（ＰＰＴＣ）の複数の抵抗器を設けると共に、各ＰＰＴＣ抵抗器を前記複数の電気負荷の中の１つの負荷と直列に接続して、前記１つの負荷の電気的過負荷状態に対応してＰＰＴＣ抵抗器が高抵抗値状態にトリップする工程と、
前記共通の加熱基板と熱接触した発熱体を設ける工程と、
前記共通の加熱基板を加熱するために前記発熱体に前記切断制御信号を印加することで、前記複数のＰＰＴＣ抵抗器をトリップすると共に、同時に前記電気負荷を切断する工程とを備えたことを特徴とする方法。
【請求項１２】
前記発熱体を設ける工程は、制御電極を有する半導体パワー切替装置を設ける工程を備え、前記発熱体に前記切断制御信号を印加する工程は、前記制御電極に前記切断制御信号を印加する工程を備える請求項１１記載の方法。
【請求項１３】
前記半導体パワー切替装置を設ける工程は、ゲート電極を有する電界効果トランジスタを設ける工程を備え、前記制御電極に前記切断制御信号を印加する工程は、前記ゲート電極に前記切断制御信号を印加する工程を備える請求項１２記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力制御方式の電気回路保護装置に関する。特に、本発明は、電力制御素子に対する高圧絶縁と負荷の過電流保護を施すと共に、数個の低パワーまたは中間パワーの負荷を同時に制御するための方法と装置を提供するものである。
【背景技術】
【０００２】
複数の負荷に対して低電力から適度な電力を同時に付与するための多種多様の技術が存在する。負荷としては、指示器、センサー、または電気エネルギーを運動エネルギーに変換するための小さな電気モータまたはソレノイドなどのアクチュエータ等が使用される。これらの技術では、電力・データ・制御レベルは、コンピュータまたはコンピュータによる制御装置などの中央制御地点からマルチラインバスを介して供給される。有能な技術の実際使用では、各負荷は不足負荷・過負荷の問題状態から保護する必要があることが述べられている。
【０００３】
従来の保護方法は、例えば、メタルリンクフューズ、回路ブレーカー、及び重合体の正の温度係数（ＰＰＴＣ）の抵抗素子素子等を含む。過電流状態が発生すると、フューズの接合は不可逆的に破断し、ブレーカーは切断し、手動でリセットしなければならず、また、ＰＰＴＣ素子は数オームの低抵抗からメガオームの高抵抗を超えた高インピーダンス状態に切り替わる。この切替はＰＰＴＣ素子の部分加熱の結果行われる。特にＰＰＴＣ素子に関しては、過電流状態が直されて回路への電力が除去されると、ＰＰＴＣ素子は冷えて元の低抵抗状態に自動的に戻る。この自動リセットの作用は、保護されている装置、デバイスまたは器具の熟練者または他のユーザにより手作業で除去しフューズボックスに取り替えねばならないメタルリンクフューズや、手作業で再設定しなければならないブレーカー全般に有効な利点をもたらすことである。
【０００４】
非導電性セラミック基板上に薄膜または厚膜の抵抗素子の配列を形成し、該配列を二重インラインパッケージ（ＤＩＰ）または単一インラインパッケージ（ＳＩＰ）などの標準形状にパッケージ化することが知られている。このような装置は固定インピーダンス負荷を用いてコンピュータバスを端末処理するのに広く使用されているが、それらは全体として能動素子であり、メタルリンクフューズやブレーカーまたはＰＰＴＣ素子等に等価なように対応する過電流に対して保護する働きは提供しない。
【０００５】
負荷端末抵抗素子と電界効果トランジスタ（ＦＥＴ）装置より成る連続したスイッチング素子とを一体的に含む単一の集積回路装置を提供することが知られている。能動のＦＥＴ装置により、抵抗素子負荷が制御信号により集合的に切断されることが可能となる。このような装置の例として、例えば、名称が「ＳＣＳＩターミネータ」で１９９５年１月１０日発行のThrower等による米国特許第5,381,034号、Feldbaumerによる名称が「切替可能なアクチブバス端末回路」で１９９５年１月１７日発行の米国特許第5,382,841号に開示され、参照によりここに記載する。これらの特許では、抵抗素子が形成されて集積回路構成の工程の一部として設けられているが、抵抗素子は、所望のバス負荷インピーダンスを提供しているものの、ＰＰＴＣ装置により提供されたような働きの自己リセット型の保護作用をするヒューズを提供するものではない。
【０００６】
正の温度係数ＰＴＣまたは負の温度係数ＮＴＣの抵抗素子の機能としてのアクチブ素子を制御または保護するために、正の温度係数ＰＴＣまたは負の温度係数ＮＴＣの抵抗素子を、トランジスタ、シリコン制御方式の整流器（ＳＲＣ）、サイリスタ、ＦＥＴなどのアクチブ素子と熱的に結合することもまた公知である。例えば、本発明者の共通に譲渡され、名称が「電力線の保護装置と方法」で２０００年６月６日発行の従来の米国特許第6,072,681号において、電力線の保護装置と方法のいくつかの例が開示されており、参照によりここにその全体を記載する。そこでは、ＰＰＴＣ装置は、共通の電気絶縁性で熱導伝性の基板を介して、電流切替器として構成された能動素子と熱的に結合されている。負荷において過電流状態が起こった場合、ＰＰＴＣ装置は遮断状態となり、電流切替器を開状態として線・負荷からの電源を切断する。開示の回路構成では、保護回路のコンピュータによる監視とリセットをものが記載されている。ＰＰＴＣ装置を熱的に結合して能動素子または回路を制御する他の例が、共通に譲渡され、名称が「再充電可能な素子の保護用の装置と方法」で２００１年１２月１８日発行のThomas等（本願発明者を含む）による米国特許第6,331,763号に開示され、参照によりここに記載する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特に'763特許は、図４５−４７において、ＰＰＴＣ基板素子上に熱的に結合されて形成されたＦＥＴ調整器を含む三端末装置を図示している。これら従来の方法では、各回路は能動素子と連結して単一のＰＰＴＣ装置を使用し、その方法はある適用に対しては良く機能するものの、単一の切替器を用いて多数の線を同時に制御することが実際的または必要な状況においては高価になるといった問題点があった。
【０００８】
しかし、ある適用および環境、特に電動機の乗り物等の厳しい電気的環境に対しては、複数の負荷の線に対して個々に過電流からの保護を行い、１つの制御信号により全ての負荷を同時に遮断することも可能とする必要があるといった従来からの未解決の課題が残ったままである。ヒューズや切替器またはリレー等の個別の回路はこれら個別の機能を実行するために直列に接続することが可能であるが、多数のＰＰＴＣ装置および特性の利点を提供する単一の装置でこれら別々の機能を同時に行う必要があるといった従来から未解決の要請が起こっている。
【０００９】
本発明の一般的な目的は、従来の制限と問題点を解決し、電力制御素子と負荷との間の高電圧分離と共に、負荷の同時制御を施しながら、数個の低電力または中間電力負荷に対して過電流の保護を付与する電気装置を提供することである。
【００１０】
本発明の他の目的は、個々の保護機能を各負荷と結合し、制御または検知された状態に応じて全ての負荷を同時に切断するように作動可能である単一の装置により、複数の電力負荷を保護するための方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の基本構成と態様による電気装置は、結線の配列を有するパッケージを備える。熱伝導性の電気絶縁基板がパッケージ内に配置される。複数の抵抗素子がパッケージ内に配置される。各抵抗素子はゼロではない所定の温度係数を有すると共に、配列の異なる組の結線に接続され、基板と熱接触される。少なくとも１つの発熱体がパッケージ内に配置されて基板と熱接触した構成である。種々の固相受動及び能動発熱体が好適に使用できるが、熱的に自動調整可能な特に好ましい発熱体は、パワー電界効果トランジスタ（ＦＥＴ）などの制御電極を備えた半導体装置である。発熱体は、その電極が結線の配列の対応する電極に接続され、基板を加熱することにより制御電流に応答して抵抗素子を間接的に加熱することで、複数の抵抗素子の抵抗値を変える。本発明の好ましい一態様では、複数の抵抗素子は、重合体の正の温度係数（ＰＰＴＣ）の抵抗素子を有する。本発明の他の好ましい態様では、発熱体は、パワーダイオード、パワー電界効果トランジスタ、パワーバイポーラトランジスタ、パワーサイリスタ、またはパワーシリコン制御式整流器等の少なくとも１つの接合部を有する半導体装置を含む。本発明の他の好ましい態様では、基板は、前記半導体装置の一体構成の電極を有し、電気装置は、抵抗素子と基板との間に電気絶縁層を更に備える。本発明のまた別の好ましい態様では、基板はリードフレームを有する。
【００１２】
本発明の１つの好ましい構成では、電気装置は、結線の配列を有するパッケージと、パッケージ内に配置された熱伝導性の電気絶縁基板と、パッケージ内に配置されて基板と熱接触した重合体の正の温度係数（ＰＰＴＣ）を有する抵抗素子であって、各ＰＰＴＣ抵抗素子は所定の正の温度係数を有すると共に、配列の異なる組の結線に接続された複数の（ＰＰＴＣ）抵抗素子と、パッケージ内に配置されて基板と熱接触したパワー電界効果トランジスタであって、そのゲート、ソース及びドレイン電極が結線の配列の対応する電極と接続し、基板を加熱すると共に、制御電流によりＰＰＴＣ抵抗素子を間接的に加熱することで、ＰＰＴＣ抵抗素子を低い抵抗値状態から非常に高い抵抗値状態に変える少なくとも１つのパワー電界効果トランジスタと、を備える。
【００１３】
本発明の基本構成による、複数の電気負荷に対して別々に電気的過負荷の保護を付与すると共に、切断制御信号により前記負荷を同時に切断する方法は、
共通の加熱用基板を設ける工程と、
共通の加熱用基板と熱接触した重合体の正の温度係数（ＰＰＴＣ）を有する複数の抵抗素子を搭載または形成する工程と、
各負荷の電気的過負荷に対応して各ＰＰＴＣ抵抗素子が高抵抗値状態に切り替わるように、各ＰＰＴＣ抵抗素子を複数の電気負荷の各々と直列に接続する工程と、
共通の加熱用基板と熱接触したパワーＦＥＴなどの発熱体を設ける工程と、
共通の加熱用基板を加熱するためにパワーＦＥＴの制御電極に切断用制御信号を印加することで、複数のＰＰＴＣ抵抗素子の抵抗をトリップさせると共に、前記電気負荷を同時に遮断する工程、とを備える。
【００１４】
本発明のこれら及び他の目的、利点、態様および特徴は、添付の図面を参照することにより以下に述べる好ましい実施の形態の詳細な説明により、更に充分に理解されるであろう。
【発明を実施するための最良の形態】
【００１５】
図１を参照して、単一の装置１０は、熱伝導性の基板１２と、正の熱伝導体構成における基板１２上に形成または基板に装着されたＰＰＴＣ抵抗素子１４の配列と、基板１２上に形成されるかまたは基板１２を形成するＦＥＴパワートランジスタ１６とを備える。図１では６個のＰＰＴＣ素子１４−１，１４−２，１４−３，１４−４，１４−５，１４−ｎが図示されているが、ＰＰＴＣ素子１４の配列は特別な適用の必要性に応じてそのような素子を２個以上備えてもよい。各ＰＰＴＣ素子１４はソースと負荷との間に接続され、その結果、回路に対して過電流の保護を付与している。また、制御信号は外部制御回路１７によりパワーＦＥＴ１６に印加してもよい。外部電流源１９からパワーＦＥＴ１６に充分な電力が印加されると、その結果、熱が基板１２を介して配列の各ＰＰＴＣ素子１４に伝導され、各ＰＰＴＣ抵抗素子１４が非常に高い抵抗状態に切り替わる。次に電力がＦＥＴ１６から除去されて熱が放散されると、各ＰＰＴＣ素子１４は元の低抵抗状態に戻る。
【００１６】
図１に示す抵抗素子１４−ｎなどの１つのＰＰＴＣ素子は、ＦＥＴ１６の制御電極（ゲート）と外部制御回路１７との間に直列に接続可能であり、その結果、回路構成は、装置１０のＰＰＴＣ素子１４を低減されたＦＥＴ電力の放散レベルで切り替えられた状態に保持するための自動熱調整機能とともに、基板１２を加熱することに対して熱過負荷の保護を付与し、その後、ＰＰＴＣ素子１４は非常に高い初期電力レベルに切り替わる。（強化モードのＦＥＴ装置がパワーＦＥＴ１６として使用されている場合）ＦＥＴ１６のゲートから制御電圧が取り除かれると、加熱は停止する。その後、ＰＰＴＣ素子１４は所定の切り替え温度（例えば、図６参照）以下に冷却すると、素子は低抵抗状態に戻り、各電源とそれに対応する負荷との間の回路経路を回復する。
【００１７】
好ましい熱発生能動素子として絶縁ゲートパワーＭＯＳＦＥＴ１６が図示されているが、例えば、ダイオード、バイポーラトランジスタ、シリコン制御式整流器、サイリスタ、またはパワー集積回路等の能動素子を含む他の種類の発熱体を使用してもよい。巻線構成または膜状抵抗素子などの受動発熱体もまた発熱体として使用可能である。
【００１８】
図２は本発明の原理による装置１０の大きく拡大された上面図を示す。図２の例では、装置１０は好適なパッケージ２０内に収容されている。パワー絶縁ゲートＭＯＳＦＥＴ１６はＦＥＴのドレイン電極１６Ｄを形成するシリコンチップ基板と、ＦＥＴのソース電極１６Ｓ及び絶縁ゲート電極１６Ｇを形成する上面層とを備える。４つのＰＰＴＣ装置１４−１，１４−２，１４−３，１４−４が上面層１６Ｓに直接装着されてそれと直接熱接触した構成である。パッケージ２０は、外部接続ピンまたはパッドに導くかまたはそれらを構成する内部接着パッド２２の配列を含む。
【００１９】
図２の例では、電気相互接続線２４は接着パッド２２からパワーＭＯＳＦＥＴ１６及びＰＰＴＣ素子１４に延在している。ＰＰＴＣ素子１４−１のパッド１４Ａと１４Ｂはそれぞれ接着パッド２２Ａと２２Ｂに接続されている。素子１４−２のパッド１４Ｃと１４Ｄはそれぞれ接着パッド２２Ｃと２２Ｄに接続されている。素子１４−３のパッド１４Ｅと１４Ｆはそれぞれ接着パッド２２Ｅと２２Ｆに接続されている。素子１４−４のパッド１４Ｇと１４Ｈはそれぞれ接着パッド２２Ｇと２２Ｈに接続されている。
【００２０】
適当なレベルの熱を発生するのに必要な電流を流すために、ＦＥＴ１６のドレイン電極は３個の接着パッド２２Ｊ，２２Ｋ，２２Ｌと接続され、また、ＦＥＴ１６のソース電極１６Ｓは３個の接着パッド２２Ｍ，２２Ｎ，２２Ｏと接続されている。ＦＥＴ１６の絶縁ゲート電極１６Ｇは接着パッド２２Ｉと接続されている。
【００２１】
図２に示す装置１０のＰＰＴＣ素子１４はＦＥＴ１６のソース電極１６Ｓと直接熱接触しているが、各ＰＰＴＣ素子１４とＦＥＴ１６との間の効果的な電気絶縁を施すために、それらの素子１４は好ましくは、図２に図示していないが、好適な熱伝導性誘電層によりソース電極１６Ｓから電気的に絶縁されている。
【００２２】
図２に示す装置は、ＦＥＴチップ１６が周囲環境に露出するといった好ましくない状態を避けるために、容器に収容または密閉シール構成としてもよい。好適な外部パッケージピンまたはパッド（図示せず）がそれぞれ内部接着パッド２２と接続またはパッド２２から延び、特別な適用に所望されるように、装置１０がソケット内に差し込まれるかまたは回路基板上に直接半田付けされることを可能にしている。
【００２３】
図３Ａは本発明の原理による装置１０Ａの組立構成を示す。ここでは、ＦＥＴチップ１６は金属リードフレームパッケージ１８に搭載され、ＰＰＴＣ素子チップ１４−ｎはＦＥＴチップ１６により形成された基板１２Ａ上に搭載されている。図３Ｂは本発明の原理による装置１０Ｂの他の組立構成を示す。ここでは、リードフレームパッケージ１８は共通の熱基板１２Ｂを備える。ＰＰＴＣ素子チップ１４−ｎとＦＥＴチップ１６はリードフレームパッケージ１８に直接搭載されている。
【００２４】
図４Ａ，４Ｂ，４ＣはＰＰＴＣ素子１４の他の幾つかの搭載及び接続構成を示す。図４Ａでは、ＰＰＴＣ素子１４は並列に配置した２個の平面状電極を備える。一方の電極１４Ａは接着パッド２２と接続され、他方の電極１４Ｂは導電性基板１２Ｃに直接接続されている。この構成では、全てのＰＰＴＣ素子１４は、例えば、基板１２Ｃにより設けられた共通の回路ノードに共通に接続されている。図４Ａの例では、電流が電極１４Ａから電極１４Ｂの方向（逆の極性の場合はその反対方向）に一方向に流れることが示されている。
【００２５】
図４Ｂは、空間的に離間して同一面レベルに並列し、それぞれ接着パッドと接続した端末１４Ａと１４Ｂを有するＰＰＴＣ１４−１と、基板１２と熱接着を構成する伝導層２１とを示す。ＰＰＴＣ１４−１と基板１２との間に誘電層（図示せず）を形成して、それらの間の所望の電気絶縁を施してもよい。図４Ｂの構成では、電流はＰＰＴＣ１４−１を介して電極１４Ａから電極２１の方向および電極２１から電極１４Ｂの方向（逆の極性の場合はその反対方向）に両方向に流れることが示されている。
【００２６】
図４Ｃは反転またはフリップチップ構成のＰＰＴＣ素子１４−７を示し、その端末電極１４Ｘと１４Ｙは電気的にパターン化された基板１２Ｄ上に形成された伝導性トレースに直接接着されている。電流は図４Ｂの例で示すように両方向に流れる。
【００２７】
図５は、ＦＥＴ１６により発生されて基板１２とＰＰＴＣ素子１４に印加される瞬時加熱に応じて、ＰＰＴＣ素子１４をトリップ動作させる（非常に高い抵抗状態に切り替える）のに要するミリ秒単位の時間を示すグラフである。
【００２８】
図６は温度の関数としてのＰＰＴＣ素子１４の抵抗値のグラフを示す。図６のグラフに示すデータは、ＳＯ８の従来のパッケージ内に搭載された１０Ａの一般的なパワーＭＯＳＦＥＴに直接搭載されたＰＰＴＣ抵抗素子を用いて表したものである。
【００２９】
図７は装置１０の回路適用例を示し、外部抵抗素子３０は電源及びシリコン制御式整流器に接続され、外部負荷抵抗素子３２は電源から帰還側で接地されている。抵抗素子３０と３２は装置１０の第１のＰＰＴＣ抵抗素子１４−１と直列に接続されている。抵抗素子３０，１４−１，３２は電圧分割器ネットワークを形成する。負荷は抵抗素子３２として図示されているが、モータ、ソレノイド、白熱灯または個相ランプなどの任意の適当な負荷が使用可能であることは、当業者は理解するであろう。抵抗素子１４−１と３２間のノードにおける出力電圧は、基板１２の温度が上昇（ＰＰＴＣ抵抗素子１４−１の抵抗値が減少）するにつれて、減少するであろう。図７ではただ１つだけ出力抵抗が図示されているが、特別な回路適用／構成では、装置１０のＰＰＴＣ抵抗素子１４の他に複数の出力抵抗素子または負荷を設けられることが理解されねばならない。
【００３０】
図８は図７の回路と同様の装置１０を含み、出力ＦＥＴ装置３６と電源に接続される好適なドレイン側抵抗素子３４を追加した回路を示す。ＦＥＴ装置３６のドレイン電極の出力レベルは、装置１０の基板１２の温度が上昇するにつれて下降するであろう。出力能動装置３６は、電磁リレー、白熱灯、発光ダイオード指示器、レーザダイオード、比較器、測定器、またはその他の任意の好適なレベルセンサまたはレベル指示装置に置き換えることができる。
【００３１】
図９に示す回路では、ドレイン側抵抗素子３８を有するＦＥＴ４０などの追加の能動素子が、負荷抵抗３２と出力側ＦＥＴ３６との間に配置されている。この回路構成では、出力側ＦＥＴ装置３６のドレイン電極における出力レベルは、装置１０の基板１２の温度が上昇するにつれて、上昇するであろう。これにより出力レベルは対応するＰＰＴＣ装置１４のトリップされた状態の正の表示を提供する。
【００３２】
これらの回路構成は、駆動回路と負荷との間の電気的絶縁（分離）を維持しながら、電気的負荷を接続及び／又は切断するために使用してもよい。これらの構成は回路保護作用とともに電力制御動作の有効な方法を提供する。更に、図１の回路の例で示すように、加熱基板１２は保護された素子としても機能することもできる。
【００３３】
上述した本発明の好ましい実施の形態では、本発明の目的が充分に達成されることが認識されるとともに、構成上の多くの変形および広く異なる実施の形態と適用が、本発明の精神と範囲を超えることなく可能であることは、当業者に理解されるであろう。従って、ここでの開示及び記載は純粋に図示の構成に関するものであり、いずれの意味においても本発明を限定することを意図したものではない。
【図面の簡単な説明】
【００３４】
【図１】本発明の原理によるマルチプル負荷の保護及び制御装置の電気回路の概略図である。
【図２】本発明の原理を実施する装置の大きく拡大した上面図である。
【図３Ａ】本発明の原理を実施する装置の第１の好ましい組立方法を示す等尺図である。
【図３Ｂ】本発明の原理を実施する装置の第１の好ましい組立方法を示す等尺図である。
【図４Ａ】図１の装置の面並列端末の実施形態で配置されたＰＰＴＣ抵抗素子と内部電流及び発熱体により印加される熱を示す拡大概略側面図である。
【図４Ｂ】図２の装置の並列端末の実施形態で配置されたＰＰＴＣ抵抗素子と内部電流及び発熱体により印加される熱を示す拡大概略側面図である。
【図４Ｃ】図１の装置のフリップチップ端末の実施形態で配置されたＰＰＴＣ抵抗素子と内部電流及び発熱体により印加される熱を示す拡大概略側面図である。
【図５】本発明の原理による装置におけるＦＥＴヒーター電力に対するＰＰＴＣ抵抗素子のトリップ時間をプロットしたグラフ図である。
【図６】ＦＥＴ加熱による基板温度に対する図１の装置のＰＰＴＣ抵抗素子の抵抗値をプロットしたグラフ図である。
【図７】本発明の原理による装置を含む回路の概略回路図である。
【図８】本発明の原理による装置と図１の回路の基板温度が上昇するときにオフとなる追加の能動素子を含む回路の他の概略回路図である。
【図９】本発明の原理による装置と図１の回路の基板温度が上昇するときに出力能動素子がオンとなる複数の追加能動素子を含む回路の更に別の概略回路図である。
【符号の説明】
【００３５】
１０  電気装置、    １２  絶縁基板、    １４−１〜１４−ｎ  ＰＰＴＣ抵抗素子、    １６  ＦＥＴ、    １７  制御装置、    ２０  パッケージ
【図１】
2005530478.tif 000003
【図２】
2005530478.tif 000004
2005530478.tif 000005
【図４Ａ】
2005530478.tif 000006
【図４Ｂ】
2005530478.tif 000007
【図４Ｃ】
2005530478.tif 000008
【図５】
2005530478.tif 000009
【図６】
2005530478.tif 000010
【図７】
2005530478.tif 000011
【図８】
2005530478.tif 000012
【図９】
2005530478.tif 000013
【国際調査報告】
2005530478.tif 000014
2005530478.tif 000015