(57)【要約】本発明は、バースト的にデータを処理するように構成された第１及び第２の回路（１ｓｔＣＩＲ、２ｎｄＣＩＲ）を有する電子装置に関する。前記第１の回路は、バーストの間にデータパケットを処理し、前記処理されたデータを前記第２の回路に供給する。前記第１及び第２の回路のパワー消費によるピークパワーを減少させるために、前記電子回路は、前記第１の回路と前記第２の回路との間に遅延回線（３２０）を有する。
2005535997.tif 000002
【特許請求の範囲】
【請求項１】
バースト的にデータを処理するように構成された第１の回路と第２の回路とを有する電子装置であって、前記第１の回路はバーストの間にデータパケットを処理し該処理されたデータを前記第２の回路に供給するように構成された電子装置において、前記第１の回路と前記第２の回路との間に遅延回線を有することを特徴とする電子装置。
【請求項２】
前記遅延回線は前記バーストの継続時間よりも長い遅延をもたらす、請求項１に記載の電子装置。
【請求項３】
前記遅延回線は弾性表面波遅延回線である、請求項１に記載の電子装置。
【請求項４】
請求項１に記載の電子装置を有する情報読み取りシステムであって、前記第１の回路は、記録担体から情報を読み取り該読み取られた情報を供給するように構成された読み取り装置にパワーを供給するための電源手段を有し、前記第２の回路は、前記読み取られた情報を処理するための処理手段を有する情報読み取りシステム。
【請求項５】
請求項１に記載の電子装置を有する情報記録システムであって、前記第１の回路は、記録されるべき情報を処理するための処理手段を有し、前記第２の回路は、記録媒体に情報を記録するように構成された記録装置にパワーを供給するための電源手段を有する情報記録システム。
【請求項６】
請求項４に記載の情報読み取りシステム及び／又は請求項５に記載の情報記録システムを有する光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バースト的にデータを処理するように構成された第１の回路と第２の回路とを有する電子装置であって、前記第１の回路はバーストの間にデータパケットを処理し該処理されたデータを前記第２の回路に供給するように構成された電子装置に関する。
【０００２】
本発明はまた、バースト的にデータを読み取る情報読み取りシステムに関する。
【０００３】
本発明はまた、バースト的にデータを記録する情報記録システムに関する。
【０００４】
本発明はとりわけ、例えばＣＤ又はＤＶＤプレイヤ及び／又はレコーダのような、光ディスクからデータを読み取る及び／又は光ディスクにデータを記録する光ディスク装置に関連するものである。
【背景技術】
【０００５】
バースト的にデータを処理するように構成された電子装置は、本出願人による欧州特許出願公開EP0429139より知られている。この特許文献は、記録及び読み取り装置を有する情報記録及び読み取りシステムを記載している。かようなシステムにおいては、処理されるべきディジタル信号はしばしば、前記記録装置又は読み取り装置の元来の構成が意図したビットレートよりも低いビットレートを持つ。
【０００６】
例えば、前記読み取り装置は、毎秒３６メガビットのビットレートでディスクからデータを読み取るように構成された光ビームを持つが、一方オーディオデータ用の読み取りシステムのビットレートは典型的に毎秒１２８キロビットであり、即ちデータは毎秒１２８キロビットのビットレートで前記読み取りシステムを出るべきである。かようなビットレートに対処するため、データは高いビットレートで前記ディスクから読み取られバースト的に処理される。換言すれば、データパケットがバーストの間に高いビットレートで前記読み取り装置によって読み取られる。バーストは、データパケットが高いビットレートで読み取られる間の時間に対応する。
【０００７】
データが読み取られるとき、これらのデータに対応するアナログ信号が検出され、当該アナログ信号はディジタル信号に変換される。当該システムにおいては、かような読み取り、検出及び変換は、バーストの間に行われる。前記読み取り及び検出はデータパケットの処理に対応し、前記光ビームにパワーを供給するための電源手段と、前記ディスクから読み取られたデータパケットに対応する信号を検出するための検出手段とを有する第１の回路を必要とする。前記変換は、アナログ−ディジタル変換器を有する第２の回路を必要とする。
【０００８】
データパケットが読み取られるバーストの後、信号が検出及び変換され、高いビットレートでの更なる処理の後、最終的に結果のデータパケットが得られバッファに保存される。
【０００９】
前記バーストの間及びバースト間において、データはバッファから低いビットレートで読み取られることができる。バースト間において、前記電源手段、前記検出手段及び前記アナログ−ディジタル変換器は、従ってスイッチオフされることができる。前記電源手段及び前記アナログ−ディジタル変換器は非常にパワーを消費するものであるため、この発明は前記記録及び読み取りシステムによって消費される平均パワーの削減へと導く。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、前記第１及び第２の回路がバーストの間にパワーを供給されるという事実は、バーストの間の高いピークパワーへと導く。かような高いピークパワーは、特にバッテリによりパワーを供給される用途には欠点である。なぜなら、このことは複雑でかさばる配電ユニットを必要とし、パワー管理を複雑にするからである。
【００１１】
本発明の目的は、バーストの間のピークパワーが減少させられる、バースト的にデータを処理する電子装置を提供することにある。
【課題を解決するための手段】
【００１２】
この目的のため、本発明による最初の段落において記載されたような電子装置は、前記第１の回路と前記第２の回路との間に遅延回線を有することを特徴とする。
【００１３】
本発明によれば、バーストの開始と前記遅延回線により導入される遅延との間は、前記第１の回路のみがパワーを供給される。実際には、前記第２の回路がデータを供給されるまで、前記第２の回路にパワーを供給する必要はない。また前記第１の回路からの最初の処理されたデータは、前記遅延の後に前記第２の回路に到達する。結果として、前記第１及び第２の回路は共に、バーストの継続時間よりも短い時間の間パワーを供給される。高いピークパワーの継続時間はそれ故減少させられる。
【００１４】
好適な実施例においては、前記遅延回線は、前記バーストの継続時間よりも長い遅延をもたらす。本好適な実施例によれば、前記ピークパワーは、それぞれ前記第１及び第２の回路に対応する２つの部分に分割させられる。それ故、前記第１及び第２の回路のパワー消費が略同じ場合には、高いピークパワーの代わりに略同じ振幅を持つ２つのピークパワーが得られる。かような場合においては、本好適な実施例は前記ピークパワーの振幅を約２分の１まで減少させることを可能とする。
【００１５】
有利な実施例においては、前記遅延回線は弾性表面波遅延回線である。本実施例は、前記第１の回路からのデータがアナログデータである場合に特に有利である。実際には、弾性表面波遅延回線は、アナログデータを処理することが可能である。更に、弾性表面波遅延回線は、受動的な構成要素である。それ故、前記第１の回路と前記第２の回路との間に弾性表面波遅延回線を導入することは、平均パワー消費を増大させないか又は非常に僅かにのみしか増大させない。
【００１６】
本発明のこれらの及び他の態様は、以下に説明される実施例を参照しながら説明され明らかとなるであろう。
【発明を実施するための最良の形態】
【００１７】
本発明は、添付する図を参照しながら、例として以下により詳細に説明される。
【００１８】
本発明による電子装置が図１に示される。かような電子装置は、第１の回路１０１、第２の回路１０２及び遅延回線１０３を有する。第１及び第２の回路１０１及び１０２は、バースト的にデータを処理するように構成される。このことは、第１及び第２の回路１０１及び１０２が、処理時間と呼ばれる短い時間の間にデータパケットを処理するように構成されることを意味する。前記処理時間は、２つの処理時間の間の時間よりも短い。２つの前記処理時間の間、第１及び第２の回路１０１及び１０２はデータを処理せず、それ故スイッチオフされることができる。このことは前記電子装置の平均パワー消費を低減することを可能とする。
【００１９】
第１の回路１０１は、バーストの間にデータパケットに対して第１の処理を施し、該処理されたデータを第２の回路１０２に供給するように構成される。第２の回路１０２は、これら処理されたデータに対して第２の処理を施すように構成される。当該第２の処理は前記バーストの間に行われるか、又は少なくとも前記バーストの間に開始する。このことは、図２においてより詳細に説明されるように、第１及び第２の回路１０１及び１０２が、一定の時間の間共にパワーを供給される必要があるということを意味する。
【００２０】
第１及び第２の回路１０１及び１０２が共にパワーを供給されている時間の間、第１及び第２の回路１０１及び１０２のパワー消費のため大きなピークパワーがある。遅延回線１０３は、当該大きなピークパワーを低減させることを可能とする。
【００２１】
実際には、第１の回路１０１によって処理された後、前記処理されたデータは、前記遅延回線の特性によって決定される一定の遅延の後に、第２の回路１０２へと到達する。前記処理時間がバーストであるとし（このことは前記第２の処理がバーストの間に行われることを意味する）、前記遅延が前記バーストの継続時間と等しいとする。このとき、データパケットはバーストの間に第１の回路１０１によって処理され、最初の処理されたデータは前記バーストの終了時に第２の回路１０２に到達する。それ故、第２の回路１０２は前記バーストの間はスイッチオフされることができ、第１の回路１０１は前記バーストの終了時にスイッチオフされることができる。従って前記バーストの間のピークパワーは第１の回路１０１のパワー消費のみによるものとなり、前記バーストの後のピークパワーは第２の回路１０２のパワー消費のみによるものとなる。かような場合においては、図２においてより詳細に説明されるように、前記処理時間の継続時間は、２つのバーストの持続時間と等しい。
【００２２】
遅延回線１０３は、弾性表面波遅延回線であっても良い。弾性表面波遅延回線は、圧電基板に装着される入力及び出力電極として利用される、入力くし型電極（interdigital transducer）及び出力くし型電極を有する。アナログ信号が前記入力電極に供給されると、圧電効果により前記電極間に圧力が生成される。当該圧力は、前記基板を収縮及び拡張させ、前記基板に沿って前記出力電極へと伝播する弾性表面波を形成する。前記出力電極において、前記波は電位差を引き起こし、電圧として見出される。
【００２３】
前記弾性表面波遅延回線の入力部に供給される信号はかくして、一定の遅延の後、前記出力部において再複製される。当該遅延は、特に前記くし型電極の特性及び前記圧電基板の長さに依存する。典型的に０．１マイクロ秒から１００マイクロ秒までの、大きな範囲の利用可能な遅延がある。バーストの継続時間に依存して、適切な遅延は前記ピークパワーを減少させるように選択される。図２において詳細に説明されるように、前記バーストの継続時間より僅かに大きな遅延が、優れたピークパワー削減に導く。
【００２４】
弾性表面波遅延回線を利用することは、第１の回路１０１の出力部におけるデータがアナログデータである場合に、特に有利である。実際には、弾性表面波遅延回線は、該遅延回線の入力部においてアナログデータを受信し、該遅延回線の出力部においてアナログデータを出力することができる。第１の回路１０１によって処理されたデータがアナログ−ディジタル変換器によってディジタルデータに変換させられる必要がある電子装置においては、当該アナログ−ディジタル変換器は前記遅延回線の後に配置されることができる。例えば、前記アナログ−ディジタル変換器は第２の回路１０２であっても良い。アナログ−ディジタル変換器はしばしば高いパワーを消費し、それ故遅延回線の無い場合において大きなピークパワーに寄与するため、図２においてより詳細に説明されるように、当該大きなピークパワーは前記弾性表面波遅延回線を利用することにより減少させられる。
【００２５】
更に、前記弾性表面波遅延回線は、受動的なコンポーネントである。それ故、データを弾性表面波遅延回線に結合し読み出すことは、僅かなパワーのみを必要とする。その結果、第１の回路１０１と第２の回路１０２との間に弾性表面波遅延回路を導入することは、平均パワー消費を増大させないか、又は非常に僅かにのみ増大させる。
【００２６】
遅延回線１０３はまた、電荷結合素子であっても良い。電荷結合素子はＭＯＳキャパシタを有する。電荷結合素子の入力部に電荷が供給されると、前記キャパシタへ一定の電圧を印加することにより、これらの電荷はあるキャパシタから次のものへと移動させられる。かような電荷結合素子はかくして、キャパシタの数に依存する遅延を持つ遅延回線の役を果たすことができる。電荷結合素子は、第１の回路１０１の出力部における処理されたデータがアナログデータである場合に利用されることができる。
【００２７】
遅延回線１０３はまた、静的ランダムアクセスメモリＳＲＡＭのようなメモリで合っても良い。ＳＲＡＭメモリを利用することは、第１の回路１０１の出力部におけるデータがディジタルデータである場合に特に有利である。これらのデータは前記メモリに保存され、所定の遅延の後、マイクロプロセッサが前記メモリに保存されたデータを第２の回路１０２に送信する。
【００２８】
図２ａ乃至２ｅは、遅延回線の特性に依存した、前記遅延回線を備えない場合と備える場合との前記第１及び第２の回路のパワー消費を、時間の関数として表す。
【００２９】
図２ａにおいては、前記第１の回路と前記第２の回路との間に遅延回線はない。前記第１の回路は継続時間Ｂを持つバーストの間にデータパケットに第１の処理を施し、前記第２の回路は前記第１の回路により処理されたデータに第２の処理を施す。当該第２の処理は前記バーストの間に行われる。このことは、前記第１の回路により処理されたデータは前記第２の回路によって即座に処理されることを意味する。換言すれば、処理時間ＰＰはバーストである。それ故前記第１及び第２の回路は共に時間Ｂの間パワーを供給され、当該時間の間大きなピークパワーへと導く。
【００３０】
更なるデータパケットは次いで、時間ΔＢの後に、前記第１及び第２の回路によって処理される。時間ΔＢは、時間Ｂよりも長い。例えば、時間ΔＢは時間Ｂよりも１０又は１００倍長くても良い。かような処理はバースト的に実行される。なぜなら、前記データはバーストＢの間に処理され、バースト間の時間ΔＢはバーストの継続時間よりも長いからである。
【００３１】
図２ｂにおいては、前記第１の回路と前記第２の回路との間に遅延回線は無いが、前記第２の処理は正確にはバーストの間に行われない。なぜなら、前記第１の回路から前記第２の回路へのデータの転送が、時間Δｔを要するからである。このことは現実の状況に対応し、一方図２ａは理想的な状況に対応する。実際には、時間Δｔは時間Ｂよりもかなり小さく、そのため現実の状況は理想的な状況に準えることができる。それ故以下は、遅延回線が利用されない場合にはバーストの間に大きなピークパワーが発生するような理想的な状況のみが考慮される。
【００３２】
図２ｃにおいては、時間Ｂよりも僅かに長い遅延Ｄを持つ遅延回線が利用される。前記第１の回路は時間Ｂの間データパケットを処理し、次いでスイッチオフされる。かくして、前記第１の回路のパワー消費に等しい振幅を持つ第１のピークパワーが時間Ｂの間に発生する。
【００３３】
前記第１の回路により処理された最初のデータは、遅延Ｄの後に前記第２の回路に到達する。前記第２の回路はそれ故時間Ｄの間スイッチオフされ、次いでデータを処理するためにパワーを供給される。かくして前記第２の回路のパワー消費に等しい振幅を持つ第２のピークパワーが遅延Ｄの後に発生する。この第２のピークパワーの継続時間はＢである。なぜなら、前記第１の回路により処理された最後のデータは、時間Ｄ＋Ｂの後に前記第２の回路に到達するからである。
【００３４】
前記第１及び第２の回路の振幅の合計は、図２ａの大きなピークパワーの振幅と等しいことに注目することは重要である。従って、遅延回線を備える場合と備えない場合とで平均パワー消費は同じままであるか、又は遅延回線を備える場合に非常に僅かにのみ増大するが、遅延回線の利用はピークパワーの振幅の減少を可能とする。
【００３５】
この場合において、処理時間の継続時間ＰＰが増大させられることに注目することも重要である。実際には、処理時間の継続時間ＰＰはＢ＋Ｄに等しい。このことは制約ではない。なぜならデータはバースト的に処理され、２つのバーストの間の時間はしばしばバーストの継続時間よりもかなり長いからである。
【００３６】
図２ｄにおいては、時間Ｂと等しい遅延Ｄを持つ遅延回線が利用される。結果として、処理時間の継続時間ＰＰは、時間Ｂの２倍である。平均パワーは依然として同じままであり、ピークパワーの振幅は減少させられる。
【００３７】
図２ｅにおいては、時間Ｂよりも僅かに短い遅延Ｄを持つ遅延回線が利用される。結果として、前記第１及び第２の回路は、Ｂ−Ｄに等しい時間の間共にパワーを供給される。なぜなら、前記第１の回路により処理された最初のデータは、前記バーストの終了の前に前記第２の回路に到達するからである。大きなピークパワーが従って当該時間Ｂ−Ｄの間に発生する。かような遅延回線を利用することは、単に大きなピークパワーの継続時間を減少させたい場合に有利である。この大きなピークパワーを抑制したい場合は、図２ｃ及び２ｄの遅延回線がより適切である。
【００３８】
図３は、本発明による情報読み取りシステムを示す。かような読み取りシステムは、光ピックアップ３００、増幅器３１０、遅延回線３２０、アナログ−ディジタル変換器３３０、ディジタルプロセッサ３４０及びバッファ３５０を有する。光ピックアップ３００は、光ビームにパワーを供給するための電源手段３０１、及び反射ビーム３０３を検出するための検出手段３０４を有する。
【００３９】
当該情報読み取りシステムは光ディスク３６０に記録された情報を読み取るように構成される。しかしながら、本発明は記録媒体上のトラックを読み取るように構成された読み取り装置にパワーを供給するための電源手段を有するいずれの読み取りシステムとも共に実施され得ることに注目することは重要である。例えば、本発明は光磁気読み取りシステムに適用され得る。
【００４０】
電源手段３０１、検出手段３０４及び増幅器３１０は第１の回路を形成する。アナログ−ディジタル変換器は第２の回路を形成する。
【００４１】
ディスク３６０は螺旋状のトラックを持ち、モータによって回転させられる。光ピックアップ３００は、光ビーム３０２を用いてディスク３６０上のトラックを走査するためディスク３６０に向かって配置される。前記システムは更に、光ビーム３０２の中心が所定のトラックの中央に一致することを確実にするためのトラッキング装置と、光ビーム３０２をディスク３６０においてフォーカスされているように保つためのフォーカス制御と、光ピックアップ３００をディスク３６０に対して径方向に移動させるための例えばアクチュエータのような径方向位置決め装置とを有しても良い。ディスク３６０に記録された情報の読み取りは以下に説明される。
【００４２】
光ビーム３０２は、高い読み取りビットレートでディスク３６０の所定の位置に配置されたデータパケットを読み取るため、バーストの間パワーを供給される。バーストの継続時間は、例えば数マイクロ秒であっても良い。前記読み取りビットレートは例えば、毎秒３６メガビットであっても良い。ディスク３６０から反射された光ビーム３０３は検出手段３０４によって検出される。検出手段３０４はフォトダイオードであっても良い。光ビーム３０２及び検出手段３０４は読み取り装置を形成する。
【００４３】
かくして、ディスク３６０において読み取られたデータパケットに対応する信号が検出される。当該信号は次いで増幅器３１０によって増幅され、結果の信号は遅延回線３２０の入力部に送信される。当該結果の信号は読み取り情報に対応する。遅延回線３２０の出力部において、前記読み取り情報は、アナログ−ディジタル変換器３３０によってディジタル信号に変換される。かような変換は前記第２の回路による処理に対応する。前記ディジタル信号は次いでディジタルプロセッサ３４０によって処理される。ディジタルプロセッサ３４０は最終的に前記第２の回路の一部を形成する。ディジタル信号プロセッサ３４０はビット検出、等化、復調、チャネル復号化及び誤り訂正を実行する。結果の信号は次いでバッファ３５０に保存される。
【００４４】
前記ディジタル信号は次いで、前記高いビットレートよりも低いビットレートで、バッファ３５０から読み取られる。当該ビットレートは例えば、毎秒１２８キロビットであっても良い。データは、バッファ３５０が空になるまでバッファ３５０から読み取られても良いし、又はバッファ３５０の充填度が特定の制限を下回るまで読み取られても良い。バッファ３５０は先入れ先出し（First-In-First-Out）型のものであっても良い。バッファ３５０の充填度が当該特定の制限を下回った場合、光ビーム３０２は、ディスク３６０に記録された更なるデータパケットを読み取るために、更なるバーストの間パワーを供給され、前のバーストの間に走査された前記ディスクの部分の最後に位置決めされる。かような位置決めは欧州特許出願公開EP0429139に記載されている。
【００４５】
図４は、本発明による情報記録システムを示す。かような記録システムは、バッファ４００、ディジタルプロセッサ４１０、ディジタル−アナログ変換機４２０、遅延回線４３０、制御回路４４０及び光ピックアップ４５０を有する。光ピックアップ４５０は、光ビーム４５２にパワーを供給するための電源手段４５１を有する。前記ディジタル−アナログ変換器は第１の回路を形成する。電源手段４５１及び制御回路４４０は第２の回路を形成する。
【００４６】
当該情報記録システムは、モータにより回転させられる光ディスク４６０に情報を記録するように構成される。図３の読み取りシステムのように、当該記録システムは更にトラッキング装置、フォーカス制御及び径方向位置決め装置を有しても良い。ディスク４６０への情報の記録は以下に説明される。
【００４７】
ディスク４６０に記録されるべきディジタル情報は、低いビットレートでバッファ４００にロードされる。当該バッファ４００は先入れ先出し型のものであっても良い。データパケットは、バーストの間低いビットレートでバッファ４００からフェッチされる。当該バーストの間、当該データパケットは最終的にディジタルプロセッサ４１０により予備処理され、ディジタル−アナログ変換器４２０によるアナログ情報に変換される。かような変換は、前記第１の回路により施される処理に対応する。ディジタルプロセッサ４１０が前記第１の回路の一部を形成し得ることに注目することは重要である。かような場合においては、前記第１の回路により施される処理は、ディジタルプロセッサ４１０による前記予備処理と、ディジタル−アナログ変換器４２０による変換とを有する。
【００４８】
前記アナログ情報は遅延回線４３０の入力部に送信される。ディスク４６０の所定の位置に記録されるべき情報を書き込むために、遅延回線４３０の出力部において、制御回路４４０は光ピックアップ４５０の配置を制御し、光ビーム４５２は電源手段４５１によってパワーを供給される。
【００４９】
バーストの継続時間は例えば、バッファ４００の充填度によって決定されても良い。例えばバッファ４００の充填度が特定の上限を超えている場合、バッファ４００の充填度が所定の下限を下回るまでデータがバッファ４００からフェッチされる。データパケットがバーストの間にバッファ４００からフェッチされた場合、次のデータパケットは、バッファ４００の充填度が再び前記特定の上限に到達したときにバッファ４００からフェッチされる。前記制御回路はこのとき、前のバーストの間にデータが書き込まれた部分の最後にデータを書き込むために、前記光ピックアップを配置する。
【００５０】
請求項におけるいずれの参照記号も、請求の範囲を限定するものとして解釈されるべきではない。「有する（comprise）」という動詞及びその活用形の利用は、いずれかの請求項に定義されたもの以外のいずれの他の要素の存在をも除外するものではないことは明らかであろう。要素に先行する「１つの（a又はan）」という語は、複数のかような要素の存在を除外するものではない。
【図面の簡単な説明】
【００５１】
【図１】第１及び第２の回路並びに遅延回線を備えた、本発明による電子装置を示すブロック図である。
【図２（ａ）】遅延回線を備えない場合の、図１の第１及び第２の回路のパワー消費を示す。
【図２（ｂ）】遅延回線を備えない場合の、図１の第１及び第２の回路のパワー消費を示す。
【図２（ｃ）】遅延回線を備える場合の、図１の第１及び第２の回路のパワー消費を示す。
【図２（ｄ）】遅延回線を備える場合の、図１の第１及び第２の回路のパワー消費を示す。
【図２（ｅ）】遅延回線を備える場合の、図１の第１及び第２の回路のパワー消費を示す。
【図３】本発明による情報読み取りシステムを示す。
【図４】本発明による情報記録システムを示す。
【図１】
2005535997.tif 000003
2005535997.tif 000004
【図３】
2005535997.tif 000005
【図４】
2005535997.tif 000006
【国際調査報告】
2005535997.tif 000007
2005535997.tif 000008
2005535997.tif 000009