(57)【要約】可変利得増幅器（１０）及びスライサ（１１）と共に光検出器（１）を備えている光ディスクシステムは、増幅器（１０）を非線形的に制御するジェネレータ（１２）を、スライサ（１１）と増幅器（１０）との間のフィードバック経路に備える。その結果として、入力信号のレベルに依存する増幅器（１０）の制御ループの時定数が補償され、増幅器（１０）の制御ループのタイミング動作がより連続的な特性を獲得する。ジェネレータ（１２）は、変換器（１３）を備えて複雑度が低く、差動型時間遅延検出器（６）が後置される増幅器（１０）及びスライサ（１１）と共に光検出器集積回路上に容易に集積化可能である。ジェネレータ（１２）は、スライサ（１１）の出力電圧信号の平均値をゼロに一致させる積分器を形成する、キャパシタ（１４）を有する変換器（１５）を備えている。
2005535064.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクの少なくとも一部を検出し、応答として検出信号を発生する少なくとも一つの光検出器と、
検出信号を増幅する少なくとも一つの可変利得増幅器と、
増幅された検出信号をスライスする少なくとも一つのスライサと、
を備えている光ディスクシステムであって、
前記スライサと前記可変利得増幅器との間のフィードバック経路に、前記可変利得増幅器を非線形的に制御する少なくとも一つのジェネレータを備えていることを特徴とする光ディスクシステム。
【請求項２】
前記ジェネレータは、電圧を電流に変換する変換器を備えていることを特徴とする請求項１に記載の光ディスクシステム。
【請求項３】
前記ジェネレータは、電圧を電流に変換する更なる変換器と、両方の変換器の間に位置する少なくとも一つのキャパシタと、を備えていることを特徴とする請求項２に記載の光ディスクシステム。
【請求項４】
前記光検出器は、少なくとも四つのサブ検出器を備え、一つのサブ検出器ごとに、可変利得増幅器、スライサ、及び、キャパシタと一体となった二つの変換器を備えていることを特徴とする請求項３に記載の光ディスクシステム。
【請求項５】
検出信号を増幅する少なくとも一つの可変利得増幅器と、増幅された検出信号をスライスする少なくとも一つのスライサと、を備え、光ディスクシステムの少なくとも一つの光検出器から発生する検出信号を増幅してスライスする回路であって、
前記スライサと前記可変利得増幅器との間のフィードバック経路に、前記可変利得増幅器を非線形的に制御する少なくとも一つのジェネレータを備えていることを特徴とする回路。
【請求項６】
前記ジェネレータは、電圧を電流に変換する変換器を備えていることを特徴とする請求項５に記載の回路。
【請求項７】
前記ジェネレータは、電圧を電流に変換する更なる変換器と、両方の変換器の間に位置する少なくとも一つのキャパシタと、を備えていることを特徴とする請求項６に記載の回路。
【請求項８】
少なくとも一つの光検出器を用いて光ディスクの少なくとも一部を検出するステップと、応答として検出信号を発生するステップと、少なくとも一つの可変利得増幅器を用いて検出信号を増幅するステップと、少なくとも一つのスライサを用いて、増幅された検出信号をスライスするステップと、を含む、光ディスクシステムにおいて使用する方法であって、
前記スライサと前記可変利得増幅器との間のフィードバック経路に配置された少なくとも一つのジェネレータを用いて前記増幅を非線形的に制御するステップを含むことを特徴とする方法。
【請求項９】
変換器を備えた前記ジェネレータを用いて、電圧を電流に変換するステップを含むことを特徴とする請求項８に記載の方法。
【請求項１０】
更なる変換器を備え、少なくとも一つのキャパシタが両方の変換器の間に配置された前記ジェネレータを用いて、電圧を電流にさらに変換するステップを含むことを特徴とする請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクの少なくとも一部を検出し、応答として検出信号を発生する少なくとも一つの光検出器と、検出信号を増幅する少なくとも一つの可変利得増幅器と、増幅された検出信号をスライスする少なくとも一つのスライサと、を備えている光ディスクシステムに関する。
【０００２】
本発明は、また、検出信号を増幅する少なくとも一つの可変利得増幅器と、増幅された検出信号をスライスする少なくとも一つのスライサと、を備え、光ディスクシステムの少なくとも一つの光検出器から発生する検出信号を増幅してスライスする回路、並びに、少なくとも一つの光検出器を用いて光ディスクの少なくとも一部を検出するステップと、応答として検出信号を発生するステップと、少なくとも一つの可変利得増幅器を用いて検出信号を増幅するステップと、少なくとも一つのスライサを用いて、増幅された検出信号をスライスするステップと、を含む、光ディスクシステムにおいて使用する方法に関する。
【０００３】
このような光ディスクシステムは、例えば、ＣＤの再生及び／又は記録を行うコンパクトディスクシステム、即ち、ＣＤシステムであり、又は、例えば、ＤＶＤの再生及び／又は記録を行うデジタル多用途ディスクシステム、即ち、ＤＶＤシステムであり、又は、ブルーレイディスクシステム、即ち、ＢＤシステム等である。
【背景技術】
【０００４】
従来技術の光ディスクシステムは、特開平６−１８７７３３号という公開番号で出願公開され、特願平０４−３５５９９９号という出願番号で出願された日本国特許出願から公知となっており、磁気光信号（検出信号）を増幅するプログラマブルゲインアンプ（可変利得増幅器）と、増幅された検出信号をスライスするコンパレータ（スライサ）が開示されている。
【０００５】
上記スライサは、一般に差動型時間遅延検出器が後置される。（光検出器と差動型時間遅延検出器との間の伝送線の）経路長差によって生じる遅延差を回避するため、望ましくは、上記差動型時間遅延検出器が上記増幅器及び上記スライサと共に総て光検出器集積回路上に集積化される。このとき、上記可変利得増幅器は、増幅された検出信号のレベルが不変でない場合であっても、検出信号のレベルを一定に維持する。その結果として、スライサ遅延は一定であり、検出信号のレベルが変化しても、変わらない。しかし、上記可変利得増幅器の制御ループは検出信号のレベルに依存する可変時定数を有し、この可変時定数は不利である。
【特許文献１】特開平６−１８７７３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、特に、上記可変利得増幅器の上記制御ループの時定数がほとんど変化しない、冒頭の段落で定義されるような光ディスクシステムを提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る光ディスクシステムは、上記光ディスクシステムが、上記スライサと上記可変利得増幅器との間のフィードバック経路に、上記可変利得増幅器を非線形的に制御する少なくとも一つのジェネレータを備えていることを特徴とする。
【０００８】
上記ジェネレータを上記スライサと上記可変利得増幅器との間のフィードバック経路に導入することにより、上記可変利得増幅器は、非線形的に、例えば、指数関数的に制御される。このとき、上記可変利得増幅器の利得はジェネレータ信号の指数関数であり、その結果として、上記可変利得増幅器の上記制御ループの時定数は、検出信号のレベルに依存するにもかかわらず、可変利得増幅器の制御ループのタイミング動作がより安定な特性を獲得するように補償される。
【０００９】
本発明は、特に、線形的な過程を補償するために線形的な制御が使用され、非線形的な過程を補償するために非線形的な制御が使用されるべきであるという洞察に基づいており、特に、上記ジェネレータが上記可変利得増幅器を非線形的に制御するために導入されるべきであるという基本的な考え方に基づいている。
【００１０】
本発明は、特に、上記可変利得増幅器の制御ループの時定数の変動が補償された、即ち、可変利得増幅器の制御ループのタイミング動作がより安定な特性を獲得した光ディスクシステムを提供するという課題を解決し、特に、上記可変利得増幅器及びスライサが光検出器集積回路上に集積化可能である点において有利である。
【００１１】
請求項２に記載された本発明に係る光ディスクシステムの第１の実施の形態は、上記ジェネレータが、電圧を電流に変換する変換器を備えている点において有利である。
【００１２】
上記スライサの出力から入力電圧信号を受け取り、上記入力電圧信号に応じて、出力電流信号を（非線形的に）発生し、上記出力電流信号を上記可変増幅器の入力へ供給する上記変換器を導入することにより、上記ジェネレータの複雑度が低下し、集積化が容易になる。
【００１３】
請求項３に記載された本発明に係る光ディスクシステムの第２の実施の形態は、上記ジェネレータが、電圧を電流に変換する更なる変換器と、両方の変換器の間に位置する少なくとも一つのキャパシタと、を備えている点において有利である。
【００１４】
上記更なる変換器を導入することにより、上記変換器のうちの一方が上記スライサの出力に接続され、上記キャパシタと一体となって上記スライサの出力電圧信号の平均値をゼロに一致させる積分器を形成する。これは、上記スライサの性能を改善する。上記可変利得増幅器の入力に接続されたもう一方の変換器は、上記可変利得増幅器の上記非線形的な制御を処理する。上記可変利得増幅器の利得は、このとき、上記キャパシタにおける電圧降下の指数関数であり、その結果として、上記可変利得増幅器の上記制御ループの時定数は、可変利得制御器の制御ループのタイミング動作が非常に安定な特性を獲得するように適当に補償される。
【００１５】
請求項４に記載された本発明に係る光ディスクシステムの第３の実施の形態は、上記光検出器が少なくとも四つのサブ検出器を備え、上記光ディスクシステムが、一つのサブ検出器ごとに可変利得増幅器、スライサ、及び、キャパシタと一体となった二つの変換器を備えている点において有利である。
【００１６】
一つのサブ検出器ごとに可変利得増幅器、スライサ、及び、キャパシタと一体となった二つの変換器を導入し、（４象限のような）四つのサブ検出器が一体となって上記光検出器を形成することにより、少なくとも一つの差動型時間遅延検出器をさらに備えている一つの光検出器集積回路は、半径方向トラッキング誤差の発生を処理することができる。
【発明を実施するための最良の形態】
【００１７】
本発明に係る回路及び本発明に係る方法の実施の形態は、本発明に係る光ディスクシステムの実施の形態と対応する。
【００１８】
本発明の上記及びその他の特徴は、以下に記載される実施の形態を参照して明白になり解明されるであろう。
【００１９】
図１に示された光ディスクシステムは、四つのサブ検出器を備えた光検出器１を含み、各サブ検出器が前置増幅器を介して回路２、３、４、５に接続されている。回路２、３、４、５の出力は、差動型時間遅延検出器６の入力に接続される。
【００２０】
図２に示された回路は、可変利得増幅器１０即ちＶＧＡ１０を備え、可変利得増幅器の入力が回路２の入力を形成し、可変利得増幅器の出力がスライサ１１の第１の入力に接続されている。スライサ１１の第２の入力は基準ソースに接続され、スライサ１１の出力は回路２の出力を形成してジェネレータ１２の入力に接続され、ジェネレータの出力は上記ＶＧＡ１０の制御入力に接続される。
【００２１】
上記ジェネレータ１２は変換器１３を備え、変換器の出力はジェネレータ１２の出力を形成し、変換器の入力は更なる変換器１４の出力に接続され、キャパシタ１５が両者の間に並列されている。更なる変換器の第１の入力はジェネレータ１２の上記入力を形成し、第２の入力は基準ソースに接続されている。
【００２２】
図１及び図２に示されるような本発明は、以下のように機能する。光検出器１は光ディスクの一部を検出し、応答として検出信号を発生し、検出信号は上記前置増幅器及びＶＧＡ１０によって増幅される。ＶＧＡ１０は、これにより、検出信号が不変ではないレベルを有する場合であっても、増幅された検出信号のレベルを不変に維持する。その結果として、スライサ遅延は一定となり、検出信号のレベルの変化に伴って変化することはない。スライサ１１は増幅された検出信号をスライスし、その後、差動型時間遅延検出器６が時間遅延を検出する。（光検出器１と差動型時間遅延検出器６との間の伝送線の）経路長差によって生じる遅延差を回避するために、差動型時間遅延検出器６をＶＧＡ１０及びスライサ１１と共に総て同じ光検出器集積回路上に集積化することが望ましい。
【００２３】
回路２、３、４、５のスライサ１１とＶＧＡ１０との間のフィードバック経路にジェネレータ１２を設けることにより、ＶＧＡ１０は非線形的に、例えば、指数関数的に制御される。このとき、ＶＧＡ１０の利得はキャパシタ１５における電圧降下の指数関数であり、その結果として、ＶＧＡ１０の制御ループの時定数は、ＶＧＡ１０の制御ループのタイミング動作がより安定な特性を獲得するように補償される。この指数関数的な制御は、図３及び図４を用いてより詳細に説明される。
【００２４】
ジェネレータ１２は、電圧を電流に変換する変換器１３を備え、変換器１３は、ＶＧＡ１０の非線形的な制御を導入する。この非線形的な制御は、図３及び図４を用いてより詳細に説明される。ジェネレータ１２は、電圧を電流に変換する更なる変換器１４をさらに備え、キャパシタ１５が、両方の変換器１３、１４の間に設置される。この更なる変換器１４は、上記キャパシタ１５と一体となって、スライサ１１の出力電圧信号の平均値をゼロに一致させる積分器を形成する。これは、上記スライサ１１の性能を改善する。両方の変換器１３、１４を備えている上記ジェネレータ１２は、複雑度が低く、集積化が容易である。
【００２５】
本発明は、特に、線形的な過程を補償するために線形的な制御が使用され、非線形的な過程を補償するために非線形的な制御が使用されるべきであるという洞察に基づいており、特に、ジェネレータ１２がＶＧＡ１０を非線形的に制御するために導入されるべきであるという基本的な考え方に基づいている。
【００２６】
本発明は、特に、ＶＧＡ１０の制御ループの時定数の変動が補償された、又は換言すると、ＶＧＡ１０の制御ループのタイミング動作がより安定な特性を獲得した、光ディスクシステムを提供するという課題を解決し、特に、ＶＧＡ１０及びスライサ１１が上記差動型時間遅延検出器６と共に光検出器集積回路上に集積化可能である点において有利である。
【００２７】
図３に示されたＶＧＡ１０は、８個のトランジスタＴ１−Ｔ８、２個のダイオードＤ１−Ｄ２、４個の電流源ＣＳ１−ＣＳ４、及び、２個の抵抗器Ｒ１−Ｒ２を備え、総てが図示されるように接続される。
【００２８】
図４に示された変換器１３は、１０個のトランジスタＴ１１−Ｔ２０、６個のダイオードＤ１１−Ｄ１６、１個の電流源ＣＳ１１、及び、５個の抵抗器Ｒ１１−Ｒ１５を備え、総てが図示されるように接続される。
【００２９】
図３に示されるようなＶＧＡ１０は、以下のように機能する。各ダイオードＤ１、Ｄ２を流れる電流はＩに等しく、電流源ＣＳ４は２Ｉに等しい電流を発生し、電流源ＣＳ３は電流２Ｊを発生する。このとき、ＶＧＡ１０の電圧利得は、Ｖｏｕｔ／Ｖｉｎ＝Ｊ／Ｉ・Ｒｏｕｔ／Ｒｉｎと一致し、ここで、ＶｏｕｔはＴ６のコレクタとグランドとの間の電圧であり、ＶｉｎはＴ７のベースとＴ８のベースとの間の電圧であり、Ｒｏｕｔはスライサ１１の入力抵抗（又は入力抵抗器）であり、ＲｉｎはＲ１又はＲ２に一致する。
【００３０】
図４に示されるような変換器１３は、以下のように動作する。トランジスタＴ１７のベースとトランジスタＴ１８のベースとは、更なる変換器１４の出力に接続される。Ｔ１７、Ｔ１８及びＲ１５は、キャパシタ１５における電圧を電流Ｘ・ｄ＝０．２．．．−０．２ｍＡに変換するトランスコンダクタンス増幅器であるとみなせる。各トランジスタＴ１２、Ｔ１３、Ｔ１４、Ｔ１５には、例えば、０．２ｍＡの電流が流れる。このとき、トランジスタＴ１７には０．．．０．４ｍＡの電流が流れ、トランジスタＴ１８には０．４．．．０ｍＡの電流が流れる。トランジスタＴ１９には、２Ｉに一致する電流が流れ、トランジスタＴ２０には２Ｊに一致する電流が流れる（図３のＶＧＡ１０を参照されたい。）。ダイオードＤ１２、Ｄ１３のそれぞれには、Ｘ・（１−ｄ）＝０．２．．．０．６ｍＡの電流が流れ、ダイオードＤ１５、Ｄ１６のそれぞれには、Ｘ・（１＋ｄ）＝０．６．．．０．２ｍＡの電流が流れる。０．２ｍＡ＜Ｘ・（１−ｄ）＜０．６ｍＡであるならば、−０．５＜ｄ＜０．５かつＸ＝０．４ｍＡであることが分かり、メッシュ方程式を解くことにより、Ｊ／Ｉ＝［（１＋ｄ）／（１−ｄ）］２となる。
【００３１】
上記Ｊ／Ｉの式を上記電圧利得Ｖｏｕｔ／Ｖｉｎと組み合わせるとき、上記電圧利得の式が一般に、希望の指数型制御の２次近似である［（１＋ｄ）／（１−ｄ）］２の関数であり、より詳細には［（１＋ｄ）／（１−ｄ）］２に比例することが明らかになる。
【００３２】
図５に示された更なる変換器１４は、６個のトランジスタＴ２１−Ｔ２６、２個のダイオードＤ２１−Ｄ２２、及び、電流源ＣＳ２１を備え、総てが図示されるように接続される。Ｔ２５のベースとＴ２６のベースとは更なる変換器１４の入力を形成し、Ｔ２５のコレクタとＴ２６のコレクタとは更なる変換器１４の出力を形成する。
【００３３】
図６に示されたスライサ１１は、６個のトランジスタＴ３１−Ｔ３６、４個のダイオードＤ３１−Ｄ３４、３個の電流源ＣＳ３１−ＣＳ３３、及び、２個の電圧源Ｖ３１−Ｖ３２を備え、総てが図示されるように接続される。Ｔ３４のベースとＴ３５のベースとはスライサ１１の入力を形成し、Ｔ３３（又はＴ３６）のエミッタはスライサ１１の出力を形成する。
【００３４】
図１乃至図６は、単に実現可能な実施の形態を表すだけであり、その他の実施の形態が本発明の範囲を逸脱することなく実施可能である。バイポーラトランジスタに代えて、他のトランジスタ、例えば、ＪＦＥＴ及びＭＯＳＦＥＴを使用してもよい。上記非線形的な制御は、指数関数的な制御でもよく、換言すると、ＶＧＡ１０の利得は、キャパシタ１５における電圧降下に指数関数的に依存するが、上述の計算のように、例えば、上記二次関数に類似した上記指数関数的な制御の（２次）近似のようなその他の非線形的な制御が除外されるべきではない。
【００３５】
光検出器１は、例えば、二つ、四つ又は六つ以上のサブ検出器のような任意の個数のサブ検出器を含み、上記前置増幅器は、上記サブ検出器又は上記回路２−５と一体化され、又は、省略される。差動型時間遅延差検出器６は、例えば、二つ、四つ又は八つ以上のラッチのような任意の個数のラッチと、一つ以上の加算器／減算器と、一つ以上の低域通過フィルタと、を含む。ＶＧＡ１０及びスライサ１１は、直接的に制御してもよく、又は、その他の素子を介して制御してもよく、ジェネレータ１２は、上記変換器１３、１４及び上記キャパシタ１５の他に更なる素子を備えていてもよい。
【００３６】
要約すると、可変利得増幅器１０及びスライサ１１と共に光検出器１を備えている光ディスクシステムは、上記増幅器１０を非線形的に制御するジェネレータ１２がスライサ１１と増幅器１０との間のフィードバック経路に設けられる。その結果として、入力信号のレベルに依存する上記増幅器１０の制御ループの時定数が補償され、上記増幅器１０の制御ループのタイミング動作がより安定した特性を獲得する。上記ジェネレータ１２は変換器１３を備え、複雑度が低く、差動型時間遅延検出器６が後置される上記増幅器１０及びスライサ１１と共に光検出器集積回路上に容易に集積化することが可能である。上記ジェネレータ１２は更なる変換器１４を備え、更なる変換器は、キャパシタ１５と共に上記スライサ１１の出力電圧信号の平均値をゼロに一致させる積分器を形成する。
【図面の簡単な説明】
【００３７】
【図１】本発明に係る回路を備えている本発明に係る光ディスクシステムのブロック図である。
【図２】可変利得制御器、スライサ及びジェネレータを備えている本発明に係る回路のブロック図である。
【図３】可変利得増幅器の実施の一形態の説明図である。
【図４】変換器の実施の一形態（非線形電圧電流変換器）の説明図である。
【図５】更なる変換器の実施の一形態（電圧電流変換器）の説明図である。
【図６】スライサの実施の一形態の説明図である。
【図１】
2005535064.tif 000003
【図２】
2005535064.tif 000004
【図３】
2005535064.tif 000005
【図４】
2005535064.tif 000006
【図５】
2005535064.tif 000007
【図６】
2005535064.tif 000008
【国際調査報告】
2005535064.tif 000009
2005535064.tif 000010