(57)【要約】Ｚレッグ信号はシンクロ送信機への入力として使用され、シンクロ受信機のグランドに結合される。Ｚレッグは、シンクロ送信機とシンクロ受信機とのグランド基準の間のポテンシャルの差を検知する。シンクロ入力信号は、Ｚレッグ信号と加算されて増幅される。シンクロ出力信号は、シンクロ送信機およびシンクロ受信機との間のポテンシャルの差によりシフトされる。
2005517167.tif 000002
【特許請求の範囲】
【請求項１】
シンクロ受信機のグランドに電気的に結合されたシンクロ送信機のＺレッグと、
加算器において前記Ｚレッグと加算されるシンクロ入力信号と、
前記シンクロ送信機とシンクロ受信機との間のポテンシャルの差によりシフトされるシンクロ出力信号と、
の組合わせを備える、ソリッドステート・シンクロの振幅を修正するシステム。
【請求項２】
少なくとも二つの増幅器をさらに含み、第一の増幅器は前記Ｚレッグを増幅させ、第二の増幅器は前記加算器の出力を増幅させることを特徴とする、請求項１に記載のシステム。
【請求項３】
前記少なくとも二つの増幅器は、演算増幅器であることを特徴とする、請求項２に記載のシステム。
【請求項４】
前記少なくとも二つの増幅器のゲインは、ＸレッグとＹレッグのバランスをとるように選択されることを特徴とする、請求項２に記載のシステム。
【請求項５】
シンクロ入力信号はサイン波ジェネレータにより生成されることを特徴とする、請求項１に記載のシステム。
【請求項６】
前記シンクロ受信機は電子装置であることを特徴とする、請求項１に記載のシステム。
【請求項７】
前記加算器は抵抗であることを特徴とする、請求項１に記載のシステム。
【請求項８】
シンクロ受信機のグランドに電気的に結合されたシンクロ送信機のＺレッグと、
加算器において前記Ｚレッグに加算されるシンクロ入力信号と、
前記シンクロ送信機とシンクロ受信機との間のポテンシャルの差によりシフトされるシンクロ出力信号と、
ポテンシャルの差のシフトのない前記シンクロ出力信号である、内蔵テスト出力信号と、
を備える、ソリッドステート・シンクロの振幅を修正するシステム。
【請求項９】
少なくとも二つの増幅器をさらに備え、第一の増幅器は前記Ｚレッグを増幅し、第二の増幅器は前記加算器の出力を増幅することを特徴とする、請求項８に記載のシステム。
【請求項１０】
少なくとも二つの増幅器は、演算増幅器であることを特徴とする、請求項９に記載のシステム。
【請求項１１】
前記少なくとも二つの増幅器のゲインは、ＸレッグとＹレッグとのバランスをとるように選択されることを特徴とする、請求項９に記載のシステム。
【請求項１２】
シンクロ入力信号は、サイン波ジェネレータにより生成されることを特徴とする、請求項８に記載のシステム。
【請求項１３】
前記シンクロ受信機は電子装置であることを特徴とする、請求項８に記載のシステム。
【請求項１４】
前記加算器は抵抗であることを特徴とする、請求項８に記載のシステム。
【請求項１５】
シンクロ送信機のＺレッグをシンクロ受信機のグランドに電気的に結合させるステップを含む、ソリッドステート・シンクロの振幅を修正する方法。
【請求項１６】
加算器においてシンクロ入力信号を前記Ｚレッグに加算するステップをさらに含むことを特徴とする、請求項１５に記載の方法。
【請求項１７】
シンクロ入力信号はサイン波ジェネレータにより生成されることを特徴とする、請求項１６に記載の方法。
【請求項１８】
前記加算器は抵抗であることを特徴とする、請求項１６に記載の方法。
【請求項１９】
前記シンクロ受信機は電子装置であることを特徴とする、請求項１６に記載の方法。
【請求項２０】
シンクロ受信機のグランドに電気的に結合されたＺレッグであって、該Ｚレッグの信号は前記シンクロ受信機のグランド基準を含むことを特徴とする、Ｚレッグと、
前記Ｚレッグ信号をシンクロ入力信号に付加する加算器であり、前記加算器は、シンクロ出力信号を出力するように動作可能であり、前記シンクロ出力信号は、実質的に前記グランド基準によりシフトされた前記シンクロ入力信号であることを特徴とする、加算器と、
の組み合わせを備えることを特徴とする、シンクロ送信機。
【請求項２１】
少なくとも二つの増幅器をさらに含み、第一の増幅器は前記Ｚレッグを増幅し、第二の増幅器は前記加算器の出力を増幅することを特徴とする、請求項２０に記載のシステム。
【請求項２２】
少なくとも二つの増幅器は、演算増幅器であることを特徴とする、請求項２１に記載のシステム。
【請求項２３】
前記少なくとも二つの増幅器のゲインは、ＸレッグとＹレッグのバランスをとるように選択されることを特徴とする、請求項２１に記載のシステム。
【請求項２４】
シンクロ入力信号はサイン波ジェネレータにより生成されることを特徴とする、請求項２０に記載のシステム。
【請求項２５】
前記シンクロ受信機は電子装置であることを特徴とする、請求項２０に記載のシステム。
【請求項２６】
前記加算器は抵抗であることを特徴とする、請求項２０に記載のシステム。
【請求項２７】
シンクロ送信機のＺレッグをシンクロ受信機のグランドに電気的に結合させるステップと、
加算器において、シンクロ入力信号を前記Ｚレッグに加算するステップと、
前記シンクロ送信機と前記シンクロ受信機との間のポテンシャルの差に従ってシンクロ出力信号をシフトするステップと、
の組み合わせを含む、ソリッドステート・シンクロの振幅を修正する方法。
【請求項２８】
前記シンクロ入力信号は、サイン波ジェネレータにより生成されることを特徴とする、請求項２７に記載の方法。
【請求項２９】
前記加算器は抵抗であることを特徴とする、請求項２７に記載の方法。
【請求項３０】
前記シンクロ受信機は電子装置であることを特徴とする、請求項２７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、シンクロ（ｓｙｎｃｈｒｏ）に関し、より詳細には、シンクロ送信機のＺレッグを使用して、リモート・グランドに対する振幅を訂正する方法に関する。
【背景技術】
【０００２】
シンクロは、一般的に機械的な角度を電気信号に変換し、又は電気信号を機械角に変換するために使用される電子機械デバイスである。シンクロの出力は、一般的には、サイン波の振幅が機械的な角度の情報を含むようなサイン波である。例えば、サイン波の振幅は、エンジンのドライブシャフトの回転を表し得る。シンクロデバイスは非常に一般的で、航空機、ロボディクス、工場のオートメーション、医療デバイス及び回転部分を含む他の応用において使用される。
【０００３】
シンクロデバイスにはいくつかのタイプがあり、そのうち、シンクロ送信機及びシンクロ受信機が最も一般的である。シンクロ送信機は、ローター及び三相（Ｘ、Ｙ及びＺ）Ｙ結合されたステータを含み、トランジスタの出力を提供する。シンクロ受信機は、同じ構成要素を含んでいる。シンクロ受信機は、シンクロ送信機からの角度情報をステータを介して取得し、一方ローターが、受信機出力を提供する。一般的に、二つのデバイスは共に動作する。
【０００４】
ソリッドステート・シンクロ・デバイスは、コスト及びサイズがファクタとなる応用にいて、トランスフォーマー型のシンクロに代わるものである。シンクロ受信機を駆動させるための最も一般的な二つの構成は、全ての３つのレッグ（Ｘ、Ｙ及びＺ）をアクティブに駆動するか又はＺレッグをグランドにセットし、Ｘ及びＹレッグのみを駆動することである。ソリッドステート・シンクロを使用する際の一つの欠点は、二つのアクティブ・レッグ（ＸおよびＹ）構造を駆動する回路が、三つの駆動レッグ（Ｘ，Ｙ及びＺ）構造を駆動する回路と相違することである。トランスフォーマー・シンクロ・デバイスは、この制限がなく、二つのアクティブ駆動レッグのみで動作され得る。トランスフォーマー・シンクロ・デバイスは、全ての３つのレッグを駆動するか、もしくは非駆動のＺレッグをグランドに結合しつつ、ＸレッグおよびＹレッグを浮動させる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
全ての３つのレッグを駆動させることは、二つのレッグのみを駆動する場合に比べ、三分の一以上の電力を必要とし、それにより必要とされる回路の量が増加する。全ての３つのレッグをアクティブ的に駆動するために必要とされる高駆動電流及び更なる回路は、常にシステムの信頼性に負の影響を及ぼす。
【０００６】
二つのレッグを有するソリッドステート・シンクロは、Ｚレッグがシンクロ送信機のグランドに電気的に結合しているシステムにおいてよく動作する。しかし、シンクロ受信機がその自身のＺレッグがグランドされた場合に、シンクロ送信機のグランドとンクロ受信機のグランドには、ポテンシャルが相違し得る。このポテンシャルの相違は、シンクロ受信機がシンクロ送信機からエラーの機械角情報を得る原因となり得る。
【０００７】
シンクロ受信機が正確な機械角情報を得るようにポテンシャルの相違を修正する必要がある。正確性を維持するための一つの方法は、シンクロのＸおよびＹ信号をＺ信号と共に浮動させる精密なトランスフォーマーを使用することである。しかし、トランスフォーマーは多くの応用においては、非常にコストがかかり大きなものである。トランスフォーマーを使用することなく、シンクロ送信機からグランドにされたＺレッグを有するシンクロ受信機へ正確な機械角情報を送信することが所望される。
【課題を解決するための手段】
【０００８】
シンクロの受信機のＺレッグがグランドにされている場合に、ソリッドステート・シンクロの振幅を修正するための例示的な実施の形態が記述されている。シンクロ送信機のＺレッグは、シンクロ受信機のグランドに結合されている。そのようにして、シンクロ送信機のＺレッグは、シンクロ受信機のグランド・ポテンシャル情報をシンクロ送信機に提供する入力になる。シンクロの入力信号はＺレッグの信号と加算され、そして増幅される。シンクロ出力信号は、シンクロ送信機とシンクロ受信機との間のポテンシャルの差の量に基づいてシフトされる。
【発明を実施するための最良の形態】
【０００９】
本発明の現在の好ましい実施の形態は添付された図と結合して以下で記述されており、同じ参照番号は様々な図で同じ要素を意味している。
【００１０】
図１は、例示的な実施の形態の、Ｘレッグ又はＹレッグのいずれかである単一チャンネルの、単純なブロック図を示している。シンクロ・システム１００は、シンクロ入力とＺレッグ１０８である二つの入力と、一つの出力であるシンクロ出力１０６を含んでいる。シンクロ・システム１００は、さらにシンクロ増幅器１０４とリモート検出増幅器１１０の二つの増幅器と、シンクロ加算器１１２をさらに含む。増幅器１０４、１１０は、演算増幅器であるが、他の増幅装置も使用可能である。加算器１１２は、抵抗回路網（ｒｅｓｉｓｉｔｏｒ  ｎｅｔｗｏｒｋ）などの受動装置であり得る。アクティブ装置も、同様に加算器として使用可能である。シンクロシステム１００は、プリントされたワイヤボードに配置されているが、他の設計も利用できる。
【００１１】
シンクロ入力１０２は、シンクロ加算器１１２に電気的に結合されている。Ｚレッグ１０８は、リモート検出増幅器１１０に電気的に結合されている。リモート検出増幅器１１０はさらに、シンクロ加算器１１２に電気的に結合されている。シンクロ加算器１１２の出力は、シンクロ増幅器１０４に電気的に結合されている。シンクロ増幅器１０４の出力は、シンクロ出力１０６である。さらに他の中間デバイスを、意図されたシステムの範囲から乖離せずに様々な結合の中に含むことが出来る。
【００１２】
シンクロ入力信号１０２はシンクロ増幅器１０４により増加され、該シンクロ増幅器１０４の出力がシンクロ出力信号１０６となる。シンクロ入力信号１０２は、デジタル・アナログ変換器や、位相ロック回路などのサイン波ジェネレータにより生成され、４００Ｈｚのサイン波である。他の周波数も利用することが出来る。シンクロ出力信号１０６は、シンクロ受信機への入力信号として使用され得る。シンクロ受信機は図１には示していない。シンクロ受信機は、ロール・ピッチ・ヨー・コンピュータ（Ｒｏｌｌ  Ｐｉｔｃｈ  Ｙａｗ  Ｃｏｍｐｕｔｅｒ）などの標準的なアビオニクス装置であり得る。増幅器１０４のゲインは、Ｘ及びＹレッグのバランスをとる目的から、他の増幅器のゲインに依存している。０．５のゲインが、例示的な実施の形態において使用し得る。
【００１３】
なんらの調整がない場合、シンクロ出力信号はシンクロ増幅器１０４のグランド基準を有する。もし、シンクロ受信機が異なるグランド基準を有する場合、角度情報に関して正確性が失われる。正確性のこの損失を修正するために、Ｚレッグ１０８は、シンクロ送信機のグランド基準を検出するために使用される。Ｚレッグ１０８をシンクロ受信機のグランドに電気的に結合することにより、Ｚレッグ１０８は、シンクロシステム１００への入力になる。Ｚレッグ１０８の入力は、リモート検出増幅器１１０により増幅され、シンクロ加算器１１２でシンクロ入力と加算される。図１は、シンクロ加算器への入力が正の極性をもつ場合を示しているが、入力の極性を変化させるであろう他の実施の形態も利用し得る。それからシンクロ増幅器１０４は、シンクロ加算器１１２の出力を増加させる。シンクロ出力信号１０６は、シンクロ受信機のグランド基準に対してシフトされ、従ってシンクロ受信機は正確な角度情報を受信し得る。
【００１４】
図２は、内蔵テスト（ＢＩＴ）回路を使用する例示的な実施の形態の、ＸレッグまたはＹレッグである、単一のチャンネルの例示的な実施の形態を示している。ＢＩＴ回路は、エラー検出のために使用される、ラップアラウンド（ｗｒａｐ−ａｒｏｕｎｄ）回路である。シンクロシステム２００は、シンクロ入力１０２及びＺレッグ１０８の二つの入力を含み、シンクロ出力１０６とＢＩＴ出力１１４の二つの出力を含む。シンクロシステム２００は、シンクロ増幅器１０４とリモート検出増幅器１１０の二つの増幅器、シンクロ加算器１１２とＢＩＴ加算器１１６の二つの加算器を含む。
【００１５】
シンクロ入力１０２は、シンクロ加算器１１２に電気的に結合されている。Ｚレッグ１０８は、リモート検出増幅器１１０に電気的に結合されている。リモート検出増幅器１１０は、さらにシンクロ加算器１１２及びＢＩＴ加算器１１６に電気的に結合されている。シンクロ加算器１１２の出力は、シンクロ増幅器１０４に電気的に結合されている。シンクロ増幅器１０４の出力は、シンクロ出力１０６である。シンクロ出力１０６はさらにＢＩＴ加算器１１６への入力である。ＢＩＴ加算器１１６の出力は、ＢＩＴ出力１１４である。
【００１６】
シンクロ出力信号１０６の正確性を確かめるためのＢＩＴ回路を含むシンクロシステム２００にとって、ポテンシャル・シフトは、ラップアラウンド・テストにおいてエラーを回避するよう、ＢＩＴ出力１１４から除去される。ＢＩＴ出力１１４は、マイクロプロセッサに電力を供給する。該マイクロプロセッサは、例示的なシンクロシステム２００の部分ではなく、図２には含まれていない。マイクロプロセッサはＢＩＴの出力１１４をポテンシャルシフトがない場合の予想されるシンクロ出力信号１０６と比較する。
【００１７】
シンクロシステム２００内でＢＩＴを実現するために、Ｚレッグ１０８はＢＩＴ回路への入力になる。リモート検出増幅器１１０は、インバータと共に設計可能である。ＢＩＴは、シンクロ出力信号１０６からポテンシャルシフトを除去する。図２は、ＢＩＴ加算器１１６への入力の一つが正の極性を有し、他方の入力が負の極性を持つ場合について示しているが、入力の極性を変化させるであろう他の実施の形態も利用可能である。シンクロ出力信号１０６に何ら問題がない場合ならば、ＢＩＴ加算器１１６の結果として生じるＢＩＴ出力１１４はラップアラウンド・テストをパスする。
【００１８】
図３は、ＢＩＴ回路を使用する例示的な実施の形態の概略を示している。標準的な演算増幅器および受動装置が利用可能であり、よってトランスフォーマー又はＺレッグをアクティブ駆動するための利用し得る高電流ドライバーを使用するシステムに比べより高い信頼性を提供する。
【００１９】
他のデバイス及びレイアウトが本発明の範囲を逸脱せずに例示的な実施の形態を実現するために使用し得る。同様に本発明は、シンクロ送信機及びシンクロ受信器に限定されるわけではなく、シンクロ、レゾルバー、ａｃ送信機装置の全ての形態へ適用しうる。
【図面の簡単な説明】
【００２０】
【図１】本発明の単一のチャンネルの例示的な実施の形態の単純なブロック図である。
【図２】内蔵されたテスト回路を含む本発明の単一のチャンネルの例示的な実施の形態の単一のブロック図である。
【図３】内蔵されたテスト回路を含む本発明の例示的な実施の形態の概略的表現である。
【図１】
2005517167.tif 000003
【図２】
2005517167.tif 000004
【図３】
2005517167.tif 000005
【手続補正書】
【提出日】平成17年1月19日(2005.1.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シンクロ受信機のグランドに電気的に結合されたシンクロ送信機のＺレッグと、
加算器において前記Ｚレッグと加算されるシンクロ入力信号と、
前記シンクロ送信機とシンクロ受信機との間のポテンシャルの差によりシフトされるシンクロ出力信号と、
の組合わせを備える、ソリッドステート・シンクロの振幅を修正するシステム。
【請求項２】
少なくとも二つの増幅器をさらに含み、第一の増幅器は前記Ｚレッグを増幅させ、第二の増幅器は前記加算器の出力を増幅させることを特徴とする、請求項１に記載のシステム。
【請求項３】
前記少なくとも二つの増幅器は、演算増幅器であることを特徴とする、請求項２に記載のシステム。
【請求項４】
前記少なくとも二つの増幅器のゲインは、ＸレッグとＹレッグのバランスをとるように選択されることを特徴とする、請求項２に記載のシステム。
【請求項５】
シンクロ入力信号はサイン波ジェネレータにより生成されることを特徴とする、請求項１に記載のシステム。
【請求項６】
前記シンクロ受信機は電子装置であることを特徴とする、請求項１に記載のシステム。
【請求項７】
前記加算器は抵抗であることを特徴とする、請求項１に記載のシステム。
【国際調査報告】
2005517167.tif 000006
2005517167.tif 000007