(57)【要約】【課題】  様々なバスのタイプを検査するのに容易に適合可能なバス検査装置のインターフェースである。【解決手段】  該インターフェースは一対の送信線と一対の受信線とを含む。送信回路は、前記送信線上にシングルエンド信号あるいはディファレンシャル信号を送信するのに適合可能であり、少なくとも一つの受信回路は、前記受信線あるいは送信線からシングルエンド信号あるいはディファレンシャル信号を受信するのに適合可能である。フレキシブルインターフェースはシングルエンドバスおよびディファレンシャルバスのみならず、一方向性および双方向性通信のどちらにも対応するバスを検査することを可能とする。
2005535035.tif 000002
【特許請求の範囲】
【請求項１】
装置を検査する用途であって異なるインターフェース規格を有する様々な異なるデジタルバスのためのフレキシブルインターフェースであり、
第１および第２の送信ノードと、
第１および第２の受信ノードと、
前記第１の送信ノードに結合した出力部を有する第１のシングルエンドトランスミッタと、
前記第２の送信ノードに結合した出力部を有する第２のシングルエンドトランスミッタと、
前記第１の受信ノードおよび前記第１のシングルエンドトランスミッタの前記出力部の内の一つに選択的に接続可能な入力部を有する第１のシングルエンドレシーバと、
前記第２の受信ノードおよび前記第２のシングルエンドトランスミッタの前記出力部の内の一つに選択的に接続可能な入力部を有する第２のシングルエンドレシーバと、
第１の入力部および第２の入力部を有するディファレンシャルレシーバとを備え、
前記第１の入力部は前記第１のシングルエンドレシーバの前記入力部に結合しており、前記第２の入力部は前記第２のシングルエンドレシーバの前記入力部に結合しているフレキシブルインターフェース。
【請求項２】
前記第１のシングルエンドレシーバは、第１のスイッチを介して前記第１の受信ノードと前記第１のシングルエンドトランスミッタの前記出力部との内の一つに接続可能であり、前記第２のシングルエンドレシーバは、第２のスイッチを介して前記第２の受信ノードと前記第２のシングルエンドトランスミッタとの内の一つに接続可能である請求項１に記載のフレキシブルインターフェース。
【請求項３】
前記第１と第２のシングルエンドトランスミッタは３ステートにすることが可能である請求項１に記載のフレキシブルインターフェース。
【請求項４】
装置を検査するためであって様々なデジタルバスのタイプに対するフレキシブルインターフェースであり、
第１および第２の送信ノードと、
第１および第２の受信ノードと、
それぞれ出力部を有し、該出力部がそれぞれ前記第１および第２の送信ノードに結合している第１および第２のシングルエンド駆動回路と、
第１および第２の入力部を有し、該第１および第２の入力部はそれぞれ少なくとも前記第１と第２の送信ノードおよび前記第１と第２の受信ノードの内の一つに結合している少なくとも一つのレシーバ回路とを備え、
前記少なくとも一つのレシーバ回路の各々は、該レシーバ回路の前記第１の入力部に結合された入力部を有する第１のシングルエンド比較器と、前記レシーバ回路の前記第２の入力部に結合された入力部を有する第２のシングルエンド比較器と、前記レシーバ回路の前記第１の入力部に結合された第１入力部および前記レシーバ回路の前記第２の入力部に結合された第２入力部を有するディファレンシャル比較器とを有するフレキシブルインターフェース。
【請求項５】
前記第１および第２のシングルエンドトランスミッタの各々は、入力データを受けるための入力部と、それぞれのトランスミッタの所望の出力信号に比例する出力信号を設定するための出力部とを有するスイングジェネレータを備える請求項４に記載のフレキシブルインターフェース。
【請求項６】
前記第１および第２のシングルエンドトランスミッタの各々は、スルーレート調整回路を備える請求項４に記載のフレキシブルインターフェース。
【請求項７】
前記第１および第２のシングルエンドトランスミッタの各々は、３ステートにすることが可能である請求項４に記載のフレキシブルインターフェース。
【請求項８】
前記第１および第２のシングルエンドトランスミッタの各々は、選択可能な出力インピーダンスを有する請求項４に記載のフレキシブルインターフェース。
【請求項９】
前記第１および第２のシングルエンドトランスミッタの各々は、
入力データを受けるための入力部およびそれぞれのトランスミッタの所望の出力信号に比例する出力信号を設定するための出力部を有するスイングジェネレータと、
入力部および出力部を有し、該入力部が前記スイングジェネレータの前記出力部に結合されているスルーレート調整回路と、
入力部および出力部を有し、該入力部が前記スルーレート調整回路の前記出力部に結合されている３ステート可能なバッファと、
可変直列終端インピーダンスとを備える請求項４に記載のフレキシブルインターフェース。
【請求項１０】
前記第１および第２のシングルエンドレシーバ回路の各々は、被検査装置から受け取った信号を第１および第２の閾値と比較するためのウィンドウコンパレータを備える請求項４に記載のフレキシブルインターフェース。
【請求項１１】
前記ディファレンシャル比較器は、
それぞれが前記レシーバ回路の前記第１および第２の入力部に結合された第１および第２の入力部と、該レシーバ回路の前記第１および第２の入力部における信号レベル間の差に比例する信号を供給するための出力部とを有するアナログディファレンシャル増幅器と、
該出力部と第１および第２の閾値とを比較すべく、前記アナルグディファレンシャル増幅器の前記出力部に結合された入力部を有するウィンドウコンパレータとを備える請求項４に記載のフレキシブルインターフェース。
【請求項１２】
前記少なくとも一つのレシーバ回路の各々は、選択可能終端インピーダンスを備える請求項４に記載のフレキシブルインターフェース。
【請求項１３】
前記選択可能終端インピーダンスは、前記少なくとも一つのレシーバ回路の前記入力部を互いに終端させる請求項１２に記載のフレキシブルインターフェース。
【請求項１４】
前記選択可能終端インピーダンスは、前記少なくとも一つのレシーバ回路の前記入力部を調整可能ＤＣ基準電圧に終端させる請求項１２に記載のフレキシブルインターフェース。
【請求項１５】
前記フレキシブルインターフェースはより大きなインターフェースの第１の部分であって、該より大きなインターフェースは、前記第１の部分と実質的に類似である少なくとも第２および第３の部分を備える請求項４に記載のフレキシブルインターフェース。
【請求項１６】
前記より大きなインターフェースの前記第１、第２および第３の部分の前記送信ノードと前記受信ノードとは、単一のコネクタモジュールを介して被検査装置に利用可能とされている請求項１５に記載のフレキシブルインターフェース。
【請求項１７】
装置を検査する用途であってデジタルバスに対するフレキシブルインターフェースであり、
第１および第２の送信ノードと、
第１および第２の受信ノードと、
それぞれ出力部を有し、該出力部がそれぞれ前記第１および第２の送信ノードに結合している第１および第２のシングルエンド駆動回路と、
第１および第２の入力部を有し、該第１および第２の入力部はそれぞれ前記第１と第２の送信ノードに結合している第１のレシーバ回路と、
第１および第２の入力部を有し、該第１および第２の入力部はそれぞれ前記第１と第２の受信ノードに結合している第２のレシーバ回路とを備え、
前記第１および第２のレシーバ回路の各々は、該レシーバ回路の前記第１の入力部に結合された入力部を有する第１のシングルエンド比較器と、前記レシーバ回路の前記第２の入力部に結合された入力部を有する第２のシングルエンド比較器と、前記レシーバ回路の前記第１の入力部に結合された第１入力部および前記レシーバ回路の前記第２の入力部に結合された第２入力部を有するディファレンシャル比較器とを有するフレキシブルインターフェース。
【請求項１８】
各装置に対して、
該装置のどの（複数の）信号がディファレンシャル通信に対応するか及びどの（複数の）信号がシングルエンド通信に対応するかを判断し、
前記装置の信号がディファレンシャル通信に対応するという判定に応じて、一対のシングルエンドドライバをディファレンシャルで駆動することで第１および第２の送信線上に逆位相の信号を生成し、
前記装置の該信号がシングルエンド通信に対応するという判定に応じて、少なくとも一対のシングルエンドドライバを少なくとも前記第１および第２の送信線の内の一つの送信線上でシングルエンドで駆動し、
前記装置のどの（複数の）信号が一方向性通信に対応するか及びどの（複数の）信号が双方向性通信に対応するかを判断し、
前記装置の該信号が一方向性通信に対応するという判定に応じて、少なくとも第１および第２の受信線の内の一つの受信線上のデータを受け、
前記装置の前記信号が双方向性通信に対応するという判定に応じて、少なくとも前記第１および第２の送信線の内の一つの送信線上のデータを受ける、デジタルバスで動作する装置とインターフェースをとる方法。
【請求項１９】
デジタルバスを用いて通信を行う装置を検査するためのフレキシブル検査装置を動作させる方法において、
ＤＵＴ（被検査装置）のどの（複数の）信号がディファレンシャル通信に対応するか及びどの（複数の）信号がシングルエンド通信に対応するかを判断し、
ディファレンシャル通信に対応する（複数の）信号とディファレンシャルで通信を行うように前記フレキシブル検査装置を設定し、
シングルエンド通信に対応する（複数の）信号とシングルエンドで通信を行うように前記フレキシブル検査装置を設定し、
前記ＤＵＴのどの（複数の）信号が一方向性通信に対応するか及びどの（複数の）信号が双方向性通信に対応するかを判断し、
一方向性通信に対応する（複数の）信号と一方向性通信を行うように前記フレキシブル検査装置を設定し、
双方向性通信に対応する（複数の）信号と双方向性通信を行うように前記フレキシブル検査装置を設定する、デジタルバスを用いて通信を行う装置を検査するためのフレキシブル検査装置を動作させる方法。
【請求項２０】
装置を検査するためであって様々なデジタルバスのタイプに対するバス検査装置であり、
被検査装置と前記バス検査装置との接続を確立するための少なくとも一つのＩ／Ｏコネクタと、
信号をシングルエンドまたはディファレンシャルで送信および信号を一方向性または双方向性で通信するようにプログラム可能に設定可能なフレキシブルインターフェース回路とを備えるバス検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般には電子装置とバスとを検査するための機器に関し、さらに詳細には、装置とデジタルバスとを検査するのに適合可能で幅広いバス・インターフェース規格を対象とした検査機器に関するものである。
【背景技術】
【０００２】
軍事および商業部門は、電子システムを制御すべく一般的にデジタルバスを採用している。様々なタイプのバスが、各種の用途に用いられている。例えば、民間航空機は航空電子工学システムに対しては一般的にＡＲＩＮＣ４２９バスを使用し、他方、軍隊では一般的にＭＩＬ−ＳＴＤ−１５５３バスを用いて航空機や兵器システムを制御している。商業部門はコンピュータ・アプリケーションに対して一般的にＲＳ−２３２バスを用いる。また、軍事および商業団体はしばしば独自のインターフェース規格やプロトコルを持つカスタムバスを開発して、組織内の様々なエレメント間での通信を可能としている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
デジタルバスのための装置の製造業者は、しばしば自動検査装置（ＡＴＥ）を使用してデバイス性能を検証している。通例では、このような検査装置は特定のバスのタイプに対して特別に設計されている。例えば、ＡＲＩＮＣ４２９の装置を検査するためにＡＲＩＮＣ４２９に特化した計器が採用される一方で、ＭＩＬ−ＳＴＤ−１５５３専門の計器が１５５３の装置を検査するために使用される。独自仕様のバスの製造業者は、しばしばカスタム検査装置を開発して該製造業者のカスタムバス装置を検査している。あるいは、該製造業者は汎用のデジタル検査装置を適合させてその製造業者の特定の検査要求を満たす場合もある。
【０００４】
こうしたバス検査装置における特殊化は、一つには、異なるバスのタイプに対するインターフェース規格が千差万別であることに起因する。バスが異なれば、異なる周波数、エッジスピードおよび／または電圧レベルで動作可能となる。バスは、一方向性または双方向性であり、シングルエンドまたはディファレンシャルである場合がある。一部のバスはハンドシェイキング線および／またはクロック線を備え、また一部のバスはそれらを備えない。
【０００５】
こうした相違にもかかわらず、我々は、デジタルバスによってもたらされる検査上の問題は異なるタイプのバスに渡っては本質的に類似したものであり、製造業者はバス検査に対してより普遍的な取り組みによって恩恵を受けることができることを悟った。
【０００６】
上述の背景を踏まえ、本発明の目的は、様々なタイプのデジタルバス装置を検査するのに容易に適合可能なハードウェアインターフェースとすることである。
【課題を解決するための手段】
【０００７】
前述の目的および他の目的や優れた効果を達成するため、デジタルバスに対する装置を検査するためのフレキシブルインターフェースは、送信線と受信線とを含む。送信回路は該送信線上にシングルエンド信号とディファレンシャル信号いずれも送信するのに適合可能であり、少なくとも一つの受信回路はシングルエンド信号とディファレンシャル信号いずれも受信するのに適合可能である。該インターフェースは、一方向性通信と双方向性通信との両方に対応する。
【０００８】
本発明のさらなる目的、優れた効果および新規な特徴は、続く発明の詳細な説明および図面を考慮することで明らかになる。
【発明の効果】
【０００９】
インターフェースの利点は、様々なバスに対応する一方で必要なコネクタのスペースはわずかであるということである。これにより、他の同種のインターフェースまたは検査システムにおける他の装置に対するコネクタのスペースを、より多く用意することが可能とされる。該インターフェースでは必要とされる回路基板のスペースも少なく、これにより他の機能を設けるスペースが確保される。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明に係るデジタルバスを検査するためのフレキシブルインターフェースの第１の実施形態１００を示す。
【実施例】
【００１１】
該インターフェースは、被検査装置（ＤＵＴ）と通信を行うための、第１と第２の送信線ＴＸ０およびＴＸ１と、第１と第２の受信線ＲＸ０およびＲＸ１とを有する。第１と第２のトランスミッタ１１０および１１２は、それぞれ出力信号をＴＸ０およびＴＸ１に供給する。レシーバ回路１１４は、第１と第２のシングルエンドレシーバ１１６および１１８とディファレンシャルレシーバ１２０とを含む。該シングルエンドレシーバ１１６および１１８の各々は入力部を有する。該入力部は、好ましくは対として、ＴＸ０およびＴＸ１か、あるいはＲＸ０およびＲＸ１にそれぞれ接続可能である。ディファレンシャルレシーバ１２０は第１および第２の入力部を有し、該第１および第２の入力部は、第１と第２のシングルエンドレシーバ１１６および１１８の入力部とそれぞれ結合している。ディファレンシャルレシーバ１２０は、これらの入力部間の差動電圧に比例する出力信号を生成する。トランスミッタとレシーバとは制御／論理部１２２を通じて設定され、該制御／論理部もレシーバ１１６、１１８および１２０の出力を受ける。
【００１２】
図２は、トランスミッタ１１０／１１２の内の一つのトランスミッタのより詳細な図を示すものである。各トランスミッタは、好ましくはデジタル／アナログコンバータ（ＤＡＣ）等のスイングジェネレータ２１０を含み、該スイングジェネレータは所望のトランスミッタ出力電圧を示すデータを受ける。スイングジェネレータ２１０は、バススイッチまたは類似する装置を用いて基準電圧をスイッチングすることで実施してもよい。スイングジェネレータは、少なくとも三つの異なる電圧レベルを発生することが可能であることが好ましいが、これは必須ではない。スイングジェネレータ２１０の出力部はスルーレート調整回路２１２に結合され、該スルーレート調整回路の出力部は低利得ドライバ２１４に結合されている。該低利得ドライバ２１４は、制御信号（ＥＮＡＢＬＥ）の制御下で３ステートにすることが可能（すなわち、その出力をハイインピーダンス状態とすることが可能）であることが好ましい。適当なドライバの例が、「高速３ステートを用いた自動検査装置のためのドライバ回路」と題された米国特許出願番号１０／１１３、１７９に開示されており、該米国特許出願を全体として参照して本明細書に含める。インピーダンス２１６は、好ましくはドライバ２１４の出力部に直列に結合されて直列終端を設けている。好適な実施例において該インピーダンス２１６は、３オーム、５０オーム、７５オームおよび１００オームの値から選択可能である。他のインピーダンスも用いることが可能であるが、上記の値はほとんどのデジタルバスの要件に適応することと思われる。
【００１３】
トランスミッタ（１１０または１１２）を動作させるために、スイングジェネレータ２１０は高スルーレートを有する出力段階を発生させる新たな値でプログラムされる。スルーレート調整回路２１２はスルーレートを遅らせて（好ましくはプログラム可能に）、所望とするスルーレートを有する出力信号を生成する。低利得ドライバ２１４は、好ましくは電圧利得と電流利得との両方を供給し、選択可能なインピーダンス２１６を介してブースト信号を駆動する。
【００１４】
図３は、図１のレシーバ１１４のより詳細な図を示すものである。ＲＸ０／ＴＸ０線とＲＸ１／ＴＸ１線とはそれぞれシングルエンド比較器３２２および３２６の入力部に結合されている。該比較器３２２と３２６とは好ましくはウィンドウコンパレータであり、すなわち、それらの入力と第１および第２の基準値（Ｈ０、Ｌ０およびＨ１、Ｌ１）とを比較して入力信号と基準との相対量を示す２ビットの出力信号を生成する。ＲＸ０／ＴＸ０線とＲＸ１／ＴＸ１線とは、ディファレンシャル比較器１２０の入力部にも結合されている。ディファレンシャル比較器は、アナログディファレンシャル増幅器３２０と第３の比較器３２４とを含む。該増幅器は好ましくは低利得を有し、その入力部における信号レベル間の差に比例する出力信号を生成する。第３の比較器３２４も好ましくはウィンドウコンパレータであって、その入力とその基準ＨＤおよびＬＤとの相対量を示す２ビットの出力を生成する。従って、ディファレンシャル増幅器はその入力信号間の電圧差を、その入力信号のコモンモード電圧とは無関係に閾値と比較することを可能とする。
【００１５】
ウィンドウコンパレータ３２２、３２４および３２６の出力は、好ましくは制御／論理部１２２に供給される。該制御／論理部は、好ましくはウィンドウコンパレータ３２２、３２４および３２６の出力を所定の時間の瞬間でサンプリングするためのデジタルサンプリング回路と、結果を保存し且つ報告するための回路とを含む。比較器３２２、３２４および３２６は好ましくはウィンドウコンパレータであるが、各々の入力電圧を示す任意のビット数の出力データを供給するために、他のタイプの比較器を代わりに用いることも可能である。
【００１６】
レシーバ１１４も、好ましくはインピーダンス３１２および３１４等の終端インピーダンスを含む。これらのインピーダンスは、それぞれスイッチ３１１および３１３を介して接続可能で且つ２５オーム、３７．５オーム、５０オーム、７５オームおよび１００オームの値で選択可能として、幅広いバスのタイプに対応させることが好ましい。好適な実施例において、スイッチ３１０はプログラム可能基準レベルＶＣＯＭを、インピーダンス３１２と３１４との接点におけるノードに選択的に接続させる。該スイッチ３１０が開放されている場合は、レシーバ１１４への入力部は互いに終端される。スイッチ３１０が閉じている場合、入力部はそれぞれＶＣＯＭへと個別に終端される。ハンドシェイキング信号を受ける等、さほどフレキシビリティが必要とされていない場合では、単純な負荷抵抗を付与してＶＣＯＭ、接地または他のＤＣ電源に対する信号を終端してもよい。
【００１７】
図４は、フレキシブルインターフェース１００を、広範囲のバスのタイプのいずれの要件にも適応させるべく制御／論理部１２２により用いられるプロセスを示すものである。図４に示すステップは特定の順序になっているように見えるが、該ステップの順序は重要ではなく、本発明の範囲内で変更することが可能であることを理解すべきである。例えば、該ステップは異なる順序で実行することが可能であるし、一部または全てのステップは同時に実行してもよい。
【００１８】
ステップ４１０において、制御／論理部１２２は一連のフラグを読み込む。該フラグは、ＤＵＴからのシングルエンド通信に対応する信号およびディファレンシャル通信に対応する信号を示す。また、該フラグは、一方向性通信に対応する信号および双方向性通信に対応する信号を示す。ディファレンシャル信号に対しては、制御／論理部１２２はシングルエンドトランスミッタがディファレンシャル信号を駆動するように設定する（ステップ４１２）。このステップは、一般的に二つのトランスミッタ１１０および１１２に連結するスイングジェネレータ２１０を、それらが互いに逆方向に変化する、すなわち、１８０度の位相関係で変化する値にまで変化するようにプログラミングする準備が必要となる。ステップ４１４では、制御／論理部はシングルエンド比較器１１６および１１８の出力に応答するのではなくディファレンシャル比較器１２０の出力に応答する準備をし（ステップ４１６）、スイッチ１１１と１１３とを閉じ且つスイッチ３１０を開放して受信線を互いに終端させる。シングルエンド通信に対応する信号に対しては、（複数の）トランスミッタはシングルエンド駆動に設定され、且つ／または（複数の）レシーバはシングルエンド受信に設定される。スイッチ３１０は閉じられて、受信線をＶＣＯＭへと終端させる。終端が要求されていない場合は、スイッチ１１１と１１３とは開放したままにしておくことが可能である。
【００１９】
双方向性通信に対応するバス信号に対しては（ステップ４１６）、制御／論理部１２２はインターフェース１００を双方向性通信に設定する（ステップ４１６）。実施形態１００では、スイッチ１２４および１２６の一方または両方に対して、レシーバ１１４の入力部を送信線ＴＸ０およびＴＸ１に結合させるようにすることを伴う。シングルエンド通信では一方の入力部が送信線に結合され、他方、ディファレンシャル通信では両方の入力部が複数の送信線に結合されることが、動作において要求される。
【００２０】
信号が一方向性通信に対応する場合、制御／論理部１２２はインターフェース１００を一方向性通信に設定する。実施形態１００においては、スイッチ１２４および１２６の一方または両方に対して、レシーバ１１４の入力部を受信線ＲＸ０およびＲＸ１に結合させるようにすることを伴う。シングルエンド通信では一方の入力部が受信線に結合され、他方、ディファレンシャル通信では両方の入力部が複数の受信線に結合されることが動作において要求される。
【００２１】
ステップ４２０では、スイングジェネレータ２１０に対する電圧がプログラムされると共に、レシーバ１１４に対する送信スルーレートと、ＶＣＯＭ（必要であれば）と、閾値とがプログラムされる。トランスミッタとレシーバとに対して終端インピーダンスが選択される（ステップ４２２）。
【００２２】
周知であるように、しばしばデジタルバスはデータ線に加えてハンドシェイキング線やクロック線等の制御線を必要とする。インターフェース１００はこれらの特殊用途の信号に対応することが可能であることが好ましい。データ線および／または制御線はＴＸ０および／またはＴＸ１を介してＤＵＴに送ることができ、そしてＲＸ０および／またはＲＸ１を介してＤＵＴから受けることができる。双方向性バスに対しては、データ線および／または制御線はＴＸ０および／またはＴＸ１を介して送信および受信が可能である。
【００２３】
好適な実施形態において、フレキシブルインターフェースは、多種多様なバスのタイプおよびデジタル信号を検査するのに適合可能なバス検査装置の単一のインターフェースの一部を形成する。該バス検査装置は、好ましくは自動検査システムの、例えばＶＸＩカードケージ等の、カードケージに差し込むモジュールである。バス検査装置は、ホストコンピュータで動作するテストプログラム等のソフトウェアを介して制御可能である。ただし、フレキシブルインターフェースは検査システムにおける装置で用いられることに限定されるものではない。該フレキシブルインターフェースは、一つ又は複数のタイプのバスまたはデジタル信号とインターフェースをとる他の検査回路あるいは他の回路にも用いることが可能である。
【００２４】
本発明の好適な実施形態は、主としてシリアルバスの検査に焦点を当てている。複数のインターフェース１００のコピーを使用して、異なるシリアルバスが必要とするであろう数多くの信号に対応することが好ましい。一部のシリアルバスは複数のデータビットを必要とし、また一部は複数の制御線を必要とする。我々は、三つのインターフェース１００のコピーでほとんどのタイプのシリアルデバイスを検査するのにおおむね十分であることを発見した。これらの異なるコピーは一緒に動作して、二つ以上の送信線および／または二つ以上の受信線を必要とするバスを検査することが可能である。好適な実施形態において、三つのインターフェースの四つの異なるグループが、それぞれ複数の装置を検査するために設けられている。
【００２５】
インターフェース回路の各グループに対するＩ／Ｏは単一のＩ／Ｏコネクタに設けられて、単一のバス装置への接続を容易にすることが好ましい。好適な実施形態において、三つのインターフェース１００の各グループは、単一の２６ピンのＤ−サブコネクタを備え、バス検査装置は四つの該コネクタをそのフロントパネルに設けている。
【００２６】
インターフェース１００の利点は、様々なバスに対応する一方で必要なコネクタのスペースはわずかであるということである。これにより、他の同種のインターフェースまたは検査システムにおける他の装置に対するコネクタのスペースを、より多く用意することが可能とされる。該インターフェースでは必要とされる回路基板のスペースも少なく、これにより他の機能を設けるスペースが確保される。
【変形例】
【００２７】
一実施形態を説明したが、数多くの他の実施形態または変更が可能である。図５は、フレキシブルインターフェースの他の実施形態５００を示すものである。インターフェース５００は、インターフェース１００と同数のＩ／Ｏ接続部を有する。しかしながら、二つのレシーバ回路を備えている点で異なり、一つは双方向性通信（５１４）用であって一つは一方向性通信（５２４）用である。したがって実施形態５００は、インターフェース１００の機能性を維持しつつスイッチ１２４と１２６とをなくしたものである。
【００２８】
三つのフレキシブルインターフェースのコピーは（またはグループにつきいくつ用いられていようとも）同一としてもよいが、これは必須ではない。例えば、一つ又は複数のコピーをハンドシェイキング信号の送信および／または受信専用にしてもよい。このコピーは他のコピーよりも少ないフレキシビリティのより簡易な回路を備えてもよく、これにより有効性に深刻な影響を与えることなくコスト削減が可能となる。
【００２９】
また、本明細書に記述されている発明の詳細な説明は主にシリアルバス用途を参照しているが（ＭＩＬ−ＳＴＤ−１５５３、ＡＲＩＮＣ４２９、ＲＳ−２３２）、この明細書に記述のフレキシブルインターフェースと方法とはパラレルバス用あるいは他のデジタル信号用にも適用可能である。パラレルバスに用いる場合は、三つ以上のフレキシブルインターフェースのコピーを用いてより多くのデータビット数に同時に対応してもよいし、より多くの数の端子を有するＩ／Ｏコネクタを用いてもよい。
【００３０】
本発明を特にその好適な実施形態を参照して示し且つ説明したが、当業者であれば本発明の精神および範囲から逸脱することなく形態や細部の様々な変更が可能であることが理解されることであろう。
【図面の簡単な説明】
【００３１】
【図１】本発明に係る、多様なデジタルバスおよび装置を検査するためのフレキシブルインターフェース回路の簡易概略図である。
【図２】図１に示す送信回路のより詳細な概略図である。
【図３】図１に示す受信回路のより詳細な概略図である。
【図４】図１のフレキシブルインターフェースを動作させるためのプロセスを示すフローチャートである。
【図５】本発明に係るフレキシブルインターフェース回路の他の実施例の簡易概略図である。
【符号の説明】
【００３２】
１００  フレキシブルインターフェース
１１０  第１のトランスミッタ
１１２  第２のトランスミッタ
１１４  レシーバ回路
１１６  第１のシングルエンドレシーバ
１１８  第２のシングルエンドレシーバ
１２０  ディファレンシャルレシーバ
１２２  制御／論理部
１２４、１２６  スイッチ
２１０  スイングジェネレータ
２１２  スルーレート調整回路
２１４  低利得ドライバ
２１６  インピーダンス
３１０  スイッチ
３１１、３１３  スイッチ
３１２、３１４  インピーダンス
３２０  アナログディファレンシャル増幅器
３２２、３２６  シングルエンド比較器
３２４  第３の比較器
５００  フレキシブルインターフェース
ＴＸ０  第１の送信線
ＴＸ１  第２の送信線
ＲＸ０  第１の受信線
ＲＸ１  第２の受信線
【図１】
2005535035.tif 000003
【図２】
2005535035.tif 000004
【図３】
2005535035.tif 000005
【図４】
2005535035.tif 000006
【図５】
2005535035.tif 000007
【国際調査報告】
2005535035.tif 000008
2005535035.tif 000009
2005535035.tif 000010
2005535035.tif 000011