(57)【要約】信頼できる単一点電流測定を使用する多量に製作されない印刷回路ボード上の製造欠陥を検出するための方法および装置が開示されている。好ましい第１の実施例のセットでは、ＡＣ電流発生器が電界を供給するためにＢＵＴの下に配置された信号プレートに接続され、それによりＢＵＴの導体中に信号を発生する。ＢＵＴの上部の構造体上に取り付けられたピンのアレイはＢＵＴ上テスト点からの電流を固定したインターバルでサンプリングする。第２の実施例のセットでは、ＡＣ電流発生器がピンのアレイに接続されてピンが固定したインターバルでＢＵＴの導体素子中にテスト信号を供給する。信号プレートはＢＵＴ上の電界を検出する。検出された信号はボードの欠陥を識別するために解析される。
2005517153.tif 000002
【特許請求の範囲】
【請求項１】
導電路および表面を有するテスト下の多量に製作されない印刷回路ボード（ＢＵＴ）をテストして評価し、そのテストは導電路の電気的および物理的連続性のテストと、ＢＵＴの既知の標準に対する適合に関するテストとを含んでいる方法において、
（ａ）プレートを介してＢＵＴ上に電界を放射するためにＢＵＴの第１の側面において交流のテスト信号を与え、ＢＵＴの導電路および表面上に電界により電流および電荷を誘起させ、
（ｂ）ＢＵＴの導電性表面の第２の側面において複数のピンを介して電流を検出し、ＢＵＴとピンの間の相対的な移動によりＢＵＴのテスト点の多重電流測定を生成し、
（ｃ）複数のピンまたはＢＵＴのいずれか一方を移動させ、
（ｄ）検出された電流をデジタルデータに変換し、
（ｅ）ＢＵＴを評価するためにデジタルデータを解析するステップを含んでいる方法。
【請求項２】
プレートは可動であり、ピンは静止している請求項１記載の方法。
【請求項３】
ピンは可動であり、プレートは静止している請求項１記載の方法。
【請求項４】
ピンはＸＹテーブルによって移動される請求項３記載の方法。
【請求項５】
前記変換するステップは、各テスト点から信号を受信し、信号の値を測定し、アナログ値をデジタルデータの形態に変換し、解析するステップはデジタルデータに基づいてＢＵＴ上の故障を診断する請求項１記載の方法。
【請求項６】
導電路および表面を有するテスト下の多量に製作されない印刷回路ボード（ＢＵＴ）をテストして評価し、そのテストは導電路の電気的および物理的連続性のテストと、ＢＵＴの既知の標準に対する適合に関するテストを含んでいる方法において、
（ａ）ＢＵＴの導電路および表面上に電流を生成するために複数のピンを介してＢＵＴの第１の側面において交流のテスト信号を与え、
（ｂ）ＢＵＴの第２の側面においてプレートを介して電界を検出し、ＢＵＴとピンの間の相対的な移動によりＢＵＴの多重電界測定を生成し、
（ｃ）複数のピンまたはＢＵＴのいずれか一方を移動させ、
（ｄ）検出された電流をデジタルデータに変換し、
（ｅ）このデジタルデータをＢＵＴを評価するために解析するステップを含んでいる方法。
【請求項７】
プレートは可動であり、ピンは静止している請求項６記載の方法。
【請求項８】
ピンは可動であり、プレートは静止している請求項６記載の方法。
【請求項９】
ピンはＸＹテーブルによって移動される請求項８記載の方法。
【請求項１０】
導電路および表面を有するテスト下の多量に製作されない印刷回路ボード（ＢＵＴ）をテストし、そのテストは導電路の電気的および物理的連続性のテストと、ＢＵＴの既知の標準に対する適合に関するテストを含んでいるテストを行う装置において、
ＢＵＴに隣接する信号プレートと、
信号プレートに交流テスト信号を供給するための信号発生器とを具備し、
信号プレートはテスト信号にしたがってＢＵＴ上に電界を放射し、その電界はＢＵＴの導電路および表面上に電界により電流および電荷を誘起し、
装置はさらに、ＢＵＴの導電路および表面上に誘起された信号を検出するためにＢＵＴに隣接するピンアレイ構造体（ＰＡＡ）を有し、ＢＵＴとＰＡＡとの間の相対的な運動によりＢＵＴのテスト点の測定信号を生成し、
さらに、ピンアレイ構造体のピン間の分離を行うセレクタと、
ＢＵＴに対して相対的にＰＡＡを移動させる可動機構と、
検出された信号をデジタルデータに変換するデジタル信号プロセッサと、
相対的ピンアレイ構造体の運動と、セレクタのシーケンスと、デジタル信号プロセッサからのデジタルデータの記憶と、デジタルデータの解析とを制御するコンピュータとを具備している装置。
【請求項１１】
前記ＡＣ信号発生器は、振幅変調または周波数変調のいずれか一方の信号を発生する請求項１０記載の装置。
【請求項１２】
ＰＡＡは、予め定められた形態で間隔を隔てられた大型の１次元アレイを構成している請求項１０記載の装置。
【請求項１３】
ＰＡＡは、予め定められた形態で間隔を隔てられた大型の２次元アレイを構成している請求項１０記載の装置。
【請求項１４】
コンピュータはＢＵＴの故障の診断のためのワークステーション動作ソフトウエアを含み、前記コンピュータ解析は各テスト点から信号を受信し、信号のアナログ値を測定し、そのアナログ値をデジタル形態に変換し、デジタル形態の信号をワークステーションに転送する請求項１０記載の装置。
【請求項１５】
ＰＡＡピンは、導電性ファイバから構成されている請求項１０記載の装置。
【請求項１６】
ＰＡＡと信号プレートは、ＢＵＴと反対側に配置されている請求項１０記載の装置。
【請求項１７】
導電路および表面を有するテスト下の多量に製作されない印刷回路ボード（ＢＵＴ）をテストし、そのテストは導電路の電気的および物理的連続性のテストと、既知の標準に対する適合に関するテストを含んでいるテストを行う装置において、
ＢＵＴに隣接するピンアレイ構造体（ＰＡＡ）と、
ＰＡＡに交流テスト信号を供給するための信号発生器とを具備し、
ＰＡＡはテスト信号にしたがってＢＵＴの導電路および表面上に電流を発生し、
装置はさらに、ＢＵＴの電界を検出してその検出された電界に基づいて出力信号を発生するようにＢＵＴに隣接して配置された信号プレートを備え、その信号プレートは信号プレートとＢＵＴとの間に絶縁層を有しており、
ＢＵＴとＰＡＡとの間の相対的移動によりＢＵＴの電界測定が行われ、
さらに、ピンアレイ構造体のピン間の分離を行うセレクタと、
ＰＡＡに関してＢＵＴを移動させる可動機構と、
出力信号をデジタルデータに変換するデジタル信号プロセッサと、
ピンアレイ構造体の移動と、セレクタのシーケンスと、デジタル信号プロセッサからのデジタルデータの記憶と、デジタルデータの解析とを制御するコンピュータとを具備している装置。
【請求項１８】
前記ＡＣ信号発生器は、振幅変調または周波数変調のいずれか一方の信号を発生する請求項１７記載の装置。
【請求項１９】
ＰＡＡは、予め定められた形態で間隔を隔てられた大型の１次元アレイを構成している請求項１７記載の装置。
【請求項２０】
ＰＡＡは、予め定められた形態で間隔を隔てられた大型の２次元アレイを構成している請求項１７記載の装置。
【請求項２１】
コンピュータはＢＵＴ上の故障の診断のためのワークステーション動作ソフトウエアを含んでいる請求項１７記載の装置。
【請求項２２】
いるセレクタを有するがピンにおいて低いインピーダンスを生成するために使用されている請求項１７記載の装置。
【請求項２３】
ＰＡＡピンは、導電性ファイバから構成されている請求項１７記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に電子テスト装置に関し、特に、信頼性のある単一点電流測定を利用して多量に製作されない印刷回路ボードの製造欠陥をテストする装置に関する。
【背景技術】
【０００２】
印刷回路ボードの製造およびそれに続く処理中に、不所望な回路の切断および短絡のような欠陥が回路中または回路間で発生する可能性がある。製造業者は、できるだけ迅速正確で、経済的な方法で欠陥を発見する方法を常に求めている。製造品質の制御のためには多量に製作されない印刷回路ボードの自動的なテストを行うことが必要であり、コスト的にも有効である。
【０００３】
印刷回路ボードのテストは、集積回路および印刷回路ボードの複雑さが増加しているので困難さおよびコストの増加が避けられない。通常の自動的な印刷回路ボードテストの技術では１組のテストピンを通って信号を供給し、他のテストピンにおいて出力信号を測定している。印刷回路ボードは“ベッドオブネール”テスターでテストされることができ、それはテストされる印刷回路ボード上の金属トレースと接触するピンを含み、それにより選択された入力信号が印刷回路ボードの種々のノードに供給され、対応する出力信号が印刷回路ボード上の他のノードで測定されることができる。
【０００４】
可動プローブは複雑な高密度の回路ボードを試験するために使用される。可動プローブ試験装置の多くは、連続した短いテストを行うためにこの時間におけるプローブとは無関係に１６までの限定された数のプローブを使用する。“ベッドオブネイル”における場合と同様に、可動プローブはピンであり、それはテストされている印刷回路ボード上の金属導体トレースと接触し、それにより選択された入力信号が印刷回路ボードの種々のノードに供給され、対応する出力信号が印刷回路ボード上の他のノードで測定されることができる。可動プローブ試験装置はフレキシブルで、低コストで、固定手段を使用しないでセットできる。可動プローブシステムの主要な欠点はテスト時間が遅いことである。この欠点によりこの試験装置の利用は原型のテストおよび非常に小規模の生産動作のテストに限定されている。
【０００５】
可動グリッド試験装置もまた複雑な高密度の回路ボードを試験するために使用されている。可動グリッド試験装置は非常に近接したプローブを含む複数の小さい可動構造を使用する。この構造の目的は、可動プローブシステムにまさるシステムの試験速度を改善することである。可動グリッドシステムの主要な欠点は、テスト速度の改良のためのボード構成についての依存性と信頼性のある単一点測定ができないことである。これらの欠点は可動プローブ試験装置に対する時間の改良の効果を無効にし、可動グリッド試験装置は主として原型のテストおよび非常に小規模の生産動作に対する使用に限定されている。
【０００６】
容量性テストは、放電時間または電気的に充電されたネットまたはネットセグメントの充電時間を測定することにより、可動プローブおよび可動グリッド試験装置にオプションとして提供される。この方法の欠点は、分解能が限定され、測定時間が比較的長いことである。
【０００７】
１つの印刷回路ボードテスト方法は１９８３年６月８日にＳｏｉｆｅｒｍａｎに付与された米国特許第５２１８２９４号明細書に記載されている。その技術はベッドオブネイル試験装置とは別のことを教えている。この明細書は、ＡＣ信号による回路ボードの電力および接地ラインを通して印刷回路ボードを刺激して無接触でテストされている回路ボードに近接する電磁的な付近の電界分布を測定する技術が開示されている。テストされている回路ボードの“シグネチュア”は既知の回路ボードの電磁的なシグネチュアと比較されてテストされている回路ボードが故障しているか否かが決定される。
【０００８】
別の印刷回路ボードテスト方法は１９８６年６月８日にＲｉｅｍｅｒに付与された米国特許第４５８３０４２号明細書に記載されている。この明細書ではラインセグメントの電気的な連続性と一体性を測定するための印刷回路ボードテストシステムを開示している。このシステムは１対のセンサ端子を有する容量計を具備し、それらの端子の１つは導電性の弾性的背面基準平面に結合され、他方はテストプローブに結合されている。テストプローブは単一のシールドされた１点プローブである。センサは電圧レベルを測定し、センサ間の電圧降下からラインセグメントキャパシタンスが決定される。テストプローブセンサはテスト回路ボードに対して移動可能であり、印刷回路ボード上の全てのテスト点と順次接触する。
【０００９】
Ｒｉｅｍｅｒ氏のシステムの欠点は、回路ボードのレイアウトに対する依存性である。それはテスト点の位置がプローブ動作の前に決定されなければならないからである。さらに、テスト回路ボードと基準平面との間のインターフェースが空隙のないようにして正確に測定することは非常に臨界的である。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
したがって、回路ボードの複雑性またはネットセグメントサイズに無関係に多量に製作されない印刷回路ボード上の製造欠陥を検出する装置および方法が技術的に必要とされている。技術的に、工業的に許容可能な時間で任意の印刷回路ボードをテストする技術がさらに要求されている。さらに、テスト回路ボードに特別に固定する必要がなく、回路ボードがその構造および機能と無関係にテストされるシステムが技術的に要求されている。
【課題を解決するための手段】
【００１１】
本発明は従来技術の多数の欠点を解決する手段を提供する。本発明は、信頼性のある単一点電流測定を使用するテスト下の多量に製作されない印刷回路ボード（以下ＢＵＴと言う）の製造欠陥を検出するためのフレキシブルで、正確で、迅速な方法を提供する。それはＢＵＴをテストするための上下方向の移動（Ｚ軸運動）および固定の必要がない。それはまた、テストする前に正確にテスト点の位置を決定する必要をなくすことができる。
【００１２】
上記のような効果およびその他の効果は、本発明の好ましい実施形態の第１のセットの試験装置によって与えられる。その試験装置はＢＵＴの下に配置された信号プレートに接続されてＢＵＴの導体に電界を供給してそれにより信号を発生させるＡＣ信号発生器を備えている。１２８以上の大きなピンのアレイがＢＵＴの上部構造体上に設置され、固定したインターバルでＢＵＴ上のテスト点から電流をサンプリングする。
【００１３】
実施形態の第２のセットではＡＣ信号発生器はピンアレイに接続され、ピンは信号を固定したインターバルでＢＵＴの導体素子に供給する。信号プレートはＢＵＴ上の電界を検出する。
【００１４】
ＢＵＴが取付けられている信号処理装置、中央コンピュータワークステーション、および試験プラットホームは試験装置の一部であることが好ましい。ＡＣテスト信号源はピンアレイか信号プレートかのいずれかに接続され（実施形態による）、ＢＵＴ中に電流を誘起させる信号を与える。制御装置はＢＵＴに関するピンアレイ構造体（すなわちＰＡＡ）の移動を制御する。
【００１５】
ＢＵＴに関するＰＡＡの各移動により多数のテスト点のサンプリングが行われる。コンピュータは移動制御装置およびＰＡＡのセレクタ装置に命令し、測定された結果を受け取り、オフラインの故障検出およびＢＵＴ位置決定手順を動作させることにより全体のシステムを制御する。
【００１６】
ＰＡＡの各相対運動により多数のＢＵＴテスト点の測定が行われる。ＢＵＴテスト点の完全なテストはＢＵＴ全体の電流測定プロファイルを生成する。検出された信号は抽出された導体の大きさおよび幾何学的形状に比例している。それ故、ＢＵＴの全体の平面からの測定プロファイルは回路ボードのテスト点を認識するために処理されることができる。信号処理によりこのプロファイルから有効な特徴が抽出され、それはテスト点の特性を表している。故障検出システムは、各テスト点の測定された特性を既知の、或いは同一の、故障のないＢＵＴ上のテスト点と比較する。既知のテスト点の特性は既知の基準から得ることができる。そのような比較により、基準とＢＵＴのテスト点との間の差の測定結果が得られる。その差が予め定められたしきい値よりも大きい場合にはそのテスト点は故障であると診断されることが好ましい。差がしきい値よりも小さい場合にはテスト点は故障がないと診断される。さらに、統計的な解析により、位置、形式等のような発見された故障に関するさらに詳細な情報が得られる。
【００１７】
本願発明の１実施形態によれば、ピンアレイ構造体（ＰＡＡ）はＡＣ信号発生器に接続され、ＢＵＴに関してＰＡＡが移動するとき、ＡＣ信号に基づいて信号が注入され、その注入は一時に１つのピンについて行われることが好ましい。信号プレートはＢＵＴの導体からの電磁界を検出する。
【００１８】
本発明の別の実施形態によれば、ＢＵＴは移動するコンベアベルトの上部に位置され、信号プレートはコンベアベルト中に埋設されるか、或いはコンベアベルトの下に配置される。ＰＡＡは静止している。この場合にも、ピンアレイ構造体は信号を注入し、信号プレートはＢＵＴの導体からの電磁界を検出する。
【００１９】
本発明のさらに別の実施形態によれば、ＢＵＴは信号プレートの上部に位置され、ＰＡＡはＢＵＴ上を移動する。信号プレートはＡＣ信号発生器に接続され、ＢＵＴ上のＡＣ信号に基づいて電磁界を放射する。ＰＡＡはＢＵＴのテスト点からの電流を検出するために一時に１つのピンをサンプリングする。
【００２０】
本願発明の別の実施形態によれば、ＢＵＴは移動するコンベアベルトの上部に位置されており、信号プレートはコンベアベルト中に埋設されるか、或いはコンベアベルトの下に配置される。ＰＡＡは静止している。この場合にも、信号プレートはＢＵＴ上にＡＣ信号に基づいて電磁界を放射する。ＰＡＡはＢＵＴのテスト点からの電流を検出するために一時に１つのピンをサンプリングする。
【００２１】
本願発明の別の実施形態によれば、ＢＵＴは信号プレートの上部に位置され、ＰＡＡはＢＵＴ上を移動する。この場合にも、信号プレートはＢＵＴ上にＡＣ信号に基づいて電磁界を放射する。ＰＡＡの多数のピンはＢＵＴテスト点からの電流を検出するために同時にまたは順次にサンプリングされる。
【００２２】
実施形態の第１のセットでは、ＡＣ信号源は信号をＰＡＡのピンに与え、これらのピンはＢＵＴ上の導電素子と接触している。それらの導電素子は電磁界を放射し、それはプレートに電流を誘起させる。プレートの電子装置によりピックアップされた電流は導体素子の大きさおよび幾何学的形状を表している。高帯域幅の増幅器が電子装置によって使用され、プレートにおいて低いインピーダンスを生成し、高い信号対雑音比（ＳＮＲ）とＢＵＴ上の導電素子からの電磁界の検出能力とを与える。さらにセレクタが高帯域幅の増幅器と関連して使用され、チヤンネル間の妨害を減少することにより設計性能を改善する。
【００２３】
別の実施形態では、ＡＣ信号源はテスト信号を信号プレートに与え、その信号プレートはＢＵＴ上にテスト信号に基づいて電磁界を放射する。その電磁界はＢＵＴの導体トレースに電流を誘起させる。ＰＡＡのピンは導体トレースに接触してＢＵＴからの電流を検出する。ピンアレイの電子装置によりピックアップされた電流は導体トレースの大きさおよび幾何学的形状を表している。高帯域幅の増幅器が電子装置により使用され、ピンにおいて低いインピーダンスを生成し、隣接するアレイのピン間の良好な分離を与え、高いＳＮＲとＢＵＴ上の導体トレースからの電流の検出能力とを与える。
【００２４】
ＢＵＴの全体表面を横切ってと走査することにより、ＢＵＴテスト点のシグネチュアが得られる。製造欠陥はコンピュータ解析を利用して検出することができる。故障認識システムはテスト点の電流パターンを同一の故障のない回路ボードの既知または所望のパターンと比較する。そのような比較の結果として故障のない回路ボードと故障の回路ボードとの間の差を測定することができる。その差が予め定められたしきい値よりも大きい場合にはＢＵＴは故障であると診断され、或いは許容範囲外と診断される。差がしきい値よりも小さい場合にはＢＵＴは故障がないと診断される。さらに、統計的な解析が行われて位置、形式等のような発見された故障のさらに詳細な情報が得られる。故障のない回路ボードのいわゆる“既知のパターン”はＢＵＴをテストするのと同じ方法で故障のない回路ボードをテストするか、或いは設計明細にしたがって理論的に計算するかのいずれかによって得ることができる。設計明細は印刷回路ボードレイアウトを作成するために使用されているコンピュータ支援設計ツールから容易に得ることができる。
【発明を実施するための最良の形態】
【００２５】
本発明の利点およびその他の特徴は、添付図面を参照にした以下の詳細な説明によってさらに良好に理解されるであろう。なお、これらの図面は本発明の技術的範囲を限定することを意図しているものではない。本発明はここに詳細に説明されており、本発明の全ての変形、変更および均等物は特許請求の範囲に記載されている本発明の技術的範囲に含まれるべきものであることを理解すべきである。
【００２６】
図１を参照すると、ピンアレイ試験装置（以下ＰＡＴという）10の断面図が示されている。信号プレート13は非導電性支持プレート12上に載置されている。ＢＵＴ15は絶縁表面14上に配置され、この絶縁表面14は信号プレート13とＢＵＴ15との間の電気的絶縁を行っている。
【００２７】
可動機構18はピンアレイ構造体（ＰＡＡ）20に取付けられ、コンピュータ53（図２参照）からの制御信号にしたがってＢＵＴ15に関してＰＡＡ20を動かす。ピン17は電子装置19に接続され。有孔支持プレート16を通過してＢＵＴの導電素子15A と接触する。
【００２８】
第１の実施形態において、信号プレート13は信号発生器11からの正弦波またはその他の波形の信号を供給され、それによって信号プレート13ははＢＵＴの導電素子15A 中に電磁界を放射する。この電磁界はＢＵＴの導電素子15A に電流および電荷を誘起させ、それはピン17を使用してサンプリングにより検出される。デジタル信号プロセッサ（図２参照）はサンプリングされた信号を処理する。処理された信号はその後、故障の解析のためにコンピュータ（図２参照）に送られる。
【００２９】
第２の実施形態において、ＰＡＡ20は信号発生器11に接続され、ピン17はＢＵＴの導電性テスト点15A に対するＡＣテスト信号に基づいて電流を提供する。信号プレート13はＢＵＴ15で発生された電磁界を検出する。
【００３０】
図２Ａは、信号プレート13と関連し、図１に示された第２の実施形態においてＢＵＴ15の導電素子15A から信号プレート13によってピックアップされた電磁界を獲得して処理するために使用される電子装置のブロック図である。ＰＡＡ20のピン17はＢＵＴ15のテスト点15A において電流を発生する。信号プレート13は結果的に生成される電磁界34を検出してその電磁界34に基づいて電流30を発生する。電流30は電子装置11に対する入力信号を構成している。
【００３１】
信号プレート13はセレクタ50の入力チヤンネルに接続されている。コンピュータ53は増幅装置51のためのシーケンス選択を有するセレクタに設けることによりセレクタ50を制御する。セレクタ50の出力チヤンネルは増幅装置51に接続されており、この増幅装置51は信号プレート13からの入力信号を増幅された信号に変換して信号処理のためにデジタル信号プロセッサ（ＤＳＰ）52に与える。例えば、ＤＳＰ52は検出された信号をデジタルデータに変換する。
【００３２】
ＤＳＰ52からの処理された信号は記憶および解析のためにコンピュータ53に転送される。セレクタ50は大きいネットにおける信号の劣化を阻止するために増幅装置51間の分離を行う。
【００３３】
図２Ｂは、図１に示された第２の実施形態においてＢＵＴ15の導電素子15A にピン17を介してテスト信号を供給するために使用されるＰＡＡ20中の電子装置19のブロック図である。セレクタ55の入力チヤンネルはＡＣ信号発生器11からのＡＣテスト信号を伝送する。ピン17はセレクタ55の出力チヤンネル38に接続されている。コンピュータ53は制御信号34によりセレクタ55を制御する。
【００３４】
図２Ｃは、図１に示された第１の実施形態においてＢＵＴ15の導電素子15A からピン17によりピックアップされる信号を捕捉して処理するために使用されるＰＡＡ20中の電子装置19のブロック図である。信号プレート13は電界を発生し、ＰＡＡ20のピン17はテスト点15A における検出された電流を有している。ピン17はセレクタ60の入力チヤンネルに接続されている。コンピュータ53は制御信号42によりピン17に対するシーケンス選択をセレクタに与えることによりセレクタ60を制御する。
【００３５】
セレクタ60の出力チヤンネル44は増幅装置51に接続され、それはピン17からの入力電流を信号処理のためにデジタル信号プロセッサ（ＤＳＰ）62に与える信号を供給する。例えば、ＤＳＰ62からの処理された信号46は記憶および解析のためにコンピュータ53に転送される。セレクタ60は小さいネットにおける信号の劣化を阻止するために入力ピン17間の分離を行う。
【００３６】
図２Ｄは、信号プレート13と関連しており、図１に示された第１の実施形態においてＢＵＴ15の導電素子15A に信号プレート13により生成された電磁界を供給するために使用される電子装置のブロック図である。
【００３７】
図３は、コンピュータ53により行われるテスト方法のプログラムを示すフロー図300 である。このフロー図300 は図２Ａ乃至２Ｃで説明された両方の実施形態に対する解析を示しており、テスト信号はＰＡＡ20を介して注入され、信号プレート13を介して検出され、また、テスト信号は信号プレート13Ｐを介して注入され、ＰＡＡ20信号を介して検出される。いずれの場合においても解析は基本的には同様に行われる。
【００３８】
ステップ330 において、プロセスはスタートし、コンピュータ53は全てのＰＡＴパラメータを初期化する。ステップ331 において、コンピュータ53はＡＣ発生器11に指令してテスト信号36を信号プレート13またはＰＡＡ20のいずれか（実施形態に応じて決定される）に与える。ステップ332 で、コンピュータ53は運動命令を可動機構18および18A に送り、ＢＵＴ15に関してＰＡＡ20を位置させる。
【００３９】
ＰＡＡ20がテスト信号を供給される実施形態に対しては、手順は次のように行われる。ステップ333 において、コンピュータ53は制御信号32をセレクタ50に送ってテスト信号を供給するための特定のピン17を選択する。ステップ334 において、プレート13からの検出された信号30は増幅装置51により増幅され、ＤＳＰ52により処理されて、コンピュータ53に転送される。
【００４０】
信号プレート13がテスト信号を供給する実施形態に対しては、手順は次のように行われる。ステップ333 において、コンピュータ53はアドレス制御信号42をセレクタ60に送ってサンプリングされる特定のピン17を選択する。ステップ334 において、選択されたピン17からの電流は増幅装置51により増幅され、ＤＳＰ52により処理されて、コンピュータ53に転送される。
【００４１】
いずれの場合にも、ステップ335 でコンピュータ53は供給または検出のいずれかのために次のピン17を選択する。ステップ336 において、ピンの選択はコンピュータ53により検査されて、全てのピンがＢＵＴ15の特定のサンプリング位置に対して選択されたかチェックする。ノーであれば、次のピンが選択される。イエスであれば、ピンアレイ構造体は次のサンプリング位置に移動される。ステップ338 でコンピュータ53はＢＵＴ15のテストが完了したか検査する。ノーであれば、ステップ333 乃至338 が新しい位置に対して繰返される。ステップ339 において、コンピュータ53はＢＵＴ15のテストを終了する。ステップ340 において、コンピュータ53はＢＵＴ15からのデータを解析する。故障が発見された場合には、コンピュータ53はステップ341 で故障を指示する。故障が発見されなければ、パス（合格）メッセージがステップ342 において示される。
【００４２】
図４は可動コンベア機構60の側面図である。ＢＵＴ15はコンベア機構60上に配置され、ＰＡＡ20に関して移動される。ＰＡＡ20のピン17はＢＵＴの導電素子15A と接触を形成して、実施形態に応じて信号を誘起し、或いは電流を測定する。
【００４３】
図５は可動ＰＡＡ20の側面図である。可動機構18A はＰＡＡ20をＢＵＴ15上で移動させる。ＰＡＡ20のピン17はＢＵＴの導電素子15A と接触を形成し、実施形態に応じて信号を誘起し、或いは電流を測定する。
【００４４】
図６の（ａ）および（ｂ）はＢＵＴのテストの前、および各テスト処理中の位置をそれぞれ示している。図６の（ａ）では、ＰＡＡ20が導電素子15A の空白部であることが好ましいＢＵＴ15の上部におけるスタート位置にある。図６の（ｂ）ではＰＡＡ20は移動してＢＵＴ15の選択された導電素子15A と接触している。テスト点61はピン17がテスト処理中にサンプリングされたＢＵＴ15の導体トレース15A を有する場所を示している。
【００４５】
以上、本発明の好ましい実施形態について説明した。当業者は本発明の技術的範囲内に含まれる種々の別の実施形態を認識するであろう。例えば、形状、寸法、部品の配置、およびどの部品を移動させ、どの部品を静止させるかについて種々の変更を行うことが可能である。特に、用語“上”“下”は例示的に使用されているが、何等実際に必要な構成を示すものではない。
【図面の簡単な説明】
【００４６】
【図１】本発明による試験装置の簡単化された断面図。
【図２Ａ】導体トレースからの電磁界フィールドを検出するために使用される図１のプレート構造電子インターフェースのブロック図。
【図２Ｂ】導体トレース中へ電流を注入するために使用される図１のピンアレイ構造体（ＰＡＡ）電子インターフェースのブロック図。
【図２Ｃ】導体トレースから信号を検出するために使用される図１のピンアレイ構造体電子インターフェースのブロック図。
【図２Ｄ】導体トレースに電磁界フィールドを供給するために使用される図１のプレート構造体電子インターフェースのブロック図。
【図３】本発明による試験方法を示すフロー図。
【図４】移動コンベア機構中に埋込まれ、或いはコンベアベルトの下に配置された信号プレートの側面図。
【図５】可動ピンアレイ構造体の実施形態の側面図。
【図６】本発明によるシステムの試験スタート位置および試験インターバルを示しているＰＡＡの上面図。
【図１】
2005517153.tif 000003
【図２Ａ】
2005517153.tif 000004
【図２Ｂ】
2005517153.tif 000005
【図２Ｃ】
2005517153.tif 000006
【図２Ｄ】
2005517153.tif 000007
【図３】
2005517153.tif 000008
【図４】
2005517153.tif 000009
【図５】
2005517153.tif 000010
【図６】
2005517153.tif 000011
【国際調査報告】
2005517153.tif 000012
2005517153.tif 000013