(57)【要約】【課題】  有機発光ダイオードに電流を供給するための回路を提供する。【解決手段】  本発明は、（ａ）アモルファスシリコン電界効果トランジスタ（１０００）（１０５０）（１２００）（１２５０）であって、ゲート電極とドレイン電極を有し、これを介して有機発光ダイオードに電流を供給する、アモルファスシリコン電界効果トランジスタと、（ｂ）ゲート電極とドレイン電極との間のバイアスを制御して約１Ｖ未満の閾値電圧シフトを維持するためのコントローラと、を具備する。有機発光ダイオードは、アクティブマトリクスの構成要素であることが好ましい。
2005512297.tif 000002
【特許請求の範囲】
【請求項１】
有機発光ダイオードに電流を供給するための回路であって、
ゲート電極およびドレイン電極を有するアモルファスシリコン電界効果トランジスタであって、これを介して前記有機発光ダイオードに前記電流を供給する、アモルファスシリコン電界効果トランジスタと、
前記ゲート電極と前記ドレイン電極との間のバイアスを制御して約１Ｖ未満の閾値電圧の経時シフトを維持するためのコントローラと、
を具備する、回路。
【請求項２】
前記有機発光ダイオードはアクティブマトリクスの構成要素である、請求項１による回路。
【請求項３】
前記バイアスは、前記ゲート電極と前記ドレイン電極との間に印加される電圧の範囲、および前記ゲート電極と前記ドレイン電極との間に印加される電圧の持続時間から成るグループから選ばれる条件である、請求項１による回路。
【請求項４】
前記ゲート電極と前記ドレイン電極との間に印加される前記電圧の範囲は約３Ｖから２０Ｖの間の範囲である、請求項３の回路。
【請求項５】
前記ゲート電極と前記ドレイン電極との間に電圧を印加するための前記持続時間の範囲はフレーム時間の約１％から９９．９％の間である、請求項３の回路。
【請求項６】
前記電流は約１０ｎＡから１０μＡの範囲である、請求項１の回路。
【請求項７】
前記電界効果トランジスタは薄膜トランジスタである、請求項１の回路。
【請求項８】
前記電界効果トランジスタは、
基板と、
前記基板の表面上に堆積された前記ゲート電極と、
前記ゲート電極上に堆積された第１のアモルファスＳｉＯx層と、
前記第１のアモルファスＳｉＯx層の少なくとも一部の上に堆積された第２のアモルファスＳｉＯxまたはＳｉＮx層と、
前記第２のアモルファスＳｉＯxまたはＳｉＮx層上に堆積された第１のアモルファスシリコン層と、
前記第１のアモルファスシリコン層の少なくとも一部の上に堆積された第３のアモルファスＳｉＮx層と、
前記第３のアモルファスＳｉＮx層の第１および第２の側部上に堆積された第２のアモルファスシリコン層と、
前記第２のアモルファスシリコン層の前記第１または第２の側部のいずれかの上に堆積された前記ドレイン電極と、
前記ドレイン電極が堆積されている前記側部以外の前記第２のアモルファスシリコン層の前記側部上に堆積されたソース電極と、
を具備する、請求項１による回路。
【請求項９】
電界効果トランジスタであって、
基板と、
前記基板の表面上に堆積されたゲート電極と、
前記ゲート電極上に堆積された第１のアモルファスＳｉＯｘ層と、
前記第１のアモルファスＳｉＯｘ層の少なくとも一部の上に堆積された第２のアモルファスＳｉＯｘまたはＳｉＮｘ層と、
前記第２のアモルファスＳｉＯｘまたはＳｉＮｘ層上に堆積された第１のアモルファスシリコン層と、
前記第１のアモルファスシリコン層の少なくとも一部の上に堆積された第３のアモルファスＳｉＮｘ層と、
前記第３のアモルファスＳｉＮｘ層の第１および第２の側部上に堆積された第２のアモルファスシリコン層と、
前記第２のアモルファスシリコン層の前記第１または第２の側部のいずれかの上に堆積されたドレイン電極と、
前記ドレイン電極が堆積されている前記側部以外の前記第２のアモルファスシリコン層の前記側部上に堆積されたソース電極と、
を具備する、回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、アモルファスシリコン電界効果トランジスタ（ＦＥＴ：field effect
transistor）のためのバイアス条件および幾何学的構造に関する。更に具体的には、本発明は、有機発光ダイオード（ＯＬＥＤ：organic light emitting diode）に直接電流を供給している画素内のアモルファスシリコンＦＥＴ構造、および、経時的な閾値電圧の不安定性を低減させると共にデバイスの性能を劣化させずに必要な電流およびグレースケールを提供するＦＥＴのバイアス条件を対象とする。結果として得られるＦＥＴデバイスおよびバイアス条件は、マトリクスアドレス型有機発光ダイオード（ＯＬＥＤ）に特に有用である。
【背景技術】
【０００２】
多くの反対意見があるにもかかわらず、初めて、アクティブマトリクス型有機発光ダイオード（ＡＭＯＬＥＤ：active matrix organic light-emitting diode）ディスプレイの画素電流駆動の要求を満たすために、アモルファスシリコン（ａ−Ｓｉ）技術が十分適していることが明らかとなった。この業界でＡＭＬＣＤ  ａ−Ｓｉのバックプレーンについて良く知られていることにほぼ例外なく基づいた、最も一般的な知識によって、ａ−Ｓｉ薄膜トランジスタ（ＴＦＴ：thin film transistor）を用いて電流駆動要求を満たすことができるとしても、かかるデバイスの周知の閾値不安定性が、それらを電圧駆動アクティブマトリクス設計に使用することを不可能にしていることが示唆される。なぜなら、ＯＬＥＤ要素において電流駆動の何らかの損失があると、結果として輝度の損失を直接生じるが、一方ＡＭＬＣＤでは、ＴＦＴ電流の損失は、最終電圧の変化ではなく、（μｓのオーダーの）画素容量の充電時間の増大を引き起こすのみであり、従って、ＡＭＬＣＤでは、１０Ｖの大きさの電圧シフトに対して輝度レベルは不変のままである場合があるからである。しかしながら、ＡＭＯＬＥＤディスプレイにおける電圧範囲および電流駆動ＴＦＴの駆動方式は、劇的に異なり、また実際、劇的に異ならなければならないことを指摘しておく。典型的な１つのＴＦＴを用いたＡＭＬＣＤ画素回路の概略を示す図１および、２つのＴＦＴを用いたＡＭＯＬＥＤ画素を示す例示的な図２を参照する。画素ＬＣ容量（ＣＬＣ）および蓄積容量（Ｃｓ）の並列接続を充電する際のスイッチとしてのみ機能する図１のＴＦＴについて考える。このスイッチは、１００／＃Ｒのデューティサイクルを有する。ここで、＃Ｒはディスプレイの合計行（row）数であり、これは通常、ＶＧＡないしＳＸＧＡの画素内容で今日利用可能な最も一般的な設計について６４０ないし１２００の範囲である。６０Ｈｚのリフレッシュ速度で、これは、２６ないし１４μｓの範囲のスイッチング時間に相当する。適正なデータ電圧Ｖｄを書き込むために、これは、通常２Ｖないし１２Ｖの範囲である（交流フレーム上で、約７Ｖのコモン電圧について＋５Ｖないし−５Ｖ）。スイッチングＴＦＴのゲート電圧Ｖｇは、通常、約−５ＶのＯＦＦレベルないし約＋２５ＶのＯＮレベルを選ぶ。この状況において、画素が充電中である場合、スイッチングＴＦＴは常にＶｇ−Ｖｔｈ＞Ｖｄで線形領域（linear regime）で動作しており、Ｖｄが一定である間にスイッチング・ゲートパルスがオンまたはオフになる場合に短時間のみ飽和する。ここで、ＶｔｈはＴＦＴの閾値電圧である。
【０００３】
ＡＭＯＬＥＤディスプレイにおいて、輝度レベルは、ＬＣセルに印加される最終電圧の関数ではなく、駆動ＴＦＴによって供給される電流レベルの関数である（図２を参照のこと）。スイッチＴＦＴは、ＡＭＬＣＤユニットセルにおける単一のＴＦＴと同様に動作する。しかしながら、データ電圧は、電流駆動トランジスタのゲートに接続された蓄積コンデンサ上に書き込まれ、市販のＡＭＯＬＥＤディスプレイの長い動作期間（すなわちフレーム時間の大部分）にわたって、安定した状態でなければならないのは、この電流駆動ＴＦＴの閾値安定性である。
【０００４】
この技術領域において考えられていることは、常に、アモルファスシリコンＴＦＴを、マトリクスアドレス画素に組み込んでＯＬＥＤを駆動するのに必要な性能を有しないということであり（Ｊ．Ｋａｎｉｃｋｉ等、ＳＩＤ  ２０ｔｈ  ＩＤＲＣ  Ｐｒｏｃｅｅｄｉｎｇｓ、Ｓｅｐｔ．２５〜２８、Ｐａｌｍ  Ｂｅａｃｈ、ＦＬ、ｐｐ３５４〜３５８）、今日までの全ての試作品および製品は、この考えを反映して、ポリシリコンＴＦＴ技術を用いている。
【０００５】
本発明者らは、明らかに閾値シフトを抑制するために特化した以下の独特な駆動方式を開発し、これによって、ａ−Ｓｉ技術の使用をＡＭＯＬＥＤに実用的なものとした。本発明によって提供されるもののような、ＡＭＯＬＥＤ要求を満たすアモルファスシリコンＴＦＴを用意することで、よりコストの高いポリＳｉ  ＴＦＴ技術に比べて費用の安いアモルファスシリコン（ａ−Ｓｉ）ＴＦＴ技術は、実質的に低い製造コストを提供するであろう。
【０００６】
また、本発明は、以下に説明するように明らかとなる多くの更に別の利点も提供する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、有機発光ダイオード（ＯＬＥＤ）に直接電流を供給している画素内のアモルファスシリコンＦＥＴ構造、および、経時的な閾値電圧不安定性を低減させると共にデバイスの性能を劣化させずに必要な電流およびグレースケールを提供するＦＥＴのバイアス条件を対象とする。結果として得られるＦＥＴデバイスおよびバイアス条件は、マトリクスアドレス型有機発光ダイオード（ＯＬＥＤ）に特に有用である。
【課題を解決するための手段】
【０００８】
本発明は、有機発光ダイオードに電流を供給するための回路であって、（ａ）ゲート電極およびドレイン電極を有するアモルファスシリコン電界効果トランジスタであって、これを介して有機発光ダイオードに前記電流を供給する、アモルファスシリコン電界効果トランジスタと、（ｂ）ゲート電極とドレイン電極との間のバイアスを制御して約１Ｖ未満の経時的な閾値電圧シフトを維持するためのコントローラと、を具備する。
【０００９】
バイアスは、ゲート電極とドレイン電極との間に印加される電圧の範囲、およびゲート電極とドレイン電極との間に印加される電圧の持続時間から成るグループから選ばれる条件である。ゲート電極とドレイン電極との間に印加される電圧差の範囲は約−Ｖｔｈから２０Ｖの間の範囲である。ゲート電極とドレイン電極との間に電圧を印加するための持続時間の範囲は、フレーム時間の約１％から９９．９％の間である。
【００１０】
平均的な輝度（約５０ないし５００Ｃｄ／ｍ2）の平均的な解像度のＡＭＯＬＥＤディスプレイ（すなわち約７５乃至１５０画素／インチ（ppi））の場合、電流は、約１０ｎＡから１０μＡの範囲であることが好ましい。電流は、ＯＬＥＤの画素フィルファクタ（fill factor）に反比例し、発光（illumination）デューティサイクル（すなわちＯＬＥＤ発光のオンタイム−フレーム時間の比に１００パーセントを掛ける）に反比例し、画素領域に比例し、有機膜の効率に反比例し、画素輝度に比例する。
【００１１】
電界効果トランジスタは、通常、薄膜トランジスタである。電界効果トランジスタは、基板と、基板の表面上に堆積されたゲート電極と、ゲート電極上に堆積された第１のアモルファスＳｉＯx層と、第１のアモルファスＳｉＯx層の少なくとも一部の上に堆積された第２のアモルファスＳｉＯxまたはＳｉＮx層と、第２のアモルファスＳｉＯxまたはＳｉＮx層上に堆積された第１のアモルファスシリコン層と、第１のアモルファスシリコン層の少なくとも一部の上に堆積された第３のアモルファスＳｉＮx層と、第３のアモルファスＳｉＮx層の第１および第２の側部上に堆積された第２のアモルファスシリコン層と、第２のアモルファスシリコン層の第１または第２の側部のいずれかの上に堆積されたドレイン電極と、ドレイン電極が堆積されている側部以外の第２のアモルファスシリコン層の側部上に堆積されたソース電極と、を具備し、ドレイン電極およびソース電極は同時に堆積し、同じフォトリソグラフィ工程によって画定することができる。
【００１２】
本発明のその他および更に別の目的、利点、および特徴は、同様の部分に同様の番号を与えた添付図面と関連付けて以下の明細を参照することによって理解されよう。
【発明を実施するための最良の形態】
【００１３】
導入のために、以下で図３および図４について考察する。双方は、同じ基板からの幾何学的に同一の隣接したＴＦＴについて閾値シフトおよび駆動電流の結果を示すが、動作モードは２つの極めて異なるものである。図３は、Ｖｇ＝＋２５ＶおよびＶｄ＝＋１Ｖ（ソースは接地している）での線形領域動作における第１のＴＦＴを示す。図４は、Ｖｇ＝Ｖｄ＝＋１０Ｖでの飽和領域（saturation regime）における隣接したＴＦＴを示す。これらの電圧は、極めて類似した駆動電流を生じ、図３のＴＦＴについて約１．４０μＡで、図４のＴＦＴについて約１．５５μＡで開始することを注記しておく。これらの条件が、公称で同一のデバイスにおいて劇的に異なる閾値安定性を生じることは容易に明らかになる。すなわち、室温において４０，０００秒の連続的（ＤＣ）ストレスの後、第１のＴＦＴの閾値シフト（ΔＶＴ）は約４．０Ｖであるのに対し、第２のＴＦＴのものはわずか約０．２５Ｖである。安定性が主に重要である場合、所与の電流を駆動するために明らかにもっと適切な電圧範囲があることは明白である。
【００１４】
閾値の不安定性は、ＳｉＮｘゲート絶縁膜内へのキャリア注入およびａ−Ｓｉ／ＳｉＮｘ界面における弱い結合の破壊の双方から生じ得ることは証明されている（F.R.LibschおよびJ.Kanicki,Applied Physics Letters, VOL.62, No.11, pp1286-1288）ので、どちらのメカニズムも充分に緩和することができないためにａ−Ｓｉは電流駆動には適していないという認識が存在する。良好なＯＬＥＤ輝度のためには持続的なＴＦＴ電流密度が必要なので、ａ−Ｓｉチャネルの界面に近い領域の劣化は閾値シフトの問題を悪化させるだけであると考えられる。以下で示すように、ユニットセルＴＦＴおよび蓄積キャパシタ（storage capacitor）の適正なサイズ調整によって、ＯＬＥＤに対する電流密度要求は容易に満足させることができる。更に、図５および６に、一部の予想には反するであろうが、我々が明らかに示すことは、充分に高品質のＰＥＣＶＤ材料について、飽和状態で駆動したＴＦＴは、実際、Ｖｇのいかなる実用的な値についても、線形領域において駆動した同じＴＦＴよりも閾値シフトに対する安定性がはるかに高いということである。図５および６において、Ｖｇを１５Ｖに固定し、ドレイン電圧を１Ｖから１５Ｖに増大させると、明らかに安定性が改善する傾向がある。Ｖｄ＝１では電流が０．８μＡであり、Ｖｄ＝１５では電流が８．０μＡであったことを注記しておく。電流密度の１０Ｘの増大にもかかわらず、所与のいかなる時間でも、我々は、ΔＶＴの２Ｘを超える減少を観察できる。図示するようにデューティサイクルが１００％から５０％に低減したことの結果として、安定性が更に２Ｘ改善する。従って、ＴＦＴ飽和領域バイアスおよびデューティサイクルは、ａ−Ｓｉ  ＡＭＯＬＥＤ設計において重要な考慮事項である。
【００１５】
上述の結果によって、我々は、ＡＭＯＬＥＤの実用的な駆動方式では、ゲート電極およびドレイン電極の双方に印加する電圧の範囲および持続時間を同時に制御することによって、電流駆動ＴＦＴのシフトがほとんどまたは全く起こらないことを確実にしなければならないという結論に達した。実際上、これは、一連のゲートバイアス設定範囲、対応するドレインバイアス範囲、および一連の適切な波形（すなわち各々に対するデューティサイクル）を画定することを必要とし、最終的な結果がシフト不安定性の最終的な補償につながるようにする。正確なバイアス範囲および波形の設定は、ａ−ＳｉおよびＳｉＮｘ材料特性に依存し、従って、これらは最適化し、膜堆積条件は既知でなければならない。かかる方式が機能できることは、図７から理解できる。ここで、１０Ｖの固定ドレインバイアスおよび０ないし１０Ｖの可変ゲートバイアス（この場合は双方ともＤＣ）による単純な実験によって、単にＴＦＴをより深く飽和状態で駆動することによって部分的な補償を達成可能であることが実証される。３ないし１０Ｖのゲートバイアスについて、約５０ｎＡから１．５μＡ以上までの一連の有用な駆動電流（グレースケール）が存在し、約４Ｖ未満のＶｇについて、閾値シフトは負であることを注記しておく。一般に、様々な画素サイズ設計に対応するために、面積によって規格化した画素電流が、より有用である場合がある。一般に、有用な画素電流密度は２０ｍＡ／ｃｍ2未満である。ＮＴＳＣタイプの用途では、パネル寿命にわたってグレーの中央に平均化するパネルバイアス条件を予想し、従って、適切な一連の信号を選択して目標電流レベルでゼロシフトを与えることができる。
【００１６】
実験結果
発明者らによって、飽和状態で駆動されるａ−Ｓｉ  ＴＦＴは常に、線形領域（通常０．１ないし１．０Ｖの小さいＶｄ）で駆動される場合よりも、所与のＶｇに対する閾値シフトが小さいことが、実験的に明らかとなった。これは、一般的に当てはまることがわかっており、複合ＳｉＯｘ／ＳｉＮｘゲート絶縁膜（ＧＩ：gate insulator）を用いるデバイスと同様、多くの単一のＰＥＣＶＤゲート絶縁物材料の組み合わせにおいて検証されている。チャネルの電流は通常Ｖｄ＝Ｖｇで１オーダー大きいという事実にもかかわらず、あらゆるＳｉＮｘゲート絶縁膜は通常、線形領域において発生するものの半分のシフトを飽和状態で生じる。実際、Ｖｄを０からＶｇに増大させ、さらにもっと増大させるにつれて、所与のデバイスについて閾値安定性が連続的に改善することが速やかに確認された。この傾向を、ＡＭＬＥＤからのサーペンタイン（serpentine）駆動ＴＦＴについて、図５および６に示す。対数−対数プロットは、Ｖｄの増大については傾きに大きな変化はないが、一定の前因子（prefactor）は明らかに減少し、その最終的な結果は、特定のΔＶTを与えるために必要なストレス時間の１オーダーまでの差であることを示す。
【００１７】
実験的な挙動は全て予測されたものであるが、利点の大きさはある程度の計算を必要とすることを認識するのに長くはかからない。閾値シフトモデルは、式１に示す形態を取り、ここで、前因子Ｖ0はゲート駆動と想定され、またはＶ0〜（Ｖｇ−ＶT0）であり、ＶT0はストレス前のデバイスの初期閾値と等しい。
ΔＶT＝｜Ｖ0｜｛１−ｅｘｐ（−ｔ／τ）b｝      （１）
である限り、ストレス実験の間、条件Ｖｄ＜＜Ｖｇ（例えばＶｓ＝０、Ｖｄ＝０．１Ｖ、Ｖｇ＞５）は満足され、ゲート絶縁膜を貫通する電界は、ソースからドレインまで実質的に均一であり、式１は直接適用可能である。しかしながら、Ｖｄが増大するにつれて、チャネルに沿った電圧降下、Ｖ（ｙ）、ドレインＶ（ｙ）＝ＶｄからソースＶ（ｙ）＝Ｖｓまでの電圧降下を考慮しなければならず、式１の一定の前因子を関数［Ｖｇ−ＶT0−Ｖ（ｙ）］，０と置換することによって、これをモデルに組み入れる。計算は、３つの部分で行われる。第１に、ソースからドレインまでの初期電位分布は、式２に与えられた標準長チャネル近似によって、Ｉｄ＠ｔ＝０を含む初期条件を用いて計算する。Ｖ（ｙ）について多項式形態を想定すると役立ち、所望の精度が達成されるまで、自己矛盾のない繰り返しによって続行する。
ｄＶ（ｙ）／ｄｙ＝Ｉｄ／［ＷμＣｉ（Ｖｇ−ＶT−Ｖ（ｙ））］    （２）
図８に、開始Ｄ／Ｓチャネル電位を用いて計算した位置依存の「駆動力（driving force）」電位群を与える。シミュレーションの第２の部分では、開始前因子プロファイルを式（１）に供給し、対数タイムステップ間隔を用いてＩｄの数値計算を開始する。各シフト再計算の後、チャネルに沿ったいずれかの点で前因子が変化し、式２の数値統合によってＶｄについての値が生じ、これはＩｄを比例して小さくすることによってその一定値まで縮小しなければならない。このシミュレーションから得られるものは、Ｉｄ減衰曲線である。これらの例を図９に示す。シミュレーションの最後の部分では、シミュレーションした曲線と、一定のゲート電界（すなわちＶｄ＜＜Ｖｇについてのオリジナルモデル）でのＩｄ減衰曲線を比較することによって、有効閾値シフトΔＶTを計算する。これが必要である理由は、ソースからドレインまでのチャネル長の各要素は低減していく量だけシフトし、最初の電位降下に似たデバイス間の閾値シフトプロファイルが残されるからである。このため、電流に基づいて「統合した」シフトを計算しなければならない。有効閾値シフトの例は、Ｖｄの関数として、図１０に示す。
【００１８】
図９および図１０に、Ｄ／Ｓ電位を考慮に入れて修正した理論を用いたシミュレート（線）およびデータ（点）電流減衰曲線を示す。図９および図１０は、各々、ＴＦＴを（１）線形領域（例えばＶｄ＝１、Ｖｇ＝１０Ｖ）、この場合ストレスはチャネルに沿ってＧＩを横切ってどこでも均一な駆動電界である、および（２）飽和領域（例えばＶｄ＝Ｖｇ＝１０Ｖ）にバイアスさせた場合に生じる有効ＴＦＴ閾値電圧シフトに対応する、２つの異なるバイアス条件を示す。この２つの一連の曲線の違いは、ＶｄがＶｇに近づくにつれて達成される相対的な安定性改善を示す。
【００１９】
図１０に、飽和に近づくＶｄについてシミュレーションした有効閾値シフトを示す。図５および６に示すＶｄ＝１データ曲線から、減衰パラメータβおよびτを抽出した。図の比較によって、ゲート絶縁膜の更に別の影響が示される。図９は、第１のアモルファスシリコン層の堆積前に１つのアモルファスＳｉＮｘ層で構成されたＧＩ膜を有するＴＦＴについて、閾値電圧対時間の結果を示す。図１０は、第１のアモルファスシリコン層の堆積前にゲート電極上に第１のアモルファスＳｉＯX層を堆積しその後に第２のアモルファスＳｉＮX層を堆積して構成されたＧＩ膜を用いたＴＦＴについての閾値電圧対時間の結果を示す。
【００２０】
今のところ、我々は、いったん飽和に達するとシフトを正確に計算することはできない。なぜなら、チャネル電界がドレインの近くで完全に崩壊するからであり、これによって、Ｖｄが更に増大するにつれて、ピンチオフポイントがどれだけ速くドレインから離れて移動するかを計算するために別の修正を必要とする。それとは関係なく、境界条件は、ドレインの近くのゲート絶縁膜を横切る電界が従来のピンチオフポイントまで実際に逆転しなければならないことを示し、これによって、ドレインの近くのａ−Ｓｉの劣化が生じない限り、ＴＦＴ駆動をより深く飽和させる際の利点があるのみであることを保証する。これは、ａ−ＳｉがおそらくポリＳｉに勝る利点を有する領域であると見られる。なぜなら、ポリＳｉ  ＴＦＴのドレインの近くの大きな電界は不安定性の問題を引き起こすことが知られているからである。図５および６のデータにおいて最初に見られ、図９および図１０において先に検証した１つの最終的な観察は、Ｖｄが増大するにつれて、対数−対数プロット上の有効閾値シフト対時間の傾きは、目に見えるほど変化しないが、カーブ全体は下がる、すなわち「有効」前因子は低減するということである。先にシミュレーションした条件（Ｖｇ＝１５、ＶT0＝２）では、我々は、Ｖｄが小さい値から５、８、および１１．５Ｖまでそれぞれ増大すると、その元の値の８０％、６８％、および５４％に前因子が低減することを見出した。この傾向によって、（Ｖｇ＝１５データについて）Ｖｄ＜＜Ｖｇの場合、Ｖｄ＝Ｖｇについていかなる時点でもシフトはその値の半分よりもわずかに小さいという実験的な観察が検証される。
【００２１】
我々は、有効ΔＶT前因子の低減が、高温ＢＴＳを用いてシフトを加速することによって、ＴＦＴの寿命を通じて真に持続することを確認することができる。図１１は、７５℃においてＴＦＴ駆動を飽和状態にする安定化効果について示す。Ｖｇ＝１０Ｖの固定ゲートバイアスについて、Ｖｄが１から１０および１５Ｖにそれぞれ増大すると、有効前因子はいかに低減するかを注記しておく。全ての他のシフトモデルパラメータは一定に保った。７５℃での加速シフトの結果は、図１１に示すように、ＴＦＴの寿命を通じて飽和駆動の利点が持続することを示す。
【００２２】
ＤＣおよびＡＣストレスに基づく予測ａ−Ｓｉ  ＴＦＴ寿命：動作ウインドウの探求
ａ−Ｓｉ実現可能性の問題の中心には、基本的な課題、すなわち、我々の制御のもとにあるパラメータの全て、すなわちＰＥＣＶＤ材料特性、最大バイアス値、デューティサイクルおよび補償を含みうる駆動方式を用いて、許容可能な安定性のウインドウを確立することがある。「標準的な」ＴＦＴ  ＳｉＮｘゲート絶縁膜特性について、約１０Ｖを越えるゲート電圧は、許容不可能な大きいシフトを生じることがすみやかに確認された。例えば、図９および１０のＴＦＴのＶｇ＝１５Ｖ、Ｖｄ＝１１．５Ｖのシミュレーションでは、ＯＮ電流はわずか２７時間後にその開始値の８０％に、４４０時間の予測時間で５０％に減少することが示される。この理由のため、我々は、ＯＮ電流がＯＬＥＤを明るく駆動するために十二分に適切であった低ゲートバイアス領域に集中して取り組み始めた。表Ｉは、様々な異なるＧＩレシピ、ＧＩ厚み、バイアス電圧およびデューティサイクルについてＴＦＴデータに対する指数法則（power law）適合性に基づいて、推定室温寿命（今までのところ、飽和駆動電流がその初期値の半分に達する時間で規定した）を示す。予測寿命は、単純な指数法則適合である、すなわちそれらは対数−対数プロット上で線形であるという意味で、控えめにしてあることを注記しておく。我々は、理論から、境界条件には、ΔＶTがＶｇの約１０％を超えて大きくなると、対数−対数曲線が著しく下方向に曲がり始める必要があるということがわかっている（および、高温実験からも検証している）。換言すると、我々は、時間と共に減少することが知られている早期のシフト率に基づいて半減期（half-life）を外挿する。このように、我々は、予測時間を、それらの特定の条件についての上限として考えることができる。
【表１】
2005512297.tif 000003
【００２３】
多くのプレート上でデータを収集したが、表１は、特に３つについての収集を示す。プレート４３０６は、我々の「標準的な」ＴＥＬ  ＰＥＣＶＤ  ＳｉＮXを用いて堆積した厚いゲート絶縁膜を有し、プレート４４９２は、Ｈ2希釈液を用いたもっと薄いＴＥＬ  ＳｉＮｘ  ＧＩを有し、プレート４６６８は、全てのＢａｌｚｅｒｓ社製Ｋａｉ  ＰＥＣＶＤ材料およびそれらのうちで最も薄いＧＩ  ＳｉＮｘを有したものである。Ｗ／Ｌ＝１００／７を有するドライバＴＦＴ、すなわち４０ｍｍＡＭＯＬＥＤディスプレイにおいて用いた同じドライバＴＦＴについて、開始ＯＮ電流Ｉｄ0を指定する。各１．０μＡの駆動電流は、実際のディスプレイにおいて約９ｍＡ／ｃｍ2の画素電流密度に相当するので、試験条件は、ＺＲＬデータに従って良好なＡＭＯＬＥＤ輝度を達成するのに十二分であることを注記しておく。いくつかのエントリは、ＤＣデータでなく６０Ｈｚ／５０％デューティデータに対応する。特に注記しない限り、ＡＣ低レベルは０ボルトである。いくつかの極めて明らかな傾向がある。すなわち、１）同じバイアス条件について、ＡＣ動作は、結果として、ＤＣ動作よりもはるかに安定性が高い。２）より厚いＧＩ（すなわちＧＩにかかる最大電界がより低い）は、一般に、同じバイアス条件について高い安定性を生じる、３）より低いゲートバイアス（すなわちＧＩにかかる最大電界がより低い）は、結果として、所与のゲート絶縁膜の厚さについて高い安定性を示す、および４）ＡＣ動作の一部の間にゼロボルトバイアスを置換する低い負のゲートバイアスは、結果として、より低いＴＦＴ閾値電圧シフトを生じる可能性がある。これらの結果の全ては、閾値シフトモデル内に含まれる基本的な仮定と一致する。更に、データの傾向は、我々が動作ウインドウを実際に規定することができることを示し、この場合、ａ−Ｓｉ  ＴＦＴは必要なＡＭＯＬＥＤ駆動電流を供給するのに充分であり、同時にＴＶ用途について充分に安定している。この楽観的な主張を行うには多くの理由がある。まず、表１からのデータによって、１００％から５０％までデューティサイクルを低減させることによって見られる半減期の改善は単に線形ではないことが示される。データによって、同じバイアス条件について約３から８倍までに及ぶ寿命の増大が示される。我々はわずか５０％のみの輝度の低下が認められると予想するので、ドライバＴＦＴの適切な設計によって、我々は寿命の改善を利用する。また、ＯＬＥＤ材料が時間と共に効率改善するにつれて、更にデューティサイクルの低減によって、更に寿命の超線形の改善に至るはずであることを注記することができる。楽観的である別の理由は、テレビジョン（ＴＶ）用途について、全ディスプレイは、平均して、１０Ｖのデータ（ドライバＴＦＴのＶｇ）によって与えられる「完全オン」状態でなく何らかの中間グレーレベルでなければならないので、約１６００から２５００時間までに及ぶ５０％のデューティサイクル寿命は、最悪の場合（全ての画素が完全オン）であり、通常の状況ではない。４０００時間に近い更に長い時間のいくつかは、この点で更に妥当である。しかしながら、ａ−Ｓｉ技術が実現可能であると予想する更に説得力のある理由があり、これは、���てのゲート絶縁膜がストレスのもとで同じようにふるまうわけではないという事実に依存する。その結果として、ＳｉＯｘ／ＳｉＮｘの複合ＧＩ積層膜（stack）は、純粋なＳｉＮｘ堆積ＧＩ積層膜とは著しい差をいくつか示す。図９および１０は、同一の線形および飽和バイアス条件のもとでの全ＳｉＮｘ  ＧＩ  ＴＦＴおよびＳｉＯｘ／ＳｉＮｘ  ＧＩ  ＴＦＴをそれぞれ示す。線形領域（例えばＶｄ＝１Ｖ、Ｖｇ＝１０Ｖのカーブ）において、双方のデバイスは、時間と共にほぼ同一のシフトを示し、共通の制御メカニズムのみでなく、同様のパラメータ値を示している。しかしながら、飽和（例えばＶｇ＝Ｖｄ＝１０Ｖのカーブ）では、純粋なＳｉＮｘ堆積ＧＩ積層デバイスのみが修正モデルに従う。ＳｉＯｘ／ＳｉＮｘ  ＧＩデバイスは、完全に異なる挙動を示し、これはいくつかの強い補償メカニズムが機能していることを示唆する。
【００２４】
図１２に、様々なバイアス条件のもとでの３５℃におけるＳｉＯｘ／ＳｉＮｘ  ＧＩ  ＴＦＴに関するＡＣ／ＤＣ結果を示す。実際のパネル動作の間の（平均して中間グレーレベル（midgray））１０℃の一定の温度上昇は、おそらく、上限と考えられるはずである。ＳｉＯｘ／ＳｉＮｘ  ＧＩ  ＴＦＴに関する履歴データによって、負のゲートバイアス補償はこれらのデバイスにおいて更に安定性を高める可能性があると示される。これらのデータは、約６００時間まで取られ、先に概説した理由のいくつかに対して、極めて有望である。第１に、それらは、デューティサイクルの半分をカットすることによって閾値シフトを２分の１（この場合３から４分の１）よりもはるかに多く低減させる単一層ＳｉＮｘ堆積ＧＩ  ＴＦＴについて見られる傾向と一致する。第２に、それらは室温よりも約１０℃高い温度で取られ、これは上限であると考えられる。なぜなら、「完全オン」動作に対応する絶対最高バイアス値においてのみＡＭＯＬＥＤディスプレイにおいて認知可能な加熱効果があったからであり、我々は、完全ビデオ、中間グレーレベル平均駆動について、この大きさの加熱を予想していない。第３に、ＯＬＥＤ材料およびａ−Ｓｉ  ＴＦＴの双方は、正の温度係数を有する。データ電圧を制限するための何らかの自動的輝度フィードバックがなくこの量だけ温度が上がり始めるとすると、実際のディスプレイにおいて真に認知可能な輝度の増大があろう。これは重要な考慮事項であり、一般にＡＭＯＬＥＤディスプレイの最大輝度および寿命を試験し規定する場合に説明しなければならない。最後に、ＳｉＯｘ／ＳｉＮｘゲート絶縁膜における充電補償挙動に関する多量のデータが存在し、これまで見られるデータまたは予測を超えたバックプレーンを示唆している。かかる補償は、図１３に示すバンド図を利用すると最も良く理解することができる。
【００２５】
図１３に示すように、複合ＳｉＯｘ／ＳｉＮｘゲート絶縁膜のバンド図は、ＳｉＯｘに対するＳｉＮｘ電界の低減、ａ−ＳｉからＳｉＮｘへの電子注入、およびＳｉＯｘを通じて移動する正の電荷を示す。補償フローは単に例示のものである。ＳｉＯｘに対するＰＥＣＶＤ  ＳｉＮｘの高い誘電率のため（約７対約４．５）、ＳｉＮｘよりもＳｉＯｘを通してよりゲート電圧が降下し、従ってＧＩのＳｉＮｘ部分を通る電界（これはＳｉＮｘにおける電子の注入およびトラッピングを促すことがわかっている）は比例して低減する。これは、それ自体、明らかに利点があるが、データが強い複合挙動を示す（時に、結果として、ある初期時間期間にわたって負の閾値シフトを生じる）という事実は、反対の符合の電荷キャリアの競合メカニズムはＧＩのＳｉＯｘ側で機能しなければならないことを示す。この図が示そうとすることは、補償を実行可能であるが、我々は、電子がポール・フレンケル（Poole-Frenkel）メカニズムによってＳｉＮｘを介してホップするのと同じようにホールがＳｉＯｘにおいてトラップの場所を介してホップすることを明示的に示すわけではないということである。我々は、できる限りこの挙動を理解し利用しなければならない。なぜならこれは、提案されたＡＭＯＬＥＤ負ゲートパルス補償駆動方式について特に十分に予言するからである。
【００２６】
ＴＦＴ閾値電圧シフトを低減する更に別の改良は、電子注入をＳｉＮｘ層に限定することによって、図１３から理解することができ、アモルファルシリコン層に隣接するＳｉＮｘ層の領域において、低い界面およびバルク状態を示す高品質のＳｉＮｘ膜を提供することによる。例示として、アモルファスシリコンＴＦＴチャネルに隣接するゲート界面膜を除く同一処理膜を有するＴＦＴの断面を、低品質のゲート層界面膜、例えばＣＶＤ  ＳｉＯｘ、および、高品質のゲート層界面膜、例えばＣＶＤ  ＳｉＮｘと共に、図１４および１５にそれぞれ示す。
【００２７】
ＴＦＴソース電流対ゲート電圧特性を、１０００および１０５０にそれぞれ対応する、図１７および図１９の一定ゲートバイアス・ストレス時間の関数として比較する際に、ソース電流対ゲート電圧特性シフトに比例する閾値電圧シフトは、１０５０に比較して１０００について、約３倍大きいことは明らかである。更に例示として、それぞれ１０００および１０５０に対応する、図１６および１７のソース−ドレインオン電流の正規化した時間依存性は、オン電流の減少率よりも約３倍大きいことが示される。
【００２８】
ＴＦＴ閾値電圧シフトの低減またはオン電流の減少率の低下における更に別の改善は、図１３から理解することができ、ＳｉＮｘ層への電子注入の閾値電圧シフト効果を、ＳｉＯｘ膜へのホール注入の逆極性の閾値電圧シフト効果に一致させることによる。例示として、ゲート電極に隣接したゲート界面膜を除く同一処理膜を有するＴＦＴの断面を、ホール注入を可能とするＳｉＯｘ膜、例えば高温高圧ＣＶＤ  ＳｉＯｘと共に、更に、良好なホールブロックＳｉＯｘ層、例えば低温低圧ＣＶＤ  ＳｉＯｘと共に、図２０および図２１にそれぞれ示す。
【００２９】
それぞれ１２５０および１２００に対応する、図２２および２３のソース−ドレインオン電流の正規化時間依存性を比較すると、オン電流シフトに比例する閾値電圧シフトは、１２００に比較して１２５０について小さいことが明らかである。２５Ｖで８０Ｃの高温で、５０，０００秒の一定ゲートバイアス・ストレス後のオン電流低下の違いは、１２５０について約２分の１の低下対１２００について３分の１を超えた低下である。
【００３０】
図２４は、全閾値電圧シフト（ひし形）を定量化するグラフであり、これは、界面での電荷トラッピング（四角）およびバルク絶縁膜の電荷トラッピング（円）対、Ｍｏゲート電極の近くでの図２１のＴＦＴ断面（すなわち低温低圧）についてのストレス時間から成る。
【００３１】
図２５は、全閾値電圧シフト（ひし形）を定量化するグラフであり、これは、界面での電荷トラッピング（四角）およびバルク絶縁膜の電荷トラッピング（円）対、Ｍｏゲート電極の近くでの図２０のＴＦＴ断面（すなわち高温高圧ＳｉＯｘ層）についてのストレス時間から成る。
【００３２】
我々の発明に従って、我々はいくつかの実施形態を示し説明してきたが、これは、当業者には明らかな多くの変更を行い得ることは明確に理解されよう。従って、我々は、図示し説明した詳細に限定されることを望むのではなく、添付の特許請求の範囲の範囲内にある全ての変更および変形を示すことを意図する。
【図面の簡単な説明】
【００３３】
【図１】従来の１つの薄膜トランジスタ（ＴＦＴ）を用いるアクティブマトリクス液晶（ＡＭＬＣＤ）画素を示す。
【図２】従来の２つの薄膜トランジスタ（ＴＦＴ）を用いるアクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）画素を示す。
【図３】０ないし４０，０００秒までのストレス時間の関数としてのドレイン電流対ゲートバイアス、および、線形領域（Ｖｇ＝２５Ｖ、Ｖｄ＝１Ｖ、Ｖｓ＝０Ｖ）で駆動したＷ／Ｌが５０／７に等しいＴＦＴのストレス電流対時間をプロットしたグラフである。
【図４】飽和領域（Ｖｇ＝Ｖｄ＝１０Ｖ）で駆動したＷ／Ｌが５０／７に等しいＴＦＴのドレイン電流対バイアスおよびストレス電流対時間をプロットしたグラフである。
【図５】片対数プロットでＶｇ＝１５ＶおよびＶｓ＝０Ｖに固定してＴＦＴ安定性を示すＶｄの関数として閾値シフト対ストレス時間をプロットしたグラフである。
【図６】対数−対数プロットでＶｇ＝１５ＶおよびＶｓ＝０Ｖに固定してＴＦＴ安定性を示すＶｄの関数として閾値シフト対ストレス時間をプロットしたグラフである。
【図７】ＴＦＴドレイン電流についての閾値シフト対ゲートバイアス、および、対応する固定Ｖｄ＝１０Ｖ（１００％デューテイ）についての閾値シフトをプロットしたグラフである。
【図８】様々なＶｄバイアスについてゲート駆動前因子対ＴＦＴチャネル位置をプロットしたグラフであり、チャネル位置０％および１００％はソース−チャネル接点およびドレイン−チャネル接点にそれぞれ対応する。
【図９】単一層ＰＥＣＶＤ  ＳｉＮｘゲート絶縁膜について、Ｖｇ＝１０Ｖのバイアス条件ならびにＶｄ＝１ＶおよびＶｄ＝１０Ｖの２つのドレイン電圧についてのＴＦＴ閾値電圧シフト対ストレス時間をプロットしたグラフである。
【図１０】二層のＳｉＯｘ／ＳｉＮｘゲート絶縁膜について、Ｖｇ＝１０Ｖのバイアス条件ならびにＶｄ＝１ＶおよびＶｄ＝１０Ｖの２つのドレイン電圧についてのＴＦＴ閾値電圧シフト対ストレス時間をプロットしたグラフである。
【図１１】７５Ｃでの加速バイアス温度ストレスを示すグラフであり、高温でもＴＦＴ飽和領域ではゲート駆動前因子低減の利点が存在することを示す。
【図１２】様々なバイアス条件のもとでの３５℃におけるＡＣ／ＤＣ結果を示すグラフである。実際のパネル動作の間の（平均して中間グレーレベル）１０℃の一定の温度上昇は、おそらく上限と考えられるはずである。なぜなら、ヒートシンクおよび強制空気移動等の熱均一および除去管理を用いると想定されるからである。ＳｉＯｘ／ＳｉＮｙゲート絶縁膜ＴＦＴに関するデータによって、負のゲートバイアス補償がこれらのデバイスの安定性を更に高める可能性があることが示される。
【図１３】ＳｉＯｘに対するＳｉＮｘ電界の低減、ａ−ＳｉからＳｉＮｘへの電子注入、およびＳｉＯｘを通って移動する正の電荷を示す、複合ＳｉＯｘ／ＳｉＮｘゲート絶縁膜のバンド図である。
【図１４】図１５と一対であり、ａ−Ｓｉ  ＴＦＴチャネルに隣接するゲート界面膜がＣＶＤ  ＳｉＯｘであることを除いて同一に処理された膜を有するＴＦＴの断面図である。
【図１５】図１４と一対であり、ａ−Ｓｉ  ＴＦＴチャネルに隣接するゲート界面膜がＣＶＤ  ＳｉＮｙであることを除いて同一に処理された膜を有するＴＦＴの断面図である。
【図１６】図１４のＴＦＴ断面図に対応するＣＶＤ  ＳｉＯｘのａ−Ｓｉ  ＴＦＴチャネルに隣接したゲート絶縁膜界面を含む断面を有するＴＦＴについて、ストレス時間の関数としてのソース−ドレインオン電流の正規化時間依存性を示すグラフである。
【図１７】図１４のＴＦＴ断面図に対応するＣＶＤ  ＳｉＯｘのａ−Ｓｉ  ＴＦＴチャネルに隣接したゲート絶縁膜界面を含む断面を有するＴＦＴについて、ＴＦＴ閾値電圧シフト対ストレス時間を示すグラフである。
【図１８】図１５のＴＦＴ断面図に対応するＣＶＤ  ＳｉＮｙのａ−Ｓｉ  ＴＦＴチャネルに隣接したゲート絶縁膜界面を含む断面を有するＴＦＴについて、ストレス時間の関数としてのソース−ドレインオン電流の正規化時間依存性を示すグラフである。
【図１９】図１５のＴＦＴ断面図に対応するＣＶＤ  ＳｉＮｙのａ−Ｓｉ  ＴＦＴチャネルに隣接したゲート絶縁膜界面を含む断面を有するＴＦＴについて、ＴＦＴ閾値電圧シフト対ストレス時間を示すグラフである。
【図２０】Ｍｏゲート電極に隣接したゲート界面膜が高温高圧ＣＶＤ  ＳｉＯｘであることを除いて同一に処理された膜を有するＴＦＴの断面図である。
【図２１】Ｍｏゲート電極に隣接したゲート界面膜が低温低圧ＣＶＤ  ＳｉＯｘであることを除いて同一に処理された膜を有するＴＦＴの断面図である。
【図２２】図２１のＴＦＴ断面（すなわちＭｏゲート電極の近くの低温低圧ＳｉＯｘ層）に対応する、ストレス時間の関数としてソース−ドレインオン電流の正規化時間依存性を示すグラフである。
【図２３】図２０のＴＦＴ断面（すなわちＭｏゲート電極の近くの高温高圧ＳｉＯｘ層）に対応する、ストレス時間の関数としてソース−ドレインオン電流の正規化時間依存性を示すグラフである。
【図２４】界面での電荷トラッピング（四角）およびバルク絶縁膜電荷トラッピング（円）から成る全閾値電圧シフト（ひし形）に対する、Ｍｏゲート電極の近くの図２１のＴＦＴ断面（すなわち低温低圧）のストレス時間をプロットしたグラフである。
【図２５】界面での電荷トラッピング（四角）およびバルク絶縁膜電荷トラッピング（円）から成る合計閾値電圧シフト（ひし形）に対する、Ｍｏゲート電極の近くの図２０のＴＦＴ断面（すなわち高温高圧）のストレス時間をプロットしたグラフである。
【図１】
2005512297.tif 000004
【図２】
2005512297.tif 000005
【図３】
2005512297.tif 000006
【図４】
2005512297.tif 000007
【図５】
2005512297.tif 000008
【図６】
2005512297.tif 000009
【図７】
2005512297.tif 000010
【図８】
2005512297.tif 000011
【図９】
2005512297.tif 000012
【図１０】
2005512297.tif 000013
【図１１】
2005512297.tif 000014
【図１２】
2005512297.tif 000015
【図１３】
2005512297.tif 000016
【図１４】
2005512297.tif 000017
【図１５】
2005512297.tif 000018
【図１６】
2005512297.tif 000019
【図１７】
2005512297.tif 000020
【図１８】
2005512297.tif 000021
【図１９】
2005512297.tif 000022
【図２０】
2005512297.tif 000023
【図２１】
2005512297.tif 000024
【図２２】
2005512297.tif 000025
【図２３】
2005512297.tif 000026
【図２４】
2005512297.tif 000027
【図２５】
2005512297.tif 000028
【国際調査報告】
2005512297.tif 000029
2005512297.tif 000030