(57)【要約】【課題】  力率修正を伴うバラスト制御を行い、かつ単一のＩＣ上における多数の回路および気体放電ランプを保護する。【解決手段】  本発明に係る集積回路は、蛍光灯について、力率修正とともに、完全な電子バラスト制御を行う。統合される回路においては、素子点数が少なく、必要な電圧も低く抑えうる、簡易化された力率修正回路が含まれる。この集積回路によれば、製造コストを削減しつつ、安定な制御を行うことができる。力率修正回路の利得は可変であり、迅速な応答が可能な高利得と、力率修正を最適化しうる低利得とがある。ＡＣライン入力電圧が０に近づくと、力率修正スイッチのオン時間は増大し、クロスオーバー歪み、したがって全調波歪みを、動的に減少させる。この集積回路は、ＤＣバスにおける電圧不足、過電流、蛍光灯の寿命到来、およびフィラメント欠損を含む多数のフォルトからの保護機能を有する。この集積回路は、予熱周波数、予熱時間、実行周波数、および不感時間を含む多数のパラメータをプログラム制御するための入力を行う。この簡易な集積回路は、コストが安く、また単一のパッケージからなるため、包括的な電子バラスト制御を行うことができる。
2005534277.tif 000002
【特許請求の範囲】
【請求項１】
電子バラスト制御用集積回路であって、
電子バラストのパワー・ハーフブリッジを駆動するハーフブリッジ制御回路と、
前記ハーフブリッジ制御回路と連結され、このハーフブリッジ制御回路の作動を制御するため、ハーフブリッジ制御回路に信号を送るバラスト制御回路と、
前記バラスト制御回路と接続され、電子バラストに供給される電力の状態と、電子バラストの負荷の状態の少なくとも一方を知らせる入力と、
前記バラスト制御回路と接続され、バラストの力率を修正するため、バラストの電力を制御しうる力率制御回路とを備え、
前記バラスト制御回路は、前記入力に基づいて、前記ハーフブリッジ制御回路を制御するようになっている電子バラスト制御用集積回路。
【請求項２】
フォルトを検知し、かつこの検知されたフォルトに対処するフォルト検知回路をさらに備えていることを特徴とする請求項１記載の電子バラスト制御用集積回路。
【請求項３】
前記力率制御回路は、ブースト型パワー・コンバータを含むことを特徴とする請求項１記載の電子バラスト制御用集積回路。
【請求項４】
前記力率制御回路は、臨界動作モードで作動することを特徴とする請求項３記載の電子バラスト制御用集積回路。
【請求項５】
前記力率制御回路は、迅速な応答が得られる高利得と、力率の修正を最適化しうる低利得の両方を有することを特徴とする請求項１記載の電子バラスト制御用集積回路。
【請求項６】
前記力率制御回路において、入力される電圧が０に近づくと、オン時間が増大するようになっているスイッチをさらに備えていることを特徴とする請求項１記載の電子バラスト制御用集積回路。
【請求項７】
前記ハーフブリッジ制御回路は、ハーフブリッジ・スイッチのハイサイドとローサイドの切替えに対応する出力を有し、前記ローサイドの出力は、この集積回路に共通の電圧を参照電圧とすることを特徴とする請求項１記載の電子バラスト制御用集積回路。
【請求項８】
電子バラストの制御方法であって、
入力電圧のゼロ交差を検知する過程と、
入力電圧がゼロ交差に近づくにつれて、クロスオーバー歪みを減少させる力率の修正を行うため、スイッチのオン時間を増大させる過程と、
迅速な応答を行えるよう、力率修正ループの利得を増大させる過程と、
バラストの力率を最適化するため、力率修正ループの利得を減少させる過程と、
ブースト型力率修正回路におけるスイッチを起動することによって、インダクタを制御する過程を含む電子バラストの制御方法。
【請求項９】
電子バラストにおいてフォルトが検知された場合に、力率修正回路を停止させる過程をさらに含むことを特徴とする請求項１記載の電子バラストの制御方法。
【請求項１０】
気体放電ランプに給電する電子バラストを制御する制御回路であって、
電子バラストを停止させるための電圧不足時の制御状態と、
第１の周波数において、電子バラストにおけるハーフブリッジのスイッチングを行い、迅速な応答時間の下に力率修正を行う予熱制御状態と、
第２の周波数において、ハーフブリッジのスイッチングを行い、電子バラストに接続された気体放電ランプを起動させる点灯の傾斜制御状態と、
力率修正を最適化する低利得の下で、力率修正を行う実行制御状態と、
所定のフォルト判定基準に基づいて、電子バラストを保護するフォルト制御状態とを有する制御回路。
【請求項１１】
電子バラストと統合された力率修正回路であって、
電子バラストに対する入力電圧を検知する入力電圧検知部と、
インダクタ電流のゼロ交差を検知するインダクタ電流検知部と、
前記入力電圧検知部と接続され、力率修正回路において、閉ループフィードバックによる可変利得を与えるように作動する可変利得制御部と、
前記可変利得制御部と接続され、この可変利得制御部の閉ループに影響を与える補償指示部と、
前記可変利得制御部およびインダクタ電流検知部と接続され、力率修正スイッチを駆動する出力部とを有し、
この出力部のオン時間は、入力電圧、閉ループの利得、および電流のゼロ交差と関連することを特徴とする力率修正回路。
【請求項１２】
フォルトが検知されたときに、前記出力部の作動を停止させるフォルト信号入力部をさらに有することを特徴とする請求項１０記載の力率修正回路。
【請求項１３】
インダクタと接続し、このインダクタの充電と放電を制御するスイッチと、前記出力部とが連結されていることを特徴とする請求項１１記載の力率修正回路。
【請求項１４】
ハーフブリッジ・スイッチを駆動するハーフブリッジ・ドライバ回路と、
前記ハーフブリッジ・ドライバ回路と接続し、このハーフブリッジ・ドライバ回路を制御する制御回路と、
前記制御回路と接続され、バラストの力率を修正するため、入力電力を制御する力率修正回路とを用いる単一のチップに統合されたバラスト制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願については、米国特許仮出願第60/398,208号（２００２年６月２２日出願，発明の名称：「単一のチップ上における力率修正を伴うバラスト制御」）に基づく優先権を主張する。
【０００２】
本発明は、バラスト（安定器）制御に係り、より詳しくは、力率修正を伴う気体放電ランプのバラスト制御に関する。
【背景技術】
【０００３】
バラストは、照明システムおよび気体放電ランプ、特に蛍光灯の一部として、長年にわたり使用されてきた。蛍光灯の負荷は非線形であるため、蛍光灯に電力を供給する電源ラインには、負荷制御の問題がある。印加された電圧が、蛍光灯が点灯を始める初期値に到達するまでは、蛍光灯を流れる電流は０である。蛍光灯が点灯を始めると、バラストは、蛍光灯を流れる電流が急速に増大するのを抑え、蛍光灯の損傷や他の作動上の問題が起こるのを防ぐ。
【０００４】
典型的な電子バラストは、電源ラインから供給される交流を直流に変換する整流器を備えている。整流器の出力部は、通常、直流を高周波（典型的には２５〜６０kHz）の交流信号に変換するインバータに接続されている。蛍光灯に給電するインバータから高周波が出力されるならば、はるかに小さい定格のインダクタを使用できるようになり、電子バラストの小型化と、製造コストの削減が可能になる。
【０００５】
蛍光灯の回路の力率を修正するための力率修正回路は、整流器とインバータの間に介装されることが多い。交流回路における負荷は、回路に最も効率的な給電を行うため、理想的には、純粋な抵抗と等価であるべきである。力率修正回路は、通常、蓄積されたエネルギーをキャパシタと回路負荷の間で伝達するスイッチング回路である。典型的なインバータも、低周波の直流の入力から、高周波の交流信号の出力を生成するため、スイッチングを利用している。力率修正回路と整流回路におけるスイッチングは、デジタル制御によって行われる。
【０００６】
インバータ回路内でのスイッチングを制御することにより、点灯の開始、光量の制御、ほの暗さ等の蛍光灯の作動に関するパラメータを、高い信頼性の下に制御することができる。このパラメータは、蛍光灯の欠陥と適切な作動範囲を検出するコントローラを、フィードバック制御するために計測される。
【０００７】
公知の電子バラストにおける回路図を、図１において、符号１８により示す。力率修正ステージ２０には、電源ラインから電力が入力される。力率修正ステージ２０は、この電力を制御し、蛍光灯駆動回路ステージ２２へ送る。力率修正ステージ２０は、安定化されたＤＣバス電圧を与えつつ、正弦波形の電流を蛍光灯駆動回路ステージ２２の入力部へ送る。
【０００８】
蛍光灯駆動回路ステージ２２は、力率修正ステージ２０から、安定化された電力信号を受け取り、蛍光灯２６への給電のため、適当な制御を行う。蛍光灯駆動回路ステージ２２は、予備加熱、点火、および蛍光灯への給電制御を行う能力、およびこのための素子を備えている。
【０００９】
力率修正ステージ２０は、通常、高電圧スイッチ、インダクタ、ダイオード、高電圧ＤＣバスキャパシタ、およびこれらに関連づけられた制御回路を必要とするブースト型コンバータとして実現され、これらの素子から、所望の電力信号を生成する。
【００１０】
蛍光灯駆動回路ステージ２２は、蛍光灯２６に対して適当な給電を行うため、ハーフブリッジ・ドライバ集積回路（ＩＣ）によって駆動される共鳴負荷として実現される。蛍光灯駆動回路ステージ２２は、通常、２つの高電圧スイッチ、共鳴インダクタ、共鳴キャパシタ、ＤＣブロックキャパシタ、およびこれらと関連づけられた、回路の共鳴と給電を安定化するための制御回路を必要とする。ハーフブリッジ・ドライバ集積回路２４は、公知のバラスト制御における典型的な回路構成を有する。
【００１１】
図１に示す公知の構成においては、スイッチＭpfc、ダイオードＤpfc、およびインダクタＬpfcは、ブーストタイプの配列で接続されている。これら力率修正ステージの素子であるスイッチＭpfc、ダイオードＤpfc、およびインダクタＬpfcは、パワーオン段階のような最初の段階においては、バスキャパシタＣbusを充電するために作動する。
【００１２】
バスキャパシタＣbusは、充電されると、蛍光灯駆動回路ステージ２２が、バラスト制御に係る残りの作動を行えるよう、蛍光灯駆動回路ステージ２２に対して直ちに給電を開始する。しかし、バスキャパシタＣbusは、蛍光灯駆動回路ステージ２２に対して給電するために、高容量・高電圧の定格を有することとなり、これを含む電子バラスト回路は、大型化が避けられなくなって、製造コストが増大する。さらに、スイッチＭ１,Ｍ２も、高電圧で作動する定格を有することとなり、大型化して製造コストが上昇する。
【００１３】
図１に示す公知の電子バラスト回路には、多くの欠点が存在する。例えば、入力電源ライン、および蛍光灯２６への出力ラインに、過電流条件が生ずる。さらに、ＤＣバスには、電圧不足条件が生ずる。蛍光灯２６も、寿命が近くなると、点灯しにくくなって、取り外さなければならなくなるなどの欠点が生ずる。
【００１４】
上記欠点の外、図１に示すバラスト制御回路は、回路を構成する各素子の許容範囲に起因する種々の作動特性を有する。また、素子の許容範囲は、経時的に変化するため、良好な力率修正特性を与えるよう、確かなバラスト制御を行うのが困難になる。
【００１５】
さらに、図１のバラスト制御回路は、力率修正集積回路２１、バラスト制御集積回路２３、およびハーフブリッジ・ドライバ集積回路２４の３つの制御用集積回路を有している。
【００１６】
力率修正集積回路２１は、入力電流を正確に変調して良好な力率特性を与えるよう、力率修正ステージ２０におけるスイッチングを制御する。バラスト制御集積回路２３は、ハーフブリッジ・ドライバ制御集積回路２４への送信を含む、バラストの全般的な制御を行う。ハーフブリッジ・ドライバ制御集積回路２４は、蛍光灯２６への給電を安定にするため、スイッチＭ１とＭ２とからなるハーフブリッジに対して、スイッチング信号を送る。
【００１７】
しかし、バラスト制御するために、３個もの集積回路を用いると、回路が複雑になり、製造コストが増大する。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明は、力率修正を伴うバラスト制御回路を提供すること、ならびに単一のＩＣ上における多数の回路および気体放電ランプを保護する方法を提供することを目的としている。
【課題を解決するための手段】
【００１９】
本発明においては、例えば、電圧不足条件を検知し、バラスト制御回路を、バラストドライバが起動するのを防止しつつ、このドライバの機能を保持する安全モード下におく。
【００２０】
バラストコントローラには、予熱モード、気体放電ランプを起動させる点灯モード、およびオン状態で気体放電ランプを作動させる実行モードがある。バラストコントローラは、フィードバック検知を行って、ＤＣバスを低電圧から保護する。また、気体放電ランプの寿命を検知し、寿命が近くなった気体放電ランプに生ずる種々の障害から気体放電ランプを保護する。さらに、バラストコントローラは、電流を検知し、バラストを過電流条件から保護する。
【００２１】
バラストコントローラにおける力率修正回路は、入力電源に見られるような高い力率を実現するため、入力電圧の位相をもつ正弦波の入力電流を与えるように作動する。この力率修正回路は、素子の選択に合わせて、プログラムを組むことができ、また多数のパワーフォルトを検知し、パワーフォルトからバラストを保護する。さらに、力率修正回路は、低入力電圧、特に点と交差するレベルの入力電圧において、全調波歪みを保持する。
【発明の効果】
【００２２】
本発明に係るバラスト制御は、十分な汎用性を有し、あらゆるタイプの蛍光灯を駆動させることができる。本発明のバラスト制御に係る力率修正ステージは、臨界動作モードで作動し、高い力率、少ない高調波歪み、およびＤＣバスの安定化を実現する。本発明に係るバラスト制御においては、予熱、実行周波数、予熱時間、不感時間、過電流保護、および気体放電ランプの寿命が尽きたときの保護等を考慮に入れたプログラムを組むことができる。
【００２３】
また、本発明に係るバラスト制御によれば、点灯の不調、フィラメントの切断、蛍光灯の寿命の到来、電圧不足によるＤＣバスのリセット、および自動再起動の際に、蛍光灯を保護し、蛍光灯を安全に作動させることができる。
【００２４】
さらに、本発明に係るバラスト制御は、簡単な設計のバラストにおいて行うことができ、バラストシステム全体の製造コストを抑制することができる。
【発明を実施するための最良の形態】
【００２５】
本発明は、添付図面を参照して行う以下の詳細な説明から、明瞭に理解されるはずである。
【００２６】
図１は、蛍光灯の公知のバラスト制御回路18を示す。バラスト制御回路18は、力率修正ステージ20と蛍光灯駆動回路ステージ22の２つのステージからなっている。力率修正ステージ20は、力率修正集積回路21によって制御され、力率修正のための制御信号を生成する。蛍光灯駆動回路ステージ22は、ハーフブリッジ・ドライバ集積回路24によって制御される。
【００２７】
ハーフブリッジ・ドライバ集積回路24は、蛍光灯の適切な点灯制御を行うべく、バラストを駆動するため、蛍光灯駆動回路ステージ22における各素子に制御信号を送る。また、ハーフブリッジ・ドライバ集積回路24は、バラスト制御集積回路23から信号を受け取る。
【００２８】
蛍光灯駆動回路ステージ22は、状態監視信号をバラスト制御集積回路23に送る。バラスト制御集積回路23は、蛍光灯駆動回路ステージ22からの状態監視信号（フィードバック信号）を基に信号を生成し、蛍光灯駆動回路ステージ22を制御するハーフブリッジ・ドライバ集積回路24へ、この信号を送る。
【００２９】
この公知の回路構成は、力率修正制御、バラスト制御、およびハーフブリッジ・ドライバ制御のために、各別に３つの集積回路を備えている。
【００３０】
図２は、本発明に係る、力率修正を伴うバラスト制御回路25を示す。バラスト制御回路25は、バラスト制御用の種々のステージを駆動するための３つのＭＯＳＦＥＴスイッチＭ１，Ｍ２，Ｍ３を備えている。スイッチＭ１とＭ２は、バラストを駆動し、蛍光灯の点灯を制御するためのハーフブリッジを有している。スイッチＭ３は、バラスト制御回路25のために力率修正を制御する。
【００３１】
力率修正回路は、少ない全調波歪みの下で高い力率を与えるよう、臨界動作モードで作動する。各スイッチングサイクルにおいて、スイッチＭ３は、インダクタの電流が０となるまで放電されたときに、オンとされ、力率修正回路のための迅速な応答と良好なＤＣバスの調整が得られることとなる。
【００３２】
集積回路Ｕ１としては、例えば本出願人製造のもの（詳細は国際公開０３／０９４３３０号明細書に記載されており、本明細書においても参考とする）を用いることができる。集積回路Ｕ１は、バラストに対してプログラム制御を行うもので、予熱動作と通常の動作のための指定された周波数の電流を与えるよう、プログラムを組むことができる。回路のスイッチングを行う不感時間の外、予熱時間についても、プログラムを組むことができる。集積回路Ｕ１は、蛍光灯の点灯不調、フィラメント欠損時、蛍光灯の寿命到来時、ＤＣバスが電圧不足でリセットを行う際などに、多数の回路および蛍光灯を保護するとともに、自動再起動機能も有する。
【００３３】
図３は、集積回路Ｕ１（符号30で示す）のブロック図である。この図は、本発明の特徴を与える集積回路Ｕ１の各部の機能を説明するものである。
【００３４】
つぎに、本発明における制御の手順とその特徴を、バラストと蛍光灯の状態ごとに、状態機械遷移図を用いて説明する
【００３５】
図４は、所与の蛍光灯のバラスト制御動作を説明する状態機械遷移図である。状態32においては、バラスト制御回路25内の集積回路Ｕ１（図２参照）に対して、給電が開始される。なお、バラスト制御回路25は、米国特許出願公開第2003/0107331号明細書（米国特許出願第10/309,359号：２００２年１２月２日出願）に記載されているように、バラスト制御カード上に設けることもできる。
【００３６】
集積回路Ｕ１に対して給電が開始されると、状態機械は、種々の初期化、始動時のチェック、および動作を行う状態33に遷移する。状態33においては、ＶＣＣ（集積回路の電源電圧）が、集積回路Ｕ１の起動閾値を下回るときには、電力不足時のロックアウトモード（ＵＶＬＯ）となる。このモードにおいては、スイッチＭ１とＭ２のための出力ドライバは、動作を停止する。
【００３７】
集積回路Ｕ１は、電力不足時のロックアウトモードにあるときは、例えば４００μＡという非常に低い電流の状態を維持する。集積回路Ｕ１は、非常に低い電流の下ならば機能することができ、スイッチＭ１とＭ２を動作させる前に、種々の回路条件を検証することができる。さらに、状態33は、予熱時間信号を停止させ、オシレータを使用不能状態にする。集積回路Ｕ１は、ＶＣＣが適当な閾値（例えば１１．５Ｖ）に到達し、蛍光灯の故障が検知されない場合に、状態33から遷移する。
【００３８】
集積回路Ｕ１は、電力不足時のロックアウトモードから脱すると、状態33から状態34へ遷移し、予熱モードに入る。ここでは、オシレータが起動し、予熱周波数の下で、スイッチＭ１とＭ２を切り替える。その結果、点灯していない蛍光灯や、フィラメントが断線してフォルト条件にある蛍光灯が、過電流から保護されるとともに、力率修正が行われる。予熱キャパシタＣＰＨが、例えば１０Ｖを超えるまでに充電されると、集積回路Ｕ１は、状態35へ遷移する。
【００３９】
状態35においては、蛍光灯が点灯され、バラスト制御回路は、実行モードに入る。蛍光灯は、スイッチＭ１とＭ２の発振を通じて、予熱用の発振周波数を超える所定の電力レベルに至る。予熱抵抗器ＲＰＨは、速やかに接続が断たれる。予熱キャパシタＣＰＨが、１２Ｖを超えて充電されると、集積回路Ｕ１は、状態36に遷移する。
【００４０】
状態３６のブロックに示すように、種々のフォルトからの保護が発動され、力率修正回路は、全調波歪みを低い水準に維持しつつ、高い力率を保持するよう、低利得で作動する。予熱抵抗器ＲＰＨは、状態36において完全に遮断される。また、スイッチＭ１，Ｍ２は、所定の出力を得るため、実行用周波数で発振される。
【００４１】
点灯モードまたは実行モードにおいてフォルトが生じた場合には、バラスト制御回路に対して種々の安全と保護を与えるフォルトモード（状態37）に遷移する。フォルトモードへの移行を引き起こすようなフォルトには、点灯不調、蛍光灯のフォルト、または蛍光灯の寿命到来等がある。
【００４２】
フォルトモードにおいては、スイッチＭ１とＭ２からなるハーフブリッジは、遮断され、これらのスイッチを制御するオシレータも遮断される。また、力率修正スイッチＭ３も遮断され、バラスト制御回路は、例えば１８０μＡの低電流状態に移行する。
【００４３】
エラーが生じたという事実を記憶するため、フォルトラッチ回路が設定される。フォルトから回復した場合、例えば電源の再入力後にフォルトが生じない場合や、蛍光灯が取り替えられた場合には、バラスト制御は、状態33に戻り、リセットおよび再起動が開始される。
【００４４】
状態変化を生起させる他のフォルトには、３．０Ｖ以下へのバス電圧降下がある。この場合には、状態38のリセット状態に至る制御がなされる。
【００４５】
ＩＣチップへの印加電圧が９．５Ｖ以下に低下したり、蛍光灯が取外されるか、または取替えられるときなど、蛍光灯回路が不連続となる場合には、制御はリセットされ、状態33における電力不足時のロックアウトモードに移行する。
【００４６】
図５は、本発明に係る蛍光灯の起動制御と供給電圧の原理が具現化された制御回路27の回路図である。電子バラスト回路27は、素子ＲSUPPLY，ＣVCC，ＤCPI，ＤCP2から構成されるバラスト出力ステージから充電を受け、集積回路Ｕ１の低い起動電流を利用して、効率的な供給電圧を与える回路構成を有している。
【００４７】
起動キャパシタＣVCCは、給電部抵抗ＲSUPPLYを流れる電流から、集積回路Ｕ１によって導かれる起動電流を差し引いた電流によって充電される。給電部抵抗ＲSUPPLYは、電源ライン電圧をオンにするバラスト用閾値を設定するのに適したものが選択される。
【００４８】
キャパシタＣVCCにおけるキャパシタ電圧が、起動閾値に到達し、集積回路Ｕ１のピンＳＤに印加される電圧が４．５Ｖ未満となった場合には、集積回路Ｕ１が起動し、出力ピンＨＯとＬＯを入れ替えることによって、スイッチＭ１とＭ２の切替えを開始する。キャパシタＣVCCは、集積回路Ｕ１の作動電流の増大に合わせて、放電を開始する。
【００４９】
図６は、キャパシタＣVCCにおける起動電圧の推移を示すグラフである。集積回路Ｕ１が起動すると、キャパシタＣVCCは充電を開始し、ＶＣＣに印加される電圧が、例えば１１．５Ｖの起動閾値に到達するまで、この充電を継続する。この時点において、蛍光灯にフォルトが存在しない場合には、集積回路Ｕ１は、予熱モードの間に、スイッチＭ１とＭ２を作用させる制御を開始する。
【００５０】
充電ポンプ出力ステージにおいては、ここで整流された電流によって、キャパシタＣVCCが充電される。この整流済みの電流は、充電ポンプ（バラスト出力ステージ）から供給される。
【００５１】
図６に示すように、充電ポンプは、集積回路Ｕ１の遮断閾値を上回るまで、キャパシタＣVCCを充電する。集積回路Ｕ１は、内部電圧１５．６Ｖのツェナー・ダイオード・クランプを備えている。集積回路Ｕ１におけるこのツェナー・ダイオード・クランプの電圧は、集積回路Ｕ１のための供給電圧として作用する。
【００５２】
起動キャパシタＣVCCとスナッバキャパシタＣSNUBは、バラストのあらゆる作動条件に対して、十分な電流を供給しうるものが選択される。ブートストラップ・ダイオードＤBOOTとブートストラップ・キャパシタＣBOOTは、供給電圧が印加されるハイサイド・ドライバ回路を含んでいる。
【００５３】
ハイサイド電源は、スイッチＭ１を始動させるべく、第１のパルスが出力ピンＨＯへ与えられる前に充電される。ハイサイド電源の適切な充電を確保するため、出力ドライバからの最初のパルスは、スイッチＭ２を始動させるため、ピンＬＯに与えられる。
【００５４】
電圧不足時のロックアウトモードの際には、ハイサイド・ドライバ回路の出力ピンＨＯとローサイド・ドライバの出力ピンＬＯの両方が遮断され、オシレータも停止する。一方、予熱時間は、ピンＣＰＨとピンＣＯＭを内部で接続することによってリセットされる。
【００５５】
図７は、本発明に係る蛍光灯の予熱制御回路28の回路図である。予熱モードとは、集積回路Ｕ１において、蛍光灯が適切な放電温度に至るまで加熱されている状態をいう。蛍光灯のフィラメントを加熱しておくと、必要な点灯電圧を下げることができ、蛍光灯の寿命を最大限に延ばすことができる。ピンＶＣＣに印加される供給電圧が、電力不足時のロックアウトモードからの遷移閾値を上回ると、予熱制御回路28は、予熱モードに移行する。
【００５６】
予熱モードにおいては、出力ピンＨＯとＬＯから、５０％の負荷サイクルをもつ予熱周波数の電流が発振される。予熱モードにおける不感時間は、外部のタイミングキャパシタＣTの値と内部のタイミング抵抗ＲDTの値によって設定される。
【００５７】
ピンＣＰＨは、ピンＣＯＭとの接続を絶たれ、１μＡの内部電源電流が、ピンＣＰＨを通じて、外部予熱時間キャパシタＣCPHに線形的に充電される。予熱モード中は、ピンＣＳを過電流から保護する保護機構とフォルトカウンタの両方が始動する。
【００５８】
予熱周波数は、抵抗ＲT、抵抗ＲPH、およびタイミングキャパシタＣTの並列の組合せによって決定される。タイミングキャパシタＣTについては、作動の間、ＶＣＣの１／３〜３／５の間で充電と放電が行われる。タイミングキャパシタＣTは、スイッチＳ１（図８参照）を通じて内部で接続された抵抗ＲTおよびＲPHの並列の組合せによって、指数関数的に充電される。タイミングキャパシタＣTを、ＶＣＣの１／３から３／５まで充電する時間は、ゲートドライバ、出力ピンＨＯ、または出力ピンＬＯが、オン状態にある時間である。
【００５９】
タイミングキャパシタＣTの電圧が、ＶＣＣの３／５を超えると、スイッチＳ１は遮断され、抵抗ＲTおよびＲPHのＶＣＣとの接続は絶たれる。タイミングキャパシタＣTが、ＶＣＣの３／５から１／３まで放電する時間は、ゲートドライバ、出力ピンＨＯ、または出力ピンＬＯの不感時間である。タイミングキャパシタＣTの充電量、および内部抵抗ＲDTの値を選択することによって、出力ドライバを切り替えるための所望の不感時間を実現するよう、プログラム制御することができる。
【００６０】
タイミングキャパシタＣTが、ＶＣＣの１／３以下まで放電されると、スイッチＳ３が遮断され、内部抵抗ＲDTは、ピンＣＯＭとの接続が絶たれる。発振周波数は、ピンＣＰＨに印加される電圧が、例えば１０Ｖを上回るまで、予熱周波数にとどまる。その後、集積回路Ｕ１は、点灯モードに移行する。予熱モードの間は、ピンＣＳを過電流から保護する保護機構とフォルトカウンタの両方が働いている。
【００６１】
図８は、本発明に係る蛍光灯の点灯制御回路29の回路図である。点灯モードとは、集積回路Ｕ１において、蛍光灯を点灯させるための電極に高電圧が印加されている状態をいう。ピンＲＰＨをピンＲＴに接続するため、ピンＣＰＨが内部でスイッチＳ４のゲートに接続され、抵抗ＲTとＲPHが並行に配列されると、点灯モードに移行する。
【００６２】
ピンＣＰＨに印加される電圧が１０Ｖを超えると、スイッチＳ４のゲート−ソース電圧が、スイッチＳ４のオン閾値以下にまで降下し始める。ピンＣＰＨの印加電圧がＶＣＣに向けて増加していくと、スイッチＳ４がゆっくりと開放される。この結果、抵抗ＲPHは、抵抗ＲTとの接続が速やかに絶たれ、作動周波数は、予熱周波数から、点灯周波数を経て、最終的な実行周波数に至るまで、速やかに上昇する。ピンＣＳには過電流の閾値が設けられているため、バラストは、点灯不調やフィラメント欠損による蛍光灯のフォルト条件から保護される。
【００６３】
ピンＣＳにおける電圧は、外部の電流検知抵抗ＲCSを流れる低いハーフブリッジ・スイッチ電流によって画定される。電流検知抵抗ＲCSは、このようにして、許容しうる最大のピーク点灯電流、したがって、バラストの出力ステージにおけるピーク点灯電流を調整する。ピーク点灯電流は、出力ステージのスイッチＭ１とＭ２が許容しうる最大の定格電流を超えてはならない。ピーク点灯電流が１．３Ｖの内部閾値を越えると、内部フォルトカウンタは、一連の過電流によるフォルトを計数し始める。過電流によるフォルトの回数が６０回を超えると、集積回路Ｕ１は、フォルトモードに移行し、スイッチＭ１，Ｍ２，Ｍ３に対するゲートドライバの出力は停止される。
【００６４】
蛍光灯が点灯に成功した場合は、バラストは、実行モードに移行する。実行モードとは、蛍光灯が放電し、蛍光灯が所定の電力レベルにおいて駆動される状態が、集積回路Ｕ１において実現されていることをいう。実行モードにおける発振周波数は、指定された複数のピンに接続されたタイミング抵抗ＲT、およびタイミングキャパシタＣTによって決定される。
【００６５】
集積回路Ｕ１が実行モードで作動している間、蛍光灯は、フィラメント欠損や蛍光灯の取外し等によってフォルトとなる可能性がある。このようなフォルトの状況においては、スイッチＭ１またはＭ２において、ハードスイッチングが生ずることがある。これを避けるため、フォルトは、電流検知抵抗ＲCSを介して登録される。電流検知抵抗ＲCSに印加される電圧は、どのようなフォルト条件においても、１．３Ｖの内部閾値を超える。このとき、内部のフォルトカウンタは、計数を開始する。一連の過電流によるフォルトの回数が６０回を超えると、集積回路Ｕ１は、フォルトモードに移行し、スイッチＭ１，Ｍ２，Ｍ３に対するゲートドライバの出力は、停止される。
【００６６】
本発明に係る回路のもう一つの特徴は、ＤＣバス電圧が過度に小さくなったときに生じうる障害を未然に防止しうることである。例えば蛍光灯のブラウンアウト（薄暗くなる現象）や、過負荷の条件にあって、ＤＣバス電圧が減少すると、蛍光灯の共鳴出力ステージは、共鳴周波数の近傍またはそれ以下で作動する。このような作動があると、スイッチＭ１とＭ２をもつハーフブリッジにおいて、ハードスイッチングが生じ、スイッチＭ１またはＭ２に障害が生じるおそれがある。さらに、ＤＣバス電圧が蛍光灯の放電を維持しえなくなるレベルにまで低下し、蛍光灯が消灯するおそれもある。
【００６７】
バラスト回路を上記種々のフォルトから保護するため、ピンＶＢＵＳ（図２および図３参照）には、電力不足の閾値として、３．０Ｖが与えられる。ピンＶＢＵＳに印加される電圧が３．０Ｖ以下になると、ＶＣＣは、内部スイッチを通じて、電力不足の閾値以下に放電され、スイッチＭ１，Ｍ２，Ｍ３に対するゲートドライバの出力は、停止、または低い水準に抑制される。
【００６８】
このように、本発明は、電力不足時にはリセットが行われるという特徴を有するため、バラストの定格入力電圧が最小限ですむこととなる。ＡＣラインの入力電圧がバラストの定格入力電圧を下回ると、ＤＣバス電圧は、ピンＶＢＵＳに対する印加電圧が３．０Ｖの閾値を下回るようなレベルにまで降下する。ＡＣラインの入力電圧が最低の定格入力電圧まで回復すると、給電部抵抗ＲSUPPLYは、ＶＣＣを、バラストが再始動しうるものに再設定する。バラストの適当な始動電圧は、ＡＣライン入力電圧が、ＶＣＣを、電力不足時のロックアウトモードにおけるそれを上回らせるのに十分なほど高くなったときである。
【００６９】
給電部抵抗ＲSUPPLYは、バラストを、所定の最小定格入力電圧において始動させうるものが選択される。力率修正回路も、ＡＣライン入力電圧がバラストの所定の最小定格入力電圧を下回り、ＤＣバス電圧が減少するまで、バラストを作動させうるように設計される。このような考慮の下に生じるヒステリシスの結果、バラストの始動と停止は、手際よく行われる。
【００７０】
図９は、ブースト型力率修正回路４０の回路図である。電子バラストは、ＡＣ入力ライン電圧に対する純粋な抵抗負荷として働くのが望ましい。回路がどの程度純粋な抵抗負荷として働いているかは、入力電圧と入力電流の位相差によって観測することができる。良好な力率は、入力電流の波形が、入力電圧の正弦波形と一致する場合に得られる。力率は、入力電圧と入力電流の位相角の余弦として定義される。
【００７１】
入力電流の波形が入力電圧の波形と一致する程度は、全調波歪みによって決定される。力率が１．０とは、位相差が０、または純粋の抵抗負荷の場合に相当する。全調波歪みが０％であるとは、波形に歪みがない純粋の正弦波であることを表わしている。したがって、本発明は、高い力率と低い全調波歪みを実現するべく、バラストの回路設計を最適化するものである。
【００７２】
集積回路Ｕ１に組み込まれた力率修正回路は、高い力率と低い全調波歪みが得られるよう、ＡＣライン入力電圧に合わせて、ＡＣライン入力電流の波形を修正する。ブースト型力率修正回路40は、各スイッチサイクルにおいて、インダクタＬＰＦＣを０まで放電させる臨界動作モードで作動する。
【００７３】
スイッチＭＰＦＣは、コンバータでもある回路40において、力率修正という目的を達成するために切り替えられる。スイッチＭＰＦＣは、通常、入力ラインの周波数（典型的には５０〜６０Hz）よりもはるかに高い周波数（すなわち１００kHz）で切り替わる。
【００７４】
各スイッチサイクルにおいては、スイッチＭＰＦＣは、インダクタＬＰＦＣが放電し、電流が０となるまでオフ状態にある。電流が０になると、スイッチＭＰＦＣは、再びオンとなり、臨界動作モードでの作動が行われる。スイッチＭＰＦＣがオンになると、インダクタＬＰＦＣは、整流ラインにおいて接続され、インダクタＬＰＦＣを流れる電流は、線形的に充電される。
【００７５】
スイッチＭＰＦＣがオフになると、インダクタＬＰＦＣは、ダイオードＤＰＦＣを介して、ＤＣバスおよびキャパシタＣＢＵＳと接続する。インダクタＬＰＦＣにおいて蓄積された電流は、ついで、キャパシタＣＢＵＳへ送られる。スイッチＭＰＦＣが、高周波数でオンとオフを切り替えられると、キャパシタＣＢＵＳは、所定の電圧となるまで充電される。
【００７６】
集積回路Ｕ１におけるフィードバックのループは、ＤＣバス電圧を連続的に監視し、スイッチＭＰＦＣがオンである時間を調整することにより、ＤＣバス電圧を所定の値に制御する。ＤＣバス電圧を増大させるには、スイッチＭＰＦＣがオンである時間を長くし、ＤＣバス電圧を低下させるには、スイッチＭＰＦＣがオンである時間を短くする。
【００７７】
この負のフィードバック制御は、小さい制御ループ速度と、低い制御利得の下で行われる。その結果、平均インダクタ電流は、低周波数のライン入力電圧に速やかに追随し、高い力率と低い全調波歪みが実現される。したがって、スイッチＭＰＦＣがオンである時間は、ライン入力電圧（図１３参照）のいくつかのサイクルにわたって一定とされる。この一定のオン時間と、０まで放電するインダクタ電流によって決定されるオフ時間とにより、スイッチング周波数が、自励式で、ＡＣライン入力電圧のゼロ交差点に相当する高周波数から、ＡＣライン入力電圧のピークに相当する低周波数まで、一定の比率で変化するシステムが完成される。
【００７８】
図１０は、上記の関係を示すもので、ＡＣライン入力電圧の半周期と、正弦波形で、ＡＣライン入力電圧と同一周波数のＡＣライン入力電流が表わされている。実線の正弦波形は、ＡＣライン入力電圧を表わしている。インダクタＬＰＦＣを通る電流は、三角形をしており、その頂点は、ＡＣライン入力電圧の正弦波に一致している。図中の破線は、この電流を滑らかにした正弦波のＡＣライン入力電流を表わしたものである。
【００７９】
ＡＣライン入力電圧が低い場合、すなわち、ＡＣライン入力電圧がゼロ交差点の近傍にある場合は、インダクタＬＰＦＣを通る電流は、少量しか充電されないため、迅速に放電され、高いスイッチング周波数が得られる。ＡＣライン入力電圧が高い場合、すなわち、ＡＣライン入力電圧が正弦波のピーク近傍にある場合は、インダクタＬＰＦＣを通る電流は大量に充電され、これに伴って放電に長い時間がかかり、スイッチング周波数は低くなる。
【００８０】
インダクタＬＰＦＣを通る三角形状の電流は、フィルタを通ると滑らかにされ、図１０に破線で示すような正弦波形のＡＣライン入力電流が得られる。
【００８１】
図１１は、本発明に係る力率修正制御回路42の回路図である。この力率修正制御回路には、集積回路Ｕ１に具現化される回路に対する４つの接続線が示されている。ピンＶＢＵＳは、抵抗ＲＶＢＵＳ１と抵抗ＲＶＢＵＳとからなる外部の電圧分配器を介して、ＤＣバス電圧を検知する。
【００８２】
ピンＣＯＭＰには、スイッチＭＰＦＣの選択可能なオン時間と、フィードバック制御の制御ループ速度が入力される。この回路は、ツェナー・ダイオードＤＣＯＭＰとキャパシタＣＣＯＭＰの大きさを考慮して構成される。
【００８３】
ピンＺＸは、インダクタＬＰＦＣを通る電流のゼロ交差を検知し、インダクタＬＰＦＣが完全に放電されたことを知らせる。この図に示すように、インダクタＬＰＦＣは、抵抗ＲＺＸと接続されてゼロ交差を測定する２次側の巻線を有している。ピンＰＦＣは、抵抗ＲＰＦＣを介して、スイッチＭＰＦＣに対し、ゲートドライバ出力を与える。
【００８４】
図１２は、本発明に係る力率修正回路44の内部構成を示すブロック図である。ピンＶＢＵＳは、スイッチＭＰＦＣ、したがってＤＣバス電圧に適用されるスイッチング周波数を制御する４．０Ｖの参照電圧によって制御される。フィードバック制御は、ピンＣＯＭＰと接続している外部キャパシタに電流を送るオペレーショナル・トランスコンダクタンス増幅器（ＯＴＡ）を介して行われる。
【００８５】
ピンＣＯＭＰに印加される電圧によって、内部タイミングキャパシタＣ１を充電するための閾値が設定される。したがって、ピンＣＯＭＰに印加される電圧を通じて、スイッチＭＰＦＣのオン時間をプログラム制御しうる。バラストが予熱モードと点灯モードにある間、ＤＣバス電圧を迅速に引き上げ、点灯中に生じうるＤＣバスの過渡応答時間を最小限にとどめるため、ＯＴＡの利得は、高水準に設定される。バラストが実行モードにあるときは、ＯＴＡの利得は、低水準となり、高い力率が得られるとともに、全調波歪みは低くなる。
【００８６】
スイッチＭＰＦＣのオフ時間は、インダクタＬＰＦＣの電流が０となるまで放電するのに要する時間によって決定される。電流が０となった場合には、ピンＺＸに接続されているインダクタＬＰＦＣの２次側巻線（図１１参照）を介して検知される。ピンＺＸに印加される２．０Ｖの内部参照電圧を上回った場合には、オフ時間開始の信号が送られる。他方、インダクタＬＰＦＣの電流が０となるまで放電し終わると、ピンＺＸに印加される電圧は１．７Ｖを下回り、オフ時間終了の信号が送られて、スイッチＭＰＦＣは再びオンとなる。スイッチングサイクルは、バラスト制御が通常の実行モードで作動している間は、無制限に繰り返される。
【００８７】
力率制御回路は、フォルトが検知された場合、ＤＣバスにおいて過電圧または電圧不足が生じた場合、またはピンＺＸに負の遷移が生じない場合には、停止される。ピンＺＸに負の遷移が生じない場合には、ピンＣＯＭＰに印加される電圧によって決定されるオン時間の間、回路44における監視タイマが、スイッチＭＰＦＣをオンにするまで、スイッチＭＰＦＣは、オフのままとどまる。監視タイマは、ピンＺＸにおいて正確な正および負の信号が検知され、通常の力率修正制御が再開されるまで、４００μsecごとに、無制限にパルスを発する。
【００８８】
スイッチＭＰＦＣのオン時間は、ＡＣライン入力電圧の全サイクルを通じて一定であり、ＡＣライン入力電圧の正弦波形に必然的に追随するピークインダクタ電流をつくり出す。滑らかにされたＡＣライン平均入力電流は、高い力率を得るよう、ＡＣライン入力電圧と同じ位相にある。しかし、電流の個別の高調波だけでなく、全調波歪みも、依然として極めて高い。調波の歪みの高さは、主として、ＡＣライン入力電圧のゼロ交差点近傍におけるＡＣライン電流のクロスオーバー歪みに起因する。調波を国際標準において許容しうるレベルまで減少させ、市場の要求に応えうるものとするため、追加的なオン時間変調回路にも、力率修正制御機能が付与される。この回路は、ＡＣライン入力電圧がゼロ交差点に接近すると、スイッチＭＰＦＣのオン時間を動的に増大させる。
【００８９】
図１３は、スイッチＭＰＦＣのオン時間変調を示すグラフである。スイッチＭＰＦＣのオン時間を動的に増加させると、インダクタＬＰＦＣを流れるピーク電流は、ＡＣライン入力電圧のゼロ交差点近傍において、わずかに増加する。すると、滑らかにされたＡＣライン入力電流は、これに呼応してわずかに増加する。インダクタＬＰＦＣを流れるピーク電流をわずかに増大させることにより、ＡＣライン入力電流におけるクロスオーバー歪みの程度を減少させ、高調波だけでなく全調波歪みをも、所望または許容可能なレベルまで減少させることができる。
【００９０】
再度図１２を参照すると、力率修正制御回路44は、ＤＣバスを過電圧から保護する。ＶＢＵＳに印加される電圧が、例えば４．３Ｖの内部設定閾値を上回ると、スイッチＭＰＦＣに対する出力は停止されるか、または低い水準に抑制される。ピンＶＢＵＳに印加される電圧が、４．０Ｖの内部設定閾値を下回るまで、ＤＣバス電流が減少すると、監視タイマから、ピンＰＦＣにパルスが付与され、通常の力率修正のための作動が再開される。
【００９１】
回路44は、ＡＣライン入力電圧が減少したときには、電圧不足時のリセットによる保護も行う。給電の中断や蛍光灯のブラウンアウトによって電圧が減少すると、ＤＣバスへの印加電圧を一定に保つため、力率修正のフィードバックループを通じて、スイッチＭＰＦＣのオン時間が増加する。スイッチＭＰＦＣのオン時間が著しく増加すると、インダクタＬＰＦＣのピーク電流が、インダクタＬＰＦＣの飽和電流の限界を超えることがある。すると、インダクタＬＰＦＣは、電流が飽和することによって、非常に高いピーク電流をつくり出し、電流の時間微分di/dtの値が高くなる。
【００９２】
このような電流の飽和を防止するため、外部ツェナー・ダイオードＤＣＯＭＰを用いて、ピンＣＯＭＰに印加される最大電圧に制限を設けることにより、スイッチＭＰＦＣの最大のオン時間には、制限が付される。ＡＣライン入力電圧が減少すると、ピンＣＯＭＰに印加される電圧、したがって、スイッチＭＰＦＣのオン時間は、やがて減少する。力率修正制御回路は、蛍光灯によって必要な所定の負荷電力を与えるため、ＤＣバスに印加される電圧を一定に保ちうるような、十分な電流を供給しえなくなる。ＤＣバスに印加される電圧も降下を始める。
【００９３】
ＡＣライン入力電圧が減少を続けると、ピンＶＢＵＳに印加される電圧は、やがて、例えば３．０Ｖの内部閾値を下回る。ピンＶＢＵＳに印加される電圧がこの閾値を下回ると、ＶＣＣは、内部スイッチを介して接地レベルまで放電される。したがって、ＶＣＣは、ＵＶＬＯ−のレベル、またはそれ以下になる。ＶＣＣがこのレベルに達すると、集積回路Ｕ１は、電力不足時のロックアウトモードに移行し、図３の回路30におけるスイッチＭ１，Ｍ２，Ｍ３のための出力ドライバの作動は、停止させられるか、または低い水準に抑えられる。
【００９４】
起動用の給電部抵抗ＲSUPPLYがＶＣＣに接続されると、集積回路Ｕ１に用いられるμＡレベルの起動電流が流れ、起動用の適当なＡＣライン入力電圧が設定される。起動用のＡＣライン入力電圧は、バラストが、電圧不足で制御停止となるレベルを上回るＡＣライン入力電圧で起動するように設定される。互いに異なる、起動用ＡＣライン入力電圧と、電圧不足による停止電圧を設定することにより、バラストの作動に係るヒステリシスは、オンとオフの間の円滑な移行を実現するものとなる。
【００９５】
ピンＶＣＣに係る抵抗ＲSUPPLYの抵抗値と、ツェナー・ダイオードＤＣＯＭＰの電圧レベルを選択することにより、バラストをオンまたはオフとするためのＡＣライン入力電圧の閾値は、適切に設定される。これらの閾値を用いる場合、ピンＶＢＵＳに印加される電圧が、例えば３．０Ｖの内部閾値を下回ると、バラストは停止する。バラストは、抵抗ＲSUPPLYの抵抗値を適宜選択し、より高いＡＣライン入力電圧において再起動しうる。
【００９６】
このような作動ヒステリシスによれば、ＤＣバス電圧が著しく低くなっても、バラストの円滑なリセットが達成され、蛍光灯のちらつき、ＤＣバスのバウンシング、または蛍光灯の消灯を回避することができる。
【００９７】
図２に示す集積回路Ｕ１は、３つの別個のＩＣパッケージを１つのユニットとした、リードが１６本あるパッケージである。このような構成にすると、製造コストが削減され、検査および品質管理も、３個ではなく、１個のＩＣで済む外、多数の利点が得られる。集積回路Ｕ１においては、３つではなく、ただ１つの電源電圧ＶＣＣが用いられるため、３個のＩＣを用いる場合に比して、外部の要素点数も減らすことができる。さらに、このように簡易化された力率修正ステージによれば、ＡＣライン入力電圧を検知するための外部の要素（例えば、高価な電流検知抵抗器や、保護抵抗器、充電ポンプ等）も不要となる。
【００９８】
図１１と図１２において、簡易化された力率修正回路は、集積回路Ｕ１において、４つのピンしか用いていない。スイッチＰＦＣからの入力電流を検知する必要はない。ピンＣＯＭＰに係る増幅器のエラーループ利得は、上述のような種々の作動状況を与えうる、高利得にも低利得にもすることができる。
【００９９】
スイッチＰＦＣのオン時間は、クロスオーバー歪みを減少させるために、ＡＣライン入力電圧がゼロ交差点に接近すると増加する。スイッチＰＦＣのオン時間は、ピンＶＢＵＳに印加される電圧を検知するエラーループ増幅器によって定められる。スイッチＰＦＣのオフ時間は、ピンＺＸへの入力を通じてインダクタＬＰＦＣを流れる電流を考慮して決定される。
【０１００】
エラーループ増幅器の利得は、回路が起動し、ＤＣバス電圧を急速に上昇させるときに、高くなるように設定される。利得は、蛍光灯が点灯されながら、これに関連づけられた大電流のサージが、ＤＣバス電圧において小さな遷移しか引き起こさないときにも高くなる。
【０１０１】
本発明による単一の集積回路チップにおけるバラスト制御によれば、回路の設計および製造のコストを低減させつつ、安定な作動を行うことができる。力率修正は、バラスト制御に関連して行われ、制御に係る利得は、バラスト制御の作動状況に応じて変化させることができる。力率修正部は、フォルトモードの際には、力率修正部と電子バラストを保護するために作動を停止する。回路の数、供給電圧、素子の数、および各種の検知に係る作動を減らしているため、全体的な回路設計を簡易なものとしつつ、優れた信頼性の下に高い成果を上げることができる。
【０１０２】
以上、本発明を特定の実施形態に即して説明してきたが、当業者にとっては、これ以外の多くの変形例や他の用途も、自明のことと思われる。したがって、本発明の技術的範囲は、ここでの開示範囲に限られるものではなく、特許請求の範囲の記載によってのみ定められるべきである。
【図面の簡単な説明】
【０１０３】
【図１】力率修正を伴う公知の電子バラスト回路のブロック図である。
【図２】蛍光灯を作動させるための本発明に係るバラスト制御回路における素子の接続態様を示す回路図である。
【図３】本発明に係る電子バラスト回路のブロック図である。
【図４】本発明に係る電子バラスト回路が作動する際の状態機械遷移図である。
【図５】本発明に係る蛍光灯の起動制御回路の回路図である。
【図６】本発明に係る電子バラスト回路の起動シーケンス中におけるキャパシタの経時的な電圧変化を示すグラフである。
【図７】本発明に係る蛍光灯の予熱制御回路の回路図である。
【図８】本発明に係る蛍光灯の点灯制御回路の回路図である。
【図９】本発明に係る力率修正回路の回路図である。
【図１０】本発明に係る回路を用いて力率の修正を行ったときの入力電圧と電流の変化を示すグラフである。
【図１１】本発明に係る力率修正制御回路の回路図である。
【図１２】本発明に係る力率修正制御回路の構成を示すブロック図である。
【図１３】全調波歪みを減少させるための力率修正制御を示すグラフである。
【符号の説明】
【０１０４】
18  バラスト制御回路
20  力率修正ステージ
21  力率修正集積回路
22  蛍光灯駆動回路ステージ
23  バラスト制御集積回路
24  ハーフブリッジ・ドライバ集積回路
25  バラスト制御回路
28  予熱制御回路
29  点灯制御回路
30  集積回路
32,33,34,35,36,37,38  状態
44  力率修正回路
【図１】
2005534277.tif 000003
【図２】
2005534277.tif 000004
【図３】
2005534277.tif 000005
【図４】
2005534277.tif 000006
【図５】
2005534277.tif 000007
【図６】
2005534277.tif 000008
【図７】
2005534277.tif 000009
【図８】
2005534277.tif 000010
【図９】
2005534277.tif 000011
【図１０】
2005534277.tif 000012
【図１１】
2005534277.tif 000013
【図１２】
2005534277.tif 000014
【図１３】
2005534277.tif 000015
【手続補正書】
【提出日】平成17年3月29日(2005.3.29)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005534277.tif 000016
【図２】
2005534277.tif 000017
【図３】
2005534277.tif 000018
【図４】
2005534277.tif 000019
【図５】
2005534277.tif 000020
【図６】
2005534277.tif 000021
【図７】
2005534277.tif 000022
【図８】
2005534277.tif 000023
【図９】
2005534277.tif 000024
【図１０】
2005534277.tif 000025
【図１１】
2005534277.tif 000026
【図１２】
2005534277.tif 000027
【図１３】
2005534277.tif 000028
【国際調査報告】
2005534277.tif 000029