(57)【要約】制御信号に信号を加えることによって周波数を制御することが可能な変調機能を備えた発振器（１０８３）、及びそれを用いたＰＬＬ回路（１０８Ａ）において、発振器は、インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段（２０１〜２０３）を有し、反転位相により閉ループを形成するリング発振器（２００）からなり、複数の遅延段の一部において制御信号に変調信号を加えることにより発振周波数を変調する変調機能を備える。
2005518744.tif 000002
【特許請求の範囲】
【請求項１】
制御信号に基づく周波数で発振する発振器において、
上記制御信号に変調信号を加えることによって周波数を変調する変調手段を備える発振器。
【請求項２】
上記変調手段の変調速度は、上記変調信号値に対する発振周波数の比によって制御されることを特徴する請求項１に記載の発振器。
【請求項３】
上記変調信号値は、デジタル的に与えられることを特徴とする請求項２に記載の発振器。
【請求項４】
インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段を有し、反転位相により閉ループを形成するリング発振器からなり、
上記複数の遅延段の一部において上記制御信号に変調信号を加えることにより発振周波数を変調する変調手段を備える請求項１に記載の発振器。
【請求項５】
上記変調手段の変調速度は、上記変調信号値に対する発振周波数の比によって制御されることを特徴とする請求項４に記載の発振器。
【請求項６】
上記変調信号値は、上記制御信号値を１／ｎにするとともに、さらにｍビットの可変範囲を有するように重み付けされることを特徴とする請求項５に記載の発振器。
【請求項７】
出力信号の帰還信号と基準信号との位相を比較し、位相差を示す信号を出力する位相検出器と、
上記位相検出器の出力信号が供給され、上記位相差をなくすための制御信号を出力するループフィルタと、
上記ループフィルタからの制御信号に基づく周波数で発振する発振器とを備え、
上記発振器は、上記制御信号に変調信号を加えることによって周波数を変調する変調手段を備えることを特徴とする位相同期ループ回路。
【請求項８】
上記変調手段の変調速度は、上記変調信号値に対する発振周波数の比によって制御されることを特徴とする請求項７に記載の位相同期ループ回路。
【請求項９】
上記変調信号値は、デジタル的に与えられることを特徴とする請求項８に記載の位相同期ループ回路。
【請求項１０】
上記発振器において、上記ループフィルタの制御信号により第２の制御信号が制御され、該第２の制御信号により周波数が制御されることを特徴とする請求項７に記載の位相同期ループ回路。
【請求項１１】
上記発振器は、インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段を有し、反転位相により閉ループを形成するリング発振器からなり、
上記複数の遅延段の一部において上記制御信号に変調信号を加えることにより発振周波数を変調する変調手段を備えることを特徴とする請求項７に記載の位相同期ループ回路。
【請求項１２】
上記変調手段の変調速度は、上記変調信号値に対する発振周波数の比によって制御されることを特徴とする請求項１１に記載の位相同期ループ回路。
【請求項１３】
上記変調信号値は、上記制御信号値を１／ｎにするとともに、さらにｍビットの可変範囲を有するように重み付けされることを特徴とする請求項１２に記載の位相同期ループ回路。
【請求項１４】
上記発振器において、上記ループフィルタの制御信号により第２の制御信号が制御され、該第２の制御信号により周波数が制御されることを特徴とする請求項１１に記載の位相同期ループ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変周波数発振器に関し、例えば位相同期回路内に設けられている位相同期ループ回路（ＰＬＬ回路）に用いられる可変周波数発振器に関する。
【背景技術】
【０００２】
図１は、レーザプリンタの一般的な構成の具体例を示す図である。
【０００３】
レーザプリンタ１では、通常、ラスタスキャン出力方式が用いられている。レーザ光源２からのレーザビームＬＯは、所定の回転速度で回転するポリゴンミラー３によって所定の範囲を走査し、感光体ドラム４上に集束される。これにより、感光体ドラム４に荷電部分が露光され、感光体ドラム４に静電潜像が記録され、これが用紙に印刷される。
【０００４】
図２は、レーザビームＬＯがポリゴンミラー３によって反射され、円周上を走査するときの軌跡を示す模式図である。図２において、実線Ａは平面への画像の転写を示し、曲線Ｂは一定速度の走査軌跡を示す。
【０００５】
レーザプリンタ１において、所定の回転速度で回転するポリゴンミラー３によってレーザビームＬＯが走査され、平面上、すなわち感光体ドラム４上に集束されたとき、ポリゴンミラー３の回転速度が一定であることから、感光体ドラム４上を走査するレーザビームＬＯの速度と、１ライン上に１画素を形成するドットを制御するための周波数比とは一定とならず、印刷に歪みが生じる。
【０００６】
歪みを防止するため、図１のレーザプリンタ１は、ポリゴンミラー３から感光体ドラム４までの光路上にｆθレンズ５等を備え、この光学系を用いて、走査速度と感光体ドラム４上に集束されるレーザビームのドットを制御するための周波数比を一定にしている。
【０００７】
しかしながら、上述の構成を有するレーザプリンタでは、ｆθレンズを用いた光学系による補正精度を超えるレーザビームの微調整が必要である。この微調整は、クロックを発生するＰＬＬ回路において、クロック周波数を微調整する高精度の制御によって行われる。
【０００８】
図３は、例えば図１のレーザプリンタ１におけるレーザ光源２のクロック制御系に用いられる一般的なＰＬＬ回路の構成の具体例を示すブロック図である。また、図４（Ａ）は、ＰＬＬ回路に供給される基準信号のタイムチャートであり、図４（Ｂ）はＰＬＬ回路の出力クロック信号のタイムチャートである。
【０００９】
図３に示すように、ＰＬＬ回路６は、負帰還回路からなり、位相検出器（ＰＤ）６１と、ループフィルタ（ＬＰＦ）６２と、電圧制御発振器（ＶＣＯ）６３と、プログラマブルカウンタ（ＰＣ）６４とを備える。
【００１０】
位相検出器６１は、基準信号Ｓｒとプログラマブルカウンタ６４からの分周信号Ｓｄｖとの位相を比較し、その差分に基づいた信号Ｓ６１をループフィルタ６２に供給する。
【００１１】
ループフィルタ６２は、位相検出器６１からの信号Ｓ６１に基づいてＶＣＯ６３用の制御電圧Ｖｃを生成し、ＶＣＯ６３に供給する。
【００１２】
ＶＣＯ６３は、ループフィルタ６２からの制御電圧Ｖｃに基づいた周波数で発振し、周波数がｆｏｐのクロック信号ＣＬＫｏｐを発生してレーザ光源２及びプログラマブルカウンタ６４に供給する。
【００１３】
プログラマブルカウンタ６４は、ＶＣＯ６３の出力クロック信号ＣＬＫｏｐの周波数ｆｏｐを余りが出ない整数Ｎ（ここではＮ＝２４）で分周し、周波数がｆｏｐ／Ｎの分周信号Ｓｄｖを位相検出器６１に供給する。
【００１４】
このような構成のＰＬＬ回路６では、図４（Ａ）及び図４（Ｂ）に示すように、基準信号Ｓｒの周波数ｆｒが固定されていることから、出力クロック信号ＣＬＫｏｐは、ｆｏｐ＝Ｎｆｒで計算される一定の周波数ｆｏｐで、基準信号Ｓｒに同期して発生され、レーザ光源２に供給される。
【００１５】
しかしながら、上述のＰＬＬ回路６を用いたレーザプリンタ１でも、図５に示す光学系の位置ずれを防止することはできない。
【００１６】
特にカラー印刷の場合、異なる色用のレーザビームで同じ位置を走査するので、光学系の補正精度における誤差が直接的に色のずれとして現れる。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明の目的は、制御信号だけではなく、周波数も制御可能な変調機能を有する発振器、及びその発振器を用いた位相同期ループ回路を提供することである。
【課題を解決するための手段】
【００１８】
上述の目的を達成するため、本発明は、第１の側面として、制御信号に基づく周波数で発振する発振器において、上記制御信号に変調信号を加えることによって周波数を変調する変調手段を備える発振器を提供する。
【００１９】
好ましくは、変調手段の変調速度（modulation rate）は、変調信号値に対する発振周波数の比によって制御される。
【００２０】
より好ましくは、変調信号値はデジタル的に与えられるものである。
【００２１】
また、本発明は、第２の側面として、インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段を有し、反転位相により閉ループを形成するリング発振器であって、複数の遅延段の一部において制御信号に変調信号を加えることにより発振周波数を変調する変調手段を備えるリング発振器を提供する。
【００２２】
好ましくは、変調手段の変調速度は、変調信号値に対する発振周波数の比によって制御される。
【００２３】
より好ましくは、変調信号値は、制御信号値を１／ｎにし、さらに、ｍビットの可変範囲を有するように重み付けされる。
【００２４】
また、本発明は、第３の側面として、出力信号の帰還信号と基準信号との位相を比較して、位相差を示す信号を出力する位相検出器と、位相検出器の出力信号が供給され、位相差をなくすための制御信号を出力するループフィルタと、ループフィルタからの制御信号に基づく周波数で発振する発振器とを備え、発振器は、制御信号に変調信号を加えることによって周波数を変調する変調手段を備える位相同期ループ回路（ＰＬＬ回路）を提供する。
【００２５】
好ましくは、発振器において、ループフィルタの制御信号により第２の制御信号が制御され、この第２の制御信号により周波数が制御される。
【００２６】
また、本発明は、第４の側面として、出力信号の帰還信号と基準信号との位相を比較し、位相差を示す信号を出力する位相検出器と、上記位相検出器の出力信号が供給され、上記位相差をなくすための制御信号を出力するループフィルタと、上記ループフィルタからの制御信号に基づく周波数で発振する発振器とを備え、発振器は、インバータ又はバッファ及び制御信号により遅延値が制御されるカスケード接続された複数の遅延段を有し、反転位相により閉ループを形成するリング発振器からなり、複数の遅延段の一部において上記制御信号に変調信号を加えることにより発振周波数を変調する変調手段を備えるＰＬＬ回路を提供する。
【００２７】
本発明によれば、基準同期信号に同期した、ＰＬＬ回路により得られる逓倍クロック（multiplication clock）は、その同期信号において周波数変調されない。
【００２８】
例えば、ＰＬＬ回路内の発振器は、例えばデジタル値として与えられる変調速度により周波数変調を行い、ループフィルタの制御電圧Ｖｃに対応する変調周波数で発振することにより、変調周波数を有するクロック信号を生成する。クロック信号は、ラスタスキャン出力方式の光源に供給される。
【００２９】
本発明の上述及び他の目的並びに特徴については、添付図面を参照して以下に説明する好ましい実施形態の説明から、より明らかになるであろう。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して、本発明の実施例を説明する。
【００３１】
図６は、本発明に係る位相同期ループ回路（ＰＬＬ回路）を用いたレーザプリンタのラスタスキャン出力方式の基本的な構成を示す模式図である。
【００３２】
ラスタスキャン出力方式のレーザプリンタ１００は、図６に示すように、レーザ光源１０１と、コリメータレンズ１０２と、シリンドリカルレンズ１０３と、ポリゴンミラー１０４と、ｆθレンズ１０５と、反射光学系１０６と、感光体ドラム１０７と、クロック供給回路１０８とを備えている。
【００３３】
レーザ光源１０１は、クロック供給回路１０８から供給される後述の周波数変調クロック信号ＣＬＫｏｐｍに同期して、所定の変調処理が施されたレーザビームＬＯを、コリメータレンズ１０２に出射する。
【００３４】
コリメータレンズ１０２は、レーザ光源１０１から出射された変調レーザビームＬＯを平行光に変換して、シリンドリカルレンズ１０３に出射する。
【００３５】
シリンドリカルレンズ１０３は、コリメータレンズ１０２によって平行光に変換されたレーザビームを、ポリゴンミラー１０４の光反射面に集光する。
【００３６】
ポリゴンミラー１０４は、所定の回転速度で回転しており、複数の光反射面を有し、シリンドリカルレンズ１０３からのレーザビームを感光体ドラム１０７の取付位置とは反対の方向に向けて反射する。
【００３７】
ｆθレンズ１０５は、走査速度と、ポリゴンミラー１０４により反射され、所定の光路を進み、感光体ドラム１０７上に集束するビームのドットとを制御するための周波数比が一定となるように補正を行い、レーザビームを反射光学系１０６に出射する。
【００３８】
反射光学系１０６は、ｆθレンズ１０５から出射されたレーザビームを複数回反射して、感光体ドラム１０７の所定の範囲に集光する。
【００３９】
このレーザプリンタ１００は、ラスタスキャン方式を採用しており、所定の回転速度で回転するポリゴンミラー１０４及びｆθレンズ１０５によって、レーザ光源１０１からのレーザビームＬＯを所定の範囲で走査し、反射光学系１０６を介して感光体ドラム１０７上に集光する。その結果、感光体ドラム１０７に荷電部分を露光し、感光体ドラム１０７上に静電潜像を記録し、これが用紙に印刷される。
【００４０】
クロック供給回路１０８は、ＰＬＬ回路を備えている。ＰＬＬ回路は、制御信号によって周波数が制御される可変周波数発振器を備え、制御信号だけではなく、周波数も制御できる変調機能を有している。この変調機能は、制御信号値に対する発振周波数の比によって制御される。このＰＬＬ回路は、この変調処理が施されたクロック信号ＣＬＫｏｐｍを発生し、レーザ光源１０１に供給する。
【００４１】
図７は、この実施例に係るＰＬＬ回路の具体的な構成を示すブロック図である。
【００４２】
ＰＬＬ回路１０８Ａは、図７に示すように、負帰還回路からなり、位相検出器（ＰＤ）１０８１と、ループフィルタ１０８２と、周波数変調機能を有する電圧制御発振器（ＶＣＯ）１０８３と、プログラマブルカウンタ（ＰＣ）１０８４とを備える。
【００４３】
位相検出器１０８１は、基準信号Ｓｒとプログラマブルカウンタ１０８４からの分周信号Ｓｄｖとの位相を比較し、その差分に基づいた信号Ｓ１０８１をループフィルタ１０８２に供給する。
【００４４】
ループフィルタ１０８２は、信号Ｓ１０８１に基づいて電圧制御発振器１０８３用の制御電圧Ｖｃを生成し、電圧制御発振器１０８３に供給する。
【００４５】
ＶＣＯ１０８３は、デジタル／アナログ（Ｄ／Ａ）変換器１０８５を備えており、Ｄ／Ａ変換器１０８５からアナログ値として供給される変調速度（modulation rate）を用い、ループフィルタ１０８２の制御電圧Ｖｃに基づいて周波数を変調することにより発振し、周波数ｆｏｐｍを有するクロック信号ＣＬＫｏｐｍを発生して、レーザ光源１０１及びプログラマブルカウンタ１０８４に出力する。
【００４６】
プログラマブルカウンタ１０８４は、ＶＣＯ１０８３の出力変調クロック信号ＣＬＫｏｐｍの周波数ｆｏｐｍを余りの出ない整数Ｎ（ここではＮ＝２４）で分周し、周波数ｆｏｐｍ／Ｎを有する分周信号Ｓｄｖを位相検出器１０８１に供給する。
【００４７】
次に、本発明に係る可変周波数発振器を実現するＶＣＯについて、さらに詳細に説明する。
【００４８】
一般的な可変周波数発振器として、図８に示すリング発振器がある。
【００４９】
リング発振器２００は、図８に示すように、リング状にカスケード接続された複数（図８では３つ）のインバータＩＮＶ２０１〜ＩＮＶ２０３と、電流源Ｉ２０１〜Ｉ２０３とを備えている。
【００５０】
リング発振器２００の発振周波数は、３つのパラメータＶａ、Ｃｌ、Ｉｃにより決定され、Ｖａはインバータ出力電圧の振幅であり、Ｃｌはインバータの出力に接続された負荷容量であり、Ｉｃは制御電流である。
【００５１】
出力クロック信号ＣＬＫｏｐの周波数ｆｏｐは、インバータの段数により決定されるが、以下の式（１）で示す関係が存在する。
【００５２】
ｆｏｐ  ∝  Ｉｃ／ＣｌＶａ  ・・・（１）
【００５３】
この可変周波数発振器は、入力として制御電流Ｉｃが直接供給される場合には、電流制御発振器（ＩＣＯ）と呼ばれ、また、入力として制御電圧Ｖｃが供給され、Ｉｃを制御する場合には、電圧制御発振器（ＶＣＯ）と呼ばれる。例えば、ＶＣＯの場合、制御電圧Ｖｃによって出力周波数ｆｏｐが制御される。
【００５４】
図９に示すように、制御電圧Ｖｃによって決定されるＶＣＯ２００Ａに流れる制御電流Ｉｃから独立して、この制御電流Ｉｃに、電流源Ｉ２０４からのΔＩｃに比例した別の電流ΔＩを、スイッチ２０１を介して加え、周波数ｆｏｐｍを有する変調クロック信号ＣＬＫｏｐｍ出力を得る場合を考える。
【００５５】
この場合、上述の場合と同様に、周波数及びＣ、Ｖ、Ｉｃは、上述の式（１）と同じになるので、上述の式（１）に基づいて以下の比例関係を有する。
【００５６】
Ｉｃ：（Ｉｃ＋ΔＩ）  ∝  ｆｏｐ：ｆｏｐｍ＋Δｆ  ・・・（２）
【００５７】
上述のように、制御電流Ｉｃに定電流ΔＩを加えることにより、図８の場合のクロック信号ＣＬＫｏｐと比較して、出力クロック信号ＣＬＫｏｐｍの周波数を全体として上下させることが可能となる。
【００５８】
図９のＶＣＯ２００Ａは、この実施例のＶＣＯ１０８３として用いることができる。
【００５９】
この場合、出力クロック信号ＣＬＫｏｐｍは、一定の周波数比で上昇又は低下される。
【００６０】
新たに加える電流ΔＩを正又は負の値とすると、正の値のときは周波数を高めることができ、負の値のときは周波数を低めることがことができる。
【００６１】
さらに制御性を向上させるために、制御電流Ｉｃに定電流ΔＩを加えるのに加えて、この実施例のＶＣＯ１０８３（２００Ｂ）を、図１０に示すようなＤ／Ａ（デジタル／アナログ）変換器として構成することができる。これは、制御電流Ｉｃをｎ（ｎは任意の数）で分割し、ｍビットの可変範囲（１／２、１／４、１／８、・・・、１／２ｍ）を与えるように加算電流に重み付けを行い、スイッチＳＷ２０２〜２０５によって加算電流を切り換える。
【００６２】
図１０において、Ｉ２０５は加算電流Ｉｃ／２ｎの電流源であり、Ｉ２０６は加算電流Ｉｃ／４ｎの電流源であり、Ｉ２０７は加算電流Ｉｃ／８ｎの電流源であり、・・・、Ｉ２０８は加算電流Ｉｃ／２ｍｎの電流源である。
【００６３】
ＶＣＯ２００Ｂにおいて、Ｄ／Ａ変換器１０８５に入力されるｍビットの入力デジタルコードｄに対して、加算電流は以下の式により得られ、最大でＩｃ／ｎの電流ΔＩを加えることができる。
【００６４】
ΔＩ＝Ｉｃ・ｄ／ｎ２ｍ  ・・・（３）
【００６５】
周波数の変調速度α＝（Δｆｏｐｍ−Δｆｏｐ）／Δｆｏｐを定義する際、周波数の変調速度αは、出力クロック信号の発振周波数ｆｏｐに依存するのではなく、以下の関係を維持する。
【００６６】
α＝ｋｄ  ・・・（４）
【００６７】
ここで、ｋは入力デジタルコードｄの変調速度を決定する係数である。これは、上述の式（１）から求められる発振周波数ｆｏｐと、電流比ｎとを得るための比例関係により決定される。
【００６８】
上述のように、この実施例に係るＶＣＯ１０８３の顕著な特徴は、Ｄ／Ａ変換器１０８５に入力されるデジタルコードｄによって周波数変調の変調速度を表すことができることである。
【００６９】
基準信号に同期した変調パターン（modulation pattern）を生成すると、基準信号に同期するとともに、周波数変調特性を有するＰＬＬ回路を実現することができる。
【００７０】
図２において角速度が変化すると、同期信号の周期が変化するが、この実施例において、ＶＣＯの変調は、発振周波数に基づいて変化するのではなく、その比率に基づいて変化することから、クロック周波数に対応する変調パターンを別に設ける必要はない。
【００７１】
この結果、この実施例において、図１０の周波数変調Ｄ／Ａ変換器を備えるＶＣＯを用いて、図７に示すようなＰＬＬ回路１０８Ａを構成して周波数変調を行う場合、変調用デジタルコードを基準信号の周期内で変化させることによって得られる基準信号Ｓｒに同期した変調用のデジタル信号ＤＧＴを入力すると、制御コードの平均値に関わらず、ＰＬＬ機構において安定したロック状態を達成することができる。
【００７２】
図１１（Ａ）はＰＬＬ回路に供給される基準信号Ｓｒのタイムチャートであり、図１１（Ｂ）は図３の変調機能を持たないＰＬＬ回路の出力クロック信号ＣＬＫｏｐのタイムチャートであり、図１１（Ｃ）は図７のＰＬＬ回路により変調された出力クロック信号ＣＬＫｏｐｍのタイムチャートであり、図１１（Ｄ）はＶＣＯの変調のためのデジタル信号ＤＧＴのタイムチャートである。
【００７３】
すなわち、図１１（Ａ）及び図１１（Ｂ）は、通常のＶＣＯを用いてＰＬＬ回路を構成した場合の基準信号Ｓｒと同期クロックとの関係を示している。
【００７４】
また、図１１（Ａ）、図１１（Ｃ）及び図１１（Ｄ）は、図１０に示すような変調Ｄ／Ａ変換器を備えたＶＣＯ２００Ｂを用い、ＶＣＯ変調のためのデジタル信号ＤＧＴを入力した場合の、基準信号Ｓｒ、デジタル入力信号、変調出力クロック信号ＣＬＫｏｐｍの関係を示している。
【００７５】
いずれの場合も、基準信号における同期クロックの総数は２４である。これはプログラマブルカウンタ（ＰＣ）のカウント値をＮ＝２４とした場合と同じである。
【００７６】
この実施例では、図１１（Ｄ）に示すように、ＶＣＯ変調のためのデジタル信号ＤＧＴを、基準信号Ｓｒの１同期期間内の８クロック間隔毎に周波数が３段階に変化するようにする。
【００７７】
この実施例では、具体的には、１走査期間を３つの期間に分割し、最大の第１のデジタル値ｄ０を第１の期間ｔ１（走査開始時から所定時間経過後までの期間）に供給し、最小の第２のデジタル値ｄ１を、第１の期間ｔ１に続く第２の期間ｔ２（走査期間のほぼ中央の期間）に供給し、第１のデジタル値ｄ０と第２のデジタル値ｄ１の間の中間値ｄ２を、第２の期間ｔ２に続く第３の期間ｔ３（走査期間の終了時までの期間）に供給する。
【００７８】
ＶＣＯ１０８３の変調度（modulation degree、速度）は、図１１（Ｃ）からも明らかなように、変調デジタル信号ＤＧＴの値が大きくなるほど高くなる。
【００７９】
すなわち、この実施例に係るＶＣＯ１０８３は、基準信号に同期した状態において発振周波数を変調することができる。
【００８０】
なお、この実施例では、ＰＬＬ回路で得られる基準信号に同期した状態における変調された逓倍クロック（multiplication clock）を倍数で分割することにより得られる信号は、ＰＬＬ動作によって基準信号に完全に同期する。
【００８１】
次に、図１１（Ａ）、図１１（Ｃ）、図１１（Ｄ）及び図１２を参照して、上述の構成の動作を説明する。
【００８２】
なお、図１２は、図６のレーザプリンタにおいてポリゴンミラーによって反射され、円周上を走査するレーザビームの軌跡を示す模式図である。
【００８３】
まず、第１の期間ｔ１において、クロック供給回路１０８を構成するＰＬＬ回路１０８ＡのＶＣＯ１０８３のＤ／Ａ変換器１０８５に対して、最大の第１のデジタル値ｄ０を変調デジタル信号ＤＧＴとして供給する。
【００８４】
ＰＬＬ回路１０８Ａは、位相検出器１０８１により、基準信号Ｓｒとプログラマブルカウンタ１０８４からの分周信号Ｓｄｖの位相を比較し、その差分に基づいた信号Ｓ１０８１をループフィルタ１０８２に供給する。
【００８５】
ループフィルタ１０８２は、位相検出器１０８１からの信号Ｓ１０８１に基づいてＶＣＯ１０８３用の制御電圧Ｖｃを生成し、ＶＣＯ１０８３に供給する。
【００８６】
ＶＣＯ１０８３の発振周波数は、Ｄ／Ａ変換器１０８５からアナログ値として供給される変調速度を用いて変調され、ＶＣＯ１０８３は、図１１（Ｃ）に示すように、ループフィルタ１０８２からの制御電圧Ｖｃに基づいて変調周波数ｆ０で発振を開始する。そして、周波数ｆ０（ｆｏｐ）を有するクロック信号ＣＬＫｏｐｍを発生して、レーザ光源１０１及びプログラマブルカウンタ１０８４に供給する。
【００８７】
さらに、プログラマブルカウンタ１０８４は、ＶＣＯ１０８３の出力変調クロック信号ＣＬＫｏｐｍの周波数ｆｏｐｍを余りの出ない整数Ｎで分周し、周波数がｆｏｐｍ／Ｎの分周信号Ｓｄｖを位相検出器１０８１に供給する。
【００８８】
レーザ光源１０１は、変調周波数ｆ０を有するクロック信号ＣＬＫｏｐｍが供給され、クロック信号ＣＬＫｏｐｍに同期して、所定の変調処理が施されたレーザビームＬ０を出射する。レーザ光源１０１からのレーザビームＬ０は、図６に示すように、コリメータレンズ１０２で平行光に変換された後、シリンドリカルレンズ１０３により集束され、ポリゴンミラー１０４の光反射面に集光される。
【００８９】
ポリゴンミラー１０４は、シリンドリカルレンズ１０３からのレーザビームを、その光反射面１０４１によって、感光体ドラム１０７の取付位置とは反対の方向に向けて反射する。その結果、レーザ光源１０１からのレーザビームＬ０は、所定の回転速度で回転するポリゴンミラー１０４及びｆθレンズ１０５により所定の範囲を走査し、反射光学系１０６を介して感光体ドラム１０７の一端から所定の領域に照射される。
【００９０】
この場合、レーザビームは図１２中Ｔ１で示す範囲を走査する。
【００９１】
次に、第２の期間ｔ２において、クロック供給回路１０８を構成するＰＬＬ回路１０８ＡのＶＣＯ１０８３のＤ／Ａ変換器１０８５に対して、最小の第２のデジタル値ｄ１を変調デジタル信号ＤＧＴとして供給する。
【００９２】
ＰＬＬ回路１０８ＡのＶＣＯ１０８３の発振周波数は、Ｄ／Ａ変換器１０８５からアナログ値として供給される変調速度によって変調され、ＶＣＯ０１８３は、図１１（Ｃ）に示すように、ループフィルタ１０８２からの制御電圧Ｖｃに基づいてｆ０よりも低い変調周波数ｆ１で発振を開始する。そして、低い周波数ｆ１（ｆｏｐｍ）を有するクロック信号ＣＬＫｏｐｍを発生して、レーザ光源１０１及びプログラマブルカウンタ１０８４に供給する。
【００９３】
レーザ光源１０１は、変調周波数ｆ１を有するクロック信号ＣＬＫｏｐｍが供給され、クロック信号ＣＬＫｏｐｍに同期して、所定の変調処理が施されたレーザビームＬ０を出射する。レーザ光源１０１からのレーザビームＬ０は、コリメータレンズ１０２で平行光に変換され、シリンドリカルレンズ１０３により集束され、ポリゴンミラー１０４の光反射面に集光される。
【００９４】
ポリゴンミラー１０４は、シリンドリカルレンズ１０３からのレーザビームを、その光反射面１０４１によって、感光体ドラム１０７の取付位置とは反対の方向に向けて反射する。その結果、レーザ光源１０１からのレーザビームＬ０は、所定の回転速度で回転するポリゴンミラー１０４及びｆθレンズ１０５により所定の範囲を走査し、反射光学系１０６を介して感光体ドラム１０７のほぼ中央領域に照射される。
【００９５】
この場合、レーザビームは図１２中Ｔ２で示す範囲を走査する。
【００９６】
次に、第３の期間ｔ３において、クロック供給回路１０８を構成するＰＬＬ回路１０８ＡのＶＣＯ１０８３のＤ／Ａ変換器１０８５に対して、中間値である第３のデジタル値ｄ２を変調デジタル信号ＤＧＴとして供給する。
【００９７】
ＰＬＬ回路１０８ＡのＶＣＯ１０８３の発振周波数は、Ｄ／Ａ変換器１０８５からアナログ値として供給される変調速度よって変調され、ＶＣＯ１０８３は、図１１（Ｃ）に示すように、ループフィルタ１０８２からの制御電圧Ｖｃに基づいてｆ１よりも高い変調周波数ｆ２で発振を開始する。そして、周波数ｆ２（ｆｏｐｍ）を有するクロック信号ＣＬＫｏｐｍを発生して、レーザ光源１０１及びプログラマブルカウンタ１０８４に供給する。
【００９８】
レーザ光源１０１は、変調周波数ｆ２を有するクロック信号ＣＬＫｏｐｍが供給され、クロック信号ＣＬＫｏｐｍに同期して、所定の変調処理が施されたレーザビームＬ０を出射する。レーザ光源１０１からのレーザビームＬ０は、コリメータレンズ１０２で平行光に変換され、シリンドリカルレンズ１０３により集束され、ポリゴンミラー１０４の光反射面に集光される。
【００９９】
ポリゴンミラー１０４は、シリンドリカルレンズ１０３からのレーザビームを、その光反射面１０４１によって、感光体ドラム１０７の取付位置とは反対の方向に向けて反射する。その結果、レーザ光源１０１からのレーザビームＬ０は、所定の回転速度で回転するポリゴンミラー１０４及びｆθレンズ１０５により所定の範囲を走査し、反射光学系１０６を介して感光体ドラム１０７の他端の領域に照射される。
【０１００】
この場合、レーザビームは図１２中Ｔ３で示す範囲を走査する。
【０１０１】
上述のように、本発明では、Ｄ／Ａ変換器１０８５を備えたＶＣＯ１０８３を用いてＰＬＬ回路を構成し、ループフィルタ１０８２からの制御電圧Ｖｃに基づいてＤ／Ａ変換器１０８５からアナログ値として供給される変調速度によって周波数を変調した後に発振を開始し、周波数ｆｏｐｍのクロック信号ＣＬＫｏｐｍを発生してレーザ光源１０１に供給することにより、クロック周期をデジタル的に変調することが可能な可変周波数発振器を容易に構成することができ、ＰＬＬ同期状態を維持したまま、同期期間において周波数変調を容易に行うことができる。
【０１０２】
さらに、アナログ量の電圧によりＶＣＯを制御することから、外部からソフトウェアによってデジタル的に制御のするためのＤ／Ａ変換器が必要となるが、この実施例では、ＶＣＯはＤ／Ａ変換器を内蔵している。したがって、変調量をデジタル値としてそのまま取り扱うことができる。また、Ｄ／Ａ変換器に変調機能と発振周波数比例機能を与えることができる。
【０１０３】
なお、この実施例においては、レーザプリンタを例として説明したが、本発明は、これに限定されるものではなく、周波数変調を必要とする用途であれば、いずれの場合にも用いることができることは明らかである。レーザプリンタ以外の用途としては、例えば、デジタル複写機、電子銃の水平走査を行うビデオ装置、液晶プロジェクタ等がある。
【０１０４】
また、上述の実施例は、Ｄ／Ａ変換器を介してデジタル値により変調度を制御することによりＶＣＯの発振周波数を変調するように構成したが、他の構成も可能である。
【０１０５】
例えば図１３に示すように、他の構成によりＰＬＬ回路１０８Ｂの同期期間において発振周波数を変調するために、変調用の制御電圧信号ＳＶｃを加えるための新たな入力線と、ＶＣＯ１０８３の制御電圧Ｖｃの入力系に加算信号を生成する回路１０８０とを設けることが可能である。
【０１０６】
なお、ＰＬＬ回路１０８Ｂにおいて、制御電圧Ｖｃの変化の絶対値がそのまま発振周波数の変化の絶対値となるため、ＶＣＯ１０８３の発振周波数が高いほど変化は小さくなり、逆に発振周波数が低いほど変化は大きくなるよう見える。
【０１０７】
その結果、比率を一定に維持するには、制御電圧Ｖｃに基づいて変化する電圧を制御する回路を設けることが好ましい。
【０１０８】
なお、上述の実施例は本発明の容易に理解できるように説明したが、本発明は、この実施例に限定させるものではない。したがって、上述の実施例で開示した構成要素には、本発明の技術分野に属する設計上の変更や同等物は全て含まれる。
【図面の簡単な説明】
【０１０９】
【図１】レーザプリンタの構成を示す模式図である。
【図２】レーザプリンタにおいてポリゴンミラーによって反射され、円周上を走査するレーザビームの軌跡を示す模式図である。
【図３】図１のレーザプリンタにおけるレーザ光源のクロック制御系で用いられる一般的なＰＬＬ回路の具体的な構成を示すブロック図である。
【図４】（Ａ）は図３のＰＬＬ回路に供給される基準信号のタイムチャートであり、（Ｂ）はＰＬＬ回路の出力信号のタイムチャートである。
【図５】レーザプリンタにおける光学系の位置ずれを説明するための図である。
【図６】本発明に係るＰＬＬ回路を用いたレーザプリンタのラスタスキャン出力方式の基本的な構成を示す模式図である。
【図７】実施例に係るＰＬＬ回路の具体的な構成を示すブロック図である。
【図８】一般的な種類の可変周波数発振器としてのリング発振器の構成を示す回路図である。
【図９】本発明に係る、電流を加えるように構成された電圧制御発振器の構成を示す回路図である。
【図１０】本発明に係る、重み付けされた電流を加えるように構成された電圧制御発振器の構成を示す回路図である。
【図１１】（Ａ）はＰＬＬ回路に供給される基準信号Ｓｒのタイムチャートであり、（Ｂ）は変調機能を持たない図３のＰＬＬ回路の出力クロック信号ＣＬＫｏｐのタイムチャートであり、（Ｃ）は図７のＰＬＬ回路により変調されたときの出力クロック信号ＣＬＫｏｐｍのタイムチャートであり、（Ｄ）は電圧制御発振器の変調のためのデジタル信号ＤＧＴのタイムチャートである。
【図１２】図６のレーザプリンタにおいてポリゴンミラーによって反射され、円周上を走査するレーザビームの軌跡を示す模式図である。
【図１３】変調機能を備えたＰＬＬ回路の他の具体的な構成を示すブロック図である。
【図１】
2005518744.tif 000003
【図２】
2005518744.tif 000004
【図３】
2005518744.tif 000005
【図４Ａ】
2005518744.tif 000006
【図４Ｂ】
2005518744.tif 000007
【図５】
2005518744.tif 000008
【図６】
2005518744.tif 000009
【図７】
2005518744.tif 000010
【図８】
2005518744.tif 000011
【図９】
2005518744.tif 000012
【図１０】
2005518744.tif 000013
【図１１Ａ】
2005518744.tif 000014
【図１１Ｂ】
2005518744.tif 000015
【図１１Ｃ】
2005518744.tif 000016
【図１１Ｄ】
2005518744.tif 000017
【図１２】
2005518744.tif 000018
【図１３】
2005518744.tif 000019
【国際調査報告】
2005518744.tif 000020