(57)【要約】  再構成可能入力ガロア拡大体線形変換器装置（１０）は、セルのマトリックスを含むガロア拡大体線形変換器（１２）と；多くの異なる機能を表す制御パターンを格納する複数の記憶面（１８，１８′，１８″）と；機能を定義するマトリックスのセルを使用可能にするために機能を表す記憶面（１８，１８′，１８″）を選択する記憶面選出回路（２０）と；機能を入力データに適用するために使用可能にされたセルへ入力データを送信する再構成可能入力回路（１４）と；を含む。
2005512367.tif 000002
【特許請求の範囲】
【請求項１】
セルのマトリックスを含むガロア拡大体線形変換器と；
多くの異なる機能を表す制御パターンを格納する複数の記憶面と；
前記機能を定義する前記マトリックスのセルを使用可能にするために前記機能を表す前記記憶面を選択する記憶面選出回路と；
前記機能を入力データへ割り当てるために使用可能にされたセルへ入力データを送る再構成可能入力回路と；
を備えることを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項２】
請求項１記載の再構成可能入力ガロア拡大体線形変換器装置において、
各前記セルは、排他的論理和論理回路と、該排他的論理和論理回路へ接続された出力を有する論理積論理回路と、入力データビットを受ける入力と、を含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項３】
請求項１記載の再構成可能入力ガロア拡大体線形変換器装置において、
各前記記憶面は、各前記セルに結びつけられた記憶装置を含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項４】
請求項３記載の再構成可能入力ガロア拡大体線形変換器装置において、
各前記記憶装置は、関連するセルと共に配置された複数の記憶ユニットを含み、一つの記憶ユニットは、各前記記憶面に対応することを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項５】
請求項３記載の再構成可能入力ガロア拡大体線形変換器装置において、
各前記記憶装置は、関連するセルと共に配置された多段レジスタを含み、一つの段は、各前記記憶面に対応することを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項６】
請求項１記載の再構成可能入力ガロア拡大体線形変換器装置において、
前記記憶面選出回路は、面選択レジスタを含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項７】
請求項１記載の再構成可能入力ガロア拡大体線形変換器装置において、
前記再構成可能入力回路は、少なくとも第１入力レジスタと、該第１入力レジスタから前記使用可能にされたセルへ入力データを送信するスイッチング装置と、を含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項８】
請求項７記載の再構成可能入力ガロア拡大体線形変換器装置において、
前記スイッチング装置は、一つが前記第１入力レジスタ内の入力データの各バイトと結びつけられた複数のスイッチング回路を含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項９】
請求項７記載の再構成可能入力ガロア拡大体線形変換器装置において、
第２入力レジスタを有し、
前記スイッチング装置は、前記第１及び第２入力レジスタから前記使用可能にされたセルへ選択的に入力データを送信することを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項１０】
請求項３記載の再構成可能入力ガロア拡大体線形変換器装置において、
前記記憶装置はプログラム可能であることを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、再構成可能入力ガロア拡大体線形変換器装置（reconfigurable input Galois field linear transformer system）に関する。
【背景技術】
【０００２】
ガロア拡大体線形変換器は最近、予測論理（predictive logic）を用いて１サイクルでマルチサイクルの演算を歴史的に実行することができるように改善された（２００２年１月１８日に出願されたGALOIS FIELD LINEAR TRANSFORMERというタイトルのSteinらに対する特許文献１）。このアプローチでは、ガロア拡大体線形変換器（Galois field linear transformer：ＧＦＬＴ）の各セルは、論理積ゲートと排他的論理和ゲートと記憶装置とを含む。入力データ、例えばビット配列、巡回冗長検査（ＣＲＣ）、スクランブリング／デスクランブリング、及び畳込み符号化へ適用される特定の機能を定義する使用可能にされた／使用禁止にされたセルのパターンを実行するために、記憶装置は、関連するセルを使用可能又は使用禁止にするよう用いられる。通常、ＧＦＬＴを構成するセルのマトリックス全体は、マトリックスの一部のみが要求されるときでさえ、特定の機能を実行するためにパターンに設定されている。これは出力又はダイサイズの点で経済的でない。
【特許文献１】米国特許出願１０／０５１，５３３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００３】
したがって、この発明の目的は、改善された再構成可能入力ガロア拡大体線形変換器装置を提供することにある。
【０００４】
この発明のさらなる目的は、出力及びダイサイズの点でより経済的な、そのような改善された再構成可能入力ガロア拡大体線形変換器装置を提供することにある。
【０００５】
この発明のさらなる目的は、同一の配置面が異なる機能で共有され得る、そのような改善された再構成可能入力ガロア拡大体線形変換器装置を提供することにある。
【０００６】
この発明のさらなる目的は、変換器にメモリビット操作及びメモリレスビット操作（memory-less bit manipulation）の両方を別々に又は同時に実行できるようにする、そのような改善された再構成可能入力ガロア拡大体線形変換器装置を提供することにある。
【０００７】
この発明のさらなる目的は、現在のデータ及び前の状態の入力のあらゆるバイト・コンビネーションを選択しかつ組み合わせることができる、そのような改善された再構成可能入力ガロア拡大体線形変換器装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、多くの異なるビット操作機能を表す制御パターンを格納する複数の記憶面を有する改善されたガロア拡大体線形変換器（ＧＦＬＴ）装置が、容易に再構成され得、配置面で一つよりも多くの機能を実行することができ、かつ、ＧＦＬＴマトリックスのセルを使用可能にするとともに機能を入力データに与えるよう入力データを使用可能にされたセルに送信する入力回路を再構成するために、選択された機能を表す記憶面を選択することによって達成され得る、ということを実現したものである。
【０００９】
この発明は、セルのマトリックスと多くの異なる機能を表す制御パターンを格納する複数の記憶面とを有するガロア拡大体線形変換器を含む再構成可能入力ガロア拡大体線形変換器装置を特徴とする。記憶面選出回路は、機能を定義するマトリックスのセルを使用可能にするために機能を表す記憶面を選択する。再構成可能入力回路（reconfigurable input circuit）は、機能を入力データに与えるために使用可能にされたセルへ入力データを送信する。
【００１０】
好ましい実施例では、各セルは排他的論理和論理回路と、排他的論理和論理回路に接続された出力を有する論理積論理回路と、入力データビットを受ける入力と、を含むことができる。各記憶面は、各セルに結びつけられた記憶装置を含むことができる。各記憶装置は、関連するセルと共に配置された複数の記憶ユニットを含むことができ、一つの記憶ユニットは各記憶面に対応する。各記憶装置は、関連するセルと共に配置された多段レジスタを含むことができ、一つの段は各記憶面に対応する。記憶面選出回路は、面選択レジスタを含むことができる。再構成可能入力回路は、少なくとも第１入力レジスタと、第１入力レジスタから使用可能セルへ入力データを送信するスイッチング装置と、を含むことができる。スイッチング装置は、一つが第１入力レジスタ内の入力データの各バイトと結びつけられた複数のスイッチング回路を含むことができる。第２入力レジスタを有することができ、スイッチング装置は、第１及び第２入力レジスタから使用可能セルへ選択的に入力データを送信することができる。記憶装置はプログラム可能とすることができる。
【００１１】
他の目的、特徴、及び優位点は、次の好ましい実施例の記述、及び添付の図面から当業者に見出されるであろう。
【発明を実施するための最良の形態】
【００１２】
図１には、ガロア拡大体線形変換器１２と再構成可能入力回路１４と出力回路１６と記憶面選出回路２０によって別々に選択可能な複数の記憶面１８，１８′，１８″とを含む再構成可能入力ガロア拡大体線形変換器装置１０が示されている。記憶面１８，１８′，１８″のそれぞれに含まれる制御パターンは、完全なガロア拡大体線形変換器の全て又は一部のみを使用することができる。例えば、機能ｆ１を表す記憶面１８がガロア拡大体線形変換器１２内のセルのアレイ全体を利用する一方で、制御パターンが記憶面１８′に含まれる機能ｆ２は、全体（ＧＦＬＴ）１２のうち四分の一１９のみを要求する。同様に、記憶面１８″上の制御パターンによって表される機能ｆ３は、（ＧＦＬＴ）１２内のセルのアレイ全体のうち四分の一２１のみを要求する。これら小さな部分１９及び２１は、（ＧＦＬＴ）１２の角にきちんと配置されて示されているが、セルはセルの（ＧＦＬＴ）１２マトリックスのあらゆる部分を使用するようにプログラムされ得るので、必要な制限ではない。
【００１３】
ガロア拡大体線形変換器（ＧＦＬＴ）１２は、３２ビットマトリックスのセル（１０２４セルマトリックス）、６４ビットマトリックスのセル（４０９６セルマトリックス）、又はより小さい又はより大きなあらゆる他の所望のサイズ、で構成することができる。この発明を続けると、各セルは記憶面１８，１８′，１８″と結びつけられており、記憶面のそれぞれは（ＧＦＬＴ）１２によって実行されるべき特定の機能ｆ１，ｆ２，ｆ３を表す個々のセルの設定のパターンを格納する。例えば、記憶面１８は、出力に対する入力の並べ換えを実行する制御パターンを含むことができる。記憶面１８′の機能２、ｆ２は、出力に対する入力の順序を交換する制御パターンを含むことができる。記憶面１８，１８′，１８″の一つを交互に選択することによって、機能ｆ１，機能ｆ２，機能ｆ３、又は制御パターンが記憶面に格納されたあらゆる他の機能を実行するために（ＧＦＬＴ）１２を利用することができる。例えば記憶面選出回路２０が記憶面１８を選択する場合には、機能ｆ１は図２に示すように実行することができ、ここで３２ビットのマトリックスのセル１２は影付の円として、使用可能とされるセル、すなわちセル２２を表す。順序づけられた形式のビット１〜３２を表す入力レジスタ２４は、出力レジスタ２６で並べ換えられるように、図２に描かれたセルの使用可能化（cell enablement）のパターンに従って並べ換えられたビットを有する。例えば、入力レジスタ２４内のビット位置１のデータは、出力レジスタ２６内のビット位置１６に与えられる。入力レジスタ２４のビット位置２のデータは、出力レジスタ２６のビット位置２９に与えられる、等々である。記憶面１８を除外し、機能ｆ２に対する制御パターンを表す記憶面１８′を選択することによって、図３に描かれたセルの使用可能化のパターンが生じる。ここでより小さな小区分１９、すなわち２５６ビットを含むマトリックスの１６ビットの部分は、入力レジスタ２４の一部２８によって操作され、ビット位置０〜７に位置するビットの順序を入れ替え、出力レジスタ２６の対応する部分３０に与えられるようなビット位置８〜１５内のビットの順序を別々に入れ替える。このように、例えば入力レジスタビット位置０〜７におけるビットは、出力レジスタ２６の一部３０のビット位置７〜０に現れ、入力レジスタ２４の一部２８の８〜１５におけるビット位置のデータは、出力レジスタ２６の一部３０の位置１５〜８に現れる。
【００１４】
一実施例では、図４の再構成可能入力回路１４ａは、一つよりも多くの入力レジスタ、すなわちレジスタ４０及び入力レジスタ４２を含み、それぞれはバイトセクション４４〜５０及び５２〜５８に４バイトを保持することができる。再構成可能入力回路１４ａにはまた、マルチプレクサ６０，６２，６４，及び６６が含まれ、一つは入力レジスタ４０及び４２の各バイトセクションと結びつけられる。各バイトセクションに対して一つのマルチプレクサ６０〜６６があり、これらマルチプレクサのそれぞれは、示されたように２つのレジスタのそれぞれにおけるバイトセクションに接続されている。（ＧＦＬＴ）１２ａは再び、３２ビットアレイのセルによって３２として示されており、コラムの長さは説明の便宜のため短縮されている。マルチプレクサ６０，６２，６４，及び６６のそれぞれは、一つのマルチプレクサから８ビットバイトを与えることができ、８コラムのセルに対して２つの関連するレジスタが使える。例えば、マルチプレクサ６０は、バイトセクション４４からのビット又はバイトセクション５２からのビットのどちらかを、関連づけられた８つのセルコラム６８内のセルのいずれかへ送ることができる。マルチプレクサ６２，６４，及び６６は、関連するコラム７０，７２，及び７４に対して同様に実行することができ、マルチプレクサ６０〜６６はあらゆる組み合わせで操作することができる。例えば、マルチプレクサ６２及び６４がレジスタ４０からバイトセクション４６及び４８を選択する一方で、マルチプレクサ６０は、レジスタ４２からバイトセクション５２を選択することができ、マルチプレクサ６６は、例えばレジスタ４２からバイトセクション５８を選択することができる。このように、レジスタ４０及び４２内にあるデータは、あらゆる所定のパターンでセルに割り当てることができる。このように特定の機能を表す特定の記憶面を選択する能力と組み合わせて選択的なデータを（ＧＦＬＴ）変換器１２ａ内のセルへの送信することで、記憶面の選択と記憶面に格納された機能と再構成可能入力回路１４ａからのデータの選択的な送信とに依存して、同一のガロア拡大体線形変換器１２ａに多くの異なる機能を実行させることができる。これは装置のダイサイズを節約するだけでなく、出力の点でも経済的である。その上、２つ又はそれよりも多くの入力レジスタ、例えば入力レジスタ４０及び４２を用いると、メモリビット操作及びメモリレスビット操作の両方、及び予測ガロア拡大体変換、を別々に又は同時に達成することができる。このように、レジスタからレジスタへデータを移す必要はもはやなく、レジスタ４０及び４２内のデータは同時に、１サイクルで、マルチプレクサ６０〜６６を介して（ＧＦＬＴ）１２ａへバイト選択され、結合され、ロードされ得る。これにより、図５に示すように、マルチサイクルのガロア拡大体予測変換において、入力の一つとして線形変換器出力（前の状態）の選択も可能になる。部分２１ａにおける（ＧＦＬＴ）１２ａの機能ｆ３は、参照によって全体が本願に組み入れられる２００２年１月１８日に出願されたGALOIS FIELD LINEAR TRANSFORMERというタイトルのSteinらに対する米国特許出願１０／０５１，５３３（ＡＤ−２３９Ｊ））に教えられているように、予測マルチサイクルガロア拡大体変換を実行する。２００２年１月３０日に出願されたGALOIS FIELD MULTIPLIER SYSTEMというタイトルのSteinらに対する米国特許出願第１０／０６０，６９９号もまた、参照によって全体が本願に組み入れられる。部分２１ａで実行される変換の前の状態は、出力レジスタ１６ａの対応する部分から引き渡され、レジスタ４０のバイトセクション５０にロードされ、入力は、両方が同時にＧＦＬＴ１２ａの部分２１ａに送られるように、レジスタ４２のバイトセクション５６にロードされる。部分２１ａは、２００２年１月１８日に出願されたGALOIS FIELD LINEAR TRANSFORMERというタイトルのSteinらに対する米国特許出願１０／０５１，５３３に説明されているように、例えば機能ｆ３を実行するよう利用される記憶面１８″の制御パターンを有する。
【００１５】
図６の（ＧＦＬＴ）１２ａの各セル１００は、出力が排他的論理和ゲート１０４へ接続された論理積ゲート１０２を含み、排他的論理和ゲート１０４は、ライン１０６上の前のセルからの出力を受け取り、ライン１０８上の次のセルへ出力を提供する。論理積ゲート１０２は、この場合単純なフリップフロップである記憶装置１１２からのライン１１０上の入力によって、排他的論理和ゲート１０４を使用可能又は使用禁止にするようにされる。ある状態では、記憶装置１１２は論理積ゲート１０２に排他的論理和ゲート１０４を使用可能にさせ、それゆえにセル１００を使用可能にする。他の状態では、使用可能にさせず、セル１００は使用可能とならない。記憶装置１１２の状態は、ライン１１４上の信号によって制御される。記憶装置１１２はフリップフロップによって実行される必要はなく、他のあらゆる記憶装置が用いられ得る。図８及び図９では、セル１００ａ及び１００ｂそれぞれは論理積の機能及び排他的論理和の機能を必要とするが、これらは、排他的論理和ゲート及び論理積ゲートのようなブールの意味（Boolean sense）で機能する論理回路である限りは特定の排他的論理和ゲート又は論理積ゲートを必要とすることなく、多くの異なる方法で実行することができる。例えば、論理積の機能は、図８Ａの２：１の入力マルチプレクサ１２０を有する特定の論理積ゲートなしに達成することができる。記憶装置１１２″は、記憶面の一部として想像され、例えば機能ｆ１を実行するのに要求される使用可能にされたセルの制御パターンに従って制御ライン１１４にセットされるか、又は記憶装置１１２が記憶面１８′と結びつけられている場合には機能ｆ２に従ってセットされる。
【００１６】
図１の記憶面選出回路２０及び再構成可能入力回路１４は、図７の構成レジスタ１２０、すなわち記憶面選出回路２０、面部１２２を操作するために１６ビット、及び再構成可能入力回路１４、入力部１２４を操作するために１６ビットを充てる３２ビットレジスタ、によって制御される。例えば、０〜１５の付された１６ビットの入力１２４部は、４つのマルチプレクサ６０〜６６を操作するために４つのビットのみを必要とし、一つのビット／マルチプレクサはこの例で示されるように、レジスタ４０からバイトを選択するために「０」、レジスタ４２から選択するために「１」である。しかしながら、ビットのうち８つが用いられる場合には、８つのマルチプレクサが６４のビットマトリックスの役に立つよう用いられ得る。もし１６ビットが用いられるならば、１２８のビットマトリックスに対して１６のマルチプレクサが用いられ得る。同様にして、構成レジスタ１２０の面部１２２の位置１６〜３１から利用可能な１６のビットは、非常に多くの異なる機能を表す制御パターンを含む非常に多くの異なる記憶面を選択するために用いることができる。使用可能とされたセルが表す機能を入力データに適用するために使用可能とされたセルに入力データが送られるように、構成レジスタ１２０にロードされる制御ビットは、記憶面を選択し、入力回路を適切に再構成する。この情報は、マイクロプロセッサ又はあらゆる適切な階層制のコントローラからの配置コマンド（configuration command）１２６に由来する。記憶装置１１２′は通常、図８に示すように、多くの個々の記憶ユニット１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２．．．を含む。ここでこれら記憶ユニットのそれぞれは単純なフリップフロップとすることができ、各フリップフロップは異なる記憶面の部分を構成する。あるいは、図９の記憶装置１１２″は、多くのステージ１１２ａ′，１１２ｂ′，１１２ｃ′，１１２ｄ′，１１２ｅ′，１１２ｆ′，１１２ｇ′，１１２ｈ′で２ｎのデータビットを受け取る、セレクタ１１８を含む多段レジスタ１１６を含むことができる。ここで各ステージは記憶ユニットを実行し、異なる記憶面と結びつけられる。
【００１７】
本発明の特定の特徴はいくつかの図面で説明され他では説明されなかったが、これは、各特長を本発明に係る他の特徴のいくつか又は全てと組み合わせることができるので、便宜上のためのみである。本願で用いられたように「含む」、「有する」、及び「備える」との語は、広範囲にかつ包括的に解釈されるべきであり、あらゆる物理的相互接続に制限されない。その上、当出願に開示されたあらゆる実施例は、単なる可能な実施例として解されるべきではない。
【００１８】
他の実施例は当業者に見出されるとともに特許請求の範囲内にある。
【００１９】
この出願は、２００１年１２月１８日に出願されたPROGRAMMABLE GF2-ALU LINEAR FEEDBACK SHIFT REGISTER-INCOMING DATA SELECTIONというタイトルのSteinらに対する米国仮出願６０／３４１，７３７の優先権を主張する。
【図面の簡単な説明】
【００２０】
【図１】この発明に係る再構成可能入力ガロア拡大体線形変換器（ＧＦＬＴ）装置の簡略化された概略ブロック図である。
【図２】図１の記憶面によって表された機能ｆ１を実行するためのＧＦＬＴ内の使用可能セルのパターンを示す簡略化された概略図である。
【図３】図１の記憶面によって表された機能ｆ２を実行するためのＧＦＬＴ内の使用可能セルのパターンを示す簡略化された概略図である。
【図４】この発明に係る再構成可能入力回路を示す図１のＧＦＬＴ装置のより詳細な概略図である。
【図５】一つが予測マルチサイクルガロア拡大体変換、第２がメモリレスビット操作である、多くの機能を果たすＧＦＬＴ装置の機能図である。
【図６】ＧＦＬＴの一つのセルを示すより詳細な図である。
【図７】記憶面を選択しかつ入力回路を再構成する配置コマンド及び構成レジスタを示す概略図である。
【図８】複数の記憶ユニットを用いた記憶装置の一つの構成を示すセルのより詳細な図である。
【図８Ａ】特定の論理積ゲートを用いずに論理的な論理積の機能を果たす代わりの記憶装置を示す概略図である。
【図９】多段レジスタを用いた記憶装置の他の構成を示すセルのより詳細な図である。
【符号の説明】
【００２１】
１０  再構成可能入力ガロア拡大体線形変換器装置
１２  ガロア拡大体線形変換器
１４  再構成可能入力回路
１６  出力回路
１８，１８′，１８″  記憶面
２０  記憶面選出回路
１１２  記憶装置
１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ  記憶ユニット
１１６  多段レジスタ
【図１】
2005512367.tif 000003
【図２】
2005512367.tif 000004
【図３】
2005512367.tif 000005
【図４】
2005512367.tif 000006
【図５】
2005512367.tif 000007
【図６】
2005512367.tif 000008
【図７】
2005512367.tif 000009
【図８】
2005512367.tif 000010
【図９】
2005512367.tif 000011
【手続補正書】
【提出日】平成16年8月3日(2004.8.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
セルのマトリックスを含むガロア拡大体線形変換器と；
多くの異なる機能を表す制御パターンを格納する複数の記憶面と；
前記機能を定義する前記マトリックスのセルを使用可能にするために前記機能を表す前記記憶面を選択する記憶面選出回路と；
前記機能を入力データへ割り当てるために使用可能にされたセルへ入力データを送る再構成可能入力回路と；
を備えることを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項２】
請求項１記載の再構成可能入力ガロア拡大体線形変換器装置において、
各前記セルは、排他的論理和論理回路と、該排他的論理和論理回路へ接続された出力を有する論理積論理回路と、入力データビットを受ける入力と、を含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項３】
請求項１記載の再構成可能入力ガロア拡大体線形変換器装置において、
各前記記憶面は、各前記セルに結びつけられた記憶装置を含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項４】
請求項３記載の再構成可能入力ガロア拡大体線形変換器装置において、
各前記記憶装置は、関連するセルと共に配置された複数の記憶ユニットを含み、一つの記憶ユニットは、各前記記憶面に対応することを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項５】
請求項３記載の再構成可能入力ガロア拡大体線形変換器装置において、
各前記記憶装置は、関連するセルと共に配置された多段レジスタを含み、一つの段は、各前記記憶面に対応することを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項６】
請求項１記載の再構成可能入力ガロア拡大体線形変換器装置において、
前記記憶面選出回路は、面選択レジスタを含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項７】
請求項１記載の再構成可能入力ガロア拡大体線形変換器装置において、
前記再構成可能入力回路は、少なくとも第１入力レジスタと、該第１入力レジスタから前記使用可能にされたセルへ入力データを送信するスイッチング装置と、を含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項８】
請求項７記載の再構成可能入力ガロア拡大体線形変換器装置において、
前記スイッチング装置は、一つが前記第１入力レジスタ内の入力データの各バイトと結びつけられた複数のスイッチング回路を含むことを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項９】
請求項７記載の再構成可能入力ガロア拡大体線形変換器装置において、
第２入力レジスタを有し、
前記スイッチング装置は、前記第１及び第２入力レジスタから前記使用可能にされたセルへ選択的に入力データを送信することを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項１０】
請求項３記載の再構成可能入力ガロア拡大体線形変換器装置において、
前記記憶装置はプログラム可能であることを特徴とする再構成可能入力ガロア拡大体線形変換器装置。
【請求項１１】
請求項８記載の再構成可能な入力ガロア拡大体線形変換器装置において、
前記スイッチング回路は、前記入力レジスタからの入力を表すためのマルチプレクサを含むことを特徴とする再構成可能な入力ガロア拡大体線形変換器装置。
【国際調査報告】
2005512367.tif 000012