(57)【要約】以下の発明は、少なくとも１つの第２の半導体材料のサブストレート（１；１′）上に第１の半導体材料の層（５）を有する積層半導体構造体を形成させるための方法を提供し、この場合この方法は、次の工程：サブストレート（１；１′）を準備する工程；第１の半導体材料の層（５）をサブストレート（１；１′）中に埋設し、この場合埋設された層（５）は、上側表面（１０５）および下側表面（１０４）を有し、このサブストレート（１；１′）を上部（１ａ）と下部（１ｂ；１ｂ′、１ｃ）に分割する工程；埋設された層（５）の上側表面（１０５）に少なくとも一部分が隣接しおよび／または埋設された層（５）の上側表面（１０５）を少なくとも一部分含む埋設された損傷層（１０；１０′；１０′′、１００′′）を形成させる工程；および埋設された層（５）を露出させるためにサブストレート（１；１′）の上部（１ａ）および埋設された損傷層（１０；１０′；１０′′、１００′′）を除去する工程を有している。また、本発明は、相応する積層半導体構造体を提供する。
2005506699.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの第２の半導体材料のサブストレート（１；１′）上に第１の半導体技術材料の層（５）を有する積層半導体構造体を形成させる方法において、次の工程：
サブストレート（１；１′）を準備する工程；
第１の半導体材料の層（５）をサブストレート（１；１′）中に埋設し、この場合この埋設された層（５）は、上側表面（１０５）および下側表面（１０４）を有し、このサブストレート（１；１′）を上部（１ａ）と下部（１ｂ；１ｂ′、１ｃ）に分割する工程；
埋設された層（５）の上側表面（１０５）に少なくとも一部分が隣接しおよび／または埋設された層（５）の上側表面（１０５）を少なくとも一部分含む埋設された損傷層（１０；１０′；１０′′、１００′′）を形成させる工程；および
埋設された層（５）を露出させるためにサブストレート（１；１′）の上部（１ａ）および埋設された損傷層（１０；１０′；１０′′、１００′′）を除去する工程を有することを特徴とする、積層半導体構造体を形成させるための方法。
【請求項２】
第１の半導体材料が炭化ケイ素であり、第２の半導体材料がシリコンである、請求項１記載の方法。
【請求項３】
埋設の工程を第１のイオン注入工程（Ｉ１）によって第１の温度（Ｔ１）で実施し、引続き場合によるアニーリング工程（Ｔ２）を実施する、請求項１または２記載の方法。
【請求項４】
埋設された損傷層（１０；１０′；１０′′、１００′′）を形成させる工程を第２のイオン注入工程（Ｉ２）によって第２の温度（Ｔ２）で実施する、請求項１、２または３記載の方法。
【請求項５】
サブストレート（１；１′）の上部（１ａ）および埋設された損傷層（１０；１０′；１０′′、１００′′）を除去する工程がエッチング工程である、請求項１から４までのいずれか１項に記載の方法。
【請求項６】
埋設された損傷層（１０；１０′；１０′′、１００′′）は、埋設された層（５）の一部分（５ａ）が損傷層（１０；１０′；１０′′、１００′′）に属する程度に下方から埋設された層（５）の上部（１ａ）に隣接しているかまたは埋設された層（５）の上部（１ａ）を含み、一部分（５ａ）が埋設された層（５）の他の部分に対してエッチング工程で選択的にエッチングされる、請求項５記載の方法。
【請求項７】
損傷層（１０；１０′；１０′′、１００′′）の幅を埋設された層（５）の上側表面（１０５）に沿って変化させる、請求項１から６までのいずれか１項に記載の方法。
【請求項８】
損傷層（１０；１０′；１０′′、１００′′）が横方向に制限された範囲（１００′′）内で埋設された層（５）と交叉する、請求項７記載の方法。
【請求項９】
損傷層（１０；１０′；１０′′、１００′′）の幅を局部的に制限された第３のイオン注入工程（Ｉ３）の実施によって第３の温度（Ｔ３）で変化させる、請求項７または８記載の方法。
【請求項１０】
損傷層（１０；１０′；１０′′、１００′′）の幅を第２のイオン注入工程（Ｉ２）の実施によって局部的に調節された方法で変化させる、請求項７または８記載の方法。
【請求項１１】
サブストレート（１；１′）が第３の半導体材料の層（１ｃ′、１ｄ′）を有する、請求項１から１０までのいずれか１項に記載の方法。
【請求項１２】
第３の半導体材料の層（１ｃ′、１ｄ′）が埋設された層（５）の下方に位置した酸化ケイ素層（１ｃ′）である、請求項１１記載の方法。
【請求項１３】
第３の半導体材料の層（１ｃ′、１ｄ′）が埋設された層（５）の下方に位置したドープされたシリコン層（１ｄ′）である、請求項１１記載の方法。
【請求項１４】
更に積層構造体上にＬＥＤ構造体を形成させる工程を有する、請求項１３記載の方法。
【請求項１５】
少なくとも１つの第２の半導体材料のサブストレート（１；１′）上に第１の半導体材料の埋設された層（５）を有する積層半導体構造体において、埋設された層（５）が上側表面（１０５）および下側表面（１０４）を有し、サブストレート（１；１′）を上部（１ａ）と下部（１ｂ；１ｂ′、１ｃ）に分割し、埋設された損傷層（１０；１０′；１０′′、１００′′）が埋設された層（５）の上側表面（１０５）に少なくとも部分的に隣接しおよび／または埋設された層（５）の上側表面（１０５）を少なくとも部分的に含んでいることを特徴とする、積層半導体構造体。
【請求項１６】
第１の半導体材料が炭化ケイ素であり、第２の半導体材料がシリコンである、請求項１５記載の構造体。
【請求項１７】
埋設された損傷層（１０；１０′；１０′′、１００′′）は、埋設された層（５）の一部分（５ａ）が損傷層（１０；１０′；１０′′、１００′′）に属する程度に下方から埋設された層（５）の上側表面（１０５）に隣接しているかまたは埋設された層（５）の上側表面（１０５）を含む、請求項１５または１６記載の構造体。
【請求項１８】
損傷層（１０；１０′；１０′′、１００′′）の幅が埋設された層（５）の上側表面（１０５）に沿って変化されている、請求項１５から１７までのいずれか１項に記載の構造体。
【請求項１９】
損傷層（１０；１０′；１０′′、１００′′）が埋設された層（５）と部分的に交叉している、請求項１８記載の構造体。
【請求項２０】
サブストレート（１；１′）が第３の半導体材料の層（１ｃ′、１ｄ′）を有する、請求項１から１９までのいずれか１項に記載の構造体。
【請求項２１】
第３の半導体材料の層（１ｃ′、１ｄ′）が埋設された層（５）の下方に位置した酸化ケイ素層（１ｃ′）である、請求項２０記載の構造体。
【請求項２２】
第３の半導体材料の層（１ｃ′、１ｄ′）が埋設された層（５）の下方に位置したドープされたシリコン層（１ｄ′）である、請求項２０記載の構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの第２の半導体材料のサブストレート上に第１の半導体材料の層を有する積層半導体構造体を形成させるための方法および相応する積層半導体構造体に関する。
【０００２】
本明細書中で使用されたようなサブストレートという用語は、一般的な形で理解されるべきであり、半導体工学の処理技術において公知の全てのサブストレート、例えばウェハサブストレート、層状サブストレート、ウェルサブストレート、エピタキシャルサブストレート、ＳＩＭＯＸサブストレート、ＳＯＩサブストレート、サファイアサブストレート上シリコン等を含むことを挙げておく。
【０００３】
更に、半導体材料は、半導体工学のプロセスにおいて使用された任意の導電性材料、半導電性材料または絶縁性材料として理解されることができる。
【０００４】
他の半導体工学の材料に適用可能であるけれども、本発明および本発明の根底にある問題は、シリコンサブストレート上の炭化ケイ素層に関連して討論されるであろう。
【０００５】
炭化ケイ素（ＳｉＣ）は、確立された半導体工学のプロセスおよび材料に対する工業的適合性と組み合わされた卓越した物理的性質のために、最近の１０年間にますます工業的重要性を獲得した半導体材料である。
【０００６】
しかし、これまでのところ、この半導体材料の幅広い使用は、適当な平滑面を有する結晶ウェハまたは薄膜の有効性の問題ならびにそれぞれこのような結晶ウェハおよび薄膜の困難な製造により生じる高い価格によって妨害されている。それにも拘わらず、幾つかの商業的な半導体技術による製品は、既に市場に現れているが、しかし、桁外れに高い価格である。安価なサブストレート上での大きな面積を有するエピタキシャル炭化ケイ素薄膜の原価効率のよい製造に関連する材料の問題が解決されるならば、炭化ケイ素の幅広い適用を期待することができる。
【０００７】
炭化ケイ素の製造のために、２つの標準法が公知である。第１の方法は、単結晶成長法であり、第２の方法は、薄膜エピタキシャル法である。工業的に有用な炭化ケイ素は、単結晶成長および高価な炭化ケイ素単結晶上での炭化ケイ素層のホモエピタキシーにより得ることができる。しかし、大面積の安価なサブストレート上でのヘテロエピタキシャル炭化ケイ素被膜を実現させるのに適した方法は、今日まで公知ではない。
【０００８】
図６ａ〜６ｃには、米国特許第６２１４１０７号明細書Ｂ１の記載から公知の炭化ケイ素デバイスを製造するための連続的な従来法が示されている。
【０００９】
図６ａに示されているように、この方法の出発点は、高価な炭化ケイ素ウェハ１１である。
【００１０】
第１の処理工程において、図６ｂに示されているように、注入Ｉは、結晶欠陥を結晶表面に隣接して層１１ｂ中に導入するために、炭化ケイ素ウェハ１１の表面の少なくとも一部分にイオンを注入し、損傷を及ぼされていないサブストレート範囲１１ａを留めるようにして実施される。
【００１１】
第２の処理工程において、酸化Oが実施され、二酸化珪素薄膜を結晶表面上の注入された層中で形成される。
【００１２】
最終的に、第３の工程において、図６ｃに示されているように、層１１ｂ中の二酸化ケイ素薄膜は、ＨＦ化学薬品を用いてエッチング法によって除去され、ＳｉＣの清潔にされた表面を有するサブストレート範囲１１ａの炭化ケイ素デバイスを生じる。
【００１３】
この公知方法の欠点は、高価な炭化ケイ素ウェハサブストレートが必要とされるという事実である。更に、注入処理後の酸化工程の必要性は、公知方法を複雑なものにする。
【００１４】
従って、本発明の目的は、積層半導体構造体を形成させるための安価で複雑でない方法および平滑面を有する相応する改善された積層半導体構造体を提供することである。
【００１５】
本発明によれば、この目的は、請求項１に定義された方法および請求項１５に定義された構造体によって達成される。
【００１６】
本発明による方法および本発明による構造体は、安価なサブストレート上に大きな平滑面を有するエピタキシャル炭化ケイ素薄膜の原価効率のよい製造に貢献する。更に、本発明による構造体は、サブストレート製造業者が使用者側で完成される半加工された構造体を提供するという利点を生じる。この場合、上層は、簡単なエッチング法で露出させることができる埋設された層のための保護層として役立つ。
【００１７】
本発明の基礎を為す概念は、埋設された層を備えさせ、その後に埋設された層の上側表面に少なくとも部分的に隣接されておりおよび／または埋設された層の上側表面を少なくとも部分的に含む埋設された損傷層を形成させることである。
【００１８】
好ましい実施態様は、それぞれの従属請求項に記載されている。
【００１９】
好ましい実施態様によれば、第１の半導体材料は、炭化ケイ素であり、第２の半導体材料は、シリコンである。
【００２０】
別の好ましい実施態様によれば、埋設工程は、第１の温度で第１のイオン注入工程によって実施され、引続き場合によってはアニーリング工程が続く。
【００２１】
別の好ましい実施態様によれば、埋設された損傷層を形成させる工程は、第２の温度で第２のイオン注入工程によって実施される。
【００２２】
別の好ましい実施態様によれば、サブストレートの上部および埋設された損傷層を除去する工程は、エッチング工程である。
【００２３】
別の好ましい実施態様によれば、埋設された損傷層は、埋設された層の一部分が損傷層に属する程度に下方から埋設された層の上部に隣接しているかまたは埋設された層の上部を含む。この場合、埋設された層の一部分は、埋設された層の他の部分に対してエッチング工程で選択的にエッチングされる。
【００２４】
別の好ましい実施態様によれば、損傷層の幅は、埋設された層の上側表面に沿って変化される。こうして、１つの構造体は、埋設された層に移行される損傷層中にパターン化されてよい。
【００２５】
別の好ましい実施態様によれば、損傷層は、横方向に制限された範囲内で埋設された層と交叉する。
【００２６】
別の好ましい実施態様によれば、損傷層の幅は、局部的に制限された第３のイオン注入工程の実施によって第３の温度で変化される。
【００２７】
別の好ましい実施態様によれば、損傷層の幅は、第２のイオン注入工程の実施によって局部的に調節された方法で変化される。
【００２８】
別の好ましい実施態様によれば、サブストレートは、第３の半導体材料の層を有する。
【００２９】
別の好ましい実施態様によれば、第３の半導体材料の層は、埋設された層の下方に位置した酸化ケイ素層である。
【００３０】
別の好ましい実施態様によれば、第３の半導体材料の層は、埋設された層の下方に位置したドープされたシリコン層である。
【００３１】
別の好ましい実施態様によれば、ＬＥＤ構造体は、積層構造体上に形成される。
【００３２】
本発明の実施態様は、図に示されており、以下に詳細に記載されている。
【００３３】
全図面を通して、同じ参照符号は、同一または機能的に同一の部分を示す。
【００３４】
図１ａ〜１ｅは、本発明による方法の第１の実施態様の連続的方法を示す。
【００３５】
本発明による方法の第１の実施態様の出発点は、フロートゾーンシリコンウェハ１であり、このフロートゾーンシリコンウェハの主要面は、図１ａにおいて参照符号１０１で示されている。
【００３６】
本例において、ウェハ１は、＜１００＞方位を有し、１０００Ωｃｍの比抵抗をもつｎ型導電性（燐でドープされた）を有していた。しかし、また、異なる方位および／またはドーピングおよび／または異なって成長されたウェハ（Czochralsky参照）を有する他のウェハサブストレートも適していることに注目すべきである。
【００３７】
図１ｂに示されているように、炭素Ｃは、化学量論的に埋設された炭化ケイ素層５がＣ分布のほぼ最大で形成される程度に温度Ｔ１で第１の注入工程で注入される。この分布は、図１ｂの左側に示されており、ρ（ｘ）を示し、この場合、ｘは、浸透深さである。注入工程Ｉ１の後で、分布は、公平にガウシアン分布によって十分に記載されることができる。
【００３８】
例えば、注入パラメーターは、次の通りである：
線量：                ８．５×１０１７ｃｍ−２
エネルギー量：          １８０ｋｅＶ
電流密度：            １０μＡｃｍ−２
ターゲット温度Ｔ１：  ４５０℃
しかし、注入工程Ｉ１は、注入された炭化ケイ素層５の上側表面１０５および下側表面１０４の散在性の表面プロフィールを生じる。即ち、ガウシアン分布のために前記表面プロフィールを生じる。換言すれば、ＳｉＣから、埋設された層５の存在により形成されたサブストレートの上部および下部への鮮明な移行は存在しない。
【００３９】
図１ｃに示されているように、望ましい鮮明な移行を反映するボックス形状の分布ρ′（ｘ）を有するために、約１０時間の１２５０℃での温度Ｔ２でのアニーリング工程は、アルゴン雰囲気中で実施される。このアニーリング工程は、平らな上側表面１０５および下側表面１０４を有する均質な単結晶３Ｃ−ＳｉＣ層を提供する。この場合には、他のアニーリング条件、例えば１２００℃〜１３５０℃の温度も適用可能であることに注目すべきである。
【００４０】
このような条件を用いてのイオンビーム合成によるかかる埋設された炭化ケイ素層５の製造は、最初にJ.K.N. LIndner, A. Frohnwieser, B. RauschenbachおよびB. Stritzker, Fall Meeting of the Materials Research Society, Boston, USA (1994), Mater. Res. Syn. Proc, Vol. 354 (1995), 171によって開示された。
【００４１】
しかし、これまで平滑なエピタキシャル炭化ケイ素層５をサブストレートの上部１ａの簡単な除去、化学的エッチングまたは化学的機械研磨法によって得ることは、不可能である。即ち、炭化ケイ素沈殿物および／または表面クラスターの存在のために、炭化ケイ素層５の上側表面１０５は、望ましくない粗さを常に示す。実験では、例えばエッチングによってサブストレートの上部層を除去する試みにおいて、ＳｉＣ粒子は、ランダムな程度に極めて粗いサブストレート表面を生じるサブストレート表面上に再付着される。炭化ケイ素範囲の極性部分のために、恐らく、この粒子は、炭化ケイ素表面に極めて堅固に付着するものと思われる。
【００４２】
前記の深刻な公知技術水準の問題は、本発明の前記実施態様により、図１ｄに関連してさらに説明されているように、初めて解決することができた。
【００４３】
それ故、温度Ｔ２での注入工程Ｉ２は、埋設された炭化ケイ素層５の単結晶炭化ケイ素に対する鮮明な移行部を有する損傷層１０、本例では無定形層、が形成されるように実施される。
【００４４】
注入工程Ｉ２のためには、希ガスのヘリウムが使用され、即ちこのヘリウムは、化学的に不活性の挙動を有するために使用される。しかし、原理的に他のイオン、例えば水素、酸素、硼素、燐、ネオン等も使用することができる。
【００４５】
例えば、本明細書中では、ヘリウムイオンのための次の注入パラメーターが採用された：
線量：                １．０×１０１７ｃｍ−２
エネルギー量：          ５０〜５５ｋｅＶ
電流密度：            １０μＡｃｍ−２
ターゲット温度Ｔ１：  １００℃
図１ｄに明らかに説明されているように、本明細書中で無定形の損傷層１０は、埋設された炭化ケイ素層５の上側表面１０５を含むかまたは包囲している。換言すれば、無定形の損傷層１０は、サブストレートの上部１ａの部分および埋設された炭化ケイ素層５の部分５ａに対して延在している。
【００４６】
エネルギー量、イオン型、線量およびターゲット温度を適当に選択することによって、埋設された炭化ケイ素層５の結晶相と損傷を受けた部分５ａとの間で鮮明な境界面を得ることができる。更に、無定形の損傷層１０の浸透深さおよび浸透幅は、所望の通りに変動させることができる。
【００４７】
通常、トレードオフは、注入温度Ｔ２およびイオン型のために見出されなければならない。例えば、注入されたイオンが同程度の光のイオンである場合には、温度Ｔ２は、原位置でのアニーリングを回避させるために高すぎてはならない。重いイオン種は、必要とされる線量（注入時間）が劇的に減少されてもよいという利点を示す。イオンのエネルギー量は、重いイオンの僅かな浸透深さのために重いイオンのために増加されなければならない。しかし、注入温度Ｔ２が低すぎる場合には、露出された炭化ケイ素層の表面の平滑度は、減少されてよい。
【００４８】
図１ｅに示されているように、次の工程でサブストレートの上部１ａおよび埋設された損傷層１０は、ＨＦ／ＨＮＯ３を含有するエッチング液を用いてエッチング工程で除去され、この場合このエッチング液は、シリコン処理技術において標準のエッチング液である。この場合、１：６の混合比は、極めて効果的であることが証明された。しかし、他の濃度比および／または他の腐食剤を含む他のエッチング化学、例えばＫＯＨ、ＴＭＡＨ等が適用されてもよい。
【００４９】
エッチング時間は、数秒間に達し、化学反応は、埋設された炭化ケイ素層５の結晶部分上で選択的に停止される。それ故、エッチング工程の時間は、重要でなく、確固とした方法を得ることができる。
【００５０】
結果として、シリコンサブストレートの部分１ｂおよび残りの炭化ケイ素層５を有する高い品質のＳｉ／ＳｉＣサブストレートは、図１ｅの説明と同様に得られる。
【００５１】
このエッチング工程後に得られた炭化ケイ素層５の主要な利点は、この炭化ケイ素層の平滑度にある。この理由は、表面１０５に隣接したサブストレートの上部１ａ中でのＳｉＣ沈殿物が完全に腐蝕除去されるからである。従って、埋設された炭化ケイ素層上に存在するサブストレートの上部１ａ中に含有されているＳｉＣ粒子は、露出された表面上に再付着されるのではなく、損傷層中に含有され、最終的なエッチング工程で除去される。更に、埋設されたＳｉＣ層の中間部分を新しい表面として備えさせるために、炭化ケイ素層５中への損傷層１０の適当な浸透深さを有する場合に、埋設された炭化ケイ素層の一定の部分を除去することは、有利である。それというのも、この部分は、構造的に上部よりも良好に展開され、したがって平滑面にとって最も良好な条件が提供されるからである。
【００５２】
エッチング液の残留物を除去するために脱イオン水中での清浄化処理は、説明されていない最終処理工程で、実施されてよい。
【００５３】
図２は、本発明による方法の第２の実施態様における図１のサブストレートの変形を示す。
【００５４】
図２に示されているように、サブストレート１′は、下部１ｂ′および１ｃ′を有し、この場合１ｂ′は、シリコン部分を表わし、１ｃ′は、二酸化ケイ素部分を表わす。このようなサブストレートは、ＳＯＩ（silicon on insulator）サブストレートとして公知である。
【００５５】
図３ａ〜３ｃは、本発明による方法の第３の実施態様において、図１の損傷層の注入工程の変形を示す。
【００５６】
図３に示された第３の実施態様によれば、損傷層１０′が形成され、この損傷層は、埋設された炭化ケイ素層５中に浸透するのではなく、この埋設された炭化ケイ素層５の上側表面１０５に単に隣接するかまたは対向する。
【００５７】
更に、説明されていない他の実施態様により、損傷層は、下方から上側表面１０５に隣接していてもよいかまたは換言すれば、埋設された炭化ケイ素層５中のみに含まれていてもよい。
【００５８】
図４ａ〜４ｃは、本発明による方法の第４の実施態様の連続的方法を示す。
【００５９】
第４の実施態様に関連して、出発点は、図１ｃに示された構造である。しかし、本明細書中で温度Ｔ３での注入工程Ｉ３が適用され、平らな上側表面および下側表面を有する損傷層が生じるのではなく、浸透深さ中で調節された損傷層１０′′が生じる。特に、損傷層１０′′は、介在部分１００′′を含み、この介在部分は、埋設された炭化ケイ素層５を貫通し、サブストレートの下部１ｂに進入している。これは、イオンビーム注入工程Ｉ３によって達成されることができ、この場合浸透深さは、任意のマスクを使用することなくイオンビームのエネルギー量を局部的に変えることによって調節される。この注入工程Ｉ３の結果は、図４ａに示されている。
【００６０】
調節された浸透深さを得るための別の方法は、２つの注入工程を使用することであり、この場合には、第１の工程は、Ｉ２に相応し、第２の工程は、高いエネルギー量を有し、マスクによって中間部分１００′′に制限されている。
【００６１】
次の工程で、エッチングは、図４ｂに示された構造を生じる第１ないし第３の実施態様と同様にＨＦ／ＨＮＯ3を用いて実施される。この場合、露出された炭化ケイ素層５は、この炭化ケイ素層を分離する深いトレンチ１００を有する２つの部分に分離される。図４ｂに示された構造体は、製造業者がサブストレート上に懸吊されたセンサー部分を製造するためのアンダーエッチング工程を含むマイクロメカニカル設計に十分に適している。
【００６２】
このようなアンダーエッチング工程は、アンダーエッチング範囲１１０を形成する図４ｃに関連して説明される。
【００６３】
この場合、任意の構造体を損傷層中にパターン化することができ、次にＳｉＣ層へのエッチングによって移行されることができることに注目すべきである。
【００６４】
図５は、本発明による方法の第５の実施態様の連続的方法を示す。
【００６５】
図５に示された第５の実施態様によれば、サブストレート１′のサブストレート部分１ｂ′、１ｄ′上のエピタキシャル炭化ケイ素層５は、ＬＥＤ構造体（ＬＥＤ＝Light Emitting Diode）を生じる他の処理工程のために使用される。
【００６６】
この場合、サブストレート部分１ｂ′は、シリコンウェハ部分を示し、サブストレート部分１ｄ′は、ドープされたシリコン部分を示し、この場合このシリコン部分は、例えば付加的に注入工程によって得られる。
【００６７】
炭化ケイ素層５の炭化ケイ素表面上には、インジウム−アルミニウム−ガリウム−窒素層が付着されており、この層の表面上には、発光ダイオード構造体を備えさせるために金属化層７が備えられている。従って、本発明による方法は、安価な連続的方法でＬＥＤを製造するのに適したサブストレートを提供する。
【００６８】
シリコンウェハ部分としてのサブストレート部分１ｂ′およびドープされたシリコン部分としてのサブストレート部分１ｄ′を有するサブストレートの代わりに、適当に高度にドープされたサブストレートも使用されることができる。
【００６９】
本発明は、特殊な実施態様に関連して記載されたけれども、これに限定されるのではなく、多数の方法で変更可能である。
【００７０】
特に、記載された物質は、例にすぎず、他の適当な物質によって代替可能である。同じことは、エッチング法についても云えることである。また、本発明は、半導体技術の他のサブストレート層に対しても使用されることができる。
【００７１】
上記実施態様において、注入工程は、無定形の埋設された損傷層を生じたけれども、本発明は、これに限定されるものではない。勿論、注入イオン種および他の注入パラメーターに依存して、或る程度の損傷も損傷層を得るのに十分であり、この場合この損傷層は、エッチング工程で簡単に除去されることができ、露出された炭化ケイ素層の平滑面を背後に留める。
【００７２】
この場合、埋設された損傷層を提供するための注入工程がガウシアン分布の尾の十分に大きな部分の切り捨てを可能にするとしても、ガウシアンプロフィールをボックス形状のプロフィールに変換するための第１のアニーリング工程は、省略されていてもよいことが述べられている。更に、これは、平滑な炭化ケイ素表面を得るための方法をさらに簡易化する。
【００７３】
また、ＬＥＤ構造体は、本発明による積層半導体技術による構造体上に形成させることができる、多種多様な可能な構造体の１例であるにすぎない。
【図面の簡単な説明】
【００７４】
【図１】ａ〜ｅは、本発明による方法の第１の実施態様の連続的方法を示す略図。
【００７５】
【図２】本発明による方法の第２の実施態様における図１のサブストレートの変形を示す略図。
【００７６】
【図３】本発明による方法の第３の実施態様における図１の損傷層の注入工程の変形を示す略図。
【００７７】
【図４】ａ〜ｃは、本発明による方法の第４の実施態様の連続的方法を示す略図。
【００７８】
【図５】本発明による方法の第５の実施態様の連続的方法を示す略図。
【００７９】
【図６】ａ〜ｃは、米国特許第６２１４１０７号明細書Ｂ１の記載から公知の炭化ケイ素デバイスを製造するための公知技術水準の連続的方法を示す略図。
【符号の説明】
【００８０】
１、１′、１１  サブストレート、
１ａ、１ｂ、１ｂ′、１１ａ、１１ｂ  サブストレートの部分、
１ｃ′  二酸化ケイ素層、
１ｄ′  ドープされたシリコン層、
５  埋設されたＳｉＣ層、
５ａ  埋設された損傷層１０に属する埋設されたＳｉＣ層５の部分、
６  Ｉｎ−Ｇａ−Ａｌ−Ｎ層、
７  金属化層、
１０、１０′、１０′′、１００′′  埋設された損傷層、
１００  トレンチ、
１０１  サブストレート表面、
１０３  二酸化ケイ素層１ｃ′の下面、
１０４、１０５  埋設されたＳｉＣ層の表面、
１１０  アンダーエッチング範囲、
Ｉ、Ｉ１〜Ｉ３  注入工程、
Ｔ１〜Ｔ３  注入温度、
ρ、ρ′  Ｃの濃度分布
【国際公開パンフレット】
2005506699.tif 000003
2005506699.tif 000004
2005506699.tif 000005
2005506699.tif 000006
2005506699.tif 000007
2005506699.tif 000008
2005506699.tif 000009
2005506699.tif 000010
2005506699.tif 000011
2005506699.tif 000012
2005506699.tif 000013
2005506699.tif 000014
2005506699.tif 000015
2005506699.tif 000016
2005506699.tif 000017
2005506699.tif 000018
2005506699.tif 000019
2005506699.tif 000020
2005506699.tif 000021
2005506699.tif 000022
2005506699.tif 000023
2005506699.tif 000024
2005506699.tif 000025
2005506699.tif 000026
2005506699.tif 000027
2005506699.tif 000028
2005506699.tif 000029
2005506699.tif 000030
2005506699.tif 000031
2005506699.tif 000032
2005506699.tif 000033
【国際公開パンフレット（コレクトバージョン）】
2005506699.tif 000034
【手続補正書】
【提出日】平成15年10月27日(2003.10.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１５
【補正方法】変更
【補正の内容】
【請求項１５】
少なくとも１つの第２の半導体材料のサブストレート（１；１′）上に第１の半導体材料の埋設された層（５）を有し、この埋設された層（５）が上側表面（１０５）および下側表面（１０４）を有し、サブストレート（１；１′）を上部（１ａ）と下部（１ｂ；１ｂ′、１ｃ）に分割し、埋設された損傷層（１０；１０′；１０′′、１００′′）が埋設された層（５）の上側表面（１０５）に少なくとも部分的に隣接しおよび／または埋設された層（５）の上側表面（１０５）を少なくとも部分的に含んでいる積層半導体構造体において、損傷層（１０；１０′；１０′′、１００′′）は、平滑な構造体がエッチング工程で埋設された層（５）およびサブストレート（１；１′）の上部（１ａ）を除去しながら埋設された層（５）に移行されうる程度に配置されていることを特徴とする、積層半導体構造体。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１９
【補正方法】変更
【補正の内容】
【請求項１９】
損傷層（１０；１０′；１０′′、１００′′）が横方向に制限された範囲内（１００′）で埋設された層（５）と部分的に交叉している、請求項１８記載の構造体。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、少なくとも１つの第２の半導体材料のサブストレート上に第１の半導体材料の層を有する積層半導体構造体を形成させるための方法および相応する積層半導体構造体に関する。
更に、本発明は、Volz K et al.:"Ion beam induced amorphisation and recrystallisation of Si/SiC/Si layer systems" Nuclear Instruments & Methods In Physics Research, Section B. Beam Interactions With Materials And Atoms, Northholland Publishing Company, Amsterdam, Nl (01-12-1996), 120 (1-4), pages 133-138およびLindner J K N et al.:"Controlling the density distribution of SiC nanocrystals for the ion beam synthesis of buried SiC layers in silicon" Nuclear Instruments & Methods In Physics Research, Section - B: Beam Interactions With Materials And Atoms, North-holland Publishing Company, Amsterdam, Nl (1999), 147 (1-4), pages 249-255から公知である請求項１５の上位概念に記載の積層半導体構造体に関する。
ＷＯ  ０１／７２１０４Ａ１には、炭素のイオン注入およびアニールによる炭化ケイ素層の製造法が開示されている。




【国際調査報告】
2005506699.tif 000035
2005506699.tif 000036
2005506699.tif 000037