(57)【要約】バンドギャップ基準回路を開示する。この回路では、差動増幅器に動力供給する電流ミラーを含む従来の電流ループが、基準電流（ＩＲＥＦ）で置き換えられている。この基準電流（ＩＲＥＦ）は、差動増幅器（８，９，１０，１１）のバイアス入力部と接続されている抵抗器（１２）を流通する。本発明の回路は、特に改善された供給電圧拒絶率ＰＳＲＲを特徴とするものであり、かつ、設計が簡単であり、少ない供給電圧に適している。
2005534124.tif 000002
【特許請求の範囲】
【請求項１】
電流入力部と、第１ダイオード（３）と、第１ダイオード（３）の貫流電圧に応じた電圧をタップするための第１タップノード（１５）とを含む第１電流経路（１，２，３）、
電流入力部と、抵抗器（４）と、第２ダイオード（５）と、第２ダイオード（５）の貫流電圧に応じた電圧をタップするための第２タップノード（１６）とを含む第２電流経路（４，５）、
および、
第１タップノード（１５）と接続されている第１入力部（１３）と、第２タップノード（１６）と接続されている第２重力部（１４）と、第１および第２電流経路（１，２，３；４，５）の電流入力部に接続されており、これらの入力部間の電圧差に応じた信号を供給されるバイアス電流入出力部とを含む、差動増幅器（８，９，１０，１１）、
を有するバンドギャップ基準回路において、
差動増幅器（８，９，１０，１１）用の基準電流（ＩＲＥＦ）を得るために、基準電位端子（６）に接続されている抵抗器（１２）が、差動増幅器のバイアス電流入力部に接続されていることを特徴とする、バンドギャップ基準回路。
【請求項２】
上記バンドギャップ基準回路をスイッチオンするためのスタート回路（１９，２０，２１）が備えられており、
このスタート回路（１９，２０，２１）が、
第１タップノード（１５）に接続されている制御入力部と、電気的な負荷（２１）を基準電位端子（６）に接続する制御配線とを備える第１トランジスタ（１９）、
および、
第１トランジスタ（１９）の制御配線に接続されており、負荷側で差動増幅器の出力部を基準電位端子（６）に接続する制御入力部と、第２トランジスタ（２０）、
を含んでいることを特徴とする、請求項１に記載のバンドギャップ基準回路。
【請求項３】
上記スタート回路にある電気的負荷（２１）が、供給電位端子（ＶDD）を第１トランジスタ（１９）の制御配線の端子と接続するトランジスタとして形成されていることを特徴とする、請求項２に記載のバンドギャップ基準回路。
【請求項４】
上記第１電流経路（１，２，３）が、第１抵抗器（１）と、第２抵抗器（２）と、第１ダイオード（３）とを含む直列回路を備え、
第１タップ点（１５）が、第１および第２抵抗器（１，２）の間に配置されており、
第２電流経路（４，５）が、第３抵抗器（４）と第２ダイオード（４）とを含む直列回路を備え、
第３抵抗器（４）と第２ダイオード（４）との間に第２タップ点（１６）が配置されていることを特徴とする、請求項１〜３のいずれか１項に記載のバンドギャップ基準回路。
【請求項５】
上記差動増幅器（８，９，１０，１１）が、第１および第２増幅器トランジスタ（８，９）を備え、
上記第１および第２増幅器トランジスタ（８，９）が、差動増幅器の２つの入力部（１３，１４）を形成する、制御配線のそれぞれの端子によって差動増幅器のバイアス電流入力部と接続されている制御入力部を備え、
増幅器トランジスタ（８，９）の制御配線の空いている端子が、電流ミラー（１０，１１）を介して相互接続されていることを特徴とする、請求項１〜４のいずれか１項に記載のバンドギャップ基準回路。
【請求項６】
上記差動増幅器（８，９，１０，１１）の出力部を、第１および第２電流経路（１，２，３；４，５）の電流入力部と接続するために、制御入力部と、制御配線とを有する制御トランジスタ（７）が備えられており、
上記制御入力部は、差動増幅器（８，９，１０，１１）の出力部と接続されており、
上記制御配線は、供給電位端子（ＶDD）を、第１および第２電流経路（１，２，３；４，５）の２つの電流入力部と、バンドギャップ基準回路の出力部とに接続することを特徴とする、請求項１〜５のいずれか１項に記載のバンドギャップ基準回路。
【請求項７】
上記バンドギャップ基準回路の出力部に、ローパスフィルター（１７，１８）が接続されていることを特徴とする、請求項６に記載のバンドギャップ基準回路。
【請求項８】
上記差動増幅器（８，９，１０，１１）用の基準電流（ＩＲＥＦ）を得るために、
差動増幅器（８，９，１０，１１）のバイアス電流入力部と基準電位端子（６）との間に接続されている抵抗器（１２）が、トランジスタ（２２）として形成されていることを特徴とする、請求項１〜６のいずれか１項に記載のバンドギャップ基準回路。
【請求項９】
上記差動増幅器（８，９，１０，１１）用の基準電流（ＩＲＥＦ）を得るために設計されたトランジスタ（２２）が、制御入力部を備え、
この制御入力部が、導電性を設定するために、差動増幅器（８，９，１０，１１）のバイアス電流入力部（Ａ）、基準回路の出力部（Ｂ，Ｃ）または２つのタップノード（１５，１６）の１つと接続されていることを特徴とする、請求項８に記載のバンドギャップ基準回路。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、特許請求項１の構成に基づくバンドギャップ基準回路（Bandabstands-Referenzschaltung）に関するものである。
【０００２】
一般的なバンドギャップ基準回路は、例えば
以下の文献１に記載されている。
文献１：H. Banba, H. Shiga他「サブＩ−ＶオペレーションによるＣＭＯＳバンドギャップ基準回路（A CMOS Bandgap Reference Circuit with Sub-l-V Operation）」, IEEE Journal of Solid-State Circuits, ３４巻５号、１９９９年５月
この文献の図１に、従来のバンドギャップ基準回路の回路構成が記載されている。この回路構成は、ＣＭＯＳオペレーション増幅器およびダイオードを有する調整回路と、抵抗器とを含んでいる。オペレーション増幅器の一対の入力電圧は、互いに等しくなるように調整されている。オペレーション増幅器の２つの入力電圧は、それぞれ、各電流分枝部のダイオードの貫流電圧（Durchflussspannung）に依存している。なお、各電流分枝部は、オペレーション増幅器の出力部と接続されている。
【０００３】
ダイオードの貫流電圧は、通常、比較的高い温度係数（例えば、０．６ボルトでは、１ケルビンにつきマイナス２ｍＶ）を有している。一般的なバンドギャップ基準では、この温度係数を、「１ケルビンにつきプラス２ｍＶの温度係数または他の正の温度係数を有する電圧を、適切に重み付けして加える」ことにより補償する。
【０００４】
従って、オペレーション増幅器の最大の直流増幅率に応じて抵抗比率を適切に選択することにより、バンドギャップ回路の出力基準電圧を、実質的に温度依存のない電圧値として生成できる。この場合、２つの電流分枝部にあるダイオードの電流密度は、互いに異なるように設定される。
【０００５】
半導体材料としてのシリコンを用いる場合、このようなバンドギャップ回路の基準電圧は、通常、約１．２５ボルトとなる。
【０００６】
上記した文献１の図５には、バンドギャップ基準回路のオペレーション増幅器が、部品レベルの接続図として示されている。オペレーション増幅器は、ＭＯＳ回路技術によって差動増幅器として実施されており、増幅器トランジスタの共通のソースノードに、電流ミラーを介して、差動増幅器の出力信号が供給されている。このため、この構成では、差動増幅器の基準電流を生成するために比較的多数の部品が必要となる。さらに、不適切な電流ループが形成されるため、基準電流の供給電圧抑制（Versorgungsspannungsunterdrueckung）を比較的に悪化させてしまうという欠点を有している。なお、供給電圧抑制は、ＰＳＲＲ，電力供給除去率（Power Supply Rejection Ratio）とも呼ばれる。
【０００７】
また、上記の文献１の図５には、さらに、バンドギャップ基準回路をスイッチオンするための、ＮＭＯＳトランジスタを備えるスタート回路が記載されている。このＮＭＯＳトランジスタは、制御配線（gesteuerten Strecke）を用いて、スイッチオン制御信号に応じて、差動増幅器の出力部を基準電位と接続する。なお、このスイッチオン制御信号は、他の制御回路（図示せず）を用いて生成する必要のあるものである。このような制御回路は、通常、他の複数の構成素子（特にトランジスタおよびキャパシタ）を備えている。このようなスタート回路により、バンドギャップ調整回路を、確実かつ比較的迅速に起動（Hochfahren）できる。しかしながら、図５の回路は、比較的に高コストである。
【０００８】
本発明の目的は、一般的なバンドギャップ基準回路を、供給電圧抑制を改善できるように発展させること（weiterzubilden）である。特に、バンドギャップ基準回路については、供給電圧の少ない移動式装置での使用に適したものとすることが好ましい。なお、この供給電圧は、比較的大きな変動を受ける可能性のあるものである。
【０００９】
本発明では、上記の目的を、本特許請求項１に記載の特徴を有するバンドギャップ基準回路によって達成する。
【００１０】
差動増幅器のための基準電流は、本原理によると、接地された抵抗器によって得られるものであり、電流ループによって差動増幅器の出力信号から導出されるものではない。
【００１１】
驚くべきことに、上記バンドギャップ基準回路では、抵抗器を、電流源として使用できる。発明者は、電流分枝部のタップ点でのコモンモード状態（Gleichtaktlagen）により、電流を抵抗器によって生成できるようになるということを、すでに（vorliegend）認識しているからである。
【００１２】
バンドギャップ基準回路の電流分枝部から流れる差動増幅器の入力信号がコモンモード状態にあることにより、差動増幅器の出力信号を複雑にフィードバック連結しなくても、差動増幅器を安定して駆動できる。その結果、差動増幅器における基準電流供給の供給電圧抑制を、著しく改善できる。さらに、差動増幅器のために、非常に簡単な部品によって、上記したような基準電流を生成できる。必要なものは、３つのＭＯＳトランジスタではなく、１つの抵抗器だけある。
【００１３】
バンドギャップ基準回路における基準電流供給に関する上記した原理では、電流干渉（Stromstoerungen）が生じる。これは、供給電圧変動が著しく減少した重み付けを有すること、すなわち、単に対数的に重み付けされたことが原因である。
【００１４】
さらに、供給電圧変動に対する安定性を著しく低くするような、電流ループを形成しないことが好ましい。
【００１５】
本原則の基礎となっているのは、抵抗器による基準電流生成である。抵抗器による基準電流生成によって、バンドギャップ調整回路を、より迅速に始動できるとともに、より迅速に安定化できる。従って、基準回路によって安定した基準電圧を出力部に出力するまでの起動時間を、著しく短くできることとなる。
【００１６】
従って、この基準回路の発展形では、基準回路をスイッチオンまたは起動（Hochfahren）するために、スタート回路を備えることが好ましい。この場合、第１トランジスタは、第１タップノードに印加されている電圧によって制御される。また、第１トランジスタは、第１タップノードに印加されている電圧に応じて、第２トランジスタに作用する。なお、第２トランジスタは、負荷側で（lastseitig）、差動増幅器の出力部を、基準電位端子に接続されている。
【００１７】
上記スタート回路は、必要とする部品が比較的少なく、構造が簡単である。しかし、バンドギャップ基準回路を効果的かつ迅速に起動できる。
【００１８】
バンドギャップ基準回路にある第１および第２電流経路は、それらの電流入力部が相互接続されていることが好ましい。従って、備えられている制御トランジスタと基準電位との間に平行に位置していることが好ましい。制御トランジスタは、その制御端子によって、差動増幅器の出力部と接続されており、その制御配線によって、一方では供給電位端子と接続されており、他方では、電流経路の２つの電流入力部と接続されている。この構成では、２つの電流経路の電流を制御するために、差動増幅器によって使用される制御トランジスタを１つだけにできる。従って、部品の数が少なくできるとともに、２つのトランジスタのある場合に必要な「良好な結合交差の保証」をしなくてもよくなる。
【００１９】
ダイオードは、バイポーラダイオードとして形成されていることが好ましい。なお、バンドギャップ基準回路は、これらのダイオードの貫流電圧に応じて作動する。
【００２０】
ＣＭＯＳ−ｎ−ウェル技術（CMOS-n-Wannen-Technik）によって回路を製造する場合は、ダイオードが、バイポーラトランジスタとして形成されており、このバイポーラトランジスタのベース端子が、それぞれ、それらのコレクタ端子と短絡されていることが好ましい。この場合、ダイオードとして、トランジスタのベースエミッタ配線部が備えられる。
【００２１】
基準素子として作動する２つのダイオードを除いては、このバンドギャップ基準回路は、完全にＭＯＳ回路技術によって形成されていることが好ましい。
【００２２】
本発明のより詳細な構成および好ましい発展形態については、従属請求項に記載する。
【００２３】
以下に、本発明の実施例について、図を用いて詳しく説明する。
【００２４】
図１は、本バンドギャップ基準回路の第１実施例を示す接続図である。図２は、差動増幅器の基準電流における供給電圧抑制の周波数応答を示す図である。図３は、出力部側のバンドギャップ回路における供給電圧抑制の周波数応答を示す図である。図４は、本バンドギャップ基準回路の第２実施例を示す接続図である。
【００２５】
図１に、ＣＭＯＳ回路技術によって形成されたバンドギャップ基準回路の一実施例を示す。なお、このバンドギャップ基準回路は、電圧基準として、ダイオードの貫流電圧を使用している。第１電流経路は、第１抵抗器１，第２抵抗器２および第１ダイオード３を含む直列回路（Serienschaltung）を備えている。この第１電流経路１，２，３に対して並列に、第２電流経路４，５が接続されている。この第２経路は、同じく直列回路では相互接続されている第３抵抗器４と第２ダイオード５とを備えている。電流経路１，２，３；４，５の２つの電流入力部は、第１または第３抵抗器１，４の空いている端子（freien Anschluessen）にそれぞれ形成されている。これらの電流入力部は、相互接続されている。さらに、ダイオード３，５のカソード端子は、それぞれ、基準電位端子６と接続されている。供給電圧端子ＶDDと電流経路１，２，３；４，５の電流入力部との間に、制御トランジスタ７が、その負荷配線部によって接続されている。なお、この制御トランジスタ７は、ＰＭＯＳトランジスタとして形成されている。制御トランジスタ７の制御入力部は、オペレーション増幅器として作動する差動増幅器の出力部と接続されている。
【００２６】
差動増幅器８，９，１０，１１，１２は、第１増幅器トランジスタ８、第２増幅器トランジスタ９、電流ミラー１０，１１、および、基準電流源として作動する抵抗器１２を備えている。２つの増幅器トランジスタ８，９は、ｎチャネルを有するＭＯＳ電界効果トランジスタとして形成されており、各１つの制御入力部を備えている。この場合、増幅器トランジスタ８，９の制御入力部は、差動増幅器の第１および第２入力部１３，１４を形成する。２つの増幅器トランジスタ８，９の制御配線は、電流ミラー１０，１１を介して、それぞれの第１端子と相互接続されている。また、この配線部は、制御配線その第２端子で直接相互に接続されており、基準電流源抵抗器１２を介して、基準電位６と接続されている。電流ミラートランジスタ１０，１１は、そのゲート端子によって直接相互接続されており、各１つの負荷端子によって、供給電位ＶDDと直接接続されている。ダイオードとして接続されている電流ミラートランジスタ１０は、電流ミラートランジスタ１１のように、ｐチャネルＭＯＳ電界効果トランジスタとして形成されている。
【００２７】
差動増幅器の第１および第２入力部１３，１４は、各１つのタップノード１５，１６によって、第１および第２電流経路１，２，３；４，５と接続されている。第１タップノード１５は、抵抗器１，２の共通の接続ノードに形成されている。第２タップノード１６は、第３抵抗器４と第２ダイオード５との間のアノード端子に備えられている。
【００２８】
図１のバンドギャップ基準回路の出力部は、共通の接続ノードに形成されている。この共通接続ノードは、第１電流経路１，２，３の電流入力部、第２電流経路４，５の電流入力部、および、ここに接続された制御トランジスタ７の制御配線端子の共通するノードである。この接続ノードに、ＲＣ部（RC-Glied）が接続されている。なお、このＲＣ部は、直列抵抗器１７と、キャパシタ１８とを備えている。このキャパシタ１８は、抵抗器１７の下流に接続されており、基準電位に接続されているか、あるいは、接地されている。ＲＣ部１７，１８の出力端子からは、ローパス濾波された（tiefpassgefilterte）バンドギャップ基準信号が出力される。
【００２９】
バンドギャップ基準回路を起動するために、スタート回路１９，２０，２１が備えられている。このスタート回路は、第１トランジスタ１９と、第２トランジスタ２０と、電気的な負荷として接続されているトランジスタ２１とを備えている。第１および第２トランジスタ１９，２０が、ＮＭＯＳトランジスタとして形成されている。一方、電気的な負荷は、ＰＭＯＳトランジスタ２１である。トランジスタ２１およびトランジスタ１９は、その制御配線を介して直列回路を形成し、供給電位端子ＶDDと基準電位端子６との間に接続されている。負荷トランジスタ２１は、その制御端子によって同じく基準電位と接続されており、従って、常に導電性である。トランジスタ１９の制御入力部は、第１電流経路１，２，３の第１タップノード１５と接続されている。第２トランジスタ２０は、その制御入力部によって、トランジスタ１９，２１の接続ノードと接続されており、負荷側で、制御トランジスタ７の制御入力部を、基準電位端子６と接続している。
【００３０】
既に差動増幅器として形成されているオペレーション増幅器は、安定化段階（Einschwingsphase）の後は常に、２つのタップ点１５，１６に設定される電位を等しくするように調整する。その結果、第２ダイオード５の貫流電圧は、抵抗器２とダイオード３とを介した電圧の合計に等しくなる。この場合、ダイオード３は、複数のサブダイオード（Teildioden）を並列に接続することによって形成されていることが好ましい。図１の回路の電気的な関係を、以下の式によって説明する。なお、ＵPTATは、抵抗器２の温度電圧、ｋはボルツマン定数、Ｔはケルビンの単位で示す絶対温度、ｑは素電荷、ＩS5はダイオード５の電流密度、ＩS3は、ダイオード３の電流密度、Ｕ1〜Ｕ5は抵抗器１〜５の電圧、Ｒ１，Ｒ２は抵抗器１，２の値、ＵBGはバンドギャップ電圧を示す。
ＵＰＴＡＴ＝ｋ・Ｔ／ｑ・ｌｎ（ＩS5／ＩS3）
Ｕ1＝Ｒ１・ＵＰＴＡＴ／Ｒ２＝Ｒ１／Ｒ２・ｋ・Ｔ／ｑ・ｌｎ（ＩS5／ＩS3）
ＵＰＴＡＴ＋Ｕ３＝Ｕ５
Ｕ１＝Ｕ４
ＵBG＝Ｕ５＋Ｕ１＝Ｕ５＋Ｒ１／Ｒ２・ｋ・Ｔ／ｑ・ｌｎ（ＩS5／ＩS3）
≒１．２５Ｖ
タップノード１５，１６に、適切かつ充分なコモンモード状態にある信号対が存在しているという認識により、本原則では、差動増幅器の基準電流入力部に、電流源として、接地されている抵抗器１２が接続されている。このことにより、同じく、非常に良好な供給電圧抑制（Power Supply Rejection Ratio, PSRR）を有する基準電流を準備できる。なぜなら、供給電圧に対する干渉は、本原則によると、単に対数的に重み付けされて生じるからである。基準電流Ｉrefに対しては、
Ｉref＝（Ｕ５−ＵGＳ８）／Ｒ１２
が当てはまる。ただし、ＵＧＳ８は、トランジスタ８のゲートソース電圧、Ｒ１２は、抵抗器１２の値を示す。
【００３１】
さらに、基準電流生成を簡易に行えることで、必要とされる部品をより少なく、それに伴ってチップ面積をかなり節約さできるという利点が生まれる。基準電流の供給電圧抑制を改善できることにより、さらに、バンドギャップ基準回路の出力部における信号品質も改善できるという利点が生じる。
【００３２】
スタート回路１９，２０，２１は、たった３つのＭＯＳトランジスタを備え、他のバンドギャップ基準回路のように、供給電圧ＶDDを特に少なくするために設計されている。第１タップ点１５に印加されている電圧レベル（Spannungspegel）に応じて、トランジスタ１９を駆動する。この場合、トランジスタ２１に常に少し導電性があるということに注意する必要がある。第２トランジスタ２０は、トランジスタ７を、電流の引き出し（Abziehen von Strom）によって制御する。基準電流生成が起動されており、特定の電流（Stromfluss）が回路に生じると、トランジスタ１９が導電性になり、従って、トランジスタ２０が、そのゲートにおいてスイッチオフされる。その結果、このスタート回路は、簡単な手段によって、特に効果的に機能する。
【００３３】
電圧供給抑制を改善したこと、および、供給電圧を少なくできたことにより、この回路は、特にバッテリーによって動力供給される移動式装置での使用に適したものとなっている。特に、このような装置では、供給電圧が比較的大きく変動する。
【００３４】
このバンドギャップ基準回路は、完全にＣＭＯＳ回路技術によって形成されていることが好ましく、従って、特に、二重データ率同期ダイナミックランダムアクセスメモリー（ＤＤＲ−ＳＤＲＡＭ）や、他の半導体メモリーにおける使用に組み入れることができる。また、ブルートゥースまたはＤＥＣＴ（デジタルヨーロッパ無線電話；Digital European Cordless Telephone）装置などの移動式無線器（Mobilfunk）にも組み入れられる。
【００３５】
上記したバンドギャップ基準回路は、１．３ボルトの供給電圧でも確実に機能する。
【００３６】
上記のダイオード３，５の貫流電圧は、バンドギャップ基準回路のための基準として機能する。このようなダイオード３，５の代わりに、ベースエミッタ配線部がベースとコレクタとの短絡により基準ベース（Referenzgrundlage）として機能するトランジスタも使用できる。
【００３７】
図１に示すＭＯＳトランジスタの代わりに、本発明の範囲内で、当然、一般的な技術の回路を有する他のタイプのトランジスタを使用してもよい。
【００３８】
図２に、差動増幅器の基準電流ＩＲＥＦにおける、供給電圧抑制の周波数応答ＰＳＲＲを、片対数グラフで示す。このグラフでは、図１に示した差動増幅器の基準電流の供給電圧抑制が、周波数（単位はヘルツ）に対して、ｄＢ（Ａ）の単位でプロットされている。曲線Ｎは、図１に示した回路の周波数応答を示す。一方、曲線Ｏは、冒頭部分で言及した既知のバンドギャップ基準回路の周波数応答を示す。技術的に特に重要な１００ｋＨｚと１００ＭＨｚとの間の中間周波数範囲では、提示した回路によって、供給電圧抑制を２０ｄＢ以下に改善できる
図３に、図１に示したバンドギャップ回路の供給電圧抑制の周波数を、両対数グラフで示す。このグラフでは、ヘルツの単位で示す周波数に対して、回路の出力部に生成されたバンドギャップ電圧ＶＢＧの供給電圧抑制ＰＳＲＲをプロットしている。ここでも、曲線Ｎは、図１に示した回路の特性（Verhalten）を示し、一方、曲線Ｏは、冒頭部分で言及した既知のバンドギャップ回路の特性を示す。広い周波数範囲にわたって、供給電圧抑制を約３ｄＢに改善できる。
【００３９】
図４に、ＣＭＯＳ回路技術によって形成された、電圧基準としてダイオードの貫流電圧を使用するバンドギャップ基準回路の、他の実施形態を示す。このバンドギャップ基準回路は、その構造および機能性が、図１のものと広範囲にわたって重複している。このため、重複しているものについては、ここで繰り返し説明はしない。図１に示した抵抗器１２の代わりに、図４の構成には、トランジスタ２２が備えられている。このトランジスタ２２の制御端子は、伝導性を得るために、基準回路の適切な複数の回路ノードの１つと接続されている。このような回路ノードとしては、例えば、タップノード１５，１６が適している。また、トランジスタ８，９を接続するノードＡまたはローパスフィルター１７，１８の前後におけるバンドギャップ基準回路の出力ノードＢ，Ｃも同じく適している。
【図面の簡単な説明】
【００４０】
【図１】本バンドギャップ基準回路の第１実施例を示す接続図である。
【図２】差動増幅器における基準電流の供給電圧抑制の周波数応答を示す図である。
【図３】出力部側のバンドギャップ回路における供給電圧抑制の周波数応答を示す図である。
【図４】本バンドギャップ基準回路の第２実施例を示す接続図である。
【符号の説明】
【００４１】
１    抵抗器
２    抵抗器
３    ダイオード
４    抵抗器
５    ダイオード
６    接地
７    制御トランジスタ
８    増幅器トランジスタ
９    増幅器トランジスタ
１０    電流ミラートランジスタ
１１    電流ミラートランジスタ
１２    抵抗器
１３    入力部
１４    入力部
１５    タップノード
１６    タップノード
１７    抵抗器
１８    キャパシタ
１９    トランジスタ
２０    トランジスタ
２１    負荷トランジスタ
２２    トランジスタ
【図１】
2005534124.tif 000003
【図２】
2005534124.tif 000004
【図３】
2005534124.tif 000005
【図４】
2005534124.tif 000006
【国際調査報告】
2005534124.tif 000007
2005534124.tif 000008
2005534124.tif 000009
2005534124.tif 000010