(57)【要約】複数の潜在的フォーマットから選択された１つのフォーマットを有するビデオ信号（S）を受信する入力コネクタ（１１、１２、１３、１４、１５）を有する単一の入力セット（１０）と、前記複数の潜在的フォーマットの各々を処理できるビデオ信号処理手段（１０１；１０２）と、前記単一の入力セットに実際に受信した前記ビデオ信号（S）の前記フォーマットを決定し、前記ビデオ信号処理手段（１０１；１０２）を前記単一の入力セットで実際に受信した前記ビデオ信号（S）の前記フォーマットに適合させるために、前記ビデオ信号（S）に組み込まれたいかなる同期信号も分析する同期信号分析手段（３０；６０）とを有するビデオ処理装置（９）。同期信号分析回路は、前記単一の入力セットで実際に受信された前記ビデオ信号の前記フォーマットに合わせて前記ビデオ信号処理回路（１０１；１０２）を適合させるように構成されている。
2005517367.tif 000002
【特許請求の範囲】
【請求項１】
複数の潜在的フォーマットから選択された１つのフォーマットを有するビデオ信号を受信する入力コネクタを有する単一の入力セットと、
前記複数の潜在的フォーマットの各々を処理できるビデオ信号処理手段と、
前記単一の入力セットに実際に受信した前記ビデオ信号の前記フォーマットを決定し、前記ビデオ信号処理手段を前記単一の入力セットで実際に受信した前記ビデオ信号の前記フォーマットに適合させるために、前記ビデオ信号に組み込まれたいかなる同期信号も分析する同期信号分析手段とを有することを特徴とするビデオ処理装置。
【請求項２】
請求項１に記載のビデオ処理装置であって、
前記信号処理手段は、第４の入力コネクタに接続された入力をもち、0.3Vpp/75W信号をTTLレベル信号に変換するように適合された第１のレベルコンバータを有し、
前記同期信号分析手段は、前記第４の入力コネクタに結合した入力と、前記第１のレベルコンバータの出力をもつ第１の同期アナライザを有することを特徴とするビデオ処理装置。
【請求項３】
請求項２に記載のビデオ処理装置であって、
前記信号処理手段は、
前記第４の入力コネクタに結合した第１の入力と、前記第１のレベルコンバータの前記出力に結合した第２の入力と、前記第１の入力または前記第２の入力に選択的に接続可能な出力とをもつ第１の制御可能スイッチと、
前記第１の制御可能スイッチの前記出力に結合した第１の入力と、第２の入力コネクタに結合した第２の入力と、前記第１の入力または前記第２の入力に選択的に接続された出力とをもつ第３の制御可能スイッチと、
前記第３の制御可能スイッチの前記出力に結合した入力をもつHV同期信号セパレータとを有し、
前記第１の同期アナライザは、２つの入力で同期信号が受信されていないと判断したとき、その出力をその第２の入力に接続するため、前記第３の制御可能スイッチを制御する制御信号を生成するように適合されていることを特徴とするビデオ処理装置。
【請求項４】
請求項３に記載のビデオ処理装置であって、
前記信号処理手段は、
第５の入力コネクタに接続された入力をもち、0.3Vpp/75W信号をTTLレベル信号に変換するように適合された第２のレベルコンバータと、
第５の入力コネクタに結合した第１の入力と、前記第２のレベルコンバータの出力に結合した第２の入力と、前記第１の入力または前記第２の入力に選択的に接続された出力とをもつ第２の制御可能スイッチとを有し、
前記第１の同期アナライザは、前記第２の制御可能スイッチの前記出力に結合した入力をもつことを特徴とするビデオ処理装置。
【請求項５】
請求項４に記載のビデオ処理装置であって、
前記信号処理手段は、
前記第１の制御可能スイッチの前記出力に結合した第１の入力と、
前記同期信号セパレータの第１の出力に結合した第２の入力と、
前記第２の制御可能スイッチの前記出力に結合した第３の入力と、
前記同期信号セパレータの第２の主る直に結合した第４の入力と、
前記第１の入力または前記第２の入力に選択的に接続可能な第１の出力と、
前記第３の入力または前記第４の入力に選択的に接続可能な第２の出力とをもつ第４の制御可能スイッチを有し、
前記第１の同期アナライザは、前記第４および第５の入力コネクタで同期信号が受信されたと判断したとき、その出力をその第１および第３の入力に接続するために、前記第４の制御可能スイッチを制御する制御信号を生成するように適合されていることを特徴とするビデオ処理装置。
【請求項６】
請求項２に記載のビデオ処理装置であって、
前記信号処理手段は、
第１の抵抗の第１の端子に結合した第１の入力と、
グランドに結合した第２の入力をもつ第５の制御可能スイッチであって、前記第１の抵抗は前記第４の入力コネクタに結合した第２の端子をもつものと、
第２の抵抗の第１の端子に結合した第１の入力と、
グランドに結合した第２の入力をもつ第６の制御可能スイッチであって、
前記第２の抵抗は前記第５の入力コネクタに結合した第２の端子をもつものとを有し、
前記第１の同期アナライザは、前記第４の入力コネクタで低レベルタイプ同期信号が受信されたと判断したとき、前記第５と第６の制御可能スイッチの出力を前記第５と第６の制御スイッチの入力に接続するため、前記第５と第６の制御可能スイッチを制御する制御信号を生成するように適合されていることを特徴とするビデオ処理装置。
【請求項７】
請求項２に記載のビデオ処理装置であって、
前記信号処理手段は、
３つの入力の第１のセットと、３つの入力の第２のセットと、３つの出力のセットとをもつ第８の制御可能スイッチであって、前記３つの入力の第２のセットは第１、第２、第３の入力コネクタにそれぞれ結合されたものを有し、
前記第１の同期アナライザは、その３つの入力で同期信号が受信されていないと判断したとき、その３つの出力を３つの入力の第２のセットに接続するため、第８の制御可能スイッチを制御する第５の制御信号を生成するように適合されていることを特徴とするビデオ処理装置。
【請求項８】
請求項５に記載のビデオ処理装置であって、
前記同期信号分析手段は、前記第４の制御可能スイッチの前記第１と第２の出力にそれぞれ結合した入力をもつ第２の同期アナライザを有することを特徴とするビデオ処理装置。
【請求項９】
請求項８に記載のビデオ処理装置であって、
前記信号処理手段は、
前記第１、第２、および第３の入力コネクタにそれぞれ結合した３つの入力と、３つの出力をもつ第１の変換マトリックスであって、その３つの入力においてYPbPr信号を受信し、その３つの出力においてNTSCフォーマットによって前記YPbPr信号から変換されたRGB信号を供給するように適合された第１の変換マトリックスと、
前記第１、第２、および第３の入力コネクタにそれぞれ結合した３つの入力と、３つの出力をもつ第２の変換マトリックスであって、その３つの入力においてYPbPr信号を受信し、その３つの出力においてATSCフォーマットによって前記YPbPr信号から変換されたRGB信号を供給するように適合された第２の変換マトリックスと、
前記第１の変換マトリックスの前記３つの出力にそれぞれ結合した３つの入力の第１のセットと、前記第２の変換マトリックスの前記３つの出力にそれぞれ結合した３つの入力の第２のセットと、前記第８の制御可能スイッチの３つの入力の前記第１のセットそれぞれに結合した３つの出力のセットとをもつ第７の制御可能スイッチとを有し、
前記第２の同期アナライザは、その２つの入力両方で受信した同期信号がHD基準であると判断したとき、その３つの出力をその３つの入力の第２のセットのそれぞれに接続するために、前記第７の制御可能スイッチを制御する制御信号を生成するように適合され、その他のすべての場合には、その３つの出力をその３つの入力の前記第１のセットにそれぞれ接続するため、前記第７の制御可能スイッチを制御する制御信号を生成するように適合されたことを特徴とするビデオ処理装置。
【請求項１０】
請求項８に記載のビデオ処理装置であって、
前記信号処理手段は、
1fHフォーマットをもつRGB信号を受信し処理する３つの入力と、処理されたRGB信号を供給する３つの出力とをもつ第１のビデオ信号処理ブロックと、
2fHフォーマットをもつRGB信号を受信し処理する３つの入力と、処理されたRGB信号を供給する３つの出力とをもつ第２のビデオ信号処理ブロックと、
前記第１のビデオ信号処理ブロックの前記３つの出力に結合した３つの入力の第１のセットと、前記第２のビデオ信号処理ブロックの前記３つの出力に結合した３つの入力の第２のセットと、３つの出力をもつ第９の制御可能スイッチとを有し、
前記第２の同期アナライザは、その２つの入力の両方で受信した同期信号がSD基準に対応すると判断したとき、その３つの出力をその３つの入力の第１のセットのそれぞれに接続するために、前記第９の制御可能スイッチを制御する制御信号を生成するように適合され、
その２つの入力の両方で受信した同期信号がHD基準またはED基準に対応すると判断したとき、その３つの出力をその３つの入力の第２のセットに接続するため、前記第９の制御可能スイッチを制御する制御信号を生成するように適合されたことを特徴とするビデオ処理装置。
【請求項１１】
請求項１に記載のビデオ処理装置と、
前記ビデオ処理装置の出力信号を表示する表示デバイスとを有することを特徴とするモニター。
【請求項１２】
ビデオ信号を処理する処理経路を自動的に調整する方法であって、
信号が、YPbPrフォーマット、TTLタイプRGBCフォーマット、0.3Vpp/75WタイプRGBCフォーマット、TTLタイプRGBHVフォーマット、または0.3Vpp/75WタイプRGBHVフォーマットにより受信されたかどうかを判断するため信号を分析するステップと、
前記判断の結果に応じて信号処理手段の設定を適合させるステップとを有することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般にビデオ処理装置に関し、特に表示装置に関する。この表示装置は様々なソースからのいかなるフォーマットのアナログビデオ信号も受信し処理できる。
【背景技術】
【０００２】
当業者には知られているように、HDTVには多くのフォーマットがある。ビデオ処理装置はこの異なった信号を異なった仕方で、処理装置の入力に適用された信号の実際のフォーマットにより、処理する。よって、ビデオ処理装置の設定は入力信号の性質に適合していなければならない。
【０００３】
先行技術においては、ユーザはこれらの設定を自分で適合させなければならなかった。これは、一方で、ユーザが入力信号の性質について知らなければならないことを意味し、他方で、ユーザが特別な動作をしなければならないことを意味する。どのフォーマットの信号が受信されているか必ずしもすぐに明らかではないので、平均的な消費者には正しく設定することは非常に困難である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
よって、ビデオ処理装置をよりユーザフレンドリとするため、本発明の重要な目的は、ユーザがどのタイプの信号（ED、SD、HD）か知らなくても、装置自身がその設定を自動的に適合させることができるビデオ処理装置を提供することである。このために、本発明は独立項により明確に定められている。従属項は有利な実施形態を明確に定めている。
【０００５】
先行技術の装置は入力コネクタを複数セット有し、ユーザが信号ソースへの接続ケーブルをつなぐ正しいコネクタのセットを選択しなければならない。本発明の重要な一態様によると、ビデオ処理装置は共通の入力コネクタを単一セット有し、ユーザはいかなる信号ソースへの接続ケーブルをつなぐのにも使用できる。それゆえ、ビデオ処理装置の入力段階の入力信号は、いかなるフォーマットであってもよい。
【０００６】
本発明の他の重要な態様によると、ビデオ処理装置は、入力信号のフォーマットを効果的に検出するために入力信号を自動的に調べる同期信号分析手段と、検出されたフォーマットによって信号処理手段の設定を適合させる設定制御手段とを有する。
【０００７】
米国特許US6,108,046には、HDTVのビデオフォーマットを自動的に検出する装置が記載されていることに注意すべきである。しかし、この文献は、フォーマットに関する符号化された情報を搬送するデジタル信号のみを扱っている。その場合、装置は信号中にある対応する情報を読む（および復号する）だけが必要である。アナログビデオ信号の場合、そのような情報はない。
【０００８】
本発明のこれらおよびその他の態様、特徴、特長は、図面を参照して本発明によるビデオ処理装置の好ましい実施形態の以下の記載でさらに説明する。図面において、同一の参照番号は、同一のまたは類似する部分を示す。
【発明を実施するための最良の形態】
【０００９】
図１Ａは、アナログHDビデオ信号Sを作るビデオ信号ソース１を概略的に示す図である。ビデオ信号Sは複雑な信号で、インターアリア、色情報信号、輝度情報信号、同期情報信号を有する。これらの信号は異なった方法で組み合わせることができる。すなわち：
１）赤、緑、青それぞれに３つの別々の色信号R、G、B、専用の水平同期信号Hs、専用の垂直同期信号Vs。この状況は以下RGBHV信号として示される。この信号は信号を伝えるのに５本のラインが必要である。
２）赤、緑、青それぞれに３つの別々の色信号R、G、B、および１つの組み合わされた水平および垂直同期信号Cs。この状況は以下RGBC信号として示される。この信号は信号を伝えるのに４本のラインが必要である。
３）３つの誘導された信号Y、Pb、Pr。ここで、Yは水平および垂直信号と同時に黒／白情報を有し、信号PbとPrは、赤、緑、青の情報を有する。この状況は以下YPbPrとして示される。この信号は信号を伝えるのに３本のラインが必要である。
【００１０】
ソース１は出力コネクタのセット２をもつ。出力コネクタの数は信号のタイプに依存し、信号を伝えるのに必要なラインの数に対応する。よって、RGBHV信号の場合、ソース１は５つの出力コネクタのセット２をもつ。RGBC信号の場合、ソース１は４つの出力コネクタのセット２をもつ。YPbPr信号の場合、ソース１は３つの出力コネクタのセット２をもつ。
【００１１】
さらにまた、外部同期信号HsおよびVsまたはCsの場合、同期信号は5V（TTLタイプ）という比較的大きな振幅を有するか、0.3Vという比較的小さな振幅を有する。この場合、信号は75Wの終端抵抗でグランドする必要がある（0.3Vpp/75Wタイプ）。
【００１２】
ビデオ信号Sは異なるライン周波数、すなわち15kHzまたは30kHz/45kHz/60kHzを有してもよい（それぞれ1fHおよび2fHとして示す）。
【００１３】
図１Ａには、ビデオ処理装置の例として先行技術によるモニター４も概略的に示されている。このモニター４は、ソース１が適切に接続されていれば、RGBHV信号、RGBC信号、およびYPbPr信号を処理することができる。このために、先行技術によるモニターは、入力コネクタのセット３を複数もっている。入力コネクタの第１のセット３Ａは、RGBHV信号を供給するソースの５つの出力コネクタに接続される５つの入力コネクタをもつ。入力コネクタの第２のセット３Ｂは、RGBC信号を供給するソースの４つの出力コネクタに接続される４つの入力コネクタをもつ。入力コネクタの第３のセット３Ｃは、YPbPr信号を供給するソースの３つの出力コネクタに接続される３つの入力コネクタをもつ。さらにまた、外部同期信号CsまたはHs/Vsの場合、ユーザは同期信号（TTLタイプ；0.3Vpp/75Wタイプ）のタイプを知り、先行技術によるモニターの設定をしかるべく調整する必要がある。これは、同期タイプ入力５として概略的に表されている。ユーザはライン周波数のタイプ（1fH;2fH）も知り、先行技術によるモニターの設定をしかるべく調整する必要がある。これは、ライン周波数タイプ入力６として概略的に表されている。
【００１４】
図１Ｂは、図１Ａに似た概略図であり、RGBHV信号、RGBC信号、およびYPbPr信号を受信し処理するための５つの入力コネクタ１１、１２、１３、１４、１５の単一のセット１０のみをもつ、本発明によるソース１とビデオ処理装置９を示す。本発明による装置９は、典型的にはモニターであり、以下に説明するように、ビデオ信号Sの同期信号の特徴に基づき装置自身の設定を自動的に適合させる。ビデオ処理装置９がすでに言及したビデオ信号のフォーマットのすべてのタイプと互換性がある必要はないとき、セット１０のコネクタの数はより少なくてもよい。一方、フォーマットによってより多くのコネクタが必要な場合、当該セット１０はより多くのコネクタを含んでもよい。
【００１５】
図２は、本発明によるビデオ処理装置９の自動入力段階２０の機能的ブロック図であり、前記５つの入力コネクタ１１、１２、１３、１４、１５を有する共通入力セット１０を含む。
【００１６】
第１の入力コネクタ１１は、YPbPr信号を供給するソースの場合にはPr出力コネクタに接続され、RGBHVまたはRGBC信号の場合にはR出力コネクタに接続される。
【００１７】
第２の入力コネクタ１２は、YPbPr信号を供給するソースの場合にはY出力コネクタに接続され、RGBHVまたはRGBC信号の場合にはG出力コネクタに接続される。
【００１８】
第３の入力コネクタ１３は、YPbPr信号を供給するソースの場合にはPb出力コネクタに接続され、RGBHVまたはRGBC信号の場合にはB出力コネクタに接続される。
【００１９】
第４の入力コネクタ１４は、RGBC信号を供給するソースの場合にはCs出力コネクタに接続され、RGBHV信号の場合にはHs出力コネクタに接続される。
【００２０】
第５の入力コネクタ１５は、RGBHV信号の場合にはVs出力コネクタに接続される。
【００２１】
入力段階２０は、画像情報信号を処理するビデオ信号処理回路１０１と、同期信号を処理するビデオ処理回路１０２とを有する。
【００２２】
第１の制御可能スイッチ４１は、第４の入力コネクタ１４に結合された第１の入力４１ａと、第１のレベルコンバータ９１の出力９１ｂに接続された第２の入力４１ｂとをもつ。第１のレベルコンバータ９１の入力９１ａは、第４の入力コネクタ１４にも接続されている。第２の制御可能スイッチ４２は、第５の入力コネクタ１５に結合された第１の入力４２ａと、第２のレベルコンバータ９２の出力９２ｂに接続された第２の入力４２ｂとをもつ。第２のレベルコンバータ９２の入力９２ａは、第５の入力コネクタ１５にも接続されている。各レベルコンバータ９１、９２は、0.3Vpp/75W信号がそれぞれの入力９１ａ、９２ａに印加されたとき、それぞれの出力９１ｂ、９２ｂにTTLレベル信号を供給するように適合されている。このようなレベルコンバータはそれ自体知られており、既知のレベルコンバータをここでは使用できるので、レベルコンバータ９１、９２の設計と構成については詳しく説明しない。
【００２３】
第１の制御可能スイッチ４１の第１の動作状態において、第１の制御可能スイッチ４１の出力４１ｃはその第１の入力４１ａに結合されている。また、第１の制御可能スイッチ４１の第２の動作状態において、第１の制御可能スイッチ４１の出力４１ｃはその第２の入力４１ｂに結合されている。同様に、第２の制御可能スイッチ４２の第１の動作状態において、第２の制御可能スイッチ４２の出力４２ｃはその第１の入力４２ａに結合されている。また、第２の制御可能スイッチ４２の第２の動作状態において、第２の制御可能スイッチ４２の出力４２ｃはその第２の入力４２ｂに結合されている。
【００２４】
２つの制御可能スイッチ４１と４２は、以下に説明するように、第１の制御信号S1により制御されている。
【００２５】
信号のタイプと同期信号のタイプを評価するために、ビデオ処理装置９は、３つの入力３１、３２、３３をもつ同期アナライザ３０を有する。第１の入力３１は、第４の入力コネクタ１４に接続されている。第２の入力３２は、第２の制御可能スイッチ１４の出力４２ｃに接続されている。第３の入力３３は、第１のレベルコンバータ９１の出力９１ｂに接続されている。同期アナライザ３０は、一方で、第４の入力コネクタ１４と第５の入力コネクタ１５に同期信号があるかどうかを検出し、他方で、もしあれば、その信号がTTLタイプか0.3Vpp/75Wタイプであるかどうかを検出するように適合されている。図３は、起こりうる状況の真理表をしめし、図４は、同期アナライザ３０が入力信号をどのように分析するかを示す概略ブロック図である。
【００２６】
YPbPr信号の場合、同期信号は第２の入力コネクタ１２のみにある。すなわち、第４の入力コネクタ１４と第５の入力コネクタ１５には同期信号は来ていない。これは、図３の第１行の対応する値がゼロであることにより示されている。よって、同期アナライザ３０は、その入力３１、３２、３３において同期信号を検出しない。これは、図３の第１行の対応する値がゼロであることにより示されている。
【００２７】
RGBC信号の場合、同期信号は第４の入力コネクタ１４にのみ来ている。これは、図３で「１４」の列の２行目と３行目の値が「１」で、「１５」の列の２行目と３行目が「０」であることにより示されている。第２の制御可能スイッチ４２のいずれの動作モードにおいても、その出力４２ｃには同期信号はない。これは、図３において「３２」の列の２行目と３行目の値が「０」であることにより示されている。同期信号が0.3Vpp/75Wタイプである場合、同期アナライザ３０は第１の入力３１では同期信号を検出しない。これは、図３において「３１」の列の２行目の値が「０」であることにより示されている。しかし、同期アナライザ３０は、第３の入力３３において同期信号を検出する。これは、図３の「３３」列の２行目が「１」であることにより示されている。同期信号がTTLタイプのとき、同期アナライザ３０は第１の入力３１で同期信号を検出する。これは、図３の「３１」列の３行目の「１」により示されている。同期アナライザ３０は第３の入力３３でも同期信号を検出するかもしれないが、これは今は関係ない。これは、図３の「３３」列の３行目の「X」により示されている。
【００２８】
RGBHV信号の場合、同期信号は第４の入力コネクタ１４と第５の入力コネクタ１５の両方にある。これは、図３の「１４」と「１５」列の４行目と５行目の「１」により示されている。同期信号が0.3Vpp/75Wタイプの場合、同期アナライザ３０は、第１の入力３１で同期信号は検出できない。これは、図３の「３１」列の４行目の「０」により示されている。しかし、同期アナライザ３０は第３の入力３３で同期信号を検出する。これは、図３の「３３」列の４行目の「１」により示されている。再度、同期アナライザ３０は第３の入力３３でも同期信号を検出するかもしれないが、これは今は関係ない。これは、図３の「３３」列の５行目の「X」により示されている。
【００２９】
同期アナライザ３０が第３の入力３３で同期信号を検出し、第１の入力３１で同期信号を検出しないとき、これは同期信号が0.3Vpp/75Wタイプであることを示し、同期アナライザ３０は第１と第２の制御可能スイッチ４１と４２のための第１の制御信号S1を生成する。これにより、これらのスイッチは第２の動作状態になる。これは、図３の「S1」列の２行目と４行目の「ｂ」により示されている。他のすべての場合において、同期アナライザ３０は、第１と第２の制御可能スイッチ４１と４２のための第１の制御信号S1を生成する。これにより、これらのスイッチは第１の動作状態になる。これは、図３の「S1」列の３行目と５行目の「ａ」により示されている。
【００３０】
よって、RGBHV信号の場合、同期アナライザ３０は、同期信号が0.3Vpp/75WタイプであってもTTLタイプであっても、第２の入力３２で同期信号を検出する。これは、図３の「３２」列の４番目と５番目の行の「１」により示されている。
【００３１】
よって、入力３１、３２、３３における同期信号の有無に基づき、同期アナライザ３０はYPbPr信号を受信したのか、それともRGBC信号、またはRGBHV信号なのかを判断でき、その同期信号が0.3Vpp/75WタイプなのかTTLタイプなのかを判断できる。入力３１または３３において信号が検出されず、入力３２において同期信号が検出されたとき（この状況は図３ではカバーされていない）、入力信号はYPbPr信号であると考えられる。
【００３２】
図４は、同期アナライザ３０の可能な実施形態において同期タイプの評価がどのように実施されるかを示す機能ブロック図である。
【００３３】
第１の入力３１で受信された信号は、第１の同期パルス検出部７１に入力される。第１のパルス検出部７１の出力信号は、第４の入力コネクタ１４におけるTTLタイプの同期パルスの有無を示している。
【００３４】
第３の入力３３で受信した信号は、第２の同期パルス検出部７２に入力される。第２のパルス検出部７２の出力信号は、第４の入力コネクタ１４における同期パルスの有無、TTLタイプであるか0.3Vpp/75Wタイプであるかを示している。
【００３５】
第１のパルス検出部７１の出力信号と第２のパルス検出部７２の出力信号は第１のOR演算部８１に供給される。
【００３６】
第１のパルス検出部７１の反転された出力信号と第２のパルス検出部７２の出力信号は、第１のAND演算部８２に供給される。第１のAND演算部８２の出力信号は、第４の入力コネクタ１４における0.3Vpp/75Wタイプ同期パルスの有無を示す。よって、第１の制御信号S1は、第１のAND演算部８２の出力信号から導くことができる。または、第１のAND演算部８２の出力信号は第１の制御信号S1として直接使用してもよい。このことは、当業者にとっては明らかであろう。
【００３７】
第２の入力３２で受信した信号は、第３の同期パルス検出部７３に入力される。第３のパルス検出部７３の出力信号は、第５の入力コネクタ１５のいける同期パルスの有無と、TTLタイプまたは0.3Vpp/75Wタイプのいずれかを示す。
【００３８】
第３の同期パルス検出部７３の出力信号と第１のOR演算部８１の出力信号は、第２のAND演算部８３に供給される。第２のAND演算部８３の出力信号は、RGBHV信号の有無を示す。
【００３９】
第３の同期パルス検出部７３の反転された出力信号と、第１のOR演算部８１の出力信号は、第３のAND演算部８４に供給される。第３のAND演算部８４の出力信号はRGBC信号の有無を示している。
【００４０】
本発明によるビデオ処理装置９において、第１、第２、および第３の入力コネクタ１１、１２、１３で受信されたビデオ信号の処理経路は、同期アナライザ３０による評価結果による。このため、ビデオ処理装置９は、同期アナライザ３０からの出力信号により制御されるさらに多くの制御可能スイッチを有する。これは、図２を参照して説明する。
【００４１】
第３の制御可能スイッチ４３は、第１の制御可能スイッチ４１の出力４１ｃに結合された第１の入力４３ａと、第２の入力コネクタ１２に接続された第２の入力４３ｂをもつ。第３の制御可能スイッチ４３の第１の動作状態において、出力４３ｃは第１の入力４３ａに結合されている。また、第２の動作状態において、前記出力４３ｃは第２の入力４３ｂに結合されている。第３の制御可能スイッチ４３は、同期アナライザ４３からの第２の出力信号S2により制御されている。それにより、同期アナライザ３０がYPbPr信号を検出したとき、第３の制御可能スイッチ４３は、第２の動作状態にある。これは図３の「S2」列の１行目の「ｂ」により示されている。また、この他のすべての場合において、第３の制御可能スイッチ４３は、第１の動作状態にある。しかし、第３の制御可能スイッチ４３の状態は、RGBHV信号には影響されない。それゆえ、図３の「S2」列の２行目と３行目に「ａ」が示されている。一方、図３の「S2」列の４行目と５行目には「X」が示されている。
【００４２】
よって、図４を参照して、第２の制御信号S2は、第３のAND演算部８４の出力信号から導くことができ、または、第３のAND演算部８４の出力信号を直接第２の制御信号S2として使用してもよい。これは、当業者にとって明らかであろう。
【００４３】
RGBC信号と同様にYPbPr信号の場合、第３の制御可能スイッチ４３の出力４３ｃには常に水平および垂直同期信号がある。RGBHV信号の場合、第３の制御可能スイッチ４３の出力４３ｃの信号は、無関係である。
【００４４】
第３の制御可能スイッチ４３の出力４３ｃは、第１の出力５２ｂと第２の出力５２ｃをもつHV同期信号セパレータ５２の入力５２ａに結合される。同期信号セパレータはそれ自体知られており、知られた動機信号セパレータを同期信号セパレータ５２として使用できるので、セパレータ５２の設計と構成については詳しく説明しない。ここで、同期信号セパレータ５２は、結合した水平および垂直同期信号を受信し、第１の出力５２ｂに分離された水平同期信号を供給し、第２の出力５２ｃに分離された垂直同期信号を供給するように適合されていれば足りる。よって、RGBC信号と同様にYPbPr信号の場合、セパレータ５２の第１の出力５２ｂには常に水平同期信号があり、セパレータ５２の第２の出力５２ｃには常に垂直同期信号がある。RGBHV信号の場合、セパレータ５２の出力５２ｂと５２ｃの信号は、無関係である。
【００４５】
第４の制御可能スイッチ４４は、第１の制御可能スイッチ４１の出力４１ｃに結合された第１の入力４４ａと、セパレータ５２の第１の出力５２ｂに結合された第２の入力４４ｂをもつ。第４の制御可能スイッチ４４は、第２の制御可能スイッチ４２の出力４２ｃに結合された第３の入力４４ｃと、セパレータ５２の第２の出力５２ｃに結合された第４の入力４４ｄとをもつ。第４の制御可能スイッチ４４の第１の動作状態において、第４の制御可能スイッチ４４の第１の出力４４ｅは、第１の入力４４ａに結合されている。一方、第２の出力４４ｆは、第３の入力４４ｃに結合されている。また、第４の制御可能スイッチ４４の第２の動作状態において、第１の出力４４ｅは第２の入力４４ｂに結合されており、一方、第２の出力４４ｆは第４の入力４４ｄに結合されている。
【００４６】
第４の動作可能スイッチ４４は、同期アナライザ３０からの第３の出力信号S3により制御されている。それにより、同期アナライザ３０がRGBHV信号を検出したとき、第４の制御可能スイッチ４４は第４の動作状態にある。これは、図３の「S3」列の４行目と５行目の「ａｃ」により示されている。また、その他のすべての場合において、第４の制御可能スイッチ４４は、第２の動作状態である。これは、図３の「S3」列の１行目、２行目、３行目の「ｂｄ」により示されている。よって、すべての場合に、第４の制御可能スイッチ４４の第１の出力４４ｅに結合された入力段階２０の第４の出力２４は、水平同期信号Hsとなる。一方、第４の制御可能スイッチ４４の第２の出力４４ｆに結合された入力段階２０の第５の出力２５は、垂直同期信号Vsとなる。
【００４７】
図４を参照して、第３の制御信号S3は、第２のAND演算部８３の出力信号から導くことができる。または、第２のAND演算部８３の出力信号は、第３の制御信号S3として直接使用することもできる。これは、同業者には明らかであろう。
【００４８】
第４の制御可能スイッチ４４は二重スイッチであることに注意すべきである。当業者には明らかなように、同じ制御信号S3により制御された２つの一重スイッチ（４４ａｂｅ；４４ｃｄｆ）により置き換えてもよい。
【００４９】
第５の制御可能スイッチ４５は、第１の75W抵抗５３の一端子に接続された入力４５ａをもつ。この75W抵抗５３の他の端子は第４の入力コネクタ１４に接続されている。第５の制御可能スイッチ４５の出力４５ｂは、グランドに接続されている。同様に、第６の制御可能スイッチ４６は、第２の75W抵抗５４の一端子に接続された入力４６ａをもつ。この75W抵抗５４の他の端子は第５の入力コネクタ１５に接続されている。第６の制御可能スイッチ４６の出力４６ｂは、グランドに接続されている。
【００５０】
第１の動作状態において、第５と第６の制御可能スイッチ４５と４４は、その出力４５ｂ、４６ｂはその入力４５ａ、４６ａに接続されている。第２の動作状態において、これらのスイッチは「オープン」となる。第５の制御可能スイッチ４５と第６の制御可能スイッチ４６は、同期アナライザ３０からの共通の第４の出力信号S4により制御される。それゆえ、同期アナライザ３０が0.3Vpp/75Wレベルの同期信号を第４の入力コネクタ１４で検出したとき、第５と第６の制御可能スイッチ４５と４６は第１の動作状態である。これは、図３の「S4」列の２行目と４行目の「１」により示されている。これは、第４の入力コネクタ１４と第５の入力コネクタ１５を第１の75W抵抗５３と第２の75W抵抗５４をそれぞれ介してグランドに効率的に接続するためである。また、他のすべての場合、第５と第６の制御可能スイッチ４５と４６は、第２の動作状態である。これは、図３の「S4」列の３行目および５行目の「０」により示されている。
【００５１】
図４を参照して、第４の制御信号S4は、第１のAND演算部８２の出力信号から導くことができる。または、第１のAND演算部８２の出力信号を直接第４の制御信号S4として使用してもよい。これは、当業者には明らかであろう。実際、第１と第４の制御信号S1とS2は同じ信号であってもよい。
【００５２】
２つの制御可能スイッチ４５と４６は、どちらも同じ制御信号S4により制御されていてもよいから、１つの二重スイッチで置き換えてもよい。これは、当業者には明らかであろう。
【００５３】
ビデオ処理装置９は、さらに第１の変換マトリックス５５と第２の変換マトリックス５６を有する。各々はYPbPr信号をRGB信号に変換するように適合されている。第１の変換マトリックス５５は、NTSC信号用に構成されており、第２の変換マトリックス５６は、ATSC信号用に構成されている。各変換マトリックス５５、５６は、YPbPr信号を受信するための第１、第２、および第３の入力コネクタ１１、１２、１３にそれぞれ接続された、３つの入力５５ａ、５５ｂ、５５ｃと５６ａ、５６ｂ、５６ｃをもつ。さらにまた、各変換マトリックス５５、５６は、RGB信号を供給するための、３つの出力５５ｄ、５５ｅ、５５ｆと５６ｄ、５６ｅ、５６ｆをそれぞれもつ。このような変換マトリックスはそれ自体知られており、知られた変換マトリックスを本発明に使用できるので、変換マトリックス５５および５６の設計および動作については、詳しく説明しない。
【００５４】
第７の制御可能スイッチ４７は、第１の変換マトリックス５５の出力５５ｄ、５５ｅ、５５ｆに接続された３つの入力４７ａ、４７ｂ、４７ｃの第１のセットと、第２の変換マトリックス５６の出力５６ｄ、５６ｅ、５６ｆに接続された３つの入力４７ｄ、４７ｅ、４７ｆの第２のセットと、３つの出力４７ｇ、４７ｈ、４７ｉのセットとをもつ。第７の制御可能スイッチ４７の第１の動作状態において、出力４７ｇ、４７ｈ、４７ｉのセットは、それぞれ３つの入力４７ａ、４７ｂ、４７ｃの第１のセットに接続されている。第７の制御可能スイッチ４７の第２の動作状態において、出力４７ｇ、４７ｈ、４７ｉのセットは、それぞれ３つの入力４７ｄ、４７ｅ、４７ｆの第２のセットに接続されている。よって、入力１０で受信されたYPbPr信号の場合、第７の制御可能スイッチ４７の出力４７ｇ、４７ｈ、４７ｉは、第７の制御可能スイッチ４７の動作状態によって、NTSCフォーマットによるかATSCフォーマットによるかいずれかによるRGB信号となる。第７の制御可能スイッチ４７の制御は以下に説明する。
【００５５】
第８の制御可能スイッチ４８は、第７の制御可能スイッチ４７の出力４７ｇ、４７ｈ、４７ｉに接続された３つの入力４８ａ、４８ｂ、４８ｃの第１のセットと、第１、第２、第３の入力コネクタ１１、１２、１３にそれぞれ接続された３つの入力４８ｄ、４８ｅ、４８ｆの第２のセットと、３つの出力４８ｇ、４８ｈ、４８ｉのセットとをもつ。第８の制御可能スイッチ４８の第１の動作状態において、出力４８ｇ、４８ｈ、４８ｉのセットは３つの入力４８ａ、４８ｂ、４８ｃの第１のセットにそれぞれ接続されている。第８の制御可能スイッチ４８の第２の動作状態において、出力４８ｇ、４８ｈ、４８ｉのセットは、３つの入力４８ｄ、４８ｅ、４８ｆの第２のセットにそれぞれ接続されている。
【００５６】
第８の制御可能スイッチ４８は、同期アナライザ３０からの第５の出力信号S5により制御される。それにより、同期アナライザ３０は入力１０で受信したYPbPr信号を検出したとき、第８の制御可能スイッチ４８は、第１の動作状態である。これは、図３の「S5」列の１行目の「１」により示されている。また、その他のすべての場合、第８の制御可能スイッチ４８は第２の動作状態である。これは、図３の「S5」列の２行目から５行目の「０」により示されている。
【００５７】
よって、第８の制御可能スイッチ４８の出力４８ｇ、４８ｈ、４８ｉは、常にRGB信号を出力する。このRGB信号は、同期アナライザ３０により制御されている第８の制御可能スイッチ４８の動作状態により、変換マトリックス５５、５６の一方からのものか、入力１０から直接のものである。
【００５８】
第８の制御可能スイッチ４８は三重スイッチであることに注意すべきである。当業者には明らかであるように、１つの共通の制御信号S5により制御された３つの一重スイッチで置き換えてもよい。
【００５９】
図４を参照して、第５の制御信号S5は、第２のAND演算部８３と第３のAND演算部８４の出力信号を好適に組み合わせることにより、例えば、第２のAND演算部８３と第３のAND演算部８４の出力信号にNOR演算を施すことにより、導くことができる。当業者には明らかであろう。
【００６０】
ビデオ処理装置９は、15kHz（1fh）のライン周波数をもつRGB信号を処理するように構成された第１のビデオ信号処理ブロック５７と、30kHz/45kHz/60kHz(2fH)のライン周波数のRGB信号を処理するように構成された第２のビデオ信号処理ブロック５８とを有する。このような処理ブロックはそれ自体知られており、知られたブロックを本発明では使用できるので、その動作および設計は詳しく説明しない。
【００６１】
第１と第２のビデオ信号処理ブロック５７と５８は、RGB信号を受信するために、第８の制御可能スイッチ４８の出力４８ｇ、４８ｈ、４８ｉにそれぞれ接続された入力５７ａ、５７ｂ、５７ｃおよび５８ａ、５８ｂ、５８ｃをもつ。ビデオ処理装置９は、第９の制御可能スイッチ４９を有する。第９の制御可能スイッチ４９は、第５のビデオ信号処理ブロック５７の出力５７ｄ、５７ｅ、５７ｆに接続された３つの入力４９ａ、４９ｂ、４９ｃの第１のセットと、第２のビデオ信号処理ブロック５８の出力５８ｄ、５８ｅ、５８ｆに接続された３つの入力４９ｄ、４９ｅ、４９ｆの第２のセットと、それぞれの出力２１、２２、２３に接続された３つの出力４９ｇ、４９ｈ、４９ｉとをもつ。第９の制御可能スイッチ４９の第１の動作状態において、出力４９ｇ、４９ｈ、４９ｉのセットは、それぞれ３つの入力４９ａ、４９ｂ、４９ｃの第１のセットに接続されている。第９の制御可能スイッチ４９の第２の動作状態において、出力４９ｇ、４９ｈ、４９ｉのセットは、それぞれ３つの入力４９ｄ、４９ｅ、４９ｆの第２のセットに接続されている。
【００６２】
第９の制御可能スイッチ４９は、三重スイッチであることに注意すべきである。当業者には明らかであるように、１つの共通制御信号により制御された３つの一重スイッチにより置き換えることができる。
【００６３】
第７の制御可能スイッチ４７と第９の制御可能スイッチ４９を制御するために、モニター９は、第４の出力２４と第５の出力２５にそれぞれ接続された２つの入力６１と６２をもつ第２の同期アナライザ６０を有する。第２の同期アナライザ６０は、入力ビデオ信号Sから導かれる水平および垂直同期信号HsとVsを分析することにより、入力ビデオ信号Sのライン周波数を判断するように適合されている。一実施形態の例により、第２の同期アナライザ６０は、連続する垂直同期パルス間の水平同期パルスの数を数えることにより、入力ビデオ信号Sのライン周波数を判断するように適合されている。これは当業者には明らかであろう。この判断の結果に基づいて、第２の同期アナライザ６０は、NTSCマトリックスまたはATSCマトリックスを効率的に選択するために、第７の制御可能スイッチ４７のための好適な制御信号S6を生成する。また、第２の同期アナライザ６０は、1fH処理または2fH処理を効率的に選択するために、第９の制御可能スイッチ４９のための好適な制御信号S7を生成する。
【００６４】
より具体的に、第２の同期アナライザ６０が、入力信号が1080i、720p、960p等のハイデフィニションフォーマット（HD）に対応するとき、第２の同期アナライザ６０は、ATSCマトリックスを選択するように第７の制御可能スイッチ４７を制御する。その他のすべての場合において、すなわち、第２の同期アナライザ６０が、入力信号が480p、576p等の拡張デフィニションフォーマット（ED）に対応すると判断したとき、または、第２の同期アナライザ６０が、入力信号が480i(NTSC)または576p(PAL)等の標準デフィニション（SD）に対応すると判断したとき、第２の同期アナライザ６０は、NTSCマトリックスを選択するように第７の制御可能スイッチ４７を制御する。
【００６５】
第２の同期アナライザ６０が、入力信号が標準デフィニション(SD)に対応すると判断したとき、第２の同期アナライザ６０は、1fH処理を選択するように第９の制御可能スイッチを制御する。その他の場合すべてにおいて、すなわち、第２の同期アナライザ６０が、入力信号が拡張デフィニションフォーマットに対応すると判断したとき、または第２の同期アナライザ６０が、入力信号がハイデフィニションフォーマットに対応すると判断したとき、第２の同期アナライザ６０は、2fH処理を選択するように第９の制御可能スイッチ４９を制御する。
【００６６】
よって、第１、第２、第３の出力２１、２２、２３は、自動的に正しいフォーマットにより処理されたRGB信号を常に出力する。そして、第４と第５の出力２４、２５は、水平および垂直同期信号HsとVsをそれぞれ常に出力する。それゆえ、５つの出力２１−２５におけるビデオ信号は、モニター９の表示デバイス９０に好適に供給できる。
【００６７】
上記の実施形態は、本発明を限定するためのものではなく、説明するためのものであり、当業者は添付した特許請求の範囲から逸脱することなく多数の別の実施形態を設計することができることに注意すべきである。特許請求の範囲において、括弧ないに記載した参照符号はいずれも請求項を限定するものと解してはならない。動詞「有する」とその活用形の使用は、請求項に記載したもの以外の構成要素とステップの存在を排除するものではない。構成要素に付した冠詞「１つの」は、その構成要素が複数あることを排除するものではない。本発明は、いくつかの構成要素を有するハードウェア、および好適煮プログラムされたコンピュータにより実施することができる。いくつかの手段を列挙したデバイスクレームにおいて、これらの手段のいくつかは１つの手段および同じハードウェアアイテムにより実施可能である。ある方法が相互に異なる従属項に記載されているということは、これらの方法の組み合わせが有利に使用できないことを意味するものではない。
【図面の簡単な説明】
【００６８】
【図１Ａ】ビデオ信号ソースとモニタの従来の配置の概略を示す図である。
【図１Ｂ】本発明によるビデオ信号ソースと信号処理装置の配置の概略を示す図である。
【図２】本発明によるビデオ処理装置の自動入力段階の機能的ブロック図である。
【図３】動作状態を示す表である。
【図４】同期アナライザの可能な実施形態の概略を示す図である。
【図１Ａ】
2005517367.tif 000003
【図１Ａ】
2005517367.tif 000004
【図２】
2005517367.tif 000005
【図３】
2005517367.tif 000006
【図４】
2005517367.tif 000007
【国際調査報告】
2005517367.tif 000008
2005517367.tif 000009