(57)【要約】  本発明の集積回路は、テスト対象であるアプリケーション回路と、前記アプリケーション回路をテストするため設けられ、疑似ランダムテストパターンを生成するセルフテスト回路と、を具備し、前記疑似ランダムテストパターンは、第１の論理ゲートと当該ゲートに外部から供給された信号とによって、テスト目的のため前記アプリケーション回路へ供給される決定論的なテストベクトルに変換可能であり、前記テストパターンに応じて前記アプリケーション回路を介して生じる出力信号はシグネチャレジスタによって推定され、第２の論理ゲートと当該ゲートに外部から供給された信号とによって、前記アプリケーション回路の前記出力信号のビットの中で前記アプリケーション回路の回路構成のために不確定の状態を有するビットがテスト中に阻止される。
2005515442.tif 000002
【特許請求の範囲】
【請求項１】
テスト対象であるアプリケーション回路と、前記アプリケーション回路をテストするため設けられ、疑似ランダムテストパターンを生成するセルフテスト回路と、を具備し、
前記疑似ランダムテストパターンは、第１の論理ゲートと当該ゲートに外部から供給された信号とによって、テスト目的のため前記アプリケーション回路へ供給される決定論的なテストベクトルに変換可能であり、
前記テストパターンに応じて前記アプリケーション回路を介して生じる出力信号はシグネチャレジスタによって推定され、
第２の論理ゲートと当該ゲートに外部から供給された信号とによって、前記アプリケーション回路の前記出力信号のビットの中で前記アプリケーション回路の回路構成のために不確定の状態を有するビットがテスト中に阻止される、
集積回路。
【請求項２】
前記セルフテスト回路内に、疑似ランダムテストパターンを生成するリニアフィードバックシフトレジスタが設けられ、前記疑似ランダムテストパターンは、前記第１の論理ゲートによって、予め決定可能な決定論的なテストパターンに変換されることを特徴とする、請求項１に記載の集積回路。
【請求項３】
前記第２の論理ゲートは、前記アプリケーション回路の前記出力信号のビットの中で、アナログ動作および／または蓄積動作を有する前記アプリケーション回路の回路素子による影響を受けるビットを阻止することを特徴とする、請求項１に記載の集積回路。
【請求項４】
前記第１の論理ゲート及び前記第２の論理ゲートへ外部から供給される信号は、当該集積回路の外部に設けられたテスト装置から発生することを特徴とする、請求項１に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テスト対象であるアプリケーション回路と、アプリケーション回路をテストするため設けられたセルフテスト回路と、を備えた集積回路に関する。
【背景技術】
【０００２】
集積回路を製作するとき、その集積回路を動作に関して検査するという極めて一般的な要求がある。この種のテストは外部テストセットアップによって行われる。この種の回路は超高集積密度であり、これらの回路が動作するクロックパルスは超高速であり、非常に多数のテストベクトルを必要とするので、多数の問題およびコストが外部テストのために生じる。集積回路の高速内部クロックパルスレートは、外部へ繋がる非常に低速の入力／出力ボンディングパッドステージと全く釣り合っていない。したがって、集積回路のある種のセルフテストを実行可能であることが望ましい。ここで、セルフテスト回路は集積回路内に設けられ、同様に集積回路に設けられたアプリケーション回路をテストする役目を果たす。アプリケーション回路は、集積回路の実際の使用目的のため設けられた回路を表す。
【０００３】
この種のテスト回路で生じるさらなる問題は、テスト中に、いわゆる「Ｘ」、すなわち、明確に推定し得ない信号を生成する回路内の部品によって問題が起こることである。この種の信号は、特に、アナログ特性又は蓄積特性を示す部品によって生成される。
【０００４】
例えば、アプリケーション回路に設けられたＲＡＭは、ランダムな出力信号を生成する場合がある。この種のＲＡＭによって生成され、回路内を伝搬した信号は、もはやテスト中に回路出力で明確に推定できなくなる。
【０００５】
これらの問題を回避するため、回路内に特殊な部品を設置し、この種の部品をバイパス、又は、これらの部品の出力をテスト中にマスクできるようにすることが従来技術によって知られている。この場合の欠点は、回路内に余分な部品を設置する必要があり、その結果として、一方で費用が増大し、他方で不利点の原因となり得る特殊な回路設計を必要とするということである。
【０００６】
テスト対象となるアプリケーション回路と、決定論的なテストパターンを供給するセルフテスト回路と、を備えた集積回路は、Ｇｕｎｄｏｌｆ  ＫｉｅｆｅｒとＨａｎｓ−Ｊｏａｃｈｉｍ  Ｗｕｎｄｅｒｌｉｃｈによる文献“Ｕｓｉｎｇ  ＢＩＳＴ  ｃｏｎｔｒｏｌ  ｆｏｒ  ｐａｔｔｅｒｎ  ｇｅｎｅｒａｔｉｏｎ”（国際テストカンファレンス１９９７の予稿集として発表されている）によって公知である。これは、疑似ランダムパターンを供給するフィードバックシフトレジスタであるテストパターン発生器に加えて、ある決定論的なテストパターンが出現するようにテストパターン発生器の出力信号を変更する論理回路を設けることによって実現される。これにより実現できることは、回路は、テストパターン発生器によって疑似乱数に基づいて定義されたテストパターンだけではなく、予め定義可能なテストパターンを用いてテストすることができる、ということである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、決定論的なテストパターンを用いるアプリケーション回路のテストが可能であり、同時に、テスト中に回路内で発生するＸ信号は、テスト結果を歪めることがなく、それによって、余分な部品をアプリケーション回路内に設ける必要がないという趣旨で、上記の集積回路をさらに発展させることである。
【課題を解決するための手段】
【０００８】
本発明の目的は、請求項１に記載されているような本発明の特徴によって達成される。
【０００９】
本発明の集積回路は、テスト対象であるアプリケーション回路と、前記アプリケーション回路をテストするため設けられ、疑似ランダムテストパターンを生成するセルフテスト回路と、を具備し、前記疑似ランダムテストパターンは、第１の論理ゲートと当該ゲートに外部から供給された信号とによって、テスト目的のため前記アプリケーション回路へ供給される決定論的なテストベクトルに変換可能であり、前記テストパターンに応じて前記アプリケーション回路を介して生じる出力信号はシグネチャレジスタによって推定され、第２の論理ゲートと当該ゲートに外部から供給された信号とによって、前記アプリケーション回路の前記出力信号のビットの中で前記アプリケーション回路の回路構成のために不確定の状態を有するビットがテスト中に阻止される。
【００１０】
最初は、セルフテスト回路によって生成された疑似ランダムテストパターンは、テストベクトルとして不適当である。それどころか、それらは、第１の論理ゲートによって希望の決定論的テストベクトルに変換される。これは、第１のゲートに外部から供給された信号を用いることによって可能であり、第１のゲートは、疑似ランダムテストパターンと外部から供給された信号との組み合わせによって、希望の決定論的テストベクトルが第１の論理ゲートを用いて獲得されるように設計される。
【００１１】
これらのテストパターンはアプリケーション回路に供給され、アプリケーション回路はそのアプリケーション回路の設計に起因してテストベクトルを変更する。テスト中に結果として現れるアプリケーション回路の出力信号は、第２の論理ゲートを介してシグネチャレジスタへ結合される。シグネチャレジスタは、全体的な最終結果を形成するため、多数のテストサイクルから生じたこれらの出力信号を合成し、この全体的な最終結果は、シグネチャのタイプを表現し、回路が故障無しで動作しているかどうかを示す。
【００１２】
しかし、この手順では、アプリケーション回路にほぼ常時設けられ、アナログ特性又は蓄積特性を示す部品がテスト中にアプリケーション回路の出力信号に影響を与える、という問題が起こる。いわゆるＸ信号、すなわち、「ドントケア」という結果を生じる信号がそのとき発生する。換言すると、この種のＸでマークされた信号はランダムであり、それゆえに、推定し得ない。その結果として、同様に推定し得ない値が、この種の信号に対してフィードバックシフトレジスタに現れる。これは回避されるべきである。
【００１３】
これは、本発明によれば、第２の論理ゲートとこれらのゲートに外部から供給された信号とを用いて、この種のＸ信号を包含する可能性のあるアプリケーション回路の出力信号の全てのビットが阻止されることにより達成される。したがって、アプリケーション回路内の部品の蓄積特性またはアナログ特性による影響を受ける全てのこれらのビットは、シグネチャシフトレジスタへ送られない。この種の部品による影響を受けていない残りのビットだけが、第２の論理ゲートを用いて、シグネチャレジスタへ伝えられる。
【００１４】
したがって、テスト中にシグネチャレジスタへ到達するビットは推定できることが保証される。また、これは、多数のテストサイクルが実行された後にフィードバックシフトレジスタに存在するシグネチャ結果が完全に推定可能であり、信頼できるテスト結果を供給することを意味する。
【００１５】
本発明によるセルフテスト回路を備えた集積回路の一つの重要な利点は、アプリケーション回路はテスト手順のため変更しなくてもよいこと、すなわち、アプリケーション回路は、アプリケーション回路の用途のため最適であるように設計できることである。セルフテスト回路は、使用中のアプリケーション回路の通常動作モードに決して影響を与えない。
【００１６】
さらに、本発明によるセルフテスト回路は、アプリケーション回路のテストをチップ上で行うことが可能であり、その結果として、比較的低速の出力ボンディングパッド配線はテストを妨害することなく、アプリケーション回路の動作は入力ボンディングパッドの最高クロックレートで実行可能である。
【００１７】
集積回路に設けられたセルフテスト回路は、設計が非常に簡単であり、それ自体は殆どスペースを必要としない。決定論的なテストベクトルは、ＩＣが製作された後であっても修正される。
【００１８】
請求項２に記載されているような本発明の一実施形態によれば、セルフテスト回路に設けられたリニアフィードバックシフトレジスタは、疑似ランダムテストパターンを生成するために役立ち、そのため、疑似ランダムテストパターンは既知であり、第１の論理ゲートを用いて希望の決定論的テストベクトルへ変換することができる。
【００１９】
以下、図面に示された実施形態の一例を参照して本発明をさらに説明するが、本発明はこの例に限定されるものではない。
【発明を実施するための最良の形態】
【００２０】
図には、アプリケーション回路１が備えられた集積回路１４の概略ブロック図が示されている。このアプリケーション回路１は、集積回路１４の用途のため設計された回路である。
【００２１】
集積回路１４の製作後に、アプリケーション回路１の動作が良好であるかどうかをテストすることが要求される。このため、図示されるように回路素子５から１３を含むセルフテスト回路が集積回路１４に設けられる。
【００２２】
本発明による集積回路１４では、このセルフテスト回路は、アプリケーション回路１の完全に外側へ組み付けられるように設計されるので、その動作は通常動作中に影響を与えない。
【００２３】
図示された実施形態では、アプリケーション回路１は、シフトレジスタである３個の回路チェイン２、３及び４を具備するものと仮定する。さらなるシフトレジスタを設けてもよい。さらに、さらなる回路素子を設けてもよい。
【００２４】
セルフテスト回路内には、リニアフィードバックシフトレジスタ５が設けられ、それは、テストパターンの疑似ランダム系列を供給する。シフトレジスタ５は、フィードバックされ、有限の長さしかないので、このテストパターン系列は真にランダムであるということはなく、特定の間隔後に繰り返し現れるパターンを示す。しかし、このテストパターン系列は、アプリケーション回路１をテストするために最適である全てのテストパターンを十分に収容しない、という欠点がある。
【００２５】
したがって、論理ゲート６、７及び８が設けられ、それらは、第１の論理ゲート６、７及び８の出力で、したがって、アプリケーション回路１の入力、または、その回路チェイン２、３若しくは４の入力で、予め定義された決定論的な構造を有するテストパターンが生成されるように、リニアフィードバックシフトレジスタ５の出力信号を変更する。これは、信号が集積回路の外部に設けられたテストセットアップ１５から第１の論理ゲート６、７及び８へ供給され、この信号を用いて、第１の論理ゲート６、７及び８が、希望の決定論的なテストパターンが現れるように、リニアフィードバックシフトレジスタ５によって供給されたテストパターンの個々のビットを修正することによって実現される。この外部に設けられたテストセットアップは、集積回路のテスト中に限り必要とされ、集積回路の通常動作中に、テストセットアップは存在しない。
【００２６】
図示された実施形態では、テストベクトルはアプリケーション回路１内の回路チェイン２、３及び４に供給される。
【００２７】
これらのテストパターンに基づいて、回路チェイン２、３及び４は、アプリケーション回路１内で出力信号を供給し、この出力信号は、第２の論理ゲート１０、１１及び１２を介して、シグネチャレジスタ１３に到達する。
【００２８】
シグネチャレジスタ１３は、多数のテストサイクルに亘ってそれぞれがテストパターンを含むテスト結果の組み合わせを受け取り、テスト実施後に、アプリケーション回路１が故障無しで動作しているならば、特定の予め定義された値を示す必要がある、いわゆるシグネチャ、を供給するように設計される。
【００２９】
ここで、しかし、アナログ特性又は蓄積特性を示す回路素子が、アプリケーション回路１に、或いは、その回路チェイン２、３、および／または、４に設けられる（一般的には、実際上、存在する）という問題が存在する。この種の回路素子は、明確な出力信号を供給しない、すなわち、それらに供給された入力信号に応じた出力信号を供給せず、決定論的な出力信号を供給しない。それどころか、それらの出力信号はランダムである。明らかに、この種の信号は、テスト結果を歪めるだけではなく、テスト結果内の特定のビットを使用できないようにする。
【００３０】
それにもかかわらず、この種の部品を具備しているとしても、できるだけ簡単なセットアップを使用して、アプリケーション回路１のテストを行えるようにするため、第２の論理ゲート１０、１１及び１２が本発明による回路に設けられ、この第２の論理ゲートは、外部テストセットアップ１５によって生成された信号に応じて、テスト中に回路チェイン２、３及び４によって供給された信号の個別のビットを阻止する能力を備えているので、蓄積特性及びアナログ特性を有する部品による影響を受けないビットだけがテスト中にシグネチャレジスタ１３に到達する。
【００３１】
その結果として、明確に推定され、明確な結果を供給し得るビットだけがシグネチャレジスタ１３に到達する。したがって、アプリケーション回路１が蓄積特性又はアナログ特性を示す部品を備えているとしても、明確なシグネチャは、テストの最後にシグネチャレジスタ１３において生成可能であり、これは、誤りの無いテスト結果を表す。
【００３２】
外部テストセットアップ１５は、従来のテストセットアップでも構わないが、本例では、外部テストセットアップは、それ自体でテストベクトルを供給するものではなく、推定を行うものでもなく、外部テストセットアップは、集積回路に設けられたセルフテスト回路内で、希望のテストベクトルが疑似乱数系列から生成され、推定され得ないビットがテスト中の回路１の出力信号から抽出されるように、信号を供給する。
【００３３】
全体として、本発明によるセルフテスト回路によって、チップ上のアプリケーション回路１のテストは、結果的に全く制限を伴うことなく実施可能である。アプリケーション回路１の変更は不要であるため、アプリケーション回路はその実際の動作のため最適的に設計することができる。また、全てのテスト手続は、蓄積特性又はアナログ特性を示す部品を備えたアプリケーション回路に関して制限を伴うことなく実施可能である。希望の決定論的なテストベクトルは、集積回路の製作後でさえ、依然として修正可能である。
【図面の簡単な説明】
【００３４】
【図１】 
【図１】
2005515442.tif 000003
【国際調査報告】
2005515442.tif 000004
2005515442.tif 000005
2005515442.tif 000006