(57)【要約】或る設計がトランシーバのセットのチャネル結合動作を協調するために使用される。セットはマスタのトランシーバ、およびチャネル結合動作を行なう複数の第１のレベルのスレーブのトランシーバを含む。各第１のレベルのトランシーバはマスタのトランシーバによって制御される。セットはチャネル結合動作を行なう複数の第２のレベルのスレーブのトランシーバも含む。各第２のレベルのトランシーバは複数の第１のレベルのトランシーバのうちの１つによって制御される。トランシーバはどれでもマスタ、第１のレベルのスレーブまたは第２のレベルのスレーブとして設定できる。設計は複数のフリップフロップおよびマルチプレクサを含み、設計の動作のモードを決定するＭＯＤＥ信号によって制御される。
2005518753.tif 000002
【特許請求の範囲】
【請求項１】
複数のトランシーバのチャネル結合動作を協調するためのシステムであって、
チャネル結合動作を行なうマスタのトランシーバと、
チャネル結合動作を行なう複数の第１のレベルのトランシーバとを含み、各第１のレベルのトランシーバは前記マスタのトランシーバによって制御され、前記システムはさらに、
チャネル結合動作を行なう複数の第２のレベルのトランシーバを含み、各第２のレベルのトランシーバは前記複数の第１のレベルのトランシーバのうちの１つによって制御される、システム。
【請求項２】
前記複数のトランシーバの各々は、前記マスタのトランシーバ、前記第１のレベルのトランシーバの１つまたは前記第２のレベルのトランシーバの１つとして選択することができる、請求項１に記載のシステム。
【請求項３】
クロック信号をさらに含み、前記マスタのトランシーバおよび前記複数の第１のレベルのトランシーバは、前記クロック信号の異なるサイクルでそれぞれの制御信号を生成する、請求項１に記載のシステム。
【請求項４】
前記複数のトランシーバの各々は、前記チャネル結合動作のために少なくとも１つのバッファを含む、請求項１に記載のシステム。
【請求項５】
第１および第２の入力信号に応答して出力信号を生成する装置であって、
前記第１の入力信号を受入れかつ出力信号を生成する第１のフリップフロップと、
出力端子および少なくとも第１ならびに第２の入力端子を有する第１のマルチプレクサとを含み、前記第１の入力端子は前記第１のフリップフロップの前記出力信号を受入れ、前記第２の入力端子は前記第２の入力信号に接続され、前記装置はさらに、
出力端子、および前記第１のマルチプレクサの前記出力端子と接続する入力端子を有する第２のフリップフロップと、
出力端子および少なくとも第１ならびに第２の入力端子を有する第２のマルチプレクサとを含み、前記第１の入力端子は前記第２のフリップフロップの前記出力端子に接続され、前記第２の入力端子は前記第２の入力信号に接続され、前記装置はさらに、
出力端子および入力端子を有する第３のフリップフロップを含み、前記入力端子は前記第２のマルチプレクサの前記出力端子に接続される、装置。
【請求項６】
出力端子および少なくとも第１ならびに第２の入力端子を有する第３のマルチプレクサをさらに含み、前記第１の入力端子は第１の入力信号に接続され、前記第２の入力端子は第２の入力信号に接続され、前記装置はさらに、
出力端子および入力端子を有する第４のフリップフロップをさらに含み、前記入力端子は前記第３のマルチプレクサの前記出力端子に接続される、請求項４に記載の装置。
【請求項７】
通信システムであって、
複数のトランシーバを有する第１の装置と、
複数のトランシーバを有する第２の装置とを含み、
前記第１の装置内の前記複数のトランシーバは、前記第２の装置内の前記複数のトランシーバに接続され、
前記トランシーバの各々は、
バッファと、
第１の入力信号を受入れかつ出力信号を生成する第１のフリップフロップと、
出力端子および少なくとも第１ならびに第２の入力端子を有する第１のマルチプレク
サとを含み、前記第１の入力端子は前記第１のフリップフロップの前記出力信号を受入れ、前記第２の入力端子は第２の入力信号に接続され、前記トランシーバの各々はさらに、
出力端子、および前記第１のマルチプレクサの前記出力端子と接続する入力端子を有する第２のフリップフロップと、
出力端子および少なくとも第１ならびに第２の入力端子を有する第２のマルチプレクサとを含み、前記第１の入力端子は前記第２のフリップフロップの前記出力端子に接続され、前記第２の入力端子は前記第２の入力信号に接続され、前記トランシーバの各々はさらに、
バッファを制御するための出力端子、および入力端子を有する第３のフリップフロップを含み、前記入力端子は前記第２のマルチプレクサの前記出力端子に接続される、システム。
【請求項８】
前記トランシーバの各々は、
出力端子および少なくとも第１ならびに第２の入力端子を有する第３のマルチプレクサをさらに含み、前記第１の入力端子は前記第１の入力信号に接続され、前記第２の入力端子は前記第２の入力信号に接続され、前記トランシーバの各々はさらに、
出力端子および入力端子を有する第４のフリップフロップをさらに含み、前記入力端子は前記第３のマルチプレクサの前記出力端子に接続される、請求項７に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
この発明は、データ通信に関し、特に複数のトランシーバを制御するための設計に関する。
【背景技術】
【０００２】
発明の背景
加工技術での改良の結果として、現在では集積回路に何百万ものトランジスタを設置することができる。このことによって、集積回路の処理能力の量が増加している。しかしながら、処理能力は、集積回路データをやり取りするための不十分な入出力（Ｉ／Ｏ）リソースがある場合に浪費されることがある。高速の入出力トランシーバは、入出力リソースのデータ転送スピードを向上することによってこの問題を軽減する。
【０００３】
入出力のスピードを向上するための１つの方法は、よりよい回路（たとえば、位相検波器、チャージポンプ、フィルタ、発振器等）を構築することである。もう１つの方法は、並行して働く複数のトランシーバを使用することである。たとえば、送信器内のデータワードはバイトに分割することができ、各バイトは別々のトランシーバ上で送信される。バイトは受信器内の別々のトランシーバによって並行して受信される。受信されたバイトは、正しいシーケンスで組合されて元々のワードが回復される。この発明では、各トランシーバの対（送信器内の１つおよび受信器内の１つ）の通信経路は「チャネル」と呼ばれる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
並行なチャネルを使用した通信の問題の１つは、データワードが受信器に到達したときに適切に整列されないことがある点である。図１は、そのような状況を示す図である。これは送信器１０２の４つの平行なバッファ１１２ａ〜１１５ａを示す。各バッファは４バイトのワードの１つのバイトを扱う。たとえば、バイト「ＳＳＳＳ」を含むワード全体を転送するために、第１の「Ｓ」は第１のバッファによって扱われ、第２の「Ｓ」は第２のバッファによって扱われる等である。バッファの上部の矢印は伝送クロックを示す。図１は、整列を行なわない受信器１０４のバッファも示す。バッファの上部の矢印はサンプリングクロックを示す。第２のバッファ１１３ｂは他のバッファと整列しないことがわかる。整列不良の原因の１つは、特にデータストリームが中継器を通って経路設定される場合、伝送遅延の変動である。この場合、受信されたワードは「ＳＴＳＳ」の形を有し、これは伝送されたワードと同じではない。図１は、整列を行なうことのできる受信器１０６のバッファも示す。サンプリングクロックは正しいデータと適切に関連することができ、正確なワードを回復できることがわかる。この整列プロセスは「チャネル結合（channel bonding）」とも呼ばれる。
【０００５】
整列不良の修正を支援するための１つの方法は、いくつかのバッファでの対応する点を規定する特別なバイトのシーケンスをデータストリームに含めることである。図示のように、図１では、「Ｐ」のバイトがこのための特別な文字であると考えられる。各受信トランシーバは「Ｐ」の文字を認識し、バッファにおけるその位置を覚える。１つのトランシーバはマスタに指定され、すべてのスレーブのトランシーバにチャネル結合文字「Ｐ」（またはチャネル結合文字に対する何らかの位置）に整列するように命令する。この動作の後、ワードは、ＲＲＲＲ、ＳＳＳＳ、ＴＴＴＴ等、適切に整列される。
【０００６】
トランシーバは、クロック修正などの他の動作も行なうことができる。これら修正動作は一般に「弾性バッファ」動作と呼ばれる。
【０００７】
上述のことから、チャネル結合は通信システムのスピードを向上するために重要なツールであることがわかる。結果として、チャネル結合の動作を改良することが望ましい。
【課題を解決するための手段】
【０００８】
発明の概要
この発明は、複数のトランシーバのチャネル結合動作を協調するためのシステムを伴う。これは、マスタのトランシーバ、およびチャネル結合動作を行なう複数の第１のレベルのトランシーバを含む。各第１のレベルのトランシーバは、マスタのトランシーバによって制御される。システムは、チャネル結合動作を行なう複数の第２のレベルのトランシーバも含む。各第２のレベルのトランシーバは、複数の第１のレベルのトランシーバのうちの１つによって制御される。
【０００９】
上述の協調を実現するための１つの方法は、コントローラをトランシーバに含めることである。このコントローラは、第１および第２の入力信号に応答して第１の出力制御信号を生成する。この出力信号はチャネル結合動作を制御するために使用される。それは、第１の入力信号（「マスタ」信号）を受入れかつ出力信号を生成する第１のフリップフロップを含む。それは、出力端子、および少なくとも第１ならびに第２の入力端子を有する第１のマルチプレクサも含む。第１の入力端子は、第１のフリップフロップの出力信号を受入れ、第２の入力端子は、第２の入力信号（「チャネル結合」入力信号）に接続される。コントローラは、出力端子および入力端子を有する第２のフリップフロップを含む。第２のフリップフロップの入力端子は、第１のマルチプレクサの出力端子に接続される。出力端子および少なくとも第１ならびに第２の入力端子を有する第２のマルチプレクサは、コントローラに含められる。第２のマルチプレクサの第１の入力端子は、第２のフリップフロップの出力端子に接続され、第２の入力端子は第２の入力信号に接続される。コントローラは、第１の出力制御信号を運ぶための出力端子を有する第３のフリップフロップを含む。第３のフリップフロップの入力端子は、第２のマルチプレクサの出力端子に接続される。モード信号は、２つのマルチプレクサの２つの入力端子のうちの１つを選択するために使用される。
【００１０】
コントローラの別の実施例では、それは第２の出力制御信号（「チャネル結合」出力信号）を運ぶ。この実施例では、コントローラは、少なくとも第１および第２の入力端子を有する第３のマルチプレクサを含む。第１の入力端子は第１の入力信号に接続される。第２の入力端子は第２の入力信号に接続される。出力端子は第４のフリップフロップの入力に接続される。第４のフリップフロップの出力は第２の出力制御信号を運ぶ。
【００１１】
この発明の上述の概要は、この発明の開示された各実施例を説明するためのものではない。以下の図面および詳細な説明は、この発明のさらに別の例示的な実施例および局面を提供する。
【発明を実施するための最良の形態】
【００１２】
発明の詳細な説明
この発明の通信システム１３０が図２に示される。これは複数のトランシーバ１３４ａ〜１３４ｄを有する第１の装置１３２を含む。トランシーバ１３４ａなどの、トランシーバの１つはマスタに指定される。システム１３０は、複数のトランシーバ１３８ａ〜１３８ｄを有する第２の装置１３６も含む。トランシーバ１３８ａなどの、トランシーバの１つはマスタに指定される。第１の装置１３２内の各トランシーバは、第２の装置１３６内の対応するトランシーバに接続されてチャネルを形成する。なお、第１および第２の装置
内のマスタのトランシーバは必ずしも互いに接続されない。
【００１３】
上述のように複数のトランシーバが並行して動作するとき、マスタのトランシーバは、制御信号を介して、スレーブでのチャネル結合およびクロック修正動作を制御し、いくつかのトランシーバを接続する。この発明の一局面は、これら制御信号の分配のための方法である。この方法は、トランシーバ間の経路を通る制御信号がタイミングの制約を満たす場合に、トランシーバの任意のグループをチャネル結合することを可能にする。
【００１４】
図３は、この発明のトランシーバの制御セクション１５０の入出力インターフェイスを示すブロック図である。制御セクション１５０は以下の入力ポートを含む。
【００１５】
（ａ）  このトランシーバがマスタに指定されたときに生成される制御信号ＢＯＮ−Ｍを受入れるためのポート１５４。
【００１６】
（ｂ）  このトランシーバがスレーブに指定されたときに別のトランシーバから制御信号ＢＯＮ−Ｉを受信するためのポート１５６。
【００１７】
（ｃ）  制御セクション１５０内のすべてのフリップフロップを駆動するために使用されるクロック信号ＣＬＫを受信するためのポート１５８（詳細は図５を参照）。
【００１８】
信号ＢＯＮ−Ｍは、トランシーバによって内部的に生成され、かつ制御セクション１５０に運ばれることが好ましい。
【００１９】
制御セクション１５０は以下の出力ポートも含む。
【００２０】
（ａ）  別のトランシーバへの制御信号ＢＯＮ−Ｏを運ぶためのポート１６０。
【００２１】
（ｂ）  現在のトランシーバに制御信号ＢＯＮ−Ｃを運んで弾性バッファ動作を行なうためのポート１６２。
【００２２】
制御セクション１５０は信号ＭＯＤＥを受入れるためのポート１６４も含む。この信号は、トランシーバの動作のモードを識別し、制御セクション１５０でマルチプレクサを設定するために使用される（詳細は図５を参照）。一実施例では、モードは以下のようである。
【００２３】
（ａ）  ＯＦＦ：トランシーバは他のトランシーバとチャネル結合されない。
【００２４】
（ｂ）  ＭＡＳＴＥＲ：トランシーバはマスタである。
【００２５】
（ｃ）  Ｓ＿１＿ＨＯＰ：トランシーバは、マスタのトランシーバによって制御されるスレーブである。
【００２６】
（ｄ）  Ｓ＿２＿ＨＯＰＳ：トランシーバは、Ｓ＿１＿ＨＯＰトランシーバによって制御されるスレーブである。
【００２７】
図４は、この発明による異なるトランシーバの接続を示す概略図である。これは複数のスレーブのトランシーバ１８４ａおよび１８４ｂを制御するマスタのトランシーバ１８２を示す。マスタのトランシーバ１８２の出力ポートのＢＯＮ−Ｏ制御信号は、スレーブのトランシーバのＢＯＮ−Ｉ入力ポートに接続される。各スレーブのトランシーバは複数の第２のレベルのスレーブのトランシーバを制御する。たとえば、スレーブのトランシーバ
１８４ａはトランシーバ１８６ａおよび１８６ｂを制御し、スレーブのトランシーバ１８４ｂはトランシーバ１８６ｃおよび１８６ｄを制御する。各スレーブのトランシーバの出力ポートのＢＯＮ−Ｏ制御信号は、対応する第２のレベルのスレーブのトランシーバのＢＯＮ−Ｉ入力ポートに接続される。
【００２８】
なお、この発明の原則を使用して、より多くのレベルのスレーブのトランシーバを扱うことができる。
【００２９】
図５は、この発明のトランシーバの制御セクションの或る部分２００のブロック図である。この部分は入力信号ＢＯＮ−ＩおよびＢＯＮ−Ｍを受入れ、出力信号ＢＯＮ−ＣおよびＢＯＮ−Ｏを生成する。部分２００は、３つのマルチプレクサ２０２〜２０４、および４つのフリップフロップ２０６〜２０９を含む。フリップフロップは、制御セクションによって受信される同じクロック信号ＣＬＫによってクロックされる。マルチプレクサは、制御セクションによって受信される同じＭＯＤＥ信号によって制御される。各マルチプレクサは２つの入力信号の１つを出力として選択する。選択はＭＯＤＥ信号によって決定される。たとえば、ＭＯＤＥ信号がＳ＿１＿ＨＯＰまたはＳ＿２＿ＨＯＰＳに設定されるとき、マルチプレクサ２０２の第１の入力端子が選択され、ＭＯＤＥ信号がＭＡＳＴＥＲに設定されるとき、マルチプレクサ２０２の第２の入力端子が選択される。なお、図５は複数ビットの信号の１つのビットを処理するために使用される設計を示すにすぎない。したがって、部分２００は、複数ビットのシステムでは複製される必要がある。たとえば、制御および出力信号が４ビットの幅であれば、各トランシーバは部分２００の４つのコピーを有するべきである。
【００３０】
この発明の１つの特徴は、（マスタおよび第１ならびに第２のレベルのスレーブにおける）マスタのＢＯＮ−Ｍ信号からいずれのトランシーバのＢＯＮ−Ｃ信号へのフリップフロップの段の数も同じである点である。この実施例では、フリップフロップの数は３である。これは図６に示される。この配置によって、マスタによって指定される弾性バッファ動作が、すべての接合されるトランシーバにおいて確実に同時に行なわれる。
【００３１】
図６は、１つのマスタ２３２、１つの第１のレベルのスレーブ２３４、および１つの第２のレベルのスレーブ２３６の３つのトランシーバの等価回路を示す図である。マスタのトランシーバ２３２では、信号ＢＯＮ−Ｍと信号ＢＯＮ−Ｃとの間に３つのフリップフロップ２４２〜２４４があり、信号ＢＯＮ−ＭとＢＯＮ−Ｏとの間に１つのフリップフロップ２４６がある。図５を参照すると、これはＭＯＤＥ信号がマルチプレクサ２０２〜２０４の底部の入力を選択した状況である。
【００３２】
第１のレベルのスレーブのトランシーバ２３４では、信号ＢＯＮ−Ｉと信号ＢＯＮ−Ｃとの間に２つのフリップフロップ２５２〜２５３がある。図５を参照すると、これは、ＭＯＤＥ信号がマルチプレクサ２０２〜２０４の中間の入力を選択した状況である。フリップフロップ２４６とともに、トランシーバ２３４の信号ＢＯＮ−ＭからＢＯＮ−Ｃへと３つのフリップフロップがある。
【００３３】
第２のレベルのスレーブのトランシーバ２３６では、信号ＢＯＮ−Ｉと信号ＢＯＮ−Ｃとの間に１つのフリップフロップ２６２がある。図５を参照すると、これはＭＯＤＥ信号がマルチプレクサ２０２〜２０４の上部の入力を選択した状況である。フリップフロップ２４６および２５６とともに、トランシーバ２３６の信号ＢＯＮ−ＭからＢＯＮ−Ｃへと３つのフリップフロップがある。
【００３４】
この発明の１つの利点は、チャネル結合制御信号は１つのクロックサイクルでマスタからすべてのスレーブへと伝搬する必要がない点である。制御信号は１つのクロックサイク
ルで第１のレベルのスレーブに伝搬すればよく、さらに別のクロックサイクルを使用して第２のレベルのスレーブに伝搬する。このことによって、マスタと最も遠隔に位置するスレーブのトランシーバとの間の許容される制御信号の伝搬遅延が増加する。この発明は、トランシーバの内部でのＢＯＮ−ＩおよびＢＯＮ−Ｏに対する最低限の伝搬遅延も伴う。ＢＯＮ−Ｏはフリップフロップから直接到着し、ＢＯＮ−Ｉはフリップフロップに到達する前に単一のマルチプレクサの遅延のみを有する。このことによって、トランシーバ間の経路を通る制御信号に割当てられ得る伝搬遅延がさらに増加する。
【００３５】
この発明の別の利点は、ＭＯＤＥ信号の設定によって、どのトランシーバでもマスタまたはスレーブに指定できる点である。トランシーバの所与の集合では、ＭＯＤＥ信号の適切な設定、およびサブセット内のトランシーバに対するＢＯＮ−ＯおよびＢＯＮ−Ｉ制御信号の対応する相互接続によって、どのサブセットもチャネル結合することができる。所与の集合内で、チャネル結合されたトランシーバの複数の解体サブセットを作ることも可能である。
【００３６】
これら利点は、フィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）に関連付けられるトランシーバにとって特に魅力的である。この環境では、トランシーバは大きく離れていることがあり、トランシーバ間のチャネル結合制御信号の伝搬遅延は大きな問題である。さらに、ＦＰＧＡのプログラム可能な経路設定リソースはチャネル結合制御信号のために使用することができ、チャネル結合されるトランシーバの任意に規定されるサブセットを作ることが容易となる。この能力は、幅広い用途に対して容易に構成可能であることが意図されるＦＰＧＡにおいて望ましい。
【００３７】
これら利点は、たとえば、複数の集積回路チップにわたるトランシーバのチャネル結合などの他の環境でも魅力的であり得る。
【００３８】
この発明の動作を適切に実行するために、弾性バッファ制御信号（ＢＯＮ−Ｃ）は、それらが使用される３クロックサイクル前に計算されることが好ましい。このことは、必要なＦＩＦＯアドレスの生成を含むマスタの弾性バッファ制御論理は、ＢＯＮ−Ｍを適時に生成するために「先取り（lookahead）」で動作していることを暗示している。
【００３９】
この発明の関連技術の当業者は、この開示の結果としてなされ得るさまざまな修正および追加を認めるであろう。したがって、そのような修正および追加はすべてこの発明の範囲内にあるものと考えられ、この発明は請求の範囲およびその均等物によってのみ限定される。
【図面の簡単な説明】
【００４０】
【図１】チャネル結合の動作を示す図である。
【図２】この発明の通信システムの図である。
【図３】この発明のコントローラの入出力インターフェイスのブロック図である。
【図４】この発明の複数のトランシーバの接続を示す概略図である。
【図５】この発明のトランシーバのコントローラの或る部分のブロック図である。
【図６】マスタのトランシーバおよび２つのスレーブのトランシーバの等価回路を示す図である。
【図１】
2005518753.tif 000003
【図２】
2005518753.tif 000004
【図３】
2005518753.tif 000005
【図４】
2005518753.tif 000006
【図５】
2005518753.tif 000007
【図６】
2005518753.tif 000008
【国際調査報告】
2005518753.tif 000009
2005518753.tif 000010
2005518753.tif 000011
2005518753.tif 000012