【手続補正書】
【提出日】令和2年7月14日(2020.7.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に形成された半導体装置であって、
第１の電源ノード及び第１の接地ノードと接続された第１の信号出力回路と、
前記第１の電源ノードと電気的に切り離された第２の電源ノード及び前記第１の接地ノードと電気的に切り離された第２の接地ノードと接続された第２の信号出力回路と、
前記第１の接地ノードと電気的に接続されたＰ型部位と、前記第２の電源ノードと電気的に接続されたＮ型部位とによって形成されるＰＮ接合部と、
磁気結合する第１および第２の導体コイルを有する磁気結合素子とを備え、
前記第１の導体コイルは、前記第１の信号出力回路の出力側と電気的に接続され、
前記第２の導体コイルは、前記第２の信号出力回路の入力側と電気的に接続される、半導体装置。
【請求項２】
前記半導体基板の主表面には、絶縁体で形成された耐圧保持部によって分離された高電圧領域及び低電圧領域が設けられ、
前記低電圧領域は、
前記第１の電源ノードと電気的に接続された第１のＮ型領域と、
前記第１の接地ノードと電気的に接続された第１のＰ型領域とを有し、
前記高電圧領域は、
前記第２の電源ノードと電気的に接続された第２のＮ型領域と、
前記第２の接地ノードと電気的に接続された第２のＰ型領域とを有し、
前記低電圧領域には、前記第１の信号出力回路及び前記磁気結合素子が形成され、
前記高電圧領域には、前記第２の信号出力回路が形成される、請求項１記載の半導体装置。
【請求項３】
前記第２の導体コイル及び前記第２の信号出力回路の前記入力側とは、ワイヤによって電気的に接続される、請求項１又は２に記載の半導体装置。
【請求項４】
前記第２の導体コイル及び前記第２の信号出力回路の前記入力側とは、前記半導体基板の上層の配線層に形成された導体配線によって電気的に接続される、請求項１又は２に記載の半導体装置。
【請求項５】
ゲート電圧に応じてオンオフする半導体スイッチング素子と、
前記半導体スイッチング素子のオンオフを制御するための制御信号を発生する制御回路と、
請求項１〜４のいずれか１項に記載の半導体装置によって構成されるレベルシフト回路と、
前記第２の電源ノード及び前記第２の接地ノードと接続されて、前記半導体スイッチング素子の前記ゲート電圧を供給するゲート駆動回路とを備え、
前記第１の信号出力回路は、前記制御信号を入力されて前記制御信号に従った信号を出力し、
前記ゲート駆動回路は、前記第２の信号出力回路の出力信号に従って前記ゲート電圧を供給する、電力変換システム。
【請求項６】
前記半導体スイッチング素子は、シリコン材料の絶縁ゲート型バイポーラトランジスタ、炭化シリコン材料の電界効果トランジスタ、又は、窒化ガリウム材料の高電子移動度トランジスタによって構成される、請求項５記載の電力変換システム。
【請求項７】
前記半導体スイッチング素子は、電源配線及び接地配線の間に直列接続された複数の半導体スイッチング素子のうちの上アーム側の半導体スイッチング素子である、請求項５又は６に記載の電力変換システム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
【図１】比較例に係る半導体装置の構成を説明するブロック図である。
【図２】図１に示された半導体装置の模式的な平面図である。
【図３】図１に示された半導体装置の模式的な断面図である。
【図４】実施の形態１に係る半導体装置の構成を説明するブロック図である。
【図５】図４に示された半導体装置の模式的な平面図である。
【図６】図４に示された半導体装置の模式的な断面図である。
【図７】実施の形態１の変形例に係る半導体装置の構成を説明するための模式的な平面図である。
【図８】実施の形態２に係る電力変換システムの第１の構成例を示すブロック図である。
【図９】実施の形態２に係る電力変換システムの第２の構成例を示すブロック図である。
【図１０】実施の形態２に係る電力変換システムの第３の構成例を示すブロック図である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
図１は、比較例に係る半導体装置１００♯の構成を説明するブロック図である。以下に説明するように、半導体装置１００♯は、絶縁及びレベルシフトを伴う信号伝送機能を有する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
低電圧側電源ノードＮｈ１及び高電圧側電源ノードＮｈ２は、電気的に分離される。同様に、低電圧側ＧＮＤノードＮｇ１及び高電圧側ＧＮＤノードＮｇ２も、電気的に分離される。ＰＮ接合部１３０は、高電圧側及び低電圧側の間の耐圧を確保するために、高電圧側電源ノードＮｈ２（Ｎ側）及び低電圧側ＧＮＤノードＮｇ１（Ｐ側）の間に形成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
駆動回路１２０の入力ノードは、高圧スイッチング素子１１７のオン時及びオフ時の間で電圧が変化するように、抵抗素子１１５に対して電気的に接続される。この結果、駆動回路１２０の出力は、高圧スイッチング素子１１７のオンオフ、即ち、制御信号Ｓｉｎのレベル変化に応じて、Ｖｃ２又はＧＮＤ２に設定される。この結果、制御信号ＳｉｎがＶｃ１（Ｈレベル）及びＧＮＤ１（Ｌレベル）の間で遷移するのに従って、出力信号Ｓｏｕｔは、Ｖｃ２（Ｈレベル）及びＧＮＤ２（Ｌレベル）の間で遷移する。この結果、半導体装置１００♯では、制御信号Ｓｉｎ（Ｖｃ１／ＧＮＤ１）に従う出力信号Ｓｏｕｔ（Ｖｃ２／ＧＮＤ２）が得られることによって、絶縁及びレベル変換を伴った信号伝送機能が実現される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
図３は、図１に示された半導体装置１００♯の模式的な断面図である。図３には、図２中のＩＩＩ−ＩＩＩ断面相当が模式的に示される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
又、高電圧側ＧＮＤノードＮｇ２（Ｐ型領域２０８）と、低電圧側ＧＮＤノードＮｇ１（Ｐ型領域２１０，２１１）との間は、Ｐウェル２０６及びＮウェル２０２の間のＰＮ接合、並びに、Ｐウェル２０４，２０５の各々とＮウェル２０２との間のＰＮ接合とを介して分離される。これらのＰＮ接合の各々が、制御電源電圧Ｖｃ２がＮ型領域２０７を介してＮウェル２０２に印加されることによって逆バイアスされることにより、高電圧側ＧＮＤノードＮｇ２及び低電圧側ＧＮＤノードＮｇ１の間が、電気的に絶縁される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
（本実施の形態の説明）
図４は、実施の形態１に係る半導体装置の構成を説明するブロック図である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
駆動回路１１０は、図１と同様に、低電圧側電源ノードＮｈ１（Ｖｃ１）及び低電圧側ＧＮＤノードＮｇ１（ＧＮＤ１）と接続されて、制御信号Ｓｉｎに従った差動信号をノードＮ１ａ及びＮ１ｂ間に出力する。例えば、駆動回路１１０は、制御信号ＳｉｎがＨレベルのときには、ノードＮ１ａにＶｃ１を出力する一方で、ノードＮ１ｂにＧＮＤ１を出力する。反対に、駆動回路１１０は、制御信号ＳｉｎがＬレベルのときには、ノードＮ１ａにＧＮＤ１を出力する一方で、ノードＮ１ｂにＶｃ１を出力する。このように、低電圧側の駆動回路１１０は、ノードＮ１ａ及びＮ１ｂの一方にＶｃ１を出力するとともに、ノードＮ１ａ及びＮ１ｂの他方にＧＮＤ１を出力する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
磁気結合素子１４０は、ノードＮ１ａ及びＮ１ｂの間に接続された導体コイル１４１と、ノードＮ２ａ及びＮ２ｂの間に接続された導体コイル１４２とを有する。導体コイル１４１及び１４２の間は磁気結合されており、導体コイル１４１に生じた電圧変化は、磁気結合によって、導体コイル１４２に伝達される。例えば、ノードＮ２ａ及びＮ２ｂの電圧の高低は、ノードＮ１ａ及びＮ１ｂの電圧の高低と同様となる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
この結果、実施の形態１に係る半導体装置１００では、制御信号Ｓｉｎ（Ｖｃ１／ＧＮＤ１）に従う出力信号Ｓｏｕｔ（Ｖｃ２／ＧＮＤ２）が得られることによって、絶縁及びレベル変換を伴った信号伝送機能が実現される。尚、図４の構成において、駆動回路１１０は「第１の信号出力回路」の一実施例に対応し、駆動回路１２０は「第２の信号出力回路」の一実施例に対応し、ノードＮ１ａ，Ｎ１ｂは「第１の信号出力回路の出力側」に対応し、ノードＮ２ａ，Ｎ２ｂは「第２の信号出力回路の入力側」に対応する。又、導体コイル１４１は「第１の導体コイル」に対応し、導体コイル１４２は「第２の導体コイル」に対応する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
図６においても、Ｐ型領域２０８は、非接地とされて高電圧側ＧＮＤノードＮｇ２を形成し、Ｐ型領域２１０は、接地されて低電圧側ＧＮＤノードＮｇ１を形成する。同様に、Ｎ型領域２０７は、制御電源電圧Ｖｃ２の供給回路（図示せず）と電気的に接続されて高電圧側電源ノードＮｈ２を形成する。Ｎ型領域２０９は、制御電源電圧Ｖｃ１の供給回路（図示せず）と電気的に接続されて、低電圧側電源ノードＮｈ１を形成する。さらに、半導体基板２００（Ｐ型）及びＮウェル２０２の間のＰＮ接合によって、図１に示されたＰＮ接合部１３０が形成される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
上側に配置される導体コイル１４２の一端は、導体パッド２６１と電気的に接続される。導体コイル１４２の他端は、導体パッド２６２（図５）と電気的に接続される。この結果、駆動回路１１０からノードＮ１ａ，Ｎ１ｂ（導体コイル１４１）に出力された信号の電圧は、導体パッド２６１，２６２及び導体２６０を経由して、高電圧領域ＡＲ２内に形成される導体パッド２７１，２７２（図５）へ伝達されて、駆動回路１２０へ入力される。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
図７を参照して、実施の形態１の変形例に係る半導体装置は、図５に示された実施の形態１に係る半導体装置と比較して、ワイヤ等で形成された導体２６０に代えて、半導体基板上に形成された、オンチップ配線２６５が配置される点で異なる。オンチップ配線２６５は、図５での導体（ワイヤ）２６０と同様に、導体パッド２６１及び２７１の間、並びに、導体パッド２６２及び２７２の間を電気的に接続する。これにより、図４における、磁気結合素子１４０の二次側の導体コイル１４２の一端及び他端に相当するノードＮ２ａ，Ｎ２ｂと、高電圧側の駆動回路１２０の入力側とが電気的に接続される。実施の形態１の変形例に係る半導体装置のその他の部分の構成及び動作は、実施の形態１に係る半導体装置と同様であるので、詳細な説明は繰り返さない。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
実施の形態１の変形例に係る半導体装置では、ワイヤ等の導体２６０をチップ上に配する工程が不要となるので、実施の形態１に係る半導体装置と比較して、組み立て性が向上する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
半導体スイッチング素子３１０ａ及び３１０ｂは、トーテムポール接続されており、電源配線ＰＬ及び接地配線ＧＬとの間にノードＮｏを経由して直列に接続される。接地配線ＧＬは、低電圧側ＧＮＤノードＮｇ１と電気的に接続されており、両者は同電位である。還流ダイオード３１５ａ及び３１５ｂは、半導体スイッチング素子３１０ａ及び３１０ｂに対して逆並列に接続される。図８の構成例では、半導体スイッチング素子３１０ａ，３１０ｂは、Ｓｉ半導体を材料とする絶縁ゲート型バイポーラトランジスタ、即ち、Ｓｉ−ＩＧＢＴによって構成される。又、還流ダイオード３１５ａ及び３１５ｂについても、Ｓｉ材料によるダイオードによって構成される。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
ＭＣＵ３２０は、このような電力変換の制御のための、半導体スイッチング素子３１０ａのオンオフを制御する制御信号Ｓａ、及び、半導体スイッチング素子３１０ｂのオンオフを制御する制御信号Ｓｂを生成する。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
実施の形態２では、レベルシフト回路３３０には、実施の形態１又はその変形例に係る半導体装置が適用される。即ち、実施の形態１又はその変形例の半導体装置１００に対して、ＭＣＵ３２０からの制御信号Ｓａが、制御信号Ｓｉｎとして入力されると、制御信号Ｓａがレベル変換された半導体装置１００からの出力信号Ｓｏｕｔが、ゲート駆動回路３４０ａへ入力される。ＧＮＤ２及び制御電源電圧Ｖｃ２を受けて作動するゲート駆動回路３４０ａが、レベルシフト回路３３０（半導体装置１００）からの出力信号に従ったゲート電圧を、半導体スイッチング素子３１０ａのゲートへ出力することで、制御信号Ｓａに従って半導体スイッチング素子３１０ａのオンオフが制御される。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
尚、実施の形態２で説明した電力変換システムの構成は例示に過ぎず、電力変換システムの回路構成を特に制限することなく、半導体スイッチング素子のゲート駆動に、実施の形態１又はその変形例に係る半導体装置１００を適用することができる。即ち、半導体装置１００の適用は、トーテムポール接続された上アームの半導体スイッチング素子のゲート駆動に限定されるものではない点を確認的に記載する。半導体装置１００は、電力変換システムへの適用に限定されず、絶縁及びレベルシフトを伴う信号伝送機能が必要とされる任意の機器及びシステムに適用することが可能である。
【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2019216133.tif 000001
【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2019216133.tif 000002
【手続補正２２】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2019216133.tif 000003