(57)【要約】界面層５２０が金属とＳｉベースの半導体との間に配置されかつそれらと接触する電気デバイスであって、界面層は金属と半導体との間に電流を通すことを依然として可能にしながら半導体のフェルミ準位をピン止め解除するのに有効な厚さとまっている。この界面層は例えば、（窒素、酸素、酸窒化物、ヒ素、水素、および／またはフッ素から作られた）パシベーション材料の１枚の層、ときに分離層も含む。ある場合には、界面層は半導体パシベーション材料の単層であってよい。界面層の厚さは電気デバイスに対して１０Ω−μｍ2以下あるいはさらに１Ω−μｍ2以下の最小固有接触抵抗に対応する。
2005536070.tif 000002
【特許請求の範囲】
【請求項１】
金属と、
フェルミ準位を有するケイ素ベースの半導体と、
前記金属と半導体との間に配置され、それらと接触し、前記半導体の前記フェルミ準位をピン止め解除するように構成された界面層と
を含み、約１０００Ω−μｍ2以下の固有接触抵抗を有している電気デバイス。
【請求項２】
前記界面層はパシベーション材料を含む請求項１に記載の電気デバイス。
【請求項３】
前記パシベーション材料はケイ素の窒化物、フッ化物、酸化物、酸窒化物、水酸化物、および／またはヒ化物のうちの１つまたは複数を含む請求項２に記載の電気デバイス。
【請求項４】
前記界面層は基本的に、前記半導体の前記フェルミ準位をピン止め解除するように構成された単層から成る請求項３に記載の電気デバイス。
【請求項５】
前記界面層は分離層をさらに含む請求項２に記載の電気デバイス。
【請求項６】
前記固有接触抵抗は約１００Ω−μｍ2以下である請求項１に記載の電気デバイス。
【請求項７】
前記固有接触抵抗は約５０Ω−μｍ2以下である請求項１に記載の電気デバイス。
【請求項８】
前記固有接触抵抗は約１０Ω−μｍ2以下である請求項１に記載の電気デバイス。
【請求項９】
前記固有接触抵抗は約１Ω−μｍ2以下である請求項１に記載の電気デバイス。
【請求項１０】
前記界面層は窒素性物質存在下で前記半導体を加熱することによって製造されるパシベーション層を含む請求項１に記載の電気デバイス。
【請求項１１】
前記窒素性物質はアンモニア（ＮＨ3）、窒素（Ｎ2）、または非結合窒素（Ｎ）のうち少なくとも１つを含む請求項１０に記載の電気デバイス。
【請求項１２】
前記界面層がパシベーション材料を含む金属−界面層−Ｓｉベース半導体接合を含み、前記電気デバイスが約１０００Ω−μｍ2以下の固有接触抵抗を有している電気デバイス。
【請求項１３】
前記固有接触抵抗は約１００Ω−μｍ2以下である請求項１２に記載の電気デバイス。
【請求項１４】
前記固有接触抵抗は約５０Ω−μｍ2以下である請求項１２に記載の電気デバイス。
【請求項１５】
前記固有接触抵抗は約１０Ω−μｍ2以下である請求項１２に記載の電気デバイス。
【請求項１６】
前記固有接触抵抗は約１Ω−μｍ2以下である請求項１に記載の電気デバイス。
【請求項１７】
前記パシベーション材料はケイ素の窒化物、フッ化物、酸化物、酸窒化物、水酸化物、および／またはヒ化物のうちの１つまたは複数を含む請求項１２に記載の電気デバイス。
【請求項１８】
前記界面層はパシベーション層および分離層を含む請求項１７に記載の電気デバイス。
【請求項１９】
半導体の表面と導電体との間に配置された界面層を使用して電気接合におけるケイ素ベースの半導体のフェルミ準位をピン止め解除する工程を含む方法であって、前記界面層は（ｉ）約１０００Ω−μｍ2未満の固有接触抵抗を有する接合を提供すると共に前記半導体内の金属誘起ギャップ準位の作用を低減させるのに十分な厚さを有し、（ii）前記半導体の表面をパシベートする方法。
【請求項２０】
前記固有接触抵抗は約１００Ω−μｍ2以下である請求項１９に記載の方法。
【請求項２１】
前記固有接触抵抗は約５０Ω−μｍ2以下である請求項１９に記載の方法。
【請求項２２】
前記固有接触抵抗は約１０Ω−μｍ2以下である請求項１９に記載の方法。
【請求項２３】
前記固有接触抵抗は約１Ω−μｍ2以下である請求項１９に記載の方法。
【請求項２４】
前記界面層は約１Ω−μｍ2以下の電気接合の固有接触抵抗を提供するのに十分な厚さを有する請求項１９に記載の方法。
【請求項２５】
前記界面層はケイ素のヒ化物、水酸化物、フッ化物、酸化物、酸窒化物、窒化物を含むリストから選択されたパシベーション材料を含む請求項１９に記載の方法。
【請求項２６】
前記界面層は基本的に単層から構成される請求項２５に記載の方法。
【請求項２７】
前記界面層は約３００℃を超える温度にて前記半導体上で成長される請求項１９に記載の方法。
【請求項２８】
前記界面層は窒素性物質存在下で成長される請求項２７に記載の方法。
【請求項２９】
前記窒素性物質はアンモニア（ＮＨ3）、窒素（Ｎ2）、または非結合窒素（Ｎ）のうちの１つを含む請求項２８に記載の方法。
【請求項３０】
前記界面層は水素イオンとフッ素イオンを含む液体内に前記半導体を浸漬することによって成長される請求項１９に記載の方法。
【請求項３１】
Ｓｉベース半導体と、導電体のフェルミ準位を前記半導体の伝導帯と位置合わせすることを可能にする厚さを有する界面層によって前記半導体から分離された導電体との間に接合を含む電気デバイスであって、約１０００Ω−μｍ2未満の固有接触抵抗を有している電気デバイス。
【請求項３２】
前記固有接触抵抗は約１００Ω−μｍ2以下である請求項３１に記載の電気デバイス。
【請求項３３】
前記固有接触抵抗は約５０Ω−μｍ2以下である請求項３１に記載の電気デバイス。
【請求項３４】
前記固有接触抵抗は約１０Ω−μｍ2以下である請求項３１に記載の電気デバイス。
【請求項３５】
前記固有接触抵抗は約１Ω−μｍ2以下である請求項３１に記載の電気デバイス。
【請求項３６】
Ｓｉベース半導体と、導電体のフェルミ準位を前記半導体の価電子帯と位置合わせすることを可能にする厚さを有する界面層によって前記半導体から分離された導電体との間に接合を含む電気デバイスであって、約１０００Ω−μｍ2未満の固有接触抵抗を有している電気デバイス。
【請求項３７】
前記固有接触抵抗は約１００Ω−μｍ2以下である請求項３６に記載の電気デバイス。
【請求項３８】
前記固有接触抵抗は約５０Ω−μｍ2以下である請求項３６に記載の電気デバイス。
【請求項３９】
前記固有接触抵抗は約１０Ω−μｍ2以下である請求項３６に記載の電気デバイス。
【請求項４０】
前記固有接触抵抗は約１Ω−μｍ2以下である請求項３６に記載の電気デバイス。
【請求項４１】
Ｓｉベース半導体と、前記半導体のフェルミ準位を導電体のフェルミ準位と無関係なものにできる厚さを有する界面層によって前記半導体から分離された導電体との間に接合を含み、前記電気デバイスは約１０００Ω−μｍ2未満の固有接触抵抗を有している電気デバイス。
【請求項４２】
前記固有接触抵抗は約１００Ω−μｍ2以下である請求項４１に記載の電気デバイス。
【請求項４３】
前記固有接触抵抗は約５０Ω−μｍ2以下である請求項４１に記載の電気デバイス
【請求項４４】
前記固有接触抵抗は約１０Ω−μｍ2以下である請求項４１に記載の電気デバイス。
【請求項４５】
前記固有接触抵抗は約１Ω−μｍ2以下である請求項４１に記載の電気デバイス。
【請求項４６】
ｎ型またはｐ型半導体材料のいずれかのケイ素ベースの半導体と、
前記半導体がｎ型半導体材料の場合には前記半導体の伝導帯にほぼ等しい仕事関数を有し、または、前記半導体がｐ型半導体材料の場合には前記半導体の価電子帯にほぼ等しい仕事関数を有する金属と、
前記半導体と前記金属との間に配置され、その両方に接触する界面層とを備えた電気デバイスであって、約１０００Ω−μｍ2以下の固有接触抵抗を有している電気デバイス。
【請求項４７】
前記界面層はパシベーション材料を含む請求項４６に記載の電気デバイス。
【請求項４８】
前記パシベーション材料はケイ素の窒化物、フッ化物、酸化物、酸窒化物、水酸化物、および／またはヒ化物のうちの１つまたは複数を含む請求項４７に記載の電気デバイス。
【請求項４９】
前記界面層は基本的に、前記半導体のフェルミ準位をピン止め解除するように構成された単層から成る請求項４８に記載の電気デバイス。
【請求項５０】
前記界面層は分離層をさらに含む請求項４７に記載の電気デバイス。
【請求項５１】
前記固有接触抵抗は約１００Ω−μｍ2以下である請求項４６に記載の電気デバイス。
【請求項５２】
前記固有接触抵抗は約５０Ω−μｍ2以下である請求項４６に記載の電気デバイス。
【請求項５３】
前記固有接触抵抗は約１０Ω−μｍ2以下である請求項４６に記載の電気デバイス。
【請求項５４】
前記固有接触抵抗は約１Ω−μｍ2以下である請求項４６に記載の電気デバイス。
【請求項５５】
前記界面層は窒素性物質存在下で前記半導体を加熱することによって製造されるパシベーション層を含む請求項４６に記載の電気デバイス。
【請求項５６】
前記窒素性物質はアンモニア（ＮＨ3）、窒素（Ｎ2）、または非結合窒素（Ｎ）のうち少なくとも１つを含む請求項５５に記載の電気デバイス。
【請求項５７】
ｎ型またはｐ型半導体材料のいずれかのケイ素ベースの半導体と、
前記半導体がｐ型半導体材料の場合には前記半導体の伝導帯末端に実質的に等しい仕事関数を有し、または、前記半導体がｎ型半導体材料の場合には前記半導体の価電子帯末端にほぼ等しい仕事関数を有する金属と、
前記半導体と前記金属との間に配置され、その両方に接触する界面層とを備えた電気デバイス。
【請求項５８】
前記界面層はパシベーション材料を含む請求項５７に記載の電気デバイス。
【請求項５９】
前記パシベーション材料はケイ素の窒化物、フッ化物、酸化物、酸窒化物、水酸化物、および／またはヒ化物のうちの１つまたは複数を含む請求項５８に記載の電気デバイス。
【請求項６０】
前記界面層は基本的に前記半導体のフェルミ準位をピン止め解除するように構成された単層から成る請求項５７に記載の電気デバイス。
【請求項６１】
前記界面層は分離層をさらに含む請求項５７に記載の電気デバイス。
【発明の詳細な説明】
【関連出願】
【０００１】
本出願は、２００３年１月１４日に本願明細書の発明者らによって出願され、本出願として同譲受人に与えられた「ＩＮＳＵＬＡＴＥＤ  ＧＡＴＥＤ  ＦＩＬＤ  ＥＦＦＣＴ  ＴＲＡＮＳＩＳＴＯＲ  ＨＡＶＩＮＧ  ＳＣＨＯＴＴＫＹ  ＢＡＲＲＩＥＲＳ  ＴＯ  ＴＨＥ  ＣＨＡＮＮＥＬ」と題された米国特許同時継続出願第１０／３４２，５７６号に関連する。この関連出願はその全体を参照によって本願に組み入れた。
【技術分野】
【０００２】
本発明は一般に半導体プロセスおよび半導体デバイスに関する。本発明は、より詳細には、半導体のフェルミ準位を金属−界面層−半導体接合でピン止め解除(depinning)する方法とそのような接合を用いるデバイスに関する。
【背景技術】
【０００３】
現代のデバイスにおいて最も基本的な電気接合の１つは金属−半導体接合である。このような接合では、金属（アルミニウムなど）が半導体（ケイ素など）と接触させられる。これが基本的に整流するデバイス（ダイオード）を形成する。つまり、この接合は他の方向ではなく、より有利に電流を一方向に導く傾向にある。別の例では、使用される材料に応じて、接合はオーミック接合となる（例えば、そのコンタクトは電流の方向に関係なく、無視してよい抵抗を有する）。１９２６年、ＧｒｏｎｄｈａｌとＧｅｉｇｅｒがこれら接合の整流態様を初めて試験し、１９３８年、Ｓｃｈｏｔｔｋｙが観察された整流に対する理論的説明を発展させた。
【０００４】
ショットキー理論は金属と半導体との間のコンタクトの表面における障壁に左右されるような金属−半導体コンタクトの整流影響を説明した。このモデルでは、（電子が金属から半導体へと移動するのに必要な電位によって測定されるような）障壁の高さは、金属の仕事関数（仕事関数とは金属のフェルミ準位で電子を解放するのに必要なエネルギーである。フェルミ準位とはＴ＝０において最も高く占有するエネルギー準位である）と半導体の電子親和力（電子親和力とは自由電子のエネルギーと半導体の伝導帯末端との間の差である）との間の差であると仮定され、次式のように表される。
φB＝ΦM−χS              ［１］
上式中、ΦBは障壁高、ΦMは金属の仕事関数、χSは半導体の電子親和力である。
【０００５】
当然ながら、この理論を実験的に検証するために多数の試みがなされた。この理論が正しい場合、一般的な半導体に接触させると、異なる作業関数の金属に対する障壁高に直接的な変動が観察されて当然である。しかし、観察されたのは直接的なｓｃａｌｉｎｇではなく、モデルが示唆する以上により一層弱い、仕事関数に対する変動であった。
【０００６】
Ｂａｒｄｅｅｎは半導体の表面準位が障壁高を決定する役割を果たすという概念を導入することによって、理論予測と実験観察との間のこの差を説明しようとした。表面準位とは、不完全な共有結合、不純物、結晶終端の影響から生じる半導体結晶の末端における（価電子帯と導電帯との間のバンドギャップ内の）エネルギー準位である。図１はアンパシベート(un-passivated)シリコン表面１００の断面を示す。示した特定のシリコン表面はＳｉ（１００）２×１表面である。図示のように、表面にある原子１１０などのシリコン原子は完全には配位結合しておらず、ダングリング・ボンド１２０のような不十分なダングリング・ボンドを含んでいる。これらのダングリング・ボンドが電荷を取り込む表面準位の原因となっている可能性がある。
【０００７】
Ｂａｒｄｅｅｎモデルはその表面準位が半導体内のフェルミ準位を価電子帯と伝導帯との間のある地点にピン止め(pin)するのに十分であると仮定している。これが正しい場合、金属−半導体接合における障壁高は金属の仕事関数とは無関係でなければならない。しかし、この条件が実験的に観察されるのはまれであるので、（ショットキーと同様に）Ｂａｒｄｅｅｎモデルは限定的な例として最良であると考えられる。
【０００８】
金属−半導体接合での半導体のフェルミ準位のピン止めに存在する原因は長年にわたって依然として解明されていない。実際今日まで、いかなる説明もそのような接合に関する実験観察のすべてを満足していない。しかし、１９８４年、Ｔｅｒｓｏｆｆがそのような接合の物理学を上手く説明するモデルを提唱した。１９８４年２月６日発行のＰｈｙｓ．ＲＥｖ．Ｌｅｔｔ．５２（６）、Ｊ．Ｔｅｒｓｏｆｆの「Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｈｅｉｇｈｔｓ  ａｎｄ  ｔｈｅ  Ｃｏｎｔｉｎｕｕｍ  ｏｆ  Ｇａｐ  Ｓｔａｔｅｓ」を参照されたい。
【０００９】
Ｔｅｒｓｏｆｆモデル（これはＨｅｉｎｅとＦｌｏｒｅｓおよびＴｅｊｅｄｏｒによる研究に基づいて構築されている。Ｐｈｙｓ．ＲＥｖ．Ｂ１５，２１５４（１９７７年）、Ｌｏｕｉｅ、Ｃｈｅｌｉｋｏｗｓｋｙ、およびＣｏｈｅｎの「Ｉｏｎｉｃｉｔｙ  ａｎｄ  ｔｈｅｔｈｅｏｒｙ  ｏｆ  Ｓｃｈｏｔｔｋｙ  ｂａｒｒｉｅｒｓ」も参照すること）は、金属−半導体界面における半導体のフェルミ準位をバルク半導体のエネルギー・バンド構造に関連する効果的な「ギャップ中心」付近でピン止めすることを提唱している。ピン止めとはいわゆる金属誘起ギャップ準位（ＭＩＧＳ）によるものであり、これは金属の近接性に起因して密集する、半導体のバンドギャップのエネルギー準位である。すなわち、金属内の電子の波動関数は金属の表面で突然終了しないが、その表面からの距離に比例して減少する（つまり、半導体の内側に延びる）。半導体内の状態密度に関する和総則(sun rule)を維持するために、表面近傍の電子は価電子帯の状態密度が低減されるように、価電子帯に由来するギャップ内のエネルギー準位を占有する。電荷の中立性を維持するために、次に（半導体のフェルミ準位を定める）最高被占準位は価電子帯に由来する状態から伝導帯に由来する状態への交差点に存在するであろう。この交差はバンド構造の分岐点に発生する。Ｔｅｒｓｏｆｆモデルに基づく障壁高さの計算はすべての金属−半導体接合に関して実験的に観察されたすべての障壁高さを満たす訳ではないが、そのような接合の多くに対して概ね十分一致している。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ダイオード特性に対する表面効果の１つの最終的な源は不均質性である。すなわち、障壁高さに影響を及ぼす因子（例えば、表面状態密度）が接合の面にわたって変動する場合、結果として得られる接合の特性は異なる領域の特性の線形結合ではないことが認められる。要約すれば、従来の金属−半導体接合はショットキー障壁によって特徴付けられ、その特性（例えば、障壁高さ）は表面状態、ＭＩＧＳ、不均質性に左右される。
【００１１】
金属−半導体界面における障壁高さの重要性は、それが接合の電気的特性を決定することである。したがって、金属−半導体界面の障壁高さを制御または調節することができるなら、所望の特性の電気デバイスを製造できるであろう。そのような障壁高さの調節は、デバイスの寸法がより一層小さくなるにつれて、さらに重要なものとなろう。しかし、障壁高さを調節できるようになるまでには、その半導体のフェルミ準位をピン止め解除(depin)しなければならない。以下で詳細に考察するように、本発明者らは金属と半導体との間で実質的に電流が流れることを依然として可能にするデバイスにおいてこの目的を達成した。
【課題を解決するための手段】
【００１２】
本発明者らは金属−界面層−半導体接合を形成するように、金属とケイ素ベース半導体（例えば、Ｓｉ、ＳｉＣ、およびＳｉＧｅ）との間に配置された薄い界面層について障壁高さを決定した。そこには対応する最小固有接触抵抗が存在する。この最小固有接触抵抗に対応する界面層厚は使用される材料に応じて変動するであろうが、その厚さは接合にバイアス（順バイアスまたは逆バイアス）が印加されたときに金属と半導体との間に依然として電流を流すことを可能にしながら、半導体のフェルミ準位をピン止め解除できるようにするものである。本発明者らは、フェルミ準位をピン止め解除することによって、ピン止め解除しない場合に半導体表面に存在する可能性があるすべてのあるいは実質的にすべてのダングリング・ボンドが終端し、また半導体を金属から十分な距離だけ離間させることによって、ＰＭＩＧＳの影響が克服されたかあるいは少なくとも低減された条件を示す。約１０Ω−μｍ2以下またはさらには約１Ω−μｍ2以下の最小固有接触抵抗が本発明に従ってそのような接合に対して達成されるであろう。
【００１３】
したがって、一実施態様では、本発明は界面層が金属と半導体とのの間に配置されかつそれらに接触させられ、かつ電気デバイスにバイアスが印加されたときに金属と半導体との間に依然として電流を流すことを可能にしながら、半導体のフェルミ準位をピン止め解除できるように構成された電気デバイスを提供する。この電気デバイスの最小固有接触抵抗は約１０Ω−μｍ2より小さい。この界面層はパシベーション材料（例えば、窒化物、酸化物、酸窒化ケイ素、ヒ素、水酸化物、および／またはフッ化物）を含んでよく、またときに分離層を含んでもよい。ある場合には、この界面層は基本的には半導体パシベーション材料の単層（あるいはいくつかの単層）であってよい。
【００１４】
別の実施態様では、この界面層は、プラズマ工程から発生される、例えばアンモニア（ＮＨ3）、窒素（Ｎ2）、または非結合気体窒素（Ｎ）などの窒素性物質の存在下で半導体を加熱することによって製造されたパシベーション層から作られる。このような場合、界面層は真空室内で半導体を窒素性物質に曝露させた状態で半導体を加熱することによって製造される。
【００１５】
本発明のさらなる実施態様は、半導体の表面と導体との間に配置された界面層を使用して電気接合における半導体のフェルミ準位をピン止め解除する方法を提供する。この界面層は、（ｉ）半導体内のＭＩＧＳを低減させるのに十分な厚さであることが好ましく、また（ii）半導体の表面をパシベートすることが好ましい。界面層の存在にも関わらず、著しい電流が導体と半導体との間を流れる可能性があるが、これは界面層の厚さが接合に対して最小（またほぼ最小の）固有接触抵抗を提供するように選択される可能性があるためである。上記のように、この界面は窒化物、酸化物、酸窒化ケイ素、ヒ素、水酸化物、および／またはフッ化物などのパシベーション材料を含んでいる。
【００１６】
本発明のさらなる実施態様は、半導体とその半導体から半導体のフェルミ準位を（ｉ）半導体の伝導帯と合うようにするか、（ii）半導体の価電子帯と合うようにするか、あるいは（iii）半導体のフェルミ準位と無関係になるように構成された界面層の分だけ離間された導体との間に、接合を提供する。これらのうちのある場合、またはすべての場合において、接合にバイアスが印加されたときに電流が導体と半導体との間に流れる可能性がある。これは界面層が接合に対して最小またほぼ最小の固有接触抵抗に対応する厚さを有するためである。例えば、約２５００Ω−μｍ2、約１０００Ω−μｍ2、約１００Ω−μｍ2、約５０Ω−μｍ2、約１０Ω−μｍ2以下の、またはさらに約１Ω−μｍ2以下の最小固有接触抵抗が達成される可能性がある。
【００１７】
金属−半導体接合だけでなくそのような接合を用いたデバイスにおけるケイ素ベース半導体（例えば、Ｓｉ、ＳｉＣ、ＳｉＧｅ）のフェルミ準位をピン止め解除する方法を本明細書で記載する。以下により完全に説明するように、界面層が半導体と金属との間に導入される。この界面層は半導体表面をパシベートするように（すなわち、表面の化学安定性を保証するように、パシベートしない場合に半導体表面に存在する可能性があるダングリング・ボンドを終端するように）、かつＭＩＧＳの影響を低減させるように金属から半導体を離間させるように機能する。
【００１８】
以上でより詳細に説明するように本発明者らは金属−界面層−半導体接合を形成するように、金属とケイ素ベース半導体（例えば、Ｓｉ、ＳｉＣ、ＳｉＧｅ）との間に配置された薄い界面層について障壁高さを決定した。そこには対応する最小固有接触抵抗が存在する。実際に、本発明によるそのような接合では、約１０Ω−μｍ2以下、あるいはさらに約１Ω−μｍ2以下の最小の固有接触抵抗を実現することができる。そのような低い接触抵抗を達成するために、ｎ型半導体については半導体の伝導帯に近い仕事関数を有する金属が選択され、あるいはｐ型半導体については価電子帯に近い仕事関数を有する金属が選択される。
【００１９】
そのような接合においてはショットキー障壁は既に最小化されており、これはそのショットキー障壁が、フェルミ準位が半導体のバンドギャップの概ね中心にピン止めされた接合によって示されたショットキー障壁に比べて一層小さいことを意味する。このような接合の電流対電圧（ＩＶ）特性は非線形であり、一般に電圧の上昇にしたがって上昇する傾斜を有するので、電圧に対する電流の導関数は電圧に対して上昇する。この結果、微分抵抗（ｄＶ／ｄＩ）は減少し、抵抗（Ｖ／Ｉ）は減少する。したがって、ＩＶ特性の原点（０ボルト）付近で高い抵抗または高い微分抵抗を有する接合は、より高電圧において著しく低い抵抗または低い微分抵抗を有する可能性がある。
【００２０】
本発明は金属−界面層−半導体接合に対して電流−電圧の原点付近で低い抵抗と低い微分抵抗を達成する。一般に、原点付近の電圧は約１００ｍＶより小さくなければならず、そのような低い抵抗の接合を測定、決定、かつ利用するためには、より好適には１０ｍＶであるべきである。電圧が高くなれば、接合抵抗は一層低くなるであろう。したがって、本発明の特徴はある接触の抵抗に対して上限を設定することであり、この上限は低電圧で生じる。
【００２１】
上記のようにショットキー障壁が最小化された接合においては、（ｎ型およびｐ型半導体のそれぞれについて）０ボルトでの接合界面のフェルミ準位は伝導帯末端あるいは価電子帯末端に存するか、あるいはその付近に存するので、特に低電圧ではＩＶ特性はほぼ対称的になるでろうことにさらに注目する必要がある。この場合、「順バイアス」という用語は、順バイアスがより大きな電流が流れるための方向に相当するダイオードの一般的な意味合いで定義されない。したがって、本発明の低抵抗の接合を決定するか、または利用する際には、電圧は正または負のいずれであってもよい。
【００２２】
（本発明のさらなる実施形態に従って）ショットキー障壁が接合界面のフェルミ準位がピン止めされている場合には通常は半導体のミッドギャップ辺りにあるであろうショットキー障壁よりも、より高い接合を作ることも可能である。本発明では、そのような接合はｐ型半導体の伝導帯末端に近いか、または実質的に等しい仕事関数を有する金属の間に形成されるか、あるいはｎ型半導体の価電子帯末端に近いか、または実質的に等しい仕事関数を有する金属の間に形成される。ｎ型（ｐ型）半導体が金属に対して正（負）バイアスに印加されると小さな電流が流れ、電圧が反転されると大きな電流が流れるという点で、これらの接合はダイオードである。低電流状態は逆バイアスと呼ばれ、高電流状態は正バイアスと呼ばれる。
【００２３】
ダイオードの場合の低抵抗は順バイアス条件において関連するだけである。本発明に従って作られた接合では、界面層の抵抗の寄与度はショットキー障壁による抵抗に比して小さい。すなわち、本発明に従って作られた接合に対する順バイアス条件では電荷の移送は、主として界面の障壁上の半導体からのキャリヤの熱放射によるものであり、界面誘電体を通るトンネリングによるものではない。したがって、ダイオードの場合の低抵抗はショットキー障壁によって示される抵抗よりも低いことを意味する。
【００２４】
ダイオードのある用途では、高い逆バイアスに耐える能力は、順バイアスにおける高い電流に比してより望ましい。これらの用途は高電圧／低出力用途であろう。このような場合、低抵抗は不可欠というわけではなく、本発明のさらに別の実施形態に従って作られた接合は、接合内の半導体のフェルミ準位がピン止めされた場合に、そうでない場合に達成されるであろう電圧よりも、高電圧に耐え得る高電圧ダイオードを提供する。
【００２５】
以下本発明をその現在の好ましい実施形態に関して考察するが、この考察は発明の範囲を限定することを意図するものではない。本発明の開示を検討することによって、他の当業者は同じ効果を得るために、本願明細書に記載したものと代替され得る同等の手順、材料、または構造体を認めてよい。そのような同等物の使用は本発明内にあるものとみなされることを読み手に助言し、指摘しておく。例えば、以下の考察が周知の構造体およびデバイスについて言及している場合、幅広い範囲のそのような構造体およびデバイスに対する本発明の幅広い適用可能性を部分的に説明するためにブロック図を用いる。
【発明を実施するための最良の形態】
【００２６】
Ｉ．序論および定義
本発明の考察は当業者には周知であるが、読み手のすべてにはよく知られていない可能性がある用語を使用する。したがって、本発明の詳細な考察を始める前に、特定の用語と概念を定義することが有用である。金属−半導体接合の特性と本発明の影響を理解するためには、図２に視覚的に示したいくつかの重要なエネルギー尺度を参照する必要がある。いわゆる真空レベル（Ｅ0）は金属または半導体から電子自身が完全に自由になるために電子が持つことを必要とする最小エネルギーを表す。金属の場合、フェルミ準位（ＥF）はその材料に対する最も高く占有されたエネルギー準位を表す。つまり、フェルミ準位より下のほぼすべてのほぼすべてのエネルギー準位は充填されるが、フェルミ準位より上のほぼすべてのエネルギー準位は空である。次に、金属の仕事関数（ΦM）はフェルミ準位で電子を解放するのに必要なエネルギーとして定義され、数学的には真空レベルとフェルミ準位との間の差であるこの仕事関数は金属の不変のバルク特性である。
【００２７】
図示のように、半導体はフェルミ準位（ＥF）と仕事関数（ΦS）も有するが、仕事関数は半導体の不変の性質ではない。フェルミ準位は半導体内のドーピング・レベル（すなわち、電子キャリヤ濃度および正孔キャリヤ濃度を変化させる、半導体結晶に導入される不純物の相対量）に応じて変動するので、別のパラメータ、つまり電子親和力（χS）が定められる。電子親和力は半導体の不変の性質であり、真空レベルと半導体の伝導帯末端との間の差である。ある半導体では、ほぼすべてのエネルギー準位が価電子帯（ＥV）に満たされるが、伝導帯（ＥC）はほぼ空である。
【００２８】
ここで、金属と金属の仕事関数よりも小さい仕事関数（すなわち、ΦS＜ΦM）を有するｎ型半導体との間の従来の接合について考える。ｎ型半導体は電子が多数電荷担体である半導体の一種である（ｐ型半導体では、正孔が多数電荷担体である）。図３に示すように、半導体内のフェルミ準位は金属内のフェルミ準位よりも高いために、材料が接触したときに電子は半導体３１０から金属３２０へと移動する。したがって、空乏領域（すなわち、自由電荷担体が存在しない領域）３３０は近傍で接合界面３４０を形成する。
【００２９】
電子が半導体側から接合界面に接近するにつれて、空乏領域の形成は電界およびいわゆる「バンドの曲がり」を生じる（図４参照）。バンドの曲がりは電子の半導体への移動あるいは半導体からのさらなる移動を阻止するエネルギー障壁（上記）を形成する。同様の障壁は、金属の仕事関数が半導体の仕事関数よりも小さい場合に、金属とｐ型半導体との間の接合について形成される。しかし、半導体の仕事関数が金属の仕事関数よりも大きい金属−ｎ型半導体接合あるいは半導体の仕事関数が金属の仕事関数よりも小さい金属−ｐ型半導体接合、そのようなエネルギー障壁は形成されず、コンタクトは基本的にオーミックであると言われる。
【００３０】
上記のように、ショットキーは最初に金属−半導体接合において形成されるエネルギー障壁（Φb）は単純に金属の仕事関数と半導体の電子親和力との間の差であると仮定したが、実験ではこの関係が証明されなかった。これに代わって、半導体におけるフェルミ準位のピン止めを説明することによって障壁高さを正確に推定するために、表面の欠陥状態、不均質性、ＭＩＧＳの影響を考慮するさらに複雑な説明が登場する。本発明者らは、（表面準位と可能性のある不均質性を除去するか、または少なくとも低減させるために）半導体表面をパシベートすると共に（ＭＩＧＳの影響を除去するか、または少なくとも低減させるために）導体から金属を離間させることによって、接合におけるＳｉベースの半導体のフェルミ準位を金属を用いてピン止め解除する（故に障壁高さの制御または調整を可能にする）と考えられる技術を生み出した。このピン止め解除は接合に順バイアスが印加されるときに半導体と金属との間に界面層を導入することによって達成される。
【００３１】
この後者の点が重要である。以下でさらに考察するように、半導体のエネルギー帯と導体の価電子帯が合う（すなわち、半導体のフェルミ準位が半導体のタイプおよび／またはコンタクトの用途に応じて半導体の伝導帯または価電子帯と合う）コンタクトに関しては、界面層が非常に薄い場合、ＭＩＧＳが存在するためにその接合の固有接触抵抗が増大し、その結果障壁高さが大きくなる。故に、電流が妨げられる。逆に、界面層が非常に厚い場合、固有接触抵抗は再び増大し、トンネリングの制限のために接合に流れる電流は低くなる。本発明はＭＩＧＳの影響を低減または除去するの十分厚い層であると同時に、依然として大きな電流の流れを可能にするの十分薄い層を達成する。
【００３２】
II．半導体表面のパシベーション
半導体デバイス製造工程の間に行われる一般的な加工工程はケイ素表面のパシベーションである。（酸化物または別の材料を用いた）表面パシベーションは下にあるケイ素を化学的に中性化し、物理的に保護する。例えば、（二酸化ケイ素の保護膜を形成するための適切な環境下で）ケイ素表面を酸素に曝露させれば、酸素がケイ素表面のダングリング・ボンドと反応して、表面のケイ素の原子価を満たし、かつ表面を完全に配位結合した状態にする共有結合を形成することが可能となる。これらの共有結合はケイ素表面に化学的安定性を与える。共有結合はまた、表面における半導体結晶の中断の結果としてケイ素表面に存在する非結合の電荷を結び付ける。
【００３３】
しかし、二酸化ケイ素を用いたパシベートはいくつかの大きな不利がある。例えば、二酸化ケイ素は電流の流れに対して大きな障壁をもたらす誘電性の絶縁体である。したがって、ケイ素表面に堆積あるいは成長させた１枚の二酸化ケイ素の層は、電流がその表面を流れる能力を著しく低減させる可能性がある。デバイスの動作中に電流が通る半導体デバイスの活性領域外部の表面（例えば、ゲート酸化層）への二酸化ケイ素の使用は実用上制限された。二酸化ケイ素は非常に急速かつ容易にケイ素表面上で成長するので薄膜への成長を制限することは困難であるという事実によって、この不利はさらに悪いものとなる。
【００３４】
二酸化ケイ素を使用する代わりに、一実施形態では、本発明者らは化学的パシベーションを提供するために窒化半導体表面を利用する。すなわち、窒化層を導入して、表面状態および恐らくは不均一性の影響を除去するかまたは少なくとも低減させることによって半導体表面をパシベートする。また、窒化層は半導体から金属を離し、ＭＩＧＳの影響を除去するかまたは少なくとも低減させる。半導体と金属との間の界面として窒化層を導入した結果、半導体のフェルミ準位はピン止め解除される。この半導体のフェルミ準位がピン止め解除されると、界面における金属のフェルミ準位はバルク金属のフェルミ準位となり、界面に左右されないであろう。上記に加え、本発明者らは窒素以外の材料、例えば酸化物、水酸化物、ヒ素、および／またはフッ化物を用いて非絶縁性のパシベートされた半導体表面を提供する技術を提案する。
【００３５】
これらの開発はショットキー・ダイオード、ショットキー・バリヤ・ダイオード、その他の電機部品の製造に関連して幅広い応用性がある。例えば、ショットキー・ダイオードでは、デバイスを特定の用途に合うように調整する場合、ダイオード接合においてエネルギー障壁高さを制御する能力が重要である。本発明の技術を使用すれば、その障壁高さを調整することが可能となる。例えば、ショットキー−バリヤ絶縁チャネルを備えた三端子デバイスに関し、デバイス特性の制御は、ドーパントを使用せずに、その代わりに異なる仕事関数を有する金属を使用することに頼ってｎ型およびｐ型デバイスを製造できるようにすることによって本発明を利用して可能となる。
【００３６】
図５は、半導体５３０と本発明に従って半導体の表面５４０上に形成された界面層５２０とを含んだ半導体デバイス５１０を示す。半導体デバイス、微小電子デバイス、モノリシックデバイス、チップ、集積回路という用語は当技術分野では同義的に用いられることが多い。そのようなデバイスのいくつかまたは全部は各々本発明に従って、半導体表面上に形成された界面層を含む。
【００３７】
半導体５３０は半導体材料を含む。半導体材料という用語は約０．１ｅＶより大きくかつ約４ｅＶより小さいバンドギャップを有する材料を意味する。バンドギャップという用語は、電子がほぼ欠如している上位エネルギー帯であり電子が伝導できる伝導帯と、ほぼ電子で充填されエネルギー帯であり電子が伝導できない価電子帯とを分離する禁制されたエネルギー準位を意味する。この半導体材料は全くドーピングしないレベルを含む幅広い範囲のドーピング・レベルを有している。
【００３８】
半導体５３０は界面層５２０によってパシベートされた表面５４０を有する。このコンテキストでは（および本明細書の他の場所で用いられるように）、パシベートという用語は半導体表面５４０の欠陥またはダングリング・ボンドに起因する表面準位の影響の除去また少なくとも低減を意味する。パシベートは実際は表面準位のすべてが除去されることを必要としているわけではないことに注目する必要がある。むしろ、パシベート中に制限または除去される、デバイス特性に対する表面準位の影響である。ＭＩＧＳの存在が表面準位であるとみなされる可能性があるが、本明細書で用いられるようにパシベーションという用語は、（ある場合には、パシベーション層は半導体と金属との間にＭＩＧＳを低減または除去するのに十分な分離層を提供するために十分な厚さを有する可能性があるが）ＭＩＧＳの除去を暗示しようとするものではないことに注目すること。半導体５３０は半導体デバイス５１０の最初の電圧に電気的に結合されるように、かつパシベートされた表面５４０にわたって電流５５０を導くように機能する。
【００３９】
界面層５２０は半導体５３０上に形成され、パシベーション材料と半導体材料との間に形成された共有（または他の）結合によって半導体材料に結合するパシベーション材料を含む。例えば、パシベーション材料の１個の原子は表面のケイ素原子のダングリング・ボンドと供給結合して、そのケイ素原子を完全に配位結合させ、これによりそのケイ素原子をパシベートするのを促進する可能性がある。ある場合には、このパシベーション材料は界面層５２０の唯一の構成成分である可能性があるが、他の場合には界面層５２０はパシベーション層と分離層の両方を含んだ化合物層である。すなわち、この界面層は、（ｉ）半導体表面５４０を化学的にパシベートするように、かつ（ii）ＭＩＧＳの影響を除去するか、または少なくとも低減させるの十分に金属から半導体を離間させるように働く。以下で説明するように、これは選択されるパシベーション材料に応じて、パシベーション層に加えて界面層内に分離層を含む必要がある可能性がある。当然ながら、パシベーション層と分離層とを組み合わせたものは、本明細書に記載した低い固有接触抵抗を可能にするために十分薄いものである必要がある。
【００４０】
種々のパシベーション材料について考察する。一実施形態によれば、界面層５２０は水素（Ｈ）、酸素（Ｏ）、窒素（Ｎ）、ヒ素（Ａｓ）、フッ素（Ｆ）から成るグループから選択されるのが好ましい材料を用いて形成される（すなわち、界面層５２０は窒素、酸素、水酸化物、ヒ素、および／またはフッ化物を含む）。これら材料に類似する化学特性または原子価を有する他の材料が使用される。Ｈ、Ａｓ、またはＦのパシベーション層が使用される場合、これらの層はプロセス依存性のＳｉを含む化合物の層ではなく単層カバレージを形成し易いので、明確な分離層（すなわち、パシベーション層に加えて）が必要になる可能性があることに注目すること。対照的に、Ｎおよび／またはＯを用いて作られたパシベーション層は、これら元素がプロセスに応じて変化し得る厚さを有するＳｉの化合物の層を形成する可能性があるので、明確な分離層を必要としない。
【００４１】
本発明の様々な実施形態に有用な様々な量のパシベーション材料について考察する。界面層５２は約０．１ｎｍ〜約５ｎｍの厚さを有する１枚のパシベーション層を含むか、あるいはそれから形成される。例えば、特定の実施に応じて、この厚さは約１ｎｍ、０．５ｎｍ未満、０．２ｎｍ未満であってよいか、半導体に結合されるパシベーション材料の単一の層または単層に相当する厚さであるか、あるいは半導体表面５４０に関連するダングリング・ボンドの実質的にすべてをパシベートするのに必要なパシベーション材料の原子の数である。
【００４２】
ある場合には、半導体表面５４０のパシベートには、表面にあるダングリング・ボンドのほか表面から数分子次元内にあるダングリング・ボンドを含む、半導体材料の表面に近接して位置するダングリング・ボンドを除去する（または終端させる）工程を含むであろう。この工程は半導体材料の表面を安定させるであろうし、次の製造工程の制御性を改善する。パシベートは表面での半導体結晶の中断の結果として半導体表面に存在するであろう表面状態密度を低減させてもよい。そのような状態は適切なデバイスの動作に干渉することが知られているので、これが半導体デバイスの整合性と性能を改善させる可能性がある。例えば、それらは結果的にフェルミ準位のピン止めになる表面電荷状態を提供する可能性がある。
【００４３】
III．界面層の形成
（ｉ）半導体表面のパシベーションを提供し、かつ（ii）水素、フッ素、または窒素を含んだ金属が存在する場合に半導体内のＭＩＧＳの影響を除去するか、または少なくとも低減させる（本明細書では半導体のフェルミ準位のピン止め解除とまとめて呼ぶ）ために金属からの半導体の離間を提供するための界面層を形成する例示的方法を以下に記載して本発明の概念をさらに説明する。他のパシベーション材料にはヒ素、酸素、または酸窒化物を含んでよく、ある場合にはそのようなパシベーション層は界面層を完全にするために（例えば、酸化物で作られた）分離層と結合される。
【００４４】
Ａ．水素およびフッ素
界面層は（水酸化物および／またはフッ化物の形態で）水素、フッ素、または水素とフッ素の両方を含んでよい。水素およびフッ素を用いて半導体表面上に界面層を形成する方法の１つは、洗浄液を用いて半導体基板を洗浄し、典型的に重量で約１％〜５０％の有効濃度を有するフッ化水素溶液（または水素イオンおよびフッ素イオンを含んだ他の液体）に洗浄した基板を浸漬し、典型的には約数秒〜約５秒の有効な時間間隔の間待機し、フッ化水素溶液から基板を取り出し、任意には脱イオン水で基板を洗い流し、窒素で基板をブロードライする工程を含む。そのような方法は半導体表面に（例えば、共有）結合された、水素およびフッ素を含んだ界面層を形成する可能性がある。
【００４５】
一般に約３０秒より長く脱イオン水で洗い流せば、水素のパシベーションを除去してしまう恐れがあるということに注目すべきである。したがって、水素のパシベーションを維持するためには、脱イオン水による洗い流しは約３０秒よりも短く保たれることが有利である可能性がある。また、浸漬中にフッ化水素の濃度が高くなればなるほど、フッ素のパシベーションの濃度は一層高くなる。最終的に、水素対フッ素のパシベーションの比が水素またはフッ素のいずれかを除去することによって変えられる場合の方法についても考察する。
【００４６】
この方法で形成された界面層は、例えば熱蒸着源を用いて次の金属層をその界面層の上に無侵襲的な方法で蒸着する用途に最適可能性がある。今日までの本発明者らによる実験からは、他のアプローチ（例えば、プラズマ蒸着法）を用いれば、本発明の一部であると考えられる薄い（例えば、単層の厚さの）界面層に損傷を与える可能性があると示唆されている。
【００４７】
Ｂ．窒素
さらなる実施形態では、界面層は（例えば、窒化ケイ素の形態で）窒素を含んでよい。窒素を用いて半導体表面上に界面層を形成する１つの方法は、窒素性物質（すなわち、窒素を含む気体または他の材料）存在下で半導体表面を加熱する工程を含む。例えば、露出したケイ素表面を含む基板が、有効な分圧において、例えばアンモニア（ＮＨ3）を含んだガス雰囲気下で、急速加熱窒化物形成（ＲＴＮ）に従来用いられる温度より低い約３００℃〜約７５０℃の温度でアニーリングされてよい。我々は露出とは汚れがなく、ケイ素以外には何も無いということを意味している。このような方法は半導体表面に結合した、多くの場合窒化物である窒素を含有する界面層を形成する。本発明者らはこのような低い温度条件では界面層の成長は自己制限的で、温度のみに左右されると示唆している。
【００４８】
別の実施形態によれば、窒素を含む界面層が、真空状態下で半導体材料を実質的に高い温度まで加熱し、その半導体材料を実質的に少量のアンモニアなどの窒素性ガスに曝露させる工程を含む方法によって半導体材料の露出した表面上に形成されてよい。この方法は露出した半導体表面を有する半導体を加熱室に設置し、約１００万分の１トールより低い真空、あるいはより好ましくは１０−9トールより低い超高真空を引き、次に加熱室内で半導体を実質的に高い温度まで加熱する工程を含む。真空が高くなるほど、加熱室内に残留する酸素または水から酸化物を成長させずに、基板がより長い時間加熱される。したがって、この工程には不活性環境下で約９００℃〜約１０００℃以上まで半導体を過熱する工程を含んでよい。要求通りに、半導体は半導体上の自然酸化物を低減させるために水素ガスまたはその同等物に曝露される。このような高温はより低い温度で得られるであろう結果と比べて、より大きなパシベートの半導体表面を提供する。
【００４９】
次に、加熱された半導体は実質的に少量のアンモニアなどの窒素性物質に曝露される。この工程には半導体表面をアンモニアに実質的に短時間曝露させる工程を含む。例えば、表面は約０．５秒〜約５秒の時間間隔の間、アンモニアのバーストまたはパルスに曝される。別法では、表面は任意により長い時間間隔にわたって制御された少量のアンモニアに曝露される。このようにして、実質的に少量のアンモニアは表面と反応して窒化物層などの窒素性界面層をその表面上に形成し、その後さらなる界面層の成長は止まる。次に、この半導体は実質的な高温から周囲温度まで冷却され、加熱室から取り出される。基板と成長した窒化物層のさらなるアニーリングが、取出し前に真空室内で約７００℃〜約１０００℃の実質的に高温で行われてもよい。
【００５０】
有利には、上記のような工程などの、実質的に短時間の実質的に高温の曝露を組み入れた工程を用いて、薄いが有効的な界面層を制御可能に形成されることが予想外に観察された。すなわち、本発明者らは窒素性物質を含む薄い界面層の形成において、温度が厚さを制御する際に支配的要因であろうことに気付いた。例えば、そのような方法によって、約１ｎｍより薄い、約０．５ｎｍより薄い、約０．２ｎｍより薄い厚さを有する有効な界面層、または半導体表面に近接する基本的にすべてのダングリング・ボンドをパシベートするのに十分な、基本的に１枚の単層に相当する厚さを有する有効な界面層が形成される。
【００５１】
さらに、有利には薄い界面層が窒素性ガスまたは他の不活性窒素含有ガスの存在下で半導体上に成長される。ケイ素などの半導体と窒素ガスとの反応速度は、アンモニアなどの反応性窒素含有ガスの反応速度に比して著しく低い。この遅い成長速度は、約１ｎｍより薄い、約０．５ｎｍより薄い、約０．２ｎｍより薄い厚さの半導体上で、またはケイ素表面に近接する基本的にすべてのダングリング・ボンドをパシベートするのに十分な、基本的に１枚の単層に相当する厚さを有する半導体上で窒素の膜をよりよく制御するのに好ましい。
【００５２】
IV．パシベートされた半導体表面を含んだダイオード
ショットキー障壁（すなわち、金属と半導体との間に形成された非対称電位）から製造されたダイオードは、電源の整流器や制御用途において広く使用されている。本明細書で用いられているように、ショットキー・ダイオード、金属−半導体接合ダイオード、ダイオード、整流器という用語はすべて関連があり、順に左から右により特定的な物からより一般的な物を記載している。同様に、ショットキー障壁、金属−半導体障壁、導電体−半導体接合、およびマルチ材料接合という用語はすべて関連があり、順に左から右により特定的な物からより一般的な物を記載している。ショットキー・ダイオードという用語はショットキー障壁を含んだダイオードを意味するであろう。
【００５３】
上記のように、本発明者らは、（酸化物、窒化酸化物、窒化物、ヒ化物、水酸化物、フッ化物、あるいはそれらの同等物を含むか、あるいはときにそれらから成る）界面層を金属と半導体との間に形成することによって、ショットキー障壁高さを制御または調整するためのスキームを考案した。このスキームは他者らによる障壁高さを制御するための試行とは異なっており、その試行ではコンタクト金属としてケイ化物を用いるか、あるいは幅広いバンドギャップを示す難解な基板を用いるかのいずれかが必要であった。さらに、従来のデバイスでは、半導体のフェルミ準位は使用される金属に障壁高さを依存しない状態でピン止め解除されたままである。最終的には、基板のドーピングも試みられたが、それは基板材料の障壁高さに本当に影響を及ぼすことが認められなかった。例えば、ＰｔＳｉコンタクトは接合にわたる電流が障壁をトンネリングすることによって占有されるように、高シリコンドーピングに起因する抵抗を低減した。このため、ドーピングが障壁の上部が電子に対して基本的に透過的であるような状況に繋がる可能性があるが、ドーピングは障壁高さを実際には調整することができない。
【００５４】
図６は半導体６１０と導電体６３０との間に配置され、かつその両方に結合された界面層６２０を含んだ本発明によるダイオード６００の一実施形態を示す。導電体および半導体はダイオード６００の動作に関連する種々の電圧に電気的に結合されるように、かつ半導体６１０と界面層６２０との間の接合において形成されたパシベートされた半導体表面に電流を通すように機能する。
【００５５】
導電体６３０は金属または金属の合金などの導電性材料を含む。金属、導電性材料、および導電体という用語はすべて関連があり、順に左から右により特定的な物からより一般的な物を記載している。一般に、これらの用語は部分的に充填された帯に存在するフェルミ準位を有する電気的に高い導電性の物質を意味する。特に指定のない限り、導電体は金属（例えば、純金属および合金）、およびドープ・ポリシリコン（ランダムに配向した結晶構造を含んだ非多孔性シリコン）、ドープ単結晶シリコン、および金属ケイ化物などの他の導電体を含む。合金はそれらの成分とは異なる仕事関数を有してよく、また構成金属の比を選択的に使用して固有の仕事関数を有するように設計されてよいことに注目すること。
【００５６】
金属は導電性半導体に対して、より低い抵抗、優れた高周波性能とスイッチングを提供するより高いキャリヤ移動度、有利なパワー特性、製造管理の容易さを含む利点を提供するであろうために、多くの場合導電体は金属である。金属を使用すれば、半導体ドーピングを行う必要性を回避することもでき、製造が単純化され、品質管理が向上する。
【００５７】
考慮される金属には、純金属、合金、高融点金属、ケイ化物を形成しない金属、熱蒸散される金属蒸気の凝結などの実質的に無侵襲的プロセスによって物理的に堆積された金属、および所定の仕事関数を有する金属がある。無侵襲的に堆積された金属を使用すれば、層のパシベート特性を壊すことなく、薄い界面層上に金属を形成できる。
【００５８】
所定の仕事関数を有する金属は、所望の用途に応じて半導体の仕事関数よりも小さいか、または大きい仕事関数を有する金属である。多くの場合、この半導体はケイ素であろう。この場合、われわれは半導体すなわちケイ素の仕事関数を用いて半導体のバンドギャップ内の中間のエネルギーを示す。ケイ素よりも小さい仕事関数を有する例示的な金属は３Ａ族の元素、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、チタニウム（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、マンガン（Ｍｎ）、鉛（Ｐｂ）、銀（Ａｇ）、イットリウム（Ｙ）、および亜鉛（Ｚｎ）を含む。ケイ素よりも大きい仕事関数を有する例示的な金属は、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、コバルト（Ｃｏ）、およびパラジウム（Ｐｄ）を含む。
【００５９】
図６に示した半導体−界面層−導電体構成は「パシベートされたショットキー障壁」と呼ぶために選択したものを定めている。このパシベートされたショットキー障壁は導電体に近接する半導体内に形成された空乏領域に起因する導体内のフェルミ・エネルギー（電気化学的電位）における電子または正孔に対する自然に形成された電位障壁である。このパシベートされたショットキー障壁は、半導体と導電体との間に界面層が配置されずに半導体と導電体との間に自然に形成されるであろう標準的なアンパシベート・ショットキー障壁から障壁高さが逸脱する可能性がある。すなわち、パシベートされたショットキー障壁は、表面特性にではなく、半導体および導電体のバルク特性に大きく依存する障壁高さを有するかもしれず、界面層の特性に部分的に依存する可能性がある。
【００６０】
実際、本発明者らは半導体基板の窒化物形成による表面のパシベーションの厚さの変化に対して障壁高さの変動は単調で連続的であると判断した。より特定的には、本発明者らによる実験からは、窒化物層はＭＩＧＳを除去するのに十分厚いというレジメでは、界面層形成の温度が障壁高さに最も強く影響するということが示されている。他のレジメでは、厚さが重要になる可能性がある。理想的には、表面準位がすべて除去された場合、障壁高さは使用される金属を単に選択することによって制御可能になるべきである。
【００６１】
界面層の厚さが何故重要であるかを理解するために、図８を簡単に参照すると、界面固有の接触抵抗対界面厚のグラフが示されている。このグラフは金属の仕事関数が半導体内の電子親和力と同じである構造体に関するものであるので、金属のフェルミ準位が半導体の伝導帯と並んでいる。厚さが大きいと、界面層は電流に対して大きな抵抗をもたらす。厚さが薄くなると、トンネリング電流が減少するので抵抗は減少する。しかし、さらに界面層がどんどん薄くなるにつれて、抵抗が上昇するポイントが来る。これはＭＩＧＳの影響によるものであり、これは半導体のミッドギャップに向かって金属のフェルミ準位をさらに引き下げて、ショットキー障壁を形成する。本発明者らはグラフに示すようにこの競合によって結果として最適な厚さが得られることを発見し、この場合抵抗は最小である。この厚さにおいて、ＭＩＧＳの影響は金属をピン止め解除し、かつショットキー障壁をより低くするのに十分に低減され、また層は界面層にわたって大きな電流を流すのに依然として十分に薄いものである。約２５００Ω−μｍ2以下、約約１０００Ω−μｍ2以下、約１００Ω−μｍ2以下、約５０Ω−μｍ2以下、約１０Ω−μｍ2以下、あるいはさらには約１Ω−μｍ2以下の接触抵抗が達成される可能性がある。
【００６２】
したがって、所望の障壁高さを提供するために調節可能であってよい特性には、使用されるパシベーション材料（例えば、バンドギャップに基づく選択）、界面層の厚さ（例えば、特に界面層がパシベーション層および分離層から形成された化合物層である場合）、界面層を形成する方法（例えば、温度などのパラメータの制御）、金属界面において形成されるＭＩＧＳの浸入度に実質的に類似する界面層の厚さ、ソースおよび／またはドレインンとして用いられる金属、その他の特性を含む。
【００６３】
界面層６２０を導入することによってショットキー障壁高さを調整できる能力の利点の１つは、実質的に高い障壁高さを形成できることである。界面層を用いて、金属ケイ化物を用いて達成されるよりも大きく、約２．０ｅＶより大きく、または約２．５ｅＶより大きく（少なくともこの大きさのバンドギャップを有する半導体を用いた場合）、あるいはケイ素を用いた場合にほぼ１．０Ｖである障壁高さを有するショットキー障壁が形成されてよい。このような障壁高さは、破壊が生じる前に高電圧に耐える能力があることを示唆している。したがって、そのような障壁高さを有するショットキー障壁は高電圧ショットキー・ダイオードにおいて有用である可能性がある。
【００６４】
界面層６２０を用いることで達成される別の利点は、導電体６３０を選択する際により大きな柔軟性が与えられることである。典型的には、従来のショットキー・ダイオードに適用するために選択される金属は、ケイ素半導体を用いてケイ化物を形成できる金属である。ケイ化物の形成は（ダングリング・ボンドから得られる）表面準位を低減させるのに役立つが、ＭＩＧＳの影響を低減させるのには役立たない。このため、半導体表面におけるフェルミ準位は依然としてピン止めされる。したがって、ケイ素に接触したときにケイ素化合物を形成する金属を使用すれば、製造環境においてより再現可能なデバイスを製造するのに役立つが、そのようなデバイスは固定された障壁高さを有するという欠点を依然として負う。
【００６５】
しかし、本発明の一実施形態によれば、その半導体を用いてケイ化物を形成することのできない（あるいは容易に形成することのできない）導電体を選択する。本発明に従って提供される界面層は半導体表面をパシベートし、ＭＩＧＳの影響を低減するか、または除去もするので、金属ケイ化物を必要としない。これにより、金属ケイ化物を形成しない可能性があるが、望ましい仕事関数またはフェルミ準位などの特性を有する金属を選択できる可能性がある。
【００６６】
例えば、大きなバリヤ・ダイオードを作るためには、ｎ型ドープ・シリコン半導体については、半導体の価電子帯エネルギーに実質的に等しいか、あるいは半導体の価電子帯エネルギーの約０．１ｅＶ〜約０．３ｅＶ以内の仕事関数を有する金属が選択される。同様に、ｐ型ドープ・シリコン半導体については、半導体の伝導帯エネルギーに実質的に等しい仕事関数を有する金属が選択される。本発明に従って構成されたショットキー・ダイオードについては、その金属のフェルミ準位は界面層が接合内に配置されるときに半導体のバンドギャップ内のどこかに存在するかもしれず、その結果種々の障壁高さのダイオードが得られる。この金属のフェルミ準位は半導体の伝導帯または価電子帯に存在する。
【００６７】
したがって、界面層６２０の使用は導電体と半導体との間の障壁の高さを調整、調節、または管理する方法を提供する。界面層６２０がないと、障壁高さは（上記のように）実質的に、調整不能、調節不能、かつ固定されたものになるであろう。
【００６８】
導電体６３０と半導体６１０との間の障壁の高さを調整、調節、かつ制御する際に界面層６２０が担う役割は、半導体のフェルミ準位のピン止め解除として理解されてよい。すなわち、界面層は半導体材料に結合してダングリング・ボンドを消費することによって、表面準位を低減させる可能性がある。さらに、界面層は（金属の）電子波動関数が半導体に入り込まない厚さおよびバンドギャップを提供することによって、半導体内のＭＩＧＳの形成を低減させる可能性がある。むしろ、電子波動関数は界面層に入り込んで、界面層材料の状態に関連するエネルギーで界面層内でＭＩＧＳを形成する可能性がある。要求通りに、ＭＩＧＳの密度および界面層にＭＩＧＳが入り込む深さは、半導体に比べてより大きなバンドギャップおよびより高い有効質量を有する界面層の材料または複数の材料を選択することによって低減される。
【００６９】
次に本発明の一実施形態によれば、界面層６２０がデバイスの動作の間に半導体表面および界面層に電流を通すように機能するデバイスに組み入れられる。そのような実施形態では、界面層が（障壁高さが接合材料のバルク特性に大きく依存するように）フェルミ準位をピン止め解除すると共に、十分な電流移動を可能にするように、単層の厚さ、例えば、約０．１ｎｍ〜約０．３ｎｍの厚さ有し、かつ（半導体のバンドギャップに比して）幅広いバンドギャップも有する界面層を使用することが望ましい。有利には、そのような界面層は、多くの半導体デバイスにとって望ましい（直接的トンネリングの障壁厚さに対する指数関数的依存性に起因して）電流に対して低インピーダンスを提供するのに十分に薄いものであってよく、同時に調節可能な障壁高さを可能にする十分な半導体表面のパシベーションも提供される。すなわち、この界面層は界面層にわたって十分な電流を移動させることのできる実質的に薄い層を用いて調節可能な障壁高さを可能にするために、表面準位のパシベートと半導体内のＭＩＧＳの低減（または除去）する。
【００７０】
障壁高さを調節可能にできる方法はいくつかある。例えば、調節はフェルミ準位のピン止めの程度を調整することによって行われる。すなわち、いくつかの実施形態はＳｉ内のＭＩＧＳの影響が全ては除去されないように十分に薄い界面層とすることができる。さらに、ピン止めは界面層の厚さおよび海面層材料の選択を組み合わせることにより変えることができる。界面層と接する金属がＭＩＧＳによって種々の材料内で種々の準位でピン止めされる。逆に、あるいはさらに、有効レベルのアンパシベート準位を可能にするためにパシベートが不完全なまま残される。フェルミ準位の完全にピン止め解除すること（すなわち、ＭＩＧＳを含むＳｉ内の全表面準位の除去）は別の選択肢である。この場合単に所望の仕事関数を有する純金属または合金を選択することによって障壁高さを調整できるであろう。この場合、障壁高さは今までは実現不可能な理想であった式（１）によって決定される。本願明細書で説明されているような調整の種類は、接合工程間に外部から加えられる条件を変えることではなく、製造時に接合の構造を変えることによる障壁高さの調節であることに注目すること。
【００７１】
図７ａ〜７ｄは半導体と接触（あるいは近接する）する金属を含んだ種々のショットキー障壁に関するフェルミ・エネルギー、伝導帯エネルギー、価電子帯エネルギーの関係を示しており、半導体のバンドギャップ（Ｅg）は伝導帯（Ｅc）と価電子帯（Ｅv）との間に存在している。この例では、金属ΦMの仕事関数は半導体の電子親和力χSにほぼ等しくなるように選択されている。図７ａにはアンパシベート・ショットキー障壁７００を示す。この例では、金属７３０のフェルミ準位（ＥF）が半導体７１０のバンドギャップ内にピン止めされている。この結果荷電した双極子によってもたらされる真空レベルが界面で止まる。
【００７２】
図７ｂでは、界面層７２０ｂは半導体７１０の表面における表面ダングリング・ボンドをパシベートするのに十分に厚くなっているが、ＭＩＧＳの影響を除去するか十分に低減させるほどには厚いものではない。その結果、帯構造は先に示した図で見られるような帯構造とは大きな変化はない。同様に、図７ｃでは、界面層７２０ｃがＭＩＧＳの影響を除去するか、または低減させるの十分厚くなっているが、半導体表面をパシベートするほどには厚くない場合、エネルギー帯構造にほとんど変化は認められない。しかし、図７ｄに示すように、界面層７２０ｄがＭＩＧＳの影響を除去するか、または低減させると共に半導体表面をパシベートするのに十分なものである場合、金属のフェルミ準位が半導体の伝導帯と合っている（すなわち、半導体のフェルミ準位がピン止め解除されて、もはや金属のフェルミ準位と合っていない）ことがわかる。荷電した双極子が界面に存在しないので、真空レベルはここでは連続的である。したがって、この方法で作られたデバイスの帯構造はバルク材料特性の結果であるが、表面の特性の結果ではない。一例として、そのような場合の材料はＡｌおよびＳｉであり、Ａｌに関する仕事関数ΦM＝約４．１ｅＶおよびＳｉに関する電子親和力χS＝約４．０５ｅＶである。
【００７３】
Ｖ．パシベートされた半導体表面を含むトランジスタ
本明細書に記載した界面層は、電界効果トランジスタ内のチャネルの半導体表面と共に使用されてよい。すなわち、界面層は電界効果トランジスタの、ソースとチャネルとの間、チャネルとドレインとの間、あるいはその両方に配置されてよい。界面層のこのような使用は、２００２年 本願明細書の発明者らによって出願され、本発明の譲受人に付与された「ＩＮＳＵＬＡＴＥＤ  ＧＡＴＥＤ  ＦＩＬＤ  ＥＦＦＣＴ  ＴＲＡＮＳＩＳＴＯＲ  ＨＡＶＩＮＧ  ＳＣＨＯＴＴＫＹ  ＢＡＲＲＩＥＲＳ  ＴＯ  ＴＨＥ  ＣＨＡＮＮＥＬ」と題された米国特許同時継続出願く 号に詳細に記載されている。
【００７４】
電界効果トランジスタのチャネルにおけるソースとドレインのコンタクトは、本発明を構成するより広い範疇の金属−界面層−半導体コンタクトの例である。従来、そのようなコンタクトは一般にケイ化物−ｎ＋−Ｓｉ接合から構成されており、半導体のフェルミ準位がミッドギャップでピン止めされた状態で幾分「漏れ易い」ショットキー・ダイオードを形成した。対照的に、（例えば、図７ｄに示すように）本発明は金属のフェルミ準位が半導体の伝導帯と合わされたコンタクトを提供する。他の場合では使用される半導体材料および導電体のタイプに応じて、金属のフェルミ準位は半導体の価電子帯と合わされる。
【００７５】
両タイプの接合（すなわち、新たにパシベートされたショットキー障壁接合および従来のケイ化物−半導体接合）はトンネリング電流を可能にするが、本発明の接合は従来使用されるケイ化物層の厚さよりも一層薄い界面層を用いて製造できる。実際、ケイ化物の厚さよりも小さい桁の厚さが期待される。従来のケイ化物−半導体接合では、空乏領域を含んだショットキー障壁が形成される。そのような空乏層によって示されるトンネル障壁は、本発明における誘電性のトンネル障壁よりも大きい桁である可能性がある。本発明によって提供される界面層がより薄くなるにつれて、接合間により高い電流が流れるようになる（すなわち、接合固有接触抵抗を下げる）。
【００７６】
誘電体の他の２つの特性は言及に値する。第１に半導体伝導帯と比較した（電子に対する）障壁の高さの特性である。ケイ化物障壁よりも障壁をより薄くする場合、そのトレードオフはより高いトンネル障壁となる可能性がある（例えば、ケイ化物に対する０．６ｅＶのギャップの約半分と比較して、窒化物に対しては２ｅＶ）。スペーサ層がより低い障壁（例えば、ＴｉＯ2は１ｅＶよりも小さい障壁を有する）と共に使用されてよい。しかし、さらに電子に対してより高い障壁を用いた場合、本発明者らは抵抗ケイ化物障壁を用いたシリコンに対するコンタクトに比して依然として１／１００より低くなると判断した。
【００７７】
第２の特性は誘電体内の電子の有効量である。より大きな質量の電子は（すなわち、電子の波長が短いために）金属から半導体へと入り込まないであろう。誘電体に入り込む電子が少なくなるほど、誘電体内のＭＩＧＳの影響は小さくなる。したがって、誘電体内のＭＩＧＳはより大きなバンドギャップおよびより大きな有効質量を用いて低減される。
【００７８】
さらに、本発明の接合はソースまたはドレインが埋め込まれたウェルに対するコンタクトを作る際に使用でき、（現在ではその固溶限に達している）高いドーピング・レベルの必要性を低減させるであろう。トンネリング電流を増大させて、故に接合抵抗を低減させるように接合の空乏層を比較的薄く保つために、従来では高いドーピング・プロファイルを必要とした。しかし、低抵抗の接合を提供するためにドーピング・プロファイルを増大させることは一層困難になりつつある。本発明を用いたより低いドーピング濃度を用いれば、同じレベルの抵抗に達することができる可能性がある。さらに、より低いドーピング濃度を用いれば一層低い抵抗に達することができる可能性がある。本発明を高いドーピング濃度で用いれば、抵抗はさらに低減されるであろう。
【００７９】
したがって、半導体−界面層−金属接合のため方法および用途を記載してきた。特定の実施形態に関して記載してきたが、本発明の幅広い精神および範囲から逸脱することなく、本願明細書に記載した技術に変形および変更がなされてよいことに注意すべきである。したがって、本明細書および図面は限定的な意味合いではなく例示的なものとみなすべきであり、本発明は特許請求の範囲の観点でのみ評価されるべきである。
【図面の簡単な説明】
【００８０】
【図１】ダングリング・ボンドを有する表面のケイ素原子を含んだアンパシベートケイ素表面を示す断面図である。
【図２】金属および半導体の種々のエネルギー準位を示す略図であり、金属の仕事関数および半導体の電子親和力を示すために記号を付している。
【図３】従来の金属−ｎ型半導体接合のエネルギー準位を示す略図であり材料が相互に接触するときに半導体内に形成される空乏領域の概念も示している。
【図４】従来の金属−ｎ型半導体接合におけるバンドの曲がりを示す略図である。
【図５】半導体デバイスの動作中に電流が流れる表面を有する半導体材料を含み、かつ本発明の一実施形態に従って表面上に形成された界面層を含む半導体デバイスを示す略図である。
【図６】本発明の一実施形態に従って半導体と導電体との間に配置された界面層を含んだ電気接合を示す略図である。
【図７】それぞれ本発明の一実施形態である、アンパシベート・ショットキー・ダイオード、ＭＩＧＳが除去されていないパシベートされたショットキー・ダイオード、ＭＩＧＳが除去されたアンパシベート・ショットキー・ダイオード、および除去されたパシベートされたショットキー・ダイオードに関するフェルミ・エネルギー、伝導体エネルギー、および価電子帯エネルギーの関係を示すグラフである。
【図８】本発明の一実施形態に従って半導体と導電体との間に配置された界面層を含んだ電気接合に関する界面層抵抗対界面層厚さを示すグラフである。
【図１】
2005536070.tif 000003
【図２】
2005536070.tif 000004
【図３】
2005536070.tif 000005
【図４】
2005536070.tif 000006
【図５】
2005536070.tif 000007
【図６】
2005536070.tif 000008
【図７】
2005536070.tif 000009
【図８】
2005536070.tif 000010
【国際調査報告】
2005536070.tif 000011
2005536070.tif 000012
2005536070.tif 000013