(57)【要約】本発明は、電力部品に接続され、かつ導体バスであるシリアル通信リンク（１）を用いるリアルタイム通信ネットワークを介してマスタプロセッサと遠隔通信する制御モジュール（Ｓ１、Ｓ２、Ｓｎ）を備えた、複数の電力部品（Ｉ１、Ｉ２、Ｉｍ、Ｉｎ）を有する静的電力コンバータのための制御システムに関する。各制御モジュールは、バスに接続された高レベルサブモジュール（ＨＬ１、ＨＬ２、ＨＬｎ）と、電力部品に接続され、かつ電力部品間、および電力部と制御部との間に電気的な絶縁バリアを構成している通信リンク（３）を介して高レベルサブモジュールに接続された少なくとも１つの低レベルサブモジュール（ＬＬ１、ＬＬ２、ＬＬｎ）とに分かれている。
2005510193.tif 000002
【特許請求の範囲】
【請求項１】
複数の電力部品（Ｉ１、Ｉ２、Ｉｍ）を含む静的電力コンバータのための制御システムであって、当該システムは、電力部品に接続され、かつシリアル通信リンク（１）を用いているリアルタイム通信ネットワークを介してリモートマスタプロセッサ（ＵＣ）と通信する制御モジュール（Ｓ１、Ｓ２、Ｓｎ）を備え、
シリアル通信リンク（１）は導体バスであることと、
各制御モジュールは、バスに接続された高レベルサブモジュール（ＨＬ１、ＨＬ２、ＨＬｎ）と、１つの電力部品に接続されかつ電気的な絶縁バリアを構成している通信リンク（３）によって高レベルサブモジュールに接続された少なくとも１つの低レベルサブモジュール（ＬＬ１、ＬＬ２、ＬＬ３、ＬＬｎ）とに分かれていることを特徴とする制御システム。
【請求項２】
通信ネットワークは、フィールドネットワークであり、制御バス（１）は、ツイストペア銅線からなる請求項１に記載の制御システム。
【請求項３】
高レベルサブモジュールと低レベルサブモジュールとの間の通信リンクは、光ファイバリンクである請求項１または２に記載の制御システム。
【請求項４】
複数の低レベルサブモジュールは、別個の光ファイバ通信リンク（３）によって高レベルサブモジュールに接続されている請求項３に記載の制御システム。
【請求項５】
高レベルサブモジュールと低レベルサブモジュールとの間の複数の通信リンク（３）は、同じ長さである請求項３または４に記載の制御システム。
【請求項６】
通信プロトコルは、標準決定通信プロトコルである請求項１ないし５のいずれかに記載の制御システム。
【請求項７】
請求項１ないし６のいずれかに記載の分散アーキテクチャデジタル制御システムを含む静的電力コンバータ。
【発明の詳細な説明】
【発明の開示】
【０００１】
本発明は、ＭＯＳＦＥＴ、ＩＧＢＴ、ＩＧＣＴ、バイポーラトランジスタ、ＧＴＯ、ＥＴＯ、サイリスタなどのような電力半導体部品を含む静的電力コンバータのための制御システムに関する。この種のコンバータは、例えば、海底の電気的な送電線の入力において、交流（ＡＣ）を直流（ＤＣ）に変換するために使われる。このようなコンバータは、文書ＵＳ６２８８９２１で説明されている。それは、アプリケーションに依存する特定の切換周波数で同時にかつ周期的に切換わるスイッチとして機能している非常に多数の電力部品を含むことができる。それぞれの切換周期で、制御システムは、同時に電力部品の入力端子に印加される切換信号を発生する。各切換信号は、電力部品を開く（オンにする）か、閉じる（オフにする）ためのＹ／Ｎバイナリ信号である。
【０００２】
本発明は、とりわけ、電力部品の入力端子に接続され、かつシリアル通信リンクを用いているリアルタイム通信ネットワークを介してリモートマスタプロセッサと通信する制御モジュールを備えた、分散アーキテクチャ・デジタル制御システムに関する。このような分散アーキテクチャ・デジタル制御システムは、IEEE PESC文書, Galway, Ireland, June 2000, pages 113 to 118, 表題「A New Control Architecture For Distributed Power Electronics Systems」に説明されている。分散アーキテクチャは、制御システムのモジュール性、適応性および機能性の点で、集中型アーキテクチャに対してかなりの利点を有する。特に、リアルタイム通信ネットワークは、電流、入出力電圧、温度などの測定のような、同じ電力コンバータまたは異なる電力コンバータから得られたマスタプロセッサデータを送るために用いることができる。しかしながら、バスのようなシリアル通信リンクは、マスタプロセッサと制御モジュールとの間のネットワークフレーム伝搬時間差をもたらす。したがって、後者は、アプリケーションを制御しているマスタプロセッサによって発せられる一般的な切換命令から同時に切換信号を発生するために、伝搬時間差を補償すべく同期させなければならない。
【特許文献１】ＵＳ６２８８９２１
【非特許文献１】A New Control Architecture For Distributed Power Electronics Systems
【０００３】
ＩＥＥＥ  ＰＥＳＣ文書では、リアルタイム通信ネットワークは、光ファイバの鎖によって構成されたリング構造を有し、その結果、制御システムは、それほどフォールト・トレラントではない。光ファイバリングに接続されたモジュールの１つにおける動作障害（フォールト）は、光学Ｔのようなものがないので、マスタプロセッサと他のモジュールとの間の通信を完全に遮断し得る。これは、制御システムが完全に利用できなくなり、ゆえに、静的電力コンバータの動作を止めてまうという結果になる。
【０００４】
本発明の目的は、その欠点を修復することであり、このために、本発明は、複数の電力部品を含む静的電力コンバータのための分散アーキテクチャ制御システムを提案する。前記システムは、電力部品の入力端子に接続され、かつシリアル通信リンクを用いるリアルタイム通信ネットワークを介してリモートマスタプロセッサと通信する制御モジュールを備え、シリアル通信リンクが導体バスであることと、各制御モジュールが、バスに接続された高レベルサブモジュールと、電力部品の入力端子に接続されかつ電気的な絶縁バリアを構成している通信リンクによって高レベルサブモジュールに接続された少なくとも１つの低レベルサブモジュールとに分かれていることを特徴とする。銅バス型の導体バスを用いた場合、マスタプロセッサによって送られたネットワークフレームは、全てのモジュールに物理的に一斉同報送信され、光ファイバリングを用いた場合のようにモジュールからモジュールへと単に伝わるだけではない。その結果、モジュールの１つでの動作障害は、必ずしも制御システムを停止させるというわけではなく、前記制御システムは、故障に応じて再構成され得る。加えて、高レベルおよび低レベルサブモジュール間の通信リンクは、導体バスが特定の分離を必要としないように、電力部品間に、および電力部と制御部との間に電気的な分離を提供するのに役立つ光ファイバリンクであリ得る。銅バスは、ＷｏｒｌｄＦＩＰプロトコルのような標準決定通信プロトコルに従って稼働しているローカルエリアネットワークの構造を構成するツイストペア銅線であり得る。また、通信ネットワークの構造は、銅バスの通信インターフェースが光ファイバリングの通信インターフェースと比較して安価であるという利点を有する。制御システムは、高レベルおよび低レベルサブモジュールの光ファイバ上の通信のためのインターフェースを備えているが、当該インターフェースはさほど精巧でなくてもよく、光ファイバ上の通信速度が銅バス上の通信速度よりずっと低いままであってよい。
【０００５】
本発明による制御システムの他の特徴と利点は、本発明の一実施形態の以下の図によって示される説明を読むことで明白になる。
【実施例】
【０００６】
図１および図２は、中間または高電力静的コンバータの一部である、数個の電力部品Ｉ１、Ｉ２、Ｉｍ、Ｉｎを示す。この種のコンバータは数百の電力部品を含むことができることが理解されなければならない。例えば、２００キロボルト（ｋＶ）の電圧に対応する非常に高い電力コンバータは、それぞれが２ｋＶに定格された１２００個の電力部品を含むことができる。
【０００７】
本発明によるデジタル制御システムは、分散アーキテクチャを有し、半導体電力部品Ｉ１、Ｉ２、Ｉｍ、Ｉｎの入力端子（トリガ）に接続され、導体バス１の形態のシリアル通信リンクの構造を有するフィールドネットワーク型の標準リアルタイム通信ネットワークを介して、リモートマスタプロセッサＵＣと通信する制御モジュールＳ１、Ｓ２、Ｓｎを含んでいる。バスアービタを含んでいるマスタプロセッサＵＣは、アプリケーションを制御し、制御モジュールは、スレーブとして振舞う。図１および図２の符号２は、マスタプロセッサおよび制御モジュールに含まれるネットワーク通信インターフェースを示す。フィールドネットワークによって用いられる通信プロトコルは、決定プロトコル、例えばＷｏｒｌｄＦＩＰであり、マスタプロセッサのバスアービタの動作周期は、コンバータの電力部品の切換周波数にロックされる。切換周波数は、一般に、数百ヘルツ（Ｈｚ）から数キロヘルツ（ｋＨｚ）まで、例えば、１ｋＨｚから２０ｋＨｚまでである。
【０００８】
導体バス１は、銅線ツイストペアからなる銅バスとすることができる。この種のネットワークバスは、安価であり、マスタプロセッサが電力部品から１００メートル以上離れていることもある、非常に高い電力静的コンバータのトポロジに非常に適している。銅バスは、制御システムの有効性に、および例えば、１つの制御モジュール内のネットワーク通信インターフェース２が故障した場合、ネットワークの確実な動作に貢献する。
【０００９】
図１および図２に見ることができるように、各制御モジュールは、銅バス１との接続のためにネットワーク通信インターフェース２を含んでいる高レベルサブモジュールＨＬ１、ＨＬ２、ＨＬｎと、１つ以上の低レベルサブモジュールＬＬ１、ＬＬ２、ＬＬ３、ＬＬｎに分割される。各低レベルサブモジュールは、絶縁された電気的な電源５を含み、電力部品の入力端子にアプリケーションのための切換信号を発生する機能に加えて、電流、電圧、温度などに関する、電力部品からのデータを得る機能を集積化する。各低レベルサブモジュールは、電気的な絶縁バリアを形成している通信リンク３によって、高レベルサブモジュールに接続されている；この通信リンク３は、例えば、光ファイバリンクであることができる。図１および図２は、高レベルおよび低レベルサブモジュールに含まれる光ファイバ通信インターフェース４を示す。２つの通信レベルを有する、本発明に従う制御システムにおいて、高ビットレートシリアル通信リンク１は、光ファイバ通信リンク３が電気的な絶縁バリアＢＩを構成するので、絶縁されている必要はない。複数の光ファイバ通信リンク３は、マスタプロセッサから来るデータに影響を及ぼす如何なる伝搬遅延も生成することができないように同じ長さである。一方で、低レベルサブモジュールによって電力部品から得られるデータは通常、重要なときにマスタプロセッサに送信される必要がなく、他方で、マスタプロセッサによって周期的に生成される一般的な切換命令は切換周波数である比較的小さい周波数で低レベルサブモジュールに届くので、光ファイバ通信リンク３のバンド幅は、比較的小さくできる。したがって、通信リンク３は、動作させ易く軽量でかつ安価なプラスチック材料から形成された光ファイバとして実装することができる。
【００１０】
この分散アーキテクチャは、電力部品の電源回路に関連している低レベルのタスクから高レベルサブモジュールを解放し、論理レベルの高いアプリケーションが、ソフトウェアによって再構成することができる柔軟な方法で、マスタプロセッサおよび高レベルサブモジュールの間に分配されてもよい。
【００１１】
図１において、各制御モジュールは、高レベルサブモジュールおよび低レベルサブモジュールを含む。低レベルサブモジュールに接続された電力部品は、実際には、同様に切換えられる、すなわち全てが同じ切換信号を受信する一連の電力部品から構成することができる。
【００１２】
図２において、各制御モジュールは、高レベルサブモジュールおよび２つの低レベルサブモジュールを含む。この場合、高レベルサブモジュールは、分離した光ファイバ通信リンク３を介して、２つの電力部品（または２つの一連の電力部品）上で、補足的な方法で動作することができるので、限られた数の高レベルサブモジュールを用いている制御システムの制御能力を増加することが容易で簡単である。
通信ネットワークのバス構造は、マスタプロセッサから高レベルサブモジュールに送信されるネットワークフレームの伝播時間の相違をもたらす。特に、マスタプロセッサによってバス１上に送信されるネットワークフレームは、異なる時刻に高レベルサブモジュールによって受信される。したがって、伝播時間の差は、電力部品切換フェーズの間、高レベルサブモジュールの同期動作を確実にするために補正されなければならない。
【００１３】
標準決定通信プロトコル、例えばＷｏｒｌｄＦＩＰを用いることは、ネットワーク上のユーザを自動的に検出して配置するためにネットワーク機構の使用を可能にするという利点を有する。電力部品切換フェーズの間の高レベルサブモジュールの同期は、ＷｏｒｌｄＦＩＰネットワークによって提供される機構を用いるマスタプロセッサによって自動的に実行される較正フェーズに先行される。
【００１４】
高レベルサブモジュールを較正することは、ネットワークフレームの往復伝播時間および各高レベルサブモジュールのターンアラウンドタイムを自動的に測定するために、マスタプロセッサがネットワークフレームを送受信することを必要とし、これによって、各高レベルサブモジュールが他の高レベルサブモジュールと同期して動作できるように、各高レベルサブモジュールに印加されるべき同期時間を算出することができる。
【００１５】
図３ないし図６は、較正フェーズ、ならびに同期および切換フェーズに用いられるネットワークフレームのフォーマットを示す。
【００１６】
図３に示すネットワークフレームＴＩは、ユーザにデータを作り出させる送信許可フレームである。データは、バスアービタだけによって作り出されるネットワークフレームＴＩで伝達されるワードＩＤによって識別される。
【００１７】
図４に示されるネットワークフレームＴＣは、同期および切換フェーズで使われるコマンドを伝達する。それは、フレームがバスアービタによって生成されるとき、同期および切換データからなるデータワードＤＡＴＡを含んでいる。
【００１８】
図５に示すネットワークフレームＴＰは、同期時間を算出するために較正フェーズで用いられる。ユーザが識別されて、位置を定められることができるように、それは、ユーザによって返送されるデータワードＳＴＡＴＵＳを含んでいる。
【００１９】
図６に示すネットワークフレームＴＭは、同期および切換フェーズで用いられる。それは、各切換フェーズで順番にユーザによって生成された測定値を含むデータワードＭＥＳを伝達する。
【００２０】
全てのネットワークフレームＴＩ、ＴＣ、ＴＰ、ＴＭは、スタートフレームワードＤＴＫとエンドフレームワードＦＴＲを含む。標準プロトコルＷｏｒｌｄＦＩＰの専門用語では、ネットワークフレームＴＩは、「ＩＤＤＡＴ」フレームであり、ネットワークフレームＴＣ、ＴＭ、ＴＰは、「ＲＰＤＡＴ」フレームである。３２個の高レベルサブモジュールを含んでいる制御システムにおいて、ネットワークフレームＴＩ、ＴＭ、ＴＰは、８バイト長を有することができ、ネットワークフレームＴＣは、１３６バイト長を有することができ、各高レベルサブモジュールについて４バイト受信される。
【００２１】
図７は、高レベルサブモジュール較正フェーズを示す。マスタプロセッサＵＣは、バス１上に、それぞれにおいてワードＩＤが特定の高レベルサブモジュールの論理アドレスを示す連続したネットワークフレームＴＩを送信する。ネットワーク内のそれ自身の論理アドレスに対応しているワードＩＤを含むネットワークフレームＴＩの受信に応じて、各高レベルサブモジュールは、バス１上にネットワークフレームＴＰを返送する。図７は、３つの高レベルサブモジュールＨＬ１、ＨＬ２およびＨＬｎの各々に対してフレームＴＩおよびＴＰを送受信している３つのシーケンスを示す。
【００２２】
後述するように、マスタプロセッサＵＣは、ネットワークフレームＴＩのエンドフレームワードＦＴＲを送信するとタイマをスタートし、ネットワークフレームＴＰのスタートフレームワードＤＴＲを受信するとタイマを停止することによって、非常に精確に高レベルサブモジュールの応答時間ΔＴ１、ΔＴ２、ΔＴｎを決定することができる。較正フェーズの各シーケンスにおいて、マスタプロセッサのタイマは、マスタプロセッサから高レベルサブモジュールへのネットワークフレームＴＩの伝播時間、高レベルサブモジュールでのターンアラウンドタイム、および高レベルサブモジュールからマスタプロセッサへのネットワークフレームＴＰの伝播時間を合計する。高レベルサブモジュールについてのフレームＴＩおよびＴＰの伝播時間およびターンアラウンドタイムの累積合計は、高レベルサブモジュールの反応時間として参照される。マスタプロセッサは、通信プロトコルＷｏｒｌｄＴＩＰを実装しているＦＰＧＡ回路を用いて、非常に正確に、ネットワークフレームＴＩおよびＴＰ内のスタートフレームワードＤＴＲおよびエンドフレームワードＦＴＲを送受信する時間を検出することができる。同じタイプの回路が、通信プロトコルを実装し、高レベルサブモジュール毎のターンアラウンドタイムを一定にするために、各高レベルサブモジュールに用いられる。したがって、各高レベルサブモジュールに適用される同期時間は、次の式から得ることができる。
Ｒｎ＝１／２．（ΔＴｍａｘ−ΔＴｎ）
ここで、
・Ｒｎは、高レベルサブモジュールＨＬｎ（接尾語ｎは、高レベルサブモジュールに割り当てられた論理アドレスに対応する）に割り当てられる同期時間である。
・ΔＴｍａｘは、マスタプロセッサによって測定された最大応答時間である。そして、
・ΔＴｎは、高レベルサブモジュールＨＬｎについてマスタプロセッサによって測定された応答時間である。
【００２３】
図９のアルゴリズムは、較正フェーズの間にマスタプロセッサがどのように動作するかを示す。制御システムが初期化されると、マスタプロセッサは、タイマＣＴを初期化し（ステップ１０５）、変数ｎによって象徴される高レベルサブモジュールの論理アドレスをワードＩＤで示しているネットワークＴＩを送信する（ステップ１１０）。ネットワークフレームＴＩのエンドフレームワードＦＴＲの送信を検出するや否や、タイマＣＴは、スタートし、ネットワークフレームＴＰがバス１上を介してマスタプロセッサによって受信されるまでの時間を合計する（ステップ１１５）。タイマＣＴは、ネットワークフレームＴＰのスタートフレームワードＤＴＲの受信を検出すると停止する。高レベルサブモジュールの応答時間を表すタイマＣＴの値は、マスタプロセッサに格納される（ステップ１２０）。新しい高レベルサブモジュールの論理アドレスに対するその後の較正フェーズは、ステップ１０５から始まり、この処理は、マスタプロセッサがバス１に接続されている全ての高レベルサブモジュールを処理し終わるまで続く（ステップ１２５）。それから、高レベルサブモジュールの同期時間Ｒ１、Ｒ２、…、Ｒｎが上述した式を用いて計算される（ステップ１３０）。ステップ１３０から、マスタプロセッサＵＣは、同期および切換フェーズの準備ができている。
【００２４】
図８は、同期および切換フェーズを示し、該同期および切換フェーズは、マスタプロセッサＵＣに対して、ワードＩＤが制御データを示すところのネットワークフレームＴＩ、続いて、高レベルサブモジュールに送信されるそれぞれの切換命令Ｃ１、Ｃ２、…、Ｃｎとともに、高レベルサブモジュールに割り当てられたそれぞれの同期時間Ｒ１、Ｒ２、…、ＲｎをワードＤＡＴＡに含んでいるネットワークフレームＴＣ、続いて、ワードＩＤが特定の高レベルサブモジュールの論理アドレスを示すところのネットワークフレームＴＩを、バス１を介して連続して送信することからなる。各同期および制御フェーズにおいて、第２のネットワークフレームＴＩに応じて、各高レベルサブモジュールは、バス１を介して、マスタプロセッサＵＣに、ワードＭＥＳが低レベルサブモジュールによって１つ以上の電力部品から得られたデータを含む、ネットワークフレームＴＭを送信する。
【００２５】
図９を再び参照すると、マスタプロセッサにおいて、同期および切換フェーズは、ワードＩＤがコマンドを示すネットワークフレームＴＩを全ての高レベルサブモジュールに対して送信することで、ステップ１３５で始まる。明確にするために、このワードＩＤの値は、符号＃によって図９に表される。それから、マスタプロセッサは、高レベルサブモジュールに送信されたそれぞれの切換命令とともに、ブロック１３０で計算された全同期時間を含むネットワークフレームＴＣを送信する（ステップ１４０）。図４は、同期時間Ｒ１、Ｒ２、…、Ｒｎおよび切換命令Ｃ１、Ｃ２、…、Ｃｎを有するネットワークフレームＴＣの書式設定を示す。ワードＩＤが特定の高レベルサブモジュールの論理アドレスを示すところの新たなネットワークフレームＴＩは、バス１を介して送信され（ステップ１４５）、マスタプロセッサは、先のネットワークフレームＴＩのワードＩＤで示される高レベルサブモジュールによって送信されたネットワークフレームＴＭの戻りを待つ（ステップ１５０）。後の同期および切換フェーズは、新たな切換命令および新たな高レベルサブモジュールの論理アドレスでステップ１３５から始まり、この処理は、マスタプロセッサがバス１に接続された高レベルサブモジュールの全てを処理し終わるまで継続する（ステップ１５５）。同期および切換サイクルが進行すると、電力部品から得られたデータは、ネットワークを介してマスタプロセッサへフィードバックされ、アプリケーションを制御するために用いられる。
【００２６】
図１０は、較正フェーズの間、そして同期および切換フェーズの間、高レベルサブモジュールがどのように動作するかを示す。バス１上のネットワークフレームＴＩの検出に応じて、高レベルサブモジュールは、フレームＴＩのワードＩＤがそれ自身の論理アドレスに対応するかを検出し（ステップ２００）、もしそうならば、ネットワークフレームＴＰを送信する（ステップ２１０）。一方、ネットワークフレームＴＩのワードＩＤが高レベルサブモジュールのコマンド（ＩＤ＝＃）に対応するならば、高レベルサブモジュールは、タイマＣＬを初期化し（ステップ２２０）、ネットワークフレームＴＣを受信するために待機する（ステップ２２５）。ネットワークフレームＴＣのエンドフレームワードＦＴＲの受信が検出されるとすぐに、タイマＣＬがスタートする（ステップ２３０）。ステップ２３０に先立ち、高レベルサブモジュールは、ネットワークフレームＴＣから、高レベルサブモジュールに割り当てられた同期時間Ｒｎ、および高レベルサブモジュールが接続された電力部品で実行されなければならない切換命令Ｃｎを抽出する。カウンタＣＬが同期時間Ｒｎを合計すると、高レベルサブモジュールは、切換命令Ｃｎを、光ファイバ通信リンク３を介して、１つ以上の低レベルサブモジュールに送信し（ステップ２４０）、低レベルサブモジュールは、次に、各々、電力部品の入力端子に印加される切換信号を発生する。高レベルサブモジュールでは、処理は、サブモジュールの論理アドレスに対応しているワードＩＤを含む新たなネットワークフレームＴＩの受信を継続する（ステップ２５０）。ワードＩＤの論理アドレスがサブモジュールの論理アドレスに対応する場合、それは、ステップ２００に戻る前に、測定データを含むワードＭＥＳを有するネットワークフレームＴＭを送信する（ステップ２５５）。
【００２７】
マスタプロセッサにおける、ネットワークフレームＴＩのエンドフレームワードＦＴＲ（ワードＦＴＲの最終ビット）を送信する時間、またはネットワークフレームＴＰのスタートフレームワードＤＴＲ（ワードＤＴＲの最終ビット）を受信する時間は、マスタプロセッサのネットワーク通信インターフェース２によって検出される。同様に、各高レベルサブモジュールのネットワークフレームＴＣのエンドフレームワードＦＴＲ（ワードＦＴＲの最終ビット）を受信する時間は、高レベルサブモジュールのネットワーク通信インターフェース２によって検出される。ネットワークフレームＴＣのエンドフレームワードＦＴＲは、同期基準信号を構成する。
【００２８】
したがって、高レベルサブモジュールは、それぞれの高レベルサブモジュールに送信された全ての同期時間Ｒ１、Ｒ２、…、Ｒｎおよび全ての切換命令Ｃ１、Ｃ２、…、Ｃｎを含む単一のネットワークフレームＴＣを用いて同期され、通信プロトコルの効率を最適化するのを助ける。さらに、アプリケーションで生成され、高レベルサブモジュールで同期時間に加えられるトリガフェーズ変移期間をネットワークフレームＴＣに含めることが等しく可能である。同期は、高レベルサブモジュールに共通のクロックを必要とせず、高レベルサブモジュールのクロックのドリフトは、各電力部品の切換サイクルのタイミングを初期化することによって制限される。毎秒５メガビット（Ｍｂｉｔ／ｓ）の銅バス上でのビットレート、および３ｋＨｚの部品切換周波数で、ＷｏｒｌｄＦＩＰのような標準決定通信プロトコルを用いることにより、同期広がりを５００ナノセコンド（ｎｓ）未満に制限することが可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明による制御システムの分散アーキテクチャの略図である。
【図２】本発明による制御システムの分散アーキテクチャの変形の略図である。
【図３】ネットワーク通信プロトコルによって用いられる第１のネットワークフレームのフォーマットを示す図である。
【図４】ネットワーク通信プロトコルによって用いられる第２のネットワークフレームのフォーマットを示す図である。
【図５】ネットワーク通信プロトコルによって用いられる第３のネットワークフレームのフォーマットを示す図である。
【図６】ネットワーク通信プロトコルによって用いられる第４のネットワークフレームのフォーマットを示す図である。
【図７】高レベルサブモジュール較正フェーズ中における、マスタプロセッサおよび制御モジュール間でのネットワークフレームの交換を示す図である。
【図８】高レベルサブモジュール同期および電力部品切換フェーズ中における、マスタプロセッサおよび制御モジュール間でのネットワークフレームの交換を示す図である。
【図９】マスタプロセッサの動作を示すフローチャートである。
【図１０】高レベルサブモジュールの動作を示すフローチャートである。
【図１】
2005510193.tif 000003
【図２】
2005510193.tif 000004
【図５】
2005510193.tif 000005
【図６】
2005510193.tif 000006
【図３】
2005510193.tif 000007
【図４】
2005510193.tif 000008
【図７】
2005510193.tif 000009
【図８】
2005510193.tif 000010
【図９】
2005510193.tif 000011
【図１０】
2005510193.tif 000012
【国際調査報告】
2005510193.tif 000013
2005510193.tif 000014
2005510193.tif 000015
2005510193.tif 000016
2005510193.tif 000017
2005510193.tif 000018