(57)【要約】ナノワイヤ(10)は、第1の領域(1)、第2の領域(2)及び第3の領域(3)を有し、前記第2の領域(2)の直径(c)は、前記第1及び前記第3の領域(1,3)の直径(a)より大きく、これにより前記ナノワイヤ(10)の量子化を少なくとも部分的に中断して、前記第2の領域により小さいバンドギャップを与える。第2の領域(2)は、100nm未満の軸方向の長さ(b)を有し、好適には20nmより小さい。ナノワイヤ(10)は、電極を、量子ドット、単一電子トランジスタ等として持つ(光)電子デバイスにおいて用いられることができる。
2005522037.tif 000002
【特許請求の範囲】
【請求項１】
軸方向に配列した第1、第2及び第3の領域を有するナノワイヤにおいて、前記第2の領域は、前記第1及び第3の領域に隣接すると共に軸方向に100nm未満の長さを有し、前記第2の領域は前記第1及び前記第3の領域よりも大きな直径を有し、前記第1及び第3の領域では量子化効果が起こる、ナノワイヤ。
【請求項２】
請求項1に記載のナノワイヤにおいて、前記第2の領域は軸方向に20nm未満の長さを有することを特徴とするナノワイヤ。
【請求項３】
請求項1又は2に記載のナノワイヤにおいて、前記第1及び前記第3の領域は、最大で10nmの径方向の平均直径を有することを特徴とするナノワイヤ。
【請求項４】
請求項3に記載のナノワイヤにおいて、前記第2の領域は最大で50nmの直径を有することを特徴とするナノワイヤ。
【請求項５】
請求項1に記載のナノワイヤにおいて、前記第1の領域はn型ドーピングされており、前記第2の領域はp型ドーピングされていることを特徴とするナノワイヤ。
【請求項６】
請求項1に記載のナノワイヤにおいて、第4及び第5の領域が存在し、前記第4の領域は、軸方向に前記第3及び第5の領域の間に挟まれると共に軸方向に100nm未満の長さを有し、前記第4の領域は、前記第3及び第5の領域とは、より小さいバンドギャップを有するという点で構造的に異なることを特徴とするナノワイヤ。
【請求項７】
少なくとも1つのナノワイヤによって相互接続される第1及び第2の電極を備えた電子デバイスにおいて、請求項1乃至6の何れか1項に記載のナノワイヤが存在することを特徴とする電子デバイス。
【請求項８】
請求項7に記載の電子デバイスにおいて、請求項6に記載のナノワイヤが存在し、第1及び第2のゲート電極が存在し、前記ナノワイヤの前記第1のゲート電極の垂直な突起は前記第2の領域と重複し、前記ナノワイヤの前記第2のゲート電極の垂直な突起は前記第4の領域と重複することを特徴とする電子デバイス。
【請求項９】
触媒成長によって請求項1に記載のナノワイヤを製造する方法において、前記第2の領域は前記第1及び前記第3の領域より高い温度で成長させられる、方法。
【請求項１０】
請求項9に記載の方法において、
−前記ナノワイヤの前記第1の領域を第1の成長温度で成長させるステップと、
−前記ナノワイヤの前記第2の領域を前記第1の成長温度より高い第2の成長温度で成長させるステップと、
−前記ナノワイヤの前記第3の領域を前記第2の成長温度より低い第3の成長温度で成長させるステップと、
を有することを特徴とする方法。
【請求項１１】
請求項1乃至6の何れか1項に記載のナノワイヤを製造する方法において、
−パターン形成されたエッチングマスクを半導体基板の表面に提供するステップと、
−前記ナノワイヤを前記表面に対して実質的に垂直な方向に形成するために前記半導体基板をエッチングするステップであって、当該エッチングステップの間、より大きな直径の前記第2の領域が形成される最中には前記エッチング速度は低減される、ステップと、
を有する方法。
【請求項１２】
請求項11に記載の方法において、前記ナノワイヤは前記半導体基板から除去される、方法。
【請求項１３】
請求項1乃至6の何れか1項に記載のナノワイヤが分散剤中にある分散体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに隣接し、軸方向に配列した第1及び第2の領域を有するナノワイヤに関する。
【０００２】
本発明は、少なくとも1つのナノワイヤによって相互接続される第1及び第2の電極を備えた電子デバイスにも関する。
【０００３】
本発明は、ナノワイヤを製造する方法にも関する。
【０００４】
本発明は、更に、ナノワイヤの分散体にも関する。
【背景技術】
【０００５】
ナノワイヤは、100nm未満の直径を有する(多くの場合半導体の)材料のワイヤである。これらは、将来の電子素子及び光電子素子の構成要素であるとみなされている。ナノワイヤは、フォトリソグラフィによるパターニングによって生じる寸法制限の重要性が低くなるという利点を有する。加えて、ナノワイヤは、量子化効果のため、より大きな寸法を有する同じ材料のユニットの特性とは異なった特性(非オーム抵抗等)を有する。
【０００６】
上記のようなナノワイヤ及び上記のようなデバイスは、Gudiksen他のNature, 415 (2002), 617-620から知られている。既知のナノワイヤは、p型ドーピングされた第1の領域を有し、該ナノワイヤの軸方向に隣接して、n型ドーピングされた第2の領域を有する。p-n接合が2つの領域間にある。ナノワイヤは、20〜50nmの直径を有し、GaP及びGaAs等の2つのバージョンの半電導性材料、又はn型ドーピングされたSi及びp型ドーピングされたSi、並びにn型ドーピングされたInP及びp型ドーピングされたInPを有する。ワイヤを備えた電子デバイスは、発光ダイオードとして、また、整流器として用いられることができる。
【０００７】
ナノエレクトロニクスの有望性が実質的に満たされていないことが、既知のナノワイヤの欠点である。既知のワイヤは、既知の機能をミニチュアスケールで実行するが、2次元で制限されるナノワイヤによって提供される量子化が持つ可能性を利用しない。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、本発明の第1の目的は、量子化が持つ可能性が実現されるナノワイヤを提供することである。
【０００９】
本発明の第2の目的は、本発明によるナノワイヤを有する冒頭部に記載された種類の電子デバイスを提供することである。
【００１０】
本発明の第3の目的は、本発明によるナノワイヤの分散体を提供することである。
【課題を解決するための手段】
【００１１】
第1の目的は、軸方向に配列した第1、第2及び第3の領域を有するナノワイヤにおいて、前記第2の領域は、前記第1及び第3の領域に隣接すると共に軸方向に100nm未満の長さを有し、前記第2の領域は前記第1及び前記第3の領域よりも大きな直径を有する、ナノワイヤによって実現される。
【００１２】
第2の目的は、本発明によるナノワイヤが第1及び第2の電極間のコネクタとして存在することにより達成される。
【００１３】
第3の目的は、本発明によるナノワイヤが分散剤中にある分散体によって達成される。
【００１４】
第2の領域は、この領域がより小さいバンドギャップを有するように、本発明によるナノワイヤに組み込まれる。これにより、電荷担体(即ち電子又はホール)は、この領域に存在する場合にエネルギー的に最も有利であることが達成される。この結果は、ワイヤの電子分布がデバイスの電極によって高度に意図的に制御されることができるということである。即ち、特定の状況下では、電荷担体は第2の領域から動けなくなり、第1及び第2の電極間の伝導は不可能になる。他の状況下では、電荷担体はエネルギー的に刺激され、第2の領域のエネルギー障壁を克服することができる。このとき第1及び第2の電極間の伝導が可能である。
【００１５】
これにより、新規な電子素子及び光電子素子が、比較的単純な態様で実現される。例は、デジタルトランジスタとして作動することができる「単一電子トランジスタ」、データがナノスケールでデジタル的に記憶されることができる「量子ドットメモリ」及び光電子再結合中心である。
【００１６】
本発明によるナノワイヤの第1の実施例において、第1及び第3の領域は、大きくとも10nmの径方向の平均直径を有し、第2の領域は、径方向に、より大きな直径を有する。二次元量子化は、第2の領域において少なくとも部分的に解除される。これは、より多くのエネルギー準位が結晶の電子帯に存在することを示す。実際、レベルの数kは、k = Nπ/aに従って結晶の広がりに正比例する。ここで、aは原子間距離でありNは特定の(結晶)方向の原子の数である。第2の領域において、径方向の原子Nの数は第1及び第3の領域の数よりも大きい。このことは、より多くのエネルギーレベルがあることを意味する。従って、基本的に種々のエネルギーレベルの非重複を意味する量子化は、存在しないか又はより少ない程度存在する。即ち、バンドギャップ、即ち占有エネルギー準位と次の非占有エネルギー準位との間の距離は、より小さく、従って、電荷担体は、低いエネルギー準位に落ちる可能性がより高い。
【００１７】
好適には、二次元量子化の局所的な少なくとも部分的な解除は、小さな領域に限られている。従って、好適には、第2の領域は、軸方向に20nm以下の小さい長さを有する。第2の領域の直径は、好適には径方向には50nmより小さく、より好適には第2の領域の長さにほぼ等しい。更に、第1及び第3の領域が10nm未満の非常に小さい直径を有すれば有利であり、更に好ましくは、5nm未満である。第1及び第3の領域の軸方向の長さは、好適には10nmであり、更に好ましくは50nmより大きく2000nm未満である。このような長さ及び非常に小さい直径を有するナノワイヤは、製造可能であり、安定である。更に、このような長さを有するナノワイヤは、電極構造に容易に付着されることができる。
【００１８】
本発明によるナノワイヤにおいて、第1及び第3の領域が実質的に同じ直径を有することは必須ではない。唯一の条件は、量子化効果が第1及び第3の領域に存在するということである。実際には、例えば整流器機能を実現するために、ナノワイヤを非対称に構成することは有利でありうる。このとき第1の領域の直径は例えば5nmである一方で、第3の領域の直径は例えば10nmである。
【００１９】
本発明によるナノワイヤの他の実施例においては、更に第4及び第5の領域が存在し、第4の領域においては、量子化が、より大きな直径及び／又は何らかの他の構造上の差によって少なくとも部分的に解除される一方で、第5の領域は量子化効果を示す。従って、本発明によるナノワイヤにおいて、ただ1つではなくより多くの量子化の中断を伴う構造を規定することが可能である。このような構造は、例えば、離散的な数の状態が記憶されることができる「多重量子ドット」として有利である。このような態様で、新しいタイプのデジタルメモリを構築することが可能である。
【００２０】
本発明によるナノワイヤの他の実施例において、ナノワイヤは、より大きな直径の第2の領域において異なった材料を有し、この材料は、第1及び第3の領域のバンドギャップよりも小さいバンドギャップを有する。これの例は、第1及び第3の領域がSiを、第2の領域がSiGeを有するものである。代わりに、第2の領域は、SiCを有してもよい。SiGeが更にCを有することも可能である。第2の領域においてより小さいバンドギャップを有する材料を使用することは、量子化を部分的に解除する効果を高める。
【００２１】
本発明によるナノワイヤの代替実施例において、ナノワイヤは、第1及び第3の領域に対して第2の領域に異なったドーピングを有する。これの例は、第2の領域のp型ドーピング及び第1及び第3の領域のn型ドーピングである。これは、量子化がn領域で部分的に解除されるp-n-p接合又はトランジスタを作製する。これによって、n領域の特性を光の入口及び／又は出力結合のために最適化することが可能になる。第2の領域が、例えば80nmのオーダーという幾分より大きな長さを有するならば、加えて、第2の領域に接点を規定することが充分に可能である。これは、例えばフォトリソグラフィの技術によって可能である。同様のことが、n-p、特にn-p-n接合又はトランジスタに当てはまる。このような接合は、発光ダイオード(LED)として用いられてもよい。実際は、好適には、電荷担体の再結合が、LEDのp型領域において起こり、この領域のより小さいバンドギャップは、より高い効果という結果をもたらす。
【００２２】
より大きな直径の第2の領域が追加で異なった材料又は異なったドーピングを有するこのようなナノワイヤの他の利点は、エッチング技術によって容易に製造されることができることである。用いられるエッチ液は、他の材料又は他のドーピングについて異なったエッチングレートを有し、得られる直径の変化を生じる。これは、特に、アノードエッチングについて、そして、熱酸化及び高温でのナノワイヤの最終的なエッチングについて、当てはまる。
【００２３】
更に、好適には、第1の領域と第2の領域との間の遷移、及び、第2の領域と第3の領域との間の遷移が急激である。このような急激な遷移の結果は、第2の領域が円筒状形状を有するということである。このような急激な遷移の形成は、製造工程がよく制御されていれば可能である。第2の領域に卵形の又は丸い形状を与え、第1から第2の領域へ、そして、第3から第2の領域へ、段階的な遷移が実現されることも望ましい可能性がある。
【００２４】
本発明によるナノワイヤは、好適には1つ又は幾つかの半導体材料を有する。例として、Si、SiC、SiGe、GaAs、InP、InAsPがある。代替的に、第1及び第3の領域は金属材料を有し、第2の領域は半電導性材料を有することが可能である。
【００２５】
ナノワイヤは、より大きい回路の特定の機能の用途にのみ用いられることができるわけではなく、ナノワイヤに基づく回路全体が実現されることができる。好適には、その中の電極は、種々のナノワイヤが接続される接点を形成する。代替的に、ナノワイヤは、例えば、ピクチャスクリーンピクセルのコントロールを与える薄膜トランジスタのために用いられてもよい。
【００２６】
本発明によるデバイスの有利な実施例において、第1、第2、第3、第4及び第5の領域を有するナノワイヤであって、量子化が第2の領域及び第4の領域において少なくとも部分的に中断されるナノワイヤが、存在する。第1及び第2のゲート電極もある。第1及び第2のゲート電極は、誘電層によってナノワイヤから分離され、非電気伝導的に相互接続される。ナノワイヤ上の第1のゲート電極の垂直な突起は、第2の領域との重複を有し、ナノワイヤ上の第2のゲート電極の垂直な突起は、第4の領域との重複を有する。幾つかのゲート電極を有するトランジスタが、このような態様で得られる。このとき、各ゲート電極は、より小さいバンドギャップを有すると共に量子化が部分的に解除されるナノワイヤの領域を制御する。第1及び第2のゲート電極間の容量結合が制限されていることを維持するため、第3の領域が300nmを超える長さを有すれば有利であり、より好適には、1000nmを超える。ナノワイヤは、ゲート電極のためにも用いられてもよい。
【００２７】
本発明の第4の目的は、本発明によるナノワイヤが製造されることができる方法を提供することである。
【００２８】
この目的は、第2の領域が、第1及び第3の領域よりも高い温度で成長させられる、触媒成長によってナノワイヤを製造する方法によって達成される。
【００２９】
この目的は、また、パターン形成されたエッチングマスクを半導体基板表面に提供するステップと、前記ナノワイヤを前記表面に対して実質的に垂直な方向に形成するために前記半導体基板をエッチングするステップであって、当該エッチングステップの最中に、半導体基板が、ナノワイヤの第1、第2及び第3の領域に対応する第1、第2及び第3の層において異なった条件でエッチングされる、ステップとを有する本発明によるナノワイヤを製造する方法によっても達成される。
【００３０】
本発明によるナノワイヤは、より多くの材料が第2の領域において堆積するように、又は、より少ない材料がエッチングして除去されるように、成長する間又はエッチングの間の条件が適応されて、製造されることができることが分かった。これらのプロセスの速度論は、それ自体は知られている態様で設定されることができ、特に、特定の物質又は中間生成物の濃度の調整、温度の調整、そして、電気化学プロセスの電位の調整を通じて設定されることができる。当業者に知られているように、「気体-液体-固体」プロセスにおける成長の場合、条件の調整のために温度を用いることは特に有利である。用いられるエッチング方法は、反応性イオンエッチング、ドライエッチング及びアノードエッチングであってもよい。 アノードエッチングによってナノワイヤを製造する方法は、未公開出願EP
02075950.2(NL020199)において説明されており、これは本願明細書に引用したものとする。
【００３１】
直径の幾何学的な変化だけでなく、ナノワイヤの材料変化も所望であるならば、半導体基板が反応性イオンエッチング又はドライエッチングによってエッチングを行われることにより、ナノワイヤを製造することが好ましい。このとき、所望の組成及び／又はドーピングの層が提供される又は実質的にこのような層から構築される半導体基板を選択することが、必要である。このような層は、半導体基板において例えばエピタキシャル成長によって提供されてもよい。
【００３２】
好適な実施例において、成長の後、ナノワイヤは基板から除去される。これは、これらナノワイヤを、基板に塗布するための分散体中に用いることを可能にする。しかし、ディスプレイ素子及び光記憶装置要素等の他の応用のためには、基板上にナノワイヤのアレイを提供することが有利でありうる。ナノワイヤは、例えば超音波振動によって除去されることができる。
【発明を実施するための最良の形態】
【００３３】
本発明によるナノワイヤ及び電子デバイスのこれらの及び他の側面は、図面及び非制限的な実施例を参照して更に詳細に説明される。
【００３４】
図1は、第1の領域1、第2の領域2及び第3の領域3を備えた本発明によるナノワイヤ10を示す。第2の領域2の直径cは、第1及び第3の領域1、3の直径よりも大きい。このことは、ナノワイヤ10の量子化を少なくとも部分的に中断し、第2の領域2に、より小さいバンドギャップを与える。第2の領域2は、好適には100nm未満、より好適には20nm未満の軸方向の長さbを有する。ナノワイヤ10は、図2に示されるように電子デバイス100において用いられることができ、ここでは、該ナノワイヤ10は、第1及び第2の電極101、102の間に存在する。このとき、アセンブリ全体は、中でも、単一電子トランジスタ、量子ドットメモリ又は光電素子を形成することができる。
【実施例１】
【００３５】
酸化表面を備えたシリコン半導体基板上に、0.5〜3nmの薄金層が存在する。この半導体基板は、炉の第1の端の石英管内に配置される。InPの固定ターゲットが、溶発されたInPがガスフローによって基板に移送されることができるように、炉の第2の端に配置される。炉は、10Pa未満まで排気される。次に、100〜300sccmのArフローで圧力は3×104Paにされる。炉は、500℃まで加熱される。このことは、金の層を破壊し、ナノメータースケールのクラスタを形成する。この温度で、ターゲットは193nmの波長を有するArFレーザによって溶発される。これは、Auクラスタが触媒として動作して、InPのナノワイヤ10の成長に至る。得られたナノワイヤは、第1の領域1、第2の領域2及び第3の領域3を有する。
【００３６】
200nm(一般には100〜1000nm)の長さ及び10nmの直径を有するナノワイヤ10の第1の領域1が成長させられたら、温度は550〜600℃まで上昇される。この結果、より多くのInPがAuクラスタに溶解され、これにより、クラスタの体積は増加する。このことは、更に、成長しているワイヤがより厚くなるという結果も有する。このように、15〜50nmの直径を有する第2の領域2が形成される。しかし、より高いレーザパルス周波数が用いられるので、第1の領域の直径は増加しない。10〜60秒の時間の後、温度は再び500℃に低下させられる。約200〜2000nmの合計長さを有するナノワイヤ10ができるまで、この温度で、ナノワイヤ10の第3の領域3が成長させられる。この結果は、第1及び第3の領域の直径(a)が10nmであり、第2の領域の軸方向の長さ(b)が15nmであり、第2の領域(c)の直径が15〜50nmの、図1で示す形状を有するナノワイヤである。第1及び第3の領域の長さは、この例では100nmであるが、所望ならより大きく選択されることができ、マイクロメーターのオーダーまで選択されることができる。
【実施例２】
【００３７】
Auクラスタが、実施例1と同様に基板上に形成される。次に、シリコンナノワイヤが、化学蒸着によって、450℃で、標準状態で3cm3／分のシランと、100ppmホスフィンを含む標準状態で18cm3／分のHeとの雰囲気で、成長させられる。このように100〜1000nmのワイヤが成長させられた後、温度は500℃まで上昇される。これの結果は、より多くのSiがAuクラスタに溶解され、これにより、クラスタの体積が増加し、従って直径が増加する、ということである。結果は、ワイヤの幅の15〜50nmへの局所的な拡張であり、これによって第2の領域が形成される。10〜60秒後に、温度は再び450℃に低下させられる。ワイヤは、合計長さ200〜2000nmを有するナノワイヤが形成されるまで、更にこの温度で成長させられる。
【実施例３】
【００３８】
ハードベークしたShipley AXS1813の厚さ400nmの下層とネガティブシリコーンを有する電子ビームレジストの厚さ80nmの最上層とからなる感光性の二重層が、半導体基板上に提供される。これは、照射線(電子ビーム、100キロボルト、100μC／cm2)によって、隔離された領域が規定されるようにパターン形成される。これらの隔離された領域は、50×50nm の直径を有しており、互いから1.0μmの距離を有する。最上層は現像され、続いてイソプロピルアルコールに浸漬される。次に、上記パターンは、0.07W/cm2という低いRFパワー密度及び−170VのDCバイアスでの0.3Pa酸素プラズマエッチングステップで、最上層から下層まで異方的に転写される。
【００３９】
次に、半導体基板は、表面に対してほぼ垂直な方向にエッチングを行われる。これは、エッチングステップ及び不動態化ステップが交互に実行される誘導結合プラズマ(ICP)セットアップを伴うドライエッチングによって行われる。処理は、RF制御される(13.56MHz)。SF6／O2／C4F8のガス混合物が、エッチングステップのために用いられる。ここでの標準値は、約2Paの圧力での130sccmのSF6ガスフロー、13sccmのO2ガスフロー及び40sccmのC4F8ガスフローである。不動態化ステップのために用いられるガスは、140sccmのC4F8のガスフローである。エッチングステップ及び不動態化ステップの標準の持続時間は、8秒である。
【００４０】
エッチングは、主に3つの段階で起こる。第1の段階において、漸減する直径を持つ孔がエッチングで作製される。これは、エッチングステップが、不動態化ステップよりも短い時間で又はより低い強度で実行されることにより達成される。結果は、不動態化ステップの間に与えられる不動態化層が、孔のピットにおいてのみ完全に除去されるということである。不動態化層の一部は、孔の壁に残り、従って、不動態化層は不動態化層の上に堆積する。これは、孔が次第に狭くなっていくという結果を有する。
【００４１】
第2の段階においては、エッチングステップは、不動態化ステップよりも集中的に及び／又は長く持続する。これは、孔のピットがほぼ元の直径まで広がるという結果を有する。
【００４２】
第3の段階において、エッチングステップ及び不動態化ステップは、非常に短い。これは、穴の狭窄部又は壁の突起が、全く又は実質的にエッチングによって除去されないという結果を有する。多数の短いエッチング及び不動態化ステップは、突起が不動態化層に埋め込まれるという結果を有する。しかし、孔のピット内では、不動態化層が毎回完全に除去され、この結果は、等方性エッチングである。
【００４３】
半導体基板は、約0.5μmの深度までエッチングを実行され、ナノワイヤに至る。壁の前記突起は、より大きな直径の第2の領域を形成する。続いて基板は、酸素雰囲気で2時間で約850℃まで加熱される。シリコンは、これにより熱的に酸化される。次に、半導体基板は約5モル／リットルの濃度のフッ化水素を有する浴槽に入れられる。浴槽の組成を一定に保持するために、浴槽内では循環が維持される。結果は、ナノワイヤが第1及び第3の領域で10nmの直径を与えられるということである。初期の厚さがより大きかった第2の領域においては、この処理の後であっても厚さは依然としてより大きい。ナノワイヤを備えた半導体基板は、エタノール浴槽に入れられる。この浴槽は、超音波デバイス内に配置される。ナノワイヤは、超音波振動によって基板から分離される。
【００４４】
このように形成されるワイヤの分散が、シリコン基板上に提供される。電子照射(電子ビーム)によって、電気接点が、2nmのTi及び10nmのAuの二重層にフォトリソグラフィで規定された。ワイヤの適用の後、400℃までの加熱が実行された。
【実施例４】
【００４５】
p型ドーピングを有するSiの層が、n型ドーピング(ドーピングレベル1019atom／cm3)を有する半導体基板にエピタキシャルに成長させられる。成長した層の厚みは、約10〜30nmである。その上に、n型ドーピングを有するSi層がエピタキシャルに成長させられる。成長した層の厚さは、約300nm、一般には100〜1000nmである。得られた基板は、実施例3にて説明したようなパターニング及びエッチング処理を受ける。このような態様で、p領域がより大きな直径を有する内部n-p-n接合を有するナノワイヤが得られた。
【実施例５】
【００４６】
エッチングマスクが半導体基板表面に提供される。エッチングマスクは、互いに一定の距離を取る1.5μmの直径の開口部を有する。先細の窪み(indentation)が、KOHエッチング処理によってエッチングマスクを通じて規定される。このとき、半導体基板がアノードセルの中に配置される。このとき、半導体基板の裏面は、アノードへの導電部に接続されるように、硫酸カリウム溶液中にある。半導体基板の表面は、フッ化水素溶液中にある。基板は、電流密度がピーク電流密度の0.9〜1倍の値にセットされるようにアノードエッチングされ、これは、未公開のヨーロッパ出願第EP02075950.2号(NL020199)により詳細に説明されており、参照により本願に組み込まれる。これによりナノワイヤが形成される。より低い電流密度が一時的に用いられることにより、ナノワイヤの局所的な広がりが達成される。
【実施例６】
【００４７】
図2は、半導体要素100(薄膜トランジスタである)の概略の断面図である。ソース電極101及びドレイン電極102がポリイミドの基板110に設けられる。電極101、102は、例えばAuを有しており、リソグラフィで規定される。電極101、102は、好適には低い誘電率を有する誘電材料を有するチャネル105によって互いに分離される。当業者には適切な材料は知られており、例えば、二酸化ケイ素、水素シルセスキオキサン及びメチルシルセスキオキサン、多孔性シリカ、SiLK及びベンゾシクロブテンである。材料の選択は、基板の選択にも依存する。電極101、102及びチャネル105の表面111は平坦化されるので、ナノワイヤ10は、実質的に平坦な表面111上に存在する。電圧が印加されている状態で、ナノワイヤを有する分散の液滴が表面111に供給されることにより、ナノワイヤ10は、置かれて整列させられる。0.1〜10kHzの周波数の0.1〜1V／μmの印加される電界によって、ナノワイヤ10の整列が生じる。誘電層106がナノワイヤ10に位置し、ゲート電極103をナノワイヤ10から分離する。代替的に、チャネルを備えたモールドが表面11に提供され、アセンブリ全体が、ナノワイヤの分散体を含む浴槽に入れられることによって、整列が達成されてもよい。このとき圧力差によって流れが誘発され、これにより、ナノワイヤがモールドのチャネルに吸い込まれる。これにより、整列したナノワイヤ10の配列が生じる。
【００４８】
当業者には明らかであるように、電子デバイスは好適には、所望のパターンで相互接続され回路を形成する大量の半導体要素100を有する。更に、薄膜トランジスタの当業者によく知られているように、1つ又は多数のナノワイヤ10が単一の半導体要素100に存在してもよく、基板110、電極101、102、103及び誘電層105、106のために種々の材料が選択されてよいことに注意されたい。
【図面の簡単な説明】
【００４９】
【図１】ナノワイヤを示す。
【図２】ナノワイヤを備えた電子デバイスを示す。
【図１】
2005522037.tif 000003
【図２】
2005522037.tif 000004
【国際調査報告】
2005522037.tif 000005
2005522037.tif 000006
2005522037.tif 000007