(57)【要約】１以上のリモート操作ノードとチップ上の基準クロックとの間のフェーズ関係を維持するためのクロック信号ディストリビュータ回路が開示されている。それぞれのリモートノードに対してディストリビューションリム内にクロック信号ドライブパスとクロック信号センスパスが存在する。このクロック信号ディストリビュータ回路はクロック信号ドライブパス内の変動信号遅延回路、クロック信号センスパス内の変動信号遅延回路、及びセンスパスに基いて少なくとも１つの変動信号遅延回路にその信号遅延を変化させるフィードバック回路を含んでいる。
2005536111.tif 000002
【特許請求の範囲】
【請求項１】
１以上のリモート操作ノードとチップ上の基準クロックとの間のフェーズ関係を維持するためのクロック信号ディストリビュータ回路であって、
それぞれのリモートノードに対してディストリビューションリム内にクロック信号ドライブパスとクロック信号センスパスを含んでおり、本クロック信号ディストリビュータ回路は、
クロック信号ドライブパス内の変動信号遅延回路と、
クロック信号センスパス内の変動信号遅延回路と、
少なくとも１つの変動信号遅延回路にセンスパス信号に基いて信号遅延を変化させるためのフィードバックベースの手段と、
を含んでいることを特徴とするクロック信号ディストリビュータ回路。
【請求項２】
少なくとも１つの変動信号遅延回路はバーニアモジュールを含んでいることを特徴とする請求項１記載の回路。
【請求項３】
変動信号遅延回路はチップ上で物理的に隣接していることを特徴とする請求項１記載の回路。
【請求項４】
１つのディストリビューションリムに対するドライブパスとセンスパスはチップ上で隣接して配置されていることを特徴とする請求項１記載の回路。
【請求項５】
１つのディストリビューションリムに対するドライブパスとセンスパスは同長であることを特徴とする請求項４記載の回路。
【請求項６】
どの１つのディストリビューションリムに対するドライブパスとセンスパスも同長であることを特徴とする請求項５記載の回路。
【請求項７】
少なくとも１つのディストリビューションリムに対するドライブパスとセンスパス内に位置するドライブ信号とセンス信号をバッファする手段をさらに含んでいることを特徴とする請求項１記載の回路。
【請求項８】
少なくとも１つのディストリビューションリムのセンスパスに作動式に接続されたダミーロードをさらに含んでいることを特徴とする請求項１記載の回路。
【請求項９】
全部のディストリビューションリム内のドライブパスとセンスパスは、全ディストリビューションリムに対して同一である信号伝播時間の分だけ不等状態であることを特徴とする請求項１記載の回路。
【請求項１０】
クロック信号ドライブパスとクロック信号センスパスとを含んだローカル基準リムをさらに含んでいることを特徴とする請求項１記載の回路。
【請求項１１】
フィードバックベースの手段は基準リムのセンスパスのクロックフェーズをディストリビューションリムのセンスパスのクロックフェーズと比較する手段を含んでいることを特徴とする請求項１０記載の回路。
【請求項１２】
基準リム内の信号伝播時間は、どのディストリビューションリムのものと少なくとも等しい長さであることを特徴とする請求項１０記載の回路。
【請求項１３】
フィードバックベースの手段は比較のための手段に対応し、複数のフェーズ比較後にのみ変化を引き起こす手段をさらに含んでいることを特徴とする請求項１１記載の回路。
【請求項１４】
フィードバックベースの手段はディストリビューションリム内のクロックフェーズの手動による微調整を提供する手段をさらに含んでいることを特徴とする請求項１３記載の回路。
【請求項１５】
フィードバックベースの手段はドライブパスとセンスパスの伝播を同時的に補整することを特徴とする請求項１記載の回路。
【請求項１６】
フィードバックベースの手段はアップ/ダウンカウンターを含んでいることを特徴とする請求項１５記載の回路。
【請求項１７】
フィードバックベースの手段は変動信号遅延回路に、最大準安定性のポイント辺りで前後に連続的に探索させる手段をさらに含んでいることを特徴とする請求項１１記載の回路。
【請求項１８】
ディストリビューションリムに提供される前にクロック信号内に効果的な負の遅延を発生させるゼロインサーションディレーモジュールをさらに含んでいることを特徴とする請求項１記載の回路。
【請求項１９】
少なくとも１つのバーニアモジュールはタップされたディレーチェーンを含んでいることを特徴とする請求項２記載の回路。
【請求項２０】
少なくとも１つのバーニアモジュールは複数のキャパシタンスを含んだキャパシタンスラダーを含んでいることを特徴とする請求項２記載の回路。
【請求項２１】
キャパシタンスラダーは、ラダー内のそれぞれのキャパシタンスを構成するキャパシタンスペアを含んでおり、その１つのペアのみが一時に利用されることを特徴とする請求項２０記載の回路。
【請求項２２】
少なくとも１つのバーニアモジュールは異なる遅延を有した複数の相互排他的パスを含んでいることを特徴とする請求項２記載の回路。
【請求項２３】
１以上のリモート操作ノードとチップ上の基準クロックとの間のフェーズ関係を維持するためのクロック信号ディストリビュータ回路であって、
それぞれのリモートノードに対してディストリビューションリム内にクロック信号ドライブパスとクロック信号センスパスを含んでおり、本クロック信号ディストリビュータ回路は、
クロック信号ドライブパス内であって、チップ上の１物理的位置に提供された第１変動信号遅延バーニアモジュールと、
クロック信号センスパス内であって、第１バーニアモジュールに隣接してチップ上の１物理的位置に提供された第２変動信号遅延バーニアモジュールと、
第１バーニアモジュールと第２バーニアモジュールに、センスパス信号に基いてそれらの信号遅延を同時的に変化させるフィードバックベースの手段と、
を含んでおり、ディストリビューションリムに対するドライブパスとセンスパスはチップン上で互いに隣接して配置されることを特徴とするクロック信号ディストリビュータ回路。
【請求項２４】
クロック信号ドライブパスとクロック信号センスパスを含んだローカル基準リムをさらに含んでいることを特徴とする請求項２３記載の回路。
【請求項２５】
フィードバックベースの手段は基準リムのセンスパスのクロックフェーズをディストリビューションリムのセンスパスのクロックフェーズと比較する手段を含んでいることを特徴とする請求項２４記載の回路。
【請求項２６】
フィードバックベースの手段は比較する手段に対応して、複数のフェーズ比較後にのみ変化を引き起す手段をさらに含んでいることを特徴とする請求項２５記載の回路。
【請求項２７】
フィードバックベースの手段はディストリビューションリム内のクロックフェーズの手動による微調整を提供する手段をさらに含んでいることを特徴とする請求項２６記載の回路。
【請求項２８】
基準リム内の信号伝播時間はどのディストリビューションリム内のものと少なくとも等しい長さを有していることを特徴とする請求項２４記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は大型集積回路用のクロックツリーに関する。
【背景技術】
【０００２】
クロックツリーはそのエンドポイント間で非常に低いスキューを有しているが、大掛かりなレイアウトの試行錯誤なく容易に利用できる。この回路は、１チップ内の変動を含んで、温度、プロセス、レイアウト、ロード及び電圧の変動を補正する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このコンセプトは、信号パスのセンスポイント(sense point)でクロックフェーズを検出し、基準に対して正確なフェーズ関係でそのセンスポイントを維持するようにそれをフィードバックするクロックフェーズの検出の従来技術で知られている。しかし、エンドポイントが遠隔である場合には、センス信号自体の遅延が補正対象のものと同様な誤差を発生させる。
【課題を解決するための手段】
【０００４】
本発明の回路は、それぞれのディストリビューションリム(limb)に対して１つではなく２つの変動性遅延を有する。この変動性遅延はバーニアモジュール(vernier module)で完成できる。フィードバック回路はセンスパスの遅延をそのフィードパスの遅延で同時的に調節する。バーニアモジュールはチップ上で隣接しており、互いに遠隔ではない。よってそれらは正確に観測する。従って、中央モジュールから遠隔ノードへの伝播遅延が知られていない場合でも、遠隔ノードはフェーズをクロックディストリビューションモジュールの２ポイント間の真中に存在すると想定するであろう。この代数的事実は、いかに異なるものであっても、全ての遠隔ノードを相互及びソースクロックに関してほぼゼロスキューでロックすることを可能にする。
【０００５】
以下は本発明のキーコンセプトである。これらコンセプトは、遠隔操作ノードとチップ上の基準クロックとの間のフェーズ関係を維持するためのクロックディストリビューション回路に適用される。
【０００６】
１．両方とも知られておらず、条件次第で変動するものであっても、センスライン及び隣接フィードラインにほぼ正確にマッチする伝播を持たせるように配列。
２．それぞれの遠隔ノードが制御モジュールの共通位置の２ポイントでの時間の中間に存在するよう、あるいは少なくとも予測できる範囲で中間からの離れているようにセンスラインとフィードラインの伝播を調和状態に補整。
３．正確なフェーズディテクターとしてラッチ内の準安定ポイントを使用。
４．システムが±１バーニアＬＳＢを継続的に“ハント”できるようにフェーズ補整を繊細に使用。
５．イントラチッププロセス、電圧及び温度変動に対して免疫性を提供するようにチップ上も１位置に全てのバーニアとダミーリムを有する。
６．実際のロードの変動に対して不感性とさせるため、それぞれのセンスパスのヘッドにダミーロードを配置。
７．上記のものと組み合わせたゼロインサート遅延。
８．少なくとも１回はそのプロセスを段階的に実行させる充分な正確性。
９．温度/プロセス/電圧で観察するそれぞれのリムに対する単純なユーザフェース調節。
１０．バーニアで使用する上述の補整キャパシタンスラダー。
【０００７】
本発明は、遠隔操作ノードとチップ上の基準クロックとの間のフェーズ関係を維持させるクロック信号ディストリビュータ回路に関する。それぞれの遠隔ノードに対してディストリビューションリムにはクロック信号ドライブパスとクロック信号センスパスが存在する。クロック信号ディストリビュータ回路はクロック信号ドライブパス内の変動信号遅延回路、クロック信号センスパス内の変動信号遅延回路、及び少なくとも１つの変動信号遅延回路にそのセンスパス信号に基いてその信号遅延を変動させるフィードバック回路を含んでいる。
【０００８】
変動信号遅延回路はバーニアモジュールを含むことができる。バーニアモジュールはタップされた遅延チェーンと、複数のキャパシタンスを含んだキャパシタンスラダーを含むことができる。この場合、キャパシタンスラダーはラダーにそれぞれのキャパシタンスを構成するキャパシタンスペアを含むことができる。この場合、ペアの一方のみが１時に使用状態にある。あるいは、異なるキャパシタンスまたはドライブ強度を有した複数の相互排斥パスを含むことができる。
【０００９】
好適には信号遅延回路はチップ上で物理的に隣接する。好適にはディストリビューションリムのためのドライブパスとセンスパスはチップ上で互いに隣接して配列される。どのディストリビューションリムに対するドライブパスとセンスパスも互いに同一の長さである。あるいは、全てのディストリビューションリム内のドライブパスとセンスパスは、全てのディストリビューションリムに対して同一である信号伝播時間によって不等であることもできる。クロック信号ディストリビュータ回路はさらに、少なくとも１つのディストリビューションリムに対するドライブパスとセンスパス内に配置された信号バッファを含むことができる。
【００１０】
クロック信号ディストリビュータ回路は少なくとも１つのディストリビューションリムのセンスパスと作動式に接続するダミーロードをさらに含むことができる。このクロック信号ディストリビュータ回路はさらに、クロック信号ドライブパスとクロック信号センスパスを含んだローカル基準リムを含むことができる。この場合にはフィードバックベースの手段は、基準リムのセンスパスのクロックフェーズを、ディストリビューションリムのセンスパスのクロックフェーズと比較する手段を含むことができる。好適には基準リムの信号伝播時間は少なくともディストリビューションリムのものと同じ長さである。
【００１１】
そのフィードバックベースの手段は比較手段に対応して複数のフェーズ比較後にのみ変化を引き起こす手段をさらに含むことができる。フィードバックベースの手段はディストリビューションリム内のクロックフェーズの手動微調整を提供する手段をさらに含むことができる。好適には、フィードバックベースの手段はドライブパスとセンスパスの伝播を同時的に補整する。フィードバックベースの手段はアップ/ダウンカウンターを含むことができる。フィードバックベースの手段は、変動信号遅延回路に最大準安定性のポイント周囲を前後して継続的にハントさせる手段をさらに含むことができる。クロック信号ディストリビュータ回路は、ディストリビューションリムに提供される前に、クロック信号内に効果的な負の遅延を発生させるゼロインサート遅延モジュールをさらに含むことができる。
【発明を実施するための最良の形態】
【００１２】
本発明の好適実施例は図面で表されている。以下の説明は図面の回路の異なる部分に対する別態様を含む。
【００１３】
（機能ユニット）
本発明の４ユニットで成るクロックディストリビュータが図示されている。
１．クロックディストリビューションモジュール１２：これは主要モジュールであって、好適には小型ハードマクロにて提供される。これはチップ上の１ポジションに位置し、チップの遠隔領域にディストリビューションリムを送り出す。２つのリム１４と１６が図示されている。リムの数はいくつでもよい。このモジュールは図示のごとくモジュール様式に設計されており、どのような望む数のリムに対しても自動形状化が可能である。以下で説明するローカル基準リム１８はクロックディストリビューションモジュール１２の一部であり、その内部に提供されている。
【００１４】
２．ディストリビューションリム１４と１６：これらリムはクロックディストリビューションモジュール１２をリモートノード１５と１７に接続する。クロックディストリビューションモジュール１２はリモートモジュール１５と１７をほぼ正確に等しいクロックフェーズにて維持する。それぞれのリムは２つのカウンターフローパスであるフィード（すなわちドライブ）パスとセンスパスとで成る。
【００１５】
３．ゼロインサーションディレー２２：これはクロックディストリビューションモジュール１２内のオプションモジュールである。それはリモートノード１５と１７のフェーズを相互に等しく維持するだけでなく、ソースクロックともほぼ等しく維持する。もしソースクロックが調整式フェーズを有するなら、このモジュールは不要であろう。それは次の完全（または後の）サイクルに遅延させることによって効果的なネガティブデレーを発生させる。
【００１６】
４．エンドオブツリーレギュレータ２４：チップ設計者はこのフェーズロックされたリモートノードを次の３方法で利用できる。
(a)知られたインサーションディレーのローカルクロックツリーのごときロードを直接的にドライブする。
(b)本発明の別の完全クロックディストリビュータ回路をドライブする。その結果、それは自身のリムに伝播させる。
(c)それは図示のごとくエンドオブツリーレギュレータ２４を介してローカルクロックツリーをドライブできる。これはそのローカルツリーの端部で１つの選択センスポイントに対してほぼゼロインサーションディレーを維持する。
【００１７】
（ドライブパスとセンスパスの均等化）
本発明の“ハーフウェイ”スキームが機能させるには、与えられたリモートノードへのドライブパスは戻るセンスパスと正確に一致しなければならない。これらパスのレイアウトは手動で達成できるが、好適にはルート化ツールの特殊性能が供給され、自動的にフィードパスとセンス信号パスを等しくさせる。サイノプシ社のアストロのごときレイアウトツールの異なるルート化能力がこの目的で利用できる。
【００１８】
長いディストリビューションパスは途中で増幅が必要である。リムに沿って示されるバックツーバックインバータ（３０、３１、３２、３３）がこの機能を果たす。好適にはこれらはハードマクロとしてマッチングを改善させるように提供されるであろう。例えば、上側を通る金属層への寄生カップリングは標準化でき、幾分からの電力供給隔離が提供される。（下記の電圧基準参照）全部のリムが同数の増幅段階を有する必要性はないが、それぞれのリム内の数は図示のように等しくなければならない。
【００１９】
好適にはディストリビューションリムの実際のトレースは１金属層上で相互に平行に配置される。特別な注意（ツールによる）が他の金属層へのベンド部とバイア部に払われるであろう。接地トレースはセンストレースとドライブトレースを互い、並びに近隣の回路から隔離する。しかし、与えられたレッグを介した遅延が、単純静電容量性、ＲＣまたは伝達ラインの影響の随意な混合であっても構わない。異なるリム上のレッグまたは同一リム上の異なるレッグが異なっていても構わない。それら全ての影響はフィードバック回路で無効化される。
【００２０】
図示の“ダミーロード”システムは異なるリモートノード上のロードを、クロックスキューを発生させずにローカル温度、プロセス及び供給電圧と異ならせ、共に変動させる。このロードはドライブパスに対して影響を及ぼし、近隣のマッチしたダミーロードはセンスパスに対して影響を及ぼす。例えば、もしそのロードがローカルクロックツリーであるとするなら、そのツリーのルートはそのダミーロードのために複写されるであろう。
【００２１】
クロックスキューを創出せずに基本の“ハーフウェイ”スキームから１つの特定タイプ偏差が存在できる。もしドライブパスとセンスパスが全リムに対して同一である時間だけ不等であっても、クロックスキューは事実上ゼロであろう。それが全リムにわたって合理的にトラック処理するなら、その時間量は温度、プロセス及び電圧と共に変化できる。この１例はインバータ１９、２１、２３である。真のハーフウェイポイントはこれらインバータの中央であり、ロードの場所ではない。この影響でローカル基準ノードを含んだ全ノードが、そのようなインバータを通って伝播の半分だけシフトする。しかし、これらインバータはチップの異なる領域に存在する。よって、プロセス変動を観察するであろう。しかし、それらは軽く、非常に速くロードされ、落下エッジをドライブする。それらのプロセス変動は少数周囲の変動であり、多分は非常に小さく、例えば２、３のピコ秒以下の変動であろう。
【００２２】
ディストリビューションリムのドライブエンドでのエンド効果のため、非ハーフウェイの影響も存在する。しかし、これらは全てクロックディストリビューションモジュール内に配置されているため、リム間で互いに非常に類似しており、スキューに対して何も影響を及ぼさないであろう。
【００２３】
（クロックディストリビューションモジュールのロジック）
各リムから戻るクロックフェーズはローカル基準リム１８からのものと比較される。この比較はバイナリー（早期/遅延）でもヒステリシス（早期/維持/遅延）を有するものでもよい。もしリム信号が早期のものであれば、そのアップ/ダウンカウンターは１だけ増加し、ドライブパスとセンスパスの両方で遅延を増加させる。もしリム信号が遅延であれば、カウンターは１だけ減少する。カウントの１つのＬＳＢのサイズはシステムの望むスキューエラーよりも大幅に小さくなるように選択される。
【００２４】
ネガティブ遅延は不可能であるため、ローカル基準リム１８は最長リモートリム以上の長さでなければならない。この条件は次の方法の１つで達成される。
【００２５】
(a)ローカル基準リムは全条件下でどのリモートリムよりも長くなるように手動で選択できる。これでその２つのバーニアモジュール及びそれらをドライブするアップ/ダウンカウンターが排除され、固定遅延と交換されるであろう。しかし、それには手動設計ステップが関与する。
【００２６】
(b)条件は破線回路３０で自動的及び力学的に保証することができる。リモートリムアップ/ダウンカウンターが負になろうとすると、代わりにローカル基準リムカウンターと他のリモートリムカウンターが増分される。逆に、もしどのカウンターであろうとオーバーフローしようとすれば、他のカウンターが減分される。
【００２７】
ゼロインサーションディレーモジュール２２は基本的には、正の遅延を次のサイクル、または将来的に多段階のクロックツリーに対して３番目か４番目のサイクルに加えて負の遅延を効果的に発生させるディレーロックされたループである。以下で説明する準安定性探索回路はこれで高精度すなわち無視できるスキューへとロックさせる。ゼロインサーションディレーモジュール２２のバーニアは他のものと必ずしも同一である必要はない。例えば、それはさらに広い範囲を必要とする。
【００２８】
リムのそれぞれにも手動微調整Ｃ0、Ｃ1、Ｃ2等が提供される。これらは非常に精密な調整であり、バーニアの粒子の半分で調整される。調整はフェーズの前方向き、または後方向きである。これらＣは２つの相補サインされた数（例、８ビット）であり、ゼロのままでも、レイアウト時にハードワイヤリングされたものでも、ソフィトウェアからダウンロードされたものでもよい。Ｃ0は全リモーとリムを入力基準クロックに関して移動させる。クロックディストリビューションモジュール１２のバーニアモジュール（ゼロインサーションディレーモジュール２２のバーニアモジュールを除く）は好適には、ディストリビューションリムのリピータとマッチするそれらの入力及び出力インピーダンスを有している。
【００２９】
（スタートアップ）
スタートアップ過渡電流を最小とするため、アップ/ダウンカウンターはシミュレーションに基いて決定された所定値で開始できる。しかし、複雑なチップに対しては、クロックスキューはチップを直ちに操作可能にするように充分に低いとは限らない。その場合、チップが操作モードにリリースされる前にクロックスキューの調整のためのリセット時に特別な期間が用意されなければならない。エラーから迅速にリカバーできる（すなわちハングできない）チップはこの特別な時間間隔を必要としない。また、もし必要であれば、さらに複雑な割合の（バイナリではない）フェーズ検出器がこのプロセスをスピードアップするであろう。
【００３０】
（フェーズ検出器）
バイナリフェーズ検出器は多くの回路で必要であり、様々な従来文献に現れる。従来技術のデザインには、ここで使用されたものと同様な検出要素、例えば透明ラッチで開始するものが存在する。しかし、それには準安定性を回避する特別な努力が必要であり、デッドゾーンまたはここで達成された数ピコ秒の精度以上のヒステリシスを伴なう。
【００３１】
図示の回路は準安定性を回避するのではなく次のように活用する。
補整されている変動はゆっくりと進む。アップ/ダウンカウンターを増加または減少させることを決定する前に多くのクロックサイクルが必要となることは許容範囲である。準安定性探索回路はいくつかのフェースリーディング（例えば３２）をとりあえず実行する。それはそれぞれに２または３のクロックの確定時間を与えるであろう（状況により決定）。この回路は最大準安定性のポイントを探索する。それは非常に狭い時間領域である。最大準安定性で、リーディングは“リード”と“ラグ”表示の間で５０-５０ポイントに別れるであろう。さらに詳述すれば、この５０-５０ポイントは探索される準安定性ポイントであると定義される。結果が５０-５０以上または以下であるかが出力を決定する。もし“維持”バンドが望まれれば、行動に先立って５０-５０辺りでいくらかの範囲が超えられなければならない。最良の結果は維持バンドがない場合に達成され、そのバーニアは数ピコ秒である１カウントにより前後を探索する。
【００３２】
そのような高精度フェーズ検出器がノイズアンプに必要である。この影響は、時間的に不等間隔のリーディングにコヒーレント回路ノイズをキャンセルさせることで最小化できる。好適には前もってプログラムされたシュードランダムな間隔が使用されよう。
【００３３】
フェーズ検出器要素のいかなるシステマチックなエラーやスキューも問題にならない。なぜなら、それは図示のデザイン内で全リムに対して等しく影響を及ぼすからである。その検出器をカスタムセルとしてデザインすることには利点があろう。
【００３４】
（バーニアモジュール）
いくつかの可能なタイプのプログラムされた遅延回路が存在する。
(a)タップされたディレー（遅延）チェイン：セレクタはｎユニットの遅延を、例えばバッファゲートでそれぞれ成るＮアクティブ遅延要素のチェーンに対して選択する。対称にレイアウトされていれば、このアレンジは非常にリニアなものであり、モノトニックであるが、大ステップを有している。
【００３５】
(b)キャパシタンスラダー：Ｎキャパシタンスロードのセットのサブセットはそれを遅延させるように信号上にスイッチ処理される。それぞれのステップで１つのキャップが加えられ、他をその場に残す。パスゲートが使用されてキャパシタを接続する。これはモノトニックであり、細かいステップを有するが、ステップは随意的には細かくならない。なぜなら、もしゼロキャパシタンスがスイッチインされると、それと共に寄生キャパシタンスもスイッチインされるからである。もしキャパシタが同一であればこれも完全にリニア状態になると考える間違いが起き易い。事実は非常に非リニアなものとなる。なぜなら、現行のドライバターンオンは問題となっている時間スケールで漸動するからである。（非リニア性方向：スイッチインされた第１キャパシタは最終キャパシタンスより相当に大きくなければならない）キャパシタンスラダーはシミュレーションに基いてキャパシタンスを選択することにより手動リニア化できる。
【００３６】
(c)パスセレクション：これは随意に小ステップを実行させる唯一の方法である。複数のパスはバランスされたＭＵＸ回路で相互に排他的に選択される。それぞれのキャパシタは自身の隔離ドライバを有している。あるいは、キャパシタンスラダーに類似した回路で、１ソースでドライブされるキャパシタはパスゲートで選択できる。１つのキャパシタのみが１度に選択される。リニア性はキャパシタンスが適切に選択されたときのみ保証される。リニア性は非常に細かいステップが創出されるとプロセスと共に劣化するであろう。
【００３７】
(d)補整キャパシタンスラダー：これはモノトーン性を保証するが、随意的微細ステップを有することができる(b)と(c)のハイブリッドである。キャパシタンスラダー内のそれぞれのパスゲートは実際には注意深くマッチされた同一ペアのパスゲートであり、その１つは何もドライブしない。それぞれのペアの１メンバーのみが１時にオン状態である。ラダーの与えられたラング（桁）がパスゲートの寄生キャパシタンスを考慮せずに随意に小キャパシタンスロードを全体に加えることができる。これはキャップが選択されたか否かに拘わらず存在する。クロックディストリビュータ１２８または２５６に対してバーニアステップが望まれるであろう。
【００３８】
リニア性は問題ではない。なぜなら、遅延が正されるまでフィードバックが回路を調整するからである。しかしモノトーン性性と小ステップは必要である。１つのデザインは２段階の異なるピッチ、例えば８：１のタップされた遅延チェインを使い、３２：１のパスセレクタが続く。
他の実施態様も本発明の範囲内で可能であろう。
【図面の簡単な説明】
【００３９】
【図１】この図は、本発明の４ユニットで成るクロックディストリビュータの図である。
【図１】
2005536111.tif 000003
【国際調査報告】
2005536111.tif 000004
2005536111.tif 000005