(57)【要約】  個別の送信ＭＵＴ素子及び受信ＭＵＴ素子を有する超音波トランスデューサアレイは、当該アレイの上を二次元に分配される前記送信ＭＵＴ素子及び受信ＭＵＴ素子を含んでいる。送信及び受信動作に対し異なるＭＵＴ素子を用いることにより、各ＭＵＴ素子は送信動作又は受信動作を別々に最適化されることが可能である。さらに、送信動作又は受信動作に対しＭＵＴ素子を別々に最適化することにより、同じバイアス電圧がこのＭＵＴ素子に印加されることができ、これによって、ＭＵＴトランスデューサアレイと関連するバイアス回路を簡略化する。代わりに、ＭＵＴ素子が送信及び受信に対し別々に最適化されるので、異なるバイアス電圧が前記送信及び受信素子に印加されることができ、これにより、前記素子をさらに最適化することを提供する。
2005510264.tif 000002
【特許請求の範囲】
【請求項１】
微細機械加工された超音波トランスデューサ（ＭＵＴ）アレイであって、
−複数の送信ＭＵＴ素子、及び
−複数の受信ＭＵＴ素子
を有し、
前記複数のＭＵＴ素子及び前記複数の受信ＭＵＴ素子は、前記ＭＵＴアレイの上を二次元に分配されるトランスデューサ。
【請求項２】
前記送信ＭＵＴ素子は前記受信ＭＵＴ素子と隣接していない請求項１に記載のトランスデューサ。
【請求項３】
前記送信ＭＵＴ素子及び前記受信ＭＵＴ素子は複数のＭＵＴ素子を有し、前記送信ＭＵＴ素子を有する前記ＭＵＴ素子は、前記受信ＭＵＴ素子を有する前記ＭＵＴ素子とは異なる大きさである請求項１に記載のトランスデューサ。
【請求項４】
前記送信ＭＵＴ素子に印加される第１のバイアス電圧と、前記受信ＭＵＴ素子に印加される第２のバイアス電圧とをさらに有し、当該第１及び第２のバイアス電圧は同じである請求項１に記載のトランスデューサ。
【請求項５】
前記送信ＭＵＴ素子に印加される第１のバイアス電圧と、前記受信ＭＵＴ素子に印加される第２のバイアス電圧とをさらに有し、当該第１及び第２のバイアス電圧は異なっている請求項１に記載のトランスデューサ。
【請求項６】
各ＭＵＴセルと関連している薄膜をさらに有し、送信ＭＵＴセルと関連している前記薄膜は受信ＭＵＴセルと関連している薄膜よりも曲がり難い請求項３に記載のトランスデューサ。
【請求項７】
前記薄膜は空隙の上に懸架され、前記薄膜と前記空隙の底部との間にギャップを形成し、送信ＭＵＴセルの前記ギャップは、受信ＭＵＴセルの前記ギャップとは異なる請求項６に記載のトランスデューサ。
【請求項８】
前記ギャップは前記ＭＵＴセルに印加される前記バイアス電圧により規定される請求項７に記載のトランスデューサ。
【請求項９】
前記複数の送信ＭＵＴ素子の何れか１つ及び前記複数の受信ＭＵＴ素子の何れか１つのピッチは、前記トランスデューサと関連する送信パルスの１／２波長の１／２又は０．７倍に等しい請求項１に記載のトランスデューサ。
【請求項１０】
微細機械加工された超音波トランスデューサ（ＭＵＴ）アレイであって、
−複数の送信ＭＵＴ素子、及び
−複数の受信ＭＵＴ素子
を有し、
前記複数のＭＵＴ素子及び前記複数の受信ＭＵＴ素子は、前記ＭＵＴアレイと関連する送信パルスの１／２波長の１／２又は０．７倍に対応する距離内に分配されるトランスデューサ。
【請求項１１】
微細機械加工された超音波トランスデューサ（ＭＵＴ）アレイの音響性能を最適にする方法であって、
−複数の送信ＭＵＴ素子を最適化するステップ
−複数の受信ＭＵＴ素子を最適化するステップ、及び
−前記複数の送信ＭＵＴ素子及び前記複数の受信ＭＵＴ素子を前記ＭＵＴアレイの上を二次元に分配するステップ
を有する方法。
【請求項１２】
請求項１乃至１０の何れか一項に記載の微細機械加工された超音波トランスデューサを少なくとも１つ含んでいる超音波プローブ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は通常、超音波トランスデューサ、特に効果的な微細機械加工された超音波トランスデューサ(MUT: micro-machined ultrasound transducer)アレイに関する。
【背景技術】
【０００２】
超音波トランスデューサは、かなり長い間利用可能であって、非侵襲(non-invasive)の医療診断撮像に特に有用である。超音波トランスデューサは通例、圧電素子又は微細機械加工された超音波トランスデューサ（ＭＵＴ）素子の一方から形成される。圧電素子は通例、複数の素子がトランスデューサを形成するように配された状態である、例えばチタン酸ジルコン酸鉛(lead zirconate titanate)（ＰＺＴ）のような圧電セラミックからなる。ＭＵＴは既知の半導体製造技術を用いて形成され、結果的に容量性超音波トランスデューサセルとなり、このセルは本質的にシリコン基板上にセルの端部の周りで支えられる柔軟な薄膜(membrane)を有する。電極の形態である接点材料を前記薄膜又は薄膜の一部及びシリコン基板内の空隙の底面（ベース）に与え、その後これら電極に適切な電圧信号を印加することにより、適切な超音波が生成されるようにＭＵＴを動作させることができる。同様に、電気的にバイアスされる場合、ＭＵＴの薄膜は、反射される超音波エネルギーを捕捉（キャプチャー）し、そのエネルギーを電気的にバイアスされた薄膜の運動に変換することにより超音波信号を入力するのに使用してよく、上記運動は次いで入力信号を発生する。
【０００３】
超音波トランスデューサ素子はトランスデューサアセンブリを形成する制御回路と結合されてもよく、この回路がさらに電子回路基板の形式でおそらくは追加の制御電子機器を含むハウジングに組み込まれ、これを組み合わせたものが超音波プローブを形成する。様々な音響整合層(acoustic matching layer)、バッキング層(backing layer)及び不整合層(dematching layer)を含む超音波プローブは、身体の組織を通り超音波信号を送信及び受信するのに用いられる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来では、各ＭＵＴ素子が送受信装置であるＭＵＴアレイが一般には構成されていた。このような装置において、各ＭＵＴ素子は、送信パルスの生成及び音響エネルギーの受信の両方を行っている。残念なことに、良好な音響エネルギーの送信機にさせるＭＵＴ素子の特性が良好な音響エネルギーの受信機にさせる特性と同じではない。例えば、送信パルスの間に、大きな電力出力を供給することが前記ＭＵＴにとって望ましい。これを達成するために、薄膜の大きな撓み、大きなギャップ、薄膜の高い剛性及び高いバイアス電圧は、送信時に望まれる高圧波を生成することが望まれる。上記ＭＵＴにおいて、空隙の深さは薄膜の静撓みよりも少なくとも３倍深くすべきである。空隙の深さの約１／３よりも大きな薄膜の撓みは、この空隙の床面(cavity floor)に向かって薄膜が崩壊する。前記ギャップは薄膜と空隙の底部との間の距離と規定される。大きなギャップは小さなキャパシタンス及び大きな虚数インピーダンス(imaginary impedance)となる。理想的には、バイアス電圧は、薄膜を撓ませ、前記ギャップを崩壊しない最小のサイズに減少させるために印加される。
【０００５】
逆に、感度の良い音響受信機にすべきＭＵＴにとって、薄膜の小さな撓み、小さなギャップ、薄膜の低い剛性及び高いバイアス電圧が感度の良い音響受信機素子を製造する。この小さなギャップは虚数インピーダンスを減少させ、柔軟な薄膜が高い信号対雑音比（ＳＮＲ）となるターゲットから反射される音響エネルギーに曝される場合、この薄膜は容易に撓む。
【０００６】
これにより、個々のＭＵＴ素子が送信及び受信機能に対し別々に最適化されるＭＵＴアレイを持つことが望ましい。
【課題を解決するための手段】
【０００７】
送信ＭＵＴ素子及び受信ＭＵＴ素子が音響トランスデューサアレイの上を二次元に分布される個別の送信ＭＵＴ素子及び受信ＭＵＴ素子を有する超音波トランスデューサアレイが開示されている。送信及び受信用に異なるＭＵＴ素子を用いることにより、各ＭＵＴ素子は、送信動作又は受信動作に対し別々に最適化されることができる。さらに、送信又は受信動作に対しＭＵＴ素子を別々に最適化することにより、同じバイアス電圧がこれらＭＵＴ素子に印加されることができ、これにより、ＭＵＴトランスデューサアレイと関連するバイアス回路を簡略化することができる。代わりに、ＭＵＴ素子は送信及び受信に対し別々に最適化されるため、異なるバイアス電圧が送信及び受信素子に印加されてもよく、これにより、これら素子をさらに最適にすることを提供する。
【０００８】
本発明の他のシステム、方法、特性及び利点は、以下の図面及び詳細な説明の試験において当業者には明白である。上記追加のシステム、方法、特性及び利点は、本明細書内に含まれ、本発明の範囲内であり、及び添付する特許請求の範囲により保護される。
【０００９】
特許請求の範囲に規定されるような本発明は、以下の図面を参照してより良く理解されることができる。これら図面内の部品は必ずしも互いに一定の縮尺である必要は無く、代わりに本発明の原理を明瞭に説明する場合に強調される。
【発明を実施するための最良の形態】
【００１０】
以下に説明されるであろう本発明は、集積回路（ＩＣ）がその上に形成され得る基板に接続される微細機械加工されたトランスデューサ（ＭＵＴ）素子に応用可能である。
【００１１】
図１は電気バイアスの無い条件下での例示的な微細機械加工された超音波トランスデューサ（ＭＵＴ）セルアセンブリ１００の断面図である。ＭＵＴセルを多くの形態で構築するために多くの技術が用いられることが可能であり、図１（及び図２）に示される形態は単なる例であることを述べておく。このＭＵＴセルアセンブリ１００は通常、ＭＵＴ基板１１８の上に形成されるＭＵＴセル１１０を含んでいる。このＭＵＴセルアセンブリ１００は集積回路（ＩＣ）アセンブリ１３２も含んでよい。このＩＣアセンブリ１３２はその上に集積回路１１６を形成するＩＣ基板１１４を含んでいる。ＩＣ基板１１４は何らかの半導体基板材料とすることができ、本実施例では例示的にシリコン（Ｓｉ）である。当業者には知られている技術によれば、集積回路１１６はＩＣ基板１１４上に形成される。この集積回路１１６は、説明を目的とするためだけに誇張して示されている。
【００１２】
ＭＵＴ基板１１８は例えばシリコンを用いて形成されることも可能であり、このＭＵＴ基板１１８の片面の上に成長又は堆積される電気接点１２４を含んでいる。好ましくは窒化シリコンを用いて構成される薄膜１２２は、ＭＵＴ基板１１８の露出する面の１つと、真空ギャップと時々呼ばれる空隙１２６を形成する電気接点１２４との上に設けられる。空隙１２６を形成する薄膜１２２の一部１４２は柔軟である。空隙１２６がギャップ１３８を規定し、これは空隙の床面１３４とも呼ばれる空隙の底面と、柔軟な薄膜部１４２の下面１３６との間の距離である。
【００１３】
電気接点１２８は、電気的な接続性を空隙１２６に供給するために示されるような柔軟な薄膜部１４２の上に設けられ、これが可変キャパシタとして働く。この柔軟な薄膜部１４２は十分な柔軟性であるため、これら電気接点１２４及び１２８を介して印加される電気信号及びこの柔軟な薄膜部１４２に影響する音響エネルギーに応じて撓ませることができる。ＭＵＴセルアセンブリ１００にバイアスをかけるために、電気接点１２４及び１２８に電気信号を供給する回路は明瞭性のためにこれら図には省略されている。しかしながら、当業者にはこのようなバイアスをかける回路は知られている。
【００１４】
ＭＵＴ基板１１８は、これに限定されないが、例えば電気接点１２４からＭＵＴ基板１１８を経て集積回路１１６上の回路（図示せず）まで延在する導電バイア（図示せず）を用いて集積回路１１６に結合されることが可能である。このような取付手法は、一般に付与される、同様に審査中のＸＸ年ＸＸ月ＸＸ日出願の米国特許出願番号ＸＸＸ（代理人整理番号10004001）に記載され、これはここで参照することにより含まれる。
【００１５】
図２は電気バイアス下における図１のＭＵＴセルアセンブリ１００の断面図である。ＭＵＴセルアセンブリ２００の電気接点１２４及び１２８に電位が印加される場合、空隙２２６の上に懸架されている柔軟な薄膜部２４２は示されるように撓ませる。この柔軟な薄膜部２４２の撓みは、柔軟な薄膜部２４２の表面２３６と空隙２２６の床面２３４との間のギャップ２３８のサイズを減少させる。ＭＵＴセル２１０の音響特性は、電気バイアをこの柔軟な薄膜部２４２に印加することにより変更されることができ、これによりある性能パラメタを改善する。さらに、ＭＵＴセルの物理的特性は、このＭＵＴセルの音響特性を規定するように構成されることができる。前記空隙の深さ及び幅並びに薄膜の剛性のような特性は、ＭＵＴセルの所望の音響性能を得るように変化することが可能である。例えば、ＭＵＴセルを伝達するために、大きな電力出力が望まれる。大きな電力出力を達成するために、薄膜の大きな撓みが望まれる。大きな撓みは深い空隙を必要とする。空隙の深さは、柔軟な薄膜部２４２の静撓みの少なくとも３倍にすべきである。空隙の深さの１／３よりも大きい撓みは、空隙２２６の床面２３４に対する柔軟な薄膜部２４２の崩壊となる。大きい空隙の深さは大きいギャップ２３８となる。大きいギャップ２３８は、例えば大きい電圧が小さな電流しか供給しないような小さなキャパシタンス及び大きい虚数インピーダンスとなる。（図２に示されるように、）印加されるバイアス電圧が柔軟な薄膜部２４２を撓ませ、前記ギャップ２３８を崩壊しない最小のサイズに減少させる。
【００１６】
図２におけるＭＵＴセルアセンブリ２００が受信素子として用いられる場合、小さいギャップ２３８及び低い剛性の薄膜２２２が望まれる。小さなギャップ２３８は前記虚数インピーダンスを減少させ、低い剛性の薄膜２２２は高い信号対ノイズ比に対する音響波を受ける音響負荷の撓みとなる。この組み合わせがＭＵＴセル２００の感度を改善する。
【００１７】
上述されるように、ＭＵＴセル２１０の物理的な寸法及び特性は、所望の音響性能に依存して変えることができる。加えて、このＭＵＴセル２１０に印加されるバイアス電圧はＭＵＴセル２１０の音響性能を変更するのに使用されてもよい。本発明の１つの態様において、ＭＵＴセルは、送信及び受信動作に対し同じバイアス電圧を用いるように最適化される。このような装置において、各ＭＵＴセルには１つのバイアス電圧しか印加されないので、バイアス回路は簡略化され、これにより各ＭＵＴセルに対する回路パターン(circuit trace)を簡略化する。さらに、電気バイアス回路は、異なる撮像条件に対し異なる周波数でＭＵＴセルの性能を最適化するように調整されることが可能である。例えば、低い周波数で送信し、高い周波数で受信することが望ましい。
【００１８】
図３Ａは、本発明の態様に従い構成され、図１及び図２のＭＵＴセルを含むＭＵＴアレイ３００を説明する平面図である。このＭＵＴアレイ３００は、そのうちの例示的な素子がそれぞれ参照番号３２０及び３３０を用いて説明される、複数の送信ＭＵＴ素子及び受信ＭＵＴ素子を含む。送信ＭＵＴ素子３２０及び受信ＭＵＴ素子３３０各々は、そのうちの例示的なセルが送信ＭＵＴ素子３２０に対しては参照番号３０５及び受信ＭＵＴ素子３３０に対しては参照番号３１０を用いて説明される、複数のＭＵＴセルを含む。これらＭＵＴセル３０５及び３１０は、図１及び図２のＭＵＴセル１１０及び２１０にそれぞれ対応している。１素子当たり４つの八角形のＭＵＴセルを用いて説明されているが、１素子当たりのＭＵＴセルの他の形態及び数量は可能である。
【００１９】
図３Ａに説明されるように、送信ＭＵＴ素子３２０及び受信ＭＵＴ素子３３０は、二次元のＭＵＴアレイ３００の上に交互パターンで配される。送信ＭＵＴ素子３２０及び受信ＭＵＴ素子３３０は、例示的な行が参照番号３０１及び３０３を用いて説明され、例示的な列が参照番号３０２及び３０４を用いて説明される、行及び列に配される。図３Ａに説明されるパターンにおいて、送信ＭＵＴ素子３２０は、受信ＭＵＴ素子３３０とは隣接していない。この配列は、送信ＭＵＴ素子３２０と受信ＭＵＴ素子３３０との間のピッチを１／２波長（波長は記号λを用いて表される）又はそれよりも小さくする。このピッチはある素子から他の素子までの中心線間距離である。この１／２λのピッチ配列は、音響開口の適切なサンプリングを可能にして、この能力が主軸に沿う超音波ビームを如何なる方向に操舵することも可能にする。フェーズドアレイ(phased array)の撮像システムにおける当業者は、音響ビームを操舵するとき、この音響ビームにおけるグレーティングローブ(grating robe)の有害な影響を避けるために、アレイ素子を１／２波長のピッチで間隔を空けることが利益となることを分かっている。各行及び列において送信ＭＵＴ素子３２０及び受信ＭＵＴ素子３３０を交互に配することにより、各行及び列における各素子が有効な１／２波長のピッチを持つ超音波ビーム分布を生成する。この“チェッカーボード(checkerboard)”パターンは、所望の素子ピッチを達成し、前記超音波ビームが如何なる方向に操舵されることも可能にする。
【００２０】
さらに、対角線方向に対するグレーティングローブの要件を満たすために、両方向のピッチは各素子の側辺及び斜辺の間の幾何的関係を０．７だけ減少することができる。これにより、送信素子及び受信素子の両方に対し、素子の何れかの行又は列が１／２波長又はそれよりも小さいピッチを持つ。このような構成は、図３Ｂに関してより詳細に説明される。このようにして、送信ＭＵＴ素子３２０及び受信ＭＵＴ素子３３０の音響パラメタが別々に最適化される一方、所望の狭いビーム幅を維持することができる。ＭＵＴ素子が前記アレイの上を二次元に分布している図３Ａにおける“チェッカーボード”パターンを用いて説明されたとしても、送信ＭＵＴ素子３２０及び受信ＭＵＴ素子３３０の他の構成も可能である。
【００２１】
さらに、送信及び受信用に別々のＭＵＴ素子を持つことにより、送信及び受信ＭＵＴ素子に別々のバイアスをかけることは容易に達成される。このようにして、送信ＭＵＴ素子３２０におけるＭＵＴセル３０５は、最大電力に対し必要とされる薄膜の大きな撓みを供給するように構成されることが可能である一方、受信ＭＵＴ素子３３０におけるＭＵＴセル３１０は起こり得る最小のギャップと起こり得る薄膜の最小の撓みと（これによる最大の感度と）を持つように構成されることができる。
【００２２】
図３Ｂは図３ＡのＭＵＴアレイの他の実施例の一部３５０を説明する平面図である。アレイ部３５０は、１組の送信ＭＵＴ素子３２０と１組の受信ＭＵＴ素子３３０を含み、これら素子は、各素子の対角線の長さが１／２λ波長に対応するように配されるピッチを持っている。上述されるように、音響ビームが主軸だけでなく、例えば対角線方向のような如何なる方向にも操舵する場合、このビームにおけるグレーティングローブの有害な影響を避けるために、素子間の１／２波長のピッチは約０．７＊１／２λに減少する。上述されるチェッカーボード結合に関し、１／２波長の素子ピッチは図３Ｂに説明されるように約０．７＊１／２λに減少する。０．７＊１／２λの素子ピッチが用いられる場合、図３Ｂに示される素子の夫々の対角線の長さは１／２波長に対応する。さらに、０．７＊１／２λから１／２λの間の素子ピッチも可能である。
【００２３】
図４は図３Ａのトランスデューサアレイ３００の他の実施例４００である。このトランスデューサアレイ４００は、別々の送信及び受信ＭＵＴ素子４２０及び４３０を夫々含んでいるが、図４に説明される実施例では、受信ＭＵＴ素子４３０は、各送信ＭＵＴ素子４２０におけるＭＵＴセル４０５よりも直径が小さいＭＵＴセル４１０を含んでいる。さらに、ＭＵＴセル４１０におけるＭＵＴセルの空隙（図４に図示せず）の寸法は、ＭＵＴセル４０５におけるＭＵＴセルの空隙の寸法と異なるようにすることができる。ＭＵＴセル４１０の物理的な寸法を変えることにより、トランスデューサアレイ４００の受信性能はさらに改善されることができる。
【００２４】
本発明の態様によれば、同じバイアス電圧が送信ＭＵＴ素子４２０及び受信ＭＵＴ素子４３０に印加される。送信ＭＵＴ素子４２０におけるＭＵＴセル４０５に対して、受信ＭＵＴ素子４３０におけるＭＵＴセル４１０の物理的特性を変えることにより、個々の受信及び送信ＭＵＴ素子の音響性能は別々に最適化されることができる。このようにして、且つ送信ＭＵＴ素子４２０におけるＭＵＴセル４０５及び受信ＭＵＴ素子４３０におけるＭＵＴセル４１０の物理的特性が送信ＭＵＴ素子４２０及び受信ＭＵＴ素子４３０の夫々の音響性能を別々に最適化するように変えられるので、同じバイアス電圧が送信ＭＵＴ素子４２０及び受信ＭＵＴ素子４３０に印加されることが可能である。このようにして、電気バイアス回路（図示せず）は、同じバイアス電圧が送信及び受信ＭＵＴ素子の両方に印加されるので、簡略化することができる。
【００２５】
代わりに、夫々の送信及び受信素子の音響性能を別々にさらに最適化するために、異なるバイアス電圧が図３Ａ、３Ｂ及び４に示される送信ＭＵＴ素子及び受信ＭＵＴ素子に印加されることも可能である。
【００２６】
本発明に対する多くの修正及び改良は、上述されるように本発明の原理から殆ど逸脱することなく行われることが可能なことは当業者には明白である。例えば、本発明が圧電セラミック及びＭＵＴトランスデューサ素子と共に用いられることも可能である。さらに、本発明は、例えばシリコン及びゲルマニウムを含む異なる基板材料にも適用可能である。上記修正及び改良の全てはここに含まれることを述べておく。
【図面の簡単な説明】
【００２７】
【図１】電気バイアスの無い条件下でのＭＵＴセルアセンブリの断面図
【図２】電気バイアス下での図１のＭＵＴセルアセンブリの断面図。
【図３Ａ】本発明の態様に従い構成されるＭＵＴアレイを説明し、図１及び図２のＭＵＴセルを含む平面図。
【図３Ｂ】図３ＡのＭＵＴアレイの他の実施例の一部を説明する平面図。
【図４】図３ＡのＭＵＴアレイのさらに他の実施例。
【図１】
2005510264.tif 000003
【図２】
2005510264.tif 000004
【図３Ａ】
2005510264.tif 000005
【図３Ｂ】
2005510264.tif 000006
【図４】
2005510264.tif 000007
【国際調査報告】
2005510264.tif 000008
2005510264.tif 000009
2005510264.tif 000010