(57)【要約】【課題】ウエハレベルプロセス技術により回路装置を製造する場合に、半導体基板の反りを抑制する。【解決手段】半導体基板５０に設けられた素子電極５２と、薄型化される前の銅板２００に接続された突起電極３２とが電気的に接続するように、半導体基板５０と、絶縁樹脂層２０が積層された銅板２００とを１３０℃以下の温度（第１の温度）で貼り合わせた後、銅板２００を配線層の厚さに薄膜化した状態で、半導体基板５０と、絶縁樹脂層２０が積層された銅板２００とを１７０℃以上の高温（第２の温度）で圧着する。この後、薄膜化された銅板２００をパターニングすることにより配線層（再配線）を形成する。
2011136363.tif 000002
【特許請求の範囲】
【請求項１】
一方の面に素子電極が設けられた半導体基板と、一方の面に金属板が設けられ、他方の面に前記素子電極に対応する基板電極が設けられた配線基板とを用意する工程と、
前記金属板を配線層の厚さに薄膜化する工程と、
を備えた回路装置の製造方法であって、
前記配線基板を用意する工程後であって前記薄膜化する工程前に、前記素子電極と前記基板電極とが接続するように、前記半導体基板と前記配線基板とを第１の温度を加えて貼り合わせる第１の圧着工程を備え、
前記薄膜化する工程のあとに、前記第１の温度で貼り合わせた前記半導体基板と前記配線基板とを前記第１の温度よりも高い第２の温度を加えて圧着する第２の圧着工程と、
を備えることを特徴とする回路装置の製造方法。
【請求項２】
前記第１の温度は１３０℃以下であることを特徴とする請求項１に記載の回路装置の製造方法。
【請求項３】
前記半導体基板と前記金属基板との間に絶縁樹脂層が介在しており、前記第２の温度は前記絶縁樹脂層内の樹脂の反応率が９５％以上になる温度であることを特徴とする請求項１または２に記載の回路装置の製造方法。
【請求項４】
前記第２の温度は１７０℃以上であることを特徴とする請求項１〜３のうちいずれか１項に記載の回路装置の製造方法。
【請求項５】
前記第２の圧着工程の際に、電極形成面とは反対側の前記素子電極の面に薄膜化された前記金属板と同等の厚さの他の金属板を貼り付ける請求項１〜４のうちいずれか１項に記載の回路装置の製造方法。
【請求項６】
前記第２の圧着工程の後に、
前記薄膜化された金属板をパターニングして配線層を形成する工程を、
さらに備える請求項１〜５のうちいずれか１項に記載の回路装置の製造方法。
【請求項７】
前記第２の圧着工程の際に、電極形成面とは反対側の前記素子電極の面に薄膜化された前記金属板と同等の厚さの他の金属板を貼り付け、
前記薄膜化された金属板をパターニングして配線層を形成する工程と、前記他の金属板を除去する工程とを並行して行う請求項１〜４に記載の回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱膨張率が異なる半導体基板と配線基板とを貼り合わせて回路装置を製造する方法に関する。
【背景技術】
【０００２】
従来の回路装置にはＣＳＰ（Chip Size Package）と呼ばれるものがある。このＣＳＰによる回路装置は、一主面にＬＳＩ（回路素子）およびこれに接続された外部接続電極が形成された半導体ウエハ（半導体基板）をダイシングして個別化することにより形成される。このため、回路装置はＬＳＩチップと同等のサイズにて配線基板に固着することが可能となり、回路装置が実装される側の配線基板（マザーボード）を小型化することが可能となる。【０００３】
近年、電子機器の小型化・高機能化に伴い、電子機器に使用される回路装置のさらなる小型化が求められている。こうした回路装置の小型化に伴い、マザーボードに実装するための電極間の狭ピッチ化が不可欠となっている。回路装置の表面実装方法としては、回路装置の外部接続電極にはんだボールを形成し、はんだボールとマザーボードの電極パッドとをはんだ付けするフリップチップ実装方法が知られている。フリップチップ実装方法では、はんだボール自体の大きさや、はんだ付け時のブリッジ発生などが制約となり、外部接続電極の狭ピッチ化に限界があった。近年では、このような限界を克服するために、回路装置に再配線を形成することによる外部接続電極の再配置が行われている。このような再配置の方法としては、たとえば、金属板をハーフエッチすることによって形成した突起構造を電極またはビアとし、金属板にエポキシ樹脂などの絶縁層を介して回路装置を装着し、突起構造に回路装置の外部接続電極を接続する方法が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２８９２６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体基板に回路素子が複数配設されたウエハ段階で再配線をプレス加工により形成すると、半導体基板と再配線を構成する金属、たとえば、銅との熱膨張率の違いにより、プレス加工後の冷却過程によりウエハが反ってしまう。ウエハに反りが生じると、ウエハにひびが生じたり、その後に行われるリソグラフィ工程において面内で焦点深度からずれが生じ、露光を適切に行えなくなるなどの問題が生じる。【０００６】
本発明はこうした課題に鑑みてなされたものであり、その目的は、ウエハレベルプロセス技術により回路装置を製造する場合に、半導体基板の反りを抑制することができる技術の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、回路装置の製造方法である。当該回路装置の製造方法は、一方の面に素子電極が設けられた半導体基板と、一方の面に金属板が設けられ、他方の面に前記素子電極に対応する基板電極が設けられた配線基板とを用意する工程と、前記金属板を配線層の厚さに薄膜化する工程と、を備えた回路装置の製造方法であって、前記配線基板を用意する工程と前記薄膜化する工程との間に、前記素子電極と前記基板電極とが接続するように、前記半導体基板と前記配線基板とを第１の温度を加えて貼り合わせる第１の圧着工程を備え、前記薄膜化する工程のあとに、前記第１の温度で貼り合わせた前記半導体基板と前記配線基板とを前記第１の温度よりも高い第２の温度を加えて圧着する第２の圧着工程と、を備えることを特徴とする。【０００８】
この態様の回路装置の製造方法によれば、配線基板と半導体基板とを貼り合わせる際に、温度を低温とすることにより、薄膜化される前の金属板と半導体基板の熱膨張率の違いによって半導体基板に加わる応力を低減することができる。これにより、半導体基板に反りや破損が生じることを抑制することができる。また、配線基板と半導体基板とを低温で貼り合わせた後、配線基板に設けられた金属板を薄膜化し、配線基板と半導体基板とを高温で圧着することにより、高温圧着時において、熱膨張率が相対的に大きい金属の割合が低減されている。これにより、半導体基板に加わる応力を低減し、半導体基板の反りや破損が生じることを抑制しつつ、配線基板と半導体基板との接着強度を高めることができる。【０００９】
上記態様の回路装置の製造方法において、前記第２の圧着工程の際に、電極形成面とは反対側の前記素子電極の面に薄膜化された前記金属板と同等の厚さの他の金属板を貼り付けてもよい。前記第２の圧着工程の後に、前記薄膜化された金属板をパターニングして配線層を形成する工程を、さらに備えてもよい。また、前記第２の圧着工程の際に、電極形成面とは反対側の前記素子電極の面に薄膜化された前記金属板と同等の厚さの他の金属板を貼り付け、前記第２の圧着工程の後に、前記薄膜化された金属板をパターニングして配線層を形成する工程と、前記他の金属板を除去する工程とを並行して行ってもよい。
【発明の効果】
【００１０】
本発明によれば、半導体基板と配線基板を貼り合わせて薄型化された回路装置を製造する際に、反りの発生や半導体基板の破損を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態に係る回路装置の構成を示す概略断面図である。
【図２】実施の形態に係る回路装置の製造方法を示す工程断面図である。
【図３】実施の形態に係る回路装置の製造方法を示す工程断面図である。
【図４】実施の形態に係る回路装置の製造方法を示す工程断面図である。
【図５】実施の形態に係る回路装置の製造方法を示す工程断面図である。
【図６】実施の形態に係る回路装置の製造方法を示す工程断面図である。
【図７】実施の形態に係る回路装置の製造方法を示す工程断面図である。
【図８】実施の形態に係る回路装置の製造方法を示す工程断面図である。
【図９】低温貼り合わせ時の温度と銅板膜厚の面内ばらつきとの関係を示すグラフである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１３】
図１は、実施の形態に係る回路装置１０の構成を示す概略断面図である。回路装置１０は、配線基板１２および配線基板１２と貼り合わされた半導体基板５０とを備える。
【００１４】
配線基板１２は、絶縁性の樹脂で形成された絶縁樹脂層２０と、絶縁樹脂層２０の一方の主表面に設けられた配線層３０と、配線層３０と電気的に接続され、配線層３０から絶縁樹脂層２０の側に突出している複数の突起電極３２とを備える。
【００１５】
絶縁樹脂層２０を構成する材料としては、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。回路装置１０の放熱性向上の観点から、絶縁樹脂層２０は高熱伝導性を有することが望ましい。このため、絶縁樹脂層２０は、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金やアルミナなどを高熱伝導性フィラーとして含有することが好ましい。
【００１６】
配線層３０は、絶縁樹脂層２０の一方の主表面に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。配線層３０には、絶縁樹脂層２０の側に複数の突起電極３２が突設されている。本実施の形態においては、配線層３０と突起電極３２とは一体的に形成されているが、特にこれに限定されない。
【００１７】
突起電極３２は、たとえば平面視で丸型であり、頂部に近づくにつれて径が細くなるように形成された側面を備えている。なお、突起電極３２の形状は特に限定されず、たとえば、所定の径を有する円柱状であってもよい。また、平面視で四角形などの多角形であってもよい。
【００１８】
突起電極３２の頂部面には、Ａｕ／Ｎｉ層３４が設けられている。Ａｕ／Ｎｉ層３４は、露出面となるＡｕ層と、Ａｕ層と突起電極３２の頂部面との間に介在するＮｉ層からなる。
【００１９】
配線層３０の絶縁樹脂層２０と反対側の主表面には、配線層３０の酸化などを防ぐための保護層７０が設けられている。保護層７０としては、ソルダーレジスト層などが挙げられる。保護層７０の所定の領域には開口部７２が形成されており、開口部７２によって配線層３０の一部が露出している。開口部７２内には外部接続電極としてのはんだボール８０が形成され、はんだボール８０と配線層３０とが電気的に接続されている。はんだボール８０を形成する位置、すなわち開口部７２の形成領域は、たとえば再配線（配線層３０）で引き回した先の端部である。
【００２０】
半導体基板５０の一方の主表面に素子電極５２、Ａｕ／Ｎｉ層５４および保護層５６が形成されている。具体的には、半導体基板５０は、Ｐ型シリコン基板などのシリコン基板であり、配線層３０と熱膨張率が異なっている。一般に、シリコン基板の線膨張係数は、銅に比べて一桁程度小さい。半導体基板５０の一方の主表面には、所定の集積回路（図示せず）およびその外周縁部に位置する素子電極５２とが形成されている。素子電極５２の材料にはアルミニウムや銅などの金属が採用される。素子電極５２を除いた半導体基板５０の主表面上に、半導体基板５０を保護するための絶縁性の保護層５６が形成されている。保護層５６としてはシリコン酸化膜（ＳｉＯ2）やシリコン窒化膜（ＳｉＮ）やポリイミド（ＰＩ）などが採用される。また、素子電極５２の上にＡｕ層が露出面となるようなＡｕ／Ｎｉ層５４が形成されている。なお、半導体基板５０を半導体素子と呼ぶこともある。
【００２１】
突起電極３２の頂部面に設けられたＡｕ／Ｎｉ層３４の金と、素子電極５２の表面に設けられたＡｕ／Ｎｉ層５４の金とが金−金接合することにより、突起電極３２と、これに対応する素子電極５２とが電気的に接続されている。なお、Ａｕ／Ｎｉ層３４とＡｕ／Ｎｉ層５４とが金−金接合することは、突起電極３２と、これに対応する素子電極５２との電気的な接続の信頼性の向上に寄与している。
【００２２】
（回路装置の製造方法）
実施の形態に係る回路装置１０の製造方法について図２乃至８を参照して説明する。
【００２３】
まず、図２（Ａ）に示すように、図１に示したような突起電極３２の高さと配線層３０の厚さとの和より少なくとも大きい厚さを有する金属板としての銅板２００を用意する。銅板２００の厚さは、たとえば６５μｍである。銅板２００としては圧延された銅からなる圧延金属が採用される。
【００２４】
次に、図２（Ｂ）に示すように、スクライブラインＬによって囲まれた各区画において、図１に示した突起電極３２の形成予定領域に対応したパターンに合わせてレジスト２０２をリソグラフィ法により選択的に形成する。具体的には、ラミネーター装置を用いて銅板２００に所定膜厚のレジスト膜を貼り付け、突起電極３２のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板２００の上にレジスト２０２が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板２００の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。また、レジスト２０２を設けた面と反対側（図２（Ｂ）では上面側）の全面にはレジスト保護膜（図示せず）を形成して銅板２００を保護しておくことが望ましい。
【００２５】
次に、図２（Ｃ）に示すように、レジスト２０２をマスクとして塩化第二鉄溶液などの薬液を用いたウェットエッチング処理を行うことにより、銅板２００の表面Ｓから突出する所定パターンの突起電極３２を形成する。この際、突起電極３２はその先端部に近づくにつれて径（寸法）が細くなるテーパ状の側面部を有するように形成される。なお、突起電極３２の高さは、たとえば、２０μｍである。
【００２６】
次に、図２（Ｄ）に示すように、レジスト２０２およびレジスト保護膜を剥離剤を用いて剥離する。以上説明した工程により、銅板２００に突起電極３２が一体的に形成される。
【００２７】
そして、図３（Ａ）に示すように、突起電極３２の頂部面に、Ａｕ／Ｎｉ層３４を形成する。Ａｕ／Ｎｉ層３４では、Ａｕ層が露出面となり、Ａｕ層と突起電極３２の頂部面との間にＮｉ層が介在する。Ａｕ／Ｎｉ層３４の形成方法として、たとえば、銅板２００の表面Ｓの側にレジスト（図示せず）を積層し、このレジストに突起電極３２の頂部面に対応する位置にリソグラフィ法を用いて開口部を形成し、当該開口部内に電解めっき法または無電解めっき法によりＡｕ／Ｎｉ層３４を形成する手法が挙げられる。Ａｕ／Ｎｉ層３４のうち、たとえば、Ａｕ層の厚さは０．２５μｍ、Ｎｉ層の厚さは１〜３μｍである。なお、Ａｕ／Ｎｉ層３４に代えて、たとえば金ペーストなどの導電性ペーストを用いて突起電極３２の頂部面に金属層を形成してもよい。
【００２８】
次に、図３（Ｂ）に示すように、ロールラミネータやホットプレス機を用いて、突起電極３２が設けられた側の銅板２００の表面Ｓに絶縁樹脂層２０を積層する。絶縁樹脂層２０としては、たとえば、熱硬化性のエポキシ系接着樹脂フィルムが用いられる。積層される絶縁樹脂層２０の厚さは、突起電極３２の頂部面を被覆するのに十分な厚みであればよい。後述する工程において、半導体基板５０に貼り合わせるため、エポキシ系接着樹脂フィルムの積層時の温度は、エポキシ系接着樹脂フィルムが完全硬化しない温度（１００℃以下）が好ましい。
【００２９】
次に、図３（Ｃ）に示すように、Ｏ2プラズマエッチングや研磨処理を用いて、突起電極３２の頂部面が露出し、かつ突起電極３２の頂部面と絶縁樹脂層２０の下面が面一になるように絶縁樹脂層２０を薄膜化する。これにより、銅板２００、突起電極３２および絶縁樹脂層２０からなる配線基板１２が形成される。
【００３０】
次に、図４（Ａ）に示すように、一方の主表面に素子電極５２、Ａｕ／Ｎｉ層５４および保護層５６が形成された半導体基板５０を用意する。具体的には、Ｐ型シリコン基板などの半導体基板５０に対して、周知のリソグラフィ技術、エッチング技術、イオン注入技術、成膜技術、及び熱処理技術などを組み合わせた半導体製造プロセスを用いて一方の主表面に所定の集積回路とその外周縁部に素子電極５２を形成する。素子電極５２の材料にはアルミニウムや銅などの金属が採用される。これらの素子電極５２を除いた半導体基板５０の主表面上に、半導体基板５０を保護するための絶縁性の保護層５６が形成されている。保護層５６としてはシリコン酸化膜（ＳｉＯ2）やシリコン窒化膜（ＳｉＮ）やポリイミド（ＰＩ）などが採用される。また、素子電極５２の上にＡｕ層が露出面となるようなＡｕ／Ｎｉ層５４を形成する。Ａｕ／Ｎｉ層５４の層構成および形成方法は、Ａｕ／Ｎｉ層３４と同様であり、素子電極５２の表面が露出するような開口部を有するマスクを形成した状態で、当該開口部内に電解めっき、または無電解めっきを行うことにより形成することができる。
【００３１】
次に、図４（Ｂ）に示すように、素子電極５２に設けられたＡｕ／Ｎｉ層５４と、Ａｕ／Ｎｉ層５４に対応して突起電極３２の頂部面に設けられたＡｕ／Ｎｉ層３４とを位置合わせした後、配線基板１２と半導体基板５０とを、プレス機を用いて貼り合わせる。配線基板１２と半導体基板５０と貼り合わせる際の温度は、８０℃以上１３０℃以下の低温（第１の温度）であり、より好ましくは、９０℃以上１３０℃以下である。貼り合わせ時の温度が８０℃より低いと、十分な貼り合わせ強度が得られない。貼り合わせ時の温度が１３０℃以上の場合には、半導体基板５０の反りが大きくなる。本工程で配線基板１２と半導体基板５０と貼り合わせる際の貼り合わせ時間、圧力は、たとえば、それぞれ３分間、１ＭＰａである。
【００３２】
次に、図５（Ａ）に示すように、塩化第二鉄溶液などの薬液を用いたウェットエッチング処理などにより、突起電極３２が設けられた側と反対側の銅板２００の表面をエッチバックし銅板２００を薄膜化する。これにより、所定の厚さ（配線層３０の厚さ）に加工され、所定の突起電極３２が一体的に設けられた銅板２００が形成される。薄膜化された銅板２００の厚さは、たとえば約１５μｍである。
【００３３】
次に、図５（Ｂ）に示すように、半導体基板５０の電極形成面とは反対側の面に、接着樹脂層２１０を介して、反り防止用の銅箔２２０を載置する。銅箔２２０の厚さは、銅板２００の厚さと同等である。
【００３４】
次に、図６（Ａ）に示すように、配線基板１２と半導体基板５０とをプレス機を用いて圧着する。その際、半導体基板５０の電極形成面とは反対側の面に、接着樹脂層２１０を介して、反り防止用の銅箔２２０を圧着により貼り付ける。本工程で、配線基板１２と半導体基板５０とを圧着する際の温度は、図４（Ｂ）に示した貼り合わせ時の温度より高温（第２の温度）であり、絶縁樹脂層２０が完全硬化する温度、言い換えると絶縁樹脂層２０内の樹脂の反応率が９５％以上になるような温度である。絶縁樹脂層２０の材料にもよるが、配線基板１２と半導体基板５０とを圧着する際の温度は、典型的には、１７０℃以上である。配線基板１２と半導体基板５０とを圧着する際の温度を１７０℃とした場合、圧着時間は４５分間、配線基板１２と半導体基板５０とを圧着する際の温度を２００℃とした場合、圧着時間は１０分間である。また、本工程で配線基板１２と半導体基板５０と圧着する際の圧力は、たとえば、１ＭＰａである。なお、高温の温度範囲の上限値は、絶縁樹脂層２０が化学的に分解される温度であり、具体的には３００℃である。
【００３５】
図４（Ｂ）に示した貼り合わせ工程は、配線基板１２と半導体基板５０とを仮接着する第１の圧着工程であり、図６（Ａ）に示す圧着工程は、配線基板１２と半導体基板５０とを最終的に接着する工程または本接着する第２の圧着工程である。このように、本実施の形態の回路装置の製造方法では、相対的に低温で行う第１の圧着工程と、相対的に高温で行う第２の圧着工程との２段階の圧着工程により、配線基板１２と半導体基板５０との圧着を行うことを特徴としている。
【００３６】
次に、図６（Ｂ）に示すように、リソグラフィ技術およびエッチング技術を用いて薄膜化された銅板２００を所定の配線パターンに加工することにより、配線層（再配線）３０を形成する。これにより、所定の厚さに加工され、所定の突起電極３２が一体的に設けられた配線層３０が形成される。言い換えると、突起電極３２と配線層３０とが同一材料にて連続的に形成されている。また、銅板２００のパターニングと並行して、エッチングにより銅箔２２０が除去される。銅板２００のパターニングと銅箔２２０の除去を同じエッチング液を用いて除去することにより、回路装置１０の製造時間の短縮や製造コストの低減を図ることができる。
【００３７】
次に、図７（Ａ）に示すように、配線層３０および露出した絶縁樹脂層２０の上面に保護層（フォトソルダーレジスト層）７０を積層した後、フォトリソグラフィ法により保護層７０の所定領域（はんだボール搭載領域）に開口部７２を設ける。保護層７０は配線層３０の保護膜として機能する。保護層７０にはエポキシ樹脂などが採用され、その膜厚は、たとえば、約３０μｍである。
【００３８】
次に、図７（Ｂ）に示すように、接着樹脂層２１０をバックグラインド処理により除去する。そして、保護層７０の開口部７２にスクリーン印刷法によりはんだボール８０を搭載する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することではんだボール８０を形成する。
【００３９】
次に、図８に示すように、スクライブラインＬに沿ってダイシング加工を行うことにより、回路装置１０を個片化する。
【００４０】
以上の工程によれば、実施の形態１に係る回路装置１０を製造することができる。上述した回路装置１０の製造方法では、配線基板１２と半導体基板５０とを貼り合わせる前の段階において、配線基板１２を構成する銅板２００が薄膜化されておらず、４５μｍ程度の厚さを有する。このため、銅板２００にしわが発生することを抑制することができるとともに、銅板２００自体や銅板２００が設けられた配線基板１２のハンドリングを容易にすることができる。
【００４１】
また、配線基板１２と半導体基板５０とを貼り合わせる際に、温度を低温とすることにより、薄膜化される前の銅板２００と半導体基板５０の熱膨張率の違いによって半導体基板５０に加わる応力を低減することができる。これにより、半導体基板５０に反りや破損が生じることを抑制することができる。
【００４２】
また、配線基板１２と半導体基板５０とを低温で貼り合わせた後、配線基板１２に設けられた銅板２００を薄膜化し、配線基板１２と半導体基板５０とを高温で圧着することにより、高温圧着時において、熱膨張率が相対的に大きい銅板２００の割合が低減されている。これにより、半導体基板５０に加わる応力を低減し、半導体基板５０の反りや破損が生じることを抑制しつつ、配線基板１２と半導体基板５０との接着強度を高めることができる。
【００４３】
配線基板１２と半導体基板５０とを高温で圧着する際に、半導体基板５０に薄膜化された銅板２００と同等の厚さの銅箔２２０を貼り付けることにより、銅板２００により半導体基板５０に加わる応力が、銅箔２２０により半導体基板５０に加わる応力により相殺されるため、半導体基板５０に反りや破損が生じることをさらに抑制することができる。
【００４４】
さらに、半導体基板５０の反りが低減された結果、配線層３０の加工精度を向上させることができ、配線層３０の線幅の加工精度を向上させたり、抵抗率のばらつきを抑制することができる。
【００４５】
（低温貼り合わせ時の温度と反りの関係）
ここで、相対的に低温で行う第１の圧着工程時の温度を低温貼り合わせ温度と表現する。６インチのＳｉウエハに、厚さ２０μｍの絶縁樹脂層を介して厚さ４５μｍの銅板を温度を変えて貼り付け、Ｓｉウエハの中心から７５ｍｍにおけるＳｉウエハの反り量を計測した。各貼り合わせ温度におけるＳｉウエハの反り量を表１に示す。なお、Ｓｉウエハ、絶縁樹脂層、銅板は、実施の形態の回路装置１０の半導体基板５０、絶縁樹脂層２０、銅板２００に相当する。
【００４６】
さらに、Ｓｉウエハに貼り付けられた銅板をエッチダウンして１５μｍに薄膜化した。薄膜化された銅板の１０点において銅板の膜厚を計測し、膜厚の面内ばらつきを算出した。この膜厚の面内ばらつきは、膜厚の測定点１０点における最大値と最小値の差を示す。各貼り合わせ温度におけるエッチダウン後の銅板の膜厚を表１に示す。また、低温貼り合わせ時の温度（第１の温度）と銅板膜厚の面内ばらつきとの関係を示すグラフを図９に示す。
【００４７】
【表１】
2011136363.tif 000003
【００４８】
表１および図９に示すように、低温貼り合わせ時の温度がより低い方が、薄膜化後の銅板膜厚の面内ばらつきが低減される傾向が認められた。特に、低温貼り合わせ時の温度が１３０℃以下になると、薄膜化後の銅板膜厚の面内ばらつきが大幅に低減されることが見い出された。これは、貼り合わせ温度が低いほど、銅板が貼り合わされたＳｉウエハの反り量が小さくなるためであると考えられる。また、反り量２．６ｍｍ以下の場合には、圧着によって内在する応力により、圧着後の工程においてＳｉウエハが破損することを抑制することができる。
【００４９】
以上の結果から、低温貼り合わせ時の温度として適切な範囲は、Ｓｉウエハの反り量が２．６ｍｍ以下、薄膜化された銅板の面内ばらつきが１．０μｍ以下に抑えられる１３０℃以下が好ましい。なお、低温貼り合わせ時の温度の下限値は、絶縁樹脂層２０が接着機能を呈する８０℃程度である。
また、ここで、相対的に高温で行う第２の圧着工程時の温度を高温貼り合わせ温度（第２の温度）と表現する。その第２の温度は、第１の圧着工程時の温度に比べ高く、また第１の温度で貼り合わせた半導体基板と配線基板とを貼り合わせる際に、それらの間に介在する絶縁樹脂層を完全に硬化させる温度である。具体的には、第２の温度は、絶縁樹脂層がエポキシ樹脂からなる場合には１７０℃以上である。
【００５０】
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
【００５１】
例えば、上述の実施の形態では、銅板２００のパターニングと並行して、銅箔２２０が除去されているが、銅箔２２０を除去せず、残存させてもよい。これによれば、銅箔２２０を放熱板として活用することができる。また、上述の実施の形態では、接着樹脂層２１０をバックグラインド処理で除去する場合が示されているが、接着樹脂層２１０を半導体基板５０の裏面に残してもよい。これによれば、半導体基板５０の裏面を保護することができる。
【符号の説明】
【００５２】
１０  回路装置、２０  絶縁樹脂層、３０  配線層、３２  突起電極、５０  半導体基板、５２  素子電極、５６、保護層、７０  保護層
【産業上の利用可能性】
【００５３】
本発明に係る回路装置の製造方法によれば、半導体基板の反りを抑制した回路装置を得ることが実現できる。
【図１】
2011136363.tif 000004
【図２】
2011136363.tif 000005
【図３】
2011136363.tif 000006
【図４】
2011136363.tif 000007
【図５】
2011136363.tif 000008
【図６】
2011136363.tif 000009
【図７】
2011136363.tif 000010
【図８】
2011136363.tif 000011
【図９】
2011136363.tif 000012
【国際調査報告】
2011136363.tif 000013
2011136363.tif 000014