(57)【要約】伝送されるべきパケットデータを検出するための検出器（３２）を備える送信機は、伝送の効率を向上させるために、リアルタイム要件を示す検出結果に応答して、第一の符号化方式及び第一の変調方式、例えば、畳込み符号と適応直交周波数分割変調方式を選択するため、或いは非リアルタイム要件を示す検出結果に応答して、第二の符号化方式及び第二の変調方式、例えば、ターボ符号と直交周波数分割変調方式を選択するためのセレクタを備える。更なる検出結果として、目標ビット誤り率及び/或いはペイロードビット速度が含まれ、更なる検出器（３３）は、チャネル状態を検出する。プロセッサシステム（２０）は、前記チャネル状態に依存して利用可能な最大ビット速度を評価するための速度適応アルゴリズム、及び/或いは実際のビット速度に依存してビット負荷を評価するための余裕適応アルゴリズムを実行する。符号速度アダプタ（３５）は、前記計算のために符号速度を適応化させ、生成器（３６）は、符号速度及び/或いはブロック長及び/或いは反復回数及び/或いは符号パラメータを生成する。
2005536136.tif 000002
【特許請求の範囲】
【請求項１】
パケットデータを伝送するための、伝送されるべきパケットデータを検出するための検出器を備える、送信機であって、
リアルタイム要件を示す検出結果に応答して、前記パケットデータを符号化及び変調するために、第一の符号化方式及び第一の変調方式を選択し、非リアルタイム要件を示す検出結果に応答して、前記パケットデータを符号化及び変調するために、第二の符号化方式及び第二の変調方式を選択するためのセレクタを備える、ことを特徴とする送信機。
【請求項２】
前記第一の符号化方式は畳込み符号から成り、前記第一の変調方式は適応直交周波数分割変調方式から成り、前記第二の符号化方式はターボ符号から成り、前記第二の変調方式は直交周波数分割変調方式から成る、ことを特徴とする請求項1記載の送信機。
【請求項３】
更なる検出結果として、目標ビット誤り率及び/或いはペイロードビット速度が含まれる、ことを特徴とする請求項２記載の送信機。
【請求項４】
前記送信機は、更に、チャネル状態を検出するための検出器を備える、ことを特徴とする請求項３記載の送信機。
【請求項５】
前記送信機は、あるアルゴリズムを実行するためのプロセッサシステムを備える、ことを特徴とする請求項４記載の送信機。
【請求項６】
前記アルゴリズムは、前記チャネル状態に依存して利用可能な最大ビット速度を評価するための速度適応アルゴリズムを含む、ことを特徴とする請求項５記載の送信機。
【請求項７】
前記アルゴリズムは、更に、実際のビット速度に依存してビット負荷を評価するための余裕適応アルゴリズムを含む、ことを特徴とする請求項６記載の送信機。
【請求項８】
前記送信機は、リアルタイム要件を示す検出結果と目標ビット誤り率を示す更なる検出結果に応答して、前記計算に対する符号速度を適応化させるための符号速度アダプタを備える、ことを特徴とする請求項７記載の送信機。
【請求項９】
前記送信機は、非リアルタイム要件を示す検出結果と目標ビット誤り率を示す更なる検出結果に応答して、符号速度及び/或いはブロック長及び/或いは反復回数及び/或いは符号パラメータを生成するための生成器を備える、ことを特徴とする請求項７記載の送信機。
【請求項１０】
パケットデータを伝送するための、伝送されるべきパケットデータを検出するための検出器を備える、送信機内で用いるためのプロセッサシステムであって、
リアルタイム要件を示す検出結果に応答して、前記パケットデータを符号化及び変調するために、第一の符号化方式及び第一の変調方式を選択し、非リアルタイム要件を示す検出結果に応答して、前記パケットデータを符号化及び変調するために、第二の符号化方式及び第二の変調方式を選択するためのセレクタを備える、ことを特徴とするプロセッサシステム。
【請求項１１】
パケットデータを伝送するための、伝送されるべきパケットデータを検出するステップを含む、方法であって、
リアルタイム要件を示す検出結果に応答して、前記パケットデータを符号化及び変調するために、第一の符号化方式及び第一の変調方式を選択し、非リアルタイム要件を示す検出結果に応答して、前記データパケットを符号化及び変調するために、第二の符号化方式及び第二の変調方式を選択するステップを含む、ことを特徴とする方法。
【請求項１２】
パケットデータを伝送するための、伝送されるべきパケットデータを検出するための検出器を備える、送信機内で用いるためのプロセッサプログラム製品であって、
リアルタイム要件を示す検出結果に応答して、前記パケットデータを符号化及び変調するために、第一の符号化方式及び第一の変調方式を選択し、非リアルタイム要件を示す検出結果に応答して、前記データパケットを符号化及び変調するために、第二の符号化方式及び第二の変調方式を選択する機能を備える、ことを特徴とするプロセッサプログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パケットデータを伝送するための、伝送されるべきパケットデータを検出するための検出器を備える、送信機に係る。
【０００２】
本発明は、更に、パケットデータを伝送するための送信機内で用いられ、伝送されるべきパケットデータを検出するための検出器を備えるプロセッサシステム、パケットデータを伝送するための、伝送されるべきパケットデータを検出するステップを含む、方法、並びに、パケットデータを伝送するための送信機内で用いるための、伝送されるべきパケットデータを検出する機能を備えるプロセッサプログラム製品にも係る。
【０００３】
この送信機は、例えば、パケットデータを送信及び受信するためのトランシーバの一部を形成し、このトランシーバは、例えば、移動電話、基地局、ノード、無線ローカルエリア網、或いは無線ユニット等の一部を形成する。
【背景技術】
【０００４】
パケットデータを伝送するための従来の技術による方法がUS 2001/0010687において開示されている。この方法によると、パケットのサービスオプションが検出され、これに応答して、その伝送のために制御チャネル或いはトラフィックチャネルが割当てられる。
【０００５】
この従来の送信機は、とりわけ、チャネルを効率的に用いてない点で短所を有する。
【発明の開示】
【０００６】
本発明の一つの目的は、とりわけ、冒頭で述べられたような送信機であって、チャネルをより効率的に用いる送信機を提供することにある。
【０００７】
本発明によると、送信機、リアルタイム要件を示す検出結果に応答して、前記パケットデータを符号化及び変調するために、第一の符号化方式及び第一の変調方式を選択し、或いは非リアルタイム要件に示す検出結果応答して、前記パケットデータを符号化及び変調するために、第二の符号化方式及び第二の変調方式を選択するためのセレクタを備える。
【０００８】
前記セレクタは、パケットデータを符号化及び変調するための符号化方式及び変調方式を、そのパケットデータがリアルタイム要件を有するか、或いは非リアルタイム要件を有するかに依存して、選択する。結果として、様々な異なる要件に対して、要件毎に、最良の符号化方式及び変調方式を選択することが可能となる。
【０００９】
本発明は、とりわけ、リアルタイム要件を有するパケットデータと非リアルタイム要件を有するパケットデータとは異なる扱いを受けるべきであるという洞察に依拠するとともに、とりわけ、これら異なる要件は検出可能であり、検出結果を用いて最良の符号化方式及び変調方式を定義しようという基本的なアイデアに依拠する。
【００１０】
本発明は、とりわけ、冒頭で述べられたような送信機であってチャネルをより効率的に用いることが可能な送信機を提供するという課題を解決するが、とりわけ、パケットデータがより効率的に伝送されるという点で有利である。
【００１１】
前記検出器及びセレクタは、例えば、プロセッサシステムの一部分を形成する。前記パケットデータは、１つのパケット（若しくはあるパケットの一部）或いは複数のパケット（若しくは一部）等から成り、前記符号化及び変調方式は、タイムスロット、或いは一群のタイムスロット、或いはフレーム（若しくはその一部）等、毎に選択される。リアルタイム要件及び非リアルタイム要件は、例えば、そのパケットデータが属するトラフィックのタイプ、例えば、オーディオ、ビデオ、データ等を検出することで、検出することができる。
【００１２】
請求項２に記載される本発明による送信機の第一の実施例は、前記第一の符号化方式は畳込み符号（convolutional code）から成り、前記第一の変調方式は適応直交周波数分割変調方式から成り、前記第二の符号化方式はターボ符号（turbo code）から成り、前記第二の変調方式は直交周波数分割変調方式から成る点で有利である。
【００１３】
前記畳込み符号及び適応直交周波数分割変調方式は、リアルタイム要件を有するパケットデータをより効率良く伝送することを可能とし、前記ターボ符号及び直交周波数分割変調方式は、非リアルタイム要件を有するパケットデータをより効率良く伝送することを可能とする。
【００１４】
直交周波数分割変調（Orthogonal Frequency Division Modulation、OFDM)は、マルチキャリア変調方式であり、各サブキャリアはM-直交振幅変調（M-Quadrature Amplitude Modulation、M-QAM）を用いて変調される。Mが個々の全てのサブキャリアに対して同一の値を有する場合は、これは、通常のOFDMとなる。Mがサブキャリア毎に適応的に変化される場合は、これは適応直交周波数分割変調（Adaptive Orthogonal Frequency Division Modulation、AOFDM)となる。ターボ符号＋OFDMの性能と、ターボ符号＋AOFDMの性能とはあまり変わらないために、ターボ符号は通常のOFDMとの組み合わせで用いられるべきである。そして、ターボ符号は遅延をもたらすため、リアルタイム要件の下では畳込み符号を用いるべきである。
【００１５】
請求項３に記載される本発明による送信機の第二の実施例は、更なる検出結果として、目標ビット誤り率及び/或いはペイロードビット速度を含む点で有利である。
【００１６】
前記目標ビット誤り率及び/或いはペイロードビット速度の検出は、前記符号化方式及び/或いは変調方式を改善/適応化するために有効に用いられる。これらリアルタイム/非リアルタイム要件、目標ビット誤り率及びペイロードビット速度は、全て、例えば、最大遅延及び最大時間ジッタ等との関連でサービス品質パラメータまたは（QoS）パラメータを収集することに関わる。そして、一般的には、第一のQoSパラメータは第一の選択を行うために検出され、第二のQoSパラメータは第二の選択を行うために検出され、以下同様とされる。
【００１７】
請求項４に記載される本発明による送信機の第三の実施例は、前記送信機はチャネル状態を検出するため更なる検出器を備える点で有利である。
【００１８】
前記チャネル状態、例えば信号対雑音比レベルの検出は、前記符号化方式及び/或いは変調方式を改善/適応化するために有効に用いられる。チャネル状態が安定している場合は、前記改善/適応化はそれほど行なわれず、チャネル状態が不安定の場合は、前記改善/適応化はより頻繁に行うことが必要となる。
【００１９】
請求項５に記載される本発明による送信機の第四の実施例は、前記送信機はアルゴリズムを実行するためのプロセッサシステムを備える点で有利である。
【００２０】
前記アルゴリズムは、前記符号化方式及び/或いは変調方式を改善/適応化し、及び/或いはチャネル状態の検出をサポートし、及び/或いはチャネル状態を処理する。
【００２１】
請求項６に記載される本発明による送信機の第五の実施例は、前記アルゴリズムは、チャネル状態に依存して利用可能な最大ビット速度（maximum available bit rate）を評価するための速度適応アルゴリズムを含む点で有利である。
【００２２】
前記利用可能な最大ビット速度は、タイムスロット当り、一群のタイムスロット当り、或いは（ある１つの）フレーム（の一部）当り等の最大ビット数を示す。この最大ビット数は、速度適応化アルゴリズムを用いて計算され、目的は、ある与えられたチャネル状態下において伝送することが可能な最大ビット数を見つけることにある。このアルゴリズムに対する入力は、例えば、サブキャリア毎の信号対雑音比（SNR）レベルと、伝送電力から成る。このアルゴリズムの出力は、例えば、サブチャネル毎の最大変調命令（maximum modulation order）から成る。
【００２３】
請求項７に記載される本発明による送信機の第六の実施例は、前記アルゴリズムは、更に、実際のビット速度に依存してビット負荷（bit loading）を評価するための余裕適応化アルゴリズム（margin adaptive algorithm）を含む点で有利である。
【００２４】
前記ビット負荷は、チャネル状態に依存して、計算されることも、或いは計算されない（前のビット負荷が維持される）こともある。前記実際のビット速度は、タイムスロット当り、一群のタイムスロット当り、或いは（ある１つの）フレーム（の一部）当り等の実際のビット数を示す。この実際の数は、通常は、分割規則（segmentation rules）のために前記最大数よりも少なくなる。ビット負荷は、余裕適応化アルゴリズムを用いて計算され、目的は、その与えられたチャネル状態の下で、既に知られているビット数に対して、伝送電力を最小化することにある。このアルゴリズムに対する入力は、例えば、サブキャリア毎の信号対雑音比（SNR）レベルと、伝送されるべき総ビット数から成る。このアルゴリズムの出力は、例えば、サブチャネル毎の変調命令（modulation order）から成る。
【００２５】
請求項８に記載される本発明による送信機の第七の実施例は、前記送信機は、リアルタイム要件を示す検出結果と、目標ビット誤り率を示す更なる検出結果に応答して、前記計算に対する符号速度を適応化させるための符号速度アダプタ（code rate adapter）を備える点で有利である。
【００２６】
前記符号速度は、前記目標ビット誤り率と接近するように適応化される。これによって、その後、前記ビット負荷の計算と、符号パラメータの設定が可能となる。符号速度アダプタは、前記プロセッサシステムの一部を形成するようにすることもできる。
【００２７】
請求項９に記載される本発明による送信機の第八の実施例は、前記送信機は、非リアルタイム要件を示す検出結果と、目標ビット誤り率を示す更なる検出結果に応答して、符号速度及び/或いはブロック長及び/或いは反復回数及び/或いは符号パラメータを生成するための生成器を備える点で有利である。
【００２８】
前記符号速度及び/或いはブロック長及び/或いは反復回数は、例えば、検索テーブル或いはメモリ等を介して生成される最適セット（optimum set）を形成し、許容可能な最大遅延より小さな処理時間を含蓄する。これによって、その後、前記符号パラメータを設定することが可能となる。前記生成器は、前記プロセッサシステムの一部分を形成するようにすることもできる。
【００２９】
本発明によるプロセッサシステム、本発明による方法、本発明によるプロセッサプログラム製品の実施例は、上述の本発明の送信機の実施例と対応する。
【００３０】
本発明のこれら及びその他の態様が以下の実施例の説明から明らかとなるものである。
【発明を実施するための最良の形態】
【００３１】
本発明による送信機はトランシーバ１の一部分を形成する。トランシーバ１は、例えば、スイッチ及び/或いはジュープレクサ等のアンテナインタフェース２を備え、このアンテナインタフェース２の、一つの入力/出力はアンテナに接続され、一つの出力は、例えば、増幅器及び/或いはフィルタ等の第一の受信インタフェース３の入力に接続される。この第一の受信インタフェース３の、一つの出力は、第一の復調器４の入力と、第二の復調器５の入力とに接続される。アンテナインタフェース２の、もう一つの入力は、例えば、増幅器及び/或いはフィルタ等の第一の送信インタフェース６の出力に接続される。この第一の送信インタフェース６の入力は、第一の変調器７の出力と、第二の変調器８の出力とに接続される。
【００３２】
トランシーバ１は、コネクタインタフェース９を備える。このコネクタインタフェース９の、一つの入力/出力は、例えば、パーソナルコンピュータ等の外部ユニットに接続され、一つの出力は、例えば、増幅器及び/或いはフィルタ及び/或いは復調ユニット及び/或いは復号ユニット等の第二の受信インタフェース１０の入力に接続される。このコネクタインタフェース９の、もう一つの入力は、例えば、増幅器及び/或いはフィルタ及び/或いは変調ユニット及び/或いは符号化ユニット等の第二の送信インタフェース１１の出力に接続される。
【００３３】
トランシーバ１は、更に、プロセッサシステム２０を備える。このプロセッサシステム２０は、第一の復号器２１を備え、この第一の復号器２１の、入力は第一の復調器４の出力に接続され、一つの出力は第二の送信デバイス１１の入力に接続される。プロセッサシステム２０は、更に、第二の復号器２２を備え、この第二の復号器２２の、入力は第二の復調器５の出力に接続され、一つの出力は第二の送信デバイス１１の入力に接続される。プロセッサシステム２０は、更に、第一の符号器２４を備え、この第一の符号器２４の、入力は第二の受信デバイス１０の出力に接続され、出力は第一の変調器７の入力に接続される。プロセッサシステム２０は、更に、第二の符号器２５を備え、この第二の符号器２５の、入力は第二の受信デバイス１０の出力に接続され、出力は第二の変調器８の入力に接続される。プロセッサシステム２０は、更に、メモリ２３と、例えば、キーボード、ディスプレイ、マイクロホン、拡声器等のマン・マシーンインタフェース等に接続される通信インタフェース２６と、コントローラ３０とを備える。
【００３４】
コントローラ３０は、例えば、スイッチ或いはバスシステム等の結合器３９に接続されたプロセッサ３１と、全てが結合器３９に接続された第一の検出器３２、第二の検出器３３及びセレクタ３４を備える。コントローラ３０は、更に、第一の符号器２４の一つの制御入/出力と結合器３９のとの間に配置された第一の符号化インタフェース３５、第二の符号器２５の制御入/出力と結合器３９との間に配置された第二の符号化インタフェース３６、第一の復号器２１の制御入/出力と結合器３９との間に配置された第一の復号インタフェース３７、及び第二の復号器２１の制御入/出力と結合器３９との間に配置された第二の復号インタフェース３８を備える。結合器３９は、更に、メモリ２３、通信インタフェース２６、復号器２１、２２の出力、第二の送信デバイス１１の入力、第二の受信デバイス１０の出力、符号器２４、２５の入力、及び復調器４、５、アンテナインタフェース２及び変調器７、８の制御入/出力にも接続される。
【００３５】
第一の符号化インタフェース３５は、例えば、リタルタイム要件を示す検出結果と目標ビット誤り率を示す更なる検出結果に応答して、符号速度を適応化するための符号速度アダプタを備え、第二の符号化インタフェース３６は、例えば、非リアルタイム要件を示す検出結果と目標ビット誤り率を示す更なる検出結果に応答して、符号速度及び/或いはブロック長及び/或いは反復回数及び/或いは符号パラメータを生成するための生成器を備える。
【００３６】
トランシーバ１は、以下のように機能する。前記アンテナの所に到着したパケットデータは、アンテナインタフェース２及び第一の受信インタフェース３を介して、復調の目的で、前記復調器４、５（の一つ）に送られるとともに、コントローラ３０（プロセッサ３１）の制御下で、復号の目的で、前記復号器２１、２２（の１つ）に送られる。その後、復調及び復号されたデータは、結合器３９を介してチャネル状態を検出するために第二の検出器３３に送られるとともに、恐らくは、結合器３９を介して、制御の目的でプロセッサ３１に、或いは、通信の目的で、通信インタフェース２６に送られ、及び/或いは第二の送信インタフェース１１を介して、外部で用いる目的で、コネクタインタフェース９に送られる。
【００３７】
コネクタインタフェース９を介して到着するパケットデータは第二の受信インタフェース１０と結合器３９を介して、第一の検出器３２に送られる。更に、マン・マシーンインタフェースから発信されたパケットデータも、通信インタフェース２６の所に到着し、結合器３９を介して、プロセッサ３１による制御下で、第一の検出器３２に送られ、第一の検出器３２によって検出される。
【００３８】
リアルタイム要件を示す第一の検出結果に応答して、セレクタ３４は、符号化及び変調の目的で用いるために第一の符号器２４と第一の変調器７を選択する。第一の符号器２４は、畳込み符号（convolutional code）から成る第一の符号化方式に従って符号化し、第一の変調器７は、適応直交周波数分割変調（adaptive orthogonal frequency division modulation、AOFDM)方式から成る第一の変調方式に従って変調する。前記畳込み符号と適応直交周波数分割変調方式は、リアルタイム要件を有するデータパケットをより改善された効率にて伝送することを可能にする。
【００３９】
非リアルタイム要件を示す第二の検出結果に応答して、セレクタ３４は、符号化及び変調の目的で用いるために、第二の符号器２５と第二の変調器８を選択する。第二の符号器２５は、ターボ符号（turbo code）から成る第二の符号化方式に従って符号化し、第二の変調器８は、直交周波数分割変調（orthogonal frequency division modulation、OFDM)方式から成る第二の変調方式に従って変調する。前記ターボ符号と直交周波数分割変調方式は、非リアルタイム要件を有するデータパケットをより改善された効率にて伝送することを可能にする。
【００４０】
好ましくは、第一の検出器３２は、更に、前記符号化方式及び/或いは変調方式の改善/適応化を可能とするために、目標ビット誤り率及び/或いはパイロードビット速度を検出する。
【００４１】
プロセッサシステム２０、具体的にはコントローラ３０とメモリ２３、より具体的には、プロセッサ３１とメモリ２３を用いて、前記符号化方式及び/或いは変調方式を改善/適応化させるため、及び/或いはチャネル状態の検出をサポートするため及び/或いはチャネル状態を処理するためのアルゴリズムが実行される。
【００４２】
第一のアルゴリズムは、速度適応化アルゴリズム（rate adaptive algorithm）から成り、前記チャネル状態に依存して、利用可能な最大ビット速度（maximum available bit rate）を評価する。この利用可能な最大ビットレートは、タイムスロット当り、一群のタイムスロット当り、或いは（ある１つの）フレーム（の一部）当り等の、最大ビット数を示す。この第一のアルゴリズムに対する入力は、例えば、サブキャリア毎の信号対雑音比（SNR）レベルと、送信電力から成る。このアルゴリズムの出力は、例えば、サブキャリア毎の最大変調命令（maximum modulation order）から成る。
【００４３】
第二のアルゴリズムは、余裕適応化アルゴリズム（margin adaptive algorithm）から成り、実際のビット速度に依存してビット負荷（bit loading）を計算する。このビット負荷は、チャネル状態に依存して、計算されることも、或いは計算されない（前のビット負荷が維持される）こともある。前記実際のビットレートは、タイムスロット当り、一群のタイムスロット当り、或いは（ある１つの）フレーム等（の一部）当り等のビットの実際の数を示す。この実際の数は、通常は、分割規則（segmentation rules）のために、前記最大数より小さくなる。この第二のアルゴリズムに対する入力は、例えば、サブキャリア毎の信号対雑音比（SNR）レベルと、伝送されるべきビットの総数から成る。このアルゴリズムの出力は、例えば、サブキャリア毎の変調命令（modulation order）から成る。
【００４４】
前記速度/余裕適応化アルゴリズム及び（A)OFDMは当業者においては周知である。
【００４５】
リアルタイム要件を示す検出結果と目標ビット誤り率の更なる検出結果とに応答して、符号速度アダプタ３５を介して、符号速度が目標ビット誤り率に接近させるために適応化される。これによって、前記ビット負荷の計算、及び符号パラメータの設定が可能となる。
【００４６】
非リアルタイム要件を示す検出結果と目標ビット誤り率の更なる検出結果とに応答して、生成器３６を介して、一つ或いは複数の符号速度、及び/或いは一つ或いは複数のブロック長及び/或いは一つ或いは複数の反復回数及び/或いは一つ或いは複数の符号パラメータが生成される。これら符号速度及び/或いはブロック長及び/或いは反復回数から、例えば、検索テーブル或いはメモリ等を介して、許容最大遅延より小さな処理時間を含蓄する最適セット（optimum set）が形成される。これによって、前記符号パラメータの設定が可能となる。
【００４７】
図２のブロックは、以下のような意味を有する：
ブロック５０：チャネル状態を検出する。
ブロック５１：速度適応化アルゴリズムを用いてM（最大ビット数）を計算する。
ブロック５２：Mを定義（指定）する。
ブロック５３：リアルタイム/非リアルタイム要件を検出する。
ブロック５４：リアルタイムが要求されるときは、ブロック５６に進み、非リアルタイムで良いときは、図３に進む。
ブロック５５：目標ビット誤り率を検出する。
ブロック５６：目標ビット誤り率に接近させるために符号速度を改善（適応化）させる。
ブロック５７：ブランチ１（リアルタイム）に対して符号速度を設定する。
ブロック５８：符号速度を定義（指定）する。
ブロック５９：M（最大ビット数）の観点からN（実際のビット数）を評価する。
ブロック６０：Nを定義（指定）する。
ブロック６１：それぞれ、不安定或いは安定な状態に依存して、余裕適応化アルゴリズムを通じて負荷を計算するか、或いは前の負荷を維持する。
ブロック６２：ブランチ１（リアルタイム）に対して負荷を設定する。
【００４８】
図２において、点線より上の部分は、いわゆる媒体アクセスコントローラ（Media Access Controller, MAC）部分から成り、この点線より下の部分は、いわゆる物理層PHYから成る。点線より左の部分は、例えば、（例えば、受信される個々のパケット対して）あるフレーム速度にて受信する部分から成り、点線より右の部分は、例えば、あるフレームの個々の部分に対して送信する部分から成る。
【００４９】
図３のブロックは以下のような意味を有する：
ブロック７０：チャネル状態を検出する。
ブロック７１：速度適応化アルゴリズムを用いてM（最大ビット数）を計算する。
ブロック７２：Mを定義する。
ブロック７３：リアルタイム/非リアルタイム要件を検出する。
ブロック７４：リアルタイムが要求されるときは、図２に進み、非リアルタイムのときは、ブロック７６に進む。
ブロック７５：目標ビット誤り率を検出する。
ブロック７６：符号速度、ブロック長、反復回数に対する値を生成し、最適セットを選択する。
ブロック７７：符号速度を定義する。
ブロック７８：Mの観点からN（実際のビット数）を評価する。
ブロック７９：Nを定義する。
ブロック８０：ブランチ２（非リアルタイム）に対する符号速度を設定する。
【００５０】
図３において、点線より上の部分は、いわゆる媒体アクセスコントローラ（Media Access Controller, MAC）部分から成り、この点線より下の部分は、いわゆる物理層PHYから成る。点線より左の部分は、例えば、（例えば、受信される個々のパケットに対して）あるフレーム速度にて受信する部分から成り、点線より右の部分は、例えば、個々のスロットグループに対して送信する部分から成る。
【００５１】
図１、２及び３は、単に実施例を示すものであり、示されていない及び/或いは言及されてない代替及び/或いは可能性を排除するものではない。例えば、図１において、前記検出器３２、３３及びセレクタ３４は、一部或いは完全に結合し、１００％ソフトウェアとすることも、１００％ハードウェアとすることも、或いは両方の混合とすることもできる。前記符号器２４、２５、速度アダプタ３５及び生成器３６は、一部或いは完全に結合し、１００％ソフトウェアとすることも、１００％ハードウェアとすることも、或いは両方の混合とすることもできる。前記復号器２１、２２及び復号インタフェースは、一部或いは完全に結合し、１００％ソフトウェアとすることも、１００％ハードウェアとすることも、或いは両方の混合とすることもできる。変調器７と８は、一部或いは完全に結合し、適応型とすることもでき、復調器４と５は、一部或いは完全に結合し、適応型とすることもできる。更に、示される各ブロックはサブブロックに分離することもできる。他のブロックも排除されるものではない。
【００５２】
例えば、図２及び３において、各ブロックは、本発明による方法の（サブ）ステップを表すものと解することも、或いは本発明によるプロセッサプログラム製品における（サブ）機能（ファンクション）を表すものと解することもできる。各２つのブロックは、とりわけ、（両方の点線によって形成される４つのセクションの）セクション毎に結合することも、或いは示される各ブロックはサブブロックに分割することもできる。ここでも、他のブロック（他のサブステップ及びサブ機能）も排除されるものではない。
【００５３】
こうして、多くの代替及び/或いは可能性が本発明の範囲から逸脱することなく可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明によるプロセッサシステムを備える本発明による送信機をブロック図の形式にて示す図である。
【図２】本発明による方法の、リアルタイム状況に対する流れ図、を示す図である。
【図３】本発明による方法の、非リアルタイム状況に対する流れ図、を示す図である。
【図１】
2005536136.tif 000003
【図２】
2005536136.tif 000004
【図３】
2005536136.tif 000005
【国際調査報告】
2005536136.tif 000006
2005536136.tif 000007
2005536136.tif 000008