【手続補正書】
【提出日】令和2年3月16日(2020.3.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリ重複除去を内部的に遂行するＤＲＡＭメモリモジュールであって、
前記ＤＲＡＭメモリモジュールは、複数のハッシュテーブルを含むハッシュテーブルアレイに、読出し要請に従って検索される（ｒｅｔｒｉｅｖｅ）ことができるように複数のデータブロックを格納するハッシュテーブルメモリと、
ここで、前記ハッシュテーブルの各々は、複数の物理的バケット（Ｂｕｃｋｅｔｓ）及び複数の仮想バケット（Ｖｉｒｔｕａｌ  ｂｕｃｋｅｔｓ）を含み、前記複数の仮想バケットの各々は、複数の前記物理的バケットを含み、前記物理的バケットの各々は、ウェイ（Ｗａｙｓ）を含み、
前記物理的バケットの中で対応する１つに格納された前記データブロックの各々の位置を示す複数のポインタ（Ｐｏｉｎｔｅｒｓ）を含むＡＬＵＴＭ（Ａｄｄｒｅｓｓ  ｌｏｏｋｕｐ  ｔａｂｌｅ  ｍｅｍｏｒｙ）と、
前記ハッシュテーブルアレイが満杯である場合、前記ハッシュテーブルメモリに格納されないユニークな（新規の）データブロックを格納するためのバッファメモリと、
プロセッサと、
メモリと、を含み、
前記メモリは、前記プロセッサによって遂行される時、前記ＤＲＡＭメモリモジュールが外部システムとデータの交換する命令を格納する、ことを特徴とする重複除去ＤＲＡＭメモリモジュール。
【請求項２】
前記ＤＲＡＭメモリモジュールは、ＤＲＡＭ（Ｄｙｎａｍｉｃ  ｒａｎｄｏｍ−ａｃｃｅｓｓ  ｍｅｍｏｒｙ）システムオンチップ（Ｓｙｓｔｅｍ  ｏｎ  ａ  ｃｈｉｐ）で構成される、ことを特徴とする請求項１に記載の重複除去ＤＲＡＭメモリモジュール。
【請求項３】
前記ＤＲＡＭメモリモジュールは、アプリケーションパターン履歴プール（Ａｐｐｌｉｃａｔｉｏｎ  ｐａｔｔｅｒｎ  ｈｉｓｔｏｒｙ  ｐｏｏｌ）、重複除去アルゴリズムプール、又は重複除去アルゴリズム選択方針の内の少なくとも１つに対応する情報を受信し、
受信した前記情報に基づいて、１つ以上の重複除去アルゴリズムを定義するように構成される、ことを特徴とする請求項１に記載の重複除去ＤＲＡＭメモリモジュール。
【請求項４】
前記ＤＲＡＭメモリモジュールは、重複除去ラインのサイズ、前記ハッシュテーブルの数、前記ハッシュテーブルの中の１つにおける前記物理的バケットの数、前記物理的バケットの中の１つにおける前記ウェイの数、又は前記仮想バケットの中の１つにおける物理的バケットの数の内の少なくとも１つを設定するための命令を受信するように構成される、ことを特徴とする請求項１に記載の重複除去ＤＲＡＭメモリモジュール。
【請求項５】
前記ＤＲＡＭメモリモジュールは、各々の前記ハッシュテーブルに対してハッシュ関数を設定するための命令を受信するように構成される、ことを特徴とする請求項１に記載の重複除去ＤＲＡＭメモリモジュール。
【請求項６】
前記ＤＲＡＭメモリモジュールは、前記ハッシュテーブルメモリ、前記ＡＬＵＴＭ、又は前記バッファメモリの内の少なくとも１つを定義するための命令を受信するように構成される、ことを特徴とする請求項１に記載の重複除去ＤＲＡＭメモリモジュール。
【請求項７】
前記ＤＲＡＭメモリモジュールは、インカミング（Ｉｎｃｏｍｉｎｇ）データブロックに対応する書込み要請を受信し、
前記書込み要請を受信した後、ハッシュ値（Ｈａｓｈ  ｖａｌｕｅ）を生成するために前記インカミングデータブロックをハッシュし、
前記ハッシュ値に対応する値が前記ハッシュテーブルメモリに格納されているか否かを決定し、
前記ハッシュテーブルメモリに格納された値に対応する前記ポインタの中の対応する１つのポインタを検索し、
前記ＡＬＵＴＭの前記対応する１つのポインタを更新し、
前記ハッシュテーブルメモリの前記対応する１つのポインタの頻度カウント（ｆｒｅｑｕｅｎｃｙ  ｃｏｕｎｔ）を更新するように構成される、ことを特徴とする請求項１に記載の重複除去ＤＲＡＭメモリモジュール。
【請求項８】
前記ＤＲＡＭメモリモジュールは、読出し要請を受信し、
前記ＡＬＵＴＭから前記ポインタの中で対応する１つのポインタを検索し、
前記ハッシュテーブルメモリから、前記対応する１つのポインタに関連付けられた前記格納されたデータブロックの中の１つを検索し、
前記外部システムに前記格納されたデータブロックの中の１つを返還する（ｒｅｔｕｒｎ）ように構成される、ことを特徴とする請求項１に記載の重複除去ＤＲＡＭメモリモジュール。
【請求項９】
ＤＲＡＭメモリモジュールのメモリ重複除去方法であって、
複数のハッシュテーブルを含むハッシュテーブルアレイに、読出し要請に従って検索される（ｒｅｔｒｉｅｖｅ）ことができるように複数のデータブロックを格納するハッシュテーブルメモリと、
ここで、前記ハッシュテーブルの各々は、複数の物理的バケット（Ｂｕｃｋｅｔｓ）及び複数の仮想バケット（Ｖｉｒｔｕａｌ  ｂｕｃｋｅｔｓ）を含み、前記複数の仮想バケットの各々は、複数の前記物理的バケットを含み、前記物理的バケットの各々は、ウェイ（Ｗａｙｓ）を含み、
前記格納されたデータブロック各々が前記物理的バケットの中のどれであるかを示す複数のポインタ（Ｐｏｉｎｔｅｒｓ）を含むＡＬＵＴＭ（Ａｄｄｒｅｓｓ  ｌｏｏｋｕｐ  ｔａｂｌｅ  ｍｅｍｏｒｙ）と、
前記ハッシュテーブルアレイが満杯である場合、前記ハッシュテーブルメモリに格納されないデータブロックを格納するためのバッファメモリと、を前記ＤＲＡＭメモリモジュール内に定義する段階と、
重複除去アルゴリズムに従って前記ハッシュテーブルメモリ又は前記バッファメモリに前記データブロックを格納する段階と、を含むことを特徴とするＤＲＡＭメモリモジュールのメモリ重複除去方法。
【請求項１０】
前記ＤＲＡＭメモリモジュールに関連付けられたソフトウェア又はドライバによって定義される非適応形重複除去アルゴリズム、若しくは前記ＤＲＡＭメモリモジュールによって受信された情報に基づく適応形重複除去アルゴリズムの内の何れか１つを、前記重複除去アルゴリズムとして選択する段階を更に含む、ことを特徴とする請求項９に記載のＤＲＡＭメモリモジュールのメモリ重複除去方法。
【請求項１１】
前記ＤＲＡＭメモリモジュールと連結されたメモリコントローラから情報を受信する段階を更に含み、
前記受信した情報は、重複除去ラインのサイズ、前記ハッシュテーブルの数、前記ハッシュテーブルの中の１つにおける前記物理的バケットの数、前記物理的バケットの中の１つにおける前記ウェイの数、又は前記仮想バケットの中の１つにおける物理的バケットの数、の内の少なくとも１つを決定し、
前記非適応形重複除去アルゴリズムは、前記受信した情報に基づき、
前記受信した情報は、前記ＤＲＡＭメモリモジュールと関連付けられたドライバによって設定される、ことを特徴とする請求項１０に記載のＤＲＡＭメモリモジュールのメモリ重複除去方法。
【請求項１２】
前記非適応形重複除去アルゴリズムに基づいてドライバを使用して複数の領域を生成することによって、前記ハッシュテーブルメモリ、前記ＡＬＵＴＭ、及び前記バッファメモリの領域を決定する段階を更に含む、ことを特徴とする請求項１０に記載のＤＲＡＭメモリモジュールのメモリ重複除去方法。
【請求項１３】
前記ハッシュテーブルの各々についてハッシュアルゴリズムを受信する段階を更に含み、
前記ハッシュアルゴリズムは、前記非適応形重複除去アルゴリズムに基づいて前記ドライバによって選択される、ことを特徴とする請求項１０に記載のＤＲＡＭメモリモジュールのメモリ重複除去方法。
【請求項１４】
アプリケーションパターン履歴プール（Ａｐｐｌｉｃａｔｉｏｎ  ｐａｔｔｅｒｎ  ｈｉｓｔｏｒｙ  ｐｏｏｌ）、重複除去アルゴリズムプール、又は重複除去アルゴリズム選択方針の内の少なくとも１つに対応する情報を受信する段階と、
前記受信した情報に基づいて前記適応形重複除去アルゴリズムを設定する段階と、を更に含む、ことを特徴とする請求項１０に記載のＤＲＡＭメモリモジュールのメモリ重複除去方法。
【請求項１５】
前記ＤＲＡＭメモリモジュールと関連付けられたドライバを使用して前処理アルゴリズム（Ｐｒｅ−ｐｒｏｃｅｓｓｉｎｇ  ａｌｇｏｒｉｔｈｍ）を選択する段階と、
前記前処理アルゴリズムを受信する段階と、
前記重複除去アルゴリズムを生成する段階と、を更に含むことを特徴とする請求項９に記載のＤＲＡＭメモリモジュールのメモリ重複除去方法。
【請求項１６】
ＤＲＡＭメモリモジュールのメモリ重複除去方法であって、
複数のハッシュテーブルを含むハッシュテーブルアレイに、読出し要請に従って検索される（ｒｅｔｒｉｅｖｅ）ことができるように複数のデータブロックを格納するハッシュテーブルメモリと、
ここで、前記ハッシュテーブルの各々は、複数の物理的バケット（Ｂｕｃｋｅｔｓ）及び複数の仮想バケット（Ｖｉｒｔｕａｌ  ｂｕｃｋｅｔｓ）を含み、前記複数の仮想バケットの各々は、複数の前記物理的バケットを含み、前記物理的バケットの各々は、ウェイ（Ｗａｙｓ）を含み、
前記物理的バケットの中で対応する１つに前記格納されたデータブロック各々の位置を示す複数のポインタ（Ｐｏｉｎｔｅｒｓ）を含むＡＬＵＴＭ（Ａｄｄｒｅｓｓ  ｌｏｏｋｕｐ  ｔａｂｌｅ  ｍｅｍｏｒｙ）と、
前記ハッシュテーブルアレイが満杯である場合、前記ハッシュテーブルメモリに格納されないデータブロックを格納するためのバッファメモリと、を前記ＤＲＡＭメモリモジュール内に定義する段階と、
インカミングデータブロックに対応する書込み要請を受信する段階と、
前記インカミングデータブロックに対してハッシュ関数を遂行することによってハッシュ値を計算する段階と、
前記ハッシュ値に従って前記複数の物理的バケット中の目的の物理的バケットにアクセスする段階と、
前記目的の物理的バケットに前記インカミングデータブロックを格納するか否かを決定する段階と、
前記インカミングデータブロックと異なる他のデータブロックが前記目的の物理的バケットに格納されている場合、前記目的の物理的バケットが位置する複数の前記仮想バケットの中の１つに属する前記物理的バケットの中の１つに前記インカミングデータブロックを格納する段階と、を含む、ことを特徴とするＤＲＡＭメモリモジュールのメモリ重複除去方法。
【請求項１７】
前記インカミングデータブロックが前記目的の物理的バケットに格納される時、前記ＡＬＵＴＭ内の複数のポインタの中から対応する１つのポインタを更新する段階を更に含む、ことを特徴とする請求項１６に記載のＤＲＡＭメモリモジュールのメモリ重複除去方法。
【請求項１８】
前記対応する１つのポインタに対応する頻度カウント（ｆｒｅｑｕｅｎｃｙ  ｃｏｕｎｔ）を１だけ減少させる段階を更に含む、ことを特徴とする請求項１７に記載のＤＲＡＭメモリモジュールのメモリ重複除去方法。
【請求項１９】
前記頻度カウントが０に到達した時、前記目的の物理的バケットに格納された前記インカミングデータブロックを除去する段階を更に含む、ことを特徴とする請求項１８に記載のＤＲＡＭメモリモジュールのメモリ重複除去方法。
【請求項２０】
前記ハッシュテーブルアレイに格納された複数のデータブロックに対応する読出し要請を受信する段階と、
前記複数のデータブロックに対応する前記複数のポインタの中から対応する１つのポインタを前記ＡＬＵＴＭから検索する段階と、
前記ハッシュテーブルメモリ内で、前記対応する１つのポインタに基づいて前記複数のデータブロックにアクセスする段階と、
再組立された（ｒｅａｓｓｅｍｂｌｅｄ）データを生成するために前記複数のデータブロックを再組立する段階と、
前記メモリモジュールからメモリコントローラに前記再組立されたデータを伝送する段階と、を更に含む、ことを特徴とする請求項１６に記載のＤＲＡＭメモリモジュールのメモリ重複除去方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】重複除去ＤＲＡＭメモリモジュール及びそのメモリ重複除去方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上述した技術的課題を解決するためになされた本発明に係る重複除去メモリモジュールの目的は、重複除去アプリケーションを直ちに処理する効率的な重複除去ＤＲＡＭメモリモジュール及びそのメモリ重複除去方法を提供することにある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の実施形態に係り提供された、メモリ重複除去を内部的に遂行する重複除去ＤＲＡＭメモリモジュールは、複数のハッシュテーブルを含むハッシュテーブルアレイに、読出し要請に従って検索される（ｒｅｔｒｉｅｖｅ）ことができるように複数のデータブロックを格納するハッシュテーブルメモリと、ここで、前記ハッシュテーブルの各々は、複数の物理的バケット（Ｂｕｃｋｅｔｓ）及び複数の仮想バケット（Ｖｉｒｔｕａｌ  ｂｕｃｋｅｔｓ）を含み、前記複数の仮想バケットの各々は、複数の前記物理的バケットを含み、前記物理的バケットの各々は、ウェイ（Ｗａｙｓ）を含み、前記物理的バケットの中で対応する１つに格納された前記データブロックの各々の位置を示す複数のポインタ（Ｐｏｉｎｔｅｒｓ）を含むＡＬＵＴＭ（Ａｄｄｒｅｓｓ  ｌｏｏｋｕｐ  ｔａｂｌｅ  ｍｅｍｏｒｙ）と、前記ハッシュテーブルアレイが満杯である場合、前記ハッシュテーブルメモリに格納されないユニークな（新規の）データブロックを格納するためのバッファメモリと、プロセッサと、メモリと、を含み、前記メモリは、前記プロセッサによって遂行される時、前記ＤＲＡＭメモリモジュールが外部システムとデータの交換する命令を格納する、ことを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
前記ＤＲＡＭメモリモジュールは、ＤＲＡＭ（Ｄｙｎａｍｉｃ  ｒａｎｄｏｍ−ａｃｃｅｓｓ  ｍｅｍｏｒｙ）システムオンチップ（Ｓｙｓｔｅｍ  ｏｎ  ａ  ｃｈｉｐ）で構成されることができる。
前記ＤＲＡＭメモリモジュールは、アプリケーションパターン履歴プール（Ａｐｐｌｉｃａｔｉｏｎ  ｐａｔｔｅｒｎ  ｈｉｓｔｏｒｙ  ｐｏｏｌ）、重複除去アルゴリズムプール、又は重複除去アルゴリズム選択方針の内の少なくとも１つに対応する情報を受信し、受信した前記情報に基づいて、１つ以上の重複除去アルゴリズムを定義するように構成されることができる。
前記ＤＲＡＭメモリモジュールは、重複除去ラインのサイズ、前記ハッシュテーブルの数、前記ハッシュテーブルの中の１つにおける前記物理的バケットの数、前記物理的バケットの中の１つにおける前記ウェイの数、又は前記仮想バケットの中の１つにおける物理的バケットの数の内の少なくとも１つを設定するための命令を受信するように構成されることができる。
前記ＤＲＡＭメモリモジュールは、各々の前記ハッシュテーブルに対してハッシュ関数を設定するための命令を受信するように構成されることができる。
前記ＤＲＡＭメモリモジュールは、前記ハッシュテーブルメモリ、前記ＡＬＵＴＭ、又は前記バッファメモリの内の少なくとも１つを定義するための命令を受信するように構成されることができる。
前記ＤＲＡＭメモリモジュールは、インカミング（Ｉｎｃｏｍｉｎｇ）データブロックに対応する書込み要請を受信し、前記書込み要請を受信した後、ハッシュ値（Ｈａｓｈ  ｖａｌｕｅ）を生成するために前記インカミングデータブロックをハッシュし、前記ハッシュ値に対応する値が前記ハッシュテーブルメモリに格納されているか否かを決定し、前記ハッシュテーブルメモリに格納された値に対応する前記ポインタの中の対応する１つのポインタを検索し、前記ＡＬＵＴＭの前記対応する１つのポインタを更新し、前記ハッシュテーブルメモリの前記対応する１つのポインタの頻度カウント（ｆｒｅｑｕｅｎｃｙ  ｃｏｕｎｔ）を更新するように構成されることができる。
前記ＤＲＡＭメモリモジュールは、読出し要請を受信し、前記ＡＬＵＴＭから前記ポインタの中で対応する１つのポインタを検索し、前記ハッシュテーブルメモリから、前記対応する１つのポインタに関連付けられた前記格納されたデータブロックの中の１つを検索し、前記外部システムに前記格納されたデータブロックの中の１つを返還する（ｒｅｔｕｒｎ）ように構成されることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明の実施形態に係り提供されたＤＲＡＭメモリモジュールのメモリ重複除去方法は、複数のハッシュテーブルを含むハッシュテーブルアレイに、読出し要請に従って検索される（ｒｅｔｒｉｅｖｅ）ことができるように複数のデータブロックを格納するハッシュテーブルメモリと、ここで、前記ハッシュテーブルの各々は、複数の物理的バケット（Ｂｕｃｋｅｔｓ）及び複数の仮想バケット（Ｖｉｒｔｕａｌ  ｂｕｃｋｅｔｓ）を含み、前記複数の仮想バケットの各々は、複数の前記物理的バケットを含み、前記物理的バケットの各々は、ウェイ（Ｗａｙｓ）を含み、前記格納されたデータブロック各々が前記物理的バケットの中のどれであるかを示す複数のポインタ（Ｐｏｉｎｔｅｒｓ）を含むＡＬＵＴＭ（Ａｄｄｒｅｓｓ  ｌｏｏｋｕｐ  ｔａｂｌｅ  ｍｅｍｏｒｙ）と、前記ハッシュテーブルアレイが満杯である場合、前記ハッシュテーブルメモリに格納されないデータブロックを格納するためのバッファメモリと、を前記ＤＲＡＭメモリモジュール内に定義する段階と、重複除去アルゴリズムに従って前記ハッシュテーブルメモリ又は前記バッファメモリに前記データブロックを格納する段階と、を含むことを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
前記ＤＲＡＭメモリモジュールのメモリ重複除去方法は、前記ＤＲＡＭメモリモジュールに関連付けられたソフトウェア又はドライバによって定義される非適応形重複除去アルゴリズム、若しくは前記ＤＲＡＭメモリモジュールによって受信された情報に基づく適応形重複除去アルゴリズムの内の何れか１つを、前記重複除去アルゴリズムとして選択する段階を更に含むことができる。
前記ＤＲＡＭメモリモジュールのメモリ重複除去方法は、前記ＤＲＡＭメモリモジュールと連結されたメモリコントローラから情報を受信する段階を更に含み、前記受信した情報は、重複除去ラインのサイズ、前記ハッシュテーブルの数、前記ハッシュテーブルの中の１つにおける前記物理的バケットの数、前記物理的バケットの中の１つにおける前記ウェイの数、又は前記仮想バケットの中の１つにおける物理的バケットの数、の内の少なくとも１つを決定し、前記非適応形重複除去アルゴリズムは、前記受信した情報に基づき、前記受信した情報は、前記ＤＲＡＭメモリモジュールと関連付けられたドライバによって設定されることができる。
前記ＤＲＡＭメモリモジュールのメモリ重複除去方法は、前記非適応形重複除去アルゴリズムに基づいてドライバを使用して複数の領域を生成することによって、前記ハッシュテーブルメモリ、前記ＡＬＵＴＭ、及び前記バッファメモリの領域を決定する段階を更に含むことができる。
前記ＤＲＡＭメモリモジュールのメモリ重複除去方法は、前記ハッシュテーブルの各々についてハッシュアルゴリズムを受信する段階を更に含み、前記ハッシュアルゴリズムは、前記非適応形重複除去アルゴリズムに基づいて前記ドライバによって選択される。
前記ＤＲＡＭメモリモジュールのメモリ重複除去方法は、アプリケーションパターン履歴プール（Ａｐｐｌｉｃａｔｉｏｎ  ｐａｔｔｅｒｎ  ｈｉｓｔｏｒｙ  ｐｏｏｌ）、重複除去アルゴリズムプール、又は重複除去アルゴリズム選択方針の内の少なくとも１つに対応する情報を受信する段階と、前記受信した情報に基づいて前記適応形重複除去アルゴリズムを設定する段階と、を更に含むことができる。
前記ＤＲＡＭメモリモジュールのメモリ重複除去方法は、前記ＤＲＡＭメモリモジュールと関連付けられたドライバを使用して前処理アルゴリズム（Ｐｒｅ−ｐｒｏｃｅｓｓｉｎｇ  ａｌｇｏｒｉｔｈｍ）を選択する段階と、前記前処理アルゴリズムを受信する段階と、前記重複除去アルゴリズムを生成する段階と、を更に含むことができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明の実施形態に係り提供されたＤＲＡＭメモリモジュールのメモリ重複除去方法は、複数のハッシュテーブルを含むハッシュテーブルアレイに、読出し要請に従って検索される（ｒｅｔｒｉｅｖｅ）ことができるように複数のデータブロックを格納するハッシュテーブルメモリと、ここで、前記ハッシュテーブルの各々は、複数の物理的バケット（Ｂｕｃｋｅｔｓ）及び複数の仮想バケット（Ｖｉｒｔｕａｌ  ｂｕｃｋｅｔｓ）を含み、前記複数の仮想バケットの各々は、複数の前記物理的バケットを含み、前記物理的バケットの各々は、ウェイ（Ｗａｙｓ）を含み、前記物理的バケットの中で対応する１つに前記格納されたデータブロック各々の位置を示す複数のポインタ（Ｐｏｉｎｔｅｒｓ）を含むＡＬＵＴＭ（Ａｄｄｒｅｓｓ  ｌｏｏｋｕｐ  ｔａｂｌｅ  ｍｅｍｏｒｙ）と、前記ハッシュテーブルアレイが満杯である場合、前記ハッシュテーブルメモリに格納されないデータブロックを格納するためのバッファメモリと、を前記ＤＲＡＭメモリモジュール内に定義する段階と、インカミングデータブロックに対応する書込み要請を受信する段階と、前記インカミングデータブロックに対してハッシュ関数を遂行することによってハッシュ値を計算する段階と、前記ハッシュ値に従って前記複数の物理的バケット中の目的の物理的バケットにアクセスする段階と、前記目的の物理的バケットに前記インカミングデータブロックを格納するか否かを決定する段階と、前記インカミングデータブロックと異なる他のデータブロックが前記目的の物理的バケットに格納されている場合、前記目的の物理的バケットが位置する複数の前記仮想バケットの中の１つに属する前記物理的バケットの中の１つに前記インカミングデータブロックを格納する段階と、を含む、ことを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
前記ＤＲＡＭメモリモジュールのメモリ重複除去方法は、前記インカミングデータブロックが前記目的の物理的バケットに格納される時、前記ＡＬＵＴＭ内の複数のポインタの中から対応する１つのポインタを更新する段階を更に含むことができる。
前記ＤＲＡＭメモリモジュールのメモリ重複除去方法は、前記対応する１つのポインタに対応する頻度カウント（ｆｒｅｑｕｅｎｃｙ  ｃｏｕｎｔ）を１だけ減少させる段階を更に含むことができる。
前記ＤＲＡＭメモリモジュールのメモリ重複除去方法は、前記頻度カウントが０に到達した時、前記目的の物理的バケットに格納された前記インカミングデータブロックを除去する段階を更に含むことができる。
前記ＤＲＡＭメモリモジュールのメモリ重複除去方法は、前記ハッシュテーブルアレイに格納された複数のデータブロックに対応する読出し要請を受信する段階と、前記複数のデータブロックに対応する前記複数のポインタの中から対応する１つのポインタを前記ＡＬＵＴＭから検索する段階と、前記ハッシュテーブルメモリ内で、前記対応する１つのポインタに基づいて前記複数のデータブロックにアクセスする段階と、再組立された（ｒｅａｓｓｅｍｂｌｅｄ）データを生成するために前記複数のデータブロックを再組立する段階と、前記メモリモジュールからメモリコントローラに前記再組立されたデータを伝送する段階と、を更に含むことができる。