(57)【要約】本発明は、画素の高精細化が進んでも、簡易な構成で、必要な補助容量を確保しつつ、画素の開口率の向上が図れる表示装置及びその製造方法を提供する。本発明の液晶表示装置は、複数の画素を有する液晶表示装置であって、薄膜トランジスタアレイ基板は、支持基板の主面上に格子状に配置されたゲート線及びソース線と、透明画素電極と、薄膜トランジスタと、支持基板側から順に積層された、ゲート絶縁膜、パッシベーション膜、透明導電膜、第１絶縁膜、及び、透明画素電極を備え、透明画素電極は、第１絶縁膜に形成されたコンタクトホールを介して薄膜トランジスタを構成するドレイン電極と電気的に接続され、透明導電膜は、基板面を法線方向から見たときに、透明画素電極とドレイン電極とが電気的に接続される領域と重畳しない液晶表示装置である。
2011030583.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタアレイ基板と対向基板との間に液晶層が挟持され、複数の画素を有する液晶表示装置であって、
該薄膜トランジスタアレイ基板は、
支持基板の主面上に格子状に配置されたゲート線及びソース線と、
該画素に配置された透明画素電極と、
該ソース線及び該ゲート線の交点近傍に形成された薄膜トランジスタと、
支持基板側から順に積層された、ゲート絶縁膜、パッシベーション膜、透明導電膜、第１絶縁膜、及び、透明画素電極を備え、
該透明画素電極は、該第１絶縁膜に形成されたコンタクトホールを介して該薄膜トランジスタを構成するドレイン電極と電気的に接続され、
該透明導電膜は、基板面を法線方向から見たときに、該透明画素電極と該ドレイン電極とが電気的に接続される領域と重畳しないことを特徴とする液晶表示装置。
【請求項２】
前記透明導電膜は、前記第１絶縁膜を介して前記透明画素電極と重なる位置にあることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、前記パッシベーション膜を介して該透明導電膜と対向する補助容量電極を更に備えることを特徴とする請求項１又は２記載の液晶表示装置。
【請求項４】
前記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、該ゲート絶縁膜を介して該透明導電膜と対向する補助容量配線を更に備えることを特徴とする請求項１〜３のいずれかに記載の液晶表示装置。
【請求項５】
前記補助容量電極と前記補助容量配線とは、前記ゲート絶縁膜を介して対向することを特徴とする請求項４記載の液晶表示装置。
【請求項６】
前記画素のピッチは、４０μｍ以下であることを特徴とする請求項１〜５のいずれかに記載の液晶表示装置。
【請求項７】
前記透明導電膜の電位は、一定であることを特徴とする請求項１〜６のいずれかに記載の液晶表示装置。
【請求項８】
前記透明導電膜は、基板面を法線方向から見たときに、前記第１絶縁膜の開口部及びその周辺と重畳する位置のみが開口している請求項１〜７のいずれかに記載の液晶表示装置。
【請求項９】
請求項１記載の液晶表示装置の製造方法であって、
前記薄膜トランジスタアレイ基板は、少なくとも６枚のフォトマスクを用いて形成され、
該方法は、該薄膜トランジスタアレイ基板を形成する支持基板の主面上に第１のフォトマスクを用いてゲート線を形成する第１のフォトリソ工程と、
第２のフォトマスクを用いて半導体層を形成する第２のフォトリソ工程と、
第３のフォトマスクを用いてソース線を形成する第３のフォトリソ工程と、
第４のフォトマスクを用いて透明導電膜を形成する第４のフォトリソ工程と、
第５のフォトマスクを用いて該透明導電膜を覆う第１絶縁膜を形成する第５のフォトリソ工程と、
第６のフォトマスクを用いてソース線及びゲート線によって区画された画素に透明画素電極を形成する第６のフォトリソ工程とを備え、
該第１のフォトリソ工程と第２のフォトリソ工程との間に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程を、第３のフォトリソ工程と第４のフォトリソ工程との間に前記パッシベーション膜を形成するパッシベーション膜形成工程を更に含むことを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に関する。より詳しくは、アクティブマトリクス型の液晶表示装置及びその製造方法に関するものである。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬディスプレイ等の表示装置の分野では、解像度の向上や装置の小型化への要望に伴って、画素の高精細化が進展している。また、画素の高精細化だけでなく、画素の高開口率化も求められている。これらの要求は、特に、画素ピッチが４０μｍ以下である高精細な液晶表示装置において顕著である。【０００３】
例えば、特許文献１には、画素の高精細化が図れるアクティブマトリクス型の液晶表示装置が提案されている。アクティブマトリクス型の液晶表示装置は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を備えたＴＦＴアレイ基板と対向基板との間に液晶層が配置された構成を有する。【０００４】
上記液晶表示装置において、画素の高精細化が進むと、これに伴って配線抵抗が大きくなるため、信号遅延が生じやすくなる。そこで、特許文献１には、信号遅延を解消するために、ゲート線、ソース線、補助容量配線等の各種配線を、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、銀（Ａｇ）等の低抵抗な金属材料にて形成する手法が提案されている。以下、これらの金属材料にて形成された配線を金属配線とも称す。【０００５】
液晶表示装置において、画素の開口率、すなわち、全表示画面に対する表示領域の割合を高めるためには、遮光部となる領域をできるだけ少なくする必要がある。また、ＴＦＴアレイ基板と対向基板とを精度良く位置合わせするためにも、遮光部は、できるだけ少ないことが好ましい。遮光部は、各画素を区画するように画素の境界に設けられる他、必要に応じてＴＦＴや表示特性が劣化しやすい領域等を覆うように設けられる。【０００６】
特許文献１においては、上記金属配線が遮光性を有することから、この金属配線で遮光できる領域には別途の遮光部を形成しないようにして遮光部の低減を図り、両基板の位置ズレを低減するとともに開口率の向上を図る手法が適用されている。【０００７】
また、ＴＦＴアレイ基板に形成された配線上に特殊な構成の層間絶縁膜を設け、この層間絶縁膜上に透明画素電極を配置することにより、画素の高開口率化を図っている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−１９９９１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記構成を有する液晶表示装置であっても、いまだ画素の開口率は充分であるとは言えず、更なる開口率の向上が求められている。【００１０】
画素の高開口率化を妨げる要因の一つとして、補助容量を形成するための電極及び／又は配線が金属材料にて形成されていることが挙げられる。液晶表示装置において補助容量は、液晶容量と並列に設けられ、例えば、補助容量電極と補助容量配線とによって形成される。画素の高精細化を図りつつ必要な補助容量を確保するためには、補助容量電極及び補助容量配線の面積を大きくする必要があるが、補助容量電極及び補助容量配線は、上記金属材料にて形成されることから遮光部となるため、これらの面積を大きくすることは、画素の開口率の低下に繋がる。【００１１】
また、画素の高精細化に伴って、画素の境界に設けられるブラックマトリクスと呼ばれる遮光部の幅が太くなることも開口率を低下させる要因の一つである。アクティブマトリクス型の液晶表示装置においては、ＴＦＴアレイ基板に形成された透明画素電極と対向基板に形成された共通電極との間で液晶層に電圧を印加して画像表示を行っているが、透明画素電極は、ＴＦＴを構成するゲート電圧の影響を受けやすく、これにより表示特性が低下することがある。表示特性の低下は、特に画素の境界付近において生じやすいため、ブラックマトリクスの幅を太くして表示特性に影響がでないようにしているが、このような遮光部の面積の増加によっても、画素の開口率の向上が妨げられる。【００１２】
更に、アモルファスシリコン（ａ−Ｓｉ）からなる半導体層を備えた液晶表示装置においては、下記の理由から遮光部の面積を増やす必要があり、これによっても画素の開口率の向上が妨げられる。すなわち、ＴＦＴは、ゲート線に接続されたゲート電極、ソース線に接続されたソース電極、及び、ドレイン電極を含み、更に、半導体層を備える。半導体層は、アモルファスシリコン（ａ−Ｓｉ）、ポリシリコン、単結晶シリコン等からなるが、ａ−Ｓｉにて形成された半導体層（以下、ａ−Ｓｉ半導体層とも称す。）は、光によってオフ電流が増加しやすくなる。そのため、基板面を法線方向から見たときにＴＦＴと重畳する位置には遮光部が設けられ、これにより画素の開口率が低下する。【００１３】
このように、アクティブマトリクス型の液晶表示装置においては、補助容量を確保しつつ画素の高開口率化を図る点で改良の余地があった。特に、ａ−Ｓｉ半導体層を有する液晶表示装置においては、上記のように開口率の低下が生じやすく、更に、ａ−Ｓｉ半導体層は、電子移動度が０．５ｃｍ２／ｓ・Ｖと低いためオン電流が不足しやすいことから、画素の高開口率化が困難であった。例えば、ａ−Ｓｉ半導体層を有する液晶表示装置は、近年、携帯電話やデジタルカメラ等のモバイル機器に要求されている、解像度が３００ｄｐｉを超える高精細化への対応は困難であり、このように高精細な液晶表示装置においては、ＣＧＳ（Ｃｏｎｔｉｎｕｏｕｓ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ：続粒界結晶シリコン）のように電子移動度の高いポリシリコン（ｐ−Ｓｉ）を用いた半導体層を用いて対応している。【００１４】
本発明は、上記現状に鑑みてなされたものであり、画素の高精細化が進んでも、簡易な構成で、画素の開口率の向上が図れる表示装置及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
本発明者らは、画素の高精細化及び高開口率化が図れる液晶表示装置について種々検討したところ、画素の高開口率化を妨げている大きな要因としては、ブラックマトリクスがあり、これらが表示領域に占める面積の割合が大きいことに着目した。そして、ゲート絶縁膜上に形成されるパッシベーション膜と第１絶縁膜との間に透明導電膜を設けることで、透明画素電極は、透明導電膜よりも下層の電界乱れを受けにくくなるため表示領域を広くとることができ、ブラックマトリクスの幅を細くすることができるため、画素の高開口率化が図れることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。【００１６】
すなわち、本発明は、薄膜トランジスタアレイ基板と対向基板との間に液晶層が挟持され、複数の画素を有する液晶表示装置であって、上記薄膜トランジスタアレイ基板は、支持基板の主面上に格子状に配置されたゲート線及びソース線と、上記画素に配置された透明画素電極と、上記ソース線及び上記ゲート線の交点近傍に形成された薄膜トランジスタと、支持基板側から順に積層された、ゲート絶縁膜、パッシベーション膜、透明導電膜、第１絶縁膜、及び、透明画素電極を備え、上記透明画素電極は、上記第１絶縁膜に形成されたコンタクトホールを介して上記薄膜トランジスタを構成するドレイン電極と電気的に接続され、上記透明導電膜は、基板面を法線方向から見たときに、上記透明画素電極と上記ドレイン電極とが電気的に接続される領域と重畳しない液晶表示装置である。【００１７】
本発明において、パッシベーション膜とは、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）等の無機材料を用いて、ＣＶＤ法、スパッタ法等により成膜したものが適用でき、ＳｉＯｘ膜、ＳｉＮｘ膜だけでなく、ＳｉＯｘ膜とＳｉＮｘ膜との積層膜であって、薄膜トランジスタの信頼性を保つものをいう。また、第１絶縁膜とは、ＳｉＯｘ、ＳｉＮｘ等の無機材料、又は感光性のアクリル樹脂等の有機絶縁膜をいい、透明画素電極とドレイン電極とを電気的に接続するためのコンタクトホールを形成する層間絶縁膜等が挙げられる。【００１８】
透明導電膜は、透明画素電極が透明導電膜よりも下層の電界乱れを受けにくくなるという効果（以下、電界シールド効果とも称す。）を奏するものである。パッシベーション膜と第１絶縁膜との間に配置された透明導電膜によって電界シールド効果が得られることで、良好な画像表示を行える表示領域の拡大が図れる。また、画素の境界付近において表示不良領域を覆うようにブラックマトリクスが設けられている場合には、表示領域の拡大によって、このブラックマトリクスの幅を細くすることができ、これにより画素の開口率を高めることもできる。【００１９】
本発明に係る液晶表示装置において、上記透明導電膜は、上記第１絶縁膜を介して上記透明画素電極と重なる位置にあると、透明導電膜と透明画素電極との間で補助容量を形成することができる。このような構成によると、金属材料にて形成される補助容量電極及び／又は補助容量配線を無くす、又は、少なくとも一方の面積を低減することができるため、画素の開口率の向上が図れる。【００２０】
本発明に係る液晶表示装置において、上記構成のみでは補助容量が足りないときには、上記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、上記パッシベーション膜を介して上記透明導電膜と対向する補助容量電極を更に備える構成とすることで、透明導電膜と補助容量電極との間においてパッシベーション膜を誘電体として補助容量を形成できる。また、上記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、上記ゲート絶縁膜を介して上記透明導電膜と対向する補助容量配線を更に備える構成とすることによっても、透明導電膜と補助容量配線との間においてパッシベーション膜及びゲート絶縁膜を誘電体として補助容量を形成できる。更に、上記補助容量電極と上記補助容量配線とは、上記ゲート絶縁膜を介して対向する構成であると、補助容量電極と補助容量配線との間においてもゲート絶縁膜を誘電体として補助容量を形成できる。【００２１】
本発明に係る液晶表示装置は、上記のように画素の高開口化が図れることから、上記画素のピッチが４０μｍ以下である液晶表示装置についても好適に適用できる。なお、本発明において、画素とは、例えば、赤（Ｒ）、青（Ｂ）、及び、緑（Ｇ）のいずれかの色のカラーフィルタを有する領域を意味し、画素ピッチとは、行方向及び列方向のうち、画素の長さが短い方向における画素の平均長さによって規定されるものである。【００２２】
本発明に係る液晶表示装置において、補助容量を一定に維持することを考慮すると、上記透明導電膜の電位は、一定であることが好ましい。透明導電膜の電位を一定にする方法としては、透明導電膜を基準電位点に接続する方法（接地）、対向基板に設けられた共通電極と接続する方法が挙げられる。共通電極は、液晶層への電圧印加に用いられる。【００２３】
本発明に係る液晶表示装置において好ましい一形態としては、上記透明導電膜は、基板面を法線方向から見たときに、上記第１絶縁膜の開口部及びその周辺と重畳する位置のみが開口しているものが挙げられる。このような構成によっても、画素の高開口率化が図れる。【００２４】
本発明に係る液晶表示装置の製造方法の一例としては、上記薄膜トランジスタアレイ基板は、少なくとも６枚のフォトマスクを用いて形成され、上記方法は、上記薄膜トランジスタアレイ基板を形成する支持基板の主面上に第１のフォトマスクを用いてゲート線を形成する第１のフォトリソ工程と、第２のフォトマスクを用いて半導体層を形成する第２のフォトリソ工程と、第３のフォトマスクを用いてソース線を形成する第３のフォトリソ工程と、第４のフォトマスクを用いて透明導電膜を形成する第４のフォトリソ工程と、第５のフォトマスクを用いて上記透明導電膜を覆う第１絶縁膜を形成する第５のフォトリソ工程と、第６のフォトマスクを用いてソース線及びゲート線によって区画された画素に透明画素電極を形成する第６のフォトリソ工程とを備え、上記第１のフォトリソ工程と第２のフォトリソ工程との間に上記ゲート絶縁膜を形成するゲート絶縁膜形成工程を、第３のフォトリソ工程と第４のフォトリソ工程との間に上記パッシベーション膜を形成するパッシベーション膜形成工程を更に含むものが挙げられる。【００２５】
上述した各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
【発明の効果】
【００２６】
本発明の液晶表示装置によれば、ゲート絶縁膜上に形成されるパッシベーション膜と第１絶縁膜との間に透明導電膜を設けるという簡易な構成で、良好に画像表示を行える領域の拡大が図れ、画素の高精細化及び高開口率化が実現できる。また、本発明の液晶表示装置の製造方法によれば、本発明の液晶表示装置を容易に実現できる。
【図面の簡単な説明】
【００２７】
【図１−１】実施形態１に係る液晶表示装置の画素の構成を示す平面模式図である。
【図１−２】実施形態１に係る透明導電膜の構成を示す平面模式図である。
【図２】（ａ）は、図１−１中のＡ−Ｂ線に沿う断面模式図であり、（ｂ）は、図１−１中のＣ−Ｄ線に沿う断面模式図である。
【図３】実施形態１に係るＴＦＴアレイ基板の製造工程を示すフローチャート図である。
【図４−１】図３に示すＳ１の工程における基板の断面模式図である。
【図４−２】図３に示すＳ２の工程における基板の断面模式図である。
【図４−３】図３に示すＳ３の工程における基板の断面模式図である。
【図４−４】図３に示すＳ４の工程における基板の断面模式図である。
【図４−５】図３に示すＳ５の工程における基板の断面模式図である。
【図４−６】図３に示すＳ６の工程における基板の断面模式図である。
【図５−１】実施形態２に係る液晶表示装置の画素の構成を示す平面模式図である。
【図５−２】実施形態２に係る透明導電膜の構成を示す平面模式図である。
【図６】（ａ）は、図５−１中のＡ−Ｂ線に沿う断面模式図であり、（ｂ）は、図５−１中のＣ−Ｄ線に沿う断面模式図であり、（ｃ）は、（ｂ）の一部を示す拡大模式図である。
【図７−１】図３に示すＳ１の工程における基板の断面模式図である。
【図７−２】図３に示すＳ２の工程における基板の断面模式図である。
【図７−３】図３に示すＳ３の工程における基板の断面模式図である。
【図７−４】図３に示すＳ４の工程における基板の断面模式図である。
【図７−５】図３に示すＳ５の工程における基板の断面模式図である。
【図７−６】図３に示すＳ６の工程における基板の断面模式図である。
【図８−１】実施形態３に係る液晶表示装置の画素の構成を示す平面模式図である。
【図８−２】実施形態３に係る透明導電膜の構成を示す平面模式図である。
【図９】（ａ）は、図８−１中のＡ−Ｂ線に沿う断面模式図であり、（ｂ）は、図８−１中のＣ−Ｄ線に沿う断面模式図であり、（ｃ）は、（ｂ）の一部を示す拡大模式図である。
【図１０】図８−１に示す画素の表示領域及び非表示領域を示す平面模式図である。
【図１１−１】図３に示すＳ１の工程における基板の断面模式図である。
【図１１−２】図３に示すＳ２の工程における基板の断面模式図である。
【図１１−３】図３に示すＳ３の工程における基板の断面模式図である。
【図１１−４】図３に示すＳ４の工程における基板の断面模式図である。
【図１１−５】図３に示すＳ５の工程における基板の断面模式図である。
【図１１−６】図３に示すＳ６の工程における基板の断面模式図である。
【図１２】本発明に係る液晶表示装置の透明導電膜の他の形態を示す平面模式図である。
【図１３】比較実施形態１に係る液晶表示装置の画素の構成を示す平面模式図である。
【図１４】（ａ）は、図１３中のＡ−Ｂ線に沿う断面模式図であり、（ｂ）は、図１３中のＣ−Ｄ線に沿う断面模式図である。
【図１５】図１３に示す画素の表示領域及び非表示領域を示す平面模式図である。
【発明を実施するための形態】
【００２８】
以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
【００２９】
実施形態１
図１−１は、本発明の実施形態１に係る液晶表示装置の画素の構成を示す平面模式図であり、図１−２は、透明導電膜の構成を示す平面模式図である。図２（ａ）は、図１−１中のＡ−Ｂ線に沿う断面模式図であり、図２（ｂ）は、図１−１中のＣ−Ｄ線に沿う断面模式図である。
【００３０】
図１−１、図２（ａ）、（ｂ）において、液晶表示装置１００は、ＴＦＴアレイ基板１１０、液晶層１２０、及び、対向基板としてのカラーフィルタ（ＣＦ）基板１３０を備える。ＴＦＴアレイ基板１１０とＣＦ基板１３０とは、液晶層１２０を介して対向して配置されている。
【００３１】
ＴＦＴアレイ基板１１０を構成する支持基板１０１の主面上には、ゲート線（走査配線）１０２及びソース線（信号配線）１０３が格子状に配置されている。支持基板１０１としては、ガラス基板、樹脂基板等が挙げられる。ゲート線１０２及びソース線１０３で区画された各画素には、透明画素電極１１３が配置されており、ゲート線１０２とソース線１０３との交点近傍にはスイッチング素子としてのＴＦＴ１０５が形成されている。また、複数の画素からなる表示領域の外縁には、ソース線１０３から引き出された引き出し配線１５０及びこれに繋がる端子１５１が複数配置された領域Ｓが形成されている。
【００３２】
ＴＦＴ１０５が形成された基板面は、図２（ａ）、（ｂ）に示すように、支持基板１０１側から順に、ゲート絶縁膜１０６、パッシベーション膜１０９、透明導電膜１１１、及び、第１絶縁膜としての層間絶縁膜１１２によって覆われている。層間絶縁膜１１２の主面上には、透明画素電極１１３が形成されており、透明画素電極１１３とドレイン電極１０８とは、層間絶縁膜１１２に形成されたコンタクトホール１１５を介して電気的に接続されている。
【００３３】
ゲート絶縁膜１０６は、ＳｉＯｘ、ＳｉＮｘ等の無機材料にて形成され、ゲート絶縁膜１０６の膜厚は、例えば、２００ｎｍ〜５００ｎｍ程度とする。
【００３４】
パッシベーション膜１０９としては、ＳｉＯｘ、ＳｉＮｘ等の無機材料を用いて、ＣＶＤ法、スパッタ法等により成膜したものが適用でき、ＳｉＯｘ膜、ＳｉＮｘ膜だけでなくＳｉＯｘ膜とＳｉＮｘ膜との積層膜であってもよい。
【００３５】
透明導電膜１１１は、図１−２に示すように、基板のほぼ全面を覆うように形成されているが、基板面を法線方向から見たときに、コンタクトホール１１５と重畳する位置及びその周辺には、開口２１１ａが形成されている。
【００３６】
透明導電膜１１１は、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｉｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ）、ＩＤＩＸＯ（酸化インジウム−インジウム亜鉛酸化物；Ｉｎ２Ｏ３（ＺｎＯ）ｎ）、酸化錫ＳｎＯ２等の透明電極材料にて形成され、その膜厚は５０ｎｍ〜２００ｎｍ程度とする。液晶表示装置１００を駆動する際の透明導電膜１１１の電位は、０又は一定である。
【００３７】
層間絶縁膜１１２は、例えば、感光性のアクリル樹脂（ＪＳＲ社製、品番ＪＡＳ−１５０、比誘電率３．４）を用いて形成する。信頼性の向上を図るためには、感光性のアクリル樹脂以外にＳｉＯｘ、ＳｉＮｘ等の無機材料を使用してもよい。
【００３８】
透明画素電極１１３は、ＩＴＯやＩＺＯ等の透明電極材料にて形成し、その膜厚を５０ｎｍ〜２００ｎｍ程度とする。
【００３９】
ＴＦＴ１０５が形成された領域をより詳細に見ると、図２（ａ）に示すように、支持基板１０１の主面上には、ゲート線１０２に繋がるゲート電極１０２ａが形成されており、ゲート絶縁膜１０６にて覆われている。
【００４０】
ゲート絶縁膜１０６を介してゲート電極１０２ａと対向する位置には、チャネル層としての半導体層１０７が形成されている。半導体層１０７を形成する半導体材料は特に限定されるものではなく、ａ−Ｓｉ、ｐ−Ｓｉの他、酸化物半導体等も適用できる。
【００４１】
具体的には、ａ−Ｓｉで形成された半導体層１０７は、上記のように電子移動度が低いものの、結晶性が低いため大面積の膜を容易に形成でき、大型の液晶表示装置に適している。また、光にあたるとオフ電流が発生しやすいことから、上記のように基板面を法線方向から見たときに、ＴＦＴ１０５と重畳する位置にブラックマトリクス２０２を設けるが、本実施形態に係る液晶表示装置１００においては、後述のように、他の領域に設けられるブラックマトリクス２０２の面積を低減できるため、結果としてａ−Ｓｉ半導体層を有する液晶表示装置１００であっても画素の高開口率化が図れる。
【００４２】
ｐ−Ｓｉで形成された半導体層１０７は、ａ−Ｓｉで形成された半導体層１０７に比べて電子移動度が高く優れたＴＦＴ特性が得られるが、結晶性が高いため大面積の膜は形成しにくく、小型の液晶表示装置に適している。また、酸化物半導体で形成された半導体層１０７も電子移動度が高いため、優れたＴＦＴ特性が得られる。半導体層１０７の膜厚は、特に限定されるものではなく、例えば、１０ｎｍ〜３００ｎｍ程度とする。
【００４３】
半導体層１０７は、ソース線１０３に繋がるソース電極１０３ａ及びドレイン電極１０８にて覆われており、ゲート電極１０２ａ、ゲート絶縁膜１０６、半導体層１０７、ソース電極１０３ａ、及び、ドレイン電極１０８によってＴＦＴ１０５が構成される。
【００４４】
ソース線１０３、ソース電極１０３ａ、ドレイン電極１０８、及び、ゲート電極１０２ａは、低抵抗化を図るために、上記した金属材料にて形成された金属配線や電極であることが好ましい。これらは、単層構造又は積層構造のいずれであってもよく、それぞれ同じ材料で形成されていても異なった材料で形成されていてもよい。一例としては、ソース線１０３、ソース電極１０３ａ、ゲート電極１０２ａ、及び、ドレイン電極１０８がＴｉとＡｌとの積層膜で形成され、この積層膜の膜厚が、８０ｎｍ〜５５０ｎｍ程度であるものが挙げられる。
【００４５】
一方で、ＣＦ基板１３０は、図２（ａ）、（ｂ）に示すように、支持基板２０１の主面上に、ブラックマトリクス２０２と、ＣＦ層２０３とが設けられている。ブラックマトリクス２０２は、基板面を法線方向から見たときに、画素の境界と重なる位置に形成され、各画素を区画する。
【００４６】
また、ＴＦＴ１０５を構成する半導体層１０７がａ−Ｓｉにて形成されているときには、ＴＦＴ１０５に光があたると漏れ電流が発生するため、ブラックマトリクス２０２は、上記のように画素の境界だけでなく、基板面を法線方向から見たときに、ＴＦＴ１０５と重畳する領域にも形成される。ＣＦ層２０３は、例えば、赤（Ｒ）、青（Ｂ）、及び、緑（Ｇ）の色を有し、画素毎にいずれかの色のＣＦ層２０３が配置される。
【００４７】
ＣＦ基板１３０の液晶層１２０側の主面には、厚み５０ｎｍ〜２００ｎｍ程度の対向電極２０４が形成されており、ブラックマトリクス２０２が形成された領域には、フォトスペーサ（図示せず）が設けられている。
【００４８】
上記のように構成された液晶表示装置１００は、パッシベーション膜１０９と層間絶縁膜１１２との間に、画素のほぼ全面を覆う透明導電膜１１１が設けられているため、透明画素電極１１３は、ゲート電圧による電界乱れの影響を受けにくくなる。これにより、表示不良、特に画素の境界付近で生じる表示不良を低減でき、表示領域の拡大が図れる。
【００４９】
また、画素の境界付近で生じる表示不良領域は、基板面を法線方向から見たときに、この表示不良領域と重畳する位置にブラックマトリクス２０２を設けることで、表示不良を改善していたが、表示不良領域が低減されることでこの領域と重畳するブラックマトリクス２０２の面積を小さくでき、より一層の画素の高開口率化が図れる。ここでは、基板面を法線方向から見たときに、ソース線１０３と重畳するブラックマトリクスの幅Ｗ１、及び、ゲート線１０２と重畳するブラックマトリクスの幅Ｗ２を狭くすることができる。
【００５０】
また、本実施形態に係る液晶表示装置１００は、透明導電膜１１１と透明画素電極１１３との間で第１絶縁膜としての層間絶縁膜１１２を誘電体として補助容量Ｃｓ１を形成できる。このような構成とすることで、液晶表示装置において補助容量を形成するために設けられているメタル材料からなるＣｓ配線やＣｓ電極が不要となり、補助容量を確保しつつ画素の開口率を高めることができる。
【００５１】
更に、ソース線１０３と透明画素電極１１３との間で形成される寄生容量ムラの発生を抑制できるため、ΔＣｓｄの容量カップリング対策が不要となり、開口率の向上が図れる。
【００５２】
上記のような構成を有する液晶表示装置１００の製造方法の一例について、以下に、具体例を挙げて説明する。まず、ＴＦＴアレイ基板１１０の製造工程について、図３及び図４−１〜図４−６を用いて説明する。図３は、本実施形態に係るＴＦＴアレイ基板１１０の製造工程を示すフローチャート図であり、図４−１〜図４−６は、図３に示す各工程における基板の断面模式図である。図４−１〜図４−６に示す領域Ｐ、Ｑ、Ｒ、Ｓは、それぞれ図１−１に示されているが、領域Ｔは、図示されていない。領域ＰはＴＦＴ１０５が形成されるＴＦＴ部であり、領域Ｑは補助容量が形成されるＣｓ部であり、領域Ｒは透明導電膜１１１とドレイン電極１０８との接続部であり、領域Ｔは周辺で透明導電膜１１１への電気的な接続を行っている接続部であり、領域Ｓは端子１５１が形成される端子部である。
【００５３】
図３に示すように、ＴＦＴアレイ基板１１０は、６枚のフォトマスクを用いた６つのフォトリソ工程（Ｓ１〜Ｓ６）を経て製造され、第１のフォトリソ工程（Ｓ１）と第２のフォトリソ工程（Ｓ２）との間にゲート絶縁膜１０６を形成するゲート絶縁膜形成工程（Ｓ１１）を、第３のフォトリソ工程（Ｓ３）と第４のフォトリソ工程（Ｓ４）との間にパッシベーション膜１０９を形成するパッシベーション膜形成工程（Ｓ１２）を更に含む。
【００５４】
６つのフォトリソ工程（Ｓ１〜Ｓ６）は、第１のフォトマスクを用いてゲート線を形成する第１のフォトリソ工程（ステップＳ１）、第２のフォトマスクを用いて半導体層を形成する第２のフォトリソ工程（ステップＳ２）、第３のフォトマスクを用いてソース線を形成する第３のフォトリソ工程（ステップＳ３）、第４のフォトマスクを用いて透明導電膜を形成する第４のフォトリソ工程（ステップＳ４）、第５のフォトマスクを用いて層間絶縁膜を形成する第５のフォトリソ工程（ステップＳ５）、及び、第６のフォトマスクを用いて透明画素電極を形成する第６のフォトリソ工程（ステップＳ６）からなる。
【００５５】
第１のフォトリソ工程（Ｓ１）では、支持基板１０１の主面上に、例えば、スパッタ法により、膜厚３０ｎｍ〜１５０ｎｍのＴｉ膜、膜厚２００ｎｍ〜５００ｎｍのＡｌ膜、及び、膜厚３０ｎｍ〜１５０ｎｍのＴｉ膜をこの順番に成膜し、得られた積層膜を第１のフォトマスクを用いてエッチング処理及びレジスト剥離処理を含むフォトリソグラフィ法（以下、単にフォトリソグラフィ法と称す。）により所望の形状にパターン形成する。これにより、図４−１に示すように、領域Ｐにはゲート線１０２に繋がるゲート電極１０２ａが、領域Ｔには配線１７０が、領域Ｓには引き出し配線１５０がそれぞれ形成される。
【００５６】
次いで、ゲート絶縁膜形成工程（Ｓ１１）では、ゲート電極１０２ａを含めて基板の全面を覆うようにゲート絶縁膜１０６を形成する。ゲート絶縁膜１０６は、例えば、ＣＶＤ法により、ＳｉＮ２を厚み２００ｎｍ〜５００ｎｍとなるように堆積することにより得られる。
【００５７】
第２のフォトリソ工程（Ｓ２）では、ゲート絶縁膜１０６上に、例えば、ＣＶＤ法により、ａ−Ｓｉを厚み１０ｎｍ〜３００ｎｍとなるように堆積して、第２のフォトマスクを用いたフォトリソグラフィ法によって所望の形状にパターン形成する。これにより、図４−２に示すように、領域Ｐにはａ−Ｓｉ層１０７ａが形成される。また、領域Ｓにはａ−Ｓｉ層１０７ｂが形成される。
【００５８】
第３のフォトリソ工程（Ｓ３）では、得られたａ−Ｓｉ層１０７ａ上に、ソース電極１０３ａ及びドレイン電極１０８を形成する。ソース電極１０３ａ及びドレイン電極１０８は、例えば、スパッタ法により、Ｔｉを厚み３０ｎｍ〜１５０ｎｍ、Ａｌを厚み５０ｎｍ〜４００ｎｍとなるように堆積して、得られた積層膜を第３のフォトマスクを用いたフォトリソグラフィ法によって所望の形状にパターン形成する。これにより、図４−３に示すように、領域Ｐにはソース電極１０３ａ及びドレイン電極１０８が形成される。また、領域Ｓにおけるａ−Ｓｉ層１０７ａの膜厚は、エッチングによって薄くなり、半導体層１０７となる。
【００５９】
上記したＳ１〜Ｓ３の工程によって、支持基板１０１の主面上に、ゲート電極１０２ａ、ゲート絶縁膜１０６、半導体層１０７、ソース電極１０３ａ、及び、ドレイン電極１０８が形成されることにより、ＴＦＴ１０５が得られる。
【００６０】
次いで、パッシベーション膜形成工程（Ｓ１２）では、基板面を覆うようにパッシベーション膜１０９を形成する。パッシベーション膜１０９は、例えば、ＣＶＤ法により、ＳｉＮ２を厚み１００ｎｍ〜７００ｎｍとなるように堆積して、ソース線１０３及びドレイン電極１０８を含めて基板の全面を覆うように形成される。
【００６１】
次いで、例えば、スパッタ法によりＩＴＯを厚み５０ｎｍ〜２００ｎｍとなるようにパッシベーション膜１０９上に堆積させて透明導電膜１１１を形成する。
【００６２】
そして、第４のフォトリソ工程（Ｓ４）では、第４のフォトマスクを用いて透明導電膜１１１を所望の形状にパターン形成する。これにより、図４−４に示すように、領域Ｐ、Ｑ、Ｒには、パターン形成された透明導電膜１１１が設けられる。
【００６３】
次いで、感光性樹脂を用いて、領域Ｐ、Ｑ、Ｒに、透明導電膜１１１を覆う層間絶縁膜１１２を形成する。
【００６４】
第５のフォトリソ工程（Ｓ５）では、第５のフォトマスクを用いて領域Ｒにおける層間絶縁膜１１２にコンタクトホール１１５を、領域Ｔにおける層間絶縁膜１１２にコンタクトホール１２８をそれぞれ形成するとともに、領域Ｓもパターン形成する。これにより、図４−５に示すように、領域Ｒにおいてドレイン電極１０８が、領域Ｔにおいては配線１７０が、領域Ｓにおいては引き出し配線１５０が、それぞれ露出する。
【００６５】
そして、基板の全面を覆うように、例えば、スパッタ法によりＩＴＯを厚み５０ｎｍ〜２００ｎｍとなるように層間絶縁膜１１２上に堆積させて薄膜を形成し、第６のフォトリソ工程（Ｓ６）では、この薄膜をフォトリソグラフィ法によって第６のフォトマスクを用いて所望の形状にパターニングする。これにより、図４−６に示すように、領域Ｐ、Ｑ、Ｒには、パターン形成された透明画素電極１１３が形成され、領域Ｓには、端子１５１が形成される。
【００６６】
そして、領域Ｒでは、透明画素電極１１３とドレイン電極１０８とがコンタクトホール１１５を介して電気的に接続され、領域Ｔでは、透明画素電極１１３を用いて透明導電膜１１１と配線１７０とがコンタクトホール１２８を介して電気的に接続され、領域Ｓでは、引き出し配線１５０と端子１５１とが接続される。
【００６７】
上記Ｓ１〜Ｓ６の工程によって、ＴＦＴアレイ基板１１０が完成する。次に、ＣＦ基板１３０の製造方法の一例を説明する。
【００６８】
まず、支持基板２０１の主面上に、黒色顔料を含む感光性樹脂をフォトリソグラフィ法により所望の形状にパターニングしてブラックマトリクス２０２を形成する。次いで、ブラックマトリクス２０２によって区画された領域に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の顔料を含む感光性樹脂を塗布して、ＣＦ層２０３を形成する。そして、基板の表面に、ＩＴＯ等の透明電極材料をスパッタ法により厚み５０ｎｍ〜２００ｎｍとなるように堆積させて、フォトリソグラフィ法等により所望のパターン形状を形成して、対向電極２０４を形成する。ブラックマトリクス２０２が形成された領域には、フォトスペーサ（図示せず）を形成する。フォトスペーサは、感光性樹脂を用いてフォトリソグラフィ法により、所望の形状にパターニングすることにより得られる。このような工程を経ることでＣＦ基板１３０が完成する。
【００６９】
上記のように製造されたＴＦＴアレイ基板１１０及びＣＦ基板１３０の表面には、ポリイミド樹脂が印刷法により塗布され、これにより配向膜（図示せず。）が形成される。配向膜が形成された両基板は、シール材を介して貼り合わされ、滴下法、注入法等の方法により基板間に液晶が封入される。そして、貼り合せた両基板を、ダイシングにより分断して、駆動装置、筐体、光源等の各種部材が必要に応じて設けられることにより、本実施形態に係る液晶表示装置１００が得られる。
以下に、本実施形態に係る液晶表示装置１００の具体例について説明する。
【００７０】
実施例１
実施形態１に係る液晶表示装置１００において、画素のピッチＰ１を３９μｍとしたところ、同じ画素サイズであっても、通常の５枚マスクを用いたプロセスにて形成された液晶表示装置（後述の比較実施形態１に係る液晶表示装置５００）と比較して開口率は３５％向上していることが明らかとなった。
【００７１】
本発明においては、上記実施形態１に係る構成で充分な補助容量が確保できない場合には、画素の開口率はやや低下するが、Ｃｓ配線やＣｓ電極を更に設けて補助容量を確保することもできる。以下に、Ｃｓ配線及び／又はＣｓ電極を設けた構成について説明する。
【００７２】
実施形態２
本実施形態では、実施形態１の構成に加えて更にＣｓ電極を設けて補助容量を確保する例を挙げて説明する。上記実施形態１と同様の構成をなすものについては、同一の符号を付けて説明を省略する。
【００７３】
図５−１は、本発明の実施形態２に係る液晶表示装置の画素の構成を示す平面模式図であり、図５−２は、透明導電膜の構成を示す平面模式図である。図６（ａ）は、図５−１中のＡ−Ｂ線に沿う断面模式図であり、図６（ｂ）は、図５−１中のＣ−Ｄ線に沿う断面模式図であり、図６（ｃ）は、図６（ｂ）の一部を示す拡大模式図である。
【００７４】
図５−１において、液晶表示装置２１０は、紙面に対して画素の左下の隅にＴＦＴ１０５が位置し、ドレイン電極１０８は、画素の左下の隅から画素の中央まで延びており、画素の中央において面積の広い部分はＣｓ電極１０４ａとして機能する。層間絶縁膜１１２には、基板を法線方向から見たときに、Ｃｓ電極１０４ａと重なる位置にコンタクトホール１１８が形成されている。そして、層間絶縁膜１１２上に形成された透明画素電極１１３とＣｓ電極１０４ａとは、コンタクトホール１１８を介して電気的に接続され、透明画素電極１１３は、ＴＦＴ１０５によって個別かつ選択的に制御される。
【００７５】
上記実施形態１では、透明導電膜１１１は、画素の全面を覆うように形成されていたが、ここでは透明導電膜１１１ａは、図５−２、図６（ａ）、（ｂ）に示すように、基板面を法線方向から見たときに、画素の中央部、ゲート線１０２、ソース線１０３、及び、ＴＦＴ１０５と重畳する領域に形成されている。画素の中央部においては、ソース線１０３と交差するようにゲート線１０２と平行に形成されるとともに、Ｃｓ電極１０４ａと対向する領域の面積が広くなっている。また、Ｃｓ電極１０４ａと対向する領域においては、透明画素電極１１３とドレイン電極１０８（Ｃｓ電極１０４ａ）とが電気的に接続される領域とは重畳しないように、コンタクトホール１１８及びその周囲に孔２１１ｂが形成されている。
【００７６】
上記のように構成された液晶表示装置２１０において、ドレイン電圧保持用の補助容量は、図６（ｃ）に示すように、透明画素電極１１３と透明導電膜１１１ａとの間で層間絶縁膜１１２を誘電体として形成される補助容量Ｃｓ１と、透明導電膜１１１ａとＣｓ電極１０４ａとの間でパッシベーション膜１０９を誘電体として形成される補助容量Ｃｓ２とで確保される。
【００７７】
なお、透明導電膜１１１ａの形状は、特に限定されるものではなく、基板面を法線方向から見たときに、Ｃｓ電極１０４ａよりも小さい構成であっても、Ｃｓ電極１０４ａの面積と同じ、又は、それよりも大きい構成としてもよい。
【００７８】
以下に、本実施形態に係る液晶表示装置２１０の製造方法について説明する。ＴＦＴアレイ基板１１０ａ以外の構成は、上記実施形態１と同様であるため、ここではＴＦＴアレイ基板１１０ａの製造方法のみを説明する。図７−１〜図７−６は、本実施形態に係るＴＦＴアレイ基板１１０ａの製造工程を説明する断面模式図である。本実施形態では、上記実施形態１と同様の工程によりＴＦＴアレイ基板１１０ａを製造するが、使用するフォトマスクパターンの形状が異なる。
【００７９】
図７−１〜図７−６において、領域Ｐ、Ｓ、Ｔの構成は、上記実施形態１に係る図４−１〜図４−６と同じであるが、領域ＱにおいてＣｓ電極１０４ａが配置される点で異なる。また、領域Ｒは領域Ｑに含まれる。
【００８０】
具体的には、図７−１に示すように、上記実施形態１と同様に第１、第２のフォトリソ工程（Ｓ１、Ｓ２）が行われた基板には、ゲート電極１０２ａ、配線１７０、及び、引き出し配線１５０が形成される。そして、ゲート絶縁膜形成工程（Ｓ１１）及び第２のフォトリソ工程（Ｓ２）が上記実施形態１と同様に行われることで、図７−２に示す状態の基板が得られる。そして、上記実施形態１と同様に第３のフォトリソ工程（Ｓ３）を行うことで、図７−３に示すように、ソース電極１０３ａ及びドレイン電極１０８が形成され、ＴＦＴ１０５が得られると供に、領域ＱにおいてＣｓ電極１０４ａが形成される。
【００８１】
次いで、上記実施形態１と同様にパッシベーション膜形成工程（Ｓ１２）及び第４のフォトリソ工程（Ｓ４）が行われることでパッシベーション膜１０９及びパターン形成された透明導電膜１１１が形成される。これにより、図７−４に示すように、領域Ｐ、Ｑ、Ｒには、パターン形成された透明導電膜１１１ａが形成され、透明導電膜１１１ａの中央部には、孔２１１ｂが形成される。
【００８２】
次いで、上記実施形態１と同様に層間絶縁膜１１２が形成され、引き続き第５のフォトリソ工程（Ｓ５）が行われる。これにより、図７−５に示すように、領域Ｑには、コンタクトホール１１８が、領域Ｔには、コンタクトホール１２８がそれぞれ形成される。
【００８３】
そして、基板の全面を覆うようにＩＴＯを堆積させて薄膜を形成し、第６のフォトリソ工程（Ｓ６）を行うことにより、図７−６に示すように、領域Ｑにおいては、透明画素電極１１３とＣｓ電極１０４ａとがコンタクトホール１１８を介して導通し、領域Ｔにおいては、透明画素電極１１３を用いて透明導電膜１１１ａと配線１７０とがコンタクトホール１２８を介して導通し、領域Ｓにおいては、引き出し配線１５０と端子１５１とが導通する。
【００８４】
実施形態３
本実施形態では、実施形態２の構成に加えて更にＣｓ配線を設けて補助容量を確保する例を挙げて説明する。上記実施形態１、２と同様の構成をなすものについては、同一の符号を付けて説明を省略する。
【００８５】
図８−１は、本発明の実施形態３に係る液晶表示装置の画素の構成を示す平面模式図であり、図８−２は、透明導電膜の構成を示す平面模式図である。図９（ａ）は、図８−１中のＡ−Ｂ線に沿う断面模式図であり、図９（ｂ）は、図８−１中のＣ−Ｄ線に沿う断面模式図であり、図９（ｃ）は、図９（ｂ）の一部を示す拡大模式図である。
【００８６】
図８−１、図９（ａ）〜（ｃ）に示す液晶表示装置２２０は、上記実施形態２に係る液晶表示装置２１０の構成に加えて更に、隣接するゲート線１０２の間にソース線１１３と直交するように形成されたＣｓ配線１０４を有する。同一行の画素では共通のＣｓ配線１０４が利用される。Ｃｓ配線１０４は、ゲート線１０２と同層に配置される。透明導電膜１１１ｂは、上記実施形態２に係る透明導電膜１１１ａとほぼ同様の構成であり、Ｃｓ配線１０４の一部とも重畳するように形成されている。
【００８７】
上記のように構成された液晶表示装置２２０において、ドレイン電圧保持用の補助容量は、図９（ｃ）に示すように、上記した補助容量Ｃｓ１、Ｃｓ２に加えて、Ｃｓ電極１０４ａとＣｓ配線１０４との間においてゲート絶縁膜１０６を誘電体として形成される補助容量Ｃｓ３とで確保される。
【００８８】
図１０は、図８−１に示す画素の表示領域及び非表示領域を示す平面模式図である。図１０において、黒色部分は非表示領域３００であり、着目されていない部分が表示領域３１０である。非表示領域３００とは、具体的には、ブラックマトリクスや金属材料からなる配線等によって遮光され、表示されない領域である。
【００８９】
後述する比較実施形態１において図１５を用いて説明する液晶表示装置５００の画素と比べると、Ｃｓ配線１０４の幅Ｗ３、及び、ブラックマトリクス２０２の幅Ｗ１、Ｗ２、Ｃｓ電極１０４ａの幅Ｗ４は、格段に細くなっている。このように、本実施形態に係る液晶表示装置２２０は、上記実施形態１に係る液晶表示装置１００に比べて画素の開口率は低くなっているが、比較実施形態１に係る液晶表示装置５００と比較すると、画素の開口率ははるかに向上している。
【００９０】
なお、上記説明では、Ｃｓ配線１０４よりも上層にＣｓ電極１０４ａを設けた例を挙げて説明したが、本発明はこれに限定されるものではなく、Ｃｓ電極１０４ａの上層にＣｓ配線１０４が配置されていてもよい。
【００９１】
以下に、本実施形態に係る液晶表示装置２２０の製造方法について説明する。ＴＦＴアレイ基板１１０ｂ以外の構成は、上記実施形態２と同様であるため、ここではＴＦＴアレイ基板１１０ｂの製造方法のみを説明する。図１１−１〜図１１−６は、本実施形態に係るＴＦＴアレイ基板１１０ｂの製造工程を説明する断面模式図である。本実施形態では、上記実施形態１、２と同様の工程によりＴＦＴアレイ基板１１０ｂを製造するが、使用するフォトマスクパターンの形状が異なる。
【００９２】
図１１−１〜図１１−６において、領域Ｐ、Ｔ、Ｓの構成は、上記実施形態２に係る図７−１〜図７−６と同じであるが、領域ＱにおいてＣｓ配線１０４が更に形成される点で異なる。すなわち、図１１−１に示すように、上記実施形態２に係る第１のフォトリソ工程（Ｓ１）を経た基板は、領域ＱにおいてＣｓ配線１０４が形成される。
【００９３】
次いで、Ｃｓ配線１０４を含めて基板面を覆うように上記と同様にゲート絶縁膜１０６を形成し、第２のフォトリソ工程（Ｓ２）において、図１１−２に示すように、ａ−Ｓｉ層１０７ａ及びａ−Ｓｉ層１０７ｂを形成する。
【００９４】
そして、上記と同様に第３のフォトリソ工程（Ｓ３）を行うことにより、ソース電極１０３ａ及びドレイン電極１０８が形成される。また、領域Ｑには、Ｃｓ電極１０４ａが形成される。
【００９５】
次いで、上記実施形態２と同様にパッシベーション膜１０９及び透明導電膜１１１が形成され、第４のフォトリソ工程（Ｓ４）が行われる。これにより、図１１−４に示すように、領域Ｐ、Ｑ、Ｒには、パターン形成された透明導電膜１１１ｂ及び孔２１１ｂが形成される。
【００９６】
次いで、上記実施形態２と同様に層間絶縁膜１１２が形成され、引き続き第５のフォトリソ工程（Ｓ５）が行われる。これにより、図１１−５に示すように、領域Ｑには、コンタクトホール１１８が形成される。
【００９７】
そして、基板の全面を覆うようにＩＴＯを堆積させて薄膜を形成し、第６のフォトリソ工程（Ｓ６）を行うことにより、図１１−６に示すように、領域Ｑにおいては、透明画素電極１１３とＣｓ電極１０４ａとがコンタクトホール１１８を介して導通し、領域Ｓにおいては、引き出し配線１５０と端子１５１とが導通する。これにより、本実施形態に係るＴＦＴアレイ基板１１０ｂが完成する。
【００９８】
本実施形態においては、上述のように、パッシベーション膜１０９と層間絶縁膜１１２との間に透明導電膜１１１ｂを形成することで、Ｃｓ配線１０４とＣｓ電極１０４ａとの間で形成される補助容量Ｃｓ３だけでなく、透明導電膜１１１ａとＣｓ配線１０４との間で形成される補助容量Ｃｓ２、透明導電膜１１１ａと透明画素電極１１３Ｃｓとの間で形成される補助容量Ｃｓ１も得られることから、画素の高精細化を図っても、Ｃｓ配線１０４の面積を低減して画素の高開口率化が図れる。
【００９９】
なお、上記実施形態１では、透明導電膜１１１は、基板の全面に形成されており、実施形態２、３では、透明導電膜１１１ａ、１１１ｂは、画素の中央部、画素を区画する領域（ゲート線１０２、ソース線１０３と重畳する領域）、及び、ＴＦＴ１０５と重畳する領域に形成されていたが、本発明において透明導電膜の形状はこれらに限定されるものではなく、例えば、透明導電膜は、画素の中央部のみに形成されていてもよい。この場合には、上記したシールド効果は低減するが、画素の開口率を維持しつつ、充分なＣｓ容量を確保できる。
【０１００】
また、透明導電膜は、基板面を法線方向から見たときに、画素を区画する領域と重畳する領域のみに形成されていてもよい。図１２は、本発明に係る液晶表示装置の透明導電膜の他の形態を示す平面模式図である。図１２に示すように、透明導電膜１１１ｃは、基板面を法線方向から見たときに、ソース線１０３と重畳する位置にのみ形成されている。このようなストライプ状の透明導電膜１１１ｃとすることで、透明画素電極１１３がゲート電圧による電界乱れの影響を受けにくくなるという電界シールド効果を維持しつつ、ソース線１０３の負荷容量の増加による信号遅延を解消できる。
【０１０１】
なお、上記実施形態では、画素の開口率を向上させるためにＣｓ配線１０４の幅Ｗ１を狭くした例について説明したが、本発明はこれに限定されるものではなく、Ｃｓ電極１０４ａの幅Ｗ２を狭くしてもよく、又は、Ｃｓ配線１０４及びＣｓ電極１０４ａの両方の幅を狭くして開口率の向上を図ってもよい。
【０１０２】
また、上記各実施形態では、ブラックマトリクス２０２及びＣＦ層２０３をＣＦ基板１３０の側に設けた例を挙げて説明したが、本発明はこれに限定されるものではなく、これらの部材はＴＦＴアレイ基板の側に形成することもできる。
【０１０３】
また、上記各実施形態では、ボトムゲート型のＴＦＴを備える液晶表示装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、トップゲート型のＴＦＴを備える液晶表示装置についても適用できる。更に、補助容量は、少なくとも透明導電膜１１１、１１１ａと透明画素電極１１３との間で形成されていればよく、それ以外の補助容量の形成箇所は特に限定されるものではなく、必要に応じて適宜設定できる。
【０１０４】
比較実施形態１
図１３は、比較実施形態１に係る液晶表示装置の画素の構成を示す平面模式図であり、図１４（ａ）は、図１３中のＡ−Ｂ線に沿う断面模式図であり、図１４（ｂ）は、図１３中のＣ−Ｄ線に沿う断面模式図である。図１５は、図１３に示す画素の表示領域及び非表示領域を示す平面模式図である。図１３〜図１５において、上記各実施形態と同様の構成をなすものについては、同一の符号をつけて説明を省略する。
【０１０５】
図１３、図１４（ａ）、（ｂ）において、液晶表示装置５００は、パッシベーション膜１０９と層間絶縁膜１１２との間に透明導電膜１１１は形成されておらず、補助容量は、Ｃｓ配線２２４とＣｓ電極１０４ａとの間でゲート絶縁膜１０６を誘電体として形成される補助容量Ｃｓ５のみで構成されている。
【０１０６】
そのため、補助容量を確保するために、Ｃｓ配線２２４の幅Ｗ５は、上記実施形態３に係るＣｓ配線１０４の幅Ｗ３よりも広く形成されている。また、透明画素電極１１３は、ゲート電圧による電界乱れの影響を受けやすいため、画素の境界付近において表示特性が低下しやすい。そこで、画素の境界付近におけるブラックマトリクス２０２ａの幅Ｗ７、Ｗ８は、実施形態３に係るブラックマトリクス２０２の幅Ｗ１、Ｗ２よりも広く形成されている。なお、Ｃｓ電極１０４ａの幅Ｗ６は、Ｃｓ配線１０４の幅Ｗ４と同じである。
【０１０７】
図１５において、黒色部分は非表示領域３００であり、着目されていない部分が表示領域３１０である。本比較実施形態に係る図１５と、上記実施形態３に係る図１０とを比較すると、図１５の方が明らかに非表示領域３００が多く、画素の開口率が低くなっている。
【０１０８】
上述した実施形態における各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
【０１０９】
なお、本願は、２００９年９月８日に出願された日本国特許出願２００９−２０７４７４号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
【符号の説明】
【０１１０】
１００、２１０、２２０、５００  液晶表示装置
１０１、２０１  支持基板
１０２  ゲート線
１０２ａ  ゲート電極
１０３  ソース線
１０３ａ  ソース電極
１０４、２２４  Ｃｓ配線
１０４ａ、２２４ａ  Ｃｓ電極
１０５  ＴＦＴ
１０６  ゲート絶縁膜
１０７  半導体層
１０７ａ、１０７ｂ  ａ−Ｓｉ層
１０８  ドレイン電極
１０９  パッシベーション膜
１１０、１１０ａ、１１０ｂ  ＴＦＴアレイ基板
１１１、１１１ａ、１１１ｂ、１１１ｃ  透明導電膜
１１２  層間絶縁膜
１１３  透明画素電極
１２０  液晶層
１３０  ＣＦ基板
１１５、１１８、１２８  コンタクトホール
１５０  引き出し配線
１５１  端子
２０２、２０２ａ  ブラックマトリクス
２０３  ＣＦ層
２０４  対向電極
２１１ａ、２１１ｂ  孔
３００  非表示領域
３１０  表示領域
Ｗ１〜Ｗ９  幅
Ｃｓ１〜Ｃｓ５  補助容量
Ｐ、Ｑ、Ｒ、Ｓ、Ｔ  領域
Ｐ１  画素のピッチ
【図１−１】
2011030583.tif 000003
【図１−２】
2011030583.tif 000004
【図２】
2011030583.tif 000005
【図３】
2011030583.tif 000006
【図４−１】
2011030583.tif 000007
【図４−２】
2011030583.tif 000008
【図４−３】
2011030583.tif 000009
【図４−４】
2011030583.tif 000010
【図４−５】
2011030583.tif 000011
【図４−６】
2011030583.tif 000012
【図５−１】
2011030583.tif 000013
【図５−２】
2011030583.tif 000014
【図６】
2011030583.tif 000015
【図７−１】
2011030583.tif 000016
【図７−２】
2011030583.tif 000017
【図７−３】
2011030583.tif 000018
【図７−４】
2011030583.tif 000019
【図７−５】
2011030583.tif 000020
【図７−６】
2011030583.tif 000021
【図８−１】
2011030583.tif 000022
【図８−２】
2011030583.tif 000023
【図９】
2011030583.tif 000024
【図１０】
2011030583.tif 000025
【図１１−１】
2011030583.tif 000026
【図１１−２】
2011030583.tif 000027
【図１１−３】
2011030583.tif 000028
【図１１−４】
2011030583.tif 000029
【図１１−５】
2011030583.tif 000030
【図１１−６】
2011030583.tif 000031
【図１２】
2011030583.tif 000032
【図１３】
2011030583.tif 000033
【図１４】
2011030583.tif 000034
【図１５】
2011030583.tif 000035
【手続補正書】
【提出日】平成24年2月20日(2012.2.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
薄膜トランジスタアレイ基板と対向基板との間に液晶層が挟持され、複数の画素を有する液晶表示装置であって、
該薄膜トランジスタアレイ基板は、
支持基板の主面上に格子状に配置されたゲート線及びソース線と、
該画素に配置された透明画素電極と、
該ソース線及び該ゲート線の交点近傍に形成された薄膜トランジスタと、
支持基板側から順に積層された、ゲート絶縁膜、パッシベーション膜、透明導電膜、第１絶縁膜、及び、透明画素電極を備え、
該透明画素電極は、該第１絶縁膜に形成されたコンタクトホールを介して該薄膜トランジスタを構成するドレイン電極と電気的に接続され、
該透明導電膜は、基板面を法線方向から見たときに、該透明画素電極と該ドレイン電極とが電気的に接続される領域と重畳せず、
該対向基板は、基板面を法線方向から見たときに、該薄膜トランジスタと重畳する領域に、ブラックマトリクスを有することを特徴とする液晶表示装置。
【請求項２】
前記透明導電膜は、前記第１絶縁膜を介して前記透明画素電極と重なる位置にあることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、前記パッシベーション膜を介して該透明導電膜と対向する補助容量電極を更に備えることを特徴とする請求項１又は２記載の液晶表示装置。
【請求項４】
前記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、該ゲート絶縁膜を介して該透明導電膜と対向する補助容量配線を更に備えることを特徴とする請求項１〜３のいずれかに記載の液晶表示装置。
【請求項５】
前記補助容量電極と前記補助容量配線とは、前記ゲート絶縁膜を介して対向することを特徴とする請求項４記載の液晶表示装置。
【請求項６】
前記画素のピッチは、４０μｍ以下であることを特徴とする請求項１〜５のいずれかに記載の液晶表示装置。
【請求項７】
前記透明導電膜の電位は、一定であることを特徴とする請求項１〜６のいずれかに記載の液晶表示装置。
【請求項８】
前記透明導電膜は、基板面を法線方向から見たときに、前記第１絶縁膜の開口部及びその周辺と重畳する位置のみが開口している請求項１〜７のいずれかに記載の液晶表示装置。
【請求項９】
請求項１記載の液晶表示装置の製造方法であって、
前記薄膜トランジスタアレイ基板は、少なくとも６枚のフォトマスクを用いて形成され、
該方法は、該薄膜トランジスタアレイ基板を形成する支持基板の主面上に第１のフォトマスクを用いてゲート線を形成する第１のフォトリソ工程と、
第２のフォトマスクを用いて半導体層を形成する第２のフォトリソ工程と、
第３のフォトマスクを用いてソース線を形成する第３のフォトリソ工程と、
第４のフォトマスクを用いて透明導電膜を形成する第４のフォトリソ工程と、
第５のフォトマスクを用いて該透明導電膜を覆う第１絶縁膜を形成する第５のフォトリソ工程と、
第６のフォトマスクを用いてソース線及びゲート線によって区画された画素に透明画素電極を形成する第６のフォトリソ工程とを備え、
該第１のフォトリソ工程と第２のフォトリソ工程との間に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程を、第３のフォトリソ工程と第４のフォトリソ工程との間に前記パッシベーション膜を形成するパッシベーション膜形成工程を更に含むことを特徴とする液晶表示装置の製造方法。
【国際調査報告】
2011030583.tif 000036
2011030583.tif 000037