(57)【要約】電界放射ディスプレー装置用のマルチプレクサグリッド構造によって、各グリッド部位を、互いに対して独立に制御可能とし、これによって、各グリッド部位がアドレスされるときに、対応する各ピクセル部位から電子を放出することができる。
2005510028.tif 000002
【特許請求の範囲】
【請求項１】
電子放出材料を有するカソード；
このカソードの近くに配置されたグリッド電極であって、ピクセル部位をそれぞれ輪郭づける複数のグリッド部を有するグリッド電極；および
前記複数の各グリッド部を制御し、前記電子放出材料から各ピクセル部位において電子放出を独立して生じさせる制御回路
を備えている、ディスプレー装置。
【請求項２】
前記複数のグリッド部がそれぞれ互いに電気的に分離されている、請求項１記載のディスプレー装置。
【請求項３】
前記複数のグリッド部が互いにほぼ同一平面上にある、請求項２記載のディスプレー装置。
【請求項４】
前記複数のグリッド部が更に第一のグリッド部、第二のグリッド部、および第三のグリッド部を備えており、前記制御回路が、前記第一のグリッド部、第二のグリッド部および第三のグリッド部を互いに独立に活性化するように動作可能である、請求項１記載のディスプレー装置。
【請求項５】
前記複数のグリッド部が互いにほぼ同一平面上にある、請求項４記載のディスプレー装置。
【請求項６】
前記グリッド電極がグリッド基板を備えており、前記第一のグリッド部、第二のグリッド部および第三のグリッド部が前記グリッド基板上にマウントされている、請求項４記載のディスプレー装置。
【請求項７】
前記第一のグリッド部、第二のグリッド部および第三のグリッド部が互いに電気的に分離されている、請求項６記載のディスプレー装置。
【請求項８】
電子放出材料が上に堆積されているカソード；
第一のグリッド部、第二のグリッド部および第三のグリッド部を備えているグリッド電極；
前記第一のグリッド部の活性化を制御して前記第一のグリッド部の近くで電子放出材料からの電子放出を制御するための第一の制御回路；
前記第二のグリッド部の活性化を制御して前記第二のグリッド部の近くで電子放出材料からの電子放出を制御するための第二の制御回路；および
前記第三のグリッド部の活性化を制御して前記第三のグリッド部の近くで前記電子放出材料からの電子放出を制御するための第三の制御回路を備えており、
前記第一、第二および第三の制御回路が、前記第一、第二および第三のグリッド部を互いに独立に制御するように作動する、ディスプレー装置。
【請求項９】
前記第一、第二および第三の制御回路が、マトリックスによってアドレス可能な方法で動作する、請求項８記載のディスプレー装置。
【請求項１０】
前記第一、第二および第三のグリッド部がほぼ同一平面上にある、請求項８記載のディスプレー装置。
【請求項１１】
前記第一、第二および第三のグリッド部が互いに電気的に分離されている、請求項１０記載のディスプレー装置。
【請求項１２】
前記電子放出材料が冷陰極である、請求項８記載のディスプレー装置。
【請求項１３】
前記電子放出材料が熱陰極である、請求項８記載のディスプレー装置。
【請求項１４】
前記第一の制御回路が、前記第一のグリッド部に電圧を印加して前記第一のグリッド部の近くで前記電子放出材料からの電子放出を生じさせるように動作し、前記第二の制御回路が、前記第二のグリッド部に電圧を印加して前記第二のグリッド部の近くで前記電子放出材料からの電子放出を生じさせるように動作し、前記第三の制御回路が、前記第二のグリッド部に電圧を印加して前記第三のグリッド部の近くで前記電子放出材料からの電子放出を生じさせるように動作する、請求項８記載のディスプレー装置。
【請求項１５】
カソード；および
前記カソードの各ピクセル領域からの電子放出を制御するための、複数の個々に制御可能なグリッド部を有するグリッド電極を備えている、ディスプレー装置。
【請求項１６】
前記グリッド部が、マトリックスによってアドレス可能な方法で制御可能である、請求項１５記載のディスプレー装置。
【請求項１７】
前記グリッド部が同一平面上にある、請求項１５記載のディスプレー装置。
【請求項１８】
前記グリッド部が能動的にアドレスされる、請求項１６記載のディスプレー装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はディスプレー装置に関するものである。
【０００２】
【発明の背景】
５０年間にわたって、陰極線管（ＣＲＴ）は、視覚的情報を表示するための主要なデバイスであり続けてきた。ＣＲＴは、輝度、色彩、コントラストおよび解像度の点で、注目すべき表示品質をもたらすけれども、大きく、かさばり、電力消費量が大きい。これは、運搬可能な技術製品ではなく、例えば対角線寸法５０インチ以上にまで容易に寸法を大きくできるような技術でもない。この欠点を補うために、いくつかの表示技術が開発中であり、あるいは成熟している。
【０００３】
これらの技術の一つとして、電界放射型（フィールドエミッション）ディスプレー：ＦＥＤ）が何年かにわたって開発中である。これらは、ＣＲＴ様の画像品質を、薄く、小型かつ軽量な形で提供するという点で期待されている。ＦＥＤは、電子源として冷陰極技術を使用しており、電子を制御し、蛍光体被覆された前面板に向かって加速するものである。この蛍光体上の電子の衝撃によって光が発生し、この光を使用して画像を生成する。ＣＲＴの場合のように、相異なる複数の蛍光体を用いて、赤、緑、青色を生じさせる。
【０００４】
ＦＥＤで用いる冷陰極は、半導体または金属のマイクロチップアレー、マイクロチップアレー上または平坦面上の種々の炭素膜からなるコーティング、および広帯域材料のコーティングを含む。この炭素膜は、ダイアモンド、ダイアモンドライク皮膜、グラファイト、アモルファス、アモルフィック（登録商標）、カーボンナノチューブ、および他のフラーレンカーボン相およびこれらの炭素相のあらゆる混合物の全範囲にわたるものである。他の冷陰極技術は、作業関数を低くし、チップを硬くし、あるいはチップを鋭くするような炭素皮膜あるいは他の材料の皮膜を有するマイクロチップ構造である。本明細書に開示する技術は、これらのあらゆるかつすべての冷陰極技術に関連するものである。
【０００５】
【発明の開示】
ほとんどのマイクロチップ技術開発においては、これらのチップから電子を引き出すのに用いる電場が、チップの周りおよびチップそれ自体に配置されたゲート電極間の電位差に由来している。図１は、従来技術のマイクロチップ技術を示す。典型的には、ゲート１１Ａ、１１Ｂ、１１Ｃを設け、マイクロチップ１３を支持するのに用いるのと同じ基板１２Ａ、１２Ｂ、１２Ｃ上に集積する。この冷陰極技術および他の冷陰極技術に関する一つの問題点は、カソードから放出される電流を制御することであった。マイクロチップ技術においてこれを達成するためには、これらのマイクロチップあるいはマイクロチップアレーを、ディスプレーのローとカラムとを輪郭づける電気バスラインに対して、受動抵抗器またはダイオード、キャバシタおよびトランジスタを備える能動回路を通して電気的に接続する。図２および図３は従来技術の例である。各例において、チップに直接に結合されているカソード上の回路によって、チップから放出される電流を制御する。例えば図２において、基板上のトランジスタが各ピクセルで電流をマイクロチップアレーへとスイッチする。図３において、前記能動回路はディスプレーパネルに対しては外付けされているが、しかしやはりマイクロチップに直接結合された回路を通してマイクロチップ放出電流を制御するという同じ機能を営む。これらの例において、ゲートは、このローにおいてディスプレー中のすべてのピクセルに対して共通であるか、あるいはゲート電極が複数のローに対して分離されており、各ゲートローが、そのロー内のすべてのピクセルに対して共通であり、放出電流を制御する能動要素が、ゲート電極ではなくチップ電極を制御する。この解決法はマイクロチップについてはよく作動するけれども、ほかの冷陰極技術に対しては実際的ではない。
【０００６】
炭素膜冷陰極アプローチの多くは、炭素層を成長させたり、炭素層を作製するのに高い成長温度を必要とする。これは、基板が、それ以上ではガラスが適切な選択ではなくなるような高温に耐えなければならないことを意味する。他の場合には、ガラスや他の絶縁性基板は適切ではない場合がある。なぜなら、ある種の炭素膜成長技術、例えばプラズマ促進ＤＣ−ＣＶＤの場合には、導電性基板が必要であるか、あるいは少なくとも絶縁性基板上に導電性膜を設けることが必要だからである。耐高温性のセラミックまたはガラス基板は高価であり、熱勾配にさらされると容易に破壊する。炭素膜を成長させるための基板材料の一つの選択は鋼板であり、例えば３０４ステンレス鋼や４２−６（４２％Ｎｉ、６％Ｃｒを含むステンレス合金）のようなステンレス合金である。ステンレス鋼板は比較的に安価である。高度に研磨された３０４鋼板は、１平方フィート当たり４．００ドルで購入でき、建築物の壁を被覆したり、金属製家具を製造するために商業的に使用されているので、容易に入手可能である。鋼板は強く、ガラスに比べて熱衝撃に耐え、空気不透過性なので、ガラスのように真空を保持できる。
【０００７】
シリコン（Ｓｉ）や金属のような導電性基板上にカソード材料を配置することに関連する問題点は、ピクセル領域と、このピクセル領域を結合および制御する電気バスラインとを電気的に分離することが難しいことである。導電性基板の上に絶縁層を設けることはできるが、しかしこれは再びある種の炭素層成長技術を妨げる。更に、バスラインと導電性板の間に分離層を設けても、バスラインと導電性接地面との間の寄生容量によって、ディスプレーが作動する間に過剰な電力分散が生ずる。これは、各要素が一つの状態から他の状態へと定常的かつ電気的にスイッチされるからである。
【０００８】
他の問題点は、多層構造体は、カーボンリッチな雰囲気中で成長プロセスを実施する高温内では、良好に保持されないことである。相異なる層間の接着は、より高温では一層困難となる。なぜなら、熱膨張の相違の結果として、相異なる層中で応力が生ずるからである。更に、炭素層または繊維が、絶縁膜のエッジの縁辺に沿って容易に成長し、これによって複数の導電層を互いに電気的に短絡させる。したがって、これらの問題点を克服するための解決手段が必要である。
【０００９】
以下の記載においては、本発明の完全な理解のために多数の特定例の詳細を記載する。しかし、本分野の当業者であれば、こうした特定の詳細なしに本発明を実施できることは明らかである。他の例においては、不必要に詳細な記載によって本発明を分かりにくくしないために、周知の回路をブロック図の形で図示している。ほとんどの部分について、タイミングの考慮に関する詳細等は省略した。このような詳細は、本発明の完全な理解には不要であり、本分野における当業者の知識の範囲内だからである。
【００１０】
ここで図面を参照すると、図示された各要素は寸法合わせされているとは限らず、同様のあるいは類似の要素は、いくつかの図面を通して同じ参照番号によって図示している。
【００１１】
ピクセル化され、アドレス可能な電子源やディスプレーを製造する方法の一つは、多数の個々の、電気的に分離された部位へとカソードをピクセル化することではなく、カソード上のすべてのピクセルを共通の電気リードへと接地し、グリッドを用いてアドレス可能性を達成することである。更に、グリッドは除去可能であり、炭素膜を堆積した後に、カソード基板へと付着させることができる。これによって、カソードが曝露される高温およびカーボンリッチな環境に対してグリッド構造が耐える必要がない。これによって、ＦＥＤを製造するために、ステンレス合金やステンレススチール合金のような安価な基板材料を使用することが可能となる。また、これによって、本発明の電流制御回路を使用して、放出部位、サブピクセルアレーおよびピクセルアレーからの放出電流を制御し、電流制御回路を、グリッド基板上に作製する代わりに、使用すべきカソード回路上に配置し、なおかつ同じ機能を営ませることができる。
【００１２】
本発明にはいくつかの実施形態がある。
第一の実施形態は、受動的な、マトリックスによってアドレス可能なグリッド構造と呼ばれるべきものである。図４Ａ〜４Ｃおよび５は、この概念を図示するカソードおよびグリッドアセンブリを示す。図４Ａにおいては、基板４００上に冷陰極材料４０５の層を配置することによってカソードを作製し、基板４００は、いかるな材料であってもよく、導電性、絶縁性、半導性のいずれであってもよい。この冷陰極層４０５は、パターニングされていてよく、されていなくともよい。もし基板４００が導電性でない場合には、導電層（図示せず）を、冷陰極層４０５と基板４００との間に配置することができる。
【００１３】
図４Ｂによると、冷陰極層４０５の上に、一連の長くかつ細いグリッド構造４０２を配置できる。絶縁ポスト４０３や他の電気絶縁性の支持構造によって、グリッド４０２を冷陰極層４０５から分離し，これらを冷陰極層４０５から、一定の良く制御されたギャップだけ離す。また、この層中のグリッド４０２は、互いに、他のギャップによって分離されているが、しかし互いに平行に配置されている。この層はローグリッド層である。
【００１４】
図４Ｃによると、ローグリッド層の上に、他の一連の長く細いグリッド構造４０６を、絶縁ポスト４０７または他の電気的絶縁支持構造と共に配置し、絶縁ポスト４０７または他の電気的絶縁支持構造は、このグリッド層４０６をローグリッド層４０２から一定のかつ良く制御されたギャップで分離している。この層はカラムグリッド層である。このカラムグリッド層４０６は、ローグリッド層４０２に対して垂直な方向に向かって配置されている。
【００１５】
あるいは、カラムグリッド層４０６は、カソード層４０５とローグリッド層４０２との間にあってよい。更に、カソード層をパターニングすることによって、ローおよびカラムグリッドの切片によって輪郭づけられる部位内のみに冷陰極層が存在するようにできる。このアセンブリを、図５に示すように、側壁４１１および蛍光体被覆面板４１０に対して封止して、封入された真空容器を生じさせ、この容器の内部を排気することによって、画像を示すのに適したディスプレー装置４８０を製造することができる。
【００１６】
この装置４８０をマトリックスによってアドレスされた電子源として動作させるには、ローグリッド４０２をカソード層４０５に対して正となるようにバイアスし、ローグリッド４０２とカソード層４０５との間の電場が、冷陰極層４０５から電子を放出させるのに十分となるようにする。ローグリッド４０２に対して印加される電圧は、カソード層４０５とグリッド層４０２との間のギャップに依存せず、冷陰極層４０５の放出特性に依存しない。ローグリッド層４０２を十分にバイアスすることによって、グリッド層４０２の下にある冷陰極層４０５から電子が放出される。これらの電子のうちいくらかは、グリッド４０２を通って移動する。このローの電子ビームを更に変調し、カラムグリッド４０６（制御ライン）をバイアスする。もしカラムグリッド４０６をローグリッド４０２と同じ電位でバイアスすると、電子のうちいくらかはローグリッド４０２を通過し、次いでカラムグリッド４０６を通過し、そのカラム−ロー切片（ピクセル）に至る。カラムグリッド４０６を、冷陰極層４０６よりも約２０％低い電位にバイアスした場合には、電子ビームをカラムグリッド層４０６に浸透させることなく、このピクセルをオフにする。
【００１７】
このアドレス可能な電子源からのビームの強度は、（１）パルス幅変調または（２）制御グリッドによる電圧制御という二つの方法によって変調できる。いずれかの手段によってビーム強度を制御することによって、静止および視覚画像の双方を、ディスプレー装置４８０内に、このアセンブリを使用して、各ローを順番にバイアスし、各ロー中のピクセルからのビーム強度を変調することによって、表示できる。典型的には、一つの画像フレームに対していったんすべてのローをオンにするための全手順には、約１／６０秒を必要とする。典型的には、５０〜６０個のフレームが１秒間に図像表示される。
【００１８】
本発明の一実施形態は、グリッド構造を能動的に駆動するものである。
図６は、カソード上にマウントされたアクティブグリッドの概念を示す。このカソードでは、導電性、半導性および絶縁性の基板４００を使用できる。必要であれば、導電層を基板４００の表面上に堆積し、放出部位４０５を電気的に共通電極（例えば接地電極）へと電気的に接続できる。放出部位４０５をカソード基板表面４００上に堆積し、あるいは配置する。これらの放出領域４０５は、電子を放出する、マイクロチップ、炭素質材料からなる冷陰極４０５、あるいは広帯域ギャップ材料であってよい。実際のところ、この概念を同様に熱陰極アレーにも適用できる。これは、図５に示すように、異なる基板上に成長し、主カソード基板上に別個のチップとしてマウントされたフィールドエミッタとしても使用できる。この放出部位４０５は，パターニングされていてもよく、パターニングされていなくともよく、次に記載するグリッド部位下に配置することができる。
【００１９】
個々の独立してアドレス可能な導電性または半導性グリッドがグリッド基板４０２上に配置されるように、アクティブグリッドを作製する。この場合には、グリッド基板４０２は、ピクセルまたはサブピクセルアレーを輪郭づけるホールアレー（図４Ａ〜４Ｃおよび５参照）が設けられたガラスまたは他の絶縁性材料であってよい。これらのグリッドは、図６においてＧ１−１、Ｇ１−２およびＧ１−３という標識をつける。各グリッドＧ１−１、Ｇ１−２、Ｇ１−３は、アレー中において他のすべてのものから電気的に分離されている。これらのグリッドは、周知方法によって形成できる。一つの方法は電着と呼ばれる方法であり、これはグリッド材料を２５μｍもの厚さ、典型的には１２μｍの厚さにまで電気メッキする方法である。このメッキは、メッキが良く輪郭づけられた部位内で進行するように、パターン化されたグリッド材料を形成するように行う。グリッドを作製する他の方法は、金属箔またはシート中のパターン中のホールを化学的または物理的にエッチングすることである。図６は、直線状アレー中で３個のみのグリッドを示しているが、実際には、このグリッドアレーは、数百個のローおよびカラム（図４Ａ〜４Ｃおよび図５）を含む二次元的アレー（図２Ｄ）であってよい。グリッド基板４０２とカソード基板４００との間のスペーサ４０３によって、放出領域とグリッドとの間のギャップを確保する。他の解決法は、グリッド基板それ自体をスペーサとして使用し、グリッドをこのグリッド基板の側面へと、カソード基板の反対側で結合することである。
【００２０】
各グリッドは、図５において、ピクセル１−１、１−２および１−３に対してそれぞれＣＣ１−１、ＣＣ１−２、ＣＣ１−３と標識された制御回路（ＣＣ）によって制御される。これらのＣＣは、特定ピクセルに関連するローおよびカラム制御信号によって制御される。例えば、ピクセル１−２は、ＲｏＷ１信号（Ｒ１）およびＣｏｌｕｍｎ２信号（Ｃ２）によって制御される。これらの信号は、高電圧または低電圧である（標準ＣＭＯＳ、ＮＭＯＳ、ＴＴＬおよび一般的に５ボルト以下の信号レベルを有する他の集積回路）。これらは、カラムライン上では高電圧信号、ローライン上では低電圧信号と混合されてよく、あるいはその反対であってよい。いかなる信号レベルを使用するかは、グリッド制御回路で使用する回路に対して依存しない。
【００２１】
図７は、カソードに４×４個のピクセルを持つアクティブグリッド６００の電子回路の２次元図である。このカソードの放出部位４０５は共通電位下にある。このグリッドを制御することによって、必要に応じて、各グリッド上の電位が、カソード電位に対して十分に正となるようにし、これによって電子がカソードミエッタ材料４０５から、蛍光体（図５）を所定輝度で照射するのに十分な電流レベルで電子を放出させるようにする。典型的な動作モードにおいては、一つのロー中のグリッドＣＣを、ロードライバ（例えばＲ１）からの信号によって活性化し、このローに対する制御ラインに沿って伝搬させる。次いで、このカラムドライバによって、このピクセルから放出された電子ビームの強度を制御し、このためにグリッドが駆動電位にある時点（例えばクロック信号を用いたパルス幅変調）を制御し，あるいは、グリッド上の電圧レベル（Ｖ）を、必要な放出強度（アナログ変調）に対応する値へと調整する。
【００２２】
図８および図９は、グリッド制御回路の例（例えばＣＣ１−１、ＣＣ１−２・・・）を示す。他に多くの可能な回路構成がある。この図９の回路は、図８の回路と比較して、一層少ない能動デバイスＱ３しか必要とせず、ロー、カラムおよび接地レベル結合のみを必要とする。また、図７の回路は、各グリッド制御回路にもたらされる他の別個の電圧信号に対する接触を必要とする。
【００２３】
電界放射ディスプレー用のマルチプレクサグリッド構造を開示する。一つの共通電位に電気的に接続された放出部位アレーをカソードが含む場合に、この構造を使用する。提案されたグリッド構造によって、これらのカソードを使用するときに、アドレス可能な電子源を得ることができる。これらのアドレス可能な電子源を、ディスプレー用途に使用することができる。このグリッド構造は受動的または能動的であってよい。能動的な構造の利点は、カソード構造から分離して製造できることであり、したがってカソードと共にアドレス可能な源を製造するためにアセンブルできることである。ここでの利点は、グリッド構造が、カソードが曝露され得る、特に炭素ベースのカソードが曝露され得る極端なプロセス条件に対して曝露する必要がないことである。
【００２４】
本発明を実施するための代表的なハードウエア環境を図１０に示し、図１０は、本発明によるデータ処理装置９１３のハードウエア装置例を示しており、これは通常のマイクロプロセッサのような中央処理ユニット（ＣＰＵ）９１０、およびシステムバス９１２を介して連結された多数の他のユニットを備えている。データ処理装置９１３は、ランダムアクセスメモリ（ＲＡＭ）９１４、リードオンリーメモリ（ＲＯＭ）９１６、および周辺機器を接続するための入力／出力（Ｉ／Ｏ）アダプタ９１８を備えている。周辺機器は、例えば、ディスクユニット９２０およびテープドライバ９４０からバス９１２、キーボード９２４、マウス９２６、および／またはタッチスクリーンデバイス（図示せず）のような他のユーザインターフェースデバイスをバス９１２に結合するユーザインターフェースアダプタ９２２、データ処理装置９１３をデータ処理ネットワークへと接続するための通信アダプタ９３４、およびバス９１２とディスプレー装置４８０とを接続するためのディスプレーアダプタ９３６を備えている。ＣＰＵ９１０は、本明細書に図示していない他の回路部品を備えていてよく、これにはマイクロプロセッサ内に通常見いだされる回路部品、例えば実行ユニット、バスインターフェースユニット、計算ロジックユニット等が含まれる。
【００２５】
また、本発明は、米国特許第０９／０１６，２２２に開示のディスプレー装置に対しても適用することができ、この特許を本明細書に引用して参照する。
【図面の簡単な説明】
【図１】
図１は、従来技術のマイクロチップカソードおよびグリッドアセンブリを示す。
【図２】
図２は、マイクロチップカソードを作動させるための従来技術の回路を示す。
【図３】
図３は、マイクロチップカソードを作動させるための従来技術の回路を示す。
【図４】
図４Ａ、４Ｂ、４Ｃは、本発明の実施形態の構成を示す。
【図５】
図５は、本発明の実施形態の構成を示す。
【図６】
本発明の実施形態に係る回路設計を示す。
【図７】
本発明の実施形態に係る回路設計を示す。
【図８】
本発明の実施形態に係る回路設計を示す。
【図９】
本発明の実施形態に係る回路設計を示す。
【図１０】
本発明によって構成されたデータプロセシング装置を示す。
【図１】
2005510028.tif 000003
【図２】
2005510028.tif 000004
【図３】
2005510028.tif 000005
【図４】
2005510028.tif 000006
【図５】
2005510028.tif 000007
【図６】
2005510028.tif 000008
【図７】
2005510028.tif 000009
【図８】
2005510028.tif 000010
【図９】
2005510028.tif 000011
【図１０】
2005510028.tif 000012
【国際調査報告】
2005510028.tif 000013