(57)【要約】データ信号を処理する判定帰還型等化器は硬判定指向モードと軟判定指向モードについての等化器出力（Ｚ０ｋ，  Ｚ１ｋ）を同時に備える。本発明による該共有アーキテクチャは、本明細書及び特許請求の範囲において認識されるように、等化器出力シンボル軟判定ビット表現毎に、これらのビットの部分集合が硬判定表現に相当することを利用する。その結果、本発明は、一出力の等化器と実質的に同じハードウェアによって２つの別個のモードの出力を同時に行うことを可能にする。
2005523633.tif 000002
【特許請求の範囲】
【請求項１】
データ信号を処理し、軟判定指向（ｄｄ）動作モード及び硬判定指向（ｄｄ）動作モードで、軟ｄｄ等化器出力及び硬ｄｄ等化器出力各々を備えるもの、を同時に表す判定帰還型等化器（ＤＦＥ）であって、各等化器出力シンボル軟判定ビット表現が同時に硬判定表現と軟判定表現との両方を含むことを特徴とする判定帰還型等化器。
【請求項２】
データ信号を処理し、軟判定指向（ｄｄ）動作モード及び硬判定指向（ｄｄ）動作モードで、軟ｄｄ等化器出力及び硬ｄｄ等化器出力各々を備えるもの、を同時に表す判定帰還型等化器（ＤＦＥ）であって、等化器出力シンボル毎に、該等化器出力シンボルの軟判定出力ビット表現の部分集合が該等化器出力シンボルの硬判定ビット表現に相当することを特徴とする判定帰還型等化器。
【請求項３】
判定帰還型等化器（ＤＦＥ）であって：
データ信号を処理し、ＤＦＥ出力信号を備え；
フィード・フォワード・フィルタ（ＦＦＦ）（１０）；
フィードバック・フィルタ（ＦＢＦ）（１４）；及び
スライサ（１６）；
を有し；
該スライサ（１６）、該ＦＦＦ（１０）及び該ＦＢＦ（１４）が相互に結合されて判定帰還型等化器構成を形成し、該等化器構成が硬判定指向（ｄｄ）動作モード及び軟判定指向（ｄｄ）動作モードを同時に表し；かつ
該硬ｄｄ動作モードと該軟ｄｄ動作モードとの両方に相当する該ＤＦＥ出力ビット表現が同時に出力されることを特徴とする判定帰還型等化器。
【請求項４】
請求項３記載の判定帰還型等化器（ＤＦＥ）であって：
制御可能多重化装置（ＭＵＸ）（２２）；
を有し；
該ＭＵＸ（２２）は該等化器構成に結合されて該ＤＦＥの該出力のうち選定した１つを該スライサ（１６）の入力に、該ＭＵＸ（２２）へのセレクタ入力の値によって、結合することを特徴とする判定帰還型等化器。
【請求項５】
請求項３記載の判定帰還型等化器（ＤＦＥ）であって、該ＤＦＥ出力における出力シンボル毎該ビット表現が該ビット表現の部分集合として該スライサの該出力のビット表現を含むことを特徴とする判定帰還型等化器。
【請求項６】
請求項５記載の判定帰還型等化器（ＤＦＥ）であって、該ＤＦＥ出力における出力シンボル毎該ビット表現が該軟ｄｄモードにおける該ＦＢＦ（１４）の入力に関連し、該スライサ（１６）の該出力の該ビット表現が該硬ｄｄモードにおける該ＦＢＦ（１４）入力に関連することを特徴とする判定帰還型等化器。
【請求項７】
請求項４記載の判定帰還型等化器（ＤＦＥ）であって：
ロック検出器（２０）；
を含み；
該ロック検出器（２０）が該ＤＦＥ同時出力に結合されて、等化器収束状態を等化器収束検出アルゴリズムによって示すロック信号を備えることを特徴とする判定帰還型等化器。
【請求項８】
請求項３記載の判定帰還型等化器であって、該等化器構成が選定可能ブラインド動作モードを表すことを特徴とする判定帰還型等化器。
【請求項９】
請求項７記載の判定帰還型等化器（ＤＦＥ）であって、該等化器構成が選定可能ブラインド動作モードを表し；かつ
該等化器が該ロック信号に対する応答性を有するモード・スイッチ（１８）を含み、該ロック検出器出力、ＭＵＸ出力、及び該スライサ（１６）に結合されて該ＦＦＦ（１０）及び該ＦＢＦ（１４）の動作モード特性を制御する制御信号各々を備え、該ロック信号に対する応答性を有する前記動作モードを選定することを特徴とする判定帰還型等化器。
【請求項１０】
請求項９記載の判定帰還型等化器（ＤＦＥ）であって、該モード・スイッチ（１８）がロック検出器（２０）を有し、該ＦＦＦ（１０）及び該ＦＢＦ（１４）に対して制御信号を備えて該ＤＦＥ出力信号のロック特性に基づいて前記ｄｄ動作モードと前記ブラインド動作モードの中から選定させることを特徴とする判定帰還型等化器。
【請求項１１】
判定帰還型等化器（ＤＦＥ）であって：
データ信号を処理し、硬判定指向（ｄｄ）モード、軟ｄｄモード、及びブラインド・モードのうちの何れかによって、ＤＦＥ出力信号を備え；
制御入力を有し、適応エラー入力を有し、該データ信号を受信する入力を有し、かつ出力を有する、フィード・フォワード・フィルタ（ＦＦＦ）（１０）；
制御入力を有し、適応エラー入力を有し、第１データ入力並びに第２データ入力を有し、かつ第１出力並び第２出力を有する、フィードバック・フィルタ（ＦＢＦ）（１４）；
制御入力を有し、第１入力並びに第２入力を有し、出力を有する多重化装置（ＭＵＸ）（２２）；
該ＦＦＦ（１０）の該出力に結合された第１入力を有し、該ＦＢＦ（１４）の該第１出力に結合された第２入力を有し、該ＭＵＸ（２２）の該第１入力に結合された出力を有する第１加算装置（１３）；
該第１加算装置（１３）の該出力に結合された第１入力を有し、該ＦＢＦ（１４）の該第２出力に結合された第２入力を有し、該ＭＵＸ（２２）の該第２入力に結合された出力を有する第２加算装置（１３）；
該ＭＵＸ（２２）の該出力に結合された入力を有し、出力を有する、スライサ（１６）；
等化器収束状態を監視し、ロック状態を示すロック信号を備えるロック検出器（２０）；及び
該ロック検出器の該出力に結合された制御入力を有し、該ＭＵＸ（２２）出力に結合された第１入力、該スライサ（１６）出力に結合された第２入力、及び該ＦＢＦ（１４）入力に結合された２つの出力を有するモード・スイッチ（１８）；
を有し；
該モード・スイッチ（１８）は該スライサ（１６）出力を該ＦＢＦ（１４）への該第１入力に結合し；かつ
該モード・スイッチ（１８）が更に、第３加算装置（２４）を有し；
該第３加算装置（２４）が、該スライサ（１６）の該出力に結合された第１入力を有し、該ＭＵＸ（２２）の該出力に結合された第２入力を有し、該ＦＢＦ（１４）の該第２入力に結合された出力を有することを特徴とする判定帰還型等化器。
【請求項１２】
請求項１１記載の判定帰還型等化器（ＤＦＥ）であって、該スライサ（１６）の該出力が該ＦＢＦ（１４）の該第１入力に除算装置（２６）を経由して結合されたことを特徴とする判定帰還型等化器。
【請求項１３】
請求項１２記載の判定帰還型等化器（ＤＦＥ）であって、該除算装置（２６）が所定数で除算することを特徴とする判定帰還型等化器。
【請求項１４】
請求項１３記載の判定帰還型等化器（ＤＦＥ）であって、該除算装置（２６）が３２で除算することを特徴とする判定帰還型等化器。
【請求項１５】
請求項１４記載の判定帰還型等化器（ＤＦＥ）であって、該除算装置（２６）が３２で、５ビット右シフト演算を行うことによって、除算することを特徴とする判定帰還型等化器。
【請求項１６】
請求項１１記載の判定帰還型等化器（ＤＦＥ）であって、該ロック検出器（２０）の入力が該ＤＦＥの該第１出力及び該第２出力の少なくとも１つに結合されたことを特徴とする判定帰還型等化器。
【請求項１７】
請求項１１記載の判定帰還型等化器（ＤＦＥ）であって、該モード・スイッチ（１８）の制御入力が該ロック検出器（２０）の出力に結合され、該ＭＵＸ（２２）の前記入力の少なくとも１つ及び該スライサ（１６）の該出力に結合されたことを特徴とする判定帰還型等化器。
【請求項１８】
請求項１７記載の判定帰還型等化器（ＤＦＥ）であって、該モード・スイッチ（１８）が該硬判定指向（ｄｄ）モード、該軟ｄｄモード、及び該ブラインド・モードの１つ以上を、該ロック信号及び信号特性に応じて、選定することを特徴とする判定帰還型等化器。
【請求項１９】
請求項１１記載の判定帰還型等化器（ＤＦＥ）であって、該ＤＦＥ出力における出力シンボル毎のビット表現が該ビット表現の部分集合として該スライサの該出力のビット表現を含むことを特徴とする判定帰還型等化器。
【請求項２０】
請求項１１記載の判定帰還型等化器（ＤＦＥ）であって、該ＤＦＥ出力における出力シンボル毎のビット表現が該軟ｄｄモードにおける該ＦＢＦ（１４）入力に関連し、該スライサの該出力のビット表現が該硬ｄｄモードにおける該ＦＢＦ（１４）入力に関連することを特徴とする判定帰還型等化器。
【請求項２１】
判定帰還型等化器（ＤＦＥ）であって：
データ信号を処理し、ＤＦＥ出力信号を備え；
該データ信号のフィード・フォワード・フィルタ化を行う手段（１０）；
フィードバック・フィルタ化を行う手段（１４）；
信号スライス化を行う手段（１６）；
該データ信号のフィード・フォワード・フィルタ化を行う手段（１０）、該フィードバック・フィルタ化を行う手段（１４）、及び該信号スライス化を行う手段（１６）を結合して硬判定指向（ｄｄ）動作モード並びに出力、及び軟判定指向（ｄｄ）動作モード並びに出力を同時に表すＤＦＥ構成を形成する手段；及び
該フィードバック・フィルタ化を行う手段（１４）の入力を該信号スライス化を行う手段（１６）の出力に該硬ｄｄ動作モードにおいて結合し、該フィードバック・フィルタ化を行う手段の別の入力を該ＤＦＥ出力信号の１つに該軟ｄｄ動作モードにおいて、該ＤＦＥ出力における出力シンボル毎ビット表現が該ビット表現の部分集合として該信号スライス化を行う手段の該出力のビット表現を含むように、結合する手段；
を有することを特徴とする判定帰還型等化器。
【請求項２２】
請求項２１記載の判定帰還型等化器であって：
該データ信号のフィード・フォワード・フィルタ化を行う手段（１０）、該フィードバック・フィルタ化を行う手段（１４）、及び該信号スライス化を行う手段（１６）間で信号を多重化して、該ＤＦＥ構成をブラインド動作モードにおいて動作させる手段（２２）；
を含むことを特徴とする判定帰還型等化器。
【請求項２３】
請求項２２記載の判定帰還型等化器であって：
該データ信号のフィード・フォワード・フィルタ化を行う手段（１０）、該フィードバック・フィルタ化を行う手段（１４）、及び該信号スライス化を行う手段（１６）間で信号を多重化して、該ＤＦＥ構成を前記動作モードのうちの選定したものにおいて動作させる手段（２２）；
を含むことを特徴とする判定帰還型等化器。
【請求項２４】
請求項２２記載の判定帰還型等化器であって：
該ＤＦＥ構成の収束状態を監視する手段（２０）；
を含むことを特徴とする判定帰還型等化器。
【請求項２５】
請求項２４記載の判定帰還型等化器であって：
該データ信号のフィード・フォワード・フィルタ化を行う手段（１０）、該フィードバック・フィルタ化を行う手段（１４）、及び該信号スライス化を行う手段（１６）間で信号を多重化して、該ＤＦＥ構成を、該収束状態によって、前記動作モードのうちの選定したものにおいて動作させる手段（２２）；
を含むことを特徴とする判定帰還型等化器。
【請求項２６】
処理するデータ入力信号から１つを超える出力データを導き出す判定帰還型等化の方法であって：
該処理するデータ入力信号をフィード・フォワード・フィルタ（ＦＦＦ）（１０）に入力する工程；
フィードバック・フィルタ（ＦＢＦ）（１４）及びスライサ（１６）を該ＦＦＦ（１０）に結合して、該結合とともに、硬判定指向（ｄｄ）動作モード並びに出力及び軟判定指向（ｄｄ）動作モード並びに出力を同時に表す判定帰還型等化器（ＤＦＥ）構成を形成する工程；及び
該ＦＢＦ（１４）の入力を該スライサ（１６）の出力に該硬ｄｄ動作モードにおいて結合し、該ＦＢＦ（１４）の別の入力を該ＤＦＥ出力信号の１つに該軟ｄｄ動作モードにおいて、該ＤＦＥ出力における出力シンボル毎ビット表現が該ビット表現の部分集合として該スライサ（１６）の該出力のビット表現を含むように、結合する工程；
を有することを特徴とする判定帰還型等化の方法。
【請求項２７】
請求項２６記載の判定帰還型等化の方法であって：
該ＦＦＦ（１０）、該ＦＢＦ（１４）、及び該スライサ（１６）間で信号を多重化して、該ＤＦＥ構成をブラインド動作モードにおいて動作させる工程；
を含むことを特徴とする判定帰還型等化の方法。
【請求項２８】
請求項２７記載の判定帰還型等化の方法であって：
該ＦＦＦ（１０）、該ＦＢＦ（１４）、及び該スライサ（１６）間で信号を多重化して、該ＤＦＥ構成を前記動作モードのうちの選定したものにおいて動作させる工程；
を含むことを特徴とする判定帰還型等化の方法。
【請求項２９】
請求項２７記載の判定帰還型等化の方法であって：
該ＤＦＥ構成の収束状態を監視する工程；
を含むことを特徴とする判定帰還型等化の方法。
【請求項３０】
請求項２９記載の判定帰還型等化の方法であって：
該ＦＦＦ（１０）、該ＦＢＦ（１４）、及び該スライサ（１６）間で信号を多重化して、該ＤＦＥ構成を、該収束状態によって、前記動作モードのうちの選定したものにおいて動作させる工程；
を含むことを特徴とする判定帰還型等化の方法。
【請求項３１】
請求項１１記載の判定帰還型等化器（ＤＦＥ）であって、該ＤＦＥの出力が以下：
Ｚ０ｋ＝Ｕｋ＋Ｙｋ
Ｚ１ｋ＝Ｕｋ＋Ｙｋ＋Ｖｋ＝Ｚ０ｋ＋Ｖｋ；  
を有し、Ｚ０ｋが該硬ｄｄモードにおける出力で、Ｚ１ｋが該軟ｄｄモード及び該ブラインド・モードにおける出力で、ＹｋがＦＦＦ（１０）フィルタ化ブロックの出力で、Ｕｋ並びにＶｋが以下：
【数１】
2005523633.tif 000012
の式を充足し、Ｃｋが時間ｋでの等化器ＦＢＦ（１４）タップ係数ベクタであり、
【数２】
2005523633.tif 000013
が転置演算であり、
【数３】
2005523633.tif 000014
及び
【数４】
2005523633.tif 000015
がＩｋとＥｋとの変数に相当するベクトルであり、Ｉｋが該第１ＦＢＦ（１４）入力であり、Ｅｋが該第２ＦＢＦ（１４）入力であることを特徴とする判定帰還型等化器。
【請求項３２】
請求項３１記載の判定帰還型等化器（ＤＦＥ）であって：
判定指向モードにおける等化器ＦＢＦ（１４）タップ適応が以下：
【数５】
2005523633.tif 000016
又は
【数６】
2005523633.tif 000017
の式のうちの一方を充足し得るものであり、Ｃｋ＋１が時間ｋ＋１での該等化器ＦＢＦ（１４）タップ係数ベクトルであり、Ｃｋが時間ｋでの該等化器タップ係数ベクトルであり、μが適応ステップ・サイズであり、＜＜５は５ビットの左シフト、すなわち３２による乗算、を表し、Ｚｋは該多重化装置（２２）出力であり、
【数７】
2005523633.tif 000018
（第１式）及び
【数８】
2005523633.tif 000019
（第２式）はＩｋ及びＥｋの変数に相当するベクトルであり、Ｉｋは該第１ＦＢＦ（１４）入力であり、Ｅｋは該第２ＦＢＦ（１４）入力であり、Ｅｒｋがモード・タップ適応エラーであり；かつ
ブラインド・モードにおける該等化器ＦＢＦタップ適応が該第２式を充足することを特徴とする判定帰還型等化器。
【請求項３３】
請求項３１記載の判定帰還型等化器（ＤＦＥ）であって、該多重化装置（２２）のセレクタ出力Ｚｋが、該硬ｄｄモードと該軟ｄｄモードとの両方の場合は、Ｚ０ｋとＺ１ｋとのうちの一方として選択し得るものであり、該ブラインド・モードの場合は、Ｚ１ｋであることを特徴とする判定帰還型等化器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、等化器に関し、特に、不明な特性及び／又は経時変化する特性を有するチャンネルによる信号伝送を補償するのに用い得るような適応等化器に関する。
【背景技術】
【０００２】
アメリカ合衆国における高品位テレビ（ＨＤＴＶ）に関するディジタル・テレビ方式標準化委員会（ＡＴＳＣ）標準では、等化器は残留側波帯変調（ＶＳＢ）によって伝送されるデータ・ストリームを受信する適応型フィルタであり、ＶＳＢは、約１０．７６ＭＨｚのシンボル・レートに等しい平均レートの、該ＡＴＳＣ−ＨＴＤＶ標準による変調システムである。該等化器はマルチパス伝搬によって主に発生する線形歪みを除去又は削減しようとするものであり、該線形歪みは地上波放送チャンネルの一般的な特性である。アメリカ合衆国ディジタル・テレビ方式標準化委員会による、「ＡＴＳＣ  Ｄｉｇｉｔａｌ  Ｔｅｌｅｖｉｓｉｏｎ  Ｓｔａｎｄａｒｄ」と題する、西暦１９９５年９月１６日発行の文献参照。
【非特許文献１】Ｊｏｈｎ  Ｇ．Ｐｒｏａｋｉｓ，“Ｄｉｇｉｔａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”，２ｎｄ  ｅｄｉｔｉｏｎ，ＭｃＧｒａｗ−Ｈｉｌｌ，Ｎｅｗ  Ｙｏｒｋ  １９８９
【非特許文献２】Ｔｈｅｏｄｏｒｅ  Ｓ．Ｒａｐｐａｐｏｒｔ，“Ｗｉｒｅｌｅｓｓ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”，Ｐｒｅｎｔｉｃｅ  Ｈａｌｌ  ＰＴＲ，Ｓａｄｄｌｅ  Ｒｉｖｅｒ，Ｎｅｗ  Ｊｅｒｓｅｙ，１９９６
【非特許文献３】Ａ．Ｐ．  Ｃｌａｒｋ，“Ｐｒｉｎｃｉｐｌｅｓ  ｏｆ  Ｄａｔａ  Ｔｒａｎｓｍｉｓｓｉｏｎ”，Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ，Ｎｅｗ  Ｙｏｒｋ，１９８３
【発明の開示】
【発明が解決しようとする課題】
【０００３】
通信技術において用いられる判定帰還型等化器（ＤＦＥ）は一般に、フィード・フォワード・フィルタ（ＦＦＦ）及びフィードバック・フィルタ（ＦＢＦ）を含み、一般に、該ＦＢＦは信号検出器の出力での判定によって駆動され、フィルタ係数を、所望の特性に適応して望ましくない歪みの影響を削減するよう、調整し得る。適応は一般に、信号における同期期間の間に「トレーニング・シーケンス」を伝送することによって行い得るか、該適応は該伝送信号を適切に復元する手法を用いた「ブラインド・アルゴリズム」によるものであり得る。一般に、該等化器はそのフィルタ各々に特定数のタップを、等化するマルチパス遅延スプレッドのような要因に応じて、有し、タップ間隔「Ｔ」はシンボル・レートであることが一般的であるが、常にそうであるものでない。そのようなフィルタの重要なパラメータは収束率であり、該収束率は該等化器の最適な設定に収束するのに必要な繰り返し数として定義し得る。そのような等化器、使用アルゴリズム、それらの通信業務への適用についての詳細分析及び考察を記載する技術文献及び教本がある（例えば、非特許文献１乃至３参照。）。
【課題を解決するための手段】
【０００４】
本発明の特徴によれば、データ信号を処理する判定帰還型等化器は硬判定指向モードと軟判定指向とに対する等化器出力を同時に備えるものである。本発明による当該共有アーキテクチャは、等化器出力シンボル軟判定ビット表現毎に、これらのビットの部分集合が硬判定表現に相当するという、本明細書及び特許請求の範囲において認識される、ことを利用する。その結果、本発明は一出力の等化器と実質的に同様なハードウェアによって２つの別個のモードの同時出力を可能にする。
【０００５】
本発明の別の特徴によれば、データ信号を処理する判定帰還型等化器（ＤＦＥ）は、軟判定指向（ｄｄ）動作モードと硬判定指向（ｄｄ）動作モードとで、軟ｄｄ等化器出力と硬ｄｄ等化器出力との各々を備えるもの、を同時に表し、各等化器出力シンボル軟判定ビット表現は同時に、硬判定表現と軟判定表現との両方を含む。
【０００６】
本発明の別の特徴によれば、データ信号を処理し、ＤＦＥ出力信号を備える判定帰還型等化器（ＤＦＥ）は：フィード・フォワード・フィルタ（ＦＦＦ）、フィードバック・フィルタ（ＦＢＦ）、スライサ；を有し、該スライサ、該ＦＦＦ及び該ＦＢＦはお互いに結合されて判定帰還型等化器構成を形成し、該等化器構成は硬判定指向（ｄｄ）動作モードと軟判定指向（ｄｄ）動作モードとを同時に表す。該硬ｄｄ動作モードと軟ｄｄ動作モードとの両方のモードに相当するＤＦＥ出力ビット表現は同時に出力される。
【０００７】
本発明の別の実施例によれば、処理するデータ入力信号から１つを超える出力データ信号を導き出す判定帰還型等化の方法は：処理する該データ入力信号をフィード・フォワード・フィルタ（ＦＦＦ）に入力する工程；フィードバック・フィルタ（ＦＢＦ）とスライサを該ＦＦＦに結合して、該結合とともに、硬判定指向（ｄｄ）動作モード並びに出力、及び軟判定指向（ｄｄ）動作モード並びに出力を同時に表す判定帰還型等化器（ＤＦＥ）構成を形成する工程；及び、該ＦＢＦの入力を該硬ｄｄ動作モードにおける該スライサの出力に結合し、該ＦＢＦの別の入力を該軟ｄｄ動作モードにおける該ＤＦＥ出力信号の１つに、該ＤＦＥ出力における出力シンボル毎のビット表現がその部分集合として該スライサの出力のビット表現を含むように、結合する工程；を有する。
【発明を実施するための最良の形態】
【０００８】
本発明は以下の詳細説明、更には添付図面、から十分に分かるものである。
【実施例】
【０００９】
本発明による等化器は３つの利用可能モード：トレーニング、ブラインド、及び判定指向（ｄｄ）；のある（Ｔがシンボル時間である場合）Ｔ間隔のＤＦＥ（判定帰還型）等化器を有する。本発明の好適実施例の詳細説明に入る前に、発明の原理をよく理解し、特定の用語を定義することを助長するよう、最初に、図１に表すような判定帰還型等化器（ＤＦＥ）アーキテクチャの多少簡易化されたブロック図を検討するものとする。
【００１０】
該ＤＦＥへの入力はフィード・フォワード・フィルタ（ＦＦＦ）１０に結合され、該ＦＦＦの出力は加算装置１２に結合され、加算装置１２への別の入力はフィードバック・フィルタ（ＦＢＦ）１４の出力に結合される。加算装置１２の出力はスライサ１６、モード・スイッチ１８の入力、及びロック検出器２０に結合される。ロック検出器２０の出力はモード・スイッチ１８の制御入力に結合される。スライサ１６の出力はモード・スイッチ１８の別の入力に結合され、モード・スイッチ１８の出力はＦＢＦ１４の入力に結合される。モード・スイッチ１８の別の出力はＦＦＦ１０及びＦＢＦ１４の係数制御入力に結合される。
【００１１】
該ＦＦＦ１０、ＦＢＦ１４及びスライサ１６の機能は周知のものであり、各々、フィルタ化及び量子化の基本機能を構成する。例えば、上記特許文献１参照。フィルタ及びその実現に関する追加情報は、例えば、Ｊｏｈｎ  Ｇ．Ｐｒｏａｋｉｓ  ａｎｄ  Ｄｉｍｉｔｒｉｓ  Ｇ．Ｍａｎｏｌａｋｉｓによる、「Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ：Ｐｒｅｎｔｉｃｅ  Ｈａｌｌ，Ｎｅｗ  Ｊｅｒｓｅｙ」と題する西暦１９９６年発行の教本、及び、Ｒｏｍａｎ  Ｋｕｃによる、「Ｉｎｔｒｏｄｕｃｔｉｏｎ  ｔｏ  Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ：ＭｃＧｒａｗ−Ｈｉｌｌ  Ｂｏｏｋ  Ｃｏｍｐａｎｙ，Ｎｅｗ  Ｙｏｒｋ」と題する西暦１９８８年発行の教本において見出し得る。ロック検出器２０は等化器ロック検出器の役割を果たす。該ロック検出器は該ロック検出器出力を、等化器出力及びスライサ・レベルを閾値と比較することによって、更新する。該等化器出力とスライサ・レベルとが距離閾値の範囲内にある場合、ロックが検出される。モード・スイッチ１８は該ＦＢＦフィルタへの入力、更には、等化器適応に用いるエラー及び制御信号、を等化器選択モードによって、選定する。更に、該ロック検出器出力を確かめる。通常の動作では、モード・スイッチ１８は自動切換え機能を有し、該機能は等化器ロック検出器２０の出力によって変わってくる。モード・スイッチ１８は、該トレーニングとブラインドとのモードを収束目的のみに用いるものと解釈する。該等化器ロック検出器が収束を検出した後、該等化器は次に該判定指向（ｄｄ）モードに移行する。収束が失われた場合、該等化器はトレーニング又はブラインドのモードに戻る。
【００１２】
該ＡＴＳＣ標準では、トレーニング・シーケンスは初期の等化器収束を可能にするようフィールド同期に含まれていたものである。トレーニング・モードでは、等化器係数はフィールド同期の間にのみ更新される。しかしながら、その利用に関係する２つの主な欠点は：当該方法がフィールド同期の事前の正常検出を要すること；及び該トレーニング・シーケンスがフィールド同期で、約２５ミリ秒（ｍｓ）毎にしか存在しないもの、に含まれ、場合によっては収束が遅くなってしまうこと；である。
【００１３】
フィールド同期を検出することを困難にさせるゴースト環境又は動的成分のあるものについては、トレーニング・シーケンスに関係なく等化器タップ係数の初期調整を行うことが注目に値する。例えば、上記非特許文献１及び、Ｄ．Ｎ．Ｇｏｄａｒｄによる、「Ｓｅｌｆ−Ｒｅｃｏｖｅｒｉｎｇ  Ｅｑｕａｌｉｚａｔｉｏｎ  ａｎｄ  Ｃａｒｒｉｅｒ  Ｔｒａｃｋｉｎｇ  ｉｎ  Ｔｗｏ  Ｄｉｍｅｎｓｉｏｎａｌ  Ｄａｔａ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍｓ：ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｃｏｍｍｕｎ．，Ｖｏｌ．ＣＯＭ−２８，ｐｐ．１８６７−１８７５」と題する、西暦１９８０年１１月付発表の論文参照。
【００１４】
更に、該ブラインド・アルゴリズムは、各データ・シンボルを対象とするので、該ブラインド・アルゴリズムは、収束が速くなるものである。
【００１５】
一般に、従来のｄｄモードにおいてそうであるように、ＦＢＦ１４への入力はスライサ１６の出力である。したがって、該ｄｄモードにおいては、適応エラー及び該フィードバック・フィルタへの入力はスライサがあることによって助長され、係数適応がデータ・シーケンスを通じて行われる。このモードの収束機能はあまりよくないものであるが、収束後、該モードは残りの２つのモードを上回る利点を有する。ブラインド・モードと比較したｄｄモードの利点は該スライサの存在に起因し、等化器出力でのＭＳＥ（平均平方誤差）及びＢＥＲ（ビット誤り率）性能の向上をもたらす。該トレーニング・モードに関しては、ｄｄがそのタップを、トレーニング・シンボルのみでなく、各シンボルで更新することによって適応及び追跡機能の高速化を可能にする。
【００１６】
本明細書及び特許請求の範囲においては、トレーニング・モードを助長するものとしてか、代替のアプローチとしての、ブラインドとｄｄのモードの利用は望ましいものであるが、それは、特に、該ＡＴＳＣ−ＨＤＴＶ標準における該トレーニング・モードは収束が遅く、動的追跡機能が正確性に欠けるからであることが認識される。
【００１７】
長年にわたり、ＤＦＥは通信の受信器のデザインの分野において争点となっている。ＤＦＥは潜在的に、低い計算コストで高分散線形チャンネルを等化し得るが、該ＤＦＥはエラー伝播をこうむることがあり得るものであり、その仕組みによって、異常ソース・シンボル予測値が場合によってはエラー・バーストを長くする将来の判定エラーを引き起こし得るものである。例えば：Ｐ．Ｍｏｎｓｅｎによる、「Ｔｈｅｏｒｅｔｉｃａｌ  ａｎｄ  Ｍｅａｓｕｒｅｄ  Ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ａ  ＤＦＥ  Ｍｏｄｅｍ  ｏｎ  ａ  Ｆａｄｉｎｇ  Ｍｕｌｔｉｐａｔｈ  Ｃｈａｎｎｅｌ：ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｃｏｍｍｕｎ，Ｖｏｌ．ＣＯＭ−２５（１０），ｐｐ．１１４４−１１５３」と題する西暦１９７７年１０月発表の論文；Ｓ．Ａ．  Ａｌｔｅｋａｒ  及び  Ｎ．Ｃ．Ｂｅａｕｌｉｅｕによる、「Ｕｐｐｅｒ  Ｂｏｕｎｄｓ  ｔｏ  ｔｈｅ  Ｅｒｏｏｒ  Ｐｒｏｂａｂｉｌｉｔｙ  ｏｆ  Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚａｔｉｏｎ：ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｉｎｆｏ．Ｔｈｅｏｒｙ，Ｖｏｌ．ＩＴ−３９（１），ｐｐ．１４５−１５６」と題する西暦１９９３年１月発表の論文；及び上記非特許文献３の２２１ページ；を参照。
【００１８】
本発明の原理によれば、強いマルチパス及び付加白色ガウス・ノイズ（ＡＷＧＮ）のあるＨＤＴＶ地上波チャンネルに対するＤＦＥ等化器を含むＡＴＳＣ受信器のシミュレーションは受信器性能を、該判定指向モードを軟判定指向モードによって置換され、それによって該ＦＢＦフィルタへの入力が、スライサ出力ではなく等化器出力となる場合に、向上し得ることを明らかにしたものである。通信技術において公知であるように、量子化装置を含む復調器は「硬」又は「軟」のモードにおいて動作し得る。簡潔に言えば、該硬モードでは、１とゼロとの何れが伝送されたか判定は復調器出力の極性に基づくものであり、変更できないものである一方、該軟モードでは、信号振幅は更に、この判定を行うことにおいて性能を向上させるような範囲まで利用される。硬判定及び軟判定の復調器に関する情報は：例えば、Ｒｏｇｅｒ  Ｌ．Ｆｒｅｅｍａｎによる「Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｈａｎｄｂｏｏｋ：４ｔｈ  Ｅｄｉｔｉｏｎ，Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ，Ｉｎｃ．，Ｎｅｗ  Ｙｏｒｋ」と題する西暦１９９８年発行の文献の３４０ページ以下；のような技術文献において見出し得る。本発明の意味合いにおけるこれらのモードの重要性は以下の説明から明らかになるものである。
【００１９】
例示的実施例によって以下に詳細に記載及び説明するように、本発明は：（硬）判定指向（ｄｄ）及び軟判定指向；の２つの別個のモードに対する同時等化器出力を可能にする判定帰還型（ＤＦＥ）アーキテクチャを有する。該硬ｄｄモードと該軟ｄｄモードとの差異は、該等化器フィードバック・フィルタへの入力が該スライサの出力である（硬判定）か又は等化器出力である（軟判定）ことに関係する。該共有アーキテクチャは、等化器出力シンボル軟判定ビット表現毎にこれらのビットの部分集合が該硬判定表現に相当するという、本明細書及び特許請求の範囲において認識される、ことを利用する。その結果、本発明によるこのアーキテクチャは一出力の等化器と基本的に同じハードウェアによって２つの別個のモードの同時出力を可能にする。
【００２０】
該ＡＴＳＣ−ＨＤＴＶ受信器では、該地上波チャンネルがマルチパス伝送及び白色ノイズ、特に、強いマルチパスと低信号対雑音比（ＳＮＲ）の組み合わせ、をもたらす場合、該等化器の該フィードバック・フィルタにおけるエラー伝播はビタビ復号器の出力での性能を、自動切換え等化器モード（ブランド／ｄｄ）がブラインドのみのモード、すなわち軟自動切換え等化器モードと呼ぶモード、よりも劣る性能をもたらすように、左右するものである。自動切換えモードでは、該等化器は収束（ロック）の前はブラインド・モードにあり、収束（ロック）が検出された後、（硬）ｄｄモードに切り替わる。収束が失われた場合、該等化器はブラインド・モードに戻る。軟自動切り買えモードは自動切換えモードに、該ｄｄモードが軟ｄｄモードである以外は、類似している。軟ｄｄモードでは、該フィードバック・フィルタへの入力は、スライサ出力ではなく、該等化器の出力である。ビタビ復号器はパス最大丈度復号化アルゴリズムを用いた既知の種類の畳み込み復号器である。該ビタビ復号器の詳細説明は：例えば、上記Ｆｒｅｅｍａｎによる文献の３４８乃至３５４ページ；参照。
【００２１】
硬ｄｄモードと軟ｄｄモードとの２つの別個のモードに対する同時出力を備える等化器アーキテクチャを設計することによって、該受信器は該アーキテクチャを利用し、該出力を処理してどのモードが性能の点で最も適切なものであるかを判定することが可能である。
【００２２】
図２は該ＡＷＧＮとマルチパスとがあるチャンネルにおける該ＨＤＴＶ受信器のＢＥＲとＳＮＲとの性能を比較した曲線を表す。この例のマルチパス・チャンネルは、単一の３ｄＢの、３μｓのゴーストであり、比較的強いゴーストである。性能は該等化器の後とビタビ復号器（ＶＤ）の後で測定されている。
【００２３】
図２に表す曲線は本発明の原理による結果を示す。３つの曲線：ブラインド・モードにおける該等化器のもの；自動切換えモードについての別のもの；及び軟自動切換えモードについての３番目のもの；を等化器とＶＤ出力について表す。本明細書及び特許請求の範囲においては、図２に示す情報から以下の：
（ａ）  自動切換えモードにおける等化器出力性能は、ブラインドのみのモード又は軟自動切換えモードにおける等化器出力性能と同等か、該ブラインドのみのモード又は軟自動切換えモードにおける等化器出力性能を上回るものである。ＳＮＲを改善させると、該自動切換え性能は一層向上する；
（ｂ）  しかしながら、ＶＤ出力性能は、特に中位のＳＮＲに対して、等化器出力性能を反映しない。これらのＳＮＲ値については、ＶＤ出力性能は、自動切換えモードにおいてはブラインドのみ又は軟自動切換えモードと比較して最大１．５ｄＢ劣る；
（ｃ）  別のシミュレーションは更に、この問題は強いゴーストの場合に顕著となるが、弱いゴーストの場合にもなお小規模で存在する；
結論に達し得ることを認識する。
【００２４】
本明細書及び特許請求の範囲においては、したがって、エラー伝播のこれらの条件で、標準ｄｄモードの全体性能が軟ｄｄモードの全体性能よりも劣るもの、を検出し、モードを切り替えることが望ましいことを認識する。両方のモードの性能を比較することは特に注目に値する。
【００２５】
該シミュレーション結果からの別の重要な結論としては、自動切換えモード（ブラインドとｄｄ）と軟自動切換えモード（ブラインドと軟ｄｄ）との間では等化器タップ収束に実質的な差異が、該収束が大部分はブラインド・モードによって行われるので、存在しないということがある。したがって、該硬自動切換えモードと軟自動切換えモードとの間の性能差異における主要因はＦＢＦフィルタ・データ：スライサ出力か等化器出力か；に相当する。
【００２６】
上記の利点を認識すれば、本発明の目的は該等化器において硬自動切換えモードと軟自動切換えモードとの両方を同時に、該等化器が両方のモードについてその出力を同時に供給するように、動作させることにある。その結果、本発明は、該受信器がこれらの出力をリアルタイムで処理し、等化器の計算量をほとんど増加させることなく、適切な選択を行う、ことを可能にする。
【００２７】
したがって、以下に、２つの別個のモード：（硬）判定指向（ｄｄ）及び軟判定指向；についての同時等化器出力を可能にする判定帰還型等化器（ＤＦＥ）アーキテクチャのデザインを組み入れた、本発明の原理による例示的実施例を詳細に説明する。該硬ｄｄモードと該軟ｄｄモードとの差異は、該等化器フィードバック・フィルタの入力が該スライサの出力である（硬判定）か等化器出力である（軟判定）ことに関係する。該共有アーキテクチャは、等化器出力シンボル毎に、そのビット表現の部分集合が該スライサ出力に関係した該硬判定表現に相当することを利用するものである。その結果、このアーキテクチャ案は一出力の等化器と基本的に同じハードウェアによって２つの別個のモードの同時出力を可能にする。
【００２８】
図３は共有ｄｄシステム・アーキテクチャのブロック図を表す。このアーキテクチャについては、ロック検出器及びモード・スイッチは図１に表す装置に関して上記で説明した従来のＤＦＥアーキテクチャについて説明したように実施し得る。したがって、図３は単に、ＦＦＦ、ＦＢＦ及びスライサのブロックをアドレッシングすればよい。図３では、本発明によるＤＦＥへの入力はフィード・フォワード・フィルタ（ＦＦＦ）１０の信号入力に結合され、該ＦＦＦの出力は第１加算装置１３の第１入力に結合され、加算装置１３の第２入力はフィードバック・フィルタ（ＦＢＦ）１４の第１出力に結合される。加算装置１３の出力は多重化装置（ＭＵＸ）２２の第１入力及び第２加算装置１５の第１入力に結合される。加算装置１５の第２入力はＦＢＦ１４の第２出力に結合され、加算装置１５の出力はＭＵＸ２２の第２入力に結合される。ＭＵＸ２２の出力は第３加算装置２４の除算信号入力とスライサ１６の入力とに結合される。スライサ１６の出力は加算装置２４の別の入力に結合され、除算装置２６を経由してＦＢＦ１４の入力に結合される。加算装置２４の出力はＦＢＦ１４の第２信号入力に結合される。
【００２９】
適応エラー及び制御信号は、図１のアーキテクチャと同様に、ＦＦＦ１０とＦＢＦ１４の制御入力に入力され、信号はモード・スイッチから導き出される。
【００３０】
本発明の例示的実施例では、該モード・スイッチ（図３になし）はいくつかの方法で接続し得る。単純な方法はスライサ出力及びＺｋを入力として、更には、ロック出力（図３にはロック検出器を表していない。）を利用するものである。モード・スイッチの出力はその場合、ブラインド・モードと判定指向モードとの両方についてのＩｋ並びにＥｋ、及び図１に表すような適応エラー並びに制御信号である。Ｉｋは硬判定指向モードのみに関連し、Ｉｋ並びにＥｋは軟判定指向（ｄｄ）モードとブラインド・モードとに関連する。
【００３１】
該モード・スイッチは適応エラー信号を有し、該信号は、以下に更に説明するように、該判定指向モードではＥｋであり、ブラインド・モードでは別の関数である。ロック検出器は同時にＺ１ｋとＺ０ｋとを監視し得るか、該ロック検出器は単に、Ｚｋを監視し得る。該ロック検出器の出力はｄｄ又はブラインドのモードを選定する。当該システムはブラインド・モードで開始し、ロックが検出されることによって、該システムは判定指向モードに移行する。適切な関数に達するようこれらの接続を実行する各種の方法があることが分かるものである。
【００３２】
図３のＦＢＦ１４に関して、フィルタ・メモリ又はレジスタで、データを含むもの、を２つの別個のメモリ群Ｉｋ及びＥｋとして考えることができるが、実際には、それらはお互いに集約することが可能であり、該集約においては、各レジスタは例えば、「ＩｋＥｋ」をこの順序で有する。フィルタ係数Ｃｋは唯一の適応群である。しかしながら、それらは以下の式（２）を生成するよう別個にＩｋとＥｋとを乗算する。該演算全体は更に、２つの信号出力のある１つのフィルタとして考えることができる。以下の式（２）の演算は両方とも軟判定指向モードとブラインド・モードとにおける出力に進む。しかしながら、式（２ａ）のみが硬判定指向モードに必要である。
【００３３】
動作上、図３に表すシステムについては、以下：
Ｚｋ＝Ｓｋ−Ｅｋ                    （１）
の関係が該当し、Ｚｋはスライサ入力であり、Ｓｋはスライサ出力であり、Ｅｋはスライサ・エラーである。
【００３４】
例として、１０ビットのデータ表現に対して、Ｚ０ｋ、Ｚ１ｋ  及びＺｋは１０ビットを要する。スライサ・レベルは３２、９６、１６０、及び２２４として選択し得る。Ｓｋの値は４ビット表現によって格納すればよいものであることを特筆する。本例示的実施例における除算装置は５ビットの右シフト演算で、３２による除算に相当するもの、を利用する。したがって、Ｉｋは１、３、又は７の値を呈する。更に、Ｅｋは最悪の条件においては（−２８８，２８７）によって有界であるものとされ、９ビットを要する。
【００３５】
ＦＢＦフィルタ化演算は以下：
【数９】
2005523633.tif 000003
の式によって表され、Ｃｋは時間ｋでの等化器ＦＢＦタップ係数ベクトルであり、
【数１０】
2005523633.tif 000004
は転置演算であり、
【数１１】
2005523633.tif 000005
及び
【数１２】
2005523633.tif 000006
はＩｋとＥｋとの変数に相当するベクトルである。
【００３６】
したがって、（硬）ｄｄモードと軟ｄｄモードとの両方についての等化器出力は各々：
（ａ）Ｚ０ｋ＝Ｕｋ＋Ｙｋ
（ｂ）Ｚ１ｋ＝Ｕｋ＋Ｙｋ＋Ｖｋ  ＝Ｚ０ｋ＋Ｖｋ              （３）；
であり、Ｕｋ及びＶｋは式（２）を充足し、ＹｋはＦＦＦフィルタ・ブロックの出力である。ブラインド・モードでは、等化器出力は更に、式（３ｂ）を充足するが、それはブラインド・モードにおけるＦＢＦフィルタへの入力が等化器出力であり、スライサ出力でないからである、ことを特筆する。モード毎に適切な等化器出力は更に、該受信器の後続段に入力されて更に処理される。該ｄｄモードの場合、硬出力も軟出力も両方とも同時に、該受信器の後続段に入力されて更に処理される。
【００３７】
多重化装置２２は該モード・スイッチからのセレクタ入力信号を得て、該スライサに送信されるのはＺ０ｋかＺ１ｋかを選択する。これはブラインド・モードとｄｄモードとを区別するのに用いられる。該セレクタ信号は通常のロック検出器出力であり得る。該ロック検出器出力が０である場合、ロックは存在せず、したがってモードはブラインドとなり、Ｚｋ＝Ｚ１ｋとなる。該ロック検出器出力が１である場合、該等化器はロックされていて、モードはｄｄとなり、Ｚｋ＝Ｚ０ｋとなる。式（３）に表すように、軟ｄｄモードについては、等化器出力はＺ１ｋとなる。制御ビットの形式での追加情報が、硬ｄｄと軟ｄｄとの間で区別するよう該セレクタ信号において必要となる。これは、該等化器に戻される情報で、特定のチャンネルについてどのｄｄモードが最良の性能をもたらすかについてのもの、であり得る。しかしながら、以下に説明するように、本発明の原理によって両方のｄｄモードについての多重化装置２２の出力（及び該スライサへの入力）をＺｋ＝Ｚ０ｋとして設定し、それによってハードウェアの簡素化、及び性能における大きな差異がないこと、をもたらす。
【００３８】
該ブラインド・モードのフィルタ化及び適応は図１に表すシステムに関して説明した従前のアーキテクチャを充足する。このモードについては、エラー適応Ｅｒｋはゴダードのアルゴリズムによって算定され、Ｅｋではない。上記ゴダードによる論文参照。したがって、図３では、適応エラー信号入力と制御信号入力とは別個に表し、それらは図１に表すような等化器モード・スイッチ装置によって供給される。ｄｄモードのみにおける場合は、該適応エラーＥｒｋはＥｋに等しくなる。
【００３９】
等化器タップ係数適応については、ＦＢＦにおけるこの演算は両方のｄｄモードについて：
【数１３】
2005523633.tif 000007
によって表され、該多重化装置におけるセレクタ入力は１に等しいものである。ブラインド・モードについては：
【数１４】
2005523633.tif 000008
によって表され、該多重化装置におけるセレクタ入力は０に等しいものである。
【００４０】
ＦＦＦにおける等化器タップ係数適応は、全てのモードについて：
【数１５】
2005523633.tif 000009
によって表され、Ｃｋは時間ｋでの等化器ＦＦＦタップ係数ベクトルであり、
【数１６】
2005523633.tif 000010
は瞬間ｋでのＦＦＦメモリ・コンテンツ・ベクトルである。
【００４１】
式（４）は軟ｄｄの場合についての該適応の理論式に相当するものでなく、それは、ＦＢＦフィルタへの入力が等化器出力であるので、式（５）となる、ことが分かるものである。しかしながら、両方のｄｄモードについて同時に両方の式を実行するためには、ＦＢＦの容量を基本的に２倍にする必要がある。都合の良いことには、シミュレーションは、式（４）が（５）の代わりに適用された場合、軟ｄｄモードにおける性能において大きな差異がないことを、明らかにしている。これは収束がブラインド・モードにおける等化器によって行われ、追跡のみがｄｄモードによって実現されることと関係している。
【００４２】
以下の表１は各種の等化器のモードについて図３のアーキテクチャを要約する。
【表１】
2005523633.tif 000011
要約すれば、判定帰還型等化器（ＤＦＥ）アーキテクチャで、２つの別個のモード：（硬）判定指向（ｄｄ）モード及び軟判定指向モード；についての同時等化器出力を可能にするもの、を開示する。該硬ｄｄモードと該軟ｄｄモードとの差異は、等化器フィードバック・フィルタへの入力がスライサの出力（硬判定）か等化器出力（軟判定）かであることに関連する。該共有アーキテクチャは、等化器出力シンボル軟判定ビット表現毎に、これらのビットの部分集合が硬判定表現に相当することを利用するものである。その結果、本発明によるこのアーキテクチャは一出力の等化器と基本的に同じハードウェアによって２つの別個のモードの同時出力を可能にするものである。
【００４３】
本発明は例示的実施例によって説明したが、本発明が関係する当業者によって、種々の変形及び置換を本特許請求の範囲記載の本発明から逸脱することなく行い得ることが、認識され、分かるものである。したがって、例えば、本発明による等化器アーキテクチャはＨＤＴＶ−ＡＴＳＣ等化器に適切な実施例によって説明したが、本発明はＤＦＥアーキテクチャを有する如何なる汎用等化器にも適用し得る。更に、本発明は、ＤＦＥ等化器を含む、テレビ又はデータの受信器のような、如何なるディジタル受信器においても用いるようのみ適切に実施し得る。更に、シンボル間隔（Ｔ間隔で、Ｔはシンボル時間。）の意味合いで説明したが、本発明は更に、分数間隔の等化器で、Ｔがシンボル時間よりも小さいもの、にも適用し得る。分数間隔等化器は上記非特許文献１のような、いくつかの教本に記載されている。更に、ＦＢＦへの軟判定指向入力は、等化器出力として説明しているが、更に、等化器出力の計算量を多く要する軟判定関数であり得る。更に、図３における等化器はトレーニング・モードも含み得ることがわかるものである。該動作のトレーニング・モードはブラインド・モードに対して、従来のＤＦＥと同様、排他的なものであり、判定指向モードを妨げるものでない。
【図面の簡単な説明】
【００４４】
【図１】判定帰還型等化器（ＤＦＥ）アーキテクチャの概略ブロック図である。
【図２】３ｄＢの０．３マイクロ秒（μｓ）のゴースト信号及び付加白色ガウス・ノイズ（ＡＷＧＮ）のもとでの等化器及びビタビ復号器についての、ビット誤り率（ＢＥＲ）とｄＢでの信号対雑音比との比較、を表す図である。
【図３】本発明による共有軟／硬判定帰還型等化器（ＤＦＥ）アーキテクチャの概略ブロック図である。
【図１】
2005523633.tif 000020
【図２】
2005523633.tif 000021
【図３】
2005523633.tif 000022
【国際調査報告】
2005523633.tif 000023