(57)【要約】本発明は、半導体材料からなる薄層を形成する方法であって、前記層の厚みを補正するステップ（１０５０’）を含み、前記層の厚みを補正する前記ステップ自体が、前記層の測定された厚み形状を取得する工程と、測定された前記厚み形状から厚み補正仕様を推定する工程と、前記仕様にしたがって前記層の厚みを補正する工程とを含む方法において、前記厚み補正は、前記層の表面の異なる領域の層厚を局所的及び選択的に適合させつつ、前記層の全面を同時に処理する技術を実施することを特徴とする方法。また、方法は、関連する機械に関する。【特許請求の範囲】
【請求項１】
半導体材料からなる薄層（２０１）を形成する方法であって、前記層の厚みを補正するステップ（１０５０’）を含み、前記層（２０１）の厚みを補正する前記ステップ自体が：
・前記層の測定された厚み形状（６０）を取得する工程（１０５１’）；
・測定された前記厚み形状（６０）から厚み補正仕様（４０）を推定する工程（１０５２’）；及び
・前記仕様にしたがって前記層の厚みを補正する工程（１０５３’）；
を含む方法において、
前記厚み補正（１０５３’）は、前記層の表面の異なる領域の層厚を局所的及び選択的に適合させつつ、前記層の全面を同時に処理する技術を実施することを特徴とする方法。
【請求項２】
厚みを補正するための前記技術が犠牲酸化を実施することを特徴とする、請求項１に記載の方法。
【請求項３】
前記厚み補正仕様（４０）は、形成される層（２０１）の表面上にわたる均一な厚み補正（１０５３’）に対応することを特徴とする、先行する請求項に記載の方法。
【請求項４】
前記厚み補正仕様（４０）は、形成される層（２０１）の表面上にわたる格差のある厚み補正（１０５３’）に対応することを特徴とする、先行する請求項のいずれかに記載の方法。
【請求項５】
前記厚み補正仕様（４０）は、形成される層（２０１）の表面上にわたる格差のある厚み補正（１０５３’）とともに、形成される層（２０１）の表面上にわたる均一な厚み補正（１０５３’）に対応することを特徴とする、先行する請求項のいずれかに記載の方法。
【請求項６】
前記厚み補正仕様（４０）は、その厚みが全体にわたるできる限り均一な層（２０１）を形成するように規定されることを特徴とする、先行する請求項のいずれかに記載の方法。
【請求項７】
前記厚み補正中に前記層の全面が同時に処理されることを特徴とする、先行する請求項のいずれかに記載の方法。
【請求項８】
前記層は、複数の層からなるバッチで形成されることを特徴とする、先行する請求項のいずれかに記載の方法。
【請求項９】
前記層厚補正が層のバッチに対して行なわれることを特徴とする、先行する請求項のいずれかに記載の方法。
【請求項１０】
バッチの層が一連の層を成して編成され、同じバッチ内の先行する層の厚みが補正されている間にバッチ内の１つの層の厚みが測定される（１０５３’）ことを特徴とする、先行する請求項２つの請求項のいずれかに記載の方法。
【請求項１１】
バッチの全ての層に関して１つの目標とする厚み形状（３０）が定義され、厚み補正が行なわれると、バッチの各層が目標とする厚み形状（３０）に近い最終的な厚み形状を有することにより、バッチの各層において対応する厚み補正仕様（４０）が個別に規定されることを特徴とする、請求項８または９に記載の方法。
【請求項１２】
バッチの全ての層に関して１つの目標とする厚み形状が定義され、バッチの１つの層に対して少なくとも１回行われる厚み測定に応じてバッチの全ての層の厚み補正仕様が同一であることを特徴とする、請求項８ないし１０のいずれかに記載の方法。
【請求項１３】
前記目標とする厚み形状（３０）は１つの目標値から成り、前記目標値は、バッチの各層の全面にわたって得られる１つの目標とする厚みを示すことを特徴とする、先行する２つの請求項のいずれかに記載の方法。
【請求項１４】
測定値を取得する前記工程（１０５３’）が偏光解析器によって行なわれることを特徴とする、先行する請求項のいずれかに記載の方法。
【請求項１５】
測定値を取得する前記工程（１０５３’）が反射率計によって行なわれることを特徴とする、請求項１から請求項１３のいずれかに記載の方法。
【請求項１６】
熱酸化技術によって前記犠牲酸化が行なわれることを特徴とする、先行する請求項のいずれかに記載の方法。
【請求項１７】
急速熱酸化技術によって前記犠牲酸化が行なわれることを特徴とする、先行する請求項に記載の方法。
【請求項１８】
前記犠牲酸化中に前記層の異なる場所を選択的に酸化するための手段が導入されることを特徴とする、先行する請求項のいずれかに記載の方法。
【請求項１９】
前記犠牲酸化中に、前記層の異なる位置に対向して位置し、選択的に給電されることにより層が酸化される温度を局所的に調整することができる複数のヒータランプを有する装置が導入されることを特徴とする、先行する請求項に記載の方法。
【請求項２０】
スマートカット（登録商標）方法の主なステップをも実施することを特徴とする、先行する請求項のいずれかに記載の方法。
【請求項２１】
多層構造を成す半導体材料層を製造するための先行する請求項のいずれかに記載の方法の使用。
【請求項２２】
前記層がシリコンからなる、先行する請求項に記載の使用。
【請求項２３】
前記多層構造がＳＯＩ構造である、先行する２つの請求項のいずれかに記載の使用。
【請求項２４】
請求項１から２０のいずれかに記載の方法を実施するための機械であって、１つの層における厚み形状測定値を取得するための手段と、犠牲酸化によって層厚を補正するための手段とを備えることを特徴とする機械。
【請求項２５】
前記測定値取得手段および前記厚み補正手段に接続されたプロセッサユニットを更に備えることを特徴とする、先行する請求項に記載の機械。
【請求項２６】
厚み形状測定値を取得するための前記手段、前記厚み補正手段、前記プロセッサユニットが前記機械内で一体化される、先行する請求項に記載の機械。
【請求項２７】
厚み形状測定値を取得するための前記手段が反射率計を導入することを特徴とする、先行する３つの請求項のいずれかに記載の機械。
【請求項２８】
厚み形状測定値を取得するための前記測定値取得手段がAcumap（登録商標）タイプであることを特徴とする、先行する請求項に記載の機械。
【請求項２９】
前記厚み補正手段は、少なくとも１つの層の全面の厚みを、同時に選択的に処理するのに適していることを特徴とする、先行する５つの請求項のいずれかに記載の機械。
【請求項３０】
前記厚み補正手段は、一度に１つの層の厚みを補正することを特徴とする、先行する請求項に記載の機械。
【請求項３１】
前記厚み補正手段がRTP XE Centura（登録商標）タイプであることを特徴とする、先行する請求項に記載の機械。
【請求項３２】
前記厚み補正手段によって層のバッチ全体の厚みを補正することができることを特徴とする、請求項２９に記載の機械。
【請求項３３】
前記厚み補正手段がチューブオーブンであることを特徴とする、先行する請求項に記載の機械。
【請求項３４】
半導体材料からなる薄層の厚みを補正するための方法であって：
・前記層の少なくとも１つの厚み測定値を取得する工程；
・取得された前記厚み測定値に応じて前記層に適用される厚み補正仕様を決定する工程；及び
・前記補正仕様にしたがって前記層の厚みを補正する工程；
を含む方法において、
補正仕様を決定する前記工程は、
・取得された前記厚み測定値に基づいて前記層の厚み形状を規定し；
・前記厚み形状と記憶された一般的な形状とを比較し、前記一般的な形状のそれぞれが対応する前記厚み補正仕様（またはレシピ）に関連付けて記憶され；及び
・記憶された一般的な形状を選択することにより、その厚みが補正される層と、選択された一般的な形状に関連付けて記憶された厚み補正仕様とを関連付ける；
ことを含むことを特徴とする方法。
【請求項３５】
記憶された一般的な形状と前記レシピとの間に関連性を規定することができる構成ステップを含む、先行する請求項に記載の方法。
【請求項３６】
前記構成は、層の製造のために規定された厚み形状のための目標とする仕様（すなわち目標）を、入力データの１つの項目として有するアルゴリズムによって実施されることを特徴とする、先行する請求項に記載の方法。
【請求項３７】
前記厚み測定値、前記一般的な形状、前記目標が同一のメッシュを使用して定義されることを特徴とする、先行する請求項に記載の方法。
【請求項３８】
目標が変更される度に、前記構成アルゴリズムが自動的に再起動されることにより、前記一般的な形状と前記レシピとの間の対応関係を定義する新たな構成が規定されることを特徴とする、先行する２つの請求項のいずれかに記載の方法。
【請求項３９】
少なくとも１つの構成を記憶することを含むことを特徴とする、先行する４つの請求項のいずれかに記載の方法。
【請求項４０】
複数の構成を記憶し、所望の構成を選択することを含むことを特徴とする、先行する６つの請求項いずれかに記載の方法。
【請求項４１】
前記一般的な形状および前記レシピの少なくとも一方は、所望の数のレベルを有するカテゴリーおよびサブカテゴリーを定義するツリー構造に分類されることを特徴とする、先行する７つの請求項のいずれかに記載の方法。
【請求項４２】
前記一般的な形状のツリー構造の複数の領域を選択でき、その領域の範囲内で一般的な形状を選択するための検索を行なうことを特徴とする、先行する請求項に記載の方法。
【請求項４３】
前記レシピのツリー構造は、ツリー構造内へ深く入り込むほど、さらに細かくなる詳細のレベルによって定義されることを特徴とする、先行する２つの請求項のいずれかに記載の方法。
【請求項４４】
構成を規定するために、一般的な形状に関連付けるためのレシピを検索する前記構成アルゴリズムは、レシピ全てにわたって検索するのではなく、前記目標と前記一般的な形状との間の厚みの差に応じてレシピのカテゴリーを選択することから検索を開始することを特徴とする、請求項３６と組み合わされた、先行する請求項に記載の方法。
【請求項４５】
構成を目的として、一般的な形状のツリー構造の所定のレベル（“開始レベル”）とレシピのツリー構造の所定のレベル（“到達レベル”）との間にリンクが確立されることにより、開始レベルの所定のカテゴリーに属する一般的な形状のそれぞれについて、レシピの到達レベルのカテゴリーが存在し、構成中にこの開始レベルにおける一般的な形状のためのレシピを検索する全てが前記到達レベルのカテゴリーへと方向付けられ、レシピのツリー構造内の深くへと、引き続き検索することを特徴とする、先行する４つの請求項ならびに請求項３６のいずれかに記載の方法。
【請求項４６】
レシピのツリー構造がレシピパラメータによって定義されることを特徴とする、先行する２つの請求項のいずれかに記載の方法。
【請求項４７】
レシピのツリー構造内におけるレシピの高位カテゴリーは：
・層の表面全体のための均一厚み補正仕様を定義する第１の高位のレシピカテゴリー；及び
・前記表面にわたる厚み補正仕様のための全体的分布パラメータに応じた他の高位のカテゴリー；
を含むことを特徴とする、先行する請求項に記載の方法。
【請求項４８】
厚み補正が層の全面に対して同時に適用され、層の表面上における位置に応じて前記補正を異ならせることができることを特徴とする、先行する１４項の請求項のいずれかに記載の方法。
【請求項４９】
層厚補正が犠牲酸化を使用することを特徴とする、先行する１５項の請求項のいずれかに記載の方法。
【請求項５０】
前記層がバッチで処理され、測定される前記層よりも所定のピッチ分だけ先行するバッチ内の１つの層の厚みを補正している間に、前記バッチ内の１つの層の厚みが測定されることを特徴とする、先行する１６項の請求項のいずれかに記載の方法。
【請求項５１】
所定のバッチ内の複数の層が同じ最終的な目標とする厚みを共有し、厚み補正が行なわれると、共通の目標にできる限り近い、バッチのための平均層厚が得られることを確認することにより、各層のためのレシピが個別に規定されることを特徴とする、先行する請求項に記載の方法。
【請求項５２】
前記レシピは、全ての層にわたる均一な厚み修正に対応することを特徴とする、先行する１８項の請求項のいずれかに記載の方法。
【請求項５３】
前記レシピは、層の表面にわたる格差のある厚み修正に対応することを特徴とする、先行する１９項の請求項のいずれかに記載の方法。
【請求項５４】
先行する２０項の請求項のいずれかに記載の方法を実施するための装置であって：
・厚み測定手段；
・厚み補正手段；及び
・厚み補正仕様を記憶するための手段に関連付けられ、前記厚み測定手段に接続され、層に関して測定された測定値を、かかる厚み測定手段から受けるとともに、かかる厚み補正手段に接続され、当該厚み補正手段に対して前記厚み補正仕様を送るプロセッサユニット；
を備えることを特徴とする装置。
【請求項５５】
前記厚み測定手段が偏光解析器を備えることを特徴とする、先行する２１項の請求項のいずれかに記載の方法。
【請求項５６】
前記厚み測定手段が反射率計を備えることを特徴とする、先行する２２項の請求項のいずれかに記載の方法。
【請求項５７】
前記厚み測定手段が、Acumap（登録商標）タイプの装置を備えることを特徴とする、先行する請求項に記載の装置。
【請求項５８】
前記厚み補正手段が、RTP XE Centura（登録商標）タイプの装置を備えることを特徴とする、先行する４つの請求項のいずれかに記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ電子機器および光電子機器の少なくとも一方のための半導体部品の製造に関する。
【０００２】
より正確には、本発明は、かかる部品を形成するための薄層の製造および形成の少なくとも一方において適用され、前記層の厚みを測定し、その後に厚み補正を施す。
【０００３】
更に正確には、第１の主な態様において、本発明は、半導体材料からなる薄層を形成する方法であって、前記層の厚みを補正するステップを含み、前記層の厚みを補正する前記ステップ自体が：
・前記層の測定された厚み形状を取得する工程；
・測定された前記厚み形状から厚み補正仕様を推定する工程；及び
・前記仕様にしたがって前記層の厚みを補正する工程；
を含む方法に関する。
【０００４】
第２の主な態様において、本発明は、半導体材料からなる薄層の厚みを補正するための方法であって：
・前記層の少なくとも１つの厚み測定値を取得する工程；
・取得された前記厚み測定値に応じて前記層に適用される厚み補正仕様を判定する工程；及び
・前記補正仕様にしたがって前記層の厚みを補正する工程；
を含む方法に関する。
【０００５】
また、本発明は関連する装置に関する。
【背景技術】
【０００６】
前述した薄層は、複数の連続するステップを含む製造設備の最後に形成される。
【０００７】
スマートカット（登録商標）法は、かかる製造方法の一例である。
【０００８】
前記方法の一般的な説明は、Jean-Pierre Colingeによる文献“シリコン・オン・インシュレータ（ＳＩＯ）技術：ＶＬＳの材料”第２版（特に５０〜５１頁参照）において見出すことができる。
【０００９】
かかる方法によれば、半導体材料からなる薄層および膜を得ることができる。前記方法の１つの変形例は、以下のステップを含む。
【００１０】
第１のステップ中に、半導体材料からなるウエハの少なくとも一方の表面が酸化される。
【００１１】
第２のステップ中に、イオン注入によりウエハの表面下に脆弱領域が形成される。
【００１２】
第３のステップである“ボンディング”中に、ウエハの前記表面が支持基板と密接して、この支持基板に対して固定される。
【００１３】
第４のステップ中に、ウエハと支持基板とによって構成される集合体は、ウエハ内の前記脆弱領域で剥離を形成するのに適した処理に晒される。
【００１４】
第５のステップ中においては、特に剥離によって生じる欠陥を減らすこと、および十分に低い粗さレベルに戻すことの少なくとも一方を実施するため、基板を含む部位の注入面に対して仕上げ技術が実施される。
【００１５】
一例として、アニーリングを実施する技術を教示した文献仏国特許FR2797713および研磨ステップおよび酸化ステップを実施する技術を教示した文献仏国特許FR2797714において、仕上げ技術の例示を見出すことができる。
【００１６】
このように、スマートカット（登録商標）法によれば、第１のステップ中に形成される酸化物層をウエハの注入面上に保持し、ボンディングステップ中に酸化物層を支持基板とウエハとの間に介在させることにより、多層シリコン・オン・インシュレータ（ＳＩＯ）型の構造を形成することができる。
【００１７】
スマートカット（登録商標）法の特定の実施において、ＳＯＩ構造を製造するステップ１０１〜１０５を図１に示す。これらのステップについて、以下に説明する。
【００１８】
ＳＯＩ構造を製造することができる他の種類の方法も存在することを明記しておく。
【００１９】
いかなる種類の方法を実施しても、製造設備に含まれる新たな各ステップは、必然的に層上での処理および介入の少なくとも一方を必要とするため、製造不良が生じる更なる危険性がある。
【００２０】
不良の一種は、製造メーカが必要とする厚み仕様から層の厚みが逸脱する、というものである。特に以下の記載に関する、厚み仕様と一致しない層厚を結果的に生じる欠陥を理由に、層を拒絶することができる：
・層の平均厚；及び
・所定の層内の厚み不均一性（多くの場合、“ウエハ内”均一性のための要件を満たしていないもの、と称する）の少なくとも一方。
【００２１】
層は一般にバッチで製造され、また、所定のバッチの様々な層間における均一な厚み（“ウエハ間”均一性と称する）のための仕様を満たすことが望ましい。
【００２２】
バッチは、同じ条件下で同じ製造ステップ（同じアニーリング等）に晒された複数の層に対応していてもよい。
【００２３】
また、バッチは、特定の任意の方法で定義された一群の層に対応していてもよい。例えば、これらは、所定の時間（一日あるいは他の幾らかの時間）にわたる製造に対応していてもよい。
【００２４】
実際には、多くの場合、製造の終了時においてバッチの全ての層において同じ平均厚みを得ることが望ましい（ある所定の許容範囲内  − 一般的な前記許容範囲は数パーセント）。
【００２５】
また、一般的には、最終的な厚み仕様（例えば平均厚値によって表わされる）が様々なバッチの層において同じである場合には、様々なバッチの層間で“バッチ間”均一性を得ることが望ましい。
【００２６】
したがって、薄層の厚みを測定するための技術を実施する厚み検査ステップは、一般には、製造設備に沿って、終始層を処理するための特定のステップに関連付けられる。
【００２７】
かかる検査ステップでは、層が、引き続き行われる電子部品の適切な作業に有害となる厚み不良を有している場合、その層は拒絶される。
【００２８】
図１に示すＳＯＩを形成するためのスマートカット（登録商標）法における主なステップの実施例に戻ると、厚み検査ステップが菱形１０７で概略的に示してあり、かかる厚み検査ステップは、ＳＯＩを形成する方法の各ステップの下流側；酸化ステップ１０１の後；注入ステップ１０２の後；ボンディングステップ１０３の後；熱処理ステップ１０４の後；及び仕上げステップ１０５の後に位置している。
【００２９】
当然ながら、図１に示す構成は厚み検査ステップ１０７の実施のうちの“最高の利益を追求する”形態である。実際には厚み検査ステップは、ＳＯＩを形成する方法の全てのステップに関連付けられてはおらず、かかるステップの幾つかにだけ関連付けられている。
【００３０】
測定される厚みが満足できるものである場合、その層は以下のステップへと移行する。そうでない場合には、その層の素子は拒絶されてステップ１０８で廃棄される。
【００３１】
複数の層厚検査ステップを含むこの従来型の方法では、材料が損失するとともに、層の厚みに影響を与える製造ステップを非常に厳密に検査する必要があることから、結果として製造設備のスループット率が下がってしまう。
【００３２】
これらの欠点を低減するための１つの解決策は、厚みについての様々な一連の検査を排除すること、あるいは、製造の最後に厚み補正ステップを含めることにより、厚み検査に関する制約を緩和することである。
【００３３】
この場合、層の製造プロセスの様々なステップに関する制約を緩和することにより、前記プロセスの作業を簡略化し、迅速にすることができる。
【００３４】
この目的のため、効果的で正確に厚みを補正する方法および装置を実施することが重要である。これは、特に、層の形成技術の向上に伴い、薄層の層みが年々薄くなってきていることによるものである。
【発明の開示】
【発明が解決しようとする課題】
【００３５】
第１の主な態様：同時層厚補正
この必要性を満たすための第１の試みは、Q. Y. TongおよびU. Goseleによる文献“半導体ウエハボンディング：サイエンス・アンド・テクノロジー”に記載の、所謂プラズマ式ケミカルエッチング（ＰＡＣＥ）法により提案されている。
【００３６】
ＰＡＣＥ法の主なステップは、概略的には以下の通りである。
【００３７】
光反射技術により薄層の厚み測定値を取得した後、制御ユニットは、層の厚みを補正するための仕様を推定することにより、制御ユニットが受ける測定値に対して応答する。
【００３８】
厚み補正装置は、制御ユニットから厚み補正仕様を受けた後、仕様の適用時に層の厚みの欠陥を補正する。
【００３９】
ＰＡＣＥ法によって実施される厚み補正装置は、プラズマ式ケミカルエッチングの技術を使用する。この技術は、基本的に、層に対して局在化された化学エッチング技術を使用する。
【００４０】
したがって、かかる技術を適用するツールは、層から材料を除去するのに適している。
【００４１】
該ツールは層の面積よりも非常に小さい領域から材料を除去するため、厚み補正が層上で局所的に行なわれる。
【００４２】
また、該ツールは、層上での移動に適しているため、ある程度の時間持続する複数のシーケンスを含む経路に続いて、全部または一部の層上にわたって移動する。
【００４３】
上記は、パスシーケンスおよびエッチング時間を定義する制御ユニットによって既に形成された層補正仕様である。かかる仕様は、層に関して行なわれた測定から推定される厚みのマップと直接に結び付けられる。
【００４４】
したがって、かかる厚みを減少させる方法は、製造された各層の厚み特性に適合される処理を適用し、各層に対して個別に修復作業を行なう。
【００４５】
しかし、プラズマ式ケミカルエッチングの技術を使用する厚み補正装置に関するＰＡＣＥ法は、幾つかの欠点を伴う。
【００４６】
第１に、かかる技術が実施される条件は、非常に制約的である。
【００４７】
エッチングが行なわれる反応チャンバは、エッチング工程によって汚染されるため、頻繁にメンテナンスを行なう必要がある。
【００４８】
反応チャンバ内に真空を形成する必要性があることが、かかる方法を実施する際の更なる制約となる。これは、真空度を高めるために、大きく高価なポンプ手段、十分なシール手段、高性能な監視手段を必要とするためである。
【００４９】
第２に、層上の材料を除去するツールを、エッチングによる局所的な材料除去に付随する経路に沿って移動させる原理においては、層の処理が非常に長く困難である。
【００５０】
したがって、薄層を大量生産するための設備で、エッチングにより層を処理するステップを含むことは困難である。それは、薄層をエッチングチャンバに対して搬出入する速度によって生産速度が低下してしまうためである。
【００５１】
第３に、プラズマ式ケミカルエッチングの技術自体が欠点を伴う。かかる欠点の幾つかは、非常に薄い層を処理する際には、更に増幅される。
【００５２】
前述したように、非常に精細に除去される多くの材料の制御がさらに重要となっており、厚みが薄い層を製造することが望ましい。
【００５３】
特に、非常に反応性が高い環境下で薄層をプラズマに晒すと、結晶構造中に欠陥が生じる可能性があるとともに、層内に電荷が蓄積される可能性がある。これは特に層が薄い場合には有害である。
【００５４】
上記の制限により、平均厚みが１ミクロン（μｍ）を超える層に対するＰＡＣＥの適用が、実際には制限されてしまう。
【００５５】
ＰＡＣＥ技術の分解能は、実際には、最終的に得られる数百オングストローム（Å）程度の厚みを超える精度に制限される。したがって、この精度によれば、数パーセント程度の精度で１μｍ程度の厚みの層を形成することはできる。
【００５６】
しかし、例えば望ましい厚みが１０００Å程度である非常に薄い層の場合、最終的な厚みの許容範囲が数パーセントであると、分解能が数十オングストロームとなるため、前述したＰＡＣＥ技術を用いることは想定できない。
【００５７】
したがって、この技術は、その平均厚が１μｍの値を下回るような場合に薄層の厚みを補正するのには適していない。
【００５８】
最後に、ＰＡＣＥで実施されるプラズマの特性を制御して、直径が大きい基板を処理することは難しいということを付け加えておきたい。
【００５９】
したがって、ＰＡＣＥ法に対応して試みられる解決策は多くの制限を伴う。
【００６０】
有効で正確な手法で厚みを補正するための方法および装置の導入の必要性を満たすための、第２の試みも知られている。
【００６１】
Epion Corporationによる国際特許公報01/83238は、第２の技術の一例を開示している。
【００６２】
しかし、この場合も、ＰＡＣＥ技術に関して前述した幾つかの制限が依然として加わる。
【００６３】
特にEpionによって提案された技術も、その導入には高い費用がかかり、かつ複雑である。
【００６４】
この場合も、反応チャンバ内を真空にする必要がある。
【００６５】
この第２の種類の技術の別の主な制限は、ここでも個別に規定された処理が層の異なる領域で順次に行なわれるという点であり、それにより処理時間が長くなってしまう。
【００６６】
この第２の種類の技術における更なる欠点は、特にＳＯＩを製造する際に意図する用途にとって十分に低い粗さのレベルを得ることができないという点である。
【００６７】
これに対し本発明は、後述するように、対象となる層の位置に応じて格差をつけて、同時に層の全面を処理できる技術を提案しており、この技術によれば、研磨工程を用いて得られる粗さのレベルに等しい、非常に小さな粗さを得ることができる。
【００６８】
用語“同時に”は、層の表面の様々な領域が同時に処理されることを意味するために用いられる。
【００６９】
なお、ウエハに関連するデータ、例えば層厚を示すデータを取得する周知の方法および装置が存在する。
【００７０】
かかる方法及び装置の一例が、文献国際特許公報WO0225708によって提供されている。
【００７１】
しかし、この文献は、かかるデータを使用して層の全面の厚みを同時に補正する方法に関する情報を全く提供していない。
【００７２】
したがって、前述した様々な試みは制限を伴う。
【００７３】
本発明の第１の目的は、これらの制限を解消することである。
【００７４】
この目的を達成するため、本発明は、本発明の第１の主な態様における第１の特定の態様において、半導体材料からなる薄層を形成する方法であって、前記層の厚みを補正するステップを含み、前記層の厚みを補正する前記ステップ自体が：
・前記層の測定された厚み形状を取得する工程；
・測定された前記厚み形状から厚み補正仕様を推定する工程；及び
・前記仕様にしたがって前記層の厚みを補正する工程；
を含む方法において、
前記厚み補正は、前記層の表面の異なる領域で層厚を局所的及び選択的に適合させつつ、前記層の全面を同時に処理する技術を実行することを特徴とする方法を提供する。
【００７５】
本発明のこの特定の態様における方法の、好適で非限定的な態様は、以下の通りである：
・厚みを補正するための前記技術が犠牲酸化を実施する；
・前記厚み補正仕様は、形成される層の表面上にわたる均一な厚み補正に対応する；
・前記厚み補正仕様は、形成される層の表面上にわたる格差のある厚み補正に対応する；
・前記厚み補正仕様は、形成される層の表面上にわたる格差のある厚み補正とともに、形成される層の表面上にわたる均一な厚み補正に対応する；
・前記厚み補正仕様は、その厚みが全体にわたるできる限り均一な層を形成するように規定される；
・前記厚み補正中に前記層の全面が同時に処理される；
・前記層は、複数の層からなるバッチで形成される；
・前記層厚補正が層のバッチに対して行なわれる；
・バッチの層が一連の層を成して編成され、同じバッチ内の先行する層の厚みが補正されている間にバッチ内の１つの層の厚みが測定される；
・バッチの全ての層に関して１つの目標とする厚み形状が定義され、厚み補正が行なわれると、バッチの各層が目標とする厚み形状に近い最終的な厚み形状を有することにより、バッチの各層に対応する厚み補正仕様が個別に規定される；
・バッチの全ての層に関して１つの目標とする厚み形状が定義され、バッチの１つの層に対して少なくとも１回行われる厚み測定に応じてバッチの全ての層の厚み補正仕様が同一である；
・前記目標とする厚み形状が１つの目標値から成り、前記目標値は、バッチの各層の全面にわたって得られる１つの目標とする厚みを示す；
・測定値を取得する前記工程が偏光解析器によって行なわれる；
・測定値を取得する前記工程が反射率計によって行なわれる；
・熱酸化技術によって前記犠牲酸化が行なわれる；
・急速熱酸化技術によって前記犠牲酸化が行なわれる；
・犠牲酸化中に前記層の異なる場所を選択的に酸化するための手段が導入される；
・犠牲酸化中に、前記層の異なる位置に対向して位置し、選択的に給電されることにより層が酸化される温度を局所的に調整することができる複数のヒータランプを有する装置が導入される；
・スマートカット（登録商標）方法の主なステップをも実施する。
【００７６】
また、第１の主な態様における第２の特定の態様において、本発明は、多層構造を成す半導体材料層を製造するための前記方法の使用を提供する。
【００７７】
かかる使用の、好適で非限定的な態様は、以下の通りである：
・前記層がシリコンから成り；また、
・前記多層構造がＳＯＩ構造である。
【００７８】
また、第１の主な態様における第３の特定の態様において、本発明は、上記の態様におけるいずれか１つに係る方法を実施するための機械であって、かかる機械は、１つの層における厚み形状測定値を取得するための手段と、犠牲酸化によって層厚を補正するための手段とを備えることを特徴とする。
【００７９】
かかる機械の好適で非限定的な態様は以下の通りである：
・機械は、前記測定値取得手段および前記厚み補正手段に接続されたプロセッサユニットを更に備える；
・厚み形状測定値を取得するための前記手段、前記厚み補正手段、前記プロセッサユニットが前記機械内で一体化される；
・厚み形状測定値を取得するための前記手段が反射率計を導入する；
・厚み形状測定値を取得するための前記手段がAcumap（登録商標）タイプである；
・前記厚み補正手段は、少なくとも１つの層の全面の厚みを、同時に選択的に処理するのに適している；
・前記厚み補正手段は、一度に１つの層の厚みを補正する；
・前記厚み補正手段がRTP XE Centura（登録商標）タイプである；
・前記厚み補正手段によって層のバッチ全体の厚みを補正することができる；及び
・前記厚み補正手段がチューブオーブンである。
【００８０】
後述するように、また、本明細書の記載から明らかなように、前述した本発明の方法は、特に以下の目的を達成することができる：
・特に、中間の厚み検査工程を排除できるようにすることにより、また、１つの工程で各層を処理することにより、薄層を形成するための設備の生産性を向上させる；
・層の製造ステップに関する制約を緩和することにより、歩留りを向上させる効果をもたらす；
・それに伴って不良品を減少させる；
・厚みが必要な仕様に近く、層の結晶の質を損なわない値に達することにより、薄層の質を向上させる； 及び
・１μｍ未満の平均厚、可能であれば例えば０．１μｍ程度の平均厚、あるいは０．１μｍ程度の平均厚を有する層における層厚の欠陥を補正する。
【００８１】
第２の主な態様：厚み補正仕様の詳細
前述したように、層の平均厚に関する欠陥および所定の層内の厚みの均一性の乏しさの少なくとも一方を理由に、層を拒絶することができる。
【００８２】
層は一般にバッチで製造されるが、この場合、バッチの転移された層の全てに関して同じ目標とする厚みが（所定の許容範囲内で）求められる。
【００８３】
その結果、所定のバッチの様々な層間で均一な厚み（“ウエハ間”均一性と称する）のための仕様を満たすことが望ましい。
【００８４】
ウエハ間及びウエハ内の最適な厚みを得るため、厚み補正は、各層において以下の工程を含んでもよい：
・層厚の少なくとも１つの測定値を取得する工程；
・取得された前記厚み測定値に応じて前記層に適用する必要がある厚み補正仕様を決定する工程；及び
・前記補正仕様を適用して前記層の厚みを補正する工程。
【００８５】
層の測定値に応じて、また、層にとって望ましい目標とする厚みに応じて、各層毎に“個別に規定された”厚み補正仕様の計算を想定する。
【００８６】
かかる計算は、各層のための新たな厚み補正仕様を形成するため、各層毎に繰り返される。
【００８７】
しかし、かかる計算は、場合によっては不必要な程大量になることがある。
【００８８】
特に、層をバッチで製造する場合、所定のバッチ内の層は、補正前において比較的類似した厚みを有する。これは、バッチ内の全ての層が、一般的には、形成方法における同じ事前のステップ（アニーリング等）に同時に晒されているためである。
【００８９】
かかる状況においては、バッチ内の新たな各層のための個々の仕様を形成するための計算を全て繰り返すと、計算資源や時間を無駄に消費してしまう可能性がある。
【００９０】
更に、一般的には、各層に対して適用されるべき厚み補正仕様を決定する作業を削減して簡略化することが望ましい場合がある。
【００９１】
層厚に関する目標値は厳密ではあるが、それらには、ある程度の許容範囲が存在する。
【００９２】
したがって、各層に関する補正仕様によって厚み補正工程を行なうことができ、許容範囲内で目標とする厚みに到達できるのであれば、実際には、各層毎に個別に規定された厚み補正仕様を形成する必要はない。
【００９３】
第２の主な態様に係る本発明の別の目的は、かかる補正を行なうための有意な手段を提供することである。
【００９４】
この目的を達成するため、前記第２の主な態様における第１の特定の態様において、本発明は、半導体材料からなる薄層の厚みを補正するための方法であって：
・前記層の少なくとも１つの厚み測定値を取得する工程；
・取得された前記厚み測定値に応じて前記層に適用される厚み補正仕様を決定する工程；及び
・前記補正仕様にしたがって前記層の厚みを補正する工程；
を含む方法において、
補正仕様を決定する前記工程は：
・取得された前記厚み測定値に基づいて前記層の厚み形状を規定し；
・前記厚み形状と記憶された一般的な形状とを比較し、前記一般的な形状のそれぞれが対応する前記厚み補正仕様（またはレシピ）に関連付けられて記憶され；かつ
・記憶された一般的な形状を選択することにより、その厚みが補正される層と、選択された一般的な形状に関連付けて記憶された厚み補正仕様とを関連付ける；
ことを含むことを特徴とする方法を提供する。
【００９５】
かかる方法の好適で非限定的な態様は以下の通りである：
・かかる方法は、記憶された一般的な形状と前記レシピとの間に関連性を規定することができる構成ステップを含む；
・前記構成は、層の製造のために規定された厚み形状のための目標とする仕様（すなわち目標）を、入力データの１つの項目として有するアルゴリズムによって実施される；
・前記厚み測定値、前記一般的な形状、前記目標が同一のメッシュを使用して定義される；
・目標が変更される度に、前記構成アルゴリズムが自動的に再起動されることにより、前記一般的な形状と前記レシピとの間の対応関係を定義する新たな構成が規定される；
・かかる方法は、少なくとも１つの構成を記憶することを含む；
・かかる方法は、複数の構成を記憶し、所望の構成を選択することを含む；
・前記一般的な形状および前記レシピの少なくとも一方は、所望の数のレベルを有するカテゴリーおよびサブカテゴリーを定義するツリー構造に分類される；
・前記一般的な形状のツリー構造の複数の領域を選択でき、その領域の範囲内で一般的な形状を選択するための検索を行なう；
・前記レシピのツリー構造は、ツリー構造内へ深く入り込むほど、さらに細かくなる詳細のレベルによって定義される；
・構成を規定するために、一般的な形状に関連付けるためのレシピを検索する前記構成アルゴリズムは、レシピ全てにわたって検索するのではなく、前記目標と前記一般的な形状との間の厚みの差に応じてレシピのカテゴリーを選択することから検索を開始する；
・構成の目的のために、一般的な形状のツリー構造の所定のレベル（“開始レベル”）とレシピのツリー構造の所定のレベル（“到達レベル”）との間にリンクが確立されることにより、開始レベルの所定のカテゴリーに属する一般的な形状のそれぞれについて、レシピの到達レベルのカテゴリーが存在し、構成中にこの開始レベルにおける一般的な形状のためのレシピの全ての検索が、前記到達レベルのカテゴリーへと自動的に方向付けられ、レシピのツリー構造内の深くへと、引き続き検索する；
・レシピのツリー構造がレシピパラメータによって定義される；
・レシピのツリー構造におけるレシピの高位カテゴリーは：
＞  層の表面全体のための均一厚み補正仕様を定義する第１の高位のレシピカテゴリー；及び
＞  前記表面にわたる厚み補正仕様のための全体的分布パラメータに応じた他の高位カテゴリー；
を含み；
・厚み補正が層の全面に対して同時に適用され、層の表面上における位置に応じて前記補正を異ならせることができる；
・層厚補正が犠牲酸化を使用する；
・前記層がバッチで処理され、測定される前記層よりも所定のピッチ分だけ先行するバッチ内の１つの層の厚みを補正している間に、前記バッチ内の１つの層の厚みが測定される；
・所定のバッチ内の複数の層が同じ最終的な目標とする厚みを共有し、厚み補正が行なわれると、共通の目標にできる限り近い、バッチのための平均層厚が得られることを確認することにより、各層のためのレシピが個別に規定される；
・前記レシピは、全ての層にわたる均一な厚み修正に対応する；そして
・前記レシピは、層の表面にわたる格差のある厚み修正に対応する。
【００９６】
また、本発明は、その第２の主な態様における第２の特定の態様において、前述した種類の方法を実施するための装置は：
・厚み測定手段；
・厚み補正手段；
・厚み補正仕様を記憶するための手段に関連付けられ、前記厚み測定手段に接続され、層に関して測定された測定値を、かかる厚み測定手段から受けるとともに、かかる厚み補正手段に接続され、当該厚み補正手段に対して前記厚み補正仕様を送るプロセッサユニット；
を備えることを特徴とする装置である。
【００９７】
かかる装置の別の好適で非限定的な態様は、以下の通りである。
・前記厚み測定手段が偏光解析器を備える；
・前記厚み測定手段が反射率計を備える；
・前記厚み測定手段がAcumap（登録商標）タイプの装置を備える；
・前記厚み補正手段がRTP XE Centura（登録商標）タイプの装置を備える。
【発明を実施するための最良の形態】
【００９８】
本発明の他の態様、目的、利点は、添付図面を参照しつつ、以下の詳細な説明を読むことでより明らかになる。
【００９９】
以下の説明に先立ち、用語“薄層”の使用は、ここでは厚みが数オングストロームから数十ミクロンの範囲にある材料からなる層を意味することを明記しておく。
【０１００】
一般に、かかる薄層は好ましくはスマートカット（登録商標）法によりシリコン等の半導体材料から形成される。
【０１０１】
ただし、かかる薄層は以下のように：
・蒸着技術（例えば多結晶シリコンの蒸着）によって、またはエピタキシャル成長技術（例えば単結晶シリコンのエピタキシャル成長）によって、あるいは；
・スマートカット（登録商標）技術以外の層転移技術によって；
も得ることができることを明記しておく。この点で、転移技術とは、特に半導体材料からなる基板中に脆弱領域を形成した後、この脆弱領域で剥離を行なって層を形成する技術であってもよい。更に：
＞  半導体材料がシリコンであってもよい。この場合、層がＳＯＩ表面層に対応してもよい；
＞  転移技術は、スマートカット（登録商標）の技術以外に、例えばEltran（登録商標）型の技術により、或いは幾つかの他の種類の転移技術により構成されてもよい；
ということを明記しておく。
【０１０２】
いずれの場合も、層の材料は酸化することができる材料（例えばシリコン系の材料、しかし、例えばＳｉＣ，ＳｉＧｅ等の他の材料も考えられる）であることが好ましい。
【０１０３】
この薄層は、“基板”と称する支持体に対して有意に固定される。支持体は、層と基板（“ウエハ”としても知られる）とを含む集合体を補強するのに役立つ。
【０１０４】
基板は、半導体（例えばシリコン）または複数の半導体層からなる積層体、または実際には異質な構成要素からなる積層体、もしくはある程度進行した前処理段階での構成要素の一部からなる積層体を備えることが有意であろう。
【０１０５】
ここで図２を参照する。図２は、スマートカット法（登録商標）の主なステップを実施する薄層を形成するための、本発明の方法の一実施例を示す。
【実施例１】
【０１０６】
この実施例において、薄層はＳＯＩにおけるシリコンからなる層である。
【０１０７】
しかし、本発明は、エピタキシャル成長（特に単結晶シリコン）によって、または実際には蒸着（特に多結晶シリコン）によって形成された、例えばシリコン層等の層を含む任意の種類の薄層の形成に適用できる。
【０１０８】
また、本発明は、種々のスマートカット（登録商標）タイプの方法にも制限されないが、逆に、本発明は薄層を形成するための任意の種類の方法に適用される。
【０１０９】
更に図２を参照すれば分かるように、図１に示した手順と比較すると、厚み検査ステップ１０７が省略されているため、厚み検査ステップに伴って生じる、その手順における多くの損失や処理速度の低下が回避される。
【０１１０】
結果的に、後述するように最終的な厚み補正ステップを設けるため、薄層を形成する様々なステップに関連する制約を緩和することもできる。
【０１１１】
ただし、本発明の一部の変形例においては、かかる方法において特に必要な場合、１つまたは複数の中間検査ステップ１０７は、そのまま設けておくことができることも明記しておく。
【０１１２】
本発明において、層厚を検査するための処理がなされるのは、仕上げの最中である（ここでは、参照符号１０５’で示す）。
【０１１３】
図２に示すように、仕上げ処理１０５’は補正ステップ１５０’を含み、補正ステップ１５０’は、それ自体が、各層に適用される以下の３つの工程を含む：
・少なくとも１つの測定された層の厚み形状を取得する工程１０５１’；
・工程１０５１’において取得された測定された厚み形状に基づいて、層に適用される補正厚み仕様を推定する工程１０５２’；
・前記仕様に基づいて層厚を補正する工程１０５３’。
【０１１４】
用語“形状”の使用は、層の厚み特性の表示を意味することを明記しておく。
【０１１５】
かかる形状は、層の全面を覆う二次元メッシュによって構成されてもよい。かかる状況において、測定された層の厚み形状は、メッシュの結節部で行なわれる一連の測定によって得られる。
【０１１６】
ただし、特に所望の詳細のレベル、または、得ようとする所望の速さのスループットに関し、機械の能力に応じて形状の定義を適合させることができる。
【０１１７】
したがって、その最も簡単な形態における“形状”を１つの測定点として定義することができる。
【０１１８】
後述するように、“形状”という概念は、層上で行なわれる測定だけでなく、工程１０５３’を実施するための厚み補正手段に伝えられる厚み補正仕様にも関連している。
【０１１９】
以下で詳細に説明するように、厚み補正工程１０５３’は犠牲酸化を実施する。
【０１２０】
厚み補正ステップ１０５０’に引き続いて、例えば水素中でアニーリングを実施するなど、付加的な仕上げステップ１０５４’を行なってもよい。
【０１２１】
また、図２は廃棄ステップ１０８を示す。この廃棄ステップは、工程１０５１’において取得された測定された層の厚み形状が不適当で、十分な補正を層に適用して所望の層厚形状を方法の最後に得ることができない場合には、仕様を推定する工程１０５２’の後に行なってもよい。
【０１２２】
＜測定形状取得＞
ステップ１０１〜１０４（図１を参照して説明したステップと同一である）中において薄層が形成されると、各薄層はステップ１０５’において仕上げ処理される。
【０１２３】
これを行なうため、ステップ１０５０’が最初に行なわれる。
【０１２４】
各ステップ１０５０’は、既に形成された層の少なくとも１つの厚み測定値を例えばリフレクタによって或いは偏光解析器によって取得する工程１０５１’から始まる。
【０１２５】
この層厚測定値の取得は、供給業者ＡＤＥから得られるAcumap（登録商標）反射率計等の装置によって行なわれてもよい。
【０１２６】
工程１０５１’の最後においては、各薄層毎に層厚マップの形態で厚み形状が利用可能である。
【０１２７】
したがって、バッチ製造においては、バッチ内の１つの層の厚みを測定して、同時に後述するその後の厚み補正工程１０５３’をバッチ内の前の層（バッチにおける直前の層または所定数の層を介在させて前に位置する層）に対して適用することができる。
【０１２８】
いずれの場合も、測定された形状は、厚み測定装置によって処理ユニットへと送られる。また、処理ユニットは、層の測定形状を記憶するのに適した記憶手段に接続されていてもよい。
【０１２９】
上記に関し、本発明を実施するための装置が以下のものを備えることを明記しておく：
・Acumap（登録商標）型の機械によって、前述したように構成されてもよい厚み測定手段；
・以下で詳しく説明する厚み補正手段；
・記憶手段（すなわち“メモリ”）に関連付けられ（層上で行なわれた測定に伴う測定値を受けるために）、厚み測定手段に接続されるとともに（厚み補正仕様を送るために）厚み補正手段に接続されたプロセッサユニット。
【０１３０】
また本発明は、前述した様々な手段（厚み測定手段、厚み補正手段、プロセッサユニット）が互いに接続され、自動的に情報を交換するのに適した、完全に自動化された方法で実施できることを明記しておく。
【０１３１】
かかる状況において、機械は、層上で行なわれる厚み測定に応じて適用される“レシピ”を自動的に決定する（“レシピ”の概念については後述する）。
【０１３２】
ただし、前記３つの手段が、必ずしも互いに接続されない簡単な方法で本発明を実施することもできる。
【０１３３】
本発明の特に簡単な実施において、装置はプロセッサユニットを有しておらず、厚み測定手段および厚み補正手段のみを備える。
【０１３４】
かかる簡単な実施において、オペレータは、層上で行なわれる厚み測定を例えばリアルタイムで観察するとともに、厚み補正手段に対して厚み補正命令を発する。この場合、適用される厚み補正は、観察された厚み測定に応じてオペレータにより推定される。
【０１３５】
＜厚み補正仕様の推定＞
次の工程１０５２’は、厚み測定形状から厚み補正仕様を推定することからなる。
【０１３６】
各層で行なわれた厚み測定を、厚み補正手段に対して適用されるコマンドに変換する役割を果たすのがこの工程である。
【０１３７】
図３を参照すると、厚み補正仕様を推定するこの工程は、参照符号５００で示す前述の記憶手段に永久的に記憶される一般的な厚み補正仕様４１〜４９（ここでは“レシピ”と称する）を有する“ライブラリ”４０を利用することが好ましい。
【０１３８】
いずれの場合も、ライブラリの使用は本発明の第２の主な態様にしたがって具現化される。
【０１３９】
各レシピは厚み補正装置に供給される一組の仕様であり、これらの仕様は前記装置の動作を制御するために工程１０５３’の最中に実施される。
【０１４０】
レシピは記憶手段５００内に永久的に記憶されるが、これらのレシピは経時的に変更可能であることを明記しておくが、この場合は特に、オペレータが必要に応じてメモリ５００内のレシピを更新することができる。
【０１４１】
したがってこの場合、工程１０５２’は、ライブラリ４０内に記憶されたレシピの中から最も適したレシピを選択することからなる。
【０１４２】
この選択は様々な方法で行なうことができる。
【０１４３】
一つの実施において、その選択は一般的な複数の厚み形状（図３の例では２１〜２７）を有するリスト２０を使用することにより行なわれる。
【０１４４】
図３に示すように、一般的な厚み形状とレシピとの間には対応関係が確立される。より正確には、一般的な形状がそれぞれ１つのレシピに関連付けられている。
【０１４５】
一般的な形状とレシピとの間の一組の関連性は、プロセッサユニットの“構成”を定義する。
【０１４６】
所定の構成においては、複数の一般的な形状が１つのレシピに関連付けられてもよいことを明記しておく。
【０１４７】
一般的な形状とレシピとの間の関連性によって作られる構成も、メモリ５００内に記憶される。
【０１４８】
本発明は全自動の形態で実施することができる。その場合、プロセッサユニットにロードされる“構成”アルゴリズムによって構成を自動的に規定することができる。
【０１４９】
より正確には、構成アルゴリズムに入力されるデータ項目の１つが、層形成において規定された厚み形状の目標となる仕様（以下“目標”と称する）である。
【０１５０】
目標は、プロセッサユニットに関連付けられた入力手段を使用してオペレータ６００により適時に変更されてもよい。
【０１５１】
いずれの場合も、目標（参照符号３０で示す）はメモリ５００内に記憶される。
【０１５２】
目標を変更する度に、前述した構成アルゴリズムが自動的に再起動することにより、リスト２０内の一般的な形状とライブラリ４０内のレシピとの間の対応関係（これらの一般的な形状およびレシピは、メモリ５００内に永久的に記憶され続けるとともに、目標の変化によってそれ自体影響されない）を定義する新たな構成が規定される。
【０１５３】
したがって、まず前記構成アルゴリズムは、新たな目標毎に、特定の一般的な形状から目標を得るために、一般的な厚み形状のそれぞれと最適な厚み補正仕様を表わすレシピとを関連付ける。
【０１５４】
したがって“最適な厚み補正仕様”は、一般的な形状に対応する厚み形状を与える層に対して厚み補正が前記厚み補正仕様にしたがって適用される場合には、目標によって表わされる形状にできる限り類似する形状厚みを有する層が得られる仕様を対象にする。
【０１５５】
したがって、構成アルゴリズムによるこの関連付けは、目標を考慮に入れるだけでなく、一般的な形状およびレシピも考慮に入れる。
【０１５６】
このようにして、新たな関連性をメモリ５００内に記憶することができる。
【０１５７】
複数の異なる構成を、前記メモリ内に記憶できることを明記しておく。この場合、各構成は、異なる関連性を用いて一般的な厚み形状のそれぞれに対してレシピを割り当てる。
【０１５８】
かかる状況においては、ユーザが所望の構成を選択できるようにする手段が設けられる。
【０１５９】
目標３０およびリスト２０内の一般的な形状は、同様の大きさを示すパラメータ、すなわち、薄層の表面を覆う所定のメッシュを使用して表わされる厚み形状である点に注意しなければならない。
【０１６０】
本明細書において、用語“厚み形状”の使用は、層の所定の複数の点で得られる層における、一連の厚みの値を意味する。
【０１６１】
前述したように、これらの点はメッシュ内に分布している。メッシュは２次元であることが好ましいが、１次元であってもよく、或いは層の表面の１つの点であっても構わない。したがって、メッシュは以下の形状のための基準として役立つ：
【０１６２】
・工程１０５１’中に測定された厚み形状；
・リスト２０内に記憶された一般的な形状；及び
・同様に記憶された目標とする形状３０。
【０１６３】
しかし、本発明の変形例においては、記憶され且つ異なる詳細のレベルと共に使用されるこれらの３つの形状のカテゴリーの全てに備えておくことができることは言うまでもない（例えば、厚み測定値は、非常にきめ細かいメッシュを使用して得ることができるとともに、あまりきめ細かくないサブメッシュ上に定義される目標に関して使用され、例えば、層全体における１つの厚み値によって目標を構成することが一般的に可能である）。
【０１６４】
互いに全く関連付けられないメッシュを使用して定義される３つの形状のカテゴリーに備えておくことも可能である。すなわち、特に、測定された形状を定義するメッシュおよび補正形状を定義するメッシュは、互いに関連付けられる必要はなく、独立して定義される。
【０１６５】
しかし、一つの実施においては、本発明を実施するための装置内でこれらの３つの形状のカテゴリーが記憶され、且つ同じ詳細のレベルで使用される。
【０１６６】
したがって、任意の所定の時間にメモリ５００が以下のものを記憶することは言うまでもない。
【０１６７】
・更新することも可能な“不変”情報：
＞  一般的な形状のリスト２０；及び
＞  レシピのライブラリ４０；
・目標３０と共に少なくとも１つの構成。一度に１つのみの、かかる構成が常に選択される。
【０１６８】
ここで、図４を参照しつつ、構成を使用して工程１０５２’を実施する方法について説明する。
【０１６９】
仕上げる薄層２１０（図５参照）に基づいて、メモリ５００内に記憶された目標とする形状３０にできる限り類似する厚み形状を有する仕上げ薄層を得ることが望ましい。これは、工程１０５１’において薄層の厚みに関して測定を行なった後、工程１０５２’で選択されたレシピを使用して厚み補正を適用することにより行なわれる。
【０１７０】
レシピを推定する工程１０５２’に戻ると、この工程は２つのレベルで行なわれる。
【０１７１】
第１のレベルは、前述したアルゴリズム、すなわち所定の目標のためのレシピと一般的な形状との間の関連性を定義することによって装置の構成を行なうことに対応している。
【０１７２】
前述したように、完全に自動化された本発明の実施形態においては、目標の変更がある度に（例えば、ある特定の方法で薄層のバッチを処理するために）、構成アルゴリズムが実施される。
【０１７３】
いずれの場合も、完全に自動化された実施においては、装置内に記憶された構成を更新する選択肢をオペレータが利用できることを明記しておく。
【０１７４】
この場合、オペレータは、一般的な厚み形状とレシピとの間で特定の関連性を定義することにより任意の所望の構成を規定し、この構成を機械のメモリ内にロードして作業を始めることができる。
【０１７５】
一例として、構成アルゴリズムは、以下の作業を実行してもよい：
・一般的な形状のそれぞれにおいて、一般的な形状と目標とする形状３０との間の厚み値の差を評価する。それらの厚みの差は、その後、目標３０の形状と類似する形状を得るために一般的な形状に関して実施する必要がある厚み補正に対応する；及び
・一般的な形状のそれぞれにおいて、既に評価された厚み補正を実施するための最適なレシピを推定する。
【０１７６】
その後、この単なる例示としての実施においては、一般的な形状（２１〜２７）のそれぞれがレシピ（４１〜４９）に関連付けられ、以下の関連性、すなわち、２１＆４３；２２＆４６；２３＆４２；２４＆４９；２５＆４１；２６＆４７；２７＆４４が推定される。
【０１７７】
前述したように、使用者６００は、メモリ５００内に記憶されたパラメータ、例えば目標とする形状３０、一般的な形状（２１〜２７）およびレシピ（４１〜４９）の少なくとも一方を変更することができるとともに、ユーザ／メモリインタフェース（例えばキーボードおよびスクリーン）によりこれを行なうことができる。
【０１７８】
これらの変更は、パラメータの付加、削除および変換の少なくとも一つによって成すことができる。
【０１７９】
かかる変更の後、使用者は装置の再構成を引き起こしてもよい。すなわち、構成アルゴリズムを実行させて新たな関連性を規定してもよい。
【０１８０】
図４に示す工程１０５２’の第２のレベルは、記憶された目標３０および工程１０５１’で薄層２０１から得られた測定形状６０に応じてレシピ（４１〜４９）を選択することに関する。
【０１８１】
前述したように、装置が構成された場合にだけ、この第２のレベルが行なわれる。
【０１８２】
レシピ推定は２段階で行なわれる：
・測定された形状６０に最も類似する一般的な形状をリスト２０に記憶された一般的な形状の中から選択する選択ステップ。これは、測定された形状６０と所定のメッシュ（例えば、一般的な形状を定義するメッシュまたは前記メッシュのサブメッシュ）を使用する一般的な形状のそれぞれとの間の厚み値の差を評価した後に行なうことができる；及び
・８０において、選択された構成によって供給された関連性により、一般的な形状２１〜２７に関連付けられたレシピ４１〜４９を推定する（このことに関しては、プロセッサユニットがメモリ５００の様々な領域に接続されることを明記しておく）。
【０１８３】
この実施例においては、測定された形状６０に最も類似する一般的な形状が参照符号２３で示してあり、対応するレシピは参照符号４２で示すレシピである。
【０１８４】
推定されたレシピ４２は、測定された形状６０に対応する方法で厚み補正を制御するのに適したパラメータを含む。
【０１８５】
選択されたレシピを適用することにより得られる厚みにできる限り適合させるために、リスト２０内の一般的な形状の数およびリスト４０内のレシピの数を増やすことができる。
【０１８６】
この考え方においては、例えば薄層の特定のバッチに関して、厚み測定値に基づいてレシピを選択するために使用されるレシピのリストおよび一般的な形状のリストを適合させることもできる。
【０１８７】
したがって、本発明の変形例において、一般的な形状およびレシピのリスト２０および４０の少なくとも一方は、特定の方法で、例えばカテゴリーおよびサブカテゴリーを定義するツリー構造（幾つかの所望数のレベルを伴う）で分類される。
【０１８８】
かかる状況においては、例えばカテゴリーやサブカテゴリーからなるツリー構造、例えばその葉（最も深いレベル）が一般的な形状のリスト２０によって構成されるツリー構造を使用することにより、一般的な形状を同様の形状のカテゴリーにグループ化することができる。
【０１８９】
例えば、一般的な形状の非常に一般的な特徴に基づいてカテゴリーを定義することができるとともに、ツリー構造内のより深いレベルでグループを定義する場合には、さらにきめ細かい特徴を使用することができる。
【０１９０】
かかる状況においても、装置のインタフェースを使用して、選択７０を行なうために検索すべき一般的な形状のツリー構造の領域を選択することができる。
【０１９１】
これにより、特定のバッチ内の層と、同じ一般的な特徴を有さない一般的な形状とを比較しなくても済み、また、測定された層の求められる形状に類似する一般的な形状を含むカテゴリー中のみから検索することができる。
【０１９２】
かかる状況において、選択７０は、ツリー構造が有するレベルの数と同じ数のステップで行なわれる。最初の選択ステップは、ツリー構造内の高いレベルのカテゴリーを選択するのに役立つ。その後の各ステップは、一般的な形状の適切なリストが選択されるまでツリー構造のレベルが１レベル下がる度にサブカテゴリー、サブサブカテゴリー等を選択して、最終的に最適な一般的形状を選択するのに役立つ。
【０１９３】
いずれの場合も、一般的な形状を選択するために検索する必要がある一般的な形状のリスト毎に１つの構成が選択され、一般的な形状が選択された場合、それは、レシピを推定するために使用される一般的な形状を含むリストの構成である。
【０１９４】
一連のステップにおけるこの選択により、測定された形状６０を、厚み仕様に関して内容が増大し、精度が高まる一連のカテゴリーに分類することが可能になる。
【０１９５】
そのことにより、記憶された一般的な形状のうちのどの形状が測定された形状６０に最も類似しているかを判定するステップ中において、有効性および処理速度が高まるという利点が得られる。
【０１９６】
他の変形例も存在し得る。この変形例は、第２のレベルではなく第１のレベルにおいて同じ態様で機能する工程１０５２’に関連している。
【０１９７】
したがって、一般的な形状の全てを一般的な形状のツリー構造内で順序付けられた複数のリスト２０に分割、およびレシピツリー構造内で同様に体系付けられた複数のリスト４０内での全てのリストの順序付けの少なくとも一方で、構成アルゴリズムを実施することができる。
【０１９８】
かかる状況においては、構成を規定するため、一般的な形状に関連付けられるレシピを検索する構成アルゴリズムは、全てのレシピにわたって検索するのではなく、目標と一般的な形状との間の厚みの差に応じてレシピのカテゴリーを選択することから（すなわち、前記厚みの差に最もよく一致するレシピのカテゴリーを選択することにより）検索を始める。
【０１９９】
この場合も、レシピのツリー構造は、ツリー構造中へ深く入り込むにつれて、さらに内容が細くなるレベルによって（例えば、僅かな厚み補正パラメータを使用して高レベルのカテゴリーを定義するとともに、レシピのためのより完全な定義をもってツリー構造の底部で終了することにより）定義される。
【０２００】
また、構成の目的として、一般的な形状のツリー構造の所定の１つのレベル（“開始レベル”）とレシピツリー構造内の１つのレベル（“到達レベル”）と間にリンクを規定することもできる。そして、かかる状況において、開始レベルの所定のカテゴリーに関連付けられた一般的な形状のそれぞれについての、レシピ到達レベルのカテゴリーが存在する。
【０２０１】
構成中、前記開始レベルの一般的な形状のためのレシピの検索はいずれも前記到達レベルカテゴロリーへと自動的に方向付けられる（レシピのツリー構造を連続的に下位へと検索し続ける）。
【０２０２】
また、構成中、一般的な形状のリスト２０を同じレシピに関連付け、または、レシピの同じリスト４０に関連付け、あるいは、更に一般的にはレシピツリー構造のある特定のレベルにおけるレシピの同じグループに関連付けることができる。
【０２０３】
同じことを一般的な形状の任意のリスト２０において行なってもよく、あるいは、更に一般的には、同じことを一般的な形状のツリー構造のある特定のレベルにおける任意のグループにおいて行なってもよい。
【０２０４】
また、内容における一連のレベルに関してではなく、レシピパラメータに関してレシピの構造を定義することもできる。
【０２０５】
したがって、例えば、以下のものを定義することができる：
・レシピのツリー構造の第１の最上位カテゴリー。この第１の最上位のカテゴリーのレシピは、層の全面にわたって均一な厚み補正仕様を定義する；
・表面にわたる厚み補正仕様の分布の全体のパラメータに応じた他の高位のカテゴリー。例えば：
＞  層の中央領域での大きな（あるいは、逆に小さな）厚み減少；
＞  層の所定の角度領域における厚みの大きな（あるいは、逆に小さな）減少；
＞  その他。
【０２０６】
したがって、その厚みが測定された層に適用されるレシピを選択しつつ、層のために測定された厚みマップの主な特徴に応じて、レシピのツリー構造内で誘導することができる。
【０２０７】
例えば、層が凹状の厚み形状を有する場合、システムは、測定された層と一致する凹状を成す形状厚みを自動的に関連付ける。この例を続けると、厚みの目標が“平坦”である場合、すなわち、全面にわたって一定の厚みを有している場合には、観察された凹形状を補正するためのリストを適用することが適切である。
【０２０８】
かかる状況においては、構成アルゴリズムにより、“凸状の”または“隆起した”レシピに対応する高位のカテゴリーを検索するライブラリからレシピを選択することができる。
【０２０９】
したがって、前述した実施例は、１つの層内で均一な厚みを得ようとする厚み補正に対応している。
【０２１０】
一般的な形状とレシピとの間にリンクを形成することに関する前述した考えは、実施されるツリー構造に関わらず、依然として適用することができる。
【０２１１】
全ての状況において、２つの前述したレベル、構成、測定された各層のためのレシピの選択は、工程１０５２’に対応している。
【０２１２】
好ましい実施形態において、レシピを推定する工程１０５２’は、それ自体が推定工程の少なくとも一部を実施するのにふさわしい、少なくとも１つの論理プログラムを記憶して実行するのに適した電子部品を有する装置によって行なわれる。一例として、これは、コンピュータ上でバイナリプログラムを実行することにより行なうことができる。
【０２１３】
前述した好ましい方法以外の方法で、厚み補正仕様を推定する工程１０５２’が実施されてもよいことを明記しておく。
【０２１４】
したがって、記憶された目標および取得された測定形状から補正仕様を形成するための任意の手段を実施することができる。
【０２１５】
したがって、特に簡単な実施においては、その厚みが測定された薄層毎に、目標とする形状と測定された形状との間の厚みの差から直接に推定されるように仕様を計算することができる。
【０２１６】
本発明の簡単な実施においては、前述したように、観察された厚み測定値に応じて、オペレータによってのみ厚み補正仕様を推定することもできる。
【０２１７】
かかる簡単な実施は、本発明の第２の主な態様の条件に従わないことは言うまでもない。
【０２１８】
かかる状況において、オペレータは、測定された層に対して適用するべき厚み補正仕様を推測した後、厚み補正手段に対して前記仕様を知らせる。
【０２１９】
ここでも、前述したように、所定のバッチ内の層あるいは複数の連続するバッチ内の層に対しても既に同様の条件下で製造ステップが施されており、それらの層がプロセスの最後に同じ厚みの目標（例えば、層にわたってできる限り一定でなければならないことを意味する平均厚値によってのみ構成される目標）に適合する必要がある場合、オペレータは、目標が変更される時にのみ厚み補正仕様に関する情報を与えることができる。
【０２２０】
＜厚み補正＞
工程１０５３’は、工程１０５２’において既に推定された厚み補正仕様にしたがって層の厚みを補正する少なくとも１つの工程を含む。
【０２２１】
厚み補正技術に関して以下に詳細に説明する実施例は、好ましい実施形態に対応する犠牲酸化によって厚みを補正する技術に関する。
【０２２２】
ただし、本発明においては、層厚を補正するための他の種類の技術を実施することができる。
【０２２３】
したがって、例えば、以下の種類の技術を実施することができる：
・ウエハ表面の異なる領域を別個に処理するために局所的に適合されるウエハの表面の特定の処理。かかる処理は、アニーリングステップに関連付けられる。かかる処理は、赤外線ランプ等の個別に制御される熱源による選択的な加熱を含んでいてもよい。これは、特に犠牲酸化のために行なわれてもよい；
・いずれにせよ、そのような局所的に適合される処理は、処理される層の厚みを補正する（単にその表面を滑らかにするだけではない）が、層の表面上の位置に応じて局所的に異なる方法で厚みを補正できるとともに、層の全面を同時に処理することができる。
【０２２４】
したがって、本発明の特定の実施形態に対応する一実施例においては、層の表面上に酸化物層を形成するステップを実施し、また、随意的にはアニーリングステップを実施し、その後に脱酸ステップを実施することにより、犠牲酸化によって層の厚みを処理することができる。
【０２２５】
図５に示すように、支持基板２０２上に薄い半導体層２０１を備えるウエハ２００の一実施例においては、層の表面の表層領域２０３の厚みを選択的に減少させるために犠牲酸化が実施される。この場合、前記表層領域の層厚は均一性を大きく欠いている。
【０２２６】
用語“選択的に”の使用は、領域２０３の表面の異なる領域において異なる方法で酸化が攻撃される特性を表わす。
【０２２７】
より正確には “選択的に”とは、層の特定の領域が全体的に酸化され或いは全く酸化されない“バイナリ”処理に対応しないことを明記しておく。
【０２２８】
これに対し、当該層上の位置に応じて酸化量を局所的に意図的に変えるという考えがある。
【０２２９】
犠牲酸化技術（または前述した他の技術）を実施することにより、層の表面の異なる位置で厚みの修正を変えることができる。
【０２３０】
これに伴う利点は、結果として層の異なる領域を選択的に処理することにより異なる厚み補正を前記領域に適用することができ、これを同時作業で行なうことができるという点である。
【０２３１】
この利点は、本出願の冒頭で述べたPACEまたはEpionタイプの技術と明らかに異なるが、それは、層の表面上の異なる位置でかかる選択的な厚み補正を得るために、それらの技術は、装置の特定の要素を順次に移動させる必要（層自体およびマスクの移動の少なくとも一方）があるためである。
【０２３２】
犠牲酸化技術の作用を、図５ａ〜図５ｃに示す。
【０２３３】
すなわち、図５ａは基板２０２上にある半導体層２０１（例えばシリコンからなる）を示す。
【０２３４】
層２０１は、厚みが均一でない表層領域２０３を有している（図５ａの簡単な実施例において、領域２０３の表面は誇張して描かれた勾配を有している）。
【０２３５】
図５ｂを参照すると、層２０１は熱処理によって酸化して酸化物層２０４を形成している。この酸化物層２０４は、領域２０３における層２０１の表面の近傍で成長する（その境界は図５ｂに破線で示す）。
【０２３６】
熱処理中、酸化物とシリコンとの間の界面がシリコンを通じて下方に移動し、表層の酸化物層とシリコン層２０１との間に界面２０１４が形成されるとともに、境界の勾配が、層２０１と基板２０２との間の界面の一般的な方向と平行な方向に近くなる。
【０２３７】
より正確には、境界２０１４の位置は、犠牲酸化の局所的な強さによって定義される。
【０２３８】
この犠牲酸化の強さは、局所的に制御される（以下に詳細に説明する）ため、結果的に境界２０１４の位置が層の全ての点で局所的に制御される。
【０２３９】
図５ｂに示す簡略化された状態において、最初に得られる近似として、境界は領域２０３（この領域は酸化物層２０４中に“吸収される”ようになる）の表面の位置に対して、形成される酸化物層の表面の位置と略対称な位置を有していると見なし得る。
【０２４０】
仏国特許FR2777115の教示内容に対応する変形例（特に同特許の実施例２を参照）においては、薄膜を形成する方法における前のステップ中および酸化中に形成された層２０１の表面の凹凸を修復できるように、基板をアニールする付加的なステップが加えられる。
【０２４１】
該仏国特許FR2777115において説明されているように（同特許の明細書本文第１１頁第３０行目から最後までを参照）、ＳＯＩ型の構造体を特に処理することができる。
【０２４２】
図５ｃを参照すると、アニーリングの後に脱酸ステップが行なわれる。
【０２４３】
このステップ中、一般的には酸化物層２０４が化学的に消費される。一例として、５０Å〜２００Å程度のＳｉＯ２の厚みを除去するために、ウエハ２００は１０％〜２０％のフッ化水素酸槽中に約５秒〜１０秒間浸漬される。
【０２４４】
最終的には、図５ａの最初の薄層２０１の厚みよりも均一な（薄い）厚みを有する薄層２０１が得られる（図５ｃ）。
【０２４５】
前述した犠牲酸化方法は、該仏国特許FR2777115において説明されている方法の単なる変形例である。すなわち、本発明は、この特定の変形例には限定されず、全ての他の犠牲参加方法で広範に適用される。
【０２４６】
酸化熱処理技術の主な要素は、温度、酸化持続時間、酸化雰囲気中の酸素の分圧である。
【０２４７】
それらの要素は、良好に制御することができるため、方法の適用に対する再現性は良好である。
【０２４８】
また、かかる方法は、多目的に使用できるとともに、ミクロ電子工学部品の製造において薄層またはウエハを処理するための通常の処理の全てに適合する。
【０２４９】
図６〜図１０は、ＲＴＯ技術を使用した犠牲酸化による薄層の特定の処理を示す。
【０２５０】
以下の説明に基づく犠牲酸化によって薄層を処理するための装置は、供給業者アプライドマテリアルズ（登録商標）から市販されているＲＴＰ ＸＥ Centuraである。
【０２５１】
この装置は、特に、少なくとも１つの半導体薄層または半導体薄層を支持するウエハを収容するのに適した酸化チャンバ４００を備える。
【０２５２】
薄層またはウエハは、酸化チャンバ内において、一般にシリコンカーバイトによって形成される平坦で環状のターンテーブル４０３上に支持されている。
【０２５３】
薄層の上側には、加熱システムが配置されている。この加熱システムは複数のランプ４０１を備えており、各ランプは一般に軽量なチューブ内に配置されている。
【０２５４】
ランプ４０１は、ハロゲン型であることが好ましい。
【０２５５】
ランプ４０１は、薄層の全面を覆うような態様で配置されていることが有意である。
【０２５６】
加熱システムによって多量に熱（約１０００℃）が放出されるため、酸化チャンバ４００の壁中に冷却回路４０７を設置することにより熱を除去して、チャンバ４００の外壁が燃焼する可能性を避けることを推奨する。
【０２５７】
一般的に石英によって形成される細い窓４０２が、チャンバランプ４０１を酸化ガス４０７から分離しており、ガスチャンバ４０７は薄層の上側に位置する空間となっている（図７および図８参照）。
【０２５８】
少なくとも２つの開口４０９，４１０、一般的には対向する開口が酸化チャンバ４００の壁を貫通して形成されることにより、ガスチャンバ４０７に通じている。各開口は、酸化ガスをガスチャンバ４０７内に導入３０１させ、ガスチャンバ４０７内から導出させることができるようにポンプシステムに対して密封状態で適切に接続される。
【０２５９】
好ましくは中空で、石英によって形成されたシリンダ４０６は、支持体４０３の下方に位置されて支持体に対して固定されるとともに、シリンダの軸を中心に酸化チャンバ４００に対して回転するのに適している。
【０２６０】
したがって、シリンダ４０６により薄層がランプ４０１の下方で回転可能なため、できる限り均一な熱処理を行なって層全体に適用可能であるとともに、局所的に不均一な加熱作用を生じさせないで済む。
【０２６１】
これは、層の全面にわたって均一なレシピを適用することが望ましい場合に特に有意である。
【０２６２】
一般に、支持体４０３を回転させることができる構成は、支持体の回転軸を中心に対称的に厚みを補正すべき状況に対して良好に適合する。
【０２６３】
このことは、対称な形態で層の特性を変える効果がある前処理ステップおよび処理ステップに既に晒された層のバッチを処理する場合には特に望ましい。
【０２６４】
しかし、変形例においては、固定された状態の支持体４０３を使用することもできる。
【０２６５】
また、温度測定システムがチャンバ内に設置される。この温度測定システムは一般に薄層およびウエハの少なくとも一方の下方に配置される。
【０２６６】
温度測定システムが熱輻射伝達を増幅するのに適した反射トレイ４０５を備え、それにより、センサ４０４が温度情報を取得して、それをプロセッサユニットに接続された制御ユニットに対して送信できるようにすることが好ましい。
【０２６７】
センサ４０４は、薄層の表面の近傍における酸化ガスの温度プロファイルを測定するように配置される。
【０２６８】
センサ４０４は光ファイバであることが好ましく、また、反射トレイ４０５の近傍から得られる熱線の形態を成す光学情報を制御ユニットへ送信するように形成される。
【０２６９】
図７を参照すると、３０１から進入したガスは、ガスチャンバ４０７内を所定の時間にわたって流れ、このガスチャンバ内で基準温度まで上昇する。ガスは、３０２を介して流出する。
【０２７０】
前述したように、ガスの性質、雰囲気中の酸素濃度、及び圧力が規定される。それらは、図１２に示すように、薄層２０１中に形成される酸化物の平均厚みを決定するためにリアルタイムで作用する温度および持続時間の要素である。
【０２７１】
この図は、様々な酸化時間（横座標軸に沿って）における薄層の増大する厚み（縦座標軸を上に向かって）を示しており、また、異なる曲線に対応する異なる酸化温度について示している。
【０２７２】
特定の値に規定された所定の酸化時間においては、温度が高ければ高いほど、酸化物層の平均厚みが大きくなる。
【０２７３】
特定の値に固定された所定の温度においては、酸化時間が長ければ長いほど、酸化物層の平均厚みが大きくなる。
【０２７４】
また、ランプ４０１に供給される電力を個別に（あるいはグループで）調整して、温度を制御する。
【０２７５】
したがって、各ランプに対する個別的な電力供給調整により、薄層の全面にわたって予め決められた異なる温度プロファイルを規定することができる。
【０２７６】
上記のことは、参照符号２０６，２０７，２０８で示す３種類の薄層サイズに関して、図９に示している。各種類は、ディスクの形態を成す。
【０２７７】
図示の特定の実施例において、ランプは、層２０６，２０７，２０８の中央領域に位置するランプから層の外周領域に位置するランプに向かって１から１２の番号が付された１２個のカテゴリーで編成されている。この実施例において、各ランプの数はランプの温度に対応している。
【０２７８】
ランプのカテゴリーの数を、必要に応じて適合させることができることを明記しておく。すなわち、層の様々な位置に対して適用される厚み補正を更に細かく区別することが望ましい場合には、ランプのカテゴリーの数を多くしてもよい。
【０２７９】
層の表面上の１つの点で得られる温度は、まず第１にこの点に最も近いランプによって決まるが、隣接するランプによっても決まる。そのため、全てのランプに対して均一に給電される場合（すなわち、全てのランプ数が同じ場合）には、層の中央領域がその外周領域よりも熱くなる。
【０２８０】
層２０６，２０７，２０８の全面にわたって均一な温度（したがって、均一な酸化）が望ましい場合には、中央のランプが外周のランプよりも低い温度に規定されるように中央のランプが給電される。
【０２８１】
これに対し、層２０６，２０７，２０８の表面にわたって温度差（したがって、酸化の格差）を得ることが望ましい場合には、所望の温度プロファイルを得る形態で各ランプに対する電力供給を適合させれば十分である。
【０２８２】
各ランプに対して選択的に供給される電力の大きさは、選択されたレシピに対応するコマンドによって直接的に決まる。このコマンドは、プロセッサユニットにより厚み補正装置へと送られる。
【０２８３】
また、その特徴がコマンドの形態で厚み補正装置に対して送られるレシピ（プロセッサユニットによって形成され、あるいは、オペレータだけによって形成される）が実際に厚み補正に関して所望の効果を生じるように、厚み補正装置を較正できることを明記しておく。
【０２８４】
かかる較正は、層の表面上における厚み補正の基準効果（レシピ）を観察することにより実施できる。厚み補正工程の後、層の厚みを測定して特定のレシピに対する厚み補正の任意のドリフトを検知する最後の工程を行なうこともできる。
【０２８５】
かかる状況においては、厚み補正装置のための調整ループを与えることにより、かかる任意のドリフトをほぼリアルタイムで改善できるように、ランプの異なるカテゴリーの電力供給を適合させることができる。
【０２８６】
また、補正装置を制御するプロセッサユニットによって、犠牲酸化を特徴付ける主な要素を監視して考慮することができることを明記しておく。
【０２８７】
これらの目的のため、プロセッサユニットは、犠牲酸化工程を実行する方法を特徴付けるのに役立つ様々なセンサ（特に、時間および様々な温度プローブ）に接続される。
【０２８８】
層の近傍に位置する参照符号Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７，Ｐ８で示すセンサ４０４を使用して温度測定を行なうことにより、温度調整工程を容易にすることができる。
【０２８９】
また、レシピが選択されると、プロセッサユニットにより厚み補正装置に対して送られるコマンド内で犠牲酸化時間が定義される。
【０２９０】
この酸化時間は、特に、既に得られてプロセッサユニット内に記憶された測定値のリストから予め規定された基準値によって決定される。
【０２９１】
これらの既に得られた測定値は、以下を含む：
・周知の機械シーケンス時間測定値（例えば、ガスが流入する時間３０１とガスが流出する時間３０２との間の持続時間、あるいは薄層が酸化チャンバン内に導入される時間と薄層が酸化チャンバから導出される時間との間の持続時間、または実際には加熱が開始される時間と加熱が終了する時間との間の持続時間等）；及び
・所定の酸化条件下で後酸化された特定の数の層における酸化物厚み測定値。
【０２９２】
プロセッサユニットは、それら２種類の測定値、または選択されたレシピに基づいて、同じ所定の酸化条件下で形成された層のための酸化時間を決定するための基準値を推定する。
【０２９３】
酸化時間に影響を与える主な要素（酸化中における酸化ガスの化学成分の制御、温度制御、圧力制御等）が、それ自体同様に制御されることを付け加えておかなければならない。
【０２９４】
上記に関し、図８に示す装置の変形例は、チャンバ４０７内のガス圧を制御するための更なる手段を示すものである。
【０２９５】
図８の図面は、少なくとも１つの真空ポンプに対して接続される更なる加圧チャンバ４０８を有し、ガスチャンバ４０７内に形成される圧力を減少させることができる酸化チャンバ４００を示す。
【０２９６】
圧力の減少により、層の酸化速度に影響を与えることができるため、層の厚みにわたってより良好な制御を行なうことができる。
【０２９７】
使用される圧力は、一般に数Torrよりも大きい、すなわち０．０１気圧よりも大きい値である。
【０２９８】
そのため、使用される真空度は、本発明の場合と同じ目的を達成するための従来の処理が必要とする真空度よりも十分に低い。この真空度の低さに伴い、方法を実施するために必要な手段（ポンプ手段、シール手段、監視手段）に対する制約が軽減される。
【０２９９】
しかし、大気圧下もしくは高圧下で熱酸化を行なってもよい。
【０３００】
酸化ガスの化学成分の要素に関して、任意のガス３０１を導入する前に、できる限り不活性で、できる限り酸化しない雰囲気、例えば不活性ガスまたは水素を使用する雰囲気を形成することは常套手段である。
【０３０１】
表面酸化物層は、一般に乾式技術または湿式技術によって形成することができる。
【０３０２】
乾式技術においては、表面酸化物層が酸素ガス下で形成される。
【０３０３】
湿式技術においては、表面酸化物層が蒸気を使用して形成される。
【０３０４】
湿式技術の場合、好ましい技術は、Ｏ２および水素を含む流入ガス混合物３０１に関する。
【０３０５】
実際には、それらの全ての要素（温度、持続時間、圧力、ガス成分）が制御されることにより、例えば図１４に示すように、１０Å程度で振動する可能性がある酸化物の厚み変化における、信頼性の高い酸化の再現性を得ることができる。図１４において、酸化物の厚みは、縦座標軸を上向きに示すとともに、同じ前処理条件下で形成された７００枚の層（横座標軸に沿って示してある）に対して比較される。
【０３０６】
それらの要素は容易に調整することができるため、かかる方法は、ミクロ電子工学部品を製造する際に、薄層およびウエハの少なくとも一方を処理するために実施される通常の一連の処理よりも柔軟に使用でき、また、より均一となる。
【０３０７】
図１０は、急速熱酸化チャンバを作動させる方法を示す。
【０３０８】
本発明の装置の最も完備した変形例（特にプロセッサユニットを含む）においては、前記急速熱酸化のための前述したハードウェア手段がプロセッサユニットに接続され、プロセッサユニットにより制御されることを明記しておく。
【０３０９】
厚み制御ユニット５０２は、センサ４０４から受けた薄層２０１と同じ高さの温度測定値５０１に応じて、予め規定された時間／温度プロファイル５０３を調整するとともに、選択されたプロファイル５０３に適合するようにランプ４０１に給電する。
【０３１０】
このように、かかる装置は、酸化プロセスにわたって、すなわち層２０１の厚みの値にわたって正確で且つ簡単な制御を行なう。
【０３１１】
また、制御ユニット５０２は、ガス成分パラメータのための仕様、ガスチャンバ内の圧力のための仕様、ガス流入のための仕様、チャンバ内の層のスループット率のための仕様を有意に考慮することができる。
【０３１２】
結果として、この犠牲酸化技術が層の全体にわたって同時に行なわれる（局所的に行なわれない）場合には、層から厚みが除去される犠牲酸化を従来技術よりも迅速に実施することができる。
【０３１３】
かかる装置の変形例は、複数の薄層を収容するのに適した酸化チャンバに関するもの、あるいは層を形成する設備内での層のスループット率を更に増大させるための複数の酸化チャンバの関連性に関するものである。
【０３１４】
本発明を実施するために使用される厚み補正装置は、前述した急速熱酸化装置４００に限定されず、あらゆる他の熱酸化装置を含む。
【０３１５】
一般に本発明の方法は、補正厚みに対して犠牲酸化を使用する任意の方法によって実施することができる。
【０３１６】
一般に犠牲酸化技術は、周知の技術において想定される補正精度よりもはるかに良好な補正精度を達成する。
【０３１７】
犠牲酸化のみが本発明の好ましい実施形態に対応しているが、本発明がそれに限定されないことは言うまでもない。
【０３１８】
ウエハ表面の異なる領域でウエハ厚を局所的及び選択的に適合させつつウエハの全面を同時に処理できさえすれば、層の厚みを選択的に補正するための他の技術を使用してもよい。
【０３１９】
本発明の方法は、数百オングストロームに至る深さにわたって、層の表面から物質を均一に除去することからなる。
【０３２０】
このことは、補正すべき層の厚みを均一に減少させることができる１つの厚み補正値を有するレシピを選択することによって達成される。
【０３２１】
かかる状況において、酸化装置は、特に、層の全面にわたって均一な温度を得るように、すなわち均一な酸化を得るようにランプ４０１への電力供給および酸化時間に影響を与えることにより、酸化チャンバ内の温度を調整する。
【０３２２】
本発明の別の用途は、例えば層内の均一性を調整するために層の表面にわたって選択的に異なる方法で材料を除去することからなる。
【０３２３】
層の全体にわたって均一な厚みを得るための試みが上記のように成される特定の状況においては、層の形成中に見られる凸状または凹状の円筒対称性や“左”または“右”に傾斜する勾配等のような、特定の不均一な領域を補償することが必要になる可能性がある。
【０３２４】
かかる材料の格差のある除去は、犠牲酸化法によって、特に対応するコマンドを犠牲酸化装置に供給する適切なレシピを選択することにより層の表面にわたって特定の酸化温度を局所的に規定して特定の局所的な酸化物厚みを確保することにより行なうことができる。
【０３２５】
酸化チャンバ４００の場合に戻ると、かかるコマンドによりランプ４０１が選択的に給電され、選択された領域において所望の補正が得られる。
【０３２６】
ランプ４０１に関する用語“選択的に給電”は、バイナリ（オン／オフ）給電を意味するのではなく、各ランプへの電力を個別に適合させるべく、給電の異なるレベル間で連続的及び漸進的に変えることができる給電を意味している。
【０３２７】
また、１つの層を処理する場合に、複数のレシピを組み合わせることもできる。
【０３２８】
したがって、特に、層上にわたって均一となるように厚みの補正を行なうことができるとともに、その後で局所的な厚みの不均一性を補償するための細かい格差のある補正を行なうことができる。この場合、前記補償は、格差のある犠牲酸化によって行なわれる。
【０３２９】
厚み補正工程を含むこの層形成方法により、犠牲酸化による層の処理が薄層の厚みを与えるべく適合される。
【０３３０】
酸化温度パラメータおよび時間パラメータは、簡単に調整することができるとともに、除去される材料の量を定義することができるため、技術を制御することにより、結晶に著しい欠陥を与えることなく、除去される材料の量を、数十オングストロームから数千オングストロームの範囲で制御した形態で変化させることができる。このことにより、非常に薄い層に適用可能となる。
【０３３１】
実際に、上記の点が、１μｍをかなり下回る平均厚を有する半導体薄層に対する、本発明の方法の適用を可能にする。
【０３３２】
本発明の他の態様においては、薄層が一般的にバッチで形成される。
【０３３３】
本発明のこの態様においては、バッチ内の全ての層に関して１つの目標とする厚み形状が定義される（すなわち“目標”３０は、バッチ内の全ての層に共通である）。
【０３３４】
その後、厚み補正が行なわれ、バッチの各層が目標とする形状に可能な限り近い最終的な層厚を呈する形態で、バッチ内の各層のための対応する厚み補正仕様が個別に規定される。
【０３３５】
前述したように、厚み補正は均一であっても格差があってもよく、あるいは、均一で且つ格差があってもよい。
【０３３６】
また、層のバッチに対して適用される方法は、一連の層として編成されたバッチにも適用することができる。この場合、同じバッチ内の先行する層の厚みが補正（工程１０５３’）される間に、バッチ内の１つの層の平均厚が測定（工程１０５１’）される。この時、前記先行する層の厚みは、それ自体が測定されている。
【０３３７】
本発明による、かかる方法を使用した全体の結果を、３つのグラフ１３ａ，１３ｂ，１３ｃを含む図１３に示す。
【０３３８】
それら３つのグラフは、所定のバッチ内の層間の厚み分布ヒストグラムを表わす（簡略化のため、各バッチは３つの層を有すように示す）。
【０３３９】
したがって、各ヒストグラム曲線は１つの層に対応しており、所定の厚みを有する層の表面上の点の数Ｎを表わしている（厚みを横座標軸に沿って示し、Ｎが縦座標軸を上向きに示す）。
【０３４０】
したがって、各層は、一般的にガウス曲線によって表わされる厚みを有している（厚みが決定される点が、層の表面を覆うメッシュによって定義されている）。
【０３４１】
垂直方向に延びる点線は、各層の平均厚を表わす。
【０３４２】
したがって、グラフ１３ａは、バッチ内の３つの層における第１の厚み分布を示す。かかる３つの層のそれぞれは、対応する平均厚を中心に、厚みが分布している。
【０３４３】
グラフ１３ｂは、複数の層の平均厚を均一にしようとする犠牲酸化による処理後の同じ層を示す。
【０３４４】
この目的のため、各層毎に選択されたレシピが共通の目標を得る目的で、層の測定値に応じて個別に規定される構成を採用した。
【０３４５】
これにより、バッチ内の層の平均厚が互いに接近するようになる（層間またはウエハ間の均一性が良好になる）。
【０３４６】
また、推定的に、各バッチ内の層が所定の許容範囲内で同様の厚み形状を呈していると見なすことができる。このことは、所定のバッチ内の層が既に同じ条件下で同じ製造ステップに晒されていた場合に特に当てはまる。
【０３４７】
かかる状況においては、バッチの全ての層を測定するのではなく、バッチ内の幾つかの層だけ（あるいは、１つの層だけ）を測定することができる。この結果、すなわちそれらの厚み測定値に応じて、厚みを補正する目的でバッチ内の層の全てに適用できる１つのレシピが推定される（自動的に、あるいは、オペレータによって）。
【０３４８】
かかる処理は、その結果を図示しないが、バッチ内の層の平均厚値に変化を生じさせ、前記平均厚値が互いに接近しなくなる（厚みの補正方法に起因して、前記変化が平均厚の小さい方の値に向かって動く）。
【０３４９】
最終的には、前述した特定の厚み補正装置（ＲＴＰ ＸＥ Centura（登録商標））は、一度に１つの層の厚みを補正するのに特に適した、非制限的な実施例を構成しているにすぎない。
【０３５０】
層の表面厚を補正するための任意の装置を使用して、本発明の方法を実施することができる。
【０３５１】
特に、そのような装置によれば、層厚を選択的に有意に補正することができる。
【０３５２】
用語“選択的”は、ここでは、格差のある方法で層の表面の異なる領域を攻撃できる能力を含むために使用していることは言うまでもない。
【０３５３】
各層の厚みを選択的及び個別的に補正する（このことは、厚みを補正すべき各層を測定しなければならないことを意味する）ことにより、バッチの各層における厚み分布ヒストグラムの広がりを狭くすることができるとともに、層の平均厚値を互いに接近させることができる。
【０３５４】
上記のことを、グラフ１３ｃに示す。
【０３５５】
全ての状況において、厚み補正は犠牲酸化を実施する。
【０３５６】
したがって、例えば、水平あるいは垂直なチューブオーブン内で層のバッチ全体を処理することができる（ここで、垂直チューブオーブンを“ベル”とも称す）。
【０３５７】
アニーリングオーブンは、従来技術においても周知である。かかるアニーリングオーブンによって、層のバッチ全体を加熱処理に晒すことができる。かかる層は、例えば層を受けるための平行な切り欠きが設けられた石英ボート内で一つずつ位置合わせされる。
【０３５８】
バッチの各層の表面に対して層の異なる領域で選択的に厚み補正を適用するため、オーブンによって加えられる熱処理の特性を調整することができる。
【０３５９】
かかる目的のため、オーブン内のガスの混合物の成分に影響を与えることができ、より正確には、オーブンの様々な部分で循環するガスの混合物の成分に影響を与えることができる。
【０３６０】
オーブンの特定の領域で、混合物をある程度酸化させることもできる。これは、特定のガス混合物を局所的に流すことによって行なうことができる。
【０３６１】
したがって、バッチ内の全ての層を同じ方法で処理することが望ましい場合には、オーブン内で特定の状態を局所的に形成しようとする処理の全てが、バッチ内の全ての層に対して同じ態様で適用される。
【０３６２】
また、オーブン内の熱い領域の存在に作用することもできる。
【０３６３】
この場合も、バッチ内の全ての層に対して同じ影響を与えるように、熱い領域の存在を定義してもよい。
【０３６４】
例えば、犠牲酸化が層の中央領域よりも外周領域を多く攻撃するような条件を規定することができる。これは、凸状のレシピに対応する。
【０３６５】
かかる熱い領域を得るために、オーブン内のガスの流れに作用する。
【０３６６】
これに対し、バッチ内の様々な層に対して適用される熱処理が異なるように制御した方法で、オーブン内の温度の不均一性を管理することもできる。
【図面の簡単な説明】
【０３６７】
【図１】本発明に対する従来技術である、冒頭で説明したＳＯＩ構造を形成する方法におけるステップを概略的に示す図。
【図２】スマートカット（登録商標）タイプのＳＯＩ構造を形成する方法の本発明の変形例のステップを示す図。
【図３】薄層を測定する工程から厚み補正仕様を推定する工程中に本発明を実施するために記憶され得る２種類のパラメータ間で規定される関連性の一例を示す図。
【図４】図３における前述した関連性の利用を示す図。
【図５】基板上の薄層を犠牲酸化するステップを示す図。
【図６】厚みを補正するために本発明に導入される急速熱酸化（ＲＴＯ）装置の斜視図。
【図７】大気圧におけるＲＴＯ装置の熱酸化チャンバの概略断面図。
【図８】低圧におけるＲＴＯ装置の熱酸化チャンバの概略断面図。
【図９】直径が異なる薄層の周囲のランプおよびプローブをＲＴＯ装置内でどのように分布させるかを示す図。
【図１０】ＲＴＯ装置がどのように作動するかを示すブロック線図。
【図１１】酸化温度が１０５０℃に設定され、低圧での酸化ガス中のＨ２濃度が異なる場合において、ＲＴＯによって形成されるシリコン酸化物層の厚みが経時的にどのように増大するかを示すグラフ。
【図１２】１０Torrの圧力で酸化処理が施され、酸化ガス中のＨ２濃度が３３％に設定された場合において、異なる酸化温度でＲＴＯにより形成されたシリコン酸化物層の厚みが経時的にどのように増大するかを示す図。
【図１３】厚み補正を受けなかった層のバッチの層厚（図１３ａ）と、犠牲酸化処理後の同じバッチの２つの異なる実施形態（それぞれ図１３ｂおよび図１３ｃ）の層厚との比較図。
【図１４】１１０℃で６０秒間の乾式酸化により、７００枚の薄層上にＲＴＯによって形成されたシリコン酸化物の厚み及びそれに対応する許容範囲を示す図。
【符号の説明】
【０３６８】
２０  リスト
３０，６０  厚み形状
４０  厚み補正仕様
２０１  薄層
５００  メモリ（記憶手段）
【図１】
2005536043.tif 000002
【図２】
2005536043.tif 000003
【図３】
2005536043.tif 000004
【図４】
2005536043.tif 000005
【図５】
2005536043.tif 000006
【図６】
2005536043.tif 000007
【図７】
2005536043.tif 000008
【図８】
2005536043.tif 000009
【図９】
2005536043.tif 000010
【図１０】
2005536043.tif 000011
【図１１】
2005536043.tif 000012
【図１２】
2005536043.tif 000013
【図１３】
2005536043.tif 000014
【図１４】
2005536043.tif 000015
【国際調査報告】
2005536043.tif 000016
2005536043.tif 000017
2005536043.tif 000018