(57)【要約】浮遊ゲート電界効果トランジスタの浮遊ゲート（５６６）内で結合された入力信号に基づいて計算機能を実行する浮遊ゲートトランジスタ（１７６，１７７，１７８）デバイスを構成するためのシステム及び方法であって、計算機能は、計算機能を実行するために、電界効果トランジスタの回路パラメータを構成するために使用される構成回路（２２５）である電荷に依存する。１つの実施の形態において、浮遊ゲートｐＦＥＴ（１７０）である浮遊ゲートトランジスタは、アナログメモリアレイの一部である。
2005522071.tif 000002
【特許請求の範囲】
【請求項１】
浮遊ゲート（５６６）上で入力信号と電荷とを受け取るために構成された浮遊ゲート電界効果トランジスタ（５２０）であって、前記トランジスタは出力信号を供給するために構成されており、前記出力信号は前記入力信号と前記電荷との数学的組合せである、トランジスタと、
前記電荷を供給するためにプログラム可能な構成回路（２２５）とを備える、
システム。
【請求項２】
前記浮遊ゲート電界効果トランジスタが浮遊ゲートｐＦＥＴ（６１５）であり、前記浮遊ゲートｐＦＥＴがアナログメモリアレイ（１６０）の一部である、請求項１５のシステム。
【請求項３】
前記浮遊ゲートｐＦＥＴの前記浮遊ゲート内に前記電荷をプログラムすると、前記浮遊ゲートｐＦＥＴが、前記浮遊ゲートｐＦＥＴのドレイン端子とソース端子との間に加えられた信号を切り替えるためのスイッチング機能を実行する、請求項１６のシステム。
【請求項４】
アナログ入力／出力インタフェース回路（２２０）と、
前記浮遊ゲートｐＦＥＴを備える構成可能なアナログブロック（３１５）と、
前記アナログ入力／出力インタフェース回路と前記構成可能なアナログブロックとの間の相互接続を提供するためにプログラム可能な相互接続回路（３２０）とをさらに備える、
請求項１６のシステム。
【請求項５】
前記入力信号と前記電荷との数学的組合せがウエイトによって前記入力信号を乗算することを備え、前記ウエイトが、前記浮遊ゲート電界効果トランジスタの前記浮遊ゲート内にプログラムされた前記電荷に比例している、請求項１６のシステム。
【請求項６】
電荷を供給するためにプログラム可能な構成回路（２２５）を設けることと、
浮遊ゲートｐＦＥＴ（５２０）の浮遊ゲート（５６６）において前記電荷と入力信号とを供給することと、
前記入力信号と前記浮遊ゲートにおける電荷に比例するウエイトとの数学的組み合わせである出力信号を発生することとを備えた、
計算デバイスとして浮遊ゲートｐＦＥＴデバイスを使用する方法。
【請求項７】
前記浮遊ゲートにおいて前記電荷を供給することが、
前記浮遊ゲートｐＦＥＴの前記浮遊ゲートにおいて前記電荷を加えるためにトンネリング動作を提供することと、
前記浮遊ゲートｐＦＥＴの前記浮遊ゲートにおいて前記電荷を測定することと、
前記浮遊ゲートｐＦＥＴの前記浮遊ゲートにおいて前記電荷を所望の電荷レベルまで調節するために、前記電荷を測定することに基づいて前記浮遊ゲートｐＦＥＴの前記浮遊ゲートにおいて前記電荷の一部を除去するために熱電子注入動作を提供することとを備えた、
請求項２０の方法。
【請求項８】
前記浮遊ゲートｐＦＥＴの前記浮遊ゲートにおいて前記電荷を測定することが、前記入力信号を分断した後に前記浮遊ゲートｐＦＥＴのソース―ドレイン電流を測定することを備えた、請求項２１の方法。
【請求項９】
前記浮遊ゲートにおいて前記電荷を供給することが、
前記浮遊ゲートｐＦＥＴの前記浮遊ゲートにおいて前記電荷を加えるためにトンネリング動作を提供することと、
前記出力信号を測定することと、
前記浮遊ゲートｐＦＥＴの前記浮遊ゲートにおいて前記電荷を所望の電荷レベルまで調節するために、前記出力信号を測定することに基づいて前記浮遊ゲートｐＦＥＴの前記浮遊ゲートにおいて前記電荷の一部を除去するために熱電子注入動作を提供することとを備えた、
請求項２０の方法。
【請求項１０】
前記出力信号を測定することが、前記浮遊ゲートｐＦＥＴの前記浮遊ゲート内に結合された前記入力信号の第１の振幅において前記浮遊ゲートｐＦＥＴのソース―ドレイン電流を測定することを備えた、請求項２３の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連した出願への相互参照）
本出願は、２００２年３月２２日に出願された米国仮特許出願第６０／３６６，７１４号の利益を主張しており、本出願に全体として引用し援用する。
【０００２】
本発明は、一般的にはアナログ回路の分野に関する。より詳細には、本発明は、トランジスタレベルでプログラム可能なプログラマブルアナログアレイに関する。
【背景技術】
【０００３】
（背景技術及び先行技術）
デジタル論理回路のハードウェア設計は、フィールドプログラマブル浮遊ゲートアレイ（ＦＰＧＡ）又はプログラマブル論理デバイス（ＰＬＤ）のような再構成可能なデバイス内にプログラムされるプロトタイプ回路を評価することによって開始されることが多い。この設計手法は論理素子のコスト及び最適な使用に関連したいくつかの難点を有するが、デジタル設計用のプログラマブルデバイスを使用する上で与えられた利点はより魅力的であることが証明され、何年間も技術者によって使用されて来た。大体において、デジタルプログラマブル設計の利点は、ＮＡＮＤ又はＯＲゲートのような論理ゲートのレベルに至るまで延びることが多い初期レベルにおいて実行される、相互接続の変更を可能にするその柔軟性にある。この特徴は、技術者が単一のＦＰＧＡを使用して種々の論理回路を設計し評価することを可能にする。多くの状況で、論理ゲートに至るこのレベルの設計の柔軟性は不必要である。たとえば、フリップフロップ、カウンタ、及びレジスタのようないくつかの標準的な回路構成はＦＰＧＡに予備設計可能であり、それによって設計者をこのような平凡な職務を実行するために必要とされる仕事及び／又は技能から開放する。これらの予備設計された回路は典型的にはマクロと呼ばれ、このようなマクロが、デジタル設計者にも使用可能であることが多い論理ゲートの基本と共に、いくつかのＦＰＧＡ内に組み込まれて来た。
【０００４】
必ずしもマクロとは呼ばれていないけれども、市場ニーズとコストとによって決定された限られた程度にもかかわらず、デジタルメモリもいくつかのＦＰＧＡ内に組み込まれて来た。スタンドアロンデバイスとしてのデジタルメモリは比較的低いコストで大きな回路密度を提供することを証明したので、ＦＰＧＡパッケージの外側に位置する独立した集積回路パッケージとして使用されることが多い。
【０００５】
デジタルハードウェア設計とは異なり、アナログハードウェア設計は、アナログ回路に特有な異なる要求のセットを含む。このような要求は、最大の帯域レスポンスを得るように、最小の寄生パラメータで回路を形成するための、トランジスタ、抵抗、及びコンデンサのような相互接続するいくつかの個別部品を含む。これらの個別部品は、種々の部品値から選択されなければならない。たとえば、１つの回路についての抵抗の値は１００オームであってもよい一方、第２の回路については、それは１．４５キロオームであってもよい。プログラム可能な／再構成可能な集積回路内のアナログ回路の柔軟な設計を満たすためにこのような種々の個別部品内にこのような種々の値を収容することは、興味深い仕事である。この条件は、アナログドメイン内でのプログラマブルデバイスの限定された実行に繋がった。１つのこのようなデバイスは、フィールドプログラマブルアナログアレイ（ＦＰＡＡ）と呼ばれている。
【０００６】
種々のメーカは、ＦＰＡＡ内にＦＰＧＡマクロに類似した予め構成された回路を設けることにって、都合の良い妥協を模索した。このような予め構成された回路はオペアンプと、フィルターと、発振器とを含む。この手法は、ＦＰＡＡをプログラムすることによって構成可能な相互接続を使用することによって、集積回路内部の空間を最大限に利用し、最適のレイアウトによる優れた性能を提供し、アナログ回路設計において比較的未熟練の技術者がアナログ回路を彼らの設計内に取り込むことを可能にする、ということでいくつかの利点を有する。
【０００７】
他方、この手法は、トランジスタに至るまで延びる基本的なレベルでの設計をするためにＦＰＡＡを使用することを望むアナログ設計者には非常に制限的であることを証明した。いくつかのメーカは、それもＦＰＡＡ内に組み込まれた抵抗のようないくつかの個別アナログ素子と共に互いにプログラム可能に相互接続されたトランジスタを提供することによって、時にはアレイ構成でこの制限への対処を追求した。トランジスタの種類とそれらの性能パラメータとの選択は市場によって決定されることが多く半導体集積技術によって制限されることが多い妥協である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
デジタルメモリーデバイスが非常に一般的であり広く入手可能である一方、アナログメモリデバイスは比較的使われておらず、性能の点で制限されている。いくつかのメーカは、アレイとして構成されたコンデンサのような電荷蓄積素子を用いて来た。多重レベルばかりでなく２値のデジタル値を表すためにいくつかの電荷しきい値が用いられているところではコンデンサ内の電荷レベルは事実上デジタルであることが多い。典型的にはアナログメモリデバイスはスタンドアロンデバイスとして製造されており、ＦＰＡＡ内に統合されたところでは制限された性能特性を与えている。
【０００９】
それゆえ、具体的にはトランジスタである、最大の相互接続の柔軟性と、プログラム可能な設計パラメータと、最適な回路密度とを備える個別アナログ素子ばかりでなくアナログメモリ素子を組み込んでいるプログラマブルアナログデバイスを提供することが望ましい。単一の共通素子内にトランジスタの計算機能と共にメモリ機能を一体化することはより望ましい。たとえばアナログ蓄積容量を有するトランジスタ素子のこのような共通素子が独立して又はＦＰＡＡ内で相互接続されて使用されているが、得られる構成はコンパクトなパッケージ内にメモリ機能ばかりでなく計算機能も備えることができる。電圧バイアス、電流、利得、及びアナログメモリ値のようなトランジスタ素子の種々の動作パラメータがプログラム可能であることも望ましい。この特徴は、アナログ回路を作るために設計技術者がＦＰＡＡ内の相互接続を典型的にプログラムするがアナログ回路内に収容されたトランジスタの動作パラメータのような他の回路パラメータを更にプログラムすることはできない、従来のＦＰＡＡを越えて延びるプログラム可能性のレベルを提供する。
【課題を解決するための手段】
【００１０】
本発明は、浮遊ゲート電界効果トランジスタの浮遊ゲート内に結合された入力信号に基づいて計算機能を実行するための浮遊ゲートトランジスタデバイスを構成するための方法及びシステムであって、計算機能は浮遊ゲート電界効果トランジスタの浮遊ゲート内にプログラムされた電荷に依存する、方法及びシステムを提供する。更に提供されているのは、計算機能を実行するために、浮遊ゲート電界効果トランジスタの回路パラメータを構成するために使用される構成回路である。
【００１１】
他の実施の形態は、計算デバイスとして浮遊ゲートｐＦＥＴを使用する方法として記述可能であり、その方法は浮遊ゲートｐＦＥＴの浮遊ゲート内に入力信号を結合させることと、入力信号と浮遊ゲートにおける電荷に比例するウエイトとの数学的組合せである出力信号を発生するためにｐＦＥＴの浮遊ゲートで電荷を供給することとを備えている。
【００１２】
添付の図を参照することによって、本発明の多くの態様がより良く理解可能である。図中の部品は必ずしも実物大で描かれておらず、その代わりに、本発明の原理を明らかに示すことに重点が置かれている。さらに、本図面では、同様の符号はいくつかの図を通じて対応する部品を示す。
【発明を実施するための最良の形態】
【００１３】
次の記述はある例示的な実施の形態に言及するが、本発明はこれらの特定の実施の形態には限定されないことを理解すべきである。反対に、添付の特許請求の範囲によって定義された発明の精神及び範囲内に含まれたあらゆる代替品、修正、及び等価物を網羅するように意図されている。さらに、本明細書中で使用された用語は記述の目的のためであり、限定するものではない。
【００１４】
本発明のいくつかの部品の記述は階層的な形態で描かれた図を使用して実行されたものであり、各連続的な図は先行する図中で説明された部品に比べてより詳細に説明している。
【００１５】
図１は、プログラミングデバイス１０６，１０７のような１つ以上の外部プログラミングデバイスを使用してプログラム可能な例示的な集積回路パッケージ内で実行される、本発明を組み込んでいるフィールドプログラマブルアナログアレイ（ＦＰＡＡ）１０５を図示する。プログラミングデバイス１０６は集積回路であり、リンク１１０を介してＦＰＡＡ１０５に繋がることが可能であるたとえばソフトウェア又はファームウェアプログラムの形でＦＰＡＡ制御及び構成論理を収容する、デジタルメモリＩＣであってもよい。プログラミングデバイス１０７は、リンク１１０を介してＦＰＡＡ１０５に制御及び構成論理を交互に提供するＰＣ、マイクロコントローラ回路、マイクロプロセッサ回路、又は専用制御論理回路のような計算デバイスである。
【００１６】
上記で使用された用語ＦＰＡＡ制御及び構成論理は、スケマチック・キャプチャ、論理式エントリー、及びハードウェア記述言語のようないくつかの制御及びプログラミングパラメータを含む。ハードウェア記述言語の例は、Ｖｅｒｉｌｏｇ及び超高速集積回路（ＶＨＳＩＣ）ハードウェア記述言語（ＶＨＤＬ）を含む。
【００１７】
ＦＰＡＡ１０５は、デジタル信号ばかりでなくアナログ信号であってもよいその入力／出力（I／O）信号を、デバイス１０８，１０９のような１つ以上の外部デバイスに送る。アナログ信号が、リンク１１１内に含まれたアナログリンクを通じて運ばれる一方、デジタル信号はリンク１１１内に含まれたデジタルリンクを通じて運ばれる。デバイス１０８は、ＦＰＡＡ１０５からのアナログ及び／又はデジタル信号を受信及び／又は送信する集積回路であり、必要に応じてこれらの信号を更に処理する。デバイス１０８（デバイス１０６ばかりでなく）は、ＦＰＡＡ１０５を内蔵する同一のプリント回路基板上に配置されてもよい。図１で示されたデバイス１０９の象徴は、種々の表示、計算、及び／又は制御デバイスを包含するように意図されている。このようなデバイスは、たとえば、発光ダイオード、ＰＣモニタ、受信機、及び電気モータのような出力デバイス、並びに、ＰＣ、マイクロコントローラ、及び制御回路のような入力／出力デバイスを含む。
【００１８】
デジタルアプリケーションでは、デバイス内の種々の論理素子間の所定の相互接続を実行するために、ＦＰＧＡ又はＰＬＤのようなプログラム可能なデジタルデバイスのプログラミングのプロセスが従来から実行されている。この手法はまた、従来のＦＰＡＡをプログラムするためにアナログアプリケーションで典型的に使用されている。プログラム可能なデバイスＦＰＡＡ１０５内の素子間の相互接続を実行するために限られるこれらの従来のプロセスとは異なり、いくつかの他のモードでアナログ回路動作を可能にするために、素子間の相互接続を設定することを可能にするばかりでなく、１つ以上のデバイス及び／又はＦＰＡＡ１０５内の回路パラメータのプログラミングをさらに可能にする。
【００１９】
図１はリンク１１０とＦＰＡＡ１０５の外側に位置する２つのプログラミングデバイス１０６，１０７とを示すが、そのように望む場合には、これらの素子の多くの機能はＦＰＡＡ１０５内に組み込み可能であることは本技術分野における通常の知識を有する者には明らかであろう。
【００２０】
図２は、図１のＦＰＡＡ１０５内に内蔵された本発明の主要な機能ブロックを示す。これらのブロックは、構成可能なアナログブロック（ＣＡＢ）行列２１５と、アナログ入力／出力インタフェース回路２２０と、ＦＰＡＡ制御及び構成回路２２５とを含む。構成可能なアナログブロック（ＣＡＢ）行列２１５は、リンク２１２を介して入力／出力インタフェース回路２２０に、リンク２０６を介してＦＰＡＡ制御及び構成回路２２５に接続されている。ＦＰＡＡ制御及び構成回路２２５は、リンク２０７を介してアナログ入力／出力回路２２０に、リンク１１０を介して外部プログラミングデバイスに接続されている。
【００２１】
ＦＰＡＡ制御及び構成回路２２５は、構成可能なアナログブロック（ＣＡＢ）行列２１５内に内蔵されたアナログ回路素子の回路パラメータを構成するばかりでなく相互接続をプログラムするために、リンク２０６を使用する。構成可能なアナログブロック（ＣＡＢ）行列２１５を、図４及び他の図を使用してさらに詳細に説明する。
【００２２】
いくつかのアプリケーションでは、ＦＰＡＡ制御及び構成回路２２５は、アナログ入力／出力回路２２０内に内蔵されたI／Oデバイスの相互接続と動作パラメータとをプログラムするために、リンク２０７を使用してもよい。相互接続をプログラムすることは、たとえば、適切なラインドライバと適切な出力ピンとを選択した後に、ラインドライバの出力端子とＦＰＡＡ１０５の出力ピンとの間の相互接続を確立することを含む。出力ピンばかりでなくラインドライバの選択は、オペレータによって手動で行なわれてもよく、あるいはプログラムによって自動的に行なわれてもよい。動作パラメータの確立は、たとえばI／Oピンに接続された受信機又はドライバのいずれかとして構成されたオペアンプの利得、出力ドライブ電流、入力感度、及び／又は帯域を設定することを含む。
【００２３】
ＦＰＡ制御及び構成回路２２５からのリンク２０８は、ＦＰＡＡ１０５内に選択的に内蔵されてもよいデジタル論理回路のような他の回路のための相互接続を確立するために使用されてもよい。
【００２４】
アナログ入力／出力インタフェース回路２２０は、アナログ信号をリンク２１１内に結合するアナログオペアンプ、コンパレータ、入力受信機、及びラインドライバのようないくつかのデバイスを組み込んでいてもよい。リンク２１１は、図１中で示されたリンク１１１内に内蔵されたアナログリンクを示す。アナログ入力／出力インタフェース回路２２０は、ＦＰＡＡ１０５からの信号を伝送するために使用されてもよいアナログ／デジタルコンバータ、又はＦＰＡＡ１０５内への信号を受信するために使用されてもよいデジタル／アナログコンバータのような他のインタフェースデバイスを含んでいてもよい。
【００２５】
相互接続回路３２０はいくつかの機能を実行し、その内２つが点線で描かれたブロックによって例示されている。これらのブロックの内容が他の図を使用してより詳細に記述される。「回路の相互接続を実行するためのプログラム可能なハードウェア」ブロック３０１は、たとえば、個別のＣＡＢブロックの各々の中に位置する素子間の相互接続を確立するために、ＦＰＡＡ制御及び構成回路２２５（図２で示された）から信号を送るために使用されてもよい。それは、ＦＰＡＡ制御及び構成回路２２５のプログラム制御の下で、１つ以上の信号に対する１つのＣＡＢから他のＣＡＢへの相互接続をリンク３１９，３２０，３２１，３２２を通じて与えるために使用されてもよい。「回路パラメータを設定するためのプログラム可能なハードウェア」ブロック３０２は、たとえば１つ以上のＣＡＢ内に位置するアナログばかりでなくデジタルの種々の素子の回路パラメータを構成するために、ＦＰＡＡ制御及び構成回路２２５のプログラム制御の下で使用されてもよい。
【００２６】
図４は、図３のＣＡＢ３１５内の機能ブロックを示す。リンク４１９，４２３，４２１，４２２を介して相互接続回路４２５に接続された、特定用途向け回路４１５と、アナログ計算回路４２０と、アナログメモリ回路４３０と、デジタル制御回路４３５とは、ＣＡＢ３１５内に内蔵されていてもよい機能ブロックの４つの例である。指摘しておかなければならないことは、機能ブロックとして区別して示されているが、計算及び記憶のようないくつかの機能は共通素子によって共に実行されてもよく、それゆえ、共通ブロック内に組み込まれてもよいことである。たとえば、ブロック４２０，４３０は、いくつかの場合には、両方の機能を同時に実行する１つの共通ブロックによって置換されてもよい。同様に、デジタル制御回路ブロックは、他のブロックに組み合わされていてもよく、又はいくつかの場合には完全に除かれていてもよい。
【００２７】
特定用途向け回路４１５は、独立して又はＣＡＢ３１５の他のブロック内に位置する素子と組み合わされて使用可能なアナログ及び／又はデジタルの予め構成された回路を内蔵する。アナログ計算回路４２０が計算素子を内蔵する一方、アナログメモリ回路４３０はアナログメモリ素子を内蔵する。これらのブロックは両方共、他の図を使用して詳細に説明される行列ブロック６３０を示す。
【００２８】
デジタル制御回路４３５は、特定用途向け回路４１５内に位置するデジタル回路と組み合わされて使用されてもよい選択的ブロックである。デジタル制御回路４３５内に内蔵されたこのような回路の１つの例は、特定用途向け回路４１５内に位置するデジタル回路を動作するための状態機械プログラムである。
【００２９】
相互接続回路４２５は、図３の相互接続回路３２５によって実行されるのと同様の方法でいくつかの機能を実行する。たとえば、リンク４１９，４２３を使用して、特定用途向け回路４１５からアナログ計算回路４２０まで、１つ以上の信号について相互接続を与えてもよい。同様の接続は、リンク４２１，４２２を使用して、ＣＡＢ３１５の他のブロックに与えられてもよい。相互接続回路４２５は、種々のブロック内の素子の相互接続性を構成するために使用される、制御信号の送信も許可する。たとえば、それは、アナログ計算回路４２０内でアナログ素子の接続を構成するために使用可能である。
【００３０】
相互接続回路４２５は、たとえばアナログメモリ回路４３０内のアナログ回路の動作パラメータを確立するために使用される信号を送るためにも使用される。このような信号は、たとえば、アナログ電圧及び／又はアナログ電流であってもよい。当然のことながら、図４の相互接続回路４２５と図３の相互接続回路３２０とは、図示目的のみのために２つの異なるブロックとして表されている。多くのアプリケーションにおいて、これらの２つのブロックは、ＦＰＡＡ内の所定の位置において統合された方法で実行される。
【００３１】
図５は、図４の計算回路４２０及びアナログメモリ回路４３０内に示された行列６３０ブロックを形成するために使用可能な、浮遊ゲートｐＦＥＴと、いくつかのＭＯＳＦＥＴの１つと、他の種類の浮遊ゲートトランジスタとの、レイアウトと、断面図と、回路記号とを示す。浮遊ゲートトランジスタは、ＳｉＯ2によって囲まれたポリシリコンゲートである浮遊ゲートを組み込んでいるから、そのように名付けられた。固有又は外部から注入された電荷が浮遊ゲート上に存在する時には、浮遊ゲートは絶縁体によって完全に囲まれているから、電荷は永久的に蓄積される。浮遊ゲートトランジスタのこの特性が、蓄積された電荷がアナログメモリの内容を構成するところではアナログメモリ素子としての使用を可能にする。
【００３２】
さらに、浮遊ゲートの電荷はゲートバイアス電圧として働くから、浮遊ゲート上の電荷は浮遊ゲートトランジスタ内のソース―ドレイン電流を制御するためにも使用可能である。この電流制御特性は、スイッチング、乗算、及び加算のような種々の計算機能のための回路を作る上で使用可能である。この特性は、いくつかのアプリケーションで活用可能な浮遊ゲート用の線形及び非線形の信号変換特性も与える。
【００３３】
図５に注目すると、ｐＦＥＴ５２０のソース端子５６１及びドレイン端子５６４ばかりでなく浮遊ゲート端子５６３上の信号は、浮遊ゲート５６６を経由してチャネル５６７内に容量的に結合している。チャネル５６７を通る電流は、浮遊ゲート５６６での電荷に依存する。電荷を加えるために、ファウラー―ノルドハイムトンネリングが、電子を浮遊ゲートからトンネリングするために使用される。このトンネリングは、トンネリングコンデンサ５７１を経由して実行される。電荷を除去するために、熱電子注入が使用されてもよい。浮遊ゲート５６６での増加する電荷がチャネル電流を減少させる一方で、浮遊ゲートでの減少する電荷がチャネル電流を増加させる。
【００３４】
浮遊ゲート５６６に存在する電荷の量を制御することによって、浮遊ゲートｐＦＥＴ５２０はスイッチとして動作するために構成可能であり、ドレインとソースとの間の「飽和した」電流がスイッチＯＮ条件を作り出す一方、ドレインとソースとの間の電流遮断がスイッチＯＦＦ条件を作り出す。ｐＦＥＴ５２０も、浮遊ゲート５６６に存在する電荷の量を適切に調節することによって、部分的に導電するモードで動作するように構成可能である。
【００３５】
ノード素子として浮遊ゲートｐＦＥＴ５２０を組み込む図６に注目すると、このような浮遊ゲートｐＦＥＴは行列６３０の形式で配置可能であることがわかる。行列６３０はいくつかのモードで動作するためにプログラム可能である。いくつかのモードの例は、スイッチング行列、メモリ行列、及び計算行列としての動作を含む。
【００３６】
所望のモードで動作するための構成論理をプログラム行列６３０に与えるために、ＦＰＡＡ制御及び構成回路２２５（図２中で示されている）が相互接続回路３２０（図３中で示されている）と相互接続回路４２５（図４中で示されている）と共に使用されている。
【００３７】
一般的には、プログラミング動作は、行列６３０内での相互接続を確立し、その後適切なモードで動作するために各ノード素子をプログラムすることを含む。たとえば、行列６３０がスイッチング行列としてプログラムされなければならない場合には、種々のｐＦＥＴのゲート端子と、ソース端子と、ドレイン端子とは互いに適切に相互接続可能であり（相互接続は図示せず）、その後に、スイッチング素子として動作するために、ｐＦＥＴ５２０のような各ノード素子をプログラムする。典型的には、スイッチング素子としてｐＦＥＴ５２０をプログラムすることは、ｐＦＥＴをＯＮ又はＯＦＦの条件のいずれかで動作させるための浮遊ゲートでの電荷調節を含んでいてもよい。電荷調節を実行するために必要なアナログ電圧及び／又は電流は、相互接続回路３２０（図３中で示された）と相互接続回路４２５（図４中で示された）と共に、ＦＰＡＡ制御及び構成回路２２５（図２中で示された）によって供給及び／又は制御される。当然のことながら、典型的なアプリケーションでは、この電荷調節はｐＦＥＴの各々の上で個別に実行されなければならない。いくつかのｐＦＥＴをＯＮスイッチとし他のｐＦＥＴをＯＦＦスイッチとすることを可能にするためになされる電荷調節は、時間におけるある瞬間で実行されてもよく、あるいは時間における定期的又は不定期的に選択された瞬間で実行されてもよい。
【００３８】
図７ａは、図３の相互接続回路３２０内に組み込まれたプログラム可能なハードウェア及び図４の相互接続回路４２５の１つの実施の形態を示す。ＦＰＡＡ１０５のようなＦＰＡＡをプログラムする上での一連の動作は、１つの例示的な動作において、アレイ６３０の浮遊ゲートアレイ（図６中で示されている）のような種々の素子についての相互接続を確立するために「回路相互接続を実行するためのプログラム可能なハードウェア」ブロック３０１を使用し、その後に、浮遊ゲートトランジスタの浮遊ゲート電荷を調節するような回路パラメータを確立するために「回路パラメータを設定するためのプログラム可能なハードウェア」ブロック３０２を使用することを含む。この一連の動作は、そう所望するならば反復して適用可能である。
【００３９】
ブロック３０１は、カスケード式スイッチ回路内のスイッチの１つを動作することによって端子７０１を端子７０２，７０３，７０４，７０５，７０６のようないくつかの端子の１つに接続するためにプログラム可能なカスケード式スイッチ回路を示す。カスケード式スイッチ回路のスイッチは、アナログスイッチ（たとえば、ＭＯＳＦＥＴスイッチ）又はデジタルスイッチ（たとえば、デコーダ回路）を備えていてもよく、アナログスイッチを動作するために制御電圧を、デジタルスイッチを動作するために論理レベルを使用することによって、スイッチはＦＰＡＡ制御及び構成回路２２５の制御のプログラム制御の下で制御される。スイッチは、ヒュージブルリンクを備えていてもよい。ヒュージブルリンクは、ヒュージブルリンクを溶融させて開放回路を提供するために、選択されたヒュージブルリンクに加えられたプログラミング電圧の使用によって、ＦＰＡＡ制御及び構成回路２２５（図２中で示された）のプログラム制御の下で動作可能である。溶融した（飛んだ）フュージブルリンクは「ＯＦＦ」接続を構成する一方、飛ばなかったものは「ＯＮ」接続を構成する。
【００４０】
入力端子７０１に設けられているＤ２（図６中の浮遊ゲートトランジスタ５２０のドレイン端子）が端子７０２に設けられているＤ１（図６中の浮遊ゲートトランジスタ６１５のドレイン端子）に接続されていることが望ましい例を使用して、ブロック３０１の動作はさらに説明可能である。この動作を実行するために、ＦＰＡＡ制御及び構成回路２２５（図２中に示された）は、スイッチ７０７に制御信号を供給し、それによってスイッチ７０７を動作させ、Ｄ２とＤ１との間に接続路を提供する。当然のことながら、Ｄ２はここでは例としてのみ使用されており、ＦＰＡＡ１０５に内蔵された回路の複数のノード／端子は、図７ａ中で示されたスイッチング回路のようなスイッチング回路に関連した複数の入力端子に接続可能である。このようなノード／端子は、典型的には、ＦＰＡＡ集積回路パッケージの入力、出力、及び入力／出力ピン端子ばかりでなく、電圧／接地母線、トランジスタ端子、コンデンサ端子を含む。
【００４１】
ブロック３０２は、カスケード式スイッチ回路内でスイッチの１つを動作することによって入力端子７１１においてＳ２（図６中の浮遊ゲートｐＦＥＴ５２０のソース端子）をいくつかのプログラミングソースの１つに接続するためにプログラム可能なカスケード式スイッチ回路を示す。これらのプログラミングソースの例は、固定電圧ソースと、可変電圧ソースと、固定／可変電流ソースと、ＡＣ信号ソースと、接地接続とを含むが、これらに限定されない。スイッチは、ＦＰＡＡ制御及び構成回路２２５（図２中で示された）のプログラム制御下で制御可能であるアナログスイッチ（たとえばＭＯＳＦＥＴデバイス）又はフュージブルリンクを備えていてもよい。このプログラム制御は、アナログスイッチを動作するための制御電圧又はフュージブルリンクを構成するためのプログラミング電圧の使用を備えていてもよい。飛んだフュージブルリンクは「ＯＦＦ」接続を構成する一方、飛ばなかったものは「ＯＮ」接続を構成する。
【００４２】
当然のことながら、ブロック３０１，３０２で示されたカスケード式のスイッチ配列は例示的な目的のみである。同様のカスケード式接続又は他の非カスケード式接続で配置されたいくつかの他の回路が、ＦＰＡＡ１０５内に内蔵された他の端子への相互接続を提供するために使用可能である。たとえば、ブロック３０１，３０２は、浮遊ゲートｐＦＥＴ５２０の浮遊ゲートをチャージするために、ＰＧ２（図６中の浮遊ゲートｐＦＥＴ５２０のプログラムゲート端子）をＰＧ１（図６中の浮遊ゲートトランジスタ６１５のプログラムゲート端子）に、又はＰＧ２を可変電圧ソースに接続するために使用可能なカスケード式スイッチ回路の第２のセットを内蔵していてもよい。
【００４３】
これも当然のことであるが、ブロック３０１，３０２のスイッチング機能を提供するために、多くの代替回路も使用可能である。たとえば、スイッチ７０７，７０８，７０９，７１２，７１３が単極双投（ｓｉｎｇｌｅ−ｐｏｌｅ−ｄｏｕｂｌｅ−ｔｈｒｏｗ）スイッチの直列接続された鎖として示されている一方、複数のカスケード式スイッチが、マルチスロー（ｍｕｌｔｉ−ｔｈｒｏｗ）配列を有する単一のスイッチによって置換可能である。
【００４４】
さらに、いくつかのアプリケーションは、電力がＦＰＡＡ１０５から除去されている時には図７ａ中で示されたスイッチはプログラムされたスイッチの位置をそのままにすることを許可する一方、他のアプリケーションではスイッチ位置はＦＰＡＡのパワーアップの後にその都度フレッシュプログラミングを要求してもよい。図７ａを参照して記述されたようなフュージブルリンクの使用は一般的には一回限りプログラミング処理と関連しており、ＦＰＡＡ１０５内でのこれらのリンクの使用は一回限りプログラム可能なデバイスとしてＦＰＡＡ１０５を特徴付けるために使用されてもよい。
【００４５】
図７ｂは、図３の相互接続回路３２０及び図４の相互接続回路４２５内に組み込まれたプログラム可能なハードウェアの第２の実施の形態を図示する。スイッチング行列ブロック３０１，３０２は、図７ａのブロック３０１，３０２によって実行されるのと同等の機能を実行する。この等価性は、本技術分野における通常の知識を有する者によって認識されるだろう。
【００４６】
図８は、数学的計算機能―この個別の例では乗算機能であるが―を実行するために、ソース端子、ゲート端子、又はドレイン端子において相互接続され適切にプログラムされた（図７ａ，７ｂで図示された相互接続回路を使用して）浮遊ゲートｐＦＥＴ６１５，５２０を示す。行列６３０（図６中で示された）内に位置する浮遊ゲートｐＦＥＴの他の対は、行列６３０が全体として計算行列モードで動作するように構成されるように、適切にプログラムされていてもよい。乗算機能の説明は次の文献からの資料を使用しており、参照することによってそれらは全体として本明細書中に組み込まれている：Ｐａｕｌ  Ｄ．Ｓｍｉｔｈ，Ｍａｔｔ  Ｋｕｃｉｃ，Ｒｉｃｈａｒｄ  Ｅｌｌｉｓ，Ｐａｕｌ  Ｈａｓｌｅｒ，＆  Ｄａｖｉｄ  Ａｎｄｅｒｓｏｎ著「アナログ浮遊ゲート回路内のメル周波数ケプストラムエンコーディング（Ｍｅｌ−ｆｒｅｑｕｅｎｃｙ  ｃｅｐｓｔｒｕｍ  ｅｎｃｏｄｉｎｇ  ｉｎ  ａｎａｌｏｇ  ｆｌｏａｔｉｎｇ−ｇａｔｅ  ｃｉｒｃｕｉｔｒｙ）」。
【００４７】
Ｍａｔｔ  Ｋｕｃｉｃ，ＡｉＣｈｅｎＬｏｗ，＆  Ｐａｕｌ  Ｈａｓｌｅｒ著「プログラム可能な連続時間浮遊ゲートフーリエプロセッサ（Ｐｒｏｇｒａｍｍａｂｌｅ  ｃｏｎｔｉｎｕｏｕｓ−ｔｉｍｅ  ｆｌｏａｔｉｎｇ−ｇａｔｅ  Ｆｏｕｒｉｅｒ  ｐｒｏｃｅｓｓｏｒ）」
図８に注目すると、ｐＦＥＴ６１５，５２０のソース端子は、２つのトランジスタ６８５，６９５に接続されていると示されている。これらの２つのデバイス（図４の特定用途向け回路の一部であってもよい）は、ＤＩＢＬ（ｄｒａｉｎ−ｉｎｄｕｃｅｄ−ｂａｒｒｉｅｒ−ｌｏｗｅｒｉｎｇ）デバイスとして使用されている。ＤＩＢＬデバイスは、ｐＦＥＴ６１５，５２０内のソースの縮退を目的として回路の線形性を増加するために使用されている。このような縮退が不必要な場合、ＤＩＢＬデバイス６８５，６９５は省略されてもよい。ＤＩＢＬデバイスはｐＦＥＴ浮遊ゲートデバイス内の安定した連続浮遊ゲート電流を可能にするために適切なフィードバック信号を供給するために使用されてもよく、有用なヘビアン式学習則の実行を可能にする。
【００４８】
ソース端子に接続されたＤＩＢＬデバイスで浮遊ゲートｐＦＥＴを定義するための一般式は、Ｉs＝ＩsoＷｅｘｐ（―ΔＶin／Ｖy）として表すことが可能であり、ＩsはＦＥＴのゲート飽和電圧における変化についての飽和でのしきい値下ｎＦＥＴ又はｐＦＥＴチャネル電流であり、Wは浮遊ゲート電荷のソース電流の大きさであるウエイトであり、Vyは容量入力とチャネル電流との間のこの素子の指数勾配である。
【００４９】
図８を参照すると、本回路は差動入力信号（ΔＶin）が蓄積されたウエイト値によって乗算されるところでは、４つの四象限乗算器を構成する。この蓄積されたウエイト値は、ｐＦＥＴ６１５，５２０内に設定された浮遊ゲート電荷のプログラムされた値の差異である。ウエイト条件は、浮遊ゲートの寸法、充電プロセス、及び浮遊ゲートに存在する電荷の量のようないくつかの要因に依存していてもよい。
【００５０】
図８の回路は、共通モード反応を減算する方法で２つの浮遊ゲートｐＦＥＴ５２０，６１５を結合し、出力ドレイン電流Ｉoutは、入力電圧が線形範囲Ｖｙ内にあると仮定すると、式Ｉout＝Ｉso（Ｗ+ｅｘｐ（−ΔＶin／Ｖｙ）＋Ｗ-ｅｘｐ（−ΔＶin／Ｖy））によって定義可能である。この式はＩout≒Ｉso（Ｗ+＋Ｗ-）＋Ｉso（Ｗ+−Ｗ-）ΔＶin／Ｖyによって一次関数として指数項を近似することによって単純化可能であり、ここでＷ+及びＷ-は、Ｖin＋及びＶin−電圧で与えられたｐＦＥＴ５２０，６１５に対応するウエイトである。出力電流は、ウエイトによって乗算された入力電圧の四象限積を反映する。
【００５１】
混合器回路内で典型的に実行される２つの信号間の「混合」機能と異なり、図８の乗算器回路が信号とウエイトとの間で「乗算」機能を実行すると指摘することは適切である。乗算機能は、入力信号を蓄積された値／ウエイトで乗算することとして広く定義可能である。この蓄積された値は、利得項と考えることができる。そこで、利得項がゼロであり、入力信号がこのゼロ値によって乗算される場合には、乗算器回路からの出力信号は無視しうる振幅を有しているであろう。
【００５２】
図９，１０、１１は、ＦＰＡＡ１０５内に内蔵された回路を使用して実行された例示的な変換イメージャアプリケーションを説明するために、階層的な方法で提供された一組の説明図である。この説明は、次の文献からの資料を使用している：Ｐａｕｌ  Ｈａｓｌｅｒ，Ａｂｈｉｓｈｅｋ  Ｂａｎｄｙｏｐａｄｈｙａｙ，Ｐａｕｌ  Ｓｍｉｔｈ著「高い充てん率を許容する行列変換イメージャ（Ａ  Ｍａｔｒｉｘ  Ｔｒａｎｓｆｏｒｍ  Ｉｍａｇｅｒ  ａｌｌｏｗｉｎｇ  ｈｉｇｈ−ｆｉｌｌ  ｆａｃｔｏｒ）」。そしてこの文献は本出願に全体として引用し援用する。
【００５３】
図９は、変換イメージャとして一つの見本の実施の形態で構成された図４中で示された機能ブロックのいくつかを示す一方、図１０，１１は図９の回路をより詳細に示す。図９は、変換イメージャアプリケーション内で使用された主要な機能ブロックを含むＣＡＢ９０５と相互接続回路９２５内にプログラムされた対応する相互接続とを示す。図１０は図９のＣＡＢ９０５をより詳細に示す。
【００５４】
図１０に注目すると、特定用途向け回路９１５は、タイムベースの素子９２３（タイムベース１．．．ｎ）のアレイと光センサ素子９２４のアレイとを含む。タイムベースの素子の各々は、光センサ素子９２４のアレイの対応する列全体で利用可能な信号を供給する、機能発生器として動作する。たとえば、タイムベース２は、その列のセンサ素子２ａ，２ｂ．．．２ｍに利用可能な信号を供給する。タイムベース素子は、いくつかの回路を含んでいてもよく、いくつかの例は発振器、パターン発生器、又はアナログメモリ素子を含む。これらの素子は選択的に構成され相互接続回路９２５を通じてデジタル制御回路９３５（図９中に示された）によって供給されたデジタル信号を介して制御されてもよい。
【００５５】
光センサ素子９２４のアレイは個別の光センサで形成されており、それらの各々はその隣において最少の追加の部品を使用し、それによって最適な光充てん空間を提供する光センサ行列アレイの生成を可能にする。充てん空間は、典型的には光処理回路によって使用された全体領域に対する利用可能な光画像センサ領域の比として定義されている充てん率によって記述されている。各光センサは、タイムベース信号と光センサ電流との乗算に比例する電流を出力する画素処理素子として使用可能である。
【００５６】
アナログ計算回路９２０は、アレイの寸法が光センサ素子９２４のアレイの寸法と適合するアナログ計算素子９２６のアレイを内蔵し、各アナログ計算素子（ＡＣＥ）は光センサ素子９２４のアレイ内の固有の光センサ素子と対応している。ＡＣＥは、光センサ素子から電流を受け取り、画素レベルでの画像変換を与えるための乗算、スイッチング、レベルシフティングのような種々のプロセスを通じてこの電流を変換する１つ以上の浮遊ゲートトランジスタで形成されている。
【００５７】
図１１は、特定用途向け回路９１５及びアナログ計算回路９２０内に位置したアレイの一部である一組の例示的な素子の詳細を示す。信号生成回路９１７は、いくつかの信号を生成するためにプログラム可能であってもよい。たとえば、それは、光センサ素子９２４のアレイ内の対応する列内に供給される低周波の正弦波を生成してもよい。この列の一部であって例示的な素子として使用されている光センサ素子９１８は、この信号をそのゲート端子において受け取る。浮遊ゲートｐＦＥＴ又は他の種類のトランジスタであってもよい２つのトランジスタ９３１，９３２は、上述のようにＦＰＡＡ１０５内に内蔵された相互接続回路を使用して、光センサダイオード９４１に相互接続されている。この例示的な回路では、２つのトランジスタ９３１，９３２は差動ペアとして接続されている。
【００５８】
光センサダイオード９４１の方向に向けられた入力光信号は、２つのトランジスタの間で共有されている光センサダイオード電流を発生させる。電流共有は、２つのゲートが浮遊ゲートトランジスタである場合にはこれらの２つのゲートにおいて個別にプログラムされてもよい任意の浮遊ゲート電荷と結合されている、時間において任意の瞬間に２つのトランジスタの個々のゲートにおいて存在するゲート電圧Ｖ１，Ｖ２に依存する。
【００５９】
しきい値下バイアス電流（低レベル画像センサ電流の存在による画像アプリケーションで典型的に使用された）で動作されたトランジスタ９３１，９３２の差動ペアの構成については、差動出力電流は次のように表現可能である。
2005522071.tif 000003
【００６０】
ここで、ｋはトランジスタ表面電位（典型的には０．６〜０．８Ｖ）へのゲート結合効率であり、ＵＴはｋＴ／ｑである。Ｖ1−Ｖ2入力は、トランジスタがそれらの線形領域内で動作するような場合には、
2005522071.tif 000004
【００６１】
差動出力電流は合計され、さらに、浮遊ゲートトランジスタであるアナログ計算素子９２１（図１０のアナログ計算回路９２０内に位置する）内で処理される。浮遊ゲートトランジスタは、アナログメモリ素子又は数学的変換動作を実行するための非線形計算回路として構成されてもよい。
【００６２】
当然のことながら、図９，１０，１１を使用して記述された変換イメージャアプリケーションが、ＦＰＡＡ１０５内の浮遊ゲートトランジスタを使用してプログラム可能な種々の計算パラメータを用いて、モジュール的に拡張可能な行列構成で画素レベルの画像処理を提供する。アナログ計算素子９２１のような追加の回路は光センサ領域から離して配置可能であるから、この構成は、稠密な光センサアレイの形成を可能にする。この種類の処理についてのいくつかのアプリケーションは、画像フィルタリングと、計算空間導関数と、２Ｄ空間変換とを含む。
【００６３】
行列変換は一般的には式Ｙ＝ＡTＰＢによって表現可能であり、ここで、Ｐは画素の列及び行のアレイを意味し、Ａは基底関数によって映像面に基づいて実行される変換に対応する変換行列であり、Ｂは次に実行される変換行列である。図１０中で示された回路を使用する例示的な実施として、Ａの値はタイムベースの回路９２３を介して応用されてもよい一方、Ｂの値はアナログ計算回路９２０内に蓄積されてもよい。
【００６４】
図１２，１３，１４は音声処理アプリケーション用の浮遊ゲートトランジスタを使用する例示的なケプストラムプロセッサの階層的な方法で提供された一組の説明図である。後述されるプロセッサは、ＦＰＡＡ１０５内に内蔵された回路を使用して実行されて来た。本記述は、次の文献からの資料を使用しており、本出願に全体として引用し援用する：Ｐａｕｌ  Ｄ．Ｓｍｉｔｈ，Ｍａｔｔ  Ｋｕｃｉｃ，Ｒｉｃｈａｒｄ  Ｅｌｌｉｓ，Ｐａｕｌ  Ｈａｓｌｅｒ，＆  Ｄａｖｉｄ  Ａｎｄｅｒｓｏｎ著「アナログ浮遊ゲート回路内へのメル周波数ケプストラムエンコーディング」。
【００６５】
図１２は、ケプストラムプロセッサとしての１つのサンプルの実施の形態内で構成された図４中で示された機能フロックのいくつかを示す一方、図１３，１４は図２の回路をより詳細に示す。図１３に注目すると、特定用途向け回路１２５は、プログラム可能な帯域フィルタ１２６のアレイ（プログラム可能な帯域フィルタ１．．．ｎ）とプログラム可能なピーク検出器１２７のアレイ（プログラム可能なピーク検出器１．．．ｎ）とを内蔵する。プログラム可能な帯域フィルタはすべてのフィルタに共通に供給される入力信号を受け取り、対応して接続されたプログラム可能なピーク検出器に出力信号を供給する。たとえば、プログラム可能な帯域フィルタ１５１は、プログラム可能なピーク検出器１５２内に信号を供給する。各プログラム可能な帯域フィルタのハイエンド及びローエンドのコーナ周波数は、他のプログラム可能な帯域フィルタ内での設定と独立して、適切に設定可能である。この特徴は、プログラム可能な帯域フィルタのアレイを、線形、非線形、オクタブ指向、又は対数であることをユーザが選択可能である周波数空間で動作するためにプログラム可能にする。
【００６６】
ユーザが選択可能な周波数応答を提供するために制御電圧を使用してプログラム可能なピーク検出器の各々は、アナログメモリ回路１３５のプログラム可能なアナログメモリアレイ１２８内に内蔵された対応して接続されたプログラム可能なアナログメモリに信号を供給する。たとえば、プログラム可能なピーク検出器１５２は、プログラム可能なアナログメモリ１５３内に信号を供給する。
【００６７】
図４の相互接続回路４２５の１つの実施の形態である相互接続回路１３０は、たとえば、アナログメモリ回路１３５内に相互接続を確立するため、及び特定用途向け回路１２５ばかりでなくアナログメモリ回路１３５内に内蔵された浮遊ゲートトランジスタ内のウエイトのようなパラメータをプログラムするために使用される。相互接続とプログラミングとは、相互接続回路１３０内に組み込まれてもよい信号ばかりでなく、デジタル制御回路１４０によって生成された信号を使用して実行される。
【００６８】
ケプストラル分析の概念は、入力信号をいくつかの構成パラメータに分解することを含む。しかしながら、音声信号はタイムドメインでは非定常である。それによって、音声信号の時間周波数スペクトルは一定ではない。ケプストラル分析への従来の手法は、離散型フーリエ変換（ＤＦＴ）と離散逆フーリエ変換とを使用する短期フーリエ分析の使用を含む。ケプストラム分析の変種であるメルケプストラム分析は、信号を臨界バンドエネルギーに分割し、次に一連の臨界バンドエネルギーに離散的コサイン変換（ＤＣＴ）を実行することによって、離散型ドメインで伝統的に実行されている。バンド分割回路は、典型的にはアナログ・デジタル変換回路を含む。
【００６９】
図１２，１３，１４は、メルケプストラム計算ブロックとしての浮遊ゲートトランジスタアレイを使用するアナログ手法を図示する。純粋にアナログ的な手法を使用することによって、アナログ・デジタル変換の間に取り入れられる可能性のあるデジタル化雑音が除去される。アナログ処理は、信号の高次の特性の処理も可能にする。このような高次の特性の１つの例は、摩擦及び／又は２重母音の間に音声信号内に存在する高次周波数情報であるだろう。これらの過渡的な音声のスペクトルの中身は、タイムドメインにおけるスパイクとして現れる。タイムドメイン内の信号スパイクは、周波数ドメイン内の広いスペクトル信号と同じである。価値ある音声情報を提供するこのようなスパイクを捕えることは、タイムドメインにおいて実行することが比較的容易である。
【００７０】
図１２，１３，１４が１つの例示的なアプリケーションを図示するためにのみ使用されていることが認識されるだろう。この手法とその変種とは、アナログケプストラムと、アナログ隠れマルコフモデル（ＨＭＭ）と、ベクトル量子化（ＶＱ）回路とを組み込んでいる音声認識回路のようないくつかの他のアプリケーションで使用されてもよい。
【００７１】
図１４は、プログラム可能な帯域フィルタのアレイ１２６内に内蔵されたプログラム可能な帯域フィルタ１５１を内蔵し、プログラム可能なピーク検出器のアレイ１２７内に内蔵されたプログラム可能なピーク検出器１５２に接続された、例示的な回路である。さらに示されているのは、プログラム可能なアナログメモリアレイ１２８内に内蔵されたプログラム可能なアナログメモリ１５３である。ここで使用されたプログラム可能な帯域フィルタ１５１は、１つ以上の差動段を組み込んでいる容量的に結合した電流コンベヤ（Ｃ4）である。簡略化のために、差動回路の半分のみがプログラム可能な帯域フィルタ１５１内で示されている。当然のことながら、差動回路内では、正の入力端子１５４が図１４中で示されていない対応する負の入力端子を有している。また、正の出力信号線１５６は、図示されていない対応する負の出力線を有している。ハイエンド及びローエンドのコーナー周波数が、回路内の種々のトランジスタ中のバイアス電流を調節することによってプログラム可能である。Ｖｒｐ１，Ｖｒｐ２，Ｖｒｐ３，Ｖｒｎ１，Ｖｒｎ２，Ｖｒｎ３という名称の電圧端子上へのバイアス電圧の適切な負荷がバイアス電流を調節するために使用されており、このようなバイアス電圧が相互接続回路１３０を通じて供給されている。
【００７２】
プログラム可能なピーク検出器１５２は、整流素子、たとえば、コンデンサ１５９と共にダイオードとして構成されたＦＥＴ１５７を備えている。コンデンサ１５９と平行して接続されたＦＥＴ１５８は、その抵抗が電圧Ｖｒｐｅａｋを介してプログラム可能な可変抵抗器を構成している。コンデンサ１５９とＦＥＴ１５８とのＲ−Ｃ組合せの値は、プログラム可能なピーク検出器１５２内の信号の遮断用のハイエンドコーナー周波数を設定するためにプログラム可能である。
【００７３】
プログラム可能なアナログメモリ１５３は、図８を参照して説明された乗算器機能を提供するために接続されたこの例示的な回路内で示された２つの浮遊ゲートトランジスタを使用する。これによって、プログラム可能なピーク検出器１５２の出力信号が、相互接続回路１３０を使用することによって浮遊ゲートトランジスタ内にプログラムされた適切なウエイトによって乗算されることを可能にする。
【００７４】
図１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｃは、適応利得と共にアナログ乗算機能を提供するためにアナログ計算回路４２０（図４中で示された）内に組み込まれた浮遊ゲートｐＦＥＴを使用する回路を図示する。このような機能は、多くのアプリケーション、たとえば低出力アナログ適応フィルタリング及びニューラルネットワークにおいて有用である。
【００７５】
この記述は次の文献からの資料を使用しており、参照することによってそれは全体として本明細書中に組み込まれている：Ｊｅｆｆ  Ｄｕｇｇｅｒ，Ｐａｕｌ  Ｈａｓｌｅｒ著「入力及び学習信号の対数的な予備歪みを使用して継続的に適応する浮遊ゲートアレイにおける改善された相関学習則（Ｉｍｐｒｏｖｅｄ  ｃｏｒｒｅｌａｔｉｏｎ  ｌｅａｒｎｉｎｇ  ｒｕｌｅ  ｉｎ  ｃｏｎｔｉｎｕｏｕｓｌｙ  ａｄａｐｔｉｎｇ  ｆｌｏａｔｉｎｇ−ｇａｔｅ  ａｒｒａｙｓ  ｕｓｉｎｇ  ｌｏｇａｒｉｔｈｍｉｃ  ｐｒｅ−ｄｉｓｔｏｒｔｉｏｎ  ｏｆ  ｉｎｐｕｔ  ａｎｄ  ｌｅａｒｎｉｎｇ  ｓｉｇｎａｌｓ）」。
【００７６】
図１５ａは、しきい値下モードで動作された時にゲート電圧とウエイト係数との対数関数の積である電流を発生する、ソース縮退されたｐＦＥＴ１７０を示す。
【００７７】
この電流は次の式によって定義される。
（式１）
2005522071.tif 000005
【００７８】
ここで、Ｉｂはバイアス電流であり、ｗはウエイト係数であり、ＶgAは電圧倍率である。
【００７９】
ゲート電圧の大きさが十分小さい場合には、上式は線形近似であると解釈可能であり、それによって、ｐＦＥＴ１７０は、適応利得がウエイト関数によって与えられている変換コンダクタンス増幅器として動作可能である。ウエイト関数は、ウエイト更新回路を使用することによって、ｐＦＥＴ１７０のゲート内に蓄積された電荷を使用して調整されてもよい。このウエイト更新回路は、ｐＦＥＴ１７０のゲート電圧とドレイン電圧との間の相関に基づく学習則を組み込んでいてもよい。このような学習則の１つが次の式によって定義されている。
（式２）
2005522071.tif 000006
【００８０】
ここで、β，γ，Ｖg0，Ｖgl，Ｖinjは、デバイスパラメータと、バイアス条件と、回路構成とに依存する定数である。
【００８１】
ゲート電圧とドレイン電圧との間の相関に純粋に依存する学習則を得ることが望ましいが、上の学習則の式内のウエイト関数がドレイン電圧分散ばかりでなくさらにゲート電圧分散にも依存するゲート電圧とドレイン電圧との指数関数によって影響されることがわかる。
【００８２】
線形モデルを得るためにｐＦＥＴ１７０のゲート電圧を十分小さくする一方、同時に相関行動を経験するために十分大きく保つことも望ましい。これらの競合する要求事項を満たすことが可能である適切なゲート電圧設定を決定することは、ウエイト関数に悪影響を及ぼす高周波歪みを引き起こすおそれがある。
【００８３】
このような高調波歪みは、ｐＦＥＴ１７０のドレインに接続されたドレインの非線形変換回路を組み込むことによってドレイン電圧分散項のウエイト関数への影響を最小にしつつ、ｐＦＥＴ１７０のゲートに接続された予備歪み回路を使用することによって最小にされてもよい。サンプルの予備歪み回路を、他の図を使用してさらに説明する。
【００８４】
図１５ａの回路に注目すると、ｐＦＥＴ１７０は平衡状態にある浮遊ゲート電荷で動作するように構成されている。この平衡状態は、電荷を加えるためにトンネリングを浮遊ゲートから電荷を除去するために熱電子注入を実行する間に達せられる。電荷の添加と除去とは、このような動作がｐＦＥＴ１７０が配置されている回路構成に依存するように、同時に、かなり同時に、又は連続した方法で、生じることがある。種々のパラメータがゲートにおける合計の電荷に貢献する。これは、図１５ｂを参照して説明される。
【００８５】
このような同時の方法でゲート電荷の追加及び除去の両方を実行するプロセスは、ゲート電荷がソース―ドレイン電流に影響して正帰還を生じさせるという、ｐＦＥＴ１７０を不安定な状態にする。これは、ＰＦＥＴ１７０がｐＦＥＴ１７１のような任意の他のデバイスと独立して動作されている場合に生じる。それゆえ、ｐＦＥＴは、回路安定性を与えるために、ｐＦＥＴ１７０に接続されている。いくつかの回路構成では、ｐＦＥＴ１７１はソースフォロワー回路を与えるために使用されるＭＯＳＦＥＴを備えていてもよく、他方、いくつかの他のアプリケーションにおいて、縮退した浮遊ゲート回路を与えるために図１５ａのｐＦＥＴ１７１のような浮遊ゲートＭＯＳＦＥＴを使用してもよい。
【００８６】
電荷平衡の間の注入電流Ｉinjは、ｐＦＥＴ１７０のソース端子と、ドレイン端子と、ゲート端子とにおいて存在する電圧への非線形の依存性を有する。この非線形の依存性は、計算の応用で活用可能であるいくつかの計算機能の一つである乗算器としての回路の使用を可能にする。このような計算の応用は、たとえば、ウエイトが適切に処理可能なゲート電荷の関数であるウエイト適合と、可変電荷が可変蓄積アナログ値に等しいアナログメモリとを含む。
【００８７】
図１５ｂは、図１５ａのｐＦＥＴ１７０内の浮遊ゲート電荷の特徴を図示する。合計電荷Ｑfgは、コンデンサＣgを通じてゲートに供給された電荷と、トンネリング及び熱電子注入を介して設定された浮遊ゲート電荷とに等しい。これは、Ｖfgが、ゲートにおいて蓄積電荷と関連した２つの項と、Ｃgを介して入力信号によって供給された電荷と関連した第３の項とを備えている、浮遊ゲート電圧式によってさらに詳述される。
【００８８】
予備歪み回路が記述された図１５の記述に戻ると、図１５ｃは、ゲート予備歪み回路１９１と、ドレイン非線形変換回路１９２と、ソース非線形変換回路１９３とを備えるｐＦＥＴ１７０を図示する。これらの回路は、図１５ｄ，１５ｅを参照してさらに説明されている。
【００８９】
図１５ｄは、ｐＦＥＴ１７０のゲートに接続されたゲート予備歪み回路の１つの例示的な実施の形態を図示する。予備歪み回路は、ｐＦＥＴ１７０のゲート内に電圧入力を供給する電流ミラー機能を備える。このゲート電圧は、次の式によって定義される。
ΔVg = Vmgln(1+x)      （式３）
ここで、式１で記述されたように、出力電流Ｉの入力信号に対する指数的な依存をなくすために、ＶgAと対応してＶmgが選択される。
【００９０】
図１５ｅは、ウエイト値に影響するドレイン電圧分散項を最小にするためにｐＦＥＴ１７０のドレインに接続されたドレイン非線形変換回路の１つの例示的な実施の形態を図示する。ドレイン予備歪み回路は、トランジスタ１７６，１７７，１７８を含む。ドレイン電圧Ｖdに対する式は次のように定義可能である。
Vd = -Vmdln(Ie/Ie0)      （式４）
ここで、
2005522071.tif 000007
【００９１】
Ｉe＝Ｉe0（１＋ｅ）に設定することが望ましく、ここでｅは学習を開始させるのに使用されるエラー信号であり、式６は対応して次のように解釈可能である。
Vd = -Vmdln(1+e)      （式５）
ｄｃ電流値対種々の歪み係数に対応するドレイン電圧の大きさのチャートが、図１５ｃの回路内に次に組み込み可能な予備歪み係数を決定するために次に使用される。
【００９２】
図１５ｆは、いくつかのアプリケーションで使用されてもよい図１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅを参照して説明された回路を使用する計算回路のブロック図の例を示す。非線形乗算器１９３のウエイト適合回路は、非線形乗算機能を開始するために使用されてもよい。乗算器機能は、１つの例示的な回路である図１５ｃ中のｐＦＥＴの動作に固有である。
【００９３】
乗算器１９３は、第１の入力信号と第２の入力信号とに関連した積項を内蔵する非線形出力信号を発生させる。たとえば、第１の信号が入力信号ｘであり第２の入力信号がエラー信号ｅである場合には、非線形出力信号は、例示的な式ｆ（ｘ）＝ａｘ2＋ｂｘｅ＋ｃｅ2によって示されてもよい。わかるように、この式は、二次（ａｘ2，ｃｅ2）積項ばかりでなく一次項（ｂｘｅ）も有する。当然のことながら、いくつかの他のこのような式が、追加の高次項が「ｎ」（例示的な数式中のような１及び２以外の）のべき、たとえばＸ3まで累乗された非線形機能を提供するために使用されてもよい。
【００９４】
浮遊ゲートｐＦＥＴ１７０内の注入電流の非線形機能によって、時間とともに入力信号及びエラー信号の種々の多項式の関数を得るために、乗算器１９３がかくして使用可能であることが理解可能である。
【００９５】
入力信号とエラー信号との間のこの非線形の関係が単に項ｂｘｅまで減らされるのが望ましい場合には、他の多項は除去されなければならない。この除去は、上述のドレイン非線形変換回路１９２とソース線形変換回路１９３とを組み込むことによって実行されてもよく、入力信号とエラー信号との間の純粋な乗算を生じる。
【００９６】
積分器１９４は、乗算器１９３の結果に対して平均化動作を実行し、乗算器１９３に供給された入力信号及びエラー信号の種々の統計的機能を発生させる。乗算器１９６は、それに供給された入力信号とウエイト適合回路の積分器１９４から由来した第２の信号との積である出力信号を発生する。信号依存の適合パラメータによって乗算機能は入力信号の必要な乗算を提供するから、この乗算機能は適合フィルタ機能で使用されるためのタップウエイト又はニューラルネットワーク構造内で使用されるためのシナプスと呼ばれてもよく、適合及びニューラル信号処理システムの両方に共通な重要な特徴である。
【００９７】
図１６は、行列をプログラムするための例示的なプログラミング処理を図示するために使用可能ないくつかの浮遊ゲートｐＦＥＴで形成された行列回路１６０を示す。これらの浮遊ゲートｐＦＥＴの個々の端子が、いくつかの互いにか又はソースバイアス電圧のような電圧ソースへ相互接続されて予め構成されたことに注意可能である。図１６は、行列回路の相互接続が必ずしも「回路相互接続を実行するためのプログラム可能なハードウェア」ブロック３０１（図７ａ中で示された）を使用して構成される必要はない。「回路パラメータを設定するためのプログラム可能なハードウェア」ブロック３０２（これも図７ａで示されている）ばかりでなくブロック３０１も、次に記述する他の動作を実行するために選択的な方法で使用されてもよい。
【００９８】
図１６の例示的な回路では、スイッチ１６１，１６２は「回路相互接続を実行するためのプログラム可能なハードウェア」ブロック３０１の一部であってもよく、他方、スイッチ１６３，１６４，１６５，１６６，１６７，１６８，１６９は「回路パラメータを設定するためのプログラム可能なハードウェア」ブロック３０２の一部であってもよい。機能の点で同様であるスイッチ１６１，１６２に注目すると、各スイッチは二極の位置が互いに相補的である二極構造を備えている。この構造は、初期設定によって「行１信号出力」として送られるべきＤ１のようなドレイン接続を許可する。必要に応じて、スイッチ１６１は「行１信号出口」端子への経路を分離するために動作可能であり、Ｄ１はその代わりにスイッチ１６３に接続されていてもよい。
【００９９】
浮遊ゲートｐＦＥＴをプログラミングすることは、いくつかの動作を組み込んでいる。第１のステップは、プログラムされるべき特定のｐＦＥＴを選択することを含んでいる。この選択プロセスは、例として、ｐＦＥＴ６１５を使用することによって説明されてもよい。スイッチ１６１はＤ１をスイッチ１６３内に接続可能にするために起動される。スイッチ１６３は、ｐＦＥＴ６１５を浮遊ゲートのプログラミングを許可する導電状態に置くことを許可する電圧レベルを含んでいてもよい「行１ドレインプログラミングソース」内にＤ１を接続するために起動される。「行１ドレインプログラミングソース」は、種々の電源を組み込んでいてもよい。１つの例示的な電源は、熱電子注入を生じさせる種々の幅及び／又は種々の振幅のパルスを発生させてもよい。
【０１００】
スイッチ１６２及びドレイン行１以外のドレイン行と関連した他の同様のスイッチは、行をそれらのそれぞれの信号出力線から遮断するために起動される。スイッチ１６４（及び他の行のドレイン接続と関連した他のスイッチ）はそのままにしてあり、それによってドレイン行１以外のすべてのドレイン行を電源Ｖｙに接続する。ｐＦＥＴ（ｐＦＥＴ６１５以外）の各々を非導電状態のままにするためにＶｙの値が選択される。
【０１０１】
ｐＦＥＴ６１５（列１内の他のｐＦＥＴばかりでなく）のゲートを低電圧ＤＣソースを備えていてもよい「列１ゲートプログラミングソース」に接続するために、スイッチ１６５が次に起動される。この低電圧ＤＣソースは、ｐＦＥＴ６１５をプログラムするために最適な注入電圧まで設定されてもよい。スイッチ１６６，１６７のような他のスイッチがそのままにしておかれ、それによって、ゲート列１以外のすべてのゲート列を、ｐＦＥＴ６１５以外のすべてのｐＦＥＴを非プログラム可能な状態に置く適切な電源に接続する。
【０１０２】
ｐＦＥＴ６１５の浮遊ゲートから電子を除去するためにトンネリングが実行される時には、ｐＦＥＴ６１５に関連した浮遊ゲート行を適切な電圧レベルを生成する「行１浮遊ゲートプログラミングソース」内に接続するためにスイッチ１６８が起動される。スイッチ１６５及び他の浮遊ゲート行と関連した他のスイッチは、すべてのゲート行を電源に接続するように設定され、トンネリングを生じるようにする。
【０１０３】
正確な浮遊ゲートプログラミングの確認が種々の方法で実行されてもよい。１つの方法は、プログラミングのために選択されたｐＦＥＴのドレイン電流を監視することを含んでいてもよい。たとえば、ｐＦＥＴ６１５のドレイン電流は「行１ドレインプログラミングソース」内に組み込まれた監視回路内で監視されてもよい。あるいは、ｐＦＥＴ６１５のドレイン電流は、ドレイン電流を「行１信号出力」接続を介して送り出すようにスイッチ１６１を設定することによって監視され得る。監視回路が浮遊ゲート電荷の不適切なレベルを示す場合には、プログラミング処理は所望の電荷レベルが実現されるまで再帰的に繰り返されてもよい。
【０１０４】
上述の例は単一のｐＦＥＴのプログラミングの原理を説明したが、代わりのプログラミング手法において、同時にプログラミングするためにいくつかのｐＦＥＴが選択されてもよいことは本技術分野における通常の知識を有する者には明らかであるだろう。選択は、行全体、列全体、複数行、又は複数列に加えられた適切な制御信号によって実行されてもよい。たとえば、第１の場合には、選択制御信号は、同時に行８に加えられた第２の選択信号と共に行３に加えられてもよい。第２の場合には、選択制御信号は、第２の選択制御信号を行３に加えつつ、行２，３，４，６に同時に加えられてもよい。この種類のプルグラミングはアレイの複数のデバイスを同時にプログラム可能にし、アレイの複数のデバイスを同一の動作条件にするためにリセット条件又はプリセット条件のようなパラメータの「大域的な（ｇｌｏｂａｌ）」プログラミングが使用されている時には、特に適用可能である。リセット条件の例は、選択されたデバイス上の浮遊ゲート電荷を除去するためにいくつかのｐFETのトンネリングを備えていてもよい。
【０１０５】
本発明の上述の実施の形態は単なる可能な実施例であり、本発明の原理の明確な理解のためにのみ述べられたことが強調されるべきである。本発明の上述の実施の形態には、本発明の精神及び原理から実質的に逸脱せずに、多くの変形及び修正がされてもよい。たとえば、本記述中ではFPAAは本発明の原理を記述するために便利な方法としてのみ使用されて来たが、本技術分野における通常の知識を有する者には本発明はこのような集積回路以外の回路において実行されてもよいことを認識されるだろう。これは、もしあれば、プリント回路基板上に浮遊ゲートｐFET及びその関連した回路を組み立てることを含んでいてもよい。この浮遊ゲートｐFETは、集積回路の基板上に製造されるよりも、個別素子として組み立てられてもよい。
【０１０６】
それは、伝統的にプログラム可能なデバイスと呼ばれていないかも知れない集積回路内で実行されてもよく、たとえば、それは、特定用途向けIC（ASIC）又は他の非プログラム可能な回路を収容する標準IC内に組み込まれていてもよい。このような変形及び修正のすべてが、本発明の範囲内で本明細書中に含まれ添付の特許請求の範囲によって保護されることが意図されている。
【図面の簡単な説明】
【０１０７】
【図１】１つ以上の外部のプログラミングデバイスを使用してプログラム可能な例示的な集積回路パッケージ内で実行可能な、本発明を組み込んでいるフィールドプログラマブルアナログアレイ（ＦＰＡＡ）を図示する。
【図２】図１のＦＰＡＡ内に内蔵された本発明の主要な機能ブロックを示す。
【図３】図１の主要な機能ブロックの１つであるＣＡＢ行列内のいくつかの機能ブロックを示す。
【図４】図３のＣＡＢ行列内に内蔵されたＣＡＢ回路内のいくつかの機能ブロックを示す。
【図５】図４のＣＡＢ回路内に内蔵された行列ブロックを形成するために使用可能ないくつかのＭＯＳＦＥＴの１つと、浮遊ゲートｐＦＥＴとの、レイアウトと、断面図と、回路記号とを示す。
【図６】図５の浮遊ゲートｐＦＥＴを使用して形成された行列回路を示す。
【図７ａ】図１のＦＰＡＡ内に組み込まれた相互接続ハードウェアの実施の形態を図示する。
【図７ｂ】図１のＦＰＡＡ内に組み込まれた相互接続ハードウェアの実施の形態を図示する。
【図８】図１のＦＰＡＡ内で使用された乗算回路を形成するために相互接続された浮遊ゲートｐＦＥＴを示す。
【図９】図１のＦＰＡＡ内に内蔵された回路を使用して実行された例示的な変換イメージアプリケーションを説明するための階層的な方法で提供された説明図である。
【図１０】図１のＦＰＡＡ内に内蔵された回路を使用して実行された例示的な変換イメージアプリケーションを説明するための階層的な方法で提供された説明図である。
【図１１】図１のＦＰＡＡ内に内蔵された回路を使用して実行された例示的な変換イメージアプリケーションを説明するための階層的な方法で提供された説明図である。
【図１２】図１のＦＰＡＡ内に内蔵された回路を使用して実行された音声処理アプリケーション用の浮遊ゲートトランジスタを使用する例示的なケプストラムプロセッサを説明するために階層的な方法で提供された説明図である。
【図１３】図１のＦＰＡＡ内に内蔵された回路を使用して実行された音声処理アプリケーション用の浮遊ゲートトランジスタを使用する例示的なケプストラムプロセッサを説明するために階層的な方法で提供された説明図である。
【図１４】図１のＦＰＡＡ内に内蔵された回路を使用して実行された音声処理アプリケーション用の浮遊ゲートトランジスタを使用する例示的なケプストラムプロセッサを説明するために階層的な方法で提供された説明図である。
【図１５ａ】適応利得と結合したアナログ乗算機能を提供するためにＣＡＢ回路内に内蔵された回路内に組み込まれた浮遊ゲートｐＦＥＴを使用する回路を図示する。
【図１５ｂ】適応利得と結合したアナログ乗算機能を提供するためにＣＡＢ回路内に内蔵された回路内に組み込まれた浮遊ゲートｐＦＥＴを使用する回路を図示する。
【図１５ｃ】適応利得と結合したアナログ乗算機能を提供するためにＣＡＢ回路内に内蔵された回路内に組み込まれた浮遊ゲートｐＦＥＴを使用する回路を図示する。
【図１５ｄ】適応利得と結合したアナログ乗算機能を提供するためにＣＡＢ回路内に内蔵された回路内に組み込まれた浮遊ゲートｐＦＥＴを使用する回路を図示する。
【図１５ｅ】適応利得と結合したアナログ乗算機能を提供するためにＣＡＢ回路内に内蔵された回路内に組み込まれた浮遊ゲートｐＦＥＴを使用する回路を図示する。
【図１５ｆ】適応利得と結合したアナログ乗算機能を提供するためにＣＡＢ回路内に内蔵された回路内に組み込まれた浮遊ゲートｐＦＥＴを使用する回路を図示する。
【図１６】行列をプログラムするための例示的なプログラミング処理を図示するために使用されたいくつかの浮遊ゲートｐＦＥＴで形成された行列回路を示す。
【図１】
2005522071.tif 000008
【図２】
2005522071.tif 000009
【図３】
2005522071.tif 000010
【図４】
2005522071.tif 000011
【図５】
2005522071.tif 000012
【図６】
2005522071.tif 000013
【図７ａ】
2005522071.tif 000014
【図７ｂ】
2005522071.tif 000015
【図８】
2005522071.tif 000016
【図９】
2005522071.tif 000017
【図１０】
2005522071.tif 000018
【図１１】
2005522071.tif 000019
【図１２】
2005522071.tif 000020
【図１３】
2005522071.tif 000021
【図１４】
2005522071.tif 000022
【図１５ａ】
2005522071.tif 000023
【図１５ｂ】
2005522071.tif 000024
【図１５ｃ】
2005522071.tif 000025
【図１５ｄ】
2005522071.tif 000026
【図１５ｅ】
2005522071.tif 000027
【図１５ｆ】
2005522071.tif 000028
【図１６】
2005522071.tif 000029
【国際調査報告】
2005522071.tif 000030