【手続補正書】
【提出日】令和2年10月15日(2020.10.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光電変換部で生じた電荷に基づくアナログ信号が複数の画素から入力される処理回路であって、
前記処理回路は、前記アナログ信号の信号値と閾値との比較の結果に応じて、当該比較の対象とされた前記アナログ信号に適用されるゲインを、少なくとも第１のゲイン、および、前記第１のゲインよりも高い第２のゲインに制御する制御部と、を備え、
前記複数の画素のそれぞれから、前記アナログ信号として、第１の露光期間に前記光電変換部で生じた電荷に基づく第１の信号と、前記第１の露光期間より短い第２の露光期間に前記光電変換部で生じた電荷に基づく第２の信号とが出力され、
前記第１の信号および前記第２の信号の少なくとも一方の信号に対して、前記制御部は前記比較の結果に応じて前記第１のゲインおよび前記第２のゲインから一方を選択する制御を行う、
ことを特徴とする処理回路。
【請求項２】
前記画素から出力された前記アナログ信号に対して可変のゲインで処理を行う信号処理部を備え、
前記制御部は、前記アナログ信号に適用されるゲインとして、前記信号処理部の前記可変のゲインを、少なくとも前記第１のゲイン、および、前記第２のゲインに制御する、
ことを特徴とする請求項１に記載の処理回路。
【請求項３】
前記複数の画素のそれぞれは、前記電荷を受ける入力ノードを有する増幅部と、前記入力ノードの電圧をリセットするリセット部とを含み、
前記複数の画素のそれぞれから、前記第１の信号を出力する前に、前記アナログ信号として、前記入力ノードの電圧がリセットされた状態に基づく第１のリセットレベル信号が出力され、
前記複数の画素のそれぞれから、前記第２の信号を出力する前に、前記アナログ信号として、前記入力ノードの電圧がリセットされた状態に基づく第２のリセットレベル信号が出力される、
ことを特徴とする請求項２に記載の処理回路。
【請求項４】
前記第１の信号に対して行われる前記比較の結果に応じて、前記制御部は、前記第１の信号に適用されるゲインを、前記第１のゲインおよび前記第２のゲインのいずれかに制御し、
前記第２の信号に対しては前記比較を行わずに、前記制御部は、前記第２のリセットレベル信号に適用されるゲインと前記第２の信号に適用されるゲインとの両方を、前記第１のゲインおよび前記第２のゲインの一方に制御する、
ことを特徴とする請求項３に記載の処理回路。
【請求項５】
前記第１の信号に対して行われる前記比較の結果に応じて、前記制御部は、前記第１の信号に適用されるゲインを、前記第１のゲインおよび前記第２のゲインのいずれかに制御し、
前記第２の信号に対して行われる前記比較の結果にかかわらず、前記制御部は、前記第２のリセットレベル信号に適用されるゲインと前記第２の信号に適用されるゲインとの両方を、前記第１のゲインおよび前記第２のゲインの一方に制御する、
ことを特徴とする請求項３に記載の処理回路。
【請求項６】
前記制御部は、前記アナログ信号の信号値と前記閾値とを比較する比較器と、
前記比較器から出力される信号、および、出力を固定するための制御信号を受ける論理ゲートと、を含む、
ことを特徴とする請求項５に記載の処理回路。
【請求項７】
前記制御部は、前記第１の信号に適用されるゲインを、前記第１の信号の信号値に応じて、前記第１のゲインおよび前記第２のゲインのいずれかに制御し、
前記第２の信号が前記画素から出力される前に、前記制御部は、前記第２の信号に適用されるゲインを前記第１のゲインおよび前記第２のゲインの一方に制御する、
ことを特徴とする請求項３に記載の処理回路。
【請求項８】
前記制御部は、前記第１の信号に適用されるゲインを、前記第１の信号の信号値に応じて、前記第１のゲインおよび前記第２のゲインのいずれかに制御し、
前記制御部は、前記第２の信号に適用するゲインを、前記第２のリセットレベル信号に適用するゲインと同じになるように制御する、
ことを特徴とする請求項３に記載の処理回路。
【請求項９】
前記制御部は、前記第２の信号に適用されるゲイン、および、前記第２のリセットレベル信号に適用されるゲインの両方を、前記第１のゲインに制御する、
ことを特徴とする請求項３乃至請求項８のいずれか一項に記載の処理回路。
【請求項１０】
前記制御部は、前記第１のリセットレベル信号に適用されるゲインを、前記第２のゲインに制御する、
ことを特徴とする請求項３乃至請求項９のいずれか一項に記載の処理回路。
【請求項１１】
前記第１の信号の構成する第１の画像と前記第２の信号の構成する第２の画像とが１つの画像に合成される、
ことを特徴とする請求項２乃至請求項１０のいずれか一項に記載の処理回路。
【請求項１２】
前記１つの画像が合成される際に、前記第２の画像には、前記第１の画像よりも高いゲインがかけられる、
ことを特徴とする請求項１１に記載の処理回路。
【請求項１３】
前記信号処理部は前記アナログ信号をデジタル信号に変換するアナログデジタル変換部を含み、
前記アナログ信号に適用されるゲインは、前記アナログ信号から前記デジタル信号への変換ゲインである、
ことを特徴とする請求項２乃至請求項１２のいずれか一項に記載の処理回路。
【請求項１４】
前記アナログ信号に適用されるゲインを表す信号を保持する第１のメモリ、および、前記デジタル信号を保持する第２のメモリを少なくとも含むメモリ部を備え、
前記第１の信号から変換された前記デジタル信号を読み出すときは、前記第１のメモリと、前記第２のメモリとの両方から信号を読み出し、
前記第２の信号から変換された前記デジタル信号を読み出すときは、前記第１のメモリから信号を読み出さない、
ことを特徴とする請求項１３に記載の処理回路。
【請求項１５】
前記アナログ信号に適用されるゲインを表す信号を保持する第１のメモリ、および、前記デジタル信号を保持する第２のメモリを少なくとも含むメモリ部を備え、
前記第１の信号をデジタル信号に変換するときは、前記第１のメモリに前記アナログ信号に適用されるゲインを表す信号を書き込み、
前記第２の信号をデジタル信号に変換するときは、前記第１のメモリへの書き込みを行わない、
ことを特徴とする請求項１３に記載の処理回路。
【請求項１６】
前記信号処理部は、前記アナログ信号を増幅して、前記アナログデジタル変換部に含まれる比較回路へ増幅された信号を供給する増幅回路を含み、
前記制御部は、前記アナログ信号の信号値に応じて、前記増幅回路のゲインを変化させる、
ことを特徴とする請求項１３乃至請求項１５のいずれか一項に記載の処理回路。
【請求項１７】
前記アナログデジタル変換部の比較回路に参照信号を供給する参照信号発生回路を備え、
前記制御部は、前記アナログ信号の信号値に応じて、前記比較回路に供給される前記参照信号の信号値の単位時間当たりの変化率を変化させる、
ことを特徴とする請求項１３乃至請求項１５のいずれか一項に記載の処理回路。
【請求項１８】
前記参照信号発生回路が、前記閾値を示す信号を出力する、
ことを特徴とする請求項１７に記載の処理回路。
【請求項１９】
光電変換部で生じた電荷に基づくアナログ信号が複数の画素から入力される処理回路であって、
前記処理回路は、前記アナログ信号に適用されるゲインを、少なくとも第１のゲイン、および、前記第１のゲインよりも高い第２のゲインに制御する制御部と、を備え、
前記複数の画素のそれぞれは、前記アナログ信号として、第１の露光期間に前記光電変換部で生じた電荷に基づく第１の信号と、前記第１の露光期間より短い第２の露光期間に前記光電変換部で生じた電荷に基づく第２の信号とを出力し、
前記制御部は、
前記第１の信号の信号値が第１の範囲に含まれる場合に、前記第１の信号に適用するゲインを前記第１のゲインに制御し、
前記第１の信号の信号値が前記第１の範囲よりも低輝度側である第２の範囲に含まれる場合に、前記第１の信号に適用するゲインを前記第２のゲインに制御し、
前記制御部は、第２の信号の信号値が前記第１の範囲に含まれる場合、および、第２の信号の信号値が前記第２の範囲に含まれる場合の両方において、前記第２の信号に適用するゲインを前記第１のゲインに制御し、
前記複数の画素のそれぞれは、前記電荷を受ける入力ノードを有する増幅部と、前記入力ノードの電圧をリセットするリセット部とを含み、
前記複数の画素のそれぞれから、前記第１の信号が出力される前に、前記アナログ信号として、前記入力ノードの電圧がリセットされた状態に基づく第１のリセットレベル信号が出力され、
前記複数の画素のそれぞれから、前記第２の信号が出力される前に、前記アナログ信号として、前記入力ノードの電圧がリセットされた状態に基づく第２のリセットレベル信号が出力され、
前記制御部は、前記第２のリセットレベル信号に適用されるゲインを、前記第１のゲインに制御する、
ことを特徴とする処理回路。
【請求項２０】
前記画素から出力された前記アナログ信号に対して可変のゲインで処理を行う信号処理部を備え、
前記制御部は、前記アナログ信号に適用されるゲインとして、前記信号処理部の前記可変のゲインを、少なくとも前記第１のゲイン、および、前記第２のゲインに制御する、
ことを特徴とする請求項１９に記載の処理回路。
【請求項２１】
前記第１の信号の構成する第１の画像と前記第２の信号の構成する第２の画像とが１つの画像に合成される、
ことを特徴とする請求項１９または請求項２０に記載の処理回路。
【請求項２２】
前記第２の画像には、前記第１の画像よりも高いゲインがかけられる、
ことを特徴とする請求項２１に記載の処理回路。
【請求項２３】
前記信号処理部は前記アナログ信号をデジタル信号に変換するアナログデジタル変換部を含み、
前記アナログ信号に適用されるゲインは、前記アナログ信号から前記デジタル信号への変換ゲインである、
ことを特徴とする請求項２０に記載の処理回路。
【請求項２４】
前記信号処理部は、前記アナログ信号を増幅して、前記アナログデジタル変換部に含まれる比較回路へ増幅された信号を供給する増幅回路を含み、
前記制御部は、前記アナログ信号の信号値に応じて、前記増幅回路のゲインを変化させる、
ことを特徴とする請求項２３に記載の処理回路。
【請求項２５】
前記アナログデジタル変換部の比較回路に参照信号を供給する参照信号発生回路を備え、
前記制御部は、前記アナログ信号の信号値に応じて、前記比較回路に供給される前記参照信号の信号値の単位時間当たりの変化率を変化させる、
ことを特徴とする請求項２３に記載の処理回路。
【請求項２６】
光電変換部で生じた電荷に基づくアナログ信号が複数の画素から入力される処理回路であって、
前記処理回路は、前記アナログ信号に適用されるゲインを、少なくとも第１のゲイン、および、前記第１のゲインよりも高い第２のゲインに制御する制御部と、
前記画素から出力された前記アナログ信号に対して可変のゲインで処理を行う信号処理部と、を備え、
前記複数の画素のそれぞれから、前記アナログ信号として、第１の露光期間に前記光電変換部で生じた電荷に基づく第１の信号と、前記第１の露光期間より短い第２の露光期間に前記光電変換部で生じた電荷に基づく第２の信号とが出力され、
前記制御部は、
前記第１の信号の信号値が第１の範囲に含まれる場合に、前記第１の信号に適用するゲインを前記第１のゲインに制御し、
前記第１の信号の信号値が前記第１の範囲よりも低輝度側である第２の範囲に含まれる場合に、前記第１の信号に適用するゲインを前記第２のゲインに制御し、
前記制御部は、第２の信号の信号値が前記第１の範囲に含まれる場合、および、第２の信号の信号値が前記第２の範囲に含まれる場合の両方において、前記第２の信号に適用するゲインを前記第１のゲインに制御し、
前記制御部は、前記アナログ信号に適用されるゲインとして、前記信号処理部の前記可変のゲインを、少なくとも前記第１のゲイン、および、前記第２のゲインに制御し、
前記信号処理部は前記アナログ信号をデジタル信号に変換するアナログデジタル変換部を含み、
前記アナログ信号に適用されるゲインは、前記アナログ信号から前記デジタル信号への変換ゲインであり、
前記信号処理部は、前記アナログ信号を増幅して、前記アナログデジタル変換部に含まれる比較回路へ増幅された信号を供給する増幅回路を含み、
前記制御部は、前記アナログ信号の信号値に応じて、前記増幅回路のゲインを変化させる、
ことを特徴とする処理回路。
【請求項２７】
光電変換部で生じた電荷に基づくアナログ信号が複数の画素から出力される処理回路であって、
前記処理回路は、前記アナログ信号の信号値と閾値との比較に応じて、前記アナログ信号に適用されるゲインを、少なくとも第１のゲイン、および、前記第１のゲインよりも高い第２のゲインに制御する制御部と、を備え、
前記複数の画素のそれぞれから、前記アナログ信号として、第１の露光期間に前記光電変換部で生じた電荷に基づく第１の信号と、前記第１の露光期間より短い第２の露光期間に前記光電変換部で生じた電荷に基づく第２の信号とが出力され、
前記第１の信号に対して行われる前記比較に用いられる閾値と、前記第２の信号に対して行われる前記比較に用いられる閾値とは異なる、
ことを特徴とする処理回路。
【請求項２８】
前記画素から出力された前記アナログ信号に対して可変のゲインで処理を行う信号処理部を備え、
前記制御部は、前記アナログ信号に適用されるゲインとして、前記信号処理部の前記可変のゲインを、少なくとも前記第１のゲイン、および、前記第２のゲインに制御する、
ことを特徴とする請求項２７に記載の処理回路。
【請求項２９】
前記複数の画素のそれぞれは、前記電荷を受ける入力ノードを有する増幅部と、前記入力ノードの電圧をリセットするリセット部とを含み、
前記複数の画素のそれぞれから、前記第１の信号を出力する前に、前記アナログ信号として、前記入力ノードの電圧がリセットされた状態に基づく第１のリセットレベル信号が出力され、
前記複数の画素のそれぞれから、前記第２の信号を出力する前に、前記アナログ信号として、前記入力ノードの電圧がリセットされた状態に基づく第２のリセットレベル信号が出力され、
前記制御部は、前記第２のリセットレベル信号に適用されるゲインを、前記第１のゲインに制御する、
ことを特徴とする請求項２７または請求項２８に記載の処理回路。
【請求項３０】
光電変換部で生じた電荷に基づくアナログ信号が複数の画素から出力される処理回路であって、
前記処理回路は、
比較回路を含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換部と、
前記比較回路に参照信号を供給する参照信号発生回路と、を備え、
前記複数の画素のそれぞれから、前記アナログ信号として、第１の露光期間に前記光電変換部で生じた電荷に基づく第１の信号と、前記第１の露光期間より短い第２の露光期間に前記光電変換部で生じた電荷に基づく第２の信号とが出力され、
前記第１の信号および前記第２の信号の少なくとも一方の信号を前記デジタル信号に変換する前に前記少なくとも一方の信号の信号値の判定を行い、当該判定の結果に応じて、判定の対象とされた前記少なくとも一方の信号を前記デジタル信号に変換するときに前記比較回路に供給される前記参照信号の信号値の単位時間当たりの変化率を変化させる、
ことを特徴とする処理回路。
【請求項３１】
前記参照信号発生回路が閾値を示す信号を出力し、
前記判定において、前記少なくとも一方の信号の信号値と前記閾値とを比較する、
ことを特徴とする請求項３０に記載の処理回路。
【請求項３２】
前記第１の露光期間と前記第２の露光期間とは交互に繰り返される、
ことを特徴とする請求項１乃至請求項３１のいずれか一項に記載の処理回路。
【請求項３３】
前記複数の画素は、第１の行および第２の行を含む複数の行を構成するように配列され、
１つの画像を構成するための複数の前記第１の信号を行ごとに読み出し、
別の１つ画像を構成するための複数の前記第２の信号を行ごとに読み出し、
前記第１の行から前記１つの画像を構成する前記第１の信号が出力される動作と、前記第２の行から前記１つの画像を構成する前記第１の信号が出力される動作との間に、前記第１の行および前記第２の行とは別の行の前記第２の信号が前記処理回路に出力される、
ことを特徴とする請求項１乃至請求項３２のいずれか一項に記載の処理回路。
【請求項３４】
請求項１乃至請求項３３のいずれか一項に記載の処理回路と、
前記複数の画素とを備えることを特徴とする撮像装置。
【請求項３５】
請求項３４に記載の撮像装置と、
前記第１の信号の構成する第１の画像、および、前記第２の信号の構成する第２の画像を合成して１つの画像を合成する画像合成装置と、を備える、
ことを特徴とする撮像システム。
【請求項３６】
前記画像合成装置は、前記第２の画像に対して、前記第１の画像より高いゲインをかける、
ことを特徴とする請求項３５に記載の撮像システム。
【請求項３７】
移動体であって、
請求項３４に記載の撮像装置と、
前記第１の信号の構成する第１の画像、および、前記第２の信号の構成する第２の画像を合成して１つの画像を合成する画像合成装置と、
合成された前記１つの画像を処理した結果に基づいて前記移動体を制御する制御装置と、を備える、
ことを特徴とする移動体。
【請求項３８】
前記画像合成装置は、前記第２の画像に対して、前記第１の画像より高いゲインをかける、
ことを特徴とする請求項３７に記載の移動体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】処理回路、撮像装置、撮像システム、および、移動体
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の１つの側面に係る実施例は、光電変換部で生じた電荷に基づくアナログ信号が複数の画素から入力される処理回路であって、前記処理回路は、前記アナログ信号の信号値と閾値との比較の結果に応じて、当該比較の対象とされた前記アナログ信号に適用されるゲインを、少なくとも第１のゲイン、および、前記第１のゲインよりも高い第２のゲインに制御する制御部と、を備え、前記複数の画素のそれぞれから、前記アナログ信号として、第１の露光期間に前記光電変換部で生じた電荷に基づく第１の信号と、前記第１の露光期間より短い第２の露光期間に前記光電変換部で生じた電荷に基づく第２の信号とが出力され、前記第１の信号および前記第２の信号の少なくとも一方の信号に対して、前記制御部は前記比較の結果に応じて前記第１のゲインおよび前記第２のゲインから一方を選択する制御を行う。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の別の側面に係る実施例は、光電変換部で生じた電荷に基づくアナログ信号が複数の画素から入力される処理回路であって、前記処理回路は、前記アナログ信号に適用されるゲインを、少なくとも第１のゲイン、および、前記第１のゲインよりも高い第２のゲインに制御する制御部と、を備え、前記複数の画素のそれぞれは、前記アナログ信号として、第１の露光期間に前記光電変換部で生じた電荷に基づく第１の信号と、前記第１の露光期間より短い第２の露光期間に前記光電変換部で生じた電荷に基づく第２の信号とを出力し、前記制御部は、前記第１の信号の信号値が第１の範囲に含まれる場合に、前記第１の信号に適用するゲインを前記第１のゲインに制御し、前記第１の信号の信号値が前記第１の範囲よりも低輝度側である第２の範囲に含まれる場合に、前記第１の信号に適用するゲインを前記第２のゲインに制御し、前記制御部は、第２の信号の信号値が前記第１の範囲に含まれる場合、および、第２の信号の信号値が前記第２の範囲に含まれる場合の両方において、前記第２の信号に適用するゲインを前記第１のゲインに制御し、前記複数の画素のそれぞれは、前記電荷を受ける入力ノードを有する増幅部と、前記入力ノードの電圧をリセットするリセット部とを含み、前記複数の画素のそれぞれから、前記第１の信号が出力される前に、前記アナログ信号として、前記入力ノードの電圧がリセットされた状態に基づく第１のリセットレベル信号が出力され、前記複数の画素のそれぞれから、前記第２の信号が出力される前に、前記アナログ信号として、前記入力ノードの電圧がリセットされた状態に基づく第２のリセットレベル信号が出力され、前記制御部は、前記第２のリセットレベル信号に適用されるゲインを、前記第１のゲインに制御する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の別の側面に係る実施例は、光電変換部で生じた電荷に基づくアナログ信号が複数の画素から出力される処理回路であって、前記処理回路は、前記アナログ信号の信号値と閾値との比較に応じて、前記アナログ信号に適用されるゲインを、少なくとも第１のゲイン、および、前記第１のゲインよりも高い第２のゲインに制御する制御部と、を備え、前記複数の画素のそれぞれから、前記アナログ信号として、第１の露光期間に前記光電変換部で生じた電荷に基づく第１の信号と、前記第１の露光期間より短い第２の露光期間に前記光電変換部で生じた電荷に基づく第２の信号とが出力され、前記第１の信号に対して行われる前記比較に用いられる閾値と、前記第２の信号に対して行われる前記比較に用いられる閾値とは異なる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の別の側面に係る実施例は、光電変換部で生じた電荷に基づくアナログ信号が複数の画素から出力される処理回路であって、前記処理回路は、比較回路を含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換部と、前記比較回路に参照信号を供給する参照信号発生回路と、を備え、前記複数の画素のそれぞれから、前記アナログ信号として、第１の露光期間に前記光電変換部で生じた電荷に基づく第１の信号と、前記第１の露光期間より短い第２の露光期間に前記光電変換部で生じた電荷に基づく第２の信号とが出力され、前記第１の信号および前記第２の信号の少なくとも一方の信号を前記デジタル信号に変換する前に前記少なくとも一方の信号の信号値の判定を行い、当該判定の結果に応じて、判定の対象とされた前記少なくとも一方の信号を前記デジタル信号に変換するときに前記比較回路に供給される前記参照信号の信号値の単位時間当たりの変化率を変化させる。