(57)【要約】【解決手段】  駆動端子と電源端子とを有する出力スイッチを含むスイッチング増幅器が開示される。ドライバ回路構成は、出力スイッチに駆動信号を提供する。分離回路構成は、ドライバ回路構成と出力スイッチとの間をＤＣ分離する。遷移制御回路構成は、駆動端子を制御することによって、電源端子における供給電圧が安定化されるあいだ出力スイッチをオフ状態に維持する。
2005536966.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング回路であって、
駆動端子と電源端子とを有する出力スイッチと、
前記出力スイッチに駆動信号を提供するためのドライバ回路構成と、
前記ドライバ回路構成と前記出力スイッチとの間をＤＣ分離する分離回路構成と、
前記駆動端子を制御することによって、前記電源端子における供給電圧が安定化されるあいだ前記出力スイッチをオフ状態に維持する遷移制御回路構成と
を備えるスイッチング回路。
【請求項２】
請求項１に記載のスイッチング回路であって、
前記分離回路構成はコンデンサを備える、スイッチング回路。
【請求項３】
請求項１に記載のスイッチング回路であって、
前記分離回路構成は変圧器を備える、スイッチング回路。
【請求項４】
請求項１に記載のスイッチング回路であって、
前記遷移制御回路構成は、所定の一期間のあいだ前記駆動端子を前記供給電圧にクランプするように動作するクランプ回路構成を備える、スイッチング回路。
【請求項５】
請求項４に記載のスイッチング回路であって、
前記クランプ回路構成は、前記電源端子と前記駆動端子との間に結合されたクランプスイッチを備える、スイッチング回路。
【請求項６】
請求項５に記載のスイッチング回路であって、
前記クランプ回路構成は、更に、前記電源端子に結合されたＲＣ回路を備え、前記ＲＣ回路は、前記供給電圧よりも遅延するゲート信号を前記クランプスイッチに供給するように動作する、スイッチング回路。
【請求項７】
請求項５に記載のスイッチング回路であって、
前記クランプ回路構成は、更に、前記クランプスイッチにゲート信号を供給するように動作する第２のクランプスイッチを備える、スイッチング回路。
【請求項８】
請求項７に記載のスイッチング回路であって、
前記クランプ回路構成は、更に、前記第２のクランプスイッチを駆動するように動作する制御部回路を備える、スイッチング回路。
【請求項９】
請求項８に記載のスイッチング回路であって、
前記制御部回路は、故障信号に応答して前記第２のクランプスイッチを駆動するように動作する、スイッチング回路。
【請求項１０】
請求項８に記載のスイッチング回路であって、
前記制御部回路は、前記供給電圧が安定化されるあいだ前記第２のクランプスイッチを駆動するように動作する、スイッチング回路。
【請求項１１】
請求項５に記載のスイッチング回路であって、
前記クランプ回路構成は、更に、前記クランプスイッチにゲート信号を提供するように動作する制御部回路を備える、スイッチング回路。
【請求項１２】
請求項１１に記載のスイッチング回路であって、
前記制御部回路は、故障信号に応答して前記ゲート信号を生成するように動作する、スイッチング回路。
【請求項１３】
請求項１１に記載のスイッチング回路であって、
前記制御部回路は、前記供給電圧が安定化されるあいだ前記ゲート信号を生成するように動作する、スイッチング回路。
【請求項１４】
請求項１に記載のスイッチング回路であって、更に、
前記ドライバ回路構成に入力信号を供給するように動作する低電圧信号処理部を備えるスイッチング回路。
【請求項１５】
請求項１４に記載のスイッチング回路であって、
前記低電圧信号処理部および前記ドライバ回路構成は、統合されて単一の集積回路を構成する、スイッチング回路。
【請求項１６】
請求項１４に記載のスイッチング回路であって、
前記低電圧信号処理部はノイズ整形信号処理部を備える、スイッチング回路。
【請求項１７】
請求項１に記載のスイッチング回路であって、
前記スイッチング回路は音声スイッチング増幅器を備える、スイッチング回路。
【請求項１８】
請求項１に記載のスイッチング回路であって、
前記スイッチング回路は、シグマデルタ変調器、改良型のシグマデルタ変調器、およびパルス幅変調増幅器、のうちの何れかを備える、スイッチング回路。
【請求項１９】
請求項１に記載のスイッチング回路であって、
前記スイッチング回路はスイッチモード電源を備える、スイッチング回路。
【請求項２０】
請求項１に記載のスイッチング回路であって、
前記出力スイッチは、ハーフブリッジ構成を採る二つのスイッチング素子を備える、スイッチング回路。
【請求項２１】
請求項１に記載のスイッチング回路であって、
前記出力スイッチは、シングルエンド構成を採るように構成される、スイッチング回路。
【請求項２２】
スイッチング増幅器であって、
ハイサイド電源端子とローサイド電源端子との間に結合され、ハーフブリッジ型のシングルエンド構成を採る、第１および第２の出力ＦＥＴと、
前記第１および第２の出力ＦＥＴに、相補的な駆動信号を供給するための、ドライバ回路構成と、
前記ドライバ回路構成をそれぞれ前記第１および第２の出力ＦＥＴに結合し、互いの間をＤＣ分離するための、第１および第２のコンデンサと、
前記第１の出力ＦＥＴのゲートと前記ハイサイド電源端子との間に結合された第１のクランプトランジスタと、
前記ハイサイド電源端子に結合され、前記第１のクランプトランジスタを駆動するように動作する、第１のＲＣネットワークと、
前記第２の出力ＦＥＴのゲートと前記ローサイド電源端子との間に結合された第２のクランプトランジスタと、
前記ローサイド電源端子に結合され、前記第２のクランプトランジスタを駆動するように動作する、第２のＲＣネットワークと
を備え、
前記クランプトランジスタおよび前記ＲＣネットワークは、所定の一期間のあいだ、前記出力ＦＥＴのゲートを、それぞれの電源端子におけるハイサイド供給電圧およびローサイド供給電圧にクランプするように動作することによって、前記ハイサイド供給電圧およびローサイド供給電圧が安定化されるあいだ、前記出力ＦＥＴをオフ状態に維持する、スイッチング増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、スイッチング増幅器またはスイッチモード電源トポロジーにＤＣ分離を提供することに関する。
【背景技術】
【０００２】
スイッチング回路トポロジーでは、高出力装置とそれらを駆動する低出力回路構成との間を分離するために、様々な技術が採用されている。このような技術は、静電結合および誘電結合を含む。このような技術に関連する難題は、一つには、起動時における出力装置の状態に関する。すなわち、もし電源の立ち上がる時にゲートが浮いたままだと、その出力装置はその期間のあいだ放電されることになる。これは、音声用途に対してとりわけ望ましくない。なぜなら、スイッチング増幅器によって駆動されている拡声器は、多くの場合に不快なポップ音を生じるからである。この遷移条件は、出力装置および駆動されている負荷の少なくとも一方に、壊滅的な影響を及ぼす場合がある。
【０００３】
したがって、スイッチング回路トポロジーに使用できるＤＣ分離技術であって、上記の問題を回避できるような、ＤＣ分離技術を提供することが望まれている。
【発明の開示】
【０００４】
上記のような遷移条件を回避するために、スイッチング回路の出力装置の状態を起動期間のあいだ制御する技術が、本発明にしたがって提供される。具体的に言うと、本発明の各種の実施形態は、上記のような遷移条件を防ぐために、このような出力装置のゲートの初期化を制御する。具体的な一実施形態にしたがって、駆動端子と電源端子とを有する出力スイッチを含むスイッチング回路が提供される。ドライバ回路構成は、出力スイッチに駆動信号を供給する。分離回路構成は、ドライバ回路構成と出力スイッチとの間をＤＣ分離する。遷移制御回路構成は、駆動端子を制御することによって、電源端子における供給電圧が安定化されるあいだ、出力スイッチをオフ状態に維持する。
【０００５】
より具体的な一実施形態にしたがって、ハイサイド電源端子とローサイド電源端子との間に結合され、ハーフブリッジ型のシングルエンド構成を採る、第１および第２の出力ＦＥＴを有するスイッチング増幅器が提供される。ドライバ回路構成は、第１および第２の出力ＦＥＴに、相補的な駆動信号を供給する。第１および第２のコンデンサは、それぞれ第１および第２の出力ＦＥＴにドライバ回路構成を結合し、互いの間をＤＣ分離する。第１の出力ＦＥＴ（例えばＰチャネルデバイスなど）のゲートとハイサイド電源端子との間には、第１のクランプトランジスタが結合される。第１のＲＣネットワークは、ハイサイド電源端子に結合され、第１のクランプトランジスタを駆動するように動作する。第２の出力ＦＥＴ（例えばＮチャネルデバイスなど）のゲートとローサイド電源端子との間には、第２のクランプトランジスタが結合される。第２のＲＣネットワークは、ローサイド電源端子に結合され、第２のクランプトランジスタを駆動するように動作する。これらのクランプトランジスタおよびＲＣネットワークは、所定の一期間のあいだ、出力ＦＥＴのゲートをそれぞれの電源端子におけるハイサイド供給電圧およびローサイド供給電圧にクランプするように動作することによって、ハイサイド供給電圧およびローサイド供給電圧が安定化されるあいだ、出力ＦＥＴをオフ状態に維持する。
【０００６】
明細書の残りの部分および図面を参照にすれば、本発明の特性および長所を更に良く理解することが可能である。
【発明を実施するための最良の形態】
【０００７】
以下では、本発明を実施するための最良の形態だと発明者によって見なされる形態を含む、いくつかの具体的な実施形態について、詳細に言及される。これらの具体的な実施形態は、添付の図面に例示されている。以下では、これらの特定の実施形態との関連のもとで本発明が説明されるが、これは、本発明をこれらの実施形態に限定することを意図するものではない。反対に、これは、添付の特許請求の範囲に定められる本発明の趣旨および範囲に含まれる各種の代替形態、置換形態、および等価形態をその範囲に含むことを意図するものである。以下の説明では、本発明の十分な理解を促すために、数多くの詳細が設定されている。しかしながら、本発明は、これらの詳細の一部または全部を特定しなくても、実施することが可能である。また、本発明を不必要に不明瞭にしないように、周知の特徴の詳細な説明は省略されている。
【０００８】
図１は、本発明の特定の一実施形態が実現される、単一音声チャネル式のスイッチング増幅器を示している。スイッチング増幅器１００は、相補的な１ビットのデジタル信号ＹおよびＹ￣を生成する低電圧ノイズ整形信号処理部１０２を含む。図に示された実施形態にしたがうと、０〜５Ｖのこれらの信号は、出力ＦＥＴ１０６，１０８を駆動するのに適した電圧レベルおよび電流レベルを提供するために、高電流ドライバ回路１０４によって０〜１０Ｖの信号にレベルシフトされる。このレベルシフトは、当然ながら、本発明のどの実施形態でも必要とされるものではない。すなわち、出力ＦＥＴを０〜５Ｖの信号で十分に駆動できるような、高電流論理素子の使用が可能である。二つのコンデンサＣｃは、出力ＦＥＴと電流ドライバ回路１０４との間をＤＣ分離し、ダイオードＤ１，Ｄ２との同調のもとで、回路１０４からの出力信号を、ハイサイドＦＥＴ１０６ではＶＰＰ〜ＶＰＰ−１０ボルトに、ローサイドＦＥＴ１０８ではＶＮＮ〜ＶＮＮ＋１０ボルトに、それぞれレベルシフトさせる。ＦＥＴを駆動する電圧が、例えば１０ボルトなど比較的低い範囲にある実施形態では、ダイオードＤ１，Ｄ２は、信号ダイオードであって良い。ＦＥＴを駆動する電圧が、例えば１５ボルトなど比較的高い範囲にある実施形態では、ツェナーダイオードが、ゲートを±１０ボルトにクランプするために使用されて良い。
【０００９】
トランジスタＱ１，Ｑ２は、供給電圧ＶＰＰ，ＶＮＮが立ち上がるあいだ、出力ＦＥＴ１０６，１０８のゲートを（ＲｄおよびＣｄに対応する時定数にしたがって）鎮圧する。すなわち、トランジスタＱ１，Ｑ２のベース端子は、ＲＣ時定数ゆえに、トランジスタＱ１，Ｑ２をオン状態に維持している供給電圧よりも遅延することによって、出力ＦＥＴのゲートを供給電圧に効果的にクランプする。したがって、出力ＦＥＴは、供給電圧が安定化され、次いでトランジスタＱ１，Ｑ２がオフにされるまでのあいだ、確実にオフ状態に維持される。これは、壊滅的な影響を及ぼす可能性があるスピーカからの耳障りなターンオンポップ音の発生を解消する（一方のデバイスがオン状態にある場合に相当する）、または、壊滅的なシュートスルー電流の発生を解消する（両方のデバイスがオン状態にある場合に相当する）ことができる。シュートスルー電流は、それ以外にも、出力ＦＥＴのゲートの不確定状態が原因で発生する場合もある。ターンオンポップ音は、明らかに音声用途に特有のものであるが、本発明は、このような音声用途に限定されない。概して言うと、本発明は、供給電圧が立ち上がるあいだ、スイッチング増幅器またはスイッチモード電源の出力スイッチがオフ状態に維持される、という点で好都合である。ＲｄおよびＣｄの値は、当然ながら、供給電圧の安定化とＱ１，Ｑ２のターンオフとの間に任意の所望の遅延時間を生じるように選択されて良い。
【００１０】
特定の一実装形態にしたがうと、コンデンサによるＤＣ分離から大きな利益が得られる。すなわち、ドライバ回路１０４は、出力ＦＥＴが必要とする高い供給電圧（例えば±５０Ｖ）から分離されるので、出力スイッチに直結したドライバ回路が有する破壊電圧要件を必要としない。したがって、もしドライバ回路１０４を集積回路として実装する場合は、より低電圧の（したがって、より安価な）プロセスをその製造に用いて良い。
【００１１】
また、出力回路１０４からのドライバ回路１０４の分離は、ドライバ回路１０４を低電圧回路構成である信号処理部１０２と統合し、単一のモノシリック集積回路（点線１１０で表される）を構成する機会を提供する。したがって、例えば、図１に示された代表的な実施形態では、ドライバ回路１０４に対して８０〜１００Ｖのプロセスを（対応する大きめの形状寸法で）使用し、処理部１０２に対して５〜１０Ｖのプロセスを使用する替わりに、このようなモノリシックＩＣに対して１６〜２０Ｖのプロセスを約０．５ｕＭの形状寸法で使用することができる。一般に、低電圧のプロセスは、それと同等の高電圧のプロセスよりも安価で且つ普及しているので、設計者は、より多くの半導体メーカによる、より多様な成熟したプロセスの中から選択することが可能になる。
【００１２】
以上、いくつかの特定の実施形態との関連のもとで、本発明が例示および記載されたが、当業者ならば理解できるように、開示されたこれらの実施形態の形態および詳細は、発明の趣旨および範囲から逸脱することなく変更することが可能である。例えば、本発明は、概して言うと、（一つまたはそれ以上の）電源が立ち上がるあいだ（一つまたはそれ以上の）出力スイッチを確実にオフ状態に維持することによって、スイッチング増幅器トポロジーにおけるＤＣ分離を可能にすることに関する。本明細書に記載される技術は、様々なスイッチング回路トポロジーに適用することが可能であり、本明細書に記載される特定の音声増幅器トポロジーに限定されることは望ましくない。すなわち、本発明は、シグマデルタ変調器、改良型のシグマデルタ変調器（例えばカリフォルニア州サンタクララ所在のトライパステクノロジーから市販されているクラスＴ増幅器など）、および任意のパルス幅変調（ＰＷＭ）増幅器などを含む、任意のデジタル増幅器すなわちクラスＤ増幅器に使用することが可能である。更に概して言うと、上述された故障モードは、スイッチモード電源（ＳＭＰＳ）でも生じるので、本明細書に記載された技術は、本発明にしたがってこのようなデバイスに使用することも可能である。
【００１３】
更に、図１に示された代表的な実施形態の回路構成は、本発明が実現される形態の一つに過ぎない。すなわち、ＤＣ結合を提供する形態は、静電結合に限定されず、例えば変圧器などの他の技術を使用しても良い。また、Ｑ１，Ｑ２のベースは、図１に示されるようにＲＣ回路で制御する替わりに、他の制御回路を使用して制御しても良い。他の制御回路としては、例えば、プログラム可能な一期間のあいだ使用可能になる能動回路素子が、非限定的に挙げられる。例えば、図２に示された代替の一実施形態にしたがうと、Ｑ１のベースは、もう一つの別のトランジスタＱ３に結合され、このトランジスタＱ３は、Ｑ１のベースを一期間のあいだ引き下ろすように駆動される。このようなトランジスタの駆動信号および期間は、例えばマイクロ処理部または他の任意の制御部などを含む、各種のアナログ回路構成またはデジタル回路構成のうちの任意の一つ（制御部２０２で表される）によって制御することができる。この回路構成は、ドライバ回路構成に組み込まれても、ドライバ回路構成に合体されても、またはドライバ回路構成と分けられても良い。このような制御部は、供給電圧が安定化されるあいだ（例えば立ち上がるあいだ）動作するように構成されて良い。このような制御部は、また、例えば任意のドライバステージに対する電力損失などの故障条件に応答するなどして、ドライバ回路構成による駆動とは無関係に、増幅器の動作のあいだＱ１，Ｑ２を制御するように構成されて良い。また、このような制御部は、当然ながら、トランジスタＱ１，Ｑ２を直接に駆動するように構成されて良い。
【００１４】
より具体的な一実施形態にしたがうと、制御部２０２に印加される電圧＋５Ｖおよび＋１０Ｖが許容範囲内にある通常動作のあいだ、Ｑ３のゲートは、低いレベルに保持される。＋１０Ｖが失われ、ドライバ回路構成がハイサイドゲートにおいて高いレベルを維持するように動作することがこれ以上は不可能になったとき、図２の回路は、ハイサイドゲートを確実にオフ状態にする。図２のモニタリング回路は、もちろん、ドライバチップ自体に組み込まれても、あるいは、ドライバチップ自体に合体されても良い。
【００１５】
以上では、本発明の様々な利点、態様、および目的を、様々な実施形態に言及しながら論じてきたが、本発明の範囲は、言及されたこのような利点、態様、および目的に限定されるべきでない。
【図面の簡単な説明】
【００１６】
【図１】本発明の特定の一実施形態にしたがって実装されるスイッチング回路トポロジーを示した概略図である。
【図２】図１のスイッチング回路トポロジーに関する代替の一実施形態を示した概略図である。
【図１】
2005536966.tif 000003
【図２】
2005536966.tif 000004
【手続補正書】
【提出日】平成17年4月25日(2005.4.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スイッチング回路であって、
駆動端子と電源端子とを有する出力スイッチと、
前記出力スイッチに駆動信号を提供するためのドライバ回路構成と、
前記ドライバ回路構成と前記出力スイッチとの間をＤＣ分離する分離回路構成と、
前記駆動端子を制御することによって、前記電源端子における供給電圧が安定化されるあいだ前記出力スイッチをオフ状態に維持する遷移制御回路構成と
を備えるスイッチング回路。
【請求項２】
請求項１に記載のスイッチング回路であって、
前記分離回路構成はコンデンサおよび変圧器のうちの一つを備える、スイッチング回路。
【請求項３】
請求項１に記載のスイッチング回路であって、
前記遷移制御回路構成は、所定の一期間のあいだ前記駆動端子を前記供給電圧にクランプするように動作するクランプ回路構成を備える、スイッチング回路。
【請求項４】
請求項３に記載のスイッチング回路であって、
前記クランプ回路構成は、前記電源端子と前記駆動端子との間に結合されたクランプスイッチを備える、スイッチング回路。
【請求項５】
請求項４に記載のスイッチング回路であって、
前記クランプ回路構成は、更に、前記電源端子に結合されたＲＣ回路を備え、前記ＲＣ回路は、前記供給電圧よりも遅延するゲート信号を前記クランプスイッチに供給するように動作する、スイッチング回路。
【請求項６】
請求項４に記載のスイッチング回路であって、
前記クランプ回路構成は、更に、前記クランプスイッチにゲート信号を供給するように動作する第２のクランプスイッチを備える、スイッチング回路。
【請求項７】
請求項６に記載のスイッチング回路であって、
前記クランプ回路構成は、更に、前記第２のクランプスイッチを駆動するように動作する制御部回路を備える、スイッチング回路。
【請求項８】
請求項７に記載のスイッチング回路であって、
前記制御部回路は、故障信号に応答して前記第２のクランプスイッチを駆動するように動作する、スイッチング回路。
【請求項９】
請求項７に記載のスイッチング回路であって、
前記制御部回路は、前記供給電圧が安定化されるあいだ前記第２のクランプスイッチを駆動するように動作する、スイッチング回路。
【請求項１０】
請求項４に記載のスイッチング回路であって、
前記クランプ回路構成は、更に、前記クランプスイッチにゲート信号を提供するように動作する制御部回路を備える、スイッチング回路。
【請求項１１】
請求項１０に記載のスイッチング回路であって、
前記制御部回路は、故障信号に応答して前記ゲート信号を生成するように動作する、スイッチング回路。
【請求項１２】
請求項１０に記載のスイッチング回路であって、
前記制御部回路は、前記供給電圧が安定化されるあいだ前記ゲート信号を生成するように動作する、スイッチング回路。
【請求項１３】
請求項１に記載のスイッチング回路であって、更に、
前記ドライバ回路構成に入力信号を供給するように動作する低電圧信号処理部を備えるスイッチング回路。
【請求項１４】
請求項１３に記載のスイッチング回路であって、
前記低電圧信号処理部および前記ドライバ回路構成は、統合されて単一の集積回路を構成する、スイッチング回路。
【請求項１５】
請求項１に記載のスイッチング回路であって、
前記スイッチング回路は、音声スイッチング増幅器、シグマデルタ変調器、改良型のシグマデルタ変調器、パルス幅変調増幅器、スイッチモード電源、およびノイズ整形信号処理部のうちの何れかを備える、スイッチング回路。
【国際調査報告】
2005536966.tif 000005
2005536966.tif 000006