(57)【要約】本発明は、半導体装置（１０）の製造方法に関し、これにより電気素子（１１）は、第１の材料の第１の層（５）と、第１とは異なる第２の材料の第２の層（２）とを備えるキャリアプレート（４）の上または上方に取り付けられ、第２の層は、導電性であり、第１の層（５）より厚さが小さく、少なくとも第１の層（５）に達する空洞（６）が形成されている。素子（１１）は、キャリアプレート（４）の各部分（２）に、第１の接続領域で、電気的に接続され、素子（１１）の周囲、および空洞（６）内にカプセル封じが設けられる。次いで、キャリアプレート（４）の第１の層（５）の大部分が取り除かれるため、空洞（６）に達し、これにより、第２の接続領域（２）が、キャリアプレート（４）の残りの部分から形成される。本発明によれば、カプセル封じ（３）が設けられる前に、空洞（６）に取り囲まれたキャリアプレート（４）の一部に、少なくとも１つのさらなる空洞（７）が形成され、さらなる空洞（７）は、カプセル封じの設置中に、カプセル封じ（３）の一部で、少なくとも実質的に満たされ、第２の接続領域（２）内で、その一部（２Ａ）をその残りの部分（２Ｂ）から区切り、一部（２Ａ）の最小の寸法は、各第２の接続領域（２）の残りの部分（２Ｂ）の最小の寸法よりも小さくなるように選択される。このように、一部（２Ａ）には、第２の接続領域（２）の残りの部分におけるはんだ（８Ｂ）の厚さより薄い厚さを持つ、はんだ（８Ａ）を容易に設けることができる。これは、例えば装置（１０）を表面実装する場合に、有利である。好ましくは、第１の接続領域（１）は、接続領域（２）の一部（２Ａ）に接続される。
2005522862.tif 000002
【特許請求の範囲】
【請求項１】
第１の接続領域および電気的絶縁エンベロープを設けた電気素子を備える電子装置の製造方法であって、
第１の材料の第１の層と、前記第１の材料と異なる導電性の第２の材料の第２の層と、を順に備えるキャリアプレートの第１の表面に、前記第１の表面から前記第２の層を介して少なくとも前記第１の層に達する凹部を設ける工程と、
前記キャリアプレートの表面上または上方に、前記電気素子を設ける工程と、
前記第１の接続領域を、前記凹部内にある前記第２の層の各部分に、電気的に接続する工程と、
前記キャリアプレートにおける前記凹部を少なくとも実質的に満たす前記絶縁エンベロープによって、前記電気素子を、取り囲む工程と、
前記第１の表面に面していない、前記キャリアプレートの第２の表面から、前記キャリアプレートを、少なくとも前記エンベロープの一部によって満たされた前記凹部に到達する程度まで取り除き、これにより第２の接続領域を、前記凹部内にある前記第２の層の前記各部分により形成させる工程と、を備え、
前記凹部は、前記絶縁エンベロープによって満たされる空洞を形成した前記第２の層に対し、第１の層にアンダーエッチングが行われることにより、第１の層にまで達することを特徴とする方法。
【請求項２】
前記エンベロープが設けられる前に、少なくとも１つのさらなる凹部が、前記凹部に取り囲まれた前記キャリアプレートの一部に設けられ、
前記さらなる凹部は、前記エンベロープの設置中に、主として前記エンベロープの一部で満たされ、
前記さらなる凹部は、前記第２の接続領域の一部が、前記第２の接続領域の残りの部分から区切られるように、前記各第２の接続領域内に配置され、
前記一部の最小の寸法は、前記第２の接続領域の前記残りの部分の最小の寸法より小さくなるように選択され、
前記キャリアプレートの大部分が取り除かれて、前記さらなる凹部にも到達する、ことを特徴とする請求項１に記載の方法。
【請求項３】
前記キャリアプレートの大部分が取り除かれて、前記凹部および前記さらなる凹部に到達し、前記第２の接続領域が形成された後、はんだ粒子が、前記各第２の接続領域の少なくとも一部に加えられることを特徴とする請求項１に記載の方法。
【請求項４】
前記はんだ粒子は、塗布後、
前記各第２の接続領域が全体に濡れるように、かつ、
冷却による前記はんだの凝固後、前記各第２の接続領域の前記一部における前記はんだの高さが、前記各第２の接続領域の前記残りの部分におけるはんだの高さより低くなるように、
溶解されることを特徴とする請求項３に記載の方法。
【請求項５】
前記第１の接続領域は、前記第２の接続領域の前記各部分に接続されることを特徴とする請求項２に記載の方法。
【請求項６】
前記凹部および前記さらなる凹部は、１つの同一の処理工程で形成されることを特徴とする請求項２に記載の方法。
【請求項７】
前記さらなる凹部は、前記キャリアプレートにおいて、１つまたはいくつかの凹部の形で作られ、これらの凹部は、形成中の前記各第２の接続領域内に配置され、前記凹部の内縁の一部と共に、前記各第２の接続領域の一部を取り囲み、前記一部の最小の寸法は、前記各第２の接続領域の前記残りの部分の最小の寸法より小さいこと、を特徴とする請求項２に記載の方法。
【請求項８】
前記一部の最小の寸法と、前記第２の接続領域の残りの部分との寸法の比は、好ましくは１／２より小さくなるように、より好ましくは１／３から１／６の間となるように選ばれることを特徴とする請求項２、請求項７、または請求項８に記載の方法。
【請求項９】
前記キャリアプレートの前記第１の層の材料として、アルミニウムが選択され、前記キャリアプレートの前記第２の層の材料として、銅が選択されることを特徴とする請求項１乃至請求項８のいずれかに記載の方法。
【請求項１０】
第１の接続領域を設けた電気素子を備え、
第１の側およびこれに面していない第２の側を持つ第２の接続領域をさらに備え、
前記第２の接続領域には、それぞれ前記第１の側に、前記第１の接続領域への電気的接続を設け、前記第２の側に、基板への装着のための電気的接続片を設けることができ、
前記電気素子は、少なくとも前記第２の接続領域に達する電気的絶縁エンベロープに取り囲まれる、半導体装置であって、
前記エンベロープは、前記各第２の接続領域の前記第２の側に達し、前記エンベロープの凹部において、前記第２の接続領域が、基板上に装着されて到達し得るようになっていることを特徴とする半導体装置。
【請求項１１】
大きさの変化する第２の接続領域が設けられ、その上に、はんだバンプが電気的接続部品として用いられる場合、前記バンプは、それぞれの前記第２の接続領域の大きさに依存する高さを持つことを特徴とする請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の接続領域および電気的絶縁エンベロープを設けた電気素子を備える電子装置の製造方法に関し、この方法は、第１の材料の第１の層と、第１の材料とは異なる導電性の第２の材料の第２の層と、を順に備えるキャリアプレートの第１の表面に、第１の表面から第２の層を介して少なくとも第１の層に達する凹部を設ける工程と、キャリアプレートの表面上または上方に電気素子を設ける工程と、第１の接続領域を、凹部内にある第２の層の各部分に電気的に接続する工程と、キャリアプレートにおける凹部を少なくとも実質的に満たす絶縁エンベロープ（envelope）によって、電気素子を取り囲む工程と、キャリアプレートを、第１の表面に面していないキャリアプレートの第２の表面から、少なくともエンベロープの一部によって満たされた凹部に到達する程度まで取り除き、これにより第２の接続領域を、凹部内にある第２の層の各部分により形成させる工程と、を備える。
【０００２】
本発明はまた、第１の接続領域を設けた電気素子を備え、第１の側およびこれに面していない第２の側を持つ第２の接続領域をさらに備える半導体装置に関し、第２の接続領域には、第１の側に、第１の接続領域への電気的接続を設け、第２の側に、基板への装着のための電気的接続片を設けることができ、電気素子は、少なくとも第２の接続領域に達する電気的絶縁エンベロープに取り囲まれる。
【背景技術】
【０００３】
このような方法は、数ある品目の中でも、特に半導体装置の安価な製造に適している。これらの中で、電気素子は、（セミ）ディスクリートトランジスタまたはダイオード、集積回路、メモリ回路などの電気素子である。このような方法で製造される装置はまた、特にコンパクトにすることができ、多くの分野において要求される、最も進んだ小型化を可能にする。
【０００４】
このような方法およびこのような半導体装置は、欧州特許ＥＰ１１６０８５８Ａ２により知られている。その中で、半導体ＩＣ（＝集積回路）が、どのようにコンパクトな形でエンベロープに包まれるかが説明されている。ＩＣは、キャリアプレートの上または上方に固定される。ＩＣの第１の接続領域は、キャリアプレートの各部分に直接、または電気的導線を介してのいずれかで、接続される。キャリアプレートは２つの金属層を連続して備え、ＩＣに隣接する上部の層は、下部の層より厚さが薄い。キャリアプレートには、第２の層の表面から第１の層へ達し、かつエンベロープで包まれたＩＣの第２の接続領域が形成される、キャリアプレートの各部分を取り囲む凹部が設けられる。ＩＣがキャリアプレートの上または上方に設けられた後、電気的に絶縁（かつ不活性化）するエンベロープが、ＩＣの周りおよびキャリアプレートに対向して設けられる。これにより、凹部の大部分が、エンベロープの一部で満たされる。その後、キャリアプレートの一部、特に、その第１の層の主な部分が、エンベロープの一部で満たされた凹部に達するまで、可能な限り多く取り除かれる。エンベロープで包まれたＩＣの第２の接続領域は、これにより、キャリアプレートの（残りの）各部分から形成される。次いで、ＩＣは、例えば、最終の表面実装またはリードフレームへの固定のための準備が整う。
【０００５】
この既知の方法の欠点は、最終の実装のために第２の接続領域に、はんだバンプとして設けられるはんだが、必要な加熱後、比較的薄く、かつ実質的に均一の厚さで接続領域全体にわたって流れ出し、従って凝固後もそのまま存在することである。これは、はんだをはじく層を第２の接続領域上に設けることで避けられる。この層には、フォトリソグラフィによる開口部が設けられ、開口部には、はんだバンプが設けられる。しかしながら、これは方法をさらに複雑にする。上述のフォトリソグラフィ工程が、組み立ての過程の間、すなわち、エンベローピング（enveloping）工程の後で行われなければならないからである。しかし、このような組み立ての過程は、しばしば、リソグラフィ装置のない工場で行われる。加えて、リソグラフィ工程では、組み立て中には得られない、正確さおよび継続時間が要求される。第２の接続領域の大きさの選択的な縮小も、解決策とはならない。なぜなら、これは、ＩＣの外界への接続の電気的および熱的特性を劣化させる原因になるからである。これもまた、望ましくないものである。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明の第１の目的は、上記の欠点を持たないか、少なくともその欠点がより小さい程度であり、さらに簡素であるために安価な方法を提供することである。
【０００７】
本発明によれば、初めの段落に述べた種類の方法は、この目的のためのものであり、この目的は、凹部が第１の層に達し、空洞を形成した第２の層に対して、第１の層でアンダーエッチングが行われ、空洞は、絶縁エンベロープで満たされることを特徴とする。
【０００８】
第１の層をエッチングダウン（etching down）することで、第２の層の下に空洞を作る。この空洞は、絶縁エンベロープにより満たされる。これにより、第２の接続領域の縁には、絶縁エンベロープからなる保護層が設けられる。キャリアプレートが第２の表面から取り除かれると、この保護層が表面に現れる。第２の接続領域は、前述の表面に対して、凹んだ状態で存在する。
【０００９】
本発明による方法は、とりわけ、エンベローピング（enveloping）の後にはもはやリソグラフィック工程が必要でないという利点を有する。第２の接続領域は、実際はエンベロープによってパターニングされて接触面となる。エポキシ樹脂または熱可塑性物質などの合成樹脂をしばしば備える電気的絶縁エンベロープの特性は、はんだをはじくことである。従って、続いて第２の接続領域に施されるはんだは、接触面にそのまま限定される。
【００１０】
本発明による方法のさらなる利点は、第２の層を、特に第１の層と比較して薄く保つことが可能なことである。このことは、第２の接続領域を、従来の技術で可能だった間隔よりも、小さい相互間隔で配置できるという結果をもたらす。
【００１１】
最後に、本発明による方法の重要な利点は、比較的簡素で、付加的な工程を必要としないことである。
【課題を解決するための手段】
【００１２】
本方法の好ましい実施形態において、エンベロープが設けられる前に、少なくとも１つのさらなる凹部が、凹部によって取り囲まれたキャリアプレートの一部に設けられ、さらなる凹部は、エンベロープの設置の間に、エンベロープの一部で実質的に満たされる。前述のさらなる凹部は、第２の接続領域の一部が、第２の接続領域の残りの部分から区切られるように、それぞれの第２の接続領域内に配置され、前述した一部の最小の寸法は、第２の接続領域の残りの部分の最小の寸法よりも小さくなるように選択される。キャリアプレートが取り除かれると、キャリアプレートの大部分が取り除かれるために、さらなる凹部にも達する。このように、形成された各第２の接続領域は、そこに存在するエンベロープの一部によって局部的に遮られる。エポキシ樹脂または熱可塑性の物質などの合成樹脂をしばしば備える電気的絶縁エンベロープの特性は、はんだをはじくことである。はんだバンプが、第２の接続領域の遮断の一方の側に設けられる場合、溶解中に、第２の接続領域の残りの部分全体にわたって流れ出すのは事実であるが、凝固後、はんだは、最小寸法が最も大きい接続領域の一部に、より大きな厚さでそのまま存在する。このような、はんだの局部的な高さは、特に、例えば半導体装置の最終的な表面実装に対して好ましい。加えて、電気素子の外界への接続の電気的および熱的特性が依然として優れているのは、第２の接続領域全体の表面が、その局部的遮断によりほとんど小さくならず、一方で、このように形成された第２の接続領域の（２つの）部分間の相互接続の電気的および熱的特性も、依然として優れているためである。このことは、特に、比較的小型の半導体装置の場合に、絶対的な電力損失が大きくなくても、このような装置においては電力密度が増加するため、非常に重要である。
【００１３】
ゆえに、本発明による方法の好ましい実施形態において、キャリアプレートの大部分が取り除かれることにより、凹部およびさらなる凹部に到達し、第２の接続領域が形成された後、はんだ粒子が、少なくとも各第２の接続領域の一部に加えられる。好ましくは、はんだ粒子は、塗布後、各第２の接続領域が全体に濡れるように、かつ、冷却によるはんだの凝固後、各第２の接続領域の前述した一部におけるはんだの高さが、各第２の接続領域の残りの部分における高さより、低くなるように溶解される。
【００１４】
主要な実施形態において、第１の接続領域は、第２の接続領域の前述した各部分に接続される。その結果、各第２の接続領域の残りの部分の、より厚いはんだによって仕上げられた装置の最終的な実装の間に、第１と第２の接続領域間の接続は、再び遮断されず、すなわち機械的に装着される。さらに、好ましくは、凹部およびさらなる凹部は、１つの同じ処理工程において同時に形成される。本発明による方法は、この場合、既知の方法よりも複雑ではなく、または高価ではない。適当なマスクの使用は、望ましい結果を達成するのに十分である。
【００１５】
好ましくは、さらなる凹部は、キャリアプレートにおいて、１つまたはいくつかの凹部として形成され、これらの凹部は、形成されるそれぞれの第２の接続領域内に配置され、凹部の内縁の一部と共に、各第２の接続領域の一部を区切り、その最小の寸法は、第２の接続領域の残りの部分の最小の寸法より小さい。一部の最小の寸法と、第２の接続領域の残りの部分との寸法の比は、好ましくは、１／２より小さくなるように、さらに好ましくは、１／３から１／６の間となるように選ばれる。もっとも好ましい結果が得られたのは、キャリアプレートの第１の層の材料として、アルミニウムが選択され、キャリアプレートの第２の層の材料として、銅が選択された場合である。これらの材料、特に銅は、良好な電気的および熱的特性を持ち、加えて、例えばウエットケミカル（wet-chemical）エッチング液を用いて、互いに関して選択的にエッチングされた場合でも、非常に良好である。キャリアプレートの主要な部分を取り除くことも、ＣＭＰ（＝Chemical Mechanical Polishing）により、非常に良い効果をあげることができる。
【００１６】
キャリアプレートの第１の層の厚さが１０から３００μｍの間、および好ましくは約３０μｍであるように選択された場合、並びに、第２の層の厚さが２から２０μｍの間、好ましくは１０μｍであるように選択された場合に、良い結果が得られた。エンベロープが設けられた後、キャリアプレートの第１の層を完全に取り除くことが有利である。ＣＭＰの使用が可能であるほかに、アルミニウムに対する非常に良いエッチング液は、熱いナトリウムアルカリ液によって形成される。本発明による方法は、特に、例えば携帯電話などに用いられるディスクリートまたはセミディスクリート電気素子を持つ半導体装置の製造に適している。本発明はまた、本発明による方法によって得られる半導体装置に関する。
【００１７】
本発明の第２の目的は、安価な方法で製造でき、第２の接続領域が効率よく保護される、第２の段落で述べられた種類の半導体装置を提供することである。
【００１８】
この第２の目的は、エンベロープが第２の接続領域の第２の側に達し、エンベロープの凹部において、第２の接続領域が、基板上に装着されて到達し得るようになっていることで達成される。本発明による半導体装置における第２の接続領域は、エンベロープの凹部、すなわち、半導体装置の表面に対して、凹んだ状態で存在する。従って、半導体装置は、基板に装着するための要求に適合し、一方この装置には、追加の層は必要でない。
【００１９】
半導体装置における電気的接続は、バンプによって好ましく形成されるが、これは、代わりに、はんだ、接合線、または異方性導電接着剤でも実現できる。さらに、非接触の方法、例えば容量結合によって接続を実現させることが可能であり、特に、識別を目的として使用される電気素子など、入力信号と出力信号の数と電力損失とが比較的限定されている電気素子に対する接続を実現できる。
【００２０】
基板への装着のための接続片は、好ましくは、はんだバンプである。代わりに、異方性導電接着剤または他の接続片が使用できる。
【００２１】
望ましい実施形態において、装置には、大きさの変化する第２の接続領域が設けられ、その上のはんだバンプは、電気的接続片として適用される場合、それぞれの第２の接続領域の大きさに依存する高さを持つようになる。高さの変化するはんだバンプの使用は、実際に、エンベロープの非常に望ましい特質となることがわかる。これは、はんだをエンベロープがはじく動きにより、本発明に係る装置において、簡単な方法で実現できる。
【発明を実施するための最良の形態】
【００２２】
図１は、本発明による方法によって製造される半導体装置の概略斜視図である。図２もまた、図１の装置を、厚さ方向のII‐II線に沿った概略断面図において示している。図２〜図５は、本発明による方法の実施形態による製造の連続的な段階における図１の装置の、図１における厚さ方向のII‐II線に沿った概略断面図である。装置１０は、電気素子１１（図２参照）を備え、この電気素子１１には、複数の、この場合３つの第１の接続領域１を設けられ、そのうちの２つが図２に描かれており、かつ、この電気素子１１は、この場合エポキシ材料製のエンベロープ（envelope）３に取り囲まれている。各第１の接続領域１に対する第２の接続領域２が、エンベロープ３上に存在し、これに、はんだ１２によって接続されている。この例における電気素子１１は、バイポーラトランジスタ１１を備え、これに応じて、上側から見えるような３つの第２の接続領域２が設けられる。上記領域には、はんだ８が設けられる。
【００２３】
第２の接続領域２は、エンベロープ３の各部分６によって取り囲まれ、エンベロープ３の各部分７は、第２の接続領域内２に存在する。はんだ８は、各第２の接続領域２の全体にわたって広がるが、局部的により厚くなっている（図２参照）。第２の接続領域２の各部分２Ａが、第２の接続領域２の残りの部分２Ｂから、エンベロープ３の各部分７およびエンベロープ３の各部分６の内縁の一部によって区切られているため、第２の接続領域２に置かれたはんだバンプ８は、溶解後実際に第２の接続領域２全体を濡らすが、はんだ８の凝固後、一部２Ａ上に存在するはんだ８の一部８Ａの厚さは、残りの部分２Ｂ上に存在するはんだ８の一部８Ｂの厚さより薄くなる。このことはまた、一部２Ａの最小の寸法が、第２の接続領域の残りの部分の最小の寸法より小さいからでもある。このはんだ８の厚さの差は、装置１０の表面実装にとって、都合が良い。
【００２４】
図３から図９は、本発明による方法の実施例による製造の連続的な段階における、図１の装置を示す図１における厚さ方向のII‐II線に沿った概略断面図である。
【００２５】
図３を参照し、本方法は、この場合３０μｍの厚さのアルミニウムの第１の層を備えるキャリアプレート４で始まる。この場合銅である導電材料の第２の層２は、第１の層５より薄い厚さ、この場合１０μｍの厚さを有し、第１の層の上に存在する。この組み立てにおいて、図４を参照して、凹部６、およびさらなる凹部７、すなわち、２つのさらなる円形の凹部７の始まりが、フォトリソグラフィまたは、エッチングにより形成される。使用されるエッチング液は、例えば、アルミニウムに対して銅をいくぶん選択的にエッチングする塩化第二鉄（ferrichloride）としてもよい。続いて、図５を参照して、凹部６および、さらなる凹部７の形成は、キャリアプレート４の第１の層５がエッチングされることで継続される。アルミニウムは、銅に対して、例えば、ナトリウムアルカリ液（sodium lye）により、選択的にエッチングすることができる。この方法で、第１の層５のアルミニウムは、銅層２の各部分２Ａ，２Ｂに対してアンダーエッチングされる。
【００２６】
続いて、図６を参照して、この場合バイポーラトランジスタ１１である電気素子１１が、この場合キャリアプレート４の上または上方に固定される。これは、ここで、はんだ１２により行われ、電気素子１１は、その接続領域１により、キャリアプレート４の各部分２Ａ，２Ｂへ固定される。電気素子１１は、キャリアプレート４に他の方法、例えば、電気的絶縁性の接着剤によって固定可能である。その後、素子１１の接続領域１は、キャリアプレート４に面さないように、好ましく向きを変えられ、キャリアプレート４の各部分２Ａ，２Ｂに導線によって電気的に接続される。
【００２７】
この後、図７を参照して、装置１０は型（図示せず）に配置され、この場合エポキシ樹脂材料を備えるエンベロープ３が、素子１１の周囲に設けられ、射出成型によりキャリアプレート４にプレスされる。このように凹部６およびさらなる凹部７は、エンベロープ３の各部分６，７で満たされる。続いて、図８を参照して、キャリアプレート４の主要部分は、この場合ＣＭＰ（＝Chemical Mechanical Polishing）により取り除かれる。これは、エンベロープ３の各部分で満たされた凹部６およびさらなる凹部７に至るまで続く。本例では、その後、エンベロープ３の各部分６と７の間に存在する、第１の層５の最後の残余物が、例えば前述したアルミニウムに対する選択的なエッチング液によるエッチング処理で取り除かれる。
【００２８】
このようにして、本発明によれば、少なくとも最小の寸法に関して、より小さい一部２Ａは、各第２の接続領域２の範囲内で、各第２の接続領域の、より大きい残りの部分２Ｂから区切られる。一部２Ａの区切りは、一方で第２の接続領域２に取り囲まれた、エンベロープ３の一部６の内縁により、他方で第２の接続領域２内に形成される、エンベロープ３の、ここでは２つの部分７によって形成される。
【００２９】
図９を参照して、はんだバンプ８は、第２の接続領域２の一部２Ｂに置かれ、例えば溶解された後、はんだ８は、冷却によって再度凝固する前に、第２の接続領域２全体にわたって流れ出すが、第２の接続領域２の一部２Ａにおける、はんだ８Ａの厚さは、第２の接続領域２の一部２Ｂより薄い。各部分２Ａ，２Ｂの電気的および熱的性質は、エンベロープ３の各部分７が、各第２の接続領域２の範囲内に存在しない場合と、ここでは実質的に同じである。このことは、特にエンベロープ３の各部分６および７が、第２の接続領域２の上に部分的に広がっているという事実のおかげで確かであり、従って、その表面面積は、減少していないか、少なくとも実質的には減少していない。結果として、表面実装に非常に適していて、たいへん好ましい熱的および電気的特性を持つ、特に小型の半導体装置１０となる。この例における素子１１の第１の接続領域１が、はんだの厚さが最も薄い第２の接続領域の一部２Ａに接続されていることは、特に有利である。なお、図９は、図２と同じ組み立てであるが、図９は図２に対して図の平面上で１８０°回転させたものである。これは、図３から図９を参照して述べられた装置１０の製造に関連づけられ、説明を論理的にする。
【００３０】
次に、上述のように製造した装置１０の寸法に関して、次のことに留意する必要がある。電気素子１１の寸法は、３５０×３５０μｍ２である。厚さは約２００μｍである。装置１０全体は、１０００×８００×２３０μｍ３になる。装置１０の全体が、素子１１より大きいという事実は、例えば最終実装の際に、装置を、装着機によってより簡単に配置できるという利点を持つ。はんだ８Ａの厚さは、例えば３０μｍであり、はんだ８Ｂの厚さは１５０μｍである。各第２の接続領域２の一部２Ａおよび残りの部分２Ｂの最小の寸法は、それぞれ、約３０および約１８０μｍである。これらは、本例における図１のII−II線に沿って測定した寸法である。さらに、一部２Ａは、ほぼ方形であり、各第２の接続領域の残りの部分２Ｂの最大寸法は、約６００μｍである。
【００３１】
本発明の範囲内において、多くの変形や修正が当業者にとって可能であるため、本発明は、説明した実施形態のような方法に限定されない。このような装置は、異なる形状および／または異なる寸法で製造することができる。また、代わりの材料を、特にキャリアプレートに使用可能である。
【００３２】
さらに、実施形態には１つの装置のみの製造を説明し、図解したが、本発明による方法により、同時に多数の装置を製造できることに特に留意されたい。そして、個々の半導体装置は、ソーイング（sawing）、カッティング（cutting）、ブレーキング（breaking）などの機械的分離技術により、得ることができる。魅力的な修正では、別の凹部が、キャリアプレートにおける２つの隣接する装置の間に形成される。エンベロープが液体の滴の形で、素子の上に加えられる場合、この液体は、キャリアプレートおよび素子を他の凹部の縁まで濡らす。その後、この液体は硬化可能である。そして、キャリアプレートが取り除かれる際、個々の装置は、自動的に分離する。
【００３３】
本例におけるように、ディスクリート素子を持つ半導体装置の他に、より小さい、例えば１個から１００個のアクティブおよび／またはパッシブ素子を備えるセミディスクリートＩＣが、代わりに製造可能である。より大きく、より複雑なＩＣへの適用もまた、有利に可能である。別の有利な可能性は、フィルタあるいは１つまたはいくつかのパッシブ素子を電気素子として使用することである。
【００３４】
最後に、第２の接続領域は、例に示されたもの以外の形状にすることができるということに留意されたい。従って、前述した領域の一部および残りの部分の双方が、ほぼ円形の形状、１つまたはいくつかのより狭い各部分により相互接続される円形を持つことができる。この場合、第２の接続領域の一部および残りの部分の双方のもっとも小さい寸法は、第２の接続領域の、それぞれの一部および残りの部分の直径に等しくなることは明らかである。さらなる凹部は、例示したように、円形である必要はなく、その他の形状であって良い。
【図面の簡単な説明】
【００３５】
本発明は、ここで実施形態および図面を参照して、さらに詳しく説明される。
【図１】図１は、概略的に、斜視図において、本発明による方法によって製造される半導体装置を示す。
【図２】図２は、図１の装置を、厚さ方向のII‐II線に沿った概略断面図において示す。
【図３】図３は、本発明による方法の実施形態による製造の連続的な段階における図１の装置を、厚さ方向のII‐II線に沿った概略断面図において示す。
【図４】図４は、本発明による方法の実施形態による製造の連続的な段階における図１の装置を、厚さ方向のII‐II線に沿った概略断面図において示す。
【図５】図５は、本発明による方法の実施形態による製造の連続的な段階における図１の装置を、厚さ方向のII‐II線に沿った概略断面図において示す。
【図６】図６は、本発明による方法の実施形態による製造の連続的な段階における図１の装置を、厚さ方向のII‐II線に沿った概略断面図において示す。
【図７】図７は、本発明による方法の実施形態による製造の連続的な段階における図１の装置を、厚さ方向のII‐II線に沿った概略断面図において示す。
【図８】図８は、本発明による方法の実施形態による製造の連続的な段階における図１の装置を、厚さ方向のII‐II線に沿った概略断面図において示す。
【図９】図９は、本発明による方法の実施形態による製造の連続的な段階における図１の装置を、厚さ方向のII‐II線に沿った概略断面図において示す。
【００３６】
図面は、原寸通りではなく、いくつかの寸法は特に、より明瞭にするために強調されている。対応する領域や構成要素には、可能な限り同じ参照番号を付与してある。
【図１】
2005522862.tif 000003
【図２】
2005522862.tif 000004
【図３】
2005522862.tif 000005
【図４】
2005522862.tif 000006
【図５】
2005522862.tif 000007
【図６】
2005522862.tif 000008
【図７】
2005522862.tif 000009
【図８】
2005522862.tif 000010
【図９】
2005522862.tif 000011
【国際調査報告】
2005522862.tif 000012
2005522862.tif 000013
2005522862.tif 000014