(57)【要約】本発明では、行列状に配列された複数の画素が形成されている表示パネルを含む平板表示装置が提供される。一つの画素は、一方向にのびている第１信号線と、第２信号線と、第１及び第２信号線に接続されている画素回路を含み、第１及び第２信号線は互いに交差している。画素回路は、複数の保存手段、複数の保存手段に各々接続されている複数の第１スイッチング素子及び第２スイッチング素子、及び表示セルを含む。複数の保存手段は、所定のアドレス時間の間に第１信号線を通じて伝達されるデータを保存する。複数の第１スイッチング素子は、第２信号線を通じて伝達される信号に応答して、第１信号線を通じて伝達されるデータを各々複数の保存手段に伝達する。複数の第２スイッチング素子は、１フレームの間に順次駆動されて、複数の保存手段に各々保存されているデータを表示セルに与える。表示セルは、複数の保存手段に保存されているデータに応じて画素の画像を表示する。
2005523468.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配列された複数の画素が形成されている表示パネルを含む平板表示装置において、
前記複数の画素のうちの一つの画素は、
一方向にのびている少なくとも一つの第１信号線、
前記第１信号線と交差する少なくとも一つの第２信号線、及び
前記第１信号線及び前記第２信号線に接続されている画素回路、
を含み、
前記画素回路は、
所定アドレス時間の間に前記第１信号線を通じて伝達されるデータを保存する複数の保存手段、
前記複数の保存手段に各々接続され、前記第２信号線を通じて伝達される信号に応答して、前記第１信号線を通じて伝達されるデータを各々前記複数の保存手段に伝達する複数の第１スイッチング素子、
前記複数の保存手段に保存されている前記データに応じて前記画素の画像を表示する表示セル、及び
前記複数の保存手段に各々接続され、１フレームの間に順次駆動されて、前記複数の保存手段に各々保存されている前記データを前記表示セルに与える複数の第２スイッチング素子、
を含む平板表示装置。
【請求項２】
前記保存手段に保存されるデータは、前記表示セルがホワイト階調を表現するようにする第１データ、または前記表示セルがブラック階調を表現するようにする第２データからなる、請求項１に記載の平板表示装置。
【請求項３】
前記画素回路は、前記第１信号線のうちの一つと前記表示セルの間に接続され、前記第２信号線を通じて伝達される信号に応答して、前記第１信号線の前記一つを通じて伝達される種々の階調を示すデータを前記表示セルに与える第３スイッチング素子をさらに含み、
前記保存手段に保存されるデータは、前記表示セルがホワイト階調を表現するようにする第１データ、または前記表示セルがブラック階調を表現するようにする第２データからなる、
請求項１に記載の平板表示装置。
【請求項４】
前記第１信号線は、前記複数の第１スイッチング素子に各々接続されている複数の信号線からなる、請求項１に記載の平板表示装置。
【請求項５】
前記第１信号線は、前記複数の第１スイッチング素子に接続されている一つの信号線からなり、
前記第２信号線は、前記複数の第１スイッチング素子と同一個数に形成されている、請求項１に記載の平板表示装置。
【請求項６】
前記第１及び第２信号線は各々複数の信号線からなり、
前記複数の第１スイッチング素子は、各々前記複数の第１信号線の一つの第１信号線及び前記複数の第２信号線の一つの第２信号線に対応する、
請求項１に記載の平板表示装置。
【請求項７】
前記画素回路は、前記複数の保存手段に保存されたデータが各々反転されて前記表示セルに印加されるようにする、複数の反転スイッチング素子をさらに含む、請求項１に記載の平板表示装置。
【請求項８】
前記アドレス時間は、１フレーム期間よりも短い所定の時間、又は１フレーム期間と等しいか長い所定の時間である、請求項１に記載の平板表示装置。
【請求項９】
表示セルを有する画素が複数形成されている平板表示装置を駆動する方法において、
所定アドレス時間の間に前記画素に形成されている複数の保存手段に各々データを保存する第１ステップ、及び
１フレームまたは１フレームの一部を時間の長さが各々異なる複数のサブフレームに分割して、前記複数の保存手段に保存されたデータにより前記複数のサブフレームの期間に前記表示セルを各々順次駆動して階調を表現する第２ステップ、
を含む平板表示装置の駆動方法。
【請求項１０】
前記アドレス時間は、１フレーム期間内の一部の時間または少なくとも１フレームの時間である、請求項９に記載の平板表示装置の駆動方法。
【請求項１１】
前記第２ステップは、前記複数の保存手段に保存されたデータと、前記データが反転された値を交互に前記表示セルに印加して前記表示セルを駆動する、請求項９に記載の平板表示装置の駆動方法。
【請求項１２】
前記複数の保存手段に保存されるデータは、前記表示セルがホワイト階調を表示するようにする第１の値、または前記表示セルがブラック階調を表示するようにする第２の値である、請求項９に記載の平板表示装置の駆動方法。
【請求項１３】
前記第１ステップは、静止画を示すデータが入力される場合には前記複数の保存手段に前記データを保存し、動画を示すデータが入力される場合には前記表示セルを直接駆動する、請求項９に記載の平板表示装置の駆動方法。
【請求項１４】
前記静止画を示すデータは、前記表示セルがホワイト階調を表示するようにする第１の値、または前記表示セルがブラック階調を表示するようにする第２の値であり、
前記動画を示すデータは、前記表示セルが種々の階調を表示するようにする値である、
請求項１３に記載の平板表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平板表示装置（フラットパネルディスプレイ）及びその駆動方法に関し、特に、画素に複数の記憶回路を内装した平板表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
近来、パーソナルコンピュータやテレビなどの軽量化及び薄型化によって表示装置にも軽量化及び薄型化への要求があり、このような要求に応じて陰極線管（ＣＲＴ）の代わりに平面表示装置が開発されている。
このような平面表示装置には、液晶表示装置（ＬＣＤ）、電界放出表示装置（ＦＥＤ）、電界発光表示装置（electroluminsecent display）、プラズマディスプレイパネル（ＰＤＰ）などがある。
【０００３】
このような平面表示装置では、種々の階調を実現する方法が問題となっている。液晶表示装置は一般に、共通電極とカラーフィルタなどが形成されている上部基板と、薄膜トランジスタ及び画素電極などが形成されている下部基板との間に液晶物質を注入し、画素電極と共通電極に互いに異なる電位を印加することによって電界を形成して液晶分子の配列を変更し、これによって光の透過率を調節することで種々の階調を実現する。
電界発光表示装置は、一般に、画素回路に印加されるデータ電圧に対応して電流が電界発光素子に供給され、この供給された電流に対応して電界発光素子が発光するため、印加されるデータ電圧を一定の範囲で多段階に調整することによって種々の階調を実現する。
【０００４】
プラズマディスプレイパネルは、一般に、１フレームを、画素ごとに階調実現の可否を決定するアドレス時間と、階調実現を行うディスプレイ時間とに分割されるＮ個のサブフレームに分けられ、各サブフレームのディスプレイ時間を２の指数により差異を与えて２Ｎの階調を実現する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
プラズマディスプレイパネルの上記したような駆動方式は、アクティブマトリックス形式で画素が駆動される平板表示装置の階調表現方式に適用可能であるが、サブフレーム毎にアドレッシングを行うために消費電力が多く、アドレス時間によってディスプレイ時間が短くなり、ディスプレイ時間が２の指数形態に限定されるという問題点がある。
本発明は上記課題に鑑み、平板表示装置の階調実現方法において、消費電力を低減することをその技術的課題とする。
【課題を解決するための手段】
【０００６】
本発明は画素に複数の保存手段を形成し、保存手段に保存されたデータにより表示セルを順次駆動して、前記課題を達成する。
本発明の第１特徴によれば、行列状に配列された複数の画素が形成されている表示パネルを含む平板表示装置が提供される。一つの画素は、それぞれの方向にのびている第１信号線及び第２信号線と、前記第１及び第２信号線に接続されている画素回路を含み、前記第１及び第２信号線は互いに交差している。画素回路は、複数の保存手段、前記複数の保存手段に各々接続されている複数の第１スイッチング素子及び第２スイッチング素子、そして表示セルを含む。複数の保存手段は、所定アドレス時間の間に第１信号線を通じて伝達されるデータを保存する。複数の第１スイッチング素子は、第２信号線を通じて伝達される信号に応答して、第１信号線を通じて伝達されるデータを各々複数の保存手段に伝達する。複数の第２スイッチング素子は、１フレームの間に順次駆動され、複数の保存手段に各々保存されているデータを表示セルに与える。表示セルは、複数の保存手段に保存されているデータに応じて画素の画像を表示する。
【０００７】
この時、画素回路は、複数の保存手段に保存されたデータが各々反転されて表示セルに印加されるようにする複数の反転スイッチング素子をさらに含むことができる。
なお、複数の保存手段に保存されるデータは、表示セルがホワイト階調を表現するようにする第１の値、または表示セルがブラック階調を表現するようにする第２の値からなることが好ましい。
【０００８】
このような本発明の第１特徴による画素回路は、第１信号線のうちの一つと表示セルの間に接続される第３スイッチング素子をさらに含むことができ、第３スイッチング素子は、第２信号線を通じて伝達される信号に応答して第１信号線を通じて伝達される種々の階調を示すデータを表示セルに与える。
または、第１信号線は、複数の第１スイッチング素子に各々接続されている複数の信号線からなることができる。または、第１信号線は、複数の第１スイッチング素子に接続されている一つの信号線からなり、第２信号線は、複数の第１スイッチング素子と同数に形成されることができる。または、第１信号線及び第２信号線は各々複数の信号線からなり、複数の第１スイッチング素子は、各々複数の第１信号線の一つの第１信号線及び複数の第２信号線の一つの第２信号線に対応することができる。
【０００９】
この時、アドレス時間は１フレーム期間よりも短い所定の時間または１フレーム期間と等しいか長い所定の時間であることが好ましい。
本発明の第２特徴によれば、表示セルを有する画素が複数個形成されている平板表示装置を駆動する方法が提供される。この方法によれば、まず所定のアドレス時間の間に画素に形成されている複数の保存手段に各々データを保存する。次に、１フレームまたは１フレームの一部を、時間の長さがそれぞれ異なる複数のサブフレームに分割し、複数の保存手段に保存されたデータにより複数のサブフレーム期間の間に表示セルを各々順次駆動して、階調を表現する。
この時、静止画を示すデータが入力される場合には、複数の保存手段にデータを保存し、動画を示すデータが入力される場合には、表示セルを直接駆動することができる。
なお、表示セルを駆動する際に、複数の保存手段に保存されたデータと、データが反転された値を交互に表示セルに印加して表示セルを駆動することが好ましい。
【発明の効果】
【００１０】
本発明によれば、平板表示装置を駆動する度に新たにデータを印加する必要なく、静止画を表示する際には、メモリに予め保存して置いたデータを利用して平板表示装置を駆動することができる。したがって、静止画を表示する時に、データを毎回新しく印加する必要がないので消費電力を減らすことができる。
【発明を実施するための最良の形態】
【００１１】
図面を参照して本発明による平板表示装置及びその駆動方法について詳細に説明する。
まず、図１〜図３を参照して本発明の第１実施例による液晶表示装置及びその駆動方法について説明する。
図１は本発明の第１実施例による液晶表示装置を示す図面である。図２は本発明の第１実施例による液晶表示装置で、一つの画素回路を示す図面である。図３は本発明の第１実施例による液晶表示装置で、階調実現のための１フレームの駆動波形図である。
【００１２】
図１に示すように、本発明の第１実施例による液晶表示装置は、液晶パネル１００、ゲートドライバ２００及びデータドライバ３００からなる。
ゲートドライバ２００は、液晶パネル１００の画素を選択するためのゲート信号をゲート線Ｇ１、Ｇ２、…、Ｇｍを通じて液晶パネル１００に順次に印加する。
データドライバ３００は、画像を示す信号をデータ線Ｄ１、Ｄ２、…、Ｄｎを通じて液晶パネル１００に印加するが、一つの列（ｉ番目列）に該当するデータ線ＤｉがＮ個の信号線Ｄｉ１、Ｄｉ２、…、ＤｉＮからなる。この時、データドライバからＮ個の信号線Ｄｉ１、Ｄｉ２、…、ＤｉＮに印加されるデータ電圧は、ホワイト階調またはブラック階調を表現できる電圧である。
液晶パネル１００は、行列状に配列された複数の画素回路１１０を含み、各画素回路１１０は隣接する二つのゲート線Ｇ１、Ｇ２、…、Ｇｍと隣接する二つのデータ線Ｄ１、Ｄ２、…、Ｄｎによって画定される画素領域に形成され、隣接する一つのゲート線及び一つのデータ線に接続されている。
【００１３】
以下、図２を参照して、本発明の第１実施例による液晶表示装置の液晶パネル１００におけるｉ番目データ線Ｄｉ１、Ｄｉ２、…、Ｄｉｎとｊ番目ゲート線Ｇｊに接続されている画素回路１１０について詳細に説明する。
図２に示すように、本発明の第１実施例による液晶表示装置の一つの画素回路１１０は、Ｎ個のメモリ回路Ｍ１、Ｍ２、…、ＭＮ、アドレススイッチング素子ＡＳ１、ＡＳ２、…、ＡＳＮ、階調スイッチング素子ＧＳ１、ＧＳ２、…、ＧＳＮ及び液晶セルＬＣを含む。
アドレススイッチング素子ＡＳ１、ＡＳ２、…、ＡＳＮは、各々Ｎ個のデータ線Ｄｉ１、Ｄｉ２、…、Ｄｉｎ及びＮ個のメモリ回路Ｍ１、Ｍ２、…、ＭＮの間に接続され、ゲート線Ｇｊを通じて印加されるゲートドライバ２００からのゲート信号に応答して、各メモリ回路Ｍ１、Ｍ２、…、ＭＮにデータを保存する。
階調スイッチング素子ＧＳ１、ＧＳ２、…、ＧＳＮは、各々Ｎ個のメモリ回路Ｍ１、Ｍ２、…、ＭＮと液晶セルＬＣの画素電極の間に接続され、外部からの駆動信号に応答して、メモリ回路Ｍ１、Ｍ２、…、ＭＮに保存されたデータに液晶セルＬＣを順次に駆動する。
【００１４】
このような液晶セルＬＣの他端である共通電極には、共通電極電圧Ｖｃｏｍが印加され、共通電極電圧Ｖｃｏｍは液晶セルＬＣの一端である画素電極に印加されるデータ電圧と共に階調を表現する。
この時、本発明の第１実施例では、一つのフレームをアドレシングフレームＡＦとＮ個のサブフレームＳＦ１、ＳＦ２、…、ＳＦＮに分けて駆動する。即ち、アドレシングフレーム期間にメモリ回路Ｍ１、Ｍ２、…、ＭＮにデータを保存し、サブフレームＳＦ１、ＳＦ２、…、ＳＦＮ期間に順次に階調スイッチング素子が駆動して、メモリ回路に保存されたデータにより液晶セルＬＣを駆動する。
このように、液晶セルＬＣをＮ個のサブフレームに分けて駆動すれば、２Ｎ階調の画像表現が可能となる。このようなサブフレームの時間は、プラズマディスプレイパネルのＡＤＳ方法のように、２の指数的な時間に分けることができ、または２の指数的な時間に分けず、ガンマ補正及び画質向上を考慮して、シグナルプロセシッングを通じて決定することができる。
【００１５】
以下、図３を参照して、本発明の第１実施例による液晶表示装置を駆動する方法について説明する。
図３に示すように、本発明の第１実施例では、一つのフレーム期間をアドレシングフレームＡＦとＮ個のサブフレームＳＦ１、ＳＦ２、…、ＳＦＮに分けて駆動する。
アドレシングフレームＡＦ期間では、各行の画素回路を選択するゲート信号がゲート線Ｇ１、Ｇ２、…、Ｇｍに順次に印加される。ｊ番目ゲート線Ｇｊにゲート信号が印加されれば、ｊ番目ゲート線Ｇｊに接続された各々のメモリ回路Ｍ１、Ｍ２、…、ＭＮにデータ電圧が保存される。即ち、ｊ番目ゲート線に接続された各画素回路のアドレススイッチング素子ＡＳ１、ＡＳ２、…、ＡＳＮが導通し、データドライバ３００からデータ線Ｄｉ１、Ｄｉ２、…、Ｄｉｎを通じて印加されるデータ電圧がメモリ回路Ｍ１、Ｍ２、…、ＭＮに保存される。
このように、アドレシングフレームＡＦ期間でメモリ回路Ｍ１、Ｍ２、…、ＭＮにデータ電圧を保存した後、サブフレームＳＦ１、ＳＦ２、…、ＳＦＮの期間でメモリ回路に保存された電圧で液晶セルＬＣを順次に駆動する。
【００１６】
詳細には、第１サブフレームＳＦ１期間において、ＧＧ１信号により各画素回路の階調スイッチング素子ＧＳ１を駆動して、各画素回路のメモリ回路Ｍ１に保存されたデータ電圧で液晶セルＬＣを駆動し、第２サブフレームＳＦ２期間において、ＧＧ２信号により階調スイッチング素子ＧＳ２を駆動して、メモリ回路Ｍ２に保存されたデータ電圧で液晶セルＬＣを駆動する。このように、サブフレームＳＦ１、ＳＦ２、…、ＳＦＮ期間で、各画素回路のメモリ回路Ｍ１、Ｍ２、…、ＭＮに保存されたデータ電圧で順次に液晶セルＬＣを駆動する。
例えば、液晶表示装置がノーマリホワイトモードの場合、メモリ回路に保存されたデータ電圧が共通電極電圧Ｖｃｏｍと同一な値であればホワイトを実現し、共通電極電圧Ｖｃｏｍと異なる値であればブラックを実現する。この時、全体フレーム期間において、ホワイトで駆動されるときの時間とブラックで駆動されるときの時間比率によって階調が表現される。したがって、本発明の第１実施例では、一つの画素にメモリ回路がＮ個あるので２Ｎ通りの階調を実現する。
【００１７】
このように、本発明の第１実施例によれば、静止画を表示する際に、最初にデータをメモリ回路に保存して置けば、次回は再びデータドライバからデータ電圧を印加する必要なく、メモリ回路に保存されたデータを利用して継続して液晶を駆動する。動画を表示する際には、アドレシングフレーム毎にメモリ回路に新たなデータを保存し、このデータにより液晶を駆動する。
この時、１フレームでいずれかの階調を表現し、次のフレームで他の階調を表現する場合に、液晶セルＬＣ両端に直流バイアスが印加されれば、液晶の特性が劣化する。これを防ぐために、一般に、画素回路に反転スイッチング素子（図示せず）を用いて、反転されたデータと反転された共通電極電圧を各々液晶セルＬＣに印加することができる。このような反転スイッチング素子は、以下に説明する他の実施例でも適用可能であることは勿論である。
【００１８】
本発明の第１実施例では、全ての映像の階調に対してメモリ回路を用いる駆動方式を採用しているが、静止画の階調に対してはメモリ回路を用いる駆動方式で、動画の階調に対してはメモリ回路を使用せずに液晶セルを直接駆動する方式で実現することができる。
以下、このような駆動方式を使用する実施例について、図４を参照して詳細に説明する。
図４は本発明の第２実施例による液晶表示装置の画素回路を示す図面である。
図４に示すように、本発明の第２実施例による液晶表示装置は、画素回路１１０がアナログスイッチング素子ＳＷをさらに含む点を除いて、第１実施例による画素回路１１０と同一構造を有する。
【００１９】
詳細に、ｉ番目データ線Ｄｉ及びｊ番目ゲート線Ｇｊに接続された画素回路１１０について説明する。この画素回路１１０は、データ線の各信号線Ｄｉ１、Ｄｉ２、…、Ｄｉｎのうちの一つの信号線（例えば、Ｄｉ１）と液晶セルＬＣの間に接続されたアナログスイッチング素子ＳＷをさらに含む。
この時、静止画を実現する際には、本発明の第１実施例のように、メモリ回路に１度データを保存して置き、この保存されたデータを利用して液晶セルＬＣを駆動する。動画を実現する際には、本発明の第１実施例とは異なって、アドレシングスイッチング素子ＡＳ１、ＡＳ２、…、ＡＳＮ及び階調スイッチング素子ＧＳ１、ＧＳ２、…、ＧＳＮは遮断（ＯＦＦ）され、アナログスイッチング素子ＳＷが導通する。すると、データ線Ｄｉ１を通じて印加されるアナログデータ電圧で液晶セルＬＣを駆動する。このようなアナログデータ電圧は、第１実施例で説明したように、ホワイトまたはブラックの階調のみを表現する電圧ではなく、種々の階調が表現できる電圧である。
【００２０】
本発明の第１及び第２実施例は、一つのデータ線を複数個の信号線にしてそれぞれのメモリ回路にデータを保存する方式となっている。ところが、これとは異なる方法として、一つのゲート線を複数個の信号線にしてそれぞれのメモリ回路にデータを保存することもできる。
以下、一つのゲート線を複数個の信号線にする実施例について、図５〜図７を参照して詳細に説明する。
図５は本発明の第３実施例による液晶表示装置を示す図面であり、図６及び図７は、各々本発明の第３及び第４実施例による液晶表示装置における一つの画素回路を示す図面である。
【００２１】
図５に示すように、本発明の第３実施例による液晶表示装置は、ゲートドライバ２００及びデータドライバ３００とゲート線Ｇ１、Ｇ２、…、Ｇｍ及びデータ線Ｄ１、Ｄ２、…、Ｄｎを除いて、第１実施例による液晶表示装置と同一構造を有する。
詳細には、第３実施例による液晶表示装置では、複数のゲート線Ｇ１〜Ｇｍの各ゲート線Ｇｊが複数個の信号線Ｇｊ１、Ｇｊ２、…、ＧｊＮで構成される。その代わりに、各データ線Ｄｉは、第１実施例とは異なって複数個で構成されない。
【００２２】
図６を参照して本発明の第３実施例による液晶表示装置におけるｉ番目データ線Ｄｉと、ｊ番目ゲート線Ｇｊ１、Ｇｊ２、…、ＧｊＮに接続された画素回路１１０について詳細に説明する。
本発明の第３実施例による画素回路１１０では、図６に示すように、アドレススイッチング素子ＡＳ１、ＡＳ２、…、ＡＳＮが各々データ線Ｄｉとメモリ回路Ｍ１、Ｍ２、…、ＭＮの間に接続されている。そして、このアドレススイッチング素子ＡＳ１、ＡＳ２、…、ＡＳＮは各々、ゲート線Ｇｊ１、Ｇｊ２、…、ＧｊＮを通じて印加されるゲート信号に応答して、データ線Ｄｉを通じて印加されるデジタルデータをメモリ回路Ｍ１、Ｍ２、…、ＭＮに保存する。メモリ回路にデータを保存する過程は、第１実施例のように、アドレシングフレームＡＦ期間で行なわれる。
Ｎ個のメモリ回路Ｍ１、Ｍ２、…、ＭＮと液晶セルＬＣの間に接続された階調スイッチング素子ＧＳ１、ＧＳ２、…、ＧＳＮは、外部からの駆動信号ＧＧ１、ＧＧ２、…、ＧＧＮに応答して、メモリ回路Ｍ１、Ｍ２、…、ＭＮに保存されたデータにより液晶セルＬＣを順次に駆動する。この時、第１実施例のように、全体フレーム期間においてホワイトで駆動される時の時間とブラックで駆動される時の時間の比率によって階調が表現される。
【００２３】
図７に示すように、本発明の第４実施例による液晶表示装置は、画素回路１１０がアナログスイッチング素子ＳＷをさらに含む点を除いて、第３実施例による画素回路１１０と同じ構造を有する。
第４実施例において、ｉ番目データ線Ｄｉ及びｊ番目ゲート線Ｇｊに接続された画素回路１１０に対して詳細に説明する。この画素回路１１０は、ゲート線の各信号線Ｇｉ１、Ｇｉ２、…、Ｇｉｎのうちの一つの信号線（例えば、Ｇｉ１）と液晶セルＬＣの間に接続されたアナログスイッチング素子ＳＷをさらに含む。
静止画を表示する際には、本発明の第１実施例のように、メモリ回路に１度データを保存して置き、階調スイッチング素子ＧＳ１、ＧＳ２、…、ＧＳＮを駆動して、メモリ回路に保存されたデータを液晶セルＬＣに印加して階調を表現する。動画を表示する際には、アドレシングスイッチング素子ＡＳ１、ＡＳ２、…、ＡＳＮ及び階調スイッチング素子ＧＳ１、ＧＳ２、…、ＧＳＮは遮断（ＯＦＦ）され、アナログスイッチング素子ＳＷが導通し、データ線Ｄｉを通じて印加されるアナログデータ電圧で液晶セルＬＣを駆動して階調を表現する。
【００２４】
本発明の第１〜第４実施例では、一つのデータ線を複数個の信号線にしたり、一つのゲート線を複数個の信号線にして、それぞれのメモリ回路にデータを保存する方式を採用している。ところで、これとは異なって、データ線及びゲート線を各々複数個の信号線にして、それぞれのメモリ回路にデータを保存することができる。
以下、データ線及びゲート線を各々複数個の信号線にする実施例について、図８〜図１０を参照して説明する。
図８は本発明の第５実施例による液晶表示装置を示す図面であり、図９及び図１０は各々本発明の第５及び第６実施例による液晶表示装置における一つの画素回路を示す図面である。
【００２５】
図８に示すように、本発明の第５実施例による液晶表示装置は、ゲートドライバ２００及びデータドライバ３００とゲート線Ｇ１、Ｇ２、…、Ｇｍ及びデータ線Ｄ１、Ｄ２、…、Ｄｎを除いて、第１実施例による液晶表示装置と同一構造を有する。
詳細には、第５実施例による液晶表示装置では、ゲート線Ｇｊ及びデータ線Ｄｉは各々複数個の信号線Ｇｊ１、Ｇｊ２、…、ＧｊＰ及び信号線Ｄｉ１、Ｄｉ２、…、ＤｉＱからなる。この時、ゲート線を構成する信号線の個数Ｐと、データ線を構成する信号線の個数Ｑの積は、メモリ回路の個数Ｎよりも大きいか、それと同じ値にすべきである（Ｐ×Ｑ≧Ｎ）。
【００２６】
以下、図９を参照して本発明の第５実施例による液晶表示装置におけるｉ番目データ線Ｄｉ１、Ｄｉ２、…、ＤｉＰとｊ番目ゲート線Ｇｊ１、Ｇｊ２、…、ＧｊＱに接続された画素回路１１０に対して詳細に説明する。
図９に示すように、メモリ回路Ｍ１、Ｍ２、…、ＭＰに接続されたアドレススイッチング素子ＡＳ１、ＡＳ２、…、ＡＳＰは、各々データ線Ｄｉ１、Ｄｉ２、…、ＤｉＰに接続され、ゲート線Ｇｊ１を通じて印加されるゲート信号に応答して駆動され、データ線Ｄｉ１、Ｄｉ２、…、ＤｉＰを通じて印加されるデータを各々メモリ回路Ｍ１、Ｍ２、…、ＭＰに保存する。同様に、アドレススイッチング素子ＡＳＰ+１、ＡＳＰ+２、…、ＡＳ２Ｐは、各々Ｄｉ１、Ｄｉ２、…、ＤｉＰとメモリ回路ＭＰ+１、ＭＰ+２、…、Ｍ２Ｐの間に接続され、ゲート線Ｇｊ２を通じて印加されるゲート信号に応答して駆動され、データ線Ｄｉ１、Ｄｉ２、…、ＤｉＰを通じて印加されるデータを各々メモリ回路ＭＰ+１、ＭＰ+２、…、Ｍ２Ｐに保存する。このようにして、全てのメモリ回路Ｍ１、…、ＭＰ、ＭＰ+１、…、Ｍ２Ｐ、…、ＭＮにデータを保存することができる。
このようにメモリ回路にデータを保存する過程は、第１実施例のようにアドレシングフレームＡＦ期間で行なわれる。次に、メモリ回路Ｍ１、Ｍ２、…、ＭＮに保存されたデータにより液晶セルＬＣを駆動する過程は第１実施例と同じであるので説明を省略する。
【００２７】
本発明の第６実施例では、第２及び第４実施例と同様に、静止画の階調は、メモリ回路を利用して液晶セルを駆動して実現し、動画の階調は、メモリ回路を使用せずに液晶セルを直接駆動して実現する。
詳細には、図１０に示すように、本発明の第６実施例による液晶表示装置の画素回路１１０は、一つのデータ線（例えば、Ｄｉ１）と液晶セルＬＣの間に接続されたアナログスイッチング素子ＳＷをさらに含む。動画の階調を実現する際に、このアナログスイッチング素子ＳＷは、一つのゲート線（例えば、Ｇｊ１）を通じて印加されるゲート信号によって駆動され、データ線Ｄｉ１を通じて印加されるデータにより液晶セルを直接駆動する。
【００２８】
本発明の第１〜第６実施例では、１フレーム期間における一定の時間をアドレスフレームＡＦにしてデータをメモリ回路に保存したが、１フレームまたは１フレーム以上をアドレスフレームＡＦにしてデータをメモリ回路に保存することもできる。
なお、本発明の第１〜第６実施例では、平板表示装置の一種である液晶表示装置について説明したが、本発明はこれに限定されず、アクティブマトリックス形式で画素が駆動される平板表示装置にも適用することができる。このような平板表示装置には、電界放出表示装置（field emission display：ＦＥＤ）、電界発光表示装置（electroluminescent display）などのように、ディスプレイ物質を駆動する時間的平均で階調を実現できる全ての平板表示装置が含まれる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施例による液晶表示装置を示す図面である。
【図２】本発明の第１実施例による液晶表示装置における一つの画素回路を示す図面である。
【図３】本発明の第１実施例による液晶表示装置において階調実現のための１フレームの駆動波形図である。
【図４】本発明の第２実施例による液晶表示装置における一つの画素回路を示す図面である。
【図５】本発明の第３実施例による液晶表示装置を示す図面である。
【図６】本発明の第３実施例による液晶表示装置における一つの画素回路を示す図面である。
【図７】本発明の第４実施例による液晶表示装置における一つの画素回路を示す図面である。
【図８】本発明の第５実施例による液晶表示装置を示す図面である。
【図９】本発明の第５実施例による液晶表示装置における一つの画素回路を示す図面である。
【図１０】本発明の第６実施例による液晶表示装置における一つの画素回路を示す図面である。
【図１】
2005523468.tif 000003
【図２】
2005523468.tif 000004
【図３】
2005523468.tif 000005
【図４】
2005523468.tif 000006
【図５】
2005523468.tif 000007
【図６】
2005523468.tif 000008
【図７】
2005523468.tif 000009
【図８】
2005523468.tif 000010
【図９】
2005523468.tif 000011
【図１０】
2005523468.tif 000012
【国際調査報告】
2005523468.tif 000013
2005523468.tif 000014