(57)【要約】一対のトランジスタ（Ｔ２，Ｔ３）に接続され一対のエミッタフォロワトランジスタ（Ｔ０，Ｔ４）にクロスカップリングされたＬＣタンク回路（Ｌ１，Ｌ２，ＶＤ１，ＶＤ２）を具備し、それぞれのトランジスタがコレクタ、エミッタおよびベースを有する電圧制御発振器であって、エミッタフォロワトランジスタ（Ｔ０，Ｔ４）のコレクタに供給される電源電圧がエミッタフォロワトランジスタ（Ｔ０，Ｔ４）のベースに供給される電源電圧と実質的に異なることを特徴とする電圧制御発振器。
2005536101.tif 000002
【特許請求の範囲】
【請求項１】
一対のトランジスタに接続され、一対のエミッタフォロワトランジスタにクロスカップリングされたＬＣタンク回路を具備する電圧制御発振器であって、
それぞれの前記トランジスタがコレクタ、エミッタおよびベースを有し、
前記エミッタフォロワトランジスタのコレクタに供給される電源電圧は、前記エミッタフォロワトランジスタのベースに供給される電源電圧と実質的に異なることを特徴とする電圧制御発振器。
【請求項２】
前記ＬＣタンク回路は、前記エミッタフォロワトランジスタのベースおよびコレクタに対して実質的に異なる電源電圧を得るダイオードとして接続されたバイポーラトランジスタを介して、前記電源電圧に結合されることを特徴とする請求項１に記載の電圧制御発振器。
【請求項３】
請求項１に記載の電圧制御発振器によって駆動される第１の系列発生器および第２の系列発生器を具備し、
前記第１の系列発生器の第１の出力および前記第２の系列発生器の第２の出力は、前記第１の系列発生器によって出力された信号または前記第２の系列発生器によって出力された信号のいずれかを選択する前記電圧制御発振器の出力信号によって駆動されるマルチプレクサに結合され、
前記マルチプレクサが前記第１の出力または前記第２の出力のいずれかで得られるビットレートの実質的に２倍であるビットレートを有する２値信号を第３の出力で発生することを特徴とする擬似乱数系列発生器。
【請求項４】
前記系列発生器のそれぞれがフリップフロップの閉じた連鎖を具備し、
各前記フリップフロップは、データ入力、クロック入力、プリセット入力および出力を有し、
当該擬似乱数系列発生器は、前記フリップフロップのうちの先頭のフリップフロップのデータ入力に結合された出力と前記フリップフロップの一対の出力に結合された一対の入力とを有するＸＯＲゲートを含むフィードバックをさらに具備することを特徴とする請求項３に記載の擬似乱数系列発生器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一対のトランジスタに結合され、一対のエミッタフォロワトランジスタにクロスカップリングされたＬＣタンク回路を具備し、それぞれのトランジスタがコレクタ、エミッタおよびベースを有する、電圧制御発振器に関する。
【０００２】
本発明はまたこのような電圧制御発振器を具備した擬似乱数発生器に関する。
【背景技術】
【０００３】
電圧制御発振器（ＶＣＯ）は、通信システムにおいて受信機、送信機、送受信機として広範囲に使用される。電圧制御発振器は、デジタルシステム用のクロック発生器としても使用される。典型的な従来技術による差動ＬＣ型ＶＣＯは図４に示されている。この差動ＬＣ型ＶＣＯは、それぞれのエミッタがバイアス用の電流源Ｉｅに結合された一対のトランジスタＴｐ１、Ｔｐ２を具備する。ＬＣタンク回路は、可変容量ダイオードＤ１およびＤ２によって実現された一対の電圧制御キャパシタに結合されたインダクタＬｐ１およびＬｐ２を具備する。電圧ＶＴはダイオードＤ１およびＤ２の容量を制御する。一対のトランジスタＴｐ１、Ｔｐ２はクロスカップリングされ、すなわち、一方のトランジスタのコレクタが他方のトランジスタのベースに接続され、逆に他方のトランジスタのコレクタもまた一方のトランジスタのベースに接続される。図４に示されたトポロジーの重大な欠点は、２つのトランジスタがベースおよびコレクタにおいてＤＣバイアスが相対的に同じであるため、飽和状態で動作することである。ベース−コレクタ間のダイオードは電圧スイングによって順方向にバイアスされ、達成可能な最大スイングを制限してしまう。
【０００４】
米国特許第５，８４７，６２１号明細書は、ＬＣタンク回路に結合された一対のトランジスタを具備した遅延調整付きのＬＣ発振器を開示している。クロスカップリングフィードバックは一対のエミッタフォロワによって実現される。エミッタフォロワおよび一対のトランジスタは、バイアス電圧によって制御される電流発生器を用いてバイアスを加えられる。電圧フォロワを使用して、発振器は負荷インピーダンスに結合されたときに、より良く緩衝される。エミッタフォロワのベースおよびコレクタのバイアス電圧は実質的に同じであり、トランジスタはまた飽和状態で動作することがわかる。したがって、既に説明したように、最大電圧スイングを達成することが不可能である。さらに、このスイング制限はより大きい位相雑音を決定する。
【０００５】
米国特許第６，１５０，８９３号明細書は、各サブ回路が一対のトランジスタを含む２個のサブ回路を具備した電圧制御発振器を開示する。第１のサブ回路は各トランジスタがそのフィードバックループに容量変圧器を有するＬＣ発振サブ回路である。２個のサブ回路内のトランジスタはそれぞれのベースおよびコレクタで異なるバイアス電圧を有するが、付加的なキャパシタが余分なチップ面積を必要とすることがわかる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、本発明の目的は、出力電圧スイングが改良され、位相雑音が低減された電圧制御発振器を実現することである。
【課題を解決するための手段】
【０００７】
本発明によれば、上記目的は、冒頭の段落に記載された電圧制御発振器であって、エミッタフォロワトランジスタのコレクタに供給される電源電圧がエミッタフォロワトランジスタのベースに供給される電源電圧と実質的に異なることを特徴とする電圧制御発振器において実現される。ＮＰＮバイポーラトランジスタが考慮されるとき、トランジスタのコレクタのバイアス電圧はベースのバイアス電圧よりも高い。ベースのバイアス電圧がコレクタのバイアス電圧よりも高い相補的な状況はＰＮＰバイポーラトランジスタが考慮されるときに生じる。トランジスタは、シリコン、シリコンゲルマニウムなどの様々な技術で実現され得る。トランジスタは飽和モードで動作しないので、出力電圧スイングが増加される。
【０００８】
本発明の一実施形態において、ＬＣタンク回路は、エミッタフォロワトランジスタのベースおよびコレクタに実質的に異なる電源電圧を発生させるダイオードとして接続されたバイポーラトランジスタを介して電源電圧に結合される。トランジスタのベースおよびコレクタのバイアスの差は、たとえば、抵抗器およびデカップリングキャパシタを使用して実現され得る。しかし、回路によって占有される面積は特にキャパシタのために増大する。したがって、ダイオードとして接続されたバイポーラトランジスタを使用することにより、発振器が実現される半導体面積がより効率的に使用される。
【０００９】
本発明の別の態様は、電圧制御発振器によって駆動される第１の系列発生器および第２の系列発生器を具備した擬似乱数系列発生器を提供する。第１の系列発生器の第１の出力および第２の系列発生器の第２の出力はマルチプレクサに結合される。マルチプレクサは、第１の系列発生器によって出力された信号または第２の系列発生器によって出力された信号のいずれかを選択する電圧制御発振器の出力信号によって駆動される。マルチプレクサは、第１の出力または第２の出力のいずれかで得られるビットレートのほぼ２倍のビットレートを有する２値信号を第３の出力で発生する。擬似乱数系列発生器は、デジタル集積回路をテストする際にテストベクトルを発生するために広範囲に亘って使用される。回路のテストはできるだけ短時間で終わることが好ましい。テスト速度は、特に、クロックとして使用される電圧制御発振器の出力信号の周期によって決められる。通常の系列発生器は、たとえば、クロック信号の振幅に低レベルから高レベルへの変化が発生すると常に新しいテストベクトルを発生する。そうでなければ、テストベクトルの発生の速度はクロックの周波数と同じ周波数を有する。テストベクトルの発生速度をほぼ２倍にすることは、マルチプレクサに結合された２つのインターリーブ型系列発生器を使用することにより実現される。第１の系列発生器はクロック信号の振幅が低レベルから高レベルへ変化するときに出力信号を発生し、第２の系列発生器はクロック信号の振幅が高レベルから低レベルへ変化するときに出力信号を発生する。
【００１０】
本発明の一実施形態において、各系列発生器はフリップフロップの閉じた連鎖を具備し、フリップフロップはそれぞれがデータ入力、クロック入力、プリセット入力および出力を有する。擬似乱数系列発生器は、先頭のフリップフロップのデータ入力に結合された出力とフリップフロップの一対の出力に結合された一対の入力とを有するＸＯＲゲートを含むフィードバックをさらに具備する。このフィードバックはレジスタをリングモード（ring mode）で適切に機能させるため使用される。擬似乱数発生器の出力はバイナリ信号のベクトルとしてフリップフロップの出力で得られる。
【発明を実施するための最良の形態】
【００１１】
本発明の上記並びにその他の特徴および効果は、添付図面を参照して本発明の例示的な実施形態についての以下の説明から明白であろう。
【００１２】
図１は本発明による電圧制御発振器を示している。電圧制御発振器は、一対のトランジスタＴ２、Ｔ３に結合され、かつ、一対のエミッタフォロワトランジスタＴ０、Ｔ４にクロスカップリングされたＬＣタンク回路Ｌ１、Ｌ２、ＶＤ１、ＶＤ２を具備する。トランジスタのそれぞれはコレクタ、エミッタおよびベースを有する。エミッタフォロワトランジスタＴ０、Ｔ４のコレクタに供給される電源電圧は、エミッタフォロワトランジスタＴ０、Ｔ４のベースの供給される電源電圧と実質的に異なる。インダクタＬ１、Ｌ２のインダクタンスとキャパシタＶＤ１、ＶＤ２の容量は、電圧制御発振器の発振周波数を決定する。キャパシタＶＤ１およびＶＤ２はバリキャップダイオードである。したがって、キャパシタＶＤ１およびＶＤ２はチューニング電圧Ｖｔによって制御可能である。バリキャップダイオードの最大容量よりも実質的に大きい容量を有するキャパシタＣは、電圧制御発振器の発振周波数に与える影響が比較的小さいデカップリングキャパシタとして使用される。抵抗器Ｒはバリキャップダイオードをバイアスするため使用される。トランジスタＴ２およびＴ３のコレクタは、それぞれ、トランジスタＴ４およびＴ０のベースにクロスカップリングされる。トランジスタＴ４およびＴ０は、電流発生器Ｔ１およびＴ５によってバイアスされるエミッタフォロワとして接続され、電流発生器はバイアス電圧ＶＢによって制御される。トランジスタＴ０およびＴ４のコレクタは電源電圧ＶＣＣに接続され、それらのベースは、ＶＢＥがバイポーラトランジスタＴ７のベース・エミッタ間電圧を表す場合に、ＶＣＣ−ＶＢＥによって近似され得る実質的に低い電圧に接続されることがわかる。インダクタＬ１、Ｌ２のインダクタンスは、タンク回路における損失を減少させるためできる限り高いＱ値（quality factor）を有する必要があるので、インダクタＬ１、Ｌ２の抵抗は無視できることに注意すべきである。ＶＣＣが３Ｖであるとき、出力発振電圧が１．２Ｖであり、一方、図４に示された従来技術の電圧制御発振器の出力スイングは約０．５Ｖであった。図１に示された電圧制御発振器の対応した位相雑音は、約−１０８ｄＢｃ／Ｈｚであり、一方、従来技術の発振器の位相余裕は−９５ｄＢｃ／Ｈｚである。エミッタフォロワトランジスタは電圧制御発振器を緩衝し、発振器によって発生された信号の振幅および周波数に対する負荷の影響を最小限に抑えることがさらにわかる。図１に示された回路は、ＮＰＮバイポーラトランジスタを使用して実施されたが、当業者はＰＮＰバイポーラトランジスタを使用してこの回路を比較的容易に実施可能である。さらに、トランジスタは、シリコン、シリコンゲルマニウムなどのような様々な技術で実施され得る。トランジスタは飽和モードで動作しないので、出力電力スイングが増加する。また、トランジスタのベースおよびコレクタに対するバイアスの差は、たとえば、抵抗器と比較的高容量のデカップリングキャパシタを使用して実現できることがわかる。しかし、回路によって専有される面積は特にキャパシタのために増加する。したがって、ダイオードとして接続されたバイポーラトランジスタを使用することによって、発振器が実現される半導体面積がより効率���に使用されるようになる。
【００１３】
図２は擬似乱数系列発生器（ＰＲＳＧ）を表す。ＰＲＳＧは、図１に示されるような電圧制御発振器によって駆動される第１の系列発生器Ｒ１および第２の系列発生器Ｒ２を具備する。第１の系列発生器Ｒ１の第１の出力Ｏ１および第２の系列発生器Ｒ２の第２の出力Ｏ２は電圧制御発振器の出力信号Ｉによって駆動されるマルチプレクサＭに結合される。信号Ｉは第１の系列発生器Ｒ１によって出力された信号または第２の系列発生器Ｒ２によって出力された信号のいずれかを選択する。マルチプレクサＭは、系列発生器Ｒ１、Ｒ２の一方だけを用いて達成可能なビットレートの実質的に２倍のビットレートを有するバイナリ信号を第３の出力Ｏ３で発生する。系列は、以下では、一連のバイナリデータ（複数のビット）として規定される。第１の系列発生器は、信号Ｉの低い値から高い値への変化時に限り、第１の出力Ｏ１において出力ビットを発生する。したがって、信号Ｉのあらゆる周期に、ビットが第１の出力Ｏ１で発生される。同様に、ビットが信号Ｉの高いレベルから低いレベルへのあらゆる変化時に第２の出力Ｏ２で発生される。マルチプレクサＭは、信号Ｉが高いレベルを有するときにその入力Ｉ１からその出力Ｏ３へ信号を伝達し、信号Ｉが低いレベルを有するときにその入力Ｉ２から出力Ｏ３へ信号を伝達する。信号Ｉの低いレベルから高いレベルへの変化に続いて、第１の入力Ｉ１に与えられたビットが出力Ｏ３へ伝達される。信号Ｉの高いレベルから低いレベルへの変化の後、入力Ｉ２からの信号が出力Ｏ３へ伝達される。したがって、信号Ｉの半周期毎に、ビットが出力Ｏ３で発生される。出力Ｏ１または出力Ｏ２のいずれかにおけるビットレートをＢＲで表すならば、２ＢＲとして表される出力Ｏ３におけるビットレートは実質的に２＊ＢＲである。この特徴は非常に魅力的であり、その理由は出力Ｏ３におけるビットレートが比較的低い周波数のクロック信号Ｉを使用して達成されるからである。
【００１４】
図３は本発明の一実施形態による擬似乱数発生器で使用されるフリップフロップＦＦ１、．．．、ＦＦｎの連鎖を示している。フリップフロップの連鎖は、リング状に接続され、デジタル信号の擬似乱数ベクトルを発生するプリセット可能なシフトレジスタを表す。図１に示された電圧制御発振器の出力信号Ｉは擬似乱数系列発生器を駆動する。擬似乱数発生器は、Ｎ個のフリップフロップの連鎖を具備し、各フリップフロップは、データ入力Ｄ１、．．．、Ｄｎ−１、Ｄｎと、クロック入力Ｃ１、．．．、Ｃｎ−１、Ｃｎと、プリセット入力Ｐ１、．．．、Ｐｎ−１、Ｐｎと、出力Ｑ１、．．．、Ｑｎ−１、Ｑｎとを有する。簡単化のため、フリップフロップＦＦ１は連鎖内の先頭のフリップフロップであり、フリップフロップＦＦｎは連鎖内の最後のフリップフロップであるとする。擬似乱数系列発生器は、先頭のフリップフロップＦＦ１のデータ入力Ｄ１に結合された出力と最後のフリップフロップおよび最後から一つ前のフリップフロップの一対の出力Ｑｎ、Ｑｎ−１に結合された一対の入力とを有するＸＯＲゲートを含むフィードバックをさらに具備する。フリップフロップは、最初に、プリセット入力Ｐ１、．．．、Ｐｎ−１、Ｐｎを介して入力されたバイナリ信号を使用してバイナリ状態にプリセットされる。したがって、バイナリ値Ｐｉが出力Ｑｉにあらわれる。信号Ｉの正のエッジ毎に、出力Ｑｉから出力Ｑｉ＋１へのバイナリ値の伝達が決定する。連鎖を閉じるため、出力Ｑｎ−１とＱｎとの間のＸＯＲゲートを具備したフィードバックが設けられる。
【００１５】
信号Ｉは、シングルエンド信号、すなわち、図１のＩｎ若しくはＩｐの何れでもよく、または、差動信号でもよいことがわかる。したがって、フリップフロップはシングルエンド方式でも差動方式でもよい。
【００１６】
本発明の保護範囲は本明細書に記載された実施形態に限定されないことに注意する必要がある。本発明の保護範囲は請求項中の参照番号によって限定されることもない。単語「具備する、含む（ｃｏｍｐｒｉｓｉｎｇ）」は請求項に記載されていない部品を除外しない。要素の前に置かれた冠詞（ａ，ａｎ）は要素の個数が複数個であることを除外しない。本発明の一部を形成する手段は、専用ハードウェアの形式とプログラム化用途のプロセッサの形式の両方で実施され得る。本発明は新規性のあるそれぞれの特徴、または、特徴の組み合わせに存在する。
【図面の簡単な説明】
【００１７】
【図１】本発明による電圧制御発振器を表す図である。
【図２】本発明の一実施形態による擬似乱数系列発生器を表す図である。
【図３】本発明の一実施形態による乱数発生器で使用されるフリップフロップの連鎖を表す図である。
【図４】従来技術の電圧制御発振器を表す図である。
【図１】
2005536101.tif 000003
【図２】
2005536101.tif 000004
【図３】
2005536101.tif 000005
【図４】
2005536101.tif 000006
【国際調査報告】
2005536101.tif 000007
2005536101.tif 000008
2005536101.tif 000009
2005536101.tif 000010
2005536101.tif 000011