(57)【要約】  独立した負荷（３２、４２）間で共通の導線を共有することができるブリッジ増幅器出力段が開示される。複数のチャネルパルス幅変調出力信号（３９、４９）は、時分割多重化され、必要とされる導線の数を低減する。出力段は、非共通導線時間多重オフチャネル（単数または複数）は、共有される共通信号（５０）のコピーを受け取る。これにより、共通の導線（５０）がオンチャネルによって用いられるように信号を搬送する場合であっても、オフチャネル（単数または複数）上の差動信号はキャンセルされる。
2005510107.tif 000002
【特許請求の範囲】
【請求項１】
ブリッジ出力増幅器であって、
第１のチャネルの第１の導線および第１のチャネルの第２の導線を備える第１のチャネルと、
第２のチャネルの第１の導線および第２のチャネルの第２の導線を備える第２のチャネルと、
入力として該第１のチャネルの第１の導線および該第２のチャネルの第２の導線を有する第１のＯＲゲートであって、該第１のＯＲゲートは、第１の増幅器段に接続された出力を有する、第１のＯＲゲートと、
入力として該第１のチャネルの第２の導線および該第２のチャネルの第２の導線を有する第２のＯＲゲートであって、該第２のＯＲゲートは、第２の増幅器段に接続された出力を有する、第２のＯＲゲートと、
入力として該第１のチャネルの第２の導線および該第２のチャネルの第１の導線を有する第３のＯＲゲートであって、該第３のＯＲゲートは、第３の増幅器段に接続された出力を有する、第３のＯＲゲートとを備え、
該第１の増幅器段は、第１の負荷の第１の側に出力を提供し、
該第３の増幅器段は、第２の負荷の第１の側に出力を提供し、そして、
該第２の増幅器段は、該第１の負荷の第２の側および第２の負荷の第２の側に出力を提供する、ブリッジ出力増幅器。
【請求項２】
前記第１の負荷および前記第２の負荷は、オーディオスピーカである、請求項１に記載のブリッジ出力増幅器。
【請求項３】
前記第１のチャネルおよび前記第２のチャネルは、パルス幅変調信号を前記増幅器段に提供する、請求項１に記載のブリッジ出力増幅器。
【請求項４】
前記第１のチャネル上の前記パルス幅変調信号は、前記第２のチャネル上の前記パルス幅変調信号に対して半フレーム分オフセットされる、請求項３に記載のブリッジ出力増幅器。
【請求項５】
３つのパワー導線を用いて電気パワーの２つの独立したチャネルを別々の電気負荷に供給する方法であって、
パルス幅変調信号を第１のチャネルに提供するステップであって、該第１のチャネルは、第１のチャネルの第１の導線と第１のチャネルの第２の導線とを備える、ステップと、
パルス幅変調信号を第２のチャネルに提供するステップであって、該第２のチャネルは、第２のチャネルの第１の導線と第２のチャネル第２の導線とを備え、該第２のチャネルへの該パルス幅変調信号は、該第１のチャネルへの該パルス幅変調信号に対して２分の１フレーム分オフセットされる、ステップと、
該第１のチャネルの第１の導線および該第２のチャネルの第２の導線上の信号を第１のＯＲゲートに印加するステップと、
該第１のチャネルの第２の導線および該第２のチャネルの第２の導線上の信号を第２のＯＲゲートに印加するステップと、
該第１のチャネルの第２の導線および第２のチャネルの第１の導線上の信号を第３のＯＲゲートに印加するステップと、
該第１のＯＲゲートからの出力を第１の増幅器段に印加するステップと、
該第２のＯＲゲートからの出力を第２の増幅器段に印加するステップと、
該第３のＯＲゲートからの出力を第３の増幅器段に印加するステップと、
該第１の増幅器段からの出力を第１の負荷の第１の側に印加するステップと、
該第３の増幅器段からの出力を第２の負荷の第１の側に印加するステップと、
該第２の増幅器段からの出力を該第１の負荷の第２の側および該第２の負荷の第２の側に印加するステップと
を備える、方法。
【請求項６】
ブリッジ出力増幅器であって、
複数の負荷間で共有される少なくとも１つの共通の導線と、
ｎオンチャネルおよびＮ−ｎオフチャネルを含むＮチャネルであって、該Ｎチャネルは、信号フレームを１／Ｎ倍多重化されたセグメントに分割することによって、該少なくとも１つの共通の導線を共有し、該Ｎチャネルは、該Ｎ−ｎオフチャネルが該少なくとも１つの共通の導線の変調をトラッキングするように構成される、Ｎチャネルと
を備える、ブリッジ出力増幅器。
【請求項７】
前記Ｎチャネルは、前記Ｎ−ｎオフチャネルが１対の論理ゲートの配置によって前記少なくとも１つの共通の導線の変調をトラッキングするように構成される、請求項６に記載のブリッジ出力増幅器。
【請求項８】
ブリッジ出力増幅器であって、
第１のチャネルの第１の導線および第１のチャネルの第２の導線を備える第１のチャネルと、
第２のチャネルの第１の導線および第２のチャネルの第２の導線を備える第２のチャネルと、
入力として該第１のチャネルの第１の導線および該第２のチャネルの第２の導線を有する第１の手段であって、該第１の手段は、第１の増幅器段に接続された出力を有する、第１の手段と、
入力として該第１のチャネルの第２の導線および該第２のチャネルの第２の導線を有する第２の手段であって、該第２の手段は、第２の増幅器段に接続された出力を有する、第２の手段と、
入力として該第１のチャネルの第２の導線および該第２のチャネルの第１の導線を有する第３の手段であって、該第３の手段は、第３の増幅器段に接続された出力を有する、第３の手段とを備え、
該第１の増幅器段は、第１の負荷の第１の側に出力を提供し、
該第３の増幅器段は、第２の負荷の第１の側に出力を提供し、
該第２の増幅器段は、該第１の負荷の第２の側および該第２の負荷の第２の側に出力を提供する、ブリッジ出力増幅器。
【請求項９】
前記第１の負荷および前記第２の負荷は、オーディオスピーカである、請求項８に記載のブリッジ出力増幅器。
【請求項１０】
前記第１のチャネルおよび前記第２のチャネルは、パルス幅変調信号を前記増幅器段に提供する、請求項８に記載のブリッジ出力増幅器。
【請求項１１】
前記第１のチャネル上の前記パルス幅変調信号は、前記第２のチャネル上の前記パルス幅変調信号に対する半フレーム分オフセットされる、請求項１０に記載のブリッジ出力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の分野）
本発明は、概して、ブリッジ回路に関し、より具体的には、増幅器用のブリッジ出力ドライブ回路に関する。
【背景技術】
【０００２】
（発明の背景）
本発明の有利な点を理解するために、当業者に公知の特定のアナログ増幅器および特定のデジタル増幅器の特徴を検討することは有用である。
【０００３】
アナログ増幅器の不利な点は周知であり、これらの欠陥を克服するために、多数のメカニズムが実現された。アナログ増幅器の効率の悪さを克服する努力により、特に、比較的高効率のスイッチング増幅器が発達した。しかしながら、スイッチング増幅器は、所望でない歪みなしに、小さい信号を処理することが難しいという固有の欠陥を有する。２進スイッチング増幅器は、特に、変調搬送周波数が増幅された信号から除去された場合、小さい出力信号にリップルを生成することが知られている。
【０００４】
２進スイッチング増幅器の性能を向上するためのメカニズムは、より多くの出力スイッチング状態を実現することを含んでいる。第３の（「３進の」および第４の（「４進の」）出力スイッチング状態を実現する公知のスイッチング増幅器によって、２進スイッチング増幅器の従来の２つの出力状態が補完され、性能が改善された。例えば、本譲受人によって所有され、参考のため、本明細書中に援用される米国特許第５，０７７，５３９号（「’５３９特許」）（１９９１年１２月３１日発行）は、スイッチング増幅器への小さい信号入力に影響を及ぼす歪みを克服するために、増幅器の設計において実現されたスイッチング動作の３進および４進モードを記載する。
【０００５】
３進またはトライステートモード波形は、ゼロの離散振幅、正または負の極性を含む入力信号振幅情報を時間付き幅（ｔｉｍｅｄ  ｗｉｄｔｈ）および極性パルスとして表す。３進技術を用いて、信号情報が、正または負の極性の適切な幅のパルスに直接変換される。
【０００６】
しかしながら、上述の特許に開示されるような３進の実現は、オーディオまたはサーボモーター増幅器の用途に使用を制限するエラーソースを含む。このエラーソースは、特に、ゼロを通る入力信号遷移としての、小さい入力信号の出力伝達関数における非線形性が原因で出力信号の歪みを生成する。小さい入力信号の場合、性能の劣化は、パワースイッチング回路によって生成された出力信号の有限な立ち上がりおよび立下り時間に基づく。これらのスイッチ時間は、非線形ゲイン特性および信号の歪みを生成する、減衰する大きさの信号から減算された固定の大きさの誤差を表す。
【０００７】
トリステートの実施形態の非線形挙動を克服するために、従来技術において、ゼロを通る出力遷移を線形化するために、第４の状態を導入すること、特に、ゼロを通る出力遷移を線形化することが知られている。小さい入力信号に関して、上述の特許にて詳細に記載される第４の状態または４進の実施形態は、ゼロを通る線形遷移に影響を及ぼすアナログ増幅器を用いる。この第４の出力状態は、小さい信号性能を線形化するために、線形アナログ増幅器を３進スイッチングと共に用いる。所定の信号の大きさ未満で、負荷が線形アナログ増幅器にスイッチングされ、３進パワースイッチが不能にされる。大きさの閾値を越えると、パワースイッチは使用可能にされ、負荷は、線形増幅器から切り離される。しかしながら、この妥協的解決策は、２進および３進の実装等の特定の利点を提供するが、特定の不利な点を有する。
【０００８】
従来技術にて公知の３進および４進技術は、このアナログ実装において、線形アナログ増幅器にインターフェースする信号変換手段を必要としないアナログ入力信号を受取る。これらの実装例において、すべての信号処理は、アナログ手段、すなわち、アナログ回路は、信号変換、パルス幅変調制御、および小さい信号の出力線形化を実現するために用いられる。しかしながら、これらのアナログでの実現は費用効果的でない。なぜなら、例えば、非常に大きい規模の集積回路は、アナログ設計を実現する際に経済的に使用され得ないからである。これに代わる非集積構成は、空間を過度に占有する。
【０００９】
さらに、デジタルオーディオメディア、ＣＤ−ＲＯＭ、デジタル制御システム等の出力からのもののように元来デジタルである増幅器入力信号に関して、アナログの従来技術は、アナログスイッチング増幅実装（単数または複数）とインターフェースするために、信号変換回路を必要とする。増幅器の前端部におけるインターフェース回路は、性能を劣化し、システムコストをさらに課する。
【００１０】
低コスト用途専用の集積器回路において実装され得る全デジタルスイッチング増幅器は、本譲受人によって所有され、参考のため、本明細書中に援用される、Ａｄｒｉａｎらによる米国特許第５，６１７，０５８号（’０５８特許）に開示される。’０５８特許のすべてのデジタルスイッチング増幅器は、端に３つの状態を用いることによってパワースイッチの線形化を提供する。
【００１１】
’０５８特許によると、全デジタルの実現において、小さい固定幅のバイステート補償パルス波形が、補償された波形を生成するオーバーサンプリングされたメイン入力パルスのリーディングエッジまたはトレーリングエッジに付加される。この補償パルスは、スイッチ時間誤差のコモンモードのキャンセレーションを行うことによってパワースイッチからの出力を線形化する。補正メカニズムは、変調レベルまたはインデックスに依存し、パルス搬送波または搬送波とも呼ばれる補償パルスから生じた高調波ひずみを補正するように実現される。高調波歪みは、変調誘導歪みの逆を入力信号振幅情報の事前処理に適用する補正メカニズムによって補正され、これにより、トリステートパワースイッチの性能を線形化するために小さい搬送波を付与するために用いられる変調スキーマから歪みのない生成物が生じる。
【００１２】
補正メカニズムは、オーバーサンプリングされた入力信号への変調誘導歪みの逆を付与することを容易にするデジタル信号処理（ＤＳＰ）を用いて実現される。誘導された歪み補正をコンピュータ計算するために、補正メカニズムによって必要とされる係数は、入力信号の推定された振幅によって参照されるルックアップテーブルから導出される。
【００１３】
’０５８特許によると、さらに、パワースイッチのデッドバンドのデジタルタイミング制御が行われる。デジタルデッドバンド制御は、パワースイッチＨブリッジ内の個々のスイッチがオフおよびオンにされるタイミングおよびシーケンスの精度を保証し、これにより、ブリッジの一方の側の上部および下部スイッチの両方が、同時に両方ともオンにされる状態を防ぐ。正確なデジタルタイミングは、パワーサプライにわたる短絡を回避するために、ブレークビフォアメイクタイミング（ｂｒｅａｋ−ｂｅｆｏｒｅ−ｍａｋｅ  ｔｉｍｉｎｇ）を適切に順序付ける。’０５８特許による全デジタル設計において、スイッチタイムエラーのコモンモードのキャンセレーションによってパワースイッチからの出力を線形化するために、パルス幅変調波形を生成するために用いられる高速クロックが、さらに、パワースイッチがさらに安定したスイッチング状態を生成するために必要とされる必要なデッドバンドタイミング遅延を生成するように、タイミング位準を提供するために用いられ得る。
【００１４】
さらに、’０５８特許による全デジタルオーディオ増幅器の実施形態において、各個々のスイッチのタイミングは、スイッチのｎｏｎ−ｅがオンにされる短い期間を提供することによってメインパルスと補償パルスとの間にゼロ電圧スイッチ遷移を適切に達成するように調整され得る。従来のブリッジは、強化モードＭＯＳＦＥＴを用いて実現され、これにより、電流は、ダイオードが順方向バイアスされるように同調されるべき代替的な２つのスイッチのボディソース−ドレインダイオードを通って流れ続ける。ダイオードが順方向にバイアスされた場合、オフスイッチにわたる電圧は、実質的にゼロであり、よりクリーンなオンが可能になる。Ｈブリッジスイッチ構成における強化モードＭＯＳＦＥＴの使用は、全デジタル増幅器の実施形態の関連で、より高効率、より速いスイッチング速度、および低減された電磁干渉（ＥＭＩ）のよりクリーンな出力を提供する。
【００１５】
増幅器回路用のブリッジパワー出力ドライブが周知である。一般に、このようなブリッジパワー出力を用いて、電気負荷を駆動するすべての方法は、この負荷が２つの出力段間に接続されること、および、これらの２つの出力段が、ゲイン極性が逆であることを必要とする。例えば、ブリッジ出力ドライブを有する任意のタイプの連続的なアナログまたはパルス幅変調出力段は、負荷にわたって逆位相ゲイン増幅器で構成される。
【００１６】
典型的なブリッジ出力ドライブが図１に示される。Ｖｉｎに印加された信号が正の極性を有する場合、電流の流れは、駆動電流は、Ｖｄｄ（Ａ）から負荷を通ってＶｓｓ（Ｂ）に流れる。Ｖｉｎに印加された信号が負の極性を有する場合、駆動電流は、Ｖｄｄ（Ｂ）から負荷を通ってＶｓｓ（Ａ）に流れる。出力段のパワーサプライは、単極であり、すなわち、Ｖｓｓ＝グラウンドまたはバイポーラであり、すなわち、Ｖｓｓ＝−Ｖｄｄであり得る。
【００１７】
ブリッジ出力構成は、有利にも、同じパワーサプライ電圧を有する単一の出力段によって駆動される負荷と比較して、負荷にわたって２倍の電圧（２（Ｖｄｄ−Ｖｓｓ）ピークツーピーク）を提供する。図２は、このようなシングルエンド型出力ドライブ回路を示し、ここで、負荷にわたる最大のピークツーピーク電圧はＶｄｄ−Ｖｓｓである。図３による構成は、単一のサプライ電圧を有する接地負荷すなわち、Ｖｓｓ＝グラウンドを駆動するシングルエンド型出力段のために必要とされる。
【００１８】
図３に示されるように、接地された負荷を有するシングルエンド型出力構成のＡＣ用途は、不利なことに、コモンモードＤＣコンポーネントを遮断するために、出力カップリングキャパシタを必要とし、これにより、直流が負荷を通って流れることを防ぐ。接地負荷を駆動するＡＣ用途における適正な動作は、入力信号が、出力信号に約Ｖｄｄ／２対称的にスイングさせることを必要とする。従って、負荷にわたって利用可能な最大のピークツーピーク電圧は、Ｖｄｄである。比較すると、図１に示されるようなブリッジ構成は、Ｖｓｓ＝グラウンドの負荷で、Ｖｄｄの最大ピークツープーク電圧を提供する。従って、ブリッジ構成は、シングルエンド型出力構成の４倍のパワーを提供する。
【００１９】
公知のブリッジ構成は、不利なことに、独立した「共通」コネクタを必要とする。複数のブリッジ出力回路は、それぞれの負荷への少なくとも４つのワイヤ接続を必要とする。なぜなら、各負荷の両方の側がアクティブ出力段コンポーネントに接続されるからである。これは、特定の低コストオーディオシステムにおいて特に不利であり、ここで、例えば、オーディオスピーカまたはヘッドホンにおいて、２つの負荷を駆動するために導体の数を最小化することが望ましく、実質的なコスト削減は、部品の節減および／または空間の節約によって達成され得る。
【００２０】
Ｓｔｒｉｃｋｌａｎｄによる「Ｍｅｔｈｏｄ  ａｎｄ  Ｄｅｖｉｃｅ  ｆｏｒ  Ｉｍｐｒｏｖｅｄ  Ｃｌａｓｓ  ＢＤ  Ａｍｐｌｉｆｉｃａｔｉｏｎ  Ｈａｖｉｎｇ  Ｓｉｎｇｌｅ−Ｔｅｒｍｉｎａｌ  Ａｌｔｅｒｎａｔｉｎｇ−Ｒａｉｌ  Ｄｕａｌ−Ｓａｍｐｌｉｎｇ  Ｔｏｐｏｌｏｇｙ」（本明細書では、以後、「ｔｈｅ  Ｓｔｒｉｃｋｌａｎｄ  ｐａｔｅｎｔ」）と呼ばれる米国特許第６，０９７，２４９号は、クラスＢＤ、（３進）、増幅器をグラウンドリファレンス（ｇｒｏｕｎｄ  ｒｅｆｅｒｅｎｃｉｎｇ）する方法を教示する。Ｓｔｒｉｃｋｌａｎｄ特許において開示されるこの発明は、クラスＡＤ、（２進）出力増幅器を負荷素子として２つのさらなるクラスＡＤパワーサプライ増幅器間に効果的に配置することによって、ブリッジ出力段を用いることを回避する。ＡＤ増幅器は、１つは、Ｖｄｄとグラウンドとの間で動作し、もう１つはグラウンドとＶｓｓとの間で動作する半波ブリッジから構成される。この構成により、グラウンドリファレンスされた負荷に出力増幅器が３つの状態出力を提供することが可能になり、ここで、正の電圧、Ｖｄｄ；ゼロ電圧、グラウンド；および負の電圧、Ｖｓｓの３つの状態がある。これにより、クラスＢＤ、（３進）出力は、ブリッジ出力段なしで生成される。
【００２１】
Ｓｔｒｉｃｋｌａｎｄ特許によって教示された方法が共通の導線を２つの負荷間で共有することを可能にするために用いられ得るが、これは、低コストを必要とする用途、または集積回路の解決策にはあまりにも複雑である。例えば、ある実施形態において、Ｓｔｒｉｃｋｌａｎｄの発明は、少なくとも２つのパワーレール、ＶｄｄおよびＶｓｓ、ならびにＶｄｄとグラウンドまたはＶｓｓとグラウンドとの間で動作させるために出力増幅器パワーレールをスイッチングする手段を必要とする。単一チャネルの場合、これは、従来のＨブリッジ構成における４つの機能を実行するために最小の６個のスイッチを必要とする。複数のスイッチが必要とされるために、このような実施形態は複数の用途にとって非現実的になる。これらの実施形態は、さらに、さらなるスイッチ、すなわち、デュアルサンプリングの制御をさらに複雑にする。
【００２２】
Ｓｔｒｉｃｋｌａｎｄの発明の代替的実施形態において、レールａｌｔｅｒｎａｔｉｏｎスイッチの一方の極が除去され、すなわち、６個のスイッチのうちの２つが除去されるフローティングパワーサプライシステムが記載される。しかしながら、Ｓｔｒｉｃｋｌａｎｄ特許が記載するように、この実施形態は、抑制することが困難な著しい電磁放射を生
成するという点で重大な不利な点を有する。
【００２３】
どちらの実施形態においても、Ｓｔｒｉｃｋｌａｎｄ特許に開示された方法および装置は、低コスト、低パワー、または、集積回路への組み込みの任意の組み合わせを必要とする用途に対する解決を提供しない。
【発明の開示】
【課題を解決するための手段】
【００２４】
（発明の要旨）
本発明は、パルス幅可変パワー出力の２つの独立したチャネルを２つの負荷（ステレオスピーカまたはヘッドホン）に提供することができる（ダイレクトデジタル）ＰＷＭブリッジ出力ドライブを提供し、これは、ブリッジ増幅器出力構成の２つのチャネルのために通常必要な４つの導線に代わって、３つの導線のみを用いる。
【００２５】
本発明により、３つの導線のみにわたる２つのチャネルの実現は、２つの負荷間の共通のリード線を時分割多重化使用によって達成される。共通の導線上の信号は、出力チャネルを半フレーム分オフセットすることによって時分割多重化される。
【００２６】
本発明の例示的実施形態において、２つのチャネルを駆動するＨブリッジドライバから４つの出力導線が例示的出力段に接続される。３つの適切に接続されたＯＲゲートのセットの入力に４つの導線が付与される。ＯＲゲートは、組み合わされた場合に、単一の共通の導線を共有する一対の非干渉性（ｎｏｎ−ｉｎｔｅｒｆｅｒｉｎｇ）時分割多重信号を提供する３つの信号のセットを提供する。ＯＲゲートのセットは、オフチャネル上の非共通コンダクタによって共通の導線のトラッキングを用意にするように構成される。このようなトラッキングは、オフチャネル上の差動信号が零であることを保証する。
【００２７】
グラウンドにリファレンスされた負荷を駆動する従来技術の単一の供給増幅器（例えば、図３におけるような）が必要とするようなＡＣカップリングキャパシタを必要とせずに、本発明による単一の供給構成を用いた場合、グラウンドが共通の導線として用いられる方法と同様に、負荷は共通の導線にリファレンスされ得る。本発明により、単一のパワーサプライ電圧によってこのような負荷に送達されたパワーは、従来技術の増幅器によって送達されたパワーと同じであるが、最大半分の時間しか動作せず、実質的に効率を高める。
【００２８】
本発明の特徴は、単一のパワーサプライ電圧からの従来のブリッジ構成で動作する一方で、別の負荷と共通の導線を共有する負荷を駆動する増幅器の提供を含む。これは、負荷をグラウンドにリファレンスする他の単一の供給増幅器用途（例えば、図３に示される）のように、低周波数応答を制限するＡＣカップリング（ＤＣブロッキング）キャパシタを必要としない。本発明は、従来技術のいくつかの制限を克服し、ブリッジ出力回路を多重化して、必要とされる出力段導線の数を低減し、複数の負荷を駆動する一方で、ブリッジ出力構成の利点を維持する方法および装置を明確にする。本発明は、さらに、数が低減された導線および低減された数の出力段を用いてＡＣ用途のためのブリッジ出力を多重化し、かつ、ＡＣカップリングキャパシタを必要としない方法および装置を明確にする。本発明は、さらに、‘０５８特許に記載される線形化されたトリステートパワースイッチブリッジドライブ構成の利益のすべてを保持する。ブリッジアーキテクチャは、図３のＡＣ接続された増幅器と同じパワーを生成するので、最大半分の時間で動作する一方で、従来技術のアーキテクチャに最小で２倍の効率を提供する。
【００２９】
本発明のこれらおよび他の特徴は、以下の詳細な説明を添付の図面とともに読むことによってより良く理解される。
【発明を実施するための最良の形態】
【００３０】
（発明の詳細な説明）
本発明は、従来技術による４つの出力段を有する２つの負荷出力を駆動するブリッジ出力増幅器を示す図４を参照して理解され得る。第１の負荷１２への信号の正の部分１０は、正のゲインを有する第１の出力段１６によって増幅される。第１の負荷１２への信号の負の部分１４は、負のゲインを有する第２の出力段１８によって増幅される。パワーサプライ（図示せず）は、Ｖｄｄ−Ｖｓｓボルトでパワーを各増幅器段に提供する。第１の出力段１６および第２の出力段１８の同時のプッシュおよびプルは、入力信号の最大増幅を２倍のパワーサプライ電圧（２＊（Ｖｄｄ−Ｖｓｓ））に提供する。
【００３１】
同様に、第２の負荷２に関して、第２の負荷２２への信号の正の部分２０は、正のゲインを有する第１の出力段２６によって増幅され、第２の負荷２２への信号の負の部分２４は、負のゲインを有する第２の出力段２８によって増幅される。従って、第２の負荷２２への信号は、さらに、２倍のパワーサプライ電圧（２＊（Ｖｄｄ−Ｖｓｓ））の最大ゲインを有する。
【００３２】
図４のブリッジ出力増幅器構成は、各負荷に対して１対の導線、すなわち、各増幅器段から１つの導線を必要とする。複数の用途において、負荷のセットを駆動するために用いられる導線および増幅器段の数を最小限にする一方で、ブリッジ構成の有利な点を保持することが望ましい。例えば、低コストのオーディオスピーカシステムおよびオーディオヘッドホンにおいて導線の数を４つから３つに低減することによって、著しいコスト削減が提供される。
【００３３】
本発明の少なくとも１つの実施形態によるブリッジ出力増幅器が図５に示される。各負荷３２、４２の第１の側は、共通の増幅器段３８に接続される。第２の増幅器段３６は、第１の負荷３２の第２の側に接続される。第３の増幅器段４６は、第２の負荷４２の第２の側に接続される。すべての３つの増幅器段は、正のゲインを有する。第１の負荷３２への信号の非共通部分３０は、第１の回路コンポーネント３１および第２の増幅器段３６を通じて提供される。第１の負荷３２への信号の共通部分３４’は、共通回路３５および第１の増幅器段３８を通じて第１の負荷３２の第１の側に提供される。第１の負荷３２への信号の非共通部分３４は、さらに、第２の回路コンポーネント４１および第３の増幅器段４６を通じて第２の負荷４２の第２の側に提供される。同様に、第２の負荷４２への信号の非共通部分４０は、第２の回路コンポーネント４１および第３の増幅器段４６を通じて提供される。第２の負荷４２への信号の共通部分４４’は、共通回路３５および第１の増幅器段３８を通じて第２の負荷４２の第１の側に提供される。第２の負荷への信号の共通部分４４は、さらに、第１の回路コンポーネント３１および第２の増幅器段３６を通じて第１の負荷３２の第２の側に提供される。
【００３４】
本発明の少なくとも１つの実施形態による出力構成は、図６に模式的に示される。図６は、図５と共に理解され得、ここで、信号ＩＮ１Ａが、第１の負荷３２への信号の正の部分３０に対応し、信号ＩＮ１Ｂは、第１の負荷３２への信号の部分３４、３４’に対応し、信号ＩＮ２Ａは、第２の負荷４２への信号の負の部分に対応する。
【００３５】
ここで、４つの信号が各々Ｈブリッジを駆動する２つのチャネル補償パルス幅変調オーディオ増幅器構成を示す‘０５８特許の図１３を参照する。‘０５８特許の図１２は、これらの４つの信号をＡＨＯ、ＡＬＯ、ＢＨＯおよびＢＬＯとして詳細に示す。これらの信号は、２つの半波ブリッジにおける上部および下部ＭＯＳＦＥＴを制御することが意図され、ここで、ｘＬＯは下部ＭＯＳＦＥＴを制御し、ＡおよびＢは、全波Ｈブリッジを形成する２つの独立した半波ブリッジを表す。
【００３６】
図６に示されるように、相補の対から、すなわち、ＰｃｈおよびＮｃｈ  ＭＯＳＦＥＴから構成される半波ブリッジが、本明細書中に記載されるように、ｘＨＯおよびｘＬＯの同じ機能を実行するために単一の信号ＩＮｘｘによって制御され得ることが当業者に明らかである。さらに、任意の必要とされるデッドバンド遅延は、集積回路に提供されてもよいし、そうでない場合、必要に応じて、ＩＮｘｘをｘＨＯおよびｘＬＯに分解してもとに戻すことによって交差伝導（ｃｒｏｓｓ  ｃｏｎｄｕｃｔｉｏｎ）を防止することが、当業者に明らかである。
【００３７】
３つのＯＲゲート３１’、３５’および４１’は、第１の回路コンポーネント３１、共通回路３５および第２の回路コンポーネント４１に対応する。信号ＩＮ１Ａ３０およびＩＮ２Ｂ４４は、第１のＯＲゲート３１’に入力される。信号ＩＮ１Ｂ３４’およびＩＮ２Ｂ４４’は、第２のＯＲゲート３５’に入力される。信号ＩＮ２Ａ４０およびＩＮ１Ｂ３４は、第３のＯＲゲート４１’に入力される。第１のＯＲゲート３１’からの出力は、Ｑ１およびＱ４を含む第１の半波ブリッジ３６’に提供される。第２のＯＲゲート３５’からの出力は、Ｑ２およびＱ５を含む第２の半波ブリッジ３８’に提供される。第３のＯＲゲート４１’からの出力は、Ｑ３およびＱ６を含む第３の半波ブリッジ４６’に提供される。
【００３８】
第１の半波ブリッジ３６’は、増幅された出力３９を第１の負荷に提供する。第３の半波ブリッジ４６’は、第２の負荷に増幅された出力４９を提供する。第２の半波ブリッジ３８’は、第１および第２の負荷に共通の増幅された出力５０を提供する。増幅器段３６’、３８’および４６’をＶｃｃ５４のパワーサプライとグラウンド５６、５６’、５６’’との間で接続することによって、これらにパワーが提供される。ヘッドホン用途において、ヘッドホンスピーカへの出力は、ヘッドホンジャック５２を通じて３つの導線に沿って提供される。
【００３９】
図６による構成は、共通の増幅器段および共通の出力導線が、各負荷の信号が互いに干渉することを許すことなく、１対の負荷によって共有されることを可能にする。本発明の例示的実施形態の動作は、図５および図６を図７における信号のタイミングの例示と共に参照して理解され得る。
【００４０】
各負荷の一方の端部は、共に出力段に繋がれる。各チャネルが個別に考慮される場合、従来技術による通常のブリッジ構成（図４を参照）、すなわち、第１の回路コンポーネントへの入力＝Ｖｉｎ１および共通回路への入力−Ｖｉｎ１等が保たれる。しかしながら、負荷間の共通接続は、同時に−Ｖｉｎ１および−Ｖｉｎ２になり得ない。第１および第２の回路コンポーネントおよび共通の回路は、どの信号が負荷に印加されるかを選択するように機能し、これにより、ただ１つの負荷が任意の時間の瞬間にオンになる。第１の負荷で開始して、第１の回路コンポーネントへの入力＝Ｖｉｎ１、共通回路への入＝−Ｖｉｎ１、および第２の回路コンポーネントへの入力＝−Ｖｉｎ１である場合、適正な信号が印加される。このようにして、第２の負荷は、各終了時に−Ｖｉｎ１を見、第２の負荷にわたってネット信号（ｎｅｔ  ｓｉｇｎａｌ）をもたらさない。同様に、第２の負荷について、第２の回路コンポーネントへの入力＝Ｖｉｎ２、共通回路への入力＝−Ｖｉｎ２、および第１の回路コンポーネントへの入力＝−Ｖｉｎ２の場合、適正な信号が印加され、従って、第１の負荷への信号がキャンセルされる。第１および第２の回路コンポーネントおよび共通回路および出力ドライバが、出力信号の正確さ（ｆｉｄｅｌｉｔｙ）を減衰させることを回避するために十分な余有の分、入力信号周波数を超過するレートで、Ｖｉｎ１とＶｉｎ２との間でスイッチングするために十分な大域幅を有する場合、このような信号がアナログ入力信号を用いて提供される。このような高周波数スイッチングは、実際の増幅器回路において実現することが困難である。
【００４１】
共通接続の時間多重化は、クラスＤ増幅器（パワー出力段）を用いて可能である。一般に、クラスＤ増幅器は、入力信号に比例するパルス幅を生成するか、入力信号に比例する単位時間当たりのパルスの密度を提供するためにスイッチングされた波形を時間変調することによって動作する。クラスＤ増幅器は、再生される信号の周波数に対して高周波数の信号をスイッチングする。これらの性質により、クラスＤ増幅器は、パワーを時間のパケットで送達し、従って、信号の時分割多重化（ＴＤＭ）に向いている。‘０５８特許による、補償搬送波波形でパルス幅が変調された信号は、例示的出力段を駆動するために得に適切である。なぜなら、これらは、本質的に正および負の部分に時分割多重化され、半波フレーム分オフセットされ、半フレームにわたって変調することに制約され得る。
【００４２】
本発明の少なくとも１つの機能は、図６を参照してさらに理解され得る。入力ドライブ信号ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、およびＩＮ２Ｂは、Ａｄｒｉａｎらによる米国特許第５，６１７，０５８号（Ａｄｒｉａｎ‘０５８特許）（この特許は、参考のため、本明細書中に援用される）によって教示される手段のようなデジタル信号処理手段によって生成される。信号ＩＮｘＡを１つの半波ブリッジ（Ｑ１、Ｑ４の組み合わせ）に印加すること、および、ＩＮｘＢを別の半波ブリッジ（Ｑ２、Ｑ５の組み合わせ）に印加すること、ならびに、ポイント１およびＣにて２つの半波ブリッジ間に負荷を接続することによって、Ａｄｒｉａｎ‘０５８に記載されるように、線形化されたトリステート波形がもたらされる。Ｑ２、Ｑ５の組み合わせおよびＱ１、Ｑ４の組み合わせは、図１〜図５に表されるパワー出力段の実施形態である。実際、再生フィルタは、放射性雑音（ｒａｄｉａｔｅｄ  ｅｍｉｓｓｉｏｎ）が規制限度を超過した場合にのみ必要とされる。そうでない場合、フィルタリングは、ヘッドホンおよび低パワースピーカ等の低パワー用途には必要ないと判定されている。
【００４３】
図７は、入力ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２ＡおよびＩＮ２Ｂへの出力１、Ｃおよび２のタイミング関係を示す。２つの出力チャネルを半フレーム分オフセットし、かつ、最大変調を半フレームインターバルに制限することによって対向チャネルの動作を妨げることなく、半フレームインターバルにわたって変調が行われる。これにより、２つのチャネルが信号フレームの時間内で時間多重化されることが可能になり、従って、同じ出力スイッチレートを維持する。非動作チャネルには、コモンと同じ信号が提供され、これにより、非動作負荷を通る信号の流れが防止される。例えば、チャネル１が動作している場合、チャネル２およびＣは、同相で動作して互いに相殺する。これにより、Ａｄｒｉａｎ‘０５８特許によって教示されるように、正味の出力が差１〜Ｃを示す。
【００４４】
本発明のある実施形態は、図６に示されるように、ＡｐｏｇｅｅＤＤＸ２０００／ＤＤＸ２０６０デジタル増幅器チップセットの、さらなるロジックとの組み合わせを用いて首尾よく示された。ＤＤＸ２０６０パワーデバイスは、８Ｖの電圧から動作され、デバイスにおける不足電圧カットオフを作動させることを回避する。負荷インピーダンスは８オームであった。示されたデータセットのすべては、これらの状態に対応する。本発明の実施形態は、ヘッドホン用途等の低パワー増幅器用途のニーズに利用される。結果は、３．３Ｖおよび５Ｖの両方のパワーサプライを用いる典型的な代表的用途、および、８オーム〜１６オームの範囲の負荷について外挿され、適切なパワーがこの用途において生成され得ることを示す。全高調波歪みおよびノイズ（ＴＨＤ＋Ｎ）は、０．２％以下であると測定され、これは、８０デシベル振るスケール（ｄＢＦＳ）の信号対ノイズ比に対応する。まとめると、８Ｖで動作する実施形態に関して、以下の結果が達成された。全高調波歪みおよびノイズ（ＴＨＤ＋Ｎ）は、０．２％以下であると測定され、信号対ノイズ比は、フルスケールの１／２フレーム変調信号に対する８０ｄＢ  Ａ−重みつき以上であると測定された。代表的データが図８〜図１０に示され、８オーム負荷が８Ｖで動作するＤＤＸ２０６０によって駆動される。ＤＤＸ２０６０データシートに記載されるように二次ローパスフィルタがデータを取得するための試作品において用いられた。２次フィルタは、可聴性の任意の理由で用途において必要でないと判定された。
【００４５】
図８は、供給電圧が３．３Ｖの場合の１６オームの負荷で２４ｍＷ、または、８オームの負荷で４８ｍＷの等価のパワーを有する単一チャネル出力のヘルツ（Ｈｚ）での信号周波数の関数としての全高調波歪みおよびノイズ（ＴＨＤ＋Ｎ）のグラフである。図８におけるグラフの垂直軸は、理想的信号に対する全高調波歪みおよびノイズのパーセントの単位での歪みを示す。
【００４６】
図９は、全波半フレーム変調に駆動された単一チャネルに対して、ワットでの（平均平方根）（Ｗ  ｒｍｓ）信号パワーの関数としての１ｋＨｚの全高調波歪みおよびノイズ（ＴＨＤ＋Ｎ）のグラフであり、全波フレーム変調に駆動された単一チャネルは、７００ミリワット（ｍＷ）まで８オーム負荷に送達する。１６オーム負荷への等価のパワーは、３．３Ｖの供給からの６０ｍＷまたは５Ｖの供給からの１３７ｍＷであり得る。８オーム負荷への３．３Ｖを用いるパワー出力の供給は、１１９ｍＷである。
【００４７】
本発明による、本明細書中に記載された回路コンポーネントおよび共通回路は、ＯＲゲートの形態で例示的に実現されたが、本発明のこれらの局面は、種々の回路構成および／または組み合わされる論理素子によって実現され得ることが理解されるべきである。本発明の例示的実施形態がパルス幅変調信号に関して記載されるが、本発明は、パルス密度変調、パルス振幅変調、および時分割多重化に向いた任意の他の変調技術等の、種々のタイプの信号の動作によって実現されことが理解されるべきである。さらに、本発明による方法がフレームを１／Ｎセグメントに分割することによって共通の導線を共有すること、および必要な駆動ロジックを配置して、アクティブチャネル以外のすべてに共通の導線の変調をトラッキングさせて、任意の数またはチャネルに拡張することができることが当業者に明らかである。
【００４８】
本発明は、その例示的実施形態に関して本明細書中に記載されたが、形態およびその詳細における上述の、および種々の他の変更、省略、または追加が、本発明の主旨および範囲から逸脱することなくなされ得ることが理解されるべきである。
【図面の簡単な説明】
【００４９】
【図１】図１は、従来技術による、負荷を駆動する２つの出力段を有する出力ブリッジ構成を示す。
【図２】図２は、従来技術による、負荷を駆動するシングルエンド型出力段を示す。
【図３】図３は、従来技術による、接地された負荷を駆動し、ＡＣカップリングキャパシタを含むシングルエンド型出力段を示す。
【図４】図４は、従来技術による、４つの導線を有する１対の負荷を駆動する一対のブリッジ出力状態を示す。
【図５】図５は、本発明の少なくとも１つの実施形態による、３つの導線を用いる１対の負荷を駆動する１対のブリッジ出力段を示す。
【図６】図６は、２つの負荷を駆動する３つの導線を有する本発明の実施形態を実現する論理回路の模式図である。
【図７】図７は、本発明の少なくとも１つの実施形態による、３つの負荷導線上の信号に対する４つの入力信号ワイヤ上の信号のタイミング図を表す。
【図８】図８は、８Ｖで動作するＤＤＸ２０６０によって駆動される８オームの負荷の代表的データを示し、単一チャネルが駆動される周波数に対するＴＨＤ＋Ｎ（全高調波歪み＋ノイズ）を示す。
【図９】図９は、８Ｖで動作するＤＤＸ２０６０によって駆動される８オームの負荷の代表的データを示し、単一チャネルが駆動される振幅に対するＴＨＤ＋Ｎが示される。
【図１】
2005510107.tif 000003
【図２】
2005510107.tif 000004
【図３】
2005510107.tif 000005
【図４】
2005510107.tif 000006
【図５】
2005510107.tif 000007
【図６】
2005510107.tif 000008
【図７】
2005510107.tif 000009
【図８】
2005510107.tif 000010
【図９】
2005510107.tif 000011
【国際調査報告】
2005510107.tif 000012