(57)【要約】 本発明の方法は、すべてのフォトレジストアッシング工程で適用可能であり、特に、ハイドーズイオン注入シリコン基板を高温のホットプレートでベーキングを実施し、硬化されたフォトレジストをアッシング段階でポッピングなしに、迅速に除去し、ウェーハのアッシング工程にかかる時間を画期的に短縮することによって、アッシング処理量を向上させ、従来の装備をそのまま使用可能である。本発明の方法は、１０トール以上の圧力状態でシリコン基板をホットプレートに置いて、所定の時間の間ベーキングを実施するインサイチューベーキング段階と、シリコン基板がホットプレートに置かれている状態で安定した真空状態を作る真空段階と、反応チャンバに反応ガスを選別注入するガス工程段階と、フォトレジストが大部分除去されるまでプラズマを発生させるアッシング段階とを含む。
2005523586.tif 000002
【特許請求の範囲】
【請求項１】
１０トール以上の圧力状態でシリコン基板をホットプレートに置いて所定の時間の間ベーキングを実施するインサイチューベーキング段階と、
シリコン基板がホットプレートに置かれている状態で安定な真空状態を作る真空段階と、  
反応チャンバに反応ガスを選別注入するガス工程段階と、
フォトレジストが大部分除去されるまでプラズマを発生させるアッシング段階と、を含むことを特徴とする半導体ウェーハアッシング方法。
【請求項２】
前記ホットプレートの温度は２００℃乃至３００℃であることを特徴とする請求項１に記載の半導体ウェーハアッシング方法。
【請求項３】
前記ホットプレートの温度は２３０℃乃至２７０℃であることを特徴とする請求項２に記載の半導体ウェーハアッシング方法。
【請求項４】
前記インサイチューベーキング段階での前記所定の時間は５秒以上２０秒以内であることを特徴とする請求項１に記載の半導体ウェーハアッシング方法。
【請求項５】
前記反応ガスはＯ２、Ｎ２、Ｈ２Ｎ２、Ｏ３またはＣＦ４のうちのいずれか一つ以上を含むことを特徴とする請求項１に記載の半導体ウェーハアッシング方法。
【請求項６】
前記シリコン基板はドーズイオン注入された基板であることを特徴とする請求項１に記載の半導体ウェーハアッシング方法。
【請求項７】
前記シリコン基板はビアエッチングの基板であることを特徴とする請求項１に記載の半導体ウェーハアッシング方法。
【請求項８】
前記シリコン基板はパッドアッシングの基板であることを特徴とする請求項１に記載の半導体ウェーハアッシング方法。
【請求項９】
前記アッシング段階で発生されたプラズマによってフォトレジストが大部分除去された以後にも続いてプラズマを与えるオーバーアッシング段階をさらに具備することを特徴とする請求項１に記載の半導体ウェーハアッシング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体ウェーハアッシング方法に関するものであって、さらに詳細には半導体基板を高温のホットプレートでベーキングを実施し、硬化されたフォトレジストをアッシング段階でポッピングなしに迅速に除去して、ウェーハのアッシング工程でかかる時間を画期的に短縮することによってアッシング処理量を向上させ、従来の装備をそのまま使用可能な半導体アッシング方法に関するものである。
【背景技術】
【０００２】
半導体製造工程のうちの一つであるフォトリソグラフィ（Ｐｈｏｔｏ  Ｌｉｔｈｏｇｒａｐｈｙ）工程は半導体基板にフォトレジスト層を形成するためにフォトレジストをスピン（Ｓｐｉｎ）コーティング（Ｃｏａｔｉｎｇ）する段階と、フォトレジスト層を選択的に露光（Ｅｘｐｏｓｕｒｅ）する段階と、フォトレジストパターンを発生させるために露光されたフォトレジスト層を現像（Ｄｅｖｅｌｏｐｅ）する段階と、フォトレジストによって覆われない半導体基板の領域をエッチング（Ｅｔｃｈｉｎｇ）または不純物注入する段階と、エッチングおよび不純物注入段階でマスクとして使用されたフォトレジストパターンを除去するアッシング段階からなる。
【０００３】
酸素基や酸素イオンを含むプラズマを利用して実行されるアッシング（Ａｓｈｉｎｇ）工程はフォトレジストパターンを除去する工程である。従来のアッシング工程はウェーハを反応チャンバに入れて低圧状態で適切な加熱装置を利用してウェーハ温度を高めた状態でプラズマを注入することによって実行される。アッシング工程でのアッシング率は温度に比例するので、高温状態でアッシング工程が行なわれた。すなわち、フォトレジストの温度特性は、８０℃から３００℃まで温度に比例して急激に活性エネルギー状態になり、３００℃の以後には活性エネルギーが減少する。
【０００４】
特に、イオン注入過程ではフォトレジストパターンの上部層の物質が化学的に変化して硬化（Ｈａｒｄｅｎｅｄ）される。イオン注入過程の以後に進行されるアッシング工程は、上述のように高温で行なわれ、約１２０℃以上になれば、硬化されたフォトレジストの下部で気化物質の膨張によって硬化されたフォトレジスト層が破壊されるポッピング（Ｐｏｐｐｉｎｇ）現像が発生する。このようなポッピング現像によってウェーハの表面およびアッシング装置の内部表面が汚染され、ウェーハをリジェックさせて生産原価および工程時間を延長させることによって生産性低下を引き起こして望ましくない。したがって、このようなポッピングを防止するために低温状態でアッシングを実行する場合には時間が多く消費されて全体的にアッシング効率が減少する。
【０００５】
従来のアッシング装置は図１に示したように、ランプ加熱装置を使用してハードフォトレジストを低温で工程を進行し、残りのソフトフォトレジストは半導体基板を高温で変化させてフォトレジストを除去している。
【０００６】
図２は前記従来のイオン注入以後のフォトレジストを除去する方法として、工程初期段階２１０では酸素ガス、窒素ガス、およびＣＦ４ガスを反応器に流入させて約１トール〜１０トール真空度を維持する。第１アッシング段階２２０でランプ加熱またはホットプレートを使用して半導体基板の温度を１００℃〜１５０℃で加熱し、ハードフォトレジストを除去する。第２アッシング段階２３０では残りのソフトレジストを除去する。図２で、図面符号２４０はウェーハの温度変化を示す。また、図面符号２５０は反応によって発生されるガスの生成グラフとして、フォトレジストの除去反応によって生成されるガスの量によってフォトレジストがどのぐらい除去されているかが分かる。
【０００７】
もちろん、従来のアッシング装備でドーズイオン注入シリコン基板に対してもアッシング工程が可能である。しかし、シリコン基板の大口径化とそれに従う装備価格の上昇に続き、また装備保存業務において、さらに複雑な電気機械構成によって難しくなる。したがって、生産性単価の上昇の問題点が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明は上記のような問題点を解決するために案出したこととして、硬化されたハードフォトレジストをポッピングなしに効果的に、迅速に除去することができる半導体ウェーハアッシング工程方法を提供することである。
【０００９】
本発明のまた他の目的は、アッシング工程の効率を高めることができる半導体ウェーハアッシング方法を提供することにある。
【００１０】
このような目的を達成するための本発明は、シリコン基板を高温のホットプレートに置いてインサイチューベーキング段階を過ぎてプラズマを使用するアッシング段階でソフトフォトレジストおよびハードフォトレジストを同時にアッシングする方法を提供する。本発明はすべてのフォトレジストアッシング工程に適用可能であり、特に、ドーズイオン注入シリコン基板でその効果が高い。
【課題を解決するための手段】
【００１１】
本発明によるアッシング方法では、図３に示したように、従来のアッシング方法とは異なってアッシング段階に進行する前にシリコン基板を高圧力でベーキングを実施するインサイチューベーキング段階３００−１が追加される。その後、従来の方法と類似な条件で真空工程段階３００−２およびガス工程段階３００−３に進行する。インサイチューベーキング段階３００−１、真空工程段階３００−２およびガス工程段階３００−３に続くアッシング段階３１０ではプラズマパワーを使用して工程を進行してハードフォトレジストとソフトフォトレジストを同時に除去する。そしてさらに確実にフォトレジストを除去するためにオーバーアッシング段階３２０を実施するようになる
【発明を実施するための最良の形態】
【００１２】
以下、添付の図面を参照して本発明の実施形態をより詳細に説明しようとする。本発明による半導体ウェーハアッシング方法は図３に示した工程順序に従って進行される。
【００１３】
インサイチューベーキング段階３００−１は反応チャンバが高圧力で高温のホットプレートにシリコン基板が安着されれば、ソフトフォトレジストが急激に縮まって熱膨張が発生しない原理を利用してフォトレジストを除去する。すなわち１０トール以上の圧力で基板を２０℃乃至３００℃のホットプレートに安着させ、一定の時間の間維持する。インサイチューベーキング段階の維持時間はドーピング量などの基板条件に従って適切に設定可能であるが、５秒以上２０秒以内であることが望ましい。そのようにすれば、基板の温度は図３に示したように急激に上昇する。
【００１４】
特に、ドーズイオン注入ウェーハが高温のホットプレートに安着した後、５秒が経過すればソフトフォトレジストが縮まって、フォトレジストの色が変わり、ポッピング現像は発生しない。ソフトフォトレジストは揮発性物質を含有してプラズマを発生させる前に２０秒以内の間ベーキングを実施して揮発成分を完全に消滅させる。
【００１５】
ガス工程段階３００−３では、高温のホットプレートにシリコン基板が置かれている状態で反応チャンバに工程ガスを注入し、工程条件に符合する圧力に到達させた後維持する。この時、シリコン基板の温度変化は図３と同一である。この時に使用される工程ガスは従来のアッシング方法で使用されることと同一なことを使用することができる。
【００１６】
以上の高圧力段階３００−１、真空工程段階３００−２、ガス工程段階３００−３ではプラズマを使用しない。
【００１７】
アッシング段階３１０では高温のホットプレートに置かれているシリコン基板の温度が高温を維持している状態でプラズマを発生させて工程を進行する。この時の工程条件は従来の方法での第２アッシング段階と同一である。しかし、従来の方法とは異なって本発明の方法ではこの段階でハードフォトレジスト４１０とソフトフォトレジスト４２０が同時に除去される。
【００１８】
オーバーアッシング段階３２０は進行されたアッシング工程のマージンを有するための段階として工程条件はアッシング段階３１０と同一である。
【００１９】
また、フォトレジストを除去する間、反応によって発生するガスの生成グラフ３３０を見ると、アッシング段階３１０では化学反応によって生成されるガスの量が一定のレベル以上を維持し、フォトレジストが大部分除去されたオーバーアッシング段階３２０では生成されたガスの量が減少する。
【００２０】
シリコン基板の温度３４０はインサイチュ段階３００では急激に増加して図３のようにアッシング段階３１０で高温を維持する。
【００２１】
特に、図４で図８は本発明によるドーズイオン注入シリコン基板でのアッシング工程過程である。図４はインサイチューベーキング段階３００の前段階を示し、シリコン基板にフォトレジストコーティング状態を示す。図５はインサイチューベーキングの前段階３００でシリコン基板にＰ、ＢまたはＡＳの不純物イオンを注入する過程である。図６はインサイチューベーキング段階３００として不純物注入の後シリコン基板上にハードフォトレジストとソフトレジストが同時にある状態を示す。図７はアッシング段階３１０でハードフォトレジストが除去された状態であり、図８はソフトフォトレジストが除去された状態を示す。
【００２２】
次に、ドーズイオン注入シリコン基板に対して本発明によるアッシング方法を行なう時、ポッピングが発生したかを確認した。この時の実験条件および結果が表１に示している。
【００２３】
【表１】
2005523586.tif 000003
【００２４】
表１に示したように、ポッピング発生有無の測定のために、圧力、マイクロウェーブ、Ｏ２ガス、Ｈ２Ｎ２ガス、温度を使用した。シリコン基板に注入される不純物はＰ、Ａｓ、圧力は１５００ｍＴｏｒｒ、プラズマパワーは１５００Ｗ、Ｏ２ガスは２０００ｓｃｃｍを使用した。Ｈ２Ｎ２ガス量は２００ｓｃｃｍ乃至５００ｓｃｃｍ範囲で使用され、ポッピングは発生しない。
【００２５】
次に、ビアエッチングされた基板に対してあっシングを行った時の従来の方法と本発明の方法との比較をした。従来の方法を使用した時の工程条件は表２と同様であり、本発明の方法を使用した時の工程条件は表３と同様である。
【表２】
2005523586.tif 000004
【００２６】
【表３】
2005523586.tif 000005
【００２７】
上の表に示したように、同一なアッシング条件での工程時間が従来の方法では２３０秒であるが、本発明の方法によれば、６０秒に過ぎないことが分かる。
【００２８】
このような工程進行の後のＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）写真が図９と図１０に示している。図９は従来の工程進行の後のＳＥＭ写真であり、図１０は本発明のインサイチューベーキングを使用したＳＥＭ写真である。両写真から示したように、従来の方法によるＳＥＭ写真と本発明の方法によるＳＥＭ写真との間に留意差はないことが分かる。
【００２９】
したがって、本発明による長所はインサイチューベーキング段階でハードフォトレジストとソフトレジスト層の熱膨張係数の差によって発生されるポッピングを防止し、アッシング段階でハードフォトレジストとソフトフォトレジストを同時に除去する方法を提供する。
【産業上の利用可能性】
【００３０】
本発明は、すべてのフォトレジストは、すべてのフォトレジストと、特にドーズイオン注入シリコン基板を高温のホットプレートでインサイチューベーキング実施し、すべてのフォトレジスト、特に硬化されたフォトレジストをアッシング段階でパンッピングなしに迅速に除去し、その他アッシング工程にかかる時間を画期的に短縮することによってアッシング処理量を向上させ、設備維持費用を減らすことができる。
【図面の簡単な説明】
【００３１】
【図１】従来の技術によるシリコン基板アッシング装備の構成図である。
【図２】従来のドーズイオン注入シリコン基板での温度に従う工程順序図である。
【図３】本発明によるドーズイオン注入シリコン基板での温度および工程順序図である。
【図４】本発明によるドーズイオン注入シリコン基板でのアッシング工程過程でフォトレジストが除去されることを示す模式図である。
【図５】本発明によるドーズイオン注入シリコン基板でのアッシング工程過程でフォトレジストが除去されることを示す模式図である。
【図６】本発明によるドーズイオン注入シリコン基板でのアッシング工程過程でフォトレジストが除去されることを示す模式図である。
【図７】本発明によるドーズイオン注入シリコン基板でのアッシング工程過程でフォトレジストが除去されることを示す模式図である。
【図８】本発明によるドーズイオン注入シリコン基板でのアッシング工程過程でフォトレジストが除去されることを示す模式図である。
【図９】従来の方法によるビアエッチング基板に対するアッシングの後のＳＥＭ写真である。
【図１０】本発明の方法によるビアエッチング基板に対するアッシングの後のＳＥＭ写真である。
【符号の説明】
【００３２】
１００  ガス注入口
１０２  ガス放出口
１０４  反応チャンバ
１１０  電気放電電極
１１２  電源供給器
１１４  半導体ウェーハ
１１６  支持台
１１８  循環台
１２０  半導体ウェーハ支持台
１２２  機械装置
１２４  整流器
２００  シリコン基板が反応器内に入る段階
２１０  アッシング工程初期段階
２２０  第１アッシング段階
２３０  第２アッシング段階
２４０  シリコン基板温度グラフ
２５０  工程流れ線
４００  フォトレジスト
４１０  ハードフォトレジスト
４２０  ソフトフォトレジスト
４３０  シリコン基板
４４０  不純物イオン注入
【図１】
2005523586.tif 000006
【図２】
2005523586.tif 000007
【図３】
2005523586.tif 000008
【図４】
2005523586.tif 000009
【図５】
2005523586.tif 000010
【図６】
2005523586.tif 000011
【図７】
2005523586.tif 000012
【図８】
2005523586.tif 000013
【図９】
2005523586.tif 000014
【図１０】
2005523586.tif 000015
【国際調査報告】
2005523586.tif 000016