(57)【要約】    半導体ウェハ内に浅い接合を形成する一方法は、ウェハをアモルファス化して、約１３ｎｍ乃至約５０ｎｍ範囲の所望深さより小さい一定深さの範囲外（ＥＯＲ）欠陥を実現する段階と、ドーパント材料を選択したドーズ量及びエネルギーでウェハに注入して、所望の接合深さを形成する段階と、低温固相エピタキシー（ＳＰＥ）アニーリングと一致した選択した温度及び選択した時間で半導体ウェハを熱処理することによって、ドーパント材料を活性化し、浅い接合を形成する段階とを含みうる。予備アモルファス化インプラントにより、ＥＯＲ深さを接合深さ未満に制御することで、漏れが少ない接合を可能とし、低温ＳＰＥアニーリングによって、所望の接合深さを越えてドーパントが拡散するのが防止される。【特許請求の範囲】
【請求項１】
半導体材料に接合を形成するための方法であって、
前記材料の一領域を第１深さまでアモルファス化する段階と、
前記領域をドーピングして、前記第１深さを上回る接合深さを実現する段階と、
前記材料の固相エピタキシー（ＳＰＥ）再成長と一致した温度で前記材料をアニーリングして、前記接合を活性化させる段階とを含む、半導体材料に接合を形成するための方法。
【請求項２】
前記アモルファス化する段階が、予備アモルファス化インプラント（ＰＡＩ）を含む、請求項１に記載の方法。
【請求項３】
前記ＰＡＩが、シリコン、ゲルマニウム、インジウム、及びアンチモンを含むイオン種の１つである、請求項２に記載の方法。
【請求項４】
前記ＰＡＩエネルギーが、約１２．０ｋｅＶ未満である、請求項２に記載の方法。
【請求項５】
前記アニーリング温度が、約５５０℃乃至約７５０℃の範囲内である、請求項４に記載の方法。
【請求項６】
前記アニーリング温度が、約５５０℃乃至約７５０℃の範囲内である、請求項２に記載の方法。
【請求項７】
前記ドーピングする段階が、ビームライン注入及びプラズマドーピング（ＰＬＡＤ）の一方を含む、請求項１に記載の方法。
【請求項８】
イオンが、ＢＦ３、Ｂ２Ｈ６、ＡｓＨ３、及びＰＨ３の何れかから成るプラズマから抽出される、請求項７に記載の方法。
【請求項９】
前記ＰＬＡＤが、約２００ｅＶ乃至２．０ｋｅＶの範囲のエネルギーでの注入を含む、請求項８に記載の方法。
【請求項１０】
前記ビームライン注入が、Ｂ１１イオン、ＢＦ２イオン、Ａｓ＋イオン、Ｐ＋イオン、及びＳｂイオンの何れかの注入を含む、請求項７に記載の方法。
【請求項１１】
前記ビームライン注入が、約２００ｅＶ乃至２．０ｋｅＶの範囲のエネルギーでの注入を含む、請求項１０に記載の方法。
【請求項１２】
前記アモルファス化する段階が、予備アモルファス化インプラント（ＰＡＩ）を含む、請求項７に記載の方法。
【請求項１３】
前記ＰＡＩが、シリコン、ゲルマニウム、インジウム、及びアンチモンを含むイオン種の１つである、請求項１２に記載の方法。
【請求項１４】
前記ＰＡＩエネルギーが、約１２．０ｋｅＶ未満である、請求項１２に記載の方法。
【請求項１５】
前記プラズマドーピングが、ＢＦ３、Ｂ２Ｈ６、ＡｓＨ３、及びＰＨ３の何れかから成るプラズマからのイオンを抽出することを含み、
前記ビームライン注入が、Ｂ１１イオン、ＢＦ２イオン、Ａｓ＋イオン、Ｐ＋イオン、及びＳｂイオンの何れかを、約２００ｅＶ乃至２．０ｋｅＶの範囲のエネルギーで注入することを含む、請求項１４に記載の方法。
【請求項１６】
前記アニーリング温度が、約５５０℃乃至約７５０℃の範囲内である、請求項１５に記載の方法。
【請求項１７】
前記アニーリング温度が、約５５０℃乃至約７５０℃の範囲内である、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本方法及びシステムは、イオン注入によって半導体ウェハに浅い接合を形成することに関し、より詳細には、浅い接合に低温アニーリングを施すための方法に関する。
【背景技術】
【０００２】
イオン注入は、導電率を変化させるドーパント材料を半導体ウェハ内に導入するための標準的な技法である。従来のイオン注入システムでは、イオン源において所望のドーパント材料をイオン化し、所定のエネルギーを持ったイオンビームを形成するためそれらイオンを加速し、このイオンビームをウェハの表面に向けて照射する。ビーム内の高エネルギーイオンは、半導体材料バルクに進入し、半導体材料の結晶格子内に埋め込まれる。イオン注入に続いて、半導体ウェハにはアニーリングを行ってドーパント材料を活性化し、損傷を修復する。アニーリングには、半導体ウェハを所定時間、所定温度まで加熱することが含まれる。
【０００３】
半導体業界における周知の傾向は、より小型で高速のデバイスへと向かうものである。具体的には、半導体デバイスにおける構成体の横方向寸法及び深さはともに減少傾向にある。最新の半導体デバイスでは、３００オングストローム未満の接合深さを必要とすることもあり、約１００オングストローム以下の接合深さがいずれ必要になるかもしれない。
【０００４】
ドーパント材料の注入深さは、半導体ウェハに注入されるイオンのエネルギーにより決定される。浅い接合を実現するには、注入エネルギーを低くする。しかし、注入ドーパント材料の活性化及び損傷修復に用いるアニーリング工程は、ドーパント材料を半導体ウェハの注入領域から拡散させる原因となる。高温（９００℃乃至１２００℃）では熱拡散が起こるが、一定の条件では、酸素増速拡散（ＯＥＤ）、ボロン増速拡散（ＢＥＤ）、過渡増速拡散（ＴＥＤ）などを含む熱拡散の仕組みも作用する。こうした拡散の結果、アニーリングにより接合深さが５０Å乃至５００Å増加する。更に、高温アニーリングは、浅い接合という目標達成に必要となりうる殆どの高ｋゲート誘電体に適合しない場合がある。
【０００５】
アニーリングによる接合深さの増大を相殺するため、注入エネルギーを減少させることで、アニーリング後の所望の接合深さを達成してもよい。このアプローチでは、非常に浅い接合の場合を除いては満足ゆく結果が得られる。アニーリング中に起こるドーパント材料の拡散によって、注入エネルギーを減少させることにより得られる接合深さの範囲には限界がある。更に、イオン注入装置は、典型的には、注入エネルギーが非常に低いと動作効率が低下する。
【０００６】
別のアプローチでは、拡散を減少させるため低温固相エピタキシー（ＳＰＥ）アニーリングを用いる。しかし、低温ＳＰＥの実行に関する２つの主たる問題は、接合漏れ及びドーパント活性化である。ＳＰＥを用いると拡散が減少するので、範囲外（原語：end-of-range）（ＥＯＲ）欠陥がデバイスの空間電荷領域に入ってしまうことと、接合漏れの大きな原因となってしまうことを防止できるほどは、接合が深く形成されないことがある。
【０００７】
本発明の分野で現在用いられているアプローチは、特に単に注入エネルギーを減少するだけでは要求される接合深さを実現できない場合、選択した接合深さ及び面積抵抗を備えた浅い接合を作製するための十分満足ゆく工程を提供していない。従って、半導体ウェハにおいて浅い接合を作製するための改良方法に対する必要性が存在する。
発明の概要
【０００８】
本明細書に記載された方法によれば、低抵抗率の浅い接合を提供するための方法の一実施形態は、半導体材料の一領域を第１深さまでアモルファス化する段階と、前記領域をドーピングして、前記第１深さを上回る接合深さを実現する段階と、前記材料の固相エピタキシー（ＳＰＥ）再成長と一致した温度で前記材料をアニーリングして、前記接合を活性化させる段階とを含むことができる。
【０００９】
一実施形態では、シリコン、ゲルマニウム、アンチモン、インジウム、又は他のイオン種を用いた約１２．０ｋｅＶ未満での予備アモルファス化インプラント（ＰＡＩ）により、前記領域をアモルファス化する。一実施形態は、Ｂ１１又はＢＦ２イオンを使った１乃至２ｋｅＶ範囲の注入エネルギーにおけるビームライン注入を用いて、約１６ｎｍ乃至２６ｎｍの接合深さを提供する。一実施形態では、ＢＦ３、Ｂ２Ｈ６を使ったプラズマドーピングをドーピングに用いて浅い接合を実現する。一実施形態では、前記アニーリング温度は、約５５０℃乃至約７５０℃の範囲内である。
【発明を実施するための最良の形態】
【００１０】
半導体デバイスの寸法の減少にともなって、浅い接合に対する必要性が増大してきた。国際半導体技術ロードマップ（２００１）の公開指針によれば、２０１０年までに、５０ｎｍ技術ノード（ＴＮ）製造デバイスが、２５ｎｍ未満のトランジスタゲート長及び７ｎｍ乃至１２ｎｍの浅い接合深さ（Ｘｊ）を備えることが期待されている。更に、８３０オーム／ｓｑ範囲の面積抵抗が要求可能となる。国際半導体技術ロードマップ（ＩＴＲＳ）指針は、表１に示すように、次の目標を提示している。
【００１１】
【表１】
2005510085.tif 000002
【００１２】
典型的には、浅い接合は、注入エネルギーを減少させることで実現できる。しかし、アニーリング中に起こるドーパント材料の拡散によって、注入エネルギーを減少させることにより得られる接合深さの範囲には限界がありうる。更に、現在の注入機器は、低エネルギーでは効率的でない場合がある。１つのアプローチとしては、低温（５５０℃乃至７００℃）固相エピタキシー（ＳＰＥ）アニーリングを用いてドーパント材料の拡散を低下させてもよい。ＳＰＥ再結晶率は温度と共に上昇し、例えば、５００℃、６００℃、及び７００℃で、この率がそれぞれ０．１Å／秒、１０．０Å／秒、及び３５０Å／秒となる。従って、高温になれば再結晶率が高まる。
【００１３】
ＳＰＥアニーリングを用い、且つ注入ドーパント原子のドーパント拡散／移動がなければ、ビームライン注入は５０ｎｍ未満の技術ノードまで発展可能であり、プラズマ注入は２５ｎｍ未満の技術ノードまで発展可能である。そうでなけれは、ビームラインは１００ｎｍの技術ノードまでしか発展できず、高温ドーパント拡散のため７０ｎｍの技術ノードで他の方法に切り替えが必要となる可能性もある。それぞれ高温アニーリング及び低温アニーリングに関する表２及び３は、ＩＴＲＳの所望のＸｊ注入接合深さを達成するのに必要な注入エネルギーを示す。
【００１４】
【表２】
2005510085.tif 000003
【００１５】
【表３】
2005510085.tif 000004
【００１６】
表２のデータは、高温アニーリングによるヒ素注入接合における８．０ｎｍ拡散と、ＴＥＤ（過渡増速拡散）（５乃至５０ｎｍ範囲をとりうる）とを想定したものである。表３は、低温アニーリングによる拡散を想定していない。表３では、実験データが入手可能な事例に関するドーズ量の範囲を示した。プラズマドーピング（ＰＬＡＤ）及び高温アニーリングを用いると、７０ｎｍノードの浅い接合が実現でき、低温アニーリングを用いると、３５ｎｍ未満の技術ノードが実現できる。しかしＳＰＥが使用可能であれば、エネルギー汚染がないビームラインＢ１１注入エネルギーは１３０ｎｍノードに関して１．７ｋｅＶまで増大可能であり、超低注入エネルギー（すなわち、２５０ｅＶ以下）は５０ｎｍ技術ノードまでは不要となりうる。
【００１７】
低温ＳＰＥアニーリングの使用は、より高いｋゲート誘電体が７０ｎｍ乃至１００ｎｍ技術ノードで必要となりうるという点で、付加的な動機付けとなりうる。高ｋ非結晶析出ゲート（原語：high-k
amorphous deposited gate）誘電体材料は７５０℃を上回る温度では結晶化することがあり、従ってこの誘電体材料の特性が低下する。よって、高ｋゲート材料の温度適合性に関しては低温ＳＰＥアニーリングが好ましい。
【００１８】
シリコンがイオン注入時にアモルファス化されている場合は、予備アモルファス化（原語：preamorphize）インプラント範囲外（ＥＯＲ）欠陥が形成されることがある。ＥＯＲ欠陥が接合部の空間電荷領域に存在すると、多くの漏れ電流の原因となりうることが知られている。従って、ＥＯＲ欠陥を内部に維持できる深さを備えた接合を形成することが必要となることがある。現在の方法は、漏れ電流を制限する深さの接合を形成するための高温アニーリングに起因するＴＥＤ、ＯＥＤ、及びＢＥＤによる熱拡散及び増速拡散に依存している。現在の方法は、高温を用いて、インプラントに起因する欠陥をアニーリングにより消失させる。しかし、既に述べたように、これら様々な熱増速拡散法は、ＩＴＲＳ指針の接合深さを実現するのに超低エネルギーを必要とする場合がある。
【００１９】
本方法では、予備アモルファス化インプラント（ＰＡＩ）は、ＥＯＲ欠陥を、所望の接合深さと両立する所望深さに配列及び／又は配置する。ＰＡＩ工程が、段階接合及び浅い接合の注入チャンネリング（原語：implantation
channeling）を最小限にし、拡散を減少させうることは本発明の分野で周知である。又、ＰＡＩは、シリコン中のドーパント溶解度限度を超えてドーパント活性化を向上させることもある。典型的にはＰＡＩは、より高いｋｅＶ注入エネルギー用に急速熱アニーリング（ＲＴＡ）と組み合わせ可能だが、約１．０ｋｅＶ未満の注入エネルギーでは利点は見あたらない。図１は、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）ＰＡＩに関する、注入エネルギー及び対応するＥＯＲ深さの範囲を示したものである。図１から分かるように、これらＥＯＲ深さは、ＩＴＲＳの５０ｎｍノード技術で要求される接合深さの範囲に収まっている。表３を再び参照すると、ＰＡＩ及びＳＰＥを用いれば、様々なＩＴＲＳの浅い接合を形成するための注入エネルギーを増大可能である。ＰＡＩを用いなければ、ＳＰＥは表面抵抗（Ｒｓ）を増加させてしまう。Ｒｓを低くし、良好なドーパント活性化を達成するには、ＰＡＩが必要となろう。
【００２０】
ここで図２を参照すると、低抵抗率を備えた浅い接合を提供するために用いられる方法（１００）のフローチャートを示す。チョクラルスキー法（Ｃｚ）で成長させたシリコンウェハが提供でき（１０２）、更に、ＰＡＩをそのウェハに施すことができる（１０４）。他の種類のウェハ、例えばフロートゾーン（ＦＺ）、エピタキシャルシリコン（ＥＰＩ）、及び絶縁体基板上シリコン（ＳＯＩ）も提供できることは理解されたい。ＰＡＩは、表３に示したエネルギー範囲及びドーズ量のＳｉ、Ｇｅ、又はインジウム（Ｉｎ）、アンチモン（Ｓｂ）などの他の種のＰＡＩでもよいが、原子質量が高くなれば、より高い注入エネルギーが必要となりうることに注意されたい。ゲルマニウムＰＡＩは、より滑らかな非晶質／結晶質境界面を実現可能で、これにより所与の平均ＥＯＲ深さに関して漏れが減少することがある。
【００２１】
次に、このウェハをビームライン注入を用いてボロン（Ｂ１１又はＢＦ２）で、或いはＰＬＡＤを用いてボロン（ＢＦ３又はＢ２Ｆ６）で、表３のエネルギー範囲及びドーズ量でドーピング可能である（１０６）。インプラントの活性化は、低温ＳＰＥアニーリングを用いて実現できる（１０８）。これまでの試行によれば、約５５０℃乃至約６２５℃の温度範囲から良好な結果が得られている。図１に示したように、ＰＡＩと、ビームライン注入及び／又はＰＬＡＤとを上述の注入エネルギー及びドーズ量範囲で組み合わせ、次に低温ＳＰＥアニーリングを実行すると、表１に示した浅い接合及び低い面積抵抗が得られる。
【００２２】
ＳＰＥに必要な非晶質層は、アモルファス化ドーパント・インプラントのみを用いて作製することもできる。一例として、ＢＦ２に関しては、Ｂの質量は１１であり、Ｆの質量は１９であり、Ｆはシリコン格子をアモルファス化でき、その注入領域はＢよりも小さく、従ってＢの電気的ドーパント（原語：electrical
dopant）接合深さはＦよりも深くなる。As（ヒ素、質量７５）又はSb（アンチモン、質量１２２）などの他のドーパントを考慮すると、シリコン格子中のドーパント濃度が１立方センチメートル当たりＥ１８の中央を超えると、アモルファス化が起こることがあり、低濃度においてより深いドーパント原子が、電気的接合をより深い位置で形成することになる。
【００２３】
図３は、５８０℃で１５分間にわたりＳＰＥアニーリングを行った後のＰＬＡＤエネルギーレベルの範囲に関する二次イオン質量分析（ＳＩＭＳ）プロフィールを示す。図３のデータに関するＰＡＩは、３０ｋｅＶ  Ｇｅ、１Ｅ１５／ｃｍ２である。こうしたプロフィールに付いてよく知られているように、図３は、注入エネルギーの増加と共に接合深さＸｊが大きくなることを示している。図３は、様々なＳｉ・ＰＡＩエネルギーレベルに関するＥＯＲ深さも示している。例として、２．０ｋｅＶ、５Ｅ１５のＰＬＡＤインプラントを選ぶと、１Ｅ＋１９／ｃｍ３で測定した場合はＸｊ＝１８ｎｍとなることが分かる。上述のように、ＰＡＩ・ＥＯＲはＸｊより小さく、漏れの少ない接合を提供できる。選択した例に関しては、図３は、概ね１０ｎｍのＥＯＲ深さを提供する５ｋｅＶ  Ｓｉ  ＰＡＩと、概ね２１ｎｍのＥＯＲを提供する１０ｋｅＶ  Ｓｉ  ＰＡＩを示している。面積抵抗Ｒｓは４６０オーム／ｓｑである。
【００２４】
図４及び５は、図２の工程が、それぞれ接合深さ及び漏れにもたらしうる影響を図示する。図４は、４つの異なるＰＬＡＤ注入エネルギー／ドーズ量に関する接合深さＸｊと、ＰＡＩエネルギーレベルとをグラフ化したものである。注入エネルギー／ドーズ量におけるこのグラフは、ＰＡＩエネルギーが上昇するとＸｊが減少することを示している。又、任意のＰＡＩエネルギーレベルに関しては、注入エネルギー／ドーズ量が上昇すると、Ｘｊが上昇する。
【００２５】
図５では、横軸は、接合深さとＰＡＩ範囲外損傷との差（Ｘｊ−ＥＯＲ）であり、縦軸は、ダイオード漏れ電流である（Ａ／ｃｍ２）。作図した点は、図４の同様に表示した点に対応する。これから分かるのは、１０ｋｅＶのＳｉ・ＰＡＩ及び５ｋｅＶ／２Ｅ１６／ｃｍ２の注入エネルギー／ドーズ量では良好な漏れが発生し、全ての漏れ値は、高性能（＜２Ｅ−１Ａ／ｃｍ２）及び低電力（＜２Ｅ−２Ａ／ｃｍ２）論理回路に要求される許容レベルの範囲内にあるということである。図４からの対応する接合深さは、概ね６８０オングストロームである。従って、現在の効率的なインプラント技術と一致した注入エネルギーレベルにおいて本明細書に記載の方法を用いれば、高品質、低抵抗率、極浅接合を形成できる。
【００２６】
本発明の方法及びシステムを、図示し且つ詳細に説明した好適な実施形態に関連して記載してきたが、通常の技能を備えた当業者には、様々な修正及び改良が可能なことは明らかなはずである。例えば、ビームライン注入及びＰＬＡＤは、本明細書で説明したｐ型ドーピングに加え、ｎ型ドーピングを含んでもよい。ＰＬＡＤを用いたｎ型ドーピングでは、ウェハをＡｓＨ３又はＰＨ３でドーピングできる。ビームライン注入を用いる場合は、ウェハはＡｓ＋、Ｐ＋又はＳｂでドーピングできる。従って、上述の方法及びシステムの精神及び範囲は、次の請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００２７】
次の図は、幾つかの例示的な実施形態を示すもので、類似の参照番号は類似の要素を示す。上述の実施形態は例示的なものであり、いかなる意味でも限定的に解釈されるべきではない。
【図１】非晶質層深さと注入エネルギーとをグラフ化したものである。
【図２】低抵抗率を備えた浅い接合を提供するための工程のフローチャートを示す。
【図３】５８０℃で１５分間ＳＰＥアニーリングを行った後の、プラズマドーピング・エネルギーレベルの範囲に関する、図１の工程を用いて得られる二次イオン質量分析（ＳＩＭＳ）プロフィールを示す。
【図４】接合深さと予備アモルファス化インプラントエネルギーとのグラフを示す。
【図５】図２の工程を用いて得られる接合漏れのグラフを示す。
【図１】
2005510085.tif 000005
【図２】
2005510085.tif 000006
【図３】
2005510085.tif 000007
【図４】
2005510085.tif 000008
【図５】
2005510085.tif 000009
【国際調査報告】
2005510085.tif 000010