【手続補正書】
【提出日】令和1年12月5日(2019.12.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１面と、前記第１面の反対側の第２面とを有する第１導電型の半導体基板と、
前記半導体基板の前記第１面に設けられ、平面視で第１方向の長さが前記第１方向に交差する第２方向の長さより長く、かつ、断面視で前記第１面から前記半導体基板の深さ方向に延びる第１導電型の第１半導体領域と、
前記半導体基板に設けられ、平面視で前記第１半導体領域を覆い、かつ、断面視で前記第１半導体領域の底部から前記半導体基板の深さ方向に延びる、前記第１導電型とは逆の第２導電型の第２半導体領域と、
前記半導体基板の前記第１面に設けられ、平面視で前記第１半導体領域の前記第２方向の両端部に隣接し、かつ、断面視で前記第１面から前記第２半導体領域に達するように延びる第２導電型の第３半導体領域と、
前記半導体基板の前記第１面上に絶縁膜を介して設けられたゲート電極と、
を備え、
前記第１半導体領域の前記第１方向の両端部に隣接する第１部分のしきい値電圧は、前記第１半導体領域の前記第２方向の両端部に隣接する第２部分のしきい値電圧より高い、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１部分に、前記第１半導体領域の前記第１方向の両端部の側部を覆うように、前記第１面から前記第２半導体領域に達するように延びる第２導電型の第４半導体領域を設け、
前記第４半導体領域の第２導電型の不純物の濃度は、前記第３半導体領域の第２導電型の不純物の濃度より高い、半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記絶縁膜は、前記第１部分上に形成された第１絶縁膜と、前記第２部分上に形成された第２絶縁膜とを備え、
前記第１絶縁膜の厚さは、前記第２絶縁膜より厚い、半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第１半導体領域の前記第１方向の両端部側に位置する前記ゲート電極は、前記第１半導体領域の前記第１方向の両端部から離れており、
前記第１半導体領域の前記第２方向の両端部側に位置する前記ゲート電極は、前記第３半導体領域に平面視で重なっている、半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記第１部分の第２導電型の不純物の濃度をＮＡ１、前記絶縁膜のうち、前記第１部分上に形成された第１絶縁膜の厚さをｔｏｘ１とし、
前記第２部分の第２導電型の不純物の濃度をＮＡ２、前記絶縁膜のうち、前記第２部分上に形成された第２絶縁膜の厚さをｔｏｘ２としたときに、
ｔｏｘ１×√ＮＡ１＞ｔｏｘ２×√ＮＡ２
の関係を満たす、半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記絶縁膜は、前記第１部分上に形成された第１絶縁膜と、前記第２部分上に形成された第２絶縁膜とを有し、
前記第１絶縁膜の厚さは、前記第２絶縁膜より厚い、半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記第１半導体領域の前記第１方向の両端部側に位置する前記ゲート電極は、前記第１半導体領域の前記第１方向の両端部から離れた状態で前記第１絶縁膜上に設けられ、
前記第１半導体領域の前記第２方向の両端部側に位置する前記ゲート電極は、前記第３半導体領域に平面視で重なった状態で前記第２絶縁膜上に設けられている、半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記ゲート電極には、前記第１半導体領域に平面視で重なる開口部が設けられ、
前記開口部の前記第１方向の両端部は、前記第１半導体領域の前記第１方向の両端部より外側に位置し、
前記開口部の前記第２方向の両端部は、前記第１半導体領域の前記第２方向の両端部より内側に位置する、半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記半導体基板は、炭化シリコンからなる、半導体装置。
【請求項１０】
（ａ）第１面と、前記第１面の反対側の第２面とを有する第１導電型の半導体基板の前記第１面側から第１不純物を導入し、前記第１面に、平面視で第１方向の長さが前記第１方向に交差する第２方向の長さより長く、かつ、断面視で前記第１面から前記半導体基板の深さ方向に延びる第１導電型の第１半導体領域を形成する工程、
（ｂ）前記第１面側から第２不純物を導入し、前記第１半導体領域の底部側に、平面視で前記第１半導体領域を覆い、かつ、断面視で前記第１半導体領域の底部から前記半導体基板の深さ方向に延びる、前記第１導電型とは逆の第２導電型の第２半導体領域を形成する工程、
（ｃ）前記第１面側から第３不純物を導入し、平面視で前記第１半導体領域の前記第２方向の両端部に隣接する部分に、断面視で前記第１面から前記第２半導体領域に達するように延びる第２導電型の第３半導体領域を形成する工程、
（ｄ）前記第１面側から第４不純物を導入し、平面視で前記第１半導体領域の前記第１方向の両端部に隣接する部分に、断面視で前記第１面から前記第２半導体領域に達するように延びる第２導電型の第４半導体領域を形成する工程、
（ｅ）前記半導体基板の前記第１面上に絶縁膜を形成する工程、
（ｆ）前記絶縁膜上にゲート電極を形成する工程、
を有し、
前記（ｃ）工程は、
（ｃ１）前記（ａ）工程で用いたマスクを用いて、断面視で前記第１面の法線に対して斜めの方向から平面視で前記第１半導体領域の前記第２方向の一端部に隣接する部分に前記第３不純物を導入する工程、
（ｃ２）前記（ａ）工程で用いたマスクを用いて、断面視で前記第１面の法線に対して斜めの方向から平面視で前記第１半導体領域の前記第２方向の他端部に隣接する部分に前記第３不純物を導入する工程、
を有する、半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記（ｅ）工程は、
（ｅ１）前記第１半導体領域の前記第１方向の両端部に隣接する第１部分上に第１絶縁膜を形成する工程、
（ｅ２）前記第１半導体領域の前記第２方向の両端部に隣接する第２部分上に第２絶縁膜を形成する工程、
を有し、
前記第１絶縁膜の厚さは、前記第２絶縁膜の厚さより厚い、半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、
前記（ｆ）工程は、
（ｆ１）前記絶縁膜上に多結晶シリコン膜を堆積する工程、
（ｆ２）前記多結晶シリコン膜を加工し、前記ゲート電極を形成する工程、
を有し、
前記第１半導体領域の前記第１方向の両端部側に位置する前記ゲート電極は、前記第１半導体領域の前記第１方向の両端部から離れており、
前記第１半導体領域の前記第２方向の両端部側に位置する前記ゲート電極は、前記第３半導体領域に平面視で重なっている、半導体装置の製造方法。
【請求項１３】
請求項１１記載の半導体装置の製造方法において、
前記第１部分の第２導電型の不純物の濃度をＮＡ１、前記絶縁膜のうち、前記第１半導体領域の前記第１方向の両端部に隣接する第１部分上に形成された第１絶縁膜の厚さをｔｏｘ１とし、
前記第２部分の第２導電型の不純物の濃度をＮＡ２、前記絶縁膜のうち、前記第１半導体領域の前記第２方向の両端部に隣接する第２部分上に形成された第２絶縁膜の厚さをｔｏｘ２としたときに、
ｔｏｘ１×√ＮＡ１＞ｔｏｘ２×√ＮＡ２
の関係を満たす、半導体装置の製造方法。
【請求項１４】
（ａ）第１面と、前記第１面の反対側の第２面とを有する第１導電型の半導体基板の前記第１面側から第１不純物を導入し、前記第１面に、平面視で第１方向の長さが前記第１方向に交差する第２方向の長さより長く、かつ、断面視で前記第１面から前記半導体基板の深さ方向に延びる第１導電型の第１半導体領域を形成する工程、
（ｂ）前記第１面側から第２不純物を導入し、前記第１半導体領域の底部側に、平面視で前記第１半導体領域を覆い、かつ、断面視で前記第１半導体領域の底部から前記半導体基板の深さ方向に延びる、前記第１導電型とは逆の第２導電型の第２半導体領域を形成する工程、
（ｃ）前記第１面側から第３不純物を導入し、平面視で前記第１半導体領域の前記第２方向の両端部に隣接する部分に、断面視で前記第１面から前記第２半導体領域に達するように延びる第２導電型の第３半導体領域を形成する工程、
（ｄ）前記半導体基板の前記第１面上に絶縁膜を形成する工程、
（ｅ）前記絶縁膜上にゲート電極を形成する工程、
を有し、
前記（ｄ）工程は、
（ｄ１）前記第１半導体領域の前記第１方向の両端部に隣接する第１部分上に第１絶縁膜を形成する工程、
（ｄ２）前記第１半導体領域の前記第２方向の両端部に隣接する第２部分上に第２絶縁膜を形成する工程、
を有し、
前記第１絶縁膜の厚さは、前記第２絶縁膜の厚さより厚い、半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、
前記（ｅ）工程は、
（ｅ１）前記絶縁膜上に多結晶シリコン膜を堆積する工程、
（ｅ２）前記多結晶シリコン膜を加工し、前記ゲート電極を形成する工程、
を有し、
前記第１半導体領域の前記第１方向の両端部側に位置する前記ゲート電極は、前記第１半導体領域の前記第１方向の両端部から離れた状態で前記第１絶縁膜上に形成され、
前記第１半導体領域の前記第２方向の両端部側に位置する前記ゲート電極は、前記第３半導体領域に平面視で重なった状態で前記第２絶縁膜上に形成されている、半導体装置の製造方法。