(57)【要約】通常の動作電圧を超えるプログラミング電圧を用いたプログラミング可能な回路のためのステアリング回路は、複数個のステアリング・トランジスタを備える。少なくとも１つのステアリング・トランジスタは、そのゲートが、ブートストラップ・トランジスタにより駆動されるようにしている。
2005536112.tif 000002
【特許請求の範囲】
【請求項１】
電圧プログラミング可能素子のためのプログラミング電圧ステアリング回路であって、
前記電圧プログラミング可能素子と第１のプログラミング電位との間に結合された第１のステアリング・トランジスタであって、ブートストラップされるゲートを有する前記第１のステアリング・トランジスタと、
前記電圧プログラミング可能素子と第２のプログラミング電位との間に結合された第２のステアリング・トランジスタであって、ブートストラップされるゲートを有する前記第２のステアリング・トランジスタと、
を備えたプログラミング電圧ステアリング回路。
【請求項２】
前記電圧プログラミング可能素子は、アンチヒューズを備える請求項１に記載のプログラミング電圧ステアリング回路。
【請求項３】
前記ブートストラップされるゲートは、ブートストラップ・トランジスタを備え、該ブートストラップ・トランジスタは、前記第１及び第２のステアリング・トランジスタの少なくとも一方のゲートに結合される第１のソース／ドレイン端子と、第１の制御信号の電源に結合される第２のソース／ドレイン端子と、第２の制御信号の電源に結合されるゲートとを有する請求項１に記載のプログラミング電圧ステアリング回路。
【請求項４】
前記電圧プログラミング可能素子は、アンチヒューズを備える請求項３に記載のプログラミング電圧ステアリング回路。
【請求項５】
前記第１の制御信号の電源と前記第２の制御信号の電源とは同じである請求項３に記載のプログラミング電圧ステアリング回路。
【請求項６】
第１の回路ノードと第２の回路ノードとの間に結合される電圧プログラミング可能素子をプログラミングするためのプログラミング電圧ステアリング回路であって、
プログラミング電位源と前記第１の回路ノードとの間に直列に結合される第１のステアリング・トランジスタ及び第２のステアリング・トランジスタであって、各々ゲートを有する前記第１のステアリング・トランジスタ及び第２のステアリング・トランジスタと、
接地電位と前記第２の回路ノードとの間に直列に結合される第３のステアリング・トランジスタ及び第４のステアリング・トランジスタであって、各々ゲートを有する前記第３のステアリング・トランジスタ及び第４のステアリング・トランジスタと、
前記第１のステアリング・トランジスタのゲートを駆動するよう結合される第１のブートストラップ・トランジスタと、
前記第２のステアリング・トランジスタのゲートを駆動するよう結合される第２のブートストラップ・トランジスタと、
前記第３のステアリング・トランジスタのゲートを駆動するよう結合される第３のブートストラップ・トランジスタと、
を備えたプログラミング電圧ステアリング回路。
【請求項７】
前記第１のブートストラップ・トランジスタは、前記第１のステアリング・トランジスタの前記ゲートに結合される第１のソース／ドレイン端子と、第１の制御電圧源に結合される第２のソース／ドレイン端子と、第２の制御電圧源に結合されるゲートとを有し、
前記第２のブートストラップ・トランジスタは、前記第２のステアリング・トランジスタの前記ゲートに結合される第１のソース／ドレイン端子と、第３の制御電圧源に結合される第２のソース／ドレイン端子と、第４の制御電圧源に結合されるゲートとを有する、
請求項６に記載のプログラミング電圧ステアリング回路。
【請求項８】
前記第１乃至第４の制御電圧源は同じである請求項７に記載のプログラミング電圧ステアリング回路。
【請求項９】
前記電圧プログラミング可能素子は、アンチヒューズを備える請求項６に記載のプログラミング電圧ステアリング回路。
【請求項１０】
切換え可能のプログラミング電位に結合された電圧プログラミング可能素子をプログラミングするための方法であって、
第１のプログラミング電位と電圧プログラミング可能素子との間に結合された第１のステアリング・トランジスタのゲートを第１のブートストラップ・トランジスタを介して駆動する段階と、
第２のプログラミング電位と電圧プログラミング可能素子との間に結合された第２のステアリング・トランジスタを第２のブートストラップ・トランジスタを介して駆動する段階と、
前記第１のプログラミング電位をターンオンする段階と、
を含む方法。
【請求項１１】
第１の回路ノードと第２の回路ノードとの間に結合される電圧プログラミング可能素子をプログラミングするためのプログラミング電圧ステアリング回路であって、
プログラミング電位源と前記第１の回路ノードとの間に直列に結合される第１のステアリング・トランジスタ及び第２のステアリング・トランジスタであって、各々ゲートを有する前記第１のステアリング・トランジスタ及び第２のステアリング・トランジスタと、
接地電位と前記第２の回路ノードとの間に直列に結合される第３のステアリング・トランジスタ及び第４のステアリング・トランジスタであって、各々ゲートを有する前記第３のステアリング・トランジスタ及び第４のステアリング・トランジスタと、
前記第１のステアリング・トランジスタのゲートを駆動するよう結合される第１のブートストラップ・トランジスタと、
前記第２のステアリング・トランジスタのゲートを駆動するよう結合される第２のブートストラップ・トランジスタと、
前記第３のステアリング・トランジスタのゲートを駆動するよう結合される第３のブートストラップ・トランジスタと、
プログラミング電位源と前記第２の回路ノードとの間に直列に結合される第５のステアリング・トランジスタ及び第６のステアリング・トランジスタであって、各々ゲートを有する前記第５のステアリング・トランジスタ及び第６のステアリング・トランジスタと、
接地電位と前記第１の回路ノードとの間に直列に結合される第７のステアリング・トランジスタ及び第８のステアリング・トランジスタであって、各々ゲートを有する前記第７のステアリング・トランジスタ及び第８のステアリング・トランジスタと、
前記第５のステアリング・トランジスタのゲートを駆動するよう結合される第４のブートストラップ・トランジスタと、
前記第６のステアリング・トランジスタのゲートを駆動するよう結合される第５のブートストラップ・トランジスタと、
前記第７のステアリング・トランジスタのゲートを駆動するよう結合される第６のブートストラップ・トランジスタと、
を備えたプログラミング電圧ステアリング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の回路は、現場でプログラム可能なゲート・アレイ（“ＦＰＧＡｓ”）におけるものを含むアンチヒューズをプログラミングすることに関する。
【背景技術】
【０００２】
アンチヒューズ装置は、集積回路において良く知られている。アンチヒューズ装置は、アンチヒューズ材料の少なくとも１つの層によって分離された一対の導電電極を備え、１つ以上の拡散障壁層を含み得る。プログラミングに先立って、アンチヒューズは２つの電極間に非常に高い抵抗を呈して、開回路であると見なされ得る。プログラミング・プロセスは、アンチヒューズ材料を破裂させて、２つの導電電極間に低インピーダンスの接続を創成する。
【０００３】
ＦＰＧＡのためのプログラミング回路オーバーヘッドは、莫大なダイの空間を取る。このオーバーヘッドの減少は製造者に対してかなりの価格の節約を表す。
【０００４】
図１を参照すると、アンチヒューズ１０は、２つのワイヤリング・セグメント１２及び１４間に結合されて示されている。アンチヒューズ１０がプログラミングされると、ワイヤリング・セグメント１２及び１４間にアンチヒューズ１０を介して接続が創成される。ワイヤリング・セグメント１２とプログラミング電位Ｖｐｐの電源との間には、第１及び第２のステアリング・トランジスタ１６及び１８が結合されている。ワイヤリング・セグメント１４と接地電位２６との間には、第３及び第４のステアリング・トランジスタ２２及び２４が結合される。ステアリング・トランジスタ１６、１８、２２、及び２４は、プログラミングされるべきアンチヒューズ１０へのプログラミング電位Ｖｐｐ及び接地電位をステアリングするもしくは操舵するように用いられる。アンチヒューズ１０は、４つのすべてのステアリング・トランジスタがターンオンしたときにプログラミングされる。図１の例において、ステアリング・トランジスタ１６、１８、２２、及び２４のすべてに対するＶｇは、７ボルトに設定される。
【０００５】
図１の吟味から分かるように、第３及び第４のステアリング・トランジスタは、各々、小さいソース・バイアス電圧を有する。ステアリング・トランジスタ２４は、そのソースが接地に直接結合されているので、ゼロ・ボルトのソース・バイアスを有し、ステアリング・トランジスタ２２は、トランジスタ２４にかかる電圧降下によって生じる１ボルトのソース・バイアスを有する。従って、ステアリング・トランジスタ２４に対するＶＧＳは７ボルトであり、ステアリング・トランジスタ２２に対するＶＧＳは６ボルトである。
【０００６】
他方、第１及び第２のステアリング・トランジスタ１６及び１８は、各々、大きいソース・バイアス（Ｖｓ）を有し、図１に示される設計においては、Ｖｐｐが６ボルトである場合に、それぞれ３及び５ボルトである。この特定の設計においては、４つのステアリング・トランジスタの各々のゲートに７ボルトが印加される。ステアリング・トランジスタ１６及び１８上のゲート電圧及び大きいソース・バイアスは、これらトランジスタにかかるＶＧＳ電圧がそれぞれ２及び４ボルトという低いものになるという結果をもたらす。低いＶＧＳ電圧に起因して、トランジスタ１６及び１８における駆動電流は低いものであり、従って、これを補償するために、トランジスタ１６及び１８は、アンチヒューズを適正にプログラムするよう大きくしなければならない。ステアリング・トランジスタのサイズが増加するにつれてダイのサイズも増加し、これにより、価格も増加する。また、大きいトランジスタの場合、容量も増加し、それにより、動作回路の速度を遅くする。
【発明の開示】
【課題を解決するための手段】
【０００７】
開示された回路は、複数のステアリング・トランジスタ及び少なくとも１つのブートストラッピング・トランジスタを備えたプログラミング・ステアリング回路に関する。少なくとも１つのブートストラッピング・トランジスタのドレインは、少なくとも１つのステアリング・トランジスタのゲートに結合される。
【０００８】
ここに開示されたシステムの特徴及び長所は、開示されたシステムの原理を用いている示された実施形態を述べる添付図面及び開示されたシステムの以下の詳細な説明を参照することにより、一層良好に理解されるであろう。
【発明を実施するための最良の形態】
【０００９】
本発明の以下の説明は、説明のためだけであり、何等制限的なものではないということを、当業者には認識されるであろう。本発明の他の実施形態は、この開示の恩恵を有するかかる当業者に対して自ずと連想されるであろう。
【００１０】
最近、トランジスタの縮小化により、ゲートのブレイクダウンが下がってきており、それ故、ゲートのブレイクダウンは今やジャンクションのブレイクダウンよりも大いに低い。このように、この縮小化は、図１に示されたもののようなアンチヒューズ・プログラム回路の性能を改善するために、容量性ブートストラッピングを用いることを可能とする。さて、図２を参照すると、同じアンチヒューズ１０が、同じ２つのワイヤリング・セグメント１２及び１４間に結合されて示されている。図１のプログラミング回路におけるように、第１及び第２のステアリング・トランジスタ１６及び１８が、ワイヤリング・セグメント１２とプログラミング電位Ｖｐｐのソースとの間に結合されて示されており、第３及び第４のステアリング・トランジスタ２２及び２４が、ワイヤリング・セグメント１４と接地電位２６との間に結合されて示されている。アンチヒューズ１０は、４つのすべてのステアリング・トランジスタがターンオンしたときにプログラミングされる。
【００１１】
図２の吟味から分かるように、第１及び第２のステアリング・トランジスタ１６及び１８に対するそれぞれのゲート駆動信号は、それぞれブートストラップ・トランジスタ２８及び３０を介して供給される。図１の回路におけるように、ステアリング・トランジスタ２２及び２４に対するＶｇは、７ボルトに設定され、ブートストラップ・トランジスタ２８及び３０のゲートは、７ボルトのＶｇ電位で共通のゲート・ラインから駆動される。
【００１２】
当業者によって理解されるように、ブートストラッピングとは、ノードの容量を用いて、トランジスタのソースにおける電圧が上昇するにつれてトランジスタのゲート上の電圧を高めることである。さて、図２及び図３Ａ及び図３Ｂを参照すると、図２の回路におけるアンチヒューズ１０をプログラムすることが望まれるとき、ステアリング・トランジスタ２２及び２４を介してワイヤリング・セグメント１４に接地電位が供給され、そしてステアリング・トランジスタ１６及び１８を介してワイヤリング１２にＶｐｐ電位が供給される。図２から分かり得るように、ブートストラップ・トランジスタ２８及び３０の各々の左手のソース／ドレイン端子には７ボルトが供給され、双方のブートストラップ・トランジスタ２８及び３０のゲートは、７ボルトに駆動される。次に、Ｖｐｐ電位が６ボルトに上昇したとき、ブートストラップ動作により、ステアリング・トランジスタ１６のゲートにおける電位が１１ボルトに上昇し、ステアリング・トランジスタ１８のゲートにおける電位が９ボルトに上昇する。これらの条件下で、ステアリング・トランジスタ１６に対するＶＧＳは６ボルトであり、ステアリング・トランジスタ１８に対するＶＧＳも６ボルトであり、このように、図１の回路での問題を回避しているということが分かり得る。トランジスタ２８及び３０のソースに７ボルトを印加することは、これらのトランジスタをダイオードのように動作させる効果を有するということが当業者には観察されるであろう。
【００１３】
この動作は、図３Ａ及び図３Ｂに見ることができる。図３Ａは、ブートストラップ・トランジスタ３４と結合したステアリング・トランジスタ３２を含む回路の等価的な概略図である。点線のコンデンサ３６は、ステアリング・トランジスタ３２のゲート上のコンデンサであり、優勢なコンデンサである。図３Ｂの上のトレースは、ステアリング・トランジスタ３２のゲートにおける電圧を示す。図３Ｂにおける点線３８は、Ｖｐｐがターンオンされた時刻を示し、ステアリング・トランジスタ３２のゲート上の電圧が、ゲートのコンデンサにより、初期値から一層高い値にブートストラップされたことを示す。図３Ｂの下の２つのトレースは、ステアリング・トランジスタ１６のドレインにＶｐｐが印加されたとき、図２のステアリング・トランジスタ１６及び１８のゲート上の電圧が一層高い電圧に相対的にブートストラップされることを示す。
【００１４】
この設計は、ステアリング・トランジスタ１６及び１８が一層小さくて良いことを許容し、このことは、ダイの面積を節約して容量を減らし、これにより、価格を減少すると共に動作速度を高める。
【００１５】
図４を参照すると、２つのアンチヒューズ５０及び５２のプログラミングを許容するよう双方向プログラミング経路を提供する例証的な回路の一実施形態が示される。アンチヒューズ５０は、ワイヤリング・セグメント５４及び５６間に結合され、アンチヒューズ５２は、ワイヤリング・セグメント５８及び６０間に結合される。
【００１６】
アンチヒューズ５０及び５２のためのプログラミング回路は、双方が、同じ前置ドライバ・トランジスタ６２、６４、６６、６８、７０及び７２を共用する。ステアリング・トランジスタ７４、及び７８並びにブートストラップ・トランジスタ７６及び８０は、アンチヒューズ５０をプログラミングするために用いられステアリング・トランジスタ８２及び８６並びにブートストラップ・トランジスタ８４及び８８は、アンチヒューズ５２をプログラミングするために用いられる。トランジスタ６６、７２、７６、８０、８８のゲートは、常に高いままでＶｇ電位であって良い。
【００１７】
図４の回路の動作の例として、アンチヒューズ５０がプログラミングされるべきであるならば、次に、トランジスタ７４及び７８がターンオンされなければならず、アンチヒューズ５２がプログラミングされることを阻止するための注文で、トランジスタ８２及び８６はオフに保たれなければならない。さらに、ワイヤリング・セグメント５４を介してアンチヒューズ５０に最大の正の電位が供給されるべきである場合の電流経路を完全にするために、トランジスタ６２及び７０がターンオンされなければならない。ブートストラップ・トランジスタ６６、７２、７６、８０及び８８のゲートはＶｇにされなければならない。これは、Ｖｐｐ電圧を傾斜上昇させる（ramping up）前にブートストラップ・トランジスタ７２、７６及び８０のソース以下の一つの閾値電圧にステアリング・トランジスタ７０、７４及び８０のゲートを充電する。トランジスタ６６及び８８をターンオンすれば、ゲート・ターンオフ信号がトランジスタ６４及び８６のゲートに提起されるのを許容する。このことが行われると、Ｖｐｐは、ゼロから所望の電圧まで上昇され得る。このことは、ステアリング・トランジスタ７０、７４及び７８のゲートにおける電位がＶｐｐと共に上昇するようにし、これにより、それらのソース電圧が上昇するとき、これらのステアリング・トランジスタの電流駆動能力を維持する。
【００１８】
反対方向の電流の流れでもってアンチヒューズ５０をプログラムすることが望まれる場合、次に、トランジスタ６２及び７０の代わりに、トランジスタ６４及び６８がターンオンされるであろう。
【００１９】
アンチヒューズ５０をプログラミングする上述の例から、ブートストラップ・トランジスタ７６及び８０のソースにゼロ電圧を印加することによってステアリング・トランジスタ７４及び７８をターンオフし、そしてブートストラップ・トランジスタ８４及び８８のゲートにＶｇと同じ電圧を印加することによってステアリング・トランジスタ８２及び８６をターンオンするということにより、アンチヒューズ５２をプログラムすることができるのは、当業者に理解されるであろう。また、一方向だけにおけるプログラミング電流の流れが望まれる場合には、トランジスタ６４、６６及び６８は必要とされないであろうことも、当業者には分かるであろう。
【００２０】
開示された発明を実施するに際し、ここで説明した発明の実施形態に対し種々の代替が用いられ得ることが理解されるべきである。添付の特許請求の範囲が開示された発明の範囲を限定するものであり、それら特許請求の範囲及びそれらの等価物の範囲内にある構造及び方法がそれによって包含されるものであることを意図している。
【図面の簡単な説明】
【００２１】
【図１】従来のアンチヒューズ・プログラミング回路を示す図である。
【図２】開示された回路の単純化された一実施形態を示す概略図である。
【図３Ａ】ブートストラップ動作を示す図２の回路の部分を示す等価概略図である。
【図３Ｂ】図３Ａの回路の電圧ブートストラップ動作を示すグラフ図である。
【図４】２つのプログラミング可能なアンチヒューズを有する開示された回路のもう１つの実施形態を示す単純概略図である。
【符号の説明】
【００２２】
１０、５０、５２・・・アンチヒューズ、１２、１４、５４、５６、５８、６０・・・ワイヤリング・セグメント、１６、１８、２２、２４、７４、７８、８２、８６・・・ステアリング・トランジスタ、２８、３０、７６、８０、８４、８８・・・ブートストラップ・トランジスタ、６２、６４、６６、６８、７０、７２・・・前置ドライバ・トランジスタ、Ｖｐｐ・・・プログラミング電位、２６・・・接地電位。
【図１】
2005536112.tif 000003
【図２】
2005536112.tif 000004
2005536112.tif 000005
【図４】
2005536112.tif 000006
【手続補正書】
【提出日】平成16年3月8日(2004.3.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
アンチヒューズ５０及び５２のためのプログラミング回路は、双方が、同じ前置ドライバ・トランジスタ６２、６４、６６、６８、７０及び７２を共用する。ステアリング・トランジスタ７４及び７８並びにブートストラップ・トランジスタ７６及び８０は、アンチヒューズ５０をプログラミングするために用いられ、ステアリング・トランジスタ８２及び８６並びにブートストラップ・トランジスタ８４及び８８は、アンチヒューズ５２をプログラミングするために用いられる。トランジスタ６６、７２、７６、８０、及び８８のゲートは、常に高いままでＶｇ電位であって良い。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
図４の回路の動作の例として、アンチヒューズ５０がプログラミングされるべきであるならば、次に、ステアリング・トランジスタ７４及び７８がターンオンされなければならず、アンチヒューズ５２がプログラミングされることを阻止するために、ステアリング・トランジスタ８２及び８６はオフに保たれなければならない。さらに、ワイヤリング・セグメント５４を介してアンチヒューズ５０に最大の正の電位が供給されるべきである場合の電流経路を完全にするために、ステアリング・トランジスタ６２及び７０がターンオンされなければならない。ブートストラップ・トランジスタ６６、７２、７６、８０及び８８のゲートはＶｇにされなければならない。これは、Ｖｐｐ電圧を傾斜上昇させる（ramping up）前にブートストラップ・トランジスタ７２、７６及び８０のソース以下の一つの閾値電圧にステアリング・トランジスタ７０、７４及び７８のゲートを充電する。ブートストラップ・トランジスタ６６及び８８をターンオンすれば、ゲート・ターンオフ信号がステアリング・トランジスタ６４及び８６のゲートに提起されるのを許容する。このことが行われると、Ｖｐｐは、ゼロから所望の電圧まで上昇され得る。このことは、ステアリング・トランジスタ７０、７４及び７８のゲートにおける電位がＶｐｐと共に上昇するようにし、これにより、それらのソース電圧が上昇するとき、これらのステアリング・トランジスタの電流駆動能力を維持する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
反対方向の電流の流れでもってアンチヒューズ５０をプログラムすることが望まれる場合、次に、ステアリング・トランジスタ６２及び７０の代わりに、ステアリング・トランジスタ６４及び６８がターンオンされるであろう。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
アンチヒューズ５０をプログラミングする上述の例から、ブートストラップ・トランジスタ７６及び８０のソースにゼロ電圧を印加することによってステアリング・トランジスタ７４及び７８をターンオフし、そしてブートストラップ・トランジスタ８４及び８８のゲートにＶｇと同じ電圧を印加することによってステアリング・トランジスタ８２及び８６をターンオンするということにより、アンチヒューズ５２をプログラムすることができるのは、当業者に理解されるであろう。また、一方向だけにおけるプログラミング電流の流れが望まれる場合には、ステアリング・トランジスタ６４、ブートストラップ・トランジスタ６６及びステアリング・トランジスタ６８は必要とされないであろうことも、当業者には分かるであろう。


【国際調査報告】
2005536112.tif 000007