(57)【要約】Ａ／Ｄ変換部はアナログ値のホールド期間中に、２度Ａ／Ｄ変換動作を行い、第１回目の変換動作では、前記アナログ値を第１の基準電圧と比較して比較結果を第１の変換データとして出力し、第２回目の変換動作では、前記アナログ値を第２の基準電圧と比較して比較結果を第２の変換データとして出力する。第２の基準電圧は第１の基準電圧に対して、最小分解能の電圧を加算または減算した電圧である。デジタル処理部は、第１、第２の変換データの誤差をデジタル処理によって平均化処理することにより、Ａ／Ｄ変換誤差を検出し、その検出結果を制御値としてＡ／Ｄ変換部へ帰還して電圧制御を行う。
2011099367.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力信号のアナログ値をサンプリングし、一定期間ホールドするサンプルホールド部と、該サンプルホールド部からのアナログ入力電圧をデジタル出力に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部に第１の基準電圧、第２の基準電圧の一方を切替え付与する基準電圧生成部と、前記デジタル出力を読み込み、これを補正するための制御値を求めて前記Ａ／Ｄ変換部に出力する機能を持つデジタル処理部を含み、
前記Ａ／Ｄ変換部は前記アナログ値のホールド期間中に、２度アナログ値をデジタル値へ変換する動作を行い、第１回目の変換動作では、前記アナログ値を前記第１の基準電圧と比較して比較結果を第１の変換データとして出力し、第２回目の変換動作では、前記アナログ値を前記第２の基準電圧と比較して比較結果を第２の変換データとして出力し、
前記第２の基準電圧は前記第１の基準電圧に対して、最小分解能分の電圧を加算又は減算した電圧とされ、
前記デジタル処理部は、前記第１、第２の変換データの誤差をデジタル処理によって平均化処理することによりＡ／Ｄ変換誤差を検出し、その検出結果を前記制御値として前記Ａ／Ｄ変換部へ帰還して電圧制御を行い、この動作を繰り返すことにより変換誤差を低減することを特徴とするＡ／Ｄ変換装置。
【請求項２】
請求項１に記載のＡ／Ｄ変換装置において、
前記Ａ／Ｄ変換部は、複数のコンパレータと、これら複数のコンパレータのそれぞれの前段に接続されて対応するコンパレータのオフセットをキャンセルする機能を持つ複数のプレアンプとを含み、前記制御値は前記複数のプレアンプに帰還されて電圧制御が行なわれることを特徴とするＡ／Ｄ変換装置。
【請求項３】
請求項２に記載のＡ／Ｄ変換装置において、
前記基準電圧生成部は前記第１の基準電圧を規定する正電位、負電位を持つ第１の基準電圧源と、前記第２の基準電圧を規定する正電位、負電位を持つ第２の基準電圧源と、複数の抵抗を直列接続してなり前記複数のプレアンプに接続された抵抗列と、前記抵抗列の両端に前記第１の基準電圧源、前記第２の基準電圧源の一方を接続する切替え部と、含むことを特徴とするＡ／Ｄ変換装置。
【請求項４】
請求項３に記載のＡ／Ｄ変換装置において、
前記第２の基準電圧源は、前記第２の基準電圧を規定する正電位、負電位として、前記第１の基準電圧源の正電位及び負電位の両電位に最小分解能分の電圧を加算又は減算した正電位及び負電位を有し、
前記切替え部は、前記抵抗列の両端に、前記第１の基準電圧源の正電位及び負電位を接続するか、又は前記抵抗列の両端に、前記第２の基準電圧源の正電位及び負電位を接続することを特徴とするＡ／Ｄ変換装置。
【請求項５】
請求項３に記載のＡ／Ｄ変換装置において、
前記第２の基準電圧源は、前記第２の基準電圧を規定する正電位、負電位として、前記第１の基準電圧源の正電位及び負電位と同じ正電位及び負電位を有し、
前記切替え部は、前記抵抗列の両端に、前記第１の基準電圧源の正電位及び負電位を接続すると共に前記抵抗列の負電位側端部にもう一つの抵抗を直列に接続するか、又は前記抵抗列の両端に、前記第２の基準電圧源の正電位及び負低電位を接続すると共に該抵抗列の正電位側端部にもう一つの抵抗を直列に接続することを特徴とするＡ／Ｄ変換装置。
【請求項６】
アナログ入力信号のアナログ値をサンプリングし、一定期間ホールドするサンプルホールド部と、該サンプルホールド部からのアナログ入力電圧をデジタル出力に変換するＡ／Ｄ変換部と、前記デジタル出力を読み込み、これを補正するための制御値を求めて前記Ａ／Ｄ変換部に出力する機能を持つデジタル処理部を含むＡ／Ｄ変換装置のＡ／Ｄ変換補正方法であって、
前記アナログ値のホールド期間中に、２度アナログ値をデジタル値へ変換する動作を行い、第１回目の変換動作では、前記アナログ値を第１の基準電圧と比較して比較結果を第１の変換データとして出力し、第２回目の変換動作では、前記アナログ値を第２の基準電圧と比較して比較結果を第２の変換データとして出力し、
前記第２の基準電圧は前記第１の基準電圧に対して、最小分解能分の電圧を加算又は減算した電圧とし、
前記第１、第２の変換データの誤差をデジタル処理によって平均化処理することにより、Ａ／Ｄ変換誤差を検出して、その検出結果を前記制御値として前記Ａ／Ｄ変換部へ帰還して電圧制御を行い、この動作を繰り返すことにより変換誤差を低減することを特徴とするＡ／Ｄ変換補正方法。
【請求項７】
請求項６に記載のＡ／Ｄ変換補正方法において、
前記Ａ／Ｄ変換部を構成するために、複数のコンパレータと、これら複数のコンパレータのそれぞれの前段に接続されてそれぞれのオフセットをキャンセルする機能を持つ複数のプレアンプとを用意し、前記制御値を前記複数のプレアンプに帰還して電圧制御を行うことを特徴とするＡ／Ｄ変換補正方法。
【請求項８】
請求項７に記載のＡ／Ｄ変換補正方法において、
前記第１の基準電圧を規定する正電位、負電位を持つ第１の基準電圧源と、前記第２の基準電圧を規定する正電位、負電位を持つ第２の基準電圧源と、前記複数のプレアンプに接続される複数の抵抗を直列接続してなる抵抗列とを用意し、前記抵抗列の両端に前記第１の基準電圧源、前記第２の基準電圧源の一方を切替え接続することを特徴とするＡ／Ｄ変換補正方法。
【請求項９】
請求項８に記載のＡ／Ｄ変換補正方法において、
前記第２の基準電圧源は、前記第２の基準電圧を規定する正電位、負電位として、前記第１の基準電圧源の正電位及び負電位の両電位に最小分解能分の電圧を加算又は減算した正電位及び負電位を有し、
前記抵抗列の両端に、前記第１の基準電圧源の正電位及び負電位を接続するか、又は前記抵抗列の両端に、前記第２の基準電圧源の正電位及び負電位を切替え接続することを特徴とするＡ／Ｄ変換補正方法。
【請求項１０】
請求項８に記載のＡ／Ｄ変換補正方法において、
前記第２の基準電圧源は、前記第２の基準電圧を規定する正電位、負電位として、前記第１の基準電圧源の正電位及び負電位と同じ正電位及び負電位を有し、
前記抵抗列の両端に、前記第１の基準電圧源の正電位及び負電位を接続すると共に前記抵抗列の負電位側端部にもう一つの抵抗を直列に接続するか、又は前記抵抗列の両端に、前記第２の基準電圧源の正電位及び負低電位を接続すると共に該抵抗列の正電位側端部にもう一つの抵抗を直列に切替え接続することを特徴とするＡ／Ｄ変換補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換装置及びそのＡ／Ｄ変換補正方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の発達は目覚しく、それに伴いアナログ信号からデジタル信号へ変換するＡ（Ａｎａｌｏｇ）／Ｄ（Ｄｉｇｉｔａｌ）変換装置の高精度化への要求がますます高まってきている。
連続してＡ／Ｄ変換を行なっているときに、同時にＡ／Ｄ変換回路の校正を行う例を示す文献として、特許文献１と非特許文献１が挙げられる。
特許文献１に記載されたＡ／Ｄ変換装置は、図１に示すように、２つ以上のＡ／Ｄ変換回路ＡＤＣ１、ＡＤＣ２を備え、基準電圧発生部１０で生成した基準電圧信号を用いて校正を行う。制御部１の制御下で動作する切替え回路１１により、例えば一方のＡ／Ｄ変換回路ＡＤＣ１をアナログ入力信号ＡＩＳに接続したとき、他方のＡ／Ｄ変換回路ＡＤＣ２は基準電圧発生部１０に接続する。このような切替えを所定の時間間隔で行なうことにより、２つのＡ／Ｄ変換回路ＡＤＣ１、ＡＤＣ２は交互にアナログ入力信号ＡＩＳ、基準電圧発生部１０からの基準電圧信号の変換を行う。制御部１は、双方のＡ／Ｄ変換回路によって変換されたデジタル値（基準電圧信号に対する変換デジタル値）に基づく変換特性情報の平均値を記憶部１２に記憶させる。デジタル処理回路１３では、上記のようにして得た変換デジタル値の平均値を用いて変換値に対する補正を行うことによりＡ／Ｄ変換回路ＡＤＣ１、ＡＤＣ２に対する補正の精度を向上させる。デジタル処理回路１３は、補正されたデジタル出力信号ＤＯＳを出力する。
次に、図２、図３Ａ〜図３Ｃを参照して、非特許文献１に記載されているＡ／Ｄ変換装置の全体構成、校正方法について説明する。
非特許文献１に記載されているＡ／Ｄ変換装置は、２つのＡ／Ｄ変換回路２０Ａ、２０Ｂと、これらのそれぞれに組み合わされた基準電圧生成回路を備える。一方のＡ／Ｄ変換回路、ここではＡ／Ｄ変換回路２０Ａは、複数のプレアンプからなるプレアンプ部２１Ａと、複数のプレアンプに対応する複数のコンパレータから成るコンパレータ部２５Ａを含む。Ａ／Ｄ変換回路２０Ａには、直列接続された複数の抵抗Ｒ、Ｒ０、Ｒ１、Ｒ２、・・・、Ｒ８から成る抵抗列２２Ａが接続されている。抵抗列２２Ａの一端側には基準電圧源の負電位−Ｖｒｅｆが、他端側には基準電圧源の正電位＋Ｖｒｅｆがそれぞれ接続されている。これにより、抵抗Ｒ０とＲ１の接続点（ノード）、抵抗Ｒ１とＲ２の接続点、・・・、抵抗Ｒ７（図示せず）とＲ８の接続点からそれぞれ分圧による電圧（異なる値）が各プレアンプの一方の入力端子に入力される。つまり、抵抗列２２Ａと、負電位−Ｖｒｅｆ及び正電位＋Ｖｒｅｆを基準電圧として付与する基準電圧源は基準電圧生成部として作用する。各プレアンプの他方の入力にはアナログ入力信号ＡＩＳが入力される。
他方のＡ／Ｄ変換回路、ここではＡ／Ｄ変換回路２０ＢもＡ／Ｄ変換回路２０Ａと同様の構成（プレアンプ部２１Ｂ、コンパレータ部２５Ｂ）を含む。しかし、Ａ／Ｄ変換回路２０Ｂ側の基準電圧生成回路は、基準電圧源の負電位−Ｖｒｅｆ、正電位＋Ｖｒｅｆに対して１ＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）分だけ電圧をずらして付与する機能を有する。このために、直列接続された複数の抵抗Ｒ０、Ｒ１、Ｒ２、・・・、Ｒ８から成る抵抗列２２Ｂの一端側、他端側にそれぞれ、端子Ａ、Ｂの切替えを行なうスイッチ２４−１、２４−２が接続されている。しかも、スイッチ２４−１、２４−２が端子Ａ側にある時には抵抗列２２Ｂの両端に基準電圧源の正電位＋Ｖｒｅｆ、負電位−Ｖｒｅｆが接続されると共に抵抗列２２Ｂの負電位側端部に抵抗Ｒが直列に接続される一方、スイッチ２４−１、２４−２が端子Ｂ側にある時には抵抗列２２Ｂの両端に別の基準電圧源の正電位＋Ｖｒｅｆ＋１ＬＳＢ、負電位−Ｖｒｅｆ＋１ＬＳＢが接続されると共に抵抗列２２Ｂの正電位側端部に抵抗Ｒが直列に接続されるように構成されている。
なお、各コンパレータの入力側に接続されたプレアンプはそれぞれ出力オフセットを調整可能である。
デジタル処理部２６は、複数のコンパレータの出力をデジタル処理してデジタル値をデジタル出力信号ＤＯＳとして出力する。
校正方法は、同じアナログ入力信号ＡＩＳを同時に２つのＡ／Ｄ変換回路２０Ａ、２０Ｂによって変換することによって双方の出力データの無相関関係に基づいて校正を行う。例えば、Ａ／Ｄ変換回路２０Ａ、２０Ｂの双方の出力信号は、回路間ばらつき等によって異なる変換データが出力されるとする（図３Ａ）。その場合、Ａ／Ｄ変換回路２０Ａ、２０Ｂのうちの一方のプレアンプの出力オフセットを調整してやることにより、等価的にコンパレータの閾値を調整する。これらの調整によりＡ／Ｄ変換回路２０Ａ、２０Ｂの双方から出力される変換データを一致させるようにする。ただし、これだけでは、Ａ／Ｄ変換の線形性の補正ができないため、アナログ入力電圧に対して変換されるデジタル出力コードとの関係のステップは等間隔でなく非線形な特性を有しており、校正できたことにならない（図３Ｂ）。
そこで、他方のＡ／Ｄ変換回路２０Ｂに付与する基準電圧を１ＬＳＢ分だけ変化させるようにスイッチ２４−１、２４−２により切り替え、１ＬＳＢ（１ステップ）分ずらした基準電圧を基にデータ変換（Ａ／Ｄ変換）を行なう。この基準電圧をずらさない場合と、基準電圧をずらした場合の２つの条件下のデータ変換を繰り返す。この時、２つの基準電圧と比較した２つの出力データの関係は無相関関係にあり、デジタル処理部２６は、この２つの変換データをもとに平均化処理を実施し、線形性精度の補償を順次行ってゆく。この時、補償を行ってゆく上で、前述したコンパレータのプレアンプの出力オフセット調整を使用する。そして、データ変換を行ってゆくうちに、２つの変換誤差は平均化処理によって低減されていく（図３Ｃ）。
【特許文献１】特開２００８−１３１２９８号公報
【非特許文献１】Ｙｕｊｉ  Ｎａｋａｊｉｍａ，Ａｋｅｍｉ  Ｓａｋａｇｕｃｈｉ，Ｔｏｓｈｉｏ  Ｏｈｋｉｄｏ，Ｔｅｔｓｕｙａ  Ｍａｔｓｕｍｏｔｏ，ａｎｄ  Ｍｉｃｈｉｏ  Ｙｏｔｓｕｙａｎａｇｉ，「Ａ  Ｓｅｌｆ−Ｂａｃｋｇｒｏｕｎｄ  Ｃａｌｉｂｒａｔｅｄ  ６ｂ  ２．７ＧＳ／ｓ  ＡＤＣ  ｗｉｔｈ  Ｃａｓｃａｄｅ−Ｃａｌｉｂｒａｔｅｄ  Ｆｏｌｄｉｎｇ−Ｉｎｔｅｒｐｏｌａｔｉｎｇ  Ａｒｃｈｉｔｅｃｔｕｒｅ」ＩＥＥＥ  ２００９  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｃｉｒｃｕｉｔｓ，ｐｐ２６６−２６７（２００９）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１あるいは非特許文献１に記載されているＡ／Ｄ変換装置は、連続してＡ／Ｄ変換を行なっているとき、同時にＡ／Ｄ変換回路の校正が可能であるが、複数のＡ／Ｄ変換回路が必要となり、Ａ／Ｄ変換装置全体の消費電力や回路面積の増加に繋がる。
本発明はこうした状況に鑑みてなされたものであり、複数のＡ／Ｄ変換回路を備えずして、連続してＡ／Ｄ変換を行っているときに、同時にＡ／Ｄ変換回路の校正を行うことのできるＡ／Ｄ変換装置を提供しようとするものである。
【課題を解決するための手段】
【０００４】
本発明の第１の態様によれば、アナログ入力信号のアナログ値をサンプリングし、一定期間ホールドするサンプルホールド部と、該サンプルホールド部からのアナログ入力電圧をデジタル出力に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部に第１の基準電圧、第２の基準電圧の一方を付与する基準電圧生成部と、前記デジタル出力を読み込み、これを補正するための制御値を求めて前記Ａ／Ｄ変換部に出力する機能を持つデジタル処理部を含むＡ／Ｄ変換装置が提供される。本Ａ／Ｄ変換装置においては、前記Ａ／Ｄ変換部は前記アナログ値のホールド期間中に、２度アナログ値をデジタル値へ変換する動作を行う。前記Ａ／Ｄ変換部は、第１回目の変換動作では、前記アナログ値を前記第１の基準電圧と比較して比較結果を第１の変換データとして出力し、第２回目の変換動作では、前記アナログ値を前記第２の基準電圧と比較して比較結果を第２の変換データとして出力する。前記第２の基準電圧は前記第１の基準電圧に対して、最小分解能分の電圧を加算又は減算した電圧とされる。前記デジタル処理部は、前記第１、第２の変換データの誤差をデジタル処理によって平均化処理することによりＡ／Ｄ変換誤差を検出し、その検出結果を前記制御値として前記Ａ／Ｄ変換部へ帰還して電圧制御を行い、この動作を繰り返す。これにより変換誤差が低減される。
本発明の第２の態様によれば、アナログ入力信号のアナログ値をサンプリングし、一定期間ホールドするサンプルホールド部と、該サンプルホールド部からのアナログ入力電圧をデジタル出力に変換するＡ／Ｄ変換部と、前記デジタル出力を読み込み、これを補正するための制御値を求めて前記Ａ／Ｄ変換部に出力する機能を持つデジタル処理部を含むＡ／Ｄ変換装置のＡ／Ｄ変換補正方法が提供される。本Ａ／Ｄ変換補正方法においては、前記アナログ値のホールド期間中に、２度アナログ値をデジタル値へ変換する動作が行われる。第１回目の変換動作では、前記アナログ値と第１の基準電圧との比較が行なわれ、その比較結果が第１の変換データとして出力される。第２回目の変換動作では、前記アナログ値と第２の基準電圧との比較が行なわれ、その比較結果が第２の変換データとして出力される。前記第２の基準電圧は前記第１の基準電圧に対して、最小分解能分の電圧を加算又は減算した電圧とされる。前記第１、第２の変換データの誤差がデジタル処理によって平均化処理されることにより、Ａ／Ｄ変換誤差が検出される。その検出結果を前記制御値として前記Ａ／Ｄ変換部へ帰還して電圧制御が行われ、この動作が繰り返される。これにより変換誤差が低減される。
【発明の効果】
【０００５】
本発明によれば、Ａ／Ｄ変換を行ないつつ、同時に校正することを１つのＡ／Ｄ変換部で達成でき、回路面積、処理作業および消費電力の削減を実現することができる。
【図面の簡単な説明】
【０００６】
図１は、Ａ／Ｄ変換装置の一例を説明するための図である。
図２は、Ａ／Ｄ変換装置の別の例を説明するための図である。
図３Ａ〜図３Ｃは、図２に示されたＡ／Ｄ変換装置の動作を説明するための特性図である、
図４は、本発明の第１の実施例によるＡ／Ｄ変換装置の構成を示した図である。
図５は、図４に示されたＡ／Ｄ変換装置の動作原理を説明するための図である。
図６は、図４に示されたＡ／Ｄ変換装置の動作原理を説明するための図である。
図７は、図４に示されたＡ／Ｄ変換装置の動作を説明するための図である。
図８は、本発明の第２の実施例によるＡ／Ｄ変換装置の構成を示した図である。
図９は、本発明の第３の実施例によるＡ／Ｄ変換装置の構成を示した図である。
【発明を実施するための形態】
【０００７】
はじめに、図４を参照して、本発明の原理を説明する。
図４に示すＡ／Ｄ変換装置は、複数のコンパレータとそれらのオフセット誤差をキャンセルできる機能を備える複数のプレアンプを含むＡ／Ｄ変換部（Ａ／Ｄ変換回路）と基準電圧生成部を備える。基準電圧生成部は第１の基準電圧をＡ／Ｄ変換部に付与するか、又は第１の基準電圧に対して１ＬＳＢ分の電圧を加算又は減算した電圧を第２の基準電圧としてＡ／Ｄ変換部に付与する機能を有する。第１、第２の基準電圧生成のために、例えば、複数の抵抗を直列接続してなる抵抗列（抵抗ラダー）が用いられる。この場合、抵抗列における隣り合う抵抗の接続点（ノード）から取り出される複数の分電圧がＡ／Ｄ変換部における複数のプレアンプに入力される。以下では、Ａ／Ｄ変換部に付与される複数の分電圧をまとめて第１の基準電圧、又は第２の基準電圧と呼ぶ。もし、抵抗列の各抵抗に製造ばらつき等によって抵抗値にばらつきがある場合、或いは、アナログ入力電圧と第１、第２の基準電圧とを比較して”１”／”０”判定を行う各コンパレータのしきい値にばらつきが存在する場合は、第１の基準電圧を用いた場合と第２の基準電圧を用いた場合の２つのＡ／Ｄ変換データは１コードずれた変換結果ではなく、同じコードが変換されることがある。つまり変換誤差を生じた結果が得られることがある。これら変換誤差の結果をもとに補正値が求められる。
図４は本発明の実施例によるＡ／Ｄ変換装置の原理を説明するための図である。詳しくは後述するが、ここでは入力されるアナログ入力信号ＡＩＳをサンプルホールド部４１によってサンプリングし、その値を一定期間（ホールド期間）保持する。このホールド期間内に、Ａ／Ｄ変換部４２は、保持されたアナログ電圧を基に、基準電圧との比較によって２回、アナログ値からデジタルデータへの変換作業を行う。Ａ／Ｄ変換部４２は、第１回目の変換作業では第１の基準電圧との比較によってＡ／Ｄ変換を行い、第２回目の変換作業では第１の基準電圧に１ＬＳＢ分を加算（または減算）した電圧、つまり第２の基準電圧との比較でＡ／Ｄ変換を行う。
図５は、入力されるアナログ値に対して２つの基準電圧を用いて変換を行った時のアナログ入力値とデジタル出力コードとの関係を示す。もし、基準電圧を生成する抵抗列の抵抗同士にばらつきが存在しなければ、２つの線形な変換特性が得られる。しかし、基準電圧を生成する抵抗列を構成している複数の各抵抗には、通常、ばらつきが存在し、図５に示すような２つの非線形な変換特性が得られる。
図５において、２つの非線形な変換特性の一方は、黒丸で示すように、ある基準電圧（第１の基準電圧）による第１回目の変換特性であり、他方は、黒三角で示すように、ある基準電圧に１ＬＳＢ分の電圧を加算した電圧（第２の基準電圧）との比較による第２回目の変換特性である。２つの変換特性は１ＬＳＢ分特性がずれたものであるが、同等の非線形特性を有する。こうして、２つの基準電圧と比較して得られた２つの変換データは、もし、Ａ／Ｄ変換において変換誤差が存在しなければ、第２回目の変換結果は第１回目の変換結果に対して１ＬＳＢ分隣接するコードへ変化するはずである。しかし、変換誤差が存在すれば、２つの変換データは所望の１コードずれた無相関の関係になる（１ＬＳＢ分ずれた変換データ）。これら２つの出力データは無相関であるがゆえに、平均化処理を実施し、変換を繰り返して２つの補償を行うことにより、図６に示すように、Ａ／Ｄ変換部の変換誤差を低減することができる。
図７は２つの出力データの積分非直線性を示す。図７からわかるように、同じデジタル出力コード上に存在する２つの出力データは無相関の関係にあることがわかる。これは、同じデジタル出力コードにおける２つの変換データ誤差の関係は無相関であるため、平均化処理により誤差が低減されることを意味する。この手法を用いることにより、従来例では成しえなかった、連続してＡ／Ｄ変換を行なっている変換部を同時に校正することを１つのＡ／Ｄ変換部で達成できる。これにより、従来例と比較し、回路面積はもとより、処理作業および消費電力も緩和される。
以下、本発明を具体的な実施例に基づいて説明する。以降で参照される図４、図８、図９において同一のものには同一の符号を付し、詳しい説明は省略する。ただし、本発明は、以下に示す個々の実施例に限定されるものではない。
【実施例１】
【０００８】
図４は本発明の第１の実施例によるＡ／Ｄ変換装置を示すブロック図である。
第１の実施例によるＡ／Ｄ変換装置は、アナログ入力信号ＡＩＳのアナログ値をサンプリングして一定期間ホールドするサンプルホールド部４１と、ホールドされたアナログ入力電圧をデジタル出力に変換するＡ／Ｄ変換部（Ａ／Ｄ変換回路）４２を含む。Ａ／Ｄ変換装置は更に、抵抗列４２−２と２つの基準電圧源４３Ａ、４３Ｂとを含む基準電圧生成部４０と、Ａ／Ｄ変換部４２のデジタル出力を読み込み、補正するための制御値を求めて制御信号ＣＳとしてプレアンプ部４２−１の各プレアンプに出力するデジタル処理部４５を含む。
Ａ／Ｄ変換部４２は、２つの入力の一方にサンプルホールド部４１からのアナログ電圧を入力し、２つの入力の他方には抵抗列からの分電圧を入力する（Ｎ−１）個（Ｎは２以上の整数）のプレアンプからなるプレアンプ部４２−１と、（Ｎ−１）個のプレアンプに対応した（Ｎ−１）個のコンパレータからなるコンパレータ部４４を含む。コンパレータの前段に接続されたプレアンプは、前述したように、その出力オフセットを調整することによりコンパレータ部４４の各コンパレータのオフセット誤差をキャンセルするためのものである。基準電圧生成部４０は、（Ｎ−１）個のコンパレータに対応した分電圧を基準電圧として生成する、Ｎ個の抵抗Ｒ１〜ＲＮの直列回路による抵抗列４２−２を含む。抵抗Ｒ１〜ＲＮの抵抗値はばらつきを無視すれば等しいと仮定して良い。
抵抗列４２−２には、その両端にそれぞれ、設定Ａ、Ｂの切替えを行なうスイッチ４６−１、４６−２が接続されている。スイッチ４６−１、４６−２が接点Ａ側にあるときには抵抗列４２−２の両端に基準電圧源（第１の基準電圧源４３Ａ）の正電位（高電位）＋Ｖｒｅｆ、負電位（低電位）−Ｖｒｅｆが接続される一方、スイッチ４６−１、４６−２が端子Ｂ側にある時には抵抗列４２−２の両端に別の基準電圧源（第２の基準電圧源４３Ｂ）の正電位＋Ｖｒｅｆ＋１ＬＳＢ、負電位−Ｖｒｅｆ＋１ＬＳＢが接続されるように構成されている。
抵抗列４２−２には、スイッチ４６−１、４６−２によりその両端側に第１の基準電圧源４３Ａからの正電位＋Ｖｒｅｆ，負電位−Ｖｒｅｆが印加されることで第１の基準電圧（複数の分電圧）を生成してプレアンプ部４２−１の各プレアンプに供給する。前述したように、第１の基準電圧は、厳密に言えば、正電位＋Ｖｒｅｆ〜負電位−ＶｒｅｆをＮ個の抵抗Ｒ１〜ＲＮで分圧することによって決まる（Ｎ−１）種類の分電圧値を持つ。一方、抵抗列４２−２の両端側に、スイッチ４６−１、４６−２により第２の基準電圧源４３Ｂからの正電位（＋Ｖｒｅｆ＋１ＬＳＢ），負電位（−Ｖｒｅｆ＋１ＬＳＢ）が印加されることで第２の基準電圧（複数の分電圧）を生成してプレアンプ部４２−１の各コンパレータに供給する。第２の基準電圧は、正電位（＋Ｖｒｅｆ＋１ＬＳＢ）〜負電位（−Ｖｒｅｆ＋１ＬＳＢ）を抵抗Ｒ１〜ＲＮで分圧することによって決まる（Ｎ−１）種類の分電圧値を持つ。言い換えれば、第１の実施例における第２の基準電圧は、第１の基準電圧に対し、最小分解能（１ＬＳＢ）の電位を加算した電位である。
サンプルホールド部４１では入力されるアナログ電圧をサンプリングして一定期間ホールドする。Ａ／Ｄ変換部４２は前記アナログ値ホールド期間中に、２度、アナログ値からデジタル値への変換を行なう。第１回目の変換動作では、スイッチ４６−１、４６−２を端子Ａ側へ切り替えることにより、コンパレータ部４４においてアナログ電圧と第１の基準電圧との比較を行い、アナログ値からデジタル値へ変換する。第２回目の変換動作では、スイッチ４６−１，４６−２を端子Ｂ側へ切り替えることにより、コンパレータ部４４は、アナログ電圧と第２の基準電圧、すなわち第１の基準電圧に対し最小分解能（１ＬＳＢ）の電位を加算した電位との比較によってアナログ値からデジタル値への変換を行う。
このとき、２つの変換データの関係は、誤差が生じたとしても、無相関な関係にあるがゆえに、これら２つの変換データの誤差をデジタル処理部４５におけるデジタル処理によって平均化処理を行なう。このことにより、デジタル処理部４５はＡ／Ｄ変換誤差を検出し、その検出結果を制御信号ＣＳとしてプレアンプ部４２−１に戻し、各コンパレータのオフセットがキャンセルされるようにアナログ電圧制御を行なう。デジタル処理部４５はこの動作を繰り返すことによりＡ／Ｄ変換誤差を低減する。
なお、スイッチ４６−１、４６−２の切替えは、サンプルホールド部４１におけるサンプリングクロックを利用してサンプルホールド部４１のホールド期間中に行なわれる。例えば、サンプリングとホールド期間すべてで１００％とすると、サンプリング期間５０％、第１のホールド期間２５％、第２のホールド期間２５％とし、第１のホールド期間から第２のホールド期間への切替え時にスイッチ４６−１、４６−２の切替えが行なわれる。このような切替え制御は、少なくともサンプリングクロックＣＬＫが入力される、制御部５０により行なわれる。
なお、デジタル処理部４５によるプレアンプ部４２−１のアナログ電圧制御、制御部５０によるスイッチ４６−１、４６−２の切替え制御は、後述される第２、第３の実施例でも同様である。
【実施例２】
【０００９】
図８は本発明の第２の実施例によるＡ／Ｄ変換装置を示すブロック図である。
第２の実施例が第１の実施例と異なる点は、基準電圧生成部４０の第２の基準電圧源４３Ｂ’が第２の基準電圧として正電位（＋Ｖｒｅｆ−１ＬＳＢ）、負電位（−Ｖｒｅｆ−１ＬＳＢ）をＡ／Ｄ変換部４２に付与する点にある。これにより、第２の実施例の第２の基準電圧は、正電位（＋Ｖｒｅｆ−１ＬＳＢ）〜負電位（−Ｖｒｅｆ−１ＬＳＢ）を抵抗Ｒ１〜ＲＮで分圧することによって決まる（Ｎ−１）種類の分電圧値を持つ。つまり、第２の実施例の第２の基準電圧は、第１の基準電圧に対し、最小分解能（１ＬＳＢ）の電位を減算した電位である。
第２の実施例によるＡ／Ｄ変換装置は、アナログ値をサンプリングして一定期間ホールドするサンプルホールド部４１と、基準電圧生成部４０と、アナログ入力電圧をデジタル出力に変換するＡ／Ｄ変換部４２と、Ａ／Ｄ変換部４２からのデジタル出力を読み込み、補正するための制御値を求めて制御信号ＣＳとしてプレアンプ部４２−１に出力するデジタル処理部４５からなる。
サンプルホールド部４１は入力されるアナログ電圧をサンプリングして一定期間ホールドし、Ａ／Ｄ変換部４２は前記アナログ値ホールド期間中に、２度、アナログ値からデジタル値への変換動作を行なう。第１回目の変換動作では、スイッチ４６−１、４６−２が端子Ａ側へ切り替えられることにより、Ａ／Ｄ変換部４２の各コンパレータが対応する第１の基準電圧（分電圧）とアナログ電圧との比較を行い、デジタル処理部４５がそれらの比較結果をデジタル処理することによりアナログ値からデジタル値への変換が行なわれる。
次に、第２回目の変換動作では、スイッチ４６−１、４６−２が端子Ｂ側へ切り替えられることにより、Ａ／Ｄ変換部４２のコンパレータ部４４がアナログ電圧と第２の基準電圧、すなわち第１の基準電圧に対して最小分解能（１ＬＳＢ）の電位を減算した電位との比較を行うことにより、アナログ値からデジタル値への変換が行なわれる。このとき、２つの変換データの関係は誤差が生じたとしても、無相関な関係にある。それゆえ、デジタル処理部４５は、これら２つの変換データの誤差をデジタル処理によって平均化処理を行なって前記Ａ／Ｄ変換誤差を検出し、その検出結果をＡ／Ｄ変換部４２（プレアンプ部４２−１）へ制御信号ＣＳとして戻して、前述したアナログ電圧制御を行う。デジタル処理部４５は、この動作を繰り返すことにより変換誤差が低減される。
【実施例３】
【００１０】
図９は本発明の第３の実施例によるＡ／Ｄ変換装置を示すブロック図である。
第３の実施例が第１の実施例と異なる点は、基準電圧源４３Ａ、４３Ａ’が共に正電位＋Ｖｒｅｆ、負電位−Ｖｒｅｆを持つことにある。換言すれば、基準電圧源は１つでも良い。また、正電位＋Ｖｒｅｆが印加されるスイッチ４６−１側においては端子Ｂ側（抵抗列４２−２の正あるいは高電位側端部）に抵抗Ｒが追加接続される一方、負電位−Ｖｒｅｆが印加されるスイッチ４６−２側においては端子Ａ側（抵抗列４２−２の負あるいは低電位側端部）に抵抗Ｒが追加接続されるように構成されている。すなわち、スイッチ４６−１、４６−２が端子Ａ側に切替えられると抵抗列４２−２の負電位側に更に抵抗Ｒが直列接続され、スイッチ４６−１、４６−２が端子Ｂ側に切替えられると抵抗列４２−２の正電位側に更に抵抗Ｒが直列接続される。抵抗Ｒ１〜ＲＮ、Ｒは、ばらつきを無視すればその抵抗値は等しいと仮定して良い。
サンプルホールド部４１は、入力されるアナログ電圧をサンプリングして一定期間ホールドし、Ａ／Ｄ変換部４２は前記アナログ値ホールド期間中に、２度、アナログ値からデジタル値への変換を行なう。第１回目の変換動作では、スイッチ４６−１、４６−２を端子Ａ側へ切り替えてコンパレータ部４４によりアナログ電圧と第１の基準電圧との比較を行い、アナログ値からデジタル値へ変換する。次に、第２回目の変換動作では、スイッチ４６−１、４６−２を端子Ｂ側へ切り替えることにより各抵抗間のノードには第１の基準電圧から最小分解能分だけ電位下降した第２の基準電圧による分電圧が印加され、コンパレータ部４４はアナログ電圧と第１の基準電圧に対して最小分解能（１ＬＳＢ分）の電位を減算した電圧との比較を行なうことによってＡ／Ｄ変換が行われる。
例えば、図９において、一番上に存在するプレアンプへ入力される電圧を用いて説明すると、スイッチ４６−１、４６−２が端子Ａ側にある場合、上記のプレアンプには｛（１／９）×［（＋Ｖｒｅｆ）−（−Ｖｒｅｆ）］｝で規定される分電圧（第１の基準電圧）が印加される。一方、スイッチ４６−１、４６−２が端子Ｂ側へ入っている場合には、上記のプレアンプには｛（２／９）×［（＋Ｖｒｅｆ）−（−Ｖｒｅｆ）］｝で規定される分電圧（第２の基準電圧）が印加される。その結果、スイッチ４６−１、４６−２が端子Ａ側にある場合と、スイッチ４６−１、４６−２が端子Ｂ側へ入っている場合とでは［（＋Ｖｒｅｆ）−（−Ｖｒｅｆ）］｝の１／９だけ電圧がずれた値（最小分解能又は１ＬＳＢ分）でＡ／Ｄ変換が行なわれる。
このとき、２つの変換データの関係は誤差が生じたとしても、無相関な関係にある。それゆえ、これら２つの変換データの誤差をデジタル処理部４５によるデジタル処理によって平均化処理する。デジタル処理部４５は、前記Ａ／Ｄ変換誤差を検出し、その検出結果を制御信号ＣＳとしてＡ／Ｄ変換部４２（プレアンプ部４２−１）へ制御信号線を介して戻してアナログ電圧制御を行う。デジタル処理部４５は、この動作を繰り返すことにより変換誤差が低減される。
［実施例の効果］
以上説明した通り、上記の実施例によれば、２つの基準電圧と比較した２つのＡ／Ｄ変換データは、もし、Ａ／Ｄ変換に変換誤差が存在しなければ、もう１つの変換結果は１ＬＳＢ分だけ隣接するコードへ変化されるはずである。しかし、変換誤差が存在すれば、２つの変換データは所望の１コードずれた無相関の関係になる（１ＬＳＢ分ずれた変換データ）。これら２つの出力データは無相関であるがゆえに、平均化処理を実施し、変換を繰り返すことにより２つの変換データの補償を行い、Ａ／Ｄ変換部の変換誤差を低減することができる（図６参照）。
図７には２つの出力データの積分非直線性を示す。この図からわかるように、同じデジタル出力コード上に存在する２つの変換データは無相関の関係にあることがわかる。この手法を用いることにより、従来例では成しえなかった、連続してＡ／Ｄ変換を行ないつつ、同時に校正することを１つのＡ／Ｄ変換部で達成できる。これにより、従来例と比較し、回路面積はもとより、処理作業および消費電力も緩和される。
以上、本発明を、複数の実施例を参照して説明したが、本発明は上記実施例に限定されるものではない。本発明の構成や詳細には、請求項に記載された本発明の精神や範囲内で当業者が理解し得る様々な変更をすることができる。
この出願は、２０１０年２月９日に出願された日本出願特願第２０１０−０２６０６８号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
【図１】
2011099367.tif 000003
【図２】
2011099367.tif 000004
【図３Ａ】
2011099367.tif 000005
【図３Ｂ】
2011099367.tif 000006
【図３Ｃ】
2011099367.tif 000007
【図４】
2011099367.tif 000008
【図５】
2011099367.tif 000009
【図６】
2011099367.tif 000010
【図７】
2011099367.tif 000011
【図８】
2011099367.tif 000012
【図９】
2011099367.tif 000013
【国際調査報告】
2011099367.tif 000014
2011099367.tif 000015