(57)【要約】本発明は電子フィールドに関し、特に、電圧制御発振器（ＶＣＯ）のチューニングと注入ロックとに関する。より小さい基準信号と、従ってより小さいロック帯域幅（ＬＢＷ）でＶＣＯが注入ロックすることを可能にする、改良された注入ロック回路が提供される。ＶＣＯがより低いパワーの基準信号で注入ロックすることを可能にするために、本発明は、所望の周波数がＬＢＷ内にあるようにＶＣＯ周波数を設定するためのプリチューニング段階を含む。ＶＣＯのチューニングは、入力基準を必要としない直接ディジタルチューニングを使用して実現される。注入ロックは、基準信号として低周波数クロック調波を使用して行われる。さらに明確に述べると、チューニングは、ＶＣＯの出力信号をサブサンプリングしてディジタル化することと、中心周波数を決定することと、ＶＣＯ制御電圧を調整することとによって行われる。
2005536095.tif 000002
【特許請求の範囲】
【請求項１】
特定の周波数の出力を有する電圧制御発振器（ＶＣＯ）をディジタル方式でプリチューニングし注入ロックする方法であって、
（ａ）特定のロック帯域幅（ＬＢＷ）内に前記ＶＣＯをディジタル方式でプリチューニングする段階と、
（ｂ）前記ＶＣＯに入力基準信号を注入する段階と、
（ｃ）前記ＶＣＯを前記入力基準信号にロックする段階
とを含む方法。
【請求項２】
前記ディジタル方式でプリチューニングする段階は、
（ａ）前記ＶＣＯ出力をディジタル化する段階と、
（ｂ）前記ＶＣＯ出力周波数を決定する段階と、
（ｃ）前記ＶＣＯ出力周波数を調整する段階と、
（ｄ）所望の発振周波数に達するまで段階（ａ）から段階（ｃ）を反復する段階
とを含む、請求項１に記載の方法。
【請求項３】
前記決定段階は、前記ＶＣＯに関連付けられている中心周波数（ｆc）をマイクロコントローラで算出する段階をさらに含む、請求項２に記載の方法。
【請求項４】
前記決定段階は、前記算出された中心周波数（ｆc）が所望のロック帯域幅（ＬＢＷ）内にあるかどうかを判定する段階をさらに含む、請求項３に記載の方法。
【請求項５】
前記ディジタル化段階は、アナログ−ディジタル変換器（ＡＤＣ）で前記ＶＣＯ出力をサブサンプリングする段階をさらに含む、請求項４に記載の方法。
【請求項６】
前記算出段階は、前記サブサンプリングされたＶＣＯ出力に対して前記マイクロコントローラで高速フーリエ変換（ＦＦＴ）を行う段階をさらに含む、請求項５に記載の方法。
【請求項７】
前記算出段階は、前記ＶＣＯ出力からあらゆる干渉を取り除く段階をさらに含む、請求項６に記載の方法。
【請求項８】
前記調整段階は、前記マイクロコントローラでディジタル制御信号を生成する段階をさらに含む、請求項７に記載の方法。
【請求項９】
前記調整段階は、ディジタル−アナログ変換器（ＤＡＣ）で前記ディジタル制御信号をアナログ信号に変換する段階をさらに含む、請求項８に記載の方法。
【請求項１０】
前記ディジタル化段階は、変化する中間周波数（ＩＦ）をサンプリングする段階をさらに含む、請求項２に記載の方法。
【請求項１２】
前記注入段階は、低周波数水晶発振器の第Ｎ調波を注入することを含む、請求項１に記載１の方法。
【請求項１３】
前記ロック段階は、前記第Ｎ調波にロックする段階をさらに含む、請求項１２に記載の方法。
【請求項１４】
前記算出段階は、前記サブサンプリングされたＶＣＯ出力のディジタル方式のダウンコンバージョンを行う段階をさらに含む、請求項５に記載の方法。
【請求項１５】
前記算出段階は、前記サブサンプリングされたＶＣＯ出力の各サンプルの間の位相シフトを測定することをさらに含む、請求項１４に記載の方法。
【請求項１６】
前記決定段階は、ディジタル回路系を使用して、前記ＶＣＯに関連付けられている中心周波数（ｆc）を算出する段階をさらに含む、請求項２に記載の方法。
【請求項１７】
電圧制御発振器（ＶＣＯ）をディジタル方式でプリチューニングし注入ロックする回路であって、
（ａ）基準入力信号を生成する基準発振器と、
（ｂ）前記基準発振器に電気的に接続されているＶＣＯと、
（ｃ）前記ＶＣＯをディジタル方式でプリチューニングし、基準を受け取るため、前記ＶＣＯに電気的に接続されている帰還回路、
とを備える回路。
【請求項１８】
前記基準発振器は低周波数水晶発振器である、請求項１７に記載の回路。
【請求項１９】
前記回路は無線トランシーバ回路である、請求項１７に記載の回路。
【請求項２０】
前記帰還回路は、アナログ−ディジタル変換器（ＡＤＣ）と、マイクロコントローラと、ディジタル−アナログ変換器（ＤＡＣ）とを備え、制御信号が前記マイクロコントローラ内で生成されて前記ＶＣＯに送られる、請求項１７に記載の回路。
【請求項２１】
前記ＶＣＯは無線周波数（ＲＦ）ＶＣＯである、請求項２０に記載の回路。
【請求項２２】
前記ＲＦ  ＶＣＯはタンク回路をさらに含む、請求項２１に記載の回路。
【請求項２３】
前記タンク回路は、関連付けられている制御電圧を有する少なくとも２つの可変キャパシタを備え、前記制御電圧は前記ＤＡＣによって調整される、請求項２２に記載の回路。
【請求項２４】
前記タンク回路は、関連付けられている制御電圧を有する１組のスイッチドキャパシタバンクを備え、前記制御電圧は前記ＤＡＣによって調整される、請求項２２に記載の回路。
【請求項２５】
前記タンク回路は、関連付けられている負のインピーダンスを有する第１の対の差動トランジスタに電気的に接続されており、前記負のインピーダンスは、前記タンク回路に関連しているあらゆる電気的損失をキャンセルする働きをする、請求項２３に記載の回路。
【請求項２６】
前記タンク回路は、前記第１の対の差動トランジスタとの組合せで、発振器を形成する、請求項２５に記載の回路。
【請求項２７】
前記タンク回路は、前記基準入力信号を電流に変換するための第２の対の差動トランジスタに電気的に接続されており、前記電流は前記タンク回路に注入される、請求項２３に記載の回路。
【請求項２８】
前記電流は前記タンク回路に関連付けられている電流信号に加えられる、請求項２７に記載の回路。
【請求項２９】
前記帰還回路は、アナログ−ディジタル変換器（ＡＤＣ）と、ディジタル回路系と、ディジタル−アナログ変換器（ＤＡＣ）とを備え、制御信号が前記ディジタル回路系内で生成されて前記ＶＣＯに送られる、請求項１７に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子フィールドに関し、特に、電圧制御発振器（ＶＣＯ）のチューニングと注入ロックとに関する。
【背景技術】
【０００２】
当業者に理解されるように、発振器は、信号を生成するために使用される電子装置である。発振器は、コンピュータと、音声周波数装置、特に、音楽シンセサイザと、ワイヤレス受信機および送信機とに搭載されている。様々なタイプの発振器装置が存在するが、こうした発振器はすべて同一の基本原理にしたがって動作し、すなわち、発振器は、その出力が入力に対して同位相で帰還する高感度増幅器を常に使用する。したがって、信号が再生してその信号自体を持続させる。これは正帰還として知られている。
【０００３】
同様に当業者に理解されるように、特定の発振器は、抵抗器−キャパシタ（ＲＣ）発振器とインダクタ−キャパシタ（ＬＣ）発振器のように、その動作周波数を生じさせるためにインダクタ、抵抗器、および／または、キャパシタを使用する。しかし、最も優れた安定性（周波数の定常性）は、水晶振動子を使用する発振器において得られる。直流がこうした水晶振動子に印加されると、水晶振動子は、その厚さと、その水晶振動子が当初の鉱物岩石から切り出される仕方とに依存する周波数で振動する。
【０００４】
電圧制御発振器（ＶＣＯ）は、外部から印加された電圧に比例した周波数で発振信号を発生させる回路である。ＶＣＯは、特に、外部基準に対して発振周波数を同期させるために、または、水晶基準のより高い倍数すなわち導関数に発振周波数を同期させるために使用される位相ロックループ（ＰＬＬ）内に搭載されていることが多い。（クロックリカバリと呼ばれる）第１の事例では、その目的は、データストリームを生成するために使用されたクロック信号に同期しているクロック信号を再生することである。第２の事例では、その目的は、低周波数基準の位相ノイズ特性を有するより高い周波数の信号を生成することである。ＶＣＯの位相ノイズは一般的に非常に劣悪であり、多くの用途の要件に適合しない。さらに、その公称周波数および公称ドリフトに関しては予測不可能である。他方、水晶はこれよりも著しく正確であり、より優れた位相ノイズを有する。より低い周波数の水晶発振器を基準として使用して高い無線周波数（ＲＦ）を生じさせるために、ＰＬＬが使用される。
【０００５】
図１は、ＶＣＯ回路を有するＰＬＬを含む周波数チューニング回路のブロック図を示す。この回路は、ループ状に構成されている、発振器２０すなわち外部基準クロックと、位相検出器２２と、低域フィルタ２４と、利得段２６と、ＶＣＯ  ２８と、ディバイダ２９を有する。位相検出器は、発振器２０からの入力信号とＶＣＯ  ２８の出力との間の位相差に比例している平均値を有する出力電圧を通常は有する回路である。低域フィルタ２４は、位相検出器２２の出力から平均値を抽出するために使用される。その次に、この平均値は増幅されて、ＶＣＯ  ２８を駆動するために使用される。ディバイダ２９は高周波数Ｖｏｓｃを低周波数Ｖ’ｏｓｃに変換する。このループの負帰還が、ＶＣＯ  ２８の出力が発振器２０からの入力信号に同期化すなわちロックされることを結果的に生じさせる。このロックされた状態では、その入力信号におけるあらゆるわずかな変化が、最初に、その入力信号とＶＣＯ周波数との間の位相の変化として現れる。その次に、この位相シフトは、入力信号にマッチするようにＶＣＯ周波数を変化させるために誤差信号として働く。言い換えると、位相検出器１２の目的は、ＶＣＯ  １８において生じる周波数が入力信号の周波数からどれだけ大きく離れているかを表し出力することである。これらの周波数を比較することと、その差に比例した誤差信号を生成することとが、ＶＣＯ周波数が変化して入力信号と同じ周波数になることを可能にする。
【０００６】
ＰＬＬに代わる代案が、高周波数位相検出器またはディバイダ回路系の設計を必要としない注入ロックである。注入ロックのプロセスは、各々の場合に観察される同一の定性的な動作を有する様々な発振器タイプにおいてそれを認めることができるという点で、発振器の基本的な特性である。周期性信号が、その信号を状態発振信号と合計することによって、自走周波数ｆ0を有する発振器（例えば、ＶＣＯ）に注入されると、その発振器は、ｆ0±ＬＢＷ／２を超える注入信号周波数にロックして追従する。ここでＬＢＷはロック帯域幅（locking bandwidth)である。このロック範囲内では、このプロセスは、ループが無条件的に安定していることと、出力の位相ノイズが広範囲な帯域幅にわたって注入クロックの位相ノイズに追従するということを意味する真の一次ＰＬＬとしてモデル化されることが可能である。さらに、ロック帯域幅（ＬＢＷ）は、より大きな注入振幅のために増大する。例えば、プロセスの変動と環境の変動とに適応するために、典型的な無線周波数（ＲＦ）用途が、信号帯域幅よりも２５−５０ＭＨｚ大きいＬＢＷを必要とする。しかし、このＬＢＷを実現することは、典型的には、大きな注入信号パワーを必要とし、このことは（ディスクリートとは対照的に）集積回路のような特定の用途においては望ましくない。さらに、（アナログとは対照的に）ディジタル信号処理の特有の利点から見て、ディジタル回路を使用してＶＣＯの発振周波数を決定する能力が有利であろう。特に、集積回路環境では、オフチップ（off-chip）素子を排除することと、総チップ面積を減少させることとができる能力が望ましい。
【発明の開示】
【０００７】
従来技術の欠陥を克服するために、ＶＣＯがより小さなＬＢＷとそれに関連したより低い信号パワーで注入ロックすることを可能にする、改良された注入ロック回路が提供される。自走発振器周波数が、プロセス及び環境上の変動と独立して、注入調波（injection harmonic）に近いことを確実なものにすることによって、必要とされるＬＢＷが著しく減少させられる。この結果として、注入パワーとこれに関連したパワー散逸も減少させられる。さらに、ディジタル回路の信号処理能力が、大規模な追加の回路系を必要とせずにＶＣＯの発振周波数を決定するために使用される。
【０００８】
ＶＣＯがより小さい基準信号で、従ってより小さいＬＢＷで注入ロックすることを可能にするために、本発明は、所望の周波数が所望のＬＢＷ内にあるようにＶＣＯ周波数を設定するためのプレチューニングアルゴリズム（pre-tuning algorithm）を含む。ＶＣＯのチューニングは、入力基準を必要としない直接ディジタルチューニングを使用することによって実現される。注入ロックは、基準信号として低周波数クロック調波を使用することによって行われる。ＶＣＯの出力信号がサブサンプリングされディジタル化され、中心周波数が決定され、ＶＣＯ制御電圧が調整される。ＶＣＯ出力は、さらに、サブサンプリングされ、基準信号のＬＢＷ内にあるようにディジタル方式でチューニングされることが可能である。
【０００９】
本発明の一側面によれば、電圧制御発振器（ＶＣＯ）をディジタル方式でプリチューニングし注入ロックする方法が提供され、この方法は、特定のロック帯域幅（ＬＢＷ）内にＶＣＯをディジタル方式でプリチューニングする段階と、前記ＶＣＯに入力基準信号を注入する段階と、前記ＶＣＯを前記入力基準信号にロックする段階とを含む。
【００１０】
前記ディジタル方式のプリチューニング段階が、ＶＣＯ出力をディジタル化する段階と、ＶＣＯ出力周波数を決定する段階と、ＶＣＯ出力周波数を調整する段階と、所望の発振周波数に達するまでディジタル化段階と決定段階と調整段階とを繰り返す段階とを含むことが好ましい。
【００１１】
本発明の第２の側面によれば、電圧制御発振器（ＶＣＯ）をディジタル方式でプリチューニングし、注入ロックする回路は、基準入力信号を発生させるための基準発振器と、前記基準発振器に電気的に接続されているＶＣＯと、前記ＶＣＯをディジタル方式でプリチューニングして基準を受け取るため前記ＶＣＯに電気的に接続されている帰還回路とを含む。
【００１２】
前記帰還回路が、アナログ−ディジタル変換器（ＡＤＣ）と、マイクロコントローラと、ディジタル−アナログ変換器（ＤＡＣ）とを含み、制御信号がマイクロコントローラで発生しＶＣＯに注入されるということが好ましい。
【００１３】
本発明の利点がすでに明らかである。注入ロックを直接ディジタルチューニングと組み合わせるローパワー発振器が、改善されたロック範囲を伴って提供される。
【００１４】
本発明のより適切な理解が、図面を参照しながら下記の詳細な説明を検討することによって得られる。
【発明を実施するための最良の形態】
【００１５】
本発明は、様々な異なる形態で具体化されてよく、本明細書に示されている実施形態に限定されるものと理解されてはならない。むしろ、これらの実施形態は、この開示内容が詳細で網羅的であるように、かつ、当業者に対して本発明の範囲を十分に知らせるように示されている。図面においては、同じ番号が全体を通して同じ要素を示す。添付図面と下記の説明は好ましい実施形態に関して言及するが、これらの実施形態には限定されない。
【００１６】
本発明は、無線トランシーバ回路で一般的に使用されるようなディジタル回路の信号処理能力が、大規模な追加の回路系を必要とすることなしにＶＣＯの発振周波数を決定するために使用できるという認識に基づいている。
【００１７】
図２に示されているように、ＶＣＯ  ３０のチューニングはディジタル領域で行われ、３つの主要要素、すなわち、アナログ−ディジタル変換器（ＡＤＣ）３８と、ディジタルマイクロコントローラ４２と、ディジタル−アナログ変換器（ＤＡＣ）を有する。まず最初に、通常は基準水晶発振器３４からＶＣＯ  ３０に入力される基準信号３２がオフにされる。プリチューニングが、最初にＶＣＯ出力３６をサブサンプリングすることによって行われ、最初にＡＤＣ３８によってサブサンプリングされる。このサブサンプリングされた信号４０は、その次に、ＶＣＯ  ３０の中心周波数（ｆc）が決定されるディジタルマイクロコントローラ４２を使用して、ディジタル領域内で処理される。当業者が理解するように、幾つかの方法が、ｆcを決定するために使用可能である。例えば、ｆcは、サンプリングされたデータの高速フーリエ変換（ＦＦＴ）を行うことと、狭帯域の所望の信号と他のあらゆる干渉信号とを取り除くことと、増幅されたノイズを必要に応じて平滑化することと、その結果として生じた周波数応答のピークを発見することとによって決定することが可能である。さらに効率的なアプローチは、ディジタルダウンコンバージョン（digital down-conversion）段階でＦＦＴを置き換えることである。この結果として得られる１つのサンプルからその次のサンプルへの位相シフトが、ＶＣＯ  ３０の周波数ｆcを算出するために測定することが可能である。ＶＣＯ周波数が決定されれば、このＶＣＯ周波数は、ＤＡＣ  ４８を使用してアナログ信号４６に変換されるディジタル制御信号４４を生成することによって調整される。ＡＤＣ  ３８とマイクロプロセッサ４２とＤＡＣ  ４８とを含むこの帰還プロセスは、所望のＶＯＣ周波数に達するまで連続的に繰り返される。
【００１８】
ＶＣＯ  ３０の発振周波数ｆｃがその所望の周波数に近いようにＶＣＯ  ３０をプリチューニングすることによって、必要とされるＬＢＷが著しく減少する。ＬＢＷの減少は基準信号３２の所要パワーを減少させる。このことが、著しくより高次の調波を含むより低い周波数の基準信号が基準信号として使用されることを可能にする。この好ましい実施形態では、低周波数の水晶発振器が、第Ｎ調波にＲＦ  ＶＣＯを注入ロックするために使用され、ここでＮは基本水晶周波数でＶＣＯ周波数を逓減した結果である。
【００１９】
ＶＣＯ  ３０がＬＢＷ内にチューニングされると、ＶＣＯ  ３０に対する入力がオンにされ、基準信号３２がＶＣＯ  ３０に注入されることを可能にする。好ましい実施形態では、基準信号３２は、水晶発振器の高周波数の調波がＶＣＯのための所望の発振周波数における１つのこのような調波を含む水晶発振器３４の形態をとる。ＶＣＯは、注入ロックを可能にするためにこの所望の発振周波数に十分に近いようにチューニングされる。基準信号が印加されると、ＶＣＯは水晶発振器の調波にロックされたままである。
【００２０】
図３は、ＶＣＯ  ３０の好ましい実施形態で使用されるサンプル回路図を示す。ＶＣＯのタンク回路がインダクタ４８と可変キャパシタ５０を有している。当業者によって理解されるように、タンク回路は、インダクタとキャパシタとオプショナルな抵抗器を有する並列共振器回路である。キャパシタとインダクタの両方がエネルギーを蓄積するので、この回路は一般的にタンク回路と呼ばれている。同様に理解されるように、可変キャパシタ５０は、１組のスイッチドキャパシタバンク（switched capacitor bank）で置き換えることが可能である。
【００２１】
図３に戻ると、可変キャパシタ５０は、ディジタル−アナログ変換器４８によって調整される制御電圧５２を有する。タンク回路内での損失が、トランジスタ５４の差動対によって生じる負のインピーダンスによってキャンセルされる。このことが発振条件を生じさせる。トランジスタ５６入力差動対は入力基準を電流に変換する。この電流はＶＣＯ  ３０のタンク回路に注入される（すなわち、発振器タンク回路の電流信号に加えられる）。
【００２２】
図４は、動作中のチューニング／注入プロセスの流れ図である。ＶＣＯが最初に電源投入されると（１００）、ＶＣＯは発振し（１１０）、その出力がサブサンプリングされる（１２０）。発振周波数ｆcがディジタル領域内で決められる（１３０）。その次に、ｆcが予め決められたＬＢＷ範囲内にあるかどうかを調べるために、試験が行われる（１４０）。ｆcが適正である場合には、その次に、チューニングサイクルが完了し、ＶＣＯに対する入力がオンにされ（１５０）、ＶＣＯが基準信号に注入ロックされる（１６０）。ｆcが適正でない場合には、制御信号が調整され（１７０）、そのチューニングプロセスが反復される。
【００２３】
好ましい実施形態の上述の説明は、ＶＣＯ信号の直接的なディジタル化を使用する。当業者には理解されるように、ＶＣＯ出力のサブサンプリングは、狭帯域の高周波数信号をディジタル化するための優れた方法であるが、ディジタル化の段階は、中間周波数（ＩＦ）にミキシングダウン（mixing down）し、サンプリングまたはサブサンプリングによってＡＤＣでディジタル化することとによって行うことができる。この代案の実施形態も、本発明の範囲内に含まれることが意図されている。
【００２４】
さらに、この好ましい実施形態は、ＶＣＯの発振周波数を決定するためにディジタル回路系を使用する。本発明はこの実施形態に限定されない。アナログ回路系を使用してＶＣＯの発振周波数を決定することが可能な他の回路を想定することが可能である。一方、このアナログ回路系は、ＶＣＯの周波数が所望の信号のＬＢＷ内にあるまで、そのＶＣＯの周波数を調整するために使用することが可能であり、その次に、注入ロックがオンにされる。
【００２５】
最後に、この好ましい実施形態は、ディジタル領域内でサブサンプリングされたＶＣＯ出力信号を処理するためのマイクロコントローラを使用する。当業者には明らかであるように、マイクロコントローラは通常何らかの他の装置（例えば、無線トランシーバ）に組み込まれており、典型的には、（ａ）ソフトウェアプログラムを実行する中央処理ユニット（ＣＰＵ）と、（ｂ）ランダムアクセスメモリ（ＲＡＭ）と、（ｃ）消去可能プログラム可能読出し専用メモリ（ＥＰＲＯＭ）と、（ｄ）シリアルおよびパラレルＩ／Ｏと、（ｅ）タイマと、（ｆ）割込みコントローラとを含む。本発明においては、この処理は、図２に関連して説明した機能を果たす（例えば、ＦＦＴを行う）ように設計されている純粋にディジタル方式の回路系の使用によって同様に行われることが可能である。
【００２６】
当業者によって理解されるように、本発明は、直接ディジタルチューニングを含む注入ロック回路に関する。本明細書で説明されている回路は、ディスクリート回路または集積回路の形で生産することが可能であり、例えば無線トランシーバにおける特定のアナログ機能またはディジタル機能を果たすために他の構成要素との組み合わせの形で使用してもよい。様々な他の具体例が当業者によって考案されることが可能であり、本願で特許請求されている発明がそうした代案の具体例と代用物と等価物とのすべてを含むことが意図されているということが、読者によって理解されなければならない。電子回路設計分野の専門家は、本発明を特定の用途のための適切な実施形態に対して容易に適用することが可能であろう。例えば、他のタイプのＶＣＯまたはチューニングアルゴリズムを使用することが可能である。
【００２７】
こうして、本発明を理解する人間は、次に示す特許請求項で定義されている通りの本発明の範囲内にすべて含まれることが意図されている、上述の実施形態の代わりの構造および具体例または変形例を想定することができる。
【図面の簡単な説明】
【００２８】
【図１】従来技術によるＶＣＯ回路を有するＰＬＬを含む発振器回路のブロック図を示す。
【図２】本発明によるＶＣＯチューニングおよび注入ロックシステムのブロック図を示す。
【図３】本発明による注入入力ポートを有するＶＣＯ回路の一例を示す図を示す。
【図４】本発明によるチューニングおよび注入ロックプロセスの流れ図を示す図を示す。
【図１】
2005536095.tif 000003
【図２】
2005536095.tif 000004
【図３】
2005536095.tif 000005
【図４】
2005536095.tif 000006
【国際調査報告】
2005536095.tif 000007
2005536095.tif 000008
2005536095.tif 000009