(57)【要約】半導体基板（２０）と、マイクロストリップ、誘導子、カプラ等の機能素子（３１）とを備える半導体デバイス（１００）を提供する。ここで、機能素子（３１）の少なくとも一部は、絶縁材料（４０）中に機械的に埋め込まれ且つ接続手段を介して基板（２０）に接続された導電パターン層中に存在している。このことから、基板（２０）を通じた電気的な損失が実質的に減少する。導電パターン層とキャリア層とを備えた箔が基板（２０）に加えられ、その後、基板と箔との間の空間が絶縁材料（４０）で満たされて、キャリア層が除去されるデバイス（１００）が提供される。
2005522861.tif 000002
【特許請求の範囲】
【請求項１】
第１の側に電気素子を有する基板を備えた電子デバイスの製造方法であって、前記電気素子が第１および第２の電極を備え、これらの電極が金属により電気接点とさらに電気素子の電極とに対して接続され、電子デバイスが機能素子を更に備える方法において、
第１の側に導電パターン層を備え且つ第１の側と対向する第２の側にキャリア層を備えるキャリアに前記機能素子を設けるステップと、
第１の側同士を対向させるとともに、導電パターン層を前記金属に導電接続させるように、基板およびキャリアを組み立てるステップと、
前記基板と前記キャリアとの間に絶縁材料を加えるステップと、
を含むことを特徴とする方法。
【請求項２】
前記キャリアの内側には、前記導電パターン層と前記キャリア層との間にパターン化された副層が存在し、この導電パターン層と副層とが第１および第２のパターンを構成し、これらのパターン同士が凹部によって互いに区別され、前記凹部は、前記副層の面において、前記導電パターン層の面における場合よりも大きい直径を有し、このキャリアにより、絶縁材料を加える時に、前記導電パターン層が前記絶縁材料中に埋め込まれることを特徴とする、請求項１に記載の方法。
【請求項３】
前記機能素子が前記導電パターン層中に形成され、前記絶縁材料が加えられた後に前記キャリア層が除去されることを特徴とする、請求項１に記載の方法。
【請求項４】
前記導電パターン層は、金属球または半田球により、前記金属に接続されることを特徴とする、請求項１に記載の方法。
【請求項５】
前記導電パターン層が１〜２０μｍの厚さを有することを特徴とする、請求項１から請求項３のいずれか１項に記載の方法。
【請求項６】
組み立て前に前記導電パターン層が曲げられ、これにより、組み立て後、前記金属と前記導電パターン層とが第１の点で接触し、第１の側と略平行な面内に前記機能素子が所定の距離で配置されることを特徴とする、請求項１から請求項３のいずれか１項に記載の方法。
【請求項７】
第１の側に電気素子を有する基板を備えた電子デバイスであって、前記電気素子が第１および第２の電極を備え、これらの電極が電気接点と更なる電気素子の電極とにより金属に接続され、更に誘導素子を備えている電子デバイスにおいて、前記誘導素子は、基板の第１の側に配置され且つ前記金属に導電接続された導電パターン層中に形成され、前記基板と前記導電パターン層との間に絶縁材料が存在し、この絶縁材料中に前記導電パターン層が機械的に埋め込まれることを特徴とする電子デバイス。
【請求項８】
前記導電パターン層は、電子デバイスの外部接触のため、前記基板および接点パッドを越えて第１の側と平行な面内で延びており、絶縁材料は、基板をほぼ完全に覆い隠していることを特徴とする、請求項７に記載の電子デバイス。
【請求項９】
前記導電パターン層は、前記絶縁材料と、垂直な相互接続領域（ビア）が形成される別個の層との間に位置することを特徴とする、請求項７に記載の電子デバイス。
【請求項１０】
前記絶縁材料との境界面に沿う金属は、前記導電パターン層中の前記誘導素子とほぼ対向して位置する誘導素子を有し、これらの誘導素子が協働してストリップラインを形成することを特徴とする、請求項７に記載の電子デバイス。
【請求項１１】
前記基板は、III−ＶコネクタおよびII−VIコネクタのグループから選択された半導体材料を含み、前記電気素子が半導体素子であることを特徴とする、請求項７に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、その第１の側に電気素子を有する基板を備えた電子デバイスの製造方法に関し、前記電気素子は第１および第２の電極を備え、これらの電極はメタライゼーションにより電気接点と、さらに電気素子の電極とに対して接続され、電子デバイスは更に機能素子を備える。
【０００２】
本発明は、その第１の側に電気素子を有する基板を備えた電子デバイスに関し、前記電気素子は第１および第２の電極を備え、これらの電極はメタライゼーションにより電気接点と、さらに電気素子の電極とに接続され、前記電子デバイスは更に誘導素子を備える。
【背景技術】
【０００３】
上記のようなデバイスは、米国特許第５，６３５，７６２号により周知である。この周知のデバイスは、半導体素子を有する半導体基板を備える。基板の第１の側には、共面タイプの伝送回線が配置されており、また、第１の側とは向きの違う第２の側には、マイクロストリップ型の伝送回線が配置される。第２の側の伝送回線は、協働してカプラを形成するとともに、金属化リンクにより基板を貫通して（ビア）第１の側の伝送回線に接続される。
【０００４】
第２の側にカプラが存在すると、空間の使用を制限できるが、この解決策は理想的なものではない。まず第１に、金属化リンクにより設計に限界条件が課せられる。例えば、第１の側に接地を行わなければならず、これにより隣り合う伝送回線間で電圧差が生じ、この電圧差が計算に入れられる。第２に、第２の側は単純な要素に適するにすぎない。第２の側におけるコイルの配置は、例えば半導体基板の誘導結合によって制限されてしまう。第３に、第１および第２の側に機能素子を有する基板は、クライアントによる搬送および組み立て中に非常に損傷を受け易い。
【発明の開示】
【課題を解決するための手段】
【０００５】
したがって、本発明の第１の目的は、冒頭部分で規定されたタイプの方法を提供することであり、この方法により小型で扱い易いデバイスを得ることができる。
【０００６】
この第１の目的は、
−  第１の側に導電パターン層を備え且つ第１の側と対向する第２の側にキャリア層を備えるキャリアに、機能素子を設けるステップと、
−  第１の側同士を対向させるとともに、導電パターン層をメタライゼーションに導電接続させるように、基板およびキャリアを組み立てるステップと、
−  基板とキャリアとの間に絶縁材料を加えるステップと、
を含む方法によって達成される。
【０００７】
基板の第１の側でキャリアを組み立てることにより、搬送および実装中におけるデバイスの取り扱いの問題が解消される。
【０００８】
この方法は、基板とは別個にキャリアを製造できるため簡単であるという更なる利点を有する。これにより、電子デバイス、特に半導体デバイスの製造に必要な状況下で加えることができない材料をキャリア内またはキャリア上で使用することができる。
【０００９】
別の利点は、得られるキャリアが基板から絶縁されるという点である。これにより、機能素子が基板自体の上に存在する場合に生じる、基板を通じた寄生的な相互作用を大幅に減らすことができ、或いはほぼ無くすことができる。この点で、例えば、混信に起因する問題を招く半導体基板上のコイル、全ての種類の他のラインおよび表面との容量性相互作用を示す伝送回線、電子デバイスの機能を乱す虞がある材料が付着するようになるバイオセンサ、基板上の光ダイオードから切り離されるべき発光ダイオードについても考慮できる。
【００１０】
好ましい実施形態において、キャリア内には、導電パターン層とキャリア層との間にパターン化された副層が存在する。導電パターン層および副層は、第１および第２のパターンを有しており、これらのパターン同士は凹部によって互いに区別される。この凹部は、前記副層の表面に、前記導電パターン層の表面における場合よりも大きい直径を有する。このように、直径が一定ではないことにより、絶縁材料が加えられる時に、キャリアの導電パターン層が絶縁層材料中に埋め込まれる。これにより、圧力に十分耐えることができる信頼性の高いボンディングが得られる。
【００１１】
キャリア内に位置される機能素子は、１つ以上の層を備えていても良い。単層素子は、例えば、コイル、導波路、単層カプラ等の誘導素子である。多層素子は、例えば、マイクロストリップまたはストリップラインであるが、センサ、発光ダイオード、あるいは、パターン層上に配置される他の素子であっても良い。機能素子が少なくとも部分的にパターン層中に位置される必要はない。また、パターン層が相互接続層として加えられても良い。これは、例えば機能素子が複数の巻線を有するコイルであり且つ巻線が単層中に配置されている場合に有利である。この場合、コイルの第１の端部が中央に配置され、第２の端部が縁部に配置される。パターン層に対するビアにより、この端部が接触されても良い。機能素子がコンデンサである場合には、パターン層を相互接続層として使用すると更に有利である。キャリアおよび基板が組み立てられた後、薄膜プロセスを用いて別個の層が加えられても良い。一方、キャリアの製造中に既にこれらの別個の層が加えられていても良い。
【００１２】
パターン層は、Ｃｕを含むことが好ましいが、幾つかの他の材料、例えばＡｕ、Ａｇ、Ｆｅ−Ｎｉを含んでいても良い。キャリア層は、Ａｌを含むことが好ましいが、幾つかの他の材料、例えばＦｅ−Ｎｉまたは適当な高分子を含んでいても良い。導電キャリア層が使用される場合の唯一の条件は、キャリア層をパターン層に対して選択的に除去できるということである。エッチングによって除去が行なわれることが好ましいが、他の技術を採用しても良い。
【００１３】
絶縁材料は、例えばエポキシ材料であるが、一方で、アクリル酸塩やポリイミド、ポリフェニレン・サルファイド樹脂等の他の高分子材料であっても構わない。アルコキシシリケートおよびアルキル置換したアルキルシリケートのゾル・ゲル法を用いて得られるポリシリケートが適している。液相状態で加えることができ、したがって、キャリアと基板との間のキャビティを満たすことができる絶縁材料を使用することが好ましい。一方、温度上昇の結果として且つ接続手段の圧力下で基板から流出する箔を使用しても良い。
【００１４】
好ましい実施形態において、キャリア層は、絶縁材料が加えられた後に除去される。したがって、キャリア層は、その後に除去され得る一時的なキャリアとして機能する。例えばアルミニウムや有機層またはポリマーを含むキャリア層は、保護層としての機能を果たす。また、導電材料で満たすことができる穴をフォトリソグラフィ法でキャリア層中に形成することもできる。しかし、キャリア層が選択され且つ層の所望の機能特性を考慮する必要がない場合には、除去することが有益である。また、その後、キャビティの上端に更に簡単に別個の層を加えることができる。その中の金属パターンは、ビアを介して、パターン層に接続されることが好ましい。除去は、例えばエッチング、研磨、層間剥離によって行なわれる。
【００１５】
更なる実施形態においては、メタライゼーションをパターン層と接続するために、半田またはＣｕ，Ａｇ，Ａｕ，Ａｌ等の金属といった適当な材料から成るバンプが使用される。このようなバンプを使用すること自体は周知である。また、バンプの使用は、寸法設定および材料の両方の点で、本発明の方法に係る組み立てに適している。また、キャリア層中のキャリアは十分な安定性を有しており、これはバンプの良好な接着性を得るのに必要である。あるいは、異方性をもって導電接着剤が加えられても良い。
【００１６】
本発明においては、パターン層が１〜２０μｍの厚さを有していると有益である。そのような寸法によれば、絶縁材料中への埋め込みを非常に強固に行なうことができる。また、そのような寸法を用いると、誘導素子および他のパターンを比較的小型のデバイスに対して加えることができる。同時に、そのような厚さを用いると、誘電素子の良好な線質係数が実現される。
【００１７】
好ましい実施形態においては、パターン層が組み立て前に曲げられ、これにより、組み立て後、メタライゼーションとパターン層とが第１の点で接触し、第１の側と略平行な面内に機能素子が所定の距離で配置される。伝送回線層と基板との間の距離を設定することは、誘導および静電結合を非常に正確に設定できるという点で非常に有益である。伝送回線層の曲げは、事前公開されない出願ＥＰ０２０７８２０８．２（ＰＨＮＬ０２０７１９）に記載された技術を用いて行なわれても良い。この出願の内容は、これを参照することによって本願に組み込まれる。
【００１８】
更なる実施形態においては、互いに独立した多数のメタライゼーションを基板が備えており、多数の伝送回線が伝送回線層中に形成される。基板と絶縁材料とキャリアとの組み合わせは、その後、個々の電子デバイスに分離される。キャリア層が除去される場合には、分離は、キャリア層が除去されるまで行なわれない。この実施形態の利点は、デバイスがプレートレベルで製造されるという点である。これにより、多額の組み立てコストを削減できる。無論、このための要件は、基板およびキャリアにおける横方向の公差が、概ね、好ましくはほぼ等しいということである。そのような寸法精度は、導電パターン層の厚さを小さく維持することにより、好ましくは３０μｍ未満に維持することにより、実現されることが好ましい。
【００１９】
本発明の第２の目的は、基板の第２の側を使用することなく、コイルおよび他の伝送回線を簡単にデバイスに集積することができる、冒頭部分に規定されたタイプの電子デバイスを提供することである。
【００２０】
この第２の目的は、基板の第１の側に配置され且つメタライゼーションに導電接続された導電パターン層中に誘導素子が形成され、基板と導電パターン層との間に絶縁材料が存在し、この絶縁材料中に導電パターン層が機械的に埋め込まれることにより達成される。
【００２１】
本発明に係るデバイスにおいて、絶縁材料は、接着剤だけでなく、誘導素子のための基板であっても良い。このようにすれば、更なる素子に対する寄生容量および誘導結合が大幅に減少される。同時に、既存の解決策に対して、基板表面が少なくとも同一に維持される。また、基板の第２の側にパターンを設ける必要がなく、基板を貫通して接続を行なう必要がないため、デバイスを非常にうまく扱うことができる。逆に、絶縁材料は、接着剤および誘導素子のための基板として機能するだけでなく、半導体素子および基板の第１の側にある他の素子のための保護層として機能する。誘導素子の例は、例えば、コイル、導波路、カプラ、ストリップライン等である。パターン層中に複数の誘導素子が形成されても良いことは言うまでもない。
【００２２】
本発明の利点は、パターン層を任意の基板と組み合わせて適用できるという点である。その例は、ＧａＡｓおよびＩｎＰ等のIII−Ｖ材料から成る半導体基板、エッチングまたはグラウンドバックされないシリコンＳｉＣおよびＳｉＧｅ基板、その上に薄膜トランジスタが形成され或いはその上で電気素子が組み立てられる高分子またはセラミック基板である。電気素子は、トランジスタ、ダイオード、集積回路等の半導体素子であることが好ましいが、マイクロ電気機械システム素子（ＭＥＭＳ）、共振器、コンデンサであっても良い。ＨＢＴおよびＰＨＥＭＴ等の半導体素子を有するIII−Ｖ材料から成る半導体基板を電気素子として使用すると、極めて都合が良い。
【００２３】
好ましい実施形態において、パターン層は、第１の側と平行な面において基板から延出し、電子デバイスの外部接触のための接点パッドを有する。絶縁材料は、実際には、基板を完全に覆い隠している。ここで、パターン層は、リードフレームの機能である更なる機能を果たし、一方、絶縁材料はエンベロープである。これは、接点パッドが基本的に誘導素子の周囲のリング内に存在する場合に、非常に良く実現できる。
【００２４】
別の実施形態において、パターン層は、前記絶縁材料と、例えば垂直な相互接続領域（ビア）が形成されている別個の層との間に位置する。この実施形態において、パターン層は、延在する相互接続構造と一体化される。パターン層が数マイクロメートル程度の小さな厚さを有している場合には、薄膜技術を用いて、絶縁層および導電層を簡単に実現することができる。このようにすれば、ビアの他に、コンデンサを形成することもできる。この場合、１つの電極が伝送回線層内に収容される。そのようなコンデンサの電場の均一性は、１つの電極の端部内に存在する絶縁層を加えることによって確保される。これについては、更に、事前公開されない出願ＥＰ０１２０３０７１．４（ＰＨＮＬ０１０５７９）に記載されている。
【００２５】
更なる実施形態においては、メタライゼーションとパターン層とが第１の点で接触するようにパターン層が曲げられ、第１の側と略平行に延びる面内に所定の距離で誘導素子が配置される。誘導素子と基板との間の距離を設定することは、誘導結合および静電結合を非常にうまく設定できるという点で非常に有益である。パターン層の曲げは、事前公開されない出願ＥＰ０２０７８２０８．２（ＰＨＮＬ０２０７１９）に記載された技術を用いて行なわれても良い。この出願の内容は、これを参照することによって本願に組み込まれる。
【００２６】
後者の実施形態と組み合わされることが非常に好ましい変形例において、メタライゼーションは、絶縁材料との境界面に誘導素子を有する。この誘導素子は、パターン層中の誘導素子とほぼ対向しており、これらの誘導素子が協働してストリップラインを形成する。ストリップラインの例は、例えば、２巻きコイル、変圧器、共振器、カプラである。２つの基板上に存在するそのようなストリップライン自体は、ＵＳ−Ａ６，０６０，９６８により周知である。ここに記載されているケースでは、基板のうちの１つがプリント回路基板等の絶縁基板である。この欠点は、異なるメーカー、すなわち、プリント回路基板メーカーおよび電気素子のメーカーによって製造される２つの部品をストリップラインが備えているという点である。そのような欠点は、参照することによって本願に組み込まれるＷＯ−Ａ０２／０１６３１によって周知の共面導波構造において存在する。しかし、本発明に係るデバイスのストリップラインは、デバイスのメーカーによって全体を製造することができる。
【００２７】
本発明のこれらの態様および他の態様は、以下に記載される実施形態を参照することにより明らかとなり、また、この実施形態を参照して上記態様を説明する。
【００２８】
図面は、一定の比率で拡大して示されているわけではなく、明確さを期すため、誇張して示されている。同様の領域および部分には、可能な範囲で同様の参照符号が付されている。
【発明を実施するための最良の形態】
【００２９】
図１は、本発明に係る方法で適用されるキャリア１０の断面を概略的に示す。図２は、図１のキャリアを上から見た図を概略的に示す。この実施例において、キャリア１０は、第１の側１および第２の側２と、第１の側１のパターン層３と、第２の側のキャリア層４とを有しているが、これは不可欠なものではない。この実施形態においてキャリア層４の一部である副層５は、パターン層３と接触している。パターン層３および副層５は、凹部６により、多数のパターンを含んでいる。凹部６は、副層５の面内において、パターン層３の面内における場合よりも大きい直径を有している。ここでは、キャリア層４は、厚さが約６０μｍのアルミニウム層である。パターン層３は、銅を含んでいるとともに、約１０μｍの厚さを有している。パターン層３には、接点パッド４１と巻線３１とが形成されている。図では、接点パッドが２つしか無いが、当業者であれば分かるように、通常、多数の接点パッドが存在する。すなわち、トランジスタ用に少なくとも３つの接点パットが、また、集積回路用に多数の接点パッドが存在する。
【００３０】
キャリアは、以下のようにして製造される。すなわち、フォトリソグラフィにより、二酸化珪素から成るホールタマスクが形成され、その後、このマスクの外側で、塩化第2鉄の水溶液を用いたエッチングにより、パターン層３から銅が除去される。このプロセス中に、凹部６がキャリア１０内に形成される。この時、他の選択エッチング剤を用いて、キャリア層４の一部が除去される。その後、パターン層３に対するキャリア層４のアンダーエッチングが行なわれ、その間に、副層５が形成される。例えば、アルミニウム用の選択エッチング剤として、苛性ソーダ溶液を使用できる。
【００３１】
基板２０および幾つかの一連のステップを用いてキャリア１０を組み立てると、結果として、図３に示すデバイス１００が得られる。組み立て前において、基板２０の金属（メタライゼーション）面２１上の接点面４２およびトラック２２には、半田バンプ４３が設けられる。半田バンプ４３の代わりに、例えばＡｕバンプを付けることもできる。その場合、例えばＡｇ等から成る接着層を接点面４１，４２に設けることが好ましい。また、半田バンプ４３を所定形状に維持するため、キャリア１０には流体層が設けられていても良い。そのような流体層の使用については、事前公開されない出願ＥＰ０２０７７２２８．１（ＰＨＮＬ０２０４７１）に記載されており、その内容は、これを参照することによって本願に組み込まれる。組み立て中に、半田バンプ４３は、接点パッド４１およびコイル３１と接触される。キャリア１０のパターン層３および基板２０のメタライゼーションに設けられた機械的な位置合わせ手段を用いて、キャリアと基板との位置合わせが行なわれる。また、例えば光を用いて位置合わせが行なわれても良い。
【００３２】
組み立て後、キャリア１０と基板２０との間および基板２０の周囲に絶縁材料４０が挿入される。この実施例においては、絶縁材料としてエポキシが使用される。可能であれば真空処理を用いて補われる毛細管力により、空間および凹部６にエポキシが充填される。この充填作業後、別個の加熱ステップが加えられ、それによって、絶縁材料４０が硬化される。
【００３３】
その後、キャリア層４が除去される。これは、苛性ソーダ溶液を用いたエッチングにより行なわれる。その後、好ましくは同じ絶縁材料から成る保護層４５が加えられる。また、図中のデバイス１００は、半田バンプ４６を備えており、そのため、基板上に配置するのに適している。アルミニウムを除去してアルミニウムを絶縁材料と置き換える代わりに、例えば、表面上に幾分厚いＳｉＯ２層を有するシリコン基板をキャリア層として使用しても良い。そのようにすれば、キャリア層の一部すなわちＳｉ基板を除去するだけで済み、それにより、ＳｉＯ２が保護層４５として残る。その後、保護層に穴が設けられても良いが、キャリアの組み立て前に既に保護層に穴が設けられていても良い。
【００３４】
図３に示すデバイスは、金属面２１上にコイル３２を有する基板２０を備えている。巻線３２は、巻線３１から所定の距離３３に位置されている。２つの巻線３１，３２が互いに接続されることにより、２巻きコイルが形成されても良い。しかし、巻線が変圧器の一部であっても良い。２巻きコイルは、より高い静電誘導を有している。無論、２巻きコイルの代わりに、他の機能的２層部品を同様の方法で形成しても良い。同様に、絶縁材料４０の代わりに、磁性材料を含んだ絶縁材料を選択することができる。しかし、この場合は、基板２０とキャリア１０との間よりも、基板２０の周囲に異なる絶縁材料を設けることが好ましい。
【００３５】
図４は、デバイス１００の第２の実施形態を示す。この場合、キャリア１０は、組み立て前に変形され、ここではコイルである単層機能素子３１を備えている。変形の利点は、機能素子３１が基板２０から非常にうまく規定された所定の距離に位置される点である。変形の他の利点は、機能素子３１が接点パッド４１よりも更に基板２０から離れているという点である。その結果、基板２０と機能素子３１との間の寄生的な相互作用が殆ど生じなくなる。その後、機能素子に保護層４５が設けられる。この場合、保護層として、ベンゾシクロブテンが選択される。
【００３６】
また、機能素子３１を基板２０から更に短い距離に位置させることが有益となる場合もある。この場合の利点は、別個の保護層４５が不要になるという点である。これは、特に、接点パッド４１が機能素子３１よりも十分に大きい幅を有している場合において適用できる。アンダーエッチングの度合いを設定することにより、絶縁材料４０によって機能素子の大部分を覆い隠すことができる。十分に大きい直径を有する接点パッド４１は、基板２０から離れて向きを変えた側に位置し続けるが、その大部分が絶縁材料４０が無いままである。
【００３７】
変形は、凹部６がパターン層３に設けられた後であって且つキャリア層４の部分的なエッチングのためにエッチング剤が加えられその間に副層５が形成された後に行なわれる。変形のため、シリコン基板上に所望のパターンの例えばＮｉ／Ａｕバンプが存在するモールドがキャリア１０と接触され、一方、このキャリア１０が硬い地下に配置される。モールドは、キャリア１０の第１の側２および第２の側１の両方に配置されても良い。
【００３８】
図５は、本発明に係るデバイス１００の第３の実施形態を示す。個々のデバイスのために基板２０またはキャリア１０を分離できるように、図示のデバイス１００は、基板２０およびキャリア１０が組み立てられるプレートレベルで製造される。この結果、例えば、基板２０とキャリア１０との間にだけ絶縁材料４０が加えられる。絶縁材料４０の供給を促進させるため、キャリアに穴が存在することが好ましい。この実施形態の例では、キャリア層が除去された後、第１の保護層４５に加えて、第２の保護層４７が堆積される。両方の層４５，４７には所望のパターンが施され、電気メッキによって銅が充填される。このプロセスにおいては、相互接続の分野の当業者に知られたミクロンスケールのダマシン技術が適用される。これによって得られるデバイスは実装に適しているが、別個の絶縁層および導電層が加えられ、その間に、更なる素子、グラウンド面、薄膜コンデンサが存在しても良い。
【００３９】
要するに、半導体基板２０と、マイクロストリップ、コイル、カプラ等の機能素子３１とを有する半導体デバイスが提供される。この場合、機能素子３１は、基板２０と機能素子３１との間の絶縁材料中に機械的に埋め込まれた導電層中に存在する。その後、機能素子は、コネクタにより、基板２０に対して電気的に接続される。このようにすれば、基板２０での電気的な損失がかなり減少する。デバイス１００は、導電層とキャリア層とを有する箔を基板に対して加えることにより製造されることが好ましい。その後、基板と箔との間の空間が絶縁材料４０で満たされ、キャリア層が除去されることが好ましい。
【図面の簡単な説明】
【００４０】
【図１】本発明の方法において適切に適用できるキャリアの概略断面図。
【図２】図１のキャリアを上から見た図。
【図３】図１に示すキャリアが適用されるデバイスの第１の実施形態の概略断面図。
【図４】デバイスの第２の実施形態の概略断面図。
【図５】デバイスの第３の実施形態の概略断面図。
【図１】
2005522861.tif 000003
【図２】
2005522861.tif 000004
【図３】
2005522861.tif 000005
【図４】
2005522861.tif 000006
【図５】
2005522861.tif 000007
【国際調査報告】
2005522861.tif 000008
2005522861.tif 000009
2005522861.tif 000010