(57)【要約】  本発明の課題は、半導体素子の性能を向上できる半導体素子構造の形成方法、及び性能の向上した半導体素子を提供することである。  本発明に係る半導体素子構造の形成方法は、被覆層３０が一部に施された歪半導体層２０を絶縁酸化膜４０上に有する基板５０の面上よりイオン注入を行い、被覆層３０で遮蔽された歪半導体層２１の歪状態を維持する一方、被覆層３０で遮蔽されていない歪半導体層２０の歪状態を緩和し緩和半導体層２３，２５へと変化させることで、歪状態を維持した歪半導体層２１と、緩和半導体層２３，２５との間にヘテロ接合を形成するヘテロ接合形成工程を有する。
2011030782.tif 000002
【特許請求の範囲】
【請求項１】
被覆層が一部に施された歪半導体層を絶縁酸化膜上に有する基板の面上よりイオン注入を行い、前記被覆層で遮蔽された歪半導体層の歪状態を維持する一方、前記被覆層で遮蔽されていない歪半導体層の歪状態を緩和し緩和半導体層へと変化させることで、前記歪状態を維持した前記歪半導体層と、前記緩和半導体層との間にヘテロ接合を形成するヘテロ接合形成工程を有する半導体素子構造の形成方法。
【請求項２】
前記被覆層は前記半導体の酸化物で構成される酸化膜を有する請求項１記載の形成方法。
【請求項３】
前記被覆膜は前記酸化膜を被覆するゲート電極を更に有する請求項２記載の形成方法。
【請求項４】
前記被覆層は、前記歪半導体層より高い又は低い熱膨張率の素材からなる単層構造を備える請求項１から３いずれか記載の形成方法。
【請求項５】
前記イオン注入は、ドーパントを除く元素を主成分とする又はこの元素からなるイオンの注入である請求項１から４いずれか記載の形成方法。
【請求項６】
前記イオン注入は、前記絶縁酸化膜及び前記歪半導体層を構成する元素を主成分とする又はこの元素からなるイオンの注入である請求項１から５いずれか記載の形成方法。
【請求項７】
前記歪半導体層は、Ｓｉ又はＳｉＧｅで構成される請求項１から６いずれか記載の形成方法。
【請求項８】
前記歪半導体層は、引張り歪みＳｉ、又は圧縮歪みＳｉＧｅで構成される請求項７記載の形成方法。
【請求項９】
前記イオン注入は、Ｏ、Ｓｉ及びＧｅからなる群より選ばれる１種以上の元素を主成分とする又はこの元素からなるイオンの注入である請求項７又は８記載の形成方法。
【請求項１０】
前記イオン注入は、Ｈ、Ｈｅ、Ｌｉ、Ｂｅ及びＣからなる群より選ばれる１種以上の元素を主成分とする又はこの元素からなるイオンの注入である請求項７又は８記載の形成方法。
【請求項１１】
前記イオン注入の後に行うアニール工程を更に有する請求項１から１０いずれか記載の形成方法。
【請求項１２】
前記イオン注入は、前記歪半導体層の表面に対して直交する方向から所定角度をなす方向で行う請求項１から１１いずれか記載の形成方法。
【請求項１３】
前記所定角度に応じて、イオンを注入するエネルギを調節する工程を更に有する請求項１２記載の形成方法。
【請求項１４】
イオンの反跳エネルギ分布のピークが、前記歪半導体層と前記絶縁酸化膜との界面に理論的に位置するようにエネルギを調節する請求項１から１３いずれか記載の形成方法。
【請求項１５】
前記歪半導体層、又は前記緩和層及び前記歪み層に、不純物をドープすることで、ソース及びドレインを形成する工程を更に有する請求項１から１４いずれか記載の形成方法。
【請求項１６】
ＭＯＳＦＥＴの製造工程におけるソース拡散層及びドレイン拡散層に用いるイオンを注入する工程の前に、前記ヘテロ接合形成工程を行う請求項１から１５いずれか記載の形成方法。
【請求項１７】
半導体層と、この半導体層の所定箇所上に位置するゲート絶縁膜と、を備え、
前記半導体層は、前記所定箇所の一部又は全部を含み且つ前記ゲート絶縁層に被覆されていない箇所に所定距離だけ延在する歪み層と、前記歪み層を挟んで位置する緩和層と、を有する半導体素子。
【請求項１８】
前記半導体層は、Ｓｉ又はＳｉＧｅで構成される請求項１７記載の半導体素子。
【請求項１９】
前記歪半導体層は、引張り歪みＳｉ、又は圧縮歪みＳｉＧｅで構成される請求項１８記載の半導体素子。
【請求項２０】
ソース側のヘテロ接合面とチャネルとの距離が、ドレイン側のヘテロ接合面とチャネルとの距離よりも短い請求項１７から１９いずれか記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子構造の形成方法、及び半導体素子に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）は、ＬＳＩの中で最も一般的に使用されている電界効果トランジスタの一種である。【０００３】
図８は、従来のｎ型ＭＯＳＦＥＴ９００の概略構成図である。ｎ型ＭＯＳＦＥＴ９００は、緩和ＳｉＧｅで構成されるソース９１０及びドレイン９３０と、歪Ｓｉで構成されるチャネル９２０とを備え、ＳｉＧｅ層とＳｉ層との間にヘテロ接合が形成されている（特許文献１参照）。また、チャネル９２０の上には、ゲート絶縁膜９４１を介してゲート電極９４３が設けられている。かかるｎ型ＭＯＳＦＥＴは、ゲート９４０のゲート電極９４３に所定電圧を印加すると、超高速で動作できることが期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００７−５２００８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来のｎ型ＭＯＳＦＥＴ９００では、特にソース９１０中のＧｅ原子がチャネル９２０へと拡散して、ソース９１０とチャネル９２０との間のヘテロ構造の傾斜化により性能が低下する。【０００６】
本発明は、以上の実情に鑑みてなされたものであり、半導体素子の性能を向上できる半導体素子構造の形成方法、及び性能の向上した半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明者は、ヘテロ接合を、同じ素材の歪層と緩和層との間に形成することで、異質物原子の拡散による諸問題を解消できることを見出し、本発明を完成するに至った。具体的に、本発明は以下のようなものを提供する。【０００８】
（１）  被覆層が一部に施された歪半導体層を絶縁酸化膜上に有する基板の面上よりイオン注入を行い、前記被覆層で遮蔽された歪半導体層の歪状態を維持する一方、前記被覆層で遮蔽されていない歪半導体層の歪状態を緩和し緩和半導体層へと変化させることで、前記歪状態を維持した前記歪半導体層と、前記緩和半導体層との間にヘテロ接合を形成するヘテロ接合形成工程を有する半導体素子構造の形成方法。【０００９】
（１）の発明によれば、被覆層が一部に施された歪半導体層を絶縁酸化膜上に有する基板の面上よりイオン注入を行うことで、ヘテロ接合が、同じ半導体素材で構成される歪半導体層と緩和半導体層との間に形成される。このため、異質物原子の拡散による諸問題が解消され、半導体素子の性能を向上することができる。【００１０】
（２）  前記被覆層は前記半導体の酸化物で構成される酸化膜を有する（１）記載の形成方法。【００１１】
（３）  前記被覆層は前記酸化膜を被覆するゲート電極を更に有する（２）記載の形成方法。【００１２】
（２）又は（３）の発明によれば、形成された半導体素子構造のうち少なくともゲートの部分が、ゲート電極を形成するだけで又はそのまま半導体素子において使用できる。このため、半導体素子構造の有用性を向上することができる。【００１３】
（４）  前記被覆層は、前記歪半導体層より高い又は低い熱膨張率の素材からなる単層構造を備える（１）から（３）いずれか記載の形成方法。【００１４】
（５）  前記イオン注入は、ドーパントを除く元素を主成分とする又はこの元素からなるイオンの注入である（１）から（４）いずれか記載の形成方法。【００１５】
（６）  前記イオン注入は、前記絶縁酸化膜及び前記歪半導体層を構成する元素を主成分とする又はこの元素からなるイオンの注入である（１）から（５）いずれか記載の形成方法。【００１６】
（５）又は（６）の発明によれば、半導体層の特性がイオン注入によって悪影響を受けることが抑制されるので、半導体素子の性能を均質化できる。【００１７】
（７）  前記歪半導体層は、Ｓｉ又はＳｉＧｅで構成される（１）から（６）いずれか記載の形成方法。【００１８】
（８）  前記歪半導体層は、引張り歪みＳｉ、又は圧縮歪みＳｉＧｅで構成される（７）記載の形成方法。【００１９】
（８）の発明によれば、歪半導体層を引張り歪みＳｉで構成することで、ｎ−ＭＯＳ用の半導体素子構造を、圧縮歪みＳｉＧｅで構成することで、ｐ−ＭＯＳ用の半導体素子構造を、それぞれ形成することができる。【００２０】
（９）  前記イオン注入は、Ｏ、Ｓｉ及びＧｅからなる群より選ばれる１種以上の元素を主成分とする又はこの元素からなるイオンの注入である（７）又は（８）記載の形成方法。【００２１】
（１０）  前記イオン注入は、Ｈ、Ｈｅ、Ｌｉ、Ｂｅ及びＣからなる群より選ばれる１種以上の元素を主成分とする又はこの元素からなるイオンの注入である（７）又は（８）記載の形成方法。【００２２】
（１１）  前記イオン注入の後に行うアニール工程を更に有する（１）から（１０）いずれか記載の形成方法。【００２３】
イオン注入時のエネルギにより、半導体層に大きな損傷が生じ、半導体素子としての機能に悪影響が残る場合がある。
しかし（１１）の発明によれば、イオン注入の後にアニールを行うことで、半導体層の損傷が回復し、半導体素子の機能低下を抑制できる。【００２４】
（１２）  前記イオン注入は、前記歪半導体層の表面に対して直交する方向から所定角度をなす方向で行う（１）から（１１）いずれか記載の形成方法。【００２５】
（１２）の発明によれば、所定角度の大小に応じ、半導体層のうち被覆層に被覆された箇所から、ドレインになる側に所定距離だけイオン注入から遮蔽され、緩和が回避される。これにより、半導体素子におけるドレイン側のヘテロ接合がチャネルとの境界から遠ざかり、その結果、チャネルとドレインとの境界におけるバンドオフセットが低減するため、動作の更なる高速化が期待できる。【００２６】
（１３）  前記所定角度に応じて、イオンを注入するエネルギを調節する工程を更に有する（１２）記載の形成方法。【００２７】
（１４）  イオンの反跳エネルギ分布のピークが、前記歪半導体層と前記絶縁酸化膜との界面に理論的に位置するようにエネルギを調節する（１）から（１３）いずれか記載の形成方法。【００２８】
少なくとも理論的に、イオンの反跳エネルギ分布のピークが歪半導体層と絶縁酸化膜との界面に位置されるため、歪半導体層から緩和半導体層への転位が効率的になされ、ヘテロ接合をより確実に形成することができる。また、半導体層における反跳エネルギがピークよりも小さくなるので、半導体層の損傷を抑制することもできる。【００２９】
（１５）  前記歪半導体層、又は前記緩和層及び前記歪み層に、不純物をドープすることで、ソース及びドレインを形成する工程を更に有する（１）から（１４）いずれか記載の形成方法。【００３０】
（１６）  ＭＯＳＦＥＴの製造工程におけるソース拡散層及びドレイン拡散層に用いるイオンを注入する工程の前に、前記ヘテロ接合形成工程を行う（１）から（１５）いずれか記載の形成方法。【００３１】
（１７）  半導体層と、この半導体層の所定箇所上に位置するゲート絶縁膜と、を備え、
前記半導体層は、前記所定箇所の一部又は全部を含み且つ前記ゲート絶縁層に被覆されていない箇所に所定距離だけ延在する歪み層と、前記歪み層を挟んで位置する緩和層と、を有する半導体素子。【００３２】
（１８）  前記半導体層は、Ｓｉ又はＳｉＧｅで構成される（１７）記載の半導体素子。【００３３】
（１９）  前記歪半導体層は、引張り歪みＳｉ、又は圧縮歪みＳｉＧｅで構成される（１８）記載の半導体素子。【００３４】
（２０）  ソース側のヘテロ接合面とチャネルとの距離が、ドレイン側のヘテロ接合面とチャネルとの距離よりも短い（１７）から（１９）いずれか記載の半導体素子。
【発明の効果】
【００３５】
本発明によれば、被覆層が一部に施された歪半導体層を絶縁酸化膜上に有する基板の面上よりイオン注入を行うことで、ヘテロ接合が、同じ半導体素材で構成される歪半導体層と緩和半導体層との間に形成される。このため、異質物原子の拡散による諸問題が解消され、半導体素子の性能を向上することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態に係る半導体素子構造の形成方法の手順を示す図である。
【図２】本発明の別の実施形態に係る半導体素子構造の形成方法の手順を示す図である。
【図３】被覆層が歪半導体層より高い熱膨張率の素材からなる単層構造を備える態様における緩和率の分布を示すグラフである。
【図４】前記実施形態に係る形成方法が有するヘテロ接合形成工程のイオン注入における反跳エネルギ及びイオン密度の分布を示すグラフである。
【図５】前記実施形態に係る形成方法が有するヘテロ接合形成工程のイオン注入に用いる原子の種類と、反跳エネルギの分布との関係を示すグラフである。
【図６】前記ヘテロ接合形成工程の前（Ａ）、及び後（Ｂ）における半導体層のラマンシフトの変化を示すグラフである。
【図７】前記ヘテロ接合形成工程のイオン注入における反跳エネルギと、ソース及びチャネルの境界におけるバンドオフセットとの関係を示すグラフである。
【図８】従来例に係る半導体素子の概略構成図である。
【発明を実施するための形態】
【００３７】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００３８】
図１は、本発明の一実施形態に係る半導体素子構造の形成方法の手順を示す図である。この製造方法では、被覆層３０が一部に施された歪半導体層２０を絶縁酸化膜４０上に有する基板５０に対し、歪半導体層２０の面上よりイオン注入を行い（Ａ）、被覆層３０で遮蔽された歪半導体層２１の歪状態を維持する一方、被覆層３０で遮蔽されていない歪半導体層の歪状態を緩和し緩和半導体層２３，２５へと変化させることで、歪状態を維持した歪半導体層２１と、緩和半導体層２３，２５との間にヘテロ接合を形成する（Ｂ）。
【００３９】
これにより、結晶構造の異なる緩和半導体層２３と歪半導体層２１との境界において、バンドギャップ（ΔＥｃ又はΔＥｖ）が生じるため、緩和半導体層２３及び歪半導体層２１は半導体素子におけるソース及びチャネルとして機能し得る。ここで、ヘテロ接合は、従来と異なり、同じ半導体素材で構成される歪半導体層２１と緩和半導体層２３，２５との間に形成されているので、異質物原子の拡散による諸問題が解消され、半導体素子の性能を向上することができる。
【００４０】
本明細書において、「半導体素子構造」とは、半導体素子の一部又は全部を構成する構造を指し、例えば、トランジスタのソース及びチャネルを構成する構造、更にドレイン及び／又はゲートを構成する構造を指す。
【００４１】
被覆層３０が、歪半導体層２０を構成する半導体の酸化物（例えばＳｉＯ２）で構成される酸化膜３１を有する態様は、上記方法によりトランジスタのソース及びチャネルのみならず、ゲート絶縁膜を含む構造が形成されるため、半導体素子構造の有用性を向上することができる。この場合、被覆層３０はイオンを遮蔽できる部材を更に備える必要があるが、この部材は酸化膜３１を被覆するゲート電極３３であることが好ましい。これにより、ゲート絶縁膜及びゲート電極の双方を含む構造が形成されるので、半導体素子構造の有用性を更に向上することができる。なお、ゲート電極の素材は、特に限定されず、例えば多結晶Ｓｉであってよい。
【００４２】
ただし、被覆層は、歪半導体層より高い又は低い熱膨張率の素材からなる単層構造を備えてもよい。この態様では、ヘテロ接合形成工程の後に加熱を行う（例えば後述のアニール工程）と、被覆層が歪半導体層よりも縮み又は伸びて、その分の範囲だけ、歪半導体層を緩和させ又は緩和半導体層を歪ませることができる。これにより、緩和半導体層と歪半導体層との境界におけるバンドギャップ（ΔＥｃ又はΔＥｖ）をより大きくすることができる。図３は、被覆層が歪半導体層より高い熱膨張率の素材からなる単層構造を備える態様における緩和率の分布を示すグラフである。被覆層をＳｉＯ２単層とすることで、アニール工程時に被覆層が歪半導体層（Ｓｉ層）よりも縮むため、緩和半導体層が被覆層で被覆された箇所まで延在している。これにより、８８．５ｍｅＶものバンドギャップΔＥｃが実現できた。なお、測定は、従来周知のラマン分光による歪分布測定法に従って行った。
【００４３】
イオン注入を施される歪半導体層２０、絶縁酸化膜４０、及び基板５０は、特に限定されないが、例えば、基板に高濃度の酸素イオンを注入した後、アニール（熱処理）を行い、歪半導体層２０及び基板５０に挟まれた絶縁酸化膜４０としての埋込酸化膜を形成することで、製造される。この場合には、歪半導体層２０及び基板５０は同じ成分で構成され、絶縁酸化膜４０は歪半導体層２０及び基板５０を構成する成分の酸化物（例えばＳｉＯ２）で構成される。ただし、これに限られず、絶縁酸化膜４０を施した基板５０の絶縁酸化膜４０側を歪半導体層２０にはり合わせて一体化し、基板５０−絶縁酸化膜４０−歪半導体層２０の構造を形成することもできる。ここで、歪半導体層２０及び基板５０の素材は、特に限定されないが、Ｓｉで構成されるのが好ましい。また、Ｓｉで構成される歪半導体層２０にＧｅイオン注入等をして、歪半導体層２０をＳｉＧｅで構成してもよい。
【００４４】
特に、歪半導体層２０は、引張り歪みＳｉ又は圧縮歪みＳｉＧｅで構成されることが好ましい。歪半導体層２０が引張り歪みＳｉで構成されると、ｎ−ＭＯＳ用の半導体素子構造を形成することができ、歪半導体層２０が圧縮歪みＳｉＧｅで構成されると、ｐ−ＭＯＳ用の半導体素子構造を形成することができる。即ち、前者の場合、伝導帯オフセットΔＥｃが歪半導体層２１と緩和半導体層２３との境界に（図１（Ｂ）上側）、後者の場合、価電子帯オフセットΔＥｖが歪半導体層２１と緩和半導体層２３との境界に（図１（Ｂ）下側）にそれぞれ存在するため、適切な不純物（前者の場合、ホウ素等のＩＩＩ価の物質、後者の場合、リン等のＶ価の物質）のイオンを注入することで、緩和半導体層２３がソース、歪半導体層２１がチャネル、緩和半導体層２５がドレインとして機能することができる。特に限定されないが、これらのｎ−ＭＯＳ及びｐ−ＭＯＳを相補的に配置して組み合わせることで、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を製造してもよい。
【００４５】
注入するイオンは、注入可能なものである限りにおいて特に限定されないが、歪半導体層２０及び絶縁酸化膜４０に留まったイオンが半導体性能に与える影響を低減できる点で、ドーパントを除く元素、もしくは絶縁酸化膜４０及び歪半導体層２０を構成する元素を主成分とし、又はこれらの元素からなることが好ましい。例えば、前述のように歪半導体層２０がＳｉ又はＳｉＧｅで構成され、絶縁酸化膜４０がＳｉＯ２で構成される場合には、Ｏ、Ｓｉ及びＧｅからなる群より選ばれる１種以上の元素を主成分とする又はこの元素からなるイオンを注入することが好ましい。
【００４６】
ところで、緩和半導体層２３，２５への変化（転位）は、イオン注入の影響で歪半導体層２０が絶縁酸化膜４０との界面（図１（Ｂ）中、点線で囲んだ部分）において絶縁酸化膜４０から滑ることで生じると考えられる。したがって、かかる現象を生じさせるためには、歪半導体層２０と絶縁酸化膜４０との界面におけるイオンの反跳エネルギが、少なくとも、歪半導体層２０と絶縁酸化膜４０との間の結合エネルギから、歪半導体層２０の弾性エネルギを差し引いた値よりも大きい必要がある。
【００４７】
特に、転位を効率的に生じさせる点、及び歪半導体層２０中の反跳エネルギをピークよりも小さくして歪半導体層２０の損傷を抑制できる点で、イオンの反跳エネルギ分布のピークが、歪半導体層２０と絶縁酸化膜４０との界面に理論的に位置するようにエネルギを調節することが好ましい。ここで、反跳エネルギ分布のピークが界面に理論的に位置するようエネルギを調節するとは、歪半導体層２０の構成成分、膜厚等を考慮し、理論的にピークが界面に位置するよう算出されたエネルギにイオンの加速エネルギを調節することを指し、必ずしも実際の反跳エネルギ分布のピークが界面に位置することを指すものではない。
【００４８】
図４は、イオン注入における反跳エネルギ及びイオン密度の分布を示すグラフである。このグラフは、加速エネルギが６０ｋｅＶであり、歪半導体層２０がＳｉで構成される厚み６０ｎｍの膜であり、絶縁酸化膜４０がＳｉＯ２で構成されるという条件のもと、シミュレーションソフトウェア「ＳＲＩＭ」を用いて得られたものである。図４中の実線は厚み方向に関するＯ＋イオン１個当たりの反跳エネルギの分布を指し、破線は厚み方向に関するＯ＋イオン密度の分布を指し、ＢＯＸは埋込酸化膜（絶縁酸化膜の一例）を指す。このシミュレーション結果によれば、反跳エネルギ分布のピークは、イオン密度分布のピークが位置する深さの０．６倍の深さに位置する傾向があることが分かった。したがって、イオン密度分布のピークが、表面から界面までの深さの１／０．６倍の深さに位置するよう加速エネルギを調節することで、反跳エネルギ分布のピークを、歪半導体層２０と絶縁酸化膜４０との界面に理論的に位置することができる。なお、この傾向は上記条件に限られず一般的に成立するものである。
【００４９】
このようなイオン注入を行うと、反跳エネルギに応じて、歪半導体層２０に損傷が生じ、半導体素子としての機能に悪影響が残る場合がある。そこで、イオン注入の後にアニールを行うことが好ましく、これにより歪半導体層２０の損傷が回復し、半導体素子の機能低下を抑制できる。アニールは、炉内加熱や熱線処理等の従来公知の方法に従って行ってよい。
【００５０】
また、反跳エネルギに応じた歪半導体層２０の損傷は、Ｈ、Ｈｅ、Ｌｉ、Ｂｅ及びＣからなる群より選ばれる１種以上の元素を主成分とする又はこの元素からなるイオンを注入することで抑制することもできる。図５はヘテロ接合形成工程のイオン注入に用いる原子の種類と、反跳エネルギの分布との関係を示すグラフである。図５に示されるように、イオン注入するイオンの原子量が小さくなるにつれ、反跳エネルギのピーク値がほぼ同等にもかかわらず、その分布が急峻になり半値幅を小さくすることができ、表面半導体層及び埋込酸化膜（絶縁酸化膜の一例）に与える反跳エネルギが小さくなることが分かる。
【００５１】
図１に戻って、イオン注入後に形成されるヘテロ接合は、歪半導体層２１と緩和半導体層２３との間だけでなく、歪半導体層２１と緩和半導体層２５との間にも形成される。このため、半導体素子におけるチャネルとドレインとの間にエネルギ障壁（図１（Ｂ）に示すα部分）が介在してしまい、動作の高速化が妨げられるおそれがある。そこで、図２（Ａ）に示すように、イオン注入は、歪半導体層２０の表面に対して直交する方向から所定角度Θをなす方向で行うことが好ましい。所定角度Θの大小に応じ、歪半導体層２０のうち被覆層３０に被覆された箇所から、ドレインになる側（図２における右側）に所定距離だけイオン注入から遮蔽され、緩和が回避される。これにより、半導体素子におけるドレイン側のヘテロ接合がチャネルとの境界から遠ざかり、エネルギ障壁が低減され（図２（Ｂ）に示すγ部分）、その結果、チャネルとドレインとの境界におけるバンドオフセットが低減する（図２（Ｂ）に示すβ部分）ため、動作の更なる高速化が期待できる。
【００５２】
所定角度Θは、過小であると、上記効果が充分に得られにくい点を考慮して適宜設定されてよい。また、所定角度Θの値に応じて、イオンを注入するエネルギを調節する工程を更に有することが好ましい。これにより、任意の所定角度Θにおいて、充分な反跳エネルギを歪半導体層２０と絶縁酸化膜４０との界面に提供することができる。
【００５３】
このようにして形成される半導体素子構造の半導体層２０Ａ’に対し、ソース拡散層及びドレイン拡散層に用いるイオンを注入することで、半導体素子（ＭＯＳＦＥＴ）を製造できる。この半導体素子は、半導体層２０Ａ’と、この半導体層２０Ａ’の所定箇所上に位置するゲート絶縁膜及びゲート電極を含む被覆層３０と、を備え、半導体層２０Ａ’は、所定箇所の一部又は全部を含み且つゲート絶縁層に被覆されていない箇所に所定距離だけ延在する歪み層２１Ａと、歪み層２１Ａを挟んで位置する緩和層２３Ａ，２５Ａと、を有する（図２（Ｂ）参照）。換言すれば、ソース側（図２（Ｂ）中の左側）のヘテロ接合面とチャネルとの距離が、ドレイン側のヘテロ接合面とチャネルとの距離よりも短い。このような半導体素子は、ドレインにおけるエネルギ障壁が低減され（γ部分）、しかもチャネルとドレインとの境界におけるバンドオフセットが低減する（β部分）ため、動作の更なる高速化が期待できるものである。
【００５４】
前述のように、半導体層２０Ａ’は、Ｓｉ又はＳｉＧｅで構成されるのが好ましく、より好ましくは引張り歪みＳｉ、又は圧縮歪みＳｉＧｅで構成される。なお、前述したヘテロ接合形成に用いるイオン注入は、従来周知の方法で行うことができ、例えば中電流イオン注入装置を使用してよい。
【００５５】
本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【実施例】
【００５６】
図１に示す基板（歪半導体層２０及び基板５０はＳｉで、絶縁酸化膜４０はＳｉＯ２で構成される。被覆層３０はＳｉＯ２層の上にＳｉ層が配置された構成を有する。歪半導体層２０の厚みは６０ｎｍ）に対し、イオン注入機を用い、Ｏ＋イオンをドース量２×１０１５ｃｍ−２、加速エネルギ６０ｋｅＶにて、歪半導体層２０に直交する方向で注入した。その後、基板に対し、９５０℃で３０分間に亘り炉アニール処理を行った。【００５７】
ラマン散乱分光器を用い、イオン注入を行う前の歪半導体層２０、及び炉アニール処理後における歪半導体層２０’のラマンシフトを得た。これらの結果を図６（Ａ）、（Ｂ）にそれぞれ示す。イオン注入前には５１５ｃｍ−１付近に見られていた引張り歪みＳｉ（図６（Ａ）のＳＳＯＩ）のピークが、イオン注入後には５２０ｃｍ−１付近の緩和Ｓｉのピークへと接近していた（図６（Ｂ））。これにより、上記イオン注入を通じて、歪半導体層が緩和半導体層へと変化したことが確認された。【００５８】
次に、イオン注入を、加速エネルギを６０ｋｅＶに固定し、もしくはドース量を２×１０１５ｃｍ−２に固定し、反跳エネルギを種々変更して行い、それぞれ形成されたソース及びチャネルの境界におけるバンドオフセットを、ラマンシフトから見積もった。また、歪半導体層２０にＧｅイオンを注入し、アニール処理した基板に対し、加速エネルギを２５ｋｅＶに固定し、もしくはドース量を２×１０１５ｃｍ−２に固定し、反跳エネルギを種々に変更して行い、それぞれ形成されたソース及びチャネルの境界におけるバンドオフセットを、ラマンシフトから見積もった。得られたバンドオフセットと、反跳エネルギとの関係を図７に示す。なお、ラマンシフトからのバンドオフセットの見積もりは、「Ｃ．Ｋ．Ｍａｉｔｉ，  Ｓｔｒａｉｎｅｄ  ｓｉｌｉｃｏｎ  ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ，  ＩＥＥ，  ２００１」の知見等に基づいた。【００５９】
図７に示されるように、反跳エネルギを調節することで、ｎ−ＭＯＳ及びｐ−ＭＯＳの双方ともバンドオフセットを調節できることが確認された。ちなみに本実施例では、反跳エネルギを最適化することで、ｎ−ＭＯＳにおいて７０ｍｅＶ以下、ｐ−ＭＯＳにおいて１６０ｍｅＶ以下のバンドオフセットが得られることが分かった。
【符号の説明】
【００６０】
２０  歪半導体層
２１  歪半導体層
２３，２５  緩和半導体層
３０  被覆層
４０  絶縁酸化膜
５０  基板
【図１】
2011030782.tif 000003
【図２】
2011030782.tif 000004
【図３】
2011030782.tif 000005
【図４】
2011030782.tif 000006
【図５】
2011030782.tif 000007
【図６】
2011030782.tif 000008
【図７】
2011030782.tif 000009
【図８】
2011030782.tif 000010
【国際調査報告】
2011030782.tif 000011
2011030782.tif 000012
2011030782.tif 000013
2011030782.tif 000014