(57)【要約】インピーダンス・ネットワークの両端間に差動入力信号を印加することにより生じる基準信号をその放物線状分布内で比較するように比較器のアレイが接続された、差動入力フラッシュ型アナログ・デジタル変換器である。比較器アレイは、第１のステップ・サイズごとに離間した基準ノード対を比較する第１の複数の比較器、および第２のステップ・サイズごとに離間した基準ノード対を比較する第２の複数の比較器という、少なくとも２組の複数の比較器を含むことが好ましい。この比較器アレイは、必要な場合にのみ第３のステップ・サイズごとに離間した基準ノード対を比較する第３の複数の比較器をさらに含み、変換器の有効な比較範囲が最大限にすることがさらに好ましい。本発明によるフラッシュ変換器は、比較器の入力電流が蓄積することなく、また基準信号の実際の比較回数を犠牲にすることなく、入力からの利得を増加させる。
2005522929.tif 000002
【特許請求の範囲】
【請求項１】
差動アナログ入力信号を受信する第１および第２の入力端子と、
直接に接続され、第１の入力端子と第２の入力端子の間にＭ個の基準ノードを画定する複数の抵抗器を含むインピーダンス・ネットワークと、
各基準ノードに結合された電流源であり、複数の電流源のそれぞれが基準ノードのうちの対応する１つから電流を引き出して、全体として放物線状の波形を有するそれらの基準ノードにおける複数の基準信号を提供する電流源と、
互いにノードｎ１個だけ離間した基準ノード間で信号を比較し、そこからデジタル信号出力ｎ１を提供する、上記インピーダンス・ネットワークに接続された第１の複数の比較器と
を具えることを特徴とするアナログ・デジタル変換器。
【請求項２】
当該複数の抵抗器は等しい抵抗値を有する
ことを特徴とする請求項１に記載の変換器。
【請求項３】
複数の電流は等しい値を有する
ことを特徴とする請求項１に記載の変換器。
【請求項４】
ｎ１およびＭは整数である
ことを特徴とする請求項１に記載の変換器。
【請求項５】
１＜ｎ１≦Ｍ／２である
ことを特徴とする請求項１に記載の変換器。
【請求項６】
ｎ２をｎ１と異なる整数として、互いにノードｎ２個だけ離間した基準ノード間で信号を比較し、そこからデジタル信号出力を提供する、上記インピーダンス・ネットワークに接続された第２の複数の比較器をさらに具える
ことを特徴とする請求項５に記載の変換器。
【請求項７】
１＜ｎ２≦ｎ１＋１である
ことを特徴とする請求項６に記載の変換器。
【請求項８】
ｎ１はＭ／２を超えない最大の整数であり、ｎ２＝ｎ１＋１である
ことを特徴とする請求項７に記載の変換器。
【請求項９】
ｎ３をｎ１およびｎ２よりも小さい整数として、互いにノードｎ３個だけ離間した選択した基準ノード間で信号を比較し、そこからデジタル信号出力を提供する、上記インピーダンス・ネットワークに接続された第３の複数の比較器をさらに具える
ことを特徴とする請求項８に記載の変換器。
【請求項１０】
電流源はノードから逆の電流を引き出して、複数の基準ノードにおける複数の基準信号を提供し、反転した放物線状波形を与えるように構成される
ことを特徴とする請求項１に記載の変換器。
【請求項１１】
電流源は、起こりうる抵抗値の変化を補償して非線形伝達特性を生じるようにノードから電流を引き出すようになされた可変電流源として構成される
ことを特徴とする請求項１に記載の変換器。
【請求項１２】
上記複数の抵抗器は可変抵抗器を具え、電流源は当該可変抵抗器に接続されて非線形伝達特性を生じる
ことを特徴とする請求項１に記載の変換器。
【請求項１３】
直接に結合され、その第１の入力端子と第２の入力端子の間にＭ個の基準ノードを画定する複数の抵抗器を含むインピーダンス・ネットワークを提供するステップと、
基準ノードのそれぞれから電流を引き出して、全体として放物線状の波形を有するそれらの基準ノードにおける複数の比較信号を提供するステップと、
当該第１および第２の入力端子に差動アナログ入力信号を印加するステップと、
第１の複数の比較器ｎ１を使用して、互いにノードｎ１個だけ離間した基準ノードの間で信号を比較するステップと、
上記第１の複数の比較器の出力を不動化して、代表的なデジタル出力コードを提供するステップと
を具える差動アナログ入力信号をデジタル信号に変換する方法。
【請求項１４】
当該複数の抵抗器は等しい抵抗値を有する
ことを特徴とする請求項１３に記載の方法。
【請求項１５】
複数の電流は等しい値を有する
ことを特徴とする請求項１３に記載の方法。
【請求項１６】
ｎ１およびＭは整数である
ことを特徴とする請求項１３に記載の方法。
【請求項１７】
１＜ｎ１≦Ｍ／２である
ことを特徴とする請求項１３に記載の方法。
【請求項１８】
ｎ２をｎ１と異なる整数として、第２の複数の比較器を使用して、互いにノードｎ２個だけ離間した基準ノード間で信号を比較するステップをさらに具え、第２の複数の比較器の出力を第１の複数の比較器の出力とともに符号化して、２値出力コードを提供する
ことを特徴とする請求項１７に記載の方法。
【請求項１９】
１＜ｎ２≦ｎ１＋１である
ことを特徴とする請求項１８に記載の方法。
【請求項２０】
ｎ１はＭ／２を超えない最大の整数であり、ｎ２＝ｎ１＋１である
ことを特徴とする請求項１９に記載の方法。
【請求項２１】
ｎ３をｎ１およびｎ２よりも小さい整数として、第３の複数の比較器を使用して、互いにノードｎ３個だけ離間した選択した基準ノード間で信号を比較するステップをさらに具え、第３の複数の比較器の出力を、第１の複数の比較器および第２の複数の比較器の出力とともに符号化して、代表的なデジタル出力コードを提供する
ことを特徴とする請求項１９に記載の方法。
【請求項２２】
電流を引き出すステップは、ノードから逆の電流を引き出して、複数の基準ノードにおける複数の基準信号を提供し、反転した放物線状波形を出力として与える
ことを特徴とする請求項１３に記載の方法。
【請求項２３】
電流を引き出すステップは、上記ノードから可変電流を引き出して、起こりうる抵抗値の変化を補償して非線形伝達特性を生じる
ことを特徴とする請求項１３に記載の方法。
【請求項２４】
インピーダンス・ネットワークを提供するステップは、可変抵抗器を有するインピーダンス・ネットワークを提供することを具え、電流を引き出すステップは、当該可変抵抗器を解して可変電流を引き出して非線形伝達特性を生じる
ことを特徴とする請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアナログ・デジタル変換器に関し、特に、入力信号または入力信号に関連する信号と、それに対応する複数の基準信号との間で複数回の比較を行って複数ビットのデジタル出力「ワード」を同時に提供する、差動入力「フラッシュ」変換器に関する。
【背景技術】
【０００２】
アナログ・デジタル変換器は当技術分野で周知である。あるタイプのアナログ・デジタル変換器では、単一の比較器を使用して、入力信号と複数の基準信号とを連続的に比較する。このタイプの比較器は、安価ではあるが、各アナログ・サンプルをデジタル出力ワードに変換するのに、１つの比較器が連続して多くの比較を行わなければならないから、本質的に低速である。
【０００３】
別のタイプのアナログ・デジタル変換器に、「フラッシュ」変換器と呼ばれるものがある。フラッシュ変換器は、複数の比較器を使用して入力信号の複数のサンプルを同時に比較する。特徴的なフラッシュ変換器は、各比較器の第１の入力が、各比較器にそれぞれの所定の基準信号を供給するインピーダンス・ネットワークに接続されるように構成される。さらに、各比較器の第２の入力は、アナログ入力信号またはこの入力信号と関係する別の信号を受信するように接続される。最後に、各比較器の出力は、エンコーダ、または場合によっては対応する数のデジタル信号出力に接続される。これにより、比較器は、複数の出力ビットのデジタル出力ワードを同時に提供することができる。所要回数（複数回）の比較を同時に行うためには、通常は、個々の比較器をそれぞれの基準信号と関連づけて、アナログ入力信号と基準信号とを比較する。したがって、ｎビットのデジタル出力を生成するためには、通常は少なくとも２ｎ−１個の比較器が必要となる。これらの比較器は、アナログ入力信号を２ｎ−１個の基準信号のそれぞれと比較し、その後、基準レベルによって規定される２ｎ個の基準間隔の１つに対応する出力を生成するように構成される。
【０００４】
もう１つの既知の方法では、実際の比較器を２ｎ−１より大幅に少ない数しか使用しないフラッシュ型アナログ・デジタル変換器を提供する。これは、離間した実際の比較器の各対の間に複数の「疑似比較器」を使用することによって実施される。これらの疑似比較器は、実際の比較器の出力の加重平均に基づいてその位置の実際の比較器の出力をシミュレートした中間出力を生成することができる。しかし、このような疑似比較器の使用は、非線形波形の基準信号を生成するインピーダンス・ネットワークとの併用には適さない。この場合に確度を保証するためには、適当な実際の比較器のネットワークが必要となる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような非線形波形の基準信号の既知の例では、入力インピーダンス・ネットワークの両端間で分布電流源を使用して、アナログ入力信号を、電圧ピークの位置がアナログ入力信号の大きさに応じてシフトする放物線状電圧波形に変換する。この電圧波形特有の特徴は、ピーク位置が比較器によって検知される放物線状分布にある。しかし、この例では、この放物線状電圧をフラッシュ変換器とではなく、「ビット・スライス」と併用している。ビット・スライス変換器は、ｎ個の比較器を使用して２ｎ個の電圧間隔を比較し、ｎビット・デジタル出力を生成するものである。ビット・スライス変換器は、並列接続した複数の「サブ変換器」を必要とし、これらのサブ変換器は、その上で入力信号を放物線状分布に変換する必要があるインピーダンス・ネットワークをそれぞれが備えている。したがって、回路構成要素が現実に節約されるわけではない。さらに、上記の例と同様に、比較器の比較範囲も限られたものである。また、これらの例では、入力電流がたまると減衰が大きくなり利得が低下するという別の問題もある。したがって、入力が蓄積しても利得を低下させずに、変換器の有効な比較範囲を最大限に拡大するフラッシュ変換器が必要とされている。本発明がこれらの目的を対象とするものであることは理解されよう。
【課題を解決するための手段】
【０００６】
本発明は、インピーダンス・ネットワークの両端間に差動入力信号を印加することにより生じる基準信号と当該信号の放物線状分布内で比較し得るように一連の比較器が接続された構成の、差動入力フラッシュ型アナログ・デジタル変換器およびそれに関連する動作方法を提供するものである。比較器アレイは、第１のステップ・サイズごとに離間した基準ノード対を比較する第１の複数の比較器、および第２のステップ・サイズごとに離間した基準ノード対を比較する第２の複数の比較器という、少なくとも２組の複数の比較器を含む。この比較器アレイは、第３のステップ・サイズごとに離間した基準ノード対を比較する第３の複数の比較器をさらに含むこともある。これらの比較器は、変換器の有効な比較範囲が最大となるように十分に考慮して配置することができる。
【０００７】
本発明を実施したフラッシュ変換器では、比較器の入力電流が蓄積することなく、また基準信号の実際の比較回数を犠牲にすることなく、入力からの利得が増加する。このフラッシュ変換器は、抵抗器チェーンに接続した複数の比較器を併用すると抵抗器チェーンに沿って電圧が放物線状に分布することに基づいて、抵抗器チェーンの形をしたインピーダンス・ネットワークを含むことができる。別法として、追加の複数の比較器を抵抗器チェーンに接続して、比較範囲をさらに拡大し、回路の減衰を軽減することもできる。
【発明を実施するための最良の形態】
【０００８】
図１Ａは、フラッシュ型アナログ・デジタル変換器の基準信号を生成するインピーダンス・ネットワークの回路図である。特に、このインピーダンス・ネットワークは抵抗器チェーン１００の形をしており、抵抗器チェーン１００に沿って電圧が放物線状に分布すること、および抵抗器チェーンに複数の比較器が接続されることを基礎としている。
【０００９】
図１Ａでは、抵抗器チェーン１００は、９個の抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８およびＲ９を有するものとして示している。これらの抵抗器は直列に接続され、それらの間に８個のノードＮ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５、Ｎ６、Ｎ７およびＮ８を画定している。一実施形態では、抵抗器Ｒ１〜Ｒ９は、ほぼ同じ抵抗値を有する。その他の実施形態では、同調可能回路など特定の目的物を得るために各抵抗器が異なる抵抗値を有することもある。例えば、比較器入力回路に影響を及ぼす修正したインピーダンスを有する線形特性を生じさせる為に一組の可変抵抗器が使用されることがある。この線形特性は、フラッシュ型アナログ・デジタル回路の有益な特徴である。
【００１０】
値ＳＩ１〜ＳＩ８を有する電流を、対応する電流源Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７またはＧ８によって各ノードから引き出す。抵抗値と同様に、これらの電流源も、異なる値Ｉ１〜Ｉ８の電流を引き出すことができる。これにより、この回路は、抵抗値の可変バンクおよび可変電流を提供することができる。可変電流は、可変抵抗器を補償して、比較器の入力電流から見た修正されたインピーダンスを有する線形特性を生じるようにすることができる。
【００１１】
抵抗器チェーン１００の両端には、差動入力信号を印加する。この入力信号は、信号ＶｌｅｆｔとＶｒｉｇｈｔとの差である。図１Ａの抵抗器チェーン１００は、３ビットのデジタル出力を生成するフラッシュ型アナログ・デジタル変換器の一部として使用することを想定したものである。この抵抗器チェーンは、本発明によって構成されるこのような回路の単なる一例である。本発明の範囲を逸脱することなく、構成要素の数およびサイズを様々に変えることも可能である。抵抗器チェーン１００を構成する抵抗器およびノードの数は、それぞれの場合において、デジタル出力ワードの望ましいビット数に基づいて選択されることは、当業者には明らかであろう。特に、デジタル出力ワードの望ましいビット数がｎである場合には、抵抗器チェーン１００は、通常、基準信号を測定するためのノードをその間に２ｎ個（抵抗器チェーン１００の両端には生じない）画定する２ｎ＋１個の抵抗器を有することになる。
【００１２】
動作中には、すべての抵抗器の値が等しいものとして、抵抗器チェーン１００のノードＮ１〜Ｎ８それぞれから値Ｉの電流を引き出すと、抵抗器チェーン１００の両端間に放物線状分布の電圧が生じる。特に、ＶｌｅｆｔおよびＶｒｉｇｈｔがともにゼロボルトに維持されている場合には、対称性により、ノードＮ４とＮ５の間に電流が流れず、電圧分布が全体としてほぼ対称になるはずであることは明らかである。したがって、ノードＮ３とＮ４の間に流れる電流は、値Ｉを有することができる。これにより、モデル回路では、ノードＮ３とＮ４の間の電圧差は値Ｉ＊Ｒを有することになる。その結果、ノードＮ２とＮ３の間に流れる電流は値２＊Ｉを有する。これを拡張すると、各電圧差は線形に増加するので、実際の電圧は、数式１になる。
【００１３】
【数１】
2005522929.tif 000003
【００１４】
ここで、Ｋは定数、Ｎは電圧差を測定するノード数であり、したがってこれは放物線状である。ＶｌｅｆｔおよびＶｒｉｇｈｔがともにゼロボルトに維持されるときの各ノードにおける電圧値は、数式２である。
【００１５】
【数２】
2005522929.tif 000004
【００１６】
ここで、Ｍは抵抗器チェーン１００内のノード総数（抵抗器チェーン１００の両端には生じない）であり、ｉは特定のノードを識別する指標である（例えばノードＮ２の指標ｉは２、ノードＮ３の指標ｉは３など）。
【００１７】
図１Ａに示す抵抗器チェーン１００では、Ｍ＝８とし、Ｉ＊Ｒの値が１ボルトであるときには、Ｖｌｅｆｔ（ノード０）、ノードＮ１からＮ８、およびＶｒｉｇｈｔ（ノード９）のそれぞれにおける電圧は、以下の表に示すようになる。
【００１８】
【表１】
2005522929.tif 000005
【００１９】
縦軸を電圧レベル（ボルト）、横軸を抵抗器チェーン１００の両端間のノードの物理的分布として上記表中のデータをグラフにプロットすると、図２に示すグラフが得られる。図２は、ＶｌｅｆｔおよびＶｒｉｇｈｔをそれぞれゼロボルトの電圧に維持したときに得られる放物線状波形を示す。
【００２０】
可変抵抗器およびそれに対応する可変電流を使用する代替実施形態では、様々な有利な結果を得ることができる。例えば、比較器の入力電流の観点からインピーダンスを修正した線形特性を得ることができる。この場合には、放物線その他の形状を生じることができるが、この形状は、抵抗値および電流値の変化に応じて変化させることができる。動作に際しては、これによりさらに精密に同調可能な回路を得ることができる。これにより、この放物線の傾きがより予測しやすく、かつ調節しやすくなる。
【００２１】
さらに別の実施形態では、複数の電流源を使用して、出力に逆の放物線を提供することができる。図１Ｂを参照すると、このような回路が示してある。回路１００Ｂは、図１Ａに示す回路とは逆方向の電流を有する電流源を含む。これにより、その出力は、同様の入力に対応する図１Ａの回路１００Ａの出力と比較すると反転した出力となる。これにより、この回路には、抵抗器チェーンの反対側端部にゼロ値が移動し、フラッシュ型アナログ・デジタル伝達特性における偶高調波エラーを除去する手段が得られるという利点が付加されることになる。
【００２２】
ＶｌｅｆｔおよびＶｒｉｇｈｔの値を変化させることの効果は、重ね合わせによって決定することができる。抵抗器チェーン１００内の抵抗器の数はノード総数Ｍより１つ多いので、ＶｌｅｆｔとＶｒｉｇｈｔの間のインピーダンスは（Ｍ＋１）ＡＲとなるはずであり、したがって、ネットワーク中を流れる追加の電流は（Ｖｌｅｆｔ−Ｖｒｉｇｈｔ）／（（Ｍ＋１）＊Ｒ）に等しい。これにより、放物線は、図３のグラフに示すように「傾く」。図３のグラフに示す例は、ＶｌｅｆｔとＶｒｉｇｈｔの間の４．０ボルトの電圧差である入力信号の効果を示す。
【００２３】
抵抗器チェーン１００の隣接するノード間の電圧差を測定するように回路が構成されている場合には、図２および図３の例から、入力電圧がゼロであれば（差動入力電圧はＶｌｅｆｔ−Ｖｒｉｇｈｔ）、ノードＮ４とＮ５の間の回路には電圧差は生じない（図２の例ではともに−１０．０Ｖ）が、入力信号が印加されると、ノードＮ４とＮ５の間に電圧差が生じることが分かる。本発明によれば、隣接するノードに関しては、この回路はゼロ値を生成するが、これは、差動入力信号が変化するときに抵抗器チェーン１００に沿って抵抗器が様々であることによる。したがって、隣接するノード間の回路が比較器であれば、その結果は可変（ここではＭａｒｔｉｎとした方が適当か？）コードの出力となる。これにより、事実上、差動入力フラッシュ変換器が生成される。
【００２４】
しかし、抵抗器チェーン１００の隣接するノード間の電圧差を厳密に分析すると、従来の回路では、抵抗器チェーン１００のようなインピーダンス・ネットワークをフラッシュ変換器で用いることに固有の問題がある。このような回路では、入力信号に大きくかつ望ましくない減衰が生じ、これは変換器の動作に影響を及ぼすことになる。ＶｌｅｆｔおよびＶｒｉｇｈｔがそれぞれゼロボルトに維持されているときには、指標ｉのついた所与のノードにおける電圧の値が数式３のようになることを想起されたい。
【００２５】
【数３】
2005522929.tif 000006
【００２６】
したがって、指標ｉのノードおよび隣接する指標ｉ＋１のノードそれぞれにおける電圧値の電圧差Ｖｉを簡略化すると、隣接するノード間の電圧差Ｖｉは数式４の値となる。
【００２７】
【数４】
2005522929.tif 000007
【００２８】
指標ｉを表す横軸に対して電圧差Ｖｉを縦軸にプロットすると、その結果は予想通り線形となる。これを、図４（これもやはりＩ＊Ｒ＝１ボルトである場合の例を示す）のグラフに示す。
【００２９】
差動入力信号Ｖｉｎを重ね合わせた場合には、指標ｉのノードと指標ｉ＋１のノードの間の電圧差Ｖｉは、数式５となる。
【００３０】
【数５】
2005522929.tif 000008
【００３１】
入力信号Ｖｉｎが１／（Ｍ＋１）だけ減衰し、これはかなりの減衰となることもあることに留意されたい。
【００３２】
本発明の別の実施形態によれば、抵抗器チェーン１００（図１または１Ｂ）がＭ個のノード（と、したがってＭ＋１個の抵抗器）を有する場合には、Ｍ＋１個の抵抗器それぞれの両端間に比較器を配置して、フラッシュ型アナログ・デジタル変換器を構成することができる。これを図５に示す。図５では、フラッシュ変換器５００は、それぞれ対応する抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４またはＲ５の両端間に配置された第１の複数の比較器Ｃ１、１、Ｃ１、２、Ｃ１、３、Ｃ１、４およびＣ１、５を含み、これらの抵抗器は、抵抗器チェーン１００として直列接続され、それらの間にノードＮ１、Ｎ２、Ｎ３およびＮ４を画定し、これらのノードそれぞれから、対応する電流源Ｇ１、Ｇ２、Ｇ３またはＧ４が値Ｉを有する電流を引き出す。各抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４およびＲ５は、値Ｒを有する。信号ＶｌｅｆｔとＶｒｉｇｈｔ（またはそれぞれＶｉｎ（ａ）とＶｉｎ（ｂ））の差として表される入力信号Ｖｉｎは本質的に差動信号であり、基準信号の「ゼロ」を抵抗器チェーン１００のノードに沿って移動させる（ゼロはすべて等しく分布する）。フラッシュ変換器５００では、比較器電流は蓄積されない。また、隣接するノード間の差がＩ＊Ｒの関数であることから、抵抗器チェーン１００内の隣接するノード間の電圧ステップの大きさは容易に変更することができ、したがって、電圧範囲は電流によって調節可能である。
【００３３】
図５のフラッシュ変換器回路では、入力信号Ｖｉｎが減衰する可能性がある。例えば、Ｍ＝３２の場合には、入力信号は３２：１の比で減衰する可能性がある。つまり、フラッシュ変換器５００の比較器アレイが認識する信号がより小さなものとなり、場合によっては、比較器アレイにさらに修正を加えなければ、フラッシュ変換器の特定の応用分野でインピーダンス・ネットワークとして抵抗器チェーン１００を使用することができなくなることもある。
【００３４】
本発明の別の実施形態では、入力信号Ｖｉｎの減衰を軽減するために、フラッシュ変換器５００を修正することができる。この実施形態では、抵抗器チェーン１００の隣接するノード（それぞれ指標ｉおよびｉ＋１）間で基準電圧を比較するのではなく、隣接しないノード間で基準電圧を比較するように各比較器を構成する。例えば、指標ｉの第１のノードと、第１のノードからノード「ｎ」個隔てた、指標ｉ＋ｎの第２のノードとを比較することができる。ここで、ｎは１より大きな整数である。抵抗器チェーン１００のノード間の電圧差についての数式を再度参照すると、指標ｉのノードと指標ｉ＋ｎのノードの間の電圧差Ｖｉ、ｎは、数式６となることが分かる。
【００３５】
【数６】
2005522929.tif 000009
【００３６】
となることが分かる。これは、Ｖｉ＋１、ｎとなるその隣の値とはＩ＊Ｒだけ異なり、この差は、ｎの値にかかわらず同じである。ただし、入力信号Ｖｉｎを重ね合わせると、電圧差Ｖｉ、ｎが今度は、数式７となることがわかる。
【００３７】
【数７】
2005522929.tif 000010
【００３８】
この構成で、回路の減衰は軽減される。具体的には、入力信号Ｖｉｎは、１／（Ｍ＋１）ではなくｎ／（Ｍ＋１）だけ減衰する。これは単純なケースのｎ倍の大きさである。ｎを例えばＭ／２程度に大きくすれば、減衰定数を約０．５まで大きくすることもできることが分かる。しかし、ｎをＭ／２程度まで大きくすると、抵抗器ネットワークの大部分を使用することができなくなる。Ｍ＝８、ｎ＝４の例では、第１の比較器をＶｌｅｆｔとノードＮ４の間に配置し、第２の比較器をＮ１とＮ５の間に配置し、以下同様に配置して、最終的にノードＮ５とＶｒｉｇｈｔの間に第６の比較器を配置することになる。その結果、このフラッシュ変換器は、意図していた９箇所ではなく６箇所しか比較点を持たず、これではフラッシュ変換器が確実に正確なデジタル出力を生成するためには不十分である可能性がある。
【００３９】
この比較点の減少を図６に示す。図６は、各比較器Ｃ１、１、Ｃ１、２およびＣ１、３が、図５に示す例のように隣接するノード間ではなく、３つ目ごとのノード間（すなわちＭ＝４、ｎ＝３）で基準信号を比較するフラッシュ変換器６００を示す図である。図６に示すフラッシュ変換器６００は、入力が差動であること、電流を調節することによって電圧範囲を設定できること、比較器の入力電流が蓄積されないことなど、図５に示すフラッシュ変換器５００と同じ利点を依然として示す。ただし、フラッシュ変換器６００では、フラッシュ変換器５００に比べて、入力からの利得も増加している。しかし、フラッシュ変換器６００には、新たな欠点もある。特に、比較点の数が減少するという欠点がある。また、「中間」範囲に入る比較電圧が多くなり、正確なデジタル出力を生成することができなくなる可能性がある。
【００４０】
本発明の別の実施形態では、比較点の数を増加させることができる。Ｖｉ、ｎ＝０として、数式８を解くと、数式９となることが解る。
【００４１】
【数８】
2005522929.tif 000011
【００４２】
【数９】
2005522929.tif 000012
【００４３】
これは、ノードｉとノードｉ＋ｎの間の比較点でゼロを与えるＶｉｎの値である。これをｉについて微分すると、隣接するノードでは、数式１０だけ異なることが分かる。
【００４４】
【数１０】
2005522929.tif 000013
【００４５】
予想した通り、この結果はｎの値とは無関係である。しかし、ｎについて微分すると、隣り合うｎの値は、数式１１だけ異なることが分かる。
【００４６】
【数１１】
2005522929.tif 000014
【００４７】
これは、１公称ステップの２分の１である。したがって、ｉについてｎ個ごとに反復した１組の比較は、ｉについてｎ＋１個ごとに反復した１組の比較とは正確に半ステップだけ異なる。
【００４８】
その結果、利得を増加させるためには、ｎを１にすることはできず、かつＭ／２程度に大きくしなければならない（すなわち１＜ｎ≦Ｍ／２）。好ましい実施形態では、ｎはＭ／２を超えてはならない。このようにすると、比較点の数は減少することになる。したがって、有効な接続部のうちの半分しか使用されない。また、変換器は利用可能な比較点のうちの半分しか使用しない。本発明の一実施形態によれば、それぞれ（Ｍ／２）±１の範囲内である隣接する２つのｎ、すなわちｎ１およびｎ２は、ｎ１≒Ｍ／２、ｎ２＝ｎ１±１という値を有する。好ましい実施形態では、ｎ１は、Ｍ／２を超えない最大の整数でなければならず、ｎ２はｎ１＋１でなければならない。これにより、合計で少なくともＭ個の比較点は回復されることになる。これは、範囲の半分しか使用されないが減衰は許容できる場合にも当てはまる。したがって、上記の実施形態で除去された比較器を、第２の複数の比較器を抵抗器チェーン１００に追加することによって回復することができる。この第２の複数の比較器は、ノード間のステップ・サイズが「ｎ２」になっている。これは、第１の複数の比較器の場合のノード間ステップ・サイズ「ｎ１」と異なる。好ましい実施形態では、第２の複数の比較器のステップ・サイズは、第１の複数の比較器と１ステップだけ異なる。ｎ１を１＜ｎ１≦Ｍ／２となる任意の値とし、ｎ２を１＜ｎ２≦ｎ１＋１である任意の値とすることは技術的には可能である。ただし、好ましい実施形態では、ｎ１≒Ｍ／２であり、ｎ２＝ｎ１＋１である。これにより、比較点の総数がなるべく多くなるようにしながら、過度な減衰が生じることが防止される。
【００４９】
例えば、抵抗器３２個を有する抵抗器チェーン１００では、第１の複数の比較器を１５個目ごとのノード間に配置する、すなわちＶｌｅｆｔとノードＮ１５の間、ノードＮ１とＮ１６の間、ノードＮ２とＮ１７の間、順次、ノードＮ１７とＮ３２の間、ノードＮ１８とＶｒｉｇｈｔの間に配置することによって１組の比較点を得、１９個の比較器を得ることができる。ただし、第２の複数の比較器を１６個目ごとのノード間に配置する、すなわちＶｌｅｆｔとノードＮ１６の間、ノードＮ１とＮ１７の間、ノードＮ２とＮ１８の間、順次、ノードＮ１６とＮ３２の間、ノードＮ１７とＶｒｉｇｈｔの間に配置することにより、第１の複数の１９個の比較器それぞれのちょうど中間に比較点を有する別の１８個の比較器も導入する。したがって、その結果として得られる変換器は３７個の比較器を有し、そのそれぞれが入力信号を約５０％だけ減衰させる。従来の構成とは異なり、これらの比較器はすべて、「疑似比較器」ではなく実際の比較器である。本発明によれば、第１および第２の複数の比較器はともに抵抗器チェーン１００自体に接続され、第２の複数の比較器が第１の複数の比較器の出力に接続されるようなカスケード接続にはなっていない。
【００５０】
図７は、図６に示すフラッシュ変換器６００を採用し、第２の複数の比較器Ｃ２、１、Ｃ２、２、Ｃ２、３およびＣ２、４を追加して改良したフラッシュ変換器７００を作成するという形でのこの原理の適用を示す図である。第１の複数の比較器Ｃ１、１、Ｃ１、２およびＣ１、３は３つ目ごとのノード間（ｎ１＝３）で基準信号を比較するが、第２の複数の比較器Ｃ２、１、Ｃ２、２、Ｃ２、３およびＣ２、４は２つ目ごとのノード間で基準信号を比較する（ｎ２＝２）。このようにして、第１の複数の比較器のステップ・サイズとちょうど１異なるステップ・サイズを有する第２の複数の比較器を導入することにより、上記の実施形態で除去されていた可能性のある比較器の一部が回復される。図７に示す改良型フラッシュ変換器７００は、入力が差動であること、電流を調節することによって電圧範囲を設定できること、比較器の入力電流が蓄積されないことなど、図６に示すフラッシュ変換器６００の利点をそのまま有する。さらに、改良型フラッシュ変換器４０は、比較器の数および比較点の数が増加するが、それに対応した入力利得の損失がないという追加の利点も有する。
【００５１】
本発明の別の実施形態によれば、比較器が動作する有効範囲を最大限にするようにフラッシュ変換器７００にさらに改良を加えることができる。これは、第３の複数の比較器を導入することによって実施される。この第３の複数の比較器は、最初の２組の交互配置された複数の比較器の範囲外にゼロ値を有するように構成される。第３の複数の比較器は、ステップ・サイズ「ｎ３」だけ離れた基準ノードで生成された信号を比較する。この新しいステップ・サイズｎ３は、第１の複数の比較器のステップ・サイズｎ１または第２の複数の比較器のステップ・サイズｎ２より小さい。実際にこれを行うと入力信号の減衰に多少の悪影響もあるが、多少の減衰はあっても、変換器の有効な比較範囲を最大限に大きくすることが望ましい。
【００５２】
第３の複数の比較器を組み込んだフラッシュ変換器８００を、図８に示す。第３の複数の比較器Ｃ３、１およびＣ３、２は、最初の２組の交互配置された複数の比較器Ｃ１、１一実施Ｃ１、３およびＣ２、１一実施Ｃ２、４の範囲外にゼロを有する比較器を含むが、抵抗器チェーン１００の両端間にまたがるフル・セットの比較器を含むものではない。これにより、好ましいフラッシュ変換器８００は、有効範囲の各端部に近い必要な箇所で基準信号（すなわち、ｎ３をｎ１またはｎ２より小さな整数としてｎ３個だけ隔てた基準ノードで生成される信号）を比較することができる。同時に、フラッシュ変換器８００では、入力信号の任意の不要な減衰も回避している。
【００５３】
フラッシュ変換器８００は、予想の約３倍の数の比較器を有し、その３分の２は理想的であり、３分の１はかなりの減衰を有するため信頼性が低い。しかし、信頼性の低い比較器はすべて、公称動作範囲の外側で動作する。フラッシュ変換器８００は、改良型フラッシュ変換器７００のすべての利点をそのまま有するが、有効な比較範囲すべてを使用するという追加の利点も有する。
【００５４】
本発明の趣旨または範囲を逸脱することなく、本発明の実施において多くの改変および修正を行うことができることは、前述の開示に照らせば当業者には明らかであろう。例えば、一実施形態では、比較器をＣＭＯＳ入力デバイスを備えた構成とし、それにより任意の入力電流の考慮事項を基本的に取り除くこともできる。別の例として、スイッチ・キャパシタ接続を使用することによって、自動的にゼロに合わせることもできる。線形伝達特性をもたらすために、電流によって設定される変換器の基準レベルはすべて等しいものとして本明細書では述べたが、本発明は、すべての電流が等しくはなく非線形伝達特性をもたらすように設定されていても、差動入力特性を維持する実施形態も提供する。したがって、本発明の範囲は、頭記の特許請求の範囲に定義する内容によって解釈されるものとする。
【図面の簡単な説明】
【００５５】
【図１Ａ】本発明の実施形態による、放物線状波形を有する基準信号を生成するインピーダンス・ネットワークの回路図である。
【図１Ｂ】本発明の実施形態による、反転した放物線状波形を有する基準信号を生成するインピーダンス・ネットワークの回路図である。
【図２】図１Ａまたは図１Ｂのインピーダンス・ネットワークの各端部にゼロボルトの入力電圧が印加されたときのインピーダンス・ネットワーク内の各ノードにおける基準電圧の値を示すグラフである。
【図３】図１Ａまたは図１Ｂのインピーダンス・ネットワークの両端間に４．０ボルトの差動入力電圧が印加されたときのインピーダンス・ネットワーク内の各ノードにおける基準電圧の値を示すグラフである。
【図４】図１Ａまたは図１Ｂのインピーダンス・ネットワークの隣接するノード間の電圧差を示すグラフである。
【図５】図１Ａまたは図１Ｂのインピーダンス・ネットワークを使用した差動入力フラッシュ型アナログ・デジタル変換器の一実施形態を示す概略図である。
【図６】図１Ａまたは図１Ｂのインピーダンス・ネットワークを使用した差動入力フラッシュ型アナログ・デジタル変換器の別の実施形態を示す概略図である。
【図７】図１Ａまたは図１Ｂのインピーダンス・ネットワークを使用した差動入力フラッシュ型アナログ・デジタル変換器の別の実施形態を示す概略図である。
【図８】図１Ａまたは図１Ｂのインピーダンス・ネットワークを使用した差動入力フラッシュ型アナログ・デジタル変換器の別の実施形態を示す概略図である。
【図１Ａ】
2005522929.tif 000015
【図１Ｂ】
2005522929.tif 000016
【図２】
2005522929.tif 000017
【図３】
2005522929.tif 000018
【図４】
2005522929.tif 000019
【図５】
2005522929.tif 000020
【図６】
2005522929.tif 000021
【図７】
2005522929.tif 000022
【図８】
2005522929.tif 000023
【国際調査報告】
2005522929.tif 000024