(57)【要約】  実装基板は、半導体パッケージをバンプを介してボールグリッドアレイにより実装する実装基板である。該実装基板は、前記半導体パッケージのコーナー部下の領域に形成され、断線による電気抵抗値の変化を検出するための第１及び第２の配線を有する。また該実装基板は、電極パッドを有し、その上に前記バンプが形成される。前記第１及び第２の配線のいずれか一つが前記電極パッドに接続されており、前記第１及び第２の配線の各々は、該実装基板と半導体パッケージとの間の接合の破断強度よりも低い破断強度の低強度構造を有する。
2011036776.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージをバンプを介してボールグリッドアレイにより実装する実装基板であって、
前記半導体パッケージのコーナー部下の領域に形成され、断線による電気抵抗値の変化を検出するための第１及び第２の配線と、
前記半導体パッケージを接合する面上に設けられ、前記バンプがその上に形成される電極パッドとを具備し、
前記第１及び第２の配線のいずれか一つが前記電極パッドに接続され、
前記第１及び第２の配線の各々は、前記半導体パッケージとの接合の破断強度よりも低い破断強度の低強度構造を有することを特徴とする実装基板。
【請求項２】
前記第１の配線の第１の電気抵抗値を測定し、該第１の電気抵抗値が所定の閾値を超えたときに前記第１の配線の断線を表す第１の断線信号を出力する第１の測定回路と、
前記第２の配線の第２の電気抵抗値を測定し、該第２の電気抵抗値が前記閾値を超えたときに前記第２の配線の断線を表す第２の断線信号を出力する第２の測定回路と、
をさらに具備し、
前記第１及び第２の断線信号が故障予測に用いられることを特徴とする請求項１記載の実装基板。
【請求項３】
半導体チップが載置される半導体パッケージをバンプを介してボールグリッドアレイにより実装する実装基板であって、
前記半導体チップのコーナー部下の領域に形成され、断線による電気抵抗値の変化を検出するための第１及び第２の配線と、
前記半導体パッケージを接合する面上に設けられ、前記バンプがその上に形成される電極パッドとを具備し、
前記第１及び第２の配線のいずれか一つが前記電極パッドに接続され、
前記第１及び第２の配線の各々は、前記半導体パッケージとの接合の破断強度よりも低い破断強度の低強度構造を有することを特徴とする実装基板。
【請求項４】
半導体パッケージと、該半導体パッケージをバンプを介したボールグリッドアレイにより実装する実装基板との間の接合部の故障を予測する方法であって、
前記半導体パッケージを接合する面上に設けられ、その上に前記バンプが形成される電極パッドに接続され、第１の低強度構造を有し、前記実装基板において前記半導体パッケージのコーナー部下の領域に形成される第１の配線の第１の電気抵抗値を第１の測定回路が測定するステップと、
第２の低強度構造を有し、前記実装基板において前記半導体パッケージのコーナー部下の領域に形成される第２の配線の第２の電気抵抗値を第２の測定回路が測定するステップと、を具備し、
前記第１及び第２の低強度構造は、前記接合部の破断強度よりも低い破断強度を有し、前記第１及び第２の断線信号が前記接合部の故障予測に用いられることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージが実装基板に接合される実装基板に関する。
【背景技術】
【０００２】
近年、電子機器の小型化及び高性能化が進んでおり、半導体装置の入出力用信号ピン数はますます増加している。その一方で、半導体装置の小型化が求められるようになっている。このような要求に対応した高密度実装を実現するため、半導体パッケージの実装方法の主流は従来のリードを用いたＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）のような実装方法から、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）に代表されるより多数の信号ピンを高密度に実装可能な表面実装方法へと変化している。【０００３】
ＢＧＡを利用した高密度実装において、半導体パッケージと実装基板との間の接合部の信頼性確保が課題となっている。具体的には、高密度実装のため個々の接合部のバンプが小さくなり、接合面積が小さくなると共にバンプ高も低くなっていることから、接合部に加わる負荷を吸収し緩和する余地が小さくなり、このことが接合部の信頼性低下に繋がっている。【０００４】
負荷という観点では、ノートＰＣや携帯電話のような電子機器では外部から衝撃や振動、押圧等の負荷が加わって接合部が少しずつ損傷する。このような損傷が蓄積すると接合部が完全に破断して電気的接続不良の発生を招く。負荷は、このような外部からの負荷だけではない。実装基板上に実装された半導体パッケージ内の電子デバイス駆動に伴う発熱及び温度変動によっても接合部には負荷が加わって損傷する。これは、実装された半導体パッケージと実装基板に熱膨張率の差があるために温度変動時の変形量が半導体パッケージ側と実装基板側で異なり、この変形量の差を接合部が吸収するためである。【０００５】
一度の負荷によって不良発生に至らない場合であっても、繰り返し負荷によって不良発生に至るというケースは多い。繰り返し負荷に対しては、損傷が蓄積され不良発生に至る前に、不良発生の予兆を捉えることが一つの有効な故障予測手法となり得る。不良発生前にその予兆を検知することができれば、データのバックアップを取得し、事前の保守を行うなどの対策が可能となる。【０００６】
従来手法として、接合部のコーナーのバンプをダミーバンプとし、故障予測に用いる手法が提案されている。ダミーバンプは信号伝送を目的とするのではなく断線を検知することを目的として設けられる（特許文献１参照）。【０００７】
また配線基板の外縁全周に沿って配線パターンを設け、配線基板のクラックに起因する配線パターンの断線を電気的に検出することにより潜在的不良品の市場流出を防止する技術も知られている（特許文献２参照）。【０００８】
特許文献１の技術では、接合部のコーナーのバンプを故障予測のためにダミーバンプとすることが必要である。特許文献２の技術では、断線を検出するための配線パターンを配線基板の外縁全周に沿って設ける必要がある。このような状況から、より安価で自由度の高い設計を可能にすることにより製造工程に及ぼす影響を回避し、広範囲の製品に適用可能な故障予測構造の提供が望まれている。【０００９】
また前述したように、接合部に対して損傷を与える負荷には外部からの衝撃や振動あるいは内部の発熱による熱負荷など複数の要因がある。接合部に対して損傷を与えるメカニズムは各要因で異なる。従って、どのような要因による負荷を受けたかという情報を分離して取得することが必要である。これは故障予測のみならず保守や故障の原因究明においてきわめて重要である。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第３２６５１９７号公報
【特許文献２】特開２００５−３４７６５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、安価で、かつ設計自由度の高い故障予測構造を有し、故障予測のために負荷要因の情報を分離して取得することを可能にする実装基板を提供することを目的とする。
【課題を解決するための手段】
【００１２】
一態様に係る実装基板は、半導体パッケージをバンプを介してボールグリッドアレイにより実装する実装基板である。該実装基板は、前記半導体パッケージのコーナー部下の領域に形成され、断線による電気抵抗値の変化を検出するための第１及び第２の配線を有する。また該実装基板は、前記半導体パッケージを接合する面上に設けられる電極パッドを有し、その上に前記バンプが形成される。前記第１及び第２の配線のいずれか一つが前記電極パッドに接続されており、前記第１及び第２の配線の各々は前記半導体パッケージとの接合の破断強度よりも低い破断強度の低強度構造を有する。
【発明の効果】
【００１３】
本発明によれば、安価で、かつ設計自由度の高い故障予測構造を有し、故障予測のために負荷要因の情報を分離して取得することを可能にする実装基板を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る実装基板の上面図である。
【図２】第１の実施形態に係る実装基板の断面図である。
【図３】第１の実施形態に係る検査用配線の詳細を示す図である。
【図４】衝撃負荷を説明するための図である。
【図５】衝撃負荷による接合部の破断モードを説明するための図である。
【図６】熱負荷を説明するための図である。
【図７】熱負荷による接合部の破断モードを説明するための図である。
【図８】低強度構造の第１の例を示す図である。
【図９】低強度構造の第２の例を示す図である。
【図１０】低強度構造の第３の例を示す図である。
【図１１】低強度構造の第４の例を示す図である。
【図１２】低強度構造の第５の例を示す図である。
【図１３】断線判定処理の動作手順を示すフローチャートである。
【図１４】故障予測の高精度化の動作手順を示すフローチャートである。
【図１５】第２の実施形態に係る実装基板の上面図である。
【図１６】第３の実施形態に係る実装基板の上面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら本発明の実施形態を説明する。
【００１６】
（第１の実施形態）
図１及び図２は第１の実施形態に係る実装基板を説明するための図であって、図１は同実装基板を上面から見た平面図、図２は実装基板の断面図である。
【００１７】
実装基板１は、半導体パッケージ１１をボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）により実装するための基板であり、種々の電子機器に用いられる。図１に示されるように、実装基板１の上側の表面に複数のＢＧＡバンプ３を介して半導体パッケージ１１が接合される。また実装基板１には故障予測に用いられる２本の検査用配線、すなわち第１の配線６Ａ及び第２の配線６Ｂが形成されている。第１及び第２の配線６Ａ及び６Ｂは、それら自体が断線することによる電気抵抗値の変化を検出するための配線であって、後に詳しく説明する低強度構造（「カナリア配線構造」という）を有する。また第１及び第２の配線６Ａ及び６Ｂは、実装基板１において半導体パッケージ１１のコーナー（隅）部下の位置に形成される。第１の配線６Ａは第１の測定回路１４ａに接続され、第２の配線６Ｂは第２の測定回路１４ｂに接続される。また第１及び第２の配線６Ａ及び６Ｂはいずれも導電性を有する電線である。なお、以下の図面において、故障予測に関係しない配線すなわち半導体パッケージ１１及び実装基板１の本来の配線等については、図示省略している。
【００１８】
図２に示されるように、実装基板１の上面に複数のＢＧＡバンプ３を介して半導体パッケージ１１が接合される。具体的には、実装基板１の上には電極パッド４ａが設けられており、半導体パッケージ１１の背面には電極パッド４ｂが設けられており、実装基板１と半導体パッケージ１１が電極パッド４ａ、ＢＧＡバンプ３、及び電極パッド４ｂを介して接合される。
【００１９】
半導体パッケージ１１は、一つまたは複数の半導体チップ９と半導体チップ９が接合されるパッケージ基板２とを含む。半導体チップ９は、半導体製造プロセスによって例えばシリコン（Ｓｉ）のウェハ上にロジック回路やメモリ等の素子を形成したものである。パッケージ基板２には、例えばシリコン基板、セラミック基板、ガラスエポキシ基板、またはコア層とビルドアップ層とを含むビルドアップ多層基板などが用いられる。半導体チップ９とパッケージ基板２との接合部には、信頼性向上のためにアンダーフィル樹脂１０が充填される。半導体チップ９とパッケージ基板２とを接合した後に、半導体チップ９はモールド樹脂により半導体パッケージ１１内に封止される。
【００２０】
図３は検査用配線を拡大して示す図である。上述したように、第１の配線６Ａ及び第２の配線６Ｂは実装基板１に形成されており、これらは故障予測に用いられる。第１の配線６Ａの一端は電極パッド４ａに接続され、該第１の配線６Ａの他端は第１の測定回路１４ａに接続される。また電極パッド４ａと第１の測定回路１４ａの間は電気的に接続される。これにより第１の配線６Ａ及び第１の測定回路１４ａを含む一の電気回路が構成される。第２の配線６Ｂは、電極パッド４ａには接続されず、その両端が第２の測定回路１４ｂに接続される。これにより第２の配線６Ｂ及び第２の測定回路１４ｂを含む別の電気回路が構成される。なお第１及び第２の測定回路１４ａ及び１４ｂは個別の回路であるとして説明しているが、これを１つの測定回路にまとめてもよい。第１及び第２の測定回路１４ａ及び１４ｂは、それぞれの回路において電気抵抗値を測定する。電気抵抗値の測定に基づく故障予測については後述する。
【００２１】
以上のように、第１の実施形態に係る実装基板１は、ＢＧＡバンプ３を介したボールグリッドアレイ（ＢＧＡ）により半導体パッケージ１１を実装する。接合される半導体パッケージ１１のコーナー（隅）部下の実装基板１上の領域に、第１及び第２の配線６Ａ及び６Ｂが形成される。第１及び第２の配線６Ａ及び６Ｂは、それら自体が断線することによる電気抵抗値の変化を検出するためのものであって導電性の金属から構成される。また実装基板１は、ＢＧＡバンプ３がその上に形成される電極パッド４ａを有し、この電極パッド４ａには第１の配線６Ａの一端が接続される。本実施形態のようにＢＧＡバンプ３接合部の下に第１の配線６Ａの一端を接続するのは、衝撃負荷に起因する故障の予測を行うためである。また第１及び第２の配線６Ａ及び６Ｂの各々は、半導体パッケージ１１のコーナー（隅）部下の領域に低強度構造を有する。換言すれば、第１及び第２の配線６Ａ及び６Ｂの各々が有する低強度構造が半導体パッケージ１１のコーナー（隅）部下の領域に位置するように、第１及び第２の配線６Ａ及び６Ｂは実装基板１に形成される。低強度構造とは、実装基板１と半導体パッケージ１１との接合の破断強度よりも低い破断強度を持つ構造のことである。低強度構造は、仮に同じ負荷が加わった場合に、実装基板１と半導体パッケージ１１との接合が破断するよりも先に破断することが必要である。
【００２２】
なお第１の配線６Ａが有する低強度構造の強度と第２の配線６Ｂが有する低強度構造の強度は同一であることが好ましい。本実施形態のように第１及び第２の配線６Ａ及び６Ｂの各々の低強度構造を半導体パッケージ１１のコーナー（隅）部下の領域に形成するのは、熱負荷に起因する故障の予測を行うためである。
【００２３】
また実装基板１は、第１の電気抵抗値を測定する第１の測定回路１４ａと、第２の電気抵抗値を測定する第２の測定回路１４ｂとを有する。第１の配線６Ａの一端は第１の測定回路１４ａに接続され、該第１の配線６Ａの他端は電極パッド４ａ及び接続される。また第２の配線６Ｂの両端は第２の測定回路１４ｂに接続される。
【００２４】
第１の測定回路１４ａは、第１の電気抵抗値に基づいて第１の配線６Ａの断線を検出して第１の断線信号を出力する。第２の測定回路１４ｂは、第２の電気抵抗値に基づいて第２の配線６Ｂの断線を検出して第２の断線信号を出力する。これら第１及び第２の断線信号は、実装基板１と半導体パッケージ１１との間の接合部の故障予測に用いられる。
【００２５】
第１及び第２の断線信号によれば、実装基板１と半導体パッケージ１１との間の接合部が被った衝撃負荷による損傷と熱負荷による損傷とを区別して検知することが可能である。このように第１及び第２の断線信号に基づいて接合部の損傷を分離できる原理について説明する。
【００２６】
まず衝撃と熱（温度変動）が実装基板１と半導体パッケージ１１との間の接合部にどのような損傷を与えるかを説明する。
【００２７】
落下等により電子機器が衝撃を受けた際、電子機器内部の実装基板１と半導体パッケージ１１に対して図４に示すように互いを引きはがす力ｆ１が働く。この引きはがし力ｆ１による接合部の支配的な破断モードの１つは、図５に示すようにＢＧＡバンプ３下の電極パッド４ａを含む部分と実装基板１との間の破断８Ａである。
【００２８】
一方、素子発熱等による温度変動があった場合には、一般に半導体パッケージ１１側の方が実装基板１側と比べて熱膨張率が小さいため、温度上昇に対して半導体パッケージ１１と実装基板１は図６のように変形する。すなわち、実装基板１と半導体パッケージ１１との間の接合部は、せん断力ｆ２と引っ張り圧縮力ｆ３を受ける。これにより実装基板１と半導体パッケージ１１の全体が反り変形する。温度変動が繰り返して起こった場合、該接合部はせん断力ｆ２と引っ張り圧縮力ｆ３の繰り返し負荷を受け、最終的には図７に示すようにＢＧＡバンプ３の内部あるいはバンプ３と電極パッド４ａの接合部にまで亀裂８Ｂが進展し、熱疲労破断に至る。これは、上記とは異なる破断モードである。
【００２９】
以上のように衝撃負荷または熱（繰り返し）負荷を要因として発生する２つの破断モードに関して、第１及び第２の配線６Ａ及び６Ｂを利用して次のように故障予測を行うことができる。
【００３０】
まず衝撃負荷について、第１の配線６ＡがＢＧＡバンプ３下の電極パッド４ａに接続されていることから、図５に示した衝撃時の引きはがし力ｆ１が該第１の配線６Ａにも作用する。この場合、第１の配線６Ａは後述する低強度構造（カナリア配線構造）を有することから、電極パッド４ａと実装基板１との間が破断する前に第１の配線６Ａが断線する。これは、電極パッド４ａと実装基板１との間の破断の予兆である。このように、衝撃負荷に起因する不良発生の予兆を検知することができる。
【００３１】
次に熱負荷について、温度変動時の反りによって実装基板１の表面の配線は負荷を受ける。とりわけ局所的に反り変形の大きくなる箇所は半導体パッケージ１１のコーナー（隅）部下の領域である。実装基板１において、第１及び第２の配線６Ａ及び６Ｂの各々の低強度構造を半導体パッケージ１１のコーナー（隅）部下の領域に形成していることから、実装基板１と半導体パッケージ１１との間の接合部が熱疲労破断する前に第１及び第２の配線６Ａ及び６Ｂが破断する。これは、実装基板１と半導体パッケージ１１との間の熱負荷（繰り返しの温度変動）に起因する不良発生の予兆である。このように、熱負荷に起因する不良発生の予兆を検知することができる。
【００３２】
なお、熱負荷は第１及び第２の配線６Ａ及び６Ｂの両者に対してほぼ均等に加わることから、電極パッド４ａに接続されている第１の配線６Ａの方が衝撃負荷が加わる分だけ第２の配線６Ｂよりも先行して断線する。電極パッド４ａに接続されている第１の配線６Ａが断線してから第２の配線６Ｂ（電極パッド４ａには接続されておらず実装基板１上で閉じた回路を形成している）が断線するまでの時間に基づいて、実装基板１と半導体パッケージ１１との間の接合部が受ける全体の損傷に占める衝撃負荷による損傷と熱負荷による損傷の比率を知ることができる。
【００３３】
本実施形態のような２本の検査用配線（第１及び第２の配線６Ａ及び６Ｂ）による故障予測を行うためには、故障予測の対象である実装基板１と半導体パッケージ１１との間の接合部の破断よりも、検査用配線の断線が先行して発生しなければならない。実装基板１と半導体パッケージ１１との間の接合部の破断と検査用配線の断線とが同時に起こったのでは予測にならない。このため検査用配線は、特に高い負荷が集中する半導体パッケージ１１のコーナー（隅）部下の領域に低強度構造を有する。
【００３４】
２本の検査用配線の低強度構造は、両者をできるだけ近づけて形成することが望ましい。実装基板１の反り変形による負荷を２本の検査用配線が均等に受けることにより、衝撃による損傷と熱負荷による損傷の分離を精度良く行うことが可能となる。同様の理由により、２本の検査用配線の低強度構造は、矩形状をなす半導体パッケージ１１の対角線を挟んで対称となる位置に形成されることが望ましい。
【００３５】
以下、検査用配線の低強度構造（カナリア配線構造）の具体的な形状及び構造について説明する。
【００３６】
図８は低強度構造の第１の例を示した図である。配線５の一部分に側面側からの切り欠きを設ける。これにより切り欠き先端部１２ａがひずみ集中部となり高負荷を受けることにより低強度構造となる。低強度構造を与える切り欠きの形状は、図８に示したような鋭い切り欠き先端部１２ａを有するものでもよいし、円弧状のような別の形状でもよい。
【００３７】
図９は検査用配線の低強度構造の第２の例を示した図である。配線５の一部分に孔１２ｂを設ける。これにより図８の切り欠きと同様に低強度構造を実現することができる。図９中では円孔１２ｂを示したが、孔の形状は円形に限るものではなく、形成することによりひずみ集中が発生する形状であれば、他の形状でも効果を得ることができる。
【００３８】
図１０は検査用配線の低強度構造の第３の例を示した図である。配線５の一部分に上面側からの切り欠き１２ｃを設ける。これにより第１及び第２の例と同様に低強度構造を実現することができる。
【００３９】
図１１は検査用配線の低強度構造の第４の例を示した図である。配線５に鋭い曲がり部１２ｄを設ける。このように曲がり部１２ｄに負荷を集中させる構造とすることで、低強度構造を実現することができる。
【００４０】
図１２は検査用配線の低強度構造の第５の例を示した図である。配線５の一部分に当該配線５とは異なる部材１３を張り合わせる。配線５において部材１３が貼付された部分とそうでない部分との間に温度変動に伴う熱膨張率のミスマッチを生じさせる。これにより部材１３が貼付された部分に負荷を集中させて低強度構造を実現することができる。
【００４１】
以上のように検査用配線の低強度構造の具体的な例を示したが、これらの構造はいずれも検査用配線の損傷を加速し、故障予測の対象である接合部よりも先に断線させることを目的としたものであって、その構造はここで挙げたものに限られるものではない。これらの構造の組合せ、あるいは別の構造を用いても良い。またそれぞれの構造に応じて、衝撃負荷と熱負荷に対する損傷の加速効果が異なり、例えば図１２の低強度構造の例では熱負荷に対する損傷が加速されるが、衝撃負荷に対しては効果が得られない。これらを考慮した上で、製品ごとに検査用配線が接合部よりも先に断線するように低強度構造を形成することが好ましい。
【００４２】
図１３は断線判定処理の動作手順を示すフローチャートである。図１に示したように、検査用配線である第１及び第２の配線６Ａ及び６Ｂはそれぞれ電気抵抗値を測定する測定回路１４ａ及び１４ｂに接続されている。これら測定回路１４ａ及び１４ｂは、定期的あるいは不定期的に電気抵抗値を測定する（ステップＳ１）。
【００４３】
電気抵抗値が所定の閾値を超えた時点で断線が発生したものと判定し（ステップＳ２）、断線信号を出力する（ステップＳ３）。
【００４４】
電気抵抗値を測定（監視）するタイミングとしては、例えば温度変動の大きい電源ＯＮ時である。電源ＯＮ状態が継続している場合には一定時間間隔で監視を行ってもよい。電気抵抗値の変化に基づいて断線が判定された場合に出力される断線信号をアラームとして表示器等に表示すれば、接合部の損傷値が高くなり破断が近いことをユーザが未然に知ることができる。また断線信号の発生と同時にデータのバックアップを取得する手段を設けることも好ましい。この場合、故障発生によりデータが失われるリスクを回避することが可能となる（ステップＳ４）。
【００４５】
ステップＳ４において、２本の検査用配線のそれぞれの断線信号をその発生時刻と共に記録する。これにより、製品使用下において実装基板１と半導体パッケージ１１との間の接合部が受ける損傷に関して、衝撃負荷に起因する損傷と熱負荷に起因する損傷のうち、どちらがどの程度寄与しているかを知ることが可能となる。これは、保守や故障原因の究明に役立てることができる。具体的には、衝撃負荷による損傷及び熱負荷による損傷の両者を被る第１の配線６Ａの断線から、熱負荷による損傷のみを被る第２の配線６Ｂの断線までの時間間隔が長い場合には、衝撃負荷による損傷の寄与が大きいと判断することができる。逆に、２本の検査用配線（第１及び第２の配線６Ａ及び６Ｂ）の間で、断線発生の時間間隔が短い場合には熱負荷による損傷の寄与が大きいと判断することができる。
【００４６】
本実施形態に係る実装基板１が組み込まれる電子機器に温度センサーを設け、温度履歴情報に基づいて接合部の故障予測を行う構成とした場合に、本実施形態に係るカナリア配線構造を利用することにより故障予測の高精度化を行うことができる。温度情報に基づく故障予測、及びカナリア配線構造を利用した故障予測の高精度化について図１４のフローチャートを用いて説明する。カナリア配線構造を有する検査用配線の断線検出を接合部の損傷予測値のキャリブレーションに利用する。
【００４７】
まず事前に温度サイクル試験等を実施することにより、配線及び接合部に用いられる材料について、熱疲労寿命などに関する材料データベース１５及び１６を構築する。また対象とする構造について熱応力シミュレーション１７を行い、材料データベース１５と照らし合わせることにより、温度変化に対してどれだけの損傷が蓄積されるかを示す配線損傷度の応答関数１８を作成する。また、対象とする構造について熱応力シミュレーション１７を行い、材料データベース１６と照らし合わせることにより、温度変化に対してどれだけの損傷が蓄積されるかを示す接合部損傷度の応答関数１９を作成する。
【００４８】
そして、検査用配線の断線が検出されたら、温度センサーにより取得した温度履歴情報２０と配線損傷度の応答関数１８とに基づいて検査用配線の損傷度予測値Ｄｌを算出する（ステップＳ１）。次に、断線状態を表す損傷度「１」の値に対して、ステップＳ１で算出した検査用配線の損傷度予測値Ｄｌの値がどの程度乖離しているかを表す値、すなわちキャリブレーションに用いる補正因子αを算出する（ステップＳ２）。次に、温度センサーにより取得した温度履歴情報２０と、接合部損傷度の応答関数１９とに基づいて接合部の損傷度予測値Ｄｓを算出する（ステップＳ３）。そして、ステップＳ２で算出した補正因子αを用いて接合部の損傷度予測値Ｄｓのキャリブレーションを行い、損傷度予測値Ｄｓ’を算出する（ステップＳ４）。
【００４９】
温度情報に基づく故障予測は、接合部の損傷度の応答関数１９に基づいて損傷度予測値Ｄｓを算出し、実際に接合部で不良が発生する前に、接合部の損傷度予測値Ｄｓが不良発生を示す「１」の値に近づいていることを検知することにより行うことができる。しかしながら実際には、誤差やバラツキ要因が多く接合部の損傷予測値Ｄｓは真の損傷値と大きくずれることが少なくない。
【００５０】
図１４の動作手順によれば、カナリア配線構造を利用したキャリブレーションによってこのずれを補正することができる。即ち、検査用配線が断線した時点において検査用配線の真の損傷値は不良発生を示す値「１」である。このときの検査用配線の損傷予測値Ｄｌの１からのずれは誤差やバラツキに起因したものと考えられ、接合部の損傷予測値Ｄｓに対しても類似の誤差やバラツキが加味されていることが予想される。そこで検査用配線の損傷予測値Ｄｌの１からのずれに基づいて接合部の損傷予測値Ｄｓをキャリブレーションする。
【００５１】
このようなキャリブレーションにより接合部の故障予測を高精度化することが可能となる。なお図１４では検査用配線が１つの場合を想定しているが、本実施形態に係る２本の検査用配線を用いて同様のキャリブレーションを行うことで、第２の配線６Ｂによる熱負荷のみに対するキャリブレーションと第１の配線６による衝撃負荷の影響を含めたキャリブレーションとを実施することにより故障予測精度をより高精度化することもできる。
【００５２】
以上説明した第１の実施形態によれば、安価で、かつ設計自由度の高い故障予測構造を有し、故障予測のために負荷要因の情報を分離して取得することを可能にする実装基板を提供することができる。
【００５３】
（第２の実施形態）
図１５は第２の実施形態を説明するための図である。第１の実施形態では半導体パッケージ１１の１箇所のコーナー部下に２本の検査用配線、すなわち第１及び第２の配線６Ａ及び６Ｂを形成したが、第２の実施形態では４箇所のコーナー部全てに検査用配線（６Ａ，６Ｂ）（６Ｃ，６Ｄ）（６Ｅ，６Ｆ）（６Ｇ，６Ｈ）を形成するというものである。図１５中には検査用配線を接続する抵抗値測定回路を示していないが、図１と同様に全ての検査用配線は基板上の抵抗値測定回路に接続されている。第２実施形態によれば、複数箇所に検査用配線を形成することにより、個々の検査用配線の断線情報のばらつきの影響を軽減し、より確度の高い故障予測を行うことが可能となる。
【００５４】
（第３の実施形態）
第３の実施形態においては、第１実施形態とは異なる実装基板上の位置に、２本の検査用配線を形成する。具体的には、第１の実施形態においては、２本の検査用配線６Ａ及び６Ｂを形成する位置を半導体パッケージ１１のコーナー部下とした。これに対し第３の実施形態では、半導体パッケージ１１に載置される半導体チップ９の実装領域のコーナー部下に対応する実装基板１上の位置に２本の検査用配線６Ｉ及び６Ｊを形成する。なお第２の実施形態のように、半導体チップ９の四隅に相当するすべての位置に検査用配線の組を設けても良い。
【００５５】
半導体チップ９として主に用いられるシリコンウェハはパッケージ基板及び実装基板等と比べて剛性が高い。例えば基板剛性が一般に１０〜２０ＧＰａ程度であるのに対し半導体チップ９の剛性は１００ＧＰａ以上である。また熱膨張率は、基板側がおよそ１０〜２０ｐｐｍ／℃程度であるのに対して半導体チップは３ｐｐｍ／℃程度である。
【００５６】
このような材料間の大きなミスマッチにより、半導体チップ９の実装領域下、特にチップコーナー部直下の接合部は大きな負荷を受ける。このチップコーナー部直下の接合部の信頼性が問題となる場合には、２本の検査用配線６Ｉ及び６Ｊを利用し、故障予測をこれらの接合部に対して行うことが有効である。具体的に故障予測を行う方法については第１の実施形態と同様である。図１６中には示していないが検査用配線６Ｉ及び６Ｊは実装基板１上の図示しない抵抗値測定回路と接続されている。
【００５７】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００５８】
１…実装基板；
２…パッケージ基板；
３…ＢＧＡバンプ；
４ａ，４ｂ…電極パッド；
５…配線
６Ａ，６Ｂ…検査用配線；
９…半導体チップ；
１０…アンダーフィル樹脂；
１１…半導体パッケージ；
１４ａ，１４ｂ…抵抗値の測定回路
【図１】
2011036776.tif 000003
【図２】
2011036776.tif 000004
【図３】
2011036776.tif 000005
【図４】
2011036776.tif 000006
【図５】
2011036776.tif 000007
【図６】
2011036776.tif 000008
【図７】
2011036776.tif 000009
【図８】
2011036776.tif 000010
【図９】
2011036776.tif 000011
【図１０】
2011036776.tif 000012
【図１１】
2011036776.tif 000013
【図１２】
2011036776.tif 000014
【図１３】
2011036776.tif 000015
【図１４】
2011036776.tif 000016
【図１５】
2011036776.tif 000017
【図１６】
2011036776.tif 000018
【国際調査報告】
2011036776.tif 000019
2011036776.tif 000020