【手続補正書】
【提出日】令和1年12月13日(2019.12.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のクロック信号が入力され、第１の時間に前記第１のクロック信号をカウントする第１のカウンタと、
前記第１のクロック信号と同じ周波数を有する第２のクロック信号が入力され、前記第２のクロック信号をカウントし、前記第１のカウンタの出力信号により前記第２のクロック信号のカウント値を出力する第１の比較カウンタと、
前記第１の時間に前記第１の比較カウンタで前記第２のクロック信号がカウントされる期待値と、前記第１の比較カウンタから出力されたカウント値とを比較し、誤差がある場合エラー信号を出力する第１の比較器と、
前記第１の比較器からエラー信号が入力された場合、前記第１のカウンタの出力信号により外部にエラー信号を出力する第１の出力回路と、を有する第１のクロック信号検査回路、及び
前記第２のクロック信号が入力され、前記第１の時間に前記第２のクロック信号をカウントする第２のカウンタと、
前記第１のクロック信号が入力され、前記第１のクロック信号をカウントし、前記第２のカウンタの出力信号により前記第１のクロック信号のカウント値を出力する第２の比較カウンタと、
前記第１の時間に前記第２の比較カウンタで前記第１のクロック信号がカウントされる期待値と、前記第２の比較カウンタから出力されたカウント値とを比較し、誤差がある場合エラー信号を出力する第２の比較器と、
前記第２の比較器からエラー信号が入力された場合、前記第２のカウンタの出力信号により外部にエラー信号を出力する第２の出力回路と、を有する第２のクロック信号検査回路を備え、
前記第１のクロック信号検査回路において、
前記第１のカウンタでカウントされる時間を前記第１の時間から第２の時間に変更し、前記第１の比較器では、前記第１のカウンタからの出力信号により第１の比較カウンタから出力された第２のクロック信号のカウント値と、前記第１の比較カウンタで前記第１の時間に前記第２のクロック信号がカウントされる期待値と、を比較してエラー信号を出力した後、
前記第１のカウンタでカウントされる時間を前記第２の時間から前記第１の時間に変更し、前記第１の比較器において、前記第１の比較カウンタで前記第１の時間に前記第２のクロック信号がカウントされる期待値と、前記第１の比較カウンタから出力された第２のクロック信号のカウント値とを比較し、前記第１のクロック信号検査回路の健全性を判定するクロック信号検査装置。
【請求項２】
前記第２のクロック信号検査回路において、
前記第２のカウンタでカウントされる時間を前記第１の時間から前記第２の時間に変更し、
前記第２の比較器では、前記第２のカウンタからの出力信号により第２の比較カウンタから出力された第１のクロック信号のカウント値と、前記第２の比較カウンタで第１の時間に前記第１のクロック信号がカウントされる期待値と、を比較してエラー信号を出力させた後、
前記第２のカウンタでカウントされる時間を前記第２の時間から前記第１の時間に変更し、前記第２の比較器において、前記第２の比較カウンタで第１の時間に前記第１のクロック信号がカウントされる期待値と、前記第２の比較カウンタから出力された第１のクロック信号のカウント値とを比較し、前記第２のクロック信号検査回路の健全性を判定する請求項１に記載のクロック信号検査装置。
【請求項３】
前記第１の時間が１ｍｓｅｃであり、前記第１のカウンタが１ｍｓｅｃカウンタであることを特徴とする請求項１または２に記載のクロック信号検査装置。
【請求項４】
プラントを構成する機器からの信号を入力する入力回路と、前記機器からの信号を演算処理する演算処理装置と、演算処理された信号を前記プラントを構成する機器へ出力する出力回路と、中央制御装置からの信号を受信し、前記プラントを構成する機器からの信号および前記演算処理された信号を中央制御装置へ送信する通信回路と、を備え、請求項１から３の何れか１項に記載のクロック信号検査装置により前記通信回路の制御に使用されるクロック信号の検査を行うプラント監視制御装置。
【請求項５】
前記通信回路は、通信制御装置により制御され、前記通信制御装置はＦＰＧＡで構成されていることを特徴とする請求項４に記載のプラント監視制御装置。
【請求項６】
所定の周波数を有するクロック信号を検査するクロック信号検査装置の健全性を診断する方法であって、
前記クロック信号から同じ周波数を有する第１のクロック信号と第２のクロック信号を生成する工程と、
第１の時間に第１のカウンタに入力された前記第１のクロック信号をカウントし、比較カウンタに入力された前記第２のクロック信号をカウントする工程と、
前記第１の時間経過後、前記比較カウンタのカウント値をエラー比較器に入力する工程と、
前記エラー比較器で、前記比較カウンタから入力されたカウント値と、前記第１の時間に前記比較カウンタで前記第２のクロック信号がカウントされる期待値とを比較し、誤差の有無を判定する工程と、
前記エラー比較器で誤差があると判定された場合、出力回路からエラー信号を出力する工程と、を備えた前記第２のクロック信号の検査方法を含み、さらに、
前記第１のカウンタでのカウント時間を前記第１の時間から第２の時間に変更する工程と、
前記第１のカウンタに入力された前記第１のクロック信号をカウントし、前記比較カウンタに入力された前記第２のクロック信号をカウントする工程と、
前記第２の時間経過後、前記比較カウンタのカウント値を前記エラー比較器に入力する工程と、
前記第１のカウンタでのカウント時間を前記第２の時間から前記第１の時間に変更する工程と、
前記第１のカウンタに入力された前記第１のクロック信号をカウントし、前記比較カウンタに入力された前記第２のクロック信号をカウントする工程と、
前記第１の時間経過後、前記比較カウンタのカウント値を前記エラー比較器に入力する工程と、
前記エラー比較器で、前記比較カウンタから入力されたカウント値と、前記第１の時間に前記比較カウンタで前記第２のクロック信号がカウントされる期待値とを比較し、誤差の有無を判定する工程と、を備えたクロック信号検査装置の診断方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明に係るクロック信号検査装置は、第１のクロック信号が入力され、第１の時間に前記第１のクロック信号をカウントする第１のカウンタと、前記第１のクロック信号と同じ周波数を有する第２のクロック信号が入力され、前記第２のクロック信号をカウントし、前記第１のカウンタの出力信号により前記第２のクロック信号のカウント値を出力する第１の比較カウンタと、前記第１の時間に前記第１の比較カウンタで前記第２のクロック信号がカウントされる期待値と、前記第１の比較カウンタから出力されたカウント値とを比較し、誤差がある場合エラー信号を出力する第１の比較器と、前記第１の比較器からエラー信号が入力された場合、前記第１のカウンタの出力信号により外部にエラー信号を出力する第１の出力回路と、を有する第１のクロック信号検査回路、及び前記第２のクロック信号が入力され、前記第１の時間に前記第２のクロック信号をカウントする第２のカウンタと、前記第１のクロック信号が入力され、前記第１のクロック信号をカウントし、前記第２のカウンタの出力信号により前記第１のクロック信号のカウント値を出力する第２の比較カウンタと、前記第１の時間に前記第２の比較カウンタで前記第１のクロック信号がカウントされる期待値と、前記第２の比較カウンタから出力されたカウント値とを比較し、誤差がある場合エラー信号を出力する第２の比較器と、前記第２の比較器からエラー信号が入力された場合、前記第２のカウンタの出力信号により外部にエラー信号を出力する第２の出力回路と、を有する第２のクロック信号検査回路を備え、前記第１のクロック信号検査回路において、前記第１のカウンタでカウントされる時間を第１の時間から第２の時間に変更し、前記第１の比較器では、前記第１のカウンタからの出力信号により第１の比較カウンタから出力された第２のクロック信号のカウント値と、前記第１の比較カウンタで前記第１の時間に前記第２のクロック信号がカウントされる期待値と、を比較してエラー信号を出力した後、前記第１のカウンタでカウントされる時間を前記第２の時間から前記第１の時間に変更し、前記第１の比較器において、前記第１の比較カウンタで前記第１の時間に前記第２のクロック信号がカウントされる期待値と、前記第１の比較カウンタから出力された第２のクロック信号のカウント値とを比較し、前記第１のクロック信号検査回路の健全性を判定することを特徴とするものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明に係るプラント監視制御装置は、プラントを構成する機器からの信号を入力する入力回路と、前記機器からの信号を演算処理する演算処理装置と、演算処理された信号を前記プラントを構成する機器へ出力する出力回路と、中央制御装置からの信号を受信し、前記プラントを構成する機器からの信号および前記演算処理された信号を中央制御装置へ送信する通信回路と、を備え、前述のクロック信号検査装置により前記通信回路の制御に使用されるクロック信号の検査を行うことを特徴とするものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
図２において、通信制御部５１は通信制御回路１（５１ａ）から通信制御回路４（５１ｄ）までの４チャネル分に対応した例で、それぞれの通信制御回路１〜４は電源５０から電源が供給されて動作し、クロック信号ＣＬＫのタイミングで通信入出力が行われる。また、入出力信号をチェックし、異常があればエラー信号を出力する機能などを持つ。
電源制御部５３は、電源５０のオン、強制オフの命令の送信や、電源５０が正常か監視し、電源５０からのリセット、エラー信号等を受信する。
クロック信号検査装置５２はクロック周波数検査部として、検査回路を含む。
クロック信号ＣＬＫは外部から通信制御部５１、クロック信号検査装置５２、電源制御部５３、エラーチェク部５４全てに同じタイミングで入力され、それぞれの部位の動作タイミングの基準となる。このクロック信号ＣＬＫの健全性が損なわれた場合、ＦＰＧＡの機能が停止し、通信回路９４、通信制御装置９５全体に影響を及ぼす。そのため、電源５０の健全性監視のためには、まずこのクロック信号ＣＬＫの健全性の担保が重要であり、監視が必要となる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
［クロック信号検査装置の診断回路の構成］
次に、クロック信号検査装置５２の健全性を診断する回路構成について説明する。
図５は、本発明の実施の形態１に係るクロック信号検査装置で検査装置自身を診断する時の回路構成を説明するための図である。図５では図３における１ｍｓｅｃカウンタ１１、２１の設定を変更し、１ｍｓｅｃとは異なる任意の時間カウントするＸｍｓｅｃカウンタ３１、４１に変更する。この変更は、例えば、記憶装置９１のプログラムを読みだして、設定変更行う等、ＦＰＧＡでは容易に対応できる。
図において、Ａ系診断回路３０のＸｍｓｅｃカウンタ３１にクロック信号ＣＬＫ１が入力される。Ｘｍｓｅｃカウンタ３１は、クロック信号ＣＬＫ１が入力されると、任意の時間Ｘｍｓｅｃ毎にクロック信号ＣＬＫ１をカウントしていき、Ｘｍｓｅｃ毎にカウント値を比較カウンタ３２のＥＮ端子及びＤフリップフロップ回路３５のＥＮ端子にパルス信号として出力し、再びカウントを繰り返す。Ａ系診断回路３０の比較カウンタ３２にクロック信号ＣＬＫ２が入力され、クロック信号ＣＬＫ２をカウントとしていき、Ｘｍｓｅｃカウンタ３１からのパルス信号がＥＮ端子に入力されると、比較カウンタ３２はカウントを停止し、その時点のカウント値をエラー比較器３４の入力端子Ａに出力する。カウンタ期待値３３はＸｍｓｅｃカウンタ３１が１ｍｓｅｃカウンタであるとしたときに比較カウンタ３２が出力すると想定される値をカウンタ期待値としてエラー比較器３４の入力端子Ｂに入力する。エラー比較器３４ではこのカウンタ期待値３３と比較カウンタ３２からの入力値と比較する。この場合、１ｍｓｅｃと、１ｍｓｅｃでない任意の、Ｘｍｓｅｃでカウントされた値が比較されるためエラーと判定される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
同様に、Ｂ系診断回路４０での動作は以下のようになる。
Ｂ系診断回路４０のＸｍｓｅｃカウンタ４１にクロック信号ＣＬＫ２が入力される。Ｘｍｓｅｃカウンタ４１は、クロック信号ＣＬＫ２が入力されると、任意の時間Ｘｍｓｅｃ毎にクロック信号ＣＬＫ２をカウントしていき、Ｘｍｓｅｃ毎にカウント値を比較カウンタ４２のＥＮ端子及びＤフリップフロップ回路４５のＥＮ端子にパルス信号として出力し、再びカウントを繰り返す。Ｂ系診断回路４０の比較カウンタ４２にクロック信号ＣＬＫ１が入力され、クロック信号ＣＬＫ１をカウントとしていき、Ｘｍｓｅｃカウンタ４１からのパルス信号がＥＮ端子に入力されると、比較カウンタ４２はカウントを停止し、その時点のカウント値をエラー比較器４４の入力端子Ａに出力する。カウンタ期待値４３はＸｍｓｅｃカウンタ４１が１ｍｓｅｃカウンタであるとしたときに比較カウンタ４２が出力すると想定される値をカウンタ期待値としてエラー比較器４４の入力端子Ｂに入力する。エラー比較器４４ではこのカウンタ期待値４３と比較カウンタ４２からの入力値と比較する。この場合、１ｍｓｅｃと、１ｍｓｅｃでない任意の、Ｘｍｓｅｃでカウントされた値が比較されるためエラーと判定される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
［クロック信号の検査手順とクロック信号検査装置の診断手順］
次に、クロック信号の検査手順及びクロック信号検査装置５２の健全性の診断手順について、フローチャートを用いて説明する。
まず、クロック信号の検査手順について、図６を用いて説明する。図６は、本発明の実施の形態１に係るクロック信号検査装置でクロック信号の検査を行う手順を説明するためのフローチャートである。
クロック信号ＣＬＫが、通信制御装置であるＦＰＧＡ９５に入力されると、ＦＰＧＡ９５の各機能部はクロック信号ＣＬＫのタイミングに応じて動作制御される。このクロック信号ＣＬＫがクロック信号検査装置５２に入力されると、２つの同じ周波数のクロック信号であるＣＬＫ１とＣＬＫと２が生成される（ステップＳＴ０１）。
Ａ系検査回路１０の１ｍｓｅｃカウンタ１１にクロック信号ＣＬＫ１が入力され、１ｍｓｅｃカウンタ１１はカウントを開始し、同時にＡ系検査回路１０の比較カウンタ１２にクロック信号ＣＬＫ２が入力され、比較カウンタ１２はカウントを開始する（ステップＳＴ０２Ａ）。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
１ｍｓｅｃ後、１ｍｓｅｃカウンタ１１のカウントが終了し、１ｍｓｅｃカウンタ１１のカウント値が比較カウンタ１２のＥＮ端子に入力されるとその時点での比較カウンタ１２でのカウント値がエラー比較器１４の入力端子Ａに入力される（ステップＳＴ０３Ａ）。
エラー比較器１４では、入力端子Ｂに入力された比較カウンタ１２が出力すると想定されるカウンタ期待値１３と比較カウンタ１２から入力されたカウント値を比較する（ステップＳＴ０４Ａ）。
クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とは同じ周波数の信号であり、同じ１ｍｓｅｃ計測後のカウント値なので、信号に問題がなければ本来エラー比較器１４では同値のはずである。従って、エラー比較器１４で誤差の有無を判定し（ステップＳＴ０５Ａ）、誤差がなければ、クロック信号ＣＬＫ２はエラー無し（問題なし）と判定する。ここで、カウント値に０．１％差異があれば誤差と判定される。
エラー比較器１４で同値でなく、誤差があれば、クロック信号ＣＬＫ２はエラーあり（問題あり）と判定し、エラー信号がＤフリップフロップ回路１５の入力端子Ｄに入力される。Ｄフリップフロップ回路１５のＥＮ端子に１ｍｓｅｃカウンタ１１からのパルス信号が入力されているとき（Ｈ）、出力が有効とされ、エラー信号がＤフリップフロップ回路１５の出力端子Ｑから出力される（ステップＳＴ０６Ａ）。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
同様に、ＳＴ０１から右側のＢ系検査回路２０での手順について説明する。
Ｂ系検査回路２０の１ｍｓｅｃカウンタ２１にクロック信号ＣＬＫ２が入力され、１ｍｓｅｃカウンタ２１はカウントを開始し、同時にＢ系検査回路２０の比較カウンタ２２にクロック信号ＣＬＫ１が入力され、比較カウンタ２２はカウントを開始する（ステップＳＴ０２Ｂ）。
１ｍｓｅｃ後、１ｍｓｅｃカウンタ２１のカウントが終了し、１ｍｓｅｃカウンタ２１のカウント値が比較カウンタ２２のＥＮ端子に入力されるとその時点での比較カウンタ２２でのカウント値がエラー比較器２４の入力端子Ａに入力される（ステップＳＴ０３Ｂ）。
エラー比較器２４では、入力端子Ｂに入力された比較カウンタ２２が出力すると想定されるカウンタ期待値２３と比較カウンタ２２からの入力されたカウント値を比較する（ステップＳＴ０４Ｂ）。
クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とは同じ周波数の信号であり、同じ１ｍｓｅｃ計測後のカウント値なので、信号に問題がなければ本来エラー比較器２４では同値のはずである。従って、エラー比較器２４で誤差の有無を判定し（ステップＳＴ０５Ｂ）、誤差がなければ、クロック信号ＣＬＫ１はエラー無し（問題なし）と判定する。ここで、カウント値に０．１％差異があれば誤差と判定される。
エラー比較器２４で同値でなく、誤差があれば、ＣＬＫ１はエラーあり（問題あり）と判定し、エラー信号がＤフリップフロップ回路２５の入力端子Ｄに入力される。Ｄフリップフロップ回路２５のＥＮ端子に１ｍｓｅｃカウンタ２１からのパルス信号が入力されているとき（Ｈ）、出力が有効とされ、エラー信号がＤフリップフロップ回路２５の出力端子Ｑから出力される（ステップＳＴ０６Ｂ）。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
次に、クロック信号検査装置５２が正常に動作しているか健全性の診断手順について、図７Ａ、図７Ｂを用いて説明する。図７Ａは、本発明の実施の形態１に係るクロック信号検査装置で検査装置自身の健全性の診断を行う手順を説明するためのフローチャートである。図７Ｂは、図７Ａ中Ｘ部分（ステップＳＴ２３〜ステップＳＴ２６）の詳細を説明するための図である。
Ａ系検査回路１０の１ｍｓｅｃカウンタ１１の設定を変更し、任意の時間カウントするＸｍｓｅｃカウンタ３１とし、図５のＡ系診断回路３０とする。同様に、Ｂ系検査回路２０の１ｍｓｅｃカウンタ２１の設定を変更し、任意の時間カウントするＸｍｓｅｃカウンタ４１とし、図５のＢ系診断回路４０とする（ステップＳＴ２１）。
クロック信号ＣＬＫがクロック信号検査装置５２に入力されると、２つの同じ周波数のクロック信号であるＣＬＫ１とＣＬＫと２が生成される（ステップＳＴ２２）。
Ａ系診断回路３０のＸｍｓｅｃカウンタ３１にクロック信号ＣＬＫ２が入力され、Ｘｍｓｅｃカウンタ３１はカウントを開始し、同時にＡ系診断回路３０の比較カウンタ３２にクロック信号ＣＬＫ１が入力され、比較カウンタ３２はカウントを開始する（ステップＳＴ２３）。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
任意の時間（Ｘｍｓｅｃ）後、Ｘｍｓｅｃカウンタ３１のカウントが終了し、Ｘｍｓｅｃカウンタ３１のカウント値が比較カウンタ３２のＥＮ端子に入力されるとその時点での比較カウンタ３２でのカウント値がエラー比較器３４の入力端子Ａに入力される（ステップＳＴ２４）。
エラー比較器３４では、入力端子Ｂに入力された比較カウンタ３２が出力すると想定されるカウンタ期待値３３と比較カウンタ３２からの入力されたカウント値を比較する（ステップＳＴ２５）。ここでカウンタ期待値３３はＸｍｓｅｃカウンタ３１が１ｍｓｅｃカウンタであるとしたときに比較カウンタ３２が出力すると想定される値（期待値）である。
ここで、カウンタ期待値３３はＸｍｓｅｃカウンタ３１が１ｍｓｅｃカウンタであるとしたときに比較カウンタ３２が出力すると想定される値であるから、エラー比較器３４では同じ周波数のクロック信号に対し、１ｍｓｅｃカウンタとＸｍｓｅｃカウンタのカウント値を比較することになる。そのため、エラー信号がＤフリップフロップ回路３５の入力端子Ｄに入力される。Ｄフリップフロップ回路３５のＥＮ端子にＸｍｓｅｃカウンタ３１からのパルス信号が入力されているとき（Ｈ）、出力が有効とされ、エラー信号がＤフリップフロップ回路３５から出力される（ステップＳＴ２６）。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
図３のＢ系検査回路２０を診断する場合も同様である。図７Ｂで示すように、Ａ系診断回路３０は左側のステップＳＴ２３ＡからステップＳＴ２６Ａの手順で、Ｂ系診断回路４０は右側のステップＳＴ２３ＢからステップＳＴ２６Ｂの手順で行われる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
Ｄフリップフロップ回路３５、４５の出力端子Ｑからエラー信号が出力されていることを確認し、Ｘｍｓｅｃカウンタ３１、４１の設定を１ｍｓｅｃカウンタ１１、２１に戻し、Ａ系診断回路３０をＡ系検査回路１０に、Ｂ系診断回路４０をＢ系検査回路２０とする（ステップＳＴ２７）。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
ステップＳＴ０２からステップＳＴ０５は、図６のフローチャートを用いたクロック信号の検査手順ステップＳＴ０２Ａ、ステップＳＴ０２ＢからステップＳＴ０５Ａ，ステップＳＴ０５Ｂと同様にクロック信号検査を行う。
図７Ａ中ステップＳＴ０５で、１ｍｓｅｃカウンタを用いたクロック信号について確認し、エラー無しとされれば、クロック信号検査回路の正常動作を確認できたことになる（ステップＳＴ２８）。
一方、ステップＳＴ０５で、１ｍｓｅｃカウンタを用いたクロック信号について確認し、エラーありとなれば、その検査回路は、再確認要等の判定となる（ステップＳＴ２９）。
Ａ系検査回路１０、Ｂ系検査回路２０ともに、ステップＳＴ２９に進んだ場合は、クロック信号を停止させる。