(57)【要約】【課題】  スイッチング電流の変化を減少させることができる、電圧変換器を提供する。【解決手段】  本発明は、接地ＧＮＤを基準とする入力電圧ＶＤＤより、出力端子において出力電圧を発生するための、電圧変換器に関し、この電圧変換器は、スイッチとして機能するＭＯＳ型のトランジスタのブリッジに配置されるスイッチキャパシタＣｐを備え、各トランジスタは、クロック信号ＣＬＫの周期で変化するレベルを有する制御信号によって制御される。本発明は、スイッチとして機能するトランジスタの一つの、ゲートとソースとの間に印加される制御電圧を供給する制御回路を変換器が少なくとも備え、この制御回路は自己が制御するトランジスタが閉スイッチと同等のときに入力電圧ＶＤＤと反比例する振幅を有する制御信号を発生する特別な機能を持つことを特徴とする。
2005522168.tif 000002
【特許請求の範囲】
【請求項１】
接地を基準とする入力電圧から、出力端子での出力電圧を発生する電圧変換器であって、
第１の端子と第２の端子とを有する、キャパシタと、
スイッチとして機能する４つのＭＯＳ型トランジスタであって、前記各トランジスタはクロック信号の周期で変化するレベルを有する制御信号によって制御され、前記各トランジスタはソース、ゲート、およびドレインを有し、第１のトランジスタは前記入力電圧と前記第１の端子との間に接続され、第２のトランジスタは前記第１の端子と前記接地との間に接続され、第３のトランジスタは前記入力電圧と前記第２の端子との間に接続され、第４のトランジスタは前記第２の端子と前記出力端子との間に接続されている、４つのトランジスタと、
を備え、
スイッチとして機能する前記トランジスタの一つのゲートとソースとの間に印加される前記制御信号を供給する制御回路を少なくとも備え、前記制御回路は、自己が制御するトランジスタが閉スイッチと同等であるとき、前記入力電圧に反比例する振幅を有する前記制御信号を発生するという機能を有することを特徴とする、電圧変換器。
【請求項２】
Ｐ−ＭＯＳ型のトランジスタを制御するときに、前記制御回路が
閉スイッチとして機能するＰ−ＭＯＳ型の付加トランジスタと、
前記付加スイッチのドレイン−ソース接合に直列に配置される電流源と、
２つの入力を有し、第１の入力は前記付加トランジスタと前記電流源との中央タップに接続され、第２の入力は、前記入力電圧に接続され、前記クロック信号によって制御されるスイッチと、
を備えることを特徴とする、請求項１に記載の電圧変換器。
【請求項３】
Ｎ−ＭＯＳ型のトランジスタを制御するときに、前記制御回路が
閉スイッチとして機能するＮ−ＭＯＳ型の付加トランジスタと、
付加スイッチのドレイン−ソース接合に直列に配置される電流源と、
２つの入力を有し、第１の入力は前記付加トランジスタと前記電流源との中央タップに接続され、第２の入力は、前記接地に接続され、前記クロック信号によって制御されるスイッチと、
を備えることを特徴とする、請求項１に記載の電圧変換器。
【請求項４】
接地を基準とする入力電圧から、出力端子での出力電圧を発生する電圧変換器を備える集積回路であって、前記電圧変換器が、
第１の端子と第２の端子とを有する、キャパシタと、
スイッチとして機能する４つのＭＯＳ型トランジスタであって、前記各トランジスタはクロック信号の周期で変化するレベルを有する制御信号によって制御され、前記各トランジスタはソース、ゲート、およびドレインを有し、第１のトランジスタは前記入力電圧と前記第１の端子との間に接続され、第２のトランジスタは前記第１の端子と前記接地の間に接続され、第３のトランジスタは前記入力電圧と前記第２の端子との間に接続され、第４のトランジスタは前記第２の端子と前記出力端子との間に接続されている、４つのトランジスタと、
を備え、
スイッチとして機能する前記トランジスタの一つのゲートとソースとの間に印加される前記制御信号を供給する制御回路を少なくとも備え、前記制御回路は、自己が制御するトランジスタが閉スイッチと同等であるとき、前記入力電圧に反比例する振幅を有する前記制御信号を発生するという特別な機能を有することを特徴とする、集積回路。
【請求項５】
接地を基準とする入力電圧から、出力端子での出力電圧を発生する電圧変換器を備えるスマートカードの読み取り装置であって、前記電圧変換器が、
第１の端子と第２の端子とを有する、キャパシタと、
スイッチとして機能する４つのＭＯＳ型トランジスタであって、前記各トランジスタはクロック信号の周期で変化するレベルを有する制御信号によって制御され、前記各トランジスタはソース、ゲート、およびドレインを有し、第１のトランジスタは前記入力電圧と前記第１の端子との間に接続され、第２のトランジスタは前記第１の端子と前記接地との間に接続され、第３のトランジスタは前記入力電圧と前記第２の端子との間に接続され、第４のトランジスタは前記第２の端子と前記出力端子との間に接続されている、４つのトランジスタと、
を備え、
スイッチとして機能する前記トランジスタの一つのゲートとソースとの間に印加される前記制御信号を供給する制御回路を少なくとも備え、前記制御回路は、自己が制御するトランジスタが閉スイッチと同等であるとき、前記入力電圧に反比例する振幅を有する前記制御信号を発生するという特別な機能を有することを特徴とする、スマートカードの読み取り装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接地ＧＮＤを基準とする入力電圧ＶＤＤから、出力端子での出力電圧を発生する電圧変換器に関し、この電圧変換器は、
第１の端子Ｎ１と、第２の端子Ｎ２とを有する、キャパシタＣｐと、
スイッチとして機能する４つのＭＯＳ型トランジスタＴ１、Ｔ２、Ｔ３、およびＴ４であって、各トランジスタはクロック信号の周期で変化するレベルを有する制御信号によって制御され、各トランジスタはソース、ゲート、およびドレインを有し、第１のトランジスタＴ１は入力電圧ＶＤＤと第１の端子Ｎ１との間に接続され、第２のトランジスタＴ２は第１の端子Ｎ１と接地ＧＮＤとの間に接続され、第３のトランジスタＴ３は入力電圧ＶＤＤと第２の端子Ｎ２との間に接続され、第４のトランジスタＴ４は第２の端子Ｎ２と出力端子との間に接続されている、４つのトランジスタと、
を備える。
【０００２】
本発明は、ＭＯＳ型のトランジスタを用いる電圧変換器を備えた電子装置について多くの用途がある。
【背景技術】
【０００３】
低いレベルのただ一つの入力電圧を持つ多くの電子機器は、より高い振幅の出力電圧が発生されるように、電圧変換器を用いる。特に、倍電圧器は、入力電圧の振幅を２倍するために現在用いられている。
【０００４】
図１は、「スイッチ・キャパシティ（キャパシタ）」変換器と称される従来の電圧変換器を示す。これは倍電圧器である。
【０００５】
この電圧変換器は、キャパシタＣｐに加え、スイッチとして機能する４つのトランジスタＴ１、Ｔ２、Ｔ３、およびＴ４を備える。トランジスタＴ２およびＴ３は、クロック信号ＣＬＫが高いレベルの時閉じ、トランジスタＴ１およびＴ４はインバータＩＮＶを介してクロック信号ＣＬＫが低いレベルの時閉じる。
【０００６】
Ｔ２およびＴ３が閉スイッチと同等の時、キャパシタＣｐは端子間が電位差Ｕｃｐ＝ＶＤＤとなるまで充電される。代わって、Ｔ１およびＴ４が閉スイッチと同等の時、端子Ｎ１は入力電圧ＶＤＤに接続され、これは、キャパシタＣｐの充電状況を考慮して出力端子Ｖｏｕｔを電位２＊ＶＤＤにする。
【０００７】
キャパシタＣｒは、変換器の機能としては重要な役割を持っていないが、出力電圧のリップルを削減させる。
【０００８】
このタイプの電圧変換器は、入力電圧のレベルが電子機器毎に変化すると、ある程度の制約を受ける。
【０００９】
スイッチＴ２、Ｔ３およびＴ１、Ｔ４の異なる切り替え時に、キャパシタＣｐは時定数をもって充電され、この時定数はトランジスタＴ２、Ｔ３およびＴ１、Ｔ４のドレイン−ソース接合の抵抗によって定められる。故に、異なる切り替え時のスイッチング電流Ｉｃのピークは入力電圧ＶＤＤに比例し、トランジスタＴ２、Ｔ３およびＴ１、Ｔ４のドレイン−ソースの抵抗ＲＭＯＳに反比例する。よって、スイッチング電流Ｉｃは以下のような形をとる。
【００１０】
Ｉｃ＝Ｋ１・ＶＤＤ／ＲＭＯＳ  （Ｋ１は定数）    ・・・（式１）
さらに、閉スイッチと同等であるとき、ＭＯＳ型トランジスタＴ１、Ｔ２、Ｔ３、およびＴ４の抵抗ＲＭＯＳは、ゲート−ソース間電圧に反比例する、すなわち振幅ＶＤＤの電位差ＶＧＳ０が信号ＣＬＫを介してゲートとソースの間に印加されたとき、トランジスタが閉スイッチと同等であるときの入力電圧ＶＤＤに反比例する。よって、各トランジスタＴ１、Ｔ２、Ｔ３、およびＴ４の抵抗ＲＭＯＳは以下の形をとる。
【００１１】
ＲＭＯＳ＝Ｋ２／ＶＧＳ０  （Ｋ２は定数）    ・・・（式２）
ＲＭＯＳ＝Ｋ２／ＶＤＤ
式１を考慮すると、スイッチング電流Ｉｃは入力電圧ＶＤＤの関数として二次方程式的に増加する。よって、以下の形を取る。
【００１２】
Ｉｃ＝Ｋ３・ＶＤＤ２  （Ｋ３は定数）    ・・・（式３）
これらのスイッチング電流ピークは、ピークの振幅が大きくなるにつれて強くなる、寄生ノイズを発生する。特に、電子機器毎に入力電圧ＶＤＤが増加すると、寄生ノイズもまた増加する。電流Ｉｃが入力電圧ＶＤＤの関数として二次方程式的に増加することを考慮すると、入力電圧ＶＤＤの小さな変化がスイッチング電流の大きな変化を呼び、故に寄生ノイズの大きな変化を呼ぶ。
【００１３】
よって、このような電圧変換器では、入力電圧ＶＤＤが変化すると、たとえそれが極めてわずかな変化だったとしても、ノイズレベルを一定のレベルにすることは保証できない。このような従来の変換器の、この技術的な制約は電磁適合性の標準規格を満たすにあたって特に面倒なものである。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、スイッチング電流の変化を減少させることができる、電圧変換器を提供することである。
【課題を解決するための手段】
【００１５】
この目的のために、電圧変換器は、スイッチとして機能するトランジスタＴ１、Ｔ２、およびＴ３の一つのゲートとソースとの間に印加される制御信号を供給する制御回路を少なくとも備え、この制御回路は、自己が制御するトランジスタが閉スイッチと同等であるとき、入力電圧ＶＤＤに反比例する振幅を有する制御信号を発生するという特別な機能を有することを特徴とする。
【００１６】
本発明による制御回路によって発生される制御信号ＶＧＳは、以下の形をとる。
【００１７】
ＶＧＳ＝Ｋ４／ＶＤＤ  （Ｋ４は一定）    ・・・（式４）
制御回路によって制御されるトランジスタの抵抗ＲＭＯＳは、以下の形をとる。
【００１８】
ＲＭＯＳ＝Ｋ２／ＶＧＳ  （Ｋ２は一定）    ・・・（式５）
式４および式５を考慮すると、抵抗ＲＭＯＳは入力電圧ＶＤＤに比例する。抵抗ＲＭＯＳは以下の形をとる。
【００１９】
ＲＭＯＳ＝Ｋ５・ＶＤＤ  （Ｋ５は一定）    ・・・（式６）
式１および式６を考慮すると、スイッチング電流Ｉｃは入力電圧ＶＤＤが変化しても不変である。よって、スイッチング電流は以下の形をとる。
【００２０】
Ｉｃ＝Ｋ６    （Ｋ６は一定）    ・・・式７
よって、トランジスタＴ２、Ｔ３およびＴ１、Ｔ４の異なるスイッチング時点でのスイッチング電流Ｉｃのピークの変化は、入力電圧ＶＤＤと反比例する振幅を持つ制御信号を発生することによってキャンセルされる。故に、スイッチング電流Ｉｃのピークは入力電圧ＶＤＤの変化に対して不変であり、これにより、入力電圧ＶＤＤが変化したときにも一定のノイズレベルを保証する。
【００２１】
本発明はさらに、制御回路がＰ−ＭＯＳ型のトランジスタを制御するときに、
閉スイッチとして機能するＰ−ＭＯＳ型の付加トランジスタＭ１と、
付加スイッチＭ１のドレイン−ソース接合に直列に配置される電流源ＩＲＥＦ＿１と、
２つの入力を有し、第１の入力Ｅ１は付加トランジスタＭ１と電流源ＩＲＥＦ＿１との中央タップＰに接続され、第２の入力Ｅ２は、入力電圧ＶＤＤに接続され、クロック信号によって制御されるスイッチＣＯＭ１と、
を備えることを特徴とする。
【００２２】
この手段を用いることにより、入力信号ＶＤＤに反比例する振幅を有する制御信号を、低いコストで発生する可能性を提供する。
【００２３】
この特定の実施形態の他の利点は、付加トランジスタと、制御回路によって制御されるトランジスタとが同じものである限り、その抵抗ＲＭＯＳの変化が極めて良好に相殺されることである。
【００２４】
本発明はさらに、制御回路がＮ−ＭＯＳ型のトランジスタを制御するときに、
閉スイッチとして機能するＮ−ＭＯＳ型の付加トランジスタＭ２と、
付加スイッチＭ２のドレイン−ソース接合に直列に配置される電流源ＩＲＥＦ＿２と、
２つの入力を有し、第１の入力Ｅ１は付加トランジスタＭ２と電流源ＩＲＥＦ＿２との中央タップＰに接続され、第２の入力Ｅ２は、接地ＧＮＤに接続され、クロック信号によって制御されるスイッチＣＯＭ２と、
を備えることを特徴とする。
【００２５】
この手段を用いることにより、入力信号ＶＤＤに反比例する振幅を有する制御信号を、低いコストで発生する可能性を提供する。
【００２６】
この特定の実施形態の他の利点は、付加トランジスタと、制御回路によって制御されるトランジスタとが同じものである限り、その抵抗ＲＭＯＳの変化が極めて良好に相殺されることである。
【００２７】
本発明はさらに、本発明による電圧変換器を備える集積回路にも関する。
【００２８】
本発明はさらに、入力電圧より高い振幅の出力電圧を発生するために、本発明による電圧変換器を備える、スマートカードを読みとるための装置にも関する。この出力電圧は、スマートカードに電力を送るための出力電圧のセットを供給する電圧調整器への入力電圧として使うことも意図されており、読みとり装置とスマートカードとの間でデータを交換する可能性を提供している。
【００２９】
本発明の、これらおよび他のアスペクトは、以下に記載される実施形態を参照した非限定的な例によって明らかであり、また明らかにされる。
【発明を実施するための最良の形態】
【００３０】
図２は、本発明による、電圧変換器を示す。この変換器は、図１を参照して説明された、従来の電圧変換器と同じ動作原理に基づいている。
【００３１】
このために、図２に示される変換器は、スイッチとして機能するＭＯＳ型のトランジスタＴ１、Ｔ２、Ｔ３、およびＴ４を用いる。トランジスタＴ１、Ｔ３、およびＴ４はＰ−ＭＯＳ型であり、一方トランジスタＴ２はＮ−ＭＯＳ型である。
【００３２】
トランジスタＴ２およびＴ３が閉スイッチと同等であるとき、トランジスタＴ１およびＴ４は開スイッチと同等である。反対に、トランジスタＴ２およびＴ３が開スイッチと同等であるとき、トランジスタＴ１およびＴ４は閉スイッチと同等である。スイッチとして機能するトランジスタＴ１、Ｔ２、Ｔ３、およびＴ４の変化は、クロック信号ＣＬＫの周期によってもたらされる。
【００３３】
トランジスタＴ１、Ｔ２、Ｔ３、およびＴ４の切り替えサイクルにより、トランジスタＴ１、Ｔ２、Ｔ３、およびＴ４が閉スイッチと同等の時に入力電圧ＶＤＤより高いレベルの出力電圧ＶＯＵＴを出力するように、トランジスタＴ２およびＴ３が閉スイッチと同等であるときにキャパシタＣｐの充電を可能にする。
【００３４】
トランジスタＴ１、Ｔ２およびＴ３は本発明による制御回路によって制御され、制御される各トランジスタのゲートとソースとの間に印加される制御信号を発生することにより、スイッチとして機能するトランジスタＴ１、Ｔ２、Ｔ３の状態の変化を可能にする。
【００３５】
制御回路Ｃ１およびＣ３は、どちらもＰ−ＭＯＳ型のトランジスタを制御するため同一である。トランジスタＴ１を制御する制御回路Ｃ１は、クロック信号ＣＬＫの逆数の周期で変化する制御信号を、インバータＩＮＶ経由で供給し、一方制御回路Ｃ３は、クロック信号ＣＬＫの周期で変化する制御信号を供給する。Ｎ−ＭＯＳ型のトランジスタの制御に割り当てられた制御回路Ｃ２は、クロック信号ＣＬＫの周期で変化する制御信号を供給する。
【００３６】
各制御回路は、自己が制御するトランジスタが閉スイッチと同等のとき、入力電圧ＶＤＤに反比例する振幅を有する制御信号を供給することを特徴とする。このことにより、制御回路によって制御される各トランジスタの抵抗ＲＭＯＳが入力電圧ＶＤＤと比例するようになる。その結果、スイッチング電流Ｉｃは入力電圧ＶＤＤの変化に対して不変となる。
【００３７】
このように、各制御回路は、自己が制御するトランジスタが開スイッチとして機能するような電位レベルで制御信号を供給する可能性を提供する。このためには、制御されているトランジスタがＰ−ＭＯＳタイプの場合、制御信号は入力電圧ＶＤＤのレベルであり、制御されているトランジスタがＮ−ＭＯＳタイプの場合、接地ＧＮＤのレベルである。
【００３８】
キャパシタＣｒは変換器の動作原理に関しては大きな役割を果たすことはないが、出力電圧ＶＯＵＴのリップルを低減させる。
【００３９】
Ｐ−ＭＯＳ型のトランジスタＴ４は、トランジスタＴ１と同時に閉スイッチまたは開スイッチと同等になるように、ゲートの部分でクロック信号ＣＬＫによって直接制御される。
【００４０】
図２では各トランジスタＴ１、Ｔ２、およびＴ３に対して制御回路を用いている変換器を示しているが、本発明は、トランジスタＴ１、Ｔ２、およびＴ３の内１つか２つのみが制御回路によって制御される電圧変換器（図示せず）をも提供する。この変換器は、制御回路の数が減らされるため、より低いコストで変換器を得る可能性を提供する。
【００４１】
図３は、本発明による電圧変換器の、Ｐ−ＭＯＳ型のトランジスタを制御するための第１の制御回路である。
【００４２】
このような制御回路Ｃ１は、Ｐ−ＭＯＳ型のトランジスタＴ１を制御するために用いられ、このような制御回路Ｃ３は、Ｐ−ＭＯＳ型のトランジスタＴ３を制御するために用いられる。
【００４３】
各制御回路は、閉スイッチとして機能するＰ−ＭＯＳ型付加トランジスタＭ１を備える。このために、トランジスタＭ１のゲートは接地（グランド）ＧＮＤに接続され、その結果、電位差ＶＧＳ０＝ＶＤＤが、Ｍ１のゲートとソースとの間に印加される。
【００４４】
制御回路は、このデジタルトランジスタＭ１のドレイン−ソース接合に直列に配置される電流源ＩＲＥＦ＿１をさらに備える。この電流源は、この付加トランジスタＭ１のドレイン−ソース接合に電流ＩＲＥＦ＿１を供給する。電流ＩＲＥＦ＿１の値は一定であり、特に、入力電圧ＶＤＤから独立している。
【００４５】
制御回路は、スイッチＣＯＭをさらに備え、これにおいては、２つの入力Ｅ１およびＥ２を有し、第１の入力Ｅ１は付加トランジスタおよび電流源の中央タップに接続され、第２の入力Ｅ２は入力電圧ＶＤＤに接続されている。
【００４６】
スイッチＣＯＭ１は、クロック信号ＣＬＫ＿ＩＮ１によって制御される。制御回路Ｃ１においては、クロック信号ＣＬＫ＿ＩＮ１は図２のインバータＩＮＶの出力で供給されるクロック信号に相当する。制御回路Ｃ３においては、クロック信号ＣＬＫ＿ＩＮ１は図２のクロック信号ＣＬＫに相当する。
【００４７】
クロック信号ＣＬＫ＿ＩＮ１が低いレベル、すなわち接地ＧＮＤであるとき、電位ＶＤＤがトランジスタＴ１／Ｔ３のゲートに印加される。このように、制御回路は電位差ＶＧＳ＝０をトランジスタＴ１／Ｔ３のゲートおよびソースの間に印加する。その結果、トランジスタＴ１／Ｔ３は開スイッチと同等になる。
【００４８】
クロック信号ＣＬＫ＿ＩＮ１が高いレベル、すなわち入力電圧ＶＤＤであるとき、電流源ＩＲＥＦ＿１とＭ１のドレイン−ソース接合との間の中央タップＰの電位と同じである電位ＶＧＳが、トランジスタＴ１／Ｔ３のゲートに印加される。このように、制御回路はトランジスタＭ１のドレイン−ソース接合の端子での電位差と同じであって、入力電圧ＶＤＤに反比例する電位差ＶＧＳをトランジスタＴ１／Ｔ３のゲートおよびソースの間に印加する。タップＰの電位の値は小さいため、電位差ＶＧＳは、トランジスタＴ１／Ｔ３を閉スイッチと同等にするのに十分な高い値を持つ。
【００４９】
換言すれば、トランジスタＴ１／Ｔ３のゲートにＧＮＤと同じ電位が印加される従来の変換器とは対照的に、このような制御回路が閉スイッチと同等のＰ−ＭＯＳ型トランジスタを制御するときは、数量ε（約数ボルト）だけ、わずかに接地ＧＮＤより高い電位ＶＧをトランジスタＴ１／Ｔ３のゲートに印加し、入力電圧ＶＤＤの変動を取り除く。
【００５０】
特定の実施形態では、スイッチング回路Ｃ１のスイッチＣＯＭ１の入力Ｅ１およびＥ２は、クロック信号ＣＬＫ＿ＩＮ１がクロック信号ＣＬＫに相当するように、都合よく（advantagously）反転され、これによりインバータＩＮＶを効率的に利用する。
【００５１】
図４は、本発明によるＮ−ＭＯＳ型のトランジスタを制御するための、第２の制御回路を示す。
【００５２】
このような制御回路Ｃ２は、Ｎ−ＭＯＳ型のトランジスタＴ２を制御するのに用いられる。
【００５３】
制御回路Ｃ２は、閉スイッチとして機能するＮ−ＭＯＳ型の付加トランジスタＭ２を備える。このために、トランジスタＭ２のゲートは入力電圧ＶＤＤに接続され、Ｍ２のゲートとソースの間に電位差ＶＧＳ０＝ＶＤＤを印加する。
【００５４】
制御回路はさらに、この付加トランジスタＭ２のドレイン−ソース接合に直列に配置される電流源ＩＲＥＦ＿２を備える。この電流源は、トランジスタＭ２のドレイン−ソース接合に電流ＩＲＥＦ＿２を供給する。電流ＩＲＥＦ＿２の値は一定であり、特に、入力電圧ＶＤＤから独立している。
【００５５】
制御回路はＣＯＭ２を備え、ここにおいては、２つの入力Ｅ１およびＥ２を有し、第１の入力Ｅ１が付加トランジスタと電流源との中央タップに接続され、第２の入力Ｅ２が接地ＧＮＤに接続される。
【００５６】
スイッチＣＯＭ２は、クロック信号ＣＬＫ＿ＩＮ２によって制御される。クロック信号ＣＬＫ＿ＩＮ２は、図２のクロック信号ＣＬＫに相当する。
【００５７】
クロック信号ＣＬＫ＿ＩＮ２が低いレベルのとき、すなわち接地ＧＮＤレベルのとき、電位ＧＮＤがトランジスタＴ２のゲートに印加される。このように、制御回路はトランジスタＴ２のゲートとソースの間に電位差ＶＧＳ＝０を印加する。その結果、トランジスタＴ２は開スイッチと等しくなる。
【００５８】
クロック信号ＣＬＫ＿ＩＮ２が高いレベルの時、すなわち入力電圧ＶＤＤのレベルの時、電流源ＩＲＥＦ＿２とＭ２のドレイン−ソース接合との間の中央タップＰの電位と同じ電位ＶＧが、トランジスタＴ２のゲートに印加される。このように、制御回路は、トランジスタＴ２のゲートとソースとの間の電位差ＶＧＳを印加し、この電位差は、トランジスタＭ２のドレイン−ソース接合の端子での電位差と等しく、この電位差は入力電圧ＶＤＤに反比例する。入力電圧ＶＤＤとタップＰとの間の電位差の値は小さいため、電位差ＶＧＳは、トランジスタＴ２を閉スイッチと同等にするのに十分高い値を持つ。
【００５９】
換言すれば、トランジスタＴ２のゲートにＶＤＤと同じ電位が印加される従来の変換器とは対照的に、このような制御回路が閉スイッチと同等のＮ−ＭＯＳ型のトランジスタを制御するとき、数量ε（約数ボルト）だけ、わずかに入力電圧ＶＤＤより低い、電位ＶＧをトランジスタＴ２のゲートに印加し、入力電圧ＶＤＤの変動を取り除く可能性を提供する。
【００６０】
図５は、本発明による電圧変換器ＣＯＮＶを備える、スマートカードを読みとる装置ＳＣＲを示す。
【００６１】
装置ＳＣＲは、図２を参照して説明した本発明による電圧変換器の入力に接続される入力電圧源ＶＤＤを備える。変換器ＣＯＮＶは、入力電圧ＶＤＤより大きな振幅を有する出力電圧ＶＯＵＴを出力する可能性を提供する。この出力電圧ＶＯＵＴに基づいて、出力電圧のセットが電圧調整器ＲＥＧによって発生され、この電圧調整器ＲＥＧでは、読みとり装置ＳＣＲ内の基準電圧Ｖｒｅｆに基づいて、これらの出力電圧の調整が行われる。特に、これらの出力電圧は５ボルト、３ボルト、および１．８ボルトのレベルを持ち、データＤＡＴを交換する目的で装置ＳＣＲと通信するスマートカードＳＭに電力を供給することが意図されている。
【００６２】
本発明による電圧変換器は集積回路、特にスマートカードを読みとる装置の管理に使われる集積回路に、有益に組み込むことができる。
【図面の簡単な説明】
【００６３】
【図１】従来の電圧変換器を示す図。
【図２】本発明による電圧変換器を示す図。
【図３】本発明による電圧変換器内のＰ−ＭＯＳ型のトランジスタを制御するための、第１の制御回路を示す図。
【図４】本発明による電圧変換器内のＮ−ＭＯＳ型のトランジスタを制御するための、第２の制御回路を示す図。
【図５】本発明による電圧変換器を備える、スマートカードを読みとる装置を示す図。
【図１】
2005522168.tif 000003
【図２】
2005522168.tif 000004
【図３】
2005522168.tif 000005
【図４】
2005522168.tif 000006
【図５】
2005522168.tif 000007
【国際調査報告】
2005522168.tif 000008
2005522168.tif 000009
2005522168.tif 000010