(57)【要約】本発明は、支持基板と、該支持基板の上面に載置されかつ該支持基板に導電性の接続部によって電気的に接続されたチップとを有する、封止された構成素子に関する。チップの封止は、シール部または誘電性の層によって得られる。シール部または誘電性の層と導電性の接続部との膨張係数差に基づき、温度変化時には導電性の接続部に応力もしくは歪みが発生し、このような応力もしくは歪みは導電性の接続部の亀裂、破壊およびそれどころか遮断をも招く恐れがある。温度変化時（特に極端な熱負荷時）における応力もしくは歪みによる、導電性の接続部の負荷を機械的に軽減するために、支持基板に、チップを巡るように延びる、シール部または誘電性の層の支持のために働く支持エレメントを施与し、かつ／または封止部の配置を適宜に選択することが提案される。
2005536879.tif 000002
【特許請求の範囲】
【請求項１】
構成素子において、
−チップ下面に導電性の構造体を備えたチップ（ＣＨ）が設けられており、
−表面に接続面（ＡＦ）を有する支持基板（ＴＳ）が設けられており、該支持基板（ＴＳ）に導電性の接続部（ＢＵ）によってチップ（ＣＨ）がフリップチップ配置で搭載されており、前記接続面（ＡＦ）が、導電性の接続部（ＢＵ）によってチップ（ＣＨ）の導電性の構造体に電気的に接続されており、
−導電性の接続部（ＢＵ）を負荷軽減するための支持エレメント（ＳＥ）が設けられており、該支持エレメント（ＳＥ）が支持基板（ＴＳ）の上面に配置されていて、チップ（ＣＨ）に接触することなくチップを巡るように延びており、
−チップ（ＣＨ）を取り囲みかつ少なくとも前記支持エレメント（ＳＥ）と前記チップ（ＣＨ）との間の空間を密に閉鎖するシール部（ＡＢ）が設けられており、該シール部（ＡＢ）が前記支持エレメント（ＳＥ）に支持されている
ことを特徴とする構成素子。
【請求項２】
導電性の接続部がバンプである、請求項１記載の構成素子。
【請求項３】
前記シール部（ＡＢ）が、付加的にチップ上面をカバーする誘電性の層として形成されている、請求項１または２記載の構成素子。
【請求項４】
前記誘電性の層が１つまたは複数の層から成っている、請求項３記載の構成素子。
【請求項５】
構成素子において、
−チップ下面に導電性の構造体を備えたチップ（ＣＨ）が設けられており、
−表面に接続面（ＡＦ）を有する支持基板（ＴＳ）が設けられており、該支持基板（ＴＳ）に導電性の接続部（ＢＵ）によってチップ（ＣＨ）がフリップチップ配置で搭載されており、前記接続面（ＡＦ）が、導電性の接続部（ＢＵ）によってチップ（ＣＨ）の導電性の構造体に電気的に接続されており、
−チップ上面に、誘電性の層と、該誘電性の層の上に位置する金属層とから成る複合体が配置されており、該複合体が、チップ面外で前記支持基板（ＴＳ）と共に密閉部を形成しており、しかもチップ厚さは、−６０℃〜８５℃の温度範囲で前記複合体の熱膨張により生じる力が、導電性の接続部またはバンプ１つ当たり最大２ニュートンになるように設定されている
ことを特徴とする構成素子。
【請求項６】
構成素子において、
−チップ下面に導電性の構造体を備えたチップ（ＣＨ）が設けられており、
−表面に接続面（ＡＦ）を有する支持基板（ＴＳ）が設けられており、該支持基板（ＴＳ）に導電性の接続部（ＢＵ）によってチップ（ＣＨ）がフリップチップ配置で搭載されており、前記接続面（ＡＦ）が、導電性の接続部（ＢＵ）によってチップ（ＣＨ）の導電性の構造体に電気的に接続されており、
−チップ上面に、誘電性の層と、該誘電性の層の上に位置する金属層とから成る複合体が配置されており、該複合体が、チップ面外で前記支持基板（ＴＳ）と共に密閉部を形成しており、
−前記誘電性の層が、１Ｇｐａよりも小さな弾性率、２０μｍよりも小さな厚さまたはαＢｕｍｐ／２よりも大きくかつ２αＢｕｍｐよりも小さな熱膨張係数を有しており、ただしαＢｕｍｐは前記導電性の接続部（ＢＵ）の熱膨張係数である
ことを特徴とする構成素子。
【請求項７】
構成素子において、
−チップ下面に導電性の構造体を備えたチップ（ＣＨ）が設けられており、
−表面に接続面（ＡＦ）を有する支持基板（ＴＳ）が設けられており、該支持基板（ＴＳ）に導電性の接続部（ＢＵ）によってチップ（ＣＨ）がフリップチップ配置で搭載されており、前記接続面（ＡＦ）が、導電性の接続部（ＢＵ）によってチップ（ＣＨ）の導電性の構造体に電気的に接続されており、
−前記支持基板（ＴＳ）の上面に配置された、収縮フレームとして形成された支持エレメントが設けられており、該支持エレメントがチップ（ＣＨ）を巡るように延びていて、該チップを密に取り囲んでいる
ことを特徴とする構成素子。
【請求項８】
チップ上面と収縮フレームとを覆ってかつ支持基板と共に密閉部を形成する金属層が設けられている、請求項７記載の構成素子。
【請求項９】
チップ（ＣＨ）の側面が斜めに面取りされていて、チップの横断面が支持基板（ＴＳ）に向かって先細りになっている、請求項１から８までのいずれか１項記載の構成素子。
【請求項１０】
チップ（ＣＨ）の側面が少なくとも１つの段部を有している、請求項１から９までのいずれか１項記載の構成素子。
【請求項１１】
シール部が、チップの縁範囲と、チップを取り囲む支持エレメントとを覆っており、ただしチップ上面はシール部によって覆われていない、請求項１、２、９または１０記載の構成素子。
【請求項１２】
チップ上面と、シール部（ＡＢ）と、支持エレメントおよび／または支持基板の、シール部（ＡＢ）に隣接した、該シール部により覆われていない縁範囲とに載置された金属層（ＭＥ）が設けられている、請求項１、２、９、１０または１１記載の構成素子。
【請求項１３】
誘電性の層（ＡＢ）がチップ（ＣＨ）を、該チップ（ＣＨ）を巡って延びる支持エレメント（ＳＥ）と共に完全にカバーしており、前記誘電性の層（ＡＢ）がチップ上面と支持エレメントとに載置されていて、支持エレメントの外でのみ支持基板と共に密閉部を形成しており、チップ（ＣＨ）が、該チップ（ＣＨ）を巡って延びる支持エレメント（ＳＥ）と共に１つの共通の中空室内に配置されており、該中空室が、前記誘電性の層と支持基板の上面との間に形成されている、請求項３、４、９または１０記載の構成素子。
【請求項１４】
前記誘電性の層（ＡＢ）がチップ上面を完全にカバーしていて、支持エレメントと共に密閉部を形成しており、該支持エレメントが気密な材料から成っている、請求項３、４、９または１０記載の構成素子。
【請求項１５】
少なくとも前記誘電性の層を覆っていて、該誘電性の層と共に１つの複合体を形成する金属層（ＭＥ）が設けられている、請求項３、４、５、６、９、１０、１３または１４記載の構成素子。
【請求項１６】
前記誘電性の層に、または前記誘電性の層と前記金属層とから成る複合体に、チップの外側で流込み材料が載着されている、請求項３、４、５、６、９、１０、１３、１４または１５記載の構成素子。
【請求項１７】
前記金属層がチップ面外で支持エレメントと共に密閉部を形成しているか、または支持エレメント外で支持基板と共に密閉部を形成している、請求項１６記載の構成素子。
【請求項１８】
チップの、支持基板（ＴＳ）に面した側面または斜めに面取りされた側面にコンタクトメタライジング部（ＫＭ）が設けられており、支持エレメント（ＳＥ）がはんだフレームとして支持基板の上面に形成されており、該支持エレメント（ＳＥ）がチップのコンタクトメタライジング部（ＫＭ）とはんだ付けされており、シール部（ＡＢ）がはんだフレームにより形成されている、請求項９または１０記載の構成素子。
【請求項１９】
チップ上面が金属層を備えている、請求項１８記載の構成素子。
【請求項２０】
シール部が誘電性の材料から成っている、請求項１、２、１１または１２記載の構成素子。
【請求項２１】
シール部がプラスチック、有機プラスチック、ラミネートフィルム、ガラスはんだまたは樹脂から成っている、請求項２０記載の構成素子。
【請求項２２】
誘電性の層がプラスチック、有機プラスチック、ラミネートフィルム、ガラスはんだまたは樹脂から成っている、請求項３、４、９、１０、１３、１４、１５、１６または１７記載の構成素子。
【請求項２３】
支持エレメントが金属、セラミック材料またはプラスチックから成っている、請求項１、２、３、４、９、１０、１１、１２、１３、１４、１５、１６、１７、２０、２１または２２記載の構成素子。
【請求項２４】
支持エレメントが、支持基板上に設けられた凹部の輪郭を制限する制限部である、請求項１、２、３、４、９、１０、１１、１２、１３、１４、１５、１６、１７、２０、２１または２２記載の構成素子。
【請求項２５】
支持エレメントの高さが、支持基板の上面とチップ下縁部との間の間隔を上回っておらず、しかも支持エレメントの内縁部が、支持基板へ向けられたチップ縁部の下にまで到達している、請求項１、２、３、４、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３または２４記載の構成素子。
【請求項２６】
支持エレメントの高さが、支持基板の上面とチップ下縁部との間の間隔に等しいか、または該間隔を上回っている、請求項１、２、３、４、９、１０、１１、１２、１３、１４、１５、１６、１７、２０、２１、２２、２３または２４記載の構成素子。
【請求項２７】
支持基板（ＴＳ）が、ＬＴＣＣセラミック（低温同時焼結セラミック）である、請求項１から２６までのいずれか１項記載の構成素子。
【請求項２８】
支持基板（ＴＳ）の下面にＳＭＤ能力のある外部コンタクト（ＡＫ）が設けられている、請求項１から２７までのいずれか１項記載の構成素子。
【請求項２９】
支持基板（ＴＳ）が少なくとも２つの誘電性の層を有している、請求項１から２８までのいずれか１項記載の構成素子。
【請求項３０】
チップ（ＣＨ）が、弾性表面波またはバルク波によって作動する少なくとも１つのレゾネータを有している、請求項１から２９までのいずれか１項記載の構成素子。
【請求項３１】
当該構成素子が複数の同じまたは種々のチップを有しており、該チップが支持基板（ＴＳ）上に同じ形式で固定されかつ封止されている、請求項１から３０までのいずれか１項記載の構成素子。
【請求項３２】
封止された構成素子を製造するための方法において、
−導電性の構造体を支持する表面に向かって先細りになった、斜めに面取りされた側面を備えたチップまたは少なくとも１つの段部を有する側面を備えたチップを使用し、ただしチップの側面がコンタクトメタライジング部を有しており、
−支持基板の上面に、はんだフレームを装着するためのメタライジング部を設け、
−支持基板上にはんだフレームを形成し、
−チップを支持基板に装着し、該支持基板とフリップチップ構造ではんだ付けし、
−はんだフレームをチップの側面に設けられたコンタクトメタライジング部とはんだ付けする
ことを特徴とする、封止された構成素子を製造するための方法。
【請求項３３】
チップをはんだフレームとはんだ付けする前にチップに、側面のコンタクトメタライジング部と導電性の構造体との間で、濡らし不可能な絶縁性の構造体（ＩＳ）を塗布する、請求項３２記載の方法。
【請求項３４】
チップ上面に金属層を塗布する、請求項３２または３３記載の方法。
【請求項３５】
封止された構成素子を製造するための方法において、
−導電性の構造体を備えた表面を有するチップを使用し、
−上面にチップをコンタクティングするための接続面と、収縮特性を有するフレームとを有する基板を使用し、
−チップをフリップチップ構造で支持基板とはんだ付けし、
−チップを装着する前に支持基板上にフレームを形成し、
−該フレームがチップを密に取り囲むように該フレームを熱処理により収縮させ、
−チップ上面と収縮フレームとを完全に覆う金属層を形成する
ことを特徴とする、封止された構成素子を製造するための方法。
【請求項３６】
−フレームの片面に、はんだ付け可能な層または接着層を施与し、
−該層によってフレームを支持基板に結合する、
請求項３５記載の方法。
【請求項３７】
電気的な構成素子のための封止部を形成するための方法において、以下の方法ステップ：
−導電性の構造体を支持する少なくとも２つのチップ（ＣＨ）を、表面にチップの導電性の構造体との電気的な接続のための接続面（ＡＦ）を有する支持基板（ＴＳ）上にフリップチップ配置で、導電性の接続部（ＢＵ）によって固定し、
−前記少なくとも２つのチップ（ＣＨ）を、チップ上面に載着されかつ支持基板と共に密閉部を形成する誘電性の層（ＡＢ）によってカバーし、こうして前記少なくとも２つのチップをそれぞれ個別に封止し、
−前記少なくとも２つのチップの間の間隙を流込み材料（ＶＭ）で充填する
を実施することを特徴とする、封止部を形成するための方法。
【請求項３８】
−誘電性の層（ＡＢ）に、該誘電性の層（ＡＢ）と共に１つの複合体を形成する金属層（ＭＥ）を塗布し、
−誘電性の層（ＡＢ）と前記金属層（ＭＥ）とから成る複合体にチップ外で流込み材料（ＶＭ）を塗布する、
請求項３７記載の方法。
【請求項３９】
支持基板を引き続きソーイングにより分割して、前記チップの少なくとも１つのチップを有する個々の構成素子を形成する、請求項３７または３８記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持基板と、チップのアクティブな面との間にギャップが設けられている、封止された電子構成素子、特に音響波（akustisch. Welle）を用いて作動する電子構成素子において、該電子構成素子が支持基板と、該支持基板の上面に配置されかつ該支持基板にバンプまたは別の導電性の接続部によって電気的かつ機械的に接続されたチップとを有している形式のものに関する。
【０００２】
チップは基板上、たとえば音響波構成素子の場合には、圧電性の基板上に搭載されている。この場合、支持基板に面した側のチップ表面（以下、「下面」と呼ぶ）は導電性の構造体、たとえば弾性表面波またはバルク波（akustisch. Volumenwelle）を用いて作動するレゾネータを支持している。
【０００３】
チップに形成されたこの敏感な導電性の構造体を周辺影響から保護するために、当該構成素子を簡単に封止するための種々の方法が既に提案されている。
【０００４】
たとえば、チップ縁部と支持基板との間の空間をアンダフィラでシールし、当該構成素子に金属層をスパッタリングにより被着させることが可能である。この方法には、チップ上の導電性の構造体（特に音響波変換器）が、たとえばプラスチックキャップによってアンダフィラに対して保護されなければならず、このためには手間のかかる方法ステップが必要とされるという欠点がある。
【０００５】
ドイツ連邦共和国特許出願公開第１９８０６８１８号明細書では、たとえば当該構成素子をフリップチップ配置で支持板にはんだ付けし、引き続きフィルム、たとえばラミネートフィルムでカバーすることが提案されている。この場合、このフィルムは各構成素子の間で支持板と共に密閉部を形成する。当該構成素子のこのようなフィルムカバーリングの別の変化形では、フィルム上に金属層を被着させることによってこのフィルムをさらに気密にシールし、そしてこのメタライジング部をたとえば電気メッキにより補強することも提案されている。この場合には、バンプは、封止用の流込み材料によって支持されていない浮き上がったバンプである。支持基板とチップとの間の機械的な結合はラミネートフィルムとバンプとによってしか成立しないので、とりわけバンプは、チップにおいて機械的な作用の際に生じる剪断応力および／または引張応力に耐えなければならない。
【０００６】
特にラミネートフィルムもしくはシール部およびバンプの互いに異なる膨張係数に基づき、バンプは著しい飛躍的な温度変化時に機械的な応力もしくは歪みにさらされており、このような機械的な応力もしくは歪みはバンプの亀裂、破壊や、バンプの剥離さえも招いてしまう恐れがある。
【０００７】
本発明の課題は、フリップチップ構造における構成素子において、極端な熱負荷時における導電性の接続部、特にバンプ接続部の機械的な応力もしくは歪みを防止することである。
【０００８】
この課題は、本発明によれば請求項１に記載の構成素子により解決される。本発明の有利な構成ならびに当該構成素子を製造するための方法は、請求項２以下に記載されている。
【０００９】
本発明によれば、表面（以下「チップ下面」と呼ぶ）に導電性の構造体を備えたチップと、このチップに電気的および機械的に接続された支持基板とを有する構成素子が提案される。支持基板は上面にチップのコンタクティングのための接続面を有している。少なくとも１つのチップはフリップチップ構造で、導電性の接続部、有利にははんだ付け接続部、特にバンプ接続部（バンプ）によって支持基板上に搭載されており、この場合、支持基板の接続面はチップの導電性の構造体に電気的に接続されている。支持基板とチップのアクティブな面との間には、所定のギャップが設けられている。
【００１０】
導電性の接続部を負荷軽減するためには、支持基板の上面に載置された支持エレメントが設けられている。この支持エレメントは、チップに接触することなしにチップを巡るように延びている。支持エレメントは、支持基板の上面に載置された、チップを巡るように延びる閉じられたフレームによって形成されていると有利である。さらに、本発明による構成素子は、チップを取り囲みかつ少なくともチップと、チップを巡るように延びる支持エレメントとの間の空間を密に閉鎖するシール部を有している。この場合、このシール部は支持エレメントに支持される。
【００１１】
本発明による構成素子の支持基板は、たとえばプラスチック、特に有機プラスチック、シリコン、酸化ケイ素またはセラミック、特にＬＴＣＣセラミック（LTCC=Low Temperature Cofired Ceramic；低温同時焼結セラミック）またはＨＴＣＣセラミック（HTCC=High Temperature Cofired Ceramic；高温同時焼結セラミック）から成る１つまたは複数の誘電性の層を有していてよい。
【００１２】
セラミックは有利には収縮の少ないセラミック（Non Shrinkage）として形成されていてよい。このことは焼結時に極めて僅かな寸法変化を保証するので、グリーンフィルムの形で規定されたジオメトリが焼結時に十分に維持されたままとなるか、または少なくとも再現可能な形態で、焼結収縮に基づいた極めて僅かな収縮しか受けない。ＬＴＣＣセラミックを用いると、グリーンフィルムに廉価なメタライジング部を施与することが可能となる。このメタライジング部の、ＬＴＣＣセラミックの低く設定された焼結温度に対する耐性が保証されている。
【００１３】
しかし、支持基板をＰＣＢ（Printed Circuit Board；プリント配線板）として形成することも可能である。その場合、このＰＣＢはプラスチックを主体とした単層または多層のプリント配線板として形成されている。
【００１４】
誘電性の層はメタライジング平面もしくはメタライジングレベルによって互いに分離されており、この場合、支持基板の上面および下面がメタライジングレベルをも形成しており、これらのメタライジングレベルは少なくともチップのコンタクティングのための接続面もしくはシステムキャリヤ（たとえばプリント配線板）に当該構成素子をはんだ付け被着するための外部コンタクトを有している。メタライジングレベルは、自体公知の形式で導体路または導体面により形成される、たとえば電気的な接続導体、信号貫通案内部または集積された回路エレメント（インダクタンス、キャパシタンスまたは出力から選択される）を有している。メタライジングレベルはスルーホールメッキ部等の貫通コンタクティング部によって互いに接続されている。
【００１５】
本発明による構成素子におけるチップは支持基板を有しており、この支持基板は１つまたは複数の誘電性の層を有していてよい。この誘電性の層はメタライジングレベルにより互いに分離されており、この場合、支持基板の上面または下面がメタライジングレベルをも成している。メタライジングレベルの構造およびその相互の接続部は上で説明した通りである。基板は、たとえばプラスチック、シリコンまたは酸化ケイ素から成る１つまたは複数の層を有していてよい。メタライジングレベルとして規定されたチップ面はパッシブな非線形の、またはアクティブな少なくとも１つの構成素子構造体、特にダイオードまたはトランジスタを有していてよい。
【００１６】
本発明による構成素子は、特に音響波によって作動する構成素子であってよい。その場合、チップは少なくとも１つの圧電性の層を供えた基板を有しており、この場合、チップ面（たとえばチップ下面）が少なくとも１つの弾性表面波変換器またはバルク波レゾネータを有している。基板は上で説明したように、複数の誘電性の層およびメタライジングレベルを有していてよい。
【００１７】
本発明による構成素子は、さらにＭＥＭＳ構成素子（MEMS=Microelectromechanical System）、ＭＯＥＭＳ構成素子（MOEMS=Micro Optoelectromechanical System）または半導体構成素子、特に半導体ベースの集積回路であってよい。
【００１８】
シール部は誘電性の材料、特に流込み材料、たとえば樹脂、グロブトップ、アンダフィラ、接着剤またはプラスチック、特に有機プラスチック、金属はんだ、ガラスはんだまたはラミネートフィルムから成っていてよい。
【００１９】
シール部は少なくとも部分的にチップの側面およびチップを巡るように延びる支持エレメントの部分範囲を覆っていて、このときにチップの側面と支持エレメントの側面との間の空間を部分的にまたは完全に埋めることができる。
【００２０】
有利な構成では、シール部が誘電性の層として形成されており、この誘電性の層は付加的にチップ上面をカバーする。誘電性の層は流込み材料、たとえば樹脂またはプラスチック層、特に有機プラスチックまたはガラスはんだから成る層またはラミネートフィルムによって形成されていてよい。
【００２１】
誘電性の層は１つまたは複数の層から成っていてよい。この層はたとえば種々の機能を実現する。前記層のうちの１つの層が特に僅かな湿分吸収を有するか、または良好なガス密性を有していると有利である。このためには特にＬＣＰ材料（Liquid Crystal Polymer＝液晶ポリマ）から成る層が適している。特に、支持基板もしくはチップへの付着性が悪い、フィルムとして実現された誘電性の層の場合には、付加的な接着助層が設けられていると有利である。誘電性の層から成る層構造における最上位の層としては、特にレーザ書込みのために適している付加的な層を配置することができる。誘電性の層から成る層構造における複数の層の１つの層が付加的に、大面積の１つの支持基板（パネル）上における各チップの間の間隙を埋めるために適していることも可能である。この層は流込み材料によって実現され得る。
【００２２】
また、前記シール部を前記誘電性の層のうちの１つまたは複数の層と組み合わせることも可能である。
【００２３】
誘電性の層が支持エレメントとチップとを完全にカバーしていて、支持エレメント外でようやく支持基板と共に密閉部を形成していることも可能である。誘電性の層と支持基板の上面との間には、中空室が形成されており、この中空室内にはチップと、チップを巡るように延びる支持エレメントとが一緒になって封入されている。この場合、支持エレメントは気密な材料または気密でない材料から成っていてよい。
【００２４】
本発明のさらに別の有利な構成では、シール部が、チップを完全にカバーしかつ支持エレメントと共に密閉部を形成する誘電性の層として形成されている。この場合、支持エレメントの外側はシール部によって覆われていない。支持エレメントは有利には気密な材料から成っていて、本発明による構成素子の側壁の一部を形成していてよい。
【００２５】
本発明による構成素子を製造するための有利な方法では、複数のチップを備えた大面積の支持基板（パネル）が、比較的高い温度でプラスチックフィルムとラミネートされる。このプラスチックフィルムは冷却されるとチップと、チップを巡るように延びる支持エレメントとの上に張り渡される。
【００２６】
構成部分がこの状態でまだ気密に閉鎖されていないと、別の層によって気密性が形成される。このためには、気密な層、たとえばＣｕ層がチップの各組込みスペースの間の範囲で支持エレメントまたは支持基板と共に密閉部を形成しなければならない。この理由から、誘電性の層はこれらの個所において除去される。
【００２７】
また、気密な層を構成素子の縁部で（環状に）閉じられたストリップの形で直接に支持基板の表面と共に密閉部を形成させることも可能である。この場合、構成素子の複数のチップまたは全てのチップがこの閉じられたストリップの内側に配置されている。この場合には、気密な層が各チップの間で支持エレメントに載置されており、構成素子のチップは個別にではなく、集団で気密に封止されている。
【００２８】
本発明による構成素子が、パッシブなコンポーネントまたはアクティブなコンポーネントを備えた複数の同じまたは種々異なるチップを有していて、これらのチップが支持基板の上面に配置されていて、同じ形式で封止されていることが可能である。
【００２９】
当該構成素子がさらに、たとえばコンデンサ、抵抗またはコイルから選択された１つまたは複数の種々のコンポーネントを有していることも可能である。
【００３０】
バンプとして形成された導電性の接続部の製造は種々の方法を用いて行うことができる。慣用の形式で、接続面上にバンプを電気メッキによる析出により、たとえばＳｎＰｂ、ＳｎＡｇ、ＳｎＣｕ、ＳｎＡｇＣｕまたはＳｎＡｕの析出により形成することができる。電気メッキによる析出には、再融を続けることができる。このことは相応する合金の形成をもたらす。
【００３１】
また、慣用的な形式でバンプをはんだペーストのスクリーン印刷またはステンシル印刷で形成し、引き続きリフロープロセスを実施することも可能である。この場合、リフロープロセスにおいてバンプはその球状のジオメトリを得る。
【００３２】
また、支持基板の最上位の層に設けられたスルーホールメッキ部等の貫通コンタクティング部上で、はんだフィルムから円筒体を方向付けて打抜き加工することによってバンプを形成することも可能である。
【００３３】
択一的には、チップ下面に設けられたはんだ付け可能なメタライジング部にもバンプを形成することができる。このことは、たとえばやはり相応するメタライジング部上での電気メッキによる析出により行われ得る。はんだジェット法（Soder-Jet-Verfahren）も可能である。さらに、メタライジング部にはんだデポットをステンシル印刷し、引き続き再融プロセスを実施することも可能である。この場合にもはんだ付け可能なメタライジング部の濡れ性が構造化を容易にするので、金属構造体の種々異なる濡れ性を、チップ上もしくはウェーハ段階におけるバンプの構造化のために使用することができる。たとえば、チップ（チップ下面）に存在するメタライジング部の大部分を、たとえばアノードの酸化物層の形成によって不働態化することが可能である。この場合、アノードの酸化物層は付加的になお、被着された鉱物質の層、たとえば薄い酸化ケイ素層または薄い窒化ケイ素層で覆われていてよい。この不働態化により覆われなかった面は次いではんだで濡らし可能のままとなるか、または特に適当な別の層、つまり「バンプ下地金属もしくはアンダバンプメタライジング部（ＵＢＭ）」によってはんだで濡らし可能にさせられる。それに対して、メタライジング部の不働態化された表面は、はんだストップマスクを成す。
【００３４】
支持基板上に配置された支持エレメントは、チップを収容するための場所を成しかつこの場所をジオメトリ的（幾何学的）に規定する内室を取り囲んでいる。支持エレメントはこの場合、チップ下縁部またはチップ上縁部のレベルを超えるレベルにまで到達することができる。しかし、支持エレメントがチップ下縁部よりも低く位置していることも可能である。
【００３５】
隆起した構造体として、支持エレメントはプラスチック、はんだまたは金属から形成されていて、支持基板の別のコンポーネントまたは別の構造体と一体に形成され得る。金属から成る支持エレメントまたはメタライジング部を備えた支持エレメントには、メタライジング部がシール部または誘電性の層に対して良好なコンタクト、付着および濡れを提供するので、構成素子全体の気密なシールおよび特にチップ下面に設けられた導電性の構造体の気密なシールが保証されているという利点がある。しかし、支持エレメントの表面がメタライジング部を有していないことも可能である。
【００３６】
支持エレメントはさらに、セラミック材料またはプラスチック、有利には極めて小さな吸水能力しか有しないプラスチック（たとえば高充填されたプラスチックまたは液晶ポリマ）から形成されていてよい。
【００３７】
支持エレメントはさらに、はんだ付け可能なメタライジング部を用いて、もしくははんだ付け可能なメタライジング部上に形成され得る。まず、支持基板の、支持エレメントのために設定された個所に、たとえばスパッタリングプロセスでメタライジング部が形成される。次いで、このメタライジング部の電気メッキによる補強により支持エレメントが形成され得る。このときに、まずチタン（付着改善のための）および銅の一連の層列が形成され得る。既にスパッタリングによってこの層の十分な厚さ、つまりたとえば１００〜２００ｎｍのチタンおよび６μｍよりも大きな銅が形成され得る。しかし、薄いチタン／銅層（０．１〜２μｍの銅）を形成し、引き続きこの層を電気メッキにより補強もしくは増厚することも可能である。支持エレメントのパターン化もしくは構造化はフォトレジストマスクを用いて、構造化されたスパッタリング被着によって行われると有利である。マスクは、このマスクが電気メッキによる増厚化プロセスの間、支持基板上に留まり得るように形成されていてもよい。
【００３８】
支持基板の上面に配置された各チップのために支持エレメントが個別のフレームの形で設けられていることが可能である。さらに、支持エレメントが、各チップのための切欠きを備えたソリッド（内実）なブロックから成るフレームとして形成されていることも可能である。
【００３９】
シール部を用いて構成素子を封止する際に、チップを巡るように延びる支持エレメントを使用することには、次のような利点がある。すなわち、導電性の接続部に作用する機械的な力、特に熱負荷の際に発生しかつ亀裂を招く恐れのある力が、支持エレメントにおけるシール部の支持によって減じられ、このことは導電性の接続部の機械的な負荷軽減のために役立つ。
【００４０】
導電性の接続部の過剰負荷を回避するという、本発明の根底を成す課題は、さらに別の構成素子によって解決される。本発明により提案された当該構成素子の構成では、チップ下面に導電性の構造体を備えたチップと、表面に接続面を有する支持基板とが設けられており、該支持基板に導電性の接続部によってチップがフリップチップ構造で搭載されており、前記接続面が、導電性の接続部によってチップの導電性の構造体に電気的に接続されている。チップ上面にはカバー、特に誘電性の層と、この誘電性の層の上に位置する金属層とから成る複合体が配置されており、この場合、この複合体はチップ面外でチップを全周にわたって巡って支持基板と共に密閉部を形成している。導電性の接続部（有利にはバンプ）を負荷軽減するために、当該構成素子では、前記複合体の熱膨張により生じる力が導電性の接続部（バンプ）１つ当たり−６５℃〜８５℃の温度範囲で最大２ニュートンとなるようにチップ厚さが設定されている。
【００４１】
本発明者は、導電性の接続部、特にバンプに作用する力が２ニュートンを超えるとバンプ亀裂の発生を招くことを見出した。このことは本発明によれば、層厚さの適当な設定により回避される。このためには、汎用のチップサイズおよびこのために使用されるバンプ配置において一般にチップ厚さを減少させることが必要となる。本発明による構成素子のこのような有利な構成では、導電性の接続部（バンプ）の所望の負荷軽減が支持エレメントなしに得られる。このことにより、支持基板に支持エレメントを被着させるための相応する方法ステップが節約される。
【００４２】
本発明のさらに別の有利な構成では、１ＧＰａよりも低い弾性率を有するポリマ材料から成る誘電性の層または２０μｍよりも小さな厚さを有する薄いフィルムを使用することが提案される。上記材料の場合、温度交番時では、変形がはんだもしくは導電性の接続部において生じるのではなく、大部分が誘電性の層もしくはフィルムにおいて生じることに基づき、導電性の接続部の変形が最小限に抑えられている。
【００４３】
択一的には、小さな熱膨張係数を有する誘電性の層もしくはフィルムまたは無機充填剤の混加により熱膨張係数が減じられるような誘電性の層もしくはフィルムを使用することができる。はんだの熱膨張係数もしくは導電性の接続部の材料の熱膨張係数に相当する熱膨張係数を有する誘電性の層が使用されると有利である。また、誘電性の層の材料の熱膨張係数がαＢｕｍｐ／２〜２αＢｕｍｐの間に設定されていることも可能である。充填剤を用いてこのような誘電性の層もしくはフィルムの構造化が可能であるので、１μｍよりも小さな直径を有する粒子が使用されると有利である。
【００４４】
本発明の別の変化形では、さらに当該構成素子が、チップ下面に導電性の構造体を備えたチップと、表面に接続面を有する支持基板とを有しており、該支持基板に導電性の接続部によってチップがフリップチップ配置で搭載されており、前記接続面が、導電性の接続部によって導電性の構造体に電気的に接続されており、さらに当該構成素子が、支持基板の上面に配置された、収縮フレームとして形成された支持エレメントを有しており、該支持エレメントがチップを巡るように延びていて、かつ該チップを密に取り囲んでいることを特徴とする構成素子が提案される。本発明のこのような有利な構成には次のような利点がある。すなわち、収縮フレームが、封止したいチップを同時に機械的に支持し、このチップを支持基板と共に密に閉鎖するので、この場合には原理的に別のシール部が必要とならない。収縮フレームが十分にガス密でない場合には、付加的な気密な層、有利には金属層によって当該構成素子の気密性を形成することができる。
【００４５】
本発明の根底を成す課題はさらに、以下の方法ステップ：
−導電性の構造体を支持する少なくとも２つのチップを、表面にチップの導電性の構造体との電気的な接続のための接続面を有する支持基板上にフリップチップ配置で、導電性の接続部によって固定し、
−前記少なくとも２つのチップを、チップ上面に載着されかつ支持基板と共に密閉部を形成する誘電性の層によってカバーし、こうして前記少なくとも２つのチップをそれぞれ個別に封止し、
−前記少なくとも２つのチップの間の間隙を流込み材料で充填する
を実施することを特徴とする、封止部を形成するための方法により解決される。
【００４６】
誘電性の層に、該誘電性の層と共に１つの複合体を形成する金属層を塗布し、次いで誘電性の層と金属層とから成る複合体にチップ外で流込み材料を塗布しかつ場合によっては硬化させることが可能である。引き続き、支持基板をソーイングにより分割することができるので、上記チップの少なくとも１つのチップを有する個々の構成素子が得られる。
【００４７】
本発明により封止された構成素子を製造するためのこのような有利な方法では、導電性の接続部の負荷軽減が、複合体上に配置されかつ流込み材料により形成された外側の支持エレメントによって得られる（側方の支持機能により）。構造化された「内側の」支持エレメントを支持基板に被着させる相応する方法ステップに比べて、このことは方法を簡単化する。
【００４８】
以下に、本発明の実施例、特に本発明による構成素子を製造するための方法の実施例を、概略的な、つまり縮尺通りではない図面につき詳しく説明する。
【００４９】
図１は、支持基板と、装着されたチップと、誘電性の層と、支持エレメントとを備えた、本発明により封止された構成素子を示す概略的な横断面図であり、
図２は、気密な材料から成る支持エレメントを備えた本、発明により封止された構成素子の有利な実施例を示す概略的な横断面図であり、
図３および図４は、本発明により封止された構成素子のそれぞれ別の有利な実施例を示す概略的な横断面図であり、
図５ａおよび図５ｂは、それぞれ封止された各チップの間に流込み材料を備えた、本発明による構成素子を示す概略的な横断面図であり、
図６ａおよび図６ｂは、それぞれ薄化されたチップを備えた、本発明による構成素子を示す概略的な横断面図（標準状態で、かつ著しく低い温度の場合）であり、
図６ｃは、本発明による構成素子における薄化されたチップの導電性の接続部の例示的な配置形式を示す、チップ表面に対して平行に断面した概略的な横断面図であり、
図７ａ〜図７ｃは、斜めに面取りされた側面を有するチップとはんだフレームとを備えた構成素子の本発明による封止時におけるプロセスステップの種々の過程を示す概略図である。
【００５０】
図１には、支持基板ＴＳと、この支持基板ＴＳに装着されたチップＣＨと支持エレメントＳＥとが概略的な横断面図で図示されている。当該構成素子は、支持基板ＴＳ上にフリップチップ配置で導電性の接続部ＢＵによって搭載されたチップＣＨと、支持基板ＴＳの上面に配置された支持エレメントＳＥとを有しており、支持エレメントＳＥはチップＣＨを巡るように延びている。
【００５１】
本発明による構成素子では、チップＣＨが支持エレメントＳＥ上に載置されていない。
【００５２】
チップＣＨと支持エレメントＳＥとは一緒になって、誘電性の層として形成されたシール部ＡＢによって覆われている。この実施例では、誘電性の層ＡＢに付加的に金属層ＭＥが塗布されている。この金属層ＭＥは、信号を案内するチップ構造体を電磁的な外乱に対してシールドし、かつ気密性を形成するために働く。
【００５３】
チップ上面には付加的に、一貫して延びるメタライジング部を施与するか、または誘電性の層もしくはシール部ＡＢの付着改善を可能にする層、たとえば接着層を施与することができる。
【００５４】
支持基板ＴＳは１つまたは複数の誘電性の層を有しており、この場合、支持基板ＴＳの上面および下面に、かつ場合によっては２つの誘電性の層の間に、メタライジングレベルＭＬが設けられている。支持基板ＴＳの上面は特に複数の接続面ＡＦを有しており、これらの接続面ＡＦはチップＣＨの導電性の構造体に電気的に接続されている。支持基板ＴＳの下面は特に外部コンタクトＡＫ（たとえばＳＭＤ能力のあるコンタクト、SMD=Surface Mounted Device）を有している。外部コンタクトＡＫはスルーホールメッキ等の貫通コンタクティング部ＤＫによって接続面ＡＦおよび場合によってはメタライジングレベルMＥに接続されている。多層の支持基板ＴＳのメタライジングレベルＭＬは、たとえばキャパシタンス、インダクタンス、線路または線路区分から選択された、導体路と金属面とにより形成された集積回路エレメントを有していてよい。
【００５５】
チップＣＨは、たとえば圧電性の基板を有しており、この基板の表面（下面）は弾性表面波構成素子のメタライジング部および／または少なくとも１つのＦＢＡＲ（Thin Film Bulk Acoustic Wave Resonator；圧電薄膜共振器）を支持している（以下「構成素子構造体」と呼ぶ）。チップＣＨはさらに、集積回路エレメントを備えた多層の基板であってよい。たとえば、電気メッキにより補強されているＣｕスパッタリング層によってチップ上面がメタライジングされていることが可能である。
【００５６】
支持基板に集積された集積回路エレメントはそれ自体あるいは、チップ上またはチップ内に配置された前記構成素子構造体または回路エレメントと一緒に、以下に挙げる回路の少なくとも一部を形成していてよい：高周波数スイッチ、整合回路、アンテナスイッチ、ダイオードスイッチ、トランジスタスイッチ、高域フィルタ、低域フィルタ、帯域フィルタ、帯域消去フィルタ、出力増幅器、前置増幅器、ＬＮＡ、ダイプレクサ、デュプレクサ、カップラ、方向性カップラ、メモリ素子、バラン、ミキサまたは発振器。
【００５７】
支持エレメントＳＥの膨張係数αＲａｈｍｅｎは、導電性の接続部ＢＵの膨張係数αＢｕｍｐにほぼ等しく、かつカバーの膨張係数αＡｂｄｅｃｋｕｎｇよりも小さく設定されていると有利である。支持基板ＴＳの表面上での支持エレメントＳＥの高さは、たとえば導電性の接続部ＢＵの高さまたはバンプ高さにほぼ等しいか、またはそれよりも大きく形成されていてよい。支持エレメントＳＥの高さｈを、この高さｈが支持基板ＴＳの上面と、チップに対するフィルムの載着点との間の間隔ｇと以下のような関係で結び付けられるように設定することが好都合である：
【００５８】
【数１】
2005536879.tif 000003
【００５９】
さらに、支持エレメントＳＥの高さは、規格化された全温度領域（たとえば−６０℃〜＋８５℃）において、温度が同じである場合に導電性の接続部の高さ（またはバンプ高さ）よりも小さく形成されていることも可能である。この場合、支持エレメントＳＥの幅は、支持エレメントＳＥの内縁部が図１に図示されているように、チップにより覆われた面の外に位置するか、またはチップの下へ到達するように設定され得る。
【００６０】
また、支持エレメントＳＥの高さが、チップ上面（またはチップ下面）と支持基板ＴＳの上面との間の間隔よりも大きいか、またはこの間隔に等しいか、またはこの間隔よりも小さく形成されていることも可能である。
【００６１】
支持エレメントＳＥは有利にはチップＣＨの外側の形状に沿って延びており、したがって特に（上から見て）方形に形成されている。
【００６２】
支持エレメントＳＥは金属、はんだ、セラミックまたはプラスチックから成っていてよい。プラスチックから成る支持エレメントは、たとえばフォトレジストから形成されるか、またはフォトリソグラフィまたはレーザを用いて別の層から構造化され得る。金属から成る支持エレメントはスクリーン印刷または電気メッキにより形成され得る。
【００６３】
この例では、シール部ＡＢの誘電性の層も金属層ＭＥも支持エレメントＳＥの外で支持基板ＴＳと共に密閉部を形成することにより当該構成素子におけるチップの気密封止が達成されるので、支持エレメントＳＥが、気密ではない材料から成っていることが可能となる。
【００６４】
支持エレメントＳＥは片面に接着層、ガラスはんだまたははんだ付け可能な層、たとえば金属はんだから成る層を備えていてよい。これにより、支持エレメントＳＥを支持基板ＴＳの上面に固定することができる。
【００６５】
支持エレメントＳＥが支持基板ＴＳに固く剛性的に結合されているか、または支持基板ＴＳの１つの構成要素を形成していることが可能である。この場合、支持エレメントＳＥおよび支持基板ＴＳは同じ材料から成っていて、たとえば同時に製造され得る。
【００６６】
バンプは電気メッキ、はんだジェット（Solder-Jet）法（たとえばレーザバンピング）、スタッドバンピング（Studbumping）または印刷によって形成され得る。これに対して択一的に、異方性導電性の接着剤を使用することもできる。その場合、この接着剤は、たとえば支持基板ＴＳの上面に被着される。この場合には、たとえば保護キャップまたは保護層により、信号伝送性の（チップ側に設けられた）構造体が場合によっては保護されなければならない。
【００６７】
図２には、本発明による構成素子の別の有利な実施例が図示されている。図１に示した実施例とは異なり、誘電性の層ＡＢは支持基板ＴＳと共に密閉部を形成しているのではなく、支持エレメントＳＥとのみ密閉部を形成している。この場合、誘電性の層ＡＢは支持エレメントＳＥの一部しか覆っていないので、金属層ＭＥは、支持エレメントＳＥの、誘電性の層ＡＢによって覆われていない範囲と共に密閉部を形成している。支持エレメントＳＥはこの場合、当該構成素子の側壁の一部を成しているので、この場合には、支持エレメントＳＥが気密な材料（たとえばセラミック、金属またははんだ）から成っている場合にしか、当該構成素子におけるチップの気密封止が保証されない。
【００６８】
図３に示した実施例は、図２に示した実施例に相当しているが、ただし支持エレメントＳＥはこの場合、支持基板ＴＳの構成要素であってよい。この例では、支持エレメントＳＥの高さがチップ上面と支持基板ＴＳの上面との間の間隔にほぼ等しく形成されている。また、支持エレメントＳＥの高さがチップ上面と支持基板の上面との間の間隔よりも大きく形成されているか、または小さく形成されていることも可能である。
【００６９】
誘電性の層として形成されたシール部ＡＢが一貫して延びていて、かつ特に支持エレメントＳＥの表面を完全に覆っていることも可能である。このことには、このような層を特に簡単に塗布することができるという利点がある。誘電性の層がこのときに気密な閉鎖を保証していると、金属層ＭＥを不要にすることができる。
【００７０】
図４に示した実施例では、チップＣＨと支持エレメントＳＥとの間の空間がシール部ＡＢによってシールされている。このシール部ＡＢはこの場合には、チップの上面と支持エレメントの上面とにおける互いに隣接し合った縁範囲もしくは互いに直接に向かい合って位置する縁範囲しか覆っていない。
【００７１】
シール部ＡＢはガラスはんだまたは流込み材料（たとえば接着材料または樹脂）から成っていてよい。この場合には、チップをシールドするために、金属層ＭＥがチップ上面と、シール部ＡＢと、支持エレメントＳＥの、シール部ＡＢにより覆われていない表面とをカバーするように金属層ＭＥを被着させることが好都合となる。
【００７２】
チップ上面および支持エレメントの表面が既にシール部ＡＢの被着前にメタライジングされていて、シール部ＡＢがはんだから成っていることが可能である。この場合には、特にシール部をカバーする一貫して延びる金属層を不要にすることができる。
【００７３】
図５ａには、支持エレメントなしの本発明の有利な実施例が図示されている。チップＣＨは大面積の支持基板ＴＳ（パネル）上に配置されていて、図示されているように別の（同じまたは異なる）チップによって取り囲まれている。各チップは、たとえばパネル上の所定の組込みスペースに所属する。この場合、これらのチップは同じ形式で誘電性の層ＡＢによって封止されている。誘電性の層ＡＢは一般に気密閉鎖を可能にしないので、別の気密な層ＭＥによって気密性が形成される。このためには、誘電性の層と共に１つの複合体を形成する気密性の層、特に金属層、たとえばＣｕ層が、各組込みスペースの間の範囲で支持基板と共に密閉部を形成していることが望ましい。この理由から、誘電性の層はこれらの個所では除去される。
【００７４】
この場合、導電性の接続部の負荷軽減は、封止された各チップの間の間隙を適当な膨張係数を有する流込み材料（たとえば樹脂またはグロブトップ；Glob-Top）で少なくとも部分的に充填することにより達成される。この充填部の材料および高さは、誘電性の層ＡＢの（導電性の接続部の膨張係数と比較して）比較的高い膨張係数が補償され、かつ流込み材料と誘電性の層と金属層ＭＥとの複合体の膨張係数が支持基板の上面とチップ下縁部との間の範囲で導電性の接続部の膨張係数に適合されるように選択される。流込み材料ＶＭを硬化させた後に、大面積の支持基板は、この支持基板上の相応する個々の組付けスペースに配置されたチップと共に個々の構成部分に個別化されかつ特にソーイングにより個別化され得る。個別化された構成部分は１つのチップまたは複数のチップを有していてよい。
【００７５】
図５ｂに示した実施例では、チップが上で説明したようにして封止されて、大面積の支持基板ＴＳ上に配置されている。この場合、支持基板はあとで個々の構成部分に、たとえばソーイングにより分割される。図５ｂに示した実施例では、導電性の接続部の負荷軽減が図５ａの場合と同様に、流込み材料ＶＭおよび場合によっては支持エレメントＳＥによって達成される。
【００７６】
有利な実施例では、流込み材料ＶＭがチップ上縁部にまで充填され、これにより（ソーリングによる個別化の後に）直方体形の構成素子が得られる。このような直方体の構成素子はあとからのＳＭＤ搭載時に容易に装備され得る。
【００７７】
図６ａおよび図６ｂには、本発明のさらに別の有利な実施例が示されている。
【００７８】
飛躍的な温度変化時では、チップと、支持基板と、誘電性の層と、金属層と、導電性の接続部（たとえばバンプ）とが、互いに異なりかつ部分的には方向にも関連した熱膨張係数に基づき互いに異なる膨張を受ける。とりわけ導電性の接続部（バンプ）は、発生した機械的な応力、特に剪断応力に耐えなければならない。本発明による構成素子のシミュレーションにより、約１８０μｍの直径を有するバンプでは、このバンプに作用する剪断力が約２Ｎを超えると、亀裂が生ぜしめられることが判った。このような亀裂は当該構成素子の機能を損ない、しかもそれどころかＵＢＭ（チップの側の外部電極ＡＥもしくは支持基板の側の接続面ＡＦ）からのバンプの剥離をも招く恐れがある。
【００７９】
チップ厚さを極めて小さく設定するか、またはチップの薄化によりチップ厚さを減少させて、チップＣＨを曲げるために必要となる力が、規格化された温度領域全体（たとえば−６０℃〜＋８５℃）において、導電性の接続部ＢＵがＵＢＭもしくは接続面ＡＦから剥離するために十分となる力またはバンプ亀裂発生のために十分となる力（たとえばバンプ１つ当たり２Ｎ）よりも著しく小さくなるように設定することにより、本発明による構成素子の耐温度変化性を向上させることが可能となる。チップ厚さの正確な値は、誘電性の層ＡＢおよび金属層ＭＥ、チップＣＨ、導電性の接続部ＢＵ、支持基板ＴＳの熱膨張係数の比およびジオメトリファクタ（たとえばチップサイズ、導電性の接続部のサイズまたは導電性の接続部の間の間隔）に関連していて、シミュレーションにつき求められ得る。
【００８０】
図６ｃに示した有利な実施例では、幅α＝１．２ｍｍおよび長さｂ＝１．８ｍｍのタンタル酸リチウム（約７．０〜１４．３ｐｐｍ／Ｋの方向依存性の熱膨張係数を有する）から成るチップＣＨ１が、幅２ｍｍおよび長さ２．５ｍｍの図示されていない支持基板（６．３ｐｐｍ／Ｋの熱膨張係数を有する）に、高さ５０μｍのＳｎＡｇ（３．５）Ｃｕ（０．８）から成る６つのバンプＢＵ１によって接続されている。これらのバンプは等間隔を置いて、それぞれバンプ３つずつ２つの平行な列になって、チップ長辺側の縁部に沿って配置されている。１つの列におけるバンプの間隔Ｌ１は８００μｍである。両列の間の間隔Ｌ２は９００μｍである。チップのカバーは５０μｍの厚さのフィルム（重要な温度領域において１３０．０ｐｐｍ／Ｋの熱膨張係数を有する）と、このフィルムの上に配置された２０μｍの厚さのＣｕ層とから成っている。Ｃｕ層は１７．１ｐｐｍ／Ｋの熱膨張係数を有している。重要な温度領域に関する膨張挙動の数値シミュレーションにより、バンプ１つ当たり生じる合成力は＜２５０μｍのチップ厚さにおいて２ニュートンよりも低いことが判った。
【００８１】
チップの薄化
本発明の有利な変化形では、導電性の接続部の負荷軽減を達成するためにチップが薄化される。このためにはＤＢＧ法（Dicing Befor Grinding）を使用することが可能である。この場合、まだ個別化されていないチップがウェーハ段階で、つまり支持基板とのはんだ付けの前に、薄化される。まず、ウェーハの表面（この場合「下面」である）が規定のソーイング線に沿ってハーフカットされるか、または別の方法で構造化される。ソーイング軌跡の深さもしくは構造凹設部の深さはウェーハの厚さよりも小さく形成されていて、有利には薄化後に残った得られたチップ厚さに等しいか、またはそれよりも少しだけ大きく形成されている。引き続き、ウェーハ上面の材料が部分的に除去され、この場合、それと同時に、ハーフカットされかつ薄化されたウェーハにおいてチップが個別化される。
【００８２】
上で述べた目的を達成するためには、チップをはんだ付け後に薄化することもできる。約２５０μｍまたはそれ以上の厚さを有するチップを、５０〜１００μｍの厚さにまで薄化することができる。薄化のためには、特に＜５０μｍの直径の酸化アルミニウム粒子を有する粒子噴流が適している。また、チップを研削除去することも可能である。粒子噴流を用いた加工の前に、軟らかいレジストマスク、たとえばフォトレジストマスクによって、除去を阻止したい範囲を覆うことができる。しかし、チップの薄化と同時に支持基板の範囲を除去するか、または支持基板を噴流法によって完全に切断することも可能である。この場合には、やはりマスクを用いてチップを予め覆っておくことが必要となり得る。
【００８３】
本発明の有利な変化形では、まだ個別化されていないチップを、上で記載したようにウェーハ上で前薄化し、このチップをはんだ付け後に引き続き噴流法（たとえばサンドブラスト）によって薄化し、これにより特にエッジラウンディングが達成される。このことは、たとえばフィルムカバーを施す際に望ましい。
【００８４】
図７には、本発明の択一的な実施態様が図示されている。この場合、はんだフレームとして形成された支持エレメントＳＥがチップＣＨの装着前に支持基板上に形成される。このためには、まずメタライジング部（符号ＡＥ）がアンダバンプメタライジング（UBM＝バンプ下地金属）と同様に支持基板の、はんだフレームのために規定された個所に形成される。次いで、はんだフレームが印刷またはＵＢＭの電気メッキ補強によるか、あるいは同じくフレーム状のはんだフィルム片として被着され得る。この構成では、チップの側縁部が斜めに面取りされ、この場合、チップは（場合によってはあとからのプロセスステップにおいて塗布されるべき）導電性の構造体を有する表面（チップ下面）に向かって先細りになる。次いで、チップの斜めの側面がメタライジングされる。有利には、この側面のメタライジングはチップ下面における導電性の構造体およびＵＢＭの形成と同じプロセスステップで行われる。チップの側面には、さらにたとえばＴｉ／Ｃｕ層を蒸着させることができる。この場合、チップ下面に設けられた導電性の構造体はフォトレジストによって保護され得る。
【００８５】
導電性の構造体の他に、チップ下面は外部電極ＡＥ、コンタクトメタライジング部ＫＭおよびチップ下縁部に配置された絶縁性の、濡れ性でない構造体ＩＳを有している。この絶縁性の構造体ＩＳは外部電極ＡＥとコンタクトメタライジング部ＫＭとの間の短絡を阻止する。絶縁性の構造体ＩＳはプラスチックまたははんだストップラッカから構造化されるか、または金属構造体の不働態化によって形成され得る。外部電極ＡＥとコンタクトメタライジング部ＫＭとの間に十分に大きな間隔が設けられている場合には、絶縁性の層もしくは構造体ＩＳを不要にすることができる。
【００８６】
チップ下面には、シールド目的で付加的に金属層を施与することができる。
【００８７】
この実施例では、導電性の接続部（バンプ）が、チップの装着の前に支持基板ＴＳの上面に存在している。次いでチップは図７ｂに示したように支持基板ＴＳに載着され得る。この場合、チップは斜めに面取りされた側縁部ではんだフレーム上に配置されていて、導電性の接続部（バンプ）によって下方から支持される。フレーム高さおよび導電性の接続部の高さ（バンプ高さ）は、はんだ付け時のはんだ付け材料もしくはバンプのコラップス（つぶれ）によりチップがはんだフレームと接触させられるように設定される。はんだ付けの際には、チップの側縁部においてコンタクトメタライジング部ＫＭに対するはんだフレームのはんだ接続が成立する（図７ｃにおいて符号ＡＢ、ＳＥで示す）。この場合、はんだ接続部はチップと支持基板との間の気密な閉鎖のために働き、しかもはんだ付けの後にシール部ＡＢがはんだフレームにより形成されている。
【００８８】
斜めの側面を備えたチップの代わりに、側面が少なくとも１つの段部を有しているようなチップを使用することも可能である。その場合、チップはほぼ横断面Ｔ字形に形成されている。この場合には、チップ側面の（部分的な）メタライジングを段部において、しかもチップ下面における導電性の構造体およびＵＢＭの形成と同じプロセスステップで行うことができる。
【００８９】
本発明による構成素子の別の実施例では、フレームとして形成された支持エレメントが収縮特性を有している。これにより、フレームは熱負荷を受けた後にチップに密に接触する。この場合には、別のシール部を不要にすることができ、そして構成部分を気密な層、特に金属層（たとえば電気面により補強されるＣｕスパッタリング層）によって直ちに閉鎖することができる。この場合、気密な層はチップ上面と収縮フレームとを覆って、支持基板と共に密閉部を形成する。フレームには片側で、はんだ付け可能な層または接着層を施与することができる。この層はフレームを支持基板と結合する。
【００９０】
本発明を、若干の重要な実施例につき説明してきたが、しかし本発明はこれらの実施例に限定されるものではない。本発明による構成素子もしくは該構成素子を製造するための方法のさらに別の変化形は、特に別のジオメトリ的な構成、使用されるべき別の材料または同様の作用を得ることのできる類似プロセスの使用にある。しかし、重要となるのはあくまでもチップと支持エレメントまたは支持基板との間のシール部および導電性の接続部の本発明による負荷軽減を得ることのできる装置または手段である。
【００９１】
本発明による方法を用いると、有利には複数のチップを、相応して大面積の１つの支持基板上に平行に被着させ、接続し、かつ封止することができる。個々のチップの間で、引き続き支持基板を切断することができ、これにより個々の構成素子または互いに接続されてモジュールを形成する複数の構成素子から成るアッセンブリを個別化することができる。切断および個別化は、噴流プロセスまたはソーイングによって行うことができる。表面層および特に切断されるべきメタライジング部はこの場合、予め場合によって構造化され、このために湿式化学的にまたはプラズマエッチングにより除去され得る。
【図面の簡単な説明】
【００９２】
【図１】支持基板と、装着されたチップと、誘電性の層と、支持エレメントとを備えた、本発明により封止された構成素子を示す概略的な横断面図である。
【図２】気密な材料から成る支持エレメントを備えた本、発明により封止された構成素子の有利な実施例を示す概略的な横断面図である。
【図３】本発明により封止された構成素子の別の有利な実施例を示す概略的な横断面図である。
【図４】本発明により封止された構成素子のさらに別の有利な実施例を示す概略的な横断面図である。
【図５ａ】封止された各チップの間に流込み材料を備えた、本発明による構成素子を示す概略的な横断面図である。
【図５ｂ】封止された各チップの間に流込み材料を備えた、本発明による構成素子の別の実施例を示す概略的な横断面図である。
【図６ａ】薄化されたチップを備えた、本発明による構成素子を示す概略的な横断面図（標準状態で、かつ著しく低い温度の場合）である。
【図６ｂ】薄化されたチップを備えた、本発明による構成素子の別の実施例を示す概略的な横断面図（標準状態で、かつ著しく低い温度の場合）である。
【図６ｃ】本発明による構成素子における薄化されたチップの導電性の接続部の例示的な配置形式を示す、チップ表面に対して平行に断面した概略的な横断面図である。
【図７ａ】斜めに面取りされた側面を有するチップとはんだフレームとを備えた構成素子の本発明による封止時におけるプロセスステップの第１の過程を示す概略図である。
【図７ｂ】斜めに面取りされた側面を有するチップとはんだフレームとを備えた構成素子の本発明による封止時におけるプロセスステップの第２の過程を示す概略図である。
【図７ｃ】斜めに面取りされた側面を有するチップとはんだフレームとを備えた構成素子の本発明による封止時におけるプロセスステップの第３の過程を示す概略図である。
【図１】
2005536879.tif 000004
【図２】
2005536879.tif 000005
【図３】
2005536879.tif 000006
【図４】
2005536879.tif 000007
2005536879.tif 000008
2005536879.tif 000009
2005536879.tif 000010
2005536879.tif 000011
【国際調査報告】
2005536879.tif 000012
2005536879.tif 000013
2005536879.tif 000014
2005536879.tif 000015
2005536879.tif 000016
2005536879.tif 000017
2005536879.tif 000018
2005536879.tif 000019
2005536879.tif 000020
2005536879.tif 000021
2005536879.tif 000022
2005536879.tif 000023
2005536879.tif 000024
2005536879.tif 000025