(57)【要約】【課題】浮遊ゲート・トランジスタと、制御ゲートを備える１層のゲート材料層を有する不揮発性のプログラム可能でかつ電気的に消去可能なメモリ・セルを提供すること。【解決手段】この浮遊ゲート・トランジスタのソースＳ領域、ドレインＤ領域およびチャネルは、その制御ゲートを形成し、このメモリ・セルは、ゲート材料層の第１の部分Ｐ１と、この制御ゲートが組み込まれた第２の活性ゾーンＲＧ２から電気的に分離された第１の活性半導体ゾーンＲＧ１との間に配置された誘電体ゾーンＺＴＮを備え、前記誘電体ゾーンは、浮遊ゲート中に蓄えられている電荷をセルの消去中に第１の活性ゾーンに転送する。このメモリ・セルの浮遊ゲート・トランジスタを部分的に取り囲むアクセス・トランジスタにより、その結果生ずるプログラミング電流をもち、サイズが縮小されたメモリ・プレーンを得ることが可能になる。
2005522884.tif 000002
【特許請求の範囲】
【請求項１】
１層のゲート材料層を有し、浮遊ゲート・トランジスタおよび制御ゲートを含む電気的に消去可能でプログラム可能な不揮発性メモリ・セルを含む半導体メモリ・デバイスであって、前記浮遊ゲート・トランジスタのソース領域（Ｓ）、ドレイン領域（Ｄ）、およびチャネル領域が前記制御ゲートを形成し、前記メモリ・セルが、前記ゲート材料層の第１の部分（Ｐ１）と、前記制御ゲートが組み込まれた第２の活性ゾーン（ＲＧ２）から電気的に分離された第１の半導体活性ゾーン（ＲＧ１）との間に位置する誘電体ゾーン（ＺＴＮ）を含み、該誘電体ゾーンが、前記浮遊ゲート中に蓄えられた電荷を、前記セルの消去中に前記第１の活性ゾーンへ転送するためのトンネル・ゾーン（ＺＴＮ）を形成することを特徴とするデバイス。
【請求項２】
前記トンネル・ゾーン（ＺＴＮ）のキャパシタンスが、前記メモリ・セルの前記ゲート材料層と前記活性ゾーンすべてとの間の合計キャパシタンスの３０％以下であることを特徴とする、請求項１に記載のデバイス。
【請求項３】
前記トランジスタがリング状ゲート（ＦＧ）を有し、前記ゲート材料層が、前記リング状ゲート（ＦＧ）および前記第１の部分（Ｐ１）に加えて、該第１の部分と該リング状ゲートの間の接続部（ＰＬ）を含むことを特徴とする、請求項１または２に記載のデバイス。
【請求項４】
前記第１の活性ゾーン（ＲＧ１）と前記第２の活性ゾーン（ＲＧ２）とが、逆バイアスにすることを意図したＰＮ接合によって互いに電気的に分離されることを特徴とする、前記請求項のいずれか一項に記載のデバイス。
【請求項５】
前記第１の活性ゾーン（ＲＧ１）と前記第２の活性ゾーン（ＲＧ２）とが、分離領域（ＳＴＩ）によって表面上で互いに電気的に分離されることを特徴とする、請求項４に記載のデバイス。
【請求項６】
前記第１の活性ゾーン（ＲＧ１）が、第１のタイプの導電性を有する第１の基板領域（ＲＧ１）中に作成され、前記第２の活性ゾーンが、同様に前記第１のタイプの導電性を有する第２の基板領域（ＲＧ２）中に作成され、前記第１の基板領域と前記第２の基板領域が、前記第１のタイプと異なる第２のタイプの導電性を有する第３の基板領域（ＲＧ３）によって分離され、前記分離領域が、前記第１の基板領域と前記第２の基板領域の間に延びており、前記第３の半導体領域中のコンタクト・ゾーン（ＰＳＢ）に現れる開口部を含むことを特徴とする、請求項５に記載のデバイス。
【請求項７】
前記第１の活性ゾーン（ＲＧ１）が、第１のタイプの導電性を有する第１の基板領域（ＲＧ１）中に作成され、前記第２の活性ゾーンが、同様に前記第１のタイプの導電性を有する第２の基板領域（ＲＧ２）中に作成され、前記第１の基板領域と前記第２の基板領域が、前記第１のタイプと異なる第２のタイプの導電性を有する第３の基板領域（ＲＧ３）によって分離され、前記ゲート材料層（ＦＧ、Ｐ１、Ｐ２）が、前記第３の基板領域上に全体にわたって前記分離領域（ＳＴＩ）と重複することなく延びることを特徴とする、請求項４に記載のデバイス。
【請求項８】
前記第１の基板領域（ＲＧ１）が、表面上に前記第１のタイプの導電性を有するコンタクト・ゾーン（ＰＣ１）を含むことを特徴とする、請求項６または７に記載のデバイス。
【請求項９】
前記第１の基板領域（ＲＧ１）が、前記第２のタイプの導電性を有し、前記トンネル・ゾーンの周囲に延びる表面ゾーン（ＺＳ）をさらに含み、該表面ゾーン（ＺＳ）が、前記コンタクト・ゾーン（ＰＣ１）に電気的に接続されることを特徴とする、請求項８に記載のデバイス。
【請求項１０】
前記トランジスタが、ＰＭＯＳトランジスタであることを特徴とする、前記請求項のいずれか一項に記載のデバイス。
【請求項１１】
いくつかのメモリ・セルを有するメモリ・プレーンを含み、該各メモリ・セルはアクセス・トランジスタに割り当てられることを特徴とする、前記請求項のいずれか一項に記載のデバイス。
【請求項１２】
メモリ・セルのプログラミング状態、メモリ・セルの読出し状態、およびメモリ・セルの消去状態を有するバイアス手段（ＭＰＬ）をさらに含み、前記バイアス手段が、前記各状態において、前記トランジスタのソース、ドレイン、および基板、ならびに前記第１の活性ゾーンに所定の電圧を印加することが可能であり、前記消去状態において、前記バイアス手段が、前記トランジスタのソース領域、ドレイン領域、および基板領域に印加される電圧よりもずっと高い電圧を前記第１の活性ゾーンに印加することによってファウラ・ノルドハイム型消去を引き起こすことを特徴とする、前記請求項のいずれか一項に記載のデバイス。
【請求項１３】
前記消去状態において、前記バイアス手段（ＭＰＬ）が、前記トランジスタのソース領域、ドレイン領域、および基板領域に等しい電圧を印加することを特徴とする、請求項１２に記載のデバイス。
【請求項１４】
前記プログラミング状態において、前記バイアス手段（ＭＰＬ）が、前記トランジスタ内でホット・キャリア・プログラミングを引き起こすことを特徴とする、請求項１２および１３のいずれか一項に記載のデバイス。
【請求項１５】
前記プログラミング状態において、前記バイアス手段（ＭＰＬ）が、前記トランジスタのソース領域、ドレイン領域、および基板領域に対して前記第１の活性ゾーンに印加される電圧よりもずっと高い等しい電圧を印加することによってファウラ・ノルドハイム・プログラミングを引き起こすことを特徴とする、請求項１２および１３のいずれか一項に記載のデバイス。
【請求項１６】
前記読出し状態において、ドレイン／ソース間電位差が、絶対値で１ボルトまでに制限されることを特徴とする、請求項１２から１５のいずれか一項に記載のデバイス。
【請求項１７】
対象となる前記メモリ・セルとして同じ列に配置された２つの隣接メモリ・セルが側面に位置するメモリ・セルに割り当てられた前記アクセス・トランジスタ（ＴＡＣＳｉ）が、前記メモリ・セルに特に関連づけられた第１の要素アクセス・トランジスタ（ＴＡＣＳＥＬ１ｉ）と、それぞれ前記２つの隣接メモリ・セルに割り当てられた前記２つのアクセス・トランジスタにそれぞれ共通の第２の要素アクセス・トランジスタ（ＴＡＣＳＥＬ２ｉ）および第３の要素アクセス・トランジスタ（ＴＡＣＳＥＬ３ｉ）とを含み、前記アクセス・トランジスタ（ＴＡＣＳｉ）のソース（ＳＬＣ）が、前記第１の要素アクセス・トランジスタのソースを形成する一方、前記第１の要素アクセス・トランジスタのドレインが、前記メモリ・セルの前記浮遊ゲート・トランジスタのソースの一部分を形成し、前記デバイスが、プログラム・モードおよび読出しモードにおいて少なくとも１つのメモリ・セルを選択することができ、セルのブロックごとに前記メモリ・プレーンを消去することができるバイアス手段（ＭＰＬ２）をさらに含むことを特徴とする、請求項１１に記載のデバイス。
【請求項１８】
前記バイアス手段（ＭＰＬ２）が、任意の１列の前記メモリ・セルにそれぞれ割り当てられた前記アクセス・トランジスタの各ソースに対して同じソース・バイアス電圧を印加し、同じ列の前記メモリ・セルにそれぞれ割り当てられた前記アクセス・トランジスタの各ゲートに対して同じゲート・バイアス電圧を印加し、少なくとも同じ列の前記メモリ・セルの前記各第１の活性ゾーンに対して同じ消去電圧を印加することができることを特徴とする、請求項１７に記載のデバイス。
【請求項１９】
メモリ・セルに割り当てられた前記アクセス・トランジスタ（ＴＡＣＳｉ）が、前記メモリ・セルの前記浮遊ゲート・トランジスタを部分的に取り囲むことを特徴とする、請求項１７または１８に記載のデバイス。
【請求項２０】
メモリ・セルの各列（ＣＬｊ）が、列の方向に沿って、前記セルのすべての前記浮遊ゲート・トランジスタに対向して延びる主要部分（ＰＭＴＬｊ）を有するゲート材料層（ＭＴＬｊ）を有し、メモリ・セルに割り当てられたアクセス・トランジスタの前記第１の要素トランジスタのゲートが、前記セルの前記浮遊ゲート・トランジスタに対向して配置された前記ゲート材料層の前記主要部分のその部分を含み、前記ゲート材料層が、各メモリ・セル内に、前記アクセス・トランジスタの前記第２の要素トランジスタのゲートの一部分を形成するために、前記主要部分に接続され、前記セルの前記浮遊ゲート・トランジスタの一方の側に該主要部分に対してほぼ直角に延びる第２の要素部分（Ｅ２ＭＴＬｊ）と、前記アクセス・トランジスタの前記第３の要素トランジスタのゲートの一部分を形成するために、前記主要部分に接続され、前記セルの前記浮遊ゲート・トランジスタの他方の側に該主要部分に対してほぼ直角に延びる第３の要素部分（Ｅ３ＭＴＬｊ）とを含み、メモリ・セルに関連する前記第２の要素部分が、前記２つの隣接メモリ・セルの一方に関連する前記第３の要素部分を形成するのに対して、前記メモリ・セルに関連する前記第３の要素部分が、前記２つの隣接メモリ・セルの他方に関連する前記第２の要素部分を形成することを特徴とする、請求項１９に記載のデバイス。
【請求項２１】
前記バイアス手段（ＭＰＬ２）が、メモリ・セルをプログラムすることが可能なプログラミング状態、メモリ・セルを読み出すことが可能な読出し状態、およびメモリ・セルの少なくとも１列を消去することが可能な消去状態を有し、前記バイアス手段が、前記各状態において、前記アクセス・トランジスタのソースおよびゲートに、前記セルの前記浮遊ゲート・トランジスタのドレインおよび基板に、ならびに前記第１の活性ゾーンに所定の電圧を印加することが可能であり、前記消去状態において、前記バイアス手段が、前記アクセス・トランジスタのソース領域と前記浮遊ゲート・トランジスタのドレイン領域および基板領域とに印加される電圧よりもずっと高い電圧を前記第１の活性ゾーンに印加することによってファウラ・ノルドハイム型消去を引き起こすことを特徴とする、請求項１７から２０のいずれか一項に記載のデバイス。
【請求項２２】
読出しモードまたはプログラミング・モードにおいてメモリ・セルにアクセスするために、前記バイアス手段（ＭＰＬ２）が、対象となる前記メモリ・セルの列と同じ列に属する前記メモリ・セルの前記アクセス・トランジスタをオンにし、対象となる前記メモリ・セルと異なる、前記列の各メモリ・セルの前記アクセス・トランジスタのソース、および前記浮遊ゲート・トランジスタのドレインに同じ電圧を印加し、対象となる前記メモリ・セルの列以外の列に属する前記メモリ・セルの前記アクセス・トランジスタをオフにすることを特徴とする、請求項２１に記載のデバイス。
【請求項２３】
前記バイアス手段（ＭＰＬ；ＭＰＬ２）が、連続する２つのステップ（ＰＣ１＝０Ｖ；ＰＣ１＝５Ｖ）において前記トランジスタ上でホット・エレクトロン・プログラミングを実行して、まず前記浮遊ゲート中に存在する任意の残存正電荷を補償し、次いで最適なプログラミングを実行することによって、メモリ・セルの前記トランジスタがＰＭＯＳトランジスタであり、消去されているメモリ・セルをプログラムすることが可能であることを特徴とする、請求項１４、または請求項２１もしくは２２のいずれか一項に記載のデバイス。
【請求項２４】
前記第１のステップで前記バイアス手段（ＭＰＬ１；ＭＰＬ２）が、前記第１の活性ゾーンの前記コンタクト（ＰＣ１）に対して補償電圧（ＶＺ１）を印加することによって前記浮遊ゲート中に存在する任意の残存正電荷を補償することを特徴とする、請求項２３に記載のデバイス。
【請求項２５】
前記補償電圧（ＶＺ１）が、０ボルト以下で、かつ−５００ｍＶより大きいことを特徴とする、請求項２４に記載のデバイス。
【請求項２６】
メモリ・セルに割り当てられた前記アクセス・トランジスタ（ＴＡＣＳｉ）が、前記接続部（ＰＬ）に対して直角に延び、前記リング状ゲートに関して該接続部と反対側にあるゲート（ＧＲＴＡＣＳｉ）を備え、前記アクセス・トランジスタのソースが、ソース・コンタクト（ＢＬｊ）を備え、前記アクセス・トランジスタのドレインが、前記メモリ・セルの前記浮遊ゲート・トランジスタのソースの一部分を形成し、前記浮遊ゲート・トランジスタのドレインが、前記第２の活性ゾーン（ＲＧ２）に電気的に接続されていることを特徴とする、請求項３および１１に記載のデバイス。
【請求項２７】
前記メモリ・プレーンの任意の１列の前記セルの前記アクセス・トランジスタのすべてのソース・コンタクトが、一緒に接続され（ＢＬ１）、前記メモリ・プレーンの任意の１列の前記セルのすべての前記第１の活性ゾーンが、一緒に接続され（ＶＥＲ１）、前記メモリ・プレーンの任意の１行の前記セルの前記アクセス・トランジスタのゲートが一緒に接続され、対応するゲート・コンタクト（ＷＬｉ）が、行メタライゼーション（ＷＬ１）によって一緒に接続され、前記メモリ・プレーンの任意の１行の前記セルの前記浮遊ゲート・トランジスタのドレインが、一緒に接続されて別の行メタライゼーション（ＷＬＰ１）を形成し、前記デバイスが、プログラミング・モードにおいて少なくとも１つのメモリ・セルを選択し、そのメモリ・セルをファウラ・ノルドハイム・プログラミングによってプログラムすることが可能なバイアス手段（ＭＰＬ３）をさらに含むことを特徴とする、請求項２６に記載のデバイス。
【請求項２８】
前記バイアス手段（ＭＰＬ３）が、前記メモリ・プレーンのうちのセルを選択し、該セルの前記浮遊ゲート・トランジスタのドレインと該セルの前記第１の活性ゾーンとの間に十分な電位差を印加することによって該セルをプログラムすることが可能であることを特徴とする、請求項２７に記載のデバイス。
【請求項２９】
前記バイアス手段（ＭＰＬ３）が、前記メモリ・プレーンをその全体にわたって消去することが可能であることを特徴とする、請求項２７または２８に記載のデバイス。
【請求項３０】
前記バイアス手段（ＭＰＬ３）が、すべての前記セルのすべての前記第１の活性ゾーンに高電圧を印加し、前記セルの他のコンタクトにゼロ電圧を印加することによって、前記メモリ・プレーンをその全体にわたって消去することが可能であることを特徴とする、請求項２９に記載のデバイス。
【請求項３１】
前記バイアス手段（ＭＰＬ３）が、１行の前記セルの前記アクセス・トランジスタをオンにし、他の行の前記セルの前記アクセス・トランジスタをオフにすることによって、前記メモリ・プレーンを行ごとに読み出すことが可能であることを特徴とする、請求項２７から３０のいずれか一項に記載のデバイス。
【請求項３２】
ＥＥＰＲＯＭ型またはフラッシュ型のメモリを形成することを特徴とする、前記請求項のいずれか一項に記載のデバイス。
【請求項３３】
請求項１から３２のいずれか一項に記載のデバイスを含むことを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路に関し、より詳細には１層のゲート材料層を有する電気的に消去可能かつプログラム可能な不揮発性型の半導体メモリ・デバイスに関する。
【背景技術】
【０００２】
かかるメモリ・セルの構造は、当業者にはよく知られている。特許文献１は、ＰＭＯＳ構造についてのメモリ・セルの一例を提供している。より詳細には、かかるセルは、浮遊ゲート・トランジスタと、半導体基板内の注入によって作成される制御ゲートとを備えている。制御ゲートとしての機能を果たすこの埋込み層は、この浮遊ゲートに静電容量的に結合される。この制御ゲートと浮遊ゲート・トランジスタとは、例えば、ＳＴＩ（Shallow Trench Isolation）型の分離ゾーンによって、電気的に分離される。
【０００３】
このトランジスタの浮遊ゲートが作成される、一般に多結晶シリコンからなるこのゲート材料層は、誘電体、例えば二酸化ケイ素によってその活性（active,アクティブ）ゾーンから分離される。
【０００４】
かかるメモリ・セルは、このトランジスタの浮遊ゲート中へと、ＣＨＥ（Channel Hot Electron、チャネル・ホット・エレクトロン）と呼ばれるホット・エレクトロンを注入することによってプログラムされるが、かかるメモリ・セルは、このトランジスタのソース、ドレイン、および基板に高電圧を印加し、制御ゲートにそれよりずっと低い電圧を印加することによって電気的に消去される。これによって、高い逆電界が誘導され、したがって浮遊ゲート中に蓄えられた電子が引き出され、そうすることによってこのトランジスタのゲート酸化膜を通過させることにより、このトランジスタのソース、ドレイン、およびチャネル領域に送り込まれる。
【特許文献１】米国特許第５，７６１，１２１号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、この消去プロセスが、メモリの応用においては一般的にそうであるように周期的に反復されると、この消去プロセスによって、このトランジスタのゲート酸化膜およびこのトランジスタのしきい電圧が、劣化させられることになる。
【０００６】
換言すれば、このトランジスタのゲート酸化膜を介して電子を繰り返し引き出すことにより、最終的にこのトランジスタのエージング（ageing、経年変化）が引き起こされる。
【０００７】
本発明の目的は、この問題に対する解決方法を提供することである。
【０００８】
本発明の一目的は、反復消去サイクル中のトランジスタのエージング現象を回避するメモリ・セル構造を提供することである。
【０００９】
また、本発明の一目的は、このセルを「ホット・キャリア（hot carrier）」プログラミング、または「ファウラ・ノルドハイム（Fowler-Nordheim）」プログラミングによってプログラムできるようにすることである。
【００１０】
さらに、本発明の一目的は、製造プロセスが、従来技術のＣＭＯＳ製造プロセスと完全に互換性があるかかるメモリ・セルを提供することである。
【課題を解決するための手段】
【００１１】
したがって、本発明は、１層のゲート材料層を有し、浮遊ゲート・トランジスタおよび制御ゲートを含む電気的に消去可能でプログラム可能な不揮発性メモリ・セルを含む半導体メモリ・デバイスを提供するものである。
【００１２】
本発明の一般的な特徴によれば、この浮遊ゲート・トランジスタのソース、ドレイン、およびチャネル領域は、制御ゲートを形成する。さらに、このメモリ・セルは、ゲート材料層の第１の部分と、制御ゲートが組み込まれた第２の活性ゾーンから電気的に分離された第１の半導体活性ゾーンとの間に位置する誘電体ゾーンを含んでいる。この場合、この誘電体ゾーンは、このセルの消去中にこの浮遊ゲート中に蓄えられた電荷を前記第１の活性ゾーンに転送するための「トンネル」ゾーンを形成する。
【００１３】
このチャネル領域は、ここで、このトランジスタのゲート下のソース領域とドレイン領域の間に広がる半導体領域のことを意味するものと解釈される。
【００１４】
本発明によれば、したがって、このメモリ・セルの構造は、この構造が浮遊ゲート・トランジスタから独立の制御ゲートをもたないという意味で、従来技術の構造とは完全に異なっている。これは、本発明によれば、制御ゲートが、この浮遊ゲート・トランジスタの一部分であり、より詳細には、この制御ゲートを形成する、このトランジスタのソース領域、ドレイン領域、およびチャネル領域の一部分であるからである。
【００１５】
さらに、このセルの消去中に、これらの電荷は、もはや浮遊ゲート・トランジスタのゲート酸化膜を介して引き出されないが、この制御ゲート、したがってこの浮遊ゲート・トランジスタのソース領域、チャネル領域、およびドレイン領域が組み込まれた活性ゾーンから電気的に分離された活性ゾーンに対向して配置されたゲート酸化膜（誘電体）を介して引き出される。結果として、本発明によれば、このトンネル・ゾーン中の酸化膜の劣化により、このセルのトランジスタがエージングを受けることにはならない。
【００１６】
このトランジスタのソース領域、ドレイン領域、およびチャネル領域が、その制御ゲートを形成し、前記第１の活性ゾーンに対向して配置されたトンネル・ゾーンが、電荷転送ゾーンを構成することは、（このトランジスタのソース領域、ドレイン領域およびチャネル領域が作成される）第２の活性ゾーンと浮遊ゲートとの間の静電容量結合がこのトンネル・ゾーン内の静電容量結合より大きいことに起因している。静電容量結合の違いは、この活性ゾーンに対向するゲート材料の面積と、このメモリ・セルの様々な電極に加えられる異なる電圧とに依存する。所望の効果を得るためにこれらの様々なパラメータをどのようにして調整すべきかが、当業者には理解されよう。
【００１７】
しかし、本発明によるメモリ・セルの利点を得るためには、メモリ・セルの電極に妥当な電圧、すなわちおよそ数ボルトから約１０ボルトの電圧を依然として印加しながら、ゲート材料層と、このメモリ・セルのすべての活性ゾーンの間に全キャパシタンスの３０％以下となるトンネル・ゾーンのキャパシタンスを選択することが有利になる。
【００１８】
本発明の一実施形態によれば、このトランジスタは、リング状ゲートを有し、ゲート材料層は、前記リング状ゲートおよび前記第１の部分に加えて、この第１の部分とこのリング状ゲートの間の接続部分を含んでいる。
【００１９】
（電荷が消去中に転送される）第１の活性ゾーンと（トランジスタが作成される）第２の活性ゾーンの間の電気的な分離については、いくつかの可能性が存在する。
【００２０】
第１の実施形態によれば、第１の活性ゾーンと第２の活性ゾーンは、逆バイアスされることになるＰＮ接合によって、また表面上では分離領域、例えば浅いトレンチ型の分離領域によって互いに電気的に分離される。
【００２１】
この場合、一実施形態によれば、第１の活性ゾーンは、第１のタイプの導電性、例えばＮ型導電性を有する第１の基板領域（例えば、ウェル（well））中に作成される。第２の活性ゾーンは、やはり第１のタイプの導電性を有する第２の基板領域（例えば、ウェル）中に作成される。次いで、第１の基板領域と第２の基板領域が、第１のタイプと異なる第２のタイプの導電性、例えばＰ型導電性を有する第３の基板領域（例えば、別のウェル）によって分離される。この分離領域は、第１の基板領域と第２の基板領域の間に広がり、この場合、この第３の半導体領域中のコンタクト・ゾーン（例えば、Ｐ＋ゾーン）中に現れる開口部を含んでいる。
【００２２】
変形形態として、この第１の活性ゾーンおよび第２の活性ゾーンは、逆バイアスすることを意図したＰＮ接合によって単に電気的に互いに分離することもできる。
【００２３】
かかる実施形態によって、より良いデータ保持を得ることができるようになる。これは、良好なデータ保持特性を得るためには、６０Åを超える誘電体膜厚を選択する必要があることが観察されているからである。しかし、ゲート誘電膜の薄膜化が、例えば、浅いトレンチ型のこの分離ゾーンとゲート材料との境界面で生じることが観察されている。これによって、劣ったデータ保持特性がもたらされる。したがって、このゲート材料によるこの分離領域とのオーバーラップが生じないようにした実施形態では、この問題が解決される。
【００２４】
より詳細には、一実施形態によれば、ゲート材料層は、この分離領域と重複することなく、３つまたは４つの前述の基板領域上に全体に延びている。
【００２５】
どの実施形態においても、第１の基板領域は、表面上に第１のタイプの導電性を有するコンタクト・ゾーン、例えばＮウェル中のＮ＋型コンタクト・ゾーンを含んでいる。
【００２６】
このような状況では、消去を容易にするために、第１の活性ゾーンの表面上に前述のコンタクトに追加して、第２のタイプの導電性、例えばＰ＋型導電性を有し、前記トンネル・ゾーンの周囲に延びる表面ゾーンを提供することが有利となることもある。もちろん、この表面ゾーンは、例えばシリサイド化によってコンタクト・ゾーンに電気的に接続されている。
【００２７】
したがって、そのソース領域とドレイン領域が短絡されているトランジスタ、例えばＰＭＯＳトランジスタは、このゲート材料の第１の部分を用いて作成されることになる。これによって、このゲート材料の第１の部分の下に配置された活性ゾーンの部分が、非常に良く導通可能になることになる。
【００２８】
このコンタクトを局所的に限定せずに、表面上で、第１のタイプの導電性、例えばＮ＋型導電性を有するどのような高濃度ドープ・ゾーンを作成することも可能なはずである。そうすることによって、おそらく周辺消去（perimetric erasure）がもたらされるはずである。
【００２９】
本発明の一実施形態によれば、このデバイスは、さらにメモリ・セルのプログラミング状態、メモリ・セルの読出し状態、およびメモリ・セルの消去状態を有するバイアス手段を含んでいる。
【００３０】
この消去状態においては、このバイアス手段は、このトランジスタのソース領域、ドレイン領域、および基板領域に印加される電圧よりもずっと高い電圧を第１の活性ゾーンに印加することによってファウラ・ノルドハイム型の消去を引き起こす。
【００３１】
この点については、この消去状態において、このバイアス手段が、このトランジスタのソース領域、ドレイン領域、および基板領域に等しい電圧を印加することが好ましい。
【００３２】
プログラミング状態においては、このバイアス手段は、このトランジスタ内でホット・キャリア・プログラミングを引き起こすことができる。
【００３３】
バイアス手段はまた、第１の活性ゾーンに印加される電圧よりもずっと高く、好ましくは等しい電圧をこのトランジスタのソース領域、ドレイン領域、および基板領域に印加することによってファウラ・ノルドハイム・プログラミングを引き起こすこともできる。
【００３４】
さらに、読出し状態においては、絶対値で１ボルトまでに制限されたドレイン／ソース間の電位差を選択することが有利になるはずである。これによって、メモリ・セルの非常に低速の再プログラミング、あるいは未使用のメモリ・セルの意図せぬ寄生プログラミングが防止される。
【００３５】
この浮遊ゲート・トランジスタは、ＰＭＯＳトランジスタであることが好ましい。しかし、本発明は、ＮＭＯＳトランジスタにも適用される。
【００３６】
このデバイスは、いくつかのメモリ・セルから構成されるメモリ・プレーンを含むことができる。
【００３７】
したがって、このデバイスは、ＥＥＰＲＯＭ型またはフラッシュ型のメモリを形成することができる。
【００３８】
本発明の主題はまた、以上で定義されるデバイスを含む集積回路でもある。
【００３９】
本発明のさらなる利点および特徴は、非限定的な実施形態の詳細な説明および添付図面を考察すれば明らかになろう。
【発明を実施するための最良の形態】
【００４０】
以下において、図１ａ（あるいは、図２ａおよび図３ａ）および図１ｂ（あるいは、図２ｂおよび図３ｂ）は、図１（あるいは、図２および図３）のそれぞれ、線Ａ−Ａおよび線Ｂ−Ｂに沿った断面図である。
【００４１】
図１ａおよび図１ｂにおいて、参照符号ＳＢは、集積回路の例えばＰ−ドープされたシリコンからなる半導体基板を示している。
【００４２】
この基板ＳＢは、Ｎドープされた半導体ウェルから形成される第１の基板領域ＲＧ１と別のＮドープされた半導体ウェルから形成される第２の基板領域ＲＧ２とを備える。これらの２つのウェルＲＧ１、ＲＧ２は、Ｐドープされたウェルから形成される第３の半導体領域ＲＧ３によって分離される。
【００４３】
このウェルＲＧ３は、２つのウェルＲＧ１とＲＧ２との間の深さ方向の電気的相互分離を提供する。この電気的分離は、実際には逆バイアスされることになるＰＮ接合によってもたらされる。
【００４４】
表面では、２つのウェルＲＧ１とＲＧ２との間の電気的相互分離は、分離領域ＳＴＩによってもたらされる。
【００４５】
この分離領域ＳＴＩは、このウェルＲＧ３の表面に位置するＰ＋ドープされたコンタクト・ゾーンＰＳＢに開けられた開口部を含んでいる。このコンタクトＰＳＢは、ウェルＲＧ３と、さらにその下にある基板ＳＢとをバイアスするのに使用されることになる。
【００４６】
ウェルＲＧ１は、第１の活性ゾーンを形成するが、ウェルＲＧ２は、第２の活性ゾーンを形成する。
【００４７】
これら２つの活性ゾーンの上にはゲート材料層、例えば多結晶シリコンが設けられ、これは、２つの活性ゾーンの表面上にゲート酸化膜ＯＸ、例えば二酸化ケイ素を介して置かれる。
【００４８】
全体が浮遊ゲートを形成するこのゲート材料層は、第１の活性ゾーンＲＧ１の垂直上方向にある第１の部分Ｐ１を含んでいる。
【００４９】
ゲート材料層はまた、第２の活性ゾーンＲＧ２上に位置するリング状部分ＦＧも含んでいる。このゲート材料のリング状部分は、読出しトランジスタまたは電荷蓄積トランジスタとも呼ばれるＰＭＯＳトランジスタのゲートＦＧを定義しており、Ｐ＋型の注入領域から形成されるこのトランジスタのソースＳは、リング状ゲートの外側のウェルＲＧ２内に位置し、やはりＰ＋型の注入領域から形成されるこのトランジスタのドレインＤは、このゲートＦＧを形成するこのリングの内側のウェルＲＧ２内部に位置する。
【００５０】
このゲート材料層は、このリング状部分ＦＧを第１の部分Ｐ１に接続する接続部分ＰＬも含んでいる。
【００５１】
この第１の部分Ｐ１の形状は、以下に詳細に説明する理由からトンネル・ゾーンＺＴＮとも呼ばれる、この第１の部分Ｐ１の下に配置される酸化膜ゾーンＯＸのキャパシタンスが、このメモリ・セルのゲート材料層とすべての活性ゾーンの間の合計キャパシタンス、すなわちメモリ・セルのゲート材料と各活性ゾーンの間に形成される各キャパシタンスの総和の３０％以下になるように選択されている。
【００５２】
このようにして、このゲートＦＧと静電容量的に結合されるソース領域、ドレイン領域、およびチャネル領域は、このメモリ・セルでは制御ゲートを形成することになり、一方、トンネル・ゾーンＺＴＮは、このメモリ・セルの消去中に、この浮遊ゲート中に蓄えられた電荷を引き出し、それらを第１の活性ゾーンＲＧ１へと転送するための電荷転送ゾーンを形成することになる。
【００５３】
制御ゲートに関しては、これは、もちろんリング状ゲートＦＧとの静電容量結合に主に寄与するチャネル・ゾーンとなる。そのような状況では、ソース領域およびドレイン領域が、拡散によってリング状ゲートＦＧの下にも延びていることが、当業者には理解されよう。したがって、ソース領域およびドレイン領域もまた、実際にこの静電容量結合に寄与する。
【００５４】
第１の活性ゾーンＲＧ１を適切にバイアスし、コンタクトを作成するために、このゾーンは、参照符号ＰＣ１をもつＮ＋注入されたゾーンを含んでいる。
【００５５】
さらに、この実施形態においては、トンネル・ゾーンＺＴＮの周囲に延びるＰ＋ドープされた表面ゾーンＺＳも提供されている。
【００５６】
このゲート材料層の第１の部分Ｐ１で形成されているものが、短絡されたＰＭＯＳトランジスタであること、すなわち、このＰ＋ドープされたソース領域およびドレイン領域が、電気的に一緒に接続されていることに、当業者なら留意したであろう。
【００５７】
この表面ゾーンＺＳは、例えば表面のシリサイド化によってコンタクト・ゾーンＰＣＩに電気的に接続される。
【００５８】
第２の活性ゾーンＲＧ２に関しては、これにもまた、このウェルＲＧ２のコンタクトを取りバイアスするために、したがってこの読出しトランジスタの基板をバイアスするために参照符号ＢＫをもつＮ＋注入されたゾーンが設けられる。
【００５９】
かかるメモリ・セルを製造するためのプロセスは、まず、Ｐ−型基板ＳＢ中の横方向分離領域ＳＴＩの、それ自体が知られている方法による製造を含んでいる。
【００６０】
次いで、このプロセスは、それ自体知られているようにして、ウェルＲＧ１、ＲＧ２、ＲＧ３の注入を用いて継続される。
【００６１】
酸化膜層ＯＸが、このようにして得られた構造の表面上に作成されたのち、次いでゲート材料層、例えば多結晶シリコン層が堆積され、これをエッチングしてこのリング状ゲート層ＦＧ、接続部ＰＬ、および第１の部分Ｐ１が形成される。次に、様々なＰ＋注入された領域、Ｎ＋注入された領域が作成され、次いで、このゲート材料層が、特にハード・マスクとしての役割を果たすことになる。
【００６２】
次いで、従来のシリサイド化操作が、ソース領域、ドレイン領域およびコンタクト領域ＰＣ１、ＢＫ上、ならびに表面ゾーンＺＳ上で実施される。
【００６３】
次いで、この製造プロセスは、ソース領域およびドレイン領域上、領域ＢＫ上、ならびにコンタクトＰＣ１上の従来のコンタクト作成で完了される。
【００６４】
本発明によるメモリ・セルの動作を、より詳細には図４を参照して次に説明する。
【００６５】
これに関して、本発明によるメモリ・デバイスは、バイアス手段ＭＰＬ、例えば、制御ロジックに関連づけられた電圧源を含んでおり、これらのバイアス手段は、メモリ・セルのプログラミング状態、メモリ・セルの読出し状態、およびメモリ・セルの消去状態を有している。
【００６６】
これらの各状態において、手段ＭＰＬは、このトランジスタのソースＳ、ドレインＤ、および基板ＢＫに対して電圧ＶＳ、ＶＤ、およびＶＢＫを出力する。バイアス手段はまた、コンタクト・ゾーンＰＳＢに印加されるＶＰＳＢを用いて基板ＲＧ３をバイアスし、このコンタクト・ゾーンＰＣＩに印加される電圧ＶＺ１を用いて第１の活性ゾーンＲＧ１をバイアスする。
【００６７】
このメモリ・セルを電気的にプログラムする別の可能性は、「ホット・エレクトロン（hot electron）」プログラミングと呼ばれるものを採用することにある。より詳細には、このメモリ・セルを電気的にプログラムしたいと思うときに、すなわち、この浮遊ゲート中に電荷を蓄積したいと思うときに、例えば、５ボルトの電圧をこのトランジスタのソースに供給し、０ボルトの電圧をドレインに印加する。
【００６８】
このトランジスタの基板も、５ボルトにバイアスされ、実際には０ボルトと５ボルトの間で変化する電圧、例えば、５ボルトがこの第１の活性ゾーンのコンタクトＰＣ１に印加される。この基板（コンタクトＰＳＢ）にも、０ボルトが印加される。次いで、このトランジスタは、（もし、このトランジスタを導通させ始めるために十分なゲート／ソース間電圧が存在するならば）オン状態になり、それによって、このトランジスタは、飽和させられ、ソースからくる正孔電流が生成される。これらの正孔は、結晶格子と衝突し、ホット・ホールとホット・エレクトロンを形成する。このホット・エレクトロンは、このソースに印加された電位に比べて少しだけ電位が降下した浮遊ゲートに引き付けられる。
【００６９】
本発明による、メモリ・セルをプログラムする別の可能な方法は、ファウラ・ノルドハイム・プログラミングを実行することであり、すなわち、高電界を印加してこのエネルギー障壁を低下させ、これらの電子が浮遊ゲートに向かって流れることができるようにすることである。
【００７０】
より詳細にはこの場合、等しい電圧が、例えばこのトランジスタのソース、ドレイン、および基板に印加され、その電圧値は、比較的高く、例えば８ボルトと１１ボルトの間、典型的には１１ボルトとする。同時に、ウェルＲＧ３を依然として０ボルトにバイアスしたまま、０ボルトの電圧が、この第１の活性ゾーンのコンタクトＰＣ１に印加される。
【００７１】
このようにして、第１の活性ゾーンを０ボルトにしたまま、この浮遊ゲートを、ほぼ１０ボルトの電位に上げる。したがって、これによって強い電界が生成され、この電界が、このトンネル・ゾーンＺＴＮの酸化膜を介して第１の活性ゾーンＲＧ１からこの浮遊ゲートへと電子を引き付ける。
【００７２】
したがって、本発明によるメモリ・セルは、ホット・エレクトロン・プログラミングまたはファウラ・ノルドハイム・プログラミングという２つの異なる方法でプログラムすることができるという利点を有する。したがって、考えている用途に応じてプログラミングのタイプを選択することができることになる。
【００７３】
ホット・エレクトロン・プログラミングは、電流消費の少ないファウラ・ノルドハイム・プログラミングに比べて高速ではあるが、電流消費がより大きい。したがって、移動電話用途では、ファウラ・ノルドハイム・プログラミングを選択することが好ましい。
【００７４】
読出し状態では、ドレイン／ソース間の電位差を意図的に−１ボルトに制限して、メモリ・セルの非常に低速な再プログラミングが起こらないように回避する。したがって、例えばソースへの３．３ボルトの電圧、およびドレインへの２．３ボルトの電圧が選択されることになる。基板ＢＫは、３．３ボルトにバイアスされることになり、制御ゲート（ソースおよびドレインは）０ボルトと３．３ボルトの間で変化する電圧でバイアスすることができる。
【００７５】
したがって、プログラミング中にこのメモリ・セルに０がプログラムされる場合、すなわち、実際にはプログラミングが実行されなかった場合には、このトランジスタは、読出し時にはオフになる。
【００７６】
他方、このプログラミング状態中に、「１」（例えば）がメモリ・セルにプログラムされる場合、すなわち、電荷が浮遊ゲート中に蓄えられている場合には、このトランジスタは、読出し中に導通することになる。したがって、読出し状態において電流が流れるか否かを検出することにより、このセル中に書き込まれている、またはプログラムされている論理値を判定することが可能である。
【００７７】
メモリ・セルを消去するためには、このトランジスタのソース領域、ドレイン領域、および基板領域に印加される電圧よりもずっと高い電圧が、第１の活性ゾーンに印加される。
【００７８】
１つの指標としては、０ボルトが、このトランジスタのソース、基板、およびドレインに印加され、例えば１１ボルトの電圧がコンタクトＰＣ１に印加され、この基板ＲＧ３は、依然として０ボルトにバイアスされたままである。したがって、このファウラ・ノルドハイム型消去では、プログラミングの場合とは逆の非常に高電界の印加がもたらされ、その結果、浮遊ゲート中に蓄えられた電荷が、トンネルＺＴＮを介して活性ゾーンＲＧ１に向かって引き出され、コンタクトＰＣ１に至るようになる。
【００７９】
したがって、最も高い結合のゾーンに対応する、このメモリ・セルのトランジスタの酸化膜の劣化はない。
【００８０】
ある種の場合、例えば消去時間があまりにも長すぎるときには、メモリ・セルの消去が、このセルの過剰な消去状態をもたらすことがある。
【００８１】
このセルのトランジスタが、ＰＭＯＳトランジスタであるとき、この過剰消去状態は、このトランジスタの浮遊ゲート中の正電荷の存在によって、明らかにすることができる。この状態を、図９に電圧しきい値ＶＴの観点から示している。
【００８２】
この図で、曲線ＶＴ１は、製造出力セルのＰＭＯＳトランジスタのしきい電圧に対応する。一般に、このしきい電圧は、約−０．６ボルトである。
【００８３】
セルが、ホット・エレクトロンによってプログラムされると、電子がこの浮遊ゲート中に蓄積され、これがこのしきい電圧を正の値に向かって、例えば、約１．４ボルトの値（曲線ＶＴ４）へとシフトさせる。このしきい電圧シフトは、この場合には約２ボルトである。
【００８４】
このプログラムされたセルを消去する目的は、このトランジスタのしきい電圧をその初期値（曲線ＶＴ１）に実質的に戻すことである。
【００８５】
しかし、過剰消去の場合には、これは、負の値（例えば、曲線ＶＴ２）に向かってのこのしきい電圧のシフトによって明らかになる。この場合、たとえ不可能でないにしても、このセルを再プログラムすることがきわめて難しいことが判明することもある。これは、このトランジスタのしきい電圧の絶対値がゲート−ソース間の電位差の絶対値以上にとどまる場合には、このセルのトランジスタを導通させることができず、したがってホット・エレクトロンの生成ができないからである。
【００８６】
この欠点に対処するためには、このバイアス手段ＭＰＬは、トランジスタがＰＭＯＳトランジスタであるメモリ・セルに、このトランジスタのホット・エレクトロン・プログラミングを２つの連続したステップで実行して、まずこの浮遊ゲート中に存在する残存正電荷があればそれを補償し、次いで最適のプログラミングを実施することによって、消去が行われたメモリ・セルをプログラムすることになる（図１０）。
【００８７】
より詳細には、この第１のステップで、バイアス手段ＭＰＬは、第１の活性ゾーンのコンタクトＰＣ１に補償電圧ＶＺ１を印加することによって、この浮遊ゲート中に存在する残存正電荷があればそれについての補償を行う。
【００８８】
この電圧ＶＺ１は、例えば、０ボルトに等しいが、例えば約−５００ｍＶより大きい負の値にすることもできる。しかし、負のあまりにも大きな補償電圧を印加してウェルＲＧ１とウェルＲＧ３によって形成されるＰＮダイオードに順方向の導通がもたらされないようにすることが必要である。
【００８９】
例えば５００マイクロ秒の間この補償電圧を印加することにより、しきい電圧の負方向のシフトについて補償することができるだけでなく、ホット・エレクトロン・プログラミングを開始することもできる。したがって、この第１のステップの終わりには、このしきい電圧は、この初期電圧に対して相対的に右側にシフトさせられる（曲線ＶＴ１に対して相対的に右側にシフトした曲線ＶＴ３）。
【００９０】
次いで、最適なプログラミングが、例えば１００マイクロ秒の間、５ボルトのコンタクトＰＣ１に対する電圧ＶＺ１を印加することによって実行される。次いで、しきい電圧は、この場合も右側にシフトさせられる（曲線ＶＴ４）。
【００９１】
したがって、本発明のこの変形形態では、通常消去の場合に使用されるコンタクトＰＣ１を使用した２ステップのプログラミングを使用することによって、過剰消去に関連する欠点を未然に防ぐことができることに留意されたい。
【００９２】
本発明は、これまで説明してきた実施形態に限定されることなく、その代わりにすべての変形形態を包含している。
【００９３】
したがって、図２、図２ａ、および図２ｂに示すように、この第１の活性ゾーンのＮ＋ドープされたコンタクトＰＣ１は、このゲート材料の第１の部分Ｐ１の下はもちろん除外して、この第１の活性ゾーンの全表面にわたって延びることができる。
【００９４】
この場合、このゲート材料の接続部分ＰＬには注入が行われないので、次いでこのゲート材料中に形成されるものは、ＰＩＮダイオード、すなわち真性ゲート材料領域によって分離されたＰ＋領域とＮ＋領域から形成されるダイオードである。しかし、消去中に、このダイオードは逆バイアスされ、消去効率を幾分抑制することもある。これが、一部の用途において、図１、図１ａ、および図１ｂに示す実施形態を使用することが好ましいことになる理由である。
【００９５】
別の実施形態では、コンタクトＰＣ１は、局所化されたままで、残りがＮドープされた活性ゾーンＲＧ１となっていることもある。
【００９６】
考えられる別の実施形態は、図３、図３ａ、および図３ｂに示す実施形態である。これらの図には、第１の活性ゾーンと第２の活性ゾーンの間の表面上に分離ゾーンＳＴＩが存在していないことが分かる。この場合には、分離は、単に逆バイアスされたＰＮ接合によってのみ実現される。
【００９７】
これらの図に示す例では、第１の活性ゾーンは、Ｎ＋型の注入された表面ゾーンである。しかし、このＮ＋コンタクトを局所化し、図１に示すものと同様の表面ゾーン・タイプのＰ＋注入を行うこともできる。
【００９８】
このゲート材料層が、横方向の分離領域とオーバーラップすることなくメモリ・セルの活性ゾーン上全体に延びたこの実施形態では、より良好なデータ保持特性が可能になる。これは、分離ゾーンとゲート材料の間の境界面における酸化膜薄膜化の現象がそれによって回避されるからである。
【００９９】
しかし、この実施形態においては、シリサイド化ステップ中に適切なマスクを使用して浮遊ゲートまたはこのＰＮ表面機能をシリサイド化しないようにし、それによって金属短絡回路が作成されないようにすることが必要となる。さらに、浮遊ゲートをシリサイド化しないことによって、より良好なデータ保持特性が可能になる。
【０１００】
もちろん、図２および図３に示したようなメモリ・セルのプログラミング、読出し、および消去は、図１を参照して説明したものと同様である。
【０１０１】
最後に、ちょうど説明したばかりの電気的に消去可能でプログラム可能な不揮発性メモリ・セルでは、ＰＭＯＳトランジスタが使用されているが、ＮＭＯＳトランジスタに基づいた構成も考えられる。
【０１０２】
さらに、いくつかのメモリ・セルを設けてビットごとに消去可能とすることができるメモリ・プレーンを形成することができ、ＥＥＲＯＭ型のメモリを形成することができ、またバンクごとまたはページごとに消去可能なフラッシュ型のメモリを形成することもできるが、ただしその場合には、アクセス・トランジスタを各メモリ・セルに関連づけてメモリ・セルを選択できるようにすることが必要になる。
【０１０３】
これに関しては、図５に示すセルの一実施形態を使用して図６に示すようなメモリ・プレーンを作成することができ、高いセル・プログラミング電流とビット線間の良好な分離を伴う小さなサイズのアーキテクチャを提供することができる。
【０１０４】
これは、本発明に従って、特に特定の形状を有するアクセス・トランジスタの使用によって得られ、この特定の形状により、隣接セルのアクセス・トランジスタが寄与するようになっている。
【０１０５】
より詳細には、図５は、メモリ・セルＣＥＬｉを示し、これは、ここではこの前記メモリ・セル（図６）と同じ列ＣＬｊに配置される２つの隣接メモリ・セルＣＥＬｉ−１およびＣＥＬｉ＋１の側面に位置すると想定されており、参照符号ＴＡＣＳｉをもつアクセス・トランジスタを含んでいる。
【０１０６】
このメモリ・セルＣＥＬｉに割り当てられたこのアクセス・トランジスタＴＡＣＳｉは、このメモリ・セルの浮遊ゲートＦＧトランジスタを部分的に取り囲んでいる。
【０１０７】
より正確には、このアクセス・トランジスタＴＡＣＳｉは、３つの要素アクセス・トランジスタに分割することができる。
【０１０８】
したがって、第１の要素アクセス・トランジスタＴＡＣＳＥＬ１ｉは、特にメモリ・セルＣＥＬｉに関連している。
【０１０９】
他方、第２の要素アクセス・トランジスタＴＡＣＳＥＬ２ｉと第３の要素アクセス・トランジスタＴＡＣＳＥＬ３ｉは、それぞれ２つのアクセス・トランジスタＴＡＣＳｉ−１とＴＡＣＳｉ＋１に共通になっており、これらは、それぞれ２つの隣接メモリ・セルＣＥＬｉ−１とＣＥＬｉ＋１に割り当てられる。
【０１１０】
このアクセス・トランジスタＴＡＣＳｉのソースは、第１の要素アクセス・トランジスタＴＡＣＳＥＬ１ｉのソースを形成している。
【０１１１】
さらに、第１の要素アクセス・トランジスタＴＡＣＳＥＬ１ｉのドレインは、このメモリ・セルの浮遊ゲート・トランジスタＦＧのソースＳの一部分を形成している。
【０１１２】
次に図５に示すセルから形成されたメモリ・プレーンを示している図６をより詳細に参照すると、各メモリ・セル列、例えば列ＣＬｊは、列方向に沿って延び、セルのすべての浮遊ゲート・トランジスタＦＧに面する主要部分ＰＭＴＬを有するゲート材料層ＭＴＬｊを含んでいることが分かる。
【０１１３】
このアクセス・トランジスタＴＡＣＳｉの第１の要素トランジスタＴＡＣＳＥＬ１ｉのゲートＧＲＥＬ１ｉは、この場合、このセルＣＥＬｉの浮遊ゲート・トランジスタＦＧに対向して配置されたゲート材料層ＭＴＬｊの前記主要部分のうちのゲート部分を含んでいる。
【０１１４】
さらに、このゲート材料層ＭＴＬｊは、各メモリ・セルに、例えばメモリ・セルＣＥＬｉに、主要部分ＰＭＴＬｊに接続され、この浮遊ゲート・トランジスタの一方の側上へとこの主要部分に対してほぼ直角に延びる第２の要素部分Ｅ２ＭＴＬｊを含んでいる。
【０１１５】
この第２の要素部分Ｅ２ＭＴＬｊは、この場合には、第２の要素トランジスタＴＡＣＳＥＬ２ｉのゲートＧＲＥＬ２ｉの一部分を形成する。
【０１１６】
このゲート材料層ＭＴＬｊはまた、第３の要素部分Ｅ３ＭＴＬｊを含み、これはまた、主要部分ＰＭＴＬｊに接続され、このセルＣＥＬｉの浮遊ゲート・トランジスタの他方の側上へこの主要部分に対してほぼ直角に延びている。
【０１１７】
この第３の要素部分Ｅ３ＭＴＬｊは、この第３の要素トランジスタＴＡＣＳＥＬ３ｉのゲートＧＲＥＬ３ｉの一部分を形成する。
【０１１８】
図６はまた、メモリ・セルに関連する第２の要素部分Ｅ２ＭＴＬｊが、２つの隣接メモリ・セルのうちの一方に関連する第３の要素部分を形成し、それと同時に、このメモリ・セルＣＥＬｉに関連する第３の要素部分Ｅ３ＭＴＬｊが、これら隣接メモリ・セルのうちの他方に関連する第２の要素部分を形成することも示している。
【０１１９】
各アクセス・トランジスタＴＡＣＳｉのソースは、同じメタライゼーションの手段によってすべて一緒に接続された複数のコンタクトＳＬＣを含んでいる。
【０１２０】
アクセス・トランジスタがオンであるとき、このアクセス・トランジスタの電流をさらに増大させるために、他の各コンタクトＳＬＣは、他の２つの要素アクセス・トランジスタのゲートＧＲＥＬ２ｉおよびＧＲＥＬ３ｉの端部近くの外側に配置される。
【０１２１】
さらに、任意の１ラインのメモリ・セルのドレイン・コンタクトＢＬＣは、一緒に接続され、その結果ビット線を形成する。
【０１２２】
各列のゲート材料層ＭＴＬｊはまた、ゲート・バイアス電圧によってバイアスすることが意図されており、この層ＭＴＬｊに対してゲート・バイアス電圧をかけるためのメタライゼーションは、列メタライゼーション（行線）を形成する。
【０１２３】
したがってここでは、メモリ・セルの浮遊ゲート・トランジスタのソースＳ上には特別なコンタクトがないことを指摘しておくべきである。したがって、このソースは、フローティングしている。
【０１２４】
次に、このメモリ・プレーンの動作について、さらに図７および図８を参照してより詳細に説明する。
【０１２５】
一般に、本発明によるメモリ・デバイスは、プログラミング・モードおよび読出しモードにおいて少なくとも１つのメモリ・セルを選択することが可能で、メモリ・プレーンをセル・ブロックごとに、ここで述べるこの場合には２列ごとに同時に消去することが可能なバイアス手段ＭＰＬ２を含んでいる。
【０１２６】
これは、図６から分かるように、２つの隣接する列ＣＬｊおよびＣＬｊ＋１のメモリ・セルのすべてのコンタクトＰＣ１が、同じメタライゼーションＭＴＬ２によって一緒に接続されているからである。
【０１２７】
他方、プログラミング・モードまたは読出しモードにおいては、必要なら、ビット線のバイアスと列メタライゼーション（行線）のバイアスを変化させることによって、一時に１つのセルだけしか選択しないようにすることが可能になる。
【０１２８】
図６に示すアーキテクチャから、これらのバイアス手段が、その結果、それぞれ同じ列のメモリ・セルに割り当てられたアクセス・トランジスタの各ソースＳＬＣに同じソース・バイアス電圧を印加することができるようになることが明らかである。
【０１２９】
さらに、これらのバイアス手段ＭＰＬ２は、それぞれ任意の１列のメモリ・セルに割り当てられたアクセス・トランジスタの各ゲートに同じゲート・バイアス電圧を印加することができる。
【０１３０】
最後に、以上で指摘したように、これらのバイアス手段は、少なくとも任意の１列、この場合には特に隣接する２列のメモリ・セルの第１の各活性ゾーンＲＧ１に同じ消去電圧を印加することができる。
【０１３１】
図１から図３に示す実施形態の場合に説明したものと同様にして、バイアス手段ＭＰＬ２は、メモリ・セルをプログラムすることができるプログラミング状態を有している。これらのバイアス手段は、メモリ・セルを読み出すことができる読出し状態も有する。さらに、これらのバイアス手段は、メモリ・セルの少なくとも１列を消去することができる消去状態も有する。
【０１３２】
これらの各状態において、これらのバイアス手段は、これらのアクセス・トランジスタのソースおよびゲートに、これらのセルの浮遊ゲート・トランジスタのドレインおよび基板に、また第１の活性ゾーンＲＧ１に対して所定の電圧を印加することができる。
【０１３３】
次に、行ｉおよび列ｊ（図７）に所属するセルＣＥＬｉｊにアクセスしたい場合について考察する。
【０１３４】
一般に、読出しモードまたはプログラミング・モードにおいてメモリ・セルにアクセスするためには、バイアス手段ＭＰＬ２は、対象となるメモリ・セルと同じ列に属するメモリ・セルのアクセス・トランジスタを導通させる。
【０１３５】
さらに、これらのバイアス手段は、この同じ列の、対象となるメモリ・セルと異なる各メモリ・セルのアクセス・トランジスタのソースおよび浮遊ゲート・トランジスタのドレインに同じ電圧を印加し、その結果、この列における他のメモリ・セルは、影響を受けない。
【０１３６】
最後に、バイアス手段ＭＰＬ２は、対象となるメモリ・セルの列以外の列に属するメモリ・セルのアクセス・トランジスタをオフにすることができる。
【０１３７】
一例として、図７に示すように、セルＣＥＬｉｊをプログラムするために、バイアス手段ＭＰＬ２は、例えば、列ＣＬｊのゲート材料層ＭＴＬｊに電圧ＶＭＴＬ＝１．７ボルトを印加する。
【０１３８】
さらに、これらのバイアス手段は、例えば、すべてのソース・コンタクトＳＬＣに対して５ボルトに等しい電圧ＶＬＣを印加する。したがって、列ＣＬｊのすべてのセルのすべてのアクセス・トランジスタのゲート／ソース間の電位差は、−３．３ボルトに等しくなり、この結果、これらすべてのアクセス・トランジスタがオンになる。
【０１３９】
次いで、バイアス手段ＭＰＬ２は、コンタクトＢＬＣ（ビット線）に０ボルトに等しい電圧ＶＢＬを印加し、それぞれ５ボルト、０ボルト、および５ボルトに等しい電圧ＶＢＫ、ＶＰＳＢ、およびＶＺ１をそれぞれコンタクトＢＫ、ＰＳＢ、およびＰＣ１に対して印加する。
【０１４０】
次いで、このセルをホット・エレクトロンによってプログラムする。
【０１４１】
これに関しては、ここで、本発明は、ゲート材料層ＭＴＬｊが等電位を生成するので、すべてのアクセス・トランジスタ、すなわちすべての要素アクセス・トランジスタがオンになり、対象となるセルにプログラミング電流を与えるのに寄与するという意味で注目に値することに留意されたい。もちろん、主要な寄与は、このセルのこのアクセス・トランジスタによってもたらされ、あるアクセス・トランジスタが、アクセスが行われるメモリ・セルから遠く離れれば離れるほど、そのアクセス・トランジスタの寄与は小さくなる。
【０１４２】
もちろん、この列の１つのセルだけにアクセスすることが望ましく、この列のセルのすべてのアクセス・トランジスタがオンになっているので、この場合にはこれらのメモリ・セルのコンタクトＢＬＣおよびＳＬＣに同じ電圧を印加して同じ列の他のセルＣＥＬｍｊ（ｍはｉと異なる）に影響を与えないようにすることが必要である。換言すれば、現行の場合では、電圧ＶＳＬＣが５ボルトに固定されているので、５ボルトの電圧が、この列の他のセルのドレイン（ビット線）に印加されることになる。
【０１４３】
セルＣＥＬｍｎ（ｎはｊと異なる）、すなわちアクセスが行われるセルを含む列以外の列に属するセルに関しては、バイアス手段ＭＰＬ２は、このアクセス・トランジスタＭＴＬｎのゲートに対して、電圧ＶＳＬＣに等しい電圧ＶＭＴＬを印加する。したがって、このゲート／ソース間の電位差がゼロになるので、これら他の列のセルのすべてのアクセス・トランジスタは、オフになる。
【０１４４】
ここで、２つの隣接するビット線間に非常に良好な分離が実現されることに留意されたい。
【０１４５】
次に読出しモードにおいてセルＣＥＬｉｊにアクセスしたいと思う場合には、バイアス手段ＭＰＬ２は、０ボルトに等しい電圧をこのアクセス・トランジスタのゲートに、３．３ボルトに等しい電圧をこのアクセス・トランジスタのソースに印加して、この列のこれらのセルのアクセス・トランジスタをオンにする。
【０１４６】
この読出し状態においては、この浮遊ゲート・トランジスタのドレイン／ソース間の電位差を意図的に−１ボルトに制限してこのメモリ・セルの非常に低速の再プログラミングを回避する。この場合には、２．３ボルトのドレイン電圧を選択することになる。基板ＢＫを、３．３ボルトでバイアスすることになる。さらに、例えば、コンタクトＰＳＢをアースし、３．３ボルトをコンタクトＰＣ１に印加することになる。
【０１４７】
２つの隣接列のセルの消去はファウラ・ノルドハイム型である。より詳細には、この消去状態において、これらのバイアス手段は、これらのアクセス・トランジスタのソース領域とこれらの浮遊ゲート・トランジスタのドレイン領域および基板領域に印加される電圧よりもずっと高い電圧を第１の活性ゾーンＲＧ１に対して印加することによってファウラ・ノルドハイム型消去を引き起こす。
【０１４８】
したがって、１つの指標として、図８に示すように、バイアス手段ＭＰＬ２は、すべての他のコンタクトを接地したまま、コンタクトＰＣ１に１１ボルトの電圧ＶＺ１を印加することができる。
【０１４９】
ここで、このメモリ・セルの浮遊ゲート・トランジスタのソースは、それ自体フローティングしており、第１の活性ゾーンＲＧ１を介したファウラ・ノルドハイム型消去と矛盾しないことに留意されたい。これは、このトランジスタのフローティングしたソースがこのメモリ・ロケーションそれ自体によって接地されるからである。
【０１５０】
もちろん、図５および図６に示す変形形態では、図１、図２、および図３に示すタイプの分離を使用して、このメモリ・ロケーションの様々な活性領域ＲＧ１、ＲＧ２、およびＲＧ３を相互に分離することになる。
【０１５１】
さらに、図１、図２、図３、図９、および図１０を参照して説明しているように、これらのセルの２ステップのホット・エレクトロン・プログラミングを、図６のメモリ・プレーンに対しても適用することができる。より詳細には、図１１に示すように、バイアス手段ＭＰＬ２は、この場合、セルＣＥＬｉｊをプログラムするために、メタライゼーションＭＴＬＰＣｉ，ｊ＋１（図６）を介してコンタクトＰＣ１に対して最初にゼロ電圧ＶＺ１を、また５ボルトの最適電圧ＶＺ１を印加することになる。
【０１５２】
このプログラミング・フェーズではあまり消費を必要とせず、それによって例えば移動電話用途で特に有利となるメモリ・プレーンの製造を可能にする、本発明によるメモリ・セルの第５の実施形態について、より詳細には図１２以下を参照して次に説明することにする。
【０１５３】
図１２において、メモリ・セルＣＥＬｉｊに割り当てられたアクセス・トランジスタＴＡＣＳｉは、前記接続部分ＰＬに対して直角方向に延び、このリング状ゲートＦＧに関してこの接続部と反対側にあるゲートＧＲＴＡＣＳｉを含む。
【０１５４】
このアクセス・トランジスタのソースは、ソース・コンタクトＢＬｊを含む。このアクセス・トランジスタのドレインは、このメモリ・セルの浮遊ゲート・トランジスタのソースＳの一部分を形成する。
【０１５５】
この浮遊ゲート・トランジスタのドレインは、第２の活性ゾーンＲＧ２、すなわちその基板（またはバルク）に電気的に接続されている。このドレイン・ゾーンは、実際にはメタライゼーション（図１２には示していないが、図１３に概略的に示す）を介してバルク・コンタクトＢＫｉに接続されたコンタクトＷＬＰｉを有している。
【０１５６】
図１３および図１４に示すように、このメモリ・プレーンの任意の１列ｊの諸セルのアクセス・トランジスタのすべてのソース・コンタクトは、列メタライゼーション（ビット線）を介して一緒に、この場合にはＢＬｊに接続される。
【０１５７】
このメモリ・プレーンの任意の１列ｊの諸セルのすべての第１の活性ゾーンは、これらのＰＣ１ｊを介し、また別の列メタライゼーションＶＥＲｊを介して一緒に接続される。
【０１５８】
任意の１行ｉの諸セルの浮遊ゲート・トランジスタのすべてのドレイン・コンタクトおよびしたがってすべてのバルク・コンタクトは、行メタライゼーションＷＬＰｉを介して一緒に接続される。
【０１５９】
このメモリ・プレーンの任意の１行ｉの諸セルのアクセス・トランジスタのゲートＧＲＴＡＣＳｉは、一緒に接続され、対応するコンタクトＷＬｉも、行メタライゼーションＷＬｉを介して一緒に接続される。
【０１６０】
さらに、このメモリ・デバイスは、プログラミング・モードにおいて少なくとも１つのメモリ・セルを選択し、ファウラ・ノルドハイム・プログラミングによってこのメモリ・セルをプログラムすることができるバイアス手段ＭＰＬ３（図１５）を含んでいる。
【０１６１】
より詳細には、この実施形態において、これらのバイアス手段は、このメモリ・プレーンのセルを選択し、このセルの浮遊ゲート・トランジスタのドレインと、このセルの第１の活性ゾーンとの間に十分な電位差を印加することによってそのセルをプログラムすることができる。
【０１６２】
したがって、プログラミングにおいてセルが選択されるのは、このアクセス・トランジスタを介してではない。
【０１６３】
図１３に関連して図１５に、このバイアス手段ＭＰＬ３によって提供され、このメモリ・プレーンの様々なメタライゼーションに印加される電圧の一例を示す。
【０１６４】
より詳細には、図１５の上部に提供されるテーブルの構成１は、図１３のセルＣＥＬ１１の選択とプログラミングに対応するものである。
【０１６５】
この例では、これらのセルのトランジスタの酸化膜圧が約５ナノメートルであるので、この集積回路の供給電圧ＶＰＰは、６．６ボルトに等しいものと想定している。
【０１６６】
メタライゼーションＢＬ１、ＢＬ２、ＷＬＰ２、およびＶＥＲ２に電圧ＶＰＰ／２を印加しながら、メタライゼーションＷＬ１およびＷＬＰ１に電圧ＶＰＰを印加する。
【０１６７】
最後に、メタライゼーションＶＥＲ１およびＷＬ２を接地する。
【０１６８】
したがってこれによって、セルＣＥＬ１１のアクセス・トランジスタＴＡＣＳ１は、オフになり、この浮遊ゲート・トランジスタのソースの電位も、このドレインおよび基板がこの電位にあるとして、結合によってこの電圧ＶＰＰに上昇することになる。
【０１６９】
この場合に、この浮遊ゲートとコンタクトＰＣ１１との間には大きな電位差（一般に５．６ボルト）が存在するので、このセルは、ファウラ・ノルドハイム・プログラミングによってプログラムされる。
【０１７０】
しかし、メタライゼーションＶＥＲ２に電圧ＶＰＰ／２を印加することにより、セルＣＥＬ１２の浮遊ゲート・トランジスタのドレインとそのコンタクトＰＣ１２の間、したがって浮遊ゲートとコンタクトＰＣ１２の間には十分な電位差が存在しない。したがって、ファウラ・ノルドハイム・プログラミングについての条件は、満たされていない。
【０１７１】
ファウラ・ノルドハイム・プログラミングについての条件は、セルＣＥＬ２１およびＣＥＬ２２の場合にも満たされていない。
【０１７２】
バイアス手段ＭＰＬ３はまた、例えば、すべてのセルのすべての第１の活性ゾーンに対して高電圧を印加し、しかもこれらのセルの他のコンタクトにゼロ電圧を印加することによって、メモリ・プレーンをその全体にわたって消去することもできる。
【０１７３】
これに関して、これらのバイアス手段は、例えば、図１５のテーブルの構成２に示すように、メタライゼーションＢＬ１、ＷＬ１、ＷＬＰ１、ＢＬ２、ＷＬ２、およびＷＬＰ２に対してゼロ電圧を、メタライゼーションＶＥＲ１およびＶＥＲ２に対して電圧ＶＰＰを印加する。したがって、ファウラ・ノルドハイム型消去が、実行される。
【０１７４】
ここで、図５および図６に示す変形形態のように、このメモリ・セルの浮遊ゲート・トランジスタのソースが、それ自体フローティングしており、この第１の活性ゾーンＲＧ１を介したファウラ・ノルドハイム型消去と矛盾しないことに留意されたい。これは、このトランジスタの浮遊ゲートがメモリ・ロケーションそれ自体を介して接地されるからである。
【０１７５】
このバイアス手段ＭＰＬ３は、１行の諸セルのアクセス・トランジスタをオンにし、他の行の諸セルのアクセス・トランジスタをオフにすることによって、このメモリ・プレーンを行ごとに読み出すことも可能である。
【０１７６】
印加する電圧の一例を、図１５のテーブルの構成３に示す。
【０１７７】
図１２から図１５に関して説明してきたものの全体にわたって、バイアス手段ＭＰＬ３は、ゼロ電圧ＶＰＳＢを基板コンタクトＰＳＢに提供している。
【０１７８】
もちろん、図１２および図１４に示す変形形態では、図１、図２、および図３に示すタイプの分離を使用してこのメモリ・ロケーションの様々な活性領域ＲＧ１、ＲＧ２、およびＲＧ３を相互に分離することが可能なはずである。
【図面の簡単な説明】
【０１７９】
【図１】本発明によるメモリ・デバイスの第１の実施形態を示す図である。
【図１ａ】本発明によるメモリ・デバイスの第１の実施形態を示す図である。
【図１ｂ】本発明によるメモリ・デバイスの第１の実施形態を示す図である。
【図２】本発明によるメモリ・デバイスの第２の実施形態を示す図である。
【図２ａ】本発明によるメモリ・デバイスの第２の実施形態を示す図である。
【図２ｂ】本発明によるメモリ・デバイスの第２の実施形態を示す図である。
【図３】本発明によるメモリ・デバイスの第３の実施形態を示す図である。
【図３ａ】本発明によるメモリ・デバイスの第３の実施形態を示す図である。
【図３ｂ】本発明によるメモリ・デバイスの第３の実施形態を示す図である。
【図４】本発明によるメモリ・デバイスの電極に印加されるバイアスをこのデバイスの状態に応じて示す図である。
【図５】本発明によるメモリ・デバイス、特にメモリ・プレーン内に組み込むことを意図したメモリ・デバイスの第４の実施形態を示す図である。
【図６】かかるメモリ・プレーンの一実施形態を示す図である。
【図７】図５および図６のメモリ・デバイスの電極に印加されるバイアスをこれらのデバイスの状態に応じて示す図である。
【図８】図５および図６のメモリ・デバイスの電極に印加されるバイアスをこれらのデバイスの状態に応じて示す図である。
【図９】２ステップのホット・キャリア・プログラミングを提供する、本発明の変形形態を示す図である。
【図１０】２ステップのホット・キャリア・プログラミングを提供する、本発明の変形形態を示す図である。
【図１１】２ステップのホット・キャリア・プログラミングを提供する、本発明の変形形態を示す図である。
【図１２】本発明によるメモリ・デバイス、特にメモリ・プレーン内に組み込むことを意図したメモリ・デバイスの第５の実施形態を示す図である。
【図１３】かかるメモリ・プレーンの一実施形態を示す図である。
【図１４】かかるメモリ・プレーンの一実施形態を示す図である。
【図１５】図１２および図１３のメモリ・デバイスの電極に印加されるバイアス電圧をこれらのデバイスの状態に応じて示す図である。
【符号の説明】
【０１８０】
Ｓ  ソース領域
Ｄ  ドレイン領域
Ｐ１  第１の部分
ＲＧ２  第２の活性ゾーン
ＲＧ１  第１の活性ゾーン
ＺＴＮ  誘電体ゾーン
ＺＴＮ  トンネル・ゾーン
ＦＧ  リング状ゲート
ＰＬ  接続部
ＳＴＩ  分離領域
ＲＧ１  第１の基板領域
ＲＧ２  第２の基板領域
ＲＧ３  第３の基板領域
ＰＳＢ  コンタクト・ゾーン
ＦＧ、Ｐ１、Ｐ２、ＭＴＬｊ  ゲート材料層
ＰＣ１  コンタクト・ゾーン
ＺＳ  表面ゾーン
ＭＰＬ１、ＭＰＬ２、ＭＰＬ３  バイアス手段
ＴＡＣＳｉ  アクセス・トランジスタ
ＴＡＣＳＥＬ１ｉ  第１の要素アクセス・トランジスタ
ＴＡＣＳＥＬ２ｉ  第２の要素アクセス・トランジスタ
ＴＡＣＳＥＬ３ｉ  第３の要素アクセス・トランジスタ
ＳＬＣ  ソース
ＣＬｊ  列
ＰＭＴＬｊ  主要部分
Ｅ２ＭＴＬｊ  第２の要素部分
Ｅ３ＭＴＬｊ  第３の要素部分
ＰＣ１  コンタクト
ＶＺ１  補償電圧
ＧＲＴＡＣＳｉ  ゲート
ＢＬｊ  ソース・コンタクト
ＷＬｉ  ゲート・コンタクト
ＷＬ１、ＷＬＰ１  行メタライゼーション
【図１】
2005522884.tif 000003
【図１ａ】
2005522884.tif 000004
【図１ｂ】
2005522884.tif 000005
【図２】
2005522884.tif 000006
【図２ａ】
2005522884.tif 000007
【図２ｂ】
2005522884.tif 000008
【図３】
2005522884.tif 000009
【図３ａ】
2005522884.tif 000010
【図３ｂ】
2005522884.tif 000011
【図４】
2005522884.tif 000012
【図５】
2005522884.tif 000013
【図６】
2005522884.tif 000014
【図７】
2005522884.tif 000015
【図８】
2005522884.tif 000016
【図９】
2005522884.tif 000017
【図１０】
2005522884.tif 000018
【図１１】
2005522884.tif 000019
【図１２】
2005522884.tif 000020
【図１３】
2005522884.tif 000021
【図１４】
2005522884.tif 000022
【図１５】
2005522884.tif 000023
【国際調査報告】
2005522884.tif 000024
2005522884.tif 000025
2005522884.tif 000026
2005522884.tif 000027