(57)【要約】Ｄ級のスイッチング電力増幅器は、供給電圧の間でブロック波信号を交互にスイッチすることでブロック波信号を発生するスイッチング手段を有している。フィルタ２４，２５は、増幅されることとなる入力信号に対応する電力出力信号２２を発生し、この電力出力信号は、ヒステリシスのない線形入力１９に接続される。制御回路２７，２８，２９は、使用周波数レンジにおける利得及びスイッチング手段の交互のスイッチングの両者を制御するため、電力出力信号と線形入力との間にフィードバックを提供する。これにより、増幅器の動作の振る舞いをも制御する同じフィードバックループを介して増幅器の発振が制御され、結果的に低出力インピーダンス及び低歪みを得ることができる。
2005523631.tif 000002
【特許請求の範囲】
【請求項１】
使用周波数レンジで電気信号を増幅する電力増幅器であって、
ブロック波信号を第一の供給電圧と第二の供給電圧に交互にスイッチすることでブロック波信号を発生するスイッチング手段と、
該ブロック波信号に対する低域通過フィルタリングにより電力出力信号を発生するフィルタ手段と、
該電気信号を受けて該スイッチング手段を駆動する入力手段と、
該電力増幅器を制御するために該電力出力信号と該入力手段に接続される制御回路とを有し、
該制御回路は、使用周波数レンジにおける利得と該スイッチング手段の交互のスイッチとの両者を制御するため、該電力出力信号と該入力手段の線形入力との間に接続され、該線形入力は、実質的にヒステリシスがないことを特徴とする電力増幅器。
【請求項２】
該制御回路は、該電力出力信号からの電圧フィードバックのみを有する、
請求項１記載の電力増幅器。
【請求項３】
該制御回路は、利得を制御するための特に抵抗である第一のエレメント、及び交互のスイッチを制御するための特に抵抗と直列接続されるキャパシタである第二のエレメントを有する、
請求項２記載の電力増幅器。
【請求項４】
該フィルタ手段は、自己インダクタンス及びキャパシタンスを有する、
請求項１記載の電力増幅器。
【請求項５】
該スイッチング手段は、該第一の供給電圧へのスイッチのための第一のスイッチングユニット、及び該第二の供給電圧へのスイッチのための第二のスイッチングユニットを有し、該入力手段は、該第一及び第二のスイッチングユニットをそれぞれ駆動する相補的な電流出力を有する電圧コンパレータを有する、
請求項１記載の電力増幅器。
【請求項６】
該電圧コンパレータは、該相補的な電流出力を供給する差動増幅器及びスイッチング・カレントミラーを有する、
請求項５記載の電力増幅器。
【請求項７】
該スイッチング手段は、第一の供給電圧へのスイッチのための第一のスイッチングユニット、及び第二の供給電圧へのスイッチのための第二のスイッチングユニットを有し、該第一及び第二のスイッチングユニットは、実質的に同一である、
請求項１記載の電力増幅器。
【請求項８】
該第一及び第二のスイッチングユニットのうちの１つは、該供給電圧に関して浮動的であり、ブートストラップダイオードの電力回路からその電力を引き出す、
請求項７記載の電力増幅器。
【請求項９】
該スイッチング手段は、金属酸化膜半導体電界効果トランジスタのタイプのパワースイッチ用の駆動回路を有し、該駆動回路は、該パワースイッチのゲートを放電するためのアクティブ・プルアップ回路を含む、
請求項１記載の電力増幅器。
【請求項１０】
使用周波数レンジで電気信号を増幅するための、請求項１乃至９のいずれか記載の電力増幅器における使用のための電力増幅回路であって、
ブロック波信号を第一の供給電圧又は第二の供給電圧に交互にスイッチすることでブロック波信号を発生するスイッチング手段と、
該電気信号を受けて該スイッチング手段を駆動する入力手段とを有し、
該入力手段は、使用周波数レンジにおける利得及び該スイッチング手段の交互のスイッチの両方を制御する制御回路を接続する線形入力を有し、該制御回路は、該線形入力と該ブロック波信号に対する低域通過フィルタリングにより発生される電力出力信号との間に接続され、該線形入力は実質的にヒステリシスがないことを特徴とする電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、使用周波数レンジで電気信号を増幅する電力増幅器に関し、この電力増幅器は、ブロック波信号（block wave signal）を第一の供給電圧又は第二の供給電圧に交互にスイッチすることで該ブロック波信号を発生するスイッチング手段、該ブロック波信号に対する低域通過フィルタリングにより電力出力信号を発生するフィルタ手段、該電気信号を受信して該スイッチング手段を駆動する入力手段、及び該電力増幅器を制御するために電力出力信号及び入力信号に接続される制御回路を有している。
【背景技術】
【０００２】
スイッチング電力増幅器は、米国特許第6,297,672号から知られている。この文献には、パルス変調増幅器が開示されており、パルス幅変調増幅器又はＤ級増幅器とも呼ばれている。かかる増幅器では、増幅される電気的な入力信号を受信するための入力ステージ、変調／スイッチングステージ及びフィルタが存在する。スイッチングステージは、ブロック波信号を発生し、このブロック波信号は、増幅されることとなる電気信号の使用周波数における最高周波数よりも遥かに高い周波数を有している。ブロック波のパルス幅の比は、ブロック波信号の平均値が入力信号に比例するように変調される。フィルタは、ブロック波信号をフィルタリングして電力出力信号を出力する。変調周波数は、発振器から導出される場合があるか、増幅器が自己発振型である場合がある。さらに、電力増幅器は、制御回路を有している。高品質の電力出力信号を得るため、制御回路は、Ｄ級増幅器のコンポーネントの多数の非理想的な特性を補償するために増幅器を制御する必要がある。かかる制御回路について幾つかの従来技術のオプションが提案されており、該文献にはカスケード型制御回路が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
制御回路は、増幅器の使用周波数の振る舞いを制御するために電力出力信号から入力への第一のフィードバックループを有している。ブロック波信号と変調回路の入力との間に接続される第二のフィードバック回路により発振が制御される。カスケード接続される制御回路は複雑であって、両方のフィードバック回路が設計されて正確に調整されることを必要とする。
本発明の目的は、より低い複雑度の構成を有する、高品質の電力増幅器を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的のため、開始節に記載されたような電力増幅器は、使用周波数レンジにおける利得及びスイッチング手段の該交互のスイッチングの両方を制御するため、制御回路が電力出力信号と入力手段の線形入力との間に接続されることを特徴とし、該線形入力は、ヒステリシスが実質的にない。この手段によれば、フィルタの共振周波数であっても、増幅器の低出力インピーダンスを得ることができるという利点を有する。さらに、インダクタに関連する歪み及び非常に広いループ帯域幅に関する大幅な低減を達成することができ、実質的に周波数に依存しない歪みとなる。
【０００５】
また、本発明は、以下の認識に基づいている。従来技術のなかには、スイッチング増幅器の自己発振が入力ステージにおけるエレメントのヒステリシスに基づいているものがある。かかる「ヒステリシス制御型」発振増幅器は、比較的複雑ではないように見える場合があるが、本発明者は、かかるヒステリシスにより多くの非線形誤差及び歪み成分となることが分かっている。さらに、スイッチング周波数は、変調指数により変動する場合があり、変調のスウィングを制限する。他の研究者による成果は、ヒステリシス電圧を制御して周波数変調を低減することに集中している。本発明者は、本発明に係るヒステリシスのない増幅器では、ゲイン及び発振制御の両方について結合されたフィードバックループをフィルタの後の電力出力信号と線形入力との間に接続できることがわかっている。先に説明された利点に加えて、これにより、スイッチング周波数が許容できないほどに低くなる前にかなり大きな変調スウィングが可能となる。
【０００６】
電力増幅器に関する実施の形態では、スイッチング手段は、第一の供給電圧にスイッチする第一のスイッチングユニット、及び第二の供給電圧にスイッチする第二のスイッチングユニットを有しており、入力手段は、第一及び第二のスイッチングユニットをそれぞれ駆動するための相補的な電流出力を含む電圧コンパレータを有している。このことは、対称的な回路構成のために、出力信号における歪み成分を低く保持することができるという利点を有している。電力増幅器に関する実施の形態では、電圧コンパレータは、該相補的な電流出力を供給する差動増幅器及びスイッチング・カレントミラー回路を有している。この結果として、この回路におけるトランジスタのいずれも飽和状態で使用されず、高速の反応速度が保証されることとなる。
【０００７】
電力増幅器に関する実施の形態では、スイッチング手段は、第一の供給電圧へのスイッチのための第一のスイッチングユニット、及び第二の供給電圧へのスイッチのための第二のスイッチングユニットを有しており、両方のスイッチングユニットは、実質的に同一である。このことは、対称的な回路構成のために、出力信号における歪み成分を低く保持することができるという利点を有している。
【０００８】
本発明のこれらの利点及び他の利点は、添付図面を参照して、以下の記載における例を経由して説明される実施の形態を参照することから明らかとなるであろう。異なる図面において対応するエレメントは、同じ参照符号を有している。
【発明を実施するための最良の形態】
【０００９】
図１は、スイッチング電力増幅器のブロック図を示している。増幅器は、入力回路１１を有しており、この入力回路は、ヒステリシスがない入力１９で加算ノード１６からの信号を受ける。入力回路１１は、ドライバエレメント１２に接続されており、このドライバエレメントは、スイッチングパワーステージ１３を駆動する。スイッチングパワーステージ１３の出力は、ブロック波信号であり、このブロック波信号は、増幅されることとなる電気信号の使用周波数レンジをはるかに超える周波数を有している。ブロック波信号は、低域通過フィルタ１４に接続されており、この低域通過フィルタは、ブロック波の高周波成分を除去し、その結果電力出力信号１８を得る。制御回路１５は、電力出力信号１８から加算ノード１６へのフィードバックループを入力で提供する。加算ノードは、増幅されることとなる電気入力信号をさらに受ける。たとえば半導体といった、使用される回路の物理的な特性のため、増幅チェインのエレメント１１，１２，１３において幾らかの遅延が存在する。制御回路１５には、高周波で高いフィードバック、すなわち低インピーダンスを有する発振フィードバックエレメントが設けられる。制御回路１５におけるフィルタ及び発振フィードバックエレメントにより引き起こされる遅延及び位相シフトのため、増幅器は、高周波で自己発振する。また、制御回路１５は、使用周波数レンジで電力増幅器の利得及び特性を制御するためのオペレーショナル・フィードバックエレメントを有している。
【００１０】
図２は、スイッチング電力増幅器の回路図を示している。増幅器は、増幅回路２３を有しており、この増幅回路は、たとえば、コンパレータの正の入力及び負の入力である差動入力ステージを有している。入力は、ヒステリシスがない。正の入力は、増幅されることとなる電気入力信号２１を受ける。増幅回路２３は、ドライバエレメント及びスイッチングパワーステージを有している。スイッチングパワーステージの出力は、ブロック波信号であり、このブロック波信号は、増幅されることとなる電気信号の使用周波数レンジをはるかに超える周波数を有している。ブロック波信号は、インダクタ２４及びキャパシタ２５により構成される低域通過フィルタに接続されており、この低域通過フィルタは、ブロック波の高周波成分を除去し、結果的に電力出力信号を得る。電力出力信号２２は、たとえば、インピーダンスＺLを有するラウドスピーカである負荷２６に接続されており、この負荷は、増幅器の一部ではない。制御回路は、電力出力信号２２から増幅回路２３の負の入力へのフィードバック関数Ｈを有するフィードバックループを提供する。増幅回路２３の負の入力は、抵抗Ｒgを介してグランドに接続されている。制御回路には、高周波で高いインピーダンスを有する、すなわちキャパシタＣL２９と直列にある抵抗ＲL２８を有する発振フィードバックエレメントが設けられている。また、制御回路は、使用周波数レンジにおける電力増幅器の利得及び特性を制御するためのオペレーショナル・フィードバックエレメントである抵抗Ｒf２７を有している。増幅回路における遅延、並びに制御回路におけるフィルタ及び発振フィードバックエレメントにより引き起こされる位相シフトのため、増幅器は高周波で自己発振する。
【００１１】
ループ利得の全体の位相シフトが３６０°であって、結合されたコンパレータ及びパワーステージの最小信号利得（small-signal gain）について定義されないが十分に大きいとき、発振の条件が満たされる。フィードバック関数Ｈは、以下のように書くことができる。
【００１２】
【数１】
2005523631.tif 000003
出力フィルタ関数Ｇは、以下のように書くことができる。
【００１３】
【数２】
2005523631.tif 000004
最後に、遅延関数は、以下のように書くことができる。
【００１４】
【数３】
2005523631.tif 000005
システムは、全体の位相シフトが３６０°となる周波数で発振する。上から、スイッチング周波数は、以下の式を要求することで見つけられる。
【００１５】
【数４】
2005523631.tif 000006
低周波利得は、以下のように決定される。発振することで、コンパレータ及びパワーステージは、線形化され、ゲインブロックになる。利得を決定するため、コンパレータの入力でキャリアがどのようなものかを知る必要がある。知られているのは、スイッチング出力ステージでの信号が振幅ＶCC及び振動数ωSWの方形波であることである。また、知られているのは、コンパレータでの信号が減衰され、低域通過されたバージョンであることである。この低域通過フィルタリングのアクションのため、波の形状は、近似的に正弦波になり、すなわち、スイッチング波形の基本波のみが考慮される必要がある。したがって、キャリアの振幅は、以下のようになる。
【００１６】
【数５】
2005523631.tif 000007
Ｄ級出力ステージの線形化された利得は、以下のようにキャリアのｄＶ／ｄｔに関連する。
【００１７】
【数６】
2005523631.tif 000008
この式は、正弦波キャリアについて以下のようになる。
【００１８】
【数７】
2005523631.tif 000009
この式は、ＬＦループ利得を以下の式にする。
【００１９】
【数８】
2005523631.tif 000010
また、ＬＦ閉ループ利得を以下の式にする。
【００２０】
【数９】
2005523631.tif 000011
期待されるように、ＤＣ閉ループ利得は、以下の式にまで減少する。
【００２１】
【数１０】
2005523631.tif 000012
出力インピーダンスは、ループ利得により除算される出力フィルタの並列インピーダンスである。
【００２２】
【数１１】
2005523631.tif 000013
図３は、相補的な出力を有するコンパレータ及び同一のスイッチングユニットを含んでいるスイッチング電力増幅器を示している。基本的な構成は、図１及び図２を参照して先に説明されている。増幅回路は、以下のように更に詳細に示される。入力ステージは、正及び負の差動入力を有している。コンパレータ３２は、スイッチングユニット３３及び３４に接続される２つの相補的な出力を有している。スイッチングユニット３３は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化膜半導体電界効果トランジスタ）による半導体パワースイッチ３８を駆動し、電源ユニット３５からのその電力の供給を引き出す。電源ユニット３５は、負の電源電圧−Ｖを基準とし、グランドレベルから又は正の電源電圧＋Ｖからその正の供給電圧を引き出すキャパシタ構成である場合がある。スイッチングユニット３４は、第二のＭＯＳＦＥＴによる半導体パワースイッチ３９を駆動し、電源ユニット３６からその電力の供給を引き出す。電源ユニット３６は、浮動的（floating）であり、ブロック波信号出力にその基準を有しており、ブートストラップダイオード３７を介して電源ユニット３５からその正の供給電圧を引き出すキャパシタ構成である場合がある。
【００２３】
図４は、相補的な出力を有するコンパレータを示している。コンパレータは、正の入力Ｉｎ１及び負の入力Ｉｎ２を有している。第一のコンパレータブランチは、Ｑ５と直列にあるトランジスタＱ１により構成されており、トランジスタＱ３からの出力Ｏｕｔ１を有している。第二のコンパレータブランチは、ミラー構成で、Ｑ６と直列にあるトランジスタＱ２により構成されており、トランジスタＱ４からの出力Ｏｕｔ２を有している。両方のブランチは、電源としての共通の電流源Ｉｂ、ミラーリングのための共通の抵抗Ｒb、及びＱ１のコレクタとＱ２のコレクタとの間にある２つのリミットダイオードＤ１及びＤ２を有している。Ｒbは、出力電流を設定するために使用される。回路は、相補的な電流出力をもつ、非常にシンプルであるが高速の電圧コンパレータを構成している。これらの出力は、２つのＭＯＳＦＥＴゲートドライバに接続し、このうちの１つは浮動的である。Ｑ１及びＱ２は、差動増幅器を形成しており、現実には差動インピーダンス変換ステージを形成している。全てのベース電流は、無視することができるものと考えられている。式１は、以下のように示される。
【００２４】
【数１２】
2005523631.tif 000014
なお、いずれかの変動がＤＣオフセットエラーを引き起こす。Ｖin1＞Ｖin2のとき、ＩC,Q1＜ＩC,Q2である。上式の下のペアが等しいことを維持するため、Ｑ２の余分の電流は、Ｄ２を通して転流する。これにより、ＶB,Q4は、ＶB,Q3よりも高い１つのダイオードの電圧降下にする。そのため、式１を維持するために要求される電圧でＱ５及びＱ６のベースをホールドするためにＱ４のみが導通する。
【００２５】
【数１３】
2005523631.tif 000015
Ｖin1＜Ｖin2のとき、集束が進む。回路の「下半分」は、その入力がコンパレータの状態に依存してスワップされるカレントミラーとしてみることができる。したがって、Ｑ３〜Ｑ６及び共通のエレメントＩｂ及びＲｂにより形成される２つのブランチは、スイッチング・カレントミラーを構成している。この結果、この回路におけるトランジスタのいずれも飽和状態で使用されることはなく、高い反応速度が保証されることになる。
【００２６】
図５は、スイッチングユニットを示している。図３に示された２つのドライバ回路３３，３４は同一である。１つのかかるドライバ回路がここで示される。正の駆動回路は、ベース抵抗Ｒ１と共にトランジスタＱ１１により構成されている。Ｑ１１のコレクタ出力は、抵抗Ｒ３及びダイオードＤ１２を介してＭＯＳＦＥＴ Ｍ１、パワースイッチ３８に接続されている。負の駆動回路は、アクティブ・プルアップ５１として作用するＱ１２及びベース抵抗Ｒ１２により構成されている。Ｑ１１は、飽和を防止するためにベーカークランプＤ１１をもつスイッチとして動作する。Ｑ１１がオンになったとき、ゲートの電荷がＲ３及びＤ１２を通してＭ１に供給される。Ｑ１１がオフになったとき、放電を促進するための「アクティブ・プルアップ」として作用するＱ１２及びＲ２によりゲートが放電される。理想的には、放電電流は充電電流の約２倍の大きさであるべきであり、これに応じて回路が設計されるべきである。電圧源３５は、ロウ・サイドドライバの電源、又はハイ・サイドドライバの「ブートストラップ」キャパシタの電源のいずれかである。後者のケースでは、ロウサイドのＭＯＳＦＥＴはオンになるたびに、ブートストラップダイオードを通して電荷が供給される。
【００２７】
図６は、利得対周波数のグラフを示している。グラフは、矢印６１により示されるＸ軸に沿う周波数、及びＹ軸に沿う矢印６２により示される利得を有している。第一の利得曲線６３は、６００Ωの負荷での利得を示している。第二の曲線６４は、６Ωの負荷をもつ利得を示している。増幅回路は、以下の要件／境界条件である、パワー帯域幅：６Ωで３５ｋＨｚ、利得：２０及びτd＝２００ｎｓに従って実現される。この遅延は、コンパレータ及びドライバステージの実現により与えられる。出力フィルタは、Ｌ＝３０μＨ，Ｃ＝６８０ｎＦ及びＺL＝６Ωによりカットオフ以下で減衰が起こらないことを保証するため、０．７をちょうど超えるＱにより、３５ｋＨｚでカットオフするために選択される。約２０のＤＣ利得は、Ｒf＝４．７ｋΩ及びＲg＝２２０Ωにより与えられる。スイッチング周波数は、少なくとも１０倍のパワー帯域幅ｆSW＞３５０ｋＨｚとして選択される。この要件は、組み合わせＲL＝９１０Ω及びＣL＝５６０ｐＦにより満たされる。発振周波数ｆSWは４１５ｋＨｚとなり、線形化された利得ＡVは４５７になる。図６には、周波数対閉ループ利得が与えられている。利得は、スイッチング周波数でのピークを示しているが、増幅器がこの周波数で既に発振しているので、このピークは意味を有さない。重要なのは、グラフの残りの部分であり、この残りの部分は、利得がちょうど２６ｄＢを超えており、６０ｋＨｚで１次のロールオフが生じていることを示している。負荷のインピーダンスにもかかわらず、フィルタの物理的なコーナー周波数は、それ自身現れない。
【００２８】
図７は、出力インピーダンス対周波数のグラフを示している。グラフは、矢印６１により示されるＸ軸に沿う周波数、及びＹ軸に沿う矢印７１により示される出力インピーダンスを有している。出力インピーダンス曲線７２は、出力インピーダンスを示している。出力インピーダンス曲線７２は、カットオフ周波数で無数であるはずの出力フィルタのインピーダンスのトレースを示していない。実際に、３５ｋＨｚで０．３Ωであり、２０ｋＨｚで０．２Ωであり、非常に良好な結果である。出力インピーダンスは、等価な出力インダクタンス１．６μＨに変換する。これは、線形増幅器の出力に一般に挿入されるインダクタンスよりも低い。この制御方法は、Ｄ級増幅器における最も重要な問題のうちの１つを解決し、広いレンジの負荷にわたりフラットな周波数応答を保証する。
【００２９】
本発明は、オーディオ用Ｄ級増幅器を使用した実施の形態により主に説明されたが、同様の実施の形態は、たとえば産業上の制御増幅器といった、他の電力制御システムについて適している。なお、本明細書では、単語「備える“comprising”」は、列挙された構成要素又はステップ以外の構成要素又はステップを排除するものではなく、構成要素に先行する単語“ａ”又は“ａｎ”は、かかる構成要素が複数存在することを排除するものではない。いずれかの参照符号が請求項の範囲を制限するものではなく、本発明はハードウェア及びソフトウェアの両者によって実現される場合があり、幾つかの「手段」は、ハードウェアの同じアイテムにより表される場合がある。さらに、本発明の範囲は、実施の形態に制限されるものではなく、本発明は、先に説明された特徴のそれぞれ斬新な特徴又は組み合わせにおいて存在する。
【図面の簡単な説明】
【００３０】
【図１】スイッチングパワー増幅器のブロック図である。
【図２】スイッチングパワー増幅器の回路図である。
【図３】相補的な出力及び同一のスイッチングユニットを有するコンパレータを有するスイッチング電力増幅器の回路図である。
【図４】相補的な出力を有するコンパレータの回路図である。
【図５】スイッチングユニットの回路図である。
【図６】利得対周波数のグラフである。
【図７】出力インピーダンス対周波数のグラフである。
【図１】
2005523631.tif 000016
【図２】
2005523631.tif 000017
【図３】
2005523631.tif 000018
【図４】
2005523631.tif 000019
【図５】
2005523631.tif 000020
【図６】
2005523631.tif 000021
【図７】
2005523631.tif 000022
【国際調査報告】
2005523631.tif 000023
2005523631.tif 000024
2005523631.tif 000025