【手続補正書】
【提出日】令和2年10月27日(2020.10.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直列接続された第１及び第２の半導体スイッチング素子を駆動する半導体装置であって、
前記第１の半導体スイッチング素子のオンオフを制御する第１の駆動回路と、
前記第２の半導体スイッチング素子のオンオフを制御する第２の駆動回路とを備え、
前記第１の半導体スイッチング素子は、主電極としての第１の陽極及び第１の陰極と、第１及び第２の制御電極を有し、
前記第２の半導体スイッチング素子は、主電極としての、前記第１の陰極と電気的に接続された第２の陽極、及び、第２の陰極、並びに、第３及び第４の制御電極を有し、
前記第１の駆動回路は、
前記第１の陰極に対する前記第１の制御電極の電圧を制御する第１の駆動回路ユニットと、
前記第１の陽極に対する前記第２の制御電極の電圧を制御する第２の駆動回路ユニットとを含み、
前記第２の駆動回路は、
前記第２の陰極に対する前記第３の制御電極の電圧を制御する第３の駆動回路ユニットと、
前記第２の陽極に対する前記第４の制御電極の電圧を制御する第４の駆動回路ユニットとを含み、
前記第１から第４の駆動回路ユニットの各々は、
前記第１及び第２の半導体スイッチング素子のオンオフ指令に従って、前記第１から第４の制御電極のうちの対応する制御電極の電圧指令となるパルス信号を出力する信号処理回路と、
前記信号処理回路からの前記パルス信号に従って、前記第１及び第２の陽極、並びに、前記第１及び第２の陰極のうちの対応する主電極に対する、前記対応する制御電極の電圧を駆動する出力回路とを有し、
前記第１、第２、及び、第４の駆動回路ユニットの各々は、絶縁分離構造を経由して、前記信号処理回路から前記出力回路へ前記パルス信号を伝達するように構成される、半導体装置。
【請求項２】
前記絶縁分離構造は、前記出力回路と電気的に接続されたｎ型領域を含む半導体素子のｐｎ接合によって構成される、請求項１記載の半導体装置。
【請求項３】
前記第１、第２、及び、第４の駆動回路ユニットの各々は、前記信号処理回路及び前記出力回路の間に接続されたレベルシフト回路を有し、
前記レベルシフト回路は、
オンオフに応じて前記出力回路への入力電圧を切替えるように接続された電界効果トランジスタを有し、
前記電界効果トランジスタは、
前記パルス信号が入力されるゲートと、
前記ゲートの直下に形成された領域を含むｐ型領域と、
前記出力回路と接続されるとともに、前記ｐ型領域との間で前記ｐｎ接合を形成するｎ型領域とを有する、請求項２記載の半導体装置。
【請求項４】
前記第３の駆動回路ユニットにおいて、前記信号処理回路及び前記出力回路の間は前記絶縁分離構造を経由せずに電気的に接続される、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記第３の駆動回路ユニットにおいて、前記信号処理回路及び前記出力回路の間は、前記第４の駆動回路ユニットと同様の前記絶縁分離構造を経由して接続される、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項６】
前記第３の駆動回路ユニットにおいて、前記信号処理回路及び前記出力回路の間は、前記第１、第２、及び、第４の駆動回路ユニットの各々と同様の前記絶縁分離構造を経由して接続される、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項７】
前記第２の駆動回路ユニットの前記絶縁分離構造の耐電圧は、前記第４の駆動回路ユニットの前記絶縁分離構造の耐電圧よりも高い、請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記第１から第４の駆動回路ユニットの各々の前記信号処理回路は、前記オンオフ指令と、共通のクロック回路から供給されたクロック信号とに基づいて、前記パルス信号を生成する、請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記第１から第４の駆動回路ユニットの各々の前記信号処理回路には、共通の電源回路から動作電源電圧が供給される、請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１及び第２の駆動回路と、前記第１及び第２の半導体スイッチング素子とは、一体化構造によって同一モジュールに内蔵される、請求項１〜９のいずれか１項に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明のある局面では、直列接続された第１及び第２の半導体スイッチング素子を駆動する半導体装置であって、第１の半導体スイッチング素子のオンオフを制御する第１の駆動回路と、第２の半導体スイッチング素子のオンオフを制御する第２の駆動回路とを備える。第１の半導体スイッチング素子は、主電極としての第１の陽極及び第１の陰極と、第１及び第２の制御電極を有する。第２の半導体スイッチング素子は、主電極としての、第２の陽極、及び、第２の陰極、並びに、第３及び第４の制御電極を有する。第１の陰極及び第２の陽極は電気的に接続される。第１の駆動回路は、第１及び第２の駆動回路ユニットを含む。第１の駆動回路ユニットは、第１の陰極に対する第１の制御電極の電圧を制御する。第２の駆動回路ユニットは、第１の陽極に対する第２の制御電極の電圧を制御する。第２の駆動回路は、第３及び第４の駆動回路ユニットを含む。第３の駆動回路ユニットは、第２の陰極に対する第３の制御電極の電圧を制御する。第４の駆動回路ユニットは、第２の陽極に対する第４の制御電極の電圧を制御する。第１から第４の駆動回路ユニットの各々は、信号処理回路及び出力回路を有する。各信号処理回路は、第１及び第２の半導体スイッチング素子のオンオフ指令に従って、第１から第４の制御電極のうちの対応する制御電極の電圧指令となるパルス信号を出力する。各出力回路は、信号処理回路からのパルス信号に従って、第１及び第２の陽極、並びに、第１及び第２の陰極のうちの対応する主電極に対する、対応する制御電極の電圧を駆動する。第１、第２及び第４の駆動回路ユニットの各々は、絶縁分離構造を経由して、信号処理回路から出力回路へパルス信号を伝達するように構成される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
例えば、各アームにおいて、予め定められた制御周期毎でのＰ側ＩＧＢＴ２００♯Ｐ及びＮ側ＩＧＢＴ２００♯Ｎのオンオフ期間比（いわゆる、デューティ比）を制御することで、各相交流電圧の振幅（実効値）及び周波数を制御することができる。これにより、モータ６０に供給される駆動電力を制御して、モータ６０の可変速駆動制御を実現することができる。例えば、マイコン９０からは、当該デューティ比の制御のための、Ｐ側ＩＧＢＴ２００♯Ｐ及びＮ側ＩＧＢＴ２００♯Ｎのオンオフを示す制御指令が出力される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
低電圧側の電力線ＮＬが接地されることにより、Ｎ側ＩＧＢＴ２００♯Ｎのエミッタ(陰極）は接地されて、ゼロ電圧（ＧＮＤ）を基準電圧として得る。出力ノードＮｏは、Ｎ側ＩＧＢＴ２００♯Ｎ又はＰ側ＩＧＢＴ２００♯Ｐがオンすることにより、電力線ＰＬの電源電圧Ｖｃｃ及びゼロ電圧（ＧＮＤ）の一方の電圧を、コイル巻線６５へ出力する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
同様に、マイコン９０のオンオフ指令に従ってＮ側ＩＧＢＴ２００Ｎをオンオフするための駆動回路１００Ｎは、第１ゲートＧ１を駆動するための駆動回路ユニット１００Ｎ−１と、第２ゲートＧ２を駆動するための駆動回路ユニット１００Ｎ−２とを有する。駆動回路ユニット１００Ｎ−１は、信号処理回路１１１Ｎ、出力回路１２１Ｎ、及び、レベルシフト回路１３１Ｎを有する。同様に、駆動回路ユニット１００Ｎ−２は、信号処理回路１１２Ｎ、出力回路１２２Ｎ、及び、レベルシフト回路１３２Ｎを有する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
信号処理回路１１１Ｎ及び１１２Ｎは、Ｎ側ＩＧＢＴ２００Ｎの第１ゲート電圧Ｖｇ１及び第２ゲート電圧Ｖｇ２を制御するためのパルス信号をそれぞれ出力する。信号処理回路１１１Ｎ及び１１２Ｎからのパルス信号は、信号処理回路１１１Ｐ及び１１２Ｐからのパルス信号と同様の２値信号である。信号処理回路１１１Ｎ及び１１２Ｎは、信号処理回路１１１Ｐ及び１１２Ｐと同様に、マイコン９０からのオンオフ指令に従って、Ｎ側ＩＧＢＴ２００Ｎがオンオフされるように、第１ゲート電圧Ｖｇ１及び第２ゲート電圧Ｖｇ２を制御するために上述のパルス信号を生成する。当該パルス信号には、上述のデッドタイムの付加、及び、スイッチング損失又はサージを低減するためのタイミング調整が反映されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
出力回路１２２Ｎは、Ｎ側ＩＧＢＴ２００Ｎのコレクタ（陽極）、即ち、出力ノードＮｏの電圧を基準電圧として引き込んでおり、レベルシフト回路１３２Ｎの出力に従って、Ｎ側ＩＧＢＴ２００Ｎのコレクタに対する第２ゲート電圧Ｖｇ２を「０」及び「＋」のいずれかに制御する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００９５
【補正方法】変更
【補正の内容】
【００９５】
本発明に係る半導体装置は、アームを構成する２個の半導体スイッチング素子（例えば、図５のＰ側ＩＧＢＴ２００Ｐ及びＮ側ＩＧＢＴ２００Ｎ）のそれぞれの２個の駆動回路（例えば、図５の駆動回路１００Ｐ及び１００Ｎ）を構成要素とするが、当該２個の駆動回路は、一体化構造とされてもよく、別体で構成されてもよい。又、各駆動回路は、対応の半導体スイッチング素子との一体化構造によってモジュール化されてもよい。或いは、１アーム分の２個の半導体スイッチング素子及び２個の駆動回路が一体化構造によって同一モジュールに内蔵（即ち、１モジュール化）されてもよい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正の内容】
【０１０２】
図９を参照して、実施の形態１の変形例に係るレベルシフト回路の第２の構成例では、Ｐ側ＩＧＢＴ２００Ｐの第２ゲートＧ２に対応するレベルシフト回路１３２Ｐが、他のレベルシフト回路１３１Ｐ，１３２Ｎよりも絶縁耐圧が高くなるように構成される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１０７
【補正方法】変更
【補正の内容】
【０１０７】
このように、信号処理回路１１２Ｐからのパルス信号Ｓｐｌの極性（Ｈレベル／Ｌレベル）を、図６の構成例からは反転させることで、Ｐ側ＩＧＢＴ２００Ｐの第２ゲート電圧Ｖｇ２を、図６で説明したのと同様に制御することができる。或いは、図６の構成例と同様のパルス信号をインバータで反転して、フォトカプラ１６０へ入力することによっても、同様の動作を実現することができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
又、電源電圧Ｖｃｃの変動は、Ｐ側ＩＧＢＴ２００Ｐのオンによって、出力ノードＮｏの電圧変動に伝播する。これにより、Ｐ側ＩＧＢＴ２００Ｐの第１ゲート電圧の基準電圧、及び、Ｎ側ＩＧＢＴ２００Ｎの第２ゲートの基準電圧も変動する。しかしながら、出力ノードＮｏに生じる電圧変動は、オン状態のＰ側ＩＧＢＴ２００Ｐで生じる電圧降下の影響により、電源電圧Ｖｃｃでの電圧変動よりも軽減されている。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【０１１０】
従って、ダブルゲート構造のＩＧＢＴ２００によって構成されたアームの実動作では、Ｎ側ＩＧＢＴ２００Ｎの第２ゲートＧ２の駆動回路よりも、Ｐ側ＩＧＢＴ２００Ｐの第２ゲートＧ２の駆動回路の方が、高電圧を絶縁する必要が生じる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
図９の構成例では、Ｐ側ＩＧＢＴ２００Ｐの第２ゲートＧ２に接続されるレベルシフト回路１３２Ｐが、ＮＭＯＳトランジスタ１４５のｐｎ接合（図７）に加えて、フォトカプラ１６０を更に配置することにより、即ち、複数の絶縁素子の配置によって、出力回路１２２Ｐ及び信号処理回路１１２Ｐの間を電気的に絶縁分離している。一方で、他のレベルシフト回路１３１Ｐ，１３２Ｎは、ＮＭＯＳトランジスタ１４５のｐｎ接合（図７）によって、出力回路１２１Ｐ，１２２Ｎ及び信号処理回路１１１Ｐ，１１２Ｎの間を電気的に絶縁分離する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１１２
【補正方法】変更
【補正の内容】
【０１１２】
従って、Ｐ側ＩＧＢＴ２００Ｐの第２ゲートＧ２に接続されるレベルシフト回路１３２Ｐの絶縁性能（即ち、電圧阻止能力）は、他のレベルシフト回路、特に、Ｎ側ＩＧＢＴ２００Ｎの第２ゲートＧ２に接続されるレベルシフト回路１３２Ｎよりも高くなる。これにより、電源電圧Ｖｃｃの変動に対して、ダブルゲート構造のＩＧＢＴ２００によって構成されたアームを安定的に動作させることが可能である。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１１６
【補正方法】変更
【補正の内容】
【０１１６】
図１０は、実施の形態２に係るクロック回路の共有構成を説明するブロック図である。
図１０を参照して、クロック回路１１８は、アームを構成する２個のＩＧＢＴ２００の第１ゲートＧ１及び第２ゲートＧ２にそれぞれ対応して配置される複数の信号処理回路１１１Ｐ，１１２Ｐ，１１１Ｎ，１１２Ｎの間で共有される。即ち、信号処理回路１１１Ｐ，１１２Ｐ，１１１Ｎ，１１２Ｎには、クロック回路１１８からのクロック信号ＣＬＫが共通に入力される。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１１８
【補正方法】変更
【補正の内容】
【０１１８】
図１１を参照して、例えば、マイコン９０からのオンオフ指令である信号Ｓｉｇｂｔによって、Ｐ側ＩＧＢＴ２００Ｐのターンオフが指示されると、信号処理回路１１１Ｐは、第１ゲート電圧Ｖｇ１を「＋」から「０」に変化させるために、パルス信号Ｓｐｌ１をＬレベルからＨレベルへ変化させる。一方で、信号処理回路１１２Ｐは、第２ゲート電圧Ｖｇ２を「０」から「＋」に変化させるために、パルス信号Ｓｐｌ２をＨレベルからＬレベルへ変化させる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１１９
【補正方法】変更
【補正の内容】
【０１１９】
上述のように、図３に示したＩＧＢＴ２００を速やかにターンオフしてスイッチング損失を低減するためには、第１ゲート電圧Ｖｇ１が「＋」から「０」に変化する直前に、第２ゲート電圧Ｖｇ２を「０」から「＋」に変化させることが好ましい。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１２０
【補正方法】変更
【補正の内容】
【０１２０】
従って、Ｓｉｇｂｔの信号レベルが変化するタイミングｔ０を起点として、信号処理回路１１２Ｐは、予め定められた時間長Ｔｄ１経過後にパルス信号Ｓｐｌ２をＨレベルからＬレベルへ変化させる。一方で、信号処理回路１１１Ｐは、ｔ０から予め定められた時間長Ｔｄ２（Ｔｄ２＞Ｔｄ１）経過後にパルス信号Ｓｐｌ１をＬレベルからＨレベルへ変化させることによって、上述の好ましいターンオフスイッチング動作を実現することができる。この際に、信号処理回路１１１Ｐ及び１１２Ｐは、クロック回路１１８からの共通のクロック信号ＣＬＫの周期数に換算して、時間長Ｔｄ１，Ｔｄ２の経過を検知することができる。同様に、信号処理回路１１１Ｐ，１１２Ｐ，１１１Ｎ，１１２Ｎでは、クロック信号ＣＬＫを用いて、デッドタイムの期間長を設定することが可能である。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１２１
【補正方法】変更
【補正の内容】
【０１２１】
従って、信号処理回路１１１Ｐ，１１２Ｐ，１１１Ｎ，１１２Ｎの間でクロック回路１１８を共有化することで、製造コストを抑制できるとともに、共通のクロック信号ＣＬＫを用いることで、ゲート電圧制御のタイミング調整の精度を向上することが可能である。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１２２
【補正方法】変更
【補正の内容】
【０１２２】
図１２は、実施の形態２に係る電源回路の共有構成を説明するブロック図である。
図１２を参照して、電源回路１１９は、アームを構成する２個のＩＧＢＴ２００の第１ゲートＧ１及び第２ゲートＧ２にそれぞれ対応して配置される複数の信号処理回路１１１Ｐ，１１２Ｐ，１１１Ｎ，１１２Ｎの間で共有される。即ち、信号処理回路１１１Ｐ，１１２Ｐ，１１１Ｎ，１１２Ｎは、共通の電源回路１１９から動作電源電圧Ｖｂの供給を受ける。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１２３
【補正方法】変更
【補正の内容】
【０１２３】
このような構成とすることで、信号処理回路１１１Ｐ，１１２Ｐ，１１１Ｎ，１１２Ｎの各々で動作電源電圧Ｖｂを発生させる構成と比較して、電源回路１１９の配置個数が削減されるので、製造コストを抑制することができる。