【手続補正書】
【提出日】令和2年10月23日(2020.10.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源線に接続され、第１ノードに第１電流を供給し、前記第１ノードと仮想ショートされた第２ノードに第２電流を供給するように構成された第１カレントミラーと、
前記第２ノードと接地線の間の、前記電源線に供給される電源電圧に抵抗が依存するように構成された第１可変抵抗素子と、
を備える
バンドギャップリファレンス回路。
【請求項２】
更に、
前記第１ノードと前記接地線の間の第１ｐｎ接合素子と、
前記第１可変抵抗素子と直列に接続された第２ｐｎ接合素子と、
を備える
請求項１に記載のバンドギャップリファレンス回路。
【請求項３】
更に、前記第２ノードと前記接地線の間に、前記第１可変抵抗素子及び前記第２ｐｎ接合素子と直列に接続された第１抵抗素子を備える
請求項２に記載のバンドギャップリファレンス回路。
【請求項４】
更に、前記第１カレントミラーの第１出力と、前記第２ノードの間に、前記電源電圧に抵抗が依存するように構成された第２可変抵抗素子を備え、
前記第１カレントミラーが前記第１出力で前記第２電流を出力するように構成された
請求項２又は３に記載のバンドギャップリファレンス回路。
【請求項５】
更に、前記第１カレントミラーと前記第２ノードの間に、前記第２可変抵抗素子と直列に接続された第２抵抗素子を備え、
前記第１カレントミラーは、前記第２可変抵抗素子及び前記第２抵抗素子を介して前記第２ノードに前記第２電流を供給するように構成された
請求項４に記載のバンドギャップリファレンス回路。
【請求項６】
更に、前記第１カレントミラーの前記第１電流を出力する第２出力端子と、前記第１ノードの間に、前記電源電圧に抵抗が依存する第３可変抵抗素子を備える
請求項４に記載のバンドギャップリファレンス回路。
【請求項７】
更に、
前記第１カレントミラーと前記第２ノードの間に、前記第２可変抵抗素子と直列に接続された第２抵抗素子と、
前記第１カレントミラーと前記第１ノードの間に、前記第３可変抵抗素子と直列に接続された第３抵抗素子
とを備え、
前記第１カレントミラーは、前記第２可変抵抗素子及び前記第２抵抗素子を介して前記第２ノードに前記第２電流を供給し、前記第３可変抵抗素子及び前記第３抵抗素子を介して前記第１ノードに前記第１電流を供給するように構成された
請求項６に記載のバンドギャップリファレンス回路。
【請求項８】
前記第１ｐｎ接合素子は、ダイオード接続された第１バイポーラトランジスタを含み、
前記第２ｐｎ接合素子は、ダイオード接続された第２バイポーラトランジスタを含む
請求項２乃至７のいずれか１項に記載のバンドギャップリファレンス回路。
【請求項９】
更に、出力ノードと前記電源線の間に電流−電圧変換回路部を備え、
前記第１カレントミラーが、前記出力ノードに第３電流を供給するように構成され、
前記電流−電圧変換回路部が、前記出力ノードから出力される出力電圧を前記第３電流から生成するように構成された
請求項２又は４に記載のバンドギャップリファレンス回路。
【請求項１０】
更に、
前記第１ノードと前記接地線の間に、前記第１ｐｎ接合素子と並列に接続された第２抵抗素子と、
前記第２ノードと前記接地線の間に、前記第２ｐｎ接合素子と並列に接続された第３抵抗素子
とを備える
請求項９に記載のバンドギャップリファレンス回路。
【請求項１１】
前記電流−電圧変換回路部が、前記出力ノードと前記接地線の間に、前記電源電圧に依存する第４可変抵抗素子を備える
請求項９又は１０に記載のバンドギャップリファレンス回路。
【請求項１２】
前記電流−電圧変換回路部が、更に、
前記出力ノードと前記接地線の間の第３ｐｎ接合素子と、
前記第３ｐｎ接合素子と前記第４可変抵抗素子に並列に接続された第５抵抗素子
とを備える
請求項１１に記載のバンドギャップリファレンス回路。
【請求項１３】
前記電流−電圧変換回路部が、更に、前記出力ノードと前記接地線の間に、前記第３ｐｎ接合素子と前記第４可変抵抗素子に直列に接続された第６抵抗素子を備える
請求項１２に記載のバンドギャップリファレンス回路。
【請求項１４】
前記第１ｐｎ接合素子は、第１バイポーラトランジスタを含み、
前記第２ｐｎ接合素子は、第２バイポーラトランジスタを含み、
当該バンドギャップリファレンス回路は、更に、第３ノードと前記接地線の間の第３バイポーラトランジスタを含み、
前記第１バイポーラトランジスタ、前記第２バイポーラトランジスタ及び前記第３バイポーラトランジスタのベースは、前記第３バイポーラトランジスタのコレクタに共通に接続され、
前記第１カレントミラーは、前記第３ノードに第４電流を出力するように構成され、
前記第１ノード、前記第２ノード及び前記第３ノードは、互いに仮想ショートされ、
前記第１電流が、前記第１バイポーラトランジスタのコレクタを流れ、
前記第２電流が、前記第２バイポーラトランジスタのコレクタを流れ、
前記第４電流が、前記第３バイポーラトランジスタのコレクタを流れる
請求項１２又は１３に記載のバンドギャップリファレンス回路。
【請求項１５】
更に、
第５電流を前記第３ノードに供給し、第６電流を前記電流−電圧変換部に供給するように構成された第２カレントミラーと、
前記第１ノードに第１入力が接続され、前記第２ノードに第２入力が接続され、前記第１電流、前記第２電流、前記第３電流及び前記第４電流を制御する第１制御電圧を前記第１カレントミラーに出力するように構成された第１演算増幅器と、
前記第１ノードに第１入力が接続され、前記第３ノードに第２入力が接続され、前記第５電流及び前記第６電流を制御する第２制御電圧を前記第２カレントミラーに出力するように構成された第２演算増幅器
とを備える
請求項１４に記載のバンドギャップリファレンス回路。
【請求項１６】
前記第１可変抵抗素子が、前記電源電圧がゲートに供給されたＮＭＯＳトランジスタを含む
請求項１乃至１３のいずれか一項に記載のバンドギャップリファレンス回路。
【請求項１７】
出力電圧の絶対温度に対する温度依存性を低減する方法であって、
電源線に接続された第１カレントミラーにより、第１ノードに第１電流を供給することと、
前記第１カレントミラーにより、前記第１ノードと仮想ショートされた第２ノードに第２電流を供給することと、
前記電源線に供給される電源電圧に依存する抵抗を有する第１可変抵抗素子を介して、前記第２ノードから接地線に前記第２電流の少なくとも一部を流すことと、
前記第１カレントミラーに接続された出力ノードから前記出力電圧を得ることと、
を含む
方法。
【請求項１８】
更に、
第１ｐｎ接合素子を介して前記第１ノードから前記接地線に前記第１電流の少なくとも一部を流すこと
を含み、
前記第２ノードから前記接地線に前記第２電流の少なくとも一部を流すことは、前記第１可変抵抗素子と、前記第１可変抵抗素子と直列に接続された第２ｐｎ接合素子とを介して前記第２ノードから前記接地線に前記第２電流の少なくとも一部を流すことを含む
請求項１７に記載の方法。
【請求項１９】
前記第２ノードに前記第２電流を供給することは、前記第１カレントミラーにより、前記電源電圧に抵抗が依存する第２可変抵抗素子を介して前記第２電流を前記第２ノードに供給することを含む
請求項１７に記載の方法。
【請求項２０】
前記第１可変抵抗素子が、前記電源電圧がゲートに供給されたＮＭＯＳトランジスタを含む
請求項１７乃至１９のいずれか１項に記載の方法。