【手続補正書】
【提出日】令和2年1月23日(2020.1.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリアレイと、
前記メモリアレイをホスト装置にインターフェイス（ｉｎｔｅｒｆａｃｅ）するために前記メモリアレイに連結されたインターフェイスと、
前記メモリアレイ及び前記インターフェイスに連結されたコントローラと、を備え、
前記インターフェイスは、前記メモリアレイのフィードバック状態情報を前記ホスト装置にインターフェイスするために標準のＤＩＭＭ（Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）ピンアウト（ｐｉｎ  ｏｕｔ）構成から用途変更された複数のコネクション（ｃｏｎｎｅｃｔｉｏｎ）を含み、
前記コントローラは、前記メモリアレイのエラー訂正動作を制御し、そして前記インターフェイスを通じて前記ホスト装置からコマンド（ｃｏｍｍａｎｄ）を受信し、前記受信されたコマンドに応答して、前記エラー訂正動作の結果に関連するフィードバック状態情報を前記インターフェイスを通じて前記ホスト装置に提供し、前記エラー訂正動作の結果が失敗である場合に措置を遂行するように前記ホスト装置に指示するフィードバック状態情報を前記ホスト装置に提供するように前記インターフェイスを制御することを特徴とするメモリモジュール。
【請求項２】
前記コントローラは、前記メモリアレイのリフレッシュ動作をさらに制御し、前記メモリアレイの前記リフレッシュ動作の間、前記リフレッシュ動作が遂行中であることを示すフィードバック状態情報を前記ホスト装置に提供するように前記インターフェイスを制御することを特徴とする請求項１に記載のメモリモジュール。
【請求項３】
前記コントローラは、前記メモリアレイのリフレッシュ動作をさらに制御し、前記メモリアレイの前記リフレッシュ動作の間、フィードバック状態情報を前記ホスト装置に提供するように前記インターフェイスを制御し、
前記フィードバック状態情報は、ランク識別（Ｒａｎｋ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）及びバンク識別（Ｂａｎｋ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）が現在リフレッシュ動作中であることを示し、前記リフレッシュ動作が完了すると、前記ホスト装置に完了したことを知らせることを特徴とする請求項１に記載のメモリモジュール。
【請求項４】
前記コントローラは、前記メモリアレイのスクラビング動作をさらに制御し、前記スクラビング動作が遂行中であることを示すフィードバック状態情報を前記ホスト装置に提供するように前記インターフェイスを制御することを特徴とする請求項１に記載のメモリモジュール。
【請求項５】
前記メモリアレイは、複数の不揮発性メモリセルを含み、
前記コントローラは、前記メモリアレイのウェアレベリング動作をさらに制御し、前記ウェアレベリング動作が遂行中であることを示すフィードバック状態情報を前記ホスト装置に提供するように前記インターフェイスを制御することを特徴とする請求項１に記載のメモリモジュール。
【請求項６】
前記メモリアレイは、複数の不揮発性メモリセルを含み、
前記コントローラは、前記メモリアレイのウェアレベリング動作をさらに制御し、フィードバック状態情報を前記ホスト装置に提供するように前記インターフェイスをさらに制御し、
前記フィードバック状態情報は、前記ウェアレベリング動作が遂行中であることを示すことを特徴とする請求項１に記載のメモリモジュール。
【請求項７】
ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｒｏｙ）及び複数のＮＶＲＡＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を含むメモリセルのアレイを含み、ＤＩＭＭ（Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）で構成されたメモリアレイと、
前記メモリアレイに連結されたコントローラと、を備え、
前記コントローラは、前記メモリアレイのウェアレベリング（ｗｅａｒ−ｌｅｖｅｌｉｎｇ）動作を制御し、ウェアレベリング動作が遂行中であることを示すフィードバック状態情報、及び前記ウェアレベリング動作中に別の動作をスケジュールするようホスト装置に指示するフィードバック状態情報をインターフェイスを通じて前記ホスト装置に提供し、
前記インターフェイスは、標準のＤＩＭＭピンアウト構成で用途変更された複数のコネクションを含むことを特徴とするメモリモジュール。
【請求項８】
前記コントローラは、前記メモリアレイのリフレッシュ動作をさらに制御し、前記リフレッシュ動作が発生したことのフィードバック状態情報を前記ホスト装置に提供することを特徴とする請求項７に記載のメモリモジュール。
【請求項９】
前記コントローラは、前記メモリアレイのエラー訂正動作をさらに制御し、前記エラー訂正動作が完了したこと及び前記エラー訂正動作の結果を示すフィードバック状態情報を前記ホスト装置に提供することを特徴とする請求項７に記載のメモリモジュール。
【請求項１０】
前記コントローラは、前記メモリアレイのスクラビング動作をさらに制御し、前記スクラビング動作が発生したことを示すフィードバック状態情報を前記ホスト装置に提供することを特徴とする請求項７に記載のメモリモジュール。
【請求項１１】
前記ＤＩＭＭは、前記メモリアレイの動作状態を前記ホスト装置にインターフェイスするように標準のＤＩＭＭピンアウト構成で用途変更された複数のコネクションを含むことを特徴とする請求項７に記載のメモリモジュール。
【請求項１２】
メモリセルのアレイを含むメモリアレイと、
インターフェイスと、
前記メモリアレイ及び前記インターフェイスに連結されたコントローラと、を備え、
前記メモリアレイは、前記メモリアレイの動作状態をホスト装置にインターフェイスするように標準のＤＩＭＭピンアウト構成で用途変更された複数のコネクションを含むＤＩＭＭで構成され、
前記インターフェイスは、前記メモリアレイを前記ホスト装置にインターフェイス（ｉｎｔｅｒｆａｃｅ）するために前記ＤＩＭＭの複数のコネクションを含んで前記メモリアレイに連結され、
前記コントローラは、前記メモリアレイの少なくとも１つのリフレッシュ動作を制御し、前記メモリアレイのエラー訂正動作を制御し、前記メモリアレイのスクラビング（ｓｃｒｕｂｂｉｎｇ）動作を制御し、前記メモリアレイのウェアレベリング（ｗｅａｒ−ｌｅｖｅｌｉｎｇ）動作を制御し、前記インターフェイスを通じて前記ホスト装置からコマンドを受信し、前記受信したコマンドに応答して、前記コントローラによって制御される動作に関連するホスト装置にフィードバック状態情報を前記インターフェイスを通じて提供することを特徴とするメモリモジュール。
【請求項１３】
前記コントローラは、前記メモリアレイの前記リフレッシュ動作を制御し、前記メモリアレイの前記リフレッシュ動作の間、前記リフレッシュ動作が遂行中であることを示すフィードバック状態情報を前記ホスト装置に提供するように前記インターフェイスをさらに制御することを特徴とする請求項１２に記載のメモリモジュール。
【請求項１４】
前記コントローラは、前記メモリアレイの前記エラー訂正動作を制御し、前記エラー訂正動作の結果を示すフィードバック状態情報を前記ホスト装置に提供するように前記インターフェイスをさらに制御することを特徴とする請求項１２に記載のメモリモジュール。
【請求項１５】
前記コントローラは、前記エラー訂正動作の結果が失敗（ｆａｉｌｕｒｅ）である場合に措置を遂行するように、前記ホスト装置に指示するフィードバック状態情報を前記ホスト装置に提供するように前記インターフェイスをさらに制御することを特徴とする請求項１４に記載のメモリモジュール。
【請求項１６】
前記コントローラは、前記メモリアレイの前記スクラビング動作を制御し、前記スクラビング動作が遂行中であることを示すフィードバック状態情報を前記ホスト装置に提供するように前記インターフェイスをさらに制御することを特徴とする請求項１２に記載のメモリモジュール。
【請求項１７】
前記メモリアレイは、複数の不揮発性メモリセルを含み、
前記コントローラは、前記メモリアレイの前記ウェアレベリング動作を制御し、前記ウェアレベリング動作が遂行中であることを示すフィードバック状態情報を前記ホスト装置に提供するように前記インターフェイスをさらに制御することを特徴とする請求項１２に記載のメモリモジュール。
【請求項１８】
複数の不揮発性メモリセルを含むメモリアレイと、
前記メモリアレイをホスト装置にインターフェイス（ｉｎｔｅｒｆａｃｅ）するために前記メモリアレイに連結されたインターフェイスと、
前記メモリアレイ及び前記インターフェイスに連結されたコントローラと、を備え、
前記インターフェイスは、前記メモリアレイのフィードバック状態情報を前記ホスト装置にインターフェイスするために標準のＤＩＭＭ（Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）ピンアウト（ｐｉｎ  ｏｕｔ）構成から用途変更された複数のコネクション（ｃｏｎｎｅｃｔｉｏｎ）を含み、
前記コントローラは、前記メモリアレイのウェアレベリング（ｗｅａｒ−ｌｅｖｅｌｉｎｇ）動作を制御し、そして前記インターフェイスを通じて前記ホスト装置からコマンド（ｃｏｍｍａｎｄ）を受信し、前記受信されたコマンドに応答して、前記ウェアレベリング動作が遂行中であることを示すフィードバック状態情報、及び前記ウェアレベリング動作中に別の動作をスケジュールするように前記ホスト装置に指示するフィードバック状態情報を前記インターフェイスを通じて前記ホスト装置に提供するように前記インターフェイスを制御することを特徴とするメモリモジュール。