(57)【要約】    本発明の実施例による多結晶シリコン用マスクには、横方向に形成されているスリットパターンが各々縦方向に同一な幅で複数配列されている第１乃至第４スリット領域を有する。ここで、第１乃至第４スリット領域に配列されているスリットパターンの幅は、横方向に進むほど順次に第１スリット領域のスリットパターン幅（d）の倍数で増加する幅に形成されている。また、横方向に配列されているスリットパターンの中心線は、同一線上に位置し、それぞれの領域に配置されているそれぞれのスリットパターンは、８×dの間隔で配列されている。ここでは、スリットパターンの幅が順次に増加するように第１乃至第４スリット領域を配置しているが、反対に配置することができ、横方向に配列された第１乃至第４スリット領域を縦方向に配置することもできる。
2005510063.tif 000002
【特許請求の範囲】
【請求項１】
照射するレーザビームの透過領域を定義し、一方向に対して順次に減少或いは増加する幅に形成されている複数のスリットパターンが配列されている多結晶シリコン用マスク。
【請求項２】
前記スリットパターンは少なくとも二つ以上の領域に分離され配列されており、それぞれの前記領域で前記スリットパターンは同一の幅で形成されている、請求項１に記載の多結晶シリコン用マスク。
【請求項３】
複数の前記領域で前記方向に配列されている複数のスリットパターンは、対応するものが同一の中心線上に位置する、請求項１に記載の多結晶シリコン用マスク。
【請求項４】
それぞれの前記領域で前記方向に配列されているスリットパターンの幅は、最小の前記スリットパターンの幅に対して倍数の幅を有する、請求項３に記載の多結晶シリコン用マスク。
【請求項５】
絶縁基板の上に非晶質シリコン薄膜を形成する段階と、
透過領域を定義するスリットパターンが一方向に対して順次に減少或いは増加する幅に形成されているスリットパターンが配列されている多結晶シリコン用マスクを利用した順次的側方凝固結晶工程により、前記非晶質シリコン薄膜を結晶化し半導体層を形成する段階と、
前記半導体層を覆うゲート絶縁膜を形成する段階と、  
前記半導体層の前記ゲート絶縁膜の上部にゲート電極を形成する段階と、
前記半導体層に不純物を注入してソース及びドレーン領域を形成する段階と、
前記ゲート電極を覆う層間絶縁膜を形成する段階と、
前記ゲート絶縁膜及び前記層間絶縁膜をエッチングして前記ソース及びドレーン領域を露出する接触孔を各々形成する段階と、
前記接触孔を通じて前記ソース及びドレーン電極と各々連結されるソース及びドレーン電極を各々形成する段階と、を含む薄膜トランジスタの製造方法。
【請求項６】
前記ドレーン電極と連結される画素電極を形成する段階をさらに含む、請求項５に記載の薄膜トランジスタの製造方法。
【請求項７】
前記画素電極は透明な導電物質または反射性を有する導電物質で形成される、請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記スリットパターンは同一の幅で配列されている複数の領域を含み、前記順次的凝固結晶工程は、前記方向に対して前記領域の幅の分前記マスクを移動させながら実施する、請求項５に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶シリコン用マスク及びこれを利用した薄膜トランジスタの製造方法に関し、より詳しくは、非晶質シリコンを多結晶シリコンに結晶化するための多結晶シリコン用マスク、及びこれを利用した薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
一般に液晶表示装置は、電極が形成されている二つの基板及びその間に注入されている液晶物質を含み、二つの基板は周縁に印刷されて、液晶物質を封じ込めるシール材で結合されており、二つの基板の間に散布されているスペーサにより支持されている。
【０００３】
このような液晶表示装置は、二つの基板の間に注入されている異方性誘電率を有する液晶物質に電極を利用して電界を印加し、この電界の強さを調節して基板を透過する光の量を調節することにより画像を表示する装置である。この時、電極に伝達される信号を制御するために、薄膜トランジスタを使用する。液晶表示装置に用いられる最も一般的な薄膜トランジスタは、非晶質シリコンを半導体層として使用するものである。
【０００４】
このような非晶質シリコン薄膜トランジスタは、大略０．５〜１cm２/Vsec程度の電流移動度（mobility）を有し、液晶表示装置のスイッチング素子としては使用可能であるが、移動度が小さい。そのため、液晶パネルに直接駆動回路を形成するのには適しないという短所がある。
【０００５】
したがって、このような問題点を克服するために、電流移動度が大略２０〜１５０cm２/Vsec程度になる多結晶シリコンを半導体層として使用する多結晶シリコン薄膜トランジスタ液晶表示装置が開発されている。多結晶シリコン薄膜トランジスタは比較的に高い電流移動度を持っているので、駆動回路を液晶パネルに内蔵するチップインガラス（Chip In Glass）を実現することができる。
【０００６】
多結晶シリコンの薄膜を形成する技術としては、基板の上部に直接多結晶シリコンを高温で蒸着する方法、非晶質シリコンを積層して６００℃程度の高温で結晶化する凝固結晶化方法、非晶質シリコンを積層しレーザなどを利用して熱処理する方法などが開発された。しかし、このような方法は、高温の工程が要求されるため、液晶パネル用ガラス基板に適用するのが難しく、不均一な結晶粒界によって薄膜トランジスタ間の電気的な特性に対する均一度を低下させるという短所を有している。
【０００７】
このような問題点を解決するために、結晶粒界の分布を人為的に調節することができる順次的側方凝固結晶化（sequential lateral solidification）工程が開発された。これは、多結晶シリコンのグレーンがレーザ照射された液相領域と、レーザ照射されなかった固相領域との境界で、その境界面に対して垂直方向に成長するということを利用した技術である。この時、レーザビームは、スリット模様を有するマスクの透過領域を通過して、非晶質シリコンを完全に溶かして、非晶質シリコン層にスリット模様の液相領域を形成する。次に、液化した非晶質シリコンは、冷却されながら結晶化するが、結晶はレーザ照射されなかった固相領域の境界からその境界面に対して垂直方向に成長し、液相領域の中央で互いに出会えばグレーン等の成長は止まる。このような工程を反復的にマスクのスリットをグレーンの成長方向に移動しながら実施すれば、順次的側方凝固結晶化は全領域を通じて実施される。
【０００８】
しかし、スリットの幅が大きすぎると、スリットの境界面から成長する粒子の結晶粒がスリットの中央まで成長できず、スリットの中央部分には、同種核生成（homogeneous nucleation）によって小さい粒子が形成されたりする。このような問題を解決するために、スリットパターンを二つの領域に分離して形成し、二つの領域のスリットパターンは、互いにずれるように配置して、全領域にレーザを照射して結晶化する方法が開発された。しかし、この方式を利用しても結晶粒子の大きさをスリットパターンの大きさ以上に形成することはできないので、結晶粒サイズを調節するのに限界がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、粒子サイズを大きくし、半導体層でチャンネルが形成される活性領域では結晶粒界を最少化できる多結晶シリコン用マスク、及びこれを利用した薄膜トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
前記のような課題を解決するために本発明では、非晶質シリコンを多結晶シリコンに結晶化するための多結晶シリコン用マスクに、レーザビームの透過領域を画定するスリットパターンが所定の方向に対して順次に増加或いは減少する幅を有しながら配列されている。
【００１１】
スリットパターンは少なくとも二つ以上の領域に分離されて配列され、それぞれの領域でスリットパターンは同一の幅に形成されるのが好ましい。複数の領域で一方向に配列されている複数のスリットパターンは、対応するものが同一の中心線上に位置するのが好ましく、それぞれの領域で一方向に配列されているスリットパターンの幅は、最小のスリットパターンの幅に対して倍数の幅を有するのが好ましい。
【００１２】
このようなマスクを利用して薄膜トランジスタを製造する時に、順次的凝固結晶化工程は、一方向に対して領域幅の分マスクを移動させながら実施する。
【発明の効果】
【００１３】
本発明では、順次に増加する幅に形成されているスリットパターンが配列されている多結晶シリコン用マスクを利用して非晶質シリコンを結晶化することにより、所望の大きさの多結晶シリコン粒子を調節し、半導体層を形成することができる。これにより、多結晶シリコン薄膜トランジスタの電流移動度を極大化することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付した図面を参照して本発明の実施例による多結晶シリコン用マスク及びこれを利用した薄膜トランジスタの製造方法について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
【００１５】
図１はレーザを照射して非晶質シリコンを多結晶シリコンに結晶化する順次的側方凝固結晶工程を概略的に示した概略図であり、図２は順次的側方凝固結晶工程により非晶質シリコンが多結晶シリコンに結晶化される過程での多結晶シリコンの微細構造を示した図面である。
【００１６】
図１のように、順次的側方凝固結晶工程は、スリットパターンで形成されている透過領域３１０を有するマスク３００を用いて、レーザビームを照射して絶縁基板の上に形成されている非晶質シリコン層２００を局部的に完全に溶かし、透過領域３１０に対応する非晶質シリコン層２００に液相領域２１０を形成する。この時、多結晶シリコンのグレーンは、レーザ照射された液相領域２１０と、レーザ照射されなかった固相領域２２０の境界でその境界面に対して垂直方向に成長する。グレーンの成長は、液相領域の中央で互いに出会えば止まり、マスクのスリットパターンをグレーンの成長方向に移動しながらレーザビームを照射すれば、グレーンの側方成長は継続して進行され、所望の様々な粒子サイズを決定することができる。図２は、スリットパターンが水平方向に形成されているマスクを用いて順次的側方凝固結晶工程を実施した場合の、多結晶シリコンのグレーン構造を示したものである。これより、グレーンはスリットパターンに対して垂直に成長し垂直方向に成長したことが分かる。本発明の実施例では、グレーンを所望のサイズに水平（横）または垂直（縦）方向に成長させるために、スリットパターンの幅が水平または垂直方向に対して順次に増加或いは減少しながら配置されている。これについて図面を参照して具体的に説明する。
【００１７】
図３は、本発明の実施例による非晶質シリコンを多結晶シリコンに結晶化するための多結晶シリコン用マスクの構造を具体的に示した平面図である。
【００１８】
図３のように、本発明の実施例による多結晶シリコン用マスク１００には、横方向に形成されているスリットパターン１１、１２、１３、１４が各々縦方向に同一な幅で複数配列されている第１乃至第４スリット領域１０１、１０２、１０３、１０４を有する。ここで、第１乃至第４スリット領域１０１、１０２、１０３、１０４に配列されているスリットパターン１１、１２、１３、１４の幅は、横方向に進めるほど順次に第１スリット領域１０１のスリットパターン１１幅（d）の倍数で増加する幅に形成される。また、横方向に配列されているスリットパターン１１、１２、１３、１４の中心線は同一線上に位置し、それぞれの領域１０１、１０２、１０３、１０４に配置されているそれぞれのスリットパターン１１、１２、１３、１４は８×dの間隔で配列されている。ここでは、スリットパターン１１、１２、１３、１４の幅が順次に増加するように第１乃至第４スリット領域１０１、１０２、１０３、１０４を配置しているが、反対に配置することもできる。横方向に配列された第１乃至第４スリット領域１０１、１０２、１０３、１０４を縦方向に配置することもできる。勿論スリット領域を追加または減少させ、最大スリットパターンを４d以上或いは以下に形成することもできる。このような条件によりそれぞれの領域１０１、１０２、１０３、１０４に形成されているスリットパターン１１、１２、１３、１４間の間隔も変わる。
【００１９】
このような本発明の実施例に基づいて、マスクを利用して基板の上の非晶質シリコン層にレーザを照射して側方凝固結晶工程を実施する時には、マスク長さの１/４のスリット領域１０１、１０２、１０３、１０４の幅（A…図３で見た左右方向の寸法）の分移動しながらレーザを照射して液相領域を形成する。この時、任意位置の非晶質シリコン層は、第１乃至第４スリット領域１０１、１０２、１０３、１０４に対して各々レーザ照射を受け、第１乃至第４スリット領域１０１、１０２、１０３、１０４を通じてレーザが照射されるたびに多結晶シリコン層の結晶粒はスリットパターンの境界面に対して垂直方向に成長する。これについて図４Ａ乃至図４Ｂを参照して具体的に説明する。
【００２０】
図４Ａ乃至図４Ｂは、図３の多結晶シリコン用マスクを用いた順次的側方凝固結晶工程において成長するグレーンの構造を工程順に示した図面である。
【００２１】
まず、第４スリット領域１０４を通じてレーザを照射する場合には、図４Ａのように、第４スリット領域１０４に対応する非晶質シリコン層は液相領域が形成され、固相領域の境界からその境界面に対して垂直方向に結晶粒のグレーンは１/２×dの分成長する。
【００２２】
次に、マスク１００をA距離の分移動して、第３スリット領域１０３を通じてレーザを照射する場合には、図４Ｂのように、以前の工程で成長した粒子がシード（seed）となり、結晶粒のグレーンは再び１/２×dの分成長し粒子の全体長さはdとなる。
【００２３】
次いで、マスク１００をA距離の分各々移動して、第２及び第１スリット領域１０２，１０１を通じてレーザを照射する場合には、図４Ｃ及び図４Ｄのように、以前の工程で成長した粒子がシード（seed）となり、結晶粒のグレーンは各々１/２×dの分成長し粒子の全体長さは３/２×dになり、最終的には２×dとなる。
【００２４】
このように、マスク１００を左側から右側に移動しながら、第１次の順次的凝固結晶工程を実施すれば、ケイ素層にはグレーンの長さが２dである粒子に多結晶化された領域と、スリットパターン間に対応して４dの幅を有して、結晶化が行われていない領域が形成される。次に、結晶化が行われていない領域に、第１乃至第４スリット領域１０１、１０２、１０３、１０４が対応するように、マスク１００を垂直方向に４d程移動した後、左側から右に移動しながら再び第２次の順次的固相結晶工程を実施する。このようにすれば、第１次の順次的凝固結晶工程で形成された粒子がシードになり、第２次の順次的凝固結晶工程で再びグレーンの長さが２d程成長し、最終的に粒子の長さは４dとなる。
【００２５】
前記では、粒子の長さを４dに形成する実施例について説明したが、マスクのスリットパターン領域をn段階とし、図３のように、スリットパターンを順次に減少或いは増加するように配置して順次的凝固結晶化を進めれば、n×dの長さを有する多結晶シリコン粒子を形成することができる。
【００２６】
次に、このような本発明の実施例によるマスクを利用した薄膜トランジスタの製造方法について説明する。
【００２７】
図５は本発明の実施例による多結晶シリコン薄膜トランジスタの構造を示した断面図であり、図６Ａ乃至図６Ｅは本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順によって示した断面図である。ここでは、薄膜トランジスタが画素電極を共に有する構造を例として挙げているが、本発明の薄膜トランジスタの製造方法は、液晶パネルの上部に駆動集積回路を設計するための半導体素子の製造方法にも適用できる。
【００２８】
図５のように、絶縁基板１０のチャンネル領域２１及びチャンネル領域２１を中心にして両側に各々形成されているソース及びドレーン領域２２、２３を有し、多結晶シリコンからなる半導体層２０が形成されている。ここで、ソース及びドレーン領域２２、２３は、n型またはp型の不純物がドーピングされ、シリサイド層を含むことができる。基板１０の上部には、半導体層２０を覆う酸化ケイ素（SiO２）や窒化ケイ素（SiNx）からなるゲート絶縁膜３０が形成され、チャンネル領域２１上部のゲート絶縁膜３０上部にはゲート電極４０が形成されている。ゲート絶縁膜３０上部には、ゲート電極４０を覆う層間絶縁膜５０が形成され、ゲート絶縁膜３０及び層間絶縁膜５０は、半導体層２０のソース及びドレーン領域２２、２３を露出する接触孔５２、５３を有する。層間絶縁膜５０の上部には、接触孔５２を通じてソース領域２２と連結されているソース電極６２と、ゲート電極４０を中心にしてソース電極６２と対向して接触孔５３を通じてドレーン領域２３と連結されているドレーン電極６３が形成されている。層間絶縁膜５０は保護絶縁膜７０で覆われ、保護絶縁膜７０には、ドレーン電極６３を露出する接触孔７３が形成されている。保護絶縁膜７０の上部には、ＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）または反射性を有する導電物質からなる画素電極８０が形成され、接触孔７３を通じてドレーン電極６３と連結されている。
【００２９】
このような本発明の実施例による薄膜トランジスタの製造方法では、まず図６Ａのように、基板１０の上部に非晶質シリコンを低圧化学気相蒸着またはプラズマ化学気相蒸着またはスパッタリング方法で積層しパターニングして非晶質シリコン薄膜を形成する。
【００３０】
次に、図６Ｂのように、図３のようなマスクを利用して非晶質シリコン薄膜にレーザビームを照射して液相領域を形成した後、グレーンを成長させる順次的側方凝固結晶工程を進行して多結晶シリコンの半導体層２０を形成する。このようにすれば、多結晶シリコンからなる半導体層のグレーンを所望の大きさに形成することができるので、薄膜トランジスタの電流移動度を極大化することができる。
【００３１】
次に、図６Ｃのように、酸化ケイ素（SiN２）や窒化ケイ素を蒸着してゲート絶縁膜３０を形成する。その後、ゲート配線用伝導性物質を蒸着し、パターニングしてゲート電極４０を形成する。
【００３２】
次に、図６Ｃのように、ゲート電極４０をマスクとして半導体層２０にn型またはp型の不純物をイオン注入し活性化してソース及びドレーン領域２２、２３を形成する。この時、ソース及びドレーン領域２２、２３の間は、チャンネル領域２１と定義される。
【００３３】
次に、図６Ｄのように、ゲート絶縁膜３０の上部にゲート電極４０を覆う層間絶縁膜５０を形成した後、ゲート絶縁膜３０と共にパターニングして、半導体層２０のソース及びドレーン領域２２、２３を露出する接触孔５２、５３を形成する。
【００３４】
次に、図６Ｅのように、絶縁基板１０の上部にデータ配線用金属を蒸着しパターニングして、接触孔５２、５３を通じてソース及びドレーン領域２２、２３と各々連結されるソース及びドレーン電極６２、６３を形成する。
【００３５】
次に、図５のように、その上部に保護絶縁膜７０を塗布した後、パターニングしてドレーン電極６３を露出する接触孔７３を形成する。次いで、ＩＴＯまたはＩＺＯのような透明導電物質または優れた反射率を有する導電物質を積層しパターニングして画素電極８０を形成する。
【００３６】
本発明では、順次に増加する幅に形成されているスリットパターンが配列されている多結晶シリコン用マスクを利用して非晶質シリコンを結晶化することにより、所望の大きさに多結晶シリコン粒子を調節して半導体層を形成することができる。これにより、多結晶シリコン薄膜トランジスタの電流移動度を極大化することができる。
【図面の簡単な説明】
【００３７】
【図１】レーザを照射して非晶質シリコンを多結晶シリコンに結晶化する順次的側方凝固結晶工程を概略的に示した概略図である。
【図２】順次的側方凝固結晶工程により非晶質シリコンが多結晶シリコンに結晶化される過程における、多結晶シリコンの微細構造を示した図面である。
【図３】本発明の実施例による非晶質シリコンを多結晶シリコンに結晶化するための多結晶シリコン用マスクの構造を示した平面図である。
【図４Ａ】本発明の実施例によるマスクを利用して順次的側方凝固結晶工程を進行する時、非晶質シリコンが多結晶シリコンに結晶化する過程における、多結晶シリコンの微細構造を示した図面である。
【図４Ｂ】本発明の実施例によるマスクを利用して順次的側方凝固結晶工程を進行する時、非晶質シリコンが多結晶シリコンに結晶化する過程における、多結晶シリコンの微細構造を示した図面である。
【図４Ｃ】本発明の実施例によるマスクを利用して順次的側方凝固結晶工程を進行する時、非晶質シリコンが多結晶シリコンに結晶化する過程における、多結晶シリコンの微細構造を示した図面である。
【図４Ｄ】本発明の実施例によるマスクを利用して順次的側方凝固結晶工程を進行する時、非晶質シリコンが多結晶シリコンに結晶化する過程における、多結晶シリコンの微細構造を示した図面である。
【図５】本発明の実施例による多結晶シリコン薄膜トランジスタの構造を示した断面図である。
【図６Ａ】本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順によって示した断面図である。
【図６Ｂ】本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順によって示した断面図である。
【図６Ｃ】本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順によって示した断面図である。
【図６Ｄ】本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順によって示した断面図である。
【図６Ｅ】本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順によって示した断面図である。
【図１】
2005510063.tif 000003
【図２】
2005510063.tif 000004
【図３】
2005510063.tif 000005
【図４Ａ】
2005510063.tif 000006
【図４Ｂ】
2005510063.tif 000007
【図４Ｃ】
2005510063.tif 000008
【図４Ｄ】
2005510063.tif 000009
【図５】
2005510063.tif 000010
【図６Ａ】
2005510063.tif 000011
【図６Ｂ】
2005510063.tif 000012
【図６Ｃ】
2005510063.tif 000013
【図６Ｄ】
2005510063.tif 000014
【図６Ｅ】
2005510063.tif 000015
【手続補正書】
【提出日】平成16年7月15日(2004.7.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
このような本発明の実施例による薄膜トランジスタの製造方法では、まず図６Ａのように、基板１０の上部に非晶質シリコンを低圧化学気相蒸着またはプラズマ化学気相蒸着またはスパッタリング方法で積層して非晶質シリコン薄膜２５を形成する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
次に、図６Ｂのように、図３のようなマスクを利用して非晶質シリコン薄膜にレーザビームを照射して液相領域を形成した後、グレーンを成長させる順次的側方凝固結晶工程を進行して多結晶シリコン層を形成しパターニングして半導体層２０を形成する。このようにすれば、多結晶シリコンからなる半導体層のグレーンを所望の大きさに形成することができるので、薄膜トランジスタの電流移動度を極大化することができる。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図６Ａ
【補正方法】変更
【補正の内容】
【図６Ａ】
2005510063.tif 000016
【国際調査報告】
2005510063.tif 000017