【手続補正書】
【提出日】令和2年10月6日(2020.10.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
セル領域および外周領域を有し、前記セル領域にジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置であって、
主表面（１ａ）および裏面（１ｂ）を有し、第１導電型の炭化珪素で構成された基板（１）と、前記主表面の上に形成され、前記基板よりも低不純物濃度の第１導電型の炭化珪素で構成された第１導電型層（２）と、を備えた炭化珪素半導体基板（１、２）を有し、
前記セル領域には、
前記第１導電型層における前記基板と反対側に形成され、前記第１導電型層よりも第１導電型不純物濃度が高くされると共に前記第１導電型層と連結されたＪＦＥＴ部（３）と、
前記主表面と平行な一方向における前記ＪＦＥＴ部を挟んだ両側に配置され、第２導電型の炭化珪素にて構成された電界ブロック層（４）と、
前記電界ブロック層および前記ＪＦＥＴ部の上に形成され、前記第１導電型層よりも第１導電型不純物濃度が高くされると共に前記ＪＦＥＴ部と連結されており、第１導電型の炭化珪素で構成された電流分散層（５）と、
前記電流分散層の表面から該電流分散層を貫通して前記電界ブロック層に達し、第２導電型の炭化珪素で構成された連結層（６）と、
前記電流分散層および前記連結層に接し、前記電流分散層に対してショットキー接触させられたショットキー電極（１０）と、
前記裏面に形成された裏面電極（１１）と、
が備えられており、
前記ＪＦＥＴ部の下面の深さが前記電界ブロック層の下面の深さよりも深くされ、
前記電界ブロック層の厚みが０．５〜１．５μｍとされているジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置。
【請求項２】
セル領域および外周領域を有し、前記セル領域にジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置であって、
主表面（１ａ）および裏面（１ｂ）を有し、第１導電型の炭化珪素で構成された基板（１）と、前記主表面の上に形成され、前記基板よりも低不純物濃度の第１導電型の炭化珪素で構成された第１導電型層（２）と、を備えた炭化珪素半導体基板（１、２）を有し、
前記セル領域には、
前記第１導電型層における前記基板と反対側に形成され、前記第１導電型層よりも第１導電型不純物濃度が高くされると共に前記第１導電型層と連結されたＪＦＥＴ部（３）と、
前記主表面と平行な一方向における前記ＪＦＥＴ部を挟んだ両側に配置され、第２導電型の炭化珪素にて構成された電界ブロック層（４）と、
前記電界ブロック層および前記ＪＦＥＴ部の上に形成され、前記第１導電型層よりも第１導電型不純物濃度が高くされると共に前記ＪＦＥＴ部と連結されており、第１導電型の炭化珪素で構成された電流分散層（５）と、
前記電流分散層の表面から該電流分散層を貫通して前記電界ブロック層に達し、第２導電型の炭化珪素で構成された連結層（６）と、
前記電流分散層および前記連結層に接し、前記電流分散層に対してショットキー接触させられたショットキー電極（１０）と、
前記裏面に形成された裏面電極（１１）と、
が備えられ、
前記電界ブロック層と前記連結層とは、互いに交差する方向もしくは同じ方向において、複数本が延設されたストライプ状とされているジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置。
【請求項３】
セル領域および外周領域を有し、前記セル領域にジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置であって、
主表面（１ａ）および裏面（１ｂ）を有し、第１導電型の炭化珪素で構成された基板（１）と、前記主表面の上に形成され、前記基板よりも低不純物濃度の第１導電型の炭化珪素で構成された第１導電型層（２）と、を備えた炭化珪素半導体基板（１、２）を有し、
前記セル領域には、
前記第１導電型層における前記基板と反対側に形成され、前記第１導電型層よりも第１導電型不純物濃度が高くされると共に前記第１導電型層と連結されたＪＦＥＴ部（３）と、
前記主表面と平行な一方向における前記ＪＦＥＴ部を挟んだ両側に配置され、第２導電型の炭化珪素にて構成された電界ブロック層（４）と、
前記電界ブロック層および前記ＪＦＥＴ部の上に形成され、前記第１導電型層よりも第１導電型不純物濃度が高くされると共に前記ＪＦＥＴ部と連結されており、第１導電型の炭化珪素で構成された電流分散層（５）と、
前記電流分散層の表面から該電流分散層を貫通して前記電界ブロック層に達し、第２導電型の炭化珪素で構成された連結層（６）と、
前記電流分散層および前記連結層に接し、前記電流分散層に対してショットキー接触させられたショットキー電極（１０）と、
前記裏面に形成された裏面電極（１１）と、
が備えられ、
前記電界ブロック層は、前記一方向と交差する方向に複数本延設されたストライプ状とされ、
前記連結層は、前記電界ブロック層が延設された方向と交差する方向に延設された部分を有し、
前記電界ブロック層と前記連結層とが交差して互いに重なり合う交点において連結されているジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置。
【請求項４】
前記連結層は、前記電界ブロック層が延設された方向と交差する方向に複数本が延設されたストライプ状とされている請求項３に記載のジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置。
【請求項５】
前記ＪＦＥＴ部のうち複数本の前記電界ブロック層に挟まれた部分はストライプ状とされており、該ＪＦＥＴ部のうちのストライプ状とされた部分の幅をｘ、第１導電型不純物濃度をｙとして
［数１］
２×１０１６ｘ−１．７２８≧ｙ
および
［数２］
−２×１０１７ｘ＋３×１０１７≦ｙ
を満たしている請求項３または４に記載のジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置。
【請求項６】
セル領域および外周領域を有し、前記セル領域にジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置であって、
主表面（１ａ）および裏面（１ｂ）を有し、第１導電型の炭化珪素で構成された基板（１）と、前記主表面の上に形成され、前記基板よりも低不純物濃度の第１導電型の炭化珪素で構成された第１導電型層（２）と、を備えた炭化珪素半導体基板（１、２）を有し、
前記セル領域には、
前記第１導電型層における前記基板と反対側に形成され、前記第１導電型層よりも第１導電型不純物濃度が高くされると共に前記第１導電型層と連結されたＪＦＥＴ部（３）と、
前記主表面と平行な一方向における前記ＪＦＥＴ部を挟んだ両側に配置され、第２導電型の炭化珪素にて構成された電界ブロック層（４）と、
前記電界ブロック層および前記ＪＦＥＴ部の上に形成され、前記第１導電型層よりも第１導電型不純物濃度が高くされると共に前記ＪＦＥＴ部と連結されており、第１導電型の炭化珪素で構成された電流分散層（５）と、
前記電流分散層の表面から該電流分散層を貫通して前記電界ブロック層に達し、第２導電型の炭化珪素で構成された連結層（６）と、
前記電流分散層および前記連結層に接し、前記電流分散層に対してショットキー接触させられたショットキー電極（１０）と、
前記裏面に形成された裏面電極（１１）と、
が備えられ、
前記電界ブロック層は、格子状とされているジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置。
【請求項７】
前記ＪＦＥＴ部の下面の深さが前記電界ブロック層の下面の深さよりも深くされ、
前記電界ブロック層の厚みが０．５〜１．５μｍとされている請求項２ないし６のいずれか１つに記載のジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置。
【請求項８】
前記連結層の下面の深さが前記電界ブロック層の上面の深さよりも深くされている請求項１ないし７のいずれか１つに記載のジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置。
【請求項９】
前記電流分散層および前記ＪＦＥＴは、前記セル領域のみに形成されている請求項１ないし８のいずれか１つに記載のジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置。
【請求項１０】
前記ショットキー電極は、Ｔｉ、Ａｌ、ＡｌＳｉ、Ｍｏ、ＭｏＮ、Ｎｉ、Ａｕ、Ｐｔのいずれか１つもしくは複数によって構成されている請求項１ないし９のいずれか１つに記載のジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置。
【請求項１１】
セル領域および外周領域を有し、前記セル領域にジャンクションバリアショットキーダイオードが備えられる炭化珪素半導体装置の製造方法であって、
主表面（１ａ）および裏面（１ｂ）を有し、第１導電型の炭化珪素で構成された基板（１）と、前記主表面の上に形成され、前記基板よりも低不純物濃度の第１導電型の炭化珪素で構成された第１導電型層（２）と、を備えた炭化珪素半導体基板（１、２）を用意することと、
前記セル領域において、前記第１導電型層に対して第１導電型不純物をイオン注入することで、前記第１導電型層よりも第１導電型不純物濃度が高くされると共に前記第１導電型層と連結されるＪＦＥＴ部（３）、および、該ＪＦＥＴ部の上に配置されて該ＪＦＥＴ部に連結される電流分散層（５）を形成することと、
前記ＪＦＥＴ部内に第２導電型不純物をイオン注入することで、前記主表面と平行な一方向における前記ＪＦＥＴ部を挟んだ両側に、第２導電型の炭化珪素にて構成される電界ブロック層（４）を形成することと、
前記電流分散層内に第２導電型不純物をイオン注入することで、前記電流分散層の表面から該電流分散層を貫通して前記電界ブロック層に達し、第２導電型の炭化珪素で構成される連結層（６）を形成することと、
前記電流分散層および前記連結層に接し、前記電流分散層に対してショットキー接触させられるショットキー電極（１０）を形成することと、
前記裏面に裏面電極（１１）を形成することと、
を含むジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置の製造方法。
【請求項１２】
前記外周領域において、前記第１導電型層の表面から第２導電型不純物をイオン注入することで、前記セル領域を囲む耐圧構造を構成する第２導電型層（８）を形成することを含む請求項１１に記載のジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置の製造方法。
【請求項１３】
セル領域および外周領域を有し、前記セル領域にジャンクションバリアショットキーダイオードが備えられる炭化珪素半導体装置の製造方法であって、
主表面（１ａ）および裏面（１ｂ）を有し、第１導電型の炭化珪素で構成された基板（１）と、前記主表面の上に形成され、前記基板よりも低不純物濃度の第１導電型の炭化珪素で構成された第１導電型層（２）と、を備えた炭化珪素半導体基板（１、２）を用意することと、
前記セル領域において、前記第１導電型層に対して第１導電型不純物をイオン注入することで、前記第１導電型層よりも第１導電型不純物濃度が高くされると共に前記第１導電型層と連結されるＪＦＥＴ部（３）を形成することと、
前記ＪＦＥＴ部内に第２導電型不純物をイオン注入することで、前記主表面と平行な一方向における前記ＪＦＥＴ部を挟んだ両側に、第２導電型の炭化珪素にて構成される電界ブロック層（４）を形成することと、
前記セル領域および前記外周領域において、前記ＪＦＥＴ部および前記電界ブロック層の上を含め、前記第１導電型層の上に第１導電型のエピタキシャル膜（２０）を形成することにより、前記セル領域において前記ＪＦＥＴ部と連結される第１導電型の電流分散層（５）を形成すると共に、前記外周領域において第１導電型の炭化珪素層（７）を形成することと、
前記電流分散層内に第２導電型不純物をイオン注入することで、前記電流分散層の表面から該電流分散層を貫通して前記電界ブロック層に達し、第２導電型の炭化珪素で構成される連結層（６）を形成することと、
前記電流分散層および前記連結層に接し、前記電流分散層に対してショットキー接触させられるショットキー電極（１０）を形成することと、
前記裏面に裏面電極（１１）を形成することと、
を含み、
前記ＪＦＥＴ部を形成することと前記電界ブロック層を形成することでは、前記ＪＦＥＴ部の下面の深さが前記電界ブロック層の下面の深さよりも深くされ、前記電界ブロック層の厚みが０．５〜１．５μｍとされるようにする、ジャンクションバリアショットキーダイオードが備えられた炭化珪素半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記目的を達成するため、請求項１、２、３および６に記載の発明では、セル領域に、第１導電型層における基板と反対側に形成され、第１導電型層よりも第１導電型不純物濃度が高くされると共に第１導電型層と連結されたＪＦＥＴ部（３）と、主表面と平行な一方向におけるＪＦＥＴ部を挟んだ両側に配置され、第２導電型の炭化珪素にて構成された電界ブロック層（４）と、電界ブロック層およびＪＦＥＴ部の上に形成され、第１導電型層よりも第１導電型不純物濃度が高くされると共にＪＦＥＴ部と連結されており、第１導電型の炭化珪素で構成された電流分散層（５）と、電流分散層の表面から該電流分散層を貫通して電界ブロック層に達し、第２導電型の炭化珪素で構成された連結層（６）と、電流分散層および連結層に接し、電流分散層に対してショットキー接触させられたショットキー電極（１０）と、裏面に形成された裏面電極（１１）と、が備えられたＪＢＳを有している。