(57)【要約】  電子部品、電子部品が実装される回路基板、および、電子部品と回路基板との間に介在し、それらを相互に電気的に接続するインタポーザを有して成る実装体であって、インタポーザが少なくとも２つのサブ・インタポーザから構成され、その少なくとも２つのサブ・インタポーザが、電子部品および回路基板の電極端子形成領域にのみ及ぶように同一平面上に設けられていることを特徴とする実装体。
2011030504.tif 000002
【特許請求の範囲】
【請求項１】
電子部品、
前記電子部品が実装される回路基板、および
前記電子部品と前記回路基板との間に介在し、それらを相互に電気的に接続するインタポーザ
を有して成る実装体であって、
前記インタポーザが少なくとも２つのサブ・インタポーザから構成され、該少なくとも２つのサブ・インタポーザが、前記電子部品および前記回路基板の電極端子形成領域にのみ及ぶように同一平面上に設けられていることを特徴とする、実装体。
【請求項２】
前記少なくとも２つのサブ・インタポーザが、同一の基材から切り出されたものであって、相互に同一の材質から形成されていることを特徴とする、請求項１に記載の実装体。
【請求項３】
前記電子部品が半導体チップであり、
前記少なくとも２つのサブ・インタポーザが、前記半導体チップを構成する半導体物質を含んで成ることを特徴とする、請求項１に記載の実装体。
【請求項４】
前記半導体物質がシリコンであることを特徴とする、請求項３に記載の実装体。
【請求項５】
前記少なくとも２つのサブ・インタポーザが、同一平面上で相互に離隔して設けられていることを特徴とする、請求項１に記載の実装体。
【請求項６】
前記少なくとも２つのサブ・インタポーザが、同一平面上で環を成すように設けられていることを特徴とする、請求項１に記載の実装体。
【請求項７】
請求項１に記載の実装体に使用されるインタポーザであって、
前記インタポーザが少なくとも２つのサブ・インタポーザから構成され、また
各々のサブ・インタポーザが第１表面およびそれに対向する第２表面を有して成り、各々のサブ・インタポーザにおいて第１表面に設けられた端子接点と第２表面に設けられた端子接点とが相互に電気的に接続されていることを特徴とするインタポーザ。
【請求項８】
実装体を製造するための方法であって、
（ｉ）ウエハを用意する工程、
（ｉｉ）前記ウエハを切断して複数のインタポーザ前駆体を得る工程、
（ｉｉｉ）前記インタポーザ前駆体の各々において対向表面間を電気的に接続する導通部を設けてサブ・インタポーザを複数形成する工程、
（ｉｖ）前記サブ・インタポーザの少なくとも２つを回路基板の上に搭載する工程、および
（ｖ）前記サブ・インタポーザの上に電子部品を搭載する工程
を含んで成り、
前記工程（ｉｖ）では、前記少なくとも２つのサブ・インタポーザを前記回路基板の電極端子形成領域にのみ搭載し、また
前記工程（ｖ）では、前記少なくとも２つのサブ・インタポーザが前記電子回路の電極端子領域にのみ及ぶように前記電子部品を搭載することを特徴とする、製造方法。
【請求項９】
前記工程（ｖ）で用いる電子部品が半導体チップであって、該半導体チップを前記工程（ｉ）で用意されるウエハから得ることを特徴とする、請求項８に記載の製造方法。
【請求項１０】
第１インタポーザを含む第１実装体と第２インタポーザを含む第２実装体の２種類の実装体を製造することを特徴としており、
前記工程（ｉｉ）では、直線的なダイシング操作を複数組み合わせることによって前記ウエハの切断を行い、それによって、前記工程（ｉ）で用意された矩形状ウエハの全てが使用されるように第１インタポーザ用の複数のインタポーザ前駆体と、第２インタポーザ用の複数のインタポーザ前駆体とを得ることを特徴とする、請求項８に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品実装体及びその製造方法、並びにかかる実装体に使用されるインタポーザに関する。より詳細には、インタポーザによりファンアウトが施された電子部品実装体及びその製造方法、並びにそれらに使用されるインタポーザに関する。
【背景技術】
【０００２】
プリント回路基板上に集積回路デバイスが搭載された実装体では、微細化する集積回路デバイスの端子パッドの面積が小さく、また、小さなパッドピッチを有するような製作が可能である。従って、多くの場合、集積回路デバイスの端子パッドのピッチはファインピッチに構成されている。しかしながら、一般的には、集積回路デバイスのパッドピッチと比較して、システムを構成するプリント回路基板のパッドピッチは非常に大きく設計されている。プリント回路基板と集積回路デバイスとを相互接続するためのインタポーザは、集積回路のパッドピッチと同等のピッチを有するものは非常に高価であるか、もしくは存在していない。そのため、集積回路デバイスの基材となるシリコンを用い、集積回路デバイスの製造プロセスにより得ることができるシリコンインタポーザを用いる場合がある。かかる場合、シリコンインタポーザを介してプリント回路基板もしくはプリント回路基板上に集積回路デバイスを搭載する低コストな実装が可能となる。【０００３】
図１１に示すように、従来のシリコンインタポーザ８００は、その上部表面上に配置された“集積回路デバイス等のデバイス８１０”と、下部表面上に配置された“プリント回路基板等のサブシステム８２０”とを相互に電気的に接続している。インタポーザ８００の上部表面上の端子接点は、デバイス８１０の端子パッドと整列しており、デバイス８１０をインタポーザ８００に接続する電気的相互接続スタック８１５を形成している。一方、インタポーザ８００の下部表面上の端子接点は、サブシステム８２０上の対応する接点と整列しており、電気的相互接続スタック８２５を形成している。図示されるように、インタポーザ８００の上部表面上の相互接続密度は、インタポーザ８００の下部表面上の相互接続密度よりも大きくなっている。つまり、インタポーザ８００は、デバイス８１０の端子パッドから扇形に広がり、サブシステム８２０上の相互接続密度に整合させる働きを有している。このようなインタポーザの“扇形に広がるパターン”は、層状金属被覆法を使用し又は貫通ビア構造と組み合わせて形成することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２８２０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したような従来の実装構造において、シリコンインタポーザは、デバイスよりも大きな面積を有しているか、あるいは、デバイスの端子パッド配列の最外周領域を全て満たすように構成されている（例えば図１２参照）。シリコンインタポーザには、集積されたアクティブ素子や複雑に入り組んだ配線は存在しておらず、デバイスの接点とインタポーザを接続する要素の接点とを接続する配線が存在するだけである（図１１参照）。つまり、配線として使用されない部分の面積ないしは体積が多く、コストの大部分が面積・体積により決定づけられるシリコンインタポーザにおいては、使用されていない面積・体積が多ければ多いほど、コストデメリットが大きくなるといえる。【０００６】
本発明は、このような事情に鑑みて為されたものである。即ち、本発明の課題は、インタポーザ（特にシリコンインタポーザ）を用いた実装効率の良い実装体およびその製造プロセスを提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明は、
複数の電極端子を有して成る電子部品、
電子部品が実装される「複数の電極端子を有して成る回路基板」、および
電子部品と回路基板との間に介在し、それらを相互に電気的に接続するインタポーザ（interposer）
を有して成る実装体であって、
インタポーザが少なくとも２つのサブ・インタポーザ(sub-interposer)から構成され、その少なくとも２つのサブ・インタポーザが、電子部品および回路基板の電極端子形成領域にのみ及ぶように同一平面上に設けられていることを特徴とする、実装体が提供される。【０００８】
本発明の実装体の特徴の１つは、インタポーザが単一部材ではなく複数の分割部材（即ち、別個のサブ・インターポーザ）から構成され、その各々の分割部材が電子部品および回路基板の“電極端子形成領域”にのみ設けられていることである。即ち、サブ・インターポーザを構成する各々の分割部材は、各“電極端子形成領域”以外には及ばないように設けられている。この点、「少なくとも２つのサブ・インタポーザ」は、“分割部材”ゆえ、同一の基材から切り出されて相互に同一の材質（絶縁性ボディ部が同一の材質）から形成されていることが好ましい。【０００９】
ここで、本明細書において「インタポーザ」とは、ファンアウトやパッドピッチ拡張を可能とするシート状又は板状の部材のことを実質的に意味している。つまり、「インタポーザ」は、電子部品を回路基板上に実装するときに使用される電極端子ピッチ変換用の基板のことを実質的に指しており、そのようなインタポーザを介して電子部品と回路基板とが相互に電気的に接続される。【００１０】
また、本明細書において「電極端子形成領域」とは、「電子部品の表面領域のうち電極端子が形成されている局所的な領域」あるいは「回路基板の表面領域のうち電極端子が形成されている局所的な領域」のことを実質的に意味している。例えば、「電極端子形成領域」は、図１（ａ）および（ｂ）に示すような電極端子を包囲する領域（図示する点線で包囲された領域）を指している。従って、本明細書において「電極端子形成領域にのみ及ぶ」とは、電子部品および回路基板の双方の電極端子形成領域をカバーする領域にのみインタポーザが存在していることを意味しており、例えば図１（ｃ）にて参照番号４００で示す領域が「電子部品および回路基板の双方の電極端子形成領域」に相当し得る。【００１１】
更に、本明細書において「同一平面上に設けられている」とは、広義には、回路基板と電子部品とが対向する方向に対して垂直な方向に沿って複数のサブ・インタポーザが全て配置されている態様を意味しており、より具体的な狭義の態様でいえば、複数のサブ・インタポーザの全てが回路基板と電子部品との間に介在していることを意味している。【００１２】
ある好適な態様では、電子部品が半導体チップであり、少なくとも２つのサブ・インタポーザが半導体チップを構成する半導体物質を含んで成ることが好ましい。半導体物質としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）およびテルル（Ｔｅ）などから成る群から選択される少なくとも１種以上の物質を挙げることができる。例えば、サブ・インタポーザがシリコンを含んで成る場合、シリコンウエハを用いる半導体製造プロセスを通じてシリコンインタポーザを併せて得ることができる。【００１３】
「少なくとも２つのサブ・インタポーザ」の配置は、各サブ・インタポーザが電子部品および回路基板の双方の電極端子形成領域にのみ及ぶようになっていれば特に制限はない。例えば、少なくとも２つのサブ・インタポーザが同一平面上で相互に離隔して設けられている態様であってよいし、あるいは、少なくとも２つのサブ・インタポーザが、同一平面上で環を成すように設けられている態様であってもよい。【００１４】
本発明では、上記の電子部品実装体（≒インタポーザパッケージ）の製造方法も提供される。かかる本発明の製造方法は、
（ｉ）ウエハ（≒基材）を用意する工程
（ｉｉ）ウエハを切断して複数のインタポーザ前駆体を得る工程、
（ｉｉｉ）各インタポーザ前駆体にて対向表面間を電気的に接続する導通部を設け、それによって、サブ・インタポーザを複数得る工程、
（ｉｖ）サブ・インタポーザの少なくとも２つを回路基板の上に搭載する工程、および
（ｖ）サブ・インタポーザ上に電子部品を搭載する工程
を含んで成り、
工程（ｉｖ）では、前記少なくとも２つのサブ・インタポーザを回路基板の電極端子形成領域にのみ搭載し、また
工程（ｖ）では、前記少なくとも２つのサブ・インタポーザが電子回路の電極端子領域にのみ及ぶように電子部品を搭載することを特徴とする。【００１５】
本発明の製造方法は、インタポーザを複数の部材（即ち、サブ・インターポーザ）に分割し、その分割された各部材を電子部品および回路基板の電極端子形成領域にのみ配置することを特徴の１つとしている。【００１６】
ある好適な態様では、工程（ｖ）で用いる電子部品が半導体チップであって、半導体チップを工程（ｉ）で用意されるウエハから得る。つまり、この態様では、半導体チップを得る半導体製造プロセスを通じてインタポーザを得ることが意図されている。【００１７】
別のある好適な態様では、第１インタポーザを含む第１実装体と第２インタポーザを含む第２実装体の２種類の実装体を製造する。かかる場合、工程（ｉｉ）では、直線的なダイシング操作を複数組み合わせることによってウエハの切断を行い、それによって、工程（ｉ）で用意された矩形状ウエハの全てが使用されるように第１インタポーザ用のインタポーザ前駆体と第２インタポーザ用のインタポーザ前駆体とをそれぞれ複数個得る。かかる態様は、ウエハ１枚当たりの“取れ数”をできるだけ多くしてウエハを無駄なく使用することを意図したものであり、これによって、一般的には、大きさの異なる２種類の実装体を得ることができる（別の観点でみれば、大きさ・サイズの異なる２種類のインタポーザを得ることができる）。【００１８】
更に、本発明では、上記の実装体および製造方法で使用されるインタポーザも提供される。かかる本発明のインタポーザは、少なくとも２つのサブ・インタポーザから構成されたインタポーザであって、各々のサブ・インタポーザが第１表面およびそれに対向する第２表面を有して成り、各々のサブ・インタポーザでは第１表面に設けられた端子接点と第２表面に設けられた端子接点とが相互に電気的に接続されていることを特徴としている。
【発明の効果】
【００１９】
本発明では、インタポーザを用いた実装効率の良い電子部品実装体および実装体製造プロセスが供される。具体的には、本発明では、分割部材によってファンアウトやパッドピッチ拡張に必要な部分にのみインタポーザが設けられるので（即ち、これによりインタポーザ体積が減じられるので）、低コストな実装を実現できる。換言すれば、ファインピッチなパッドを備えた電子部品を実装する場合であっても、“少なくとも２つのサブ・インタポーザ”を介在させることでプリント回路基板への実装を低コストで実現できる。【００２０】
また、本発明の実装体においては、 “個々に分割された部材”からインタポーザが構成されているので、熱膨脹・熱収縮の影響が全体として小さくなっている。つまり、インタポーザが比較的大きな単一部材から成る場合では、熱膨脹・熱収縮の影響が大きく、インタポーザの“反り”などの熱的影響が懸念されるものの、インタポーザが分割されたものだと、１つ１つのサイズは小さくなるので、“反り”などの熱的影響が相対的に小さくなり、インタポーザの熱膨脹・熱収縮などを効果的に減じる又は防止することができる。【００２１】
更に、インタポーザが分割されたものゆえ、製造過程にてインタポーザに不良が発生した場合でもインタポーザの全てを取り替える必要はなく、その不良が発生した箇所のサブ・インタポーザのみを取り替えればよい。つまり、本発明に係るインタポーザは、実装体製造の歩留まり向上に寄与し、コスト効率の点でも望ましい。
【図面の簡単な説明】
【００２２】
【図１】“電極端子形成領域”を説明するための模式図（図１（ａ）：回路基板の平面図、図１（ｂ）：電子部品の平面図、図１（ｃ）：実装体の平面図）。
【図２】本発明の実装体を模式的に示した外観図（図２（ａ））および展開図（図２（ｂ））
【図３】回路基板を模式的に示した斜視図（図３（ａ））および平面図（図３（ｂ））
【図４】電子部品を模式的に示した斜視図（図４（ａ））および平面図（図４（ｂ））
【図５】サブ・インタポーザを模式的に示した斜視図（図５（ａ））、平面図（図５（ｂ）、図５（ｃ））および透視図（図５（ｄ））
【図６】電極端子形成領域の大きさを説明するための模式図（図６（ａ）：回路基板の平面図、図６（ｂ）：電子部品の平面図）
【図７】２つのサブ・インタポーザが同一平面上で相互に離隔して設けられている態様を示す模式図
【図８】４つのサブ・インタポーザが、同一平面上で環を成すように設けられている態様を示す模式図
【図９】サブ・インタポーザ前駆体の好適な切出し態様を説明するための模式図（図９（ａ）：矩形状ウエハの平面図、図９（ｂ）：ダイシングラインを示した平面図、図９（ｃ）：切り出されたサブ・インタポーザ前駆体の平面図、図９（ｄ）：図９（ｃ）のサブ・インタポーザ前駆体で製造された実装体の平面図）
【図１０】図９に示すサブ・インタポーザ前駆体の“切り出し”を説明するための平面図
【図１１】従来のシリコンインタポーザを模式的に示した断面図
【図１２】従来の実装体を模式的に示した断面図（図１２（ａ））および平面図（図１２（ｂ））
【発明を実施するための形態】
【００２３】
以下では、図面を参照しながら、本発明の態様を詳細に説明する。まず、本発明の実装体について説明し、その後、本発明の製造方法を説明する。本発明のインタポーザの説明は本発明の実装体の説明に付随して行う。
【００２４】
［本発明の実装体］
本発明の実装体１０００の外観図および展開図を図２（ａ）および（ｂ）に示す。図示するように、本発明の実装体１０００は、回路基板１００、電子部品２００およびインタポーザ３００から主に構成されている。本発明の実装体１０００では、回路基板１００の上に電子部品２００が搭載されているが、インタポーザ３００が回路基板１００と電子部品２００との間に介在しており、それらの間を相互に電気的に接続している。
【００２５】
回路基板１００は、図３（ａ）および（ｂ）に示すように、実装時にて電子部品２００と面する表面１００ａに複数の電極端子１５０が形成されている。このような回路基板は、常套の実装技術にて用いられている回路基板であれば特に制限はなく、例えばプリント回路基板などを挙げることができる。回路基板の電極端子１５０のサイズやピッチも、常套の実装技術に採用されている程度のものであれば特に制限はない。例示すると、図３（ｂ）に示すような電極端子１５０のサイズＬ150は、好ましくは７０〜１０００μｍ程度、より好ましくは１００〜３００μｍ程度であり、電極端子１５０のピッチＰ150は、好ましくは７０〜１０００μｍ程度、より好ましくは１００〜３００μｍ程度である。
【００２６】
電子部品２００は、図４（ａ）および（ｂ）に示すように、実装時にて回路基板１００と面する表面２００ｂに複数の電極端子２５０が形成されている。このような電子部品は、常套の実装技術にて用いられている電子部品であれば特に制限はなく、例えば集積回路デバイス、半導体チップまたはコンデンサなどを挙げることができる。電子部品２００の電極端子２５０のサイズやピッチも、常套の実装技術に採用されている程度のものであれば特に制限はない（一般には電子部品は回路基板よりもファインピッチとなっている）。例示すると、図４（ｂ）に示すような電極端子２５０のサイズＬ250は、好ましくは５０〜２００μｍ程度であり、電極端子２５０のピッチＰ250は、好ましくは２０〜１００μｍ程度である。
【００２７】
インタポーザ３００は、図５に示すように、少なくとも２つのサブ・インタポーザ（３００Ａ，３００Ｂ、・・・）から構成されている（図示する態様では２つのサブ・インタポーザが示されている）。つまり、本発明の実装体で用いられるインタポーザ３００は単一部材から成るものではなく、複数に分割されたサブ部材から構成されている。図５（ａ）および（ｄ）に示すように、各々のサブ・インタポーザでは、対向表面間（即ち“表面”と“裏面”との間）を電気的に接続する導通部３５０が複数設けられている。インタポーザが電子部品と回路基板と間に介在している実装体では、かかる導通部３５０が「回路基板１００の電極端子１５０」と「電子部品２００の電極端子２５０」との双方に接した状態となっており、かかる導通部３５０を介して回路基板１００と電子部品２００とが相互に電気的に接続されている。
【００２８】
サブ・インタポーザ３００（３００Ａ，３００Ｂ、・・・）の各々は、絶縁性ボディ部３２０と導通部３５０とを有して成り得る。絶縁性ボディ部３２０は、絶縁性が供される限り、いずれの種類の材質から形成されていてもよい。例えば、絶縁性ボディ部３２０は、シリコン、セラミックまたは有機樹脂などを含んで成るものであってよい。つまり、インタポーザ３００は、シリコンインタポーザ、セラミックインタポーザまたは有機樹脂インタポーザであってよい。シリコンインタポーザの場合では、半導体素子や半導体チップの製造に用いるシリコンウエハからインタポーザを得ることができるので、その点で利点を有する。セラミックインタポーザの場合、熱に対する歪みが小さく又は高周波特性が良好である点で好ましい。有機樹脂インタポーザの場合、比較的容易に調製できるので好ましい。ちなみに、有機樹脂インタポーザで用いられる有機樹脂としては、熱硬化性樹脂、熱可塑性樹脂または光硬化性樹脂などを挙げることができる（例えば、エポキシ樹脂、フェノー樹脂またはシアネート樹脂を用いると耐熱性の高いインタポーザを得ることができる）。一方、導通部３５０は、電気導電性が供される限り、いずれの種類の材質から成るものであってよい。例えば、導通部３５０は、銅、金、銀およびニッケルから成る群から選択される少なくとも１種類の導電性材料から形成されたものであってよい。この中でも、銅は導電性が高くマイグレーションが少ないために特に好ましい。
【００２９】
サブ・インタポーザ（３００Ａ、３００Ｂ、・・・・）の各々の形状は、図５（ａ）に示すように、厚さ寸法が他の寸法と比較して小さくなったシート状または板状であることが好ましい。ここで、厚さ寸法（即ち、図５（ａ）に示すような対向する表面３００Ａ’と３００Ａ”との間の距離）は、特に制限はないが、例えば１５０〜５００μｍ程度であることが好ましく、より好ましくは２００〜２５０μｍ程度である。また、サブ・インタポーザ（３００Ａ、３００Ｂ、・・・・）の各々の主面の形状についていえば、回路基板の電極端子形成領域と電子部品の電極端子形成領域とが組み合わされて得られるような形状となっていることが好ましい（図５（ｄ）参照）。
【００３０】
インタポーザ３００の対向する面には回路基板および電子部品の電極端子に接続される接続端子が設けられている。たとえば、図５（ａ）に示すサブ・インタポーザ３００Ａを例にとると、そのサブ・インタポーザ３００Ａの主面のうち回路基板１００に面する面３００Ａ”には「回路基板の電極端子に接続される端子接点３５０Ａ”」が設けられている（図５（ｃ）参照）。一方、電子部品２００に面する面３００Ａ’には「電子部品の電極端子に接続される端子接点３５０Ａ’」が設けられている（図５（ｂ）参照）。「回路基板の電極端子に接続される端子接点３５０Ａ”」のサイズおよびピッチは、回路基板の電極端子のサイズおよびピッチ（即ち、図３（ｂ）のＬ１５０、Ｐ１５０）に相当し得る。これに対して、「電子部品の電極端子に接続される端子接点３５０Ａ’」のサイズおよびピッチは、電子部品の電極端子のサイズおよびピッチ（即ち、図４（ｂ）のＬ２５０、Ｐ２５０）に相当し得る。一般的には、「電子部品の電極端子に接続される端子接点３５０Ａ’」は「回路基板の電極端子に接続される端子接点３５０Ａ”」よりもファインピッチになっており、換言すれば、「回路基板の電極端子に接続される端子接点３５０Ａ”」は「電子部品の電極端子に接続される端子接点３５０Ａ’」よりもピッチが大きくなっており、それゆえ、サブ・インタポーザによってピッチ変換（特にファンアウト）が可能となる。
【００３１】
本発明の実装体では、上述したように、インタポーザ３００が回路基板１００と電子部品２００との間に介在しており、それらの間を相互に電気的に接続している。具体的にいえば、例えば図２（ａ）に示す２つのサブ・インタポーザ（３００Ａ、３００Ｂ）を備えた実装体の態様では、一方のサブ・インタポーザ（３００Ａ）につき、「サブ・インタポーザ３００Ａの複数の端子接点３５０Ａ”」がそれぞれ「回路基板１００の複数の電極端子１５０」に相互に接続されていると共に、「サブ・インタポーザ３００Ａの複数の端子接点３５０Ａ’」がそれぞれ「電子部品２００の複数の電極端子２５０」に相互に接続されている。同様に、他方のサブ・インタポーザ（３００Ｂ）につき、「サブ・インタポーザ３００Ｂの複数の端子接点３５０Ｂ”」が「回路基板１００の複数の電極端子１５０」に相互に接続されていると共に、「サブ・インタポーザ３００Ｂの複数の端子接点３５０Ｂ’」が「電子部品２００の複数の電極端子２５０」に相互に接続されている。ここで、“サブ・インタポーザの端子接点”と“回路基板の電極端子”との接続形式および“サブ・インタポーザの端子接点”と“電子部品の電極端子”との接続形式は、特に制限はなく、従来のインタポーザを使用した実装技術にて常套的に用いられているものであればよい。例えば、電極端子と端子接点との間にハンダを介在させることによって、それらを相互に接続してもよい。
【００３２】
本発明の実装体では、複数のサブ・インタポーザが、図２に示すように、電子部品および回路基板の電極端子形成領域にのみ及ぶように同一平面上に設けられている。ここで、「電極端子形成領域」とは、上述したように、“電極端子を包囲する局所的な領域”を実質的に意味している。具体的にいうと、「電極端子形成領域」とは、電極端子を最低限含みつつも必要以上に大きくなっていない領域を意味しており、例えば図６で示すように、電極端子のエッジないしは接線方向を通って電極端子を包囲する領域Ａ０の面積よりも１％〜４０％大きい面積、より好ましくは領域Ａ０の面積よりも１％〜３０％大きい面積、更に好ましくは領域Ａ０の面積よりも１％〜１５％大きい面積を有するような領域のことを意味している。
【００３３】
本発明の実装構造では、インタポーザを複数のサブ・インタポーザに分割することにより、ファンアウトに必要な箇所にのみインタポーザを配している。従って、単一部材でインタポーザを構成するよりも“インタポーザ面積・体積”を削減することが可能となり、材料コストの低減効果が奏される。特に、シリコンインタポーザの場合では、半導体チップなどの電子部品の製造に際して調製されるシリコンウエハからサブ・インタポーザを得ることができるのでコスト削減効果は更に顕著となる。
【００３４】
本発明の実装体では、少なくとも２つのサブ・インタポーザが、電子部品および回路基板の電極端子形成領域にのみ及ぶように同一平面上に設けられているが、その態様には種々のものが考えられる。例えば、図７に示すように、２つのサブ・インターポーザ（３００Ａ、３００Ｂ）が同一平面上で相互に離隔して対称的に設けられている態様であってよい。即ち、これまで図２〜図６を用いて説明してきたような態様であってよい。あるいは、図８に示すように、４つのサブ・インタポーザ（３００Ａ、３００Ｂ、３００Ｃ、３００Ｄ）が、同一平面上で環を成すように対称的に設けられている態様であってもよい。いずれの態様であっても、回路基板の電極端子形成領域と電子部品の電極端子領域とが相互に組み合わされた領域にのみ複数のサブ・インターポーザ（３００Ａ、３００Ｂ、・・・・）が配されている。
【００３５】
［本発明の製造方法］
次に、本発明の電子部品実装体の製造方法について説明する。かかる本発明の製造方法の特徴の１つは、インタポーザをサブ・インタポーザとして複数の部材に分割し（例えば２〜１０個に分割し）、その分割されたサブ・インタポーザを電子部品および回路基板の電極端子形成領域にのみ配することである。
【００３６】
まず、工程（ｉ）を実施する。即ち、ウエハを用意する。用意されるウエハは電子部品実装において用いられる常套のウエハであってよい。市販のウエハを利用してもよい。例えばシリコンウエハを調製する場合を例にとると、Ｆｚ法（フローティングゾーン法）やＣｚ法（チョクラルスキー法）により結晶成長させた後、スライス加工、面取り加工や研磨加工などを行うことによってウエハを得ることができる。
【００３７】
次いで、工程（ｉｉ）を実施する。即ち、ウエハを切断して複数のインタポーザ前駆体を得る。例えば、ダイシングソーを用いてウエハのダイシングを行って、ウエハからサブ・インタポーザのボディ源になる基板を切り出す。ここで、インタポーザ前駆体の各々は、回路基板の電極端子形成領域と電子部品の電極端子領域とを組み合わせた形状を有するように切り出されることが好ましい。
【００３８】
工程（ｉｉ）に引き続いて工程（ｉｉｉ）を実施する。即ち、インタポーザ前駆体の各々において対向表面間を電気的に接続する導通部を形成し、それによって、複数のサブ・インタポーザを得る。導通部の形成は、常套の実装技術のインタポーザの導通部の形成方法と同様であってよい。即ち、導通部は、実装分野にて常套的に行われる配線パターンおよび／またはビアホール導体などの製造プロセスにより形成することができる。この点について詳述しておく。例えば、配線パターンは、電気伝導性を有する物質からなり、常套の半導体装置の製造に一般に用いられるものから形成できる。例えば、金属箔、導電性樹脂組成物、金属箔を加工したリードフレーム等を用いることができる。金属箔を用いる場合、エッチング等により微細な配線パターンの形成が容易となる（特に、銅箔は値段が安く、電気導電性が高いので好ましい）。導電性樹脂組成物を用いる場合では、スクリーン印刷などによって配線パターンを形成できる。リードフレームにより配線パターンを形成する場合では、電気抵抗の低い、厚みのある金属を使用でき、エッチングによる微細パターン化や打ち抜き加工等の簡易な製造法を採用できる。別の手法では、離型フィルムを用いた転写法により配線パターンを形成してもよい（かかる場合、離型フィルム上に配線パターンが形成されているので、配線パターンの取扱いが容易となる）。一方、ビアホール導体は、インタポーザ前駆体にビアホールを形成した後、その内側表面をメッキ処理することによって、あるいは、導電性樹脂組成物を充填して必要に応じて硬化させることによって形成できる。導電性樹脂組成物としては、「金、銀、銅またはニッケルなどから成る金属粒子」と「エポキシ樹脂、フェノール樹脂またはシアネート樹脂などの熱硬化性樹脂」とを混合したものを用いてよい。
【００３９】
工程（ｉｉｉ）に引き続いて工程（ｉｖ）を実施する。即ち、サブ・インタポーザの少なくとも２つを回路基板上に搭載する。特にかかる工程では、少なくとも２つのサブ・インタポーザを回路基板の電極端子形成領域にのみ搭載する。つまり、回路基板の電極端子形成領域以外の領域にサブ・インタポーザが配置されないように各々のサブ・インタポーザの水平方向の位置を調整しつつ、サブ・インタポーザの導通部と回路基板の電極端子とを相互に接続する。
【００４０】
工程（ｉｖ）に引き続いて工程（ｖ）を実施する。即ち、回路基板上に配置されたサブ・インタポーザ上に対して電子部品を搭載する。特にかかる工程では、少なくとも２つのサブ・インタポーザが電子回路の電極端子領域にのみ及ぶように電子部品を搭載する。つまり、電子部品の電極端子形成領域以外の領域にサブ・インタポーザが配置された状態とならないように電子部品の水平方向の位置を調整しつつ、サブ・インタポーザの導通部と電子部品の電極端子とを相互に接続する。
【００４１】
以上の工程を通じることによって、図７や図８で示すような実装体１０００を得ることができる。
【００４２】
このような本発明の製造方法においては、電子部品の製造プロセスを利用してインタポーザを得るとコスト削減効果がより大きくなる。換言すれば、工程（ｖ）で用いる電子部品が半導体チップであって、その半導体チップを工程（ｉ）で準備されるウエハから得ると、コスト削減効果がより大きくなる。
【００４３】
また、本発明の製造方法では、工程（ｉｉ）のダイシング操作に工夫を施すことによって、工程（ｉ）で用意されるウエハを無駄なく利用することが可能である。つまり、現在の半導体製造プロセスで実施されている“ダイシング”は、直線的な切断しかできないため、複数のサブ・インタポーザ前駆体の切出しを行うと切出し後に余分なウエハ残部が存在し得るが、本発明ではそれに対して好適に対処できる。
【００４４】
具体的には、図９（ａ）に示すような矩形状のウエハを用いる場合、図９（ｂ）に示すダイシングラインに沿うように切断すると、図９（ｃ）の［ｃ−１］に示すように複数のサブ・インタポーザ前駆体「Ａ」、「Ｂ」、「Ｃ」および「Ｄ」を得ることができると共に、図９（ｃ）の［ｃ−２］に示すように別の形状の複数のサブ・インタポーザ前駆体「ａ」、「ｂ」、「ｃ」および「ｄ」を得ることができる。つまり、直線的なダイシング操作を好適に組み合わせることによってウエハの切断を行い、それによって、矩形状ウエハの全てが使用されるように第１インタポーザ用の複数のインタポーザ前駆体と、第２インタポーザ用の複数のインタポーザ前駆体とを同時に得ることができる。これにより、「Ａ」〜「Ｄ」のサブ・インタポーザ前駆体を用いて図９（ｄ）の［ｄ−１］に示すような実装体１０００Ａを最終的に得ることができると共に、「ａ」〜「ｄ」のサブ・インタポーザ前駆体を用いて図９（ｄ）の［ｄ−２］に示すような実装体１０００Ｂを最終的に得ることができる。
【００４５】
このようにダイシングを工夫すると、より面積効率が高いシリコンインタポーザの製造が可能となり、更なる低コスト化がもたらされる。ちなみに、かかる態様で用いられるインタポーザ前駆体は別の表現を用いると以下のように説明される。
『縦方向の切断線と、前記縦方向の切断線に垂直に交わる横方向の切断線とによってウェハから四角形に切り出し、さらに「前記縦方向の切断線と前記横方向の切断線の交点を結ぶ第１の斜め方向の切断線」と「前記縦方向の切断線と横方向の切断線の交点同士の間で縦方向の切断線上の点と横方向の切断線上の点を斜めに結ぶ第２の斜め方向の切断線」とによって切り出して得られたもの（図１０参照）』
【００４６】
［シリコンインタポーザの製造プロセス］
本発明には上述の実装体およびその製造方法に用いられるシリコンインタポーザも含まれるが、そのシリコンインタポーザに特化した場合の製造プロセスの一例を挙げておく。
Ｉ．シリコンウエハの調製
ＩＩ．ダイシング＊
ＩＩＩ．絶縁膜形成
ＩＶ．配線形成（スパッタリング・エッチング）
Ｖ．カバー層形成
ＶＩ．ビア形成（シリコン貫通ビアを形成する場合）
１．シリコン基板の穴あけ
２．めっき処理
３．ウエハ薄化処理
４．バンプ形成
（＊ ダイシングは最後に実施してもよい）
【００４７】
以上、本発明の実施形態について説明してきたが、あくまでも典型例を例示したに過ぎない。従って、本発明はこれに限定されず、種々の改変がなされ得ることを当業者は容易に理解されよう。例えば以下の変更態様を挙げることができる。
【００４８】
● 上述した説明では、サブ・インタポーザの導通部が対向表面間を電気的に接続するように設けられる態様に関して主に言及したものの、必ずしもかかる態様に限定されるわけではなく、同一表面にてある箇所と別の箇所とを電気的に接続するように導通部が設けられていてもよい。つまり、上述の説明では、各々のサブ・インタポーザでは「第１表面に設けられた第１端子接点」と「第２表面に設けられた第２端子接点」とが相互に電気的に接続されていたが、そのような第１端子接点と電気的に接続された第２端子接点を第１表面に設けてもよい。このような第１端子接点と第２端子接点との接続は配線層を介して行うことができる。第１端子接点と電気的に接続された第２端子接点を第１表面に設けると、端子接点を起点にワイヤーボンディングを容易に行うことができると共に、ＰＯＰ実装なども容易に行うことが可能となる。
【００４９】
● 上述した説明では、回路基板と電子部品との間にインタポーザを１段で設ける態様に言及したものの、必ずしもかかる態様に限定されるわけではなく、複数段のインタポーザを設けてもよい。例えば、樹脂インタポーザの上にセラミックインタポーザを搭載してもよい。このように複数段のインタポーザを設ける場合、インタポーザの各段の全てをサブ・インタポーザにより構成してもよく、あるいは、或る特定の段のインタポーザのみをサブ・インタポーザにより構成してもよい。
【００５０】
最後に、上述した本発明は、次の態様を包含していることを確認的に述べておく：
第１の態様：電子部品、前記電子部品が実装される回路基板、および、前記電子部品と前記回路基板との間に介在し、それらを相互に電気的に接続するインタポーザを有して成る実装体であって、
前記インタポーザが少なくとも２つのサブ・インタポーザから構成され、該少なくとも２つのサブ・インタポーザが、前記電子部品および前記回路基板の電極端子形成領域にのみ及ぶように同一平面上に設けられていること（即ち、インタポーザを構成する少なくとも２つのサブ・インタポーザが前記電子部品および前記回路基板の電極端子形成領域にのみ重なるように設けられていること）を特徴とする、実装体。
第２の態様：上記第１の態様において、前記少なくとも２つのサブ・インタポーザが、全て同一の基材から切り出されたものであって、それゆえ、相互に同一の材質から形成されていることを特徴とする実装体。
第３の態様：上記第１または第２の態様において、前記電子部品が半導体チップであり、前記少なくとも２つのサブ・インタポーザが、前記半導体チップを構成する半導体物質を含んで成ることを特徴とする実装体。
第４の態様：上記第３の態様において、前記半導体物質がシリコンであることを特徴とする実装体。
第５の態様：上記第１〜４の態様のいずれかにおいて、前記少なくとも２つのサブ・インタポーザが、同一平面上で相互に離隔して対向するように設けられていることを特徴とする実装体。
第６の態様：上記第１〜４の態様のいずれかにおいて、前記少なくとも２つのサブ・インタポーザが、同一平面上で環を成すように相互に隣接して設けられていることを特徴とする実装体。
第７の態様：上記第１〜６の態様のいずれかの実装体に使用されるインタポーザであって、
前記インタポーザが少なくとも２つのサブ・インタポーザから構成され、また
各々のサブ・インタポーザが第１表面（第１主面）およびそれに対向する第２表面（第２主面）を有して成り、各々のサブ・インタポーザにおいて第１表面（第１主面）に設けられた端子接点と第２表面（第２主面）に設けられた端子接点とが相互に電気的に接続されていることを特徴とするインタポーザ。
第８の態様：実装体を製造するための方法であって、
（ｉ）ウエハを用意する工程、
（ｉｉ）前記ウエハを切断して複数のインタポーザ前駆体を得る工程、
（ｉｉｉ）前記インタポーザ前駆体の各々において対向表面間（対向主面間）を電気的に接続する導通部を設けてサブ・インタポーザを複数形成する工程、
（ｉｖ）前記サブ・インタポーザの少なくとも２つを回路基板の上に搭載する工程、および
（ｖ）前記サブ・インタポーザの上に電子部品を搭載する工程
を含んで成り、
前記工程（ｉｖ）では、前記少なくとも２つのサブ・インタポーザを前記回路基板の電極端子形成領域にのみ及ぶように搭載し（即ち、前記少なくとも２つのサブ・インタポーザが前記回路基板の電極端子形成領域にのみ重なるように前記回路基板上に前記少なくとも２つのサブ・インタポーザを配置し）、また
前記工程（ｖ）では、前記少なくとも２つのサブ・インタポーザが前記電子回路の電極端子領域にのみ及ぶように前記電子部品を搭載する（即ち、前記少なくとも２つのサブ・インタポーザが前記電子部品の電極端子形成領域にのみ重なるように前記少なくとも２つのサブ・インタポーザ上に前記電子部品を配置する）ことを特徴とする、製造方法。
第９の態様：上記第８の態様において、前記工程（ｖ）で用いる電子部品が半導体チップであって、該半導体チップを前記工程（ｉ）で用意されるウエハから得ることを特徴とする製造方法。
第１０の態様：上記第８または第９の態様において、第１インタポーザを含む第１実装体と第２インタポーザを含む第２実装体の２種類の実装体を製造することを特徴としており、
前記工程（ｉｉ）では、直線的なダイシング操作を複数組み合わせることによって前記ウエハの切断を行い、それによって、前記工程（ｉ）で用意された矩形状ウエハの全てが使用されるように第１インタポーザ用の複数のインタポーザ前駆体と、第２インタポーザ用の複数のインタポーザ前駆体とを得ることを特徴とする製造方法。
【産業上の利用可能性】
【００５１】
本発明は、実装効率を向上させるものであるので、種々の実装技術に好適に用いることができる。特に、電子部品と回路基板との間にインタポーザを介在させて実装を行う技術に対して好適に利用でき、種々の電子機器、例えば携帯電話のような携帯用電子機器などの製造に適用できる。
【関連出願の相互参照】
【００５２】
本出願は、日本国特許出願第２００９−２１０４６８号（出願日：２００９年０９月１１日、発明の名称：「電子部品実装体及びその製造方法並びにインタポーザ」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。
【符号の説明】
【００５３】
１００  回路基板
１００ａ,１００ｂ  回路基板の対向表面
１５０  回路基板の電極端子
１５０Ａ,１５０Ｂ  回路基板の電極端子形成領域
２００  電子部品
２００ａ,２００ｂ  電子部品の対向表面
２５０  電子部品の電極端子
２５０Ａ,２５０Ｂ  電子部品の電極端子形成領域
３００  インタポーザ
３００Ａ,３００Ｂ,３００Ｃ,３００Ｄ…  サブ・インタポーザ
３００Ａ’、３００Ａ”  サブ・インタポーザの対向表面
３５０  導通部
３５０Ａ’  電子部品の電極端子に接続される端子接点
３５０Ａ”  回路基板の電極端子に接続される端子接点
４００  電子部品および回路基板の双方に及ぶ電極端子形成領域
５００  ウエハ（矩形状ウエハ）
６００Ａ，６００Ｂ  サブ・インタポーザ前駆体
１０００  本発明の実装体
１０００Ａ,１０００Ｂ  本発明の実装体
８００  従来のシリコンインタポーザ
８１０  デバイス（集積回路デバイス）
８１５  接続スタック
８２０  サブシステム（プリント回路基板）
８２５  電気的相互接続スタック
９００  従来の実装体
【図１】
2011030504.tif 000003
【図２】
2011030504.tif 000004
【図３】
2011030504.tif 000005
【図４】
2011030504.tif 000006
【図５】
2011030504.tif 000007
【図６】
2011030504.tif 000008
【図７】
2011030504.tif 000009
【図８】
2011030504.tif 000010
【図９】
2011030504.tif 000011
【図１０】
2011030504.tif 000012
【図１１】
2011030504.tif 000013
【図１２】
2011030504.tif 000014
【手続補正書】
【提出日】平成23年1月6日(2011.1.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子部品、
前記電子部品が実装される回路基板、および
前記電子部品と前記回路基板との間に介在し、それらを相互に電気的に接続するインタポーザ
を有して成る実装体であって、
前記インタポーザが少なくとも２つのサブ・インタポーザから構成され、該少なくとも２つのサブ・インタポーザが、前記電子部品および前記回路基板の電極端子形成領域にのみ及ぶように同一平面上に設けられており、
前記少なくとも２つのサブ・インタポーザが、同一平面上で環を成すように設けられていることを特徴とする、実装体。
【請求項２】
（削除）
【請求項３】
（削除）
【請求項４】
（削除）
【請求項５】
（削除）
【請求項６】
（削除）
【請求項７】
（削除）
【請求項８】
（削除）
【請求項９】
（削除）
【請求項１０】
（削除）
【手続補正書】
【提出日】平成23年4月8日(2011.4.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品実装体及びその製造方法、並びにかかる実装体に使用されるインタポーザに関する。より詳細には、インタポーザによりファンアウトが施された電子部品実装体及びその製造方法、並びにそれらに使用されるインタポーザに関する。
【背景技術】
【０００２】
プリント回路基板上に集積回路デバイスが搭載された実装体では、微細化する集積回路デバイスの端子パッドの面積が小さく、また、小さなパッドピッチを有するような製作が可能である。従って、多くの場合、集積回路デバイスの端子パッドのピッチはファインピッチに構成されている。しかしながら、一般的には、集積回路デバイスのパッドピッチと比較して、システムを構成するプリント回路基板のパッドピッチは非常に大きく設計されている。プリント回路基板と集積回路デバイスとを相互接続するためのインタポーザは、集積回路のパッドピッチと同等のピッチを有するものは非常に高価であるか、もしくは存在していない。そのため、集積回路デバイスの基材となるシリコンを用い、集積回路デバイスの製造プロセスにより得ることができるシリコンインタポーザを用いる場合がある。かかる場合、シリコンインタポーザを介してプリント回路基板もしくはプリント回路基板上に集積回路デバイスを搭載する低コストな実装が可能となる。
【０００３】
図１１に示すように、従来のシリコンインタポーザ８００は、その上部表面上に配置された“集積回路デバイス等のデバイス８１０”と、下部表面上に配置された“プリント回路基板等のサブシステム８２０”とを相互に電気的に接続している。インタポーザ８００の上部表面上の端子接点は、デバイス８１０の端子パッドと整列しており、デバイス８１０をインタポーザ８００に接続する電気的相互接続スタック８１５を形成している。一方、インタポーザ８００の下部表面上の端子接点は、サブシステム８２０上の対応する接点と整列しており、電気的相互接続スタック８２５を形成している。図示されるように、インタポーザ８００の上部表面上の相互接続密度は、インタポーザ８００の下部表面上の相互接続密度よりも大きくなっている。つまり、インタポーザ８００は、デバイス８１０の端子パッドから扇形に広がり、サブシステム８２０上の相互接続密度に整合させる働きを有している。このようなインタポーザの“扇形に広がるパターン”は、層状金属被覆法を使用し又は貫通ビア構造と組み合わせて形成することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２８２０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したような従来の実装構造において、シリコンインタポーザは、デバイスよりも大きな面積を有しているか、あるいは、デバイスの端子パッド配列の最外周領域を全て満たすように構成されている（例えば図１２参照）。シリコンインタポーザには、集積されたアクティブ素子や複雑に入り組んだ配線は存在しておらず、デバイスの接点とインタポーザを接続する要素の接点とを接続する配線が存在するだけである（図１１参照）。つまり、配線として使用されない部分の面積ないしは体積が多く、コストの大部分が面積・体積により決定づけられるシリコンインタポーザにおいては、使用されていない面積・体積が多ければ多いほど、コストデメリットが大きくなるといえる。
【０００６】
本発明は、このような事情に鑑みて為されたものである。即ち、本発明の課題は、インタポーザ（特にシリコンインタポーザ）を用いた実装効率の良い実装体およびその製造プロセスを提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明は、
複数の電極端子を有して成る電子部品、
電子部品が実装される「複数の電極端子を有して成る回路基板」、および
電子部品と回路基板との間に介在し、それらを相互に電気的に接続するインタポーザ（interposer）
を有して成る実装体であって、
インタポーザが少なくとも２つのサブ・インタポーザ(sub-interposer)から構成され、その少なくとも２つのサブ・インタポーザが、電子部品および回路基板の電極端子形成領域にのみ及ぶように同一平面上に設けられていることを特徴とする、実装体が提供される。
【０００８】
本発明の実装体の特徴の１つは、インタポーザが単一部材ではなく複数の分割部材（即ち、別個のサブ・インターポーザ）から構成され、その各々の分割部材が電子部品および回路基板の“電極端子形成領域”にのみ設けられていることである。即ち、サブ・インターポーザを構成する各々の分割部材は、各“電極端子形成領域”以外には及ばないように設けられている。この点、「少なくとも２つのサブ・インタポーザ」は、“分割部材”ゆえ、同一の基材から切り出されて相互に同一の材質（絶縁性ボディ部が同一の材質）から形成されていることが好ましい。
【０００９】
ここで、本明細書において「インタポーザ」とは、ファンアウトやパッドピッチ拡張を可能とするシート状又は板状の部材のことを実質的に意味している。つまり、「インタポーザ」は、電子部品を回路基板上に実装するときに使用される電極端子ピッチ変換用の基板のことを実質的に指しており、そのようなインタポーザを介して電子部品と回路基板とが相互に電気的に接続される。
【００１０】
また、本明細書において「電極端子形成領域」とは、「電子部品の表面領域のうち電極端子が形成されている局所的な領域」あるいは「回路基板の表面領域のうち電極端子が形成されている局所的な領域」のことを実質的に意味している。例えば、「電極端子形成領域」は、図１（ａ）および（ｂ）に示すような電極端子を包囲する領域（図示する点線で包囲された領域）を指している。従って、本明細書において「電極端子形成領域にのみ及ぶ」とは、電子部品および回路基板の双方の電極端子形成領域をカバーする領域にのみインタポーザが存在していることを意味しており、例えば図１（ｃ）にて参照番号４００で示す領域が「電子部品および回路基板の双方の電極端子形成領域」に相当し得る。
【００１１】
更に、本明細書において「同一平面上に設けられている」とは、広義には、回路基板と電子部品とが対向する方向に対して垂直な方向に沿って複数のサブ・インタポーザが全て配置されている態様を意味しており、より具体的な狭義の態様でいえば、複数のサブ・インタポーザの全てが回路基板と電子部品との間に介在していることを意味している。
【００１２】
ある好適な態様では、電子部品が半導体チップであり、少なくとも２つのサブ・インタポーザが半導体チップを構成する半導体物質を含んで成ることが好ましい。半導体物質としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）およびテルル（Ｔｅ）などから成る群から選択される少なくとも１種以上の物質を挙げることができる。例えば、サブ・インタポーザがシリコンを含んで成る場合、シリコンウエハを用いる半導体製造プロセスを通じてシリコンインタポーザを併せて得ることができる。
【００１３】
「少なくとも２つのサブ・インタポーザ」の配置は、各サブ・インタポーザが電子部品および回路基板の双方の電極端子形成領域にのみ及ぶようになっていれば特に制限はない。例えば、少なくとも２つのサブ・インタポーザが同一平面上で相互に離隔して設けられている態様であってよいし、あるいは、少なくとも２つのサブ・インタポーザが、同一平面上で環を成すように設けられている態様であってもよい。
【００１４】
本発明では、上記の電子部品実装体（≒インタポーザパッケージ）の製造方法も提供される。かかる本発明の製造方法は、
（ｉ）ウエハ（≒基材）を用意する工程
（ｉｉ）ウエハを切断して複数のインタポーザ前駆体を得る工程、
（ｉｉｉ）各インタポーザ前駆体にて対向表面間を電気的に接続する導通部を設け、それによって、サブ・インタポーザを複数得る工程、
（ｉｖ）サブ・インタポーザの少なくとも２つを回路基板の上に搭載する工程、および
（ｖ）サブ・インタポーザ上に電子部品を搭載する工程
を含んで成り、
工程（ｉｖ）では、前記少なくとも２つのサブ・インタポーザを回路基板の電極端子形成領域にのみ搭載し、また
工程（ｖ）では、前記少なくとも２つのサブ・インタポーザが電子回路の電極端子領域にのみ及ぶように電子部品を搭載することを特徴とする。
【００１５】
本発明の製造方法は、インタポーザを複数の部材（即ち、サブ・インターポーザ）に分割し、その分割された各部材を電子部品および回路基板の電極端子形成領域にのみ配置することを特徴の１つとしている。
【００１６】
ある好適な態様では、工程（ｖ）で用いる電子部品が半導体チップであって、半導体チップを工程（ｉ）で用意されるウエハから得る。つまり、この態様では、半導体チップを得る半導体製造プロセスを通じてインタポーザを得ることが意図されている。
【００１７】
別のある好適な態様では、第１インタポーザを含む第１実装体と第２インタポーザを含む第２実装体の２種類の実装体を製造する。かかる場合、工程（ｉｉ）では、直線的なダイシング操作を複数組み合わせることによってウエハの切断を行い、それによって、工程（ｉ）で用意された矩形状ウエハの全てが使用されるように第１インタポーザ用のインタポーザ前駆体と第２インタポーザ用のインタポーザ前駆体とをそれぞれ複数個得る。かかる態様は、ウエハ１枚当たりの“取れ数”をできるだけ多くしてウエハを無駄なく使用することを意図したものであり、これによって、一般的には、大きさの異なる２種類の実装体を得ることができる（別の観点でみれば、大きさ・サイズの異なる２種類のインタポーザを得ることができる）。
【００１８】
更に、本発明では、上記の実装体および製造方法で使用されるインタポーザも提供される。かかる本発明のインタポーザは、少なくとも２つのサブ・インタポーザから構成されたインタポーザであって、各々のサブ・インタポーザが第１表面およびそれに対向する第２表面を有して成り、各々のサブ・インタポーザでは第１表面に設けられた端子接点と第２表面に設けられた端子接点とが相互に電気的に接続されていることを特徴としている。
【発明の効果】
【００１９】
本発明では、インタポーザを用いた実装効率の良い電子部品実装体および実装体製造プロセスが供される。具体的には、本発明では、分割部材によってファンアウトやパッドピッチ拡張に必要な部分にのみインタポーザが設けられるので（即ち、これによりインタポーザ体積が減じられるので）、低コストな実装を実現できる。換言すれば、ファインピッチなパッドを備えた電子部品を実装する場合であっても、“少なくとも２つのサブ・インタポーザ”を介在させることでプリント回路基板への実装を低コストで実現できる。
【００２０】
また、本発明の実装体においては、 “個々に分割された部材”からインタポーザが構成されているので、熱膨脹・熱収縮の影響が全体として小さくなっている。つまり、インタポーザが比較的大きな単一部材から成る場合では、熱膨脹・熱収縮の影響が大きく、インタポーザの“反り”などの熱的影響が懸念されるものの、インタポーザが分割されたものだと、１つ１つのサイズは小さくなるので、“反り”などの熱的影響が相対的に小さくなり、インタポーザの熱膨脹・熱収縮などを効果的に減じる又は防止することができる。
【００２１】
更に、インタポーザが分割されたものゆえ、製造過程にてインタポーザに不良が発生した場合でもインタポーザの全てを取り替える必要はなく、その不良が発生した箇所のサブ・インタポーザのみを取り替えればよい。つまり、本発明に係るインタポーザは、実装体製造の歩留まり向上に寄与し、コスト効率の点でも望ましい。
【図面の簡単な説明】
【００２２】
【図１】“電極端子形成領域”を説明するための模式図（図１（ａ）：回路基板の平面図、図１（ｂ）：電子部品の平面図、図１（ｃ）：実装体の平面図）。
【図２】本発明の実装体を模式的に示した外観図（図２（ａ））および展開図（図２（ｂ））
【図３】回路基板を模式的に示した斜視図（図３（ａ））および平面図（図３（ｂ））
【図４】電子部品を模式的に示した斜視図（図４（ａ））および平面図（図４（ｂ））
【図５】サブ・インタポーザを模式的に示した斜視図（図５（ａ））、平面図（図５（ｂ）、図５（ｃ））および透視図（図５（ｄ））
【図６】電極端子形成領域の大きさを説明するための模式図（図６（ａ）：回路基板の平面図、図６（ｂ）：電子部品の平面図）
【図７】２つのサブ・インタポーザが同一平面上で相互に離隔して設けられている態様を示す模式図
【図８】４つのサブ・インタポーザが、同一平面上で環を成すように設けられている態様を示す模式図
【図９】サブ・インタポーザ前駆体の好適な切出し態様を説明するための模式図（図９（ａ）：矩形状ウエハの平面図、図９（ｂ）：ダイシングラインを示した平面図、図９（ｃ）：切り出されたサブ・インタポーザ前駆体の平面図、図９（ｄ）：図９（ｃ）のサブ・インタポーザ前駆体で製造された実装体の平面図）
【図１０】図９に示すサブ・インタポーザ前駆体の“切り出し”を説明するための平面図
【図１１】従来のシリコンインタポーザを模式的に示した断面図
【図１２】従来の実装体を模式的に示した断面図（図１２（ａ））および平面図（図１２（ｂ））
【発明を実施するための形態】
【００２３】
以下では、図面を参照しながら、本発明の態様を詳細に説明する。まず、本発明の実装体について説明し、その後、本発明の製造方法を説明する。本発明のインタポーザの説明は本発明の実装体の説明に付随して行う。
【００２４】
［本発明の実装体］
本発明の実装体１０００の外観図および展開図を図２（ａ）および（ｂ）に示す。図示するように、本発明の実装体１０００は、回路基板１００、電子部品２００およびインタポーザ３００から主に構成されている。本発明の実装体１０００では、回路基板１００の上に電子部品２００が搭載されているが、インタポーザ３００が回路基板１００と電子部品２００との間に介在しており、それらの間を相互に電気的に接続している。
【００２５】
回路基板１００は、図３（ａ）および（ｂ）に示すように、実装時にて電子部品２００と面する表面１００ａに複数の電極端子１５０が形成されている。このような回路基板は、常套の実装技術にて用いられている回路基板であれば特に制限はなく、例えばプリント回路基板などを挙げることができる。回路基板の電極端子１５０のサイズやピッチも、常套の実装技術に採用されている程度のものであれば特に制限はない。例示すると、図３（ｂ）に示すような電極端子１５０のサイズＬ150は、好ましくは７０〜１０００μｍ程度、より好ましくは１００〜３００μｍ程度であり、電極端子１５０のピッチＰ150は、好ましくは７０〜１０００μｍ程度、より好ましくは１００〜３００μｍ程度である。
【００２６】
電子部品２００は、図４（ａ）および（ｂ）に示すように、実装時にて回路基板１００と面する表面２００ｂに複数の電極端子２５０が形成されている。このような電子部品は、常套の実装技術にて用いられている電子部品であれば特に制限はなく、例えば集積回路デバイス、半導体チップまたはコンデンサなどを挙げることができる。電子部品２００の電極端子２５０のサイズやピッチも、常套の実装技術に採用されている程度のものであれば特に制限はない（一般には電子部品は回路基板よりもファインピッチとなっている）。例示すると、図４（ｂ）に示すような電極端子２５０のサイズＬ250は、好ましくは５０〜２００μｍ程度であり、電極端子２５０のピッチＰ250は、好ましくは２０〜１００μｍ程度である。
【００２７】
インタポーザ３００は、図５に示すように、少なくとも２つのサブ・インタポーザ（３００Ａ，３００Ｂ、・・・）から構成されている（図示する態様では２つのサブ・インタポーザが示されている）。つまり、本発明の実装体で用いられるインタポーザ３００は単一部材から成るものではなく、複数に分割されたサブ部材から構成されている。図５（ａ）および（ｄ）に示すように、各々のサブ・インタポーザでは、対向表面間（即ち“表面”と“裏面”との間）を電気的に接続する導通部３５０が複数設けられている。インタポーザが電子部品と回路基板と間に介在している実装体では、かかる導通部３５０が「回路基板１００の電極端子１５０」と「電子部品２００の電極端子２５０」との双方に接した状態となっており、かかる導通部３５０を介して回路基板１００と電子部品２００とが相互に電気的に接続されている。
【００２８】
サブ・インタポーザ３００（３００Ａ，３００Ｂ、・・・）の各々は、絶縁性ボディ部３２０と導通部３５０とを有して成り得る。絶縁性ボディ部３２０は、絶縁性が供される限り、いずれの種類の材質から形成されていてもよい。例えば、絶縁性ボディ部３２０は、シリコン、セラミックまたは有機樹脂などを含んで成るものであってよい。つまり、インタポーザ３００は、シリコンインタポーザ、セラミックインタポーザまたは有機樹脂インタポーザであってよい。シリコンインタポーザの場合では、半導体素子や半導体チップの製造に用いるシリコンウエハからインタポーザを得ることができるので、その点で利点を有する。セラミックインタポーザの場合、熱に対する歪みが小さく又は高周波特性が良好である点で好ましい。有機樹脂インタポーザの場合、比較的容易に調製できるので好ましい。ちなみに、有機樹脂インタポーザで用いられる有機樹脂としては、熱硬化性樹脂、熱可塑性樹脂または光硬化性樹脂などを挙げることができる（例えば、エポキシ樹脂、フェノー樹脂またはシアネート樹脂を用いると耐熱性の高いインタポーザを得ることができる）。一方、導通部３５０は、電気導電性が供される限り、いずれの種類の材質から成るものであってよい。例えば、導通部３５０は、銅、金、銀およびニッケルから成る群から選択される少なくとも１種類の導電性材料から形成されたものであってよい。この中でも、銅は導電性が高くマイグレーションが少ないために特に好ましい。
【００２９】
サブ・インタポーザ（３００Ａ、３００Ｂ、・・・・）の各々の形状は、図５（ａ）に示すように、厚さ寸法が他の寸法と比較して小さくなったシート状または板状であることが好ましい。ここで、厚さ寸法（即ち、図５（ａ）に示すような対向する表面３００Ａ’と３００Ａ”との間の距離）は、特に制限はないが、例えば１５０〜５００μｍ程度であることが好ましく、より好ましくは２００〜２５０μｍ程度である。また、サブ・インタポーザ（３００Ａ、３００Ｂ、・・・・）の各々の主面の形状についていえば、回路基板の電極端子形成領域と電子部品の電極端子形成領域とが組み合わされて得られるような形状となっていることが好ましい（図５（ｄ）参照）。
【００３０】
インタポーザ３００の対向する面には回路基板および電子部品の電極端子に接続される接続端子が設けられている。たとえば、図５（ａ）に示すサブ・インタポーザ３００Ａを例にとると、そのサブ・インタポーザ３００Ａの主面のうち回路基板１００に面する面３００Ａ”には「回路基板の電極端子に接続される端子接点３５０Ａ”」が設けられている（図５（ｃ）参照）。一方、電子部品２００に面する面３００Ａ’には「電子部品の電極端子に接続される端子接点３５０Ａ’」が設けられている（図５（ｂ）参照）。「回路基板の電極端子に接続される端子接点３５０Ａ”」のサイズおよびピッチは、回路基板の電極端子のサイズおよびピッチ（即ち、図３（ｂ）のＬ１５０、Ｐ１５０）に相当し得る。これに対して、「電子部品の電極端子に接続される端子接点３５０Ａ’」のサイズおよびピッチは、電子部品の電極端子のサイズおよびピッチ（即ち、図４（ｂ）のＬ２５０、Ｐ２５０）に相当し得る。一般的には、「電子部品の電極端子に接続される端子接点３５０Ａ’」は「回路基板の電極端子に接続される端子接点３５０Ａ”」よりもファインピッチになっており、換言すれば、「回路基板の電極端子に接続される端子接点３５０Ａ”」は「電子部品の電極端子に接続される端子接点３５０Ａ’」よりもピッチが大きくなっており、それゆえ、サブ・インタポーザによってピッチ変換（特にファンアウト）が可能となる。
【００３１】
本発明の実装体では、上述したように、インタポーザ３００が回路基板１００と電子部品２００との間に介在しており、それらの間を相互に電気的に接続している。具体的にいえば、例えば図２（ａ）に示す２つのサブ・インタポーザ（３００Ａ、３００Ｂ）を備えた実装体の態様では、一方のサブ・インタポーザ（３００Ａ）につき、「サブ・インタポーザ３００Ａの複数の端子接点３５０Ａ”」がそれぞれ「回路基板１００の複数の電極端子１５０」に相互に接続されていると共に、「サブ・インタポーザ３００Ａの複数の端子接点３５０Ａ’」がそれぞれ「電子部品２００の複数の電極端子２５０」に相互に接続されている。同様に、他方のサブ・インタポーザ（３００Ｂ）につき、「サブ・インタポーザ３００Ｂの複数の端子接点３５０Ｂ”」が「回路基板１００の複数の電極端子１５０」に相互に接続されていると共に、「サブ・インタポーザ３００Ｂの複数の端子接点３５０Ｂ’」が「電子部品２００の複数の電極端子２５０」に相互に接続されている。ここで、“サブ・インタポーザの端子接点”と“回路基板の電極端子”との接続形式および“サブ・インタポーザの端子接点”と“電子部品の電極端子”との接続形式は、特に制限はなく、従来のインタポーザを使用した実装技術にて常套的に用いられているものであればよい。例えば、電極端子と端子接点との間にハンダを介在させることによって、それらを相互に接続してもよい。
【００３２】
本発明の実装体では、複数のサブ・インタポーザが、図２に示すように、電子部品および回路基板の電極端子形成領域にのみ及ぶように同一平面上に設けられている。ここで、「電極端子形成領域」とは、上述したように、“電極端子を包囲する局所的な領域”を実質的に意味している。具体的にいうと、「電極端子形成領域」とは、電極端子を最低限含みつつも必要以上に大きくなっていない領域を意味しており、例えば図６で示すように、電極端子のエッジないしは接線方向を通って電極端子を包囲する領域Ａ０の面積よりも１％〜４０％大きい面積、より好ましくは領域Ａ０の面積よりも１％〜３０％大きい面積、更に好ましくは領域Ａ０の面積よりも１％〜１５％大きい面積を有するような領域のことを意味している。
【００３３】
本発明の実装構造では、インタポーザを複数のサブ・インタポーザに分割することにより、ファンアウトに必要な箇所にのみインタポーザを配している。従って、単一部材でインタポーザを構成するよりも“インタポーザ面積・体積”を削減することが可能となり、材料コストの低減効果が奏される。特に、シリコンインタポーザの場合では、半導体チップなどの電子部品の製造に際して調製されるシリコンウエハからサブ・インタポーザを得ることができるのでコスト削減効果は更に顕著となる。
【００３４】
本発明の実装体では、少なくとも２つのサブ・インタポーザが、電子部品および回路基板の電極端子形成領域にのみ及ぶように同一平面上に設けられているが、その態様には種々のものが考えられる。例えば、図７に示すように、２つのサブ・インターポーザ（３００Ａ、３００Ｂ）が同一平面上で相互に離隔して対称的に設けられている態様であってよい。即ち、これまで図２〜図６を用いて説明してきたような態様であってよい。あるいは、図８に示すように、４つのサブ・インタポーザ（３００Ａ、３００Ｂ、３００Ｃ、３００Ｄ）が、同一平面上で環を成すように対称的に設けられている態様であってもよい。いずれの態様であっても、回路基板の電極端子形成領域と電子部品の電極端子領域とが相互に組み合わされた領域にのみ複数のサブ・インターポーザ（３００Ａ、３００Ｂ、・・・・）が配されている。
【００３５】
［本発明の製造方法］
次に、本発明の電子部品実装体の製造方法について説明する。かかる本発明の製造方法の特徴の１つは、インタポーザをサブ・インタポーザとして複数の部材に分割し（例えば２〜１０個に分割し）、その分割されたサブ・インタポーザを電子部品および回路基板の電極端子形成領域にのみ配することである。
【００３６】
まず、工程（ｉ）を実施する。即ち、ウエハを用意する。用意されるウエハは電子部品実装において用いられる常套のウエハであってよい。市販のウエハを利用してもよい。例えばシリコンウエハを調製する場合を例にとると、Ｆｚ法（フローティングゾーン法）やＣｚ法（チョクラルスキー法）により結晶成長させた後、スライス加工、面取り加工や研磨加工などを行うことによってウエハを得ることができる。
【００３７】
次いで、工程（ｉｉ）を実施する。即ち、ウエハを切断して複数のインタポーザ前駆体を得る。例えば、ダイシングソーを用いてウエハのダイシングを行って、ウエハからサブ・インタポーザのボディ源になる基板を切り出す。ここで、インタポーザ前駆体の各々は、回路基板の電極端子形成領域と電子部品の電極端子領域とを組み合わせた形状を有するように切り出されることが好ましい。
【００３８】
工程（ｉｉ）に引き続いて工程（ｉｉｉ）を実施する。即ち、インタポーザ前駆体の各々において対向表面間を電気的に接続する導通部を形成し、それによって、複数のサブ・インタポーザを得る。導通部の形成は、常套の実装技術のインタポーザの導通部の形成方法と同様であってよい。即ち、導通部は、実装分野にて常套的に行われる配線パターンおよび／またはビアホール導体などの製造プロセスにより形成することができる。この点について詳述しておく。例えば、配線パターンは、電気伝導性を有する物質からなり、常套の半導体装置の製造に一般に用いられるものから形成できる。例えば、金属箔、導電性樹脂組成物、金属箔を加工したリードフレーム等を用いることができる。金属箔を用いる場合、エッチング等により微細な配線パターンの形成が容易となる（特に、銅箔は値段が安く、電気導電性が高いので好ましい）。導電性樹脂組成物を用いる場合では、スクリーン印刷などによって配線パターンを形成できる。リードフレームにより配線パターンを形成する場合では、電気抵抗の低い、厚みのある金属を使用でき、エッチングによる微細パターン化や打ち抜き加工等の簡易な製造法を採用できる。別の手法では、離型フィルムを用いた転写法により配線パターンを形成してもよい（かかる場合、離型フィルム上に配線パターンが形成されているので、配線パターンの取扱いが容易となる）。一方、ビアホール導体は、インタポーザ前駆体にビアホールを形成した後、その内側表面をメッキ処理することによって、あるいは、導電性樹脂組成物を充填して必要に応じて硬化させることによって形成できる。導電性樹脂組成物としては、「金、銀、銅またはニッケルなどから成る金属粒子」と「エポキシ樹脂、フェノール樹脂またはシアネート樹脂などの熱硬化性樹脂」とを混合したものを用いてよい。
【００３９】
工程（ｉｉｉ）に引き続いて工程（ｉｖ）を実施する。即ち、サブ・インタポーザの少なくとも２つを回路基板上に搭載する。特にかかる工程では、少なくとも２つのサブ・インタポーザを回路基板の電極端子形成領域にのみ搭載する。つまり、回路基板の電極端子形成領域以外の領域にサブ・インタポーザが配置されないように各々のサブ・インタポーザの水平方向の位置を調整しつつ、サブ・インタポーザの導通部と回路基板の電極端子とを相互に接続する。
【００４０】
工程（ｉｖ）に引き続いて工程（ｖ）を実施する。即ち、回路基板上に配置されたサブ・インタポーザ上に対して電子部品を搭載する。特にかかる工程では、少なくとも２つのサブ・インタポーザが電子回路の電極端子領域にのみ及ぶように電子部品を搭載する。つまり、電子部品の電極端子形成領域以外の領域にサブ・インタポーザが配置された状態とならないように電子部品の水平方向の位置を調整しつつ、サブ・インタポーザの導通部と電子部品の電極端子とを相互に接続する。
【００４１】
以上の工程を通じることによって、図７や図８で示すような実装体１０００を得ることができる。
【００４２】
このような本発明の製造方法においては、電子部品の製造プロセスを利用してインタポーザを得るとコスト削減効果がより大きくなる。換言すれば、工程（ｖ）で用いる電子部品が半導体チップであって、その半導体チップを工程（ｉ）で準備されるウエハから得ると、コスト削減効果がより大きくなる。
【００４３】
また、本発明の製造方法では、工程（ｉｉ）のダイシング操作に工夫を施すことによって、工程（ｉ）で用意されるウエハを無駄なく利用することが可能である。つまり、現在の半導体製造プロセスで実施されている“ダイシング”は、直線的な切断しかできないため、複数のサブ・インタポーザ前駆体の切出しを行うと切出し後に余分なウエハ残部が存在し得るが、本発明ではそれに対して好適に対処できる。
【００４４】
具体的には、図９（ａ）に示すような矩形状のウエハを用いる場合、図９（ｂ）に示すダイシングラインに沿うように切断すると、図９（ｃ）の［ｃ−１］に示すように複数のサブ・インタポーザ前駆体「Ａ」、「Ｂ」、「Ｃ」および「Ｄ」を得ることができると共に、図９（ｃ）の［ｃ−２］に示すように別の形状の複数のサブ・インタポーザ前駆体「ａ」、「ｂ」、「ｃ」および「ｄ」を得ることができる。つまり、直線的なダイシング操作を好適に組み合わせることによってウエハの切断を行い、それによって、矩形状ウエハの全てが使用されるように第１インタポーザ用の複数のインタポーザ前駆体と、第２インタポーザ用の複数のインタポーザ前駆体とを同時に得ることができる。これにより、「Ａ」〜「Ｄ」のサブ・インタポーザ前駆体を用いて図９（ｄ）の［ｄ−１］に示すような実装体１０００Ａを最終的に得ることができると共に、「ａ」〜「ｄ」のサブ・インタポーザ前駆体を用いて図９（ｄ）の［ｄ−２］に示すような実装体１０００Ｂを最終的に得ることができる。
【００４５】
このようにダイシングを工夫すると、より面積効率が高いシリコンインタポーザの製造が可能となり、更なる低コスト化がもたらされる。ちなみに、かかる態様で用いられるインタポーザ前駆体は別の表現を用いると以下のように説明される。
『縦方向の切断線と、前記縦方向の切断線に垂直に交わる横方向の切断線とによってウェハから四角形に切り出し、さらに「前記縦方向の切断線と前記横方向の切断線の交点を結ぶ第１の斜め方向の切断線」と「前記縦方向の切断線と横方向の切断線の交点同士の間で縦方向の切断線上の点と横方向の切断線上の点を斜めに結ぶ第２の斜め方向の切断線」とによって切り出して得られたもの（図１０参照）』
【００４６】
［シリコンインタポーザの製造プロセス］
本発明には上述の実装体およびその製造方法に用いられるシリコンインタポーザも含まれるが、そのシリコンインタポーザに特化した場合の製造プロセスの一例を挙げておく。
Ｉ．シリコンウエハの調製
ＩＩ．ダイシング＊
ＩＩＩ．絶縁膜形成
ＩＶ．配線形成（スパッタリング・エッチング）
Ｖ．カバー層形成
ＶＩ．ビア形成（シリコン貫通ビアを形成する場合）
１．シリコン基板の穴あけ
２．めっき処理
３．ウエハ薄化処理
４．バンプ形成
（＊ ダイシングは最後に実施してもよい）
【００４７】
以上、本発明の実施形態について説明してきたが、あくまでも典型例を例示したに過ぎない。従って、本発明はこれに限定されず、種々の改変がなされ得ることを当業者は容易に理解されよう。例えば以下の変更態様を挙げることができる。
【００４８】
● 上述した説明では、サブ・インタポーザの導通部が対向表面間を電気的に接続するように設けられる態様に関して主に言及したものの、必ずしもかかる態様に限定されるわけではなく、同一表面にてある箇所と別の箇所とを電気的に接続するように導通部が設けられていてもよい。つまり、上述の説明では、各々のサブ・インタポーザでは「第１表面に設けられた第１端子接点」と「第２表面に設けられた第２端子接点」とが相互に電気的に接続されていたが、そのような第１端子接点と電気的に接続された第２端子接点を第１表面に設けてもよい。このような第１端子接点と第２端子接点との接続は配線層を介して行うことができる。第１端子接点と電気的に接続された第２端子接点を第１表面に設けると、端子接点を起点にワイヤーボンディングを容易に行うことができると共に、ＰＯＰ実装なども容易に行うことが可能となる。
【００４９】
● 上述した説明では、回路基板と電子部品との間にインタポーザを１段で設ける態様に言及したものの、必ずしもかかる態様に限定されるわけではなく、複数段のインタポーザを設けてもよい。例えば、樹脂インタポーザの上にセラミックインタポーザを搭載してもよい。このように複数段のインタポーザを設ける場合、インタポーザの各段の全てをサブ・インタポーザにより構成してもよく、あるいは、或る特定の段のインタポーザのみをサブ・インタポーザにより構成してもよい。
【００５０】
最後に、上述した本発明は、次の態様を包含していることを確認的に述べておく：
第１の態様：電子部品、前記電子部品が実装される回路基板、および、前記電子部品と前記回路基板との間に介在し、それらを相互に電気的に接続するインタポーザを有して成る実装体であって、
前記インタポーザが少なくとも２つのサブ・インタポーザから構成され、該少なくとも２つのサブ・インタポーザが、前記電子部品および前記回路基板の電極端子形成領域にのみ及ぶように同一平面上に設けられていること（即ち、インタポーザを構成する少なくとも２つのサブ・インタポーザが前記電子部品および前記回路基板の電極端子形成領域にのみ重なるように設けられていること）を特徴とする、実装体。
第２の態様：上記第１の態様において、前記少なくとも２つのサブ・インタポーザが、全て同一の基材から切り出されたものであって、それゆえ、相互に同一の材質から形成されていることを特徴とする実装体。
第３の態様：上記第１または第２の態様において、前記電子部品が半導体チップであり、前記少なくとも２つのサブ・インタポーザが、前記半導体チップを構成する半導体物質を含んで成ることを特徴とする実装体。
第４の態様：上記第３の態様において、前記半導体物質がシリコンであることを特徴とする実装体。
第５の態様：上記第１〜４の態様のいずれかにおいて、前記少なくとも２つのサブ・インタポーザが、同一平面上で相互に離隔して対向するように設けられていることを特徴とする実装体。
第６の態様：上記第１〜４の態様のいずれかにおいて、前記少なくとも２つのサブ・インタポーザが、同一平面上で環を成すように相互に隣接して設けられていることを特徴とする実装体。
第７の態様：上記第１〜６の態様のいずれかの実装体に使用されるインタポーザであって、
前記インタポーザが少なくとも２つのサブ・インタポーザから構成され、また
各々のサブ・インタポーザが第１表面（第１主面）およびそれに対向する第２表面（第２主面）を有して成り、各々のサブ・インタポーザにおいて第１表面（第１主面）に設けられた端子接点と第２表面（第２主面）に設けられた端子接点とが相互に電気的に接続されていることを特徴とするインタポーザ。
第８の態様：実装体を製造するための方法であって、
（ｉ）ウエハを用意する工程、
（ｉｉ）前記ウエハを切断して複数のインタポーザ前駆体を得る工程、
（ｉｉｉ）前記インタポーザ前駆体の各々において対向表面間（対向主面間）を電気的に接続する導通部を設けてサブ・インタポーザを複数形成する工程、
（ｉｖ）前記サブ・インタポーザの少なくとも２つを回路基板の上に搭載する工程、および
（ｖ）前記サブ・インタポーザの上に電子部品を搭載する工程
を含んで成り、
前記工程（ｉｖ）では、前記少なくとも２つのサブ・インタポーザを前記回路基板の電極端子形成領域にのみ及ぶように搭載し（即ち、前記少なくとも２つのサブ・インタポーザが前記回路基板の電極端子形成領域にのみ重なるように前記回路基板上に前記少なくとも２つのサブ・インタポーザを配置し）、また
前記工程（ｖ）では、前記少なくとも２つのサブ・インタポーザが前記電子回路の電極端子領域にのみ及ぶように前記電子部品を搭載する（即ち、前記少なくとも２つのサブ・インタポーザが前記電子部品の電極端子形成領域にのみ重なるように前記少なくとも２つのサブ・インタポーザ上に前記電子部品を配置する）ことを特徴とする、製造方法。
第９の態様：上記第８の態様において、前記工程（ｖ）で用いる電子部品が半導体チップであって、該半導体チップを前記工程（ｉ）で用意されるウエハから得ることを特徴とする製造方法。
第１０の態様：上記第８または第９の態様において、第１インタポーザを含む第１実装体と第２インタポーザを含む第２実装体の２種類の実装体を製造することを特徴としており、
前記工程（ｉｉ）では、直線的なダイシング操作を複数組み合わせることによって前記ウエハの切断を行い、それによって、前記工程（ｉ）で用意された矩形状ウエハの全てが使用されるように第１インタポーザ用の複数のインタポーザ前駆体と、第２インタポーザ用の複数のインタポーザ前駆体とを得ることを特徴とする製造方法。
【産業上の利用可能性】
【００５１】
本発明は、実装効率を向上させるものであるので、種々の実装技術に好適に用いることができる。特に、電子部品と回路基板との間にインタポーザを介在させて実装を行う技術に対して好適に利用でき、種々の電子機器、例えば携帯電話のような携帯用電子機器などの製造に適用できる。
【関連出願の相互参照】
【００５２】
本出願は、日本国特許出願第２００９−２１０４６８号（出願日：２００９年０９月１１日、発明の名称：「電子部品実装体及びその製造方法並びにインタポーザ」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。
【符号の説明】
【００５３】
１００  回路基板
１００ａ,１００ｂ  回路基板の対向表面
１５０  回路基板の電極端子
１５０Ａ,１５０Ｂ  回路基板の電極端子形成領域
２００  電子部品
２００ａ,２００ｂ  電子部品の対向表面
２５０  電子部品の電極端子
２５０Ａ,２５０Ｂ  電子部品の電極端子形成領域
３００  インタポーザ
３００Ａ,３００Ｂ,３００Ｃ,３００Ｄ…  サブ・インタポーザ
３００Ａ’、３００Ａ”  サブ・インタポーザの対向表面
３５０  導通部
３５０Ａ’  電子部品の電極端子に接続される端子接点
３５０Ａ”  回路基板の電極端子に接続される端子接点
４００  電子部品および回路基板の双方に及ぶ電極端子形成領域
５００  ウエハ（矩形状ウエハ）
６００Ａ，６００Ｂ  サブ・インタポーザ前駆体
１０００  本発明の実装体
１０００Ａ,１０００Ｂ  本発明の実装体
８００  従来のシリコンインタポーザ
８１０  デバイス（集積回路デバイス）
８１５  接続スタック
８２０  サブシステム（プリント回路基板）
８２５  電気的相互接続スタック
９００  従来の実装体
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子部品、
前記電子部品が実装される回路基板、および
前記電子部品と前記回路基板との間に介在し、それらを相互に電気的に接続するインタポーザ
を有して成る実装体であって、
前記インタポーザが少なくとも２つのサブ・インタポーザから構成され、該少なくとも２つのサブ・インタポーザが、前記電子部品および前記回路基板の電極端子形成領域にのみ及ぶように同一平面上に設けられており、
前記少なくとも２つのサブ・インタポーザが、同一平面上で環を成すように設けられていることを特徴とする、実装体。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2011030504.tif 000015
【図２】
2011030504.tif 000016
【図３】
2011030504.tif 000017
【図４】
2011030504.tif 000018
【図５】
2011030504.tif 000019
【図６】
2011030504.tif 000020
【図７】
2011030504.tif 000021
【図８】
2011030504.tif 000022
【図９】
2011030504.tif 000023
【図１０】
2011030504.tif 000024
【図１１】
2011030504.tif 000025
【図１２】
2011030504.tif 000026
【国際調査報告】
2011030504.tif 000027
2011030504.tif 000028