(57)【要約】【課題】製造工程が簡単で安定した多重ドメインを形成する液晶表示装置の提供【解決手段】本発明に係る液晶表示装置は、絶縁基板上にゲート配線が形成されており、ゲート配線と交差するようにデータ線が形成されている。そしてゲート配線とデータ配線は互いに絶縁され、これらが交差して形成する画素領域には、ゲート電極、ソース電極及びドレーン電極の３端子を有する薄膜トランジスタが形成されており、方向制御電極及び画素電極が各々形成されている。この時、薄膜トランジスタは方向制御電極をスイッチングするためのものであり、画素電極は電気的に浮遊され、方向制御電極と容量性結合されている。これにより多重ドメインが安定して形成される。
2005522748.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に形成されているゲート配線と、
前記絶縁基板上に形成され、前記ゲート配線と絶縁されて交差しているデータ配線と、
前記ゲート配線と前記データ配線とを電気的に連結する薄膜トランジスタと、
前記薄膜トランジスタのもう一つの端子と電気的に連結されている方向制御電極と、
前記方向制御電極と電気的に絶縁され、少なくとも前記方向制御電極に沿って切開部を有し、電気的に浮遊された画素電極と、
を含む薄膜トランジスタ基板。
【請求項２】
前記データ配線と交差し、前記画素電極との間にストレージ容量を形成するストレージ電極配線をさらに含む、請求項１に記載の薄膜トランジスタ基板。
【請求項３】
絶縁基板と、
前記絶縁基板上に形成され、ゲート電極及びゲート線を含むゲート配線と、
前記ゲート配線上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体層と、
前記半導体層上に形成され、前記ゲート線と交差するデータ線と、前記データ線と連結されているソース電極及び前記ソース電極と対向しているドレーン電極とを含むデータ配線と、
前記ドレーン電極と連結されている方向制御電極と、
前記データ配線及び前記方向制御電極上に形成されているパシベーション層と、
前記パシベーション層上に形成され、切開部を有しており、前記切開部が前記方向制御電極と少なくとも一部が重畳している画素電極と、
を含む薄膜トランジスタ基板。
【請求項４】
前記ゲート線の一端に連結されているゲートパッドと、
前記データ線の一端に形成されているデータパッドと、
前記パシベーション層上に形成され、接触孔を通じて前記ゲートパッドと連結されている補助ゲートパッドと、
前記保護膜上に形成され、接触孔を通じて前記データパッドと連結されている補助データパッドと、
をさらに含む、請求項３に記載の薄膜トランジスタ基板。
【請求項５】
前記画素電極切開部は複数のX字状切開部と複数の直線型切開部で形成され、前記方向制御電極は前記X字状パターンと重畳する、請求項３に記載の薄膜トランジスタ基板。
【請求項６】
前記半導体層は、前記データ線の下部に形成されているデータ線部半導体層と、
前記ソース電極と前記ドレーン電極の下部に形成されているチャンネル部半導体層と、
を含む、請求項３に記載の薄膜トランジスタ基板。
【請求項７】
前記半導体層は、前記方向制御電極の形状に沿ってその下部に形成されている方向制御電極部半導体層を含む、請求項３に記載の薄膜トランジスタ基板。
【請求項８】
前記ゲート配線と同じ層に形成され、前記方向制御電極の形状に沿ってその下部に形成されている金属片をさらに含む、請求項３に記載の薄膜トランジスタ基板。
【請求項９】
第１絶縁基板と、
前記第１絶縁基板上に形成されているゲート配線と、
前記第１絶縁基板上に形成され、前記ゲート配線と絶縁されて交差しているデータ配線と、
前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されている方向制御電極と、
前記ゲート配線と前記データ配線と前記方向制御電極とに連結されている薄膜トランジスタと、
前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されており、前記方向制御電極から前記薄膜トランジスタまでと電気的に絶縁され、前記方向制御電極に沿って切開部を有し、電気的に浮遊されている画素電極と、
前記第１絶縁基板と対向している第２絶縁基板と、
前記第２絶縁基板上に形成されている共通電極と、
前記第１絶縁基板と前記第２絶縁基板の間に注入されている液晶層と、
を含む液晶表示装置。
【請求項１０】
前記液晶層は負の誘電体異方性を有し、前記液晶層の液晶分子は前記第１絶縁基板及び前記第２絶縁基板に対して垂直に配向されている、請求項９に記載の液晶表示装置。
【請求項１１】
前記液晶層は正の誘電体異方性を有し、前記液晶層の液晶分子は前記第１絶縁基板及び第２絶縁基板に対して水平に配向されている、請求項９に記載の液晶表示装置。
【請求項１２】
前記第１基板上に形成され、前記画素電極とストレージ容量を形成するストレージ電極配線をさらに含む、請求項９に記載の液晶表示装置。
【請求項１３】
前記ストレージ電極配線には前記共通電極と同じ電圧が印加され、前記方向制御電極と前記画素電極間の容量をCDP、前記画素電極と前記共通電極間の容量をCLC、前記ストレージ電極配線と前記画素電極間の容量をCST、前記画素電極と前記共通電極間の電圧差をVPC、前記方向制御電極と前記共通電極の間の電圧差をVDCとする時、
【数１】
2005522748.tif 000005
を満たす、請求項１２に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に広視野角を得るために画素領域を複数のドメインに分割する垂直配向液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、一般に共通電極とカラーフィルターなどが形成されている上部基板と、薄膜トランジスタと画素電極などが形成されている下部基板とを含み、上部基板と下部基板との間には液晶層が注入される。画素電極と共通電極には電圧が印加され、この電圧差により電場が生じる。この電場の差異により液晶層における液晶分子の配列方向が変化し、液晶層中を通過する光の透過率を調節する。  ところが、液晶表示装置は視野角が狭いのが主な短所であり、このような短所を克服するために視野角を広くする様々な方案が開発されている。その中でも、液晶分子を上下基板に対して垂直に配向し、画素電極とその対向電極である共通電極に一定の切開部を形成したり、突起を形成する方法が有力視されている。
【０００３】
切開部を形成する方法には、画素電極と共通電極の両方に各々切開部を設けて、これらの切開部によって形成されるフリンジフィールドを利用して液晶分子の偏向方向を調節することにより、視野角を広くする方法がある。
【０００４】
突起を形成する方法では、画素電極と共通電極の上に各々突起を設け、突起により歪曲される電場を利用して、液晶分子の偏向方向を調節する。
【０００５】
フリンジフィールドは、複数のドメインを形成するために液晶の分子の偏向方向を調節するが、このフリンジフィールドは、下部基板に形成されている画素電極には切開部を形成し、上部基板に形成されている共通電極上には突起を形成する方法からも発生する。
【０００６】
このような広視野角を得るための様々な方法において、共通電極に切開部を形成する方法は、共通電極をパターニングするためにマスクの追加を必要とし、また、カラーフィルターの顔料が液晶物質に影響を及ぼすため保護膜を形成する必要があり、パターニングされた電極の端付近に転傾が著しく発生する等の問題点がある。そして、突起を形成する方法においても、突起を形成するための別途の工程を必要としたり、既存の工程を変形しなければならず、液晶表示装置の製造方法を複雑にする問題点がある。さらに、突起や切開部のために開口率が減少する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が目的とする技術的課題は、製造工程が簡単で、安定した多重ドメインを形成する液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
このような課題を解決するために本発明では、方向制御電極を形成し、画素電極を方向制御電極に容量性結合させ、薄膜トランジスタを方向制御電極に連結してスイッチングする。
【０００９】
詳細には、薄膜トランジスタ基板は、絶縁基板、前記絶縁基板上に形成されているゲート配線、前記絶縁基板上に形成され、前記ゲート配線と絶縁されて交差しているデータ配線、前記ゲート配線及び前記データ配線と電気的に連結される薄膜トランジスタ、前記薄膜トランジスタのもう一つの端子と電気的に連結されている方向制御電極、前記方向制御電極と電気的に絶縁され、少なくとも前記方向制御電極に沿って切開部を有し、電気的に浮遊された画素電極を含む薄膜トランジスタ基板を用意する。
【００１０】
この時、薄膜トランジスタは、前記データ配線と交差し、前記画素電極との間にストレージ容量を形成するストレージ電極配線をさらに含むことが好ましい。
【００１１】
または、薄膜トランジスタ基板は、絶縁基板、前記絶縁基板上に形成され、ゲート電極及びゲート線を含むゲート配線、前記ゲート配線上に形成されているゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体層、前記半導体層上に形成され、前記ゲート線と交差するデータ線と、前記データ線と連結されているソース電極と前記ソース電極と対向しているドレーン電極とを含むデータ配線、前記ドレーン電極と連結されている方向制御電極、前記データ配線及び前記方向制御電極上に形成されているパシベーション層、前記パシベーション層上に形成され、切開部を有しており、前記切開部は前記方向制御電極と少なくとも一部が重畳している画素電極、を含む薄膜トランジスタ基板を用意する。
【００１２】
この時、前記ゲート線の一端に連結されているゲートパッド、前記データ線の一端に形成されているデータパッド、前記パシベーション層上に形成され、接触孔を通じて前記ゲートパッドと連結されている補助ゲートパッド、前記パシベーション層上に形成され、接。前記画素電極切開部は、複数のX字状切開部と複数の直線型切開部で形成され、前記方向制御電極は、前記X字状切開部と重畳することが好ましい。また、前記半導体層は、前記データ線の下部に形成されているデータ線部半導体層と、前記ソース電極と前記ドレーン電極の下部に形成されているチャンネル部半導体層を含むことができる。そして、前記半導体層は、前記方向制御電極の形状に沿ってその下部に形成されている方向制御電極部半導体層を含むことができる。または、薄膜トランジスタ基板は、前記ゲート配線と同じ層に形成され、前記方向制御電極の形状に沿ってその下部に形成されている金属片をさらに含むことが好ましい。
【００１３】
本発明による液晶表示装置は、第１絶縁基板、前記第１絶縁基板上に形成されているゲート配線、前記第１絶縁基板上に形成され、前記ゲート配線と絶縁され交差しているデータ配線、前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されている方向制御電極、前記ゲート配線と前記データ配線と前記方向制御電極とに連結されている薄膜トランジスタ、前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されており、前記方向制御電極から前記薄膜トランジスタまでと電気的に絶縁され、前記方向制御電極に沿って切開部を有し、電気的に浮遊されている画素電極、前記第１絶縁基板と対向している第２絶縁基板、前記第２絶縁基板上に形成されている共通電極、前記第１絶縁基板と前記第２絶縁基板との間に注入されている液晶層、を含む。
【００１４】
この時、前記液晶層は負の誘電体異方性を有し、前記液晶層の液晶分子は前記第１絶縁基板及び第２絶縁基板に対して垂直に配向している。また、前記液晶層は正の誘電体異方性を有し、前記液晶は前記第１絶縁基板及び第２絶縁基板に対して水平に配向されることができる。また、前記第１絶縁基板上にはストレージ電極配線が配線され、前記ストレージ電極配線と前記画素電極との間にはストレージ容量が形成される。そして、共通電極とストレージ電極配線には同じ電圧が供給され、前記方向制御電極と前記画素電極間の容量をCDP、前記画素電極と前記共通電極の間の容量をCLC、前記ストレージ電極配線と前記画素電極の間の容量をCST、前記方向制御電極と前記共通電極の間の電圧差をVDCとする時、前記画素電極と前記共通電極の間の電圧差VPCは、次式で与えられる。
【００１５】
【数１】
2005522748.tif 000003
これらの本発明により、画素電極と方向制御電極とが容量性結合されて、画素電極に所定の電位が与えられるようになり、液晶層に電場が形成されて液晶分子の制御ができる。また、画素電極と方向制御電極を駆動するための薄膜トランジスタを別途形成する場合に生じるような、開口率の減少やデータ線の負荷量増加を防ぐことができる。
【発明の効果】
【００１６】
多重ドメイン液晶表示装置において、方向制御電極を形成し、方向制御電極信号をスイッチングするための薄膜トランジスタを形成し、画素電極が方向制御電極と容量性結合をなすようにすると、液晶の傾斜方向を容易に制御でき、これにより安定したドメインを形成することができる。
【発明を実施するための最良の形態】
【００１７】
図面を参考にして本発明の実施例による多重ドメイン液晶表示装置について説明する。
［液晶表示装置の回路図］
図１は本発明の実施例による液晶表示装置の等価回路図である。
【００１８】
本発明の実施例による液晶表示装置は、薄膜トランジスタ基板と、これと対向するカラーフィルター基板と、これらの間に注入されている液晶層からなる。薄膜トランジスタ基板には、複数のゲート線とデータ線とが交差して複数の画素領域を定義しており、ストレージ電極線がゲート線と平行に並んで形成されている。各画素領域には、ゲート線群のうちの１本に連結されているゲート電極と、データ線群のうちの１本に連結されているソース電極と、複数の方向制御電極のうちの１本に連結されているドレーン電極とを有する薄膜トランジスタ（TFT）が形成されている。方向制御電極は画素電極と容量性結合をなしており、これらの間の静電容量をCDPと表示する。画素電極はカラーフィルター基板の共通電極との間に液晶キャパシターを形成し、その静電容量をCLCと表示する。また、画素電極は、ストレージ電極線群の１本に連結されているストレージ電極との間にストレージ容量を形成し、その静電容量をCSTと表示する。
【００１９】
本発明では、画素電極を浮遊状態にして、方向制御電極と容量性結合させる。このような場合、方向制御電極電圧と画素電極電圧の間の関係は、次の数式１のように表せる。ここで、方向制御電極と画素電極の間の静電容量をCDP、画素電極と共通電極の間の静電容量をCLC、画素電極とストレージ電極配線の間の静電容量をCST、画素電極と共通電極の間の電圧差をVPC、方向制御電極と共通電極の間の電圧差をVDCと定義する。
【００２０】
【数２】
2005522748.tif 000004
前記式の導出過程について説明する。
【００２１】
図１に示すように、CSTとCLCは並列に連結されており、CDPはこれら二つの容量と直列に連結されている。したがって、CSTとCLCに加えられる電圧、即ち画素電極と共通電極の間の電圧差VPCは、電圧分配則に従って、式１のように方向制御電極と共通電極の間の電圧差VDCを利用して示すことができる。
【００２２】
式１によれば、VPCは、常にCDP、CST及びCLCの大きさによって定められた所定比率倍のVDCよりも低い値を示す。
【００２３】
以上では、ストレージ電極配線に共通電圧が印加されることを例にとって説明したが、ストレージ電極配線には共通電圧とは別個の電位が印加されることもできる。
【００２４】
図２は本発明の実施例による液晶表示装置で、画素電極と方向制御電極の間の静電容量によって変化する方向制御電極電圧VDCと画素電極電圧VPCの波形図である。
【００２５】
図２を見れば、式（１）からも予測できるように、画素電極電圧VPCは方向制御電極電圧VDCよりも所定比率低い値を有し、方向制御電極電圧VDCと画素電極電圧VPCの差はCDPの値によって変化することが分かる。
【００２６】
方向制御電極電圧VDCと画素電極電圧VPCの間に、式１のような関係が成り立てば、方向制御電極電圧VDCによって液晶層の電場は変形されて液晶分子の配向状態が制御され、液晶分子のプレチルトを制御される。画素電極は浮遊状態にあるが、画素電極と方向制御電極とが容量性結合されているために画素電極に所定の電位が与えられるようになり、液晶層に電場が形成されて液晶を駆動することができる。
［具体的実施例：１］
以下、本発明の具体的な実施例を図３a及び図３bを参照して説明する。
【００２７】
図３aは本発明の第１実施例による液晶表示装置の配置図であり、図３bは図３aに示すIIIb-IIIb´線による断面図である。
【００２８】
本発明の実施例による液晶表示装置は、下部基板とこれと対向している上部基板と、下部基板と上部基板の間に注入されて基板に垂直に配向されている液晶層からなる。
＜下部基板＞
以下、下部基板に対してより詳細に説明する。
【００２９】
絶縁基板１１０上にゲート線１２１が形成されており、データ線１７１はこれらの上に形成される。ゲート線１２１とデータ線１７１は互いに絶縁され、互いに交差して画素領域を定義する。各々の画素領域は、薄膜トランジスタと、方向制御電極１７６と、画素電極１９０とを含む。そして、薄膜トランジスタはゲート電極１２３と、ソース電極１７３と、ドレーン電極１７５の３端子を有しており、この薄膜トランジスタは方向制御電極１７６に信号を出力するスイッチの役目を担う。画素電極１９０は電気的に浮遊され、方向制御電極１７６と容量性結合されている。薄膜トランジスタのゲート電極１２３、ソース電極１７３及びドレーン電極１７５はそれぞれが対応するゲート線１２１、データ線１７１及び方向制御電極１７６に連結されている。方向制御電極１７６には方向制御電圧が印加される。この方向制御電圧の印加を受けて、方向制御電極１７６と共通電極２７０の間の電場の方向が制御されて、液晶分子のプレチルトが制御される。ここで、方向制御電極１７６は、データ線１７１を形成する段階で形成する。
【００３０】
下部基板に対して各層の構造について詳細に説明する。
【００３１】
絶縁基板１１０上に横方向にゲート線１２１が形成されており、ゲート電極１２３がゲート線１２１から分枝して形成されている。また、絶縁基板１１０上にはストレージ電極線１３１と第１乃至第４ストレージ電極１３３a、１３３b、１３３c、１３３dが形成されている。ストレージ電極線１３１は横方向にのびており、第１ストレージ電極１３３ａ及び第２ストレージ電極１３３bはストレージ電極線１３１から縦方向にのびている。第３ストレージ電極１３３ｃ及び第４維持電極１３３dは横方向に形成され、第１ストレージ電極１３３aと第２ストレージ電極１３３bとを連結している。
【００３２】
ゲート配線１２１、１２３及びストレージ電極配線１３１、第１乃至第４ストレージ電極配線１３３a、１３３b、１３３c、１３３dは、Alまたはその合金、Crまたはその合金、Moまたはその合金などから形成されるのが好ましい。必要に応じて、物理的特性及び化学的特性が優れたCrまたはMo合金などからなる第１層と、抵抗値の低いAlまたはAg合金などからなる第２層の全二層で形成することもできる。
【００３３】
ゲート配線１２１、１２３及びストレージ電極配線１３１及び第１乃至第４ストレージ電極配線１３３a、１３３b、１３３c、１３３dの上には、ゲート絶縁層１４０が形成されている。
【００３４】
ゲート電極１２３上部にはゲート絶縁層１４０が形成され、ゲート絶縁層１４０上には、非晶質シリコンからなる半導体層１５１、１５３、１５５が形成されている。半導体層１５１、１５３、１５５は、薄膜トランジスタのチャンネルを形成するチャンネル部半導体層１５１と、データ線１７１の下に位置するデータ線部半導体層１５３と、方向制御電極１７６とストレージ電極１３３c、１３３dが交差する部分でこれら金属配線間の絶縁を保障するための交差部半導体層１５５とを含む。半導体層１５１、１５３、１５５の上部には、抵抗性接触層１６３、１６５が各々形成されている。ここで、抵抗性接触層１６３、１６５は、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質で作られるのが好ましい。
【００３５】
抵抗性接触層１６３、１６５及びゲート絶縁膜１４０上には、データ配線１７１、１７３、１７５が形成されている。データ配線１７１、１７３、１７５は、縦方向に形成されてゲート線１２１と交差して画素を定義するデータ線１７１と、データ線１７１から分岐しており抵抗性接触層１６３の上部までのびているソース電極１７３と、データ線１７１の一端に連結されており外部デバイスから画像信号を受けるデータパッド（図示せず）と、ソース電極１７３と分離されておりゲート電極１２３に対してソース電極１７３とは反対側に位置して抵抗性接触層１６５上部に形成されているドレーン電極１７５とを含む。
【００３６】
また、ゲート線１２１とデータ線１７１が交差してなす画素領域内には、方向制御電極１７６が形成されている。各々の方向制御電極１７６は、複数個のX字状の金属片が互いに連結されており、ドレーン電極１７５と連結されている。データ配線１７１、１７３、１７５及び方向制御電極１７６は、Alまたはその合金、Crまたはその合金、Moまたはその合金などからなるのが好ましい。必要に応じて、物理的特性や化学的特性が優れたCrまたはMo合金などからなる第１層と、抵抗値の低いAlまたはAg合金などからなる第２層の全二層で形成することもできる。
【００３７】
データ配線１７１、１７３、１７５の上には、窒化ケイ素または有機絶縁膜からなるパシベーション層１８０が形成されている。
【００３８】
パシベーション層１８０には、データパッドを露出する接触孔（図示せず）が形成されており、ゲート絶縁層１４０と共にゲートパッドを露出する接触孔（図示せず）が形成されている。この時、パッドを露出する接触孔は、多角形や円形のような様々な形に形成することができる。また、接触孔の領域は形状寸法は２ｍｍ×６０μｍ以下、０．５mm×１５μm以上であることが好ましい。
【００３９】
パシベーション層１８０上に画素電極１９０が形成される。各々の画素電極１９０は電気的に浮遊され、複数個のX字状の切開部１９１と直線型の切開部１９２とを有する。この時、複数個のX字状切開部１９１は、方向制御電極１７６のX字状部分と重畳し、直線型切開部１９２は、第３ストレージ電極１３３c及び第４ストレージ電極１３３dと重畳する。方向制御電極１７６は、切開部１９１のみでなく画素電極１９０の切開部１９１の周辺部と広く重畳していて、画素電極１９０との間に所定のストレージ容量を形成する。
【００４０】
また、パシベーション層１８０上には、補助ゲートパッド（図示せず）及び補助データパッド（図示せず）が形成される。補助ゲートパッド及び補助データパッドは、接触孔を通じて各々のゲートパッド及びデータパッドと連結されている。ここで、画素電極１９０と補助ゲートパッド及び補助データパッドは、IZO（indium zinc oxide）で形成されることが好ましい。または、画素電極１９０及び補助パッドはITO（indium tin oxide）で形成しても良い。
【００４１】
以上、画素電極１９０は、画素領域を複数のドメインに分割するための切開部１９１、１９２を有し、このうち第１切開部１９１は方向制御電極１７６と重なっており、第２切開部１９２はストレージ電極１３３c、１３３dと重なっている。即ち、液晶表示装置を上から観察した時、方向制御電極１７６が第１切開部１９１を通じて露出されて見えるように、方向制御電極１７６と第１切開部１９１は配列している。なお、一つの薄膜トランジスタは方向制御電極１７６に連結し、画素電極１９０と方向制御電極１７６はストレージ容量を形成するように配置する。
【００４２】
一方、ストレージ電極配線１３１、１３３a、１３３b、１３３c、１３３dを形成する代わりに画素電極１９０を前段のゲート線と重畳させてストレージ容量を形成することもできる。
【００４３】
また、本発明による他の実施例によると、方向制御電極１７６は、ゲート配線１２１、１２３と同じ層に形成することもできる。また、方向制御電極１７６上部のパシベーション層１８０を除去し、開口部を形成することもできる。
＜上部基板＞
上部基板２１０に対してより詳細に説明する。
【００４４】
ガラスなどの透明な絶縁物質からなる上部基板２１０の下面に、光漏れを防ぐためのブラックマトリックス２２０と、赤や緑や青のカラーフィルター２３０と、ITOまたはIZOなどの透明な導電物質からなる共通電極２７０とが形成されている。
【００４５】
液晶層３に含まれている複数の液晶分子は、画素電極１９０と共通電極２７０の間に電場のない状態において、その方向ベクトルが下部基板１１０と上部基板２１０に対して垂直をなすように配向されており、負の誘電体異方性を有する。下部基板１１０と上部基板２１０は、画素電極１９０がカラーフィルター２３０と対応して正確に重なり合うように整列される。このようにすれば、画素領域は、第１及び第２切開部１９１、１９２によって複数の小ドメインに分割される。また、各々のドメイン内において、液晶層３の配向は、方向制御電極１７６によって安定する。
【００４６】
図４は図３aに示す本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構成を簡略化して示したものである。
【００４７】
上述したように、方向制御電極１７６をスイッチングするための薄膜トランジスタのみが提供され、画素電極１９０には方向制御電極１７６との容量性結合を通じて所定の電圧が誘導されるので、画素電極１９０と方向制御電極１７６の間の電圧差は一定に維持される。したがって、安定的な輝度の実現が可能であり、線反転や点反転などの反転タイプによらない。また、画素電極１９０と方向制御電極１７６を駆動するための薄膜トランジスタを別途形成する場合に生じる開口率の減少やデータ線の負荷量増加を防ぐことができる。
【００４８】
図５は本発明の第１実施例による液晶表示装置の写真である。
【００４９】
図５によれば、本発明による液晶表示装置が不安定な組織の少ない優れた表示品質であることが分かる。
［具体的実施例：２］
本発明の他の実施例について詳細に説明する。
【００５０】
図６aは本発明の第２実施例による液晶表示装置の配置図である。図６bは図６aに示すVIb-VIb´線及びVIb´-VIb"線による断面図である。そして、図６cは図６aに示すVIc-VIc´線による断面図である。
【００５１】
絶縁基板１１０上に横方向にゲート線１２１が形成されており、ゲート電極１２３はゲート線１２１と分枝して形成されている。ゲート線１２１の一端には、外部回路と連結するためのゲートパッド１２５が形成されている。また、絶縁基板１１０上には、ストレージ電極線１３１と第１乃至第４ストレージ電極１３３a、１３３b、１３３c、１３３d及びストレージパッド１３５が形成されている。ストレージ電極線１３１は横方向にのびており、第１ストレージ電極１３３ａ及び第２ストレージ電極１３３bはストレージ電極線１３１から縦方向にのびている。第３ストレージ電極１３３ｃ及び第４ストレージ電極１３３dは横方向にのびており、第１ストレージ電極１３３aと第２ストレージ電極１３３bとを連結している。ストレージパッド１３５はストレージ電極線１３１の一端に形成されている。
【００５２】
ゲート配線１２１、１２３、１２５及びストレージ電極配線１３１、１３３a、１３３b、１３３c、１３３d、１３５は、Alまたはその合金、Crまたはその合金、Moまたはその合金などから形成されるのが好ましく、もしくは、必要に応じて物理的及び化学的特性が優れたCrまたはMo合金などからなる第１層と、抵抗値の低いAlまたはAg合金などからなる第２層の全二層で形成することもできる。
【００５３】
ゲート配線１２１、１２３、１２５及びストレージ電極配線１３１、１３３a、１３３b、１３３c、１３３d、１３５の上には、ゲート絶縁層１４０が形成されている。
【００５４】
ゲート絶縁層１４０上でかつゲート電極１２３の位置とは別の位置に、非晶質シリコンなどの半導体からなる半導体層１５１、１５３、１５５、１５８が形成されている。半導体層１５１、１５３、１５５、１５８は、薄膜トランジスタのチャンネルを形成するチャンネル部半導体層１５１、データ線１７１下に位置するデータ線部半導体層１５３、方向制御電極１７６とストレージ電極１３３c、１３３dが交差する部分でこれら金属配線間の絶縁を保障するための交差部半導体層１５５及び方向制御電極１７６の下に位置する方向制御電極部半導体層１５８を含む。半導体層１５１、１５３、１５５、１５８の上部には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質で作られた抵抗性接触層１６１、１６３、１６５、１６８が各々形成されている。
【００５５】
抵抗性接触層１６１、１６３、１６５、１６８及びゲート絶縁膜１４０の上には、データ配線１７１、１７３、１７５、１７９が形成されている。データ配線１７１、１７３、１７５、１７９は、縦方向に形成されておりかつゲート線１２１と交差して画素を定義するデータ線１７１、データ線１７１から分枝しており抵抗性接触層１６３の上部にのびているソース電極１７３、データ線１７１の一端に連結され外部のデバイスからの画像信号を受けるデータパッド１７９、ソース電極１７３から分離されてゲート電極１２３に対してソース電極１７３とは反対側に位置し、かつ抵抗性接触層１６５上に形成されているドレーン電極１７５を含む。
【００５６】
また、ゲート線１２１とデータ線１７１が交差して形成される画素領域内には、方向制御電極１７６が形成されている。各々の方向制御電極１７６は、複数個のX字状の金属片と互いに連結されており、ドレーン電極１７５と連結されている。データ配線１７１、１７３、１７５、１７９及び方向制御電極１７６は、Alまたはその合金、Crまたはその合金、Moまたはその合金などからなるのが好ましく、必要に応じて、物理的及び化学的な特性が優れたCrまたはMo合金などからなる第１層と、抵抗値の低いAlまたはAg合金などからなる第２層の全二層で形成することもできる。
【００５７】
データ配線１７１、１７３、１７５、１７９及び方向制御電極１７６の上には、窒化ケイ素または有機絶縁膜からなるパシベーション層１８０が形成されている。
【００５８】
パシベーション層１８０には、データパッド１７９を露出する接触孔１８４が形成されており、ゲート絶縁層１４０と共にゲートパッド１２５及びストレージパッド１３５を各々露出する接触孔１８２、１８３が形成されている。この時、パッド１２５、１３５、１７９を露出する接触孔１８２、１８３、１８４は、多角形やや円形などの様々な形に形成することもでき、形状寸法は２mm×６０μm超以下、０．５mm×１５μm以上であることが好ましい。
【００５９】
パシベーション層１８０上には、画素電極１９０が形成されている。各々の画素電極１９０は、電気的に浮遊されており、複数個のX字状切開部１９１と直線型切開部１９２を有する。この時、複数個のX字状切開部１９１は方向制御電極１７６のX字状部分と重畳し、直線型切開部１９２は第３ストレージ電極１３３ｃ及び第４ストレージ１３３dと重畳している。方向制御電極１７６は、切開部１９１のみでなく画素電極１９０の切開部１９１周辺部と広く重畳していて、画素電極１９０と共に所定のストレージ容量を形成する。
【００６０】
また、パシベーション層１８０上には、補助ゲートパッド９５、補助ストレージパッド９８、補助データバッド９７が形成されている。補助ゲートパッド９５，補助ストレージパッド９８、補助データパッド９７は、接触孔１８２、１８３、１８４を通じて各々のゲートパッド１２５、ストレージパッド１３５及びデータパッド１７９と連結されている。ここで、画素電極１９０、補助ゲートパッド９５、補助ストレージパッド９８、補助データパッド９７は、IZOで形成されるのが好ましい。また、画素電極１９０及び補助パッド９５、９７、９８はITOで形成することもできる。
【００６１】
以上、画素電極１９０は、画素領域を複数のドメインに分割するための切開部１９１、１９２を有し、このうち第１切開部１９１は方向制御電極１７６と重なっており、第２切開部１９２はストレージ電極１３３c、１３３dと重なっている。即ち、液晶表示装置を上から観察した時、方向制御電極１７６が第１切開部１９１を通じて露出されて見えるように方向制御電極１７６と第１切開部１９１を配列する。なお、一つの薄膜トランジスタは方向制御電極１７６に連結しており、画素電極１９０は方向制御電極１７６と容量性結合をなすように配置する。
【００６２】
一方、ストレージ電極配線１３１、１３３a、１３３b、１３３c、１３３d、１３５を形成する代わりに、画素電極１９０を前段のゲート線と重畳させてストレージ容量を形成することもできる。
【００６３】
方向制御電極１７６は、ゲート配線１２１、１２３、１２５と同じ層に形成することもできる。そして、方向制御電極１７６上部のパシベーション層１８０を除去して孔を形成することもできる。
＜上部基板＞
上部基板２１０に対してより詳細に説明する。
【００６４】
ガラスなどの透明な絶縁物質からなる上部基板２１０の下面に、光漏れを防ぐためのブラックマトリックス２２０と、赤や緑や青のカラーフィルター２３０と、ITOまたはIZOなどの透明な導電物質からなる共通電極２７０とが形成されている。
【００６５】
液晶層３に含まれている複数の液晶分子は、画素電極１９０と共通電極２７０の間に電界のない状態において、その方向ベクトルが下部基板１１０と上部基板２１０に対して垂直をなすように配向されており、負の誘電体異方性を有する。下部基板１１０と上部基板２１０は、画素電極１９０がカラーフィルター２３０と対応して正確に重なり合うように整列される。このようにすれば、画素領域は、第１及び第２切開部１９１、１９２によって複数の小ドメインに分割される。また、各々のドメイン内において、液晶層３の配向は、方向制御電極１７６によって安定する。そして、第２実施例では、方向制御電極１７６の下に半導体層１５８を設けることによって、方向制御電極１７６と共通電極２７０との距離を縮少しCDCを増加させると共に、ドメインの境界部を形づくる方向制御電極１７６部分のセルギャップを他の領域のセルギャップに比べて小さくすることで、物理的にドメインに境界を設け、より安定的にドメインが形成できる。
［具体的実施例：３］
本発明の他の実施例について説明する。
【００６６】
図７aは本発明の第３実施例による液晶表示装置の配置図であり、図７bは図７aに示すVIIb-VIIb´線による断面図である。
【００６７】
本発明の第３実施例による液晶表示装置は、方向制御電極１７６下にX字状の金属片１２７がさらに形成されている点と、液晶分子が基板１１０、２１０に対して水平に配向され、正の誘電体異方性を有する点を除いては、第１実施例による液晶表示装置と同様な構造である。
【００６８】
X字状金属片１２７は、ゲート配線１２１、１２３及びストレージ電極配線１３１、１３３a、１３３b、１３３c、１３３dと同一層に同一な物質で形成されている。そして、X字状金属片１２７は、方向制御電極１７６と共通電極２７０間の距離を縮少してCDCを増加させると共に、ドメインの境界部を形づくる方向制御電極１７６部分のセルギャップを他の領域のセルギャップに比べて小さすることで、物理的にドメインに境界を設け、より安定的にドメインが形成できるようにする。なお、正の誘電体異方性を有する液晶分子を用いれば、画素電極１９０と共通電極２７０の間に電界が印加された時に、液晶分子が基板１１０、２１０に対して垂直方向に立ち上がろうとする力を受けて配向が変わる。このような液晶を用いてノーマリブラックモードを実現するためには、上部基板２１０と下部基板１１０の外側に各々配置する二つの偏光板の偏光軸が互いに平行に並ぶように配置する。
【００６９】
上述したように、２重ドメイン液晶表示装置は、方向制御電極と方向制御電極信号をスイッチングするための薄膜トランジスタを用いる。そして、方向制御電極は画素電極と容量性結合をしている。この方法により、液晶分子の傾斜方向は容易に制御でき、安定したドメインを得ることができる。
【００７０】
以上、本発明の好ましい実施例を参照して説明したが、該当技術分野における通常の知識を有する者であれば、特許請求の範囲に記載の本発明の思想及び領域から逸脱しない範囲内で、本発明の様々な修正及び変形が可能であることが理解できるであろう。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施例による液晶表示装置の等価回路図
【図２】本発明の実施例による液晶表示装置の画素電極と方向制御電極と画素電極間の容量における、画素電極電圧と方向制御電極電圧の波形図
【図３ａ】本発明の第１実施例による液晶表示装置の配置図
【図３ｂ】図３aに示すIIIb-IIIb´線による断面図
【図４】本発明の第１実施例による液晶表示装置用薄膜トランジスタ配列基板を簡略に示す構成図
【図５】本発明の第１実施例による液晶表示装置の写真
【図６ａ】本発明の第２実施例による液晶表示装置の配置図
【図６ｂ】図６aに示すVIb-VIb´線及びVIb´-VIb"線による断面図
【図６ｃ】図６aに示すVIc-VIc´線による断面図
【図７ａ】本発明の第３実施例による液晶表示装置の配置図
【図７ｂ】図７aに示すVIIb-VIIb´線による断面図
【符号の説明】
【００７２】
３  液晶層
９５  補助ゲートパッド
９７  補助データパッド
９８  補助ストレージパッド
１１０  絶縁基板
１２３  ゲート電極
１３１、１３３ａ、１３３ｂ、１３３ｃ、１３３ｄ  ストレージ電極
１３５  ストレージパッド
１４０  ゲート絶縁層
１５１、１５３、１５５、１５８  半導体層
１６１、１６３、１６５、１６８  抵抗性接触層
１７３  ソース電極
１７５  ドレーン電極
１７６  方向制御電極
１７９  データバッド
１８０  パシベーション層
１８２、１８３、１８４  接触孔
１９０  画素電極
１９１  Ｘ時状の切開部
１９２  直線上の切開部
２１０  上部基板
２２０  ブラックマトリックス
２３０  カラーフィルタ
２７０  共通電極
【図１】
2005522748.tif 000006
【図２】
2005522748.tif 000007
2005522748.tif 000008
2005522748.tif 000009
【図４】
2005522748.tif 000010
【図５】
2005522748.tif 000011
2005522748.tif 000012
2005522748.tif 000013
2005522748.tif 000014
2005522748.tif 000015
【国際調査報告】
2005522748.tif 000016
2005522748.tif 000017
2005522748.tif 000018