(57)【要約】（Ｃｕに対するＡｌヴィア、Ａｌパッドのための）追加のパターン化ステップを必要とするＡｌワイヤボンドパッドに依存していない、ＣｕのＦＢＥＯＬにおける半導体デバイスの相互接続構造体を形成するプロセスであって、（ａ）Ｃｕ配線およびＣｕパッドが埋め込まれた基板を形成するステップと、（ｂ）十分にＣｕの酸化および／またはＣｕの拡散を防止するように、第１金属パッシベーション層を、銅の表面上に選択的に堆積するステップと、（ｃ）最終パッシベーション層を堆積するステップと、（ｄ）ボンドパッド領域およびヒューズ領域における不動態化されたＣｕを露出することによって、ヒューズのパッド開口部を生成するように、上記最終パッシベーション層のリソグラフィおよびエッチングを行うステップと、（ｅ）Ａｕの選択的な浸漬析出によって、開口したパッド領域および開口したヒューズ領域をさらに不動態化させるステップとを含むプロセス。
2005522055.tif 000002
【特許請求の範囲】
【請求項１】
（Ｃｕに対するＡｌヴィア、Ａｌパッドのための）追加のパターン化ステップを必要とするＡｌワイヤボンドパッドに依存していない、ＣｕのＦＢＥＯＬにおける半導体デバイスの相互接続構造体を形成するプロセスであって、
（ａ）Ｃｕ配線およびＣｕパッドが埋め込まれた基板を形成するステップと、
（ｂ）十分にＣｕの酸化および／またはＣｕの拡散を防止するように、第１金属パッシベーション層を、銅の表面上に選択的に堆積するステップと、
（ｃ）最終パッシベーション層を堆積するステップと、
（ｄ）ボンドパッド領域およびヒューズ領域における不動態化されたＣｕを露出することによって、ヒューズのパッド開口部を生成するように、上記最終パッシベーション層のリソグラフィおよびエッチングを行うステップと、
（ｅ）Ａｕの選択的な浸漬析出によって、開口したパッド領域および開口したヒューズ領域をさらに不動態化させるステップとを含むプロセス。
【請求項２】
ステップ（ｂ）とステップ（ｃ）との間に、誘電体キャップまたはエッチストップ層を堆積する、請求項１に記載のプロセス。
【請求項３】
上記誘電体キャップまたはエッチストップ層が、ＳｉＮである、請求項２に記載のプロセス。
【請求項４】
ステップ（ｂ）における上記第１金属パッシベーション層を、ＣｏＷｐ、ＣｏＰおよびＲｕを含むグループから選択する、請求項１に記載のプロセス。
【請求項５】
ステップ（ｃ）における上記最終パッシベーションが、酸化物層または窒化物層のＰＥＣＶＤに基づき処理されるものである、請求項１に記載のプロセス。
【請求項６】
（Ｃｕに対するＡｌヴィア、Ａｌパッドのための）追加のパターン化ステップを必要とするＡｌワイヤボンドパッドに依存しない、ＣｕのＦＢＥＯＬにおける半導体デバイスの相互接続構造体を形成するプロセスであって、
（ａ）上部に誘電体キャップ層を有している誘電体にダマシンＣｕパッドおよびＣｕヒューズが埋込まれた基板を形成するステップと、
（ｂ）最終パッシベーション層を堆積し、リソグラフィおよびエッチング工程によって、最終パッシベーションの開口化およびヒューズのパターン化を処理するステップと、
（ｃ）下地膜（拡散障壁）およびＣｕシード層を堆積し、Ｃｕの電気めっきを行うステップと、
（ｄ）測定および接続を行うのに十分な表面を生成するように、Ｃｕパッドの上にＡｕを浸漬めっきするステップと、
（ｅ）ヒューズを十分に保護するが、このヒューズが貫通して飛ぶことができる程度に十分に薄い誘電体層を生成するステップとを含むプロセス。
【請求項７】
上記キャップ層が、窒化物またはブロクである、請求項６に記載のプロセス。
【請求項８】
ステップ（ｂ）において、上記最終パッシベーション層を、酸化物または窒化物を含むグループから選択する請求項６に記載のプロセス。
【請求項９】
（Ｃｕに対するＡｌヴィア、Ａｌパッドのための）追加のパターン化ステップを必要とするＡｌワイヤボンドパッドを含まない、ＣｕのＦＢＥＯＬにおける半導体デバイスの相互接続構造体であって、
（ａ）Ｃｕ配線およびＣｕパッドが埋め込まれた基板と、
（ｂ）十分にＣｕの酸化および／またはＣｕの拡散を防止するように、Ｃｕ配線およびＣｕパッドの上面に堆積した第１金属パッシベーション層、ならびにこの第１パッシベーション層の上に堆積された最終パッシベーション層と、
（ｃ）上記最終パッシベーション層の下にあるボンドパッドのパッド開口部およびヒューズ領域を処理するために、この最終パッシベーション層にリソグラフィおよびエッチングを行って形成され、上記構造体の開口したパッド領域および開口したヒューズ領域にある追加のＡｕのパッシベーション層とを備える相互接続構造体。
【請求項１０】
上記第１金属パッシベーション層と上記最終パッシベーション層との間に、誘電体またはエッチストップ層が堆積されている、請求項９に記載の相互接続構造体。
【請求項１１】
上記誘電体キャップまたはエッチストップ層が、ＳｉＮである、請求項１０に記載の相互接続構造体。
【請求項１２】
上記第１金属パッシベーション層が、ＣｏＷＰ、ＣｏＰおよびＲｕを含むグループから選択されている、請求項９に記載の相互接続構造体。
【請求項１３】
上記最終パッシベーション層が、ＰＥＣＶＤによって形成された酸化物または窒化物である、請求項９に記載の相互接続構造体。
【請求項１４】
（Ｃｕに対するＡｌヴィア、Ａｌパッドのための）追加のパターン化ステップを必要とするＡｌワイヤボンドパッドに依存していない、ＣｕのＦＢＥＯＬにおける半導体デバイスの相互接続構造体であって、
（ａ）ダマシンＣｕパッドおよびＣｕヒューズが埋め込まれた基板と、
（ｂ）誘電体層および、この誘電体層に堆積されたキャップ層と、
（ｃ）リソグラフィックおよびエッチング工程に基づいて開口され、ヒューズがパターン化されている、キャップ層に堆積された最終パッシベーション層と、
（ｄ）上記最終パッシベーション層にそれぞれ堆積されている障壁下地膜（拡散障壁）およびＣｕシード層、ならびにこのＣｕシード層に堆積しているＣｕ電気めっきされた層と、
（ｅ）十分に測定および接続が行える表面を生成するために、上記Ｃｕパッドの上に堆積されたＡｕめっき層と、
（ｆ）上記ヒューズに堆積された誘電体層とを備え、この誘電体層は、ヒューズを保護するために十分なものであるが、上記ヒューズがこの誘電体層を貫通して飛ぶことが可能なものである相互接続構造体。
【請求項１５】
上記キャップ層が、窒化物またはブロクである、請求項１４に記載の相互接続構造体。
【請求項１６】
上記最終パッシベーション層が、酸化物または窒化物を含むグループから選択されている、請求項１４に記載の相互接続構造体。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
（発明の背景）
（発明の技術分野）
本発明は、付加的なＡｌ−ワイヤボンドパッドに依存せずに、以下のプロセスによって、半導体用のＦＢＥＯＬ（FAR-BACK-END-OF-LINE）の銅メタライゼーションを実施（preparing）することに関するものである。すなわち、このプロセスとは、最終パッシベーション層（絶縁膜層）の開口部（final passivation opening）に対する唯一のパターン化ステップにおいて、測定したり（probing）、接続（ボンディング）したり（bonding）、溶融（ヒュージング）したり(fusing)することである。あるいは、このプロセスとは、２つのパターン化ステップにおいて、測定したり、接続したり、溶融したり、フリップチップバンピング（flip chip bumping）したりすることであり、これら両者のプロセスではＡｌヴィア＋Ａｌパッドのパターン化を省略する。
（関連技術の説明）
半導体製造では、組み立てた集積回路（ＩＣ）デバイスを、より大きな回路の一部としてプリント回路基板において使用するためにパッケージ（package）に構築することが知られている。なお、この組み立てたＩＣデバイスのボンディングパッドと電気的に接触するパッケージのリードとして、金属ボンド(metal bond)が、ＩＣデバイスのボンディングパッドとパッケージリードフレーム(package lead frame)に延びるリードとの間、あるいは、セラミックまたは重合体のチップ担体に対するはんだボール接合部(solder ball connection)との間において接続するように形成されている。
【０００２】
また従来では、一般的なチップ配線材料としてＡｌおよびＡｌ合金が使用されている。しかしながら、Ｃｕ配線は、ＡｌおよびＡｌ合金と比較して、改善されたチップ性能および、優れた信頼性を提供するため、Ａｌ配線材料を、ＣｕおよびＣｕ合金に置き換えることが望まれている。それにもかかわらず、銅配線を使用するＩＣデバイスのパッケージングは、かなりの数の技術的な問題があったり、銅がはんだボールプロセスにおいて使用される材料と反応する、および／または銅が侵食や腐食しやすいといった困難があったりする。
【０００３】
Ｃｕメタライゼーションを利用する現在のＦＥＯＬまたはＢＥＯＬ技術では、依然として、付加的なＡｌワイヤボンドパッドに依存している。すなわち、この依存とは、現在のＣｕメタライゼーションを利用するＦＥＯＬまたはＢＥＯＬ工程の場合、最終パッシベーション層の開口部に加えてさらに、Ｃｕに対するＡｌヴィアとＡｌパッドとのパターン化を行うために、追加のパターン化工程が必要となることを意味している。
【０００４】
なお、米国特許公報６，１８７，６８０号（U. S. Patent 6,187, 680）には、銅のＢＥＯＬにおいて、アルミニウムワイヤバウンド（aluminum wirebound）パッドを生成する方法が開示されている。このプロセスでは、
（ａ）埋込まれたＣｕ配線を含む集積回路（ＩＣ）の半導体ウエハにパッシベーション層を形成するステップと、
（ｂ）Ｃｕ配線を露出させるために、パッシベーション層を貫通する末端のヴィア開口部（the terminal via openings）を形成するステップと、
（ｃ）少なくとも露出したＣｕ配線を覆って、末端のヴィア開口部の側壁、および末端のヴィア開口部付近の障壁層領域に障壁層を形成するステップと、
（ｄ）少なくとも末端のヴィア開口部における障壁層、および末端のヴィア開口部付近の障壁層領域に、Ａｌスタックを形成するステップと、
（ｅ）Ａｌスタックおよび障壁層をパターン化しエッチングするステップと、
（ｆ）パターン化したＡｌスタックを覆って第２パッシベーション層を形成するステップと、
（ｇ）Ｃｕ配線の上面に位置する、パターン化されたＡｌスタックの領域を露出するように、第２パッシベーション層に第２開口部を設けるステップであって、これによりＣｕ配線は、周囲への露出またはエッチング化学剤（etching chemistries）による侵食や、Ｃｕ−Ａｌ混合という問題から保護されるというステップとを含んでいる。
【０００５】
また、平面の銅メタラジ（copper metallurgy）用の集積パッドおよびヒューズ構造物（fuse structure）が、米国特許公報第５，７９５，８１９号（U. S. Patent 5,795, 819）に開示されている。半導体回路のための相互接続構造体を生成するこの方法では、
第１の電気的な相互接続層（electrical interconnect layer）を規定する第１の絶縁体に埋込まれた共面性のダマシン（damascene）非自己不動態化導体（non-self passivating conductors）を含む基板を形成するステップと、
第２の絶縁体において共面性の自己不動態化導体を含む第２の電気的な相互接続層を生成するステップであって、この第２の電気的な相互接続層は、第１の電気的な相互接続層に積層しており、第２の相互接続自己不動態化導体は、非自己不動態化導体と接触しているステップと、
第２の電気的な相互接続層に最終パッシベーション層を堆積するステップとを含む。
【０００６】
なお、この非自己動態化導体のうちの１つは、Ｃ４（Controlled Collapse Chip Connection）の障壁構造物の一部を形成しており、この方法では、
Ｃ４の障壁構造物上の最終的なパッシベーション層をエッチングするステップと、
パッド制限部（pad limiting）およびＣ４メタラジを堆積するステップとをさらに含んでいる。
【０００７】
また、米国特許公報第６，０５４，３８０号（U. S. Patent 6,054, 380）では、低比誘電率材料（low dielectric constant materials）を多層配線および相互接続構造体（interconnect structure）に集積する装置の方法が記載されている。この方法では、
基板表面に上面（top surface）および側壁を有している金属線を形成するステップと、
金属線と上記基板の表面とを覆うように、障壁層を堆積するステップと、
金属線の少なくとも側壁には障壁層を堆積したまま、この障壁層部分を除去するステップと、
上記金属線、基板の表面、および障壁層を覆うように、第１絶縁層を堆積するステップであって、この絶縁層は、障壁層が金属線の側壁を保護していないならば、この（the same）金属線の材料と反応する材料であるステップと、
第１絶縁層を覆うように第２絶縁層を堆積するステップと、
金属線の上に接触するヴィアを形成するステップとを含んでいる。
【０００８】
なお、Ｃｕメタライゼーションが未だに付加的なＡｌワイヤボンドパッドに依存しているＦＥＯＬおよびＢＥＯＬ工程を実施する方法では、最終パッシベーション層に対して必要な開口ステップに加えて、Ｃｕに対するＡｌヴィアおよびＡｌワイヤボンドパッドに対して通常必要となる追加のパターン化ステップを省略する、ＦＢＥＯＬの構造体の改良を提供する必要がある。
【０００９】
（発明の概要）
本発明の目的は、Ｃｕのメタライゼーションを含む、ＣｕのＦＢＥＯＬ（far-back-end-of-the-line）における構造体から半導体デバイスを製作するプロセスを提供することであって、最終パッシベーションの開口部に対する唯一のパターン化ステップにおいて測定し、接続し、溶融が行われる。
【００１０】
本発明のほかの目的は、Ｃｕのメタライゼーションを含む、ＣｕのＦＢＥＯＬ（front-back-end-of-the-line）における構造体から半導体デバイスを製作するプロセスを提供することであって、２つのパターン化ステップによって、フィリップチップバンピングとともに、測定、接続、および溶融が行われる。
【００１１】
本発明のさらなるほかの目的は、Ａｌヴィア＋Ａｌパッドのパターン化を省いた、Ｃｕのメタライゼーションを実施するＣｕのＦＢＥＯＬ（front-back-end of the line）におけるプロセスを提供することである。
【００１２】
（図面の簡単な説明）
図１は、ｉ−Ａｕ不動態化(passivated)ＣｕパッドおよびＣｕレーザーヒューズ（Cu-laser fuses）を使用する際における、最終パッシベーション層の開口部に対する唯一のパターン化ステップにおいて測定し、接続し、溶融する、本発明の半導体を生成するための集積化形式を示す図面である。
【００１３】
図２は、接続し、溶融するだけではなく、Ｃｕパッドおよびｉ-Ａｕ仕上げによる溶融を行うために、２つのパターン化ステップを用いてフリップチップバンピングする本発明のプロセスの集積化形式を示す図面である。
【００１４】
（発明の好ましい実施例の詳細な説明）
添付の図面を参照しながら、本発明をより詳しく説明する。この図面では、従来の酸化物または窒化物と結合している、あるいは、シルク（Silk）、フレア(Flare)、コーラル(Coral)、ＳｉＣＯＨなどのような低（low）ｋ−誘電体、または透過性（porous）の低ｋ材料と結合している、多層Ｃｕのメタライゼーションを示す点から始めている。この場合、少なくとも最後のＣｕ層は、例えば、酸化物またはＦＳＧ（フッ化珪素ガラス(fluorinated silicon glass)）などの機械的に固い誘電体に埋込まれている必要がある。さらに、最後のＣｕ層は、ワイヤボンディングプロセスに耐えるのに十分な厚さ（約５００ｎｍまたはそれ以上）である必要がある。これら最後のＣｕ配線(ヒューズ長（fuse length）を含んでいる)は、従来技術のダマシンまたはデュアルダマシンプロセスによって製造される。つまり、このダマシンまたはデュアルダマシンでは、誘電体にトレンチおよびヴィアをパターニングし、下地膜（liner）、Ｃｕシード層（Cu seed layer）、Ｃｕ−補充物（Cu-fill）によって充填し、アニールおよびＣｕのＣＭＰ（化学機械研磨;chemical mechanical polishing ）を行う。
【００１５】
概して、第１実施形態のプロセス順序は、以下のとおりであって:
Ｃｕ配線およびＣｕパッドが埋め込まれた基板を形成し、
十分にＣｕの酸化および／またはＣｕの拡散を防止するように、第１金属パッシベーション層を銅の表面上に選択的に堆積し、
最終パッシベーション層を堆積し、
ボンドパッド領域およびヒューズ領域（fuse area）における不動態化されたＣｕを露出することによって、ヒューズ(fuses)のパッド開口部を生成するように、この最終パッシベーション層のリソグラフィおよびエッチングを行い、
Ａｕの選択的な浸漬析出（selective immersion deposition）によって、開口したパッドおよび開口したヒューズの領域をさらに不動態化させる。
【００１６】
また、本発明の第２実施形態のプロセス順序では、
上部に誘電体キャップ層（dielectric cap layer）を有している誘電体にダマシン銅パッドおよび銅ヒューズが埋込まれた基板を形成し、
最終パッシベーション層を堆積し、リソグラフィおよびエッチングス工程によって、最終パッシベーション層の開口およびヒューズのパターン化を処理し、
Ｃｕの電気めっきを行うとともに、下地膜（拡散障壁）およびＣｕシード層を堆積し、
ヒューズを十分に保護するが、ヒューズが貫通して飛ぶことができる程度に十分に薄い誘電体層を生成することを必要とする。
【００１７】
ここで図１を参照すると、本発明のプロセスにより半導体を形成するための集積形式は、多層のＣｕのメタライゼーションから始まっているということが分かる。そして、この図では、ＣｕまたはＣｕ合金（ＭｘＣｕ）パッド１０およびＣｕヒューズ１１が、誘電性基板に埋込まれている。ただし、少なくとも最終Ｃｕ層が、力学的に固い誘電体（例えば、酸化物、ＦＳＧ）に埋込まれていなければならないという必要がある。
【００１８】
また、この多層のＣｕのメタライゼーションは、従来の酸化物または窒化物、あるいは低ｋ（low k）誘電体（シルク、フレア、コーラル、ＳｉＣＯＨ、または他の透過性の低ｋ（low k）材料と組み合わせて行われてもよい。ただし、最後のＣｕ層は、ワイヤボンディング処理に耐えうる程度の充分な厚さ（約５００ｎｍまたはそれ以上）が必要となる。さらにまた、ヒューズリンク（fuse-link）を含む最後のＣｕ配線を、従来技術のダマシンまたはデュアルダマシンプロセス（すなわち、誘電体にトレンチおよびヴィアをパターン化し、これを下地膜、Ｃｕシード層、Ｃｕ補充物によって充填し、アニールおよびＣｕのＣＭＰを行う）によって製造してもよい。
【００１９】
次に、図１に示すようなＣｏＷＰキャップ層、あるいは、ＣｏＰまたはＲｕの層である金属のパッシベーション層を堆積することによって、Ｃｕの上面を、酸化またはＣｕの拡散に対して不動態化する。また、ＳｉＮまたはブロク（Blok）などの誘電性キャップ層、またはエッチストップ層（etch stop layer）をこの時点で任意に堆積してもよく、この堆積を行ってから直ぐに（従来のＰＥＣＶＤ酸化物または窒化物層を用いて）、最終パッシベーション層を堆積する。
【００２０】
次に、リソグラフィおよびエッチングを使用する従来のパターン化順序を、最終パッシベーション層に適用し、パッド開口部とヒューズの開口部とを形成する。このステップでは、不動態化されたＣｕを、ボンドパッド領域およびヒューズ領域において露出させる。言い換えると、金属のパッシベーション層が、Ｃｕ面上において必要とされる。
【００２１】
最終パッシベーション層では、各個々のヒューズリンクに個々の開口部ができていることが非常に重要である。また、ヒューズ領域全体に１つの大きな開口部があるという状態（この状態は、現在の従来技術である）は、避けたほうがよい。なぜならば、レーザーヒュージングの処理時に、隣接するヒューズが短絡するのを回避するために、最終パッシベーション層の垂直な側壁（vertical side wall）に、スプラッター材料（splattered material）を再堆積するからである。
【００２２】
また、Ａｕの選択的な浸漬析出によって、開口金属面（例えば、開口パッド面および開口「露出（”naked”）」ヒューズ）をさらに形成または不動態化できる。そして、仕上がった構造体は、簡単に調査およびワイヤボンディング可能な低抵抗パッド面を形成する。
【００２３】
この第１実施形態に係る集積化形式では、最終Ｃｕ層におけるインダクタ（inductors）の実現と組み合わせることができ、さらには、ＭＩＭキャップ形式と組み合わせることができる。また、この集積化プロセスが、フリップチップまたはＣ４型のパッケージに対して適切となるようにするために、さらに薄い（溶融のために＜２００ｎｍ）誘電体層（例えば、酸化物、窒化物、感光性の（低ｋまたは他の）誘電体）を堆積し、パッド開口部のパターン化を行ってもよい。
【００２４】
また、図２に示すような、本発明に係るプロセスの第２実施形態の集積化形式では、Ａｕ（ｉ-Ａｕ）の浸漬析出による仕上げを伴う、Ｃｕパッドとヒューズとが示されている。しかしながら、パッドの開口部を除き、ヒューズを保護する最後の薄い酸化物がまだ欠けたままである。この第２実施形態のプロセスの開始点は、典型的な誘電体キャップ層（例えば、窒化物またはブロク（Blok））を有する誘電体（例えば、酸化物、ＦＳＧおよび窒化物）に埋込まれた最終段階（level）におけるダマシンＣｕ配線から始まっている。そして、このプロセスの重要な特徴は、レーザーヒューズリンク（laser fuse link）が、最後の金属（last metal）において製造されず、ヒューズの２つの端部だけがランディングパッド（landing pads）として製造される点である。また、最終パッシベーション層は、酸化物または窒化物によって得られることができ、そして、単一のリソグラフィおよびエッチングステップによる最終パッシベーション層の開口と（ヒューズ全体における）ヒューズのパターン化とによって形成される。次に、下地膜（拡散障壁）およびＣｕシード層を堆積し、従来のＣｕ電気めっきと、過剰なＣｕおよび下地膜のＣＭＰとを行う。また、測定および接続に対して十分となる面を作成するために、Ｃｕパッド上をめっきするよう、Ａｕの浸漬析出が用いられる。その後、ヒューズを保護するために、薄い（＜２００ｎｍの）誘電体層を堆積する。なお、この誘電体層は、これを貫通してヒューズが飛ぶことができる程度に十分に薄いものである。そして、この薄い誘電体層をパッキング（packing）し、パッド開口部を処理するパターン化ステップを行う。なお、薄い誘電層によって仕上げを行うステップにおいて、パッド開口部に対するエッチングプロセスを軽減（alleviating）できるよう、露出および現像（development）のために、薄くて感光性のある低ｋ誘電体を任意に堆積してもよい。
【００２５】
第２実施形態が実施されている本発明との関連において、このプロセスが、インダクタの提供に非常に好適である（なぜなら、最終的なＣｕの厚くなった部分は、低抵抗となるからである）。そして、ＭＩＭをＣ４またはフリップチップ型のプロセスに簡単に集積できる（なぜなら、ヒューズがＵＢＭおよびバンピングプロセスの間、保護されているからである）。しかしながら、バンピングの後に測定および溶融を行ってもよい。本発明の第２実施形態のさらなる利点は、全ての飛ばされていないヒューズが、最終誘電体層によって保護されている点である。
【００２６】
なお、本発明を複数の実施形態を参照しながら説明してきたが、当業者は、添付の請求項において示されている本発明の精神と範囲に反することなく、多くの変更をすることができる。
【図面の簡単な説明】
【００２７】
【図１】ｉ−Ａｕ不動態化(passivated)ＣｕパッドおよびＣｕレーザーヒューズを使用する際における、最終パッシベーション層の開口部に対する唯一のパターン化ステップにおいて測定し、接続し、溶融する、本発明の半導体を生成するための集積化形式を示す図面である。
【図２】接続し、溶融するだけではなく、Ｃｕパッドおよびｉ-Ａｕ仕上げによる溶融を行うために、２つのパターン化ステップを用いてフリップチップバンピングを行う本発明のプロセスの集積化形式を示す図面である。
【図１】
2005522055.tif 000003
【図２】
2005522055.tif 000004
【手続補正書】
【提出日】平成16年5月12日(2004.5.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ｃｕ半導体デバイスの相互接続構造体を形成するプロセスであって、
（ａ）Ｃｕ配線およびＣｕパッドが埋め込まれた基板を形成するステップと、
（ｂ）十分にＣｕの酸化および／またはＣｕの拡散を防止するように、第１金属パッシベーション層を、銅の表面上に選択的に堆積するステップと、
（ｃ）最終パッシベーション層を堆積するステップと、
（ｄ）ボンドパッド領域およびヒューズ領域における不動態化されたＣｕを露出することによって、ヒューズのパッド開口部を生成するように、上記最終パッシベーション層のリソグラフィおよびエッチングを行うステップと、
（ｅ）Ａｕの選択的な浸漬析出によって、開口したパッド領域および開口したヒューズ領域をさらに不動態化させるステップとを含むプロセス。
【請求項２】
ステップ（ｂ）とステップ（ｃ）との間に、誘電体キャップまたはエッチストップ層を堆積する、請求項１に記載のプロセス。
【請求項３】
上記誘電体キャップまたはエッチストップ層が、ＳｉＮである、請求項２に記載のプロセス。
【請求項４】
ステップ（ｂ）における上記第１金属パッシベーション層を、ＣｏＷｐ、ＣｏＰおよびＲｕを含むグループから選択する、請求項１に記載のプロセス。
【請求項５】
ステップ（ｃ）における上記最終パッシベーションが、酸化物層または窒化物層のＰＥＣＶＤに基づき処理されるものである、請求項１に記載のプロセス。
【請求項６】
Ｃｕ半導体デバイスの相互接続構造体を形成するプロセスであって、
（ａ）上部に誘電体キャップ層を有している誘電体にダマシンＣｕパッドおよびＣｕヒューズランディングパッドが埋込まれた基板を形成するステップと、
（ｂ）最終パッシベーション層を堆積し、リソグラフィおよびエッチング工程によって、最終パッシベーションの開口化およびヒューズのパターン化を処理するステップと、
（ｃ）下地膜（拡散障壁）およびＣｕシード層を堆積し、Ｃｕパッドおよびヒューズリンクに対してＣｕの電気めっきを行うステップと、
（ｄ）測定および接続を行うのに十分な表面を生成するように、Ｃｕパッドの上にＡｕを浸漬めっきするステップと、
（ｅ）ヒューズを十分に保護するが、このヒューズが貫通して飛ぶことができる程度に十分に薄い誘電体層を生成するステップとを含むプロセス。
【請求項７】
上記キャップ層が、窒化物またはブロクである、請求項６に記載のプロセス。
【請求項８】
ステップ（ｂ）において、上記最終パッシベーション層を、酸化物または窒化物を含むグループから選択する請求項６に記載のプロセス。
【請求項９】
Ｃｕ半導体デバイスの相互接続構造体であって、
（ａ）Ｃｕ配線およびＣｕパッドが埋め込まれた基板と、
（ｂ）十分にＣｕの酸化および／またはＣｕの拡散を防止するように、Ｃｕ配線およびＣｕパッドの上面に堆積した第１金属パッシベーション層、ならびにこの第１パッシベーション層の上に堆積された最終パッシベーション層と、
（ｃ）上記最終パッシベーション層の下にあるボンドパッドのパッド開口部およびヒューズ領域を処理するために、この最終パッシベーション層に対してリソグラフィおよびエッチングを行って形成され、上記構造体の開口したパッド領域および開口したヒューズ領域にある追加のＡｕのパッシベーション層とを備える相互接続構造体。
【請求項１０】
上記第１金属パッシベーション層と上記最終パッシベーション層との間に、誘電体またはエッチストップ層が堆積されている、請求項９に記載の相互接続構造体。
【請求項１１】
上記誘電体キャップまたはエッチストップ層が、ＳｉＮである、請求項１０に記載の相互接続構造体。
【請求項１２】
上記第１金属パッシベーション層が、ＣｏＷＰ、ＣｏＰおよびＲｕを含むグループから選択されている、請求項９に記載の相互接続構造体。
【請求項１３】
上記最終パッシベーション層が、酸化物または窒化物である、請求項９に記載の相互接続構造体。
【請求項１４】
Ｃｕ半導体デバイスの相互接続構造体であって、
（ａ）ダマシンＣｕパッドおよびＣｕヒューズが埋め込まれた基板と、
（ｂ）誘電体層に堆積されたキャップ層と、
（ｃ）リソグラフィおよびエッチング工程に基づいて開口され、ヒューズがパターン化されている、キャップ層に堆積された最終パッシベーション層と、
（ｄ）上記最終パッシベーション層にそれぞれ堆積されている障壁下地膜（拡散障壁）およびＣｕシード層、ならびにこのＣｕシード層に堆積しているＣｕ電気めっきされた層と、
（ｅ）十分に測定および接続が行える表面を生成するために、上記Ｃｕパッドの上に堆積されたＡｕめっき層と、
（ｆ）上記ヒューズに堆積された誘電体層とを備え、この誘電体層は、ヒューズを保護するために十分なものであるが、上記ヒューズがこの誘電体層を貫通して飛ぶことが可能なものである相互接続構造体。
【請求項１５】
上記キャップ層が、窒化物またはブロクである、請求項１４に記載の相互接続構造体。
【請求項１６】
上記最終パッシベーション層が、酸化物または窒化物を含むグループから選択されている、請求項１４に記載の相互接続構造体。
【国際調査報告】
2005522055.tif 000005
2005522055.tif 000006
2005522055.tif 000007