【手続補正書】
【提出日】令和2年7月8日(2020.7.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板と対向する封止構造部と、
前記絶縁基板と前記封止構造部との間に配置された、複数の下部電極と、１つの上部電極と、それぞれが前記１つの上部電極と前記複数の下部電極のそれぞれとの間に配置された複数の有機発光層と、
前記封止構造部に向かって立ち上がる複数の穿孔壁と、
前記絶縁基板と前記下部電極との間に形成され、前記下部電極それぞれに供給する電流を制御する複数の回路と、
前記絶縁基板と前記下部電極との間に形成された、タッチパネル電極とを含み、
前記上部電極は、前記有機発光層からの光を前記封止構造部に向けて透過させる電極であって、前記複数の穿孔壁それぞれが貫通するように形成されている孔を有し、
前記上部電極の孔は、前記タッチパネル電極により形成される電界が通過する、表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記複数の下部電極は同一面上に配置され、１つの下部電極の上に１つの有機発光層が配置されている、表示装置。
【請求項３】
請求項１に記載の表示装置であって、
前記１つの上部電極と、前記複数の下部電極と、前記有機発光層により、複数の有機発光素子が形成され、
前記有機発光素子の各々は、画素定義層により分離され、
前記穿孔壁は、前記画素定義層の面上に形成されている、表示装置。
【請求項４】
請求項１に記載の表示装置であって、
前記複数の回路は、前記下部電極の下側に配置されている、表示装置。
【請求項５】
請求項１に記載の表示装置であって、
さらに、前記電界の変化に基づき、前記封止構造部に対する指示体の接触位置を検出する検出回路を含む、表示装置。
【請求項６】
請求項１に記載の表示装置であって、
前記複数の穿孔壁のそれぞれは、逆テーパ形状、順テーパ形状、又は垂直形状を有する、表示装置。
【請求項７】
請求項１に記載の表示装置であって、
前記タッチパネル電極は、高融点金属で構成されている、表示装置。
【請求項８】
請求項１に記載の表示装置であって、
前記タッチパネル電極は、前記絶縁基板と前記複数の回路との間に形成されている、表示装置。
【請求項９】
請求項８に記載の表示装置であって、
前記複数の回路におけるチャネル部と接続するソース電極及びドレイン電極と、前記タッチパネル電極と接続するタッチパネル配線とは、同一金属層を含む、表示装置。
【請求項１０】
請求項１に記載の表示装置であって、
前記複数の穿孔壁のそれぞれは、前記下部電極の間に位置する、表示装置。
【請求項１１】
請求項１に記載の表示装置であって、
前記複数の穿孔壁は、一つの画素に対する穿孔壁の数が一定であるように、規則的に配列されている、表示装置。
【請求項１２】
請求項２に記載の表示装置であって、
さらに、前記電界の変化に基づき、前記封止構造部に対する指示体の接触位置を検出する検出回路に接続する第１配線と第２配線とを含み、
前記タッチパネル電極は、
前記絶縁基板上に形成された第１絶縁膜の上に形成され、
前記第１配線と電気的に接続する第１電極と、前記第１電極及び前記第１絶縁膜の上に形成された第２絶縁膜の上に形成され、前記第２配線と電気的に接続する第２電極と、を含み、
前記複数の回路は、前記第２絶縁膜及び前記第２電極の上に形成された第３絶縁膜と前記下部電極との間に形成されている、表示装置。
【請求項１３】
請求項１２に記載の表示装置であって、
前記複数の回路は、前記第３絶縁膜の上に形成された半導体層と、前記半導体層及び前記第３絶縁膜を覆う第４絶縁膜と、前記半導体層の上方であって前記第４絶縁膜の上に形成されたゲート電極と、前記ゲート電極及び前記第４絶縁膜を覆う第５絶縁膜と、前記第５絶縁膜の上に形成された平坦化膜と、を含む、表示装置。
【請求項１４】
請求項１３に記載の表示装置であって、
前記複数の下部電極と、前記第１配線の一部と、前記第２配線の一部とは、平坦化膜の上に形成され、
前記第１配線は、積層された前記第２〜第５絶縁膜及び前記平坦化膜に形成されたホールを介して前記第１電極と電気的に接続し、
前記第２配線は、積層された前記第３〜第５絶縁膜及び前記平坦化膜に形成されたホールを介して前記第２電極と電気的に接続する、表示装置。
【請求項１５】
請求項１３に記載の表示装置であって、
前記複数の下部電極は、前記平坦化膜の上に形成され、
前記第１配線の一部と、前記第２配線の一部とは、前記第５絶縁膜の上に形成され、
前記第１配線は、積層された前記第２〜第５絶縁膜に形成されたホールを介して前記第１電極と電気的に接続し、
前記第２配線は、積層された前記第３〜第５絶縁膜に形成されたホールを介して前記第２電極と電気的に接続する、表示装置。
【請求項１６】
表示装置の製造方法であって、
絶縁基板上にタッチパネル電極を形成し、
前記絶縁基板上に複数の回路を形成し、
前記複数の回路より上層に、前記複数の回路それぞれに接続される複数の下部電極を形成し、
前記複数の下部電極より上層に、前記絶縁基板から立ち上がる複数の穿孔壁を形成し、
前記複数の穿孔壁を形成した後に、前記複数の下部電極上に有機発光層を形成し、
前記有機発光層及び前記複数の穿孔壁が露出した前記絶縁基板上に透明導電材料を付着して、前記複数の穿孔壁それぞれが貫通する複数の孔を有する、前記複数の下部電極に共通の上部電極を形成する、製造方法。
【請求項１７】
絶縁基板と、
前記絶縁基板と対向する封止構造部と、
前記絶縁基板と前記封止構造部との間に配置された、複数の下部電極と、１つの上部電極と、それぞれが前記１つの上部電極と前記複数の下部電極のそれぞれとの間に配置された複数の有機発光層と、
前記絶縁基板と前記下部電極との間に形成され、前記下部電極それぞれに供給する電流を制御する複数の回路と、
前記絶縁基板と前記下部電極との間に形成された、タッチパネル電極とを含み、
前記上部電極は、前記有機発光層が出射する光を前記封止構造部に向けて透過させる電極であって、
前記タッチパネル電極により形成される電界が通過する孔を有する表示装置。
【請求項１８】
請求項１に記載の表示装置であって、
３色の副画素を含む複数の第１画素と、前記３色の副画素を前記第１画素とは異なる配置で含む複数の第２画素とが、行及び列方向に互い違いに配列された表示部を含み、
前記表示部は、複数の緑色の副画素と、複数の赤色の副画素と、複数の青色の副画素と、を含み、
前記複数の第１画素の各々は、前記複数の第１画素各々の第１列に配置され、列方向に隣接する１個の緑色の副画素と１個の赤色の副画素と、前記複数の第１画素各々の前記第１列に隣接する前記複数の第１画素各々の第２列に配置された１個の青色の副画素を含み、
複数の前記第２画素の各々は、前記複数の第２画素各々の前記第１列に配置され、列方向に隣接する１個の緑色の副画素と１個の赤色の副画素と、前記複数の第２画素各々の前記第１列に隣接する複数の第２画素の前記第２列に配置された１個の青色の副画素を含み、
前記複数の穿孔壁は、前記複数の第１画素及び前記複数の第２画素の前記第２列に配置され、前記複数の穿孔壁は奇数列と複数列とで非対称に配置され、
前記複数の緑色の副画素のそれぞれと、前記複数の赤色の副画素のそれぞれとは、同一の形状及び同一の寸法を備え、
前記複数の青色の副画素のそれぞれは、行方向に比べて列方向に長く、かつ、行方向の長さは前記緑色の副画素及び前記赤色の副画素それぞれの行方向の長さに比べて短く、
前記複数の青色の副画素は、奇数列と偶数列とで非対称に配置されており、
前記複数の第１画素各々の青色の副画素と、前記複数の第１画素各々に列方向に隣接する前記第２画素の青色の副画素とは、近接配置されてペアを構成し、
前記ペアは千鳥状に配置されており、
前記複数の緑色の副画素の各行は、前記行方向において直線的に配置された緑色の副画素からなり、
前記複数の赤色の副画素の各行は、前記行方向において直線的に配置された赤色の副画素からなる、表示装置。
【請求項１９】
請求項１に記載の表示装置であって、
３色の副画素を含む複数の画素が行及び列方向に配列された表示部を含み、
前記表示部は、複数の緑色の副画素と、複数の赤色の副画素と、複数の青色の副画素と、を含み、
前記複数の画素の各々は、前記複数の画素各々の第１列で列方向に隣接する１個の緑色の副画素と１個の赤色の副画素と、前記複数の画素各々の第２列に配置された１個の青色の副画素を含み、
前記複数の穿孔壁は、前記複数の画素の前記第２列に配置され、前記複数の穿孔壁は、前記青の副画素と列方向に交互に配置されるとともに、奇数列と偶数列とで対称に配置されており、
前記複数の緑色の副画素のそれぞれと、前記複数の赤色の副画素のそれぞれとは、同一の形状及び同一の寸法を備え、
前記複数の青色の副画素のそれぞれは、行方向に比べて列方向に長く、かつ、行方向の長さは前記複数の緑色の副画素及び前記複数の赤色の副画素それぞれの行方向の長さに比べて短く、
前記複数の青色の副画素は、奇数列と偶数列とで対称に配置されており、
前記複数の緑色の副画素、前記複数の赤色の副画素、前記複数の青色の副画素及び前記穿孔壁は、行方向において、それぞれ直線的に配置されている、表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
［画素回路］
絶縁基板１１１上には、複数の副画素のアノード電極にそれぞれ供給する電流を制御する複数の回路（画素回路）が形成されている。図３Ａは、画素回路の構成例を示す。各副画素は、第１のトランジスタＴ１と、第２のトランジスタＴ２と、第３のトランジスタＴ３と、保持容量Ｃ１とを含む画素回路と、ＯＬＥＤ素子Ｅ１とを含む。トランジスタは、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）である。以下、第１のトランジスタＴ１〜第３のトランジスタＴ３をそれぞれトランジスタＴ１〜トランジスタＴ３と略記する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
アノード電極１６２の上に、ＯＬＥＤ素子を分離する絶縁性の画素定義層（Ｐｉｘｅｌ  Ｄｅｆｉｎｉｎｇ  Ｌａｙｅｒ：ＰＤＬ）１６３が形成されている。ＯＬＥＤ素子は、積層された、アノード電極１６２、有機発光層１６５、及びカソード電極１６６（の部分）で構成される。ＯＬＥＤ素子は、画素定義層１６３の開口に形成されている。図４に示すように、副画素（ＯＬＥＤ素子）は、トップエミッション構造を有する。