【手続補正書】
【提出日】令和1年12月12日(2019.12.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
外部制御装置に接続するように構成された第１データ端子と、
不揮発性メモリに接続するように構成されたデータ出力端子と、
ヒューマンインターフェースパネルを制御するように構成された制御回路と、
前記制御回路と前記外部制御装置との間で第１のシリアル通信を提供するように構成された第１通信インターフェースと、
前記制御回路と前記不揮発性メモリとの間で前記第１のシリアル通信より高速である第２のシリアル通信を提供するように構成された第２通信インターフェースと、
ブリッジ回路と、
を備え、
前記ブリッジ回路は、
通常モード時に、前記第１データ端子を前記第１通信インターフェースと接続し、前記データ出力端子を前記第２通信インターフェースと接続し、
ブリッジモード時に、前記外部制御装置が前記不揮発性メモリに直接に高速アクセスを行えるように、前記第１データ端子を前記データ出力端子に接続するように構成された
半導体装置。
【請求項２】
前記外部制御装置に接続するように構成された割り込み要求端子と、
前記不揮発性メモリに接続するように構成されたデータ入力端子と、
前記外部制御装置に割り込み要求を出すように構成された割り込み要求回路と、
をさらに備え、
前記ブリッジ回路が、さらに、
前記ノーマルモード時に、前記割り込み要求端子を前記割り込み要求回路に接続し、前記データ入力端子を前記第２通信インターフェースに接続し、
前記ブリッジモード時に、前記データ入力端子を前記割り込み要求端子に接続するように構成された
請求項１に記載の半導体装置。
【請求項３】
前記ノーマルモード時に、第１データが前記第１通信インターフェースと前記外部制御装置の間で前記第１データ端子を介して転送され、第２データが、前記第２通信インターフェースから前記不揮発性メモリに前記データ出力端子を介して転送され、第３データが、前記不揮発性メモリから前記第２通信インターフェースに転送される
請求項２に記載の半導体装置。
【請求項４】
前記不揮発性メモリに接続するように構成されたチップセレクト端子をさらに備え、
前記ブリッジ回路は、さらに、信号を前記チップセレクト端子に出力して前記不揮発性メモリを選択するように構成された
請求項１に記載の半導体装置。
【請求項５】
前記外部制御装置に接続するように構成された第１クロック端子と、
前記不揮発性メモリに接続するように構成された第２クロック端子と、
をさらに備え、
前記ブリッジ回路が、さらに、
前記ノーマルモード時に、前記第１クロック端子を前記第１通信インターフェースに接続し、前記第２クロック端子を前記第２通信インターフェースに接続し、
前記ブリッジモード時に、前記第１クロック端子を前記第２クロック端子に接続するように構成された
請求項１に記載の半導体装置。
【請求項６】
前記第１のシリアル通信は、前記外部制御装置がマスタとして動作し、前記半導体装置がスレーブとして動作するＩ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）通信であり、
前記第２のシリアル通信は、前記半導体装置がマスタとして動作し、前記不揮発性メモリがスレーブとして動作するＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）通信である
請求項１に記載の半導体装置。
【請求項７】
前記ブリッジ回路は、前記ブリッジモード時に、前記チップセレクト端子に前記不揮発性メモリを選択する信号レベルを制御するためのチップセレクトレベル設定レジスタを有する、
請求項４に記載の半導体装置。
【請求項８】
前記外部制御装置と接続するように構成された選択制御端子をさらに有し、
前記ブリッジ回路は、さらに、前記ブリッジモード時に、前記チップセレクト端子と前記選択制御端子とを接続するように構成された、
請求項４に記載の半導体装置。
【請求項９】
表示パネル、タッチパネルまたは表示タッチパネルの少なくとも一を備えるヒューマンインターフェースパネルと、
不揮発性メモリと、
半導体装置と、
を備え、
前記半導体装置は、
外部制御装置に接続するように構成された第１データ端子と、
前記不揮発性メモリに接続するように構成されたデータ出力端子と、
前記ヒューマンインターフェースパネルを制御するように構成された制御回路と、
前記制御回路と前記外部制御装置との間で第１のシリアル通信を提供するように構成された第１通信インターフェースと、
前記制御回路と前記不揮発性メモリとの間で前記第１のシリアル通信よりも高速である第２のシリアル通信を提供するように構成された第２通信インターフェースと、
ブリッジ回路と、
を備え、
前記ブリッジ回路は、
通常モード時に、前記第１データ端子を前記第１通信インターフェースと接続し、前記データ出力端子を前記第２通信インターフェースと接続し、
ブリッジモード時に、前記第１データ端子を前記データ出力端子と接続して前記外部制御装置に前記不揮発性メモリへの直接的な高速アクセスを提供するように構成された
ヒューマンインターフェース装置。
【請求項１０】
前記外部制御装置に接続するように構成された割り込み要求端子と、
前記不揮発性メモリに接続されたデータ入力端子と、
前記外部制御装置に割り込み要求を出すように構成された割り込み要求回路と、
をさらに備え、
前記ブリッジ回路が、さらに、
前記ノーマルモード時に、前記割り込み要求端子を前記割り込み要求回路に接続し、前記データ入力端子を前記第２通信インターフェースに接続し、
前記ブリッジモード時に、前記データ入力端子を前記割り込み要求端子に接続するように構成された
請求項９に記載のヒューマンインターフェース装置。
【請求項１１】
前記第１のシリアル通信は、前記外部制御装置がマスタとして動作し、前記半導体装置がスレーブとして動作するＩ２Ｃ通信であり、
前記第２のシリアル通信は、前記半導体装置がマスタとして動作し、前記不揮発性メモリがスレーブとして動作するＳＰＩ通信である
請求項９に記載のヒューマンインターフェース装置。
【請求項１２】
メインコントローラと、
ホスト側コネクタと、
ホスト側ブリッジ回路と、
ヒューマンインターフェース装置と、
を備え、
前記メインコントローラは、
半導体装置との第１のシリアル通信を行うように構成されたホスト側第１データ端子と、
第２のシリアル通信と同じ通信規格に従って不揮発性メモリとの第３のシリアル通信を行うように構成されたホスト側データ出力端子と、
を備え、
前記ホスト側ブリッジ回路は、
通常モード時に、前記ホスト側第１データ端子を前記半導体装置の第１データ端子に接続し、
ブリッジモード時に、前記ホスト側データ出力端子を前記半導体装置の前記第１データ端子に接続するように構成され、
前記ヒューマンインターフェース装置は、
表示パネル、タッチパネルまたは表示タッチパネルの少なくとも一を備えるヒューマンインターフェースパネルと、
前記不揮発性メモリと、
前記半導体装置と、
を備え、
前記半導体装置が、前記ヒューマンインターフェースパネルと、前記不揮発性メモリとに接続され、前記ホスト側コネクタと前記ホスト側ブリッジ回路とを介して前記メインコントローラに接続され、
前記半導体装置は、
前記ホスト側コネクタに接続された前記第１データ端子と、
前記不揮発性メモリに接続されたデータ出力端子と、
制御回路と、
前記制御回路と前記メインコントローラとの間で前記第１のシリアル通信を提供するように構成された第１通信インターフェースと、
前記制御回路と前記不揮発性メモリとの間で前記第２のシリアル通信を提供するように構成された第２通信インターフェースと、
モジュール側ブリッジ回路と、
を備え、
前記モジュール側ブリッジ回路は、
通常モード時に、前記第１データ端子を前記第１通信インターフェースと接続し、前記データ出力端子を前記第２通信インターフェースと接続し、
ブリッジモード時に、前記第１データ端子と前記データ出力端子とを接続するように構成された
電子機器。
【請求項１３】
前記第２のシリアル通信は、前記第１のシリアル通信よりも高速であり、
ブリッジモード時に、前記メインコントローラが前記不揮発性メモリへの直接的な高速アクセスを行えるように、前記第１データ端子が、前記データ出力端子に接続される
請求項１２に記載の電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置、ヒューマンインターフェース装置及び電子機器