【手続補正書】
【提出日】令和2年4月30日(2020.4.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスの製造方法であって、
基板の上に絶縁膜を配する工程と、
前記絶縁膜に孔を形成する工程と、
前記絶縁膜の上に配されたフォトレジストの第１の部分を露光する第１の露光工程と、
第１の露光工程の後、前記フォトレジストの第２の部分を露光する第２の露光工程と、
前記第１の露光工程および前記第２の露光工程の後、前記フォトレジストを現像することによってレジストパターンを形成する工程と、
前記レジストパターンをマスクとして用いて前記絶縁膜をエッチングすることによって、前記絶縁膜に溝を形成する工程と、
前記孔および前記溝に導電体を埋め込む工程と、含み、
前記溝は、前記レジストパターンのうち前記第１の部分の前記露光によって形成された第１のパターンに対応した第１の溝と、前記レジストパターンのうち前記第２の部分の前記露光によって形成された第２のパターンに対応した第２の溝と、を含み、
前記導電体を埋め込む工程において、前記第１の溝および前記第２の溝の両方は前記孔に連通しており、前記孔が前記第１の溝および前記第２の溝よりも深い部分を含み、かつ、前記導電体が前記孔の前記深い部分に配される部分を含み、
平面視において、前記孔のうち前記深い部分の内縁が、前記導電体のうち前記孔の前記深い部分に配される部分を取り囲み、かつ、絶縁体を取り囲まないことを特徴とする製造方法。
【請求項２】
前記レジストパターンにおいて、前記第１の溝を形成するための開口部と前記第２の溝を形成するための開口部とが、連続して開口していることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記レジストパターンにおいて、前記第１の溝を形成するための開口部と前記第２の溝を形成するための開口部とが、それぞれ離間していることを特徴とする請求項１に記載の製造方法。
【請求項４】
前記製造方法は、前記埋め込む工程の後、前記導電体に研磨処理を施す工程をさらに含むことを特徴とする請求項１乃至３の何れか１項に記載の製造方法。
【請求項５】
前記孔を形成する工程の後、前記第１の露光工程を行うことを特徴とする請求項１乃至４の何れか１項に記載の製造方法。
【請求項６】
前記第１の溝が延在する方向および前記第２の溝が延在する方向に交差する方向における前記孔の幅が、前記第１の溝の幅と前記第２の溝の幅の和よりも小さいことを特徴とする請求項１乃至５の何れか１項に記載の製造方法。
【請求項７】
半導体デバイスの製造方法であって、
基板の上に絶縁膜を配する工程と、
前記絶縁膜に孔を形成する工程と、
前記絶縁膜の上に配されたフォトレジストの第１の部分を露光する第１の露光工程と、
第１の露光工程の後、前記フォトレジストの第２の部分を露光する第２の露光工程と、
前記第１の露光工程および前記第２の露光工程の後、前記フォトレジストを現像することによってレジストパターンを形成する工程と、
前記レジストパターンをマスクとして用いて前記絶縁膜をエッチングすることによって、前記絶縁膜に溝を形成する工程と、
前記孔および前記溝に導電体を埋め込む工程と、含み、
前記溝は、前記レジストパターンのうち前記第１の部分の前記露光によって形成された第１のパターンに対応した第１の溝と、前記レジストパターンのうち前記第２の部分の前記露光によって形成された第２のパターンに対応した第２の溝と、を含み、
前記導電体を埋め込む工程において、前記第１の溝および前記第２の溝の両方は前記孔に連通しており、前記孔が前記第１の溝および前記第２の溝よりも深い部分を含み、かつ、前記孔の前記深い部分の底が絶縁体で構成されていることを特徴とする製造方法。
【請求項８】
前記導電体が、銅を含むことを特徴とする請求項１乃至７の何れか１項に記載の製造方法。
【請求項９】
前記半導体デバイスが、撮像デバイスまたは表示デバイスであることを特徴とする請求項１乃至８の何れか１項に記載の製造方法。
【請求項１０】
前記半導体デバイスは、前記第１の露光工程によって露光される領域および前記第２の露光工程によって露光される領域にわたって、複数の画素が配置された画素領域を有し、
前記画素領域の大きさが、３３ｍｍ×２２ｍｍ以上であることを特徴とする請求項１乃至９の何れか１項に記載の製造方法。
【請求項１１】
互いに隣接する第１の領域および第２の領域を含むデバイス領域を備える半導体デバイスであって、
前記半導体デバイスは、基板と前記基板の上に配された配線パターンを有し、
前記配線パターンは、前記第１の領域および前記第２の領域にまたがって第１の方向に沿って延在し、前記第１の領域に配された回路と前記第２の領域に配された回路とを接続し、かつ、前記基板の上の絶縁膜に埋め込まれ、
前記配線パターンは、前記第１の領域と前記第２の領域とにまたがる境界部に配された第１の部分および第２の部分と、前記境界部から前記第１の領域の側に延在する第３の部分と、前記境界部から前記第２の領域の側に延在する第４の部分と、を含み、
前記第２の部分は、前記第３の部分と前記第４の部分との間に配され、前記第１の部分は、前記第２の部分と前記基板との間に配され、かつ、前記第２の部分は、前記第１の部分、前記第３の部分および前記第４の部分と連続しており、
前記第１の部分と前記基板と間の距離は、前記第３の部分と前記基板との間の距離よりも小さく、かつ、前記第４の部分と前記基板との距離よりも小さいことを特徴とする半導体デバイス。
【請求項１２】
前記半導体デバイスが、撮像デバイスまたは表示デバイスであることを特徴とする請求項１１に記載の半導体デバイス。
【請求項１３】
前記半導体デバイスは、前記第１の領域および前記第２の領域にわたって、複数の画素が配置された画素領域を有し、
前記画素領域の大きさが、３３ｍｍ×２２ｍｍ以上であることを特徴とする請求項１１または１２に記載の半導体デバイス。
【請求項１４】
前記第１の部分の底が、前記絶縁膜に接していることを特徴とする請求項１１乃至１３の何れか１項に記載の半導体デバイス。
【請求項１５】
前記第１の部分が、前記配線パターンの前記境界部において、他の配線パターンと接続しないダミービアであることを特徴とする請求項１１乃至１４の何れか１項に記載の半導体デバイス。
【請求項１６】
平面視において、前記配線パターンは、前記境界部において２つの段差を有することを特徴とする請求項１１乃至１５の何れか１項に記載の半導体デバイス。
【請求項１７】
前記配線パターンが、前記第１の領域に配された前記回路のトランジスタと前記第２の領域に配された前記回路のトランジスタとを接続することを特徴とする請求項１１乃至１６の何れか１項に記載の半導体デバイス。
【請求項１８】
平面視において、前記絶縁膜の内縁が、前記配線パターンのうち前記第１の部分を取り囲み、かつ、絶縁体を取り囲まないことを特徴とする請求項１１乃至１７の何れか１項に記載の半導体デバイス。
【請求項１９】
前記デバイス領域に対する正射影において、前記第３の部分のうち前記第１の方向に沿った外縁の一部と、前記第４の部分のうち前記第１の方向に沿った外縁の一部と、のうち少なくとも一方が、前記第１の部分と重なるように配されていることを特徴とする請求項１１乃至１８の何れか１項に記載の半導体デバイス。
【請求項２０】
前記デバイス領域に対する正射影において、前記第１の部分が、前記第３の部分のうち前記第１の方向に沿った外縁の一部と、前記第４の部分のうち前記第１の方向に沿った外縁の一部と、の間に配されていることを特徴とする請求項１１乃至１９の何れか１項に記載の半導体デバイス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
上記課題を解決するための手段は、半導体デバイスの製造方法であって、基板の上に絶縁膜を配する工程と、絶縁膜に孔を形成する工程と、絶縁膜の上に配されたフォトレジストの第１の部分を露光する第１の露光工程と、第１の露光工程の後、フォトレジストの第２の部分を露光する第２の露光工程と、第１の露光工程および第２の露光工程の後、フォトレジストを現像することによってレジストパターンを形成する工程と、前記レジストパターンをマスクとして用いて絶縁膜をエッチングすることによって、絶縁膜に溝を形成する工程と、孔および溝に導電体を埋め込む工程と、含み、溝は、レジストパターンのうち第１の部分の露光によって形成された第１のパターンに対応した第１の溝と、レジストパターンのうち第２の部分の露光によって形成された第２のパターンに対応した第２の溝と、を含み、導電体を埋め込む工程において、第１の溝および第２の溝の両方は孔に連通しており、孔が第１の溝および第２の溝よりも深い部分を含み、かつ、導電体が孔の深い部分に配される部分を含み、平面視において、孔のうち深い部分の内縁が、導電体のうち孔の深い部分に配される部分を取り囲み、かつ、絶縁体を取り囲まないことを特徴とする。