(57)【要約】  電子回路は、制御信号（Ｕ０）を供給するための出力ドライバ（ＤＲＶ）を備え、この出力ドライバ（ＤＲＶ）は第１の電源端子（ＶＤＤ）と、第２の電源端子（ＶＳＳ）と、入力信号（Ｕｉ）を受信するための信号入力端子（ＩＮ）と、制御信号（Ｕ０）を供給するための信号出力端子（ＯＵＴ）と、制御端子を有すると共に第１の電源端子（ＶＤＤ）と信号出力端子（ＯＵＴ）との間に連結される主電流パスを有する出力トランジスタ（Ｔ１）と、制御信号（Ｕ１）を出力トランジスタ（Ｔ１）の制御端子に供給する、入力信号（Ｕｉ）に応答する制御回路（ＣＮＴＲＬ）と、を備え、この制御回路（ＣＮＴＲＬ）は、出力トランジスタ（Ｔ１）の制御端子に連結される出力を有すると共に第１の電源端子（ＶＤＤ）に連結される第１の電力端子を有するバッファ（ＢＦ）を備える。また、制御回路は、信号出力端子（ＯＵＴ）と第２の電源端子（ＶＳＳ）との間に連結される主電流パスを有する更なる出力トランジスタ（Ｔ２）の制御端子に更なる制御信号（Ｕ２）を供給する。入力信号（Ｕｉ）は、スイッチＳを制御する。その結果、バッファの入力は、電流源（Ｊ１）によって電流値Ｉが充電されるか或いは電流源（Ｊ１）と電流源（Ｊ２）によって電流値Ｉが放電される。このように、入力信号（Ｕｉ）に応答するデジタル信号は、バッファ（ＢＦ）の入力で入手可能である。制御回路（ＣＮＴＲＬ）は、ゲートと、バッファ（ＢＦ）の第２の電力端子に接続されるソースと、第２の電源端子（ＶＳＳ）に接続されるドレインを有する制御電界効果トランジスタ（Ｔ３）を備える。ツェナーダイオード（Ｚ１）は、第２の電源端子（ＶＤＤ）と制御電界効果トランジスタ（Ｔ３）のゲートとの間に接続される。第３の電流源（Ｊ３）は、このツェナーダイオード（Ｚ１）を介して電流を供給する。制御電界効果トランジスタ（Ｔ３）のゲートでの電位は、第１の電源端子（ＶＤＤ）での電位に関して安定化される。従って、制御電界効果トランジスタ（Ｔ３）のソースでの、従って、バッファ（ＢＦ）の第２の電力端子での電位（ＶＲＦ）は、第１の電源端子（ＶＤＤ）での電位に関して幾分安定化される。制御電界効果トランジスタ（Ｔ３）は、バッファ（ＢＦ）の第２の電力端子から電流を受け取り、それを第２の電源端子（ＶＳＳ）に転送する。
2005510934.tif 000002
【特許請求の範囲】
【請求項１】
制御信号を生成するための出力ドライバを備え、この出力ドライバは、第１の供給端子と、第２の供給端子と、入力信号を受信するための信号入力端子と、前記制御信号を供給するための信号出力端子と、制御電極を有すると共に前記第１の供給端子と前記信号出力端子との間に連結される主電流パスを有する出力トランジスタと、前記入力信号に応答して制御信号を前記出力トランジスタの前記制御電極に供給する制御回路とを含み、且つ前記制御回路は、出力が前記出力トランジスタの前記制御電極に連結されると共に第１の供給接続点が前記第１の供給端子に連結されるバッファを備える、電子回路であって、前記出力ドライバは、前記バッファの第２の供給接続点と前記第２の供給端子との間に連結された主電流パスを有すると共に、基準電位を受取るための制御電極を有する電流受信トランジスタを更に含むことを特徴とする、電子回路。
【請求項２】
前記出力ドライバは、前記第１の供給端子の電位に対して前記基準電位を安定化するための電圧安定化手段を更に含むことを特徴とする、請求項１に記載の電子回路。
【請求項３】
前記電圧安定化手段は、前記第１の供給端子と前記電流受信トランジスタの前記制御電極との間に連結されるツェナーダイオードと、前記ツェナーダイオードを通って流れる電流を生成するための電流生成手段と、を備えることを特徴とする、請求項１に記載の電子回路。
【請求項４】
前記出力ドライバは、入力が前記電流受信トランジスタの前記主電流パスと前記第２の供給端子との間に連結されると共に出力が前記電流受信トランジスタの前記制御電極に連結されるフィードバック手段を更に含むことを特徴とする、請求項１から３のいずれか一項に記載の電子回路。
【請求項５】
前記出力ドライバは、前記ツェナーダイオードと直列に連結される抵抗器を更に含むことを特徴とする、請求項３または４に記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御信号を生成するための出力ドライバを備え、この出力ドライバが、第１の供給端子と、第２の供給端子と、入力信号を受信するための信号入力端子と、制御信号を供給するための信号出力端子と、制御電極を有すると共に第１の供給端子と信号出力端子との間に連結される主電流パスを有する出力トランジスタと、入力信号に応答して制御信号をこの出力トランジスタの制御電極に供給する制御回路と、を含み、且つ制御回路は、出力が力トランジスタの制御電極に連結されると共に第１の供給接続点が前記第１の供給端子に連結されるバッファを備える、電子回路に関する。
【背景技術】
【０００２】
このような電子回路は、図１乃至図４に示される当該技術の一般的状態から公知となっている。
【０００３】
図１は、ソースが第１の供給端子ＶＤＤに接続され且つドレインが信号出力端子ＯＵＴに接続される電界効果トランジスタＴ１を介して出力トランジスタが実装される回路を示す。この回路は、ソースが第２の供給端子ＶＳＳに接続され且つドレインが信号出力端子ＯＵＴに接続される電界効果トランジスタＴ２を介して実装される更なる出力トランジスタを更に含む。制御信号Ｕ０を受信するための負荷ＺＬは、信号出力端子ＯＵＴと第２の供給端子ＶＳＳとの間に連結される。この回路は、入力信号Ｕｉを受信するための信号入力端子ＩＮを有する制御回路ＣＮＴＲＬを更に含む。この制御回路ＣＮＴＲＬは、入力信号Ｕｉに応答して出力トランジスタＴ１のゲートとソースとの間に制御信号Ｕ１を、及び更なる出力トランジスタＴ２のゲートとソースとの間に制御信号Ｕ２を生成する。制御信号Ｕ１とＵ２は、出力トランジスタＴ１がオンになると、更なる出力トランジスタＴ２は、オンにならず、且つその逆になるようになっている。
【０００４】
特に、その発明は、供給電圧が第１と第２の供給電圧端子間に連結される電子回路のその供給電圧が、例えば、１００Ｖのような比較的高い場合に関連する。特に、集積回路で使用される場合、この高い供給電圧は、制御回路を複雑にする。結局、出力トランジスタＴ１のゲート−ソース電圧がそのような高い電圧に耐えることが出来ないので、図１でＢＦで示される標準のバッファ回路には、供給電圧から直接に供給されることが出来ない。換言すれば、出力トランジスタＴ１のゲートの論理的ローレベルは、供給電圧に比較して、高い値（例えば、供給電圧が１００Ｖの場合、９５Ｖ）をなお有する。しかしながら、更なる出力トランジスタＴ２の制御は、この問題がない。これは、入力信号Ｕｉが第２の供給端子又は更なる出力トランジスタＴ２のソースに向けられるからである。この特許出願において、更なる出力トランジスタＴ２の制御は、それが公知技術に従って適用されるので、記載されてない。
【０００５】
当該技術の一般的状態において、出力トランジスタＴ１を制御するためための解決策は、図２に示される方法で提供される。出力トランジスタＴ１のゲート電圧は、論理的にハイであるべきであり且つ出力トランジスタＴ１は、導電状態であってはならない場合、スイッチが、示されているように開状態にあり、従って、そのスイッチと第２の供給端子ＶＳＳとの間に連結される電流源が出力トランジスタＴ１のゲートとソースとの間に連結される抵抗器Ｒを通る電流を生成しない。その結果、出力トランジスタＴ１のゲート−ソースキャパシタンスが、抵抗器Ｒを介して放電され、それによって、ゲート電位が、第１の供給端子ＶＤＤ上の電位に実質的に等しく、従って、例えば、１００Ｖに等しくなる。ここで、出力トランジスタＴ１のゲート電圧が、論理的にローになるべきであり、従って、出力トランジスタＴ１がオンされるべき場合、そのスイッチは、閉にされ、それによって、電流が抵抗器ＲとツェナーダイオードＺ１との並列回路を通って流れる。ツェナーダイオードＺ１により、出力トランジスタＴ１のゲート上の電位が、表示される値以下の値、例えば、９５Ｖに到達出来ないことになる。
【０００６】
図２に従う公知の解決策の不利なことは、前記抵抗器を介して出力トランジスタのゲート−ソースキャパシタンスの放電が、比較的遅いプロセスであり、それによって、その回路が、入力信号の比較的高い周波数に対して不適切であることである。
【０００７】
当該技術の一般的状態において、上述の問題は、図３に示される回路を適用することによって、減少される。図２の回路に比較して、この回路は、電流ミラーと直列に接続された追加の電流源とスイッチを含む。右側のスイッチが開放する時、左側のスイッチが閉じ、それによって、電流ミラーが、より迅速に出力トランジスタＴ１のゲート電圧を上げる（抵抗器Ｒは、適宜省略されてもよい）。この解決策の不利益点は、回路の消費電力が追加の電流源の追加から大きく増加する（供給電圧が、例えば、１００Ｖである場合があることに留意すべきである）。一般原則では、この消費電力は、追加の電流源のために比較的低い値を選択することによって減少されることが出来る。しかしながら、電流ミラーは、比較的大きな電流ミラー比を持たなければならない。しかしながら、その結果、電流ミラーの入力のキャパシタンスは、より一層大きくなり、回路もまたより遅くなる。
【０００８】
前記不利益点を減少する他の従来の回路が、図４に示されている。電流Ｉを供給する電流源Ｊ１は、第１の供給端子ＶＤＤとバッファＢＦの入力との間に連結されている。電流２Ｉを供給する第２の電流源Ｊ２とスイッチＳとの直列の組合せは、バッファＢＦの入力と第２の供給端子ＶＳＳとの間に連結されている。ツェナーダイオードＺ１と平滑化キャパシタＣとの並列回路は、第１の供給端子ＶＤＤとバッファＢＦの第２の供給接続点との間に連結される。ツェナーダイオードＺ１は、第３の電流源Ｊ３によって電流が供給される。この回路は、以下のように動作する。ツェナーダイオードＺ１と平滑化キャパシタＣとの組合せは、回路の供給電圧が比較的高い（例えば、１００Ｖ）であるが、バッファＢＦが比較的低い供給電圧（例えば、５Ｖ）を受取ることを提供する。入力信号Ｕｉの制御下で、スイッチＳは、開放されてバッファＢＦの入力の電圧が上昇するか、或いは、そのスイッチが閉路されて入力ＢＦの電圧が降下するかのいづれかである。スイッチＳが、オン又はオフにスイッチされている間、バッファＢＦの供給接続点を流れるピーク電流は、非常に大きくなって、ツェナーダイオードＺ１のインピーダンスは、バッファＢＦの供給電圧が十分に一定に保たれるのに十分には低くない。この理由のために、ツェナーダイオードＺ１を横切る平滑化キャパシタＣは、不可欠である。特に、集積回路に適用される時に、平滑化キャパシタＣの使用は、高くは望まれない。平滑化キャパシタのキャパシタンス値は、大きすぎてこのキャパシタが集積化されることが出来ず、従って、それは、外部コンポーネントとして、集積回路に接続されるべきである。これは、集積回路が追加の接続ピンを必要とする点で更に不利である。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、比較的高い供給電圧での動作に適し且つ比較的高い周波数を有する入力信号を処理するのに適し、更に非集積の部品を必要としない、集積回路で使用され得る出力ドライバを有する電子回路を提供することである。
【課題を解決するための手段】
【００１０】
本発明によれば、最初のパラグラフに定義されている電子回路は、出力ドライバが、バッファの第２の供給接続点と第２の供給端子との間に連結される主電流パスを有すると共に基準電位を受取る制御電極を有する電流受信トランジスタを更に含むことを特徴とする。
【００１１】
電流受信トランジスタは、例えば、ソースがバッファの第２の供給接続点に連結され且つドレインが電子回路の第２の供給端子に連結される電界効果トランジスタであってもよい。バッファの第２の供給接続点からの電流ピークは、この動作中にバッファの供給電圧での許容できない大きなピークを生じることなく、電流受信トランジスタによってこの回路の第２の供給端子に放電する。これは、電流受信トランジスタのソース接続部が低い抵抗値であるからである。
【００１２】
本発明による電子回路の一実施の形態は、出力ドライバが、第１の供給端子の電位に対する基準電位を安定化するための電圧安定化手段を更に含むことを特徴とする。
【００１３】
この回路の第２の供給端子に対する代わりに第１の供給端子に対して基準電位を安定化させることによって、第１の供給端子と第２の供給端子との間の供給電圧が変化された時に、バッファの供給電圧が、実質的に一定のままである。そのため、電流受信トランジスタのゲートの電位は、電子回路の第１の供給端子の電位に追随する。電流受信トランジスタのゲートソース電圧は、実質的に一定であるので、バッファの第２の供給接続点の電位も、電子回路の第１の供給端子の電位に付随する。
【００１４】
本発明による電子回路の一実施の形態は、この電圧安定化手段が、第１の供給端子と電流受信トランジスタの制御電極との間に連結されるツェナーダイオードと、このツェナーダイオードを流れる電流を生成するための電流生成手段と、を備えることを特徴とする。ツェナーダイオードを通って流れる電流が、電流受信トランジスタを通って流れる電流から実質的に独立しているので、平滑化キャパシタをツェナーダイオードと並列に接続する必要がない。
【００１５】
本発明による電子回路の一実施の形態は、出力ドライバが、入力が電流受信トランジスタの主電流パスと第２の供給端子との間に直列に連結されると共に出力が前記電流受信トランジスタの前記制御電極に連結されるフィードバック手段を更に含むことを特徴とする。
【００１６】
このフィードバック手段は、電流受信トランジスタのソースでのインピーダンスの更なる減少を提供する。その結果、電流受信トランジスタのソースの可能な（既に小さい）電圧ピークが、更に一層減少される。
【００１７】
本発明による電子回路の一実施の形態は、この出力ドライバは、ツェナーダイオードと直列に連結される抵抗器を更に含むことを特徴とする。この直列の組合せは、電流受信トランジスタのソースでの電圧ピークを更に一層減少する。
【００１８】
本発明は、添付の図面を参照して、更に説明される。
【００１９】
これらの図面において、同様のコンポーネントまたは要素は、同様の参照符号によって指示される。
【発明を実施するための最良の形態】
【００２０】
図５は、本発明による出力ドライバＤＲＶを備える電子回路の一実施の形態の回路図を示す。出力ドライバＤＲＶは、第１の供給端子ＶＤＤと第２の供給端子ＶＳＳとの間に連結される主電圧から給電される。出力ドライバＤＲＶは、制御回路ＣＮＴＲＬと、出力トランジスタＴ１と、更なる出力トランジスタＴ２と、を備える。出力ドライバＤＲＶは、入力端子ＩＮと第２の供給端子ＶＳＳとの間で入力信号Ｕｉを受信するための入力端子ＩＮを有する。制御回路ＣＮＴＲＬは、入力信号Ｕｉに応答して制御信号Ｕ１を出力トランジスタＴ１へ送ると共に、更なる制御信号Ｕ２を更なる出力トランジスタＴ２へ送信する。その結果、制御信号Ｕ０が、出力端子ＯＵＴと出力ドライバＤＲＶと第２の供給端子ＶＳＳとの間の負荷ＺＬ上に生成される。トランジスタＴ１とソースとＴ２のソースは、第１の供給端子ＶＤＤと第２の供給端子ＶＳＳへ夫々接続される。トランジスタＴ１とＴ２のドレインは、出力端子ＯＵＴに接続される。制御回路ＣＮＴＲＬは、バッファＢＦと、第１の電流源Ｊ１と、第２の電流源Ｊ２と、第３の電流源Ｊ３と、電流受信トランジスタＴ３と、スイッチＳと、ツェナーダイオードＺ１と、を含む。バッファＢＦの出力は、トランジスタＴ１のゲートに接続される。バッファＢＦの第１の供給接続点は、第１の供給端子ＶＤＤのソースに接続される。バッファＢＦの第２の供給接続点は、トランジスタＴ３のソースに接続される。トランジスタＴ３のドレインは、第２の供給端子ＶＳＳに接続される。ツェナーダイオードＺ１は、第１の供給端子ＶＤＤとトランジスタＴ３のゲートとの間に連結される。第１の電流源Ｊ１は、第１の供給端子ＶＤＤとバッファＢＦの入力との間に連結される。スイッチＳと第２の電流源Ｊ２は、バッファＢＦの入力と第２の供給端子ＶＳＳとの間に直列に接続される。第３の電流源Ｊ３は、トランジスタＴ３のゲートと第２の供給端子ＶＳＳとの間に連結される。
【００２１】
出力ＤＲＶは、以下のように動作する。入力信号Ｕｉの論理レベルに応じて、スイッチＳは、図５に示されるように開放され、又は閉路される。一例として、入力信号Ｕｉが論理ロー値を有する時に、スイッチＳが開放されていると仮定される。その場合、電流Ｉを生成する電流源Ｊ１は、バッファＢＦの入力を論理ハイレベルにする。その結果、トランジスタＴ１のゲートとソースとの間の制御信号Ｕ１は、実質的に０ボルトに等しく且つトランジスタＴ１は、オフになり、他方トランジスタＴ２は、オンになる。その結果、制御信号Ｕ０は、論理ロー値である。引き続いて、入力信号Ｕｉが論理ロー値から論理ハイ値に変化すると、スイッチＳが閉路される。その結果、第１と第２の電流源Ｊ１とＪ２の両方が、バッファＢＦの入力に接続される。しかしながら、第２の電流源Ｊ２は、第１の電流源Ｊ１の電流の２倍の大きさで且つ反対方向の電流を生成する。その結果、バッファＢＦの入力は、論理ロー値になる。その結果は、制御信号Ｕ１が論理ハイ値、例えば、５ボルトを有することになる。同時に、トランジスタＴ２のゲートとソースとの間の更なる制御電圧Ｕ２は、実質的に０ボルトに等しい、換言すれば、トランジスタＴ１がオンになり、トランジスタＴ２がオフとなり、それによって、制御信号Ｕ０は、論理ハイ値を取る。従って、制御信号Ｕ０は、約１００ボルトに等しくなる。入力信号Ｕ１の論理ロー値から論理ハイ値への変化及びその逆への変化の間、ピーク電流がバッファＢＦの供給接続点を流れる。しかしながら、このピーク電流は、電流受信トランジスタＴ３によって受取られる。比較的低いピーク電圧のみが、トランジスタＴ３のソースにあらわれる。その理由は、トランジスタＴ３のソースのインピーダンスが比較的低いからである。ピーク電流は、トランジスタＴ３によって、第２の電源端子ＶＳＳに転送される。その結果、ツェナーダイオードＺ１を流れるピーク電流は無い。その結果、公知の出力ドライバとは逆に、平滑化キャパシタによって、ツェナーダイオードＺ１を減結合する必要はない。
【００２２】
一例として、出力ドライバＤＲＶの供給電圧が１００ボルトであり且つバッファＢＦに対する望ましい供給電圧が５ボルトあり、他方、トランジスタＴ３のゲート−ソース電圧が１ボルトである場合、トランジスタＴ３のゲートの電位ＶＲＦは、９４ボルトに設定されるべきである。これは、ツェナーダイオードＺ１に対して６ボルトタイプを選択することによって実現される。
【００２３】
図６は、本発明による出力ドライバを含む電子回路の更なる実施の形態の回路図を示す。出力ドライバＤＲＶは、入力１がトランジスタＴ３のドレインに接続され且つ出力２がトランジスタＴ３のゲートに接続されるフィードバック手段ＦＢＭＮＳを備える。フィードバックＦＢＭＮＳは、入力が入力１を形成し且つ出力が抵抗器Ｒ２と電圧レベルシフトトランジスタＴ４を介してトランジスタＴ３のゲートと連結される電流ミラーＣＭを備える。第３の電流源Ｊ３は、トランジスタＴ４のソースと第２の供給端子ＶＳＳとの間に連結される。抵抗器Ｒ１は、ツェナーダイオードＺ１と直列に連結される。ここで、スイッチＳは、ゲートが入力端子ＩＮに連結される電界効果トランジスタとして配置されている。バッファＢＦの入力の電位が低くなり過ぎて、第１の供給端子ＶＤＤとバッファＢＦの入力との間の電圧差が高くなり過ぎるのを避けるために、第２のツェナーダイオードＺ２が、第１の供給端子ＶＤＤとバッファＢＦの第２の供給接続点との間に連結され、且つダイオードが、バッファＢＦの入力とバッファＢＦの第２の供給接続点との間に連結される。フィードバック手段ＦＢＭＮＳは、トランジスタＴ３を流れる電流が増加し、従って、トランジスタＴ３のゲート−ソース電圧が増加する時に、電流ミラーＣＭの出力によって生成される電流が増加する。その結果、ツェナーダイオードＺ１と抵抗器Ｒ１の直列の組合せを流れる電流が増加して、図６において示される電圧ＶＲＦが増加する。その結果、トランジスタＴ３のゲート電圧が降下する。このように、トランジスタＴ３のソースの電位は、より一層一定のままである。抵抗器Ｒ２は、抵抗器Ｒ１を流れる最大電流を制限するために使用される。
【図面の簡単な説明】
【００２４】
【図１】従来の出力ドライバを示す図。
【図２】従来の出力ドライバを示す図。
【図３】従来の出力ドライバを示す図。
【図４】従来の出力ドライバを示す図。
【図５】本発明による出力ドライバを備える電子回路の一実施の形態の回路図。
【図６】本発明による出力ドライバを備える電子回路の一実施の形態の更なる回路図。
【図１】
2005510934.tif 000003
【図２】
2005510934.tif 000004
【図３】
2005510934.tif 000005
【図４】
2005510934.tif 000006
【図５】
2005510934.tif 000007
【図６】
2005510934.tif 000008
【国際調査報告】
2005510934.tif 000009
2005510934.tif 000010
2005510934.tif 000011