(57)【要約】【課題】ＭＲＡＭメモリー素子の漂遊磁界を低減し、熱ゆらぎに対するメモリー素子の感度を低減する。【解決手段】磁気センス層を、スペーサ層によって分離された２つの強磁性材料層で形成した磁気メモリー素子を提供する。前記２つの強磁性層は、前記スペーサ層をはさんだ漂遊磁界結合及び反強磁性交換結合を有する合成フェリ磁性体として形成する。
2005522044.tif 000002
【特許請求の範囲】
【請求項１】
磁気メモリー素子のセンス層であって、該センス層が、
第１方向に配向した磁気モーメントを有する第１磁化可能層と；
前記第１方向とは逆の第２方向に配向した磁気モーメントを有する第２磁化可能層と；
前記第１磁化可能層と前記第２磁化可能層との間に形成したスペーサ層とを具えて、
前記層の各々を、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との間で漂遊磁界結合が行われて、これにより、前記第１磁化可能層と前記第２磁化可能層とが互いに逆平行な磁気モーメントを有するのに十分な材料で十分な厚さに形成して、
前記層の各々を、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との間で反強磁性交換結合が行われて、これにより、加えられた磁界の存在下で、前記第１磁化可能層及び前記第２磁化可能層の磁気モーメントがほぼ同時に自由に回転して、互いに逆向きに前記第１方向及び前記第２方向に配向することができるのに十分な材料で十分な厚さに形成した
ことを特徴とする磁気メモリー素子用のセンス層。
【請求項２】
さらに、
前記スペーサ層と前記第１磁化可能層との間に挿入した、前記第１磁化可能層に比べて薄いＣoの層と；
前記スペーサ層と前記第２磁化可能層との間に挿入した、前記第２磁化可能層に比べて薄いＣoの層と
を具えていることを特徴とする請求項１に記載のセンス層。
【請求項３】
さらに、
前記スペーサ層と前記第１磁化可能層との間に挿入した、前記第１磁化可能層に比べて薄いＣoＦeの層と；
前記スペーサ層と前記第２磁化可能層との間に挿入した、前記第２磁化可能層に比べて薄いＣoＦeの層と
を具えていることを特徴とする請求項１に記載のセンス層。
【請求項４】
前記第１磁化可能層及び前記第２磁化可能層が、少なくとも１つのＮiＦe層を含むことを特徴とする請求項１に記載のセンス層。
【請求項５】
前記第１磁化可能層及び前記第２磁化可能層が、少なくとも１つのＣoＦe層を含むことを特徴とする請求項１に記載のセンス層。
【請求項６】
前記第１磁化可能層及び前記第２磁化可能層が、少なくとも１つのＣo層を含むことを特徴とする請求項１に記載のセンス層。
【請求項７】
前記第１磁化可能層及び前記第２磁化可能層が、少なくとも１つのＦe層を含むことを特徴とする請求項１に記載のセンス層。
【請求項８】
前記第１磁化可能層及び前記第２磁化可能層が、少なくとも１つのＮi層を含むことを特徴とする請求項１に記載のセンス層。
【請求項９】
前記第１磁化可能層及び前記第２磁化可能層が、少なくとも１つのＮiＦeＣo層を含むことを特徴とする請求項１に記載のセンス層。
【請求項１０】
前記スペーサ層の厚さを、前記第１磁化可能層と前記第２磁化可能層との前記反強磁性交換結合が、前記第１磁化可能層の保持磁界値と前記第２磁化可能層の保持磁界値のうち大きい方の保持磁界値より小さい磁界値を有するような厚さにしたことを特徴とする請求項１に記載のセンス層。
【請求項１１】
前記第１磁化可能層の磁気飽和×厚さの値が、前記第２磁化可能層の磁気飽和×厚さの値に等しくないことを特徴とする請求項１に記載のセンス層。
【請求項１２】
前記スペーサ層が導電材料であることを特徴とする請求項１に記載のセンス層。
【請求項１３】
前記スペーサ層がＲu層から成ることを特徴とする請求項１に記載のセンス層。
【請求項１４】
前記スペーサ層がＣu層から成ることを特徴とする請求項１に記載のセンス層。
【請求項１５】
前記スペーサ層が、強磁性でも反強磁性でもない導体であることを特徴とする請求項１に記載のセンス層。
【請求項１６】
前記第１磁化可能層と前記第２磁化可能層とを、同じ厚さの異なる材料で形成したことを特徴とする請求項１に記載のセンス層。
【請求項１７】
前記第１磁化可能層と前記第２磁化可能層とを異なる材料で形成して、各々が互いに異なる厚さを有することを特徴とする請求項１に記載のセンス層。
【請求項１８】
前記層の各々を楕円形のパターンに形成したことを特徴とする請求項１に記載のセンス層。
【請求項１９】
第１の材料組成、厚さｔ1、及び第１方向に配向した磁気モーメントを有する第１磁化可能層と；
前記第１の材料組成、ｔ1より大きい厚さ、及び前記第１方向とは逆の第２方向に配向した磁気モーメントを有し、前記第１磁化可能層の上にある第２磁化可能層と；
前記第１磁化可能層と前記第２磁化可能層との間に形成した導電スペーサ層とを具えた磁気メモリー素子用のセンス層であって、
前記第１磁化可能層と前記第２磁化可能層との間で漂遊磁界結合が行われて、前記第１磁化可能層と前記第２磁化可能層とが互いに逆平行に配向した磁気モーメントを有するように、前記第１磁化可能層、前記第２磁化可能層、及び前記導電スペーサ層を形成して、
前記第１磁化可能層、前記第２磁化可能層、及び前記導電スペーサ層の各々を、前記導電スペーサ層をはさむ前記第１磁化可能層と前記第２磁化可能層との間で０Oeより大きく、かつ200Oe以下の値を有する反強磁性交換結合が行われて、加えられた磁界の存在下で、前記第１磁化可能層及び前記第２磁化可能層の磁気配向がほぼ同時に回転するのに十分な材料で十分な厚さに形成した
ことを特徴とする磁気メモリー素子用のセンス層。
【請求項２０】
前記スペーサ層の厚さを、前記第１磁化可能層と前記第２磁化可能層との前記反強磁性交換結合が、前記第１磁化可能層の保持磁界値と前記第２磁化可能層の保持磁界値のうち大きい方の保持磁界値（Ｈ）より小さくなるような厚さにしたことを特徴とする請求項１９に記載のセンス層。
【請求項２１】
センス層を具えた磁気メモリー構造であって、前記センス層が、
第１方向に配向した磁気モーメントを有する第１磁化可能層と；
前記第１方向とは逆の第２方向に配向した磁気モーメントを有する第２磁化可能層と；
前記第１磁化可能層と前記第２磁化可能層との間に形成したスペーサ層とを具えて、
前記層の各々を、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との間で漂遊磁界結合が行われて、これにより、前記第１磁化可能層と前記第２磁化可能層とが互いに逆平行な磁気モーメントを有するのに十分な材料で十分な厚さに形成して、
前記層の各々を、前記第１磁化可能層と前記第２磁化可能層との間で反強磁性交換結合が行われて、これにより、加えられた磁界の存在下で、前記第１磁化可能層及び前記第２磁化可能層の磁気モーメントがほぼ同時に自由に回転して、互いに逆向きに前記第１方向及び前記第２方向に配向することができるのに十分な材料で十分な厚さに形成して、
前記磁気メモリー構造がさらに、
ピン層と；
非磁性材料から形成して前記センス層と前記ピン層との間に設けたトンネル障壁とを具えていることを特徴とする磁気メモリー構造。
【請求項２２】
前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との前記反強磁性交換結合が、０Oeと200Oeとの間であることを特徴とする請求項２１に記載の磁気メモリー構造。
【請求項２３】
前記センス層に磁界を与えるように結合した行導線と、前記センス層に磁界を与えるように結合した列導線とを具えて、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との反強磁性交換結合が０Oeより大きく、かつ100Oe以下である際に、前記ピン層が、前記行導線の軸に対してほぼ15°以内の磁界配向を有することを特徴とする請求項２１に記載の磁気メモリー構造。
【請求項２４】
前記スペーサ層の厚さを、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との前記反強磁性交換結合が、前記第１磁化可能層の保持磁界値と前記第２磁化可能層の保持磁界値のうち大きい方の保持磁界値より小さい磁界値を有するような厚さにしたことを特徴とする請求項２１に記載の磁気メモリー構造。
【請求項２５】
基板と；
前記基板上に形成した第１組のほぼ平行な導電線と；
前記基板上に形成され、前記第１組の導電線とほぼ直交して前記第１組の導電線との交点を有する第２組のほぼ平行な導電線と；
各々が、前記交点に形成され、前記第１組の導電線及び前記第２組の導電線に結合されて、磁気メモリーのセンス層を具えた複数の磁気メモリー素子とを具えた磁気メモリー素子のアレイであって、
前記センス層が、
第１方向に配向した磁気モーメントを有する第１磁化可能層と；
前記第１方向とは逆の第２方向に配向した磁気モーメントを有する第２磁化可能層と；
前記第１磁化可能層と前記第２磁化可能層との間に形成したスペーサ層とを具えて、
前記層の各々を、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との間で漂遊磁界結合が行われて、これにより、前記第１磁化可能層と前記第２磁化可能層とが互いに逆平行な磁気モーメントを有するのに十分な材料で十分な厚さに形成して、
前記層の各々を、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との間で反強磁性交換結合が行われて、これにより、加えられた磁界の存在下で、前記第１磁化可能層及び前記第２磁化可能層の磁気モーメントがほぼ自由に回転して、互いに逆向きに前記第１方向及び前記第２方向に配向することができるのに十分な材料で十分な厚さに形成した
ことを特徴とする磁気メモリー素子のアレイ。
【請求項２６】
さらに、前記センス層の付近に位置して、前記センス層の磁気モーメントの磁気配向を読み取るために使用する他の導電線を具えていることを特徴とする請求項２５に記載の磁気メモリー素子のアレイ。
【請求項２７】
さらに、前記センス層の付近に位置して、前記第１磁化可能層及び前記第２磁化可能層の磁気モーメントをほぼ同時に回転させるために使用する他の導電線を具えていることを特徴とする請求項２５に記載の磁気メモリー素子のアレイ。
【請求項２８】
さらに、前記センス層を通り、前記センス層の磁気モーメントの磁気配向を決定するために使用される他の導電線を具えていることを特徴とする請求項２５に記載の磁気メモリー素子のアレイ。
【請求項２９】
さらに、前記センス層を通り、前記第１磁化可能層及び前記第２磁化可能層の磁気モーメントをほぼ同時に回転させるために使用される他の導電線を具えていることを特徴とする請求項２５に記載の磁気メモリー素子のアレイ。
【請求項３０】
プロセッサと；
前記プロセッサに電気的に結合した磁気メモリーデバイスとを具えたコンピュータシステムであって、
前記メモリーデバイスが、
第１方向に配向した磁気モーメントを有する第１磁化可能層と；
前記第１方向とは逆の第２方向に配向した磁気モーメントを有する第２磁化可能層と；
前記第１磁化可能層と前記第２磁化可能層との間に形成したスペーサ層とを具えて、
前記層の各々を、前記第１磁化可能層と前記第２磁化可能層との間で漂遊磁界結合が行われて、これにより、前記第１磁化可能層と前記第２磁化可能層とが互いに逆平行な磁気モーメントを有するのに十分な材料で十分な厚さに形成して、
前記層の各々を、前記第１磁化可能層と前記第２磁化可能層との間で反強磁性交換結合が行われて、これにより、加えられた磁界の存在下で、前記第１磁化可能層及び前記第２磁化可能層の磁気モーメントがほぼ同時に自由に回転して、互いに逆向きに前記第１方向及び前記第２方向に配向することができるのに十分な材料で十分な厚さに形成した
ことを特徴とするコンピュータシステム。
【請求項３１】
前記磁気メモリーデバイスのアレイを、メモリーコントローラ及びバスを通して前記プロセッサに結合したことを特徴とする請求項３０に記載のコンピュータシステム。
【請求項３２】
前記スペーサ層の厚さを、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との前記反強磁性交換結合が、前記第１磁化可能層の保持磁界値と前記第２磁化可能層の保持磁界値のうち大きい方の保持磁界値より小さい磁界値を有するような厚さにしたことを特徴とする請求項３０に記載のコンピュータシステム。
【請求項３３】
センス層を具えた磁気メモリー構造であって、
前記センス層が、
第１方向に配向した磁気モーメントを有する第１磁化可能層と；
前記第１方向とは逆の第２方向に配向した磁気モーメントを有する第２磁化可能層と；
前記第１磁化可能層と前記第２磁化可能層との間に形成したスペーサ層とを具えて、
前記層の各々を、前記第１磁化可能層と前記第２磁化可能層との間で漂遊磁界結合が行われて、これにより、前記第１磁化可能層と前記第２磁化可能層とが互いに逆平行な磁気モーメントを有するのに十分な材料で十分な厚さに形成して、
前記層の各々を、前記第１磁化可能層と前記第２磁化可能層との間で反強磁性交換結合が行われて、これにより、加えられた磁界の存在下で、前記第１磁化可能層及び前記第２磁化可能層の磁気モーメントがほぼ同時に自由に回転して、互いに逆向きに前記第１方向及び前記第２方向に配向することができるのに十分な材料で十分な厚さに形成して、
前記磁気メモリー構造がさらに、
ピン層と；
前記センス層と前記ピン層との間に設けた導電層とを具えていることを特徴とする磁気メモリー構造。
【請求項３４】
さらに、
前記スペーサ層と前記第１磁化可能層との間に挿入した、前記第１磁化可能層に比べて薄いＣoの層と；
前記スペーサ層と前記第２磁化可能層との間に挿入した、前記第２磁化可能層に比べて薄いＣoの層と
を具えていることを特徴とする請求項３３に記載のセンス層。
【請求項３５】
さらに、
前記スペーサ層と前記第１磁化可能層との間に挿入した、前記第１磁化可能層に比べて薄いＣoＦeの層と；
前記スペーサ層と前記第２磁化可能層との間に挿入した、前記第２磁化可能層に比べて薄いＣoＦeの層と
を具えていることを特徴とする請求項３３に記載のセンス層。
【請求項３６】
前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との前記反強磁性交換結合が、０Oeと200Oeとの間であることを特徴とする請求項３３に記載の磁気メモリー構造。
【請求項３７】
前記センス層に磁界を与えるように結合した行導線と、前記センス層に磁界を与えるように結合した列導線とを具えて、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との反強磁性交換結合が０Oeより大きく、かつ100Oe以下である際に、前記ピン層が、前記行導線の軸に対してほぼ15°以内の磁界配向を有することを特徴とする請求項３３に記載の磁気メモリー構造。
【請求項３８】
前記スペーサ層の厚さを、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との前記反強磁性交換結合が、前記第１磁化可能層の保持磁界値と前記第２磁化可能層の保持磁界値のうち大きい方の保持磁界値より小さい磁界値を有するような厚さにしたことを特徴とする請求項３３に記載の磁気メモリー構造。
【請求項３９】
第１方向の磁化を有するピン層または基準層を基板上に形成するステップと；
前記ピン層上にトンネル障壁層を形成するステップと；
前記トンネル障壁層上にセンス層を形成するステップとを具えて、
前記センス層が、スペーサ層によって分離された第１磁化可能層及び第２磁化可能層を有し、前記センス層が、前記第１磁化可能層と前記第２磁化可能層との間に漂遊磁界結合及び反強磁性交換結合を生じさせる特性を有することを特徴とする磁気メモリー素子の製造方法。
【請求項４０】
前記センス層を形成するステップがさらに、
前記トンネル障壁層上に前記第１磁化可能層を形成するステップと；
前記第１磁化可能層上に前記スペーサ層を形成するステップと；
前記スペーサ層上に前記第２磁化可能層を形成するステップと
を具えていることを特徴とする請求項３９に記載の方法。
【請求項４１】
さらに、前記ピン層上に他の層を形成する前に、前記ピン層の表面を平滑化するステップを具えていることを特徴とする請求項４０に記載の方法。
【請求項４２】
さらに、前記スペーサ層を形成する前に、前記第１磁化可能層を平滑化するステップを具えていることを特徴とする請求項４０に記載の方法。
【請求項４３】
前記第１磁化可能層及び前記第２磁化可能層を、ＮiＦeから成る材料で形成することを特徴とする請求項４０に記載の方法。
【請求項４４】
前記第１磁化可能層及び前記第２磁化可能層を、ＣoＦeから成る材料で形成することを特徴とする請求項４０に記載の方法。
【請求項４５】
前記第１磁化可能層及び前記第２磁化可能層を、Ｃoから成る材料で形成することを特徴とする請求項４０に記載の方法。
【請求項４６】
前記第１磁化可能層及び前記第２磁化可能層を、Ｆeから成る材料で形成することを特徴とする請求項４０に記載の方法。
【請求項４７】
前記第１磁化可能層及び前記第２磁化可能層を、Ｎiから成る材料で形成することを特徴とする請求項４０に記載の方法。
【請求項４８】
前記第１磁化可能層及び前記第２磁化可能層を、ＮiＦeＣoから成る材料で形成することを特徴とする請求項４０に記載の方法。
【請求項４９】
前記スペーサ層がＲu層から成ることを特徴とする請求項４０に記載の方法。
【請求項５０】
前記スペーサ層がＣu層から成ることを特徴とする請求項４０に記載の方法。
【請求項５１】
前記スペーサが、強磁性でも反強磁性でもない導体であることを特徴とする請求項４０に記載の方法。
【請求項５２】
前記スペーサ層の厚さを、前記第１磁化可能層と前記第２磁化可能層との前記反強磁性交換結合が、前記第１磁化可能層の保持磁界値と前記第２磁化可能層の保持磁界値のうち大きい方の保持磁界値（Ｈ）より小さい磁界値を有するような厚さにすることを特徴とする請求項４０に記載の方法。
【請求項５３】
前記層の各々を形成するステップにおいて、前記層の各々を、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との間で漂遊磁界結合及び反強磁性交換結合が行われて、前記反強磁性交換結合が０Oe〜300Oeの範囲内であるのに十分な材料で十分な厚さに形成することを特徴とする請求項４０に記載の方法。
【請求項５４】
前記第１磁化可能層を形成するステップ及び前記第２磁化可能層を形成するステップがそれぞれ、ＮiＦeを含む前記第１磁化可能層を形成するステップ及びＮiＦeを含む前記第２磁化可能層を形成するステップを含むことを特徴とする請求項４０に記載の方法。
【請求項５５】
前記第２磁化可能層を厚さｔに形成して、前記第１磁化可能層をｔより大きい厚さに形成することを特徴とする請求項４０に記載の方法。
【請求項５６】
さらに、
前記スペーサ層と前記第１磁化可能層との間に挿入された、前記第１磁化可能層に比べて薄いＣoの層を形成するステップと；
前記スペーサ層と前記第２磁化可能層との間に挿入された、前記第２磁化可能層に比べて薄いＣoの層とを形成するステップと
を具えていることを特徴とする請求項４０に記載の方法。
【請求項５７】
さらに、
前記スペーサ層と前記第１磁化可能層との間に挿入された、前記第１磁化可能層に比べて薄いＣoＦeの層を形成するステップと；
前記スペーサ層と前記第２磁化可能層との間に挿入された、前記第２磁化可能層に比べて薄いＣoＦeの層を形成するステップと
を具えていることを特徴とする請求項４０に記載の方法。
【請求項５８】
基板上にセンス層を形成するステップと；
前記センス層上にトンネル障壁層を形成するステップと；
前記トンネル障壁層上に、第１方向の磁化を有するピン層または基準層を形成するステップとを具えて、
前記センス層が、スペーサ層によって分離された第１磁化可能層及び第２磁化可能層を有し、前記センス層が、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との間に漂遊磁界結合及び反強磁性交換結合を生じさせる特性を有することを特徴とする磁気メモリー素子の製造方法。
【請求項５９】
前記センス層を形成するステップがさらに、
前記トンネル障壁層上に前記第１磁化可能層を形成するステップと；
前記第１磁化可能層上に前記スペーサ層を形成するステップと；
前記スペーサ層上に前記第２磁化可能層を形成するステップと
を具えていることを特徴とする請求項５８に記載の方法。
【請求項６０】
前記スペーサ層を、前記第１磁化可能層と前記第２磁化可能層との前記反強磁性交換結合が、前記第１磁化可能層の保持磁界値と前記第２磁化可能層の保持磁界値のうち大きい方の保持磁界値（Ｈ）より小さい磁界値を有するような厚さに形成することを特徴とする請求項５８に記載の方法。
【請求項６１】
前記層の各々を形成するステップにおいて、前記層の各々を、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との間で漂遊磁界結合及び反強磁性交換結合が行われ、前記反強磁性交換結合が０Oeより大きく、かつ200Oe以下であるのに十分な材料で十分な厚さに形成することを特徴とする請求項５８に記載の方法。
【請求項６２】
前記第２磁化可能層を厚さｔに形成して、前記第１磁化可能層をｔより大きい厚さに形成することを特徴とする請求項５８に記載の方法。
【請求項６３】
第１方向の磁化を有するピン層または基準層を基板上に形成するステップと；
前記ピン層の表面を平滑化するステップと；
前記ピン層上にトンネル障壁層を形成するステップと；
前記トンネル障壁層上にセンス層を形成するステップとを具えて、
前記センス層を形成するステップが、
前記トンネル障壁層上に第１磁化可能層を形成するステップと；
前記第１磁化可能層を平滑化するステップと；
前記第１磁化可能層上に前記スペーサ層を形成するステップと；
前記スペーサ層上に前記第２磁化可能層を形成するステップとを具えて、
前記第１磁化可能層と前記第２磁化可能層とが、前記スペーサ層をはさんで漂遊磁界結合及び反強磁性交換結合されるように、前記第１磁化可能層、前記第２磁化可能層、及び前記スペーサ層を形成して、
前記第１磁化可能層の磁気飽和×厚さの値が、前記第２磁化可能層の磁気飽和×厚さの値に等しくないように、前記第１磁化可能層及び前記第２磁化可能層を形成する
ことを特徴とする磁気メモリ素子の製造方法。
【請求項６４】
前記スペーサ層を、前記第１磁化可能層と前記第２磁化可能層との前記反強磁性交換結合が、前記第１磁化可能層の保持磁界値と前記第２磁化可能層の保持磁界値のうち大きい方の保持磁界値（Ｈ）より小さい磁界値を有するような厚さに形成することを特徴とする請求項６３に記載の方法。
【請求項６５】
前記第１磁化可能層と前記第２磁化可能層との間に、加えられた磁界の存在下で０より大きく、かつ前記センス層の磁気配向の切り換わりを防止する値より小さい反強磁性交換結合を有する前記センス層を形成することを特徴とする請求項６３に記載の方法。
【請求項６６】
前記第１磁化可能層、前記スペーサ層、及び前記第２磁化可能層を、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との間で前記漂遊磁界結合及び反強磁性交換結合が行われるのに十分な材料で十分な厚さに形成し、前記反強磁性交換結合が０より大きく、かつ200Oe以下であることを特徴とする請求項６３に記載の方法。
【請求項６７】
前記第２磁化可能層を厚さｔに形成して、前記第１磁化可能層をｔより大きい厚さに形成することを特徴とする請求項６３に記載の方法。
【請求項６８】
第１方向の磁化を有するピン層または基準層を基板上に形成するステップと；
前記ピン層上に、巨大磁気抵抗効果を生じさせるための導電層を形成するステップと；
前記導電層上にセンス層を形成するステップとを具えて、
前記センス層が、スペーサ層によって分離された第１磁化可能層及び第２磁化可能層を有し、前記センス層が、前記第１磁化可能層と前記第２磁化可能層との間に漂遊磁界結合及び反強磁性交換結合を生じさせる特性を有することを特徴とする磁気メモリー素子の製造方法。
【請求項６９】
さらに、
前記導電層上に前記第１磁化可能層を形成するステップと；
前記第１磁化可能層上に前記スペーサ層を形成するステップと；
前記スペーサ層上に前記第２磁化可能層を形成するステップと
を具えていることを特徴とする請求項６８に記載の方法。
【請求項７０】
前記層の各々を形成するステップにおいて、前記層の各々を、前記スペーサ層をはさんだ前記第１磁化可能層と前記第２磁化可能層との間で漂遊磁界結合及び反強磁性交換結合が行われて、前記反強磁性交換結合が０Oe〜300Oeの範囲内であるのに十分な材料で十分な厚さに形成することを特徴とする請求項６８に記載の方法。
【請求項７１】
前記第２磁化可能層を厚さｔに形成して、前記第１磁化可能層をｔより大きい厚さに形成することを特徴とする請求項６８に記載の方法。
【請求項７２】
前記ピン層が合成フェリ磁性体であることを特徴とする請求項６８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の分野）
本発明は一般に、コンピュータ記憶装置に使用する不揮発性メモリーデバイスに関するものであり、特に、磁気メモリー素子を個別のデータビットとして使用する不揮発性メモリーアレイに関するものである。
【０００２】
（発明の背景）
集積回路の設計者は常に、理想的な半導体メモリー、即ちランダムなアクセス、及び非常に速い書込みまたは読出しが可能であり、不揮発性であるが無限回の変更が可能であり、そして消費電力の小さいデバイスを求めてきた。磁気ランダムアクセスメモリー（ＭＲＡＭ）技術は、これらの利点の多くを提供するものとしてますます注目されている。
【０００３】
ＭＲＡＭは一般に、図１に示すような、行ライン導体１３と列ライン導体１５との交点に位置する磁気メモリー素子１１のアレイを具えている。単純な磁気メモリー素子は、図２により詳細に示す構造を有する。磁気メモリー素子は、非磁性層２１によって分離された強磁性層１７及び１９を有する。一般にピン層と称される１つの強磁性層１７内の磁化は一方向に固定される。しばしばセンス層と称される他方の強磁性層１９はピン層ではなく、従ってその磁化は、ピン層の磁化に対して「平行」な状態と「逆平行（平行で逆向き）」な状態との間で自由に切り換わる。このセンス層は「自由」層または記憶層と称されることもあり、従って、「センス層」という用語を用いる際には、この用語の意味はこの技術に限定されるべきでなく、むしろ、この層が果たす機能を意味すべきである。
【０００４】
ＭＲＡＭメモリー素子に記憶される論理値またはビットは抵抗値に関連し、メモリー素子の抵抗値は、ピン層の磁化方向に対するセンス層の相対磁化方向によって決まる。ピン層の磁化方向に対して平行なセンス層の磁化方向は、低い抵抗値を生じさせる。逆に、逆平行の方向に応答して、磁気メモリー素子は高い抵抗値を示す。図２に示す、メモリー素子の抵抗値を読み取る方法は、ピン層１７をセンス層１９から分離する非磁性のスペーサ層２１を形成するために使用した材料の種類に依存する。非磁性層２１が銅のような導体材料製である場合には、メモリー素子の抵抗値は巨大磁気抵抗効果によって検測することができ、この検測は通常、メモリー素子の長軸２０に平行な電流を流すことを含む。非磁性のスペーサ層２１がアルミナのような絶縁材料で構成される場合には、この抵抗値は、トンネル磁気抵抗効果を用いて検測することができ、この検測は、非磁性のスペーサ層２１の平面に直交する電流を、センス層１９からピン層１７に流すことによって達成される。
【０００５】
論理「０」または「１」は通常、センス層の磁化方向を回転させる（電流による）外部磁界を加えることによって磁気メモリー素子に書き込む。ＭＲＡＭメモリー素子は一般に、センス層の磁化方向とピン層の磁化方向とが、（磁化）容易軸２３として知られている軸にそって並ぶように設計する。記憶する論理状態に応じた外部磁界を加えて、センス層の容易軸に沿ったセンス層の磁化方向を、ピン層の磁化方向に対して平行な方向または逆平行な方向のいずれかに転向させる。
【０００６】
ＭＲＡＭデバイスは一般に、行ラインと列ライン（導電体）とが直交するアレイを含み、これらのラインは、書込み中に磁気メモリー素子に外部磁界を加えるために使用され、そして、読出し中にメモリー素子の抵抗値を検測するために使用することもできる。このアレイ内には、追加的な書込み及び読出し導体を設けることもできる。図１に示す２つの導体レベルの実現では、磁気メモリー素子は行ライン１３と列ライン１５との交点に位置する。
【０００７】
図１を参照すれば、列ライン１５を通って流れる電流によって発生する磁界を、本明細書では容易軸書込み磁界と称する。容易軸書込み磁界は、ＭＲＡＭビット１１（図２ａ）の容易軸と共線で（一直線上に）ある。電流が行導線１３を通って流れる際に発生する磁界は、（磁化）困難軸書込み磁界と称する。行導線１３によって発生する困難軸磁界は、ＭＲＡＭビット１１の困難軸２５に平行になる。
【０００８】
メモリー素子は、困難軸書込み磁界及び容易軸書込み磁界のいずれにさらされた際にも、書込み用に選択される。従って、各書込み磁界は、単独では、即ち上記２つの導線の一方のみによって発生した際に、半選択磁界と称される、というのは、単一磁界単独では、メモリー素子のセンス層の磁化方向を切り換えるのに十分な大きさではないからである。しかし、実際には、困難軸書込み磁界を半選択磁界と称し、容易軸書込み磁界をスイッチング（切り換え）磁界と称することが多い。これら２つの磁界は、選択した素子の所で交差する導体１３、１５（図１）に電流を通すことによって同時に加えられた際に、特定メモリー素子の書込み動作を実行するために用いられる。書込み及び読出し用にアクセスされる選択したメモリー素子に記憶されるビットは、本明細書では「選択ビット」と称する。
【０００９】
ビットを書込み用に選択するこの方法は、理想的ではない。書込み動作中には、特定の列ライン１５に結合された非選択のメモリー素子が、容易軸書込み磁界にさらされる。同様に、特定の行ライン１３に結合された非選択のメモリー素子１１が困難軸書込み磁界にさらされる。従って、ＭＲＡＭメモリー素子のアレイ内の漂遊磁界を、半選択されたビットが書き込まれ得ないような値に制限することが重要である。漂遊磁界の根源の一部は、隣接する書込み導体からの磁界、隣接するメモリー素子の強磁性層から出る漂遊磁界、及びＭＲＡＭデバイスの外部の発生源が発生する磁界を含む。漂遊磁界、困難軸磁界、及び容易軸磁界を組み合わせた値がビットを書き込むためには過小である場合には、これらの漂遊磁界が選択したメモリー素子の書込みを妨げ得る。メモリー素子に書き込むために必要な書込み電流中に現われる非理想的な挙動の他の根源は、加えられた書込み磁界に対して同様に応答するＭＲＡＭメモリー素子のアレイの作製が困難であることから生じたものである。この効果の根源の一部は、幾何学的形状が素子間で変化すること、磁気特性が素子間で変化すること、及び熱によって生じる磁化の変動である。従って、困難軸書込み磁界と容易軸書込み磁界の特定値、及び従って行ライン及び列ラインの書込み電流は、選択したメモリー素子は必ず書き込まれるように十分な余裕を以って選択され、非選択のメモリー素子は、意図せずに書き込まれるほど大きい磁界には決してさらされないようにした妥協点である。
【００１０】
集合常磁性（超常磁性）、あるいは熱的に行われる磁化反転のような熱効果、及び隣接ビットから出る漂遊磁界の効果が、ＭＲＡＭデバイスにおける問題を生じさせ得る。これらのメカニズムのいずれもが、予測不能な書込み及び読出しの挙動を生じさせ得る。従来の単一層のセンス層を用いれば、ＭＲＡＭデバイスのビット密度が増加すると共に、これらの効果を克服することが極めて困難になる。
【００１１】
見かけ上は微視的に観測可能な量だけ変動する熱ゆらぎ（熱的変動）、例えば強磁性材料の磁化の変動は、抽象的な概念である。強磁性材料の磁化の方向及び大きさは、実在の統計量である。あらゆる材料において、熱エネルギーの変動は微視的な大きさで連続的に発生し、熱ゆらぎの大きさは材料の温度Ｔによって決まる。これらの変動は、問題とする標本全体にわたって平均すれば、微視的に観測可能な系の特性を決める。微視的なレベルでは、強磁性材料中のあらゆる原子が、特定方向に向いた磁気モーメントを有する確率は、ボルツマン係数、即ちｅ-U/KbTに比例する。ここに、Ｕは、この場合には特定の磁気モーメント方向に関連するエネルギーであり、Ｋbはボルツマン定数である。特定の原子モーメント方向のエネルギーが減少すると共に、あるいは、Ｔ、及び従って熱エネルギーが増加すると共に、原子が固定期間だけ特定方向に向いたモーメントを有する尤度が低下する。比Ｕ／ＫbＴが十分小さくなれば、原子の磁気モーメントは、熱ゆらぎの影響下で自律的に方向を変える。ＭＲＡＭメモリー素子のセンス層は、互いに密に結合し、かつ同一方向に整列した原子の磁気モーメントあるいはスピンの集合と考えることができる。従って、センス層の磁化を方向付けするために必要なエネルギーは、エネルギー密度とセンス層の体積との積、即ちＵsw＝ＵνＶである。温度が増加すると共に、あるいはセンス層の体積が減少すると共に、センス層が特定磁化方向であると見出される尤度は低下する。ここでも、Ｕ／ＫbＴが小さければ、センス層の磁化方向は熱ゆらぎに対して不安定である。Ｕ／ＫbＴの低い値によって特徴付けられるメモリービットは、データ保持時間が貧弱になりがちである。十分長く待つと、変動が自律的に磁化方向を反転させ得る。要求されるデータ保持時間に比べて短い時間スケールで磁化方向が自律的に反転し得る磁気メモリー素子は、集合常磁性の限界に当たったと言われている。集合常磁性の限界に達すると、磁気メモリー素子は、半選択書込みの事象、あるいは選択したメモリー素子への偶発的な書込み不能が、より生じやすくなる、というのは、熱ゆらぎが、指定した期間内にビットを書き込むことを妨げ得るか、あるいは、指定期間内に半選択されたビットを書き込み得るからである。なお、ＭＲＡＭのメモリー密度を増加させることは、ＭＲＡＭのビットの体積の減少を必要にし、従って、集合常磁性の限界により近い技術、あるいは熱ゆらぎが問題となる対処法により近い技術を後押しする。
【００１２】
従来のＭＲＡＭメモリー素子には、磁気メモリー素子１１のセンス層から出る漂遊磁界によって生じるビット間の相互作用の問題もある。ＭＲＡＭメモリー素子１１のセンス層は、閉じた磁力線構造ではないので、漂遊磁界を生成する。従って、センス層の端部には、センス層の磁化方向に応じた極が形成される。従って、漂遊磁界の方向は、メモリー素子内のセンス層の磁化方向と共に変化する。これらの極によって生成される漂遊磁界は、センス層からの距離が増加すると共に、その値が減少する。しかし、ＭＲＡＭアレイ内のどのメモリー素子においても、隣接ビットからの漂遊磁界は、ビットの切り換えに必要な磁界に比べて大きいものとなり得る。将来のＭＲＡＭの設計では、メモリー素子どうしをより近接させて封止する必要があり、このことは、この問題を積み増す。従って、ＭＲＡＭメモリー素子内の磁性層によって生成される漂遊磁界を低減し、かつ熱ゆらぎに対するメモリー素子の感度を低減する必要性が存在する。
【００１３】
（発明の概要）
本発明は、改善したセンス層を用いることによって、ＭＲＡＭのメモリー密度の増加に関連して生じる、熱ゆらぎの不安定性及び漂遊磁界の相互作用による問題を最小化する方法及び装置を提供する。本発明で提案する、修正したＭＲＡＭビット１１の積層は、センス層としての合成フェリ磁性体で構成する。このセンス層は、合成フェリ磁性体の強磁性層どうしが、ＲuまたはＣuのような金属化合物で構成されるスペーサ層を通したＲＫＫＹ相互作用によって、漂遊磁界結合され、かつ反強磁性的に交換結合されるように設計する。
本発明のこれら及び他の特徴及び利点は、以下の図面を参照した実施例の詳細な説明より一層明らかになる。
【００１４】
（実施例の詳細な説明）
図１に、磁気トンネル接合メモリー素子１１のアレイ９の一部分の簡略化した上面図である。複数の列導線１５は列ラインとも称され、その各々が、アレイ９の各列内の複数のメモリー素子１１上に形成されている。複数の行導体１３は、行ラインとも称され、その各々が、アレイ９の各行内のメモリー素子の下に形成されている。行ライン１３は困難軸磁界をメモリー素子１１に供給し、この磁界は半選択磁界としても知られ、列ライン１５は容易軸スイッチング（切り換え）磁界をメモリー素子１１に供給する。従って、特定のメモリー素子１１に書き込むことは、選択したメモリー素子１１用のライン１３及びライン１５の双方の信号を必要とする。行ライン１３及び列ライン１５は、メモリー素子１１の書込みに加えて、磁気メモリー素子１１を読み出すためにも使用することができる。
【００１５】
周知のように、アレイ９は、行ライン１３を各メモリー素子１１の上にして、列ライン１５を各メモリー素子の下にして構成することもできる。図１にはＭＲＡＭアレイの一構成を示しているが、他の構成も可能である。また、メモリー素子１１の複数のアレイを、ＭＲＡＭメモリーデバイス内に１つずつ積層させて設けることもできる。また、磁気メモリー素子１１の読出しは、センス層の上、下、あるいはセンス層と同じ層内に位置する追加的な、あるいは異なる導体を含む種々の導体並びに導体配置を用いて達成することができる。
【００１６】
図２ａに、磁気トンネル接合メモリービット１１の透視図を示し、この図は例示目的で簡略化してある。薄い磁性層を複数積層させて形成した第１強磁性層１７、及び他の薄い磁性層を複数積層させて形成した第２強磁性層１９を、アルミナのような絶縁性の非磁性スペーサ層２１をこれらの強磁性層の間において形成する。メモリー素子１８の幅（Ｗ）は、メモリー素子のセンス層の困難軸２５に沿った距離として規定される。メモリー素子２０の長さ（Ｌ）は、メモリー素子のセンス層の磁化容易軸２３に沿った距離として規定される。メモリー素子１１の長さ２０は通常、メモリー素子の幅（Ｗ）１８よりも大きい。センス層のアスペクト比はＬ／Ｗとして規定することができる。センス層１９は、加わる磁界（Ｈ）がない状態で、センス層１９の２つの磁化モーメント方向２７のつり合いにとって好適な軸を有するように製造する。センス層１９の容易軸２３に沿った磁化には２つの可能な方向が存在し、これらの方向がセンス層１９の２つの磁気モーメント状態を規定する。これとは対照的に、ピン層１７は、１つのつり合った、あるいは好適な磁化の磁気モーメント方向のみを有するように製造することができ、この方向は通常、センス層１９の容易軸23に平行である。センス層１７の磁気モーメント２７は、磁気メモリー素子１１の長さ２０（Ｌ）あるいは容易軸２３に沿って整列させることが好ましい。
【００１７】
図１及び図２ａには、矩形のメモリー素子１１を示しているが、メモリー素子１１は、図２ｂに示すような楕円形を含む、あらゆる所望の形状に形成することができることは明らかである。矩形以外のビット形状を用いて、メモリー素子のアレイの磁気特性を改善することができる。本発明は種々の形状のメモリー素子に適用可能であり、従って、図２ａに示す矩形のビット形状に限定されない。
【００１８】
図３に、本発明により構成した、改善された磁気トンネル接合メモリー素子の積層１１の好例を示す。メモリー素子１１は、ワードライン導体１３と列ライン導体１５との間に、順に重ねて形成した一連の材料層で形成される。図３の磁気トンネル接合の積層は、底部から最上部までの順に、基板３１、絶縁層３３、非強磁性金属の行導線１３、非磁性金属層３５、反強磁性（ＡＦ）材料層３９の成長用のシード（種）層３７、ピン層４３を構成する反強磁性層３９及び第１強磁性層４１、非磁性トンネル障壁層４５、第２強磁性層４７、導電スペーサ層４９、第３強磁性層５１、非強磁性金属層５５、及び列導線１５を具えている。第２強磁性層４７、スペーサ層４９、及び第３強磁性層５１から構成されるセンス層５３として、合成フェリ磁石を設ける。第２強磁性層４７、スペーサ層４９、及び第３強磁性層５１は、第２強磁性層４７と第３強磁性層５１の両者が、導電スペーサ４９を通したＲＫＫＹ相互作用によって反強磁性的に交換結合され、かつ漂遊磁界結合されるように構成し、これについては以下でさらに説明する。Rederman-Kittel-Kasuya-Yoshida理論としても知られているＲＫＫＹ相互作用は、金属内のスピンの有効相互作用のモデルである。
【００１９】
強磁性、反強磁性、フェリ磁性、及び常磁性については、より詳細に説明する必要がある。強磁性材料は、平衡状態で互いに平行に整列しやすい磁気モーメント、より正確には「スピン」を伴う原子と考えることができる。原子のスピンが互いに平行に整列するので、材料は、自発磁化として知られている状態を有し、即ち、磁界が加えられなければ正味の磁気モーメントを有する。このことは厳密には、短い長さの範囲のみに当てはまる。強磁性物質が十分大量であれば、これらの物質が磁性領域を分断して、材料から出る、漂遊磁界に関連するエネルギーを低下させて、これにより、エネルギー的に好ましくなる。なお、材料内の隣接する原子のスピンを互いに平行に整列させるためには、これらの原子間に何らかの相互作用が存在せざるを得ない。この相互作用は、交換相互作用として知られている量子力学効果である。あるいはまた、交換相互作用を交換磁界によって説明することができる。本明細書の目的のために、交換磁界の正の値は、隣接するスピン間の強磁性結合を表わす。いくつかの一般的な強磁性材料は、Ｎi、Ｆe、及びＣoの元素、及び種々の合金を含み、これらの合金の最も一般的なものはＮiＦeである。
【００２０】
反強磁性は、酸化マンガン（ＭnＯ）のような固体における磁性の一種であり、微小磁石としてふるまう隣接イオン（例えばマンガンイオンＭn2+）が、比較的低温で自発的に、材料全体を通して互いに逆向き、あるいは逆平行になるように整列して、これにより、材料全体ではほとんど外部磁界を発生しない。何らかのイオン性固体に加えて特定の金属及び合金を含む反強磁性材料では、一方向に配向した磁性原子またはイオンからの磁気が、逆方向に整列した一組の磁性原子またはイオンによって相殺される。本発明の目的のために、反強磁性交換結合は交換磁界の負の値を表わす。反強磁性材料は既知であり、そして自然界で構成あるいは発見することができる。ＭＲＡＭのピン層をピン止めするためによく使用される、関係する反強磁性材料の例は、ＦeＭn、ＮiＭn、ＰtＭn、及びＩrＭnである。
【００２１】
単純な強磁性材料は、インターメッシュ・アレイ上に異なるスピン値を有する磁性原子から成る材料である。隣接原子間の交換結合は反強磁性であり、このため、異なる副格子（サブラティス）は逆向きに配向する。異なる副格子に関連するスピンは異なるので、平衡状態で正味の磁化が存在する。従って、フェリ磁石は自発磁化を示し得る。最も一般的に見られる、フェリ磁石である材料はフェライトである。
【００２２】
常磁性体は、熱ゆらぎのエネルギーが隣接するスピン間の交換相互作用を上回るほど強い磁性材料である。これらの材料では、磁界が加えられない状態で、原子スピンのランダムな配向が正味の磁化をゼロにする。これらの材料に磁界を加えると、スピンの一部が加えられた磁界に平行に整列しやすくなる。加えられる磁界が増加すると共に、常磁性体の磁化が増加する。一般的な常磁性材料はＡl及びＫを含む。また、強磁性材料は高温で常磁性になり、ここでは熱ゆらぎの影響が交換相互作用を上回る。この温度はキュリー温度として知られている。
【００２３】
２つの強磁性層は、非強磁性材料を通して互いに交換結合されて、この効果はＭＲＡＭ技術にとって非常に重要である。２つの強磁性層は、一方の層、例えば第３強磁性層５１を、他方の層、例えば第２強磁性層４７上に積層させて、これら２つの層４７、５１の間に薄い導電スペーサ層、例えば層４９を挟むことによって、反強磁性的に結合され、即ち、否応なしに逆向きに整列される。反強磁性的に結合した２つの強磁性層の積層は、これらの強磁性層の正味のモーメントが相殺し合わなければ合成フェリ磁石と称され、この積層の正味のモーメントが０であれば合成反強磁性体と称されることが多い。
【００２４】
導電スペーサ層４９全体にわたって生じる、関連する交換結合は反強磁性であり、ＲＫＫＹ結合と称されることが多い。モーメント間のRuderman-Kittel-Kasuya-Yoshida（ＲＫＫＹ）相互作用は、ホスト金属の伝導電子によって取り持たれる。一般に、スペーサ層４９の厚さが増加すると共に、この交換結合の大きさが減少して、強磁性結合と反強磁性結合との間を行き来する。こうした、中間層の厚さの関数としての、強磁性整列と反強磁性整列との間の磁気結合の行き来は、非磁性の導電層によって分離された遷移金属強磁性体に一般的な現象である。
【００２５】
合成フェリ磁石または合成反強磁性体のスペーサ層、例えば４９は、２つの強磁性層間に生じる交換結合が反強磁性であり、かつ所望の大きさになるような、適切な材料（例えばＲ、Ｃ、または種々の合金）で適切な厚さに構成しなければならない。本発明では、反強磁性結合のための２つのメカニズムを用いる。これらは漂遊磁界結合及び交換結合であり、漂遊磁界結合は層４７及び５１の端部から出る磁界の結果であり、交換結合はスペーサ層４９を通して生じる相互作用である。すべての意図及び目的において、漂遊磁界結合は、磁気メモリー素子をパターン化するまでは無関係である。スペーサ層４９を通した交換結合は、磁気フィルムを堆積（成膜）させた直後に存在する。スペーサ層４９を通した漂遊磁界結合は、メモリー素子のＬ（長さ）及びＷ（幅）の寸法とは無関係である。
【００２６】
図４に、ＭＲＡＭデバイスの合成フェリ磁性体のセンス層部分５３の断面図を図式的な表現で示し、この図は、本発明を説明するために重要な寸法及びパラメータを規定するために用いる。合成フェリ磁性体センス層５３は、導電金属スペーサ４９によって分離された２つの強磁性層４７及び５１で構成され、スペーサ層４９は強磁性でも反強磁性でもない。合成フェリ磁性体センス層５３のこれら３つの層は、長さＬ及び幅Ｗの形状にパターン化される。合成フェリ磁性体センス層を開示する目的で、この形状が楕円形であるものと仮定するが、本発明を実施するためには楕円形に限定する必要はない。層４７は、磁化Ｍ1、飽和磁化Ｍsat1、及び厚さｔ1を有する強磁性材料から成り、これにより、層４７が残りの積層（積層の他の部分）から磁気的に絶縁されていれば、層４７はＨc1の保磁度を有する。磁界が加えられなければ、Ｍ1は、磁化容易軸に沿った２つの可能な方向の一方に配向する。同様に、層５１は、磁化Ｍ2、飽和磁化Ｍsat2、及び厚さｔ2を有する強磁性材料から成り、これにより、層５１が残りの積層から磁気的に絶縁されていれば、層５１はＨc2の保磁度を有する。外部磁界が加えられなければ、Ｍ2は容易軸に沿って２つの可能な方向の一方に配向する。層４７は空間的大きさが有限の形状にパターン化されるので、層４７は、層５１の大きさ全体を通過する漂遊磁界７３を発生する。漂遊磁界７３をＨd12として規定する。層５１の大きさ全体の中で、Ｈd12は方向Ｍ1とは逆の方向に向く。同様に空間的大きさが有限の形状にパターン化した層５１も、層４７の大きさ全体を通過する。漂遊磁界７１はＨd21として規定される。層４７の大きさ全体の中で、Ｈd21は方向Ｍ2とは逆の方向に向く。スペーサ層４９は、適切な材料で適切な厚さに構成すれば、強磁性層４７と５１との間の反強磁性交換結合を取り持つ。簡単のため、この交換結合を、層４７及び５１内の同じ大きさの磁界Ｈexcとして表わす。こうした交換磁界の定義は図示目的のみのためであり、本発明を、層４７内と層５１内の交換磁界の大きさが等しい場合に限定することを意図したものではない。交換磁界Ｈexcは反強磁性であることを意図している。従って、層４７内では、ＨexcがＭ2とは逆の方向を示し、層５１内の交換磁界はＭ1とは逆の方向に向く。
【００２７】
合成フェリ磁性体センス層を構成して、即ちビット間の相互作用の低減及び熱安定性の改善を含むその利点を実現するためには、２つの条件に従わなければならない。第１の条件は、
Ｍsat1×ｔ1≠Ｍsat2×ｔ2
である。この条件は、センス層内に正味のモーメントが十分に存在して、センス層が適度な書込み磁界値で書込み可能であることを保証する。第２の条件は、Ｍ1が常にＭ2とは逆向きに配向したままでなければならない、ということである。しかし、現実のデバイスでは、共直線性からいく分偏り、共直線性からの偏りが大きいほど、デバイスの性能が低下する。Ｍ1及びＭ2が逆向きに配向したままであるためには、漂遊磁界Ｈd12及びＨd21、及び交換磁界Ｈexcは、Ｍ1とＭ2との反強磁性的な配向がすべての動作条件下で安定であるように設定しなければならない。従って、合成フェリ磁性体センス層の設計者は、強固なデバイスを構成するためには、パラメータＭsat1、Ｍsat2、ｔ1、ｔ2、ｔs、Ｈc1、Ｈc2、及びスペーサ材料の適切な組合せを適正に選択しなければならない。Ｈexcを含めることは、漂遊磁界結合の単独で用いるよりもデバイスの設計に柔軟性（フレキシビリティ）を与える。特に、Ｈexcは、設計者が層４７と４９との反強磁性結合を生成するためにｔ1、ｔ2、及びビット形状を選定する自由度を、Ｈd12及びＨd21のみを用いて得られる自由度よりも大きくする。
【００２８】
本発明の実施例は、巨大磁気抵抗（ＧＭＲ）センサを用いて実現することもできる。ＧＭＲセンサでは、絶縁トンネル障壁４５を銅のような導体に置き換える。書込みは、ＭＲＡＭビット１１に対してＴＭＲ（トンネル型磁気抵抗）センス層５３を用いて実行するのと全く同じ方法で実行することができるが、読出しは、ビット１１の平面に平行に（ＴＭＲ  ＭＲＡＭビット１１の場合と同じくらい直交からかけ離れるように）電流を流すことによって実行される。ＧＭＲセンサでＭＲＡＭビットを読み出すためには、行導線１３及び列導線１５あるいは追加的な導線の異なる配置が必要になり得る。
【００２９】
図５ａに、底部層である第２強磁性層４７が厚さ4nmである場合の、楕円形の合成フェリ磁性体センス層５３から出るビット間の漂遊磁界Ｈibの、センス層５３から150nmの所の計算値を、厚さの関数として示す。図５ｃに、ビット間の漂遊磁界Ｈibを図式的に示す。図５ｂにモデル化したセンス層５３の具体例は、ＮiＦe（6nm）で形成した強磁性層５５、スペーサ層４９、及びＮiＦeで形成した強磁性層５１（4nm）から構成される。スペーサ４９の材料は、厚さ0.5〜2nmの導体金属層であり、Ｃu、Ｒu、または種々の金属の合金で形成することができる（図５ｂ参照）。合成フェリ磁性体センス層は、単一層のセンス層に比べて、隣接ビットの位置に、より小さい漂遊磁界を生成する。再び図５ａを参照すれば、厚さ4nmの単一層のビットは、ビット端から150nmの所に15Oeの磁界を生成する。合成フェリ磁性体センス層の最上層の厚さが増加すると共に、隣接ビット位置における漂遊磁界が減少して、符号が変化する。最上層を厚くし過ぎると、相互作用磁界が再び過大になる。なお、隣接ビット位置における漂遊磁界は、最上部の強磁性層５１を2nm〜6nmの範囲に堆積させると、大幅に低減される。図５ａは、隣接ビットにおける結果的な漂遊磁界の低減は、隣接ビット１１間の漂遊磁界の相互作用を低減しつつ、磁気メモリービットとアレイ９との間隔をより近くすることを可能にする。Ｈd12及びＨd21のみを用いて、層４７と５１とを反強磁性的に結合することは、相対的な層の厚さの範囲を制限して、このことは、ビット間の相互作用を低減した実用的なセンス層を生産することを困難にする。
【００３０】
図６に、合成フェリ磁性体センス層の改善された熱安定性を示す。図６は、楕円形にパターン化した厚さ4nmの単一のＮiＦeセンス層（270nm×180nm）のヒステリシス・ループと、図５ｂに示すものと同様な、同じ寸法及び形状の合成フェリ磁性体センス層５３のヒステリシス・ループとの比較を示し、ランダウ−リフシッツ−ギルバート（Landau-Lifshitz-Gilbert）の方程式にもとづく微小磁界（マイクロマグネティクス）計算を用いて計算したものである。熱安定性を見る代わりの方法は、ビットを書き込むのに必要なエネルギーに着目することである。非選択のビットについては、このエネルギーはＥ＝1/2Ｍsat×Ｈc×Ｖとして表わすことができる。なお、合成フェリ磁性体センス層５３の保持磁界（Ｈc）値は、単一層フィルムのＨc値よりも約35%高く、合成フェリ磁性体の磁気量は単一層の磁気量の３倍である。磁気量及びＨcの増加は、熱安定性係数を1.35×3＝4.05倍だけ増加させる。また、必要な保持磁界は、磁気ビット１１のセンス層５３への書込みに過度に高い電流を必要とするほど大きくはない。
【００３１】
図７に、Ｈexc＝０Oe及びＨexc＝200Oeの合成フェリ磁性体センス層の微小磁界（マイクロマグネティック）シミュレーションを示す。合成フェリ磁性体センス層５３内の層４７と５１との反強磁性交換結合を含めることの利点を示すために、Ｈexc＝０Oeの場合とＨexc＝200Oeの場合との比較を行う。図７の縦軸は、合成フェリ磁性体センス層の正規化した磁気モーメントを表わし、横軸は磁化容易軸の書込み磁界を表わす。この種のプロットはしばしば、ヒステリシスまたはＭ(Ｈ)曲線と称される。各Ｍ(Ｈ)ループ内には、注目すべき３つのＨ磁界値が明らかに見られる。磁界Ｈ02の所で生じるＭ(Ｈ)ループ内のジャンプは、層４７及び５１が両方同時に方向を反転させた際の結果であり、こうして、逆方向に留まる。磁界Ｈ01及びＨ03の所で生じるＭループ内のジャンプは、層４７及び５１の一方が他方の層とは無関係に方向を反転させた際の結果である。Ｈ01及びＨ03の所にジャンプが存在することは、センス層を強過ぎる書込み磁界で書き込んだ際に、Ｍ1及びＭ2が同方向に配向し得ることを暗に意味する。従って、合成フェリ磁性体センス層５３は所望の漂遊磁界Ｈibより大きい漂遊磁界を発生する。従って、Ｈ03より大きい磁界でビットを書き込むことは望ましくない。さらに、Ｈ01が０に近づくこともあり得ることであり、この場合には、合成フェリ磁性体センス層が不安定になり、いくつかの不所望な状態に磁化され得る。Ｈ01、Ｈ02、及びＨ03の値のすべてが、パラメータＭsat1、Ｍsat2、ｔ1、ｔ2、ｔs、Ｈc1、及びＨc2の値に厳密に依存する。なお、他のすべてのデバイス・パラメータも同様であり、反強磁性交換磁界を含めることは、磁界Ｈ01及びＨ03をより高い値に移動させることによって、磁界Ｈ01とＨ02との分離を増加させる。反強磁性交換磁界は、Ｈ01とＨ03との差も低減して、このことは、磁気的により安定なセンス層ができる効果を有する。従って、Ｈexcは合成センス層の最適化において、より大きな自由度をもたらす。条件Ｈ02＜Ｈ01に従えば、関係するすべて書込み磁界について、Ｍ1とＭ2の逆平行の配向を生じさせるＨexcの最小値が存在する。前記条件を解析的に解くことは困難であるが、この条件は、|Ｈexc|が約((1/2)×[Ｈc1−Ｈc2＋Ｈd21−
Ｈd12])より大きいこととして近似することができる、というのは、Ｈexcは不安定な合成フェリ磁性体センス層の設計を安定化するために使用できるからであり、Ｍsat1、Ｍsat2、ｔ1、及びｔ2の選定をより広範に行うことができ、熱安定性を改善すると共に漂遊磁界Ｈibを低減したセンス層を構成する能力をもたらす。
【００３２】
交換結合の最低条件を満たしているものとすれば、合成フェリ磁性体センス層５３の磁気特性は、広範囲のＨexc値にわたって安定する。図８を用いて、Ｈexcが変化する影響を示す。図８は、272nm×180nmの楕円形の合成フェリ磁性体センス層についての書込み磁界Ｈswを、Ｈexc及び磁化困難軸のバイアス磁界Ｈy_selected（選択時のＨy）の関数として示したプロット図である。シミュレーションを行った積層は、ＮiＦe（8nm）／スペーサ／ＮiＦe（4nm）であり、そしてこの積層は、Ｈexc＝０Oeの点が、書込み磁界の全範囲にわたって、即ちＨsw＜Ｈ02について合成フェリ磁性体センス層として動作することを可能にすべく選定した。図８を参照すれば、書込みマージンは、Ｈsw_selected（選択時のＨsw）曲線とＨsw_unselected（非選択時のＨsw）曲線との間の縦軸方向の距離として定義することができる。書込みマージンは大きくすることが望ましい、というのは、このことは、ＭＲＡＭメモリー内のビット歩留まりを最大にすべく選定可能な磁界値でセンス層に書き込むことを可能にするからである。Ｈexc＜200Oeである際に書込みマージンに変化がないことは、図８より明らかである。Ｈexcが200Oe以上に増加すると共に、書込みマージンは徐々に減少する。Ｈexcのある高い値で書込みマージンが０になり、同じ列ライン内に位置するすべてのビットに書き込まなければ、センス層を書込み用に選択できなくなる。Ｈexcの上限は、パラメータＭsat1、Ｍsat2、ｔ1、ｔ2、Ｈc1、及びＨc2に強く依存し、デバイスの設計毎に定めるべきものである。Ｈexcは、スペーサ材料、スペーサの厚さ、Ｍsat1、Ｍsat2、ｔ1、及びｔ2の適正な選定によって設定することができる。
【００３３】
図９を参照して、本発明の実施例を製造する１つの可能なプロセス（処理過程）を示す。なお、積層内の層は逆にすることもでき、このことは、プロセスステップ、及び場合によっては方法に変更を生じさせる。いずれの場合にも、まず処理セグメント（プロセスステップ）１１３で、ピン層または基準層４３を堆積させる。ピン層４３は、反強磁性層と強磁性層との結合構造、合成フェリ磁性体、あるいは合成フェリ磁性体の積層に結合した反強磁性層とすることができる。ピン層４３の材料は既知の材料から選択することができ、これらはピン層４３の構成に用いられ、ＦeＭn、ＩrＭn、ＰtＭn、ＮiＭn、またはＮiＯを含む。単一層のピン層４３については、あるいは、反強磁性層と強磁性層との結合の場合には、ＩrＭnを反強磁性層に用いて、ＮiＦeを強磁性層に用いることができる。次に、処理セグメント１１５では、ピン層４３を、例えば、スパッタ・エッチングまたは他の技法によって、十分に平滑化して、層表面の不規則性によって生じた磁界結合（ニール結合）を低減する。処理セグメント１１７では、薄いトンネル障壁層４５を堆積させる。トンネル障壁は、アルミナ（Ａl2Ｏ3）を含む既知の材料から選択することができる。処理ステップ１１９では、第２強磁性層４７を、ＮiＦeのような強磁性材料から形成して、第２強磁性層４７とその後に堆積させる所望の第３強磁性層５１との間に十分な反強磁性交換結合及び漂遊磁界７１、７３の結合が存在するようにする。最後に、種々の層に適正な磁化方向を設定するために、材料の選定に応じて、積層全体を磁界の存在下でアニール加熱すべきである。
【００３４】
十分な反強磁性交換結合とは、第２強磁性層４７と（その後に形成する）所望の第３強磁性層５１との間に反強磁性交換結合が行われ、これにより、反強磁性交換結合が０より大きく、かつ特定値よりも小さくなるようにする反強磁性交換結合センス層５３の設計のことを称し、この特定値は、スペーサ層４９をはさんだ層４７と５１との反強磁性交換結合の特定点の後に、スイッチング磁界強度（Ｈsw）の大幅な増加を必要とする値よりも小さい。
【００３５】
図８に示すように、特定の合成フェリ磁性体の寸法及び材料が与えられれば、反強磁性交換結合（例えば-200Oe）の特定点の後に、書込み動作を実行するための必要上加える磁界（Ｈx）を増加させて、これにより、センス層５３の磁気モーメント７５、７７の配向の切り換え（スイッチング）を実行するために必要な電流を増加させなければならない。ある点では、Ｈexcが強過ぎる際に、磁化困難軸バイアス（磁化容易軸１９に対して90°）が、磁気メモリービット１１のセンス層５３に書き込む（即ち、センサ層５３の磁気モーメント７５、７７の配向を切り換える）ためには不十分になる。
【００３６】
次に、処理セグメント１２１では、第２強磁性層４７を平滑化して、ニール結合（境界面の不規則性によって生じる層４７と５１との間の磁気結合）を低減することができる。処理セグメント１２３では、反強磁性交換結合を可能にするスペーサ素子用の材料からスペーサ素子４９を形成し、これらの材料はＲu、Ｃr、またはＣuを含み、これにより、十分な反強磁性交換結合及び漂遊磁界結合が、スペーサ層４９をはさんだ第２強磁性層４７と所望の第３強磁性層５１との間に存在するようにする。処理セグメント１２５では、強磁性材料、例えばＮiＦeから第３強磁性層５１をスペーサ層４９上に形成して、これにより、十分な反強磁性交換結合及び漂遊磁界結合が、スペーサ層４９をはさんだ第２強磁性層４７と第３強磁性層５１との間に存在するようにする。ここでも重要なこととして、反強磁性交換結合の特性は、センサ層の設計、ビットのサイズ及び材料を含む磁気メモリービット１１の設計に依存し、従って、十分な反強磁性交換結合及びセンス層５３内での磁気モーメント切り換え点の分離の所望の効果を達成するために変化し得る。
【００３７】
図１０に、本発明の実施例により構成した磁気メモリービット１１から成るＭＲＡＭメモリーアレイ９を具え、ＭＲＡＭメモリーアレイ９をデータ交換のためにプロセッサ、例えば中央処理装置１５３と結合したプロセッサシステム１５１を示す。磁気メモリービット１１をプロセッサ１５３に電気的に結合して、メモリービット１１へのデータ書込み及びメモリービット１１からのデータ読出しを可能にする。磁気メモリービット１１は、メモリーコントローラ及びバスシステム（図示せず）を通してプロセッサ１５３に結合するか、あるいは、他のデータ転送アーキテクチャを通して他の構成要素に結合することができる。
【００３８】
以上では、本発明の特定実施例を参照した。これらの実施例は、当業者が本発明を実施できる程度に十分詳細に説明した。本発明の他の実施例を採用できること、及び本発明の範囲を逸脱することなしに電気的変更を行うことができることは明らかである。
【図面の簡単な説明】
【００３９】
【図１】ＭＲＡＭ磁気メモリーデバイス内の磁気メモリー素子のアレイの一部分の上面図である。
【図２ａ】図１の磁気メモリービットを簡略化して示す透視図である。
【図２ｂ】本発明の好適な実施例により構成した磁気メモリービットの上面図である。
【図３】本発明の好適な実施例により構成した磁気メモリー素子の断面図である。
【図４】本発明の好適な実施例により構成した磁気メモリー素子センス層の断面図であり、磁界及び磁気モーメントを付して示す。
【図５ａ】本発明の好適な実施例についての、漂遊磁界と合成フェリ磁性体上部層の厚さとの関係を示す図である。
【図５ｂ】本発明の好適な実施例により構成した磁気メモリー素子センス層の断面図である。
【図５ｃ】隣接する２つのビットを、一方のビットからの漂遊磁界が隣接するビットと相互作用する様子と共に示す図である
【図６】本発明の好適な実施例により構成した磁気メモリー素子についての磁気ヒステリシスループを、合成フェリ磁性体のないセンス層についてのヒステリシスループと比較して示す図である。
【図７】本発明の好適な実施例により構成した磁気メモリー素子センス層についての磁気ヒステリシスループを、反強磁性ＲＫＫＹ交換結合のない磁気メモリー素子センス層についてのヒステリシスループと比較して示す図である。
【図８】反強磁性ＲＫＫＹ交換結合を変化させた際の、本発明の好適な実施例により構成した合成センス層上での書込み動作を実行するために必要な磁界強度の比較図である。
【図９】本発明の好適な実施例による磁気メモリー素子を製造するための処理手順を示す図である。
【図１０】本発明の好適な実施例により構成したメモリー素子を有するＭＲＡＭメモリーデバイスを内蔵するプロセッサシステムを示す図である。
【図１】
2005522044.tif 000003
【図２ａ】
2005522044.tif 000004
【図２ｂ】
2005522044.tif 000005
【図３】
2005522044.tif 000006
【図４】
2005522044.tif 000007
【図５ａ】
2005522044.tif 000008
【図５ｂ】
2005522044.tif 000009
【図５ｃ】
2005522044.tif 000010
【図６】
2005522044.tif 000011
【図７】
2005522044.tif 000012
【図８】
2005522044.tif 000013
【図９】
2005522044.tif 000014
【図１０】
2005522044.tif 000015
【国際調査報告】
2005522044.tif 000016
2005522044.tif 000017