(57)【要約】タイミング信号の発生を制御するためのプログラム命令を含むように構成されたプログラム可能プログラム・メモリと、プログラム・メモリからのプログラム命令を処理するためのタイミング発生器制御装置と、出力タイミング信号制御装置とを含む、タイミング発生器である。出力タイミング信号制御装置はタイミング発生器制御装置に接続され、前記タイミング信号の出現を決定する制御データとタイミング信号仕様とを受け取る。タイミング発生器制御装置はメモリからのプログラム命令を復号するための復号器を含む。撮像装置は画像センサ、アナログ画像処理装置、アナログ／ディジタル（Ａ／Ｄ）変換器、およびタイミング発生器を含み、上記の説明によれば、タイミング信号を画像センサ、アナログ画像処理装置およびＡ／Ｄ変換器に提供する。
2005522954.tif 000002
【特許請求の範囲】
【請求項１】
撮像システム用のタイミング発生器であって：
タイミング信号の発生を制御するためのプログラム命令を含むように構成されたプログラム可能プログラム・メモリと、
プログラム・メモリからのプログラム命令を処理するためのタイミング発生器制御装置と、
少なくとも１つの制御信号と１つの出力タイミング信号仕様を受け取るためにタイミング発生器制御装置に接続され、この出力信号仕様は出力タイミング信号の出現を決定し、複数の出力信号を提供するように構成された、出力タイミング信号制御装置とを含み、
此処で、タイミング発生器制御装置が、メモリからのプログラム命令を復号するための復号器を含む、前記タイミング発生器。
【請求項２】
請求項１記載のタイミング発生器において、タイミング発生器制御装置が更にプログラム・メモリ内の少なくとも１つのプログラム命令への、少なくとも１つの戻りアドレスを格納するためのスタックを含み、このプログラム命令はサブルーチンが終了した際に実行されるべきプログラム命令である、前記タイミング発生器。
【請求項３】
請求項１または請求項２記載のタイミング発生器において、タイミング発生器制御装置が更にレジスタ・バンクを含み、此処でレジスタ・バンクは読み取り可能で、タイミング発生器の外部の少なくとも１つのシステムが書き込み可能である、前記タイミング発生器。
【請求項４】
請求項１から３のいずれかに記載のタイミング発生器において、タイミング発生器制御装置が更にレジスタ・バンクを含み、此処でレジスタ・バンクがタイミング発生器から読み取りおよび書き込みアクセス可能な１つのレジスタを含む、前記タイミング発生器。
【請求項５】
請求項１から４のいずれかに記載のタイミング発生器において、タイミング発生器制御装置が、タイミング発生器の動作にタイミングを掛けるためのクロック信号を受け取るための１つの入力信号線を含み、此処で前記クロック信号が画素タイミング信号と同期している、前記タイミング発生器。
【請求項６】
請求項１から５のいずれかに記載のタイミング発生器において、プログラム可能プログラム・メモリがタイミング発生器制御装置から読み取り専用としてアクセス可能であり、１キロバイト以下のサイズである、前記タイミング発生器。
【請求項７】
撮像装置であって：
画像センサと、
アナログ画像処理装置と、
アナログ／ディジタル（Ａ／Ｄ）変換器と、
タイミング信号を画像センサ、アナログ画像処理装置、およびＡ／Ｄ変換器に提供するタイミング発生器とを含み、
此処で、タイミング発生器が：
タイミング信号の発生を制御するためのプログラム命令を含むように構成されたプログラム可能プログラム・メモリと、
プログラム・メモリからのプログラム命令を処理するための、タイミング発生器制御装置と、
前記タイミング信号の出現を決定する制御データとタイミング信号仕様を受け取るように、タイミング発生器制御装置に接続され、複数の出力タイミング信号を提供するように構成された出力タイミング信号制御装置とを含み、
此処で、タイミング発生器制御装置がメモリからのプログラム命令を復号するための復号器を含む、前記撮像装置。
【請求項８】
請求項７記載の撮像装置において、タイミング発生器制御装置が更に、プログラム・メモリ内の少なくとも１つのプログラム命令への、少なくとも１つの戻りアドレスを格納するためのスタックを含み、このプログラム命令がサブルーチンが終了した際に実行されるべきプログラム命令である、前記撮像装置。
【請求項９】
請求項７または請求項８のいずれか１つに記載の撮像装置において、前記タイミング発生器制御装置が更にレジスタ・バンクを含み、此処でこのレジスタ・バンクが、タイミング発生器が読み取り可能で、タイミング発生器の外部の少なくとも１つのシステムから書き込み可能な１つのレジスタを含む、前記撮像装置。
【請求項１０】
請求項７から９のいずれか１つに記載の撮像装置において、前記タイミング発生器が更にレジスタ・バンクを含み、此処でレジスタ・バンクがタイミング発生器から読み取りおよび書き込みアクセス可能な１つのレジスタを含む、前記撮像装置。
【請求項１１】
請求項７から１０のいずれか１つに記載の撮像装置が更に、画像センサ用の高周波タイミング信号を発生するための画素クロック発生器を含み、此処でタイミング発生器のタイミングが画素クロックに同期したタイミング信号によって得られる、前記撮像装置。
【請求項１２】
請求項７から１１のいずれか１つに記載の撮像装置において、撮像装置が頻繁に更新される画像を発生するための撮像装置である、前記撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置並びに、撮像装置内でタイミング信号を発生するためのタイミング発生器に関する。
【背景技術】
【０００２】
電子式撮像の技術分野は急速に発展しており、電子式撮像用の構成部品およびシステムを製造する、多数の異なる製造者が存在する。
【０００３】
撮像システム、そして特に画像センサは動作させるために複雑なタイミング信号を必要とする。更に、この要求される信号は機能および体裁共に、システムが異なっていたり、また特定の構成部品の実現方法が異なると変化する。
【０００４】
タイミング信号は一般的にタイミング発生器によって発生される。しばしばタイミング発生器は複雑な状態機械として実現され、これらはタイミング信号を、構成部品の特定の組み合わせとして実現されている特定の撮像システムに供給するように設計されている。従って新たな撮像システムが作られる度に、また既存の画像システム内の構成部品が前記構成部品の別の物と交換される度に、新たなタイミング発生器が作られなければならない。信号が追加されたり変更される度に新たなタイミング発生器を設計し製造することは、時間の無駄でありまた高価なものとなる。
【０００５】
先に述べた問題をいくらかでも解決するために、プログラム可能タイミング発生器が開発されてきている。
【０００６】
国際特許出願  ＷＯ  ０１／１５４３６  Ａ１  には、単一のスタティック・ランダムアクセスメモリ（ＳＲＡＭ）内に格納された波形制御ワードに基づいて、波形を生成するタイミング発生器が記述されている。加えて、このタイミング発生器は、低レベル波形を発生するためのライン制御ユニット、フレーム制御ユニットおよびアービトレータを含む。アービトレータは波形制御ワードの、ライン制御ユニットおよびフレーム制御ユニットへの分配を制御する。アービトレータの制御はライン制御ユニット並びにフレーム制御ユニットそれぞれから提供される信号に基づいている。前記信号はフレーム制御ユニットからのフレーム・サイクル終了に関する信号、およびライン制御ユニットからのサイクル終了または次のライン型式受領に関する信号である。基本的に、システムは波形制御ワードに基づいて信号を発生し、この波形ワード信号は各タイミング信号のレベル、およびサイクルの数を示す値を含み、このワードはタイミング信号のレベルを定義する。示されたサイクル数が処理されると、後続アドレス内の波形制御ワードが制御ユニットへ送られ、タイミング信号を定義する。
【０００７】
上記のタイミング発生器は従来技術による状態機械よりも柔軟性がある。しかしながら、状況によっては前記タイミング発生器は多量のメモリを必要とし、また波形制御ワードを設定するために更に多くの努力を必要とする。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の一つの目的は、タイミング信号を発生するための改善されたシステムを提供することである。
【課題を解決するための手段】
【０００９】
この目的は、特許請求項第１項記載のタイミング発生器によって、また特許請求項第７項記載の撮像装置によって実現される。本発明の好適な実施例が従属の特許請求項に開示されている。
【００１０】
特に、本発明の一つの特徴に基づく撮像システム用タイミング発生器は：
タイミング信号の発生を制御するためのプログラム命令を含むように構成された、プログラム可能プログラム・メモリと；
プログラム・メモリからのプログラム命令を処理するためのタイミング発生器制御装置と；
少なくとも１つの制御信号と１つの出力タイミング信号仕様を受け取るためにタイミング発生器制御装置に接続され、この出力信号仕様は出力タイミング信号の出現を決定し、複数の出力信号を提供するように構成された、出力タイミング信号制御装置とを含み、；
此処で、タイミング発生器制御装置が、メモリからのプログラム命令を復号するための復号器とを含む。
【００１１】
プログラム可能プログラム・メモリがプログラム命令、プログラム命令の復号器と、タイミング発生器制御装置から供給される少なくとも１つの制御信号とタイミング信号仕様とに応答する、出力信号制御装置とを含むように構成することにより、タイミング発生器は柔軟性に富み、プログラムが容易となる。１つの実施例において、復号器はプログラム命令を解釈し、少なくとも現在実行されているプログラム命令の影響を受けているタイミング発生器内の装置に対して、制御信号を与えることが可能である。１つの実施例によれば、複数のプログラム命令を複雑な制御命令として定義することが可能であり、これは多くの場合プログラミングを容易にする。更に、例えば命令コードをニーモニック（mnemonics）に割り当て、ソフトウェア・ツールが、前記ニーモニックを用いて書かれたプログラムを含むテキスト・ファイルを、データ・ファイル内に格納されるバイナリ・プログラム命令ワードに変換するように構成することが可能である。これによって、プログラミングをマイクロプロセッサのアセンブリ言語に類似の言語で実施することが可能である。続いてデータ・ファイルを撮像システムにダウンロードして、タイミング発生器内で使用する。
【００１２】
１つの実施例によれば、タイミング発生器制御装置はプログラム・メモリ内の少なくとも１つのプログラム命令への少なくとも１つの戻りアドレスを格納するための１つのスタックを含み、このプログラム命令はサブルーチンの終わりに到達した際に実行されるべきプログラム命令である。
【００１３】
サブルーチン・ジャンプの使用を可能とすることにより、プログラム・メモリ内のプログラムは、頻繁に使用される処理手順または関数の唯１つのコピーのみを含む必要がある。サブルーチン・ジャンプ用のプログラム命令はプログラムの実行シーケンス内の任意の場所に、必要な回数だけ挿入することが可能である。この結果メモリを節約出来るが、それは頻繁に用いられる処理手順または関数を一度だけプログラム・メモリ内に格納すれば良いからであり、タイミング発生器のプログラミングが、特に複雑なタイミング信号セットに対してより簡単になり、それはプログラミングする人間がそのサブルーチンのプログラム命令を、対応する機能をそれが実行されるべきプログラム内の全ての場所に繰り返す代わりに、一度だけ書けば良いからである。
【００１４】
１つの実施例によれば、タイミング発生器制御装置は１つのレジスタ・バンクを含み、此処でそのレジスタ・バンクは、タイミング発生器が読み取ることが可能で、タイミング発生器の少なくとも１つの外部システムが書き込むことの可能なレジスタを含む。
【００１５】
上記レジスタを実現することにより、タイミング発生器から送られるタイミング信号の振る舞いを、実行中の１つの処理手順の中でその処理手順を中断することなく、動的に変更することが可能である。これはそのレジスタがタイミング発生器の外部システムから書き込むことが可能で、またそのレジスタがタイミング発生器内部で読み取ることが可能だからである。プログラム命令の中でレジスタを参照することにより、その命令はレジスタ内の値が変更される度毎に、ダイナミックに変更される。この機能は、例えば１つの画像シーケンスを獲得する間に、いくつかのパラメータが変更されなければならない、頻繁に更新される画像を配信するシステムでは有効であろう。その様なパラメータのいくつかの例として、表示時間、毎秒送信されるべき画像数、１画像内の行数などが挙げられる。
【００１６】
１つの実施例によれば、タイミング発生器制御装置は更に１つのレジスタ・バンクを含み、此処でそのレジスタ・バンクはタイミング発生器から読み取りおよび書き込みアクセス可能な１つのレジスタを含む。
【００１７】
その様な１つのレジスタを含むことの利点は、変数、予め定められたサイクル数を有するループなどを、それらの変数のデータを格納するためにタイミング発生器制御装置からプログラム・メモリにアクセスすることなく、使用することを可能とする点である。前記ループや変数の様な機能を具備することにより、システムはそのシステムの物理的サイズを巨大化させるような影響を与えることなく、更に柔軟なものとなる。
【００１８】
更に、１つの実施例において、タイミング発生器はタイミング発生器の動作タイミング用クロック信号を受け取るための１つの入力信号線を含み、此処で前記クロック信号は画素タイミング信号と同期している。タイミング発生器のタイミングを、画素タイミング信号と同期したタイミング信号により取ることによって、タイミング発生器のプログラムが容易となる。これは画素クロック信号サイクルを含む画素タイミング信号が、撮像システム内で最も基本的な信号であり、ほとんどの処理がそれに依存する信号の場合である。従って、この実施例に基づくタイミング発生器のプログラマは、タイミング発生器を複数の画素クロック信号サイクル、すなわちタイミング発生器のタイミングを取るタイミング信号のサイクルの個数を考慮してプログラムすることが可能である。
【００１９】
タイミング発生器を小型で安価なものとするために、本発明の好適な実施例に基づくプログラム可能プログラム・メモリは読み取り専用としてタイミング発生器制御装置からアクセス可能として製造され、１キロ・バイト以下のサイズとして製造される。タイミング発生器制御装置から読み取り専用としてアクセス可能プログラム・メモリの制約の結果、メモリに書き込まれたデータを把握する装置が不要であり、またメモリ・サイズもプログラム用の空きのみを有するもので有れば良いことになる。しかしながら、アプリケーションによっては、タイミング発生器のプログラム・メモリに書き込み可能な方が有用なものもある。更に、メモリはタイミング発生器の一部で多くのスペースを必要とするものであり、メモリのサイズを１キロバイトに制限することにより、タイミング発生器は小さくなる。メモリのサイズが小さくなっても、上記の機能が有るので複雑なタイミング信号を実現することが可能である。
【００２０】
本発明の別の特徴によれば、画像センサ、アナログ式画像処理装置、アナログ／ディジタル（Ａ／Ｄ）変換器、および画像センサ、アナログ式画像処理装置およびＡ／Ｄ変換器にタイミング信号を提供するタイミング発生器とを含む撮像装置が具備されており、此処でタイミング発生器は上記実施例のいずれか一つに対応するものである。
【００２１】
１つの実施例によれば、少なくともプログラム可能プログラム・メモリ、復号器、出力信号線制御装置、およびタイミング発生器のスタックが、１つの単一集積回路の中に構成されている。この結果撮像装置、特にタイミング発生器が安価なものとなる。更にその様な画像システムの製造が容易になるが、それは複数の回路ではなく数個の回路を装着する方が簡単だからである。
【００２２】
本発明の更なる適用範囲は、以下の詳細な説明から明らかとなろう。しかしながら、詳細な説明および特定例は、本発明の好適な実施例を示してはいるが、例示を目的としてのみ示されているものであり、従って本発明の精神および範囲内の種々の変更および修正は、当業者にはこの詳細な説明から明らかであろう。
【００２３】
本発明のその他の機能および特長は、現在の好適な実施例の以下の詳細な説明を、添付図を参照することにより明らかとなろう。
【実施例】
【００２４】
図１には撮像システムの一部が示されている。この様な撮像システムは典型的に、ビデオ・カメラ、監視カメラ、スチール・カメラ、ネットワーク・カメラ、ウェブ・カメラ等の中に実現されている。撮像システムは好適に、画像センサ２、アナログ画像プロセッサ４、アナログ／ディジタル変換器（Ａ／Ｄ変換器）６、デジタル信号処理装置（ＤＳＰ）８、マイクロプロセッサ１０、およびタイミング発生器システム１２を含む。
【００２５】
画像システムは、画像を定義する反射光を介して１つの画像を捕捉する。反射光は好適にレンズ・システム、図示せず、で捕捉されて画像センサ２上に導かれ、これは電荷結合素子（ＣＣＤ）またはＣＭＯＳ型画像センサである。画像センサ２はタイミング発生器システム１２から提供される、複数のタイミング信号１４により制御される。その様なタイミング信号１４に対して要求される時間に対する信号機能は、画像センサが異なると大いに変化するであろうし、タイミング信号１４で制御される動作さえも画像センサが異なると変化するであろう。
【００２６】
画像センサ２で捕捉された画像はアナログの電気信号で表現され、画像センサ２が十分な時間露光されるとアナログ画像プロセッサ４に送られる。この様なアナログ画像プロセッサ４の機能は、当業者には良く知られているものである。アナログ画像プロセッサ４はまた、適切に動作するためのタイミング信号１６を必要とする。これらのタイミング信号１６はまた、タイミング発生器システム１２から与えられる。アナログ画像プロセッサ４を制御するタイミング信号１６もまた、システム内で使用されるアナログ画像プロセッサ４に応じて変更される。
【００２７】
アナログ画像プロセッサ４が画像のアナログ表現を処理すると、その画像はＡ／Ｄ変換器６によってデジタル情報に変換される。ほとんどの撮像システムではＡ／Ｄ変換器６もまた、少なくとも１つのタイミング信号１８によってタイミングが与えられる必要がある。本発明の１つの実施例ではその様なタイミングはタイミング発生器システム１２により実施される。
【００２８】
捕捉された画像のデジタル表現は次にデジタル信号処理装置（ＤＳＰ）８内で処理され、これもまたタイミング発生器システム１２で発生されたタイミング信号２０を必要とする。しかしながら、これは多くの場合撮像システムの設計に依存する。
【００２９】
処理されたデジタル画像は続いて、システム２２に送られその撮像システムの全体的な目的に基づいてデジタル画像が処理される。例えば、前記処理はコード化基準、例えばＪＰＥＧ，ＭＰＥＧ，ＰＡＬに基づいてのコード化、外部または内部メモリに格納するための画像そして／またはビデオ・ファイルの生成、またはネットワーク、例えば電話ネットワーク、コンピュータ・ネットワーク、テレビ信号用ネットワーク、監視ネットワークを経由して伝送するための画像データの構成を含む。
【００３０】
１つの実施例によれば、撮像システムは撮像システムの全体性能を制御するように構成された、マイクロプロセッサ１０を含む。１つの実施例によれば、マイクロプロセッサはまた画像を捕捉させるためにタイミング発生器システム１２にパラメータを与えることが可能である。
【００３１】
タイミング発生器システム１２は撮像システムから要求されるタイミング信号を発生するように構成されている。１つの実施例によればタイミング発生器システム１２は、プログラム可能タイミング発生器システム１２であって、そこではタイミング信号の時間に対する関数が容易にプログラムされて変更出来る。特定の実施例によれば、タイミング信号は画像シーケンスの捕捉中に容易にダイナミックに変更される。
【００３２】
タイミング発生器システムの１つの実施例が図２に示されている。この実施例によればタイミング発生器システムは、現在取り扱い中の画像センサ内の画素の座標を把握するための水平および垂直位置カウンタ（Ｈ／Ｖカウンタ）２０４、高周波タイミング信号を提供するための画素クロック発生器２０６、プログラム可能プログラム・メモリ２２０、タイミング発生器制御装置２２２、および出力タイミング信号制御装置２３６を含む。１つの実施例によれば、タイミング発生器システムは１つの集積回路（ＩＣ）内で実現される。しかしながら、タイミング発生器システムのいくつかの部品はその様なＩＣとは別に実装しても構わない。
【００３３】
１つの実施例によれば、画素クロック発生器２０６は高周波クロック信号を水晶から受け取り、この高周波クロック信号から撮像システムの高周波タイミング信号を生成し、例えばこれはタイミング発生器２０２に、タイミング発生器２０２内での処理のタイミングで使用するための画素クロック周波数のタイミング信号２０８を提供し、またこれは撮像システムの画像センサに画素クロック周波数のタイミング信号を提供する。
【００３４】
従って、画素クロック発生器２０６は画素クロック・サイクルを有するタイミング信号を、タイミング発生器２０２および画像センサ以外の装置に与える。例えば、画素クロック発生器２０６は画素クロック周波数の出力信号を画像センサに、水平ＣＣＤドライブまたは対応する信号としてタイミング発生器２０２に、サンプル・ホールド・パルスをアナログ画像プロセッサに、クロック信号をＡ／Ｄ変換器に提供する。
【００３５】
画素クロック発生器２０６は、ほとんどの基本タイミング信号を生成し、これはその他のより高度なタイミング信号の基本となるものである。タイミング発生器の処理サイクルの基本を画素クロック信号サイクルに置くことにより、出力タイミング信号を画素クロック信号サイクルまたはプログラムの実行サイクルのいずれかの関数としてプログラムすることが容易になる。
【００３６】
上記に加えて、画素クロック発生器２０６はタイミング信号を出力タイミング信号制御装置２３６から受け取る。この信号は画素クロック発生器２０６からのいくつかのタイミング信号の出力を制御するように構成されている。例えば、制御信号はゲート信号として働き、従って制御された信号がそれらの宛先に届くのを停止したり、または制御された信号がそれらの宛先に到達するようにしている。
【００３７】
Ｈ／Ｖ変換器２０４は現在取り扱われている画素のｘおよびｙ座標を把握するために、クロック・サイクルを計数するように構成されたカウンタ群であり、この情報をタイミング発生器２０２に提供する。これを管理するためにＨ／Ｖ変換器２０４は少なくとも１つのタイミング信号を画素クロックから受け取り、そのタイミング信号は各画素の処理タイミングを取る信号、すなわち画素クロックに対応する。更に、Ｈ／Ｖ変換器２０４は複数のレジスタを使用し、これらの中にマイクロプロセッサは画像の一行として解釈されるべき画素の数を表す値、および１つの画像フレームの行数を表す値を格納する。これらのレジスタの情報および画素クロック発生器２０６から受け取られたタイミング信号は、次に撮像システムで現在取り扱われているｘ座標およびｙ座標を把握するためのカウンタを作るために使用される。例えば、ｘ座標カウンタは画素クロック発生器２０６からのタイミング・サイクル毎に計数し、一行の画素数を表す、格納値に対応する画素数を計数した際にリセットされる。このリセット信号はまたｙ座標カウンタにトリガを掛け、このｙ座標は１つの画像フレーム内の行数を表す、格納値に対応する行数が計数された際にリセットされる。カウンタはまた、ｙ座標を上記のようにｘ座標を計数する方法で計数し、またｘ座標を上記のようにｙ座標を計数する方法で計数するように実施することも出来る。この場合１行内の画素数を表す値は、代わりに１列内の画素数を表す。
【００３８】
１つの実施例において、Ｈ／Ｖ変換器２０４は、空白期間、すなわち画像センサから画素データが出力されない期間であっても、全てのクロック・サイクルを計数する。
【００３９】
プログラム可能プログラム・メモリ２２０はタイミング発生器とその出力信号を制御するプログラム命令を格納するように構成されている。プログラム可能プログラム・メモリ２２０は外部機器、例えば撮像装置に接続された外部コンピュータまたは撮像装置内のマイクロプロセッサからプログラム可能である。１つの実施例において、マイクロプロセッサは撮像システムの初期化中にプログラム・メモリにプログラムを供給する。プログラムは、ユーザが選択した画像フォーマットまたはそれと類似のものについてマイクロプロセッサからも供給されてもよい。そのような場合、異なる撮像機能または撮像フォーマット用の異なるプログラムを、マイクロプロセッサのメモリ内に格納することが可能であり、そのプログラムは機能またはフォーマットの変更が実施された際に、プログラム・メモリ２２０にダウンロードされる。しかしながら、タイミング発生器システム１２は複雑なタイミング発生シーケンスのプログラムを可能とし、タイミング発生器システム１２の機能を変更するためにレジスタ値の変更可能性を用いるだけで十分な場合もある。メモリ内のプログラム命令ワード長は、必要なプログラム命令を定義可能とするサイズであり、プログラム命令に接続されたデータの可能な仕様に対するスペースを提供する。例えば、プログラム命令ワード長は８−６４ビットである。しかしながら１つの実施例では、プログラム命令ワードは１６ビットにセットされている。
【００４０】
タイミング発生器制御装置２２２はプログラム可能プログラム・メモリ２２０からのプログラム命令を読み取り、解釈し、そして実行するように構成されている。１つの実施例では、タイミング発生器制御装置２２２はプログラム・メモリ２２０の読み取りのみを許されている、すなわちタイミング発生器制御装置２２２はプログラム・メモリ２２０への書き込みは許されていない。タイミング発生器制御装置２２２はその仕事を実行するためのロジックおよび処理手段を含む、例えばタイミング発生器制御装置はプログラム命令を解釈するための復号器２２４、次に実行するプログラム命令のメモリ・アドレスを決定するためのプログラム・カウンタ２２６、サブルーチン・ジャンプの戻りアドレスを保持するためのスタック２２８、タイミング発生器制御装置内で使用されるデータを格納するためのレジスタ・バンク２３０、データを比較し条件付き動作を開始するための比較制御装置２３２、待機プログラム命令の処理を制御するための待機制御装置２３４等を含む。
【００４１】
出力タイミング信号制御装置２３６はプログラム命令からの信号仕様に基づいて、タイミング信号を生成するように構成されている。信号仕様およびその他の制御パラメータは出力タイミング信号制御装置２３６に、タイミング発生器制御装置２２２経由で供給される。出力タイミング信号制御装置２３６は複数の出力タイミング信号、例えば垂直クロック、空白信号、クリップ・パルスを供給するように構成されている。出力タイミング信号制御装置の１つの実施例が以下に示されている。
【００４２】
図３には、タイミング発生器制御装置の１つの実施例の構成図が示されている。タイミング発生器制御装置はプログラム命令を解釈し、必要なデータそして／または制御信号通知を現在実行中のプログラム命令の影響を受ける装置／処理プロセスに与えるための復号器３０２と、プログラム命令の制御を、例えば各処理サイクル中に復号器に送られるべき前記プログラム命令のメモリ・アドレスで行うためのプログラム・カウンタ３０４と、サブルーチン・ジャンプの戻りアドレスを格納するためのスタック３０６、すなわちこれはサブルーチン・ジャンプが終了した際に実行されるべきプログラム命令のアドレスを格納する、とタイミング発生器制御装置で使用されるデータを一時的に格納し、特定の読み取り専用変数または定数を格納するためのレジスタ・バンク３０８と、少なくとも指定された回数の処理サイクルの間、出力タイミング信号が変化しないかそして／または別のプログラム命令が実行されないことを伝える、実行プログラム命令に対する待機制御装置３１２と、例えば条件付き動作、例えばあるプログラム言語内の「ＩＦ」動作、そして／またはループ動作、例えばあるプログラム言語の「Ｆｏｒ．．．ｎｅｘｔ」動作に対応する条件付き動作の実行を容易にするために具備されている、比較制御装置３１４を含む。
【００４３】
例えば、復号器３０２の動作はタイミング発生器の通りである。復号器３０２はプログラム命令ワードをプログラム・カウンタ３０４で示されたプログラム・メモリ３１６内のアドレスから受け取り、これはタイミング発生器制御装置の一部ではなく、従って点線で示されている。復号器３０２はプログラム命令ワードを解釈し、復号されたプログラム命令の実行中に含まれるかまたは可能化される装置／複数の装置に直接向けられる１つまたは複数の制御信号を生成する。制御信号を伝送する経路、すなわち復号された命令の経路が図の中に一点鎖線および点線で表されている。この経路は復号器から制御信号を受け取る各装置に対する１本の信号線を含む。１つの実施例において、プログラム命令の解釈は復号器を、異なるプログラム命令を各プログラム命令のビット・パターンから認識して識別し、識別されたプログラム命令に対応する制御信号／複数の信号を生成するように作ることで実現される。
【００４４】
更に復号器３０２は、命令を処理または取り扱う１つの装置または複数の装置への命令の中に組み込まれているデータを提供する。図の中ではその様なデータの経路が一点鎖線で表されている。データはプログラム命令ワードから抽出され、復号器３０２によって送られるかまたはプログラム命令ワードの残りと一緒に送られる、すなわち復号器では抽出されず、復号器からまたはプログラム・メモリ３１６から直接送られる。後者の場合、データの抽出はそれぞれの装置で実施され、プログラム命令の設計が許す場合、この抽出は可能な限り単純に、予め定められた複数のビットを装置に通過させ残りは無視するようにして行われる。この手法は特定装置で読み取られるデータが常にプログラム命令ワードの同一場所に格納されている場合、良好に動作する。１つの実施例において、プログラム命令ワードはデータとして、プログラム命令からデータを得ることを必要とする少なくとも１つの命令に基づいて、現在実行中の命令が特定の装置に関係するか否かとは無関係に、全ての装置に供給される。その様な実施例において、可能化信号が使用されて、そのプログラム命令およびそのデータで影響される装置が供給されたデータを取り扱えるようにする。
【００４５】
１つの実施例において、復号器３０２は出力信号制御装置３１８に、少なくとも１つの制御信号とデータを、出力信号仕様の形式でプログラム命令から供給する。
【００４６】
１つの実施例において、復号器は制御信号３２０を比較制御装置から受け取り、これは復号器が次のプログラム命令を取り扱わないように指示する。例えば、この信号は１実行サイクルの間、プログラム・メモリからのプログラム命令経路をブロックする。その様な設計は単純な「ＩＦ」動作を実現するために使用される。
【００４７】
例えば、プログラム・カウンタ３０４の動作は下記の通りである。プログラム・カウンタ３０４は現在実行中のプログラム命令のアドレスを把握し、タイミング発生器制御装置の別の装置から他の何も指令されない場合、次の実行サイクル中に実行されるべきプログラム命令のアドレスを、次のプログラム命令へのジャンプに対応する値を現在実行中のプログラム命令に単純に加算することにより提供する。
【００４８】
更に、プログラム・カウンタ３０４はスタック３０６に接続されており、これはプログラムの実行を現在実行中のサブルーチンから戻すためのプログラム命令が実行された際に、戻り先アドレスを受け取るためである。プログラム・カウンタ３０４はまたスタック３０６に接続されており、これはスタックにサブルーチンの終了時に使用される戻りアドレスを提供するためである。後者の場合、プログラムの通常実行中に実行されるべき次のプログラム命令がスタックに提供される、以下を参照されたい。サブルーチン・プログラムへのジャンプ命令が参照するプログラム命令のアドレスがプログラム・カウンタ３０４へ提供され、これはプログラム・メモリ３１６にプログラム・カウンタ３０４経由で、実行されるべき次のプログラム命令のアドレスとして送られる。サブルーチン・プログラムへのジャンプ命令が参照するプログラム命令へのアドレスは、例えばサブルーチン・プログラムへのジャンプ命令のデータの中に含まれている。
【００４９】
更に、プログラム・カウンタ３０４は以下に示すように、待機制御装置３１２に接続されている。
【００５０】
例えば、スタック３０６の動作は下記の通りである。このスタックは後入れ先出し（ＬＩＦＯ）レジスタとして実現されている。サブルーチン・プログラムへのジャンプ命令が実行されると、復号器３０２は１つの信号をスタック３０６へ送り、プログラム・カウンタ３０４から提供されるアドレスをスタック３０６の先頭へ押し出すように促す。このアドレスは次のプログラム命令のアドレス、すなわちプログラム・メモリ３１６内でサブルーチン・プログラムへのジャンプ命令に続くプログラム命令のアドレスに相当する。サブルーチン・プログラムの終わりが実行されると、復号器は１つの信号をスタック３０６へ送り、そのスタックにプッシュされた最新のアドレス、すなわちスタック内の最先頭のアドレスをポップするように促す。このアドレスは続いてプログラム・カウンタ３０４へ提供され、プログラム・カウンタ３０４内で上記のように処理される。
【００５１】
例えば、レジスタ・バンク３０８は特別なレジスタを含み、これはタイミング発生器が読み取り可能で、マイクロ・プロセッサが書き込み可能なものである。このレジスタはマイクロプロセッサそして／またはシステムの使用者がタイミング発生器、そして従ってタイミング装置の振る舞いをダイナミックに変更することを可能とする。例えば、画像センサの露出時間を動作中に調整することが可能であるが、これはプログラム命令が画像センサの露出時間を制御するタイミング信号に、そのような１つのレジスタの値に依存して影響を与えるようにすることで行われる。更に、これらのレジスタの１つは１つの画像フレーム内の行数を与えるように使用される。１つの実施例において、タイミング発生器は前記レジスタの読み取りのみを許されている。
【００５２】
加えて、レジスタ・バンク３０８はタイミング発生器制御装置から読み取りおよび書き込み可能なレジスタを含むことも可能である。その様なレジスタは、ループ条件、例えばその様な動作が残しているループ数、の暫定的格納値である変数を格納するために使用される。
【００５３】
更に、加えてレジスタ・バンク３０８は、タイミング発生器制御装置に関する２つの読み取り専用レジスタを含むことも可能であり、これはそれぞれＨ−カウンタおよびＶ−カウンタ、すなわち図２のＨ／Ｖ位置カウンタに関連して説明した、それぞれｘ座標およびｙ座標を含む。
【００５４】
レジスタ・バンク３０８は、レジスタのデータがレジスタ・バンク３０８から出力されるべき事を示す、復号された命令信号に応答する。更に、レジスタ・バンク３０８は、データがレジスタに書き込まれることを示す、復号された命令信号に応答する。その様な命令がレジスタ・バンクで検出されると、データ経路上のデータはそこにデータが書き込まれるべきアドレスおよびそこからデータが読み取られるべきアドレスに、それぞれ対応する。更に、読み取り命令中、データ経路上のデータはそのレジスタからそのデータが送られる場所に関するデータを含む。例えば、そのデータは比較制御装置へ伝送されるかまたはそのデータの値が１だけ減じられて、同一レジスタ内に再書き込みされる。１つの実施例によればレジスタ・バンクは、２つの異なるレジスタが同一実行サイクル中に読みとれるように構成されている。
【００５５】
例えば、待機制御装置３１２はプログラム・カウンタ３０４に制御信号を与えるカウンタである。この待機制御装置３１２は復号器３０２からの復号されたプログラム命令信号によって活性化される。待機制御装置が復号されたプログラム命令信号を受け取る時に、データ経路はタイミング発生器がプログラム命令を実行しないように指示されている実行サイクル数に対応するデータを含み、カウンタはこのデータの値にセットされ、プログラム・カウンタ３０４へ供給された制御信号はプログラム・カウンタ３０４を停止するように変更される。次に待機制御装置３１２のカウンタの値が実行サイクル毎に減じられ、待機制御装置３１２のカウンタが予め定められた値、例えばゼロに到達した際に、制御信号が再び変更されプログラム・カウンタ３０４が再び可能化されプログラム命令の実行が再開される。
【００５６】
例えば、比較制御装置３１４は２つのソース・オペランドを比較し、その比較が「眞」または「偽」のいずれかを示す結果信号を生成するように構成されている。この結果信号は、プログラム命令ワードのデータ・フィールド内で指定されたアドレスへの条件付きジャンプを開始させるために、プログラム・カウンタ３０４へ送られるか、または復号器３０２へ、次の命令の影響を禁止するために送られる。例えば比較されるソース・オペランドは、レジスタ・バンク３０８からのレジスタ値、または現在実行中のプログラム命令のデータ・フィールドである。１つの実施例において、実行される比較の型式は、「等しい」、「より大きい」または「より小さい」である。
【００５７】
１つの実施例によれば、タイミング発生器制御装置は割込信号をマイクロプロセッサへ生成するように構成されている。割込信号は、例えば画像登録開始時、または画像センサから画像のリトリーブが完了する終了時に送られる。
【００５８】
図４には、出力信号制御装置の１つの実施例が示されている。出力信号制御装置は２つの選択器、マスク選択器４０６および信号選択器４０８、フリップ・フロップ４１０そしてＸＯＲゲート４１２を含む。選択器４０６−４０８はマルチプレクサである。実施例では複数の出力信号が並列処理されており、例えば図の中で実線で描かれている信号経路は、複数の出力信号の表現を含む。従って、選択器４０６および４０８、フリップ・フロップ４１０およびＸＯＲゲートは複数の出力信号を並列処理するように構成されている。並列信号線を可視化するために、出力信号制御装置の出力は複数の信号線として描かれている。
【００５９】
復号された命令用の経路４０２および命令内に埋め込まれているデータを提供するデータ経路４０４は、図３内の制御信号と命令ワード内に埋め込まれているデータをそれぞれ、復号器から出力信号制御装置へ伝送する経路に対応する。
【００６０】
出力信号制御装置の出力信号は、出力制御装置に対して各信号のレベルを表す新たなビットパターンをロードしたり、または少なくとも１つの信号のレベルを変更するために使用されるマスクを、ＸＯＲゲート４１２によって指令するプログラム命令が存在しない限り、一定である。その様な命令が実行されない場合、信号線４１４の出力信号は変更されずにフリップ・フロップ４１０の入力へ戻され、続いてそれらは出力信号制御装置にタイミングを掛けるタイミング信号に応答して通過される。前記タイミング信号はタイミング発生器制御装置の時刻を決めるように構成されている。従って、出力信号はプログラム命令が変更を起こすような指示をしない場合、一定に保たれる。
【００６１】
信号選択器４０８は、各々複数の信号を含む２つの信号経路の１つを、フリップ・フロップの入力へ通過させるように構成されている。現在実行中のプログラム命令が出力信号を置き換えるための命令を含まない場合、信号選択器４０８はＸＯＲゲート４１２から供給される信号を通過させるように設定され、現在実行中のプログラム命令が出力信号を置き換えるための命令を含む場合、信号選択器４０８はビット・パターン、すなわちプログラム命令から供給される信号仕様、を通過させるように設定される、どの入力パターンを通過させるかの選択は、復号器から制御信号経路４０２を経由して送られる制御信号によって制御される。プログラム命令から供給されるビット・パターンは、命令内に埋め込まれているデータを供給するデータ経路４０４を経由して与えられる。
【００６２】
マスク選択器４０６は、現在実行中のプログラム命令が少なくとも１つの出力信号を変更する命令を含まない場合、ゼロから成るビット・パターンをＸＯＲゲート４１２を通過させるように構成されており、マスク選択器を通される並列ゼロの個数は、出力信号の個数に対応する。しかしながら、復号器が少なくとも１つの出力信号を変更させるための命令を含むプログラム命令を受け取ると、マスク選択器４０６はプログラム命令ワードのデータ・ビット・パターンをＸＯＲゲートに通過させるように設定される。どの入力パターンを通過させるかの選択は、復号器から制御信号経路４０２で送られた制御信号によって制御される。プログラム命令から与えられるプログラム命令は、命令中に埋め込まれたデータを供給するためのデータ経路４０４経由で供給される。
【００６３】
次にＸＯＲゲート４１２は出力信号発生器からの出力信号４１４と、マスク選択器４０６からの出力信号４１８のＸＯＲ演算に対応する信号を出力する。例えば、マスク選択器４０６からの出力信号が"11001110110001"と並列で、出力信号発生器からの出力信号４１４が"11111111111110"の場合、ＸＯＲゲートからの出力信号は"00110001001111"となる。この機能は、例えば、他の線上の現在の出力信号が未知の場合に、出力信号の１つまたはいくつかが変更された場合に使用される。
【００６４】
１つの実施例によれば、プログラム・メモリは１６ビット長を有するプログラム命令ワードを格納するように構成されている。考えられるプログラム命令および、各々の命令に対する考えられる対応するビット・パターンが以下の表１に示されており、表１のそれぞれの考えられるプログラム命令の機能が表２に示されている。
【００６５】
【表１】
2005522954.tif 000003
【００６６】
表１および表２のプログラム命令は１つの実施例に対して設計されたものであって、此処ではレジスタ・バンクは８ｘ１２ビット・レジスタ・バンクである。前記レジスタ・バンクのレジスタは下記の通りである：レジスタ０−３は上記の読み取り／書き込みレジスタに対応する、レジスタ４はＨカウンタの値を含む、読み取り専用レジスタに対応する、レジスタ５はＶカウンタの値を含む、読み取り専用レジスタに対応する、そしてレジスタ６−７はタイミング発生器制御装置に関しては読み取り専用で、マイクロプロセッサは書き込み可能なレジスタに対応する。
【００６７】
【表２】
2005522954.tif 000004
【００６８】
表の中で、ｒ１およびｒ２は、その命令に関連して何も説明されていない場合は、レジスタ・バンク内の任意のレジスタの使用を示す。ｒの使用は、レジスタ４から７の使用を示し、表によれば「ｒ」はレジスタｒ＋４と解釈されるべきである。
【図面の簡単な説明】
【００６９】
【図１】図１は、撮像システムの１つの実施例の図式的ブロック図である。
【図２】図２は、図１のタイミング発生器システムの１つの実施例の図式的ブロック図である。
【図３】図３は、図２のタイミング発生器制御装置の１つの実施例の図式的ブロック図である。
【図４】図４は、図２の出力信号制御装置の１つの実施例の図式的ブロック図である。
【図１】
2005522954.tif 000005
【図２】
2005522954.tif 000006
【図３】
2005522954.tif 000007
【図４】
2005522954.tif 000008
【国際調査報告】
2005522954.tif 000009
2005522954.tif 000010
2005522954.tif 000011