(57)【要約】  本発明は、参照信号（Ｓref）の周波数（Ｆref）と位相とに基づいて、周波数制御された発振器の出力信号の周波数や位相（ＦVCO）のフィードバック制御を行うための位相および周波数比較器に関するものであり、各参照信号（Ｓref）を検出したり、信号の周波数と位相を示すイベントの発振器から来たりするための手段（１１，１２，２１，２２）と、イベントが検出されたとき、１番目または２番目の信号を発生させるための手段（Ｓ１+，Ｓ２-，１６，１７）と、もし１番目と２番目のそれぞれの信号が発生した場合に、イベントが検出されたとき、３番目または４番目の信号を発生させるための手段（Ｓ２+，Ｓ２-，２４から２７）と、すべての発生信号（ＩO；ＶO）を発振器に印加するための手段と、１番目と２番目の信号が同時に発生したときには１番目と２番目の信号を、また、３番目と４番目の信号が同時に発生したとき１番目には全信号の発生を、それぞれ停止するための手段（１３，２３）とを含んでいる。
2005510168.tif 000002
【特許請求の範囲】
【請求項１】
参照信号（Ｓref）の位相および周波数（Ｆref）の関数として、周波数制御入力を持つ発振器（２）の出力信号の位相および周波数（ＦVCO）を制御する方法であって、
参照信号（Ｓref）と発振器からの信号において、その信号の周波数と位相を示すイベントを連続して検出するステップと、
上記参照信号の１番目の信号と発振器からの上記信号において上記イベントの１つを検出後、１番目のレベル（Ｉn）で１番目の制御信号を発生するステップと、
上記参照信号の２番目の信号と発振器からの上記信号において上記イベントの１つを検出後、上記１番目のレベルで１番目の制御信号と反対の極性を持つ２番目の制御信号を発生するステップと、
このようにして発生した制御信号（ＩO；ＶO）を発振器の制御入力へ印加するステップと、
それらが同時に発生した場合には１番目と２番目の制御信号の生成を中止するステップを含む制御方法において、
もし、１番目の制御信号が発生したならば、上記参照信号（Ｓref）の１番目の信号と発振器（２）からの上記１番目の信号において上記イベントの１つを検出後、２番目のレベル（Ｉn＋ε）で３番目の制御信号の発生を引き起こすステップと、
もし、２番目の制御信号が発生したならば、参照信号の２番目の信号と発振器からの上記信号において上記イベントの１つを検出後、２番目のレベルであって３番目の制御信号と反対の極性を持つ４番目の制御信号の発生を引き起こすステップと、
このようにして発生した制御信号のすべてを加えることによって、発振器（２）の制御入力に印加するための制御信号（ＩO；ＶO）を決定するステップと、
もし、３番目と４番目の制御信号が同時に発生したならば、すべての制御信号の発生を中止するステップをさらに含むことを特徴とする制御方法。
【請求項２】
発振器（２）の出力信号の周波数（ＦVCO）が分割率（Ｎ）によって分割され、発振器（２）からの信号におけるイベントが、その周波数（ＦVCO）が分割率（Ｎ）によって分割された信号でイベントにおいて検出されることを特徴とする請求項１に記載の方法。
【請求項３】
２番目の制御信号レベル（Ｉn＋ε）が１番目の制御信号レベル（Ｉn）と同じであることを特徴とする請求項１または請求項２に記載の方法。
【請求項４】
２番目の制御信号レベル（Ｉn＋ε）が１番目の制御信号レベル（Ｉn）よりわずかに高いことを特徴とする請求項１または請求項２に記載の方法。
【請求項５】
（２ｉ−３）番目の制御信号が発生する間、上記参照信号の１番目の信号と発振器（２）からの上記信号の１番目において上記イベントの１つを検出後、２より大きい整数であるｉ番目のレベルで（２ｉ−１）番目の制御信号を発生させるステップと、
（２ｉ−２）番目の制御信号が発生する間、上記参照信号の１番目の信号と発振器からの信号の上記１番目の信号において上記イベントの１つを検出後、ｉ番目のレベルであって（２ｉ−１）番目の制御信号と反対の極性を持つ（２ｉ）番目の制御信号を発生させるステップと、
もし、（２ｉ）番目と（２ｉ−１）番目の制御信号が同時に発生するならば、（２ｉ）番目、（２ｉ−１）番目、（２ｉ−２）番目、（２ｉ−３）番目の制御信号の発生を中止するステップをさらに含むことを特徴とする請求項１ないし請求項４のいずれか１つに記載の方法。
【請求項６】
ｉ番目の制御信号のレベルが（ｉ−１）番目の制御信号のレベルと同じであることを特徴とする請求項５に記載の方法。
【請求項７】
周波数制御入力を有する発振器（２）の出力信号の周波数を制御するのに用いられる位相および周波数比較器であり、入力として、参照周波数（Ｆref）を持つ信号（Ｓref）と上記発振器からの信号とを受け取る位相および周波数比較器であって、
参照信号（Ｓref）と発振器からの信号において、その信号の周波数と位相を示すイベントを連続して検出するための第１の検出手段（１１，１２）と、
１番目のレベル（Ｉn）での制御信号の第１の源（Ｓ１+）と、
上記１番目のレベル（Ｉn）を持つとともに、上記第１の源からの信号とは反対の極性を持つ制御信号の第２の源（Ｓ１-）と、
閉じたときには、上記参照信号の１番目の信号と発振器からの上記信号において上記イベントの１つを検出後、第１の源（Ｓ１+）からの制御信号を、比較器（１）の出力に印加する１番目のスイッチ手段（１１，１６）と、
閉じたときには、上記参照信号の２番目の信号と発振器からの上記信号において上記イベントの１つを検出後、第２の源（Ｓ１-）からの信号を、比較器（１）の出力に印加する２番目のスイッチ手段（１２，１７）と、
それらが同時に閉じている状態のときそれらを開いた状態にするための、１番目と２番目のスイッチ手段を制御するための１番目の制御手段（１３）とを含む位相および周波数比較器において、
２番目のレベル（Ｉn＋ε）の制御信号の第３の源（Ｓ２+）と、
２番目のレベル（Ｉn＋ε）であって第３の源からの信号と反対の極性の制御信号の第４の源（Ｓ２-）と、
１番目のスイッチ手段（１１，１６）が閉じている状態のときには、上記参照信号の１番目の信号と発振器からの上記信号において上記イベントの１つを検出後、第３の源（Ｓ２+）からの制御信号を比較器（１）の出力に印加する３番目のスイッチ手段（２１，２６）と、
２番目のスイッチ手段（１２，１７）が閉じている状態のときには、上記参照信号の２番目の信号と発振器からの上記信号において上記イベントの１つを検出後、第４の源（Ｓ２-）からの信号を比較器（１）の出力に印加するものであり、上記比較器の出力信号（ＩO）が、上記スイッチ手段によって比較器の出力に印加される制御信号の合計に対応するレベルを持っている、４番目のスイッチ手段（２２，２７）と、
３番目と４番目のスイッチ手段が同時に閉じている状態のときに、１番目と２番目のスイッチ手段を開いている状態にするのに適合する２番目の制御手段をさらに含むことを特徴とする位相および周波数比較器。
【請求項８】
１番目と２番目の制御信号レベル（Ｉn，（Ｉn＋ε））が一定であることを特徴とする請求項７に記載の位相および周波数比較器。
【請求項９】
２番目の制御信号レベルが１番目の制御信号レベルよりもわずかに高いことを特徴とする請求項７または請求項８に記載の位相および周波数比較器。
【請求項１０】
比較器（１）の入力に印加される発振器（２）からの信号が分割率（Ｎ）によって発振器（２）の出力信号の周波数（ＦVCO）を分割することによって得られることを特徴とする請求項７から請求項９のいずれか１つに記載の位相および周波数比較器。
【請求項１１】
さらに参照信号（Ｓref）と発振器からの信号において、その信号の周波数と位相を示すイベントを連続して検出する第２の検出手段（２１，２２）と、１番目または２番目のスイッチ手段（１１，１６；１２，１７）が閉じている状態の場合に限り第２の検出手段を稼働させるとともに、第１の検出手段の状態とは無関係に、第２の検出手段を閉じた状態に維持する手段（２４，２５）を有することを特徴とする請求項７ないし請求項１０のいずれか１つに記載の位相および周波数比較器。
【請求項１２】
さらに１番目と２番目のスイッチ手段（１１，１６，１２，１７）が開いた状態へ遷移する間、２番目の検出手段（２１，２２）を稼働状態に保つための手段（３１，３２）を含むことを特徴とする請求項１１に記載の位相および周波数比較器。
【請求項１３】
さらに制御手段の始動後、第１のスイッチ手段（１１，１６）と第２のスイッチ手段（１２，１７）および／または第３のスイッチ手段（２１，２６）と第４のスイッチ手段（２２，２７）が開いた状態へ遷移するまで、１番目の制御手段（１３，２８）と第２の制御手段（２３，３５）を稼働状態に保つ手段（３５，３６，３７）を含むことを特徴とする請求項７ないし請求項１２のいずれか１つに記載の位相および周波数比較器。
【請求項１４】
ｉ番目のレベルでの制御信号の（２ｉ−１）番目の源と、
ｉ番目のレベルであって、（２ｉ−１）番目の源からの信号の反対の極性を持つ制御信号の（２ｉ）番目の源と、
（２ｉ−３）番目のスイッチ手段が閉じている状態の場合、上記参照信号の１番目の信号と発振器からの上記信号において上記イベントの１つを検出後、（２ｉ−１）番目の源からの制御信号を比較器（１）の出力に印加する（２ｉ−１）番目のスイッチ手段と、
（２ｉ−２）番目のスイッチ手段が閉じている状態の場合、上記参照信号の２番目の信号と発振器からの上記信号において上記イベントの１つを検出後、（２ｉ）番目の源からの信号を比較器（１）の出力に印加するものであり、上記比較器の出力信号（ＩO）が、上記スイッチ手段によって比較器の出力に印加される制御信号の合計に対応するレベルを持っている、（２ｉ）番目のスイッチ手段と、
（２ｉ−１）番目と（２ｉ）番目のスイッチ手段が同時に閉じている状態のときに、（２ｉ−３）番目から（２ｉ）番目までのスイッチ手段を開いた状態にするように制御する手段をさらに含むことを特徴とする請求項７ないし請求項１３のいずれか１つに記載の位相および周波数比較器。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は位相および周波数比較に関する方法および装置に関するものである。
【０００２】
この装置は、例えば、電圧制御発振器（ＶＣＯ）を制御する位相ロックループ（ＰＬＬ）に使われている。
【０００３】
従来では、位相ロックループは電圧制御発振器の出力が周波数分割器を経由して位相比較器の入力へとつながる電圧制御発振器を含んでいる。また、位相比較器は参照周波数源と接続されていて、発振器からの信号の位相を参照信号の位相と比較する。位相比較器の出力信号は、ローパスフィルタを経由して発振器の制御入力に印加される。
【０００４】
本発明は、それに限定されるわけではないが、特に、地域的な対象範囲が、伝送路をそれぞれ割り当てられている無線セルに分けられている携帯電話技術に適用される。この状況で、携帯電話の送受信回路は上述の型のＰＬＬに組み入れられた電圧制御発振器（ＶＣＯ）を含む。その発振器の出力は、分割率Ｎによって分割を行う周波数分割器を経由して、位相比較器の入力へ送り込まれる。位相ロックループの機能は、携帯電話が位置するセルの各チャネルの周波数へ発振器の出力周波数を固定することである。各チャネルは、比率Ｎの各値に対応している。さらに、携帯電話がセルを変えたかどうかを決定できるようにするためには、隣接したセルのチャネルを周期的に読み取ることや、これらのセルから受信した信号の強度を現在のセルから受信した信号と比較することが必要である。この読み取りを行うために、分割率Ｎの値が、隣接セルのチャネルの周波数に発振器を固定するように修正される。一旦信号がそのチャネル上で受信されると、分割率Ｎの値は、現在のセルのチャネルに相当する、前の周波数に発振器を固定するように再び修正される。
【０００５】
あいにく、発振器をチャネルの周波数に固定するために必要な時間は無視できず、それに応じて、ペイロードの情報が伝送されるのに利用可能な時間が減り、その結果、ペイロードの帯域幅も減る。それゆえ、発振器の取得とロック時間が短いほど、情報送信のために利用できる帯域幅が大きくなることは明らかである。
【０００６】
本発明は従来技術の装置と比較して位相ロックループで発振器の取得やロック時間を減らす位相比較器や位相および周波数検出器を目指すものである。
【０００７】
上記の目的は、以下の方法により達成される。すなわち、本方法は、参照信号の位相および周波数の関数として、周波数制御入力を持つ発振器の出力信号の位相および周波数を制御する方法であって、
参照信号と発振器からの信号において、その信号の周波数と位相を示すイベントを連続して検出するステップと、
上記参照信号の１番目の信号と発振器からの上記信号において上記イベントの１つを検出後、１番目のレベルで１番目の制御信号を発生するステップと、
上記参照信号の２番目の信号と発振器からの上記信号において上記イベントの１つを検出後、上記１番目のレベルで１番目の制御信号と反対の極性を持つ２番目の制御信号を発生するステップと、
このようにして発生した制御信号を発振器の制御入力へ印加するステップと、
それらが同時に発生した場合には１番目と２番目の制御信号の生成を中止するステップを含む制御方法において、
もし、１番目の制御信号が発生したならば、上記参照信号の１番目の信号と発振器からの上記１番目の信号において上記イベントの１つを検出後、２番目のレベルで３番目の制御信号の発生を引き起こすステップと、
もし、２番目の制御信号が発生したならば、参照信号の２番目の信号と発振器からの上記信号において上記イベントの１つを検出後、２番目のレベルであって３番目の制御信号と反対の極性を持つ４番目の制御信号の発生を引き起こすステップと、
このようにして発生した制御信号のすべてを加えることによって、発振器の制御入力に印加するための制御信号を決定するステップと、
もし、３番目と４番目の制御信号が同時に発生したならば、すべての制御信号の発生を中止するステップをさらに含むことを特徴とする制御方法。
【０００８】
好ましくは、発振器の出力信号の周波数が分割率によって分割され、発振器からの信号におけるイベントが、その周波数が分割率によって分割された信号でイベントにおいて検出される。
【０００９】
好ましくは、２番目の制御信号レベルが１番目の制御信号レベルと同じである。
【００１０】
あるいは、２番目の制御信号レベルが１番目の制御信号レベルよりわずかに高い。
【００１１】
本発明の特徴によれば、本方法は、
（２ｉ−３）番目の制御信号が発生する間、上記参照信号の１番目の信号と発振器からの上記信号の１番目において上記イベントの１つを検出後、２より大きい整数であるｉ番目のレベルで（２ｉ−１）番目の制御信号を発生させるステップと、
（２ｉ−２）番目の制御信号が発生する間、上記参照信号の１番目の信号と発振器からの信号の上記１番目の信号において上記イベントの１つを検出後、ｉ番目のレベルであって（２ｉ−１）番目の制御信号と反対の極性を持つ（２ｉ）番目の制御信号を発生させるステップと、
もし、（２ｉ）番目と（２ｉ−１）番目の制御信号が同時に発生するならば、（２ｉ）番目、（２ｉ−１）番目、（２ｉ−２）番目、（２ｉ−３）番目の制御信号の発生を中止するステップをさらに含む。
【００１２】
好ましくは、ｉ番目の制御信号のレベルが（ｉ−１）番目の制御信号のレベルと同じである。
【００１３】
また、本発明は、周波数制御入力を有する発振器の出力信号の周波数を制御するのに用いられる位相および周波数比較器であり、入力として、参照周波数を持つ信号と上記発振器からの信号とを受け取る位相および周波数比較器であって、
参照信号と発振器からの信号において、その信号の周波数と位相を示すイベントを連続して検出するための第１の検出手段と、
１番目のレベルでの制御信号の第１の源と、
上記１番目のレベルを持つとともに、上記第１の源からの信号とは反対の極性を持つ制御信号の第２の源と、
閉じたときには、上記参照信号の１番目の信号と発振器からの上記信号において上記イベントの１つを検出後、第１の源からの制御信号を、比較器の出力に印加する１番目のスイッチ手段と、
閉じたときには、上記参照信号の２番目の信号と発振器からの上記信号において上記イベントの１つを検出後、第２の源からの信号を、比較器の出力に印加する２番目のスイッチ手段と、
それらが同時に閉じている状態のときそれらを開いた状態にするための、１番目と２番目のスイッチ手段を制御するための１番目の制御手段とを含む位相および周波数比較器において、
２番目のレベルの制御信号の第３の源と、
２番目のレベルであって第３の源からの信号と反対の極性の制御信号の第４の源と、
１番目のスイッチ手段が閉じている状態のときには、上記参照信号の１番目の信号と発振器からの上記信号において上記イベントの１つを検出後、第３の源からの制御信号を比較器の出力に印加する３番目のスイッチ手段と、
２番目のスイッチ手段が閉じている状態のときには、上記参照信号の２番目の信号と発振器からの上記信号において上記イベントの１つを検出後、第４の源からの信号を比較器の出力に印加するものであり、上記比較器の出力信号が、上記スイッチ手段によって比較器の出力に印加される制御信号の合計に対応するレベルを持っている、４番目のスイッチ手段と、
３番目と４番目のスイッチ手段が同時に閉じている状態のときに、１番目と２番目のスイッチ手段を開いている状態にするのに適合する２番目の制御手段をさらに含むことを特徴とする位相および周波数比較器を提供する。
【００１４】
好ましくは、１番目と２番目の制御信号レベルが一定である。
【００１５】
本発明の別の特徴によれば、位相および周波数比較器は、さらに、参照信号と発振器からの信号において、その信号の周波数と位相を示すイベントを連続して検出する第２の検出手段と、１番目または２番目のスイッチ手段が閉じている状態の場合に限り第２の検出手段を稼働させるとともに、第１の検出手段の状態とは無関係に、第２の検出手段を閉じた状態に維持する手段を含む。
【００１６】
好ましくは、本位相および周波数比較器は、さらに１番目と２番目のスイッチ手段が開いた状態へ遷移する間、２番目の検出手段を稼働状態に保つための手段を含んでいる。
【００１７】
本発明の別の特徴によれば、本位相および周波数比較器は、さらに制御手段の始動後、第１のスイッチ手段と第２のスイッチ手段および／または第３のスイッチ手段と第４のスイッチ手段が開いた状態へ遷移するまで、１番目の制御手段と第２の制御手段を稼働状態に保つ手段を含む。
【００１８】
本発明の別の特徴によれば、本位相および周波数比較器は、ｉ番目のレベルでの制御信号の（２ｉ−１）番目の源と、
ｉ番目のレベルであって、（２ｉ−１）番目の源からの信号の反対の極性を持つ制御信号の（２ｉ）番目の源と、
（２ｉ−３）番目のスイッチ手段が閉じている状態の場合、上記参照信号の１番目の信号と発振器からの上記信号において上記イベントの１つを検出後、（２ｉ−１）番目の源からの制御信号を比較器の出力に印加する（２ｉ−１）番目のスイッチ手段と、
（２ｉ−２）番目のスイッチ手段が閉じている状態の場合、上記参照信号の２番目の信号と発振器からの上記信号において上記イベントの１つを検出後、（２ｉ）番目の源からの信号を比較器の出力に印加するものであり、上記比較器の出力信号が、上記スイッチ手段によって比較器の出力に印加される制御信号の合計に対応するレベルを持っている、（２ｉ）番目のスイッチ手段と、
（２ｉ−１）番目と（２ｉ）番目のスイッチ手段が同時に閉じている状態のときに、（２ｉ−３）番目から（２ｉ）番目までのスイッチ手段を開いた状態にするように制御する手段をさらに含む。  本発明の好ましい実施の形態は、添付図面を参照して示されるが、この例に限定されるものではない。
【００１９】
図１は携帯電話の無線機回路に広く使われている位相ロックループを示す。
【００２０】
この種類のループは、例えば水晶発振器から得られ、一定な参照周波数Ｆrefを持つ信号Ｓrefが印加される位相および周波数比較器１を含んでいる。比較器１の出力信号はローパスフィルタ３によってフィルタ処理され、次に、制御入力に印加される正負電圧の関数として周波数ＦVCOが増減可能な信号ＳVCOを出力する電圧制御発振器（ＶＣＯ）の制御入力に入力される。周波数ＦVCOを参照周波数Ｆrefに追従させるために、信号ＳVCOは他の位相および周波数比較器１に印加され、比較器１は、その入力に印加された２信号間の測定された位相差に応じた信号を供給する。
【００２１】
出力信号の周波数ＦVCOを変えることができるようにするために、発振器２の出力は、可変の整数または非整数の比Ｎによって分割する周波数分割器４を経由して、比較器１の入力と接続されている。この場合、参照周波数Ｆrefは、要求される出力周波数が変化する段階と同等になる。
【００２２】
この種類の位相ロックループは例えば携帯電話技術に使われる。携帯電話システムでは、システムに割り当てられる周波数帯はチャネルに分けられ、システムによってカバーされる地理的地域はセルに分けられる。各セルは、少なくとも１つの送信チャネルと１つの受信チャネルを持ち、セル内の携帯電話がそれを介してネットワークと通信する基地局を少なくとも１つ含んでいる。ネットワークにつながっているそれぞれの携帯電話は周期的な送受信フレーム内で時間スロットを割り当てられる。図２は時間関数として周波数のグラフの形式で、異なるチャネルで送信される時間スロットから成る２つのフレームを描いている。このグラフで、斜線部分は特定の携帯電話が活発に送受信する期間を表す。この図で描かれた例では、携帯電話は受信ＲＸチャネル１の１番目の時間スロットと送信ＴＸチャネル１の４番目の時間スロットを使う。送受信モード間の各変化上で、携帯電話の局部発振器は、対応するチャネルの周波数に固定されなければならない。さらに、携帯電話が基地局との相対位置の関数としてセルを変えなければならないかどうかを決定できるようにするためには、それは隣接したセルの受信チャネルを読み取らなければならない。つまり、図２の例でのＲＸチャネル２とＲＸチャネル３である。このために、局部発振器はこれら２つのチャネルの周波数に固定するように制御されなければならない。したがって、フレーム間で、携帯電話はあるチャネルで受信列、別のチャネルで送信列、また別のチャネルで走査列を実行する。このように３つの周波数の変化（図中矢印で示す）を、各フレーム内で行わなければならない。なお、基地局が時間スロット間に送られるデータを実際に受信できるように、送信は４番目の時間スロットにわずかに先立って実行される点に注意すべきである。
【００２３】
それゆえ、電話が活発に送受信する時間（斜線部分）の総和とこれらの周波数変化を実行するために必要な時間が、１フレームの時間未満でなければならないは明らかである。
【００２４】
その結果、ペイロードの送信ビット率への影響を避けるために、これらの周波数変化は急速に実行しなければならない。このことから、分割率Ｎが変化した後、位相ロックループは、発振器を、要求されたチャネルの周波数に迅速にロックしなければならないことになる。
【００２５】
その上、もし携帯電話システムのペイロードの帯域幅が増加していくならば、これらの周波数変化を実行するのに必要な時間は短くなければならない。
【００２６】
この分野で通常使われている位相および周波数比較器は、図３で示されるような伝達関数を有している。この伝達関数は３つの領域すなわち位相取得領域と２つの周波数取得領域で構成している。位相取得領域では、比較器によって測定された位相差Δφが−２πから＋２πまでの間であり、各周波数取得領域では、位相差が２πより大きい、または、−２π未満である。さらに、２ｎπから２（ｎ＋１）πまでの各スロット内で、比較器の出力電流Ｉ0は、比較器によって測定された位相差Δφに比例している。ただし、ｎは正もしくは負の整数またはゼロである。特に、位相差の関数としての電流ＩOのこの線形変化は、位相取得領域全体に適用される。
【００２７】
上記伝達関数は、図４で示されているようなオートマトンを用いて得られることができる。発振器２は、３つの状態、すなわち、ゼロの制御電流ＩO対応する状態であって、参照周波数ＦrefのＮ倍に等しい設定周波数に発振器２がロックしている状態と、負の位相差に対応し、制御電流ＩOが負である状態と、正の位相差に対応し、制御電流ＩOが正である状態を持つ。状態の変化は、比較器１の入力に印加される信号ＦrefとＦVCOの一方か他方におけるイベントの検出によって実行される。２進信号の場合、１つのそのようなイベントとしては、例えば入力信号の一方における立ち上がりを検出することである。もし参照信号でイベントが起これば、ＩOが正となる状態になるまで図の右方向へ状態が変化する。逆に、もし発振器からの信号でイベントが起これば、ＩOが負となる状態になるまで図の左方向へ状態が変化する。
【００２８】
オートマトンは図５に描かれている回路に基づいている。より詳細なことは、以下の書籍にある。
【００２９】
［１］「モノリシックな位相ロックループとクロック修復回路‐チュートリアル（Ｍｏｎｏｌｉｔｈｉｃ  Ｐｈａｓｅ‐Ｌｏｃｋｅｄ  Ｌｏｏｐｓ  ａｎｄ  Ｃｌｏｃｋ  Ｒｅｃｏｖｅｒｙ  Ｃｉｒｃｕｉｔ‐Ａ  Ｔｕｔｏｒｉａｌ）」，Ｂｅｈｚａｄ  Ｒａｚａｖｉ，「モノリシックな位相ロックループとクロック修復回路，理論と図面（Ｍｏｎｏｌｉｔｈｉｃ  Ｐｈａｓｅ‐Ｌｏｃｋｅｄ  Ｌｏｏｐｓ  ａｎｄ  Ｃｌｏｃｋ  Ｒｅｃｏｖｅｒｙ  Ｃｉｒｃｕｉｔ，  Ｔｈｅｏｒｙ  ａｎｄ  Ｄｅｓｉｇｎ）」の序論，ＩＥＥＥ  ＰＲＥＳＳ，ＩＳＢＮ  ０‐７８０３‐１１４９‐３
［２］「３状態の位相検出器は次のＰＬＬ図を改良できる（Ａ  ３‐Ｓｔａｔｅ  Ｐｈａｓｅ  Ｄｅｔｅｃｔｏｒ  Ｃａｎ  Ｉｍｐｒｏｖｅ  Ｙｏｕｒ  Ｎｅｘｔ  ＰＬＬ  Ｄｅｓｉｇｎ）」，Ｃ．Ａｎｄｒｅｗ  Ｓｈａｒｐｅ，Ｅｌｅｃｔｒｏｎｉｃ  Ｄｅｓｉｇｎ  Ｎｅｗｓ  Ｍａｇａｚｉｎｅ，Ｓｅｐｔｅｍｂｅｒ  ２０，１９７６。
【００３０】
回路は、２つのＤ型のフリップフロップ１１，１２を含んでいる。各フリップフロップは、それぞれ、クロック信号入力、データ入力、リセット入力、出力Ｑを持つ。パルスがクロック信号入力に印加されると、この種類のフリップフロップは、出力Ｑから、データ入力の信号と同一の信号を出力する。フリップフロップ１１，１２は、それぞれのクロック信号入力で、周波数Ｆrefと、Ｎで分割された周波数ＦVCOをそれぞれ受けて、２つのフリップフロップのデータ入力は強制的に１になる。２つのフリップフロップ１１，１２の各出力Ｑは、出力が２つのフリップフロップのリセット入力とつながれているＡＮＤゲート１３の入力にそれぞれ接続されている。
【００３１】
さらに、フリップフロップ１１の出力Ｑでの信号は、片方の端子が回路のＶdd電力供給レールＶddにつながっている第１の電流源Ｓ１+の他方の端子と接続されている第１スイッチ１６を制御する。フリップフロップ１２の出力Ｑでの信号は、片方の端子が接地された第２の電流源Ｓ１-の端子と接続されている第２のスイッチ１７を制御する。２つの電流源は、Ｖdd供給レールからグランドまで同じ方向内で同一電流Ｉnを供給している。２つのスイッチ１６，１７の連結節点は比較器１の出力に接続される。比較器１は、発振器２を制御する、電流源Ｓ１+とＳ１-によって供給される電流間の差に等しい電流ＩOを供給する。電流ＩOは、スイッチ１６，１７の連結節点とグランドとの間に接続されたコンデンサーＣによって制御電圧ＶOに変換される。電流Ｉnの値は、発振器２、フィルタ３、周波数分割器４の特性によって決定される。
【００３２】
上記の回路において、電流源は充電ポンプとして知られている。なぜなら、それらはコンデンサーＣを充電したり放電したりするからである。
【００３３】
最初は、２つのフリップフロップ１１，１２はロー状態である。その結果、２つのスイッチ１６，１７は開いており、それゆえ制御電流ＩOはゼロである。
【００３４】
もし最初の状態から始まって、立ち上がりはそれぞれ周波数ＦrefとＦVCO／Ｎである２つのうちの１番目において入力信号の立ち上がりが現れたら、対応するフリップフロップ１１か１２はハイ状態になる。つまりこれは出力Ｑが０から１になることを意味する。結果として、対応するスイッチ１６，１７は閉じられ、関連した電流源１６，１７は正負の充電をコンデンサーＣに注入するもしくはコンデンサーＣから正負の充電を取り出す電流Ｉnを供給する。そのとき状態は、図４のオートマトンにおけるＩOの正負の値に対応するものである。
【００３５】
もし立ち上がりが比較器２の２つの入力信号の２番目で現れたら、他のフリップフロップ１１や１２もまたハイになり、０から１へ変化する信号Ｑを供給し、それにより、他のスイッチ１６，１７が閉じる。その結果、ＡＮＤゲートの出力１３が０から１になり、そして２つのフリップフロップ１１，１２のリセットを引き起こし、２つのスイッチが開く。そして、出力電流ＩOはゼロになる。
【００３６】
それゆえ、両方の信号の立ち上がりがフリップフロップ１１、１２の入力に同時に達すると、２つのスイッチ１６、１７を事実上同時に開閉することになり、発振器２のロックが達成されることが明らかである。
【００３７】
周波数取得位相の間において、平均制御電流の絶対値はＩn／２に等しい。
【００３８】
携帯電話ネットワークの電流要求を満足させる上記の種類の回路は、新しい高いビット率の携帯電話基準、すなわち一般的な携帯電話システムの基準（Ｕｎｉｖｅｒｓａｌ  Ｍｏｂｉｌｅ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍ  ｓｔａｎｄａｒｄ）（ＵＭＴＳ）や国際電話通信２０００の基準（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  ｓｔａｎｄａｒｄ）（ＩＭＴ‐２０００）のような携帯電話基準で指定された取得やロック時間を達成することができない。
【００３９】
図６に示すように、５つの状態を使うオートマトンによって操作がモデル化されている比較器がある。図６では、オートマトンは鎖を形成する５つのリンクされた状態を持つ。すなわち、中央の状態は制御電流ＩOがゼロの状態であり、中央の状態から左に位置する２つの状態は制御電流ＩOが負の状態で、中央の状態から右に位置する２つの状態は制御電流ＩOが正の状態である。
【００４０】
このオートマトンでは、ある状態から他の状態へ遷移し、参照信号でイベントが検出されるたびに左から右への移動がある。また、発振器２からの、周波数が分割率Ｎによって分割される信号でイベントが検出されるごとに反対方向に移動する。
【００４１】
オートマトンは、他方の入力信号で検出された２つの連続したイベント間で２つの入力信号のうちの１つにおいて少なくとも２つのイベントの発生を考慮している（オートマトンにおける状態鎖の終わりの状態への遷移）。
【００４２】
図７は、上記タイプのオートマトンの伝達関数を示している。伝達関数はまた、３つの位相差領域を含んでいる。すなわち３つの位相差領域とは、位相取得領域と２つの周波数取得領域である。位相取得領域は、比較器１によって測定された位相差Δφが−２πから＋２πのときであり、この領域における伝達関数は、図３で示す伝達関数と同一である。２つの周波数取得領域は、それぞれ、位相差が２πより大きいとき、および、−２π未満のときである。後者の２つの領域では、制御電流ＩOは一定であり、それぞれ＋Ｉnと−Ｉnに等しい。比較器回路と前述の３つの状態とを比較すると、５つの状態を有する比較器は、絶対値がＩnに等しい周波数取得位相の間で平均制御電流の点で、すなわち、３つの状態を有する比較器の平均制御電流の２倍であるという点で有利である。このことから、３つの状態を有する比較器と比べて、周波数取得速度が実質的に２倍になることになる。
【００４３】
上記の比較器の種類は新しい携帯電話ネットワーク基準で規定されている要求を満足する十分な性能を提供しないということがわかる。
【００４４】
これらの新しい要求に応えるために、本発明は、図８に示す伝達関数によって示されるように、位相取得領域が広がり、周波数取得領域の平均制御電流ＩOの値が増加するような、上述のタイプの相および周波数比較器を提供する。図８で、位相取得領域（制御電流ＩOが位相差Δφに比例している領域）が−４πから＋４πの位相差に対応しており、周波数取得領域での平均制御電流ＩOの絶対値は３Ｉn／２である。つまりＩnと２Ｉnとの間である。
【００４５】
上記の目的は、図９に示す９状態を有するオートマトンを用いて達成される。図９の縦軸は比較器１の出力で得られる制御電流ＩOの値を表す。比較器によって生成した対応する制御電流ＩOの関数として、オートマトンのさまざまな状態がこの軸に位置している。
【００４６】
オートマトンが制御電流ＩOを供給しない初期状態４１から開始して、もし各参照周波数ＦrefとＦVCO／Ｎで入力信号の１番目にイベントが起こったら、オートマトンは、電流がそれぞれＩn、−Ｉnである状態４２，４３へ遷移する。状態４２，４３で、もし２番目の信号でイベントが起これば、オートマトンは初期状態４１に戻る。一方、状態４２，４３で、もし１番目の信号でイベントが起これば、オートマトンは、発生電流がそれぞれ２Ｉn＋εと−２Ｉn−εである、状態４４，４７へ遷移し、２番目の信号でイベントが起こるまでその状態を保つ。２番目の信号でイベントが起こったときには、制御オートマトンは、状態４４，４７から、電流がそれぞれＩn＋εと−Ｉn＋εである状態４５，４８へそれぞれ遷移する。
【００４７】
状態４５，４８で、もしその後、１番目の信号でイベントが起これば、オートマトンはそれぞれ状態４４，４７へ戻る。一方、もし２番目の信号でイベントが起これば、オートマトンは、制御電流ＩOがそれぞれεと−εである状態４６，４９へそれぞれ遷移する。
【００４８】
状態４６，４９で、もし１番目の信号でイベントが起これば、オートマトンはそれぞれ状態４５，４８に戻り、もし２番目の信号でイベントが起これば、オートマトンは初期状態４１へ遷移する。
【００４９】
その結果、入力信号の２番目で、２つの連続したイベント間で比較器における２つの入力信号の１番目で２つのイベントが検出されると、状態４４，４７に到達する。
【００５０】
３つの状態の３つのシリーズを含むこのオートマトンは、３つの状態の５つのシリーズ（点線の矢印で示す）を有するオートマトンへと広がる点に注意すべきである。ここで、３つの状態の２つの補足的なシリーズは、制御電流ＩOがそれぞれ、１番目のシリーズに対しては３Ｉn＋ε＋ε1、２Ｉｎ＋ε＋ε1、Ｉn＋ε＋ε1に等しく、２番目のシリーズに対しては−３Ｉn＋ε＋ε1、−２Ｉn＋ε＋ε1、−Ｉn＋ε＋ε1に等しくなるような状態を含んでいる。  好都合にもε1の値は０にすることができる。
【００５１】
１５個の状態を有するオートマトンは、３（２ｎ＋１）状態を有するオートマトンを得られるように一般化することができる。ここで、ｎは２より大きい整数である。
【００５２】
図９のオートマトンは、例えば、図５の回路に基づいて同じように関連し合う同じ構成要素を組み込んだ図１０の回路に基づいている。したがって、図１０中で、同じ参照番号によって同一視される構成要素の記述については、図５の記述を参照されたい。
【００５３】
図５の回路に加えて、図１０の回路は実質的には図５の回路と同じもう１つ別の回路を含んでいる。すなわち、２つのＤ型のフリップフロップ２１，２２である。それらの出力Ｑは２つのスイッチ２６、２７を制御する。スイッチ２６、２７は、電流源Ｓ２+とＳ２-の稼働を制御する。電流源Ｓ２+とＳ２-は、電流源Ｓ１+とＳ１-と同様に、Ｖdd電力供給レールと、グランドと、電流のＩO出力とに接続されており、その出力において、電流Ｉn＋ε，−Ｉn−εを出力するようになっている。
【００５４】
フリップフロップ２１，２２のクロック信号入力は、それぞれ、参照周波数と、Ｎ（ＦVCO／Ｎ）によって分けられた発振器の周波数の信号で信号を受信する。その上、２つのフリップフロップの出力Ｑは、出力が２つのフリップフロップ２１，２２のリセット入力へ接続されているＡＮＤゲート２３の入力にそれぞれ接続されている。
【００５５】
さらに、２つのフリップフロップ２１，２２のデータ入力は、２つのＯＲゲート２４，２５にそれぞれ接続され、出力がフリップフロップ２１の入力に接続されているＯＲゲート２４の入力は、それぞれフリップフロップ１１と２１の出力に接続されている。また、出力がフリップフロップ２２の入力に接続されているＯＲゲート２５の入力は、それぞれフリップフロップ１２と２２の出力に接続されている。
【００５６】
その結果、比較器の同じ入力に接続されているフリップフロップ１１，１２がハイの状態に遷移するまではフリップフロップ２１，２２はハイの状態に遷移できない。そして、対応するフリップフロップ１１、１２の状態とは関係なく、ハイの状態がフリップフロップ２１、２２のリセット入力に入力されるまで、フリップフロップ２１，２２のどちらか一方のハイの状態が維持される。  回路はさらにＡＮＤゲート１３の出力とフリップフロップ１１，１２のリセット入力との間にもう１つ別のＯＲゲート２８を含んでいる。ＯＲゲートの他方の入力はＡＮＤゲート２３の出力に接続されている。このように、フリップフロップ２１，２２をリセットすることによって、フリップフロップ１１，１２がリセットされる。
【００５７】
図９に示したように、状態４１で、すべての電流源は稼働していない（スイッチ１６，１７，２６，２７は開いている）。状態４２，４３のそれぞれにおいて、源Ｓ１+、Ｓ１-だけがそれぞれ稼働している。状態４４，４７のそれぞれにおいて、源Ｓ１+とＳ２+、Ｓ１-とＳ２-がそれぞれ稼働している。状態４５，４８のそれぞれにおいては、源Ｓ２+、Ｓ２-だけがそれぞれ稼働している。状態４６，４９のそれぞれにおいては、源Ｓ２+とＳ１-、Ｓ２-とＳ１+がそれぞれ稼働している。
【００５８】
参照信号と周波数分割器４からの信号が同じ周波数（比較器１によって測定された位相差Δφが−２πから＋２πである）を持てば、回路の操作は図５を参照して記述されたのと同じとなる。すなわち、電流源Ｓ２-とＳ２+は決して稼働しない。それゆえオートマトンは４１から４３までを保つ。
【００５９】
一方、２番目の入力信号の２つの２つの連続した立ち上がりの間で、比較器１の２つの入力信号の１番目で２つの立ち上がりが現れたらすぐに、対応するフリップフロップ２１か２２の出力が１に遷移し、出力が１に遷移したフリップフロップによって制御される電流源Ｓ２-かＳ２+を稼働させ、２つの立ち上がりの１番目で出力が１に遷移するような各フリップフロップ１２，１１によってＳ１-，Ｓ１+が稼働する。そのとき位相差Δφは＋２πより大きいか、−２π未満である。そのときのオートマトンは状態４４か４７である。
【００６０】
もしそのとき立ち上がりが２番目の信号で現れたら、ＡＮＤゲート１３は２つのフリップフロップ１１，１２をリセットし、電流源Ｓ１-、Ｓ１+のそれぞれの動作を停止させる（状態４５か４８）。このように、電流源Ｓ２-、Ｓ２+のそれぞれのみが稼働し、１番目の信号で２つの連続した立ち上がりの間で２番目の信号において２つの立ち上がりが検出されない限りそのまま保つ。
【００６１】
このすべての結果は位相差−４πから＋４πまでの関数として制御電流の曲線の線形な領域である（図８参照）。
【００６２】
もし２つの立ち上がりが、１番目の入力信号の２つの連続した立ち上がりの間で、２番目の入力信号で起こったならば、対応するフリップフロップ１１，１２は状態を変化させ、源Ｓ２+とＳ１-か、Ｓ２-とＳ１+が同時に稼働している（状態４６か４９）という結果になるように、電圧源Ｓ１+、Ｓ１-を稼働させる。制御電流ＩOはεもしくは−εとなる。
【００６３】
源Ｓ２-かＳ２+の１つが稼働しているときに初期状態４１を達成するために、１番目の信号で２つの連続する立ち上がりの間で、比較器１は、２番目の信号での２つの立ち上がり（状態４５か４８から始まる）か、２番目の信号での３つの立ち上がり（状態４４か４７から始まる）かのどちらか一方を受けなければならない。
【００６４】
この種類のイベントが起こるときには、ローだったフリップフロップ２１，２２はハイに遷移し、その結果ＡＮＤゲート２３の出力がハイに遷移する。それゆえ、フリップフロップ２１，２２のリセットを引き起こす。ＡＮＤゲート２３の出力がＯＲゲート２８の入力と接続されているので、フリップフロップ１１，１２もリセットされる。
【００６５】
実際に、フリップフロップ２１，２２をリセットしたときにフリップフロップ１１，１２をリセットすることは必要である。なぜなら、そうでなければ、回路は直接、状態４３か４２に遷移してしまうからである。
【００６６】
電流源Ｓ１+とＳ２+は、わずかに異なる（εが０以外の値を持つように）電流を送れるように好適に選ばれ、Ｓ１-とＳ２-は、オートマトンが、制御電流ＩOがゼロに近い３つの状態すなわち状態４１，４６，４９を持つのを防ぐことができるように好適に選ばれる。さらに、図１１に示すように、位相差Δφがゼロでないときに制御電流ＩOがゼロとなる状態を防ぐために、源Ｓ２-とＳ２+によって送られる電流は、源Ｓ１-とＳ１+によって送られる電流よりわずかに高くなければならない（εが正の値を持つように）。
【００６７】
実際には、図１１の伝達関数はεの値が負のときに得られるが、固定点（Δφ＝０、ＩO＝０）のほうへ動いて到達する２つの特異点５１，５２を特徴としている。その点では、２つの稼働中の電流源すなわちＳ１-とＳ２+もしくはＳ２-とＳ１+によって、位相差がゼロでない。この結果、発振器２は、平均して互いに補償し合う２つの稼働中の電流源を用いてロックされる。各電流源は、発振器の制御入力に印加されるノイズ源を構成しているので、この種類の状態は避けるべきであることがわかる。それゆえ、発振器がロック状態のときにはすべての電流源が稼働していないことが望ましい。
【００６８】
一方、図１２に示すようにεの値が正のときには、回路は、制御電流ＩOがゼロのときに位相差Δφがゼロでない状態には決して到達しない。逆に、回路は、位相差Δφがゼロで制御電流ＩOがゼロでない状態には到達する。さらに、これにより、周波数取得位相の間で平均制御電流の絶対値が上がり、それから、Ｉnの代わりにＩn＋ε／２に等しくなる。このパラメータは比較器１の有効性に対して大きな影響がある。
【００６９】
本発明の第２の実施の形態において、図１３の比較器１は、図１０の比較器と照らし合わせてさらに２つのＯＲゲート３１，３２を含んでいる。ＯＲゲート３１は、フリップフロップ１１の出力と、スイッチ１６の制御入力とＯＲゲート２４の入力との接点との間に接続されており、それゆえ入力でフリップフロップ１１の出力Ｑからの信号を受ける。ＯＲゲート３１の他方の入力は、フリップフロップ１１，１２のリセット入力に接続されている。
【００７０】
同様に、ＯＲゲート３２は、フリップフロップ１２の出力と、スイッチ１７の制御入力とＯＲゲート２５の入力との接点との間に接続されており、それゆえ入力でフリップフロップ１２の出力Ｑからの信号を受ける。ＯＲゲート３２の他方の入力はフリップフロップ１１，１２のリセット入力に接続されている。
【００７１】
これは、フリップフロップ１１，１２のリセットする間、フリップフロップ２１，２２の各データ入力を１に維持することによって、回路の異なった部分で信号の伝播時間の差を防ぐ。
【００７２】
特に、これにより、２番目の入力信号で２つの連続した立ち上がりの２番目の直前で比較器の１番目の入力信号で立ち上がりが起こって源Ｓ２-かＳ２+が稼働点になる重大な状況を回避する。１番目の信号での立ち上がりは源Ｓ２-かＳ２+を稼働させる立ち上がりの前に着き、Ｓ１-、Ｓ１+が稼働するので、２つのフリップフロップ１１，１２がリセットされる。２つのフリップフロップ１１，１２のリセットの間に２番目の信号で起こる立ち上がりは検出されない。この結果、対応する電流源Ｓ２-かＳ２+は稼働しない。そして、２番目の信号は、１番目の信号に相対的に２πだけ遅れたとみなされる。この操作モードは、図３に示す従来技術の伝達関数に対応している。
【００７３】
一方、ＯＲゲート３１，３２を加えることによって、ゲート２１，２２の各データ入力が１に維持される。そしてその後、もしフリップフロップ１１，１２のリセット間で立ち上がりが起これば、これらのゲートは、状態を遷移し、対応する源Ｓ２-かＳ２+を稼働させる。
【００７４】
さらに、源Ｓ１-とＳ１+が、フリップフロップ１１，１２の出力信号とリセット信号とを論理的に加えるという結果によって駆動されるので、源Ｓ１-とＳ１+の完全な稼働も保証される。
【００７５】
本発明の第３の実施の形態において、図１４の比較器１は、図１３の比較器と照らし合わせて、さらに２つのＯＲゲート３５，３６とＡＮＤゲート３７を含んでいる。
【００７６】
ＯＲゲート３６は、入力で、フリップフロップ２１，２２の出力信号を受けるように回路に接続されている。ＯＲゲート３６の出力は、他方の入力が２つのフリップフロップ２１，２２のリセット入力に接続されているＡＮＤゲート３７の入力に接続されている。ＯＲゲート３５は、ＡＮＤゲート２３の出力とフリップフロップ２１，２２のリセットラインの間にあり、ＯＲゲート３５の他方の入力はＡＮＤゲート３７の出力に接続されている。
【００７７】
これはまた、特に２つの源Ｓ２-とＳ２+の稼働を停止したときに起こりうる、回路の異なる部分での伝播時間の差を防ぐ。
【００７８】
実際、もしこの特徴が実行されないなら、フリップフロップ２１，２２をリセットするための信号は、２つの源Ｓ２-とＳ２+の１つが稼働停止する前に０に遷移するかもしれない。２つの源Ｓ２-とＳ２+が稼働停止するまで、３つのゲート３５，３６，３７はリセット信号を稼働状態に維持する。
【００７９】
もちろん、この特徴はまた、フリップフロップ１１，１２のリセット回路にも適用することができる。
【００８０】
図９を参照して前述したように、図５の回路と実質的に同一な２つの段階を持つ図１０，１３，１４に示す比較器は、ｉを２からｎまでの整数とするとき、その比較器の同じ入力に接続されたより低い段階ｉ−１のフリップフロップの出力がすでに１に遷移している場合に限って段階ｉのフリップフロップの出力が１へ遷移することができ、段階ｉのフリップフロップをリセットすることがより低い段階ｉ−１のフリップフロップのリセットを引き起こすような、ｎ個の段階を有する比較器へと一般化することができる。
【図面の簡単な説明】
【００８１】
【図１】従来の位相ロックループを描いたダイアグラムである。
【図２】携帯電話による送受信列を描いた時間ダイアグラムである。
【図３】位相差の関数として、発振器の制御電流の曲線形式で、従来技術の位相および周波数比較器の伝達関数を示す図である。
【図４】状態遷移ダイアグラムの形式で、図３の伝達関数を与えるオートマトンを示す図である。
【図５】図３に示す伝達関数を与える位相および周波数比較器の電子回路ダイアグラムを示す図である。
【図６】状態遷移ダイアグラムの形式で、もう１つ別の従来技術の位相および周波数比較器のオートマトンを示す図である。
【図７】位相差の関数として、発振器の制御電流の曲線形式で、図６の位相および周波数比較器の伝達関数を示す図である。
【図８】位相差の関数として、発振器の制御電流の曲線形式で、発明の位相および周波数比較器の伝達関数を示す図である。
【図９】状態遷移ダイアグラムの形式で、図８の伝達関数を与えるオートマトンを示す図である。
【図１０】本発明の位相および周波数比較器回路の１番目の形態の電子回路ダイアグラムを示す図である。
【図１１】位相差の関数として、発振器の制御電流の曲線形式で、図１０の位相および周波数比較器の伝達関数を示す図である。
【図１２】位相差の関数として、発振器の制御電流の曲線形式で、図１０の位相および周波数比較器の伝達関数を示す図である。
【図１３】本発明の位相および周波数比較器回路の他の形態の電子回路ダイアグラムを示す図である。
【図１４】本発明の位相および周波数比較器回路の他の形態の電子回路ダイアグラムを示す図である。
【図１】
2005510168.tif 000003
【図２】
2005510168.tif 000004
【図３】
2005510168.tif 000005
【図４】
2005510168.tif 000006
【図５】
2005510168.tif 000007
【図６】
2005510168.tif 000008
【図７】
2005510168.tif 000009
【図８】
2005510168.tif 000010
【図９】
2005510168.tif 000011
【図１０】
2005510168.tif 000012
【図１１】
2005510168.tif 000013
【図１２】
2005510168.tif 000014
【図１３】
2005510168.tif 000015
【図１４】
2005510168.tif 000016
【国際調査報告】
2005510168.tif 000017
2005510168.tif 000018
2005510168.tif 000019
2005510168.tif 000020
2005510168.tif 000021
2005510168.tif 000022