(57)【要約】  インターレース映像信号の入力画像を処理することにより複数の出力画像を提供するための信号処理装置であって、時間的補間回路（１８）および前記時間的補間回路に接続されるメモリバッファ（２６、２７）を有する、信号処理装置。前記メモリバッファ（２６、２７）は、少なくとも前の入力画像（１１、１３）および現時点の入力画像（１２）の一部を記憶するために配置される。前記時間的補間回路（１８）は、前記前の入力画像の時間的位置と前記現時点の入力画像の時間的位置との間の時間的位置において複数のインターレースフレームデータまたはデインターレースフレームデータ（１５）を提供するためおよび前記メモリバッファ（２６、２７）から少なくとも前記前の入力画像および現時点の入力画像を受けるために配置される。
2005510188.tif 000002
【特許請求の範囲】
【請求項１】
インターレース映像信号の入力画像を処理することにより複数の出力画像を提供するための信号処理装置であって：
時間的補間回路；並びに
前記時間的補間回路に接続されるメモリバッファ；
を有し、
前記メモリバッファは少なくとも前の入力画像および現時点の入力画像の一部を記憶するために配置され、前記時間的補間回路は、前記前の入力画像の時間的位置と前記現時点の入力画像の時間的位置との間の時間的位置において複数のインターレースフレームデータまたはデインターレースフレームデータを提供するためおよび前記メモリバッファから
少なくとも前記前の入力画像および現時点の入力画像を受けるために配置されている；
ことを特徴とする信号処理装置。
【請求項２】
請求項１に記載の信号処理装置であって：
前記メモリバッファに接続されるデインターレース回路；
をさらに有し、
前記デインターレース回路は前記メモリバッファから少なくとも前記前の画像と前記現時点の画像とを受け、前記現時点の画像の前記時間的位置においてプログレッシブ画像データを提供するために配置され、前記時間的補間回路は現時点の入力画像として前記デインターレース回路から前記プログレッシブ画像データを受ける；
ことを特徴とする信号処理装置。
【請求項３】
請求項２に記載の信号処理装置であって：
回帰データを記憶するためにローカルバッファ；
をさらに有し、
前記回帰データは前記デインターレース回路により出力され、前記時間的補間回路は前記ローカルバッファから前記回帰データを検索するためにさらに配置される；
ことを特徴とする信号処理装置。
【請求項４】
請求項１乃至３のいずれ一項に記載の信号処理装置であって、前記時間的補間回路は多重化方式で動作される、ことを特徴とする信号処理装置。
【請求項５】
請求項３に記載の信号処理装置であって、前記デインターレース回路および前記時間的補間回路は多重化方式で動作され、前記デインターレース回路は前記現時点の入力画像の時間的位置において回帰出力を得るために実行され、前記デインターレース回路と時間的補間回路は前記ローカルバッファから少なくとも前記回帰データを用いて複数の時間的に補間された出力データを得るために実行される、ことを特徴とする信号処理装置。
【請求項６】
請求項１乃至５のいずれ一項に記載の信号処理装置であって、前記前の入力画像は前記信号処理装置の前の実行において得られたプログレッシブ画像である、ことを特徴とする信号処理装置。
【請求項７】
請求項５に記載の信号処理装置であって、前記デインターレース回路は横断的なデインターレース機能を実行するために配置され、前記映像信号の前の入力画像および現時点の入力画像を用いる、ことを特徴とする信号処理装置。
【請求項８】
請求項１乃至７のいずれ一項に記載の信号処理装置であって、前記メモリバッファは、例えば、８ｘ８画素ブロックのような少なくとも１つの画像ブロックを有し、少なくとも前記前の画像および前記現時点の画像のための動きベクトルに亘ってアクセス可能である画像領域を取り囲む画像データを記憶するために配置されている、ことを特徴とする信号処理装置。
【請求項９】
請求項１乃至８のいずれ一項に記載の信号処理装置であって、前記信号処理装置は、動き補償時間的ノイズ削減を伴って出力を提供するために、時間的ノイズ削減回路をさらに有し、前記インターレース回路および前記メモリバッファからデータを受ける、ことを特徴とする信号処理装置。
【請求項１０】
請求項１乃至９のいずれ一項に記載の信号処理装置であって、前記信号処理装置は、縦方向のフィルタリング回路をさらに有し、縦方向の帯域を制限されたインターレース信号をもつ出力またはスケーリングされた縦方向の寸法をもつ出力を提供するために前記時間的補間回路からデータを受ける、ことを特徴とする信号処理装置。
【請求項１１】
請求項１乃至１０のいずれ一項に記載の信号処理装置であって、前記インターレース映像信号は輝度データおよび／またはクロミナンスデータを有し、前記信号処理装置は全ての画像に対して前記輝度データおよび／またはクロミナンスデータに関して連続的に処理される、ことを特徴とする信号処理装置。
【請求項１２】
請求項１乃至１１のいずれ一項に記載の信号処理装置であって、前記前の画像および前記現時点の入力画像を用いて動きベクトルを計算するために動き推定回路をさらに有する、ことを特徴とする信号処理装置。
【請求項１３】
入力データを処理するための請求項１２に記載の装置の使用方法であって、動きベクトルを決定するための第１実行、輝度信号を処理するための第２実行およびクロミナンス信号を処理するための第３実行を使用し、第１実行は所望の出力画像を計算するために第２実行および第３実行の前に実行される、ことを特徴とする装置の使用方法。
【請求項１４】
複数の入力データストリームを処理するための請求項１乃至１２のいずれ一項に記載の装置の使用方法であって、時間多重化方式で前記入力データストリームの各々の画像のための前記「装置のサイクルを実行することによる、ことを特徴とする装置の使用方法。
【請求項１５】
請求項１乃至１２のいずれ一項に記載の装置を有する、ことを特徴とするテレビ等の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターレース映像信号の入力画像を処理することにより複数の出力画像を提供するための信号処理装置であって、時間的補間回路とその時間的補間回路に接続されるメモリバッファとを有する、信号処理装置に関する。そのような信号処理装置は、映像または映画モードへのインターレース映像信号の動き補間走査レート変換に適用されることが可能である。
【背景技術】
【０００２】
米国特許第６０４１０７８号明細書において、ビット一致化動き推定を簡単化するための方法が開示されている。動き推定方法の一部、即ちブロック一致段階（基準フレームの画素ブロックと前のフレームの探索ブロックに対する絶対差の合計を計算する）に対する性能要求は、単一のビット画素値へのフレームのマルチビット画素値の最初の変換により簡単化される。それは、動き推定方法のブロック一致段階に対して必要である計算を著しく減少させる。また、それは、基準フレームの全ての画像ブロックとの比較するために前のフレームの探索領域を検索することに対する帯域の要求を減少させる。その結果、提供されるシステムは、より高い性能を有し、またはより高品質の画像をもたらす。
【０００３】
しかしながら、上記の方法においては、重要な画像処理の段階の前に画像情報が抜かされ、その結果、画像品質は悪影響を及ぼされることとなる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、先行技術のシステムを凌駕する効率の改善を有する映像モードまたは映画モードへのインターレース映像信号の動き補間走査レート変換のための方法およびシステムを提供することに努める。
【課題を解決するための手段】
【０００５】
従って、本発明は、上記で規定した種類の信号処理装置であって、メモリバッファが少なくとも前の入力画像と現時点の画像との一部を記憶するために配置され、時間的補間回路が、メモリバッファから少なくとも前の入力画像と現時点の入力画像を受けるため、および前の入力画像の時間的な位置と現時点の入力画像の時間的な位置との間の時間的な位置における複数のインターレースフレームデータまたはデインターレースフレームデータを提供するために配置される、信号処理装置を提供する。
【０００６】
完全な入力画像または入力画像のほんの一部をメモリバッファに記憶することが可能である。本発明の信号処理装置は、メモリバッファに記憶されたデータを用いて、前の入力画像と現時点の入力画像との間の時間的な位置において複数の出力画像を生成することを可能にする。それ故、出力画像が生成される度の時間的補間のために要求されるデータをロードを必要としない。時間的補間は当該技術分野においては周知の技術である、当業者は、そのような機能のための種々の補間スキームについて周知である。多くの既知の補間技術は、前の画像と現時点の画像の動き補償画像画素と非動き補償画像画素の両方を必要とする。
【０００７】
他の実施形態においては、信号処理装置はメモリバッファに接続されるデインターレース回路をさらに有し、デインターレース回路はメモリバッファから少なくとも前の画像と現時点の画像とを受け且つ現時点の画像の時間的位置にプログレッシブ画像データを提供し、時間的補間回路は現時点の入力画像としてデインターレース回路からプログレッシブ画像データを受ける。デインターレース回路からの出力は、時間的補間回路に直接にまたは間接に供給される（中間記憶手段を用いて）ことが可能である。デインターレースは当該技術分野において周知の技術であり、当業者は、そのような機能のための種々の実行スキームについて周知している。デインターレース回路の出力は現時点の入力画像として時間的補間回路により用いられるため、そのデータに対して付加的なメモリ領域は必要ない。それ故、本発明のこの実施形態は、メモリ空間を殆ど必要としない信号処理装置を提供する。信号処理装置がシリコンチップとして実施されるとき、この実施形態において必要とするシリコンの面積はより小さくなる。
【０００８】
上記の実施形態に従った信号処理装置は、実施において、全ての所定の出力画像に対して１度、および全ての入力画像に対して１度、アクティブにされる。それ故、データハイウェイの帯域の要求に関して改善に達することはない。従って、他の実施形態においては、信号処理装置は、回帰データを記憶するためのローカルバッファをさらに有し、回帰データはデインターレース回路により出力され、時間的補間回路はローカルバッファから回帰データを取り出すためにさらに配置され且つ非動き補償データとしてこのデータを用いる。動きベクトルが２ｘ２画素ブロックに対して有効である場合、理論的最小として、ローカルバッファはそのような２ｘ２画素ブロックを記憶するために配置される。画像における特定位置のためにデインターレース回路による回帰データ出力は時間的補間回路に要求される非動き補償データに等しいため、これらのデータは際しようされることができ、記憶メモリからこれらのデータを再び取り出す必要を予め防ぎ、同じデータを再びデインターレースすることを回避する。
【０００９】
他の実施形態においては、時間的補間回路は多重化方式で動作される。タ入力画像シーケンス（例えば、輝度信号およびクロミナンス信号または２つの異なる映像信号）は画像毎に処理されることが可能である。
【００１０】
また、デインターレース回路および時間的補間回路は両方共、多重方式で動作されることが可能であり、デインターレース回路は入力画像の時間的位置において回帰出力を得るために実行され、デインターレース回路および時間的補間回路は少なくともローカルバッファからの回帰データを用いて時間的に補間された出力データを得るために実行される。この実施形態は、信号処理装置により受けられる同じ入力データを用いて、多入力画像ストリームのために多出力画像を生成することを可能にする。
【００１１】
前の画像は、信号処理装置の前の実行において得られたプログレッシブ画像であることが可能である。デインターレース回路の機能の特定な実施においては、回帰アルゴリズムを適用し、前の補間された入力画像の代わりに前のプログレッシブ入力画像を必要とする。その代わりとして、回帰出力画像が実際に必要とされないとき、その出力は無効となる。この場合、メモリバッファは、前の入力画像と現時点の入力画像とで満たされ、回帰デインターレーサはトランスバーサルデインターレーサにより置き換えられる。この場合、画像品質は劣化することとなるが、帯域の要求において著しい節約が達成できる。全体的には、回帰出力を無効にする可能性は、帯域のスケーラビリティを有するシステムに適切な劣化を提供する。
【００１２】
好適には、メモリバッファは、少なくとも１つの画像ブロックであって、例えば、８ｘ８画素ブロックを含み、少なくとも前の画像と現時点の画像のための動きベクトルにおいてアクセス可能である画像領域を取り囲む、画像データを記憶するために配置される。メモリバッファは、他の信号処理装置回路により容易なメモリのアクセスを可能にする前の画像および現時点の画像のための分離した物理メモリとして実施されることが可能である。
【００１３】
本発明は、好適には、２４Ｈｚ乃至６０Ｈｚ、２５Ｈｚ乃至５０Ｈｚ、２５Ｈｚ乃至１００Ｈｚおよび５０Ｈｚ乃至１００Ｈｚの群の１つである時間的補間回路のための画像レート変換を出力するために、入力画像レートに適用されることが可能である。一般に、これらは、例えば、テレビシステムにおける変換に用いられる。また、６０Ｈｚ、７２Ｈｚ、８５Ｈｚプログレッシブの周波数のいずれにおいて動作するコンピュータスクリーンに映像信号が入力（５０Ｈｚインターレース、２５Ｈｚプログレッシブ／６０Ｈｚインターレース、２４Ｈｚプログレッシブ）および出力されることが可能である、パーソナルコンピュータのような他のアプリケーションが存在する。
【００１４】
他の実施形態においては、信号処理装置は時間的ノイズ削減回路をさらに有し、動き補償時間的ノイズ削減を伴う出力を提供するために、デインターレース回路およびメモリバッファからデータを受ける。この時間的ノイズ削減回路は、デインターレース回路の下流に含まれるため、消費される付加的なデータハイウェイ帯域はない。
【００１５】
比較可能な方式で、信号処理装置は、垂直フィルタリング回路をさらに有し、垂直方向の帯域制限インターレース信号をもつ出力または拡張された垂直方向の寸法をもつ出力を提供するために時間的補間回路からデータを受ける。この垂直フィルタリング回路は、例えば、データハイウェイの帯域についてのさらなる付加的な要求を再び伴うことなく、映像信号のサンプリンググリッドを変化させることを可能にする。
【００１６】
本発明の他の実施形態においては、インターレース映像信号は輝度データおよび／またはクロミナンスデータを有し、信号処理装置は、全ての画像のための輝度データおよび／またはクロミナンスデータに関して連続的に動作される。動作のために、次いで、信号処理装置は、２回実行され、１回は輝度データ処理のためであり、１回はクロミナンスデータ処理のためである。これは、オンチップロジックおよびバッファを再び用い、ただ１つのハードウェアを用い、映像信号の輝度部分およびクロミナンス部分両方のための入力映像信号
において動き補償機能を実行することを可能にする。
【００１７】
本発明に従った信号処理装置は、前の入力画像と現時点の入力画像とを用いて、動きベクトルを計算するために動き推定回路を備えることが可能である。前の入力画像および現時点の入力画像と、前に記憶された動きベクトルとを用いて、動き推定回路は新しい動きベクトルを計算することができる。このように、本発明の装置は、同じオンチップバッファおよびロジックの一部を再び用いて、動き推定または動き補償のどちらかを実行することが可能である（バックグラウンドメモリから画像データをアドレスし、ロードする）。
【００１８】
入力データを処理するためにそのような装置を用いることは、動きベクトルを決定するための第１の実行、輝度信号を処理するための第２の実行およびクロミナンス信号を処理するための第３の実行を有することが可能であり、所望の出力画像を計算するために第２の実行および第３の実行の前に第１の実行を行う。これは、本発明の装置を動作させる、非常に効率的な粗い利得多重化方式である。
【００１９】
また、本発明の装置は、時間多重化方式で、各々の力データストリームの各々の画像のために装置のサイクルを実行することにより、多入力データストリームを処理するために用いられることが可能である。この装置は、周期間のいずれの状態を伴うことなく、単一周期で実行されるため、複数のデータストリームを処理することが可能である。例えば、本発明の装置を用いて、１フィールド時間内に、６つのサイクルを実行することが可能であり、それらのサイクルは、動き推定−ストリーム１、動き補償輝度−ストリーム１、動き補償クロミナンス−ストリーム１、動き推定−ストリーム２、動き補償輝度−ストリーム２、動き補償クロミナンス−ストリーム２である。唯一の制限は、動き推定が画像に関連する動き補償の前に実行されることである。
【発明を実施するための最良の形態】
【００２０】
図１に、種々の画像および機能ブロックをそれらの関連において示している。本発明の方法およびシステムのための入力信号は、図１の上部に示した前の入力画像１１および現時点の入力画像１２のようなインターレース入力画像である。前の入力画像１１および現時点の入力画像１２は、それぞれ、映像画像の奇数ラインまたは偶数ラインである１つの画像フィールドの画像情報を有する。中間部においては、前のプログレッシブ画像１３および現時点のプログレッシブ画像１４を有する、プログレッシブ中間画像を示している。プログレッシブ中間画像は、映像画像またはフレーム（非インターレース）の全てのラインの画像情報を有する。重要な機能は、動き推定器（ＭＥ）１６により実行される。動き推定器１６は、前の画像と現時点の画像を用いて、動きベクトルを計算する。示した実施形態において、動き推定器は、動きベクトルを生成するために前のプログレッシブ画像１３および現時点の入力画像１２を用いる。動き推定関数は、当業者に周知の方法であり、本発明に照らしてさらに説明する必要はない。参照文献としては、例えば、Ｇ．ｄｅ  Ｈａａｎによる‘ＩＣ  ｆｏｒ  ｍｏｔｉｏｎ−ｃｏｍｐｅｎｓａｔｅｄ  ｄｅ−ｉｎｔｅｒｌａｃｉｎｇ，  ｎｏｉｓｅ  ｒｅｄｕｃｔｉｏｎ  ａｎｄ  ｐｉｃｔｕｒｅ  ｒａｔｅ  ｃｏｎｖｅｒｓｉｏｎ’，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｃｉｎｓｕｍｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ，  Ｖｏｌ．４５，Ｎｏ．３，Ａｕｇｕｓｔ  １９９９がある。
【００２１】
デインターレーシング機能（ＤＥＩ）１７は、インターレース画像１２をプログレッシブ画像１４に変換する。例えば、５０Ｈｚのインターレース信号（各々、画像の偶数ラインのみまたは奇数ラインを有する、１秒当たり５０フィールドを有する）は５０Ｈｚのプログレッシブ信号（画像の全てのラインを有するフレームを有する）に変換される。デインターレーシング関数１７は、動き推定器１６として入力のために同じ画像を使用し、また、動き推定器１６により出力として動きベクトルを用いる。デインターレーシングは回帰関数であり、前の画像におけるデインターレース動作の現時点のプログレッシブ画像出力である、前に計算されたプログレッシブ画像１３を用いる。
【００２２】
時間的補間関数１８（または、アップコンバージョンと呼ばれる）は、時間的補間画像１５を計算するために２つの中間画像１３、１４と動きベクトルを用いる。この機能のための主なアプリケーションは、例えば、５０Ｈｚの映像信号を１００Ｈｚの映像信号に変換することである。
【００２３】
図２においては、複数の機能により用いられる共有メモリを用いて、システムの概念に基づく動き補償機能の簡単な実施を示している。このシステムは、画像毎に基づいて同期を実行し、それ故、選択される順序に拘りなく、完全な画像フレーム時間（代表的には、２０ミリ秒）を必要な計算を実行するために利用することが可能である。メモリ２０（例えば、ランダムアクセスメモリ（ＲＡＭ））においては、全ての画像メモリが記憶される。また、動き推定器１６により計算される動きベクトルはこのメモリ２０に記憶される。データハイウェイ（ＨＷＹ）１９は中央システムバスであり、メモリ２０と他の機能回路またはブロック１７、１８との間の全ての通信を可能にする。本発明の装置は、装置を制御し且つメモリ２０におよびメモリ２０からのデータの流れを管理するためにデータハイウェイ１９に接続されるプロセッサユニット（図示せず）を有することが可能である大きい装置の一部であることが、当業者には明らかであろう。デインターレース回路１７は、入力（代表的には、前のデインターレース画像１３と現時点の入力画像１２であるが、次の画像（図示せず）を加えることが可能である）として複数の画像を受け、現時点の入力画像１２の時間的位置にプログレッシブ画像１４を出力する。デインターレース回路１７の分解図は、入力画像１２，１３各々に対して１つである、ローカル探索領域２１、２２（ｍｅｍ）を示している。これらの探索領域はメモリバッファとして実行されることが可能であり、各々の探索領域は、非常に高い帯域における完全にランダムなアクセスを容易にするために、入力画像１２、１３の一部のコピーを有する。従って、必要な動き補償データはアクセスされることができる。
【００２４】
図３の上部において、出インターレーシング回路１７により用いられる画像を示している。現時点の入力画像１２および前の入力画像１３からのデータが必要である。前の入力画像１３は、動きベクトル
（外１）
2005510188.tif 000003
によりアクセスされることが可能である。
【００２５】
図２を再び参照するに、アップコンバータ回路１８を制御値Ｔｐｏｓと共に示している。アップコンバータ回路１８は２つのプログレッシブ画像１３、１４であり、出力はＴｐｏｓにおける時間的補間画像である。Ｔｐｏｓは２つの入力画像１３、１４関連する出力画像１５の時間的位置を示す。アップコンバータ回路１８の分解図は、デインターレース回路１７におけるように、同様なローカル探索領域２３、２４を示している。データアクセスは異なっている。最もよく知られているアップコンバータアルゴリズムは、両方の入力画像１３、１４からの動き補償データと非動き補償データの両方を用いる。図３において、アップコンバータ回路１８のための入力データを示している。先ず、動きベクトル
（外２）
2005510188.tif 000004
を時間的位置Ｔｐｏｓに従って分割する。前のプログレッシブ画像１３と現時点のプログレッシブ画像１４の両方からの動き補償データを用いる。また、両方の画像の非動き補償データを用いる。
【００２６】
各々の入力画像１３、１２に対して１つの探索領域が存在する。各々の探索領域は、最大ベクトル領域を用いてアクセスされることができる周囲の画像データ全てをもつ少なくとも１つの現時点のブロック（代表的には、フレームグリッドにおいてカウントされる８ｘ８画素）を有する。図２に示すシステムにおいては、先ず、デインターレーシング回路１７をアクティブにする。この結果、メモリ２０に記憶される中間プログレッシブ画像１４がもたらされる。中間プログレッシブ画像１４は、回帰デインターレースループのために、そしてアップコンバージョン回路１８のための入力として用いられる。デインターレーシングが終了した後、アップコンバージョン回路１８は、必要とされる各々の出力画像１５のためにアクティブにされる。
【００２７】
表１においては、データハイウェイ１９の帯域の計算結果を示している。この表は、５０Ｈｚのインターレース入力の１００Ｈｚのインターレース出力への変換に対して有効である。
【００２８】
【表１】
2005510188.tif 000005
従って、分離回路としてのデインターレーシング機能とアップコンバージョン回路との実行は、ハイウェイ１９の過剰な帯域要求をもたらすことが理解できる。
【００２９】
図４に示すような本発明の第１実施形態においては、装置は、ハイウェイ１９によりメモリ２０と通信する信号処理装置として、１つの動き補償ブロック２５を用いるのみである。動き補償ブロック２５はデインターレーシング回路とアップコンバージョン回路１８とを有する。しかしながら、この実施形態においては、デインターレーシング回路１７からの出力データはアップコンバージョン回路１８に直接渡される。これは、前のプログレッシブ画像１３と現時点の入力画像１２とを記憶するために２つの探索領域（ｍｅｍ）２６、２７のみを有することが可能である。
【００３０】
この実施形態は、動き補償ブロック２５のためにバッファまたはメモリ空間をあまり必要としない上記のシステムにおいて優位性を有する。この結果、動き補償ブロック２５のハードウェアの実行のためにはあまりシリコン領域を必要としないこととなる。
【００３１】
しかしながら、動き補償ブロック２５は、全ての出力画像１５のために１度だけアクティブにされる必要がある。回帰デインターレーシング関数を可能にするために、ハードウェアブロックはまた、全ての入力画像１２のために（現時点の画像値１におけるＴｐｏｓを用いて）実行される必要がある。代表的な入力から出力までの画像レートは、２４−＞６０、２５−＞５０、２５−＞１００および５０−＞１００であるため、動き補償ブロック２５は、同じ入力画像１２において数回実行される必要がある。図４の実施形態のための帯域要求の計算により表２に示すような結果が得られる。
【００３２】
【表２】
2005510188.tif 000006
図５に示す本発明に従った第２実施形態においては、同じ入力データを用いて複数の出力画像を生成することができる方法で、回路の一部は再び使用され、他の一部は微粒子多重化される。また、より拡張された動き補償ブロック３０の形式の信号処理装置はハイウェイ１９を経由してメモリ２０に接続する。ローカル探索領域（ｍｅｍ）（およびそれらの関連するアドレシングロジック）は、出インターレーシング機能１７およびアップ間バージョン機能１８とのために再び使用される。デインターレーシング機能１７とアップコンバージョン機能１８とは多重化される。この多重化は探索領域２６、２７のコンテンツに等しいかまたはそれより小さいデータ粒状感において実行される必要があることを述べておく必要がある。
【００３３】
出インターレーシング機能のような回帰アルゴリズムは、回路入力画像１２と同じ時間的位置において出力画像を必要とする。ときどき、操作レート変換機能は、表示出力としてこの時間的位置を必要としない。それ故、特定の回帰出力画像を適用することができ、その結果、回帰出力画像と、１つまたはそれ以上の表示出力との間の区別が可能となる。
【００３４】
回帰出力画像のために計算されるデータは、アップコンバージョン機能のために必要とされる非動き補償データと同等である。それ故、このデータは、多重化の次の段階においてバッファリングされ且つ再び用いられることが可能である。これは、ほんの小さいバッファ（動きベクトルが２ｘ２画素ブロックに有効であるとき、理論的最小は２ｘ２画素ブロックである）のみを必要とする。
【００３５】
動き補償ブロック２５の分解図において、２つの探索領域（ｍｅｍ）２６および２７は、入力画像１３、１２の関連データ、即ち、動きベクトルにおいてアクセス可能である周囲の画像領域を伴う現時点の位置を記憶するために用いられる。一旦、このデータがロードされると、動き補償ブロックの他の部分は、必要とされる全ての出力画像の現時点の一を生成するために、複数回、アクティブにされることが可能である。
【００３６】
参照文字Ａをもつブロックの一部のみが、回帰出力画像１４を計算するために実行される。動き補償ブロック２５は、計算された回帰画像が記憶される付加的なローカルバッファ３３を有する。回帰出力画像１４に対しては、Ｔｐｏｓの値は１とされる（現時点の画像の位置）。
【００３７】
表示出力ｄｐ１、ｄｐ２の計算のために、両方の部分ＡおよびＢが実行され、バッファ３３のみが読み出される。２つの表示出力ｄｐ１、ｄｐ２（または、表示パイプ）を有することにより、入力画像レートである出力画像レートを、１度または２度、得ることが可能である。他の因子が必要である（３または４でさえ）とき、本発明の装置は、他の多数の表示パイプを備えるために適合されることができることが理解されるであろう。
【００３８】
表３は、表１および２におけるように比較可能な方式で、図５の実施形態のための帯域の計算を示している。
【００３９】
【表３】
2005510188.tif 000007
表３から理解できるように、帯域の節約は、理論的最小の場合について、３００／１４０の率である。
【００４０】
図５に示している実施形態においては、付加的なハイウェイ帯域の消費を伴うことなく、プログレッシブ領域に付加的処理を付加することができる。動き補償時間的ノイズの減少３４（ＴＮＲ）は、そのような処理の例である。
【００４１】
また、表示出力ｄｐ１、ｄｐ２は、アップコンバージョン機能のプログレッシブ出力から垂直方向の帯域が制限されたインターレース信号を出力するために、例えば、縦方向のフィルタリング３５（ＶＰＲ）のような付加的な後処理機能を有することが可能である。
表示出力ｄｐ１、ｄｐ２は回帰ループから独立しているため、サンプリンググリッドは、この機能を用いて変化されることが可能である。また、垂直方向のフィルタリングは、垂直方向に画像をスケーリングするために用いられることが可能である。
【００４２】
回帰出力画像は特定のアプリケーションにおいてはその機能を無効にする。これは、回帰出力画像がメモリ２０において記憶される必要がないように、付加的な帯域を節約する。しかしながら、そのようなアプリケーションにおいては、前のメモリバッファ２６は、前の回帰出力画像の代わりに前の入力画像を用いて満たされる。この場合、回帰デインターレース回路は、画像品質を低減する横断方向のデインターレース回路として機能する必要がある。しかしながら、この実施形態は、画像品質の適切な劣化を伴う帯域スケーラビリティを可能にする。特に、１つの共通バックグラウンドメモリ２０を使用する多機能を有するシステムにおいては、この実施形態は、本発明の装置のアプリケーションの自由度と範囲をエンハンスすることができる。
【００４３】
この入力映像システムは、同じ画像シーケンスの輝度およびクロミナンス信号のような多重化ストリームとすることが可能である。それ故、本発明の装置３０は、粗い利得多重化モードにおいて用いられることが可能である。本発明の装置３０は、２度、アクティブにされることができ、１度は輝度データに対してであり、他の１度はクロミナンスデータに対してである。この優位性は、１つのハードウェア（装置３０）を、輝度およびクロミナンス信号の両方を非常に効率的に処理するために用いることができることである。
【００４４】
他の実施形態においては、動き推定機能を、例えば、動き推定回路１６を導入することにより、信号処理装置３０に付加することが可能である。これは、動き推定または動き補償のどちらかを実行するために１つのハードウェアを用いることを可能にし、同じローカルオンボードバッファを再び用いることを可能にする。勿論、動き推定および動き補償は実行するために異なる回路を必要とするが、バックグラウンドメモリ２０からの画像データのアドレッシングおよびローディングは類似している。動き推定回路１６は、前の画像および現時点の画像と、前に計算された（および記憶された）動きベクトルとを必要とする。その結果、当たらし動きベクトルが出力される。
【００４５】
それ故、粗い利得多重化モードにおいては、本発明の装置３０は、３サイクル、即ち動
き推定、輝度データに関する動き補償およびクロミナンスデータに関する動き補償で動作することが可能である。これは、異なる映像信号が本発明の信号処理装置により処理される他の多重化モードにおいて適用されるさえ可能である。それ故、１フィールド時間（代表的には２０ミリ秒）における２データストリームの処理は、本発明の装置３０を６回アクティブにすること（または、サイクル）、即ち、ＭＥ−１、ＭＣ−Ｙ−１、ＭＣ−ＵＶ−１、ＭＥ−２、ＭＣ−Ｙ−２、ＭＣ−ＵＶ−２を必要とする。そのデータストリームのための動き補償の前に特定データストリームのための動き推定が生じることが唯一の制約である。これは、本発明の装置３０が分離した実施（または、サイクル）の間のいずれの状態をも必要としないために、可能である。
【００４６】
当業者にとって、本発明の範囲から逸脱することなく、種々の変更および修正を施すことが可能であることは明白である。例えば、第３の探索領域は、デインターレーシング計算およびアップコンバージョン計算において次の画像を含むことがまた可能である各々の実施形態に含まれることが可能である。
【図面の簡単な説明】
【００４７】
【図１】本発明で用いる種々の入力画像および出力画像を示す模式的図である。
【図２】デインターレース画像および時間的補間画像を実現するための動き補償機能    の実行を示す模式図である。
【図３】図２のシステムに従った種々の入力画像および出力画像を示す図である。
【図４】本発明の第１実施形態の模式図である。
【図５】本発明の第２実施形態の模式図である。
【図１】
2005510188.tif 000008
【図２】
2005510188.tif 000009
【図３】
2005510188.tif 000010
【図４】
2005510188.tif 000011
【図５】
2005510188.tif 000012
【国際調査報告】
2005510188.tif 000013
2005510188.tif 000014