(57)【要約】  本発明の液晶表示装置は、ソースバスライン（Ｓｎ）に供給される映像信号に応じた電圧が画素電極（１０１）に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、上記非書込み期間に、上記ソースバスライン（Ｓｎ）に対して上記対向電極（１０３）に供給されている信号と同相または逆相の信号が供給される。これにより、ソースバスライン（Ｓｎ）と対向電極（１０３）との間で生じる電位差を一定に保つことが可能となる。よって、ソースバスラインと対向電極との間で生じるフリッカを抑制することで、表示品位の高い液晶表示装置を実現できる。
2011077825.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス基板と対向基板との間に液晶容量が封入された液晶表示装置において、
上記アクティブマトリクス基板には、複数のデータ信号配線と複数の走査信号配線との交差部にそれぞれ対応してマトリクス状に配置された画素電極が形成され、
上記対向基板には、上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記液晶容量に印加する対向電極が形成され、
上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、
上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同相または逆相の信号が供給されることを特徴とする液晶表示装置。
【請求項２】
上記データ信号配線を駆動するデータ信号配線駆動回路として、当該データ信号配線に対して、ハイレベルの信号またはローレベルの信号の何れかの信号を出力するバイナリドライバが設けられ、
上記バイナリドライバは、
上記データ信号配線に対して、上記書込み期間から非書込み期間に切り換わるタイミングで、ハイレベルの信号またはローレベルの信号の何れかの信号から、上記対向電極に供給されている信号と同相または逆相の信号に切り換えて出力することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
上記対向電極に印加される信号と同相または逆相の信号を上記画素電極に供給する信号供給回路が設けられ、
上記バイナリドライバは、上記信号供給回路から画素電極に供給される信号を、上記非書込み期間にデータ信号配線に出力する信号とすることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
アクティブマトリクス基板と対向基板との間に、電圧無印加時に液晶分子の配列が不規則な状態となる第１表示状態と、電圧印加時に液晶分子の配列が規則的な状態となる第２表示状態となる光拡散型液晶を封入してなる液晶表示装置において、
上記アクティブマトリクス基板には、
表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数のデータ信号配線と、
上記複数のデータ信号配線と交差する複数の走査信号配線と、
上記複数のデータ信号配線と上記複数の走査信号配線との交差点にそれぞれ対応してマトリクス状に配置された画素電極と、
上記画素電極毎に設けられ、上記データ信号配線によって伝達される映像信号に基づいて、上記第１表示状態を実現するための第１表示データを、第１供給配線を介して取り込むと共に、上記第２表示状態を実現するための第２表示データを、第２供給配線を介して取り込み、それぞれのデータを記憶する表示データ記憶回路とが形成され、
上記対向基板には、
上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記光拡散型液晶に印加する対向電極が形成され、
上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、
上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同相または逆相の信号が供給されることを特徴とする液晶表示装置。
【請求項５】
上記走査信号配線を駆動する走査信号配線駆動回路を備え、
上記走査信号配線駆動回路は、
映像信号の書込み対象となる画素電極の位置情報に応じて、上記走査信号配線を選択的に駆動することを特徴とする請求項１〜４の何れか１項に記載の液晶表示装置。
【請求項６】
アクティブマトリクス基板と対向基板との間に液晶容量が封入された液晶表示装置の駆動方法において、
上記アクティブマトリクス基板には、複数のデータ信号配線と複数の走査信号配線との交差部にそれぞれ対応してマトリクス状に配置された画素電極が形成され、
上記対向基板には、上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記液晶容量に印加する対向電極が形成され、
上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、
上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同相または逆相の信号を供給することを特徴とする液晶表示装置の駆動方法。
【請求項７】
アクティブマトリクス基板と対向基板との間に、電圧無印加時に液晶分子の配列が不規則な状態となる第１表示状態と、電圧印加時に液晶分子の配列が規則的な状態となる第２表示状態となる光拡散型液晶を封入してなる液晶表示装置の駆動方法であって、
上記アクティブマトリクス基板には、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数のデータ信号配線と、上記複数のデータ信号配線と交差する複数の走査信号配線と、上記複数のデータ信号配線と上記複数の走査信号配線との交差点にそれぞれ対応してマトリクス状に配置された画素電極と、上記画素電極毎に設けられ、上記データ信号配線によって伝達される映像信号に基づいて、上記第１表示状態を実現するための第１表示データを、第１供給配線を介して取り込むと共に、上記第２表示状態を実現するための第２表示データを、第２供給配線を介して取り込み、それぞれのデータを記憶する表示データ記憶回路とが形成され、
上記対向基板には、上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記光拡散型液晶に印加する対向電極が形成され、
上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、
上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同相または逆相の信号を供給することを特徴とする液晶表示装置の駆動方法。
【請求項８】
請求項１または４に記載の液晶表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ機能を有する液晶表示装置に関する。
【背景技術】
【０００２】
近年、携帯電話に代表される携帯端末においては、多機能化に伴う消費電力の増加が問題になっている。そこで、携帯端末において少しでも消費電力を低減させるために、特に電力消費の多い表示部を構成している液晶表示装置における省電力化が図られている。【０００３】
液晶表示装置において、消費電力を低減するために、例えば、携帯電話において時刻表示など画像変化の少ない画面の表示が行われる際に、画素を表示するための画素形成部内の液晶容量に映像信号を書き込む周期を長くすることが行われている。【０００４】
ところが、液晶容量への映像信号の書込み周期を長くすると、液晶容量において長時間、印加された電圧が保持されなければならない。このため、上述のような液晶表示装置には、液晶容量に印加された電圧が保持されるように、各画素形成部にメモリ機能を有する回路（以下、画素メモリ回路と称する）が設けられている。【０００５】
このような画素メモリ回路を内蔵した液晶表示装置は、例えば、特許文献１に開示された表示装置を挙げることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】日本国公開特許公報「特開２００７−２８６２３７（２００７年１１月１日公開）」
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、一般的な液晶表示装置において、ソースバスラインは、画素電極間に設けられており、その上にブラックマトリクスが形成されているので、ソースバスラインと対向電極との間で生じる電位差に起因する、当該ソースバスライン上のフリッカを上記ブラックマトリクスにより見えないように隠すことができる。【０００８】
ところが、上述のように、ブラックマトリクスによりソースバスライン上のフリッカを見えないようすることが可能であるが、ブラックマトリクスを設けないような場合では、ソースバスラインと対向電極との間で生じる電位差が一定でないとフリッカが見えてしまう。【０００９】
また、ソースバスライン上にブラックマトリクスが設けられていても、きちんとした位置に設けられていなければ、ソースバスライン上で生じるフリッカが見えてしまう。つまり、ソースバスライン上でフリッカが生じてしまうと、ブラックマトリクスが設けられていたとしてもフリッカが見えてしまう虞がある。【００１０】
通常、画素電極１０１と対向電極１０３は、液晶が劣化しないように一定周期で反転動作している信号（電圧）が印加されている。そして、画素電極１０１と対向電極１０３は、例えば図５の（ａ）に示すように、常に一定の電位差となるように同相または逆相の信号が印加されている。ここで、図５の（ａ）に示す例では、画素電極１０１と対向電極１０３との間に介在している液晶に印加される電圧、すなわち液晶印加電圧は０Ｖ（白表示：ノーマリホワイトの場合）となる。このため、画素電極１０１と対向電極１０３との間では電位差の変動に起因するフリッカは生じない。【００１１】
これに対して、バイナリドライバの出力信号ラインであるソースバスラインに供給される信号は、常に、”Ｈ”（黒表示を選択するハイレベルの信号）か、”Ｌ”（白表示を選択するローレベルの信号）かのいずれかの信号に固定されている。このため、対向電極１０３に、上述したように一定周期で反転動作している信号が印加されていれば、例えば図５の（ｂ）に示すように、ソースバスラインＳｎと対向電極１０３との間に生じる電位差は変動する。ここで、図５の（ｂ）に示す例では、ソースバスラインＳｎと対向電極１０３との間に介在している液晶に印加される電圧、すなわち液晶印加電圧は０Ｖと５Ｖを繰り返すようになる。このため、ソースバスラインＳｎと対向電極１０３との間では電位差の変動に起因するフリッカが生じる。【００１２】
従って、ソースバスラインＳｎと対向電極１０３との間の電位差に変動が生じてしまうとフリッカが発生し、ブラックマトリクスの有無に関わらず見えてしまう場合があり、表示品位を低下させるという問題が生じる。【００１３】
本願発明は、上記の問題点に鑑みなされたものであって、その目的は、ソースバスラインと対向電極との間で生じるフリッカを抑制することで、ソースバスライン上にブラックマトリックスの有無に関わらず、フリッカの見えない表示品位の高い液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、アクティブマトリクス基板と対向基板との間に液晶容量が封入された液晶表示装置において、上記アクティブマトリクス基板には、複数のデータ信号配線と複数の走査信号配線との交差部にそれぞれ対応してマトリクス状に配置された画素電極が形成され、上記対向基板には、上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記液晶容量に印加する対向電極が形成され、上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同相または逆相の信号が供給されることを特徴としている。【００１５】
また、本発明の液晶表示装置の駆動方法は、アクティブマトリクス基板と対向基板との間に液晶容量が封入された液晶表示装置の駆動方において、上記アクティブマトリクス基板には、複数のデータ信号配線と複数の走査信号配線との交差部にそれぞれ対応してマトリクス状に配置された画素電極が形成され、上記対向基板には、上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記液晶容量に印加する対向電極が形成され、上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同相または逆相の信号を供給することを特徴としている。【００１６】
上記の構成によれば、データ信号配線に対する映像信号の非書込み期間に、当該データ信号線に対して、上記対向電極に供給されている信号と同相または逆相の信号が供給されることで、データ信号配線と上記対向電極との間の電位差を一定にすることができる。これにより、上記非書込み期間に、データ信号配線上において、電位差が一定でないことに起因するフリッカの発生を抑制できるので、フリッカによる表示品位の低下を抑制することができる。【００１７】
本発明の他の液晶表示装置は、アクティブマトリクス基板と対向基板との間に、電圧無印加時に液晶分子の配列が不規則な状態となる第１表示状態と、電圧印加時に液晶分子の配列が規則的な状態となる第２表示状態となる光拡散型液晶を封入してなる液晶表示装置において、上記アクティブマトリクス基板には、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数のデータ信号配線と、上記複数のデータ信号配線と交差する複数の走査信号配線と、上記複数のデータ信号配線と上記複数の走査信号配線との交差点にそれぞれ対応してマトリクス状に配置された画素電極と、上記画素電極毎に設けられ、上記データ信号配線によって伝達される映像信号に基づいて、上記第１表示状態を実現するための第１表示データを、第１供給配線を介して取り込むと共に、上記第２表示状態を実現するための第２表示データを、第２供給配線を介して取り込み、それぞれのデータを記憶する表示データ記憶回路とが形成され、上記対向基板には、上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記光拡散型液晶に印加する対向電極が形成され、上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同相または逆相の信号が供給されることを特徴としている。【００１８】
また、本発明の液晶表示装置の駆動方法は、アクティブマトリクス基板と対向基板との間に、電圧無印加時に液晶分子の配列が不規則な状態となる第１表示状態と、電圧印加時に液晶分子の配列が規則的な状態となる第２表示状態となる光拡散型液晶を封入してなる液晶表示装置の駆動方法であって、上記アクティブマトリクス基板には、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数のデータ信号配線と、上記複数のデータ信号配線と交差する複数の走査信号配線と、上記複数のデータ信号配線と上記複数の走査信号配線との交差点にそれぞれ対応してマトリクス状に配置された画素電極と、上記画素電極毎に設けられ、上記データ信号配線によって伝達される映像信号に基づいて、上記第１表示状態を実現するための第１表示データを、第１供給配線を介して取り込むと共に、上記第２表示状態を実現するための第２表示データを、第２供給配線を介して取り込み、それぞれのデータを記憶する表示データ記憶回路とが形成され、上記対向基板には、上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記光拡散型液晶に印加する対向電極が形成され、上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同相または逆相の信号を供給することを特徴としている。【００１９】
上記の構成によれば、データ信号配線に対する映像信号の非書込み期間に、当該データ信号線に対して、上記対向電極に供給されている信号と同相または逆相の信号が供給されることで、データ信号配線と上記対向電極との間の電位差を一定にすることができる。これにより、上記非書込み期間に、データ信号配線上において、電位差が一定でないことに起因するフリッカの発生を抑制できるので、フリッカによる表示品位の低下を抑制することができる。
【発明の効果】
【００２０】
本発明の液晶表示装置は、複数のデータ信号配線と複数の走査信号配線との交差部にそれぞれ対応してマトリクス状に配置された画素電極が形成されたアクティブマトリクス基板と、上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記液晶に印加する対向電極が形成された対向基板と、上記アクティブマトリクス基板と対向基板との間に封入された液晶とを備え、上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同相または逆相の信号が供給されることで、データ信号配線に対する映像信号の非書込み期間に、当該データ信号線に対して、上記対向電極に供給されている信号と同相または逆相の信号が供給される。これにより、データ信号配線と上記対向電極との間の電位差を一定にすることができるので、上記非書込み期間に、データ信号配線上において、電位差が一定でないことに起因するフリッカの発生を抑制できる。この結果、フリッカによる表示品位の低下を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る液晶表示装置の概略構成を示すブロック図である。
【図２】図１に示す液晶表示装置のアクティブエリアの要部を示す概略平面図である。
【図３】図２に示すアクティブエリアの１画素の概略構成図である。
【図４】図２に示すアクティブエリアの概略断面図である。
【図５】（ａ）は、対向電極と画素電極との電位差を示す波形図であり、（ｂ）は、対向電極とソースバスラインとの電位差を示す従来の波形図であり、（ｃ）は、対向電極とソースバスラインとの電位差を示す本発明の波形図である。
【図６】対向電極印加用信号Ｖｃｏｍ、黒書込用信号ＶＡ、白書込用信号ＶＢの反転周期を示す波形図である。
【図７】図１に示す液晶表示装置に備えられた極性コントローラの回路図である。
【図８】図１に示す液晶表示装置に備えられたバイナリドライバの回路の一例を示す回路図である。
【図９】図８に示す回路構成のバイナリドライバを駆動する際の各種信号のタイミングチャートである。
【図１０】図１に示す液晶表示装置に備えられたバイナリドライバの回路の他の例を示す回路図である。
【図１１】図１０に示す回路構成のバイナリドライバを駆動する際の各種信号のタイミングチャートである。
【図１２】本発明の実施形態に係る他の液晶表示装置の概略構成を示すブロック図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について、詳細に説明する。
【００２３】
（液晶表示装置の概要）
図１は、本願発明の液晶表示装置の一例を示す概略ブロック図である。
【００２４】
図２は、液晶表示装置の表示パネルの概略構成図である。
【００２５】
図３は、表示パネルの１画素の概略構成図である。
【００２６】
図１に示すように、本実施の形態に係る液晶表示装置１は、表示パネル１０と、当該表示パネル１０を駆動するための電源２０とを備えている。
【００２７】
上記表示パネル１０は、アクティブエリア１１、ゲートドライバ（走査信号配線駆動回路）１２、バイナリドライバ１３（データ信号配線駆動回路）、極性コントローラ（信号供給回路）１４、タイミングジェネレータ１５を備えている。なお、上記アクティブエリア１１における画素数は、縦×横＝３２０ドット×２４０ドットとする。
【００２８】
上記表示パネル１０は、図２に示すように、ソースバスラインＳｎ（データ信号配線）と、ゲートバスラインＧｎ（走査信号配線）との交差部にスイッチング素子１０２を介して画素電極１０１が形成された画素がマトリクス状に配置された構造となっている。なお、図２では、説明の便宜上、後述する画素メモリ回路については省略している。
【００２９】
上記画素は、図３に示すように、ソースバスラインＳｎとゲートバスラインＧｎとの交差部に設けられたＰ型ＴＦＴとＮ型ＴＦＴとからなるＣＭＯＳ型ＴＦＴからなるスイッチング素子１０２と、当該スイッチング素子１０２のドレイン電極に接続されたメモリ回路１０５と、当該メモリ回路１０５の出力側にスイッチング素子１０６を介して接続された画素電極１０１とを備えた構造となっている。画素電極１０１と対向電極１０３との間には液晶容量１０４が介在され、画素電極１０１の印加電圧と対向電極１０３の印加電圧との電位差が液晶印加電圧として液晶容量１０４に印加されるようになっている。
【００３０】
上記スイッチング素子１０６は、メモリ回路１０５からの出力に応じて、上記画素電極１０１に供給される信号を、黒書込み用の信号（以下、黒書込用信号ＶＡと称する）と、白書込み用の信号（以下、白書込用信号ＶＢと称する）とを切り換えるようになっている。
【００３１】
上記画素では、ゲートバスラインＧｎに印加されている走査信号によりスイッチング素子１０２をオンすることで、ソースバスラインＳｎに印加されている映像信号をメモリ回路１０５に出力するようになっている。
【００３２】
上記走査信号は、上記ゲートドライバ１２によりゲートバスラインＧｎに印加され、上記映像信号は、上記バイナリドライバ１３によりソースバスラインＳｎに印加されている。
【００３３】
上記ゲートドライバ１２は、各ゲートバスラインを１水平走査期間ずつ順次に選択するために、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号の各ゲートバスラインへの印加を１垂直走査期間を周期として繰り返す。つまり、ゲートドライバ１２は、各ゲートバスラインＧｎを１水平走査期間ずつ順次に選択する駆動方式を採用していることになる。
【００３４】
上記バイナリドライバ１３は、デジタル映像信号ＤＶ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ＳＣＫＢおよびモード信号ＭＯＤＥ、ＭＯＤＥＢを受け取り、各ソースバスラインに駆動用の映像信号を印加する。
【００３５】
上記バイナリドライバ１３は、さらに、上述した黒書込用信号ＶＡ及び白書込用信号ＶＢが入力され、上記映像信号の換わりに黒書込用信号ＶＡまたは白書込用信号ＶＢをソースバスラインＳｎに印加するようになっている。
【００３６】
上記黒書込用信号ＶＡ及び白書込用信号ＶＢは、上記極性コントローラ１４から出力されている。極性コントローラ１４からは、上述したように、画素電極１０１に印加するために、アクティブエリア１１にも黒書込用信号ＶＡ及び白書込用信号ＶＢを出力している。
【００３７】
上記極性コントローラ１４は、上記タイミングジェネレータ１５から出力されるフレーム信号ＦＲＡＭＥと上記電源２０から供給される電源ＶＤＤと電源ＶＳＳとにより、対向電極印加用信号Ｖｃｏｍと、黒書込用信号ＶＡ及び白書込用信号ＶＢを生成している。この極性コントローラ１４の詳細については後述する。
【００３８】
上記タイミングジェネレータ１５は、外部から送られる画像データＤＡＴと表示モード指示信号Ｍとを受け取り、デジタル映像信号ＤＶを生成し、バイナリドライバ１３に出力するようになっている。
【００３９】
また、上記タイミングジェネレータ１５は、パネル外部から入力されるシリアルデータＳＩ、シリアルクロックＳＣＬＫ、および、シリアルチップセレクト信号ＳＣＳから、モード信号ＭＯＤＥ、ＭＯＤＥＢ、フレーム信号ＦＲＡＭＥ、ソースクロック（データ信号線ドライバのシフトレジスタを動作させるクロック信号としてのタイミング信号）ＳＣＫ・ＳＣＫＢ、ソーススタートパルス（水平期間のタイミング信号）ＳＳＰ、ゲートクロック（ゲート信号線ドライバのシフトレジスタに入力するタイミング信号）ＧＣＫ、ゲートスタートパルスＧＳＰを生成する。
【００４０】
タイミングジェネレータ１５からバイナリドライバ１３へは、ソーススタートパルスＳＳＰが供給され、タイミングジェネレータ１５からゲートドライバ１２へは、ゲートクロックＧＣＫ、ゲートスタートパルスＧＳＰが供給され、タイミングジェネレータ１５から極性コントローラ１４へは、フレーム信号ＦＲＡＭＥが供給される。なお、ソースクロックＳＣＫ・ＳＣＫＢはバイナリドライバ１３のシフトレジスタを動作させるクロック信号となる。
【００４１】
（フリッカ対策）
上記表示パネル１０は、図４に示すように、アクティブマトリクス基板１０ａと対向基板１０ｂとの間に液晶容量１０４が封入されている。上記アクティブマトリクス基板１０ａには、複数のソースバスラインＳｎと複数のゲートバスラインＧｎ（図示せず）との交差部にそれぞれ対応してマトリクス状に配置された画素電極１０１が形成されており、上記対向基板１０ｂには、上記アクティブマトリクス基板１０ａの画素電極１０１に対向し、当該画素電極１０１に印加される電圧に同期して対向電圧を上記液晶容量１０４に印加する対向電極１０３が形成されている。
【００４２】
図４に示す表示パネル１０では、ソースバスラインＳｎ上にはブラックマトリクスが設けられていないため、当該ソースバスライン上で生じるフリッカが見えてしまう。
【００４３】
図５の（ａ）〜図５の（ｃ）は、非書込み期間における、対向電極１０３と画素電極１０１、対向電極とソースバスラインＳｎの間の電位差を示すタイミングチャートである。
【００４４】
上記画素電極１０１と対向電極１０３は、液晶が劣化しないように一定周期で反転動作している信号（電圧）が印加されている。そして、画素電極１０１と対向電極１０３は、図５の（ａ）に示すように、常に一定の電位差となるように同じ周期で同じタイミングで反転動作している信号（同相の信号）が印加されている。ここで、図５の（ａ）に示す例では、画素電極１０１と対向電極１０３との間に介在している液晶に印加される電圧、すなわち液晶印加電圧は０Ｖ（白表示：ノーマリホワイトの場合）となる。このため、画素電極１０１と対向電極１０３との間では電位差の変動に起因するフリッカは生じない。
【００４５】
これに対して、バイナリドライバ１３の出力信号ラインであるソースバスラインＳｎは、常に、”Ｈ”（黒表示を選択するハイレベルの信号）か、”Ｌ”（白表示を選択するローレベルの信号）かのいずれかの信号に固定されている。このため、対向電極１０３が上述したように一定周期で反転動作している信号が印加されていれば、図５の（ｂ）に示すように、ソースバスラインＳｎと対向電極１０３との間では電位差が変動する。ここで、図５の（ｂ）に示す例では、ソースバスラインＳｎと対向電極１０３との間に介在している液晶容量１０４に印加される電圧、すなわち液晶印加電圧は０Ｖと５Ｖを繰り返すことになる。このため、ソースバスラインＳｎと対向電極１０３との間では電位差の変動に起因するフリッカが生じる。
【００４６】
そこで、上記構成の液晶表示装置１では、図５の（ｃ）に示すように、ソースバスラインＳｎと対向電極１０３との間の電位差が一定になるような信号を当該ソースバスラインＳｎに供給するようにしている。ここでは、ソースバスラインＳｎに供給する信号は、対向電極１０３に供給されている信号と同じタイミングで同じ極性に反転する同相の信号、または逆の極性に反転する逆相の信号であることが好ましい。このような同相または逆相の信号としては、本実施形態では、上述した極性コントローラ１４から出力される黒書込用信号ＶＡまたは白書込用信号ＶＢを用いる。図５の（ｃ）では、ソースバスラインＳｎに白書込用信号ＶＢが供給された例を示している。すなわち、ソースバスラインＳｎと対向電極１０３との間の電位差が０Ｖ、すなわち液晶印加電圧が０Ｖで一定に保たれていることを示している。
【００４７】
ここで、本実施の形態では、上記対向電極印加用信号Ｖｃｏｍ、黒書込用信号ＶＡ、白書込用信号ＶＢは何れも０Ｖから５Ｖまでの幅で反転するものとする。図６は、対向電極印加用信号Ｖｃｏｍと白書込用信号ＶＢとが同相、対向電極印加用信号Ｖｃｏｍと黒書込用信号ＶＡとが逆相となっていることを示している。つまり、対向電極印加用信号Ｖｃｏｍと同相の信号が白書込用信号ＶＢであるので、上述したように、非書込み期間中に、ソースバスラインＳｎに白書込用信号ＶＢを供給することで、対向電極１０３とソースバスラインＳｎとの間における電位差を一定（０Ｖ）にしている。
【００４８】
ここで、上記ソースバスラインＳｎに供給される映像信号に応じた電圧が上記画素電極１０１に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間とする。
【００４９】
上記構成の液晶表示装置及びその駆動方法によれば、ソースバスラインＳｎに対する映像信号の非書込み期間に、当該ソースバスラインＳｎに対して、上記対向電極１０３に供給されている信号と同相または逆相の信号が供給されることで、ソースバスラインＳｎと上記対向電極１０３との間の電位差を一定にすることができる。これにより、上記非書込み期間に、ソースバスラインＳｎ上において、電位差が一定でないことに起因するフリッカの発生を抑制できるので、フリッカによる表示品位の低下を抑制することができる。
【００５０】
従って、図４に示すように、ソースバスラインＳｎ上にブラックマトリックスが設けられていないような場合であっても、当該ソースバスラインＳｎと対向電極１０３との電位差を一定に保つようにすれば、フリッカの発生を抑制できる。これにより、ソースバスラインＳｎ上のフリッカが見えないようになるので、フリッカによる表示品位の低下を抑制することができる。
【００５１】
上記対向電極印加用信号Ｖｃｏｍ、黒書込用信号ＶＡ、白書込用信号ＶＢの生成は、上述したように、極性コントローラ１４により行われる。
【００５２】
図７は、極性コントローラ１４の具体的な回路を示す。
【００５３】
上記極性コントローラ１４では、フレーム信号ＦＲＡＭＥがバッファを通して、それぞれＣ接点相当のスイッチＳＷ１・ＳＷ２・ＳＷ３の制御信号として入力される。スイッチＳＷ１・ＳＷ２・ＳＷ３は、順に対向電極印加用信号Ｖｃｏｍ、黒書込用信号ＶＡ、白書込用信号ＶＢの電圧を出力するスイッチである。フレーム信号ＦＲＡＭＥがＨｉｇｈとＬｏｗとで切り替わる度に、スイッチＳＷ１・ＳＷ２・ＳＷ３は、順に電源ＶＤＤ・ＶＳＳ・ＶＤＤの組み合わせと、電源ＶＳＳ・ＶＤＤ・ＶＳＳの組み合わせとの間で切り替わるように電源を選択する。これにより、上記極性コントローラ１４から、対向電極印加用信号Ｖｃｏｍ、黒書込用信号ＶＡ、白書込用信号ＶＢが、図６に示すような反転周期で出力される。
【００５４】
（バイナリドライバの説明）
図８は、バイナリドライバ１３の概略構成を示すブロック図を示す。
【００５５】
図９は、図８に示すバイナリドライバ１３における信号のタイミングチャートを示す。
【００５６】
ここで、上記バイナリドライバ１３は、アクティブエリア１１の横の画素数（２４０）に対応する２４０個に１段加えた２４１個のシフトレジスタを備えている。第０段のシフトレジスタを除いて、第１段のシフトレジスタ〜第２４０段のシフトレジスタの出力は、それぞれデジタル映像信号ＤＶをラッチするためのラッチ回路に接続されている。
【００５７】
すなわち、各シフトレジスタには、ソースクロック信号ＳＣＫ、ＳＣＫＢが入力され、第１段のシフトレジスタ〜第２４０段のシフトレジスタの出力は、それぞれに対応したラッチ回路に接続される。ラッチ回路は、シフトレジスタの出力に基づいて、デジタル映像信号ＤＶをラッチしてソースバスラインＳｎに接続されている信号配線ＳＬ＜ｎ＞に出力される。ここで、上記ｎは、１〜２４０の整数である。
【００５８】
上記バイナリドライバ１３は、通常のバイナリドライバと異なり、ラッチ回路と、その出力先である信号配線ＳＬ＜ｎ＞との間に、デジタル映像信号ＤＶと、白書込用信号ＶＢとを切り換える切換部Ａが設けられている。
【００５９】
上記切換部Ａは、２つのＣＭＯＳ型ＴＦＴからなるスイッチング素子が直列に設けられ、デジタル映像信号ＤＶと、白書込用信号ＶＢとを切り換える。具体的には、前段のスイッチング素子のソース電極は白書込用信号ＶＢに接続され、２つのゲート電極はモード信号ＭＯＤＥとその反転信号であるモード信号ＭＯＤＥＢとにそれぞれ接続され、ドレイン電極は信号配線ＳＬに接続されている。後段のスイッチング素子のソース電極はラッチ回路の出力が接続され、２つのゲート電極はモード信号ＭＯＤＥＢとその反転信号であるモード信号ＭＯＤＥとにそれぞれ接続され、ドレイン電極は信号配線ＳＬに接続されている。
【００６０】
従って、上記切換部Ａでは、モード信号ＭＯＤＥが”Ｈｉｇｈ”レベルのとき、当然モード信号ＭＯＤＥＢは”Ｌｏｗ”レベルであるので、前段のスイッチング素子がＯＮ状態になり、後段のスイッチング素子がＯＦＦ状態となる。この場合、信号配線ＳＬに出力されるのは、白書込用信号ＶＢとなる。
【００６１】
また、モード信号ＭＯＤＥが”Ｌｏｗ”レベルのとき、モード信号ＭＯＤＥＢは”Ｈｉｇｈ”レベルであるので、前段のスイッチング素子がＯＦＦ状態になり、後段のスイッチング素子がＯＮ状態となる。この場合、信号配線ＳＬに出力されるのはラッチ回路にてラッチされたデジタル映像信号ＤＶである。
【００６２】
上記モード信号ＭＯＤＥが”Ｈｉｇｈ”レベルになるタイミングは、図９に示すように、１フレーム分のデータを書込み、次のフレームのデータ書込み開始までのデータの非書込み期間（図では領域Ｂにおけるデータ保持期間が相当）に切り替わるときとなる。
【００６３】
この非書込み期間において信号配線ＳＬに出力される白書込用信号ＶＢは、図６に示すように、対向電極印加用信号Ｖｃｏｍと同相であるので、信号配線ＳＬに接続されたソースバスラインＳｎと対向電極１０３との電位差は一定となる。図９では、領域Ｂにおいて、電位差（Ｖｃｏｍ／ＶＢ）が一定になっていることを示している。つまり、上記電位差が、図５（ｃ）に示すような関係となっていることを示している。
【００６４】
図８に示すバイナリドライバ１３の場合、切換対象となっている信号が、対向電極印加用信号Ｖｃｏｍと同相である白書込用信号ＶＢとなっているが、図６に示すように、対向電極印加用信号Ｖｃｏｍの逆相の黒書込用信号ＶＡであってもよい。
【００６５】
上記のように、バイナリドライバ１３によって、ソースバスラインＳｎに対して、書込み期間から非書込み期間に切り換わるタイミングで、ハイレベルの信号（黒書込用信号ＶＡ）またはローレベルの信号（白書込用信号ＶＢ）の何れかの信号から、上記対向電極１０３に供給されている信号と同相（または逆相）の信号が切り換えられて出力されるので、ソースバスラインＳｎと対向電極１０３との間で生じる電位差を非書込み期間の開始直後から一定にすることが可能となる。これにより、非書込み期間に生じるフリッカを確実に抑制できるので、表示品位をさらに向上させることが可能となる。
【００６６】
しかも、上記極性コントローラ１４から画素電極１０１に供給される信号を、上記非書込み期間にソースバスラインＳｎに出力する信号としているので、信号の共通化を図ることができる。これにより、非書込み期間にソースバスラインＳｎに出力する信号を別途設ける必要がなく、既存の回路をそのまま使用することができるので、製造費を抑えて、且つ、装置の小型化を図ることが可能となる。
【００６７】
なお、図８に示すバイナリドライバ１３の場合、シフトレジスタを用いてラッチ回路によるデジタル映像信号ＤＶのラッチを行っているが、これに限定されるものではなく、例えば、図１０に示すバイナリドライバ１１３のように、シフトレジスタを用いないでラッチ回路によるデジタル映像信号ＤＶのラッチを行うようにしてもよい。
【００６８】
図１０に示すバイナリドライバ１１３では、デジタル映像信号ＤＶを３つずつの８０のグループ（Ｖ１〜Ｖ８０）に分けている。つまり、一つのデジタル映像信号ＤＶ（Ｖ１）が３つのラッチ回路に出力されているので、各ラッチ回路にはソース用の３種類のスイッチング信号ＳＳＷ１、ＳＳＷ２、ＳＳＷ３がそれぞれ入力されている。
【００６９】
上記のスイッチング信号ＳＳＷ１、ＳＳＷ２、ＳＳＷ３は、図示しないが、表示パネル１０を駆動するためのドライバＩＣで生成され、当該表示パネル１０に供給される。
【００７０】
なお、図１０に示すバイナリドライバ１１３も、図８に示すバイナリドライバ１３と同様に、ラッチ回路の出力と、白書込用信号ＶＢとを切り換える切換部Ｃを備えている。この切換部Ｃは、図８に示す切換部Ａと同じ構成であるので、詳細な説明は省略する。
【００７１】
また、図１０に示すバイナリドライバ１１３においても、図８に示すバイナリドライバ１３の切換部Ａと同様に、切換部Ｃでは、モード信号ＭＯＤＥが”Ｈｉｇｈ”レベルのとき、当然モード信号ＭＯＤＥＢは”Ｌｏｗ”レベルであるので、前段のスイッチング素子がＯＮ状態になり、後段のスイッチング素子がＯＦＦ状態となる。この場合、信号配線ＳＬに出力されるのは、白書込用信号ＶＢとなる。また、モード信号ＭＯＤＥが”Ｌｏｗ”レベルのとき、モード信号ＭＯＤＥＢは”Ｈｉｇｈ”レベルであるので、前段のスイッチング素子がＯＦＦ状態になり、後段のスイッチング素子がＯＮ状態となる。この場合、信号配線ＳＬに出力されるのはラッチ回路にてラッチされたデジタル映像信号ＤＶ（Ｖ１）である。
【００７２】
上記モード信号ＭＯＤＥが”Ｈｉｇｈ”レベルになるタイミングは、図１１に示すように、１フレーム分のデータを書込み、次のフレームのデータ書込み開始までのデータの非書込み期間（図では領域Ｄにおけるデータ保持期間が相当）に切り替わるときとなる。
【００７３】
この非書込み期間において信号配線ＳＬに出力される白書込用信号ＶＢは、図６に示すように、対向電極印加用信号Ｖｃｏｍと同相であるので、信号配線ＳＬに接続されたソースバスラインＳｎと対向電極１０３との電位差は一定となる。図１１では、領域Ｄにおいて、電位差（Ｖｃｏｍ／ＶＢ）が一定になっていることを示している。つまり、上記電位差が、図５（ｃ）に示すような関係となっていることを示している。
【００７４】
なお、本願発明は、画素電極１０１間にブラックマトリクスが設けられていない場合に有効な発明であるが、ブラックマトリクスは設けられていてもよい。この場合、ブラックマトリクスがフリッカを隠す役目をして、ソースバスラインＳｎ上で生じるフリッカを見え難くするものの、ブラックマトリクスの配置がきちんとしていなければフリッカが見える虞がある。従って、本願発明のように、フリッカを抑制する発明であれば、ブラックマトリクスの有無に関わらず適用することができる。
【００７５】
上述のように、本願発明は、画素電極１０１間にブラックマトリクスが設けられていない場合に特に有効であることから、ブラックマトリクスを設けない狭ピッチの画素配置とする液晶表示装置に有効である。
【００７６】
また、本実施の形態では、液晶については特に限定しないで説明したが、例えば、画素メモリ回路を設けた表示パネルを使用した液晶表示装置において用いられる光拡散型液晶を用いてもよい。特に小型の携帯端末に使用される液晶表示装置などのようにスペースの限られた表示画面において高解像度化を図る液晶表示装置には好適である。
【００７７】
上記光拡散型液晶を用いた液晶表示装置としては、図示しないが、例えば、アクティブマトリクス基板と対向基板との間に、電圧無印加時に液晶分子の配列が不規則な状態となる第１表示状態と、電圧印加時に液晶分子の配列が規則的な状態となる第２表示状態となる光拡散型液晶を封入して構成されている。
【００７８】
上記アクティブマトリクス基板には、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数のデータ信号配線と、上記複数のデータ信号配線と交差する複数の走査信号配線と、上記複数のデータ信号配線と上記複数の走査信号配線との交差点にそれぞれ対応してマトリクス状に配置された画素電極と、上記画素電極毎に設けられ、上記データ信号配線によって伝達される映像信号に基づいて、上記第１表示状態を実現するための第１表示データを、第１供給配線を介して取り込むと共に、上記第２表示状態を実現するための第２表示データを、第２供給配線を介して取り込み、それぞれのデータを記憶する表示データ記憶回路とが形成されている。
【００７９】
上記対向基板には、上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記光拡散型液晶に印加する対向電極が形成されている。
【００８０】
そして、上記構成の液晶表示装置において、図１に示す構成の液晶表示装置と同様に、上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同相（または逆相）の信号が供給される構成となっている。
【００８１】
上記の構成によれば、データ信号配線に対する映像信号の非書込み期間に、当該データ信号線に対して、上記対向電極に供給されている信号と同相（または逆相）の信号が供給されることで、データ信号配線と上記対向電極との間の電位差を一定にすることができる。これにより、上記非書込み期間に、データ信号配線上において、電位差が一定でないことに起因するフリッカの発生を抑制できるので、フリッカによる表示品位の低下を抑制することができる。
【００８２】
なお、本実施形態では、上述したように、ゲートドライバ１２は各ゲートバスラインを１水平走査期間ずつ順次に選択する駆動方式を採用している。
【００８３】
しかしながら、本願発明は、上述のようなライン順次駆動方式のゲートドライバに限定されず、書き換えの必要なゲートラインのみを選択駆動するラインアドレス駆動方式のゲートドライバを採用した液晶表示装置にも適用できる。
【００８４】
図１２は、ラインアドレス駆動方式を採用したゲートドライバを備えた液晶表示装置１を示している。
【００８５】
ここで、図１２に示す液晶表示装置１は、図１に示す液晶表示装置１とほとんど構成が変わらず、ゲートドライバ１２に入力される信号が変更されている。つまり、図１では、ゲートドライバ１２に対して、タイミングジェネレータ１５からゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとが入力されているのに対して、図１２では、タイミングジェネレータ１５から信号ＧＥＮと信号ＧＳＥＬとが入力されている。
【００８６】
上記信号ＧＥＮと、信号ＧＳＥＬとは、シリアルデータＳＩから、映像信号を書き込む対象となる画素電極の位置情報を示すアドレスデータをデコードすることによって生成される。この信号ＧＥＮと、信号ＧＳＥＬを生成するデコード回路は、タイミングジェネレータ１５内に配置されている。
【００８７】
ここで、上記の信号ＧＥＮは、ゲートバスラインが選択される期間を制御する信号を示す。例えば信号ＧＥＮ＝”Ｈｉｇｈ”の間アドレスによって選択されたゲートバスラインＧｎがアクティブになり、そこにつながっている画素が開き、ソースバスラインＳｎからのデータが取り込まれる。そして、信号ＧＥＮ＝”Ｌｏｗ”の間はどのラインも非アクティブ状態となる。また、上記の信号ＧＳＥＬは入力されたアドレスがデコードされた信号を示す。
【００８８】
このように、図１２に示す液晶表示装置１では、ゲートドライバ１２が、映像信号の書込み対象となる画素電極の位置情報に応じて、上記ゲートバスラインＧｎを選択的に駆動している。つまり、書き換えの必要なゲートバスラインＧｎのみが駆動されることになる。
【００８９】
従って、書き換えの必要な画素電極に接続されているゲートバスラインＧｎのみが選択駆動されることで、上述したライン順次駆動方式に比べて非書込み期間を長くとることできる。
【００９０】
これにより、非書込み期間中のソースバスラインＳｎと対向電極との間の電位差調整を安定して行うことができるので、当該非書込み期間中におけるフリッカの発生を確実に抑制することができる。
【００９１】
以上のように、図１、図１２に示す液晶表示装置１では、表示パネル１０内において、黒書込用信号ＶＡ、白書込用信号ＶＢ、モード信号ＭＯＤＥ、モード信号ＭＯＤＥＢ、対向電極印加用信号Ｖｃｏｍを当該表示パネル１０内部で生成する例を示したが、これに限定されるものではなく、表示パネル１０の外部に設けられたドライバＩＣで生成されるようにしてもよい。
【００９２】
また、上記データ信号配線を駆動するデータ信号配線駆動回路として、当該データ信号配線に対して、ハイレベルの信号またはローレベルの信号の何れかの信号を出力するバイナリドライバが設けられ、上記バイナリドライバは、上記データ信号配線に対して、上記書込み期間から非書込み期間に切り換わるタイミングで、ハイレベルの信号またはローレベルの信号の何れかの信号から、上記対向電極に供給されている信号と同相または逆相に切り換えて出力することが好ましい。
【００９３】
上記の構成によれば、バイナリドライバによって、データ信号配線に対して、書込み期間から非書込み期間に切り換わるタイミングで、ハイレベルの信号またはローレベルの信号の何れかの信号から、上記対向電極に供給されている信号と同相または逆相の信号が切り換えられて出力されるので、データ信号配線と対向電極との間で生じる電位差を非書込み期間の開始直後から一定にすることが可能となる。これにより、非書込み期間に生じるフリッカを確実に抑制できるので、表示品位をさらに向上させることが可能となる。
【００９４】
また、上記対向電極に印加される信号と同相または逆相の信号を上記画素電極に供給する信号供給回路が設けられ、上記バイナリドライバは、上記信号供給回路から画素電極に供給される信号を、上記非書込み期間にデータ信号配線に出力する信号とすることが好ましい。
【００９５】
上記の構成によれば、信号供給回路から画素電極に供給される信号を、上記非書込み期間にデータ信号配線に出力する信号とすることで、信号の共通化を図ることができる。これにより、非書込み期間にデータ信号配線に出力する信号を別途設ける必要がなく、既存の回路をそのまま使用することができるので、製造費を抑えて、且つ、装置の小型化を図ることが可能となる。
【００９６】
また、上記走査信号配線を駆動する走査信号線駆動回路を備え、上記走査信号線駆動回路は、映像信号の書込み対象となる画素電極の位置情報に応じて、上記走査信号配線を選択的に駆動することが好ましい。
【００９７】
従って、書き換えの必要な画素電極に接続されている走査信号配線のみが選択駆動されることで、各走査信号配線を１水平走査期間ずつ順次に選択する駆動方式に比べて非書込み期間を長くとることができる。
【００９８】
これにより、非書込み期間中のソースバスラインＳｎと対向電極との間の電位差調整を安定して行うことができるので、当該非書込み期間中におけるフリッカの発生を確実に抑制することができる。
【００９９】
さらに、上記構成の液晶表示装置は、種々の電子機器に適用できる。例えば、表示品位の向上が必須である液晶テレビに搭載することが好ましい。また、パソコン用のモニタとして使用してもよく、表示装置を備えた電子機器であれば、その表示装置として本願発明の液晶表示装置を用いれば、常に、フリッカの無い表示品位の高い表示を行わせることが可能となる。
【０１００】
本発明は上述した本実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、本実施形態に開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１０１】
本発明は、対向電極と画素電極との間の電位差を液晶印加電圧とする全ての液晶表示装置に利用することができ、特に、画素ピッチが狭くブラックマトリクスがデータ信号配線上に設けられない液晶表示装置及びこれを備えた電子機器に利用することができる。
【符号の説明】
【０１０２】
１  液晶表示装置
１０  表示パネル
１１  アクティブエリア
１２  ゲートドライバ（走査信号配線駆動回路）
１３  バイナリドライバ（データ信号配線駆動回路）
１４  極性コントローラ
１５  タイミングジェネレータ
２０  電源
１０１  画素電極
１０２  スイッチング素子
１０３  対向電極
１０４  液晶容量
１０５  メモリ回路
Ｓｎ    ソースバスライン（データ信号配線）
Ｇｎ    ゲートバスライン（走査信号配線）
ＤＡＴ  画像データ
ＤＶ  デジタル映像信号
ＶＡ  黒書込用信号
ＶＢ  白書込用信号
Ｖｃｏｍ  対向電極印加用信号
【図１】
2011077825.tif 000003
【図２】
2011077825.tif 000004
【図３】
2011077825.tif 000005
【図４】
2011077825.tif 000006
【図５】
2011077825.tif 000007
【図６】
2011077825.tif 000008
【図７】
2011077825.tif 000009
【図８】
2011077825.tif 000010
【図９】
2011077825.tif 000011
【図１０】
2011077825.tif 000012
【図１１】
2011077825.tif 000013
【図１２】
2011077825.tif 000014
【手続補正書】
【提出日】平成24年6月5日(2012.6.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アクティブマトリクス基板と対向基板との間に液晶容量が封入された液晶表示装置において、
上記アクティブマトリクス基板には、複数のデータ信号配線と複数の走査信号配線との交差部にそれぞれ対応してマトリクス状に配置された画素電極が形成され、
上記対向基板には、上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記液晶容量に印加する対向電極が形成され、
上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、
上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同じタイミングで同じ極性に反転する同相の信号、または逆の極性に反転する逆相の信号が供給されることを特徴とする液晶表示装置。
【請求項２】
上記データ信号配線を駆動するデータ信号配線駆動回路として、当該データ信号配線に対して、ハイレベルの信号またはローレベルの信号の何れかの信号を出力するバイナリドライバが設けられ、
上記バイナリドライバは、
上記データ信号配線に対して、上記書込み期間から非書込み期間に切り換わるタイミングで、ハイレベルの信号またはローレベルの信号の何れかの信号から、上記対向電極に供給されている信号と同相または逆相の信号に切り換えて出力することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
上記対向電極に印加される信号と同相または逆相の信号を上記画素電極に供給する信号供給回路が設けられ、
上記バイナリドライバは、上記信号供給回路から画素電極に供給される信号を、上記非書込み期間にデータ信号配線に出力する信号とすることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
アクティブマトリクス基板と対向基板との間に、電圧無印加時に液晶分子の配列が不規則な状態となる第１表示状態と、電圧印加時に液晶分子の配列が規則的な状態となる第２表示状態となる光拡散型液晶を封入してなる液晶表示装置において、
上記アクティブマトリクス基板には、
表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数のデータ信号配線と、
上記複数のデータ信号配線と交差する複数の走査信号配線と、
上記複数のデータ信号配線と上記複数の走査信号配線との交差点にそれぞれ対応してマトリクス状に配置された画素電極と、
上記画素電極毎に設けられ、上記データ信号配線によって伝達される映像信号に基づいて、上記第１表示状態を実現するための第１表示データを、第１供給配線を介して取り込むと共に、上記第２表示状態を実現するための第２表示データを、第２供給配線を介して取り込み、それぞれのデータを記憶する表示データ記憶回路とが形成され、
上記対向基板には、
上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記光拡散型液晶に印加する対向電極が形成され、
上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、
上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同じタイミングで同じ極性に反転する同相の信号、または逆の極性に反転する逆相の信号が供給されることを特徴とする液晶表示装置。
【請求項５】
上記走査信号配線を駆動する走査信号配線駆動回路を備え、
上記走査信号配線駆動回路は、
映像信号の書込み対象となる画素電極の位置情報に応じて、上記走査信号配線を選択的に駆動することを特徴とする請求項１〜４の何れか１項に記載の液晶表示装置。
【請求項６】
アクティブマトリクス基板と対向基板との間に液晶容量が封入された液晶表示装置の駆動方法において、
上記アクティブマトリクス基板には、複数のデータ信号配線と複数の走査信号配線との交差部にそれぞれ対応してマトリクス状に配置された画素電極が形成され、
上記対向基板には、上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記液晶容量に印加する対向電極が形成され、
上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、
上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同じタイミングで同じ極性に反転する同相の信号、または逆の極性に反転する逆相の信号を供給することを特徴とする液晶表示装置の駆動方法。
【請求項７】
アクティブマトリクス基板と対向基板との間に、電圧無印加時に液晶分子の配列が不規則な状態となる第１表示状態と、電圧印加時に液晶分子の配列が規則的な状態となる第２表示状態となる光拡散型液晶を封入してなる液晶表示装置の駆動方法であって、
上記アクティブマトリクス基板には、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数のデータ信号配線と、上記複数のデータ信号配線と交差する複数の走査信号配線と、上記複数のデータ信号配線と上記複数の走査信号配線との交差点にそれぞれ対応してマトリクス状に配置された画素電極と、上記画素電極毎に設けられ、上記データ信号配線によって伝達される映像信号に基づいて、上記第１表示状態を実現するための第１表示データを、第１供給配線を介して取り込むと共に、上記第２表示状態を実現するための第２表示データを、第２供給配線を介して取り込み、それぞれのデータを記憶する表示データ記憶回路とが形成され、
上記対向基板には、上記アクティブマトリクス基板の画素電極に対向し、当該画素電極に印加される電圧に同期して対向電圧を上記光拡散型液晶に印加する対向電極が形成され、
上記データ信号配線に供給される映像信号に応じた電圧が上記画素電極に印加される期間を映像信号の書込み期間、次の映像信号の書込み期間までの期間を映像信号の非書込み期間としたとき、
上記非書込み期間に、上記データ信号配線に対して上記対向電極に供給されている信号と同じタイミングで同じ極性に反転する同相の信号、または逆の極性に反転する逆相の信号を供給することを特徴とする液晶表示装置の駆動方法。
【請求項８】
請求項１または４に記載の液晶表示装置を備えた電子機器。
【国際調査報告】
2011077825.tif 000015
2011077825.tif 000016
2011077825.tif 000017
2011077825.tif 000018