【手続補正書】
【提出日】令和2年2月6日(2020.2.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１電極と、
前記第１電極の上に設けられ、前記第１電極と電気的に接続され、第１部分と、第２部分と、第１方向において前記第１部分と前記第２部分との間に位置する第３部分と、を有する第１導電形の第１半導体領域と、
前記第１部分の下に設けられた第２導電形の第２半導体領域と、
前記第１部分の上に設けられた第２導電形の第３半導体領域であって、前記第２半導体領域から前記第３半導体領域に向かう第２方向は前記第１方向に対して垂直である、前記第３半導体領域と、
前記第３半導体領域の上に設けられた第１導電形の第４半導体領域と、
前記第１方向において、前記第１半導体領域の一部、前記第３半導体領域、及び前記第４半導体領域の少なくとも一部とゲート絶縁層を介して対向するゲート電極と、
前記第２部分の下に設けられた第１導電形の第５半導体領域と、
前記第２部分の上に設けられた第２導電形の第６半導体領域と、
前記第３部分の上に設けられた第２導電形の第７半導体領域と、
前記第３半導体領域、前記第６半導体領域、及び前記第７半導体領域を囲む第２導電形の第８半導体領域であって、前記第８半導体領域は、
前記第１方向及び前記第２方向に垂直な第３方向において、一部が前記第３半導体領域と並ぶ第１領域と、
前記第３方向において、一部が前記第７半導体領域と並ぶ第２領域と、
を有し、前記第２領域の下端は前記第１領域の下端よりも上方に位置する、前記第８半導体領域と、
前記第４半導体領域、前記第６半導体領域、前記第７半導体領域、及び前記第８半導体領域の上に設けられ、前記第４半導体領域、前記第６半導体領域、前記第７半導体領域、及び前記第８半導体領域と電気的に接続された第２電極と、
を備えた半導体装置。
【請求項２】
前記第２領域における第２導電形の不純物濃度は、前記第１領域における第２導電形の不純物濃度よりも低い請求項１記載の半導体装置。
【請求項３】
複数の前記ゲート電極を備え、
複数の前記ゲート電極の１つは、前記第１方向において、前記第７半導体領域と前記複数のゲート電極の別の１つとの間に位置し、
前記複数のゲート電極の前記１つの下端は、前記複数のゲート電極の前記別の１つの下端よりも上方に位置している請求項１または２に記載の半導体装置。
【請求項４】
前記第１方向において前記第７半導体領域と第１絶縁層を介して対向し、前記第２電極と電気的に接続された第１導電部をさらに備え、
前記第１導電部の下端は、前記複数のゲート電極のそれぞれの下端よりも上方に位置している請求項３記載の半導体装置。
【請求項５】
前記第１導電部と、前記第１導電部と隣り合う前記ゲート電極と、の間の前記第１方向における距離は、隣り合う前記ゲート電極同士の間の前記第１方向における距離よりも短い請求項４記載の半導体装置。
【請求項６】
隣り合う前記ゲート電極同士の間の前記第１方向における距離は、前記第１導電部に近づくほど短い請求項４または５に記載の半導体装置。
【請求項７】
複数の前記第３半導体領域と、
第１導電形の複数の第９半導体領域と、
を備え、
前記複数の第９半導体領域は、それぞれ、前記複数の第３半導体領域と前記第１部分との間に設けられ、
前記複数の第９半導体領域のそれぞれにおける第１導電形の不純物濃度は、前記第１半導体領域における第１導電形の不純物濃度よりも高く、
前記複数の第９半導体領域の１つの前記第１方向における位置は、前記第７半導体領域の前記第１方向における位置と、前記複数の第９半導体領域の別の１つの前記第１方向における位置と、の間にあり、
前記複数の第９半導体領域の前記１つにおける第１導電形の不純物濃度は、前記複数の第９半導体領域の前記別の１つにおける第１導電形の不純物濃度よりも低い請求項１〜６のいずれか１つに記載の半導体装置。
【請求項８】
第１電極と、
前記第１電極の上に設けられ、前記第１電極と電気的に接続され、第１部分と、第２部分と、第１方向において前記第１部分と前記第２部分との間に位置する第３部分と、を有する第１導電形の第１半導体領域と、
前記第１部分の下に設けられた第２導電形の第２半導体領域と、
前記第１部分の上に設けられた第２導電形の第３半導体領域であって、前記第２半導体領域から前記第３半導体領域に向かう第２方向は前記第１方向に対して垂直である、前記第３半導体領域と、
前記第３半導体領域の上に設けられた第１導電形の第４半導体領域と、
前記第１方向において、前記第１半導体領域の一部、前記第３半導体領域、及び前記第４半導体領域の少なくとも一部とゲート絶縁層を介して対向するゲート電極と、
前記第２部分の下に設けられた第１導電形の第５半導体領域と、
前記第２部分の上に設けられた第２導電形の第６半導体領域と、
前記第３部分の上に設けられた第２導電形の第７半導体領域と、
前記第３半導体領域、前記第６半導体領域、及び前記第７半導体領域を囲む第２導電形の第８半導体領域であって、前記第８半導体領域は、
前記第１方向及び前記第２方向に垂直な第３方向において、一部が前記第３半導体領域と並ぶ第１領域と、
前記第３方向において、一部が前記第７半導体領域と並ぶ第２領域と、
を有し、前記第２領域における第２導電形の不純物濃度は、前記第１領域における第２導電形の不純物濃度よりも低い、前記第８半導体領域と、
前記第４半導体領域、前記第６半導体領域、前記第７半導体領域、及び前記第８半導体領域の上に設けられ、前記第４半導体領域、前記第６半導体領域、前記第７半導体領域、及び前記第８半導体領域と電気的に接続された第２電極と、
を備えた半導体装置。
【請求項９】
第１電極と、
前記第１電極の上に設けられ、前記第１電極と電気的に接続され、第１部分と、第２部分と、第１方向において前記第１部分と前記第２部分との間に位置する第３部分と、を有する第１導電形の第１半導体領域と、
前記第１部分の下に設けられた第２導電形の第２半導体領域と、
前記第１部分の上に設けられた第２導電形の第３半導体領域であって、前記第２半導体領域から前記第３半導体領域に向かう第２方向は前記第１方向に対して垂直である、前記第３半導体領域と、
前記第３半導体領域の上に設けられた第１導電形の第４半導体領域と、
複数のゲート電極であって、前記複数のゲート電極の１つは、前記第１方向において、前記第１半導体領域の一部、前記第３半導体領域、及び前記第４半導体領域の少なくとも一部とゲート絶縁層を介して対向する、前記複数のゲート電極と、
前記第２部分の下に設けられた第１導電形の第５半導体領域と、
前記第２部分の上に設けられた第２導電形の第６半導体領域と、
前記第３部分の上に設けられた第２導電形の第７半導体領域と、
前記第１方向において前記第７半導体領域と第１絶縁層を介して対向する第１導電部であって、前記第１導電部と、前記第１方向において前記第１導電部と隣り合う前記複数のゲート電極の１つと、の間の距離は、前記第１方向において隣り合う前記ゲート電極同士の間の距離よりも短い、前記第１導電部と、
前記第３半導体領域、前記第６半導体領域、及び前記第７半導体領域を囲む第２導電形の第８半導体領域と、
前記第４半導体領域、前記第６半導体領域、前記第７半導体領域、及び前記第８半導体領域の上に設けられ、前記第４半導体領域、前記第６半導体領域、前記第７半導体領域、及び前記第８半導体領域と電気的に接続された第２電極と、
を備えた半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
実施形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第２導電形の第３半導体領域と、第１導電形の第４半導体領域と、ゲート電極と、第１導電形の第５半導体領域と、第２導電形の第６半導体領域と、第２導電形の第７半導体領域と、第２導電形の第８半導体領域と、第２電極と、を備える。前記第１半導体領域は、前記第１電極の上に設けられ、前記第１電極と電気的に接続されている。前記第１半導体領域は、第１部分と、第２部分と、第１方向において前記第１部分と前記第２部分との間に位置する第３部分と、を有する。前記第２半導体領域は、前記第１部分の下に設けられている。前記第３半導体領域は、前記第１部分の上に設けられている。前記第２半導体領域から前記第３半導体領域に向かう第２方向は、前記第１方向に対して垂直である。前記第４半導体領域は、前記第３半導体領域の上に設けられている。前記ゲート電極は、前記第１方向において、前記第１半導体領域の一部、前記第３半導体領域、及び前記第４半導体領域の少なくとも一部とゲート絶縁層を介して対向する。前記第５半導体領域は、前記第２部分の下に設けられている。前記第６半導体領域は、前記第２部分の上に設けられている。前記第７半導体領域は、前記第３部分の上に設けられている。前記第８半導体領域は、前記第３半導体領域、前記第６半導体領域、及び前記第７半導体領域を囲む。前記第８半導体領域は、前記第１方向及び前記第２方向に垂直な第３方向において、一部が前記第３半導体領域と並ぶ第１領域と、前記第３方向において、一部が前記第７半導体領域と並ぶ第２領域と、を有する。前記第２領域の下端は前記第１領域の下端よりも上方に位置する。前記第２電極は、前記第４半導体領域、前記第６半導体領域、前記第７半導体領域、及び前記第８半導体領域の上に設けられ、前記第４半導体領域、前記第６半導体領域、前記第７半導体領域、及び前記第８半導体領域と電気的に接続されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
ｐ＋形ガードリング領域８の下端の位置は、例えば図４（ａ）に表したように、連続的に変化している。または、ｐ＋形ガードリング領域８の下端の位置は、図４（ｂ）に表したように、ステップ状に変化していても良い。例えば、第１領域８ａの最も深い深さ（最も長いＺ方向における長さ）Ｄ１は、ゲート絶縁層２１、第１絶縁層２５、または第２絶縁層２９の深さＤ（図２に表す）の、１．０倍以上２．０倍以下であることが望ましい。深さＤは、換言すると、これらの絶縁層の下端とエミッタ電極３２との間のＺ方向における距離である。第２領域８ｂの最も浅い深さ（最も短いＺ方向における長さ）Ｄ２は、Ｄより大きく、Ｄ１未満である。第３領域８ｃの下端は、例えば、第２領域８ｂの下端よりも下方に位置する。または、第３領域８ｃの下端は、第２領域８ｂの下端と同じ位置にあっても良い。