(57)【要約】電子装置（１００）が、半導体素子（１０）と熱伝導性層（３３）とが存在する中空（３０）を有する本体（２０）を備える。中空（３０）には電気的絶縁材料（３５）で包含充填され、ここにコンタクト表面（４７，４８）が機械的に固定される。
2005522864.tif 000002
【特許請求の範囲】
【請求項１】
内側と開口とが設けられた中空を有する本体と、
複数のコンタクトが設けられた半導体素子とを備え、該半導体素子が前記中空内に存在し、少なくとも前記複数コンタクトの一部が前記中空の前記開口に位置している電子装置であって、
前記複数コンタクトが伝導性接続要素を介して複数のコンタクト表面に電気的に接触され、該複数コンタクト表面は電気的絶縁材料に固定されていることを特徴とする電子装置。
【請求項２】
前記本体は、前記開口を除いて、前記半導体素子を包含する電気的絶縁材料を備えたことを特徴とする請求項１に記載の電子装置。
【請求項３】
前記電気的絶縁材料はエンベロープを形成し、前記中空にも充填されていることを特徴とする請求項１に記載の電子装置。
【請求項４】
前記半導体素子と熱的に通じ、そして少なくとも部分的に前記中空の前記内側上に位置している熱伝導性層をさらに備えたことを特徴とする請求項３に記載の電子装置。
【請求項５】
前記本体は絶縁材料と伝導性中間層との多層基板であり、前記熱伝導性層が前記多層基板の中間層の一部であることを特徴とする請求項４に記載の電子装置。
【請求項６】
複数の導電性インターコネクタにより前記半導体素子の前記複数コンタクトと必要に応じて接続されるさらなる複数要素が存在する請求項１に記載の電子装置。
【請求項７】
内側と開口とが設けられた中空を有する本体と、複数のコンタクトが設けられた半導体素子とを備え、該半導体素子が前記中空内に存在し、少なくとも前記複数コンタクトの一部が前記中空の前記開口内に位置している電子装置を製造する方法であって、
前記本体に、前記半導体素子と、導電性材料のパターンニングされた層と犠牲層とを備えたカバーとを設け、
前記半導体素子の前記複数コンタクトが前記カバーの前記パターンニングされた層に接続されるように前記本体と前記カバーとを組み立て、
エンベロープを前記カバーと前記本体とに間に設け、前記パターンニングされた層が前記エンベロープ内に機械的に固定され、
前記カバーから前記犠牲層を除去する工程を備えた方法。
【請求項８】
仮のキャリア上に前記半導体素子を設け、前記複数コンタクトが前記仮のキャリアの側部に設けられ、
前記半導体素子をモールドし、これと共に電気的絶縁材料の前記本体を形成し、
前記仮のキャリアを除去し、これと共に前記開口を設けることにより
前記半導体素子を備えた前記本体を設けることを特徴とした請求項７に記載の方法。
【請求項９】
前記中空の前記内側において前記本体に熱伝導性層が設けられ、該熱伝導性層は前記半導体素子と熱的に通じ、前記本体の前記熱伝導性層上に前記半導体素子を搭載することにより前記半導体素子を備えた前記本体が設けられることを特徴とした請求項７に記載の方法。
【請求項１０】
内側と開口とが設けられた中空を有する本体と、複数のコンタクトが設けられた半導体素子とを備え、該半導体素子が前記中空内に存在し、少なくとも前記複数コンタクトの一部が前記中空の前記開口内に位置している電子装置を製造する方法であって、
前記本体とカバーとを設け、前記中空の前記内側の少なくとも一部に熱伝導性層を設け、そして、前記カバーが導電性材料のパターンニングされた層と犠牲層とを備え、
前記カバーの前記パターンニングされた層上に前記半導体素子を搭載し、
前記半導体素子が前記熱伝導性層に熱的に通じ、そして前記複数半導体素子の複数コンタクトが前記カバーの前記パターンニングされた層に接続されるように前記本体と前記カバーとを組み立て、
エンベロープを前記カバーと前記本体とに間に設け、前記パターンニングされた層が前記エンベロープ内に機械的に固定され、
前記カバーから前記犠牲層を除去する工程を備えた方法。
【請求項１１】
前記カバー内にパターンニングされた副層が存在し、前記パターンニングされた層と前記犠牲層との間で、前記パターンニングされた層と前記副層とが第一と第二のパターンを備え、前記パターンニングされた層の平面内より前記副層の平面内で大きな直径を有する凹部により前記パターンが互いに分離されていることを特徴とした請求項８，９又は１０いずれかに記載の方法。
【請求項１２】
前記本体が複数の中空を備え、複数の半導体素子を搭載後、適切なカバーを用いて組み立てられ、そして、前記犠牲層の除去後、組み立てられた本体とカバーとが個々の電子装置に分離されることを特徴とした請求項８又は１０いずれかに記載の方法。
【請求項１３】
前記本体がガラスを備え、前記中空がブラスト技術により形成され、前記中空の前記内側上に熱伝導性層が設けられた後、該層が前記中空を越えて延在することを特徴とした請求項９又は１０いずれかに記載の方法。
【請求項１４】
前記中空を形成するために、熱伝導性層と犠牲層とのフォイルを変形させて前記本体が設けられ、前記本体と前記カバーとの間に前記エンベロープが設けられた後に前記犠牲層が除去されることを特徴とした請求項９又は１０いずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、内側と開口とが設けられた中空を有する本体と、複数のコンタクトを有する半導体素子とを備え、半導体素子が中空内に存在し、少なくともそのコンタクトの一部が中空の開口内に設けられている電子装置に関する。
【０００２】
この発明は、さらに、内側と開口とを有する中空と、複数のコンタクトを有する半導体素子とを有する本体を備え、半導体素子が中空内に存在し、少なくともそのコンタクトの一部が中空の開口内に設けられている電子装置を製造する方法に関する。
【背景技術】
【０００３】
そのような方法と半導体装置とは米国特許６，０８７，７２１に開示されている。この公知の半導体装置は熱伝導性層を備え、この層の上に絶縁材料体が設けられている。半導体要素として働くバイポーラトランジスタが存在している。開口から逸れる側において、このトランジスタが伝導表面に置かれている。この表面は、好ましくは、熱伝導性中間層を介して、熱伝導性層と接触している。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この公知の半導体装置の欠点は複数コンタクトがボンディングワイヤに接続されなければならないということである。微細化の観点から、ボンディングワイヤを金属又はハンダバンプに代えることが望ましい。さらなる複数要素が存在する場合は、半導体素子をそれらの要素に接続できるに違いない。
【０００５】
従って、この発明の第一の目的は、冒頭で述べた型の半導体装置であって、ハンダ又は金属ハンダバンプを用いてその半導体装置をキャリア上に置けることができる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
前記複数コンタクトが伝導性接続要素を介して複数のコンタクト表面に電気的に接触され、該複数コンタクト表面は電気的絶縁材料に固定されることにより上記目的は達成される。この発明の装置においては、複数のコンタクト表面が、これらコンタクト表面のための接着材料としても機能する電気的絶縁材料内に、アイランド又はブリッジとして設けられる。これらコンタクト表面は前記中空に平行な平面内に存在し、前記中空の実質的に外側まで延在する。このようにして、ハンダ又は金属バンプにより又は類似の方法で前記装置がキャリア上に搭載される。
【０００７】
それらコンタクト表面がそれら複数コンタクトに非常に近くに設けられことがこの発明の第一の有利な点で、もし、リードやボンディングワイヤを用いるとこれは不可能である。このようにして、リードやボンディングワイヤの自己インダクタンスに起因する高周波における損失が小さくできる。
【０００８】
それは小さな寸法にもすることができることがこの発明の第二の有利な点でもある。それらコンタクト表面のサイズをそれらコンタクトより非常に大きいように選ぶことで充分な電流が供給され、そしてキャリア上の搭載精度と調和がとられる。
【０００９】
第一の実施形態では、前記本体は、前記開口を除いて、前記半導体素子を包含する電気的絶縁材料を備える。事実、この本体は半導体素子そのもの又はそのアレイであり、包含される。そのような包含は、仮のキャリア上において一つ以上の半導体素子にそれらのコンタクトを設け、包含されるようにモールドし、そして前記仮のキャリアを除去することにより達成される。ここで、重要な利点は、この実施形態では、一つ以上の半導体素子と他の要素であり、それらコンタクト表面に導電インターコネクタが設けられ、それら半導体素子を所望のパターンに相互接続する。それら半導体素子の適切な組み合わせには、異なる基板、例えば、シリコン、ＧａＡｓ、ＧａＮそしてＩｎＰ等を基にした複数半導体素子、その他の要素、例えば、磁気抵抗センサ、微小電気機械要素（ＭＥＭＳ）、バルク表面弾性波フィルタ、その他が含まれる。
【００１０】
第二の実施形態では、前記電気的絶縁材料がエンベロープを形成し、前記中空にも充填される。このようにして、電気的絶縁材料も前記半導体素子を適切に包含する。従って、さらなる保護層が不要となる。この結果、前記中空周りの前記本体の選択の自由度がより大きくなる。前記本体はポリマー材料でもよいが、ガラスやセラミックでもよい。それはまたコンポーネントとコンダクタとを備えた多層基板でもよい。ガラスを用いると、パウダーブラストにより低コストで複数中空を適切に製造できるというさらなる利点がある。
【００１１】
好ましい実施形態では熱伝導性層が存在し、これは前記半導体素子と熱的に通じ、そして少なくとも部分的に前記中空の前記内側上に位置している。このようにして、熱放散が補償される。これは電力素子の場合に特に重要である。従来のバイポーラトランジスタが用いられる場合は、前記熱伝導性層がコレクタ電極接続用として用いることができる。前記熱伝導性層は第一側までガイドされ、そこでコンタクト表面と接触する。好ましくは、基板上に存在する複数コンタクト表面が前記装置の他の部分と一体化して組み立てられる。
【００１２】
さらなる実施形態では前記熱伝導性層が前記中空の前記内側の部分のみを覆ってもよい。この実施形態は、特に、開口にすべてのコンタクトを有する半導体素子、例えば、集積回路、電界効果型トランジスタに適する。これは、特に、本体と内部コンダクタとの組み合わせにおいて好ましい。この場合、前記熱伝導性層が、実際、基板を貫いて延在して開口から逸れる装置の側との伝導接続が可能となる。
【００１３】
異なる実施形態では、前記装置が、複数の導電性トラック（即ち、インターコネクタ）により前記半導体素子の複数コンタクトと必要に応じて接続されるさらなる複数要素を備える。そのような要素は所望のサイズと深さの別々の中空に収納されてもよいが、代わりに、前記本体上に組まれてもよく、又は、薄膜、厚膜プロセスにより設けられてもよい。さらに、いくつかの要素は前記中空そのものの中に存在してもよい。前記導電性トラックは前記本体内に配される。これらトラックは前記複数コンタクト表面と接続することができる。そこで、前記装置は他の適切な位置に複数接続点を有する。そのような要素の例は、例えば、抵抗、コイル、キャパシタそしてトランス等の受動要素、レゾネータ、ストリップライン、カプラ、スイッチそしてセンサ等の高周波要素である。
【００１４】
前記半導体素子はトランジスタであると好ましい。トランジスタは非常に適切に電力増幅器に用いることができる。そのようなトランジスタを有する装置では、複数コンタクトが側面に存在し、熱が適切に放散され、装置高さが低く、そして装置が低コストで製造できることが要求される。この発明の装置はその要求をすべて満足する。
【００１５】
前記絶縁材料としては、多くの材料を液状として適切に用いることができる。適切な材料の例としては、エポキシのような材料であるポリマー、ポリアクリレート、ポリイミドがあるが、シリカ、アルミニウム等のセラミック材料、ゾル・ゲル法による類似の材料、ベンゾチクロブテン等の有機材料がある。カバーは透明である必要はないので熱硬化性材料を適用すると特に効果的である。寄生容量を排除するために、アルカリ置換シリカ、ＨＳＱ、ベンゾチクロブテン、ＳｉＬｋ等の低誘電率の材料が用いられると好ましい。
【００１６】
この発明の第二の目的は、冒頭に記載した種類の方法であって、この方法により、バンプを用いキャリア上に搭載できる半導体装置が得られ、そしてこの方法は一度に多くの装置のために行うことができる。
【００１７】
第二の目的は、
前記本体に、前記半導体素子と、導電性材料のパターンニングされた層と犠牲層とを備えたカバーとを設け、
前記半導体素子の前記複数コンタクトが前記カバーの前記パターンニングされた層に接続されるように前記本体と前記カバーとを組み立て、
エンベロープを前記カバーと前記本体とに間に設け、前記パターンニングされた層が前記エンベロープ内に機械的に固定され、
前記カバーから前記犠牲層を除去する工程を備えた方法により達成される。
【００１８】
犠牲層を用いることにより、主に、カバーと本体との組み立てにおいて製造が簡単になり、その後、エンベロープが設けられる。このプロセスは信頼性が高い。必要であれば、カバーと本体とを配置するための構造的配置手段が設けられてもよい。カバー内と本体内において伝導層を相互接続するために、熱導電性の、異方性伝導接着剤、ハンダ又は金属バンプ等の既知の接続手段が用いられる。これは、中空の特有な形状、本体の材料又は半導体素子の構造に無関係にプロセスが実行できるというさらなる利点がある。最も重要なことは、半導体素子の複数コンタクトと複数コンタクト表面との接続が良好になるということである。これと同時に、設計と構造の自由度が高く、第一に、複数コンタクト表面を局部的に、即ち、コンタクトの位置で、設けることができ、厚くされた部分が異なる高さを補償する。第二に、バンプが適用されることによりいくらかの遊びが許容される。第三に、標準素子を用いて大規模にこのプロセスを適用することができる。従って中空がそれに合うように設計される。
【００１９】
前記犠牲層として選ばれるのは、前記伝導層のための基板を形成し、組み立て後に除去できる層である。例えば、シリコンとアルミニウムとが適した材料で、これらはエッチングによりよく除去できる。
【００２０】
アルミナ、シリカ等の酸化物、並びに、ポリイミド、アクリレート、その他の縮合ポリマー等も適した材料である。これらは、例えば、エッチング、研磨、剥離等により除去できる。これらの技術の組み合わせも可能で、特に、前記犠牲層が積層を備えている場合に好ましい。そのような積層の例にはＳｉ−ＳｉＯ２−Ｓｉ積層がある。前記パターンニングされた層の厚みは、例えば、１乃至４０μｍ、好ましくは、５乃至１５μｍである。前記犠牲層の厚みは、例えば、２５乃至７５μｍである。
【００２１】
第一の実施形態において、仮のキャリア上に前記半導体素子を設け、前記複数コンタクトが前記仮のキャリアの側部に設けられ、
前記半導体素子をモールドし、これと共に電気的絶縁材料の前記本体を形成し、
前記仮のキャリアを除去し、これと共に前記開口を設けることにより、前記半導体素子を備えた前記本体が設けられる。
【００２２】
この実施形態は特にマルチチップ・モジュールの製造に適する。
【００２３】
第二の実施形態においては、前記中空の前記内側において前記半導体素子に熱伝導性層が設けられ、該熱伝導性層は前記半導体素子と熱的に通じ、前記本体の前記熱伝導性層上に前記半導体素子を搭載することにより前記半導体素子を備えた前記本体が設けられる。これにより熱放散の良い装置が製造できる。
【００２４】
この実施形態の代わりの例としては、複数半導体素子が前記本体の前記中空内ではなく前記カバーの導電性のパターンニングされた層上に設けられる。この代わりの例は請求項１０による方法である。
【００２５】
好ましい実施形態においては、前記カバー内にパターンニングされた副層が存在し、前記パターンニングされた層と前記犠牲層との間で、前記パターンニングされた層と前記副層とが第一と第二のパターンを備え、前記パターンニングされた層の平面内より前記副層の平面内で大きな直径を有する凹部により前記パターンが互いに分離されている。この態様においては前記パターンニングされた層が直接機械的に前記エンベロープ内に固定され、このエンベロープが設けられると前記凹部が満たされ、前記副層内のこの凹部が大きな直径を有することにより前記エンベロープが前記パターンニングされた層の下部、上部そして側部に存在することになる。この接続において、基本的に前記パターンニングされた層と同じマスクによって前記副層がパターンニングされると好ましい。しかし、異なることは、前記第一側に平行な平面内において、前記副層内のパターンが前記パターンニングされた層内の対応するパターンより直径が小さいことである。特に、前記パターンニングされた層が前記副層のためのエッチマスクとして機能し、湿式化学エッチングが実行されて、エッチング不足になると好ましい。
【００２６】
前記副層は前記犠牲層の一部であってもよい。代わりに、前記副層が異なる材料を有してもよい。前記副層が前記犠牲層の一部である場合は、前記パターンニングされた層に対して選択的なエッチャント内でのエッチング処理により前記副層の直径が小さくなる。
【００２７】
前記エンベロープに絶縁材料を用いると好ましい。前記エンベロープを設けることにより前記複数コンタクト表面が前記エンベロープ内に固定されるのみならず前記半導体素子が前記エンベロープ内に包含されると好ましい。この機械的固定は、前記カバーの前記パターンニングされた伝導層のパターンが前記下部副層の対応するパターンより直径が大きいことにより達成される。前記副層に対して、前記パターンニングされた層内のパターンが前記エンベロープ内に固定される突出端部を有する。
【００２８】
好ましい実施形態では前記本体が複数の中空を備える。複数の半導体素子が搭載された後、前記本体が適切なカバーを用いて組み立てられる。前記犠牲層の除去された後にのみ、組み立てられた本体とカバーとが個々の電子装置に分離される。
【００２９】
さらなる実施形態では前記本体がガラスを備える。前記中空がブラスト技術によりこのガラス本体内に形成され、前記中空の前記内側上に熱伝導性層が設けられた後、該層が前記中空を越えて延在することになる。ブラスト技術の好ましい例はパウダーブラストであり、これ自体は当業者に知られているものである。ガラスを用いることの有利な伝は絶縁が良くなるということである。さらに、複数中空の形成と大きなガラス板の個々の装置への分離においてガラスは簡単に加工できる。さらに加えて、ガラスを選ぶことによりその熱伝導性を調整できる。
【００３０】
異なる実施形態では、前記中空を形成するために、熱伝導性層と犠牲層とのフォイルを変形させて前記本体が設けられ、前記本体と前記カバーとの間に前記エンベロープが設けられた後に前記犠牲層が除去される。実際、前記本体に用いられる材料と前記カバーに用いられる材料とは同じである。さらなる工程において前記本体が変形される。この変形処理は折り曲げ処理でもよい。中空を形成するには、しかし、前記フォイルを圧縮するためのモールドを用いると好ましい。このようにして良い結果が得られる。フォイル変形処理は、その内容がここに引用される未公開出願（ｎｏｎ−ｐｒｅｐｕｂｌｉｓｈｅｄ  ａｐｐｌｉｃａｔｉｏｎ）  ＥＰ０２０７８２０８.２（ＰＨＮＬ０２０７１９）により詳細に記載されている。
【００３１】
この実施形態の特に効果的な変形例では、例えば、前記犠牲層が除去された後にポリマー材料によるモールドにより前記本体に保護コーティングが施される。その結果得られる装置は基本的に半導体素子と複数コンタクト表面と熱伝導層とエンベロープとを備える。この装置は非常に軽く、そして小さく形成でき、同時に十分な熱放散力がある。
【００３２】
この発明の装置と方法のこれらのそして他のアスペクトは以下に記載する実施形態からそして図面を参照して明らかにそして明瞭にされる。
【発明を実施するための最良の形態】
【００３３】
各図は実際の大きさで描かれたものではなく、さらに、明瞭にするために非常に大きくされているものもある。可能な限り、対応する領域又は部分は同じ参照番号で示されている。
【００３４】
図１はこの発明の装置１００の第一実施形態の概略断面図である。この装置１００は、例えばガラスの本体２０を備え、これは第一側２１とこの第一側から逸れる第二側２２を有する。本体２０は中空３０を有し、第一側２１上に開口３８を有する。この開口３８はパターンニングされた層４５とエンベロープ３５とにより閉ざされている。中空３０は内側３９を有し、その中に中空３０の底部３１が位置している。中空３０の内側３９には全体的に、この例では、厚みが５乃至５０μｍ、好ましくは１０乃至２５μｍの熱伝導性層３３が設けられている。熱伝導性層３３は本体２０の第一側２１上の端部３４まで延びている。中空３０には、この例では、バイポーラトランジスタである半導体素子１０が収納され、本体２０の第一側２１上にエミッタ、ベースコンタクト１２，１３と、そして中空３０の底部３１にコレクタコンタクトが設けられている。トランジスタ１０は、中空３０の底部３１を介して、熱伝導性層３３と熱的に接触している。半導体素子１０を中空３０の底部３１に付着するには伝導性接着層１４が用いられる。中空はさらにエンベロープ３５で満たされ、その中にパターンニングされた層４５が機械的に固定される。厚みが好ましくは１０乃至５０μｍのこのパターンニングされた層４５はコンタクト表面４７，４８を備える。コンタクト表面４８は熱伝導性層３３の端部３４と接触している。コンタクト表面４７はトランジスタ１０のコンタクト１１，１２，１３と接触している。コンタクト表面４７，４８に加えて、パターンニングされた層４５は、半導体素子１０が装置内の他の要素と接続するためのインターコネクタを備えてもよい。例えば、熱伝導性層が中空３０の内部表面全体を覆わずに、これに代えてコンタクトが存在することも可能である。適切に選ばれたコンタクト表面４７，４８の接続により本体２０の第一側２１への内部接続が行われる。パターンニングされた熱伝導性層３３がさらに内部接続層として適切に用いられ、その上にさらなる要素を設けることもできる。半導体素子１０が電界効果型トランジスタ、又は、一方の側にすべてのコンタクトを有する他の要素であれば、熱伝導性層３３が本体２０の第一側２１まで延びる必要はなく、他の方法、例えば、本体２０内の熱伝導体を介して、又は、中空３０の底部３１から装置１００の第二側２２への金属接続を介して熱放散が達成される。
【００３５】
図２は図１に示す装置１００の製造における数工程を示す。図２Ａに示される本体２０と図２Ｂに示されるカバー４０とが開始要素として用いられる。
【００３６】
図２Ａは組み立て前の本体２０を示す。本体２０はガラスを含み、パウダーブラストによりボードのレベルに中空３０が設けられている。中空３０の開口３８が本体２０の第一側２１上に存在している。本体２０内にそのような中空３０を設けるプロセスは、例えば、重合体の発光ダイオードを基にした表示スクリーンのためのそれ自体知られているものである。中空３０の深さは搭載される半導体要素１０の高さに合わせられる。中空３０形成後、銅の熱伝導性層３３がマスクを介してスパッタリングにより堆積される。熱伝導性層はさらにフォトリソグラフィクプロセスによりパターンニングされてもよく、特に、これが製造プロセスの最後の工程、即ち、中空が満たされる場合はそうである。フォトリソグラフィクパターンニングに必要でスピンコーティングにより設けられるフォトレジストが第一側上に広げられる。熱伝導性層３３が設けられた後、半導体素子１０が搭載され、この半導体素子に接着層１４が設けられる。次に、コンタクト１１，１２，１３上と熱伝導性層３３の端部上とにおいて半導体素子１０にハンダ又は金属バンプが設けられる。ハンダ材料としても用いられるのは、例えば、ＰｂＳｎである。
【００３７】
図２Ｂは組み立て前のカバー４０を示す。これはこの例では必須でないが、カバー４０は第一側４１と第二側４２とを有し、パターンニングされた層４５が第一側４１に設けられ、犠牲層４４が第二側４２に設けられている。副層４６がパターンニングされた層４５と接触しており、この実施形態では、副層は犠牲層４４の一部を成している。ここで、犠牲層４４は約６０μｍ厚みのアルミニウム層である。パターンニングされた層４５は銅を含み、約１０μｍの厚みを有している。パターンニングされた層４５と副層４６とがパターン４７を形成し、これらパターンの間に凹所４６１が設けられている。この凹所４６１はパターンニングされた層４５の平面よりも副層４６の平面において大きな直径を有している。
【００３８】
カバー４０は次のように製造される。二酸化シリコンのホルター形状のマスクがフォトリソグラフィによりパターンニングされた層４５上に形成される。その後、塩化第2鉄の水溶液を用いたエッチングによりパターンニングされた層４５の銅がマスク外に除去される。このプロセスにおいて凹所４６１がカバー４０内に形成される。この凹所４６１によりコンタクト表面４７，４８が確定される。他の選択性エッチャントがその後用いられて犠牲層４４の一部を除去する。このプロセスにおいてパターンニングされた層４５に対して犠牲層４４のエッチング不足が生じ、これにより副層４６が形成される。例えば、苛性ソーダをアルミニウムのための選択性エッチャントとして用いることができる。
【００３９】
図２Ｃはカバー４０と本体２０との組み立て後の装置１００を示す。カバー４０のパターンニングされた層４５内と本体２０の第一側２１上の熱伝導性層３３内とに設けられた機械的配列手段を用いて本体２０とカバー４０とが配列される。これとは別に、例えば光を配列に用いることができる。パターンニングされた層４５と熱伝導性層３３とが充分にシールされた状態で接続されるように約２００°Ｃで加熱処理が行われる。
【００４０】
別の方法として、半導体素子１０をカバー４０上に搭載し、その後、組み立てを行うことも可能であることに注意されたい。特に、この場合、一方で、コンタクト１１，１２，１３とコンタクト表面４７を相互接続し、他方で、熱伝導性層３３の端部とコンタクト表面４８を相互接続するのに各種相互接続技術、例えば、ハンダ、伝導性接着剤、金属バンプ、拡散共有を用いることができる。本体２０のコンタクトとカバーのコンタクト表面４７，４８との接続手段としてハンダの代わりに金属バンプを用いることもできる。しかしこの場合、通常、接着層を銅、例えば、Ａｕ、Ａｇ、Ｐｄ及び/又はＮｉの層に、そして、好ましくは、熱伝導性層３３に、さらにはパターンニングされた層４５に設ける必要がある。バンプにはとりわけＡｕとＡｕの合金、例えば、Ａｕ−Ｓｎが用いられる。未公開出願（ｎｏｎ−ｐｒｅｐｕｂｌｉｓｈｅｄ  ａｐｐｌｉｃａｔｉｏｎ）  ＥＰ０２０７７２２８.１（ＮＬ０２０４７１）に記載されているようにＡｕ−Ｓｎはアクリル層との組み合わせで用いるのが非常に好ましい。
【００４１】
図２Ｄは中空３０内に絶縁材料のエンベロープ３５が設けられた後の装置１００を示している。この例ではエポキシが絶縁材料として用いられる。毛管力により、そして必要であれば真空後処理を行い、エポキシが凹所４６１を満たすのを確実にする。この充填プロセスの後、さらなる加熱工程が行われて絶縁材料を硬化させる。
【００４２】
最後に図２Ｅは犠牲層４４が除去された後の装置１００を示している。この層は、この例では、苛性ソーダを用いたエッチングにより除去される。実際、装置１００はここでほぼ出来上がっている。次に、複数のバンプがコンタクト表面４７，４８に設けられてもよい。もし、装置１００がボードのレベルに製造されていれば本体２０が最初に個々の装置に分離される。この分離プロセスを簡単にするには、パターンニングされた層４５と熱伝導性層３３とが切断経路位置には存在しないようにパターンニングされる。代わりに、さらなる複数層がコンタクト表面４７，４８上に設けられてもよい。
【００４３】
図３Ａ乃至３Ｈは装置１００を製造する方法の第二実施形態を示している。これらは製造プロセスの各種工程を概略断面図で示している。実際、この方法は図２Ａ乃至Ｅを参照して説明した方法と同様に行われる。これらの方法の違いはカバーとして用いるフォイルと実質的に同じフォイルが熱伝導性層３３を有する本体２０に用いられることである。この適用例では最初にフォイルが変形されなければならない。後の段階で、フォイルの犠牲層が絶縁層に置き換えられてもよい。その結果、この装置は、熱伝導性層３３と、エンベロープ層３５、２５内に収納された半導体素子１０とに限定され、すべてのコンタクト表面４７，４８が装置１００の第一側２１上に位置している。これは、装置１００が非常に軽く、そして小規模に製造できるという長所がある。
【００４４】
図３Ａ乃至Ｃは組み立て前の本体２０の製造における三工程を示す。熱伝導性層３３を有するフォイル５０と犠牲層３６とが開始要素として用いられる。熱伝導性層３３がパターンニングされた後、必要であれば、所望のパターンに応じてフォイル５０が形成される。この目的のためにモールドがフォイル５０と接触され、フォイルが硬い基板（これはモールドの部分でもよい）上に置かれる。モールドは、凹所３０が形成できるような、所望のパターンを備える。モールドは、例えば、所望のパターンの複数Ｎｉバンプがその上に設けられているＳｉ基板である。モールドはフォイル５０のいずれの側に置かれてもよく、即ち、モールド内のパターンは凹所３０と同じか、又はこの凹所と逆でもよい。
【００４５】
図３Ｄはカバー４０を示す。図３Ｅは組み立てられた装置１００を示す。図３Ｆはエンベロープ３５が設けられた後の装置１００を示す。これらの工程は図２Ｂ乃至２Ｄを参照して説明した工程と同じである。
【００４６】
図３Ｇは犠牲層４４と３６とが除去された後の装置１００を示す。装置１００がエッチング漕に浸される場合は、これは一工程で行われる。勿論、犠牲層は別の材料で形成されてもよく、この場合は二つのエッチング漕が用いられる。もし、犠牲層３６が絶縁材料の場合は、又は、熱伝導性層３３内に設けられたパターンのみが凹所３０の底部３１から本体の第一側２１へと接続するものである場合は、犠牲層３６を除去する必要はない。
【００４７】
図３Ｈはさらなるエンベロープ２５が設けられた後の、そして、コンタクト表面に４７，４８上にハンダ６０が施された後の装置１００を示す。
【図面の簡単な説明】
【００４８】
【図１】半導体装置の第一実施形態の概略断面図である。
【図２Ａ】半導体装置の製造方法の一工程における本体、カバーそして装置の概略断面図である。
【図２Ｂ】半導体装置の製造方法の一工程における本体、カバーそして装置の概略断面図である。
【図２Ｃ】半導体装置の製造方法の一工程における本体、カバーそして装置の概略断面図である。
【図２Ｄ】半導体装置の製造方法の一工程における本体、カバーそして装置の概略断面図である。
【図３Ａ】半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。
【図３Ｂ】半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。
【図３Ｃ】半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。
【図３Ｄ】半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。
【図３Ｅ】半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。
【図３Ｆ】半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。
【図３Ｇ】半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。
【図３Ｈ】半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。
【図１】
2005522864.tif 000003
【図２Ａ】
2005522864.tif 000004
【図２Ｂ】
2005522864.tif 000005
【図２Ｃ】
2005522864.tif 000006
【図２Ｄ】
2005522864.tif 000007
【図２Ｅ】
2005522864.tif 000008
【図３Ａ】
2005522864.tif 000009
【図３Ｂ】
2005522864.tif 000010
【図３Ｃ】
2005522864.tif 000011
【図３Ｄ】
2005522864.tif 000012
【図３Ｅ】
2005522864.tif 000013
【図３Ｆ】
2005522864.tif 000014
【図３Ｇ】
2005522864.tif 000015
【図３Ｈ】
2005522864.tif 000016
【国際調査報告】
2005522864.tif 000017
2005522864.tif 000018
2005522864.tif 000019