(57)【要約】同期バックコンバータは、出力電流検出回路６０８と、出力電流逓減中の過渡特性が改善されている。多相同期バックコンバータは、出力電流シェアリング能力と、負荷平衡化能力と、が改善されている。出力の検出６０８を改善するため、検出回路にはサンプリングスイッチが含まれており、シャントＭＯＳＦＥＴのＲＤＳ−ＯＮ間電圧をサンプリングし、サンプリングされた電圧を可変利得増幅器に供給するため、サンプリングスイッチがシャントＭＯＳＦＥＴと同時にオンオフ動作する。検出回路にはローパスフィルタをインプリメントしたｎ個のＲＣ回路が含まれており、これにより、可変利得増幅器の出力がインダクタのインダクタンスと、サンプリングスイッチへの信号入力のいずれかの時変成分の大きさと、を実質的に無関係にできる。当該装置がＭＣＭにパッケージされた場合、電流検出回路６０８の利得をＲＤＳ−ＯＮの値に基づいてトリミングできる。電流検出利得は、ＲＤＳ−ＯＮの温度変動を除去するためにＩＣ内の温度検出装置を使用して、モジュール温度に応じて調整することができ、かつゲート電圧変動によるＲＤＳ−ＯＮの変動を除去するため、ゲート電圧に応じて調整することもできる。電流シェアリング６０８を改善するため、各コンバータ段の検出回路は、当該コンバータ段の供給する出力電流を表す出力信号を生成する。マスタコントローラは多相バックコンバータからの出力電圧と、出力ノードにおける所望電圧を表す基準信号との差に従って、個々のコンバータ段のスイッチングトランジスタの予め定めた位相関係を有するデューティサイクル制御信号を供給する。各コンバータ段おけるデューティサイクルのトリミングは、各コンバータ段からの電流が限りなく等しくなるように等化するため、マスタコントローラからのデューティサイクル制御信号を修正する。各コンバータ段の電流シェアリング制御回路は、デューティサイクルトリミング回路に制御信号を供給する。これは特定コンバータ段の実際の電流出力と、すべてのコンバータ段の電流の平均値か、最低のコンバータ段電流か、又は最高のコンバータ段電流のいずれかと、の差分信号を供給するように機能する。
2005522173.tif 000002
【特許請求の範囲】
【請求項１】
出力電流を検出する同期バックコンバータであって、入力ノードと第１ノードとの間に接続した第１スイッチングトランジスタと、前記第１ノードと第２ノードとの間に接続した第２スイッチングトランジスタと、前記第１又は第２ノードと出力ノードとの間に接続した直列インダクタと、前記出力ノードと前記第２ノードとの間に接続したコンデンサと、を有する同期バックコンバータにおいて、
本同期バックコンバータの出力電流を表す信号を生成する検出回路であって、
可変利得増幅器と、
前記第１及び第２スイッチングトランジスタの一方と同期してオンオフするサンプリングスイッチであって、前記一方のスイッチングトランジスタが完全導通状態にあるとき、電圧を表す信号を前記可変利得増幅器に供給する前記サンプリングスイッチと、
ローパスフィルタを接続した前記可変利得増幅器に関連付けた回路であって、前記可変利得増幅器の出力が、前記インダクタのインダクタンスと、前記サンプリングスイッチに入力される信号の時変成分の大きさと、に依存しない回路と
を備えた検出回路と、
該検出回路の出力電圧と基準電圧との差によって決定される可変デューテイサイクルに従って前記第１及び第２スイッチングトランジスタをターンオン及びターンオフするドライブ回路と
を備えたことを特徴とする同期バックコンバータ。
【請求項２】
請求項１において、前記ローパスフィルタは、前記一方のスイッチングトランジスタと前記可変利得増幅器の入力端子との間に接続したＲＣ回路であることを特徴とする同期バックコンバータ。
【請求項３】
請求項２において、前記サンプリングスイッチは、前記第２スイッチングトランジスタと同期してオンオフし、
前記ローパスフィルタは、前記第２ノードに接続され、これによりサンプルが前記第２スイッチングトランジスタ間の電圧を表すことを特徴とする同期バックコンバータ。
【請求項４】
請求項２において、前記サンプリングスイッチは、前記第１スイッチングトランジスタと同期してオンオフし、
前記ローパスフィルタは、前記入力ノードに接続され、これによりサンプルが前記第１スイッチングトランジスタ間の電圧を表す
ことを特徴とする装置。
【請求項５】
請求項１において、前記ローパスフィルタは、前記可変利得増幅器の利得帯域幅の選択によって実施されることを特徴とする同期バックコンバータ。
【請求項６】
請求項１において、前記サンプリングスイッチは、前記第２スイッチングトランジスタと同期してオンオフすることを特徴とする同期バックコンバータ。
【請求項７】
請求項１において、前記サンプリングスイッチは、前記第１スイッチングトランジスタと同期してオンオフすることを特徴とする同期バックコンバータ。
【請求項８】
請求項１において、前記サンプリングスイッチは、前記ドライブ回路によってオペレートされることを特徴とする同期バックコンバータ。
【請求項９】
請求項１において、前記第１及び第２スイッチングトランジスタは、ＭＯＳＦＥＴであることを特徴とする同期バックコンバータ。
【請求項１０】
請求項１において、本同期バックコンバータは、前記直列インダクタ及び前記出力コンデンサを除き、マルチチップモジュールに含まれることを特徴とする同期バックコンバータ。
【請求項１１】
請求項１において、本同期バックコンバータ全体は、マルチチップモジュールに含まれることを特徴とする同期バックコンバータ。
【請求項１２】
請求項１において、前記検出回路は、本同期バックコンバータの残りの部分とは別のモジュール内にパッケージされることを特徴とする同期バックコンバータ。
【請求項１３】
請求項１において、前記可変利得増幅器は、トランスコンダクタンス増幅器であることを特徴とする同期バックコンバータ。
【請求項１４】
請求項１において、前記一方のスイッチングトランジスタがターンオンされる時点と、前記サンプリングスイッチがターンオンされる時点との間に、予め定めた短い遅延を設けるための遅延回路をさらに含むことを特徴とする同期バックコンバータ。
【請求項１５】
請求項１において、前記検出回路と、前記ドライブ回路と、前記第１及び第２スイッチングトランジスタとは、マルチチップモジュールとして組み立てられ、
本同期バックコンバータは、さらに、前記一方のスイッチングトランジスタが導通状態にある場合に前記一方のスイッチングトランジスタの電流パス内の抵抗の温度依存変動を補償するために、前記可変利得増幅器の利得を変更する温度感知装置を前記マルチチップモジュール内に含むことを特徴とする同期バックコンバータ。
【請求項１６】
請求項１５において、前記温度感知装置は、ダイオードであることを特徴とする同期バックコンバータ。
【請求項１７】
請求項１５において、前記スイッチングトランジスタは、ＭＯＳＦＥＴであり、
前記温度感知装置は、前記一方のＭＯＳＦＥＴのＲＤＳ−ＯＮの温度依存変動に比例して、前記可変利得増幅器の利得を変更する
ことを特徴とする同期バックコンバータ。
【請求項１８】
請求項１において、前記検出回路と、前記ドライブ回路と、前記第１及び第２スイッチングトランジスタとは、マルチチップモジュールとして組み立てられ、
本同期バックコンバータは、さらに、前記一方のスイッチングトランジスタが導通状態にある場合に前記ドライブ回路によって供給される制御信号の電圧変動によって生ずる前記一方のスイッチングトランジスタの電流パスの抵抗変動を補償するため、前記可変利得増幅器の利得を変更する電圧感知装置を、前記マルチチップモジュール内に含むことを特徴とする同期バックコンバータ。
【請求項１９】
請求項１において、前記可変利得増幅器の利得は、前記一方のスイッチングトランジスタが導通状態にある場合にコンポーネントの変化によって生ずる前記一方のスイッチングトランジスタの電流パスの抵抗の変動を補償するため、前記一方のスイッチングトランジスタが導通状態にある場合に、前記一方のスイッチングトランジスタの電流パスを流れる所定電流用の予め定めた出力信号を供給するように設定されることを特徴とする同期バックコンバータ。
【請求項２０】
請求項１において、前記第１及び第２スイッチングトランジスタは、ＭＯＳＦＥＴであり、
前記可変利得増幅器は、コンポーネントの変化によって生ずる前記一方のＭＯＳＦＥＴのＲＤＳ−ＯＮの変動を補償するため、前記一方のＭＯＳＦＥＴのチャネルを流れる予め定めた電流を表す予め定めた出力信号を供給するように設定される
ことを特徴とする同期バックコンバータ。
【請求項２１】
電流シェアリングを行う多相同期バックコンバータであって、
複数個の単相バックコンバータを有する複数段単相バックコンバータであって、該単相バックコンバータからの出力電流をそれぞれ負荷に供給するため、各単相バックコンバータの各出力ノードを相互に接続してなる複数段単相バックコンバータであり、前記単相バックコンバータが、それぞれ、入力ノードと第１ノードとの間に接続した第１スイッチングトランジスタと、前記第１ノードと第２ノードとの間に接続した第２スイッチングトランジスタと、前記第１又は前記第２ノードと出力ノードとの間に接続した直列インダクタと、前記出力ノードと前記第２ノードとの間に接続したコンデンサと、可変デューテイサイクルに従って前記第１及び第２スイッチングトランジスタをオンオフするドライブ回路と、前記単相バックコンバータより供給される出力電流を表す出力信号を生成する検出回路と、
を含む複数段単相バックコンバータと、
該複数段単相バックコンバータの各単相バックコンバータの各スイッチングトランジスタに対して予め定めた位相関係にあるデューテイサイクル制御信号を、本多相同期バックコンバータの出力ノードのフィードバック電圧と、前記出力ノードでの所望電圧を表す基準信号との差に従って、供給するマスタコントローラと、
を有する多相同期バックコンバータにおいて、
前記マスタコントローラと、前記各単相バックコンバータのドライブ回路と、の間に接続したデューテイサイクルトリミングコントローラであって、前記デューティサイクル制御信号に応答して、前記単相バックコンバータのデューテイサイクル制御信号を修正して、各単相バックコンバータの出力電流を等化するデューテイサイクルトリミングコントローラと、
前記各単相バックコンバータの出力電流と、前記等化された出力電流を反映する所望の電流出力と、の差を表す制御信号を、前記デューテイサイクルトリミングコントローラに供給する電流シェアリングコントローラと、
を備えたことを特徴とする多相同期バックコンバータ。
【請求項２２】
請求項２１において、前記電流シェアリングコントローラは、前記各単相バックコンバータと関連して設けた増幅器であって、前記単相バックコンバータにおける前記検出回路の出力に接続した第１入力端子と、前記第１入力端子に抵抗を介して接続した第２入力端子であって、前記各単相バックコンバータの出力電流の平均値を表す信号を供給する電流シェアリングバスに接続した第２入力端子と、を有する増幅器を備え、
前記増幅器は、前記第１入力端子の信号と前記第２入力端子の信号との差を表す出力信号を前記デューテイサイクルトリミングコントローラの各制御入力端子に供給し、
前記デューテイサイクルトリミングコントローラは、各増幅器出力信号に従って、前記単相バックコンバータによってそれぞれ供給された出力電流を等化するため、前記単相バックコンバータのスイッチングトランジスタのデューテイサイクルを調整する
ことを特徴とする多相同期バックコンバータ。
【請求項２３】
請求項２１において、前記電流シェアリングコントローラは、前記単相バックコンバータに関連して設けた増幅器であって、前記検出回路の出力に接続した第１入力端子と、該第１入力端子にダイオードを介して接続した第２入力端子であって、前記単相バックコンバータの出力電流のうちの最小値を表す信号を供給する電流シェアリングバスに接続した第２入力端子とを有し、
前記増幅器は、前記第１入力端子の信号と前記第２入力端子の信号との差を表す出力信号を前記デューテイサイクルトリミングコントローラの各制御入力端子に供給し、
前記デューテイサイクルトリミングコントローラは、前記増幅器のそれぞれの出力信号に従って、前記単相バックコンバータからの出力電流を等化するため、前記単相バックコンバータにおけるスイッチングトランジスタのデューテイサイクルを調整する
ことを特徴とする多相同期バックコンバータ。
【請求項２４】
請求項３６又は３８において、前記増幅器と、該増幅器の前記第１入力端子と前記第２入力端子とを接続する部品と、前記単相バックコンバータの前記デューテイサイクルトリミングコントローラとは、前記第１及び第２スイッチングトランジスタと、前記単相バックコンバータのドライブ回路とともに、各マルチ回路モジュール内に組み立てられることを特徴とする多相同期バックコンバータ。
【請求項２５】
請求項２１において、前記電流シェアリングコントローラは、前記単相バックコンバータと関連して設けた増幅器であって、前記単相バックコンバータの前記検出回路の出力にそれぞれ接続した第１入力端子と、該第１入力端子にダイオードを介して接続され、前記単相バックコンバータの出力電流のうちの最大値を表す信号を供給する電流シェアリングバスに接続した第２入力端子とを有する増幅器を有し、
前記増幅器は、前記第１入力端子の信号と前記第２入力端子の信号との差を表す出力信号を前記デューテイサイクルトリミングコントローラの各制御入力端子に供給し、
前記デューテイサイクルトリミングコントローラは、前記増幅器のそれぞれの出力信号に従って、前記単相バックコンバータによって供給された出力電流を等化するため、前記単相バックコンバータのスイッチングトランジスタのデューテイサイクルを調整する
ことを特徴とする多相同期バックコンバータ。
【請求項２６】
請求項２３又は２５において、前記電流シェアリングバスへの信号は、フィードバック信号として前記マスタコントローラに供給されることを特徴とする多相同期バックコンバータ。
【請求項２７】
請求項２１、２３、２５、又は３８のいずれかにおいて、前記デューティサイクルトリミング回路は、前記マスタコントローラによって供給される入力デューテイサイクル制御信号の前縁を選択的に遅延させることによって、前記第１スイッチングトランジスタのオン期間を短縮することを特徴とする多相同期バックコンバータ。
【請求項２８】
請求項２１、２３、２５又は３８のいずれかにおいて、前記トリミング回路は、前記マスタコントローラによって供給される入力デューテイサイクル制御信号の後縁を選択的に遅延させることによって、前記第１スイッチングトランジスタのオン期間を延長することを特徴とする多相同期バックコンバータ。
【請求項２９】
請求項２１又は２２において、前記デューテイサイクルトリミングコントローラは、各単相バックコンバータのデューテイサイクルトリミング回路であって、前記単相バックコンバータ関連して設けた前記増幅器の前記出力端子に接続した制御入力端子と、前記マスタコントローラの位相関連出力の１つに接続した信号入力端子と、前記単相バックコンバータの前記ドライブ回路を制御するために接続した出力端子と、を含むデューテイサイクルトリミング回路を備えたことを特徴とする多相同期バックコンバータ。
【請求項３０】
請求項２１において、前記所望の出力電流を表す信号は、前記マスタコントローラへのフィードバック信号として供給されることを特徴とする多相同期バックコンバータ。
【請求項３１】
電力損を平衡化する多相同期バックコンバータであって、
複数の単相バックコンバータを有する複数段単相バックコンバータであって、前記単相バックコンバータからの出力電流をそれぞれ負荷に供給するため、各単相バックコンバータの各出力ノードを相互に接続してなる複数段単相バックコンバータであって、前記単相バックコンバータは、それぞれ、
入力ノードと第１ノードとの間に接続した第１スイッチングトランジスタと、
前記第１ノードと第２ノードとの間に接続した第２スイッチングトランジスタと、
前記第１又は第２ノードと出力ノードとの間に接続した直列インダクタと、
前記出力ノードと前記第２ノードとの間に接続したコンデンサと、
前記第１及び第２スイッチングトランジスタを可変デューテイサイクルに従ってターンオン及びターンオフして、前記出力ノードの電圧を制御するドライブ回路と、
前記スイッチングトランジスタが導通状態にある場合に、前記第１又は第２スイッチングトランジスタのいずれか一方のスイッチングトランジスタを流れる電流を測定し、これにより前記単相バックコンバータによって供給される出力電流を表す出力信号を生成する可変利得電流検出増幅器を含む検出回路と、
本多相同期コンバータの出力電圧と、前記出力ノードの所望の電圧を表す基準信号との差に従って、前記単相バックコンバータのスイッチングトランジスタと予め定めた位相関係でデューテイサイクル制御信号を供給するマスタコントローラと、
を含む、複数段単相バックコンバータを備え、
前記単相バックコンバータの前記電流検出増幅器の利得は、前記増幅器からの各出力信号が等しくなるようにプリセットされ、これにより、前記一方のスイッチングトランジスタの導通パスの抵抗の変動を補償するため、前記可変利得増幅器の利得を変更して出力電流を調整し、これにより前記単相バックコンバータの電力損を平衡化することを特徴とする多相同期バックコンバータ。
【請求項３２】
請求項３１において、前記電流検出増幅器の利得は、前記一方のスイッチングトランジスタの導通パスの実抵抗値と、前記バックコンバータ段で使用される種類のスイッチングトランジスタの導通パスの抵抗の平均値ＲＡＶとの差に従ってプリセットされることを特徴とする多相同期バックコンバータ。
【請求項３３】
請求項３１において、前記電流検出増幅器の利得は、次の関係式、すなわち、
【数１】
2005522173.tif 000004
ただし、ＡＩはＩ番目の単相バックコンバータの増幅器の利得であり、Ａ０は定格設計利得であり、ＲＤＳ−ＩはＩ番目の単相バックコンバータの一方のスイッチングトランジスタの導通パスの実抵抗値であり、ＲＡＶは単相バックコンバータで使用されるスイッチングトランジスタの導通パスの平均抵抗値である。
に従ってプリセットされることを特徴とする多相同期バックコンバータ。
【請求項３４】
請求項３１において、前記スイッチングトランジスタは、ＭＯＳＦＥＴであり、
前記可変利得増幅器の利得は、一方のスイッチングトランジスタのＲＤＳ−ＯＮの実際値と、単相バックコンバータで使用されるスイッチングトランジスタのＲＤＳ−ＯＮの平均値ＲＡＶとの差に従ってプリセットされる
ことを特徴とする多相同期バックコンバータ。
【請求項３５】
請求項３１において、前記第１及び第２スイッチングトランジスタは、ＭＯＳＦＥＴであり、
前記電流検出増幅器の利得は、次の関係式、すなわち、
【数２】
2005522173.tif 000005
ただし、ＡＩはＩ番目の単相バックコンバータの増幅器の利得であり、Ａ０は定格設計利得であり、ＲＤＳ−ＩはＩ番目の単相バックコンバータの一方のＭＯＳＦＥＴの導通パスの実際のＲＤＳ−ＯＮであり、ＲＡＶは単相バックコンバータで使用されるＭＯＳＦＥＴのＲＤＳ−ＯＮの平均値である。
に従ってプリセットされることを特徴とする多相同期バックコンバータ。
【請求項３６】
請求項３２ないし３５のいずれかにおいて、前記ＲＡＶは、製造試験履歴データから統計的に決定されることを特徴とする多相同期バックコンバータ。
【請求項３７】
請求項３１において、前記一方のスイッチングトランジスタは、前記第２スイッチングトランジスタであることを特徴とする多相同期バックコンバータ。
【請求項３８】
出力電流を出力ノードに供給する第１及び第２スイッチングトランジスタと、
前記出力ノードに接続した直列インダクタ及びシャントコンデンサと、
前記出力ノードの電圧を安定化するため、可変デューテイサイクルに従って、前記第１及び第２スイッチングトランジスタをターンオン及びターンオフするドライブ回路と、
可変利得電流検出増幅器を含む検出回路と、
予め定めた位相関係にあるデューテイサイクル制御信号を、前記多相同期バックコンバータからの出力電圧と、前記出力ノードの所望の電圧を表す基準信号と、の差に従って、前記単相バックコンバータにおけるスイッチングトランジスタに、供給するマスタコントローラと
を含む単相バックコンバータを、複数有し、該複数の単相バックコンバータの出力電流を結合するため、該複数の単相バックコンバータの出力端子を互いに接続した多相同期バックコンバータにおける電力損を平衡化する方法において、
前記第１及び第２スイッチングトランジスタのいずれか一方が導通状態にあるとき、該一方のスイッチングトランジスタを流れる予め定めた較正電流に応答して、すべての電流検出増幅器が等しい出力を供給するように、各単相バックコンバータ内の前記電流検出増幅器の利得をプリセットするステップと、
前記各単相バックコンバータによって供給される出力電流を表す、電流検出増幅器の出力信号を生成するため、前記一方のスイッチングトランジスタが導通状態にあるときに該一方のスイッチングトランジスタを流れる電流を測定するステップと
を含むことを特徴とする方法。
【請求項３９】
請求項３８において、前記電流検出増幅器の利得は、前記一方のスイッチングトランジスタの導通パスの抵抗の実際値と、前記単相バックコンバータで使用されるスイッチングトランジスタの導通パスの抵抗の平均値ＲＡＶとの差に従ってプリセットされることを特徴とする方法。
【請求項４０】
請求項３９において、前記ＲＡＶは、製造試験履歴データから統計的に決定され、前記導通パスの抵抗の実際値は、前記導通パスの電圧降下を測定することによって決定されることを特徴とする方法。
【請求項４１】
請求項３８において、前記電流検出増幅器の利得は、次の関係式、すなわち、
【数３】
2005522173.tif 000006
ただし、ＡＩはＩ番目の単相バックコンバータの増幅器の利得であり、Ａ０は定格設計利得であり、ＲＤＳ−ＩはＩ番目の単相バックコンバータの一方のスイッチングトランジスタの導通パスの実抵抗値であり、ＲＡＶは単相バックコンバータで採用されたスイッチングトランジスタの導通パスの平均抵抗値である。
に従ってプリセットされることを特徴とする方法。
【請求項４２】
請求項３８において、前記第１及び第２スイッチングトランジスタは、ＭＯＳＦＥＴであり、
前記電流検出増幅器の利得は、それぞれ、前記一方のスイッチングトランジスタであるＭＯＳＦＥＴの実際のＲＤＳ−ＯＮの値と、各単相バックコンバータで採用されたＭＯＳＦＥＴのＲＤＳ−ＯＮの平均値ＲＡＶとの差に応じてプリセットされる
ことを特徴とする方法。
【請求項４３】
請求項３８において、前記第１及び第２スイッチングトランジスタは、ＭＯＳＦＥＴであり、
前記電流検出増幅器の利得は、次の関係式、すなわち、
【数４】
2005522173.tif 000007
ただし、ＡＩはＩ番目の単相バックコンバータの増幅器の利得であり、Ａ０は定格設計利得値であり、ＲＤＳ−ＩはＩ番目の単相バックコンバータの一方のＭＯＳＦＥＴの導通パスの実際のＲＤＳ−ＯＮであり、ＲＡＶは単相バックコンバータで採用されたＭＯＳＦＥＴのＲＤＳ−ＯＮの平均値である。
に従ってプリセットされることを特徴とする方法。
【請求項４４】
請求項４１ないし４３のいずれかにおいて、前記ＲＡＶは、製造試験履歴データから統計的に決定され、
前記ＲＤＳ−ＯＮの実際値は、前記各導通パスにおける電圧降下を測定することによって決定される
ことを特徴とする方法。
【請求項４５】
請求項４３において、前記一方のＭＯＳＦＥＴは、第２ＭＯＳＦＥＴであることを特徴とする方法。
【請求項４６】
出力電流の逓減中の過渡応答が改善された同期バックコンバータにおいて、
入力ノードと第１ノードとの間に接続した第１スイッチングトランジスタと、
前記第１ノードと第２ノードとの間に接続した第２スイッチングトランジスタと、
前記第１又は第２ノードと出力ノードとの間に接続した直列インダクタと、
前記出力ノードと前記第２ノードとの間に接続した出力コンデンサと、
前記コンバータの電圧出力と基準電圧との差を表す誤差信号によって決定される可変デューテイサイクルに従って前記第１スイッチングトランジスタをターンオン及びターンオフする第１ドライブ回路と、
前記第１スイッチングトランジスタのデューテイサイクルがゼロである場合に、制御信号出力を供給する検出回路と、
該検出回路の前記制御信号出力に応答して、前記第２スイッチングトランジスタをターンオフする第２ドライブ回路と
を備えたことを特徴とする同期バックコンバータ。
【請求項４７】
請求項４６において、前記第１スイッチングトランジスタは、前記入力ノードと前記第１ノードとの間に接続した直列ＭＯＳＦＥＴであり、
前記第２スイッチングトランジスタは、前記第１ノードと前記第２ノードとの間に接続したシャントＭＯＳＦＥＴであり、
前記直列インダクタは、前記第１又は第２ノードと前記出力ノードとの間に接続してあり、
前記出力コンデンサは、前記出力ノードと前記第２ノードとの間に接続してあり、
前記第１ドライブ回路は、前記可変デューテイサイクルに従って前記直列ＭＯＳＦＥＴをターンオン及びターンオフし、
前記検出回路は、前記直列ＭＯＳＦＥＴのデューテイサイクルがゼロである場合に、前記制御信号出力を供給し、
前記第２ドライブ回路は、前記検出回路の前記制御信号出力に応答して、前記シャントＭＯＳＦＥＴをターンオフする
ことを特徴とする同期バックコンバータ。
【請求項４８】
請求項４６又は４７において、前記第１ドライブ回路は、予め定めた最大値と最小値とを有する繰り返しランプ波形を生成するとともに、前記誤差信号を前記繰り返しランプ波形信号と比較して可変デューテイサイクルを表す信号を生成する回路を含み、
前記検出回路は、前記誤差信号の振幅が前記繰り返しランプ波形信号の最小値未満である場合に、前記制御信号を生成する
ことを特徴とする同期バックコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多相同期バックコンバータに関し、特に、出力を検出する技術と、各モジュールに電流をシェアリングする技術とを有するとともに、急激な負荷変動における過渡的な性能を有する装置に関する。本発明は、マルチチップモジュール（ＭＣＭ）のコンテキストで記載し図示したが、開示した改良は、同様に、ディスクリート部品でインプリメントしたものにも適用できる。
【背景技術】
【０００２】
本出願は、２００２年４月３日に出願され、発明の名称をMULTI-CHIP MODULE CIRCUIT IMPROVEMENTとする米国仮出願６０／３７０，００７号に基づくものであって、その利益を主張する。上記番号をここに記載して本明細書の一部とする。
【０００３】
ＭＣＭは電子パッケージであって、この電子パッケージにおいては、絶縁層で分離された複数の層を相互に接続したものを有する共通基板上に、マルチプルＩＣ（integrated circuit）が形成されている。このモジュール全体はカプセル化されているが、個々にＩＣ化されてはいない。
【０００４】
ＭＣＭは、個別のチップを慣用のプリント回路基板上に実装した回路よりも、幾つかの重要な利点がある。ＭＣＭは、配線および部品の密度が高く、より低コストである。ＭＣＭのコンパクトアーキテクチャによれば、信号送信時間が短縮され、寄生インピーダンスが低下し、これにより高速スイッチング効率も改善される。ＭＣＭには受動部品があるので、ＭＣＭを完全な電源として試験することができ、その結果、信頼性が向上した。
【０００５】
ＭＣＭのパッケージ化は、多相同期バックコンバータを含む広範な応用に適している。同期バックコンバータは、ＤＣ（又はＡＣを整流したもの）入力を受け、低電圧、大電流安定化出力を生成するスイッチング型ＤＣ電源である。バックコンバータは、マイクロプロセッサが稼動する装置の電源に、また広範な他のデジタル回路用に、特に適している。
【０００６】
同期バックコンバータの基本構成を図１に示す。この同期バックコンバータを１００で示す。直列スイッチとしては、典型的にはパワーＭＯＳＦＥＴ１０２その他のものがあり、ソース−ドレンパスが入力端子１０４と第１信号ノード１０６との間に接続してある。シャントスイッチとしては、典型的にはパワーＭＯＳＦＥＴ１０８その他のものがある。出力回路は、直列インダクタ１１２とシャントコンデンサ１１４とを備えている。シャントコンデンサ１１４は、一方の端子がインダクタ１１２と信号出力ノード１１６で接続してあり、他方の端子がグランドに接続してある。仮にＭＯＳＦＥＴ１０８の内部ボディダイオードに関連するダイオード逆回復損を低減するため、ＭＯＳＦＥＴ１０８の休止期間において、導通状態にする必要がある場合には、ショットキーダイオード１１８のようなシャントダイオードを、ＭＯＳＦＥＴ１０８と並列に接続することもできる。仮に外部ショットキーダイオードを追加してコストを高くするよりも、スイッチング損の大きい方をとるのであれば、個別のショットキーダイオード１１８は必要でない。
【０００７】
ＤＣ入力電圧ＶＩＮは、入力コンデンサ１１１間電圧であって、入力端子１０４とグランド１１０との間に供給され、ＶＩＮ未満の出力電圧ＶＯＵＴが、信号出力ノード１１６とグランド１１０との間に接続された負荷１２４に、供給される。
【０００８】
出力電圧の制御は、ＭＯＳＦＥＴ１０２および１０８のオンオフのデューティサイクルを選択的に変更することによって、行われる。このデューティサイクルの変更は、ＭＯＳＦＥＴのゲート端子に接続されたゲートコントロールロジックによって行われるか、あるいはゲートドライバ１２０によって行われ、また、ＰＷＭ（pulse width modulation）ジェネレータ１２４を備えたＰＷＭ回路１２２によってドライブされる。ＰＷＭジェネレータ１２４は、所要のスイッチング周波数を有し、かつ固定の最大値（ピーク）および最小値（谷）を有するランプ信号と、誤差増幅器１２６によって供給される信号と、を比較する。誤差増幅器１２６は、信号線１２８上のフィードバック信号ＶＦＢによって表される実際の出力電圧と、その第２入力端子１３０に供給される所望の出力電圧信号ＶＲＥＦと、の差に基づいて、出力信号ＶＥを供給する。
【０００９】
ＭＯＳＦＥＴ１０２がオンになり、かつＭＯＳＦＥＴ１０８がオフになると、インダクタ１１２間の電圧はＶＩＮ−ＶＯＵＴに等しくなり、電流によりコンデンサ１１４が充電される。コンデンサ１１４間電圧を実質的に一定に保つためには、予め定めた値のＶＥによりＰＷＭ回路１２４とゲートドライバ１２０とをオペレートして、ＭＯＳＦＥＴ１０２をスイッチオフし、かつＭＯＳＦＥＴ１０８をスイッチオンする。ＭＯＳＦＥＴ１０８の導通状態においては、ソース−ドレン抵抗が極めて低いので、電流がインダクタ１１２に流れ続ける。その結果、コンデンサ１１４が充電され、ＭＯＳＦＥＴが、数回、オンオフを繰り返すと、出力電圧が定常状態になる。図１の回路の動作は、当業者にとって周知のものであるから、これ以上の説明は省略する。
【００１０】
要求される出力電流がＭＯＳＦＥＴ１０２および１０８の容量を超える場合には、図２において２００で示す多相バックコンバータを採用することができる。図２においては、Ｎ個の同期バックコンバータ段２０２Ａ〜２０２Ｎが、入力ノード２０８とコモングランド２１０との間に接続してあり、各同期バックコンバータ段の出力が出力ノード２１２に供給される。これら同期バックコンバータ段２０２Ａ〜２０２Ｎはそれぞれ必要な電流需要に寄与する。
【００１１】
同期バックコンバータ段２０２Ａには、入力コンデンサ２０３と、ＭＯＳＦＥＴ対２０４と、シャントショットキーダイオード２０５と、出力インダクタ２０６と、出力コンデンサ２１４と、ゲートドライバ２１６と、が含まれている。他の同期バックコンバータ段も同様に構成されている。
【００１２】
マスタＰＷＭコントローラ２１８は、ＮインタリーブされたＰＷＭ信号、すなわち位相間で３６０°／Ｎの位相遅延を有するＰＷＭ信号を生成する。マスタＰＷＭコントローラ２１８は、適正な方法又は所望の方法で構成することができ、例えば、周波数ＦＭ＝Ｎ・ｆＳＷ（ただし、Ｎは位相数、ｆＳＷはＭＯＳＦＥＴの予め定めたスイッチング周波数である。）で動作する周波数調整可能なマスタクロック２２０と、周波数ｆＳＷのパルス列を生成するプログラマブルカウンタ２２２と、Ｎ個のＰＷＭ回路２２４Ａ〜２２４Ｎを直列接続したものと、誤差増幅器２２６と、を備えることができる。誤差増幅器２２６が、ＰＷＭ回路２２４Ａ〜２２４Ｎをトリガーする共通入力を供給すると、ドライブ信号ＰＷＭ−１ないしＰＷＭ−Ｎが、同期バックコンバータ段２０２Ａ〜２０２Ｎのゲートドライバ２１６への入力として、供給される。
【００１３】
ドライブ信号ＰＷＭ−１ないしＰＷＭ−Ｎは、３６０°／Ｎの位相遅延があって同相ではなく、図３は、クロック周波数が５ＭＨｚで、スイッチング周波数が１ＭＨｚである５相コンバータの同期信号のタイミングを示す。図５においては、５つの１ＭＨｚスイッチング期間が（１／５）×１０−６秒の時間間隔でインタリーブされていて、５つのコンバータ段がこれら５つのスイッチング期間においてスタガー（stagger）に動作する。当業者にとって多相バックコンバータは周知のものであるので、（図１に関連してもそうであったが）図２の構成に関してもこれ以上の説明は省略する。
【００１４】
しかし、幾つかの点で同期バックコンバータの現行の設計がさらに改良されているが、これらは望ましいものである。これら改良点は次のようなものがある。すなわち、
（ａ）マスタＰＷＭコントローラに入力される電流フィードバック信号を生成する改良された方法。出力電圧と、多相バックコンバータの個々のバックコンバータ段にシェアリングされる電流とは、ＭＯＳＦＥＴ用のスイッチングデューティサイクルによって制御される。高出力電流は「ロスレス」タイプの検出が望ましいので、電流フィードバック信号は、図４に示したようなサンプルホールド回路４００によって、慣用の方法で生成される。この場合、シャントＭＯＳＦＥＴ４０２のＲＤＳ−ＯＮ間の電圧は、各ＭＯＳＦＥＴのスイッチング期間においてサンプリングされる。サンプルホールド回路４００には、トランジスタ４０４および４０６（簡明にするため、オンオフスイッチとして示す。）と、コンデンサ４０８とが含まれている。
【００１５】
あるいはまた、ＶＩＮとＶＯＵＴとの比が、直列ＭＯＳＦＥＴのデューティサイクルが大きくなるような比である場合には、シャントＭＯＳＦＥＴではなく、直列ＭＯＳＦＥＴのＲＤＳ−ＯＮ間電圧をサンプリングすることができる。
【００１６】
しかし、いずれにせよ、ＲＤＳ−ＯＮの値は典型的には小さいので、サンプリングされた電圧信号は、増幅器４１０によって増幅しなければならない。
【００１７】
このアプローチには幾つかの不利な点がある。第１に、増幅器４１０は、シャントＭＯＳＦＥＴ４０２のＲＤＳ−ＯＮ間電圧を正確にサンプリングするため、帯域幅とスルーレートが大きくなければならない。さらに、増幅器４１０の出力は、セトリングまでに時間がかかるので、高周波応答が制限される。さらには、インダクタ電流にはもともと大きな電流リップルが含まれているので、ＲＤＳ−ＯＮ間にリップル電圧が現れる。サンプリングのタイミングによっては、サンプリングされた信号によってＤＣ出力電流が影響されないので、インダクタ電流に含まれるリップル電流の大きさと、サンプリングのタイミングとにより、電流検出誤差に影響がある。
【００１８】
（ｂ）各バックコンバータ段への電流シェアリング。ＭＣＭ構造を多相同期バックコンバータに使用することができるが、これには数々の利点がある。ＭＣＭは、各バックコンバータ段（所望であれば、バックコンバータ段モジュールにおける、入力および出力コンデンサと、直列インダクタとを含む）に提供することができ、図２に示すようなマスタＰＷＭコントローラ２１８に提供することができる。慣用的には、個別のコントローラは、電流シェアリングを制御するために用意されており、その機能がマスタＰＷＭコントローラに組み込まれる。これらのアプローチはともに複雑であり、位相の数をスケーリングするのに向いていない。出力電流が大きいので、通常はロスレス（loss less）の検出が採用されているが、それには上述したような不都合な点がある。その上、電流検出利得の選択は、各バックコンバータ段において行われない。このため、電流が正確にシェアリングされない。これは、ＭＣＭ構造においては、シャントＭＯＳＦＥＴのＲＤＳ−ＯＮが各モジュールにおいて変動し、また温度とともに変動し、ゲート電圧とともに変動するからである。
（ｃ）モジュール間での定常損失（conduction loss）の変動。各モジュールにおいてＲＤＳ−ＯＮを変化させて、シャントＭＯＳＦＥＴの定常損失を不平衡にすることができる。具体的には、多相電源では、供給可能な総出力電流は、最も弱いモジュール、すなわち最もホットランニング（hot running）しているモジュールによって決定される。出力電流容量を最大にするため、最も弱いモジュールにおいては最小電流を供給することが求められるから、電力シェアリングの方が電流シェアリングよりも重要である。
【００１９】
慣用の設計によれば、有効な電力シェアリングは行われない。このことを理解するため、再度、図２を参照して、２段コンバータ、すなわちＮ＝２について考察する。また、次のように仮定する。すなわち、
（モジュール２０２−１における）シャントＭＯＳＦＥＴ＃のＲＤＳ−ＯＮ
＝０．００５Ω
（モジュール２０２−２における）シャントＭＯＳＦＥＴ＃のＲＤＳ−ＯＮ
＝０．００６Ω
出力電流ＩＯＵＴ＝２０Ａ
ＶＩＮ＝１２．０Ｖ
ＶＯＵＴ＝１．０Ｖ
慣用のＭＯＳＦＥＴのＲＤＳ−ＯＮ電流検出を用い、並列の２相モジュールについて考察すると、各相において、電流は、実際には、有効並列抵抗によって決定される。言い換えると、モジュール２０２−１の電流は、実際には、２０×６／（５＋６）＝１０．９Ａであり、モジュール２０２−２の電流は、実際には、２０×５／（５＋６）＝９．１Ａである。そして、Ｉ２Ｒ損は、それぞれ、０．５９Ｗおよび０．５Ｗとなる。
【００２０】
完全な電流シェアリング、すなわち、各モジュールが、２０Ａの出力のうち正確に１０．０Ａに寄与するように設計されていると仮定したとしても、モジュール２０２−１のＩ２Ｒ損は、０．５Ｗとなり、モジュール２０２−２のＩ２Ｒ損は、０．６Ｗとなる。当然、ＲＤＳ−ＯＮの不均衡が大きくなるほど、状況は大幅に悪化する。
【００２１】
（ｄ）負荷変動中における望ましくない過渡的な振る舞い（behavior）。負荷が急激に変動すると、ＶＩＮとＶＯＵＴの比が大きくなるため、非対称の出力電力のオーバシュートおよびアンダシュートが観測される。負荷逓減（load step-down）による出力電圧のオーバシュートは、通常は、負荷逓増（load step-up）による出力電圧のアンダシュートよりも大きい。電圧オーバシュートを防止するため、慣用的には、大型で高コストの出力コンデンサが使用されてきた。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
このように、従来技術に係る多相同期バックコンバータには依然として問題がある。そこで、本発明は、これらの問題点の幾つかを解決しようとするものである。
【００２３】
本発明の第１目的は、電流検出回路上のインダクタのリップル電流を除去して、同期バックコンバータでの電流検出を改善することにある。
【００２４】
本発明の第２の目的は、各同期バックコンバータへの電流シェアリングを改善することにある。
【００２５】
本発明の第３の目的は、ＭＣＭ技術を用いて構成された多相同期バックコンバータの各モジュールにおける定常損失（conduction loss）の変動を低減することにある。
【００２６】
本発明の第４の目的は、同期バックコンバータでの負荷変動における過渡的な振る舞いを改善することにある。
【００２７】
本発明の第５の目的および特徴は、添付図面とともに本発明の下記の説明によって明らかにされる。
【課題を解決するための手段】
【００２８】
本発明によれば、誤差増幅器の入力端子にフィードバックする電流検出フィードバック信号を生成する回路には、サンプリングスイッチが含まれており、このサンプリングスイッチは、フィードバック信号ＶＦＢを供給する増幅器に、ＲＣ平均化回路のようなローパスフィルタを介して、接続されている。サンプリングトランジスタとシャントＭＯＳＦＥＴとが、同時にオンになるので、これらは共通にゲートされる。このＲＣ平均化回路をターンオンする前に、シャントＭＯＳＦＥＴを完全にオンにするため、必要であれば、又は所望であれば、シャントＭＯＳＦＥＴがゲートオンされるタイミングと、サンプリングのタイミングとの間に、わずかに遅延を設けることができる。あるいはまた、仮に、直列ＭＯＳＦＥＴのデューティサイクルが長く、シャントＭＯＳＦＥＴのデューティサイクルが短い場合（例えばＶＩＮとＶＯＵＴとの比が小さい場合）には、シャントＭＯＳＦＥＴ間電圧ではなく、直列ＭＯＳＦＥＴのＶＲＤＳ−ＯＮ間電圧をサンプリングすることができる。
【００２９】
ローパスフィルタを使用すれば、ＲＣ回路におけるコンデンサ間ＤＣ電圧は、インダクタのインダクタンスとリップル電流の大きさとに関わらず、インダクタ電流の直流分に比例する。
【００３０】
仮に電流検出ＩＣ回路がバックコンバータ段とともに単一のＭＣＭにパッケージされている場合には、電流検出利得をＲＤＳ−ＯＮの値に基づいてトリミングすることができる。ＲＤＳ−ＯＮの温度変動を除去するため、この電流検出ＩＣ回路内の温度検出デバイスを使用すれば、モジュール温度に従って電流検出利得を調整することができ、またゲート電圧の変動によるＲＤＳ−ＯＮの変動をなくすため、ゲート電圧に従って電流検出利得を調整することもできる。
【００３１】
本発明に係る改良された電流シェアリングは、入力ＰＷＭ信号の前縁を選択的に遅延させて直列ＭＯＳＦＥＴのオン期間を短縮するデューティサイクルトリミング回路、を含むゲートドライバを用いて行われる。遅延時間は、増幅器を含む電流シェアリング制御回路によって決定され、この増幅器においては、モジュール電流レベルを表す信号と、カプリング回路を介して全てのモジュール電流レベル信号に共通に接続されるI-シェアバス上の信号と、の電流差が増幅される。
【００３２】
一実施形態では、カプリング回路は、各バックコンバータ段の電流の平均値を表すバス信号を供給するため、各モジュールにおいて、抵抗により構成されている。したがって、各バックコンバータ段の増幅器の入力は、当該バックコンバータ段の実際に測定されたインダクタ電流と、すべてのバックコンバータ段のインダクタ電流の平均値との差を表す。この差は、伝播遅延ＲＤＳ−ＯＮと、他の各バックコンバータ段における他のパラメータの変化と、を反映するものであって、デューティサイクルを微調整して、モジュールを流れる電流を平衡化させて位相ごとの平均値を表す出力電流にするため、モジュール内のデューティサイクルトリミング回路によって用いられる。次の例は、前述の実施形態の変形例であるが、各モジュールのＰＷＭ信号の後縁を延長して、デューティサイクルを選択的に増大させ、これにより電流の不均衡を修正することができる。
【００３３】
別の実施形態では、各バックコンバータ段の入力抵抗は、ＡＮＤ回路として機能するダイオードと置換することができ、各バックコンバータ段の最低電流検出信号値がI-シェアバスを支配する。したがって、当該最低電流値に対応する信号は、I-シェアバスにおいて、各サミング／アイソレーションアンプへの入力として現れ、また、最低電流のバックコンバータ段の出力電流とマッチさせるため、各サミング／アイソレーションアンプの出力に基き、各デューティサイクルトリミング回路によりデューティサイクルが小さくされ、全バックコンバータ段の出力電流が低減される。
【００３４】
変形例においては、I-シェア制御回路内のダイオードを、ＯＲ回路として集合的に機能するダイオードとして接続することができ、各バックコンバータ段の電流検出信号値の最高値が、I-シェアバスを支配することができる。この構成においては、各デューティサイクルトリミング回路は、最高電流のバックコンバータ段の出力電流とマッチするように、デューティサイクル、したがって出力電流を増大させるように動作する。
【００３５】
多相システムのバックコンバータ段における電力損変動を補償するため、当該バックコンバータ段のシャントＭＯＳＦＥＴの実際に測定されたＲＤＳ−ＯＮの値と、使用されたシャントＭＯＳＦＥＴのＲＤＳ−ＯＮの平均値ＲＡＶとの差に基づいて、各バックコンバータ段の電流検出増幅器の利得をトリミングすることができる。これは、例えば製造試験データから履歴によって決定することができる。
【００３６】
電流検出増幅器とＭＯＳＦＥＴとは、ＭＣＭ内に配置することができるので、パッケージングした後でも、電流検出増幅器の利得をトリミングすることができる。製造試験においては、シャントＭＯＳＦＥＴが導通しているとき、このシャントＭＯＳＦＥＴに、予め定めた較正電流を注入することができ、また慣用の方法か又は所望の方法で、例えば複数の内部ヒューズを切って、増幅器の出力電圧を所望の利得に対応するレベルに設定することにより、当該回路を較正することができる。
【００３７】
特に本発明に係る、負荷逓減中の同期バックコンバータの過渡性能の改善は、逓減中にシャントＭＯＳＦＥＴ１０８を完全にディスエーブルにすることによって、なされる。その結果、電流は、ＭＯＳＦＥＴがオンである場合のようにＭＯＳＦＥＴのチャネルを流れず、シャントＭＯＳＦＥＴ１０８のボディダイオードと並列ショットキーダイオード１１８とを流れる。こうすると、ボディダイオード間とショットキーダイオード間の電圧降下を、導通状態にあるＭＯＳＦＥＴのチャネル間電圧よりも大幅に大きくすることができ、これにより過渡電流をより速く流出させることができるので、有利である。
【発明を実施するための最良の形態】
【００３８】
図５は、平均電流検出を改善した、本発明に係るＣ−検出回路５００を示す。この回路は、コンバータ回路５０２を有するスタンドアロン（stand-alone）回路と分離させることができる。Ｃ−検出回路５００にはサンプリングスイッチ５０４が含まれ、このサンプリングスイッチ５０４は、任意のタイプ又は所望のタイプのトランジスタとすることができ、信号入力を、コンバータ回路５０２内のＭＯＳＦＥＴ５０８と５１０との信号ノード５０６に接続する。サンプリングスイッチ５０４の信号出力は、任意のタイプ又は所望のタイプのローパスフィルタ、例えば直列抵抗５１４とシャントコンデンサ５１６とを含む平均化回路５１２に接続されている。増幅器５１８は、トランスコンダクタンス増幅器又は等価のものとすることができ、入力５２０がコンデンサ５１６に接続されており、可変利得制御抵抗５２２間の入力電圧に比例する出力電流を供給する。トランスコンダクタンス増幅器の電圧−電流利得（ｇｍ）と、可変利得制御抵抗５２２の抵抗値とにより、電流検出利得が決定される。初期ＲＤＳの変動と、温度と、ゲート電圧に起因するＲＤＳの変動と、を補償するため、Ｇｍと、可変利得制御抵抗５２２の抵抗値とは、調整することができる。
【００３９】
サンプリングスイッチ５０４の制御端子５２４は、シャントＭＯＳＦＥＴ５１０のゲート端子と共通に、ゲートドライバ５２８の出力５２６に接続されているので、サンプリングスイッチ５０４とシャントＭＯＳＦＥＴ５１０とは、同時にオンになる。場合によっては、シャントＭＯＳＦＥＴ５１０がターンオンされるタイミングと、ＲＤＳ−ＯＮ間電圧がサンプリングされるタイミングとを、わずかに遅延させることは、シャントＭＯＳＦＥＴ５１０のターンオン期間を有限にするために、必要であるか又は望ましい。この遅延は、ＲＣ回路によるか又は適正な任意の方法により、ゲートドライバ５２８（この場合、サンプリングスイッチ５０４に個別の入力が供給されることになる。）に設けられる。
【００４０】
シャントＭＯＳＦＥＴ５１０のスイッチング期間に関係して、ＲＣ平均化回路５１２のようなローパスフィルタを使用するので、コンデンサ５１６間のＤＣ電圧は、インダクタンスおよびリップル電流の大きさにかかわりなく、インダクタ電流値に比例する。
【００４１】
あるいはまた、仮に、バックコンバータ段５０２を有するＭＣＭ内に、回路５００がパッケージングされる場合には、増幅器５１８の利得を制御するための利得調整抵抗５２２とともに、温度感知抵抗又はダイオードを使用すれば、温度変動によるＲＤＳ−ＯＮの変動を補償することができる。特に、温度に応じたＲＤＳの変動と同じ比率で利得を低減させると、電流検出利得が一定に保たれる。同様の理が、ゲート電圧の補償にも当てはまる。初期のＲＤＳの変動をパーツごとに較正するため、例えば１Ａのような予め定めた較正電流を、試験中に、シャントＭＯＳＦＥＴ５１０に注入することができ、例えば、５０ｍＶ／Ａの利得の場合にＣ検出電圧が５０ｍＶのような所望の値になるまで、利得を調整することができる。
【００４２】
前述の説明から当業者にとって当然のことであるが、ローパスフィルタは実際の用途に応じて種々の態様でインプリメントすることができる。ＲＣフィルタ５１２の場合、大きい時定数を選択すると、データ収集速度は遅くなるが、より正確なＤＣ情報が得られる。加えて、別のローパスフィルタの実装が可能であり、例えば増幅器の利得帯域幅を低下させることができ、重要なことは、リップルを除去するため、信号パス上に低帯域幅のフィルタを使用することである。
【００４３】
さらに、前述の説明から当業者にとって当然のことであるが、シャントＭＯＳＦＥＴ内のＲｄｓ電流がサンプリングされる図５に示された実装は、ＶＩＮとＶＯＵＴとの比が大きい場合、そのデューティサイクルが大きいので、有利である。しかし、例えばＶＩＮとＶＯＵＴとの比が大きい別の用途では、直列ＭＯＳＦＥＴはシャントＭＯＳＦＥＴよりもデューティサイクルが長く、そのＲＤＳ―ＯＮ電圧をさらに便利にサンプリングすることができる。
【００４４】
次のことは当業者であれば認識できることであるが、増幅器５１８によって供給される電流情報は、電圧ポジショニング（voltage positioning）もしくは出力電圧垂下（voltage drooping）を行うか、又は過電流保護を行うため、マスタＰＷＭコントローラ２１８（図２を参照）によって利用できる。電圧ポジショニング又は出力電圧垂下は、オーバシュートでもアンダシュートでも調整ウインドウを充分に使用するため、方形波型の過渡応答を有するように、ＩＯＵＴをより高くし、ＶＯＵＴをより低くする。言い換えると、正確な出力電流情報が供給されれば、多くの利点が得られる。
【００４５】
図６は電流シェアリングを改良するため多相バックコンバータシステムで使用可能な回路を示す。この場合、入力ＰＷＭ信号は、デューティサイクルトリミング回路６０２と慣用のゲートドライバユニット６０３とを含む修正されたゲートドライブ回路６００に結合される。デューティサイクルトリマー６０２は、入力ＰＷＭ信号の前縁を選択的に遅延させて、直列ＭＯＳＦＥＴのオン期間を短縮するためのいずれかの適正又は所望の態様で構成することができる。遅延時間は電流シェアリング制御回路６０６から線６０４を経て供給される制御入力によって決定される。
【００４６】
電流シェアリング制御回路６０６の好適なインプリメンテーションは、電流シェアリング増幅器６０８を備えており、入力端子６１０は、バックコンバータ段の電流出力平均値を表す第１入力を受け取り、第２入力端子６１２は、サミング抵抗６１４を介して入力端子６１０に接続されている。同様の回路構成が、多相システム内の他の各コンバータモジュールにも備えられている。
【００４７】
各バックコンバータ段の平均出力電流信号は、適正な方法又は所望の方法で供給することができる。例えば図５に５００で示すようなＣ−検出回路であって、バックコンバータ段が、単一のＭＣＭ内に図６に示すようなドライバＩＣを含んでいるＣ−検出回路を組み込むことは、好適なインプリメンテーションであり、このように構成すれば、前述のように、パーツごとのパラメータ差と、環境変動とに対する感度が低下するという利点が得られる。しかし、出力インダクタに直列に抵抗を接続したため測定誤差のある電流検出回路であっても採用することができる、ことは当然のことである。
【００４８】
増幅器入力６１２と、他の各コンバータモジュール内の対応する増幅器の増幅器入力６１２と対応する増幅器入力とは、I-シェアバス６１８に接続されている。図示した回路構成によれば、すべてのモジュール内の（図６の抵抗６１４に対応する）サミング抵抗は、各バックコンバータ段で測定された電流の平均値を表す信号が、I-シェアバス６１８に供給される。
【００４９】
このように、図６に示した構成では、増幅器６０８は、モジュールの実際に測定されたインダクタ電流を表す信号であって入力端子６１０に入力された信号と、すべてのバックコンバータ段のインダクタ電流の平均値を表すI-シェアバス６１８上の信号と、の差を増幅する。この差は、伝播遅延ＲＤＳ−ＯＮと、他の各バックコンバータ段における他のパラメータの変化と、を反映するものであって、デューティサイクルを微調整して、モジュールを流れる電流を平衡化させて位相ごとの平均値を表す出力電流にするため、モジュール内のデューティサイクルトリミング回路によって用いられる。
【００５０】
上記の変形例においては、各モジュールのＰＷＭ信号の後端を延長してデューティサイクルを選択的に増大させることにより、電流の不均衡（imbalance）を修正することができる。
【００５１】
I-シェアバス６１８上の電圧は、誤差増幅器２２６（図２を参照）の入力の１つとして供給されるフィードバック信号ＶＦＢを供給するために、用いることができる。図６の構成によれば、I-シェアバスの電圧はＩＯＵＴ／Ｎに比例する。ただし、ＩＯＵＴは出力電流であり、Ｎは同期バックバックコンバータ段の段数である。
【００５２】
I-シェアバスの電圧は、図５の電流検出回路５００のＣ−検出出力と組み合わせて、上記の種々の態様で利用することもできる。
【００５３】
第２実施形態においては、抵抗６１４その他の各バックコンバータ段の対応する抵抗を、図６Ａに示すように、ダイオード６２０で代用することができる。このように構成すると、ダイオード６２０は、各バックコンバータ段の電流検出信号の最低値がI-シェアバス６１８を支配するＡＮＤ回路として機能する。したがって、前記最低電流値に対応する信号は、増幅器６０８のようなサミング／アイソレーションアンプの入力として、それぞれ、I-シェアバス上に現れ、各サミング／アイソレーションアンプの出力によって、各デューティサイクルトリミング回路はデューティサイクルを縮小し、したがって、最低電流のバックコンバータ段の出力電流とマッチさせるため、すべてのバックコンバータ段の出力電流を低減する。
【００５４】
別の変形例においては、ダイオード６２０と、他のI-シェア制御回路内の対応するダイオードとについては、図６Ａに示した向きと逆の向きにして接続することができる。この場合、これらダイオードは、各バックコンバータ段の電流検出信号の最高値がI-シェアバス６１８を支配するＯＲ回路として、集合的に機能する。したがって、差信号が、他のI-シェア制御の各出力に存在する。この場合は、個々のデューティサイクルトリミング回路は、最高電流のバックコンバータ段の出力電流にマッチさせるため、当該バックコンバータ段のデューティサイクルを増大させ、出力電流を増大させる。
【００５５】
図６および図６Ａに示した構成に応用可能な別の変形例においては、デューティサイクルトリマー６０２に対応するすべてのデューティサイクルトリマーを、ドライバＩＣから離れたディスクリートＩＣとして形成された個別のデューティサイクルトリマーとしてインプリメントするか、あるいはマスタＰＷＭコントローラの一部としてインプリメントすることもできる。同様に、電流シェアリング制御回路６０６に対応する電流シェアリング制御回路も、ドライバＩＣから離れたディスクリートＩＣとして形成された個別のデューティサイクルトリマーとしてインプリメントするか、あるいはマスタＰＷＭコントローラの一部としてインプリメントすることもできる。
【００５６】
再び図５を参照すると、同じコンセプトを用いれば、多相システムのバックコンバータ段における電力損を補償することも、可能である。この補償を行うには、各バックコンバータ段の電流検出増幅器、例えば図５の増幅器５１８の利得が、抵抗５２２の値を設定することによってトリミングされ、またＩ番目のバックコンバータ段のシャントＭＯＳＦＥＴのＲＤＳ−Ｉの実際値と、使用される種類のシャントＭＯＳＦＥＴ用のＲＤＳ−ＯＮの平均値ＲＡＶと、の差に応じた増幅器のトランスコンダクタンス利得が、例えば製造試験の履歴データから統計的に決定され、これにより可変電流検出利得を用いた電流分布を変更して、電力が平衡化される方式を用いることができる。
【００５７】
本発明のこの態様に係る電力平衡化を行うため、幾つかの可能なアルゴリズムを採用することができる。好適なアルゴリズムの１つは、次の関係式を利用している。
【００５８】
【数１】
2005522173.tif 000003
ただし、ＡＩはＩ番目のバックコンバータ段の増幅器の利得であり、Ａ０は電流検出利得の定格値（設計値）である。このアプローチによれば、図５の増幅器５１８に対応する電流検出増幅器の出力信号は、すべてのモジュールおいて強制的に同一にされるが、このようなことを式（１）によって行うには、各モジュール内の電流検出増幅器の利得を可変できる必要があり、その電流検出増幅器の最高利得を有するモジュールが、最低の実電流を有する必要がある。
【００５９】
より正確には、平均値に対する電流偏差のパーセンテージは、ＲＤＳ平均値に対するＲＤＳの偏差の１／２である。ＲＤＳが例えば平均値よりも１０％大きいモジュールにおいては、定格値よりも５％大きい利得を有する必要があるので、電流は、平均より５％小さくなる。したがって、すべてのモジュールでの電力（Ｉ２ＲＤＳ）損が等しくなる。
【００６０】
図５を再び参照すると、上記のアルゴリズムによる電力損平衡の較正は、各バックコンバータ段のシャントＭＯＳＦＥＴに予め定めた較正電流（例えば１アンペア）を注入することによって、試験中に行うことができる。シャントＭＯＳＦＥＴのＲＤＳ−ＯＮの値は、ＭＯＳＦＥＴ間の電圧降下を測定することによって、得ることができる。次に、上記式（１）と、測定されたＲＤＳ−ＯＮの値とに基づいて、このバックコンバータ段の所望の利得を計算することができ、所望の出力電圧に安定化された図５の利得抵抗５２２がＣ検出ノードで得られる。
【００６１】
次のことは当業者であれば認識できることであるが、コンバータモジュール内の可変電流検出利得を使用した電流分布を変更して電力を平衡化するという基礎的なコンセプトによってバックコンバータ段の電力損を平衡化するため、他のアルゴリズムを採用することができる。
【００６２】
図１を再び参照して、負荷遷移中に同期バックコンバータの過渡性能を向上させる技術を説明する。周知の通り、負荷が逓増すると、すなわち電流需要が増大すると、出力電圧が降下する傾向にあるが、これは、直列ＭＯＳＦＥＴ１０２のオン期間を短縮し、シャントＭＯＳＦＥＴ１０８のオフ期間を延長することによって、補償される。
【００６３】
逆に、負荷が逓減すると、すなわち電流需要が低下すると、電圧が上昇していくから、これを補償するには、直列ＭＯＳＦＥＴ１０２のオン期間を短縮し、シャントＭＯＳＦＥＴ１０８のオフ期間を延長する必要がある。
【００６４】
図１から、例えば、仮にＶＩＮが１２Ｖであり、ＶＯＵＴが１．０Ｖである場合には、直列ＭＯＳＦＥＴ１０２がターンオンされ、シャントＭＯＳＦＥＴ１０８がターンオフされて、インダクタ１１２を流れる電流が増大したとき、インダクタ１１２間の電流がＶＩＮ−ＶＯＵＴ＝１１Ｖとなって、インダクタ電流が上昇することは、明らかである。直列ＭＯＳＦＥＴ１０２がターンオフされ、シャントＭＯＳＦＥＴがターンオンされると、インダクタ１１２間の電流は−ＶＯＵＴ＝−１Ｖとなって、インダクタ電流が低下する。定常状態においては、電流上昇分はインダクタ１１２の電流降下分と同一であり、該電流のＤＣ成分は出力電流と同一である。負荷が逓減した瞬間に、インダクタ電流は出力電流よりも大きくなるので、差電流が出力コンデンサ１１４に流入して、出力電圧がオーバシュートする。このオーバシュートは、インダクタ電流が、低下した出力負荷電流レベルにまで低下するまで、続行する。この電流の流出速度はオーバシュートの大きさに影響するが、これはインダクタ間の負電圧によって決定される。
【００６５】
オーバシュートは出力キャパシタンスに反比例するので、オーバシュートを軽減するためには、通常は、大型でコストの高い出力コンデンサが使用される。本発明によれば、これを避けることができ、負荷の逓減中にシャントＭＯＳＦＥＴ１０８全体をディスエーブルして、インダクタのエネルギーをより速く放出することができる。その結果、このインダクタからの電流は、仮にＭＯＳＦＥＴ１０８がオンであればＭＯＳＦＥＴ１０８を流れたように、ＭＯＳＦＥＴ１０８のボディダイオードと、並列ショットキーダイオード１１８とを流れるが、ＭＯＳＦＥＴ１０８のチャネルには流れない。
【００６６】
これは次のような利点がある。すなわち、ボディダイオード間とショットキーダイオード１１８間との電圧降下が、導通ＭＯＳＦＥＴのチャネル間の電圧降下よりも大幅に大きく、インダクタ電流がさらに急速に流出することができる。入力が１２Ｖで、目標出力が１．０Ｖである例において、仮にボディダイオード間とショットキーダイオード間との電圧降下が、約０．７Ｖ（典型的な値）である場合には、インダクタ電圧はＶＯＵＴ、すなわちこの例では１Ｖである。負荷の逓減中もＭＯＳＦＥＴ１０８がディスエーブルされると、この電圧が７０％上昇し、すなわちＶＯＵＴ＋ＶＤＩＯＤＥ＝１＋０．７＝１．７Ｖに上昇し、インダクタ電流は慣用の方法よりも４１％速く低減される。したがって、このインダクタのエネルギーは、その４１％が、電圧オーバシュートを生じる出力コンデンサに供給されず、ダイオードによって吸収される。
【００６７】
本発明のこの態様をインプリメントするには、直列ＭＯＳＦＥＴのデューティサイクルが（ＰＷＭ信号を監視することによって判定されて）ゼロまで降下したとき、双方のＭＯＳＦＥＴがターンオフするように、このゲートドライブ回路を修正することができる。これを単相コンバータのコンテキストで行う好適な回路を図７に示すが、他の適正なインプリメンテーションも可能であり、このことは上記のことに照らせば当業者にとって明白である。
【００６８】
図７に示すように、修正されたコンバータ７００には、０％デューティサイクル検出器７０２が含まれ、この０％デューティサイクル検出器７０２によれば、スイッチング期間において直列ＭＯＳＦＥＴ７０４をオフ状態にする必要があることを表す出力信号が供給される。このことは、仮に出力電圧が例えば前述した負荷逓減によるオーバシュートに起因して安定化電圧以上になった場合に、生ずる。
【００６９】
図１の説明から、ＰＷＭ１２４の出力は、誤差電圧ＶＥと、ピークと谷の値とが固定された三角形ランプとを比較することによって、生成され、ＶＥの値がこの三角形ランプのピークよりも高ければ、１００％デューティサイクルが要求され、ＶＥの値がこの三角形ランプの谷よりも低くければ、０％デューティサイクルが要求される。したがって、ゼロデューティサイクル検出回路７０１は、ＶＥがランプの固定された谷の値以下になるか否かを検出するため、誤差増幅器７０６の出力に接続された回路とすることができる。
【００７０】
ゼロデューティサイクル検出器７０２からの出力信号は、ＡＮＤゲート７０８の一方の入力端子に接続されている。この他方の入力端子には、インバータ７１０を介して、直列ＭＯＳＦＥＴ７０４のゲーティング信号が供給される。ＡＮＤ回路７０９の出力により、シャントＭＯＳＦＥＴ７１２のゲートがドライブされ、これにより、直列ＭＯＳＦＥＴ７０４とシャントＭＯＳＦＥＴ７１２がともにオフ状態に保たれ、直列ＭＯＳＦＥＴ７０４のデューティサイクルがゼロであるとき、インダクタ電流は、シャントＭＯＳＦＥＴ７１２のボディダイオードを介して流出することができる。
【００７１】
図１および図７は、完全に機能的な単相コントローラを示すが、誤差電圧ＶＥはいつでも利用可能である。図２の多相システムにおいては、ＶＥは、各コンバータモジュールにアクセスすることができない。この場合、主コントローラ２１８（図２を参照）から専用出力を供給して、シャントＭＯＳＦＥＴの個別のディスエーブル信号を生成することができる。このようなインプリメンテーション、すなわち０％デューティサイクル状態を検出する等価回路は、本明細書の開示内容に照らせば当業者とって明白である。
【００７２】
以上、本発明を実施の形態を説明したが、他の多くの変更および修正その他は、当業者にとって明白である。したがって、本発明は、ここに開示した特定の内容に限定されず、ただ特許請求の範囲に限定される。
【図面の簡単な説明】
【００７３】
【図１】本発明の特徴を示し、同期バックコンバータの動作を説明する上で有用な同期バックコンバータを示すブロック図である。
【図２】本装置の基本的な特徴を示し、本発明のある態様を示す多相同期バックコンバータを示すブロック図である。
【図３】多相同期バックコンバータのＰＷＭパルス間の関係を示す波形図である。
【図４】ＲＤＳ−ＯＮ方式を使用した慣用の電流検出技術を示す概略図である。
【図５】リップル電流感度を除去する、本発明に係る改良型のサンプルホールド回路を示すブロック図である。
【図６】各バックコンバータ段への電流シェアリングの改善が可能な、本発明に係る多相バックコンバータ内のバックコンバータ段のパラメータ変化を補償するデューティサイクルトリミング制御を行う技術の概略図である。
【図６Ａ】図６に示す技術の変形例を示す図である。
【図７】負荷逓減中の過渡性能を向上させる、本発明に係る技術を示す図である。
【図１】
2005522173.tif 000008
【図２】
2005522173.tif 000009
【図３】
2005522173.tif 000010
【図４】
2005522173.tif 000011
【図５】
2005522173.tif 000012
【図６】
2005522173.tif 000013
【図６Ａ】
2005522173.tif 000014
【図７】
2005522173.tif 000015
【国際調査報告】
2005522173.tif 000016