(57)【要約】本発明は、浅いソース／ドレイン拡張部からのドーパントの外方拡散しないように、または実質的に減らすべく、酸化物ライナー（３０）にドーパントをイオン注入すること（３１）によって、改善されたトランジスタ性能を備えた半導体デバイスを製造する。ある実施形態は、浅いソース／ドレイン領域を形成すべく、ゲート電極（２１）をマスクとして使用して、ホウ素（B）またはホウ素二弗化物（BF2）をイオン注入するステップと、共形な酸化物ライナー（３０）をたい積するステップと、浅いソース／ドレイン拡張部（２３）中の不純物濃度と実質的に同じ濃度で、酸化物ライナー（３０）にＰ型不純物をイオン注入するステップ（３１）を含む。後の処理は、スペーサ層をたい積するステップと、側壁スペーサ（４０）を形成すべくエッチングするステップと、深く、適度にまたは高濃度にドープされたインプラント（４１）を形成すべく、イオン注入するステップと、活性化アニーリングするステップと、を含む。
2005522033.tif 000002
【特許請求の範囲】
【請求項１】
基板（２０）の上表面上に、側面を有するゲート電極（２１）を、このゲート電極（２１）と前記基板（２０）との間にゲート絶縁層（２２）を挟んだ状態で形成するステップと、
浅いソース／ドレイン拡張部（２３）を形成すべく、前記ゲート電極（２１）をマスクとして使用して、ドーパントを前記基板にイオン注入するステップと、
前記ゲート電極（２１）の側面および前記基板（２０）の上表面上に、酸化物ライナー（３０）を形成するステップと、
前記酸化物ライナーに前記ドーパントをイオン注入するステップ（３１）と、
を含む、半導体デバイスを製造する方法。
【請求項２】
前記酸化物ライナー（３０）上にスペーサ材料の層をたい積するステップと、
前記酸化物ライナー（３０）上に側壁スペーサ（４０）を形成すべく、エッチングするステップと、
深く、適度にまたは高濃度にドープされたインプラント（４１）を形成すべく、前記基板に前記ドーパントをイオン注入するステップと、
活性化アニーリングするステップと、をさらに含む、請求項１記載の方法。
【請求項３】
酸化シリコンを含む前記酸化物ライナー（３０）を形成するステップと、
窒化ケイ素またはシリコン酸化窒化物を含む前記スペーサ層（４０）を形成するステップと、を含む、請求項２記載の方法。
【請求項４】
前記ドーパントとしてＰ型不純物をイオン注入するステップ（３１）を含む、請求項３記載の方法。
【請求項５】
前記ドーパントとしてホウ素（B）またはホウ素二弗化物（BF2）をイオン注入するステップ（３１）を含む、請求項４記載の方法。
【請求項６】
第１不純物濃度で、前記浅いソース／ドレイン拡張部（２３）を形成すべく、前記基板に前記ドーパントをイオン注入するステップと、
前記第１不純物濃度と実質的に同じ濃度で、前記酸化物ライナー（３０）に前記ドーパントをイオン注入するステップと、を含む、請求項２記載の方法。
【請求項７】
前記浅いソース／ドレイン拡張部（２３）を形成すべく、前記基板に前記ドーパントをイオン注入し、約１×１０２０から約６×１０２０原子／ｃｍ３の濃度で前記ドーパントをイオン注入するステップを含む、請求項６記載の方法。
【請求項８】
前記酸化物ライナー（３０）中のドーパント濃度が約１原子％であるように、前記酸化物ライナー（３０）に前記ドーパント不純物（３１）をイオン注入するステップ（３１）を含む、請求項２記載の方法。
【請求項９】
約５×１０１４ から約２×１０１５イオン／ｃｍ２の注入量および約１から約３ＫｅＶの注入量で、前記酸化物ライナー（３０）にBF2をイオン注入するステップ（３１）を含む、請求項５記載の方法。
【請求項１０】
約５０Åから約２００Åの厚みで、前記酸化物ライナー（３０）を形成するステップを含む、請求項１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、改善されたトランジスタ性能を有する半導体デバイスおよびこの半導体デバイスを得る方法に関する。本発明は、サブミクロンの構造的要素および浅い接合深さを有する高速集積回路を備えた高密度半導体デバイスを製造する際に、適用することができる。
【背景技術】
【０００２】
高密度性、高性能性への高まる要求は、半導体成形技術に厳しい要件を課す。特に、特に増強されたトランジスタ性能および高い動作速度に厳しい要件を課す。
トランジスタの性能は様々な要素に左右され、プラズマ化学気相成長法（plasma enhanced chemical vapor deposition）のような、基板が高温とプラズマにさらされるプラズマ蒸着技術のように、製造中の様々な処理操作によって容易に低下し得る。
動作速度を高くするには、さらに、約３．９以下のような比較的低い誘電率（electric constant）を有する誘電体材料を使用することが必要である。
ここでは、比誘電率（k）の値は、真空の値を１として示される。
【０００３】
図１に示すように、従来の製造技術を実行する際、ゲート電極１１は典型的に、ゲート絶縁層１２（例えばゲート酸化物層）を半導体基板１０とこのゲート電極１１との間に挟んだ状態で、半導体基板１０上に形成される。
その後、浅いソース／ドレイン拡張部１３を注入すべく、イオン注入が実行される。
その後、例えば５０Åから２００Åの厚みで、酸化物ライナー１４が、ゲート電極１１の側面および基板１０の上表面上に形成される。この酸化物ライナー１４は、その後、側壁スペーサ１５（典型的に窒化ケイ素からなる）を形成するために行われるエッチングの間、基板の表面を保護するために形成される。
参照符号１４は、典型的に側壁スペーサ１６を形成した後に注入される、適度にまたは高濃度にドープされた（heavy doped）ソース／ドレイン領域を示す。
【０００４】
図１に示される構造を形成する際に使用するような従来の半導体製造技術を実行する際には、以下のような不都合が生じる。
例えば、典型的に、約７００℃以上の温度で行われる低圧の化学蒸着によって、シリコン酸化物ライナー１５がたい積される間のような、高温処理の間に、ソース／ドレイン拡張部１３に注入されたＰ型不純物（P-type impurities）（例えばホウ素（B）およびホウ素二弗化物（BF2）の不純物）のようなドーパント不純物は、酸化物ライナー１５に拡散し分離する。
このような外方拡散およびドーパントの損失を防ぐため、より低い温度である４００℃のＣＶＤライナー酸化物を使用することができる。
しかしながらドーパントの損失は、５秒から１０秒の間は１００℃よりも高い温度である高温活性化中に生じる。
このようなソース／ドレイン拡張部からの拡散損失は、例えばソース／ドレイン拡張部の抵抗を増加させ、明らかに不利である。
この問題を解決する先の試みは、ドーパント拡散損失を補うために、必要とされる注入薬量よりも高い注入薬量で、ドーパント不純物（例えば、BまたはBF2）をイオン注入することを含む。
しかしながらこのアプローチは、不都合なことに、より深い接合深さ（Xj）を生じることとなる。この深い接合深さは、小型化に向けての流れと矛盾する。
【発明の開示】
【０００５】
本発明の利点は、改善された性能を備えたトランジスタを有する高密度半導体デバイスを製造する方法である。
【０００６】
本発明のさらなる利点および他の構造は、以下の詳細な説明で記載される。そして、その一部は、以下の検討に基づいて、当業者に明白になるであろう。または本発明を実行することによって認識できる。
本発明の効果は、添付された請求項で特に指摘されるように、理解され、達成される。
【０００７】
本発明の態様によれば、以下の半導体デバイスを製造する方法によって、前述した利点およびその他の利点の一部を達成することができる。この方法は、基板の上表面上に、側面を有するゲート電極をこのゲート電極と基板との間にゲート絶縁層を挟んだ状態で形成するステップと、浅いソース／ドレイン拡張部を形成すべく、前記ゲート電極をマスクとして使用して、ドーパントを前記基板にイオン注入するステップと、ゲート電極の側面および前記基板の上表面上に、酸化物ライナーを形成するステップと、前記酸化物ライナーに前記ドーパントをイオン注入するステップと、を含む。
【０００８】
本発明の実施形態は、第１不純物濃度を有する浅いソース／ドレイン領域を形成すべく、前記基板中にホウ素（B）またはホウ素二弗化物（BF2）をイオン注入するステップと、前記ゲート電極の前記上表面および側面および前記基板の上表面上に、共形な酸化物ライナーをたい積するステップと、前記ソース／ドレイン拡張部中の不純物濃度と実質的に同じ濃度（例えば、約１×１０２０から約６×１０２０原子／ｃｍ３の濃度）で、前記酸化物ライナーにBまたはBF2をイオン注入するステップと、窒化ケイ素またはシリコン酸化窒化物のようなスペーサ層をたい積するステップと、側壁スペーサを形成すべく、エッチングするステップと、を含む。
その後、前記ゲート電極の上表面上にあるシリコン酸化物ライナーの部分は、除去される。
前記ゲート電極の上表面から前記酸化物ライナーの部分を除去する前または後のいずれかにおいて、比較的深い、適度なまたは高濃度のソース／ドレイン注入領域を形成すべく、イオン注入が実行される。
それから、活性アニーリングが実行される。
【０００９】
本発明のさらなる利点および態様は、以下の説明から当業者に容易に明白になるであろう。以下の記載では、本発明の好適な実施形態のみを本発明を実行するのに最適な実施形態の単なる一例として示し、説明する。
理解されるように、本発明は、その他の異なる実施形態とすることができ、またその各細部は、本発明の範囲内で、複数の観点において様々な修正を加えることができる。
従って、図面および詳細な説明は、本質的に単なる例であり、これに制限されない。
【発明の実施の形態】
【００１０】
図２から図４、図５から図８において、同様の構造または要素は、同様の参照符号によって示される。
本発明は、高密度で小型化された、信頼性の高い半導体デバイスに対する継続的な要求に向けられる。
本発明は、浅いソース／ドレイン拡張部から酸化物ライナー中への不純物の外方拡散に対するバリアを意図的に生成することによって、増強されたトランジスタ性能を備える半導体デバイスおよびこの半導体デバイスを実現する方法を提供する。
本発明の実施形態は、酸化物ライナーに不純物をイオン注入することによって、この目的を達成する。
したがって、本発明は、約２００Åから約３００Åの浅い接合深さ（Xj）を維持する一方で、Ｐ型不純物（例えば、BまたはBF2）のような不純物の外方拡散をなくすか著しく減少させる方法を提供する。
【００１１】
本発明の実施形態は、半導体基板上に、ゲート絶縁層をこの半導体基板とゲート電極との間に挟んだ状態でゲート電極を形成するステップと、浅いソース／ドレイン領域を形成すべく、マスクとして前記ゲート電極を使用して、基板中にBF2のようなドーパント不純物をイオン注入するステップと、を含む。
このようなイオン注入は、約５×１０１４ から約２×１０１５イオン／ｃｍ２の注入量および約１から約３ＫｅＶの注入エネルギー（典型的に、約１×１０２０から約６×１０２０原子／ｃｍ３の不純物濃度になる）で、BF2をイオン注入することによるような、従来の方式で行うことができる。
【００１２】
その後、シリコン酸化物ライナーは、例えば約５０Åから２００Åの厚みで、ゲート電極の上表面および側面と基板の上表面にたい積される。
その後、浅いソース／ドレイン拡張部を形成するのに使用される条件と実質的に同じ条件下で酸化物ライナーにBF2不純物を注入すべく、例えば約５×１０１４ から約２×１０１５イオン／ｃｍ２の注入エネルギーおよび約１から約３ＫｅＶの注入エネルギー（これにより、約１×１０２０から約６×１０２０原子／ｃｍ３の、酸化物ライナーにおける不純物濃度を形成する。）で、イオン注入が実行される。
【００１３】
その後、例えば約６００Åから約１２００Åの厚みで、窒化ケイ素またはシリコン酸窒化物（silicon oxynitride）のようなスペーサ層がたい積されてもよい。
その後、側壁スペーサを形成すべく、異方性エッチングが実行される。
その後、比較的深い、適度なまたは高濃度のソース／ドレイン注入領域を形成すべく、BF2のイオン注入が実行される。
例えばフッ化水素酸を用いて適度なまたは高濃度のソース／ドレイン注入領域を形成すべく、イオン注入が実行される前または後のいずれかにおいて、ゲート電極の上表面上の酸化シリコンライナーの部分を、除去することができる。
その後、活性化アニーリングが実行されてもよい。
例えばスペーサ層をたい積し、活性化アニーリングする間のような、後の処理の間、拡散バリアを生成するためにシリコン酸化物ライナーにドーパント不純物を意図的に注入することは、浅いソース／ドレイン領域からの不純物の外方拡散を防ぐか、著しく減少させる。
【００１４】
本発明の実施形態は、図２ないし図４において概略的に示され、同様の要素または構造は、同様の参照符号および数字によって示される。
図２において、典型的にドープされた多結晶のゲート電極２１は、典型的に単結晶のシリコンである基板２０上、半導体基板上に形成されたエピタキシャル層またはウェル領域上に、形成される。
マスクとしてゲート電極２１を使用する際、浅いソース／ドレイン拡張部２３を形成する不純物は、BF2のような、基板２０に注入されるイオンである。
その後、図３に示すように、例えば約５０Åから約２００Åのような厚みで、ゲート電極２１の側面の上側面上、および基板２０の上表面上に、シリコン酸化物ライナー３０がたい積される。
その後、図３の矢印３１によって示されるように、酸化物ライナー３１にBF2を注入すべく、浅いソース／ドレイン拡張部２３に注入されるのと実質的に同じ濃度でイオン注入が実行される。
これにより、浅いソース／ドレイン拡張部２３からBF2原子が外方拡散しないようにするバリアを生成する。
【００１５】
その後、図４に示すように、スペーサ材料の層がたい積され、側壁スペーサ４０を形成すべく、典型的に基板表面の約６００Åから約１２００Åの厚みにおいて、異方性エッチングが実行される。
シリコン酸化層３０は、側壁スペーサ４０を形成するためのエッチングの間、エッチング停止層の役割を果たし、これにより、基板２０に対するダメージが回避される。
後の処理は、ゲート電極２１および基板２０の上表面から、例えばフッ化水素酸を使用して、シリコン酸化物ライナー３０を除去することを含む。
イオン注入は、ゲート電極２１および基板の上表面からシリコン酸化物層４０のシリコンの部分を除去する前か後に、深い、適度なまたは高濃度にドープされたソース／ドレイン領域４１を形成すべく、実行される。その結果、図４に概略的に示された構造が生成される。
【００１６】
他の発明の態様は、ＳＯＩ（silicon-on-insulative）構造の２重（dual）埋込酸化膜（ＢＯＸ）中のソース／ドレイン領域の厚みの選択的な最適化を可能にする方法を含む。
このような発明の方法は、図５ないし図８において、概略的に示され、同様の構造または要素は、同様の参照符号によって示される。
図５では、２重ＢＯＸ構造は、シリコン５０、ＢＯＸ５１、シリコン層５２、ＢＯＸ５３およびシリコン層５４から形成された基板を含む。
ゲート電極５５は、ゲート絶縁層５６をこのゲート電極５５と基板との間に挟んで２重ＢＯＸ上に形成される。
【００１７】
その後、図６に示すように、フォトレジスト・マスク６０が、この構造のソース側の上に形成される。
それから、図７に示すように、ドレイン側から上部のシリコン層５４および上部のＢＯＸ層５３を除去すべく、エッチングが実行される。
続いて、図８に示すように、より下側のシリコン層５２から特定の方向に（エピタクシーに）５４Ａを成長させる。
このように、より深いドレイン領域５４Ａが、ソース領域５４Ｂと別個に形成することができる。
【００１８】
本発明は、トランジスタの性能を改善し、浅い接合深さ（Xj）、例えば約２００Åから約３００Åの深さを示す、半導体素子の製造を可能にする。
同じタイプの不純物が、浅いソース／ドレイン拡張部における濃度と同じ濃度で、酸化物ライナーに注入される。これにより、
浅いソース／ドレイン領域からの不純物の外方拡散を防止または実質的に減少し、これに伴いソース／ドレイン拡張部の抵抗が改良され、小型化されると共にトランジスタ性能が著しく改良される。
【００１９】
本発明は、様々なタイプの半導体デバイスの製造において、産業上の利用可能性を有する。
本発明は、特に、約０．１２ミクロンのデザインルールで高密度半導体素子を製造する際に適用することができる。
【００２０】
以上の記載において、本発明についてのさらなる理解を提供すべく、特定の材料、構造、薬品、プロセス等のように多数の特定の詳細を記載した。しかしながら、本発明は特別に記載された詳細によらずに実行することができる。
その他、既知の処理および材料は、本発明を不必要に不明瞭にしないため、詳細には記載されていない。
【００２１】
本発明の好ましい実施形態のみであるが、その多様性のうちのいくつかの例が、本発明において示されると共に、記載される。
本発明は、様々な他の組合わせおよび環境において使用できると共に、ここに記載されるような本発明の概念の範囲内の変形または修正することができるものとして理解される。
【図面の簡単な説明】
【００２２】
【図１】従来のトランジスタ製造技術に伴う、ドーパントの外方拡散を概略的に示す図。
【図２】本発明の実施形態による方法の一連のステップを概略的に示す図。
【図３】本発明の実施形態による方法の一連のステップを概略的に示す図。
【図４】本発明の実施形態による方法の一連のステップを概略的に示す図。
【図５】他の発明の態様における、一連の段階を概略的に示す図。
【図６】他の発明の態様における、一連の段階を概略的に示す図。
【図７】他の発明の態様における、一連の段階を概略的に示す図。
【図８】他の発明の態様における、一連の段階を概略的に示す図。
【図１】
2005522033.tif 000003
【図２】
2005522033.tif 000004
【図３】
2005522033.tif 000005
【図４】
2005522033.tif 000006
【図５】
2005522033.tif 000007
【図６】
2005522033.tif 000008
【図７】
2005522033.tif 000009
【図８】
2005522033.tif 000010
【手続補正書】
【提出日】平成16年3月15日(2004.3.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板（２０）の上表面上に、側面を有するゲート電極（２１）を、このゲート電極（２１）と前記基板（２０）との間にゲート絶縁層（２２）を挟んだ状態で形成するステップと、
浅いソース／ドレイン拡張部（２３）を形成すべく、前記ゲート電極（２１）をマスクとして使用して、ドーパントを前記基板（２０）にイオン注入するステップと、
前記ゲート電極（２１）の側面および前記基板（２０）の上表面上に、酸化物ライナー（３０）を形成するステップと、
前記酸化物ライナーに前記ドーパントをイオン注入するステップと、
を含む、半導体デバイスを製造する方法。
【請求項２】
前記酸化物ライナー（３０）に、活性不純物ドーパントをイオン注入するステップを含む、請求項１記載の方法。
【請求項３】
前記酸化物ライナー（３０）上にスペーサ材料の層（４０）をたい積するステップと、
前記酸化物ライナー（３０）上に側壁スペーサ（４０）を形成すへく、エッチングするステップと、
深く、適度にまたは高濃度にドープされたインプラント（４１）を形成すべく、前記基板（２０）にドーパントをイオン注入するステップと、
活性化アニーリングするステップと、をさらに含む、請求項１または２記載の方法。
【請求項４】
酸化シリコンを含む前記酸化物ライナー（３０）を形成するステップと、
窒化ケイ素またはシリコン酸化窒化物を含む前記スペーサ層（４０）を形成するステップと、を含む、請求項３記載の方法。
【請求項５】
前記ドーパントとしてＰ型不純物をイオン注入するステップを含む、請求項１ないし４のいずれかの項記載の方法。
【請求項６】
前記ドーパントとしてホウ素（B）またはホウ素二弗化物（BF2）をイオン注入するステップを含む、請求項５記載の方法。
【請求項７】
第１不純物濃度で、前記浅いソース／ドレイン拡張部（２３）を形成すべく、前記基板（２０）に前記ドーパントをイオン注入するステップと、
前記第１不純物濃度と実質的に同じ濃度で、前記酸化物ライナー（３０）に前記ドーパントをイオン注入するステップと、を含む、請求項１ないし６のいずれかの項記載の方法。
【請求項８】
前記浅いソース／ドレイン拡張部（２３）を形成すべく、前記基板に前記ドーパントをイオン注入し、約１×１０２０から約６×１０２０原子／ｃｍ３の濃度で前記ドーパントをイオン注入するステップを含む、請求項７記載の方法。
【請求項９】
前記酸化物ライナー（３０）中のドーパント濃度が約１原子％であるように、前記酸化物ライナー（３０）に前記ドーパント不純物（３１）をイオン注入するステップを含む、請求項１ないし８のいずれかの項記載の方法。
【請求項１０】
約５×１０１４ から約２×１０１５イオン／ｃｍ２の注入量および約１から約３ＫｅＶの注入量で、前記酸化物ライナー（３０）にBF2をイオン注入するステップを含む、請求項６記載の方法。
【請求項１１】
約５０Åから約２００Åの厚みで、前記酸化物ライナー（３０）を形成するステップを含む、請求項１ないし１０のいずれかの項記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
米国特許第６２３５６００号は、成長させた二酸化ケイ素のゲート絶縁層上に、ポリシリコンゲート構造を形成するステップと、それからこのポリシリコンゲート構造と基板の表面上にシリコン酸化物ライナーを成長させるステップとを含む半導体デバイスの製造方法が開示される。
ある実施形態の１つでは、その後、この構造の上にＴＥＯＳシリコン酸化物ライナー層がたい積される。
それから、ＬＤＤ領域を形成すべく、第１イオン注入が実行される。
その後、注入された窒素領域をＬＤＤ領域とその上にあるシリコン酸化層の界面において形成すべく、実行される。
その後、高濃度にドープされたソース／ドレイン領域が形成された後、ゲート構造上に側壁スペーサが形成される。
窒素領域をイオン注入することによって、ホットエレクトロン・キャリア効果を減少することができる。
高密度性、高性能性への高まる要求は、半導体成形技術に厳しい要件を課す。特に、特に増強されたトランジスタ性能および高い動作速度に厳しい要件を課す。
トランジスタの性能は様々な要素に左右され、プラズマ化学気相成長法（plasma enhanced chemical vapor deposition）のような、基板が高温とプラズマにさらされるプラズマ蒸着技術のように、製造中の様々な処理操作によって容易に低下し得る。
動作速度を高くするには、さらに、約３．９以下のような比較的低い誘電率（electric constant）を有する誘電体材料を使用することが必要である。
ここでは、比誘電率（k）の値は、真空の値を１として示される。


【国際調査報告】
2005522033.tif 000011
2005522033.tif 000012
2005522033.tif 000013