【手続補正書】
【提出日】令和2年1月17日(2020.1.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力端子に入力される外部電圧から前記外部電圧よりも低い一定の内部電圧を生成し、出力端子に出力する電圧出力回路と、
温度上昇に応じて出力電圧を低下させる感温回路と、
前記感温回路の出力およびテスト端子に接続された過熱検出回路と、
前記感温回路の出力およびテスト端子に接続された電圧検出回路とを備えるボルテージレギュレータであって、
前記感温回路の出力電圧および前記テスト端子の電圧が第一の電圧より低いとき、前記過熱検出回路が出力する出力停止信号に基づいて前記電圧出力回路の出力が停止され、
前記テスト端子の電圧が前記感温回路の出力電圧および前記第一の電圧よりも高い第二の電圧より高いとき、前記電圧検出回路が出力するテストモード信号に基づいて前記出力端子に前記外部電圧が出力されることを特徴とするボルテージレギュレータ。
【請求項２】
前記過熱検出回路は、非反転入力端子が前記感温回路の出力および前記テスト端子に接続され、反転入力端子に前記第一の電圧が入力され、出力信号が前記出力停止信号となる第一のコンパレータを有することを特徴とする請求項１に記載のボルテージレギュレータ。
【請求項３】
前記電圧検出回路は、非反転入力端子が前記感温回路の出力および前記テスト端子に接続され、反転入力端子に前記第二の電圧が入力され、出力信号が前記テストモード信号となる第二のコンパレータを有することを特徴とする請求項１または２に記載のボルテージレギュレータ。
【請求項４】
前記電圧検出回路は、前記テスト端子にゲートとドレインが接続されたＮＭＯＳトランジスタと、前記ＮＭＯＳトランジスタのソースと接地端子との間に接続された抵抗とを備え、
前記ＮＭＯＳトランジスタのソースの電圧が前記テストモード信号となることを特徴とする請求項１または２に記載のボルテージレギュレータ。
【請求項５】
前記ＮＭＯＳトランジスタは、Ｐ型ゲートを有する異極ゲートＭＯＳトランジスタであることを特徴とする請求項４に記載のボルテージレギュレータ。
【請求項６】
前記電圧出力回路は、
前記出力端子の電圧に基づく電圧と基準電圧とが入力されるエラーアンプと、
ソースが前記入力端子に接続され、ドレインが前記出力端子に接続され、前記エラーアンプの出力する電圧に基づいてゲートが制御される出力トランジスタと、
ゲートに前記出力停止信号が入力され、ソースが前記入力端子に接続され、ドレインが前記出力トランジスタのゲートに接続されたＰＭＯＳトランジスタと、
ゲートに前記テストモード信号が入力され、ソースが接地端子に接続され、ドレインが前記出力トランジスタのゲートに接続されたＮＭＯＳトランジスタとを有することを特徴とする請求項１乃至５のいずれか一項に記載のボルテージレギュレータ。
【請求項７】
前記電圧出力回路は、前記入力端子と前記出力トランジスタのゲートとの間に直列に接続されたクランプ回路およびスイッチをさらに有し、
前記スイッチがオンしているとき、前記クランプ回路は、前記出力トランジスタのゲートが所定の電圧を下回らないようクランプし、
前記スイッチは、前記テストモード信号を受けるとオフすることを特徴とする請求項６に記載のボルテージレギュレータ。
【請求項８】
前記電圧出力回路は、
前記出力端子の電圧に基づく電圧と基準電圧とが入力されるコンパレータと、
前記コンパレータの出力と前記テストモード信号とが入力される論理回路と、
前記入力端子と前記出力トランジスタのゲートとの間に接続され、前記論理回路の出力により制御されるオーバーシュート抑制回路とをさらに有し、
前記論理回路は、前記テストモード信号を受けると、前記オーバーシュート抑制回路を停止する信号を出力することを特徴とする請求項６または７に記載のボルテージレギュレータ。
【請求項９】
前記電圧出力回路は、
前記出力端子とは別に設けられた電圧調整端子の電圧に基づく電圧と基準電圧とが入力されるエラーアンプと、
ソースが前記入力端子に接続され、ドレインが前記出力端子に接続され、前記エラーアンプの出力する電圧に基づいてゲートが制御される出力トランジスタと、
ゲートに前記出力停止信号が入力され、ソースが前記入力端子に接続され、ドレインが前記出力トランジスタのゲートに接続されたＰＭＯＳトランジスタと、
前記入力端子と前記出力トランジスタのゲートとの間に直列に接続されたクランプ回路およびスイッチとを有し、
前記スイッチがオンしているとき、前記クランプ回路は、前記出力トランジスタのゲートが所定の電圧を下回らないようクランプし、
前記スイッチは、前記テストモード信号を受けるとオフし、
前記電圧検出回路が前記テストモード信号を出力しているとき、前記電圧調整端子には前記内部電圧より低い電圧が入力されていることを特徴とする請求項１乃至５のいずれか一項に記載のボルテージレギュレータ。
【請求項１０】
前記エラーアンプは、前記テストモード信号を受けると、動作を停止することを特徴とする請求項６乃至８のいずれか一項に記載のボルテージレギュレータ。
【請求項１１】
前記感温回路は、一端に電源電圧を受け、他端が前記テスト端子に接続された電流源と、前記テスト端子と接地端子との間に順方向接続されたダイオード素子とを有することを特徴とする請求項１乃至１０のいずれか一項に記載のボルテージレギュレータ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【発明の名称】ボルテージレギュレータ
【技術分野】
【０００１】
本発明は、ボルテージレギュレータに関する。
【背景技術】
【０００２】
従来、外部端子（入力端子）に入力される外部電圧から当該外部電圧よりも低い一定の内部電圧を生成し、出力端子に出力するボルテージレギュレータにおいて、出力端子に接続される外部回路のストレステストを行うため、あるいは、ボルテージレギュレータの出力トランジスタに大電圧（外部端子−接地端子間電圧）を印加して、出力トランジスタのストレステストを行うために、出力端子の電圧を内部電圧から外部電圧に切り替えられるようにしたものが、例えば、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−２７４５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に示されたボルテージレギュレータでは、出力端子の電圧を内部電圧から外部電圧に切り替えられるようにするために、専用のテスト端子を追加する必要があり、回路面積の増加に繋がるという課題があった。
したがって、本発明は、回路規模の増加を抑えつつ、出力端子の電圧を内部電圧から外部電圧に切り替えることが可能なボルテージレギュレータを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明のボルテージレギュレータは、入力端子に入力される外部電圧から前記外部電圧よりも低い一定の内部電圧を生成し、出力端子に出力する電圧出力回路と、温度上昇に応じて出力電圧を低下させる感温回路と、前記感温回路の出力およびテスト端子に接続された過熱検出回路と、前記感温回路の出力およびテスト端子に接続された電圧検出回路とを備えるボルテージレギュレータであって、前記感温回路の出力電圧および前記テスト端子の電圧が第一の電圧より低いとき、前記過熱検出回路が出力する出力停止信号に基づいて前記電圧出力回路の出力が停止され、前記テスト端子の電圧が前記感温回路の出力電圧および前記第一の電圧よりも高い第二の電圧より高いとき、前記電圧検出回路が出力するテストモード信号に基づいて前記出力端子に前記外部電圧が出力されることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、ボルテージレギュレータに一般に搭載されている過熱保護回路（上記における感温回路と過熱検出回路とを含む回路）とこれをテストするためのテスト端子とを備えたボルテージレギュレータにおいて、当該テスト端子に接続された電圧検出回路を備え、テスト端子に入力される電圧が過熱保護回路をテストするための第一の電圧よりも高い第二の電圧より高いときに電圧検出回路がテストモード信号を出力し、テストモード信号に基づいて出力端子に外部電圧が出力される構成としたことにより、専用の端子を設けることなく、出力端子に外部電圧を出力することを可能としている。このように、専用の端子を追加する必要がないため、回路規模の増加を抑えつつ、出力端子の電圧を内部電圧から外部電圧に切り替えることが可能となる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態によるボルテージレギュレータを説明するためのブロック図である。
【図２】図１に示すボルテージレギュレータにおける感温回路の一具体例を示す回路図である。
【図３】図１に示すボルテージレギュレータにおける電圧出力回路及び電圧検出回路それぞれの第１の具体例と、過熱検出回路の一具体例を示す回路図である。
【図４】図１に示すボルテージレギュレータにおける電圧検出回路の第２の具体例を示す回路図である。
【図５】図１に示すボルテージレギュレータにおける電圧出力回路の第２の具体例を示す回路図である。
【図６】図１に示すボルテージレギュレータにおける電圧出力回路の第３の具体例を示す回路図である。
【図７】図１に示すボルテージレギュレータにおける電圧出力回路の第４の具体例を示す回路図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の実施形態によるボルテージレギュレータ１０を説明するためのブロック図である。
【０００９】
本実施形態のボルテージレギュレータ１０は、入力端子２０と、出力端子２１と、テスト端子２２と、電圧出力回路１１と、感温回路１２と、過熱検出回路１３と、電圧検出回路１４とを備えている。
電圧出力回路１１は、入力端子２０に入力される外部電圧Ｖｉｎから外部電圧Ｖｉｎよりも低い一定の内部電圧を生成し、出力端子２１に出力する。
テスト端子２２には、テスト信号ＴＥが入力される。
【００１０】
感温回路１２は、温度上昇に応じて出力電圧を低下させる。また、感温回路１２の出力は、出力がテスト端子２２に接続されている。
過熱検出回路１３は、入力が感温回路１２の出力およびテスト端子２２に接続されており、電圧出力回路１１に出力停止信号ＳＴを出力する。
【００１１】
電圧検出回路１４は、入力が感温回路１２の出力およびテスト端子２２に接続されており、電圧出力回路１１にテストモード信号ＴＭを出力する。
また、感温回路１２、過熱検出回路１３、および電圧出力回路１１内の出力停止回路（図示せず）によって、過熱保護回路が構成されている。
【００１２】
かかる構成のボルテージレギュレータ１０の動作について、以下に説明する。
まず、ボルテージレギュレータ１０の過熱保護回路に関する動作について説明する。
通常動作時においては、ボルテージレギュレータ１０の温度が上昇すると、感温回路１２の出力がその温度に応じて低下していく。そして、感温回路１２の出力が第一の電圧よりも低くなると、過熱検出回路１３は、出力停止信号ＳＴをアクティブにする。
これにより、電圧出力回路１１内の出力停止回路が出力端子２１への出力を停止する。このようにして、ボルテージレギュレータ１０を過熱状態から保護することができる。
【００１３】
過熱保護回路をテストする場合、テスト端子２２にテスト信号ＴＥとして、上記第一の電圧近辺の電圧を入力していき、過熱保護回路（過熱検出回路１３）が動作を開始する（出力端子２１への出力が停止する）電圧を調べる。かかるテストの結果により得られた過熱保護回路の動作開始電圧を改めて第一の電圧とし、過熱検出回路１３に設定する。
【００１４】
次に、ボルテージレギュレータ１０の出力端子２１の電圧を内部電圧から入力端子２０に入力される外部電圧Ｖｉｎに切り替えるテストモードにする場合の動作について説明する。このテストモードは、例えば、出力端子２１に接続される外部回路（図示せず）のストレステストを行ったり、ボルテージレギュレータ１０の電圧出力回路１１内の出力トランジスタ（図示せず）に大電圧を印加して、出力トランジスタのストレステストを行うなどのためのものである。
【００１５】
テストモードにする場合、テスト信号ＴＥとして、感温回路１２の出力電圧および過熱検出回路１３に設定された第一の電圧よりも高い第二の電圧より高い電圧をテスト端子２２に入力する。
【００１６】
これにより、電圧検出回路１４は、テストモード信号ＴＭをアクティブにする。これに基づいて、電圧出力回路１１は、入力端子２０に入力されている外部電圧Ｖｉｎを出力端子２１に出力する。
【００１７】
このように、本実施形態によれば、通常、過熱保護回路のテスト用に使用されるテスト端子２２を、ボルテージレギュレータ１０の出力端子２１の電圧を内部電圧から外部電圧Ｖｉｎに切り替えるテストモードにするための信号を入力する端子として兼用することができる。したがって、端子の追加、すなわち回路規模の増加を抑えつつ、上記テストモードを実現することができる。
【００１８】
以上、本実施形態の構成および動作について説明したが、本実施形態をより詳細に説明するために、以下、図１に示す各回路の具体例について説明する。
図２は、図１に示すボルテージレギュレータ１０における感温回路１２の一具体例である感温回路１２1を示す回路図である。
【００１９】
感温回路１２1は、一端が外部電圧Ｖｉｎが入力される入力端子２０に接続され、他端がテスト端子２２に接続された電流源１２１と、テスト端子２２と接地端子との間に順方向接続されたダイオード素子１２０とを有する。ダイオード素子１２０は、感温素子として機能する。
かかる構成により、温度が上昇すると、テスト端子２２の電圧が低下していく。
【００２０】
なお、本例では、電流源１２１の一端に電源電圧として外部電圧Ｖｉｎを供給する例を示したが、これに限らず、ボルテージレギュレータ１０の内部で生成される電圧を電源電圧としてもかまわない。
【００２１】
図３は、図１に示すボルテージレギュレータ１０における電圧出力回路１１および電圧検出回路１４それぞれの第１の具体例である電圧出力回路１１1および電圧検出回路１４1と、過熱検出回路１３の一具体例である過熱検出回路１３1を示す回路図である。なお、図１に示すボルテージレギュレータ１０と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
【００２２】
電圧出力回路１１1は、出力トランジスタ１１０と、エラーアンプ１１１と、抵抗分圧回路１１２と、基準電圧源１１３と、ＰＭＯＳトランジスタ１１４と、ＮＭＯＳトランジスタ１１５とを有している。
【００２３】
出力トランジスタ１１０は、ソースが入力端子２０に接続され、ドレインが出力端子２１に接続されている。
抵抗分圧回路１１２は、出力端子２１と接地端子との間に接続されている。
エラーアンプ１１１は、非反転入力端子に抵抗分圧回路１１２により分圧された分圧電圧が入力され、反転入力端子に基準電圧源１１３の基準電圧が入力されている。
【００２４】
ＰＭＯＳトランジスタ１１４は、ゲートに出力停止信号ＳＴが入力され、ソースが入力端子２０に接続され、ドレインが出力トランジスタ１１０のゲートに接続されている。なお、ＰＭＯＳトランジスタ１１４は、図１の説明において記載した出力停止回路として機能する。
ＮＭＯＳトランジスタ１１５は、ゲートにテストモード信号ＴＭが入力され、ソースが接地端子に接続され、ドレインが出力トランジスタ１１０のゲートに接続されている。
【００２５】
電圧出力回路１１1は、かかる構成により、出力端子２１の電圧に基づく電圧と基準電圧源１１３の基準電圧とが入力されるエラーアンプ１１１の出力する電圧に基づいて出力トランジスタ１１０のゲートが制御され、これにより、入力端子２０に入力される外部電圧Ｖｉｎよりも低い一定の内部電圧を出力端子２１に出力することができる。
【００２６】
過熱検出回路１３1は、コンパレータ１３０と基準電圧源１３１とを有している。
コンパレータ１３０の非反転入力端子は、感温回路１２の出力およびテスト端子２２に接続され、反転入力端子は、基準電圧源１３１の電圧である第一の電圧を受け、コンパレータ１３０の出力信号が出力停止信号ＳＴとなる。
【００２７】
電圧検出回路１４1は、コンパレータ１４０と基準電圧源１４１とを有している。
コンパレータ１４０の非反転入力端子は、感温回路１２の出力およびテスト端子２２に接続され、反転入力端子は、基準電圧源１４１の電圧である第二の電圧を受け、コンパレータ１４０の出力信号がテストモード信号ＴＭとなる。
【００２８】
そして、出力停止信号ＳＴが電圧出力回路１１1内のＰＭＯＳトランジスタ１１４のゲートに入力され、テストモード信号ＴＭが電圧出力回路１１1内のＮＭＯＳトランジスタ１１５のゲートに入力される。
また、テストモード信号ＴＭは、電圧出力回路１１1内のエラーアンプ１１１にも入力される。
本例においては、感温回路１２、過熱検出回路１３1、および電圧出力回路１１1内のＰＭＯＳトランジスタ１１４（出力停止回路）によって、過熱保護回路が構成されている。
【００２９】
通常動作時に過熱保護回路が機能する場合、または過熱保護回路のテストを行う場合、感温回路１２の出力電圧が基準電圧源１３１の電圧である第一の電圧より低くなる、またはテスト端子２２にテスト信号ＴＥとして第一の電圧より低い電圧を入力すると、コンパレータ１３０の出力である出力停止信号ＳＴがロウレベルとなる。これにより、ＰＭＯＳトランジスタ１１４がオンする。
【００３０】
このとき、コンパレータ１４０の出力であるテストモード信号ＴＭもロウレベルとなるため、ＮＭＯＳトランジスタ１１５はオフする。
したがって、出力トランジスタ１１０のゲートがハイレベルとなるため、出力トランジスタ１１０がオフする。よって、電圧出力回路１１1の出力が停止される。
このようにして、過熱保護回路を機能させる、あるいは過熱保護回路を機能させたテスト状態とすることができる。
【００３１】
一方、ボルテージレギュレータ１０の出力端子２１の電圧を内部電圧から外部電圧Ｖｉｎに切り替えるテストモードにする場合、テスト端子２２に基準電圧源１４１の電圧である第二の電圧より高い電圧を入力する。これにより、コンパレータ１４０の出力であるテストモード信号ＴＭがハイレベルとなる。これにより、ＮＭＯＳトランジスタ１１５がオンする。
【００３２】
また、エラーアンプ１１１にもハイレベルのテストモード信号ＴＭが入力され、これに基づいて、エラーアンプ１１１は、動作を停止する。
また、このとき、コンパレータ１３０の出力である出力停止信号ＳＴもハイレベルとなるため、ＰＭＯＳトランジスタ１１４はオフする。
【００３３】
したがって、出力トランジスタ１１０のゲートは、ロウレベル（接地電圧）となり、出力トランジスタ１１０のゲート−ソース間に、ボルテージレギュレータ１０における最も大きい電圧が印加されることとなる。これにより、出力トランジスタ１１０のストレステストを行うことができる。
【００３４】
また、出力トランジスタ１１０のドレインである出力端子２１には、出力電圧として、入力端子２０に入力されている外部電圧Ｖｉｎが出力される。これにより、出力端子２１に接続される外部回路（図示せず）のストレステストを行うことも可能となる。
【００３５】
次に、図４を用いて、図１に示すボルテージレギュレータ１０における電圧検出回路１４の第２の具体例である電圧検出回路１４2について説明する。
図４に示すように、本例における電圧検出回路１４2は、テスト端子２２にゲートとドレインが接続されたＮＭＯＳトランジスタ１４２と、ＮＭＯＳトランジスタ１４２のソースと接地端子との間に接続された抵抗１４３とを有している。そして、ＮＭＯＳトランジスタ１４２のソースの電圧がテストモード信号ＴＭとなる。
【００３６】
その他の点は、図３に示すボルテージレギュレータ１０と同一であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
本例では、電圧検出回路１４2が上記のように構成されていることから、第二の電圧がＮＭＯＳトランジスタ１４２の閾値電圧と電圧出力回路１１1内のＮＭＯＳトランジスタ１１５の閾値電圧とによって決まる。
【００３７】
図２に示したように、感温回路１２がダイオード素子を用いて構成されている場合、感温回路１２の出力電圧の上限は、およそ０．９Ｖとなる。
そのため、第二の電圧は、０．９Ｖ以上となっている必要がある。この場合、ＮＭＯＳトランジスタ１４２として、Ｐ型ゲートを有する異極ゲートＭＯＳトランジスタを採用するのが好適である。異極ゲートＭＯＳトランジスタの閾値電圧は、通常のＭＯＳトランジスタの閾値電圧よりも高く設定しやすいため、これを採用することにより、第二の電圧を確実に０．９Ｖ以上とすることが容易となる。
【００３８】
次に、図５を用いて、図１に示すボルテージレギュレータ１０における電圧出力回路１１の第２の具体例である電圧出力回路１１2について説明する。
本例の電圧出力回路１１2は、入力端子２０に入力される外部電圧Ｖｉｎが特に高電圧である場合に、好適に用いられる。すなわち、図３および４に示す電圧出力回路１１1では、外部電圧Ｖｉｎが高電圧である場合、出力トランジスタ１１０のゲートの電圧が大きく振れて、接地電圧に近い電圧まで下がってしまうようなことが生じると、出力トランジスタ１１０のゲート−ソース間の電圧が耐圧を超えてしまい、出力トランジスタ１１０が壊れてしまうおそれがある。
【００３９】
これに対し、電圧出力回路１１2によれば、このような問題を回避することができる。
本例における電圧出力回路１１2は、図５に示すように、図３および４に示す電圧出力回路１１1に対し、入力端子２０と出力トランジスタ１１０のゲートとの間に直列に接続されたクランプ回路２００およびスイッチ２０１をさらに有している。スイッチ２０１は、テストモード信号ＴＭがハイレベルになるとオフする。
その他の点は、図３および４に示す電圧出力回路１１1と同一であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
【００４０】
かかる構成により、スイッチ２０１がオンしている通常状態においては、クランプ回路２００は、出力トランジスタ１１０のゲートが所定の電圧を下回らないようクランプしている。したがって、出力トランジスタ１１０のゲート−ソース間の電圧が耐圧を超えることを防止することができる。
【００４１】
一方、ボルテージレギュレータ１０をテストモードにする場合は、テストモード信号ＴＭがハイレベルとなり、スイッチ２０１がオフして、クランプを停止する。
このように、本例によれば、テストモード時に影響を与えることなく、通常動作時に出力トランジスタ１１０のゲート−ソース間に大電圧がかかることを防止できる。
【００４２】
次に、図６を用いて、図１に示すボルテージレギュレータ１０における電圧出力回路１１の第３の具体例である電圧出力回路１１3について説明する。本例の電圧出力回路１１3は、出力端子２１の電圧のオーバーシュートを抑制する機能を追加したものである。
【００４３】
本例における電圧出力回路１１3は、図６に示すように、図３および４に示す電圧出力回路１１1に対し、コンパレータ３００、ＯＲ回路（論理回路）３０１、およびオーバーシュート抑制回路として機能するＰＭＯＳトランジスタ３０２とをさらに有している。
【００４４】
コンパレータ３００は、非反転入力端子に基準電圧源１１３の電圧が入力され、反転入力端子に抵抗分圧回路１１２により分圧された分圧電圧が入力されている。コンパレータ３００の非反転入力端子には、オフセットが設けられている。
【００４５】
ＯＲ回路３０１には、コンパレータ３００の出力とテストモード信号ＴＭとが入力されている。
ＰＭＯＳトランジスタ３０２は、ソースが入力端子２０に接続され、ドレインが出力トランジスタ１１０のゲートに接続され、ゲートがＯＲ回路３０１の出力に接続されている。
その他の点は、図３および４に示す電圧出力回路１１1と同一であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
【００４６】
かかる構成により、出力端子２１の電圧にオーバーシュートが発生すると、コンパレータ３００の反転入力端子の電圧が上昇するため、コンパレータ３００の出力はロウレベルとなる。これをＯＲ回路３０１が受けると、ＯＲ回路３０１の出力はロウレベルとなる。したがって、ＰＭＯＳトランジスタ３０２のゲートがロウレベルとなり、ＰＭＯＳトランジスタ３０２はオンする。これにより、出力トランジスタ１１０がオフするため、オーバーシュートを抑制することができる。
【００４７】
一方、ボルテージレギュレータ１０をテストモードにする場合は、テストモード信号ＴＭがハイレベルとなり、これをＯＲ回路３０１が受けるため、ＯＲ回路３０１の出力はハイレベルとなる。したがって、ＰＭＯＳトランジスタ３０２のゲートがハイレベルとなり、ＰＭＯＳトランジスタ３０２はオフする。すなわち、オーバーシュート抑制回路が停止する。
このように、本例によれば、テストモード時に影響を与えることなく、オーバーシュート抑制機能を備えることが可能となる。
【００４８】
次に、図７を用いて、図１に示すボルテージレギュレータ１０における電圧出力回路１１の第４の具体例である電圧出力回路１１4について説明する。
本例における電圧出力回路１１4は、図７に示すように、図５に示す電圧出力回路１１2の変形例となっている。
【００４９】
すなわち、電圧出力回路１１4は、図５に示す電圧出力回路１１2と同様に、クランプ回路２００とスイッチ２０１を備えており、スイッチ２０１がオンしている通常状態においては、クランプ回路２００は、出力トランジスタ１１０のゲートが所定の電圧を下回らないようクランプしている。よって、出力トランジスタ１１０のゲート−ソース間の電圧が耐圧を超えることを防止することができる。
【００５０】
一方、電圧出力回路１１4は、図５に示す電圧出力回路１１2に対し、抵抗分圧回路１１２を出力端子２１から切り離し、代わりに出力端子２１とは別に設けられた電圧調整端子４００に接続するとともに、ＮＭＯＳトランジスタ１１５を削除し、さらにエラーアンプ１１１にテストモード信号ＴＭを入力しない構成となっている。
したがって、ボルテージレギュレータ１０をテストモードにする場合は、テストモード信号ＴＭがハイレベルとなり、スイッチ２０１がオフして、クランプを停止する。
【００５１】
このとき、本例では、電圧調整端子４００に内部電圧より低い電圧、例えば接地電圧を入力する。これにより、エラーアンプ１１１の出力はロウレベル（接地電圧）となる。したがって、出力トランジスタ１１０のゲートがロウレベル（接地電圧）となり、本例の電圧出力回路１１4を用いたボルテージレギュレータ１０においても、他の例の電圧出力回路１１1〜１１3を用いたボルテージレギュレータ１０と同様、外部端子２０に入力されている外部電圧Ｖｉｎを出力端子２１に出力することができる。
【００５２】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、電圧出力回路１１は、図５に示す出力トランジスタのゲートをクランプするための構成と、図６に示すオーバーシュートを抑制するための構成の両方を備えるように構成されてもよい。
【符号の説明】
【００５３】
１０  ボルテージレギュレータ
１１、１１1、１１2、１１3、１１4  電圧出力回路
１２、１２1  感温回路
１３  過熱検出回路
１４  電圧検出回路
２０  入力端子
２１  出力端子
２２  テスト端子
ＴＥ  テスト信号
ＳＴ  出力停止信号
ＴＭ  テストモード信号
１１１  エラーアンプ
１１２  抵抗分圧回路
１１３、１３１、１４１  基準電圧源
１１４  出力停止回路（ＰＭＯＳトランジスタ）
１２０  ダイオード素子
１２１  電流源
１３０、１４０、３００  コンパレータ
３０２  オーバーシュート抑制回路（ＰＭＯＳトランジスタ）
４００  電圧調整端子