(57)【要約】  本発明の半導体装置（１１）は、パッシベーション構造体によって覆われた回路を有する。それは、パッシベーション構造体の局部エリアを構成し、第１のインピーダンスを持つ第１のセキュリティ素子（１２）が設けられる。好ましくは、複数のセキュリティ素子（１２）が存在し、それらのインピーダンスは異なる。半導体装置（１１）は、第１のインピーダンスの実際値を測定する測定手段（４）と、実際値を、第１の記憶素子（７Ａ）に第１の基準値として記憶する第１の記憶素子（７Ａ）を有するメモリ（７）と、をさらに含む。本発明の半導体装置（１１）は、実際値が第１の基準値として記憶される方法によって初期化することが可能である。その真正性は、再測定された実際値の第１の基準値との比較によって検査される。
2005510863.tif 000002
【特許請求の範囲】
【請求項１】
能動素子を含む回路が設けられ、その回路は基板の側面に存在しパッシベーション構造体によって覆われ、前記パッシベーション構造体の局部エリアと第１および第２の電極を有し第１のインピーダンスを持つ第１のセキュリティ素子がさらに設けられた半導体装置であって、
前記第１のインピーダンスの実際値を第１の周波数で測定する測定手段が設けられ、
前記実際値を第１の基準値として第１の記憶素子に記憶することができる第１の記憶素子を含むメモリが設けられている
ことを特徴とする、半導体装置。
【請求項２】
当該装置は、前記パッシベーション構造体の局部エリアと、第１および第２の電極を有し、前記第１のインピーダンスとは異なる第２のインピーダンスを持つ第２のセキュリティ素子が設けられ、
前記第２のインピーダンスの実際値は、前記測定手段によって測定可能であり、第２の基準値として前記メモリの第２の記憶素子に記憶可能である
ことを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記パッシベーション構造体は、前記回路上で側面に沿って変化する実効誘電率を持つことを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記パッシベーション構造体は、パッシベーティング層とセキュリティ層とを含み、このセキュリティ層は前記回路上に不均一に分布した粒子を有することを特徴とする、請求項３に記載の半導体装置。
【請求項５】
前記パッシベーション構造体は金属層の最上部に存在し、
前記第１のセキュリティ素子の前記第１および第２の電極は前記金属層に存在し、
前記金属層は、望ましい設計に従う能動素子の接続用の配線部をさらに含むことを特徴とする、請求項１または４に記載の半導体装置。
【請求項６】
前記測定手段は、前記第１および前記第２のインピーダンスの実際値を第２の周波数で測定するための発振器を含むことを特徴とする、請求項１に記載の半導体装置。
【請求項７】
複数の関連した記憶素子に関連付けられた複数のセキュリティ素子が存在することを特徴とする、請求項１に記載の半導体装置。
【請求項８】
請求項１から７のいずれかに記載の半導体装置を具備した、カード。
【請求項９】
請求項１に記載された半導体装置を初期化する方法であって、
前記第１のセキュリティ素子の前記第１のインピーダンスの実際値が第１の周波数で測定され、
前記実際値は前記第１の基準値として前記第１の記憶素子に記憶されることを特徴とする、方法。
【請求項１０】
前記第１のインピーダンスの前記実際値は、第２の周波数で測定され、第２の基準値として第２の記憶素子に記憶されることを特徴とする、請求項９に記載の方法。
【請求項１１】
前記第１の基準値は、中央データベース装置に転送され、固有チップ識別子コードの第１の文字として使用されることを特徴とする、請求項９に記載の方法。
【請求項１２】
請求項１に記載された半導体装置の真正性を検査する方法であって、
前記半導体装置は前記第１の基準値を前記第１の記憶素子に記憶するように初期化済みであり、
前記第１のインピーダンスの前記実際値を第１の周波数で測定するステップと、
前記第１の基準値を読み込むステップと、
前記第１の基準値を前記実際値と比較するステップと、
前記実際値と前記第１の基準値との間の差が所定の閾値よりも小さい場合に限り、前記半導体装置の真正性を承認するステップと
を有する、請求項１に記載の装置。
【請求項１３】
前記半導体装置は請求項１０に記載された方法によって初期化済みであり、
前記第１のインピーダンスの前記実際値は、第２の周波数で測定され、前記第２の基準値と比較されることを特徴とする、請求項１２に記載の方法。
【請求項１４】
前記半導体装置から、前記半導体装置の識別性を表し前記半導体装置の初期化の際の前記第１の基準値に対応した固有チップ識別子コードの第１の文字が記憶された中央データベース装置を含むか、または、中央データベース装置にアクセスすることができるアクセス装置へ、前記第１の基準値を転送するステップと、
前記第１の基準値を前記固有チップ識別子コードの前記第１の文字と比較するステップと、
前記第１の基準値が前記固有チップ識別子コードの前記第１の文字に対応する場合に限り、前記半導体装置の真正性を承認するステップと
をさらに有する、請求項１２または１３に記載の方法。
【請求項１５】
請求項１に記載の半導体装置を識別する方法であって、
該装置は第１の基準値を第１の記憶素子に記憶するように初期化済みであり、
前記第１の基準値を読み込むステップと、
前記半導体装置から、前記半導体装置の識別性を表し前記半導体装置の初期化の際の前記第１の基準値に対応した固有チップ識別子コードの第１の文字が記憶された中央データベース装置を含むか、または、中央データベース装置にアクセスすることができるアクセス装置へ、前記第１の基準値を転送するステップと、
前記第１の基準値を前記固有チップ識別子コードの前記第１の文字と比較するステップと、
前記第１の基準値が前記固有チップ識別子コードの前記第１の文字に対応する場合に限り、前記半導体装置の識別性を承認するステップと
を有する、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、能動素子を含む回路を具備した半導体装置に関し、その回路は基板の側面にあり、パッシベーション構造体によって覆われ、半導体装置は、パッシベーション構造体の局部エリアと、第１および第２の電極と、を含み、第１のインピーダンスを持つ、第１のセキュリティ素子をさらに具備する。
【０００２】
本発明は、また、半導体装置を具備したカードに関する。本発明は、さらに、半導体装置を初期化する方法と、半導体装置の真正性を検査する方法と、半導体装置を識別する方法と、に関する。
【背景技術】
【０００３】
このような半導体装置、および、このようなカードは、欧州特許出願公開第３００８６４号明細書から公知である。従来の装置の第１のセキュリティ素子は、パッシベーション構造体によって一体的に容量結合された２個のキャパシタ電極を備えたキャパシタである。この装置は、好ましくは、複数のセキュリティ素子を含む。装置の真正性を検査する際、測定電圧は計算基準電圧と比較される。差があるとき、真正性は承認されない。
【０００４】
従来の装置の欠点は、セキュリティ素子が回避されることである。セキュリティ素子は、同じ容量を備えた、下にある回路を妨害しない他の構造体によって置き換えてもよい。さらに、回路を調べるためにパッシベーション構造体および電極を取り外しても、電極とパッシベーション構造体が後で再び取り付けられるならば、検出できない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、本発明の第１の目的は、冒頭の節に記載された種類の半導体装置であって、パッシベーション構造体の取り外しを後で検出することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
第１の目的は、第１のインピーダンスの実際値を測定する測定手段が設けられ、実際値または実際値の微分を第１の基準値として第１の記憶素子に記憶できるように第１の記憶素子を含むメモリが設けられることによって達成される。本発明の半導体装置には、全く同一の値、即ち、セキュリティ素子内の実際の値と、記憶素子に記憶された値と、が用意されている二つの場所がある。実際値が記憶された第１の基準値と最早実質的に一致しないならば、リバースエンジニアリング攻撃、または、同じ対象に関するその他の攻撃が行われたに違いない。この場合、半導体装置の真正性は承認されないであろう。
【０００７】
実際値が実質的に第１の基準値と一致するならば、リバースエンジニアリング攻撃が行われなかったことを保証するために、更なる方策が実施される。このような方策は、第２の周波数で第１のセキュリティ素子の第２の実際値を測定し、記憶し、読み込む手段を含み、別の方策は、異なる基準値を持つ第２のセキュリティ素子と第２の記憶素子を設けることである。
【０００８】
本願との関連で、実際値または基準値の測定には、それを示すパラメータ、それを表すパラメータ、または、それに対応したパラメータの判定が含まれることが理解される。誘電率でさえ異なる周波数で測定すると異なる結果が得られるので、この実際値は、どこか他の場所で独立に獲得できる値でなくても構わないことが明らかであろう。しかし、それは実際に測定される値であり、測定が同一条件下でチップによって繰り返されるならば、同じ結果を与えるに違いない。
【０００９】
この実際値を記憶するのではなく、測定されたままの実際値は、アルゴリズム手段で記憶されるべき実際値に変更してもよい。このアルゴリズム手段は、例えば、マイクロプロセッサにより構成される。或いは、それは、実際値のデータフォーマットが適合させられる回路でもよい。
【００１０】
好ましくは、この装置は、パッシベーション構造体の局部エリアを含み、第１のインピーダンスとは異なる第２のインピーダンスを持つ、第２のセキュリティ素子が設けられ、第２のインピーダンスの実際値は、測定手段により測定され、第２の基準値としてメモリの第２の記憶素子に記憶され得る。２個以上のセキュリティ素子を設けることにより、パッシベーション構造体の複雑さが大いに高まる。２個のセキュリティ素子は、例えば、キャパシタ、抵抗、インダクタ、ＬＣ回路、変成器のような同じ種類の素子でもよいが、異なる種類の素子でもよい。それらは、配線のような非常に多数の他の構造体を含む層に、さらに隠される。また、記憶素子は、他のデータが記憶されている記憶素子のアレイ内に隠される。第１および第２のインピーダンスは、さらに、異なる周波数で測定してもよい。セキュリティ素子の個数は３個以上でもよい。好ましくは、その個数は、パッシベーション構造体の全表面がセキュリティ素子で覆われるような数である。実用上の理由で、それらは、セキュリティ素子のアレイとして設けてもよい。
【００１１】
第１および第２のセキュリティ素子が異なるインピーダンスを持つことを実現するため、セキュリティ素子の構造が違ってもよく、または、測定条件が別々でもよい。有利な一実施形態では、パッシベーション構造体は、回路上で側面に沿って変化する実効誘電率を持つ。インピーダンスの差は、したがって、物理的に実現された変化に関連付けられる。用語「実効誘電率」は、特定の層、または、層のスタックの特性である、という意味で使用され、層の各々は材料の混合物であり、この用語は、導電率および透磁率値を含むことを意味する。
【００１２】
パッシベーション構造体の実効誘電率は、様々な手法で実現される。第１の例では、パッシベーション構造体の厚さは回路上で変化する。第２の例では、パッシベーション構造体は、実質的に粗い境界面を備えた少なくとも２層を含む。また、これらの層は、部分的に混合してもよく、または、局所的に変更してもよい。さらに、パッシベーション構造体は、多層スタックで構成してもよい。
【００１３】
有利な一実施形態では、パッシベーション構造体は、パッシベーティング層とセキュリティ層とを含み、セキュリティ層は回路上に不均一に分布した粒子を有する。この実施形態において、セキュリティ素子は、実際の堆積プロセスに依存したインピーダンスを持つ。粒子の不均一な分布はいろいろな形式で実現され、セキュリティ層は、様々なサイズ、様々な組成、様々な形状、様々な向き、および、回路上で変化する濃度の粒子を含む。好ましくは、粒子は、セキュリティ素子の局部表面のオーダーのサイズがある。その結果として、個々のセキュリティ素子のインピーダンスは予測不可能である。それらは、初期化前には不明である。このことは、記憶素子が、実際的にユニークであり、識別目的のため使用できる基準値を持つ点で有利である。堆積プロセスに依存するインピーダンスの別の結果は、セキュリティ層が取り除かれた後に同じセキュリティ層を設けることが実際的に不可能になることである。
【００１４】
セキュリティ層は、好ましくは、取り外すことが非常に困難であり、かつ、顕微鏡を用いて調べることが不可能であるように選択される。有利な一実施形態では、セキュリティ層は、セラミック材料を含み、ゾル・ゲル法で塗布される。セキュリティ層の一例は、第一リン酸アルミニウムに基づくものであり、これは、ＷＯ９９／６５０７４号公報により公知である。このようなマトリックス材料の他の例には、ＴｉＯ２、（テトラエトキシオルトシリケートから塗布される）ＳｉＯ２、および、スピンオン・ポリマーが含まれる。このようなセキュリティ層は、下にある回路の能動素子が汚染されないことを保証するため、パッシベーティング層に塗布される。粒子のサイズがセキュリティ素子の局部表面積のサイズに匹敵するならば、自然に不均一な分布が得られる。或いは、この分布は、例えば、粒子で満たされたマトリックス材料の不均一な懸濁液を塗布することによって不均一にさせられる。
【００１５】
第１のセキュリティ素子の第１および第２の電極は、様々な形状を有する。第１のセキュリティ素子が、主として、１回巻きのインダクタであるならば、第１および第２の電極は、この１回巻きによって接続されたもの、即ち、同じ金属線の一部である。第１および第２の電極が同じ金属線の一部でないならば、それらはパッシベーション構造体の同じ側または両側に存在する。一方の電極がパッシベーション構造体の内部に存在することさえあり、その他の変形は当業者に明白であろう。２個以上のセキュリティ素子があり、第２の電極が接地面に接続されているならば、数個の第２の電極を一つに統合してもよい。特に、第２の電極がパッシベーション構造体の最上部に存在するならば、これらの第２の電極は、１点で接地面に接続された、実質的にパターニングされていない層として実現される。金属層の代わりに、導電性ポリマー層、または、導電性粒子を含む層のようなその他の導電性層を使用してもよい。このようなパターニングされていない導電性層は、ＥＳＤプロテクションとしても使用される。
【００１６】
好ましい一実施形態では、パッシベーション構造体は金属層の最上部に存在し、この金属層は、第１および第２の電極と、望ましい設計に従う能動素子の接続用の配線部と、を含む。この実施形態の利点は、セキュリティ素子の第１および第２の電極を設けるために、付加的な金属層を堆積させる必要がないことである。別の利点は、電極が実質的に同じ形状を与えられた配線の構造体に隠れることである。好ましくは、第１のセキュリティ素子の第１および第２の電極は、互いに組み合わされた電極のペアを構成する。本実施形態では、電極の表面積は比較的大きく、このことはインピーダンスの大きさにプラスになる。
【００１７】
本実施形態は、特に、第１の電極と第２の電極との間のインピーダンスの容量部の測定に適している。容量の大きな変化は、パッシベーション構造体の主要材料の誘電率とは異なる誘電率を持つ粒子の選定によって実現できる。したがって、粒子は、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＴｉＮ、ＷＯ３のようにかなり高い誘電率、または、空気（例えば、空隙）、誘電性有機材料、若しくは、多孔性アルキル置換ＳｉＯ２のようにかなり低い誘電率を持つ。
【００１８】
測定手段の実施形態は、測定対象のインピーダンスの具体的なタイプに依存するであろう。インピーダンスの容量部を測定するならば、指紋センサの分野で知られているような測定手段が使用される。このような測定装置は、例えば、米国特許第５，３２５，４４２号明細書から知られるように、ドライブ手段とセンシング手段との全体である。或いは、特に、セキュリティ素子の個数が比較的少ない場合、それらは、従来の回路で次々に測定され、測定装置はインピーダンスと並列に置かれる。
【００１９】
好ましい一実施形態では、測定手段は、発振器と２進カウンタとを含む。発振器によって、選択されたセキュリティ素子のインピーダンスの虚部を測定可能であり、その結果として、インピーダンスの前記部分に依存する周波数を持つ信号が得られる。２進カウンタは、この周波数を標準周波数と比較する。この実施形態の利点は、発振器および２進カウンタのような標準的な部品を使用する点にある。これらは、既存の集積回路に存在し、測定手段として用いられる。代替的に、しかも、好ましくは、補助的な発振器および２進カウンタを付け加えてもよい。一般的に、測定は交流電流を用いて行われるが、直流電流を使用することは不可能ではない。
【００２０】
測定手段の測定の特定性を増加するため、第２の発振器およびプロセッサ機能が付加される。第２の発振器は異なる周波数で発振する。実際には、再取り付けされたパッシベーション構造体は、第１の周波数だけではなく、第２の周波数でも、元のパッシベーション構造体と同じ動作をしなければならない。第２の周波数で測定する付加的な手段の存在は、設計の自由度を高めるという点でさらに有利である。例えば、一つのウェハー上で処理された半導体装置に異なる周波数を持つ発振器が与えられる。
【００２１】
別の実施形態では、インピーダンスは、セキュリティ素子に、半導体装置内で生成された既知の周波数および振幅の矩形波を供給することによって測定可能である。その結果として、電流が測定される。その計算された実際値は、半導体装置内のＡ／Ｄコンバータを用いてデジタル化される。
【００２２】
メモリは従来型でもよく、データの記憶および読み込みを可能にさせるため、記憶素子とマイクロプロセッサとを含む。記憶素子は、好ましくは、１回だけプログラム可能なＥＰＲＯＭのようなものである。しかし、それらは、ＥＥＰＲＯＭ、ＤＲＡＭ、ＳＲＡＭおよびＭＲＡＭのようなその他の従来の記憶素子でもよい。
【００２３】
本発明の第２の目的は、半導体装置のパッシベーション構造体を取り外し、新たに堆積させた後では機能しない半導体装置を備えたカードを提供することである。この第２の目的は、本発明の半導体装置が存在することによって達成される。カードによるあらゆるオペレーションの前に、半導体装置の真正性が検査される。この真正性の検査は、本発明による真正性を検査する方法の解説中でより詳細に説明される。第１のセキュリティ素子の実際値は第１の記憶素子に記憶された第１の基準値と比較可能であるので、元のパッシベーション構造体を、全てのセキュリティ素子に同じインピーダンスを与える別のパッシベーション構造体で置き換えることは実質的に不可能である。したがって、本発明の半導体装置を含むカードは、パッシベーション構造体の取り外しと新たな堆積の後に真正であると、最早検出されることがない。
【００２４】
本発明のカードは、好ましくは、金融データ若しくは個人データを格納するスマートカード、または、建物若しくは情報にアクセスできるスマートカードである。このようなスマートカードに対する安全性要求は着実に高まり、このことはこれらのスマートカードの信頼および用途の増大に関連付けられる。或いは、カードは、非接触で読み出し可能なトランスポンダ型のカードでもよい。カードは、預金通帳でもよい。この場合、半導体装置は非常に薄くしなければならない。半導体装置のパッシベーション構造体が改良されているので、配線層の数を減少させることが可能であり、これにより、装置の原価が低減される。別のタイプのカードは携帯電話機用のＳＩＭカードである。非接触読み出しの場合、カードは、アクセス装置と通信するためのアンテナを含む。半導体装置は、前記アンテナに接続される。
【００２５】
本発明の半導体装置の、第１のインピーダンスは予測できないので、初期化方法が必要になる。
【００２６】
したがって、本発明の第３の目的は、本発明の半導体装置を初期化する方法を提供することである。この目的は、
第１のセキュリティ素子の第１のインピーダンスの実際値を第１の周波数で測定するステップと、
実際値を基準値として第１の記憶素子に記憶するステップと、
を有する方法によって実現される。
【００２７】
この方法は、インピーダンスが実際には予測できないパッシベーション構造体を備えた半導体装置に限定されない。パッシベーション構造体が粒子で満たされた層を含む場合のような殆どの場合に、インピーダンスの平均値だけが計算できる。実際値の測定および第１の基準値としてのその記憶によって、より一層精密な第１の基準値を獲得できるようになる。さらに、半導体装置は、ある状況下で再初期化される。これは、再使用の目的のためならば望ましいが、セキュリティの目的のためには望ましくない。このような再使用は、例えば、本発明による半導体装置を建物へ入るために使用する状況では有利である。
【００２８】
一実施形態において、第１のインピーダンスの実際値は、第２の周波数で測定され、第２の基準値として第２の記憶素子に記憶される。改良されたセキュリティを実現するため、二つ以上の周波数でインピーダンスを測定することが望ましい。その結果として、この値は、同じく初期化中に測定され、記憶される。
【００２９】
実際値は、アクセス装置へ転送される前に、あるアルゴリズムに従って変更できることが認められる。例えば、実際値は、０から１０００のレンジに収まる値を作成するため整数値によって乗算される。また、実際値は、整数を作成するように変更してもよく、或いは、デジタル化してもよい。
【００３０】
半導体装置の真正性を検査する方法は、ＷＯ９９／１２１２１号公報により公知である。この従来の方法は、半導体装置と、カードリーダーのような外部装置との間でデータ交換を行う。デジタル乱数値は、外部装置によって生成され、半導体装置へ転送される。変更後、乱数値は外部装置へ返信される。装置の真正性は、この変更された値が乱数値から推定される検査値に対応する場合に限り承認される。
【００３１】
具体的な変更手続を半導体装置および外部装置の両方に組み込まなければならないことが欠点である。変更手続が外部装置に存在することによって、権限のない人が変更手続の中身を知る可能性がある。
【００３２】
したがって、本発明の第４の目的は、変更手続を必要としない方法を提供することである。この目的は、初期化済みの半導体装置の真正性を検査する方法であって、
第１のインピーダンスの実際値を第１の周波数で測定するステップと、
第１の基準値を読み込むステップと、
第１の基準値と実際値を比較するステップと、
少なくとも実際値と基準値との間の差が所定の閾値よりも小さい場合に限り、半導体装置の真正性を半導体装置の真正性を承認するステップと、
を有する方法によって達成される。
【００３３】
この方法は、実際値と第１の基準値との両方が、本発明の半導体装置内で物理的に一定であるという認識に基づいている。それらは共に同じ装置に存在するので、半導体装置の全てが同じ条件を満たす必要はなく、例えば、半導体装置の全てに、全く同一の変更手続またはその手段を組み込む必要はない。所定の閾値は、一般的に非常に小さく、測定の不確かさ、または、温度およびその他の外部条件の影響を考慮に入れるように定められるべきである。さらに有利な点は、交換対象のデータの大きさが縮小され、検査手続がより高速化されることである。
【００３４】
通常の条件下では、インピーダンスを備えた複数のセキュリティ素子が存在することに注意すべきである。したがって、全てのインピーダンス、または、その少なくとも一部は、半導体装置の真正性が完全に承認される前に、対応した基準値と比較されるべきであることが予想される。
【００３５】
実際値は、第１の基準値と比較される前に、あるアルゴリズムに従って変更できることが認められる。例えば、実際値は、０から１０００のレンジに収まる値を作成するため整数値によって乗算される。また、実際値は、整数を作成するように変更してもよく、或いは、デジタル化してもよい。修正アルゴリズムがあるならば、そのアルゴリズムは改造できないように半導体装置に組み込まれるであろう。このようにして、実際値および第１の基準値が同じ方法で変更されることが保証される。
【００３６】
実際値と第１の基準値とがどちらも変更されることがなく、一致することを保証するために、様々な選択肢がある。第１の選択肢は、このような実際値と第１の基準値との両方の変更または置換を非常に困難にすることである。これは、例えば、測定手段と記憶素子とを半導体装置の他の部品に統合することによって実現される。第２の選択肢は、第１のインピーダンスの実際値を第２の周波数で測定し、対応した第２の基準値と比較することである。
【００３７】
第３の選択肢は、初期化中の第１の基準値が半導体装置の外部にも記憶されることである。第１の基準値は、初期化後に、半導体装置から中央データベース装置へ転送してもよい。この中央データベース装置内で、第１の基準値は、固有チップ識別子コードの第１文字として記憶してもよい。このようにして、それは、半導体装置の識別性を表現する。真正性の検査中に、第１の基準値はアクセス装置へ転送される。このアクセス装置は、中央データベース装置でもよく、または、中央データベース装置を含むものでもよい。或いは、アクセス装置は、中央データベース装置にアクセスすることができるカードリーダーでもよい。この第１の基準値は、次に、固有チップ識別子コードの第１の文字と比較され、半導体装置の真正性は、第１の基準値が固有チップ識別子コードの第１の文字に一致した場合に限り承認される。
【００３８】
第１の基準値が半導体装置の初期化前には不明である実施形態では、前記第１の基準値、または、一連の基準値は、半導体装置の識別性のためのシリアル番号として使用できる。このようなシリアル番号は、固有チップ識別子コードとしても知られている。それは、例えば、人が半導体装置を具備したカードを使って情報または建物を利用できる状況で使用される。別の状況では、カードは特定銀行の金融取引のために使用され、取引を実行する前に銀行のコンピュータとの連絡が行われる。これらの状況は、リーダーと限定された個数のカードとを含むシステムに関連し、各カードは見分けがつき、識別可能である。第１の基準値は、好ましくは、パッシベーション構造体の制御できない変化に依存するので、考えられる基準値の数は非常に膨大である。その上、検出できる一連の番号にパターンは存在しない。パッシベーション構造体の構造および構成は様々な設計に対して開放されているので、考えられる基準値の変化は実質的に無制限である。
【００３９】
本発明の更なる目的は、半導体装置を識別する方法を提供することである。この目的は、第１の基準値を第１の記憶素子に記憶するように初期化された、請求項１に記載された半導体装置が識別され、この識別をする方法が、
第１の基準値を読み込むステップと、
半導体装置から、半導体装置の初期化後に半導体装置の識別性を表現し第１の基準値に対応した第１の文字である固有チップ識別子コードの第１の文字が記憶された中央データベース装置を含む、または、中央データベース装置にアクセスすることができるアクセス装置へ第１の基準値を転送するステップと、
第１の基準値を固有チップ識別子コードの第１の文字と比較するステップと、
第１の基準値が固有チップ識別子コードの第１の文字と対応する場合に限り、半導体装置の識別性を承認するステップと、
を有することによって達成される。
【発明を実施するための最良の形態】
【００４０】
本発明の半導体装置、カード、初期化する方法、および、真正性を検査する方法の上記特徴ならびにその他の特徴は、添付図面を参照してさらに説明される。
【００４１】
図面は概略的に記載され、縮尺は正確ではなく、異なる図面中の同じ参照番号は対応した素子を指定する。当業者に明らかであるように、本発明の別の、しかし、等価的な実施形態が、真の新規性のある概念から逸脱することなく実現可能であり、発明の範囲は、請求項に記載された事項だけによって限定される。
【００４２】
図１において、半導体装置１１は、第１の側面３２を備えたシリコン製の基板３１を有する。この側面３２上で、装置１１は第１の能動素子３３と第２の能動素子４３とが設けられる。本例におけるこれらの能動素子３３，４３は、エミッタ領域３４，４４と、ベース領域３５，４５と、コレクタ領域３６，４６と、を備えたバイポーラトランジスタである。
【００４３】
上記領域３４−３６，４４−４６は、第１の層３７に設けられ、第１の層３７はシリコン酸化物のパターニングされた絶縁層３８で覆われる。絶縁層３８は、エミッタ領域３４，４４とベース領域３５，４５とに接触窓を有するようにパターニングされる。当業者に公知であるように、バイポーラトランジスタの代わりに、または、バイポーラトランジスタの他に電界効果トランジスタを設けてもよい。さらに当業者に公知であるように、キャパシタ、抵抗、および、ダイオードのようなその他の素子を半導体装置１１に集積化してもよい。
【００４４】
絶縁層３８におけるこれらの接触窓で、上記領域は配線部３９，４０，４１，４２に接続される。本実施形態における配線部は、第１のレベルおよび第２のレベルに広がる。一般的に知られるように、配線構造体はより多くのレベルがあってもよい。バリア層（図示せず）は、一般的に、配線部と能動素子との間に存在する。配線部３９，４０，４１，４２は、従来の手法で、例えば、ＡｌまたはＣｕで製作され、好ましくは低い誘電率を持つ誘電層４７によって覆われ、互いに絶縁される。補助的に設けられるバリア層は、図示されていない。別の金属層２８が、誘電層４７の間に設けられる。この金属層２８において、第１のセキュリティ素子１２Ａの電極１４，１５は、互いの間隔を４μｍとして画成される。第１のセキュリティ素子は、パッシベーション構造体５０の局部エリアとして構成された誘電体１７をさらに含む。本実施形態では、このパッシベーション構造体は、厚さが０．５０μｍのリン・ケイ酸塩ガラスの粘着層５１と、厚さが０．６０μｍのＳｉＮのパッシベーティング層５２と、厚さが３．０μｍの第一リン酸アルミニウムのセキュリティ層５３と、を含む。この層は、１５重量％の第１リン酸アルミニウムと、水に含まれる２０から５０重量％の粒子と、の合成物をスピンコーティングし、次に、約１００から１５０℃で乾燥することにより塗布される。或いは、それは、５から１０重量％の第１リン酸アルミニウムの合成物をスプレーコーティングすることによって塗布される。乾燥後、この層は、凝縮を可能にさせるため４００から５００℃でアニール処理され、それにより、液体から固体相への転移が起こる。セキュリティ層５３は平坦化され、エポキシ材料がその上にパッケージ５４として存在する。セキュリティ層５３は、例えば、ＰＣＢへの接続用の接触パッドを画成するようにパターニングされる。
【００４５】
セキュリティ層５３に含有される粒子は、ＴｉＯ２，ＴｉＮ，ＳｒＴｉＯ３，および、変性ＢａＴｉＯ３の少なくとも一つである。このような変性ＢａＴｉＯ３は、例えば、米国特許第６，０７８，４９４号明細書に開示されている。パッシベーション構造体５０中の、これらの粒子およびその他の材料の比誘電率および導電率は、表１に記載されている。
【表１】
2005510863.tif 000003
表１：パッシベーション構造体に存在する様々な材料の（真空の誘電率に対する）比誘電率と導電率
図２は、本発明の半導体装置１１の第２の実施形態の説明図である。本実施形態の装置１１において、第１のセキュリティ素子１２Ａは、第１の電極１４、第２の電極１５および誘電体１７を具備したキャパシタと、２個の巻き線５５，５６を具備したコイルと、を含むＬＣ構造体である。図１の実施形態とは異なり、第１および第２の電極１４，１５は、パッシベーション構造体５０の同じ側面上の同じ層に存在しない。第１の電極１４および第２の巻線５６は、パッシベーション構造体５０と能動素子３３，４３との間の金属層２８に存在する。第１の電極１４および第２の巻線５６の両方は、配線部４８を介して更なる回路に接続される。第２の電極１５および第１の巻線５５は、相互に接続され、パッシベーション構造体５０とパッケージ５４との間の付加的な金属層５８に存在する。付加的な金属層５８は、付加的なパッシベーティング層５９によってパッケージ５４から保護される。
【００４６】
図３は、本発明の半導体装置１１の第３の実施形態の説明図である。本実施形態の装置１１は、第１のセキュリティ素子１２Ａと、第２のセキュリティ素子１２Ｂと、第３のセキュリティ素子１２Ｃと、を含む。これらのセキュリティ素子１２Ａ，１２Ｂ，１２Ｃのすべては、接地面に接続された共通の第２の電極１５を備えたキャパシタである。セキュリティ素子１２Ａ，１２Ｂ，１２Ｃは、別々の第１の電極１４Ａ，１４Ｂ，１４Ｃを持つ。これらは、図５を参照してさらに説明されるように、非常に巧みにアレイに一体化される。
【００４７】
図４は、本発明の半導体装置１１の第４の実施形態の説明図である。図中、層３１，３７から４２，４７および２８の全体の組立体が、基板１３１として示されている。本実施形態の装置１１は、第１のセキュリティ素子１２Ａ、第２のセキュリティ素子１２Ｂ、および第３のセキュリティ素子１２Ｃを含む。本実施形態のパッシベーション構造体５０は、様々な材料からなるパターン形成層６１，６２，６３と、ＳｉＯ２の金属間誘電層６４と、ＳｉＮのパッシベーティング層５２と、ＴｉＮのセキュリティ層と、を含む。
【００４８】
第１のセキュリティ素子１２Ａはキャパシタであり、金属層２８に共に存在する第１の電極１４Ａおよび第２の電極１５Ａを有する。誘電体１７Ａは、メチル置換多孔性ＳｉＯ２製のパターン形成層６１の一部であり、無極性界面活性剤を含むモル比が１：１のテトラエトキシオルトシリケート（ＴＥＯＳ）とメチルトリメトキシラン（ＭＴＭＳ）との混合物から得られる。その比誘電率は、２．０である。電極１４Ａと電極１５Ａとの間の距離は２．０μｍであり、電極の長さは１０μｍであり、電極の高さは０．７μｍである。したがって、第１のセキュリティ素子１２Ａの容量は、浮遊容量を考慮することなく計算すると、６．３×１０−５ｐＦである。
【００４９】
第２のセキュリティ素子１２Ｂはキャパシタであり、金属層２８に存在する第１のキャパシタ電極１４Ｂおよび第２のキャパシタ電極１５Ｂと、中間キャパシタ電極５７と、を有する。誘電体１７Ｂは、ＳｉＯ２からなる金属間誘電層６４と、ＳｉＮからなるパターン形成層６２と、を含む。第１の電極１４Ｂと第２の電極１５Ｂとの間の距離は０．５μｍであり、電極の長さは４０μｍであり、電極の高さは０．７μｍである。電極の幅は２０μｍであり、電極１４Ｂおよび１５Ｂと中間電極５７との間の距離は０．１μｍ（０．０４μｍのＳｉＮと０．０６μｍのＳｉＯ２）である。第２のセキュリティ素子１２Ｂは、したがって、浮遊容量を考慮することなく計算すると、２．４０×１０−２ｐＦである。
【００５０】
第３のセキュリティ素子１２Ｃはキャパシタであり、金属層２８に共に存在する第１のキャパシタ電極１４Ｃおよび第２のキャパシタ電極１５Ｃを有する。誘電体１７Ｃは溝の形状を有し、ＳｉＯ２からなるパターン形成層６３の一部である。第１の電極１４Ｂと第２の電極１５Ｂとの間の距離は０．５μｍであり、溝の長さは１００μｍであり、電極の高さは０．７μｍである。第３のセキュリティ素子１２Ｃは、したがって、浮遊容量を考慮することなく計算すると、５．４×１０−３ｐＦである。
【００５１】
図５は、アクセス装置２と共に半導体装置１１の一実施形態を示す概略図である。半導体装置１１は、測定手段４とメモリ７と制御手段８と照合制御部９の様々な手段を含む。さらに、半導体装置は、複数のセキュリティ素子１２およびスイッチ１０を含む。メモリ７は、複数の記憶素子７Ａ，７Ｂ，７Ｃ．．．，ならびに、記憶制御部５および読み込み制御部６を含む。制御手段８および照合制御部９は、一つの機能に統合してもよく、これはマイクロプロセッサまたは専用回路である。制御手段８は、セキュリティ素子１２のインピーダンスの測定、記憶、および、読み込みの制御のためだけに用いる必要はなく、金融データまたは身元照明データに関する更なるメモリを含む完全な半導体装置の動作を制御してもよい。また、メモリ７は、集積回路設計の当業者が了解するようにセキュリティ素子１２のインピーダンスだけのために設計する必要はない。セキュリティ素子１２は、本例ではキャパシタであり、一方側で接地面に接続される。アクセス装置２は、一般的にカードリーダーであるが、その他の装置でもよく、例えば、初期化を実行する装置でもよい。
【００５２】
半導体装置１１の回路は、次の通り機能する。初期化中に、信号は、アクセス装置２から半導体装置１１へ送信され、初期化を要求する。この信号は、制御手段８に入る。制御手段８は、信号を測定手段４へ送り、セキュリティ素子１２が測定されるべきことを示す。好ましくは、この信号を用いて、第１のセキュリティ素子１２が選択され、測定され、記憶され、この場合、マイクロプロセッサは測定手段４に収容しなくてもよい。この好ましい実施形態では、制御手段から測定手段４への信号の個数は、セキュリティ素子１２の個数以上である。測定後、第１のインピーダンスの実際値は、スイッチ１０を介してメモリ７へ送られる。記憶制御部５は、実際値を第１の記憶素子７Ａに記憶させる。好ましくは、信号は、記憶制御部５から制御手段８へ送られ、第１の基準値の記憶が無事に完了した旨を示す。
【００５３】
スイッチ１０は、初期化が完了していない限り、記憶制御部５にアクセスする。初期化の完了後、制御手段８はスイッチ１０へ信号を供給する。この信号は、スイッチ１０にその状態を変更させ、続いて信号を照合制御部へ供給させる。スイッチ１０は様々な方法で実現することができ、トランジスタでもよく、ピンダイオードでもよい。或いは、それは、アンチヒューズとヒューズとの組み合わせでもよく、この場合、ヒューズは記憶制御部５への配線の出口に存在し、アンチヒューズは照合制御部９への出口に存在する。制御手段１０の信号は、電圧ピークであるか、または、電圧ピークを与え、記憶制御部５への出力配線を切断し、照合制御部９への出力配線を閉じることができる。本実施形態では、スイッチは、特に第５，０３２，７０８号明細書からわかるように、１回だけ切り替えることができる。このような電圧ピークは与えられるのは、たとえ、半導体装置１１とアクセス装置２との間の通常の通信が非接触であるとしても、初期化中にアクセス装置２と半導体１１との間に接点を設けることができるからである。更なる実施形態が、当業者に明らかになるであろう。当業者に明白であるように、スイッチ１０と記憶制御部５とが一つの機能ユニットに統合されることは除外されない。
【００５４】
半導体装置１１の真正性または識別性を検査する際に、回路は以下の通り動作する。初期化中に、信号はアクセス装置２から半導体装置１１へ送られ、検査を要求する。この信号は、制御手段８へ入る。制御手段８は、セキュリティ素子１２が測定されることを示す信号を測定手段４へ送る。これは、初期化中と同様に行われる。第１のインピーダンスの実際値は、スイッチ１０を介して照合制御部９へ送られる。この照合制御部９は、同様に第１のインピーダンスの第１の基準値を持つか、または、受け取る。第１の基準値は、制御手段８からの信号を、または、オプションとして照合制御部９からの信号を獲得した後、読み込み制御部６によって第１の記憶素子１２Ａから読み込まれる。次に、実際値および第１の基準値を比較することができる。二つの値の間の差が所定の閾値、例えば、３％よりも小さい場合、ＯＫであることを示す肯定的な信号が制御手段８へ送られる。これは、直ちに、または、全ての実際値を全ての基準値と比較した後に、または、選択された個数の実際値を対応した基準値と比較した後に行われる。好ましくは、基準値は、肯定的な信号の場合と同様に、制御手段８へ送られる。実際の通信は、当業者に理解されるように、様々なアルゴリズムに従う。所定の閾値は測定手段の精度に依存する。それは、１０または２０％でもよく、特に、セキュリティ素子の個数が多数であるならば、例えば、１０％以上でもよい。或いは、ここでも、それは１％未満でもよく、これはユーザの希望と集積回路設計の技術水準とに部分的に依存する。
【００５５】
図６は、半導体装置１１の測定手段４の第１の実施形態の説明図である。セキュリティ素子１２Ａ，１２Ｂおよび１２Ｃが同じように示されている。本実施形態の測定手段４は、セキュリティ素子１２のインピーダンスの虚部を測定する。実際上、発振器８２は信号をカウンタ８４へ供給し、その周波数は測定されたセキュリティ素子１２の上記虚部に依存する。カウンタ８４は、この周波数を、クロック周波数を有する信号と比較する。この信号は、キャパシタ８７および抵抗８８を具備した発振器から発生し、キャパシタおよび抵抗の両方は正確なよく知られた値を持つ。２進カウンタ８４における比較の結果は、記憶することができるデジタル化された信号である。デジタル化された信号は、測定されたセキュリティ素子１２のインピーダンスの実際値を表す。実際値は、任意の種類のＳＩ単位で表現されるか、または、半導体の具体的な値で表現され、外部で測定された値と比較されない。選択ユニット８１は、セキュリティ素子１２Ａ，１２Ｂ，１２Ｃのうちのどれが選択されるかを選択するため設けられる。それは、スイッチ９１，９２，９３のうちの一つがオンになるように信号を送信し、セキュリティ素子１２Ａ，１２Ｂ，１２Ｃのうちの一つが測定される。スイッチは、好ましくは、トランジスタである。或いは、希望のセキュリティ素子１２の組み合わせが測定され、測定ステップの個数が最小限に抑えられ、または、セキュリティを複雑にする。この同時で多数の測定は、本願の状況では、第１のセキュリティ素子１２Ａの実際値を測定することと等価であると考えられる。選択ユニットは、測定ステップ後に、信号をカウンタ８４へ供給し、その結果をクリアする。
【００５６】
選択ユニット８１は、制御手段８の一部でもよい。さらに、発振器８６は、半導体装置１１のクロック発生器として組み込める。その場合、それは測定手段４には無く、その信号は制御手段８を介してカウンタ８４へ送られる。実際値と基準値との間の差が３から５％の閾値よりも小さくなるように、十分に正確な実際値および基準値を獲得するため、発振器８２，８６は、約１％の範囲内で正確であるように調整される。これは、当業者に知られた通常の手法で行われ、好ましくは、適切な設計を用意することによって行われる。
【００５７】
好ましくは、セキュリティ素子１２Ｃは、実際値が既知の基準素子である。それは、例えば、この素子１２Ｃを配線構造体に組み込むことによって実現され、特に、パッシベーション構造体５０が不均一に分布したセキュリティ層５３を含む場合に実現される。この基準セキュリティ素子１２Ｃは、測定結果を最適化するため、および、該当する場合には、２進カウンタ８４の結果から実際値の推定を実行するために使用できる。
【００５８】
図７は、半導体装置１１の測定手段４の、第２の実施形態の説明図であり、第１の実施形態と大部分で一致している。この場合、抵抗９５を備えた第２の発振器９４がスイッチ９６と共に設けられる。ここで、選択ユニット８１は、測定対象となるセキュリティ素子１２Ａ，１２Ｂ，１２Ｃを選択するだけではなく、セキュリティ素子１２Ａ，１２Ｂ，１２Ｃが共に測定対象となる発振器８２，９４を選択する。発振器８２，９４は、別々に倍率をかけられるため、周波数が異なる。したがって、本実施形態によれば、二つの周波数でインピーダンスを測定することが可能になる。得られた両方の実際値は、アクセス装置２へ転送される。これらの値は、機能的に２進カウンタ８４の後に配置されたコンパレータで相互に比較される。
【００５９】
図８は、半導体装置１１の一実施形態の簡略化した概要図であり、セキュリティ素子のアレイが測定手段４およびメモリ７と共に示されている。半導体装置１１は、アクティブマトリックス方式のアドレス指定されたセンシングパッド１０を含み、センシングパッド１０は各行にｃ個のセキュリティ素子１２を含むｒ行（１乃至ｒ）で構成されたセキュリティ素子１２のＸ−Ｙアレイを有する。分かり易さのため、数行と数列しか示されていない。本実施形態のセキュリティ素子１２は、第１の電極１４と第２の電極（図示せず）とを備えたキャパシタである。これらの第２の電極は、接地面（図示せず）に接続される。第１の電極１４は、能動装置に接続され、この能動装置は、本実施形態では、電界効果トランジスタ（ＦＥＴ）の形式の３端子スイッチング装置１６を含む。セキュリティ素子１２のＸ−Ｙアレイは、行（選択）アドレス導体１８および列（センシング）アドレス導体２０のそれぞれの組によってアドレス指定される。セキュリティ素子１２の電界効果トランジスタ１６のゲートおよびソースは、それぞれ、行導体１８および列導体２０に接続される。電界効果トランジスタのドレイン電極は、第１の電極１４に接続される。同じ行内の全てのセキュリティ素子１２は、対応した共通行導体２０に接続される。行導体１８は、その一端で、全体的に２２で示されている行ドライバ回路に接続され、列導体２０は、その一端で測定手段、例えば、センシング回路４に接続される。
【００６０】
アレイ内の様々なセキュリティ素子１２の間の容量変化の検知は、以下の通り行われる。各セキュリティ素子１２は、関連した行（選択）導体１８および列（センシング）導体２０によってアドレス指定される。行ドライバ回路２２によって行導体１８に印加されたゲート用パルスは、行導体に関連した素子の行内の、全てのセキュリティ素子１２の電界効果トランジスタ１６をターンオンする。例えば、１．５Ｖの電源電圧は、回路、即ち、測定手段４によって全ての列導体２０に同時に供給されるので、電界効果トランジスタ１６がターンオンされた後、その行のキャパシタ（即ち、セキュリティ素子１２）は列導体の電位へ変化させられる。キャパシタの充電用電流は、列導体２０へ向かって流れ、測定手段４内の適当な増幅器によって検知される。各キャパシタンスへ流れる電荷の大きさは、キャパシタのサイズに依存する。したがって、各列導体２０の充電用電流を測定することによって、各キャパシタのサイズを評価することができる。この手続は、アレイ内のセキュリティ素子の行ごとに次々と連続的に繰り返される。
【００６１】
測定手段４は、電流検知回路構造や電荷増幅器回路構造のような様々な構造で作られる。このような回路構造は、例えば、米国特許第５，３２５，４４２号明細書により公知であり、これ以上の説明は不要である。
【００６２】
測定手段４の出力は、セキュリティ素子１２のインピーダンスの実際値によって形成される。この出力は、好ましくは、デジタル信号である。したがって、メモリは、当業者に明らかであるように、一般に従来の手法に従うことが認められ、これらの部品を詳細に記述することは不要であると考えられる。簡単に言うと、出力はマイクロプロセッサ２５へ転送される。出力の考えられる分析の後、マイクロプロセッサ２５は、初期化用動作の場合、複数のセキュリティ素子１２に付随する複数の記憶素子を含むメモリ７に出力を基準値として記憶する。真正性を検査するための動作の場合、マイクロプロセッサ２５は、記憶素子から基準値を読み込むための読み込み制御部として機能する。これらの値が、比較される。その結果は、アクセス装置２、例えば、カードリーダーへ送られ、好ましくは、実際値および基準値の少なくとも一方が付随する。
【００６３】
図９は、カード１、アクセス装置２、および中央データベース装置３のシステムを概略的に示す。カード１がアクセス装置２で検出されたとき、アクセス装置２は、本実施形態では、カード１と通信を開始する。このような通信は、非接触方式で、または、接触方式で用意され、どちらの方式も当業者に公知である。通信を確立した後、アクセス装置はカード１へ、特に、そこに存在する半導体装置１１へ信号を供給し、セキュリティ素子１２のインピーダンスの実際値を獲得し、それらを対応した記憶素子７内の基準値と比較する。その結果として、半導体装置は、これらの実際値と基準値を比較する。半導体装置は、次に、それらの間の差、並びに、基準値をアクセス装置２へ送る。このアクセス装置２は、この差が、例えば、近似的に約３から５％である所定の閾値よりも小さい場合、半導体装置の真正性を承認することができる。この結果として、アクセス装置にアクセスできるようになる。或いは、アクセス装置は、中央データベース装置３から固有チップ識別子コードを読み込む。実際値は固有チップ識別子コードと比較される。これらが実質的に一致するならば、半導体装置１１の真正性は承認される。固有チップ識別子コードとの比較が半導体装置１１ごとに行われるかどうかは、意志決定の問題である。例えば、このことが必要であるのは、一定の時間に亘って半導体装置１１がアクセス装置２によって承認されなかった場合に限るというように決めてもよい。半導体装置１１が最後に承認されたときに関する情報は、その場合、好ましくはアクセス装置２に記憶される。具体的な状況に応じて、中央データベース装置３は、アクセス装置２に外付けされ、または、組み込まれる。また、中央データベース装置３の一部の情報は、ローカルメモリに記憶してもよい。さらに、それぞれの実際値と基準値との間の差が半導体装置１１で計算される実施形態ではなく、実際値および基準値の両方がアクセス装置２へ転送されてもよい。また、必ずしも全ての実際値を測定するのではなく、それらのうちの一部だけを測定することが可能である。この部分的な測定において実際値と基準値との間の差が実質的に零に一致することがわかった場合、残りのセキュリティ素子１２のインピーダンスの測定はある条件下で中止される。
【００６４】
本発明の半導体装置は、パッシベーション構造体によって覆われた回路を含む。半導体装置は、パッシベーション構造体の局部エリアを構成し、第１のインピーダンスを持つ第１のセキュリティ素子が設けられる。好ましくは、複数のセキュリティ素子が存在し、それらのインピーダンスは相違する。半導体装置は、第１のインピーダンスの実際値を測定する測定手段と、実際値を第１の基準値として、第１の記憶素子に記憶する第１の記憶素子を有するメモリと、をさらに含む。
【００６５】
本発明の半導体装置は、実際値が第１の基準値として記憶される方法によって初期化される。その真正性は、再測定された実際値を第１の基準値と比較することによって検査される。
【図面の簡単な説明】
【００６６】
【図１】半導体装置の第１の実施形態の略断面図である。
【図２】半導体装置の第２の実施形態の略断面図である。
【図３】半導体装置の第３の実施形態の略断面図である。
【図４】半導体装置の第４の実施形態の断面図である。
【図５】半導体装置の略構成図である。
【図６】半導体装置の測定手段の一実施形態の説明図である。
【図７】半導体装置の測定手段の別の実施形態の説明図である。
【図８】半導体装置の一実施形態の簡略化した概要図であり、セキュリティ素子のアレイが関連したアドレス指定回路と共に示されている。
【図９】カードとアクセス装置と中央データベース装置とを含むシステムの概要図である。
【図１】
2005510863.tif 000004
【図２】
2005510863.tif 000005
【図３】
2005510863.tif 000006
【図５】
2005510863.tif 000007
【図４】
2005510863.tif 000008
【図６】
2005510863.tif 000009
【図７】
2005510863.tif 000010
【図８】
2005510863.tif 000011
【図９】
2005510863.tif 000012
【国際調査報告】
2005510863.tif 000013
2005510863.tif 000014
2005510863.tif 000015