(57)【要約】【課題】  従来タイプのオープンセル構成を有し、この構成の諸問題を解決するデバイスを提供すること。【解決手段】  トレンチゲート (11) が、活性エリア (100) 全体に延在する平行なストライプである、トレンチゲート型バーチカル・パワー・トランジスタ。ソース領域 (13) と堅固な領域 (15) は、ある幅を持つ交互のストライプ・エリアであって、隣接する2つの平行なストライプ・トレンチゲート (11) の各々に垂直で、かつこれらの各々の間にその全体があるストライプ・エリアとして、ソース接触面に延在する。堅固な領域 (15) は、ソース領域よりも重くドープされ、かつこのことにより、ソース領域の長さを増加させ、結果的にトランジスタの比抵抗を減少させることができる。例えば、メサ幅 (13, 15) とトレンチゲート (11) の幅は両方とも約0.4 μmでよく、堅固な領域 (15) の長さは約1 μmでよく、かつソース領域 (13) の長さは約20 μmでよい。p型の堅固な領域 (15) のドーピング濃度は、n型領域 (13) のドーピング濃度よりも約10倍大きくして、各々を例えば約1021 cm-3と約1020 cm-3としてもよい。
2005523578.tif 000002
【特許請求の範囲】
【請求項１】
複数の電気的に並列なトランジスタ・セルを有する活性エリアを持つ半導体基体を有する、バーチカル・パワー・トランジスタのトレンチゲート半導体デバイスであって、
前記活性エリア内のトレンチゲートが、各々、前記半導体基体に延在する、ゲート材料がその中にあるトレンチを有し、
前記トランジスタ・セルが、トレンチゲートに隣接する第二の反対導電型のチャネル格納領域により分離されている第一導電型のソース領域とドレイン領域とを持ち、
前記第二導電型の局所化された領域であるが、前記チャネル格納領域よりも重くドープされ、かつ前記ドレイン領域に延在する堅固な領域が設けられ、 
前記トレンチゲートが、前記活性エリア全体に各々延在する平行ストライプであり、
前記ソース領域と前記堅固な領域が、ある幅を持つ交互のストライプ・エリアであって、隣接する2つの平行なストライプ・トレンチゲートの各々に垂直で、かつこれらの各々の間にその全体があるストライプ・エリアとして、前記半導体基体のソース接触面に延在し、かつ、
前記デバイスが、前記ソース領域よりも重くドープされている前記堅固な領域を特徴とする、
バーチカル・パワー・トランジスタのトレンチゲート半導体デバイス。
【請求項２】
セルピッチ、つまり前記ソース領域と前記堅固な領域とのストライプの幅（メサ幅）に、隣接するトレンチゲートのストライプ幅を加えたものが、2 μm未満であり、かつ、
前記ソース領域のストライプの長さが、10 μm〜50 μmの範囲内にある、
請求項1に記載のパワー・トランジスタ・デバイス。
【請求項３】
前記セルピッチが、0.5 μm〜1.5 μmの範囲内にある、請求項2に記載のパワー・トランジスタ・デバイス。
【請求項４】
前記メサ幅が、前記トレンチゲートのストライプの幅にほぼ等しい、請求項2または請求項3に記載のパワー・トランジスタ・デバイス。
【請求項５】
前記ソース領域のストライプの前記長さが、10 μm〜30 μmの範囲内にある、請求項2〜4の何れかに記載のパワー・トランジスタ・デバイス。
【請求項６】
前記ソース領域のストライプの前記長さが、約20 μmである、請求項5に記載のパワー・トランジスタ・デバイス。
【請求項７】
前記堅固な領域のストライプの長さが、約1 μm以下である、請求項2〜6の何れかに記載のパワー・トランジスタ・デバイス。
【請求項８】
前記堅固な領域のストライプの前記長さに対する、前記ソース領域のストライプの前記長さの比率が、10〜30の範囲内にある、請求項2〜7の何れかに記載のパワー・トランジスタ・デバイス。
【請求項９】
堅固な領域のストライプ長さに対する、前記ソース領域のストライプ長の比率が、約20である、請求項8に記載のパワー・トランジスタ・デバイス。
【請求項１０】
前記半導体基体がシリコンであり、
前記堅固な領域が、1019 cm-3 〜 1022 cm-3 の範囲のドーピング濃度を有するp型導電性を持ち、かつ、
前記ソース領域が、1018 cm-3 〜 1021 cm-3 の範囲のドーピング濃度を有するn型導電性を持つ、
請求項1〜9の何れかに記載のパワー・トランジスタ・デバイス。
【請求項１１】
前記堅固な領域の前記ドーピング濃度が、前記ソース領域の前記ドーピング濃度よりも約10倍大きい、請求項1〜10の何れかに記載のパワー・トランジスタ・デバイス。
【請求項１２】
前記堅固な領域の前記ドーピング濃度が約1021 cm-3 であり、かつ前記ソース領域の前記ドーピング濃度が、約1020 cm-3 である、請求項11に記載のパワー・トランジスタ・デバイス。
【請求項１３】
前記堅固な領域が、前記トレンチゲートよりも遠く前記ドレイン領域に延在する、請求項1〜12の何れかに記載のパワー・トランジスタ・デバイス。
【請求項１４】
前記デバイスのドレイン−ソース間のブレークダウン電圧が、最大で約50ボルトの範囲内にある、請求項1〜13の何れかに記載のパワー・トランジスタ・デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バーチカル・パワー・トランジスタのトレンチゲート半導体デバイスに関する。
【背景技術】
【０００２】
このような半導体デバイスは、電気的に並列な複数のトランジスタ・セルを有する活性エリアを持つ半導体基体を有することが知られている。活性エリア内のトレンチゲートは、各々、半導体基体に延在する、ゲート材料をその中に有するトレンチを有する。これらのトランジスタ・セルは、第一導電型のソース領域とドレイン領域とを持ち、これらの領域は、トレンチゲートに隣接する第二の反対導電型のチャネル収容領域により分離されている。
【０００３】
これらの公知のデバイスに対して提案されているトレンチゲートの形状には、2つのタイプがある。クローズドセルの形状の場合、環状のトレンチゲートが、活性エリア内の各トランジスタ・セルを囲んでいる、2次元の反復パターンが存在する。オープンセルの形状の場合、トレンチゲートの各々が、デバイスの活性エリア全体に延在する平行なストライプである、1次元の反復パターンが存在する。
【０００４】
これら2つのトレンチゲートの形状を考察する際に考慮される既知の要因には、以下のものが含まれる。
【０００５】
デバイスの比抵抗、つまりオン状態でのドレイン‐ソース抵抗を、可能な限り小さくすべきこと。所定の活性エリア内のトランジスタ・セルの数を多くするほど、この活性エリア内のチャネル収容領域の外辺部全体が大きくなるので、デバイスの比抵抗をより小さくすることができる。オープンセルの形状は、本質的にチャネル格納領域の外辺部を大きくさせることができるので、デバイスの比抵抗を小さくすることができる。このことは、オープンセルの形状自体によるものであり、かつ更に、横方向の僅かな寸法と領域の正確な位置合わせに必要となるのが、クローズドセルの形状と比較して、余りクリティカルでないプロセシング技法なので、所定エリア内のトランジスタ・セルの数を増やすことができることによるものである。
【０００６】
寄生バイポーラ・トランジスタは、ソース領域、チャネル収容領域、およびドレイン領域により組成される。この寄生的なバイポーラ動作は、第一例の場合、デバイスのソース電極が、デバイス表面のチャネル収容領域にソース領域を電気的に結合させることにより抑制される。しかしながら、電圧と電流が十分に高い状態では、デバイスに永久的な損傷を与えてしまう程の高さの、ソース領域下の横方向の電流により、これらの寄生バイポーラ・トランジスタが1つ以上、偶発的にオンになってしまう場合がある。堅固な領域を設けることにより、デバイスに堅固性を与えて、この堅固性を寄生バイポーラがオンになってしまうことに対する更なる保護策とすることが知られている。この堅固な領域は、チャネル収容領域と同じ導電型だがこの領域よりも重くドープされている局所化された領域であって、かつアバランシェ・ダイオードのバーチカル電流経路をドレイン領域から堅固な領域を通してソース電極に向かわせるようにドレイン領域に延在する局所化された領域である。
【０００７】
堅固な領域を持つクローズドセルの形状の場合、各堅固な領域はセル中央にあり、かつ周りのトレンチゲートからスペースを置いていなければならない。堅固な領域に必要なスペースと、これらの堅固な領域を作り出すために必要な技法とによって、クローズドセルのサイズが増加してしまい、かつしたがって、所定の活性エリアを持つデバイスの比抵抗が増加してしまう傾向がある。
【０００８】
堅固な領域を持つオープンセルのストライプ形状に対して提示されている提案には、以下の2タイプの構成が含まれる。
【０００９】
提案されている第一タイプのオープンセル構成の場合、隣接する2つの平行なストライプ・トレンチゲートの各々に垂直で、かつこれらの各々の間にその全体がある、ある幅を持つ交互のストライプ・エリアとして半導体基体のソース接触面に延在する、ソース領域と堅固な領域とが設けられる。この構成は、特に、あまりクリティカルでないプロセシング技法に適しているので、隣接するストライプ・トレンチゲート間のセル幅を小さくすることにより、セル密度を高め、かつデバイスの比抵抗を小さくすることができる。しかしながら、ストライプ・トレンチゲートの側面に、堅固な領域のストライプが存在することにより、チャネル収容領域の外辺部は減少してしまう。このことは、堅固な領域が占めるセルの長さが大きくなる程、該当する。堅固な領域間のスペースが空き過ぎている場合、つまりストライプ・トレンチゲート沿いのソース領域の長さが大きすぎる場合、寄生バイポーラ動作を抑制する堅固な領域の効果は減少してしまう。この第一タイプのオープンセル構成の場合、寄生バイポーラが偶発的にオンになってしまうことによる、ソース領域下の横方向の有害な電流の流れは、ストライプ・トレンチゲートの長さ方向を向いている。別の要因は、トレンチゲート半導体デバイスの場合、ソース電極に対する接触抵抗を低減させて、デバイスの比抵抗に寄与させるためには、ソース領域を重くドープすることが慣習的なことである。しかしながら、ソース領域のドーピングが大きくなる程、寄生バイポーラ・トランジスタのゲインも大きくなってしまい、かつこの影響は、クローズドセル構成のソース領域エリアよりも大きなソース領域エリアを持つ、この第一タイプのオープンセル構成の場合、より大きな問題となってしまう。（BuluceaとRossenによる）米国特許第5,072,266号には、この第一タイプのオープンセル構成が、従来技術における提案として開示されている。この米国特許では、この構成の問題が上述の説明と厳密に同じ言い回しで説明されている訳ではないが、このオープンセルの形状は本質的にバイポーラ・ブレークダウンの影響を受け易いことが言及され、このオープンセルの形状で堅固な領域のスペースをより大きくまたはより小さくすることによる問題が論じられており、かつこの構成は、この米国特許の発明による特定の特徴を有するクローズドセルの構成が好ましいとして、否定されている。この米国特許に記載されている発明の例の場合、ソース領域が堅固な領域よりも重くドープされている。
【００１０】
提案されている第二タイプのオープンセル構成の場合、堅固な領域は、中央に配置され、かつ隣接する2つの平行なストライプ状のトレンチゲートの各々からスペースを置いており、かつこの堅固な領域は、トレンチゲートに対して長さ方向に連続的に延在している。ソース領域は、ストライプ・トレンチゲートに対して長さ方向に連続的に延在し、かつ隣接するストライプ・トレンチゲート間の幅全体に渡ってソース領域と接触する部分は、ソース領域間の相対的に浅いソース表面接触領域により提供されている。堅固な領域との表面接触は、この浅いソース表面接触領域内の開口部を通して、ストライプ・トレンチゲートの長さ方向に間隔を置いて行われる。この第二タイプのオープンセル構成の場合、中央に配置されている長さ方向の堅固な領域によって、ストライプ・トレンチゲート沿いの、チャネル収容部の外辺部が取り去られてしまうことはない。更に、この第二タイプのオープンセル構成の場合、この堅固な領域により抑制する必要がある、ソース領域下の横方向の電流の流れは、ストライプ・トレンチゲートに対して横方向であり、かつこの横方向の電流の流れは、上述した第一タイプのオープンセル構成よりも問題が少なくなる傾向となるであろう。しかしながら、クローズドセルの構成に関しては、中央の長手方向の堅固な領域と接触部の開口部とを収容し、かつこの堅固な領域に正確に位置合わせするためには、よりクリティカルなプロセシング技法が必要となる。このためには、隣接するストライプ・トレンチゲート間の幅を第一タイプのオープンセル構成の場合よりも大きくして、チャネル格納部の外辺部を低減させることにより、所定の活性エリアを持つデバイスの比抵抗を増加させる必要がある。（BuluceaとRossenによる）米国特許第5,866,931号では、これらの第一タイプと第二タイプのオープンセル構成が考察されており、かつこの第二タイプと、六角形の細長いクローズドセルを持つ第二タイプの変更例とが好ましいものとして、第一タイプは否定されている。この米国特許に記載されている発明の例の場合、ソース領域は堅固な領域よりも重くドープされる。この米国特許の教示内容は、デバイスの所定の活性エリア内の、多数のトランジスタ・セルがあるソース領域とチャネル格納領域との接触部の信頼性に関するものである。
【００１１】
（Intersilによる）欧州特許第1,033,759号は、トレンチゲート・デバイスを開示している。この発明は、トレンチ内のゲート材料を覆う絶縁部であって、デバイス上面と同一平面上にある絶縁部に関するものである。クローズドセル構成のデバイスとオープンセル構成のデバイスとの両方に対する適用例が開示されている。両方の場合とも、チャネルを収容しているp型の基体領域は、n+ソース領域の隣の表面に、重くドープされたp+型の基体領域を持っているが、このp+領域はドレイン領域には延在していない。オープンセル構成の例の場合、n+領域とp+領域は、ある幅を持つ交互のストライプ・エリアであって、隣接する2つの平行なストライプ・トレンチゲートの各々に垂直で、かつこれらの各々の間にその全体があるストライプ・エリアだが、このp+領域はドレイン領域までは延在していないので、この欧州特許明細書に開示されているオープンセル構成は、上述した第一タイプのオープンセル構成に準じたものではない。開示されているクローズドセル構成に関しては、p+領域が形成されるよりも、ソース領域が先に形成されるが、この順序は重要ではない。開示されているオープンセル構成に関しては、n+ソース領域のマスキングが形成されるよりも、p+領域全体が先に形成される。
【００１２】
【特許文献１】米国特許第5,072,266号
【特許文献２】米国特許第5,866,931号
【特許文献３】欧州特許第1,033,759号
【発明の開示】
【課題を解決するための手段】
【００１３】
本発明は、上述した第一タイプのオープンセル構成を有し、このタイプの構成に関連して言及してきた諸問題を解決するデバイスを提供する。
【００１４】
本発明は、このタイプの構成の場合、堅固な領域がソース領域よりも重くドープされていれば、寄生的なバイポーラ・トランジスタ動作の抑制を著しく改善させることが達成され、こうしてソース領域の長さをより大きくさせ、これに対応してデバイスの比抵抗を低減させることが可能となる、という本発明の発明者による発見に基づいている。
【００１５】
本発明の一実施例によると、
複数の電気的に並列なトランジスタ・セルを有する活性エリアを持つ半導体基体を有する、バーチカル・パワー・トランジスタのトレンチゲート半導体デバイスであって、
前記活性エリア内のトレンチゲートが、各々、前記半導体基体に延在する、ゲート材料がその中にあるトレンチを有し、
前記トランジスタ・セルが、トレンチゲートに隣接する第二の反対導電型のチャネル格納領域により分離されている第一導電型のソース領域とドレイン領域を持ち、
前記第二導電型の局所化された領域だが、前記チャネル格納領域よりも重くドープされ、かつ前記ドレイン領域に延在する堅固な領域が設けられ、 
前記トレンチゲートが、前記活性エリア全体に各々延在する平行ストライプであり、 
前記ソース領域と前記堅固な領域が、ある幅を持つ交互のストライプ・エリアであって、隣接する2つの平行なストライプ・トレンチゲートの各々に垂直で、かつこれらの各々の間にその全体があるストライプ・エリアとして、前記半導体基体のソース接触面に延在し、かつ、
前記デバイスが、前記ソース領域よりも重くドープされている前記堅固な領域を特徴とする、バーチカル・パワー・トランジスタのトレンチゲート半導体デバイスが提供される。
【００１６】
本発明の別の実施例によると、
トレンチゲートが、活性エリア全体に延在する平行ストライプであり、
ソース領域と堅固な領域が、隣接した2つの平行ストライプ・トレンチゲートの各々に対して直角を成し、かつこの各々の間に完全にある、ある幅を持つ交互のストライプ・エリアとして、ソース接触面に延在し、
前記ソース領域と前記堅固な領域が、ある幅を持つ交互のストライプ・エリアであって、隣接する2つの平行なストライプ・トレンチゲートの各々に垂直で、かつこれらの各々の間にその全体があるストライプ・エリアとして、ソース接触面に延在し、かつ、
ソース領域の長さを増加させて、この結果トランジスタの比抵抗を減らすことが可能となるように、堅固な領域がソース領域よりも重くドープされる、
トレンチゲート・バーチカル・パワー・トランジスタが、提供される。
【００１７】
上述の堅固な領域を有するクローズドセルの形状を持つデバイス、および上述の第二タイプのオープンセル構成を持つデバイスの場合、堅固な領域のドーピング濃度は、この濃度が隣接したチャネル格納領域のドーピング濃度よりも大きければ、この目的には十分であり、かつ堅固な領域のドーピング濃度をこれよりもかなり高くさせることは、結果的にデバイスのブレークダウン電圧を低下させてしまうので望ましくない、と考えることが通例だった。更に、これら2つのタイプのデバイスの場合、ソース電極との接触抵抗を低減させるために、ソース領域を重くドープすることが慣習となってきている。この結果、ソース領域を堅固な領域よりも重くドープすることが慣習化された。n型ソースのドーピング濃度を 1021 cm-3 とし、これに対応して堅固な領域のドーピング濃度を 1019 cm-3 とするのが通例である。
【００１８】
上述の第一タイプのオープンセル構成を持つデバイスの場合、通例の慣習に反して、堅固な領域をソース領域よりも重くドープすれば、ソース領域の長さは十分なままで、寄生バイポーラ動作が十分に抑制された状態を保って、デバイスの比抵抗を相当低減させることが可能となることを、本発明の発明者は見出した。以下の説明は、この発明性に富んだ結果を説明することを目的としている。
【００１９】
この第一タイプのオープンセル構成の場合、隣接する2つの平行なストライプ・トレンチゲート11の各々に垂直で、かつこれらの各々の間にその全体がある、ある幅を持つ交互のストライプ・エリアとしてソース接触面に延在する、ソース領域と堅固な領域とが設けられる。この堅固な領域の機能は、アバランシェ・ダイオードのバーチカルな電流経路を設けることである。しかしながら、この電流の僅かなパーセンテージは、この代わりに、隣接するソース領域下で、チャネル格納領域内を横方向、つまりこの構成でのストライプ・トレンチゲートに対する長さ方向に流れるので、この横方向の電流の流れに沿って電位が降下してしまうであろう。(ソース領域とチャネル収容領域との間の）エミッタ‐ベース接合は、この横方向の電流の量とソース領域のエミッタ効率とに依存して、堅固な領域からのある距離で順方向バイアスがかけられた状態となり、かつ寄生的なバイポーラ接合トランジスタがオンになってしまうであろう。このエミッタとベースの順方向バイアスは、2つの堅固な領域間のソース領域の中心領域で、ストライプ・トレンチゲートの長さ方向となるので、バイポーラ動作が効果的に抑制された状態を維持させるためには、ソース領域の長さを、エミッタ‐ベース接合に順方向バイアスをかけられる堅固な領域からこの中心領域までの距離の2倍未満にしなければならない。
【００２０】
これらの堅固な領域がソース領域よりも重くドープされている場合、堅固な領域を高くドープすることに、ソース領域を低くドープすることを組み合わせることによる効果は、以下の通りとなる。堅固な領域を高くドープすると、これに対応してバーチカル電流経路の抵抗は低くなり、かつこれに対応して、ソース領域下を横方向に流れるこの電流のパーセンテージはより小さくなり、これに応じて、この横方向の電流の流れに沿った電位の降下はより少なくなる。したがって、このことは、エミッタ‐ベース接合に順方向バイアスをかけられる堅固な領域からの距離を大きくさせ、かつしたがってソース領域長を大きくさせて、バイポーラ動作の抑制を可能にすることに寄与する。堅固な領域をより高くドープするほど、確かにデバイスのブレークダウン電圧はより低下するが、このことはデバイス仕様に斟酌すれば許容可能であると思われる。ソース領域を低くドープすることにより、これに対応して、寄生バイポーラ・トランジスタのエミッタ効率が低減し、かつこのバイポーラ・トランジスタのゲインが低減し、この結果、エミッタ‐ベース接合全体を流れる電流が少なくなる傾向が得られ、かつこのことが、エミッタ‐ベース接合に順方向バイアスがかけられる堅固な領域からの距離をより大きくさせることにも寄与する。ソース領域を低くドープすることにより、ソース電極との接触抵抗は確かに高くなるが、このことがデバイスの比抵抗に与える影響は、ソース領域がより長くなったためにチャネル収容部の外辺部がより大きくなることによる、デバイスの比抵抗への影響により補償可能な範囲を越えている、と考えられる。何れにせよ、ソース領域がより長くなるほど、ソース領域のエリアはより大きくなり、このことがこの接触抵抗を低減させる。金属‐半導体化合物の層を設けてソース接点抵抗を低減させることができるが、このことは必須事項としなくてもよい。
【００２１】
本発明は、セルピッチ、つまりソース領域のストライプと堅固な領域のストライプとの幅（メサ幅）に、隣接するトレンチゲート・ストライプの幅を加えたものが 2 μm未満のデバイスに適用すると有利である。セルピッチをこのように小さくすることにより、セル密度が高くなり、かつしたがってデバイスの比抵抗は小さくなる。現在利用可能なプロセシング技法では、このように小さなセルピッチをデバイスに設け、かつクローズドセルの形状、または上述した第二タイプのオープンセル構成の何れかで堅固な領域を持つことは困難であろう。本発明によれば、第一タイプのオープンセル構成では、セルピッチをこのように小さくして、ソース領域のストライプ長さを10 μm 〜 50 μmの範囲内にして、寄生的なバイポ―ラ動作を十分に抑制することが可能となる。従来の慣習通りにソース領域を堅固な領域よりも重くドープした場合、10 μmというソース領域の長さは、寄生的なバイポ―ラ動作を十分に抑制できる長さよりも大きいことを、本発明者は見出した。ソース領域長を50 μmより大きくしても、更に低減するデバイスの比抵抗は僅かであることを、本発明者は見出した。
【００２２】
セルピッチは、0.5 μm 〜 1.5 μmの範囲内にしてもよく、かつメサ幅は、トレンチゲート・ストライプ幅にほぼ等しくすることが好ましい。本発明の一実施例の場合、メサ幅とトレンチゲート・ストライプ幅は各々 0.4 μmである。
【００２３】
ソース領域長は最大50 μmにしてもよいが、本発明によると、この長さを10 μm〜30 μmの範囲にすることが好ましい。ソース領域の長さが30 μmを超える場合、デバイスの比抵抗は僅かな量しか減少せず、寄生的なバイポ―ラ動作による危険性は、ソース範囲の長さが増えるにしたがって増え続ける。デバイスの比抵抗が有利に低い、好ましい実施例の場合、ソース領域のストライプ長さは、約20 μmである。
【００２４】
堅固な領域のストライプは、これらのストライプ長さが僅かな場合でも効果的なので、これらのストライプを可能な限り短くして、チャネル収容範囲の外辺部を最小化させることが好ましい。セルピッチを2 μm未満（例えば、上述した0.5 μm 〜 1.5 μmの範囲）にさせることが可能なプロセシング技法を用いる場合、堅固な領域のストライプ長さを約1 μm以下にすることが好ましい。堅固な領域のストライプ長さを考慮に入れると、本発明によれば、堅固な領域のストライプ長さに対する、ソース領域のストライプ長さの比率を、10〜30の範囲とすることが好ましい。本発明の一実施例の場合、この比率は約20である。
【００２５】
本発明によるパワー・トランジスタ・デバイスの場合、半導体基体はシリコンで、堅固な領域はｐ型の導通性を持ち、かつソース領域がｎ型の導通性を持っていることが好ましい。この場合、堅固な領域の好ましいドーピング濃度は 1019 cm-3 〜 1022 cm-3 の範囲であり、かつソース領域の好ましいドーピング濃度は、1018 cm-3〜1021 cm-3 の範囲である。1019 cm-3という堅固な領域のドーピング濃度は、これらの領域をアバランシェ・ダイオードのバーチカル電流経路として機能させて、ソース領域のドーピング濃度をより低くしても、これらのソース領域の接触抵抗が容認できないほど高くなってしまうことを本発明によりなくすことが可能な、好ましい最低値である。堅固な領域のドーピング濃度をより高くした場合、これらの領域が提供するバーチカル電流経路の抵抗はより低くなり、かつより小さな割合のブレークダウン電流がソース領域下のより小さな距離を横方向に進むことを可能にすることによりこれらの経路はより効果的となるので、ソース領域をより高くドープして、かつこのことにより接触抵抗を低減させることが可能となる。1022 cm-3 という堅固な領域のドーピング濃度は、これらの領域がデバイスのドレイン−ソース破壊電圧を低減させるためのこのドーピング量を許容可能な程度に少なくさせた、これらの領域に対する好ましい最大値である。1018 cm-3 というソース領域のドーピング濃度は、これらの領域に対する好ましい最小値であり、これによって接触抵抗を低減させるシリサイド層をデバイスのソース電極に設ける必要はなくなる。1021 cm-3 というソース領域のドーピング濃度は、セル表面での損傷をなくす好ましい最大値である。
【００２６】
本発明によると、堅固な領域のドーピング濃度を、ソース領域のドーピング濃度よりも約10倍大きくすることが好ましい。例えば、堅固な領域のドーピング濃度を約1021 cm-3 にして、ソース領域のドーピング濃度は約 1020 cm-3 としてもよい。
【００２７】
本発明によると、堅固な領域は、トレンチゲートよりも遠くドレイン領域の方向に延在させることが好ましい。
【００２８】
本発明によると、パワー・トランジスタ・デバイスを低電圧デバイスにして、デバイスのドレイン−ソースのブレークダウン電圧が200ボルトよりも低く、かつより具体的には、ドレイン−ソースのブレークダウン電圧の最大範囲が約50ボルトであることが好ましい。
【発明を実施するための最良の形態】
【００２９】
次に、本発明によるこれらの特徴と他の特徴を、添付の概略図を参照しながら実施例で示す。
【００３０】
図1と図2を参照すると、バーチカル・パワー・トランジスタ（通常はMOSFET）であるトレンチゲート半導体デバイスは、シリコン半導体基体10を有しており、このシリコン半導体基体10は、複数の電気的に並列なトランジスタ・セルを有する活性エリア100を持っている。活性エリア100内のトレンチゲート11は各々、半導体基体に延在する、ゲート材料をその中に有するトレンチを有する。n型エピタキシャル層12は、トランジスタ・セルのためのドレイン領域を形成する。トランジスタ・セルは、n+型ソース領域13を持ち、かつソース領域とドレイン領域は、トレンチゲート11の隣にチャネル収容基体領域を提供するp型領域14により分離されている。更に、堅固な領域15が、局所化されたp+型領域として設けられており（つまり堅固な領域15はp型基体領域14よりも重くドープされている）、かつ堅固な領域15は、ドレイン領域12の中に延在しており、かつ更に、トレンチゲートよりも遠くドレイン領域12の中に延在している。トレンチゲート11は、活性エリア100全体にその各々が延在している平行なストライプであり、ソース領域13と堅固な領域15は、ソース接触面、つまり隣接する2つの平行なストライプ・トレンチゲートの各々に垂直で、かつこれらの各々の間にその全体がある、ある幅を持つ交互のストライプ・エリアである、半導体基体10の図1と図2に示されている上面に延在している。堅固な領域15は、ソース領域13よりも重くドープされる。
【００３１】
図1と図2に示されている、デバイスの典型的な一実施例の場合、セルピッチ、つまりソース領域と堅固な領域のストライプ13, 15の幅（メサ幅M）に、隣接するトレンチゲートのストライプ11の幅TGを加えたものは0.8 μmであり、メサ幅Mは、トレンチゲートのストライプ幅TGにほぼ等しく、堅固な領域15のストライプ長さは、約1 μm以下であり、かつソース領域のストライプ長さは、ほぼ20 μmである。この典型的な実施例の場合、堅固な領域のドーピング濃度は約1021 cm-3 であり、かつソース領域のドーピング濃度は、約1020  cm-3.である。
【００３２】
図1と図2に示されているデバイスを作るための適切なプロセスには、以下の諸段階が含まれる。半導体基体10の上面に延在するn型エピタキシャル層12から開始して、p+型の堅固な領域15が、マスキング、注入、および拡散により活性エリア100全体の平行なストライプとして設けられる。次に、堅固な領域15に対して直角の平行なストライプをマスキングし、かつエッチングを行うことにより、トレンチゲート11のためのトレンチが形成される。次に、これらのトレンチは、ゲートを絶縁する堆積された酸化物に沿って整列状態となり、かつ次いで、ドープされたポリシリコン・ゲート材料が充填される。次に、p型チャネル格納領域14が、移植とアニーリングにより形成される。次に、トレンチゲート11のゲート材料上に絶縁酸化物が設けられる。次に、n+型ソース領域13が、移植と拡散により形成される。次に、メタライゼーションによって、ソース領域13と堅固な領域15と接触する、半導体基体上面のソース電極が設けられる。
【００３３】
次に図3を参照すると、図1と図2のデバイスのトランジスタ・セル部分に沿った断面図が示されている。図3上のx軸、y軸、およびz軸は、図1に示されているこれらの軸に対応している。図3に示されている領域上の、y軸に沿ったトレンチゲート側の壁沿いに、シミュレーション調査が行われた。
【００３４】
バイポーラ接合トランジスタが、活性（つまりベース／エミッタ接合34に順方向バイアスがかかっている状態）か否かを決定する方法は、Medici（登録商標）での連続変形法を実施することにより行った。この連続変形法により、ドレイン電圧の特性の関数としてのドレイン電流が遂に「スナップバック」するような時刻まで、ドレイン電圧は、（イオン化積分 (ionization integral) が1を越えて）安定して増加する。このスナップバックが発生した場合、ベース／エミッタ接合34には順方向バイアスがかかっており、かつ寄生バイポーラ接合トランジスタが動作している。ブレークダウン電圧は、電流密度が0.1 mA/μmに達するまで増加した。
【００３５】
図3に示されているy軸の起点 (0.0 μm) は、図2に示されているソース領域13沿い中程の中点にあり、かつ図3に示されているy軸は、堅固な領域15の中点に延在している。したがって、図3によると、ソース領域13の長さは約20 μmであり、かつ堅固な領域の長さは約1 μmである。n型ドレイン領域12の厚みは、3×1016 cm-3のドーピング濃度（25 Vシリコン）で3 μmに設定した。n+型ソース領域13のドーピング濃度は、5×1018 cm-3 に設定した。p型チャネル格納基体領域14のドーピング濃度は、1.5×1017 cm-3 に設定した。セルの性能のいかなる変化でも評価するために、p+型の堅固な領域のドーピング濃度は様々な異なるレベルに設定した。
【００３６】
図4A〜図4Cには、p+型の堅固な領域15のドーピング濃度を、ソース領域13のドーピング濃度より10倍大きい 5×1018 cm-3 にした場合のシミュレーション結果が示されている。ここで、図4Aは電流全体を示し、図4Bは電子の流れを示し、かつ図4Cは正孔の流れを示している。これらの図中、実線は電流の流れを表し、かつ点線は空乏層の境界を表している。このp+濃度でのブレークダウンは、27 Vであった。これは、このMOSFETに堅固な領域15が存在しない場合より約3 V低い値である。0.1 mA/μmでは、バイポーラ接合トランジスタの「スナップバック」は発生しなかった。図4A〜図4Cの結果は、堅固な領域15がソース領域13よりも10倍重くドープされている場合、ソース領域13の長さを20 μmにすれば、寄生バイポーラ動作を十分に抑制できることを示している。更なるシミュレーションからは、ソース領域の長さが30 μmでもこのバイポーラ動作の抑制が維持されることが示されており、かつこのバイポーラ動作の抑制は、ソース領域の長さが最大50 μmになるまで維持されると考えられる。
【００３７】
図5A〜図5Cには、p+型の堅固な領域15のドーピング濃度を、ソース領域13のドーピング濃度より5倍大きい1×1019 cm-3 にした場合のシミュレーション結果が示されている。ここで、図5Aは電流全体を示し、図5Bは電子の流れを示し、かつ図5Cは正孔の流れを示している。これらの図中、実線は電流の流れを表し、かつ点線は空乏層の境界を表している。このp+濃度でのブレークダウンは29Vであった。これは、このMOSFETに堅固な領域15が存在しない場合よりも約1 V 少ない値である。バイポーラ接合トランジスタの「スナップバック」は、0.1 mA/μmでは発生しなかったが、今度は、正孔のためにソース領域13を横断し始める横方向の電圧低下がある。図5A〜図5Cの結果は、堅固な領域15がソース領域13よりも5倍重くドープされている場合、ソース領域13の長さをやはり20 μmにすれば、寄生バイポーラ動作を十分に抑制できることを示している。
【００３８】
図6A〜6Cには、p+型堅固な領域15のドーピング濃度を、ソース領域13のドーピング濃度よりも5倍少ない1×1018 cm-3 にした場合のシミュレーション結果が示されている。ここで、図6Aは電流全体を示し、図6Bは電子の流れを示し、かつ図6Cは正孔の流れを示している。これらの図中、実線は電流の流れを表しており、かつ点線は空乏層の境界を表している。このp+濃度でのブレークダウンは30 Vであった。この値は、このMOSFETに堅固な領域15が存在しない場合の、通常の値である。17 Vへの「スナップバック」は、0.02 mA/μmで発生した。これで、寄生バイポーラ接合トランジスタは、このトランジスタ全体に渡る横方向の電圧低下により動作状態となっている。この横方向の電圧は、正孔により生じたものである。電子は、約y = 3 μm で流れることが分かる。図6A〜図6Cの結果は、堅固な領域15がソース領域13よりも低くドープされている場合、バイポーラ動作を十分に抑制するためには、ソース領域の長さを10 μm未満にしなければならないことを示している。
【００３９】
本開示を読むことにより、他の変種と変更態様が当業者には明らかとあるであろう。これらのような変種と変更態様には、（例えば、背景技術に関する引用されている参照文献から）本技術分野で公知となっており、かつ本明細書で既に説明した特徴に代えて、またはこれらの特徴に加えて用いることができる等価の特徴または他の特徴を含めてもよい。
【００４０】
本出願では、特徴の特定の組み合せに対して請求項が案出されているが、本発明の開示範囲には、明示的開示または暗示的開示の何れかが本明細書でされている、いかなる新たな特徴、または特徴のいかなる新たな組み合せ、またはこれらを一般化したものが、本明細書で請求されている何れかの請求項と同一の発明に関するものであるか否かに関わらず、かつ同じ技術的問題の何れかまたは全てを本発明のように解決するか否かに関わらず、含まれていることを理解すべきである。
【００４１】
本出願人は、本出願、または本出願から導き出される更なるいかなる出願が継続している間、これらの特徴および／またはこれらの特徴の組み合せに対して新たな請求項を案出することができることを、ここに表明しておく。
【図面の簡単な説明】
【００４２】
【図１】本発明によるデバイスの活性エリアの斜視断面図の一部を示す。
【図２】本発明によるデバイスの活性エリアの平面図を示す。
【図３】図1と図2のデバイスのトランジスタ・セル部分の長さに沿った断面図を示す。
【図４】図3に示すセル内でバイポーラ接合トランジスタのブレークダウンが存在しない場合、または存在する場合のコンピュータのシミュレーション結果を、堅固な領域とソース領域の異なる相対的なドーパント濃度毎に示す。
【図５】図3に示すセル内でバイポーラ接合トランジスタのブレークダウンが存在しない場合、または存在する場合のコンピュータのシミュレーション結果を、堅固な領域とソース領域の異なる相対的なドーパント濃度毎に示す。
【図６】図3に示すセル内でバイポーラ接合トランジスタのブレークダウンが存在しない場合、または存在する場合のコンピュータのシミュレーション結果を、堅固な領域とソース領域の異なる相対的なドーパント濃度毎に示す。
【符号の説明】
【００４３】
10…半導体基体 
11…トレンチゲート 
12…ドレイン
13…ソース領域
14…チャネル格納領域
15…堅固な領域
100…活性エリア
【図１】
2005523578.tif 000003
【図２】
2005523578.tif 000004
【図３】
2005523578.tif 000005
【図４】
2005523578.tif 000006
【図５】
2005523578.tif 000007
【図６】
2005523578.tif 000008
【国際調査報告】
2005523578.tif 000009
2005523578.tif 000010