(57)【要約】発振器装置（１００）を備えた発振器回路（１）。発振器装置は、発振器バイアス接点（Ｖｃｍ）を有する。バイアスソース（Ｖｂｉａｓ）は、ソース接点によりこの発振器接点に接続される。電圧ソースは、使用中に時間で変化するバイアスを供給する変動バイアスソースを含む。バイアスソースは、例えば、使用中に第１レベル及び第２レベル間で変化する出力信号を供給する交換ＤＣソースとすることができる。
2005522927.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの発振器バイアス接点（Ｖｃｍ）を備えた少なくとも１つの発振器装置（１００）と、
前記発振器バイアス接点に接続されたソース接点を有するバイアスソース（Ｖｂｉａｓ）と、
を少なくとも含み、
前記バイアスソースは、使用中に時間で変化するバイアスを供給する変動バイアスソースを含む、
ことを特徴とする発振器回路（１）。
【請求項２】
前記バイアスソースは、使用中に第１レベル及び第２レベル間で変化するバイアス信号を供給する交換ＤＣソースであることを特徴とする請求項１に記載の発振器回路（１）。
【請求項３】
前記発振器装置の発振器出力接点に接続された信号整形装置（１０１）を更に含むことを特徴とする請求項１又は請求項２のいずれか１項に記載の発振器回路（１）。
【請求項４】
前記信号整形装置は、少なくとも１つのリミッタ装置（１０１）を含むことを特徴とする請求項３に記載の発振器回路（１）。
【請求項５】
前記信号整形装置は、バンドパスフィルタ装置を含むことを特徴とする請求項３に記載の発振器回路（１）。
【請求項６】
前記発振器装置（１００）によって出力された信号に応じて前記バイアスソース（Ｖｂｉａｓ）のオン及びオフを切り換えるためのバイアス制御回路（Ｍｅａｓ、Ｔｒ、Ｓ）を更に含むことを特徴とする請求項１から請求項５のいずれか１項に記載の発振器回路（１）。
【請求項７】
前記発振器装置（１００）は、正帰還ループを有する少なくとも１つの電子装置を少なくとも含むことを特徴とする請求項１から請求項６のいずれか１項に記載の発振器回路（１）。
【請求項８】
前記発振器装置（１００）は、少なくとも１つの共振器本体を少なくとも含むことを特徴とする請求項１から請求項７のいずれか１項に記載の発振器回路（１）。
【請求項９】
少なくとも１つのトランジスタ素子（Ｍｒｅｓａ、Ｍｒｅｓｂ）を少なくとも備えた負性抵抗素子（１０２）を更に含むことを特徴とする請求項１から請求項８のいずれか１項に記載の発振器回路（１）。
【請求項１０】
前記リミッタ（１０１）は、
少なくとも１つの発振器出力接点に接続された少なくとも１つの入力接点（ｉｎｐ）と、
負荷に接続された少なくとも１つの出力接点（ｏｕｔｐ）と、
を備えた少なくとも１つの差動増幅器（Ｍｌｉｍａ、Ｍｌｉｍｂ）を少なくとも含むことを特徴とする請求項４に記載の発振器回路（１）。
【請求項１１】
前記負荷は、
前記少なくとも１つの出力接点（ｏｕｔｐ）の少なくとも１つを電源（Ｖｃｃ）に接続する少なくとも１つの抵抗器（Ｒｌｉｍａ）、
を含むことを特徴とする請求項１０に記載の発振器回路（１）。
【請求項１２】
前記リミッタ（１０１）は、少なくとも１つのトランジスタ素子（Ｍｌｉｍａ、Ｍｌｉｍｂ）を少なくとも含むことを特徴とする請求項４から請求項１１のいずれか１項に記載の発振器回路（１）。
【請求項１３】
前記バイアスソースは、バイアス電圧ソースを含むことを特徴とする請求項１から請求項１２のいずれか１項に記載の発振器回路。
【請求項１４】
前記バイアスソースは、バイアス電流ソースを含むことを特徴とする請求項１から請求項１３のいずれか１項に記載の発振器回路。
【請求項１５】
第１発振器バイアス接点（Ｖｃｍ）に亘ってバイアスを印加する段階と、
所定の第１判断基準を満たす場合に前記バイアスをオフに切り換える段階と、
所定の第２判断基準を満たす場合に前記バイアスをオンに切り換える段階と、
を少なくとも含むことを特徴とする発振器バイアス方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器回路に関する。本発明は、更に発振器バイアス方法に関する。
【背景技術】
【０００２】
集積発振器は、あらゆる種類の集積回路、特に集積シンセサイザ及び集積トランシーバにおいて周波数基準として使用される。これらの発振器での電力消費の低減は、バッテリのような限られた電源を用いる用途で最も重要なことである。通常は、発振器の設計は、発振を維持するために位相／ノイズ要件、最小振幅、又は要求される最小負性抵抗に基づいている。
【発明の開示】
【０００３】
従って、本発明の目的は、電力消費の低い発振器回路を提供することである。この目的を達成するために、本発明によると、発振器回路は、第１発振器接点及び第２発振器接点を備えた少なくとも１つの発振器装置と、第１発振器接点に接続された第１ソース接点及び第２発振器接点に接続された第２ソース接点を有するバイアス電圧ソースとを少なくとも含み、バイアス電圧ソースは、時間で変化するバイアス電圧を使用中に供給する変動電圧ソースを含む。
【０００４】
発振器回路は、バイアス電圧ソースが変動バイアス電圧ソースなので低電力消費を有する。ある特定（最大）の振幅の変動バイアス電圧の時間平均バイアス電圧は、同じ振幅を有するＤＣバイアスソースのバイアス電圧よりも低い。回路を流れる電流は、平均バイアス電圧に比例し、従って電流消費は低い。消費電力は、電流と電圧の積に等しいので、低電流消費は低電力消費をもたらす。
本発明は、請求項１５に記載の発振器バイアス方法を更に提供する。
本発明の具体的な実施形態は、従属請求項に示されている。
本発明の更なる詳細、態様、及び実施形態を添付図面を参照して以下に説明する。
【発明を実施するための最良の形態】
【０００５】
図１は、本発明による発振器回路１の実施形態の実施例を示す。発振器回路１は、発振器装置１００、リミッタ又はクリッパ装置１０１、及びバイアス電圧ソースＶｂｉａｓを含む。発振器装置１００は、第１発振器接点ｉｎｐと第２発振器接点ｉｎｎとを通じてリミッタ装置１０１に接続される。リミッタはまた、単一接点又は３又は４接点のような異なる数の接点を通じて発振器に接続することができる。共振器１００は、発振器バイアス入力Ｖｃｍを通じてバイアス電圧ソースＶｂｉａｓに接続される。リミッタ装置は、第１リミッタ出力接点ｏｕｔｐ及び第２リミッタ出力接点ｏｕｔｎを有する。リミッタは、例えば単一出力接点又は３又は４出力接点のような異なる数の出力接点を有することができる。図示の実施例では、リミッタ装置１０１の出力ｏｕｔｐ及びｏｕｔｎは、発振器回路１の出力を構成する。
【０００６】
使用中、発振器１００は、正弦波、矩形波、又は鋸歯状波のような発振信号を発生する。発振器１００は、発振器接点ｉｎｐ及びｉｎｎの各々で発振信号を与える。この実施例では、第１発振器接点ｉｎｐでの信号は、第２発振器接点ｉｎｎでの信号に対して実質的に１８０度の位相差を有する、すなわち、それらが実質的に逆位相であると仮定する。しかし、同じく他の位相差がある場合があり、又は発振器接点での信号間に位相差がないこともある。
リミッタ装置１０１は、信号整形器として働き、例えばバンドパスフィルタ、スイッチ、又はその他のような別の信号整形装置で置き換えることができる。
【０００７】
発振信号は、リミッティング又はクリッピング機能を行うリミッタ装置１０１によって受信される。一般的に、リミッタ及びクリッパという用語は同義語であり、リミッタ又はクリッパ装置の機能及び／又は特性に限定することなく本出願では互換可能に使用される。リミッタは、発振信号に対して少なくとも１つの境界値を自動的に設定し、すなわち、発振信号の振幅が境界信号を超える場合は、信号は変形される。図示の実施例では、リミッタ装置１０１は、発振信号が境界値よりも小さい振幅を有する限り、発振信号に比例する振幅でリミッタ出力信号を出力し、発振信号の振幅が境界信号を超える時は、一定振幅で信号を出力する。すなわち、入力信号が境界値を超える振幅を有する場合、リミッタ装置のリミッタ出力信号はクリップされ、すなわち、リミッタ出力信号は一定であり、入力信号とほぼ無関係である。発振信号の振幅が境界値よりも低い場合、リミッタ装置の出力信号は、それ以上クリップされず、発振信号と実質的に比例するようになる。
クリップされた信号は、第１リミッタ出力ｏｕｔｐで与えられ、１８０度位相シフトした信号は、第２リミッタ出力ｏｕｔｎで与えられる。しかし、リミッタ接点における信号間の他の位相差又は位相差なしも同様に可能である。例えば、画像除去を備えた直角位相用途では、９０度位相差が適切であろう。
【０００８】
発振器１００は、バイアス電圧ソースＶｂｉａｓからのバイアス電圧によってバイアスがかけられる。図１の実施例では、バイアス電圧ソースＶｂｉａｓは、矩形波バイアス電圧を供給する。すなわち、バイアス電圧は、値Ｖ1又は値Ｖ2のいずれかを有する。バイアス電圧がＶ１に等しい場合、バイアス電圧ソースは第１の状態にあり、バイアス電圧がＶ２に等しい場合、電圧ソースは第２の状態にある。図１の実施例では、Ｖ２はゼロに等しく、Ｖ１は正の値である。従って、第１の状態では、バイアス電圧はオンであり、第２の状態では、バイアス電圧はオフである。
【０００９】
バイアス電圧ソースＶｂｉａｓがオンにされる、すなわち、バイアスソースが第１の状態にある場合、発振器装置１００は発振を始める。しばらくして、バイアス電圧はオフに切り換えられる。こうして、バイアスソースＶｂｉａｓは第２の状態になる。発振器に蓄えられたエネルギのために、発振器は、発振し続けることになる。しかし、発振器の振幅は、全ての実際の発振器に存在する損失のために時間と共に減少することになる。発振信号が、リミッタが正常に機能を停止する振幅に達する前に、バイアス電圧ソースは、再びオンに切り換えられる。
【００１０】
バイアス電圧がある期間オフにされるので、発振器回路によって実質的に使用される電力は、ＤＣバイアス電圧に比べて下げられる。更に、発振器回路の出力信号の振幅と形状は、リミッタ装置１０１のために変化しない。バイアス電圧をオフに切り換える代わりに、バイアス電圧を高い状態からより低い状態に切り換える、すなわち、Ｖ２をＶ１よりも低いゼロでない値に設定することも可能である。それによって、発振信号振幅の減少は緩やかになることになる。
バイアス電圧ソースの代わりに、時間で変化するバイアス電流を使用中に供給する変動電流ソースを備えたバイアス電流ソースを使用することができる。
【００１１】
図２は、本発明による発振器回路１０の第２の更に詳しい実施例の電気回路を示す。発振器回路１０は、発振器接点ｉｎｐ及びｉｎｎを通じてリミッタ装置１０１に接続された発振器装置１００を含む。発振器装置１００は、発振器接点ｉｎｐ及びｉｎｎで負性抵抗器又は増幅装置１０２に更に接続される。発振器装置及び負性抵抗器１０２はまた、バイアス電圧接点Ｖｃｍ及びアース端子ｇｎｄを通じてバイアス電圧ソースに接続される。シミュレータ内で発振器が発振を始めるのを助けるために、パルス電流ソースＩｓｔａｒｔが発振器接点間に置かれる。実際には、回路に存在するノイズが発振器を始動させることができ、パルス電流ソースを省くことができる。
【００１２】
発振器装置１００は、直列に接続された第１インダクタンスＬｒｅｓａ及び第２インダクタンスＬｒｅｓｂを含む。静電容量Ｃｒｅｓは、インダクタンスＬｒｅｓａ及びＬｒｅｓｂに並列に接続される。抵抗器Ｒｌｏｓｓは、静電容量Ｃｒｅｓに並列に接続される。抵抗器Ｒｌｏｓｓは、発振器での損失、すなわち、インダクタ及び／又はコンデンサでの損失を表す。本発明の実際の実施においては、インダクタ及び／又はコンデンサが実際には常にいくらかの抵抗を表すので、抵抗器を省くことができる。
【００１３】
発振器装置１００は、発振器の技術分野で公知のように並列ＬＣ共振器である。ＬＣ共振器は、共振周波数で発振するモードを有する。共振周波数は、発振器の基本周波数とも呼ばれる。共振周波数は、当業技術で公知のように、静電容量ＣｒｅｓとインダクタンスＬｒｅｓａ及びＬｒｅｓｂとによって判断される。共振周波数は、次式によって数学的に表すことができる。
【００１４】
【数１】
2005522927.tif 000003
【００１５】
式（１）で、ｆｒｅｓは直列の共振周波数であり、Ｌｒｅｓａ、Ｌｒｅｓｂ、及びＣｒｅｓは、それぞれ、インダクタＬｒｆｅｓａ及びＬｒｅｓｂとコンデンサＣｒｅｓのリアクタンスである。
発振器１００は、バイアス電圧ソースＶｂｉａｓからのバイアス電圧によってバイアスをかけられる。バイアス電圧ソースは、変動信号を出力し、この実施例では、図１のバイアス電圧ソースに関して上述したように矩形波信号を出力する。すなわち、図１の発振器回路１０は、電圧ソースＶｂｉａｓがオンにされた場合だけ電力を消費する。従って、発振器回路１０の電力消費は低い。
【００１６】
更に、発振器回路１０の位相／ノイズは、バイアス電圧ソースＶｂｉａｓがオフに切り換えられる時に改善される。１９８９年オランダのデルフト所在のデルフト工科大学博士論文であるＣ．Ａ．Ｍ．Ｂｏｏｎ著「高性能負帰還発振器の設計」から公知のように、発振器の位相ノイズ「ＣＮＲ」は、以下の式によって数学的に表すことができる。
【００１７】
【数２】
2005522927.tif 000004
【００１８】
ここで、ｋはボルツマン定数を指し、Ｔは絶対温度、Ｆは、共振器のノイズと比較した発振器の作動部分の「雑音指数」、Ｐresは、共振器で消散された電力、Ｑは共振器品質因子、ｆoは発振周波数、ｆは、位相／ノイズが測定されたオフセット周波数である。実際には、「雑音指数」Ｆは、適切に設計された発振器では２から３（６から１０ｄＢ）程度である。バイアス電圧ソースがオフに切り換えられた場合、作動回路のノイズは、作動回路が少なくなるので減少する。その結果、式（１）の「雑音指数」Ｆは、１（０ｄＢ）に減少する。従って、発振器の電力が２から３倍、又は、２では１．４又は３では１．７である電力の平方根に等しい振幅の減少よりも大きく落ちない場合、「キャリア対ノイズ比」は更に増大する。
【００１９】
負性抵抗器又は増幅装置１０２は、例えば抵抗器Ｒｌｏｓｓによって表される発振器１００での損失を補償する。増幅装置１０２は、第１トランジスタＭｒｅｓａ及び第２トランジスタＭｒｅｓｂを含む。図２では、トランジスタは、「ＭＯＳ（金属酸化膜半導体）」トランジスタ素子である。第１トランジスタＭｒｅｓａのドレーンｄaは、第２発振器接点ｉｎｎに接続される。第２トランジスタＭｒｅｓｂのドレーンｄbは、第１発振器接点ｉｎｎに接続される。トランジスタＭｒｅｓａ及びＭｒｅｓｂのソースＳａ及びＳｂとバックゲートｂa及びｂbとは、アース端子に接続される。「ＭＯＳ」トランジスタ素子Ｍｒｅｓａ及びＭｒｅｓｂの各々のゲートｇa及びｇbは、トランジスタが交差接続されるように、他方の「ＭＯＳ」トランジスタ素子Ｍｒｅｓａ及びＭｒｅｓｂのドレーンｄa及びｄbに接続される。
【００２０】
トランジスタＭｒｅｓａ及びＭｒｅｓｂの各々は、そのゲートとそのソースとの間の電圧差に比例してそのドレーンで電流を出力する。従って、トランジスタＭｒｅｓａの出力電流は、第１発振器接点ｉｎｐ及びアース端子間の電圧差に比例し、トランジスタＭｒｅｓｂの出力電流は、第２発振器接点ｉｎｎ及びアース端子間の電圧差に比例する。例えば、第１発振器接点ｉｎｐの電圧が低い場合、第２発振器接点ｉｎｎの電圧は、１８０度位相シフトの場合には高くなることになる。第２トランジスタＭｒｅｓｂは、次にアース端子に対して電流を注ぎ、従って第１発振器接点の電圧を更に下げ、これによって発振器を励振することになる。第１トランジスタＭｒｅｓａは、他方の接点に対して同様の方式で作動する。
【００２１】
第１リミッタトランジスタＭｌｉｍａは、第１発振器接点ｉｎｐに接続されるが、第２リミッタトランジスタＭｌｉｍｂは、そのゲートで第２発振器接点ｉｎｎに接続される。リミッタトランジスタの各々のドレーンは、リミッタ抵抗器Ｒｌｉｍａ及びＲｌｉｍｂにそれぞれ接続される。リミッタトランジスタのソースは互いに接続され、バイアス電流ソースＩｂｉａｓに接続される。リミッタトランジスタ、抵抗器、及びバイアス電流ソースは、差動増幅器段１０１を形成する。使用中、バイアス電流ソースＩｂｉａｓのバイアス電流は、発振器信号の最小振幅に等しい振幅を有する信号が入力で与えられた場合に増幅器が過励振になるような電流である。発振器信号の最小振幅は、バイアス電圧ソースがより低い状態から第２の状態に変わる直前のその振幅である。従って、差動増幅器は、リミッタとして働き、すなわち、出力信号は、差動増幅器の入力信号が最小振幅を超える場合に常にクリップされる。発振器回路出力信号の時間不変の振幅を得るために、差動増幅器の代わりに、スイッチ又は（バンドパス）フィルタのような他の任意のリミッタ装置を使用することもできる。
【００２２】
図１及び図２のバイアス電圧ソースは、矩形波電圧信号を出力する。矩形波信号の発生は、当業技術で公知であり、バイアス電圧ソースは、特定の実施に適切な任意の種類とすることができる。バイアス電圧ソースは、アナログ装置でもデジタル装置でもよい。矩形波の代わりに、バイアス電圧ソースは、別の変動信号を発生することができる。図３及び図４は、本発明による発振器回路で実施することができるバイアス電圧ソースの実施例を示す。
【００２３】
図３の実施例は、発振器接点ｉｎｐ及びｉｎｎに接続された電圧計装置Ｍｅａｓを含む。電圧計Ｍｅａｓは、閾値装置Ｔｒに接続される。閾値装置Ｔｒは、切換装置Ｓの制御入力Ｓ１に接続される。第１スイッチ接点Ｓ３は、ＤＣバイアス電圧ソースＶｄｃに接続される。ＤＣバイアスソースＶｄｃは、アース端子に接続される。スイッチＳの第２スイッチ接点Ｓ２、はバイアス入力接点Ｖｃｍに接続される。
【００２４】
導通状態では、スイッチ接点Ｓ２及びＳ３は、互いに電気的に接続され、非導通状態では、スイッチ接点Ｓ２及びＳ３は、電気的に切断される。すなわち、スイッチが導通状態にある場合、バイアス接点Ｖｃｍ及びアース端子間の電圧差は、バイアス電圧にほぼ等しく、非導通状態では、バイアス電圧は、バイアス接点に印加されない。スイッチＳの状態は、閾値装置によってスイッチ制御入力Ｓ１に出力される信号により制御される。
【００２５】
電圧計Ｍｅａｓは、発振器接点間の電圧差を測定し、測定された差を閾値装置Ｔｒに伝送する。閾値装置Ｔｒは、測定された電圧を所定の電圧閾値と比較する。測定された電圧が閾値を超える場合、閾値装置Ｔｒは、２進数１を表す信号を出力し、測定された電圧が閾値よりも低い場合、閾値装置は、２進数０を表す信号を出力する。これによって、測定電圧が閾値よりも低い場合、スイッチは導通状態にされ、測定電圧が閾値を超える場合、スイッチは非導通状態にされる。従って、バイアス電圧は、発振器装置によって出力された信号に応じて自動的にオンにされ、かつオフに切り換えられる。
【００２６】
図４のバイアス電圧ソースでは、直列に接続されたバイアス抵抗器Ｒｂｉａｓ及びバイアスコンデンサＣｂｉａｓは、第１発振器接点ｉｎｐと第２発振器接点ｉｎｎとの間に置かれる。放電抵抗器Ｒｄｉｓは、コンデンサＣｂｉａｓと並列に接続される。放電抵抗器Ｒｄｉｓは、バイアス抵抗器及びバイアスコンデンサ間のノードと第２発振器接点とに接続される。バイアスダイオード素子Ｄｂｉａｓは、抵抗器Ｒｂｉａｓと直列に接続される。バイアスダイオード素子は、第１発振器接点ｉｎｐに接続された第１ダイオード接点と、抵抗器Ｒｂｉａｓに接続された第２ダイオード接点とを有する。
【００２７】
第１ダイオード接点が第２ダイオード接点より上のダイオード電圧よりも大きい場合、バイアスダイオード素子Ｄｂｉａｓは、順方向状態にある。第１ダイオード接点との間の電圧差が第２ダイオード接点より上のダイオード電圧よりも小さいか、又は第１ダイオード接点の電圧が第２ダイオード接点の電圧よりも小さい場合、バイアスダイオード素子は逆の状態にあり、すなわち、実質的に非導通状態である。バイアスダイオードは、ダイオード接点間の電圧差がダイオード電圧を超える場合はダイオードが順方向状態になるので、発振器信号の振幅を測定するためのピーク検出器の役目をする。従って、ダイオードは、第１及び第２発振器接点ｉｎｐ及びｉｎｎで印加される信号に関連するダイオード接点間の電圧差のある特定振幅を超えて導通するのみである。
バイアストランジスタＭｂｉａｓ２のゲートは、バイアスコンデンサＣｂｉａｓとバイアス抵抗器Ｒｂｉａｓとの間のノードに接続される。トランジスタＭｂｉａｓ２のソースは、電源Ｖｃｃに接続され、トランジスタＭｂｉａｓ２のドレーンは、バイアス接点Ｖｃｍに接続される。
【００２８】
電圧が発振器入力接点ｉｎｐ及びｉｎｎ間に印加される場合、バイアスコンデンサＣｂｉａｓは充電されることになり、結果としてバイアスコンデンサ接点間に電圧上昇をもたらし、従って、アース端子に対してバイアス抵抗器／バイアスコンデンサのノードで電圧上昇をもたらすことになる。バイアス抵抗器／バイアスコンデンサのノードでの電圧は、第２バイアストランジスタＭｂｉａｓ２の状態を制御する。従って、ノードの電圧がある特定の値に達した場合、第２バイアストランジスタＭｂｉａｓ２が開く。第２バイアストランジスタＭｂｉａｓ２が閉じた場合、第２バイアストランジスタＭｂｉａｓ２のソースとドレーンとの間に電圧差が存在することになる。これによって発振器のバイアスはオフにされる。発振器のバイアスがオフにされるので、バイアスコンデンサＣｂｉａｓは、それ以上充電されなくなる。放電抵抗器Ｒｄｉｓは、バイアスコンデンサＣｂｉａｓをゆっくり放電し、これによってトランジスタＭｂｉａｓ２のゲート電圧を下げることになる。しばらくして、トランジスタＭｂｉａｓ２は、再びオンに切り換えられ、従って、サイクル全体を再開することになる。
バイアストランジスタの開閉の時間は、適切な回路を使用して調節することができ、電子工学の当業者には明らかであろう。
【００２９】
バイアス電圧ソースは、図３及び図４に示す実施例とは異なる方法で実施することができる。例えば、バイアス信号は、エッジトリガ双安定素子（フリップフロップとしても公知）の１つの入力に接続されたＤＣ電流ソースと、第２の入力及び入力のクロック信号の両方に供給されたクロック信号とによって発生させることができる。バイアス信号は、他の任意の方法、例えばクロックからのパルス数を数えることによっても発生させることができる。数えられたパルス数が第１の所定値Ｎよりも少ない場合は、出力信号は高く、数えられたパルス数が第１の所定値Ｎよりも多いが、第２の所定値Ｍよりも少ない場合、出力信号は低い。デューティサイクルは、こうして、バイアス電流が高値（Ｖ1）である時間と全信号周期との比であるＮ／Ｍに等しい。更に、バイアス電圧は、正弦波信号、鋸歯状信号、又は他の任意の種類の信号のようないかなる種類の非ＤＣ信号でもよい。
【００３０】
バイアス電圧がオフに切り換えられた後でリミッタを駆動する小さな振幅のために、リミッタの出力信号は、急な増加及び減少勾配をあまり持たなくなる。発振器回路には、傾斜の勾配を上げるために第２リミッタ装置を設けることができる。第２リミッタ装置は、例えば、第１リミッタ装置のリミッタ出力に接続することができる、すなわち、リミッタは、直列に接続することができる。その場合、第２リミッタの１つ又はそれ以上の出力接点は、発振器装置の出力接点として使用することができる。図２に示す発振器の代わりに、他の任意の種類の発振器又は共振器も発振器回路に使用することができる。発振器は、例えば、直列「ＬＣＲ」発振器又は逆ループ発振器のような発振器回路を形成する電子構成要素を含むことができ、又は、発振器は、当業技術で公知のように、音叉、空洞共振器、圧電結晶、ラムバトロン又は音響発振器のような物理的な発振器又は共振器本体でもよい。
【００３１】
図５〜８は、図２の発振器回路の模擬性能のグラフを示す。シミュレーションでは、インダクタンスＬｒｅｓａ及びＬｒｅｓｂと静電容量Ｃｒｅｓの値は、発振器が１ＭＨｚの共振周波数を有するように選択される。バイアス電圧ソースは、２８％のデューティサイクルと２５マイクロ秒の周期とを有する矩形波ＡＣバイアス電圧ソースであると仮定する。バイアス電圧は、０と１Ｖの間で切り換えられる。構成要素の値は、表１に列挙してある。トランジスタは、１００μｍの幅と０．３５μｍの長さとを有する「金属酸化膜半導体（ＭＯＳ）」トランジスタとしてシミュレートされた。
【００３２】
【表１】
2005522927.tif 000005
【００３３】
図５に示すように、バイアス電圧は、破線Ａで示すように測定の開始後５マイクロ秒にオンにされる。破線Ｂで示すように６マイクロ秒後に、バイアス電圧はオフにされる。ｔ＝３０マイクロ秒に、バイアス電圧は再びオンに切り換えられ、ｔ＝３６マイクロ秒に、バイアス電圧はオフにされる。バイアス電圧が初めてオンに切り換えられた時には、発振器は、図６に示すように既に発振している。発振器は発振を続けるが、ただし、発振器接点間の電圧差に追加されたＤＣ電圧を用いる。ＤＣ成分は、バイアス電圧がオフにされると消滅する。尚、リミッタが高い「同相成分」除去を行うので、ＤＣ成分は、リミッタ装置に影響を及ぼさない。リミッタ出力ｏｕｔｐ及びｏｕｔｎで与えられる信号である発振器回路の出力は、図７に示すように時間で変化することはなく、バイアス電圧とは無関係である。これは、一定の振幅を有する矩形波であり、発振器の周波数を有する。
【００３４】
図８には、発振器回路１０の電流消費が示されている。図に見られるように、バイアス電圧がオンにされる、すなわち、ｔ＝５から１２マイクロ秒及びｔ＝３０から３７マイクロ秒の時に、回路は電流だけを消費する（従って、電力だけを消費する）。電流消費は、バイアス電圧がオンの時に約１４ｍＡである。平均電流消費は、この実施例では約２．４ｍＡである。これは、発振器が継続的にオンにされる場合と比べると約６倍低い。
【００３５】
本発明による発振器回路は、その電力要件の低減のために集積回路での使用に特に適する。一般的に、集積回路はより小さく、個別部品を含む回路と比べてより低い電力消費量と改善された性能特性を有し、時々充電することができる電力用電池によって給電される小さな携帯用装置に広く使用されている。低い電力要件は、充電と充電の間の待機及び作動期間の増大をもたらす。例えば、携帯電話、「Ｂｌｕｅｔｏｏｔｈ」プロトコルに従って作動する無線装置、手持ち式コンピュータ、及びラップトップコンピュータのようなバッテリで作動する用途では、バッテリの長寿命が最も重要である。更に、本発明による発振器回路がそのような用途に使用される場合、バッテリ容量又はバッテリの大きさを低減することができる。
一般的に、このような集積回路は、低電力消費を備えた小さな装置をもたらす「ＣＭＯＳ」工程で製造することができる。
【００３６】
本発明による発振器回路はまた、限られた電源を有する無線装置、及び／又は、携帯電話又はいわゆる「Ｂｌｕｅｔｏｏｔｈ」プロトコルを通じて通信する装置のような大きさをできるだけ小さくすべきである無線装置に対する実施に特に適する。発振器回路はまた、少なくとも１つの個別部品を用いて実施することもできることに注意すべきである。
更に、本発明による発振器回路は、受信装置又はトランシーバ（送信器及び受信器）装置で実施することができる。受信装置は、ラジオ信号のような電磁信号の受信及び処理のための電子装置である。トランシーバ装置は、電磁信号を同じく送信することもできる受信装置である。
【００３７】
本発明による発振器回路を備えた受信装置又はトランシーバ装置は、任意の無線電子装置にも使用することができる。無線電子装置は、電磁信号の受信のために使用される任意の装置である。無線電子装置は、電磁信号の送信のための送信器の機能性を含むことができる。無線電子装置は、例えば、携帯電話、携帯用ラジオ、又は「Ｂｌｕｅｔｏｏｔｈ」接続を通じて他の装置に接続されたラップトップコンピュータのような限られた電源（バッテリなど）を有する装置とすることができる。しかし、無線電子装置はまた、携帯電話の基地局又は「Ｂｌｕｅｔｏｏｔｈ」接続を通じて他の装置と通信するデスクトップコンピュータのような事実上無制限の電源を有する装置とすることもできる。
【図面の簡単な説明】
【００３８】
【図１】本発明による発振器回路の実施形態の第１の実施例のブロック図である。
【図２】本発明による発振器回路の実施形態の第２の実施例の回路図である。
【図３】本発明による発振器回路に対するバイアス電圧ソースの第１の実施例のブロック図である。
【図４】本発明による発振器回路に対するバイアス電圧ソースの第２の実施例の回路図である。
【図５】図２の実施例のノードｏｕｔｐにおける電圧の模擬時間変化のグラフである。
【図６】図２の実施例のノードｉｎｐにおける電圧の模擬時間変化のグラフである。
【図７】図２の実施例のノードＶｃｍにおける電圧の模擬時間変化のグラフである。
【図８】図１の実施例の電流消費の模擬時間変化のグラフである。
【図１】
2005522927.tif 000006
【図２】
2005522927.tif 000007
【図３】
2005522927.tif 000008
【図４】
2005522927.tif 000009
【図５】
2005522927.tif 000010
【図６】
2005522927.tif 000011
【図７】
2005522927.tif 000012
【図８】
2005522927.tif 000013
【手続補正書】
【提出日】平成16年5月3日(2004.5.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つの発振器バイアス接点（Ｖｃｍ）を有する少なくとも１つの発振器装置（１００）と、
前記発振器バイアス接点に接続されたソース接点を有するバイアスソース（Ｖｂｉａｓ）と、
前記発振器装置（１００）の出力に接続され、該発振器装置の出力信号の振幅を所定の振幅にクリップするために配置された信号整形装置（１０１）と、
を少なくとも含み、
前記バイアスソースは、高レベルのエネルギ（Ｖ１）が前記ソース接点で供給される第１の状態と、より低レベルのエネルギ（Ｖ２）が該ソース接点で供給される第２の状態とを有し、
前記ソース接点での前記高レベルのエネルギは、前記発振器装置を発振状態に維持し、一方、前記より低レベルのエネルギは、該発振器装置（１００）によって供給される前記信号の振幅の減少をもたらすことになり、
前記バイアスソースを前記第１の状態から前記第２の状態に切り換え、かつ、前記発振器装置（１００）によって供給された前記信号の前記減少する振幅が、前記リミッタ装置が正常に機能を停止する振幅よりも低く減少する前に、前記第２の状態から再び前記第１の状態に切り換えるためのスイッチング手段（Ｓ、Ｍｂｉａｓ２）が設けられる、
ことを特徴とする発振器回路（１）。
【請求項２】
前記バイアスソースは、使用中に第１レベル及び第２レベル間で変化するバイアス信号を供給する交換ＤＣソースであることを特徴とする請求項１に記載の発振器回路（１）。
【請求項３】
前記より低レベルのエネルギ（Ｎ２）は、実質的にゼロであることを特徴とする請求項１又は請求項２のいずれか１項に記載の発振器回路（１）。
【請求項４】
前記信号整形装置は、少なくとも１つのリミッタ装置（１０１）を含むことを特徴とする請求項３に記載の発振器回路（１）。
【請求項５】
前記信号整形装置は、バンドパスフィルタ装置を含むことを特徴とする請求項３に記載の発振器回路（１）。
【請求項６】
前記発振器装置（１００）によって出力された信号に応じて前記バイアスソース（Ｖｂｉａｓ）のオン及びオフを切り換えるためのバイアス制御回路（Ｍｅａｓ、Ｔｒ、Ｓ）を更に含むことを特徴とする請求項１から請求項５のいずれか１項に記載の発振器回路（１）。
【請求項７】
前記発振器装置（１００）は、正帰還ループを有する少なくとも１つの電子装置を少なくとも含むことを特徴とする請求項１から請求項６のいずれか１項に記載の発振器回路（１）。
【請求項８】
前記発振器装置（１００）は、少なくとも１つの共振器本体を少なくとも含むことを特徴とする請求項１から請求項７のいずれか１項に記載の発振器回路（１）。
【請求項９】
少なくとも１つのトランジスタ素子（Ｍｒｅｓａ、Ｍｒｅｓｂ）を少なくとも備えた負性抵抗素子（１０２）を更に含むことを特徴とする請求項１から請求項８のいずれか１項に記載の発振器回路（１）。
【請求項１０】
前記リミッタ（１０１）は、
少なくとも１つの発振器出力接点に接続された少なくとも１つの入力接点（ｉｎｐ）と、
負荷に接続された少なくとも１つの出力接点（ｏｕｔｐ）と、
を備えた少なくとも１つの差動増幅器（Ｍｌｉｍａ、Ｍｌｉｍｂ）を少なくとも含むことを特徴とする請求項４に記載の発振器回路（１）。
【請求項１１】
前記負荷は、
前記少なくとも１つの出力接点（ｏｕｔｐ）の少なくとも１つを電源（Ｖｃｃ）に接続する少なくとも１つの抵抗器（Ｒｌｉｍａ）、
を含むことを特徴とする請求項１０に記載の発振器回路（１）。
【請求項１２】
前記リミッタ（１０１）は、少なくとも１つのトランジスタ素子（Ｍｌｉｍａ、Ｍｌｉｍｂ）を少なくとも含むことを特徴とする請求項４から請求項１１のいずれか１項に記載の発振器回路（１）。
【請求項１３】
前記バイアスソースは、バイアス電圧ソースを含むことを特徴とする請求項１から請求項１２のいずれか１項に記載の発振器回路。
【請求項１４】
前記バイアスソースは、バイアス電流ソースを含むことを特徴とする請求項１から請求項１３のいずれか１項に記載の発振器回路。
【請求項１５】
請求項１から請求項１４のいずれか１項に記載の発振器回路（１）を含むことを特徴とする無線電子装置。
【請求項１６】
発振器装置とバイアスソースとを含む発振器回路の電力消費を低減する方法であって、
高レベルのエネルギが発振器回路に供給される第１の状態と、より低レベルのエネルギが該発振器回路に供給されるか又はエネルギが全く供給されない第２の状態とを有するバイアスソースを少なくとも使用し、
前記バイアスソースは、所定の第１判断基準を満たす場合に前記第１の状態から前記第２の状態に切り換えられ、
前記バイアスソースは、所定の第２判断基準を満たす場合に前記第１の状態に再び切り換えられる、
ことを特徴とする方法。
【国際調査報告】
2005522927.tif 000014
2005522927.tif 000015
2005522927.tif 000016