(57)【要約】  過電流からスイッチング素子を保護する短絡保護回路（１２）は、主回路電流が過電流の場合にゲート端子の電位を低下させる電位低下手段と、主回路電流の電流量に応じて電位低下手段によるゲート電位の低下量をフィードバック制御するフィードバック手段と、フィードバック制御によるフィードバックループにおいて位相進み補償を行う位相進み手段とを有している。
2011052398.tif 000002
【特許請求の範囲】
【請求項１】
第１端子と第２端子と第３端子とを有するスイッチング素子の前記第１端子へ制御電圧を印加することにより、前記第２端子および前記第３端子間の主回路に主回路電流を流す制御回路と、
前記主回路電流が過電流の場合に前記スイッチング素子を保護する保護回路とを有し、
前記保護回路は、
前記主回路電流が過電流の場合に前記第１端子の電位を低下させる電位低下手段と、
前記主回路電流の電流量に応じて、前記電位低下手段による前記第１端子の電位の低下量をフィードバック制御するフィードバック手段と、
フィードバック制御によるフィードバックループにおいて位相進み補償を行う位相進み手段と
を有することを特徴とするスイッチング素子の駆動回路。
【請求項２】
前記位相進み手段は、前記主回路の寄生インダクタンスと、前記スイッチング素子の寄生容量とに起因する周波数特性に基づいて設定されることを特徴とする請求項１に記載されたスイッチング素子の駆動回路。
【請求項３】
前記位相進み手段は、前記主回路電流が過電流の場合に、前記スイッチング素子に生じるサージ電圧が当該スイッチング素子の耐圧を超えないように設定されることを特徴とする請求項２に記載されたスイッチング素子の駆動回路。
【請求項４】
前記電位低下手段は、前記スイッチング素子における第３端子の一部を分岐させたセンス端子に接続されたセンス抵抗により発生した電圧を基づいてＮＰＮトランジスタを導通させることにより、ダイオードを介して前記第１端子の電位を低下させており、
前記フィードバック手段は、前記ＮＰＮトランジスタのエミッタ端子に接続される抵抗で構成され
前記位相進み手段は、前記ＮＰＮトランジスタのエミッタ側の抵抗に並列接続されるコンデンサで構成されることを特徴とする請求項１から３のいずれかに記載されたスイッチング素子の駆動回路。
【請求項５】
過電流状態が所定時間継続したことを条件に前記スイッチング素子の第１端子における導通状態をオフする遮断回路をさらに有することを特徴とする請求項１から４のいずれかに記載されたスイッチング素子の駆動回路。
【請求項６】
第１端子と第２端子と第３端子とを有するスイッチング素子と、
請求項１から５のいずれかに記載されたスイッチング素子の駆動回路とを有することを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子の駆動回路および電力変換装置に関する。
【背景技術】
【０００２】
インバータなどの電力変換装置を構成するスイッチング素子の駆動回路には、安全上、短絡保護回路を設けることが一般的である。この短絡保護回路は、短絡時の過電流による熱によってスイッチング素子が破壊されることを防止するとともに、過電流遮断時に生じるサージ電圧によるスイッチング素子の耐圧破壊を防止することが求められる。【０００３】
特開２００１−３４５６８８号公報には、半導体スイッチング素子駆動回路が開示されている。この駆動回路は、コレクタ電流が第１の値より大きくなると、ゲート端子の電圧を瞬時に低減させる過電流制限回路と、コレクタ電流が第２の値より大きくなると、まず、コレクタ電流を第１の傾きで低下させ、その後、コレクタ電流が第３の値より小さくなると急な第２の傾きで低下させる過電流保護回路とを備える。【０００４】
また、特許第３６８０７２２号公報には、スイッチング素子の過電流保護回路が開示されている。この保護回路は、ゲート電圧を設定値に保持するゲート電圧保持手段と、ゲート電圧を速やかに低下させるためにゲート電流を一時的に増大させるゲート電流増大手段と、ゲート電流増大手段が動作した後にゲート電圧を設定値に緩やかに移行させるためのゲート電流抑制手段とを有する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記文献に開示された回路では、過電流時にゲート電位を低下させる制御がフィードフォワード制御になっている。そのため、スイッチング素子の特性バラツキや温度によっては、電流振動が生じ、スイッチング素子の破壊につながる恐れがある。【０００６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、スイッチング素子の特性バラツキや温度に拘わらず、電流振動を抑制することにより、スイッチング素子の破壊を抑制することである。
【課題を解決するための手段】
【０００７】
本発明の一態様は、スイッチング素子の第１端子へ制御電圧を印加することにより主回路に主回路電流を流す制御回路と、主回路電流が過電流の場合にスイッチング素子を保護する保護回路と、を有するスイッチング素子の駆動回路である。当該保護回路は、主回路電流が過電流の場合に第１端子の電位を低下させる電位低下手段と、主回路電流の電流量に応じて電位低下手段による第１端子における電位の低下量をフィードバック制御するフィードバック手段と、フィードバック制御によるフィードバックループにおいて位相進み補償を行う位相進み手段とを有する。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の第１の実施形態にかかるスイッチング素子の駆動回路を示す回路構成図である。
【図２】図２は、図１に示すスイッチング素子と短絡保護回路１２とからなる回路の制御ブロック図である。
【図３】図３は、フィードバック制御による短絡保護回路を説明するための回路構成図である。
【図４】図４は、図１に示す短絡保護回路１２の開ループ特性のシミュレーション結果を示す説明図である。
【図５】図５は、図１に示す短絡保護回路１２の過渡応答特性のシミュレーション結果を示す説明図である。
【図６】図６は、ＩＧＢＴのゲートの閾値のバラツキを考慮した応答特性のシミュレーション結果を示す説明図である。
【図７】図７は、温度のバラツキを考慮した応答特性のシミュレーション結果を示す説明図である。
【図８】図８は、本発明の第２の実施形態にかかるスイッチング素子の駆動回路を示す回路構成図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
本発明の第１の実施形態にかかるスイッチング素子の駆動回路は、モータ制御用のインバータなどの電力変換装置を構成するスイッチング素子の駆動に使用される回路であり、図１に示す通り、ロジック回路１０と、ゲートドライバ（制御回路）１１と、スイッチング素子（ＩＧＢＴ：Insulated Gate Bipolar Transistor）Ｑ４と、短絡保護回路１２と、を主体に構成されている。
【００１０】
なお、本実施形態においては、スイッチング素子として、ゲート端子（第１端子）とコレクタ端子（第２端子）とエミッタ端子（第３端子）とを備えたＩＧＢＴを用いた一例について説明するが、スイッチング素子は、ＩＧＢＴに限らない。スイッチング素子としては、例えば、ゲート端子（第１端子）とソース端子（第２端子）とドレイン端子（第３端子）とを備えたＭＯＳ−ＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いることもできる。
【００１１】
ロジック回路１０は、ＰＷＭ信号などの入力信号（図示せず）に応じて、ゲートドライバ１１をオンオフ制御する。ゲートドライバ１１は、ロジック回路１０によってオンオフ切り替えが行われるソースドライバＱ１とシンクドライバＱ２とからなるプッシュプル回路で構成される。ソースドライバＱ１とシンクドライバＱ２との接続点は、ゲート抵抗Ｒ１を介してＩＧＢＴＱ４のゲート端子に接続されている。
【００１２】
ＩＧＢＴＱ４は、駆動回路によって駆動されるスイッチング素子である。本実施形態において、ＩＧＢＴＱ４は、コレクタ端子とエミッタ端子との間に還流用ダイオードＤ２が逆並列に接続されているとともに、ＩＧＢＴＱ４のコレクタ端子には、コイルＬ１が接続されている。ロジック回路１０がゲートドライバ１１を介してＩＧＢＴＱ４のゲート端子に電圧（制御電圧）を印加することにより、ＩＧＢＴＱ４のコレクタ端子とエミッタ端子との間の主回路にコレクタ電流（主回路電流）が流れるようになっている。
【００１３】
短絡保護回路１２は、主回路電流が過電流となった場合に、ＩＧＢＴＱ４を保護する保護回路として機能する。この短絡保護回路１２は、ＩＧＢＴＱ４のエミッタの一部を分岐させたセンス端子に接続されたセンス抵抗Ｒ３と、ＩＧＢＴＱ４のゲート端子に、ダイオードＤ１を介してコレクタ端子が接続されたＮＰＮトランジスタＱ３と、を備えている。ＩＧＢＴＱ４のセンス端子は、ＩＧＢＴＱ４のコレクタ電流に比例した電流（センス電流）が流れる電流検出用端子である。ＮＰＮトランジスタＱ３のベース端子は、ＩＧＢＴＱ４のセンス端子とセンス抵抗Ｒ３との接続点に接続されている。ＩＧＢＴＱ４のセンス端子を介してセンス電流が流れると、センス抵抗Ｒ３が電流検出手段として働き、このセンス抵抗Ｒ３により発生した電圧に基づいてＮＰＮトランジスタＱ３をオンさせる。また、短絡保護回路１２において、ＮＰＮトランジスタＱ３のエミッタ端子には抵抗Ｒ２が接続されており、この抵抗Ｒ２にはコンデンサＣ１が並列接続されている。
【００１４】
つぎに、本実施形態にかかるスイッチング素子の駆動回路の動作について説明する。まず、短絡が発生していない通常動作時、ＩＧＢＴＱ４は、ゲート抵抗Ｒ１と、ゲートドライバ１１（ソースドライバＱ１およびシンクドライバＱ２）とにより駆動されている。このとき、ＮＰＮトランジスタＱ３はオフになっているため、コンデンサＣ１は抵抗Ｒ２により放電されている。
【００１５】
一方、短絡が発生すると、ＩＧＢＴＱ４のコレクタ−エミッタ間の主回路に過電流が流れる。これにより、ＩＧＢＴＱ４のセンス端子に流れる電流も比例して増加し、センス抵抗Ｒ３によりＮＰＮトランジスタＱ３のベース電位が上昇する。ベース電位がＮＰＮトランジスタＱ３の閾値電位を超えた場合、ＮＰＮトランジスタＱ３がオンし、これにより、コンデンサＣ１、抵抗Ｒ２、およびダイオードＤ１を経由して電流が流れ、ＩＧＢＴＱ４のゲート端子の電位（ゲート電位）が低下する。
【００１６】
ここで、抵抗Ｒ２は、ＩＧＢＴＱ４のゲート電位を低下させる電流に応じてＮＰＮトランジスタＱ３のエミッタ電位を上昇させるため、負帰還の効果がある。また、抵抗Ｒ２は、ＮＰＮトランジスタＱ３がオンした後に定常状態となったときの主回路電流の電流値を決定する役割も有する。これは、ＩＧＢＴＱ４のゲート電位が、主に抵抗Ｒ１と抵抗Ｒ２との比で決まるからである。
一方、本実施形態においては、抵抗Ｒ２に対して並列にコンデンサＣ１が接続されている。コンデンサＣ１は、過渡的には、ＮＰＮトランジスタＱ３がオンした直後、高速にＩＧＢＴＱ４のゲート電位を低下させる働きをし、また、後述するフィードバック系においては、位相を進ませる作用を有する。
【００１７】
すなわち、本実施形態にかかるスイッチング素子の駆動回路において、ＩＧＢＴＱ４と短絡保護回路１２とからなる回路は、図２に示すように、スイッチング素子のゲート端子へ印加される電圧を入力とし、主回路電流を出力とし、スイッチング素子の寄生容量１とスイッチング素子のコンダクタンス２と主回路の寄生インダクタンス３との直列結合と、主回路電流の電流量を検出する電流検出手段４と位相進み補償を行う位相進み手段５との直列結合からなるフィードバックループとを有している。
【００１８】
そして、本実施形態にかかるスイッチング素子の駆動回路において、短絡保護回路１２は、これを機能的に捉えた場合、電位低下手段と、フィードバック手段と、位相進み手段５とを有している。電位低下手段は、主回路電流が過電流となった場合に、ＩＧＢＴＱ４のゲート端子の電位を低下させる機能を担っている。この電位低下手段は、短絡保護回路１２において、センス抵抗Ｒ３、ＮＰＮトランジスタＱ３、およびダイオードＤ１を主体に構成されており、ＩＧＢＴＱ４のセンス端子に接続されたセンス抵抗Ｒ３により発生した電圧に基づいてＮＰＮトランジスタＱ３を導通させることにより、ダイオードＤ１を介してゲート端子の電位を低下させる。また、フィードバック手段は、主回路電流の電流量に応じて、電位低下手段によるゲート電位の低下量をフィードバック制御する機能を担っており、ＮＰＮトランジスタＱ３のエミッタ端子に接続される抵抗Ｒ２で構成されている。また、位相進み手段５は、フィードバック制御によるフィードバックループにおいて位相進み補償を行う機能を担っており、ＮＰＮトランジスタＱ３のエミッタ側の抵抗Ｒ２に並列接続されるコンデンサＣ１で構成される。
【００１９】
つぎに、本実施形態にかかる短絡保護回路１２による制御の概念について説明する。従来の短絡保護回路では、例えば、短絡が発生すると、まず最短時間でゲート電荷を急速に引き抜いて、ゲート電位を速やかに低下させることで、短絡電流の立ち上がりを最優先に抑制し、その後、ゲート電位を低速に低下させる回路により、ゲート電位を低速で低下させることで、電流遮断時のサージ電圧を抑制するようにしている。このような回路では、トランジスタは単にスイッチとして動作するように構成されており、一旦トランジスタがスイッチとして動作した後は、短絡電流量に応じた連続的なフィードバック制御は行っていない。すなわち、ゲート電位の低下速度は、あらかじめ決められた回路定数に基づく一定の速度に固定されている。このことから、従来の短絡保護回路における短絡保護の制御は、フィードフォワード制御といえる。
【００２０】
ここで、一般的なＩＧＢＴの特性として、ゲートの閾値にバラツキがあることが知られている。このバラツキにより、次のような問題が生じる恐れがある。例えば、閾値が高いＩＧＢＴについては、短絡保護動作時、ゲート電位が閾値に対して相対的に下がり過ぎてしまい、電流は速やかに遮断されるものの、サージ電圧が過大になる恐れがある。また、サージ電圧が過大になることを防止するために、ゲート電位を低速で低下させるように回路定数を調整すると、閾値が低いＩＧＢＴについては、短絡保護動作時、電流を十分に抑制できず、過熱により素子が破壊される恐れがある。このような問題に上記フィードフォワード制御で対応する場合には、使用されるＩＧＢＴ毎に回路定数を調整する必要が生じるため、コストが上昇する。また、ＩＧＢＴの特性は温度によっても変化し、その場合にも上記と同様の問題が生じる恐れがある。
【００２１】
これらの問題に対応できる短絡保護回路の回路構成として、短絡による過電流の検出後も、主回路電流の電流量に応じてゲート電位を連続的にフィードバック制御することで、電流振動を抑制するような回路構成が考えられる。例えば、図３に示すように、ＮＰＮトランジスタＱ３のエミッタ側に抵抗Ｒ２を備えることで、主回路電流の電流量に応じてゲート電位の低下量を調整できるフィードバック回路を構成することができる。この抵抗Ｒ２は、短絡保護動作時の最終的なゲート電位を決める役割を有すると共に、短絡電流量に抗してＮＰＮトランジスタＱ３のエミッタ電位を引き上げる作用があり、負帰還として働き、電流振動を抑制する。このフィードバック回路によれば、過電流（主回路電流）の電流量に合わせてゲート電位を制御することができるので、上述したＩＧＢＴの特性のバラツキにも対応できる。
【００２２】
ただし、フィードバック回路は、安定な系でないと振動を引き起こす原因になることがあるため、短絡保護回路の系は安定である必要がある。例えば、図３に示す回路では、フィードバックループの安定性に大きく寄与している要素に、主回路の寄生インダクタンスによる一次遅れと、スイッチング素子の寄生容量による一次遅れとがあり、これら２つの遅れ要素による二次遅れ系が形成されている（図２の（１），（３）を参照）。この系では、回路特性によって位相遅れに対する余裕が小さくなる場合があり、また、短絡保護の目的から入力信号が高速となり高周波成分をもっていることから、振動しやすい条件となることが十分に考えられる。
【００２３】
そこで、本実施形態にかかるスイッチング素子の駆動回路では、図２に示すように、その位相の遅れを改善するために、フィードバックループにおいて位相進み補償を行う位相進み手段５を備えている。ただし、振動を抑制しようと位相を改善しすぎると、フィードバック系に不要な共振点が生じ、回路動作としては短絡電流の遮断速度が増加しすぎてサージ電圧が過大になる可能性があるので、位相進み補償の最適値は、これらの条件を考慮して設定する必要がある。
【００２４】
図４は、コンデンサＣ１の位相を進ませる効果のシミュレーション結果を示す説明図であり、ＮＰＮトランジスタＱ３のベースを起点とした開ループ特性を示している。利得特性において、右下がり部分（利得が周波数とともに減少している部分）は、系が二次遅れ系であることを示している。これは、主回路の寄生インダクタンスとスイッチング素子の寄生容量とによるものである。ここで、位相余裕をコンデンサＣ１の有無で比較すると、図４に示すように、コンデンサＣ１無しの場合に比べ、コンデンサＣ１有りの場合の方が、位相余裕が改善されていることが分かる。
また、コンデンサＣ１の容量は、主回路の寄生インダクタンスおよびスイッチング素子の寄生容量から得られる周波数特性に合わせるように調整し、最適な容量を選択することが可能である。位相余裕をコンデンサＣ１の容量違いで比較していくと、図４に示すように、コンデンサＣ１の容量を最適な値に調整した場合に、位相余裕が最も改善されていることが分かる。
また、このように、主回路の寄生インダクタンスとスイッチング素子の寄生容量から得られる周波数特性に合わせるようにコンデンサＣ１の容量を調整し、最適な容量を選択することで、図５に示すように、最適な過渡応答特性を得ることができる。すなわち、コンデンサＣ１の容量は、位相特性、主回路電流（過電流）の振動およびサージ電圧に対する過渡応答特性に基づいて定めることができる。
【００２５】
図６は、ＩＧＢＴのゲートの閾値のバラツキを考慮した応答特性のシミュレーション結果を示す説明図であり、図７は、ＩＧＢＴの温度のバラツキを考慮した応答特性のシミュレーション結果を示す説明図である。
短絡電流の振動の主要因である主回路の寄生インダクタンスおよびスイッチング素子の寄生容量は、バラツキや温度変化が比較的少ない。そのため、本実施形態にかかる駆動回路は、コンデンサＣ１の容量を主回路の寄生インダクタンスおよびスイッチング素子の寄生容量の２つのパラメータから事前に定めた値のままとしても、ＩＧＢＴの特性のバラツキや温度特性に対して十分対応可能である。図６および図７のシミュレーション結果からも、応答波形は相似であり、バラツキの少ない良好な特性が得られることが分かる。かかる点からも、本実施形態にかかる駆動回路が、ＩＧＢＴの特性のバラツキや温度特性に対して対応可能なことが理解される。
【００２６】
このように本実施形態によれば、短絡保護回路１２が、フィードバック手段および位相進み手段を備えることにより、過電流時に急速にゲート電位を低下させ、更にその後、主回路電流の不安定な振動を抑制させることで、主電流抑制時の電流応答の安定を図ることができる。これにより、短絡に起因する過電流による熱破壊と、コレクタ−エミッタ間電圧の振動による耐圧破壊を抑制することができる。
【００２７】
また、本実施形態において、位相進み手段は、主回路の寄生インダクタンスと、スイッチング素子の寄生容量とに起因する周波数特性に基づいて設定される。かかる構成によれば、主回路電流の振動は、主回路の寄生インダクタンスと、スイッチング素子の寄生容量とに起因するので、この２つのパラメータから位相進み手段の定数を求めればよい。これにより、スイッチング素子のゲートの閾値のバラツキや温度特性と関係なく最適な制御が可能となる。換言すれば、本実施形態の短絡保護回路１２によれば、スイッチング素子のバラツキや温度特性等の変動要因に対して幅広く対応可能となる。
【００２８】
また、本実施形態において、位相進み手段は、主回路電流が過電流の場合に、スイッチング素子に生じるサージ電圧がスイッチング素子の耐圧を超えないように設定される。かかる構成によれば、スイッチング素子の絶縁破壊を抑制することができる。
【００２９】
（第２の実施形態）
図８は、本発明の第２の実施形態にかかるスイッチング素子の駆動回路を示す回路構成図である。本実施形態にかかるスイッチング素子の駆動回路は、遅延回路１３とラッチ回路１４とをさらに備える点において、第１の実施形態と相違する。以下、第１の実施形態と共通する構成については説明を省略することとし、相違点を中心に説明を行う。
【００３０】
スイッチング素子の駆動回路において、短絡保護回路１２を構成する場合は、フィードバック制御により短絡電流が抑制された状態となった後に、主回路電流を完全に遮断する遮断回路を設けることが想定される。本実施形態では、例えば、図８に示すように、短絡保護回路１２に遅延回路１３とラッチ回路１４とからなる遮断回路を組み合わせ、過電流状態が所定時間継続したことを条件に、ゲート駆動信号を停止する。具体的には、遅延回路１３は、ＮＰＮトランジスタＱ３のベース電位が入力され、遅延信号をラッチ回路１４に出力する。ラッチ回路１４は、遅延回路１３からの信号が閾値を越えた時に、ゲートを停止する信号をロジック回路１０に出力し保持する。ロジック回路１０は、ラッチ回路１４からの信号を受け、ゲートの駆動を停止する。これにより遮断回路は、スイッチング素子のゲートを遮断する。ここで、遅延回路１３は、ノイズによる誤動作の抑制を目的としており、よく用いられる回路としては、例えば、ＲＣ一次遅れ回路によるローパスフィルタがある。このローパスフィルタでは、短絡保護回路１２からの信号の波形が過剰に振動していると、出力波形が不安定になり、その結果、ラッチ回路１４が判定する時間（遅延回路１３からの信号が閾値を越えたと判定するまでの時間）も不安定になる虞があり、更に、この時間が長引いた場合にはスイッチング素子が熱的に破壊される恐れもあるが、本実施形態によれば、短絡保護回路１２により電流振動が十分に抑制され、遅延回路１３の入力信号が安定するので、所望の時間内に確実に主回路電流を遮断でき、スイッチング素子の熱的な破壊を抑制することができる。
【００３１】
このように本実施形態によれば、遅延回路１３およびラッチ回路１４により、過電流状態が所定時間継続したことを条件にスイッチング素子のゲート端子における導通状態をオフする遮断回路が構成されている。遮断回路には、ノイズによる誤動作を防止するために一定の時間、過電流を監視してからゲートを遮断することが求められるが、本実施形態では、短絡保護回路１２が短絡保護動作時に最適なフィードバック制御により主回路電流を一定値に安定させるので、上記監視期間がばらつくことなく、遮断回路は、所望の一定時間内にゲートを遮断することができる。
【００３２】
以上、本発明の実施形態について説明したが、これらの実施形態は、本発明の理解を容易にするために記載された単なる例示に過ぎず、本発明は、それらの実施形態に限定されるものではない。本発明の技術的範囲は、上記実施形態で開示した具体的な技術事項に限らず、そこから容易に導きうる様々な変形、変更、代替技術なども含むものである。例えば、本発明は、スイッチング素子の駆動回路のみならず、スイッチング素子と、この駆動回路とを有する電力変換装置も含む。このような電力変換装置では、短絡保護回路１２を用いることで、電流振動およびサージ電圧が抑制されるので、振動抑制用のスナバ回路を不要とすることができる。
【００３３】
本出願は、２００９年１０月２６日に出願された日本国特許願第２００９−２４５６２５号に基づく優先権を主張しており、これらの出願の全内容が参照により本明細書に組み込まれる。
【産業上の利用可能性】
【００３４】
本発明によれば、短絡保護回路１２が、フィードバック手段および位相進み手段を備えることにより、過電流時に急速にゲート電位を低下させ、更にその後、主回路電流の不安定な振動を抑制させることで、主電流抑制時の電流応答の安定を図ることができる。これにより、短絡に起因する過電流による熱破壊と、コレクタ−エミッタ間電圧の振動による耐圧破壊を抑制することができる。
【符号の説明】
【００３５】
１０…ロジック回路
１１…ゲートドライバ
Ｑ１…ソースドライバ
Ｑ２…シンクドライバ
Ｒ１…ゲート抵抗
Ｑ４…ＩＧＢＴ
Ｄ２…還流用ダイオード
Ｌ１…コイル
１２…短絡保護回路
Ｄ１…ダイオード
Ｑ３…ＮＰＮトランジスタ
Ｒ２…抵抗
Ｒ３…センス抵抗
Ｃ１…コンデンサ
１３…遅延回路
１４…ラッチ回路
【図１】
2011052398.tif 000003
【図２】
2011052398.tif 000004
【図３】
2011052398.tif 000005
【図４】
2011052398.tif 000006
【図５】
2011052398.tif 000007
【図６】
2011052398.tif 000008
【図７】
2011052398.tif 000009
【図８】
2011052398.tif 000010
【国際調査報告】
2011052398.tif 000011
2011052398.tif 000012