(57)【要約】  この発明は、短時間でその大きさが大きくなる成長性を有する欠損画素を識別することにより、Ｘ線撮影に適さない二次元アレイＸ線検出器を認識することが可能な二次元アレイＸ線検出器の検査方法を提供することを目的とする。この二次元アレイＸ線検出器の検査方法は、共通電極によるバイアス電圧の付与と付与の停止とを複数回繰り返すバイアス電圧工程と、Ｘ線を照射しない状態における各画素の画素値を測定する暗電流値測定工程と、暗電流値測定工程で測定した各画素の画素値に基づいて欠損画素を識別する欠損画素識別工程と、欠損画素識別工程において識別した欠損画素の総数または欠損画素塊の大きさに基づいて二次元アレイＸ線検出器の適否を判定する判定工程とを備える。
2011111590.tif 000002
【特許請求の範囲】
【請求項１】
Ｘ線に感応し入射Ｘ線量に対応した電荷信号を出力する変換膜と、前記変換膜の表面に形成され前記変換膜に対してバイアス電圧を付加する共通電極と、前記変換膜の前記共通電極とは逆側の表面に画素に対応して行列状に配置された複数の画素電極と、前記各画素電極に各々接続された電荷信号を蓄積する複数の蓄積容量と、前記画素電極に接続されたスイッチング素子と、信号の読み出し時にゲートバスラインを介して各スイッチング素子を順次オンとするゲートドライバと、前記各蓄積容量に蓄積された電荷信号をデータバスラインを介して読み出すデータ集積部と、を備えた二次元アレイＸ線検出器の検査方法において、
前記共通電極によるバイアス電圧の付与と付与の停止とを複数回繰り返すバイアス電圧工程と、
Ｘ線を照射しない状態における各画素の画素値を測定する暗電流値測定工程と、
前記暗電流値測定工程で測定した各画素の画素値に基づいて欠損画素を識別する欠損画素識別工程と、
前記欠損画素識別工程において識別した欠損画素の総数または欠損画素塊の大きさに基づいて二次元アレイＸ線検出器の適否を判定する判定工程と、
を備えたことを特徴とする二次元アレイＸ線検出器の検査方法。
【請求項２】
請求項１に記載の二次元アレイＸ線検出器の検査方法において、
前記バイアス電圧工程におけるバイアス電圧を付与する時間とバイアス電圧の付与を停止する時間は、欠損画素の総数または欠損画素塊の大きさの変化を経時的に測定することにより、前記変換膜の電荷状態が安定する期間として予め設定した時間である二次元アレイＸ線検出器の検査方法。
【請求項３】
Ｘ線に感応し入射Ｘ線量に対応した電荷信号を出力する変換膜と、前記変換膜の表面に形成され前記変換膜に対してバイアス電圧を付加する共通電極と、前記変換膜の前記共通電極とは逆側の表面に画素に対応して行列状に配置された複数の画素電極と、前記各画素電極に各々接続された電荷信号を蓄積する複数の蓄積容量と、前記画素電極に接続されたスイッチング素子と、信号の読み出し時にゲートバスラインを介して各スイッチング素子を順次オンとするゲートドライバと、前記各蓄積容量に蓄積された電荷信号をデータバスラインを介して読み出すデータ集積部と、を備えた二次元アレイＸ線検出器の検査方法において、
前記共通電極によるバイアス電圧の付与と逆バイアス電圧の付与とを複数回繰り返すバイアス電圧工程と、
Ｘ線を照射しない状態における各画素の画素値を測定する暗電流値測定工程と、
前記暗電流値測定工程で測定した各画素の画素値に基づいて欠損画素を識別する欠損画素識別工程と、
前記欠損画素識別工程において識別した欠損画素の総数または欠損画素塊の大きさに基づいて二次元アレイＸ線検出器の適否を判定する判定工程と、
を備えたことを特徴とする二次元アレイＸ線検出器の検査方法。
【請求項４】
請求項３に記載の二次元アレイＸ線検出器の検査方法において、
前記バイアス電圧工程におけるバイアス電圧を付与する時間と逆バイアス電圧を付与する時間は、欠損画素の総数または欠損画素塊の大きさの変化を経時的に測定することにより、前記変換膜の電荷状態が安定する期間として予め設定した時間である二次元アレイＸ線検出器の検査方法。
【請求項５】
請求項１乃至請求項４のいずれかに記載の二次元アレイＸ線検出器の検査方法において、
前記判定工程においては、前記欠損画素織別工程で識別した欠損画素に基づいて欠損マップを作成し、この欠損マップに基づいて二次元アレイＸ線検出器の適否を判定する二次元アレイＸ線検出器の検査方法。
【請求項６】
請求項５に記載の二次元アレイＸ線検出器の検査方法において、
前記バイアス電圧工程の前に、初期の欠損マップを作成する初期欠損マップ作成工程をさらに備え、
前記判定工程においでは、前記欠損画素織別工程で識別した欠損画素に基づいて作成した欠損マップと前記初期欠損マップ作成工程で作成した初期の欠損マップとを比較することにより二次元アレイＸ線検出器の適否を判定する二次元アレイＸ線検出器の検査方法。
【請求項７】
請求項１乃至請求項４いずれかに記載の二次元アレイＸ線検出器の検査方法において、
前記暗電流値測定工程においては、前記変換膜にＸ線を照射しない状態で、前記スイッチング素子を順次オンとして各画素の電荷信号を検出する二次元アレイＸ線検出器の検査方法。
【請求項８】
請求項１乃至請求項８のいずれかに記載の二次元アレイＸ線検出器の検査方法において、
前記バイアス電圧工程においては、前記変換膜を加熱する二次元アレイＸ線検出器の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、二次元アレイＸ線検出器の検査方法に関する。
【背景技術】
【０００２】
Ｘ線撮影装置に使用される二次元アレイＸ線検出器としては、例えば、フラットパネルディテクタ（ＦＰＤ）が知られている。このフラットパネルディテクタは、ＴＦＴ等のスイッチング素子が二次元アレイ（行列）状に配置された基板上に、ａ−Ｓｅ（アモルファス・セレン）等の変換膜を蒸着した構成を有する。このフラットパネルディテクタにおいては、被検体を通過したＸ線像が変換膜上に投影されると、像の濃淡に比例した電荷信号が変換膜内に発生する。この電荷信号は、二次元アレイ状に配置された画素電極により収集され、静電容量（キャパシタ）に蓄積される。静電容量に蓄積された電荷は、スイッチング素子の動作に伴って読み出され、電気信号として画像処理部に送信されて画像処理が行われる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−３０１８８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このようなａ−Ｓｅ等の変換膜を使用した二次元アレイＸ線検出器においては、製造プロセスにおいて欠損画素が発生する場合がある。これらの欠損画素の一部は、二次元アレイＸ線検出器を使用している間にその数や大きさが急激に成長し、短期間の間にＸ線撮影を阻害する。このように、短期間に急激に成長する成長性を有する欠損画素が存在する二次元Ｘ線検出器については、欠損画素が正しいＸ線撮影を不可能とすることから、この二次元Ｘ線検出器をＸ線撮影装置等に使用することは不可能である。【０００５】
一方、欠損画素の全てが、このように短期間に急激に成長する成長性を有する欠損画素であるわけではない。成長性を有しない欠損画素については、欠損登録を行い画素値を補完することにより、このような欠損画素を備える二次元アレイＸ線検出器をＸ線撮影に使用することは可能である。【０００６】
このため、欠損画素については、それが急激に成長するものであるか、大きさに変化がないものであるのかを判定する必要があるが、二次元Ｘ線アレイ検出器における欠損数や欠損サイズ等を考慮しても、このような判定はできていないというのが現状である。【０００７】
この発明は上記課題を解決するためになされたものであり、短時間でその大きさが大きくなる成長性を有する欠損画素を識別することにより、Ｘ線撮影に適さない二次元アレイＸ線検出器を認識することが可能な二次元アレイＸ線検出器の検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、Ｘ線に感応し入射Ｘ線量に対応した電荷信号を出力する変換膜と、前記変換膜の表面に形成され前記変換膜に対してバイアス電圧を付加する共通電極と、前記変換膜の前記共通電極とは逆側の表面に画素に対応して行列状に配置された複数の画素電極と、前記各画素電極に各々接続された電荷信号を蓄積する複数の蓄積容量と、前記画素電極に接続されたスイッチング素子と、信号の読み出し時にゲートバスラインを介して各スイッチング素子を順次オンとするゲートドライバと、前記各蓄積容量に蓄積された電荷信号をデータバスラインを介して読み出すデータ集積部と、を備えた二次元アレイＸ線検出器の検査方法において、前記共通電極によるバイアス電圧の付与と付与の停止とを複数回繰り返すバイアス電圧工程と、Ｘ線を照射しない状態における各画素の画素値を測定する暗電流値測定工程と、前記暗電流値測定工程で測定した各画素の画素値に基づいて欠損画素を識別する欠損画素識別工程と、前記欠損画素識別工程において識別した欠損画素の総数または欠損画素塊の大きさに基づいて二次元アレイＸ線検出器の適否を判定する判定工程とを備えたことを特徴とする。【０００９】
請求項２に記載の発明は、請求項１に記載の発明において、前記バイアス電圧工程におけるバイアス電圧を付与する時間とバイアス電圧の付与を停止する時間は、欠損画素の総数または欠損画素塊の大きさの変化を経時的に測定することにより、前記変換膜の電荷状態が安定する期間として予め設定した時間である。【００１０】
請求項３に記載の発明は、Ｘ線に感応し入射Ｘ線量に対応した電荷信号を出力する変換膜と、前記変換膜の表面に形成され前記変換膜に対してバイアス電圧を付加する共通電極と、前記変換膜の前記共通電極とは逆側の表面に画素に対応して行列状に配置された複数の画素電極と、前記各画素電極に各々接続された電荷信号を蓄積する複数の蓄積容量と、前記画素電極に接続されたスイッチング素子と、信号の読み出し時にゲートバスラインを介して各スイッチング素子を順次オンとするゲートドライバと、前記各蓄積容量に蓄積された電荷信号をデータバスラインを介して読み出すデータ集積部と、を備えた二次元アレイＸ線検出器の検査方法において、前記共通電極によるバイアス電圧の付与と逆バイアス電圧の付与とを複数回繰り返すバイアス電圧工程と、Ｘ線を照射しない状態における各画素の画素値を測定する暗電流値測定工程と、前記暗電流値測定工程で測定した各画素の画素値に基づいて欠損画素を識別する欠損画素識別工程と、前記欠損画素識別工程において識別した欠損画素の総数または欠損画素塊の大きさに基づいて二次元アレイＸ線検出器の適否を判定する判定工程とを備えたことを特徴とする。【００１１】
請求項４に記載の発明は、請求項３に記載の発明において、前記バイアス電圧工程におけるバイアス電圧を付与する時間と逆バイアス電圧を付与する時間は、欠損画素の総数または欠損画素塊の大きさの変化を経時的に測定することにより、前記変換膜の電荷状態が安定する期間として予め設定した時間である。【００１２】
請求項５に記載の発明は、請求項１乃至請求項４のいずれかに記載の発明において、前記判定工程においては、前記欠損画素織別工程で識別した欠損画素に基づいて欠損マップを作成し、この欠損マップに基づいて二次元アレイＸ線検出器の適否を判定する。【００１３】
請求項６に記載の発明は、請求項５に記載の発明において、前記バイアス電圧工程の前に、初期の欠損マップを作成する初期欠損マップ作成工程をさらに備え、前記判定工程においでは、前記欠損画素織別工程で識別した欠損画素に基づいて作成した欠損マップと前記初期欠損マップ作成工程で作成した初期の欠損マップとを比較することにより二次元アレイＸ線検出器の適否を判定する。【００１４】
請求項７に記載の発明は、請求項１乃至請求項４いずれかに記載の発明において、前記暗電流値測定工程においては、前記変換膜にＸ線を照射しない状態で、前記スイッチング素子を順次オンとして各画素の電荷信号を検出する。【００１５】
請求項８に記載の発明は、請求項１乃至請求項８のいずれかに記載の発明において、前記バイアス電圧工程においては、前記変換膜を加熱する。
【発明の効果】
【００１６】
請求項１および請求項２に記載の発明によれば、共通電極によるバイアス電圧の付与と付与の停止とを複数回繰り返すことにより、変換膜にストレスをかけることで、欠損画素の成長を促すことができる。このため、短時間でその数や大きさが大きくなる成長性を有する欠損画素を識別することができ、Ｘ線撮影に適さない二次元アレイＸ線検出器を認識することが可能となる。【００１７】
請求項３および請求項４に記載の発明によれば、共通電極によるバイアス電圧の付与と逆バイアス電圧の付与とを複数回繰り返すことにより、変換膜にストレスをかけることで、欠損画素の成長をより短時間の間に促すことができる。このため、短時間でその数や大きさが大きくなる成長性を有する欠損画素を識別することができ、Ｘ線撮影に適さない二次元アレイＸ線検出器を認識することが可能となる。【００１８】
請求項５に記載の発明によれば、欠損マップに基づいて欠損画素の総数または欠損画素塊の大きさを認定することができ、これにより、短時間でその数や大きさが大きくなる成長性を有する欠損画素を識別することができ、Ｘ線撮影に適さない二次元アレイＸ線検出器を認識することが可能となる。【００１９】
請求項６に記載の発明によれば、欠損画素織別工程で識別した欠損画素に基づいて作成した欠損マップと初期欠損マップ作成工程で作成した初期の欠損マップとを比較することにより判定を行うことから、短時間でその大きさが大きくなる成長性を有する欠損画素を、他の欠損画素と区別してより正確に検出することが可能となる。【００２０】
請求項７に記載の発明によれば、変換膜にＸ線を照射しない状態でスイッチング素子を順次オンとして各画素の電荷信号を検出することにより、暗電流値を正確に測定することが可能となる。【００２１】
請求項８に記載の発明によれば、バイアス電圧工程において変換膜を加熱することから、変換膜の荷電状態が安定するまでの期間を短くすることができる。このため、バイアス電圧工程を短時間で完了することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】この発明を適用するＸ線撮影装置の概要図である。
【図２】フラットパネルディテクタ４の概要図である。
【図３】フラットパネルディテクタ４を側面視した等価回路である。
【図４】フラットパネルディテクタ４を平面視した等価回路である。
【図５】この発明に係る二次元アレイＸ線検出器の検査方法を示すフローチャートである。
【図６】この発明の第１実施形態に係るバイアス電圧工程を示すフローチャートである。
【図７】バイアス電圧の付与と停止を行ったときの変換膜４３の様子を示す概要図である。
【図８】バイアス電圧の付与と停止を行ったときの変換膜４３の様子を示す概要図である。
【図９】この発明の第２実施形態に係るバイアス電圧工程を示すフローチャートである。
【図１０】この発明の第３実施形態に係るバイアス電圧工程を示すフローチャートである。
【発明を実施するための形態】
【００２３】
以下、この発明の実施の形態を図面に基づいて説明する。まず、この発明に係る二次元アレイＸ線検出器としてのフラットパネルディテクタ４を適用したＸ線撮影装置の構成について説明する。図１は、この発明に係るフラットパネルディテクタ４を適用したＸ線撮影装置の概要図である。
【００２４】
このＸ線撮影装置は、被検体である被検者１を載置するテーブル２と、Ｘ線管３と、フラットパネルディテクタ４と、Ａ／Ｄ変換器５と、画像処理部６１および演算部６２を備えた制御部６と、記憶部６３と、キーボード等の入力部６４と、ＣＲＴ等の表示部６５と、Ｘ線管３に付与する管電圧等を制御するＸ線管制御部７とを備える。
【００２５】
このＸ線撮影装置は、Ｘ線管３からテーブル２上の被検者１に向けてＸ線を照射し、被検者１を通過したＸ線をフラットパネルディテクタ４により検出し、画像処理部６１において検出されたＸ線を画像処理し、画像処理されたＸ線による映像信号を利用して表示部６５にＸ線透視像を表示する構成を有する。
【００２６】
次に、フラットパネルディテクタ４の構成について説明する。図２は、フラットパネルディテクタ４の概要図である。
【００２７】
図２に示すように、このフラットパネルディテクタ４は、ガラス基板４１とＴＦＴ（薄膜トランジスタ）４２とから構成される基板８１と、この基板８１上に蒸着されたａ−Ｓｅ等の変換膜４３と、この変換膜４３上に配置された共通電極４４とを備える。変換膜４３の両面には、キャリア選択性の高抵抗膜８２が形成されている。また、変換膜４３および共通電極４４は、絶縁性の補助板８３とスペーサ８４とにより取り囲まれており、絶縁性の補助板８３と、スペーサ８４と、基板８１とにより形成された空間には、エポキシ樹脂等の硬化性合成樹脂が充填されている。
【００２８】
図３は、フラットパネルディテクタ４を側面視した等価回路である。また、図４は、フラットパネルディテクタ４を平面視した等価回路である。なお、図３および図４においては、キャリア選択性の高抵抗膜８２の図示を省略している。
【００２９】
フラットパネルディテクタ４は、上述したように、ガラス基板４１と、このガラス基板４１上に形成されたＴＦＴ４２と、このＴＦＴ４２上に蒸着されたａ−Ｓｅ等の変換膜４３と、この変換膜４３上に配置された共通電極４４とを備える。ＴＦＴ４２には、縦横のマトリックス状、すなわち、二次元アレイ状の配置で、電荷収集電極である画素電極４５が配設されている。この画素電極４５は、例えば、行列方向に１０２４個×１０２４個配置されている。図３および図４においては、行列方向に３個×３個配置した場合を模式的に示している。各画素電極４５には、スイッチング素子４６と、静電容量（キャパシタ）４７とが接続されている。
【００３０】
各画素電極４５は、各スイッチング素子４６のソースＳに接続されている。図４に示すゲートドライバ５１には、複数本のゲートバスライン５２が接続されており、これらのゲートバスライン５２はスイッチング素子４６のゲートＧに接続されている。一方、図４に示すように、電荷信号を収集して１つに出力するマルチプレクサ５３には、増幅器５４を介して複数本のデータバスライン５５が接続されており、これらのデータバスライン５５は、各スイッチング素子４６のドレインＤに接続されている。
【００３１】
このフラットパネルディテクタ４においては、被検者１を通過したＸ線像が変換膜４３上に投影されると、像の濃淡に比例した電荷信号（キャリア）が変換膜４３内に発生する。この電荷信号は、二次元アレイ状に配置された画素電極４５により収集され、静電容量４７に蓄積される。そして、共通電極４４によりバイアス電圧を付与した状態で、ゲートドライバ５１によりゲートバスライン５２に電圧を印加することにより、各スイッチング素子４６のゲートＧがオン状態となる。これにより、静電容量４７に蓄積された電荷信号は、スイッチング素子４６におけるソースＳとドレインＤとを介して、データバスライン５５に読み出される。各データバスライン５５に読み出された電荷信号は、増幅器５４で増幅され、マルチプレクサ５３で１つの電荷信号にまとめられて出力される。この電荷信号は、Ａ／Ｄ変換器５でディジタル化され、Ｘ線検出信号として図１に示す制御部６に出力される。
【００３２】
このような構成を有するフラットパネルディテクタ４においては、変換膜４２やキャリア選択性の高抵抗膜８２の特性から、製造プロセスにおいて欠損画素が発生する場合がある。そして、これらの欠損画素の一部は、フラットパネルディテクタ４を使用している間にその大きさが急激に成長する。本発明においては、共通電極４４に対して繰り返しバイアス電圧を付与することによって、フラットパネルディテクタ４に存在する欠損が、このような成長性の欠損であるか否かを判定している。
【００３３】
以下、この発明に係る二次元アレイＸ線検出器の検査方法について説明する。図５は、この発明に係る二次元アレイＸ線検出器の検査方法を示すフローチャートである。
【００３４】
この発明に係る二次元アレイＸ線検出器の検査方法においては、最初に、各画素の暗電流値を測定する（ステップＳ１）。このときには、フラットパネルディテクタ４における変換膜４３にＸ線を照射しない状態で、スイッチング素子４６を順次オンとすることにより、フラットパネルディテクタ４の各画素の電荷信号を画素値として検出する。このときの各画素の画素値は、暗電流値として記憶される。なお、正常な画素の画素値も予め記憶されている。
【００３５】
全ての画素について暗電流値の測定が完了すれば（ステップＳ２）、フラットパネルディテクタ４における各画素毎に、Ｘ線を照射しない状態における各画素の画素値である暗電流値と正常な画素の画素値とを比較することにより、初期の欠損マップを作成する（ステップＳ３）。この場合には、例えば、各画素の暗電流値が正常な画素の画素値の２倍以上となる画素を、欠損画素として判定し、これらの欠損画素の位置等がマップ化されて、初期の欠損マップとして記憶される。
【００３６】
ここで、一般的なフラットパネルディテクタ４の正常画素の暗電流値は、おおよそ２ピコアンペアである。このため、欠損画素の判定は、例えば、暗電流値が４ピコアンペア以上であるか否かを基準とする。
【００３７】
この段階において、欠損画素の総数が予め設定した基準値を超えた場合、または、欠損画素塊の大きさが予め設定した基準値を超えた場合においては、そのフラットパネルディテクタ４は、不良品として認定され（ステップＳ４）、廃棄または再利用される（ステップＳ１１）。
【００３８】
次に、バイアス電圧工程を実行する（ステップＳ５）。このバイアス電圧工程は、図６に示すサブルーチンにより実行される。図６は、この発明の第１実施形態に係るバイアス電圧工程を示すフローチャートである。
【００３９】
このバイアス電圧工程においては、最初に、バイアス電圧を付与する（ステップＳ５１１）。このバイアス電圧の付与は、図２および図３に示す共通電極４４により実行される。そして、バイアス電圧の付与時間が経過すれば（ステップＳ５１２）、バイアス電圧の付与を停止する（ステップＳ５１３）。次に、バイアス電圧の付与の停止時間が経過するのを待つ（ステップＳ５１４）。そして、このバイアス電圧の付与と付与の停止とを、予め設定した回数だけ繰り返す（ステップＳ５１５）。
【００４０】
図７および図８は、バイアス電圧の付与と停止を行ったときの変換膜４３の様子を示す概要図である。なお、この図において符号７１は欠損を示し、符号７２はキャリア（正孔）を示し、符号７３はキャリアトラップを示している。
【００４１】
バイアス電圧を付与した直後は、図７（ａ）に示すように、キャリアトラップ７３が存在しないために、キャリア電流が多量に流れる。しかしながら、図７（ｂ）に示すように、徐々に変換膜４３内にキャリアトラップ７３が発生し、キャリア電流が制限される。この状態でバイアス電流の付与を停止すれば、図８（ａ）に示すように、徐々にキャリアトラップ７３が解消する。すなわち、変換膜４３内のキャリアトラップがキャリア７２を放出するまでには、所定の時間を要する。
【００４２】
バイアス電圧を付与し、または、その付与を停止して変換膜４３内部の荷電状態が安定するまでの過渡状態の期間においては、変換膜４３の内部の不均一な部分や、キャリア選択制の高抵抗膜層８２に高電圧が集中し、定常状態よりも激しいストレスが変換膜４３にかかる。このストレスに耐えられない領域は、部分放電して暗電流が異常に流れる欠損画素となる。暗電流の電流値が静電容量４７の容量を超えた場合には、周囲の画素に電荷が溢れて数画素の大きさを持つ欠損画素塊となる。
【００４３】
ここで、上述したように、バイアス電圧を付与し、あるいは、その付与を停止してから一定の時間が経過しなければ、変換膜４３内の荷電状態は安定しないことから、荷電状態が安定するまでの期間よりもバイアス電圧のオンオフ期間の方が短ければ、上述したストレスを付与して試験したことにはならない。このため、典型的なフラットパネルディテクタ４の欠損画素の総数と欠損画素塊の大きさとの変化を予め調べることで、変換膜４３内での荷電状態が安定するまでの時間を求め、この時間よりもバイアス電圧のオンオフ期間を長くすることにより、ストレスによる欠損画素の発生を正確に検出することが可能となる。
【００４４】
変換膜４３としてアモルファス・セレンを使用し、キャリア選択性の高抵抗膜層８２としてＳｂ２Ｓ３（二硫化アンチモン）を使用した場合において、上述したバイアス電圧のオンオフ期間を決定するため、総画素数約９００万個のうち、欠損画素塊がＡ、Ｂ、Ｃの三個、欠損画素の総数が７０００個程度存在するフラットパネルディテクタ４を用いて実験を行った。
【００４５】
下記の表１は、バイアス電流の付与を開始した後の経過時間と欠損の状況を示すグラフである。すなわち、７日間バイアス電圧を付与せずに変換膜４３の内部の荷電状態を十分安定させておいたフラットパネルディテクタ４に対して、通常の使用時と同様のバイアス電圧を付与し、そのままの状態で直後（１．５分後）、６０分経過後、１２０分経過後と、６０分間隔で欠損画素塊のサイズの変化と欠損画素の画素数を測定した。下記の表１からも明らかなように、バイアス電圧を付与した直後は、キャリアトラップが無いため過渡電流が流れて欠損画素塊および欠損画素数は大きな値を示すが、約６０分が経過することにより安定する。この結果から、各フラットパネルディテクタ４の個体差を考慮し、バイアス電圧の付与時間を９０分程度とすることが適当であることが判明した。
【００４６】
【表１】
2011111590.tif 000003
【００４７】
下記の表２は、バイアス電流の付与を停止した後の経過時間と欠損の状況を示すグラフである。すなわち、９０分以上バイアス電圧を付与することにより、変換膜４３の内部の荷電状態を十分安定させておいたフラットパネルディテクタ４に対して、バイアス電圧を停止した後、１０分間隔で欠損画素塊のサイズの変化と欠損画素の画素数を測定した。下記の表２からも明らかなように、欠損画素塊および欠損画素数は約６０分が経過することにより安定する。この結果から、各フラットパネルディテクタ４の個体差を考慮し、バイアス電圧の付与の停止時間を９０分程度とすることが適当であることが判明した。
【００４８】
【表２】
2011111590.tif 000004
【００４９】
そして、上述した９０分のバイアス電圧の付与と９０分のバイアス電圧の付与停止を繰り返して欠損画素塊および欠損画素数が安定するまでの回数を求めたところ、個体差を考慮したとしても、これを２４回程度繰り返すことにより、欠損画素塊および欠損画素数が変化するか否かを確認できることが判明した。
【００５０】
再度、図５を参照して、上述したバイアス電圧工程が終了したら、再度、各画素の暗電流値を測定する（ステップＳ６）。このときにも、フラットパネルディテクタ４における変換膜４３にＸ線を照射しない状態で、スイッチング素子４６を順次オンとすることにより、フラットパネルディテクタ４の各画素の電荷信号を画素値として検出する。
【００５１】
全ての画素について暗電流値の測定が完了すれば（ステップＳ７）、フラットパネルディテクタ４における各画素毎に、Ｘ線を照射しない状態における各画素の画素値である暗電流値と正常な画素の画素値とを比較することにより、欠損マップを作成する（ステップＳ８）。この場合にも、例えば、各画素の暗電流値が正常な画素の画素値の２倍以上となる画素を、欠損画素として判定し、これらの欠損画素の配置等がマップ化されて記憶される。
【００５２】
次に、この欠損マップとステップＳ３で作成した初期の欠損マップとを比較することにより（ステップＳ９）、欠損画素塊と欠損画素数の成長度を判定する（ステップＳ１０）。すなわち、欠損画素塊の大きさが成長しているか、あるいは、欠損画素の総数が増加しているかを、その成長度として判定する。
【００５３】
そして、その成長度が一定以下のときには、そのフラットパネルディテクタ４は使用に適したものと判断される（ステップＳ１１）。また、その成長度が一定以上のときには、そのフラットパネルディテクタ４は使用に適さないものとして、廃棄または再利用される（ステップＳ１１）。さらに、その成長度が中間値をとった場合には、そのフラットパネルディテクタ４は、再検査される（ステップＳ１１）。
【００５４】
以上のように、この発明に係る二次元アレイＸ線検出器の検査方法によれば、共通電極４４によるバイアス電圧の付与と付与の停止とを複数回繰り返すことにより、変換膜４３にストレスをかけることで、欠損画素の成長を促すことができる。このため、短時間でその数や大きさが大きくなる成長性を有する欠損画素を識別することができ、Ｘ線撮影に適さないフラットパネルディテクタ４を認識することが可能となる。
【００５５】
次に、この発明の他の実施形態について説明する。図９は、この発明の第２実施形態に係るバイアス電圧工程を示すフローチャートである。
【００５６】
上述した第１実施形態に係るバイアス電圧工程においては、バイアス電圧の付与と付与の停止とを複数回繰り返している。これに対して、この第２実施形態に係るバイアス電圧工程においては、バイアス電圧の付与と逆バイアス電圧の付与とを複数回繰り返す構成となっている。
【００５７】
すなわち、図９に示すように、この第２実施形態に係るバイアス電圧工程においては、最初に、第１実施形態の場合と同様、バイアス電圧を付与する（ステップＳ５２１）。このバイアス電圧の付与は、図２および図３に示す共通電極４４により実行される。そして、バイアス電圧の付与時間が経過すれば（ステップＳ５２２）、次に逆バイアス電圧を付与する（ステップＳ５２３）。この逆バイアス電圧とは、バイアス電圧が正の電圧である場合に、負の電圧を付与することを言う。この逆バイアス電圧の付与は、図２および図３に示す共通電極４４により実行される。次に、逆バイアス電圧の付与時間が経過するのを待つ（ステップＳ５２４）。そして、このバイアス電圧の付与と逆バイアス電圧の付与とを、予め設定した回数だけ繰り返す（ステップＳ５２５）。
【００５８】
この第２実施形態に係るバイアス電圧工程においても、バイアス電圧を付与した直後は、図７（ａ）に示すように、キャリアトラップ７３が存在しないために、キャリア電流が多量に流れる。しかしながら、図７（ｂ）に示すように、徐々に変換膜４３内にキャリアトラップ７３が発生し、キャリア電流が制限される。この状態で逆バイアス電圧を付与すれば、図８（ｂ）に示すように、キャリア７２が強制的に注入されることになり、キャリアトラップ７３が一気に中和されて解消する。
【００５９】
下記の表３は、逆バイアス電圧を付与した後の経過時間と欠損の状況を示すグラフである。すなわち、下記の表２からも明らかなように、欠損画素塊および欠損画素数は逆バイアス電圧を付与してから約１０分が経過することにより安定する。この結果から、各フラットパネルディテクタ４の個体差を考慮し、逆バイアス電圧の付与時間を１５分程度とすることが適当であることが判明した。
【００６０】
【表３】
2011111590.tif 000005
【００６１】
以上のように、この発明の第２実施形態に係る二次元アレイＸ線検出器の検査方法によれば、共通電極４４によるバイアス電圧の付与と逆バイアス電圧の付与とを複数回繰り返すことにより、変換膜４３にストレスをかけることで、欠損画素の成長を促すことができる。このため、短時間でその数や大きさが大きくなる成長性を有する欠損画素を識別することができ、Ｘ線撮影に適さないフラットパネルディテクタ４を認識することが可能となる。このとき、逆バイアス電圧の付与により、フラットパネルディテクタ４内の電荷状態が安定するまでの時間を短縮することができるので、検査に要する時間を短縮することが可能となる。
【００６２】
なお、このときのバイアス電圧としては、例えば、フラットパネルディテクタ４を通常使用するときのバイアス電圧とし、逆バイアス電圧としては、その絶対値がバイアス電圧と同等、あるいは、それより小さい電圧とすることができる。例えば、バイアス電圧を＋１００００ボルトとし、逆バイアス電圧を−５０００ボルトとしてもよい。
【００６３】
次に、この発明の他のさらに他の実施形態について説明する。図１０は、この発明の第３実施形態に係るバイアス電圧工程を示すフローチャートである。
【００６４】
この第３実施形態に係るバイアス電圧工程においては、第１実施形態に係るバイアス電圧工程におけるバイアス電圧の付与と付与の停止とを複数回繰り返す間に、フラットパネルディテクタ４における変換膜４３等を加熱する構成となっている。
【００６５】
すなわち、この第３実施形態に係るバイアス電圧工程においては、最初に、フラットパネルディテクタ４を加熱する（ステップＳ５３１）。しかる後、バイアス電圧を付与する（ステップＳ５３２）。そして、バイアス電圧の付与時間が経過すれば（ステップＳ５３３）、バイアス電圧の付与を停止する（ステップＳ５３４）。次に、バイアス電圧の付与の停止時間が経過するのを待つ（ステップＳ５３５）。そして、このバイアス電圧の付与と付与の停止とを、予め設定した回数だけ繰り返す（ステップＳ５３６）。バイアス電圧の付与と付与の停止とが予め設定した回数だけ完了すれば、フラットパネルディテクタ４への加熱を停止する。
【００６６】
一般に、変換膜４３中のキャリアトラップ７３のキャリア７２の放出時間は温度に依存し、この温度が高いほどキャリア７２の放出時間が短時間となることが知られている。このため、フラットパネルディテクタ４の検査環境の温度を上げること等により変換膜４３を加熱することで、フラットパネルディテクタ４内の電荷状態が安定するまでの時間を短縮することができるので、検査に要する時間を短縮することが可能となる。
【００６７】
なお、この第３実施形態においては、第１実施形態のようにバイアス電圧の付与と付与の停止とを複数回繰り返すときに変換膜４３を加熱しているが、第２実施形態のようにバイアス電圧の付与と逆バイアス電圧の付与とを複数回繰り返すときに変換膜４３を加熱するようにしてもよい。
【００６８】
上述した実施形態においては、いずれも、欠損画素の判定時に比較の基準となる暗電流値は、正常な画素の暗電流値を基準として、予め、オペレータが入力部６４を利用して入力し、記憶部６３に記憶させている。しかしながら、フラットパネルディテクタ４の全画素の暗電流値の平均値を、正常な画素の暗電流値としてもよい。
【００６９】
また、上述した実施形態においては、いずれも、Ｘ線撮影装置に使用するフラットパネルディテクタ４にこの発明を適用した場合について説明したが、Ｘ線に感応する変換膜を備えたその他の二次元アレイＸ線検出器に対してもこの発明を適用することが可能である。
【符号の説明】
【００７０】
１      被検者
２      テーブル
３      Ｘ線管
４      フラットパネルディテクタ
６      制御部
７      Ｘ線管制御部
４１    ガラス基板
４２    ＴＦＴ
４３    変換膜
４４    共通電極
４５    画素電極
４６    スイッチング素子
４７    静電容量
５１    ゲートドライバ
５２    ゲートバスライン
５３    マルチプレクサ
５４    増幅器
５５    データバスライン
６１    画像処理部
６２    演算部
６３    記憶部
６４    入力部
６５    表示部
７１    欠損
７２    キャリア
７３    キャリアトラップ
８２    キャリア選択性の高抵抗膜
【図１】
2011111590.tif 000006
【図２】
2011111590.tif 000007
【図３】
2011111590.tif 000008
【図４】
2011111590.tif 000009
【図５】
2011111590.tif 000010
【図６】
2011111590.tif 000011
【図７】
2011111590.tif 000012
【図８】
2011111590.tif 000013
【図９】
2011111590.tif 000014
【図１０】
2011111590.tif 000015
【手続補正書】
【提出日】平成24年4月26日(2012.4.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
請求項５に記載の二次元アレイＸ線検出器の検査方法において、
前記バイアス電圧工程の前に、初期の欠損マップを作成する初期欠損マップ作成工程をさらに備え、
前記判定工程においては、前記欠損画素織別工程で識別した欠損画素に基づいて作成した欠損マップと前記初期欠損マップ作成工程で作成した初期の欠損マップとを比較することにより二次元アレイＸ線検出器の適否を判定する二次元アレイＸ線検出器の検査方法。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
請求項１乃至請求項７のいずれかに記載の二次元アレイＸ線検出器の検査方法において、
前記バイアス電圧工程においては、前記変換膜を加熱する二次元アレイＸ線検出器の検査方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
請求項６に記載の発明は、請求項５に記載の発明において、前記バイアス電圧工程の前に、初期の欠損マップを作成する初期欠損マップ作成工程をさらに備え、前記判定工程においては、前記欠損画素織別工程で識別した欠損画素に基づいて作成した欠損マップと前記初期欠損マップ作成工程で作成した初期の欠損マップとを比較することにより二次元アレイＸ線検出器の適否を判定する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
請求項８に記載の発明は、請求項１乃至請求項７のいずれかに記載の発明において、前記バイアス電圧工程においては、前記変換膜を加熱する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
このような構成を有するフラットパネルディテクタ４においては、変換膜４３やキャリア選択性の高抵抗膜８２の特性から、製造プロセスにおいて欠損画素が発生する場合がある。そして、これらの欠損画素の一部は、フラットパネルディテクタ４を使用している間にその大きさが急激に成長する。本発明においては、共通電極４４に対して繰り返しバイアス電圧を付与することによって、フラットパネルディテクタ４に存在する欠損が、このような成長性の欠損であるか否かを判定している。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
バイアス電圧を付与し、または、その付与を停止して変換膜４３内部の荷電状態が安定するまでの過渡状態の期間においては、変換膜４３の内部の不均一な部分や、キャリア選択性の高抵抗膜層８２に高電圧が集中し、定常状態よりも激しいストレスが変換膜４３にかかる。このストレスに耐えられない領域は、部分放電して暗電流が異常に流れる欠損画素となる。暗電流の電流値が静電容量４７の容量を超えた場合には、周囲の画素に電荷が溢れて数画素の大きさを持つ欠損画素塊となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
次に、この発明のさらに他の実施形態について説明する。図１０は、この発明の第３実施形態に係るバイアス電圧工程を示すフローチャートである。
【国際調査報告】
2011111590.tif 000016
2011111590.tif 000017
2011111590.tif 000018
2011111590.tif 000019