(57)【要約】  自然エネルギー発電機の出力における最大電力点を安価な構成で追跡する。本電力変換装置は、最大電力点を有する直流電源からの出力電圧をＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路と、Ｄ／Ｄコンバータ回路の出力電圧に応じた電圧の出力信号を出力する電圧検出回路と、電圧検出回路の出力信号の電圧と基準電圧との差に応じて、Ｄ／Ｄコンバータ回路を制御する定電圧制御回路と、定電圧制御回路による制御にも拘わらず電圧検出回路の出力信号の電圧が低下すると、電圧検出回路の出力信号の電圧と基準電圧との電位差を強制的に狭める動作をタイマー設定時間の間実施する調整回路とを有する。
2011148828.tif 000002
【特許請求の範囲】
【請求項１】
最大電力点を有する直流電源からの出力電圧をＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路と、
前記Ｄ／Ｄコンバータ回路の出力電圧に応じた電圧の出力信号を出力する電圧検出回路と、
前記電圧検出回路の出力信号の電圧と基準となる目標電圧との差に応じて、前記Ｄ／Ｄコンバータ回路を制御する定電圧制御回路と、
前記定電圧制御回路による制御にも拘わらず前記電圧検出回路の出力信号の電圧が低下すると、前記電圧検出回路の出力信号の電圧と前記目標電圧との電位差を強制的に狭める動作をタイマー設定時間の間、実施する調整回路と、
を有する電力変換装置。
【請求項２】
前記調整回路が、
前記Ｄ／Ｄコンバータ回路に含まれるスイッチのスイッチングを制御する信号のデューティー比が検出レベルに達した状態を検出するデューティー比最大検出回路と、
前記デューティー比最大検出回路からの検出信号に応じて、前記タイマー設定時間の間、前記電圧検出回路の出力信号の電圧を上昇させる動作又は前記目標電圧を低下させる動作を行う電圧調整回路と、
を有する請求項１記載の電力変換装置。
【請求項３】
前記電圧調整回路が、
前記デューティー比最大検出回路からの検出信号に応じて、前記タイマー設定時間の間、放電回路からの放電に切り換える回路
を含む請求項２記載の電力変換装置。
【請求項４】
前記電圧調整回路が、
前記電圧検出回路の出力信号の極性を反転させる第１の反転回路と、
前記第１の反転回路の出力信号の電圧を、前記デューティー比最大検出回路からの検出信号に応じて、前記タイマー設定時間の間、引き下げる反転信号調整回路と、
前記反転信号調整回路によって電圧が引き下げられた前記第１の反転回路の出力信号の極性を反転させる第２の反転回路と、
を有する請求項２記載の電力変換装置。
【請求項５】
前記電圧検出回路の出力信号の電圧の増加に応じて前記検出レベルを上昇させ、
前記電圧検出回路の出力信号の電圧の減少に応じて前記検出レベルを下降させる
検出レベル補正回路をさらに有する
請求項２乃至４のいずれか１つ記載の電力変換装置。
【請求項６】
前記電圧検出回路の出力信号の電圧の増加に応じて前記タイマー設定時間が短くなるように、さらに、前記電圧検出回路の出力信号の電圧の減少に応じて前記タイマー設定時間が長くなるように、前記タイマー設定時間を変化させるタイマー設定時間補正回路
をさらに有する請求項１乃至５のいずれか１つ記載の電力変換装置。
【請求項７】
前記直流電源からの出力電圧に応じた電圧の出力信号を出力する第２電圧検出回路と、
前記第２電圧検出回路からの出力信号の電圧の増加に応じて前記検出レベルを上昇させ、前記第２電圧検出回路からの出力信号の電圧の減少に応じて前記検出レベルを下降させる第２検出レベル補正回路と、
をさらに有する請求項２乃至４のいずれか１つ記載の電力変換装置。
【請求項８】
請求項１乃至７のいずれか１つの記載の複数の電力変換装置と、
複数の直流電源と、
を有し、
前記複数の直流電源に含まれる一つの直流電源と前記複数の電力変換装置に含まれる一つの電力変換装置とが１対１で接続されており、前記複数の電力変換装置の出力が接続されている
電力システム。
【請求項９】
請求項１乃至７のいずれか１つの記載の複数の電力変換装置と、
複数の直流電源と、
を有し、
前記複数の直流電源に含まれる一つの直流電源と前記複数の電力変換装置に含まれる一つの電力変換装置とが１対１で接続されており、
前記電力変換装置の正極側出力を上位の前記電力変換装置の負極側出力に接続し、前記電力変換装置の負極側出力を下位の前記電力変換装置の正極側出力に接続し、最上位の前記電力変換装置の正極側出力を負荷側に接続し、最下位の前記電力変換装置の負極側出力を接地する
電力システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、最大電力点を有する直流電源に対する電力変換装置に関する。
【背景技術】
【０００２】
図１（ａ）に一般的な太陽電池の出力電流−出力電圧特性、図１（ｂ）に出力電流−出力電力特性を示す。図１（ａ）に示すように、太陽電池の出力電圧は、出力電流が増加すると徐々に減少するが、出力電流が所定の値を超えると急激に減少するような特性を有している。このような特性から、図１（ｂ）に示すように、出力電力Ｐ（＝出力電圧Ｖ×出力電流Ｉ）は、出力電流が所定の値になるまでは増加するが、所定の値を超えると急激に減少する。電圧を基準に考えた場合にも、所定の電圧値を超えると急激に出力電力Ｐが減少することになる。【０００３】
このような特性を有する太陽電池などの直流電源から出力される電力を効率的に利用するためには、電力極大値である最大電力点において蓄電池などの負荷に電力を伝えることが必要となる。すなわち、最大電力点追跡（Maximum Power Point Tracking）制御が必要となり、そのための技術が幾つか存在している。【０００４】
例えば特開昭６３−５７８０７号公報には、太陽電池の出力電圧と出力電流を検出し、出力電圧の微分値を利用した最大点追尾方法が開示されている。この技術は、最大電力点での微分値がゼロであることを利用する方法で、現動作点での制御信号に微少変位を与えたときの電圧及び電流を検出し、アナログデジタル（Ａ／Ｄ）変換した後、演算により電力の微分値を求め、この電力の微分値がゼロになるように制御する。この技術には、Ａ／Ｄ変換や演算のためにマイコンやＤＳＰ(Digital Signal Processor）が必要となるため、高価となる。【０００５】
また、特開昭６２−８５３１２号公報には、いわゆる山登り法での最大電力点追尾方法が開示されている。この方法は、２点の電圧及び電流値を測定し、各点での電力を算出した後、電力値を比較し、電力値が大きい方に制御点を移動して行き、制御点移動方向が交互に上昇下降する点で安定させる制御方法である。この制御方法では、制御点の移動量分、最大電力点を挟んで、変動をし続けることになり、移動量を大きく出来ない。また、移動量を小さくしすぎると、最大電力点付近まで制御点を移動するのに時間がかかり、太陽電池の出力電力特性の変化に追従できなくなってしまう。【０００６】
さらに、特開平７−０７２９４１号公報では、３点以上の電圧電流点を検出しそれぞれの電力を算出した後近似式にて最大電力点を推測し、この推測点で制御する方法が開示されている。この方法は、太陽電池の特性変化に従って、３点以上の電圧電流値から各々の電力を算出し、近似式で暫定最大電力点を見つけ出す手法である。しかし、この方法によれば、少なくとも１点の電圧電流点が最大電力点を越えたところの点であり、且つ少なくとも１点の電圧電流点が最大電力点を越えていないところの点である必要がある。従って、このような電圧電流点に制御点を移動させる必要があり、そのための制御回路が複雑且つ高価になる。【０００７】
また、特開平７−１２９２６４号公報には、太陽電池の出力電圧と電力変換部の出力電流の変動傾向から動作点位置を検出して最大電力点を追尾する方法が開示されている。この方法では、太陽電池の出力電圧と電力変換部の出力電流の変動傾向から、電力変換部を制御する指令値に対し、ΔＶだけ増減させるため、電力変換部の出力変化量は、デジタル的な変動をすることになる。このことは、太陽電池の、日射量変化等による特性変化に対し、ΔＶが大きければ、電力変換部の出力変化量が大きくなるためばたつきが発生し、ΔＶが小さければ、安定するのに時間がかかることになり、固定のΔＶでは、素早く且つ安定に制御できないという問題がある。また、変動傾向から太陽電池の動作位置を検出した後、指令値を変化させるため、遅延が大きくなり応答性が悪い。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開昭６３−５７８０７号公報
【特許文献２】特開昭６２−８５３１２号公報
【特許文献３】特開平７−０７２９４１号公報
【特許文献４】特開平７−１２９２６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上で述べたように、従来技術には、気象状況等に応じて出力電力が変動する太陽電池や風力発電機などの直流電源の出力における最大電力点を高速に追跡する安価な電力変換装置は開示されていない。【００１０】
従って、本発明の目的は、気象状況等に出力電力が応じて変動する太陽電池や風力発電機などの直流電源の出力における最大電力点を追跡できる安価な電力変換装置を提供することである。【００１１】
また、本発明の他の目的は、気象状況等に応じて出力電力が変動する太陽電池や風力発電機などの直流電源の出力における最大電力点を高速に追跡できる電力変換装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の一側面に係る電力変換装置は、（Ａ）最大電力点を有する直流電源からの出力電圧をＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路と、（Ｂ）Ｄ／Ｄコンバータ回路の出力電圧に応じた電圧の出力信号を出力する電圧検出回路と、（Ｃ）電圧検出回路の出力信号の電圧と基準となる目標電圧との差に応じて、Ｄ／Ｄコンバータ回路を制御する定電圧制御回路と、（Ｄ）定電圧制御回路による制御にも拘わらず電圧検出回路の出力信号の電圧が低下すると、電圧検出回路の出力信号の電圧と目標電圧との電位差を強制的に狭める動作をタイマー設定時間の間実施する調整回路とを有する。【００１３】
最大電力点を有する直流電源の場合、定電圧制御回路が直流電源の電力供給能力を超えて電力を引き出そうとしてＤ／Ｄコンバータ回路を駆動すると、定電圧制御回路による制御にも拘わらずＤ／Ｄコンバータ回路の出力電圧が低下して、電圧検出回路の出力信号の電圧も低下する。このように電圧検出回路の出力信号の電圧が低下すると、上で述べたように調整回路が動作するので、定電圧制御回路は、自らの制御の効果が現れたと判断して、Ｄ／Ｄコンバータ回路の駆動を、電圧検出回路の出力信号の電圧低下前の状態程度に戻す。すなわち、Ｄ／Ｄコンバータ回路の目標出力電圧が引き下げられたような現象が生じて、直流電源から引き出す電力も直流電源の電力供給能力よりも減少するので、Ｄ／Ｄコンバータ回路の出力電圧は上昇することになる。このような動作が繰り返されて、最大電力点の追跡が行われる。また、このような回路は、安価な回路素子のみで構成することができる。なお、タイマー設定時間を適切に設定すれば、上記電位差を強制的に狭める幅も適切に設定され、最大電力点の高速な追跡が可能となる。【００１４】
また、上で述べた調整回路が、Ｄ／Ｄコンバータ回路に含まれるスイッチのスイッチングを制御する信号のデューティー比が検出レベルに達した状態を検出するデューティー比最大検出回路と、デューティー比最大検出回路からの検出信号に応じて、タイマー設定時間の間電圧検出回路の出力信号の電圧を上昇させる動作又は目標電圧を低下させる動作を行う電圧調整回路とを有するようにしてもよい。【００１５】
このようにデューティー比最大検出回路を導入することによって、直流電源から過剰に電力を引き出している状況を簡単に特定できるようになる。【００１６】
さらに、上で述べた電圧調整回路が、デューティー比最大検出回路からの検出信号に応じて、タイマー設定時間の間、放電回路からの放電に切り換える回路を有するようにしてもよい。放電回路の時定数によって滑らかに調整が行われる。【００１７】
また、上で述べた電圧調整回路が、電圧検出回路の出力信号の極性を反転させる第１の反転回路と、第１の反転回路の出力信号の電圧を、デューティー比最大検出回路からの検出信号に応じて、タイマー設定時間の間引き下げる反転信号調整回路と、反転信号調整回路によって電圧が引き下げられた第１の反転回路の出力信号の極性を反転させる第２の反転回路とを有するようにしてもよい。このようにすれば、電圧検出回路の出力信号の電圧を適切に調整することができるようになる。【００１８】
さらに、本電力変換装置は、電圧検出回路の出力信号の電圧の増加に応じて検出レベルを上昇させ、電圧検出回路の出力信号の電圧の減少に応じて検出レベルを下降させる検出レベル補正回路をさらに有するようにしてもよい。このようにすれば、直流電源の出力が変動する際にも、適切に最大電力点追跡が可能となる。【００１９】
また、本電力変換装置は、電圧検出回路の出力信号の電圧の増加に応じてタイマー設定時間が短くなるように、さらに、電圧検出回路の出力信号の電圧の減少に応じてタイマー設定時間が長くなるように、タイマー設定時間を変化させるタイマー設定時間補正回路をさらに有するようにしてもよい。このようにすれば、直流電源の出力が変動する際にも、適切に最大電力点追跡が可能となる。【００２０】
また、本電力変換装置は、直流電源からの出力電圧に応じた電圧の出力信号を出力する第２電圧検出回路と、第２電圧検出回路からの出力信号の電圧の増加に応じて検出レベルを上昇させ、第２電圧検出回路からの出力信号の電圧の減少に応じて検出レベルを下降させる第２検出レベル補正回路とをさらに有するようにしてもよい。このようにすれば、直流電源の出力が変動する際にも、正確に最大電力点追跡が可能となる。【００２１】
さらに、上で述べたような電力変換装置を複数備え、当該複数の電力変換装置に含まれる一つの電力変換装置と複数の直流電源に含まれる一つの直流電源とが、１対１で接続されており、複数の電力変換装置の出力が接続されている電力システムを採用するようにしても良い。このような電力システムであれば、各直流電源の状況に応じて電力変換制御が行われるようになるので、簡単な構成でシステム全体として効率的に制御が行えるようになる。なお、複数の電力変換装置のそれぞれの出力電流が加算されて、蓄電池や負荷などに供給される。【００２２】
さらに、上で述べたような電力変換装置を複数備え、当該複数の電力変換装置に含まれる一つの電力変換装置と複数の直流電源に含まれる一つの直流電源とが、１対１で接続されており、電力変換装置の正極側出力を上位の電力変換装置の負極側出力に接続し、電力変換装置の負極側出力を下位の電力変換装置の正極側出力に接続し、最上位の電力変換装置の正極側出力を負荷側に接続し、最下位の電力変換装置の負極側出力を接地するような電力システムを採用してもよい。このような電力システムであれば、各直流電源の状況に応じて電力変換制御が行われるようになるので、簡単な構成でシステム全体として効率的に制御が行えるようになる。なお、複数の電力変換装置のそれぞれの出力電圧は加算されて、蓄電池や負荷などに供給される。【００２３】
以下、上で述べた本発明の一側面をさらに具体的に説明するが、本発明は以下の説明に限定されるものではない。
【図面の簡単な説明】
【００２４】
【図１】図1(a)及び(b)は、太陽電池の特性を表す模式図である。
【図２】図2は、第１の実施の形態に係るシステムの機能ブロック図である。
【図３】図3は、第２の実施の形態に係るシステムの機能ブロック図である。
【図４】図4は、目標電圧調整回路の機能ブロック図である。
【図５】図5(a)及び(b)は、太陽電池の特性を表す模式図である。
【図６】図6(a)乃至(e)は、第２の実施の形態に係るシステムの動作を説明するための波形図である。
【図７】図7は、第２の実施の形態の実施例に係る回路例を示す図である。
【図８】図8は、第２の実施の形態の実施例に係る回路例を示す図である。
【図９】図9(a)乃至(h)は、第２の実施の形態の実施例の動作を説明するための波形図である。
【図１０】図10(a)乃至(k)は、第２の実施の形態の実施例の動作を説明するための波形図である。
【図１１】図11は、第３の実施の形態に係るシステムの機能ブロック図である。
【図１２】図12は、第３の実施の形態における補正指示回路の機能ブロック図である。
【図１３】図13(a)乃至(e)は、第３の実施の形態の実施例に係る回路の動作を表す波形図である。
【図１４】図14は、第３の実施の形態に係る回路例を示す図である。
【図１５】図15は、第３の実施の形態に係る回路例を示す図である。
【図１６】図16(a)乃至(h)は、第３の実施の形態に係る回路例の動作を説明するための波形図である。
【図１７】図17(a)乃至(k)は、第３の実施の形態に係る回路例の動作を説明するための波形図である。
【図１８】図18は、第４の実施の形態に係るシステムの機能ブロック図である。
【図１９】図19(a)及び(b)は、日照量によって太陽電池のＩ−Ｖ特性及びＩ−Ｐ特性が変化することを説明するための図である。
【図２０】図20は、最大電力とデューティー比との関係を表す図である。
【図２１】図21は、デューティー比と出力電圧Ｖpvと出力電流Ｉpvとの関係を説明するための図である。
【図２２】図22(a)及び(b)は、デューティー比と出力電圧Ｖpvと出力電流Ｉpvとの関係を説明するための図である。
【図２３】図23は、出力電圧検出回路の出力電圧Ｖo_fbとデューティー比の検出レベルに相当する電圧Ｖ_Dutyとの関係を表す図である。
【図２４】図24は、ＤｕｔｙＭａｘ検出レベル補正回路の機能ブロック図である。
【図２５】図25は、出力電圧検出回路の出力電圧Ｖo_fbとタイマー設定時間に対応する電圧Ｖ_timeとの関係を表す図である。
【図２６】図26は、目標電圧変更量補正回路の機能ブロック図である。
【図２７】図27(a)及び(b)は、日照量が減少する場合の動作を説明するための図である。
【図２８】図28(a)及び(b)は、日照量が増加する場合の動作を説明するための図である。
【図２９】図29は、第４の実施の形態に係る回路例を示す図である。
【図３０】図30は、第４の実施の形態に係る回路例を示す図である。
【図３１】図31は、第４の実施の形態に係る回路例を示す図である。
【図３２】図32は、第４の実施の形態に係る回路例を示す図である。
【図３３】図33(a)乃至(e)は、ＤｕｔｙＭａｘ検出レベル補正回路等の動作を説明するための図である。
【図３４】図34(a)乃至(c)は、ＤｕｔｙＭａｘ検出レベル補正回路等の動作を説明するための図である。
【図３５】図35(a)乃至(e)は、目標電圧変更量補正回路の動作を説明するための図である。
【図３６】図36(a)乃至(c)は、目標電圧変更量補正回路の動作を説明するための図である。
【図３７】図37は、第４の実施の形態の変形に係るシステムの機能ブロック図である。
【図３８】図38は、ＶpvとＶ_Dutyの関係を表す図である。
【図３９】図39は、Ｖpv_fbとＶ_Dutyの設定例を示す図である。
【図４０】図40は、第４の実施の形態の変形に係るシステムにおけるＤｕｔｙＭａｘ検出レベル補正回路の機能ブロック図である。
【図４１】図41は、第４の実施の形態の変形に係る回路例を示す図である。
【図４２】図42は、第４の実施の形態の変形におけるＤｕｔｙＭａｘ検出レベル補正回路の回路例を示す図である。
【図４３】図43(a)及び(c)は、第４の実施の形態の変形におけるＤｕｔｙＭａｘ検出レベル補正回路の動作を説明するための波形図である。
【図４４】図44は、第５の実施の形態に係るシステムの機能ブロック図である。
【図４５】図45は、第５の実施の形態に係るシステムにおけるＤｕｔｙＭａｘ検出レベル補正回路の機能ブロック図である。
【図４６】図46は、第５の実施の形態に係るシステムにおける補正指示量補正回路及び補正指示回路の機能ブロック図である。
【図４７】図47は、第５の実施の形態に係る回路例を示す図である。
【図４８】図48は、第５の実施の形態の変形に係るシステムの機能ブロック図である。
【図４９】図49は、第６の実施の形態に係るシステムの機能ブロック図である。
【図５０】図50は、第６の実施の形態に係るシステムにおける第２目標電圧変更量補正回路の機能ブロック図である。
【図５１】図51は、第６の実施の形態に係るシステムにおける第２目標電圧変更量補正回路の第１の例を示す図である。
【図５２】図52は、出力電圧検出回路の出力電圧Ｖo_fbとタイマー設定時間に対応する電圧Ｖ_timeとの関係を表す図である。
【図５３】図53(a)乃至(e)は、出力電圧検出回路の出力電圧Ｖo_fbが変化した場合の効果を説明するための図である。
【図５４】図54は、第６の実施の形態に係るシステムにおける第２目標電圧変更量補正回路の第２の例を示す図である。
【図５５】図55は、第６の実施の形態に係るシステムにおける第２目標電圧変更量補正回路の第３の例を示す図である。
【図５６】図56は、第６の実施の形態に係るシステムにおける第２目標電圧変更量補正回路の第４の例を示す図である。
【図５７】図57は、第７の実施の形態に係るシステムの機能ブロック図である。
【図５８】図58は、第８の実施の形態に係るシステムの機能ブロック図である。
【図５９】図59は、第２補正指示量補正回路の機能ブロック図である。
【図６０】図60は、第９の実施の形態に係るシステムの機能ブロック図である。
【図６１】図61は、複数の太陽電池及び電力変換装置を含む太陽電池システムの一例を示す図である。
【図６２】図62は、複数の太陽電池及び電力変換装置を含む太陽電池システムの他の例を示す図である。
【図６３】図63は、複数の太陽電池及び電力変換装置を含む太陽電池システムの他の例を示す図である。
【図６４】図64は、接続方法を説明するための図である。
【図６５】図65は、複数の太陽電池及び電力変換装置を含む太陽電池システムの他の例を示す図である。
【発明を実施するための形態】
【００２５】
［実施の形態１］
図２に、本実施の形態に係る電力変換装置を含むシステムの一例を示す。すなわち、図２に示すシステムは、太陽電池システムであって、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置２００と、電力変換装置２００の出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００は、従来と同じである。また、負荷Ａ乃至Ｃは、Ｄ／Ｄコンバータ回路付きの装置やＤ／Ａインバータ回路付きの装置などであり、これらも従来と同じである。なお、太陽電池１００は一例であって、例えば風力発電機などの他の自然エネルギー発電機であってもよい。
【００２６】
電力変換装置２００は、（Ａ）太陽電池１００からの出力電圧をＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路２１０と、（Ｂ）Ｄ／Ｄコンバータ回路２１０の出力電圧に応じた電圧の出力信号を出力する出力電圧検出回路２２０と、（Ｃ）出力電圧検出回路２２０の出力信号の電圧と目標電圧との差に応じて、Ｄ／Ｄコンバータ回路２１０を制御する定電圧制御回路２３０と、（Ｄ）定電圧制御回路２３０による制御にも拘わらず（例えば、駆動レベルが検出レベルより高いにも拘わらず）出力電圧検出回路２２０の出力信号の電圧が低下すると、出力電圧検出回路２２０の出力信号の電圧と目標電圧との電位差を強制的に狭める動作をタイマー設定時間の間実施する調整回路２４０とを有する。
【００２７】
太陽電池１００のような最大電力点を有する直流電源の場合、定電圧制御回路２３０が、太陽電池１００の電力供給能力を超えて電力を引き出そうとしてＤ／Ｄコンバータ回路２１０を駆動すると、定電圧制御回路２３０による制御にも拘わらずＤ／Ｄコンバータ回路２１０の出力電圧が低下して、出力電圧検出回路２２０の出力信号の電圧も低下する。
【００２８】
このように出力電圧検出回路２２０の出力信号の電圧が低下すると、調整回路２４０は、出力電圧検出回路２２０の出力信号の電圧と目標電圧との電位差を強制的に狭める動作をタイマー設定時間の間実施する。そうすると、定電圧制御回路２３０は、自らの制御の効果が現れたと判断して、Ｄ／Ｄコンバータ回路２１０の駆動を、出力電圧検出回路２２０の出力信号の電圧低下前程度の状態に戻す。すなわち、Ｄ／Ｄコンバータ回路２１０の目標出力電圧があたかも引き下げられたような現象が生じる。そうすると、太陽電池１００から引き出す電力もその電力供給能力よりも減少するので、Ｄ／Ｄコンバータ回路２１０の出力電圧は上昇することになる。
【００２９】
このような動作が繰り返されて、太陽電池１００の最大電力点の追跡が行われる。また、このような電力変換装置は、マイクロプロセッサやＤＳＰ（Digital Signal Processor）などの高価な素子を用いずに構成できるため、安価に構成できる。
【００３０】
［実施の形態２］
図３に、本発明の第２の実施の形態に係るシステムの機能ブロック図を示す。図３に示すシステムは、太陽電池システムであって、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置４００と、電力変換装置４００の出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどが接続されている。太陽電池１００及び負荷蓄電池３００は、従来と同じである。また、負荷Ａ乃至Ｃは、Ｄ／Ｄコンバータ回路付きの装置やＤ／Ａインバータ回路付きの装置などであり、これらも従来と同じである。以下の実施の形態でも同様である。なお、太陽電池１００は一例であって例えば風力発電機などの他の自然エネルギー発電機であってもよい。
【００３１】
電力変換装置４００は、（Ａ）スイッチを有し、太陽電池１００からの出力電圧をスイッチのスイッチングによりＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路４１０と、（Ｂ）Ｄ／Ｄコンバータ回路４１０の出力電圧に応じた電圧の出力信号を出力する出力電圧検出回路４２０と、（Ｃ）出力電圧検出回路４２０の出力信号の電圧Ｖo_fbと目標電圧との差に応じて、Ｄ／Ｄコンバータ回路４１０を制御する定電圧制御回路４３０と、（Ｄ）定電圧制御回路４３０から出力され且つＤ／Ｄコンバータ回路４１０のスイッチのオンオフを指示するスイッチング信号のデューティー比Ｄutyが検出レベル（ここでは、ＤｕｔｙＭａｘ設定電圧Ｖ_dutyに対応するレベル）となっている状態を検出するＤｕｔｙＭａｘ検出回路４４０と、（Ｅ）初期目標電圧Ｖref_1をそのまま目標電圧Ｖ_Vrefとして出力するか、ＤｕｔｙＭａｘ検出回路４４０の検出信号に応じて初期目標電圧をタイマー設定時間（電圧Ｖ_timeで決まる期間）の間調整して目標電圧Ｖ_Vrefを生成して、定電圧制御回路４３０へ出力する目標電圧調整回路４５０とを有する。
【００３２】
また、図４に目標電圧調整回路４５０の機能ブロック図を示す。目標電圧調整回路４５０は、ＤｕｔｙＭａｘ検出回路４４０からのＤｕｔｙＭａｘ検出信号に応答して信号Ｖ_latchを出力するラッチ回路４５１と、ＤｕｔｙＭａｘ検出信号をラッチ回路４５１が受信してからタイマー設定時間（例えばコンデンサにチャージを始めて当該コンデンサの電圧がタイマー設定電圧Ｖ_timeに到達までの時間）を計測してその後リセット信号Ｖ_RSをラッチ回路４５１に出力することで信号Ｖ_latchの出力を停止させるリセットタイマー回路４５２と、信号Ｖ_latchが出力されていない場合には初期目標電圧Ｖref_1を目標電圧Ｖ_Vrefとして出力し、信号Ｖ_latchが出力されている間目標電圧Ｖ_Vrefを引き下げるように調整する目標電圧補正回路４５３とを有する。
【００３３】
次に、図５及び図６を用いて、図３及び図４に示した電力変換装置４００の動作について説明する。なお、太陽電池１００からの出力電力をＰpv、電力変換装置４００の出力電圧をＶo、出力電力をＰout、定電圧制御回路４３０からＤｕｔｙＭａｘ検出回路４４０への出力をＤｕｔｙ、初期目標電圧をＶref_1、目標電圧調整回路４５０から定電圧制御回路４３０への出力電圧をＶ_Vrefと表すものとする。
【００３４】
図５（ａ）は、図１（ｂ）と基本的には同じであり、太陽電池１００の出力電流Ｉと出力電力Ｐの関係を表す図である。もう一度説明すると、電流Ｉpv_maxまでは出力電流Ｉを増加させると出力電力Ｐ自体も増加し、電流Ｉpv_maxにおいて出力電力Ｐは最大電力点Ｐpv_maxとなり、電流Ｉpv_max以上となった場合には出力電力Ｐは急激に減少する。すなわち、電流Ｉpv_max以上となると、出力電力Ｐが急激に減少するというのは、出力電圧Ｖも低下していることを表している。
【００３５】
ここで、電流Ｉpv_maxより大幅に低い電流値に対応する電力点をＡとし、電流Ｉpv_max以上の近傍の電流値に対応する電力点をＢとし、電流Ｉpv_max以下の近傍の電流値に対応する電力点をＣとする。なお、電力点Ｂに完全に一致しないがほぼ同じ電流値の電力点をＢ2、Ｂ3といったように表す。また、電力点Ｃに完全に一致しないがほぼ同じ電流値の電力点をＣ2、Ｃ3といったように表す。さらに、最大電力点Ｐpv_maxを簡単にＭと表すものとする。
【００３６】
なお、図５（ｂ）は、図１（ａ）と全く同じである。
【００３７】
図６（ａ）乃至（ｅ）は、本実施の形態に係る電力変換装置４００の動作を表す。なお、以下で動作を説明するための波形図においては、横軸は時間を表し、縦軸は電圧［Ｖ］を表す。但し、電力の場合にはＷ、デューティー比の場合には％の場合がある。図６（ａ）は、太陽電池１００からの出力電力Ｐpv、電力変換装置４００の出力電力Ｐoutの時間変化を表している。なお、電力変換装置４００による損失があるので、必ずＰpv＞Ｐoutの関係が成り立つ。比較のため、最大電力点Ｐpv_maxも示されている。また、図６（ｂ）は、電力変換装置４００の出力電圧Ｖoの時間変化を表す。図６（ｃ）は、目標電圧調整回路４５０からの目標電圧Ｖ_Vrefの時間変化を表す。比較のため初期目標電圧Ｖref_1も示されている。図６（ｄ）は、定電圧制御回路４３０の出力Ｄｕｔｙの時間変化を表す。なお、出力Ｄｕｔｙについて予め定められた最大値ＤｕｔｙＭａｘ（すなわち検出レベルの一例）も比較のため示されている。図６（ｅ）は、ラッチ回路４５１が出力する信号Ｖ_latchの時間変化を表す。
【００３８】
まず、太陽電池１００からの出力電力が、電力点Ａより小さい電力から電力点Ａを超えて電力点Ｍに到達するまでについては、Ｄ／Ｄコンバータ回路４１０と出力電圧検出回路４２０と定電圧制御回路４３０とが通常どおり動作する。すなわち、目標電圧調整回路４５０では何もせずに初期目標電圧Ｖref_1がそのまま出力され（図６（ｃ））、Ｖ_Vref＝Ｖref_1であって、出力電圧検出回路４２０の出力Ｖo_fbとの差に応じて定電圧制御回路４３０は、Ｄ／Ｄコンバータ回路４１０のスイッチにスイッチングを行わせる。
【００３９】
具体的には、電力点Ａを超えて太陽電池１００から電力を引き出そうとすると、Ｄ／Ｄコンバータ回路４１０をそれまでと同じように駆動するだけでは出力電圧検出回路４２０の出力Ｖo_fbが下がってしまうので、定電圧制御回路４３０は、図６（ｄ）に示すように、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及びＤｕｔｙの電圧を徐々に上げるように動作する。このようにすれば、図６（ｂ）に示すように、電力変換装置４００の出力電圧Ｖoが一定に維持される。
【００４０】
その後、太陽電池１００から引き出す電力が電力点Ｍに達すると、図６（ａ）に示すように、太陽電池１００からの出力電力Ｐpvは低下するので、それにつられて電力変換装置４００の出力電力Ｐoutも低下する。また、図５（ｂ）からも分かるように、出力電圧Ｖoも低下してしまう。そうすると、定電圧制御回路４３０は、Ｖoに応じたＶo_fbとＶ_Vrefの差が大きくなったことを検出して、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及び信号Ｄｕｔｙの電圧を検出レベルＤｕｔｙＭａｘまで上昇させる。これが太陽電池１００から引き出す電力が電力点Ｂに達したあたりで発生する。
【００４１】
なお、図６（ａ）に示すように、定電圧制御回路４３０がＤ／Ｄコンバータ回路４１０を駆動し過ぎると太陽電池１００から引き出される電力も低下して、当該電力と太陽電池１００の実際の出力電力Ｐpvとが、電力点Ｂで釣り合うことになる。
【００４２】
このような状況が発生すると、ＤｕｔｙＭａｘ検出回路４４０は、信号Ｄｕｔｙの電圧が検出レベルＤｕｔｙＭａｘに達したことを検出して、目標電圧調整回路４５０に検出信号を出力する。目標電圧調整回路４５０のラッチ回路４５１は、ＤｕｔｙＭａｘ検出回路４４０からの検出信号に応じて、図６（ｅ）に示すように、信号Ｖ_latchをハイにし始め、本実施の形態では所定のタイマー設定時間の間ハイを維持する（ここでは時刻Ｌ１まで）。そうすると、目標電圧調整回路４５０の目標電圧補正回路４５３は、信号Ｖ_latchがハイの間目標電圧Ｖ_Vrefを引き下げるように動作する。これによって、図６（ｃ）に示すように、Ｖ_Vrefが初期目標電圧Ｖref_1から下降する。
【００４３】
また、図６（ｄ）に示すように、定電圧制御回路４３０は、Ｖoに応じたＶo_fbとＶ_Vrefの差が小さくなったことを検出して、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及び信号Ｄｕｔｙの電圧を引き下げる。そうすると、定電圧制御回路４３０によるＤ／Ｄコンバータ回路４１０の駆動により太陽電池１００から引き出される電流が減少する。
【００４４】
本実施の形態では、信号Ｖ_latchがハイになっている間は目標電圧Ｖ_Vrefが引き下げられるので、図６（ｂ）に示すように電力変換装置４００の出力電圧Ｖoも下がるため、図６（ａ）に示すように出力電力Ｐoutも下降する。
【００４５】
太陽電池１００の出力電力Ｐpvは、Ｄ／Ｄコンバータ回路４１０による過駆動がなくなるので、最大電力点Ｍに戻る段階では増加する。しかし、目標電圧Ｖ_Vrefを引き下げることによってＤ／Ｄコンバータ回路４１０の駆動がより小さくなって引き出される電流が少なくなり過ぎてしまうので、出力電力Ｐpvは最大電力点Ｍを過ぎて再度減少する。
【００４６】
一方、目標電圧調整回路４５０による目標電圧Ｖ_Vrefの調整が終了すると、目標電圧Ｖ_Vrefは徐々に上昇する。これに応じて電力変換装置４００の出力電力Ｖo及び出力電力Ｐout、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及びＤｕｔｙの電圧も徐々に上昇する。目標電圧Ｖ_Vrefの上昇には時定数（例えばＣＲによる充電の時定数）があり急激に上昇するわけではないので、上でも述べたように出力電力Ｐpvは最大電力点Ｍを過ぎて電力点Ｃに到達してしまう。電力点Ｃでは、太陽電池１００の出力電力ＰpvとＤ／Ｄコンバータ回路４１０の駆動レベルで必要となる電力とが釣り合うことになる。
【００４７】
この後、図６（ｄ）に示すように、定電圧制御回路４３０は、Ｖoに応じたＶo_fbと目標電圧Ｖ_Vrefとの差に応じてＤ／Ｄコンバータ回路４１０を駆動して太陽電池１００からより多くの電力を引き出すように、Ｄ／Ｄコンバータ回路４１０のスイッチに対するスイッチングパルスのデューティー比及び信号Ｄｕｔｙの電圧を上昇させる。
【００４８】
そうすると、図６（ａ）に示すように、太陽電池１００の出力電力Ｐpvは上昇して再度電力点Ｍに達する。この後の動作は、最初に電力点Ｍに達した後とほぼ同じになる。但し、図６（ｃ）に示すように、目標電圧Ｖ_Vrefは、初期目標電圧Ｖref_1に戻っておらず、電力変換装置４００の出力電圧Ｖoも目標値に達していないので、動作としては同じでも目標電圧Ｖ_Vrefの引き下げ幅などは若干異なってくる。このように完全に同じ動作ではないので、電力点ＣではなくＣ1やＣ2、電力点ＢではなくＢ1やＢ2で、図５（ａ）のカーブ上動作を切り替えることになる。
【００４９】
また、スイッチングパルスのデューティー比及び信号Ｄｕｔｙの電圧が検出レベルに達すると、ラッチ回路４５１の出力Ｖ_latchが本実施の形態では所定のタイマー設定時間の間ハイとなるという動作も同様に実施され、その都度目標電圧Ｖ_Vrefが引き下げられるように調整される。
【００５０】
結局のところ、最大電力点をはさんで電力点Ｂ又はその近傍と電力点Ｃ又はその近傍間を行き来することになる。すなわち、最大電力点追跡が可能となっている。上で述べた動作は、太陽電池１００の発電電力がほぼ一定であることを前提としている。
【００５１】
なお、電力点Ｂと電力点Ｃの差は、出力電力や出力電圧に応じて決まるが、Ｄ／Ｄコンバータ回路４１０などを含む制御系のゲイン調整で調整することができる。すなわち、より最大電力点近傍で動作させることができる。
【００５２】
［実施の形態２の実施例］
図７及び図８に本実施の形態に係る具体的回路例を示す。
【００５３】
図７は、太陽電池１００の具体的回路例とＤ／Ｄコンバータ回路４１０の具体的回路例と出力電圧検出回路４２０の具体的回路例と蓄電池３００の具体的回路例と定電圧制御回路４３０の具体的回路例とを示している。
【００５４】
太陽電池１００は、電流源Ｉccと、ダイオードＤ１と、抵抗Ｒ１及びＲ２とを含む。電流源Ｉccの正極側端子には、ダイオードＤ１のアノードと抵抗Ｒ１の一端及びＲ２の一端が接続されており、電流源Ｉccの負極側端子は、ダイオードＤ１のカソードと抵抗Ｒ２の他端と共にグランドに接続されている。抵抗Ｒ１の他端はＤ／Ｄコンバータ回路４１０に接続されている。
【００５５】
図７におけるＤ／Ｄコンバータ回路４１０は昇圧チョッパ回路として示されているが、ハーフブリッジ回路方式、フルブリッジ回路方式、プッシュプル回路方式、フォワード回路方式、フライバック方式、降圧型チョッパ回路、ＳＥＰＩＣやＣｕｋコンバータやＺｅｔａコンバータ等の昇降圧回路などで、絶縁型、非絶縁型を用途に応じて選択できる。
【００５６】
Ｄ／Ｄコンバータ回路４１０は、逆流防止用のダイオードＤ２及びＤ３と、電解コンデンサＣ１と、コンデンサＣ２と、コイルＬ１と、定電圧制御回路４３０によりスイッチングされるＦＥＴ（Ｓ１）と、抵抗Ｒ３とを有する。ダイオードＤ２のアノードは、太陽電池１００の抵抗Ｒ１に接続されており、ダイオードＤ２のカソードは、電解コンデンサＣ１の＋端子とコイルＬ１の一端とに接続されている。電解コンデンサＣ１の−端子は接地されている。コイルＬ１の他端は、ＦＥＴ（Ｓ１）のドレイン端子と、ダイオードＤ３のアノードとに接続されている。ＦＥＴ（Ｓ１）のソース端子は接地されており、ＦＥＴ（Ｓ１）のゲート端子は、抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、定電圧制御回路４３０の駆動信号発生回路４３２の出力に接続されている。ダイオードＤ３のカソードは、コンデンサＣ２の一端と出力電圧検出回路４２０とに接続されている。コンデンサＣ２の他端は接地されている。
【００５７】
出力電圧検出回路４２０は、抵抗分割にてフィードバック電圧を検出するための抵抗Ｒ４及びＲ５を含む。抵抗Ｒ４の一端は、Ｄ／Ｄコンバータ回路４１０と蓄電池３００とに接続されている。抵抗Ｒ４の他端は、抵抗Ｒ５の一端と定電圧制御回路４３０の電圧誤差検出回路４３１とに接続されている。抵抗Ｒ５の他端は接地されている。
【００５８】
蓄電池３００と、負荷Ａ乃至Ｃに相当するＤＣ／ＡＣインバータ回路、ＤＣ／ＤＣコンバータ回路及び他の負荷とは、従来と同じであり、これ以上の説明を省略する。
【００５９】
定電圧制御回路４３０は、例えばＰＩＤ制御回路であり、電圧誤差検出回路４３１と、駆動信号発生回路４３２とを含む。
【００６０】
電圧誤差検出回路４３１は、出力電圧検出回路４２０に接続されており、抵抗Ｒ１１乃至Ｒ１４と、コンデンサＣ１１及びＣ１２と、オペアンプ４３１１とを有する。出力電圧検出回路４２０の出力は抵抗Ｒ１１及びＲ１２の一端に接続され、抵抗Ｒ１１の他端はコンデンサＣ１１の一端に接続され、コンデンサＣ１１の他端と抵抗Ｒ１２の他端とは、オペアンプ４３１１の負極側入力端子に接続されている。また、オペアンプ４３１１の負極側入力端子には、コンデンサＣ１２の一端及び抵抗Ｒ１３の一端が接続されており、コンデンサＣ１２の他端は抵抗Ｒ１４の一端に接続され、抵抗Ｒ１４の他端と抵抗Ｒ１３の他端とはオペアンプ４３１１の出力端子に接続される。さらに、オペアンプ４３１１の正極側入力端子には、接続端子Ａを介して目標電圧補正回路４５３の出力が接続されている。
【００６１】
駆動信号発生回路４３２は、コンパレータ４３２１と三角波発生器４３２２とを含む。コンパレータ４３２１の正極側入力端子には、電圧誤差検出回路４３１の出力端子が接続されており、コンパレータ４３２１の負極側入力端子には、三角波発生器４３２２が接続されている。コンパレータ４３２１の出力端子は、Ｄ／Ｄコンバータ回路４１０のＦＥＴ（Ｓ１）のゲート端子に接続される。オペアンプ４３１１の出力端子及びコンパレータ４３２１の正極側入力端子は、接続端子Ｂを介してＤｕｔｙＭａｘ検出回路４４０に接続されている。
【００６２】
次に、図８に、本実施の形態に係るＤｕｔｙＭａｘ検出回路４４０と目標電圧調整回路４５０との具体的回路例を示す。
【００６３】
ＤｕｔｙＭａｘ検出回路４４０は、コンパレータ４４１と、抵抗Ｒ１５と、電圧Ｖ_Dutyを出力する直流電源Ｖ_Dutyとを有する。コンパレータ４４１の正極側入力端子は、電圧誤差検出回路４３１のオペアンプ４３１１の出力端子に接続されており、コンパレータ４４１の負極側入力端子は、直流電源Ｖ_Dutyの正極側端子に接続されている。直流電源Ｖ_Dutyの負極端子は接地されている。コンパレータ４４１の出力は、抵抗Ｒ１５の一端及びラッチ回路４５１のＦＥＴ（Ｓ２）のゲート端子に接続されており、抵抗Ｒ１５の他端は接地されている。
【００６４】
目標電圧調整回路４５０は、ラッチ回路４５１と目標電圧補正回路４５３とリセットタイマー回路４５２とを有する。
【００６５】
ラッチ回路４５１は、抵抗Ｒ１６及びＲ１７と、ＦＥＴ（Ｓ２）及び（Ｓ３）と、ＮＡＮＤ回路４５１１及び４５１２とを有する。ＦＥＴ（Ｓ２）のゲート端子は、ＤｕｔｙＭａｘ検出回路４４０の出力に接続されており、ＦＥＴ（Ｓ２）のソース端子は接地されており、ＦＥＴ（Ｓ２）のドレイン端子は抵抗Ｒ１７を介して電源Ｖccに接続されている。また、ＦＥＴ（Ｓ２）のドレイン端子はＮＡＮＤ回路４５１１の第１の入力端子にも接続されている。
【００６６】
ＦＥＴ（Ｓ３）のゲート端子はリセットタイマー回路４５２の出力に接続されており、ＦＥＴ（Ｓ３）のソース端子は接地されており、ＦＥＴ（Ｓ３）のドレイン端子は抵抗Ｒ１６を介して電源Ｖccに接続されている。また、ＦＥＴ（Ｓ３）のドレイン端子はＮＡＮＤ回路４５１２の第２の入力端子にも接続されている。
【００６７】
ＮＡＮＤ回路４５１１の第２の入力端子には、ＮＡＮＤ回路４５１２の出力端子が接続されており、ＮＡＮＤ回路４５１２の第１の入力端子には、ＮＡＮＤ回路４５１１の出力端子が接続されている。このようなＮＡＮＤ回路を用いたラッチ回路は周知であり、ＡＮＤ回路等を用いる他の回路構成を採用することも可能である。また、ＮＡＮＤ回路４５１１の出力は、目標電圧補正回路４５３とリセットタイマー回路４５２とに接続されている。
【００６８】
リセットタイマー回路４５２は、コンパレータ４５２１及び４５２２と、抵抗Ｒ３１乃至Ｒ３５と、コンデンサＣ２１と、電圧Ｖ_timeを出力する直流電源Ｖ_timeとを有する。コンパレータ４５２１の正極側入力端子は、ラッチ回路４５１の出力に接続されており、コンパレータ４５２１の負極側入力端子は、抵抗Ｒ３１の一端及び抵抗Ｒ３２の一端に接続されている。抵抗Ｒ３１の他端は電源Ｖccに接続されており、抵抗Ｒ３２の他端は接地されている。コンパレータ４５２１の出力端子は、抵抗Ｒ３３の一端及び抵抗Ｒ３４の一端に接続されており、抵抗Ｒ３３の他端は接地されている。抵抗Ｒ３４の他端は、コンデンサＣ２１の一端及びコンパレータ４５２２の正極側入力端子に接続されている。コンデンサＣ２１の他端は接地されている。コンパレータ４５２２の負極側入力端子は、直流電源Ｖ_timeの正極側端子に接続されている。直流電源Ｖ_timeの負極側端子は接地されている。コンパレータ４５２２の出力端子は、抵抗Ｒ３５の一端とラッチ回路４５１のＦＥＴ（Ｓ３）のゲート端子とに接続されている。
【００６９】
目標電圧補正回路４５３は、抵抗Ｒ１８乃至Ｒ２１と、ＦＥＴ（Ｓ４）と、コンデンサＣ１４とを有する。ＦＥＴ（Ｓ４）のゲート端子は、ラッチ回路４５１の出力と抵抗Ｒ２０の一端とに接続されている。抵抗Ｒ２０の他端は接地されている。ＦＥＴ（Ｓ４）のソース端子も接地されている。ＦＥＴ（Ｓ４）のドレイン端子は、抵抗Ｒ１８を介して電源Ｖccに接続されている。ＦＥＴ（Ｓ４）のドレイン端子は、抵抗Ｒ１９及びＲ２１の一端にも接続されている。抵抗Ｒ１９の他端は接地されている。抵抗Ｒ２１の他端は、コンデンサＣ１４の一端と電圧誤差検出回路４３１のコンパレータ４３１１の正極側入力端子に接続されている。コンデンサＣ１４の他端は接地されている。
【００７０】
定電圧制御回路４３０自体の動作は基本的に通常どおりであるが、目標電圧Ｖ_Vrefが可変であるから、その部分についての動作は異なる。図８に示したＤｕｔｙＭａｘ検出回路４４０のコンパレータ４４１は、駆動信号発生回路４３２に対する入力信号Ａ1_Outの電圧と、駆動信号発生回路４３２の出力であるスイッチングパルスＰulのデューティー比についての検出レベルに相当する電圧Ｖ_Duty（例えば当該デューティー比が最大となる際に駆動信号発生回路４３２に入力される入力信号Ａ1_Outの電圧とほぼ同一の電圧）とを比較する。そして、入力信号Ａ1_Outの電圧が電圧Ｖ_Dutyより高くなると、コンパレータ４４１は、信号Ｖ_setをハイにして出力する。そうすると、ラッチ回路４５１のＦＥＴ（Ｓ２）がオンになり、ＮＡＮＤ回路４５１１の一方の入力がローになる。従って、ＮＡＮＤ回路４５１１の出力はハイになる。すなわち、信号Ｖ_latchがハイになる。また、ＦＥＴ（Ｓ３）はオフのままなので、ＮＡＮＤ回路４５１２の一方の入力はハイであり、ＮＡＮＤ回路４５１２の出力はローとなっている。
【００７１】
なお、信号Ｖ_latchがローの状態においては、電源Ｖccの電圧Ｖccを抵抗Ｒ１８及びＲ１９で抵抗分割した電圧がコンデンサＣ１４に印加されて、電荷がチャージされる。従って、フルチャージされていれば、初期目標電圧Ｖref_1＝｛Ｒ１９／（Ｒ１８＋Ｒ１９）｝×Ｖccとなる。なお、式中Ｒ１９及びＲ１８は、抵抗Ｒ１９及びＲ１８の抵抗値を表すものとする。
【００７２】
信号Ｖ_latchがハイになると、ＦＥＴ（Ｓ４）がオンになる。そうすると、抵抗Ｒ１８及びＲ１９の接続点が接地されることになりコンデンサＣ１４からの放電が開始され、抵抗Ｒ２１及びコンデンサＣ１４の接続点の電圧である目標電圧Ｖ_Vrefは徐々に低下することになる。
【００７３】
また、信号Ｖ_latchがハイになると、リセットタイマー回路４５２のコンパレータ４５２１の出力がオンになる。そうすると、コンデンサＣ２１へのチャージが開始される。コンデンサＣ２１の電圧が直流電源Ｖ_timeの出力電圧Ｖ_timeに達すると、コンパレータ４５２２の出力がハイになる。すなわち、信号Ｖ_RSがハイになる。なお、このコンデンサＣ２１の容量を適切に設計すれば、直流電源Ｖ_timeの出力電圧Ｖ_timeに達するまでの固定時間を所望の時間に設定できる。
【００７４】
なお、信号Ｖ_setが途中ハイとローで変化してもＮＡＮＤ回路４５１２の出力がローである限り、ＮＡＮＤ回路４５１１の出力はハイのままとなる。
【００７５】
一方、信号Ｖ_RSがハイになると、ラッチ回路４５１のＦＥＴ（Ｓ３）がオンになり、ＮＡＮＤ回路４５１２の入力がローになるので、ＮＡＮＤ回路４５１１の出力がハイになる。この際、ＦＥＴ（Ｓ２）がオンになっていなければ、結局のところＮＡＮＤ回路４５１１の出力はローになる。
【００７６】
ＮＡＮＤ回路４５１１の出力がローになると、リセットタイマー回路４５２のコンパレータ４５２１はオフになるので、コンデンサＣ２１のチャージが停止され放電が始まり、コンデンサＣ２１の電圧がＶ_timeを下回るとコンパレータ４５２２の出力Ｖ_RSもローになる。
【００７７】
次に、図７及び図８に示した回路の動作を図９及び図１０を用いて説明する。なお、基本的な動作については図６（ａ）乃至（ｅ）で説明したので、ポイントとなる部分だけを説明する。
【００７８】
まず、図５（ａ）の電力点Ａなどにおいて十分太陽電池１００から電力供給が可能である状態における動作を図９（ａ）乃至（ｈ）を用いて説明する。なお、図９（ａ）乃至（ｈ）は、ある短い時間の動作を示しており、図７及び図８に示した回路の基本的な動作説明を行うための図である。
【００７９】
図９（ａ）は、駆動信号発生回路４３２の出力であるスイッチングパルスＰulを表している。この間、デューティー比はほぼ一定となっており、図９（ｂ）に示すＤ／Ｄコンバータ回路４１０の出力電圧Ｖoも、図９（ｃ）に示す出力電圧検出回路４２０の出力信号Ｖo_fbも、図中は大げさに示されているが、スイッチングに応じて多少リプルが発生する程度の変動だけで、Ｄ／Ｄコンバータ回路４１０の出力信号Ｖoの電圧の平均値Ｖo_aveも一定となっている。なお、図９（ａ）乃至（ｈ）の状態では、ＤｕｔｙＭａｘ検出回路４４０と目標電圧調整回路４５０とは動作しておらず、初期目標電圧Ｖref_1が目標電圧調整回路４５０の出力電圧Ｖ_Vrefとなっている。
【００８０】
図９（ｃ）に示すように、電圧誤差検出回路４３１は、Ｖo_fbとＶ_Vrefの比較を行い、図９（ｄ）に示すように、Ｖo_fbとＶ_Vrefとの差を反転させた電圧の出力信号Ａ1_Outを出力する。図９（ａ）乃至（ｈ）の状態では、この出力信号Ａ1_Outの電圧は、ＤｕｔｙＭａｘ検出回路４４０の検出レベル（例えばデューティー比最大に対応する電圧Ｖ_duty）より低い電圧となっているので、上で述べたようにＤｕｔｙＭａｘ検出回路４４０と目標電圧調整回路４５０とは動作しない。動作しない状態を図９（ｅ）乃至（ｈ）に示している。すなわち、出力信号Ａ1_Outの電圧は常にＶ_Dutyより低いので、図９（ｅ）に示すように、ＤｕｔｙＭａｘ検出回路４４０のコンパレータ４４１の出力側信号Ｖ_setもリセットタイマー回路４５２の出力Ｖ_RSもゼロのままになる。当然、コンパレータ４５２１の出力もオフのままなので、図９（ｆ）に示すように、コンデンサＣ２１の電圧ＣＭＰ２_oもゼロのままになり、図９（ｇ）に示すように、ラッチ回路４５１の出力Ｖ_latchもゼロのままである。従って、上でも述べ且つ図９（ｈ）に示すように、初期目標電圧Ｖref_1がそのまま目標電圧調整回路４５０の出力電圧Ｖ_Vrefとなっている。
【００８１】
次に、図１０（ａ）乃至（ｋ）を用いて、Ｄ／Ｄコンバータ回路４１０の出力Ｖoが低下し始めた場合の動作について説明する。なお、図１０（ａ）乃至（ｋ）は、本実施の形態の特徴を強調するように描かれているので、実際とは多少異なる部分もある。
【００８２】
上で説明し且つ図１０（ａ）及び（ｂ）に示すように、太陽電池１００からの電力供給が減少するか又は最大電力点を超えてＤ／Ｄコンバータ回路４１０が電力を引き出そうとすると、Ｄ／Ｄコンバータ回路４１０のＦＥＴ（Ｓ１）のゲート端子に対するスイッチングパルスＰulのデューティー比は検出レベル（例えば最大）となる一方、Ｄ／Ｄコンバータ回路４１０の出力Ｖoは低下してしまう。図１０（ｃ）に示すように、出力Ｖoが低下すると、出力電圧検出回路４２０の出力Ｖo_fbも低下する。
【００８３】
一方、電圧誤差検出回路４３１は、現在のＶ_Vrefとの差を反転させるため、出力電圧検出回路４２０のＶo_fbが低下するならば、電圧誤差検出回路４３１の出力Ａ1_Outは反対に上昇することになる。そうすると、図１０（ｄ）に示すように、ＦＥＴ（Ｓ１）に対するスイッチングの周期の中で、電圧誤差検出回路４３１の出力Ａ1_Outの電圧が、スイッチングパルスの検出レベルに相当する電圧Ｖ_Duty（例えばデューティー比の最大値に相当する電圧）を上回ることになる。
【００８４】
本実施の形態では、電圧誤差検出回路４３１の出力Ａ1_Outが電圧Ｖ_Dutyを超えると、図１０（ｅ）に示すように、その超えている時間だけＤｕｔｙＭａｘ検出回路４４０から検出信号Ｖ_setが出力される。そうすると、図１０（ｇ）に示すようにラッチ回路４５１は、信号Ｖ_latchをハイにする。信号Ｖ_latchがハイになっている期間は、同じく信号Ｖ_latchがハイになることによって上昇し始めるコンデンサＣ２１の電圧ＣＭＰ２_oが所定の電圧Ｖ_timeに到達するまでの期間である。より詳しくは、電圧ＣＭＰ２_oが所定の電圧Ｖ_timeに達すると、図１０（ｅ）に示すように信号Ｖ_RSがハイになるので、これに応じて信号Ｖ_latchはローになる。なお、電圧ＣＭＰ２_oは、信号Ｖ_latchがローになると急速に低下する。
【００８５】
さらに、目標電圧補正回路４５３は、信号Ｖ_latchがハイになっている期間中、コンデンサＣ１４からの放電が行われるので、図１０（ｈ）に示すように、その期間中目標電圧Ｖ_Vrefは低下することになる。その後は、コンデンサＣ１４へ電荷のチャージが行われるため、徐々にＶ_Vrefは上昇することになる。
【００８６】
従って、結局のところ図１０（ｉ）に示すように、電圧誤差検出回路４３１の出力Ａ1_Outは、一度検出レベルＶ＿Dutyを超えると急激に低下させられ、Ａ1_Out2として示されるように、その後徐々に電圧は上昇するようになる。この際、図１０（ｊ）に示すように、電圧Ａ1_Out2が三角波信号ＶＴＷ_1の電圧より高い期間、Ｄ／Ｄコンバータ回路４１０のＦＥＴ（Ｓ１）のスイッチングパルスＰul2がハイになる。すなわち、一旦スイッチングパルスＰul2のハイの期間は非常に短くなるが、Ａ1_Out2の上昇に応じて徐々に長くなる。ということで、図１０（ｊ）に示すようなスイッチングパルスＰul2でＤ／Ｄコンバータ回路４１０を駆動することになり、電力変換装置４００の出力電圧Ｖoは、図１０（ｋ）に示すように変化する。すなわち、出力電圧Ｖoは急激に減少することはなく、平均的にはある程度のレベルで多少増減することになる。
【００８７】
このように、信号Ｖ_latchがハイの所定時間だけ、急激に目標電圧Ｖ_Vrefを引き下げているので、定電圧制御回路４３０からすると、電力変換装置４００の出力Ｖoが低下しても、出力電圧検出回路４２０の出力Ｖo_fbの電圧と基準電圧Ｖ_Vrefとの差が小さくなったように見える。すなわち、定電圧制御回路４３０からすれば、制御の効果があったものと判断でき、Ｄ／Ｄコンバータ回路４１０の駆動レベルを落とすようになる。そうすれば、太陽電池１００の供給電力とＤ／Ｄコンバータ回路４１０によって引き出される電力とが早期に釣り合うようになる。その後は、太陽電池１００からの電力供給状態に応じて上で述べたものと同様の動作を繰り返せば、最大電力点を追跡していることになる。
【００８８】
このように高価なプロセッサなどを用いることなく安価な素子のみで最大電力点追跡が可能となる。
【００８９】
なお、上で述べた各回路の構成は一例であって、同様の機能を実現する様々な変形が可能である。
【００９０】
［実施の形態３］
図１１に、第３の実施の形態に係るシステムの機能ブロック図を示す。図１１に示すシステムは、太陽電池システムであって、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置５００と、電力変換装置５００の出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００並びに負荷Ａ乃至Ｃは、第２の実施の形態と同様である。
【００９１】
電力変換装置５００は、（Ａ）スイッチを有し、太陽電池１００からの出力電圧をスイッチのスイッチングによりＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路５１０と、（Ｂ）Ｄ／Ｄコンバータ回路５１０の出力電圧に応じた電圧の出力信号を電圧検出信号補正回路５３０に出力する出力電圧検出回路５２０と、（Ｃ）補正指示回路５６０からの出力に従って出力電圧検出回路５２０からの検出信号の電圧Ｖo_fbを補正して、補正後の検出信号Ｖo_fb_3を出力する電圧検出信号補正回路５３０と、（Ｄ）固定の目標電圧Ｖ_Vrefと電圧検出信号補正回路５３０からの補正後検出信号の電圧Ｖo_fb_3との差に応じて、Ｄ／Ｄコンバータ回路５１０を制御する定電圧制御回路５４０と、（Ｅ）定電圧制御回路５４０から出力され且つＤ／Ｄコンバータ回路５１０のスイッチのオンオフを指示するスイッチングパルスのデューティー比Ｄutyが検出レベルに相当する電圧Ｖ_Dutyとなっている状態を検出するＤｕｔｙＭａｘ検出回路５５０と、（Ｆ）ＤｕｔｙＭａｘ検出回路５５０からの検出信号に応じてタイマー設定時間（具体的には電圧Ｖ_timeで決まる期間）の間、電圧検出信号補正回路５３０に対して補正の指示Ｖ_latchを出力する補正指示回路５６０とを有する。
【００９２】
図１２に、補正指示回路５６０の機能ブロック図を示す。補正指示回路５６０は、ＤｕｔｙＭａｘ検出回路５５０からの検出信号に応じて所定期間ハイになる信号Ｖ_latchを、電圧検出信号補正回路５３０に出力するラッチ回路５６１と、ラッチ回路５６１からの信号Ｖ_latchがハイになるとタイマー設定電圧Ｖ_timeに応じた所定時間を計測して、当該所定時間経過後にラッチ回路５６１にリセット信号Ｖ_RSを出力して信号Ｖ_latchをローに変化させるリセットタイマー回路５６２とを有する。
【００９３】
図１１及び図１２に示した電力変換装置５００の動作は、基本的には第２の実施の形態の電力変換装置４００とほぼ同じである。但し、本実施の形態では、目標電圧Ｖ_Vrefを調整するのではなく、目標電圧Ｖ_Vrefは固定で、出力電圧検出回路５２０の検出信号の電圧が調整の対象となる。調整は、本実施の形態では所定期間（すなわち、タイマー設定電圧Ｖ_timeに応じて信号Ｖ_latchがハイになっている期間）中、出力電圧検出回路５２０の検出信号を上昇させるような調整である。
【００９４】
より具体的には、Ｄ／Ｄコンバータ回路５１０が太陽電池１００から電流を引き出しすぎて出力電圧が低下するような状態では、定電圧制御回路５４０により、スイッチングパルスのデューティー比を所定の検出レベル（例えば最大値）にして、さらに電圧を引き上げようとする。これに対して、ＤｕｔｙＭａｘ検出回路５５０は、スイッチングパルスのデューティー比が所定の検出レベルとなっている状態を検出すると、補正指示回路５６０に検出信号を出力する。補正指示回路５６０のラッチ回路５６１は、ＤｕｔｙＭａｘ検出回路５５０からの検出信号に応じて信号Ｖ_latchをハイに変更すると共に、リセットタイマー回路５６２からのリセット信号Ｖ_RSを受けるまで信号Ｖ_latchをハイに維持する。信号Ｖ_latchがハイになると、ハイの期間中、電圧検出信号補正回路５３０は、出力電圧検出回路５２０からの出力電圧Ｖo_fbを上昇させるように調整する。そうすると、固定の目標電圧Ｖ_Vrefとの差が狭められ、定電圧制御回路５４０によるＤ／Ｄコンバータ回路５１０による駆動レベルが引き下げられる。
【００９５】
図１３（ａ）乃至（ｅ）に、図１１及び図１２に示した電力変換装置５００の動作を説明するための波形図を示す。図１３（ａ）（ｂ）（ｄ）及び（ｅ）は、第２の実施の形態の場合と同じである。本実施の形態では、上でも述べたように、図１３（ｅ）に示すＶ_latchがハイになっている期間、定電圧制御回路５４０への入力電圧Ｖo_fb_3を上昇させている。通常、電力変換装置５００の出力電圧Ｖoが図１３（ｂ）に示すように低下する場合には定電圧制御回路５４０への入力電圧Ｖo_fb_3も低下するが、本実施の形態では上昇させて、固定の目標電圧Ｖ_Vrefとの差を狭めることによって、定電圧制御回路５４０によるＤ／Ｄコンバータ回路５１０の駆動レベルを調整している。このように定電圧制御回路５４０への入力電圧Ｖo_fb_3を調整することによって、第２の実施の形態と同様に、太陽電池１００の最大電力点を安価な回路素子で追跡させることができるようになる。
【００９６】
［実施の形態３の実施例］
第３の実施の形態における具体的回路例を図１４及び図１５に示す。なお、太陽電池１００は第２の実施の形態と同じであり、Ｄ／Ｄコンバータ回路５１０は第２の実施の形態におけるＤ／Ｄコンバータ回路４１０と同じであり、出力電圧検出回路５２０は第２の実施の形態における出力電圧検出回路４２０と同じであり、蓄電池３００は第２の実施の形態と同じであるので、説明は省略する。
【００９７】
定電圧制御回路５４０は、例えばＰＩＤ制御回路であり、電圧誤差検出回路５４１と、駆動信号発生回路５４２とを含む。
【００９８】
電圧誤差検出回路５４１は、電圧検出信号補正回路５３０の出力に端子Ｄを介して接続されており、抵抗Ｒ４１乃至Ｒ４４と、コンデンサＣ４１及びＣ４２と、オペアンプ５４１１とを有する。電圧検出信号補正回路５３０の出力は抵抗Ｒ４１及びＲ４２の一端に接続され、抵抗Ｒ４１の他端はコンデンサＣ４１の一端に接続され、コンデンサＣ４１の他端と抵抗Ｒ４２の他端とは、オペアンプ５４１１の負極側入力端子に接続されている。
【００９９】
また、オペアンプ５４１１の負極側入力端子は、コンデンサＣ４２の一端及び抵抗Ｒ４３の一端と接続されており、コンデンサＣ４２の他端は抵抗Ｒ４４の一端に接続され、抵抗Ｒ４４の他端と抵抗Ｒ４３の他端とはオペアンプ５４１１の出力端子に接続される。さらに、オペアンプ５４１１の正極側入力端子には、固定の基準電圧Ｖ_Vrefを出力する直流電源Ｖ_Vrefの正極側端子が接続されている。なお、直流電源Ｖ_Vrefの負極側端子は接地されている。
【０１００】
駆動信号発生回路５４２は、コンパレータ５４２１と三角波発生器５４２２とを含む。コンパレータ５４２１の正極側入力端子には、電圧誤差検出回路５４１の出力端子が接続されており、コンパレータ５４２１の負極側入力端子には、三角波発生器５４２２が接続されている。コンパレータ５４２１の出力端子は、Ｄ／Ｄコンバータ回路５１０のＦＥＴ（Ｓ１）のゲート端子に接続される。
【０１０１】
また、ＤｕｔｙＭａｘ検出回路５５０は、第２の実施の形態におけるＤｕｔｙＭａｘ検出回路４４０とほぼ同じであり、コンパレータ５５１と、抵抗Ｒ１５と、電圧Ｖ_Dutyを出力する直流電源Ｖ_Dutyとを有する。コンパレータ５５１の正極側入力端子は、電圧誤差検出回路５４１のオペアンプ５４１１の出力端子に接続されており、コンパレータ５５１の負極側入力端子は、直流電源Ｖ_Dutyの正極側端子に接続されている。直流電源Ｖ_Dutyの負極側端子は接地されている。コンパレータ５５１の出力は、抵抗Ｒ１５の一端及びラッチ回路５６１のＦＥＴ（Ｓ２）のゲート端子に接続されており、抵抗Ｒ１５の他端は接地されている。
【０１０２】
ラッチ回路５６１は、第２の実施の形態におけるラッチ回路４５１とほぼ同じであり、抵抗Ｒ１６及びＲ１７と、ＦＥＴ（Ｓ２）及び（Ｓ３）と、ＮＡＮＤ回路５６１１及び５６１２とを有する。ＦＥＴ（Ｓ２）のゲート端子は、ＤｕｔｙＭａｘ検出回路５５０の出力に接続されており、ＦＥＴ（Ｓ２）のソース端子は接地されており、ＦＥＴ（Ｓ２）のドレイン端子は抵抗Ｒ１７を介して電源Ｖccに接続されている。また、ＦＥＴ（Ｓ２）のドレイン端子はＮＡＮＤ回路５６１１の第１の入力端子にも接続されている。
【０１０３】
ＦＥＴ（Ｓ３）のゲート端子はリセットタイマー回路５６２の出力に接続されており、ＦＥＴ（Ｓ３）のソース端子は接地されており、ＦＥＴ（Ｓ３）のドレイン端子は抵抗Ｒ１６を介して電源Ｖccに接続されている。また、ＦＥＴ（Ｓ３）のドレイン端子はＮＡＮＤ回路５６１２の第２の入力端子にも接続されている。
【０１０４】
ＮＡＮＤ回路５６１１の第２の入力端子には、ＮＡＮＤ回路５６１２の出力端子が接続されており、ＮＡＮＤ回路５６１２の第１の入力端子には、ＮＡＮＤ回路５６１１の出力端子が接続されている。このようなＮＡＮＤ回路を用いたラッチ回路は周知であり、ＡＮＤ回路等を用いる他の回路構成を採用することも可能である。また、ＮＡＮＤ回路５６１１の出力は、電圧検出信号補正回路５３０とリセットタイマー回路５６２とに接続されている。
【０１０５】
リセットタイマー回路５６２は、コンパレータ５６２１及び５６２２と、抵抗Ｒ３１乃至Ｒ３５と、コンデンサＣ２３と、電圧Ｖ_timeを出力する直流電源Ｖ_timeとを有する。コンパレータ５６２１の正極側入力端子は、ラッチ回路５６１の出力に接続されており、コンパレータ５６２１の負極側入力端子は、抵抗Ｒ３１の一端及び抵抗Ｒ３２の一端に接続されている。抵抗Ｒ３１の他端は電源Ｖccに接続されており、抵抗Ｒ３２の他端は接地されている。コンパレータ５６２１の出力端子は、抵抗Ｒ３３の一端及び抵抗Ｒ３４の一端に接続されており、抵抗Ｒ３３の他端は接地されている。抵抗Ｒ３４の他端は、コンデンサＣ２３の一端及びコンパレータ５６２２の正極側入力端子に接続されている。コンデンサＣ２３の他端は接地されている。コンパレータ５６２２の負極側入力端子は、直流電源Ｖ_timeの正極側端子に接続されている。直流電源Ｖ_timeの負極側端子は接地されている。コンパレータ５６２２の出力端子は、抵抗Ｒ３５の一端とラッチ回路５６１のＦＥＴ（Ｓ３）のゲート端子とに接続されている。抵抗Ｒ３５の他端は接地されている。
【０１０６】
電圧検出信号補正回路５３０は、オペアンプ５３１及び５３２と、比較電圧Ｖ_Vrefを出力する２つの直流電源Ｖ_Vrefと、抵抗Ｒ５１乃至Ｒ５７と、コンデンサＣ４３と、ＦＥＴ（Ｓ５）とを有する。
【０１０７】
抵抗Ｒ５１の一端は、出力電圧検出回路５２０の出力に接続端子Ｃを介して接続されており、抵抗Ｒ５１の他端は、抵抗Ｒ５２の一端及びオペアンプ５３１の負極側入力端子に接続されている。オペアンプ５３１の正極側入力端子には、直流電源Ｖ_Vrefの正極側端子が接続されており、直流電源Ｖ_Vrefの負極側端子は接地されている。抵抗Ｒ５２の他端はオペアンプ５３１の出力端子と抵抗Ｒ５５の一端と抵抗Ｒ５３の一端とコンデンサＣ４３の一端と接続されている。
【０１０８】
抵抗Ｒ５３の他端は、抵抗Ｒ５４の一端とオペアンプ５３２の負極側入力端子とに接続されている。オペアンプ５３２の正極側入力端子には、直流電源Ｖ_Vrefの正極側端子が接続されており、直流電源Ｖ_Vrefの負極側端子は接地されている。抵抗Ｒ５４の他端はオペアンプ５３２の出力端子と定電圧制御回路５４０の電圧誤差検出回路５４１の入力とに接続されている。電圧誤差検出回路５４１の入力とは接続端子Ｄを介して接続されている。
【０１０９】
さらに、コンデンサＣ４３の他端は接地されており、抵抗Ｒ５５の他端は抵抗Ｒ５６の一端とＦＥＴ（Ｓ５）のドレイン端子とに接続されている。抵抗Ｒ５６の他端は接地されている。ＦＥＴ（Ｓ５）のゲート端子は、ラッチ回路５６１の出力及び抵抗Ｒ５７の一端に接続されており、ＦＥＴ（Ｓ５）のソース端子は接地されている。抵抗Ｒ５７の他端も接地されている。
【０１１０】
ＤｕｔｙＭａｘ検出回路５５０のコンパレータ５５１は、駆動信号発生回路５４２に対する入力信号Ａ1_Outの電圧と、駆動信号発生回路５４２の出力であるスイッチングパルスＰulのデューティー比の所定の検出レベルに相当する電圧Ｖ_Duty（例えばデューティー比が最大となる際に駆動信号発生回路５４２に入力される入力信号Ａ1_Outの電圧とほぼ同一の電圧）とを比較する。そして、入力信号Ａ1_Outの電圧が電圧Ｖ_Dutyより高くなると、コンパレータ５５１は、検出信号Ｖ_setを出力する。
【０１１１】
そうすると、ラッチ回路５６１のＦＥＴ（Ｓ２）がオンになり、ＮＡＮＤ回路５６１１の一方の入力がローになる。従って、ＮＡＮＤ回路５６１１の出力はハイになる。すなわち、信号Ｖ_latchがハイになる。また、ＦＥＴ（Ｓ３）はオフのままなので、ＮＡＮＤ回路５６１２の一方の入力はハイであり、ＮＡＮＤ回路５６１２の出力はローとなっている。
【０１１２】
なお、信号Ｖ_latchがローの状態においては、ＦＥＴ（Ｓ５）がオフであるから、オペアンプ５３１の出力側に影響はない。すなわち、オペアンプ５３１により、出力電圧検出回路５２０の出力電圧Ｖo_fbを反転させ、反転後の出力電圧Ｖo_fb_2を、さらにオペアンプ５３２によりさらに反転させて、出力電圧Ｖo_fbとほぼ同じ電圧Ｖo_fb_3を定電圧制御回路５４０に出力する。なお、コンデンサＣ４３には電荷がチャージされる。
【０１１３】
一方、信号Ｖ_latchがハイになると、ＦＥＴ（Ｓ５）がオンになる。そうすると、抵抗Ｒ５５及びＲ５６の接続点が接地されることになりコンデンサＣ４３からの放電が開始され、それにつられてオペアンプ５３１の出力電圧Ｖo_fb_2は強制的に引き下げられる。そうすると、逆にオペアンプ５３２により出力電圧Ｖo_fb_2は反転されるので、定電圧制御回路５４０への入力となる電圧Ｖo_fb_3は強制的に引き上げられることになる。
【０１１４】
なお、信号Ｖ_latchがハイになると、リセットタイマー回路５６２のコンパレータ５６２１の出力がハイになる。そうすると、コンデンサＣ２３へのチャージが開始される。コンデンサＣ２３の電圧が直流電源Ｖ_timeの出力電圧Ｖ_timeに達すると、コンパレータ５６２２の出力がハイになる。すなわち、信号Ｖ_RSがハイになる。なお、このコンデンサＣ２３の容量を適切に設計すれば、直流電源Ｖ_timeの出力電圧Ｖ_timeに達するまでの固定時間を所望の時間に設定できる。
【０１１５】
なお、信号Ｖ_setが途中ハイとローで変化してもＮＡＮＤ回路５６１２の出力がローである限り、ＮＡＮＤ回路５６１１の出力はハイのままとなる。
【０１１６】
一方、信号Ｖ_RSがハイになると、ラッチ回路５６１のＦＥＴ（Ｓ３）がオンになり、ＮＡＮＤ回路５６１２の入力がローになるので、ＮＡＮＤ回路５６１１の出力がハイになる。この際、ＦＥＴ（Ｓ２）がオンになっていなければ、結局のところＮＡＮＤ回路５６１１の出力はローになる。
【０１１７】
ＮＡＮＤ回路５６１１の出力がローになると、リセットタイマー回路５６２のコンパレータ５６２１はオフになるので、コンデンサＣ２３のチャージが停止され放電が始まり、コンデンサＣ２３の電圧がＶ_timeを下回るとコンパレータ５６２２の出力Ｖ_RSもローになる。
【０１１８】
次に、図１４及び図１５に示した回路の動作を図１６及び図１７を用いて説明する。なお、ここではポイントとなる部分だけを説明する。
【０１１９】
まず、図５（ａ）の電力点Ａなどにおいて十分太陽電池１００から電力供給が可能である状態における動作を図１６（ａ）乃至（ｈ）を用いて説明する。なお、図１６（ａ）乃至（ｈ）は、ある短い時間の動作を示しており、図１４及び図１５に示した回路の基本的な動作説明を行うための図である。
【０１２０】
図１６（ａ）は、駆動信号発生回路５４２の出力であるスイッチングパルスＰulを表している。この間デューティー比はほぼ一定となっており、図１６（ｂ）に示すＤ／Ｄコンバータ回路５１０の出力電圧Ｖoも、図１６（ｃ）に示す出力電圧検出回路５２０の出力信号Ｖo_fbも、図中は大げさに示されているが、スイッチングに応じて多少リプルが発生する程度の変動だけで、Ｄ／Ｄコンバータ回路５１０の出力信号Ｖoの電圧の平均値Ｖo_aveも一定となっている。なお、図１６（ａ）乃至（ｈ）の状態では、ＤｕｔｙＭａｘ検出回路５５０と補正指示回路５６０と電圧検出信号補正回路５３０の補正処理部分とは動作しておらず、出力電圧検出回路５２０の出力電圧Ｖo_fbと電圧検出信号補正回路５３０の出力電圧Ｖo_fb_3とはほぼ同じとなっている。また図１６（ｈ）に示すように、電圧検出信号補正回路５３０のオペアンプ５３１は出力電圧検出回路５２０の出力電圧Ｖo_fbを反転させているので、電圧Ｖo_fb_2は出力電圧Ｖo_fb_3及びＶo_fbとは逆の波形となっている。
【０１２１】
図１６（ｃ）に示すように、電圧誤差検出回路５４１は、Ｖo_fb_3とＶ_Vrefの比較を行い、図１６（ｄ）に示すように、Ｖo_fb_3とＶ_Vrefとの差を反転させた電圧の出力信号Ａ1_Outを出力する。図１６（ａ）乃至（ｈ）の状態では、この出力信号Ａ1_Outの電圧は、ＤｕｔｙＭａｘ検出回路５５０における検出レベルに相当する電圧Ｖ_Dutyより低い電圧となっているので、上で述べたようにＤｕｔｙＭａｘ検出回路５５０は動作しない。動作しない状態を図１６（ｅ）乃至（ｇ）に示している。すなわち、出力信号Ａ1_Outの電圧は常にＶ_Dutyより低いので、ＤｕｔｙＭａｘ検出回路５５０のコンパレータ５５１の出力信号Ｖ_setもリセットタイマー回路５６２の出力Ｖ_RSもゼロのままになる。当然、コンパレータ５６２１の出力もオフのままなので、図１６（ｆ）に示すように、コンデンサＣ２３の電圧ＣＭＰ２_oもゼロのままになり、図１６（ｇ）に示すように、ラッチ回路５６１の出力Ｖ_latchもゼロのままである。
【０１２２】
次に、図１７（ａ）乃至（ｋ）を用いて、Ｄ／Ｄコンバータ回路５１０の出力Ｖoが低下し始めた場合の動作について説明する。なお、図１７（ａ）乃至（ｋ）は、本実施の形態の特徴を強調するように描かれているので、実際とは多少異なる部分もある。
【０１２３】
上で説明し且つ図１７（ａ）及び（ｂ）に示すように、太陽電池１００からの電力供給が減少するか又は最大電力点を超えてＤ／Ｄコンバータ回路５１０が電力を引き出そうとすると、Ｄ／Ｄコンバータ回路５１０のＦＥＴ（Ｓ１）のゲート端子に対するスイッチングパルスＰulのデューティー比は所定の検出レベル（例えば最大）となる一方、Ｄ／Ｄコンバータ回路５１０の出力Ｖoは低下してしまう。図１７（ｃ）に示すように、出力Ｖoが低下すると、出力電圧検出回路５２０の出力Ｖo_fbも低下する。
【０１２４】
一方、電圧誤差検出回路５４１は、現在のＶ_Vrefとの差を反転させるため、出力電圧検出回路５２０のＶo_fbが低下するならば、電圧誤差検出回路５４１の出力Ａ1_Outは反対に上昇することになる。そうすると、図１７（ｄ）に示すように、ＦＥＴ（Ｓ１）に対するスイッチングの周期の中で、電圧誤差検出回路５４１の出力Ａ1_Outの電圧が、スイッチングパルスＰulのデューティー比の検出レベルに相当する電圧Ｖ_Duty（例えばデューティー比の最大値に相当する電圧）を上回ることになる。
【０１２５】
本実施の形態では、電圧誤差検出回路５４１の出力Ａ1_Outの電圧が電圧Ｖ_Dutyを超えると、図１７（ｅ）に示すように、その超えている時間だけＤｕｔｙＭａｘ検出回路５５０から検出信号Ｖ_setが出力される。そうすると、図１７（ｇ）に示すようにラッチ回路５６１は、信号Ｖ_latchをハイにする。信号Ｖ_latchがハイになっている期間は、同じく信号Ｖ_latchがハイになることによって上昇し始めるコンデンサＣ２３の電圧ＣＭＰ２_oが所定の電圧Ｖ_timeに到達するまでの期間である。より詳しくは、電圧ＣＭＰ２_oが所定の電圧Ｖ_timeに達すると、図１７（ｅ）に示すように信号Ｖ_RSがハイになるので、これに応じて信号Ｖ_latchはローになる。なお、電圧ＣＭＰ２_oは、信号Ｖ_latchがローになると急速に低下する。
【０１２６】
さらに、電圧検出信号補正回路５３０のコンパレータ５３１の出力電圧Ｖo_fb_2は、図１７（ｈ）に示すように、コンデンサＣ４３の放電に応じて信号Ｖ_latchがオンの期間中強制的に引き下げられる。そうすると、電圧検出信号補正回路５３０のコンパレータ５３２の出力電圧Ｖo_fb_3は、逆に強制的に引き上げられることになる。
【０１２７】
従って、結局のところ図１７（ｉ）に示すように、電圧誤差検出回路５４１の出力Ａ1_Outは、一度検出レベルＶ＿Dutyを超えると急激に低下させられ、Ａ1_Out2として示されるように、その後徐々に電圧は上昇するようになる。この際、図１７（ｊ）に示すように、電圧Ａ1_Out2が三角波信号ＶＴＷ_1の電圧より高い期間、Ｄ／Ｄコンバータ回路５１０のＦＥＴ（Ｓ１）のスイッチングパルスＰul2がハイになる。すなわち、一旦スイッチングパルスＰul2のハイの期間は非常に短くなるが、コンデンサＣ４３のチャージに伴うＡ1_Out2の上昇に応じて徐々に長くなる。ということで、図１７（ｊ）に示すようなスイッチングパルスＰul2で駆動することになり、電力変換装置５００の出力電圧Ｖoは、図１７（ｋ）に示すように変化する。すなわち、出力電圧Ｖoは急激に減少することはなく、平均的にはある程度のレベルで多少増減することになる。
【０１２８】
このように、信号Ｖ_latchがハイの所定時間だけ、急激に出力電圧検出回路５２０の出力に応じた電圧Ｖo_fb_3を引き上げているので、定電圧制御回路５４０からすると、電力変換装置５００の出力Ｖoが低下しても、出力電圧検出回路５２０の出力電圧Ｖo_fbと固定の目標電圧Ｖ_Vrefとの差があたかも小さくなったように見える。すなわち、定電圧制御回路５４０からすれば、制御の効果があったものと判断でき、Ｄ／Ｄコンバータ回路５１０の駆動レベルを落とすようになる。そうすれば、太陽電池１００の供給電力とＤ／Ｄコンバータ回路５１０によって引き出される電力とが早期に釣り合うようになる。その後は、太陽電池１００からの電力供給状態に応じて上で述べたものと同様の動作を繰り返せば、最大電力点を追跡していることになる。
【０１２９】
このように高価なプロセッサなどを用いることなく安価な素子のみで最大電力点追跡が可能となる。
【０１３０】
なお、上で述べた各回路の構成は一例であって、同様の機能を実現する様々な変形が可能である。
【０１３１】
［実施の形態４］
第４の実施の形態は、第２の実施の形態の変形である。
【０１３２】
図１８に、本発明の第４の実施の形態に係るシステムの機能ブロック図を示す。図１８に示すシステムは、太陽電池システムであって、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置６００と、電力変換装置６００の出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００、並びに負荷Ａ乃至Ｃは、第２の実施の形態と同じである。
【０１３３】
電力変換装置６００は、（Ａ）スイッチを有し、太陽電池１００からの出力電圧をスイッチのスイッチングによりＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路６１０と、（Ｂ）Ｄ／Ｄコンバータ回路６１０の出力電圧に応じた電圧の出力信号を出力する出力電圧検出回路６２０と、（Ｃ）出力電圧検出回路６２０の出力信号の電圧Ｖo_fbと目標電圧Ｖ_Vrefとの差に応じて、Ｄ／Ｄコンバータ回路６１０を制御する定電圧制御回路６３０と、（Ｄ）定電圧制御回路６３０から出力され且つＤ／Ｄコンバータ回路６１０のスイッチのオンオフを指示するスイッチング信号のデューティー比ＤutyがＤｕｔｙＭａｘ検出レベル補正回路６６０によって設定された検出レベルとなっている状態を検出するＤｕｔｙＭａｘ検出回路６４０と、（Ｅ）初期目標電圧Ｖref_1をそのまま目標電圧Ｖ_Vrefとして出力するか、ＤｕｔｙＭａｘ検出回路６４０の検出信号に応じて初期目標電圧を、目標電圧変更量補正回路６７０によって設定される時間の間調整して目標電圧Ｖ_Vrefを生成して、定電圧制御回路６３０へ出力する目標電圧調整回路６５０と、（Ｆ）出力電圧検出回路６２０からの出力Ｖo_fbに応じて、ＤｕｔｙＭａｘ検出回路６４０の検出レベルを補正するＤｕｔｙＭａｘ検出レベル補正回路６６０と、（Ｇ）出力電圧検出回路６２０からの出力Ｖo_fbに応じて、目標電圧調整回路６５０の調整時間を補正する目標電圧変更量補正回路６７０と、（Ｈ）ＤｕｔｙＭａｘ検出レベル補正回路６６０及び目標電圧変更量補正回路６７０で用いる信号を生成する発振回路６８０とを有する。
【０１３４】
本実施の形態では、第２の実施の形態とは異なり、ＤｕｔｙＭａｘ検出回路６４０で用いるスイッチングパルスのデューティー比の検出レベルを適応的に変更するＤｕｔｙＭａｘ検出レベル補正回路６６０を導入している。これは、図１９（ａ）及び（ｂ）に示すように、例えば太陽電池１００に対する日照量に応じてＩ−Ｖ特性及びＩ−Ｐ特性が変化するためである。より具体的には、日照量が多い場合、Ｉ−Ｖ特性は例えば曲線ｐ１で表され、Ｉ−Ｐ特性は例えば曲線ｐ２で表される。また、日照量がやや減少すると、Ｉ−Ｖ特性は例えば曲線ｑ１で表され、Ｉ−Ｐ特性は例えばｑ２で表される。さらに、日照量がさらに減少すると、Ｉ−Ｖ特性は例えば曲線ｒ１で表され、Ｉ−Ｐ特性は例えばｒ２で表される。このように日照量が減少すると供給できる電流量が減少しており、最大電力点もＭ１、Ｍ２そしてＭｎと減少していることが分かる。そして、このような各最大電力点におけるスイッチングパルスのデューティー比は一致しないことも分かった。
【０１３５】
このことを図２０に示す。図２０において横軸は最大電力［Ｗ］を表し、縦軸はＤｕｔｙ比を表す。菱形のプロットを繋いだ曲線ｂは、ある太陽電池１００及び電力変換装置６００の組み合わせについての実際の最大電力とＤｕｔｙ比との対応関係を示しており、直線ａはその線形近似曲線を表している。このように十分に直線近似ができるような関係が、最大電力とＤｕｔｙ比との間には存在する。
【０１３６】
また、Ｄｕｔｙ比と太陽電池１００の出力電圧Ｖpvと出力電流Ｉpvとの関係は以下のように表される。具体的には、図２１に示すように太陽電池１００の出力電圧をＶpv、出力電流Ｉpvとして、コイルＬ１に流れる電流をＩLとして、ダイオードＤ２における電圧降下をＶfとする。また、図２２（ａ）に示すように、デューティー比をｔon／Ｔsと表すものとする。そうすると、コイルＬ１に流れる電流ＩLは、図２２（ｂ）に模式的に示すようにスイッチングパルスＰulがオンになっている間に最大Ｉpeakに達するように増加する三角波となる。そして、１周期Ｔs内でコンデンサＣ１に流れ込む電流Ｉpvの総和Ａ１と、スイッチングパルスＰulのオンの期間中にコイルＬ１に流れる電流ＩLの総和Ａ２とは、太陽電池１００の供給電力とＤ／Ｄコンバータ回路６１０による駆動電力とが釣り合っている場合には等しくなる。従って、以下のような式で表される。
Ａ２＝１／２×Ｉpeak×ｔon
Ａ１＝Ｉpv×Ｔs
Ｉpeak＝（Ｖpv−Ｖf）／Ｌ×ｔon
【０１３７】
Ａ１＝Ａ２であるから、上記式を組み合わせると以下のようになる。
（Ｖpv−Ｖf）／（２Ｌ）×ｔon2＝Ｉpv×Ｔs
（Ｄｕｔｙ）2＝（ｔon／Ｔｓ）2
＝Ｉpv×２Ｌ／（Ｖpv−Ｖf）／Ｔs
【０１３８】
ここで、最大電力時の電圧Ｖpvmax及び電流Ｉpvmaxであれば、以下のように表される。
【０１３９】
【数１】
2011148828.tif 000003
【０１４０】
このような関係式からＤｕｔｙを設定する。このような関係式に従えば、太陽電池１００の出力電圧Ｖpvを検出することになるが、第２の実施の形態では太陽電池１００の出力電圧Ｖpvを検出して制御を行っておらず、Ｄ／Ｄコンバータ回路４１０の出力電圧Ｖoを検出している。典型的には、Ｄ／Ｄコンバータ回路の損失分だけ下がるが、Ｄ／Ｄコンバータ回路の出力電圧Ｖoは、太陽電池１００の出力電圧Ｖpvに比例しており、太陽電池１００の出力電圧Ｖpvの代わりに用いても精度上大きな問題はない。例えば、図２３に示すように、出力電圧検出回路６２０の出力電圧Ｖo_fbに応じて、最大電力時のＤｕｔｙに応じた電圧Ｖ_Dutyを変化させる。具体的には、電圧Ｖo_fbに比例するような電圧Ｖ_Dutyを設定する。
【０１４１】
すなわち、ＤｕｔｙＭａｘ検出レベル補正回路６６０は、図２３に示すように、出力電圧検出回路６２０の出力電圧Ｖo_fbに応じて電圧Ｖ_Dutyを生成して、ＤｕｔｙＭａｘ検出回路６４０に出力する。
【０１４２】
ＤｕｔｙＭａｘ検出レベル補正回路６６０の構成例を図２４に示す。ＤｕｔｙＭａｘ検出レベル補正回路６６０は、発振回路６８０からの信号を加工して鋸波を生成する第１比較鋸波生成回路６６２と、出力電圧検出回路６２０の出力電圧Ｖo_fbと第１比較鋸波生成回路６６２の出力とを比較する比較器６６１と、比較器６６１からの比較結果を表す信号からＤｕｔｙＭａｘ検出回路６４０における検出レベルに相当する電圧Ｖ_Dutyを生成する検出レベル生成回路６６３とを有する。
【０１４３】
このようなＤｕｔｙＭａｘ検出レベル補正回路６６０では、発振回路６８０及び第１比較鋸波生成回路６６２により、三角波を生成して比較器６６１に出力する。比較器６６１は、この三角波と出力電圧検出回路６２０の出力電圧Ｖo_fbとを比較し、例えば出力電圧Ｖo_fbの上昇に応じてローの期間が短くなり、出力電圧Ｖo_fbの下降に応じてオフの時間が長くなるような信号を検出レベル生成回路６６３に出力する。検出レベル生成回路６６３は、比較器６６１からの信号に応じて、ローが短ければＶ_Dutyが高くなり、ローが長ければＶ_Dutyが低くなるように平滑化して、Ｖ_DutyをＤｕｔｙＭａｘ検出回路６４０に出力する。
【０１４４】
さらに、本実施の形態では、Ｄ／Ｄコンバータ回路６１０の出力電圧Ｖoに応じて、目標電圧Ｖ_Vrefを調整する期間についても変化させる。
【０１４５】
すなわち、第２の実施の形態では、太陽電池１００の供給電力が下がると、それに応じて目標電圧Ｖ_Vrefを下げるような構成を採用している。そして、このＶ_Vrefの下げる量は、目標電圧調整回路４５０内のリセットタイマー回路におけるタイマー設定電圧Ｖ_timeの値により決まるようになっている。
【０１４６】
ところが、Ｖ_timeが固定値であると、目標電圧Ｖ_Vrefの調整期間、すなわちコンデンサＣの放電時間が固定になり、コンデンサＣの電圧の高低に依存することになる。すなわち、電圧が高いときは大きく下がり、電圧が低いときは少ししか下がらない。
【０１４７】
そのため、Ｖ_timeの設定値によっては、Ｖ_Vrefが高いときには下がり過ぎることで最大電力点から大きく外れ、Ｖ_Vrefが低いときには下がり幅が少な過ぎて最大電力点に戻るのに時間がかかってしまうという問題がある。すなわち、効率よく太陽電池１００から電力が取り出せなくなる。
【０１４８】
従って、Ｖo_fbが高い場合にはＶ_timeを小さい値にして、すなわちＶ_Vrefを調整する時間を短くし、Ｖo_fbが低い場合にはＶ_timeを大きい値にして、すなわちＶ_Vrefを調整する時間を長くして、最大電力点へできるだけ早期に復帰できるようにする。このため、例えば図２５に示すようにＶo_fbに応じてＶ_timeを設定するようにする。すなわち、Ｖo_fbに対する比例係数を負の所定値に設定するものである。
【０１４９】
本実施の形態における目標電圧変更量補正回路６７０は、図２５に示すような関係に従って、出力電圧検出回路６２０の出力電圧Ｖo_fbに応じた電圧Ｖ_timeを生成して、目標電圧調整回路６５０に出力する。
【０１５０】
また、目標電圧変更量補正回路６７０は、例えば図２６に示すような構成を有する。なお、図２６では、目標電圧調整回路６５０の構成も示す。
【０１５１】
目標電圧調整回路６５０は、（ａ）ＤｕｔｙＭａｘ検出回路６４０からのＤｕｔｙＭａｘ検出信号に応答して信号Ｖ_latchを出力するラッチ回路６５１と、（ｂ）ＤｕｔｙＭａｘ検出信号をラッチ回路６５１が受信してから、目標電圧変更量補正回路６７０によって設定された電圧Ｖ_timeに応じたタイマー設定時間（例えばコンデンサにチャージを始めて当該コンデンサの電圧がタイマー設定値Ｖ_timeに到達までの時間）を計測してその後リセット信号Ｖ_RSをラッチ回路６５１に出力することで信号Ｖ_latchの出力を停止させるリセットタイマー回路６５２と、（ｃ）信号Ｖ_latchが出力されていない場合には初期目標電圧Ｖref_1を目標電圧Ｖ_Vrefとして出力し、信号Ｖ_latchが出力されている間目標電圧Ｖ_Vrefを引き下げるように調整する目標電圧補正回路６５３とを有する。
【０１５２】
目標電圧変更量補正回路６７０は、発振回路６８０からの信号を加工して鋸波を生成する第２比較鋸波生成回路６７２と、出力電圧検出回路６２０の出力電圧Ｖo_fbと第２比較鋸波生成回路６７２の出力とを比較する比較器６７１と、比較器６７１からの比較結果を表す信号からリセットタイマー回路６５２で用いるタイマー設定時間に対応するタイマー設定電圧Ｖ_timeを生成するタイマーレベル生成回路６７３とを有する。
【０１５３】
本実施の形態における電力変換装置６００内のＤ／Ｄコンバータ回路６１０、出力電圧検出回路６２０、定電圧制御回路６３０、ＤｕｔｙＭａｘ検出回路６４０及び目標電圧調整回路６５０の動作は、第２の実施の形態と同様であるから説明を省略する。
【０１５４】
また、ＤｕｔｙＭａｘ検出レベル補正回路６６０は、発振回路６８０からの信号と出力電圧検出回路６２０の出力電圧Ｖo_fbとを用いて図２３に示すような関係に従ってＤｕｔｙＭａｘ検出回路６４０の検出レベルに相当する電圧Ｖ_Dutyを調整する。さらに、目標電圧変更量補正回路６７０は、発振回路６８０からの信号と出力電圧検出回路６２０の出力電圧Ｖo_fbとを用いて図２５に示すような関係に従って目標電圧調整回路６５０のタイマー設定時間に対応する電圧Ｖ_timeを調整する。
【０１５５】
例えば図２７（ａ）及び（ｂ）（太陽電池１００のＩ−Ｖ特性及びＩ−Ｐ特性）に示すように、日照量が減少すると、日照量が多い場合の特性曲線ｇの動作点（１）から日照量が少ない場合の特性曲線ｈの動作点（２）へ動作点が移動する。この際、Ｄ／Ｄコンバータ回路６１０の駆動レベルは同じであるから瞬間的に太陽電池１００から引き出される電流Ｉpvは同じであり、急激に電圧Ｖpv及び電力Ｐpvが落ちることになる。なお、動作点（１）では、ＤｕｔｙＭａｘ検出レベルがＶ_Duty_1であるものとする。
【０１５６】
そうすると、出力電圧検出回路６２０の出力電圧Ｖo_fbは急激に落ちるため、それに応じてＤｕｔｙＭａｘ検出レベルはＶ_Duty_2（＜Ｖ_Duty_1）に下がる。これによって、Ｄ／Ｄコンバータ回路６１０の駆動レベルをより低下させる方向に働く。そうすると、動作点は動作点（３）に移動する。このように最大電力点を超えても電圧Ｖpvは上がり、出力電圧検出回路６２０の出力電圧Ｖo_fbも上がる。そうすると今度はＤｕｔｙＭａｘ検出レベルも上がることになる。そうすると今度はＤ／Ｄコンバータ回路６１０の駆動レベルを上げる方向に働くので、動作点は最大電力点方向に移動し始める。このようにして最大電力点付近で動作するように制御される。
【０１５７】
また、図２８（ａ）及び（ｂ）（太陽電池１００のＩ−Ｖ特性及びＩ−Ｐ特性）に示すように、日照量が増加すると、日照量が少ない場合の特性曲線ｈの動作点（４）から日照量が多い場合の特性曲線ｇの動作点（５）へ動作点が移動する。そうすると、Ｄ／Ｄコンバータ回路６１０の駆動レベルは同じであるから瞬間的に太陽電池１００から引き出される電流Ｉpvは増加し、電圧Ｖpv及び電力Ｐpvも増加することになる。なお、動作点（４）では、ＤｕｔｙＭａｘ検出レベルがＶ_Duty_4であるものとする。
【０１５８】
そうすると、出力電圧検出回路６２０の出力電圧Ｖo_fbは増加するため、それに応じてＤｕｔｙＭａｘ検出レベルはＶ_Duty_5（＞Ｖ_Duty_4）に上がる。そうすると、Ｖo_fbとＶ_Dutyとの差が広がるのでＤ／Ｄコンバータ回路６１０の駆動レベルをより上昇させる方向に働く。そうすると、動作点は動作点（６）に移動する。すなわち、駆動レベルが高くなりすぎて電力Ｐpvも電圧Ｖpvも電流Ｉpvも下がってしまう。そうすると、出力電圧検出回路６２０の出力電圧Ｖo_fbも下がるので、今度はＤｕｔｙＭａｘ検出レベルも下がる。そうするとＤ／Ｄコンバータ回路６１０の駆動レベルを下げる方向に働くので、動作点は最大電力点方向に移動し始める。このようにして電力最大点付近で動作するように制御される。
【０１５９】
以上のように、本実施の形態によれば、日照量の増減があっても最大電力点追跡を適切且つ高速に実施することができるようになる。
【０１６０】
［実施の形態４の実施例］
第４の実施の形態は第２の実施の形態の変形であり、図７に示した太陽電池１００、Ｄ／Ｄコンバータ回路４１０、出力電圧検出回路４２０、蓄電池３００及び定電圧制御回路４３０は、本実施の形態における太陽電池１００、Ｄ／Ｄコンバータ回路６１０、出力電圧検出回路６２０、蓄電池３００及び定電圧制御回路６３０の具体的回路と同じである。
【０１６１】
ＤｕｔｙＭａｘ検出回路６４０、目標電圧調整回路６５０、ＤｕｔｙＭａｘ検出レベル補正回路６６０、目標電圧変更量補正回路６７０及び発振回路６８０の構成例については図２９乃至図３２を用いて説明する。
【０１６２】
図２９に示すように、目標電圧調整回路６５０は、ラッチ回路６５１と、目標電圧補正回路６５３と、リセットタイマー回路６５２とを有する。ラッチ回路６５１及び目標電圧補正回路６５３とは、図８に示したラッチ回路４５１及び目標電圧補正回路４５３と同じなので説明を省略する。
【０１６３】
一方、リセットタイマー回路６５２は、ほぼリセットタイマー回路４５２と同じであり、コンパレータ６５２１及び６５２２と、抵抗Ｒ３１乃至Ｒ３５と、コンデンサＣ２１とを有する。コンパレータ６５２１の正極側入力端子は、ラッチ回路６５１の出力に接続されており、コンパレータ６５２１の負極側入力端子は、抵抗Ｒ３１の一端及び抵抗Ｒ３２の一端に接続されている。抵抗Ｒ３１の他端は電源Ｖccに接続されており、抵抗Ｒ３２の他端は接地されている。コンパレータ６５２１の出力端子は、抵抗Ｒ３３の一端及び抵抗Ｒ３４の一端に接続されており、抵抗Ｒ３３の他端は接地されている。抵抗Ｒ３４の他端は、コンデンサＣ２１の一端及びコンパレータ６５２２の正極側入力端子に接続されている。コンデンサＣ２１の他端は接地されている。コンパレータ６５２２の負極側入力端子は、端子Ｆを介して目標電圧変更量補正回路６７０のタイマーレベル生成回路６７３の出力に接続されている。コンパレータ６５２２の出力端子は、抵抗Ｒ３５の一端とラッチ回路６５１のＦＥＴ（Ｓ３）のゲート端子とに接続されている。Ｒ３５の他端は接地されている。
【０１６４】
また、ＤｕｔｙＭａｘ検出回路６４０はコンパレータ６４１及び抵抗Ｒ１５を含む。コンパレータ６４１の正極側入力端子は、電圧誤差検出回路４３１の出力に接続されており、コンパレータ６４１の負極側入力端子は、ＤｕｔｙＭａｘ検出レベル補正回路６６０の出力に接続されている。コンパレータ６４１の出力端子は、抵抗Ｒ１５の一端とラッチ回路６５１のＦＥＴ（Ｓ２）のゲート端子と接続されている。抵抗Ｒ１５の他端は接地されている。
【０１６５】
図２９に示した回路の動作は、検出レベルに相当する電圧Ｖ_Dutyが変化する部分及びタイマー設定時間に対応する電圧Ｖ_timeが変化する部分以外は第２の実施の形態と同じである。
【０１６６】
図３０に示すように、ＤｕｔｙＭａｘ検出レベル補正回路６６０は、比較器６６１、検出レベル生成回路６６３及び第１比較鋸波生成回路６６２を含む。
【０１６７】
比較器６６１は、コンパレータ６６１１を有する。コンパレータ６６１１の正極側入力端子は、出力電圧検出回路６２０の出力に接続されており、コンパレータ６６１１の負極側入力端子は、第１比較鋸波生成回路６６２の出力に接続されている。コンパレータ６６１１の出力端子は、検出レベル生成回路６６３の入力に接続されている。
【０１６８】
また、検出レベル生成回路６６３は、抵抗Ｒ７２及びＲ７３とコンデンサＣ６２とを有する。コンパレータ６６１１の出力は、抵抗Ｒ７２の一端及び抵抗Ｒ７３の一端に接続されている。抵抗Ｒ７２の他端は接地されている。抵抗Ｒ７３の他端は、コンデンサＣ６２の一端と、ＤｕｔｙＭａｘ検出回路６４０とに接続されている。ＤｕｔｙＭａｘ検出回路６４０とは端子Ｇを介して接続される。コンデンサＣ６２の他端は接地されている。
【０１６９】
第１比較鋸波生成回路６６２は、コンパレータ６６２１及び６６２４と、抵抗Ｒ６１乃至Ｒ７１及びＲ２６９と、コンデンサＣ６１と、ＦＥＴ（Ｓ１１）乃至（Ｓ１４）と、ＮＡＮＤ回路６６２２及び６６２３とを有する。
【０１７０】
コンパレータ６６２１の正極側入力端子は、端子Ｈを介して発振回路６８０の出力と接続され、コンパレータ６６２１の負極側入力端子は、抵抗Ｒ６１の一端と抵抗Ｒ６２の一端とに接続される。抵抗Ｒ６１の他端は電源Ｖccに接続されている。抵抗Ｒ６２の他端は接地されている。コンパレータ６６２１の出力は、抵抗Ｒ６３の一端及びＦＥＴ（Ｓ１１）のゲート端子に接続されており、抵抗Ｒ６３の他端は接地されている。
【０１７１】
ＦＥＴ（Ｓ１１）のソース端子は接地されており、ＦＥＴ（Ｓ１１）のドレイン端子は抵抗Ｒ６５を介して電源Ｖccに接続されている。また、ＦＥＴ（Ｓ１１）のドレイン端子はＮＡＮＤ回路６６２２の第１の入力端子にも接続されている。
【０１７２】
ＦＥＴ（Ｓ１２）のゲート端子はコンパレータ６６２４の出力端子に接続されており、ＦＥＴ（Ｓ１２）のソース端子は接地されており、ＦＥＴ（Ｓ１２）のドレイン端子は抵抗Ｒ６４を介して電源Ｖccに接続されている。また、ＦＥＴ（Ｓ１２）のドレイン端子はＮＡＮＤ回路６６２３の第２の入力端子にも接続されている。
【０１７３】
ＮＡＮＤ回路６６２２の第２の入力端子には、ＮＡＮＤ回路６６２３の出力端子が接続されており、ＮＡＮＤ回路６６２３の第１の入力端子には、ＮＡＮＤ回路６６２２の出力端子が接続されている。このようなＮＡＮＤ回路を用いたラッチ回路は周知であり、ＡＮＤ回路等を用いる他の回路構成を採用することも可能である。また、ＮＡＮＤ回路６６２２の出力は、抵抗Ｒ６６の一端とＦＥＴ（Ｓ１３）のゲート端子とに接続されている。抵抗Ｒ６６の他端は接地されている。
【０１７４】
ＦＥＴ（Ｓ１３）のソース端子は接地されており、ＦＥＴ（Ｓ１３）のドレイン端子は抵抗Ｒ６７の一端とＦＥＴ（Ｓ１４）のゲート端子とに接続されている。抵抗Ｒ６７の他端は電源Ｖccに接続されている。ＦＥＴ（Ｓ１４）のソース端子は接地されており、ＦＥＴ（Ｓ１４）のドレイン端子は、抵抗Ｒ６８の一端と抵抗Ｒ２６９の一端とに接続されている。抵抗Ｒ６８の他端は電源Ｖccに接続されている。抵抗Ｒ２６９の他端は、コンデンサＣ６１の一端とコンパレータ６６２４の正極側入力端子と比較器６６１のコンパレータ６６１１の負極側入力端子とに接続されている。コンデンサＣ６１の他端は接地されている。コンパレータ６６２４の負極側入力端子は、抵抗Ｒ６９の一端と抵抗Ｒ７０の一端とに接続されている。抵抗Ｒ７０の他端は接地されており、抵抗Ｒ６９の他端は電源Ｖccに接続されている。コンパレータ６６２４の出力端子は、抵抗Ｒ７１の一端及びＦＥＴ（Ｓ１２）のゲート端子に接続されている。抵抗Ｒ７１の他端は接地されている。
【０１７５】
図３１に示すように、発振回路６８０は、ダイオードＤ１１乃至１４と、インバータ６８１及び６８２と、抵抗Ｒ７４乃至Ｒ７７と、コンデンサＣ６３及びＣ６４とを有する。
【０１７６】
発振回路６８０の出力は、ダイオードＤ１１のアノードとダイオードＤ１２のカソードの接続点となっており、この接続点にはさらにインバータ６８１の入力と抵抗Ｒ７４の一端とが接続されている。ダイオードＤ１２のアノードは接地されており、ダイオードＤ１１のカソードは電源Ｖccに接続されている。抵抗Ｒ７４の他端は、抵抗Ｒ７５の一端とコンデンサＣ６３の一端とに接続されている。  
【０１７７】
また、インバータ６８１の出力は、抵抗Ｒ７５の他端とコンデンサＣ６４の一端とに接続されている。コンデンサＣ６３の他端と抵抗Ｒ７６の一端とは、インバータ６８２の出力に接続されている。抵抗Ｒ７６の他端はコンデンサＣ６４の他端と抵抗Ｒ７７の一端とに接続されている。ダイオードＤ１３のアノードとダイオードＤ１４のカソードの接続点には、抵抗Ｒ７７の他端とインバータ６８２の入力とが接続されている。ダイオードＤ１３のカソードは電源Ｖccに接続されている。ダイオードＤ１４のアノードは接地されている。
【０１７８】
図３２に示すように、目標電圧変更量補正回路６７０は、比較器６７１、タイマーレベル生成回路６７３及び第２比較鋸波生成回路６７２を含む。
【０１７９】
比較器６７１は、コンパレータ６７１１を有する。コンパレータ６７１１の負極側入力端子は、出力電圧検出回路６２０の出力に接続されており、コンパレータ６７１１の正極側入力端子は、第２比較鋸波生成回路６７２の出力に接続されている。
【０１８０】
また、タイマーレベル生成回路６７３は、抵抗Ｒ１７２及びＲ１７３とコンデンサＣ１６２とを有する。コンパレータ６７１１の出力は、抵抗Ｒ１７２の一端及び抵抗Ｒ１７３の一端に接続されている。抵抗Ｒ１７２の他端は接地されている。抵抗Ｒ１７３の他端は、コンデンサＣ１６２の一端と、目標電圧調整回路６５０のリセットタイマー回路６５２とに接続されている。目標電圧調整回路６５０のリセットタイマー回路６５２とは端子Ｆを介して接続される。
【０１８１】
第２比較鋸波生成回路６７２は、コンパレータ６７２１及び６７２４と、抵抗Ｒ１６１乃至Ｒ１７１及びＲ３６９と、コンデンサＣ１６１と、ＦＥＴ（Ｓ１１１）乃至（Ｓ１１４）と、ＮＡＮＤ回路６７２２及び６７２３とを有する。
【０１８２】
コンパレータ６７２１の正極側入力端子は、端子Ｈを介して発振回路６８０の出力と接続され、コンパレータ６７２１の負極側入力端子は、抵抗Ｒ１６１の一端と抵抗Ｒ１６２の一端とに接続される。抵抗Ｒ１６１の他端は電源Ｖccに接続されている。抵抗Ｒ１６２の他端は接地されている。コンパレータ６７２１の出力は、抵抗Ｒ１６３の一端及びＦＥＴ（Ｓ１１１）のゲート端子に接続されており、抵抗Ｒ１６３の他端は接地されている。
【０１８３】
ＦＥＴ（Ｓ１１１）のソース端子は接地されており、ＦＥＴ（Ｓ１１１）のドレイン端子は抵抗Ｒ１６５を介して電源Ｖccに接続されている。また、ＦＥＴ（Ｓ１１１）のドレイン端子はＮＡＮＤ回路６７２２の第１の入力端子にも接続されている。
【０１８４】
ＦＥＴ（Ｓ１１２）のゲート端子はコンパレータ６７２４の出力端子に接続されており、ＦＥＴ（Ｓ１１２）のソース端子は接地されており、ＦＥＴ（Ｓ１１２）のドレイン端子は抵抗Ｒ１６４を介して電源Ｖccに接続されている。また、ＦＥＴ（Ｓ１１２）のドレイン端子はＮＡＮＤ回路６７２３の第２の入力端子にも接続されている。
【０１８５】
ＮＡＮＤ回路６７２２の第２の入力端子には、ＮＡＮＤ回路６７２３の出力端子が接続されており、ＮＡＮＤ回路６７２３の第２の入力端子には、ＮＡＮＤ回路６７２２の出力端子が接続されている。また、ＮＡＮＤ回路６７２２の出力は、抵抗Ｒ１６６の一端とＦＥＴ（Ｓ１１３）のゲート端子とに接続されている。抵抗Ｒ１６６の他端は接地されている。
【０１８６】
ＦＥＴ（Ｓ１１３）のソース端子は接地されており、ＦＥＴ（Ｓ１１３）のドレイン端子は抵抗Ｒ１６７の一端とＦＥＴ（Ｓ１１４）のゲート端子とに接続されている。抵抗Ｒ１６７の他端は電源Ｖccに接続されている。ＦＥＴ（Ｓ１１４）のソース端子は接地されており、ＦＥＴ（Ｓ１１４）のドレイン端子は、抵抗Ｒ１６８の一端と抵抗Ｒ３６９の一端とに接続されている。抵抗Ｒ１６８の他端は電源Ｖccに接続されている。抵抗Ｒ３６９の他端は、コンデンサＣ１６１の一端とコンパレータ６７２４の正極側入力端子と比較器６７１のコンパレータ６７１１の正極側入力端子とに接続されている。コンデンサＣ１６１の他端は接地されている。コンパレータ６７２４の負極側入力端子は、抵抗Ｒ１６９の一端と抵抗Ｒ１７０の一端とに接続されている。抵抗Ｒ１７０の他端は接地されており、抵抗Ｒ１６９の他端は電源Ｖccに接続されている。コンパレータ６７２４の出力端子は、抵抗Ｒ１７１の一端及びＦＥＴ（Ｓ１１２）のゲート端子に接続されている。抵抗Ｒ１７１の他端は接地されている。
【０１８７】
図３３及び図３４に図３０及び図３１に示した回路の波形図を示す。図３３（ａ）は、発振回路６８０の出力ＯＳＣ＿１を示す。波形のほぼ中央が０Ｖであり、抵抗Ｒ６２及びＲ６１の抵抗値をＲ６２及びＲ６１とすると、電源電圧Ｖcc×Ｒ６２／（Ｒ６１＋Ｒ６２）が閾値となっている。発振回路６８０の出力ＯＳＣ＿１が、この閾値を超えるか否かがコンパレータ６６２１で判断され、図３３（ｂ）に示すように閾値を超えたところで信号Ｖ_SET_Dはハイになる。さらに、第１比較鋸波生成回路６６２はラッチ回路を含んでおり、図３３（ｃ）に示すようにＮＡＮＤ回路６６２２の出力Ｖ_latch_Dもハイになる。そして図３３（ｄ）に示すように、コンデンサＣ６１の電荷のチャージが進み、電圧Ｖ_tri_Dも上昇する。抵抗Ｒ６９及びＲ７０の抵抗値をＲ６９及びＲ７０と表すとして、電圧Ｖ_tri_Dが、電源電圧Ｖcc×Ｒ７０／（Ｒ６９＋Ｒ７０）に達するまで上昇すると、図３３（ｅ）に示すようにリセット信号Ｖ_RS_Dが出力されて、ＦＥＴ（Ｓ１２）がオンになる。そうすると、ＮＡＮＤ回路６６２２の出力Ｖ_latch_Dはローに変化し、コンデンサＣ６１からの放電が開始されるので電圧Ｖ_tri_Dも減少する。このような処理が繰り返される。
【０１８８】
一方、コンパレータ６６１１は、図３４（ａ）に示すように、出力電圧検出回路６２０の出力Ｖo_fbと第１比較鋸波生成回路６６２の出力Ｖ_tri_Dとを比較する。そうすると、図３４（ｃ）に示すように、コンパレータ６６１１の出力は、Ｖ_tri_Dの方が高い電圧の期間にローとなる。この矩形波は、検出レベル生成回路６６３によって平滑化されて、図３４（ｂ）に示すような検出レベルに相当する電圧Ｖ_Dutyとして出力される。実線と点線とで示されているように、出力電圧検出回路６２０の出力Ｖo_fbが実線であれば、図３４（ｃ）に示すようにＣＭＰ_oのローの期間は短くなり、図３４（ｂ）に示すように出力Ｖ_Dutyは上昇する。一方、出力電圧検出回路６２０の出力Ｖo_fbが点線（＝Ｖo_fb2）であれば、図３４（ｃ）に示すようにＣＭＰ_oのローの期間が長くなり、図３４（ｂ）に示すように出力Ｖ_Dutyは下降する。なお、図３４（ｂ）中Ｖ_Duty_aveはＶo_fbに対応するＶ_Dutyの平均値を表しており、Ｖ_Duty_ave2はＶo_fb2に対応するＶ_Dutyの平均値を表している。
【０１８９】
図３５及び図３６に図３１及び図３２に示した回路の波形図を示す。図３５（ａ）は、発振回路６８０の出力ＯＳＣ＿１を示す。波形のほぼ中央が０Ｖであり、抵抗Ｒ１６２及びＲ１６１の抵抗値をＲ１６２及びＲ１６１とすると、電源電圧Ｖcc×Ｒ１６２／（Ｒ１６１＋Ｒ１６２）が閾値となっている。発振回路６８０の出力ＯＳＣ＿１が、この閾値を超えるか否かがコンパレータ６７２１で判断され、図３５（ｂ）に示すように閾値を超えたところで信号Ｖ_SET_Tはハイになる。さらに、第２比較鋸波発生回路６７２はラッチ回路を含んでおり、図３５（ｃ）に示すようにＮＡＮＤ回路６７２２の出力Ｖ_latch_Tもハイになる。そして図３５（ｄ）に示すように、コンデンサＣ１６１の電荷のチャージが進み、電圧Ｖ_tri_Tも上昇する。抵抗Ｒ１７０及びＲ１６９の抵抗値をＲ１７０及びＲ１６９とすると、電圧Ｖ_tri_Tが、電源電圧Ｖcc×Ｒ１７０／（Ｒ１６９＋Ｒ１７０）に達するまで上昇すると、図３５（ｅ）に示すようにリセット信号Ｖ_RS_Tが出力されて、ＦＥＴ（Ｓ１１２）がオンになる。そうすると、ＮＡＮＤ回路６７２２の出力Ｖ_latch_Tはローに変化し、コンデンサＣ１６１からの放電が開始されるので電圧Ｖ_tri_Tも減少する。このような処理が繰り返される。Ｖ_tri_DとＶ_tri_Tの波形が少々異なるのは、コンデンサＣ６１とコンデンサＣ１６１の容量が違うためである。
【０１９０】
一方、コンパレータ６７１１では、図３６（ａ）に示すように、出力電圧検出回路６２０の出力Ｖo_fbと第２比較鋸波生成回路６７２の出力Ｖ_tri_Tとを比較する。そうすると、図３６（ｃ）に示すように、コンパレータ６７１１の出力は、Ｖ_tri_Tの方が高い電圧の期間にハイとなる。この点もＤｕｔｙＭａｘ検出レベル補正回路６６０と異なる点である。この矩形波は、タイマーレベル生成回路６７３によって平滑化されて、図３６（ｂ）に示すようなタイマー設定時間に対応する電圧Ｖ_timeとして出力される。実線と点線とで示されているように、出力電圧検出回路６２０の出力Ｖo_fbが実線であれば、図３６（ｃ）に示すようにＣＭＰ３_oのハイの期間は短くなり、図３６（ｂ）に示すように出力Ｖ_timeは下降する。一方、出力電圧検出回路６２０の出力Ｖo_fbが点線（＝Ｖo_fb2）であれば、図３６（ｃ）に示すようにＣＭＰ３_oのハイの期間が長くなり、図３６（ｂ）に示すように出力Ｖ_timeは上昇する。なお、図３６（ｂ）中Ｖ_time_aveはＶo_fbに対応するＶ_timeの平均値を表しており、Ｖ_time_ave2はＶo_fb2に対応するＶ_timeの平均値を表している。
【０１９１】
このように図２３及び図２５を実際に実装することができるようになる。
【０１９２】
その他の回路の動作は第２の実施の形態と同じであるから、説明を省略する。
【０１９３】
［実施の形態４の変形］
第４の実施の形態でも述べたように、ＤｕｔｙＭａｘ検出回路６４０の検出レベルは、太陽電池１００の出力電力Ｐpvに応じて変化させることが好ましい。従って、第４の実施の形態の変形に係る太陽電池システムの機能ブロック図を図３７に示す。
【０１９４】
太陽電池システムは、太陽電池１００と、太陽電池１００からの出力電圧を検出する太陽電池出力電圧検出回路８００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置７００と、電力変換装置７００の出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００、並びに負荷Ａ乃至Ｃは、第２の実施の形態と同じである。
【０１９５】
電力変換装置７００は、（Ａ）スイッチを有し、太陽電池１００からの出力電圧をスイッチのスイッチングによりＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路６１０と、（Ｂ）Ｄ／Ｄコンバータ回路６１０の出力電圧に応じた電圧の出力信号を出力する出力電圧検出回路６２０と、（Ｃ）出力電圧検出回路６２０の出力信号の電圧Ｖo_fbと目標電圧Ｖ_Vrefとの差に応じて、Ｄ／Ｄコンバータ回路６１０を制御する定電圧制御回路６３０と、（Ｄ）定電圧制御回路６３０から出力され且つＤ／Ｄコンバータ回路６１０のスイッチのオンオフを指示するスイッチング信号のデューティー比ＤutyがＤｕｔｙＭａｘ検出レベル補正回路７６０によって設定された検出レベルとなっている状態を検出するＤｕｔｙＭａｘ検出回路６４０と、（Ｅ）初期目標電圧Ｖref_1をそのまま目標電圧Ｖ_Vrefとして出力するか、ＤｕｔｙＭａｘ検出回路６４０の検出信号に応じて初期目標電圧を、目標電圧変更量補正回路６７０によって設定されるタイマー設定時間の間調整して目標電圧Ｖ_Vrefを生成して、定電圧制御回路６３０へ出力する目標電圧調整回路６５０と、（Ｆ）太陽電池出力電圧検出回路８００からの出力Ｖpv_fbに応じて、ＤｕｔｙＭａｘ検出回路６４０の検出レベルを補正するＤｕｔｙＭａｘ検出レベル補正回路７６０と、（Ｇ）出力電圧検出回路６２０からの出力Ｖo_fbに応じて、目標電圧調整回路６５０の調整時間を補正する目標電圧変更量補正回路６７０と、（Ｈ）ＤｕｔｙＭａｘ検出レベル補正回路７６０及び目標電圧変更量補正回路６７０で用いる信号を生成する発振回路６８０とを有する。
【０１９６】
このように、太陽電池出力電圧検出回路８００を導入したため、この太陽電池出力電圧検出回路８００からの出力電圧Ｖpv_fbを用いるようにＤｕｔｙＭａｘ検出レベル補正回路７６０を変更したＤｕｔｙＭａｘ検出レベル補正回路７６０を導入している。
【０１９７】
図２０には最大電力ＰpvとＤｕｔｙの関係を示したが、最大電力が決まればそのときの電圧Ｖpvmaxと電流Ｉpvmaxは一意に決まる。従って、太陽電池の出力電圧Ｖpvに応じてＤｕｔｙを決定すればよい。さらに、Ｄｕｔｙと検出レベルに相当する電圧Ｖ_Dutyとの間には一定の関係があるので、太陽電池の出力電圧Ｖpvと電圧Ｖ_Dutyとの関係も導き出すことができる。ある太陽電池１００及び電力変換装置７００では、Ｖpv_fbとＶ_Dutyとの間には、図３８で菱形点列で示すような関係が見出された。図３８において横軸は太陽電池１００の出力電圧Ｖpvを表し、縦軸はＶ_Dutyを表す。太陽電池の出力電圧Ｖpvと電圧Ｖ_Dutyとの関係は、正方形点を繋ぐ近似直線で示すように線形性が高い。従って、例えば図３９に示すように、ＤｕｔｙＭａｘ検出レベル補正回路７６０が、太陽電池出力電圧検出回路８００の出力電圧Ｖpv_fbに比例した電圧Ｖ_Dutyを出力するようにすれば、日照量に応じて適切に検出レベルを設定することができるようになる。
【０１９８】
ＤｕｔｙＭａｘ検出レベル補正回路７６０の構成を図４０に示すが、基本的には第４の実施の形態と同じである。すなわち、ＤｕｔｙＭａｘ検出レベル補正回路７６０は、発振回路６８０からの信号を加工して鋸波を生成する第３比較鋸波生成回路７６２と、太陽電池出力電圧検出回路８００の出力電圧Ｖpv_fbと第３比較鋸波生成回路７６２の出力とを比較する比較器７６１と、比較器７６１からの比較結果を表す信号からＤｕｔｙＭａｘ検出回路６４０における検出レベルに相当する電圧Ｖ_Dutyを生成する検出レベル生成回路７６３とを有する。
【０１９９】
このようなＤｕｔｙＭａｘ検出レベル補正回路７６０では、発振回路６８０及び第３比較鋸波生成回路７６２により、三角波を生成して比較回路７６１に出力する。比較回路７６１は、この三角波と太陽電池出力電圧検出回路８００の出力電圧Ｖpv_fbとを比較し、例えば電圧Ｖpv_fbの上昇に応じてローの期間が短くなり、出力電圧Ｖpv_fbの下降に応じてローの時間が長くなるような信号を検出レベル生成回路７６３に出力する。検出レベル生成回路７６３は、比較回路７６１からの信号に応じて、ローが短ければＶ_Dutyが高くなり、ローが長ければＶ_Dutyが低くなるように平滑化して、Ｖ_DutyをＤｕｔｙＭａｘ検出回路６４０に出力する。
【０２００】
このようにすれば、第４の実施の形態と同様の効果を得ることができるようになる。
【０２０１】
［実施の形態４の変形の実施例］
ここでは第４の実施の形態の実施例とは異なる部分のみを示す。図４１に、太陽電池１００、太陽電池出力電圧検出回路８００、Ｄ／Ｄコンバータ回路６１０、出力電圧検出回路６２０、蓄電池３００及び定電圧制御回路６３０を示す。但し、太陽電池１００及び蓄電池３００は第２の実施の形態と同じであるので説明を省略する。また、Ｄ／Ｄコンバータ回路６１０も図７に示したＤ／Ｄコンバータ回路４１０と同じであり、出力電圧検出回路６２０も図７に示した出力電圧検出回路４２０と同じであるから、これ以上の説明は省略する。さらに、定電圧制御回路６３０に含まれる電圧誤差検出回路４３１及び駆動信号発生回路４３２は、図７における電圧誤差検出回路４３１及び駆動信号発生回路４３２と同じであるから、これ以上の説明は省略する。
【０２０２】
太陽電池出力電圧検出回路８００は、抵抗Ｒ８１及びＲ８２を含む。そして、太陽電池１００の抵抗Ｒ１に、抵抗Ｒ８１の一端が接続され、抵抗Ｒ８１の他端は抵抗Ｒ８２の一端に接続され、抵抗Ｒ８２の他端は接地されている。そして、抵抗Ｒ８１と抵抗Ｒ８２の接続点の電圧がＶpv_fbとして接続端子Ｊを介してＤｕｔｙＭａｘ検出レベル補正回路７６０の比較器７６１に出力される。このように、太陽電池出力電圧検出回路８００は、太陽電池１００の出力電圧Ｖpvを抵抗Ｒ８１と抵抗Ｒ８２とで抵抗分割している。
【０２０３】
また、図４２に、ＤｕｔｙＭａｘ検出レベル補正回路７６０の構成を示す。基本的には、図３０に示したＤｕｔｙＭａｘ検出レベル補正回路６６０と同じである。異なっている部分は、比較器７６１に含まれるコンパレータ７６１１の正極側入力端子に、太陽電池出力電圧検出回路８００の出力が接続端子Ｊを介して接続されている部分だけである。参照符号は異なっているが回路構成自体はこれ以上の相違はない。
【０２０４】
ＤｕｔｙＭａｘ検出レベル補正回路７６０の動作を表す波形図を図４３に示す。但し、太陽電池出力電圧検出回路８００の出力電圧Ｖpv_fbは、出力電圧検出回路６２０の出力電圧Ｖo_fbとは多少波形が異なる。これはＦＥＴ（Ｓ１）のスイッチングに応じて電圧が多少下がるようにリプルが生成されているためである。しかし動作自体は同じである。図４３（ａ）に示すように、第３比較鋸波生成回路７６２からの出力電圧Ｖ_tri_Dと電圧Ｖpv_fbとを比較して、図４３（ｃ）に示すように出力電圧Ｖ_tri_Dが電圧Ｖpv_fbを上回る期間、コンパレータ７６１１の出力ＣＭＰ_oはローになる。この出力ＣＭＰ_oは検出レベル生成回路７６３で平滑化されて、図４３（ｂ）に示すような検出レベルに相当する電圧Ｖ_Dutyが生成される。このようにＣＭＰ_oがローの期間Ｖ_Dutyは下降する。なお、Ｖpv_fbが上昇すればＣＭＰ_oがローとなる期間が短くなりＶ_Dutyは上昇し、Ｖpv_fbが下降すればＣＭＰ_oがローとなる期間が長くなりＶ_Dutyは下降するという点は、図３４と同じである。
【０２０５】
なお、Ｖ_timeの調整については、第４の実施の形態の実施例と同じように出力電圧検出回路６２０の出力電圧Ｖo_fbに基づき行われるので、回路として変更部分はない。Ｖ_timeについては、Ｖo_fbに応じた処理に用いられるので、Ｖo_fbに応じて調整される方が好ましい。
【０２０６】
その他の回路は第２の実施の形態及び第４の実施の形態と同じであり、効果についても同様である。
【０２０７】
［実施の形態５］
本実施の形態は、第３の実施の形態の変形である。この変形は、第４の実施の形態において第２の実施の形態に加えた変形と同様のものである。
【０２０８】
図４４に示すように、本実施の形態に係る太陽電池システムは、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置９００と、電力変換装置９００の出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００並びに負荷Ａ乃至Ｃは、第２の実施の形態と同様である。
【０２０９】
電力変換装置９００は、（Ａ）スイッチを有し、太陽電池１００からの出力電圧をスイッチのスイッチングによりＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路９１０と、（Ｂ）Ｄ／Ｄコンバータ回路９１０の出力電圧に応じた電圧の出力信号を電圧検出信号補正回路９３０に出力する出力電圧検出回路９２０と、（Ｃ）補正指示回路９６０からの出力に従って出力電圧検出回路９２０からの検出信号の電圧Ｖo_fbを補正して、補正後の検出信号Ｖo_fb_3を出力する電圧検出信号補正回路９３０と、（Ｄ）固定の目標電圧Ｖ_Vrefと電圧検出信号補正回路９３０からの補正後検出信号の電圧Ｖo_fb_3との差に応じて、Ｄ／Ｄコンバータ回路９１０を制御する定電圧制御回路９４０と、（Ｅ）定電圧制御回路９４０から出力され且つＤ／Ｄコンバータ回路９１０のスイッチのオンオフを指示するスイッチングパルスのデューティー比ＤutyがＤｕｔｙＭａｘ検出レベル補正回路９７０によって設定された検出レベルとなっている状態を検出するＤｕｔｙＭａｘ検出回路９５０と、（Ｆ）ＤｕｔｙＭａｘ検出回路９５０からの検出信号に応じてタイマー設定時間（具体的には電圧Ｖ_timeで決まる期間）の間、電圧検出信号補正回路９３０に対して補正の指示Ｖ_latchを出力する補正指示回路９６０と、（Ｇ）出力電圧検出回路９２０からの出力Ｖo_fbに応じて、ＤｕｔｙＭａｘ検出回路９５０の検出レベルを補正するＤｕｔｙＭａｘ検出レベル補正回路９７０と、（Ｈ）出力電圧検出回路９２０からの出力Ｖo_fbに応じて、補正指示回路９６０におけるタイマー設定時間に対応する電圧Ｖ_timeを補正する補正指示量補正回路９８０と、（Ｉ）ＤｕｔｙＭａｘ検出レベル補正回路９７０及び補正指示量補正回路９８０で用いる信号を生成する発振回路９９０とを有する。
【０２１０】
第３の実施の形態に対して追加されたのはＤｕｔｙＭａｘ検出レベル補正回路９７０と補正指示量補正回路９８０と発振回路９９０とである。ＤｕｔｙＭａｘ検出レベル補正回路９７０は、第４の実施の形態におけるＤｕｔｙＭａｘ検出レベル補正回路６６０と同じである。すなわち、図４５に示すように、ＤｕｔｙＭａｘ検出レベル補正回路９７０は、発振回路９９０からの信号を加工して鋸波を生成する第１比較鋸波生成回路６６２と、出力電圧検出回路９２０の出力電圧Ｖo_fbと第１比較鋸波生成回路６６２の出力とを比較する比較器６６１と、比較器６６１からの比較結果を表す信号からＤｕｔｙＭａｘ検出回路９５０における検出レベルに相当する電圧Ｖ_Dutyを生成する検出レベル生成回路６６３とを有する。
【０２１１】
また、補正指示量補正回路９８０は、第４の実施の形態における目標電圧変更量補正回路６７０の構成と同じである。すなわち、図４６に示すように、補正指示量補正回路９８０は、発振回路９９０からの信号を加工して鋸波を生成する第２比較鋸波生成回路６７２と、出力電圧検出回路９２０の出力電圧Ｖo_fbと第２比較鋸波生成回路６７２の出力とを比較する比較器６７１と、比較器６７１からの比較結果を表す信号からリセットタイマー回路９６２で用いるタイマー設定時間に対応するタイマー設定電圧Ｖ_timeを生成するタイマーレベル生成回路６７３とを有する。なお、図４６にも示すように、補正指示回路９６０は、図１２に示した第３の実施の形態における補正指示回路５６０の構成とほぼ同じである。すなわち、補正指示回路９６０は、ＤｕｔｙＭａｘ検出回路９５０からの検出信号に応じて所定期間ハイになる信号Ｖ_latchを、電圧検出信号補正回路９３０に出力するラッチ回路５６１と、ラッチ回路５６１からの信号Ｖ_latchがハイになると補正指示量補正回路９８０から出力されるタイマー設定電圧Ｖ_timeに応じた所定時間を計測して、当該所定時間経過後にラッチ回路５６１にリセット信号Ｖ_RSを出力して信号Ｖ_latchをローに変化させるリセットタイマー回路９６２とを有する。
【０２１２】
このように基本的な動作は第３の実施の形態と同じであり、第３の実施の形態に対して追加された回路の動作は第４の実施の形態において追加された回路の動作と同じになる。
【０２１３】
［実施の形態５の実施例］
図１４に示した太陽電池１００、Ｄ／Ｄコンバータ回路５１０、出力電圧検出回路５２０、蓄電池３００及び定電圧制御回路５４０は、本実施の形態における太陽電池１００、Ｄ／Ｄコンバータ回路９１０、出力電圧検出回路９２０、蓄電池３００及び定電圧制御回路９４０の具体的回路と同じである。従って図示を省略する。
【０２１４】
図４７に、ＤｕｔｙＭａｘ検出回路９５０と、ラッチ回路５６１及びリセットタイマー回路９６２を有する補正指示回路９６０と、電圧検出信号補正回路９３０とを示す。ラッチ回路５６１は、図１５に示したラッチ回路と同じであるから同じ参照符号を付している。また、電圧検出信号補正回路９３０は、図１５に示した電圧検出信号補正回路５３０と同じ構成を有している。従ってこれらの回路の説明は省略する。
【０２１５】
一方、リセットタイマー回路９６２は、ほぼリセットタイマー回路５６２と同じであり、コンパレータ９６２１及び９６２２と、抵抗Ｒ３１乃至Ｒ３５と、コンデンサＣ２３とを有する。コンパレータ９６２１の正極側入力端子は、ラッチ回路５６１の出力に接続されており、コンパレータ９６２１の負極側入力端子は、抵抗Ｒ３１の一端及び抵抗Ｒ３２の一端に接続されている。抵抗Ｒ３１の他端は電源Ｖccに接続されており、抵抗Ｒ３２の他端は接地されている。コンパレータ９６２１の出力端子は、抵抗Ｒ３３の一端及び抵抗Ｒ３４の一端に接続されており、抵抗Ｒ３３の他端は接地されている。抵抗Ｒ３４の他端は、コンデンサＣ２３の一端及びコンパレータ９６２２の正極側入力端子に接続されている。コンデンサＣ２３の他端は接地されている。コンパレータ９６２２の負極側入力端子は、端子Ｆを介して補正指示量補正回路９８０のタイマーレベル生成回路６７３の出力に接続されている。コンパレータ９６２２の出力端子は、抵抗Ｒ３５の一端とラッチ回路５６１のＦＥＴ（Ｓ３）のゲート端子とに接続されている。抵抗Ｒ３５の他端は接地されている。
【０２１６】
また、ＤｕｔｙＭａｘ検出回路９５０はコンパレータ９５１及び抵抗Ｒ１５を含む。コンパレータ９５１の正極側入力端子は、電圧誤差検出回路５４１の出力に接続されており、コンパレータ９５１の負極側入力端子は、ＤｕｔｙＭａｘ検出レベル補正回路９７０の出力に接続されている。コンパレータ９５１の出力端子は、抵抗Ｒ１５の一端とラッチ回路５６１のＦＥＴ（Ｓ２）のゲート端子と接続されている。抵抗Ｒ１５の他端は接地されている。
【０２１７】
図４７に示した回路の動作は、検出レベルに相当する電圧Ｖ_Dutyが変化する部分及びタイマー設定時間に対応する電圧Ｖ_timeが変化する部分以外は同じである。
【０２１８】
なお、端子Ｇ及びＦを介して接続されている回路群は図３０乃至図３２に示したものと同じである。従って、ここでは説明は省略する。
【０２１９】
以上のように基本的な回路構成及び動作は第３の実施の形態と同様であり、Ｖ_Duty及びＶ_timeの調整については第４の実施の形態で説明したものと同じである。
【０２２０】
［実施の形態５の変形］
第４の実施の形態における変形と同様に、Ｖo_fbではなく太陽電池１００からの出力電圧に応じた電圧Ｖpv_fbに応じてＶ_Dutyを調整するような構成を採用することができる。
【０２２１】
図４８に示すように、本実施の形態に係る太陽電池システムは、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置１０００と、電力変換装置１０００の出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００並びに負荷Ａ乃至Ｃは、第２の実施の形態と同様である。さらに、第４の実施の形態と同様に、太陽電池出力電圧検出回路１１００が太陽電池１００に接続されており、この太陽電池出力電圧検出回路１１００は第４の実施の形態における太陽電池出力電圧検出回路８００と同じである。
【０２２２】
電力変換装置１０００は、（Ａ）スイッチを有し、太陽電池１００からの出力電圧をスイッチのスイッチングによりＤＣ／ＤＣ変換するＤ／Ｄコンバータ回路１０１０と、（Ｂ）Ｄ／Ｄコンバータ回路１０１０の出力電圧に応じた電圧の出力信号を電圧検出信号補正回路１０３０に出力する出力電圧検出回路１０２０と、（Ｃ）補正指示回路１０６０からの出力に従って出力電圧検出回路１０２０からの検出信号の電圧Ｖo_fbを補正して、補正後の検出信号Ｖo_fb_3を出力する電圧検出信号補正回路１０３０と、（Ｄ）固定の目標電圧Ｖ_Vrefと電圧検出信号補正回路１０３０からの補正後検出信号の電圧Ｖo_fb_3との差に応じて、Ｄ／Ｄコンバータ回路１０１０を制御する定電圧制御回路１０４０と、（Ｅ）定電圧制御回路１０４０から出力され且つＤ／Ｄコンバータ回路１０１０のスイッチのオンオフを指示するスイッチングパルスのデューティー比ＤutyがＤｕｔｙＭａｘ検出レベル補正回路１０７０によって設定された検出レベルとなっている状態を検出するＤｕｔｙＭａｘ検出回路１０５０と、（Ｆ）ＤｕｔｙＭａｘ検出回路１０５０からの検出信号に応じて、補正指示量補正回路１０８０によって設定されたタイマー設定時間（具体的には電圧Ｖ_timeで決まる期間）の間、電圧検出信号補正回路１０３０に対して補正の指示Ｖ_latchを出力する補正指示回路１０６０と、（Ｇ）太陽電池出力電圧検出回路１１００からの出力Ｖpv_fbに応じて、ＤｕｔｙＭａｘ検出回路１０５０の検出レベルを補正するＤｕｔｙＭａｘ検出レベル補正回路１０７０と、（Ｈ）出力電圧検出回路１０２０からの出力Ｖo_fbに応じて、補正指示回路１０６０におけるタイマー設定時間に対応する電圧Ｖ_timeを補正する補正指示量補正回路１０８０と、（Ｉ）ＤｕｔｙＭａｘ検出レベル補正回路１０７０及び補正指示量補正回路１０８０で用いる信号を生成する発振回路１０９０とを有する。
【０２２３】
ＤｕｔｙＭａｘ検出レベル補正回路１０７０は、図４２に示したようなＤｕｔｙＭａｘ検出レベル補正回路７６０と同様の回路構成を有する。また、太陽電池出力電圧検出回路１１００の構成も図４１に示されている太陽電池出力電圧検出回路８００と同じである。従って接続端子Ｊで両回路は接続されている。
【０２２４】
以上のように基本的な回路構成及び動作は第３の実施の形態と同様であり、Ｖ_Duty及びＶ_timeの調整については第４の実施の形態及びその変形で説明したものと同じである。
【０２２５】
［実施の形態６］
第６の実施の形態は、第４の実施の形態の変形である。
【０２２６】
図４９に、本発明の第６の実施の形態に係るシステムの機能ブロック図を示す。図４９に示すシステムは、太陽電池システムであって、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置６００ｂと、電力変換装置６００ｂの出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００、並びに負荷Ａ乃至Ｃは、第４の実施の形態（すなわち第２の実施の形態）と同じである。
【０２２７】
第４の実施の形態に係る電力変換装置６００（図１８）と、第６の実施の形態に係る電力変換装置６００ｂとの差は、目標電圧変更量補正回路６７０の代わりに第２目標電圧変更量補正回路６７０ｂが導入された点である。本実施の形態に係る第２目標電圧変更量補正回路６７０ｂを採用したため、発振回路６８０の出力先がＤｕｔｙＭａｘ検出レベル補正回路６６０のみになっている。発振回路６８０を含む他の構成要素の構成自体は変更されていない。従って、詳細な説明は省略する。
【０２２８】
図５０に、本実施の形態に係る第２目標電圧変更量補正回路６７０ｂの構成と、当該第２目標電圧変更量補正回路６７０ｂに関係する目標電圧調整回路６５０の構成を示す。図５０は、図２６に対応する図である。
【０２２９】
第２目標電圧変更量補正回路６７０ｂの出力であるタイマー設定電圧Ｖ_timeが、目標電圧調整回路６５０のリセットタイマー回路６５２に入力される点は、第４の実施の形態（図２６）と同様である。
【０２３０】
第２目標電圧変更量補正回路６７０ｂは、（Ａ）出力電圧検出回路６２０からの出力Ｖo_fbの増幅を行う増幅器６７４と、（Ｂ）増幅器６７４の出力からタイマー設定電圧Ｖ_timeを生成する第２タイマーレベル生成回路６７５とを有する。
【０２３１】
図５１に、第２目標電圧変更量補正回路６７０ｂの第１の回路例を示す。増幅器６７４は、オペアンプ６７４１と、抵抗Ｒ１０１及びＲ１０２と、直流電源Ｖref_Tとを有する。このように増幅器６７４は、反転増幅回路である。第２タイマーレベル生成回路６７５は、抵抗Ｒ１０３を有する。
【０２３２】
出力電圧検出回路６２０の出力と抵抗Ｒ１０１の一端とは接続されており、抵抗Ｒ１０１の他端は、オペアンプ６７４１の負極側端子と抵抗Ｒ１０２の一端とに接続されている。抵抗Ｒ１０２の他端は、オペアンプ６７４１の出力端子と抵抗Ｒ１０３の一端に接続されている。抵抗Ｒ１０３の他端はリセットタイマー回路６５２の入力端子に接続されている。また、直流電源Ｖref_Tの正極側端子は、オペアンプ６７４１の正極側端子に接続されており、直流電源Ｖref_Tの負極側端子は接地されている。
【０２３３】
ここで、オペアンプ６７４１の正極側端子の電圧をＶpとし、負極側端子の電圧をＶnとし、出力端子の電圧をＶoとし、抵抗Ｒ１０１の抵抗値をＲ１とし、抵抗Ｒ１０２の抵抗値をＲ２とし、直流電源Ｖref_Tの電圧をＶref_Tとすると、以下の式が成立する。
【０２３４】
【数２】
2011148828.tif 000004
【０２３５】
これを変形すれば、オペアンプ６７４１の出力端子の電圧Ｖoは以下のように表される。
【０２３６】
【数３】
2011148828.tif 000005
【０２３７】
なお、第１の回路例では、第２タイマーレベル生成回路６７５の抵抗Ｒ１０３は、過電流防止抵抗として用いられているので、Ｖo＝Ｖ_timeが成立する。そうすると、第４の実施の形態についてＶo_fbとＶ_timeとの関係を表す図２５と同様の関係が、図５２に示すように得られる。図５２において、横軸はＶo_fbを表し、縦軸はＶ_o（＝Ｖ_time）を表す。この場合、Ｖref_Tの傾きは−Ｒ２／Ｒ１であり、切片は（１＋Ｒ２／Ｒ１）＊Ｖref_Tとなっている。また、Ｖo_fb＝Ｖref_Tであれば、Ｖo＝Ｖref_Tとなる。このように抵抗値を調整することで所望の傾きを得ることができる。また、このような回路構成を採用することで、第４の実施の形態より部品点数が削減されているので実装面積も削減され、コストも削減されている。
【０２３８】
次に、図５３（ａ）乃至（ｅ）を用いて、出力電圧検出回路６２０の出力Ｖo_fbの変化が、どのようにリセットタイマー回路６５２（図２９）の出力Ｖ_RS及び目標電圧調整回路６５０のラッチ回路６５１（図２９）の出力Ｖ_latchに影響するかについて説明する。図５３（ａ）及び（ｂ）に示すように、出力電圧検出回路６２０の出力Ｖo_fbが、Ｖo_fb1からＶo_fb2へ減少した場合には、上で述べた関係から、第２目標電圧変更量補正回路６７０ｂの出力Ｖ_timeは、Ｖ_time1からＶ_time2へ増加する。
【０２３９】
通常、ラッチ回路６５１が動作して、その出力Ｖ_latchがハイになると（図５３（ｃ））、リセットタイマー回路６５２が動きだし、リセットタイマー回路６５２のコンデンサＣ２１が充電されて、その電位が上昇する（図５３（ｄ））。そして、コンデンサＣ２１の電位が第２目標電圧変更量補正回路６７０ｂの出力Ｖ_time（例えばＶ_time1）まで上昇すると、コンパレータ６５２２の出力であるリセット信号Ｖ_RSがハイになる（図５３（ｅ））。これに応じてラッチ回路６５１がリセットされて、ラッチ回路６５１の出力Ｖ_latchはローになる（図５３（ｃ））。
【０２４０】
これに対して、出力電圧検出回路６２０の出力Ｖo_fbが減少して第２目標電圧変更量補正回路６７０ｂの出力Ｖ_timeが上昇してＶ_time2になると、なかなかコンデンサＣ２１の電位がＶ_time2に達しなくなる（図５３（ｄ））。そうすると、リセット信号Ｖ_RSがなかなか出力されず、図５３（ｃ）で矢印及び点線で示すように、出力Ｖ_latchはハイの時間が長くなる。コンデンサＣ２１の電位がＶ_time2に達すると、リセット信号Ｖ_RSがハイとなって（図５３（ｅ））Ｖ_latchもローとなる。
【０２４１】
このようにＶo_fbに応じてＶ_timeが変化して、それに応じてＶ_latchの時間も調整される。
【０２４２】
次に、図５４に、第２目標電圧変更量補正回路６７０ｂの第２の回路例を示す。第２の回路例における増幅器６７４ｂは、オペアンプ６７４３と、抵抗Ｒ１０６乃至Ｒ１０９とを有する。また、第２タイマーレベル生成回路６７５ｂは、抵抗Ｒ１１０とコンデンサＣ１０１及びＣ１０２とを有する。
【０２４３】
電源Ｖccとグランドの間には、抵抗Ｒ１０８及びＲ１０７が直列に接続されており、抵抗分割によって、オペアンプ６７４３の正極側端子には、Ｒ１０７／（Ｒ１０７＋Ｒ１０８）＊Ｖcc＝Ｖref_Tが印加されることになる。なお、抵抗Ｒ１０７の抵抗値はＲ１０７とし、抵抗Ｒ１０８の抵抗値Ｒ１０８とし、電源Ｖccの電圧値をＶccとしている。
【０２４４】
また、出力電圧検出回路６２０の出力と抵抗Ｒ１０６の一端とは接続されており、抵抗Ｒ１０６の他端は、オペアンプ６７４３の負極側端子と抵抗Ｒ１０９の一端とに接続されている。抵抗Ｒ１０９の他端は、オペアンプ６７４３の出力端子と抵抗Ｒ１１０の一端及びコンデンサＣ１０１の一端に接続されている。コンデンサＣ１０１の他端は接地されている。また、抵抗Ｒ１１０の他端はコンデンサＣ１０２の一端及びリセットタイマー回路６５２の入力端子に接続されている。コンデンサＣ１０２の他端は接地されている。
【０２４５】
増幅器６７４ｂについては、上で述べたように直流電源Ｖref_Tを用いずに、電源Ｖccから抵抗分割で電圧Ｖref_Tを生成する点が異なるが、機能は同じである。第２タイマーレベル生成回路６７５ｂは、コンデンサＣ１０１及びＣ１０２を用いて平滑回路を構成して、オペアンプ６７４３の出力Ｖoを平滑化してＶ_timeを生成している。
【０２４６】
さらに、図５５に、第２目標電圧変更量補正回路６７０ｂの第３の回路例を示す。第３の回路例における増幅器６７４ｃは、オペアンプ６７４２と、抵抗Ｒ１０４と、直流電源Ｖref_Tとを有する。また、第２タイマーレベル生成回路６７５は、第１の回路例と同じであり、抵抗Ｒ１０３を有する。
【０２４７】
増幅器６７４ｃにおいて、出力電圧検出回路６２０の出力Ｖo_fbは、抵抗Ｒ１０４の一端及びオペアンプ６７４２の負極側端子とに接続されており、抵抗Ｒ１０４の他端はオペアンプ６７４２の出力端子及び抵抗Ｒ１０３の一端に接続されている。オペアンプ６７４２の正極側端子は、直流電源Ｖref_Tの正極側端子に接続されており、直流電源Ｖref_Tの負極側端子は接地されている。抵抗Ｒ１０３の他端は、リセットタイマー回路６５２の入力端子に接続されている。
【０２４８】
このように、増幅器６７４は、第１の回路例における抵抗Ｒ１０１を外した構成であっても良い。このようにすれば、増幅器６７４ｃは、反転バッファとしてオペアンプ６７４２は働くので、抵抗Ｒ１０４の抵抗値によって所望の傾きを有する負の出力を得ることができる。
【０２４９】
さらに、図５６に、第２目標電圧変更量補正回路６７０ｂの第４の回路例を示す。第４の回路例における増幅器６７４ｄは、オペアンプ６７４４と、抵抗Ｒ１０４、Ｒ１０７及びＲ１０８とを有する。また、第２タイマーレベル生成回路６７５ｂは、第２の回路例と同じであり、抵抗Ｒ１１０とコンデンサＣ１０１及びＣ１０２とを有する。
【０２５０】
電源Ｖccとグランドの間には、抵抗Ｒ１０８及びＲ１０７が直列に接続されており、抵抗分割によって、オペアンプ６７４４の正極側端子には、Ｒ１０７／（Ｒ１０７＋Ｒ１０８）＊Ｖcc＝Ｖref_Tが印加されることになる。
【０２５１】
また、出力電圧検出回路６２０の出力は、抵抗Ｒ１０４の一端及びオペアンプ６７４４の負極側端子が接続されており、抵抗Ｒ１０４の他端は、オペアンプ６７４４の出力端子と抵抗Ｒ１１０の一端及びコンデンサＣ１０１の一端に接続されている。コンデンサＣ１０１の他端は接地されている。また、抵抗Ｒ１１０の他端は、コンデンサＣ１０２の一端及びリセットタイマー回路６５２の入力端子に接続されている。コンデンサＣ１０２の他端は接地されている。
【０２５２】
第４の回路例は、第２の回路例において抵抗Ｒ１０６を外した構成となっている。第３の回路例と同様に、増幅器６７４ｄは、このように出力電圧検出回路６２０の出力側の抵抗を外しても同様の機能を得ることができる。
【０２５３】
［実施の形態７］
図３７に第４の実施の形態の変形について示したが、図３７に示した太陽電池システムについても第６の実施の形態のようにさらに変形することができる。
【０２５４】
図５７に示した第７の実施の形態に係る太陽電池システムは、太陽電池１００と、太陽電池１００からの出力電圧を検出する太陽電池出力電圧検出回路８００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置７００ｂと、電力変換装置７００ｂの出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００、並びに負荷Ａ乃至Ｃは、第４の実施の形態（すなわち第２の実施の形態）と同じである。また、太陽電池出力電圧検出回路８００についても、第４の実施の形態の変形と同じである。
【０２５５】
図３７における電力変換装置７００と図５７における電力変換装置７００ｂとの差は、目標電圧変更量補正回路６７０の代わりに第２目標電圧変更量補正回路６７０ｂが導入された点である。第６の実施の形態で説明した第２目標電圧変更量補正回路６７０ｂを採用したため、発振回路６８０の出力先がＤｕｔｙＭａｘ検出レベル補正回路７６０のみになっている。発振回路６８０を含む他の構成要素の構成自体は変更されていない。従って、詳細な説明は省略する。
【０２５６】
第２目標電圧変更量補正回路６７０ｂの構成は、第６の実施の形態と同様である。
【０２５７】
［実施の形態８］
第８の実施の形態は、第５の実施の形態の変形である。
【０２５８】
図５８に、本発明の第８の実施の形態に係るシステムの機能ブロック図を示す。図５８に示すシステムは、太陽電池システムであって、太陽電池１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置９００ｂと、電力変換装置９００ｂの出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００並びに負荷Ａ乃至Ｃは、第５の実施の形態（すなわち第２の実施の形態）と同様である。
【０２５９】
第５の実施の形態に係る電力変換装置９００（図４４）と、第８の実施の形態に係る電力変換装置９００ｂとの差は、補正指示量補正回路９８０の代わりに第２補正指示量補正回路９８０ｂが導入された点である。本実施の形態に係る第２補正指示量補正回路９８０ｂを採用したため、発振回路９９０の出力先がＤｕｔｙＭａｘ検出レベル補正回路９７０のみになっている。発振回路９９０を含む他の構成要素の構成自体は変更されていない。従って、詳細な説明は省略する。
【０２６０】
図４６の説明でも述べたように、補正指示量補正回路９８０（図４４）は、第４の実施の形態における目標電圧変更量補正回路６７０の構成と同じであり、第２補正指示量補正回路９８０ｂ（図５８）も、第６の実施の形態における第２目標電圧変更量補正回路６７０ｂの構成と同じである。
【０２６１】
図５９に、本実施の形態に係る第２補正指示量補正回路９８０ｂの構成と、当該第２補正指示量補正回路９８０ｂに関係する補正指示回路９６０の構成を示す。図５９は、図５０に対応する図である。
【０２６２】
第２補正指示量補正回路９８０ｂの出力であるタイマー設定電圧Ｖ_timeが、補正指示回路９６０のリセットタイマー回路９６２に入力される点は、第６の実施の形態（図５０）と同様である。
【０２６３】
第２補正指示量補正回路９８０ｂは、（Ａ）出力電圧検出回路９２０からの出力Ｖo_fbの増幅を行う増幅器６７４と、（Ｂ）増幅器６７４の出力からタイマー設定電圧Ｖ_timeを生成する第２タイマーレベル生成回路６７５とを有する。
【０２６４】
増幅器６７４及び第２タイマーレベル生成回路６７５の構成は、第６の実施の形態において説明した具体的回路を用いる。
【０２６５】
［実施の形態９］
図４８に第５の実施の形態の変形について示したが、図４８に示した太陽電池システムについても第８の実施の形態のようにさらに変形することができる。
【０２６６】
図６０に示した第９の実施の形態に係る太陽電池システムは、太陽電池１００と、太陽電池１００からの出力電圧を検出する太陽電池出力電圧検出回路１１００と、太陽電池１００からの出力に対して電力変換を行う電力変換装置１０００ｂと、電力変換装置１０００ｂの出力に接続されている負荷蓄電池３００及び様々な負荷Ａ乃至Ｃなどとを有する。太陽電池１００及び負荷蓄電池３００、並びに負荷Ａ乃至Ｃは、第５の実施の形態（すなわち第２の実施の形態）と同じである。また、太陽電池出力電圧検出回路１１００についても、第５の実施の形態の変形と同じである。
【０２６７】
図４８における電力変換装置１０００と図６０における電力変換装置１０００ｂとの差は、補正指示量補正回路１０８０の代わりに第２補正指示量補正回路１０８０ｂが導入された点である。第８の実施の形態で説明した第２補正指示量補正回路９８０ｂを採用したため、発振回路１０９０の出力先がＤｕｔｙＭａｘ検出レベル補正回路１０７０のみになっている。発振回路１０９０を含む他の構成要素の構成自体は変更されていない。従って、詳細な説明は省略する。
【０２６８】
第２補正指示量補正回路１０８０ｂの構成は、第６の実施の形態と同様である。
【０２６９】
［実施の形態１０］
上で述べたような電力変換装置は、例えば図６１のように用いることができる。図６１の例では、５つの太陽電池の各々に、電力変換装置を接続する。そして、全ての電力変換装置の全ての出力は、コンデンサ２００１と、負荷蓄電池２００３と、ＤＣ／ＡＣインバータ回路やＤＣ／ＤＣコンバータ回路などの様々な負荷Ａ乃至Ｃなどとに接続される。
【０２７０】
１つの大きな太陽電池に対して１つの電力変換装置を接続するような構成では、当該太陽電池の一部分だけ影などにより出力が低下した場合、当該太陽電池の出力電力カーブが複雑になるため、最大電力点の追跡が難しくなる。しかし、図６１に示すように、太陽電池をある程度の大きさに分割して、各太陽電池に電力変換装置を接続して、各々で最大電力点を追跡するようにすれば、一部の太陽電池の出力電力が低下したりしても、その太陽電池に合わせて担当の電力変換装置が出力電力を引き下げるように動作する。すなわち、全体としても最大電力点に追従することが容易になり、全体として効率の良いシステムが得られるようになる。  
【０２７１】
太陽電池の出力電圧が高電圧（例えば、開放電圧が３００Ｖ度設定）、出力電流が低電流（例えば、短絡電流１Ａ程度設定）の場合は、図６１のように接続することが好ましい。図６１の例では、負荷蓄電池２００３に供給される電流Ｉo_Dは、全ての電力変換装置の出力電流の和になる。すなわち、Ｉo_D＝Ｉo_D1＋Ｉo_D2＋Ｉo_D3＋Ｉo_D4＋Ｉo_D5となる。一方、出力電圧Ｖo_Dは一定である。
【０２７２】
Ｄ／Ｄコンバータ回路の出力電圧を４００Ｖとしたいとき、約１．５乃至２倍程度の昇圧比として図６１のように接続することで、総電力は大きく取り出せることになるとともに、Ｄ／Ｄコンバータ回路を効率の良い領域で使用することが出来る。
【０２７３】
さらに、図６５に示すように、各電力変換装置の出力にダイオードのカソードを接続し、全てのダイオードの全てのアノードを接続することによって、システムの電力変換装置の出力をダイオードＯＲ回路で接続するようにしても良い。
【０２７４】
また、図６３に示すような構成も可能である。すなわち、コンデンサ２００１及び負荷蓄電池２００３などに接続されている電力変換装置＿１を最上位として、負極側端子が接地されている電力変換装置＿５を最下位とした時、最上位及び最下位の電力変換装置を除く電力変換装置の正極側出力を上位の電力変換装置の負極側出力に接続し、電力変換装置の負極側出力を下位の電力変換装置の正極側出力に接続し、最上位の電力変換装置の正極側出力をコンデンサ２００１等に接続し、最下位の電力変換装置の負極側出力を接地する。図６４に一部を示すように、電力変換装置の出力電圧検出回路の端子Ａを正極側端子とし、出力電圧検出回路の端子Ｂを負極側端子としている。また、太陽電池１００の負極側端子も接地されていない。
【０２７５】
太陽電池の出力電圧が低電圧（例えば、開放電圧が３０Ｖ程度の設定）、出力電流が高電流（例えば、短絡電流１０Ａ程度設定）の場合は、図６３に示すように接続することが好ましい。図６３の例では、負荷蓄電池２００３に供給される電圧Ｖo_Dは、全ての電力変換装置の出力電圧の和となる。すなわち、Ｖo_D＝Ｖo_D1＋Ｖo_D2＋Ｖo_D3＋Ｖo_D4＋Ｖo_D5となる。一方、出力電流Ｉo_Dは一定である。
【０２７６】
また、Ｄ／Ｄコンバータ回路の出力電圧を４００Ｖとしたいときは、Ｄ／Ｄコンバータ回路を約１．５乃至２倍程度の昇圧比として、電力変換回路を１０直列程度にすることで、目標電圧を得ることができる。Ｄ／Ｄ昇圧比を低くすることができるため、効率の良い領域で使用することが出来る。
【０２７７】
さらに、図６２に示すように、図６３に示した回路の各電力変換装置の負極側端子にダイオードのアノードを接続し、正極側端子にカソードを接続するような構成を採用するようにしても良い。
【０２７８】
上では太陽電池と電力変換装置の組み合わせを５つ利用する例を示したが、個数は５に限定されるものではない。
【０２７９】
当然ながら太陽電池は一例であり、風力発電機など他の自然エネルギーからの発電機にも適用できる。さらに、風力発電機や太陽電池などを複合的に用いるシステムにおいても適用可能である。
【０２８０】
以上本発明の実施の形態を説明したが、同様の機能を実現する他の回路例を採用することもできる。上では一例として例えばＶo_fbとＶ_Dutyとについて「比例」する関係を示したが、厳密には比例しない場合や、図示した関係から大きく外れない場合に同様の効果を奏する。
【図１】
2011148828.tif 000006
【図２】
2011148828.tif 000007
【図３】
2011148828.tif 000008
【図４】
2011148828.tif 000009
【図５】
2011148828.tif 000010
【図６】
2011148828.tif 000011
【図７】
2011148828.tif 000012
【図８】
2011148828.tif 000013
【図９】
2011148828.tif 000014
【図１０】
2011148828.tif 000015
【図１１】
2011148828.tif 000016
【図１２】
2011148828.tif 000017
【図１３】
2011148828.tif 000018
【図１４】
2011148828.tif 000019
【図１５】
2011148828.tif 000020
【図１６】
2011148828.tif 000021
【図１７】
2011148828.tif 000022
【図１８】
2011148828.tif 000023
【図１９】
2011148828.tif 000024
【図２０】
2011148828.tif 000025
【図２１】
2011148828.tif 000026
【図２２】
2011148828.tif 000027
【図２３】
2011148828.tif 000028
【図２４】
2011148828.tif 000029
【図２５】
2011148828.tif 000030
【図２６】
2011148828.tif 000031
【図２７】
2011148828.tif 000032
【図２８】
2011148828.tif 000033
【図２９】
2011148828.tif 000034
【図３０】
2011148828.tif 000035
【図３１】
2011148828.tif 000036
【図３２】
2011148828.tif 000037
【図３３】
2011148828.tif 000038
【図３４】
2011148828.tif 000039
【図３５】
2011148828.tif 000040
【図３６】
2011148828.tif 000041
【図３７】
2011148828.tif 000042
【図３８】
2011148828.tif 000043
【図３９】
2011148828.tif 000044
【図４０】
2011148828.tif 000045
【図４１】
2011148828.tif 000046
【図４２】
2011148828.tif 000047
【図４３】
2011148828.tif 000048
【図４４】
2011148828.tif 000049
【図４５】
2011148828.tif 000050
【図４６】
2011148828.tif 000051
【図４７】
2011148828.tif 000052
【図４８】
2011148828.tif 000053
【図４９】
2011148828.tif 000054
【図５０】
2011148828.tif 000055
【図５１】
2011148828.tif 000056
【図５２】
2011148828.tif 000057
【図５３】
2011148828.tif 000058
【図５４】
2011148828.tif 000059
【図５５】
2011148828.tif 000060
【図５６】
2011148828.tif 000061
【図５７】
2011148828.tif 000062
【図５８】
2011148828.tif 000063
【図５９】
2011148828.tif 000064
【図６０】
2011148828.tif 000065
【図６１】
2011148828.tif 000066
【図６２】
2011148828.tif 000067
【図６３】
2011148828.tif 000068
【図６４】
2011148828.tif 000069
【図６５】
2011148828.tif 000070
【国際調査報告】
2011148828.tif 000071
2011148828.tif 000072