(57)【要約】  貫通転位密度の小さいゲルマニウムを用いて高効率で発光するゲルマニウム発光素子を提供することである。二酸化シリコン上に形成されたゲルマニウムを用いることで、高品質なゲルマニウム発光層を持つゲルマニウム・レーザ・ダイオードを実現する。また、ｎ型の電極にシリコンを用いることで従来のｎ型ゲルマニウムで注入することができたキャリア密度の限界を超えるゲルマニウム・レーザ・ダイオードを提供することができる。
2011111436.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上の二酸化シリコン膜上に設けられた単結晶ゲルマニウム層からなる発光部と、
前記単結晶ゲルマニウム層の一端に隣接して設けられた第１の導電型を有する第１電極と、
前記単結晶ゲルマニウム層の他端に隣接して設けられた前記第１の導電型と逆の導電型を有する第２電極と、を有し、
前記第１電極と前記第２電極との間に電流を流すことによって前記発光部より光を発生させることを特徴とする発光素子。
【請求項２】
請求項１記載の発光素子において、
前記第１電極と、前記第２電極と、前記発光部とが前記シリコン基板の主面に平行して配列され、前記二酸化シリコンに隣接して設けられていることを特徴とする発光素子。
【請求項３】
請求項２記載の発光素子において、
前記第１電極は、ｎ型もしくはｐ型に不純物をドーピングされたゲルマニウムで構成され、
前記第２電極は、前記第１電極と逆の導電型の不純物をドーピングされたゲルマニウムで構成されていることを特徴とする発光素子。
【請求項４】
請求項２記載の発光素子において、
前記発光部に隣接した誘電体を介して
光共振器として動作する程度の大きさの細線状の形状を有する第１の誘電体からなる誘電体層が設けられていることを特徴とする発光素子。
【請求項５】
請求項４記載の前記発光素子において、
前記第１の誘電体が、単結晶シリコン、多結晶シリコン、アモルファス・シリコン、二酸化シリコン、窒化シリコン、SiON、Al２O３、Ta２O５、HfO２、TiO２のいずれか、またはその組み合わせからなる材料で構成されることを特徴とする発光素子。
【請求項６】
請求項５記載の発光素子において、
前記第１の誘電体の細線状部の両端に小片に加工された第２の誘電体からなる誘電体が一つ、または複数配置されていることを特徴とする発光素子。
【請求項７】
請求項２記載の発光素子において、
前記発光部に隣接した誘電体を介して周期的に配置された小片状の第２の誘電体を複数有することを特徴とする発光素子。
【請求項８】
請求項２記載の発光素子において、
前記発光部は、リッジ型構造を有していることを特徴とする発光素子。
【請求項９】
請求項８記載の発光素子において、
前記発光部の両端に小片に加工された第２の誘電体からなる誘電体が一つ、または複数配置されていることを特徴とする発光素子。
【請求項１０】
請求項８記載の発光素子において、
前記発光部に隣接した誘電体を介して周期的に配置された小片状の第２の誘電体を複数有することを特徴とする発光素子。
【請求項１１】
請求項１記載の発光素子において、
前記第１電極が、前記二酸化シリコンに隣接して設けられ、前記第１電極上に前記発光部が設けられ、前記発光部上に前記第２電極が設けられていることを特徴とする発光素子。
【請求項１２】
請求項１１記載の発光素子において、
前記第１電極は、ｐ型に不純物をドーピングされたゲルマニウムで構成され、
前記第２電極は、ｎ型に不純物をドーピングされたシリコン、もしくはシリコン・ゲルマニウムで構成されていることを特徴とする発光素子。
【請求項１３】
請求項１１記載の発光素子において、
前記発光部が光共振器として動作する程度の大きさの細線状の形状を有することを特徴とする発光素子。
【請求項１４】
請求項１３記載の発光素子において、
前記発光部の細線状部の両端に小片に加工された第２の誘電体からなる誘電体が一つ、または複数配置されていることを特徴とする発光素子。
【請求項１５】
請求項１４記載の発光素子において、
前記第２の誘電体が単結晶シリコン、多結晶シリコン、アモルファス・シリコン、二酸化シリコン、窒化シリコン、SiON、Al２O３、Ta２O５、HfO２、TiO２のいずれか、またはその組み合わせからなる材料で構成されることを特徴とする発光素子。
【請求項１６】
請求項１１記載の発光素子において、
小片状の形状を有する発光部を複数有し、前記発光部のそれぞれが互いに平行して前記二酸化シリコン上に配列されていることを特徴とする発光素子。
【請求項１７】
請求項１記載の発光素子において、
前記発光素子上に窒化シリコン膜が設けられていることを特徴とする発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲルマニウムを用いた発光素子に関するものであり、特に、ゲルマニウム・レーザ・ダイオード及びその製造方法に関する。
【背景技術】
【０００２】
インターネット産業を支えるブロード・バンド・ネットワークでは、光通信が採用されている。この光通信における光の送受信には、ＩＩＩ―Ｖ族やＩＩ―ＶＩ族などの化合物半導体を用いたレーザ・ダイオードが使用されている。【０００３】
一方、情報処理や記憶はシリコンを基幹としたＬＳＩ上で行われており、情報の送信は化合物半導体を基幹としたレーザによって行われている。シリコンのチップ間やチップ内といった近距離の光配線をシリコンを用いた光学素子で実現しようとする研究分野はシリコン・フォトニクスと呼ばれている。これは、世界的に広く普及している洗練されたシリコン・ラインを用いて、光学素子を作ろうとする技術である。現在はこれらのシリコン・ラインで、ＣＭＯＳ（Complementary Metal-Oxide-Semiconductorの略、相補的ＭＯＳ型トランジスタ）に基づくＬＳＩ(Large Scale Integrationの略、大規模集積回路)が生産されているが、将来的には、このようなシリコン・フォトニクスによる光回路をＣＭＯＳ回路と集積したフォトニクスとエレクトロニクスの融合回路技術が実現すると考えられている。【０００４】
シリコン・フォトニクスにおいて最もチャレンジングな課題であるのが光源である。なぜならバルク状態のシリコンやゲルマニウムは間接遷移半導体であるため、極めて発光効率が悪いからである。
そこで、シリコンやゲルマニウムを高効率で発光させるために直接遷移半導体へ変貌させる方法が提案されている。【０００５】
ゲルマニウムを直接遷移半導体へと変える方法のひとつとして、伸長歪みを印加させる方法が知られている。ゲルマニウムに伸長歪みを印加すると、歪みの大きさに応じて伝導帯のΓ点のエネルギーが小さくなる。伸長歪みを与えた結果、Γ点のエネルギーがＬ点のエネルギーよりも小さくなればゲルマニウムは直接遷移型の半導体に変貌する。【０００６】
非特許文献１では、約２ＧＰａの伸長歪みを印加することによってゲルマニウムが直接遷移半導体に変貌することが報告されている。また、作成方法として特許文献２（特表2005-530360）には、ゲルマニウムをシリコン上に直接エピタキシャル成長させ、シリコンとゲルマニウムの熱膨張係数の差を利用して、ゲルマニウムに伸長歪みを印加させる方法が開示されている。また、ゲルマニウムの伝導帯の底であるＬ点と直接遷移のエネルギーであるΓ点ではエネルギーギャップが0.136eVと小さいため、完全に直接遷移にならずとも、キャリアを高密度に注入すればΓ点にもキャリアが注入され、電子と正孔は直接遷移型の再結合を行うことができる。特許文献３（特表2009-514231）にはシリコン上に０．２５％の引張歪みを印加したゲルマニウムをエピタキシャル成長して、直接遷移型にはなっていないものの高濃度のキャリアを注入することによって発光させ、レーザ・ダイオードを作成する技術が開示されている。非特許文献２では、シリコン上にエピタキシャル成長したゲルマニウムを用いて作成したLight Emitting Diode(以下LEDと略)が開示されている。特許文献４（特開2007-173590）には、シリコンに伸長歪みを印加する事によって、発光素子を形成する技術が開示されている。また、特許文献５（特開2009-76498）にはゲルマニウムに光を強く閉じ込めることによって生じるパーセル効果を用いたゲルマニウム・レーザ・ダイオードが開示されている。【０００７】
伸長歪みを用いる方法の他に間接遷移半導体を直接遷移半導体へと変貌させる技術として、シリコンのナノ構造を用いるバレー・プロジェクションという方法が知られている。
ナノ構造中のシリコンでは、空間的に電子が動き回る領域が制限されているため、電子の運動量が実効的に小さくなる。シリコンやゲルマニウムなど、物質は固有のバンド構造に基づいて電子が運動量を持つ方向が決まっている。バレー・プロジェクションは電子が運動量を持つ方向に対してナノ構造に電子を閉じこめる手法である。その結果、電子の運動量が実効的に０になる。即ち、実効的に伝導帯のエネルギーの谷がΓ点になり、擬似的に直接遷移化する手法である。【０００８】
たとえばシリコンのバルクにおけるバンド構造では伝導帯底がＸ点付近に存在するので、（１００）面を表面とし、シリコンの膜厚を薄くすることによって、実効的にエネルギーの谷をΓ点とすることが出来、擬似的に直接遷移半導体とすることができる。また、ゲルマニウムの場合にはバルクではＬ点に伝導帯底があるため、（１１１）面を表面とする薄膜を形成する事によって実効的にエネルギーの谷をΓ点とすることが出来、擬似的に直接遷移半導体とすることが出来る。特許文献１（特開2007-294628）で開示されたように（１００）面を表面に持つ極薄単結晶シリコンに直接電極を接続させ、基板と水平方向にキャリアを注入する事によって、効率良く極薄単結晶シリコンを発光させる素子が発明された。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開2007-294628号公報
【特許文献２】特表2005-530360号公報
【特許文献３】特表2009-514231号公報
【特許文献４】特開2007-173590号公報
【特許文献５】特開2009-76498号公報
【非特許文献】
【００１０】
【非特許文献１】F.Zhang, V.H. Crespi, フィジカル・レビュー・レターズ(Physical Review Letters), 102, 2009年, p.156401
【非特許文献２】X. Sun, J. Liu, L. C. Kimerling, J. Michel, オプティクス・レターズ(Optics Letters), Vol.34, No. 8, 2009年, p.1198
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述のようにシリコンのチップ内光配線、あるいはチップ間光配線のための発光素子としてゲルマニウムを直接遷移化して発光素子を作成する研究が行われている。
シリコン上へのゲルマニウムのエピタキシャル成長によって、伸長歪みを印加し、キャリアを高濃度に注入することによってゲルマニウムを発光させる手法があるが、ゲルマニウムとシリコンの格子定数差は約４％と非常に大きいのでシリコン上にエピタキシャル成長されたゲルマニウムには１０７／ｃｍ２以上の多数の貫通転位が発生する。
その結果として、発光特性の劣化や信頼性の低下という問題を避けられない。従って、発光特性の劣化や信頼性の低下を防ぐために、貫通転位密度の小さいゲルマニウムを用いた発光素子の作成という課題がある。【００１２】
また、Γ点に電子を注入してゲルマニウムを発光させるためには高濃度にキャリアを注入する必要があるが、現在の技術ではゲルマニウムの高濃度のｎ型ドーピングは困難であり、発光層に効果的に電子を注入する事が困難である。
したがって、高濃度に発光層に電子を注入することが可能なゲルマニウム発光素子の作成という課題がある。【００１３】
また、バレー・プロジェクションでゲルマニウムを発光させる際、発光部は薄膜であり、光閉じ込め層は発光部の外部に形成されているので発光部と光の結合を大きくすることが難しい。
従って、より簡単に反転分布を形成して誘導放出を引き起こすためには、光閉じ込め係数を大きくすると共に発光部と光の結合が大きいゲルマニウム発光素子を作成するという課題がある。
発光特性を劣化させる他の要因として結晶中の自由キャリアによって光が吸収されてしまう、自由キャリア吸収という現象がある。導波路のコアに高濃度に不純物がドーピングされたゲルマニウムが含まれる場合は電極に存在する多数の自由キャリアによって、発光した光が吸収され、レーザ発振のためのしきい値電流が上昇するという問題が生じる。従って、電極による自由キャリア吸収の少ないゲルマニウム発光素子を作成するという課題ある。【００１４】
また、シリコン上へのゲルマニウムの結晶成長によって伸長歪みを印加する手法では印加する伸長歪みの大きさの精密な制御が困難である。
従って、発光層であるゲルマニウムに印加される歪みを精密に制御することができるゲルマニウム発光素子の作成という課題がある。【００１５】
また、ゲルマニウム結晶中に生じる貫通転位は基板に対して垂直方向に欠陥を作っているので特に基板に垂直方向の電圧印加時に破壊されやすい。従って、貫通転位によってデバイスの信頼性が劣化するのを防ぐために基板に水平方向にキャリアを注入する方式のゲルマニウム・レーザ・ダイオードの作成という課題がある。【００１６】
そこで、本発明の目的は、貫通転位密度の小さいゲルマニウムを用いて高効率で発光するゲルマニウム発光素子を提供することである。
あるいは、発光層に高濃度にキャリアを注入することによって高効率に発光するゲルマニウム発光素子を提供することである。
あるいは強く光を閉じ込めると共に、電極による光の吸収を抑制した構造によって容易に反転分布を形成する事が出来るゲルマニウム発光素子を提供することである。
あるいはゲルマニウムに印加する伸長歪みの大きさを精密に制御することが可能なゲルマニウム発光素子を提供することである。
あるいは水平方向にキャリアを注入することによって貫通転位によるデバイスの信頼性劣化を抑制した構造のゲルマニウム発光素子を提供することである。
【課題を解決するための手段】
【００１７】
以下、本発明において開示される発明のうち、代表的なものの概要を簡単に説明すれば以下の通りである。
本発明によるゲルマニウム発光素子は絶縁体上に形成されており、発光層の貫通転位が１×１０６／ｃｍ２以下であり、高濃度にｎ型不純物をドーピングされたシリコン、あるいはシリコン・ゲルマニウムをｎ型電極に用いているゲルマニウム・レーザ・ダイオードであり、発光部は導波路のコアになっていて、自由キャリアの少ない発光層に強く光を閉じ込めることができる。
あるいは本発明によるゲルマニウム発光素子は、外部応力を与えることのできる部材を設けることによって印加する伸長歪みの大きさを精密に制御することができるゲルマニウム・レーザ・ダイオードである。
あるいは本発明によるゲルマニウム発光素子は水平方向にキャリアを注入することが出来て、貫通転位による信頼性の劣化が抑制されたゲルマニウム・レーザ・ダイオードである。【００１８】
ゲルマニウム発光素子の技術として大きく分けて二つの技術がある。一つはバレー・プロジェクションという量子効果によるゲルマニウムの直接遷移化によって発光させる技術である。
もう一つはシリコン上にエピタキシャル成長させたゲルマニウムに高密度に電子を注入することで伝導帯のＬ点だけでなくΓ点に電子を注入して、直接遷移を引き起こすというものである。【００１９】
シリコン上にエピタキシャル成長されたゲルマニウムには伸長歪みが印加されており、ゲルマニウムを直接遷移型の半導体へ近づけるという利点があるが、一方でシリコンとゲルマニウムでは格子定数が４％も異なっているため、多数の貫通転位が生じ、発光層に高品質のゲルマニウム単結晶を用いることができない。【００２０】
本発明では二酸化シリコン上に形成されたゲルマニウムを用いることで、高品質なゲルマニウム発光層を持つゲルマニウム・レーザ・ダイオードを実現する。
また、ｎ型の電極にシリコンを用いることで従来のｎ型ゲルマニウムで注入することができたキャリア密度の限界を超えるゲルマニウム・レーザ・ダイオードを提供する事ができる。
【発明の効果】
【００２１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
本発明によるゲルマニウム・レーザ・ダイオードでは、ゲルマニウムが絶縁体の上に形成されているので発光層として貫通転位密度が１×１０６／ｃｍ２以下のゲルマニウム単結晶を用いることができるため、高電流、高電圧を印加することが出来るゲルマニウム・レーザ・ダイオードを作成することができる。【００２２】
あるいは、本発明によるゲルマニウム発光素子はｎ型の電極として高濃度にドーピングされたシリコン、またはシリコン・ゲルマニウムを用いることによって５×１０２０／ｃｍ３以上の高いキャリア密度を達成することができる。【００２３】
あるいは、本発明によるゲルマニウム発光素子はリッジ形状のゲルマニウム発光層に光を閉じ込めることができるため、強い光閉じ込め係数と大きな発光層と光の結合係数を得ることができる。【００２４】
あるいは、本発明によるゲルマニウム発光素子は、外部応力によって伸長歪みを制御性良く印加することができる。【００２５】
あるいは、本発明によるゲルマニウム発光素子は水平方向にキャリアを注入することによって、貫通転位によるデバイス信頼性の劣化を抑制することが出来る。
【図面の簡単な説明】
【００２６】
【図１Ａ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１Ｂ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１Ｃ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１Ｄ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１Ｅ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１Ｆ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１Ｇ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１Ｈ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図２Ａ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図２Ｂ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図２Ｃ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図２Ｄ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図２Ｅ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図２Ｆ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図２Ｇ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図２Ｈ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図３Ａ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図３Ｂ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図３Ｃ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図３Ｄ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図３Ｅ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図３Ｆ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図３Ｇ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図３Ｈ】第１の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図４Ａ】第２の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図４Ｂ】第２の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図４Ｃ】第２の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図４Ｄ】第２の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図５Ａ】第２の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図５Ｂ】第２の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図５Ｃ】第２の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図５Ｄ】第２の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図６Ａ】第２の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図６Ｂ】第２の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図６Ｃ】第２の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図６Ｄ】第２の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図７Ａ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図７Ｂ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図７Ｃ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図７Ｄ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図７Ｅ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図８Ａ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図８Ｂ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図８Ｃ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図８Ｄ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図８Ｅ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図９Ａ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図９Ｂ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図９Ｃ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図９Ｄ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図９Ｅ】第３の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１０Ａ】第４の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１０Ｂ】第４の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１１Ａ】第４の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１１Ｂ】第４の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１２Ａ】第４の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１２Ｂ】第４の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１３Ａ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１３Ｂ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１３Ｃ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１３Ｄ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１３Ｅ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１３Ｆ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１４Ａ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１４Ｂ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１４Ｃ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１４Ｄ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１４Ｅ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１４Ｆ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１５Ａ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１５Ｂ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１５Ｃ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１５Ｄ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１５Ｅ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１５Ｆ】第５の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１６Ａ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１６Ｂ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１６Ｃ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１６Ｄ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１６Ｅ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図
【図１６Ｆ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１６Ｇ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１７Ａ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１７Ｂ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１７Ｃ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１７Ｄ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１７Ｅ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１７Ｆ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１７Ｇ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程断面図。
【図１８Ａ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１８Ｂ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１８Ｃ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１８Ｄ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１８Ｅ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１８Ｆ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【図１８Ｇ】第６の実施例に係るゲルマニウム・レーザ・ダイオードの製造工程における工程平面図。
【発明を実施するための形態】
【００２７】
以下に、図面を用いて実施例を詳述する。
【実施例１】
【００２８】
本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成したファブリ・ペロー型(Fabry-Perot, FPと略)ゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。
図１Ａ〜図１Ｈ、図２Ａ〜図２Ｈには、製造工程順に断面構造を示す。また、図３Ａ〜図３Ｈに上から見た製造工程順の平面図を示す。
ここで、図１Ａ〜図１Ｈと、図２Ａ〜図２Ｈの断面図は、それぞれ図３Ａ〜図３Ｈにおける断面23、及び24で切り出した時の構造を表している。
なお、図１Ｈ及び図２Ｈの断面図は、それぞれ図３Ｈの切出し線23,24で示す位置で切り出した時の本実施例におけるデバイスの完成図である。【００２９】
以下、順を追って製造工程を説明する。
まず、図１Ａ、図２Ａ及び図３Ａに示すように、支持基板として、シリコン基板1、埋め込み酸化膜(Buried Oxide:以下BOXと略す)として二酸化シリコン2及びGermanium On Insulator(以下GOIと略す)3層が積層されたGOI基板を用意する。
なお、GOI基板はSilicon On Insulator上に貫通転位が発生しない条件でシリコン・ゲルマニウムをエピタキシャル成長させた後、シリコンのみを選択的に酸化することによってBOX上にゲルマニウムを作成する工程を用いて作成しても良い。【００３０】
本実施例で試作したGOI3のプロセス前の初期膜厚は１００ｎｍであった。また、二酸化シリコン2の膜厚は１０００ｎｍであった。
図１Ａ〜３Ａから明白なように、シリコン基板1の裏面にも二酸化シリコン2が形成されている。これは、シリコン基板1のウェハの反りを防止するためのものである。
１０００ｎｍと厚い二酸化シリコン2を形成しているため、シリコン基板1に強い圧縮応力が印加されており、表面と裏面に同じ膜厚だけ形成させることでウェハ全体として反らないように工夫されている。この裏面の二酸化シリコン2もプロセス中に無くならないように注意を払わなくてはならない。洗浄やウェットエッチングのプロセス中に裏面の二酸化シリコン2が消失してしまうとウェハ全体が反ってしまい、静電チャックにウェハが吸着されないようになり、その後の製造プロセスが行えなくなる懸念がある。【００３１】
次にChemical Vapor Deposition(以下、CVDと略す)などの装置を用いて、表面に二酸化シリコン4を堆積させる。【００３２】
次にレジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、ウェットエッチングを施す事によって、二酸化シリコン4を加工し、図１Ｂ、図２Ｂ及び図３Ｂの状態とした。なお、加工方法はドライエッチングを用いても差し支えない。【００３３】
引き続き、適切な洗浄工程によって表面を清浄化させた後、開口部のGOI3上にのみ選択的に、高濃度にｐ型にドーピングされたゲルマニウム5をエピタキシャル成長させ、図１Ｃ、図２Ｃ及び図３Ｃの状態とした。ゲルマニウム5は、デバイス完成後に正孔を注入するための電極としての役割がある。
なお、ｐ型の不純物をドーピングする方法としてはイオン注入を用いても差し支えない。本実施例では素子分離を図示しなかったが、GOI3をメサ形状に加工する工程やShallow Trench Isolation (STI)、Local Oxidation of Silicon (LOCOS)工程などを用いて素子分離を行うことができる。【００３４】
次にCVDなどの装置を用いて、表面に二酸化シリコン6を堆積させた。
引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、ウェットエッチングを施す事によって、二酸化シリコン4を加工し、図１Ｄ、図２Ｄ及び図３Ｄの状態とした。なお、加工方法はドライエッチングを用いても差し支えない。【００３５】
引き続き、適切な洗浄工程によって表面を清浄化させた後、開口部のｐ型ゲルマニウム上にのみ選択的に、不純物濃度が１×１０１８／ｃｍ３以下のゲルマニウム7を２００ｎｍエピタキシャル成長させ、図１Ｅ、図２Ｅ及び図３Ｅの状態とした。【００３６】
このとき、ゲルマニウム7の貫通転位は１×１０６／ｃｍ２以下であった。ゲルマニウム7はデバイス完成後の発光層としての役割があるため、貫通転位が入らないように特に注意して作成する必要がある。
なお、ゲルマニウム7のエピタキシャル成長に引き続けてキャップ層としてシリコン、またはシリコン・ゲルマニウムをエピタキシャル成長しても差し支えない。キャップ層にシリコン・ゲルマニウムを用いると、後に堆積するｎ型シリコン電極と発光層であるゲルマニウム7間の格子定数によって生じる歪を緩和する機能も有する。
また、ゲルマニウム7はデバイス完成後に光閉じ込め層としての役割も担うので、本実施例ではゲルマニウム7が細線状の光共振器になるように設計されている。【００３７】
引き続き、CVD等で高濃度にｎ型に不純物がドーピングされたシリコン8を表面全面に堆積した後、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、ｎ型シリコン8を加工し、図１Ｆ、図２Ｆ及び図３Ｆの状態とした。ｎ型シリコン8はデバイス完成後に、正孔を注入するための電極としての役割がある。
なお、ｎ型シリコン8に不純物をドーピングする方法としてはイオン注入を用いても差し支えない。【００３８】
また、シリコンは光閉じ込め層であるゲルマニウム7よりも屈折率が小さいため、効果的に光閉じ込め層に光を閉じ込める事が可能になる。実際、共振器を導波する光とゲルマニウム7との閉じ込め係数を８０％以上達成することができた。これは、ゲルマニウム量子井戸を用いた場合に得られる数％程度の閉じ込め係数と比較して圧倒的に大きい。加えて、シリコンをｎ型の電極としているため、電極による自由キャリア吸収の効果を抑制することができた。
なお、ｎ型の電極としてはシリコン・ゲルマニウムを用いても差し支えない。【００３９】
ゲルマニウム7のエピタキシャル成長条件によってゲルマニウム7がファセットを有する場合はゲルマニウム7のエピタキシャル成長後に二酸化シリコン等でパッシベーションを行った後、レジスト・パターニングによってゲルマニウム7を開口した後にｎ型シリコン8を堆積しても差し支えない。【００４０】
次にCVDなどの装置を用いて、表面に二酸化シリコン9を堆積させた。
引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、ウェットエッチングを施す事によって、二酸化シリコン9を加工し、図１Ｇ、図２Ｇ及び図３Ｇの状態としｐ型電極、ｎ型電極部分を開口した。
この際、二酸化シリコンと電極では十分にエッチングの選択比が大きいのでｎ型電極とｐ型電極に段差があっても問題なく開口することが出来る。【００４１】
引き続き、全面にTiN及びAlを堆積させた後、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、Alをウェットエッチングした後、TiNをエッチングし、その結果TiN電極10、Al電極11をパターニングした。
なお、パターニングの方法としてはドライエッチングを用いても差し支えない。【００４２】
引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図１Ｈ、図２Ｈ及び図３Ｈの状態としてデバイスを完成させた。【００４３】
以下に、上記で作成した完成デバイス、すなわち、ゲルマニウム・レーザの構成と動作特性について説明する。
まず、図１Ｈにおいて、ｐ型電極5、ｎ型電極8の間にゲルマニウム発光層7が形成されている。当該ゲルマニウム発光層7に存在する貫通転位は、１×１０６／ｃｍ２以下であるので結晶欠陥に由来するキャリアトラップが少ないと共に高電流を印加する事が可能となっている。
なお、ゲルマニウム発光層7は、細線形状に加工されており、ファブリ・ペロー型の光共振器としての役割も担っている。【００４４】
ｐ型電極5とｎ型電極8の間に順方向に電流を流すことによってゲルマニウム発光層7にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はゲルマニウム発光層7に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。この時の発振波長は、設計波長とほぼ同じである約１５００ｎｍであった。発光層には強い歪みがかかっておらず、ゲルマニウム本来のバンドギャップエネルギーで発光した。
また、レーザ光はシリコン基板1に対して平行に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【００４５】
ところで、上述の図１Ｈ、図２Ｈ及び図３Ｈでは配線工程の前までの工程とその断面構造を示したが、光集積回路を形成する場合には、この後に所望の配線処理を施せばよい。【００４６】
また、電子回路と混載させるときには、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作成すると、電子デバイスとの混載は容易である。【００４７】
特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５００ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
【実施例２】
【００４８】
本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成した分布ブラッグ反射型(Distributed Bragg Reflector: DBRと略)ゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。図１Ａ〜図１Ｆ、図４Ａ〜４Ｄ及び図２Ａ〜図２Ｆ、図５Ａ〜図５Ｄには製造工程順に断面構造を示す。また、図３Ａ〜図３Ｆ、図６Ａ〜図６Ｄに上から見た製造工程順の平面図を示す。【００４９】
ここで、図１Ａ〜図１Ｆと、図２Ａ〜図２Ｆの断面図は、それぞれ図３Ａ〜図３Ｆにおける断面23、及び24で切り出した時の構造を表している。また、図４Ａ〜４Ｄと、図５Ａ〜図５Ｄの断面図は、それぞれ図６Ａ〜図６Ｄにおける断面23、及び24で切り出した時の構造を表している。
なお、図４Ｄ及び図５Ｄの断面図は、それぞれ図６Ｄの切出し線23,24で示す位置で切り出した時の本実施例におけるデバイスの完成図である。【００５０】
以下、順を追って製造工程を説明する。なお、図１Ａ〜図１Ｆ、図２Ａ〜図２Ｆ及び図３Ａ〜図３Ｆの製造工程は実施例１と同じなので省略する。【００５１】
まず、図１Ｆ、図２Ｆ及び図３Ｆの状態からCVDなどの装置を用いて、表面に二酸化シリコン9を堆積させた。【００５２】
引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、二酸化シリコン9を加工し、図４Ａ、図５Ａ及び図６Ａの状態とした。【００５３】
引き続きアモルファス・シリコンを全面に堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いてアモルファス・シリコンを加工した。この際、ゲルマニウム発光層7の両端にDBRミラー101としてアモルファス・シリコンの小片を周期的に形成して図４Ｂ、図５Ｂ及び図６Ｂの状態とした。
DBRミラー101は周囲の絶縁膜との屈折率の差から構成される誘電ミラーであり、９９．９％以上もの高反射率を達成することができる。【００５４】
このような高反射率のミラーをシリコン・プロセスによって簡便に形成できるため、たとえゲルマニウムからの発光が微弱であったとしてもレーザ発振を達成することが可能となる。
DBRミラー101の設計に際してはアモルファス・シリコンの小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約１／２の整数倍になるように設計されている。【００５５】
また、図５Ｂ、図６Ｂでは各DBRミラーに対して、アモルファス・シリコンの小片は３つしか描かれていないが、実際には、この小片の数を増やすことで反射率を大きくすることができる。
本実施例では、この小片の数を４、１０、２０、１００と変えたものをそれぞれ試作したが、小片の数が多い程、発振しきい値電流密度が小さくなっており、DBRミラー101の反射率が大きくなっていることが確認された。【００５６】
次にCVDなどの装置を用いて、表面に二酸化シリコン102を堆積させた。
引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、ウェットエッチングを施す事によって、二酸化シリコンを加工し、図４Ｃ、図５Ｃ及び図６Ｃの状態としｐ型電極、ｎ型電極部分を開口した。
この際、二酸化シリコンと電極では十分にエッチングの選択比が大きいのでｎ型電極とｐ型電極に段差があっても問題なく開口することが出来る。【００５７】
引き続き、全面にTiN及びAlを堆積させた後、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、Alをウェットエッチングした後、TiNをエッチングし、その結果TiN電極10、Al電極11をパターニングした。
なお、パターニングの方法としてはドライエッチングを用いても差し支えない。【００５８】
引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図４Ｄ、図５Ｄ及び図６Ｄの状態としてデバイスを完成させた。【００５９】
以下に、上記で作成した完成デバイス、すなわち、ゲルマニウム・レーザの構成と動作特性について説明する。
まず、図４Ｄ及び図５Ｄにおいて、ｐ型電極5、ｎ型電極8の間にゲルマニウム発光層7が形成されている。なお、ゲルマニウム発光層7に存在する貫通転位は１×１０６／ｃｍ２以下であるので結晶欠陥に由来するキャリアトラップが少ないと共に高電流を印加する事が可能となっている。なお、ゲルマニウム発光層7は細線形状になっており、光閉じ込め層としての役割も担っている。
また、ゲルマニウム発光層7の両端には、アモルファス・シリコンで形成されたDBRミラー101が形成されている。【００６０】
ｐ型電極5とｎ型電極8の間に順方向に電流を流すことによってゲルマニウム発光層7にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はゲルマニウム発光層7に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。【００６１】
DBRミラーによって９９．９％以上の反射率を達成したため、ミラーの反射での損失を低減できた。その結果、ファブリ・ペロー型では３ｍＡであったしきい値電流を１ｍＡまで低減できた。この時の発振波長は、設計波長である約１５００ｎｍであり、そのスペクトル解析によると単一モードであった。
【実施例３】
【００６２】
本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成した分布帰還型(Distributed Feed-Back: DFBと略)ゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。図１Ａ〜図１Ｃ、図７Ａ〜７Ｅ及び図２Ａ〜図２Ｃ、図８Ａ〜図８Ｅには製造工程順に断面構造を示す。また、図３Ａ〜図３Ｃ、図９Ａ〜図９Ｅに上から見た製造工程順の平面図を示す。【００６３】
ここで、図１Ａ〜図１Ｃと、図２Ａ〜図２Ｃの断面図は、それぞれ図３Ａ〜図３Ｃにおける断面23、及び24で切り出した時の構造を表している。また、図７Ａ〜図７Ｅと、図８Ａ〜図８Ｅの断面図は、それぞれ図９Ａ〜図９Ｅにおける断面23、及び24で切り出した時の構造を表している。
なお、図７Ｅ及び図８Ｅの断面図は、それぞれ図９Ｅの切出し線23,24で示す位置で切り出した時の本実施例におけるデバイスの完成図である。【００６４】
以下、順を追って製造工程を説明する。図１Ａ〜図１Ｃ、図２Ａ〜図２Ｃ及び図３Ａ〜図３Ｃの製造工程は実施例１と同じなので省略する。【００６５】
まず、図１Ｃ、図２Ｃ及び図３Ｃの状態からCVDなどの装置を用いて、表面に二酸化シリコン6を堆積させた。
引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、二酸化シリコン4を加工し、図７Ａ、図８Ａ及び図９Ａの状態とした。【００６６】
引き続き、適切な洗浄工程によって表面を清浄化させた後、開口部のｐ型ゲルマニウム上にのみ選択的に、不純物濃度が１×１０１８／ｃｍ３以下のゲルマニウム7をエピタキシャル成長させ、図７Ｂ、図８Ｂ及び図９Ｂの状態とした。この時、ゲルマニウム7の貫通転位は、１×１０６／ｃｍ２以下であった。ゲルマニウム7は、デバイス完成後の発光層としての役割があるため、貫通転位が入らないように特に注意して作成する必要がある。【００６７】
なお、ゲルマニウム7のエピタキシャル成長に引き続けてキャップ層としてシリコン、またはシリコン・ゲルマニウムをエピタキシャル成長しても差し支えない。
キャップ層にシリコン・ゲルマニウムを用いると、後に堆積するｎ型シリコン電極と発光層であるゲルマニウム7間の格子定数によって生じる歪を緩和する機能も有する。【００６８】
また、本実施例では図８Ａ及び図９Ａに示されるようにゲルマニウム7が周期的に配置されてあり、DFB型の光共振器となっている。【００６９】
ここで、ゲルマニウム7によって形成された光共振器は、この共振器中を進行する光に対して屈折率の変調を与えている。即ち、ゲルマニウム7の小片が存在する部分は屈折率が大きく、２つのゲルマニウム小片の隙間の部分では屈折率が小さくなっている。【００７０】
このゲルマニウム7の小片と隙間の部分の導波方向への長さは、それぞれ発光波長の約１／２の整数倍になるように設計されている。その結果、導波路を進行中の光がこれらの周期構造感じて反射を繰り返すことによって、共振器中に強く閉じ込められることになる。このようにしてDFB型の光共振器を形成した。【００７１】
引き続き、CVD等で高濃度にｎ型に不純物がドーピングされたシリコン8を表面全面に堆積した後、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、ｎ型シリコン8を加工し、図７Ｃ、図８Ｃ及び図９Ｃの状態とした。【００７２】
ここで、ｎ型シリコン8は、デバイス完成後に正孔を注入するための電極としての役割がある。また、シリコンは光閉じ込め層であるゲルマニウム7よりも屈折率が小さいため、効果的に光閉じ込め層に光を閉じ込める事が可能になる。なお、ｎ型の電極としてはシリコン・ゲルマニウムを用いても差し支えない。【００７３】
また、ゲルマニウム7のエピタキシャル成長条件によってゲルマニウム7がファセットを有する場合はゲルマニウム7のエピタキシャル成長後に二酸化シリコン等でパッシベーションを行った後、レジスト・パターニングによってゲルマニウム7を開口した後にｎ型シリコン8を堆積しても差し支えない。【００７４】
次にCVDなどの装置を用いて、表面に二酸化シリコン9を堆積させた。
引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、ウェットエッチングを施す事によって、二酸化シリコン9を加工し、図７Ｄ、図８Ｄ及び図９Ｄの状態としｐ型電極、ｎ型電極部分を開口した。
この際、二酸化シリコンと電極では十分にエッチングの選択比が大きいのでｎ型電極とｐ型電極に段差があっても問題なく開口することが出来る。【００７５】
引き続き、全面にTiN及びAlを堆積させた後、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、Alをウェットエッチングした後、TiNをエッチングし、その結果TiN電極10、Al電極11をパターニングした。
なお、パターニングの方法としてはドライエッチングを用いても差し支えない。
引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図７Ｅ、図８Ｅ及び図９Ｅの状態としてデバイスを完成させた。【００７６】
以下に、上記で作成した完成デバイス、すなわち、ゲルマニウム・レーザの構成と動作特性について説明する。
まず、図７Ｅ及び図８Ｅにおいて、ｐ型電極5、ｎ型電極8の間にゲルマニウム発光層7が形成されている。なお、ゲルマニウム発光層7に存在する貫通転位は１×１０６／ｃｍ２以下であるので結晶欠陥に由来するキャリアトラップが少ないと共に高電流を印加する事が可能となっている。なお、ゲルマニウム発光層7は周期的は小片構造になっており、DFB型の光共振器としての役割も担っている。【００７７】
ｐ型電極5とｎ型電極8の間に順方向に電流を流すことによってゲルマニウム発光層7にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光は、ゲルマニウム発光層7に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。【００７８】
本実施例のDFBミラーを用いたレーザ・ダイオードはDBRミラーを作製せず、発光層をDFBミラーとして用いているため、DBRミラーを用いたレーザ・ダイオードに比べて作製工程を簡略化できたと共にフットプリントを低減することが出来た。この時の発振波長は、設計波長である約１５００ｎｍであり、そのスペクトル解析によると単一モードであった。
【実施例４】
【００７９】
本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成した、伸長歪みが印加されたゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。
本実施例ではファブリ・ペロー型のレーザ・ダイオードを図面に使用しているが、実施例２や実施例３で紹介したDBR型やDFB型のレーザ・ダイオードに適用しても差し支えない。
図１Ａ〜図１Ｆ、図１０Ａ〜１０Ｂ、及び図２Ａ〜図２Ｆ、図１１Ａ〜図１１Ｂには製造工程順に断面構造を示す。また、図３Ａ〜図３Ｆ、図１２Ａ〜図１２Ｂに上から見た製造工程順の平面図を示す。
ここで、図１Ａ〜図１Ｆ、図１０Ａ〜１０Ｂ及び図２Ａ〜図２Ｆ、図１１Ａ〜図１１Ｂはそれぞれ図３Ａ〜図３Ｆ、図１２Ａ〜図１２Ｂにおける断面23、及び24で切り出した時の構造を表している。本実施例におけるデバイスの完成図は図１０Ｂ、図１１Ｂ及び図１２Ｂである。【００８０】
ここで、図１Ａ〜図１Ｆと、図２Ａ〜図２Ｆの断面図は、それぞれ図３Ａ〜図３Ｆにおける断面23、及び24で切り出した時の構造を表している。また、図１０Ａ〜１０Ｂと、図１１Ａ〜図１１Ｂの断面図は、それぞれ図１２Ａ〜図１２Ｂにおける断面23、及び24で切り出した時の構造を表している。
なお、図１０Ｂ及び図１１Ｂの断面図は、それぞれ図１２Ｂの切出し線23,24で示す位置で切り出した時の本実施例におけるデバイスの完成図である。【００８１】
以下、順を追って製造工程を説明する。図１Ａ〜図１Ｆ、図２Ａ〜図２Ｆ及び図３Ａ〜図３Ｆの製造工程は実施例１と同じなので省略する。【００８２】
まず、図１Ｆ、図２Ｆ及び図３Ｆの状態からCVDなどの装置を用いて、表面に二酸化シリコン9を堆積させ、引き続きシリコン・ナイトライド201を表面にのみ堆積させた。
表面にのみシリコン・ナイトライド201を堆積させることによってゲルマニウム発光層7に伸長歪みを印加することが出来る。【００８３】
なお、シリコン・ナイトライド201の膜厚によって印加される伸長歪みの大きさが決定されるので、シリコン・ナイトライド201の膜厚を調整することで印加する伸長歪みの大きさを制御することが出来る。【００８４】
引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングによってシリコン・ナイトライド201を加工した後に、引き続きウェットエッチングを施す事によって、二酸化シリコン9を加工し、図１０Ａ、１１Ａ及び図１２Ａの状態としｐ型電極、ｎ型電極部分を開口した。
この際、二酸化シリコンと電極では十分にエッチングの選択比が大きいのでｎ型電極とｐ型電極に段差があっても問題なく開口することが出来る。【００８５】
引き続き、全面にTiN及びAlを堆積させた後、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、Alをウェットエッチングした後、TiNをエッチングし、その結果TiN電極10、Al電極11をパターニングした。
なお、パターニングの方法としてはドライエッチングを用いても差し支えない。【００８６】
引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図１０Ｂ、図１１Ｂ及び図１２Ｂの状態としてデバイスを完成させた。【００８７】
以下に、上記で作成した完成デバイス、すなわち、ゲルマニウム・レーザの構成と動作特性について説明する。
まず、図１０Ｂにおいて、ｐ型電極5、ｎ型電極8の間にゲルマニウム発光層7が形成されている。なお、ゲルマニウム発光層7に存在する貫通転位は１×１０６／ｃｍ２以下であるので結晶欠陥に由来するキャリアトラップが少ないと共に高電流を印加する事が可能となっている。
なお、ゲルマニウム発光層7は細線形状に加工されており、ファブリ・ペロー型の光共振器としての役割も担っている。【００８８】
ここで、ゲルマニウム発光層7の近傍にシリコン・ナイトライドが形成されており、ゲルマニウム発光層7に伸長歪みを与える機能を有している。【００８９】
ｐ型電極5とｎ型電極8の間に順方向に電流を流すことによってゲルマニウム発光層7にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はゲルマニウム発光層7に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。この時の発振波長は、設計波長である約１５５０ｎｍであった。【００９０】
発光層には約０．３ＧＰａの伸長歪みが印加されており、歪みを印加していない場合に比べてエネルギーバンド構造中の伝導帯のＬ点とΓ点のエネルギー差が小さくなっており、より低い電流密度でΓ点に電子を注入され、発光させることが出来た。【００９１】
その結果、歪みが印加されていないファブリ・ペロー型レーザ・ダイオードではしきい値電流が３ｍＡであったのに対してしきい値電流を１ｍＡにまで低減することが出来た。
レーザ光はシリコン基板1に対して平行に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【００９２】
ところで、上述の図１０Ｂ、図１１Ｂ及び図１２Ｂでは配線工程の前までの工程とその断面構造を示したが、光集積回路を形成する場合には、この後に、所望の配線処理を施せばよい。【００９３】
また、電子回路と混載させるときには、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作成すると、電子デバイスとの混載は容易である。【００９４】
特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
【実施例５】
【００９５】
本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成した、水平方向にキャリアを注入するゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。図１３Ａ〜図１３Ｆ、図１４Ａ〜図１４Ｆには、製造工程順に断面構造を示す。また、図１５Ａ〜図１５Ｆに上から見た製造工程順の平面図を示す。【００９６】
ここで、図１３Ａ〜図１３Ｆと、図１４Ａ〜図１４Ｆの断面図は、それぞれ図１５Ａ〜図１５Ｆにおける断面23、及び24で切り出した時の構造を表している。
なお、図１３Ｆ及び図１４Ｆの断面図は、それぞれ図１５Ｆの切出し線23,24で示す位置で切り出した時の本実施例におけるデバイスの完成図である。【００９７】
以下、順を追って製造工程を説明する。
まず、図１３Ａ、図１４Ａ及び図１５Ａに示すように、支持基板として、シリコン基板301、埋め込み酸化膜(Buried Oxide:以下BOXと略す)として二酸化シリコン302及びGermanium On Insulator(以下GOIと略す)303層が積層されたGOI基板を用意する。【００９８】
なお、GOI基板はSilicon On Insulator上に貫通転位が発生しない条件でシリコン・ゲルマニウムをエピタキシャル成長させた後、シリコンのみを選択的に酸化することによってBOX上にゲルマニウムを作成する工程を用いて作成しても良い。【００９９】
本実施例で試作したGOI303のプロセス前の初期膜厚は２００ｎｍであった。また、二酸化シリコン302の膜厚は１０００ｎｍであった。【０１００】
なお、図１３Ａ〜１５Ａから明白なように、シリコン基板301の裏面にも二酸化シリコン302が形成されている。これは、シリコン基板301のウェハの反りを防止するためのものである。
１０００ｎｍと厚い二酸化シリコン302を形成しているため、シリコン基板301に強い圧縮応力が印加されており、表面と裏面に同じ膜厚だけ形成させることでウェハ全体として反らないように工夫されている。この裏面の二酸化シリコン302もプロセス中に無くならないように注意を払わなくてはならない。
洗浄やウェットエッチングのプロセス中に裏面の二酸化シリコン302が消失してしまうとウェハ全体が反ってしまい、静電チャックにウェハが吸着されないようになり、その後の製造プロセスが行えなくなる懸念がある。【０１０１】
次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によってGOI303をメサ形状に加工した。図では簡略化するために、ひとつの素子しか示していないが、基板上に多くの素子を形成できることは言うまでもない。シリコン・プロセスを使っているため、高い歩留りで多くの素子を集積化できる。この工程によって、素子間の電気的な分離が確定する。
また、本実施例で行ったようにGOI303をメサ形状に加工する代わりに、Shallow Trench Isolation (STI)やLocal Oxidation of Silicon (LOCOS)工程などを用いて素子分離を施しても差し支えない。【０１０２】
引き続き、適切な洗浄工程を施した後、表面を保護するためにCVDなどの装置を用いて、表面に３０ｎｍの膜厚の二酸化シリコン304を堆積させ、図１３Ｂ、図１４Ｂ及び図１５Ｂの状態とした。二酸化シリコン304はこの後のプロセスで導入されるイオン注入によって基板が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、二酸化シリコン304は裏面にも形成される。【０１０３】
引き続き、イオン注入によって不純物をGOI303中の所望の領域に入れる。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、ＢＦ２イオンをドーズ量１×１０１５／ｃｍ３でイオン注入することによって、GOI303中に、ｐ型拡散層305を形成した。【０１０４】
引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって所望の領域にのみレジストを残した後に、Ｐイオンを１×１０１５／ｃｍ３でイオン注入することによって、GOI303中にｎ型拡散層電極306を形成した。このイオン注入工程においては、イオンが注入された部分のGOI303がアモルファス化するため、結晶性が悪くなる。【０１０５】
そこで、図には示していないが、GOI303の表面のみがアモルファス化し、GOI303がBOX302と隣接している領域には単結晶ゲルマニウムが残るようにしている事が重要である。
イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のGOI303のすべてを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せずに、多結晶となってしまうという問題が生じる。【０１０６】
本実施例で設定したようなイオン注入条件にすれば、BOX302と隣接している領域には単結晶シリコンが残っているため、イオン注入後の活性化熱処理などによって、結晶性を回復することができる。効率良く発光させるためには、単結晶性が良い事は極めて重要である。【０１０７】
引き続き、窒素雰囲気中でアニール処理を行うことによって、不純物を活性化させると同時にGOI303の結晶性を回復させて、図１３Ｃ、図１４Ｃ及び図１５Ｃの状態とした。【０１０８】
次にCVDなどの装置を用いて、表面全面にシリコン・ナイトライド307を堆積させる。
引き続きレジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、シリコン・ナイトライド307を加工し、図１３Ｄ、図１４Ｄ及び図１５Ｄの状態とした。
加工されたシリコン・ナイトライド307は、発光層として不純物がドーピングされていないGOI303の上部に配置されており、基板の水平方向に対して、発光層303に光を閉じ込める機能を有する。【０１０９】
また、シリコン・ナイトライド307は発光層であるGOI303に伸長歪みを印加する機能も有する。
なお、本実施例ではシリコン・ナイトライドを細線状に加工し、ファブリ・ペロー型のレーザ・ダイオードを作成しているが、さらに発光層であるGOI303の両端にも周期的にシリコン・ナイトライドの小片を配置することによってDBR型のレーザ・ダイオードを作製することも可能である。
また、発光層であるGOI303上にシリコン・ナイトライドの小片を周期的に配置することでDFB型のレーザ・ダイオードを作製することも可能である。【０１１０】
次にCVDなどの装置を用いて、表面に二酸化シリコン308を堆積させた。
引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、ウェットエッチングを施す事によって、二酸化シリコンを加工し、図１３Ｅ、図１４Ｅ及び図１５Ｅの状態とし、ｐ型電極、ｎ型電極部分を開口した。【０１１１】
引き続き、全面にTiN及びAlを堆積させた後、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、Alをウェットエッチングした後、TiNをエッチングし、その結果TiN電極309、Al電極310をパターニングした。
なお、パターニングの方法としてはドライエッチングを用いても差し支えない。
引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図１３Ｆ、図１４Ｆ及び図１５Ｆの状態としてデバイスを完成させた。【０１１２】
以下に、上記で作成した完成デバイス、すなわち、ゲルマニウム・レーザの構成と動作特性について説明する。
まず、図１３Ｆにおいて、ｐ型電極305、ｎ型電極306の間にゲルマニウム発光層303が形成されている。なお、ゲルマニウム発光層303に存在する貫通転位は１×１０６／ｃｍ２以下であるので結晶欠陥に由来するキャリアトラップが少ないと共に高電流を印加する事が可能となっている。【０１１３】
ゲルマニウム発光層303の近傍にはシリコン・ナイトライド光共振器が細線形状に加工されており、ファブリ・ペロー型の光共振器としての機能を有していると共に発光層に伸長歪みを印加している。【０１１４】
ｐ型電極305とｎ型電極306の間に順方向に電流を流すことによってゲルマニウム発光層303にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。シリコン・ナイトライドにより、水平方向に対して、実質的な屈折率変化が生じているので、発光した光はゲルマニウム発光層303に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。この時の発振波長は、設計波長である約１５５０ｎｍであった。発光層には０．３ＧＰａの伸長歪みが印加されており、ゲルマニウム発光層303のエネルギーバンド構造のＬ点とΓ点のエネルギー差が小さくなっており、歪みが印加されていない場合に比べて低い電流密度でΓ点にキャリアが注入され、発光する。【０１１５】
本実施例によれば、ゲルマニウムをエピタキシャル成長する工程を施すことなく、ゲルマニウム・レーザ・ダイオードを作製することができる。
レーザ光はシリコン基板1に対して平行に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【０１１６】
ところで、上述の図１３Ｆ、図１４Ｆ及び図１５Ｆでは配線工程の前までの工程とその断面構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。【０１１７】
また、電子回路と混載させるときには、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作成すると、電子デバイスとの混載は容易である。【０１１８】
特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
【実施例６】
【０１１９】
本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成した、リッジ導波路を有し、水平方向にキャリアを注入するゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。図１６Ａ〜図１６Ｇ、図１７Ａ〜図１７Ｇには、製造工程順に断面構造を示す。また、図１８Ａ〜図１８Ｇに上から見た製造工程順の平面図を示す。【０１２０】
ここで、図１６Ａ〜図１６Ｇと、図１７Ａ〜図１７Ｇの断面図は、それぞれ図１８Ａ〜図１８Ｇにおける断面23、及び24で切り出した時の構造を表している。
なお、図１６Ｇ及び図１７Ｇの断面図は、それぞれ図１８Ｇの切出し線23,24で示す位置で切り出した時の本実施例におけるデバイスの完成図である。【０１２１】
以下、順を追って製造工程を説明する。
まず、図１６Ａ、図１７Ａ及び図１８Ａに示すように、支持基板として、シリコン基板401、埋め込み酸化膜(Buried Oxide: 以下BOXと略す)として二酸化シリコン402及びGermanium On Insulator(以下GOIと略す)403層が積層されたGOI基板を用意する。【０１２２】
なお、GOI基板はSilicon On Insulator上に貫通転位が発生しない条件でシリコン・ゲルマニウムをエピタキシャル成長させた後、シリコンのみを選択的に酸化することによってBOX上にゲルマニウムを作成する工程を用いて作成しても良い。本実施例で試作したGOI403のプロセス前の初期膜厚は２００ｎｍであった。また、二酸化シリコン402の膜厚は１０００ｎｍであった。【０１２３】
図１６Ａから明白なように、シリコン基板401の裏面にも二酸化シリコン402が形成されている。これは、シリコン基板401のウェハの反りを防止するためのものである。
１０００ｎｍと厚い二酸化シリコン402を形成しているため、シリコン基板401に強い圧縮応力が印加されており、表面と裏面に同じ膜厚だけ形成させることでウェハ全体として反らないように工夫されている。この裏面の二酸化シリコン402もプロセス中に無くならないように注意を払わなくてはならない。洗浄やウェットエッチングのプロセス中に裏面の二酸化シリコン402が消失してしまうとウェハ全体が反ってしまい、静電チャックにウェハが吸着されないようになり、その後の製造プロセスが行えなくなる懸念がある。【０１２４】
次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によってGOI403をメサ形状に加工した。図では簡略化するために、ひとつの素子しか示していないが、基板上に多くの素子を形成できることは言うまでもない。シリコン・プロセスを使っているため、高い歩留りで多くの素子を集積化できる。この工程によって、素子間の電気的な分離が確定する。
また、本実施例で行ったようにGOI403をメサ形状に加工する代わりに、Shallow Trench Isolation (STI)やLocal Oxidation of Silicon (LOCOS)工程などを用いて素子分離を施しても差し支えない。【０１２５】
引き続きCVDなどで保護膜として二酸化シリコン404を堆積した後、シリコン・ナイトライド405を堆積した。【０１２６】
引き続きレジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施す事によって、シリコン・ナイトライド405を加工し、図１６Ｂ、図１７Ｂ及び図１８Ｂの状態とした。【０１２７】
次に、洗浄工程を施した後、酸化処理を施すことでGOI403を部分的に酸化して二酸化ゲルマニウム406を形成し、図１６Ｃ、図１７Ｃ及び図１８Ｃの状態とした。
この際、酸化された部分のGOIの膜厚が５０ｎｍになるように酸化時間を制御した。
この工程によってGOI403をリッジ形状の導波路に加工し、光閉じ込め層としての機能を有すようにした。【０１２８】
次に、熱燐酸を用いたウェットエッチングによってシリコン・ナイトライド405を除去し、引き続きフッ酸によるウェットエッチングによって二酸化シリコン404、二酸化ゲルマニウム406を除去した後に、適切な洗浄工程を施してCVD等で二酸化シリコン407を保護膜として堆積させ、図１６Ｄ、図１７Ｄ及び図１８Ｄの状態とした。【０１２９】
なお、本実施例ではシリコン・ナイトライドを除去したが、GOI403からなるリッジ導波路に伸長歪みを印加したい場合にはシリコン・ナイトライドを除去する必要はない。
二酸化シリコン407はこの後のプロセスで導入されるイオン注入によって基板が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。【０１３０】
引き続き、イオン注入によって不純物をGOI403中の所望の領域に入れる。
この際に、光閉じ込め層で自由キャリア吸収が生じるのを防止するために、GOI403のリッジ形状部分には不純物を注入しないように注意する必要がある。
不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、ＢＦ２イオンをドーズ量１×１０１５／ｃｍ３でイオン注入することによって、GOI403中に、ｐ型拡散層408を形成した。【０１３１】
引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって所望の領域にのみレジストを残した後に、Ｐイオンを１×１０１５／ｃｍ３でイオン注入することによって、GOI403中にｎ型拡散層電極409を形成した。
このイオン注入工程においては、イオンが注入された部分のGOI403がアモルファス化するため、結晶性が悪くなる。【０１３２】
そこで、図には示していないが、GOI403の表面のみがアモルファス化し、GOI403がBOX402と隣接している領域には単結晶ゲルマニウムが残るようにしている事が重要である。
イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のGOI403のすべてを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せずに、多結晶となってしまうという問題が生じる。【０１３３】
本実施例で設定したようなイオン注入条件にすれば、BOX402と隣接している領域には単結晶シリコンが残っているため、イオン注入後の活性化熱処理などによって、結晶性を回復することができる。効率良く発光させるためには、単結晶性が良い事は極めて重要である。【０１３４】
引き続き、窒素雰囲気中でアニール処理を行うことによって、不純物を活性化させると同時にGOI403の結晶性を回復させて、図１６Ｅ、図１７Ｅ及び図１８Ｅの状態とした。【０１３５】
次に、CVDなどで二酸化シリコン410をパッシベーション膜として堆積させた。
引き続き、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、ウェットエッチングを施す事によって、二酸化シリコンを加工し、図１６Ｆ、図１７Ｆ及び図１８Ｆの状態とし、ｐ型電極、ｎ型電極部分を開口した。【０１３６】
引き続き、全面にTiN及びAlを堆積させた後、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、Alをウェットエッチングした後、TiNをエッチングし、その結果TiN電極411、Al電極412をパターニングした。
なお、パターニングの方法としてはドライエッチングを用いても差し支えない。【０１３７】
引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図１６Ｇ、図１７Ｇ及び図１８Ｇの状態としてデバイスを完成させた。【０１３８】
以下に、上記で作成した完成デバイス、すなわち、ゲルマニウム・レーザの構成と動作特性について説明する。
まず、図１６Ｇにおいて、ｐ型電極408、ｎ型電極409の間にゲルマニウム発光層403が形成されている。なお、ゲルマニウム発光層403に存在する貫通転位は１×１０６／ｃｍ２以下であるので結晶欠陥に由来するキャリアトラップが少ないと共に高電流を印加する事が可能となっている。ゲルマニウム発光層403はリッジ形状に加工されており、ファブリ・ペロー型の光共振器としての機能を有している。【０１３９】
ｐ型電極408とｎ型電極409の間に順方向に電流を流すことによってゲルマニウム発光層403にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。
発光した光はリッジ構造のゲルマニウム発光層303に強く閉じ込められ、しきい値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。【０１４０】
本実施例では発光層をリッジ形状に加工することによって強い光閉じ込め効果を達成した。
その結果として、リッジ形状を用いていないレーザ・ダイオードではしきい値電流が１０ｍＡであったのを３ｍＡにまで低減することができた。【０１４１】
また、本実施例によればゲルマニウムのエピタキシャル成長する工程を施すことなく、ゲルマニウム・レーザ・ダイオードを作製することができる。
発振波長は設計波長である約１５００ｎｍであった。発光層には強い歪みは印加されておらず、ゲルマニウム本来のバンドギャップエネルギーで発光する。【０１４２】
本実施例によれば、ゲルマニウムをエピタキシャル成長する工程を施すことなく、ゲルマニウム・レーザ・ダイオードを作製することができる。
レーザ光はシリコン基板1に対して平行に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【０１４３】
ところで、上述の図１６Ｇ、図１７Ｇ及び図１８Ｇでは配線工程の前までの工程とその断面構造を示したが、光集積回路を形成する場合には、この後に、所望の配線処理を施せばよい。
また、電子回路と混載させるときには、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作成すると、電子デバイスとの混載は容易である。【０１４４】
特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５００ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
【符号の説明】
【０１４５】
1…シリコン基板、
2…二酸化シリコン、
3…GOI(Germanium On Insulator)、
4…二酸化シリコン、
5…p型拡散層電極、
6…二酸化シリコン、
7…単結晶ゲルマニウム、
8…n型拡散層電極、
9…二酸化シリコン、
10…TiN電極、
11…Al電極、
101…アモルファス・シリコン・DBRミラー、
102…二酸化シリコン、
201…シリコン・ナイトライド、
301,401…シリコン基板、
302,402…二酸化シリコン、
303,403…GOI(Germanium On Insulator)、
304,404…二酸化シリコン、
305,408…p型拡散層電極、
306,409…n型拡散層電極、
307…シリコン・ナイトライド、
308…二酸化シリコン、
309,411…TiN電極、
310,412…Al電極、
405…シリコン・ナイトライド、
406…二酸化ゲルマニウム、
407,410…二酸化シリコン。
【図１Ａ】
2011111436.tif 000003
【図１Ｂ】
2011111436.tif 000004
【図１Ｃ】
2011111436.tif 000005
【図１Ｄ】
2011111436.tif 000006
【図１Ｅ】
2011111436.tif 000007
【図１Ｆ】
2011111436.tif 000008
【図１Ｇ】
2011111436.tif 000009
【図１Ｈ】
2011111436.tif 000010
【図２Ａ】
2011111436.tif 000011
【図２Ｂ】
2011111436.tif 000012
【図２Ｃ】
2011111436.tif 000013
【図２Ｄ】
2011111436.tif 000014
【図２Ｅ】
2011111436.tif 000015
【図２Ｆ】
2011111436.tif 000016
【図２Ｇ】
2011111436.tif 000017
【図２Ｈ】
2011111436.tif 000018
【図３Ａ】
2011111436.tif 000019
【図３Ｂ】
2011111436.tif 000020
【図３Ｃ】
2011111436.tif 000021
【図３Ｄ】
2011111436.tif 000022
【図３Ｅ】
2011111436.tif 000023
【図３Ｆ】
2011111436.tif 000024
【図３Ｇ】
2011111436.tif 000025
【図３Ｈ】
2011111436.tif 000026
【図４Ａ】
2011111436.tif 000027
【図４Ｂ】
2011111436.tif 000028
【図４Ｃ】
2011111436.tif 000029
【図４Ｄ】
2011111436.tif 000030
【図５Ａ】
2011111436.tif 000031
【図５Ｂ】
2011111436.tif 000032
【図５Ｃ】
2011111436.tif 000033
【図５Ｄ】
2011111436.tif 000034
【図６Ａ】
2011111436.tif 000035
【図６Ｂ】
2011111436.tif 000036
【図６Ｃ】
2011111436.tif 000037
【図６Ｄ】
2011111436.tif 000038
【図７Ａ】
2011111436.tif 000039
【図７Ｂ】
2011111436.tif 000040
【図７Ｃ】
2011111436.tif 000041
【図７Ｄ】
2011111436.tif 000042
【図７Ｅ】
2011111436.tif 000043
【図８Ａ】
2011111436.tif 000044
【図８Ｂ】
2011111436.tif 000045
【図８Ｃ】
2011111436.tif 000046
【図８Ｄ】
2011111436.tif 000047
【図８Ｅ】
2011111436.tif 000048
【図９Ａ】
2011111436.tif 000049
【図９Ｂ】
2011111436.tif 000050
【図９Ｃ】
2011111436.tif 000051
【図９Ｄ】
2011111436.tif 000052
【図９Ｅ】
2011111436.tif 000053
【図１０Ａ】
2011111436.tif 000054
【図１０Ｂ】
2011111436.tif 000055
【図１１Ａ】
2011111436.tif 000056
【図１１Ｂ】
2011111436.tif 000057
【図１２Ａ】
2011111436.tif 000058
【図１２Ｂ】
2011111436.tif 000059
【図１３Ａ】
2011111436.tif 000060
【図１３Ｂ】
2011111436.tif 000061
【図１３Ｃ】
2011111436.tif 000062
【図１３Ｄ】
2011111436.tif 000063
【図１３Ｅ】
2011111436.tif 000064
【図１３Ｆ】
2011111436.tif 000065
【図１４Ａ】
2011111436.tif 000066
【図１４Ｂ】
2011111436.tif 000067
【図１４Ｃ】
2011111436.tif 000068
【図１４Ｄ】
2011111436.tif 000069
【図１４Ｅ】
2011111436.tif 000070
【図１４Ｆ】
2011111436.tif 000071
【図１５Ａ】
2011111436.tif 000072
【図１５Ｂ】
2011111436.tif 000073
【図１５Ｃ】
2011111436.tif 000074
【図１５Ｄ】
2011111436.tif 000075
【図１５Ｅ】
2011111436.tif 000076
【図１５Ｆ】
2011111436.tif 000077
【図１６Ａ】
2011111436.tif 000078
【図１６Ｂ】
2011111436.tif 000079
【図１６Ｃ】
2011111436.tif 000080
【図１６Ｄ】
2011111436.tif 000081
【図１６Ｅ】
2011111436.tif 000082
【図１６Ｆ】
2011111436.tif 000083
【図１６Ｇ】
2011111436.tif 000084
【図１７Ａ】
2011111436.tif 000085
【図１７Ｂ】
2011111436.tif 000086
【図１７Ｃ】
2011111436.tif 000087
【図１７Ｄ】
2011111436.tif 000088
【図１７Ｅ】
2011111436.tif 000089
【図１７Ｆ】
2011111436.tif 000090
【図１７Ｇ】
2011111436.tif 000091
【図１８Ａ】
2011111436.tif 000092
【図１８Ｂ】
2011111436.tif 000093
【図１８Ｃ】
2011111436.tif 000094
【図１８Ｄ】
2011111436.tif 000095
【図１８Ｅ】
2011111436.tif 000096
【図１８Ｆ】
2011111436.tif 000097
【図１８Ｇ】
2011111436.tif 000098
【国際調査報告】
2011111436.tif 000099
2011111436.tif 000100
2011111436.tif 000101
2011111436.tif 000102
2011111436.tif 000103
2011111436.tif 000104
2011111436.tif 000105