(57)【要約】  Ｓｉ単結晶基板上にＩＩＩ族窒化物半導体をヘテロエピタキシャル成長させた場合にウェハ端部において発生するクラックを抑制する。  領域Ａは主面の外側にある最外周部であり、図示されるように、テーパー加工が施されたベベル部である。領域Ｂと領域Ｃは同一平面（主面）上にあり、領域Ｂ（鏡面部）は主面の中心部であり、領域Ｃは領域Ｂを囲む主面端部の領域である。主面の面方位は（１１１）面であり、領域Ｂにおいては鏡面加工が施されている。領域Ｂは、このＳｉ単結晶基板１１の主面の大部分を占め、半導体装置はこの上に製造される。領域Ｃ（粗面部）の面方位は領域Ｂと同様に（１１１）面であるが、領域Ｂでは鏡面加工が施されていたのに対し、領域Ｃは粗面加工が施されている。
2011161975.tif 000002
【特許請求の範囲】
【請求項１】
シリコン単結晶基板と、ＩＩＩ族窒化物半導体からなり前記シリコン単結晶基板の主面上に形成されたバッファ層と、を具備するエピタキシャル成長基板であって、
前記バッファ層は、前記シリコン単結晶基板の主面の中心部上で単結晶であり、前記シリコン単結晶基板の主面上における前記中心部周囲の領域において多結晶である、ことを特徴とするエピタキシャル成長基板。
【請求項２】
前記シリコン単結晶基板の主面は（１１１）面であることを特徴とする請求項１に記載のエピタキシャル成長基板。
【請求項３】
前記シリコン単結晶基板の主面の中心部は鏡面加工されており、前記シリコン単結晶基板の主面上における前記中心部周囲の領域は粗面加工されていることを特徴とする請求項１又は２に記載のエピタキシャル成長基板。
【請求項４】
前記中心部周囲の粗面加工された領域における算術平均粗さは１０ｎｍ以上であることを特徴とする請求項３に記載のエピタキシャル成長基板。
【請求項５】
前記シリコン単結晶基板は前記主面の外側にある外周部に、テーパー加工されたベベル部を具備し、当該ベベル部が粗面加工されたことを特徴とする請求項３又は４に記載のエピタキシャル成長基板。
【請求項６】
前記バッファ層には、窒化アルミニウム（ＡｌＮ）からなる層が含まれることを特徴とする請求項１から請求項５までのいずれか１項に記載のエピタキシャル成長基板。
【請求項７】
前記バッファ層には、超格子構造が含まれることを特徴とする請求項１から請求項６までのいずれか１項に記載のエピタキシャル成長基板。
【請求項８】
シリコン単結晶からなり、主面の中心部が鏡面加工され、主面上における前記中心部周囲の領域が粗面加工されたことを特徴とするエピタキシャル成長基板。
【請求項９】
請求項１から請求項８までのいずれか１項に記載のエピタキシャル成長基板と、当該エピタキシャル成長基板の主面上に形成されたＩＩＩ族窒化物半導体からなる能動層と、を具備することを特徴とする半導体装置。
【請求項１０】
前記能動層中において、前記主面と平行な方向に動作電流が流されて動作することを特徴とする請求項９に記載の半導体装置。
【請求項１１】
単結晶基板の主面上に、当該単結晶基板とは異なる材料からなる成長層をヘテロエピタキシャル成長させるエピタキシャル成長方法であって、
前記単結晶基板の主面の中心部を鏡面加工し、前記主面上における前記中心部周囲の領域を粗面加工した後に、前記成長層をエピタキシャル成長させることを特徴とするエピタキシャル成長方法。
【請求項１２】
前記単結晶基板はシリコンで構成され、前記成長層はＩＩＩ族窒化物半導体で構成されることを特徴とする請求項１１に記載のエピタキシャル成長方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体をその上にエピタキシャル成長させるエピタキシャル成長基板、及びこのエピタキシャル成長基板上に形成された化合物半導体を用いて構成された半導体装置に関する。また、この半導体装置を製造する際に行われるエピタキシャル成長方法に関する。
【背景技術】
【０００２】
ＧａＮに代表されるＩＩＩ族窒化物半導体は、そのバンドギャップが広いために、青色、緑色等のＬＥＤ（発光ダイオード）、ＬＤ（レーザーダイオード）等の発光素子やパワー素子の材料として広く用いられている。シリコン等を用いたＬＳＩ等の半導体装置を製造するに際しては、大口径のバルク結晶を切り出して得られた大口径のウェハが用いられるのに対して、こうした化合物半導体においては、大口径（例えば４インチ径以上）のバルク結晶を得ることが困難である。このため、こうした化合物半導体を用いた半導体装置を製造するに際しては、これと異なる材料からなる基板上にこの化合物半導体をヘテロエピタキシャル成長させたウェハを用いるのが一般的である。また、ＬＥＤやＬＤを構成するｐｎ接合やヘテロ接合も、更にこの上にエピタキシャル成長を行うことによって得られる。【０００３】
例えば、ＧａＮ単結晶を成長させることのできるエピタキシャル成長基板の材料としては、サファイア、ＳｉＣ等が知られている。これらの材料は、大口径のバルク結晶を得ることが比較的容易であり、かつその面方位を適宜選択することにより、これらの結晶からなる基板上にＧａＮをヘテロエピタキシャル成長させることができ、大口径のＧａＮ単結晶が形成されたウェハを得ることができる。しかしながら、これらの材料からなる基板は高価であるため、より安価であるシリコン（Ｓｉ）単結晶基板を用いることも検討されている。【０００４】
こうしたヘテロエピタキシャル成長の場合、基板を構成する材料と半導体層（例えばＩＩＩ族窒化物）の間には、格子定数の差が存在する。この格子定数の差（格子不整合）に起因して半導体層に結晶欠陥（転位等）やクラックが発生することがある。特許文献１には、この格子不整合に起因する悪影響を低減する技術が記載されている。ここでは、特に良質であることが要求される能動層（素子動作に直接関与する層）とＳｉ単結晶基板との間に、能動層材料とＳｉと間の格子不整合を緩和するバッファ層を挿入する。特許文献１においては、（１１１）面のＳｉ単結晶基板上に、ＡｌＧａＩｎＮ多層膜をバッファ層として形成すれば、この上に良質のＩＩＩ族窒化物半導体層が得られることが記載されている。【０００５】
また、ヘテロエピタキシャル成長の場合には、基板を構成する材料と半導体層の間の化学反応によって、成長した半導体層に悪影響が発生する。この化学反応による悪影響は特にウェハ端部で発生し、この影響が半導体層の中心部にまで及ぶ。これを低減する技術が、特許文献２に記載されている。この技術においては、基板ウェハ（シリコン）の端部に、ＳｉＮからなる保護膜を形成する。この上にＩＩＩ族窒化物半導体層を成長させた場合、ＳｉＮがこの化学反応のバリアとなり、この化学反応はウェハ端部では生じない。このため、端部におけるこの化学反応を抑制することによって、良質のＩＩＩ族窒化物半導体層をシリコン基板上で得ることができる。【０００６】
【特許文献１】特開２００７−２５８２３０号公報
【特許文献２】特開２００９−２５６１５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の技術においては、格子不整合に起因する結晶欠陥やクラックが改善される。このため、実際にＳｉ単結晶基板上にＩＩＩ族窒化物半導体をバッファ層を介してヘテロエピタキシャル成長させた場合、ウェハ（Ｓｉ単結晶基板）の中心部においてはクラックが少ないＩＩＩ族窒化物半導体層が得られる。しかしながら、ウェハの周辺端部に小さなクラックが特に多く発生するという現象が多く見られた。実際にこのウェハ端部に半導体素子（発光素子やトランジスタ等）が形成されることはないものの、このクラックはウェハの中心部にまで伸展する場合があった。こうした場合には、このクラックは製造される半導体素子に対して大きな悪影響を与える。こうした問題は、特許文献２に記載の技術を用いた場合でも全く解消されない。【０００８】
すなわち、こうしたウェハ端部におけるクラックの発生を抑制することは困難であった。【０００９】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明のエピタキシャル成長基板は、シリコン単結晶基板と、ＩＩＩ族窒化物半導体からなり前記シリコン単結晶基板の主面上に形成されたバッファ層と、を具備するエピタキシャル成長基板であって、前記バッファ層は、前記シリコン単結晶基板の主面の中心部上で単結晶であり、前記シリコン単結晶基板の主面上における前記中心部周囲の領域において多結晶である、ことを特徴とする。
本発明のエピタキシャル成長基板において、前記シリコン単結晶基板の主面は（１１１）面であることを特徴とする。
本発明のエピタキシャル成長基板において、前記シリコン単結晶基板の主面の中心部は鏡面加工されており、前記シリコン単結晶基板の主面上における前記中心部周囲の領域は粗面加工されていることを特徴とする。
本発明のエピタキシャル成長基板において、前記中心部周囲の粗面加工された領域における算術平均粗さは１０ｎｍ以上であることを特徴とする。
本発明のエピタキシャル成長基板は、前記シリコン単結晶基板は前記主面の外側にある外周部に、テーパー加工されたベベル部を具備し、当該ベベル部が粗面加工されたことを特徴とする。
本発明のエピタキシャル成長基板において、前記バッファ層には、窒化アルミニウム（ＡｌＮ）からなる層が含まれることを特徴とする。
本発明のエピタキシャル成長基板において、前記バッファ層には、超格子構造が含まれることを特徴とする。
本発明のエピタキシャル成長基板は、シリコン単結晶からなり、主面の中心部が鏡面加工され、主面上における前記中心部周囲の領域が粗面加工されたことを特徴とする。
本発明の半導体装置は、前記エピタキシャル成長基板と、当該エピタキシャル成長基板の主面上に形成されたＩＩＩ族窒化物半導体からなる能動層と、を具備することを特徴とする。
本発明の半導体装置は、前記能動層中において、前記主面と平行な方向に動作電流が流されて動作することを特徴とする。
本発明のエピタキシャル成長方法は、単結晶基板の主面上に、当該単結晶基板とは異なる材料からなる成長層をヘテロエピタキシャル成長させるエピタキシャル成長方法であって、前記単結晶基板の主面の中心部を鏡面加工し、前記主面上における前記中心部周囲の領域を粗面加工した後に、前記成長層をエピタキシャル成長させることを特徴とする。
本発明のエピタキシャル成長方法において、前記単結晶基板はシリコンで構成され、前記成長層はＩＩＩ族窒化物半導体で構成されることを特徴とする。
【発明の効果】
【００１１】
本発明は以上のように構成されているので、Ｓｉ単結晶基板上にＩＩＩ族窒化物半導体をヘテロエピタキシャル成長させた場合にウェハ端部において発生するクラックを抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係るエピタキシャル成長基板において用いられるシリコン単結晶基板の形態を示す図である。
【図２】本発明の実施の形態に係るエピタキシャル成長基板上を用いて形成された半導体装置の構成を示す断面図である。
【図３】比較例（ａ）と本発明の実施例（ｂ）となる半導体装置の外観写真である。
【図４】本発明の実施例におけるウェハ端部周辺の断面構造の概要を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態に係るエピタキシャル成長基板について説明する。このエピタキシャル成長基板を用いて形成された半導体装置は、ＧａＮとＡｌＧａＮのヘテロ接合を利用したＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）である。なお、一般に、半導体装置が使用される際には、製造工程の後にウェハをダイシングすることによって得られた個々の半導体素子（ＨＥＭＴ素子）、あるいはこれがパッケージングされた形態とされる。しかしながら、ここではこうした形態に限定されず、ダイシング前のウェハの状態であるものも、この半導体装置に含まれるものとする。
【００１４】
このエピタキシャル成長基板においては、シリコン（Ｓｉ）単結晶基板上に、ＩＩＩ族窒化物半導体からなるバッファ層が形成されている。ここで、Ｓｉ単結晶基板は、ダイヤモンド構造をもつＳｉ単結晶の（１１１）面を主面とする６インチ径の基板である。このＳｉ単結晶基板１１の平面図及びそのＩ−Ｉ方向の断面図を図１に示す。その形状は略円板形状であるが、これを用いた半導体装置の製造プロセス中においてウェハの向きを特定するために、その周囲の一部には、円弧形状ではなく、直線形状となった部分（オリエンテーションフラット）が形成されている。また、Ｓｉ単結晶基板１１の端部の断面形状の一例を図１中の断面図の右側に拡大して示す。
【００１５】
このＳｉ単結晶基板１１の形状において、図１の拡大断面図における領域Ａは主面の外側にある最外周部であり、図示されるように、テーパー加工又はＲ加工が施されたベベル部である。ベベル部の形状は規格によって定まるが、その幅は数ｍｍ以下であり、通常０．５ｍｍ以下である。また、領域Ｂと領域Ｃは同一平面（主面）上にあり、領域Ｂ（鏡面部）は、主面中央を含む主面の中心部であり、領域Ｃは領域Ｂを囲む主面端部の領域である。主面の面方位は（１１１）面であり、領域Ｂにおいては鏡面加工が施されている。領域Ｂは、このＳｉ単結晶基板１１の主面の大部分を占め、半導体装置はこの上に製造される。
【００１６】
領域Ｃ（粗面部）の面方位は領域Ｂと同様に（１１１）面であるが、領域Ｂでは鏡面加工が施されていたのに対し、領域Ｃは粗面加工が施されている。ここで、粗面加工とは、表面に所定の表面粗さで凹凸が存在するような加工である。この領域Ｃを設けることにより、このＳｉ単結晶基板１１上に成長する半導体層（成長層）におけるウェハ端部のクラックの発生や進展を抑制することができる。この表面粗さとしては、例えばＪＩＳＢ０６０１で規定される算術平均粗さＲａとして、１０ｎｍ以上である。Ｒａを１０ｎｍより小さくしてしまうと、単結晶成長部分が大きくなり、クラックが発生してしまうからである。また、領域Ｃの幅は、０．２ｍｍ〜１０ｍｍの範囲が好ましいが、クラック防止の効果が確実となる範囲で最も狭くすることが好ましい。このため、０．５ｍｍ〜２ｍｍの範囲とすることがより好ましい。
【００１７】
こうした粗面部を形成する加工は、例えばマイクロブラスト処理を用いて行うことができる。この場合、主面全面が鏡面加工されたＳｉ単結晶基板（ウェハ）における中心部（図１の領域Ｂ）をマスキングした後に、砥粒を高圧で照射すればよい。また、薬液を用いた化学処理やプラズマ処理等を用いることも可能である。
【００１８】
なお、Ｓｉ単結晶基板１１において領域Ｃが形成される箇所は、中心部周囲の領域であり、それは、中心部周囲の全領域でもよく、その一部の領域でもよい。少なくとも、クラックが入りやすい箇所に領域Ｂが形成されていればよく、クラックが入りやすい箇所とは、例えば、オリエンテーションフラット部またはノッチ部である。
【００１９】
例えば（１１１）面を主面とするＳｉ単結晶基板１１の場合、オリエンテーションフラット部やノッチ部は、通常、ウェハの中心方向から（１１０）面に相当する箇所にこれらが形成されている。この場合、領域Ｂの外側でかつオリエンテーションフラット部やノッチ部を構成する箇所に領域Ｃを形成することが有効である。また、（１１１）面を主面とするＳｉ単結晶基板１１において、オリエンテーションフラット部やノッチ部が、この（１１０）面に相当する箇所から２５〜３５°、８５〜９５°、１４５〜１５５°のいずれかの角度だけ回転させた箇所に形成された場合においては、ウェハ端部から垂直に進展するクラックは発生しにくい。この場合には、クラックが入りやすい(１１０)面に相当する箇所の周辺に領域Ｃを形成してもよい。
【００２０】
Ｓｉ単結晶基板１１は、上記の形態とされた単結晶であり、ｐｎいずれかの導電型であり、比抵抗は特に限定されず、各種が適用できる。Ｂドープのｐ型基板、ＰやＡｓドープのｎ型基板で、比抵抗は例えば０．００１Ω・ｃｍ〜１０００００Ω・ｃｍの範囲である。他の不純物も特に限定されない。Ｓｉ単結晶基板１１の厚さ（図１におけるＴ）は、例えば７００μｍである。その製造方法は任意であり、例えばＣＺ法やＦＺ法で得られたものである。上記のとおりにオリエンテーションフラットが形成されるが、その方向は任意である。
【００２１】
この構成のＳｉ単結晶基板１１の特徴は、粗面加工が施された領域Ｃが設けられた点である。領域Ｃが設けられず、領域Ａと領域Ｂのみが設けられた構成、すなわち、主面全面が鏡面加工されたＳｉ単結晶基板は、従来より知られるものと同一である。後述するように、領域Ｃが設けられることによって、この上に形成された成長層において、特にウェハ端部のクラックの生成が抑制される。
【００２２】
図２は、このＳｉ単結晶基板１１を構成要素とするエピタキシャル成長基板１０が用いられた半導体装置の断面構造を示す。上記の構成のＳｉ単結晶基板１１上にバッファ層２０が形成され、エピタキシャル成長基板１０となる。ＨＥＭＴは、このバッファ層２０上に形成された能動層３０中に形成されるため、半導体装置としての構成は図２に示すとおりとなる。能動層３０は、チャネル層３１と電子供給層３２で構成され、ＨＥＭＴにおける動作電流を構成する電子層はチャネル層３１と電子供給層３２の界面付近に形成される。この動作電流は、電子供給層３２上に形成されたソース電極とドレイン電極（どちらも図示省略）間の領域を流れ、ソース電極とドレイン電極との間に形成されたゲート電極（図示省略）の電位によって、そのオンオフが設定される。バッファ層２０は、能動層３０とＳｉ基板１１との間の格子不整合の影響を緩和して能動層３０の結晶性を高めるために、能動層３０とＳｉ基板１１の間に挿入される。これにより、能動層３０中でその素子動作が行われるＨＥＭＴの特性を良好とすることができる。
【００２３】
バッファ層２０は、初期成長層２１と、超格子積層体２２が順次エピタキシャル成長されて構成される。どちらの層も、ＩＩＩ族窒化物半導体で構成される。ＨＥＭＴ構造の場合、縦方向のリーク電流を抑制する必要があるため、バッファ層は半絶縁性であることが好ましい。Ｆｅ、Ｃ、Ｍｇなどの不純物を導入することにより、絶縁性を向上することができる。能動層への不純物混入を抑制するために、Ｃをドーピングすることが最も望ましい。
【００２４】
初期成長層２１は、例えば窒化アルミニウム（ＡｌＮ）で構成され、その厚さは、例えば１００ｎｍである。ＩＩＩ族元素の中でもＧａやＩｎはＳｉと反応しやすいため欠陥を発生させやすく、この欠陥に起因して、この上にエピタキシャル成長される層中にも欠陥を生じやすい。このため、Ｇａ、Ｉｎを含まないＡｌＮが特に好ましく用いられる。ただし、特に高い純度は要求されず、Ｇａ、Ｉｎを初めとして、Ｓｉ、Ｈ、Ｏ、Ｂ、Ｍｇ、Ａｓ、Ｐ等の不純物を１％以下の添加率で含んでいてもよい。前記の通り、バッファ層２０は、能動層３０とＳｉ単結晶基板１１との間の格子不整合の影響を緩和するために形成されるが、この中で、この初期成長層２１は、この上に形成される層（超格子積層体２２等）とＳｉ単結晶基板１１との間の反応を抑制することにより、この上に形成される層の結晶性を高めるために形成される。
【００２５】
超格子積層体２２は、第１層２２１と第２層２２２がエピタキシャル成長によって周期的に多数積層された構成（超格子構造）をもつ。Ｓｉ単結晶基板１１（Ｓｉ）と能動層２０（ＩＩＩ族窒化物半導体）との間の格子不整合による欠陥の発生を緩和するというバッファ層２０による効果は、主にこの超格子積層体２２によってもたらされる。第１層２２１は例えば初期成長層２１と同様のＡｌＮで構成され、第２層２２２は、例えば混晶Ａｌ１−ｘＧａｘＮで構成される。ここで、第１層２２１（ＡｌＮ）のバンドギャップは６．２ｅＶであり、ＧａＮのバンドギャップは３．５ｅＶである。第２層２２２（Ａｌ１−ｘＧａｘＮ）のバンドギャップはｘに応じたこれらの間の値となるため、第２層２２２のバンドギャップは第１層２２１のバンドギャップよりも小さい。ＨＥＭＴの縦方向の耐圧を高めるためには、第１層２２１と第２層２２２との間のバンドギャップ差を大きくすることが好ましい。このため、第２層において０．５≦ｘ＜１とし、第１層２２１との間の組成差を大きくすることが好ましい。ここで、ｘ＜０．５とした場合には、上記の格子不整合緩和の効果が不充分であり、能動層３０に結晶欠陥やクラックが発生しやすくなる。また、Ａｌが含まれる場合には、抵抗率を高めるＣが結晶格子内に取り込まれやすくなりその電気的効果が高まるため、第２層２２２をＧａＮとはしない（ｘ＜１とする）ことが好ましい。
【００２６】
なお、成長初期層２１と超格子積層体２２との間に、例えば、混晶ＡｌＧａＮからなる他の層を挿入することも可能である。
【００２７】
バンドギャップの大きな第１層２２１は、トンネル電流を抑制し、バッファ層２０中の絶縁性を高めることに寄与する。一方、能動層３０と近い格子定数をもつ第２層２２２は、クラックやウェハの反りを抑制するということに寄与する。このため、これらの膜厚は、これらの効果を考慮して適宜設定される。具体的には、第１層２２１は、これがＡｌＮの場合には、トンネル電流が抑制されかつクラックを生じにくい厚さとして、２〜１０ｎｍの範囲が好ましい。第２層２２２は、これよりも厚くし、４０ｎｍ以下とすることが好ましい。第１膜層２２１、第２層２２２は交互に積層され、その積層総数は、Ｓｉ単結晶基板１１と能動層３０との間の格子不整合を緩和し、かつバッファ層２０の絶縁性を確保できる限りにおいて適宜設定され、例えばその積層総数は５０層以上である。ただし、超格子積層体２２中でこれらの層各々の厚さや組成を一定とする必要はない。
【００２８】
能動層３０の構成は、これを用いた半導体装置の構成に応じて適宜設定される。ここでは、バッファ層２０上において、チャネル層３１、電子供給層３２が順次形成される。チャネル層３１はＧａＮで構成され、その厚さは例えば０．７５μｍの高純度層であり、電子供給層３２はＡｌ１−ｘＧａｘＮ（ｘ＝０．７３程度）のｎ型層である。これらは、通常知られるＧａＮ系ＨＥＭＴにおいて用いられるものと同様である。なお、チャネル層３１における電子供給層３２側では、不純物濃度を特に低減することがＨＥＭＴの素子動作上好ましく、例えばＣ濃度を４×１０１６ｃｍ−３以下とすることが好ましい。ただし、ＧａＮにおけるｎ型不純物を補償するという観点からは、Ｃ濃度は１×１０１５ｃｍ−３以上とすることが好ましい。
【００２９】
なお、能動層３０の構成は、通常知られるＩＩＩ族窒化物半導体を用いた半導体装置と同様のものを用いることができる。
【００３０】
上記の構成は、周知のＭＯＣＶＤ（有機化学気相成長）法やＭＢＥ（分子線エピタキシー）法によって、Ｓｉ単結晶基板１１上に形成することができる。
【００３１】
上記の構成において、Ｓｉ単結晶基板１１を図１の構成とした点が、この上の成長層（バッファ層２０、能動層３０）にもたらす影響について以下に説明する。
【００３２】
図３は、図２に示された構成の半導体装置を、図１における領域Ｃを設けないＳｉ単結晶基板を用いて形成した場合（ａ：比較例）と、図１における領域Ｃを設けたＳｉ単結晶基板１１を用いて形成した場合（ｂ：実施例）のウェハ端部のオリエンテーションフラット部分（１１０面側）における外観写真である。ここで、どちらも、ベベル部（領域Ａ）側の斜め上方から見た暗視野像である。
【００３３】
ここで、Ｓｉ単結晶基板は、比抵抗０．０１Ω・ｃｍ、６５０μｍ厚のＣＺ法（Ｂドープ）で製造された６インチ径ウェハとした。実施例におけるウェハ端面のベベリングは図１中に示される形状であり、図１中におけるｔ＝３００μｍ、θ＝２２°とした。Ｓｉ単結晶基板の全周にわたりベベル部（領域Ａ）及びその内側の０．５ｍｍ〜２ｍｍの範囲（領域Ｃ）を、マイクロブラスト処理により、Ｒａが１００〜１０００ｎｍの範囲となるような粗面化処理をした。なお、オリエンテーションフラット部分における領域Ｃの幅は７７０μｍとなっていた。マイクロブラスト処理をする際には、ウェハの中心側（領域Ｂ）は粗面化されないよう、レジストでマスクをし、処理後レジストを剥離した。
【００３４】
なお、この実施例ではマスクとなるレジストを手塗りで形成したために、実際には領域Ｃの幅は一定ではなく、上記の０．５ｍｍ〜２ｍｍの範囲内でばらついていた。しかしながら、フォトリフォグラフィを行う、あるいはエッジリンス機能付きのスピンコーターで塗布を行うことにより、領域Ｃの幅をより正確に制御することは容易である。この場合においても同様の効果が得られることは明らかである。
【００３５】
また、算術平均粗さ（Ｒａ）の測定は触診式の段差計を用いて行った。測定における走査距離は２ｍｍとし、領域Ｃにおける５箇所（オリエンテーションフラット部分を含む）を選択して測定を行った。５箇所における測定結果は、Ｒａ＝１８０、２０５、２１５、２６０、３１０ｎｍであり、５箇所の平均は２３４ｎｍであった。マイクロブラスト処理を行っていない比較例（鏡面ウェハ）において同様の５箇所の測定結果は、Ｒａ＝１．５、２．０、２．２、２．５、２．５ｎｍであり、５箇所の平均は２．１ｎｍであった。この結果より、粗面化処理によるＲａの増大は明らかである。
【００３６】
初期成長層は１００ｎｍ厚のＡｌＮとし、超格子積層体における第１層は４ｎｍ厚のＡｌＮ、第２層は２５ｎｍ厚のＡｌ０．１５Ｇａ０．８５Ｎとし、超格子積層体における第１層と第２層の積層総数は合計７５層とした。チャネル層は０．７５μｍ厚のＧａＮ、電子供給層は厚さ１８ｎｍのｎ型Ａｌ０．２７Ｇａ０．７３Ｎとした。ＳＩＭＳ（２次イオン質量分析法）によって実測されたＣ濃度は、超格子積層体において１×１０１９ｃｍ−３、チャネル層の電子供給層側において０．８〜３．０×１０１６ｍ−３であった。
【００３７】
この構成のウェハを製造するに際しては、キャリアガスとして水素及び窒素を用いたＭＯＣＶＤ法を用いた。ＩＩＩ族原料としてはトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、窒素原料としてはアンモニアを用いた。各層の成長においては、ガス圧力と基板温度がそれぞれにおいて最適化された表１の条件とした。ここで、チャネル層の形成においては、その初期（バッファ層側）と末期（電子供給層側）において、条件を変えている。ガス組成、流量は、各層の組成に応じて適宜設定された。なお、これらの条件は、実施例と比較例で同様とした。このため、実施例と比較例では、Ｓｉ単結晶基板における領域Ｃ（粗面部）の有無以外は全て同様である。
【００３８】
【表１】
2011161975.tif 000003
【００３９】
比較例（図３（ａ））、実施例（図３（ｂ））のいずれにおいても、上側に見える黒色の部分は鏡面部（領域Ｂ）に対応し、この部分においては、図２における成長層（バッファ層、能動層）はいずれも単結晶となっており、その最表面が鏡面となっていることが確認された。また、同様の構成元素からなる層は、比較例と実施例におけるベベル部（領域Ａ）上、実施例における粗面部（領域Ｃ）上に形成されていたが、これらの層は多結晶となっていた。
【００４０】
実施例（図３（ｂ））のウェハ端部付近の断面形状の概要を模式的に図４に示す。成長層４０は、Ｓｉ単結晶基板１１の表側から端部を経て、裏面の端部側まで回り込んで形成されている。粗面部（領域Ｃ）直上の多結晶の表面粗さ（Ｒａ）は、Ｓｉ単結晶基板１１の領域Ｃにおける表面粗さと同様に、Ｒａで１００〜１０００ｎｍであった。また、オリエンテーションフラット部分におけるベベル部以外における多結晶領域の幅は約７７０μｍとなっており、これは粗面部（領域Ｃ）に対応している。多結晶化しているかどうかは、ＩＩＩ族窒化物膜のＸ線回折（極点図）測定により、結晶方位がそろっているかどうかにより確認した。その結果、領域Ｃにおいては単一の結晶方位をもたない多結晶が形成されていることが確認された。なお、領域Ｂ上の鏡面となった成長層４０の表面においては、同様な測定により、Ｒａで２ｎｍ以下であり、Ｘ線回折で、結晶方位がそろっていることが確認された。すなわち、領域Ｂにおいては単結晶が成長していることが確認された。なお、Ｒａの測定は、前記と同様の触針式の段差計により行った。
【００４１】
この鏡面部（領域Ｂ）上の単結晶において、比較例（図３（ａ））では多くのクラックが発生しているのが認められる。特に、図中において斜め上側に向かって進展するクラックと、図中において上側に進展するクラックとが認められる。どちらのクラックも、成長層が単結晶であることを反映し、直線形状である。特に上側に進展するクラックは、ウェハの中心方向に向かうため、能動層中に形成される半導体素子に悪影響を与えることは明らかである。すなわち、このエピタキシャル成長基板を用いて製造される半導体素子の歩留まりを劣化させる原因となる。
【００４２】
一方、実施例（図３（ｂ））においては、鏡面部（領域Ｂ）上の成長層におけるクラックは認められない。従って、実施例においては、このエピタキシャル成長基板を用いて製造される半導体素子の歩留まりが向上する。なお、図３はオリエンテーションフラット部分の外観を示しているが、実施例においては、これ以外のウェハ端部においても、クラックは観察されなかった。
【００４３】
比較例において特に端部にクラックが発生する原因としては、結晶成長の際の不均一性が考えられる。特にＭＯＣＶＤ法によって成長層を形成する場合、ウェハ（Ｓｉ単結晶基板）の中心部と端部とでは成長条件（ガス流、温度等）にわずかなずれが生ずる。特許文献１に記載されるように、バッファ層を最適化することによってＳｉ単結晶基板と能動層の間の格子不整合を緩和することができるが、このためのバッファ層は、半導体素子が形成される中心部で最適化されるのが通常である。このため、端部付近におけるバッファ層の組成や超格子積層体の膜厚比は、中心部において最適化されたこれらとは異なる。このために特に端部でクラックが生じやすくなっている。しかしながら、Ｓｉ単結晶基板上には、中心部とこの端部を含んだ形での単結晶として成長層が形成されるため、このクラックは直線的に中心部に向かって進展する。このため、このクラックは、本来良好な特性をもつ中心部の能動層（成長層）に悪影響を及ぼす。
【００４４】
また、特許文献２のように端部に保護膜を形成した場合は、端部でガスの流れが大きく変わり、成長条件のずれが生じやすい。本発明での粗面部のガスの流れに対する影響は比較的小さく、中心部（領域Ｂ）での単結晶の成長と同時に中心部周囲（領域Ｃ、Ａ）で多結晶が粗面部上に直接成長されるので、有効な単結晶を得る領域を最大化するのに適している。
【００４５】
これに対して、実施例においては、粗面部（領域Ｃ）上に形成されるのは多結晶である。これは、粗面部においては単一の基板面がないために、異なる面方位をもつ多くの結晶粒が成長することに起因する。多結晶は多くの小さな結晶粒で構成されるため、少なくともこの中で単結晶のようにクラックが直線的に進展することはない。すなわち、微視的に見れば上記と同様のクラックは発生していると考えられるが、このクラックが大きく進展することはなく、多結晶中でその進展は止まりやすい。このため、鏡面部（領域Ｂ）上の成長層では、その端部においてもクラックは発生していない。
【００４６】
このように、粗面部（領域Ｃ）上において多結晶が成長することにより、上記の効果が得られる。従って、Ｓｉ単結晶基板の粗面部における表面粗さとしては、この上に単結晶が成長せず多結晶が成長する程度とする。具体的には、算術平均粗さＲａとして１０ｎｍ以上が好ましく、１００ｎｍ以上１０００ｎｍ以下の範囲がより好ましい。また、粗面部の幅が極端に狭い場合にはクラックの進展を抑制する効果が不充分となり、幅が広い場合には、半導体素子を形成する領域である鏡面部（領域Ｂ）の面積を大きくとることができない。このため、粗面部の幅としては０．５ｍｍ〜２ｍｍの範囲が好ましく、例えば２ｍｍが好ましい。
【００４７】
また、実施例においては、粗面部とベベル部の表面を共に粗面加工していたが、ベベル部（領域Ａ）の表面あるいは側面は、鏡面、粗面のどちらでもよい。しかしながら、例えばＭＯＣＶＤ法においては、ベベル部においても結晶成長が行われ、ここで成長した層にクラックが生じて中心部に向かって進展することもある。これを抑制するためには、ベベル部の表面を粗面加工することがより好ましい。
【００４８】
なお、ＩＩＩ族窒化物からなる成長層の膜厚は、デバイス特性から適宜設定されるが、ウェハ上において均一である必要はなく、例えば基板周辺部で膜厚を薄くしてもよい。この場合には、基板端部での応力が抑制され、よりクラックの発生が抑制される。このため、バッファ層のみの膜厚を基板周辺部で薄くすることも、クラック発生を抑制するためには有効である。
【００４９】
エピタキシャル成長基板上に形成される半導体素子がＨＥＭＴである場合、ＨＥＭＴが形成された領域においてクラックが存在した場合には、基板面と水平方向に流れる動作電流の障害となる、あるいは、このクラック周辺でリークパスが形成されることによって耐圧が低下する、等の問題が発生する。従って、基板の主面と平行に動作電流が流れる半導体装置を構成する場合に、上記の構成は特に有効である。
【００５０】
ウェハ端部のみで多結晶を成長させることは、例えば結晶成長条件を工夫すること等により、他の方法を用いて実現することもできる。ただし、Ｓｉ単結晶基板（ウェハ）の主面の周囲にのみ粗面部を設けることは、例えば表面の鏡面加工の直後で行うことができるため、Ｓｉ単結晶基板の製造時点で容易に行うことができる。その後で成長層を形成する以降の工程は、従来と同様に行うことが可能である。
【００５１】
なお、上記の構成において、Ｓｉ単結晶基板１１の主面の面方位を（１１１）としたが、他の面方位であっても、この上に単結晶である成長層を形成する場合には、上記の構成が有効であることはその原理から明らかである。また、上記の構成は、オリエンテーションフラットやノッチの有無やその方向にもよらないことも明らかである。
【００５２】
また、上記の例では、バッファ層２０は、初期成長層２１と超格子積層体２２で構成されるものとしたが、良好な結晶性をもつ能動層３０が得られる限りにおいて、バッファ層の構成は任意である。例えば、初期成長層のみを用いて超格子積層体を用いず、あるいは初期成長層を用いず超格子積層体のみを用いる構成としてもよい。また、傾斜組成をもつバッファを用いることも可能である。バッファ層の構成は、Ｓｉと能動層を構成する材料との格子不整合の度合いや、Ｓｉと能動層を構成する材料の化学反応性、バッファ層に要求される絶縁性の程度等に応じて適宜設定される。また、バッファ層を用いずに、上記の構成のＳｉ単結晶基板１１自身をエピタキシャル成長基板とし、その上に能動層を直接成長させる場合でも、同様の効果を奏することは明らかである。
【００５３】
更に、上記の構成はＳｉ単結晶基板とＩＩＩ族窒化物半導体との組み合わせに限定されず、エピタキシャル成長基板と成長層との間に格子不整合の存在するヘテロエピタキシャル成長を行う場合においても同様である。特に、ＩＩＩ族窒化物半導体のように、良質のバルク結晶を得ることが困難であり、良質の結晶がヘテロエピタキシャル成長によって得られる材料に対しては、そのエピタキシャル成長基板（単結晶基板）を上記と同様の構成とすることは有効である。
【符号の説明】
【００５４】
１０  エピタキシャル成長基板
１１  Ｓｉ単結晶基板
２０  バッファ層
２１  初期成長層
２２  超格子積層体
３０  能動層
３１  チャネル層
３２  電子供給層
４０  成長層
２２１  第１層
２２２  第２層
【図１】
2011161975.tif 000004
【図２】
2011161975.tif 000005
【図３】
2011161975.tif 000006
【図４】
2011161975.tif 000007
【国際調査報告】
2011161975.tif 000008
2011161975.tif 000009