(57)【要約】  第１のミキサ２１は、第１の制御信号に従って、第１のクロック信号と第１のクロック信号の逆位相の第２のクロック信号とを生成する。第２のミキサ２２は、第２の制御信号に従って、第１のクロック信号に対して位相の進角量が９０°である第３のクロック信号と第３のクロック信号の逆位相の第４のクロック信号とを生成する。ＡＤＣ７は、第１のクロック信号と第３のクロック信号との排他的論理和に基づいて形成された電圧信号と、第２のクロック信号と第４のクロック信号との排他的論理和に基づいて形成された電圧信号との合成信号に基づいて生成された信号に基づいて、デジタル信号を生成する。加算器８は、前記デジタル信号を第１の制御信号に加算して第２の制御信号を生成して、第２のミキサ２２に供給する。
2011024212.tif 000002
【特許請求の範囲】
【請求項１】
４相のクロック信号を第１のミキサ及び第２のミキサに供給するセレクタと、
前記セレクタから供給された前記クロック信号に基づいて、生成される第１のクロック信号及び第２のクロック信号を定めると共に前記クロック信号に与えられる第１の位相の進角量を定める第１の制御信号に従って、前記第１の位相の進角量の前記第１のクロック信号と前記第１のクロック信号に対して位相の進角量が１８０°である前記第２のクロック信号とを生成する第１のミキサと、
前記セレクタから供給された前記クロック信号に基づいて、生成される第３のクロック信号及び第４のクロック信号を定めると共に前記クロック信号に与えられる第２の位相の進角量を定める第２の制御信号に従って、前記第１のクロック信号に対して位相の進角量が９０°である前記第３のクロック信号と前記第１のクロック信号に対して位相の進角量が２７０°である位相の前記第４のクロック信号とを生成する第２のミキサと、
前記第１のミキサから出力された前記第１のクロック信号と前記第２のミキサから出力された前記第３のクロック信号との排他的論理和を求める第１の位相検出器と、
前記第１のミキサから出力された前記第２のクロック信号と前記第２のミキサから出力された前記第４のクロック信号との排他的論理和を求める第２の位相検出器と、
前記第１の位相検出器から出力された排他的論理和を第１の電圧信号に変換する第１のチャージポンプ回路と、
前記第２の位相検出器から出力された排他的論理和を第２の電圧信号に変換する第２のチャージポンプ回路と、
前記第１のチャージポンプ回路から出力された前記第１の電圧信号と前記第２のチャージポンプ回路から出力された前記第２の電圧信号との合成信号に基づいて生成された信号に基づいて、デジタル信号を生成するアナログデジタル変換器と、
前記アナログデジタル変換器から出力されたデジタル信号を前記第１の制御信号に加算して前記第２の制御信号を生成して、前記第２のミキサに供給する加算器とを備える
ことを特徴とする位相インタポレータ。
【請求項２】
前記アナログデジタル変換器は、前記第１の電圧信号と前記第２の電圧信号との合成信号に基づいて生成された信号が予め定められた値である場合に、前記第１及び第２のクロック信号の位相に対する前記第３及び第４のクロック信号の位相のずれを９０°とするように、前記デジタル信号を出力する
ことを特徴とする請求項１に記載の位相インタポレータ。
【請求項３】
前記アナログデジタル変換器は、前記第１及び第２のクロック信号の位相に対する前記第３及び第４のクロック信号の位相のずれが９０°である場合に前記第１の電圧信号と前記第２の電圧信号との合成信号に基づいて生成された信号の取る値を、当該アナログデジタル変換器の参照電圧として用いる
ことを特徴とする請求項２に記載の位相インタポレータ。
【請求項４】
前記位相インタポレータが、更に、
前記第１及び第２のチャージポンプ回路と前記アナログデジタル変換器との間に設けられ、前記第１の電圧信号と前記第２の電圧信号とを合成した信号をフィルタリングするロウパスフィルタを備える
ことを特徴とする請求項１に記載の位相インタポレータ。
【請求項５】
４相のクロック信号を第１のミキサ及び第２のミキサに供給するセレクタと、
前記セレクタから供給された前記クロック信号に基づいて、生成される第１のクロック信号及び第２のクロック信号を定めると共に前記クロック信号に与えられる第１の位相の進角量を定める第１の制御信号に従って、前記第１の位相の進角量の前記第１のクロック信号と前記第１のクロック信号に対して位相の進角量が１８０°である前記第２のクロック信号とを生成する第１のミキサと、
前記セレクタから供給された前記クロック信号に基づいて、生成される第３のクロック信号及び第４のクロック信号を定めると共に前記クロック信号に与えられる第２の位相の進角量を定める第２の制御信号に従って、前記第１のクロック信号に対して位相の進角量が９０°である前記第３のクロック信号と前記第１のクロック信号に対して位相の進角量が２７０°である位相の前記第４のクロック信号とを生成する第２のミキサと、
前記第１のミキサから出力された前記第１のクロック信号と前記第２のミキサから出力された前記第３のクロック信号との排他的論理和を求める第１の位相検出器と、
前記第１のミキサから出力された前記第２のクロック信号と前記第２のミキサから出力された前記第４のクロック信号との排他的論理和を求める第２の位相検出器と、
前記第１の位相検出器から出力された排他的論理和を第１の電圧信号に変換する第１のチャージポンプ回路と、
前記第２の位相検出器から出力された排他的論理和を第２の電圧信号に変換する第２のチャージポンプ回路と、
前記第１のチャージポンプ回路から出力された前記第１の電圧信号と前記第２のチャージポンプ回路から出力された前記第２の電圧信号との合成信号に基づいて生成された信号に基づいて、デジタル信号を生成するアナログデジタル変換器と、
前記アナログデジタル変換器から出力されたデジタル信号を前記第１の制御信号に加算して前記第２の制御信号を生成して、前記第２のミキサに供給する加算器とを備える位相インタポレータと、
前記セレクタに前記４相のクロック信号を供給するＰＬＬ回路と、
受信した入力信号を、エッジ出力回路及びデータ出力回路に入力する入力バッファ回路と、
前記第１のミキサから出力された前記第１のクロック信号と前記第２のクロック信号とに従って、前記入力信号からエッジを抽出するエッジ出力回路と、
前記第２のミキサから出力された前記第３のクロック信号と前記第４のクロック信号とに従って、前記入力信号からデータを抽出するデータ出力回路とを備える
ことを特徴とする半導体回路装置。
【請求項６】
４相のクロック信号を第１のミキサ及び第２のミキサに供給するセレクタと、
前記セレクタから供給された前記クロック信号に基づいて、生成される第１のクロック信号及び第２のクロック信号を定めると共に前記クロック信号に与えられる第１の位相の進角量を定める第１の制御信号に従って、前記第１の位相の進角量の前記第１のクロック信号と前記第１のクロック信号に対して位相の進角量が１８０°である前記第２のクロック信号とを生成する第１のミキサと、
前記セレクタから供給された前記クロック信号に基づいて、生成される第３のクロック信号及び第４のクロック信号を定めると共に前記クロック信号に与えられる第２の位相の進角量を定める第２の制御信号に従って、前記第１のクロック信号に対して位相の進角量が９０°に所定の進角量調整値を加算又は減算した値である前記第３のクロック信号と前記第１のクロック信号に対して位相の進角量が２７０°に所定の進角量調整値を加算又は減算した値である前記第４のクロック信号とを生成する第２のミキサと、
前記第１のミキサから出力された前記第１のクロック信号と前記第２のミキサから出力された前記第３のクロック信号との排他的論理和を求める第１の位相検出器と、
前記第１のミキサから出力された前記第２のクロック信号と前記第２のミキサから出力された前記第４のクロック信号との排他的論理和を求める第２の位相検出器と、
前記第１の位相検出器から出力された排他的論理和を第１の電圧信号に変換する第１のチャージポンプ回路と、
前記第２の位相検出器から出力された排他的論理和を第２の電圧信号に変換する第２のチャージポンプ回路と、
前記第１のチャージポンプ回路から出力された前記第１の電圧信号と前記第２のチャージポンプ回路から出力された前記第２の電圧信号との合成信号と、前記第２の制御信号における前記所定の進角量調整値に相当する信号量を与える信号とに基づいて生成された信号に基づいて、デジタル信号を生成するアナログデジタル変換器と、
前記アナログデジタル変換器から出力されたデジタル信号を前記第１の制御信号に加算して前記第２の制御信号を生成して、前記第２のミキサに供給する加算器とを備える
ことを特徴とする位相インタポレータ。
【請求項７】
４相のクロック信号を第１のミキサ及び第２のミキサに供給するセレクタと、
前記セレクタから供給された前記クロック信号に基づいて、生成される第１のクロック信号及び第２のクロック信号を定めると共に前記クロック信号に与えられる第１の位相の進角量を定める第１の制御信号に従って、前記第１の位相の進角量の前記第１のクロック信号と前記第１のクロック信号に対して位相の進角量が１８０°である前記第２のクロック信号とを生成する第１のミキサと、
前記セレクタから供給された前記クロック信号に基づいて、生成される第３のクロック信号及び第４のクロック信号を定めると共に前記クロック信号に与えられる第２の位相の進角量を定める第２の制御信号に従って、前記第１のクロック信号に対して位相の進角量が９０°に所定の進角量調整値を加算又は減算した値である前記第３のクロック信号と前記第１のクロック信号に対して位相の進角量が２７０°に所定の進角量調整値を加算又は減算した値である前記第４のクロック信号とを生成する第２のミキサと、
前記第１のミキサから出力された前記第１のクロック信号と前記第２のミキサから出力された前記第３のクロック信号との排他的論理和を求める第１の位相検出器と、
前記第１のミキサから出力された前記第２のクロック信号と前記第２のミキサから出力された前記第４のクロック信号との排他的論理和を求める第２の位相検出器と、
前記第１の位相検出器から出力された排他的論理和を第１の電圧信号に変換する第１のチャージポンプ回路と、
前記第２の位相検出器から出力された排他的論理和を第２の電圧信号に変換する第２のチャージポンプ回路と、
前記第１のチャージポンプ回路から出力された前記第１の電圧信号と前記第２のチャージポンプ回路から出力された前記第２の電圧信号との合成信号と、前記第２の制御信号における前記所定の進角量調整値に相当する信号量を与える信号とに基づいて生成された信号に基づいて、デジタル信号を生成するアナログデジタル変換器と、
前記アナログデジタル変換器から出力されたデジタル信号を前記第１の制御信号に加算して前記第２の制御信号を生成して、前記第２のミキサに供給する加算器とを備える位相インタポレータと、
前記セレクタに前記４相のクロック信号を供給するＰＬＬ回路と、
受信した入力信号を、エッジ出力回路及びデータ出力回路に入力する入力バッファ回路と、
前記第１のミキサから出力された前記第１のクロック信号と前記第２のクロック信号とに従って、前記入力信号からエッジを抽出するエッジ出力回路と、
前記第２のミキサから出力された前記第３のクロック信号と前記第４のクロック信号とに従って、前記入力信号からデータを抽出するデータ出力回路とを備える
ことを特徴とする半導体回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相インタポレータ及び半導体回路装置に関する。
【背景技術】
【０００２】
半導体装置の間における信号の転送の方法として、クロックをデータに埋め込むエンベデッド方式がある。エンベデッド方式においては、図９に示すように、伝送された信号におけるエッジを認識して、これに基づいてクロック信号ＣＬＫ１及びＣＬＫ１Ｂを再生する。ＣＬＫ１ＢはＣＬＫ１に対して位相の進角量が１８０°である位相を持つ信号である。【０００３】
また、エンベデッド方式で、データのトリガとしてクロックのアップエッジとダウンエッジの両エッジを使用する方式においては、再生されたクロック信号ＣＬＫ１及びＣＬＫ１Ｂから位相の進角量が９０°であるクロック信号ＣＬＫ２及びＣＬＫ２Ｂを生成して、これらを用いて伝送された信号からデータを取り込む。ＣＬＫ２ＢはＣＬＫ２から位相の進角量が１８０°である信号である。これにより、エッジに対して９０°の進角量を有する信号の期間の中心において、データを取り込むことができる。すなわち、この場合には信号のアップ又はダウン期間の前半期間がセットアップ期間、信号のアップ又はダウン期間の後半期間がホールド期間となる。【０００４】
なお、可変型４５度移相回路が帰還信号を受けて回路の特性値を変化させることで、位相の進角量を０°にして移相角を４５°に調整することが知られている。【０００５】
また、データとの位相が調整された差動クロック信号を入力し、この差動クロック信号を変形して出力すると共に、差動クロック信号に基づいて生成された信号をフィードバックして、差動クロック信号の変形量を制御することが知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２６０７８７号公報
【特許文献２】特開２００４−２９７４０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
伝送された信号から正確なデータを取り出すためには、データを取り込むタイミングが、信号期間の中心に近いほうが、セットアップ期間及びホールド期間ともにマージンを取りやすい。換言すれば、クロック信号ＣＬＫ２及びＣＬＫ２Ｂの位相の進角量は、クロック信号ＣＬＫ１及びＣＬＫ１Ｂから９０°である方が、セットアップ期間とホールド期間のマージンを取りやすい。従って、位相の進角量が正確に９０°である４個のクロック信号（４相クロック信号）ＣＬＫ１、ＣＬＫ１Ｂ、ＣＬＫ２及びＣＬＫ２Ｂを生成することが望ましい。【０００８】
このような４相クロック信号は、位相インタポレータを用いて生成される。しかし、製造ばらつきに起因して、位相インタポレータの内部のトランジスタ（ＭＯＳＦＥＴ）の温度特性、電圧特性、周波数特性等がばらつく。このため、４相クロック信号の間の位相の進角量を正確に９０°とする場合には、温度特性、電圧特性、周波数特性等のばらつきを考慮する必要がある。【０００９】
本発明は、位相の進角量が正確に９０°である４相クロック信号を出力する位相インタポレータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
開示される位相インタポレータは、セレクタと、第１のミキサと、第２のミキサと、第１の位相検出器と、第２の位相検出器と、第１のチャージポンプ回路と、第２のチャージポンプ回路と、アナログデジタル変換器と、加算器とを含む。セレクタは、４相のクロック信号を第１のミキサ及び第２のミキサに供給する。第１のミキサは、セレクタから供給された前記クロック信号に基づいて、生成される第１のクロック信号及び第２のクロック信号を定めると共に前記クロック信号に与えられる第１の位相の進角量を定める第１の制御信号に従って、前記第１の位相の進角量の前記第１のクロック信号と前記第１のクロック信号に対して位相の進角量が１８０°である前記第２のクロック信号とを生成する。第２のミキサは、セレクタから供給された前記クロック信号に基づいて、生成される第３のクロック信号及び第４のクロック信号を定めると共に前記クロック信号に与えられる第２の位相の進角量を定める第２の制御信号に従って、前記第１のクロック信号に対して位相の進角量が９０°である前記第３のクロック信号と前記第１のクロック信号に対して位相の進角量が２７０°である位相の前記第４のクロック信号とを生成する。第１の位相検出器は、第１のミキサから出力された前記第１のクロック信号と前記第２のミキサから出力された前記第３のクロック信号との排他的論理和を求める。第２の位相検出器は、第１のミキサから出力された前記第２のクロック信号と前記第２のミキサから出力された前記第４のクロック信号との排他的論理和を求める。第１のチャージポンプ回路は、第１の位相検出器から出力された排他的論理和を第１の電圧信号に変換する。第２のチャージポンプ回路は、第２の位相検出器から出力された排他的論理和を第２の電圧信号に変換する。アナログデジタル変換器は、第１のチャージポンプ回路から出力された前記第１の電圧信号と前記第２のチャージポンプ回路から出力された前記第２の電圧信号との合成信号に基づいて生成された信号に基づいて、デジタル信号を生成する。加算器は、アナログデジタル変換器から出力されたデジタル信号を前記第１の制御信号に加算して前記第２の制御信号を生成して、前記第２のミキサに供給する。
【発明の効果】
【００１１】
開示される位相インタポレータによれば、位相の進角量が正確に９０°である４相クロック信号を出力する位相インタポレータを実現することができ、伝送された信号を正確に検出することができる。
【図面の簡単な説明】
【００１２】
【図１】位相インタポレータを含む半導体装置の一例を示す図である。
【図２】位相インタポレータの一例を示す図である。
【図３】ミキサの一例を示す図である。
【図４】位相検出器、チャージポンプ回路、フィルタ回路の一例を示す図である。
【図５】アナログデジタル変換器（ＡＤＣ）の一例を示す図である。
【図６】位相インタポレータの動作説明図である。
【図７】位相インタポレータの動作説明図である。
【図８】位相インタポレータの動作説明図である。
【図９】４相クロック信号を示すタイミングチャートである。
【発明を実施するための形態】
【００１３】
図１は、送信側半導体集積回路装置と位相インタポレータを含む受信側半導体集積回路装置を有するデータ送受信システムの一例を示す図である。
【００１４】
図１のデータ送受信システムは、送信側半導体集積回路装置（以下、送信側ＬＳＩチップ）１００及び受信側半導体集積回路装置（以下、受信側ＬＳＩチップ）２００と、これらの間を接続する伝送路３００とを含む。入力信号を送信する送信側ＬＳＩチップ１００は、出力バッファ回路１０１に接続された出力端子１０２を備える。入力信号を受信する受信側ＬＳＩチップ２００は入力端子２０１を含む。伝送路３００は、出力端子１０２と入力端子２０１との間を接続する。送信側ＬＳＩチップ１００は、出力バッファ回路１０１から、伝送路３００を介して、入力データをＬＳＩチップ２００に送信する。入力データは、例えば、クロックがデータに埋め込まれた、いわゆるエンベデッド方式で送信されるシリアル信号である。
【００１５】
受信側ＬＳＩチップ２００は、ＩＯマクロ２０２と、処理回路２０８とを含む。ＩＯマクロ２０２は、入力回路セルであり、送信側ＬＳＩチップ１００から受信した入力信号からデータとエッジを抽出し、これらを処理回路２０８に入力する。処理回路２０８は、入力信号について、データとエッジ情報からクロックを再生する処理や、その他データ通信等の予め定められた処理を実行する回路である。ＩＯマクロ２０２は、入力バッファ回路２０３、データ出力回路２０４、エッジ出力回路２０５、ＰＬＬ（Phase Locked Loop）２０６、位相インタポレータ（ＰＩ）２０７を含む。
【００１６】
伝送路３００を介して伝送された入力データは、入力端子２０１を介して、入力バッファ回路２０３に入力される。入力バッファ回路２０３は、受信した入力データをデータ出力回路２０４及びエッジ出力回路２０５に入力する。
【００１７】
一方、ＰＬＬ２０６は、４相のクロック信号を生成して、これらを位相インタポレータ２０７に供給する。４相のクロック信号は、各々、位相の進角量が０°、９０°、１８０°及び２７０°のクロックである。位相の進角量０°のクロックは、位相の進角量が０°の信号である。位相の進角量が９０°のクロックは、位相の進角量０°のクロックに対して位相の進角量が９０°である信号である。他の信号も同様である。
【００１８】
位相インタポレータ２０７は、ＰＬＬ２０６から入力される４相のクロック信号に基づいて、４相のクロック信号ＣＬＫ１１、クロック信号ＣＬＫ１２、クロック信号ＣＬＫ１３及びクロック信号ＣＬＫ１３を生成する。
【００１９】
クロック信号ＣＬＫ１１は、位相の進角量がαのクロック信号である。位相の進角量αは、入力データの位相に応じて定まる所望の位相の進角量である。クロック信号ＣＬＫ１２は、位相の進角量が（α＋９０°）のクロック信号であり、クロック信号ＣＬＫ１１に対して９０°の進角量のクロック信号である。クロック信号ＣＬＫ１３は、位相の進角量が（α＋１８０°）のクロック信号であり、クロック信号ＣＬＫ１１に対して１８０°の進角量のクロック信号である。クロック信号ＣＬＫ１４は、位相の進角量が（α＋２７０°）のクロック信号であり、クロック信号ＣＬＫ１１に対して２７０°の進角量のクロック信号である。これらの４相のクロック信号については後述する。
【００２０】
位相インタポレータ２０７は、クロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１３を、データ出力回路２０４に供給する。位相インタポレータ２０７は、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３を、エッジ出力回路２０５に供給する。
【００２１】
なお、クロック信号ＣＬＫ１１は、例えば、図９におけるクロック信号ＣＬＫ１に相当する。同様に、クロック信号ＣＬＫ１２、クロック信号ＣＬＫ１３及びクロック信号ＣＬＫ１３は、各々、図９におけるクロック信号ＣＬＫ２、クロック信号ＣＬＫ１Ｂ及びクロック信号ＣＬＫ２Ｂに相当する。
【００２２】
データ出力回路２０４は、位相インタポレータ２０７から供給されるクロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１３に従って、入力データからデータを抽出して、処理回路２０８に出力する。エッジ出力回路２０５は、位相インタポレータ２０７から供給されるクロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３に従って、入力データからエッジ付近での入力データを抽出して、処理回路２０８に出力する。処理回路２０８は、入力されたクロックに同期して、入力されたデータおよびエッジ付近のデータからエッジ情報を抽出し、それを位相信号に変換するなどの信号処理を行ってから、これらを用いた所定の処理を行うと共に、位相信号、換言すれば、第１の制御信号ＰＩｃｏｄｅを位相インタポレータ２０７に出力する。
【００２３】
図２は、位相インタポレータの一例を示す図である。
【００２４】
図２の位相インタポレータ２０７は、セレクタ１、ミキサ２１及び２２、出力バッファ回路３１及び３２、位相検出器（ＰＦＤ：Ｐｈａｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｄｅｔｅｃｔｏｒ）４１及び４２、チャージポンプ回路５１及び５２、ロウパスフィルタ６、アナログデジタル変換器（ＡＤＣ：Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）７、加算器８を含む。
【００２５】
セレクタ１には、前述したように、ＰＬＬ２０６から、４相のクロック信号が供給される。セレクタ１は、第１の制御信号ＰＩｃｏｄｅに基づいて、供給された４相のクロック信号を、第１のミキサ２１及び第２のミキサ２２に供給する。第１の制御信号ＰＩｃｏｄｅについては後述する。
【００２６】
ミキサ２１には、位相の進角量が０°のクロック信号が入力され、同時に、位相の進角量が１８０°のクロック信号も入力される。例えば、ミキサ２１への入力ＩＮ１が位相の進角量が０°のクロック信号であり、入力ＩＮ１Ｂが位相の進角量が１８０°のクロック信号である。また、ミキサ２１には、位相の進角量が９０°のクロック信号が入力され、同時に、位相の進角量が２７０°の信号も入力される。例えば、ミキサ２１への入力ＩＮ２が位相の進角量が９０°のクロック信号であり、入力ＩＮ２Ｂが位相の進角量が２７０°のクロック信号である。
【００２７】
ミキサ２２には、位相の進角量が９０°のクロック信号が入力され、同時に、位相の進角量が２７０°のクロック信号も入力される。例えば、ミキサ２２への入力ＩＮ１が位相の進角量が９０°のクロック信号であり、入力ＩＮ１Ｂが位相の進角量が２７０°のクロック信号である。また、ミキサ２２には、位相の進角量が１８０°のクロック信号が入力され、同時に、位相の進角量が０°の信号も入力される。例えば、ミキサ２２への入力ＩＮ２が位相の進角量が１８０°のクロック信号であり、入力ＩＮ２Ｂが位相の進角量が０°のクロック信号である。
【００２８】
ミキサ２１は、セレクタ１から供給されたクロック信号に基づいて、第１の制御信号ＰＩｃｏｄｅに従って、所望の位相の進角量αの第１のクロック信号ＣＬＫ１１と、クロック信号ＣＬＫ１１に対して１８０°進んだ位相の進角量（α＋１８０°）の第２のクロック信号ＣＬＫ１３とを生成する。第１の制御信号は、ミキサ２１により生成されるクロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３を定めると共に、これらに与えられる第１の位相の進角量を定める。図３において、第１の位相の進角量は、０°である。クロック信号ＣＬＫ１３はクロック信号ＣＬＫ１１に対して位相の進角量が１８０°である（逆位相の）信号である。ミキサ２１の出力は、ミキサ２１に対応する第１の出力バッファ回路３１と、第１及び第２の位相検出器４１及び４２に入力される。
【００２９】
ミキサ２２は、セレクタ１から供給されたクロック信号に基づいて、第２の制御信号ＰＩｃｏｄｅ’に従って、クロック信号ＣＬＫ１１に対して位相の進角量が９０°である位相の第３のクロック信号ＣＬＫ１２と、クロック信号ＣＬＫ１１に対して位相の進角量が２７０°である（換言すれば、クロック信号ＣＬＫ１３に対し位相の進角量が９０°である）位相の第４のクロック信号ＣＬＫ１４とを生成する。第２の制御信号は、ミキサ２２により生成されるクロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１４を定めると共に、これらに与えられる第２の位相の進角量を定める。図３において、第２の位相の進角量は、９０°に、後述する位相のずれβに相当する進角量を加えた値である。クロック信号ＣＬＫ１４はクロック信号ＣＬＫ１２に対して位相の進角量が１８０°である信号である。クロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１４（第２の差動信号）は、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３（第１の差動信号）に対して位相の進角量が９０°である位相の信号である。ミキサ２２の出力は、ミキサ２２に対応する第２の出力バッファ回路３２と、第１及び第２の位相検出器４１及び４２に入力される。
【００３０】
第２の制御信号ＰＩｃｏｄｅ’は、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３の生成に用いられる第１の制御信号ＰＩｃｏｄｅに、位相の進角量が９０°である位相のクロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１４の生成に用いられる値が加算された信号である。これに加えて、第２の制御信号ＰＩｃｏｄｅ’には、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３の位相に対するクロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１４の位相のずれ（換言すれば、位相の進角量の進み又は遅れ）βの修正に用いられる値が加算される。これにより、クロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１４の位相は、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３の位相に対して正確に位相の進角量が９０°を有するように保たれる。
【００３１】
位相のずれ（換言すれば、位相の進角量のずれ）βは、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３の位相の進角量と、クロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１４の位相との間における位相の進角量の差から９０°を引いた値である。位相のずれβは、不所望なずれであり、本来は“０”であることが望ましい値である。
【００３２】
図３は、位相インタポレータのミキサの一例を示す図である。
【００３３】
ミキサ２１は、２個の差動回路（差動対）と、８個の電流源と、８個の制御スイッチとを含む。なお、ミキサ２２はミキサ２１と同様の構成を有するので、ミキサ２２の図示は省略する。なお、電流源と制御スイッチの数は８個に限られない。電流源と制御スイッチの数は、任意の位相信号を作成する際の解像度によって任意に変わる。
【００３４】
２個の差動回路は、これらに共通の負荷である抵抗Ｒ３１及びＲ３２と、ＮチャネルＭＯＳトランジスタ（ＦＥＴ）Ｍ１及びＭ２とを含む第１の差動回路と、Ｍ３及びＭ４とを含む第２の差動回路とを含む。Ｍ１、Ｍ２、Ｍ３及びＭ４のゲート電極には、各々、入力信号ＩＮ１、ＩＮ１Ｂ、ＩＮ２、ＩＮ２Ｂが印加される。ＩＮ１ＢはＩＮ１の反転信号である。ＩＮ２ＢはＩＮ２の反転信号である。抵抗Ｒ３１及びＲ３２とＭ１、Ｍ２、Ｍ３及びＭ４との接続点に、差動出力ＯＵＴ及びＯＵＴＢが接続される。
【００３５】
差動出力ＯＵＴは位相の進角量αのクロック信号に相当し、差動出力ＯＵＴＢは、位相の進角量（α＋１８０°）のクロック信号に相当する。差動出力ＯＵＴ及びＯＵＴＢは、第１の出力バッファ回路３１に入力される。また、差動出力ＯＵＴは第１の位相検出器４１に入力され、差動出力ＯＵＴＢは第２の位相検出器４２に入力される。
【００３６】
従って、ミキサ２１において、差動出力ＯＵＴには、クロック信号ＣＬＫ１１が出力される。これは、信号ＩＮＡ１である。差動出力ＯＵＴＢには、クロック信号ＣＬＫ１３が出力される。これは、信号ＩＮＡ２である。
【００３７】
なお、ミキサ２２において、差動出力ＯＵＴには、クロック信号ＣＬＫ１２が出力される。これは、信号ＩＮＢ１である。差動出力ＯＵＴＢには、クロック信号ＣＬＫ１４が出力される。これは、信号ＩＮＢ２である。
【００３８】
８個の電流源は、Ｍ１３〜Ｍ２０を含む。Ｍ１３〜Ｍ２０のゲート電極には、バイアス電圧Ｂｉａｓが印加される。Ｍ１３〜Ｍ２０のソース電極には、接地電位が接続される。電流源Ｍ１３〜Ｍ２０のドレイン電極と第１及び第２の差動回路との間には、当該電流源に対応する制御スイッチが接続される。第１の差動回路は、電流源Ｍ１３、Ｍ１５、Ｍ１７、Ｍ１９により駆動される。第２の差動回路は、電流源Ｍ１４、Ｍ１６、Ｍ１８、Ｍ２０により駆動される。
【００３９】
８個の制御スイッチは、８個の電流源に対応して設けられるＭ５〜１２を含む。制御スイッチＭ５、Ｍ７、Ｍ９、Ｍ１１のゲート電極には、例えば４ビットの制御信号ＰＩｃｏｄｅ［３：０］が印加される。ＰＩｃｏｄｅ［３：０］の各ビットは、予め対応付けられた制御スイッチＭ５、Ｍ７、Ｍ９、Ｍ１１のいずれか１個に印加される。制御スイッチＭ６、Ｍ８、Ｍ１０、Ｍ１２のゲート電極には、例えば４ビットの制御信号ＰＩｃｏｄｅＢ［３：０］が印加される。ＰＩｃｏｄｅＢ［３：０］の各ビットは、予め対応付けられた制御スイッチＭ６、Ｍ８、Ｍ１０、Ｍ１２のいずれか１個に印加される。
【００４０】
ＰＩｃｏｄｅＢ［３：０］は、ＰＩｃｏｄｅ［３：０］の反転信号である。ＰＩｃｏｄｅＢ［３：０］及びＰＩｃｏｄｅ［３：０］は、共に、第１の制御信号ＰＩｃｏｄｅである。
【００４１】
制御スイッチＭ５とＭ６、Ｍ７と８、Ｍ９とＭ１０、Ｍ１１とＭ１２は、各々、対とされる。従って、対とされる制御スイッチのゲート電極には相互に反転の関係にある信号が印加される。これにより、対とされる制御スイッチの一方がオンである場合、他方はオフとされる。
【００４２】
例えば、α＝４５°のクロック信号を生成する場合、ミキサ２１は、以下のように制御される。
【００４３】
第１の差動回路において、ＩＮ１には位相の進角量０°のクロック信号が印加され、ＩＮ１Ｂには、位相の進角量０°のクロック信号に対して進角量が１８０°である（従って、位相の進角量１８０°の）信号が印加される。第２の差動回路において、ＩＮ２には、位相の進角量９０°のクロック信号が印加され、ＩＮ２Ｂには、位相の進角量９０°のクロック信号に対して進角量が１８０°である（従って、位相の進角量２７０°の）信号が印加される。
【００４４】
一方、例えば、第1の差動回路に対応する制御スイッチＭ５、Ｍ７、Ｍ９、Ｍ１１へ供給されるＰＩｃｏｄｅ［３：０］が（１，１，０，０）とされ、第２の差動回路に対応する制御スイッチＭ６、Ｍ８、Ｍ１０、Ｍ１２へ供給されるＰＩｃｏｄｅＢ［３：０］が（０，０，１，１）とされる。これは、位相の進角量０°のＩＮ１への重み付けと、位相の進角量９０°のＩＮ２への重み付けとを等しくし、位相の進角量１８０°のＩＮ１Ｂへの重み付けと位相の進角量２７０°のＩＮ２Ｂへの重み付けとを重み“０”としたことに等しい。
【００４５】
これにより、Ｍ５及びＭ７がオンし、Ｍ９及びＭ１１がオフする。また、Ｍ６及びＭ８がオフし、Ｍ１０及びＭ１２がオンする。この結果、第１の差動回路及び第２の差動回路に等しい大きさの駆動電流が流れる。これにより、ＩＮ１である位相の進角量０°のクロック信号と、ＩＮ２である位相の進角量９０°のクロック信号とが等しい比率で合成され、位相の進角量α＝４５°のクロック信号が生成され、差動出力ＯＵＴに出力される。この時、同時に、クロック信号の進角量が位相の進角量α＝４５°のクロック信号に対して１８０°である位相２２５°を持つ信号が、差動出力ＯＵＴＢに出力される。以上から、ミキサ１は、位相の進角量α及び位相の進角量（α＋１８０°）のクロック信号（差動信号）を出力する。
【００４６】
なお、例えば、位相の進角量α＝２２．５°の信号を生成する場合、ＰＩｃｏｄｅ［３：０］が（１，１，１，０）とされ、ＰＩｃｏｄｅＢ［３：０］が（０，０，０，１）とされる。これは、位相の進角量０°のＩＮ１への重み付けと、位相の進角量９０°のＩＮ２への重み付けとを３：１とし、位相の進角量１８０°のＩＮ１Ｂへの重み付けと位相の進角量２７０°のＩＮ２Ｂへの重み付けとを重み“０”としたことに等しい。
【００４７】
ミキサ２２は、前述したように、ミキサ２１と同様の構成を有するが、第１の制御信号ＰＩｃｏｄｅに代えて、第２の制御信号ＰＩｃｏｄｅ’を入力される。これにより、ミキサ２２は、ミキサ２１が出力する差動信号に対して位相の進角量が９０°である差動信号、換言すれば、位相の進角量（α＋９０°）及び位相の進角量（α＋２７０°）のクロック信号（差動信号）を出力する。
【００４８】
また、第２の制御信号ＰＩｃｏｄｅ’には、前述したように、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３の位相に対するクロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１４の位相のずれβが存在する場合に、位相のずれβの修正に用いられる値が加算される。これにより、クロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１４の位相は、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３の位相に対して、正確に９０°だけずれるように保たれる。位相のずれβが存在しない場合には、第２の制御信号ＰＩｃｏｄｅ’には、位相のずれβの修正に用いられる値は加算されない。
【００４９】
図２において、第１の出力バッファ回路３１は、位相インタポレータの出力回路であり、ミキサ２１の出力端子から出力される信号を、位相インタポレータの出力信号として出力する。第２の出力バッファ回路３２は、位相インタポレータの出力回路であり、ミキサ２２の出力端子から出力される信号を、位相インタポレータの出力信号として出力する。以上により、位相インタポレータは、位相の進角量α及び位相の進角量（α＋１８０°）のクロック信号を含む差動信号と、この差動信号に対して位相の進角量が９０°である差動信号、換言すれば、位相の進角量（α＋９０°）及び位相の進角量（α＋２７０°）のクロック信号を含む差動信号とを出力する。
【００５０】
一方、第１の位相検出器４１は、ミキサ２１から出力されたクロック信号ＣＬＫ１１（位相の進角量αのクロック信号）と、ミキサ２２から出力されたクロック信号ＣＬＫ１２（位相の進角量（α＋９０°）のクロック信号）との排他的論理和を求める。第１の位相検出器４１は、求めた排他的論理和を、第１の位相検出器４１に対応する第１のチャージポンプ回路５１に入力する。第２の位相検出器４２は、第１のミキサ２１から出力されたクロック信号ＣＬＫ１３（位相の進角量（α＋１８０°）のクロック信号）と、ミキサ２２から出力されたクロック信号ＣＬＫ１４（位相の進角量（α＋２７０°）のクロック信号）との排他的論理和を求める。第２の位相検出器４２は、求めた排他的論理和を、第２の位相検出器４２に対応する第２のチャージポンプ回路５２に入力する。
【００５１】
図４（Ａ）は、位相検出器（ＰＦＤ）の一例を示す図である。
【００５２】
位相検出器４１は、排他的論理和回路ＥＯＲ１である。位相検出器４１には、ミキサ２１からの信号ＩＮＡ１と、ミキサ２２からの信号ＩＮＢ１とが入力される。位相検出器４１は、信号ＩＮＡ１と信号ＩＮＢ１との排他的論理和演算（ＥＯＲ：Ｅｘｃｌｕｓｉｖｅ−ＯＲ）の結果を求めて、信号ＯＵＴ１として出力する。
【００５３】
位相検出器４２は、排他的論理和回路ＥＯＲ２である。位相検出器４２には、ミキサ２１からの信号ＩＮＡ２と、ミキサ２２からの信号ＩＮＢ２とが入力される。信号ＩＮＡ２は、信号ＩＮＡ１の反転信号（＝ＩＮＡ１Ｂ）である。信号ＩＮＢ２は、信号ＩＮＢ１の反転信号（＝ＩＮＢ１Ｂ）である。位相検出器４２は、信号ＩＮＡ２と信号ＩＮＢ２との排他的論理和演算（ＥＯＲ）の結果を求めて、信号ＯＵＴ２として出力する。
【００５４】
第１のチャージポンプ回路５１は、位相検出器４１から出力された排他的論理和演算の結果を第１の電圧信号に変換する。第２のチャージポンプ回路５２は、位相検出器４２から出力された排他的論理和を第２の電圧信号に変換する。第１のチャージポンプ回路５１の出力端子は、第２のチャージポンプ回路５２の出力端子と、相互に接続される。これにより、ロウパスフィルタ６には、第１の電圧信号と第２の電圧信号とを合成した信号が入力される。
【００５５】
図４（Ｂ）は、チャージポンプ回路の一例を示す図である。
【００５６】
チャージポンプ回路５１は、アナログスイッチ回路と、アナログスイッチ回路と２個の電源との間に挿入された２個の定電流源とを含む。アナログスイッチ回路は、ｐチャネルＭＯＳＦＥＴ・ＭＰ５１１とｎチャネルＭＯＳＦＥＴ・ＭＮ５１２とにより構成される。チャージポンプ回路５１には、位相検出器４１からの信号ＯＵＴ１が入力ＩＮとして入力される。チャージポンプ回路５１は、入力された信号ＯＵＴ１に応じてその反転信号を形成して、チャージポンプ回路出力として出力する。
【００５７】
チャージポンプ回路５２は、図４（Ｂ）には示されないが、チャージポンプ回路５１と同じ構成を有する。チャージポンプ回路５２は、位相検出器４２からの信号ＯＵＴ２を入力ＩＮとして、その反転信号を形成して、チャージポンプ回路出力として出力する。
【００５８】
ロウパスフィルタ６は、第１及び第２のチャージポンプ回路５１及び５２とＡＤＣ７との間に設けられ、第１の電圧信号と第２の電圧信号とを合成した信号をＲＣ回路によりフィルタリングして、高域成分をカットする。ロウパスフィルタ６の出力（ＬＰＦ出力）は、第１の電圧信号と第２の電圧信号との合成信号に基づいて生成された信号である。ＬＰＦ出力は、ＡＤＣ７に入力される。
【００５９】
図４（Ｃ）は、ロウパスフィルタの一例を示す図である。
【００６０】
ロウパスフィルタ（ＬＰＦ）６は、直列接続された抵抗Ｒ６２及びキャパシタＣ６３と、この直列回路に並列に接続されたキャパシタＣ６１とを含むフィルタ回路である。ロウパスフィルタ６には、２個のチャージポンプ回路５１及び５２からのチャージポンプ回路出力が共通に入力される。キャパシタＣ６１及びＣ６３は、チャージポンプ回路５１及び５２からのチャージポンプ回路出力により充電され，又は、チャージポンプ回路出力に放電する。ロウパスフィルタ６は、キャパシタＣ６１及びＣ６３に充電されたレベル（電圧信号）を、ＬＰＦ出力として出力する。
【００６１】
ＡＤＣ７は、第１のチャージポンプ回路５１から出力された第１の電圧信号と第２のチャージポンプ回路５２から出力された第２の電圧信号との合成信号に基づいて生成された信号、換言すれば、ＬＰＦ出力に基づいて、デジタル信号を生成する。ＡＤＣ７の出力は、加算器８に入力される。
【００６２】
図５は、アナログデジタル変換器（ＡＤＣ）の一例を示す図である。
【００６３】
ＡＤＣ７は、複数の抵抗Ｒ７１〜Ｒ７３と、複数のコンパレータ７１〜７２と、エンコーダ７３とを含む。複数の抵抗Ｒ７１〜Ｒ７３の数は３個に限られず、複数のコンパレータ７１〜７２の数は２個に限られない。
【００６４】
複数の抵抗Ｒ７１〜Ｒ７３は、電源電圧ＶＤＤと接地電位との間に直列に接続され、電源電圧ＶＤＤを複数の電圧値Ｒｅｆ１〜Ｒｅｆ２に分圧する。換言すれば、複数の抵抗Ｒ７１〜Ｒ７３の接続点の電圧が、参照電圧Ｒｅｆ１〜Ｒｅｆ２として、複数のコンパレータ７１〜７２の一方の入力端子に入力される。複数のコンパレータ７１〜７２の他方の入力端子には、ロウパスフィルタ６からのＬＰＦ出力が入力される。複数のコンパレータ７１〜７２は、各々、入力された参照電圧Ｒｅｆ１〜Ｒｅｆ２とＬＰＦ出力とを比較して、所定の場合に出力“１”を形成して、エンコーダ７３に入力する。なお、図１においては、ＡＤＣ７の内部で形成される参照電圧Ｒｅｆ１〜Ｒｅｆ２を、ＡＤＣ１の外部に図示している。
【００６５】
エンコーダ７３は、複数のコンパレータ７１〜７２の出力に基づいて、ロウパスフィルタ６からのＬＰＦ出力をデジタル信号に変換し、更に、当該変換したデジタル信号をＰＩｃｏｄｅへの加算値に変換する。
【００６６】
この時、エンコーダ７３は、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３の位相に対するクロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１４の位相のずれβが存在しない場合には、前記加算値を、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３に対して位相の進角量９０°である位相のクロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１４の生成に用いられる値とする。従って、エンコーダ７３は、ＬＰＦ出力が予め定められた値である場合に、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３の位相に対するクロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１４の位相のずれを９０°とするように、デジタル信号を出力する。
【００６７】
このために、ＡＤＣ７は、基本的には、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１３の位相に対するクロック信号ＣＬＫ１２及びクロック信号ＣＬＫ１４の位相のずれが９０°である場合にＬＰＦ出力の取る値を、ＡＤＣ７の参照電圧として用いる。従って、参照電圧としては、電源電圧Ｖｄｄの半分の値１／２Ｖｄｄが用いられる。
【００６８】
なお、実際には、図７の例においては、位相のずれが進角量９０°に対して位相マージンを有するように、電源電圧Ｖｄｄを分圧することにより、１／２Ｖｄｄより高い電圧Ｒｅｆ１と１／２Ｖｄｄより低い電圧Ｒｅｆ２を作成し、それぞれをコンパレータ７１、およびコンパレータ７２の電圧Ｒｅｆとして用いる。
【００６９】
また、エンコーダ７３は、位相のずれβが存在する場合には、前記加算値を、前記位相の進角量が９０°である信号の生成に用いられる値と、位相のずれβの修正の修正に用いられる値とを加算した値とする。
【００７０】
加算器８には、例えば制御回路から第１の制御信号ＰＩｃｏｄｅと、ＡＤＣ７の出力とが入力される。加算器８は、ＡＤＣ７から出力されたデジタル信号を第１の制御信号ＰＩｃｏｄｅに加算して、第２の制御信号ＰＩｃｏｄｅ’を生成して、ミキサ２２に供給する。これにより、ミキサ２２は、出力する差動信号を、ミキサ２１が出力する差動信号に対して相対的に位相の進角量が９０°である信号とすることができる。
【００７１】
図６〜図８は、位相インタポレータのタイミングチャートである。特に、図６は位相インタポレータ２０７の出力の間の位相の進角量の差が正確に９０°を保っている場合を示し、図７は位相インタポレータ２０７の出力の間の位相の進角量の差が９０°より小さい場合を示し、図８は位相インタポレータ２０７の出力の間の位相の進角量の差が９０°より大きい場合を示す。
【００７２】
図６は、位相の進角量が０°、９０°、１８０°及び２７０°の４相のクロック信号に基づいて、α、（α＋９０°）、（α＋１８０°）及び（α＋２７０°）の４相のクロック信号が形成されている状態を示す。換言すれば、ミキサ２１は所望の位相の進角量αの差動信号を出力し、ミキサ２２はこれらの信号に対して９０°の進角量を有する位相の進角量（α＋９０°）の差動信号を出力する。αは、前述したように、所望の位相の進角量である。
【００７３】
従って、位相検出器４１の出力は位相の進角量αの信号と位相の進角量（α＋９０°）の信号との排他的論理和である。従って、出力ＯＵＴ１は、図６に示すように、入力の一方がハイレベル（“１”）である期間にハイレベルとなり、これ以外の期間にロウレベルとなる。また、位相検出器４２の出力は位相の進角量（α＋１８０°）の信号と位相の進角量（α＋２７０°）の信号との排他的論理和である。従って、出力ＯＵＴ２は、図６に示すように、入力の一方がハイレベル（“１”）である期間にハイレベルとなり、これ以外の期間にロウレベルとなる。
【００７４】
従って、位相検出器（ＰＦＤ）４１の出力ＯＵＴ１及び位相検出器４２の出力ＯＵＴ２を重ねた結果であるＰＦＤ出力は、図６に示すようになる。
【００７５】
チャージポンプ回路５１及び５２は、位相検出器４１及び４２からの信号ＯＵＴ１の反転信号を出力する。従って、チャージポンプ回路５１及び５２は、図６のＰＦＤ出力を反転した信号において、ハイレベルの期間中はロウパスフィルタ６のキャパシタＣ６１及びキャパシタＣ６３を充電し、ロウレベルの期間中はロウパスフィルタ６のキャパシタ６１及びキャパシタＣ６３から放電する。
【００７６】
ここで、図６においては、位相インタポレータ２０７の出力の間の位相の進角量の差が、９０°である。従って、図６のＰＦＤ出力において、ハイレベルの期間とロウレベルの期間とが等しくなる。換言すれば、ロウパスフィルタ６のキャパシタＣ６１及びキャパシタＣ６３の充電時間と放電時間とが等しくなる。
【００７７】
この結果、チャージポンプ回路５１及び５２の出力を合成した結果であるチャージポンプ回路出力は、予め定められた電圧値の信号となる。この予め定められた電圧値は、例えば、電源電圧Ｖｄｄの１／２の電圧（１／２Ｖｄｄ）である。この電圧値は、前述したように、ＡＤＣ７の参照電圧として用いられる。この場合、ＡＤＣ７のエンコーダ７３の出力は位相の進角量９０°に相当する値のみとなり、加算器８の出力ＰＩｃｏｄｅ’は、ＰＩｃｏｄｅに位相の進角量９０°に相当する値を加算した値となる。この結果、２個のミキサ２１及び２２の出力する４相のクロック信号ＣＬＫ１１、ＣＬＫ１２、ＣＬＫ１３及びＣＬＫ１４は、そのまま正しく位相の進角量の差を維持する。
【００７８】
一方、図７においては、位相インタポレータ２０７の出力の間の位相の進角量の差が９０°より小さい。換言すれば、図７に示すように、位相の進角量αのクロック信号に対して本来は９０°の位相の進角量の差を持つ信号が、βだけ進んだ位相となっている。
【００７９】
このため、図７のＰＦＤ出力において、ハイレベルの期間とロウレベルの期間とが等しくなくなり、ロウパスフィルタ６のキャパシタＣ６１及びキャパシタＣ６３の充電時間と放電時間とが等しくなくなる。すなわち、ＰＦＤ出力のデューティ比が１：１でなくなる場合には、ロウパスフィルタ６のキャパシタ６１及びキャパシタ６３の充電時間と放電時間についても1：1でなくなる。具体的には、図７に示すように、２個の位相検出器（ＰＦＤ）４１及び４２の出力を重ねた結果であるＰＦＤ出力において、ハイレベルの期間が、１／４周期よりも短くなり、換言すれば、１周期３６０°に対する位相の進角量９０°に相当する期間よりも短くなる。このハイレベルの期間は、進んだ位相の進角量βに相当する。
【００８０】
この結果、チャージポンプ回路５１及び５２の出力を合成した結果であるチャージポンプ回路出力は、次第に高い値に上昇して、本来の値１／２Ｖｄｄよりも、進んだ位相の進角量βに相当する値だけ高い値となる。従って、ＡＤＣ７の出力も本来の値“０” よりも進んだ位相の進角量βに相当する値だけ大きい値となり、加算器８の出力ＰＩｃｏｄｅ’は、ＰＩｃｏｄｅに、本来の位相の進角量の差９０°に相当する値と進んだ位相の進角量βに相当する値とを加算した値となる。換言すれば、加算器８の出力ＰＩｃｏｄｅ’は、その時点の（進んでいる）位相を遅らせる値とされる。
【００８１】
従って、ミキサ２２には、ミキサ２１に対して相対的に現時点での位相をより遅らせるような制御信号ＰＩｃｏｄｅ’が入力される。この結果、２個のミキサ２１及び２２の出力する４相のクロック信号ＣＬＫ１１、ＣＬＫ１２、ＣＬＫ１３及びＣＬＫ１４は、正しい位相の進角量の差である９０°に修正される。
【００８２】
また、図８においては、位相インタポレータ２０７の出力の間の位相の進角量の差が９０°より大きい。換言すれば、図８に示すように、位相の進角量αのクロック信号に対して本来は９０°の位相の進角量の差を持つべき信号が、βだけ遅れた位相となっている。図７に示すように、２個の位相検出器（ＰＦＤ）４１及び４２の出力を重ねた結果であるＰＦＤ出力において、ハイレベルの期間が、１／４周期よりも長くなり、換言すれば、１周期３６０°に対する位相の進角量９０°に相当する期間よりも長くなる。このハイレベルの期間は、遅れた位相の進角量βに相当する。
【００８３】
この結果、チャージポンプ回路５１及び５２の出力を合成した結果であるチャージポンプ回路出力は、次第に低い値に下降して、本来の値１／２Ｖｄｄよりも、遅れた位相の進角量βに相当する値だけ低い値となる。従って、ＡＤＣ７の出力も本来の値“０” よりも遅れた位相の進角量βに相当する値だけ小さい値となり、加算器８の出力ＰＩｃｏｄｅ’は、ＰＩｃｏｄｅに、本来の位相の進角量の差９０°に相当する値を加算し、遅れた位相の進角量βに相当する値を減算した値となる。換言すれば、加算器８の出力ＰＩｃｏｄｅ’は、その時点の（進んでいる）位相を進める値とされる。
【００８４】
従って、ミキサ２２には、ミキサ２１に対して相対的に現時点での位相をより進めるような制御信号ＰＩｃｏｄｅ’が入力される。この結果、２個のミキサ２１及び２２の出力する４相のクロック信号ＣＬＫ１１、ＣＬＫ１２、ＣＬＫ１３及びＣＬＫ１４は、正しい位相の進角量の差である９０°に修正される。
【００８５】
以上の実施態様は、４相のクロック信号ＣＬＫ１１、ＣＬＫ１２、ＣＬＫ１３及びＣＬＫ１４において、正しい位相の進角量の差である９０°に維持する例であるが、維持される位相の進角量の差は９０°以外の値であっても良い。
【００８６】
例えば、信号の伝送路３００等の条件によっては、クロックのアップエッジとダウンエッジにより定まる期間において、その期間の中心で、換言すれば、エッジに対して９０°の進角量を有する信号に同期してデータを取込むことが最善ではない場合がある。この場合、むしろ９０°の進角量とは異なる進角量の信号に同期してデータを取込むほうが、正確にデータを取込むことができる場合がある。
【００８７】
この場合、例えば、第１のミキサ２１は、前述したように、第１の制御信号ＰＩｃｏｄｅに従って、位相の進角量αのクロック信号ＣＬＫ１１と、クロック信号ＣＬＫ１１に対して位相の進角量が１８０°であるクロック信号ＣＬＫ１３とを生成する。換言すれば、クロック信号ＣＬＫ１３の位相の進角量は、（α＋１８０°）である。
【００８８】
また、第２のミキサ２２は、第２の制御信号ＰＩｃｏｄｅ’に従って、クロック信号ＣＬＫ１１に対して位相の進角量が９０°に所定の進角量調整値ｘを加算又は減算した値であるクロック信号ＣＬＫ１２と、クロック信号ＣＬＫ１１に対して位相の進角量が２７０°に所定の進角量調整値ｘを加算又は減算した値であるクロック信号ＣＬＫ１４とを生成する。換言すれば、クロック信号ＣＬＫ１２の位相の進角量は（α＋９０°±ｘ）であり、クロック信号ＣＬＫ１４の位相の進角量は（α＋２７０°±ｘ）である。この場合、クロック信号ＣＬＫ１１及びＣＬＫ１３に対するクロック信号ＣＬＫ１２及びＣＬＫ１４の位相の進角量の差は（９０°±ｘ）である。
【００８９】
このために、第２の制御信号ＰＩｃｏｄｅ’を生成する過程で、第１の制御信号ＰＩｃｏｄｅに加算されるＡＤＣ７の出力するデジタル信号が、以下のように生成される。例えば、ＡＤＣ７は、第１のチャージポンプ回路５１から出力された第１の電圧信号と第２のチャージポンプ回路５２から出力された第２の電圧信号との合成信号と、第２の制御信号ＰＩｃｏｄｅ’における所定の進角量調整値ｘに相当する信号量を与える信号（以下、調整信号）とに基づいて生成された信号に基づいて、デジタル信号を生成する。
【００９０】
具体的には、ＡＤＣ７のコンパレータ７１及び７２に入力される電圧Ｒｅｆ１及びＲｅｆ２が可変とされる。従って、電圧Ｒｅｆ１及びＲｅｆ２は、調整信号を含む電圧信号である。換言すれば、電圧Ｒｅｆ１及びＲｅｆ２は、クロック信号ＣＬＫ１１及びＣＬＫ１３に対するクロック信号ＣＬＫ１２及びＣＬＫ１４の位相の進角量の差を９０°とする信号成分と、クロック信号ＣＬＫ１１及びＣＬＫ１３に対するクロック信号ＣＬＫ１２及びＣＬＫ１４の位相の進角量の差を進角量調整値ｘとする信号成分（調整信号の信号成分）との和又は差である。
【００９１】
例えば、電圧Ｒｅｆ１及びＲｅｆ２は、通常、進角量の差を９０°とする信号成分とされる。これが電圧Ｒｅｆ１及びＲｅｆ２のデフォルト値である。
【００９２】
そして、進角量の差を（９０°＋ｘ）とする場合には、電圧Ｒｅｆ１及びＲｅｆ２は、進角量の差を９０°とする信号成分と、進角量の差を進角量調整値ｘとする信号成分との和とされる。進角量の差を（９０°−ｘ）とする場合には、電圧Ｒｅｆ１及びＲｅｆ２は、進角量の差を９０°とする信号成分と、進角量の差を進角量調整値ｘとする信号成分との差とされる。
【００９３】
このために、例えば、抵抗Ｒ７３が可変抵抗とされる。可変抵抗Ｒ７３の値を変更することにより、電圧Ｒｅｆ１及びＲｅｆ２を変更することができる。可変抵抗Ｒ７３の制御信号は、例えば、ＬＳＩチップ２００の入力端子から入力され、制御信号の値を格納するレジスタにセットされる。可変抵抗Ｒ７３の制御信号の値は、例えば、ＬＳＩチップ１００とＬＳＩチップ２００との間におけるデータの伝送テストの結果に基づいて定められる。これにより、クロックのアップエッジとダウンエッジにより定まる期間において、その期間の中心ではなく、９０°の進角量とは異なる進角量の信号に同期してデータを取込むことにより、より正確にデータを取込むことができる。
【符号の説明】
【００９４】
１    セレクタ
６    ロウパスフィルタ（ＬＰＦ）
７    アナログデジタル変換器
８    加算器
２１、２２    ミキサ
３１、３２    出力バッファ回路
４１、４２    位相検出器（ＰＦＤ）
５１、５２    チャージポンプ回路
１００、２００    半導体集積回路装置（ＬＳＩチップ）
１０２    出力端子
２０１    入力端子
２０２    ＩＯマクロ
２０３    入力バッファ回路
２０４    データ出力回路
２０５    エッジ出力回路
２０６    ＰＬＬ
２０７    位相インタポレータ（ＰＩ）
２０８    処理回路
３００    伝送路
【図１】
2011024212.tif 000003
【図２】
2011024212.tif 000004
【図３】
2011024212.tif 000005
【図４】
2011024212.tif 000006
【図５】
2011024212.tif 000007
【図６】
2011024212.tif 000008
【図７】
2011024212.tif 000009
【図８】
2011024212.tif 000010
【図９】
2011024212.tif 000011
【国際調査報告】
2011024212.tif 000012
2011024212.tif 000013