(57)【要約】  本発明は、基材の一方の面上に、柱状の凸部が所定の間隔で２以上設けられた第一素子と、前記第一素子の隣接する凸部の間隙に嵌入可能な形状の凸部をその表面に有する第二素子とからなり、前記第一素子と前記第二素子の凸部同士を嵌合させることにより、前記第一素子と前記第二素子が接合可能であり、前記凸部の最大径が５００μｍ以下であり、光積層造形法を用いて前記凸部を形成することを含む、マイクロファスナーの製造方法に関する。本発明によれば、微細構造物を接合可能なマイクロファスナー、マイクロファスナーの製造方法、及びマイクロファスナー素子を提供できる。
2011086989.tif 000002
【特許請求の範囲】
【請求項１】
マイクロファスナーの製造方法であって、
光積層造形法を用いて柱状の凸部を形成することを含み、
前記マイクロファスナーは、基材の一方の面上に、前記柱状の凸部が所定の間隔で２以上設けられた第一素子と、前記第一素子の隣接する凸部の間隙に嵌入可能な形状の凸部をその表面に有する第二素子とからなり、
前記第一素子と前記第二素子の前記凸部同士を嵌合させることにより、前記第一素子と前記第二素子が接合可能であり、かつ、
前記凸部の最大径が５００μｍ以下である、マイクロファスナーの製造方法。
【請求項２】
前記光積層造形法を用いて前記凸部を形成することにおいて、
光積層造形法により造形した前記凸部の形状を、シリコン樹脂に転写して前記凸部の反転形状のキャビティーを有するシリコン製転写型を作製すること、及び、
前記シリコン製転写型の前記キャビティー内に光硬化性樹脂又は熱硬化性樹脂を充填して硬化させることにより、前記凸部を形成することをさらに含む、請求項１に記載のマイクロファスナーの製造方法。
【請求項３】
前記光積層造形法を用いて前記凸部を形成することにおいて、
光積層造形法により前記凸部形状の反転形状のキャビティーを有する母型を作製すること、及び、
前記母型の前記キャビティー内に無電解メッキにより金属を充填して、前記キャビティー内の金属に前記母型の形状を転写して前記凸部を形成することをさらに含む、請求項１に記載のマイクロファスナーの製造方法。
【請求項４】
前記基材の一方の面上に、レジストを塗布してレジスト層を形成すること、
光パターニングにより前記レジスト層の一部を除去して、前記基材の一部を露出させること、
前記基材の露出部に、光積層造形法により前記凸部を造形すること、
無電解メッキにより前記凸部の表面に金属皮膜を形成すること、及び、
前記基板上の前記レジスト層を除去すること、
を含む、請求項１に記載のマイクロファスナーの製造方法。
【請求項５】
請求項１又は２に記載の製造方法により形成した前記凸部の表面に、さらに無電解メッキにより金属皮膜を形成することを含むマイクロファスナーの製造方法。
【請求項６】
前記凸部は、その側面の一部に膨出部を有する請求項１〜５のいずれか一項に記載のマイクロファスナーの製造方法。
【請求項７】
前記基材の一方の面上に導電層を形成すること、及び、
前記導電層の上に前記凸部を形成することをさらに含む、請求項１〜６のいずれか一項に記載のマイクロファスナーの製造方法。
【請求項８】
前記第一素子と前記第二素子は、着脱可能である請求項１〜７のいずれか一項に記載のマイクロファスナーの製造方法。
【請求項９】
前記第一素子の凸部と、前記第二素子の凸部は、同一形状である請求項１〜８のいずれか一項に記載のマイクロファスナーの製造方法。
【請求項１０】
基材の一方の面上に、側面の一部に膨出部を有する柱状の凸部が、所定の間隔で２以上設けられた第一素子と、前記第一素子の隣接する凸部の間隙に嵌入可能な形状の凸部をその表面に有する第二素子が、前記第一素子の隣接する凸部の間隙に、前記第二素子の凸部を嵌合させることにより接合可能であり、かつ、
前記凸部の最大径が５００μｍ以下であるマイクロファスナー。
【請求項１１】
前記凸部は、光積層造形法を用いて形成されている請求項１０に記載のマイクロファスナー。
【請求項１２】
前記凸部は、樹脂製である請求項１０又は１１に記載のマイクロファスナー。
【請求項１３】
前記凸部は、少なくともその表面が金属製である請求項１０又は１１に記載のマイクロファスナー。
【請求項１４】
前記基材の一方の面上に形成された導電層の上に前記凸部が設けられている請求項１０〜１３いずれか一項に記載のマイクロファスナー。
【請求項１５】
前記第一素子と前記第二素子は、着脱可能である請求項１０〜１４のいずれか一項に記載のマイクロファスナー。
【請求項１６】
マイクロファスナーを構成するマイクロファスナー素子であって、
基材の一方の面上に、側面の一部に膨出部を有する柱状の凸部が１つ以上形成された第二素子と、
他の２以上の凸部をその表面に有する第一素子とを有し、
前記第一素子と前記第二素子が嵌合可能であり、かつ、
前記凸部の最大径が５００μｍ以下であるマイクロファスナー素子。
【請求項１７】
前記凸部は、光積層造形法を用いて形成されている請求項１６に記載のマイクロファスナー素子。
【請求項１８】
前記凸部は、樹脂製である請求項１６又は１７に記載のマイクロファスナー素子。
【請求項１９】
前記凸部は、少なくともその表面が金属製である請求項１６又は１７に記載のマイクロファスナー素子。
【請求項２０】
前記基材の一方の面上に形成された導電層の上に前記凸部が設けられている請求項１６〜１９のいずれか一項に記載のマイクロファスナー素子。
【請求項２１】
前記第一素子と前記第二素子は、着脱可能である請求項１６〜２０のいずれか一項に記載のマイクロファスナー素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロファスナー、マイクロファスナーの製造方法、及びマイクロファスナー素子に関する。
本願は、２０１０年１月１４日に日本に出願された特願２０１０−００５８０９号に基づき優先権を主張し、その内容をここに援用する。
【背景技術】
【０００２】
近年、半導体やＭＥＭＳ（マイクロ・エレクトロニクス・メカニカル・システム：微細電子−機械装置）の分野で高機能化のための高集積化や複合化が行われ、小型化及び高性能化のため３次元集積化が盛んに行われている。特に、ＭＥＭＳにおいて多機能化が要求されるようになり、ＭＥＭＳ／ＭＥＭＳの高集積化技術が開発されている。また、ウェハ状態のままで一括パッケージを行う技術であるウェハレベルパッケージング（ＷＬＰ）による超小型デバイスも実用化されつつある。
一方、従来からある単機能のＭＥＭＳは、大量生産されるようになり、歩留まりも向上して安価に供給されるようになった。そこで、この単機能ＭＥＭＳを積層及び接合して集積化する方法も、ＭＥＭＳ／ＭＥＭＳの高集積化の１つの方法として考えられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２０４８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、携帯電話やゲーム機等のモバイル機器において、多数のＭＥＭＳを積層して集積する場合、その接合部の厚さはできるだけ小さくする必要があるが、微細なＭＥＭＳを接合するのに好適な接合素子が見当たらないのが現状である。
また、単機能ＭＥＭＳを重ねて多機能ＭＥＭＳを構成する場合、１つの単機能ＭＥＭＳに不具合が発生した場合、その不具合部のみを取り外して正常なものに交換できるように着脱自在の接合素子も好ましいものと考えられる。しかしながら、着脱自在の接合素子としては、ネジ、フック、ホック及びファスナー等が知られているが、微細形状のＭＥＭＳ等の接合に適する大きさの接合素子は見当たらない。
さらに、ウェハレベルパッケージング等において、重ねたウェハの導通をとるため、円錐形のバンプを用いる試みもなされている。しかしながら、円錐形のバンプを用いる従来公知の技術においては、ウェハの導通はとれるものの、単に押し当てて接合しているだけであり、ＭＥＭＳ等を接合したり外したりする機能はない。また、現状の面ファスナーはプラスチック製であり、導通性等の機能は有さなかった（例えば、特許文献１参照）。【０００５】
本発明は、このような従来の実情に鑑みてなされたものであり、ＭＥＭＳ等の微細構造物を接合可能なマイクロファスナー、マイクロファスナーの製造方法、及びマイクロファスナー素子を提供することを第１の目的とする。また、本発明は、微細構造物を接合可能であり、かつ、導電性を有し、微細構造物へ導通可能なマイクロファスナー、マイクロファスナーの製造方法、及びマイクロファスナー素子を提供することを第２の目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明は以下の態様を有する。
（１）マイクロファスナーの製造方法であって、光積層造形法を用いて柱状の凸部を形成することを含み、前記マイクロファスナーは、基材の一方の面上に、前記柱状の凸部が所定の間隔で２以上設けられた第一素子と、前記第一素子の隣接する凸部の間隙に嵌入可能な形状の凸部をその表面に有する第二素子とからなり、前記第一素子と前記第二素子の前記凸部同士を嵌合させることにより、前記第一素子と前記第二素子が接合可能であり、かつ、前記凸部の最大径が５００μｍ以下である、マイクロファスナーの製造方法。
（２）前記光積層造形法を用いて前記凸部を形成することにおいて、光積層造形法により造形した前記凸部の形状を、シリコン樹脂に転写して前記凸部の反転形状のキャビティーを有するシリコン製転写型を作製すること、及び、前記シリコン製転写型の前記キャビティー内に光硬化性樹脂又は熱硬化性樹脂を充填して硬化させることにより、前記凸部を形成することをさらに含む、（１）記載のマイクロファスナーの製造方法。
（３）前記光積層造形法を用いて前記凸部を形成することにおいて、光積層造形法により前記凸部形状の反転形状のキャビティーを有する母型を作製すること、及び、前記母型の前記キャビティー内に無電解メッキにより金属を充填して、前記キャビティー内の金属に前記母型の形状を転写して前記凸部を形成することをさらに含む、（１）に記載のマイクロファスナーの製造方法。
（４）前記基材の一方の面上に、レジストを塗布してレジスト層を形成すること、光パターニングにより前記レジスト層の一部を除去して、前記基材の一部を露出させること、前記基材の露出部に、光積層造形法により前記凸部を造形すること、無電解メッキにより前記凸部の表面に金属皮膜を形成すること、及び、前記基板上の前記レジスト層を除去することを含む、（１）に記載のマイクロファスナーの製造方法。
（５）（１）又は（２）に記載の製造方法により形成した前記凸部の表面に、さらに無電解メッキにより金属皮膜を形成することを含むマイクロファスナーの製造方法。
（６）前記凸部は、その側面の一部に膨出部を有する（１）〜（５）のいずれか一項に記載のマイクロファスナーの製造方法。
（７）前記基材の一方の面上に導電層を形成すること、及び、前記導電層の上に前記凸部を形成することをさらに含む、（１）〜（６）のいずれか一項に記載のマイクロファスナーの製造方法。
（８）前記第一素子と前記第二素子は、着脱可能である（１）〜（７）のいずれか一項に記載のマイクロファスナーの製造方法。
（９）前記第一素子の凸部と、前記第二素子の凸部は、同一形状である（１）〜（８）のいずれか一項に記載のマイクロファスナーの製造方法。【０００７】
（１０）基材の一方の面上に、側面の一部に膨出部を有する柱状の凸部が、所定の間隔で２以上設けられた第一素子と、前記第一素子の隣接する凸部の間隙に嵌入可能な形状の凸部をその表面に有する第二素子が、前記第一素子の隣接する凸部の間隙に、前記第二素子の凸部を嵌合させることにより接合可能であり、かつ、前記凸部の最大径が５００μｍ以下であるマイクロファスナー。
（１１）前記凸部は、光積層造形法を用いて形成された（１０）に記載のマイクロファスナー。
（１２）前記凸部は、樹脂製である（１０）又は（１１）に記載のマイクロファスナー。
（１３）前記凸部は、少なくともその表面が金属製である（１０）又は（１１）に記載のマイクロファスナー。
（１４）前記基材の一方の面上に形成された導電層の上に前記凸部が設けられている（１０）〜（１３）いずれか一項に記載のマイクロファスナー。
（１５）前記第一素子と前記第二素子は、着脱可能である（１０）〜（１４）のいずれか一項に記載のマイクロファスナー。【０００８】
（１６）マイクロファスナーを構成するマイクロファスナー素子であって、基材の一方の面上に、側面の一部に膨出部を有する柱状の凸部が１つ以上形成された第二素子と、他の２以上の凸部をその表面に有する第一素子とを有し、前記第一素子と前記第二素子が嵌合可能であり、かつ、前記凸部の最大径が５００μｍ以下であるマイクロファスナー素子。
（１７）前記凸部は、光積層造形法を用いて形成された（１６）に記載のマイクロファスナー素子。
（１８）前記凸部は、樹脂製である（１６）又は（１７）に記載のマイクロファスナー素子。
（１９）前記凸部は、少なくともその表面が金属製である（１６）又は（１７）に記載のマイクロファスナー素子。
（２０）前記基材の一方の面上に形成された導電層の上に前記凸部が設けられている（１６）〜（１９）のいずれか一項に記載のマイクロファスナー素子。
（２１）前記第一素子と前記第二素子は、着脱可能であることを特徴とする（１６）〜（２０）のいずれか一項に記載のマイクロファスナー素子。【０００９】
（２２）マイクロファスナーの製造方法であって、光積層造形法を用いて前記凸部を、その最大径が５００μｍ以下となるように、形成すること、前記光積層造形法により造形した前記凸部の形状を、シリコン樹脂に転写して前記凸部の反転形状のキャビティーを有するシリコン製転写型を作製すること、前記シリコン製転写型の前記キャビティー内に光硬化性樹脂又は熱硬化性樹脂を充填して硬化させることにより、前記凸部を形成すること、及び、前記マイクロファスナーは、基材の一方の面上に、前記柱状の凸部が所定の間隔で２以上設けられた第一素子と、前記第一素子の隣接する凸部の間隙に嵌入可能な形状の凸部をその表面に有する第二素子とからなり、前記第一素子と前記第二素子の前記凸部同士を嵌合させることにより、前記第一素子と前記第二素子が接合可能であり、前記凸部の最大径が５００μｍ以下であり、かつ、前記第一素子の凸部と、前記第二素子の凸部は、同一形状である、請求項１〜９のいずれか一項に記載のマイクロファスナーの製造方法。
（２３）前記凸部の表面に、前記凸部の最大径が５００μｍ以下になるように、無電解メッキにより金属皮膜を形成することをさらに含む、（２２）に記載のマイクロファスナーの製造方法。
（２４）前記基材の一方の面上に、レジストを塗布してレジスト層を形成すること、光パターニングにより前記レジスト層の一部を除去して、前記基材の一部を露出させること、前記基材の露出部に、光積層造形法により前記凸部を造形すること、前記凸部の表面に、前記凸部の最大径が５００μｍ以下になるように、無電解メッキにより金属皮膜を形成すること、及び、前記基板上の前記レジスト層を除去することを含む、（４）に記載のマイクロファスナーの製造方法。
（２５）前記光積層造形法は、予め設定された成形断面データに相応してレーザー光を走査すること、前記レーザー光を光重合性樹脂に照射すること、前記光重合性樹脂を重合及び硬化させること、及び重合体層を形成することを含む、（２２）〜（２４）のいずれか一項に記載のマイクロファスナーの製造方法。【００１０】
（２６）基材の一方の面上に、側面の一部に膨出部を有する柱状の凸部が、所定の間隔で２以上設けられた第一素子と、前記第一素子の隣接する凸部の間隙に嵌入可能な形状の凸部をその表面に有する第二素子が、前記第一素子の隣接する凸部の間隙に、前記第二素子の凸部を嵌合させることにより接合されており、前記凸部の最大径が５００μｍ以下であり、前記凸部は、光積層造形法を用いて形成されており、前記凸部は、樹脂製であり、かつ、前記凸部は、少なくともその表面が金属製である、（１０）〜（１５）のいずれか一項に記載のマイクロファスナー。
（２７）前記光積層造形法は、予め設定された成形断面データに相応してレーザー光を走査すること、前記レーザー光を光重合性樹脂に照射すること、前記光重合性樹脂を重合及び硬化させること、及び重合体層を形成することを含む、（２６）に記載のマイクロファスナー。【００１１】
（２８）マイクロファスナーを構成するマイクロファスナー素子であって、基材の一方の面上に、側面の一部に膨出部を有する柱状の凸部が１つ以上形成された第二素子と、他の２以上の凸部をその表面に有する第一素子とを有し、前記第一素子と前記第二素子が嵌合可能であり、前記凸部の最大径が５００μｍ以下であり、前記凸部は、光積層造形法を用いて形成されており、前記凸部は、樹脂製であり、かつ、前記凸部は、少なくともその表面が金属製である、（１６）〜（２１）のいずれか一項に記載のマイクロファスナー素子。
（２９）前記光積層造形法は、予め設定された成形断面データに相応してレーザー光を走査すること、前記レーザー光を光重合性樹脂に照射すること、前記光重合性樹脂を重合及び硬化させること、及び重合体層を形成することを含む、（２８）に記載のマイクロファスナー素子。
【発明の効果】
【００１２】
本発明のマイクロファスナーは、マイクロオーダーの凸部を有する第一素子と第二素子の凸部同士を嵌合し、接合構造とすることが可能であるため、第一素子と第二素子に、半導体チップやＭＥＭＳ等の微小構造体を一体化させることにより、第一素子１０と第二素子２０を嵌合させて、２以上の微小構造体を接合及び積層させることが可能となる。また、本発明のマイクロファスナーは、着脱可能であるので、ＭＥＭＳ等の三次元集積等において、一部のＭＥＭＳに不具合が発生した場合にも、当該ＭＥＭＳのみを交換することが可能となる。
本発明のマイクロファスナーは、第一素子の凸部及び第二素子の凸部の少なくともその表面が金属製である構成とすることにより、第一素子と第二素子を半導体チップやＭＥＭＳ等の導電層（電極配線）上に設け、第一素子と第二素子の凸部同士を互いに嵌合させることにより、半導体チップやＭＥＭＳ等を接合、積層させると共に、２以上の積層チップを導通させることが可能となる。
本発明のマイクロファスナーの製造方法は、マイクロオーダーの微小構造の凸部の形成に光積層造形法を採用したことにより、半導体チップやＭＥＭＳ等の接合及び積層に使用可能であり、且つ着脱可能なマイクロファスナーを製造することが可能となる。
本発明のマイクロファスナーの製造方法は、光積層造形法と金属メッキ法を組み合わせることにより、半導体チップやＭＥＭＳ等の基材上に設けられた導電層（配線基板）上に直接、その表面の少なくとも一部が金属製である凸部を形成することが可能となる。したがって、半導体チップやＭＥＭＳ等を接合及び積層させると共に、２以上の積層チップを導通させることが可能なマイクロファスナーを提供することが可能となる。
本発明のマイクロファスナー素子は、上記本発明のマイクロファスナーを構成する第一素子又は第二素子であり、マイクロオーダーの凸部を有し、他の２以上の凸部を有する素子と嵌合可能であるため、半導体チップやＭＥＭＳ等の微小構造体を接合及び積層させることが可能なマイクロファスナーの構成部材として有用である。
【図面の簡単な説明】
【００１３】
【図１Ａ】第１実施形態に係るマイクロファスナーの凸部の一例を示す図である。
【図１Ｂ】第１実施形態に係るマイクロファスナーの凸部の他の例を示す図である。
【図２Ａ】第１実施形態に係るマイクロファスナーの第二素子の一例を示す斜視図である。
【図２Ｂ】第１実施形態に係るマイクロファスナーの第一素子の一例を示す斜視図である。
【図２Ｃ】図２Ａに示す第二素子の平面図である。
【図２Ｄ】図２Ｂに示す第一素子の平面図である。
【図２Ｅ】図２Ｄに示す第一素子のＡ−Ａ断面図である。
【図２Ｆ】図２Ｄに示す第一素子のＢ−Ｂ断面図である。
【図３Ａ】第１実施形態に係るマイクロファスナーの着脱の様子を説明する図である。
【図３Ｂ】第１実施形態に係るマイクロファスナーの着脱の様子を説明する図である。
【図３Ｃ】第２実施形態に係るマイクロファスナーの接合構造における導通の様子を説明する図である。
【図４】第１実施形態に係るマイクロファスナーの第一素子の一例を示す斜視図である。
【図５】第１実施形態に係るマイクロファスナーの第一素子の他の例を示す斜視図である。
【図６Ａ】本発明に係るマイクロファスナーの使用例の一例を示す概略図である。
【図６Ｂ】図６Ａの領域Ｋの拡大図である。
【図７Ａ】光積層造形法の工程を示す概略斜視図である。
【図７Ｂ】光積層造形法の工程を示す概略斜視図である。
【図７Ｃ】光積層造形法の工程を示す概略斜視図である。
【図８Ａ】第２実施形態に係るマイクロファスナーの製造方法の工程を示す概略断面図である。
【図８Ｂ】第２実施形態に係るマイクロファスナーの製造方法の工程を示す概略断面図である。
【図８Ｃ】第２実施形態に係るマイクロファスナーの製造方法の工程を示す概略断面図である。
【図８Ｄ】第２実施形態に係るマイクロファスナーの製造方法の工程を示す概略断面図である。
【図８Ｅ】第２実施形態に係るマイクロファスナーの製造方法の工程を示す概略断面図である。
【図８Ｆ】第２実施形態に係るマイクロファスナーの製造方法の工程を示す概略断面図である。
【図９Ａ】第３実施形態に係るマイクロファスナーの製造方法の工程を示す概略図である。
【図９Ｂ】第３実施形態に係るマイクロファスナーの製造方法の工程を示す概略図である。
【図９Ｃ】第３実施形態に係るマイクロファスナーの製造方法の工程を示す概略図である。
【図９Ｄ】第３実施形態に係るマイクロファスナーの製造方法の工程を示す概略図である。
【図９Ｅ】第３実施形態に係るマイクロファスナーの製造方法の工程を示す概略図である。
【図９Ｆ】第３実施形態に係るマイクロファスナーの製造方法の工程を示す概略図である。
【図９Ｇ】第３実施形態に係るマイクロファスナーの製造方法の工程を示す概略図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係るマイクロファスナーとその製造方法の一実施形態を図面に基づいて説明する。なお、以下の各実施形態において説明する構造は本発明に係る例示であり、これらの構造に本発明が制約されるものではない。
【００１５】
＜第１実施形態＞
「マイクロファスナー」
本実施形態に係るマイクロファスナーの一例について、図１Ａ〜図３Ｃに基づいて説明する。
本実施形態に係るマイクロファスナーＭＦは、図３Ａ及び図３Ｂに示す如く、基材１１の一方の面上に、柱状の凸部１２が一定の間隔で設けられた第一素子１０と、第一素子１０の隣接する凸部１２の間隙に嵌入可能な形状の凸部２２を基材２１の表面に有する第二素子２０とからなり、第一素子１０と第二素子２０の凸部１２及び凸部２２同士を嵌合させることにより、第一素子１０と第二素子２０を接合可能であり、凸部１２の最大径が５００μｍ以下であることを特徴とする。マイクロファスナーＭＦは、凸部１２及び凸部２２が樹脂製であり、図３Ｂに示す如く、第一素子１０の隣接する凸部１２の間隙に、第二素子２０の凸部２２を嵌合させ、樹脂製の凸部１２及び凸部２２の接触面の弾性力により、嵌合構造を保持することができる。さらに、本実施形態のマイクロファスナーＭＦは、樹脂製の凸部１２及び凸部２２の弾性力により嵌合構造が保持される為、嵌合時と逆方向に力を加えることにより、第二素子２０と第一素子１０との嵌合を解いて、図３Ａの状態に戻すことが可能である（着脱可能である）。
【００１６】
第一素子１０の基材１１及び第二素子２０の基材２１は、凸部１２及び凸部２２を立設可能であれば特に限定されることはなく、樹脂製、金属製及びセラミックス製等、適宜選択することができる。
【００１７】
図２Ｂは、本実施形態に係るマイクロファスナーＭＦの第一素子１０の一例を示す斜視図である。本実施形態の第一素子１０は、図２Ｂに示す如く、基材１１の一方の面上に、柱状の凸部１２が一定の間隔で２以上設けられた構成となっている。
本実施形態において、凸部１２及び凸部２２は樹脂製、またはその表面の少なくとも一部が金属製である。凸部１２を構成する樹脂としては、熱硬化性樹脂及び光硬化性樹脂等、構造体の形成に使用することのできるものであれば特に限定されず、その用途や後述する製造方法等により適宜選択することができる。
【００１８】
図１Ａは、第一素子１０の凸部１２の一例を示す概略図である。本実施形態において、凸部１２は、円柱状部１２Ｐの壁面に膨出部１２Ｓを有する構造となっている。凸部１２の最大径Ｗ２（すなわち、膨出部１２Ｓの径）は、凸部１２の最小径Ｗ１（すなわち、円柱状部１２Ｐの径）の１．０〜２．０倍であることが好ましく、１．３〜１．７倍であることがより好ましい。凸部１２の最大径Ｗ２が最小径Ｗ１の１．２倍以下の場合、第一素子１０と第二素子２０を嵌合させた時の接合強度が不十分となる可能性がある。一方、凸部１２の最大径Ｗ２が最小径Ｗ１の２倍を超える場合、基材１１上の凸部１２の立設密度が低くなるため、第一素子１０と第二素子２０を嵌合させた時の単位面積当たりの接合強度が弱くなり、且つ、第一素子１０と第二素子２０の着脱時に大きな力が必要となり、マイクロファスナーＭＦ自体の破損を招く可能性がある。具体的には、凸部１２の最大径Ｗ２は、１〜５００μｍが好ましく、２〜３００μｍがより好ましく、１０〜２６０μｍがさらに好ましい。このような範囲の最大径Ｗ２とすることにより、第一素子１０と第二素子２０との嵌合時の接合強度が良好となる。また、凸部１２の最小径Ｗ１は０．８３〜２５０μｍが好ましく、８.３〜２００μｍがより好ましい。このような範囲の最小径Ｗ１とすることにより、第一素子１０と第二素子２０との嵌合時の接合強度が良好となる。
【００１９】
凸部１２の高さＨ１は、２〜１０００μｍが好ましく、７.５〜７００μｍがより好ましく、１０〜２５０μｍがさらに好ましい。凸部１２の高さＨ１が前記範囲より外れる場合、第一素子１０と第二素子２０の嵌合時の接合強度が不十分となる可能性がある。
凸部１２の膨出部１２Ｓは、基材１１から高さＨ３の位置に最大膨出部１２ＳＡが設けられた構造となっている。凸部１２において、最大膨出部１２ＳＡの位置は特に限定されるものではないが、凸部１２の高さＨ１に対する最大膨出部１２ＳＡの高さＨ３の割合であるＨ３／Ｈ１が０．５〜１．０であることが好ましく、０．５〜０．９であることがより好ましい。このような範囲となるように最大膨出部１２ＳＡを設けることにより、第一素子１０と第二素子２０との嵌合時の接合強度が良好となる。
【００２０】
図１Ａでは、幅Ｗ２、高さＨ２のそろばん玉形状の膨出部、すなわち凸部の側方からの投影図が幅Ｗ２、高さＨ２の六角形である部分、１２Ｓが設けられた凸部１２の形状を例示したが、本実施形態はこれに限定されない。凸部１２の膨出部１２Ｓの形状は、第一素子１０の凸部１２と、第二素子２０の凸部２２とを互いに嵌合させることができるものであればよい。例えば、図１Ｂに示すように柱状部１２Ｐ１と膨出部１２Ｓ１が一体となったビア樽形状や、膨出部１２Ｓが柱状部１２Ｐの上部に設けられたマッシュルーム形状等が挙げられる。なお、本実施形態においては、凸部１２が膨出部１２Ｓを有していなくてもよい。この場合、第一素子１０の基材１１上に凸部１２を密に設け、且つ第二素子２０の基材２１上に凸部２２を密に設ける構成とすることにより、凸部１２と凸部２２は互いの弾性力及び摩擦力により嵌合構造を保持することが可能となる。
【００２１】
図２Ｄは本実施形態に係るマイクロファスナーの第一素子１０の平面図であり、図２Ｅは図２Ｄに示す第一素子１０のＡ−Ａ断面図であり、図２Ｆは図２Ｄに示す第一素子１０のＢ−Ｂ断面図である。
図２Ｄ及び図２Ｅに示す如く、第一素子１０において、２以上の凸部１２は基板１１の一方の面上に、所定の間隔で立設されている。凸部１２ａ、凸部１２ｂ及び凸部１２ｃは、それぞれ、各凸部中心間距離（各柱状部１２Ｐの中心間距離）ｄ１、及び最大膨出部１２ＳＡ間の距離ｄ２となるように立設されている。凸部１２ａと凸部１２ｄとは最大膨出部１２ＳＡ間の距離ｄ３で立設されており、距離ｄ２と距離ｄ３は同一でも異なっていてもよいが、ほぼ同一であることが好ましい。また、図２Ｄ及び図２Ｆに示す如く、凸部１２ｂと凸部１２ｄとは、柱状部１２Ｐ間の距離ｄ６、及び最大膨出部１２ＳＡ間の距離ｄ４で立設されている。なお、本実施形態においては、凸部１２ａ、凸部１２ｂ及び凸部１２ｃが、それぞれ柱状部１２Ｐ間の距離ｄ１、及び最大膨出部１２ＳＡ間の距離ｄ２となるように、一定の間隔で規則的に立設されている例を示しているが、本発明はこれに限定されない。第二素子２０の凸部２２が、第一素子１０の２以上の凸部１２の間隙に嵌入可能な配置であればよく、凸部１２ａと凸部１２ｂとの距離、及び凸部１２ｂと凸部１２ｃとの距離は異なっていてもよい。
【００２２】
図２Ａは、本実施形態に係るマイクロファスナーＭＦの第二素子２０の一例を示す斜視図であり、図２Ｃはその平面図である。
本実施形態の第二素子２０は、図２Ａ及び図２Ｃに示す如く、基材２１の一方の面上に、凸部２２が設けられた構造となっており、凸部２２は、第一素子１０の隣接する凸部１２の間隙に嵌入可能な形状となっている。凸部２２の形状は、図２Ｄに示す第一素子１０の２以上の隣接する凸部１２ａ、１２ｂ、１２ｄ及び１２ｅにより形成される間隙１３に嵌入可能な形状であれば特に限定されない。第二素子２０の基材２１上に立設される凸部２２の数や配置は特に限定されないが、２以上の凸部２２が第一素子１０の２以上の間隙１３に嵌入可能となるような数及び隣接する凸部２２との距離ｄ５となっていればよい。
凸部２２の最大径Ｗ２１；凸部２２の最小径Ｗ１１；間隙１３の対角に位置する、凸部１２ｂと凸部１２ｄの最大膨出部１２ＳＡ間の距離（凸部１２ｂ−凸部１２ｄ間の最小距離）ｄ４；及び凸部１２ｂと凸部１２ｄの柱状部１２Ｐ間の距離（凸部１２ｂ−凸部１２ｄ間の最大距離）ｄ６が、Ｗ１１≦ｄ４＜Ｗ２１≦ｄ６の関係を満たしていれば、第一素子１０の凸部１２ａ、１２ｂ、１２ｄ及び１２ｅにより形成される間隙１３に第二素子２０の凸部２２を嵌入させて嵌合することが可能である。即ち、凸部２２の最大径Ｗ２１は、凸部１２ｂ−凸部１２ｄ間の最大距離ｄ６以下で、且つ、凸部１２ｂ−凸部１２ｄ間の最小距離ｄ４よりも大きく設定される。ここで、第二素子２０の凸部２２の最大径Ｗ１２は、凸部１２の最大膨出部１２ＳＡ間距離ｄ４よりもより大きく設定されるが、凸部１２及び凸部２２は弾性を有するため、第二素子の凸部２２は第一素子１０の間隙１３に嵌入可能である。さらに、嵌入後の凸部２２の膨出部は、凸部２２の最大径Ｗ２１が凸部１２の最大膨出部１２ＳＡ間距離ｄ４よりもより大きいため、間隙１３内に固定される。これにより、第一素子１０と第二素子２０との嵌合構造が保持される。なお、凸部２２の最大径Ｗ２１が凸部１２ｂ−凸部１２ｄ間の最小距離ｄ４よりも大きく、図３Ａ及び図３Ｂに示す如く、第一素子１０と第二素子２０とを上下方向（各基材に対して鉛直方向）から嵌合させることが難しい場合は、第一素子１０の間隙１３に、斜め方向（第一素子１０の凸部１２の立設方向に対して傾いた方向）から第二素子２０の凸部２２を嵌入させた後に、第一素子１０と第二素子２０の各基材が平行になるようにすればよい。また、上記の関係の他に、Ｗ１１≦ｄ４で、且つ、ｄ２（および／またはｄ３）＜Ｗ２１≦ｄ４の関係となるように第一素子１０の２以上の凸部１２及び第二素子２０の凸部２２を設置することでも、第一素子１０と第二素子２０とを嵌合させることが可能である。この場合、第二素子２０の凸部２２の最大径Ｗ２１は凸部１２ｂ−凸部１２ｄ間の最小距離ｄ４よりも小さい。しかし、第二素子２０の凸部２２を間隙１３に挿入した後に第二素子２０をスライドさせて、第一素子１０の隣接する凸部１２ａと凸部１２ｂとの間に系止する状態で、第一素子１０と第二素子２０の接合構造を保持させることが可能である。
【００２３】
第二素子２０の凸部２２の好ましい形状としては、上述した第一素子１０の凸部１２と同様の形状が挙げられる。中でも、第二素子２０の凸部２２の形状と、第一素子１０の凸部１２の形状は、ほぼ同一であることが好ましい。凸部２２と凸部１２を同一形状とすることにより、第一素子１０と第二素子２０の嵌合時の接合強度を良好にすると共に、マイクロファスナーＭＦの製造工程を簡略化し、低コストのマイクロファスナーを提供することが可能となる。
【００２４】
本実施形態に係るマイクロファスナーＭＦにおいては、上述したような構造の第一素子１０及び第二素子２０を有する構成とすることにより、第一素子１０の２以上の間隙１３（図２Ｄでは４個）に、第二素子２０の凸部２２ａ、２２ｂ、２２ｃ及び２２ｄを嵌合させることにより、図３Ｂに示す嵌合構造となることが可能となる。したがって、本実施形態に係るマイクロファスナーＭＦの第一素子１０の凸部１２が設けられた面とは同一の面（一方の面）又は反対側の面（他方の面）と、第二素子２０の凸部２２が設けられた面とは同一の面（一方の面）又は反対側の面（他方の面）とに、それぞれ、半導体チップやＭＥＭＳ等の微小構造体を接着剤等により接着させることにより、積層させることが可能となる。或いは、第一素子１０の基材１１を一方のＭＥＭＳの基板とし、第二素子２０の基材２１を他方のＭＥＭＳの基板とすれば、第一素子１０と第二素子２０を嵌合させて、ＭＥＭＳ等の２以上の微小構造体を接合し、積層させることが可能となる。また、本実施形態のマイクロファスナーＭＦは、着脱可能であるので、ＭＥＭＳ等の三次元集積等において、一部のＭＥＭＳに不具合が発生した場合にも、当該ＭＥＭＳのみを交換することが可能となる。
【００２５】
なお、本実施形態においては、第一素子１０の凸部１２が９個、第二素子２０の凸部２２が４個設けられた例を例示したが、本実施形態はこれに限定されず、図４及び図５に示す如く、凸部１２及び凸部２２の数、及び配置等を適宜変更することができる。
【００２６】
「マイクロファスナーの製造方法」
次に、本実施形態に係るマイクロファスナーＭＦの製造方法について図面に基づいて説明する。
本実施形態に係るマイクロファスナーＭＦは、光積層造形法を用いて、第一素子１０の凸部１２及び第二素子２０の凸部２２を形成することを特徴とする。なお、本実施形態のマイクロファスナーＭＦにおいては、第一素子１０及び第二素子２０は同様の部材及び製造方法で製造することができるため、以下の説明においては、第一素子１０の製造方法を例示するが、第二素子２０も同様の方法で製造することができる。
【００２７】
図７Ａ〜図７Ｃは、光積層造形法の工程を説明するための概略斜視図である。
図７Ａ〜図７Ｃに示す積層方式の光造形法（光積層造形法）では、段階的に昇降可能な昇降ステージ１０４が用いられ、光重合性樹脂の硬化体１０５が、段階的に積層される。以下、光積層造形法について説明する。
【００２８】
光積層造形法は、予め設定された成形断面データに相応してレーザー光１０２を走査すること、レーザー光１０２を光重合性樹脂に照射すること、光重合性樹脂を重合及び硬化させること、及び重合体層を形成すること、からなる造形法である。
この造形法により第１層を造形した後、第１層と同様の方法で、第１層の上に第２層が造形される。この工程を繰り返すことにより、光重合体１０５が造形される。以下、より具体的な光積層造形法について説明する。
【００２９】
光重合性樹脂原料の浴１０１が、容器（不図示）内に収容される。図７Ａに示す如く、昇降ステージ１０４のプラットフォーム（テーブル）が浴１０１内に浸漬される。プラットフォームの上面と浴１０１の液面との間には、比較的薄い光重合性樹脂原料の液層が形成される。紫外レーザー光の光源を有するレーザーシステム（図示せず）が、レーザー光１０２を浴１０１の光重合性樹脂原料に照射する。レーザーシステムは、紫外レーザー光１０２を浴１０１の表層部分に集光し、予め設定された成形断面データに相応してレーザー光１０２を走査する。液面及び昇降ステージ１０４の間の液状樹脂原料は、焦点１０３の変移に従って順次重合及び硬化し、所定厚の重合体層を形成する。焦点１０３の位置は、浴１０１の表層近傍でレーザーシステムの制御下に移動し、所望の三次元構造を有する光重合体がプラットフォーム上に造形される。
【００３０】
次いで、昇降ステージ１０４の駆動装置は、昇降ステージ１０４のプラットフォームを一層分だけ降下させる。レーザーシステムは、第１層と同様、レーザー光１０２を走査し、第２層の光重合体層が、レーザーシステムの制御下に第１層の上に造形される。
【００３１】
以後、図７Ｂ及び図７Ｃに示す如く、このような操作が繰返し実行され、光重合体１０５が造形される。全層の硬化が所望の如く完了した後、プラットフォームが最上段まで引き上げられ、造形後の硬化体１０５が浴１０１から取り出される。硬化体１０５は、未重合樹脂原料を除去すべく、エタノール等の溶剤で洗浄される。
このようにして光積層造形法を行うことにより、所望の光重合体が、本実施形態の凸部１２として造形される。
【００３２】
凸部１２は、光積層造形法により造形した光重合体をそのまま用いても良いが、光積層造形法に用いられる樹脂は長期の耐久性が劣る場合があるため、必要に応じて長期耐久性の高い樹脂製としてもよい。
凸部１２を他の樹脂製とする方法の一例について説明する。まず、光積層造形法により造形した凸部１２を、凸部１２を収容可能な容器に設置したところに、シリコン樹脂を注入する。その後、シリコン樹脂が注入された容器を高速で回転させて、その遠心力により凸部１２の細部までシリコン樹脂を行渡らせる。本実施形態に係るマイクロファスナーＭＦの凸部１２はマイクロオーダーの微小構造であるため、この様に遠心力によりシリコン樹脂充填を行うことが好ましい。シリコン樹脂の充填後、シリコン樹脂を室温で静置するなどの方法により硬化させた後、硬化したシリコン樹脂から光積層造形法により造形された凸部１２および容器を剥離させることにより、凸部１２の反転形状のキャビティー（空洞）を有するシリコン製転写型を作製する。次に、作製したシリコン製転写型のキャビティー中に、光硬化性樹脂や熱硬化性樹脂等の樹脂を充填及び硬化させて離型することにより、光積層造形法により造形された凸部１２と同一形状の凸部を作製することができる。シリコン製転写型のキャビティー内に充填する樹脂が光硬化性樹脂の場合は、光照射による硬化速度が速いので、作業の効率を上げることができる。また、シリコン製転写型のキャビティー内に充填する樹脂が熱硬化性樹脂の場合は、無機の充填剤（フィラー）を入れて強度を高めることができる。このような方法により作製したシリコン製転写型は繰り返し使用することが可能であるため、凸部１２を多数複製可能であり、製造コストを低下させることができる。
【００３３】
このようにして得られた凸部１２を、基材１１へと積載することにより、本実施形態に係るマイクロファスナーＭＦを製造することができる。凸部１２の基材１１への積載方法は特に限定されるものではなく、接着剤等により接着してもよいし、基材１１上に直接、光積層造形法により２以上の凸部１２を形成してもよい。
なお、上記実施形態において、１個の凸部１２を形成する方法について例示したが、２以上の凸部１２を、光積層造形法や、シリコン製転写型による形成法で一度に形成することも勿論可能である。その場合、図７Ａ〜図７Ｃにおける昇降ステージ１０４上に、基材１１を設置して、基材１１上に直接、２以上の凸部１２を形成することも可能である。また、光積層造形法により基材１１上に形成した２以上の凸部１２の形状を、上述したシリコン樹脂へ転写して、シリコン製転写型を作製し、このシリコン製転写型より２以上の凸部１２を一度に複製することも好ましい。この場合、シリコン製転写型のキャビティー内で光硬化性樹脂又は熱硬化性樹脂を硬化させた２以上の凸部１２を離型する前に、キャビティー上部に露出している２以上の凸部１２の露出面（基材１１へと接合される面）に、接着剤や粘着テープ等を積層させて離型、基材１１へ載置することにより、２以上の凸部１２を所望の配置状態を保持したまま、一度に基材１１へと立設することが可能となる。
【００３４】
以上説明したように、本実施形態のマイクロファスナーＭＦの製造方法によれば、マイクロオーダーの微小構造の凸部の形成に光積層造形法を採用したことにより、半導体チップやＭＥＭＳ等の接合及び積層に使用可能であり、且つ着脱可能なマイクロファスナーを製造することが可能となる。また、光積層造形法により造形した凸部形状の反転形状を有するシリコン製転写型を作製し、この転写型より２以上の凸部を複製することにより、マイクロファスナーの製造コストを低下させることが可能となる。
【００３５】
＜第２実施形態＞
次に、第２実施形態について説明する。以下の説明において、上述の実施形態と同一または同等の構成部分については同一の符号を付し、その説明を簡略若しくは省略する。
「マイクロファスナー」
第２実施形態に係るマイクロファスナーは、上記第１実施形態の構造及び構成に加え、樹脂製の凸部１２及び凸部２２の表面に金属皮膜を有することを特徴とする。
本実施形態において、凸部１２及び凸部２２の表面の金属皮膜を構成する金属としては、高い導電性を有するものが好ましい。例えば、銅、金、銀、ニッケル、鉄、アルミニウム、クロム、亜鉛、錫及びパラジウム、あるいはこれらの合金等を挙げることができ、これらの中でも銅が好ましい。凸部１２及び凸部２２の表面の金属皮膜の厚さは、特に限定されることはなく、例えば、２〜５０μｍ程度とすることができる。
【００３６】
図３Ｃは、第２実施形態に係るマイクロファスナーＭＦ２の一例を示す概略図である。
本実施形態のマイクロファスナーＭＦ２は、第一素子１０Ａと第二素子２０Ａとから構成されている。第一素子１０Ａは、半導体チップやＭＥＭＳ等の基材１１ａ上に導電層（電極配線）１１ｂが形成されている基材１１Ａの、導電層１１ｂの上に、表面に金属皮膜を有する凸部１２Ａが立設されている。第二素子２０Ａは、半導体チップやＭＥＭＳ等の基材２１ａ上に導電層（電極配線）２１ｂが形成されている基材２１Ａの、導電層２１ｂの上に、表面に金属皮膜を有する凸部２２Ａが立設されている。本実施形態のマイクロファスナーＭＦ２は、第一素子１０Ａの隣接する凸部１２Ａの間隙に、第二素子２０Ａの凸部２２Ａを嵌合させて第一素子１０Ａと第二素子２０Ａとを接合可能である。さらに、凸部１２Ａ及び凸部２２Ａはその表面には金属皮膜を有するため、第一素子１０Ａと第二素子２０Ａを嵌合させることにより、導電層１１ｂと導電層２１ｂを導通させることができる。従って、図６Ａ及び図６Ｂに示す如く、半導体チップやＭＥＭＳ等（Ｃ１〜Ｃ４）の積層集積化に本実施形態のマイクロファスナーＭＦ２を適用した場合、半導体チップやＭＥＭＳ等（Ｃ１〜Ｃ４）の基材（取付基板）１１ａの導電層（電極配線）１１ｂ上に直接凸部１２Ａを立設し、半導体チップやＭＥＭＳ等（Ｃ１〜Ｃ４）の基材（取付基板）２１ａの導電層（電極配線）２１ｂ上に直接凸部２２Ａを立設し、凸部１２Ａ及び凸部２２Ａを互いに嵌合させることにより、半導体チップやＭＥＭＳ等（Ｃ１〜Ｃ４）を接合及び積層させると共に、２以上の積層チップを導通させることが可能となる。したがって、本実施形態のマイクロファスナーＭＦ２によれば、従来のようなバンプ形成やはんだ付けの必要がなく、はんだリフローの高温工程を必要としないため、耐熱性の低い半導体基板の接合を行うことも可能である。
【００３７】
なお、本実施形態のマイクロファスナーＭＦ２においては、基材１１Ａ及び基材２１Ａとして、導電性の高い金属製の基板を用いてもよい。この場合、第一素子１０Ａ及び第二素子２０Ａの金属製の基板（基材１１Ａ及び基材２１Ａ）の凸部１２Ａ及び凸部２２Ａが設けられていない方の面を、半導体チップやＭＥＭＳ等の導電層（電極配線）と、導電性接着剤等により接着することにより、図３Ｃに示す構造のマイクロファスナーＭＦ２と同様の効果を奏することができる。
【００３８】
「マイクロファスナーの製造方法」
次に、第２実施形態に係るマイクロファスナーの製造方法の一例について図面に基づいて説明する。
図８Ａ〜図８Ｆは、本実施形態に係るマイクロファスナーＭＦ２の製造方法の工程を示す概略図である。
本実施形態のマイクロファスナーＭＦ２の製造方法においては、まず、図８Ａ及び図８Ｂに示す如く、基材３１として半導体チップやＭＥＭＳ等の基板３１ａ上に形成された導電層３１ｂ上に、レジストを塗布してレジスト層３３を形成する。次いで、図８Ｃに示す如く、レジスト層３３に、マスクを介した露光による光パターニングにより、導電層３１ｂ上の一部を露出させた露出部３４と、レジスト層により形成されたマスキング部３３ａを形成する。なお、レジスト層３３を構成するレジストは、ポジ型レジストでもネガ型レジストでもよく、マスキング部３３ａが後述する光積層造形法による凸部３２ａの造形時に、光硬化性樹脂に溶解しないものであればよい。
【００３９】
次いで、マスキング部３３ａが形成された基材３１の、導電層３１ｂの露出部３４上に、上述した光積層造形法により直接、樹脂製の凸部３２ａを造形する（図８Ｄ）。その後、マスキング部３３ａ及び樹脂製の凸部３２ａが形成された基材３１表面に無電解メッキにより金属皮膜３２ｂを形成する。この工程により、樹脂製の凸部３２ａの表面に金属皮膜３２ｂが形成される（図８Ｅ）。この際、図８Ｅにおいては、レジスト層より形成されたマスキング部３３ａには、無電解メッキでは金属が付着せずに金属皮膜が形成されない例を示しているが、本発明はこの例に限定されるものではない。例えば、マスキング部３３ａの表面に金属皮膜が形成されてもよく、その場合は、後述するマスキング部３３ａの除去工程で、マスキング部３３ａとマスキング部３３ａ上の金属皮膜は基材３１上から除去される。なお、無電解メッキは、従来公知の方法を適用することが可能である。また、金属皮膜を構成する金属としては、銅、金、銀、ニッケル、鉄、アルミニウム、クロム、亜鉛、錫及びパラジウム、あるいはこれらの合金等を挙げることができる。これらの中でも高い導電性を有することから、銅が好ましい。
その後、市販のレジスト除去剤を用いて、マスキング部３３ａを溶解及び除去することにより、図８Ｆに示す如く、半導体チップやＭＥＭＳ等の基板３１ａ上に形成された導電層３１ｂ上に、表面に金属皮膜３２ｂを有する凸部３２が形成された本実施形態に係るマイクロファスナーの第一素子及び第二素子を製造することができる。本実施形態に係るマイクロファスナーＭＦ２においては、図３Ｃに示す如く、第一素子１０Ａと第二素子２０Ａを嵌合させることにより、半導体チップやＭＥＭＳ等を接合及び積層できることに加え、半導体チップやＭＥＭＳ等の上に形成された導電層（電極配線）へと導通させることが可能となる。
【００４０】
また、本実施形態に係るマイクロファスナーは、光積層造形法により造形した樹脂製の凸部表面に無電解メッキにより金属皮膜を形成し、得られた凸部を金属製の基板、半導体チップやＭＥＭＳ等の表面に形成された導電層（電極配線）上に、導電性接着剤等により接着して製造することも可能である。また、基板と凸部が一体化された後の第一素子及び第二素子の表面全体に金属メッキにより金属皮膜を形成し、得られた第一素子及び第二素子を半導体チップやＭＥＭＳ等の上に形成された導電層（電極配線）に導電性接着剤等で接着して接合させる構成とすることも可能である。
【００４１】
＜第３実施形態＞
次に、第３実施形態について説明する。以下の説明において、上述の実施形態と同一または同等の構成部分については同一の符号を付し、その説明を簡略若しくは省略する。
「マイクロファスナー」
第３実施形態に係るマイクロファスナーは、上記第１及び第２の実施形態と同様の構造であるが、第一素子１０の凸部１２及び第二素子２０の凸部２２の全体が金属製である。
【００４２】
凸部１２及び凸部２２を構成する金属としては、高い導電性を有するものが好ましく、上記第２の実施形態の金属皮膜を構成する金属と同様のものを挙げることができる。
本実施形態に係るマイクロファスナーは、凸部１２及び凸部２２が金属製であるため、基材１１及び基材１２として表面に導電層（電極配線）が形成された半導体チップやＭＥＭＳ等の基板や、金属板を採用する構成とすることにより、上記第２実施形態と同様に、２以上の半導体素子を接合及び積層できると共に、２以上の積層チップを導通させることが可能となる。なお、本実施形態に係るマイクロファスナーは、凸部１２及び凸部２２の全体が金属製であるため、第一素子１０と第二素子２０とを接合させた後に、凸部１２と凸部２２との嵌合を解くことは第１実施形態や第２実施形態の場合ほど容易ではないが、金属の弾性変形の範囲内で可能である。また本実施形態の場合、主に、第一素子１０と第二素子２０の接合状態を保持させる目的に好ましく適用することができる。
【００４３】
「マイクロファスナーの製造方法」
次に、第３実施形態に係るマイクロファスナーの製造方法について図面に基づいて説明する。
図９Ａ〜図９Ｇは、本実施形態に係るマイクロファスナーの製造方法の工程を示す概略図である。
まず、図７Ａ〜図７Ｃに示す光積層造形法によって、図９Ａ及び図９Ｂに示すような樹脂製の母型５１を造形する。母型５１は、光積層造形法でキャビティー５２を形成した光重合体からなる。キャビティー５２の輪郭は、図９Ｆに示す所望の形状の凸部５４の輪郭と一致する。
【００４４】
次に、図９Ｃに示す如く、無電解メッキにより金属皮膜５３を母型５１の表面及びキャビティー５２内に形成する。なお、無電解メッキは、従来公知の方法を適用することが可能である。また、金属皮膜を構成する金属としては、高い導電性を有することから、銅が好ましい。
【００４５】
次いで、電解研削法により母型５１の表面（上面）を被覆した金属皮膜部分５３ａを除去する（図８Ｄ）。
電解研削法は、被加工物を陽極に設定し且つ研削工具を陰極に設定した状態で両者間の狭小間隙に電解作用を生じさせ、被加工物の溶出によって被加工物を研削する研削法として知られている。本発明における電解研削法の採用は、非導電性部分に研削工具５０が到達すると研削作用が自動的に停止する電解研削法の特性に着目したものであり、図９Ｄに示す、母型５１の表面（上面）を被覆した金属皮膜部分５３ａが、電解研削プロセスによって研削される。なお、本実施形態においては、特開２００６−３５６０２号公報に開示される電解研削法が好適である。
【００４６】
電解研削法により母型５１上面の金属皮膜部分５３ａが完全に除去されると、図９Ｅに示す如く、樹脂製の母型５１が上面に露出する。電気的不導体である光重合体樹脂の露出によって電解作用は自動的に停止し、凸部５４の形状及び輪郭を有する金属部分５４ａがキャビティー５２内に残留する。
【００４７】
次いで、金属皮膜部分５３ａが完全に除去された樹脂製の母型５１を、有機溶剤に浸漬し、母型５１を構成する樹脂を溶解することにより、母型５１を除去して金属部分５４ａを離型する。なお、母型５１は、母型５１を構成する樹脂の融点以上に加熱することにより融解又は焼失させて除去することも可能である。
離型した金属部分５４ａに、所望により、硬化のための熱処理又は表面処理を施すことにより、図９Ｆに示す金属製の凸部５４が製造される。
【００４８】
このような方法により製造された金属製の凸部５４を、図９Ｇに示す如く、半導体チップやＭＥＭＳ等の基材３１ｂ上に導電層３１ａ（電極配線）が形成された基材３１の導電層３１ａ上に、導電性接着剤等により凸部５４を接着して立設することにより、本実施形態に係るマイクロファスナーの第一素子及び第二素子を製造することができる。この様にして製造された本実施形態のマイクロファスナーは、上記第２実施形態と同様に、２以上の半導体素子を接合及び積層できると共に、２以上の積層チップを導通させることが可能となる。
【００４９】
なお、本実施形態に係るマイクロファスナーの製造方法の一例として、説明を簡略化すべく、１個のキャビティー５２を有する母型５１を例示したが、２以上のキャビティー５２を母型５１に形成し、２以上の凸部５４を同時に製造することも勿論可能である。また、同時に形成した２以上の凸部５４（金属部分５４ａ）を母型５１から離型する前に、キャビティー５２上部に露出している２以上の凸部５４（金属部分５４ａ）の露出面（基材３１へと接合される面）に、接着剤や粘着テープ等を積層させて離型し、基材３１へ載置することにより、２以上の凸部５４を所望の配置状態を保持したまま、一度に基材３１へと立設することが可能となる。
【００５０】
＜その他の実施形態＞
「マイクロファスナー及びその製造方法」
上記第１〜第３実施形態では、本発明に係るマイクロファスナーを構成する第一素子の凸部及び第二素子の凸部が、樹脂製である構成（第１実施形態）、樹脂製凸部の表面に金属皮膜を有する構成（第２実施形態）、及び金属製である構成（第３実施形態）について説明したが、本発明はこれらに限定されるものではない。
例えば、第一素子の凸部及び第二素子の凸部がセラミックス製である構成としてもよい。凸部がセラミックス製のマイクロファスナーを製造する方法としては、上記第３実施形態の図９Ａ及び図９Ｂに示した母型５１のキャビティー５２内に、セラミックススラリーを充填後、焼成してセラミックス製の凸部を形成後、所望の基材上に接着剤等により接着して立設する方法を挙げることができる。このような製造方法によれば、セラミックススラリーの焼成工程で、樹脂製の母型５１が焼失するため、形成した凸部の離型工程を必要とせず、製造コストが低下するため好ましい。このような構成のマイクロファスナーとすることにより、上記第１〜第３実施形態と同様に、半導体チップやＭＥＭＳ等の接合及び積層に使用可能であり、且つ着脱可能なマイクロファスナーを提供することができる。
【００５１】
「マイクロファスナー素子」
本発明のマイクロファスナー素子は、マイクロファスナーを構成する第一素子又は第二素子であって、基材の一方の面上に、側面の一部に膨出部を有する柱状の凸部が１つ以上形成されてなり、他の２以上の凸部を有する素子と嵌合され、前記凸部の最大径が５００μｍ以下であることを特徴とする。
本発明のマイクロファスナー素子の構成及び構造は、上記第１〜第３の実施形態及びその他の実施形態のマイクロファスナーにおける第一素子及び第二素子と同様のものを挙げることができる。また、本発明のマイクロファスナー素子の製造方法は、上記第１〜第３の実施形態及びその他の実施形態のマイクロファスナーの製造方法における第一素子又は第二素子の製造方法と同様の方法を挙げることができる。
本発明のマイクロファスナー素子は、上記本発明のマイクロファスナーを構成する第一素子又は第二素子であり、マイクロオーダーの凸部を有し、他の２以上の凸部を有する素子と嵌合可能であるため、半導体チップやＭＥＭＳ等の微小構造体を接合、積層させることが可能なマイクロファスナーの構成部材として有用である。
【実施例】
【００５２】
以下、具体的実施例により、本発明についてより詳細に説明するが、本発明は以下の実施例に限定されるものではない。【００５３】
（実施例１）
図２Ａ〜図２Ｆに示したマイクロファスナー素子の形状（凸部形状：図１ＡにおけるＷ１＝１００μｍ、Ｗ２＝１６５μｍ、Ｈ１＝１４０μｍ、Ｈ２＝６０μｍ、Ｈ３＝９０μｍ、凸部の配置：６×６個、各凸部中心間距離ｄ１＝２００μｍ、基材の厚さ１００μｍ）を、マイクロ光造形装置（ソニー株式会社製、μ−ＳＣＳ）を用いて光積層造形法により造形した。得られた造形物をこの造形物全体が収納できる大きさの容器内に設置し、造形物が設置されている容器内部に室温硬化型のシリコーンゴム（信越シリコーン株式会社製、ＫＥ−１３１０ＳＴ）を注入した後、シリコーンゴムを硬化させた。硬化後のシリコーンゴム中から光積層造形法で造形した造形物を取り除き、造形物の形に倣った空洞を有するシリコーンゴム製母型を得た。この母型の空洞に、液状の光硬化性樹脂（シーメット株式会社製、ＴＳＲ８２１）を注入し、開口部に両面粘着テープを貼り付けてから、紫外線を照射して光硬化性樹脂を硬化させた。その後、シリコーンゴム製の母型から硬化物を離型し、粘着テープ上に配置されたマイクロファスナー素子を得た。シリコーンゴム製の母型での転写を上記と同様の手順でもう一度行い、同じ形状のマイクロファスナー素子を得た。得られた２枚のマイクロファスナー素子を嵌合させた後、各マイクロファスナー素子の基材の裏面にアルミの板を接着剤で貼り合わせた。得られたマイクロファスナーの接合強度（水平剥離力）は特許第３４６２１３１号公報の実施例に記載された面ファスナーの数倍であった。【００５４】
（実施例２）
実施例１と同様にして作製した樹脂製のマイクロファスナー素子（以下、「樹脂製素子」と略称する。凸部形状：図１ＡにおけるＷ１＝１００μｍ、Ｗ２＝１６５μｍ、Ｈ１＝１４０μｍ、Ｈ２＝６０μｍ、Ｈ３＝９０μｍ、凸部の配置：６×６個、各凸部中心間距離ｄ１＝２００μｍ、基材の厚さ１００μｍ）を室温（約２０℃）の水浴中で５分間、超音波洗浄を行った後、樹脂製素子を純水で洗浄した。次に、この樹脂製素子を４５℃のアセトン浴中に５分間浸漬した後、純水で洗浄した。続いて、この樹脂製素子を、塩化パラジウム０．８ｇ、塩化第一スズ１５ｇ、塩酸（３５％）１５０ｍｌと純水８５０ｍｌの混合溶液である液浴（約２０℃）中に、５分間浸漬した。次いで、硫酸銅（ＩＩ）五水和物１５．３ｇ、ホルムアルデヒド（３７％）５３．３ｍｌ、ロシェル塩四水和物４０ｇ、及びグリシン２５ｇを純水１リットルに溶解した。さらに水酸化ナトリウムでｐＨ＝１２〜１３程度となるようにｐＨ調整を行うことにより液浴を調製した。この液浴（２５℃）中に、樹脂製素子を約１００分間浸漬し、樹脂製素子の表面に厚さ約３μｍの金属皮膜を形成してマイクロファスナー素子を得た。さらに、上記と同様の手順で、上記と同じ形状の樹脂製素子の表面に金属メッキにより金属皮膜を形成してマイクロファスナー素子を作製した。得られた２枚のマイクロファスナー素子の凸部同士を勘合させた後、各マイクロファスナー素子の基材の裏面にアルミの板を貼り合わせた。得られたマイクロファスナーの接合強度（水平剥離力）は特許第３４６２１３１号公報の実施例に記載された面ファスナーの数倍であった。
【産業上の利用可能性】
【００５５】
本発明は、微細構造物の接合に利用可能である。好適には、半導体やＭＥＭＳの分野で利用され、携帯電話等のモバイル機器で多機能ＭＥＭＳを構成するための、半導体チップやＭＥＭＳの積層集積化に利用可能である。
【符号の説明】
【００５６】
１０  第一素子
１１、２１  基材
１２、２２、１２Ｂ、２２Ｂ  凸部
２０  第二素子
ＭＦ  マイクロファスナー
１２Ｓ、１２Ｓ１  膨出部
３３  レジスト層
５１  母型
５２  キャビティー
【図１Ａ】
2011086989.tif 000003
【図１Ｂ】
2011086989.tif 000004
【図２Ａ】
2011086989.tif 000005
【図２Ｂ】
2011086989.tif 000006
【図２Ｃ】
2011086989.tif 000007
【図２Ｄ】
2011086989.tif 000008
【図２Ｅ】
2011086989.tif 000009
【図２Ｆ】
2011086989.tif 000010
【図３Ａ】
2011086989.tif 000011
【図３Ｂ】
2011086989.tif 000012
【図３Ｃ】
2011086989.tif 000013
【図４】
2011086989.tif 000014
【図５】
2011086989.tif 000015
【図６Ａ】
2011086989.tif 000016
【図６Ｂ】
2011086989.tif 000017
【図７Ａ】
2011086989.tif 000018
【図７Ｂ】
2011086989.tif 000019
【図７Ｃ】
2011086989.tif 000020
【図８Ａ】
2011086989.tif 000021
【図８Ｂ】
2011086989.tif 000022
【図８Ｃ】
2011086989.tif 000023
【図８Ｄ】
2011086989.tif 000024
【図８Ｅ】
2011086989.tif 000025
【図８Ｆ】
2011086989.tif 000026
【図９Ａ】
2011086989.tif 000027
【図９Ｂ】
2011086989.tif 000028
【図９Ｃ】
2011086989.tif 000029
【図９Ｄ】
2011086989.tif 000030
【図９Ｅ】
2011086989.tif 000031
【図９Ｆ】
2011086989.tif 000032
【図９Ｇ】
2011086989.tif 000033
【国際調査報告】
2011086989.tif 000034
2011086989.tif 000035
2011086989.tif 000036
2011086989.tif 000037