(57)【要約】本発明は、第２の基板（２）のゲートドライバ（１３）によりスイッチング素子（１５）をオン／オフ制御し、基準信号線（１２）により必要位置の画素電極（１０）に通電し、第１の基板（１）のデータ電極（３）にデータ信号を印加する方式である。前記ゲートドライバの駆動用信号端子に接続される入力端子コンタクト部（１８）を第１の基板側の信号ラインコンタクト部（７）に電気的に接続し、当該信号ラインコンタクト部を第１の基板側端子集合部（５）に接続する。第１の基板側端子集合部に外部から必要な信号を入力することで、ゲートドライバによる走査線の選択と、データ電極への信号の印加とが行われる。前記入力端子コンタクト部は数本の接続線から構成されるため、全走査線について第１の基板と第２の基板間で導通を取る必要が無くなる。
2011111404.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、前記第１の基板に対向するように配置された第２の基板と、前記第１の基板と第２の基板との間に設けられた表示媒体層とを有する表示装置であって、
前記第１の基板に、列方向に延びるストライプ形状の複数のデータ電極と、これらの各データ電極の一部から延出形成されて前記第１の基板に形成され、前記複数のデータ電極のそれぞれに対応するデータ信号が入力される第１の基板側端子集合部と、該第１の基板側端子集合部に接続するように前記第１の基板に形成されたコモンバスラインコンタクト部と、前記第１の基板側端子集合部に接続するように前記第１の基板に形成された信号ラインコンタクト部とが設けられるとともに、
前記第２の基板に、行方向に延びる、複数の走査線および複数の基準信号線と、マトリクス状に配置された複数の画素電極と、前記複数の走査線によってオン／オフが制御され、かつ、前記複数の基準信号線と前記複数の画素電極との間に設けられた複数のスイッチング素子と、複数の出力端子を有するとともにこれらの出力端子を前記走査線に接続して前記第２の基板に形成されたゲートドライバと、このゲートドライバの駆動用信号入力端子に接続するように前記第２の基板に形成された入力端子コンタクト部と、前記複数の基準信号線に接続するように前記第２の基板に形成された基準信号線コンタクト部とが形成され、
前記第１の基板と前記第２の基板が前記マトリクス状に配置された画素電極と前記ストライプ状に形成されたデータ電極とを対向させて配置された状態において、前記第１の基板のコモンバスラインコンタクト部と前記第２の基板の基準信号線コンタクト部とが電気的に接続されるとともに、前記第１の基板の信号ラインコンタクト部と前記第２の基板の入力端子コンタクト部が電気的に接続されてなることを特徴とする表示装置。
【請求項２】
前記走査線を前記ゲートドライバにより走査して対応する走査線に沿って設けられている前記スイッチング素子のオン／オフ制御がなされ、オン状態のスイッチング素子を介して前記基準信号線から前記画素電極に基準信号電圧が印加されるとともに、前記複数のデータ電極にはそれぞれに対応するデータ信号が入力され、電圧印加された画素電極とデータ電極との間に介在された表示媒体層の透過率を制御して表示することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１の基板側端子集合部に駆動用ＩＣあるいは駆動用ＩＣを搭載したフレキシブルプリント基板が接続されてなることを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記ゲートドライバが、カスケード接続された複数段のシフトレジスタを備えて構成され、各シフトレジスタにクロック入力端子及び信号入力端子と出力端子が形成され、前記シフトレジスタが、それらに位相の異なる複数のクロック信号が供給されて前記出力端子の電圧を高い値か、低い値かに切り替えるための出力回路であり、第１段のシフトレジスタに走査スタート信号が入力され、最終段のシフトレジスタに走査完了信号が入力されるように構成され、前記複数のクロック信号と前記走査スタート信号及び走査完了信号が前記第２の基板に形成された入力端子コンタクト部を介し入力される構成であることを特徴とする請求項１〜３のいずれかに記載の表示装置。
【請求項５】
前記第１の基板のコモンバスラインコンタクト部と前記第２の基板の基準信号線コンタクト部が、スペーサと異方性導電粒子とを樹脂中に分散させてなる導通材であって、前記第１の基板と前記第２の基板間に介装された導通材により電気的に接続されてなることを特徴とする請求項１〜４のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
本願は、２０１０年３月１０日に、日本に出願された特願２０１０−０５３６５０号に基づき優先権を主張し、その内容をここに援用する。
【背景技術】
【０００２】
表示装置、例えば表示媒体層として液晶材料か有機エレクトロルミネセンス材料を用いた表示装置では、表示容量の増大を目指して液晶層あるいは有機ＥＬ層によって形成される２次元面の複数の画素毎にスイッチング素子を設けたアクティブマトリクス型の表示装置が用いられている。
また、ＳＴＮ液晶表示装置型の改良タイプとして、画素毎にアクティブ素子を設けた構成の対向データ供給型の液晶表示装置も提案されている。
この対向データ供給型の液晶表示装置は、液晶層を挟持するように配置されている一対の基板のうち、対向基板側に設けられたストライプ状の複数のデータ電極にデータ（映像）信号が供給されるとともに、他方の基板側に設けられた複数のスイッチング素子を介してそれらのスイッチング素子に接続された画素電極に基準信号電圧（共通電圧）が供給されるタイプの液晶表示装置として知られている。【０００３】
図１０は、この種の対向データ供給型液晶表示装置の基本構造を示す図である。図１０に示す基本構造において、液晶層を挟持する一方の基板１００の表示領域に対応するように画素電極１０１がマトリクス状に配置されている。また、行方向（図１０のＸ方向）に並ぶ各画素電極１０１に接続されているスイッチング素子１０２のソース側には、コモンバスライン１０３が接続されている。また、行方向に並ぶスイッチング素子１０２のゲート側にゲートバスライン１０５が接続されている。また、液晶層を挟持する対向側の基板１０６の液晶層側に列方向（図１０のＹ方向）に延びたストライプ状のデータバスライン１０７が複数形成されている。そして、他方の基板１００に前記複数のゲートバスライン１０５に接続される集約端子部１０８が形成されている。また、他方の基板１０６に前記複数のデータバスライン１０７に接続される集約端子部１０９が形成されている。そして、駆動用ＩＣなどを搭載したフレキシブルプリントサーキット（ＦＰＣ）などの基板、あるいは、駆動用ＩＣを各端子部１０８、１０９に直接圧着し接続できるように構成されている。【０００４】
図１０に示す構造の対向データ供給型の液晶表示装置は、ゲートバスライン１０５からの入力によってオン状態にされたスイッチング素子１０２を介して、コモンバスライン１０３から画素電極１０１に基準信号電圧（共通電圧）が印加される。また、前記複数のデータバスライン１０７のそれぞれには、対応するデータ（映像）信号が入力され、データバスライン１０７と画素電極１０１との交差領域に存在する液晶が駆動されて表示がなされる。
しかし、図１０に示す基本構造の対向データ供給型液晶表示装置では、基板１００、１０６の両方にそれぞれＦＰＣ基板や駆動用ＩＣを装着して端子同士を圧着し接続する作業が必要になり、両方の基板に対する圧着作業の工程数の増加による液晶表示装置のコストアップが想定される問題がある。【０００５】
そこで、一方の基板のみにＦＰＣ基板や駆動用ＩＣを装着することができるタイプの対向データ供給型の液晶表示装置が提案されている。（特許文献１参照）
このタイプの対向データ供給型液晶表示装置の一構造例を図１１〜図１３に示す。
図１１は対向側の第１基板１１１を示し、図１２はスイッチング素子を設ける側の第２基板１１２を示し、図１３は両基板を貼り合わせた場合の配線構造の概要を示す。
図１１に示す如く第１基板１１１の液晶層側に列方向（Ｙ方向）に延びたストライプ状の複数のデータ電極１１３が設けられている。また、各データ電極１１３の長さ方向両端に第１端部１１３ａと第２端部１１３ｂが形成されている。また、第１端部側には接続パッド１１５が、第２端部側には接続パッド１１６が形成されている。
次に、図１３に示す如く第２基板１１２の液晶層側にはマトリクス状に複数の画素電極１１７が形成されるとともに、各画素電極１１７に電気的に接続された図示略のスイッチング素子が形成されている。更に、第２基板１１２の液晶層側において各画素電極１１７に沿って行方向に延びたストライプ状の複数の走査線１１８と、該走査線１１８と平行に配置された基準信号線１１９とが形成されている。【０００６】
図１２に示す如く第２基板１１２において、表示用の画素電極１１７がマトリクス状に配列された領域の外側には平面視矩形枠状のシール部１２０が形成されている。このシール部１２０を介して基板１１１、１１２が張り合わされ、両基板間に液晶層が挟持され、封入される。更に、第２基板１１２においてシール部１２０の外側に引き出すように走査線１１８の一端側に入力端子１２１が、基準信号線１１９の一端側に入力端子１２２が形成され、それらの端子が図１３に示す如く第２基板１１２に実装された駆動用ＩＣ１２３に接続されている。【０００７】
また、図１２に示す第２基板１１２においてシール部１２０の上辺側と下辺側に沿って複数の接続パッド１２４が設けられ、図１３に示す如く両基板を貼り合わせた状態においてこれらが第１基板１１１の各データ電極１１３に接続されるとともに、第２基板１１２の下辺側の接続パッド１２４にデータ電極用の入力端子１２５がシール部１２０の外側に引き出されるように形成され、それらの端子が第２基板１１２に実装された駆動用ＩＣ１２６に接続されている。なお、図１２、図１３に示す如く第２基板１１２には配線修正用の予備配線１３０が形成されている。【０００８】
前記構成の対向データ供給型の液晶表示装置において、複数のスイッチング素子のそれぞれは基準信号線１１９と画素電極１１７との間に形成されており、走査線１１８からの入力によってオン状態にされたスイッチング素子を介して、基準信号線１１９から画素電極１１７に基準信号電圧（共通電圧）が印加される。また、前記複数のデータ電極１１３のそれぞれには、複数のデータ電極１１３のそれぞれに対応するデータ（映像）信号が入力されて表示がなされる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−２１６０６２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、液晶表示装置の適用分野である昨今のデジタルテレビの画素数は、１９２０×１０８０あるいは１４４０×１０８０など増加傾向にある。また、フルＨＤ（High Definition）対応解像度の液晶パネルにおいて、データバスラインの総数は、画面表示分以外の配線も含めて画素毎のカラー表示用のＲＧＢ表示分を加味すると、１９８０×３もの数で形成されるようになってきている。
このようなフルＨＤ対応の表示パネルに対し、前述の図１１〜図１３に示す構造の対向データ供給型液晶表示装置を適用しようとすると、対向基板側に形成する接続パッド１１６、１２４の総数も膨大な数となる。また、接続パッド１１６、１２４を導通するための箇所が両基板間に多数形成されることとなる。そのため、液晶パネル製造時の歩留まりの低下が懸念される。
例えば、液晶パネルの対になる基板間のパッド接続を行うためには、特許文献１にも記載の如く、プラスチックビーズ等のスペーサと異方性導電粒子を熱硬化型の樹脂中に混合し分散させてなる導通材を用い、液晶層を挟持するための基板を貼り合わせる際の圧力と温度条件を制御して対向させた基板の接続パッドどうしの間に配置した導通材を介し、接続パッドどうしの電気的接続を取っている。しかしながら、上述の如く接続パッド数が多くなると、接続不良を生じる確率が高くなり、歩留まりが低下するおそれがある。【００１１】
本発明は前記の問題に鑑みて創案されたものであり、その目的は、画素数の多いパネル構造に対向データ供給型液晶表示装置を適用しようとした場合に、対になる基板間における接続パッドの総数を削減することにより、両基板間の導通を取る箇所を大幅に削減し、導通不良を生じにくく、高歩留まりの表示装置を提供できる技術の提供にある。
【課題を解決するための手段】
【００１２】
（１）本発明の表示装置は前記事情に鑑みなされたもので、第１の基板と、前記第１の基板に対向するように配置された第２の基板と、前記第１の基板と第２の基板との間に設けられた表示媒体層とを有する表示装置であって、前記第１の基板に、列方向に延びるストライプ形状の複数のデータ電極と、これらの各データ電極の一部から延出形成されて前記第１の基板に形成され、前記複数のデータ電極のそれぞれに対応するデータ信号が入力される第１の基板側端子集合部と、該第１の基板側端子集合部に接続するように前記第１の基板に形成されたコモンバスラインコンタクト部と、前記第１の基板側端子集合部に接続するように前記第１の基板に形成された信号ラインコンタクト部とが設けられるとともに、前記第２の基板に、行方向に延びる、複数の走査線および複数の基準信号線と、マトリクス状に配置された複数の画素電極と、前記複数の走査線によってオン／オフが制御され、かつ、前記複数の基準信号線と前記複数の画素電極との間に設けられた複数のスイッチング素子と、複数の出力端子を有するとともにこれらの出力端子を前記走査線に接続して前記第２の基板に形成されたゲートドライバと、このゲートドライバの駆動用信号入力端子に接続するように前記第２の基板に形成された入力端子コンタクト部と、前記複数の基準信号線に接続するように前記第２の基板に形成された基準信号線コンタクト部とが形成され、前記第１の基板と前記第２の基板が前記マトリクス状に配置された画素電極と前記ストライプ状に形成されたデータ電極とを対向させて配置された状態において、前記第１の基板のコモンバスラインコンタクト部と前記第２の基板の基準信号線コンタクト部とが電気的に接続されるとともに、前記第１の基板の信号ラインコンタクト部と前記第２の基板の入力端子コンタクト部が電気的に接続されてなることを特徴とする。【００１３】
（２）本発明において、前記走査線を前記ゲートドライバにより走査して対応する走査線に沿って設けられている前記スイッチング素子のオン／オフ制御がなされ、オン状態のスイッチング素子を介して前記基準信号線から前記画素電極に基準信号電圧が印加されるとともに、前記複数のデータ電極にはそれぞれに対応するデータ信号が入力され、電圧印加された画素電極とデータ電極との間に介在された表示媒体層の透過率を制御して表示することを特徴とする構成とすることができる。
（３）本発明において、前記第１の基板側端子集合部に駆動用ＩＣあるいは駆動用ＩＣを搭載したフレキシブルプリント基板が接続されてなる構成とすることができる。【００１４】
（４）本発明において、前記ゲートドライバが、カスケード接続された複数段のシフトレジスタを備えて構成され、各シフトレジスタにクロック入力端子及び信号入力端子と出力端子が形成され、前記シフトレジスタが、それらに位相の異なる複数のクロック信号が供給されて前記出力端子の電圧を高い値か、低い値かに切り替えるための出力回路であり、第１段のシフトレジスタに走査スタート信号が入力され、最終段のシフトレジスタに走査完了信号が入力されるように構成され、前記複数のクロック信号と前記走査スタート信号及び走査完了信号が前記第２の基板に形成された入力端子コンタクト部を介し入力される構成としても良い。
（５）本発明において、前記第１の基板のコモンバスラインコンタクト部と前記第２の基板の基準信号線コンタクト部が、スペーサと異方性導電粒子とを樹脂中に分散させてなる導通材であって、前記第１の基板と前記第２の基板間に介装された導通材により電気的に接続されてなる構成とすることができる。
【発明の効果】
【００１５】
本発明によれば、対向データ型の表示装置において、表示媒体層を挟持する基板間における導通部分の個数および基板間接続部分の個数を大幅に削減できる。
また、第１の基板側にのみ駆動用ＩＣなどの駆動用素子の接続を行えば、表示装置の駆動ができるようになるので、両方の基板に個別に駆動用素子を設ける必要があった構造に対し、駆動用素子の取り付けも容易となる効果がある。
【図面の簡単な説明】
【００１６】
【図１Ａ】図１Ａは、本発明の一実施形態に係る表示装置を示す構成図である。
【図１Ｂ】図１Ｂは、基板間の導通部分の一例を示す断面図である。
【図２】図２は、同実施形態の表示装置に備えられる対向側基板の回路構成の一例を示す構成図である。
【図３】図３は、同実施形態の表示装置に備えられる素子側基板の回路構成の一例を示す構成図である。
【図４】図４は、同実施形態の表示装置に備えられる素子側基板の回路構成において画素電極とスイッチング素子を含む部分の等価回路構成を示す図である。
【図５】図５は、同実施形態の表示装置に備えられる両基板を一体化した場合の回路構成の一例を示す構成図である。
【図６】図６は、同実施形態の表示装置を駆動する場合の多段式のシフトレジスタの一例を示すブロック回路図である。
【図７】図７は、図６に示すシフトレジスタの各段におけるトランジスタ配置構造の一例を示す回路図である。
【図８】図８は、図７に示すシフトレジスタの回路における入出力端子電圧の一例を示す波形図である。
【図９】図９は、図７に示す回路から表示装置に印加される駆動波形と出力パルスの一例を示す波形図である。
【図１０】図１０は、対向データ供給型液晶表示装置の基本構造の一例を示す構成図である。
【図１１】図１１は、対向データ供給型液晶表示装置の従来の構造例において対向基板側の構造を示す構成図である。
【図１２】図１２は、対向データ供給型液晶表示装置の従来の構造例において素子基板側の構造を示す構成図である。
【図１３】図１３は、対向データ供給型液晶表示装置の従来の構造例において両基板を一体化した場合の回路構成を示す構成図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照しながら本発明に係る表示装置の一実施形態について、特に、液晶表示装置に本発明を適用した場合について説明する。
本実施形態の表示装置は、対になる基板間に液晶層などの表示媒体層が挟持される形態の対向データ供給型表示装置に適用される。図１Ａは、両方の基板を対向させた状態の両基板と両基板に形成されている配線の概要を示す図である。図１Ｂは、基板間導通部分の一例を示す断面略図である。図２は、対向側基板の配線を示す図である。図３は、素子側基板の配線を示す図である。図４は、画素電極まわりの配線構造を示す図である。図５は、両基板を組み合わせた場合の表示装置としての全体回路を示す略図である。なお、図６に本実施形態の表示装置に適用可能なゲートドライバ回路の一構成例を示し、図７にその内部トランジスタ回路の一例を示す。
【００１８】
本実施形態の表示装置Ａは、図１Ａに示す如く矩形状の第１の基板１と第２の基板２が表示媒体層としての液晶層を挟み込むように対向配置されて構成されている。第１の基板１と第２の基板２との間に挟持する表示媒体層が液晶層である場合、第１の基板１と第２の基板２の周辺部分にはシール材ａが配置されて両基板１，２とシール材ａとに囲まれて液晶層が封止されている。図１Ａは、基板１、２に形成されている配線要素や電極部分の要部を示している。また、第１の基板１は、通常、透明なガラス基板などから構成されるが、第２の基板２については表示方式が透過表示型であるか反射表示型であるかに応じて透明基板あるいは透明ではない基板のどちらかを選択して使用する。
図１Ａ、図２に示すように第１の基板１の表示媒体層側の面に、列方向（図１ＡのＹ方向）に延びたストライプ状の複数のデータ電極（データ線）３が設けられ、これらデータ電極３の長さ方向一端部３ａ側を第１の基板１の周辺部側に延長配線４を介し延出させて該周辺部中央側に第１の基板側端子集合部５が形成されている。この第１の基板側端子集合部５には後述する駆動用ＩＣ２５あるいは駆動用ＩＣと電子部品を搭載したフレキシブルプリント基板（ＦＰＣ基板）等が端子接合される領域として区画されたものである。駆動用ＩＣ２５は第１の基板１に固着され、第１の基板１側の複数のデータ電極３を駆動する。
【００１９】
図１Ａに示す如くＸ方向に間隔をあけて配列された複数のデータ電極３のうち、第１の基板１上の左端に位置するデータ電極３と第１の基板１の右端縁との間の領域にコモンバスラインコンタクト部６が形成されている。また、第１の基板１上の右端に位置するデータ電極３と第１の基板１の右端縁との間の領域に、信号ラインコンタクト部７が形成されている。
なお、図２に示す第１の基板１は、図１Ａに示す第１の基板１を透過表示して配線構造を主体として表示した図であるので、図１Ａに示す第１の基板１を底面側から見た図とは左右が逆に表示してある。図１Aに示す第１の基板１を実際に底面から見た場合、配列された複数のデータ電極３に対し、コモンバスラインコンタクト部６は右側に配置され、信号ラインコンタクト部７は左側に配置される。
【００２０】
前記コモンバスラインコンタクト部６は、第１の基板１の表示媒体層側に形成された端子パッド６ａを具備し、この端子パッド６ａが延長配線８を介して前記第１の基板側端子集合部５に接続され、駆動用ＩＣ２５に接続されている。
前記信号ラインコンタクト部７は、第１の基板１の表示媒体層側に形成された４つの端子パッド７ａを具備している。そして、これらの各端子パッド７ａが延長配線９を介して前記第１の基板側端子集合部５に接続され、駆動用ＩＣ２５に接続されている。
【００２１】
第２の基板２側においては、図１Ａ、図３に示す如く前記第２の基板２の表示媒体層側の面（上面）にマトリクス状に矩形状の画素電極１０が複数形成されている。
これらの画素電極１０のうち、列方向（Ｙ方向）に所定の間隔をあけて配列された複数の画素電極１０が第１の基板１側のデータ電極３と対応するように配置され、行方向（Ｘ方向）に配列されている画素電極１０の間隔は第１の基板１に形成されているデータ電極３の間隔と同等とされている。なお、図１Ａでは画素電極１０の配列状態を簡略記載したので３つの画素電極のみを表記しているが、実際には適用する表示装置の解像度に合わせて図３に示す如く列方向に任意数ｍ個、行方向に任意数ｎ個の画素電極をマトリクス状に配置して表示装置が構成されている。これが例えば、フルＨＤ規格の解像度の表示装置の場合、ＲＧＢ方式のカラーフィルタを用いたカラー表示構成としてｎ数が１９８０×３となる。なお、この実施形態におけるｍ×ｎ個の画素電極１０の配列個数は表示装置に求められる解像度に応じて適宜調整できるので、本実施形態では一例を示したに過ぎない。要求される表示装置の解像度に合わせて適宜の数の配列を採用すれば良い。
次に、第２の基板２においてマトリクス状に配列されている画素電極１０の近傍には、行方向（Ｘ方向）に延びる複数の走査線１１と、行方向に延びる複数の基準信号線１２が、マトリクス状に配列された各画素電極１０に沿うように形成されている。
【００２２】
走査線１１は、それぞれ画素電極１０の近傍を通過し、第２の基板２の端部側まで延出形成され、図１Ａに示す第２の基板２の右端側において列方向（Ｙ方向）に延在するように配置されているゲートドライバ１３の出力端子にそれぞれ接続されている。図３は、ゲートドライバ１３の出力端子側にｍ本の走査線１１が接続された状態を示しているので、これらの走査線１１を便宜的にＧ１〜Ｇｍの符号を付して区別して表記した。
また、各走査線１１とそれに近接する画素電極１０との間に薄膜トランジスタ（ＴＦＴ）素子などのスイッチング素子１５が配置されている。また、図４に示す如く各スイッチング素子１５のゲートＧが走査線１１に接続され、各スイッチング素子１５のドレインＤが画素電極１０に接続されている。
【００２３】
基準信号線１２は、図１Ａ、図４に示す如く走査線１１と平行に各画素電極１０の近傍を通過するように行方向に沿って形成されるとともに、各画素電極１０の近傍のスイッチング素子１５のソースＳに接続され、更に各基準信号線１２が第２の基板２の左端側に形成された延長配線１６に接続されている。この延長配線１６は第２の基板２の左端側に列方向に延在形成され、第２の基板２の左端側のコーナ部分まで延設されてその位置に端子パッド１７ａを有する基準信号線コンタクト部１７が形成されている。なお、この端子パッド１７ａの形成位置は、第１の基板１と第２の基板２とを対向させて配置した状態において、第１の基板１側に形成されている端子パッド６ａの位置と平面視で重なる位置とされている。
【００２４】
次に、図１Ａ、図３に示す如く第２の基板２の一端縁側であって走査線１１の一端側に対応する位置に第２の基板２の列方向（Ｙ方向）に沿ってゲートドライバ１３が配置され、このゲートドライバ１３の一端に近接して入力端子コンタクト部１８が形成されている。この入力端子コンタクト部１８には４つの端子パッド１８ａが形成され、４つの端子パッド１８ａは接続線１９ａ〜１９ｄによって前記ゲートドライバ１３の一端（入力端子側）に接続されている。これらの端子パッド１８ａの形成位置は、第１の基板１と第２の基板２とを対向させて配置した状態において、第１の基板１側に形成されている４つの端子パッド７ａの位置と平面視した場合に重なる位置とされている。
【００２５】
次に、第１の基板１と第２の基板２とを表示媒体層を介して対向させ、両者を接合一体化した場合における、第１の基板１の端子パッド７ａと第２の基板２の端子パッド１８ａとの導通構造は、図１Ｂに示す構造とされている。
即ち、球状のスペーサ２０と異方性導電粒子２１とを樹脂材２２の内部に所定量分散させた構造の導通材２３により接続されている。なお、図１Ｂでは基板２に３つ形成されている端子パッド１８ａと端子パッド７ａの部分の断面構造を示したが、第１の基板１の端子パッド６ａと第２の基板２の端子パッド１７ａの接続部分においても両基板に端子パッドが１つずつ形成された同等構造である。
【００２６】
この形態の導通材２３において、異方性導電粒子２１は所定粒径のプラスチック粒子の表面にＡｕなどの導電層を被覆形成した複合粒子からなり、第１の基板１と第２の基板２とを接合する際の加圧力により第１の基板１の端子パッド６ａと第２の基板２の端子パッド１７ａとの間に介在され、それ自身が弾性変形されて両者に接触することで両者を電気的に接続している。また、第１の基板１の端子パッド７ａと第２の基板２の端子パッド１８ａとの導通も同様に導通材２３を用いた接続構造とされている。導通材２３に含まれる異方性導電粒子２１の平均分散量をＤ個／ｍｍ２とすると、直径数μの異方性導電粒子２１としてＤ＝数個〜数１００個程度の範囲で分散配合することができるが、この配合量は一例であり、表示装置Ａとしての低抵抗接続に必要充分な個数を配合して導通材２３を構成して良いのは勿論である。
【００２７】
図１Ｂに示す導通構造を採用することにより、第１の基板１と第２の基板２とを表示媒体層を介して対向させ、両者をシール材などにおいて接合一体化した状態において、第２の基板２の基準信号線１２が、延長配線１６、端子パッド１７ａ、導通材２３、端子パッド６ａ、延長配線８を介して第１の基板側端子集合部５に電気的に接続され、駆動用ＩＣ２５に電気的に接続されている。また、同様に、ゲートドライバ１３の駆動用信号入力端子１３ａ側が、接続線１９、端子パッド１８ａ、導通材２３、端子パッド７ａ、延長配線９を介して第１の基板側端子集合部５に電気的に接続され、駆動用ＩＣ２５に電気的に接続されている。
そして、第１の基板１における第１の基板側端子集合部５に、本願の表示装置Ａを駆動するための駆動用ＩＣ２５が端子接続されている。この駆動用ＩＣ２５は、第１の基板１側の複数のデータ電極３にデータ信号を供給するとともに、ゲートドライバ１３に対しいずれかの走査線１１を選択するのか選択指令を出し、基準信号線１２に対して基準信号電圧を印加する機能を有する。
【００２８】
なお、第１の基板側端子集合部５に接続される駆動用ＩＣ２５はＩＣ単体構成であっても良い。また、駆動用ＩＣ２５は、ＦＰＣ基板等に駆動用ＩＣと他の電子部品などを搭載した複合型駆動用モジュールであっても良い。その詳細構成について本実施形態では問わないが、いずれにおいても表示装置Ａを駆動するために必要な機能を備えていれば良い。
図１Aに示す如く前記基板１、２間に配置されて液晶を封止するためのシール材ａは、マトリクス状に配列された画素電極１０の周囲を囲むように平面視矩形枠状に形成されている。このシール材ａの各辺は、基板２においてゲートドライバ１３と端子パッド１８ａが配置されている側においてはゲートドライバ１３及び端子パッド１８ａよりも内側に配置されている。また、シール材ａの各辺は、基板２において端子パッド１７ａが配置されている側においては端子パッド１７ａよりも内側に配置されている。また、シール材ａの各辺は、基板１において駆動用ＩＣ２５が配置されている側においては駆動用ＩＣ２５の設置位置よりも内側に配置されている。
【００２９】
本実施形態の表示装置Ａにおいて、カラー表示構成とする場合にＲＧＢの色を配置したカラーフィルタを第１の基板１とデータ電極３との間に通常配置するが、本実施形態ではカラーフィルタの記載を略した。また、近年では第２の基板２側にカラーフィルタを設けるタイプのカラーフィルタオンアレイ（Color-Filter-On-Array）技術を用いた液晶表示装置も提供されているので、カラーフィルタを第２の基板２側に設ける構造とすることもできる。
【００３０】
次に、本実施形態のゲートドライバ１３に適用して好適なシフトレジスタの一構造例について図６〜図８を参照して以下に説明する。
図６はシフトレジスタＳＲを多段接続してなる基本構造からなるゲートドライバ１３の一例を示すブロック回路図である。
この例のゲートドライバ１３は、実質的に同一の複数のカスケード接続された第１〜第ｍ段のシフトレジスタＳＲ１〜ＳＲｍが配置されてなり、各シフトレジスタＳＲにそれぞれクロック入力端子ＣＫＡと出力端子Ｑと入力端子Ｓ、Ｒが各々設けられている。
図６に示すように第１段、第３段、第５段の如く奇数段のシフトレジスタＳＲのクロック入力端子ＣＫＡに、接続線１９ａを介してクロック信号ＣＫ１が入力され、第２段、第４段、第６段の如く偶数段のシフトレジスタＳＲのクロック入力端子ＣＫＡに、接続線１９ｂを介してクロック信号ＣＫ２が入力される。また、第１段のシフトレジスタＳＲ１の入力端子Ｓに接続線１９ｃを介して走査スタート信号ＧＳＰ１が入力される。また、第１段以降の各段のシフトレジスタＳＲの入力端子Ｒに次段のシフトレジスタＳＲの出力端子Ｑからの分岐出力が入力される。また、第２段以降のシフトレジスタＳＲの入力端子Ｓに前段のシフトレジスタＳＲの出力端子Ｑからの分岐出力が入力される。また、最終段のシフトレジスタＳＲｍの入力端子Ｒには接続線１９ｄを介して走査完了信号ＧＥＰ１が入力される。
そして、前記第１段〜第ｍ段のシフトレジスタＳＲの各出力端子Ｑは基板２に形成されている各走査線１１に接続されている。
【００３１】
本実施形態の表示装置Ａにおいてゲートドライバ１３の端子側に接続される４本の接続線１９ａ、１９ｂ、１９ｃ、１９ｄがシフトレジスタＳＲ１〜ＳＲｍに図６に示す如く接続された構成であるので、第１の基板側端子集合部５に接続される駆動用ＩＣ２５には、データ信号の供給能力に加えて前記クロック信号と走査スタート信号並びに走査完了信号を発生する能力を備えた構成とされる。あるいは、駆動用ＩＣ２５がデータ信号の供給能力のみを備え、駆動用ＩＣ２５に加えて他の素子部品とパルス発生器などを備えたフレキシブルプリント基板を第１の基板側端子集合部５に接続した構成としても良い。
【００３２】
図６に示す各シフトレジスタＳＲにおける内部のトランジスタ回路構造の一例を図７に示す。
図７に示すトランジスタ回路では、ｎ型ＴＦＴからなるトランジスタＭ１〜Ｍ１１が基板２上に形成され相互に配線接続されている。トランジスタＭ１のソースにクロック信号が入力され、トランジスタＭ１のゲートにｎｅｔＡを介してトランジスタＭ２のドレインが接続されている。また、トランジスタＭ２のソースにバイアス電圧ＶＤＤが印加され、トランジスタＭ２のゲートに前段の出力（Ｓ（Ｇｍ−１））が入力される。
トランジスタＭ１のドレインには出力端子Ｑを介してトランジスタＭ１１のゲートが接続されている。また、出力端子ＱとノードｎｅｔＡとの間にキャパシタＣ１が接続されている。
また、ノードｎｅｔＡにはトランジスタＭ３のソースが接続され、トランジスタＭ３のゲートがノードｎｅｔＢを介してトランジスタＭ７のソース及びトランジスタＭ４、Ｍ８のゲートに接続されている。また、ノードｎｅｔＢは、キャパシタＣ２を介しノードｎｅｔＣに接続されている。このノードｎｅｔＣにトランジスタＭ９のソースとトランジスタＭ１１のソースとトランジスタＭ１０のドレインとが接続され、トランジスタＭ１０のソースにバイアス電圧ＶＤＤが印加されている。
【００３３】
図７に示すトランジスタＭ８は、トランジスタＭ３またはＭ４とトランジスタ特性が類似するように設計されている。その方法として、例えば、トランジスタＭ３、Ｍ４、Ｍ８のＷ／Ｌ（チャネル幅／チャネル長）を揃えることや、前記に加えトランジスタＭ３、Ｍ４のうち少なくとも一方とトランジスタＭ８のレイアウト配置を近接にする、という構造を取ることが考えられる。
ここで、図７に示す回路においては簡略化のため、トランジスタＭ３、Ｍ４、Ｍ８の初期（回路を動作させる直前の）閾値電圧Ｖｔｈが同じであり、ある期間回路を動作させ続けた後の閾値電圧シフト量（Ｖｔｈ＋α、α＞０）も同様であるとする。
【００３４】
図６のようにシフトレジスタＳＲ１の入力端子Ｓには、走査スタート信号ＧＳＰ１または、前段の出力信号が入力される。また、各段のシフトレジスタＳＲのクロック信号入力端子ＣＫＡには、異なる位相を持つ２つの駆動パルスＣＫ１あるいはＣＫ２が入力される。例えば、奇数段のシフトレジスタＳＲのクロック入力端子ＣＫＡには駆動パルスＣＫ１が入力され、偶数段のシフトレジスタＳＲのクロック入力端子ＣＫＡには駆動パルスＣＫ２が入力される。
そして、各段のシフトレジスタＳＲの出力端子Ｑから出力された信号は、それぞれ該当する走査ラインＧ１〜Ｇｍへ印加され、また次段のシフトレジスタＳＲの入力端子Ｓに出力される。
【００３５】
次に、図６と図７に示すシフトレジスタ回路の動作を図８、図９を参照して説明する。
まず、時刻ｔ０において走査スタート信号ＧＳＰ１の電位がＶＧＨとなる。この電位が第１段目のシフトレジスタＳＲ１の入力端子Ｓに印加されると、トランジスタＭ２およびＭ７、Ｍ９が導通状態となる。このとき、ノードｎｅｔＡの電位は電源線ＶＤＤの電位ＶＧＨに設定される。
従って、トランジスタＭ１は導通状態となるが、入力端子ＣＫＡの端子電圧がＶＧＬのため、出力端子Ｑの端子電圧はＶＧＬのままである。また、トランジスタＭ７が導通状態となり、トランジスタＭ８のゲート・ドレイン間が短絡されるため、トランジスタＭ８がダイオード接続状態となる。
従って、トランジスタＭ８のゲート・ドレイン端子（ノードｎｅｔＢ）からトランジスタＭ８のソース端子へ電流が流れ込み、ノードｎｅｔＢは徐々に降下し、その電圧がＶＧＬ＋Ｖｔｈ＿Ｍ８となるまで降下し続ける。ここで、Ｖｔｈ＿Ｍ８はトランジスタＭ８の閾値電圧であり、Ｖｔｈ＿Ｍ８＞０かつＶｔｈ＿Ｍ８＞ＶＧＬである。
【００３６】
このとき、トランジスタＭ８のゲート・ソース間電圧Ｖｇｓは、Ｖｇｓ＝Ｖｔｈ＿Ｍ８となり、非導通状態となる。また、トランジスタＭ３とＭ４についてもトランジスタＭ８と閾値電圧が揃えられているため、トランジスタＭ８同様、非導通状態となる。
また、トランジスタＭ９が導通状態のためノードｎｅｔＣはトランジスタＭ９のソース端子の電圧ＶＧＬに設定される。
【００３７】
次に、時刻ｔ１では走査スタート信号ＧＳＰの電圧がＶＧＬに、駆動パルスＣＫ１の電圧がＶＧＨに変化する。このとき、トランジスタＭ２、Ｍ７、Ｍ９は非導通状態となる。
また、トランジスタＭ１のドレイン端子電圧がＶＧＨに設定されるため、トランジスタＭ１のゲート・ドレイン間に寄生する容量によってノードｎｅｔＡの電位がＶＧＨからプルアップされるため、ノードｎｅｔＡの電位はＶＧＨより大きい電位に設定される（理想的にはＶＧＨの２倍の電圧になるが、ノードｎｅｔＡ、入力端子ＣＫＡ、出力端子Ｑ、トランジスタＭ１それぞれに寄生する容量、抵抗などの要因により、その電圧まで上がらない）。
【００３８】
これによりトランジスタＭ１を通して入力端子ＣＫＡの電位ＶＧＨが出力端子Ｑに出力され、その電位が該当する走査ラインＧ１に印加され、時刻ｔ２において駆動パルスＣＫ１の電位がＶＧＬに変化するまで走査ラインＧ１が選択状態となる。出力端子Ｑの電圧がトランジスタＭ１１の閾値電圧以上となったとき、トランジスタＭ１１が導通状態となり、ノードｎｅｔＣがトランジスタＭ１１のソース端子電圧ＶＧＬとなり、時刻ｔ０の状態を維持できる。このとき、ノードｎｅｔＣが時刻ｔ０の状態を維持できるので、キャパシタＣ２のもう一方の端子であるノードｎｅｔＢも時刻ｔ０の状態を維持し、トランジスタＭ３、Ｍ４が非導通状態となる。
また、次段のシフトレジスタＳＲ２の入力端子Ｓには、シフトレジスタＳＲ１の出力端子電圧Ｑの電圧が印加され、入力端子ＣＫＡには駆動パルスＣＫ２の電圧が印加されるため、シフトレジスタＳＲ２は、シフトレジスタＳＲ１の時刻ｔ０における状態と同様になる。
【００３９】
次に、時刻ｔ２においてシフトレジスタＳＲ１は、駆動パルスＣＫ１の電位がＶＧＬに変化するため、入力端子ＣＫＡの電圧がＶＧＬに設定される。このとき、ノードｎｅｔＡの電位はＶＧＨより高い電位に、トランジスタＭ１のドレイン端子はＶＧＬに設定されているため、トランジスタＭ１のソース端子からドレイン端子の方向に電流が流れ、トランジスタＭ１のドレイン端子（出力端子Ｑ）の電位がＶＧＬまで降下する。したがって、走査ラインＧ１の電位もＶＧＬまで降下し、走査ラインＧ１は非選択状態となる。また、これに伴い、トランジスタＭ１１は非導通状態となる。
また、このとき次段のシフトレジスタＳＲ２においては、入力端子ＣＫＡにＶＧＨが印加され、１段目のシフトレジスタＳＲ１の時刻ｔ１と同様の状態となり、走査ラインＧ２にはＶＧＨが印加されるため、走査ラインＧ２が選択状態となる。
これにより、シフトレジスタＳＲ１は、入力端子ＲにＶＧＬが印加され、トランジスタＭ１０が導通状態となるため、ノードｎｅｔＣが電源線ＶＤＤの電圧ＶＧＨに設定される。従って、キャパシタＣ２のもう一方の端子ノードｎｅｔＢの電圧は、時刻ｔ１の状態から、ノードｎｅｔＣの電圧上昇分（ＶＧＨ−ＶＧＬ分）だけ上昇する。このとき、ＶＧＨ＞ＶＧＬの関係にあるため、ｎｅｔＢの電圧は、Ｖｔｈ＿Ｍ８＋ＶＧＨ−ＶＧＬとなり、トランジスタＭ３、Ｍ４が導通状態となる。よって、ノードｎｅｔＡの電位がトランジスタＭ３のソース端子電圧ＶＧＬに設定され、トランジスタＭ１が非導通状態となる。
また、３段目のシフトレジスタＳＲ３においては、２段目のシフトレジスタＳＲ２の時刻ｔ１と同様の状態となる。
【００４０】
次に、時刻ｔ３においては、駆動パルスＣＫ１がＶＧＨに変化し、駆動パルスＣＫ２がＶＧＬに変化する。このとき、１段目のシフトレジスタＳＲ１における入力端子ＣＫＡの電圧がＶＧＨに設定されるが、ｎｅｔＢおよびｎｅｔＣがそれぞれＶｔｈ＿Ｍ８＋ＶＧＨ−ＶＧＬ、ＶＧＨに維持され、トランジスタＭ３、Ｍ４が導通状態を保つ。よって、トランジスタＭ１はそのゲート端子電圧（ｎｅｔＡ）がＶＧＬに設定され、非導通状態となり出力端子ＱはトランジスタＭ４のソース端子電圧であるＶＧＬに維持される。
２段目のシフトレジスタＳＲ２は、１段目のシフトレジスタの時刻ｔ２と同様の状態となり、走査ラインＧ２にＶＧＬが印加され、走査ラインＧ２は非選択状態となる。
このとき３段目のシフトレジスタＳＲ３においては、入力端子ＣＫＡにＶＧＨが印加され、２段目のシフトレジスタＳＲ２の時刻ｔ１と同様の状態となる。よって、走査ラインＧ３にはＶＧＨが印加されるため、走査ラインＧ３が選択状態となる。
【００４１】
時刻ｔ４以降の動作の説明は省略するが、これまで述べてきたように、時刻ｔにおけるｍ段目のシフトレジスタＳＲｍは、前段（１つ前の段）のシフトレジスタＳＲｍ−１の時刻ｔ−１の状態となり（状態がシフトして）、シフトレジスタとしての機能を果たしている。
また、最終段のシフトレジスタＳＲｍにおいては、次の段のシフトレジスタが存在しないため、例えば時刻ｔ２においてシフトレジスタＳＲ１の入力端子Ｒの電圧がＶＧＨに上昇し、トランジスタＭ１０が導通状態となり、ｎｅｔＣの電圧がＶＧＨにまで上昇する、ということが起こり得ない。
従って、シフトレジスタＳＲｍの入力端子Ｒには、時刻ｔ１のシフトレジスタＳＲ１の状態と同様の状態となった後、走査完了信号ＧＥＰ１を入力することで、時刻ｔ２におけるシフトレジスタＳＲ１の状態となる。これによりシフトレジスタＳＲｍによる走査ラインＧｍを非選択状態として走査ラインＧ１〜Ｇｍを走査終了させることができる。そして、次のタイミングの走査に合わせて再度走査ラインＧ１〜Ｇｍを選択走査することで、ゲートドライバ１３としての動作を行うことができる。
【００４２】
ここで、図９のノードｎｅｔＢの電圧波形を見てみると、本実施例において説明してきたように、ほぼ一定の電圧ＶＧＨが印加されている。この結果、トランジスタＭ３およびＭ４、Ｍ８の閾値はプラス方向にシフトしてしまう。ここで、以下の（１）式が成立する。
Ｉｄｓ＝Ｗ／Ｌ×μ×Ｃｏｘ×（Ｖｇｓ−Ｖｔｈ＿Ｍ８−Ｖｄｓ／２）×Ｖｄｓ…（１）式
ただし、（１）式において、μ：移動度、Ｃｏｘ：ゲート酸化膜容量、Ｖｇｓ：ゲート・ソース間電圧、Ｖｔｈ：閾値電圧、Ｖｄｓ：ドレイン・ソース間電圧を示す。
【００４３】
また、トランジスタＭ３、Ｍ４はトランジスタＭ８と類似したトランジスタ特性に設計されているため、トランジスタＭ８と同様の閾値シフトをする。しかしながら、本実施例のシフトレジスタ回路のｎｅｔＢ（トランジスタＭ８のゲート端子電圧）は、Ｖｔｈ＿Ｍ８に設定されている期間を除いて、ほぼすべての期間でＶｔｈ＿Ｍ８＋ＶＧＨ−ＶＧＬに設定されているため、（１）式は次のように書き換えられる。
Ｉｄｓ＝Ｗ／Ｌ×μ×Ｃｏｘ×｛（Ｖｔｈ＿Ｍ８＋ＶＧＨ−ＶＧＬ）＋ＶＧＬ−Ｖｔｈ＿Ｍ８−Ｖｄｓ／２）×Ｖｄｓ
＝Ｗ／Ｌ×μ×Ｃｏｘ×（ＶＧＨ−Ｖｄｓ／２）×Ｖｄｓ・・・（２）式
つまり、トランジスタＭ８の閾値電圧に依存しない。この（２）式はトランジスタＭ３、Ｍ４について書き換えた式に対しても同様であることから、閾値シフトに関して無関係（トランジスタ駆動能力の劣化は無い）と言える。
従って、図７に示すトランジスタ回路を有するシフトレジスタＳＲを用いることで個々のトランジスタが閾値シフトを引き起こした場合にでも、シフトレジスタＳＲとしての機能を保つことができる。
【００４４】
以上説明の多段式のシフトレジスタＳＲを備えたゲートドライバ１３の構成により本実施形態の表示装置Ａにおいて走査線１１を順次走査することができる。
従って、本実施形態の表示装置Ａにおいて、第１の基板側端子集合部５に接続される駆動用ＩＣ２５から第１の基板１の複数のデータ電極３にデータ信号を入力し、ゲートドライバ１３を駆動して走査線１１の選択を行ない、必要なスイッチング素子１５をオン状態にすると同時に、スイッチング素子１５に接続された画素電極１０に対して基準信号線１２から基準信号電圧（共通電圧）を印加することで、信号入力されたデータ線３と基準信号電圧が印加された画素電極１０との交差部分に存在されている液晶層の液晶分子などの配向を制御し、光の透過率を制御して目的の映像などの表示を行うことができる。
【００４５】
本実施形態の表示装置Ａによれば、上述の駆動により映像等の表示ができるとともに、ゲートドライバ１３の駆動用信号入力端子に接続する入力端子コンタクト部１８は数本、例えば４本の接続線１９ａ〜１９ｄで構成することができる。したがって、全ての走査線１１について第１の基板１と第２の基板２間で導通材による導通を取る必要が無くなり、基板間における導通部分を実質的に４本とすれば本実施形態の構造を実現できる。これにより、基板間の接続数を大幅に削減できる。
従って、フルＨＤ対応解像度の高精細表示装置において、走査線の数が極めて多い表示装置の構造であっても、基板間接続部の数を大幅に削減できることにより、歩留まりの向上効果を期待できる。例えば、高解像度の表示装置の場合、ＲＧＢ方式のカラーフィルタを用いたカラー表示構成を考慮して数１００本〜数１０００本もの走査線が必要な構造であっても、４本の接続線１９ａ〜１９ｄの導通で走査線用の基板１、２間の接続を完成できるので、大幅な省力化に寄与する。
また、第１の基板１側の第１の基板側端子集合部５にのみ駆動用ＩＣなどの駆動用素子の接続を行えば、表示装置Ａの駆動ができるため、両方の基板１、２に個別に駆動用素子を設ける必要があった従来構造に対し、駆動用素子の取り付けも容易となる効果がある。
【産業上の利用可能性】
【００４６】
本発明に係る表示装置は、フルＨＤなどの高解像度の表示装置に好適であり、基板間の導通部分の接続数を削減することで歩留まりの向上効果を図ることができる。
【符号の説明】
【００４７】
１    第１の基板
２    第２の基板
３    データ電極
４    延長配線
５    第１の基板側端子集合部
６    コモンバスラインコンタクト部
６ａ    端子パッド
７    信号ラインコンタクト部
８、９    延長配線
１０    画素電極
１１    走査線
１２    基準信号線
１３    ゲートドライバ
１３ａ    駆動用信号入力端子
１５    スイッチング素子
Ｇ    ゲート
Ｓ    ソース
Ｄ    ドレイン
１７    基準信号線コンタクト部
１７ａ    端子パッド
１８    入力端子コンタクト部
１８ａ    端子パッド
１９    接続線
１９ａ、１９ｂ、１９ｃ、１９ｄ    接続線
２１    異方性導電粒子
２５    駆動用ＩＣ
【図１Ａ】
2011111404.tif 000003
【図１Ｂ】
2011111404.tif 000004
【図２】
2011111404.tif 000005
【図３】
2011111404.tif 000006
【図４】
2011111404.tif 000007
【図５】
2011111404.tif 000008
【図６】
2011111404.tif 000009
【図７】
2011111404.tif 000010
【図８】
2011111404.tif 000011
【図９】
2011111404.tif 000012
【図１０】
2011111404.tif 000013
【図１１】
2011111404.tif 000014
【図１２】
2011111404.tif 000015
【図１３】
2011111404.tif 000016
【国際調査報告】
2011111404.tif 000017
2011111404.tif 000018
2011111404.tif 000019
2011111404.tif 000020