(57)【要約】  【課題】  電力付加効率が高い電力増幅回路ならびにそれを用いた送信装置および通信装置を提供することにある。  【解決手段】  ２つの定包絡線信号を出力する定包絡線信号生成回路100と、その出力信号がソースおよびゲートに入力されるトランジスタ11，12と、トランジスタ11の出力信号を増幅する可変利得増幅器21と、入力信号の振幅が所定の値より小さいときに可変利得増幅器21の利得が増加するように制御する利得制御回路40と、可変利得増幅器21の出力信号がゲートに入力されソースが接地されるトランジスタ13と、そのドレインと電源電位との間に接続される低域通過フィルタ32と、トランジスタ13のドレインと出力端子38との間に接続される出力整合回路37とを備える電力増幅回路とする。電力付加効率が高い電力増幅回路が得られる。【選択図】  図１
2011024598.tif 000002
【特許請求の範囲】
【請求項１】
包絡線変動を有する入力信号を、該入力信号の振幅の増減と逆に増減する位相差を有する第１および第２の定包絡線信号に変換して出力する定包絡線信号生成回路と、
ソース端子に前記第１の定包絡線信号が入力されるとともにゲート端子に前記第２の定包絡線信号と同相の信号が入力される第１のトランジスタと、
ソース端子に前記第２の定包絡線信号が入力されるとともにゲート端子に前記第１の定包絡線信号と同相の信号が入力される第２のトランジスタと、
前記第１のトランジスタのドレイン端子から出力される信号を増幅して出力する第１の可変利得増幅器と、
ソース端子が基準電位に接続され、ドレイン端子が第１の低域通過フィルタを介して電源電位に接続されるとともに、ゲート端子に前記第１の可変利得増幅器の出力信号が入力されて、前記ドレイン端子からの出力信号が出力整合回路を介して出力される第３のトランジスタと、
前記入力信号の一部が入力されて、前記入力信号の振幅が所定の値より小さいときに前記第１の可変利得増幅器の利得が増加するように前記第１の可変利得増幅器を制御する利得制御信号を出力する利得制御回路とを備えることを特徴とする電力増幅回路。
【請求項２】
前記第２のトランジスタのドレイン端子から出力される信号を増幅して出力する第２の可変利得増幅器と、
ソース端子が基準電位に接続され、ドレイン端子が第２の低域通過フィルタを介して電源電位に接続されるとともに、ゲート端子に前記第２の可変利得増幅器の出力信号が入力されて、前記ドレイン端子からの出力信号が前記出力整合回路を介して出力される第４のトランジスタとをさらに備え、
前記利得制御回路は、前記入力信号の振幅が所定の値より小さいときに前記第１および前記第２の可変利得増幅器の利得が増加するように前記第１および前記第２の可変利得増幅器を制御する利得制御信号を出力することを特徴とする電力増幅回路。
【請求項３】
送信回路に請求項１または請求項２に記載の電力増幅回路を介してアンテナが接続されていることを特徴とする送信装置。
【請求項４】
送信回路に請求項１または請求項２に記載の電力増幅回路を介してアンテナが接続されており、該アンテナに受信回路が接続されていることを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信機等において送信信号の増幅等に用いられる電力増幅回路に関するものであり、特に包絡線変動を有する信号を高い電力付加効率で増幅することが可能な電力増幅回路ならびにそれを用いた送信装置および通信装置に関するものである。
【背景技術】
【０００２】
ワイヤレスネットワーク等の無線通信においては、デジタル変調された信号を用いて通信が行われる場合が多くなっているが、これらの通信に用いられる信号の多くでは信号の振幅方向に情報が載せられているため包絡線変動を有する信号になっている。よって、これらの通信に用いられる無線通信機においては、包絡線変動を有する信号の増幅が必要になる。一方、このような無線通信機においては、通信時間を確保するために消費電力が小さいことが要求され、通信信号を増幅する増幅器にも低消費電力で電力付加効率が高いことが要求される。ところが、前述した包絡線変動を有する信号を電力付加効率が高い非線形増幅器を用いて増幅すると歪みが生じて信号が劣化するという問題があり、包絡線変動を有する信号を高い電力付加効率で増幅するために幾つかの手法が提案されている。【０００３】
その１つにＬＩＮＣ（Linear Amplification with Nonlinear Component）方式と呼ばれている増幅方式がある。この手法では、包絡線変動を有する信号を２つの定包絡線信号に変換した後に、２つの定包絡線信号をそれぞれ非線形増幅器を用いて増幅し、増幅した２つの定包絡線信号をベクトル加算することによって増幅された包絡線変動を有する信号を生成する。これによって包絡線変動を有する信号を高い電力付加効率で増幅することができる（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１−284106号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来のＬＩＮＣ方式の電力増幅回路においては、入力信号の振幅が小さくなると電力増幅回路の電力付加効率が低下するという問題があった。【０００６】
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、入力信号の振幅が小さくなることによる電力付加効率の低下が低減された電力増幅回路ならびにそれを用いた送信装置および通信装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の電力増幅回路は、包絡線変動を有する入力信号を、該入力信号の振幅の増減と逆に増減する位相差を有する第１および第２の定包絡線信号に変換して出力する定包絡線信号生成回路と、ソース端子に前記第１の定包絡線信号が入力されるとともにゲート端子に前記第２の定包絡線信号と同相の信号が入力される第１のトランジスタと、ソース端子に前記第２の定包絡線信号が入力されるとともにゲート端子に前記第１の定包絡線信号と同相の信号が入力される第２のトランジスタと、前記第１のトランジスタのドレイン端子から出力される信号を増幅して出力する第１の可変利得増幅器と、ソース端子が基準電位に接続され、ドレイン端子が第１の低域通過フィルタを介して電源電位に接続されるとともに、ゲート端子に前記第１の可変利得増幅器の出力信号が入力されて、前記ドレイン端子からの出力信号が出力整合回路を介して出力される第３のトランジスタと、前記入力信号の一部が入力されて、前記入力信号の振幅が所定の値より小さいときに前記第１の可変利得増幅器の利得が増加するように前記第１の可変利得増幅器を制御する利得制御信号を出力する利得制御回路とを備えることを特徴とするものである。【０００８】
本発明の第２の電力増幅回路は、前記第１の電力増幅回路において、前記第２のトランジスタのドレイン端子から出力される信号を増幅して出力する第２の可変利得増幅器と、ソース端子が基準電位に接続され、ドレイン端子が第２の低域通過フィルタを介して電源電位に接続されるとともに、ゲート端子に前記第２の可変利得増幅器の出力信号が入力されて、前記ドレイン端子からの出力信号が前記出力整合回路を介して出力される第４のトランジスタとをさらに備え、前記利得制御回路は、前記入力信号の振幅が所定の値より小さいときに前記第１および前記第２の可変利得増幅器の利得が増加するように前記第１および前記第２の可変利得増幅器を制御する利得制御信号を出力することを特徴とするものである。【０００９】
本発明の送信装置は、送信回路に上記構成の電力増幅回路を介してアンテナが接続されていることを特徴とするものである。【００１０】
本発明の通信装置は、送信回路に上記構成の電力増幅回路を介してアンテナが接続されており、該アンテナに受信回路が接続されていることを特徴とするものである。
【発明の効果】
【００１１】
本発明の電力増幅回路によれば、消費電力が小さく電力付加効率が高い電力増幅回路を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態の第１の例の電力増幅回路を模式的に示すブロック図である。
【図２】図１における定包絡線信号生成回路の一例を模式的に示す回路図である。
【図３】本発明の実施の形態の第２の例の電力増幅回路を模式的に示すブロック図である。
【図４】本発明の実施の形態の第３の例の送信装置を示すブロック図である。
【図５】本発明の実施の形態の第４の例の通信装置を示すブロック図である。
【図６】（ａ）は比較例の電力増幅回路の電気特性のシミュレーション結果を示すグラフであり、（ｂ）は本発明の実施の形態の第２の例の電力増幅回路の電気特性のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１３】
以下、本発明の電力増幅回路を添付の図面を参照しつつ詳細に説明する。
【００１４】
（実施の形態の第１の例）
図１は本発明の実施の形態の第１の例の電力増幅回路を示す回路図である。図２は図１の定包絡線信号生成回路の一例を示す回路図である。
【００１５】
本例の電力増幅回路は、図１に示すように、入力端子39と、定包絡線信号生成回路100と、第１のトランジスタ11と、第２のトランジスタ12と、第１の可変利得増幅器21と、利得制御回路40と、第３のトランジスタ13と、第１の低域通過フィルタ32と、高調波整合回路34ａと、キャパシタ36ａと、出力整合回路37と、出力端子38とを備えている。
【００１６】
定包絡線信号生成回路100は、入力端子39から入力された包絡線変動を有する入力信号を、その入力信号の振幅の増減と逆に増減する位相差を有する第１の定包絡線信号および第２の定包絡線信号に変換して出力する。第１のトランジスタ11は、ソース端子に第１の定包絡線信号が入力されるとともにゲート端子に第２の定包絡線信号が入力される。第２のトランジスタ12は、ソース端子に第２の定包絡線信号が入力されるとともにゲート端子に第１の定包絡線信号が入力される。第１の可変利得増幅器21は、第１のトランジスタ11のドレイン端子から出力される信号を増幅して出力する。
【００１７】
また、第３のトランジスタ13は、ソース端子が基準電位（接地電位）に接続され、ドレイン端子が第１の低域通過フィルタ32を介して電源電位に接続されるとともに、ゲート端子に第１の可変利得増幅器21の出力信号が入力されて、ドレイン端子からの出力信号が出力整合回路37を介して出力される。第１の低域通過フィルタ32は、高周波信号の流出を阻止するためのものであり、インダクタで構成されている。また、第１の低域通過フィルタ32は、一方端が高調波整合回路34ａを介して第３のトランジスタ13のドレイン端子に接続されているとともに、他方端が電源電位Ｖｄｄに接続されている。出力整合回路37は、一方端が、キャパシタ36ａを介して、第３のトランジスタ13のドレイン端子および高調波整合回路34ａと接続されているとともに、他方端が出力端子38に接続されている。なお、第１〜第３のトランジスタ11〜13は全てｎチャネルＦＥＴであり、そのピンチオフ電圧（ドレイン電流を流す閾値電圧）をＶｐとする。
【００１８】
出力整合回路37は、第３のトランジスタ13のドレイン端子から出力端子38側を見たインピーダンスを基本波で整合させるものである。高調波整合回路34ａは、インピーダンスを基本波の偶数次高調波で短絡、基本波の奇数次高調波で開放に設定するものである。そのため、第３のトランジスタ13は、Ｆ級動作するようになっている。なお、第３のトランジスタ13をＦ級動作させない場合には高調波整合回路34ａは不要である。
【００１９】
キャパシタ36ａは、直流阻止用キャパシタである。なお、不図示のバイアス回路により、第１〜第３のトランジスタ11〜13のゲート端子にバイアスＶｂ（≦Ｖｐ）が印加されている。これにより、第１〜第３のトランジスタ11〜13は、それぞれのゲート端子にＯＮ電圧Ｖｏｎ＝Ｖｐ−Ｖｂよりも大きい電圧を印加されるとＯＮ状態になるようになっている。
【００２０】
なお、第２のトランジスタ12のドレイン端子は図示せぬ所定のインピーダンスで終端されているが、場合によっては、第２のトランジスタ12のドレイン端子を第１の可変利得増幅器21の入力端子に接続しても構わない。また、第２のトランジスタ12のドレイン端子からの出力信号を他の回路で利用しても構わない。
【００２１】
また、第１および第２のトランジスタ11，12によってトランスファーゲート回路が構成されており、第１のトランジスタ11は、第２の定包絡線信号の電圧がＶｏｎよりも大きいときのみＯＮ状態になって第１の定包絡線信号を通過させる。これにより、第３のトランジスタ13は、第１の定包絡線信号および第２の定包絡線信号が共にＶｏｎより大きい期間だけＯＮ状態となる。従って、第１の定包絡線信号がそのまま第３のトランジスタ13のゲート端子に印加される場合と比較して、第３のトランジスタ13がＯＮ状態となる期間が短くなるので、消費電力が低減し、電源効率（定電圧電源Ｖｄｄから供給される電力に対する出力電力の比）が向上する。その結果、電力付加効率の高い電力増幅回路を得ることができる。
【００２２】
なお、第１の定包絡線信号と第２の定包絡線信号がともにＶｏｎより大きい期間は基本周期ごとに発生するため、第３のトランジスタ13がＯＮ状態になる期間は基本周期ごとに発生する。そのため、第３のトランジスタ13のドレイン電圧も基本波成分を含むことになる。従って、出力整合回路37により、第３のトランジスタ13のドレイン電圧から基本波成分が抽出されて出力端子38から出力される。この出力端子38からの出力信号の振幅は、第１の定包絡線信号と第２の定包絡線信号がともにＶｏｎより大きい期間の増減とともに増減するため、第１の定包絡線信号および第２の定包絡線信号の位相差の増減と逆に増減する。すなわち、出力端子38からの出力信号は、入力信号の振幅の増減に合わせて増減する振幅を備えており、入力信号が増幅されたものになっている。
【００２３】
利得制御回路40は、ミキサ41と、第１加算回路42と、第２加算回路43とを備えている。ミキサ41は、入力信号の一部が入力されて、入力信号の振幅に応じた直流電圧を有する振幅検出信号を出力する。第１加算回路42は、所定の直流電圧を有する参照信号Ｖｒｅｆとミキサ41からの振幅検出信号とが入力され、参照信号Ｖｒｅｆの電圧から振幅検出信号の電圧を減算した電圧を有する利得制御基礎信号を出力する。振幅検出信号の電圧が参照信号Ｖｒｅｆの電圧よりも大きい場合は利得制御基礎信号の電圧は０となる。第２加算回路は、所定の直流電圧を有する基準信号Ｖｓｔと第１加算回路からの利得制御基礎信号とが入力されて、基準信号Ｖｓｔの電圧と利得制御基礎信号の電圧とが加算された直流電圧を有する利得制御信号出力される。よって、利得制御信号の直流電圧は、入力信号の振幅が所定の値より小さいときに増加し、その増加量は入力信号の振幅の増減と逆に増減する。この利得制御信号を用いて第１の可変利得増幅器21の利得を制御することにより、入力信号の振幅が所定の値より小さいときに第１の可変利得増幅器21の利得が増加し、その増加量は入力信号の振幅の増減と逆に増減するように、第１の可変利得増幅器21の利得を制御することができる。なお、第１の可変利得増幅器21の利得が増加し始める入力信号の振幅は、第１加算回路42に入力される参照信号Ｖｒｅｆの直流電圧によって決定することができる。
【００２４】
入力信号の振幅が小さくなると、第１の定包絡線信号と第２の定包絡線信号との位相差が大きくなる。第１の定包絡線信号および第２の定包絡線信号は完全な矩形信号ではないため、第１の定包絡線信号および第２の定包絡線信号の位相差が大きくなるにともなって、第１のトランジスタ11および第２のトランジスタ12によって構成されるトランスファーゲート回路を通過する信号の振幅は小さくなる。よって、第１の可変利得増幅器21を備えない場合には、第３のトランジスタ13をＯＮ状態にすることができなくなるという問題が発生する。
【００２５】
前述した構成を備える本例の検波回路によれば、入力信号の振幅が所定の値よりも小さいときに第１の可変利得増幅器21の利得を増大して、第３のトランジスタ13のゲート端子に入力される信号の電圧を大きくすることができる。これにより、入力信号の振幅が小さくなると第３のトランジスタ13をＯＮ状態にすることができなくなるという問題の発生を低減することができるので、入力信号の振幅が小さくなると電力付加効率が低下する問題を改善することができる。
【００２６】
上述したように、本例の電力増幅回路によれば、電力付加効率が高く、且つ入力信号の振幅が小さくなることによる電力付加効率の低下が低減された電力増幅回路を得ることができる。
【００２７】
図２は図１における定包絡線信号生成回路100の一例を示す回路図である。図２に示すように、定包絡線信号生成回路100は、移相器102と、可変利得増幅器104と、加算回路106と、移相器110と、加算回路108と、ミキサ116と、ミキサ118と、加算回路120と、加算回路114と、ローパスフィルタ112とを備えている。移相器102は、入力信号Ｓｉｎの位相をπ／２だけ進ませてさせて出力する。可変利得増幅器104は、移相器102の出力信号を増幅して第１信号ｅを生成する。加算回路106は、第１信号ｅと入力信号Ｓｉｎとをベクトル加算することにより第１定包絡線信号Ｓ１を生成する。また、移相器110は、第１信号ｅをπだけ遅らせて第２信号−ｅを生成する。加算回路108は、第２信号−ｅと入力信号Ｓｉｎとをベクトル加算することにより第２定包絡線信号Ｓ２を生成する。ミキサ116は、第１定包絡線信号Ｓ１の振幅（具体的には振幅の２乗）に応じた電圧を有する信号を出力する。ミキサ118は、第２定包絡線信号Ｓ２の振幅（具体的には振幅の２乗）に応じた電圧を有する信号を出力する。加算回路120は、ミキサ116，118の出力信号を加算して出力する。加算回路114は、加算回路120の出力信号の電圧と所定電圧Ｖｒｅｆとの差の電圧を有する信号を生成する。加算回路114の出力信号は、ローパスフィルタ112および図示しないバッファーアンプを介して可変利得増幅器104へ利得制御信号として入力される。このようにして、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅の２乗和が一定値となるように可変利得増幅器104の利得がフィードバック制御され、これにより、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２は、互いの位相差が入力信号の増減と逆に増減する定包絡線信号となる。
【００２８】
（実施の形態の第２の例）
図３は本発明の実施の形態の第２の例の電力増幅回路を示す回路図である。なお、本例においては、前述した実施の形態の第１の例の電力増幅回路と異なる点について説明し、同一の構成要素には同一の参照符号を付して重複する説明を省略する。
【００２９】
本例の電力増幅回路は、図３に示すように、第２の可変利得増幅器22と、第４のトランジスタ14と、第２の低域通過フィルタ33と、高調波整合回路34ｂと、キャパシタ36ｂとをさらに備えている。
【００３０】
第２の可変利得増幅器22は、第２のトランジスタ12のドレイン端子から出力される信号を増幅して出力する。第４のトランジスタ14は、ソース端子が基準電位（接地電位）に接続され、ドレイン端子が第２の低域通過フィルタ33を介して電源電位に接続されるとともに、ゲート端子に第２の可変利得増幅器22の出力信号が入力されて、ドレイン端子からの出力信号が出力整合回路37を介して出力される。第２の低域通過フィルタ33は、高周波信号の流出を阻止するためのものであり、インダクタで構成されている。また、第２の低域通過フィルタ33は、一方端が高調波整合回路34を介して第４のトランジスタ14のドレイン端子に接続されているとともに、他方端が電源電位Ｖｄｄに接続されている。高調波整合回路34ｂは、インピーダンスを基本波の偶数次高調波で短絡、基本波の奇数次高調波で開放に設定するものである。そのため、第４のトランジスタ14は、Ｆ級動作するようになっている。なお、第４のトランジスタ14をＦ級動作させない場合には高調波整合回路34ｂは不要である。キャパシタ36ｂは、直流阻止用キャパシタである。
【００３１】
本例における出力整合回路37は、第３のトランジスタ13のドレイン端子から出力端子38側を見たインピーダンスおよび第４のトランジスタ14のドレイン端子から出力端子38を見たインピーダンスを基本波で整合させる。また、第４のトランジスタ14はｎチャネルＦＥＴであり、そのピンチオフ電圧（ドレイン電流を流す閾値電圧）をＶｐとする。そして、不図示のバイアス回路により、第４のトランジスタ14のゲート端子にバイアスＶｂ（≦Ｖｐ）が印加されており、第４のトランジスタ14は、ゲート端子にＯＮ電圧Ｖｏｎ（＝Ｖｐ−Ｖｂ）よりも大きい電圧を印加されるとＯＮ状態になるようになっている。
【００３２】
第１および第２のトランジスタ11，12によってトランスファーゲート回路が構成されており、第２のトランジスタ12は、第１の定包絡線信号の電圧がＶｏｎよりも大きいときだけＯＮ状態になって第２の定包絡線信号を通過させる。これにより、第４のトランジスタ14は、第１の定包絡線信号および第２の定包絡線信号が共にＶｏｎより大きい期間だけＯＮ状態となる。従って、第２の定包絡線信号がそのまま第４のトランジスタ14のゲート端子に印加される場合と比較して、第４のトランジスタ14がＯＮ状態となる期間が短くなるので、消費電力が低減し、電源効率（定電圧電源Ｖｄｄから供給される電力に対する出力電力の比）が向上する。その結果、電力付加効率の高い電力増幅回路を得ることができる。
【００３３】
なお、第１の定包絡線信号と第２の定包絡線信号がともにＶｏｎより大きい期間は基本周期ごとに発生するため、第３のトランジスタ13および第４のトランジスタ14がＯＮ状態になる期間は基本周期ごとに発生する。そのため、第３のトランジスタ13および第４のトランジスタ14のドレイン電圧も基本波成分を含むことになる。従って、出力整合回路37により、第３のトランジスタ13および第４のトランジスタ14のドレイン電圧から基本波成分が抽出され、第１の定包絡線信号と第２の定包絡線信号の合成信号の基本波成分が出力端子38から出力される。この出力端子38からの出力信号の振幅は、第１の定包絡線信号と第２の定包絡線信号がともにＶｏｎより大きい期間の増減とともに増減するため、第１の定包絡線信号および第２の定包絡線信号の位相差の増減と逆に増減する。すなわち、出力端子38からの出力信号は、入力信号の振幅の増減に合わせて増減する振幅を備えており、入力信号が増幅されたものになっている。
【００３４】
本例の電力増幅回路は、前述した利得制御信号を用いて第１および第２の可変利得増幅器21，22の利得を制御することにより、入力信号の振幅が所定の値よりも小さいときに第１および第２の可変利得増幅器21，22の利得を増大して、第３および第４のトランジスタ13，14のゲート端子に入力される信号の電圧を大きくすることができる。これにより、入力信号の振幅が小さくなると第３のトランジスタ13および第４のトランジスタ14をＯＮ状態にすることができなくなるという問題の発生を低減できるので、入力信号の振幅が小さくなると電力付加効率が低下する問題を改善することができる。よって、本例の電力増幅回路によれば、電力付加効率が高く、且つ入力信号の振幅が小さくなることによる電力付加効率の低下が低減された電力増幅回路を得ることができる。
【００３５】
（実施の形態の第３の例）
図４は本発明の実施の形態の第３の例の送信装置を示すブロック図である。本例の送信装置は、図４に示すように、送信回路81に図１に示す電力増幅回路70を介してアンテナ82が接続されている。なお、図１に示す増幅回路70の入力端子39が送信回路81に接続されるとともに出力端子38がアンテナ82に接続されている。このような構成を有する本例の送信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、消費電力が小さく電力付加効率が高い電力増幅回路70を用いて増幅することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
【００３６】
（実施の形態の第４の例）
図５は本発明の実施の形態の第４の例の通信装置を示すブロック図である。本例の通信装置は、図５に示すように、送信回路81に図１に示す電力増幅回路70を介してアンテナ82が接続されており、アンテナ82に受信回路83が接続されている。また、アンテナ82と送信回路81および受信回路83との間にはアンテナ共用回路84が挿入されている。なお、図１に示す増幅回路70の入力端子39が送信回路81に接続されるとともに出力端子38がアンテナ82に接続されている。このような構成を有する本例の通信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、消費電力が小さく電力付加効率が高い電力増幅回路70を用いて増幅することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
【実施例】
【００３７】
次に、本発明の電力増幅回路の具体例について説明する。図３に示した本発明の実施の形態の第２の例の電力増幅回路における電気特性を回路シミュレーションによって算出した。トランジスタは全てｎチャネルＭＯＳＦＥＴとし、電源電圧を1.5Ｖとし、入力信号の周波数は850ＭＨｚとした。【００３８】
そのシミュレーション結果を図６（ｂ）に示す。また、図３に示す電力増幅回路から、利得制御回路40，第１の可変利得増幅器21および第２の可変利得増幅器22を取り除いた比較例の電力増幅回路のシミュレーション結果を図６（ａ）に示す。図６（ａ），（ｂ）のグラフにおいて、横軸は入力信号の電力を表し、縦軸は電力増幅回路の電力付加効率を表している。【００３９】
図６（ａ）に示すグラフによれば、ピークでは80％を超える高い電力付加効率が得られているが、入力信号電力の低下に伴って電力付加効率がすぐに急激に低下してしまうことがわかる。これに対し、図６（ｂ）に示すグラフによれば、電力付加効率のピークの値は殆ど変わらないものの、入力信号電力の低下による電力付加効率の低下がすぐには起こらず、高い電力付加効率が維持される入力信号電力範囲が広がっていることがわかる。これにより本発明の有効性が確認できた。
【符号の説明】
【００４０】
11：第１のトランジスタ
12：第２のトランジスタ
13：第３のトランジスタ
14：第４のトランジスタ
21：第１の可変利得増幅器
22：第２の可変利得増幅器
32：第１の低域通過フィルタ
33：第２の低域通過フィルタ
37：出力整合回路
38：出力端子
40：利得制御回路
70：電力増幅回路
81：送信回路
82：アンテナ
83：受信回路
100：定包絡線信号生成回路
【図１】
2011024598.tif 000003
【図２】
2011024598.tif 000004
【図３】
2011024598.tif 000005
【図４】
2011024598.tif 000006
【図５】
2011024598.tif 000007
【図６】
2011024598.tif 000008
【国際調査報告】
2011024598.tif 000009
2011024598.tif 000010
2011024598.tif 000011
2011024598.tif 000012