(57)【要約】  表面に原子一層のステップで段状とされた複数のテラスが形成されているシリコンウェーハにおいて、スリップラインが存在しない。
2011096417.tif 000002
【特許請求の範囲】
【請求項１】
表面に原子一層のステップで段状とされた複数のテラスが形成されているシリコンウェーハにおいて、スリップラインが存在しないことを特徴とするシリコンウェーハ。
【請求項２】
口径が２００ｍｍφ以上であることを特徴とする請求項１に記載のシリコンウェーハ。
【請求項３】
９００℃以下の温度、不活性ガス雰囲気において、熱処理されたことを特徴とする請求項１又は２に記載のシリコンウェーハ。
【請求項４】
表面の面方位が（１００）結晶面であることを特徴とする請求項１〜３のシリコンウェーハ。
【請求項５】
請求項１乃至４の一つに記載されたシリコンウェーハを用いて形成されたことを特徴とする半導体装置。
【請求項６】
原子一層のステップおよびテラスを有し、かつスリップラインが存在しないシリコン基板上に形成されている半導体装置。
【請求項７】
９００℃以下の温度において、不活性ガス雰囲気において作成され、ラジカル酸化および／またはラジカル窒化によってゲート絶縁膜を形成した請求項５又は６の半導体装置。
【請求項８】
９００℃以下の温度、不活性ガス雰囲気においてシリコンウェーハを原子レベルで平坦化する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣ、ＬＳＩ等の半導体装置を作成するためのシリコンウェーハに関し、またＩＣ、ＬＳＩ等の半導体装置に関するものである。
【背景技術】
【０００２】
ＩＣ、ＬＳＩ等の半導体装置を作成するためのシリコンウェーハ表面の凹凸は、例えば非特許文献１に示されているようにＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の電流駆動能力を劣化させる要因であり、表面を極力、平坦にすることが求められる（非特許文献１）。【０００３】
一方、１２００℃のＡｒ雰囲気でシリコンウェーハを処理すると原子レベルのステップおよびテラス構造が現れる究極の平坦表面が形成できることが報告されている（非特許文献２）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】T. Ohmi, K. Kotani, A. Teramoto, and M. Miyashita, IEEE Elec. Dev. Lett., 12, 652 (1991).
【非特許文献２】L. Zhong, A. Hojo, Y. Matsushita, Y. Aiba, K. Hayashi, R. Takeda, H. Shirai, and H. Saito, Phy. Rev. B. 54, 2304 (1996).
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、非特許文献２のように、１２００℃の高温で２００ｍｍφのような大口径シリコンウェーハを熱処理すると、シリコンウェーハにスリップラインと呼ばれる結晶欠陥が形成されてしまい、そのウェーハ上に形成されるＭＯＳＦＥＴの歩留まりが著しく低下する。【０００６】
図１（ａ）は本出願人が１１００℃、Ａｒ雰囲気でシリコンウェーハを熱処理した場合のＸ線トポグラフィー（X-ray diffraction topography）解析結果である。白丸で囲んだ箇所にスリップラインが形成されてしまっていることが分かる。【０００７】
このように従来技術では、表面が原子オーダーで平坦な大口径ウェーハ上に歩留まりよくＭＯＳＦＥＴおよびそれで構成された回路を製造することは不可能であり、これらを両立させることは、高性能な半導体装置を低コストで提供するために有効である。【０００８】
本発明は、上記の問題に鑑みてなされたものであり、その目的は、表面が原子一層で平坦で、かつ、大口径とした場合でも歩留まりよくＭＯＳＦＥＴおよびそれで構成された回路を製造できるシリコンウェーハを提供することにある。
【課題を解決するための手段】
【０００９】
上記した課題を解決するために、本発明の第１の態様によれば、表面に原子一層のステップで段状とされた複数のテラスが形成されているシリコンウェーハにおいて、スリップラインが存在しないことを特徴とするシリコンウェーハが得られる。【００１０】
本発明の第２の態様によれば、第１の態様に記載されたシリコンウェーハを用いて形成されたことを特徴とする半導体装置が得られる。【００１１】
本発明の第３の態様によれば、原子オーダーのステップおよびテラスを有し、かつスリップラインが存在しないシリコン基板上に形成されている半導体装置が得られる。【００１２】
本発明の第４の態様によれば、９００℃以下、８００℃以上の温度、不活性ガス雰囲気においてシリコンウェーハを原子レベルで平坦化する方法が得られる。
【発明の効果】
【００１３】
本発明によれば、表面が原子オーダーで平坦で、かつ、大口径とした場合でも歩留まりよくＭＯＳＦＥＴおよびそれで構成された回路を製造できるシリコンウェーハを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】シリコンウェーハを種々の条件で熱処理したときのＸ線トポグラフィー結果を示す図である。
【図２】本実施形態に係るシリコンウェーハのオフ角とテラス幅の関係を示す図である。
【図３】実施例１、４−１および比較例１、２の試料表面のＡＦＭ像である。
【図４】本実施形態に係るシリコンウェーハ上にＭＯＳＦＥＴを形成した場合の一例を示す平面図である。
【図５】図４のソース−ドレイン方向の断面図である。
【図６】実施例１の熱処理時の温度プロファイルである。
【図７】実施例５および比較例３〜５の酸化前と酸化後（処理前と処理後）の試料表面のＡＦＭ像である。
【図８】実施例６および比較例６のドレイン電圧−ドレイン電流特性を示す図である。
【図９】熱処理装置の概略を示す断面図である。
【図１０】実施例４−１の試料表面のＡＦＭ像である。
【図１１】累積故障率（Ｃｕｍｕｌａｔｉｖｅ  Ｆａｉｌｕｒｅ「％」）の評価結果（評価面積 ：１ｍｍ× １ｍｍ）を示す図である。
【図１２】累積故障率（Ｃｕｍｕｌａｔｉｖｅ  Ｆａｉｌｕｒｅ「％」）の評価結果（評価面積 ：４ｍｍ× ４ｍｍ）を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面に基づき、本発明の好適な実施形態を詳細に説明する。 
最初に、本実施形態に係るシリコンウェーハについて簡単に説明する。
【００１６】
本発明のシリコンウェーハは、表面に原子一層のステップで段状とされた複数のテラスが形成されており、スリップラインが存在しないものである。
【００１７】
ここで、「スリップライン」とは、シリコンウェーハを熱処理した際に、規則正しく並んでいるシリコン原子が高温のためにずれることで起こる「結晶欠陥」を意味し、例えば図１（ａ）で白丸で囲んだ部分に示すように、亀裂のような形状を有しているものである。
【００１８】
即ち、本発明のシリコンウェーハは結晶欠陥フリーの構造を有している。
【００１９】
また、表面に原子オーダーのステップで段状とされた複数のテラスが形成されている状態とは、図２および図３に示すような状態のことを意味する。
【００２０】
図２で模式的に示すように、本実施形態に係るシリコンウェーハの表面はオフ角（θ）だけＪｕｓｔ（１００）面から傾いている。
【００２１】
なお、図２は、基板表面の結晶が（１００）面であり、＜０１−１＞方向に対して、＜０１１＞方向に３６°傾けた方向の（１００）面に対して、オフ角として０．０６°だけ面方位を傾けた場合を示している。
【００２２】
この状態を例えばＡＦＭ（Atomic Force Microscope）で撮像すると、図３に示すような形状が観察される。
【００２３】
図２に示すように、原子レベルにおいては、基板表面がオフ角（θ）だけ傾いている場合には、その表面の格子点が異なる。この表面の格子点が切り替わる位置がステップＳＡ、ＳＢとなる。このステップの高さは、シリコン（１００）表面の１原子ステップである０．１３ｎｍである。
【００２４】
このときのステップとテラスの数は、図２で示しているとおり、（１）式で表される。 
Ｌ＝０．１３／ｔａｎθ （ｎｍ）      …（１）
Ｌ：テラス幅、θ：（１００）面からのオフ角
【００２５】
テラス幅は原子レベルでは数原子のばらつきがある。しかし、そのばらつきはｎｍオーダーで小さく、特性への影響が無視できるか、影響が小さな範囲内である。そのためテラス幅は実質的に同じ幅であるといえる。またステップの方向も一直線ではなく、原子レベルでは数原子の凹凸があるが、その凹凸もｎｍオーダーで小さく、特性への影響が無視できるか、影響が小さな範囲内である。従って実質的に直線的で一方向と見なせることから、ステップは実質的に同一方向に形成されているといえる。また、ＡＦＭ像から得られたテラス幅LとX線回折測定で得られたオフ角の関係は（１）式の結果とよく一致している。すなわち、シリコン表面に形成されるステップは原子一層である。さらにオフ角も、同様に平均的な角度として、実質的に同じ角度であるといえる。以下の記載においては、単にステップ方向は同一方向、テラス幅は同じ幅、またオフ角は同じ角度で形成されていると表記する。
【００２６】
このように、表面に原子一層のステップで段状とされた複数のテラスが形成されており、かつ、スリップラインが存在しないシリコンウェーハを得るためには、熱処理の際の温度を９００度以下とするのが望ましい。熱処理温度を９００℃以下とすることにより、シリコンウェーハを２００ｍｍφ以上の大口径にした場合においても、スリップラインのないウェーハが得られる。
【００２７】
ただし、あまり低温での熱処理では原子オーダーで平坦な表面が得られないため、熱処理の際の温度は８００℃以上とするのが望ましい。
【００２８】
このような、表面に原子一層のステップで段状とされた複数のテラスが形成されており、かつスリップラインが存在しないシリコンウェーハは、ＭＯＳＦＥＴを形成する場合に、ＭＯＳＦＥＴの電流駆動能力を劣化させることなく、かつ歩留まりよくＭＯＳＦＥＴを形成できる。
【００２９】
ここで、本実施形態に係るシリコンウェーハを使用したＭＯＳＦＥＴの形成方法について、図４および図５を参照して説明する。
【００３０】
まず、上記処理（９００℃以下での熱処理）が行われた半導体基板１（シリコンウェーハ、シリコン基板）の表面を、アルカリ溶液を用いない洗浄法によって洗浄する。
【００３１】
次に、図５に示すように、例えばプラズマによって発生させた酸素ラジカルによって基板表面を直接酸化するラジカル酸化法によりＳｉＯ２膜２を形成したのち、ＣＶＤ法等によってＳｉＯ２膜３を形成する。
【００３２】
次に、フォトリソグラフィー法等を用いて、ＭＯＳトランジスタが作成される活性化領域を開口する。このとき図４に示すように、ソース−ドレインの方向にステップが存在しないように、（キャリア走行方向にステップが交差しないように）、ステップと平行方向をキャリア走行方向とするのが望ましい。このような構成とすることで、キャリア走行方向にはラフネスが極めて小さく、キャリア移動度が大きいＭＯＳＦＥＴが実現できる。
【００３３】
なお、図４では、＜０１−１＞方向に対して、＜０１１＞方向に５４°傾いた方向にソース−ドレインを設定した場合を例示している。
【００３４】
次に、フォトレジストをマスク材料として開口部分のＳｉＯ２膜２およびＳｉＯ２膜３を除去し、フォトレジストを除去する。なお、開口はトランジスタをそれぞれ設けるべき複数（多数）の部分に形成するが、図４および図５ではそのうち１個の開口部分、１個のトランジスタを示している。その後、アルカリ溶液を用いない洗浄法で露出半導体表面を洗浄したのち、ラジカル酸化によってゲート絶縁膜としてＳｉＯ２膜４を形成し、ゲート電極５として多結晶ポリシリコンを形成する。なお、ラジカル酸化法のような等方的酸化法であれば膜厚によらず界面平坦度は劣化しない。また、ゲート絶縁膜はラジカル窒化により形成してもよいし、ラジカル酸化とラジカル窒化を組み合わせて形成してもよい。
【００３５】
この後は、公知のＭＯＳＦＥＴ形成方法によって、ＭＯＳＦＥＴを形成する。
【００３６】
具体的には、ソース拡散層６およびドレイン拡散層７の形成、層間絶縁膜８の成膜、コンタクトホールの開口、ゲート取り出し電極９、ソース取り出し電極１０およびドレイン取り出し電極１１を形成することで、図５に示すようなＭＯＳＦＥＴを形成する。
【００３７】
なお、ＭＯＳＦＥＴの形成方法は特に限定されない。ゲート絶縁膜を形成する方法は、例えば等方的に半導体基板を酸化する方法や、窒化する方法を用いれば良い。また多数形成したトランジスタ間の素子分離方法は、ＳＴＩ（Shallow trench Isolation）、ＬＯＣＯＳ（Local Oxidation of Silicon）法等を用いてもよく、活性領域表面の洗浄方法、酸化膜、窒化膜形成方法も、膜厚が同程度であればよい。
【００３８】
このように、本実施形態によれば、シリコンウェーハは表面に原子一層のステップで段状とされた複数のテラスが形成されており、かつスリップラインが存在しないように構成されている。
【００３９】
そのため、当該シリコンウェーハを用いることにより、ウェーハが大口径（２００ｍｍφ以上）の場合でも歩留まりよくＭＯＳＦＥＴおよびそれで構成された回路を製造できる。
【実施例】
【００４０】
以下、実施例に基づき本発明をさらに詳細に説明する。【００４１】
＜スリップラインの評価＞
表面が（１００）配向のシリコンウェーハを種々の熱処理温度で加熱した試料を作成し、スリップラインの有無を評価した。具体的な手順は以下の通りである。【００４２】
（１）試料の作製
（実施例１）
まず、口径２００mmφ、表面が（１００）配向のシリコンウェーハを用意し、以下の手順でシリコンウェーハ表面の洗浄を行った。 
まず、Ｏ３水を用いてシリコンウェーハ表面を１０分間洗浄し、希ＨＦ（０．５wt%）を用いて１分間洗浄し、最後に、超純水リンスを３分行った。 
その後、シリコンウェーハを図９に示すような熱処理装置内に載置し、水分が０．２ｐｐｂ以下、Ｏ２が０．１ｐｐｂ以下のＡｒを２０Ｌ／ｍｉｎ流しながら熱処理温度８５０℃、熱処理時間１８０分の条件下で熱処理を行った。 
具体的には、まずシリコンウェーハが３０℃の状態から図６に示す温度シーケンスでシリコンウェーハを８５０℃まで昇温し、８５０℃で１８０分保持した。その後、図６に示す温度シーケンスでシリコンウェーハが３０℃になるまで降温した。 
以上の手順により、試料を作製した。【００４３】
（実施例２）
Ａｒ流量を１０Ｌ／ｍｉｎ、熱処理時間（保持時間）を５４０分としたこと以外は実施例１と同様の条件で試料を作製した。【００４４】
（実施例３）
Ａｒ流量を１０Ｌ／ｍｉｎとし、熱処理時間（保持時間）を２７０分としたこと以外は実施例１と同様の条件で試料を作製した。【００４５】
（実施例４−１）
Ａｒ流量を１０Ｌ／ｍｉｎ、熱処理温度を９００℃、熱処理時間を（保持時間）６０分としたこと以外は実施例１と同様の条件で試料を作製した。【００４６】
（実施例４−２）
Ａｒ流量を１４Ｌ／ｍｉｎとし、熱処理温度を８００℃とし、熱処理時間を（保持時間）９０分としたこと以外は実施例１と同様の条件で試料を作製した。【００４７】
（比較例１）
Ａｒ流量を１０Ｌ／ｍｉｎ、熱処理温度（保持温度）を１１００℃、熱処理時間（保持時間）を６０分としたこと以外は実施例１と同様の条件で試料を作製した。【００４８】
（比較例２）
Ａｒ流量を１０Ｌ／ｍｉｎ、熱処理温度（保持温度）を１２００℃、熱処理時間（保持時間）を６０分としたこと以外は実施例１と同様の条件で試料を作製した。【００４９】
（２）試料の評価
Ｘ線トポグラフィー（X-ray diffraction topography）を用いて、作製した試料のスリップラインの有無を評価した。なお、評価には理学電機社製RU-300を用い、透過Ｘ線のトポグラフより、スリップラインの有無を評価した。【００５０】
また、試料の表面をＡＦＭ（セイコーインスツル社製SPI400）を用いて観察した。試料のオフ角及び方向はX線回折装置（PANalitycal社製X’pert Pro）を用いて計測した。【００５１】
評価結果を表１に、実施例１、２、４（４−１、４−２）および比較例１の透過Ｘ線トポグラフを図１に示す。 
また、実施例１、４−１、比較例１、２のＡＦＭ像を図３に示す。【００５２】
さらに、実施例４−２のＡＦＭ像を図１０に示す。上端、下端、左端、右端のＡＦＭ像は、それぞれウエハーのエッジから５ｍｍの場所でのものであり、中央のＡＦＭ像は中央部（ウエハーエッジから１００ｍｍ）でのものであり、中央部と上端、下端、左端、右端それぞれとの間のＡＦＭ像は、それぞれウエハーのエッジから５０ｍｍの場所でのものである。【００５３】
【表１】
2011096417.tif 000003
【００５４】
表１、および図１、図１０から明らかなように、９００℃以下で熱処理した試料（実施例１〜４（４−１、４−２））はいずれもスリップラインが現れず、熱処理による結晶欠陥が生じていないことが分かった。なお、その他の面欠陥や点欠陥も観察されなかった。【００５５】
一方、比較例１、２はスリップラインが観察され（図１（ａ）参照）、熱処理により結晶欠陥が生じていることが分かった。【００５６】
また、図３、図１０から明らかなように、いずれの試料も、表面に原子オーダーのステップで段状とされた複数のテラスが形成されているのが観察され、原子オーダーで平坦な表面が得られることが分かった。【００５７】
＜ラジカル酸化による表面凹凸の評価＞
得られた試料の表面に種々の処理を施し、平坦面の形状を評価した。具体的な手順は以下の通りである。【００５８】
（１）試料の作製
（実施例５）
実施例１の試料に対して東京エレクトロン社製マイクロ波励起プラズマ装置を用いて温度４００℃、１３３Pa、Kr/O2の流量比９８／２の条件にてラジカル酸化を行い、６ｎｍの酸化層を形成した。 
その後に３６wt％HCｌと５０wt％HFを19/1で混合した溶液を用いて酸化膜を除去した。 
なお、酸化膜が除去されたかどうかは疎水性になったことを確認することにより判断した。【００５９】
（比較例３）
実施例１の試料に対して東京エレクトロン社製α-8を用いてO2雰囲気下で、温度９００℃で１０分間、試料を加熱することにより表面を熱酸化し、６ｎｍの酸化層を形成した。 
その後に３６wt％HCｌと５０wt％HFを19/1で混合した溶液を用いて酸化膜を除去した。 
なお、酸化膜が除去されたかどうかは疎水性になったことを確認することにより判断した。【００６０】
（比較例４）
実施例１の試料に対して東京エレクトロン社製α-8を用いてO2雰囲気下で、１０００℃で１０分間、試料を加熱することにより表面を熱酸化し、１７ｎｍの酸化層を形成した。 
その後に３６wt％HCｌと５０wt％HFを19/1で混合した溶液を用いて酸化膜を除去した。 
なお、酸化膜が除去されたかどうかは疎水性になったことを確認することにより判断した。【００６１】
（比較例５）
実施例１の試料に対して３６wt％HCｌと５０wt％HFを19/1で混合した溶液で１分洗浄を行い、その後に超純水リンスを５分間行った（即ち、表面を酸化しなかった）。【００６２】
（２）試料の評価
次に、実施例５および比較例３〜５の酸化前後（比較例５は洗浄前後）の表面形状をＡＦＭで観察した。結果を図７に示す。なお、図７のＡＦＭ像は1μm角である。【００６３】
図７に示すように、ラジカル酸化を行った試料（実施例５）は酸化後も表面のステップとテラスが明確に現れており、原子オーダーでの表面の平坦性が維持されていることが分かった。【００６４】
一方、熱酸化を行った試料（比較例３、４）はステップとテラスが不明瞭になっており、原子オーダーでの表面の平坦性が悪化していることが分かった。【００６５】
＜ＭＯＳＦＥＴの電流電圧特性の評価＞
以下に示す手順で図４および図５に示すようなＭＯＳＦＥＴを作製し、ドレイン電流−ドレイン電圧（ＩＤ−ＶＤ）特性を評価した。【００６６】
（１）試料の作製
（実施例６）
まず、実施例１の試料の表面を、T. Ohmi, "Total room temperature wet cleaning Si substrate surface,” J. Electrochem. Soc., Vol. 143, No. 9, pp.2957-2964, Sep. 1996.に記載されたアルカリ溶液を用いない洗浄法によって洗浄した。 
次にプラズマによって発生させた酸素ラジカルによって基板表面を直接酸化するラジカル酸化法により、温度４００℃の条件にて７ｎｍのＳｉＯ２膜２を形成したのち、ＣＶＤ法によって３００ｎｍのＳｉＯ２膜３を形成した。 
次に、フォトリソグラフィー法によって、ＭＯＳトランジスタが作成される活性化領域を開口した。 
次に、フォトレジストをマスク材料としてＨＣｌ／ＨＦ＝１９／１の溶液で開口部分のＳｉＯ２膜２およびＳｉＯ２膜３を除去し、フォトレジストをＨ２ＳＯ４／Ｈ２Ｏ２＝４：１溶液で除去した。その後、上述したアルカリ溶液を用いない洗浄法で露出半導体表面を洗浄したのち、ラジカル酸化によってゲート絶縁膜としてＳｉＯ２膜４を５．６ｎｍ形成し、ゲート電極５として多結晶ポリシリコンを形成した。この後は、公知の手法によりソース拡散層６およびドレイン拡散層７の形成、層間絶縁膜８の成膜、コンタクトホールの開口、ゲート取り出し電極９、ソース取り出し電極１０およびドレイン取り出し電極１１の形成を行い、図５に示すようなＭＯＳＦＥＴが完成した。【００６７】
（比較例６）
平坦化処理を行わず、Ｒａ＝０．０６ｎｍとしたほかは実施例５と同様の条件でＭＯＳＦＥＴを作製した。【００６８】
（２）試料の評価
作製した試料に−３Ｖ〜３Ｖの範囲で０．５Ｖ単位でドレイン電圧を印加し、ドレイン電流を測定した。 
結果を図８に示す。【００６９】
図８から明らかなように、平坦な界面を有する実施例６のＭＯＳＦＥＴの方が同じゲート電圧、ドレイン電圧の時に比較例６よりも大きいドレイン電流が流れており、良好なＭＯＳＦＥＴが形成されていることが分かった。【００７０】
＜累積故障率（Ｃｕｍｕｌａｔｉｖｅ  Ｆａｉｌｕｒｅ「％」）の評価＞
図１１は、評価面積 を１ｍｍ× １ｍｍに設定して、累積故障率の評価を行った結果を示す図である。横軸は、破壊までに流れる電荷量(charges to breakdown)Ｑbdであり、縦軸は累積故障率である。グラフが右寄りにあるほど、性能が良いことになる。【００７１】
図１１中、（ａ）は熱処理温度を１１００℃に設定して表面を原子レベルで平坦にした場合、（ｂ）は熱処理温度を８００℃に設定して表面を原子レベルで平坦にした場合、（ｃ）は原子レベルに平坦化する処理を行わない場合、（ｄ）は平坦化処理を行った後にAPMにより表面ラフネスを増大させた場合で、それぞれの試料にラジカル酸化法で５．８ｎｍの酸化膜を形成してMOSダイオードを作製して測定した結果をそれぞれ示す。【００７２】
図１１に示す結果から、Qｂｄがラフネスが大きいもの、すなわち（ｃ）、（ｄ）、に比べて、平坦化したもの、すなわち（ａ）、（ｂ）の方が大きくなっていることが分かる。【００７３】
図１２は、評価面積 を４ｍｍ× ４ｍｍに設定して、累積故障率の評価を行った結果を同様に示す図である。【００７４】
図１２中、（ａ）は熱処理温度を１１００℃に設定して表面を原子レベルで平坦にした場合、（ｂ）は熱処理温度を８００℃に設定して表面を原子レベルで平坦にした場合、（ｃ）は原子レベルに平坦化する処理を行わない場合で、それぞれの試料にラジカル酸化法で５．８ｎｍの酸化膜を形成してMOSダイオードを作製して測定した結果をそれぞれ示す。【００７５】
図１２に示す結果から、大きい面積の試料で評価を行うと、平坦化処理を行うことにより初期故障がなくなっていることが分かる。
【産業上の利用可能性】
【００７６】
上に述べた実施形態では、本発明をＭＯＳＦＥＴに用いた場合についてのみ説明したが、本発明は何らこれに限定されることなく、平坦な表面を有するシリコンウェーハを用いた全ての構造に適用できる。
【図１】
2011096417.tif 000004
【図２】
2011096417.tif 000005
【図３】
2011096417.tif 000006
【図４】
2011096417.tif 000007
【図５】
2011096417.tif 000008
【図６】
2011096417.tif 000009
【図７】
2011096417.tif 000010
【図８】
2011096417.tif 000011
【図９】
2011096417.tif 000012
【図１０】
2011096417.tif 000013
【図１１】
2011096417.tif 000014
【図１２】
2011096417.tif 000015
【国際調査報告】
2011096417.tif 000016
2011096417.tif 000017
2011096417.tif 000018
2011096417.tif 000019
2011096417.tif 000020
2011096417.tif 000021
2011096417.tif 000022