(57)【要約】  ダイオードを用いた基準電圧生成回路において、その温度特性をより自由に調整可能にする。調整電流供給部（１０）は、第１および第２のダイオード（Ｄ１，Ｄ２）の一方のアノードに、ダイオード電流を調整するための調整電流（Ｉｒｅｆ２）を供給する。調整電流供給部（１０）は、調整電流（Ｉｒｅｆ２）の大きさを変更可能であり、かつ、調整電流（Ｉｒｅｆ２）として、他方のダイオードのダイオード電流と比例関係にある電流を生成可能である。
2011016153.tif 000002
【特許請求の範囲】
【請求項１】
カソードが第１の電源に接続された第１および第２のダイオードと、
前記第１のダイオードのアノードと出力ノードとの間に接続された第１の抵抗素子と、
前記第２のダイオードのアノードと前記出力ノードとの間に、直列に接続された第２および第３の抵抗素子と、
前記第１のダイオードのアノードと前記第１の抵抗素子との間のノード電圧と、前記第２の抵抗素子と前記第３の抵抗素子との間のノード電圧とを入力とする演算増幅回路と、
第２の電源と前記出力ノードとの間に設けられたトランジスタを少なくとも有し、前記演算増幅回路の出力電圧を受け、前記トランジスタを介して前記第１および第２のダイオードに電流を供給する定電流制御回路と、
前記演算増幅回路の出力電圧を受け、前記第１および第２のダイオードのうちの一方のダイオードのアノードにダイオード電流を調整するための調整電流を供給する調整電流供給部とを備え、
前記調整電流供給部は、前記調整電流の大きさを変更可能に構成されており、かつ、前記調整電流として、前記第１および第２のダイオードのうちの他方のダイオードのダイオード電流と比例関係にある電流を生成可能に構成されている
ことを特徴とする基準電圧生成回路。
【請求項２】
請求項１記載の基準電圧生成回路において、
前記定電流制御回路は、
ソースが前記第２の電源に接続され、ドレインが前記出力ノードに接続され、ゲートに前記演算増幅回路の出力電圧を受けるＰＭＯＳトランジスタを、前記トランジスタとして、備えている
ことを特徴とする基準電圧生成回路。
【請求項３】
請求項２記載の基準電圧生成回路において、
前記調整電流供給部は、ダイオード電流を増加させるための電流増加回路を備えており、
前記電流増加回路は、少なくとも１個の基本電流生成回路を有し、
前記基本電流生成回路は、
ソースが前記第２の電源に接続され、ドレインが前記一方のダイオードのアノードに接続された第２のＰＭＯＳトランジスタと、
前記第２のＰＭＯＳトランジスタのゲートに、前記演算増幅回路の出力電圧を与えるか否かを切替可能に構成されたスイッチとを備えたものである
ことを特徴とする基準電圧生成回路。
【請求項４】
請求項２または３記載の基準電圧生成回路において、
前記調整電流供給部は、ダイオード電流を減少させるための電流減少回路を備えており、
前記電流減少回路は、
少なくとも１個の基本電流生成回路と、
ソースが前記第１の電源に接続され、ドレインが前記一方のダイオードのアノードに接続された第１のＮＭＯＳトランジスタと、
ソースが前記第１の電源に接続され、ドレインとゲートが前記第１のＮＭＯＳトランジスタのゲートに接続された第２のＮＭＯＳトランジスタとを有し、
前記基本電流生成回路は、
ソースが前記第２の電源に接続され、ドレインが前記第２のＮＭＯＳトランジスタのドレインに接続された第２のＰＭＯＳトランジスタと、
前記第２のＰＭＯＳトランジスタのゲートに、前記演算増幅回路の出力電圧を与えるか否かを切替可能に構成されたスイッチとを備えたものである
ことを特徴とする基準電圧生成回路。
【請求項５】
請求項１記載の基準電圧生成回路において、
前記定電流制御回路は、
ソースが前記第２の電源に接続され、ドレインが前記出力ノードに接続された第１のＰＭＯＳトランジスタと、
ソースが前記第２の電源に接続され、ドレインとゲートが前記第１のＰＭＯＳトランジスタのゲートに接続された第２のＰＭＯＳトランジスタと、
ソースが前記第１の電源に接続され、ドレインが前記第２のＰＭＯＳトランジスタのドレインに接続され、ゲートに前記演算増幅回路の出力電圧を受けるＮＭＯＳトランジスタとを備えている
ことを特徴とする基準電圧生成回路。
【請求項６】
請求項１記載の基準電圧生成回路において、
前記演算増幅回路の出力電圧を受け、前記他方のダイオードのアノードにダイオード電流を調整するための第２の調整電流を供給する第２の調整電流供給部を備え、
前記第２の調整電流供給部は、前記第２の調整電流の大きさを変更可能に構成されており、かつ、前記第２の調整電流として、前記一方のダイオードのダイオード電流と比例関係にある電流を生成可能に構成されている
ことを特徴とする基準電圧生成回路。
【請求項７】
請求項１記載の基準電圧生成回路において、
前記第１の電源は、接地電位を供給するものであり、
前記第２の電源は、正の電源電位を供給するものである
ことを特徴とする基準電圧生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に形成される基準電圧生成回路に関し、特に、基準電圧生成回路の温度特性の調整を可能にする技術に関する。
【背景技術】
【０００２】
基準電圧生成回路は、半導体集積回路に搭載されるアナログ回路の基準電圧供給源として必要である。図７は従来の基準電圧生成回路の一般的な構成を示す回路図である。図７に示す基準電圧生成回路は、電流密度が異なるダイオードＤ１，Ｄ２、抵抗素子Ｒ１，Ｒ２，Ｒ３、ＰＭＯＳトランジスタＭＰ１およびオペアンプ（演算増幅回路）ＯＰを備えている。ダイオードＤ１，Ｄ２の順方向電圧Ｖｄ１，Ｖｄ２は負の温度係数を持つ。一方、ダイオードＤ１，Ｄ２の順方向電圧差は正の温度係数を持つ。そこで、ダイオードＤ１の順方向電圧Ｖ１に順方向電圧差ΔＶ（Ｖｄ１−Ｖｄ２）を加算することによって、出力電圧Ｖｏの温度依存性をなくし、例えば約１．２５Ｖを出力するように構成されている。【０００３】
この点について、数式を用いて説明する。まず、ダイオードの電流方程式は、一般に、
Vd＝Vτ×Ln（Id/Is）  
ただし、Vτ＝кT/q、
к：ボルツマン定数
ｑ：電子の電荷量
Ｔ：絶対温度
Ｉｄ：ダイオードに流れる電流
Ｉｓ：ダイオードの飽和電流
で表される。図７の構成と上のダイオードの電流方程式より、以下の式[1]〜[5]が成り立つ。
[1]  Vd1＝Vτ×Ln（Id1/Is）
[2]  Vd2＝Vτ×Ln（Id2/Is）
[3]  Ir3＝（Vo−Vd1）/R3
[4]  Ir3＝（Vd1−Vd2）/R2
[5]  Id1＝（Vo−Vd1）/R1
ゆえに、基準電圧生成回路の出力電圧Ｖｏは、
Vo＝Vd1＋(R3/R2)×Vτ×Ln(Id1/Id2)    …（１１）
と表される。この式（１１）は、第１項が負の温度係数をもち、第２項は（[1]−[2]）より正の温度係数を持つ。よって理想的には、温度依存性をなくし、約１．２５Ｖを出力するように構成されている。【０００４】
しかし、実際は、デバイスの拡散ばらつきなどにより、温度勾配もばらつきをもってしまう。そこで、例えば図８に示すような、温度にできるだけ無関係な基準電圧生成回路が提案されている（特許文献１参照）。【０００５】
図８の構成において、バイポーラトランジスタＴ１，Ｔ２は、コレクタが供給電圧源の端子ＶＤＤに、ベースが基準電位の端子ＧＮＤに、共通に接続されている。トランジスタＴ１のエミッタは抵抗Ｒ１を介してトランジスタＭ１のドレインと接続されており、トランジスタＴ２のエミッタは直列抵抗Ｒ３，Ｒ２を介してトランジスタＭ２のドレインと接続されている。電流源となるトランジスタＭ１，Ｍ２のソースは供給電圧源の端子ＶＳＳに接続されている。演算増幅器ＯＰは、反転入力端が抵抗Ｒ１とトランジスタＴ１のエミッタとの間のノードに接続され、非反転入力端が抵抗Ｒ２，Ｒ３の間のノードに接続され、その出力端はトランジスタＭ１，Ｍ２のゲートに接続されている。そして、抵抗Ｒ２とトランジスタＭ２のドレインとの間のノードが出力端子ＶＲＥＦに接続されている。【０００６】
ここで、出力端子ＶＲＥＦの電圧は、トランジスタＴ１，Ｔ２のエミッタ電流ＩＥ１，ＩＥ２を用いると、
−VREF＝VBE1＋R2/R3×（кT/q）×Ln（IE1/IE2）  …（１２）
となる。ただし、ＶＢＥ１はトランジスタＴ１のベース−エミッタ間電圧である。【０００７】
基準電位ＧＮＤを基準としているので、出力電圧ＶＲＥＦは負の極性を有する。上式（１２）において、第１項は負の温度係数を有し、第２項は正の温度係数を有する。ここで、第２項の電圧は抵抗比Ｒ２／Ｒ３および電流比ＩＥ１／ＩＥ２に依存することが明白である。したがって、電流比ＩＥ１／ＩＥ２を変更することによって、温度係数が補償される。【０００８】
そして図８の構成では、電流比ＩＥ１／ＩＥ２を調整するための電流調整装置が、トランジスタＭ１に並列に設けられている。トランジスタＭ３〜Ｍ８は電流源を構成している。トランジスタＭ９〜Ｍ１２はトランジスタスイッチを構成しており、制御入力端子ＳＥ１〜ＳＥ４の電位によってオンオフが制御される。電流調整装置によって、電流ＩＥ１の増大または減少が可能であり、これによって電流比ＩＥ１／ＩＥ２が調整され、温度係数が補償される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭６２-７９５１５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図８の回路構成では、バイポーラトランジスタのエミッタ電流の調整を行うことによって、温度係数補償のための調整が可能になっている。しかしながら、バイポーラトランジスタのエミッタ電流は、抵抗を介して流れている。このため、エミッタ電流を調整することによって、その抵抗で発生する電圧が増減することになり、その分、エミッタ電流の調整幅が制限される。この結果、温度勾配の調整幅が限定されてしまう。【００１１】
本発明は、ダイオードを用いた基準電圧生成回路において、その温度特性をより自由に調整可能にする構成を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様では、基準電圧生成回路は、カソードが第１の電源に接続された第１および第２のダイオードと、前記第１のダイオードのアノードと出力ノードとの間に接続された第１の抵抗素子と、前記第２のダイオードのアノードと前記出力ノードとの間に、直列に接続された第２および第３の抵抗素子と、前記第１のダイオードのアノードと前記第１の抵抗素子との間のノード電圧と、前記第２の抵抗素子と前記第３の抵抗素子との間のノード電圧とを入力とする演算増幅回路と、第２の電源と前記出力ノードとの間に設けられたトランジスタを少なくとも有し、前記演算増幅回路の出力電圧を受け、前記トランジスタを介して前記第１および第２のダイオードに電流を供給する定電流制御回路と、前記演算増幅回路の出力電圧を受け、前記第１および第２のダイオードのうちの一方のダイオードのアノードにダイオード電流を調整するための調整電流を供給する調整電流供給部とを備え、前記調整電流供給部は、前記調整電流の大きさを変更可能に構成されており、かつ、前記調整電流として、前記第１および第２のダイオードのうちの他方のダイオードのダイオード電流と比例関係にある電流を生成可能に構成されている。【００１３】
この態様によると、ダイオードを用いた基準電圧生成回路において、第１および第２のダイオードのうちの一方のダイオードのアノードに、ダイオード電流を調整するための調整電流を供給する調整電流供給部が設けられている。この調整電流供給部は、調整電流の大きさを変更可能に構成されており、かつ、調整電流として、第１および第２のダイオードのうちの他方のダイオードのダイオード電流と比例関係にある電流を生成可能に構成されている。このため、回路製造後においても、調整電流の大きさを変更することによってダイオード電流を直接調整することができ、かつ、調整電流を他方のダイオードのダイオード電流と比例関係とすることによって、基準電圧生成回路の温度特性を自由に調整することが可能になる。しかも、調整電流は抵抗素子を流れず、ダイオード電流を直接増減させるので、電流調整量が電圧による制限を受けることがなく、この結果、温度勾配の調整幅を大幅に確保することができる。
【発明の効果】
【００１４】
本発明によると、回路製造後において、基準電圧生成回路の温度特性を自由に調整することが可能になり、かつ、温度勾配の調整幅を大幅に確保することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１に係る基準電圧生成回路の構成を示す回路図である。
【図２】調整電流供給部の一例として電流増加回路を有する基準電圧生成回路の構成を示す回路図である。。
【図３】調整電流供給部の一例として電流減少回路を有する基準電圧生成回路の構成を示す回路図である。
【図４】実施の形態２に係る基準電圧生成回路の構成を示す回路図である。
【図５】実施の形態３に係る基準電圧生成回路の構成を示す回路図である。
【図６】実施の形態４に係る基準電圧生成回路の構成を示す回路図である。
【図７】従来の基準電圧生成回路の回路図である。
【図８】従来の基準電圧生成回路の回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００１７】
（実施の形態１）
図１は実施の形態１に係る基準電圧生成回路の構成を示す回路図である。図１に示す基準電圧生成回路は、ダイオード電流Ｉｄ２を直接調整することによって、温度特性を変更可能なように構成されている。
【００１８】
図１において、Ｄ１は第１のダイオード、Ｄ２は第２のダイオードである。ただし、第２のダイオードＤ２は、仮想的に、並列にＺ２個配置されているものとする。第１および第２のダイオードＤ１，Ｄ２はともに、カソードが、接地電位ＧＮＤを供給する第１の電源に接続されている。そして、第１のダイオードＤ１のアノードと出力ノードＶｏとの間に、第１の抵抗素子Ｒ１が接続されている。また、第２のダイオードＤ２のアノードと出力ノードＶｏとの間に、第２および第３の抵抗素子Ｒ２，Ｒ３が直列に接続されている。
【００１９】
演算増幅回路ＯＰは、第１のダイオードＤ１のアノードと第１の抵抗素子Ｒ１との間のノード電圧と、第２の抵抗素子Ｒ２と第３の抵抗素子Ｒ３との間のノード電圧とを入力とする。また、正の電源電位ＶＤＤを供給する第２の電源と出力ノードＶｏとの間に、ＰＭＯＳトランジスタＭＰ１が設けられており、このＰＭＯＳトランジスタＭＰ１のゲートに演算増幅回路ＯＰの出力電圧が与えられる。このＰＭＯＳトランジスタＭＰ１によって、第１および第２のダイオードＤ１，Ｄ２に電流を供給する定電流制御回路が構成されている。
【００２０】
さらに、第２のダイオードＤ２のアノードにダイオード電流Ｉｄ２を調整するための調整電流Ｉｒｅｆ２を供給する調整電流供給部１０が設けられている。調整電流供給部１０は、演算増幅回路ＯＰの出力電圧を受け、第１のダイオードＤ１のダイオード電流Ｉｄ１と比例関係にある電流を生成可能に構成されており、この電流を調整電流Ｉｒｅｆ２として供給する。この調整電流供給部１０によって、ダイオード電流Ｉｄ２が直接調整される。また、調整電流供給部１０は、調整電流Ｉｒｅｆ２の大きさを変更可能に構成されている。
【００２１】
ここで、本実施形態におけるダイオード電流Ｉｄ２の調整について、数式を用いて説明する。
【００２２】
本実施形態の構成では、背景技術で説明した公知の基準電圧生成回路に関する式[1]〜[5]が成り立つ。これに加えて、次の式[6]が成り立つ。
[6]  Z2×Id2＝Ir3＋Iref2
ゆえに、基準電圧生成回路の出力電圧Ｖｏは、次のようになる。
Vo＝Vd1＋（R3/R2）×Vτ×Ln[Z2/{（R1/R3）+（Iref2/Id1）}]
ここで、
Iref2＝A×Id1  …（１）
とおくと
Vo＝Vd1＋(R3/R2)×Vτ×Ln[Z2/{(R1/R3)+A}]  …（２）
が得られる。
【００２３】
すなわち、式（１）に示すように、ダイオード電流Ｉｄ２を調整するための調整電流Ｉｒｅｆ２をダイオード電流Ｉｄ１と比例関係とすることによって、式（２）に示す出力電圧Ｖｏの正の温度係数を持つ第２項は、比例定数Ａによって決定される。したがって、比例定数Ａを変更することによって、温度特性を自由に調整することができる。
【００２４】
次に、調整電流供給部の具体的な構成の例について説明する。
【００２５】
図２は調整電流供給部の一例として電流増加回路ＰＵＳＨ１を有する基準電圧生成回路の構成を示す回路図である。図２に示す電流増加回路ＰＵＳＨ１は、ダイオード電流Ｉｄ２を増加させるためのものであり、Ｎ個の基本電流生成回路１１１〜１１Ｎを備えている（Ｎは１以上の整数）。基本電流生成回路１１１は、ソースが第２の電源に接続され、ドレインが第２のダイオードＤ２のアノードに接続されたＰＭＯＳトランジスタＭＰ１１と、ＰＭＯＳトランジスタＭＰ１１のゲートに、演算増幅回路ＯＰの出力電圧を与えるか否かを切替可能に構成された、ＭＯＳトランジスタからなるスイッチＳＷＰＵＳＨ１とを備えている。他の基本電流生成回路も同様の構成からなる。制御信号ＣＰＵＳＨ１〜ＮによるスイッチＳＷＰＵＳＨ１〜Ｎの切替制御によって、調整電流Ｉｒｅｆ２の大きさを変更することができる。
【００２６】
ここで、第１の抵抗素子Ｒ１と第３の抵抗素子Ｒ３に流れる電流の比率は、演算増幅回路ＯＰの差動入力が仮想接地するため、常に一定である。すなわち、ＰＭＯＳトランジスタＭＰ１が流す電流のうちＲ１／（Ｒ１＋Ｒ３）の割合が、ダイオード電流Ｉｄ１に相当する。したがって、式（２）を成り立たせるためには、調整電流Ｉｒｅｆ２が、ＰＭＯＳトランジスタＭＰ１が流す電流に対してＡ×Ｒ１／（Ｒ１＋Ｒ３）の割合になるように、電流増加回路ＰＵＳＨ１における電流源を選べばよい。この選択は、スイッチＳＷＰＵＳ１〜Ｎによって実現できる。このとき、定数Ａは整数でも小数でもよい。
【００２７】
ここで、ダイオード電流Ｉｄ２を調整した場合の温度係数の変化の条件を考える。例えば、温度に依存されない０温度係数にするための定数Ａを考える。まず、式（２）より
∂Vo/∂VT＝∂Vd1/∂VT＋(R3/R2)×к/ｑ×Ln[Z2/{(R1/R3)+A}]
が、得られる。ここで、
∂Vo/∂VT＝０
室温の場合、∂Vd1/∂VT＝−1.5mV/°K、к/ｑ＝0.087mV/°K
なので、
(R3/R2)×Ln[Z2/{(R1/R3)+A}]＝１７．２
となる。また、ここで、
Ｒ１：Ｒ２：Ｒ３＝６：１：６
Ｚ２＝３６
とすると、Ａ＝１のとき、基準電圧Ｖｏは温度に依存せず、１．２５Ｖになる。なお、Ａは分母に存在するので、Ａ＞１のときは負の温度係数が大きくなり、Ａ＜１のときは正の温度係数が大きくなる。
【００２８】
図３は調整電流供給部の一例として電流減少回路ＰＵＬＬ１を有する基準電圧生成回路の構成を示す回路図である。図３に示す電流減少回路ＰＵＬＬ１は、ダイオード電流Ｉｄ２を減少させるためのものであり、ソースが第１の電源に接続され、ドレインが第２のダイオードＤ２のアノードに接続されたＮＭＯＳトランジスタＭＮ２１と、ソースが第１の電源に接続され、ドレインとゲートがＮＭＯＳトランジスタＭＮ２１のゲートに接続されたＮＭＯＳトランジスタＭＮ２２と、Ｍ個の基本電流生成回路１２１〜１２Ｍとを備えている（Ｍは１以上の整数）。ＮＭＯＳトランジスタＭＮ２１は、ＮＭＯＳトランジスタＭＮ２２に流れる電流をミラーする。基本電流生成回路１２１は、ソースが第２の電源に接続され、ドレインがＮＭＯＳトランジスタＭＮ２２のドレインに接続されたＰＭＯＳトランジスタＭＰ２１と、ＰＭＯＳトランジスタＭＰ２１のゲートに、演算増幅回路ＯＰの出力電圧を与えるか否かを切替可能に構成された、ＭＯＳトランジスタからなるスイッチＳＷＰＵＬＬ１とを備えている。他の基本電流生成回路も同様の構成からなる。制御信号ＣＰＵＬＬ１〜ＭによるスイッチＳＷＰＵＬＬ１〜Ｍの切替制御によって、調整電流Ｉｒｅｆ２の大きさを変更することができる。
【００２９】
調整電流の設定については、実施形態１と同様であるので、説明を省略する。なお、このような電流減少回路ＰＵＬＬ１を設けることによって、ダイオード電流の一部が電流減少回路ＰＵＬＬ１のＮＭＯＳトランジスタに流れるため、これにより、ダイオードの個数を減らすことができ、チップ面積を削減できるという副次的な効果も得られる。
【００３０】
なお、図２に示す電流増加回路ＰＵＳＨ１におけるＰＭＯＳトランジスタＭＰ１１〜ＭＰ１Ｎ、および、図３に示す電流減少回路ＰＵＬＬ１におけるＰＭＯＳトランジスタＭＰ２１〜ＭＰ２Ｍのゲートには、定電流制御回路を構成するＰＭＯＳトランジスタＭＰ１のゲートと同様に、演算増幅回路ＯＰの出力電圧が与えられる。すなわち、ＰＭＯＳトランジスタＭＰ１１〜ＭＰ１Ｎ，ＭＰ２１〜ＭＰ２Ｍのゲート電位と、ＰＭＯＳトランジスタＭＰ１のゲート電位とは等しくなっている。このため、調整電流Ｉｒｅｆ２として、ダイオード電流Ｉｄ１と比例関係にある電流が生成される。
【００３１】
このように本実施形態によると、第２のダイオードＤ２のアノードにダイオード電流Ｉｄ２を調整するための調整電流Ｉｒｅｆ２を供給する、調整電流供給部１０が設けられており、この調整電流供給部１０は、調整電流Ｉｒｅｆ２の大きさを変更可能に構成されており、かつ、調整電流Ｉｒｅｆ２として、第１のダイオードＤ１のダイオード電流Ｉｄ１と比例関係にある電流を生成可能に構成されている。このため、回路製造後においても、ダイオード電流Ｉｄ２を直接調整することができ、基準電圧生成回路の温度特性を自由に調整することが可能になる。しかも、調整電流Ｉｒｅｆ２は抵抗素子を流れず、ダイオード電流Ｉｄ２を直接増減させるので、電流調整量が電圧による制限を受けることがなく、この結果、温度勾配の調整幅を大幅に確保することができる。
【００３２】
なお、図２に示した電流増加回路ＰＵＳＨ１や図３に示した電流減少回路ＰＵＬＬ１は、回路構成の一例であり、同様の電流増加機能や電流減少機能を実現できる他の回路構成を用いてもかまわない。
【００３３】
また、調整電流供給部１０を、図２に示したような電流増加回路ＰＵＳＨ１と図３に示したような電流減少回路ＰＵＬＬ１の両方を備えた構成としてもかまわない。この構成により、ダイオード電流Ｉｄ１，Ｉｄ２の電流比の調整幅を大幅に確保することが可能となる。
【００３４】
（実施の形態２）
実施の形態１では、ダイオード電流Ｉｄ１を基準とした調整電流Ｉｒｅｆ２によって、ダイオード電流Ｉｄ２を直接調整するものとした。本実施形態では、逆に、ダイオード電流Ｉｄ２を基準とした調整電流Ｉｒｅｆ１によって、ダイオード電流Ｉｄ１を直接調整する構成を示す。
【００３５】
図４は実施の形態２に係る基準電圧生成回路の構成を示す回路図である。図４に示す基準電圧生成回路は、ダイオード電流Ｉｄ１を直接調整することによって、温度特性を変更可能なように構成されている。図４において、図１と共通の構成要素には図１と同一の符号を付しており、ここではその詳細な説明を省略する。ただし、第１のダイオードＤ１は、仮想的に、並列にＺ１個配置されているものとする。
【００３６】
そして、第１のダイオードＤ１のアノードにダイオード電流Ｉｄ１を調整するための調整電流Ｉｒｅｆ１を供給する調整電流供給部２０が設けられている。調整電流供給部２０は、演算増幅回路ＯＰの出力電圧を受け、第２のダイオードＤ２のダイオード電流Ｉｄ２と比例関係にある電流を生成可能に構成されており、この電流を調整電流Ｉｒｅｆ１として供給する。この調整電流供給部２０によって、ダイオード電流Ｉｄ１が直接調整される。また、調整電流供給部２０は、調整電流Ｉｒｅｆ１の大きさを変更可能に構成されている。
【００３７】
ここで、本実施形態におけるダイオード電流Ｉｄ１の調整について、数式を用いて説明する。
【００３８】
本実施形態の構成では、背景技術で説明した公知の基準電圧生成回路に関する式[1][2]に加えて、次の式[7]〜[10]が成り立つ。
[7]  Ir1＝（Vo−Vd1）/R1
[8]  Id2＝（Vd1−Vd2）/R2
[9]  Id2＝（Vo−Vd1）/R3
[10]  Z1×Id1＝Ir1＋Iref1
ゆえに、基準電圧生成回路の出力電圧Ｖｏは、次のようになる。
Vo＝Vd1＋(R3/R2)×Vτ×Ln[{(R3/R1)+(Iref1/Id2)}/Z1]
ここで、
Iref1＝a×Id2  …（３）
とおくと
Vo＝Vd1＋(R3/R2)×Vτ×Ln[{(R3/R1)+a}/Z1]  …（４）
が得られる。
【００３９】
すなわち、式（３）に示すように、ダイオード電流Ｉｄ１を調整する電流Ｉｒｅｆ１をダイオード電流Ｉｄ２と比例関係とすることによって、式（４）に示す出力電圧Ｖｏの正の温度係数を持つ第２項は、比例定数ａによって決定される。したがって、比例定数ａを変更することによって、温度係数を自由に調整することができる。
【００４０】
調整電流供給部２０の具体的な構成例については、実施形態１と同様である。例えば、図２に示すような電流増加回路ＰＵＳＨ１や図３に示すような電流減少回路ＰＵＬＬ１を設ければよい。
【００４１】
ここで、ＰＭＯＳトランジスタＭＰ１が流す電流のうちＲ３／（Ｒ１＋Ｒ３）の割合が、ダイオード電流Ｉｄ２に相当する。したがって、図２に示すような電流増加回路ＰＵＳＨ１を設けた場合、式（４）を成り立たせるためには、調整電流Ｉｒｅｆ１が、ＰＭＯＳトランジスタＭＰ１が流す電流に対してａ×Ｒ３／（Ｒ１＋Ｒ３）の割合になるように、電流増加回路ＰＵＳＨ１における電流源を選べばよい。この選択は、スイッチＳＷＰＵＳＨ１〜Ｎによって実現できる。このとき、定数ａは整数でも小数でもよい。図３に示すような電流減少回路ＰＵＬＬ１を設けた場合も同様である。
【００４２】
ここで、ダイオード電流Ｉｄ１を調整した場合の温度係数の変化の条件を考える。実施の形態１で示した定数Ａの条件式算出方法にならい、またダイオードの個数Ｚ１＝１として算出すると、a＝１７のとき、基準電圧Ｖｏは温度に依存せず、１．２５Ｖになる。なお、ａは分子に存在するので、a＞１７のときは正の温度係数が大きくなり、a＜１７のときは負の温度係数が大きくなる。
【００４３】
本実施形態においても、第１の実施形態と同様の作用効果が得られる。すなわち、第１のダイオードＤ１のアノードにダイオード電流Ｉｄ１を調整するための調整電流Ｉｒｅｆ１を供給する、調整電流供給部２０が設けられており、この調整電流供給部２０は、調整電流Ｉｒｅｆ１の大きさを変更可能に構成されており、かつ、調整電流Ｉｒｅｆ１として、第２のダイオードＤ２のダイオード電流Ｉｄ２と比例関係にある電流を生成可能に構成されている。このため、回路製造後においても、ダイオード電流Ｉｄ１を直接調整することができ、基準電圧生成回路の温度特性を自由に調整することが可能になる。しかも、調整電流Ｉｒｅｆ１は抵抗素子を流れず、ダイオード電流Ｉｄ１を直接増減させるので、電流調整量が電圧による制限を受けることがなく、この結果、温度勾配の調整幅を大幅に確保することができる。
【００４４】
なお、調整電流供給部２０を、図２に示したような電流増加回路ＰＵＳＨ１と図３に示したような電流減少回路ＰＵＬＬ１の両方を備えた構成としてもかまわない。この構成により、ダイオード電流Ｉｄ１，Ｉｄ２の電流比の調整幅を大幅に確保することが可能となる。
【００４５】
（実施の形態３）
図５は実施の形態３に係る基準電圧生成回路の構成を示す図である。図５に示す基準電圧生成回路は、実施の形態１で示した調整電流供給部１０と、実施の形態２で示した調整電流供給部２０との両方が設けられている。
【００４６】
調整電流供給部１０，２０の具体的な構成例については、上述したとおりであり、ここでは省略する。なお、例えば、調整電流供給部１０，２０は、ともに電流増加回路を備えていてもよいし、ともに電流減少回路を備えていてもよいし、ともに電流増加回路と電流減少回路の両方を備えていてもよい。また、調整電流供給部１０，２０の一方が電流増加回路を備え、他方が電流減少回路を備えていてもよい。あるいは、調整電流供給部１０，２０の一方が電流増加回路と電流減少回路の両方を備え、他方が電流増加回路または電流減少回路の一方を備えていてもよい。
【００４７】
（実施の形態４）
図６は実施の形態４に係る基準電圧生成回路の構成を示す図である。図１の構成では、正の電源電位ＶＤＤを供給する第２の電源と出力ノードＶｏとの間に設けられたＰＭＯＳトランジスタＭＰ１によって、定電流制御回路が構成されていた。これに対して、図６の構成では、図１とは構成の異なる定電流制御回路３０が設けられている。定電流制御回路３０は、ソースが第２の電源に接続され、ドレインが出力ノードＶｏに接続されたＰＭＯＳトランジスタＭＰ３１と、ソースが第２の電源に接続され、ドレインとゲートがＰＭＯＳトランジスタＭＰ３１のゲートに接続されたＰＭＯＳトランジスタＭＰ３２と、ソースが第１の電源に接続され、ドレインがＰＭＯＳトランジスタＭＰ３２のドレインに接続され、ゲートに演算増幅回路ＯＰ２の出力電圧を受けるＮＭＯＳトランジスタＭＮ３１とを備えている。なお、演算増幅回路ＯＰ２の内部構成は、図１に示した演算増幅回路ＯＰから、電流ミラー部（トランジスタＭＰ３２，ＭＮ３１に相当する）を外した構成になっている。
【００４８】
また、図６では、調整電流供給部の一例として、電流増加回路ＰＵＳＨ２を示している。電流増加回路ＰＵＳＨ２は、ソースが第２の電源に接続され、ドレインが第２のダイオードＤ２のアノードに接続されたＰＭＯＳトランジスタＭＰ４２と、ソースが第２の電源に接続され、ドレインとゲートがＰＭＯＳトランジスタＭＰ４２のゲートに接続されたＰＭＯＳトランジスタＭＰ４１と、ソースが第１の電源に接続され、ドレインがＰＭＯＳトランジスタＭＰ４１のドレインに接続されたＮＭＯＳトランジスタＭＮ４１と、ＮＭＯＳトランジスタＭＮ４１のゲートに、演算増幅回路ＯＰ２の出力電圧を与えるか否かを切替可能に構成されたスイッチＳＷＰＵＳＨ１とを備えている。スイッチＳＷＰＵＳＨ１は制御信号ＣＰＵＳＨ１によって切替制御される。
【００４９】
本実施形態に係る構成においても、上述の各実施形態と同様の作用効果が得られる。
【００５０】
なお、上述した各実施形態の回路構成では、第１の電源は接地電位ＧＮＤを供給するものであり、第２の電源は正の電源電位ＶＤＤを供給するものとして説明を行った。ただし、他にも例えば、第１の電源は負の電源電位ＶＳＳを供給し、第２の電源は接地電位ＧＮＤを供給する回路構成の基準電圧生成回路も、各実施形態と同様に、実現可能である。この場合、例えば図１の構成において、ＰＭＯＳトランジスタＭＰ１をＮＭＯＳトランジスタに置き換えればよい。
【００５１】
また、上述の各実施形態において、第１および第２のダイオードＤ１，Ｄ２は、それぞれ、１個のダイオード素子によって構成されていてもよいし、直列または並列に接続された複数個のダイオード素子によって構成されていてもかまわない。
【産業上の利用可能性】
【００５２】
本発明では、基準電圧生成回路の温度特性を自由に変化させることが容易であるため、例えば、特に温度特性を利用する回路の基準電圧生成回路として有用である。
【符号の説明】
【００５３】
１０，２０  調整電流供給部
３０  定電流制御回路
１１１〜１１Ｎ  基本電流生成回路
１２１〜１２Ｍ  基本電流生成回路
Ｄ１  第１のダイオード
Ｄ２  第２のダイオード
Ｉｄ１  ダイオード電流
Ｉｄ２  ダイオード電流
Ｉｒｅｆ１  調整電流
Ｉｒｅｆ２  調整電流
ＭＮ２１  第１のＮＭＯＳトランジスタ
ＭＮ２２  第２のＮＭＯＳトランジスタ
ＭＮ３１  ＮＭＯＳトランジスタ
ＭＰ１  ＰＭＯＳトランジスタ（定電流制御回路）
ＭＰ１１〜ＭＰ１Ｎ  第２のＰＭＯＳトランジスタ
ＭＰ２１〜ＭＰ２Ｍ  第２のＰＭＯＳトランジスタ
ＭＰ３１  第１のＰＭＯＳトランジスタ
ＭＰ３２  第２のＰＭＯＳトランジスタ
ＯＰ，ＯＰ２  演算増幅回路
ＰＵＬＬ１  電流減少回路
ＰＵＳＨ１  電流増加回路
Ｒ１  第１の抵抗素子
Ｒ２  第２の抵抗素子
Ｒ３  第３の抵抗素子
ＳＷＰＵＬＬ１〜Ｍ  スイッチ
ＳＷＰＵＳＨ１〜Ｎ  スイッチ
Ｖｏ  出力ノード
【図１】
2011016153.tif 000003
【図２】
2011016153.tif 000004
【図３】
2011016153.tif 000005
【図４】
2011016153.tif 000006
【図５】
2011016153.tif 000007
【図６】
2011016153.tif 000008
【図７】
2011016153.tif 000009
【図８】
2011016153.tif 000010
【国際調査報告】
2011016153.tif 000011
2011016153.tif 000012
2011016153.tif 000013
2011016153.tif 000014