(57)【要約】  本発明の光電変換装置は、絶縁層と、前記絶縁層上に互いに間隔を空けて配置された複数の下部電極と、カルコパイライト型化合物半導体からなり、複数の前記下部電極を一括して覆うように形成された光吸収層と、前記光吸収層を覆うように形成された透明導電膜とを含んでいる。これにより、光吸収層のエッチングの影響（ダメージ）による画素間における感度のばらつきをなくし、画素開口率を１００％にすることができる。
2011027745.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、
前記絶縁層上に互いに間隔を空けて配置された複数の下部電極と、
カルコパイライト型化合物半導体からなり、複数の前記下部電極を一括して覆うように形成された光吸収層と、
前記光吸収層を覆うように形成された透明導電膜とを含む、光電変換装置。
【請求項２】
前記カルコパイライト型化合物半導体は、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2であり、
前記光吸収層の厚さが、１．０μｍ以上１．４μｍ以下である、請求項１に記載の光電変換装置。
【請求項３】
前記下部電極は、等間隔を空けてマトリクス状に配置され、
互いに隣り合う前記下部電極の間隔が、前記光吸収層の膜厚の３倍以上である、請求項１または２に記載の光電変換装置。
【請求項４】
前記下部電極は、等間隔を空けてマトリクス状に配置され、
最外周に配置される前記下部電極と前記光吸収層の側面との間隔が、５０μｍ以上１００μｍ以下である、請求項１〜３のいずれか一項に記載の光電変換装置。
【請求項５】
前記絶縁層を挟んで前記下部電極と対向して配置された配線と、
前記下部電極と同一の材料からなり、前記絶縁層を貫通し、前記下部電極とこれに対向する前記配線とを電気的に接続するビアとをさらに含む、請求項１〜４のいずれか一項に記載の光電変換装置。
【請求項６】
前記下部電極および前記ビアの材料が、タングステンである、請求項５に記載の光電変換装置。
【請求項７】
前記絶縁層の下方に形成された第１配線と、
前記光吸収層が形成されている領域外において、前記絶縁層上に前記下部電極と同一の材料で形成され、前記第１配線に電気的に接続された中継電極と、
前記絶縁層、前記光吸収層、前記透明導電膜および前記中継電極上に跨って形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記透明導電膜および前記中継電極に電気的に接続された上部電極とをさらに含む、請求項１に記載の光電変換装置。
【請求項８】
前記中継電極は、互いに間隔を空けて複数設けられており、各前記中継電極が前記第１配線に電気的に接続されている、請求項７に記載の光電変換装置。
【請求項９】
前記層間絶縁膜には、前記中継電極の一部をパッドとして露出させるパッド開口と、前記透明導電膜の上面の周縁部を露出させるビアホールとが厚さ方向に貫通して形成されており、
前記上部電極は、前記パッド開口および前記ビアホール内に入り込み、前記中継電極および前記透明導電膜に接続されている、請求項７または８に記載の光電変換装置。
【請求項１０】
前記第１配線と同一層に形成され、各前記下部電極に対向して配置された複数の第２配線と、
前記下部電極と同一の材料からなり、前記絶縁層を貫通し、前記中継電極と前記第１配線とを電気的に接続する第１ビアと、
前記下部電極と同一の材料からなり、前記絶縁層を貫通し、前記下部電極と前記第２配線とを電気的に接続する第２ビアとをさらに含む、請求項７〜９のいずれか一項に記載の光電変換装置。
【請求項１１】
前記下部電極、前記中継電極、前記第１ビアおよび前記第２ビアが、タングステンからなる、請求項１０に記載の光電変換装置。
【請求項１２】
前記絶縁層上に前記下部電極と同一層に形成された配線と、
前記配線を覆うように、前記絶縁層上に形成された保護膜とをさらに含む、請求項１に記載の光電変換装置。
【請求項１３】
各前記下部電極の下方に形成され、各前記下部電極に電気的に接続された複数のキャパシタ上部電極と、前記絶縁層を挟んで複数の前記キャパシタ上部電極に対向するキャパシタ下部電極とを有するＭＩＭキャパシタを含み、
前記配線は、前記キャパシタ下部電極に電気的に接続されている、請求項１２に記載の光電変換装置。
【請求項１４】
前記キャパシタ下部電極は、すべての前記キャパシタ上部電極に対して一括して対向するように形成されている、請求項１３に記載の光電変換装置。
【請求項１５】
前記配線が、基板電位に接続されている、請求項１２〜１４のいずれか一項に記載に光電変換装置。
【請求項１６】
前記配線が、前記下部電極と同一の材料からなる、請求項１２〜１５のいずれか一項に記載の光電変換装置。
【請求項１７】
前記透明電極膜は、平面視でその側面が前記光吸収層の側面よりも内側に位置している、請求項１に記載の光電変換装置。
【請求項１８】
前記絶縁層、前記光吸収層および前記透明導電膜上に跨って形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記透明導電膜に電気的に接続される上部電極とをさらに含む、請求項１７に記載の光電変換装置。
【請求項１９】
前記層間絶縁膜は、前記光吸収層の側面に接している、請求項１８に記載の光電変換装置。
【請求項２０】
前記透明導電膜の側面は、その下端に近づくほど前記光吸収層の側面に近づくように傾斜している、請求項１８または１９に記載の光電変換装置。
【請求項２１】
前記光吸収層と前記透明導電膜との界面に形成された高抵抗バッファ層をさらに含む、請求項１８〜２０のいずれか一項に記載の光電変換装置。
【請求項２２】
前記層間絶縁膜には、前記透明導電膜の上面の周縁部上において、ビアホールが厚さ方向に貫通して形成されており、
前記上部電極は、前記ビアホール内に入り込み、前記透明導電膜に接続されている、請求項１８〜２１のいずれか一項に記載の光電変換装置。
【請求項２３】
前記絶縁層の下方に形成された配線と、
前記光吸収層が形成されている領域外において、前記絶縁層および前記層間絶縁膜を連続して厚さ方向に貫通するパッド開口から前記配線の一部を露出させることにより形成されたパッドとをさらに含み、
前記上部電極は、前記パッド開口内に入り込み、前記パッドに接続されている、請求項１８〜２２のいずれか一項に記載の光電変換装置。
【請求項２４】
前記透明導電膜および前記光吸収層を覆うように形成されたＡｌ2Ｏ3からなる保護膜と、
前記透明導電膜および前記光吸収層を覆うように形成された表面保護膜とさらに含む、請求項１に記載の光電変換装置。
【請求項２５】
前記保護膜が、前記表面保護膜よりも前記透明導電膜側に配置されている、請求項２４に記載の光電変換装置。
【請求項２６】
前記絶縁層および前記透明導電膜上に跨って形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記透明導電膜に電気的に接続された上部電極とをさらに含み、
前記保護膜が、前記表面保護膜と、前記層間絶縁膜および前記上部電極との間に介在されている、請求項２５に記載の光電変換装置。
【請求項２７】
前記絶縁層および前記透明導電膜上に跨って形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記透明導電膜に電気的に接続された上部電極とをさらに含み、
前記保護膜が、前記層間絶縁膜と、前記絶縁層および前記透明導電膜との間に介在されている、請求項２５に記載の光電変換装置。
【請求項２８】
前記絶縁層および前記透明導電膜上に跨って形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記透明導電膜に電気的に接続された上部電極とをさらに含み、
前記保護膜が、前記表面保護膜と前記層間絶縁膜と間、および前記上部電極と前記層間絶縁膜と間に介在されている、請求項２５に記載の光電変換装置。
【請求項２９】
前記保護膜が、前記表面保護膜の表面を被覆している、請求項２４に記載の光電変換装置。
【請求項３０】
前記カルコパイライト型化合物半導体が、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2である、請求項２４〜２９のいずれか一項に記載の光電変換装置。
【請求項３１】
前記透明導電膜は、ＺｎＯからなる、請求項２４〜３１のいずれか一項に記載の光電変換装置。
【請求項３２】
前記表面保護膜は、ＳｉＮからなる、請求項３１に記載の光電変換装置。
【請求項３３】
前記絶縁層を挟んで前記下部電極と対向配置され、前記下部電極に電気的に接続された下部配線と、
前記光吸収層が形成されている領域外において、前記下部配線と同一層に形成された電極パッドと、
前記絶縁層を厚さ方向に貫通して設けられ、下端が前記電極パッドに接続されたビアと、
前記絶縁層および前記透明導電膜上に跨って形成され、前記ビアの上面を露出させるパッド開口を有する層間絶縁膜と、
前記層間絶縁膜上に形成され、前記パッド開口内に入り込み、前記ビアに電気的に接続された上部配線とをさらに含む、請求項１に記載の光電変換装置。
【請求項３４】
前記層間絶縁膜には、前記透明導電膜上においてビアホールが厚さ方向に貫通して形成されており、
前記上部配線は、前記ビアホール内に入り込み、前記透明導電膜に接続されている、請求項３３に記載の光電変換装置。
【請求項３５】
前記上部配線と前記ビアの上面との間に介在された導電バリア膜をさらに含む、請求項３３または３４に記載の光電変換装置。
【請求項３６】
前記ビアの材料が、タングステンである、請求項３３〜３５のいずれか一項に記載の光電変換装置。
【請求項３７】
前記透明導電膜が、ＺｎＯからなり、
一端が前記透明導電膜に接続され、他端が前記絶縁層上における前記光吸収層の側方の領域に配置された上部電極と、
前記透明導電膜および前記上部電極を一括して覆う表面保護膜とをさらに含み、
前記表面保護膜には、前記光吸収層の側方の領域において、前記上部電極を露出させる開口が形成され、
前記開口は、前記表面保護膜をその厚さ方向に貫通する貫通部と、前記貫通部と連通し、その側面が前記表面保護膜の表面側ほど拡がるテーパ部とからなる、請求項１に記載の光電変換装置。
【請求項３８】
前記カルコパイライト型化合物半導体は、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2である、請求項３７に記載の光電変換装置。
【請求項３９】
前記表面保護膜は、２００℃以下の低温下で形成されることを特徴とする、請求項３７または３８に記載の光電変換装置。
【請求項４０】
前記表面保護膜は、ＳｉＮからなる、請求項３９に記載の光電変換装置。
【請求項４１】
前記絶縁層の下方に形成された第１配線と、
前記光吸収層が形成されている領域外において、前記絶縁層上に前記下部電極と同一の材料で形成され、前記第１配線に電気的に接続された中継電極と、
前記中継電極を覆うように形成された第１保護膜と、
前記第１保護膜上に形成され、前記第１保護膜に対してエッチング選択性を有する第２保護膜と、
前記絶縁層、前記光吸収層、前記透明導電膜、前記中継電極および前記第２保護膜上に跨って形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記層間絶縁膜を貫通するビアホールを介して前記透明導電膜に電気的に接続され、かつ、前記層間絶縁膜、前記第２保護膜および前記第１保護膜を貫通するパッド開口を介して前記中継電極に電気的に接続された上部電極とをさらに含む、請求項１に記載の光電変換装置。
【請求項４２】
前記第１配線と同一層に形成され、各前記下部電極に対向して配置された複数の第２配線と、
前記下部電極と同一の材料からなり、前記絶縁層を貫通し、前記中継電極と前記第１配線とを電気的に接続する第１ビアと、
前記下部電極と同一の材料からなり、前記絶縁層を貫通し、前記下部電極と前記第２配線とを電気的に接続する第２ビアとをさらに含む、請求項４１に記載の光電変換装置。
【請求項４３】
前記下部電極、前記中継電極、前記第１ビアおよび前記第２ビアが、タングステンからなる、請求項４２に記載の光電変換装置。
【請求項４４】
前記第１保護膜が酸化シリコン膜であり、前記第２保護膜が窒化シリコン膜である、請求項４１〜４３のいずれか一項に記載の光電変換装置。
【請求項４５】
前記第１保護膜は、前記絶縁層上に積層された前記第１保護膜の材料からなる第１材料膜を、ウエットエッチングにより選択的に除去して形成され、
前記第２保護膜は、前記第１材料膜上に積層された前記第２保護膜の材料からなる第２材料膜を、ドライエッチングにより選択的に除去して形成されている、請求項４１〜４４のいずれか一項に記載の光電変換装置。
【請求項４６】
前記絶縁層の下方に形成された第１配線と、
前記絶縁層、前記光吸収層および前記透明導電膜上に跨って形成された層間絶縁膜と、
前記光吸収層が形成されている領域外において、前記層間絶縁膜および前記絶縁層を厚さ方向に貫通するパッド開口から、前記第１配線の一部を露出させることにより形成されたパッドと、
前記パッド開口の側面に露出するように前記絶縁層上に形成され、前記下部電極のオープン／ショートテストのためのテスト用電極と、
前記層間絶縁膜上に形成され、前記透明導電膜および前記パッドに電気的に接続された上部電極とをさらに含む、請求項１に記載の光電変換装置。
【請求項４７】
前記テスト用電極が、前記下部電極と同一の材料からなる、請求項４６に記載の光電変換装置。
【請求項４８】
前記パッド開口の側面に露出するように前記テスト用電極上に形成され、前記テスト用電極を被覆する保護膜をさらに含む、請求項４６または４７に記載の光電変換装置。
【請求項４９】
前記保護膜は、前記テスト用電極を被覆する下側の第１保護膜と、前記第１保護膜上に形成され、前記第１保護膜に対してエッチング選択性を有する上側の第２保護膜を含む、
請求項４８に記載の光電変換装置。
【請求項５０】
前記第１配線と同一層に形成され、各前記下部電極に対向して配置された複数の第２配線と、
前記下部電極と同一の材料からなり、前記絶縁層を貫通し、前記下部電極と前記第２配線とを電気的に接続するビアとをさらに含み、
前記下部電極、前記テスト用電極および前記ビアが、タングステンからなる、請求項４６〜５０のいずれか一項に記載の光電変換装置。
【請求項５１】
前記絶縁層の下方に形成された上部電極用パッド配線と、
前記光吸収層が形成されている領域外において、前記絶縁層を厚さ方向に貫通し、前記上部電極用パッド配線の一部を露出させる開口と、
前記透明導電膜に接続されるとともに、前記開口内に入り込み、前記開口内で前記上部電極用パッド配線に接続された上部電極とをさらに含む、請求項１に記載の光電変換装置。
【請求項５２】
半導体素子が形成された半導体基板と、
前記上部電極用パッド配線と同一層に形成され、前記上部配線が接続されず、前記半導体素子と電気的に接続される半導体素子用パッド配線とをさらに含む、請求項５１に記載の光電変換装置。
【請求項５３】
前記絶縁層の下方に形成された層間絶縁膜をさらに含み、
前記上部電極用パッド配線は、前記絶縁層および前記層間絶縁膜の間に形成され、前記絶縁層および前記層間絶縁膜に接している、請求項５１または５２に記載の光電変換装置。
【請求項５４】
絶縁層を形成する工程と、
前記絶縁層上に下部電極の材料からなる電極材料層を積層する工程と、
フォトリソグラフィおよびエッチングにより、前記電極材料層を選択的に除去し、前記絶縁層上に互いに間隔を空けて配置される複数の下部電極を形成する工程と、
分子線エピタキシー法により、複数の前記下部電極を一括して覆うように、前記絶縁層上にＣｕ（Ｉｎ，Ｇａ）Ｓｅ2からなる厚さが１．０μｍ以上１．４μｍ以下である光吸収層を形成する工程と、
前記光吸収層を覆うように、透明導電膜を形成する工程とを含む、光電変換装置の製造方法。
【請求項５５】
前記絶縁層を形成する前に、複数の配線を形成する工程と、
前記電極材料層を積層する前に、各配線上に前記絶縁層を厚さ方向に貫通するビアホールを形成する工程とを含み、
前記電極材料層を積層する工程では、前記下部電極の材料により前記ビアホールが埋め尽くされ、
前記下部電極を形成する工程では、前記下部電極とともに、各下部電極に接続されるビアが形成される、請求項５４に記載の光電変換装置の製造方法。
【請求項５６】
パッド形成領域において、層間絶縁膜上に第１配線を形成する工程と、
前記第１配線を覆うように、前記層間絶縁膜上に絶縁層を形成する工程と、
前記絶縁層上における前記第１配線と対向する位置に、前記第１配線に電気的に接続される中継電極と、前記絶縁層上における前記中継電極に対して離間した位置に下部電極とを、同一の材料を用いて形成する工程と、
前記中継電極を覆うように、前記絶縁層上に保護膜を形成する工程と、
複数の前記下部電極および前記保護膜を一括して覆うように、前記絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程と、
前記光吸収材料層上に透明導電材料膜を形成する工程と、
前記透明導電材料膜上に、前記パッド形成領域とは異なるセンサ形成領域の所定部分を覆うように、マスクを形成する工程と、
前記マスクを用いたウエットエッチングにより、前記透明導電材料膜を選択的に除去し、前記透明導電材料膜を透明導電膜に加工する工程と、
前記マスクを用いたドライエッチングにより、前記光吸収材料層を選択的に除去し、前記光吸収材料層を光吸収層に加工する工程と、
前記光吸収層の形成後、前記マスクを除去し、前記絶縁層、前記光吸収層、前記透明導電膜および前記保護膜上に跨るように層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記透明導電膜および前記中継電極に電気的に接続される上部電極を形成する工程とを含む、光電変換装置の製造方法。
【請求項５７】
前記センサ形成領域において、前記層間絶縁膜上に第２配線を形成する工程を含み、
前記絶縁層を形成する工程は、前記第１および第２配線の両方を覆うように、前記絶縁層を形成する工程であり、
前記下部電極および前記中継電極を形成する工程は、
前記絶縁層を厚さ方向に貫通し、前記第１配線に達する第１ビアホールおよび前記第２配線に達する第２ビアホールを形成する工程と、
前記第１および第２ビアホール内ならびに前記絶縁層上に、前記保護膜に対してエッチング選択比を有する材料からなるバリア膜を形成する工程と、
タングステンを、前記第１および前記第２ビアホールに埋設するとともに、前記絶縁層上に堆積することにより、電極材料層を形成する工程と、
前記電極材料層をパターニングすることにより、前記下部電極および前記中継電極を形成する工程とを含む、請求項５６に記載の光電変換装置の製造方法。
【請求項５８】
前記保護膜を形成する工程は、
複数の前記下部電極および前記中継電極を一括して覆うように、前記絶縁層上に保護材料膜を形成する工程と、
前記中継電極上に形成されたマスクを用いたウエットエッチングにより、前記保護材料膜を選択的に除去することにより、前記保護材料膜を形成する工程とを含む、請求項５７に記載の光電変換装置の製造方法。
【請求項５９】
前記バリア膜が、前記保護材料膜をウエットエッチングするときのエッチングストッパ膜を兼ねる、請求項５８に記載の光電変換装置の製造方法。
【請求項６０】
絶縁層を形成する工程と、
前記絶縁層上において、センサ形成領域に互いに間隔を空けて配置される複数の下部電極と、前記センサ形成領域外の周辺領域に配置される配線とを、同一の材料を用いて形成する工程と、
前記配線を覆うように、前記絶縁層上に保護膜を形成する工程と、
複数の前記下部電極および前記保護膜を一括して覆うように、前記絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程と、
前記光吸収材料層上に透明導電材料膜を形成する工程と、
前記透明導電材料膜上に、前記センサ形成領域の所定部分を覆うように、マスクを形成する工程と、
前記マスクを用いたウエットエッチングにより、前記透明導電材料膜を選択的に除去し、前記透明導電材料膜を透明導電膜に加工する工程と、
前記マスクを用いたドライエッチングにより、前記光吸収材料層を選択的に除去し、前記光吸収材料層を光吸収層に加工する工程とを含む、光電変換装置の製造方法。
【請求項６１】
絶縁層を形成する工程と、
前記絶縁層上に下部電極の材料からなる電極材料層を積層する工程と、
前記電極材料層を選択的に除去し、前記絶縁層上に互いに間隔を空けて配置される複数の下部電極を形成する工程と、
複数の前記下部電極を一括して覆うように、前記絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程と、
前記光吸収材料層の形成に続いて、前記光吸収材料層上に高抵抗バッファ層を形成する工程と、
前記高抵抗バッファ層の形成に続いて、前記高抵抗バッファ層上に透明導電材料膜を形成する工程と、
前記透明導電材料膜上にマスクを形成する工程と、
前記マスクを用いたウエットエッチングにより、前記透明導電材料膜を選択的に除去し、前記透明導電材料膜を透明導電膜に加工する工程と、
前記マスクを用いたドライエッチングにより、前記光吸収材料層を選択的に除去し、前記光吸収材料層を光吸収層に加工する工程とを含む、光電変換装置の製造方法。
【請求項６２】
前記絶縁層を形成する前に、配線を形成する工程と、
前記光吸収層が形成された後、前記マスクを除去し、前記絶縁層、前記光吸収層および前記透明導電膜上に跨るように層間絶縁膜を形成する工程と、
前記光吸収層が形成されている領域外において、前記層間絶縁膜および前記絶縁層を連続して選択的に除去し、前記配線の一部をパッドとして露出させるパッド開口を形成するとともに、前記層間絶縁膜を選択的に除去し、前記透明導電膜の上面の周縁部上において、ビアホールを貫通形成する工程とをさらに含む、請求項６１に記載の光電変換装置の製造方法。
【請求項６３】
センサ形成領域において第１層間絶縁膜上に下部配線を形成するとともに、前記センサ形成領域外のパッド形成領域において前記第１層間絶縁膜上に電極パッドを形成する工程と、
前記下部配線および前記電極パッドを覆うように、前記第１層間絶縁膜上に絶縁層を形成する工程と、
前記絶縁層における前記電極パッド上の部分に、前記絶縁層を厚さ方向に貫通し、その下端が前記電極パッドに接続されるビアを形成する工程と、
同一の材料を用いて、前記絶縁層上における前記下部配線と対向する位置に、前記下部配線に電気的に接続される下部電極を形成するとともに、前記絶縁層上における前記電極パッドと対向する位置に、前記ビアを覆う犠牲層を形成する工程と、
前記下部電極および前記犠牲層を一括して覆うように、前記絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程と、
前記光吸収材料層上に透明導電材料膜を形成する工程と、
前記透明導電材料膜上に、前記センサ形成領域の所定部分を覆うように、マスクを形成する工程と、
前記マスクを用いたウエットエッチングにより、前記透明導電材料膜を選択的に除去し、前記透明導電材料膜を透明導電膜に加工する工程と、
前記マスクを用いたドライエッチングにより、前記光吸収材料層を選択的に除去し、前記光吸収材料層を光吸収層に加工する工程と、
前記光吸収層の形成後、前記マスクを除去し、前記絶縁層、前記透明導電膜および前記犠牲層上に跨るように第２層間絶縁膜を形成する工程と、
前記ビア上の前記犠牲層および前記第２層間絶縁膜を除去することにより、前記ビアの上面を露出させるパッド開口を形成する工程と、
前記第２層間絶縁膜上に、前記パッド開口内に入り込み、前記ビアに電気的に接続される上部配線を形成する工程とを含む、光電変換装置の製造方法。
【請求項６４】
センサ形成領域において第１層間絶縁膜上に下部配線を形成するとともに、前記センサ形成領域外のパッド形成領域において前記第１層間絶縁膜上に電極パッドを形成する工程と、
前記下部配線および前記電極パッドを覆うように、前記第１層間絶縁膜上に絶縁層を形成する工程と、
前記絶縁層における前記電極パッド上の部分に、前記絶縁層を厚さ方向に貫通し、その下端が前記電極パッドに接続されるビアを形成する工程と、
同一の材料を用いて、前記絶縁層上における前記下部配線と対向する位置に、前記下部配線に電気的に接続される下部電極を形成するとともに、前記絶縁層上における前記電極パッドと対向する位置に、前記ビアを覆う犠牲層を形成する工程と、
前記下部電極および前記犠牲層を一括して覆うように、前記絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程と、
前記光吸収材料層上に透明導電材料膜を形成する工程と、
前記透明導電材料膜上に、前記センサ形成領域の所定部分を覆うように、マスクを形成する工程と、
前記マスクを用いたウエットエッチングにより、前記透明導電材料膜を選択的に除去し、前記透明導電材料膜を透明導電膜に加工する工程と、
前記マスクを用いたドライエッチングにより、前記光吸収材料層を選択的に除去し、前記光吸収材料層を光吸収層に加工する工程と、
前記光吸収層の形成後、前記マスクを除去し、前記犠牲層を除去することにより前記ビアの上面を前記絶縁層上に露出させる工程と、
前記犠牲層の除去後、前記絶縁層、前記透明導電膜および前記ビア上に跨るように第２層間絶縁膜を形成する工程と、
前記ビア上の前記第２層間絶縁膜を除去することにより、前記ビアの上面を露出させるパッド開口を形成する工程と、
前記第２層間絶縁膜上に、前記パッド開口内に入り込み、前記ビアに電気的に接続される上部配線を形成する工程とを含む、光電変換装置の製造方法。
【請求項６５】
絶縁層上に下部電極を形成する工程と、
前記下部電極を覆うように、前記絶縁層上にカルコパイライト型化合物半導体からなる光吸収層を形成する工程と、
前記光吸収層上にＺｎＯからなる透明導電膜を形成する工程と、
一端部が前記透明導電膜に接続され、他端部が前記絶縁層上における前記光吸収層の側方の領域に配置される上部電極を形成する工程と、
前記透明導電膜および前記上部電極を一括して覆う表面保護膜を形成する工程と、
前記表面保護膜上に、前記表面保護膜における前記光吸収層の側方の領域に形成された部分を部分的に露出させるレジスト開口を有するレジスト膜を形成する工程と、
等方性エッチングにより、前記表面保護膜における前記レジスト開口から露出する部分に、その表面から掘り下がったテーパ部を形成する工程と、
異方性エッチングにより、前記テーパ部の底面から前記表面保護膜を貫通する貫通部を形成する工程とを含む、光電変換装置の製造方法。
【請求項６６】
パッド形成領域において、第１層間絶縁膜上に第１配線を形成する工程と、
前記第１配線を覆うように、前記第１層間絶縁膜上に絶縁層を形成する工程と、
前記絶縁層上における前記第１配線と対向する位置に、前記第１配線に電気的に接続される中継電極と、前記絶縁層上における前記中継電極に対して離間した位置に下部電極とを、同一の材料を用いて形成する工程と、
前記下部電極および前記中継電極を一括して覆うように、前記絶縁層上に第１材料膜を積層する工程と、
前記第１材料膜上に、前記第１材料膜に対してエッチング選択性を有する第２材料膜を積層する工程と、
前記中継電極上に形成されたレジストマスクを用いたドライエッチングにより、前記第２材料膜を選択的に除去することにより、前記第２材料膜を第２保護膜に加工する工程と、
前記第２保護膜をハードマスクとして用いたウエットエッチングにより、前記第１材料膜を選択的に除去することにより、前記第１材料膜を第１保護膜に加工する工程と、
複数の前記下部電極および前記第２保護膜を一括して覆うように、前記絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程と、
前記光吸収材料層上に透明導電材料膜を形成する工程と、
前記透明導電材料膜上に、前記パッド形成領域とは異なるセンサ形成領域の所定部分を覆うように、マスクを形成する工程と、
前記マスクを用いたウエットエッチングにより、前記透明導電材料膜を選択的に除去し、前記透明導電材料膜を透明導電膜に加工する工程と、
前記マスクを用いたドライエッチングにより、前記光吸収材料層を選択的に除去し、前記光吸収材料層を光吸収層に加工する工程と、
前記光吸収層の形成後、前記マスクを除去し、前記絶縁層、前記光吸収層、前記透明導電膜および前記第２保護膜上に跨るように第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜上に、前記第２層間絶縁膜を貫通するビアホールを介して前記透明導電膜に、かつ、前記第２層間絶縁膜、前記第２保護膜および前記第１保護膜を貫通するパッド開口を介して前記中継電極に電気的に接続される上部電極を形成する工程とを含む、光電変換装置の製造方法。
【請求項６７】
前記センサ形成領域において、前記第１層間絶縁膜上に第２配線を形成する工程を含み、
前記絶縁層を形成する工程は、前記第１および第２配線の両方を覆うように、前記絶縁層を形成する工程であり、
前記下部電極および前記中継電極を形成する工程は、
前記絶縁層を厚さ方向に貫通し、前記第１配線に達する第１ビアホールおよび前記第２配線に達する第２ビアホールを形成する工程と、
前記第１および第２ビアホール内ならびに前記絶縁層上に、前記第１保護膜に対してエッチング選択比を有する材料からなるバリア膜を形成する工程と、
タングステンを、前記第１および前記第２ビアホールに埋設するとともに、前記絶縁層上に堆積することにより、電極材料層を形成する工程と、
前記電極材料層をパターニングすることにより、前記下部電極および前記中継電極を形成する工程とを含む、請求項６６に記載の光電変換装置の製造方法。
【請求項６８】
パッド形成領域において、第１層間絶縁膜上に第１配線を形成する工程と、
前記第１配線を覆うように、前記第１層間絶縁膜上に絶縁層を形成する工程と、
前記絶縁層上に、同一の材料を用いて、前記第１配線と対向する位置にテスト用電極を形成するとともに、前記テスト用電極に対して離間した位置に下部電極を形成する工程と、
前記テスト用電極を覆うように、前記絶縁層上に保護膜を形成する工程と、
複数の前記下部電極および前記保護膜を一括して覆うように、前記絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程と、
前記光吸収材料層上に透明導電材料膜を形成する工程と、
前記透明導電材料膜上に、前記パッド形成領域とは異なるセンサ形成領域の所定部分を覆うように、マスクを形成する工程と、
前記マスクを用いたウエットエッチングにより、前記透明導電材料膜を選択的に除去し、前記透明導電材料膜を透明導電膜に加工する工程と、
前記マスクを用いたドライエッチングにより、前記光吸収材料層を選択的に除去し、前記光吸収材料層を光吸収層に加工する工程と、
前記光吸収層の形成後、前記マスクを除去し、前記絶縁層、前記光吸収層、前記透明導電膜および前記保護膜上に跨るように第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜、前記保護膜、前記テスト用電極および前記絶縁層を貫通するパッド開口を形成することにより、前記第１配線の一部をパッドとして露出させるとともに、前記テスト用電極を前記パッド開口の側面に露出させる工程と、
前記第２層間絶縁膜上に、前記透明導電膜および前記パッドに電気的に接続される上部電極を形成する工程とを含む、光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カルコパイライト型化合物半導体を光吸収層の材料として用いた光電変換装置およびその製造方法に関する。
【背景技術】
【０００２】
ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）などのカルコパイライト型化合物半導体は、その光吸収係数が高いことから、イメージセンサや太陽電池などの光電変換装置の光吸収層の材料に好適である。
たとえば、ソーダライムガラス基板と、Ｍｏ膜からなる下部電極と、当該下部電極上に形成された、ＣＩＧＳ薄膜からなる光吸収層と、当該光吸収層上に形成された、ＣｄＳ膜からなるバッファ層（窓層）と、当該バッファ層上に形成された、ＺｎＯ膜からなる透光性電極層と、下部電極および透光性電極層のそれぞれに接続された引出電極とを含む光電変換装置が提案されている（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１２３７２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光電変換装置は、１画素それぞれが独立した素子になっていて、そのような素子が複数集まって構成されていることから、画素間における感度のばらつきが少ない方が好ましい。また、各画素の感度を高めるために、画素面積に対するｐｎ接合の面積（受光面積）の割合（画素開口率）を大きくすることが望まれている。
本発明の目的は、光吸収層のエッチングの影響（ダメージ）による画素間における感度のばらつきがなく、画素開口率が１００％である、光電変換装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
前記の目的を達成するための本発明の光電変換装置は、絶縁層と、前記絶縁層上に互いに間隔を空けて配置された複数の下部電極と、カルコパイライト型化合物半導体からなり、複数の前記下部電極を一括して覆うように形成された光吸収層と、前記光吸収層を覆うように形成された透明導電膜とを含んでいる。
この光電変換装置では、カルコパイライト型化合物半導体からなる光吸収層が、絶縁層上に互いに間隔を空けて配置された複数の下部電極を一括して覆っている。すなわち、カルコパイライト型化合物半導体からなる光吸収層は、各下部電極を個別に覆うように切り分けられていない。さらに言い換えると、カルコパイライト型化合物半導体からなる光吸収層は、１つの下部電極を備える画素ごとに切り分けられておらず、複数の画素に共通に設けられている。そして、光吸収層上には、透明導電膜が光吸収層を覆うように形成されている。【０００６】
光吸収層が画素ごとに切り分けられていないので、画素間における感度のばらつきに対する光吸収層のドライエッチングのダメージによる影響はない。
また、光吸収層が画素ごとに切り分けられていないので、光吸収層を切り分けるための溝が形成されておらず、また、光吸収層を画素ごとに絶縁分離するための絶縁分離膜が設けられていない。そのため、画素開口率（ｐｎ接合面積／画素面積）は、１００％である。これにより、微弱な光でも多くのキャリアを発生させることができ、感度の飛躍的な向上を達成することができる。【０００７】
さらに、光吸収層を切り分けるための溝が形成されていないので、透明導電膜の形成時に引け鬆が生じない。よって、透明導電膜の経時劣化を防止することができ、信頼性の向上を図ることができる。なお。引け鬆とは、光吸収層を切り分けて形成する場合に、透明導電膜を、互いに隣り合う光吸収層間に生じる絶縁分離膜の溝を完全に埋めるように形成することができず、その溝上に生じる隙間のことである。このような引け鬆が生じていると、光電変換装置の最表面が表面保護膜で覆われていても、引け鬆が透明導電膜の経時劣化の原因となる。【０００８】
また、絶縁分離膜を形成する工程が不要であるので、従来の光電変換装置よりも製造工程が簡素であり、製造に要する時間およびコストを低減することができる。
光吸収層の材料であるカルコパイライト型化合物半導体は、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）であってもよい。この場合、光吸収層の厚さは、１．０μｍ以上１．４μｍ以下であることが好ましい。ＣＩＧＳの光吸収係数が１μｍ-1であるので、光吸収層の厚さが１．０μｍ以上であれば、光吸収層により光を十分に吸収することができ、良好な光電変換を達成することができる。一方、光吸収層の厚さを１．４μｍ以下と小さくすることにより、光吸収層と透明導電膜との界面（ｐｎ接合面）に対する法線方向（縦方向）の電界を強めることができる。縦方向の電界が強くなることにより、光電変換により生じるキャリアがその発生した部分に設けられる下部電極に良好に取り込まれる。よって、キャリアが発生した部分の下部電極と隣り合う下部電極にキャリアが混入する、いわゆるクロストークの発生を防止することができる。【０００９】
このような構造の光電変換装置は、以下の工程Ａ１〜Ａ５を含む製造方法により製造することができる。
Ａ１．絶縁層を形成する工程
Ａ２．前記絶縁層上に下部電極の材料からなる電極材料層を積層する工程
Ａ３．フォトリソグラフィおよびエッチングにより、前記電極材料層を選択的に除去し、前記絶縁層上に互いに間隔を空けて配置される複数の下部電極を形成する工程
Ａ４．分子線エピタキシー法により、複数の前記下部電極を一括して覆うように、前記絶縁層上にＣＩＧＳからなる厚さが１．０μｍ以上１．４μｍ以下である光吸収層を形成する工程
Ａ５．前記光吸収層を覆うように、透明導電膜を形成する工程
下部電極は、隣り合う下部電極の間に等間隔を空けたマトリクス状に配置されていてもよい。この場合、互いに隣り合う下部電極の間隔が、光吸収層の膜厚の３倍以上であることが好ましい。これにより、縦方向の電界の強さを縦方向と直交する横方向の電界の強さの３倍以上になる。言い換えれば、横方向の電界の強さが縦方向の電界の強さの１／３以下になる。したがって、クロストークの発生を防止することができる。【００１０】
また、下部電極がマトリクス状に配置される場合、最外周に配置される下部電極と光吸収層の側面との間隔が５０μｍ以上１００μｍ以下であることが好ましい。光吸収層の側面は、光吸収層に加工する際のドライエッチングによるダメージを受けているので、そのダメージに起因する暗電流を生じるおそれがある。最外周に配置される下部電極と光吸収層の側面との間隔を５０μｍ以上空けることにより、その暗電流が最外周に配置される下部電極に取り込まれることを防止できる。また、下部電極は、光吸収層の絶縁層からの剥がれを防止するアンカー効果を発揮する。最外周に配置される下部電極と光吸収層の側面との間隔を１００μｍ以下にすることにより、下部電極のアンカー効果を確保することができ、光吸収層が絶縁層から剥がれることを防止できる。【００１１】
なお、光吸収層と透明導電膜との界面には、硫化カドミウム（ＣｄＳ）からなる高抵抗バッファ層が形成されてもよい。
また、絶縁層を挟んで下部電極と対向する位置に配線が配置され、それらを電気的に接続するビアが絶縁層を貫通して形成されていてもよい。この場合、下部電極とビアとが同一の材料からなることが好ましい。その材料は、タングステンであってもよい。下部電極の材料とビアの材料とが同じであれば、下部電極およびビアを同一の工程で形成することができる。よって、従来の光電変換装置の製造に必要とされる、ビアの材料の堆積層をＣＭＰ法により研磨する工程およびスパッタ法により下部電極の材料からなる膜を形成する工程を省略することができる。その結果、製造に要する時間およびコストを低減することができる。【００１２】
この構造の光電変換装置は、前記工程Ａ１〜Ａ５に加えて、以下の工程Ａ６およびＡ７を含む製造方向により製造することができる。
Ａ６．前記絶縁層を形成する前に、複数の配線を形成する工程
Ａ７．前記電極材料層を積層する前に、各配線上に前記絶縁層を厚さ方向に貫通するビアホールを形成する工程
電極材料層を積層する工程では、下部電極の材料によりビアホールが埋め尽くされる。そして、下部電極を形成する工程では、下部電極とともに、各下部電極に接続されるビアが形成される。これにより、下部電極とビアとの確実な接続を達成することができ、下部電極とビアとの電気接続信頼性を向上することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１発明の一実施形態に係るイメージセンサの模式平面図である。
【図２】図１に示す切断線II−IIにおけるイメージセンサの模式的な断面図である。
【図３Ａ】図２に示すイメージセンサの製造工程を示す模式的な断面図である。
【図３Ｂ】図３Ａの次の工程を示す模式的な断面図である。
【図３Ｃ】図３Ｂの次の工程を示す模式的な断面図である。
【図３Ｄ】図３Ｃの次の工程を示す模式的な断面図である。
【図３Ｅ】図３Ｄの次の工程を示す模式的な断面図である。
【図３Ｆ】図３Ｅの次の工程を示す模式的な断面図である。
【図３Ｇ】図３Ｆの次の工程を示す模式的な断面図である。
【図３Ｈ】図３Ｇの次の工程を示す模式的な断面図である。
【図３Ｉ】図３Ｈの次の工程を示す模式的な断面図である。
【図４】図２に示すイメージセンサの製造工程で用いられるレジストパターン（マスク）について説明するための図である。
【図５Ａ】イメージセンサの製造工程を示す模式的な断面図である。
【図５Ｂ】図５Ａの次の工程を示す模式的な断面図である。
【図５Ｃ】図５Ｂの次の工程を示す模式的な断面図である。
【図５Ｄ】図５Ｃの次の工程を示す模式的な断面図である。
【図５Ｅ】図５Ｄの次の工程を示す模式的な断面図である。
【図５Ｆ】図５Ｅの次の工程を示す模式的な断面図である。
【図５Ｇ】図５Ｆの次の工程を示す模式的な断面図である。
【図５Ｈ】図５Ｇの次の工程を示す模式的な断面図である。
【図５Ｉ】図５Ｈの次の工程を示す模式的な断面図である。
【図５Ｊ】図５Ｉの次の工程を示す模式的な断面図である。
【図５Ｋ】図５Ｊの次の工程を示す模式的な断面図である。
【図６】図５Ｋに示すイメージセンサの製造工程で用いられるレジストパターン（マスク）について説明するための図である。
【図７】実施例１のイメージセンサによる撮像結果を示す図（写真）である。
【図８】実施例２のイメージセンサによる撮像結果を示す図（写真）である。
【図９】実施例３のイメージセンサによる撮像結果を示す図（写真）である。
【図１０】実施例４のイメージセンサによる撮像結果を示す図（写真）である。
【図１１】比較例１のイメージセンサによる撮像結果を示す図（写真）である。
【図１２】本発明の第２発明の一実施形態に係るイメージセンサの模式平面図である。
【図１３】図１２に示す切断線II−IIにおけるイメージセンサの模式的な断面図である。
【図１４Ａ】図１３に示すイメージセンサの製造工程を示す模式的な断面図である。
【図１４Ｂ】図１４Ａの次の工程を示す模式的な断面図である。
【図１４Ｃ】図１４Ｂの次の工程を示す模式的な断面図である。
【図１４Ｄ】図１４Ｃの次の工程を示す模式的な断面図である。
【図１４Ｅ】図１４Ｄの次の工程を示す模式的な断面図である。
【図１４Ｆ】図１４Ｅの次の工程を示す模式的な断面図である。
【図１４Ｇ】図１４Ｆの次の工程を示す模式的な断面図である。
【図１４Ｈ】図１４Ｇの次の工程を示す模式的な断面図である。
【図１４Ｉ】図１４Ｈの次の工程を示す模式的な断面図である。
【図１４Ｊ】図１４Ｉの次の工程を示す模式的な断面図である。
【図１４Ｋ】図１４Ｊの次の工程を示す模式的な断面図である。
【図１４Ｌ】図１４Ｋの次の工程を示す模式的な断面図である。
【図１４Ｍ】図１４Ｌの次の工程を示す模式的な断面図である。
【図１４Ｎ】図１４Ｍの次の工程を示す模式的な断面図である。
【図１４Ｏ】図１４Ｎの次の工程を示す模式的な断面図である。
【図１４Ｐ】図１４Ｏの次の工程を示す模式的な断面図である。
【図１４Ｑ】図１４Ｐの次の工程を示す模式的な断面図である。
【図１４Ｒ】図１４Ｑの次の工程を示す模式的な断面図である。
【図１５】図１３に示すイメージセンサの製造工程で用いられるレジストパターン（マスク）について説明するための図である。
【図１６】図１３に示すイメージセンサの変形例を示す模式的な断面図である。
【図１７】本発明の第３発明の一実施形態に係るイメージセンサの模式平面図である。
【図１８】図１７に示す切断線II−IIにおけるイメージセンサの模式断面図である。
【図１９Ａ】図１８に示すイメージセンサの製造工程を示す模式的な断面図である。
【図１９Ｂ】図１９Ａの次の工程を示す模式的な断面図である。
【図１９Ｃ】図１９Ｂの次の工程を示す模式的な断面図である。
【図１９Ｄ】図１９Ｃの次の工程を示す模式的な断面図である。
【図１９Ｅ】図１９Ｄの次の工程を示す模式的な断面図である。
【図１９Ｆ】図１９Ｅの次の工程を示す模式的な断面図である。
【図１９Ｇ】図１９Ｆの次の工程を示す模式的な断面図である。
【図１９Ｈ】図１９Ｇの次の工程を示す模式的な断面図である。
【図１９Ｉ】図１９Ｈの次の工程を示す模式的な断面図である。
【図１９Ｊ】図１９Ｉの次の工程を示す模式的な断面図である。
【図１９Ｋ】図１９Ｊの次の工程を示す模式的な断面図である。
【図１９Ｌ】図１９Ｋの次の工程を示す模式的な断面図である。
【図１９Ｍ】図１９Ｌの次の工程を示す模式的な断面図である。
【図１９Ｎ】図１９Ｍの次の工程を示す模式的な断面図である。
【図１９Ｏ】図１９Ｎの次の工程を示す模式的な断面図である。
【図１９Ｐ】図１９Ｏの次の工程を示す模式的な断面図である。
【図２０】図１８に示すイメージセンサの製造工程で用いられるレジストパターン（マスク）について説明するための図である。
【図２１】本発明の第４発明の一実施形態に係るイメージセンサの模式平面図である。
【図２２】図２１に示す切断線II−IIにおけるイメージセンサの模式断面図である。
【図２３Ａ】図２２に示すイメージセンサの製造工程を示す模式的な断面図である。
【図２３Ｂ】図２３Ａの次の工程を示す模式的な断面図である。
【図２３Ｃ】図２３Ｂの次の工程を示す模式的な断面図である。
【図２３Ｄ】図２３Ｃの次の工程を示す模式的な断面図である。
【図２３Ｅ】図２３Ｄの次の工程を示す模式的な断面図である。
【図２３Ｆ】図２３Ｅの次の工程を示す模式的な断面図である。
【図２３Ｇ】図２３Ｆの次の工程を示す模式的な断面図である。
【図２３Ｈ】図２３Ｇの次の工程を示す模式的な断面図である。
【図２３Ｉ】図２３Ｈの次の工程を示す模式的な断面図である。
【図２３Ｊ】図２３Ｉの次の工程を示す模式的な断面図である。
【図２３Ｋ】図２３Ｊの次の工程を示す模式的な断面図である。
【図２３Ｌ】図２３Ｋの次の工程を示す模式的な断面図である。
【図２３Ｍ】図２３Ｌの次の工程を示す模式的な断面図である。
【図２３Ｎ】図２３Ｍの次の工程を示す模式的な断面図である。
【図２４】図２２に示すイメージセンサの製造工程で用いられるレジストパターン（マスク）について説明するための図である。
【図２５】本発明の第５発明の一実施形態に係るイメージセンサの模式平面図である。
【図２６】図２５に示す切断線II−IIにおけるイメージセンサの模式断面図である。
【図２７Ａ】図２６に示すイメージセンサの製造工程を示す模式的な断面図である。
【図２７Ｂ】図２７Ａの次の工程を示す模式的な断面図である。
【図２７Ｃ】図２７Ｂの次の工程を示す模式的な断面図である。
【図２７Ｄ】図２７Ｃの次の工程を示す模式的な断面図である。
【図２７Ｅ】図２７Ｄの次の工程を示す模式的な断面図である。
【図２７Ｆ】図２７Ｅの次の工程を示す模式的な断面図である。
【図２７Ｇ】図２７Ｆの次の工程を示す模式的な断面図である。
【図２７Ｈ】図２７Ｇの次の工程を示す模式的な断面図である。
【図２７Ｉ】図２７Ｈの次の工程を示す模式的な断面図である。
【図２７Ｊ】図２７Ｉの次の工程を示す模式的な断面図である。
【図２７Ｋ】図２７Ｊの次の工程を示す模式的な断面図である。
【図２７Ｌ】図２７Ｋの次の工程を示す模式的な断面図である。
【図２７Ｍ】図２７Ｌの次の工程を示す模式的な断面図である。
【図２７Ｎ】図２７Ｍの次の工程を示す模式的な断面図である。
【図２７Ｏ】図２７Ｎの次の工程を示す模式的な断面図である。
【図２８】図２６に示すイメージセンサの製造工程で用いられるレジストパターン（マスク）について説明するための図である。
【図２９】図２６のイメージセンサの第１変形例を示す模式的な断面図である。
【図３０】図２６のイメージセンサの第２変形例を示す模式的な断面図である。
【図３１】図２６のイメージセンサの第３変形例を示す模式的な断面図である。
【図３２】本発明の第６発明の第１実施形態に係るイメージセンサの模式平面図である。
【図３３】図３２に示す切断線II−IIにおけるイメージセンサの模式断面図である。
【図３４Ａ】図３３に示すイメージセンサの製造工程を示す模式的な断面図である。
【図３４Ｂ】図３４Ａの次の工程を示す模式的な断面図である。
【図３４Ｃ】図３４Ｂの次の工程を示す模式的な断面図である。
【図３４Ｄ】図３４Ｃの次の工程を示す模式的な断面図である。
【図３４Ｅ】図３４Ｄの次の工程を示す模式的な断面図である。
【図３４Ｆ】図３４Ｅの次の工程を示す模式的な断面図である。
【図３４Ｇ】図３４Ｆの次の工程を示す模式的な断面図である。
【図３４Ｈ】図３４Ｇの次の工程を示す模式的な断面図である。
【図３４Ｉ】図３４Ｈの次の工程を示す模式的な断面図である。
【図３４Ｊ】図３４Ｉの次の工程を示す模式的な断面図である。
【図３４Ｋ】図３４Ｊの次の工程を示す模式的な断面図である。
【図３４Ｌ】図３４Ｋの次の工程を示す模式的な断面図である。
【図３４Ｍ】図３４Ｌの次の工程を示す模式的な断面図である。
【図３４Ｎ】図３４Ｍの次の工程を示す模式的な断面図である。
【図３５】図３３に示すイメージセンサの製造工程で用いられるレジストパターン（マスク）について説明するための図である。
【図３６】本発明の第６発明の第２実施形態に係るイメージセンサの模式平面図である。
【図３７】図３６に示す切断線II−IIにおけるイメージセンサの模式断面図である。
【図３８Ａ】図３７に示すイメージセンサの製造工程を示す模式的な断面図である。
【図３８Ｂ】図３８Ａの次の工程を示す模式的な断面図である。
【図３８Ｃ】図３８Ｂの次の工程を示す模式的な断面図である。
【図３８Ｄ】図３８Ｃの次の工程を示す模式的な断面図である。
【図３８Ｅ】図３８Ｄの次の工程を示す模式的な断面図である。
【図３８Ｆ】図３８Ｅの次の工程を示す模式的な断面図である。
【図３８Ｇ】図３８Ｆの次の工程を示す模式的な断面図である。
【図３８Ｈ】図３８Ｇの次の工程を示す模式的な断面図である。
【図３８Ｉ】図３８Ｈの次の工程を示す模式的な断面図である。
【図３８Ｊ】図３８Ｉの次の工程を示す模式的な断面図である。
【図３８Ｋ】図３８Ｊの次の工程を示す模式的な断面図である。
【図３８Ｌ】図３８Ｋの次の工程を示す模式的な断面図である。
【図３８Ｍ】図３８Ｌの次の工程を示す模式的な断面図である。
【図３８Ｎ】図３８Ｍの次の工程を示す模式的な断面図である。
【図３８Ｏ】図３８Ｎの次の工程を示す模式的な断面図である。
【図３９Ａ】図３３のイメージセンサの第１変形例におけるパッド形成領域の模式的な平面図である。
【図３９Ｂ】図３９Ａに示す切断線ＶIIIＢ−ＶIIIＢにおけるパッド形成領域の模式的な断面図である。
【図４０Ａ】図３３のイメージセンサの第２変形例におけるパッド形成領域の模式的な平面図である。
【図４０Ｂ】図４０Ａに示す切断線IＸＢ−IＸＢにおけるパッド形成領域の模式的な断面図である。
【図４１Ａ】図３３のイメージセンサの第３変形例におけるパッド形成領域の模式的な平面図である。
【図４１Ｂ】図４１Ａに示す切断線ＸＢ−ＸＢにおけるパッド形成領域の模式的な断面図である。
【図４２Ａ】図３３のイメージセンサの第４変形例におけるパッド形成領域の模式的な平面図である。
【図４２Ｂ】図４２Ａに示す切断線ＸIＢ−ＸIＢにおけるパッド形成領域の模式的な断面図である。
【図４３】本発明の第７発明の一実施形態に係る光電変換装置の模式断面図である。
【図４４Ａ】図４３に示すイメージセンサの製造途中の状態を示す模式断面図である。
【図４４Ｂ】図４４Ａの次の工程を示す模式的な断面図である。
【図４４Ｃ】図４４Ｂの次の工程を示す模式的な断面図である。
【図４４Ｄ】図４４Ｃの次の工程を示す模式的な断面図である。
【図４４Ｅ】図４４Ｄの次の工程を示す模式的な断面図である。
【図４４Ｆ】図４４Ｅの次の工程を示す模式的な断面図である。
【図４４Ｇ】図４４Ｆの次の工程を示す模式的な断面図である。
【図４４Ｈ】図４４Ｇの次の工程を示す模式的な断面図である。
【図４４Ｉ】図４４Ｈの次の工程を示す模式的な断面図である。
【図４４Ｊ】図４４Ｉの次の工程を示す模式的な断面図である。
【図４４Ｋ】図４４Ｊの次の工程を示す模式的な断面図である。
【図４４Ｌ】図４４Ｋの次の工程を示す模式的な断面図である。
【図４４Ｍ】図４４Ｌの次の工程を示す模式的な断面図である。
【図４４Ｎ】図４４Ｍの次の工程を示す模式的な断面図である。
【図４４Ｏ】図４４Ｎの次の工程を示す模式的な断面図である。
【図４４Ｐ】図４４Ｏの次の工程を示す模式的な断面図である。
【図４４Ｑ】図４４Ｐの次の工程を示す模式的な断面図である。
【図４４Ｒ】図４４Ｑの次の工程を示す模式的な断面図である。
【図４５】本発明の第８発明の一実施形態に係るイメージセンサの模式平面図である。
【図４６】図４５に示す切断線II−IIにおけるイメージセンサの模式断面図である。
【図４７Ａ】図４６に示すイメージセンサの製造工程を示す模式的な断面図である。
【図４７Ｂ】図４７Ａの次の工程を示す模式的な断面図である。
【図４７Ｃ】図４７Ｂの次の工程を示す模式的な断面図である。
【図４７Ｄ】図４７Ｃの次の工程を示す模式的な断面図である。
【図４７Ｅ】図４７Ｄの次の工程を示す模式的な断面図である。
【図４７Ｆ】図４７Ｅの次の工程を示す模式的な断面図である。
【図４７Ｇ】図４７Ｆの次の工程を示す模式的な断面図である。
【図４７Ｈ】図４７Ｇの次の工程を示す模式的な断面図である。
【図４７Ｉ】図４７Ｈの次の工程を示す模式的な断面図である。
【図４７Ｊ】図４７Ｉの次の工程を示す模式的な断面図である。
【図４７Ｋ】図４７Ｊの次の工程を示す模式的な断面図である。
【図４７Ｌ】図４７Ｋの次の工程を示す模式的な断面図である。
【図４７Ｍ】図４７Ｌの次の工程を示す模式的な断面図である。
【図４７Ｎ】図４７Ｍの次の工程を示す模式的な断面図である。
【図４７Ｏ】図４７Ｎの次の工程を示す模式的な断面図である。
【図４７Ｐ】図４７Ｏの次の工程を示す模式的な断面図である。
【図４７Ｑ】図４７Ｐの次の工程を示す模式的な断面図である。
【図４７Ｒ】図４７Ｑの次の工程を示す模式的な断面図である。
【図４７Ｓ】図４７Ｒの次の工程を示す模式的な断面図である。
【図４８】図４６に示すイメージセンサの製造工程で用いられるレジストパターン（マスク）について説明するための図である。
【図４９】本発明の第９発明の第１実施形態に係るイメージセンサの模式平面図である。
【図５０】図４９に示す切断線II−IIにおけるイメージセンサの模式断面図である。
【図５１Ａ】図５０に示すイメージセンサの製造工程を示す模式的な断面図である。
【図５１Ｂ】図５１Ａの次の工程を示す模式的な断面図である。
【図５１Ｃ】図５１Ｂの次の工程を示す模式的な断面図である。
【図５１Ｄ】図５１Ｃの次の工程を示す模式的な断面図である。
【図５１Ｅ】図５１Ｄの次の工程を示す模式的な断面図である。
【図５１Ｆ】図５１Ｅの次の工程を示す模式的な断面図である。
【図５１Ｇ】図５１Ｆの次の工程を示す模式的な断面図である。
【図５１Ｈ】図５１Ｇの次の工程を示す模式的な断面図である。
【図５１Ｉ】図５１Ｈの次の工程を示す模式的な断面図である。
【図５１Ｊ】図５１Ｉの次の工程を示す模式的な断面図である。
【図５１Ｋ】図５１Ｊの次の工程を示す模式的な断面図である。
【図５１Ｌ】図５１Ｋの次の工程を示す模式的な断面図である。
【図５１Ｍ】図５１Ｌの次の工程を示す模式的な断面図である。
【図５１Ｎ】図５１Ｍの次の工程を示す模式的な断面図である。
【図５１Ｏ】図５１Ｎの次の工程を示す模式的な断面図である。
【図５１Ｐ】図５１Ｏの次の工程を示す模式的な断面図である。
【図５１Ｑ】図５１Ｐの次の工程を示す模式的な断面図である。
【図５１Ｒ】図５１Ｑの次の工程を示す模式的な断面図である。
【図５１Ｓ】図５１Ｒの次の工程を示す模式的な断面図である。
【図５２】図５０に示すイメージセンサの製造工程で用いられるレジストパターン（マスク）について説明するための図である。
【図５３】本発明の第９発明の第２実施形態に係るイメージセンサの模式的な断面図である。
【図５４Ａ】図５３に示すイメージセンサの製造工程を示す模式的な断面図である。
【図５４Ｂ】図５４Ａの次の工程を示す模式的な断面図である。
【図５４Ｃ】図５４Ｂの次の工程を示す模式的な断面図である。
【図５４Ｄ】図５４Ｃの次の工程を示す模式的な断面図である。
【図５４Ｅ】図５４Ｄの次の工程を示す模式的な断面図である。
【図５４Ｆ】図５４Ｅの次の工程を示す模式的な断面図である。
【図５４Ｇ】図５４Ｆの次の工程を示す模式的な断面図である。
【図５４Ｈ】図５４Ｇの次の工程を示す模式的な断面図である。
【図５４Ｉ】図５４Ｈの次の工程を示す模式的な断面図である。
【図５４Ｊ】図５４Ｉの次の工程を示す模式的な断面図である。
【図５４Ｋ】図５４Ｊの次の工程を示す模式的な断面図である。
【図５４Ｌ】図５４Ｋの次の工程を示す模式的な断面図である。
【図５４Ｍ】図５４Ｌの次の工程を示す模式的な断面図である。
【図５４Ｎ】図５４Ｍの次の工程を示す模式的な断面図である。
【図５４Ｏ】図５４Ｎの次の工程を示す模式的な断面図である。
【図５４Ｐ】図５４Ｏの次の工程を示す模式的な断面図である。
【図５４Ｑ】図５４Ｐの次の工程を示す模式的な断面図である。
【図５４Ｒ】図５４Ｑの次の工程を示す模式的な断面図である。
【図５４Ｓ】図５４Ｒの次の工程を示す模式的な断面図である。
【図５４Ｔ】図５４Ｓの次の工程を示す模式的な断面図である。
【図５５】本発明の第１０発明の第１実施形態に係るイメージセンサの模式平面図である。
【図５６】図５５に示す切断線II−IIにおけるイメージセンサの模式断面図である。
【図５７Ａ】図５６に示すイメージセンサの製造工程を示す模式的な断面図である。
【図５７Ｂ】図５７Ａの次の工程を示す模式的な断面図である。
【図５７Ｃ】図５７Ｂの次の工程を示す模式的な断面図である。
【図５７Ｄ】図５７Ｃの次の工程を示す模式的な断面図である。
【図５７Ｅ】図５７Ｄの次の工程を示す模式的な断面図である。
【図５７Ｆ】図５７Ｅの次の工程を示す模式的な断面図である。
【図５７Ｇ】図５７Ｆの次の工程を示す模式的な断面図である。
【図５７Ｈ】図５７Ｇの次の工程を示す模式的な断面図である。
【図５７Ｉ】図５７Ｈの次の工程を示す模式的な断面図である。
【図５７Ｊ】図５７Ｉの次の工程を示す模式的な断面図である。
【図５７Ｋ】図５７Ｊの次の工程を示す模式的な断面図である。
【図５７Ｌ】図５７Ｋの次の工程を示す模式的な断面図である。
【図５８】本発明の第１０発明の第２実施形態に係るイメージセンサの模式断面図である。
【図５９Ａ】図５８に示すイメージセンサの製造工程を示す模式的な断面図である。
【図５９Ｂ】図５９Ａの次の工程を示す模式的な断面図である。
【図５９Ｃ】図５９Ｂの次の工程を示す模式的な断面図である。
【図５９Ｄ】図５９Ｃの次の工程を示す模式的な断面図である。
【図５９Ｅ】図５９Ｄの次の工程を示す模式的な断面図である。
【図５９Ｆ】図５９Ｅの次の工程を示す模式的な断面図である。
【図５９Ｇ】図５９Ｆの次の工程を示す模式的な断面図である。
【図５９Ｈ】図５９Ｇの次の工程を示す模式的な断面図である。
【図５９Ｉ】図５９Ｈの次の工程を示す模式的な断面図である。
【図５９Ｊ】図５９Ｉの次の工程を示す模式的な断面図である。
【図５９Ｋ】図５９Ｊの次の工程を示す模式的な断面図である。
【図５９Ｌ】図５９Ｋの次の工程を示す模式的な断面図である。
【発明を実施するための形態】
【００１４】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
＜第１発明に係る実施形態  図１〜図１１＞
図１は、本発明の第１発明の一実施形態に係るイメージセンサの模式的な平面図である。図２は、図１に示す切断線II−IIにおけるイメージセンサの模式的な断面図である。なお、図２では、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
【００１５】
光電変換装置の一例としてのイメージセンサ１Ａは、その基体として、半導体基板（図示せず）を備えている。半導体基板には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成されている。
半導体基板上には、層間絶縁膜２Ａ，３Ａ，５Ａおよびキャパシタ誘電膜４Ａが積層されている。層間絶縁膜２Ａ，３Ａ，５Ａおよびキャパシタ誘電膜４Ａは、たとえば、酸化シリコン（ＳｉＯ2）からなる。
【００１６】
また、半導体基板上には、センサ形成領域およびそれを取り囲む環状のパッド形成領域が設定されている。
センサ形成領域において、最上層の層間絶縁膜２Ａ上には、複数の下部電極６Ａがマトリクス状に配列されている。下部電極６Ａは、タングステン（Ｗ）からなる。下部電極６Ａは、平面視正方形状に形成されている。たとえば、後述する画素ピッチＰPIXが７．５μｍの場合、下部電極６Ａの平面視における１辺の長さは、２．０μｍ以上３．３μｍ以下である。下部電極６Ａの厚さは、０．２μｍ以上０．４μｍ以下である。また、互いに隣り合う下部電極６Ａ間には、次に述べる光吸収層７Ａの厚さＴLALの３倍以上に設定された等間隔ＳBE（≧ＴLAL×３）が空けられている。
【００１７】
層間絶縁膜２Ａ上には、平面視四角形状の光吸収層７Ａがすべての下部電極６Ａを一括して覆うように形成されている。具体的には、光吸収層７Ａは、層間絶縁膜２Ａ上における下部電極６Ａが形成されている四角形領域およびその領域の周囲の一定幅ＥLALの四角環状領域上に一体に形成されている。光吸収層７Ａは、ＣＩＧＳからなり、ｐ型の導電型を示す。光吸収層７Ａの厚さＴLALは、１．０μｍ以上１．４μｍ以下である。また、一定幅ＥLAL、つまり最外周に配置される下部電極６Ａと光吸収層７Ａの側面との間隔ＥLALは、５０μｍ以上１００μｍ以下である。光吸収層７Ａにおいて、各下部電極６Ａを中心とする一定面積の平面視矩形状の各領域は、１つの画素の読み取りに使用される。この領域の幅である画素ピッチＰPIXは、５μｍ以上１０μｍ以下である。
【００１８】
光吸収層７Ａの上面および側面は、高抵抗バッファ層８Ａにより覆われている。高抵抗バッファ層８Ａは、硫化カドミウム（ＣｄＳ）からなる。高抵抗バッファ層８Ａの厚さは、５０ｎｍ以上６０ｎｍ以下である。
高抵抗バッファ層８Ａ上には、透明導電膜９Ａが高抵抗バッファ層８Ａの上面および側面を覆うように形成されている。透明導電膜９Ａは、光透過性を有する酸化亜鉛（ＺｎＯ）からなり、ｎ型の不純物（たとえば、Ａｌ2Ｏ3（アルミナ））の添加により導電性が付与されている。
【００１９】
透明導電膜９Ａの周縁部は、層間絶縁膜２Ａ上に形成されている。透明導電膜９Ａの周囲において、層間絶縁膜２Ａ上には、上部電極（図示せず）が形成されている。上部電極は、アルミニウム（Ａｌ）からなる。上部電極の一端は、透明導電膜９Ａの周縁部上に載り上がっている。上部電極は、層間絶縁膜２Ａ上を延び、その他端部がパッド形成領域に達している。パッド形成領域には、層間絶縁膜２Ａを選択的に除去し、層間絶縁膜３Ａ上の配線（図示せず）を部分的に露出させることにより、パッド（図示せず）が形成されている。上部電極の他端部は、パッドに接続されている。
【００２０】
最上層の層間絶縁膜２Ａとその下層の層間絶縁膜３Ａとの間には、各下部電極６Ａと対向する位置に、配線１０Ａが形成されている。下部電極６Ａとそれに対向する配線１０Ａとの間において、層間絶縁膜２Ａには、ビアホール１１Ａがそれらの対向方向（層間絶縁膜２Ａの厚さ方向）に貫通して形成されている。ビアホール１１Ａには、下部電極６Ａと同一の材料からなるビア１２Ａが下部電極６Ａと一体的に隙間なく形成されている。これにより、各下部電極６Ａは、ビア１２Ａを介して、それに対向する配線１０Ａと電気的に接続されている。ビアホール１１Ａの内径は、たとえば、０．４μｍである。
【００２１】
層間絶縁膜３Ａとその下層のキャパシタ誘電膜４Ａとの間には、各配線１０Ａと対向する位置に、キャパシタ上部電極１３Ａが形成されている。配線１０Ａとそれに対向するキャパシタ上部電極１３Ａとは、層間絶縁膜３Ａを貫通するビア１４Ａにより電気的に接続されている。ビア１４Ａは、タングステンからなる。
キャパシタ誘電膜４Ａとその下層の層間絶縁膜５Ａとの間には、すべてのキャパシタ上部電極１３Ａに対して一括して対向するように、キャパシタ下部電極１５Ａが形成されている。これにより、画素ごとに、キャパシタ上部電極１３Ａとキャパシタ下部電極１５Ａとの間に容量膜としてのキャパシタ誘電膜４Ａを挟み込んだＭＩＭ（Metal-Insulator-Metal）構造の容量素子（ＭＩＭキャパシタ）が形成されている。そして、画素ごとに、下部電極６ＡとＭＩＭキャパシタのキャパシタ上部電極１３Ａとが電気的に接続されている。
【００２２】
図３Ａ〜図３Ｉは、図２に示すイメージセンサの製造工程を順に示す模式的な断面図である。図４は、その製造工程で用いられるレジストパターンについて説明するための図である。なお、図３Ａ〜図３Ｉでは、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
イメージセンサ１Ａの製造工程では、まず、図３Ａに示すように、半導体基板（図示せず）上に、層間絶縁膜５Ａ、キャパシタ下部電極１５Ａ、キャパシタ誘電膜４Ａ、キャパシタ上部電極１３Ａ、層間絶縁膜３Ａ、ビア１４Ａ、配線１０Ａおよび層間絶縁膜２Ａがこの順に形成される。そして、フォトリソグラフィおよびエッチングにより、各配線１０Ａ上に、層間絶縁膜２Ａを貫通するビアホール１１Ａが形成される。
【００２３】
次に、図３Ｂに示すように、ＣＶＤ法により、ビアホール１１Ａ内および層間絶縁膜２Ａ上に、下部電極６Ａおよびビア１２Ａの材料であるタングステンが堆積され、タングステン堆積層３１Ａが形成される。タングステン堆積層３１Ａの厚さは、層間絶縁膜２Ａ上で０．３〜０．４μｍ（３０００〜４０００Å）である。
その後、図３Ｃに示すように、フォトリソグラフィにより、タングステン堆積層３１Ａ上に、下部電極６Ａになる部分のみを選択的に覆うレジストパターン４１Ａ（図４参照）が形成される。
【００２４】
そして、図３Ｄに示すように、レジストパターン４１Ａをマスクとするドライエッチングにより、タングステン堆積層３１Ａにおけるレジストパターン４１Ａから露出する部分が除去される。ドライエッチングには、六フッ化硫黄（ＳＦ6）とアルゴン（Ａｒ）との混合ガスが用いられる。
ドライエッチング後、図３Ｅに示すように、レジストパターン４１Ａが除去される。これにより、下部電極６Ａおよびビアホール１１Ａに埋設されたビア１２Ａが得られる。
【００２５】
その後、図３Ｆに示すように、ＭＢＥ法により、層間絶縁膜２Ａおよび下部電極６Ａ上に、ＣＩＧＳ膜３２Ａが形成される。
次いで、フォトリソグラフィにより、ＣＩＧＳ膜３２Ａ上に、光吸収層７Ａになる部分のみを選択的に覆うレジストパターン４２Ａ（図４参照）が形成される。そして、レジストパターン４２Ａをマスクとするドライエッチングにより、図３Ｇに示すように、すべての下部電極６Ａを一括して覆う光吸収層７Ａが得られる。この後、レジストパターン４２Ａは除去される。
【００２６】
その後、図３Ｈに示すように、ＣＢＤ法により、光吸収層７Ａの上面および側面に、高抵抗バッファ層８Ａが形成される。
次いで、図３Ｉに示すように、スパッタ法により、高抵抗バッファ層８Ａの上面および側面およびその周囲の層間絶縁膜２Ａ上に、酸化亜鉛膜３３Ａが形成される。その後、フォトリソグラフィにより、酸化亜鉛膜３３Ａ上に、レジストパターン４３Ａ（図４参照）が形成される。そして、レジストパターン４３Ａをマスクとするドライエッチングにより、酸化亜鉛膜３３Ａがパッド形成領域上から除去されると、酸化亜鉛膜３３Ａが透明導電膜９Ａとなる。その後、レジストパターン４３Ａが除去されると、図２に示すイメージセンサ１Ａが得られる。
【００２７】
これに対し、以下では、光吸収層が各下部電極を覆うように個別に切り分けられた形態に係るイメージセンサの製造方法を説明する。
図５Ａ〜図５Ｋは、イメージセンサの製造工程を順に示す模式的な断面図である。図６は、その製造工程で用いられるレジストパターンについて説明するための図である。なお、図５Ａ〜図５Ｋでは、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
【００２８】
まず、図５Ａに示すように、半導体基板（図示せず）上に、層間絶縁膜１０５Ａ、キャパシタ下部電極１１５Ａ、キャパシタ誘電膜１０４Ａ、キャパシタ上部電極１１３Ａ、層間絶縁膜１０３Ａ、ビア１１４Ａ、配線１１１Ａおよび層間絶縁膜１０２Ａがこの順に形成される。そして、フォトリソグラフィおよびエッチングにより、各配線１１１Ａ上に、層間絶縁膜１０２Ａを貫通するビアホール１１６Ａが形成される。
【００２９】
次に、図５Ｂに示すように、ＣＶＤ法により、ビアホール１１６Ａ内および層間絶縁膜１０２Ａ上に、ビア１１２Ａの材料であるタングステンが堆積され、タングステン堆積層１１７Ａが形成される。
その後、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、タングステン堆積層１１７Ａが研磨される。タングステン堆積層１１７Ａの研磨は、層間絶縁膜１０２Ａの上面が露出するまで続けられる。これにより、図５Ｃに示すように、ビアホール１１６Ａ内に埋設されたビア１１２Ａが得られる。
【００３０】
ビア１１２Ａの形成後、図５Ｄに示すように、スパッタ法により、層間絶縁膜１０２Ａ上に、モリブデン膜１１８Ａが形成される。
次いで、フォトリソグラフィにより、モリブデン膜１１８Ａ上に、下部電極１０６Ａになる部分のみを選択的に覆うレジストパターン１２１Ａ（図６参照）が形成される。そして、レジストパターン１２１Ａをマスクとするドライエッチングにより、モリブデン膜１１８Ａにおけるレジストパターン１２１Ａから露出する部分が除去され、図５Ｅに示すように、下部電極１０６Ａが形成される。下部電極１０６Ａの形成後、レジストパターン１２１Ａは除去される。
【００３１】
その後、図５Ｆに示すように、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）法により、層間絶縁膜１０２Ａおよび下部電極１０６Ａ上に、ＣＩＧＳ膜１１９Ａが形成される。
次いで、フォトリソグラフィにより、ＣＩＧＳ膜１１９Ａ上に、光吸収層１０７Ａになる部分のみを選択的に覆うレジストパターン１２２Ａ（図６参照）が形成される。そして、レジストパターン１２２Ａをマスクとするドライエッチングにより、ＣＩＧＳ膜１１９Ａにおけるレジストパターン１２２Ａから露出する部分が除去され、図５Ｇに示すように、ＣＩＧＳ膜１１９Ａが光吸収層１０７Ａに切り分けられる。この後、レジストパターン１２２Ａは除去される。
【００３２】
その後、図５Ｈに示すように、ＴＥＯＳを用いたＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、層間絶縁膜１０２Ａおよび光吸収層１０７Ａ上に、ＴＥＯＳ膜１２０Ａがそれらを一括して覆うように形成される。
次いで、フォトリソグラフィにより、ＴＥＯＳ膜１２０Ａ上に、各光吸収層１０７Ａに対向する部分に開口１２３Ａ（図６参照）を有するレジストパターンが形成される。そして、そのレジストパターンをマスクとするウエットエッチングにより、ＴＥＯＳ膜１２０Ａが部分的に除去され、図５Ｉに示すように、ＴＥＯＳ膜１２０Ａは、各光吸収層１０７Ａの上面の周縁部以外の部分を露出させる絶縁分離膜１０８Ａとなる。絶縁分離膜１０８Ａの形成後、レジストパターンは除去される。
【００３３】
その後、図５Ｊに示すように、ＣＢＤ（Chemical Bath Deposition：化学浴槽堆積）法により、絶縁分離膜１０８Ａから露出する各光吸収層１０７Ａ上に、高抵抗バッファ層１０９Ａが形成される。
その後、スパッタ法により、絶縁分離膜１０８Ａおよび高抵抗バッファ層１０９Ａ上に、酸化亜鉛膜が形成される。次いで、フォトリソグラフィにより、その酸化亜鉛膜上に、レジストパターン１２４Ａ（図６参照）が形成される。そして、レジストパターン１２４Ａをマスクとするドライエッチングにより、酸化亜鉛膜が透明導電膜１１０Ａにパターニングされて、図５Ｋに示すイメージセンサ１０１Ａが得られる。
【００３４】
このような製造工程において、ＣＩＧＳ膜１１９Ａのドライエッチングは、化学的な反応をほとんど伴わない物理エッチングである。そのため、光吸収層１０７Ａの側面（ドライエッチングにより形成される面）が荒れるなど、光吸収層１０７Ａがドライエッチングによる影響を受ける。その結果、各光吸収層１０７Ａのサイズにばらつきが生じ、これに起因して、画素間で感度のばらつきが生じるおそれがある。
【００３５】
また、イメージセンサ１０１Ａでは、画素面積に対するｐｎ接合面積（受光面積）の割合が小さくなりやすい。画素面積に対するｐｎ接合面積の割合が小さくなる理由として、主に次の２つの理由Ｒ１，Ｒ２がある。
Ｒ１．互いに隣り合う画素間での光電流の混入（クロストーク）を防止するために、画素間を確実に分離しなければならず、そのためには、互いに隣り合う光吸収層１０７Ａ間の間隔ＳLAL（図５Ｋ参照）を２．０μｍ以上確保する必要がある。
【００３６】
Ｒ２．図５Ｈに示す工程から図５Ｉに示す工程にかけて、ＴＥＯＳ膜１２０Ａを選択的に除去するための手法は、ウエットエッチングに限られる。ドライエッチングでは、光吸収層１０７Ａの上面にエッチングダメージを与え、光吸収層１０７Ａとその後に形成される透明導電膜１１０Ａとのｐｎ接合による光電変換特性が劣化するからである。一方、光吸収層１０７Ａの周縁部を確実に被覆するため、ＴＥＯＳ膜１２０Ａ（絶縁分離膜１０８Ａ）の厚さは、０．５μｍ以上確保する必要がある。したがって、レジストパターン１２４Ａ（図６参照）の形成位置のずれに対するマージンおよびウエットエッチングのオーバエッチに対するマージンを考慮して、光吸収層１０７Ａの上面と絶縁分離膜１０８Ａとのオーバラップ量ＯＬ（図５Ｋ参照）は、１．０μｍ以上に設定される。
【００３７】
たとえば、１つの画素の読み取りに使用される領域の幅である画素ピッチＰPIX（図５Ｋ参照）が７．５μｍである場合、ｐｎ接合面積（光吸収層１０７Ａの上面における絶縁分離膜１０８Ａから露出する領域の面積）の幅は、３．５μｍとなり、ｐｎ接合面積は、３．５×３．５＝１２．２５μｍ2となる。よって、画素面積（１つの画素の読み取りに使用される領域の面積）に対するｐｎ接合面積の割合（ｐｎ接合面積／画素面積）である画素開口率は、１２．２５／５６．２５≒０．２２（＝２２％）となる。
【００３８】
また、スパッタ法では、透明導電膜１１０Ａを互いに隣り合う光吸収層１０７Ａ間に生じる絶縁分離膜１０８Ａの溝を完全に埋めるように形成することができず、図５Ｋに示すように、その溝上に、引け鬆（隙間）１３１Ａを生じるおそれがある。酸化亜鉛は、空気中の水分により経時劣化することが知られており、引け鬆１３１Ａが生じていると、イメージセンサ１０１Ａの最表面が表面保護膜で覆われていても、引け鬆１３１Ａが透明導電膜１１０Ａの経時劣化の原因となる。引け鬆１３１Ａの発生を防止するには、光吸収層１０７Ａ間に絶縁分離膜１０８Ａの溝が生じないように、絶縁分離膜１０８Ａの厚さを大きくすればよい。しかしながら、その場合、光吸収層１０７Ａの上面と絶縁分離膜１０８Ａとのオーバラップ量ＯＬがさらに大きくなり、画素開口率がさらに小さくなる。
【００３９】
これに対し、図１および図２に示すイメージセンサ１Ａでは、ＣＩＧＳからなる光吸収層７Ａが、層間絶縁膜２Ａ上に互いに間隔を空けて配置された複数の下部電極６Ａを一括して覆っている。すなわち、ＣＩＧＳからなる光吸収層７Ａは、各下部電極６Ａを個別に覆うように切り分けられていない。さらに言い換えると、ＣＩＧＳからなる光吸収層７Ａは、１つの下部電極６Ａを備える画素ごとに切り分けられておらず、複数の画素に共通に設けられている。そして、光吸収層７Ａ上には、透明導電膜９Ａが光吸収層７Ａを覆うように形成されている。
【００４０】
光吸収層７Ａが画素ごとに切り分けられていないので、その切り分けのためのドライエッチングによる画素間における感度のばらつきに対する影響がない。
また、光吸収層７Ａが画素ごとに切り分けられていないので、光吸収層７Ａを切り分けるための溝が形成されておらず、また、光吸収層７Ａを画素ごとに絶縁分離するための絶縁分離膜が設けられていない。そのため、画素開口率（ｐｎ接合面積／画素面積）は、１００％である。これにより、微弱な光でも多くのキャリアを発生させることができ、感度の飛躍的な向上を達成することができる。
【００４１】
さらに、光吸収層７Ａを切り分けるための溝が形成されていないので、透明導電膜９Ａの形成時に引け鬆が生じない。よって、透明導電膜９Ａの経時劣化を防止することができ、信頼性の向上を図ることができる。
また、絶縁分離膜を形成する工程が不要であるので、従来の光電変換装置よりも製造工程が簡素であり、製造に要する時間およびコストを低減することができる。
【００４２】
光吸収層７Ａの厚さは、１．０μｍ以上１．４μｍ以下である。ＣＩＧＳの光吸収係数が１μｍ-1であるので、光吸収層７Ａの厚さが１．０μｍ以上であれば、光吸収層７Ａにより光を十分に吸収することができ、良好な光電変換を達成することができる。一方、光吸収層７Ａの厚さを１．４μｍ以下と小さくすることにより、光吸収層７Ａと透明導電膜９Ａとの界面（ｐｎ接合面）に対する法線方向（縦方向）の電界を強めることができる。縦方向の電界が強くなることにより、光電変換により生じるキャリアがその発生した部分に設けられる下部電極６Ａに良好に取り込まれる。よって、キャリアが発生した部分の下部電極６Ａと隣り合う下部電極６Ａにキャリアが混入する、いわゆるクロストークの発生を防止することができる。
【００４３】
下部電極６Ａは、等間隔を空けてマトリクス状に配置されている。そして、互いに隣り合う下部電極６Ａの間隔は、光吸収層７Ａの膜厚の３倍以上である。これにより、縦方向の電界の強さを縦方向と直交する横方向の電界の強さの３倍以上になる。言い換えれば、横方向の電界の強さが縦方向の電界の強さの１／３以下になる。したがって、クロストークの発生を防止することができる。
【００４４】
また、最外周に配置される下部電極６Ａと光吸収層７Ａの側面との間隔が５０μｍ以上１００μｍ以下である。光吸収層７Ａの側面は、ドライエッチングによるダメージを受けているので、そのダメージに起因する暗電流を生じるおそれがある。最外周に配置される下部電極６Ａと光吸収層７Ａの側面との間隔を５０μｍ以上空けることにより、その暗電流が最外周に配置される下部電極６Ａに取り込まれることを防止できる。また、下部電極６Ａは、光吸収層７Ａの層間絶縁膜２Ａからの剥がれを防止するアンカー効果を発揮する。最外周に配置される下部電極６Ａと光吸収層７Ａの側面との間隔を１００μｍ以下にすることにより、下部電極６Ａのアンカー効果を確保することができ、光吸収層７Ａが層間絶縁膜２Ａから剥がれることを防止できる。
【００４５】
また、層間絶縁膜２Ａを挟んで下部電極６Ａと対向する位置に配線１０Ａが配置され、それらを電気的に接続するビア１２Ａが層間絶縁膜２Ａを貫通して形成されている。そして、下部電極６Ａとビア１２Ａとが同一の材料からなる。下部電極６Ａの材料とビア１２Ａの材料とが同じであるので、下部電極６Ａおよびビア１２Ａを同一の工程で形成することができる。よって、従来の光電変換装置の製造に必要とされる、ビア１２Ａの材料の堆積層をＣＭＰ法により研磨する工程およびスパッタ法により下部電極６Ａの材料からなる膜を形成する工程を省略することができる。その結果、製造に要する時間およびコストを低減することができる。しかも、下部電極６Ａとビア１２Ａとの確実な接続を達成することができ、下部電極６Ａとビア１２Ａとの電気接続信頼性を向上することができる。
【実施例】
【００４６】
次に、本発明の第１発明を、実施例および比較例に基づいて説明するが、本発明は、以下の実施例によって限定されるものではない。
＜実施例１＞
図２に示す構造のイメージセンサにおいて、光吸収層の厚さが１．１μｍであるものを作製した。
＜実施例２＞
図２に示す構造のイメージセンサにおいて、光吸収層の厚さが１．２μｍであるものを作製した。
＜実施例３＞
図２に示す構造のイメージセンサにおいて、光吸収層の厚さが１．３μｍであるものを作製した。
＜実施例４＞
図２に示す構造のイメージセンサにおいて、光吸収層の厚さが１．４μｍであるものを作製した。
＜比較例１＞
図２に示す構造のイメージセンサにおいて、光吸収層の厚さが１．５μｍであるものを作製した。
＜撮像評価＞
実施例１〜４および比較例１のイメージセンサを用いて、同一のテストパターンを撮像した。実施例１〜４のイメージセンサによる撮像結果をそれぞれ図７〜図１０に示す。比較例１のイメージセンサによる撮像結果を図１１に示す。【００４７】
図７〜図９に示されるように、実施例１〜３のイメージセンサでは、テストパターンを鮮明に認識可能な撮像結果が得られた。
図１０に示されるように、実施例４のイメージセンサでは、テストパターンがやや不鮮明な撮像結果が得られたが、画像処理を施すことにより、テストパターンの細部まで認識可能であった。【００４８】
図１１に示されるように、比較例１のイメージセンサでは、画像処理を施してもテストパターンの細部の認識が困難な程度に不鮮明な撮像結果が得られた。
＜第２発明に係る実施形態  図１２〜図１６＞
図１２は、本発明の第２発明の一実施形態に係るイメージセンサの模式的な平面図である。図１３は、図１２に示す切断線II−IIにおけるイメージセンサの模式的な断面図である。なお、図１３では、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【００４９】
光電変換装置の一例としてのイメージセンサ１Ｂは、その基体として、半導体基板（図示せず）を備えている。半導体基板には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成されている。
半導体基板上には、層間絶縁膜２Ｂ，３Ｂが積層されている。層間絶縁膜２Ｂ，３Ｂは、たとえば、酸化シリコン（ＳｉＯ2）からなる。【００５０】
また、半導体基板上には、図１２に示すように、センサ形成領域６０Ｂおよびそれを取り囲む環状のパッド形成領域６１Ｂが設定されている。
センサ形成領域６０Ｂにおいて、最上層の層間絶縁膜２Ｂ上には、複数の下部電極４Ｂがマトリクス状に配列されている。下部電極４Ｂは、タングステン（Ｗ）からなる。下部電極４Ｂは、平面視正方形状に形成されている。下部電極４Ｂの平面視における１辺の長さは、たとえば、７．５μｍピッチの場合、２．０μｍ以上３．３μｍ以下である。下部電極４Ｂの厚さは、０．２μｍ以上０．４μｍ以下である。また、図１３に示すように、互いに隣り合う下部電極４Ｂ間には、次に述べる光吸収層５Ｂの厚さＴLALの３倍以上に設定された等間隔ＳBE（≧ＴLAL×３）が空けられている。【００５１】
層間絶縁膜２Ｂ上には、平面視四角形状の光吸収層５Ｂがすべての下部電極４Ｂを一括して覆うように形成されている。具体的には、光吸収層５Ｂは、層間絶縁膜２Ｂ上における下部電極４Ｂが形成されている四角形領域およびその領域の周囲の一定幅の四角環状領域上に一体に形成されている。光吸収層５Ｂは、ＣＩＧＳからなり、ｐ型の導電型を示す。光吸収層５Ｂの厚さＴLALは、１．０μｍ以上１．４μｍ以下である。光吸収層５Ｂにおいて、各下部電極４Ｂを中心とする一定面積の平面視矩形状の各領域は、１つの画素の読み取りに使用される。この領域の幅である画素ピッチＰPIXは、５μｍ以上１０μｍ以下である。【００５２】
光吸収層５Ｂの上面は、その周縁部を除いて、高抵抗バッファ層６Ｂにより覆われている。高抵抗バッファ層６Ｂは、硫化カドミウム（ＣｄＳ）からなる。高抵抗バッファ層６Ｂの厚さは、たとえば、０．０５μｍである。
高抵抗バッファ層６Ｂ上には、透明導電膜７Ｂが高抵抗バッファ層６Ｂの上面全域を覆うように形成されている。透明導電膜７Ｂは、光透過性を有する酸化亜鉛（ＺｎＯ）からなり、ｎ型の不純物（たとえば、Ａｌ2Ｏ3（アルミナ））の添加により導電性が付与されている。透明導電膜７Ｂの厚さは、たとえば、０．６μｍである。【００５３】
透明導電膜７Ｂの側面７１Ｂは、その下端に近づくほど光吸収層５Ｂの側面５１Ｂに近づくように傾斜し、下方（内側）に向かって窪むように湾曲した断面形状に形成されている。側面７１Ｂの下端は、高抵抗バッファ層６Ｂの周縁に連続している。側面７１Ｂの上端は、光吸収層５Ｂの側面５１Ｂに対して水平方向距離ＥBUだけ内側に位置している。その水平方向距離ＥBUは、５μｍ以上１０μｍ以下である。【００５４】
パッド形成領域６１Ｂにおいて、最上層の層間絶縁膜２Ｂ上には、中継電極８Ｂが形成されている。中継電極８Ｂは、下部電極４Ｂと同一の材料（タングステン）からなる。中継電極８Ｂは、平面視正方形状に形成されている。中継電極８Ｂの平面視における１辺の長さは、６０μｍ以上１２０μｍ以下である。中継電極８Ｂの厚さは、０．２μｍ以上０．４μｍ以下である。【００５５】
また、パッド形成領域６１Ｂにおいて、最上層の層間絶縁膜２Ｂ上には、中継電極８Ｂの周縁部を覆うように保護膜９Ｂが形成されている。保護膜９Ｂは、酸化シリコン（ＳｉＯ2）からなる。保護膜９Ｂの側面９１Ｂは、その下端に近づくほど下方（内側）に向かって窪むように湾曲した断面形状に形成されている。保護膜９Ｂの厚さは、４０００Å以上６０００Å以下である。【００５６】
層間絶縁膜２Ｂにおける光吸収層５Ｂから露出した部分上、光吸収層５Ｂの周縁部上、透明導電膜７Ｂ上および保護膜９Ｂ上には、それらに跨るように、層間絶縁膜１０Ｂが形成されている。層間絶縁膜１０Ｂは、窒化シリコン（ＳｉＮ）からなる。層間絶縁膜１０Ｂの厚さは、たとえば、０．４μｍである。透明導電膜７Ｂの周縁部上において、層間絶縁膜１０Ｂには、複数のビアホール１１Ｂが貫通して形成されている。ビアホール１１Ｂは、たとえば、２列をなして、透明導電膜７Ｂの周縁に沿って間隔を空けて設けられている。【００５７】
また、パッド形成領域６１Ｂにおいて、層間絶縁膜１０Ｂおよび保護膜９Ｂには、中継電極８Ｂの一部をパッド１３Ｂとして露出させるパッド開口１４Ｂがそれらを連続して貫通して形成されている。パッド開口１４Ｂの深さは、５０００Å以上６０００Å以下である。
そして、層間絶縁膜１０Ｂ上には、上部電極１５Ｂが光吸収層５Ｂおよび透明導電膜７Ｂの周縁部の全周上を覆うように形成されている。上部電極１５Ｂは、アルミニウム（Ａｌ）からなる。上部電極１５Ｂには、パッド形成領域６１Ｂに向けて延びる延設部１６Ｂが一体的に形成されている。延設部１６Ｂの端部は、パッド開口１４Ｂ内に入り込み、パッド開口１４Ｂ内でパッド１３Ｂ（中継電極８Ｂ）と接続されている。【００５８】
また、イメージセンサ１Ｂの最表面には、表面保護膜１７Ｂが形成されている。表面保護膜１７Ｂは、たとえば、窒化シリコンからなる。表面保護膜１７Ｂには、パッド開口１４Ｂと対向する位置に、上部電極１５Ｂの延設部１６Ｂにおけるパッド開口１４Ｂに入り込んだ部分を露出させるための開口１８Ｂが形成されている。
また、パッド形成領域６１Ｂにおいて、層間絶縁膜２Ｂとその下層の層間絶縁膜３Ｂとの間には、中継電極８Ｂと対向する位置に、第１配線１９Ｂが形成されている。中継電極８Ｂとそれに対向する第１配線１９Ｂとの間において、層間絶縁膜２Ｂには、複数の第１ビアホール２０Ｂがその対向方向（層間絶縁膜２Ｂの厚さ方向）に貫通して形成されている。第１ビアホール２０Ｂの内径は、たとえば、０．４μｍである。【００５９】
そして、各第１ビアホール２０Ｂには、中継電極８Ｂと同一の材料からなる第１ビア２１Ｂが中継電極８Ｂと一体的に隙間なく形成されている。
また、中継電極８Ｂおよび第１ビア２１Ｂと層間絶縁膜２Ｂとの間には、バリア膜２２Ｂが介在されている。バリア膜２２Ｂは、窒化チタン（ＴｉＮ）からなる。そして、中継電極８Ｂは、第１ビア２１Ｂおよびバリア膜２２Ｂを介して、それに対向する第１配線１９Ｂと電気的に接続されている。【００６０】
また、センサ形成領域６０Ｂにおいて、最上層の層間絶縁膜２Ｂとその下層の層間絶縁膜３Ｂとの間には、各下部電極４Ｂと対向する位置に、第２配線２３Ｂが形成されている。下部電極４Ｂとそれに対向する第２配線２３Ｂとの間において、層間絶縁膜２Ｂには、第２ビアホール２４Ｂがその対向方向（層間絶縁膜２Ｂの厚さ方向）に貫通して形成されている。第２ビアホール２４Ｂには、下部電極４Ｂと同一の材料からなる第２ビア２５Ｂが下部電極４Ｂと一体的に隙間なく形成されている。これにより、各下部電極４Ｂは、第２ビア２５Ｂを介して、それに対向する第２配線２３Ｂと電気的に接続されている。第２ビアホール２４Ｂの内径は、たとえば、０．４μｍである。【００６１】
また、下部電極４Ｂおよび第２ビア２５Ｂと層間絶縁膜２Ｂとの間には、バリア膜２６Ｂが介在されている。バリア膜２６Ｂは、窒化チタン（ＴｉＮ）からなる。そして、下部電極４Ｂは、第２ビア２５Ｂおよびバリア膜２６Ｂを介して、それに対向する第２配線２３Ｂと電気的に接続されている。
図１４Ａ〜図１４Ｒは、図１３に示すイメージセンサの製造工程を順に示す模式的な断面図である。図１５は、その製造工程で用いられるレジストパターンについて説明するための図である。なお、図１４Ａ〜図１４Ｒでは、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【００６２】
イメージセンサ１Ｂの製造工程では、まず、図１４Ａに示すように、半導体基板（図示せず）上に、層間絶縁膜３Ｂ、第１配線１９Ｂおよび第２配線２３Ｂ、層間絶縁膜２Ｂがこの順に形成される。そして、フォトリソグラフィおよびエッチングにより、第１配線１９Ｂ上に、層間絶縁膜２Ｂを貫通する第１ビアホール２０Ｂ、第２配線２３Ｂ上に、層間絶縁膜２Ｂを貫通する第２ビアホール２４Ｂのそれぞれが同時に形成される。【００６３】
次に、図１４Ｂに示すように、スパッタ法により、層間絶縁膜２Ｂ上に、バリア膜２７Ｂが形成される。バリア膜２７Ｂは、ＴＥＯＳ膜２９Ｂ（後述）に対してエッチング選択比を有する材料（たとえば、窒化チタン）からなる。バリア膜２７Ｂは、第１ビアホール２０Ｂおよび第２ビアホール２４Ｂ内にも形成される。その後、ＣＶＤ法により、第１ビアホール２０Ｂおよび第２ビアホール２４Ｂ内および層間絶縁膜２Ｂ上に、下部電極４Ｂ、中継電極８Ｂ、第１ビア２１Ｂおよび第２ビア２５Ｂの材料であるタングステンが堆積され、タングステン堆積層２８Ｂが形成される。タングステン堆積層２８Ｂの厚さは、層間絶縁膜２Ｂ上で０．２〜０．４μｍ（２０００〜４０００Å）である。【００６４】
その後、図１４Ｃに示すように、フォトリソグラフィにより、タングステン堆積層２８Ｂ上に、下部電極４Ｂになる部分および中継電極８Ｂになる部分のみを選択的に覆うレジストパターン４１Ｂ（図１５参照、なお、図１５では中継電極８Ｂを覆う部分を省略）が形成される。
そして、図１４Ｄに示すように、レジストパターン４１Ｂをマスクとするドライエッチングにより、タングステン堆積層２８Ｂにおけるレジストパターン４１Ｂから露出する部分が除去される。ドライエッチングには、六フッ化硫黄（ＳＦ6）とアルゴン（Ａｒ）との混合ガスが用いられる。これにより、第２ビアホール２４Ｂに埋設された第２ビア２５Ｂおよび下部電極４Ｂ、第１ビアホール２０Ｂに埋設された第１ビア２１Ｂおよび中継電極８Ｂが同時に得られる。【００６５】
ドライエッチング後、図１４Ｅに示すように、レジストパターン４１Ｂが除去される。その後、ＴＥＯＳを用いたＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、層間絶縁膜２Ｂ上に、ＴＥＯＳ膜２９Ｂが下部電極４Ｂおよび中継電極８Ｂを一括して覆うように形成される。
次いで、図１４Ｆに示すように、レジストパターン４５Ｂが保護膜９Ｂになる部分のみを選択的に覆うように形成される。そして、レジストパターン４５Ｂをマスクとするウエットエッチングにより、ＴＥＯＳ膜２９Ｂにおけるレジストパターン４５Ｂから露出する部分が除去される。ウエットエッチングには、フッ酸（ＨＦ）が用いられる。この際、バリア膜２７Ｂが層間絶縁膜２Ｂ上に形成されているので、バリア膜２７Ｂがエッチングストッパ膜となり、エッチング液（フッ酸）と層間絶縁膜２Ｂとの接触が防止される。これにより、ＴＥＯＳ膜２９Ｂは、下部電極４Ｂを露出させ、中継電極８Ｂを覆う保護膜９Ｂとなり、保護膜９Ｂの湾曲した側面９１Ｂが得られる。【００６６】
次いで、図１４Ｇに示すように、ドライエッチングにより、バリア膜２７Ｂにおける下部電極４Ｂおよび中継電極８Ｂから露出する部分が除去される。ドライエッチングには、塩素（Ｃｌ2）系ガスが用いられる。これにより、バリア膜２７Ｂは、下部電極４Ｂおよび第２ビア２５Ｂと層間絶縁膜２Ｂとの接触を防止するバリア膜２６Ｂ、中継電極８Ｂおよび第１ビア２１Ｂと層間絶縁膜２Ｂとの接触を防止するバリア膜２２Ｂとなる。【００６７】
その後、図１４Ｈに示すように、ＭＢＥ法により、層間絶縁膜２Ｂおよび下部電極４Ｂ上に、ＣＩＧＳ膜３２Ｂが形成される。
続いて、図１４Ｉに示すように、ＣＢＤ法により、ＣＩＧＳ膜３２Ｂ上に、硫化カドミウム膜３３Ｂが形成される。
さらにつづいて、図１４Ｊに示すように、スパッタ法により、硫化カドミウム膜３３Ｂ上に、酸化亜鉛膜３４Ｂが形成される。【００６８】
そして、図１４Ｋに示すように、フォトリソグラフィにより、酸化亜鉛膜３４Ｂ上に、レジストパターン４２Ｂ（図１５参照）が形成される。レジストパターン４２Ｂは、ＣＩＧＳ膜３２Ｂにおける光吸収層５Ｂとなるべき部分と対向している。そして、レジストパターン４２Ｂをマスクとし、フッ酸（ＨＦ）によるウエットエッチングにより、酸化亜鉛膜３４Ｂおよび硫化カドミウム膜３３Ｂが選択的に除去される。ウエットエッチングは、酸化亜鉛膜３４Ｂにおけるレジストパターン４２Ｂと対向しない部分が除去された後も所定時間にわたって続けられる。これにより、酸化亜鉛膜３４Ｂは、レジストパターン４２Ｂの周縁部の下方からも除去される。その結果、酸化亜鉛膜３４Ｂおよび硫化カドミウム膜３３Ｂは、それぞれ透明導電膜７Ｂおよび高抵抗バッファ層６Ｂとなり、透明導電膜７Ｂの湾曲した側面７１Ｂが得られる。【００６９】
続いて、レジストパターン４２Ｂを残したまま、そのレジストパターン４２Ｂをマスクとするドライエッチングにより、図１４Ｌに示すように、ＣＩＧＳ膜３２Ｂが選択的に除去される。ＣＩＧＳ膜３２Ｂは、レジストパターン４２Ｂと対向する部分のみに残される。これにより、ＣＩＧＳ膜３２Ｂは、光吸収層５Ｂとなる。この後、レジストパターン４２Ｂは除去される。【００７０】
その後、図１４Ｍに示すように、プラズマＣＶＤ法により、層間絶縁膜２Ｂにおける光吸収層５Ｂから露出した部分上、光吸収層５Ｂの周縁部上、透明導電膜７Ｂ上および保護膜９Ｂ上を覆うように、層間絶縁膜１０Ｂが形成される。
次いで、フォトリソグラフィにより、層間絶縁膜１０Ｂ上に、ビアホール１１Ｂおよびパッド開口１４Ｂを形成すべき部分を選択的に露出させる開口４３Ｂ（図１５参照）を有するレジストパターン４４Ｂが形成される。そして、そのレジストパターン４４Ｂをマスクとするドライエッチングにより、図１４Ｎに示すように、層間絶縁膜１０Ｂを貫通するビアホール１１Ｂが形成される。また、層間絶縁膜１０Ｂおよび保護膜９Ｂを連続して貫通するパッド開口１４Ｂが形成される。【００７１】
その後、図１４Ｏに示すように、スパッタ法により、層間絶縁膜１０Ｂ上に、アルミニウムからなるアルミニウム膜３５Ｂが形成される。アルミニウム膜３５Ｂは、ビアホール１１Ｂおよびパッド開口１４Ｂ内にも形成される。ビアホール１１Ｂは、アルミニウム膜３５Ｂにより埋め尽くされる。
次いで、フォトリソグラフィにより、アルミニウム膜３５Ｂ上に、上部電極１５Ｂとなるべき部分を覆うレジストパターン４４Ｂ（図１５参照）が形成される。そして、そのレジストパターン４４Ｂをマスクとするドライエッチングにより、アルミニウム膜３５Ｂが選択的に除去され、図１４Ｐに示すように、アルミニウム膜３５Ｂが上部電極１５Ｂに加工される。この後、図１４Ｑに示すように、プラズマＣＶＤ法により、表面保護膜１７Ｂが形成され、図１４Ｒに示すように、フォトリソグラフィおよびエッチングにより、開口１８Ｂが形成されると、図１３に示すイメージセンサ１Ｂが得られる。【００７２】
以上のように、イメージセンサ１Ｂでは、ＣＩＧＳからなる光吸収層５Ｂが、層間絶縁膜２Ｂ上に互いに間隔を空けて配置された複数の下部電極４Ｂを一括して覆っている。すなわち、光吸収層５Ｂが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素間における感度のばらつきが、ドライエッチングによるダメージに影響されることがない。【００７３】
また、光吸収層５Ｂが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素開口率（ｐｎ接合面積／画素面積）を１００％にすることもできる。これにより、微弱な光でも多くのキャリアを発生させることができ、感度の飛躍的な向上を達成することができる。
さらに、光吸収層５Ｂを切り分けるための溝が形成されていないので、透明導電膜７Ｂの形成時に引け鬆が生じない。よって、透明導電膜７Ｂの経時劣化を防止することができ、信頼性の向上を図ることができる。【００７４】
また、絶縁分離膜を形成する工程が不要であるので、従来の光電変換装置よりも製造工程が簡素であり、製造に要する時間およびコストを低減することができる。
また、上記の製造方法では、ＣＩＧＳ膜３２Ｂのドライエッチングに先立って、中継電極８Ｂを覆うようにＴＥＯＳ膜２９Ｂが形成される。そして、ＴＥＯＳ膜２９Ｂを保護膜９Ｂへ加工後、中継電極８Ｂが保護膜９Ｂにより覆われた状態で、ＣＩＧＳ膜３２Ｂがドライエッチングされることにより光吸収層５Ｂが形成される。そのため、ＣＩＧＳ膜３２Ｂのドライエッチング時に、中継電極８Ｂがエッチングガスに晒されることがない。その結果、層間絶縁膜２Ｂ上に、良好な表面状態を維持した中継電極８Ｂを残留させることができる。よって、ワイヤボンディングの強度を向上させることができる。【００７５】
また、中継電極８Ｂを覆う保護膜９Ｂは、ＣＩＧＳ膜３２Ｂのドライエッチングのエッチングガスにより、その形成時よりも薄くなる。たとえば、４０００Åから１０００Åとなり、３０００Å程度薄くなる。そのため、透明導電膜７Ｂを覆う層間絶縁膜１０Ｂの厚さと、中継電極８Ｂを覆う保護膜９Ｂおよび層間絶縁膜１０Ｂの合計厚さとの差は比較的小さい。よって、パッド開口１４Ｂの形成に必要なエッチング時間は、保護膜９Ｂをエッチングする必要のないビアホール１１Ｂの形成に必要なエッチング時間とほぼ同じですむ。その結果、ビアホール１１Ｂおよびパッド開口１４Ｂの形成時に、エッチングによる透明導電膜７Ｂのダメージを低減することができる。よって、イメージセンサ１Ｂの信頼性の低下を抑制することができる。【００７６】
さらに、保護膜９Ｂが形成時よりも薄くなることにより、保護膜９Ｂおよび層間絶縁膜１０Ｂの合計厚さが小さくなるため、パッド開口１４Ｂの深さを小さくすることができる。そのため、パッド開口１４Ｂ内外の段差部分においても、上部電極１５Ｂを被膜性よく成膜することができる。
また、下部電極４Ｂ、中継電極８Ｂ、第１ビア２１Ｂおよび第２ビア２５Ｂの材料が全て同じであるため、下部電極４Ｂ、中継電極８Ｂ、第１ビア２１Ｂおよび第２ビア２５Ｂを同一の工程で形成することができる。よって、従来のイメージセンサの製造に必要とされる、ビアの材料の堆積層をＣＭＰ法により研磨する工程およびスパッタ法により下部電極の材料からなる膜を形成する工程を省略することができる。これによっても、製造に要する時間およびコストを低減することができる。また、下部電極４Ｂと第２ビア２５Ｂとの確実な接続および中継電極８Ｂと第１ビア２１Ｂとの確実な接続を達成することができ、下部電極４Ｂと第２ビア２５Ｂとの電気接続信頼性および中継電極８Ｂと第１ビア２１Ｂとの電気接続信頼性を向上させることができる。【００７７】
また、ＴＥＯＳ膜２９Ｂの除去をドライエッチングにより実行すると、エッチング中に下部電極４Ｂの表面がエッチングガスによりダメージを受ける場合がある。しかし、上記のようにウエットエッチングにより実行することにより、下部電極４Ｂが受けるダメージを低減することができる。そのため、下部電極４Ｂの表面状態を良好に維持することができる。その結果、イメージセンサ１Ｂの信頼性の低下を抑制することができる。【００７８】
さらに、図１４Ｂの工程で形成されるバリア膜２７ＢがＴＥＯＳ膜２９Ｂに対してエッチング選択比を有するので、図１４Ｆの工程において、ＴＥＯＳ膜２９Ｂをウエットエッチングするときのエッチングストッパ膜としてバリア膜２７Ｂを利用することができる。そのため、エッチングストッパ膜を形成する工程を削減することができる。その結果、製造に要する時間およびコストを低減することができる。【００７９】
また、イメージセンサ１Ｂの製造工程では、酸化亜鉛膜３４Ｂの透明導電膜７Ｂへの加工のためのウエットエッチングに用いられるレジストパターン４２Ｂは、ＣＩＧＳ膜３２Ｂの光吸収層５Ｂへの加工のためのドライエッチングにも用いられ、そのドライエッチングに専用のマスク（レジストパターン）は形成されない。したがって、イメージセンサ１Ｂの製造工程が簡素ですむ。【００８０】
また、図１４Ｈ〜図１４Ｊに示すように、ＣＩＧＳ膜３２Ｂ、硫化カドミウム膜３３Ｂおよび酸化亜鉛膜３４Ｂが連続して形成される。これにより、ＣＩＧＳ膜３２Ｂの形成から酸化亜鉛膜３４Ｂの形成完了までが短時間ですみ、ＣＩＧＳ膜３２Ｂ、硫化カドミウム膜３３Ｂおよび酸化亜鉛膜３４Ｂの各膜質の向上を図ることができる。
さらに、パッド開口１４Ｂおよびビアホール１１Ｂが同一の工程（図１４Ｎに示す工程）で形成されるので、これらが別々の工程で形成される場合と比較して、それらの形成に必要なマスクの数を削減することができ、イメージセンサ１Ｂの製造工程が簡素ですむ。【００８１】
以上、本発明の第２発明の実施形態について説明したが、この実施形態は、以下のように変更されていてもよい。
たとえば、中継電極８Ｂは、図１６に示すように、互いに間隔を空けて複数（たとえば、３つ）設けられており、各中継電極８Ｂが第１配線１９Ｂに一括して電気的に接続されていてもよい。これにより、互いに隣接する中継電極８Ｂの間に上部電極１５Ｂを入り込ませることができる。そのため、中継電極８Ｂの上面だけではなく、中継電極８Ｂの側面も上部電極１５Ｂに接触させることができる。中継電極８Ｂと上部電極１５Ｂとの接触面積が増加するので、中継電極８Ｂに対する上部電極１５Ｂの密着性を向上させることができる。
＜第３発明に係る実施形態  図１７〜図２０＞
図１７は、本発明の第３発明の一実施形態に係るイメージセンサの模式的な平面図である。図１８は、図１７に示す切断線II−IIにおけるイメージセンサの模式的な断面図である。なお、図１８では、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【００８２】
光電変換装置の一例としてのイメージセンサ１Ｃは、その基体として、半導体基板２Ｃを備えている。半導体基板２Ｃの表層部には、複数のトレンチ３Ｃ，４Ｃが形成されている。これらのトレンチ３Ｃ，４Ｃは、半導体基板２Ｃをその表面から比較的浅く掘り下げて形成されている。トレンチ３Ｃ，４Ｃ内には、酸化シリコン５Ｃ，６Ｃが埋め込まれている。これにより、半導体基板２Ｃは、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成される素子形成領域７Ｃに対して、トレンチ３Ｃ，４Ｃにより絶縁分離された基板コンタクト領域８Ｃを有している。【００８３】
半導体基板２Ｃ上には、層間絶縁膜９Ｃ〜１２Ｃが積層されている。層間絶縁膜９Ｃ〜１２Ｃは、たとえば、酸化シリコン（ＳｉＯ2）からなる。
また、半導体基板２Ｃ上には、図１７に示すように、センサ形成領域６０Ｃおよびそれを取り囲む環状の周辺配線領域６１Ｃが設定されている。
センサ形成領域６０Ｃにおいて、最上層の層間絶縁膜９Ｃ上には、複数の下部電極１３Ｃがマトリクス状に配列されている。下部電極１３Ｃは、タングステン（Ｗ）からなる。下部電極１３Ｃは、平面視正方形状に形成されている。下部電極１３Ｃの平面視における１辺の長さは、たとえば、７．５μｍピッチの場合、２．０μｍ以上３．３μｍ以下である。下部電極１３Ｃの厚さは、０．２μｍ以上０．４μｍ以下である。また、図１８に示すように、互いに隣り合う下部電極１３Ｃ間には、次に述べる光吸収層１４Ｃの厚さＴLALの３倍以上に設定された等間隔ＳBE（≧ＴLAL×３）が空けられている。【００８４】
層間絶縁膜９Ｃ上には、平面視四角形状の光吸収層１４Ｃがすべての下部電極１３Ｃを一括して覆うように形成されている。具体的には、光吸収層１４Ｃは、層間絶縁膜９Ｃ上における下部電極１３Ｃが形成されている四角形領域およびその領域の周囲の一定幅の四角環状領域上に一体に形成されている。光吸収層１４Ｃは、ＣＩＧＳからなり、ｐ型の導電型を示す。光吸収層１４Ｃの厚さＴLALは、１．０μｍ以上１．４μｍ以下である。光吸収層１４Ｃにおいて、各下部電極１３Ｃを中心とする一定面積の平面視矩形状の各領域は、１つの画素の読み取りに使用される。この領域の幅である画素ピッチＰPIXは、５μｍ以上１０μｍ以下である。【００８５】
光吸収層１４Ｃの上面は、その周縁部を除いて、高抵抗バッファ層１５Ｃにより覆われている。高抵抗バッファ層１５Ｃは、硫化カドミウム（ＣｄＳ）からなる。高抵抗バッファ層１５Ｃの厚さは、たとえば、０．０５μｍである。
高抵抗バッファ層１５Ｃ上には、透明導電膜１６Ｃが高抵抗バッファ層１５Ｃの上面全域を覆うように形成されている。透明導電膜１６Ｃは、光透過性を有する酸化亜鉛（ＺｎＯ）からなり、ｎ型の不純物（たとえば、Ａｌ2Ｏ3（アルミナ））の添加により導電性が付与されている。透明導電膜１６Ｃの厚さは、たとえば、０．６μｍである。【００８６】
透明導電膜１６Ｃの側面６３Ｃは、その下端に近づくほど光吸収層１４Ｃの側面６２Ｃに近づくように傾斜し、下方（内側）に向かって窪むように湾曲した断面形状に形成されている。側面６３Ｃの下端は、高抵抗バッファ層１５Ｃの周縁に連続している。側面６３Ｃの上端は、光吸収層１４Ｃの側面６２Ｃに対して水平方向距離ＥBUだけ内側に位置している。その水平方向距離ＥBUは、５μｍ以上１０μｍ以下である。【００８７】
周辺配線領域６１Ｃにおいて、最上層の層間絶縁膜９Ｃ上には、第１配線１７Ｃが形成されている。第１配線１７Ｃは、下部電極１３Ｃと同一の材料（タングステン）からなる。第１配線１７Ｃは、所定のパターンに形成されている。第１配線１７Ｃの厚さは、０．２μｍ以上０．４μｍ以下である。
また、周辺配線領域６１Ｃにおいて、最上層の層間絶縁膜９Ｃ上には、第１配線１７Ｃの周縁部を覆うように保護膜１８Ｃが形成されている。保護膜１８Ｃは、酸化シリコン（ＳｉＯ2）からなる。保護膜１８Ｃの側面６４Ｃは、その下端に近づくほど下方（内側）に向かって窪むように湾曲した断面形状に形成されている。保護膜１８Ｃの厚さは、４０００Å以上６０００Å以下である。【００８８】
層間絶縁膜９Ｃにおける光吸収層１４Ｃから露出した部分上、光吸収層１４Ｃの周縁部上、透明導電膜１６Ｃおよび保護膜１８Ｃ上には、それらに跨るように、層間絶縁膜１９Ｃが形成されている。層間絶縁膜１９Ｃは、窒化シリコン（ＳｉＮ）からなる。層間絶縁膜１９Ｃの厚さは、たとえば、０．４μｍである。透明導電膜１６Ｃの周縁部上において、層間絶縁膜１９Ｃには、複数のビアホール２０Ｃが貫通して形成されている。ビアホール２０Ｃは、たとえば、２列をなして、透明導電膜１６Ｃの周縁に沿って間隔を空けて設けられている。【００８９】
そして、層間絶縁膜１９Ｃ上には、上部電極２１Ｃが光吸収層１４Ｃおよび透明導電膜１６Ｃの周縁部の全周上を覆うように形成されている。上部電極２１Ｃは、アルミニウム（Ａｌ）からなる。上部電極２１Ｃには、周辺配線領域６１Ｃに向けて延びる延設部２２Ｃが一体的に形成されている。延設部２２Ｃの端部は、保護膜１８Ｃを覆うように形成されている。【００９０】
また、イメージセンサ１Ｃの最表面には、表面保護膜２３Ｃが形成されている。表面保護膜２３Ｃは、たとえば、窒化シリコンからなる。
最上層の層間絶縁膜９Ｃとその下層の層間絶縁膜１０Ｃとの間には、各下部電極１３Ｃと対向する位置に、キャパシタ上部電極２４Ｃが形成されている。下部電極１３Ｃとそれに対向するキャパシタ上部電極２４Ｃとの間において、層間絶縁膜９Ｃには、ビアホール２５Ｃがそれらの対向方向（層間絶縁膜９Ｃの厚さ方向）に貫通して形成されている。ビアホール２５Ｃの内径は、たとえば、０．４μｍである。ビアホール２５Ｃには、下部電極１３Ｃと同一の材料からなるビア２６Ｃが下部電極１３Ｃと一体的に隙間なく形成されている。【００９１】
また、下部電極１３Ｃおよびビア２６Ｃと層間絶縁膜９Ｃとの間には、バリア膜２７Ｃが介在されている。バリア膜２７Ｃは、窒化チタン（ＴｉＮ）からなる。そして、各下部電極１３Ｃは、ビア２６Ｃおよびバリア膜２７Ｃを介して、それに対向するキャパシタ上部電極２４Ｃと電気的に接続されている。
層間絶縁膜１０Ｃとその下層の層間絶縁膜１１Ｃとの間には、すべてのキャパシタ上部電極２４Ｃに対して一括して対向するように、キャパシタ下部電極２８Ｃが形成されている。これにより、画素ごとに、キャパシタ上部電極２４Ｃとキャパシタ下部電極２８Ｃとの間に容量膜（キャパシタ誘電膜）としての層間絶縁膜１０Ｃを挟み込んだＭＩＭ（Metal-Insulator-Metal）構造の容量素子（ＭＩＭキャパシタ）が形成されている。そして、画素ごとに、下部電極１３ＣとＭＩＭキャパシタのキャパシタ上部電極２４Ｃとが電気的に接続されている。【００９２】
キャパシタ下部電極２８Ｃには、周辺配線領域６１Ｃに向けて延びる延設部２９Ｃが一体的に形成されている。延設部２９Ｃの端部は、第１配線１７Ｃに対向する位置に配置されている。
第１配線１７Ｃとそれに対向する延設部２９Ｃ（キャパシタ下部電極２８Ｃ）との間において、層間絶縁膜９Ｃ，１０Ｃには、ビアホール３０Ｃがそれらの対向方向（層間絶縁膜９Ｃ，１０Ｃの厚さ方向）にそれらを連続して貫通して形成されている。【００９３】
また、周辺配線領域６１Ｃにおいて、層間絶縁膜１０Ｃとその下層の層間絶縁膜１１Ｃとの間には、第１配線１７Ｃと対向する位置に、第２配線３２Ｃが形成されている。第１配線１７Ｃとそれに対向する第２配線３２Ｃとの間において、第２配線３２Ｃは、キャパシタ下部電極２８Ｃの延設部２９Ｃとは間隔を空けて形成されている。層間絶縁膜９Ｃ，１０Ｃには、第１ビアホール３３Ｃがそれらの対向方向（層間絶縁膜９Ｃ，１０Ｃの厚さ方向）にそれらを連続して貫通して形成されている。【００９４】
そして、ビアホール３０Ｃおよび第１ビアホール３３Ｃのそれぞれには、第１配線１７Ｃと同一の材料からなるビア３１Ｃおよび第１ビア３４Ｃが、第１配線１７Ｃと一体的に隙間なく形成されている。
また、第１配線１７Ｃ、ビア３１Ｃおよび第１ビア３４Ｃと層間絶縁膜９Ｃ，１０Ｃとの間には、バリア膜３５Ｃが介在されている。バリア膜３５Ｃは、窒化チタン（ＴｉＮ）からなる。そして、第１配線１７Ｃは、ビア３１Ｃおよびバリア膜３５Ｃを介して、それに対向する延設部２９Ｃ（キャパシタ下部電極２８Ｃ）と電気的に接続され、第１ビア３４Ｃおよびバリア膜３５Ｃを介して、それに対向する第２配線３２Ｃと電気的に接続されている。【００９５】
層間絶縁膜１１Ｃとその下層の層間絶縁膜１２Ｃとの間には、第２配線３２Ｃと対向する位置に、第３配線３６Ｃが形成されている。第３配線３６Ｃは、半導体基板２Ｃの基板コンタクト領域８Ｃに対向するパターンで形成されている。第２配線３２Ｃとそれに対向する第３配線３６Ｃとの間において、層間絶縁膜１１Ｃには、第２ビアホール３７Ｃがそれらの対向方向（層間絶縁膜１１Ｃの厚さ方向）に貫通して形成されている。第２ビアホール３７Ｃには、第２ビア３８Ｃが形成されている。これにより、第２配線３２Ｃは、第２ビア３８Ｃを介して、それに対向する第３配線３６Ｃと電気的に接続されている。【００９６】
そして、第３配線３６Ｃとそれに対向する半導体基板２Ｃの基板コンタクト領域８Ｃとの間において、層間絶縁膜１２Ｃには、コンタクトホール３９Ｃがそれらの対向方向（層間絶縁膜１２Ｃの厚さ方向）に貫通して形成されている。コンタクトホール３９Ｃには、コンタクト４０Ｃが形成されている。これにより、第３配線３６Ｃは、コンタクト４０Ｃを介して、それに対向する基板コンタクト領域８Ｃと電気的に接続されている。したがって、第１〜第３配線１７Ｃ，３２Ｃ，３６Ｃを介して、延設部２９Ｃ（キャパシタ下部電極２８Ｃ）が基板コンタクト領域８Ｃに電気的に接続されることとなり、キャパシタ下部電極２８Ｃが半導体基板２Ｃの電位（基板電位）とされる。【００９７】
図１９Ａ〜図１９Ｐは、図１８に示すイメージセンサの製造工程を順に示す模式的な断面図である。図２０は、その製造工程で用いられるレジストパターンについて説明するための図である。なお、図１９Ａ〜図１９Ｐでは、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
イメージセンサ１Ｃの製造工程では、まず、図１９Ａに示すように、素子形成領域７Ｃおよび基板コンタクト領域８Ｃに絶縁分離された半導体基板２Ｃ上に、層間絶縁膜１２Ｃ、コンタクト４０Ｃ、第３配線３６Ｃ、層間絶縁膜１１Ｃ、第２ビア３８Ｃ、キャパシタ下部電極２８Ｃおよび第２配線３２Ｃ、層間絶縁膜１０Ｃ、キャパシタ上部電極２４Ｃおよび層間絶縁膜９Ｃがこの順に形成される。そして、フォトリソグラフィおよびエッチングにより、各キャパシタ上部電極２４Ｃ上に、層間絶縁膜９Ｃを貫通するビアホール２５Ｃ、キャパシタ下部電極２８Ｃの延設部２９Ｃ上に、層間絶縁膜９Ｃ，１０Ｃを連続して貫通するビアホール３０Ｃ、および第２配線３２Ｃ上に、層間絶縁膜９Ｃ，１０Ｃを連続して貫通する第１ビアホール３３Ｃのそれぞれが同時に形成される。【００９８】
次に、図１９Ｂに示すように、スパッタ法により、層間絶縁膜９Ｃ上に、バリア膜４６Ｃが形成される。バリア膜２７Ｃは、ＴＥＯＳ膜４８Ｃ（後述）に対してエッチング選択比を有する材料（たとえば、窒化チタン）からなる。バリア膜４６Ｃは、ビアホール２５Ｃ，ビアホール３０Ｃおよび第１ビアホール３３Ｃ内にも形成される。その後、ＣＶＤ法により、ビアホール２５Ｃ，ビアホール３０Ｃおよび第１ビアホール３３Ｃ内ならびに層間絶縁膜９Ｃ上に、下部電極１３Ｃ、第１配線１７Ｃ、ビア２６Ｃ、ビア３１Ｃ、第１ビア３４Ｃの材料であるタングステンが堆積され、タングステン堆積層４７Ｃが形成される。タングステン堆積層４７Ｃの厚さは、層間絶縁膜９Ｃ上で０．２〜０．４μｍ（２０００〜４０００Å）である。【００９９】
その後、図１９Ｃに示すように、フォトリソグラフィにより、タングステン堆積層４７Ｃ上に、下部電極１３Ｃになる部分および第１配線１７Ｃになる部分のみを選択的に覆うレジストパターン４１Ｃ（図２０参照、なお、図２０では第１配線１７Ｃを覆う部分を省略）が形成される。
そして、図１９Ｄに示すように、レジストパターン４１Ｃをマスクとするドライエッチングにより、タングステン堆積層４７Ｃにおけるレジストパターン４１Ｃから露出する部分が除去される。ドライエッチングには、六フッ化硫黄（ＳＦ6）とアルゴン（Ａｒ）との混合ガスが用いられる。これにより、ビアホール２５Ｃに埋設されたビア２６Ｃおよび下部電極１３Ｃ、ビアホール３０Ｃに埋設されたビア３１Ｃ、第１ビアホール３３Ｃに埋設された第１ビア３４Ｃ、および第１配線１７Ｃが同時に得られる。【０１００】
ドライエッチング後、図１９Ｅに示すように、レジストパターン４１Ｃが除去される。その後、ＴＥＯＳを用いたＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、層間絶縁膜９Ｃ上に、ＴＥＯＳ膜４８Ｃが下部電極１３Ｃおよび第１配線１７Ｃを一括して覆うように形成される。
次いで、図１９Ｆに示すように、レジストパターン４５Ｃが保護膜１８Ｃになる部分のみを選択的に覆うように形成される。そして、レジストパターン４５Ｃをマスクとするウエットエッチングにより、ＴＥＯＳ膜４８Ｃにおけるレジストパターン４５Ｃから露出する部分が除去される。ウエットエッチングには、フッ酸（ＨＦ）が用いられる。この際、バリア膜４６Ｃが層間絶縁膜９Ｃ上に形成されているので、バリア膜４６Ｃがエッチングストッパ膜となり、エッチング液（フッ酸）と層間絶縁膜９Ｃとの接触が防止される。これにより、ＴＥＯＳ膜４８Ｃは、下部電極１３Ｃを露出させ、第１配線１７Ｃを覆う保護膜１８Ｃとなり、保護膜１８Ｃの湾曲した側面６４Ｃが得られる。【０１０１】
次いで、図１９Ｇに示すように、ドライエッチングにより、バリア膜４６Ｃにおける下部電極１３Ｃおよび第１配線１７Ｃから露出する部分が除去される。ドライエッチングには、塩素（Ｃｌ2）系ガスが用いられる。これにより、バリア膜４６Ｃは、下部電極１３Ｃおよびビア２６Ｃと層間絶縁膜９Ｃとの接触を防止するバリア膜２７Ｃと、第１配線１７Ｃ、ビア３１Ｃおよび第１ビア３４Ｃと層間絶縁膜９Ｃとの接触を防止するバリア膜３５Ｃとになる。【０１０２】
その後、図１９Ｈに示すように、ＭＢＥ法により、層間絶縁膜９Ｃ、下部電極１３Ｃおよび保護膜１８Ｃ上に、ＣＩＧＳ膜４９Ｃが形成される。
続いて、図１９Ｉに示すように、ＣＢＤ法により、ＣＩＧＳ膜４９Ｃ上に、硫化カドミウム膜５０Ｃが形成される。
さらにつづいて、図１９Ｊに示すように、スパッタ法により、硫化カドミウム膜５０Ｃ上に、酸化亜鉛膜５１Ｃが形成される。【０１０３】
そして、図１９Ｋに示すように、フォトリソグラフィにより、酸化亜鉛膜５１Ｃ上に、レジストパターン４２Ｃ（図２０参照）が形成される。レジストパターン４２Ｃは、ＣＩＧＳ膜４９Ｃにおける光吸収層１４Ｃとなるべき部分と対向している。そして、レジストパターン４２Ｃをマスクとし、フッ酸（ＨＦ）によるウエットエッチングにより、酸化亜鉛膜５１Ｃおよび硫化カドミウム膜５０Ｃが選択的に除去される。ウエットエッチングは、酸化亜鉛膜５１Ｃにおけるレジストパターン４２Ｃと対向しない部分が除去された後も所定時間にわたって続けられる。これにより、酸化亜鉛膜５１Ｃは、レジストパターン４２Ｃの周縁部の下方からも除去される。その結果、酸化亜鉛膜５１Ｃおよび硫化カドミウム膜５０Ｃは、それぞれ透明導電膜１６Ｃおよび高抵抗バッファ層１５Ｃとなり、透明導電膜１６Ｃの湾曲した側面６３Ｃが得られる。【０１０４】
続いて、レジストパターン４２Ｃを残したまま、そのレジストパターン４２Ｃをマスクとするドライエッチングにより、図１９Ｌに示すように、ＣＩＧＳ膜４９Ｃが選択的に除去される。ＣＩＧＳ膜４９Ｃは、レジストパターン４２Ｃと対向する部分のみに残される。これにより、ＣＩＧＳ膜４９Ｃは、光吸収層１４Ｃとなる。この後、レジストパターン４２Ｃは除去される。【０１０５】
その後、図１９Ｍに示すように、プラズマＣＶＤ法により、層間絶縁膜９Ｃにおける光吸収層１４Ｃから露出した部分上、光吸収層１４Ｃの周縁部上、透明導電膜１６Ｃ上および保護膜１８Ｃ上を覆うように、層間絶縁膜１９Ｃが形成される。
次いで、フォトリソグラフィにより、層間絶縁膜１９Ｃ上に、ビアホール２０Ｃを形成すべき部分を選択的に露出させる開口４３Ｃ（図２０参照）を有するレジストパターンが形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、図１９Ｎに示すように、層間絶縁膜１９Ｃを貫通するビアホール２０Ｃが形成される。【０１０６】
その後、図１９Ｏに示すように、スパッタ法により、層間絶縁膜１９Ｃ上に、アルミニウムからなるアルミニウム膜５２Ｃが形成される。アルミニウム膜５２Ｃは、ビアホール２０Ｃ内にも形成される。ビアホール２０Ｃは、アルミニウム膜５２Ｃにより埋め尽くされる。
次いで、フォトリソグラフィにより、アルミニウム膜５２Ｃ上に、上部電極２１Ｃとなるべき部分を覆うレジストパターン４４Ｃ（図２０参照）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、アルミニウム膜５２Ｃが選択的に除去され、図１９Ｐに示すように、アルミニウム膜５２Ｃが上部電極２１Ｃに加工される。この後、プラズマＣＶＤ法により、表面保護膜２３Ｃが形成されると、図１８に示すイメージセンサ１Ｃが得られる。【０１０７】
以上のように、イメージセンサ１Ｃでは、ＣＩＧＳからなる光吸収層１４Ｃが、層間絶縁膜９Ｃ上に互いに間隔を空けて配置された複数の下部電極１３Ｃを一括して覆っている。すなわち、光吸収層１４Ｃが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素間における感度のばらつきが、ドライエッチングによるダメージに影響されることがない。【０１０８】
また、光吸収層１４Ｃが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素開口率（ｐｎ接合面積／画素面積）を１００％にすることもできる。これにより、微弱な光でも多くのキャリアを発生させることができ、感度の飛躍的な向上を達成することができる。
さらに、光吸収層１４Ｃを切り分けるための溝が形成されていないので、透明導電膜１６Ｃの形成時に引け鬆が生じない。よって、透明導電膜１６Ｃの経時劣化を防止することができ、信頼性の向上を図ることができる。【０１０９】
また、絶縁分離膜を形成する工程が不要であるので、従来の光電変換装置よりも製造工程が簡素であり、製造に要する時間およびコストを低減することができる。
また、上記の製造方法では、ＣＩＧＳ膜４９Ｃのドライエッチングに先立って、第１配線１７Ｃを覆うようにＴＥＯＳ膜４８Ｃが形成される。そして、ＴＥＯＳ膜４８Ｃを保護膜１８Ｃへ加工後、第１配線１７Ｃが保護膜１８Ｃにより覆われた状態で、ＣＩＧＳ膜４９Ｃがドライエッチングされることにより光吸収層１４Ｃが形成される。そのため、ＣＩＧＳ膜４９Ｃのドライエッチング時に、第１配線１７Ｃがエッチングガスに晒されることがない。その結果、層間絶縁膜９Ｃ上に、良好な表面状態を維持した第１配線１７Ｃを残留させることができる。したがって、この第１配線１７Ｃを任意の用途に用いることができる。【０１１０】
このイメージセンサ１Ｃでは、第１および第２ビア３４Ｃ，３８Ｃおよびコンタクト４０Ｃを用いて第１配線１７Ｃを基板コンタクト領域８Ｃ（基板電位）に接続することにより、第１配線１７Ｃが基板電位とされ、この第１配線１７Ｃに対して、キャパシタ下部電極２８Ｃ（延設部２９Ｃ）がビア３１Ｃを用いて引き回されている。これにより、キャパシタ下部電極２８Ｃが基板コンタクト領域８Ｃに電気的に接続されることとなるので、キャパシタ下部電極２８Ｃの電位を基板電位に保持することができる。【０１１１】
また、図１９Ａの工程において層間絶縁膜９Ｃ，１０をドライエッチングするときに、キャパシタ下部電極２８Ｃが基板電位に接続されていると、エッチングガスの高周波プラズマにより、キャパシタ上部電極２４Ｃとキャパシタ下部電極２８Ｃとの電位差が増大する。その結果、ＭＩＭキャパシタの容量膜となる層間絶縁膜１０Ｃが、基板電位を基準にして高周波プラズマによって帯電し、層間絶縁膜１０Ｃが絶縁破壊を起こすか、絶縁破壊を起こさなくとも、ＭＩＭキャパシタの信頼性の低下を引き起こすという不具合を生じる。【０１１２】
これに対し、上記の製造方法では、キャパシタ下部電極２８Ｃと、基板電位に電気的に接続された第２配線３２Ｃとは、図１９Ｃおよび図１９Ｄの工程おいて第１配線１７Ｃ、ビア３１Ｃおよび第１ビア３４Ｃによって電気的に接続されるまでは、層間絶縁膜１０Ｃによって絶縁分離されている。したがって、ビアホール２５Ｃとビアホール３０Ｃとを同時に形成するときに、キャパシタ上部電極２４Ｃおよびキャパシタ下部電極２８Ｃがエッチングガスの高周波プラズマに晒されても、これらの電極が同じ電位に保持される。その結果、層間絶縁膜１０Ｃの絶縁破壊もしくは層間絶縁膜１０Ｃの耐圧低下によるＭＩＭキャパシタの信頼性の低下を抑制することができる。【０１１３】
また、キャパシタ下部電極２８Ｃは、すべてのキャパシタ上部電極２４Ｃに対して一括して対向するように形成されている。そのため、キャパシタ下部電極が各キャパシタ上部電極２４Ｃのそれぞれに対応して複数形成される場合と比較して、キャパシタ下部電極２８Ｃを形成する工程を簡素化することができる。
さらに、下部電極１３Ｃ、ビア２６Ｃ、第１配線１７Ｃ、ビア３１Ｃおよび第１ビア３４Ｃの材料が全て同じであるため、それらを同一の工程で形成することができる。そのため、これらが別々の工程で形成される場合と比較して、イメージセンサ１Ｃの製造工程数を低減でき、それらの形成に必要なマスクの数を削減することができる。その結果、製造に要する時間およびコストの増加を抑制することができる。【０１１４】
また、従来のイメージセンサの製造に必要とされる、ビアの材料の堆積層をＣＭＰ法により研磨する工程およびスパッタ法により下部電極の材料からなる膜を形成する工程を省略することができる。これによっても、製造に要する時間およびコストを低減することができる。また、下部電極１３Ｃとビア２６Ｃとの確実な接続、および第１配線１７Ｃとビア３１Ｃおよび第１ビア３４Ｃとの確実な接続を達成することができる。そのため、下部電極１３Ｃとビア２６Ｃとの電気接続信頼性および第１配線１７Ｃとビア３１Ｃおよび第１ビア３４Ｃとの電気接続信頼性を向上させることができる。【０１１５】
また、イメージセンサ１Ｃの製造工程では、酸化亜鉛膜５１Ｃの透明導電膜１６Ｃへの加工のためのウエットエッチングに用いられるレジストパターン４２Ｃは、ＣＩＧＳ膜４９Ｃの光吸収層１４Ｃへの加工のためのドライエッチングにも用いられ、そのドライエッチングに専用のマスク（レジストパターン）は形成されない。したがって、イメージセンサ１Ｃの製造工程が簡素ですむ。【０１１６】
また、図１９Ｈ〜図１９Ｊに示すように、ＣＩＧＳ膜４９Ｃ、硫化カドミウム膜５０Ｃおよび酸化亜鉛膜５１Ｃが連続して形成される。これにより、ＣＩＧＳ膜４９Ｃの形成から酸化亜鉛膜５１Ｃの形成完了までが短時間ですみ、ＣＩＧＳ膜４９Ｃ、硫化カドミウム膜５０Ｃおよび酸化亜鉛膜５１Ｃの各膜質の向上を図ることができる。
＜第４発明に係る実施形態  図２１〜図２４＞
図２１は、本発明の第４発明の一実施形態に係るイメージセンサの模式的な平面図である。図２２は、図２１に示す切断線II−IIにおけるイメージセンサの模式的な断面図である。なお、図２２では、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【０１１７】
光電変換装置の一例としてのイメージセンサ１Ｄは、その基体として、半導体基板（図示せず）を備えている。半導体基板には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成されている。
半導体基板上には、層間絶縁膜２Ｄ，３Ｄ，５Ｄおよびキャパシタ誘電膜４Ｄが積層されている。層間絶縁膜２Ｄ，３Ｄ，５Ｄおよびキャパシタ誘電膜４Ｄは、たとえば、酸化シリコン（ＳｉＯ2）からなる。【０１１８】
また、半導体基板上には、図２１に示すように、センサ形成領域６０Ｄおよびそれを取り囲む環状のパッド形成領域６１Ｄが設定されている。
センサ形成領域６０Ｄにおいて、最上層の層間絶縁膜２Ｄ上には、複数の下部電極６Ｄがマトリクス状に配列されている。下部電極６Ｄは、タングステン（Ｗ）からなる。下部電極６Ｄは、平面視正方形状に形成されている。たとえば、後述する画素ピッチＰPIXが７．５μｍの場合、下部電極６Ｄの平面視における１辺の長さは、２．０μｍ以上３．３μｍ以下である。下部電極６Ｄの厚さは、０．２μｍ以上０．４μｍ以下である。また、図２２に示すように、互いに隣り合う下部電極６Ｄ間には、次に述べる光吸収層７Ｄの厚さＴLALの３倍以上に設定された等間隔ＳBE（≧ＴLAL×３）が空けられている。【０１１９】
層間絶縁膜２Ｄ上には、平面視四角形状の光吸収層７Ｄがすべての下部電極６Ｄを一括して覆うように形成されている。具体的には、光吸収層７Ｄは、層間絶縁膜２Ｄ上における下部電極６Ｄが形成されている四角形領域およびその領域の周囲の一定幅の四角環状領域上に一体に形成されている。光吸収層７Ｄは、ＣＩＧＳからなり、ｐ型の導電型を示す。光吸収層７Ｄの厚さＴLALは、１．０μｍ以上１．４μｍ以下である。光吸収層７Ｄにおいて、各下部電極６Ｄを中心とする一定面積の平面視矩形状の各領域は、１つの画素の読み取りに使用される。この領域の幅である画素ピッチＰPIXは、５μｍ以上１０μｍ以下である。【０１２０】
光吸収層７Ｄの上面は、その周縁部を除いて、高抵抗バッファ層８Ｄにより覆われている。高抵抗バッファ層８Ｄは、硫化カドミウム（ＣｄＳ）からなる。高抵抗バッファ層８Ｄの厚さは、たとえば、０．０５μｍである。
高抵抗バッファ層８Ｄ上には、透明導電膜９Ｄが高抵抗バッファ層８Ｄの上面全域を覆うように形成されている。透明導電膜９Ｄは、光透過性を有する酸化亜鉛（ＺｎＯ）からなり、ｎ型の不純物（たとえば、Ａｌ2Ｏ3（アルミナ））の添加により導電性が付与されている。透明導電膜９Ｄの厚さは、たとえば、０．６μｍである。【０１２１】
透明導電膜９Ｄの側面９１Ｄは、その下端に近づくほど光吸収層７Ｄの側面７１Ｄに近づくように傾斜し、下方（内側）に向かって窪むように湾曲した断面形状に形成されている。側面９１Ｄの下端は、高抵抗バッファ層８Ｄの周縁に連続している。側面９１Ｄの上端は、光吸収層７Ｄの側面７１Ｄに対して水平方向距離ＥBUだけ内側に位置している。その水平方向距離ＥBUは、５μｍ以上１０μｍ以下である。【０１２２】
層間絶縁膜２Ｄにおける光吸収層７Ｄから露出した部分上、光吸収層７Ｄの周縁部上および透明導電膜９Ｄ上には、それらに跨るように、層間絶縁膜１０Ｄが形成されている。層間絶縁膜１０Ｄは、窒化シリコン（ＳｉＮ）からなる。層間絶縁膜１０Ｄの厚さは、たとえば、０．４μｍである。透明導電膜９Ｄの周縁部上において、層間絶縁膜１０Ｄには、複数のビアホール１１Ｄが貫通して形成されている。ビアホール１１Ｄは、たとえば、２列をなして、透明導電膜９Ｄの周縁に沿って間隔を空けて設けられている。【０１２３】
また、パッド形成領域６１Ｄにおいて、最上層の層間絶縁膜２Ｄとその下層の層間絶縁膜３Ｄとの間には、配線１２Ｄが形成されている。層間絶縁膜２Ｄ，１０Ｄには、配線１２Ｄの一部をパッド１３Ｄとして露出させるパッド開口１４Ｄがそれらを連続して貫通して形成されている。
そして、層間絶縁膜１０Ｄ上には、上部電極１５Ｄが光吸収層７Ｄおよび透明導電膜９Ｄの周縁部の全周上を覆うように形成されている。上部電極１５Ｄは、アルミニウム（Ａｌ）からなる。上部電極１５Ｄには、パッド形成領域６１Ｄに向けて延びる延設部１６Ｄが一体的に形成されている。延設部１６Ｄの端部は、パッド開口１４Ｄ内に入り込み、パッド開口１４Ｄ内でパッド１３Ｄ（配線１２Ｄ）と接続されている。【０１２４】
また、イメージセンサ１Ｄの最表面には、表面保護膜１７Ｄが形成されている。表面保護膜１７Ｄは、たとえば、窒化シリコンからなる。表面保護膜１７Ｄには、パッド開口１４Ｄと対向する位置に、上部電極１５Ｄの延設部１６Ｄにおけるパッド開口１４Ｄに入り込んだ部分を露出させるための開口１８Ｄが形成されている。
最上層の層間絶縁膜２Ｄとその下層の層間絶縁膜３Ｄとの間には、各下部電極６Ｄと対向する位置に、配線１９Ｄが形成されている。下部電極６Ｄとそれに対向する配線１９Ｄとの間において、層間絶縁膜２Ｄには、ビアホール２０Ｄがそれらの対向方向（層間絶縁膜２Ｄの厚さ方向）に貫通して形成されている。ビアホール２０Ｄには、下部電極６Ｄと同一の材料からなるビア２１Ｄが下部電極６Ｄと一体的に隙間なく形成されている。これにより、各下部電極６Ｄは、ビア２１Ｄを介して、それに対向する配線１９Ｄと電気的に接続されている。ビアホール２０Ｄの内径は、たとえば、０．４μｍである。【０１２５】
層間絶縁膜３Ｄとその下層のキャパシタ誘電膜４Ｄとの間には、各配線１９Ｄと対向する位置に、キャパシタ上部電極２２Ｄが形成されている。配線１９Ｄとそれに対向するキャパシタ上部電極２２Ｄとは、層間絶縁膜３Ｄを貫通するビア２３Ｄにより電気的に接続されている。ビア２３Ｄは、タングステンからなる。
キャパシタ誘電膜４Ｄとその下層の層間絶縁膜５Ｄとの間には、すべてのキャパシタ上部電極２２Ｄに対して一括して対向するように、キャパシタ下部電極２４Ｄが形成されている。これにより、画素ごとに、キャパシタ上部電極２２Ｄとキャパシタ下部電極２４Ｄとの間に容量膜としてのキャパシタ誘電膜４Ｄを挟み込んだＭＩＭ（Metal-Insulator-Metal）構造の容量素子（ＭＩＭキャパシタ）が形成されている。そして、画素ごとに、下部電極６ＤとＭＩＭキャパシタのキャパシタ上部電極２２Ｄとが電気的に接続されている。【０１２６】
図２３Ａ〜図２３Ｎは、図２２に示すイメージセンサの製造工程を順に示す模式的な断面図である。図２４は、その製造工程で用いられるレジストパターンについて説明するための図である。なお、図２３Ａ〜図２３Ｎでは、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
イメージセンサ１Ｄの製造工程では、まず、図２３Ａに示すように、半導体基板（図示せず）上に、層間絶縁膜５Ｄ、キャパシタ下部電極２４Ｄ、キャパシタ誘電膜４Ｄ、キャパシタ上部電極２２Ｄ、層間絶縁膜３Ｄ、ビア２３Ｄ、配線１２Ｄ，１９および層間絶縁膜２Ｄがこの順に形成される。そして、フォトリソグラフィおよびエッチングにより、各配線１９Ｄ上に、層間絶縁膜２Ｄを貫通するビアホール２０Ｄが形成される。【０１２７】
次に、図２３Ｂに示すように、ＣＶＤ法により、ビアホール２０Ｄ内および層間絶縁膜２Ｄ上に、下部電極６Ｄおよびビア２１Ｄの材料であるタングステンが堆積され、タングステン堆積層３１Ｄが形成される。タングステン堆積層３１Ｄの厚さは、層間絶縁膜２Ｄ上で０．３〜０．４μｍ（３０００〜４０００Å）である。
その後、図２３Ｃに示すように、フォトリソグラフィにより、タングステン堆積層３１Ｄ上に、下部電極６Ｄになる部分のみを選択的に覆うレジストパターン４１Ｄ（図２４参照）が形成される。【０１２８】
そして、図２３Ｄに示すように、レジストパターン４１Ｄをマスクとするドライエッチングにより、タングステン堆積層３１Ｄにおけるレジストパターン４１Ｄから露出する部分が除去される。ドライエッチングには、六フッ化硫黄（ＳＦ6）とアルゴン（Ａｒ）との混合ガスが用いられる。
ドライエッチング後、図２３Ｅに示すように、レジストパターン４１Ｄが除去される。これにより、下部電極６Ｄおよびビアホール２０Ｄに埋設されたビア２１Ｄが得られる。【０１２９】
その後、図２３Ｆに示すように、ＭＢＥ法により、層間絶縁膜２Ｄおよび下部電極６Ｄ上に、ＣＩＧＳ膜３２Ｄが形成される。
つづいて、図２３Ｇに示すように、ＣＢＤ法により、ＣＩＧＳ膜３２Ｄ上に、硫化カドミウム膜３３Ｄが形成される。
さらにつづいて、図２３Ｈに示すように、スパッタ法により、硫化カドミウム膜３３Ｄ上に、酸化亜鉛膜３４Ｄが形成される。【０１３０】
そして、図２３Ｉに示すように、フォトリソグラフィにより、酸化亜鉛膜３４Ｄ上に、レジストパターン４２Ｄ（図２４参照）が形成される。レジストパターン４２Ｄは、ＣＩＧＳ膜３２Ｄにおける光吸収層７Ｄとなるべき部分と対向している。そして、レジストパターン４２Ｄをマスクとし、フッ酸（ＨＦ）によるウエットエッチングにより、酸化亜鉛膜３４Ｄおよび硫化カドミウム膜３３Ｄが選択的に除去される。ウエットエッチングは、酸化亜鉛膜３４Ｄにおけるレジストパターン４２Ｄと対向しない部分が除去された後も所定時間にわたって続けられる。これにより、酸化亜鉛膜３４Ｄは、レジストパターン４２Ｄの周縁部の下方からも除去される。その結果、酸化亜鉛膜３４Ｄおよび硫化カドミウム膜３３Ｄは、それぞれ透明導電膜９Ｄおよび高抵抗バッファ層８Ｄとなり、透明導電膜９Ｄの湾曲した側面９１Ｄが得られる。【０１３１】
つづいて、レジストパターン４２Ｄを残したまま、そのレジストパターン４２Ｄをマスクとするドライエッチングにより、図２３Ｊに示すように、ＣＩＧＳ膜３２Ｄが選択的に除去される。ＣＩＧＳ膜３２Ｄは、レジストパターン４２Ｄと対向する部分のみに残される。これにより、ＣＩＧＳ膜３２Ｄは、光吸収層７Ｄとなる。この後、レジストパターン４２Ｄは除去される。【０１３２】
その後、図２３Ｋに示すように、プラズマＣＶＤ法により、層間絶縁膜２Ｄにおける光吸収層７Ｄから露出した部分上、光吸収層７Ｄの周縁部上および透明導電膜９Ｄ上を覆うように、層間絶縁膜１０Ｄが形成される。
次いで、フォトリソグラフィにより、層間絶縁膜１０Ｄ上に、ビアホール１１Ｄおよびパッド開口１４Ｄを形成すべき部分を選択的に露出させる開口４３Ｄ（図２４参照）を有するレジストパターンが形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、図２３Ｌに示すように、層間絶縁膜１０Ｄを貫通するビアホール１１Ｄが形成される。また、層間絶縁膜１０Ｄ，２Ｄを連続して貫通するパッド開口１４Ｄが形成される。【０１３３】
その後、図２３Ｍに示すように、スパッタ法により、層間絶縁膜１０Ｄ上に、アルミニウムからなるアルミニウム膜３５Ｄが形成される。アルミニウム膜３５Ｄは、ビアホール１１Ｄおよびパッド開口１４Ｄ内にも形成される。ビアホール１１Ｄは、アルミニウム膜３５Ｄにより埋め尽くされる。
次いで、フォトリソグラフィにより、アルミニウム膜３５Ｄ上に、上部電極１５Ｄとなるべき部分を覆うレジストパターン４４Ｄ（図２４参照）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、アルミニウム膜３５Ｄが選択的に除去され、図２３Ｎに示すように、アルミニウム膜３５Ｄが上部電極１５Ｄに加工される。この後、プラズマＣＶＤ法により、表面保護膜１７Ｄが形成され、フォトリソグラフィおよびエッチングにより、開口１８Ｄが形成されると、図２２に示すイメージセンサ１Ｄが得られる。【０１３４】
以上のように、イメージセンサ１Ｄでは、ＣＩＧＳからなる光吸収層７Ｄが、層間絶縁膜２Ｄ上に互いに間隔を空けて配置された複数の下部電極６Ｄを一括して覆っている。すなわち、光吸収層７Ｄが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、その切り分けのためのドライエッチングによる画素間における感度のばらつきに対する影響がない。【０１３５】
また、光吸収層７Ｄが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素開口率（ｐｎ接合面積／画素面積）を１００％にすることもできる。これにより、微弱な光でも多くのキャリアを発生させることができ、感度の飛躍的な向上を達成することができる。
さらに、光吸収層７Ｄを切り分けるための溝が形成されていないので、透明導電膜９Ｄの形成時に引け鬆が生じない。よって、透明導電膜９Ｄの経時劣化を防止することができ、信頼性の向上を図ることができる。【０１３６】
また、絶縁分離膜を形成する工程が不要であるので、従来の光電変換装置よりも製造工程が簡素であり、製造に要する時間およびコストを低減することができる。
光吸収層７Ｄの側面７１Ｄは、ＣＩＧＳ膜３２Ｄを光吸収層７Ｄに加工する際のドライエッチングによるダメージを受けているので、光吸収層７Ｄの側面７１Ｄ上にｐｎ接合が生じていると、そのダメージに起因する暗電流を生じるおそれがある。イメージセンサ１Ｄでは、平面視において、透明導電膜９Ｄの側面９１Ｄが光吸収層７Ｄの側面７１Ｄよりも内側に位置している。そのため、光吸収層７Ｄの側面７１Ｄには、透明導電膜９Ｄが接触しておらず、光吸収層７Ｄの側面７１Ｄ上に、光吸収層７Ｄおよび透明導電膜９Ｄによるｐｎ接合が生じていない。したがって、光吸収層７Ｄの側面７１Ｄのダメージに起因する暗電流の発生を防止することができる。【０１３７】
また、イメージセンサ１Ｄでは、光吸収層７Ｄと上部電極１５Ｄとの間に層間絶縁膜１０Ｄが介在されているので、光吸収層７Ｄと上部電極１５Ｄとを絶縁分離することができ、光吸収層７Ｄと透明導電膜９Ｄとが上部電極１５Ｄを介して短絡するのを防止することができる。
さらに、光吸収層７Ｄの側面に層間絶縁膜１０Ｄが接しているので、光吸収層７Ｄの側面に上部電極１５Ｄが接触するのを確実に防止することができる。【０１３８】
透明導電膜９Ｄの側面は、その下端に近づくほど光吸収層７Ｄの側面に近づくように傾斜している。これにより、透明導電膜９Ｄの側面に対する層間絶縁膜１０Ｄのカバレッジの向上を図ることができる。
また、イメージセンサ１Ｄの製造工程では、酸化亜鉛膜３４Ｄの透明導電膜９Ｄへの加工のためのウエットエッチングに用いられるレジストパターン４２Ｄは、ＣＩＧＳ膜３２Ｄの光吸収層７Ｄへの加工のためのドライエッチングにも用いられ、そのドライエッチングに専用のマスク（レジストパターン）は形成されない。したがって、イメージセンサ１Ｄの製造工程が簡素ですむ。【０１３９】
また、図２３Ｆ〜図２３Ｈに示すように、ＣＩＧＳ膜３２Ｄ、硫化カドミウム膜３３Ｄおよび酸化亜鉛膜３４Ｄが連続して形成される。これにより、ＣＩＧＳ膜３２Ｄの形成から酸化亜鉛膜３４Ｄの形成完了までが短時間ですみ、ＣＩＧＳ膜３２Ｄ、硫化カドミウム膜３３Ｄおよび酸化亜鉛膜３４Ｄの各膜質の向上を図ることができる。
さらに、パッド開口１４Ｄおよびビアホール１１Ｄが同一の工程（図２３Ｌに示す工程）で形成されるので、これらが別々の工程で形成される場合と比較して、それらの形成に必要なマスクの数を削減することができ、イメージセンサ１Ｄの製造工程が簡素ですむ。
＜第５発明に係る実施形態  図２５〜図３１＞
図２５は、本発明の第５発明の一実施形態に係るイメージセンサの模式的な平面図である。図２６は、図２５に示す切断線II−IIにおけるイメージセンサの模式的な断面図である。なお、図２６では、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【０１４０】
光電変換装置の一例としてのイメージセンサ１Ｅは、その基体として、半導体基板（図示せず）を備えている。半導体基板には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成されている。
半導体基板上には、層間絶縁膜２Ｅ〜５Ｅが積層されている。層間絶縁膜２Ｅ〜５Ｅは、たとえば、酸化シリコン（ＳｉＯ2）からなる。【０１４１】
また、半導体基板上には、図２５に示すように、センサ形成領域８０Ｅおよびそれを取り囲む環状のパッド形成領域８１Ｅが設定されている。
センサ形成領域８０Ｅにおいて、最上層の層間絶縁膜２Ｅ上には、複数の下部電極６Ｅがマトリクス状に配列されている。下部電極６Ｅは、タングステン（Ｗ）からなる。下部電極６Ｅは、平面視正方形状に形成されている。下部電極６Ｅの平面視における１辺の長さは、１μｍ以上１０μｍ以下である。下部電極６Ｅの厚さは、０．２μｍ以上０．５μｍ以下である。また、図２６に示すように、互いに隣り合う下部電極６Ｅ間には、次に述べる光吸収層７Ｅの厚さＴLALの３倍以上に設定された等間隔ＳBE（≧ＴLAL×３）が空けられている。【０１４２】
層間絶縁膜２Ｅ上には、平面視四角形状の光吸収層７Ｅがすべての下部電極６Ｅを一括して覆うように形成されている。具体的には、光吸収層７Ｅは、層間絶縁膜２Ｅ上における下部電極６Ｅが形成されている四角形領域およびその領域の周囲の一定幅の四角環状領域上に一体に形成されている。光吸収層７Ｅは、ＣＩＧＳからなり、ｐ型の導電型を示す。光吸収層７Ｅの厚さＴLALは、１．０μｍ以上１．４μｍ以下である。光吸収層７Ｅにおいて、各下部電極６Ｅを中心とする一定面積の平面視矩形状の各領域は、１つの画素の読み取りに使用される。この領域の幅である画素ピッチＰPIXは、５μｍ以上１０μｍ以下である。【０１４３】
光吸収層７Ｅの上面は、その周縁部を除いて、高抵抗バッファ層８Ｅにより覆われている。高抵抗バッファ層８Ｅは、硫化カドミウム（ＣｄＳ）からなる。高抵抗バッファ層８Ｅの厚さは、たとえば、０．０５μｍである。
高抵抗バッファ層８Ｅ上には、透明導電膜９Ｅが高抵抗バッファ層８Ｅの上面全域を覆うように形成されている。透明導電膜９Ｅは、光透過性を有する酸化亜鉛（ＺｎＯ）からなり、ｎ型の不純物（たとえば、Ｐ（リン）またはＡｓ（ヒ素））の添加により導電性が付与されている。透明導電膜９Ｅの厚さは、たとえば、０．６μｍである。【０１４４】
透明導電膜９Ｅの側面８３Ｅは、その下端に近づくほど光吸収層７Ｅの側面８２Ｅに近づくように傾斜し、下方（内側）に向かって窪むように湾曲した断面形状に形成されている。側面８３Ｅの下端は、高抵抗バッファ層８Ｅの周縁に連続している。側面８３Ｅの上端は、光吸収層７Ｅの側面８２Ｅに対して水平方向距離ＥBUだけ内側に位置している。その水平方向距離ＥBUは、５μｍ以上１０μｍ以下である。【０１４５】
層間絶縁膜２Ｅにおける光吸収層７Ｅから露出した部分上、光吸収層７Ｅの周縁部上および透明導電膜９Ｅ上には、それらに跨るように、層間絶縁膜１０Ｅが形成されている。層間絶縁膜１０Ｅは、窒化シリコン（ＳｉＮ）からなる。層間絶縁膜１０Ｅの厚さは、たとえば、０．４μｍである。透明導電膜９Ｅの周縁部上において、層間絶縁膜１０Ｅには、複数のビアホール１１Ｅが貫通して形成されている。ビアホール１１Ｅは、たとえば、２列をなして、透明導電膜９Ｅの周縁に沿って間隔を空けて設けられている。【０１４６】
また、パッド形成領域８１Ｅにおいて、最上層の層間絶縁膜２Ｅとその下層の層間絶縁膜３Ｅとの間には、配線１２Ｅが形成されている。層間絶縁膜２Ｅ，１０Ｅには、配線１２Ｅの一部をパッド１３として露出させるパッド開口１４Ｅがそれらを連続して貫通して形成されている。
そして、層間絶縁膜１０Ｅ上には、上部電極１５Ｅが光吸収層７Ｅおよび透明導電膜９Ｅの周縁部の全周上を覆うように形成されている。上部電極１５Ｅは、アルミニウム（Ａｌ）からなる。上部電極１５Ｅには、パッド形成領域８１Ｅに向けて延びる延設部１６Ｅが一体的に形成されている。延設部１６Ｅの端部は、パッド開口１４Ｅ内に入り込み、パッド開口１４Ｅ内でパッド１３（配線１２Ｅ）と接続されている。【０１４７】
また、イメージセンサ１Ｅの最表面には、保護膜としての水分不透過薄膜２５Ｅおよび表面保護膜１７Ｅが形成されている。水分不透過薄膜２５Ｅおよび表面保護膜１７Ｅは、半導体基板（図示せず）の側からこの順に積層されている。
水分不透過薄膜２５Ｅは、酸化アルミニウム（Ａｌ2Ｏ3）からなる。水分不透過薄膜２５Ｅの厚さは、水分不透過薄膜２５Ｅが透光性を有する程度の値であり、たとえば、４００Åである。【０１４８】
表面保護膜１７Ｅは、たとえば、窒化シリコン（ＳｉＮ）からなる。表面保護膜１７Ｅの厚さは、水分不透過薄膜２５Ｅの厚さよりも大きく、かつ、表面保護膜１７Ｅが透光性を有する程度の値であり、たとえば、１μｍである。
水分不透過薄膜２５Ｅおよび表面保護膜１７Ｅには、パッド開口１４Ｅと対向する位置に、上部電極１５Ｅの延設部１６Ｅにおけるパッド開口１４Ｅに入り込んだ部分を露出させるための開口１８Ｅが形成されている。【０１４９】
最上層の層間絶縁膜２Ｅとその下層の層間絶縁膜３Ｅとの間には、各下部電極６Ｅと対向する位置に、配線１９Ｅが形成されている。下部電極６Ｅとそれに対向する配線１９Ｅとの間において、層間絶縁膜２Ｅには、ビアホール２０Ｅがそれらの対向方向（層間絶縁膜２Ｅの厚さ方向）に貫通して形成されている。ビアホール２０Ｅには、下部電極６Ｅと同一の材料からなるビア２１Ｅが下部電極６Ｅと一体的に隙間なく形成されている。これにより、各下部電極６Ｅは、ビア２１Ｅを介して、それに対向する配線１９Ｅと電気的に接続されている。ビアホール２０Ｅの内径は、たとえば、０．４μｍである。【０１５０】
層間絶縁膜３Ｅとその下層の層間絶縁膜４Ｅとの間には、各配線１９Ｅと対向する位置に、キャパシタ上部電極２２Ｅが形成されている。配線１９Ｅとそれに対向するキャパシタ上部電極２２Ｅとは、層間絶縁膜３Ｅを貫通するビア２３Ｅにより電気的に接続されている。ビア２３Ｅは、タングステンからなる。
層間絶縁膜４Ｅとその下層の層間絶縁膜５Ｅとの間には、すべてのキャパシタ上部電極２２Ｅに対して一括して対向するように、キャパシタ下部電極２４Ｅが形成されている。これにより、画素ごとに、キャパシタ上部電極２２Ｅとキャパシタ下部電極２４Ｅとの間に容量膜としての層間絶縁膜４Ｅを挟み込んだＭＩＭ（Metal-Insulator-Metal）構造の容量素子（ＭＩＭキャパシタ）が形成されている。そして、画素ごとに、下部電極６ＥとＭＩＭキャパシタのキャパシタ上部電極２２Ｅとが電気的に接続されている。【０１５１】
図２７Ａ〜図２７Ｏは、図２６に示すイメージセンサの製造工程を順に示す模式的な断面図である。図２８は、その製造工程で用いられるレジストパターンについて説明するための図である。なお、図２７Ａ〜図２７Ｏでは、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
イメージセンサ１Ｅの製造工程では、まず、図２７Ａに示すように、半導体基板（図示せず）上に、層間絶縁膜５Ｅ、キャパシタ下部電極２４Ｅ、層間絶縁膜４Ｅ、キャパシタ上部電極２２Ｅ、層間絶縁膜３Ｅ、ビア２３Ｅ、配線１２Ｅ，１９および層間絶縁膜２Ｅがこの順に形成される。そして、フォトリソグラフィおよびエッチングにより、各配線１９Ｅ上に、層間絶縁膜２Ｅを貫通するビアホール２０Ｅが形成される。【０１５２】
次に、図２７Ｂに示すように、ＣＶＤ法により、ビアホール２０Ｅ内および層間絶縁膜２Ｅ上に、下部電極６Ｅおよびビア２１Ｅの材料であるタングステンが堆積され、タングステン堆積層３１Ｅが形成される。タングステン堆積層３１Ｅの厚さは、層間絶縁膜２Ｅ上で０．３〜０．４μｍ（３０００〜４０００Å）である。
その後、図２７Ｃに示すように、フォトリソグラフィにより、タングステン堆積層３１Ｅ上に、下部電極６Ｅになる部分のみを選択的に覆うレジストパターン４１Ｅ（図２８参照）が形成される。【０１５３】
そして、図２７Ｄに示すように、レジストパターン４１Ｅをマスクとするドライエッチングにより、タングステン堆積層３１Ｅにおけるレジストパターン４１Ｅから露出する部分が除去される。ドライエッチングには、六フッ化硫黄（ＳＦ6）とアルゴン（Ａｒ）との混合ガスが用いられる。
ドライエッチング後、図２７Ｅに示すように、レジストパターン４１Ｅが除去される。これにより、下部電極６Ｅおよびビアホール２０Ｅに埋設されたビア２１Ｅが得られる。【０１５４】
その後、図２７Ｆに示すように、ＭＢＥ法により、層間絶縁膜２Ｅおよび下部電極６Ｅ上に、ＣＩＧＳ膜３２Ｅが形成される。
つづいて、図２７Ｇに示すように、ＣＢＤ法により、ＣＩＧＳ膜３２Ｅ上に、硫化カドミウム膜３３Ｅが形成される。
さらにつづいて、図２７Ｈに示すように、スパッタ法により、硫化カドミウム膜３３Ｅ上に、酸化亜鉛膜３４Ｅが形成される。【０１５５】
そして、図２７Ｉに示すように、フォトリソグラフィにより、酸化亜鉛膜３４Ｅ上に、レジストパターン４２Ｅ（図２８参照）が形成される。レジストパターン４２Ｅは、ＣＩＧＳ膜３２Ｅにおける光吸収層７Ｅとなるべき部分と対向している。そして、レジストパターン４２Ｅをマスクとし、フッ酸（ＨＦ）によるウエットエッチングにより、酸化亜鉛膜３４Ｅおよび硫化カドミウム膜３３Ｅが選択的に除去される。ウエットエッチングは、酸化亜鉛膜３４Ｅにおけるレジストパターン４２Ｅと対向しない部分が除去された後も所定時間にわたって続けられる。これにより、酸化亜鉛膜３４Ｅは、レジストパターン４２Ｅの周縁部の下方からも除去される。その結果、酸化亜鉛膜３４Ｅおよび硫化カドミウム膜３３Ｅは、それぞれ透明導電膜９Ｅおよび高抵抗バッファ層８Ｅとなり、透明導電膜９Ｅの湾曲した側面８３Ｅが得られる。【０１５６】
つづいて、レジストパターン４２Ｅを残したまま、そのレジストパターン４２Ｅをマスクとするドライエッチングにより、図２７Ｊに示すように、ＣＩＧＳ膜３２Ｅが選択的に除去される。ＣＩＧＳ膜３２Ｅは、レジストパターン４２Ｅと対向する部分のみに残される。これにより、ＣＩＧＳ膜３２Ｅは、光吸収層７Ｅとなる。この後、レジストパターン４２Ｅは除去される。【０１５７】
その後、図２７Ｋに示すように、プラズマＣＶＤ法により、２００℃以下の温度下で、層間絶縁膜２Ｅにおける光吸収層７Ｅから露出した部分上、光吸収層７Ｅの周縁部上および透明導電膜９Ｅ上を覆うように、層間絶縁膜１０Ｅが形成される。
次いで、フォトリソグラフィにより、層間絶縁膜１０Ｅ上に、ビアホール１１Ｅおよびパッド開口１４Ｅを形成すべき部分を選択的に露出させる開口４３Ｅ（図２８参照）を有するレジストパターンが形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、図２７Ｌに示すように、層間絶縁膜１０Ｅを貫通するビアホール１１Ｅが形成される。また、層間絶縁膜１０Ｅ，２を連続して貫通するパッド開口１４Ｅが形成される。【０１５８】
その後、図２７Ｍに示すように、スパッタ法により、層間絶縁膜１０Ｅ上に、アルミニウムからなるアルミニウム膜３５Ｅが形成される。アルミニウム膜３５Ｅは、ビアホール１１Ｅおよびパッド開口１４Ｅ内にも形成される。ビアホール１１Ｅは、アルミニウム膜３５Ｅにより埋め尽くされる。
次いで、フォトリソグラフィにより、アルミニウム膜３５Ｅ上に、上部電極１５Ｅとなるべき部分を覆うレジストパターン４４Ｅ（図２８参照）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、アルミニウム膜３５Ｅが選択的に除去され、図２７Ｎに示すように、アルミニウム膜３５Ｅが上部電極１５Ｅに加工される。【０１５９】
次いで、図２７Ｏに示すように、ＲＦスパッタ法により、常温下で、半導体基板（図示せず）上の構造物の表面全域に酸化アルミニウムが堆積されることにより、水分不透過薄膜２５Ｅが形成される。
この後、プラズマＣＶＤ法により、２００℃以下の温度下で、水分不透過薄膜２５Ｅ上に、表面保護膜１７Ｅが形成される。そして、フォトリソグラフィおよびエッチングにより、水分不透過薄膜２５Ｅおよび表面保護膜１７Ｅを連続して貫通する開口１８Ｅが形成されると、図２６に示すイメージセンサ１Ｅが得られる。【０１６０】
以上のように、イメージセンサ１Ｅでは、ＣＩＧＳからなる光吸収層７Ｅが、層間絶縁膜２Ｅ上に互いに間隔を空けて配置された複数の下部電極６Ｅを一括して覆っている。すなわち、光吸収層７Ｅが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素間における感度のばらつきがない。
また、光吸収層７Ｅが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素開口率（ｐｎ接合面積／画素面積）を１００％にすることもできる。これにより、微弱な光でも多くのキャリアを発生させることができ、感度の飛躍的な向上を達成することができる。【０１６１】
さらに、光吸収層７Ｅを切り分けるための溝が形成されていないので、透明導電膜９Ｅの形成時に引け鬆が生じない。よって、透明導電膜９Ｅの経時劣化を防止することができ、信頼性の向上を図ることができる。
また、絶縁分離膜を形成する工程が不要であるので、従来の光電変換装置よりも製造工程が簡素であり、製造に要する時間およびコストを低減することができる。【０１６２】
ところで、透明導電膜９Ｅの材料である酸化亜鉛は、耐熱性が高くなく、高温下（たとえば、２００℃超）では劣化しやすい。そのため、透明導電膜９Ｅの形成後は、２００℃を超える温度下での処理を行うことができない。
この実施形態では、透明導電膜９Ｅの材料である酸化亜鉛膜３４Ｅの形成（図２７Ｈの工程）後、イメージセンサ１Ｅの製造過程で実行される各工程の環境温度は、常時２００℃以下に抑えられる。たとえば、層間絶縁膜１０Ｅの形成（図２７Ｋの工程）および表面保護膜１７Ｅの形成は、いずれも２００℃以下でのプラズマＣＶＤ法により実行され、水分不透過薄膜２５Ｅの形成（図２７Ｏの工程）は、常温でのＲＦスパッタ法により実行される。したがって、透明導電膜９Ｅの形成後であっても、透明導電膜９Ｅに熱ダメージを与えることがない。そのため、熱ダメージによる透明導電膜９Ｅの劣化を抑制することができる。【０１６３】
一方、表面保護膜１７Ｅが２００℃以下でのプラズマＣＶＤ法により形成されると、表面保護膜１７Ｅの膜構造が粗くなり、表面保護膜１７Ｅが十分な水分不透過性を発揮しない場合がある。
しかしながら、この実施形態では、水分不透過薄膜２５Ｅ（Ａｌ2Ｏ3膜）が設けられており、そのＡｌ2Ｏ3の膜構造は、常温下で実行されるＲＦスパッタによっても緻密に形成することができる。緻密な構造の水分不透過薄膜２５Ｅ（Ａｌ2Ｏ3膜）が優れた水分不透過性を発揮するので、表面保護膜１７Ｅの膜質に関わらず、水分不透過薄膜２５Ｅよりも下方（透明導電膜９Ｅ側）への水分の浸入を良好に抑制することができる。その結果、水分の浸入などによる光吸収層７Ｅおよび透明導電膜９Ｅの劣化を抑制することができる。【０１６４】
また、ＳｉＮは良好な絶縁性を有するので、透明導電膜９Ｅおよび光吸収層７Ｅが位置する表面保護膜１７Ｅの下方と、表面保護膜１７Ｅの上方との間が、表面保護膜１７Ｅを挟んで良好に絶縁分離される。そのため、透明導電膜９Ｅや光吸収層７Ｅに対する電気的な影響を抑制することができる。その結果、イメージセンサ１Ｅを安定して動作させることができる。【０１６５】
すなわち、このイメージセンサ１Ｅによれば、Ａｌ2Ｏ3からなる水分不透過薄膜２５ＥおよびＳｉＮからなる表面保護膜１７Ｅの両方に透明導電膜９Ｅおよび光吸収層７Ｅが覆われることにより、良好な絶縁性および水分不透過性を達成することができる。
また、イメージセンサ１Ｅの製造工程では、酸化亜鉛膜３４Ｅの透明導電膜９Ｅへの加工のためのウエットエッチングに用いられるレジストパターン４２Ｅは、ＣＩＧＳ膜３２Ｅの光吸収層７Ｅへの加工のためのドライエッチングにも用いられ、そのドライエッチングに専用のマスク（レジストパターン）は形成されない。したがって、イメージセンサ１Ｅの製造工程が簡素ですむ。【０１６６】
また、図２７Ｆ〜図２７Ｈに示すように、ＣＩＧＳ膜３２Ｅ、硫化カドミウム膜３３Ｅおよび酸化亜鉛膜３４Ｅが連続して形成される。これにより、ＣＩＧＳ膜３２Ｅの形成から酸化亜鉛膜３４Ｅの形成完了までが短時間ですみ、ＣＩＧＳ膜３２Ｅ、硫化カドミウム膜３３Ｅおよび酸化亜鉛膜３４Ｅの各膜質の向上を図ることができる。
さらに、パッド開口１４Ｅおよびビアホール１１Ｅが同一の工程（図２７Ｌに示す工程）で形成されるので、これらが別々の工程で形成される場合と比較して、それらの形成に必要なマスクの数を削減することができ、イメージセンサ１Ｅの製造工程が簡素ですむ。【０１６７】
以上、本発明の第５発明の実施形態について説明したが、この実施形態は、以下のように変更されていてもよい。
たとえば、イメージセンサ１Ｅにおける水分不透過薄膜２５Ｅの位置は、水分不透過薄膜２５Ｅが光吸収層７Ｅおよび透明導電膜９Ｅを覆うように形成される限り、適宜変更することができる。イメージセンサ１Ｅの具体的な変形例として、図２９に示すイメージセンサ５１Ｅ、図３０に示すイメージセンサ６１Ｅおよび図３１に示すイメージセンサ７１Ｅが挙げられる。【０１６８】
図２９のイメージセンサ５１Ｅでは、層間絶縁膜２Ｅにおける光吸収層７Ｅから露出した部分上、光吸収層７Ｅの周縁部上および透明導電膜９Ｅ上に、それらに跨るように、水分不透過薄膜５２Ｅが形成されている。そして、この水分不透過薄膜５２Ｅ上に、層間絶縁膜１０Ｅが形成されている。水分不透過薄膜５２Ｅを上記の位置に形成するには、ドライエッチングによるＣＩＧＳ膜３２Ｅの除去（図２７Ｊの工程）後、層間絶縁膜１０Ｅの形成（図２７Ｋの工程）に先立って、図２７Ｏに示した手法と同様の手法により、水分不透過薄膜５２Ｅを成膜すればよい。【０１６９】
図３０のイメージセンサ６１Ｅでは、光吸収層７Ｅおよび透明導電膜９Ｅを覆うように形成された層間絶縁膜１０Ｅ上に、水分不透過薄膜６２Ｅが積層されている。そして、この水分不透過薄膜６２Ｅ上に、上部電極１５Ｅが形成されている。そして、水分不透過薄膜６２Ｅを上記の位置に形成するには、層間絶縁膜１０Ｅの形成（図２７Ｋの工程）後、ビアホール１１Ｅの形成（図２７Ｌの工程）に先立って、図２７Ｏに示した手法と同様の手法により、水分不透過薄膜５２Ｅを成膜すればよい。【０１７０】
図３１のイメージセンサ７１Ｅでは、表面保護膜１７Ｅ上、すなわちイメージセンサ１Ｅの最表面に、水分不透過薄膜７２Ｅが積層されている。そして、水分不透過薄膜７２Ｅを上記の位置に形成するには、表面保護膜１７Ｅの形成後、開口１８Ｅの形成に先立って、図２７Ｏに示した手法と同様の手法により、水分不透過薄膜７２Ｅを成膜すればよい。
また、光吸収層７Ｅは、すべての下部電極６Ｅを一括して覆うように形成されている必要はなく、たとえば、各下部電極６Ｅを個別に覆うように複数形成されていてもよい。
＜第６発明に係る実施形態  図３２〜図４２＞
図３２は、本発明の第６発明の第１実施形態に係るイメージセンサの模式的な平面図である。図３３は、図３２に示す切断線II−IIにおけるイメージセンサの模式的な断面図である。なお、図３３では、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【０１７１】
光電変換装置の一例としてのイメージセンサ１Ｆは、その基体として、半導体基板（図示せず）を備えている。半導体基板には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成されている。
半導体基板上には、層間絶縁膜２Ｆ〜５Ｆが積層されている。層間絶縁膜２Ｆ〜５Ｆは、たとえば、酸化シリコン（ＳｉＯ2）からなる。【０１７２】
また、半導体基板上には、図３２に示すように、センサ形成領域４５Ｆおよびそれを取り囲む環状のパッド形成領域４６Ｆが設定されている。
センサ形成領域４５Ｆにおいて、最上層の層間絶縁膜２Ｆ上には、複数の下部電極６Ｆがマトリクス状に配列されている。下部電極６Ｆは、タングステン（Ｗ）からなる。下部電極６Ｆは、平面視正方形状に形成されている。下部電極６Ｆの平面視における１辺の長さは、１μｍ以上１０μｍ以下である。下部電極６Ｆの厚さは、０．２μｍ以上１μｍ以下である。また、図３３に示すように、互いに隣り合う下部電極６Ｆ間には、次に述べる光吸収層７Ｆの厚さＴLALの３倍以上に設定された等間隔ＳBE（≧ＴLAL×３）が空けられている。【０１７３】
層間絶縁膜２Ｆ上には、平面視四角形状の光吸収層７Ｆがすべての下部電極６Ｆを一括して覆うように形成されている。具体的には、光吸収層７Ｆは、層間絶縁膜２Ｆ上における下部電極６Ｆが形成されている四角形領域およびその領域の周囲の一定幅の四角環状領域上に一体に形成されている。光吸収層７Ｆは、ＣＩＧＳからなり、ｐ型の導電型を示す。光吸収層７Ｆの厚さＴLALは、１．０μｍ以上１．４μｍ以下である。光吸収層７Ｆにおいて、各下部電極６Ｆを中心とする一定面積の平面視矩形状の各領域は、１つの画素の読み取りに使用される。この領域の幅である画素ピッチＰPIXは、５μｍ以上１０μｍ以下である。【０１７４】
光吸収層７Ｆの上面は、その周縁部を除いて、高抵抗バッファ層８Ｆにより覆われている。高抵抗バッファ層８Ｆは、硫化カドミウム（ＣｄＳ）からなる。高抵抗バッファ層８Ｆの厚さは、たとえば、０．０５μｍである。
高抵抗バッファ層８Ｆ上には、透明導電膜９Ｆが高抵抗バッファ層８Ｆの上面全域を覆うように形成されている。透明導電膜９Ｆは、光透過性を有する酸化亜鉛（ＺｎＯ）からなり、ｎ型の不純物（たとえば、Ｐ（リン）またはＡｓ（ヒ素））の添加により導電性が付与されている。透明導電膜９Ｆの厚さは、たとえば、０．６μｍである。【０１７５】
透明導電膜９Ｆの側面４８Ｆは、その下端に近づくほど光吸収層７Ｆの側面４７Ｆに近づくように傾斜し、下方（内側）に向かって窪むように湾曲した断面形状に形成されている。側面４８Ｆの下端は、高抵抗バッファ層８Ｆの周縁に連続している。側面４８Ｆの上端は、光吸収層７Ｆの側面４７Ｆに対して水平方向距離ＥBUだけ内側に位置している。その水平方向距離ＥBUは、５μｍ以上１０μｍ以下である。【０１７６】
層間絶縁膜２Ｆにおける光吸収層７Ｆから露出した部分上、光吸収層７Ｆの周縁部上および透明導電膜９Ｆ上には、それらに跨るように、層間絶縁膜１０Ｆが形成されている。層間絶縁膜１０Ｆは、窒化シリコン（ＳｉＮ）からなる。層間絶縁膜１０Ｆの厚さは、たとえば、０．４μｍである。透明導電膜９Ｆの周縁部上において、層間絶縁膜１０Ｆには、複数のビアホール１１Ｆが貫通して形成されている。ビアホール１１Ｆは、たとえば、２列をなして、透明導電膜９Ｆの周縁に沿って間隔を空けて設けられている。【０１７７】
また、パッド形成領域４６Ｆにおいて、最上層の層間絶縁膜２Ｆとその下層の層間絶縁膜３Ｆとの間には、電極パッド１２Ｆが形成されている。
層間絶縁膜１０Ｆにおける電極パッド１２Ｆと対向する位置には、平面視略正方形状のパッド開口１４Ｆが形成されている。パッド開口１４Ｆは、層間絶縁膜１０Ｆを厚さ方向に貫通している。これにより、パッド開口１４Ｆ内において、層間絶縁膜２Ｆの表面が露出している。【０１７８】
電極パッド１２Ｆとそれに対向するパッド開口１４Ｆとの間において、層間絶縁膜２Ｆには、複数のビアホール２５Ｆが形成されている。複数のビアホール２５Ｆは、パッド開口１４Ｆ内においてマトリクス状に配置されている。各ビアホール２５Ｆは、平面視円形に形成されている。また、各ビアホール２５Ｆの内径は、たとえば、０．５μｍ以下である。ビアホール２５Ｆには、下部電極６Ｆと同一の材料（タングステン）からなるビア２６Ｆが隙間なく形成されている。これにより、ビア２６Ｆの下端３０Ｆは電極パッド１２Ｆに接続され、ビア２６Ｆの上面２７Ｆは、パッド開口１４Ｆ内に露出している。【０１７９】
また、層間絶縁膜１０Ｆとその下層の層間絶縁膜２Ｆとの間には、パッド開口１４Ｆを取り囲む犠牲層残部２８Ｆが形成されている。犠牲層残部２８Ｆは、パッド開口１４Ｆの側面全周にわたってパッド開口１４Ｆ内に露出している。また、犠牲層残部２８Ｆは、下部電極６Ｆと同一の材料（タングステン）からなる。
そして、層間絶縁膜１０Ｆ上には、上部配線１５Ｆが光吸収層７Ｆおよび透明導電膜９Ｆの周縁部の全周上を覆うように形成されている。上部配線１５Ｆは、アルミニウム（Ａｌ）からなる。上部配線１５Ｆには、パッド形成領域４６Ｆに向けて延びる延設部１６Ｆが一体的に形成されている。延設部１６Ｆの端部は、パッド開口１４Ｆ内に入り込み、パッド開口１４Ｆ内で全てのビア２６Ｆと接続されている。【０１８０】
また、層間絶縁膜１０Ｆ上には、Ｔｉ／ＴｉＮ（チタン（上層）と窒化チタン（下層）との積層構造）からなる導電バリア膜２９Ｆが、光吸収層７Ｆおよび透明導電膜９Ｆの周縁部の全周上を覆うように形成されている。導電バリア膜２９Ｆは、パッド開口１４Ｆ内においては、上部配線１５Ｆとビア２６Ｆの上面２７Ｆとの間に介在され、パッド開口１４Ｆ外においては、上部配線１５Ｆと層間絶縁膜１０Ｆと間に介在されている。【０１８１】
また、イメージセンサ１Ｆの最表面には、表面保護膜１７Ｆが形成されている。表面保護膜１７Ｆは、たとえば、窒化シリコンからなる。表面保護膜１７Ｆには、パッド開口１４Ｆと対向する位置に、上部配線１５Ｆの延設部１６Ｆにおけるパッド開口１４Ｆに入り込んだ部分を露出させるための開口１８Ｆが形成されている。
最上層の層間絶縁膜２Ｆとその下層の層間絶縁膜３Ｆとの間には、各下部電極６Ｆと対向する位置に、下部配線１９Ｆが形成されている。下部電極６Ｆとそれに対向する下部配線１９Ｆとの間において、層間絶縁膜２Ｆには、ビアホール２０Ｆがそれらの対向方向（層間絶縁膜２Ｆの厚さ方向）に貫通して形成されている。【０１８２】
ビアホール２０Ｆには、下部電極６Ｆと同一の材料からなるビア２１Ｆが下部電極６Ｆと一体的に隙間なく形成されている。これにより、各下部電極６Ｆは、ビア２１Ｆを介して、それに対向する下部配線１９Ｆと電気的に接続されている。ビアホール２０Ｆの内径は、たとえば、０．４μｍである。
層間絶縁膜３Ｆとその下層の層間絶縁膜４Ｆとの間には、各下部配線１９Ｆと対向する位置に、キャパシタ上部電極２２Ｆが形成されている。下部配線１９Ｆとそれに対向するキャパシタ上部電極２２Ｆとは、層間絶縁膜３Ｆを貫通するビア２３Ｆにより電気的に接続されている。ビア２３Ｆは、タングステンからなる。【０１８３】
層間絶縁膜４Ｆとその下層の層間絶縁膜５Ｆとの間には、すべてのキャパシタ上部電極２２Ｆに対して一括して対向するように、キャパシタ下部電極２４Ｆが形成されている。これにより、画素ごとに、キャパシタ上部電極２２Ｆとキャパシタ下部電極２４Ｆとの間に容量膜としての層間絶縁膜４Ｆを挟み込んだＭＩＭ（Metal-Insulator-Metal）構造の容量素子（ＭＩＭキャパシタ）が形成されている。そして、画素ごとに、下部電極６ＦとＭＩＭキャパシタのキャパシタ上部電極２２Ｆとが電気的に接続されている。【０１８４】
図３４Ａ〜図３４Ｎは、図３３に示すイメージセンサの製造工程を順に示す模式的な断面図である。図３５は、その製造工程で用いられるレジストパターンについて説明するための図である。なお、図３４Ａ〜図３４Ｎでは、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
イメージセンサ１Ｆの製造工程では、まず、図３４Ａに示すように、半導体基板（図示せず）上に、層間絶縁膜５Ｆ、キャパシタ下部電極２４Ｆ、層間絶縁膜４Ｆ、キャパシタ上部電極２２Ｆ、層間絶縁膜３Ｆ、ビア２３Ｆ、（電極パッド１２Ｆ、下部配線１９Ｆ）および層間絶縁膜２Ｆがこの順に形成される。そして、フォトリソグラフィおよびエッチングにより、各下部配線１９Ｆ上に、層間絶縁膜２Ｆを貫通するビアホール２０Ｆが形成されるとともに、電極パッド１２Ｆ上に、層間絶縁膜２Ｆを貫通するビアホール２５Ｆが形成される。【０１８５】
次に、図３４Ｂに示すように、ＣＶＤ法により、ビアホール２０Ｆ，２５Ｆ内および層間絶縁膜２Ｆ上に、下部電極６Ｆ、ビア２１Ｆ，２６Ｆおよび犠牲層３６Ｆ（後述）の材料であるタングステンが堆積され、タングステン堆積層３１Ｆが形成される。タングステン堆積層３１Ｆの厚さは、層間絶縁膜２Ｆ上で０．３〜０．４μｍ（３０００〜４０００Å）である。【０１８６】
その後、図３４Ｃに示すように、フォトリソグラフィにより、タングステン堆積層３１Ｆ上に、下部電極６Ｆおよび犠牲層３６Ｆ（後述）になる部分のみを選択的に覆うレジストパターン４１Ｆ（図３５参照、なお、図３５では犠牲層３６Ｆを覆う部分を省略）が形成される。
そして、図３４Ｄに示すように、レジストパターン４１Ｆをマスクとするドライエッチングにより、タングステン堆積層３１Ｆにおけるレジストパターン４１Ｆから露出する部分が除去される。ドライエッチングには、六フッ化硫黄（ＳＦ6）とアルゴン（Ａｒ）との混合ガスが用いられる。【０１８７】
ドライエッチング後、図３４Ｅに示すように、レジストパターン４１Ｆが除去される。これにより、下部電極６Ｆ、ビアホール２０Ｆに埋設されたビア２１Ｆ、犠牲層３６Ｆおよびビアホール２５Ｆに埋設されたビア２６Ｆが得られる。
その後、図３４Ｆに示すように、ＭＢＥ法により、層間絶縁膜２Ｆ、下部電極６Ｆおよび犠牲層３６Ｆ上に、ＣＩＧＳ膜３２Ｆが形成される。【０１８８】
つづいて、図３４Ｇに示すように、ＣＢＤ法により、ＣＩＧＳ膜３２Ｆ上に、硫化カドミウム膜３３Ｆが形成される。
さらにつづいて、図３４Ｈに示すように、スパッタ法により、硫化カドミウム膜３３Ｆ上に、酸化亜鉛膜３４Ｆが形成される。
そして、図３４Ｉに示すように、フォトリソグラフィにより、酸化亜鉛膜３４Ｆ上に、レジストパターン４２Ｆ（図３５参照）が形成される。レジストパターン４２Ｆは、ＣＩＧＳ膜３２Ｆにおける光吸収層７Ｆとなるべき部分と対向している。そして、レジストパターン４２Ｆをマスクとし、フッ酸（ＨＦ）によるウエットエッチングにより、酸化亜鉛膜３４Ｆおよび硫化カドミウム膜３３Ｆが選択的に除去される。ウエットエッチングは、酸化亜鉛膜３４Ｆにおけるレジストパターン４２Ｆと対向しない部分が除去された後も所定時間にわたって続けられる。これにより、酸化亜鉛膜３４Ｆは、レジストパターン４２Ｆの周縁部の下方からも除去される。その結果、酸化亜鉛膜３４Ｆおよび硫化カドミウム膜３３Ｆは、それぞれ透明導電膜９Ｆおよび高抵抗バッファ層８Ｆとなり、透明導電膜９Ｆの湾曲した側面４８Ｆが得られる。【０１８９】
つづいて、レジストパターン４２Ｆを残したまま、そのレジストパターン４２Ｆをマスクとするドライエッチングにより、図３４Ｊに示すように、ＣＩＧＳ膜３２Ｆが選択的に除去される。ＣＩＧＳ膜３２Ｆは、レジストパターン４２Ｆと対向する部分のみに残される。これにより、ＣＩＧＳ膜３２Ｆは、光吸収層７Ｆとなり、犠牲層３６Ｆが層間絶縁膜２Ｆ上に露出する。このとき、犠牲層３６Ｆは、ＣＩＧＳ膜３２Ｆのドライエッチングのエッチングガスにより若干エッチングされるので、その形成時よりも薄くなる。たとえば、３０００〜４０００Åから１０００〜２０００Åとなる。この後、レジストパターン４２Ｆは除去される。【０１９０】
その後、図３４Ｋに示すように、プラズマＣＶＤ法により、層間絶縁膜２Ｆにおける光吸収層７Ｆから露出した部分上、犠牲層３６Ｆ上、光吸収層７Ｆの周縁部上および透明導電膜９Ｆ上を覆うように、層間絶縁膜１０Ｆが形成される。
次いで、フォトリソグラフィにより、層間絶縁膜１０Ｆ上に、ビアホール１１Ｆおよびパッド開口１４Ｆを形成すべき部分を選択的に露出させる開口４３Ｆ（図３５参照）を有するレジストパターンが形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、図３４Ｌに示すように、層間絶縁膜１０Ｆを貫通するビアホール１１Ｆが形成される。また、層間絶縁膜１０Ｆおよび犠牲層３６Ｆを連続して貫通するパッド開口１４Ｆが形成される。これにより、犠牲層３６Ｆにおけるビア２６Ｆと対向する部分が全て除去され、パッド開口１４Ｆ内にはビア２６Ｆの上面２７Ｆが露出することとなる。一方、犠牲層３６Ｆにおけるパッド開口１４Ｆを取り囲む部分のみが残されることにより、犠牲層残部２８Ｆが形成される。【０１９１】
その後、図３４Ｍに示すように、スパッタ法により、層間絶縁膜１０Ｆ上に、Ｔｉ／ＴｉＮ膜３７Ｆが形成される。Ｔｉ／ＴｉＮ膜３７Ｆは、ビアホール１１Ｆおよびパッド開口１４Ｆ内にも形成される。ビアホール１１Ｆの底面および側面は、Ｔｉ／ＴｉＮ膜３７Ｆにより被覆される。次いで、スパッタ法により、Ｔｉ／ＴｉＮ膜３７Ｆ上に、アルミニウムからなるアルミニウム膜３５Ｆが形成される。アルミニウム膜３５Ｆは、ビアホール１１Ｆおよびパッド開口１４Ｆ内にも形成される。ビアホール１１Ｆは、アルミニウム膜３５Ｆにより埋め尽くされる。【０１９２】
次いで、フォトリソグラフィにより、アルミニウム膜３５Ｆ上に、上部配線１５Ｆとなるべき部分を覆うレジストパターン４４Ｆ（図３５参照）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、アルミニウム膜３５ＦおよびＴｉ／ＴｉＮ膜３７Ｆが選択的に連続して除去され、図３４Ｎに示すように、アルミニウム膜３５Ｆが上部配線１５Ｆに加工されるとともに、Ｔｉ／ＴｉＮ膜３７Ｆが導電バリア膜２９Ｆに加工される。この後、プラズマＣＶＤ法により、表面保護膜１７Ｆが形成され、フォトリソグラフィおよびエッチングにより、開口１８Ｆが形成されると、図３３に示すイメージセンサ１Ｆが得られる。【０１９３】
以上のように、この製造方法によれば、イメージセンサ１Ｆの製造途中において、下部配線１９Ｆに電気的に接続される下部電極６Ｆと、下部配線１９Ｆと同一層の電極パッド１２Ｆにビア２６Ｆを介して電気的に接続される犠牲層３６Ｆとが、層間絶縁膜２Ｆ上に同時に形成される（図３４Ａ〜図３４Ｅの工程）。
そのため、たとえば図３４Ｅの工程後、下部電極６Ｆの電位（基板電位）を基準とする正の電圧を、犠牲層３６Ｆに印加することにより、イメージセンサ１Ｆの製造途中においても、ビア２６Ｆを介して電極パッド１２Ｆに電圧を印加することができる。これにより、下部電極６Ｆの絶縁状態を測定することができる。【０１９４】
すなわち、下部電極６Ｆの絶縁状態を測定するために上部配線１５Ｆに電圧を印加しなくてもよいので、不良品を早期に取り除くために、イメージセンサ１Ｆの完成前（製造途中）に下部電極６Ｆの絶縁状態を測定することができる。
測定に利用可能な犠牲層３６Ｆは層間絶縁膜２Ｆ上に形成されているので、ＣＩＧＳ膜３２Ｆのドライエッチング時に、エッチングガスに晒され、表面にダメージを受ける場合がある。そのため、配線などを犠牲層３６Ｆに対して良好な密着性で接続することは困難である。したがって、この犠牲層３６Ｆに上部配線１５Ｆを接続することにより上部配線１５Ｆと電極パッド１２Ｆとが電気的に接続されても、犠牲層３６Ｆと上部配線１５Ｆとの密着性が高くないから、上部配線１５Ｆと電極パッド１２Ｆとの電気的な接続信頼性を良好に保持することは困難である。【０１９５】
これに対し、上記の製造方法では、犠牲層３６Ｆはパッド開口１４Ｆの形成時に除去され、（図３４Ｌの工程）、パッド開口１４Ｆ内には、下端３０Ｆが電極パッド１２Ｆに接続されたビア２６Ｆの上面２７Ｆが露出する。このビア２６Ｆは、ＣＩＧＳ膜３２Ｆのドライエッチング時（図３４Ｊの工程）、犠牲層３６Ｆに覆われているので、エッチングガスに晒されることがない。そのため、パッド開口１４Ｆ内に露出するビア２６Ｆの上面２７Ｆの状態は、ドライエッチング後の犠牲層３６Ｆの表面とは異なり、良好に維持されている。したがって、パッド開口１４Ｆ内において、上部配線１５Ｆをビア２６Ｆに対して良好な密着性で接続することができる。その結果、上部配線１５Ｆと電極パッド１２Ｆとの電気的な接続信頼性を良好に保持することができる。【０１９６】
また、タングステンは酸化し易いため、タングステンと上部配線１５Ｆとの接触面積が大きいと、上部配線１５Ｆへのワイヤボンディング時に生じる振動により、上部配線１５Ｆがタングステンから剥離するおそれがある。
しかし、上記イメージセンサ１Ｆでは、上部配線１５Ｆは、面積が比較的大きい電極などの導電部材ではなく、面積が比較的小さいビア２６Ｆに接続されている。そのため、タングステンと上部配線１５Ｆとの接触面積が小さい。したがって、ワイヤボンディング時に振動が生じても、上部配線１５Ｆの剥離を抑制することができる。さらに、パッド開口１４Ｆ内では、複数のビア２６Ｆがマトリクス状に配置されているため、上部配線１５Ｆに対してビア２６Ｆを満遍なく接触させることができる。そのため、上部配線１５Ｆとビア２６Ｆとの密着性を向上させることができる。【０１９７】
また、イメージセンサ１Ｆでは、ＣＩＧＳからなる光吸収層７Ｆが、層間絶縁膜２Ｆ上に互いに間隔を空けて配置された複数の下部電極６Ｆを一括して覆っている。すなわち、光吸収層７Ｆが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素間における感度のばらつきがない。
また、光吸収層７Ｆが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素開口率（ｐｎ接合面積／画素面積）を１００％にすることもできる。これにより、微弱な光でも多くのキャリアを発生させることができ、感度の飛躍的な向上を達成することができる。【０１９８】
さらに、光吸収層７Ｆを切り分けるための溝が形成されていないので、透明導電膜９Ｆの形成時に引け鬆が生じない。よって、透明導電膜９Ｆの経時劣化を防止することができ、信頼性の向上を図ることができる。
また、絶縁分離膜を形成する工程が不要であるので、従来の光電変換装置よりも製造工程が簡素であり、製造に要する時間およびコストを低減することができる。【０１９９】
また、イメージセンサ１Ｆの製造工程では、酸化亜鉛膜３４Ｆの透明導電膜９Ｆへの加工のためのウエットエッチングに用いられるレジストパターン４２Ｆは、ＣＩＧＳ膜３２Ｆの光吸収層７Ｆへの加工のためのドライエッチングにも用いられ、そのドライエッチングに専用のマスク（レジストパターン）は形成されない。したがって、イメージセンサ１Ｆの製造工程が簡素ですむ。【０２００】
また、図３４Ｆ〜図３４Ｈに示すように、ＣＩＧＳ膜３２Ｆ、硫化カドミウム膜３３Ｆおよび酸化亜鉛膜３４Ｆが連続して形成される。これにより、ＣＩＧＳ膜３２Ｆの形成から酸化亜鉛膜３４Ｆの形成完了までが短時間ですみ、ＣＩＧＳ膜３２Ｆ、硫化カドミウム膜３３Ｆおよび酸化亜鉛膜３４Ｆの各膜質の向上を図ることができる。
さらに、パッド開口１４Ｆおよびビアホール１１Ｆが同一の工程（図３４Ｌに示す工程）で形成されるので、これらが別々の工程で形成される場合と比較して、それらの形成に必要なマスクの数を削減することができ、イメージセンサ１Ｆの製造工程が簡素ですむ。【０２０１】
図３６は、本発明の第６発明の第２実施形態に係るイメージセンサの模式的な平面図である。図３７は、図３６に示す切断線II−IIにおけるイメージセンサの模式的な断面図である。図３６および図３７において、図３２および図３３に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。【０２０２】
第１実施形態では、層間絶縁膜１０Ｆとその下層の層間絶縁膜２Ｆとの間に、パッド開口１４Ｆを取り囲む犠牲層残部２８Ｆが形成されているが、この第２実施形態のイメージセンサ５１Ｆでは、犠牲層残部２８Ｆが形成されておらず、パッド開口１４Ｆの側面全域は層間絶縁膜１０Ｆにより形成されている。
その他の構成は、前述の第１実施形態の場合と同様である。【０２０３】
図３８Ａ〜図３８Ｏは、図３７に示すイメージセンサの製造工程を順に示す模式的な断面図である。
イメージセンサ５１Ｆの製造工程では、図３８Ａ〜図３８Ｊに示すように、図３４Ａ〜図３４Ｊと同様の工程が同じ順序で実行されることにより、センサ形成領域４５Ｆにおいて、層間絶縁膜２Ｆ上に、下部電極６Ｆ、透明導電膜９Ｆ、高抵抗バッファ層８Ｆおよび光吸収層７Ｆがこの順に形成される。一方、パッド形成領域４６Ｆにおいて、ビア２６Ｆおよび犠牲層３６Ｆが同時に形成され、光吸収層７Ｆの形成（ドライエッチング）により、犠牲層３６Ｆが層間絶縁膜２Ｆ上に露出する。【０２０４】
光吸収層７Ｆの形成後、レジストパターン４２Ｆを残したまま、そのレジストパターン４２Ｆをマスクとするドライエッチングにより、図３８Ｋに示すように、犠牲層３６Ｆの全てが除去される。ドライエッチングには、六フッ化硫黄（ＳＦ6）とアルゴン（Ａｒ）との混合ガスが用いられる。これにより、層間絶縁膜２Ｆの表面にはビア２６Ｆの上面２７Ｆが露出することとなる。【０２０５】
その後は、図３８Ｌ〜図３８Ｏに示すように、図３４Ｋ〜図３４Ｎと同様の工程が同じ順序で実行されることにより、層間絶縁膜１０Ｆ、ビアホール１１Ｆおよびパッド開口１４Ｆ、上部配線１５Ｆ、導電バリア膜２９Ｆがこの順に形成される。導電バリア膜２９Ｆの形成後、プラズマＣＶＤ法により、表面保護膜１７Ｆが形成され、フォトリソグラフィおよびエッチングにより、開口１８Ｆが形成されると、図３７に示すイメージセンサ５１Ｆが得られる。【０２０６】
なお、第２実施形態のイメージセンサ５１Ｆの作用効果の記載は、イメージセンサ５１Ｆの作用効果とイメージセンサ１Ｆ（第１実施形態）の作用効果とが同じであるため、省略する。
以上、本発明の第６発明の実施形態について説明したが、この実施形態は、以下のように変更されていてもよい。【０２０７】
たとえば、イメージセンサ１Ｆにおけるビア２６Ｆ（ビアホール２５Ｆ）の数や形状は、ビア２６Ｆを介して上部配線１５Ｆが電極パッド１２Ｆに電気的に接続される限り、適宜変更することができる。
ビアホール２５Ｆおよびビア２６Ｆの具体的な変形態様として、図３９Ａおよび図３９Ｂに示すビアホール６１Ｆおよびビア６２Ｆ、図４０Ａおよび図４０Ｂに示すビアホール７１Ｆおよびビア７２Ｆ、図４１Ａおよび図４１Ｂに示すビアホール８１Ｆおよびビア８２Ｆ、図４２Ａおよび図４２Ｂに示すビアホール９１Ｆおよびビア９２Ｆが挙げられる。【０２０８】
図３９Ａおよび図３９Ｂでは、電極パッド１２Ｆとそれに対向するパッド開口１４Ｆとの間において、層間絶縁膜２Ｆには、複数のビアホール６１Ｆが形成されている。複数のビアホール６１Ｆは、パッド開口１４Ｆの周縁に沿って平面視四角環状に互いに等しい間隔を空けて配置されている。各ビアホール６１Ｆは、平面視円形に形成されている。また、各ビアホール６１Ｆの内径は、たとえば、０．５μｍ以下である。ビアホール６１Ｆには、下部電極６Ｆと同一の材料（タングステン）からなるビア６２Ｆが隙間なく形成されている。これにより、ビア６２Ｆの下端６４Ｆは電極パッド１２Ｆに接続され、ビア６２Ｆの上面６３Ｆは、パッド開口１４Ｆ内に露出している。【０２０９】
図４０Ａおよび図４０Ｂでは、電極パッド１２Ｆとそれに対向するパッド開口１４Ｆとの間において、層間絶縁膜２Ｆには、ビアホール７１Ｆが形成されている。ビアホール７１Ｆは、平面視四角環状であり、その各辺がパッド開口１４Ｆの各縁に平行となるように１つだけ配置されている。ビアホール７１Ｆには、下部電極６Ｆと同一の材料（タングステン）からなるビア７２Ｆが隙間なく形成されている。これにより、ビア７２Ｆの下端７４Ｆは電極パッド１２Ｆに接続され、ビア７２Ｆの上面７３Ｆは、パッド開口１４Ｆ内に露出している。【０２１０】
図４１Ａおよび図４１Ｂでは、電極パッド１２Ｆとそれに対向するパッド開口１４Ｆとの間において、層間絶縁膜２Ｆには、複数のビアホール８１Ｆが形成されている。複数のビアホール８１Ｆは、パッド開口１４Ｆ内においてマトリクス状に配置されている。各ビアホール８１Ｆは、平面視正方形状に形成されている。また、各ビアホール８１Ｆの内径（一辺の長さ）は、たとえば、０．５μｍ以下である。ビアホール８１Ｆには、下部電極６Ｆと同一の材料（タングステン）からなるビア８２Ｆが隙間なく形成されている。これにより、ビア８２Ｆの下端８４Ｆは電極パッド１２Ｆに接続され、ビア８２Ｆの上面８３Ｆは、パッド開口１４Ｆ内に露出している。【０２１１】
図４２Ａおよび図４２Ｂでは、電極パッド１２Ｆとそれに対向するパッド開口１４Ｆとの間において、層間絶縁膜２Ｆには、複数のビアホール９１Ｆが形成されている。複数のビアホール９１Ｆは、パッド開口１４Ｆの一縁に平行に、互いに等しい間隔をあけて平面視直線状に形成されている。各ビアホール９１Ｆの幅は、たとえば、０．５μｍ以下である。ビアホール９１Ｆには、下部電極６Ｆと同一の材料（タングステン）からなるビア９２Ｆが隙間なく形成されている。これにより、ビア９２Ｆの下端９４Ｆは電極パッド１２Ｆに接続され、ビア９２Ｆの上面９３Ｆは、パッド開口１４Ｆ内に露出している。【０２１２】
また、光吸収層７Ｆは、すべての下部電極６Ｆを一括して覆うように形成されている必要はなく、たとえば、各下部電極６Ｆを個別に覆うように複数形成されていてもよい。
＜第７発明に係る実施形態  図４３〜図４４＞
図４３は、本発明の第７発明の一実施形態に係るイメージセンサの模式的な断面図である。なお、図４３では、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【０２１３】
光電変換装置の一例としてのイメージセンサ１Ｇは、半導体基板（図示せず）を備えている。半導体基板には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成されている。
半導体基板上には、層間絶縁膜２Ｇ〜５Ｇが積層されている。層間絶縁膜２Ｇ〜５Ｇは、たとえば、酸化シリコン（ＳｉＯ2）からなる。【０２１４】
また、半導体基板上には、図４３に示すように、センサ形成領域５０Ｇおよびパッド形成領域５１Ｇが設定されている。パッド形成領域５１Ｇは、センサ形成領域５０Ｇを取り囲む環状に形成されている。
センサ形成領域５０Ｇにおいて、最上層の層間絶縁膜２Ｇ上には、複数の下部電極６Ｇがマトリクス状に配列されている。下部電極６Ｇは、タングステン（Ｗ）からなる。下部電極６Ｇは、平面視正方形状に形成されている。下部電極６Ｇの厚さは、０．２μｍ以上０．５μｍ以下である。【０２１５】
層間絶縁膜２Ｇ上には、平面視四角形状の光吸収層７Ｇがすべての下部電極６Ｇを一括して覆うように形成されている。光吸収層７Ｇは、ＣＩＧＳからなり、ｐ型の導電型を示す。光吸収層７Ｇの厚さは、１．０μｍ以上１．４μｍ以下である。光吸収層７Ｇにおいて、各下部電極６Ｇを中心とする一定面積の平面視矩形状の各領域は、１つの画素の読み取りに使用される。【０２１６】
光吸収層７Ｇの上面は、その周縁部を除いて、高抵抗バッファ層８Ｇにより覆われている。高抵抗バッファ層８Ｇは、硫化カドミウム（ＣｄＳ）からなる。高抵抗バッファ層８Ｇの厚さは、たとえば、０．０５μｍである。
高抵抗バッファ層８Ｇ上には、透明導電膜９Ｇが高抵抗バッファ層８Ｇの上面全域を覆うように形成されている。透明導電膜９Ｇは、光透過性を有する酸化亜鉛（ＺｎＯ）からなり、ｎ型の不純物（たとえば、Ｐ（リン）またはＡｓ（ヒ素））の添加により導電性が付与されている。透明導電膜９Ｇの厚さは、たとえば、０．６μｍである。【０２１７】
透明導電膜９Ｇの側面９１Ｇは、その下端に近づくほど光吸収層７Ｇの側面７１Ｇに近づくように傾斜し、下方（内側）に向かって窪むように湾曲した断面形状に形成されている。側面９１Ｇの下端は、高抵抗バッファ層８Ｇの周縁に連続している。側面９１Ｇの上端は、光吸収層７Ｇの側面７１Ｇよりもわずかに内側に位置している。
層間絶縁膜２Ｇにおける光吸収層７Ｇから露出した部分上、光吸収層７Ｇの周縁部上および透明導電膜９Ｇ上には、それらに跨るように、層間絶縁膜１０Ｇが形成されている。層間絶縁膜１０Ｇは、窒化シリコン（ＳｉＮ）からなる。層間絶縁膜１０Ｇの厚さは、たとえば、０．４μｍである。透明導電膜９Ｇの周縁部上において、層間絶縁膜１０Ｇには、複数のビアホール１１Ｇが貫通して形成されている。ビアホール１１Ｇは、たとえば、２列をなして、透明導電膜９Ｇの周縁に沿って間隔を空けて設けられている。【０２１８】
センサ形成領域５０Ｇにおいて、最上層の層間絶縁膜２Ｇとその下層の層間絶縁膜３Ｇとの間には、各下部電極６Ｇと対向する位置に配線１２Ｇが形成されている。下部電極６Ｇとそれに対向する配線１２Ｇとは、層間絶縁膜２Ｇを貫通するビア１３Ｇにより電気的に接続されている。ビア１３Ｇは、タングステンからなり、下部電極６Ｇと一体的に形成されている。【０２１９】
層間絶縁膜３Ｇとその下層の層間絶縁膜４Ｇとの間には、各配線１２Ｇと対向する位置に、キャパシタ上部電極１４Ｇが形成されている。配線１２Ｇとそれに対向するキャパシタ上部電極１４Ｇとは層間絶縁膜３Ｇを貫通するビア１５Ｇにより電気的に接続されている。ビア１５Ｇは、タングステンからなる。
層間絶縁膜４Ｇとその下層の層間絶縁膜５Ｇとの間には、すべてのキャパシタ上部電極１４Ｇに対して一括して対向するように、キャパシタ下部電極１６Ｇが形成されている。これにより、画素ごとに、キャパシタ上部電極１４Ｇとキャパシタ下部電極１６Ｇとの間に容量膜としての層間絶縁膜４Ｇを挟み込んだＭＩＭ（Metal-Insulator-Metal）構造の容量素子（ＭＩＭキャパシタ）が形成されている。そして、画素ごとに、下部電極６ＧとＭＩＭキャパシタのキャパシタ上部電極１４Ｇとが電気的に接続されている。【０２２０】
パッド形成領域５１Ｇにおいて、最上層の層間絶縁膜２Ｇ上には、中継電極１７Ｇが形成されている。中継電極１７Ｇは、タングステンからなる。
また、層間絶縁膜２Ｇとその下層の層間絶縁膜３Ｇとの間には、中継電極１７Ｇと対向する位置に、配線１８Ｇが形成されている。中継電極１７Ｇとそれに対向する配線１８Ｇとは、層間絶縁膜２Ｇを貫通する複数のビア１９Ｇにより電気的に接続されている。ビア１９Ｇは、タングステンからなり、中継電極１７Ｇと一体的に形成されている。【０２２１】
層間絶縁膜１０Ｇにおける中継電極１７Ｇと対向する位置には、平面視略正方形状の接続開口２０Ｇが形成されている。接続開口２０Ｇは、層間絶縁膜１０Ｇを厚さ方向に貫通している。これにより、接続開口２０Ｇ内において、中継電極１７Ｇの表面が露出している。
そして、層間絶縁膜１０Ｇ上には、上部電極２１Ｇが設けられている。上部電極２１Ｇの一端部は、透明導電膜９Ｇの周縁部上に配置され、層間絶縁膜１０Ｇに形成されたビアホール１１Ｇ内に入り込み、ビアホール１１Ｇ内で透明導電膜９Ｇに接続されている。また、上部電極２１Ｇの他端部は、接続開口２０Ｇ内に入り込み、接続開口２０Ｇ内で中継電極１７Ｇに接続されている。上部電極２１Ｇの厚さは、たとえば、０．７μｍ以上１．０μｍ以下である。【０２２２】
また、イメージセンサ１Ｇの最表面には、表面保護膜２２Ｇが形成されている。表面保護膜２２Ｇは、たとえば、窒化シリコンからなる。表面保護膜２２Ｇの厚さは、たとえば、１．２μｍである。表面保護膜２２Ｇには、接続開口２０Ｇと対向する位置に、上部電極２１Ｇにおける接続開口２０Ｇ内に入り込んだ部分をボンディングパッド２６Ｇとして露出させるためのパッド開口２３Ｇが形成されている。【０２２３】
パッド開口２３Ｇは、その断面形状が全体としてワイングラス状をなすように形成されている。具体的には、パッド開口２３Ｇの上部分は、その側面の間隔が下側ほど小さくなるように、外側に膨出する円弧状に傾斜したテーパ部２４Ｇをなしている。また、パッド開口２３Ｇの下部分は、テーパ部２４Ｇの下端部と連続し、表面保護膜２２Ｇをその膜厚方向に貫通する貫通部２５Ｇをなしている。【０２２４】
図４４Ａ〜図４４Ｎは、図４４に示すイメージセンサの製造工程を順に示す模式的な断面図である。なお、図４４Ａ〜図４４Ｎでは、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
イメージセンサ１Ｇの製造工程では、まず、図４４Ａに示すように、半導体基板（図示せず）上に、層間絶縁膜５Ｇ、キャパシタ下部電極１６Ｇ、層間絶縁膜４Ｇ、キャパシタ上部電極１４Ｇ、層間絶縁膜３Ｇ、ビア１５Ｇ、配線１２Ｇ，１８および層間絶縁膜２Ｇがこの順に形成される。そして、フォトリソグラフィおよびエッチングにより、各配線１２Ｇ上に、層間絶縁膜２Ｇを貫通するビアホール３０Ｇが形成されるとともに、配線１８Ｇ上に、層間絶縁膜を貫通するビアホール３１Ｇが形成される。【０２２５】
次に、図４４Ｂに示すように、ＣＶＤ法により、ビアホール３０Ｇ，３１内および層間絶縁膜２Ｇ上に、下部電極６Ｇ、ビア１３Ｇ，１９Ｇおよび中継電極１７Ｇの材料であるタングステンが堆積され、タングステン堆積層３２Ｇが形成される。
その後、図４４Ｃに示すように、フォトリソグラフィにより、タングステン堆積層３２Ｇ上に、下部電極６Ｇおよび中継電極１７Ｇになる部分のみを選択的に覆うレジストパターン３３Ｇが形成される。【０２２６】
そして、図４４Ｄに示すように、レジストパターン３３Ｇをマスクとするドライエッチングにより、タングステン堆積層３２Ｇにおけるレジストパターン３３Ｇから露出する部分が除去される。ドライエッチングには、六フッ化硫黄（ＳＦ6）とアルゴン（Ａｒ）との混合ガスが用いられる。
ドライエッチング後、図４４Ｅに示すように、レジストパターン３３Ｇが除去される。これにより、下部電極６Ｇおよびビアホール３０Ｇに埋設されたビア１３Ｇ、中継電極１７Ｇおよびビアホール３１Ｇに埋設されたビア１９Ｇが得られる。【０２２７】
その後、図４４Ｆに示すように、ＭＢＥ法により、層間絶縁膜２Ｇ、下部電極６Ｇおよび中継電極１７Ｇ上に、ＣＩＧＳ膜３４Ｇが形成される。
つづいて、図４４Ｇに示すように、ＣＢＤ法により、ＣＩＧＳ膜３４Ｇ上に、硫化カドミウム膜３５Ｇが形成される。
さらにつづいて、図４４Ｈに示すように、スパッタ法により、硫化カドミウム膜３５Ｇ上に、酸化亜鉛膜３６Ｇが形成される。【０２２８】
そして、図４４Ｉに示すように、フォトリソグラフィにより、酸化亜鉛膜３６Ｇ上に、レジストパターン３７Ｇが形成される。レジストパターン３７Ｇは、ＣＩＧＳ膜３４Ｇにおける光吸収層７Ｇとなるべき部分と対向している。そして、レジストパターン３７Ｇをマスクとし、フッ酸（ＨＦ）によるウエットエッチングにより、酸化亜鉛膜３６Ｇおよび硫化カドミウム膜３５Ｇが選択的に除去される。ウエットエッチングは、酸化亜鉛膜３６Ｇにおけるレジストパターン３７Ｇと対向しない部分が除去された後も所定時間にわたって続けられる。これにより、酸化亜鉛膜３６Ｇは、レジストパターン３７Ｇの周縁部の下方からも除去される。その結果、酸化亜鉛膜３６Ｇおよび硫化カドミウム膜３５Ｇは、それぞれ透明導電膜９Ｇおよび高抵抗バッファ層８Ｇとなり、透明導電膜９Ｇの湾曲した側面９１Ｇが得られる。【０２２９】
つづいて、レジストパターン３７Ｇを残したまま、そのレジストパターン３７Ｇをマスクとするドライエッチングにより、図４４Ｊに示すように、ＣＩＧＳ膜３４Ｇが選択的に除去される。ＣＩＧＳ膜３４Ｇは、レジストパターン３７Ｇと対向する部分のみに残される。これにより、ＣＩＧＳ膜３４Ｇは、光吸収層７Ｇとなり、中継電極１７Ｇが層間絶縁膜２Ｇ上に露出する。この後、レジストパターン３７Ｇは除去される。【０２３０】
その後、図４４Ｋに示すように、プラズマＣＶＤ法により、層間絶縁膜２Ｇにおける光吸収層７Ｇから露出した部分上、光吸収層７Ｇの周縁部上および透明導電膜９Ｇ上を覆うように、層間絶縁膜１０Ｇが形成される。
次いで、フォトリソグラフィにより、層間絶縁膜１０Ｇ上に、ビアホール１１Ｇおよび接続開口２０Ｇを形成すべき部分を選択的に露出させる開口を有するレジストパターンが形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、図４４Ｌに示すように、層間絶縁膜１０Ｇを貫通するビアホール１１Ｇが形成される。また、層間絶縁膜１０Ｇを貫通する接続開口２０Ｇが形成される。【０２３１】
その後、図４４Ｍに示すように、スパッタ法により、層間絶縁膜１０Ｇ上に、アルミニウムからなるアルミニウム膜３８Ｇが形成される。アルミニウム膜３８Ｇは、ビアホール１１Ｇおよび接続開口２０Ｇ内にも形成される。ビアホール１１Ｇおよび接続開口２０Ｇは、アルミニウム膜３８Ｇにより埋め尽くされる。
次いで、フォトリソグラフィにより、アルミニウム膜３８Ｇ上に、上部電極２１Ｇとなるべき部分を覆うレジストパターンが形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、アルミニウム膜３８Ｇが選択的に除去され、図４４Ｎに示すように、アルミニウム膜３８Ｇが上部電極２１Ｇに加工される。【０２３２】
この後、図４４Ｏに示すように、プラズマＣＶＤ法により、２００℃以下の温度下で、上部電極２１Ｇおよび層間絶縁膜１０Ｇ上に表面保護膜２２Ｇが形成される。センサ形成領域５０Ｇには、光吸収層７Ｇ、高抵抗バッファ層８Ｇおよび透明導電膜９Ｇが形成され、パッド形成領域５１Ｇには、それらが形成されていないので、表面保護膜２２Ｇの表面には、センサ形成領域５０Ｇとパッド形成領域５１Ｇとの間で、光吸収層７Ｇ、高抵抗バッファ層８Ｇおよび透明導電膜９Ｇの厚さ（たとえば、１μｍ以上）にほぼ等しい段差Ｄが生じている。【０２３３】
そして、図４４Ｐに示すように、表面保護膜２２Ｇ上に、図４３に示すパッド開口２３Ｇが形成されるべき部分を露出させるレジスト開口４０Ｇを有するレジストパターン３９Ｇが形成される。レジストパターン３９Ｇは、表面保護膜２２Ｇ上にレジストがスピン塗布され、レジストのキュア後に、そのレジストが選択的に除去されることにより形成される。したがって、レジストパターン３９Ｇの表面は、平坦面となる。表面保護膜２２Ｇの表面には、センサ形成領域５０Ｇとパッド形成領域５１Ｇとの間で段差Ｄが生じているので、センサ形成領域５０Ｇにおけるレジストパターン３９Ｇの厚さは、その段差Ｄ分だけ、パッド形成領域５１Ｇにおけるレジストパターン３９Ｇの厚さよりも小さくなる。【０２３４】
このレジストパターン３９Ｇをマスクとする等方性エッチングにより、図４４Ｑに示すように、表面保護膜２２Ｇにおけるレジスト開口４０Ｇから露出する部分が等方的にエッチングされる。これにより、表面保護膜２２Ｇは、レジストパターン３９Ｇにおけるレジスト開口４０Ｇに臨む部分の下方が、断面円弧状となるように除去される。この円弧状部分は、その側面の間隔が下側ほど小さくなるように傾斜したテーパ部２４Ｇをなす。【０２３５】
なお、このようなテーパ部２４Ｇは、たとえば、東京応化工業株式会社製のエッチング装置（型番：ＴＣＥ−２８０２）を用い、
圧力：０．３〜１．５Ｔｏｒｒ
出力：１００〜５００Ｗ
Ｈｅ（ヘリウム）ガス流量：１０〜１００ｃｃｍ
ＳＦ6（六フッ化硫黄）ガス流量：１０〜１００ｃｃｍ
の条件下で形成することができる。【０２３６】
また、芝浦エレテック社製のケミカルドライエッチング装置（型番：ＣＤＥ−７−４）を用い、
圧力：３７６ｍＴｏｒｒ
出力：６００Ｗ
ＣＦ4ガス流量：３００ｃｃｍ
Ｏ2ガス流量：１００ｃｃｍ
Ｎ2ガス流量：５０ｃｃｍ
の条件下でも形成することができる。【０２３７】
つづいて、レジストパターン３９Ｇを残したまま、そのレジストパターン３９Ｇをマスクとする異方性エッチングにより、図４４Ｒに示すように、表面保護膜２２Ｇにおけるレジスト開口４０Ｇとその積層方向に対向する部分が選択的に除去されて、貫通部２５Ｇが形成される。これにより、テーパ部２４Ｇおよび貫通部２５Ｇからなるパッド開口２３Ｇが形成される。センサ形成領域５０Ｇにおけるレジストパターン３９Ｇの厚さよりも、表面保護膜２２Ｇにおける貫通部２５Ｇが形成されるべき部分（レジスト開口４０Ｇとその積層方向に対向する部分）の膜厚の方が小さいので、センサ形成領域５０Ｇにおけるレジストパターン３９Ｇの厚さが小さくても、そのレジストパターン３９Ｇから表面保護膜２２Ｇが露出することはない。【０２３８】
パッド開口２３Ｇの形成後、レジストパターン３９Ｇが除去されることにより、図４３に示すイメージセンサ１Ｇが得られる。
ここで、表面保護膜２２Ｇにパッド開口を形成する手法として、異方性エッチングもしくは等方性エッチングのいずれか一方のみが適用される場合の不具合について説明する。
センサ形成領域５０Ｇには、光吸収層７Ｇおよび透明導電膜９Ｇが形成され、パッド形成領域５１Ｇには、光吸収層７Ｇおよび透明導電膜９Ｇが形成されていない。そのため、表面保護膜２２Ｇの表面には、センサ形成領域５０Ｇとパッド形成領域５１Ｇとの間で、光吸収層７Ｇおよび透明導電膜９Ｇの厚さ（たとえば、１．０μｍ以上）にほぼ等しい段差が生じている。【０２３９】
そして、表面保護膜２２Ｇを異方性エッチングするときのレジストパターンは、表面保護膜２２Ｇ上にレジストがスピン塗布され、レジストのキュア後に、そのレジストが選択的に除去されることにより形成される。したがって、レジストパターンの表面は、平坦面となる。表面保護膜２２Ｇの表面には、センサ形成領域５０Ｇとパッド形成領域５１Ｇとの間で段差が生じているので、センサ形成領域５０Ｇにおけるレジストパターンの厚さは、その段差分だけ、パッド形成領域５１Ｇにおけるレジストパターンの厚さよりも小さくなる。【０２４０】
パッド開口は、パッド形成領域５１Ｇに形成されるので、レジストパターンは、パッド形成領域５１Ｇ上の相対的に厚さが大きい部分に、表面保護膜２２Ｇを露出させるための開口を有する。そのため、表面保護膜２２Ｇのエッチングの手法に異方性エッチングが採用される場合、レジストパターンの表面に入射する粒子は、レジストパターンの開口を通して表面保護膜２２Ｇの表面に入射する粒子よりも大きなエネルギーを有する。その結果、表面保護膜２２Ｇにおけるレジストパターンから露出する部分が除去されるまでの間（パッド開口が形成されるまでの間）に、レジストパターンが大きく膜減りし、センサ形成領域５０Ｇにおいて、表面保護膜２２Ｇが露出してダメージを生じるおそれがある。【０２４１】
また、透明導電膜９Ｇの材料である酸化亜鉛は、２００℃を超える温度下に曝されると劣化する。そのため、透明導電膜９Ｇの形成後は、２００℃を越える温度下での処理を行うことができない。したがって、表面保護膜２２Ｇは、２００℃以下でのプラズマＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により形成される。その結果、品質の安定した表面保護膜２２Ｇが形成されない。【０２４２】
センサ形成領域５０Ｇにおける表面保護膜２２Ｇのダメージの発生を回避するために、パッド開口を形成するための表面保護膜２２Ｇのエッチングの手法として、ウェットエッチングなどの等方性エッチングを採用することも考えられる。しかしながら、表面保護膜２２Ｇの膜質が安定していないので、ウェットエッチングでは、表面保護膜２２Ｇのエッチング量を精度よく制御することが困難である。【０２４３】
これに対し、この実施形態では、表面保護膜２２Ｇ上にレジストパターン３９Ｇが形成された後、等方性エッチングにより、表面保護膜２２Ｇにおけるレジスト開口４０Ｇから露出する部分がエッチングされる。これにより、表面保護膜２２Ｇに、その表面から掘り下がったテーパ部２４Ｇが形成される。その後、異方性エッチングにより、テーパ部２４Ｇの底面から表面保護膜２２Ｇを貫通する貫通部２５Ｇが形成され、表面保護膜２２Ｇに、上部電極２１Ｇを選択的に露出させるパッド開口２３Ｇが形成される。そのため、等方性エッチングによるエッチング量が少なく、等方性エッチングを行う時間が短くすむので、レジストパターン３９Ｇの膜減りを少なくすることができる。その結果、光吸収層７Ｇ、高抵抗バッファ層８Ｇおよび透明導電膜９Ｇの上方において、レジストパターン３９Ｇの膜減りにより表面保護膜２２Ｇが露出することを防止でき、表面保護膜２２Ｇにエッチングによるダメージを生じるのを防止することができる。よって、表面保護膜２２Ｇにエッチングによるダメージを生じることなく、表面保護膜２２Ｇに上部電極２１Ｇを選択的に露出させるパッド開口２３Ｇを形成することができる。【０２４４】
また、テーパ部２４Ｇを形成するための等方性エッチングでは、表面保護膜２２Ｇにおける貫通部２５Ｇが形成される部分を薄くし、異方性エッチングによるエッチング量を小さくすることができればよく、等方性エッチングを上部電極２１Ｇが露出するまで行う必要はないので、等方性エッチングによるエッチング量の精密な制御は不要である。よって、テーパ部２４Ｇを容易に形成することができ、ひいてはパッド開口２３Ｇを容易に形成することができる。【０２４５】
また、表面保護膜２２Ｇは、２００℃以下の低温下で形成される。そのため、酸化亜鉛（ＺｎＯ）からなる透明導電膜９Ｇが２００℃を超える温度に曝されることがないので、透明導電膜９Ｇの熱による劣化を防止することができる。
また、イメージセンサ１Ｇでは、ＣＩＧＳからなる光吸収層７Ｇが、層間絶縁膜２Ｂ上に互いに間隔を空けて配置された複数の下部電極６Ｇを一括して覆っている。すなわち、光吸収層７Ｇが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素間における感度のばらつきが、ドライエッチングによるダメージに影響されることがない。【０２４６】
また、光吸収層７Ｇが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素開口率（ｐｎ接合面積／画素面積）を１００％にすることもできる。これにより、微弱な光でも多くのキャリアを発生させることができ、感度の飛躍的な向上を達成することができる。
さらに、光吸収層７Ｇを切り分けるための溝が形成されていないので、透明導電膜７Ｂの形成時に引け鬆が生じない。よって、透明導電膜９Ｇの経時劣化を防止することができ、信頼性の向上を図ることができる。【０２４７】
また、絶縁分離膜を形成する工程が不要であるので、従来の光電変換装置よりも製造工程が簡素であり、製造に要する時間およびコストを低減することができる。
＜第８発明に係る実施形態  図４５〜図４８＞
図４５は、本発明の第８発明の一実施形態に係るイメージセンサの模式的な平面図である。図４６は、図４５に示す切断線II−IIにおけるイメージセンサの模式的な断面図である。なお、図４６では、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【０２４８】
光電変換装置の一例としてのイメージセンサ１Ｈは、その基体として、半導体基板（図示せず）を備えている。半導体基板には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成されている。
半導体基板上には、層間絶縁膜２Ｈ，３Ｈが積層されている。層間絶縁膜２Ｈ，３Ｈは、たとえば、酸化シリコン（ＳｉＯ2）からなる。【０２４９】
また、半導体基板上には、図４５に示すように、センサ形成領域５０Ｈおよびそれを取り囲む環状のパッド形成領域５１Ｈが設定されている。
センサ形成領域５０Ｈにおいて、最上層の層間絶縁膜２Ｈ上には、複数の下部電極４Ｈがマトリクス状に配列されている。下部電極４Ｈは、タングステン（Ｗ）からなる。下部電極４Ｈは、平面視正方形状に形成されている。下部電極４Ｈの平面視における１辺の長さは、たとえば、７．５μｍピッチの場合、２．０μｍ以上３．３μｍ以下である。下部電極４Ｈの厚さは、０．２μｍ以上０．４μｍ以下である。また、図４６に示すように、互いに隣り合う下部電極４Ｈ間には、次に述べる光吸収層５Ｈの厚さＴLALの３倍以上に設定された等間隔ＳBE（≧ＴLAL×３）が空けられている。【０２５０】
層間絶縁膜２Ｈ上には、平面視四角形状の光吸収層５Ｈがすべての下部電極４Ｈを一括して覆うように形成されている。具体的には、光吸収層５Ｈは、層間絶縁膜２Ｈ上における下部電極４Ｈが形成されている四角形領域およびその領域の周囲の一定幅の四角環状領域上に一体に形成されている。光吸収層５Ｈは、ＣＩＧＳからなり、ｐ型の導電型を示す。光吸収層５Ｈの厚さＴLALは、１．０μｍ以上１．４μｍ以下である。光吸収層５Ｈにおいて、各下部電極４Ｈを中心とする一定面積の平面視矩形状の各領域は、１つの画素の読み取りに使用される。この領域の幅である画素ピッチＰPIXは、５μｍ以上１０μｍ以下である。【０２５１】
光吸収層５Ｈの上面は、その周縁部を除いて、高抵抗バッファ層６Ｈにより覆われている。高抵抗バッファ層６Ｈは、硫化カドミウム（ＣｄＳ）からなる。高抵抗バッファ層６Ｈの厚さは、たとえば、０．０５μｍである。
高抵抗バッファ層６Ｈ上には、透明導電膜７Ｈが高抵抗バッファ層６Ｈの上面全域を覆うように形成されている。透明導電膜７Ｈは、光透過性を有する酸化亜鉛（ＺｎＯ）からなり、ｎ型の不純物（たとえば、Ａｌ2Ｏ3（アルミナ））の添加により導電性が付与されている。透明導電膜７Ｈの厚さは、たとえば、０．６μｍである。【０２５２】
透明導電膜７Ｈの側面５３Ｈは、その下端に近づくほど光吸収層５Ｈの側面５３Ｈに近づくように傾斜し、下方（内側）に向かって窪むように湾曲した断面形状に形成されている。側面５３Ｈの下端は、高抵抗バッファ層６Ｈの周縁に連続している。側面５３Ｈの上端は、光吸収層５Ｈの側面５３Ｈに対して水平方向距離ＥBUだけ内側に位置している。その水平方向距離ＥBUは、５μｍ以上１０μｍ以下である。【０２５３】
パッド形成領域５１Ｈにおいて、最上層の層間絶縁膜２Ｈ上には、中継電極８Ｈが形成されている。中継電極８Ｈは、下部電極４Ｈと同一の材料（タングステン）からなる。中継電極８Ｈは、平面視正方形状に形成されている。中継電極８Ｈの平面視における１辺の長さは、６０μｍ以上１２０μｍ以下である。中継電極８Ｈの厚さは、０．２μｍ以上０．４μｍ以下である。【０２５４】
また、パッド形成領域５１Ｈにおいて、最上層の層間絶縁膜２Ｈ上には、中継電極８Ｈの周縁部を覆うように保護膜９Ｈが形成されている。保護膜９Ｈは、下側の第１保護膜９１Ｈと、上側の第２保護膜９２Ｈとを備えている。
第１保護膜９１Ｈは、酸化シリコン（ＳｉＯ2）からなり、中継電極８Ｈの周縁部を被覆している。第１保護膜９１Ｈの側面９３Ｈは、その下端に近づくほど下方（内側）に向かって窪むように湾曲した断面形状に形成されている。また、第１保護膜９１Ｈの厚さは、２０００Å程度である。【０２５５】
第２保護膜９２Ｈは、窒化シリコン（ＳｉＮ）からなり、第１保護膜９１Ｈ上に形成されている。第２保護膜９２Ｈの側面９４Ｈは、層間絶縁膜２Ｈの表面に対して垂直な平面形状に形成され、その下端が第１保護膜９１Ｈの側面９３Ｈの上端に連続している。また、第２保護膜９２Ｈの厚さは、２０００Å程度（第１保護膜９１Ｈの厚さと同じ）である。【０２５６】
層間絶縁膜２Ｈにおける光吸収層５Ｈから露出した部分上、光吸収層５Ｈの周縁部上、透明導電膜７Ｈ上および保護膜９Ｈ上には、それらに跨るように、層間絶縁膜１０Ｈが形成されている。層間絶縁膜１０Ｈは、窒化シリコン（ＳｉＮ）からなる。層間絶縁膜１０Ｈの厚さは、たとえば、０．４μｍである。透明導電膜７Ｈの周縁部上において、層間絶縁膜１０Ｈには、複数のビアホール１１Ｈが貫通して形成されている。ビアホール１１Ｈは、たとえば、２列をなして、透明導電膜７Ｈの周縁に沿って間隔を空けて設けられている。【０２５７】
また、パッド形成領域５１Ｈにおいて、層間絶縁膜１０Ｈおよび保護膜９Ｈには、中継電極８Ｈの一部をパッド１３Ｈとして露出させるパッド開口１４Ｈがそれらを連続して貫通して形成されている。パッド開口１４Ｈの深さは、５０００Å以上６０００Å以下である。
そして、層間絶縁膜１０Ｈ上には、上部電極１５Ｈが光吸収層５Ｈおよび透明導電膜７Ｈの周縁部の全周上を覆うように形成されている。上部電極１５Ｈは、アルミニウム（Ａｌ）からなる。上部電極１５Ｈには、パッド形成領域５１Ｈに向けて延びる延設部１６Ｈが一体的に形成されている。延設部１６Ｈの端部は、パッド開口１４Ｈ内に入り込み、パッド開口１４Ｈ内でパッド１３Ｈ（中継電極８Ｈ）と接続されている。【０２５８】
また、イメージセンサ１Ｈの最表面には、表面保護膜１７Ｈが形成されている。表面保護膜１７Ｈは、たとえば、窒化シリコンからなる。表面保護膜１７Ｈには、パッド開口１４Ｈと対向する位置に、上部電極１５Ｈの延設部１６Ｈにおけるパッド開口１４Ｈに入り込んだ部分を露出させるための開口１８Ｈが形成されている。
また、パッド形成領域５１Ｈにおいて、層間絶縁膜２Ｈとその下層の層間絶縁膜３Ｈとの間には、中継電極８Ｈと対向する位置に、第１配線１９Ｈが形成されている。中継電極８Ｈとそれに対向する第１配線１９Ｈとの間において、層間絶縁膜２Ｈには、複数の第１ビアホール２０Ｈがその対向方向（層間絶縁膜２Ｈの厚さ方向）に貫通して形成されている。第１ビアホール２０Ｈの内径は、たとえば、０．４μｍである。【０２５９】
そして、各第１ビアホール２０Ｈには、中継電極８Ｈと同一の材料からなる第１ビア２１Ｈが中継電極８Ｈと一体的に隙間なく形成されている。
また、中継電極８Ｈおよび第１ビア２１Ｈと層間絶縁膜２Ｈとの間には、バリア膜２２Ｈが介在されている。バリア膜２２Ｈは、窒化チタン（ＴｉＮ）からなる。そして、中継電極８Ｈは、第１ビア２１Ｈおよびバリア膜２２Ｈを介して、それに対向する第１配線１９Ｈと電気的に接続されている。【０２６０】
また、センサ形成領域５０Ｈにおいて、最上層の層間絶縁膜２Ｈとその下層の層間絶縁膜３Ｈとの間には、各下部電極４Ｈと対向する位置に、第２配線２３Ｈが形成されている。下部電極４Ｈとそれに対向する第２配線２３Ｈとの間において、層間絶縁膜２Ｈには、第２ビアホール２４Ｈがその対向方向（層間絶縁膜２Ｈの厚さ方向）に貫通して形成されている。第２ビアホール２４Ｈには、下部電極４Ｈと同一の材料からなる第２ビア２５Ｈが下部電極４Ｈと一体的に隙間なく形成されている。これにより、各下部電極４Ｈは、第２ビア２５Ｈを介して、それに対向する第２配線２３Ｈと電気的に接続されている。第２ビアホール２４Ｈの内径は、たとえば、０．４μｍである。【０２６１】
また、下部電極４Ｈおよび第２ビア２５Ｈと層間絶縁膜２Ｈとの間には、バリア膜２６Ｈが介在されている。バリア膜２６Ｈは、窒化チタン（ＴｉＮ）からなる。そして、下部電極４Ｈは、第２ビア２５Ｈおよびバリア膜２６Ｈを介して、それに対向する第２配線２３Ｈと電気的に接続されている。
図４７Ａ〜図４７Ｓは、図４６に示すイメージセンサの製造工程を順に示す模式的な断面図である。図４８は、その製造工程で用いられるレジストパターンについて説明するための図である。なお、図４７Ａ〜図４７Ｓでは、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【０２６２】
イメージセンサ１Ｈの製造工程では、まず、図４７Ａに示すように、半導体基板（図示せず）上に、層間絶縁膜３Ｈ、第１配線１９Ｈおよび第２配線２３Ｈ、層間絶縁膜２Ｈがこの順に形成される。そして、フォトリソグラフィおよびエッチングにより、第１配線１９Ｈ上に、層間絶縁膜２Ｈを貫通する第１ビアホール２０Ｈ、第２配線２３Ｈ上に、層間絶縁膜２Ｈを貫通する第２ビアホール２４Ｈのそれぞれが同時に形成される。【０２６３】
次に、図４７Ｂに示すように、スパッタ法により、層間絶縁膜２Ｈ上に、バリア膜２７Ｈが形成される。バリア膜２７Ｈは、ＴＥＯＳ膜２９Ｈ（後述）に対してエッチング選択比を有する材料（たとえば、窒化チタン）からなる。バリア膜２７Ｈは、第１ビアホール２０Ｈおよび第２ビアホール２４Ｈ内にも形成される。その後、ＣＶＤ法により、第１ビアホール２０Ｈおよび第２ビアホール２４Ｈ内および層間絶縁膜２Ｈ上に、下部電極４Ｈ、中継電極８Ｈ、第１ビア２１Ｈおよび第２ビア２５Ｈの材料であるタングステンが堆積され、タングステン堆積層２８Ｈが形成される。タングステン堆積層２８Ｈの厚さは、層間絶縁膜２Ｈ上で０．２〜０．４μｍ（２０００〜４０００Å）である。【０２６４】
その後、図４７Ｃに示すように、フォトリソグラフィにより、タングステン堆積層２８Ｈ上に、下部電極４Ｈになる部分および中継電極８Ｈになる部分のみを選択的に覆うレジストパターン４１Ｈ（図４８参照、なお、図４８では中継電極８Ｈを覆う部分を省略）が形成される。
そして、図４７Ｄに示すように、レジストパターン４１Ｈをマスクとするドライエッチングにより、タングステン堆積層２８Ｈにおけるレジストパターン４１Ｈから露出する部分が除去される。ドライエッチングには、六フッ化硫黄（ＳＦ6）とアルゴン（Ａｒ）との混合ガスが用いられる。これにより、第２ビアホール２４Ｈに埋設された第２ビア２５Ｈおよび下部電極４Ｈ、第１ビアホール２０Ｈに埋設された第１ビア２１Ｈおよび中継電極８Ｈが同時に得られる。【０２６５】
ドライエッチング後、図４７Ｅに示すように、レジストパターン４１Ｈが除去される。その後、ＴＥＯＳを用いたＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、層間絶縁膜２Ｈ上に、ＴＥＯＳ膜２９Ｈが下部電極４Ｈおよび中継電極８Ｈを一括して覆うように形成される。続いて、プラズマＣＶＤ法により、ＴＥＯＳ膜２９Ｈ上に、ＳｉＮ膜３０Ｈが積層される。【０２６６】
次いで、図４７Ｆに示すように、レジストパターン４５Ｈが第２保護膜９２Ｈになる部分のみを選択的に覆うように形成される。そして、レジストパターン４５Ｈをマスクとするドライエッチングにより、ＳｉＮ膜３０Ｈにおけるレジストパターン４５Ｈから露出する部分が異方性エッチングされて除去される。ドライエッチングには、たとえば、ＳｉＮ膜３０ＨとＴＥＯＳ膜２９Ｈとの選択比（ＳｉＮ膜３０Ｈ／ＴＥＯＳ膜２９Ｈ）が、たとえば、１．５以上、好ましくは、２〜５となるガスが用いられ、具体的には、ＣＦ4＋Ｏ2（四フッ化炭素と酸素の混合ガス）、ＳＦ6（六フッ化硫黄）などのガスが用いられる。これにより、ＳｉＮ膜３０Ｈは、第２保護膜９２Ｈとなり、第２保護膜９２Ｈの平面形状の側面９４Ｈが得られる。【０２６７】
ドライエッチング後、図４７Ｇに示すように、レジストパターン４５Ｈが除去される。その後、第２保護膜９２Ｈをエッチングマスク（ハードマスク）とするウエットエッチングにより、ＴＥＯＳ膜２９Ｈにおける第２保護膜９２Ｈから露出する部分が等方性エッチングされて除去される。ウエットエッチングには、フッ酸（ＨＦ）が用いられる。この際、バリア膜２７Ｈが層間絶縁膜２Ｈ上に形成されているので、バリア膜２７Ｈがエッチングストッパ膜となり、エッチング液（フッ酸）と層間絶縁膜２Ｈとの接触が防止される。これにより、ＴＥＯＳ膜２９Ｈは、下部電極４Ｈを露出させ、中継電極８Ｈを覆う第１保護膜９１Ｈとなり、第１保護膜９１Ｈの湾曲した側面９３Ｈが得られる。【０２６８】
次いで、図４７Ｈに示すように、ドライエッチング（エッチバック）により、バリア膜２７Ｈにおける下部電極４Ｈおよび保護膜９Ｈから露出する部分が除去される。ドライエッチングには、塩素（Ｃｌ2）系ガスが用いられる。これにより、バリア膜２７Ｈは、下部電極４Ｈおよび第２ビア２５Ｈと層間絶縁膜２Ｈとの接触を防止するバリア膜２６Ｈ、中継電極８Ｈおよび第１ビア２１Ｈと層間絶縁膜２Ｈとの接触を防止するバリア膜２２Ｈとなる。【０２６９】
その後、図４７Ｉに示すように、ＭＢＥ法により、層間絶縁膜２Ｈおよび下部電極４Ｈ上に、ＣＩＧＳ膜３２Ｈが形成される。
続いて、図４７Ｊに示すように、ＣＢＤ法により、ＣＩＧＳ膜３２Ｈ上に、硫化カドミウム膜３３Ｈが形成される。
さらにつづいて、図４７Ｋに示すように、スパッタ法により、硫化カドミウム膜３３Ｈ上に、酸化亜鉛膜３４Ｈが形成される。【０２７０】
そして、図４７Ｌに示すように、フォトリソグラフィにより、酸化亜鉛膜３４Ｈ上に、レジストパターン４２Ｈ（図４８参照）が形成される。レジストパターン４２Ｈは、ＣＩＧＳ膜３２Ｈにおける光吸収層５Ｈとなるべき部分と対向している。そして、レジストパターン４２Ｈをマスクとし、フッ酸（ＨＦ）によるウエットエッチングにより、酸化亜鉛膜３４Ｈおよび硫化カドミウム膜３３Ｈが選択的に除去される。ウエットエッチングは、酸化亜鉛膜３４Ｈにおけるレジストパターン４２Ｈと対向しない部分が除去された後も所定時間にわたって続けられる。これにより、酸化亜鉛膜３４Ｈは、レジストパターン４２Ｈの周縁部の下方からも除去される。その結果、酸化亜鉛膜３４Ｈおよび硫化カドミウム膜３３Ｈは、それぞれ透明導電膜７Ｈおよび高抵抗バッファ層６Ｈとなり、透明導電膜７Ｈの湾曲した側面５３Ｈが得られる。【０２７１】
続いて、レジストパターン４２Ｈを残したまま、そのレジストパターン４２Ｈをマスクとするドライエッチングにより、図４７Ｍに示すように、ＣＩＧＳ膜３２Ｈが選択的に除去される。ＣＩＧＳ膜３２Ｈは、レジストパターン４２Ｈと対向する部分のみに残される。これにより、ＣＩＧＳ膜３２Ｈは、光吸収層５Ｈとなる。この後、レジストパターン４２Ｈは除去される。【０２７２】
その後、図４７Ｎに示すように、プラズマＣＶＤ法により、層間絶縁膜２Ｈにおける光吸収層５Ｈから露出した部分上、光吸収層５Ｈの周縁部上、透明導電膜７Ｈ上および保護膜９Ｈ上を覆うように、層間絶縁膜１０Ｈが形成される。
次いで、フォトリソグラフィにより、層間絶縁膜１０Ｈ上に、ビアホール１１Ｈおよびパッド開口１４Ｈを形成すべき部分を選択的に露出させる開口４３Ｈ（図４８参照）を有するレジストパターンが形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、図４７Ｏに示すように、層間絶縁膜１０Ｈを貫通するビアホール１１Ｈが形成される。また、層間絶縁膜１０Ｈおよび保護膜９Ｈを連続して貫通するパッド開口１４Ｈが形成される。【０２７３】
その後、図４７Ｐに示すように、スパッタ法により、層間絶縁膜１０Ｈ上に、アルミニウムからなるアルミニウム膜３５Ｈが形成される。アルミニウム膜３５Ｈは、ビアホール１１Ｈおよびパッド開口１４Ｈ内にも形成される。ビアホール１１Ｈは、アルミニウム膜３５Ｈにより埋め尽くされる。
次いで、フォトリソグラフィにより、アルミニウム膜３５Ｈ上に、上部電極１５Ｈとなるべき部分を覆うレジストパターン４４Ｈ（図４８参照）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、アルミニウム膜３５Ｈが選択的に除去され、図４７Ｑに示すように、アルミニウム膜３５Ｈが上部電極１５Ｈに加工される。この後、図４７Ｒに示すように、プラズマＣＶＤ法により、表面保護膜１７Ｈが形成され、図４７Ｓに示すように、フォトリソグラフィおよびエッチングにより、開口１８Ｈが形成されると、図４６に示すイメージセンサ１Ｈが得られる。【０２７４】
以上のように、イメージセンサ１Ｈでは、ＣＩＧＳからなる光吸収層５Ｈが、層間絶縁膜２Ｈ上に互いに間隔を空けて配置された複数の下部電極４Ｈを一括して覆っている。すなわち、光吸収層５Ｈが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素間における感度のばらつきが、ドライエッチングによるダメージに影響されることがない。【０２７５】
また、光吸収層５Ｈが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素開口率（ｐｎ接合面積／画素面積）を１００％にすることもできる。これにより、微弱な光でも多くのキャリアを発生させることができ、感度の飛躍的な向上を達成することができる。
さらに、光吸収層５Ｈを切り分けるための溝が形成されていないので、透明導電膜７Ｈの形成時に引け鬆が生じない。よって、透明導電膜７Ｈの経時劣化を防止することができ、信頼性の向上を図ることができる。【０２７６】
また、絶縁分離膜を形成する工程が不要であるので、従来の光電変換装置よりも製造工程が簡素であり、製造に要する時間およびコストを低減することができる。
また、上記の製造方法では、ＣＩＧＳ膜３２Ｈのドライエッチング（図４７Ｍ）に先立って、中継電極８Ｈを覆うようにＴＥＯＳ膜２９ＨおよびＳｉＮ膜３０Ｈが形成される（図４７Ｅ）。そして、ＴＥＯＳ膜２９ＨおよびＳｉＮ膜３０Ｈを保護膜９Ｈへ加工後、中継電極８Ｈが保護膜９Ｈにより覆われた状態で、ＣＩＧＳ膜３２Ｈがドライエッチングされることにより光吸収層５Ｈが形成される。そのため、ＣＩＧＳ膜３２Ｈのドライエッチング時に、中継電極８Ｈがエッチングガスに晒されることがない。その結果、層間絶縁膜２Ｈ上に、良好な表面状態を維持した中継電極８Ｈを残留させることができる。よって、ワイヤボンディングの強度を向上させることができる。【０２７７】
また、保護膜９Ｈが、第１保護膜９１Ｈと、第１保護膜９１Ｈに対してエッチング選択性を有する第２保護膜９２Ｈとを備えており、下側の第１保護膜９１Ｈの形成にあたっては、第２保護膜９２Ｈがハードマスクとして、ＴＥＯＳ膜２９Ｈがウエットエッチングされる（図４７Ｇ）。ウエットエッチング時、ＴＥＯＳ膜２９Ｈに対する密着性がレジストマスクよりも優れる第２保護膜９２Ｈ（ＳｉＮ）がハードマスクとして使用されるので、ＴＥＯＳ膜２９Ｈと第２保護膜９２Ｈとの密着性を向上させることができる。そのため、上記のように、マスクで保護される部分の面積に比べて非常に大きいＴＥＯＳ膜２９Ｈのウエットエッチング時においても、エッチング液によるマスク剥がれを抑制することができる。その結果、第２保護膜９２Ｈに保護されたＴＥＯＳ膜２９Ｈを理想的な形状に加工して、第１保護膜９１Ｈを形成することができる。【０２７８】
また、ＴＥＯＳ膜２９Ｈの除去をドライエッチングにより実行すると、エッチング中に下部電極４Ｈの表面がエッチングガスによりダメージを受ける場合がある。しかし、上記のようにウエットエッチングにより実行することにより、下部電極４Ｈが受けるダメージを低減することができる。そのため、下部電極４Ｈの表面状態を良好に維持することができる。その結果、イメージセンサ１Ｈの信頼性の低下を抑制することができる。【０２７９】
また、中継電極８Ｈを覆う保護膜９Ｈは、ＣＩＧＳ膜３２Ｈのドライエッチングのエッチングガスにより多少エッチングされて、その形成時よりも薄くなる。そのため、透明導電膜７Ｈを覆う層間絶縁膜１０Ｈの厚さと、中継電極８Ｈを覆う保護膜９Ｈおよび層間絶縁膜１０Ｈの合計厚さとの差は比較的小さい。よって、パッド開口１４Ｈの形成に必要なエッチング時間は、保護膜９Ｈをエッチングする必要のないビアホール１１Ｈの形成に必要なエッチング時間とほぼ同じですむ。その結果、ビアホール１１Ｈおよびパッド開口１４Ｈの形成時に、エッチングによる透明導電膜７Ｈのダメージを低減することができる。よって、イメージセンサ１Ｈの信頼性の低下を抑制することができる。【０２８０】
さらに、保護膜９Ｈが形成時よりも薄くなることにより、保護膜９Ｈおよび層間絶縁膜１０Ｈの合計厚さが小さくなるため、パッド開口１４Ｈの深さを小さくすることができる。そのため、パッド開口１４Ｈ内外の段差部分においても、上部電極１５Ｈを被膜性よく成膜することができる。
また、下部電極４Ｈ、中継電極８Ｈ、第１ビア２１Ｈおよび第２ビア２５Ｈの材料が全て同じであるため、下部電極４Ｈ、中継電極８Ｈ、第１ビア２１Ｈおよび第２ビア２５Ｈを同一の工程で形成することができる。よって、従来のイメージセンサの製造に必要とされる、ビアの材料の堆積層をＣＭＰ法により研磨する工程およびスパッタ法により下部電極の材料からなる膜を形成する工程を省略することができる。これによっても、製造に要する時間およびコストを低減することができる。また、下部電極４Ｈと第２ビア２５Ｈとの確実な接続および中継電極８Ｈと第１ビア２１Ｈとの確実な接続を達成することができ、下部電極４Ｈと第２ビア２５Ｈとの電気接続信頼性および中継電極８Ｈと第１ビア２１Ｈとの電気接続信頼性を向上させることができる。【０２８１】
さらに、図４７Ｂの工程で形成されるバリア膜２７ＨがＴＥＯＳ膜２９Ｈに対してエッチング選択比を有するので、図４７Ｆの工程において、ＴＥＯＳ膜２９Ｈをウエットエッチングするときのエッチングストッパ膜としてバリア膜２７Ｈを利用することができる。そのため、エッチングストッパ膜を形成する工程を削減することができる。その結果、製造に要する時間およびコストを低減することができる。【０２８２】
また、イメージセンサ１Ｈの製造工程では、酸化亜鉛膜３４Ｈの透明導電膜７Ｈへの加工のためのウエットエッチングに用いられるレジストパターン４２Ｈは、ＣＩＧＳ膜３２Ｈの光吸収層５Ｈへの加工のためのドライエッチングにも用いられ、そのドライエッチングに専用のマスク（レジストパターン）は形成されない。したがって、イメージセンサ１Ｈの製造工程が簡素ですむ。【０２８３】
また、図４７Ｉ〜図４７Ｋに示すように、ＣＩＧＳ膜３２Ｈ、硫化カドミウム膜３３Ｈおよび酸化亜鉛膜３４Ｈが連続して形成される。これにより、ＣＩＧＳ膜３２Ｈの形成から酸化亜鉛膜３４Ｈの形成完了までが短時間ですみ、ＣＩＧＳ膜３２Ｈ、硫化カドミウム膜３３Ｈおよび酸化亜鉛膜３４Ｈの各膜質の向上を図ることができる。
さらに、パッド開口１４Ｈおよびビアホール１１Ｈが同一の工程（図４７Ｏ）で形成されるので、これらが別々の工程で形成される場合と比較して、それらの形成に必要なマスクの数を削減することができ、イメージセンサ１Ｈの製造工程が簡素ですむ。【０２８４】
以上、本発明の第８発明の実施形態について説明したが、この実施形態は、以下のように変更されていてもよい。
たとえば、中継電極８Ｈは、互いに間隔を空けて複数（たとえば、３つ）設けられており、各中継電極８Ｈが第１配線１９Ｈに一括して電気的に接続されていてもよい。これにより、互いに隣接する中継電極８Ｈの間に上部電極１５Ｈを入り込ませることができる。そのため、中継電極８Ｈの上面だけではなく、中継電極８Ｈの側面も上部電極１５Ｈに接触させることができる。中継電極８Ｈと上部電極１５Ｈとの接触面積が増加するので、中継電極８Ｈに対する上部電極１５Ｈの密着性を向上させることができる。
＜第９発明に係る実施形態  図４９〜図５４＞
図４９は、本発明の第９発明の第１実施形態に係るイメージセンサの模式的な平面図である。図５０は、図４９に示す切断線II−IIにおけるイメージセンサの模式的な断面図である。なお、図５０では、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【０２８５】
光電変換装置の一例としてのイメージセンサ１Ｉは、その基体として、半導体基板（図示せず）を備えている。半導体基板には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成されている。
半導体基板上には、絶縁層としての層間絶縁膜２Ｉおよび第１層間絶縁膜としての層間絶縁膜３Ｉが積層されている。層間絶縁膜２Ｉ，３Ｉは、たとえば、酸化シリコン（ＳｉＯ2）からなる。【０２８６】
また、半導体基板上には、図４９に示すように、センサ形成領域６０Ｉおよびそれを取り囲む環状のパッド形成領域６１Ｉが設定されている。
センサ形成領域６０Ｉにおいて、最上層の層間絶縁膜２Ｉ上には、複数の下部電極４Ｉがマトリクス状に配列されている。下部電極４Ｉは、タングステン（Ｗ）からなる。下部電極４Ｉは、平面視正方形状に形成されている。下部電極４Ｉの平面視における１辺の長さは、たとえば、７．５μｍピッチの場合、２．０μｍ以上３．３μｍ以下である。下部電極４Ｉの厚さは、０．２μｍ以上０．４μｍ以下である。また、図５０に示すように、互いに隣り合う下部電極４Ｉ間には、次に述べる光吸収層５Ｉの厚さＴLALの３倍以上に設定された等間隔ＳBE（≧ＴLAL×３）が空けられている。【０２８７】
層間絶縁膜２Ｉ上には、平面視四角形状の光吸収層５Ｉがすべての下部電極４Ｉを一括して覆うように形成されている。具体的には、光吸収層５Ｉは、層間絶縁膜２Ｉ上における下部電極４Ｉが形成されている四角形領域およびその領域の周囲の一定幅の四角環状領域上に一体に形成されている。光吸収層５Ｉは、ＣＩＧＳからなり、ｐ型の導電型を示す。光吸収層５Ｉの厚さＴLALは、１．０μｍ以上１．４μｍ以下である。光吸収層５Ｉにおいて、各下部電極４Ｉを中心とする一定面積の平面視矩形状の各領域は、１つの画素の読み取りに使用される。この領域の幅である画素ピッチＰPIXは、５μｍ以上１０μｍ以下である。【０２８８】
光吸収層５Ｉの上面は、その周縁部を除いて、高抵抗バッファ層６Ｉにより覆われている。高抵抗バッファ層６Ｉは、硫化カドミウム（ＣｄＳ）からなる。高抵抗バッファ層６Ｉの厚さは、たとえば、０．０５μｍである。
高抵抗バッファ層６Ｉ上には、透明導電膜７Ｉが高抵抗バッファ層６Ｉの上面全域を覆うように形成されている。透明導電膜７Ｉは、光透過性を有する酸化亜鉛（ＺｎＯ）からなり、ｎ型の不純物（たとえば、Ａｌ2Ｏ3（アルミナ））の添加により導電性が付与されている。透明導電膜７Ｉの厚さは、たとえば、０．６μｍである。【０２８９】
透明導電膜７Ｉの側面６３Ｉは、その下端に近づくほど光吸収層５Ｉの側面６２Ｉに近づくように傾斜し、下方（内側）に向かって窪むように湾曲した断面形状に形成されている。側面６３Ｉの下端は、高抵抗バッファ層６Ｉの周縁に連続している。側面６３Ｉの上端は、光吸収層５Ｉの側面６２Ｉに対して水平方向距離ＥBUだけ内側に位置している。その水平方向距離ＥBUは、５μｍ以上１０μｍ以下である。【０２９０】
パッド形成領域６１Ｉにおいて、最上層の層間絶縁膜２Ｉとその下層の層間絶縁膜３Ｉとの間には、第１配線８Ｉが形成されている。第１配線８Ｉは、アルミニウム（Ａｌ）からなる。
最上層の層間絶縁膜２Ｉ上には、第１配線８Ｉと対向する位置に、下部電極４Ｉのオープン／ショートテストに使用されるテスト用電極９Ｉが形成されている。テスト用電極９Ｉは、たとえば、所定のテストパターン（ＴＥＧ：Test Element Group）を介して下部電極４Ｉと導通しており、下部電極４Ｉと同一の材料（タングステン）からなる。テスト用電極９Ｉの厚さは、０．２μｍ以上０．４μｍ以下である。また、テスト用電極９Ｉと層間絶縁膜２Ｉとの間には、バリア膜１０Ｉが介在されている。バリア膜１０Ｉは、窒化チタン（ＴｉＮ）からなる。【０２９１】
また、パッド形成領域６１Ｉにおいて、テスト用電極９Ｉ上には、保護膜１１Ｉが形成されている。保護膜１１Ｉは、下側の第１保護膜１２Ｉと、上側の第２保護膜１３Ｉとを備えている。
第１保護膜１２Ｉは、酸化シリコン（ＳｉＯ2）からなり、テスト用電極９Ｉの全表面を被覆している。第１保護膜１２Ｉの側面６４Ｉは、その下端に近づくほど下方（内側）に向かって窪むように湾曲した断面形状に形成されている。また、第１保護膜１２Ｉの厚さは、２０００Å程度である。【０２９２】
第２保護膜１３Ｉは、窒化シリコン（ＳｉＮ）からなり、第１保護膜１２Ｉ上に形成されている。第２保護膜１３Ｉの側面６５Ｉは、層間絶縁膜２Ｉの表面に対して垂直な平面形状に形成され、その下端が第１保護膜１２Ｉの側面６４Ｉの上端に連続している。また、第２保護膜１３Ｉの厚さは、２０００Å程度（第１保護膜１２Ｉの厚さと同じ）である。【０２９３】
層間絶縁膜２Ｉにおける光吸収層５Ｉから露出した部分上、光吸収層５Ｉの周縁部上、透明導電膜７Ｉ上および保護膜１１Ｉ上には、それらに跨るように、第２層間絶縁膜としての層間絶縁膜１４Ｉが形成されている。層間絶縁膜１４Ｉは、窒化シリコン（ＳｉＮ）からなる。層間絶縁膜１４Ｉの厚さは、たとえば、０．４μｍである。透明導電膜７Ｉの周縁部上において、層間絶縁膜１４Ｉには、複数のビアホール１５Ｉが貫通して形成されている。ビアホール１５Ｉは、たとえば、２列をなして、透明導電膜７Ｉの周縁に沿って間隔を空けて設けられている。【０２９４】
また、パッド形成領域６１Ｉにおいて、第１配線８Ｉに対向する位置には、第１配線８Ｉの一部をパッド１６Ｉとして露出させる平面視略正方形状のパッド開口１７Ｉが形成されている。パッド開口１７Ｉは、層間絶縁膜１４Ｉ、第２保護膜１３Ｉ、第１保護膜１２Ｉ、テスト用電極９Ｉおよび層間絶縁膜２Ｉを厚さ方向に連続して貫通している。これにより、パッド開口１７Ｉの側面には、層間絶縁膜２Ｉ、テスト用電極９Ｉ、第１保護膜１２Ｉおよび第２保護膜１３Ｉが露出している。パッド開口１７Ｉが形成されたテスト用電極９Ｉは、パッド開口１７Ｉを取り囲む平面視四角環状となる。パッド開口１７Ｉの深さは、たとえば、１００００Å以上２００００Å以下である。【０２９５】
そして、層間絶縁膜１４Ｉ上には、上部電極１８Ｉが光吸収層５Ｉおよび透明導電膜７Ｉの周縁部の全周上を覆うように形成されている。上部電極１８Ｉは、アルミニウム（Ａｌ）からなる。上部電極１８Ｉには、パッド形成領域６１Ｉに向けて延びる延設部１９Ｉが一体的に形成されている。延設部１９Ｉの端部は、パッド開口１７Ｉ内に入り込み、パッド開口１７Ｉ内でパッド１６Ｉと接続されている。【０２９６】
また、イメージセンサ１Ｉの最表面には、表面保護膜２０Ｉが形成されている。表面保護膜２０Ｉは、たとえば、窒化シリコンからなる。表面保護膜２０Ｉには、パッド開口１７Ｉと対向する位置に、上部電極１８Ｉの延設部１９Ｉにおけるパッド開口１７Ｉに入り込んだ部分を露出させるための開口２１Ｉが形成されている。
また、センサ形成領域６０Ｉにおいて、最上層の層間絶縁膜２Ｉとその下層の層間絶縁膜３Ｉとの間には、各下部電極４Ｉと対向する位置に、第２配線２２Ｉが形成されている。下部電極４Ｉとそれに対向する第２配線２２Ｉとの間において、層間絶縁膜２Ｉには、ビアホール２３Ｉがその対向方向（層間絶縁膜２Ｉの厚さ方向）に貫通して形成されている。ビアホール２３Ｉには、下部電極４Ｉと同一の材料からなるビア２４Ｉが下部電極４Ｉと一体的に隙間なく形成されている。これにより、各下部電極４Ｉは、ビア２４Ｉを介して、それに対向する第２配線２２Ｉと電気的に接続されている。ビアホール２３Ｉの内径は、たとえば、０．４μｍである。【０２９７】
また、下部電極４Ｉおよびビア２４Ｉと層間絶縁膜２Ｉとの間には、バリア膜２５Ｉが介在されている。バリア膜２５Ｉは、窒化チタン（ＴｉＮ）からなる。そして、下部電極４Ｉは、ビア２４Ｉおよびバリア膜２５Ｉを介して、それに対向する第２配線２２Ｉと電気的に接続されている。
図５１Ａ〜図５１Ｓは、図５０に示すイメージセンサの製造工程を順に示す模式的な断面図である。図５２は、その製造工程で用いられるレジストパターンについて説明するための図である。なお、図５１Ａ〜図５１Ｓでは、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【０２９８】
イメージセンサ１Ｉの製造工程では、まず、図５１Ａに示すように、半導体基板（図示せず）上に、層間絶縁膜３Ｉ、第１配線８Ｉおよび第２配線２２Ｉ、層間絶縁膜２Ｉがこの順に形成される。そして、フォトリソグラフィおよびエッチングにより、第２配線２２Ｉ上に、層間絶縁膜２Ｉを貫通するビアホール２３Ｉが形成される。
次に、図５１Ｂに示すように、スパッタ法により、層間絶縁膜２Ｉ上に、バリア膜２６Ｉが形成される。バリア膜２６Ｉは、ＴＥＯＳ膜２８Ｉ（後述）に対してエッチング選択比を有する材料（たとえば、窒化チタン）からなる。バリア膜２６Ｉは、ビアホール２３Ｉ内にも形成される。その後、ＣＶＤ法により、ビアホール２３Ｉ内および層間絶縁膜２Ｉ上に、下部電極４Ｉ、テスト用電極９Ｉおよびビア２４Ｉの材料であるタングステンが堆積され、タングステン堆積層２７Ｉが形成される。タングステン堆積層２７Ｉの厚さは、層間絶縁膜２Ｉ上で０．２〜０．４μｍ（２０００〜４０００Å）である。【０２９９】
その後、図５１Ｃに示すように、フォトリソグラフィにより、タングステン堆積層２７Ｉ上に、下部電極４Ｉになる部分およびテスト用電極９Ｉになる部分のみを選択的に覆うレジストパターン４１Ｉ（図５２参照、なお、図５２ではテスト用電極９Ｉを覆う部分を省略）が形成される。
そして、図５１Ｄに示すように、レジストパターン４１Ｉをマスクとするドライエッチングにより、タングステン堆積層２７Ｉにおけるレジストパターン４１Ｉから露出する部分が除去される。ドライエッチングには、六フッ化硫黄（ＳＦ6）とアルゴン（Ａｒ）との混合ガスが用いられる。これにより、ビアホール２３Ｉに埋設されたビア２４Ｉおよび下部電極４Ｉ、テスト用電極９Ｉが同時に得られる。【０３００】
ドライエッチング後、図５１Ｅに示すように、レジストパターン４１Ｉが除去される。その後、ＴＥＯＳを用いたＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、層間絶縁膜２Ｉ上に、ＴＥＯＳ膜２８Ｉが下部電極４Ｉおよびテスト用電極９Ｉを一括して覆うように形成される。続いて、プラズマＣＶＤ法により、ＴＥＯＳ膜２８Ｉ上に、ＳｉＮ膜２９Ｉが積層される。【０３０１】
次いで、図５１Ｆに示すように、レジストパターン４５Ｉが第２保護膜１３Ｉになる部分のみを選択的に覆うように形成される。そして、レジストパターン４５Ｉをマスクとするドライエッチングにより、ＳｉＮ膜２９Ｉにおけるレジストパターン４５Ｉから露出する部分が異方性エッチングされて除去される。ドライエッチングには、たとえば、ＳｉＮ膜２９ＩとＴＥＯＳ膜２８Ｉとの選択比（ＳｉＮ膜２９Ｉ／ＴＥＯＳ膜２８Ｉ）が、たとえば、２以上となるガス、具体的には、ＣＦ4＋Ｏ2（四フッ化炭素と酸素の混合ガス）などのガスが用いられる。これにより、ＳｉＮ膜２９Ｉは、第２保護膜１３Ｉとなり、第２保護膜１３Ｉの平面形状の側面６５Ｉが得られる。【０３０２】
ドライエッチング後、図５１Ｇに示すように、レジストパターン４５Ｉが除去される。その後、第２保護膜１３Ｉをエッチングマスク（ハードマスク）とするウエットエッチングにより、ＴＥＯＳ膜２８Ｉにおける第２保護膜１３Ｉから露出する部分が等方性エッチングされて除去される。ウエットエッチングには、フッ酸（ＨＦ）が用いられる。この際、バリア膜２６Ｉが層間絶縁膜２Ｉ上に形成されているので、バリア膜２６Ｉがエッチングストッパ膜となり、エッチング液（フッ酸）と層間絶縁膜２Ｉとの接触が防止される。これにより、ＴＥＯＳ膜２８Ｉは、下部電極４Ｉを露出させ、テスト用電極９Ｉを覆う第１保護膜１２Ｉとなり、第１保護膜１２Ｉの湾曲した側面６４Ｉが得られる。【０３０３】
次いで、図５１Ｈに示すように、ドライエッチング（エッチバック）により、バリア膜２６Ｉにおける下部電極４Ｉおよび保護膜１１Ｉから露出する部分が除去される。ドライエッチングには、塩素（Ｃｌ2）系ガスが用いられる。これにより、バリア膜２６Ｉは、下部電極４Ｉおよびビア２４Ｉと層間絶縁膜２Ｉとの接触を防止するバリア膜２５Ｉ、テスト用電極９Ｉと層間絶縁膜２Ｉとの接触を防止するバリア膜１０Ｉとなる。【０３０４】
その後、図５１Ｉに示すように、ＭＢＥ法により、層間絶縁膜２Ｉおよび下部電極４Ｉ上に、光吸収材料層としてのＣＩＧＳ膜３２Ｉが形成される。
続いて、図５１Ｊに示すように、ＣＢＤ法により、ＣＩＧＳ膜３２Ｉ上に、硫化カドミウム膜３３Ｉが形成される。
さらにつづいて、図５１Ｋに示すように、スパッタ法により、硫化カドミウム膜３３Ｉ上に、透明導電材料膜としての酸化亜鉛膜３４Ｉが形成される。【０３０５】
そして、図５１Ｌに示すように、フォトリソグラフィにより、酸化亜鉛膜３４Ｉ上に、レジストパターン４２Ｉ（図５２参照）が形成される。レジストパターン４２Ｉは、ＣＩＧＳ膜３２Ｉにおける光吸収層５Ｉとなるべき部分と対向している。そして、レジストパターン４２Ｉをマスクとし、フッ酸（ＨＦ）によるウエットエッチングにより、酸化亜鉛膜３４Ｉおよび硫化カドミウム膜３３Ｉが選択的に除去される。ウエットエッチングは、酸化亜鉛膜３４Ｉにおけるレジストパターン４２Ｉと対向しない部分が除去された後も所定時間にわたって続けられる。これにより、酸化亜鉛膜３４Ｉは、レジストパターン４２Ｉの周縁部の下方からも除去される。その結果、酸化亜鉛膜３４Ｉおよび硫化カドミウム膜３３Ｉは、それぞれ透明導電膜７Ｉおよび高抵抗バッファ層６Ｉとなり、透明導電膜７Ｉの湾曲した側面６３Ｉが得られる。【０３０６】
続いて、レジストパターン４２Ｉを残したまま、そのレジストパターン４２Ｉをマスクとするドライエッチングにより、図５１Ｍに示すように、ＣＩＧＳ膜３２Ｉが選択的に除去される。ＣＩＧＳ膜３２Ｉは、レジストパターン４２Ｉと対向する部分のみに残される。これにより、ＣＩＧＳ膜３２Ｉは、光吸収層５Ｉとなる。この後、レジストパターン４２Ｉは除去される。【０３０７】
その後、図５１Ｎに示すように、プラズマＣＶＤ法により、層間絶縁膜２Ｉにおける光吸収層５Ｉから露出した部分上、光吸収層５Ｉの周縁部上、透明導電膜７Ｉ上および保護膜１１Ｉ上を覆うように、層間絶縁膜１４Ｉが形成される。
次いで、フォトリソグラフィにより、層間絶縁膜１４Ｉ上に、ビアホール１５Ｉおよびパッド開口１７Ｉを形成すべき部分を選択的に露出させる開口４３Ｉ（図５２参照）を有するレジストパターンが形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、図５１Ｏに示すように、層間絶縁膜１４Ｉを貫通するビアホール１５Ｉが形成される。また、層間絶縁膜１４Ｉ、第２保護膜１３Ｉ、第１保護膜１２Ｉ、テスト用電極９Ｉおよび層間絶縁膜２Ｉを連続して貫通するパッド開口１７Ｉが形成される。【０３０８】
その後、図５１Ｐに示すように、スパッタ法により、層間絶縁膜１４Ｉ上に、アルミニウムからなるアルミニウム膜３５Ｉが形成される。アルミニウム膜３５Ｉは、ビアホール１５Ｉおよびパッド開口１７Ｉ内にも形成される。ビアホール１５Ｉは、アルミニウム膜３５Ｉにより埋め尽くされる。
次いで、フォトリソグラフィにより、アルミニウム膜３５Ｉ上に、上部電極１８Ｉとなるべき部分を覆うレジストパターン４４Ｉ（図５２参照）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、アルミニウム膜３５Ｉが選択的に除去され、図５１Ｑに示すように、アルミニウム膜３５Ｉが上部電極１８Ｉに加工される。この後、図５１Ｒに示すように、プラズマＣＶＤ法により、表面保護膜２０Ｉが形成され、図５１Ｓに示すように、フォトリソグラフィおよびエッチングにより、開口２１Ｉが形成されると、図５０に示すイメージセンサ１Ｉが得られる。【０３０９】
以上のように、この製造方法によれば、イメージセンサ１Ｉの製造途中において、下部電極４Ｉのオープン／ショートテストのためのテスト用電極９Ｉが、パッド開口１７Ｉ内に露出する（図５１Ｏの工程）。そのため、露出したテスト用電極９Ｉに印加することにより、テスト用電極９Ｉと下部電極４Ｉとの間のＴＥＧなどのテストパターンを介して、下部電極４Ｉに電圧を印加することができる。その結果、イメージセンサ１Ｉの製造途中においても、下部電極４Ｉの絶縁状態を測定することができる。【０３１０】
すなわち、下部電極４Ｉの絶縁状態を測定するために上部電極１８Ｉに電圧を印加しなくてもよいので、不良品を早期に取り除くために、イメージセンサ１Ｉの完成前（製造途中）に下部電極４Ｉの絶縁状態を測定することができる。
また、上部電極１８Ｉとパッド１６Ｉとの電気的な接続は、このテスト用電極９Ｉを介して形成されるのではなく、パッド開口１７Ｉに露出するパッド１６Ｉに対して上部電極１８Ｉが直接接触することにより形成されている(図５０)。そして、パッド１６Ｉとして使用される第１配線８Ｉは、ＣＩＧＳ膜３２Ｉのドライエッチング時（図５１Ｍの工程）、層間絶縁膜２Ｉ、テスト用電極９Ｉおよび保護膜１１Ｉ（第１保護膜１２Ｉおよび第２保護膜１３Ｉ）に覆われているので、エッチングガスに晒されることがない。そのため、パッド開口１７Ｉ内にパッド１６Ｉとして露出する第１配線８Ｉの上面の状態は、上記ドライエッチング後も良好に維持される。したがって、パッド開口１７Ｉ内において、上部電極１８Ｉをパッド１６Ｉに対して良好な密着性で接続することができる。その結果、上部電極１８Ｉとパッド１６Ｉとの電気的な接続信頼性を良好に保持することができる。【０３１１】
また、テスト用電極９Ｉを被覆する保護膜１１Ｉは、ドライエッチングにより光吸収層５Ｉを形成する工程（図５１Ｍの工程）に先立って実行される工程（図５１Ｅ〜図５１Ｇの工程）において形成される。そのため、図５１Ｍの工程では、テスト用電極９Ｉが保護膜１１Ｉにより覆われた状態で、ＣＩＧＳ膜３２Ｉがドライエッチングされる。したがって、ＣＩＧＳ膜３２Ｉのドライエッチング時に、テスト用電極９Ｉがエッチングガスに晒されることがない。その結果、エッチングガスによるテスト用電極９Ｉに対するダメージを低減でき、テスト用電極９Ｉの消失を防止することができる。よって、テスト用電極９Ｉを確実に形成することができる。【０３１２】
また、保護膜１１Ｉが、第１保護膜１２Ｉと、第１保護膜１２Ｉに対してエッチング選択性を有する第２保護膜１３Ｉとを備えており、下側の第１保護膜１２Ｉの形成にあたっては、第２保護膜１３Ｉがハードマスクとして、ＴＥＯＳ膜２８Ｉがウエットエッチングされる（図５１Ｇの工程）。ウエットエッチング時、ＴＥＯＳ膜２８Ｉに対する密着性がレジストマスクよりも優れる第２保護膜１３Ｉ（ＳｉＮ）がハードマスクとして使用されるので、ＴＥＯＳ膜２８Ｉとマスクとの密着性を向上させることができる。そのため、上記のように、マスクで保護される部分の面積に比べて非常に大きいＴＥＯＳ膜２８Ｉのウエットエッチング時においても、エッチング液によるマスク剥がれを抑制することができる。その結果、第２保護膜１３Ｉに保護されたＴＥＯＳ膜２８Ｉを理想的な形状に加工して、第１保護膜１２Ｉを形成することができる。【０３１３】
また、ＴＥＯＳ膜２８Ｉの除去をドライエッチングにより実行すると、エッチング中に下部電極４Ｉの表面がエッチングガスによりダメージを受ける場合がある。しかし、上記のようにウエットエッチングにより実行することにより、下部電極４Ｉが受けるダメージを低減することができる。そのため、下部電極４Ｉの表面状態を良好に維持することができる。その結果、イメージセンサ１Ｉの信頼性の低下を抑制することができる。【０３１４】
また、下部電極４Ｉ、テスト用電極９Ｉおよびビア２４Ｉの材料が全て同じであるため、下部電極４Ｉ、テスト用電極９Ｉおよびビア２４Ｉを同一の工程で形成することができる。よって、従来のイメージセンサの製造に必要とされる、ビアの材料の堆積層をＣＭＰ法により研磨する工程およびスパッタ法により下部電極の材料からなる膜を形成する工程を省略することができる。これによっても、製造に要する時間およびコストを低減することができる。また、下部電極４Ｉとビア２４Ｉとの確実な接続を達成することができ、下部電極４Ｉとビア２４Ｉとの電気接続信頼性を向上させることができる。【０３１５】
また、イメージセンサ１Ｉでは、ＣＩＧＳからなる光吸収層５Ｉが、層間絶縁膜２Ｉ上に互いに間隔を空けて配置された複数の下部電極４Ｉを一括して覆っている。すなわち、光吸収層５Ｉが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素間における感度のばらつきがない。
また、光吸収層５Ｉが画素ごとに切り分けられていないので、第１発明の実施形態と同様に、画素開口率（ｐｎ接合面積／画素面積）を１００％にすることもできる。これにより、微弱な光でも多くのキャリアを発生させることができ、感度の飛躍的な向上を達成することができる。【０３１６】
さらに、光吸収層５Ｉを切り分けるための溝が形成されていないので、透明導電膜７Ｉの形成時に引け鬆が生じない。よって、透明導電膜７Ｉの経時劣化を防止することができ、信頼性の向上を図ることができる。
また、絶縁分離膜を形成する工程が不要であるので、従来の光電変換装置よりも製造工程が簡素であり、製造に要する時間およびコストを低減することができる。【０３１７】
また、イメージセンサ１Ｉの製造工程では、酸化亜鉛膜３４Ｉの透明導電膜７Ｉへの加工のためのウエットエッチングに用いられるレジストパターン４２Ｉは、ＣＩＧＳ膜３２Ｉの光吸収層５Ｉへの加工のためのドライエッチングにも用いられ、そのドライエッチングに専用のマスク（レジストパターン）は形成されない。したがって、イメージセンサ１Ｉの製造工程が簡素ですむ。【０３１８】
図５３は、本発明の第９発明の第２実施形態に係るイメージセンサの模式的な断面図である。図５３において、図４９および図５０に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
第１実施形態では、下部電極４Ｉ、テスト用電極９Ｉおよびビア２４Ｉが同一の材料（タングステン）からなるが、この第２実施形態のイメージセンサ５１Ｉでは、下部電極４Ｉおよびテスト用電極９Ｉが同一の材料（モリブデン）からなり、各下部電極４Ｉと第２配線２２Ｉとを接続するビア３０Ｉは、下部電極４Ｉおよびテスト用電極９Ｉとは異なる材料（タングステン）からなる。【０３１９】
その他の構成は、前述の第１実施形態の場合と同様である。
図５４Ａ〜図５４Ｔは、図５３に示すイメージセンサの製造工程を順に示す模式的な断面図である。
イメージセンサ５１Ｉの製造工程では、図５４Ａおよび図５４Ｂに示すように、図５１Ａおよび図５１Ｂと同様の工程が同じ順序で実行されることにより、ビアホール２３Ｉ内および層間絶縁膜２Ｉ上に、ビア３０Ｉの材料であるタングステンが堆積され、タングステン堆積層２７Ｉが形成される。【０３２０】
その後、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、タングステン堆積層２７Ｉが研磨される。タングステン堆積層２７Ｉの研磨は、バリア膜２６Ｉの表面が露出するまで続けられる。これにより、図５４Ｃに示すように、ビアホール２３Ｉ内に埋設されたビア３０Ｉが得られる。
ビア３０Ｉの形成後、図５４Ｄに示すように、スパッタ法により、層間絶縁膜２Ｉ上に、下部電極４Ｉおよびテスト用電極９Ｉの材料であるモリブデンが堆積され、モリブデン堆積層３１Ｉが形成される。そして、フォトリソグラフィにより、モリブデン堆積層３１Ｉ上に、下部電極４Ｉになる部分およびテスト用電極９Ｉになる部分のみを選択的に覆うレジストパターン４１Ｉ（図５２参照、なお、図５２ではテスト用電極９Ｉを覆う部分を省略）が形成される。【０３２１】
その後は、図５４Ｅ〜図５４Ｔに示すように、図５１Ｄ〜図５１Ｓと同様の工程が同じ順序で実行されることにより、下部電極４Ｉおよびテスト用電極９Ｉ、保護膜１１Ｉ（第１保護膜１２Ｉおよび第２保護膜１３Ｉ）、光吸収層５Ｉ、高抵抗バッファ層６Ｉ、透明導電膜７Ｉ、層間絶縁膜１４Ｉ、パッド開口１７Ｉおよび上部電極１８Ｉなどがこの順に形成される。その後、表面保護膜２０Ｉが形成され、フォトリソグラフィおよびエッチングにより、開口２１Ｉが形成されると、図５３に示すイメージセンサ５１Ｉが得られる。【０３２２】
このイメージセンサ５１Ｉによれば、下部電極４Ｉおよびテスト用電極９Ｉがモリブデンにより形成されているので、タングステンを使用する場合に比べて、これらの材料コストを低減することができる。
一方、モリブデンは、上部電極１８Ｉの材料であるアルミニウムに対して密着性が高くなく、モリブデンからなるテスト用電極９Ｉに上部電極１８Ｉを接触させて、上部電極１８Ｉとパッド１６Ｉとの電気的な接続を形成する場合には、接続信頼性が低下するおそれがある。しかし、イメージセンサ５１Ｉでは、パッド開口１７Ｉに露出するアルミニウムからなるパッド１６Ｉに対して、アルミニウムからなる上部電極１８Ｉを直接接触させるので、上部電極１８Ｉとパッド１６Ｉとの電気的な接続信頼性が低下することがない。【０３２３】
第２実施形態のイメージセンサ５１Ｉのその他の作用効果は、イメージセンサ１Ｉ（第１実施形態）の作用効果と同じであるため、記載を省略する。
＜第１０発明に係る実施形態  図５５〜図５９＞
図５５は、本発明の第１０発明の第１実施形態に係るイメージセンサの模式的な平面図である。図５６は、図５５に示す切断線II−IIにおけるイメージセンサの模式的な断面図である。なお、図５６では、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【０３２４】
光電変換装置の一例としてのイメージセンサ１Ｊは、半導体基板２Ｊを備えている。半導体基板２Ｊは、たとえば、シリコン（Ｓｉ）または炭化シリコン（ＳｉＣ）からなる。半導体基板２Ｊには、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子（図示せず）が形成されている。
半導体基板２Ｊ上には、層間絶縁膜３Ｊ〜６Ｊが積層されている。層間絶縁膜３Ｊ〜６Ｊは、たとえば、酸化シリコン（ＳｉＯ2）からなる。【０３２５】
また、半導体基板２Ｊ上には、図５５に示すように、センサ形成領域６０Ｊおよびそれを取り囲む環状のパッド形成領域６１Ｊが設定されている。
センサ形成領域６０Ｊにおいて、最上層の層間絶縁膜３Ｊ上には、複数の下部電極７Ｊがマトリクス状に配列されている。下部電極７Ｊは、タングステン（Ｗ）からなる。下部電極７Ｊは、平面視正方形状に形成されている。互いに隣り合う下部電極７Ｊ間には、等間隔が空けられている。【０３２６】
層間絶縁膜３Ｊ上には、平面視四角形状の光吸収層８Ｊがすべての下部電極７Ｊを一括して覆うように形成されている。光吸収層８Ｊは、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）からなり、ｐ型の導電型を示す。光吸収層８Ｊにおいて、各下部電極７Ｊを中心とする一定面積の平面視矩形状の各領域は、１つの画素の読み取りに使用される。
光吸収層８Ｊの上面および側面は、高抵抗バッファ層９Ｊにより覆われている。高抵抗バッファ層９Ｊは、硫化カドミウム（ＣｄＳ）からなる。【０３２７】
高抵抗バッファ層９Ｊ上には、透明導電膜１０Ｊが高抵抗バッファ層９Ｊを覆うように形成されている。透明導電膜１０Ｊは、高抵抗バッファ層９Ｊの上面から側面へ回り込み、高抵抗バッファ層９Ｊの上面および側面の全域を被覆し、その周縁部が層間絶縁膜３Ｊの表面に接している。透明導電膜１０Ｊは、光透過性を有する酸化亜鉛（ＺｎＯ）からなり、不純物が添加されていない高抵抗のｉ型ＺｎＯと、ｎ型の不純物の添加により導電性が付与されたＺｎＯの積層構造（光吸収層８Ｊ側からｉＺｎＯ／ｎＺｎＯの積層構造）を有している。【０３２８】
最上層の層間絶縁膜３Ｊとその下層の層間絶縁膜４Ｊとの間には、各下部電極７Ｊと対向する位置に、配線１１Ｊが形成されている。下部電極７Ｊとそれに対向する配線１１Ｊとの間において、層間絶縁膜３Ｊには、ビアホール１２Ｊがそれらの対向方向（層間絶縁膜３Ｊの厚さ方向）に貫通して形成されている。ビアホール１２Ｊには、下部電極７Ｊと同一の材料からなるビア１３Ｊが下部電極７Ｊと一体的に隙間なく形成されている。これにより、各下部電極７Ｊは、ビア１３Ｊを介して、それに対向する配線１１Ｊと電気的に接続されている。【０３２９】
層間絶縁膜４Ｊとその下層の層間絶縁膜５Ｊとの間には、各配線１１Ｊと対向する位置に、キャパシタ上部電極１４Ｊが形成されている。配線１１Ｊとそれに対向するキャパシタ上部電極１４Ｊとは、層間絶縁膜４Ｊを貫通するビア１５Ｊにより電気的に接続されている。ビア１５Ｊは、タングステンからなる。
層間絶縁膜５Ｊとその下層の層間絶縁膜６Ｊとの間には、すべてのキャパシタ上部電極１４Ｊに対して一括して対向するように、キャパシタ下部電極１６Ｊが形成されている。これにより、画素ごとに、キャパシタ上部電極１４Ｊとキャパシタ下部電極１６Ｊとの間に容量膜としての層間絶縁膜５Ｊを挟み込んだＭＩＭ（Metal-Insulator-Metal）構造の容量素子（ＭＩＭキャパシタ）が形成されている。そして、画素ごとに、下部電極７ＪとＭＩＭキャパシタのキャパシタ上部電極１４Ｊとが電気的に接続されている。【０３３０】
パッド形成領域６１Ｊにおいて、最上層の層間絶縁膜３Ｊとその下層の層間絶縁膜４Ｊとの間には、複数のパッド配線１７Ｊが互いに間隔を空けて形成されている。複数のパッド配線１７Ｊには、図５５に示すように、１つの上部電極用パッド配線７０Ｊが含まれ、残りのパッド配線１７Ｊは、半導体基板２Ｊに形成された半導体素子と電気的に接続される半導体素子用パッド配線７１Ｊである。配線１１Ｊ，１４Ｊおよびパッド配線１７Ｊは、同一材料、たとえば、アルミニウム（Ａｌ）を含む金属材料からなる。【０３３１】
層間絶縁膜３Ｊには、各パッド配線１７Ｊの一部を露出させる開口１８Ｊが形成されている。そして、最上層の層間絶縁膜３Ｊ上には、上部電極１９Ｊが設けられている。上部電極１９Ｊは、その一端が透明導電膜１０Ｊの周縁部上に配置され、上部電極用パッド配線７０Ｊに向けて延び、他端が開口１８Ｊ内に入り込んで上部電極用パッド配線７０Ｊに接続されている。【０３３２】
また、層間絶縁膜３Ｊには、各半導体素子用パッド配線７１Ｊの一部を露出させる開口（図示せず）が形成されている。そして、半導体素子用パッド配線７１Ｊの各開口を介して露出する部分上には、図５５に示すように、パッド電極２０Ｊが形成されている。パッド電極２０Ｊは、その周縁部が最上層の層間絶縁膜３Ｊ上に乗り上げている。上部電極１９Ｊおよびパッド電極２０Ｊは、アルミニウムを含む金属材料からなる。【０３３３】
イメージセンサ１Ｊの最表面には、表面保護膜２１Ｊが形成されている。表面保護膜２１Ｊは、たとえば、窒化シリコン（ＳｉＮ）からなる。表面保護膜２１Ｊには、各パッド配線１７Ｊと対向する位置に、上部電極１９Ｊまたはパッド電極２０Ｊをボンディングパッド２２Ｊ，２３Ｊとして露出させるためのパッド開口２４Ｊ，２５Ｊが形成されている。ボンディングパッド２２Ｊ，２３Ｊには、リードなどとの電気接続のためのワイヤ（図示せず）がボンディングされる。【０３３４】
図５７Ａ〜図５７Ｌは、図５６に示すイメージセンサの製造工程を順に示す模式的な断面図である。なお、図５７Ａ〜図５７Ｎでは、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
イメージセンサ１Ｊの製造工程では、まず、図５７Ａに示すように、半導体基板２Ｊ上に、層間絶縁膜６Ｊ、キャパシタ下部電極１６Ｊ、層間絶縁膜５Ｊ、キャパシタ上部電極１４Ｊ、層間絶縁膜４Ｊおよびビア１５Ｊがこの順に形成される。そして、層間絶縁膜４Ｊ上に、配線１１Ｊおよびパッド配線１７Ｊが形成される。その後、層間絶縁膜３Ｊが形成され、フォトリソグラフィおよびエッチングにより、各配線１１Ｊ上に、層間絶縁膜３Ｊを貫通するビアホール１２Ｊが形成される。【０３３５】
次に、図５７Ｂに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、ビアホール１２Ｊ内および層間絶縁膜３Ｊ上に、下部電極７Ｊおよびビア１３Ｊの材料であるタングステンが堆積され、タングステン堆積層３１Ｊが形成される。
その後、図５７Ｃに示すように、フォトリソグラフィにより、タングステン堆積層３１Ｊ上に、下部電極７Ｊになる部分のみを選択的に覆うレジストパターン４１Ｊが形成される。【０３３６】
そして、図５７Ｄに示すように、レジストパターン４１Ｊをマスクとするドライエッチングにより、タングステン堆積層３１Ｊにおけるレジストパターン４１Ｊから露出する部分が除去される。ドライエッチングには、六フッ化硫黄（ＳＦ6）とアルゴン（Ａｒ）との混合ガスが用いられる。
ドライエッチング後、図５７Ｅに示すように、レジストパターン４１Ｊが除去される。これにより、下部電極７Ｊおよびビアホール１２Ｊに埋設されたビア１３Ｊが得られる。【０３３７】
その後、図５７Ｆに示すように、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）法により、層間絶縁膜３Ｊおよび下部電極７Ｊ上に、ＣＩＧＳ膜３２Ｊが形成される。
次いで、フォトリソグラフィにより、ＣＩＧＳ膜３２Ｊ上に、光吸収層８Ｊになる部分のみを選択的に覆うレジストパターン（図示せず）が形成される。そして、レジストパターンをマスクとするドライエッチングにより、図５７Ｇに示すように、すべての下部電極７Ｊを一括して覆う光吸収層８Ｊが得られる。この後、レジストパターンは除去される。【０３３８】
その後、図５７Ｈに示すように、ＣＢＤ（Chemical Bath Deposition）法により、光吸収層８Ｊの上面および側面に、高抵抗バッファ層９Ｊが形成される。
次いで、図５７Ｉに示すように、スパッタ法により、高抵抗バッファ層９Ｊの上面および側面およびその周囲の層間絶縁膜３Ｊ上に、酸化亜鉛膜３３Ｊが形成される。
その後、フォトリソグラフィにより、酸化亜鉛膜３３Ｊ上に、透明導電膜１０Ｊとなるべき部分を選択的に覆うレジストパターン（図示せず）が形成される。そして、レジストパターンをマスクとするドライエッチングにより、図５７Ｊに示すように、酸化亜鉛膜３３Ｊが透明導電膜１０Ｊに加工される。この後、レジストパターンは除去される。【０３３９】
その後、フォトリソグラフィにより、層間絶縁膜３Ｊ上に、開口１８Ｊを形成すべき部分を選択的に露出させるレジストパターン（図示せず）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、図５７Ｋに示すように、層間絶縁膜３Ｊを貫通する開口１８Ｊが形成される。
次いで、スパッタ法により、層間絶縁膜３Ｊおよび透明導電膜１０Ｊ上に、アルミニウムを含む金属材料からなる金属膜（図示せず）が形成される。金属膜は、開口１８Ｊ内にも形成される。その後、フォトリソグラフィにより、金属膜上に、上部電極１９Ｊおよびパッド電極２０Ｊとなるべき部分を覆うレジストパターン（図示せず）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、金属膜が選択的に除去され、図５７Ｌに示すように、金属膜が上部電極１９Ｊおよびパッド電極２０Ｊに加工される。【０３４０】
この後、プラズマＣＶＤ法により、表面保護膜２１Ｊが形成され、フォトリソグラフィおよびエッチングにより、パッド開口２４Ｊ，２５Ｊが形成されると、図５６に示すイメージセンサ１Ｊが得られる。
以上のように、イメージセンサ１Ｊでは、最上層の層間絶縁膜３Ｊ上に、複数の下部電極７Ｊが配置されている。下部電極７Ｊは、光吸収層８Ｊにより一括して覆われている。光吸収層８Ｊ上には、透明導電膜１０Ｊが形成されている。透明導電膜１０Ｊには、上部電極１９Ｊが接続されている。また、最上層の層間絶縁膜３Ｊとその下層の層間絶縁膜４Ｊとの間には、上部電極用パッド配線７０Ｊが形成されている。層間絶縁膜３Ｊには、光吸収層８Ｊが形成されている領域外であるパッド形成領域６１Ｊにおいて、上部電極用パッド配線７０Ｊの一部を露出させる開口１８Ｊが厚さ方向に貫通して形成されている。そして、上部電極１９Ｊは、開口１８Ｊ内に入り込み、開口１８Ｊ内で上部電極用パッド配線７０Ｊに接続されている。すなわち、層間絶縁膜３Ｊ上には、上部電極１９Ｊと上部電極用パッド配線７０Ｊとを中継するパッド電極が設けられておらず、上部電極１９Ｊは、層間絶縁膜３Ｊを貫通する開口１８Ｊ内で上部電極用パッド配線７０Ｊに直接に接続されている。【０３４１】
層間絶縁膜３Ｊ上に光吸収層８Ｊの材料からなるＣＩＧＳ膜３２Ｊを形成し、これをドライエッチングにより光吸収層８Ｊにパターニングした後、層間絶縁膜３Ｊに開口１８Ｊを形成すれば、ＣＩＧＳ膜３２Ｊのドライエッチング時には、上部電極用パッド配線７０Ｊが層間絶縁膜３Ｊに覆われている。これにより、ＣＩＧＳ膜３２Ｊのドライエッチング時に、上部電極用パッド配線７０Ｊの表面がエッチングガスに晒されることを防止でき、上部電極用パッド配線７０Ｊの表面がダメージを受けることを防止できる。その結果、上部電極用パッド配線７０Ｊの表面が良好な状態に維持されるので、上部電極１９Ｊと上部電極用パッド配線７０Ｊとの良好な電気接続を達成することができる。【０３４２】
また、透明導電膜１０Ｊは、複数の下部電極７Ｊを一括して覆うように形成されている。すなわち、透明導電膜１０Ｊは、画素ごとに切り分けられておらず、複数の画素に共通に設けられている。これにより、透明導電膜１０Ｊが画素ごとに設けられた構成と比較して、透明導電膜１０Ｊの数を減らすことができ、透明導電膜１０Ｊに対する給電のための構造を簡素化することができる。【０３４３】
また、光吸収層８Ｊは、複数の下部電極７Ｊを一括して覆うように形成されている。すなわち、光吸収層８Ｊは、複数の画素に共通に設けられている。そのため、それらの画素間における感度のばらつきが小さい。また、光吸収層８Ｊが画素ごとに切り分けられていないので、光吸収層８Ｊを切り分けるための溝が形成されておらず、また、光吸収層８Ｊを画素ごとに絶縁分離するための絶縁分離膜が設けられていない。そのため、画素開口率（ｐｎ接合面積／画素面積）は、１００％である。これにより、微弱な光でも多くのキャリアを発生させることができ、感度の飛躍的な向上を達成することができる。さらに、光吸収層８Ｊを切り分けるための溝が形成されていないので、透明導電膜１０Ｊに引け鬆が生じない。よって、透明導電膜１０Ｊの経時劣化を防止することができ、信頼性の向上を図ることができる。また、絶縁分離膜を形成する工程が不要であるので、従来のイメージセンサよりも製造工程が簡素であり、製造に要する時間およびコストを低減することができる。【０３４４】
なお、この第１０発明に係る実施形態では、光吸収層は、すべての下部電極を一括して覆うように形成されている必要はなく、たとえば、各下部電極を個別に覆うように複数形成されていてもよい。この形態を、以下の第２実施形態により説明する。
図５８は、本発明の第１０発明の第２実施形態に係るイメージセンサの模式的な断面図である。なお、図５８では、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。【０３４５】
図５８に示すイメージセンサ１０１Ｊは、半導体基板１０２Ｊを備えている。半導体基板１０２Ｊは、たとえば、シリコン（Ｓｉ）または炭化シリコン（ＳｉＣ）からなる。半導体基板１０２Ｊには、ＭＩＳＦＥＴなどの半導体素子（図示せず）が形成されている。
半導体基板１０２Ｊ上には、層間絶縁膜１０３Ｊ〜１０６Ｊが積層されている。層間絶縁膜１０３Ｊ〜１０６Ｊは、たとえば、酸化シリコン（ＳｉＯ2）からなる。【０３４６】
また、半導体基板１０２Ｊ上には、第１の実施形態と同様に、センサ形成領域１６０Ｊおよびそれを取り囲む環状のパッド形成領域１６１Ｊが設定されている。
センサ形成領域１６０Ｊにおいて、最上層の層間絶縁膜１０３Ｊ上には、複数の下部電極１０７Ｊがマトリクス状に配列されている。下部電極１０７Ｊは、モリブデン（Ｍｏ）からなる。下部電極１０７Ｊは、平面視正方形状に形成されている。互いに隣り合う下部電極１０７Ｊ間には、等間隔が空けられている。【０３４７】
また、層間絶縁膜１０３Ｊ上には、扁平な四角柱状の光吸収層１０８Ｊが各下部電極１０７Ｊを個別に覆うように形成されている。言い換えれば、層間絶縁膜１０３Ｊ上には、個々に分離した平面視および側面視で四角形状の光吸収層１０８Ｊがマトリクス状に配列され、各光吸収層１０８Ｊの底部の中央に、１つの下部電極１０７Ｊが設けられている。光吸収層１０８Ｊは、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）からなり、ｐ型の導電型を示す。１つの下部電極１０７Ｊおよびこれを覆う光吸収層１０８Ｊは、１つの画素の読み取りに使用される。【０３４８】
各光吸収層１０８Ｊ間は、絶縁分離膜１０９Ｊにより絶縁分離されている。絶縁分離膜１０９Ｊは、各光吸収層１０８Ｊの側面および層間絶縁膜１０３Ｊの各光吸収層１０８Ｊ間に臨む部分を被覆している。絶縁分離膜１０９Ｊは、酸化シリコンからなる。
各光吸収層１０８Ｊの上面は、その周縁部以外の部分が絶縁分離膜１０９Ｊから露出し、その露出した部分には、高抵抗バッファ層１１０Ｊが形成されている。高抵抗バッファ層１１０Ｊは、硫化カドミウム（ＣｄＳ）からなる。【０３４９】
そして、絶縁分離膜１０９Ｊおよび高抵抗バッファ層１１０Ｊ上には、透明導電膜１１１Ｊがそれらを一括して覆うように形成されている。透明導電膜１１１Ｊの周縁部は、最外周に並ぶ光吸収層１０８Ｊの側方において、層間絶縁膜１０３Ｊの表面に接している。透明導電膜１１１Ｊは、光透過性を有する酸化亜鉛（ＺｎＯ）からなり、不純物が添加されていない高抵抗のｉ型ＺｎＯと、ｎ型の不純物の添加により導電性が付与されたＺｎＯの積層構造（光吸収層８Ｊ側からｉＺｎＯ／ｎＺｎＯの積層構造）を有している。【０３５０】
最上層の層間絶縁膜１０３Ｊとその下層の層間絶縁膜１０４Ｊとの間には、各下部電極１０７Ｊと対向する位置に、配線１１２Ｊが形成されている。下部電極１０７Ｊとそれに対向する配線１１２Ｊとの間において、層間絶縁膜１０３Ｊには、ビアホール１１３Ｊがそれらの対向方向（層間絶縁膜１０３Ｊの厚さ方向）に貫通して形成されている。ビアホール１１３Ｊには、下部電極１０７Ｊと同一の材料からなるビア１１４Ｊが下部電極１０７Ｊと一体的に隙間なく形成されている。これにより、各下部電極１０７Ｊは、ビア１１４Ｊを介して、それに対向する配線１１２Ｊと電気的に接続されている。【０３５１】
層間絶縁膜１０４Ｊとその下層の層間絶縁膜１０５Ｊとの間には、各配線１１２Ｊと対向する位置に、キャパシタ上部電極１１５Ｊが形成されている。配線１１２Ｊとそれに対向するキャパシタ上部電極１１５Ｊとは、層間絶縁膜１０４Ｊを貫通するビア１１６Ｊにより電気的に接続されている。ビア１１４Ｊ，１１６Ｊは、タングステン（Ｗ）からなる。【０３５２】
層間絶縁膜１０５Ｊとその下層の層間絶縁膜１０６Ｊとの間には、すべてのキャパシタ上部電極１１５Ｊに対して一括して対向するように、キャパシタ下部電極１１７Ｊが形成されている。これにより、画素ごとに、キャパシタ上部電極１１５Ｊとキャパシタ下部電極１１７Ｊとの間に容量膜としての層間絶縁膜１０５Ｊを挟み込んだＭＩＭ構造の容量素子（ＭＩＭキャパシタ）が形成されている。そして、画素ごとに、下部電極１０７ＪとＭＩＭキャパシタのキャパシタ上部電極１１５Ｊとが電気的に接続されている。【０３５３】
パッド形成領域１６１Ｊにおいて、最上層の層間絶縁膜１０３Ｊとその下層の層間絶縁膜１０４Ｊとの間には、複数のパッド配線１１８Ｊが互いに間隔を空けて形成されている。複数のパッド配線１１８Ｊには、第１の実施形態と同様に、１つの上部電極用パッド配線１１８Ｊが含まれ、残りのパッド配線１１８Ｊは、半導体基板１０２Ｊに形成された半導体素子と電気的に接続される半導体素子用パッド配線である。配線１１２Ｊ，１１５Ｊおよびパッド配線１１８Ｊは、同一材料、たとえば、アルミニウムを含む金属材料からなる。【０３５４】
層間絶縁膜１０３Ｊには、各パッド配線１１８Ｊの一部を露出させる開口１１９Ｊが形成されている。そして、最上層の層間絶縁膜１０３Ｊ上には、上部電極１２０Ｊが設けられている。上部電極１２０Ｊは、その一端が透明導電膜１１１Ｊの周縁部上に配置され、上部電極用パッド配線１１８Ｊに向けて延び、他端が開口１１９Ｊ内に入り込んで上部電極用パッド配線１１８Ｊに接続されている。【０３５５】
また、図示しないが、層間絶縁膜３Ｊには、各半導体素子用パッド配線１１８Ｊの一部を露出させる開口が形成されている。そして、半導体素子用パッド配線１１８Ｊの各開口を介して露出する部分上には、パッド電極が形成されている。パッド電極は、その周縁部が最上層の層間絶縁膜１０３Ｊ上に乗り上げている。上部電極１２０Ｊおよびパッド電極は、アルミニウムを含む金属材料からなる。【０３５６】
イメージセンサ１Ｊの最表面には、表面保護膜２１Ｊが形成されている。表面保護膜２１Ｊは、たとえば、窒化シリコン（ＳｉＮ）からなる。表面保護膜２１Ｊには、各パッド配線１１８Ｊと対向する位置に、上部電極１２０Ｊまたはパッド電極をボンディングパッド１２２Ｊとして露出させるためのパッド開口１２３Ｊが形成されている。ボンディングパッド１２２Ｊには、リードなどとの電気接続のためのワイヤ（図示せず）がボンディングされる。【０３５７】
図５９Ａ〜図５９Ｌは、図５８に示すイメージセンサの製造工程を順に示す模式的な断面図である。なお、図５９Ａ〜図５９Ｌでは、金属材料からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
イメージセンサ１０１Ｊの製造工程では、まず、図５９Ａに示すように、半導体基板１０２Ｊ上に、層間絶縁膜１０６Ｊ、キャパシタ下部電極１１７Ｊ、層間絶縁膜１０５Ｊ、キャパシタ上部電極１１５Ｊ、層間絶縁膜１０４Ｊおよびビア１１６Ｊがこの順に形成される。そして、層間絶縁膜１０４Ｊ上に、配線１１２Ｊおよびパッド配線１１８Ｊが形成される。その後、層間絶縁膜１０３Ｊが形成され、フォトリソグラフィおよびエッチングにより、各配線１１２Ｊ上に、層間絶縁膜１０３Ｊを貫通するビアホール１１３Ｊが形成される。【０３５８】
次に、図５９Ｂに示すように、ＣＶＤ法により、ビアホール１１３Ｊ内および層間絶縁膜１０３Ｊ上に、ビア１１４Ｊの材料であるタングステンが堆積され、タングステン堆積層５１Ｊが形成される。
その後、ＣＭＰ法により、タングステン堆積層５１Ｊが研磨される。タングステン堆積層５１Ｊの研磨は、層間絶縁膜１０３Ｊの上面が露出するまで続けられる。これにより、図５９Ｃに示すように、ビアホール１１３Ｊ内に埋設されたビア１１４Ｊが得られる。【０３５９】
ビア１１４Ｊの形成後、図５９Ｄに示すように、スパッタ法により、層間絶縁膜１０３Ｊ上に、モリブデン膜５２Ｊが形成される。
次いで、フォトリソグラフィにより、モリブデン膜５２Ｊ上に、下部電極１０７Ｊになる部分のみを選択的に覆うレジストパターン（図示せず）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、モリブデン膜５２Ｊにおけるレジストパターンから露出する部分が除去され、図５９Ｅに示すように、下部電極１０７Ｊが形成される。下部電極１０７Ｊの形成後、レジストパターンは除去される。【０３６０】
その後、図５９Ｆに示すように、ＭＢＥ法により、層間絶縁膜１０３Ｊ上に、ＣＩＧＳ膜５３Ｊが形成される。下部電極１０７Ｊは、ＣＩＧＳ膜５３Ｊに覆われる。
次いで、フォトリソグラフィにより、ＣＩＧＳ膜５３Ｊ上に、光吸収層１０８Ｊになる部分のみを選択的に覆うレジストパターン（図示せず）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、ＣＩＧＳ膜５３Ｊにおけるレジストパターンから露出する部分が除去され、図５９Ｇに示すように、ＣＩＧＳ膜５３Ｊが光吸収層１０８Ｊに切り分けられる。この後、レジストパターンは除去される。【０３６１】
その後、図５９Ｈに示すように、ＴＥＯＳ（Tetraethoxysilane：テトラエトキシシラン）を用いたＣＶＤ法により、ＴＥＯＳ膜５４Ｊおよび層間絶縁膜１０３Ｊ上に、ＴＥＯＳ膜５４Ｊが形成される。
次いで、フォトリソグラフィにより、ＴＥＯＳ膜５４Ｊ上に、各光吸収層１０８Ｊに対向する部分に開口を有するレジストパターン（図示せず）が形成される。そして、そのレジストパターンをマスクとするウエットエッチングにより、ＴＥＯＳ膜５４Ｊが部分的に除去され、図５９Ｉに示すように、ＴＥＯＳ膜５４Ｊは、各光吸収層１０８Ｊの上面の周縁部以外の部分を露出させる絶縁分離膜１０９Ｊとなる。絶縁分離膜１０９Ｊの形成後、レジストパターンは除去される。【０３６２】
その後、図５９Ｊに示すように、ＣＢＤ法により、絶縁分離膜１０９Ｊから露出する各光吸収層１０８Ｊ上に、高抵抗バッファ層１１０Ｊが形成される。
次いで、スパッタ法により、層間絶縁膜１０３Ｊ上に、酸化亜鉛からなる酸化亜鉛膜が形成される。絶縁分離膜１０９Ｊおよび高抵抗バッファ層１１０Ｊは、酸化亜鉛膜により一括して覆われる。そして、フォトリソグラフィにより、酸化亜鉛膜上に、透明導電膜１１１Ｊとなる部分のみを選択的に覆うレジストパターン（図示せず）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、酸化亜鉛膜におけるレジストパターンから露出する部分が除去されて、図５９Ｋに示すように、酸化亜鉛膜が透明導電膜１１１Ｊに加工される。透明導電膜１１１Ｊの形成後、レジストパターンは除去される。【０３６３】
その後、フォトリソグラフィにより、層間絶縁膜１０３Ｊ上に、開口１１９Ｊを形成すべき部分を選択的に露出させるレジストパターン（図示せず）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、図５９Ｌに示すように、層間絶縁膜３Ｊを貫通する開口１１９Ｊが形成される。次いで、スパッタ法により、層間絶縁膜１０３Ｊおよび透明導電膜１１１Ｊ上に、アルミニウムを含む金属材料からなる金属膜（図示せず）が形成される。金属膜は、開口１１９Ｊ内にも形成される。その後、フォトリソグラフィにより、金属膜上に、上部電極１２０Ｊおよびパッド電極となるべき部分を覆うレジストパターン（図示せず）が形成される。そして、そのレジストパターンをマスクとするドライエッチングにより、金属膜が選択的に除去され、金属膜が上部電極１２０Ｊおよびパッド電極に加工される。【０３６４】
この後、プラズマＣＶＤ法により、表面保護膜１２１Ｊが形成され、フォトリソグラフィおよびエッチングにより、パッド開口１２３Ｊが形成されると、図５８に示すイメージセンサ１０１Ｊが得られる。
以上のように、イメージセンサ１０１Ｊでは、最上層の層間絶縁膜１０３Ｊ上に、複数の下部電極１０７Ｊが配置されている。下部電極１０７Ｊは、光吸収層１０８Ｊにより個別に覆われている。光吸収層１０８Ｊ上には、透明導電膜１１１Ｊが形成されている。透明導電膜１１１Ｊには、上部電極１２０Ｊが接続されている。また、最上層の層間絶縁膜１０３Ｊとその下層の層間絶縁膜１０４Ｊとの間には、上部電極用パッド配線１１８Ｊが形成されている。層間絶縁膜１０３Ｊには、光吸収層１０８Ｊが形成されている領域外であるパッド形成領域１６１Ｊにおいて、上部電極用パッド配線１１８Ｊの一部を露出させる開口１１９Ｊが厚さ方向に貫通して形成されている。そして、上部電極１２０Ｊは、開口１１９Ｊ内に入り込み、開口１１９Ｊ内で上部電極用パッド配線１１８Ｊに接続されている。すなわち、層間絶縁膜１０３Ｊ上には、上部電極１２０Ｊと上部電極用パッド配線１１８Ｊとを中継するパッド電極が設けられておらず、上部電極１２０Ｊは、層間絶縁膜１０３Ｊを貫通する開口１１９Ｊ内で上部電極用パッド配線１１８Ｊに直接に接続されている。【０３６５】
層間絶縁膜１０３Ｊ上に光吸収層１０８Ｊの材料からなるＣＩＧＳ膜５３Ｊを形成し、これをドライエッチングにより光吸収層１０８Ｊにパターニングした後、層間絶縁膜１０３Ｊに開口１１９Ｊを形成すれば、ＣＩＧＳ膜５３Ｊのドライエッチング時には、上部電極用パッド配線１１８Ｊが層間絶縁膜１０３Ｊに覆われている。これにより、ＣＩＧＳ膜５３Ｊのドライエッチング時に、上部電極用パッド配線１１８Ｊの表面がエッチングガスに晒されることを防止でき、上部電極用パッド配線１１８Ｊの表面がダメージを受けることを防止できる。その結果、上部電極用パッド配線１１８Ｊの表面が良好な状態に維持されるので、上部電極１２０Ｊと上部電極用パッド配線１１８Ｊとの良好な電気接続を達成することができる。【０３６６】
なお、下部電極１０７Ｊおよびビア１１４Ｊは、同一の材料、たとえば、タングステンにより一体的に形成されていてもよい。
以上、本発明の実施形態について詳細に説明してきたが、これらの実施形態は、以下のように変更されていてもよい。
たとえば、カルコパイライト系化合物半導体として、ＣＩＧＳを例示したが、ＣＩＧＳ以外に、Ｉ−III−ＶＩ2型として、ＣｕＡｌＳ2、ＣｕＡｌＳｅ2、ＣｕＡｌＴｅ2、ＣｕＧａＳ2、ＣｕＧａＳｅ2、ＣｕＧａＴｅ2、ＣｕＩｎＳ2、ＣｕＩｎＴｅ2、ＡｇＡｌＳ2、ＡｇＡｌＳｅ2、ＡｇＡｌＴｅ2、ＡｇＧａＳ2、ＡｇＧａＳｅ2、ＡｇＧａＴｅ2、ＡｇＩｎＳ2、ＡｇＩｎＳｅ2、ＡｇＩｎＴｅ2など、II−ＩＶ−Ｖ2型として、ＺｎＳｉＰ2、ＺｎＳｉＡｓ2、ＺｎＳｉＳｂ2、ＺｎＧｅＰ2、ＺｎＧｅＡｓ2、ＺｎＧｅＳｂ2、ＺｎＳｎＰ2、ＺｎＳｎＡｓ2、ＺｎＳｎＳｂ2、ＣｄＳｉＰ2、ＣｄＳｉＡｓ2、ＣｄＳｉＳｂ2，ＣｄＧｅＰ2、ＣｄＧｅＡｓ2、ＣｄＧｅＳｂ2、ＣｄＳｎＰ2、ＣｄＳｎＡｓ2、ＣｄＳｎＳｂ2などを例示することができる。【０３６７】
また、本発明は、イメージセンサに限らず、光電変換された電気信号を直流電源として利用する太陽電池内蔵の自己発電型ＩＣなど、他の種類の光電変換装置に適用することができる。太陽電池内蔵の自己発電型ＩＣに適用する場合には、下部電極は複数設けられている必要はなく、たとえば、層間絶縁膜上に１つのみ設けられていてもよい。
また、上記した実施形態は、本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。【０３６８】
本願による開示から把握されるべき他の特徴を例示すれば次のとおりである。
＜第２発明に係る実施形態から把握されるべき特徴＞
本発明の光電変換装置では、前記絶縁層の下方に形成された第１配線と、前記光吸収層が形成されている領域外において、前記絶縁層上に前記下部電極と同一の材料で形成され、前記第１配線に電気的に接続された中継電極と、前記絶縁層、前記光吸収層、前記透明導電膜および前記中継電極上に跨って形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記透明導電膜および前記中継電極に電気的に接続された上部電極とをさらに含むことが好ましい。【０３６９】
透明導電膜から上部電極によって取り出される電荷は、たとえば、絶縁層の下方の第１配線によって、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子に伝達される。そのため、上部電極は第１配線に電気的に接続されている必要があるが、上部電極を第１配線に直接接続する場合、以下の問題Ｘ１〜Ｘ３が生じる。【０３７０】
Ｘ１．光電変換装置をできるだけ少ない工程数で製造するために、透明導電膜に上部電極をコンタクトさせるためのビアホールと、第１配線に上部電極をコンタクトさせるためのパッド開口とを同一の工程で形成することが好ましい。しかし、ビアホールは、層間絶縁膜のみをエッチングすれば形成することができるのに対し、パッド開口を形成するためには、層間絶縁膜および絶縁層の両方をエッチングしなければならない。そのため、層間絶縁膜のエッチングによりビアホールが形成された後も、パッド開口のためにエッチングを継続しなければならず、透明導電膜におけるビアホールを介して露出する部分がエッチングによりダメージを受け、光電変換装置の信頼性を損なうおそれがある。【０３７１】
Ｘ２．一方、ビアホールおよびパッド開口が別々の工程で形成されると、光電変換装置の製造工程数が増加し、それらの形成に必要なマスクの数が増加する。その結果、製造に要する時間およびコストが増加してしまう。
Ｘ３．また、パッド開口の深さが層間絶縁膜および絶縁層を合わせた分の厚さとなるため、パッド開口内外に生じる段差部分で上部電極を被膜性よく成膜することが困難となる。【０３７２】
この光電変換装置では、上部電極は、第１配線に直接接続されるのではなく、光吸収層が形成されている領域外において、絶縁層上に下部電極と同一の材料で形成された中継電極に接続されている。これにより、上部電極は、中継電極を介して第１配線に電気的に接続されている。よって、上記問題Ｘ１〜Ｘ３を回避することができる。
層間絶縁膜には、中継電極の一部をパッドとして露出させるパッド開口と、透明導電膜の上面の周縁部を露出させるビアホールとが厚さ方向に貫通して形成されており、上部電極は、パッド開口およびビアホール内に入り込み、中継電極および透明導電膜のそれぞれに接続されていてもよい。【０３７３】
上記のような光電変換装置は、以下の工程Ｂ１〜Ｂ１１を含む製造方法により製造することができる。
Ｂ１．パッド形成領域において、層間絶縁膜上に第１配線を形成する工程
Ｂ２．第１配線を覆うように、層間絶縁膜上に絶縁層を形成する工程
Ｂ３．絶縁層上における第１配線と対向する位置に、第１配線に電気的に接続される中継電極と、絶縁層上における中継電極に対して離間した位置に下部電極とを、同一の材料を用いて形成する工程
Ｂ４．中継電極を覆うように、絶縁層上に保護膜を形成する工程
Ｂ５．複数の下部電極および保護膜を一括して覆うように、絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程
Ｂ６．光吸収材料層上に透明導電材料膜を形成する工程
Ｂ７．透明導電材料膜上に、パッド形成領域とは異なるセンサ形成領域の所定部分を覆うように、マスクを形成する工程
Ｂ８．マスクを用いたウエットエッチングにより、透明導電材料膜を選択的に除去し、前記透明導電材料膜を透明導電膜に加工する工程
Ｂ９．マスクを用いたドライエッチングにより、光吸収材料層を選択的に除去し、光吸収材料層を光吸収層に加工する工程
Ｂ１０．光吸収層の形成後、マスクを除去し、絶縁層、光吸収層、透明導電膜および保護膜上に跨るように層間絶縁膜を形成する工程
Ｂ１１．層間絶縁膜上に、透明導電膜および中継電極に電気的に接続される上部電極を形成する工程
また、上部電極がビアホール内で透明導電膜に接続され、パッド開口内で中継電極に接続される場合、光電変換装置の製造方法は、以下の工程Ｂ１２をさらに含むことが好ましい。【０３７４】
Ｂ１２．光吸収層が形成されている領域外において、層間絶縁膜および絶縁層を連続して選択的に除去し、中継電極の一部をパッドとして露出させるパッド開口を形成するとともに、層間絶縁膜を選択的に除去し、透明導電膜の上面の周縁部上において、ビアホールを貫通形成する工程
上記のような製造方法において、たとえば、保護膜を形成する工程（工程Ｂ４）が実行されないと、以下の問題Ｘ４が生じる。【０３７５】
Ｘ４．光吸収材料層のドライエッチング時に中継電極がエッチングガスに晒されるので、ドライエッチングにより中継電極がエッチングされて消失するおそれがある。消失せずに絶縁層上に残留しても、ドライエッチングにより表面が荒れ、上部電極との密着性が低下する。その結果、ワイヤボンディング不良を生じるおそれがある。
これに対し、この光電変換装置の製造方法では、光吸収材料層のドライエッチングに先立つ工程Ｂ４において、中継電極を覆うように保護膜が形成される。そして、中継電極が保護膜により覆われた状態で、光吸収材料層がドライエッチングされることにより光吸収層が形成される。そのため、光吸収材料層のドライエッチング時に、中継電極がエッチングガスに晒されることがない。その結果、絶縁層上に、良好な表面状態を維持した中継電極を残留させることができる。よって、ワイヤボンディングの強度を向上させることができる。【０３７６】
また、中継電極を覆う保護膜は、光吸収材料層のドライエッチングのエッチングガスにより、その形成時よりも薄くなるので、透明導電膜を覆う層間絶縁膜の厚さと、中継電極を覆う保護膜および層間絶縁膜の合計厚さとの差は比較的小さい。よって、パッド開口の形成に必要なエッチング時間は、保護膜をエッチングする必要のないビアホールの形成に必要なエッチング時間とほぼ同じですむ。その結果、上部電極と中継電極とのコンタクトのためのパッド開口と、上部電極と透明導電膜とのコンタクトのためのビアホールとを同一の工程（工程Ｂ１２）で形成する場合において、エッチングによる透明導電膜のダメージを低減することができる。よって、光電変換装置の信頼性の低下を抑制することができる。【０３７７】
また、パッド開口およびビアホールが同一の工程（工程Ｂ１２）で形成される場合、これらが別々の工程で形成される場合と比較して、光電変換装置の製造工程数を低減でき、それらの形成に必要なマスクの数を削減することができる。その結果、製造に要する時間およびコストの増加を抑制することができる。
さらに、保護膜が形成時よりも薄くなることにより、保護膜および層間絶縁膜の合計厚さが小さくなるため、パッド開口の深さを小さくすることができる。そのため、パッド開口内外の段差部分においても、上部電極を被膜性よく成膜することができる。【０３７８】
また、透明導電材料膜の透明導電膜への加工のためのウエットエッチングに用いられるマスクは、光吸収材料層の光吸収層への加工のためのドライエッチングにも用いられ、そのドライエッチングに専用のマスクは形成されない。したがって、光電変換装置の製造工程が簡素ですむ。
また、中継電極は、互いに間隔を空けて複数設けられており、各中継電極が第１配線に電気的に接続されていることが好ましい。これにより、互いに隣接する中継電極の間に上部電極を入り込ませることができる。そのため、中継電極の上面だけではなく、中継電極の側面も上部電極に接触させることができる。中継電極と上部電極との接触面積が増加するので、中継電極に対する上部電極の密着性を向上させることができる。【０３７９】
また、第１配線と同一層に、各下部電極に対向して複数の第２配線が配置され、中継電極と第１配線とを電気的に接続する第１ビアおよび下部電極と第２配線とを電気的に接続する第２ビアが絶縁層を貫通して形成されていてもよい。この場合、下部電極、中継電極、第１ビアおよび第２ビアが同一の材料からなることが好ましい。その材料は、タングステンであってもよい。下部電極、中継電極、第１ビアおよび第２ビアの材料が全て同じであれば、下部電極、中継電極、第１ビアおよび第２ビアを同一の工程で形成することができる。よって、従来の光電変換装置の製造に必要とされる、ビアの材料の堆積層をＣＭＰ法により研磨する工程およびスパッタ法により下部電極の材料からなる膜を形成する工程を省略することができる。その結果、製造に要する時間およびコストを低減することができる。【０３８０】
この構造の光電変換装置は、前記工程Ｂ１〜Ｂ１１に加えて下記工程Ｂ１３を含み、さらに、絶縁層を形成する工程が下記工程Ｂ１４であり、下部電極および中継電極を形成する工程が下記工程Ｂ１５〜Ｂ１８を含む製造方法により製造することができる。
Ｂ１３．センサ形成領域において、層間絶縁膜上に第２配線を形成する工程
Ｂ１４．（絶縁層を形成する工程が）第１および第２配線の両方を覆うように、絶縁層を形成する工程
（下部電極および中継電極を形成する工程が）
Ｂ１５．絶縁層を厚さ方向に貫通し、第１配線に達する第１ビアホールおよび第２配線に達する第２ビアホールを形成する工程
Ｂ１６．第１および第２ビアホール内ならびに絶縁層上に、保護膜に対してエッチング選択比を有する材料からなるバリア膜を形成する工程
Ｂ１７．タングステンを、第１および前記第２ビアホールに埋設するとともに、絶縁層上に堆積することにより、電極材料層を形成する工程、および
Ｂ１８．電極材料層をパターニングすることにより、下部電極および中継電極を形成する工程を含む。【０３８１】
電極材料層を形成する工程では、下部電極の材料（タングステン）により第１ビアホールおよび第２ビアホールが埋め尽くされる。
そして、下部電極および中継電極を形成する工程では、下部電極および中継電極とともに、各下部電極に接続される第２ビアおよび中継電極に接続される第１ビアが形成される。これにより、下部電極と第２ビアとの確実な接続および中継電極と第１ビアとの確実な接続を達成することができ、下部電極と第２ビアとの電気接続信頼性および中継電極と第１ビアとの電気接続信頼性を向上させることができる。【０３８２】
また、保護膜を形成する工程は、下記工程Ｂ１９およびＢ２０を含むことが好ましい。
Ｂ１９．複数の下部電極および中継電極を一括して覆うように、絶縁層上に保護材料膜を形成する工程
Ｂ２０．中継電極上に形成されたマスクを用いたウエットエッチングにより、保護材料膜を選択的に除去することにより、保護材料膜を形成する工程
保護材料膜の除去をドライエッチングにより実行すると、エッチング中に下部電極の表面がエッチングガスによりダメージを受ける場合がある。しかし、上記のようにウエットエッチングにより実行すれば、下部電極が受けるダメージを低減することができる。そのため、下部電極の表面状態を良好に維持することができる。その結果、光電変換装置の信頼性の低下を抑制することができる。【０３８３】
さらに、工程Ｂ１６で形成されるバリア膜は、保護膜に対してエッチング選択比を有する材料からなるため、工程Ｂ２０において、保護材料膜をウエットエッチングするときのエッチングストッパ膜を兼ねることが好ましい。これにより、エッチングストッパ膜を形成する工程を削減することができる。その結果、製造に要する時間およびコストを低減することができる。
＜第３発明に係る実施形態から把握されるべき特徴＞
また、本発明の光電変換装置では、前記絶縁層上に前記下部電極と同一層に形成された配線と、前記配線を覆うように、前記絶縁層上に形成された保護膜とをさらに含むことが好ましい。【０３８４】
上記のような光電変換装置は、以下の工程Ｃ１〜Ｃ８を含む製造方法により製造することができる。
Ｃ１．絶縁層を形成する工程
Ｃ２．絶縁層上において、センサ形成領域に互いに間隔を空けて配置される複数の下部電極と、センサ形成領域外の周辺領域に配置される配線とを、同一の材料を用いて形成する工程
Ｃ３．配線を覆うように、絶縁層上に保護膜を形成する工程
Ｃ４．複数の下部電極および保護膜を一括して覆うように、絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程
Ｃ５．光吸収材料層上に透明導電材料膜を形成する工程
Ｃ６．透明導電材料膜上に、センサ形成領域の所定部分を覆うように、マスクを形成する工程
Ｃ７．マスクを用いたウエットエッチングにより、透明導電材料膜を選択的に除去し、透明導電材料膜を透明導電膜に加工する工程
Ｃ８．マスクを用いたドライエッチングにより、光吸収材料層を選択的に除去し、光吸収材料層を光吸収層に加工する工程
上記のような製造方法において、たとえば、保護膜を形成する工程（工程Ｃ３）が実行されないと、以下の問題Ｘ５が生じる。【０３８５】
Ｘ５．光吸収材料層のドライエッチング時に配線がエッチングガスに晒されるので、ドライエッチングにより配線がエッチングされて消失するおそれがある。消失せずに絶縁層上に残留しても、ドライエッチングにより表面が荒れ、配線としての信頼性が低下するおそれがある。
これに対し、この光電変換装置の製造方法では、光吸収材料層のドライエッチングに先立つ工程Ｃ３において、配線を覆うように保護膜が形成される。そして、配線が保護膜により覆われた状態で、光吸収材料層がドライエッチングされることにより光吸収層が形成される。そのため、光吸収材料層のドライエッチング時に、配線がエッチングガスに晒されることがない。その結果、絶縁層上に、良好な表面状態を維持した配線を残留させることができる。したがって、この配線を任意の用途に用いることができる。【０３８６】
たとえば、各下部電極に電気的に接続されたキャパシタ上部電極と、絶縁層を挟んで複数のキャパシタ上部電極に対向するキャパシタ下部電極とを有するＭＩＭキャパシタが光電変換装置に備えられている場合、保護膜に覆われた配線をキャパシタ下部電極に電気的に接続することができる。その結果、配線を基板電位に接続すれば、キャパシタ下部電極の電位を基板電位に保持することができる。【０３８７】
また、ＭＩＭキャパシタが備えられる構成の場合、キャパシタ下部電極は、キャパシタ上部電極に対して一括して対向するように形成されていることが好ましい。これにより、キャパシタ下部電極が各キャパシタ上部電極のそれぞれに対応して複数形成される場合と比較して、キャパシタ下部電極を形成する工程を簡素化することができる。
さらに、配線は、下部電極と同一の材料からなることが好ましい。これにより、配線を下部電極と同一の工程で形成することができる。そのため、これらが別々の工程で形成される場合と比較して、光電変換装置の製造工程数を低減でき、それらの形成に必要なマスクの数を削減することができる。その結果、製造に要する時間およびコストの増加を抑制することができる。
＜第４発明に係る実施形態から把握されるべき特徴＞
また、本発明の光電変換装置では、前記透明電極膜は、平面視でその側面が前記光吸収層の側面よりも内側に位置していることが好ましい。【０３８８】
光吸収層の側面は、光吸収層に加工する際のドライエッチングによるダメージを受けているので、光吸収層の側面上にｐｎ接合が生じていると、そのダメージに起因する暗電流を生じるおそれがある。この光電変換装置では、平面視において、透明導電膜の側面が光吸収層の側面よりも内側に位置している。そのため、光吸収層の側面には、透明導電膜が接触しておらず、光吸収層の側面上に、光吸収層および透明導電膜によるｐｎ接合が生じていない。したがって、光吸収層の側面のダメージに起因する暗電流の発生を防止することができる。【０３８９】
透明導電膜に電気的に接続される上部電極が設けられる場合、層間絶縁膜が絶縁層、光吸収層および透明導電膜上に跨って形成されていることが好ましい。これにより、光吸収層と上部電極との間に層間絶縁膜が介在されるので、光吸収層と上部電極とを絶縁分離することができ、光吸収層と透明導電膜とが上部電極を介して短絡するのを防止することができる。【０３９０】
光吸収層の側面が透明導電膜で覆われていないので、光吸収層の側面に上部電極が接触するのを確実に防止するため、層間絶縁膜が光吸収層の側面に接していることが好ましい。
透明導電膜の側面は、その下端に近づくほど光吸収層の側面に近づくように傾斜していることが好ましい。これにより、透明導電膜の側面に対する層間絶縁膜のカバレッジの向上を図ることができる。【０３９１】
光吸収層と透明導電膜との界面には、高抵抗バッファ層が形成されてもよい。
高抵抗バッファ層を備える場合、光電変換装置は、以下の工程Ｄ１〜Ｄ９を含む製造方法により製造することができる。
Ｄ１．絶縁層を形成する工程
Ｄ２．絶縁層上に下部電極の材料からなる電極材料層を積層する工程
Ｄ３．電極材料層を選択的に除去し、絶縁層上に互いに間隔を空けて配置される複数の下部電極を形成する工程
Ｄ４．複数の下部電極を一括して覆うように、絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程
Ｄ５．光吸収材料層の形成に続いて、光吸収材料層上に高抵抗バッファ層を形成する工程と、
Ｄ６．高抵抗バッファ層の形成に続いて、高抵抗バッファ層上に透明導電材料膜を形成する工程
Ｄ７．透明導電材料膜上にマスクを形成する工程
Ｄ８．マスクを用いたウエットエッチングにより、透明導電材料膜を選択的に除去し、透明導電材料膜を透明導電膜に加工する工程
Ｄ９．マスクを用いたドライエッチングにより、光吸収材料層を選択的に除去し、光吸収材料層を光吸収層に加工する工程
透明導電材料膜の透明導電膜への加工のためのウエットエッチングに用いられるマスクは、光吸収材料層の光吸収層への加工のためのドライエッチングにも用いられ、そのドライエッチングに専用のマスクは形成されない。したがって、光電変換装置の製造工程が簡素ですむ。【０３９２】
光吸収層がＣＩＧＳからなり、高抵抗バッファ層が硫化カドミウム（ＣｄＳ）からなり、透明導電膜が酸化亜鉛（ＺｎＯ）からなる場合、とくに、工程Ｄ４〜Ｄ６のように、光吸収層、高抵抗バッファ層および透明導電膜の形成が連続して行われることが好ましい。これにより、光吸収層の形成から透明導電膜の形成完了までが短時間ですみ、光吸収層、高抵抗バッファ層および透明導電膜の膜質の向上を図ることができる。【０３９３】
透明導電膜の上面の周縁部上において、ビアホールが層間絶縁膜を厚さ方向に貫通して形成され、上部電極は、ビアホール内に入り込み、そのビアホール内で透明導電膜に接続されていてもよい。
光吸収層が形成されている領域外において、絶縁層および層間絶縁膜を連続して厚さ方向に貫通するパッド開口から絶縁層の下方に形成された配線の一部を露出させることにより、パッドが形成され、上部電極は、パッド開口内に入り込み、バッド開口内でパッドに接続されていてもよい。【０３９４】
上部電極がビアホール内で透明導電膜に接続され、パッド開口内でパッドに接続される構成の場合、光電変換装置の製造方法は、以下の工程Ｄ１０〜Ｄ１２をさらに含むことが好ましい。
Ｄ１０．絶縁層を形成する前に、配線を形成する工程
Ｄ１１．光吸収層が形成された後、マスクを除去し、絶縁層、光吸収層および透明導電膜上に跨るように層間絶縁膜を形成する工程
Ｄ１２．光吸収層が形成されている領域外において、層間絶縁膜および絶縁層を連続して選択的に除去し、配線の一部をパッドとして露出させるパッド開口を形成するとともに、層間絶縁膜を選択的に除去し、透明導電膜の上面の周縁部上において、ビアホールを貫通形成する工程
パッド開口およびビアホールが同一の工程（工程Ｄ１２）で形成されるので、これらが別々の工程で形成される場合と比較して、それらの形成に必要なマスクの数を削減することができ、光電変換装置の製造工程が簡素ですむ。
＜第５発明に係る実施形態から把握されるべき特徴＞
また、本発明の光電変換装置では、前記透明導電膜および前記光吸収層を覆うように形成されたＡｌ2Ｏ3からなる保護膜と、前記透明導電膜および前記光吸収層を覆うように形成された表面保護膜とさらに含むことが好ましい。【０３９５】
酸化アルミニウム（Ａｌ2Ｏ3）からなる保護膜は、ＲＦスパッタ法により常温下で形成される。したがって、透明導電膜の形成後であっても、透明導電膜に熱ダメージを与えることがない。そのため、熱ダメージによる透明導電膜の劣化を抑制することができる。
また、Ａｌ2Ｏ3の膜構造は、常温下で実行される成膜手法によっても緻密に形成することができる。緻密な構造の保護膜（Ａｌ2Ｏ3膜）が優れた水分不透過性を発揮するので、表面保護膜の膜質に関わらず、保護膜の下方（透明導電膜側）への水分の浸入を良好に抑制することができる。その結果、水分の浸入などによる光吸収層および透明導電膜の劣化を抑制することができる。【０３９６】
保護膜は、表面保護膜よりも透明導電膜側に配置されていてもよいし、表面保護膜の表面を被覆していてもよい。
また、絶縁層および透明導電膜上に跨る層間絶縁膜と、その層間絶縁膜上に、透明導電膜に電気的に接続された上部電極とが形成されている場合、保護膜は、表面保護膜と、層間絶縁膜および上部電極との間に介在されていてもよい。また、保護膜は、層間絶縁膜と、絶縁層および透明導電膜との間に介在されていてもよい。さらに、保護膜は、表面保護膜と層間絶縁膜と間、および上部電極と層間絶縁膜と間に介在されていてもよい。【０３９７】
光吸収層の材料であるカルコパイライト型化合物半導体は、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）であってもよい。
透明導電膜の材料は、酸化亜鉛（ＺｎＯ）であってもよい。この場合、表面保護膜の材料は、窒化シリコン（ＳｉＮ）であってもよい。
ＳｉＮは良好な絶縁性を有するので、透明導電膜および光吸収層が位置する表面保護膜の下方と、表面保護膜の上方との間が、表面保護膜を挟んで良好に絶縁分離される。そのため、透明導電膜や光吸収層に対する電気的な影響を抑制することができる。その結果、光電変換装置を安定して動作させることができる。【０３９８】
一方、透明導電膜がＺｎＯの場合、透明導電膜の形成後は、２００℃を超える温度下での処理を行うことができないので、表面保護膜（ＳｉＮ膜）は、２００℃以下でのプラズマＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により形成する必要がある。そのため、表面保護膜の膜構造が粗くなり、表面保護膜が十分な水分不透過性を発揮しないおそれがある。【０３９９】
しかし、この光電変換装置では、Ａｌ2Ｏ3からなる保護膜が透明導電膜および光吸収層を覆うように形成されているので、保護膜の下方（透明導電膜側）への水分の浸入を良好に抑制することができる。すなわち、この光電変換装置によれば、Ａｌ2Ｏ3からなる保護膜およびＳｉＮからなる表面保護膜の両方に透明導電膜および光吸収層が覆われることにより、良好な絶縁性および水分不透過性を達成することができる。
＜第６発明に係る実施形態から把握されるべき特徴＞
また、本発明の光電変換装置では、前記絶縁層を挟んで前記下部電極と対向配置され、前記下部電極に電気的に接続された下部配線と、前記光吸収層が形成されている領域外において、前記下部配線と同一層に形成された電極パッドと、前記絶縁層を厚さ方向に貫通して設けられ、下端が前記電極パッドに接続されたビアと、前記絶縁層および前記透明導電膜上に跨って形成され、前記ビアの上面を露出させるパッド開口を有する層間絶縁膜と、前記層間絶縁膜上に形成され、前記パッド開口内に入り込み、前記ビアに電気的に接続された上部配線とをさらに含むことが好ましい。【０４００】
この光電変換装置では、上部配線が、パッド開口内においてビアに電気的に接続されている。ビアは、その下端が電極パッドに接続されている。これにより、上部配線を、ビアを介して電極パッドに電気的に接続することができる。
そして、上記光電変換装置は、たとえば、以下の工程Ｆ１〜Ｆ１２を含む製造方法により製造することができる。【０４０１】
Ｆ１．センサ形成領域において第１層間絶縁膜上に下部配線を形成するとともに、センサ形成領域外のパッド形成領域において第１層間絶縁膜上に電極パッドを形成する工程
Ｆ２．下部配線および電極パッドを覆うように、第１層間絶縁膜上に絶縁層を形成する工程
Ｆ３．絶縁層における電極パッド上の部分に、絶縁層を厚さ方向に貫通し、その下端が電極パッドに接続されるビアを形成する工程
Ｆ４．同一の材料を用いて、絶縁層上における下部配線と対向する位置に、下部配線に電気的に接続される下部電極を形成するとともに、絶縁層上における電極パッドと対向する位置に、ビアを覆う犠牲層を形成する工程
Ｆ５．下部電極および犠牲層を一括して覆うように、絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程
Ｆ６．光吸収材料層上に透明導電材料膜を形成する工程
Ｆ７．透明導電材料膜上に、センサ形成領域の所定部分を覆うように、マスクを形成する工程
Ｆ８．マスクを用いたウエットエッチングにより、透明導電材料膜を選択的に除去し、透明導電材料膜を透明導電膜に加工する工程
Ｆ９．マスクを用いたドライエッチングにより、光吸収材料層を選択的に除去し、光吸収材料層を光吸収層に加工する工程
Ｆ１０．光吸収層の形成後、マスクを除去し、絶縁層、透明導電膜および犠牲層上に跨るように第２層間絶縁膜を形成する工程
Ｆ１１．ビア上の犠牲層および第２層間絶縁膜を除去することにより、ビアの上面を露出させるパッド開口を形成する工程
Ｆ１２．第２層間絶縁膜上に、パッド開口内に入り込み、ビアに電気的に接続される上部配線を形成する工程
また、上記光電変換装置は、以下の工程Ｆ１３〜Ｆ２５を含む製造方法により製造することができる。【０４０２】
Ｆ１３．センサ形成領域において第１層間絶縁膜上に下部配線を形成するとともに、センサ形成領域外のパッド形成領域において第１層間絶縁膜上に電極パッドを形成する工程
Ｆ１４．下部配線および電極パッドを覆うように、第１層間絶縁膜上に絶縁層を形成する工程
Ｆ１５．絶縁層における電極パッド上の部分に、絶縁層を厚さ方向に貫通し、その下端が電極パッドに接続されるビアを形成する工程
Ｆ１６．同一の材料を用いて、絶縁層上における下部配線と対向する位置に、下部配線に電気的に接続される下部電極を形成するとともに、絶縁層上における電極パッドと対向する位置に、ビアを覆う犠牲層を形成する工程
Ｆ１７．下部電極および犠牲層を一括して覆うように、絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程
Ｆ１８．光吸収材料層上に透明導電材料膜を形成する工程
Ｆ１９．透明導電材料膜上に、センサ形成領域の所定部分を覆うように、マスクを形成する工程
Ｆ２０．マスクを用いたウエットエッチングにより、透明導電材料膜を選択的に除去し、透明導電材料膜を透明導電膜に加工する工程
Ｆ２１．マスクを用いたドライエッチングにより、光吸収材料層を選択的に除去し、光吸収材料層を光吸収層に加工する工程
Ｆ２２．光吸収層の形成後、マスクを除去し、犠牲層を除去することによりビアの上面を絶縁層上に露出させる工程
Ｆ２３．犠牲層の除去後、絶縁層、透明導電膜およびビア上に跨るように第２層間絶縁膜を形成する工程
Ｆ２４．ビア上の第２層間絶縁膜を除去することにより、ビアの上面を露出させるパッド開口を形成する工程
Ｆ２５．第２層間絶縁膜上に、パッド開口内に入り込み、ビアに電気的に接続される上部配線を形成する工程
上記の製造方法によれば、光電変換装置の製造途中において、下部配線に電気的に接続される下部電極と、下部配線と同一層の電極パッドにビアを介して電気的に接続される犠牲層とが、絶縁層上に同時に形成される。犠牲層に電圧を印加することにより、光電変換装置の製造途中においても、ビアを介して電極パッドに電圧を印加することができる。これにより、下部電極の絶縁状態を測定することができる。【０４０３】
測定に利用可能な犠牲層は絶縁層上に形成されているので、光吸収材料層のドライエッチング時に、エッチングガスに晒され、表面にダメージを受ける場合がある。そのため、配線などを犠牲層に対して良好な密着性で接続することは困難である。したがって、この犠牲層に上部配線を接続することにより上部配線と電極パッドとが電気的に接続されても、犠牲層と上部配線との密着性が高くないから、上部配線と電極パッドとの電気的な接続信頼性を良好に保持することは困難である。【０４０４】
これに対し、上記の製造方法では、犠牲層はパッド開口の形成時もしくはパッド開口の形成に先立って除去され、パッド開口内には、下端が電極パッドに接続されたビアの上面が露出する。このビアは、光吸収材料層のドライエッチング時、犠牲層に覆われているので、エッチングガスに晒されることがない。そのため、パッド開口内に露出するビアの上面の状態は、ドライエッチング後の犠牲層の表面とは異なり、良好に維持されている。したがって、パッド開口内において、上部配線をビアに対して良好な密着性で接続することができる。その結果、上部配線と電極パッドとの電気的な接続信頼性を良好に保持することができる。【０４０５】
層間絶縁膜における透明導電膜上においてビアホールが厚さ方向に貫通して形成されている場合、上部配線は、そのビアホール内に入り込み、透明導電膜に接続されていてもよい。また、上部配線とビアの上面との間には、導電バリア膜が介在されていることが好ましい。
ビアの材料は、タングステンであってもよい。タングステンは酸化し易いため、タングステンと上部配線との接触面積が大きいと、上部配線へのワイヤボンディング時に生じる振動により、上部配線がタングステンから剥離するおそれがある。【０４０６】
しかし、上記光電変換装置では、上部配線は、面積が比較的大きい電極などの導電部材ではなく、面積が比較的小さいビアに接続されている。そのため、タングステンと上部配線との接触面積が小さい。したがって、ワイヤボンディング時に振動が生じても、上部配線の剥離を抑制することができる。つまり、ビアの材料がタングステンである場合でも、ビアに対する上部配線の良好な密着性を保持でき、上部配線と電極パッドとの電気的な接続信頼性を良好に保持することができる。
＜第７発明に係る実施形態から把握されるべき特徴＞
また、本発明の光電変換装置では、前記透明導電膜が、ＺｎＯからなり、一端が前記透明導電膜に接続され、他端が前記絶縁層上における前記光吸収層の側方の領域に配置された上部電極と、前記透明導電膜および前記上部電極を一括して覆う表面保護膜とをさらに含み、前記表面保護膜には、前記光吸収層の側方の領域において、前記上部電極を露出させる開口が形成され、前記開口は、前記表面保護膜をその厚さ方向に貫通する貫通部と、前記貫通部と連通し、その側面が前記表面保護膜の表面側ほど拡がるテーパ部とからなることが好ましい。【０４０７】
貫通部とテーパ部とからなる開口を有する光電変換装置は、たとえば、以下の工程Ｇ１〜Ｇ８を含む製造方法により製造することができる。
Ｇ１．絶縁層上に下部電極を形成する工程
Ｇ２．前記下部電極を覆うように、前記絶縁層上にカルコパイライト型化合物半導体からなる光吸収層を形成する工程
Ｇ３．前記光吸収層上にＺｎＯからなる透明導電膜を形成する工程
Ｇ４．一端部が前記透明導電膜に接続され、他端部が前記絶縁層上における前記光吸収層の側方の領域に配置される上部電極を形成する工程
Ｇ５．前記透明導電膜および前記上部電極を一括して覆う表面保護膜を形成する工程
Ｇ６．前記表面保護膜上に、前記表面保護膜における前記光吸収層の側方の領域に形成された部分を部分的に露出させるレジスト開口を有するレジスト膜を形成する工程
Ｇ７．等方性エッチングにより、前記表面保護膜における前記レジスト開口から露出する部分に、その表面から掘り下がったテーパ部を形成する工程
Ｇ８．異方性エッチングにより、前記テーパ部の底面から前記表面保護膜を貫通する貫通部を形成する工程
表面保護膜上にレジスト膜が形成された後、等方性エッチングにより、表面保護膜におけるレジスト開口から露出する部分がエッチングされる。これにより、表面保護膜に、その表面から掘り下がったテーパ部が形成される。その後、異方性エッチングにより、テーパ部の底面から表面保護膜を貫通する貫通部が形成され、表面保護膜に、上部電極を選択的に露出させる開口が得られる。【０４０８】
すなわち、上部電極上において、等方性エッチングにより、表面保護膜がある程度の厚さまで薄くされた後、異方性エッチングにより、その表面保護膜の薄くなった部分に貫通部（開口）が形成される。そのため、異方性エッチングによるエッチング量が少なく、異方性エッチングを行う時間が短くすむので、レジスト膜の膜減りを少なくすることができる。その結果、光吸収層および透明導電膜の上方において、レジスト膜の膜減りにより表面保護膜が露出することを防止でき、表面保護膜にエッチングによるダメージを生じるのを防止することができる。よって、表面保護膜にエッチングによるダメージを生じることなく、表面保護膜に上部電極を選択的に露出させる開口を形成することができる。【０４０９】
また、テーパ部を形成するための等方性エッチングでは、表面保護膜における貫通部が形成される部分を薄くし、異方性エッチングによるエッチング量を小さくすることができればよく、等方性エッチングを上部電極が露出するまで行う必要はないので、等方性エッチングによるエッチング量の精密な制御は不要である。よって、テーパ部を容易に形成することができ、ひいては開口を容易に形成することができる。【０４１０】
光吸収層の材料であるカルコパイライト型化合物半導体は、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2であってもよい。
また、表面保護膜は、２００℃以下の低温下で形成されるのが好ましい。この場合、酸化亜鉛（ＺｎＯ）からなる透明導電膜が２００℃を超える温度に曝されることがないので、透明導電膜の熱による劣化を防止することができる。【０４１１】
２００℃以下の低温下で形成される表面保護膜としては、窒化シリコン（ＳｉＮ）からなる表面保護膜を例示することができる。
＜第８発明に係る実施形態から把握されるべき特徴＞
また、本発明の光電変換装置では、前記絶縁層の下方に形成された第１配線と、前記光吸収層が形成されている領域外において、前記絶縁層上に前記下部電極と同一の材料で形成され、前記第１配線に電気的に接続された中継電極と、前記中継電極を覆うように形成された第１保護膜と、前記第１保護膜上に形成され、前記第１保護膜に対してエッチング選択性を有する第２保護膜と、前記絶縁層、前記光吸収層、前記透明導電膜、前記中継電極および前記第２保護膜上に跨って形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記層間絶縁膜を貫通するビアホールを介して前記透明導電膜に電気的に接続され、かつ、前記層間絶縁膜、前記第２保護膜および前記第１保護膜を貫通するパッド開口を介して前記中継電極に電気的に接続された上部電極とをさらに含むことが好ましい。【０４１２】
透明導電膜から上部電極によって取り出される電荷は、たとえば、絶縁層の下方の第１配線によって、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子に伝達される。そのため、上部電極は第１配線に電気的に接続されている必要があるが、上部電極を第１配線に直接接続する場合、上記問題Ｘ１〜Ｘ３と同様の問題が生じる。【０４１３】
この光電変換装置では、上部電極は、第１配線に直接接続されるのではなく、光吸収層が形成されている領域外において、絶縁層上に下部電極と同一の材料で形成された中継電極に接続されている。これにより、上部電極は、中継電極を介して第１配線に電気的に接続されている。よって、上記問題Ｘ１〜Ｘ３を回避することができる。
上記のような光電変換装置は、以下の工程Ｈ１〜Ｈ１４を含む製造方法により製造することができる。【０４１４】
Ｈ１．パッド形成領域において、第１層間絶縁膜上に第１配線を形成する工程
Ｈ２．第１配線を覆うように、第１層間絶縁膜上に絶縁層を形成する工程
Ｈ３．絶縁層上における第１配線と対向する位置に、第１配線に電気的に接続される中継電極と、絶縁層上における中継電極に対して離間した位置に下部電極とを、同一の材料を用いて形成する工程
Ｈ４．下部電極および中継電極を一括して覆うように、絶縁層上に第１材料膜を積層する工程
Ｈ５．第１材料膜上に、第１材料膜に対してエッチング選択性を有する第２材料膜を積層する工程
Ｈ６．中継電極上に形成されたレジストマスクを用いたドライエッチングにより、第２材料膜を選択的に除去することにより、第２材料膜を第２保護膜に加工する工程
Ｈ７．第２保護膜をハードマスクとして用いたウエットエッチングにより、第１材料膜を選択的に除去することにより、第１材料膜を第１保護膜に加工する工程
Ｈ８．複数の下部電極および第２保護膜を一括して覆うように、絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程
Ｈ９．光吸収材料層上に透明導電材料膜を形成する工程
Ｈ１０．透明導電材料膜上に、パッド形成領域とは異なるセンサ形成領域の所定部分を覆うように、マスクを形成する工程
Ｈ１１．マスクを用いたウエットエッチングにより、透明導電材料膜を選択的に除去し、透明導電材料膜を透明導電膜に加工する工程
Ｈ１２．マスクを用いたドライエッチングにより、光吸収材料層を選択的に除去し、光吸収材料層を光吸収層に加工する工程
Ｈ１３．光吸収層の形成後、マスクを除去し、絶縁層、光吸収層、透明導電膜および第２保護膜上に跨るように第２層間絶縁膜を形成する工程
Ｈ１４．第２層間絶縁膜上に、第２層間絶縁膜を貫通するビアホールを介して透明導電膜に、かつ、第２層間絶縁膜、第２保護膜および第１保護膜を貫通するパッド開口を介して中継電極に電気的に接続される上部電極を形成する工程
上記のような製造方法において、たとえば、第１保護膜を形成する工程（工程Ｈ７）が実行されないと、上記以下の問題Ｘ４と同様の問題が生じる。【０４１５】
しかし、この光電変換装置の製造方法では、光吸収材料層のドライエッチングに先立つ工程Ｈ７において、中継電極を覆うように第１保護膜が形成される。そして、中継電極が第１保護膜により覆われた状態で、光吸収材料層がドライエッチングされることにより光吸収層が形成される。そのため、光吸収材料層のドライエッチング時に、中継電極がエッチングガスに晒されることがない。その結果、絶縁層上に、良好な表面状態を維持した中継電極を残留させることができる。よって、ワイヤボンディングの強度を向上させることができる。【０４１６】
また、中継電極を被覆する保護膜を形成する場合であっても、中継電極を覆うように絶縁層上に材料膜を積層し、その材料膜上に、保護膜となるべき部分のみを覆うレジストマスクを形成して、材料膜をウエットエッチングするやり方では、レジストマスクの面積がエッチングされる材料膜の面積に比べて非常に小さいため、ウエットエッチング中、エッチング液によりレジストマスクが剥がれるおそれがある。【０４１７】
これに対し、この光電変換装置の製造方法では、第１材料膜をウエットエッチングして第１保護膜に加工するとき(工程Ｈ７)、レジストマスクではなく、レジストマスクよりも第１材料膜に対する密着性に優れるハードマスク（第２保護膜）がマスクとして使用されるので、第１材料膜とマスクとの密着性を向上させることができる。そのため、ウエットエッチング時、エッチング液によるマスク剥がれを抑制することができる。その結果、第１材料膜を理想的な形状に加工することができる。【０４１８】
また、中継電極を覆う第１保護膜および第２保護膜（これらを総称して保護膜という。）の合計厚さは、光吸収材料層のドライエッチングのエッチングガスにより、その形成時よりも薄くなるので、透明導電膜を覆う層間絶縁膜の厚さと、中継電極を覆う保護膜および層間絶縁膜の合計厚さとの差は比較的小さい。よって、パッド開口の形成に必要なエッチング時間は、保護膜をエッチングする必要のないビアホールの形成に必要なエッチング時間とほぼ同じですむ。その結果、上部電極と中継電極とのコンタクトのためのパッド開口と、上部電極と透明導電膜とのコンタクトのためのビアホールとを同一の工程で形成する場合において、エッチングによる透明導電膜のダメージを低減することができる。よって、光電変換装置の信頼性の低下を抑制することができる。【０４１９】
また、パッド開口およびビアホールが同一の工程で形成される場合、これらが別々の工程で形成される場合と比較して、光電変換装置の製造工程数を低減でき、それらの形成に必要なマスクの数を削減することができる。その結果、製造に要する時間およびコストの増加を抑制することができる。
さらに、保護膜がその形成時よりも薄くなることにより、保護膜および層間絶縁膜の合計厚さが小さくなるため、パッド開口の深さを小さくすることができる。そのため、パッド開口内外の段差部分においても、上部電極を被膜性よく成膜することができる。【０４２０】
また、透明導電材料膜の透明導電膜への加工のためのウエットエッチングに用いられるマスクは、光吸収材料層の光吸収層への加工のためのドライエッチングにも用いられ、そのドライエッチングに専用のマスクは形成されない。したがって、光電変換装置の製造工程が簡素ですむ。
また、第１保護膜および第２保護膜の組み合わせとしては、第１保護膜が酸化シリコン膜であり、第２保護膜が窒化シリコン膜である組み合わせであってもよい。【０４２１】
また、第１配線と同一層に、各下部電極に対向して複数の第２配線が配置され、中継電極と第１配線とを電気的に接続する第１ビアおよび下部電極と第２配線とを電気的に接続する第２ビアが絶縁層を貫通して形成されていてもよい。この場合、下部電極、中継電極、第１ビアおよび第２ビアが同一の材料からなることが好ましい。その材料は、タングステンであってもよい。下部電極、中継電極、第１ビアおよび第２ビアの材料が全て同じであれば、下部電極、中継電極、第１ビアおよび第２ビアを同一の工程で形成することができる。よって、従来の光電変換装置の製造に必要とされる、ビアの材料の堆積層をＣＭＰ法により研磨する工程およびスパッタ法により下部電極の材料からなる膜を形成する工程を省略することができる。その結果、製造に要する時間およびコストを低減することができる。【０４２２】
この構造の光電変換装置は、前記工程Ｈ１〜Ｈ１４に加えて下記工程Ｈ１５を含み、さらに、絶縁層を形成する工程が下記工程Ｈ１６であり、下部電極および中継電極を形成する工程が下記工程Ｈ１７〜Ｈ２０を含む製造方法により製造することができる。
Ｈ１５．センサ形成領域において、層間絶縁膜上に第２配線を形成する工程
Ｈ１６．（絶縁層を形成する工程が）第１および第２配線の両方を覆うように、絶縁層を形成する工程
（下部電極および中継電極を形成する工程が）
Ｈ１７．絶縁層を厚さ方向に貫通し、第１配線に達する第１ビアホールおよび第２配線に達する第２ビアホールを形成する工程
Ｈ１８．第１および第２ビアホール内ならびに絶縁層上に、保護膜に対してエッチング選択比を有する材料からなるバリア膜を形成する工程
Ｈ１９．タングステンを、第１および前記第２ビアホールに埋設するとともに、絶縁層上に堆積することにより、電極材料層を形成する工程、および
Ｈ２０．電極材料層をパターニングすることにより、下部電極および中継電極を形成する工程を含む。【０４２３】
電極材料層を形成する工程では、下部電極の材料（タングステン）により第１ビアホールおよび第２ビアホールが埋め尽くされる。
そして、下部電極および中継電極を形成する工程では、下部電極および中継電極とともに、各下部電極に接続される第２ビアおよび中継電極に接続される第１ビアが形成される。これにより、下部電極と第２ビアとの確実な接続および中継電極と第１ビアとの確実な接続を達成することができ、下部電極と第２ビアとの電気接続信頼性および中継電極と第１ビアとの電気接続信頼性を向上させることができる。
＜第９発明に係る実施形態から把握されるべき特徴＞
また、本発明の光電変換装置では、前記絶縁層の下方に形成された第１配線と、前記絶縁層、前記光吸収層および前記透明導電膜上に跨って形成された層間絶縁膜と、前記光吸収層が形成されている領域外において、前記層間絶縁膜および前記絶縁層を厚さ方向に貫通するパッド開口から、前記第１配線の一部を露出させることにより形成されたパッドと、前記パッド開口の側面に露出するように前記絶縁層上に形成され、前記下部電極のオープン／ショートテストのためのテスト用電極と、前記層間絶縁膜上に形成され、前記透明導電膜および前記パッドに電気的に接続された上部電極とをさらに含むことが好ましい。【０４２４】
上記光電変換装置は、たとえば、以下の工程Ｉ１〜Ｉ１２を含む製造方法により製造することができる。
Ｉ１．パッド形成領域において、第１層間絶縁膜上に第１配線を形成する工程
Ｉ２．第１配線を覆うように、第１層間絶縁膜上に絶縁層を形成する工程
Ｉ３．絶縁層上に、同一の材料を用いて、第１配線と対向する位置にテスト用電極を形成するとともに、テスト用電極に対して離間した位置に下部電極を形成する工程
Ｉ４．テスト用電極を覆うように、絶縁層上に保護膜を形成する工程
Ｉ５．複数の下部電極および保護膜を一括して覆うように、絶縁層上にカルコパイライト型化合物半導体からなる光吸収材料層を形成する工程
Ｉ６．光吸収材料層上に透明導電材料膜を形成する工程
Ｉ７．透明導電材料膜上に、パッド形成領域とは異なるセンサ形成領域の所定部分を覆うように、マスクを形成する工程
Ｉ８．マスクを用いたウエットエッチングにより、透明導電材料膜を選択的に除去し、透明導電材料膜を透明導電膜に加工する工程
Ｉ９．マスクを用いたドライエッチングにより、光吸収材料層を選択的に除去し、光吸収材料層を光吸収層に加工する工程
Ｉ１０．光吸収層の形成後、マスクを除去し、絶縁層、光吸収層、透明導電膜および保護膜上に跨るように第２層間絶縁膜を形成する工程
Ｉ１１．第２層間絶縁膜、保護膜、テスト用電極および絶縁層を貫通するパッド開口を形成することにより、第１配線の一部をパッドとして露出させるとともに、テスト用電極をパッド開口の側面に露出させる工程
Ｉ１２．第２層間絶縁膜上に、透明導電膜およびパッドに電気的に接続される上部電極を形成する工程
上記の製造方法によれば、光電変換装置の製造途中において、下部電極のオープン／ショートテストのためのテスト用電極が、パッド開口内に露出する。そのため、下部電極とテスト用電極との間にテストパターンを形成しておけば、このテスト用電極に電圧を印加することにより、光電変換装置の製造途中においても、下部電極の絶縁状態を測定することができる。【０４２５】
また、上部電極とパッドとの電気的な接続は、このテスト用電極を介して形成されるのではなく、パッド開口に露出するパッドに対して上部電極が直接接触することにより形成される。そして、パッドとして使用される第１配線は、光吸収材料層のドライエッチング時、少なくとも絶縁層、テスト用電極および保護膜に覆われているので、エッチングガスに晒されることがない。そのため、パッド開口内にパッドとして露出する第１配線の上面の状態は、良好に維持されている。したがって、パッド開口内において、上部電極をパッドに対して良好な密着性で接続することができる。その結果、上部電極とパッドとの電気的な接続信頼性を良好に保持することができる。【０４２６】
また、テスト用電極を被覆する保護膜は、たとえば、ドライエッチングにより光吸収層を形成する工程Ｉ９に先立って実行される工程Ｉ４において、テスト用電極を覆うように形成される。そのため、工程Ｉ９では、テスト用電極が保護膜により覆われた状態で、光吸収材料層がドライエッチングされる。したがって、光吸収材料層のドライエッチング時に、テスト用電極がエッチングガスに晒されることがない。その結果、エッチングガスによるテスト用電極に対するダメージを低減でき、テスト用電極の消失を防止することができる。よって、テスト用電極を確実に形成することができる。【０４２７】
また、保護膜は、テスト用電極を被覆する下側の第１保護膜と、第１保護膜上に形成され、第１保護膜に対してエッチング選択性を有する第２保護膜とを備えていてもよい。
第１保護膜および第２保護膜を備える光電変換装置は、たとえば、前記工程Ｉ１〜Ｉ１２において工程Ｉ４が、下記工程Ｉ４−１〜Ｉ４−４を含む製造方法により製造することができる。【０４２８】
Ｉ４−１．下部電極およびテスト用電極を一括して覆うように、絶縁層上に第１材料膜を積層する工程
Ｉ４−２．第１材料膜上に、第１材料膜に対してエッチング選択性を有する第２材料膜を積層する工程
Ｉ４−３．テスト用電極上に形成されたレジストマスクを用いたドライエッチングにより、第２材料膜を選択的に除去することにより、第２材料膜を第２保護膜に加工する工程
Ｉ４−４．第２保護膜をハードマスクとして用いたウエットエッチングにより、第１材料膜を選択的に除去することにより、第１材料膜を第１保護膜に加工する工程
この方法では、第１材料膜のウエットエッチングに際して、ハードマスクがマスクとして使用されるので、第１材料膜とマスクとの密着性を向上させることができる。そのため、ウエットエッチング時、エッチング液によるマスク剥がれを抑制することができる。その結果、第１材料膜を理想的な形状に加工することができる。【０４２９】
また、テスト用電極は、絶縁層と層間絶縁膜（第２層間絶縁膜）との間に介在されており、下部電極と同一層であってもよい。その場合には、テスト用電極は、下部電極と同一の材料からなることが好ましい。下部電極およびテスト用電極の材料が同じであれば、下部電極およびテスト用電極を同一の工程で形成することができる。
さらに、第１配線と同一層に、各下部電極に対向して複数の第２配線が配置され、下部電極と第２配線とを電気的に接続するビアが絶縁層を貫通して形成されていてもよい。この場合、下部電極、テスト用電極およびビアが同一の材料からなることが好ましい。その材料は、タングステンであってもよい。【０４３０】
下部電極、テスト用電極およびビアの材料が全て同じであれば、下部電極、テスト用電極およびビアを同一の工程で形成することができる。よって、従来の光電変換装置の製造に必要とされる、ビアの材料の堆積層をＣＭＰ法により研磨する工程およびスパッタ法により下部電極の材料からなる膜を形成する工程を省略することができる。その結果、製造に要する時間およびコストを低減することができる。
＜第１０発明に係る実施形態から把握されるべき特徴＞
また、本発明の光電変換装置では、前記絶縁層の下方に形成された上部電極用パッド配線と、前記光吸収層が形成されている領域外において、前記絶縁層を厚さ方向に貫通し、前記上部電極用パッド配線の一部を露出させる開口と、前記透明導電膜に接続されるとともに、前記開口内に入り込み、前記開口内で前記上部電極用パッド配線に接続された上部電極とをさらに含むことが好ましい。【０４３１】
この光電変換装置では、絶縁層の下方には、上部電極用パッド配線が形成されている。絶縁層には、光吸収層が形成されている領域外において、上部電極用パッド配線の一部を露出させる開口が厚さ方向に貫通して形成されている。そして、上部電極は、開口内に入り込み、開口内で上部電極用パッド配線に接続されている。すなわち、絶縁層上には、上部電極と上部電極用パッド配線とを中継するパッド電極が設けられておらず、上部電極は、絶縁層を貫通する開口内で上部電極用パッド配線に直接に接続されている。【０４３２】
絶縁層上に光吸収層の材料からなる光吸収材料層を形成し、これをドライエッチングにより光吸収層にパターニングした後、絶縁層に開口を形成すれば、光吸収材料層のドライエッチング時には、上部電極用パッド配線が絶縁層に覆われている。これにより、光吸収材料層のドライエッチング時に、上部電極用パッド配線の表面がエッチングガスに晒されることを防止でき、上部電極用パッド配線の表面がダメージを受けることを防止できる。その結果、上部電極用パッド配線の表面が良好な状態に維持されるので、上部電極と上部電極用パッド配線との良好な電気接続を達成することができる。【０４３３】
光電変換装置が半導体基板を備え、この半導体基板に半導体素子が形成されている場合、上部電極用パッド配線と同一層に、上部配線が接続されず、半導体素子と電気的に接続される半導体素子用パッド配線が形成されていてもよい。
また、上部電極用パッド配線は、絶縁層および絶縁層の下方に形成された層間絶縁膜の間に形成され、絶縁層および層間絶縁膜に接していてもよい。【０４３４】
なお、前述の第１〜第１０発明に係る各実施形態の開示から把握される上記特徴は、異なる実施形態間でも互いに組み合わせることができる。また、各実施形態において表した構成要素は、本発明の範囲で組み合わせることができる。
本出願は、
２００９年９月１日に日本国特許庁に提出された特願２００９−２０１９７４号
２００９年９月１日に日本国特許庁に提出された特願２００９−２０１９７５号
２００９年９月１日に日本国特許庁に提出された特願２００９−２０１９７６号
２００９年９月１日に日本国特許庁に提出された特願２００９−２０１９７７号
２００９年９月１日に日本国特許庁に提出された特願２００９−２０１９７８号
２００９年９月１日に日本国特許庁に提出された特願２００９−２０１９７９号
２００９年９月１日に日本国特許庁に提出された特願２００９−２０１９８０号
２００９年１１月１１日に日本国特許庁に提出された特願２００９−２５８１４７号
２００９年１１月１１日に日本国特許庁に提出された特願２００９−２５８１４８号
２００９年１１月１８日に日本国特許庁に提出された特願２００９−２６２７６５号
に対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。
【符号の説明】
【０４３５】
１Ａ・・・イメージセンサ、２Ａ・・・層間絶縁膜、６Ａ・・・下部電極、７Ａ・・・光吸収層、９Ａ・・・透明導電膜、１０Ａ・・・配線、１１Ａ・・・ビアホール、１２Ａ・・・ビア、３１Ａ・・・タングステン堆積層、１Ｂ・・・イメージセンサ、２Ｂ・・・層間絶縁膜、４Ｂ・・・下部電極、５Ｂ・・・光吸収層、７Ｂ・・・透明導電膜、８Ｂ・・・中継電極、９Ｂ・・・保護膜、１０Ｂ・・・層間絶縁膜、１１Ｂ・・・ビアホール、１４Ｂ・・・パッド開口、１５Ｂ・・・上部電極、１９Ｂ・・・第１配線、２１Ｂ・・・第１ビア、２３Ｂ・・・第２配線、２５Ｂ・・・第２ビア、２７Ｂ・・・バリア膜、２８Ｂ・・・タングステン堆積層、２９Ｂ・・・ＴＥＯＳ膜、３２Ｂ・・・ＣＩＧＳ膜、３４Ｂ・・・酸化亜鉛膜、４１Ｂ・・・レジストパターン、４２Ｂ・・・レジストパターン、４５Ｂ・・・レジストパターン、６０Ｂ・・・センサ形成領域、６１Ｂ・・・パッド形成領域、１Ｃ・・・イメージセンサ、２Ｃ・・・半導体基板、８Ｃ・・・基板コンタクト領域、９Ｃ・・・層間絶縁膜、１３Ｃ・・・下部電極、１４Ｃ・・・光吸収層、１６Ｃ・・・透明導電膜、１７Ｃ・・・第１配線、２４Ｃ・・・キャパシタ上部電極、２８Ｃ・・・キャパシタ下部電極、４２Ｃ・・・レジストパターン、４９Ｃ・・・ＣＩＧＳ膜、５１Ｃ・・・酸化亜鉛膜、６０Ｃ・・・センサ形成領域、６１Ｃ・・・周辺配線領域、１Ｄ・・・イメージセンサ、２Ｄ・・・層間絶縁膜、６Ｄ・・・下部電極、７Ｄ・・・光吸収層、８Ｄ・・・高抵抗バッファ層、９Ｄ・・・透明導電膜、１０Ｄ・・・層間絶縁膜、１１Ｄ・・・ビアホール、１２Ｄ・・・配線、１３Ｄ・・・パッド、１４Ｄ・・・パッド開口、１５Ｄ・・・上部電極、１６Ｄ・・・延設部、３２Ｄ・・・ＣＩＧＳ膜、３３Ｄ・・・硫化カドミウム膜、３４Ｄ・・・酸化亜鉛膜、４２Ｄ・・・レジストパターン、７１Ｄ・・・側面、９１Ｄ・・・側面、１Ｅ・・・イメージセンサ、２Ｅ・・・層間絶縁膜、６Ｅ・・・下部電極、７Ｅ・・・光吸収層、１７Ｅ・・・表面保護膜、２５Ｅ・・・水分不透過薄膜、５１Ｅ・・・イメージセンサ、５２Ｅ・・・水分不透過薄膜、６１Ｅ・・・イメージセンサ、６２Ｅ・・・水分不透過薄膜、７１Ｅ・・・イメージセンサ、７２Ｅ・・・水分不透過薄膜、１Ｆ・・・イメージセンサ、２Ｆ・・・層間絶縁膜、３Ｆ・・・層間絶縁膜、６Ｆ・・・下部電極、７Ｆ・・・光吸収層、９Ｆ・・・透明導電膜、１１Ｆ・・・ビアホール、１２Ｆ・・・電極パッド、１４Ｆ・・・パッド開口、１５Ｆ・・・上部配線、１９Ｆ・・・下部配線、２６Ｆ・・・ビア、２７Ｆ・・・（ビアの）上面、２９Ｆ・・・導電バリア膜、３０Ｆ・・・（ビアの）下端、３２Ｆ・・・ＣＩＧＳ膜、３４Ｆ・・・酸化亜鉛膜、３６Ｆ・・・犠牲層、４２Ｆ・・・レジストパターン、４５Ｆ・・・センサ形成領域、４６Ｆ・・・パッド形成領域、５１Ｆ・・・イメージセンサ、６２Ｆ・・・ビア、６３Ｆ・・・（ビアの）上面、６４Ｆ・・・（ビアの）下端、７２Ｆ・・・ビア、７３Ｆ・・・（ビアの）上面、７４Ｆ・・・（ビアの）下端、８２Ｆ・・・ビア、８３Ｆ・・・（ビアの）上面、８４Ｆ・・・（ビアの）下端、９２Ｆ・・・ビア、９３Ｆ・・・（ビアの）上面、９４Ｆ・・・（ビアの）下端、１Ｇ・・・イメージセンサ、７Ｇ・・・光吸収層、９Ｇ・・・透明導電膜、２２Ｇ・・・表面保護膜、２３Ｇ・・・パッド開口、２４Ｇ・・・テーパ部、２５Ｇ・・・貫通部、３９Ｇ・・・レジストパターン、４０Ｇ・・・レジスト開口、Ｄ・・・段差、１Ｈ・・・イメージセンサ、２Ｈ・・・層間絶縁膜、４Ｈ・・・下部電極、５Ｈ・・・光吸収層、７Ｈ・・・透明導電膜、８Ｈ・・・中継電極、９Ｈ・・・保護膜、１０Ｈ・・・層間絶縁膜、１１Ｈ・・・ビアホール、１４Ｈ・・・パッド開口、１５Ｈ・・・上部電極、１９Ｈ・・・第１配線、２０Ｈ・・・第１ビアホール、２１Ｈ・・・第１ビア、２３Ｈ・・・第２配線、２４Ｈ・・・第２ビアホール、２５Ｈ・・・第２ビア、２８Ｈ・・・タングステン堆積層、２９Ｈ・・・ＴＥＯＳ膜、３０Ｈ・・・ＳｉＮ膜、３２Ｈ・・・ＣＩＧＳ膜、３４Ｈ・・・酸化亜鉛膜、１Ｉ・・・イメージセンサ、２Ｉ・・・層間絶縁膜、３Ｉ・・・層間絶縁膜、４Ｉ・・・下部電極、５Ｉ・・・光吸収層、７Ｉ・・・透明導電膜、８Ｉ・・・第１配線、９Ｉ・・・テスト用電極、１１Ｉ・・・保護膜、１２Ｉ・・・第１保護膜、１３Ｉ・・・第２保護膜、１４Ｉ・・・層間絶縁膜、１６Ｉ・・・パッド、１７Ｉ・・・パッド開口、１８Ｉ・・・上部電極、２２Ｉ・・・第２配線、２４Ｉ・・・ビア、３０Ｉ・・・ビア、３２Ｉ・・・ＣＩＧＳ膜、３４Ｉ・・・酸化亜鉛膜、１Ｊ・・・イメージセンサ、２Ｊ・・・半導体基板、３Ｊ・・・層間絶縁膜、４Ｊ・・・層間絶縁膜、７Ｊ・・・下部電極、８Ｊ・・・光吸収層、１０Ｊ・・・透明導電膜、１７Ｊ・・・パッド配線、１８Ｊ・・・開口、１９Ｊ・・・上部電極、６０Ｊ・・・センサ形成領域、６１Ｊ・・・パッド形成領域、７０Ｊ・・・上部電極用パッド配線、７１Ｊ・・・半導体素子用パッド配線、１０１Ｊ・・・イメージセンサ、１０２Ｊ・・・半導体基板、１０３Ｊ・・・層間絶縁膜、１０４Ｊ・・・層間絶縁膜、１０７Ｊ・・・下部電極、１０８Ｊ・・・光吸収層、１１１Ｊ・・・透明導電膜、１１８Ｊ・・・パッド配線、上部電極用パッド配線、半導体素子用パッド配線、１１９Ｊ・・・開口、１２０Ｊ・・・上部電極、１６０Ｊ・・・センサ形成領域、１６１Ｊ・・・パッド形成領域
【図１】
2011027745.tif 000003
【図２】
2011027745.tif 000004
【図３Ａ】
2011027745.tif 000005
【図３Ｂ】
2011027745.tif 000006
【図３Ｃ】
2011027745.tif 000007
【図３Ｄ】
2011027745.tif 000008
【図３Ｅ】
2011027745.tif 000009
【図３Ｆ】
2011027745.tif 000010
【図３Ｇ】
2011027745.tif 000011
【図３Ｈ】
2011027745.tif 000012
【図３Ｉ】
2011027745.tif 000013
【図４】
2011027745.tif 000014
【図５Ａ】
2011027745.tif 000015
【図５Ｂ】
2011027745.tif 000016
【図５Ｃ】
2011027745.tif 000017
【図５Ｄ】
2011027745.tif 000018
【図５Ｅ】
2011027745.tif 000019
【図５Ｆ】
2011027745.tif 000020
【図５Ｇ】
2011027745.tif 000021
【図５Ｈ】
2011027745.tif 000022
【図５Ｉ】
2011027745.tif 000023
【図５Ｊ】
2011027745.tif 000024
【図５Ｋ】
2011027745.tif 000025
【図６】
2011027745.tif 000026
【図７】
2011027745.tif 000027
【図８】
2011027745.tif 000028
【図９】
2011027745.tif 000029
【図１０】
2011027745.tif 000030
【図１１】
2011027745.tif 000031
【図１２】
2011027745.tif 000032
【図１３】
2011027745.tif 000033
【図１４Ａ】
2011027745.tif 000034
【図１４Ｂ】
2011027745.tif 000035
【図１４Ｃ】
2011027745.tif 000036
【図１４Ｄ】
2011027745.tif 000037
【図１４Ｅ】
2011027745.tif 000038
【図１４Ｆ】
2011027745.tif 000039
【図１４Ｇ】
2011027745.tif 000040
【図１４Ｈ】
2011027745.tif 000041
【図１４Ｉ】
2011027745.tif 000042
【図１４Ｊ】
2011027745.tif 000043
【図１４Ｋ】
2011027745.tif 000044
【図１４Ｌ】
2011027745.tif 000045
【図１４Ｍ】
2011027745.tif 000046
【図１４Ｎ】
2011027745.tif 000047
【図１４Ｏ】
2011027745.tif 000048
【図１４Ｐ】
2011027745.tif 000049
【図１４Ｑ】
2011027745.tif 000050
【図１４Ｒ】
2011027745.tif 000051
【図１５】
2011027745.tif 000052
【図１６】
2011027745.tif 000053
【図１７】
2011027745.tif 000054
【図１８】
2011027745.tif 000055
【図１９Ａ】
2011027745.tif 000056
【図１９Ｂ】
2011027745.tif 000057
【図１９Ｃ】
2011027745.tif 000058
【図１９Ｄ】
2011027745.tif 000059
【図１９Ｅ】
2011027745.tif 000060
【図１９Ｆ】
2011027745.tif 000061
【図１９Ｇ】
2011027745.tif 000062
【図１９Ｈ】
2011027745.tif 000063
【図１９Ｉ】
2011027745.tif 000064
【図１９Ｊ】
2011027745.tif 000065
【図１９Ｋ】
2011027745.tif 000066
【図１９Ｌ】
2011027745.tif 000067
【図１９Ｍ】
2011027745.tif 000068
【図１９Ｎ】
2011027745.tif 000069
【図１９Ｏ】
2011027745.tif 000070
【図１９Ｐ】
2011027745.tif 000071
【図２０】
2011027745.tif 000072
【図２１】
2011027745.tif 000073
【図２２】
2011027745.tif 000074
【図２３Ａ】
2011027745.tif 000075
【図２３Ｂ】
2011027745.tif 000076
【図２３Ｃ】
2011027745.tif 000077
【図２３Ｄ】
2011027745.tif 000078
【図２３Ｅ】
2011027745.tif 000079
【図２３Ｆ】
2011027745.tif 000080
【図２３Ｇ】
2011027745.tif 000081
【図２３Ｈ】
2011027745.tif 000082
【図２３Ｉ】
2011027745.tif 000083
【図２３Ｊ】
2011027745.tif 000084
【図２３Ｋ】
2011027745.tif 000085
【図２３Ｌ】
2011027745.tif 000086
【図２３Ｍ】
2011027745.tif 000087
【図２３Ｎ】
2011027745.tif 000088
【図２４】
2011027745.tif 000089
【図２５】
2011027745.tif 000090
【図２６】
2011027745.tif 000091
【図２７Ａ】
2011027745.tif 000092
【図２７Ｂ】
2011027745.tif 000093
【図２７Ｃ】
2011027745.tif 000094
【図２７Ｄ】
2011027745.tif 000095
【図２７Ｅ】
2011027745.tif 000096
【図２７Ｆ】
2011027745.tif 000097
【図２７Ｇ】
2011027745.tif 000098
【図２７Ｈ】
2011027745.tif 000099
【図２７Ｉ】
2011027745.tif 000100
【図２７Ｊ】
2011027745.tif 000101
【図２７Ｋ】
2011027745.tif 000102
【図２７Ｌ】
2011027745.tif 000103
【図２７Ｍ】
2011027745.tif 000104
【図２７Ｎ】
2011027745.tif 000105
【図２７Ｏ】
2011027745.tif 000106
【図２８】
2011027745.tif 000107
【図２９】
2011027745.tif 000108
【図３０】
2011027745.tif 000109
【図３１】
2011027745.tif 000110
【図３２】
2011027745.tif 000111
【図３３】
2011027745.tif 000112
【図３４Ａ】
2011027745.tif 000113
【図３４Ｂ】
2011027745.tif 000114
【図３４Ｃ】
2011027745.tif 000115
【図３４Ｄ】
2011027745.tif 000116
【図３４Ｅ】
2011027745.tif 000117
【図３４Ｆ】
2011027745.tif 000118
【図３４Ｇ】
2011027745.tif 000119
【図３４Ｈ】
2011027745.tif 000120
【図３４Ｉ】
2011027745.tif 000121
【図３４Ｊ】
2011027745.tif 000122
【図３４Ｋ】
2011027745.tif 000123
【図３４Ｌ】
2011027745.tif 000124
【図３４Ｍ】
2011027745.tif 000125
【図３４Ｎ】
2011027745.tif 000126
【図３５】
2011027745.tif 000127
【図３６】
2011027745.tif 000128
【図３７】
2011027745.tif 000129
【図３８Ａ】
2011027745.tif 000130
【図３８Ｂ】
2011027745.tif 000131
【図３８Ｃ】
2011027745.tif 000132
【図３８Ｄ】
2011027745.tif 000133
【図３８Ｅ】
2011027745.tif 000134
【図３８Ｆ】
2011027745.tif 000135
【図３８Ｇ】
2011027745.tif 000136
【図３８Ｈ】
2011027745.tif 000137
【図３８Ｉ】
2011027745.tif 000138
【図３８Ｊ】
2011027745.tif 000139
【図３８Ｋ】
2011027745.tif 000140
【図３８Ｌ】
2011027745.tif 000141
【図３８Ｍ】
2011027745.tif 000142
【図３８Ｎ】
2011027745.tif 000143
【図３８Ｏ】
2011027745.tif 000144
【図３９Ａ】
2011027745.tif 000145
【図３９Ｂ】
2011027745.tif 000146
【図４０Ａ】
2011027745.tif 000147
【図４０Ｂ】
2011027745.tif 000148
【図４１Ａ】
2011027745.tif 000149
【図４１Ｂ】
2011027745.tif 000150
【図４２Ａ】
2011027745.tif 000151
【図４２Ｂ】
2011027745.tif 000152
【図４３】
2011027745.tif 000153
【図４４Ａ】
2011027745.tif 000154
【図４４Ｂ】
2011027745.tif 000155
【図４４Ｃ】
2011027745.tif 000156
【図４４Ｄ】
2011027745.tif 000157
【図４４Ｅ】
2011027745.tif 000158
【図４４Ｆ】
2011027745.tif 000159
【図４４Ｇ】
2011027745.tif 000160
【図４４Ｈ】
2011027745.tif 000161
【図４４Ｉ】
2011027745.tif 000162
【図４４Ｊ】
2011027745.tif 000163
【図４４Ｋ】
2011027745.tif 000164
【図４４Ｌ】
2011027745.tif 000165
【図４４Ｍ】
2011027745.tif 000166
【図４４Ｎ】
2011027745.tif 000167
【図４４Ｏ】
2011027745.tif 000168
【図４４Ｐ】
2011027745.tif 000169
【図４４Ｑ】
2011027745.tif 000170
【図４４Ｒ】
2011027745.tif 000171
【図４５】
2011027745.tif 000172
【図４６】
2011027745.tif 000173
【図４７Ａ】
2011027745.tif 000174
【図４７Ｂ】
2011027745.tif 000175
【図４７Ｃ】
2011027745.tif 000176
【図４７Ｄ】
2011027745.tif 000177
【図４７Ｅ】
2011027745.tif 000178
【図４７Ｆ】
2011027745.tif 000179
【図４７Ｇ】
2011027745.tif 000180
【図４７Ｈ】
2011027745.tif 000181
【図４７Ｉ】
2011027745.tif 000182
【図４７Ｊ】
2011027745.tif 000183
【図４７Ｋ】
2011027745.tif 000184
【図４７Ｌ】
2011027745.tif 000185
【図４７Ｍ】
2011027745.tif 000186
【図４７Ｎ】
2011027745.tif 000187
【図４７Ｏ】
2011027745.tif 000188
【図４７Ｐ】
2011027745.tif 000189
【図４７Ｑ】
2011027745.tif 000190
【図４７Ｒ】
2011027745.tif 000191
【図４７Ｓ】
2011027745.tif 000192
【図４８】
2011027745.tif 000193
【図４９】
2011027745.tif 000194
【図５０】
2011027745.tif 000195
【図５１Ａ】
2011027745.tif 000196
【図５１Ｂ】
2011027745.tif 000197
【図５１Ｃ】
2011027745.tif 000198
【図５１Ｄ】
2011027745.tif 000199
【図５１Ｅ】
2011027745.tif 000200
【図５１Ｆ】
2011027745.tif 000201
【図５１Ｇ】
2011027745.tif 000202
【図５１Ｈ】
2011027745.tif 000203
【図５１Ｉ】
2011027745.tif 000204
【図５１Ｊ】
2011027745.tif 000205
【図５１Ｋ】
2011027745.tif 000206
【図５１Ｌ】
2011027745.tif 000207
【図５１Ｍ】
2011027745.tif 000208
【図５１Ｎ】
2011027745.tif 000209
【図５１Ｏ】
2011027745.tif 000210
【図５１Ｐ】
2011027745.tif 000211
【図５１Ｑ】
2011027745.tif 000212
【図５１Ｒ】
2011027745.tif 000213
【図５１Ｓ】
2011027745.tif 000214
【図５２】
2011027745.tif 000215
【図５３】
2011027745.tif 000216
【図５４Ａ】
2011027745.tif 000217
【図５４Ｂ】
2011027745.tif 000218
【図５４Ｃ】
2011027745.tif 000219
【図５４Ｄ】
2011027745.tif 000220
【図５４Ｅ】
2011027745.tif 000221
【図５４Ｆ】
2011027745.tif 000222
【図５４Ｇ】
2011027745.tif 000223
【図５４Ｈ】
2011027745.tif 000224
【図５４Ｉ】
2011027745.tif 000225
【図５４Ｊ】
2011027745.tif 000226
【図５４Ｋ】
2011027745.tif 000227
【図５４Ｌ】
2011027745.tif 000228
【図５４Ｍ】
2011027745.tif 000229
【図５４Ｎ】
2011027745.tif 000230
【図５４Ｏ】
2011027745.tif 000231
【図５４Ｐ】
2011027745.tif 000232
【図５４Ｑ】
2011027745.tif 000233
【図５４Ｒ】
2011027745.tif 000234
【図５４Ｓ】
2011027745.tif 000235
【図５４Ｔ】
2011027745.tif 000236
【図５５】
2011027745.tif 000237
【図５６】
2011027745.tif 000238
【図５７Ａ】
2011027745.tif 000239
【図５７Ｂ】
2011027745.tif 000240
【図５７Ｃ】
2011027745.tif 000241
【図５７Ｄ】
2011027745.tif 000242
【図５７Ｅ】
2011027745.tif 000243
【図５７Ｆ】
2011027745.tif 000244
【図５７Ｇ】
2011027745.tif 000245
【図５７Ｈ】
2011027745.tif 000246
【図５７Ｉ】
2011027745.tif 000247
【図５７Ｊ】
2011027745.tif 000248
【図５７Ｋ】
2011027745.tif 000249
【図５７Ｌ】
2011027745.tif 000250
【図５８】
2011027745.tif 000251
【図５９Ａ】
2011027745.tif 000252
【図５９Ｂ】
2011027745.tif 000253
【図５９Ｃ】
2011027745.tif 000254
【図５９Ｄ】
2011027745.tif 000255
【図５９Ｅ】
2011027745.tif 000256
【図５９Ｆ】
2011027745.tif 000257
【図５９Ｇ】
2011027745.tif 000258
【図５９Ｈ】
2011027745.tif 000259
【図５９Ｉ】
2011027745.tif 000260
【図５９Ｊ】
2011027745.tif 000261
【図５９Ｋ】
2011027745.tif 000262
【図５９Ｌ】
2011027745.tif 000263
【国際調査報告】
2011027745.tif 000264
2011027745.tif 000265
2011027745.tif 000266
2011027745.tif 000267
2011027745.tif 000268
2011027745.tif 000269
2011027745.tif 000270
2011027745.tif 000271
2011027745.tif 000272