(57)【要約】リニアイコライザ回路のＤＣゲインを、設定にしたがって容易かつ正確に制御できる波形等化回路を提供する。  デジェネレーション抵抗と容量とを有する増幅回路で構成されたリニアイコライザ回路と、前記リニアイコライザ回路のＤＣゲインのレベルを、前記デジェネレーション抵抗の値を変化させることにより制御するＤＣゲイン制御手段と、前記ＤＣゲインの制御レベルの設定値に対して、前記ＤＣゲインの値がリニアに変化するように、前記デジェネレーション抵抗の値と前記ＤＣゲインのレベルとの関係に基づいて、前記デジェネレーション抵抗の値を制御するデジェネレーション抵抗制御手段と、を備え、前記ＤＣゲインの制御レベルの設定値を調整することにより、受信信号の低周波数成分の振幅を調整する。
2011118543.tif 000002
【特許請求の範囲】
【請求項１】
デジェネレーション抵抗と容量とを有する増幅回路で構成されたリニアイコライザ回路と、
前記リニアイコライザ回路のＤＣゲインのレベルを、前記デジェネレーション抵抗の値を変化させることにより制御するＤＣゲイン制御手段と、
前記ＤＣゲインの制御レベルの設定値に対して、前記ＤＣゲインの値がリニアに変化するように、前記デジェネレーション抵抗の値と前記ＤＣゲインのレベルとの関係に基づき、前記デジェネレーション抵抗の値を制御するデジェネレーション抵抗制御手段と、を備え、
前記ＤＣゲインの制御レベルの設定値を調整することにより、受信信号の低周波数成分の振幅を調整することを特徴とする波形等化回路。
【請求項２】
前記増幅回路が、差動型構成を有していることを特徴とする、請求項１に記載の波形等化回路。
【請求項３】
前記増幅回路が、シングルエンド型構成を有していることを特徴とする、請求項１に記載の波形等化回路。
【請求項４】
前記受信信号のピークレベルを検出する手段と、
検出された前記ピークレベルと、前記ＤＣゲインを段階的に制御する段階数として設定された所定の値とから、前記ＤＣゲインの制御段階間の間隔を決定する手段と、
決定した前記間隔で、前記ＤＣゲインの制御レベルを設定する手段と、
を有することを特徴とする、請求項１乃至３のいずれかに記載の波形等化回路。
【請求項５】
デジェネレーション抵抗と容量とを有する増幅回路で構成され、受信信号が入力されるリニアイコライザ回路において、
前記デジェネレーション抵抗の値とＤＣゲインのレベルとの関係に基づき、前記ＤＣゲインの制御レベルの設定値に対して、前記ＤＣゲインの値がリニアに変化するように前記デジェネレーション抵抗の値を制御し、
前記ＤＣゲインの制御レベルの設定値を調整することにより、前記受信信号の低周波数成分の振幅を調整する
ことを特徴とする波形等化方法。
【請求項６】
前記ＤＣゲインの制御レベルを、所定の間隔で段階的に設定することを特徴とする、請求項５に記載の波形等化方法。
【請求項７】
前記受信信号のピークレベルを検出し、
検出された前記ピークレベルと、前記ＤＣゲインのレベルを段階的に制御する段階数として設定された所定の値とから、前記ＤＣゲインの制御段階の間隔を決定する
ことを特徴とする、請求項６に記載の波形等化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は波形等化回路に関し、特に高速有線通信分野の波形等化回路に関する。
【背景技術】
【０００２】
高速有線通信では伝送路の表皮効果、誘電損失、反射および集積回路内部の寄生Ｒ（電気抵抗：Ｒｅｓｉｓｔａｎｃｅ）Ｃ（電気容量：Ｃａｐａｃｉｔｙ）等による高周波成分の減衰が符号間干渉を引き起こす。近年のデータレートの向上に伴い、これらの受信波形の劣化要因は程度が増し、正しく信号を受信するためには、劣化の補正が必要になっている。このような高周波成分の減衰を補償するために用いられるのが波形等化回路で、その構成の中心となるのはリニアイコライザ回路である。この回路は入力された受信信号のうち減衰した高周波成分の振幅を増幅すると同時に減衰の小さい低周波成分の振幅を小さくする。このようにして、ナイキスト周波数以下の受信信号の周波数特性を平坦にし、サンプリングポイントでアイパターン信号波形の開口が得られるように波形整形する。図６は波形等化回路により高周波成分の減衰を補償し、同時に低周波成分を調整してナイキスト周波数以下の受信信号の周波数特性を平坦にする効果を示している。
このような波形整形には、例えば特許文献１の図２に記載されているような等化増幅器が一般的に使用される。この等化増幅器は、デジェネレーション抵抗と容量を有する増幅回路（以下、ＲＣデジェネレーション型増幅回路という）を用いた、差動型のリニアイコライザ回路を構成している。
このＲＣデジェネレーション型増幅回路の具体的な一般構成は、図５に示すとおりである。すなわちトランジスタＭ１とＭ２は負荷抵抗Ｒｄを介して電源ＶＤＤと接続され、電流源を介してグランドＧＮＤと接続されている。またトランジスタＭ１とＭ２は、ＭＯＳＦＥＴ（金属−酸化膜型電界効果トランジスタ：Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）６および容量Ｃｓに、図５に示す位置関係でそれぞれ接続している。容量Ｃｓはデジェネレーション容量として使用され、またＭＯＳＦＥＴ６のソース−ドレイン間抵抗はデジェネレーション抵抗として使用される。受信信号の高周波成分の振幅調整は容量Ｃｓの値によって調整することができ、受信信号の低周波成分の振幅調整は、リニアイコライザ回路のＤＣ（直流：Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）ゲインの調整によって行うことができる。なおリニアイコライザ回路のＤＣゲインの調整は、ＭＯＳＦＥＴ６のゲート電圧（Ｖｇ）を操作し、ソース−ドレイン間の抵抗値を制御することにより行われる。そして波形等化は、高周波成分の増幅量を設定する容量Ｃｓは所定の値に固定しておき、リニアイコライザ回路のＤＣゲインを操作して低周波成分の振幅を調整することにより、ナイキスト周波数以下の受信信号の周波数特性を平坦にする手法が一般的である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１７４６６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら上述の技術のように、図５に示すＲＣデジェネレーション型増幅回路をリニアイコライザ回路として使用した場合、リニアイコライザ回路のＤＣゲインを制御するためのＶｇのレベルと、ＤＣゲインとは線形関係にはならない。すなわちリニアイコライザのＤＣゲインは、Ｖｇの変化に対して単純な対応関係にはないため、Ｖｇの操作によってＤＣゲインを所望の値になるように正確に制御するのが難しいという問題があった。
すなわち図５に示すＲＣデジェネレーション型増幅回路において、ＭＯＳＦＥＴのソース−ドレイン間抵抗をデジェネレーション抵抗とする場合、リニアイコライザ回路としてのＤＣゲインは式（１）で表される。
2011118543.tif 000003
ここでＧａｉｎはリニアイコライザ回路のＤＣゲイン、ｇｍは増幅回路の入力トランジスタＭ１、Ｍ２のトランスコンダクタンス、Ｒｄは負荷抵抗、ＲｓはＭＯＳＦＥＴのソース−ドレイン間抵抗である。
デジェネレーション抵抗であるＭＯＳＦＥＴが線形領域で動作する場合、リニアイコライザ回路のＤＣゲインは式（２）のように書き換えられる。
2011118543.tif 000004
ここで、μはキャリアの移動度、Ｃｏｘは単位面積あたりのゲート容量、Ｌはソースからドレイン方向のゲート寸法、Ｗはソース・ドレイン間を直交するゲート寸法、ＶｓはＭＯＳＦＥＴのソース電圧、ＶＴＨはＭＯＳＦＥＴがオンする時のゲート電圧である。
図５に示すＲＣデジェネレーション型増幅回路により、ＭＯＳＦＥＴ６のゲート電圧Ｖｇでデジェネレーション抵抗の値を制御する場合、式（２）に示すようにゲート電圧とＤＣゲインとは特定の非線形関係を持つ。つまりゲート電圧を等間隔に変化させても、ＤＣゲインは等間隔に変化しないため、正確なＤＣゲインの調整が難しくなる。
本発明の目的は上記の問題点を解消し、リニアイコライザ回路のＤＣゲインを、設定にしたがって容易かつ正確に制御できる波形等化回路を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の波形等化回路は、デジェネレーション抵抗と容量とを有する増幅回路で構成されたリニアイコライザ回路と、前記リニアイコライザ回路のＤＣゲインのレベルを、前記デジェネレーション抵抗の値を変化させることにより制御するＤＣゲイン制御手段と、前記ＤＣゲインの制御レベルの設定値に対して、前記ＤＣゲインの値がリニアに変化するように、前記デジェネレーション抵抗の値と前記ＤＣゲインのレベルとの関係に基づき、前記デジェネレーション抵抗の値を制御するデジェネレーション抵抗制御手段と、を備え、前記ＤＣゲインの制御レベルの設定値を調整することにより、受信信号の低周波数成分の振幅を調整する。
また本発明の波形等化方法は、デジェネレーション抵抗と容量とを有する増幅回路で構成され、前記デジェネレーション抵抗の値を変化させることにより、ＤＣゲインのレベルを制御するリニアイコライザ回路において、前記ＤＣゲインの制御レベルの設定値に対して、前記ＤＣゲインの値がリニアに変化するように、前記デジェネレーション抵抗の値と前記ＤＣゲインのレベルとの関係に基づき、前記デジェネレーション抵抗の値を制御する手順と、前記ＤＣゲインの制御レベルの設定値を調整することにより、受信信号の低周波数成分の振幅を調整する手順と、を有する。
【発明の効果】
【０００６】
本発明は、リニアイコライザ回路のＤＣゲインを、設定にしたがって容易かつ正確に制御できる波形等化回路を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施の形態の構成を示すブロック図である。
【図２】本発明の第２の実施の形態の構成を示すブロック図である。
【図３Ａ】ゲート電圧ＶｇとＤＣゲインとの関係を示す図である。
【図３Ｂ】ＤＣゲイン制御レベルの設定値Ｚに対し、ＤＣゲインの値がリニアに変化するゲート電圧Ｖｇとの関係を示す図である。
【図３Ｃ】線形処理の結果、ＤＣゲイン制御レベルの設定値Ｚに対し、ＤＣゲインの値がリニアに変化する様子を示す図である。
【図４】シングルエンドで構成するＲＣデジェネレーション型増幅回路の図である。
【図５】高速有線通信で波形等化回路による高周波成分の減衰補償の原理を示す図である。
【図６】差動型ＲＣデジェネレーション型増幅回路によるリニアイコライザ回路を示す図である。
【発明を実施するための形態】
【０００８】
本発明の実施の形態について図面を参照して説明する。
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態の波形等化回路の構成を示すブロック図である。この波形等化回路は、デジェネレーション抵抗と容量とを有する増幅回路で構成されたリニアイコライザ回路１を備える。また、リニアイコライザ回路１のＤＣゲインのレベルを、デジェネレーション抵抗の値を変化させることにより制御するＤＣゲイン制御手段２を備える。またＤＣゲインの制御レベルの設定値に対して、ＤＣゲインの値がリニアに変化するように、デジェネレーション抵抗の値と前記ＤＣゲインのレベルとの関係に基づき、デジェネレーション抵抗の値を制御するデジェネレーション抵抗制御手段を備える。そしてＤＣゲインの制御レベルの設定値を調整することにより、受信信号の低周波数成分の振幅を調整する。
この構成により、この波形等化回路では、リニアイコライザ回路のＤＣゲインを、設定にしたがって容易かつ正確に制御することができる。すなわち、通常ＲＣデジェネレーション型増幅回路においては、デジェネレーション抵抗の値とＤＣゲインとは特定の非線形関係を持ち、デジェネレーション抵抗の値を等間隔に変化させても、ＤＣゲインは等間隔に変化しない。このため、デジェネレーション抵抗の値を操作することによって、ＤＣゲインを正確に調整することは難しい。しかしながらこの実施の形態では、ＤＣゲインの調整レベルの設定値に対して、デジェネレーション抵抗の値を、実際のＤＣゲインの値がリニアに変化するように制御している。このためＤＣゲインの調整レベルの設定に対して、所望のＤＣゲインの値が容易かつ正確に得られるようになる。
〔第２の実施の形態〕
図２は、本発明の第２の実施の形態の波形等価回路の構成を示すブロック図である。図２において、図１と対応する構成要素には同じ符号を記してある。この波形等化回路は、リニアイコライザ回路１のＤＣゲインを段階的に調整することにより、受信信号の低周波数成分の振幅を調整するものである。まず回路に入力された受信信号は、ピーク検出回路３により、受信信号のピークレベルが検出される。続いてＤＣゲイン調整間隔出力回路４において、ピーク検出回路３で検出されたピークレベルと、ＤＣゲインを調整する段階数として設定された所定の値とから、ＤＣゲインを調整する間隔（調整単位）が決定される。そしてこのＤＣゲイン調整間隔に基づき、リニアイコライザ回路１においてＤＣゲインが段階的に調整される。なおＤＣゲインの調整レベルの操作は、ＤＣゲイン制御レベル設定値をＤＣゲイン制御手段２に入力することにより行う。そしてＤＣゲイン制御手段２は、入力されたＤＣゲイン制御レベル設定値に対してＤＣゲインをリニアに変化させる、デジェネレーション抵抗制御信号をリニアイコライザ回路１に出力する。
この実施の形態では、振幅の大きな受信信号に対応して多数の制御ビットを設けることなく、振幅の大小によらず一定の段階数で制御を行っているため、大小様々な振幅の受信信号を調整する場合においても、回路規模を過度に大きくする必要がなくなる利点がある。
なお制御ビット数を一定にして振幅を調整する場合、振幅が大きい受信信号に対しては制御間隔が粗くなることになるが、同じ伝送路でデータを送信するのであれば、受信信号の信号対雑音比（Ｓ／Ｎ）は受信信号の振幅の大きさと関係なく一定である。したがって、振幅が小さい受信信号に比べ振幅が大きい受信信号はリニアイコライザ回路の出力端でより大きいアイ開口を得られる。したがって、受信信号の振幅の大小にかかわらずリニアイコライザ回路のＤＣゲインの制御ビット数を一定としても、サンプリングポイントでデータ値を正確に判定できるため、振幅の大きい信号に対し制御間隔が粗くなっても問題は生じない。
〔第３の実施の形態〕
本発明の第３の実施の形態は、図２に示した波形等化回路中のリニアイコライザ回路１として、図５に示した差動型ＲＣデジェネレーション型増幅回路を用いたものである。
図２のリニアイコライザ回路１に図５の差動型ＲＣデジェネレーション型増幅回路が用いられているものとして、図２を参照して第３の実施の形態の動作を説明する。まず伝送路において受信信号がピーク検出回路３に入力され、ピーク検出回路３は受信信号のピーク値を検出する。ＤＣゲイン調整間隔出力回路４では、検出された受信信号のピーク値と、リニアイコライザ回路１のＤＣゲイン制御ビット数として設定された値とから、リニアイコライザ回路１に入力された受信信号の振幅調整のための、ＤＣゲイン調整間隔を生成する。ＤＣゲイン調整間隔はＤＣゲイン制御手段２に入力され、リニアイコライザ回路１のＤＣゲイン制御に用いられる。
なおリニアイコライザ回路１は、受信信号の高周波成分の振幅を増幅すると同時に低周波成分の振幅を小さくする動作をする。ここで受信信号の高周波成分の増幅量はデジェネレーション容量Ｃｓの値により所定の値に設定され、低周波成分の振幅の調整はＤＣゲイン制御手段２により制御している。ＤＣゲイン制御手段２は、上述の式（２）の逆関数である、式（３）に示す特性に基づき、入力されたＤＣゲイン変化間隔とＤＣゲイン制御レベルの設定値から、対応するＤＣゲインを得るためのデジェネレーション抵抗制御信号としてＶｇを生成するものである。式（３）において、ＫはＺに対してＫＺ＝Ｇａｉｎの関係となる定数、またＺはＤＣゲイン制御レベルの設定値である。すなわち式（３）により、ＤＣゲイン制御レベルＺの値に対し、ＤＣゲインの変化がリニアとなるようなＶｇを得ることができる。
2011118543.tif 000005
なおここで、
2011118543.tif 000006
である。
以上の特性により設定されたＶｇがリニアイコライザ回路１に入力され、ＤＣゲインを制御する。これによって、予め等間隔で設定されたＤＣゲイン制御レベルの設定値Ｚに対して、リニアイコライザ回路１のＤＣゲインを等間隔に調整できる。
例えば図３Ａは、ＭＯＳＦＥＴ６のゲート電圧Ｖｇの変化に対するＤＣゲインの特性を示す図である。一方、図３Ｂは、ＤＣゲイン制御レベルの設定値Ｚに対し、ＤＣゲインの変化がリニアとなるＶｇの値をプロットしたもので、式（３）の関係を表している。すなわちこの関係に従って、ＤＣゲイン制御レベルの設定値Ｚに対し、ＤＣゲインの変化がリニアとなるＶｇを決定し、リニアイコライザ回路１に入力することにより、図３Ｃに示すように、Ｚに対してＤＣゲインをリニアに変化させることができる。
このような線形処理を行うことにより、ＤＣゲイン制御レベルの設定段階に対して、リニアイコライザ回路１のＤＣゲインを等間隔に調整することができる。
この第３の実施の形態は、第２の実施の形態と同様に、大小様々な振幅の受信信号を調整する場合においても、回路規模を大きくすることなく、またリニアイコライザ回路のＤＣゲインの正確な調整を容易に行うことができる。また特にこの第３の実施の形態では、リニアイコライザ回路として差動型ＲＣデジェネレーション型増幅回路を用いているため、信号中のノイズの影響を効果的に抑制できる利点がある。
〔第４の実施の形態〕
本発明の第４の実施の形態は、図２におけるリニアイコライザ回路１として、図５に示した差動型ＲＣデジェネレーション型増幅回路の代わりに、図４に示したシングルエンド構成のＲＣデジェネレーション型増幅回路を用いたものである。図４において、トランジスタＭ１は負荷抵抗Ｒｄを介して電源ＶＤＤと接続され、デジェネレーション抵抗であるＭＯＳＦＥＴ５を介してグランドＧＮＤと接続されている。図２におけるリニアイコライザ回路１として、このシングルエンド構成のＲＣデジェネレーション型増幅回路を用いた場合には、式（１）、式（２）、式（３）はそれぞれ式（４）、式（５）、式（６）に変形する。
2011118543.tif 000007
2011118543.tif 000008
なおここで、
2011118543.tif 000009
である。また、ＫはＺに対してＫＺ＝Ｇａｉｎの関係となる定数、ＺはＤＣゲイン制御レベルの設定値である。
この第４の実施の形態によっても、第２、第３の実施の形態と同様に、大小様々な振幅の受信信号を調整する場合において、回路規模を過度に大きくすることなく、またリニアイコライザ回路のＤＣゲインの正確な調整を容易に行うことができる。また第４の実施の形態では、リニアイコライザ回路としてシングルエンド構成のＲＣデジェネレーション型増幅回路が用いられているため、ノイズの影響がそれほど大きくない場合に適用すれば、回路構成が簡単になり、消費電力が抑えられる利点がある。
〔第５の実施の形態〕
本発明の第５の実施の形態は、リニアイコライザ回路のＤＣゲインを調整することにより、受信信号の低周波数成分の振幅を調整する波形等化回路であって、前記リニアイコライザ回路は、デジェネレーション抵抗の値を変化させることにより前記ＤＣゲインのレベルを制御する、ＲＣデジェネレーション型増幅回路で構成され、前記ＤＣゲインの調整レベルの設定値に対して、前記ＤＣゲインの値がリニアに変化するように、前記デジェネレーション抵抗のレベルを制御する手段を有する。
〔第６の実施の形態〕
本発明の第６の実施の形態は、リニアイコライザ回路のＤＣゲインを調整することにより、受信信号の低周波数成分の振幅を調整する波形等化方法であって、前記リニアイコライザ回路は、デジェネレーション抵抗の値を変化させることにより前記ＤＣゲインのレベルを制御する、ＲＣデジェネレーション型増幅回路で構成され、前記ＤＣゲインの調整レベルの設定値に対して、前記ＤＣゲインの値がリニアに変化するように、前記デジェネレーション抵抗のレベルを制御する手順を有する。
〔第７の実施の形態〕
本発明の第７の実施の形態は、リニアイコライザ回路のＤＣゲインを調整することにより、受信信号の低周波数成分の振幅を調整する波形等化回路であって、前記リニアイコライザ回路は、デジェネレーション抵抗とデジェネレーション容量とを有する増幅回路で構成され、前記ＤＣゲインのレベルを、前記デジェネレーション抵抗の値を変化させることにより制御する手段と、前記ＤＣゲインの調整レベルの設定値に対して、前記ＤＣゲインの値がリニアに変化するように、前記デジェネレーション抵抗の値を制御する手段を有する。
〔第８の実施の形態〕
本発明の第８の実施の形態は、リニアイコライザ回路のＤＣゲインを調整することにより、受信信号の低周波数成分の振幅を調整する波形等化方法であって、前記リニアイコライザ回路は、デジェネレーション抵抗とデジェネレーション容量とを有する増幅回路で構成され、前記ＤＣゲインのレベルを、前記デジェネレーション抵抗の値を変化させることにより制御する手順と、前記ＤＣゲインの調整レベルの設定値に対して、前記ＤＣゲインの値がリニアに変化するように、前記デジェネレーション抵抗の値を制御する手順を有する。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２０１０年３月２４日に出願された日本出願特願２０１０−０６７２４０を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【０００９】
１  リニアイコライザ回路
２  ＤＣゲイン制御手段
３  ピーク検出回路
４  ＤＣゲイン調整間隔出力回路
５  ＭＯＳＦＥＴ
６  ＭＯＳＦＥＴ
【図１】
2011118543.tif 000010
【図２】
2011118543.tif 000011
【図３Ａ】
2011118543.tif 000012
【図３Ｂ】
2011118543.tif 000013
【図３Ｃ】
2011118543.tif 000014
【図４】
2011118543.tif 000015
【図５】
2011118543.tif 000016
【図６】
2011118543.tif 000017
【国際調査報告】
2011118543.tif 000018
2011118543.tif 000019
2011118543.tif 000020
2011118543.tif 000021