(57)【要約】  増幅型固体撮像装置は、複数の画素（１０）で構成される画素アレイと制御回路とを備え、画素（１０）は、受光素子（ＰＤ）と、受光素子（ＰＤ）からの信号を増幅して出力する第１の増幅トランジスタ（ＳＦ１）と、第１の増幅トランジスタ（ＳＦ１）からの信号を保持する容量（ＣｍＲ，ＣｍＳ）と、容量（ＣｍＲ，ＣｍＳ）の入出力を制御する容量スイッチトランジスタ（ＳｗＲ，ＳｗＳ）と、容量（ＣｍＲ，ＣｍＳ）からの信号を増幅して出力する第２の増幅トランジスタ（ＳＦ２）とを備え、制御回路は、容量スイッチトランジスタ（ＳｗＲ，ＳｗＳ）を順次オンして第１の増幅トランジスタ（ＳＦ１）からの信号を容量（ＣｍＲ，ＣｍＳ）に順次書き込んだ後、容量スイッチトランジスタ（ＳｗＲ，ＳｗＳ）を順次オンして容量（ＣｍＲ，ＣｍＳ）に書き込まれた信号を順次読み出す。
2011155442.tif 000002
【特許請求の範囲】
【請求項１】
複数の容量を有する画素が行列状に複数配置されて構成される画素アレイと、
前記画素アレイを構成する各画素に対する動作制御を行う制御回路とを備えた増幅型固体撮像装置において、
前記各画素は、
受光した光に応じた信号を生成して出力する光電変換部と、
前記光電変換部からゲートに入力される信号を増幅して出力する第１の増幅トランジスタと、
前記第１の増幅トランジスタのゲート電圧をリセットするリセットトランジスタと、
前記第１の増幅トランジスタから第１の信号線に出力された信号を保持する複数の容量と、
前記複数の容量に対応してかつ前記第１の信号線と前記複数の容量との間にそれぞれ設けられ、前記第１の信号線と前記複数の容量との間の入出力制御を行う各容量当り１個からなる複数の容量スイッチと、
前記第１の信号線からゲートに入力される信号を増幅して第２の信号線に出力する第２の増幅トランジスタと、
前記第１の信号線に接続され、所定の第１の電圧を前記第１の信号線に出力する初期化トランジスタとを備えたことを特徴とする増幅型固体撮像装置。
【請求項２】
前記制御回路は、
（１）前記初期化トランジスタをオンするとともに前記複数の容量スイッチをオンすることにより、前記複数の容量を前記第１の電圧に初期化し、
（２）前記複数の容量に対応する前記複数の容量スイッチを順次オンすることにより、前記第１の増幅トランジスタからの増幅された信号を前記第１の信号線及び書き込むべき容量に対応する容量スイッチを介して当該容量へ順次書き込む書き込み動作を実行し、
（３）前記複数の容量に対応する前記複数の容量スイッチを順次オンすることにより、前記各容量に書き込まれた信号を、読み出すべき容量に対応する容量スイッチ、前記第１の信号線、及び前記第２の増幅トランジスタを介して前記第２の信号線に順次読み出す読み出し動作を実行するように制御することを特徴とする請求項１記載の増幅型固体撮像装置。
【請求項３】
前記制御回路は、前記第１の増幅トランジスタが飽和領域動作からサブスレッショルド領域動作に移行して準安定状態になる期間において、前記画素アレイを構成するすべての前記画素に対して同時に、前記書き込み動作を実行することを特徴とする請求項１又は２記載の増幅型固体撮像装置。
【請求項４】
前記第１の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、
前記制御回路は、前記第１の増幅トランジスタがオンとなる第２の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第２の電圧に対応する前記リセットトランジスタのソース電圧を前記第１の増幅トランジスタのゲートに印加して、前記第２の電圧に対応するリセット信号を前記第１の信号線に出力した後、前記第１の増幅トランジスタがオフとなる第３の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第３の電圧を前記第１の増幅トランジスタのゲートに印加するように、前記書き込み動作を実行することを特徴とする請求項１から３のうちのいずれか１つに記載の増幅型固体撮像装置。
【請求項５】
前記第１の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、
前記画素はさらに、前記第１の増幅トランジスタと第１の信号線との間に設けられた出力スイッチを備え、
前記制御回路は、前記リセットトランジスタをオンにすることにより、前記第１の増幅トランジスタがオンとなる第２の電圧を前記第１の増幅トランジスタのゲートに印加するとともに、前記出力スイッチをオンすることにより、前記第２の電圧に対応する前記リセット信号を前記第１の信号線に出力した後、前記出力スイッチをオフするように、前記書き込み動作を実行することを特徴とする請求項１から３のうちのいずれか１つに記載の増幅型固体撮像装置。
【請求項６】
前記第１の増幅トランジスタのゲートに入力される信号は、光信号を含み、
前記画素はさらに、前記光電変換部と前記第１の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第１の増幅トランジスタのゲートに出力し、
前記複数の容量は、前記リセット信号を保持する第１の容量と前記光信号を保持する第２の容量とを備え、
前記制御回路は、前記リセット信号を前記第１の容量に書き込んだ後、前記転送トランジスタをオンすることにより、前記光電変換部からの前記光信号を前記第１の増幅トランジスタのゲートに印加して、前記光信号を前記第２の容量に書き込むように、前記書き込み動作を実行することを特徴とする請求項４記載の増幅型固体撮像装置。
【請求項７】
前記第１の増幅トランジスタのゲートに入力される信号は、光信号を含み、
前記画素はさらに、前記光電変換部と前記第１の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第１の増幅トランジスタのゲートに出力し、
前記複数の容量は、前記リセット信号を保持する第１の容量と前記光信号を保持する第２の容量とを備え、
前記制御回路は、前記出力スイッチをオンして前記リセット信号を前記第１の容量に書き込んだ後、前記転送トランジスタをオンすることにより、前記光電変換部からの前記光信号を前記第１の増幅トランジスタのゲートに印加した後、前記光信号を前記第１の信号線に出力し、前記光信号を前記第２の容量に書き込むように、前記書き込み動作を実行することを特徴とする請求項５記載の増幅型固体撮像装置。
【請求項８】
前記第１の増幅トランジスタのゲートに入力される信号は、光信号を含み、
前記光電変換部はＰＮ受光素子であり、受光した光に応じた光信号を前記第１の増幅トランジスタのゲートに出力し、
前記複数の容量は、前記光信号を保持する第３の容量と、奇数番目のフレームを処理するときに前記リセット信号を保持する第４の容量と、偶数番目のフレームを処理するときに前記リセット信号を保持する第５の容量とを備え、
前記制御回路は、前記出力スイッチをオンすることにより、前記光電変換部からの前記光信号を前記第１の増幅トランジスタのゲートに印加して、前記光信号を前記第３の容量に書き込んだ後、奇数番目のフレームを処理するときに前記リセット信号を前記第４の容量に書き込み、偶数番目のフレームを処理するときに前記リセット信号を前記第５の容量に書き込むように、前記書き込み動作を実行することを特徴とする請求項５記載の増幅型固体撮像装置。
【請求項９】
前記制御回路は、奇数番目のフレームを処理するときに、前記光信号を前記第３の容量から読み出すとともに前記リセット信号を前記第５の容量から読み出し、偶数番目のフレームを処理するときに、前記光信号を前記第３の容量から読み出すとともに前記リセット信号を前記第４の容量から読み出すように、前記読み出し動作を実行することを特徴とする請求項８記載の増幅型固体撮像装置。
【請求項１０】
前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、
当該読み出し動作において、第１の行の読み出し動作と、前記第１の行の次の第２の行の読み出し動作との間において、前記第２の電圧を前記リセットトランジスタのドレインに印加し、前記転送トランジスタと前記リセットトランジスタとをオンすることにより、前記光電変換部からの前記光信号を前記リセットトランジスタのドレインに排出した後、前記転送トランジスタをオフし、前記リセットトランジスタがオン状態で前記第３の電圧を前記リセットトランジスタのドレインに印加し、前記リセットトランジスタをオフするように制御することを特徴とする請求項６記載の増幅型固体撮像装置。
【請求項１１】
前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、
当該読み出し動作において、第１の行の読み出し動作と、前記第１の行の次の第２の行の読み出し動作との間において、前記転送トランジスタと前記リセットトランジスタとをオンすることにより、前記光電変換部からの前記光信号を前記リセットトランジスタのドレインに排出した後、前記転送トランジスタをオフし、かつ前記リセットトランジスタをオフするように制御することを特徴とする請求項７記載の増幅型固体撮像装置。
【請求項１２】
前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、
当該読み出し動作において、第１の行の読み出し動作と、前記第１の行の次の第２の行の読み出し動作との間において、前記出力スイッチと前記リセットトランジスタとをオンすることにより、前記光電変換部からの光信号を前記リセットトランジスタのドレインに排出した後、前記リセットトランジスタをオフし、奇数番目のフレームを処理しているときは前記第４の容量に前記リセット信号を書き込み、偶数番目のフレームを処理しているときは前記第５の容量に前記リセット信号を書き込み、前記出力スイッチをオフするように制御することを特徴とする請求項８又は９記載の増幅型固体撮像装置。
【請求項１３】
前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、
当該読み出し動作において、読み出しを行っていない行の前記各画素における前記初期化トランジスタをオンすることにより、前記第２の増幅トランジスタのゲートを前記第２の増幅トランジスタがオフとなる第４の電圧に初期化するように制御することを特徴とする請求項１から１２のうちのいずれか１つに増幅型固体撮像装置。
【請求項１４】
前記画素はさらに、前記第２の増幅トランジスタと前記第２の信号線との間に設けられた選択トランジスタを備え、
前記制御回路は、前記選択トランジスタをオンすることにより、前記容量に保持された光信号又はリセット信号を前記第２の信号線に出力するように制御することを特徴とする請求項１から１２のうちのいずれか１つに増幅型固体撮像装置。
【請求項１５】
前記第１の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、
前記各画素はさらに、前記光電変換部と前記第１の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第１の増幅トランジスタのゲートに出力し、
前記制御回路は、前記光電変換部の蓄積時間が長時間蓄積モードと短時間蓄積モードの２モードを１フレーム期間内に有するように、前記転送トランジスタのオフ時間を制御し、
前記複数の容量は、前記リセット信号を保持する第６の容量と、前記長時間蓄積モードの光信号を保持する第７の容量と、前記短時間蓄積モードの光信号を保持する第８の容量とを備えることを特徴とする請求項１又は２記載の増幅型固体撮像装置。
【請求項１６】
前記制御回路は、
（１）前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第６の容量に書き込み、
（２）前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いミドルレベルに設定した後、前記長時間蓄積モードの光信号を前記第７の容量に書き込み、
（３）前記リセットトランジスタのゲート電圧を、前記ミドルレベルよりも低いローレベルに設定した後、前記短時間蓄積モードの光信号を前記第８の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする請求項１５記載の増幅型固体撮像装置。
【請求項１７】
前記増幅型固体撮像装置は、
前記画素から前記第２の信号線を介して出力される、前記リセット信号、前記長時間蓄積モードの光信号及び前記短時間蓄積モードの光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、
前記相関二重サンプリング回路は、
（ａ）１回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第１の差分電圧を演算し、
（ｂ）２回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記長時間蓄積モードの光信号を減算してなる第２の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第２の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、
（ｃ）前記受光した光の光量に応じて、上記第１の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする請求項１６記載の増幅型固体撮像装置。
【請求項１８】
前記制御回路は、
（１）前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第６の容量に書き込み、
（２）前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いローレベルに設定した後、前記長時間蓄積モードの光信号を前記第７の容量に書き込み、その後、前記リセットトランジスタのゲート電圧を前記ハイレベルに設定し、
（３）前記リセットトランジスタのゲート電圧を前記ローレベルに設定した後、前記短時間蓄積モードの光信号を前記第８の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする請求項１５記載の増幅型固体撮像装置。
【請求項１９】
前記増幅型固体撮像装置は、
前記画素から前記第２の信号線を介して出力される前記リセット信号及び前記光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、
（ａ）１回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第１の差分電圧を演算し、
（ｂ）２回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記リセット信号を減算してなる第３の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第３の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、
（ｃ）前記受光した光の光量に応じて、上記第１の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする請求項１８記載の増幅型固体撮像装置。
【請求項２０】
前記第１の差分電圧の上限値を全画素の前記長時間蓄積モードの光信号のばらつき範囲の最小値又は当該最小値より所定のマージン値だけ小さい値となるように設定することを特徴とする請求項１７又は１９記載の増幅型固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素内に容量を有する増幅型固体撮像装置に関する。
【背景技術】
【０００２】
一般に、増幅型固体撮像装置としては、増幅機能を持たせた画素部とその画素部の周辺に配置された走査回路とを有し、当該走査回路によって前記画素部から画素データを読み出すものが普及している。【０００３】
このような増幅型固体撮像装置の一例としては、画素部が周辺の駆動回路及び信号処理回路と一体化するのに有利なＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）によって構成されたＡＰＳ（Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ）型イメージセンサが知られている。このようなＡＰＳ型イメージセンサの中でも、近年は高画質が得られる４トランジスタ型が主流になりつつある。【０００４】
図２６は、従来技術に係る増幅型固体撮像装置の画素１００の構成を示す回路図である。画素１００は、４つのＮチャネルＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタを備えた、従来の４トランジスタ型の画素である。【０００５】
図２６において、受光素子ＰＤは通常埋め込み受光素子で構成され、受光素子ＰＤからフローティングディフュージョン領域ＦＤへは転送トランジスタＴＸによって信号電荷が転送される。フローティングディフュージョン領域ＦＤは、受光素子ＰＤから信号電荷が転送される前に、リセットトランジスタＲＴによってリセットトランジスタＲＴのドレイン電圧である電源電圧Ｖｄｄ又はそれに対応するリセットトランジスタＲＴのソース電圧にリセットされる。次に、転送トランジスタＴＸがオンされて、受光素子ＰＤからの信号電荷がフローティングディフュージョン領域ＦＤに転送される。前記リセット後及び前記信号電荷転送後のフローティングディフュージョン領域ＦＤの電圧は、増幅トランジスタＳＦによって増幅され、選択トランジスタＳＬを介して読み出し信号線ｓｉｇ３へ読み出される。読み出し信号線ｓｉｇ３の一端には定電流負荷トランジスタＣＬが接続され、定電流負荷トランジスタＣＬのドレインから出力電圧Ｖｏが得られる。【０００６】
図２６の画素１００をマトリクス状に配置した画素アレイを含む増幅型固体撮像装置を成す２次元イメージセンサを構成した場合には、各画素１００は行毎に順次読み出される。画素１００は、前回の読み出しが行われてから当該読み出しが行われるときまで受光素子ＰＤに蓄積された電荷を信号電荷として後段の信号処理回路（図示せず。）に出力するので、各画素の信号は時間的に行毎に順次ずれが生じ、動きのある被写体を撮像する場合には、動きに応じて画像が歪んでいた。【０００７】
このような問題を解決するために、各画素内に容量を備え、すべての画素を同時に読み出して当該各容量に書き込み、その後、当該各容量内の情報を順次読み出すようにした一括露光技術が提案されている。しかし、この場合、受光素子からの信号を前記容量に書き込んでから読み出すまでの間にノイズが増大し、Ｓ／Ｎ比が低下するという問題があった。このようなことから、受光素子の信号を増幅してから容量に書き込む技術が提案されており、図２７及び図２８はこの一例を示した回路図である（例えば、特許文献１参照。）。【０００８】
図２７は、従来技術に係る増幅型固体撮像装置の画素１１０の構成を示す回路図である。画素１１０は、図２６で示した画素１００と比較して、第１の増幅トランジスタＳＦ１と、定電流負荷トランジスタＶＢと、電流制御スイッチトランジスタＳＷと、書き込みスイッチトランジスタＷｒと、容量Ｃｍとをさらに備えて構成されている。なお、図２７の画素１１０では、第２の増幅トランジスタＳＦ２が図２６の増幅トランジスタＳＦに相当しており、電流制御スイッチトランジスタＳＷは電源側に設けられてもよい。【０００９】
図２７の画素１１０を使用して構成した２次元イメージセンサの動作は、まず、すべての画素１１０を一括動作させて、受光素子ＰＤからの信号を容量Ｃｍに書き込む。すなわち、電流制御スイッチトランジスタＳＷをオンさせた後、書き込みスイッチトランジスタＷｒをオンさせ、第１の増幅トランジスタＳＦ１によって増幅された受光素子ＰＤからの信号を容量Ｃｍに書き込む。この後、書き込みスイッチトランジスタＷｒをオフさせ、次に電流制御スイッチトランジスタＳＷをオフさせて一括書き込み動作が終了する。【００１０】
次いで、読み出し動作が、行毎に順次行われる。すなわち、容量Ｃｍに保持された信号を、第２の増幅トランジスタＳＦ２及び選択トランジスタＳＬを介して読み出し信号線ｓｉｇ３へ読み出す動作が行毎に順次行われる。読み出し信号線ｓｉｇ３の一端には定電流負荷トランジスタＣＬが接続され、出力電圧Ｖｏが行毎に順次得られる。【００１１】
図２８は、従来技術に係る増幅型固体撮像装置の画素１２０の構成を示す回路図である。画素１２０は、図２７で示した画素１１０と比較して、書き込みスイッチトランジスタ、容量、第２の増幅トランジスタ、及び選択トランジスタのそれぞれを二重にしたものであり、書き込みスイッチトランジスタＷｒ１，Ｗｒ２と、容量Ｃｍ１，Ｃｍ２と、第２の増幅トランジスタＳＦ２１，ＳＦ２２と、選択トランジスタＳＬ１，ＳＬ２とを備えて構成される。これにより、画素１２０を使用して２次元イメージセンサを構成したとき、すべての画素を一括動作させて、リセット動作後のフローティングディフュージョン領域ＦＤの電圧（リセット信号という。）、及び受光素子ＰＤから電荷を転送した後のフローティングディフュージョン領域ＦＤの電圧（光信号という。）をそれぞれ２つの容量Ｃｍ１，Ｃｍ２に保持することができる。また、読み出し動作は行毎に順次行われる。すなわち、２つの容量Ｃｍ１，Ｃｍ２に保持されたリセット信号及び光信号を、第２の増幅トランジスタＳＦ２１，ＳＦ２２及び選択トランジスタＳＬ１，ＳＬ２を介して読み出し信号線ｓｉｇ３，ｓｉｇ４へそれぞれ読み出す動作が行毎に順次行われる。読み出し信号線ｓｉｇ３，ｓｉｇ４の一端に接続された定電流負荷トランジスタＣＬ１，ＣＬ２によって出力電圧Ｖｏ１，Ｖｏ２が行毎に順次得られ、後段の信号処理回路（図示せず。）が、出力電圧Ｖｏ１と出力電圧Ｖｏ２との差を算出する相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）処理（以下、ＣＤＳ処理という。）を実行することにより、フローティングディフュージョン領域ＦＤでのリセットノイズと、第１の増幅トランジスタＳＦ１のしきい値のばらつきに起因する固定パターンノイズとを除去することができる。【００１２】
受光素子の信号を増幅した後、その信号を容量に書き込む一括露光技術の他の例として、図２９に示す技術が開示されている（非特許文献１参照。）。図２９は、従来技術に係る増幅型固体撮像装置の画素１３０の構成を示す回路図である。画素１３０を使用して２次元イメージセンサを構成したときの書き込み動作は、すべての画素１３０を一括動作させることにより実行される。まず、定電流負荷トランジスタＰＣがオンされ、次いでスイッチトランジスタＳｍｐ１，Ｓｍｐ２がともにオンされて、リセット動作後のリセット信号が容量ＣｍＲに保持され、次いでスイッチトランジスタＳｍｐ１のみがオンされて受光素子ＰＤから電荷を転送した後の光信号が容量ＣｍＳに保持される。【００１３】
次いで、読み出し動作が行毎に順次行われる。まず、スイッチトランジスタＳｍｐ１，Ｓｍｐ２がともにオフ状態のまま容量ＣｍＲに保持されたリセット信号を第２の増幅トランジスタＳＦ２のゲートに印加し、次いでスイッチトランジスタＳｍｐ２のみがオンされて容量ＣｍＳに保持された光信号を第２の増幅トランジスタＳＦ２のゲートに印加される。第２の増幅トランジスタＳＦ２は、選択トランジスタＳＬを介してリセット信号及び光信号を読み出し信号線ｓｉｇ３に出力し、この動作が行毎に順次行われる。その後、図２８の画素１２０の場合と同様に、後段の信号処理回路（図示せず。）がＣＤＳ処理を実行することにより、リセットノイズ、及び第１の増幅トランジスタＳＦ１及び第２の増幅トランジスタＳＦ２のしきい値のばらつきに起因する固定パターンノイズを除去することができる。また、画素１３０は、２つのスイッチトランジスタと、２つの容量と、１つの第２の増幅トランジスタとを備え、１画素当り８つのトランジスタ数を備える簡単な構成である。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００５−６５０７４号公報
【非特許文献】
【００１５】
【非特許文献１】X. Wang et al., "17.2M CMOS Image Sensor for High Speed Machine Vision Applications", Proceeding of SPIE-IS&T Electronic Imaging, SPIE Vol. 7536, p.7536M, 2010.
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、図２８の構成では下記課題があった。
（ａ）すべての画素を一括動作させて画素内の容量に書き込み動作を行う際、電流制御スイッチトランジスタＳＷをオンさせることにより、定電流負荷トランジスタＶＢを介して第１の増幅トランジスタＳＦ１に一定の電流Ｉ１が流れるため、２次元イメージセンサ全体に流れる電流は、電流Ｉ１の画素数倍となり、大きな直流電流が流れる。
（ｂ）１画素内に１１個のトランジスタが必要であり、受光素子ＰＤの面積が減少して感度が低下するとともに、画素レイアウトが複雑化する。【００１７】
また、図２９の構成の場合、全画素において同時に定電流負荷トランジスタＰＣがオンされるために上記（ａ）と同じ課題があり、かつ下記の課題があった。
（ｃ）スイッチトランジスタＳｍｐ２をオンさせて容量ＣｍＳに保持された光信号を第２の増幅トランジスタＳＦ２のゲートに読み出す際、光信号の電圧が２つの容量ＣｍＲ，ＣｍＳに分配されるので、これらの容量値が同じ場合、光信号の電圧が１／２に低下する。すなわち、Ｓ／Ｎ比が低下する。【００１８】
本発明の目的は以上の問題を解決し、簡単な回路構成で、画素内のトランジスタ数を削減して受光素子の面積を拡大でき、信号を容量に書き込むときの電流を抑圧することができ、信号を容量から読み出すときの電圧低下がなく高いＳ／Ｎ比を維持でき、安定した動作と高い性能とを得ることができる増幅型固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１９】
本発明に係る増幅型固体撮像装置は、複数の容量を有する画素が行列状に複数配置されて構成される画素アレイと、
前記画素アレイを構成する各画素に対する動作制御を行う制御回路とを備えた増幅型固体撮像装置において、
前記各画素は、
受光した光に応じた信号を生成して出力する光電変換部と、
前記光電変換部からゲートに入力される信号を増幅して出力する第１の増幅トランジスタと、
前記第１の増幅トランジスタのゲート電圧をリセットするリセットトランジスタと、
前記第１の増幅トランジスタから第１の信号線に出力された信号を保持する複数の容量と、
前記複数の容量に対応してかつ前記第１の信号線と前記複数の容量との間にそれぞれ設けられ、前記第１の信号線と前記複数の容量との間の入出力制御を行う各容量当り１個からなる複数の容量スイッチと、
前記第１の信号線からゲートに入力される信号を増幅して第２の信号線に出力する第２の増幅トランジスタと、
前記第１の信号線に接続され、所定の第１の電圧を前記第１の信号線に出力する初期化トランジスタとを備えたことを特徴とする。【００２０】
また、上記増幅型固体撮像装置において、前記制御回路は、
（１）前記初期化トランジスタをオンするとともに前記複数の容量スイッチをオンすることにより、前記複数の容量を前記第１の電圧に初期化し、
（２）前記複数の容量に対応する前記複数の容量スイッチを順次オンすることにより、前記第１の増幅トランジスタからの増幅された信号を前記第１の信号線及び書き込むべき容量に対応する容量スイッチを介して当該容量へ順次書き込む書き込み動作を実行し、
（３）前記複数の容量に対応する前記複数の容量スイッチを順次オンすることにより、前記各容量に書き込まれた信号を、読み出すべき容量に対応する容量スイッチ、前記第１の信号線、及び前記第２の増幅トランジスタを介して前記第２の信号線に順次読み出す読み出し動作を実行するように制御することを特徴とする。【００２１】
さらに、上記増幅型固体撮像装置において、前記制御回路は、前記第１の増幅トランジスタが飽和領域動作からサブスレッショルド領域動作に移行して準安定状態になる期間において、前記画素アレイを構成するすべての前記画素に対して同時に、前記書き込み動作を実行することを特徴とする。【００２２】
またさらに、上記増幅型固体撮像装置において、前記信号は、リセット信号を含み、
前記制御回路は、前記第１の増幅トランジスタがオンとなる第２の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第２の電圧に対応する前記リセットトランジスタのソース電圧を前記第１の増幅トランジスタのゲートに印加して、前記第２の電圧に対応するリセット信号を前記第１の信号線に出力した後、前記第１の増幅トランジスタがオフとなる第３の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第３の電圧を前記第１の増幅トランジスタのゲートに印加するように、前記書き込み動作を実行することを特徴とする。【００２３】
また、上記増幅型固体撮像装置において、前記信号は、リセット信号を含み、
前記画素はさらに、前記第１の増幅トランジスタと第１の信号線との間に設けられた出力スイッチを備え、
前記制御回路は、前記リセットトランジスタをオンにすることにより、前記第１の増幅トランジスタがオンとなる第２の電圧を前記第１の増幅トランジスタのゲートに印加するとともに、前記出力スイッチをオンすることにより、前記第２の電圧に対応する前記リセット信号を前記第１の信号線に出力した後、前記出力スイッチをオフするように、前記書き込み動作を実行することを特徴とする。【００２４】
さらに、上記増幅型固体撮像装置において、前記信号はさらに、光信号を含み、
前記画素はさらに、前記光電変換部と前記第１の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第１の増幅トランジスタのゲートに出力し、
前記複数の容量は、前記リセット信号を保持する第１の容量と前記光信号を保持する第２の容量とを備え、
前記制御回路は、前記リセット信号を前記第１の容量に書き込んだ後、前記転送トランジスタをオンすることにより、前記光電変換部からの前記光信号を前記第１の増幅トランジスタのゲートに印加して、前記光信号を前記第２の容量に書き込むように、前記書き込み動作を実行することを特徴とする。【００２５】
またさらに、上記増幅型固体撮像装置において、前記信号はさらに、光信号を含み、
前記画素はさらに、前記光電変換部と前記第１の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第１の増幅トランジスタのゲートに出力し、
前記複数の容量は、前記リセット信号を保持する第１の容量と前記光信号を保持する第２の容量とを備え、
前記制御回路は、前記出力スイッチをオンして前記リセット信号を前記第１の容量に書き込んだ後、前記転送トランジスタをオンすることにより、前記光電変換部からの前記光信号を前記第１の増幅トランジスタのゲートに印加した後、前記光信号を前記第１の信号線に出力し、前記光信号を前記第２の容量に書き込むように、前記書き込み動作を実行することを特徴とする。【００２６】
また、上記増幅型固体撮像装置において、前記信号はさらに、光信号を含み、
前記光電変換部はＰＮ受光素子であり、受光した光に応じた光信号を前記第１の増幅トランジスタのゲートに出力し、
前記複数の容量は、前記光信号を保持する第３の容量と、奇数番目のフレームを処理するときに前記リセット信号を保持する第４の容量と、偶数番目のフレームを処理するときに前記リセット信号を保持する第５の容量とを備え、
前記制御回路は、前記出力スイッチをオンすることにより、前記光電変換部からの前記光信号を前記第１の増幅トランジスタのゲートに印加して、前記光信号を前記第３の容量に書き込んだ後、奇数番目のフレームを処理するときに前記リセット信号を前記第４の容量に書き込み、偶数番目のフレームを処理するときに前記リセット信号を前記第５の容量に書き込むように、前記書き込み動作を実行することを特徴とする。【００２７】
さらに、上記増幅型固体撮像装置において、前記制御回路は、奇数番目のフレームを処理するときに、前記光信号を前記第３の容量から読み出すとともに前記リセット信号を前記第５の容量から読み出し、偶数番目のフレームを処理するときに、前記光信号を前記第３の容量から読み出すとともに前記リセット信号を前記第４の容量から読み出すように、前記読み出し動作を実行することを特徴とする。【００２８】
またさらに、上記増幅型固体撮像装置において、前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、
当該読み出し動作において、第１の行の読み出し動作と、前記第１の行の次の第２の行の読み出し動作との間において、前記第２の電圧を前記リセットトランジスタのドレインに印加し、前記転送トランジスタと前記リセットトランジスタとをオンすることにより、前記光電変換部からの前記光信号を前記リセットトランジスタのドレインに排出した後、前記転送トランジスタをオフし、前記リセットトランジスタがオン状態で前記第３の電圧を前記リセットトランジスタのドレインに印加し、前記リセットトランジスタをオフするように制御することを特徴とする。【００２９】
また、上記増幅型固体撮像装置において、前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、
当該読み出し動作において、第１の行の読み出し動作と、前記第１の行の次の第２の行の読み出し動作との間において、前記転送トランジスタと前記リセットトランジスタとをオンすることにより、前記光電変換部からの前記光信号を前記リセットトランジスタのドレインに排出した後、前記転送トランジスタをオフし、かつ前記リセットトランジスタをオフするように制御することを特徴とする。【００３０】
さらに、上記増幅型固体撮像装置において、前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、
当該読み出し動作において、第１の行の読み出し動作と、前記第１の行の次の第２の行の読み出し動作との間において、前記出力スイッチと前記リセットトランジスタとをオンすることにより、前記光電変換部からの光信号を前記リセットトランジスタのドレインに排出した後、前記リセットトランジスタをオフし、奇数番目のフレームを処理しているときは前記第４の容量に前記リセット信号を書き込み、偶数番目のフレームを処理しているときは前記第５の容量に前記リセット信号を書き込み、前記出力スイッチをオフするように制御することを特徴とする。【００３１】
またさらに、上記増幅型固体撮像装置において、前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、
当該読み出し動作において、読み出しを行っていない行の前記各画素における前記初期化トランジスタをオンすることにより、前記第２の増幅トランジスタのゲートを前記第２の増幅トランジスタがオフとなる第４の電圧に初期化するように制御することを特徴とする。【００３２】
また、上記増幅型固体撮像装置において、前記画素はさらに、前記第２の増幅トランジスタと前記第２の信号線との間に設けられた選択トランジスタを備え、
前記制御回路は、前記選択トランジスタをオンすることにより、前記容量に保持された光信号又はリセット信号を前記第２の信号線に出力するように制御することを特徴とする。【００３３】
またさらに、上記増幅型固体撮像装置において、
前記第１の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、
前記各画素はさらに、前記光電変換部と前記第１の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第１の増幅トランジスタのゲートに出力し、
前記制御回路は、前記光電変換部の蓄積時間が長時間蓄積モードと短時間蓄積モードの２モードを１フレーム期間内に有するように、前記転送トランジスタのオフ時間を制御し、
前記複数の容量は、前記リセット信号を保持する第６の容量と、前記長時間蓄積モードの光信号を保持する第７の容量と、前記短時間蓄積モードの光信号を保持する第８の容量とを備えることを特徴とする増幅型固体撮像装置である。【００３４】
またさらに、上記増幅型固体撮像装置において、
前記制御回路は、
（１）前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第６の容量に書き込み、
（２）前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いミドルレベルに設定した後、前記長時間蓄積モードの光信号を前記第７の容量に書き込み、
（３）前記リセットトランジスタのゲート電圧を、前記ミドルレベルよりも低いローレベルに設定した後、前記短時間蓄積モードの光信号を前記第８の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする増幅型固体撮像装置である。【００３５】
またさらに、上記増幅型固体撮像装置において、
前記増幅型固体撮像装置は、
前記画素から前記第２の信号線を介して出力される、前記リセット信号、前記長時間蓄積モードの光信号及び前記短時間蓄積モードの光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、
前記相関二重サンプリング回路は、
（ａ）１回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第１の差分電圧を演算し、
（ｂ）２回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記長時間蓄積モードの光信号を減算してなる第２の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第２の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、
（ｃ）前記受光した光量に応じて、上記第１の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする増幅型固体撮像装置である。【００３６】
またさらに、上記増幅型固体撮像装置において、
前記制御回路は、
（１）前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第６の容量に書き込み、
（２）前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いローレベルに設定した後、前記長時間蓄積モードの光信号を前記第７の容量に書き込み、その後、前記リセットトランジスタのゲート電圧を前記ハイレベルに設定し、
（３）前記リセットトランジスタのゲート電圧を前記ローレベルに設定した後、前記短時間蓄積モードの光信号を前記第８の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする増幅型固体撮像装置である。【００３７】
またさらに、上記増幅型固体撮像装置において、
前記増幅型固体撮像装置は、
前記画素から前記第２の信号線を介して出力される前記リセット信号及び前記光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、
（ａ）１回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第１の差分電圧を演算し、
（ｂ）２回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記リセット信号を減算してなる第３の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第３の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、
（ｃ）前記受光した光量に応じて、上記第１の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする増幅型固体撮像装置である。【００３８】
またさらに、上記増幅型固体撮像装置において、
前記第１の差分電圧の上限値を全画素の前記長時間蓄積モードの光信号のばらつき範囲の最小値又は当該最小値より所定のマージン値だけ小さい値となるように設定することを特徴とする増幅型固体撮像装置である。
【発明の効果】
【００３９】
本発明の増幅型固体撮像装置によれば、画素内に定電流負荷を有さないとともに、書き込みと読み出しを共通のスイッチで行うため、画素内のトランジスタ数を削減することができる。前記第１の増幅トランジスタの負荷となる前記複数の容量への書き込み動作を行うには、まず当該複数の容量を所定の電圧、例えば接地電圧ないしそれに近い正電圧に初期化し、この後、当該複数の容量への充電電流によって書き込み動作を行うようにし、前記容量スイッチによって特定の容量の選択と書き込み時間を制御することにより、安定した動作を行うことができる。また、前記複数の容量からの読み出し時には、前記第１の増幅トランジスタのゲートに当該トランジスタが不活性となる電圧を与えてオフ状態とし、前記容量スイッチによって特定の容量の選択と読み出し時間を制御することにより、前記第２の増幅トランジスタのゲートに前記複数の容量からの信号を与え、画素の外部に読み出すことができる。【００４０】
また、本発明の増幅型固体撮像装置によれば、前記リセットトランジスタ、埋め込み受光素子、及び転送トランジスタを有する画素で構成される画素アレイに対して、同時に作動させて当該各画素内の２つの容量の一方にリセット信号、他方に光信号の書き込み動作をそれぞれ行わせた後、前記各画素の前記各容量から第２の増幅トランジスタのゲートへの読み出しを順次行うようにして、全画素を一括して同時に前記各容量に書き込む動作、及び前記各容量から順次読み出す動作を行うことができる。読み出し時には、前記第１の増幅トランジスタのゲートに第３の電圧が与えられて不活性とされ、ないしは前記第１の増幅トランジスタと第１の信号線の間に出力スイッチが設けられてオフとされ、前記第１の増幅トランジスタが影響を与えることは防止される。また、順次読み出された画素毎のリセット信号と光信号の間で差を取ることにより、相関二重サンプリング（ＣＤＳ）法を適用することができ、前記第１及び第２の各増幅トランジスタにおけるしきい値電圧のばらつきに起因する固定パターンノイズや、前記第１の増幅トランジスタにおけるゲートへのリセットノイズを抑制することができ、低ノイズの画像信号を得ることができる。【００４１】
さらに、本発明の増幅型固体撮像装置によれば、前記リセットトランジスタ、及びＰＮ受光素子を有する画素で構成される画素アレイに対して、書き込み時は同時に作動させて前記出力スイッチをオンとし、当該各画素内の３つの容量の１つに光信号、他の１つの容量に奇数フレームのリセット信号、残余の容量に偶数フレームのリセット信号の書き込み動作をそれぞれ行わせた後、前記各画素の前記各容量から第２の増幅トランジスタのゲートへの読み出しは前記出力スイッチをオフとして順次行うようにし、全画素を一括して同時に前記各容量に書き込む動作、及び前記各容量から順次読み出す動作を行うことができる。また、各フレームにおいて、ノイズ相関のある当該フレームの光信号と１フレーム前のリセット信号をペアで読み出すから、それら信号間で差を取ることにより、ＣＤＳ法を適用することができ、前記第１及び第２の各増幅トランジスタにおけるしきい値電圧のばらつきに起因する固定パターンノイズや、前記第１の増幅トランジスタにおけるゲートへのリセットノイズを抑制することができ、低ノイズの画像信号を得ることができる。【００４２】
またさらに、本発明の増幅型固体撮像装置によれば、前記画素アレイから行順次で信号を読み出す際に、非選択行の前記第２の増幅トランジスタが不活性になるように、当該第２の増幅トランジスタのゲート電圧を前記初期化トランジスタによって制御するようにしたことから、当該第２の増幅トランジスタと前記信号線との間に選択トランジスタを設ける必要がなくなり、画素内の構成要素を更に削減することができ、受光部の面積の増大等の性能向上を図ることができる。【００４３】
さらに、本発明の増幅型固体撮像装置によれば、前記受光素子への入射光量が増大し前記転送トランジスタにより転送された電荷が前記リセットトランジスタをオーバーフローすることなく、フローティングディフュージョン領域に蓄積できる最大電荷量を大幅に増大することが出来る。すなわち、低感度の短時間蓄積電荷分だけ更に強い入射光量までの蓄積が可能となり、線形性の維持された信号が読み取られ、これら２種類の信号を組み合わせることにより、最大許容入射光量が拡大されたワイドダイナミックレンジ動作を行うことが可能となる。【００４４】
さらにまた、本発明の増幅型固体撮像装置によれば、長時間蓄積モードの光信号、短時間蓄積モードの光信号共に、相関二重サンプリング（ＣＤＳ）動作ができ、リセットノイズを抑圧して低ノイズ化が実現できる。すなわち、両者に共通のリセットノイズが除かれた長時間蓄積モードの光信号を得ることができる。同様に、短時間蓄積モードの光信号についても、両者に共通のリセットノイズが除かれた短時間蓄積モードの光信号を得ることができる。【００４５】
さらに、本発明の増幅型固体撮像装置によれば、全画素についてばらつきの最小値より小さくなるように信号をクリップするため、固定パターンノイズの無いワイドダイナミックレンジ画像信号を得ることができる。【００４６】
また、本発明の増幅型固体撮像装置によれば、擬似的にＣＤＳ動作を行うことが可能となるため、画素毎に変動するオフセットばらつきが除くことが可能となる。また、特に、第５の実施形態においては、他の実施形態のものと比較すると、取り扱い電荷量を２倍に増大することができる。【００４７】
また、本発明の増幅型固体撮像装置によれば、一括露光（グローバルシャッタ）動作とワイドダイナミックレンジ動作を同時に行うことができる。さらに、ワイドダイナミックレンジ動作において、毎フレーム連続して動作させることができ、動画にも適用可能である。さらにまた、ワイドダイナミックレンジ動作では、ワイドダイナミックレンジ動作に必要な全ての信号がフレームメモリ無しで同時に得ることができる。また、長時間蓄積モードの光信号、短時間蓄積モードの光信号共にリセットノイズ無しとすることができ、ＳＮ比の高いワイドダイナミックレンジ信号を得ることが出来る。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態に係る増幅型固体撮像装置の画素１０の構成を示す回路図である。
【図２】図１の画素１０をマトリクス状に配置した画素アレイＡ１０を備えた２次元イメージセンサの構成を示すブロック図である。
【図３】図２の２次元イメージセンサの動作を示すタイミングチャートの第１の部分である。
【図４】図２の２次元イメージセンサの動作を示すタイミングチャートの第２の部分である。
【図５】図２の２次元イメージセンサのシャッタ動作を示すタイミングチャートである。
【図６】本発明の第２の実施形態に係る増幅型固体撮像装置の画素２０の構成を示す回路図である。
【図７】本発明の第３の実施形態に係る増幅型固体撮像装置の画素３０の構成を示す回路図である。
【図８】図７の画素３０を有する画素アレイを備えた２次元イメージセンサの動作を示すタイミングチャートの第１の部分である。
【図９】図７の画素３０を有する画素アレイを備えた２次元イメージセンサの動作を示すタイミングチャートの第２の部分である。
【図１０】本発明の第４の実施形態に係る増幅型固体撮像装置の画素４０の構成を示す回路図である。
【図１１】図１０の画素４０を有する画素アレイを備えた２次元イメージセンサの１つのフレーム周期における動作を示すタイミングチャートの第１の部分である。
【図１２】図１０の画素４０を有する画素アレイを備えた２次元イメージセンサの１つのフレーム周期における動作を示すタイミングチャートの第２の部分である。
【図１３】図１０の画素４０を有する画素アレイを備えた２次元イメージセンサの２つのフレーム周期における動作を示すタイミングチャートである。
【図１４】図１０の画素４０を有する画素アレイを備えた２次元イメージセンサのシャッタ動作を示すタイミングチャートである。
【図１５】図１０の画素４０を有する画素アレイを備えた２次元イメージセンサの２つのフレーム周期におけるシャッタ動作を示すタイミングチャートである。
【図１６】本発明の第５の実施形態に係る増幅型固体撮像装置の画素５０の構成を示す回路図である。
【図１７】図１６の増幅型固体撮像装置の書き込み動作を示すタイミングチャートである。
【図１８】図１６の増幅型固体撮像装置の読み出し動作を示すタイミングチャートである。
【図１９】図１６の増幅型固体撮像装置において、入射光により受光素子で発生した信号電荷、転送トランジスタ及びリセットトランジスタのゲート電位、フローティングディフュージョン領域の電位を模式的に示す電位図である。
【図２０】図１６の増幅型固体撮像装置において、最大許容入射光量が拡大されたワイドダイナミックレンジ動作を示す蓄積時間に対する信号電荷量を示すグラフである。
【図２１】図１６の増幅型固体撮像装置において、固定パターンノイズを解消したワイドダイナミックレンジ動作を示す蓄積時間に対する信号電荷量を示すグラフである。
【図２２】本発明の第５の実施形態の第１の変形例に係る増幅型固体撮像装置の画素６０の構成を示す回路図である。
【図２３】本発明の第５の実施形態の第２の変形例に係る増幅型固体撮像装置の画素７０の構成を示す回路図である。
【図２４】図２３の増幅型固体撮像装置において、リセットトランジスタＲＴのゲート電圧ＶＲＴをハイレベルＶＲＴ（Ｈ）とローレベルＶＲＴ（Ｌ）の中間のミドルレベルＶＲＴ（Ｍ）の３つのレベルとした場合の動作を示すタイミングチャートである。
【図２５】図２３の増幅型固体撮像装置において、リセットトランジスタＲＴのゲート電圧ＶＲＴをハイレベルＶＲＴ（Ｈ）とローレベルＶＲＴ（Ｌ）の２つのレベルとした場合の動作を示すタイミングチャートである。
【図２６】従来技術に係る増幅型固体撮像装置の画素１００の構成を示す回路図である。
【図２７】従来技術に係る増幅型固体撮像装置の画素１１０の構成を示す回路図である。
【図２８】従来技術に係る増幅型固体撮像装置の画素１２０の構成を示す回路図である。
【図２９】従来技術に係る増幅型固体撮像装置の画素１３０の構成を示す回路図である。
【発明を実施するための形態】
【００４９】
次に、図面に示す実施形態に基づいて、本発明を詳細に説明する。
【００５０】
第１の実施形態．
図１は、本発明の第１の実施形態に係る増幅型固体撮像装置の画素１０の構成を示した回路図である。図１に示すように画素１０は、埋め込み受光素子で構成された受光素子ＰＤと、転送トランジスタＴＸと、リセットトランジスタＲＴと、第１の増幅トランジスタＳＦ１と、第１の信号線ｓｉｇ１と、容量ＣｍＲ，ＣｍＳと、容量スイッチトランジスタＳｗＲ，ＳｗＳと、初期化トランジスタＩＴと、第２の増幅トランジスタＳＦ２と、選択トランジスタＳＬと、第２の信号線ｓｉｇ２とを備えて構成される。以下では上記の各トランジスタがＮチャネルＭＯＳ電界効果トランジスタの場合について議論するが、極性を逆にすることにより各トランジスタがＰチャネルＭＯＳ電界効果トランジスタである場合にも同様に適用可能である。
【００５１】
第１の実施形態に係る増幅型固体撮像装置は、内部に容量ＣｍＲ，ＣｍＳを有する画素１０が行列状に複数配置されて構成される画素アレイＡ１０と、画素アレイＡ１０を構成する各画素１０に対する動作制御を行う制御回路（図２を参照して詳述するように、行デコーダ回路１４と、行駆動回路１５と、コラム信号処理回路１７と、コラムデコーダ回路１８とを含む。）とを備えた増幅型固体撮像装置において、各画素１０は、受光した光に応じた信号を生成して出力する受光素子ＰＤと、受光素子ＰＤからゲートに入力される信号を増幅して出力するＮチャネルＭＯＳ電界効果トランジスタからなる第１の増幅トランジスタＳＦ１と、第１の増幅トランジスタＳＦ１のゲート電圧をリセットするリセットトランジスタＲＴと、第１の増幅トランジスタＳＦ１から第１の信号線ｓｉｇ１に出力された信号を保持する容量ＣｍＲ，ＣｍＳと、容量ＣｍＲ，ＣｍＳに対応してかつ第１の信号線ｓｉｇ１と容量ＣｍＲ，ＣｍＳとの間にそれぞれ設けられ、第１の信号線ｓｉｇ１と容量ＣｍＲ，ＣｍＳとの間の入出力制御を行う容量スイッチトランジスタＳｗＲ，ＳｗＳと、第１の信号線ｓｉｇ１からゲートに入力される信号を増幅して第２の信号線ｓｉｇ２に出力するＮチャネルＭＯＳ電界効果トランジスタからなる第２の増幅トランジスタＳＦ２と、第１の信号線ｓｉｇ１に接続され、所定の電圧Ｖｓを第１の信号線ｓｉｇ１に出力する初期化トランジスタＩＴとを備え、前記制御回路は、
（１）初期化トランジスタＩＴをオンするとともに容量スイッチトランジスタＳｗＲ，ＳｗＳをオンすることにより、容量ＣｍＲ，ＣｍＳを電圧Ｖｓに初期化し、
（２）第１の増幅トランジスタＳＦ１が飽和領域動作からサブスレッショルド領域動作に移行して準安定状態になる期間において、画素アレイＡ１０を構成するすべての画素１０に対して同時に、容量ＣｍＲ，ＣｍＳに対応する容量スイッチトランジスタＳｗＲ，ＳｗＳを順次オンすることにより、第１の増幅トランジスタＳＦ１からの増幅された信号を第１の信号線ｓｉｇ１及び書き込むべき容量ＣｍＲ，ＣｍＳに対応する容量スイッチトランジスタＳｗＲ，ＳｗＳを介して容量ＣｍＲ，ＣｍＳへ順次書き込む書き込み動作を実行し、
（３）容量ＣｍＲ，ＣｍＳに対応する容量スイッチトランジスタＳｗＲ，ＳｗＳを順次オンすることにより、各容量ＣｍＲ，ＣｍＳに書き込まれた信号を、読み出すべき容量ＣｍＲ，ＣｍＳに対応する容量スイッチトランジスタＳｗＲ，ＳｗＳ、第１の信号線ｓｉｇ１、及び第２の増幅トランジスタＳＦ２を介して第２の信号線ｓｉｇ２に順次読み出す読み出し動作を実行するように制御することを特徴とする。
【００５２】
図１において、受光素子ＰＤのアノードは接地電圧に接続され、受光素子ＰＤのカソードは転送トランジスタＴＸのソースに接続される。転送トランジスタＴＸのゲートは、図２を参照して詳述される行駆動回路１５に接続され、転送トランジスタＴＸのドレインは、第１の増幅トランジスタＳＦ１のゲート、及びリセットトランジスタのソースに接続される。ここで、転送トランジスタＴＸのドレインと、第１の増幅トランジスタＳＦ１のゲートと、リセットトランジスタのソースとが接続される領域をフローティングディフュージョン領域ＦＤという。リセットトランジスタのゲートは行駆動回路１５に接続され、リセットトランジスタのドレインには行駆動回路１５からのリセットドレイン電圧である駆動信号Ｖｒｄが印加される。第１の増幅トランジスタＳＦ１のドレインは、電源電圧Ｖｄｄに接続され、第１の増幅トランジスタＳＦ１のソースは、第１の信号線ｓｉｇ１を介して、容量スイッチトランジスタＳｗＲのドレインと、容量スイッチトランジスタＳｗＳのドレインと、初期化トランジスタＩＴのソースと、第２の増幅トランジスタＳＦ２のゲートとに接続される。容量スイッチトランジスタＳｗＲのゲートは、行駆動回路１５に接続され、容量スイッチトランジスタＳｗＲのソースは、容量ＣｍＲの一端に接続され、容量ＣｍＲの他端は接地電圧に接続される。容量スイッチトランジスタＳｗＳのゲートは、行駆動回路１５に接続され、容量スイッチトランジスタＳｗＳのソースは、容量ＣｍＳの一端に接続され、容量ＣｍＳの他端は接地電圧に接続される。初期化トランジスタＩＴのゲートは、行駆動回路１５に接続され、初期化トランジスタＩＴのドレインは、接地電圧又は接地電圧に近い正の電圧である電圧Ｖｓに接続される。第２の増幅トランジスタＳＦ２のドレインは、電源電圧Ｖｄｄに接続され、第２の増幅トランジスタＳＦ２のソースは、選択トランジスタＳＬのドレインに接続される。選択トランジスタＳＬのゲートは、行駆動回路１５に接続され、選択トランジスタＳＬのソースは、第２の信号線ｓｉｇ２に接続される。
【００５３】
第２の信号線ｓｉｇ２の一端は、定電流負荷トランジスタＣＬのドレインに接続される。定電流負荷トランジスタＣＬのドレインはまた、図２を参照して詳述されるコラム信号処理回路１７に接続され、出力電圧Ｖｏをコラム信号処理回路１７に出力する。定電流負荷トランジスタＣＬのゲートは、出力電圧Ｖｏが読み出されているときに、定電流負荷トランジスタＣＬが定電流負荷となるように例えば直流電圧に接続される。定電流負荷トランジスタＣＬのソースは、接地電圧に接続される。
【００５４】
また、フローティングディフュージョン領域ＦＤの電圧を電圧ＶＦＤといい、第１の信号線ｓｉｇ１の電圧を電圧Ｖｓｉｇ１といい、容量ＣｍＲの電圧を電圧ＶＣｍＲといい、容量ＣｍＳの電圧を電圧ＶＣｍＳといい、第２の信号線ｓｉｇ２の電圧を電圧Ｖｓｉｇ２という。
【００５５】
図２は、図１の画素１０をマトリクス状に配置した画素アレイＡ１０を備えた増幅型固体撮像装置（２次元イメージセンサともいう。）の構成を示すブロック図である。画素アレイＡ１０は、複数の画素１０を備えて構成され、２次元イメージセンサは、画素アレイＡ１０と、行デコーダ回路１４と、行駆動回路１５と、コラム信号処理回路１７と、コラムデコーダ回路１８とを備えて構成される。
【００５６】
図２において、行デコーダ回路１４は、画素アレイＡ１０の特定の行を選択する選択信号を行駆動回路１５に出力する。行駆動回路１５は、７本の駆動線１６を介して下記の７種類の駆動信号を行デコーダ回路１４によって選択された行の画素１０に出力する。
（１）駆動信号Ｖｒｄ：リセットトランジスタＲＴのドレインに印加されて、リセットトランジスタＲＴのドレインの電圧を決定する駆動信号であり、電圧ＶＨ（例えば＋３Ｖである。）又は電圧ＶＬ（例えば＋０．５Ｖである。）の値をとる。
（２）駆動信号ＶＴＸ：転送トランジスタＴＸのゲートに印加されて転送トランジスタＴＸをオンオフさせる駆動信号であり、駆動信号ＶＴＸがハイレベルＶＴＸ（Ｈ）のとき転送トランジスタＴＸはオンされ、駆動信号ＶＴＸがローレベルＶＲＴ（Ｌ）のとき転送トランジスタＴＸはオフされる。
（３）駆動信号ＶＲＴ：リセットトランジスタＲＴのゲートに印加されてリセットトランジスタＲＴをオンオフさせる駆動信号であり、駆動信号ＶＲＴがハイレベルのときリセットトランジスタＲＴはオンされ、駆動信号ＶＲＴがローレベルのときリセットトランジスタＲＴはオフされる。
（４）駆動信号ＶＳｗＲ：容量スイッチトランジスタＳｗＲのゲートに印加されて容量スイッチトランジスタＳｗＲをオンオフさせる駆動信号であり、駆動信号ＶＳｗＲがハイレベルのとき容量スイッチトランジスタＳｗＲはオンされ、駆動信号ＶＳｗＲがローレベルのとき容量スイッチトランジスタＳｗＲはオフされる。
（５）駆動信号ＶＳｗＳ：容量スイッチトランジスタＳｗＳのゲートに印加されて容量スイッチトランジスタＳｗＳをオンオフさせる駆動信号であり、駆動信号ＶＳｗＳがハイレベルのとき容量スイッチトランジスタＳｗＳはオンされ、駆動信号ＶＳｗＳがローレベルのとき容量スイッチトランジスタＳｗＳはオフされる。
（６）駆動信号ＶＩＴ：初期化トランジスタＩＴのゲートに印加されて初期化トランジスタＩＴをオンオフさせる駆動信号であり、駆動信号ＶＩＴがハイレベルのとき初期化トランジスタＩＴはオンされ、駆動信号ＶＩＴがローレベルのとき初期化トランジスタＩＴはオフされる。
（７）駆動信号ＶＳＬ：選択トランジスタＳＬのゲートに印加されて選択トランジスタＳＬをオンオフさせる駆動信号であり、駆動信号ＶＳＬがハイレベルのとき選択トランジスタＳＬはオンされ、駆動信号ＶＳＬがローレベルのとき選択トランジスタＳＬはオフされる。
【００５７】
上述したように、行駆動回路１５は、画素アレイＡ１０の行毎に駆動信号を出力するので、画素アレイＡ１０の第ｉ行の画素１０に出力される駆動信号を上述した駆動信号の後に（ｉ）を連結することによって表すこととする。例えば、第ｉ行の画素１０に出力される駆動信号ＶＳｗＳは、駆動信号ＶＳｗＳ（ｉ）と表す。また、上述した（ｉ）を連結しない場合は、画素アレイＡ１０のすべての行の画素１０に出力される駆動信号を表すこととする。さらに、図１を参照して述べた画素１０における電圧ＶＦＤ，Ｖｓｉｇ１，ＶＣｍＲ，ＶＣｍＳ，Ｖｓｉｇ２についても同様の記法を使用する。すなわち、（ｉ）を連結した場合は画素アレイＡ１０の第ｉ行の画素１０における電圧を表し、（ｉ）を連結しない場合は、画素アレイＡ１０のすべての行の画素１０における電圧を表すこととする。例えば、電圧ＶＣｍＳ（ｉ）は、画素アレイＡ１０の第ｉ行の画素１０の容量ＣｍＳの電圧を表し、電圧Ｖｓｉｇ１は、画素アレイＡ１０のすべての行の画素１０の第１の信号線ｓｉｇ１の電圧を示す。
【００５８】
画素１０は、行駆動回路１５からの駆動信号に応答して動作し、第２の信号線ｓｉｇ２を介して後述するリセット信号及び光信号をコラム信号処理回路１７に出力する。コラム信号処理回路１７は、リセット信号と光信号（データ信号）の両方をサンプリングして光信号からリセット信号を減算することによりリセットノイズを除去する、いわゆる公知の相関二重サンプリング処理（以下、ＣＤＳ処理という。）を実行するＣＤＳ回路１７ａを備えて構成され、画素１０からのリセット信号及び光信号に対してＣＤＳ処理、アナログ信号処理、及びデジタル信号処理のうちの少なくとも１つを実行し、コラムデコーダ回路１８からの制御信号に応答して、水平信号線１９を介して処理後の信号を増幅型固体撮像装置の外部の回路（図示せず。）に出力する。また、電源線１１は、増幅型固体撮像装置全体の電源線に接続されており、第１の増幅トランジスタＳＦ１のドレイン、及び第２の増幅トランジスタＳＦ２のドレインに電源電圧Ｖｄｄを印加する。
【００５９】
なお、行デコーダ回路１４、行駆動回路１５、コラム信号処理回路１７、及びコラムデコーダ回路１８は制御回路を構成し、行デコーダ回路１４、及びコラムデコーダ回路１８に入力される制御信号、及び当該制御信号を生成する回路は図示していない。
【００６０】
図３は、図２の２次元イメージセンサの動作を示すタイミングチャートの第１の部分であり、図４は、図２の２次元イメージセンサの動作を示すタイミングチャートの第２の部分である。図３及び図４を参照して、図２の２次元イメージセンサの動作を説明する。
【００６１】
図３及び図４において、駆動信号Ｖｒｄ，ＶＲＴ，ＶＴＸ，ＶＳｗＲ（ｉ），ＶＳｗＳ（ｉ），ＶＩＴ（ｉ），ＶＳＬ（ｉ），ＶＳｗＲ（ｉ＋１），ＶＳｗＳ（ｉ＋１），ＶＩＴ（ｉ＋１），ＶＳＬ（ｉ＋１）は、上述した行駆動回路１５から画素１０に出力される駆動信号である。また、電圧ＶＦＤ，Ｖｓｉｇ１（ｉ），ＶＣｍＲ（ｉ），ＶＣｍＳ（ｉ），Ｖｓｉｇ１（ｉ＋１），ＶＣｍＲ（ｉ＋１），ＶＣｍＳ（ｉ＋１），Ｖｓｉｇ２は、上述した画素１０における電圧である。
【００６２】
画素アレイＡ１０を備えた２次元イメージセンサの動作は、画素アレイＡ１０のすべての画素１０を初期化するための初期化動作と、画素アレイＡ１０のすべての画素１０が一括して動作して、リセット信号を容量ＳｗＲに書き込みかつ光信号を容量ＳｗＳに書き込む動作を実行する書き込み位相と、画素アレイＡ１０の画素１０が行毎に動作して、リセット信号を容量ＳｗＲから読み出しかつ光信号を容量ＳｗＳから読み出す動作を実行する読み出し位相とで構成される。また、書き込み位相と読み出し位相とを合わせてフレーム周期という。なお、本実施形態においては、１つのフレームは、順次走査方式における１つの画面の画像データを含む。
【００６３】
まず、初期化動作について説明する。ここでは、画素アレイＡ１０の第ｉ行に含まれる画素１０の動作について説明するが、他の行に含まれる画素１０も同様に動作する。初期化動作では、駆動信号ＶＳｗＲ（ｉ），ＶＳｗＳ（ｉ）をハイレベルにすることにより容量スイッチトランジスタＳｗＲ，ＳｗＳをオンした状態で、駆動信号ＶＩＴ（ｉ）をハイレベルにすることにより初期化トランジスタＩＴをオンして、容量ＣｍＲ，ＣｍＳの電圧ＶＣｍＲ（ｉ），ＶＣｍＳ（ｉ）を電圧Ｖｓに初期化する。なお、後述するように、上述した動作と同様の初期化動作が、行毎に読み出し位相の最後においても実行される。
【００６４】
次に、書き込み位相について説明する。書き込み位相では、画素アレイＡ１０のすべての画素１０が一括して同時に動作する。ここでは、画素アレイＡ１０の第ｉ行に含まれる画素１０の動作について説明するが、他の行に含まれる画素１０も同様に動作する。
【００６５】
時刻ｔ１からの期間Ｔ１において、駆動信号ＶＲＴがハイレベルにされリセットトランジスタＲＴがオンされるが、この時の駆動信号Ｖｒｄは高い電圧ＶＨであるので、フローティングディフュージョン領域ＦＤの電圧ＶＦＤが電圧ＶＨ又はそれに対応するリセットトランジスタＲＴのソース電圧にリセットされ、第１の増幅トランジスタＳＦ１がオンされる。電圧Ｖｓｉｇ１（ｉ）は、第１の増幅トランジスタＳＦ１を備えゲインＧ１（Ｇ１＜１）を有するソースフォロワ回路の出力電圧であり、電圧Ｖｓｉｇ１（ｉ）の変化分は、ソースフォロワ回路の入力電圧ＶＦＤの変化分のＧ１倍となり、電圧Ｖｓｉｇ１（ｉ）の波形は、電圧ＶＦＤの波形と相似となる。
【００６６】
次いで、時刻ｔ２からの期間Ｔ２において、駆動信号ＶＳｗＲ（ｉ）がハイレベルにされ容量スイッチトランジスタＳｗＲがオンされるが、上述した初期化動作によって容量ＣｍＲの電圧ＶＣｍＲ（ｉ）は電圧Ｖｓであるので、フローティングディフュージョン領域ＦＤの電圧ＶＦＤが電圧ＶＨにリセットされたときに、第１の増幅トランジスタＳＦ１がオンされて、第１の増幅トランジスタＳＦ１のソースから容量ＣｍＲに向けて充電電流が流れ、容量ＣｍＲが充電される。容量ＣｍＲが充電されて、第１の増幅トランジスタＳＦ１のソースの電圧が上昇すると、第１の増幅トランジスタＳＦ１が飽和領域での動作からサブスレッショルド領域での動作に移行し充電電流がほぼ流れなくなり、容量ＣｍＲの電圧ＶＣｍＲ（ｉ）は、ほぼ安定した電圧ＶｓｉｇＲとなる。すなわち、容量スイッチトランジスタＳｗＲがオンである期間Ｔ２は、第１の増幅トランジスタＳＦ１が飽和領域での動作からサブスレッショルド領域での動作に移行するまでの期間である。
【００６７】
次いで、時刻ｔ３からの期間Ｔ３において、駆動信号ＶＴＸがハイレベルにされ転送トランジスタＴＸがオンされて、入射光により受光素子ＰＤで発生した信号電荷がフローティングディフュージョン領域ＦＤへ転送される。このとき、信号電荷の量に応じて、フローティングディフュージョン領域ＦＤの電圧ＶＦＤが変化する。信号電荷が存在しない場合、電圧ＶＦＤは電圧ＶｓｉｇＳ１となり、信号電荷が存在する場合、電圧ＶＦＤは電圧ＶｓｉｇＳ２となる。以下、信号電荷により発生する電圧を電圧ＶｓｉｇＳ（ＶｓｉｇＳ２≦ＶｓｉｇＳ≦ＶｓｉｇＳ１）という。
【００６８】
その後、時刻ｔ４からの期間Ｔ４において、駆動信号ＶＳｗＳ（ｉ）がハイレベルにされ容量スイッチトランジスタＳｗＳがオンされて、第１の増幅トランジスタＳＦ１のソースから容量ＣｍＳに向けて充電電流が流れ、容量ＣｍＳが充電される。第１の増幅トランジスタＳＦ１が飽和領域での動作からサブスレッショルド領域での動作に移行した時点で、容量ＣｍＳの電圧ＶＣｍＳ（ｉ）はほぼ安定した電圧ＶｓｉｇＳとなる。
【００６９】
最後に、時刻ｔ５からの期間Ｔ５において、駆動信号ＶＲＴがハイレベルにされリセットトランジスタＲＴが再度オンされるが、この時駆動信号Ｖｒｄは低い電圧ＶＬであるので、フローティングディフュージョン領域ＦＤの電圧ＶＦＤが電圧ＶＬにリセットされ、第１の増幅トランジスタＳＦ１がオフされる。すなわち、以後次の書き込み位相に入るまで第１の増幅トランジスタＳＦ１はオフ状態である。
【００７０】
上述した書き込み位相における書き込み動作によって、容量ＣｍＲによって保持される電圧ＶｓｉｇＲは、リセットトランジスタＲＴをオンしたときのフローティングディフュージョン領域ＦＤの電圧（リセット信号）を表し、容量ＣｍＳによって保持される電圧ＶｓｉｇＳは、転送トランジスタＴＸをオンして受光素子ＰＤから信号電荷をフローティングディフュージョン領域ＦＤに転送したときのフローティングディフュージョン領域ＦＤの電圧（光信号）を表す。
【００７１】
また、上述した書き込み動作において容量ＣｍＲ，ＣｍＳを充電するときに発生するノイズは、従来技術に係る図１７の画素１１０において容量Ｃｍを充電するときに発生するノイズ、従来技術に係る図１８の画素１２０において容量Ｃｍ１，Ｃｍ２を充電するときに発生するノイズ、及び従来技術に係る図１９の画素１３０において容量ＣｍＲ，ＣｍＳを充電するときに発生するノイズと比較して、エネルギーにおいて半分に低減される。すなわち、従来技術に係る画素１１０，１２０，１３０の容量Ｃｍ，Ｃｍ１，Ｃｍ２，ＣｍＲ，ＣｍＳの容量値が容量値Ｃである場合、これらの容量を充電するときに発生するノイズは以下の式（１）で表される。
【００７２】
【数１】
2011155442.tif 000003
【００７３】
ここで、ｋはボルツマン定数、Ｔは絶対温度を表す。
【００７４】
一方、第１の実施形態に係る画素１０の容量ＣｍＲ，ＣｍＳの容量値が容量値Ｃである場合、これらの容量を充電するときには、第１の増幅トランジスタＳＦ１がサブスレッショルド領域で動作するので、発生するノイズは以下の式（２）で表される。
【００７５】
【数２】
2011155442.tif 000004
【００７６】
ここで、ｋはボルツマン定数、Ｔは絶対温度を表す。すなわち、画素１０は、従来技術に係る画素と比較して、ノイズを低減することができる。
【００７７】
次に、読み出し位相について説明する。読み出し位相では、後述する１水平走査期間（１Ｈ）を単位として、画素アレイＡ１０のそれぞれの行が順次駆動される。ここで、上述したように、書き込み位相の期間Ｔ５においてフローティングディフュージョン領域ＦＤの電圧ＶＦＤが電圧ＶＬにリセットされているので、読み出し位相において第１の増幅トランジスタＳＦ１はオフ状態である。第２の信号線の電圧Ｖｓｉｇ２は、第２の増幅トランジスタＳＦ２を備えゲインＧ２（Ｇ２＜１）を有するソースフォロワ回路の出力電圧となっており、電圧Ｖｓｉｇ２の変化分は、ソースフォロワ回路の入力電圧である各行の第１の信号線の電圧Ｖｓｉｇ１（ｉ）の変化分のＧ２倍となり、電圧Ｖｓｉｇ２の波形は、電圧Ｖｓｉｇ１（ｉ）の波形と相似となる。
【００７８】
最初に、画素アレイＡ１０の第ｉ行に含まれる画素１０について説明する。まず、時刻ｔ６からの期間Ｔ６において、駆動信号ＶＩＴ（ｉ）がハイレベルにされ初期化トランジスタＩＴがオンされて、第２の増幅トランジスタＳＦ２のゲートの電圧、すなわち電圧Ｖｓｉｇ１（ｉ）が電圧Ｖｓにリセットされる。
【００７９】
次いで、時刻ｔ７からの期間Ｔ７において、駆動信号ＶＳＬ（ｉ）がハイレベルにされ選択トランジスタＳＬがオンされて、第２の増幅トランジスタＳＦ２が活性化するとともに、駆動信号ＶＳｗＲ（ｉ）がハイレベルにされ容量スイッチトランジスタＳｗＲがオンされて、リセット信号を表す電圧ＶｓｉｇＲが、容量ＣｍＲから第１の信号線ｓｉｇ１、第２の増幅トランジスタＳＦ２、及び選択トランジスタＳＬを介して第２の信号線ｓｉｇ２に出力される。
【００８０】
次いで、時刻ｔ８からの期間Ｔ８において、容量スイッチトランジスタＳｗＲがオン状態のまま初期化トランジスタＩＴがオンされて、容量ＣｍＲの電圧ＶＣｍＲ（ｉ）が電圧Ｖｓに初期化される。
【００８１】
次いで、時刻ｔ９からの期間Ｔ９において、選択トランジスタＳＬがオン状態のまま駆動信号ＶＳｗＳ（ｉ）がハイレベルにされ容量スイッチトランジスタＳｗＳがオンされて、光信号を表す電圧ＶｓｉｇＳが、容量ＣｍＳから第１の信号線ｓｉｇ１、第２の増幅トランジスタＳＦ２、及び選択トランジスタＳＬを介して第２の信号線ｓｉｇ２に出力される。
【００８２】
最後に、時刻ｔ１０からの期間Ｔ１０において、容量スイッチトランジスタＳｗＳがオン状態のまま初期化トランジスタＩＴがオンされて、容量ＣｍＳの電圧ＶＣｍＳ（ｉ）が電圧Ｖｓに初期化される。この後、画素アレイＡ１０の第ｉ＋１行に含まれる画素１０について上述した読み出し動作と同様の動作が行われる。
【００８３】
読み出し動作で説明したように、上述した初期化動作が、行毎に期間Ｔ８及び期間Ｔ１０で実行される。以降、第ｉ行の読み出しを実行している時刻ｔ６から期間Ｔ１０が終了するまでの期間を、第ｉ行の読み出し期間Ｔｒｄ（ｉ）という。また、第ｉ行の読み出し動作を開始する時刻ｔ６から第ｉ＋１行の読み出し動作を開始する時刻ｔ６ａまでの期間を１水平走査期間（１Ｈ）という。
【００８４】
以上の動作において、容量ＣｍＲ，ＣｍＳの容量値は、式（２）の関係から設計上可能な範囲で大きくすることが望ましい。同時に、容量ＣｍＲ，ＣｍＳの容量値が、第２の増幅トランジスタＳＦ２のゲート容量に比べて十分に大きな値であれば、期間Ｔ７及び期間Ｔ９で読み出される電圧値は各容量ＣｍＲ，ＣｍＳに書き込まれた時の電圧値とほぼ同じとなり、読み出し時の電圧低下は生じない。これによって、図１の画素１０は、図１９の画素１３０と比較して、リセット信号及び光信号の電圧値を大きく取ることができるのでＳ／Ｎ比が向上し、かつ式（２）にしたがってノイズが低減する。
【００８５】
上述した読み出し位相における読み出し動作により画素１０から読み出されたリセット信号及び光信号に対して、例えば図２のコラム信号処理回路１７が、電圧ＶｓｉｇＲと電圧ＶｓｉｇＳとの差を取るＣＤＳ処理を実行する。フローティングディフュージョン領域ＦＤでのリセットノイズ、及び第１の増幅トランジスタＳＦ１、並びに第２の増幅トランジスタＳＦ２それぞれのしきい値のばらつきに起因する固定パターンノイズについては、電圧ＶｓｉｇＲと電圧ＶｓｉｇＳとの間で相関が存在するので、ＣＤＳ処理を実行することによりこれらノイズが除去され、高画質の画像信号を得ることができる。
【００８６】
図３及び図４のタイミングチャートでは、受光素子ＰＤからフローティングディフュージョン領域ＦＤに転送される信号電荷は、書き込み位相における期間Ｔ３の終了時刻から次の書き込み位相における期間Ｔ３の終了時刻までの期間、すなわちフルフレーム期間に受光素子ＰＤで蓄積された信号電荷であったが、信号電荷を蓄積する時間（以下、露光蓄積時間（Ｔｉｎｔ）という。）を任意の長さに短縮するシャッタ動作も可能である。
【００８７】
図５は、図２の２次元イメージセンサのシャッタ動作を示すタイミングチャートである。ここで、図５に示した駆動信号Ｖｒｄ，ＶＲＴ，ＶＴＸ，ＶＳｗＲ（ｉ），ＶＳｗＳ（ｉ），ＶＩＴ（ｉ），ＶＳＬ（ｉ），ＶＳｗＲ（ｉ＋１），ＶＳｗＳ（ｉ＋１），ＶＩＴ（ｉ＋１），ＶＳＬ（ｉ＋１）は、図３及び図４のタイミングチャートで説明したものと同様である。また、図３及び図４と同様の時刻及び期間を示す時刻及び期間には、同一の符号を付している。
【００８８】
シャッタ位相では、画素アレイＡ１０のすべての画素が一括して動作して、受光素子ＰＤに蓄積された信号電荷を排出する動作（以下、シャッタ動作という。）が実行される。シャッタ動作を行うシャッタ位相は、読み出し位相において、各行の読み出し期間Ｔｒｄと重ならない任意の期間に設定されてもよい。図５のタイミングチャートでは、時刻ｔ１１から時刻ｔ１５までがシャッタ位相であり、第ｉ行の画素の読み出し期間Ｔｒｄ（ｉ）と第ｉ＋１行の画素の読み出し期間Ｔｒｄ（ｉ＋１）との間に設定されている。シャッタ位相以外の部分の読み出し位相は、上述した読み出し位相と同様である。
【００８９】
まず、時刻ｔ１１から時刻ｔ１２までの期間において、駆動信号ＶＴＸ及び駆動信号ＶＲＴがハイレベルにされ転送トランジスタＴＸ及びリセットトランジスタＲＴがオンされるが、この時の駆動信号Ｖｒｄは高い電圧ＶＨであるので、受光素子ＰＤに蓄積された信号電荷は、フローティングディフュージョン領域ＦＤを経由してリセットトランジスタＲＴのドレインへ排出される。
【００９０】
次いで、時刻ｔ１２において、駆動信号ＶＴＸがローレベルにされ転送トランジスタＴＸがオフされる。次いで、時刻ｔ１３において、駆動信号Ｖｒｄを電圧ＶＨから電圧ＶＬに変化させることにより、フローティングディフュージョン領域ＦＤの電圧が電圧ＶＬになる。次いで、時刻ｔ１４において駆動信号ＶＲＴがローレベルにされリセットトランジスタＲＴがオフされて、フローティングディフュージョン領域ＦＤの電圧が第１の増幅トランジスタＳＦ１がオフとなる電圧ＶＬに保持され、以後の読み出し動作を可能にする。
【００９１】
シャッタ位相における時刻ｔ１２において転送トランジスタＴＸがオフされてから、次の書き込み位相における期間Ｔ３が終了して転送トランジスタＴＸがオフされるまでの期間が、有効な露光蓄積期間Ｔｉｎｔとなる。読み出し位相においてシャッタ位相を設定する時刻を変化させることにより、露光蓄積期間Ｔｉｎｔの長さを変化させることができる。
【００９２】
以上説明したように、第１の実施形態によれば、１画素内に１つの埋め込み受光素子ＰＤと、８つのトランジスタＴＸ，ＲＴ，ＳＦ１，ＳｗＲ，ＳｗＳ，ＩＴ，ＳＦ２，ＳＬと、２つの容量ＣｍＲ，ＣｍＳとを用いるのみで、一括露光が可能でかつＣＤＳ処理により高画質が得られる２次元イメージセンサを構成することができる。また、リセット信号及び光信号をそれぞれ容量ＣｍＲ，ＣｍＳに書き込むときには、容量ＣｍＲ，ＣｍＳに過渡的な充電電流が流れるのみで大きな直流電流は流れない。さらに、リセット信号及び光信号をそれぞれ容量ＣｍＲ，ＣｍＳから読み出すときに信号を表す電圧が低下しないので、Ｓ／Ｎ比を向上させることができる。
【００９３】
第２の実施形態．
図６は、本発明の第２の実施形態に係る増幅型固体撮像装置の画素２０の構成を示す回路図である。画素２０は、図１の画素１０と比較して、選択トランジスタＳＬを備えない点、及び電圧Ｖｓが第２の増幅トランジスタＳＦ２がオフになる電圧値に設定される点が異なり、その他の構成要素は、画素１０と同様であって、その説明を省略する。また、画素２０をマトリクス状に配置した画素アレイを含む２次元イメージセンサの構成は、図２の画素１０を画素２０と置き換えたものと同様であるのでその説明を省略する。さらに、画素２０を有する画素アレイを備えた２次元イメージセンサの動作を示すタイミングチャートは、図３及び図４のタイミングチャートにおいて、選択トランジスタのための駆動信号ＶＳＬ（ｉ），ＶＳＬ（ｉ＋１）を削除したものと同様である。
【００９４】
図３及び図４を参照して、画素２０を備えた２次元イメージセンサの動作を説明する。期間Ｔ７及びＴ９において、容量スイッチトランジスタＳｗＲ，ＳｗＳがオンされる時のみ、容量ＣｍＲに保持されたリセット信号及び容量ＣｍＳに保持された光信号が第２の増幅トランジスタＳＦ２のゲートに印加されて第２の増幅トランジスタＳＦ２が活性化する。また、期間Ｔ６，Ｔ８，Ｔ１０において、初期化トランジスタＩＴがオンされて、第２の増幅トランジスタＳＦ２のゲートの電圧Ｖｓｉｇ１（ｉ）が電圧Ｖｓとなり第２の増幅トランジスタＳＦ２がオフされる。さらに、期間Ｔ１０の後は、第２の増幅トランジスタＳＦ２がオフの状態（非選択モード）が維持される。したがって、第２の実施形態に係る２次元イメージセンサは、第１の実施形態に係る２次元イメージセンサと同様に動作する。また、第２の実施形態に係る２次元イメージセンサは、第１の実施形態と同様の方法で、シャッタ動作を実行することができる。
【００９５】
以上説明したように、第２の実施形態によれば、１画素内に１つの埋め込み受光素子ＰＤと、７つのトランジスタＴＸ，ＲＴ，ＳＦ１，ＳｗＲ，ＳｗＳ，ＩＴ，ＳＦ２と、２つの容量ＣｍＲ，ＣｍＳとを用いるのみで、一括露光が可能でかつＣＤＳ処理により高画質が得られる２次元イメージセンサを構成することができる。また、リセット信号及び光信号をそれぞれ容量ＣｍＲ，ＣｍＳに書き込むときには、容量ＣｍＲ，ＣｍＳに過渡的な充電電流が流れるのみで大きな直流電流は流れない。さらに、リセット信号及び光信号を容量ＣｍＲ，ＣｍＳから読み出すときに信号を表す電圧が低下しないので、Ｓ／Ｎ比を向上させることができる。またさらに、第１の実施形態と比較してトランジスタ数が少ないため、回路を小型化して受光素子ＰＤの面積を増大させることができる。
【００９６】
第３の実施形態．
図７は、本発明の第３の実施形態に係る増幅型固体撮像装置の画素３０の構成を示す回路図である。画素３０は、画素１０と比較して、第１の増幅トランジスタＳＦ１と第１の信号線ｓｉｇ１との間に出力スイッチトランジスタＳｗＯを備えて構成され、リセットトランジスタのドレインが、第１の増幅トランジスタＳＦ１のドレイン、及び第２の増幅トランジスタＳＦ２のドレインと共通に電源電圧Ｖｄｄに接続されている点が異なり、その他の構成要素は、画素１０と同様であって、その説明を省略する。また、画素３０をマトリクス状に配置した画素アレイを含む２次元イメージセンサの構成は、図２の画素１０を画素３０と置き換えたものと同様であるのでその説明を省略する。出力スイッチトランジスタＳｗＯのゲートには、行駆動回路１５から駆動信号ＶＳｗＯが入力され、駆動信号ＶＳｗＯがハイレベルのとき出力スイッチトランジスタＳｗＯはオンされ、駆動信号ＶＳｗＯがローレベルのとき出力スイッチトランジスタＳｗＯはオフされる。
【００９７】
図８は、図７の画素３０を有する画素アレイを備えた２次元イメージセンサの動作を示すタイミングチャートの第１の部分であり、図９は、図７の画素３０を有する画素アレイを備えた２次元イメージセンサの動作を示すタイミングチャートの第２の部分である。図８及び図９のタイミングチャートは、図３及び図４のタイミングチャートと比較して、駆動信号Ｖｒｄを削除して、駆動信号ＶＳｗＯを追加した点、及び電圧ＶＦＤの波形、並びに電圧Ｖｓｉｇ１（ｉ），Ｖｓｉｇ１（ｉ＋１）の波形が異なる。
【００９８】
駆動信号ＶＳｗＯは、書き込み位相においてリセットトランジスタＲＴが最初にオン（時刻ｔ１）されてから次にオン（時刻ｔ５）されるまでの期間ハイレベルにされ、これにより出力スイッチトランジスタＳｗＯがオンされて、第１の増幅トランジスタＳＦ１のソースを第１の信号線に接続して、リセット信号及び光信号を容量スイッチトランジスタＳｗＲ，ＳｗＳを介して容量ＣｍＲ，ＣｍＳに書き込むことを可能にする。
【００９９】
また、フローティングディフュージョン領域ＦＤの電圧ＶＦＤの波形は、図３及び図４と比較して、時刻ｔ１から時刻ｔ５までは同一であり、時刻ｔ５以降が異なる。期間Ｔ５において、リセットトランジスタＲＴがオンされて、フローティングディフュージョン領域ＦＤの電圧ＶＦＤが高い電圧ＶＨとなる。電圧ＶＦＤが高い電圧ＶＨであっても、読み出し位相では出力スイッチトランジスタＳｗＯがオフ状態であるので、第１の増幅トランジスタＳＦ１は、読み出し動作に影響を与えない。したがって、読み出し位相において、図８及び図９に示す電圧Ｖｓｉｇ１（ｉ），Ｖｓｉｇ１（ｉ＋１）、駆動信号ＶＳｗＲ（ｉ），ＶＳｗＲ（ｉ＋１）、駆動信号ＶＳｗＳ（ｉ），ＶＳｗＳ（ｉ＋１）、電圧ＶＣｍＲ（ｉ），ＶＣｍＲ（ｉ＋１）、電圧ＶＣｍＳ（ｉ），ＶＣｍＳ（ｉ＋１）、駆動信号ＶＩＴ（ｉ），ＶＩＴ（ｉ＋１）、及び駆動信号ＶＳＬ（ｉ），ＶＳＬ（ｉ＋１）は、図３及び図４の場合と同様である。したがって、実施形態３に係る２次元イメージセンサは、実施形態１に係る２次元イメージセンサと同様に動作する。また、第３の実施形態に係る２次元イメージセンサのシャッタ動作は、第１の実施形態のシャッタ動作から駆動信号Ｖｒｄに関する動作を削除したものと同様である。
【０１００】
以上説明したように、第３の実施形態によれば、１画素内に１つの埋め込み受光素子ＰＤと、９つのトランジスタＴＸ，ＲＴ，ＳＦ１，ＳｗＯ，ＳｗＲ，ＳｗＳ，ＩＴ，ＳＦ２，ＳＬと、２つの容量ＣｍＲ，ＣｍＳとを用いるのみで、一括露光が可能でかつＣＤＳ処理により高画質が得られる２次元イメージセンサを構成することができる。また、リセット信号及び光信号をそれぞれ容量ＣｍＲ，ＣｍＳに書き込むときには、容量ＣｍＲ，ＣｍＳに過渡的な充電電流が流れるのみで大きな直流電流は流れない。さらに、リセット信号及び光信号を容量ＣｍＲ，ＣｍＳから読み出すときに信号を表す電圧が低下しないので、Ｓ／Ｎ比を向上させることができる。
【０１０１】
なお、第３の実施形態では、選択トランジスタＳＬを備えて画素３０を構成したが、本発明はこれに限らず、第２の実施形態と同様に選択トランジスタＳＬを備えずに画素３０を構成してもよく、この場合、画素３０内のトランジスタ数は８つとなり、回路を小型化して受光素子ＰＤの面積を増大させることができる。
【０１０２】
第４の実施形態．
図１０は、本発明の第４の実施形態に係る増幅型固体撮像装置の画素４０の構成を示す回路図である。上述した第１、第２、及び第３の実施形態に係る画素１０，２０，３０は、埋め込み受光素子型の受光素子ＰＤと転送トランジスタＴＸとを備えていたが、第４の実施形態に係る画素４０は、転送トランジスタを備えずかつＰＮ受光素子型の受光素子ＰＤを備える。
【０１０３】
図１０示すように画素４０は、ＰＮ受光素子で構成された受光素子ＰＤと、リセットトランジスタＲＴと、第１の増幅トランジスタＳＦ１と、第１の信号線ｓｉｇ１と、出力スイッチトランジスタＳｗＯと、容量ＣｍＲ１，ＣｍＲ２，ＣｍＳと、容量スイッチトランジスタＳｗＲ１，ＳｗＲ２，ＳｗＳと、初期化トランジスタＩＴと、第２の増幅トランジスタＳＦ２と、選択トランジスタＳＬと、第２の信号線ｓｉｇ２とを備えて構成される。なお、画素４０をマトリクス状に配置した画素アレイを含む２次元イメージセンサの構成は、図２の画素１０を画素４０と置き換えたものと同様であるのでその説明を省略する。以下、画素４０をマトリクス状に配置した画素アレイを画素アレイＡ４０という。
【０１０４】
図１０において、受光素子ＰＤのアノードは接地電圧に接続され、受光素子ＰＤのカソードは、第１の増幅トランジスタＳＦ１のゲート、及びリセットトランジスタのソースに接続される。リセットトランジスタのゲートは図２を参照して上述された行駆動回路１５に接続され、リセットトランジスタのドレインは電源電圧Ｖｄｄに接続される。第１の増幅トランジスタＳＦ１のドレインは、電源電圧Ｖｄｄに接続され、第１の増幅トランジスタＳＦ１のソースは、出力スイッチトランジスタＳｗＯのソースに接続される。出力スイッチトランジスタＳｗＯのゲートは、行駆動回路１５に接続され、出力スイッチトランジスタＳｗＯのドレインは、第１の信号線ｓｉｇ１を介して、容量スイッチトランジスタＳｗＲ１のドレインと、容量スイッチトランジスタＳｗＲ２のドレインと、容量スイッチトランジスタＳｗＳのドレインと、初期化トランジスタＩＴのソースと、第２の増幅トランジスタＳＦ２のゲートとに接続される。容量スイッチトランジスタＳｗＲ１のゲートは、行駆動回路１５に接続され、容量スイッチトランジスタＳｗＲ１のソースは、容量ＣｍＲ１の一端に接続され、容量ＣｍＲ１の他端は接地電圧に接続される。容量スイッチトランジスタＳｗＲ２のゲートは、行駆動回路１５に接続され、容量スイッチトランジスタＳｗＲ２のソースは、容量ＣｍＲ２の一端に接続され、容量ＣｍＲ２の他端は接地電圧に接続される。容量スイッチトランジスタＳｗＳのゲートは、行駆動回路１５に接続され、容量スイッチトランジスタＳｗＳのソースは、容量ＣｍＳの一端に接続され、容量ＣｍＳの他端は接地電圧に接続される。初期化トランジスタＩＴのゲートは、行駆動回路１５に接続され、初期化トランジスタＩＴのドレインは、接地電圧又は接地電圧に近い正の電圧である電圧Ｖｓに接続される。第２の増幅トランジスタＳＦ２のドレインは、電源電圧Ｖｄｄに接続され、第２の増幅トランジスタＳＦ２のソースは、選択トランジスタＳＬのドレインに接続される。選択トランジスタＳＬのゲートは、行駆動回路１５に接続され、選択トランジスタＳＬのソースは、第２の信号線ｓｉｇ２に接続される。
【０１０５】
第２の信号線ｓｉｇ２の一端は、定電流負荷トランジスタＣＬのドレインに接続される。定電流負荷トランジスタＣＬのドレインはまた、図２を参照して上述されたコラム信号処理回路１７に接続され、出力電圧Ｖｏをコラム信号処理回路１７に出力する。定電流負荷トランジスタＣＬのゲートは、出力電圧Ｖｏが読み出されているときに、定電流負荷トランジスタＣＬが定電流負荷となるように例えば直流電圧に接続される。定電流負荷トランジスタＣＬのソースは、接地電圧に接続される。
【０１０６】
また、受光素子ＰＤのカソードの電圧を電圧ＶＰＤといい、第１の信号線ｓｉｇ１の電圧を電圧Ｖｓｉｇ１といい、容量ＣｍＲ１の電圧を電圧ＶＣｍＲ１といい、容量ＣｍＲ２の電圧を電圧ＶＣｍＲ２といい、容量ＣｍＳの電圧を電圧ＶＣｍＳといい、第２の信号線ｓｉｇ２の電圧を電圧Ｖｓｉｇ２という。
【０１０７】
また、行駆動回路１５から画素４０に出力される駆動信号を以下に示す。
（１）駆動信号ＶＲＴ：リセットトランジスタＲＴのゲートに印加されてリセットトランジスタＲＴをオンオフさせる駆動信号であり、駆動信号ＶＲＴがハイレベルのときリセットトランジスタＲＴはオンされ、駆動信号ＶＲＴがローレベルのときリセットトランジスタＲＴはオフされる。
（２）駆動信号ＶＳｗＯ：出力スイッチトランジスタＳｗＯのゲートに印加されて出力スイッチトランジスタＳｗＯをオンオフさせる駆動信号であり、駆動信号ＶＳｗＯがハイレベルのとき出力スイッチトランジスタＳｗＯはオンされ、駆動信号ＶＳｗＯがローレベルのとき出力スイッチトランジスタＳｗＯはオフされる。
（３）駆動信号ＶＳｗＲ１：容量スイッチトランジスタＳｗＲ１のゲートに印加されて容量スイッチトランジスタＳｗＲ１をオンオフさせる駆動信号であり、駆動信号ＶＳｗＲ１がハイレベルのとき容量スイッチトランジスタＳｗＲ１はオンされ、駆動信号ＶＳｗＲ１がローレベルのとき容量スイッチトランジスタＳｗＲ１はオフされる。
（４）駆動信号ＶＳｗＲ２：容量スイッチトランジスタＳｗＲ２のゲートに印加されて容量スイッチトランジスタＳｗＲ２をオンオフさせる駆動信号であり、駆動信号ＶＳｗＲ２がハイレベルのとき容量スイッチトランジスタＳｗＲ２はオンされ、駆動信号ＶＳｗＲ２がローレベルのとき容量スイッチトランジスタＳｗＲ２はオフされる。
（５）駆動信号ＶＳｗＳ：容量スイッチトランジスタＳｗＳのゲートに印加されて容量スイッチトランジスタＳｗＳをオンオフさせる駆動信号であり、駆動信号ＶＳｗＳがハイレベルのとき容量スイッチトランジスタＳｗＳはオンされ、駆動信号ＶＳｗＳがローレベルのとき容量スイッチトランジスタＳｗＳはオフされる。
（６）駆動信号ＶＩＴ：初期化トランジスタＩＴのゲートに印加されて初期化トランジスタＩＴをオンオフさせる駆動信号であり、駆動信号ＶＩＴがハイレベルのとき初期化トランジスタＩＴはオンされ、駆動信号ＶＩＴがローレベルのとき初期化トランジスタＩＴはオフされる。
（７）駆動信号ＶＳＬ：選択トランジスタＳＬのゲートに印加されて選択トランジスタＳＬをオンオフさせる駆動信号であり、駆動信号ＶＳＬがハイレベルのとき選択トランジスタＳＬはオンされ、駆動信号ＶＳＬがローレベルのとき選択トランジスタＳＬはオフされる。
【０１０８】
上述したように、行駆動回路１５は、画素アレイＡ４０の行毎に駆動信号を出力するので、画素アレイＡ４０の第ｉ行の画素４０に出力される駆動信号を上述した駆動信号の後に（ｉ）を連結することによって表すこととする。例えば、第ｉ行の画素４０に出力される駆動信号ＶＳｗＳは、駆動信号ＶＳｗＳ（ｉ）と表す。また、上述した（ｉ）を連結しない場合は、画素アレイＡ４０のすべての行の画素４０に出力される駆動信号を表すこととする。さらに、図１０を参照して述べた画素４０における電圧ＶＰＤ，Ｖｓｉｇ１，ＶＣｍＲ１，ＶＣｍＲ２，ＶＣｍＳ，Ｖｓｉｇ２についても同様の記法を使用する。すなわち、（ｉ）を連結した場合は画素アレイＡ４０の第ｉ行の画素４０における電圧を表し、（ｉ）を連結しない場合は、画素アレイＡ４０のすべての行の画素４０における電圧を表すこととする。例えば、電圧ＶＣｍＳ（ｉ）は、画素アレイＡ４０の第ｉ行の画素４０の容量ＣｍＳの電圧を表し、電圧Ｖｓｉｇ１は、画素アレイＡ４０のすべての行の画素４０の第１の信号線ｓｉｇ１の電圧を示す。
【０１０９】
図１０の画素４０を有する画素アレイＡ４０を備えた２次元イメージセンサの動作を、図１１乃至図１５のタイミングチャートを参照して説明する。
【０１１０】
図１１は、図１０の画素４０を有する画素アレイを備えた２次元イメージセンサの１つのフレーム周期における動作を示すタイミングチャートの第１の部分であり、図１２は、図１０の画素４０を有する画素アレイを備えた２次元イメージセンサの１つのフレーム周期における動作を示すタイミングチャートの第２の部分である。
【０１１１】
図１１及び図１２において、駆動信号ＶＲＴ，ＶＳｗＯ，ＶＳｗＲ１（ｉ），ＶＳｗＲ２（ｉ），ＶＳｗＳ（ｉ），ＶＩＴ（ｉ），ＶＳＬ（ｉ），ＶＳｗＲ１（ｉ＋１），ＶＳｗＲ２（ｉ＋１），ＶＳｗＳ（ｉ＋１），ＶＩＴ（ｉ＋１），ＶＳＬ（ｉ＋１）は、上述した行駆動回路１５から画素４０に出力される駆動信号である。また、電圧ＶＰＤ，Ｖｓｉｇ１（ｉ），ＶＣｍＲ１（ｉ），ＶＣｍＲ２（ｉ），ＶＣｍＳ（ｉ），Ｖｓｉｇ１（ｉ＋１），ＶＣｍＲ１（ｉ＋１），ＶＣｍＲ２（ｉ＋１），ＶＣｍＳ（ｉ＋１），Ｖｓｉｇ２は、上述した画素４０における電圧である。
【０１１２】
画素アレイＡ４０を備えた２次元イメージセンサの動作は、画素アレイＡ４０のすべての画素４０を初期化するための初期化動作と、画素アレイＡ４０のすべての画素４０が一括して動作して、リセット信号を容量ＳｗＲ１又は容量ＳｗＲ２に書き込みかつ光信号を容量ＳｗＳに書き込む動作を実行する書き込み位相と、画素アレイＡ４０の画素４０が行毎に動作して、リセット信号を容量ＳｗＲ１又は容量ＳｗＲ２から読み出しかつ光信号を容量ＳｗＳから読み出す動作を実行する読み出し位相とで構成される。また、書き込み位相と読み出し位相とを合わせてフレーム周期という。なお、本実施形態においては、１つのフレームは、順次走査方式における１つの画面の画像データを含む。
【０１１３】
まず、初期化動作について説明する。ここでは、画素アレイＡ４０の第ｉ行に含まれる画素４０の動作について説明するが、他の行に含まれる画素４０も同様に動作する。初期化動作では、駆動信号ＶＳｗＲ１（ｉ），ＶＳｗＲ２（ｉ），ＶＳｗＳ（ｉ）をハイレベルにすることにより容量スイッチトランジスタＳｗＲ１、ＳｗＲ２、ＳｗＳをオンした状態で、駆動信号ＶＩＴ（ｉ）をハイレベルにすることにより初期化トランジスタＩＴをオンして、容量ＣｍＲ１，ＣｍＲ２，ＣｍＳの電圧ＶＣｍＲ１（ｉ），ＶＣｍＲ２（ｉ），ＶＣｍＳ（ｉ）を電圧Ｖｓに初期化する。なお、後述するように、上述した動作と同様の初期化動作が、行毎に読み出し位相の最後においても実行される。
【０１１４】
次に、書き込み位相について説明する。書き込み位相では、画素アレイＡ４０のすべての画素４０が一括して同時に動作する。ここでは、画素アレイＡ４０の第ｉ行に含まれる画素４０の動作について説明するが、他の行に含まれる画素４０も同様に動作する。また、書き込み位相において処理されるフレームが、奇数番目のフレーム（以下、奇数フレームという。）のときと偶数番目のフレーム（以下、偶数フレームという。）のときとで動作が異なるので、まず、奇数フレームを処理する場合について説明し、その後偶数フレームを処理する場合について説明する。
【０１１５】
時刻ｔ１において、駆動信号ＶＳｗＯがハイレベルにされ出力スイッチトランジスタＳｗＯがオンされて、第１の増幅トランジスタＳＦ１のソースが、３つの容量スイッチトランジスタＳｗＲ１，ＳｗＲ２，ＳｗＳのドレインに接続される。
【０１１６】
時刻ｔ２からの期間Ｔ２において、第１の増幅トランジスタＳＦ１のゲートの電圧ＶＰＤは、受光素子ＰＤが入射光により蓄積した信号電荷により発生する電圧である。このとき、信号電荷の量に応じて、電圧ＶＰＤが変化する。信号電荷が存在しない場合、電圧ＶＰＤは電圧ＶｓｉｇＳ１となり、信号電荷が存在する場合、電圧ＶＰＤは電圧ＶｓｉｇＳ２となる。以下、信号電荷により発生する電圧を電圧ＶｓｉｇＳ（ＶｓｉｇＳ２≦ＶｓｉｇＳ≦ＶｓｉｇＳ１）という。ここで、電圧Ｖｓｉｇ１（ｉ）は、第１の増幅トランジスタＳＦ１を備えゲインＧ３（Ｇ３＜１）を有するソースフォロワ回路の出力電圧であり、電圧Ｖｓｉｇ１（ｉ）の変化分は、ソースフォロワ回路の入力電圧ＶＰＤの変化分のＧ３倍となり、電圧Ｖｓｉｇ１（ｉ）の波形は、電圧ＶＰＤの波形と相似となる。またこの時、駆動信号ＶＳｗＳがハイレベルにされスイッチトランジスタＳｗＳがオンされるが、上述した初期化動作によって容量ＣｍＳの電圧ＶＣｍＳ（ｉ）は電圧Ｖｓであるので、第１の増幅トランジスタＳＦ１がオンされて、第１の増幅トランジスタＳＦ１のソースから容量ＣｍＳに向けて充電電流が流れ、容量ＣｍＳが充電される。第１の増幅トランジスタＳＦ１が飽和領域での動作からサブスレッショルド領域での動作に移行した時点で、容量ＣｍＳの電圧ＶＣｍＳ（ｉ）はほぼ安定した電圧ＶｓｉｇＳとなる。すなわち、容量スイッチトランジスタＳｗＳがオンである期間Ｔ２は、第１の増幅トランジスタＳＦ１が飽和領域での動作からサブスレッショルド領域での動作に移行するまでの期間である。また、電圧ＶｓｉｇＳは、受光素子ＰＤが入射光により蓄積した信号電荷により発生する電圧（光信号）に相当する。
【０１１７】
次いで、時刻ｔ３からの期間Ｔ３において、駆動信号ＶＲＴがハイレベルにされリセットトランジスタＲＴがオンされて、電圧ＶＰＤが電源電圧Ｖｄｄ又はそれに対応するリセットトランジスタＲＴのソース電圧にリセットされる。換言すれば、受光素子ＰＤに蓄積された信号電荷が電源へ排出されて、受光素子ＰＤがリセットされる。
【０１１８】
その後、時刻ｔ４からの期間Ｔ４において、駆動信号ＶＳｗＲ１（ｉ）がハイレベルにされ容量スイッチトランジスタＳｗＲ１がオンされて、第１の増幅トランジスタＳＦ１のソースから容量ＣｍＲ１に向けて充電電流が流れ、第１の増幅トランジスタＳＦ１が飽和領域での動作からサブスレッショルド領域での動作に移行した時点で、容量ＣｍＲ１の電圧ＶＣｍＲ１（ｉ）はほぼ安定した電圧ＶｓｉｇＲとなる。また、電圧ＶｓｉｇＲは、リセットトランジスタＲＴがオンされたときの受光素子ＰＤのカソードの電圧（リセット信号）に相当する。
【０１１９】
次いで、時刻ｔ５において、駆動信号ＶＳｗＯがローレベルにされ出力スイッチトランジスタＳｗＯがオフされて、第１の増幅トランジスタＳＦ１のソースが、３つの容量スイッチトランジスタＳｗＲ１，ＳｗＲ２，ＳｗＳのドレインと切断される。
【０１２０】
一方、処理されるフレームが偶数フレームのときは、処理されるフレームが奇数フレームのときと比較して、容量ＣｍＲ２にリセット信号を書き込む点のみが異なる。すなわち、上述した期間Ｔ４において、駆動信号ＶＳｗＲ１（ｉ）を駆動信号ＶＳｗＲ２（ｉ）に変更し、容量スイッチトランジスタＳｗＲ１を容量スイッチトランジスタＳｗＲ２に変更し、容量ＣｍＲ１を容量ＣｍＲ２に変更し、かつ電圧ＶＣｍＲ１（ｉ）を電圧ＶＣｍＲ２（ｉ）に変更すると、偶数フレームのときの動作となる。
【０１２１】
次に、読み出し位相について説明する。読み出し位相では、後述する１水平走査期間（１Ｈ）を単位として、画素アレイＡ４０のそれぞれの行が順次駆動される。ここで、上述したように、書き込み位相の時刻ｔ５において出力スイッチトランジスタＳｗＯはオフにされるので、第１の増幅トランジスタＳＦ１と３つの容量スイッチトランジスタＳｗＲ１，ＳｗＲ２，ＳｗＳとは接続されていない。第２の信号線の電圧Ｖｓｉｇ２は、第２の増幅トランジスタＳＦ２を備えゲインＧ４（Ｇ４＜１）を有するソースフォロワ回路の出力電圧となっており、電圧Ｖｓｉｇ２の変化分は、ソースフォロワ回路の入力電圧である各行の第１の信号線の電圧Ｖｓｉｇ１（ｉ）の変化分のＧ４倍となり、電圧Ｖｓｉｇ２の波形は、電圧Ｖｓｉｇ１（ｉ）の波形と相似となる。また、読み出し位相において処理されるフレームが、奇数フレームのときと偶数フレームのときとで動作が異なるので、まず、奇数フレームを処理する場合について説明し、その後偶数フレームを処理する場合について説明する。
【０１２２】
最初に、画素アレイＡ４０の第ｉ行に含まれる画素４０について説明する。まず、時刻ｔ６からの期間Ｔ６において、駆動信号ＶＩＴ（ｉ）がハイレベルにされ初期化トランジスタＩＴがオンされて、第２の増幅トランジスタＳＦ２のゲートの電圧、すなわち電圧Ｖｓｉｇ１（ｉ）が電圧Ｖｓにリセットされる。
【０１２３】
次いで、時刻ｔ７からの期間Ｔ７において、駆動信号ＶＳＬ（ｉ）がハイレベルにされ選択トランジスタＳＬがオンされて、第２の増幅トランジスタＳＦ２が活性化するとともに、駆動信号ＶＳｗＲ２（ｉ）がハイレベルにされ容量スイッチトランジスタＳｗＲ２がオンされて、リセット信号を表す電圧ＶｓｉｇＲが容量ＣｍＲ２から第１の信号線ｓｉｇ１、第２の増幅トランジスタＳＦ２、及び選択トランジスタＳＬを介して第２の信号線ｓｉｇ２に出力される。
【０１２４】
次いで、時刻ｔ８からの期間Ｔ８において、容量スイッチトランジスタＳｗＲ２がオン状態のまま初期化トランジスタＩＴがオンされて、容量ＣｍＲ２の電圧ＶＣｍＲ２（ｉ）が電圧Ｖｓに初期化される。
【０１２５】
次いで、時刻ｔ９からの期間Ｔ９において、選択トランジスタＳＬがオン状態のまま駆動信号ＶＳｗＳ（ｉ）がハイレベルにされ容量スイッチトランジスタＳｗＳがオンされて、光信号を表す電圧ＶｓｉｇＳが、容量ＣｍＳから第１の信号線ｓｉｇ１、第２の増幅トランジスタＳＦ２、及び選択トランジスタＳＬを介して第２の信号線ｓｉｇ２に出力される。
【０１２６】
最後に、時刻ｔ１０からの期間Ｔ１０において、容量スイッチトランジスタＳｗＳがオン状態のまま初期化トランジスタＩＴがオンされて、容量ＣｍＳの電圧ＶＣｍＳ（ｉ）が電圧Ｖｓに初期化される。この後、画素アレイＡ４０の第ｉ＋１行に含まれる画素４０について上述した読み出し動作と同様の動作が行われる。
【０１２７】
一方、処理されるフレームが偶数フレームのときは、処理されるフレームが奇数フレームのときと比較して、容量ＣｍＲ１からリセット信号を読み出す点のみが異なる。すなわち、上述した期間Ｔ７及び期間Ｔ８において、駆動信号ＶＳｗＲ２（ｉ）を駆動信号ＶＳｗＲ１（ｉ）に変更し、容量スイッチトランジスタＳｗＲ２を容量スイッチトランジスタＳｗＲ１に変更し、容量ＣｍＲ２を容量ＣｍＲ１に変更し、かつ電圧ＶＣｍＲ２（ｉ）を電圧ＶＣｍＲ１（ｉ）に変更すると、偶数フレームのときの動作となる。
【０１２８】
読み出し動作で説明したように、上述した初期化動作が、行毎に期間Ｔ８及び期間Ｔ１０で実行される。以降、第ｉ行の読み出しを実行している時刻ｔ６から期間Ｔ１０が終了するまでの期間を、第ｉ行の読み出し期間Ｔｒｄ（ｉ）という。また、第ｉ行の読み出し動作を開始する時刻ｔ６から第ｉ＋１行の読み出し動作を開始する時刻ｔ６ａまでの期間を１水平走査期間（１Ｈ）という。
【０１２９】
上述した書き込み動作において容量ＣｍＳに書き込まれる光信号は、１フレーム前の書き込み位相における期間Ｔ３において受光素子ＰＤに蓄積された信号電荷を電源に排出した後、受光素子ＰＤに蓄積された信号電荷に相当する。したがって、奇数フレームの光信号は１フレーム前の偶数フレームのリセット信号とノイズ相関があり、偶数フレームの光信号は１フレーム前の奇数フレームのリセット信号とノイズ相関がある。上述したように、書き込み位相において、奇数フレームを処理しているときは、光信号を容量ＣｍＳに書き込み、リセット信号を容量ＣｍＲ１に書き込み、偶数フレームを処理しているときは、光信号を容量ＣｍＳに書き込み、リセット信号を容量ＣｍＲ２に書き込む。一方、読み出し位相において、奇数フレームを処理しているときは、当該フレームの書き込み処理で容量ＣｍＳに書き込まれた光信号と、１フレーム前の書き込み処理で容量ＣｍＲ２に書き込まれたリセット信号とを読み出し、偶数フレームを処理しているときは、当該フレームの書き込み処理で容量ＣｍＳに書き込まれた光信号と、１フレーム前の書き込み処理で容量ＣｍＲ１に書き込まれたリセット信号とを読み出す。これにより、ノイズ相関のある光信号とリセット信号とをペアで読み出すことが可能となる。
【０１３０】
図１３は、図１０の画素４０を有する画素アレイを備えた２次元イメージセンサの２つのフレーム周期における動作を示すタイミングチャートである。図１３のタイミングチャートは、奇数フレームを処理するフレーム周期と偶数フレームを処理するフレーム周期との２つフレーム周期における容量ＣｍＳ，ＣｍＲ１，ＣｍＲ２に対する書き込み動作と読み出し動作とを示したものであり、図１１及び図１２と同様の時刻及び期間を示す時刻及び期間には、同一の符号を付している。
【０１３１】
まず、奇数フレームの書き込み位相において、光信号を容量ＣｍＳに書き込み、受光素子ＰＤをリセットしたリセット信号を容量ＣｍＲ１に書き込む。次いで、奇数フレームの読み出し位相において、１フレーム前の書き込み動作で容量ＣｍＲ２に書き込まれたリセット信号と、容量ＣｍＳに書き込まれた光信号とを読み出す。次いで、偶数フレームの書き込み位相において、光信号を容量ＣｍＳに書き込み、受光素子ＰＤをリセットしたリセット信号を容量ＣｍＲ２に書き込む。次いで、偶数フレームの読み出しにおいて、１フレーム前の書き込み動作で容量ＣｍＲ１に書き込まれたリセット信号と、容量ＣｍＳに書き込まれた光信号とを読み出す。このとき、リセット信号を容量ＣｍＲ１に書き込んだ後から光信号を容量ＣｍＳに書き込んだ後までの期間が露光蓄積時間（Ｔｉｎｔ）となる。
【０１３２】
上述した書き込み動作及び読み出し動作により、画素４０から読み出されるリセット信号と光信号とは、ノイズ相関のあるペアとなるので、例えば図２のコラム信号処理回路１７が、電圧ＶｓｉｇＲと電圧ＶｓｉｇＳとの差を取るＣＤＳ処理を行えば、受光素子ＰＤでのリセットノイズ、及び第１の増幅トランジスタＳＦ１、並びに第２の増幅トランジスタＳＦ２それぞれのしきい値のばらつきに起因する固定パターンノイズが除去され、高画質の画像信号を得ることができる。
【０１３３】
図１１、図１２及び図１３のタイミングチャートでは、光信号は、書き込み位相から次の書き込み位相までの期間、すなわちフルフレーム期間に受光素子ＰＤで蓄積された信号電荷に相当する電圧であったが、信号電荷を蓄積する時間（以下、露光蓄積時間（Ｔｉｎｔ）という。）を任意の長さに短縮するシャッタ動作も可能である。
【０１３４】
図１４は、図１０の画素４０を有する画素アレイを備えた２次元イメージセンサのシャッタ動作を示すタイミングチャートである。ここで、図１４に示した駆動信号ＶＳｗＯ，ＶＲＴ，ＶＳｗＲ１（ｉ），ＶＳｗＲ２（ｉ），ＶＳｗＳ（ｉ），ＶＩＴ（ｉ），ＶＳＬ（ｉ），ＶＳｗＲ１（ｉ＋１），ＶＳｗＲ２（ｉ＋１），ＶＳｗＳ（ｉ＋１），ＶＩＴ（ｉ＋１），ＶＳＬ（ｉ＋１）は、図１１及び図１２のタイミングチャートで説明したものと同様である。また、図１１及び図１２と同様の時刻及び期間を示す時刻及び期間には、同一の符号を付している。
【０１３５】
シャッタ位相では、画素アレイＡ４０のすべての画素４０が一括して動作して、受光素子ＰＤに蓄積された信号電荷を排出し、かつ容量ＣｍＲ１又は容量ＣｍＲ２に受光素子ＰＤをリセットしたリセット信号を書き込む動作（以下、シャッタ動作という。）が実行される。なお、第１の実施形態の場合は、シャッタ動作においてリセット信号を容量ＣｍＲに書き込まないが、本実施形態では、リセット信号の書き込みも行われる。シャッタ位相は、読み出し位相において、各行の読み出し期間Ｔｒｄと重ならないように任意の期間に設定されてもよい。図１４のタイミングチャートでは、時刻ｔ１５から時刻ｔ１８までがシャッタ位相であり、第ｉ行の画素の読み出し期間Ｔｒｄ（ｉ）と第ｉ＋１行の画素の読み出し期間Ｔｒｄ（ｉ＋１）との間に設定されている。シャッタ位相以外の部分の読み出し位相は、上述した読み出し位相と同様である。
【０１３６】
また、シャッタ位相において処理されるフレームが、奇数フレームのときと偶数フレームのときとで動作が異なるので、まず、奇数フレームの場合について説明し、その後偶数フレームの場合について説明する。
【０１３７】
まず、時刻ｔ１５から時刻ｔ１６までの期間において、駆動信号ＶＳｗＯ及び駆動信号ＶＲＴがハイレベルにされ出力スイッチトランジスタＳｗＯ及びリセットトランジスタＲＴがオンされて、受光素子ＰＤに蓄積された電荷がリセットトランジスタＲＴのドレインへ排出される。
【０１３８】
次いで、時刻ｔ１７から時刻ｔ１８までの期間において、駆動信号ＶＳｗＯがハイレベルのまま駆動信号ＶＳｗＲ１（ｉ）がハイレベルにされ容量スイッチトランジスタＳｗＲ１がオンされて、第１の増幅トランジスタＳＦ１のソースから容量ＣｍＲ１に向けて充電電流が流れ、第１の増幅トランジスタＳＦ１が飽和領域での動作からサブスレッショルド領域での動作に移行した時点で、容量ＣｍＲ１の電圧はほぼ安定した電圧ＶｓｉｇＲとなり、これがリセット信号に相当する。シャッタ位相における時刻ｔ１８において容量ＳｗＲ１へのリセット信号の書き込みが終了してから、次の書き込み位相における期間Ｔ２が終了して容量スイッチトランジスタＳｗＳがオフするまでの期間が、有効な露光蓄積期間Ｔｉｎｔとなり、この期間に受光素子ＰＤに蓄積された信号電荷による電圧を、次の書き込み位相で容量ＳｗＳに書き込む。読み出し位相においてシャッタ位相を設定する時刻を変化させることにより、露光蓄積期間Ｔｉｎｔの長さを変化させることができる。
【０１３９】
一方、処理されるフレームが偶数フレームのときは、処理されるフレームが奇数フレームのときと比較して、容量ＣｍＲ２にリセット信号を書き込む点のみが異なる。すなわち、上述した時刻ｔ１７から時刻１８までの期間において、駆動信号ＶＳｗＲ１（ｉ）を駆動信号ＶＳｗＲ２（ｉ）に変更し、容量スイッチトランジスタＳｗＲ１を容量スイッチトランジスタＳｗＲ２に変更し、容量ＣｍＲ１を容量ＣｍＲ２に変更すると、偶数フレームのときの動作となる。
【０１４０】
次に、書き込み位相について説明する。ここで説明する書き込み位相では、上述したシャッタ動作を行わない場合の書き込み位相と比較して、リセット信号を容量に書き込まない点が異なる。書き込み位相では、画素アレイＡ４０のすべての画素が同時に受光素子ＰＤに蓄積された信号電荷を光信号として容量ＣｍＳに書き込む動作が行われる。
【０１４１】
まず、時刻ｔ１において、駆動信号ＶＳｗＯがハイレベルにされ出力スイッチトランジスタＳｗＯがオンされる。次いで、時刻ｔ２からの期間Ｔ２において、駆動信号ＶＳｗＳがハイレベルにされ容量スイッチトランジスタＳｗＳがオンされて、第１の増幅トランジスタＳＦ１のソースから容量ＣｍＳに向けて充電電流が流れ、容量ＣｍＳが充電される。第１の増幅トランジスタＳＦ１が飽和領域での動作からサブスレッショルド領域での動作に移行した時点で、容量ＣｍＳの電圧はほぼ安定した電圧ＶｓｉｇＳとなり、電圧ＶｓｉｇＳが光信号に相当する。
【０１４２】
上述した書き込み動作において容量ＣｍＳに書き込まれる光信号は、１フレーム前の読み出し位相におけるシャッタ位相において受光素子ＰＤに蓄積された信号電荷を電源に排出した後、受光素子ＰＤに蓄積された信号電荷に相当する。したがって、奇数フレームの光信号は１フレーム前の偶数フレームのリセット信号とノイズ相関があり、偶数フレームの光信号は１フレーム前の奇数フレームのリセット信号とノイズ相関がある。
【０１４３】
図１５は、図１０の画素４０を有する画素アレイを備えた２次元イメージセンサの２つのフレーム周期におけるシャッタ動作を示すタイミングチャートである。図１５のタイミングチャートは、奇数フレームを処理するフレーム周期と偶数フレームを処理するフレーム周期との２つフレーム周期における容量ＣｍＳ，ＣｍＲ１，ＣｍＲ２に対する書き込み動作と読み出し動作とを示したものであり、図１４と同様の時刻及び期間を示す時刻及び期間には、同一の符号を付している。
【０１４４】
まず、奇数フレームの書き込み位相において、光信号を容量ＣｍＳに書き込む。次いで、奇数フレームの読み出し位相において、１フレーム前の書き込み動作で容量ＣｍＲ２に書き込まれたリセット信号と、容量ＣｍＳに書き込まれた光信号とを読み出し、読み出し位相中の特定の時刻に全画素一括動作で受光素子ＰＤをリセットしたリセット信号を容量ＣｍＲ１に書き込む。次いで、偶数フレームの書き込み位相において、光信号を容量ＣｍＳに書き込む。次いで、偶数フレームの読み出し位相において、１フレーム前の書き込み動作で容量ＣｍＲ１に書き込まれたリセット信号と、容量ＣｍＳに書き込まれた光信号とを読み出し、受光素子ＰＤをリセットしたリセット信号を容量ＣｍＲ２に書き込む。したがって、画素４０から読み出されるリセット信号と光信号とは、ノイズ相関のあるペアとなる。このとき、リセット信号を容量ＣｍＲ１に書き込んだ後から光信号を容量ＣｍＳに書き込んだ後までの期間が露光蓄積時間（Ｔｉｎｔ）となる。
【０１４５】
以上説明したように、第４の実施形態によれば、１画素内に１つのＰＮ受光素子ＰＤと、９つのトランジスタＲＴ，ＳＦ１，ＳｗＯ，ＳｗＲ１，ＳｗＲ２，ＳｗＳ，ＩＴ，ＳＦ２，ＳＬと、３つの容量ＣｍＲ１，ＣｍＲ２，ＣｍＳを用いるのみで、一括露光が可能でかつＣＤＳ処理により高画質が得られる２次元イメージセンサを構成することができる。また、リセット信号及び光信号をそれぞれ容量ＣｍＲ１，ＣｍＲ２，ＣｍＳに書き込むときには、容量ＣｍＲ１，ＣｍＲ２，ＣｍＳに過渡的な充電電流が流れるのみで大きな直流電流は流れない。さらに、リセット信号及び光信号をそれぞれ容量ＣｍＲ１，ＣｍＲ２，ＣｍＳから読み出すときに信号を表す電圧が低下しないので、Ｓ／Ｎ比を向上させることができる。
【０１４６】
なお、第４の実施形態では、選択トランジスタＳＬを備えて画素４０を構成したが、本発明はこれに限らず、第２の実施形態と同様に選択トランジスタＳＬを備えずに画素４０を構成してもよく、この場合、画素４０内のトランジスタ数は８つとなり、回路を小型化して受光素子ＰＤの面積を増大させることができる。
【０１４７】
第５の実施形態．
図１６は、本発明の第５の実施形態に係る増幅型固体撮像装置の画素５０の構成を示す回路図である。図１に示したように画素１０は、埋め込み受光素子で構成された受光素子ＰＤと、転送トランジスタＴＸと、リセットトランジスタＲＴと、第１の増幅トランジスタＳＦ１と、第１の信号線ｓｉｇ１と、容量ＣｍＲ，ＣｍＳと、容量スイッチトランジスタＳｗＲ，ＳｗＳと、初期化トランジスタＩＴと、第２の増幅トランジスタＳＦ２と、選択トランジスタＳＬと、第２の信号線ｓｉｇ２とを備えて構成されるが、図１６に示す画素５０は図１に示す画素１０を構成する容量ＣｍＳと容量スイッチトランジスタＳｗＳの代わりに容量ＣｍＳ１，ＣｍＳ２と容量スイッチトランジスタＳｗＳ１，ＳｗＳ２を備えたことを特徴とする。
【０１４８】
図１７は、図１６の２次元イメージセンサの書き込み動作を示すタイミングチャートである。なお、この書き込み動作を上述した実施態様と同様に全画素が一括して動作する。以下、図１６の回路の動作を図１７を用いて説明する。
【０１４９】
図１７において、時刻ｔｗ０からの期間Ｔｗ０において、駆動信号ＶＴＸがハイレベルＶＴＸ（Ｈ）に固定され転送トランジスタＴＸがオンされる。これにより、受光素子ＰＤから電荷をフローティングディフュージョン領域ＦＤに転送することによりＰＤをリセットし、その後の入射光により発生した電荷がＰＤに蓄積される。
【０１５０】
次いで、時刻ｔｗ１からの期間Ｔｗ１において、駆動信号ＶＲＴがハイレベルＶＲＴ（Ｈ）にされリセットトランジスタＲＴがオンされる。この時、駆動信号Ｖｒｄがハイレベルであるため、フローティングディフュージョン領域ＦＤを介して第１の増幅トランジスタＳＦ１のゲート電圧にはハイレベルの信号が入力されるため、第１の増幅トランジスタＳＦ１はオンされることになる。
【０１５１】
次いで、時刻ｔｗ２からの期間Ｔｗ２において、駆動信号ＶＳｗＲ（ｉ）がハイレベルに固定され、容量スイッチトランジスタＳｗＲをオンさせることによりフローティングディフュージョン領域ＦＤの電位が第１の増幅トランジスタＳＦ１を介して容量ＣｍＲに書き込まれる。
【０１５２】
次に、時刻ｔｗ３からの期間Ｔｗ３において、駆動信号ＶＴＸがハイレベルＶＴＸ（Ｈ）に固定され転送トランジスタＴＸをオンさせることにより、期間Ｔｉｎｔ１（以下、長時間露光期間という。）の間に受光素子ＰＤに蓄積した電荷を転送する（１回目電荷転送動作）。このとき、リセットトランジスタＲＴのゲート電圧ＶＲＴはハイレベルＶＲＴ（Ｈ）とローレベルＶＲＴ（Ｌ）の中間のミドルレベルＶＲＴ（Ｍ）とする。すなわち、ＶＲＴ（Ｈ）＜ＶＲＴ（Ｍ）＜ＶＲＴ（Ｌ）である。電荷転送後はリセットトランジスタＲＴのゲート電圧ＶＲＴをローレベルＶＲＴ（Ｌ）に保持する。なお、期間Ｔｗ３の終了時が期間Ｔｉｎｔ２（以下、短時間露光期間という。）の開始時となる。なお、ここにおいてミドルレベルＶＲＴ（Ｍ）とはハイレベルＶＲＴ（Ｈ）とローレベルＶＲＴ（Ｌ）の間の範囲にある電位であればよく、例えば、ハイレベルＶＲＴ（Ｈ）の９０％〜１０％の値をミドルレベルＶＲＴ（Ｍ）に設定しても構わない。
【０１５３】
次に、転送トランジスタＴＸをオフした後の時刻ｔｗ４からの期間Ｔｗ４において、駆動信号ＶＳｗＳ１（ｉ）がハイレベルに固定され容量スイッチトランジスタＳｗＳ１をオンさせることにより、この１回目に転送された電荷によるフローティングディフュージョン領域ＦＤの電位が第１の増幅トランジスタＳＦ１を介して容量ＣｍＳ１に書き込まれる。
【０１５４】
次に、時刻ｔｗ５からの期間Ｔｗ５において、駆動信号ＶＴＸがハイレベルＶＴＸ（Ｈ）に固定され転送トランジスタＴＸをオンさせることにより期間Ｔｉｎｔ２の間にＰＤに蓄積した電荷を転送する（２回目電荷転送動作）。この間リセットトランジスタＲＴのゲート電圧はローレベルＶＲＴ（Ｌ）である。
【０１５５】
次に、転送トランジスタＴＸをオフした後の時刻ｔｗ６からの期間Ｔｗ６において、駆動信号ＶＳｗＳ１（ｉ）がハイレベルに固定され容量スイッチトランジスタＳｗＳ１をオンさせることにより、この２回目に転送された電荷によるフローティングディフュージョン領域ＦＤの電位が第１の増幅トランジスタＳＦ１を介して容量ＣｍＳ２に書き込まれる。
【０１５６】
最後に、時刻ｔｗ７からの期間Ｔｗ７において、リセットトランジスタＲＴのドレイン電圧Ｖｒｄをローレベルとした状態でリセットトタンジスタＲＴをオンさせ、フローティングディフュージョン領域ＦＤの電位をローレベルにリセットすることで第１の増幅トランジスタＳＦ１をオフ状態にする。
【０１５７】
次に、信号の読み出し動作について説明する。
【０１５８】
図１８は、図１６の増幅型固体撮像装置の読み出し動作を示すタイミングチャートである。
【０１５９】
図１８において、先ず、時刻ｔｒ０からの期間Ｔｒ０において、駆動信号ＶＩＴ（ｉ）がハイレベルに固定され初期化トランジスタＩＴ（ｉ）をオンし第２の増幅トランジスタＳＦ２のゲートを電圧Ｖｓにリセットする。次いで、駆動信号ＶＳＬ（ｉ）がハイレベルに固定され選択トランジスタＳＬ（ｉ）をオンした後、容量スイッチトランジスタＳｗＲ（ｉ）をオンして容量ＣｍＲ（ｉ）に記録されたリセット信号を第２の増幅トランジスタＳＦ２のゲートにゲート電圧として与え、第２の増幅トランジスタＳＦ２により増幅された信号が信号線ｓｉｇ２へ読み出される。
【０１６０】
容量スイッチトランジスタＳｗＲ（ｉ）のオン期間の後半の時刻ｔｒ１からの期間Ｔｒ１において、駆動信号ＶＩＴ（ｉ）がハイレベルに固定され初期化トランジスタＩＴ（ｉ）をオンし、容量ＣｍＲ（ｉ）を初期化し次のフレームを記録可能な状態にする。次いで駆動信号ＶＳｗＳ１（ｉ）がハイレベルに固定され容量スイッチトランジスタＳｗＳ１（ｉ）をオンして容量ＣｍＳ１（ｉ）に記録された長時間露光信号を第２の増幅トランジスタＳＦ２のゲートにゲート電圧として与え、第２の増幅トランジスタＳＦ２により増幅された信号が信号線ｓｉｇ２へ読み出される。
【０１６１】
容量スイッチトランジスタＳｗＳ１（ｉ）のオン期間の後半の時刻ｔｒ２からの期間Ｔｒ２において、駆動信号ＶＳｗＳ１（ｉ）がハイレベルに固定され容量スイッチトランジスタＳｗＳ１がオン状態のまま、駆動信号ＶＩＴ（ｉ）がハイレベルに固定され初期化トランジスタＩＴ（ｉ）をオンし、容量ＣｍＳ１（ｉ）を初期化し次のフレームを記録可能な状態にする。以下同様に、容量スイッチトランジスタＳｗＳ２（ｉ）をオンして容量ＣｍＳ２（ｉ）に記録された短時間露光信号を第２の増幅トランジスタＳＦ２のゲートにゲート電圧として与え、第２の増幅トランジスタＳＦ２により増幅された信号が信号線ｓｉｇ２へ読み出される。
【０１６２】
また、同様に容量スイッチトランジスタＳｗＳ２（ｉ）オン期間の後半の時刻ｔｒ３からの期間Ｔｒ３において、駆動信号ＶＳｗＳ２（ｉ）がハイレベルに固定され容量スイッチトランジスタＳｗＳ２がオン状態のまま駆動信号ＶＩＴ（ｉ）がハイレベルに固定され初期化トランジスタＩＴをオンし、容量ＣｍＳ２（ｉ）に係る電圧ＶＣｍＲ（ｉ）が電圧Ｖｓに初期化される。そして、次のフレームで記録可能な状態にする。時刻ｔｒ３の前（後でも可）で選択トランジスタＳＬ（ｉ）をオフし、第ｉ行目の読み出し動作を終了する。
【０１６３】
上述のように、リセットトランジスタＲＴのゲート電圧ＶＲＴをローレベル、ミドルレベル、ハイレベルの３つのレベルで制御する理由を以下に述べる。
【０１６４】
図１９は、図１６の増幅型固体撮像装置において、入射光により受光素子で発生した信号電荷、転送トランジスタ及びリセットトランジスタのゲート電位、フローティングディフュージョン領域の電位を模式的に示す電位図である。図１９において、ＶＴＸ（Ｌ），ＶＴＸ（Ｈ）はそれぞれ転送トランジスタＴＸのゲート電位ＶＴＸがローレベル、ハイレベルであることを表し、ＶＲＴ（Ｌ），ＶＲＴ（Ｍ），ＶＲＴ（Ｈ）はそれぞれリセットトランジスタＲＴのゲート電位ＶＲＴがローレベル、ミドルレベル、ハイレベルであることを表す。
【０１６５】
図１９において、最初にリセットトランジスタＲＴのゲート電位ＶＲＴをハイレベルとしてフローティングディフュージョン領域ＦＤ部の電位を電源Ｖｄｄにリセットした後、リセットトランジスタＲＴのゲート電位ＶＲＴをミドルレベルＶＲＴ（Ｍ）として転送トランジスタＴＸのゲート電位ＶＴＸをハイレベルＶＴＸ（Ｈ）とし長時間蓄積電荷をフローティングディフュージョン領域ＦＤへ転送する。入射光量が増大し転送された電荷が大きくなると、リセットトランジスタＲＴのゲート電位ＶＲＴがミドルレベルＶＲＴ（Ｍ）のため過剰な電荷はリセットトランジスタＲＴからオーバーフローし一定値の電荷量Ｑ１で頭打ち状態となる。
【０１６６】
次に、リセットトランジスタＲＴのゲート電位ＶＲＴをローレベルＶＲＴ（Ｌ）とし、ＶＴＸ（Ｈ）＜ＶＲＴ（Ｌ）とすると、フローティングディフュージョン領域ＦＤ部に蓄積できる最大電荷量はリセットトランジスタＲＴのゲート電位ＶＲＴのローレベルであるＶＲＴ（Ｌ）で規定される電荷量（Ｑ１＋Ｑ２）にまで増大する。この状態で２回目の転送トランジスタＴＸのゲート電位ＶＴＸをハイレベルＶＴＸ（Ｈ）とすることにより短時間蓄積電荷がフローティングディフュージョン領域ＦＤへ転送される。従って、電荷量Ｑ１以下の長時間蓄積電荷の上に短時間蓄積電荷が加算されることになる。なお、ＰＤ部の電荷量がＱ１＋Ｑ２を超える場合には、ＶＴＸ（Ｈ）＜ＶＲＴ（Ｌ）よりローレベルのＲＴからオーバーフローするため、ＰＤ側への逆流は防止され残像となることはない。
【０１６７】
図２０は、図１６の増幅型固体撮像装置において、最大許容入射光量が拡大されたワイドダイナミックレンジ動作を示す蓄積時間に対する信号電荷量を示すグラフである。ここにおいて、横軸は蓄積時間、縦軸は信号電荷量を表し、長時間蓄積期間をＴＬ、短時間蓄積期間をＴＳとし、線８０から８３のそれぞれはリセットトランジスタＲＴのゲート電位ＶＲＴをミドルレベルＶＴＸ（Ｍ）とした場合のフローティングディフュージョン領域ＦＤ部に蓄積できる電荷量を示している。ここで、受光素子ＰＤへの入射光量が増大するにつれて線８０，８１，８２，８３の順に変化する。
【０１６８】
図２０において、短破線８０に示すように入射光量が小さい間は長時間蓄積電荷が電荷量Ｑ１で頭打ちになることは無く、高感度で線形性の維持された信号を読み出すことが出来る。これに対し、線８１，８２，８３各々に示すように入射光量が大きくなると長時間蓄積電荷は電荷量Ｑ１で頭打ちとなるが、低感度の短時間蓄積電荷は電荷量Ｑ２まで更に強い入射光量まで蓄積可能であり、その間線形性の維持された信号が読み出される。これら２種の信号を組み合わせることにより、最大許容入射光量が拡大されたワイドダイナミックレンジ動作を行うことが可能となる。
【０１６９】
本動作におけるもう１つの利点として、長時間蓄積モードの光信号、短時間蓄積モードの光信号共に、相関二重サンプリング（ＣＤＳ）動作ができ、リセットノイズを抑圧して低ノイズ化が実現できることである。まず長時間蓄積モードの光信号については、最初にリセットトランジスタＲＴのゲート電位ＶＲＴをハイレベルＶＲＴ（Ｈ）としてフローティングディフュージョン領域ＦＤ部の電位をＶｄｄにリセットした後の電圧ＶＲは容量ＣｍＲに記録され、直後に行われる１回目の電荷転送後の長時間蓄積モードにおける信号電荷により発生する電圧ＶＳ１は容量ＣｍＳ１に記録されているので、それぞれの信号電圧を読み出した後、ＣＤＳ回路１７ａにおいて両者の差分電圧（ＶＳ１−ＶＲ）を取れば、両者に共通のリセットノイズが除かれた長時間蓄積モードの光信号を得ることができる。同様に、短時間蓄積モードの光信号については、短時間蓄積モードの入射光量による電荷は、短時間蓄積モードの入射による蓄積開始前のフローティングディフュージョン領域ＦＤ部の電圧ＶＳ１は容量ＣｍＳ１に記録されており、２回目電荷転送後の短時間蓄積モードにおける信号電荷により発生する電圧ＶＳ２は容量ＣｍＳ２に記録されているので、それぞれの信号電圧を読み出した後、ＣＤＳ回路１７ａにおいて両者の差分電圧（ＶＳ２−ＶＳ１）を取れば、両者に共通のリセットノイズが除かれた短時間蓄積モードの光信号を得ることができる。
【０１７０】
以上の考えを基本にワイドダイナミックレンジ信号ＳＷＤを得る手法を以下に述べる。ここで、長時間露光期間Ｔｉｎｔ１と短時間露光期間Ｔｉｎｔ２との比、Ｔｉｎｔ１／Ｔｉｎｔ２＝Ｋとする。２回のＣＤＳ動作により得られる信号をそれぞれ、Ｓ１＝ＶＳ１−ＶＲ，Ｓ２＝ＶＳ２−ＶＳ１とする。電荷量Ｑ１に相当するＳ１をＳ１０とすると、ワイドダイナミックレンジ信号ＳＷＤを以下の式（３）で表す。
【０１７１】
【数３】
2011155442.tif 000005
【０１７２】
上述した式（３）は、ＣＤＳ回路１７ａにより、受光した光の光量に応じて、上記差分電圧Ｓ１と、上記乗算値（Ｋ×Ｓ２）とを選択的に切り替えて光信号として出力することを示している。この選択的切り替えにより、光量が小さい領域から大きい領域まで広い光量範囲において、線形性が維持されたワイドダイナミックレンジ信号とすることができる。
【０１７３】
また、電荷量（Ｑ１＋Ｑ２）をフルレンジとし、長時間露光期間と短時間露光期間を足し合わせた時間（Ｔｉｎｔ１＋Ｔｉｎｔ２）を単一の蓄積時間とする通常の動作に比べ、ダイナミックレンジ拡大率Ｍは、電荷量Ｑ１＝電荷量Ｑ２とすると、以下の式（４）で表わされる。
【０１７４】
【数４】
2011155442.tif 000006
【０１７５】
従って、長時間露光期間Ｔｉｎｔ１と短時間露光期間Ｔｉｎｔ２との比であるＫが１９９のとき、ダイナミックレンジ拡大率Ｍは１００となる。
【０１７６】
図１９，図２０に示した長時間蓄積信号頭打ちレベルである電荷量Ｑ１は、画素毎に多少ばらつき、画面全体で共通のＳ１として式（１）を用いると固定パターンノイズとなるおそれがある。
【０１７７】
図２１は、図１６の増幅型固体撮像装置において、固定パターンノイズを解消したワイドダイナミックレンジ動作を示す蓄積時間に対する信号電荷量を示すグラフである。ここにおいて横軸は蓄積時間、縦軸は信号電荷量を表し、長時間蓄積期間をＴＬ、短時間蓄積期間をＴＳとし、線８５、８６はリセットトランジスタＲＴのゲート電位ＶＲＴをミドルレベルＶＴＸ（Ｍ）とした場合のフローティングディフュージョン領域ＦＤ部に蓄積できる電荷量を表す。ここで、実線８５は電荷量Ｑ１のばらつが最大となる時のある光量での例を示し、一点鎖線８６は電荷量Ｑ１のばらつきが最小となる時の別のある光量での例を示す。長破線８７は信号電荷量Ｓ１が一定値となるようにクリップするレベルを表している。
【０１７８】
図２１において、固定パターンノイズを避けるため、全画素についてのばらつき範囲ΔＱの最小値よりマージン値Δｑだけ小さい電位ＶＣＬにＳ１信号をクリップすることによりＳｉ信号の上限値を電位ＶＣＬに設定する。これにより固定パターンノイズの無いワイドダイナミックレンジ画像信号を得ることができる。ここで、マージン値Δｑはゼロであってもよいが、例えば、ＶＣＬの５％から１０％である、いわゆる若干差のマージン値Δｑを設定することが好ましい。
【０１７９】
図２２は、本発明の第５の実施形態の第１の変形例に係る増幅型固体撮像装置の画素６０の構成を示す回路図である。図１６では、各容量及び容量スイッチから第２の増幅トランジスタＳＦ２により第２の信号線ｓｉｇ２へ信号を読み出す際に選択トランジスタＳＬを介して行ったが、図６と同様に選択トランジスタＳＬを介さずに読み出してもよい。この場合を図２２に示す。図１に示したように画素１０は、埋め込み受光素子で構成された受光素子ＰＤと、転送トランジスタＴＸと、リセットトランジスタＲＴと、第１の増幅トランジスタＳＦ１と、第１の信号線ｓｉｇ１と、容量ＣｍＲ，ＣｍＳと、容量スイッチトランジスタＳｗＲ，ＳｗＳと、初期化トランジスタＩＴと、第２の増幅トランジスタＳＦ２と、選択トランジスタＳＬと、第２の信号線ｓｉｇ２とを備えて構成されるが、図２２に示す画素６０は図１に示す画素１０を構成する容量ＣｍＳと容量スイッチトランジスタＳｗＳの代わりに容量ＣｍＳ１，ＣｍＳ２と容量スイッチトランジスタＳｗＳ１，ＳｗＳ２を備え、選択トランジスタＳＬを備えないことを特徴とする。さらに、図２２において、電圧Ｖｓは第２の増幅トランジスタＳＦ２がオフとなる電圧値に設定されることに特徴を有している。
【０１８０】
また、画素６０をマトリクス状に配置した画素アレイを含む２次元イメージセンサの構成は、図２の画素１０を画素６０と置き換えたものと同様であるのでその説明は省略する。さらに、画素６０を有する画素アレイを備えた２次元イメージセンサの動作を示すタイミングチャートは、図１８のタイミングチャートにおいて、選択トランジスタのための駆動信号ＶＳＬ（ｉ）を削除したものと同様である。
【０１８１】
図２３は、本発明の第５の実施形態の第２の変形例に係る増幅型固体撮像装置の画素７０の構成を示す回路図である。図１６では、各容量から信号を読み出す際に第１の増幅トランジスタＳＦ１のゲート信号をオフする方法として、図１と同様にフローティングディフュージョン領域ＦＤ電位をローレベルにリセットしたが、図７と同様に第１の信号線ｓｉｇ１に出力スイッチＳｗＯを用いてもよい。この場合を図２３に示す。図１に示したように画素１０は、埋め込み受光素子で構成された受光素子ＰＤと、転送トランジスタＴＸと、リセットトランジスタＲＴと、第１の増幅トランジスタＳＦ１と、第１の信号線ｓｉｇ１と、容量ＣｍＲ，ＣｍＳと、容量スイッチトランジスタＳｗＲ，ＳｗＳと、初期化トランジスタＩＴと、第２の増幅トランジスタＳＦ２と、選択トランジスタＳＬと、第２の信号線ｓｉｇ２とを備えて構成されるが、図２３に示す画素６０は図１に示す画素１０を構成する容量ＣｍＳと容量スイッチトランジスタＳｗＳの代わりに容量ＣｍＳ１，ＣｍＳ２と容量スイッチトランジスタＳｗＳ１，ＳｗＳ２を備え、さらに、第１の増幅トランジスタＳＦ１のソースと第１の信号線ｓｉｇ１との間に出力スイッチＳｗＯを備えると共に、リセットドレイン電圧を電源電圧Ｖｄｄと共通化したことを特徴とする。
【０１８２】
図２４は、図２３の増幅型固体撮像装置において、リセットトランジスタＲＴのゲート電圧ＶＲＴをハイレベルＶＲＴ（Ｈ）とローレベルＶＲＴ（Ｌ）およびそれらの中間のミドルレベルＶＲＴ（Ｍ）の３つのレベルとした場合の動作を示すタイミングチャートである。図１７と比較し、書き込み動作期間において出力スイッチＳｗＯをオンすると共に、読み出し期間においては出力スイッチＳｗＯをオフする点が異なる。従って、図１７の時刻ｔｗ７からの期間Ｔｗ７において、リセットトランジスタＲＴのドレイン電圧Ｖｒｄをローレベルとした状態でリセットトタンジスタＲＴをオンさせ、フローティングディフュージョン領域ＦＤの電位をローレベルにリセットすることで第１の増幅トランジスタＳＦ１をオフ状態にするという動作が省かれている。それ以外は図１７における動作を同様に適用可能である。
【０１８３】
図２５は、図２３の増幅型固体撮像装置において、リセットトランジスタＲＴのゲート電圧ＶＲＴをハイレベルＶＲＴ（Ｈ）とローレベルＶＲＴ（Ｌ）の２つのレベルとした場合の動作を示すタイミングチャートである。図２４と対応する箇所は同じ記号で表している。図２４との相違は、リセットトランジスタＲＴが２つのレベル、すなわちハイレベルＶＲＴ（Ｈ）とローレベルＶＲＴ（Ｌ）を持ち、且つ、時刻ｔｗ１からの期間Ｔｗ１と新たに追加した時刻ｔｗ８からの期間Ｔｗ８で計２回ハイレベルＶＲＴ（Ｈ）となることのみである。
【０１８４】
図２５において、時刻ｔｗ０からｔｗ２までは同様の動作をする。すなわち、時刻ｔｗ０からの期間Ｔｗ０において、駆動信号ＶＴＸがハイレベルＶＴＸ（Ｈ）に固定され転送トランジスタＴＸがオンされる。これにより、受光素子ＰＤから電荷をフローティングディフュージョン領域ＦＤに転送されることにより受光素子ＰＤをリセットし、その後の入射光により発生した電荷が受光素子ＰＤに蓄積される。
【０１８５】
次いで、時刻ｔｗ１からの期間Ｔｗ１において、駆動信号ＶＲＴがハイレベルＶＲＴ（Ｈ）にされリセットトランジスタＲＴがオンされる。従って、期間Ｔｗ１後のフローティングディフュージョン領域ＦＤはリセットレベルとなる。
【０１８６】
次いで、時刻ｔｗ２からの期間Ｔｗ２において、駆動信号ＶＳｗＲ（ｉ）がハイレベルに固定され容量スイッチトランジスタＳｗＲをオンさせることによりフローティングディフュージョン領域ＦＤのリセットレベルに対応した電圧が容量ＣｍＲに書き込まれる。
【０１８７】
次に、時刻ｔｗ３から期間Ｔｗ３における長時間蓄積信号を読み出す１回目転送動作期間においては、リセットトランジスタＲＴのゲート電圧ＶＲＴがローレベルＶＲＴ（Ｌ）なので、最大許容信号電荷量はＱ１＋Ｑ２まで拡大する。しかしフローティングディフュージョン領域ＦＤにはそれ以上電荷を受け入れる余地は無いので、時刻ｔｗ８からの期間Ｔｗ８において再度フローティングディフュージョン領域ＦＤをリセットする。その後、時刻ｔｗ５からの期間Ｔｗ５における２回目転送動作により短時間蓄積信号を読み出す。
【０１８８】
この場合のＣＤＳ動作は以下のように行う。まず長時間蓄積モードの光信号については、最初のリセット動作時、すなわち、リセットトランジスタＲＴのゲート電位ＶＲＴをハイレベルＶＲＴ（Ｈ）としてフローティングディフュージョン領域ＦＤ部の電位をＶｄｄにリセットした後の電圧ＶＲは容量ＣｍＲに記録され、直後に行われる１回目電荷転送後の長時間蓄積モードの信号電荷により発生する電圧ＶＳ１は容量ＣｍＳ１に記録されているので、それぞれの信号を読み出した後、ＣＤＳ回路１７ａにおいて両者の差分電圧（ＶＳ１−ＶＲ）を取れば、両者に共通のリセットノイズが除かれた長時間蓄積信号を得ることができる。他方、短時間蓄積信号については、当該電荷を蓄積開始前のフローティングディフュージョン領域ＦＤ部のリセットレベルは読み出さないので、ＣＤＳ回路１７ａにおいて容量ＣｍＳ２に記録されている２回目電荷転送後の短時間蓄積モードにおける信号電荷により発生するＶＳ２と、最初のリセット動作時における電圧ＶＲとの差分電圧（ＶＳ２−ＶＲ）を取り疑似的にＣＤＳ動作を行う。この場合には、画素毎に変動するオフセットばらつきは除かれるが、リセットノイズは残る。これら２信号を用いて、前述と同様の信号処理により、ワイドダイナミックレンジ信号を得る。本手法の場合、図１６から図２４までで述べた方法に比べ、取り扱い電荷量が２倍に増大する。
【０１８９】
以上述べたように、第５の実施形態によれば、新たに以下の特徴を備えることが可能となる。すなわち、
（１）一括露光（グローバルシャッタ）動作とワイドダイナミックレンジ動作を同時に行うことができる。
（２）本ワイドダイナミックレンジ動作では、フレーム毎に連続して動作させることができ、動画にも適用可能である。
（３）また本ワイドダイナミックレンジ動作では、ワイドダイナミックレンジ動作に必要な全ての信号がフレームメモリ無しで同時に得られる。
（４）また、図２５の場合を除き、長時間蓄積信号、短時間蓄積信号共にリセットノイズ無しとすることができ、ＳＮ比の高いワイドダイナミックレンジ信号が得られる。
【０１９０】
なお、第１乃至第５の実施形態では、画素内の各トランジスタがＮチャネルＭＯＳ電界効果トランジスタである場合について説明したが、これは一例であり、本発明はこれに限定するものではなく、ＰチャネルＭＯＳ電界効果トランジスタである場合についても、電圧及び電流の極性を逆にすることによって同様に動作する画素を構成することができる。また、受光素子ＰＤの信号電荷が電子である場合について説明したが、信号電荷が正孔である場合においても信号蓄積による極性変化が逆になるのみであり、同様に動作する画素を構成することができる。
【産業上の利用可能性】
【０１９１】
以上詳述したように、本発明に係る増幅型固体撮像装置によれば、画素内に定電流負荷を有さないとともに、書き込みと読み出しを共通のスイッチで行うため、画素内のトランジスタ数を削減することができる。前記第１の増幅トランジスタの負荷となる前記複数の容量への書き込み動作を行うには、まず当該複数の容量を所定の電圧、例えば接地電圧ないしそれに近い正電圧に初期化し、この後、当該複数の容量への充電電流によって書き込み動作を行うようにし、前記容量スイッチによって特定の容量の選択と書き込み時間を制御することにより、安定した動作を行うことができる。また、前記複数の容量からの読み出し時には、前記第１の増幅トランジスタのゲートに当該トランジスタが不活性となる電圧を与えてオフ状態とし、前記容量スイッチによって特定の容量の選択と読み出し時間を制御することにより、前記第２の増幅トランジスタのゲートに前記複数の容量からの信号を与え、画素の外部に読み出すことができる。【０１９２】
また、本発明の増幅型固体撮像装置によれば、前記リセットトランジスタ、埋め込み受光素子、及び転送トランジスタを有する画素で構成される画素アレイに対して、同時に作動させて当該各画素内の２つの容量の一方にリセット信号、他方に光信号の書き込み動作をそれぞれ行わせた後、前記各画素の前記各容量から第２の増幅トランジスタのゲートへの読み出しを順次行うようにして、全画素を一括して同時に前記各容量に書き込む動作、及び前記各容量から順次読み出す動作を行うことができる。読み出し時には、前記第１の増幅トランジスタのゲートに第３の電圧が与えられて不活性とされ、ないしは前記第１の増幅トランジスタと第１の信号線の間に出力スイッチが設けられてオフとされ、前記第１の増幅トランジスタが影響を与えることは防止される。また、順次読み出された画素毎のリセット信号と光信号の間で差を取ることにより、相関二重サンプリング（ＣＤＳ）法を適用することができ、前記第１及び第２の各増幅トランジスタにおけるしきい値電圧のばらつきに起因する固定パターンノイズや、前記第１の増幅トランジスタにおけるゲートへのリセットノイズを抑制することができ、低ノイズの画像信号を得ることができる。【０１９３】
さらに、本発明の増幅型固体撮像装置によれば、前記リセットトランジスタ、及びＰＮ受光素子を有する画素で構成される画素アレイに対して、書き込み時は同時に作動させて前記出力スイッチをオンとし、当該各画素内の３つの容量の１つに光信号、他の１つの容量に奇数フレームのリセット信号、残余の容量に偶数フレームのリセット信号の書き込み動作をそれぞれ行わせた後、前記各画素の前記各容量から第２の増幅トランジスタのゲートへの読み出しは前記出力スイッチをオフとして順次行うようにし、全画素を一括して同時に前記各容量に書き込む動作、及び前記各容量から順次読み出す動作を行うことができる。また、各フレームにおいて、ノイズ相関のある当該フレームの光信号と１フレーム前のリセット信号をペアで読み出すから、それら信号間で差を取ることにより、ＣＤＳ法を適用することができ、前記第１及び第２の各増幅トランジスタにおけるしきい値電圧のばらつきに起因する固定パターンノイズや、前記第１の増幅トランジスタにおけるゲートへのリセットノイズを抑制することができ、低ノイズの画像信号を得ることができる。【０１９４】
またさらに、本発明の増幅型固体撮像装置によれば、前記画素アレイから行順次で信号を読み出す際に、非選択行の前記第２の増幅トランジスタが不活性になるように、当該第２の増幅トランジスタのゲート電圧を前記初期化トランジスタによって制御するようにしたことから、当該第２の増幅トランジスタと前記信号線との間に選択トランジスタを設ける必要がなくなり、画素内の構成要素を更に削減することができ、受光部の面積の増大等の性能向上を図ることができる。
【符号の説明】
【０１９５】
１０，２０，３０，４０，５０，６０，７０，１００，１１０，１２０，１３０…画素、
Ａ１０…画素アレイ、
ＰＤ…受光素子、
ＴＸ…転送トランジスタ、
ＲＴ…リセットトランジスタ、
ＳＦ１…第１の増幅トランジスタ、
ＳＦ２…第２の増幅トランジスタ、
ＩＴ…初期化トランジスタ、
ＳｗＲ，ＳｗＳ，ＳｗＳ１，ＳｗＳ２，ＳｗＲ１，ＳｗＲ２…容量スイッチトランジスタ、
ＳｗＯ…出力スイッチトランジスタ、
ＣｍＲ，ＣｍＳ，ＣｍＳ１，ＣｍＳ２，ＣｍＲ１，ＣｍＲ２…容量、
ｓｉｇ１…第１の信号線、
ｓｉｇ２…第２の信号線、
ＣＬ…定電流負荷トランジスタ、
１１…電源線、
１４…行デコーダ回路、
１５…行駆動回路、
１６…駆動線、
１７…コラム信号処理回路、
１７ａ…ＣＤＳ回路、
１８…コラムデコーダ回路、
１９…水平信号線。
【図１】
2011155442.tif 000007
【図２】
2011155442.tif 000008
【図３】
2011155442.tif 000009
【図４】
2011155442.tif 000010
【図５】
2011155442.tif 000011
【図６】
2011155442.tif 000012
【図７】
2011155442.tif 000013
【図８】
2011155442.tif 000014
【図９】
2011155442.tif 000015
【図１０】
2011155442.tif 000016
【図１１】
2011155442.tif 000017
【図１２】
2011155442.tif 000018
【図１３】
2011155442.tif 000019
【図１４】
2011155442.tif 000020
【図１５】
2011155442.tif 000021
【図１６】
2011155442.tif 000022
【図１７】
2011155442.tif 000023
【図１８】
2011155442.tif 000024
【図１９】
2011155442.tif 000025
【図２０】
2011155442.tif 000026
【図２１】
2011155442.tif 000027
【図２２】
2011155442.tif 000028
【図２３】
2011155442.tif 000029
【図２４】
2011155442.tif 000030
【図２５】
2011155442.tif 000031
【図２６】
2011155442.tif 000032
【図２７】
2011155442.tif 000033
【図２８】
2011155442.tif 000034
【図２９】
2011155442.tif 000035
【手続補正書】
【提出日】平成23年8月25日(2011.8.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の容量を有する画素が行列状に複数配置されて構成される画素アレイと、
前記画素アレイを構成する各画素に対する動作制御を行う制御回路とを備えた増幅型固体撮像装置において、
前記各画素は、
受光した光に応じた信号を生成して出力する光電変換部と、
前記光電変換部からゲートに入力される信号を増幅して出力する第１の増幅トランジスタと、
前記第１の増幅トランジスタのゲート電圧をリセットするリセットトランジスタと、
前記第１の増幅トランジスタから第１の信号線に出力された信号を保持する複数の容量と、
前記複数の容量に対応してかつ前記第１の信号線と前記複数の容量との間にそれぞれ設けられ、前記第１の信号線と前記複数の容量との間の入出力制御を行う各容量当り１個からなる複数の容量スイッチと、
前記第１の信号線からゲートに入力される信号を増幅して第２の信号線に出力する第２の増幅トランジスタと、
前記第１の信号線に接続され、所定の第１の電圧を前記第１の信号線に出力する初期化トランジスタとを備え、
前記第１の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、
前記制御回路は、前記第１の増幅トランジスタがオンとなる第２の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第２の電圧に対応する前記リセットトランジスタのソース電圧を前記第１の増幅トランジスタのゲートに印加して、前記第２の電圧に対応するリセット信号を前記第１の信号線に出力した後、前記第１の増幅トランジスタがオフとなる第３の電圧を前記リセットトランジスタのドレインに印加して、前記リセットトランジスタをオンすることにより、前記第３の電圧を前記第１の増幅トランジスタのゲートに印加するように、前記書き込み動作を実行することを特徴とする増幅型固体撮像装置。
【請求項２】
前記第１の増幅トランジスタのゲートに入力される信号は、光信号を含み、
前記画素はさらに、前記光電変換部と前記第１の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第１の増幅トランジスタのゲートに出力し、
前記複数の容量は、前記リセット信号を保持する第１の容量と前記光信号を保持する第２の容量とを備え、
前記制御回路は、前記リセット信号を前記第１の容量に書き込んだ後、前記転送トランジスタをオンすることにより、前記光電変換部からの前記光信号を前記第１の増幅トランジスタのゲートに印加して、前記光信号を前記第２の容量に書き込むように、前記書き込み動作を実行することを特徴とする請求項１記載の増幅型固体撮像装置。
【請求項３】
前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、
当該読み出し動作において、第１の行の読み出し動作と、前記第１の行の次の第２の行の読み出し動作との間において、前記第２の電圧を前記リセットトランジスタのドレインに印加し、前記転送トランジスタと前記リセットトランジスタとをオンすることにより、前記光電変換部からの前記光信号を前記リセットトランジスタのドレインに排出した後、前記転送トランジスタをオフし、前記リセットトランジスタがオン状態で前記第３の電圧を前記リセットトランジスタのドレインに印加し、前記リセットトランジスタをオフするように制御することを特徴とする請求項２記載の増幅型固体撮像装置。
【請求項４】
前記制御回路はリセット信号及び光信号を前記画素アレイの行毎に順次読み出すように前記読み出し動作を実行し、
当該読み出し動作において、読み出しを行っていない行の前記各画素における前記初期化トランジスタをオンすることにより、前記第２の増幅トランジスタのゲートを前記第２の増幅トランジスタがオフとなる第４の電圧に初期化するように制御することを特徴とする請求項１から３のうちのいずれか１つに増幅型固体撮像装置。
【請求項５】
前記画素はさらに、前記第２の増幅トランジスタと前記第２の信号線との間に設けられた選択トランジスタを備え、
前記制御回路は、前記選択トランジスタをオンすることにより、前記容量に保持された光信号又はリセット信号を前記第２の信号線に出力するように制御することを特徴とする請求項１から３のうちのいずれか１つに増幅型固体撮像装置。
【請求項６】
前記第１の増幅トランジスタのゲートに入力される信号は、リセット信号を含み、
前記各画素はさらに、前記光電変換部と前記第１の増幅トランジスタのゲートとの間に設けられた転送トランジスタを備え、
前記光電変換部は埋め込み受光素子であり、受光した光に応じた光信号を前記転送トランジスタを介して前記第１の増幅トランジスタのゲートに出力し、
前記制御回路は、前記光電変換部の蓄積時間が長時間蓄積モードと短時間蓄積モードの２モードを１フレーム期間内に有するように、前記転送トランジスタのオフ時間を制御し、
前記複数の容量は、前記リセット信号を保持する第６の容量と、前記長時間蓄積モードの光信号を保持する第７の容量と、前記短時間蓄積モードの光信号を保持する第８の容量とを備えることを特徴とする請求項１又は２記載の増幅型固体撮像装置。
【請求項７】
前記制御回路は、
（１）前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第６の容量に書き込み、
（２）前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いミドルレベルに設定した後、前記長時間蓄積モードの光信号を前記第７の容量に書き込み、
（３）前記リセットトランジスタのゲート電圧を、前記ミドルレベルよりも低いローレベルに設定した後、前記短時間蓄積モードの光信号を前記第８の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする請求項６記載の増幅型固体撮像装置。
【請求項８】
前記増幅型固体撮像装置は、
前記画素から前記第２の信号線を介して出力される、前記リセット信号、前記長時間蓄積モードの光信号及び前記短時間蓄積モードの光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、
前記相関二重サンプリング回路は、
（ａ）１回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第１の差分電圧を演算し、
（ｂ）２回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記長時間蓄積モードの光信号を減算してなる第２の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第２の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、
（ｃ）前記受光した光の光量に応じて、上記第１の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする請求項７記載の増幅型固体撮像装置。
【請求項９】
前記制御回路は、
（１）前記リセットトランジスタのゲート電圧をハイレベルに設定した後、前記リセット信号を前記第６の容量に書き込み、
（２）前記リセットトランジスタのゲート電圧を、前記ハイレベルよりも低いローレベルに設定した後、前記長時間蓄積モードの光信号を前記第７の容量に書き込み、その後、前記リセットトランジスタのゲート電圧を前記ハイレベルに設定し、
（３）前記リセットトランジスタのゲート電圧を前記ローレベルに設定した後、前記短時間蓄積モードの光信号を前記第８の容量に書き込むことにより、前記書き込み動作を実行することを特徴とする請求項６記載の増幅型固体撮像装置。
【請求項１０】
前記増幅型固体撮像装置は、
前記画素から前記第２の信号線を介して出力される前記リセット信号及び前記光信号に基づいて相関二重サンプリングを実行する相関二重サンプリング回路を備え、
（ａ）１回目の相関二重サンプリング動作において、前記長時間蓄積モードの光信号から前記リセット信号を減算してなる第１の差分電圧を演算し、
（ｂ）２回目の相関二重サンプリング動作において、前記短時間蓄積モードの光信号から前記リセット信号を減算してなる第３の差分電圧を演算し、前記前記短時間蓄積モードの期間に対する前記長時間蓄積モードの期間の比の値を演算し、前記第３の差分電圧に対して上記比の値を乗算してなる乗算値を演算し、
（ｃ）前記受光した光の光量に応じて、上記第１の差分電圧と、上記乗算値とを選択的に切り替えて光信号として出力することを特徴とする請求項９記載の増幅型固体撮像装置。
【請求項１１】
前記第１の差分電圧の上限値を全画素の前記長時間蓄積モードの光信号のばらつき範囲の最小値又は当該最小値より所定のマージン値だけ小さい値となるように設定することを特徴とする請求項８又は１０記載の増幅型固体撮像装置。
【国際調査報告】
2011155442.tif 000036
2011155442.tif 000037
2011155442.tif 000038
2011155442.tif 000039