(57)【要約】  高周波モジュール（１１）は、インダクタ（Lt1）と、ＥＳＤ保護素子（１２）とを備える。インダクタ（Lt1）は、ローパスフィルタ（LPF）を構成する回路素子であって、特定の周波数帯域で信号ラインとグランドとの間に寄生容量を持つ。ＥＳＤ保護素子（１２）は、信号ラインを流れるサージ電流をグランドに逃がす機能を持つとともに、特定の周波数帯域でキャパシタ（Cesd1）を持ち、キャパシタ（Cesd1）とインダクタ（Lt1）の寄生容量とは並列接続される構成である。
2011152256.tif 000002
【特許請求の範囲】
【請求項１】
アンテナを伝わる複数の通信信号から特定の通信信号を選別する信号選別回路と、ＥＳＤ保護素子と、を備える高周波モジュールにおいて、
前記信号選別回路は、前記通信信号が流れる信号ラインとグランドとの間に、前記通信信号の周波数帯域で容量成分を持つ回路素子を含んで構成され、
前記ＥＳＤ保護素子は、前記通信信号の周波数帯域で容量成分を持つとともに、該容量成分と前記回路素子の容量成分とが、前記通信信号の周波数帯域の等価回路において並列接続される構成である、高周波モジュール。
【請求項２】
前記回路素子は、前記信号ラインとグランドとの間に接続されるキャパシタである、請求項１に記載の高周波モジュール。
【請求項３】
前記信号選別回路は、低域通過フィルタを含んで構成され、前記低域通過フィルタの前記アンテナに接続される端子とは異なる端子に前記キャパシタ及び前記ＥＳＤ保護素子とが並列接続される構成である、請求項２に記載の高周波モジュール。
【請求項４】
前記回路素子は、前記信号ラインと、前記信号ラインに誘電体層を介して対向するグランドとで構成されるストリップラインまたはマイクロストリップラインである、請求項１に記載の高周波モジュール。
【請求項５】
前記ＥＳＤ保護素子は、内部に空洞部が設けられた誘電体多層基板と、前記空洞部内で間隔を隔てて先端同士が対向するように配置された対向部を有する放電電極対と、前記誘電体多層基板の表面に形成され、前記放電電極と接続される外部電極とによってチップ型に構成され、前記誘電体多層基板は、前記放電電極の設けられた表面近傍であって、すくなくとも前記対向部および前記対向部間の部分に隣接して配置される、金属材料と誘電体材料を含む混合部を備え、
前記外部電極を介して、前記ＥＳＤ保護素子が前記信号選別回路に接続されていることを特徴とする請求項１〜４いずれか一項に記載の高周波モジュール。
【請求項６】
誘電体層と電極層とが積層されることによって、前記信号選別回路が形成された積層回路基板において、
前記積層回路基板の内部には空洞部が形成され、前記空洞部内で間隔を隔てて先端同士が対向するように配置された対向部を有する放電電極対が形成され、
前記誘電体層は、前記放電電極の設けられた表面近傍であって、少なくとも前記対向部および前記対向部間の部分に隣接して配置される、金属材料と誘電体材料を含む混合部を備え、
前記空洞部と、前記放電電極対と、前記混合部とによって、前記ＥＳＤ保護素子が形成され、前記放電電極対を介して、前記信号選別回路と接続されていることを特徴とする請求項１〜５いずれか一項に記載の高周波モジュール。
【請求項７】
前記帯域回路は、通信信号を処理するダイオードスイッチ回路またはＦＥＴスイッチ回路を備える、請求項１〜６のいずれかに記載の高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、静電気による放電破壊を防止するＥＳＤ（Electro-StaticDischarge；静電気放電）保護素子を設けた高周波モジュールに関する。
【背景技術】
【０００２】
静電気による破壊を防ぐため、高周波モジュールにおいてＥＳＤ保護素子が設けられることがある（例えば特許文献１参照）。ＥＳＤとは、帯電した導電性の物体（人体等）が、他の導電性の物体（電子機器等）に接触、あるいは充分接近したときに放電が発生する現象である。ＥＳＤにより電子機器の損傷や誤作動などの問題が発生するため、電子機器では放電により発生する電流（サージ電流）が回路に印加されることを防ぐ必要がある。このために使用されるのがＥＳＤ保護素子であり、サージ吸収素子やサージアブソーバとも呼ばれている。【０００３】
図１（Ａ）は特許文献１を参考にした従来の高周波モジュール１００の回路図である。高周波モジュール１００はＥＳＤ保護回路１０１とアンテナスイッチ１０２とを備え、アンテナスイッチ１０２の入力端子１０４と、アンテナ端子１０３との間にはＥＳＤ保護回路１０１が直列に挿入される。図１（Ｂ）、図１（Ｃ）はＥＳＤ保護回路１０１の構成例を示す回路図である。ＥＳＤ保護回路１０１は信号ラインとグランドとにＴ型またはπ型で接続された複数の回路素子で構成され、アンテナ端子１０３からのサージ電流をグランドに逃がすことでアンテナスイッチ１０２の破壊を防ぐ機能を持つ。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１２３７４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の高周波モジュールでは、ＥＳＤ保護素子を設けることで信号ラインにおける信号伝搬距離が延長され、これにより信号の損失（導体損）が増大してしまう。また、ＥＳＤ保護素子を接続することでインピーダンスの整合がずれて信号の損失（反射損）が増大してしまう。【０００６】
そこで、本発明は、ＥＳＤ保護機能を実現しながら、信号伝搬距離の延長とインピーダンスミスマッチングの発生とを防ぐことが可能な、高周波モジュールの提供を目的とする。
【課題を解決するための手段】
【０００７】
この発明は、アンテナを伝わる複数の通信信号から特定の通信信号を選別する信号選別回路と、ＥＳＤ保護素子と、を備える高周波モジュールにおいて、信号選別回路は、前記通信信号が流れる信号ラインとグランドとの間に、前記通信信号の周波数帯域で容量成分を持つ回路素子を含んで構成され、ＥＳＤ保護素子は、前記通信信号の周波数帯域で容量成分を持つとともに、該容量成分と前記回路素子の容量成分とが、前記通信信号の周波数帯域での等価回路において並列接続される構成である。
この構成では、ＥＳＤ保護素子を信号ラインとグランドとの間に並列接続するので、信号ラインにおけるＥＳＤ保護素子による信号伝搬距離の延長がなく、これによる伝送損失の増大が発生しない。さらには、信号選別回路を構成する回路素子に対してＥＳＤ保護素子を並列に接続するので、それらの容量成分が一つの合成容量として機能し、この合成容量を所望値に設計することでインピーダンスの整合をとることが可能になる。したがって、ＥＳＤ保護素子を設置することに起因するインピーダンスミスマッチングの発生と、これによる反射損失の増大を防ぐことができる。【０００８】
この発明の前記回路素子は、前記信号ラインとグランドとの間に接続されるキャパシタであると好適である。
この構成では、信号選別回路を構成する既存のキャパシタの持つ容量と、新たに付設するＥＳＤ保護素子の持つ容量との合成容量を所望値に設計することでインピーダンスの整合をとり、ＥＳＤ保護素子を設置することによる反射損失の増大を防ぐことが可能になる。【０００９】
この発明の前記信号選別回路は、低域通過フィルタを含んで構成され、前記低域通過フィルタの前記アンテナに接続される端子とは異なる端子に前記キャパシタ及び前記ＥＳＤ保護素子とが並列接続される構成であってもよい。【００１０】
この発明の回路素子は、前記信号ラインと、前記信号ラインに誘電体層を介して対向するグランド電極とで構成されるストリップラインまたはマイクロストリップラインであると好適である。
この構成では、ストリップラインまたはマイクロストリップラインの信号ラインとグランド電極間で構成される容量と、新たに付設するＥＳＤ保護素子の持つ容量との合成容量を所望値に設計することでインピーダンスの整合をとり、ＥＳＤ保護素子を設置することによる反射損失の増大を防ぐことが可能になる。【００１１】
この発明のＥＳＤ保護素子は、誘電体多層基板と一対の放電電極と外部電極とを備え、外部電極を介して信号選別回路に接続されるチップ型の構成であると好適である。また、高周波モジュールが備える積層回路基板に形成された空洞部と一対の放電電極と混合部とによってＥＳＤ保護素子が積層回路基板と一体に形成された構成であっても好適である。なお、混合部は金属材料と誘電体材料とからなり空洞部に露出する位置に設ける。一対の放電電極は、空洞部内で間隔を隔てて先端同士が対向するように配置された対向部を有する。外部電極は、放電電極に接続され誘電体多層基板の表面に形成される。
これらの構成では、空洞部内に配置された一対の放電電極に所定の大きさを超える電圧が印加されると、混合部を介して放電が起こり、サージ電流がグランドに流れることになる。また、一対の放電電極によって、ＥＳＤ保護素子が通信信号の周波数帯域で容量成分を持つことになる。【００１２】
この発明の信号選別回路は、通信信号を処理するダイオードスイッチ回路またはＦＥＴスイッチ回路を備えて構成されると好適である。
ダイオードおよびＦＥＴは静電気に弱い半導体が材料であるので、ＥＳＤ保護素子を付加する必要性が大きい。
【発明の効果】
【００１３】
この発明によれば、ＥＳＤ保護機能を実現しながら、信号伝搬距離の延長とインピーダンスミスマッチングの発生とを防ぐことが可能な、高周波モジュールを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】従来の高周波モジュールの構成を説明する図である。
【図２】本発明の第１の実施形態に係る高周波モジュールの回路図である。
【図３】第１の実施形態に係る高周波モジュールの積層図である。
【図４】第１の実施形態に係る高周波モジュールの断面図である。
【図５】第２の実施形態に係る高周波モジュールの回路図である。
【図６】第２の実施形態に係る高周波モジュールの積層図である。
【図７】第３の実施形態に係る高周波モジュールの回路図である。
【図８】第３の実施形態に係る高周波モジュールの積層図である。
【図９】第４の実施形態に係る高周波モジュールの断面図である。
【発明を実施するための形態】
【００１５】
《第１の実施形態》
本発明の第１実施形態に係る高周波モジュールについて、GSM850、GSM900、GSM1800、およびGSM1900の４つの通信信号に対応する高周波モジュール１１を例に説明する。
図２は、高周波モジュール１１の詳細な回路構成を説明する回路図である。
【００１６】
高周波モジュール１１は、ＥＳＤ保護素子１２、ダイプレクサDPX、スイッチ回路SW1，SW2、ローパスフィルタLPF1，LPF2、および表面弾性波フィルタSAW1，SAW2を備える。ダイプレクサDPX、スイッチ回路SW1,SW2、ローパスフィルタLPF1,LPF2によって請求項に記載の信号選別回路が構成される。また、外部接続ポートとして、アンテナポートANT、信号ポート1800/1900-Tx，1800-Rx，1900-Rx，850/900-Tx，850-Rx，900-Rx、および制御ポートVc1，Vc2、を備える。
【００１７】
ダイプレクサDPXは、ローパスフィルタLPFとハイパスフィルタHPFとを備える。ダイプレクサDPXにおけるローパスフィルタLPFとハイパスフィルタHPFとの接続点には、アンテナポートANTを接続するとともに、ＥＳＤ保護素子１２を接続する。
【００１８】
ＥＳＤ保護素子１２は、少なくとも当該高周波モジュールの通信帯域では小さい容量(例えば、0.05pF程度)のキャパシタCesd1として機能するものであり、アンテナポートANTとグランドとの間に接続している。アンテナポートANTからの信号ラインにサージ電流が印加されると、キャパシタCesd1は短絡してサージ電流をグランドに流す。
【００１９】
ハイパスフィルタHPFは、GSM1800およびGSM1900の信号を通過させGSM850およびGSM900の信号を減衰させる高域通過フィルタである。より詳細には、ハイパスフィルタHPFはキャパシタCc1，Cc2、インダクタLt2、およびキャパシタCt2を備え、アンテナポートANTとスイッチ回路SW1との間の信号ラインにキャパシタCc1，Cc2の直列回路を挿入し、キャパシタCc1，Cc2の接続点をインダクタLt2、およびキャパシタCt2の直列回路を介してグランドへ接続する。
【００２０】
ローパスフィルタLPFは、GSM850およびGSM900の信号を通過させGSM1800およびGSM1900の信号を減衰させる低域通過フィルタである。ローパスフィルタLPFは、キャパシタCt1、インダクタLt1、およびキャパシタCu1を備える。より詳細には、アンテナポートANTとスイッチ回路SW2との間にインダクタLt1と、インダクタLt1に並列に接続されるキャパシタCt1とを挿入し、また、インダクタLt1およびキャパシタCt1とスイッチ回路SW2との接続点とグランド電極との間にキャパシタCu1を挿入して、ローパスフィルタLPFが構成される。
【００２１】
スイッチ回路SW1は、ダイオードDD1、インダクタDSLt、キャパシタDCt1、インダクタDSL1、インダクタDSL2、キャパシタDC、インダクタDL、ダイオードDD2、キャパシタDC5、抵抗Rd、およびキャパシタＣ１を備え、GSM1800およびGSM1900の送信信号と受信信号とを分離する。
スイッチ回路SW2は、ダイオードGD1、インダクタGSL1、インダクタGSL2、キャパシタGC、インダクタGL、ダイオードGD2、キャパシタGC5、抵抗Rg、およびキャパシタC1を備え、GSM850およびGSM900の送信信号と受信信号とを分離する。
ローパスフィルタLPF1は、インダクタDLt1，DLt2、キャパシタDCc1，DCc2、およびキャパシタDCu1，DCu2，DCu3を備え、GSM1800およびGSM1900の送信信号の２次高調波および３次高調波成分を除去する低域通過フィルタを構成する。
ローパスフィルタLPF2は、インダクタGLt1、キャパシタGCc1、およびキャパシタGCu1，GCu2を備え、GSM850およびGSM900の送信信号の２次高調波および３次高調波成分を除去する低域通過フィルタを構成する。
表面弾性波フィルタSAW1は、GSM1800の受信信号とGSM1900の受信信号とを分離する。表面弾性波フィルタSAW2は、GSM850の受信信号とGSM900の受信信号とを分離する。
【００２２】
なお、スイッチ回路SW1，SW2、ローパスフィルタLPF1，LPF2、表面弾性波フィルタSAW1，SAW2の構成について既知であるため、詳細な説明を省略する。
【００２３】
以上の構成において、信号選別回路を構成する回路素子、特にスイッチ回路SW2のダイオードGD1やダイオードGD2は、従来、アンテナポートANTからのサージ電流の印加によって放電破壊が生じる危険性が高かった。しかしながら本実施形態では、それらのダイオードGD1，GD2よりもアンテナポートANT側にＥＳＤ保護素子１２を接続しているので、ダイオードGD1，GD2は放電破壊から保護することができる。
また、ダイプレクサDPXに設けるＥＳＤ保護素子１２は、アンテナポートANTから各信号ポートにつながる信号ラインに対して直列ではなく、信号ラインとグランドとの間に並列接続している。これにより、ダイプレクサDPXにおいてＥＳＤ保護素子１２を設けても信号伝搬距離の延長がなく、伝送損失の増大がない。
さらには、ローパスフィルタLPFのインダクタLt1は後で詳細に説明するストリップラインの構造になっており、請求項に記載の容量成分を持つ回路素子に相当し、信号ラインとグランドとの間に容量成分（不図示）を持つ。従って、この容量は、信号ラインとグランドの間に接続され、キャパシタCesd1として機能するＥＳＤ保護素子１２と並列に接続される。通常、この容量はダイプレクサDPXの周波数特性を調整するために適切な設定値に設定されるが、本実施形態ではインダクタLt1の容量（不図示）とキャパシタCesd1とで構成される合成容量を適切に設定することで、ＥＳＤ保護素子１２を設けたことによるインピーダンスの整合ずれ（ミスマッチング）と、それによる反射損失の増大を防ぐことができる。
【００２４】
次に、高周波モジュール１１を構成する積層回路基板１１Ａの詳細構成について説明する。
図３は、積層回路基板１１Ａの具体例を説明する積層図である。
なお図３において、積層回路基板１１Ａの底面の層を第１層とし、天面側にむかって層番号が増加し、積層回路基板１１Ａの天面の層を第２４層としている。図中に記載されている符号は、それぞれ図２で示した回路構成に対応している。また、図中に記載されている○印は、導電性のビアホールを示し、当該ビアホールにより積層方向にならぶ各層の電極間の導電性を確保している。
【００２５】
積層回路基板１１Ａは合計２４層の誘電体層が積層された構造であり、各種インダクタやキャパシタなどを内部電極パターンで実現するとともに、各ポートを基板底面の電極パターンで実現し、チップ型の実装部品を接続する電極を基板天面の電極パターンで実現する。
【００２６】
積層回路基板１１Ａの底面に対応する第１層の底面側には、アンテナポートANTを含む複数のポートとなる電極パターンを形成している。アンテナポートANTは第１層から第４層までビアホールで引き回し、第５層に設けた内部電極パターンに接続している。この内部電極パターンはＥＳＤ保護素子１２の一部を構成している。
【００２７】
ここで、ＥＳＤ保護素子１２の概略構成を説明する。図４（Ａ）は、高周波モジュール１１の断面図であり、図４（Ｂ）は、ＥＳＤ保護素子１２の断面図である。
高周波モジュール１１は、積層回路基板１１Ａに、複数の回路素子１１Ｂ，１１ＣとＥＳＤ保護素子１２とを設けた構成である。積層回路基板１１Ａは上述の図３の説明のようにセラミックあるいは樹脂等の複数の誘電体層を積層してなる。回路素子１１Ｂは、積層回路基板１１Ａの各誘電体層間または表面に所定パターンで形成していて、回路素子１１Ｃは、積層回路基板１１Ａの内部または上面に配置したチップ型搭載部品である。ＥＳＤ保護素子１２は、積層回路基板１１Ａの内部に設けた空洞部１２Ｃと、先端が空洞部１２Ｃ内に突出する放電電極１２Ａ，１２Ｂと、積層回路基板１１Ａの誘電体層の一部領域に金属粒子を分散させてなり、空洞部１２Ｃに部分的に露出する混合部１２Ｄと、を備える。放電電極１２Ａ，１２Ｂはそれぞれ、混合部１２Ｄの表面に積層されていて、互いの先端が空洞部１２Ｃ内で間隔を隔てて対向する対向部を構成している。
【００２８】
このような構成のＥＳＤ保護素子１２に対して、放電電極１２Ａ，１２Ｂの一方をアンテナからの通信信号が流れる信号ラインに、他方をグランドに接続しておくと、放電電極１２Ａ，１２Ｂ間が高周波的に容量を持つ。そして、信号ラインにサージ電流が印加された場合、放電電極１２Ａ，１２Ｂ間が混合部１２Ｄの金属粒子を介して短絡し、サージ電流がグランドに流れる。したがって、高周波モジュール１１のサージ電流による破壊を防ぐことが可能になる。
なおＥＳＤ保護素子１２は、少なくとも放電電極１２Ａ，１２Ｂを備える構成であればよく、混合部１２Ｄを設けず、放電電極１２Ａ，１２Ｂを極めて近接させた構成としてもよい。また、積層回路基板１１Ａと一体に構成する基板一体型の構成ではなく、積層回路基板１１Ａとは別体に構成されるチップ型の回路素子１１Ｃとして構成としてもよい。
【００２９】
再び図３に戻り説明する。上述のＥＳＤ保護素子１２は、積層回路基板１１Ａの第５層をくり抜いて空洞部１１Ｃ（符号不図示）を形成していて、放電電極１２Ａ，１２Ｂ（符号不図示）の一方は第６層に設けたグランド電極に接続されている。
【００３０】
また、アンテナポートANTは第１層から第８層までビアホールで引き回し、第８層から第１４層に設けた電極パターンからなるインダクタLt1に接続している。インダクタLt1は第８層〜第１４層の内部電極パターンが、誘電体層を介して、第６層に設けたグランド電極GNDと対向するストリップライン構造となっており、高周波的に容量成分を持つ。
【００３１】
本実施形態の高周波モジュール１１においては、インダクタLt1の容量とＥＳＤ保護素子１２の持つ容量との合成容量を、ＥＳＤ保護素子１２を設けない従来構造におけるインダクタLt1の容量と同等なものにするために、インダクタLt1とESD保護素子１２のうちの少なくとも一方を調整する。インダクタLt1の容量は、インダクタLt1を構成する内部電極パターンとグランド電極との対向面積を変えることで調整でき、ＥＳＤ保護素子１２の容量は放電電極１２Ａと１２Ｂの間隔を変えることで調整できる。
【００３２】
これにより、この高周波モジュール１１では、ＥＳＤ保護素子１２の影響によりインピーダンスの整合がずれて反射損失が増大することを防ぐことができる。
【００３３】
《第２の実施形態》
次に、本発明の第２実施形態に係る高周波モジュールについて説明する。図５は本実施形態の高周波モジュール２１の回路図である。
【００３４】
本実施形態の高周波モジュール２１は、第１の実施形態の高周波モジュール１１とはＥＳＤ保護素子２２の接続位置が相違する。具体的には、アンテナポートANTとインダクタLt1との接続点ではなく、インダクタLt1とキャパシタCu1との接続点に、ＥＳＤ保護素子２２を接続する。
ＥＳＤ保護素子２２は、当該高周波モジュールの通信帯域では小さい容量(例えば0.05pF程度)のキャパシタCesd2として機能するものであり、アンテナポートANTからの信号ラインにサージ電流が印加されると、キャパシタCesd2は短絡してサージ電流をグランドに流す。キャパシタCu1は請求項に記載の容量成分を持つ回路素子に相当し、キャパシタCesd2と並列に、信号ラインとグランドとの間に接続される。
【００３５】
図６は、高周波モジュール２１の積層図である。高周波モジュール２１を形成する積層回路基板では、アンテナポートANTは第１層から第８層までビアホールで引き回してインダクタLt1に接続している。インダクタLt1は第８層から第１４層に設けた電極パターンからなる。また、インダクタLt1は、第１３層から第５層までビアホールで引き回してキャパシタCu1に接続している。キャパシタCu1は、第５層に設けた内部電極パターンと、第４層、第６層に設けたグランド電極とが、対向することにより構成される。ＥＳＤ保護素子２２は、第５層に設けたキャパシタCu1を構成する一方の電極である内部電極パターンと、第６層に設けたキャパシタCu1を構成する他方の電極であるグランド電極との間に接続している。従って、ESD保護素子とキャパシタCu1とは並列に接続されている。
【００３６】
本実施形態の高周波モジュール２１においては、キャパシタCu1を形成する一対の対向電極同士の対向面積を従来よりも低減し、キャパシタCu1の容量とキャパシタCesd2の容量との合成容量を従来構造（ESD保護素子２２を設けない構造）におけるキャパシタCu1の容量と同等なものにする。これにより、この高周波モジュール２１では、ＥＳＤ保護素子２２の影響による整合ずれ、およびこれによる反射損失の発生を防止できる。
【００３７】
《第３の実施形態》
次に、本発明の第３実施形態に係る高周波モジュールについて説明する。図７は本実施形態の高周波モジュール３１の回路図である。
本実施形態の高周波モジュール３１は、第１の実施形態の高周波モジュール１１および第２の実施形態の高周波モジュール２１とはＥＳＤ保護素子３２の接続位置が相違する。具体的には、ダイプレクサDPXではなく、スイッチ回路SW2のインダクタGSL2とダイオードGD2とキャパシタGCとの接続点に、ＥＳＤ保護素子３２を接続する。
ＥＳＤ保護素子３２は、当該高周波モジュールの通信帯域では小さい容量(例えば0.05pF程度)のキャパシタCesd3として機能するものであり、信号ラインを介してインダクタGSL2からキャパシタGCとダイオードＧＤ２にサージ電流が印加されるとキャパシタCesd2は短絡してサージ電流をグランドに流す。インダクタGSL2は請求項に記載の回路素子に相当し、第１の実施形態のインダクタLt1と同様に、信号ラインとグランドとの間に接続される容量成分を持つストリップライン構造となっており、キャパシタCesd3と並列接続される。
【００３８】
図８は、高周波モジュール３１の積層図である。
高周波モジュール３１の積層回路基板では、インダクタGSL2は第８層から第１８層に設けた内部電極パターンが誘電体層を介して、第６層に設けたグランド電極GNDに対向するストリップライン構造であり、高周波的に容量成分を持つ。インダクタGSL2を構成する内部電極パターンは、第１８層に設けたビアホールを介して、第１９層に設けたＥＳＤ保護素子３２の一端に接続している。また、ＥＳＤ保護素子３２の他端は第１９層に設けたビアホールを介して、第２０層に設けたグランド電極ＧＮＤに接続している。従って、インダクタGSL2とＥＳＤ保護素子３２は信号ラインとグランドの間で並列接続される。
【００３９】
本実施形態の高周波モジュール３１においては、インダクタGSL2の容量とキャパシタCesd3の容量との合成容量を従来構造におけるインダクタGSL2の容量と同等なものに調整する。これにより、この高周波モジュール３１では、ＥＳＤ保護素子３２の影響による整合ずれ、および反射損失の発生を防止できる。
【００４０】
《第４の実施形態》
次に、本発明の第４実施形態に係る高周波モジュールについて説明する。図９（Ａ）は本実施形態の高周波モジュール４１の断面図であり、図９（Ｂ）は、高周波モジュール４１が備えるＥＳＤ保護素子４２の断面図である。
本実施形態の高周波モジュール４１は、基板一体型ではなくチップ型のＥＳＤ保護素子４２を備える構成である。ＥＳＤ保護素子４２は、内部空洞を備える誘電体多層基板であるキャビティ４２Ｃと、キャビティ４２Ｃの内部空洞内で先端同士が対向する放電電極４２Ａ，４２Ｂと、放電電極４２Ａ，４２Ｂに導通する外部電極４２Ｅとを備え、キャビティ４２Ｃの内壁面の一部を混合部４２Ｄとし、キャビティ４２Ｃの外面に外部電極４２Ｅを設けた構成である。
【００４１】
この高周波モジュール４１においても、前述の各実施形態の回路構成と同様な回路構成とすることで、ＥＳＤ保護機能を実現しながら、ＥＳＤ保護素子４２を設置することに起因する伝送損失の増大や、インピーダンスミスマッチングの発生を防ぐことが可能になる。
【００４２】
以上の各実施形態で例示するように本発明は実施できるが、アンテナポートに対して直接、またはアンテナポートに対してインダクタを介して接続される半導体回路素子はサージによる破壊の危険性が高いので、アンテナポートからその半導体回路素子までの信号ラインとグランドとの間に、確実に本発明のＥＳＤ保護素子が設けられることが望ましい。
また、ＥＳＤ保護素子の配置位置は、サージ電流による破壊からの保護の確実性という観点からは保護すべき回路素子に、アンテナ側からできるだけ近接して配置されることが望ましく、保護すべき回路素子が複数の場合にはＥＳＤ保護素子も複数設けると好適である。一方、小型化の観点からはアンテナからの信号ラインが分岐する前の位置に、ＥＳＤ保護素子を設けると好適である。
また、ダイプレクサだけではなくスイッチモジュールや、他のマルチバンド対応、シングルバンド対応の高周波モジュールの構成などにも本発明は適用できる。本発明は実施形態の記載に制限されるものではなく、本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４３】
１１，２１，３１…高周波モジュール    １１Ａ…積層回路基板    １１Ｂ…電極状回路素子    １１Ｃ…チップ状回路素子    １２，２２，３２…ＥＳＤ保護素子    １２Ａ，１２Ｂ…放電電極    １２Ｃ…空洞部    １２Ｄ…混合部    DPX…ダイプレクサ    HPF…ハイパスフィルタ    LPF，LPF1，LPF2…ローパスフィルタ    SW1，SW2…スイッチ回路    SAW1，SAW2…表面弾性波フィルタ
【図１】
2011152256.tif 000003
【図２】
2011152256.tif 000004
【図３】
2011152256.tif 000005
【図４】
2011152256.tif 000006
【図５】
2011152256.tif 000007
【図６】
2011152256.tif 000008
【図７】
2011152256.tif 000009
【図８】
2011152256.tif 000010
【図９】
2011152256.tif 000011
【国際調査報告】
2011152256.tif 000012
2011152256.tif 000013
2011152256.tif 000014
2011152256.tif 000015