(57)【要約】  本発明は、集束電極層（８）を設けても、ゲート電極層（６）および集束電極層が炭素層（１１）によって導通することのない面放出型の電子放出素子（１）およびこれを備えた撮像装置を提供することを課題としている。  上記の課題の解決手段として、電子放出素子は、面放出部（９）から電子を放出する電子放出層（３）と、第１絶縁体層（５）を介して電子放出層の表面に成膜されたゲート電極層と、第２絶縁体層（７）を介してゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、集束電極層、第２絶縁体層、ゲート電極層および第１絶縁体層を貫通して、面放出部の表面に凹状に開口する放出凹部（１０）と、集束電極層の表面から放出凹部の内周面に亘って成膜された炭素層と、を備え、炭素層は、第２絶縁体層の層端が臨む放出凹部の成膜部分に、環状の不連続部（１１ａ）を有している。
2011083512.tif 000002
【特許請求の範囲】
【請求項１】
面放出部から電子を放出する電子放出層と、  第１絶縁体層を介して前記電子放出層の表面に成膜されたゲート電極層と、  第２絶縁体層を介して前記ゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、  前記集束電極層、前記第２絶縁体層、前記ゲート電極層および前記第１絶縁体層を貫通して、前記面放出部の表面に凹状に開口する放出凹部と、  前記集束電極層の表面から前記放出凹部の内周面に亘って成膜された炭素層と、を備え、  前記炭素層は、前記第２絶縁体層の層端が臨む前記放出凹部の成膜部分に、環状の不連続部を有していることを特徴とする電子放出素子。
【請求項２】
前記放出凹部は、前記集束電極層および前記第２絶縁体層をエッチングして形成した上部放出凹部と、  前記ゲート電極層および前記第１絶縁体層を、前記上部放出凹部と同軸上に且つ小径にエッチングして形成した下部放出凹部と、を有していることを特徴とする請求項１に記載の電子放出素子。
【請求項３】
前記第２絶縁体層は、前記集束電極層側に成膜された上絶縁体層と、前記ゲート電極層側に成膜され、前記上絶縁体層に対しエッチングレートが高い材料で構成された下絶縁体層と、を有し、  前記不連続部は、前記上絶縁体層の層端を越えてエッチングされた前記下絶縁体層の層端が臨む、成膜不能部で構成されていることを特徴とする請求項２に記載の電子放出素子。
【請求項４】
前記集束電極層に対し前記第２絶縁体層は、エッチングレートが高い材料で構成され、  前記不連続部は、前記集束電極層の層端を越えてエッチングされた前記第２絶縁体層の層端が臨む、成膜不能部で構成されていることを特徴とする請求項２に記載の電子放出素子。
【請求項５】
前記第２絶縁体層は、前記集束電極層側に成膜された上絶縁体層と、前記ゲート電極層側に成膜された下絶縁体層と、前記上絶縁体層と前記下絶縁体層との間に成膜され、前記上絶縁体層および前記下絶縁体層に対しエッチングレートが高い材料で構成された中間絶縁体層と、を有し、  前記不連続部は、前記上絶縁体層の層端および前記下絶縁体層の層端を越えてエッチングされた前記中間絶縁体層の層端が臨む、成膜不能部で構成されていることを特徴とする請求項２に記載の電子放出素子。
【請求項６】
面放出部から電子を放出する電子放出層と、  第１絶縁体層を介して前記電子放出層の表面に成膜されたゲート電極層と、  前記面放出部を囲むように、前記第１絶縁体層の表面に部分的に成膜された絶縁性の複数の支柱部と、  前記複数の支柱部間に亘って成膜された電極支持層と、  前記ゲート電極層との間に絶縁空間を存して前記電極支持層の裏面に成膜され、放出された電子を集束させる集束電極層と、  前記電極支持層、前記集束電極層、前記ゲート電極層および前記第１絶縁体層を貫通して、前記面放出部の表面に凹状に開口する放出凹部と、  前記電極支持層の表面から前記放出凹部の内周面に亘って成膜された炭素層と、を備え、  前記炭素層は、前記絶縁空間の端が臨む前記放出凹部の成膜部分に、環状の不連続部を有していることを特徴とする電子放出素子。
【請求項７】
前記絶縁空間は、前記ゲート電極層と前記集束電極層との間に成膜した犠牲層を、エッチングにより除去して形成されていることを特徴とする請求項６に記載の電子放出素子。
【請求項８】
前記放出凹部は、前記犠牲層のエッチングと共に前記集束電極層をエッチングして形成した上部放出凹部と、  前記ゲート電極層および前記第１絶縁体層を、前記上部放出凹部と同軸上に且つ小径にエッチングして形成した下部放出凹部と、を有していることを特徴とする請求項７に記載の電子放出素子。
【請求項９】
前記ゲート電極層の電位に対し、前記集束電極層の電位が低くなるようにそれぞれ電圧が印加されることを特徴とする請求項２に記載の電子放出素子。
【請求項１０】
請求項１ないし９のいずれかに記載の電子放出素子、およびカソード電極を有する電子放出基板部と、  真空空間を存して前記電子放出基板部に対面し、光電変換層およびアノード電極を有する受光基板部と、を備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、面放出部から放出された電子を集束させる集束電極を有する電子放出素子およびこれを備えた撮像装置に関する。
【背景技術】
【０００２】  近年、陰極（カソード電極）を熱することなく電界を用いて電子を放出させる技術において、電子放出層上に積層された絶縁層およびゲート電極層を貫通した開口（放出凹部）と、ゲート電極層上および開口の内周面に積層された炭素層と、を有し、ゲート電極層に電圧を印加して、開口の底に露出した電子放出層から電子を放出させる、いわゆる面放出型の電子放出素子が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開２００７−１１４１０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】  ところで、実装時において、撮像装置に組み込まれる場合、電子放出素子は、アノード電極および光電変換層を有した基板と真空空間を介して対面配置され、放出された電子は光電変換層の正孔と結合し、その際の電流が映像信号として検出される。このとき、放出された電子を効率よく光電変換層の正孔と衝突さるため電子の軌道（電子ビーム）を光電変換層の表面に集束させる必要がある。  そこで、上記の面放出型電子放出素子において、放出された電子の軌道の広がりを抑えるべく、ゲート電極層とは異なる電位の電圧をかけることにより電子を電界集束させる集束電極層を設けることが考えられる。しかし、このようにすると、製造工程の最後に、放出凹部の内周面に成膜された炭素層によって、ゲート電極層と集束電極層とが導通してしまう。これによりゲート電極層と集束電極層とが同電位となり、両者間に十分な電位差を生じさせることができず、電子を集束させることができなくなる問題が想定される。【０００５】  本発明は、上記の点に鑑み、集束電極層を設けても、ゲート電極層および集束電極層が炭素層によって導通することのない面放出型の電子放出素子およびこれを備えた撮像装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】  本発明の電子放出素子は、面放出部から電子を放出する電子放出層と、第１絶縁体層を介して電子放出層の表面に成膜されたゲート電極層と、第２絶縁体層を介してゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、集束電極層、第２絶縁体層、ゲート電極層および第１絶縁体層を貫通して、面放出部の表面に凹状に開口する放出凹部と、集束電極層の表面から放出凹部の内周面に亘って成膜された炭素層と、を備え、炭素層は、第２絶縁体層の層端が臨む放出凹部の成膜部分に、環状の不連続部を有していることを特徴とする。【０００７】  上記の構成によれば、炭素層の不連続部により、集束電極層とゲート電極層とが炭素層を介して導通することがないため、集束電極層に、ゲート電極層と異なる電位の電圧を印加することができ、面放出部から放出された電子を効率良く集束することができる。  なお、ゲート電極層および集束電極層は、特に、タングステン（Ｗ）で構成されていることが好ましく、その他、Ｓｉ，Ａｌ，Ｔｉ，ＴｉＮ，Ｃｕ，Ａｇ，Ｃｒ，Ａｕ，Ｐｔ，Ｃ等の金属で構成されていても良い。また、電子放出層は、アモルファスシリコンで構成されていることが好ましい。【０００８】  この場合、放出凹部は、集束電極層および第２絶縁体層をエッチングして形成した上部放出凹部と、ゲート電極層および第１絶縁体層を、上部放出凹部と同軸上に且つ小径にエッチングして形成した下部放出凹部と、を有していることが好ましい。【０００９】  上記の構成によれば、上部放出凹部を構成する集束電極層および第２絶縁体層の層端が、放出された電子の軌道を阻む（電子ビームの減衰）ことがなく、効率良く電子を放出することができる。【００１０】  この場合、第２絶縁体層は、集束電極層側に成膜された上絶縁体層と、ゲート電極層側に成膜され、上絶縁体層に対しエッチングレートが高い材料で構成された下絶縁体層と、を有し、不連続部は、上絶縁体層の層端を越えてエッチングされた下絶縁体層の層端が臨む、成膜不能部で構成されていることが好ましい。【００１１】  上記の構成によれば、上絶縁体層の層端に対し下絶縁体層の層端が後退し、成膜不能部が形成されていることで、一度の成膜で炭素層に自動的に不連続部を形成することができる。このため、集束電極層とゲート電極層とが炭素層を介して導通することのない電子放出素子を、簡単に製造することができる。また、第２絶縁体層においてエッチングレートの異なる２種類の絶縁体層を設けることで、優先的に下絶縁体層をエッチングする際に、集束電極層を保護することができる。  なお、上絶縁体層はＰＴＥＯＳで、下絶縁体層はＰＳＩＮでそれぞれ構成され、ＣＤＥ（Chemical Dry Etching）法を用いた等方性エッチングによって、下絶縁体層を優先的にエッチングすることが好ましい。【００１２】  また、この場合、集束電極層に対し第２絶縁体層は、エッチングレートが高い材料で構成され、不連続部は、集束電極層の層端を越えてエッチングされた第２絶縁体層の層端が臨む、成膜不能部で構成されていることが好ましい。【００１３】  上記の構成によれば、集束電極層の層端に対し第２絶縁体層の層端が後退し、成膜不能部が形成されていることで、一度の成膜で炭素層��自動的に不連続部を形成することができる。また、第２絶縁体層を構成する絶縁体層は単一で良いため、絶縁体層の成膜工程数を減らすことができる。  なお、第２絶縁体層は、ＰＳＩＮで構成され、ＣＤＥ法を用いた等方性エッチングによって、第２絶縁体層を優先的にエッチングすることが好ましい。【００１４】  また、この場合、第２絶縁体層は、集束電極層側に成膜された上絶縁体層と、ゲート電極層側に成膜された下絶縁体層と、上絶縁体層と下絶縁体層との間に成膜され、上絶縁体層および下絶縁体層に対しエッチングレートが高い材料で構成された中間絶縁体層と、を有し、不連続部は、上絶縁体層の層端および下絶縁体層の層端を越えてエッチングされた中間絶縁体層の層端が臨む、成膜不能部で構成されていることが好ましい。【００１５】  上記の構成によれば、上絶縁体層の層端に対し中間絶縁体層の層端が後退し、成膜不能部が形成されていることで、一度の成膜で炭素層に自動的に不連続部を形成することができる。また、第２絶縁体層においてエッチングレートの異なる２種類の絶縁体層を設けることで、中間絶縁体層を深くエッチングする際に、上絶縁体層および下絶縁体層により、集束電極層およびゲート電極を保護することができる。さらに、第２絶縁体層が３層の絶縁体層で構成されているため、絶縁体層を厚くすることができ、集束電極層とゲート電極との間のもれ電流（リーク）を抑制することができる。  なお、上絶縁体層および下絶縁体層はＰＴＥＯＳで、中間絶縁体層はＰＳＩＮでそれぞれ構成され、ＣＤＥ法を用いた等方性エッチングによって、中間絶縁体層を優先的にエッチングすることが好ましい。【００１６】  本実施形態の他の電子放出素子は、面放出部から電子を放出する電子放出層と、第１絶縁体層を介して電子放出層の表面に成膜されたゲート電極層と、面放出部を囲むように、第１絶縁体層の表面に部分的に成膜された絶縁性の複数の支柱部と、複数の支柱部間に亘って成膜された電極支持層と、ゲート電極層との間に絶縁空間を存して電極支持層の裏面に成膜され、放出された電子を集束させる集束電極層と、電極支持層、集束電極層、ゲート電極層および第１絶縁体層を貫通して、面放出部の表面に凹状に開口する放出凹部と、電極支持層の表面から放出凹部の内周面に亘って成膜された炭素層と、を備え、炭素層は、絶縁空間の端が臨む放出凹部の成膜部分に、環状の不連続部を有していることを特徴とする。【００１７】  上記の構成によれば、絶縁空間により成膜不能部が形成されていることで、一度の成膜で炭素層に自動的に不連続部を形成することができる。このため、集束電極層とゲート電極層とが炭素層を介して導通することのない電子放出素子を、容易に製造することができる。また、集束電極層とゲート電極層との間に絶縁空間を存しているため、絶縁体層を介したもれ電流（リーク）を防止することができる。【００１８】  この場合、絶縁空間は、ゲート電極層と集束電極層との間に成膜した犠牲層を、エッチングにより除去して形成されていることが好ましい。【００１９】  上記の構成によれば、簡単な工程で、集束電極層とゲート電極層との間に絶縁空間を形成することができる。  なお、犠牲層の除去は、ウェットエッチング（��リン酸エッチング法）を用いて行い、犠牲層は、絶縁性の支柱部に対しエッチングレートの高い材料、例えば、ＰＳＩＮで構成されていることが望ましい。【００２０】  また、この場合、放出凹部は、犠牲層のエッチングと共に集束電極層をエッチングして形成した上部放出凹部と、ゲート電極層および第１絶縁体層を、上部放出凹部と同軸上に且つ小径にエッチングして形成した下部放出凹部と、を有していることが好ましい。【００２１】  上記の構成によれば、上部放出凹部を構成する集束電極層層端が、放出された電子の軌道を阻む（電子ビームの減衰）ことがなく、効率良く電子を放出することができる。【００２２】  また、この場合、ゲート電極層の電位に対し、集束電極層の電位が低くなるようにそれぞれ電圧が印加されることが好ましい。【００２３】  上記の構成によれば、ゲート電極層よりも低い電圧で集束電極を機能させることができるため、全体として低電圧で電子を放出させる電子放出素子を実現することができる。また、ゲート電極層の電位を２０Ｖに設定した場合、ゲート電極層と集束電極層の電位差を０〜１３Ｖとすることが好ましい。【００２４】  本発明の撮像装置は、上記の電子放出素子、およびカソード電極を有する電子放出基板部と、真空空間を存して前記電子放出基板部に対面し、光電変換層およびアノード電極を有する受光基板部と、を備えたことを特徴とする。【００２５】  上記の構成によれば、放出された電子を効率よく光電変換層の表面に集束することができ、検出精度が高く、且つ省電力型の撮像装置を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】第１実施形態に係る電子放出素子の放出凹部廻りの拡大断面図である。
【図２】第１実施形態に係る電子放出素子の放出凹部の形成工程を表した図である。
【図３】第１実施形態に係る電子放出素子の放出凹部の形成工程を表した図である。
【図４】第１実施形態に係る電子放出素子の放出凹部の第１変形例を示した拡大断面図である。
【図５】第１実施形態に係る電子放出素子の放出凹部の第２変形例を示した拡大断面図である。
【図６】第１実施形態に係る撮像装置の構成を表した模式断面図である。
【図７】第２実施形態に係る電子放出素子の放出凹部廻りの拡大断面図である。
【図８】第２実施形態に係る電子放出素子の放出凹部の形成工程を表した図である。
【図９】第２実施形態に係る電子放出素子の放出凹部の形成工程を表した図である。
【図１０】第２実施形態に係る電子放出素子の放出凹部の形成工程を表した図である。
【発明を実施するための形態】
【００２７】  以下、添付の図面を参照し、本発明の一実施形態に係る電子放出素子およびこれを備えた撮像装置について説明する。この電子放出素子は、冷陰極型の電子源を有するいわゆる面放出型の電子放出素子であり、また撮像装置は、この電子放出素子を複数個、マトリクス状に配置した電子放出素子アレイに真空空間を存して光電変換膜を対向させて構成されている。
【００２８】  ＜第１実施形態＞  図１に示すように、電子放出素子１は、カソード電極層２と、カソード電極層２上に積層され、アモルファスシリコン（ａ−Ｓｉ）で構成された電子放出層３と、電子放出層３上に形成され、複数の電極層とその間に絶縁体層が成膜された電極層部４と、を有している。電極層部４は、電子放出層３上に成膜された第１絶縁体層５と、第１絶縁体層５上に成膜されたゲート電極層６と、ゲート電極層６上に成膜された第２絶縁体層７と、第２絶縁体層７上に成膜された集束電極層８と、を有している。また、電極層部４には、各層を貫通し、底に電子放出層３が露出した凹状の電子放出凹部１０が形成されており、この電子放出層３の露出部分に面放出部９、すなわちエミッションサイトが構成されている。そして、集束電極層８の表面および電子放出凹部１０の内周面には、上面視環状の不連続部１１ａを有した炭素層１１が成膜されている。なお、詳細は後述するが、電子放出素子１（電子放出凹部１０）のアレイにより、撮像素子１１３（画素）が構成されている（図６参照）。
【００２９】  カソード電極層２を接地電位として、ゲート電極層６に所望の電圧を印加すると、電子放出層３の面放出部９に強い電界が発生する。形成された電界によって電子放出層３内部の電子が加速され、トンネル効果により面放出部９から電子が放出される。このとき、集束電極層８に、ゲート電極層６よりも低い電位の電圧を印加（電位差を持たせる）すると、放出された電子（電子ビーム）が集光され、ビームスポットが絞られて後述する光電変換層１２３の裏面に供給される。ゲート電極層６の表面および電子放出凹部１０の内周面に成膜された炭素層１１は、ゲート電極層６と面放出部９とを電気的に導通し、電子の放出を励起する。また、炭素層１１は、アモルファスシリコンで構成された電子放出層３との協働により、面放出部９の電子放出性能を高めている。さらに、本実施形態の炭素層１１は、電子放出凹部１０の内周面に環状の不連続部１１ａを有していることで、集束電極層８が炭素層１１を介してゲート電極層６と導通するのを防止している（詳しくは後述する）。
【００３０】  電子放出凹部１０は、上部に成膜された集束電極層８および第２絶縁体層７の層端に囲まれた上部放出凹部１０ａと、ゲート電極層６および第１絶縁体層５の層端に囲まれた下部放出凹部１０ｂとを有し、後述する２度のエッチングにより形成されている。上部放出凹部１０ａは、集束電極層８および第２絶縁体層７の層端が、ゲート電極層６および第１絶縁体層５の層端に対して後退して形成されており、電子放出凹部１０は、全体として下部に対し上部が拡開形成されている。これにより、集束電極層８の層端が、面放出部９から放出された電子の軌道上に突出する（邪魔する）のを抑制している。
【００３１】  第２絶縁体層７は、集束電極層８側に成膜された上絶縁体層７ａと、ゲート電極層６側に成膜された下絶縁体層７ｂと、を有している。集束電極層８の層端は、上絶縁体層７ａの層端よりも後退し、下絶縁体層７ｂの層端は、集束電極層８および上絶縁体層７ａの層端よりも後退している。図示のように、下絶縁体層７ｂの層端の後退によって、ゲート電極層６と上絶縁体層７ａとの間に、ひさし部１２が形成されている。  なお、ひさし部１２の下側が、請求項にいう「成膜不能部」となる。
【００３２】  炭素層１１は、電子放出凹部１０の内周面において、ひさし部１２により下絶縁体層７ｂの層端を除いた電子放出凹部１０の内周面に成膜され、電子放出凹部１０の内周面に成膜された炭素層１１の下絶縁体層７ｂの層端に臨む部分に、不連続部１１ａが形成されている。炭素層１１がこの不連続部１１ａを有していることによって、集束電極層８とゲート電極層６とが炭素層１１を介して導通せず、集束電極層８にゲート電極層６に対して低い電位の電圧を印加することができ、面放出部９から放出された電子を効率よく集束できるようになっている。なお、望まないもれ電流（リーク）および炭素層１１による発熱を抑制するため、面放出部９には、炭素層１１が成膜されないようにしている。
【００３３】  続いて、電極層部４に成膜された各層を構成する材料および膜厚について説明する。ゲート電極層６は、タングステン（Ｗ）で構成され、膜厚１００ｎｍ（１０００Å）に成膜されている。集束電極層８は、ゲート電極層６と同様に、タングステンで構成され、ゲート電極層６よりも薄く、膜厚５０ｎｍ（５００Å）に成膜されている。なお、ゲート電極層６および集束電極層８のいずれの膜厚も、１０〜２００ｎｍ（１００〜２０００Å）の範囲内で成膜されることが好ましい。また、ゲート電極層６および集束電極層８は、タングステンの他、Ｓｉ，Ａｌ，Ｔｉ，ＴｉＮ，Ｃｕ，Ａｇ，Ｃｒ，Ａｕ，Ｐｔ，Ｃ等の金属を用いても良い。
【００３４】  第２絶縁体層７の上絶縁体層７ａは、プラズマＣＶＤ法で成膜されたテトラエトキシシラン（ＰＴＥＯＳ）で構成され、膜厚５０ｎｍ（５００Å）に成膜されている。一方、下絶縁体層７ｂは、プラズマＣＶＤ法で成膜されたシリコン窒化物（ＰＳＩＮ）で構成され、膜厚１００ｎｍ（１０００Å）に成膜されている。すなわち、ゲート電極層６と集束電極層８との間を絶縁する膜厚（第２絶縁体層７の膜厚）は、１５０ｎｍ（１５００Å）となっている。
【００３５】  第１絶縁体層５は、第２絶縁体層７の上絶縁体層７ａと同様の材料（ＰＴＥＯＳ）で成膜されることが好ましく、膜厚３５０ｎｍ（３５００Å）に成膜されている。ゲート電極層６と電子放出層３との間を十分に絶縁するため、第１絶縁体層５は、第２絶縁体層７よりもかなり厚く成膜されている。なお、第１絶縁体層５および第２絶縁体層７のいずれの膜厚も、５０〜１０００ｎｍ（５００〜１００００Å）の範囲内で成膜されることが好ましい。  また、電子放出時、面放出部９は、発生した強い電界によって熱され酸化していると考えられるが、酸化物であるＰＴＥＯＳで構成された第１絶縁体層５は、アモルファスシリコンで構成された面放出部９の酸化を促進し、面放出部９の電子放出性能を向上させている。
【００３６】  ひさし部１２は、上部放出凹部１０ａの内周面に対して、ＣＤＥ（Chemical Dry Etching）法を用いた等方性エッチングを行い、下絶縁体層７ｂを優先的に、エッチングする事によって形成される（詳しくは後述する）。具体的には、下絶縁体層７ｂは、上絶縁体層７ａに対して、１００ｎｍ（１０００Å）大きくエッチングされ、ひさし部１２の奥行きは、１００ｎｍ（１０００Å）となる。上部放出凹部１０ａを構成する各層のＣＤＥ法におけるエッチングレートは、集束電極層８を構成するタングステンが、略４０ｎｍ／分（４００Å／分）、上絶縁体層７ａを構成するＰＴＥＯＳが、略１１ｎｍ／分（１１０Å／分）、下絶縁体層７ｂを構成するＰＳＩＮが、略８５ｎｍ／分（８５０Å／分）である。すなわち、ひさし部１２を形成する下絶縁体層７ｂが、最もエッチングされやすい材料で形成されている。
【００３７】  そして、ゲート電極層６（炭素層１１）に印加される電圧よりも集束電極層８に印加される電圧が低くなるように設定されており、ゲート電極層の電位を２０Ｖに設定した場合、両者の電位差を０〜１３Ｖとすることが好ましい。このように、集束電極層８をゲート電極層６よりも十分に低い電位となるように電圧が印加され、全体として電子放出素子１へ印加電圧が低く抑えられる構成となっている。
【００３８】  以下、図２および図３を参照し、電子放出素子１の製造方法について説明する。図２は、上部放出凹部１０ａの製造工程を示している。先ず、図外の基板上に形成されたカソード電極層２上に、電子放出層３となるアモルファスシリコン、第１絶縁体層５となるＰＴＥＯＳ、ゲート電極層６となるタングステン、第２絶縁体層７の下絶縁体層７ｂとなるＰＳＩＮ、第２絶縁体層７の上絶縁体層７ａとなるＰＴＥＯＳおよび集束電極層８となるタングステンを、スパッタリング法およびプラズマＣＶＤ法によって、順に成膜する（同図（ａ）参照）。このとき、上記した通りの膜厚（第１絶縁体層５の膜厚＝３５０ｎｍ、ゲート電極層６の膜厚＝１００ｎｍ、下絶縁体層７ｂの膜厚＝１００ｎｍ、上絶縁体層７ａの膜厚＝５０ｎｍ、集束電極層８の膜厚＝５０ｎｍ）となるように、各層を成膜する。
【００３９】  続いて、最上部に成膜された集束電極層８上に、スピンコート法によってフォトレジスト層２０を塗布し、露光・現像工程を経て、電子放出凹部１０形成位置に、上部放出凹部１０ａの開口寸法と同一寸法のレジスト除去部を有するレジストパターン２１を形成する（同図（ｂ）参照）。なお、実際の工程では、電子放出素子１のアレイを構成すべく、マトリクス状に複数のレジスト除去部を形成する。次に、形成したレジストパターン２１に沿って、集束電極層８、上絶縁体層７ａおよび下絶縁体層７ｂ（第２絶縁体層７）のみを、ＲＩＥ（Reactive  Ion  Etching；反応性イオンエッチング）法によって、エッチングする（異方性エッチング）。これにより、ゲート電極層６上に、集束電極層８、上絶縁体層７ａおよび下絶縁体層７ｂの一部（円形部分）のみが除去され、上部放出凹部１０ａとなる開口２２が形成される（同図（ｃ）参照）。
【００４０】  さらに、ゲート電極層６上に形成された開口２２に対し、ＣＤＥ法によるエッチング（等方性エッチング）を行う。その結果、各層のＣＤＥ法におけるエッチングレートの高い材料で構成された層が優先的にエッチングされ、開口２２の内周面に凹凸が形成される。図２（ｄ）に示すように、集束電極層８の層端は、上絶縁体層７ａの層端よりも後退し、下絶縁体層７ｂの層端は、集束電極層８および上絶縁体層７ａの層端よりも後退し、３層において最も後退した下絶縁体層７ｂの層端により、ゲート電極層６と上絶縁体層７ａとの間に空間が形成され、ひさし部１２となる。このとき、ひさし部１２の大きさ（上絶縁体層７ａの層端と下絶縁体層７ｂの層端との差）が、１００ｎｍ（１０００Å）となるように、エッチング動作を制御する。その後、フォトレジスト層２０をのみを除去する。
【００４１】  図３は、下部放出凹部１０ｂの製造工程を示している。同図（ａ）は、フォトレジスト層２０を除去し、上部放出凹部１０ａが形成された状態を示している。先ず、集束電極層８の表面および露出したゲート電極層６上に、スピンコート法によってフォトレジスト層３０を塗布し、露光・現像工程を経て、下部放出凹部１０ｂの開口寸法と同一寸法のレジスト除去部を有するレジストパターン３１を形成する。このとき、レジストパターン３１は、上部放出凹部１０ａと同軸上（同心上）に、且つ径が小さくなるように形成する（同図（ｂ）参照）。そして、形成したレジストパターン３１を介して、ゲート電極層６および第１絶縁体層５を、ＲＩＥ法によって、エッチングする（異方性エッチング）。これにより、電子放出層３上に、ゲート電極層６および第１絶縁体層５が除去された開口３２が形成さる。すなわち、下部放出凹部１０ｂが形成され、その底には、電子放出層３（面放出部９）が露出する（同図（ｃ）参照）。その後、フォトレジスト層３０をのみを除去する（同図（ｄ）参照）。そして最後に、集束電極層８の表面および電子放出凹部１０の内周面にかけて、スパッタリング法等によって炭素層１１を成膜する（図１参照）。このとき、下絶縁体層７ｂが優先的にエッチングされて相対的に突出したひさし部１２の下側には、炭素層１１が成膜されず、自動的に、炭素層１１に環状の不連続部１１ａ（成膜不能部）が形成される。このようにして、炭素層１１を成膜した電子放出凹部１０が形成される。
【００４２】  このように、上絶縁体層７ａの層端に対し下絶縁体層７ｂの層端が後退して形成されたひさし部により、一度の成膜で炭素層に容易に不連続部を形成することができる。また、上絶縁体層７ａが、優先的に下絶縁体層７ｂをエッチングする際に、集束電極層８を保護することができる。
【００４３】  以下、図４および図５を参照し、本実施形態の変形例について説明する。図４は、本実施形態の第１変形例に係る電子放出素子１を示している。図示のように、本変形例に係る第２絶縁体層７は、集束電極層８側に成膜された上絶縁体層７ａと、ゲート電極層６側に成膜された下絶縁体層７ｂと、上絶縁体層７ａおよび下絶縁体層７ｂの間に成膜された中間絶縁体層７ｃと、有している。上絶縁体層７ａおよび下絶縁体層７ｂは、ＰＴＥＯＳで、中間絶縁体層７ｃは、ＰＳＩＮで、それぞれ構成されている。このため、上部放出凹部１０ａ形成時のＣＤＥ法による等方性エッチングによって、エッチングレートの高い材料で構成された中間絶縁体層７ｃが優先的にエッチングされ、上部放出凹部１０ａの内周面に凹凸が形成される。
【００４４】  図示のように、集束電極層８の層端は、上絶縁体層７ａおよび下絶縁体層７ｂの層端よりも後退し、中間絶縁体層７ｃの層端は、集束電極層８、上絶縁体層７ａおよび下絶縁体層７ｂの層端よりも後退し、後退した中間絶縁体層７ｃの層端によって、上絶縁体層７ａと下絶縁体層７ｂとの間に、ひさし部１２が形成されている。このひさし部１２によって、炭素層１１の不連続部１１ａが形成されている。なお、各層の膜厚は、それぞれ５０ｎｍ（５００Å）であり、全体として第２絶縁体層７の膜厚が、１５０ｎｍ（１５００Å）となっている。  このように、本変形例に係る第２絶縁体層７は、上絶縁体層７ａおよび下絶縁体層７ｂの間に中間絶縁体層７ｃを成膜することにより、優先的に中間絶縁体層７ｃをエッチングする際に、集束電極層８およびゲート電極層６を保護することができる。
【００４５】  図５は、本実施形態の第２変形例に係る電子放出素子１を示している。図示のように、本変形例に係る第２絶縁体層７は、エッチングレートの異なった複数の層を有しておらず、ＰＳＩＮで構成された単一層である。このため、上部放出凹部１０ａ形成時のＣＤＥ法による等方性エッチングによって、集束電極層８およびゲート電極層６に対して第２絶縁体層７が優先的にエッチングされる。後退した第２絶縁体層７の層端によって、集束電極層８とゲート電極層６との間に、ひさし部１２が形成され、このひさし部１２によって、炭素層１１の不連続部１１ａが形成されている。なお、第２絶縁体層７の膜厚は、１５０ｎｍ（１５００Å）と成っている。  このように、本変形例に係る第２絶縁体層７は、単一層で構成しているため、絶縁体層の成膜工程数を減らすことができる。
【００４６】  次に、図６を参照して、上記の電子放出素子１を搭載した撮像装置１００について説明する。図６は、撮像装置１００を模式的に表した断面図であり、同図に示すように、撮像装置１００は、複数の電子放出素子１を作りこんだ電子放出基板部１１０と、電子放出基板部１１０と真空空間を存して対向配置され、放出された電子のターゲットとなる受光基板部１２０と、電子放出基板部１１０と受光基板部１２０との間に離間配置され、放出された電子の軌道を制御するメッシュ電極１３０と、を備えている。
【００４７】  電子放出基板部１１０は、シリコン基板１１１と、シリコン基板１１１上に形成された駆動回路層１１２と、駆動回路層１１２上にマトリクス状に形成した複数の撮像素子１１３と、を備えている。各撮像素子１１３は、１の画素として機能し、複数の電子放出素子１をマトリクス状に配置した電子放出素子アレイ１１４で構成されている。すなわち、１の撮像素子１１３を構成する電子放出素子アレイ１１４は、一体として駆動される。撮像装置１１２は、シリコンを材料とする基板に、電子放出素子アレイ１１４（電子放出素子１）を駆動するＭＯＳトランジスタアレイ（スイッチ）、およびＭＯＳトランジスタアレイを制御する水平・垂直走査回路から成る駆動回路（図示省略）を作りこんで、構成されている。そして、複数の電子放出素子アレイ１１４（撮像素子１１３）は、駆動回路により点順次駆動（走査）されるようになっている。
【００４８】  受光基板部１２０は、透明なガラス基板１２１と、ガラス基板１２１の裏面に積層されたアノード電極層１２２（透明電極）と、アノード電極層１２２の裏面に積層された光電変換層１２３と、を有している。アノード電極層１２２に電圧が印加されると、ガラス基板１２１側からの入射光によって光電変換層１２３に発生した正孔が加速されて、光電変換層１２３の裏面付近において入射光像に対応する正孔パターン（図示省略）が形成される。メッシュ電極１３０は、放出された電子の軌道を制御すると共に、余剰電子を吸収するために、電子放出基板部１１０と受光基板部１２０との間に配設されている。また、図示しないが、受光基板部１２０は、受光基板部１２０の駆動に必要な信号や電圧を供給する回路や、検出した映像信号を出力する回路等も備えている。
【００４９】  この撮像装置１００は、電子放出基板部１１０の電子放出凹部１０から放出された電子が、メッシュ電極１３０の孔１３１を通過し、受光基板部１２０の光電変換層１２３の表面付近に成長した正孔パターンと結合し、結合時の電流が映像信号として検出されることで映像が撮像される。すなわち、光電変換層１２３において、入射光像を反映した正孔パターンにより撮像素子１１３毎の正孔の蓄積量の相違から異なる映像信号が検出され、この映像信号の強弱が明暗として感知される。なお、受光基板部１２０（ガラス基板１２１）の表面にカラーフィルタを形成してもよい。かかる場合には、Ｒ・Ｇ・Ｂの画像（映像）を個々に取り込むことにより、カラーによる撮像が可能となる。
【００５０】  ＜第２実施形態＞  以下、図７ないし図１０を参照し、本発明の第２実施形態について説明する。本実施形態は、上記の第１実施形態に対して、集束電極層８とゲート電極層６との間に介設される絶縁体層を最小限に抑える構成となっている。なお、以下の説明において、第１実施形態と同様の構成部分は、同様の符号を付し、詳細な説明を省略する。
【００５１】  図７に示すように、第２実施形態に係る電子放出素子１は、カソード電極層２と、カソード電極層２上に積層された電子放出層３と、電子放出層３上に形成された電極層部４と、を有している。電極層部４は、電子放出層３上に成膜された第１絶縁体層５と、第１絶縁体層５上に成膜されたゲート電極層６と、ゲート電極層６と離間して（離間部５０を介して）形成された集束電極層８と、第１絶縁体層５からゲート電極層６および集束電極層８を貫通した絶縁性の複数の支柱部５１と、集束電極層８および複数の支柱部５１の上に成膜され、集束電極層８を裏面に支持する絶縁性の電極支持層５２と、を有している。この場合、複数の支柱部５１は、複数形成された電子放出凹部１０を囲う仮想の正方形（画素に相当）の４つの角部に形成されている（図８参照）。
【００５２】  そして、電極層部４には、支柱部５１を避けた位置に、各層を貫通し、底に面放出部９が露出した電子放出凹部１０が形成されている。さらに、電極支持層５２の表面および電子放出凹部１０の内周面には、炭素層１１が成膜されている。炭素層１１は、集束電極層８とゲート電極層６との間の離間部５０において、環状の不連続部１１ａを有している。この不連続部１１ａにより、集束電極層８が炭素層１１を介してゲート電極層６と導通するのを防止している。  なお、離間部５０は、請求項にいう「絶縁空間」、さらには「成膜不能部」に相当する。
【００５３】  電子放出凹部１０は、電極支持層５２および集束電極層８の層端、および離間部５０に囲まれた上部放出凹部１０ａと、ゲート電極層６および第１絶縁体層５の層端に囲まれた下部放出凹部１０ｂとを有している。上部放出凹部１０ａは、電極支持層５２および集束電極層８の層端が、ゲート電極層６および第１絶縁体層５の層端に対して後退して形成さており、電子放出凹部１０は、全体として下部に対し上部が拡開形成されている。これにより、集束電極層８の層端が、面放出部９から放出された電子の軌道上に突出するのを抑制している。
【００５４】  炭素層１１は、電子放出凹部１０の内周面において、離間部５０を除いた電子放出凹部１０の内周面に成膜され、離間部５０に臨む環状の不連続部１１ａが形成されている。炭素層１１がこの不連続部１１ａを有していることによって、集束電極層８とゲート電極層６とが炭素層１１を介して導通せず、集束電極層８にゲート電極層６に対して低い電位の電圧を印加することができ、面放出部９から放出された電子を効率よく集束できるようになっている。また、離間部５０は、集束電極層８とゲート電極層６との間の絶縁空間として機能し、もれ電流（リーク）を有効に防止することができる。なお、望まないもれ電流（リーク）および炭素層１１による発熱を抑制するため、面放出部９には、炭素層１１が成膜されていない。
【００５５】  電極層部４に成膜された各層を構成する材料は、第１実施形態と同様であり、本実施形態に係る電極層部４のみが有している支柱部５１および電極支持層５２は、ＰＴＥＯＳで構成されている。また、離間部５０形成時に除去される犠牲層５３（図１０参照）は、ゲート電極層６および集束電極層８を構成するタングステン、支柱部５１および電極支持層５２を構成するＰＴＥＯＳに対して、熱リン酸エッチングにおけるエッチングレートの高いＰＳＩＮで構成されている。また、各層の膜厚についても、第１実施形態と同様であるが、離間部５０の厚みが１５０ｎｍ（１５００Å）となるように支柱部５１を構成することが好ましい。これは、集束電極層８とゲート電極層６との間における支柱部５１の絶縁性を十分に保つためである。
【００５６】  以下、図８および図９を参照し、第２実施形態に係る電子放出素子１の製造方法について説明する。各図は、電子放出素子１の上面図（右図）、および上面図におけるＡ−Ａ断面図（左図）を示している。なお、上面図（右図）の点線で囲まれた方形部分が、１つの電子放出素子１に相当する。
【００５７】  図８は、集束電極層８を、ゲート電極層６と離間して支持する支柱部５１および電極支持層５２の形成工程を示している。先ず、図外の基板上に形成されたカソード電極層２上に、電子放出層３となるアモルファスシリコン、第１絶縁体層５となるＰＴＥＯＳ、ゲート電極層６となるタングステン、離間部５０形成の犠牲層５３となるＰＳＩＮ、集束電極層８となるタングステンを、スパッタリング法およびプラズマＣＶＤ法によって、順に成膜する（図８（ａ）参照）。このとき、上記した通りの膜厚（第１絶縁体層５の膜厚＝３５０ｎｍ、ゲート電極層６の膜厚＝１００ｎｍ、犠牲層５３の膜厚＝１５０ｎｍ、集束電極層８の膜厚＝５０ｎｍ）となるように、各層を成膜する。
【００５８】  続いて、集束電極層８上に、スピンコート法によってフォトレジスト層６０を塗布し、露光・現像工程を経て、支柱部５１の形成位置に支柱部５１の断面と同一寸法のレジスト除去部を有するレジストパターン６１を形成する。同図（ｂ）に示すように、レジストパターン６１は、電子放出素子１の四隅に、各頂点を中心とした十字状に、４つ形成する。なお、実際の工程では、電子放出素子１のアレイを構成すべく、マトリクス状に複数のレジスト除去部を形成する。次に、形成したレジストパターン６１を介して、集束電極層８、犠牲層５３およびゲート電極層６を、ＲＩＥ法によって、エッチングする（異方性エッチング）。その後、フォトレジスト層６０をのみを除去する。続いて、形成された支柱部形成開口６２および集束電極層８の表面に、支柱部５１および電極支持層５２となるＰＴＥＯＳをプラズマＣＶＤ法によって成膜する（図８（ｃ）参照）。
【００５９】  図９は、電子放出凹部１０の製造工程を示している。成膜した電極支持層５２上にスピンコート法によってフォトレジスト層２０を塗布し、露光・現像工程を経て、電子放出凹部１０形成位置に、上部放出凹部１０ａの開口と同一寸法のレジスト除去部を有するレジストパターン２１を形成し、電極支持層５２、集束電極層８および犠牲層５３を、ＲＩＥ法によって、エッチングする（異方性エッチング）（同図（ａ）参照）。その後、フォトレジスト層２０をのみを除去する。続いて、犠牲層５３および露出したゲート電極層６上に、フォトレジスト層３０をスピンコート法によって塗布し、露光・現像工程を経て、下部放出凹部１０ｂの開口と同一寸法のレジスト除去部を有するレジストパターン３１を形成し、ゲート電極層６および第１絶縁体層５を、ＲＩＥ法によって、エッチングする（異方性エッチング）（同図（ｂ）参照）。このとき、レジストパターン３１は、上部放出凹部１０ａと同軸上（同心上）に、且つ径が小さくなるように形成する。これにより、電子放出層３上に、ゲート電極層６および第１絶縁体層５が開口され、底に電子放出層３（面放出部９）が露出する。その後、フォトレジスト層３０をのみを除去する。
【００６０】  図１０は、離間部５０の形成工程を示している。同図（ａ）は、フォトレジスト層３０が除去され、電子放出凹部１０が形成された状態を示している。集束電極層８とゲート電極層６との間に成膜されている犠牲層５３を、ウェットエッチングである熱リン酸エッチング法を用いて選択的にエッチングし、離間部５０を形成する（同図（ｂ）参照）。これにより、電子放出素子１の支柱部５１以外の部分において、集束電極層８とゲート電極層６とが、絶縁空間を介して離間する。
【００６１】  そして最後に、電極支持層５２の表面および電子放出凹部１０の内周面にかけて、スパッタリング法等によって炭素層１１を成膜する（図７参照）。このとき、犠牲層５３が選択的にエッチングされた離間部５０には、炭素層１１が成膜されず、炭素層１１に環状の不連続部１１ａが形成される。
【００６２】  このように、集束電極層８とゲート電極層６との間の絶縁空間（離間部５０）により、一度の成膜で炭素層に自動的に不連続部を形成することができると共に、絶縁体層を介したもれ電流（リーク）を防止することができる。また、離間部５０を選択的にエッチングする際に、犠牲層５３が、支柱部５１に対して離間部５０が熱リン酸エッチング法におけるエッチングレートが高い材料で構成されているため、支柱部５１が、オーバーエッチングに対する余剰分としても、機能している。
【００６３】  上記の構成によれば、電子放出素子１は、電子放出凹部１０の内周面において、集束電極層８とゲート電極層６との間に炭素層１１の成膜不能部（ひさし部１２または離間部５０）と有しているため、炭素層１１に環状の不連続部１１ａが形成され、集束電極層８とゲート電極層６とが炭素層１１を介して導通することがない。これにより、集束電極層８に、ゲート電極層６よりも異なる電位の電圧を印加することができ、電子の軌道を効率良く集束することができる。そして、電子放出素子１を備えた撮像装置１００は、放出された電子を効率よく光電変換層１２３の表面に集束することができ、省電力型且つ検出精度が高いものとなる。
【符号の説明】
【００６４】        １      電子放出素子              ２      カソード電極層        ３      電子放出層                ５      第１絶縁体層        ６      ゲート電極層              ７      第２絶縁体層        ７ａ    上絶縁体層                ７ｂ    下絶縁体層        ７ｃ    中間絶縁体層              ８      集束電極層        ９      面放出部                  １０    電子放出凹部        １０ａ  上部放出凹部              １０ｂ  下部放出凹部        １１    炭素層                    １１ａ  不連続部        １２    ひさし部                  ５０    離間部        ５１    支柱部                    ５２    電極支持層        １００  撮像装置                  １１０  電子放出基板部        １２０  受光基板部                １２２  アノード電極層        １２３  光電変換層                １３０  メッシュ電極
【図１】
2011083512.tif 000003
【図２】
2011083512.tif 000004
【図３】
2011083512.tif 000005
【図４】
2011083512.tif 000006
【図５】
2011083512.tif 000007
【図６】
2011083512.tif 000008
【図７】
2011083512.tif 000009
【図８】
2011083512.tif 000010
【図９】
2011083512.tif 000011
【図１０】
2011083512.tif 000012
【手続補正書】
【提出日】平成23年1月12日(2011.1.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
面放出部から電子を放出する電子放出層と、
第１絶縁体層を介して前記電子放出層の表面に成膜されたゲート電極層と、
第２絶縁体層を介して前記ゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、
前記集束電極層、前記第２絶縁体層、前記ゲート電極層および前記第１絶縁体層を貫通して、前記面放出部の表面に凹状に開口する放出凹部と、
前記集束電極層の表面から前記放出凹部の内周面に亘って成膜された炭素層と、を備え、
前記炭素層は、前記第２絶縁体層の層端が臨む前記放出凹部の成膜部分に、環状の不連続部を有し、
前記第２絶縁体層は、前記集束電極層側に成膜された上絶縁体層と、前記ゲート電極層側に成膜され、前記上絶縁体層に対しエッチングレートが高い材料で構成された下絶縁体層と、を有し、
前記不連続部は、前記上絶縁体層の層端を越えてエッチングされた前記下絶縁体層の層端が臨む、成膜不能部で構成されていることを特徴とする電子放出素子。
【請求項２】
前記面放出部から電子を放出する電子放出層と、
第１絶縁体層を介して前記電子放出層の表面に成膜されたゲート電極層と、
第２絶縁体層を介して前記ゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、
前記集束電極層、前記第２絶縁体層、前記ゲート電極層および前記第１絶縁体層を貫通して、前記面放出部の表面に凹状に開口する放出凹部と、
前記集束電極層の表面から前記放出凹部の内周面に亘って成膜された炭素層と、を備え、
前記炭素層は、前記第２絶縁体層の層端が臨む前記放出凹部の成膜部分に、環状の不連続部を有し、
前記第２絶縁体層は、前記集束電極層側に成膜された上絶縁体層と、前記ゲート電極層側に成膜された下絶縁体層と、前記上絶縁体層と前記下絶縁体層との間に成膜され、前記上絶縁体層および前記下絶縁体層に対しエッチングレートが高い材料で構成された中間絶縁体層と、を有し、
前記不連続部は、前記上絶縁体層の層端および前記下絶縁体層の層端を越えてエッチングされた前記中間絶縁体層の層端が臨む、成膜不能部で構成されていることを特徴とする電子放出素子。
【請求項３】
前記放出凹部は、前記集束電極層および前記第２絶縁体層をエッチングして形成した上部放出凹部と、
前記ゲート電極層および前記第１絶縁体層を、前記上部放出凹部と同軸上に且つ小径にエッチングして形成した下部放出凹部と、を有していることを特徴とする請求項１または２に記載の電子放出素子。
【請求項４】
（削除）
【請求項５】
（削除）
【請求項６】
面放出部から電子を放出する電子放出層と、
第１絶縁体層を介して前記電子放出層の表面に成膜されたゲート電極層と、
前記面放出部を囲むように、前記第１絶縁体層の表面に部分的に成膜された絶縁性の複数の支柱部と、
前記複数の支柱部間に亘って成膜された電極支持層と、
前記ゲート電極層との間に絶縁空間を存して前記電極支持層の裏面に成膜され、放出された電子を集束させる集束電極層と、
前記電極支持層、前記集束電極層、前記ゲート電極層および前記第１絶縁体層を貫通して、前記面放出部の表面に凹状に開口する放出凹部と、
前記電極支持層の表面から前記放出凹部の内周面に亘って成膜された炭素層と、を備え、
前記炭素層は、前記絶縁空間の端が臨む前記放出凹部の成膜部分に、環状の不連続部を有していることを特徴とする電子放出素子。
【請求項７】
前記絶縁空間は、前記ゲート電極層と前記集束電極層との間に成膜した犠牲層を、エッチングにより除去して形成されていることを特徴とする請求項６に記載の電子放出素子。
【請求項８】
前記放出凹部は、前記犠牲層のエッチングと共に前記集束電極層をエッチングして形成した上部放出凹部と、
前記ゲート電極層および前記第１絶縁体層を、前記上部放出凹部と同軸上に且つ小径にエッチングして形成した下部放出凹部と、を有していることを特徴とする請求項７に記載の電子放出素子。
【請求項９】
前記ゲート電極層の電位に対し、前記集束電極層の電位が低くなるようにそれぞれ電圧が印加されることを特徴とする請求項１、２、３、６、７および８のいずれかに記載の電子放出素子。
【請求項１０】
請求項１、２、３、６、７、８および９のいずれかに記載の電子放出素子、およびカソード電極を有する電子放出基板部と、
真空空間を存して前記電子放出基板部に対面し、光電変換層およびアノード電極を有する受光基板部と、を備えたことを特徴とする撮像装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
によって、ゲート電極層と集束電極層とが導通してしまう。これによりゲート電極層と集束電極層とが同電位となり、両者間に十分な電位差を生じさせることができず、電子を集束させることができなくなる問題が想定される。
［０００５］
本発明は、上記の点に鑑み、集束電極層を設けても、ゲート電極層および集束電極層が炭素層によって導通することのない面放出型の電子放出素子およびこれを備えた撮像装置を提供することを課題とする。
課題を解決するための手段
［０００６］
本発明の電子放出素子は、面放出部から電子を放出する電子放出層と、第１絶縁体層を介して電子放出層の表面に成膜されたゲート電極層と、第２絶縁体層を介してゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、集束電極層、第２絶縁体層、ゲート電極層および第１絶縁体層を貫通して、面放出部の表面に凹状に開口する放出凹部と、集束電極層の表面から放出凹部の内周面に亘って成膜された炭素層と、を備え、炭素層は、第２絶縁体層の層端が臨む放出凹部の成膜部分に、環状の不連続部を有し、第２絶縁体層は、集束電極層側に成膜された上絶縁体層と、ゲート電極層側に成膜され、上絶縁体層に対しエッチングレートが高い材料で構成された下絶縁体層と、を有し、不連続部は、上絶縁体層の層端を越えてエッチングされた下絶縁体層の層端が臨む、成膜不能部で構成されていることを特徴とする。
［０００７］
上記の構成によれば、炭素層の不連続部により、集束電極層とゲート電極層とが炭素層を介して導通することがないため、集束電極層に、ゲート電極層と異なる電位の電圧を印加することができ、面放出部から放出された電子を効率良く集束することができる。
なお、ゲート電極層および集束電極層は、特に、タングステン（Ｗ）で構成されていることが好ましく、その他、Ｓｉ，Ａｌ，Ｔｉ，ＴｉＮ，Ｃｕ，Ａｇ，Ｃｒ，Ａｕ，Ｐｔ，Ｃ等の金属で構成されていても良い。また、電子放出層は、アモルファスシリコンで構成されていることが好ましい。
また、上絶縁体層の層端に対し下絶縁体層の層端が後退し、成膜不能部が形成されていることで、一度の成膜で炭素層に自動的に不連続部を形成することができる。このため、集束電極層とゲート電極層とが炭素層を介して導通することのない電子放出素子を、簡単に製造することができる。また、第２絶縁体層においてエッチングレートの異なる２種類の絶縁体層を設けることで、優先的に下絶縁体層をエッチングする際に、集束電極層を保護することができる。
なお、上絶縁体層はＰＴＥＯＳで、下絶縁体層はＰＳＩＮでそれぞれ構成され、ＣＤＥ（Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇ）法を用いた等方性エッチングによって、下絶縁体層を優先的にエッチングすることが好ましい。
［０００８］
本発明の他の電子放出素子は、面放出部から電子を放出する電子放出層と、第１絶縁体層を介して電子放出層の表面に成膜されたゲート電極層と、第２絶縁体層を介してゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、集束電極層、第２絶縁体層、ゲート電極層および第１絶縁体層を貫通して、面放出部の表面に凹状に開口する放出凹部と、集束電極層の表面から放出凹部の内周面に亘って成膜された炭素層と、を備え、炭素層は、第２絶縁体層の層端が臨む放出凹部の成膜部分に、環状の不連続部を有し、第２絶縁体層は、集束電極層側に成膜された上絶縁体層と、ゲート電極層側に成膜された下絶縁体層と、上絶縁体層と下絶縁体層との間に成膜され、上絶縁体層および下絶縁体層に対しエッチングレートが高い材料で構成された中間絶縁体層と、を有し、不連続部は、上絶縁体層の層端および下絶縁体層の層端を越えてエッチングされた中間絶縁体層の層端が臨む、成膜不能部で構成されていることを特徴とする。
［０００９］
上記の構成によれば、炭素層の不連続部により、集束電極層とゲート電極層とが炭素層を介して導通することがないため、集束電極層に、ゲート電極層と異なる電位の電圧を印加することができ、面放出部から放出された電子を効率良く集束することができる。
なお、ゲート電極層および集束電極層は、特に、タングステン（Ｗ）で構成されていることが好ましく、その他、Ｓｉ，Ａｌ，Ｔｉ，ＴｉＮ，Ｃｕ，Ａｇ，Ｃｒ，Ａｕ，Ｐｔ，Ｃ等の金属で構成されていても良い。また、電子放出層は、アモルファスシリコンで構成されていることが好ましい。
また、上絶縁体層の層端に対し中間絶縁体層の層端が後退し、成膜不能部が形成されていることで、一度の成膜で炭素層に自動的に不連続部を形成することができる。また、第２絶縁体層においてエッチングレートの異なる２種類の絶縁体層を設けることで、中間絶縁体層を深くエッチングする際に、上絶縁体層および下絶縁体層により、集束電極層およびゲート電極を保護することができる。さらに、第２絶縁体層が３層の絶縁体層で構成されているため、絶縁体層を厚くすることができ、集束電極層とゲート電極との間のもれ電流（リーク）を抑制することができる。
なお、上絶縁体層および下絶縁体層はＰＴＥＯＳで、中間絶縁体層はＰＳＩＮでそれぞれ構成され、ＣＤＥ法を用いた等方性エッチングによって、中間絶縁体層を優先的にエッチングすることが好ましい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
［００１０］
この場合、放出凹部は、集束電極層および第２絶縁体層をエッチングして形成した上部放出凹部と、ゲート電極層および第１絶縁体層を、上部放出凹部と同軸上に且つ小径にエッチングして形成した下部放出凹部と、を有していることが好ましい。
［００１１］
上記の構成によれば、上部放出凹部を構成する集束電極層および第２絶縁体層の層端が、放出された電子の軌道を阻む（電子ビームの減衰）ことがなく、効率良く電子を放出することができる。
［００１２］
［００１３］
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
［００１４］
［００１５］
［００１６］
本実施形態の他の電子放出素子は、面放出部から電子を放出する電子放出層と、第１絶縁体層を介して電子放出層の表面に成膜されたゲート電極層と、面放出部を囲むように、第１絶縁体層の表面に部分的に成膜された絶縁性の複数の支柱部と、複数の支柱部間に亘って成膜された電極支持層と、ゲート電極層との間に絶縁空間を存して電極支持層の裏面に成膜され、放出された電子を集束させる集束電極層と、電極支持層、集束電極層、ゲート電極層および第１絶縁体層を貫通して、面放出部の表面に凹状に開口する放出凹部と、電極支持層の表面から放出凹部の内周面に亘って成膜された炭素層と、を備え、炭素層は、絶縁空間の端が臨む放出凹部の成膜部分に、環状の不連続部を有していることを特徴とする。
［００１７］
上記の構成によれば、絶縁空間により成膜不能部が形成されていることで
【手続補正書】
【提出日】平成24年6月26日(2012.6.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
面放出部から電子を放出する電子放出層と、
第１絶縁体層を介して前記電子放出層の表面に成膜されたゲート電極層と、
前記面放出部を囲むように、前記第１絶縁体層の表面に部分的に成膜された絶縁性の複数の支柱部と、
前記複数の支柱部間に亘って成膜された電極支持層と、
前記ゲート電極層との間に絶縁空間を存して前記電極支持層の裏面に成膜され、放出された電子を集束させる集束電極層と、
前記電極支持層、前記集束電極層、前記ゲート電極層および前記第１絶縁体層を貫通して、前記面放出部の表面に凹状に開口する放出凹部と、
前記電極支持層の表面から前記放出凹部の内周面に亘って成膜された炭素層と、を備え、
前記炭素層は、前記絶縁空間の端が臨む前記放出凹部の成膜部分に、環状の不連続部を有していることを特徴とする電子放出素子。
【請求項２】
前記絶縁空間は、前記ゲート電極層と前記集束電極層との間に成膜した犠牲層を、エッチングにより除去して形成されていることを特徴とする請求項１に記載の電子放出素子。
【請求項３】
前記放出凹部は、前記犠牲層のエッチングと共に前記集束電極層をエッチングして形成した上部放出凹部と、
前記ゲート電極層および前記第１絶縁体層を、前記上部放出凹部と同軸上に且つ小径にエッチングして形成した下部放出凹部と、を有していることを特徴とする請求項２に記載の電子放出素子。
【請求項４】
前記ゲート電極層の電位に対し、前記集束電極層の電位が低くなるようにそれぞれ電圧が印加されることを特徴とする請求項１ないし３のいずれかに記載の電子放出素子。
【請求項５】
請求項１ないし４のいずれかに記載の電子放出素子、およびカソード電極を有する電子放出基板部と、
真空空間を存して前記電子放出基板部に対面し、光電変換層およびアノード電極を有する受光基板部と、を備えたことを特徴とする撮像装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】削除
【補正の内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
これらの構成において、ゲート電極層の電位に対し、集束電極層の電位が低くなるようにそれぞれ電圧が印加されることが好ましい。
【国際調査報告】
2011083512.tif 000013
2011083512.tif 000014
2011083512.tif 000015
2011083512.tif 000016