(57)【要約】本発明のデバイス基板である素子側基板は、素子アレイ領域と、ＲＧＢスイッチ回路（１１２）と、ソースドライバＩＣ（１０３）とを備える。このソースドライバＩＣ（１０３）の映像信号用配線に繋がる端子群の中心位置（ｆ１）をＲＧＢスイッチ回路（１１２）の中心位置（ｆ２）から左へ距離ｇだけずらす（変位させる）ことにより、屈曲した左側の映像信号用配線の上下方向に延びる部分を長くし、屈曲した右側の映像信号用配線の上下方向に延びる部分の長さを短くする。このことにより、左側制御用配線（２０１１〜２０１ａ）の大きな占有領域との干渉を十分に避け、かつ右側制御用配線（２０２１，２０２ｂ）の小さな占有領域との干渉を避けながら、ソースドライバＩＣ（１０３）とＲＧＢスイッチ回路（１１２）との距離ｈを小さくし、額縁領域を縮小させる。
2011027589.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子が形成されているデバイス基板であって、
複数の行および列を構成するようマトリクス状に配置された複数の素子、および当該複数の素子の駆動を制御する第１の制御回路を含む素子アレイ部と、
前記素子アレイ部の外周１辺の長さよりも短い長辺を有し、当該長辺が前記外周１辺と略平行に所定距離だけ離れるように配置され、前記複数の素子の駆動を制御する第２の制御回路と、
前記複数の素子に与えるべき信号を伝送するために、前記素子アレイ部と前記第２の制御回路に含まれる前記長辺中央近傍の端子を含む複数の端子とを接続する複数の素子用配線と、
前記複数の素子の駆動を制御するための信号を伝送するために、前記第１の制御回路と前記第２の制御回路に含まれる前記長辺の少なくとも一方の端部近傍の複数の端子とを接続する複数の制御用配線と
を備え、
前記複数の素子用配線は、前記複数の制御用配線により占められる領域と干渉しないように屈曲された配線を含み、
前記第２の制御回路は、前記長辺端部のうち、接続される制御用配線の占有領域が大きい方の端部側へ、前記長辺のうち前記複数の素子用配線と接続される前記複数の端子が配列される部分に対応する部分の中心位置を前記外周１辺の中心位置に対応する位置から所定距離だけ変位させて配置することを特徴とする、デバイス基板。
【請求項２】
前記屈曲された配線は、
前記長辺に対して第１の角度を有するように前記端子から屈曲部分まで延ばされる第１の配線部分と、
前記長辺に対して第２の角度を有するように前記屈曲部分から前記素子アレイ部まで延ばされる第２の配線部分と
を含み、
前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に配置される前記第１の配線部分は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向と反対側に配置される前記第１の配線部分よりも、平均長または最大長が大きいことを特徴とする、請求項１に記載のデバイス基板。
【請求項３】
前記複数の素子用配線のうち、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向と反対側へ最も遠い位置に配置される素子用配線は、周囲との干渉を避けるために屈曲されていないことを特徴とする、請求項１に記載のデバイス基板。
【請求項４】
前記第２の制御回路は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に設けられる制御用配線に接続される端子数が、変位方向と反対側に設けられる制御用配線に接続される端子数よりも多いことを特徴とする、請求項１に記載のデバイス基板。
【請求項５】
前記第２の制御回路は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に設けられる制御用配線の占有領域における前記長辺に対する垂直方向の長さが、変位方向と反対側に設けられる制御用配線の占有領域における前記垂直方向の長さよりも大きいことを特徴とする、請求項１に記載のデバイス基板。
【請求項６】
前記素子アレイ部は、前記第１または第２の制御回路により制御される前記複数の素子の配列方向に対して垂直方向に１行以上または１列以上の所定単位で前記複数の素子の駆動を制御する第３の制御回路をさらに含み、
前記第３の制御回路は、前記素子アレイ部の変位方向側外周１辺近傍に設けられ、前記制御用配線を接続されることを特徴とする、請求項１に記載のデバイス基板。
【請求項７】
前記素子アレイ部は、画像を構成する画素を表示するための画素回路を含む前記複数の素子である複数の表示素子を含み、
前記第１の制御回路は、２以上の列を１組として前記複数の列をグループ化することにより得られる複数組の各列に与えられるべき信号を所定期間内における時分割で前記複数の列に対して順に切り換えて出力することにより前記複数の表示素子の駆動を制御する列制御回路を含み、
前記第２の制御回路は、基板外部から受け取った映像信号が対応する表示を行うべき表示素子に与えられるよう、前記列制御回路に前記映像信号を与えるソースドライバ回路であり、
前記複数の素子用配線は、前記列制御回路と前記ソースドライバ回路とを接続することを特徴とする、請求項１に記載のデバイス基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子アレイを含む表示パネルのようなデバイス基板に関し、更に詳しくは、素子アレイに対して信号を与える配線と制御用配線とを含むデバイス基板に関する。
【背景技術】
【０００２】
近年では、液晶表示装置に代表される様々な平面型デバイスが実用化されており、これらは各種電子機器、例えば携帯電話などの携帯型電子機器に搭載されることが多い。特にこのような携帯型電子機器においては、一層の小型化を図るため、多結晶シリコンを使用したデバイス基板上に表示素子とその駆動回路の全部または一部とを一体的に、すなわちモノリシックに形成することが行われる。【０００３】
このように表示素子および駆動回路を基板上にモノリシックに形成した液晶表示装置である液晶パネルの構成について、図４および図５を参照して説明する。【０００４】
図４は、従来の液晶パネルの外観斜視図である。図４に示されるように、この液晶パネル９００は、液晶層を素子側基板９０１および対向側基板９０２により挟み込むように形成されており、これらの基板は所定のシール材を介して貼り合わされており、このシール材により液晶層が封入されている。【０００５】
またデバイス基板である素子側基板９０１には、マトリクス状に配列された薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を含む画素回路により構成される表示素子からなる素子アレイ領域９０５が形成されており、この素子アレイ領域９０５の周囲には表示素子を駆動するための後述するゲートドライバなどの駆動回路が形成されている。【０００６】
なお、実際には素子側基板９０１の対向側基板９０２とは反対側の面には対向側基板９０２方向へ光を放射するバックライトユニットまたは上記方向へ外光を反射する反射板が配されており、この光の透過率を液晶への印加電圧（すなわち各表示素子毎に設けられる画素電極と共通的に設けられる対向側基板９０２の共通電極との間の電圧）を適宜に制御することにより所望の値に変化させ、対向側基板９０２方向へ所望の階調での表示が行われる。【０００７】
さらに、素子側基板９０１には、液晶パネル９００の外部から映像信号が伝達されるＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）基板９０４が接続されており、このＦＰＣ基板９０４を介して素子側基板９０１上に設けられるソースドライバＩＣ９０３に上記映像信号が与えられる。このソースドライバＩＣ９０３は、素子アレイ領域９１０内の各表示素子に映像信号を与える。このような素子側基板９０１のさらに詳しい回路構成について説明する。【０００８】
図５は、駆動回路の一部および表示素子がモノリシックに形成された従来の素子側基板の回路構成を示す平面図である。図５に示されるように、この素子側基板９０１は、前述した素子アレイ領域９０５内にマトリクス状に配列された複数の表示素子を有しており、これらの表示素子は赤色（Ｒ）、緑色（Ｇ）、または青色（Ｂ）のいずれかを表示し、これら３色を表示する３つの表示素子を１組（一単位）としてカラー画素が形成される。図では、例えば表示素子９５１は赤を表示し、行方向に沿って配置される隣接する３つの表示素子により１つのカラー画素が形成されている。これらの表示素子は、列方向（ここでは画面の垂直方向）に沿って平行に設けられる複数のソースラインと、行方向（ここでは画面の水平方向）に沿って平行に設けられる複数のゲートラインとの交差点近傍に設けられており、素子側基板９０１内にモノリシックに形成された行制御回路であるゲートドライバ９１１からの走査信号により所定のタイミングでアクティブにされた表示素子（に含まれるＴＦＴ）がソースラインから与えられる映像信号を受け取り保持する構成となっている。これらの構成は周知であるので、詳しい説明は省略する。【０００９】
また、素子側基板９０１上には、上記３色を表示する表示素子に繋がるソースラインを順に切り替えるためのサンプリングユニット９１２１を含む複数のサンプリングユニットからなるＲＧＢスイッチ回路９１２と、この回路の両側に設けられる各種信号用保護素子ユニットや、バッファ回路、レベルシフタ回路などを含む制御用回路９１３ａ，９１３ｂとがモノリシックに形成されている。さらに、素子側基板９０１のシールされたシール領域９０６外には、ＦＰＣ基板９０４に接続するための複数の制御信号用端子９４０と、駆動回路（の一部）である前述したソースドライバＩＣ９０３と、このソースドライバＩＣ９０３への入力信号端子９４１とが設けられている。【００１０】
この従来の液晶パネルは、外部の図示されない表示制御回路から周知の制御信号（例えばクロックパルスやスタートパルスなど）を受け取る構成であり、具体的には、制御信号用端子９４０を介してこれらの制御信号がＲＧＢスイッチ回路９１２およびゲートドライバ９１１に与えられる。なお、制御用回路９１３ａ，９１３ｂには、図示されない電源回路から電源配線を介して電源が供給される。【００１１】
また上記対向側基板９０２の共通電極に所定の共通電位を与えるため、素子側基板９０１には４つのコモン転移電極９０７が設けられている。このコモン転移電極９０７と共通電極とは、導電性ペーストやシール材に含有された導電性粒子などにより電気的に接続される。コモン転移電極９０７は、配線を介して制御信号用端子９４０に接続されており、外部から上記所定の共通電位が与えられる。【００１２】
ここで、ソースドライバＩＣ９０３からＲＧＢスイッチ回路９１２へ映像信号を与えるための配線は非常に数が多く（典型的には数百本）、またＲＧＢスイッチ回路９１２の長辺（横方向または列方向）の長さは、通常ソースドライバＩＣ９０３の長辺の長さよりも大きいので、これらの配線はソースドライバＩＣ９０３からＲＧＢスイッチ回路９１２へ扇状に広がるように配設される。このように配設される場合、配線間隔（ピッチ）を設計上許される最小値に設定したとしても、ソースドライバＩＣ９０３とＲＧＢスイッチ回路９１２との距離ｈは、或る程度の大きさが必要となる。【００１３】
しかし、この距離ｈが大きくなると、素子アレイ領域９０５周囲の額縁領域が広くなる。この額縁領域は表示に寄与しないことから小さいことが望ましく、また液晶表示装置を小型化する場合にはできるだけ小さいことが望ましい。【００１４】
そこで、従来の液晶表示装置では、ソースドライバＩＣを複数設ける場合に、その出力端子数（配線本数）を信号ラインの総本数の約数として端数が生じないようにする構成や（日本特開平１１−３３８４３８号公報を参照）、ＲＧＢスイッチ回路へ与えられる制御信号数を削減する構成（日本特開２００８−７６４４３号公報を参照）などがあり、これらの構成によれば、額縁領域を小さくすることができる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】日本特開平１１−３３８４３８号公報
【特許文献２】日本特開２００８−７６４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかし、これら従来の液晶表示装置では、ソースドライバＩＣ９０３とＲＧＢスイッチ回路９１２との配置関係については特に考慮されていない。そのため、制御用回路９１３ａ，９１３ｂに接続される制御信号用配線と、映像信号を与えるための配線との干渉を避けるためには、ソースドライバＩＣ９０３とＲＧＢスイッチ回路９１２との距離ｈをさらに大きくするよう設計されることが多い。その場合には、さらに額縁領域が大きくなる。以上のことは、画素回路がマトリクス状に配置される表示パネルに限らず、素子アレイを含むデバイス基板について同様に言える。【００１７】
そこで、本発明では、ソースドライバＩＣを適宜の位置に配置することにより、額縁領域を縮小したデバイス基板および表示装置用基板を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の第１の局面は、複数の素子が形成されているデバイス基板であって、
複数の行および列を構成するようマトリクス状に配置された複数の素子、および当該複数の素子の駆動を制御する第１の制御回路を含む素子アレイ部と、
前記素子アレイ部の外周１辺の長さよりも短い長辺を有し、当該長辺が前記外周１辺と略平行に所定距離だけ離れるように配置され、前記複数の素子の駆動を制御する第２の制御回路と、
前記複数の素子に与えるべき信号を伝送するために、前記素子アレイ部と前記第２の制御回路に含まれる前記長辺中央近傍の端子を含む複数の端子とを接続する複数の素子用配線と、
前記複数の素子の駆動を制御するための信号を伝送するために、前記第１の制御回路と前記第２の制御回路に含まれる前記長辺の少なくとも一方の端部近傍の複数の端子とを接続する複数の制御用配線と
を備え、
前記複数の素子用配線は、前記複数の制御用配線により占められる領域と干渉しないように屈曲された配線を含み、
前記第２の制御回路は、前記長辺端部のうち、接続される制御用配線の占有領域が大きい方の端部側へ、前記長辺のうち前記複数の素子用配線と接続される前記複数の端子が配列される部分に対応する部分の中心位置を前記外周１辺の中心位置に対応する位置から所定距離だけ変位させて配置することを特徴とする。【００１９】
本発明の第２の局面は、本発明の第１の局面において、
前記屈曲された配線は、
前記長辺に対して第１の角度を有するように前記端子から屈曲部分まで延ばされる第１の配線部分と、
前記長辺に対して第２の角度を有するように前記屈曲部分から前記素子アレイ部まで延ばされる第２の配線部分と
を含み、
前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に配置される前記第１の配線部分は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向と反対側に配置される前記第１の配線部分よりも、平均長または最大長が大きいことを特徴とする。【００２０】
本発明の第３の局面は、本発明の第１の局面において、
前記第２の制御回路は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に設けられる制御用配線に接続される端子数が、変位方向と反対側に設けられる制御用配線に接続される端子数よりも多いことを特徴とする。【００２１】
本発明の第４の局面は、本発明の第１の局面において、
前記第２の制御回路は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に設けられる制御用配線の占有領域における前記長辺に対する垂直方向の長さが、変位方向と反対側に設けられる制御用配線の占有領域における前記垂直方向の長さよりも大きいことを特徴とする。【００２２】
本発明の第５の局面は、本発明の第１の局面において、
前記第２の制御回路は、前記長辺の中心位置を基準として変位方向側に設けられる制御用配線の占有領域における前記長辺に対する垂直方向の長さが、変位方向と反対側に設けられる制御用配線の占有領域における前記垂直方向の長さよりも大きいことを特徴とする。【００２３】
本発明の第６の局面は、本発明の第１の局面において、
前記素子アレイ部は、前記第１または第２の制御回路により制御される前記複数の素子の配列方向に対して垂直方向に１行以上または１列以上の所定単位で前記複数の素子の駆動を制御する第３の制御回路をさらに含み、
前記第３の制御回路は、前記素子アレイ部の変位方向側外周１辺近傍に設けられ、前記制御用配線を接続されることを特徴とする。【００２４】
本発明の第７の局面は、本発明の第１の局面において、
前記素子アレイ部は、画像を構成する画素を表示するための画素回路を含む前記複数の素子である複数の表示素子を含み、
前記第１の制御回路は、２以上の列を１組として前記複数の列をグループ化することにより得られる複数組の各列に与えられるべき信号を所定期間内における時分割で前記複数の列に対して順に切り換えて出力することにより前記複数の表示素子の駆動を制御する列制御回路を含み、
前記第２の制御回路は、基板外部から受け取った映像信号が対応する表示を行うべき表示素子に与えられるよう、前記列制御回路に前記映像信号を与えるソースドライバ回路であり、
前記複数の素子用配線は、前記列制御回路と前記ソースドライバ回路とを接続することを特徴とする。
【発明の効果】
【００２５】
本発明の第１の局面によれば、第２の制御回路は、長辺端部のうち、接続される制御用配線の占有領域が大きい方の端部側へ、その長辺のうち素子用配線と接続される複数の端子が配列される部分に対応する部分の中心位置を素子アレイ部の外周１辺の中心位置に対応する位置から所定距離だけ変位させて（ずらせて）配置する。このことにより、占有領域が大きい側の制御用配線との干渉を十分に避け、かつ占有領域が小さい側の制御用配線との干渉を避けながら、第２の制御回路と素子アレイ部との距離を小さくすることができる。よって、（典型的には第２の制御回路が設けられる）額縁領域をより縮小させることができ、装置外形を小さくすることができる。【００２６】
本発明の第２の局面によれば、変位方向側に配置される第１の配線部分は、反対側に配置される第１の配線部分よりも、平均長または最大長が大きいので、占有領域が大きい側（変位方向側）の制御用配線との干渉を十分に避け、かつ占有領域が小さい側（変位方向と反対側）の制御用配線との干渉を避けながら、第２の制御回路と素子アレイ部との距離を小さくすることができ、額縁領域をより縮小させることができる。【００２７】
本発明の第３の局面によれば、変位方向と反対側へ最も遠い位置に配置される素子用配線は、屈曲されていないので、制御用配線により占められる領域と干渉しないように屈曲される必要無く、第２の制御回路と素子アレイ部との距離が典型的には最も小さくなるように第２の制御回路を配置することができ、額縁領域をより縮小させることができる。【００２８】
本発明の第４の局面によれば、変位方向側に設けられる制御用配線に接続される第２の制御回路の端子数が、反対側に設けられる制御用配線に接続される端子数よりも多いので、変位方向側に設けられる制御用配線の占有領域が端的には大きくなる。よって、端子数の多い側へ第２の制御回路を変位させて（ずらせて）配置することにより、占有領域が大きい側の制御用配線との干渉を十分に避け、かつ占有領域が小さい側の制御用配線との干渉を避けながら、第２の制御回路と素子アレイ部との距離を小さくすることができ、額縁領域をより縮小させることができる。【００２９】
本発明の第５の局面によれば、変位方向側に設けられる制御用配線の占有領域における垂直方向の長さが、反対側に設けられる制御用配線の占有領域における垂直方向の長さよりも大きいので、素子用配線に干渉する占有領域の大きさは、変位方向側に設けられる制御用配線の占有領域の方が大きくなる。よって、垂直方向の長さが大きい側へ第２の制御回路を変位させて（ずらせて）配置することにより、占有領域が大きい側の制御用配線との干渉を十分に避け、かつ占有領域が小さい側の制御用配線との干渉を避けながら、第２の制御回路と素子アレイ部との距離を小さくすることができ、額縁領域をより縮小させることができる。【００３０】
本発明の第６の局面によれば、第３の制御回路は、変位方向側外周１辺近傍に設けられ、制御用配線を接続されるので、第３の制御回路側へ第２の制御回路を変位させて（ずらせて）配置することにより、占有領域が大きい側の制御用配線との干渉を十分に避け、かつ占有領域が小さい側の制御用配線との干渉を避けながら、第２の制御回路と素子アレイ部との距離を小さくすることができ、額縁領域をより縮小させることができる。【００３１】
本発明の第７の局面によれば、素子アレイ部が複数の表示素子を含む表示用デバイス基板において、第１の制御回路に含まれる列制御回路とソースドライバ回路とを接続する素子用配線を屈曲させ、ソースドライバ回路を所定距離だけ変位させて（ずらせて）配置する。このことにより、占有領域が大きい側の制御用配線との干渉を十分に避け、かつ占有領域が小さい側の制御用配線との干渉を避けながら、列制御回路とソースドライバ回路との距離を小さくすることができる。よって、（典型的にはソースドライバ回路が設けられる）額縁領域をより縮小させることができ、装置外形を小さくすることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態における素子側基板の回路構成を示す平面図である。
【図２】上記実施形態におけるソースドライバＩＣとＲＧＢスイッチ回路との間の配線位置および配線間隔を説明するための平面図である。
【図３】図１に示す構成よりもさらにソースドライバＩＣを左側に配置した場合における、上記実施形態における駆動回路の一部および表示素子がモノリシックに形成された素子側基板の回路構成を示す平面図である。
【図４】従来の液晶パネルの外観斜視図である。
【図５】従来の素子側基板の回路構成を示す平面図である。
【発明を実施するための形態】
【００３３】
以下、本発明の一実施形態について添付図面を参照して説明する。
＜１．  全体的な構成＞
本発明の一実施形態に係る表示装置である液晶パネルは、ソースドライバＩＣの配置位置に関連する構成を除くほか、従来の構成とほぼ同様である。すなわち、本液晶パネルは、前述した図４に示される従来の液晶パネル９００の外観と同様に、表示装置用基板である素子側基板と対向側基板とを所定のシール材を介して貼り合わせて構成されており、このシール材でこれらの基板間に液晶層が封入されている。また素子側基板には、外部から映像信号が伝達されるＦＰＣ基板が接続されており、このＦＰＣ基板を介して素子側基板上に設けられるソースドライバＩＣ１０３に上記映像信号が与えられる。これらの構成は周知であるので、詳しい説明は省略する。次に、上記素子側基板の構成について説明する。
【００３４】
図１は、駆動回路の一部および表示素子がモノリシックに形成された素子側基板の回路構成を示す平面図である。なお以下では、この図１（から図３まで）に示されるソースドライバＩＣ１０３の長辺に沿った方向を左右方向とし、その短辺に沿った方向を上下方向とする。
【００３５】
図１に示されるように、この素子側基板１０１は、従来例の素子アレイ領域９０５と同様の素子アレイ領域１０５内にマトリクス状に配列された複数の表示素子を有しており、例えば表示素子１５１は赤を表示し、行方向に沿って配置される３つの（一単位の）表示素子により１つのカラー画素が形成されている。これらの表示素子は、列方向（図では垂直方向）に沿って平行に設けられる複数のソースラインと、行方向（図では水平方向）に沿って平行に設けられる複数のゲートラインとの交差点近傍に設けられており、素子側基板１０１内にモノリシックに形成された行制御回路であるゲートドライバ１１１からの走査信号により所定のタイミングでアクティブにされた表示素子（に含まれるＴＦＴ）がソースラインから与えられる映像信号を受け取り保持する構成となっている。これらの構成は周知であるので、詳しい説明は省略する。
【００３６】
また、素子側基板１０１上には、上記３色を表示する表示素子に繋がるソースラインを順に切り替えるためのサンプリングユニット１１２１を含む複数のサンプリングユニットからなるＲＧＢスイッチ回路１１２と、この回路の両側に設けられる各種信号用保護素子ユニットや、バッファ回路、レベルシフタ回路などを含む制御用回路１１３ａ，１１３ｂとがモノリシックに形成されている。さらに、素子側基板１０１のシールされたシール領域１０６外には、ＦＰＣ基板１０４に接続するための複数の制御信号用端子１４０と、駆動回路（の一部）である前述したソースドライバＩＣ１０３と、このソースドライバＩＣ１０３への入力信号端子１４１とが設けられている。
【００３７】
また上記対向側基板１０２の共通電極に所定の共通電位を与えるため、素子側基板１０１には４つのコモン転移電極１０７が設けられている。このコモン転移電極１０７と共通電極とは、導電性ペーストやシール材に含有された導電性粒子などにより電気的に接続される。コモン転移電極１０７は、配線を介して制御信号用端子１４０に接続されており、外部から上記所定の共通電位が与えられる。
【００３８】
この液晶パネルは、従来の液晶パネルと同様、外部の図示されない表示制御回路から周知の制御信号（例えばクロックパルスやスタートパルスなど）を受け取る構成であり、具体的には、制御信号用端子１４０を介してこれらの制御信号がＲＧＢスイッチ回路１１２およびゲートドライバ１１１に与えられる。なお、制御用回路１１３ａ，１１３ｂには、図示されない電源回路から電源配線を介して電源が供給される。
【００３９】
ここで、図１に示されるように、ソースドライバＩＣ１０３からＲＧＢスイッチ回路１１２に映像信号を与える配線の数は、各表示素子に映像信号を与えるソースラインの数の１／３であり、上記配線はＲＧＢそれぞれを表示する画素回路に繋がる３つを１組（一単位）とするソースラインにそれぞれサンプリングユニットにより選択的に接続される。すなわち、１水平走査期間すなわち１本のゲートラインが選択されている期間内において、映像信号が与えられるソースラインが切り換わり、各組を構成する３本のソースラインのうち、各水平走査期間を第１から第３までの期間に３等分したときの第１の期間では赤（Ｒ）の表示素子に繋がる左側のソースラインに、各水平走査期間の第２の期間では緑（Ｇ）の表示素子に繋がる中央のソースラインに、各水平走査期間の第３の期間では青（Ｂ）の表示素子に繋がる右側のソースラインに、ソースドライバＩＣ１０３から映像信号がそれぞれ印加される。
【００４０】
なお、この従来例では、Ｒ，Ｇ，Ｂの隣接する画素形成部に対応する３本のソースラインを１組としているが、少なくとも２本以上のソースラインをグループ化し、各組を構成する複数のソースラインにソースドライバＩＣ１０３からの１つの出力端子を割り当て、画像表示における１水平走査期間内において各組内の映像信号線に時分割的に映像信号を印加するように構成された従来の表示装置であればよい。したがって、ＲＧＢスイッチ回路１１２の名称は一例にすぎず、列制御回路であればよい。また、このＲＧＢスイッチ回路１１２は、ソースドライバＩＣ１０３とともに、またはこれとは別にソースドライバと呼ばれることもある。
【００４１】
ここで、ソースドライバＩＣ１０３からＲＧＢスイッチ回路１１２へ映像信号を与えるための配線は、図１においては簡略に示されているが、実際には非常に数が多く（例えば３２０本）、またＲＧＢスイッチ回路１１２の長辺（横方向または列方向）の長さは、通常ソースドライバＩＣ１０３の長辺の長さ（正確には上記長辺のうちの上記配線が接続される端子群が配列されている部分の長さ）よりも大きいので、これらの配線はソースドライバＩＣ１０３からＲＧＢスイッチ回路１１２へ扇状に広がるように配設される。このように配設される場合、配線間隔（ピッチ）を設計上許される最小値に設定したとしても、ソースドライバＩＣ１０３とＲＧＢスイッチ回路１１２との距離ｈは、或る程度の大きさが必要となる。また、制御用回路１１３ａ，１１３ｂに接続される制御信号用配線と、ＲＧＢスイッチ回路１１２に接続される映像信号用配線との干渉を避けるためには、ソースドライバＩＣ１０３とＲＧＢスイッチ回路１１２との距離ｈをさらに大きくするよう設計されるのが一般的である。
【００４２】
しかし、本実施形態では、詳しくは後述するように、ソースドライバＩＣ１０３における上記長辺（正確には映像信号用配線が接続される端子群が配列されている上記長辺の対応する部分）の中心位置をＲＧＢスイッチ回路１１２の中心位置から左へ距離ｇだけずらす（変位させる）ことにより、上記距離ｈを小さくするよう配置している点に特徴を有している。以下、この特徴をふまえて、これらの配線の配置位置および配置間隔と距離ｈとの関係について、図２を参照してさらに説明する。
【００４３】
＜２．  ソースドライバＩＣを左へずらすように配置する構成について＞
図２は、ソースドライバＩＣとＲＧＢスイッチ回路との間の配線位置および配線間隔を説明するための平面図である。この図２に示されるように、ソースドライバＩＣ１０３は、端子１０３１を含む複数の端子を有している。この端子は典型的にはバンプ電極であって、ガラス基板上に形成された上記各種配線と例えば異方性導電膜（Anisotropic Conductive Film：ＡＣＦ）により電気的に接続されている。
【００４４】
これらの端子のうち、ソースドライバＩＣ１０３の長辺側左端の端子１０３１を含むａ個（ここではａ＝５）の端子は、ａ本の左側制御用配線２０１１〜２０１ａに接続され、その長辺側右端からｂ個（ここではｂ＝２）の端子は、ｂ本の右側制御用配線２０２１，２０２ｂに接続され、その間のｎ個（ここではｎ＝３２０）の端子は、ｎ本の映像信号用配線２１１１〜２１１ｎに接続されている。なお、電源配線は幅が広いため、実際には複数の端子と接続されることが多いが、ここでは説明の便宜のため、１本の配線は１つの端子と接続されているものとする。
【００４５】
また、左側制御用配線２０１１〜２０１ａおよび右側制御用配線２０２１，２０２ｂは、電源配線等の幅が大きい（例えば数十ないし数百μｍ程度の線幅の）配線を含んでいる。これらの配線は、図１および図２に示されるように、映像信号用配線２１１１〜２１１ｎとは異なって、左右方向および上下方向にのみ延設され、斜め方向に延ばされないのが一般的である。したがって実際には、これらの配線は広い配線用領域を占有している。そこで、この占有領域の大きさを端的に示すため、左側制御用配線２０１１〜２０１ａにより占有されている配線領域の上下方向の長さを左側配線総幅ｃとし、右側制御用配線２０２１，２０２ｂにより占有されている配線領域の上下方向の長さを右側配線総幅ｄとする。このとき、（映像信号用配線との干渉において問題となる）左側制御用配線２０１１〜２０１ａの占有領域が右側制御用配線２０２１，２０２ｂの占有領域より大きいことは、ｃ＞ｄであることから導くことができる。なぜなら、後述するように、各映像信号用配線は、上記制御用配線との干渉を避けるため、ソースドライバＩＣ１０３の端子からまず上下方向に所定の距離だけ延設されるので、上記左側配線総幅ｃおよび右側配線総幅ｄの大きさは、映像信号用配線との干渉において問題となる占有領域の大きさを定める主たる要素となるからである。
【００４６】
また、これらの制御用配線のそれぞれの幅（またはその平均値）が等しいものとすると、左側制御用配線２０１１〜２０１ａの占有領域が右側制御用配線２０２１，２０２ｂの占有領域より大きいことは、ａ＞ｂであることからも（簡単に）導くことができる。
【００４７】
次に、映像信号用配線２１１１〜２１１ｎは、左側制御用配線２０１１〜２０１ａおよび右側制御用配線２０２１，２０２ｂの占有領域との干渉を避けるために、まず上下方向に所定距離だけ延設され、さらにそこで屈曲されてＲＧＢスイッチ回路１１２の（サンプリングユニット１１２１を含む）対応する各サンプリングユニットへ扇状に広がるように配設される。なお、図１および図２では、全ての配線が図示されていないが、上記屈曲される位置から各サンプリングユニットまでの配線（以下「斜め配線」という）は、左右方向に対して成す角度（鋭角）θが同一となっている。したがって、斜め配線は、中央に近い配線ほど角度θが９０度に近づくような扇状と厳密には異なるように配置されることになるが、完全な扇状またはそれに類似の形に配置してもよい。
【００４８】
また、配線の構成（例えば配線材料、膜厚、および保護膜の有無）やパターニングに使用する露光装置の解像度などにより、配線間の最小間隔ｅは、設計ルールに基づく最小導体幅・導体間隔（Ｌ／Ｓ：Line and Space）の制約を受ける。ここで、映像信号用配線２１１１〜２１１ｎの斜め配線とＲＧＢスイッチ回路の並び方向（紙面水平方向）が成す角度θは、配線間の最小間隔ｅと、映像信号用配線とＲＧＢスイッチ回路の接続間隔で決まり、配線間の最小間隔ｅが小さければθを小さい角度とすることができる。
【００４９】
なお扇状の配線の最左端側の映像用信号の延伸角度と最右端側の映像信号用配線の延伸角度は軸対称の関係になるように同一であっても異なっていてもよい。しかし、周囲の回路や配線との干渉を避けて配置することを考えた場合は、扇状の配線の最左端側の映像用信号の延伸角度と最右端側の映像信号用配線の延伸角度は軸対称の関係となるように定めることが好ましい。
【００５０】
一方、ソースドライバＩＣ１０３の端子（に配線を接続したときの配線間の）間隔ｐはソースドライバＩＣ１０３のレイアウトに依存し、また映像用信号線とソースドライバＩＣ１０３側の端子との接続面積を確保するために、上記端子間隔ｐは比較的大きな値とされる。したがってｅ＜ｐであることが多い。このような関係を前提とすると、映像用信号配線２１１１〜２１１ｎはその上下方向に延びる部分が図１または図２のように必要となる。
【００５１】
なお上下方向に延伸する互いに平行な映像用信号配線同士の間に生じる線間の領域は、例えばナンバリングや電気的な評価のために触針できるように設けられるパッドの配置領域として活用される。またはこの領域にシールが配置される液晶セルの場合、いわゆるセルギャップの調整のためにシール下の凹凸パターンの粗密を抑えるためのダミーの配線パターンが配置される。このときに映像信号用配線が平行であると、簡単なダミーの配線パターンで、シール下の凹凸パターンの粗密を調整し易くなるので映像用信号配線は平行に設けられることが好ましい。
【００５２】
以上のような条件を前提にすれば、上記上下方向に延びる部分の配線の（上下方向）の長さや、斜め配線の角度θ、各端子数、各辺の長さなどに基づき、ソースドライバＩＣ１０３とＲＧＢスイッチ回路１１２との位置関係に応じた距離ｈは容易に算出することができる。
【００５３】
ここで、図２に示されるように、ソースドライバＩＣ１０３において映像信号用配線が接続される端子群が配列されている長辺の対応する部分（線分）の中心位置（以下では単に「映像信号用配線が接続されている端子群の中心位置」という）ｆ１は、ＲＧＢスイッチ回路１１２における（映像信号用配線が接続される長辺の対応する部分の）中心位置ｆ２から左へ距離ｇだけずらされている（変位されている）。これは、（映像信号用配線との干渉において問題となる）左側制御用配線２０１１〜２０１ａの占有領域が右側制御用配線２０２１，２０２ｂの占有領域より大きいからである。
【００５４】
すなわち、映像信号用配線２１１１〜２１１ｎのうち、ソースドライバＩＣ１０３の上記端子群の中心位置ｆ１から左側の端子に接続されＲＧＢスイッチ回路１１２の中心位置ｆ２から左側に接続される映像信号用配線（以下単に「左側の映像信号用配線」という）は、左側制御用配線２０１１〜２０１ａの大きな占有領域との干渉を避けるために、まず上下方向に大きく延ばされた後に屈曲される。これに対して、映像信号用配線２１１１〜２１１ｎのうち、ソースドライバＩＣ１０３の上記端子群の中心位置ｆ１から右側の端子に接続されＲＧＢスイッチ回路１１２の中心位置ｆ２から右側に接続される映像信号用配線（以下単に「右側の映像信号用配線」という）は、右側制御用配線２０２１，２０２ｂの小さな占有領域との干渉を避けるだけでよいので、上下方向に大きく延ばされる必要がない。
【００５５】
そこで、従来例のように上記干渉を避けるために距離ｈを大きくするのではなく、本実施形態ではこの距離ｈを小さくし、かつソースドライバＩＣ１０３の配置位置を左方向へ距離ｇだけずらす（変位させる）。そうすれば、右側の映像信号用配線の上下方向に延びる部分の長さはより小さくなるが、左側の映像信号用配線の上下方向に延びる部分の長さをより大きくすることができる。このことにより、左側制御用配線２０１１〜２０１ａの占有領域が大きくてもこれとの干渉を十分に避けることができ、かつ右側制御用配線２０２１，２０２ｂの占有領域が小さいことからこれとの干渉を避けることができる。
【００５６】
また逆に言えば、本実施形態では、左側制御用配線２０１１〜２０１ａの大きな占有領域との干渉を十分に避けることができ、かつ右側制御用配線２０２１，２０２ｂの小さな占有領域との干渉を避けることもできる程度に、距離ｇが定められる。
【００５７】
したがって、右側制御用配線２０２１，２０２ｂの占有領域が小さいため、当該占有領域と右側の映像信号線との干渉が問題にならない限度で、図３に示すように、右側の映像信号線の上下方向に延びる部分の長さを０にすることもできる。なおここで言う「長さを０にする」場合であっても、ドライバＩＣ２０１の端子と映像信号線の端部との接続領域を形成するために、映像用信号線の端部が小さな範囲で屈曲したり形状を変形させることは必要である。したがってここで言う「長さを０にする」とは、ソースドライバＩＣ１０３の積載領域の外側において、図３に示されている右側の映像信号線が他の構成物との干渉を避けるために、図３の紙面上下方向に延びる区間を有しないことを便宜的に表現したにすぎず、映像信号線が全く上下方向の長さを有してないことを意味するわけではない。
【００５８】
図３は、図１に示す構成よりもさらにソースドライバＩＣを左側に配置した場合における、駆動回路の一部および表示素子がモノリシックに形成された素子側基板の回路構成を示す平面図である。図３に示されるように、最も右側の映像信号用配線（図２に示す映像信号用配線２１１ｎに相当する配線）は、ソースドライバＩＣ１０３の対応する端子に斜め配線のみで接続されており、実質的に上下方向に延びる部分が含まれていない。このように（右側の）映像信号用配線のうちの１本のみが実質的に斜め配線（の部分）のみでソースドライバＩＣ１０３の対応する端子に接続される構成は、最小間隔ｅがレイアウトルール上許容される最小値であれば、距離ｈを最も小さくすることができる構成であると言える。
【００５９】
また、図３に示すように、右側制御用配線２０２ｂに斜め配線の部分を新たに設けることにより、右側制御用配線２０２１，２０２ｂの占有領域を変形させ、最も右側の映像信号用配線（図２に示す映像信号用配線２１１ｎに相当する配線）と干渉しないように構成することも距離ｈを小さくするためには効果的である場合がある。
【００６０】
＜３．  効果＞
以上のように、ソースドライバＩＣ１０３における映像信号用配線が接続されている端子群の中心位置をＲＧＢスイッチ回路１１２の中心位置から左へ距離ｇだけずらす（変位させる）ことにより、左側の映像信号用配線の上下方向に延びる部分の長さをより大きくし、右側の映像信号用配線の上下方向に延びる部分の長さをより小さくすることができる。このことにより、左側制御用配線２０１１〜２０１ａの大きな占有領域との干渉を十分に避け、かつ右側制御用配線２０２１，２０２ｂの小さな占有領域との干渉を避けながら、ソースドライバＩＣ１０３とＲＧＢスイッチ回路１１２との距離ｈを小さくすることができる。この距離が小さくなることによって、額縁領域をより縮小させたデバイス基板および表示装置用基板を提供することができる。なお距離ｈを小さくすることにより額縁領域を縮小させることに代えて、上記構成によって生み出される空き領域を利用して、制御配線をより太く十分な線幅で配置したり、同一の額縁内により多くの制御配線を引き回すことができる効果を奏することはいうまでもない。
【００６１】
＜４．  変形例＞
上記実施形態では、映像信号用配線は上下方向に延びる配線と斜め配線とで構成されているが、上下方向に延びる配線に代えて、上記斜め配線の角度θよりも大きい（左右方向に対して成す）角度θ’を有する上記斜め配線とは異なる斜め配線と、上記斜め配線とで構成されていてもよい。すなわち、通常、上記斜め配線の角度θは、設計ルール上最小の値に設定されるが、それより大きい角度であって、制御用配線と干渉しないように設けられるのであれば、その角度θ’は９０度以下のどのような値に設定されてもよい。また、上下方向に延びる配線は、角度θ’が９０度である斜め配線の一種であると定義することも可能である。
【００６２】
上記各実施形態の表示装置は、時分割駆動方式を採用したＲＧＢスイッチ回路を備える構成であるが、通常の駆動方式を採用したＲＧＢスイッチ回路を備えない構成であってもよく、例えばソースドライバＩＣ１０３の制御用出力端子の数およびこれらと接続される制御用配線の数または占有領域が、ソースドライバＩＣ１０３の（長辺）左右で異なる構成であれば、上記効果を奏することができる。したがって、ゲートドライバなどの制御回路がモノリシックに形成されている必要もない。またソースドライバＩＣ１０３に相当する回路がモノリシックに形成されていてもよい。なお、この場合には額縁領域の大きさを直接縮小することにはならないが、距離ｈを小さくすることにより、デバイス基板の外形を小さくすることができるので、結果的に額縁領域を縮小させると同様の効果を得ることができる。
【００６３】
上記各実施形態では液晶パネルを例に説明したが、この例に限定されるものではなく、有機ＥＬ（Electro Luminescence）素子などのＬＥＤ（Light Emitting Diode）を使用した表示装置や他のフラットパネルディスプレイ装置にも同様に本発明を適用することができる。
【００６４】
また、上記各実施形態における液晶パネルは、素子側基板と対向基板とを貼り合わせて形成されているが、この構成に限定されるものではなく、素子側基板に相当する表示装置用基板のみであってもよい。
【００６５】
上記実施形態では、液晶パネルの素子側基板などの表示装置用基板を例に説明したが、この例に限定されるものではなく、素子アレイと駆動回路などの制御回路とが形成されている他のデバイス基板にも広く適用することができる。例えば、本発明は、素子アレイとしてのセンサーマトリクスを備えるセンサーパネルや素子アレイとしてのメモリマトリクスを備えるメモリ基板などにも適用することができる。本発明をこのようなデバイス基板に適用した場合であっても、駆動回路などの制御回路を素子アレイに近づけて配置することができるので、額縁領域をより縮小させることができる。
【産業上の利用可能性】
【００６６】
本発明は、素子アレイを含む例えば液晶パネルのようなデバイス基板に適用されるものであって、素子アレイに対して信号を与える配線と制御用配線とを含むデバイス基板に適している。
【符号の説明】
【００６７】
１０１  …素子側基板
１０３  …ソースドライバＩＣ
１０５  …素子アレイ領域
１０６  …シール領域
１０７  …コモン転移電極
１１１  …ゲートドライバ
１１２  …ＲＧＢスイッチ回路
１１３ａ，１１３ｂ…制御用回路（レベルシフタ回路等）
１４０  …制御信号用端子
１５１  …表示素子
１１２１…サンプリングユニット
【図１】
2011027589.tif 000003
【図２】
2011027589.tif 000004
【図３】
2011027589.tif 000005
【図４】
2011027589.tif 000006
【図５】
2011027589.tif 000007
【手続補正書】
【提出日】平成24年2月10日(2012.2.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明の第４の局面は、本発明の第１の局面において、
前記第２の制御回路は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に設けられる制御用配線に接続される端子数が、変位方向と反対側に設けられる制御用配線に接続される端子数よりも多いことを特徴とする。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明の第５の局面は、本発明の第１の局面において、
前記第２の制御回路は、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向側に設けられる制御用配線の占有領域における前記長辺に対する垂直方向の長さが、変位方向と反対側に設けられる制御用配線の占有領域における前記垂直方向の長さよりも大きいことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明の第３の局面は、本発明の第１の局面において、
前記複数の素子用配線のうち、前記長辺のうちの前記対応する部分の中心位置を基準として変位方向と反対側へ最も遠い位置に配置される素子用配線は、周囲との干渉を避けるために屈曲されていないことを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
なお扇状の配線の最左端側の映像用信号線の延伸角度と最右端側の映像信号用配線の延伸角度は軸対称の関係になるように同一であっても異なっていてもよい。しかし、周囲の回路や配線との干渉を避けて配置することを考えた場合は、扇状の配線の最左端側の映像用信号線の延伸角度と最右端側の映像信号用配線の延伸角度は軸対称の関係となるように定めることが好ましい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
したがって、右側制御用配線２０２１，２０２ｂの占有領域が小さいため、当該占有領域と右側の映像信号線との干渉が問題にならない限度で、図３に示すように、右側の映像信号線の上下方向に延びる部分の長さを０にすることもできる。なおここで言う「長さを０にする」場合であっても、ドライバＩＣ１０３の端子と映像信号線の端部との接続領域を形成するために、映像用信号線の端部が小さな範囲で屈曲したり形状を変形させることは必要である。したがってここで言う「長さを０にする」とは、ソースドライバＩＣ１０３の積載領域の外側において、図３に示されている右側の映像信号線が他の構成物との干渉を避けるために、図３の紙面上下方向に延びる区間を有しないことを便宜的に表現したにすぎず、映像信号線が全く上下方向の長さを有してないことを意味するわけではない。
【国際調査報告】
2011027589.tif 000008
2011027589.tif 000009