(57)【要約】  本発明に係る信号分配装置は、信号分配回路のスイッチング素子に入力信号を供給する供給線（５）と、上記入力信号をスイッチング素子を介して出力端子に分配する分配線（６）とを備え、供給線（５）と、分配線（６）の少なくとも１つとは、スイッチング素子のオンオフを切り換える選択信号が印加される制御線（１３）の延伸方向に沿って延びる延伸部（５ａ）および延伸部（５ｂ）を有し、上記延伸部（５ａ）および延伸部（５ｂ）が、制御線（１３）の延伸方向に沿った縁部と重なりを持たない位置に形成されている。
2011118079.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力される一つの入力端子と、該入力端子に接続されるとともに、各々が薄膜トランジスタからなる複数のスイッチング素子と、該スイッチング素子の各々に、上記入力端子に入力された入力信号を供給する供給線と、上記スイッチング素子を介して複数の出力端子に接続された複数の分配線とを備え、上記入力信号を、上記スイッチング素子の各々を介して上記複数の出力端子に分配する信号分配回路を複数備えた信号分配装置において、
上記スイッチング素子の各々は、ゲート電極と、上記入力端子に、上記供給線を介して接続された第１電極と、上記出力端子に、上記分配線を介して接続された第２電極とを備え、
上記複数の信号分配回路の各々は、上記スイッチング素子の各ゲート電極に接続されている複数の制御線、または各ゲート電極を兼ねた複数の制御線を備え、かつ上記制御線の各々には、上記各スイッチング素子のオンオフを切り換える選択信号が印加され、
上記供給線と、上記分配線の少なくとも１つとは、上記制御線の延伸方向に沿って延びる延伸部を有し、
上記延伸部が、上記制御線の延伸方向に沿った縁部と重なりを持たない位置に形成されていること
を特徴とする信号分配装置。
【請求項２】
上記複数のスイッチング素子は、さらに、上記制御線の１本の延伸方向に沿って、当該１本の制御線上に配列され、
上記延伸方向に沿って配列されたスイッチング素子同士の間には間隙部が形成され、
上記１本の制御線には、少なくとも、上記間隙部において、上記延伸方向に沿って延びるスリットと、当該スリットを挟んで上記延伸方向に沿って延びる格子縞部とが形成され、
上記延伸部は、上記格子縞部の延伸方向に沿った縁部と重なりを持たない位置に形成されていること
を特徴とする請求項１に記載の信号分配装置。
【請求項３】
上記延伸部は、上記格子縞部上に配置されていること
を特徴とする請求項２に記載の信号分配装置。
【請求項４】
上記延伸部は、上記スリット上に配置されていること
を特徴とする請求項２に記載の信号分配装置。
【請求項５】
上記延伸部は、上記延伸方向と交差する方向であって、上記入力端子へ近づく方向に屈曲した第１屈曲部と、上記延伸方向と交差する方向であって、上記出力端子へ近づく方向に屈曲した第２屈曲部とを備えていること
を特徴とする請求項２から４のいずれか１項に記載の信号分配装置。
【請求項６】
隣り合う上記格子縞部の間に形成された上記スリットには、当該隣り合う上記格子縞部を部分的かつ電気的に接続する接続部が形成され、
上記供給線および上記分配線の少なくとも一方は、上記接続部に重ならないように、上記間隙部と交差して配線されていること
を特徴とする請求項２から５のいずれか１項に記載の信号分配装置。
【請求項７】
上記複数の制御線は、上記延伸方向に平行に並列するように設けられ、
上記複数のスイッチング素子は、上記複数の制御線に１対１に対応して、各制御線上に配置され、
上記延伸部は、上記延伸方向に平行に並列する制御線間のスペース内に設けられていること
を特徴とする請求項１に記載の信号分配装置。
【請求項８】
上記供給線の上記延伸部は、上記延伸方向と交差する方向であって、上記入力端子へ近づく方向に屈曲した屈曲部として、制御線外屈曲部を備えていること
を特徴とする請求項７に記載の信号分配装置。
【請求項９】
上記分配線の上記延伸部は、上記延伸方向と交差する方向であって、上記出力端子へ近づく方向に屈曲した屈曲部として、制御線外屈曲部を備えていること
を特徴とする請求項７に記載の信号分配装置。
【請求項１０】
上記第１電極は櫛歯状に枝分かれした第１枝部を有し、
上記第２電極は櫛歯状に枝分かれした第２枝部を有し、
上記第１枝部と上記第２枝部とは、上記制御線に接続された上記ゲート電極、または上記ゲート電極を兼ねた上記制御線と重なりを持って、交互に配置されていること
を特徴とする請求項１から９のいずれか１項に記載の信号分配装置。
【請求項１１】
上記信号分配回路は、上記信号分配装置を備えた表示装置の表示パネルを構成する基板上に、モノリシックに形成されていること
を特徴とする請求項１から１０のいずれか１項に記載の信号分配装置。
【請求項１２】
上記スイッチング素子のチャネル層を、アモルファスシリコン、微結晶シリコン、アモルファスシリコンと微結晶シリコンとの積層体、または酸化物半導体によって形成したことを特徴とする請求項１から１１のいずれか１項に記載の信号分配装置。
【請求項１３】
上記１つの入力端子と、上記複数の出力端子の１つとの間に、上記複数のスイッチング素子に含まれる一群のスイッチング素子が並列に接続され、
上記一群のスイッチング素子には、上記複数の制御線に含まれる一群の制御線が個別に１対１対応で設けられていること
を特徴とする請求項１に記載の信号分配装置。
【請求項１４】
請求項１から１３のいずれか１項に記載の信号分配装置を備えていること
を特徴とする表示装置。
【請求項１５】
入力信号が入力される一つの入力端子と、該入力端子に接続されるとともに、各々が薄膜トランジスタからなる複数のスイッチング素子と、該スイッチング素子の各々に、上記入力端子に入力された入力信号を供給する供給線と、上記スイッチング素子を介して複数の出力端子に接続された複数の分配線とを備え、上記入力信号を、上記スイッチング素子の各々を介して上記複数の出力端子に分配する信号分配回路において、
上記スイッチング素子の各々は、ゲート電極と、上記入力端子に、上記供給線を介して接続された第１電極と、上記出力端子に、上記分配線を介して接続された第２電極とを備え、
上記信号分配回路は、上記スイッチング素子の各ゲート電極に接続されている複数の制御線、または各ゲート電極を兼ねた複数の制御線を備え、かつ上記制御線の各々には、上記各スイッチング素子のオンオフを切り換える選択信号が印加され、
上記供給線と、上記分配線の少なくとも１つとは、上記制御線の延伸方向に沿って延びる延伸部を有し、
上記延伸部が、上記制御線の延伸方向に沿った縁部と重なりを持たない位置に形成されていること
を特徴とする信号分配回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を時分割して複数の出力端子に分配する信号分配回路と、その信号分配回路を備えた信号分配装置と、その信号分配装置を備えた表示装置とに関するものである。
【背景技術】
【０００２】
平面表示装置として、様々なタイプの液晶表示ディスプレイ（ＬＣＤ）が開発されている。なかでも、アクティブマトリクス方式が多く用いられており、近年の画素マトリクス部の高精細化により、信号線数が増加したことに伴って、複数のソースドライバが用いられる場合が多い。【０００３】
その場合、（１）ソースドライバを取り付ける際のボンディング工程が増え、生産性が低下するという問題、（２）ソースドライバのボンディング工程における歩留まり低下および端子間電位差による腐食などの不良が、信号線間ピッチの狭小化によって誘発されやすくなるという問題、（３）表示装置の表示画面に、ソースドライバ間の特性の差または端子の接触抵抗の差などに起因するソースドライバ毎の境界が発生するという問題などがあった。【０００４】
これらの不具合を解決するために、下掲の特許文献１には、従来の３分の１の端子数で電気信号を出力できるソースドライバを表示装置に採用することにより、複数のソースドライバを用いる必要のない表示装置が開示されている。【０００５】
図２１は、該表示装置としての表示装置５１の全体構成を示す図である。図２１に示すように、表示装置５１は、画素がｍ行ｎ列に配列された画素マトリクス部５５と、ゲートドライバ５３と、画素マトリクス部５５の赤、緑及び青の各１つの画素への駆動信号を時分割したドライバ出力信号として出力するソースドライバ５２とを備えるとともに、ＴＦＴ基板上にモノリシックに形成された信号分配装置５４を備えている。該信号分配装置５４が、ソースドライバ５２から出力されたドライバ出力信号を、画素マトリクス部５５の各信号線に分配するように、表示装置５１は構成されている。【０００６】
図２２は、上記信号分配装置５４の内部構成を示す図である。図２２に示すように、信号分配装置５４には、ソースドライバ５２から出力されるドライバ出力信号Ｓｉ＿１〜Ｓｉ＿ｎ（ただし、ｎは２以上の整数）それぞれに対応する分配線５７（１，ｒ），５７（１，ｇ），５７（１，ｂ）〜５７（ｎ，ｒ），５７（ｎ，ｇ），５７（ｎ，ｂ）と、ドライバ出力信号Ｓｉ＿１〜Ｓｉ＿ｎを入力する上記分配線を切り替えるためのスイッチ信号が印加される制御線５９＿ｒ，５９＿ｇ，５９＿ｂとがマトリクス状に配線されている。ｒ，ｇ，ｂは、順に赤、緑、青を示す。【０００７】
各分配線５７（１，ｒ），５７（１，ｇ），５７（１，ｂ）〜５７（ｎ，ｒ），５７（ｎ，ｇ），５７（ｎ，ｂ）は、出力端が画素マトリクス部５５の信号線に接続され、また各分配線それぞれには、スイッチング素子としてＴＦＴ６０（１，ｒ），６０（１，ｇ），６０（１，ｂ）〜６０（ｎ，ｒ），６０（ｎ，ｇ），６０（ｎ，ｂ）が接続されている。上記制御線５９＿ｒ，５９＿ｇ，５９＿ｂは、ＴＦＴ６０（１，ｒ）〜６０（ｎ，ｒ），６０（１，ｇ）〜６０（ｎ，ｇ），６０（１，ｂ）〜６０（ｎ，ｂ）のゲートとそれぞれ接続されている。【０００８】
図２３は、表示装置５１における、例えば分配線５７（１，ｒ），５７（１，ｇ），５７（１，ｂ）のような３本の分配線を時分割駆動するための各信号のタイミングチャートである。図２３に示すように、まず、ｎ列のうちｋ列目（ただし、ｋは１≦ｋ≦ｎを満たす整数）の画素に対して、ソースドライバ５２からドライバ出力信号Ｓｉ＿ｋが出力される。このとき、ドライバ出力信号Ｓｉ＿ｋは、制御線５９＿ｒ，５９＿ｇ，５９＿ｂのスイッチ信号により、時分割に切り替えられて、画素マトリクス部５５においてｍ行のうちｊ行目（ただし、ｊは１≦ｊ≦ｍを満たす整数）の赤緑青の各画素に対応する信号線に入力される。【０００９】
なお、上記ｊ行目の赤緑青の各画素は、走査信号Ｖｇ（ｊ）によって選択される。走査信号Ｖｇ（１）〜Ｖｇ（ｍ）は、ゲートドライバ５３によって画素マトリクス部５５の走査線に印加される信号である。【００１０】
この構成により、ソースドライバ５２は、従来の３分１の端子数で電気信号を出力できるとともに、複数のソースドライバを設けなくてもよい構成となる。【００１１】
また、下掲の特許文献２には、分配回路の形状として、図２４が開示されている。図２４に開示された分配回路は、上記スイッチング素子６０のソース電極およびドレイン電極を櫛歯型にすることにより、チャネル幅を実質的に広くすることができるので、さらに速いスイッチング速度を必要とする場合において好適である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】日本国公開特許公報「特開２００４−２９４８５８号（２００４年１０月２１日公開）」
【特許文献２】日本国公開特許公報「特開昭６４−０８４２９７号（１９８９年３月２９日公開）」
【特許文献３】日本国公開特許公報「特開２０００−０２９４４１号（２０００年１月２８日公開）」
【特許文献４】日本国公開特許公報「特開２００５−０５５６１６号（２００５年３月３日公開）」
【特許文献５】日本国公開特許公報「特開２００５−１０７３８２号（２００５年４月２１日公開）」
【特許文献６】日本国公開特許公報「特開２００８−０９７００５号（２００８年４月２４日公開）」
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところが、上記特許文献１、２に開示された技術では、信号分配装置内の制御線と分配線との重なり方によって、液晶表示ディスプレイの表示に悪影響を与えるという問題が、全く考慮されていない。つまり、分配回路を用いると、ソースドライバの出力端子数を削減できるというメリットがある一方で、以下のような課題を生ずる。【００１４】
実際の分配回路は図２５に示すように寄生容量６１を有している。寄生容量６１は、各スイッチング素子６０（ｋ，ｒ）、６０(ｋ，ｇ)、６０(ｋ，ｂ)のソース電極と各制御線５９＿ｒ、５９＿ｇ、５９＿ｂとの重なり部、各スイッチング素子６０（ｋ，ｒ）、６０(ｋ，ｇ)、６０(ｋ，ｂ)のドレイン電極と各制御線５９＿ｒ、５９＿ｇ、５９＿ｂとの重なり部、および分配線５７（ｋ，ｒ）、５７(ｋ，ｇ)と各制御線５９＿ｇ、５９＿ｂとの重なり部に発生する。【００１５】
上記の寄生容量６１および分配線５７（ｋ，ｒ）等の配線抵抗にばらつきが生じると、液晶表示ディスプレイの表示品位のばらつきを招くおそれがある。こればかりではなく、隣り合う分配線が短絡してしまうおそれもある。【００１６】
例えば、図２４に示す分配回路では、供給線５８の一部が、制御線５９の延伸方向に沿って、制御線５９の縁部に重なっている。特に、図２４のエリアＲに着目し、エリアＲの配線構成と類似した配線構成の斜視図を図１１に示して、上記の問題を具体的に説明する。【００１７】
図１１に示すように、ガラス基板７０上にゲートメタル層を成膜し、ゲートメタル層をパターニングすることによって、上記制御線５９に対応する制御用配線７１を形成する。次に、制御用配線７１の上にゲート絶縁膜７２を形成し、ゲート絶縁膜７２上に積層した金属層のパターニング（エッチング）によって配線７３を形成するようになっている。【００１８】
ここで、制御用配線７１の縁部には段差ができているため、配線７３のパターニングのときに、その段差の影響により、配線間の領域７４にエッチング残り７５が発生しやすい。特に、上記段差に沿って、つまり図１１のｙ方向に沿って、段差上に長い配線７３を形成しようとするほど、エッチングの進行が、段差上と段差以外の場所とで異なることになり、金属層がエッチングされにくくなる。このため、上記段差付近に金属層の残渣が残りやすくなる傾向を示す。【００１９】
エッチング残り７５は、隣り合う配線７３を短絡させたり、短絡させない場合でも、配線７３の寄生容量または配線抵抗を変化させるおそれがある。【００２０】
さらに、配線７３の一部が、制御用配線７１の延伸方向に沿って、制御用配線７１の縁部に重なる構成では、上記段差の影響により、配線７３の膜厚を一定にすることが困難であるため、これも原因となって、上記寄生容量および配線抵抗にばらつきが生じやすい。【００２１】
したがって、従来の信号分配回路の配線構成では、表示装置の表示品位がばらつくおそれがある。【００２２】
本発明は、上記の問題点を解決するためになされたもので、その主目的は、表示装置の表示品位の信頼性を高める配線構成を備えた信号分配回路および信号分配装置を提供することにある。
【課題を解決するための手段】
【００２３】
本発明に係る信号分配装置は、上記の課題を解決するために、
(1-1)入力信号が入力される一つの入力端子と、
(1-2)該入力端子に接続されるとともに、各々が薄膜トランジスタからなる複数のスイッチング素子と、
(1-3)該スイッチング素子の各々に、上記入力端子に入力された入力信号を供給する供給線と、
(1-4)上記スイッチング素子を介して複数の出力端子に接続された複数の分配線とを備え、
(1-5)上記入力信号を、上記スイッチング素子の各々を介して上記複数の出力端子に分配する信号分配回路を複数備えた信号分配装置において、
(2)上記スイッチング素子の各々は、ゲート電極と、上記入力端子に、上記供給線を介して接続された第１電極と、上記出力端子に、上記分配線を介して接続された第２電極とを備え、
(3)上記複数の信号分配回路の各々は、上記スイッチング素子の各ゲート電極に接続されている複数の制御線、または各ゲート電極を兼ねた複数の制御線を備え、かつ上記制御線の各々には、上記各スイッチング素子のオンオフを切り換える選択信号が印加され、
(4)上記供給線と、上記分配線の少なくとも１つとは、上記制御線の延伸方向に沿って延びる延伸部を有し、
(5)上記延伸部が、上記制御線の延伸方向に沿った縁部と重なりを持たない位置に形成されていることを特徴とする。【００２４】
本発明に係る信号分配回路は、
(1-1)'入力信号が入力される一つの入力端子と、
(1-2)'該入力端子に接続されるとともに、各々が薄膜トランジスタからなる複数のスイッチング素子と、
(1-3)'該スイッチング素子の各々に、上記入力端子に入力された入力信号を供給する供給線と、
(1-4)'上記スイッチング素子を介して複数の出力端子に接続された複数の分配線とを備え、
(1-5)'上記入力信号を、上記スイッチング素子の各々を介して上記複数の出力端子に分配する信号分配回路において、
(2)'上記スイッチング素子の各々は、ゲート電極と、上記入力端子に、上記供給線を介して接続された第１電極と、上記出力端子に、上記分配線を介して接続された第２電極とを備え、
(3)'上記信号分配回路は、上記スイッチング素子の各ゲート電極に接続されている複数の制御線、または各ゲート電極を兼ねた複数の制御線を備え、かつ上記制御線の各々には、上記各スイッチング素子のオンオフを切り換える選択信号が印加され、
(4)'上記供給線と、上記分配線の少なくとも１つとは、上記制御線の延伸方向に沿って延びる延伸部を有し、
(5)'上記延伸部が、上記制御線の延伸方向に沿った縁部と重なりを持たない位置に形成されていることを特徴とする。【００２５】
上記の構成によれば、一つの入力端子に入力された入力信号は、複数のスイッチング素子のそれぞれに対応する供給線を経て、スイッチング素子のそれぞれの第１電極に供給される。複数のスイッチング素子は、対応する制御線を介してゲート電極に印加される選択信号によって選択的にオンになる。【００２６】
スイッチング素子がオンになると、上記入力信号は、第１電極から第２電極へと伝達され、複数のスイッチング素子のそれぞれに対応する分配線を経て、出力端子の１つへ伝達される。複数のスイッチング素子を、上記選択信号によって時系列で順次選択すると、一つの入力端子に入力された入力信号は、複数のスイッチング素子のそれぞれに対応する出力端子に、時系列で分配される。【００２７】
上記供給線と、上記分配線の少なくとも１つとは、信号分配回路における配線のレイアウト上の問題によって、上記制御線の延伸方向に沿って延びる延伸部を有している。なお、制御線の延伸方向に沿って延びるとは、制御線の延伸方向に平行に延びる態様に限定されない。【００２８】
上記延伸部は、上記制御線の延伸方向に沿った縁部と重なりを持たない位置に形成されている。その位置は、制御線の延伸方向に直交する方向に平行をなす幅の範囲内で決めることができる。あるいは、その位置は、制御線に隣接したスペース、つまり制御線が存在しないスペースの範囲内で決めることもできる。【００２９】
これにより、上記延伸部は、制御線の縁部にできる段差上に形成されないので、前述したエッチング残りの発生を防止でき、また、上記供給線および分配線の厚みを一定にしやすくなる。この結果、上記供給線および分配線が関与する寄生容量および配線抵抗のばらつきを抑制できるので、表示装置の表示品位を高めることができるという効果が得られる。【００３０】
本発明に係る表示装置は、上記信号分配装置を備えていることを特徴とする。【００３１】
上記の構成により、本発明の信号分配装置を備えた表示装置は、表示装置の表示品位を高めることができるという効果を奏する。【００３２】
なお、ある着目した請求項に記載された構成と、その他の請求項に記載された構成との組み合わせが、その着目した請求項で引用された請求項に記載された構成との組み合わせのみに限られることはなく、本発明の目的を達成できる限り、その着目した請求項で引用されていない請求項に記載された構成との組み合わせが可能である。
【発明の効果】
【００３３】
本発明に係る信号分配装置は、以上のように、信号分配回路のスイッチング素子に入力信号を供給する供給線と、上記入力信号をスイッチング素子を介して出力端子に分配する分配線とを備え、供給線と、分配線の少なくとも１つとは、スイッチング素子のオンオフを切り換える選択信号が印加される制御線の延伸方向に沿って延びる延伸部を有し、上記延伸部が、上記制御線の延伸方向に沿った縁部と重なりを持たない位置に形成されている構成である。【００３４】
それゆえ、上記延伸部は、制御線の縁部にできる段差上に形成されないので、エッチング残りの発生を防止でき、また、上記供給線および分配線の厚みを一定にしやすくなる。この結果、配線間の短絡を防ぐことができ、上記供給線および分配線が関与する寄生容量および配線抵抗のばらつきを抑制できるので、表示装置の表示品位を高めることができるという効果を奏する。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態に係る信号分配装置の供給線および分配線の詳細構成を示すとともに、供給線および分配線と、制御線のスリットおよび格子縞部との位置関係を示す平面図である。
【図２】上記供給線および分配線と、上記制御線のスリットおよび格子縞部との位置関係の他の例を示す要部平面図である。
【図３】信号分配回路を構成するＴＦＴの電極構成および配線構成を示す平面図である。
【図４】本発明に係る表示装置の基本構成を示すブロック図である。
【図５】上記信号分配回路の回路構成を示す回路図である。
【図６】ドレイン電極、ソース電極、制御線のスリットおよび格子縞部をより細密に作製したＴＦＴを示す説明図である。
【図７】比較例として、ＴＦＴおよび間隙部と、間隙部における配線のようすとを示す説明図である。
【図８】比較例として、上記間隙部における配線ようすを拡大して示す説明図である。
【図９】制御線の間隙部における本実施形態の配線の状態を示す部分平面図と、当該部分平面図に図示された枠内の配線を拡大して示す斜視図との組み合わせ図である。
【図１０】図９の配線レイアウトの変形例として、他の配線の状態を示す部分平面図と、当該部分平面図に図示された枠内の配線を拡大して示す斜視図との組み合わせ図である。
【図１１】比較例として、上記間隙部における配線の状態を示す部分平面図と、当該部分平面図に図示された枠内の配線を拡大して示す斜視図との組み合わせ図である。
【図１２】本発明の実施の形態に係る信号分配装置の制御線におけるスリットの変形例と、当該スリットに対する供給線および分配線の配線のようすとを示す平面図である。
【図１３】本発明の実施の形態２の信号分配回路の配線構造の一つの例を平面視した状態で示す説明図である。
【図１４】制御線の変形例を平面視した状態で示す説明図である。
【図１５】本発明の実施の形態２の信号分配回路の配線構造のさらに別の例を平面視した状態で示す説明図である。
【図１６】本発明の実施の形態２の信号分配回路の配線構造のさらに別の例を平面視した状態で示す説明図である。
【図１７】本発明の実施の形態２の信号分配回路の配線構造のさらに別の例を平面視した状態で示す説明図である。
【図１８】本発明の実施の形態２の信号分配回路の配線構造のさらに別の例を平面視した状態で示す説明図である。
【図１９】上記信号分配回路の他の回路構成を示す回路図である。
【図２０】図１９に示す信号分配回路を構成するスイッチング素子を選択するための選択信号と、絵素を１ライン毎に順番に選択するための走査信号とのタイミングを示すタイミングチャートである。
【図２１】一般的な表示装置の構成を示す概略図である。
【図２２】従来の信号分配回路の内部構成を示す回路図である。
【図２３】従来の信号分配回路のタイミングチャートである。
【図２４】従来の信号分配回路の配線構造を示す平面図である。
【図２５】一般的な信号分配回路の内部構成を示す回路図である。
【発明を実施するための形態】
【００３６】
〔実施の形態１〕
本発明の実施の一形態について図面に基づいて説明すれば、以下のとおりである。但し、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。
【００３７】
（表示装置および信号分配装置の基本構成）
本実施形態の表示装置１の基本構成は、図２１を参照して説明した表示装置５１の基本構成と同様であり、画素マトリクス部５５が配された表示領域と周辺領域とを有する表示パネル５６を有し、信号分配装置５４に対応する後述の信号分配装置３が前記周辺領域にモノリシックに形成されている。
【００３８】
図４は、図２１の構成をより概略的に示す表示装置１のブロック図である。図４に示すように、液晶ディスプレイ等の表示装置１は、ソースドライバ２に接続された信号分配装置３を備えている。信号分配装置３は、ＳＳＤ（Source Shared Driving）部とも呼ばれている。また、信号分配装置３は、複数の信号分配回路として、複数の選択回路４を備えている。
【００３９】
図５は、選択回路４の回路構成を示す回路図である。図４および図５に示すように、選択回路４のそれぞれは、ソースドライバ２から入力信号が入力される一つの入力端子Ｑinと、入力端子Ｑinに接続されるとともに、各々が薄膜トランジスタからなる複数のスイッチング素子としてのＴＦＴ−Ｍｒ，ＴＦＴ−Ｍｇ，ＴＦＴ−Ｍｂ（以下、単にＴＦＴ−Ｍと総称する場合がある）と、ＴＦＴ−Ｍの各々に、入力端子Ｑinに入力された入力信号を供給する供給線５と、ＴＦＴ−Ｍを介して、例えば３つの出力端子Ｑｒ，Ｑｇ，Ｑｂ（以下、単に出力端子Ｑoutと総称する場合がある）に接続された複数の分配線６とを備えている。
【００４０】
出力端子Ｑｒ，Ｑｇ，Ｑｂは、１つの絵素を構成する赤色画素、緑色画素、青色画素をそれぞれ駆動するスイッチング素子に接続されている。
【００４１】
なお、本実施の形態では、ソースドライバ２から出力された入力信号を選択回路４によって時間的に３分割して分配線６に供給しているが、本発明は３分割に限定されるものではなく、ｎ分割（ｎは２以上の自然数）であればよい。ｎ分割の場合、ソースドライバ２の出力端子数を、信号分配装置３を用いない場合の１／ｎにすることができる。なお、ｎ分割の場合、信号分配装置３はｎ本の制御線１３を有し、各選択回路４はｎ個のＴＦＴ−Ｍを有する構成を採る。
【００４２】
（信号分配回路の変形例）
信号分配回路としての選択回路４は、図５に示す構成に限られることはなく、図１９に示す構成でもよい。図１９は、選択回路４の他の回路構成を示す回路図である。図１９に示すように、選択回路４には、１つの絵素を構成する赤色画素、緑色画素、青色画素に対応する分配線６と、ソースドライバ２からｋ列目の絵素へ出力されるドライバ出力信号Ｓｉ＿ｋを入力する分配線６を切り替えるための選択信号ＳＷａ１，ＳＷａ２，ＳＷｂ１，ＳＷｂ２，ＳＷｃ１，ＳＷｃ２が個別に印加される複数の制御線とがマトリクス状に配線されている。
【００４３】
各分配線６の出力端は、画素マトリクス部の信号線に接続されている。また、ドライバ出力信号Ｓｉ＿ｋが入力される選択回路４の入力端子Ｑinと各分配線６との間には、スイッチング素子としてのＴＦＴ（Ｍａ１，Ｍａ２，Ｍｂ１，Ｍｂ２，Ｍｃ１，Ｍｃ２）が２つずつ並列に接続されている。各制御線は、各ＴＦＴのゲート電極とそれぞれ接続されている。
【００４４】
このように、赤色画素、緑色画素、青色画素のそれぞれに対応して並列に設けられた２つのＴＦＴのそれぞれに、制御線が個別に設けられ、個別の制御線を介して２つのＴＦＴのオンオフを独立に制御できるようになっている。
【００４５】
このように、１つの入力端子Ｑinと、上記複数の出力端子Ｑａ１，Ｑｂ１，Ｑｃ１の１つとの間に、上記複数のスイッチング素子に含まれる、例えばＴＦＴ−Ｍａ１とＴＦＴ−Ｍａ２（一群のスイッチング素子）とが並列に接続され、上記一群のスイッチング素子には、上記複数の制御線に含まれる、例えば選択信号ＳＷａ１用の制御線と選択信号ＳＷａ２用の制御線（一群の制御線）とが個別に１対１対応で設けられている。
【００４６】
なお、上記一群の制御線のそれぞれは、互いに異なる行に含まれる画素に対応している。
【００４７】
図２０は、上記選択信号ＳＷａ１，ＳＷａ２，ＳＷｂ１，ＳＷｂ２，ＳＷｃ１，ＳＷｃ２と、絵素を１ライン毎に順番に選択するための走査信号Ｇとのタイミングを示すタイミングチャートである。
【００４８】
図２０に示すように、１行目の絵素を選択するように、走査信号Ｇ１がオンになるタイミングに合わせて、各分配線６に対応した２つずつのＴＦＴのうち、一方のＴＦＴを選択するように、選択信号ＳＷａ１，ＳＷｂ１およびＳＷｃ１が時分割で順次オンになる。これにより、１行目のｋ列目に位置する絵素を構成する赤色画素、緑色画素、青色画素に、対応するドライバ出力信号が順次供給される。
【００４９】
次に、２行目の絵素を選択するように、走査信号Ｇ２がオンになるタイミングに合わせて、各分配線６に対応した２つずつのＴＦＴのうち、他方のＴＦＴを選択するように、選択信号ＳＷａ２，ＳＷｂ２およびＳＷｃ２が時分割で順次オンになる。これにより、２行目のｋ列目に位置する絵素を構成する赤色画素、緑色画素、青色画素に、対応するドライバ出力信号が順次供給される。
【００５０】
このように、各分配線および供給線毎に、複数のＴＦＴを設け、複数のＴＦＴを交互に使用すると、ＴＦＴの劣化（しきい値電圧のシフト）を減らすことができる。この結果、選択回路４は、より安定した動作を行うことができる。
【００５１】
（信号分配回路のスイッチング素子の概略構成）
図３は、上記ＴＦＴ−Ｍの電極構成および配線構成を示す平面図である。なお、ＴＦＴ−Ｍの電極構成および配線構成は、図１９の各ＴＦＴの電極構成および配線構成にも適用することができる。上記ＴＦＴ−Ｍの各々は、ゲート電極１０と、上記入力端子Ｑinに、図１にも示す上記供給線５を介して接続された第１電極（以下、ドレイン電極という）１１と、上記出力端子Ｑoutに、上記分配線６を介して接続された第２電極（以下、ソース電極という）１２とを備えている。
【００５２】
さらに、選択回路４の各々は、ＴＦＴ−Ｍの各ゲート電極１０に接続されている（図１９および図２２参照）か、あるいは各ゲート電極１０を兼ねた複数の制御線１３（図３および図５参照）を備え、かつ制御線１３の各々には、各ＴＦＴ−Ｍのオンオフを切り換える選択信号ＳＷｒ，ＳＷｇ，ＳＷｂ（以下、単に選択信号ＳＷと総称する場合がある）が印加される。
【００５３】
なお、図３に示すように、選択回路４は、表示装置の表示パネルの周辺領域において、表示パネルを構成する基板上に、モノリシックに形成されている。
【００５４】
（信号分配回路の動作）
上記の構成によれば、一つの入力端子Ｑinに入力された入力信号は、複数のＴＦＴ−Ｍのそれぞれに対応する供給線５を経て、ＴＦＴ−Ｍの各ドレイン電極１１に供給される。複数のＴＦＴ−Ｍは、対応する制御線１３を介してゲート電極１０に印加される選択信号ＳＷによって選択的にオンになる。
【００５５】
ＴＦＴ−Ｍがオンになると、上記入力信号は、ドレイン電極１１からソース電極１２へと伝達され、オンになったＴＦＴ−Ｍに対応する分配線６を経て、出力端子Ｑoutの１つへ伝達される。複数のＴＦＴ−Ｍを、上記選択信号ＳＷによって時系列で順次選択するので、一つの入力端子Ｑinに入力された入力信号は、複数のＴＦＴ−Ｍのそれぞれに対応する出力端子Ｑoutに、時系列で分配される。
【００５６】
なお、３つのＴＦＴ−Ｍを時分割駆動するための各信号のより詳細なタイミングは、図２３のタイミングチャートを参照した説明と基本的に同じである。
【００５７】
（制御線の詳細構成）
図３および図４に示すように、選択回路４は、複数の出力端子Ｑｒ，Ｑｇ，Ｑｂの１組に対応して設けられ、制御線１３の延伸方向（例えば、表示画面を正面から見たときの左右方向）に沿って、複数の選択回路４が配列されている。すなわち、異なる選択回路４に属する複数のＴＦＴ−Ｍが、１本の制御線１３の延伸方向に沿って、当該１本の制御線１３上に配列されている。
【００５８】
したがって、上記延伸方向に沿って配列されたＴＦＴ−Ｍ同士の間には間隙部１５が形成されている。
【００５９】
そして、上記１本の制御線１３は、少なくとも、上記間隙部１５において、上記延伸方向に沿って延びるスリット１３ａと、当該スリット１３ａを挟んで上記延伸方向に沿って延びる格子縞部１３ｂとが形成されたスリット構造を有している。
【００６０】
制御線１３がスリット構造を有しているのは、制御線１３と供給線５および分配線６とが、上記間隙部１５において交差する面積を減らすことによって、制御線１３と供給線５および分配線６との間に生じる寄生容量をできるだけ小さくするためである。寄生容量が大きいほど、ソースドライバ２の負荷が増え、消費電力が増大するので、寄生容量を小さくすることは、ソースドライバ２の消費電力を抑えることに寄与する。
【００６１】
また、上記スリット構造は、制御線の剥がれによる断線、またはＴＦＴ−Ｍの特性異常を防止することにも寄与する。この理由は以下のとおりである。上記スリット構造が無い場合、制御線は、スリットを有しない大面積のメタル層から形成されることとなる。このような、スリットを有しない大面積のメタル層では、ＴＦＴ基板形成プロセス中に、加熱等による反り（膜応力）が発生し、最悪の場合、制御線のＴＦＴ基板からの剥離を生じる。この剥離により、制御線が断線する場合がある。また、ＴＦＴ−Ｍの部位で上記剥離が発生した場合は、ＴＦＴ−Ｍの動作不良またはＴＦＴ−Ｍの破壊につながる。これに対して、制御線にスリットを設けることにより、上記膜応力をスリットに逃がすことができ、剥がれは発生しにくくなる。
【００６２】
（信号分配回路のスイッチング素子の詳細構成）
図３に示すように、上記ドレイン電極１１は、より詳細には、櫛歯状に枝分かれした第１枝部を有している。同様に、上記ソース電極１２もまた、櫛歯状に枝分かれした第２枝部を有している。
【００６３】
上記第１枝部と上記第２枝部とは、図２２に示すように、制御線１３に接続されたゲート電極１０、または図３に示すように、ゲート電極１０を兼ねた制御線１３と重なりを持って、交互に配置されている。信号分配装置３の実装面積を小さくするためには、図３に示すように、制御線１３上にＴＦＴ−Ｍを配置することが好ましい。
【００６４】
また、上記ＴＦＴ−Ｍのチャネル層は、アモルファスシリコン（ａ−Ｓｉ）、微結晶シリコン（μｃ−Ｓｉ）、アモルファスシリコンと微結晶シリコンとの積層体、または酸化物半導体によって形成されている。
【００６５】
上記第１枝部および第２枝部の交互配置により、ＴＦＴ−Ｍのチャネル幅を実質的に大きくすることができる。これにより、速いスイッチング速度を必要とする表示装置、例えば、高精細および高フレームレート駆動の大画面表示装置に好適となり、また、スイッチング素子の半導体層（チャネル層）の形成材料として、アモルファスシリコンのように、移動度が比較的小さい材料を用いる場合に、チャネル面積を大きくせずに、スイッチング素子のチャネル幅を大きくすることができる。
【００６６】
さらに、アモルファスシリコンより移動度が大きい微結晶シリコン、アモルファスシリコンと微結晶シリコンとの積層体、または酸化物半導体を用いたスイッチング素子は、さらに速いスイッチング速度を必要とする表示装置に好適となる。
【００６７】
（供給線の詳細構成）
図１は、供給線５および分配線６の詳細構成を示すとともに、供給線５および分配線６と、制御線１３の上記スリット１３ａおよび格子縞部１３ｂとの位置関係を示す平面図である。図２は、供給線５および分配線６と、制御線１３の上記スリット１３ａおよび格子縞部１３ｂとの位置関係の他の例を示す要部平面図である。図６は、ドレイン電極１１、ソース電極１２、制御線１３のスリット１３ａおよび格子縞部１３ｂをより細密に作製したＴＦＴ−Ｍを示す説明図である。
【００６８】
図１から図３および図６に示すように、供給線５は、入力端子Ｑinから始まり、出力端子Ｑｒ，Ｑｇ，Ｑｂに対応するＴＦＴ−Ｍｒ，ＴＦＴ−Ｍｇ，ＴＦＴ−Ｍｂの各ドレイン電極１１に到達している。
【００６９】
そして、供給線５は、入力端子Ｑinから各ドレイン電極１１に至る経路の途中で、ＴＦＴ−Ｍｒ，ＴＦＴ−Ｍｇ，ＴＦＴ−Ｍｂに対応して分岐し、制御線１３の延伸方向に交差する方向（例えば延伸方向に直交する方向）または制御線１３の延伸方向に沿った方向（例えば延伸方向に平行な方向）のいずれかに、配線レイアウトの必要に応じて、適宜曲折している。
【００７０】
なお、図１と図３とでは、供給線５の形成の仕方において、次のような違いがある。すなわち、図１では、供給線５が、入力端子Ｑinの箇所から始まり、途中で３本に分岐して各ドレイン電極１１に至るまで、各ドレイン電極１１およびソース電極１２と同一の層であるソースメタルにて形成されている。一方、図３では、供給線５が、入力端子Ｑinの箇所から始まり、途中の分岐点に至るまでの間、ゲート電極１０および制御線１３と同一の層であるゲートメタル（グレーで塗られている箇所）にて形成され、ゲートメタル／ソースメタルコンタクトを介して、ソースメタルからなる３本の供給線５に分岐されている。
【００７１】
入力端子Ｑinから分岐点までをゲートメタルで形成するか、ソースメタルで形成するかは、配線レイアウトの必要に応じて適宜決めればよい。
【００７２】
供給線５が、制御線１３の延伸方向に交差する方向に延びた後、制御線１３の延伸方向に沿った方向へ折れ曲がった場合には、制御線１３の延伸方向に沿って延びる延伸部５ａ（図１）または延伸部５ｂ(図１）を有することとなる。
【００７３】
延伸部には、制御線１３の外に設けられた延伸部５ａと、制御線１３の形成範囲内に設けられた延伸部５ｂとがある。
【００７４】
上記延伸部５ａは、ドレイン電極１１が枝分かれした第１枝部の幹部となっている。また、当該延伸部５ａは、制御線１３に隣接したスペース、つまり制御線１３が存在しないスペースの範囲内に位置している。
【００７５】
一方、上記延伸部５ｂは、制御線１３の延伸方向に沿って配列されたＴＦＴ−Ｍ間の上記間隙部１５内に位置している。
【００７６】
さらに、１つの信号分配回路４を構成する複数（例えば３本）の制御線１３は、上記延伸方向と平行に並列し、複数（例えば３つ）のＴＦＴ−Ｍが、複数の制御線１３に１対１に対応して、各制御線１３上に配置されている。
【００７７】
このため、図１から図３に示すように、供給線５を、隣り合う制御線１３の一方を越えて、他方の制御線１３上のＴＦＴ−Ｍに接続する配線レイアウトの必要に応じて、上記間隙部１５内で適宜曲折している。この結果、上記延伸部５ｂは、並列した複数の制御線１３の間隙部１５毎に設けられている。
【００７８】
なお、上記延伸部５ａは、上記延伸方向と交差する方向であって、上記入力端子Ｑinへ近づく方向に屈曲した屈曲部として、制御線外屈曲部５ｐを備えている。
【００７９】
また、上記延伸部５ｂは、上記延伸方向と交差する方向であって、入力端子Ｑinへ近づく方向に屈曲した第１屈曲部５ｍと、上記延伸方向と交差する方向であって、上記出力端子Ｑoutへ近づく方向に屈曲した第２屈曲部５ｎとを備えている。
【００８０】
ここで、特筆すべきことは、上記延伸部５ａおよび延伸部５ｂが、上記制御線１３の延伸方向に沿った縁部と重なりを持たない位置に形成されていることである。
【００８１】
まず、延伸部５ａは、上述したとおり、制御線１３の延伸方向に沿った縁部と重なりを持たないように、制御線１３が存在しないスペースに配置されている。
【００８２】
また、延伸部５ｂは、上記間隙部１５において、格子縞部１３ｂの延伸方向に沿った縁部と重なりを持たないように、格子縞部１３ｂの上に配置され、格子縞部１３ｂの幅Ｗｂの範囲内に収まっている。すなわち、延伸部５ｂの幅ｗと格子縞部１３ｂの幅Ｗｂとは、ｗ≦Ｗｂの関係を満足している。
【００８３】
さらに、変形例として、図２に示すように、上記間隙部１５において、格子縞部１３ｂの延伸方向に沿った縁部と重なりを持たないように、スリット１３ａ上に配置された延伸部５ｃを設けてもよい。延伸部５ｃは、スリット１３ａの幅Ｗａの範囲内に収まっている。すなわち、延伸部５ｂの幅ｗとスリット１３ａの幅Ｗａとは、ｗ≦Ｗａの関係を満足している。
【００８４】
（分配線の詳細構成）
次に、分配線６の詳細構成について説明する。図１から図３および図６に示すように、各分配線６は、ソース電極１２から始まり、対応する出力端子Ｑoutに到達している。
【００８５】
そして、分配線６は、ソース電極１２から出力端子Ｑoutに至る経路の途中で、制御線１３の延伸方向に交差する方向、または制御線１３の延伸方向に沿った方向のいずれかに、配線レイアウトの必要に応じて、適宜曲折している。
【００８６】
分配線５が、制御線１３の延伸方向に沿った方向から制御線１３の延伸方向に交差する方向へ折れ曲がった場合には、制御線１３の延伸方向に沿って延びる延伸部６ａ（図１）または延伸部６ｂ(図１）を有することとなる。
【００８７】
延伸部６ａは、ソース電極１２が枝分かれした第２枝部の幹部となっている。また、延伸部６ａは、制御線１３に隣接したスペース、つまり制御線１３が存在しないスペースの範囲内、あるいは、上記延伸方向に沿って並列する制御線１３間のスペース内に位置している。
【００８８】
一方、分配線６は、図１から図３に示すように、上記間隙部１５において、配線レイアウトの必要に応じて、適宜曲折している結果、上記延伸部６ｂは、上記間隙部１５内に位置している。
【００８９】
なお、上記延伸部６ａは、上記延伸方向と交差する方向であって、出力端子Ｑoutへ近づく方向に屈曲した屈曲部として、制御線外屈曲部６ｐ（図１）を備えている。
【００９０】
また、延伸部６ａおよび延伸部６ｂは、上記延伸方向と交差する方向であって、入力端子Ｑinへ近づく方向に屈曲した第１屈曲部６ｍと、上記延伸方向と交差する方向であって、上記出力端子Ｑoutへ近づく方向に屈曲した第２屈曲部６ｎとを備えている。
【００９１】
ここで、特筆すべきことは、上記延伸部６ａおよび延伸部６ｂもまた、上記制御線１３の延伸方向に沿った縁部と重なりを持たない位置に形成されていることである。
【００９２】
まず、延伸部６ａは、上述したとおり、制御線１３の延伸方向に沿った縁部と重なりを持たないように、制御線１３が存在しないスペースに配置されている。
【００９３】
また、延伸部６ｂは、上記間隙部１５において、格子縞部１３ｂの延伸方向に沿った縁部と重なりを持たないように、格子縞部１３ｂの上に配置され、格子縞部１３ｂの幅Ｗｂの範囲内に収まっている。すなわち、延伸部６ｂの幅ｗと格子縞部１３ｂの幅Ｗｂとは、ｗ≦Ｗｂの関係を満足している。
【００９４】
さらに、変形例としての延伸部６ｃを図２に示すように、延伸部６ｃは、上記間隙部１５において、格子縞部１３ｂの延伸方向に沿った縁部と重なりを持たないように、スリット１３ａに配置され、スリット１３ａの幅Ｗａの範囲内に収まっていてもよい。すなわち、延伸部６ｃの幅ｗとスリット１３ａの幅Ｗａとは、ｗ≦Ｗａの関係を満足していてもよい。
【００９５】
（表示品位向上の効果）
図９および図１０は、制御線１３の間隙部１５における本実施形態の配線の状態を示す部分平面図と、当該部分平面図に図示された枠内の配線を拡大して示す斜視図との組み合わせ図である。
【００９６】
信号分配装置３の作製手順として、ガラス基板２０上にゲートメタル層２１を成膜し、ゲートメタル層２１をパターニングすることによって、制御線１３に電気的に接続された上記ゲート電極１０、あるいはゲート電極１０を兼ねた制御線１３を形成する。このとき、制御線１３の上記スリット１３ａおよび格子縞部１３ｂを同時に形成する。
【００９７】
次に、パターニングされたゲートメタル層２１をゲート絶縁膜２２で覆う。そうすると、図９および図１０に示すように、スリット１３ａおよび格子縞部１３ｂの境界では、格子縞部１３ｂの縁部に段差があるため、ゲート絶縁膜２２にも段差が形成される。そのゲート絶縁膜２２の上に金属層を積層し、金属層をパターニングすることによって、供給線５および分配線６に対応した配線を形成する。
【００９８】
上記延伸部５ａ（６ａ）は、格子縞部１３ｂの縁部と重なりを持たないように、格子縞部１３ｂの延伸方向に延びている。すなわち、延伸部５ａ（６ａ）は、格子縞部１３ｂの縁部にできる段差上に形成されない。
【００９９】
供給線５および分配線６を形成するための金属層を、上記段差上に多く残そうとするほど、金属層のエッチング残りが生じやすくなる。しかし、図９に示す配線レイアウトでは、上記段差と供給線５および分配線６との重なりがわずかなので、エッチングの進行に与える影響が小さくて済む。これにより、並列した配線間の領域３０に、エッチング残りが発生するのを防止でき、かつ、配線の厚みを一定にしやすくなる。
【０１００】
この結果、供給線５および分配線６同士の短絡を防止できるとともに、供給線５および分配線６が関与する寄生容量および配線抵抗のばらつきを抑制できるので、表示装置の表示品位を高めることができるという効果が得られる。
【０１０１】
また、図１０に示す配線レイアウトでは、上記段差と配線との重なりがさらに少なく、延伸部５ａ（６ａ）は段差から十分に離れているので、上記の効果が一層高くなる。
【０１０２】
（比較例）
図７、図８および図１１は、配線の比較例を示し、図７は、ＴＦＴ−Ｍおよび間隙部１５と、間隙部１５における配線のようすとを示す説明図、図８は、間隙部１５における配線ようすを拡大して示す説明図、図１１は、間隙部１５における配線の状態を示す部分平面図と、当該部分平面図に図示された枠内の配線を拡大して示す斜視図との組み合わせ図である。
【０１０３】
図７、図８および図１１に示すように、供給線５または分配線６に対応する配線７３において、上記延伸部５ａ（６ａ）に対応する延伸部は、制御線１３または格子縞部１３ｂに対応する制御用配線７１の縁部と重なりを持つように、制御用配線７１の縁部にできる段差上に長く形成されている。この結果、図８に示すように、延伸部７３ａの幅ｗは、制御用配線７１の幅Ｗｂの範囲内に収まっていない。
【０１０４】
このため、図１１を参照して本発明の課題を既に説明したように、段差上に長い配線７３を形成しようとするほど、配線７３の元になる金属層はエッチングされにくくなり、金属層の残渣が段差付近に残り易くなる。この影響により、隣合う配線７３の間の領域７４では、上記段差上にエッチング残り７５が生じやすい。このエッチング残り７５は、隣合う配線７３同士を短絡させたり、短絡させない場合でも、配線７３の寄生容量または配線抵抗を変化させるおそれがある。
【０１０５】
さらに、配線７３の一部が、制御用配線７１の延伸方向に沿って、制御用配線７１の縁部に重なる構成では、上記段差の影響により、配線７３の膜厚を一定にすることが困難であるため、これも原因となって、上記寄生容量および配線抵抗にばらつきが生じやすい。
【０１０６】
したがって、比較例の信号分配回路の配線構成では、表示装置の表示品位がばらつくおそれがある。
【０１０７】
（制御線の抵抗に関する対比）
制御線１３の抵抗を低減し、選択信号の波形歪みを抑制する観点では、図１および図９に示すように、延伸部５ａ（６ａ）を格子縞部１３ｂの上に配置する配線レイアウト（パターンＡと呼ぶ）の方が、図２および図１０に示すように、延伸部５ａ（６ａ）をスリット１３ａの上に配置する配線レイアウト（パターンＢと呼ぶ）よりも好ましい。
【０１０８】
パターンＢの場合、スリット１３ａに延伸部５ａ（６ａ）を配置するため、スリット１３ａの幅Ｗａを大きくする必要がある。表示パネル上の周辺領域に信号分配装置３を設ける場合のサイズ上の制約により、スリット１３ａの幅Ｗａを大きくすると、逆に、格子縞部１３ｂの幅Ｗｂを狭める必要がある。そうすると、制御線１３の抵抗が増大し、選択信号の波形歪みを生む原因となる。
【０１０９】
これに対し、パターンＡの場合、延伸部５ａ（６ａ）を格子縞部１３ｂの上に配置するので、スリット１３ａの幅Ｗａは、延伸部５ａ（６ａ）の幅ｗの制約を受けない。したがって、スリット１３ａの幅ＷａをパターンＢより小さく設定することができるため、制御線１３の抵抗を低減し、選択信号の波形歪みを抑制することができる。
【０１１０】
（制御線の他の構成例）
図１２は、上記制御線１３におけるスリット１３ａの変形例としてのスリット１３ｃと、スリット１３ｃに対する供給線５および分配線６の配線のようすとを示す平面図である。
【０１１１】
図１２に示すように、隣り合う格子縞部１３ｂの間に形成されたスリット１３ｃには、その隣り合う格子縞部１３ｂを部分的かつ電気的に接続する接続部１３ｄが形成され、供給線５および分配線６の少なくとも一方は、接続部１３ｄに重ならないように、間隙部１５と交差して配線されている。
【０１１２】
なお、１つのスリット１３ｃに形成する接続部１３ｄの数は、供給線５および分配線６の少なくとも一方が、接続部１３ｄに重ならないという条件を充足できる限り任意である。
【０１１３】
１つのスリット１３ｃに複数の接続部１３ｄを形成した場合、図１２に示すように、間隙部１５と交差して配線された供給線５および分配線６の少なくとも一方は、複数の接続部１３ｄ間の隙間を通ることになる。
【０１１４】
上記の構成によれば、スリット１３ｃに接続部１３ｄを設けたため、接続部１３ｄを設けない構成と比較して、制御線１３の抵抗を小さくすることができる。しかも、供給線５および分配線６の少なくとも一方が、間隙部１５と交差して配線される場合に、接続部１３ｄには重ならないようになっているので、供給線５および分配線６の少なくとも一方と制御線１３との交差によって生じる寄生容量が、接続部１３ｄに起因して増大してしまうという問題も生じない。
【０１１５】
〔実施の形態２〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下のとおりである。但し、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。また、説明の便宜上、実施の形態１で説明した構成と同一の構成については、同一の符号を用い、その説明を省略する。
【０１１６】
（信号分配装置の配線構造１）
図１３は本実施の形態における信号分配装置３（図４）内の選択回路４の配線構造を示す図である。入力端子Ｑinから、供給線５を経るとともに、前記ドレイン電極１１およびソース電極１２を備えた前記ＴＦＴ−Ｍｒ，ＴＦＴ−Ｍｇ，ＴＦＴ−Ｍｂを経て、分配線６および出力端子Ｑoutに至る配線構成は、実施の形態１で説明した配線構成と基本的に同じである。
【０１１７】
なお、図１３では、赤（ｒ）、緑（ｇ）、青（ｂ）のカラーフィルタを備えた３つの副画素を１組とする１画素がｍ行ｎ列に配列され、入力端子Ｑinには、ソースドライバ２（図４）から出力された映像信号Ｓi_k（kは１≦k≦ｎを満たす整数）が入力されている。
【０１１８】
さらに、選択回路４の各々は、ＴＦＴ−Ｍの各ゲート電極１０に接続されているか、あるいは各ゲート電極１０を兼ねた複数の制御線１３Ａを備えている。
【０１１９】
制御線１３Ａには、その延伸方向に沿って配列されたＴＦＴ−Ｍ同士の間に間隙部１５Ａが形成されているが、その間隙部１５Ａに、前記スリット１３ａおよび格子縞部１３ｂが形成されていない点において、制御線１３Ａは、前記制御線１３と相違している。
【０１２０】
しかし、本発明にとって重要な特徴として、制御線１３Ａの延伸方向に沿って供給線５から延び出した延伸部５ａ、および分配線６から延び出した延伸部６ａが、制御線１３Ａの延伸方向に沿った縁部と重なりを持たないように、制御線１３Ａが存在しないスペースか、あるいは制御線１３Ａ内に配置されている構成は、実施の形態１の構成と共通している。
【０１２１】
なお、制御線１３Ａの変形例として、図１４に制御線１３Ｂを模式的に示すように、ゲート電極１０を制御線１３Ｂの延伸方向と交差する方向に、制御線１３Ｂから張り出すように形成し、制御線１３Ｂ上で隣り合うゲート電極１０同士の間の部分では、制御線１３Ｂの幅が、制御線１３Ａの幅より細くなるように、制御線１３Ｂを形成することもできる。
【０１２２】
（信号分配装置の配線構造２）
図１５は、信号分配装置３の他の配線構造を平面視した状態で示す説明図である。ＴＦＴ−Ｍの枝分かれしたドレイン電極１１の幹部となる上記延伸部５ａは、図１３のように各制御線１３Ａから見てソースドライバ側に配置されていることに限定されるわけではなく、図１５に示すようにドレイン電極１１の配置が図１３とは逆、すなわち延伸部５ａが各制御線１３Ａから見て画素側に配置されている構成でもよい。
【０１２３】
この場合、延伸部５ａと、分配線６が曲折して形成された前記延伸部６ｂは、制御線１３Ａが存在しないスペースに配置され、枝分かれしたソース電極１２の幹部となる上記延伸部６ａは、制御線１３Ａ内に配置されている。
【０１２４】
（信号分配装置の配線構造３）
図１６は、信号分配装置３のさらに他の配線構造を平面視した状態で示す説明図である。各ＴＦＴ−Ｍの電極の構成を図１６のように変えることに伴って、供給線５および分配線６の配線構造が、これまでの配線構造と異なっている。
【０１２５】
すなわち、ソース電極１２は、図１６に示すように、各制御線１３Ａの中心部に（言い換えると、各制御線１３Ａの延伸方向に延びる中心線に沿って）幹部を有し、幹部からソースドライバ側と画素側の両方向に向かって魚の骨状に伸びる枝部を有している。また、ドレイン電極１１は制御線１３Ａから見てソースドライバ側と画素側の両方に幹部となる延伸部５ａおよび延伸部５ｃを有し、さらに２つの延伸部５ａ、５ｃから制御線１３Ａの中心部に向かって伸びる枝部をそれぞれ有している。
【０１２６】
この場合、延伸部５ａ、５ｃと、分配線６が曲折して形成された前記延伸部６ｂは、制御線１３Ａが存在しないスペースに配置されている。
【０１２７】
各ＴＦＴ−Ｍが図１６の構成を採ることにより、チャネル幅を実質的にさらに広くすることができるので、さらにスイッチング速度を速くすることが可能となる。
【０１２８】
（信号分配装置の配線構造４）
図１７の（ａ）（ｂ）は、信号分配装置３のさらに他の配線構造を平面視した状態で示す説明図である。本配線構造は、図１の配線構造において、制御線１３を制御線１３Ａに置き換えた点を除けば、本質的に同じである。
【０１２９】
すなわち、図１７の（ａ）に示すように、ドレイン電極１１の幹部となる上記延伸部５ａ、ソース電極１２の幹部となる上記延伸部６ａは、制御線１３Ａが存在しないスペースに配置されている。
【０１３０】
なお、ＴＦＴ−Ｍのスイッチング速度に影響する上記チャネル幅（Ｗ値）は、図１７の（ｂ）に示すように、隣り合うドレイン電極１１とソース電極１２とが対向し合った部分の幅である基本チャネル幅ＷＸに、ドレイン電極１１とソース電極１２とが対向した箇所の数ｍを乗算して求められる。図１７の（ｂ）に示す例では、ｍ＝７なので、チャネル幅（Ｗ値）＝ＷＸ×７となる。
【０１３１】
（信号分配装置の配線構造５）
図１８は、信号分配装置３のさらに他の配線構造を平面視した状態で示す説明図である。本配線構造は、図１８に示すように、ドレイン電極１１およびソース電極１２の配置が図１７と逆、すなわち各制御線１３Ａから見てドレイン電極１１の延伸部５ａが画素側に配置され、ソース電極１２の延伸部６ａがソースドライバ側に配置されている点で、図１７の配線構造と異なっている。
【０１３２】
これにより、上記延伸部５ａおよび上記延伸部６ａと、分配線６が曲折して形成された上記延伸部６ｂとは、いずれも、制御線１３Ａが存在しないスペースに配置されている。
【０１３３】
本発明に係る上記信号分配装置の特徴点について、以下に補足する。
【０１３４】
本発明に係る上記信号分配装置では、
(6)上記複数のスイッチング素子は、さらに、上記制御線の１本の延伸方向に沿って、当該１本の制御線上に配列され、
(7)上記延伸方向に沿って配列されたスイッチング素子同士の間には間隙部が形成され、
(8)上記１本の制御線には、少なくとも、上記間隙部において、上記延伸方向に沿って延びるスリットと、当該スリットを挟んで上記延伸方向に沿って延びる格子縞部とが形成され、
(9)上記延伸部は、上記格子縞部の延伸方向に沿った縁部と重なりを持たない位置に形成されていることを特徴とする。
【０１３５】
上記の構成において、前述したように、複数の信号分配回路の各々は、上記スイッチング素子の各ゲート電極に接続されている複数の制御線を備えているから、複数のスイッチング素子は、上記複数の制御線のうちの異なる制御線に対応して設けられている。
【０１３６】
その構成に加えて、上記(6)のように、複数のスイッチング素子は、さらに、上記制御線の１本の延伸方向に沿って、当該１本の制御線上に配列されている。
【０１３７】
上記延伸方向に沿って配列されたスイッチング素子同士の間には間隙部が形成され、この間隙部を、供給線および分配線が通り抜けている。また、配線のレイアウト上、供給線および分配線の上記延伸部が、上記間隙部で形成される場合がある。
【０１３８】
一方、上記間隙部はスリット構造になっている。つまり、上記間隙部には、上記スリットと上記格子縞部とが交互に形成されている。これは、制御線と供給線および分配線とが、上記間隙部において交差する面積を減らすことによって、制御線と供給線および分配線との間に生じる寄生容量をできるだけ小さくするためである。寄生容量が大きいほど、ソースドライバの負荷が増え、消費電力が増大するので、寄生容量を小さくすることは、ソースドライバの消費電力を抑えることに寄与する。
【０１３９】
また、上記スリット構造は、制御線と基板との接触面積を小さくすることができるので、制御線およびスイッチング素子などの形成プロセスにおける温度変化のストレスの影響を受けにくくなる。この結果、制御線の剥がれによる断線、またはＴＦＴの特性異常を防止することにも寄与する。
【０１４０】
このようにスリット構造になった間隙部に上記延伸部を設けるときに、上記延伸部は、上記格子縞部の延伸方向に沿った縁部と重なりを持たない位置に形成されている。その位置は、格子縞部の延伸方向に直交する方向に平行をなす幅の範囲内で決めることができる。あるいは、その位置は、格子縞部が存在しないスペース、つまり上記スリットの幅の範囲内で決めることもできる。
【０１４１】
これにより、上記延伸部は、格子縞部の縁部にできる段差上に形成されないので、前述したエッチング残りの発生を防止でき、また、上記供給線および分配線の厚みを一定にしやすくなる。この結果、上記供給線および分配線が関与する寄生容量および配線抵抗のばらつきを抑制できるので、表示装置の表示品位を高めることができるという効果が得られる。
【０１４２】
本発明に係る信号分配回路または上記信号分配装置では、上記延伸部は、上記格子縞部上に配置されていることを特徴とする。
【０１４３】
これにより、すでに説明したように、上記延伸部は、格子縞部の縁部にできる段差上に形成されないように、格子縞部の幅の範囲内で配置されているから、既に説明した効果を得ることができる。
【０１４４】
本発明に係る上記信号分配装置では、上記延伸部は、上記スリット上に配置されていることを特徴とする。
【０１４５】
これにより、すでに説明したように、上記延伸部は、格子縞部の縁部にできる段差上に形成されないように、スリットの幅の範囲内で配置されているから、既に説明した効果を得ることができる。
【０１４６】
本発明に係る上記信号分配回路または上記信号分配装置では、上記延伸部は、上記延伸方向と交差する方向であって、上記入力端子へ近づく方向に屈曲した第１屈曲部と、上記延伸方向と交差する方向であって、上記出力端子へ近づく方向に屈曲した第２屈曲部とを備えていることを特徴とする。
【０１４７】
これにより、入力端子から出力端子へ至る供給線または分配線の経路を、１つの間隙部内で、屈曲させて変化させることができるので、配線のレイアウトの自由度を向上させることができる。
【０１４８】
本発明に係る上記信号分配装置では、
隣り合う上記格子縞部の間に形成された上記スリットには、当該隣り合う上記格子縞部を部分的かつ電気的に接続する接続部が形成され、
上記供給線および上記分配線の少なくとも一方は、上記接続部に重ならないように、上記間隙部と交差して配線されていることを特徴とする。
【０１４９】
上記の構成によれば、上記スリットに上記接続部を設けたため、上記接続部を設けない構成と比較して、制御線の抵抗を小さくすることができる。しかも、上記供給線および上記分配線の少なくとも一方が、上記間隙部と交差して配線される場合に、上記接続部には重ならないようになっているので、供給線および分配線の少なくとも一方と制御線との交差によって生じる寄生容量が、上記接続部に起因して増大してしまうという問題も生じない。
【０１５０】
なお、上記接続部は、スリットの１つに対して１つに限るわけではなく、複数の接続部を、１つのスリットに分散して設けてもよい。
【０１５１】
本発明に係る上記信号分配回路または上記信号分配装置では、
(10)上記複数の制御線は、上記延伸方向に平行に並列するように設けられ、
(11)上記複数のスイッチング素子は、上記複数の制御線に１対１に対応して、各制御線上に配置され、
(12)上記延伸部は、上記延伸方向に平行に並列する制御線間のスペース内に設けられていることを特徴とする。
【０１５２】
上記のように、信号分配装置が上記(10)および(11)の構成を備えている場合、入力端子から出力端子へ至る供給線または分配線は、必然的に、制御線のいずれかと交差する。また、配線のレイアウト上、供給線および分配線の上記延伸部を、上記スペース内で形成することによって、経路を変化させる場合がある。
【０１５３】
このとき、上記延伸部は、制御線の縁部にできる段差上に形成されないように、上記スペースの範囲内で設けられているから、既に説明した効果を得ることができる。
【０１５４】
本発明に係る上記信号分配回路または上記信号分配装置では、上記供給線の上記延伸部は、上記延伸方向と交差する方向であって、上記入力端子へ近づく方向に屈曲した屈曲部として、制御線外屈曲部を備えていることを特徴とする。
【０１５５】
これにより、入力端子からスイッチング素子の上記第１電極へ至る供給線の経路を、制御線間のスペース内で、屈曲させて変化させることができるので、配線のレイアウトの自由度を向上させることができる。
【０１５６】
本発明に係る上記信号分配回路または上記信号分配装置では、上記分配線の上記延伸部は、上記延伸方向と交差する方向であって、上記出力端子へ近づく方向に屈曲した屈曲部として、制御線外屈曲部を備えていることを特徴とする。
【０１５７】
これにより、スイッチング素子の上記第２電極から出力端子へ至る分配線の経路を、制御線間のスペース内で、屈曲させて変化させることができるので、配線のレイアウトの自由度を向上させることができる。
【０１５８】
本発明に係る上記信号分配回路または上記信号分配装置では、
(13)上記第１電極は櫛歯状に枝分かれした第１枝部を有し、
(14)上記第２電極は櫛歯状に枝分かれした第２枝部を有し、
(15)上記第１枝部と上記第２枝部とは、上記制御線に接続された上記ゲート電極、または上記ゲート電極を兼ねた上記制御線と重なりを持って、交互に配置されていることを特徴とする。
【０１５９】
本発明に係る上記信号分配装置では、上記信号分配回路は、上記信号分配装置を備えた表示装置の表示パネルを構成する基板上に、モノリシックに形成されていることを特徴とする。
【０１６０】
上記表示装置においては、信号分配回路を使用したことによって、ソースドライバの数を減らすことができる。その上で、表示パネルを構成する基板上に、信号分配回路をモノリシックに形成したので、ソースドライバに接続される表示パネルの上記入力端子の数を大幅に減らすことができる。よって、ソースドライバ数の低減によるコスト削減を図ることができ、また、製造工程の簡略化によるコスト削減および歩留まり向上を図ることができる。
【０１６１】
また、本発明に係る上記信号分配回路または上記信号分配装置では、上記スイッチング素子のチャネル層を、アモルファスシリコン、微結晶シリコン、アモルファスシリコンと微結晶シリコンとの積層体、または酸化物半導体によって形成したことを特徴とする。
【０１６２】
上記(13)〜(15)の構成により、スイッチング素子のチャネル幅を実質的に大きくすることができる。これにより、速いスイッチング速度を必要とする表示装置に好適となり、また、スイッチング素子の半導体層（チャネル層）の形成材料として、アモルファスシリコンのように、移動度が比較的小さい材料を用いる場合に、チャネル面積を大きくせずに、スイッチング素子のチャネル幅を大きくすることができる。
【０１６３】
さらに、アモルファスシリコンより移動度が大きい微結晶シリコン、アモルファスシリコンと微結晶シリコンとの積層体、または酸化物半導体を用いたスイッチング素子は、さらに速いスイッチング速度を必要とする表示装置に好適となる。
【０１６４】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１６５】
本発明は、前段の回路からの出力信号を、複数の分配線を介して後段の回路へ時分割して供給する信号分配装置に適用することができ、そのような信号分配装置を用いる表示装置等の電子機器に適用することができる。
【符号の説明】
【０１６６】
１  表示装置
３  信号分配装置
４  選択回路（信号分配回路）
５  供給線
５ａ，５ｂ，５ｃ  延伸部
５ｍ  第１屈曲部
５ｎ  第２屈曲部
５ｐ  制御線外屈曲部
６  分配線
６ａ，６ｂ  延伸部
６ｍ  第１屈曲部
６ｎ  第２屈曲部
６ｐ  制御線外屈曲部
１０  ゲート電極
１１  ドレイン電極（第１電極）
１２  ソース電極（第２電極）
１３，１３Ａ，１３Ｂ  制御線
１３ａ，１３ｃ  スリット
１３ｂ  格子縞部
１３ｄ  接続部
１５，１５Ａ  間隙部
２０  ガラス基板（基板）
５６  表示パネル
６１  寄生容量
Ｍｒ，Ｍｇ，Ｍｂ  ＴＦＴ（スイッチング素子）
Ｑin  入力端子
Ｑout  出力端子
Ｑｒ，Ｑｇ，Ｑｂ  出力端子
ＳＷｒ，ＳＷｇ，ＳＷｂ  選択信号
【図１】
2011118079.tif 000003
【図２】
2011118079.tif 000004
【図３】
2011118079.tif 000005
【図４】
2011118079.tif 000006
【図５】
2011118079.tif 000007
【図６】
2011118079.tif 000008
【図７】
2011118079.tif 000009
【図８】
2011118079.tif 000010
【図９】
2011118079.tif 000011
【図１０】
2011118079.tif 000012
【図１１】
2011118079.tif 000013
【図１２】
2011118079.tif 000014
【図１３】
2011118079.tif 000015
【図１４】
2011118079.tif 000016
【図１５】
2011118079.tif 000017
【図１６】
2011118079.tif 000018
【図１７】
2011118079.tif 000019
【図１８】
2011118079.tif 000020
【図１９】
2011118079.tif 000021
【図２０】
2011118079.tif 000022
【図２１】
2011118079.tif 000023
【図２２】
2011118079.tif 000024
【図２３】
2011118079.tif 000025
【図２４】
2011118079.tif 000026
【図２５】
2011118079.tif 000027
【手続補正書】
【提出日】平成24年7月31日(2012.7.31)
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号が入力される一つの入力端子と、該入力端子に接続されるとともに、各々が薄膜トランジスタからなる複数のスイッチング素子と、該スイッチング素子の各々に、上記入力端子に入力された入力信号を供給する供給線と、上記スイッチング素子を介して複数の出力端子に接続された複数の分配線とを備え、上記入力信号を、上記スイッチング素子の各々を介して上記複数の出力端子に分配する信号分配回路を複数備えた信号分配装置において、
上記スイッチング素子の各々は、ゲート電極と、上記入力端子に、上記供給線を介して接続された第１電極と、上記出力端子に、上記分配線を介して接続された第２電極とを備え、
上記複数の信号分配回路の各々は、上記スイッチング素子の各ゲート電極に接続されている複数の制御線、または各ゲート電極を兼ねた複数の制御線を備え、かつ上記制御線の各々には、上記各スイッチング素子のオンオフを切り換える選択信号が印加され、
上記供給線と、上記分配線の少なくとも１つとは、上記制御線の延伸方向に沿って延びる延伸部を有し、
上記延伸部が、上記制御線の延伸方向に沿った縁部と重なりを持たない位置に形成されており、
上記複数のスイッチング素子は、さらに、上記制御線の１本の延伸方向に沿って、当該１本の制御線上に配列され、
上記延伸方向に沿って配列されたスイッチング素子同士の間には間隙部が形成され、
上記１本の制御線には、少なくとも、上記間隙部において、上記延伸方向に沿って延びるスリットと、当該スリットを挟んで上記延伸方向に沿って延びる格子縞部とが形成され、
上記延伸部は、上記格子縞部の延伸方向に沿った縁部と重なりを持たない位置に形成されていること
を特徴とする信号分配装置。
【請求項２】
上記延伸部は、上記格子縞部上に配置されていること
を特徴とする請求項１に記載の信号分配装置。
【請求項３】
上記延伸部は、上記スリット上に配置されていること
を特徴とする請求項１に記載の信号分配装置。
【請求項４】
上記延伸部は、上記延伸方向と交差する方向であって、上記入力端子へ近づく方向に屈曲した第１屈曲部と、上記延伸方向と交差する方向であって、上記出力端子へ近づく方向に屈曲した第２屈曲部とを備えていること
を特徴とする請求項１から３のいずれか１項に記載の信号分配装置。
【請求項５】
隣り合う上記格子縞部の間に形成された上記スリットには、当該隣り合う上記格子縞部を部分的かつ電気的に接続する接続部が形成され、
上記供給線および上記分配線の少なくとも一方は、上記接続部に重ならないように、上記間隙部と交差して配線されていること
を特徴とする請求項１から４のいずれか１項に記載の信号分配装置。
【請求項６】
上記第１電極は櫛歯状に枝分かれした第１枝部を有し、
上記第２電極は櫛歯状に枝分かれした第２枝部を有し、
上記第１枝部と上記第２枝部とは、上記制御線に接続された上記ゲート電極、または上記ゲート電極を兼ねた上記制御線と重なりを持って、交互に配置されていること
を特徴とする請求項１から５のいずれか１項に記載の信号分配装置。
【請求項７】
上記信号分配回路は、上記信号分配装置を備えた表示装置の表示パネルを構成する基板上に、モノリシックに形成されていること
を特徴とする請求項１から６のいずれか１項に記載の信号分配装置。
【請求項８】
上記スイッチング素子のチャネル層を、アモルファスシリコン、微結晶シリコン、アモルファスシリコンと微結晶シリコンとの積層体、または酸化物半導体によって形成したことを特徴とする請求項１から７のいずれか１項に記載の信号分配装置。
【請求項９】
上記１つの入力端子と、上記複数の出力端子の１つとの間に、上記複数のスイッチング素子に含まれる一群のスイッチング素子が並列に接続され、
上記一群のスイッチング素子には、上記複数の制御線に含まれる一群の制御線が個別に１対１対応で設けられていること
を特徴とする請求項１に記載の信号分配装置。
【請求項１０】
請求項１から９のいずれか１項に記載の信号分配装置を備えていること
を特徴とする表示装置。
【国際調査報告】
2011118079.tif 000028
2011118079.tif 000029
2011118079.tif 000030
2011118079.tif 000031