(57)【要約】  固体撮像装置は、半導体基板３１に行列状に配置された複数の画素１１を備えている。画素１１の光電変換部１１１は、画素電極４６と透明電極４７との間に挟まれた光電変換膜４５を有している。増幅トランジスタ１１３は、ゲートが画素電極４６と接続され、リセットトランジスタ１１７は、ソースが画素電極４６と接続されている。リセットトランジスタ１１７のドレインに第１のリセット電圧を印加した後、リセットトランジスタ１１７をオン状態とするハードリセット動作と、リセットトランジスタ１１７のドレインに第１のリセット電圧よりもレベルが高い第２のリセット電圧を印加した後、リセットトランジスタ１１７のソースに容量を介して負方向のパルスを印加するソフトリセット動作とを行う。
2011058684.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像装置は、
半導体基板と、
前記半導体基板に行列状に配置された複数の画素と、
列ごとに形成された垂直信号線とを備え、
前記画素は、前記半導体基板の上に形成されたリセットトランジスタ、アドレストランジスタ及び増幅トランジスタと、光電変換部とを有し、
前記光電変換部は、前記半導体基板の上に形成された光電変換膜と、前記光電変換膜の前記基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、
前記増幅トランジスタは、ゲートが前記画素電極と接続され、
前記リセットトランジスタは、ソースが前記画素電極と接続され、
前記リセットトランジスタのドレインに第１のリセット電圧を印加した後、前記リセットトランジスタをオン状態とするハードリセット動作と、
前記リセットトランジスタのドレインに前記第１のリセット電圧よりもハイレベルの第２のリセット電圧を印加した後、前記リセットトランジスタのソースに容量を介して負方向のパルスを印加するソフトリセット動作とを行う。
【請求項２】
請求項１に記載の固体撮像装置において、
前記第１のリセット電圧は、０Ｖ又は０Ｖ近傍の正電圧であり、
前記リセットトランジスタをオフ状態とした後、前記ソフトリセット動作を行う。
【請求項３】
請求項１に記載の固体撮像装置において、
前記容量は、前記光電変換膜を容量膜として形成されている。
【請求項４】
請求項１に記載の固体撮像装置は、
列ごとに形成され、前記リセットトランジスタのドレインと接続されたリセットドレイン制御線と、
入力端子の一方が前記垂直信号線と接続され、出力端子がスイッチを介して前記リセットドレイン制御線と接続された差動増幅器とをさらに備えている。
【請求項５】
固体撮像装置は、
半導体基板と、
前記半導体基板に行列状に配置された複数の画素と、
列ごとに形成された垂直信号線と、
前記垂直信号線の電位を固定する垂直信号線固定スイッチとを備え、
前記画素は、前記半導体基板の上に形成された第１のフィードバックトランジスタと、第２のフィードバックトランジスタと、アドレストランジスタと、増幅トランジスタと、光電変換部と、フィードバック容量と、ゼロバイアス容量とを有し、
前記光電変換部は、前記半導体基板の上に形成された光電変換膜と、前記光電変換膜の前記基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、
前記増幅トランジスタは、ゲートが前記画素電極と接続され、ソースが前記垂直信号線と接続され、ドレインが前記アドレストランジスタのソースと接続され、
前記第２のフィードバックトランジスタは、ソースが前記画素電極と接続され、ドレインが前記第１のフィードバックトランジスタのソースと接続され、
前記第１のフィードバックトランジスタは、ドレインが前記アドレストランジスタのソースと接続され、
前記ゼロバイアス容量は、前記増幅トランジスタのゲートと接続され、
前記フィードバック容量は、前記第２のフィードバックトランジスタのソースとドレインとの間に接続されている。
【請求項６】
請求項５に記載の固体撮像装置は、
前記垂直信号線固定スイッチをオン状態として前記垂直信号線の電圧を固定し、前記ゼロバイアス容量にハイレベルの電圧を印加し、前記第１のフィードバックトランジスタ及び第２のフィードバックトランジスタをオン状態とし、前記アドレストランジスタを一旦オン状態とした後オフ状態に戻す第１のフィードバック動作と、
前記垂直信号線固定スイッチをオン状態として前記垂直信号線の電圧を固定し、前記ゼロバイアス容量にハイレベルの電圧を印加し、前記第１のフィードバックトランジスタをオン状態とし、前記第２のフィードバックトランジスタをオフ状態とし、前記アドレストランジスタを一旦オン状態とした後オフ状態に戻す第２のフィードバック動作と、
前記ゼロバイアス容量にローレベルの電圧を印加し、前記第１のフィードバックトランジスタ及び第２のフィードバックトランジスタをオフ状態とする蓄積動作とを有している。
【請求項７】
請求項５に記載の固体撮像装置において、
前記増幅トランジスタのゲート長は、前記第１のフィードバックトランジスタ、第２のフィードバックトランジスタ及びアドレストランジスタのゲート長よりも長い。
【請求項８】
固体撮像装置は、
半導体基板と、
前記半導体基板に行列状に配置された複数の画素と、
列ごとに形成された垂直信号線と、
前記垂直信号線の電位を固定する垂直信号線固定スイッチとを備え、
前記画素は、前記半導体基板の上に形成された第１のフィードバックトランジスタと、第２のフィードバックトランジスタと、アドレストランジスタと、増幅トランジスタと、光電変換部と、フィードバック容量と、ゼロバイアス容量とを有し、
前記光電変換部は、前記半導体基板の上に形成された光電変換膜と、前記光電変換膜の前記基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、
前記増幅トランジスタは、ゲートが前記画素電極と接続され、ソースが前記垂直信号線と接続され、ドレインが前記アドレストランジスタのソースと接続され、
前記第２のフィードバックトランジスタは、ソースが前記画素電極と接続され、ドレインが前記アドレストランジスタのソースと接続され、
前記第１のフィードバックトランジスタは、ソースが前記フィードバック容量を介して前記画素電極と接続され、ドレインが前記アドレストランジスタのソースと接続され、
前記ゼロバイアス容量は、前記増幅トランジスタのゲートと接続されている。
【請求項９】
請求項８に記載の固体撮像装置は、
前記垂直信号線固定スイッチをオン状態として前記垂直信号線の電圧を固定し、前記ゼロバイアス容量にハイレベルの電圧を印加し、前記第１のフィードバックトランジスタ及び第２のフィードバックトランジスタをオン状態とし、前記アドレストランジスタを一旦オン状態とした後オフ状態に戻す第１のフィードバック動作と、
前記垂直信号線固定スイッチをオン状態として前記垂直信号線の電圧を固定し、前記ゼロバイアス容量にハイレベルの電圧を印加し、前記第１のフィードバックトランジスタをオン状態とし、前記第２のフィードバックトランジスタをオフ状態とし、前記アドレストランジスタを一旦オン状態とした後オフ状態に戻す第２のフィードバック動作と、
前記ゼロバイアス容量にローレベルの電圧を印加し、前記第１のフィードバックトランジスタ及び第２のフィードバックトランジスタをオフ状態とする蓄積動作とを有している。
【請求項１０】
請求項８に記載の固体撮像装置において、
前記増幅トランジスタのゲート長は、前記第１のフィードバックトランジスタ、第２のフィードバックトランジスタ及びアドレストランジスタのゲート長よりも長い。
【請求項１１】
固体撮像装置は、
半導体基板と、
前記半導体基板に行列状に配置された複数の画素と、
列ごとに形成された垂直信号線と、
列ごとに形成されたリセットドレイン制御線と、
前記垂直信号線の電位を固定する垂直信号線固定スイッチと、
入力端子の一方が前記垂直信号線と接続され、出力端子がスイッチを介して前記リセットドレイン制御線と接続された差動増幅器とを備え、
前記画素は、前記半導体基板の上に形成されたフィードバックトランジスタと、リセットトランジスタと、アドレストランジスタと、増幅トランジスタと、光電変換部と、フィードバック容量と、ゼロバイアス容量とを有し、
前記光電変換部は、前記半導体基板の上に形成された光電変換膜と、前記光電変換膜の前記基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、
前記増幅トランジスタは、ゲートが前記画素電極と接続され、ソースが前記垂直信号線と接続され、ドレインが前記アドレストランジスタのソースと接続され、
前記フィードバックトランジスタは、ソースが前記フィードバック容量を介して前記画素電極と接続され、ドレインが前記アドレストランジスタのソースと接続され、
前記リセットトランジスタは、ソースが前記画素電極と接続され、ドレインが前記リセットドレイン制御線と接続され、
前記ゼロバイアス容量は、前記増幅トランジスタのゲートと接続されている。
【請求項１２】
請求項１１に記載の固体撮像装置は、
前記リセットドレイン制御線にリセット電圧を印加して、前記リセットトランジスタをオン状態とするリセット動作と、
前記垂直信号線固定スイッチをオン状態として前記垂直信号線の電圧を固定し、前記ゼロバイアス容量にハイレベルの電圧を印加し、前記フィードバックトランジスタをオン状態とし、前記アドレストランジスタを一旦オン状態とした後オフ状態に戻すフィードバック動作と、
前記ゼロバイアス容量にローレベルの電圧を印加し、前記フィードバックトランジスタをオフ状態とする蓄積動作とを有している。
【請求項１３】
請求項１１に記載の固体撮像装置において、
前記増幅トランジスタのゲート長は、前記フィードバックトランジスタ、リセットトランジスタ及びアドレストランジスタのゲート長よりも長い。
【請求項１４】
固体撮像装置は、
半導体基板と、
前記半導体基板に行列状に配置された複数の画素と、
列ごとに形成された垂直信号線と、
帰還手段とを備え、
前記画素は、前記半導体基板の上に形成された信号電荷のリセット機能を有するリセットトランジスタ、アドレストランジスタ及び増幅トランジスタと、光電変換部とを有し、
前記光電変換部は、前記半導体基板の上に形成された光電変換膜と、前記光電変換膜の前記基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、
前記増幅トランジスタは、ゲートが前記画素電極と接続され、
前記リセットトランジスタは、ソースが前記画素電極と接続され、
前記帰還手段は、前記リセットトランジスタのドレインと接続され、前記増幅トランジスタの入力に対し反転した電圧出力をフィードバックする。
【請求項１５】
請求項１４に記載の固体撮像装置において、
前記帰還手段は、前記画素ごとに設けられている。
【請求項１６】
請求項１４に記載の固体撮像装置において、
前記帰還手段は、前記垂直信号線に対応して列ごとに設けられている。
【請求項１７】
請求項１４に記載の固体撮像装置において、
前記帰還手段が動作する場合における前記増幅トランジスタの入力は、直流レベルで０Ｖ近傍の正電圧である。
【請求項１８】
請求項１６に記載の固体撮像装置は、
前記画素電極と容量結合したゼロバイアス容量をさらに備えている。
【請求項１９】
請求項１に記載の固体撮像装置は、
グローバルリセットとローリングリセットとを切り換える機能を有している。
【請求項２０】
請求項１９に記載の固体撮像装置を備えたカメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置に関し、特に積層型の固体撮像装置に関する。
【背景技術】
【０００２】
近年、結晶シリコンからなる半導体基板の内部にフォトダイオードが設けられ、ＣＣＤ（Charge Coupled Device）又はＭＯＳ（Metal Oxide Semiconductor）を走査回路とするＣＣＤ型又はＭＯＳ型の固体撮像装置の画素は急速に微細化されている。２０００年頃には３μｍであった画素サイズは、２００７年には２μｍ以下となった。２０１０年には画素サイズが１．４μｍの固体撮像装置が実用化される予定であり、このペースで画素サイズの微細化が進むと、数年以内に１μｍ以下の画素サイズを実現できると期待される。【０００３】
しかし、１μｍ以下の画素サイズを実現するためには結晶シリコンの光吸収係数が小さいことにより生じる第１の課題と、取り扱い信号量に関する第２の課題とを解決する必要があることを本願発明者は見出した。第１の課題について詳細に述べると、結晶シリコンの光吸収係数は光の波長に依存する。固体撮像装置の感度を決める波長５５０ｎｍ近傍の緑色の光をほぼ完全に吸収し光電変換するには約３．５μの厚さの結晶シリコンが必要である。従って、半導体基板の内部に形成するフォトダイオードの深さを３．５μ程度とする必要がある。平面的な画素サイズを１μｍとした場合には、深さが３．５μ程度のフォトダイオードを形成することは非常に困難である、仮に深さが３．５μｍ程度のフォトダイオードを形成できたとしても斜めに入射する光が隣接する画素のフォトダイオードに入射するという問題が発生するおそれが高い。斜めに入射する光が隣接する画素のフォトダイオードに入射すると、混色（クロストーク）が生じ、カラーの固体撮像素子においては大きな問題である。混色を防ぐためにフォトダイオードをこれより浅く形成すると緑の光吸収効率が劣化しイメージセンサの感度が劣化する。画素の微細化では画素サイズが小さくなるので１つの画素の感度が低下するため、これに加えて光吸収効率が低下することは致命的である。【０００４】
第２の課題について詳細を述べると、取り扱い信号量は、一般的な固体撮像装置に用いられているフォトダイオード構造である埋め込みフォトダイオードの飽和電荷量により決まる。埋め込みフォトダイオードは、内部に蓄積された信号電荷をほぼ完全に隣接する電荷検出部に転送できる（完全転送）という長所がある。このため、電荷転送に関わる雑音がほとんど発生せず、埋め込みフォトダイオードは広く固体撮像装置に採用されている。しかし、完全転送を実現するためにフォトダイオードの単位面積あたりの容量を大きくできない。このため画素を微細化すると飽和電荷の減少が問題となる。コンパクトデジカメにおいては、一画素あたり１００００電子の飽和電子数が必要であったが、画素サイズが１．４μ程度となると飽和電子数は５０００電子程度が限界となる。現在は、デジタル信号処理技術による雑音抑圧処理等により画像を作製することにより、飽和電子数の減少に対応しているが、自然な再生画像を得ることは困難である。さらに、高級な一眼レフカメラの場合には、一画素あたり３００００電子程度の飽和電子数が必要であると言われている。【０００５】
なお、結晶シリコン基板を用いたＭＯＳ型イメージセンサにおいて、基板を薄く削ることにより画素回路が形成された表面側ではなく裏面側から光を入射させる構造が検討されている。しかし、画素回路を構成する配線等により入射する光が妨げられることを回避できるだけであり、第１の課題及び第２の課題を解決することはできない。【０００６】
これら、２つの課題を解決するために有望な技術として、積層型の固体撮像装置があげられる（例えば、特許文献１を参照。）。積層型の固体撮像装置は、画素回路が形成された半導体基板の上に絶縁膜を介して光電変換膜が形成された構成を有している。このため、光電変換膜にアモルファスシリコン等の光吸収係数が大きい材料を用いることが可能となる。例えば、アモルファスシリコンの場合、波長５５０ｎｍの緑色の光は、０．４ｎｍ程度の厚さでほとんど吸収することができる。【０００７】
また埋め込みフォトダイオードを用いないため、光電変換部の容量を大きくすることが可能であり、飽和電荷を大きくすることができる。さらに、電荷を完全転送しないため付加容量を積極的に付加することも可能であり、微細化された画素においても十分な大きさの容量が実現でき、第２の課題も解決できる。ダイナミックランダムアクセスメモリにおけるスタックセルのような構造とすることも可能である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開昭５８−０５００３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の積層型の固体撮像装置は、ランダム雑音が大きいという問題及び暗電流が大きいという問題を有している。従来の積層型の固体撮像装置は、信号電荷をリセットするときに雑音が発生する。雑音が発生した状態において次の信号電荷が加算されるためにリセット雑音が重畳された信号電荷を読み出す。このため、ランダム雑音が大きくなる。【００１０】
また、従来の積層型の固体撮像装置は、光電変換膜が半導体基板の表面と間隔をおいて形成されており、光電変換膜と半導体表面を電気的に結合する必要がある。このため、埋め込みフォトダイオードにおいては問題とならなかった暗電流の値が大きくなる。【００１１】
信号をリセットする際にリセットトランジスタの強反転動作と弱反転動作とを組み合わせることにより、雑音を１／√２に抑圧する方法が知られている。しかし、固体撮像装置の微細化が進むと、このような方法では雑音を抑圧することが困難となる。また、信号をリセットする際にフィードバックをかけることによりランダム雑音を抑圧する方法も提案されている。しかし、一般には行列状に配列された画素のうち一列分のみをフィードバックし雑音を抑圧することを繰り返すローリングリセットが採用されている。行列状に配置された画素を同時に雑音を抑圧しながらリセットするグローバルリセットも可能ではあるが、消費電力が非常に大きく現実的ではない。具体的な数値を示すと、雑音を抑圧してリセットする場合には１画素あたり５μＡ程度の電流を流す必要がある。１０００×１０００画素の固体撮像装置の場合、ローリングリセットを行う場合には、１列分の１０００画素に同時に電流を流すことになるため５ｍＡ程度の電流が必要となるが、この程度の電流を流すことは十分可能である。しかし、１０００×１０００画素の固体撮像装置の全画素を同時にグローバルリセットするためには、５Ａの電流が必要となり、現実的ではない。【００１２】
しかし、コンパクト型のデジタルカメラに固体撮像装置を用いるためには、グローバルリセットが必須となる。一眼レフ型のデジタルカメラにおいてはメカニカルシャッタを開くことにより入射光の取り込みを開始し、メカニカルシャッタを閉じることにより入射光の取り込みを終了する。このため、グローバルリセットは必須ではない。一方、コンパクト型のデジタルカメラにおいては電子シャッタすなわちグローバルリセットを行うことにより入射光の取り込みを開始し、メカニカルシャッタを閉じることにより入射光の取り込みを終了する。このため、コンパクト型のデジタルカメラにおいては、グローバルリセットは必須となる。【００１３】
本開示は、前記の問題を解決し、グローバルリセットが可能で且つ雑音及び暗電流が小さい積層型の固体撮像装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１４】
前記の目的を達成するため、本開示は固体撮像装置を、ハードリセットとソフトリセットとを組み合わせると共に、ソフトリセットの際にはリセットトランジスタの電位を一旦接地電位よりもローレベルとする構成とする。【００１５】
具体的に、第１の固体撮像装置は、半導体基板と、半導体基板に行列状に配置された複数の画素と、列ごとに形成された垂直信号線とを備え、画素は、半導体基板の上に形成されたリセットトランジスタ、アドレストランジスタ及び増幅トランジスタと、光電変換部とを有し、光電変換部は、半導体基板の上に形成された光電変換膜と、光電変換膜の基板側の面に形成された画素電極と、光電変換膜の画素電極と反対側の面に形成された透明電極とを有し、増幅トランジスタは、ゲートが画素電極と接続され、リセットトランジスタは、ソースが画素電極と接続され、リセットトランジスタのドレインに第１のリセット電圧を印加した後、リセットトランジスタをオン状態とするハードリセット動作と、リセットトランジスタのドレインに第１のリセット電圧よりもハイレベルの第２のリセット電圧を印加した後、リセットトランジスタのソースに容量を介して負方向のパルスを印加するソフトリセット動作とを行う。【００１６】
第１の固体撮像装置は、リセットトランジスタのドレインに第１のリセット電圧よりもハイレベルの高い第２のリセット電圧を印加した後、リセットトランジスタのソースに容量を介して負方向のパルスを印加するソフトリセット動作とを行う。このため、画素が微細化されている場合においても、雑音をハードリセットだけの場合の１／√２に抑制することができる。【００１７】
第１の固体撮像装置は、第１のリセット電圧が０Ｖ又は０Ｖ近傍の正電圧であり、リセットトランジスタをオフ状態とした後、ソフトリセット動作を行う構成とすればよい。このような構成とすれば、リセットトランジスタのソースは０Ｖ以下のマイナス電圧となり、ソース内部の電子は半導体基板内部に放出される。【００１８】
第１の固体撮像装置において、容量は、光電変換膜を容量膜として形成されていてもよい。【００１９】
第１の固体撮像装置は、列ごとに形成され、リセットトランジスタのドレインと接続されたリセットドレイン制御線と、入力端子の一方が垂直信号線と接続され、出力端子がスイッチを介してリセットドレイン制御線と接続された差動増幅器とをさらに備えていてもよい。このような構成とすることにより、グローバルリセット動作とローリングリセット動作とを切り換えることが容易にできる。【００２０】
第２の固体撮像装置は、半導体基板と、半導体基板に行列状に配置された複数の画素と、列ごとに形成された垂直信号線と、垂直信号線の電位を固定する垂直信号線固定スイッチとを備え、画素は、半導体基板の上に形成された第１のフィードバックトランジスタと、第２のフィードバックトランジスタと、アドレストランジスタと、増幅トランジスタと、光電変換部と、フィードバック容量と、ゼロバイアス容量とを有し、光電変換部は、半導体基板の上に形成された光電変換膜と、光電変換膜の基板側の面に形成された画素電極と、光電変換膜の画素電極と反対側の面に形成された透明電極とを有し、増幅トランジスタは、ゲートが画素電極と接続され、ソースが垂直信号線と接続され、ドレインがアドレストランジスタのソースと接続され、第２のフィードバックトランジスタは、ソースが画素電極と接続され、ドレインが第１のフィードバックトランジスタのソースと接続され、第１のフィードバックトランジスタは、ドレインがアドレストランジスタのソースと接続され、ゼロバイアス容量は、増幅トランジスタのゲートと接続され、フィードバック容量は、第２のフィードバックトランジスタのソースとドレインとの間に接続されている。【００２１】
第２の固体撮像装置は、第１のフィードバックトランジスタ及び第２のフィードバックトランジスタを有している。このため、第１のフィードバックトランジスタ及び第２のフィードバックトランジスタがオン状態において行う第１のフィードバック動作の際に生じる大きな雑音を、第２のフィードバックトランジスタを行う第２のフィードバック動作により、フィードバック容量に起因する小さな雑音に変換することができる。【００２２】
第３の固体撮像装置は、半導体基板と、半導体基板に行列状に配置された複数の画素と、列ごとに形成された垂直信号線と、垂直信号線の電位を固定する垂直信号線固定スイッチとを備え、画素は、半導体基板の上に形成された第１のフィードバックトランジスタ、第２のフィードバックトランジスタ、アドレストランジスタ及び増幅トランジスタと、光電変換部と、ゼロバイアス容量と、フィードバック容量とを有し、光電変換部は、半導体基板の上に形成された光電変換膜と、光電変換膜の基板側の面に形成された画素電極と、光電変換膜の画素電極と反対側の面に形成された透明電極とを有し、増幅トランジスタは、ゲートが画素電極と接続され、ソースが垂直信号線と接続され、ドレインがアドレストランジスタのソースと接続され、第２のフィードバックトランジスタは、ソースが画素電極と接続され、ドレインがアドレストランジスタのソースと接続され、第１のフィードバックトランジスタは、ソースがフィードバック容量を介して画素電極と接続され、ドレインがアドレストランジスタのソースと接続され、ゼロバイアス容量は、増幅トランジスタのゲートと接続されている。【００２３】
第３の固体撮像装置は、第１のフィードバックトランジスタ及び第２のフィードバックトランジスタを有している。このため、第１のフィードバックトランジスタ及び第２のフィードバックトランジスタがオン状態において行う第１のフィードバック動作の際に生じる大きな雑音を、第２のフィードバックトランジスタを行う第２のフィードバック動作により、フィードバック容量に起因する小さな雑音に変換することができる。【００２４】
第２及び第３の固体撮像装置は、垂直信号線固定スイッチをオン状態として垂直信号線の電圧を固定し、ゼロバイアス容量にハイレベルの電圧を印加し、第１のフィードバックトランジスタ及び第２のフィードバックトランジスタをオン状態とし、アドレストランジスタを一旦オン状態とした後オフ状態に戻す第１のフィードバック動作と、垂直信号線固定スイッチをオン状態として垂直信号線の電圧を固定し、ゼロバイアス容量にハイレベルの電圧を印加し、第１のフィードバックトランジスタをオン状態とし、第２のフィードバックトランジスタをオフ状態とし、アドレストランジスタを一旦オン状態とした後オフ状態に戻す第２のフィードバック動作と、ゼロバイアス容量にローレベルの電圧を印加し、第１のフィードバックトランジスタ及び第２のフィードバックトランジスタをオフ状態とする蓄積動作とを有している構成とすればよい。【００２５】
第２及び第３の固体撮像装置において、増幅トランジスタのゲート長は、第１のフィードバックトランジスタ、第２のフィードバックトランジスタ及びアドレストランジスタのゲート長よりも長くすればよい。【００２６】
第４の固体撮像装置は、半導体基板と、半導体基板に行列状に配置された複数の画素と、列ごとに形成された垂直信号線と、列ごとに形成されたリセットドレイン制御線と、垂直信号線の電位を固定する垂直信号線固定スイッチと、入力端子の一方が垂直信号線と接続され、出力端子がスイッチを介してリセットドレイン制御線と接続された差動増幅器とを備え、画素は、半導体基板の上に形成されたフィードバックトランジスタ、リセットトランジスタ、アドレストランジスタ及び増幅トランジスタと、光電変換部と、ゼロバイアス容量と、フィードバック容量とを有し、光電変換部は、半導体基板の上に形成された光電変換膜と、光電変換膜の基板側の面に形成された画素電極と、光電変換膜の画素電極と反対側の面に形成された透明電極とを有し、増幅トランジスタは、ゲートが画素電極と接続され、ソースが垂直信号線と接続され、ドレインがアドレストランジスタのソースと接続され、フィードバックトランジスタは、ソースがフィードバック容量を介して画素電極と接続され、ドレインがアドレストランジスタのソースと接続され、リセットトランジスタは、ソースが画素電極と接続され、ドレインがリセットドレイン制御線と接続され、ゼロバイアス容量は、増幅トランジスタのゲートと接続されている。【００２７】
第４の固体撮像装置は、リセットトランジスタ及びフィードバックトランジスタを有している。このため、リセット動作の際に生じる大きな雑音を、フィードバック動作により、フィードバック容量に起因する小さな雑音に変換することができる。また、ローリングリセット動作を行うことも可能となる。【００２８】
第４の固体撮像装置は、リセットドレイン制御線にリセット電圧を印加して、リセットトランジスタをオン状態とするリセット動作と、垂直信号線固定スイッチをオン状態として垂直信号線の電圧を固定し、ゼロバイアス容量にハイレベルの電圧を印加し、フィードバックトランジスタをオン状態とし、アドレストランジスタを一旦オン状態とした後オフ状態に戻すフィードバック動作と、ゼロバイアス容量にローレベルの電圧を印加し、フィードバックトランジスタをオフ状態とする蓄積動作とを有している構成とすればよい。【００２９】
第４の固体撮像装置において、増幅トランジスタのゲート長は、フィードバックトランジスタ、リセットトランジスタ及びアドレストランジスタのゲート長よりも長いことが好ましい。【００３０】
第５の固体撮像装置は、半導体基板と、半導体基板に行列状に配置された複数の画素と、列ごとに形成された垂直信号線と、帰還手段とを備え、画素は、半導体基板の上に形成された信号電荷のリセット機能を有するリセットトランジスタ、アドレストランジスタ及び増幅トランジスタと、光電変換部とを有し、光電変換部は、半導体基板の上に形成された光電変換膜と、光電変換膜の基板側の面に形成された画素電極と、光電変換膜の画素電極と反対側の面に形成された透明電極とを有し、増幅トランジスタは、ゲートが画素電極と接続され、リセットトランジスタは、ソースが画素電極と接続され、帰還手段は、リセットトランジスタのドレインと接続され、増幅トランジスタの入力に対して反転した電圧出力をフィードバックする。【００３１】
第５の固体撮像装置は、増幅トランジスタの入力に対して反転した電圧出力をリセットトランジスタのドレインにフィードバックする。従って、負帰還によりノイズを低減することができる。【００３２】
第５の固体撮像装置において、帰還手段は、画素ごとに設けられていてもよく、垂直信号線に対応して列ごとに設けられていてもよい。【００３３】
第５の固体撮像装置において、帰還手段が動作する場合における増幅トランジスタの入力は、直流レベルで０Ｖ近傍の正電圧であればよい。【００３４】
第５の固体撮像装置は、画素電極と容量結合し、画素電極の電圧を０Ｖ近傍の正電圧に設定するゼロバイアス容量をさらに備えていてもよい。【００３５】
第１〜第５の固体撮像装置は、グローバルリセットとローリングリセットとを切り換える機能を有していることが好ましい。【００３６】
本開示に係るカメラシステムは、本開示の固体撮像装置を備えている。
【発明の効果】
【００３７】
本開示に係る固体撮像装置によれば、グローバルリセットが可能で且つ雑音及び暗電流が小さい積層型の固体撮像装置を実現できる。
【図面の簡単な説明】
【００３８】
【図１】第１の実施形態に係る固体撮像装置を示す回路図である。
【図２】第１の実施形態に係る固体撮像装置の１画素を示す断面図である。
【図３】図２のIII−III線に沿った部分における電位の状態を示す図である。
【図４】（ａ）は一般的なリセットトランジスタ付近の回路構成を示す回路図であり、（ｂ）〜（ｆ）は一般的なリセット動作の際のリセットトランジスタ付近の電位の状態を示す図である。
【図５】弱反転状態のトランジスタにおける電圧−電流特性を示す図である。
【図６】（ａ）は第１の実施形態に係るリセットトランジスタ付近の回路構成を示す回路図であり、（ｂ）〜（ｇ）は第１の実施形態に係るリセット動作の際のリセットトランジスタ付近の電位の状態を示す図である。
【図７】第１の実施形態におけるバイポーラ動作を説明するためのリセットトランジスタの断面図である。
【図８】第１の実施形態に係るカメラの構成を示す図である。
【図９】第１の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。
【図１０】第１の実施形態に係る固体撮像装置の変形例における駆動タイミングを示すタイミングチャートである。
【図１１】第１の実施形態の一変形例に係る固体撮像装置を示す回路図である。
【図１２】第２の実施形態に係る固体撮像装置を示す回路図である。
【図１３】（ａ）及び（ｂ）は弱反転動作の際のトランジスタの状態を示し、（ａ）は回路図であり、（ｂ）は電位の状態を示す図である。
【図１４】（ａ）及び（ｂ）は弱反転フィードバック動作の際のトランジスタの状態を示し、（ａ）は回路図であり、（ｂ）は電位の状態を示す図である。
【図１５】（ａ）及び（ｂ）は容量挿入弱反転フィードバック動作の際のトランジスタの状態を示し、（ａ）は回路図であり、（ｂ）は電位の状態を示す図である。
【図１６】第２の実施形態に係る固体撮像装置における駆動タイミングを示すタイミングチャートである。
【図１７】第２の実施形態の一変形例に係る固体撮像装置の１画素を示す回路図である。
【図１８】第３の実施形態に係る固体撮像装置を示す回路図である。
【発明を実施するための形態】
【００３９】
（第１の実施形態）
図１は本実施形態に係る固体撮像装置の回路構成を示している。図１に示すように、行列状に配置された複数の画素１１と、画素１１に種々のタイミング信号を供給する垂直走査部１３と、画素１１の信号を順次水平出力１４２へ読み出す水平信号読み出し部１５とを備えている。図１においては画素１１は２行２列分だけを記載しているが、行数及び列数は任意に設定してよい。
【００４０】
画素１１は、光電変換部１１１と、ゲートが光電変換部１１１と接続された増幅トランジスタ１１３と、ソースが光電変換部１１１と接続されたリセットトランジスタ１１７と、ドレインが増幅トランジスタ１１３のソースと接続されたアドレストランジスタ１１５とを有している。光電変換部１１１は、増幅トランジスタ１１３のゲート及びリセットトランジスタ１１７のソースと、光電変換部制御線１３１との間に接続されている。アドレストランジスタ１１５のソースは対応する垂直信号線１４１と接続されている。アドレストランジスタ１１５のゲートは、アドレス制御線１２１を介して垂直走査部１３と接続されている。リセットトランジスタ１１７のドレインはリセットドレイン制御線１３３と接続され、ゲートはリセット制御線１２３を介して垂直走査部１３と接続されている。リセットトランジスタ１１７のソースと、バイポーラ動作制御線１２５との間には、リセット制御容量１１９が接続されている。バイポーラ動作制御線１２５は垂直走査部１３と接続されている。
【００４１】
垂直信号線１４１は、列ごとに設けられ、カラム信号処理部２１を介して水平信号読み出し部１５と接続されている。カラム信号処理部２１は、相関２重サンプリングに代表される雑音抑圧信号処理及びアナログデジタル変換等を行う。また、垂直信号線１４１には、負荷部２３が接続されている。アドレス制御線１２１、リセット制御線１２３及びバイポーラ動作制御線１２５は行ごとに設けられている。光電変換部制御線１３１及びリセットドレイン制御線１３３は、全画素に共通となっている。
【００４２】
本実施形態の固体撮像装置は積層型の固体撮像装置であり、各画素１１は次のような構成を有している。図２は、本実施形態の固体撮像装置における画素１１の断面構成を示している。図２に示すようにシリコンからなる半導体基板３１に増幅トランジスタ、アドレストランジスタ及びリセットトランジスタが形成されている。増幅トランジスタは、ゲート電極４１と、ドレインである拡散層５１及びソースである拡散層５２とを有している。アドレストランジスタ１１５はゲート電極４２と、ドレインである拡散層５２及びソースである拡散層５３とを有している。増幅トランジスタのソースとアドレストランジスタのドレインとは、共通の拡散層である。リセットトランジスタは、ゲート電極４３と、ソースである拡散層５４及びドレインである拡散層５５とを有している。拡散層５１と拡散層５４とは素子分離領域３３により分離されている。
【００４３】
半導体基板３１の上には、各トランジスタを覆うように絶縁膜３５が形成されている。絶縁膜３５の上には光電変換部１１１が形成されている。光電変換部１１１は、アモルファスシリコン等からなる光電変換膜４５と光電変換膜４５の下面に形成された画素電極４６と、光電変換膜４５の上面に形成された透明電極４７とを有している。画素電極４６は、コンタクト３６を介して増幅トランジスタ１１３のゲート電極４１及びリセットトランジスタ１１７のソースである拡散層５４と接続されている。画素電極４６と接続された拡散層５４は蓄積ダイオードとして機能する。
【００４４】
次に、本実施形態の固体撮像装置の動作について説明する。なお、以下においては、増幅トランジスタ１１３、アドレストランジスタ１１５及びリセットトランジスタ１１７がｐ型の半導体基板に形成され、ｎ型の拡散層を有するｎチャネル型のトランジスタであるとして説明を行う。従って、ハイレベルの電圧という場合には基準となる電圧よりも電位が高い電圧を意味し、ローレベルの電圧又は信号という場合には基準となる電圧よりも電位が低いことを意味する。但し、増幅トランジスタ１１３、アドレストランジスタ１１５及びリセットトランジスタ１１７をｐチャネル型のトランジスタとすることも可能である。この場合には以下の説明における電圧の正負が反転するため、ハイレベルの電圧又は信号という場合には基準となる電圧よりも電位が低いことを意味し、ローレベルの電圧又は信号という場合には基準となる電圧よりも電位が高いことを意味する。
【００４５】
図３は、図２のIII−III線に沿った電位を示している。まず、信号がない状態においては、蓄積ダイオードである拡散層５４の電位は、ほぼ０Ｖであり若干の逆バイアスが印加されている。逆バイアスが熱雑音によって生じる２５ｍＶ程度である場合には蓄積ダイオードの電荷の一部が基板側に抜けてしまうおそれがある。このため、信号電荷を蓄積する期間に印加する逆バイアスは、約０．１Ｖ以上とすることが好ましい。蓄積ダイオードの電位を０Ｖ近傍とすることにより、蓄積ダイオードと半導体基板３１との間に流れる逆方向リーク電流（暗電流）を小さくすることができる。一方、透明電極４７には正電圧が印加されている。透明電極４７の上部から入射した光は透明電極４７を通過して光電変換膜４５に入射し、ここで電子正孔対に変換される。変換された電子正孔対のうちの電子は透明電極４７側に移送され透明電極４７と接続された電源（図示せず）に流れる。正孔は拡散層５４側に移送されここに蓄積される。このため、拡散層５４の電位は＋方向に変化し、拡散層５４と半導体基板３１との間に電圧が加わる。これにより、拡散層５４と半導体基板３１との間に逆方向リーク電流（暗電流）が流れ雑音となる。しかし、信号がある状態では雑音は目立たないので問題とならない。
【００４６】
拡散層５４に蓄積された正孔により＋側に変化した電圧は増幅トランジスタ１１３のゲート電極４１に伝達され、増幅トランジスタ１１３により増幅された信号はアドレストランジスタ１１５を介して垂直信号線１４１に出力される。
【００４７】
次に拡散層５４に蓄積された信号をリセットするが、リセットの際に大きな雑音が発生する。まず、通常のハードリセットとソフトリセットの組み合わせによるリセット動作について説明する。
【００４８】
図４（ａ）はリセットトランジスタの周辺の回路構成を示し、図４（ｂ）〜（ｆ）は（ａ）の回路に対応した位置の電位をリセット動作のステップごとに示している。図４（ｂ）〜（ｆ）において、斜線で示した部分は電子が存在していることを示している。図４（ａ）に示すようにリセットトランジスタのソースＳには信号蓄積容量Ｃが接続されている。
【００４９】
まず、図４（ｂ）に示すように、リセットトランジスタのドレインＤに第１のリセット電圧Ｖｒ１を印加する。この際のリセットトランジスタのゲートＧはオフ状態であり、信号蓄積容量には信号電荷が蓄積されているため、信号電圧Ｖｓを示している。次に、図４（ｃ）に示すようにリセットトランジスタのゲートＧをオン状態として、ソースＳの電圧を第１のリセット電圧Ｖｒ１にリセットする。これにより、信号電荷の一部をドレインＤに排出する。この一連の動作がハードリセットである。
【００５０】
ハードリセットを行った後、ゲートＧを再びオフ状態とする。この際にソースＳ及び信号蓄積容量にはリセット雑音が残留する。これはゲートＧをオン状態とした際のチャネルの熱雑音がゲートＧをオフ状態とした際に固定化され残留することによる。残留する雑音は、信号蓄積容量の容量値をＣとすると電荷領域においては√ｋＴＣという値となり、電圧領域で√（ｋＴ／Ｃ）という値となる。なお、ｋはボルツマン定数、Ｔは絶対温度を表している。
【００５１】
次に、図４（ｄ）に示すようにドレインＤに第２のリセット電圧Ｖｒ２を印加する。続いて、図４（ｅ）に示すようにゲートＧのチャネル電位Ｖｃが第１のリセット電圧Ｖｒ１と第２のリセット電圧Ｖｒ２との間となるようにしてゲートＧをオン状態とすると、信号蓄積容量に残留している信号電荷が排出される。この際にゲートＧのチャネルは弱反転状態である。この一連の動作がソフトリセットである。ソフトリセット後にソースＳの電位はチャネル電位Ｖｃの近傍の値をとる。しかし、図４（ｆ）に示すようにソースＳの電位は時間とともに徐々に上昇する。この際にソースＳ及び信号蓄積容量に発生する雑音は、電荷領域においては√（ｋＴＣ／２）という値となり、電圧領域においては√（ｋＴ／２Ｃ）という値となる。ハードリセットのみの場合と比べて√（１／２）に雑音が抑圧される。ハードリセットを行わずソフトリセットだけを行った場合には、容量性残像という現象が発生するため、ハードリセットとソフトリセットとの組み合わせが必要となる。
【００５２】
以上の通常のハードリセットとソフトリセットとの組み合わせによる雑音の低減は、トランジスタのゲート長が十分に長い場合には有効である。しかし、トランジスタが微細化されゲート長が短くなると次のような問題が生じる。図５はトランジスタの弱反転領域における電圧電流特性を示している。横軸はソース電圧Ｖｓ、縦軸はドレイン電流Ｉｄである。
【００５３】
図５において破線で示すように、ゲート長が十分長いトランジスタにおいてはドレイン電流Ｉｄは、ｅｘｐ（−ｑＶｓ／ｋＴ）（ｑは、電荷量である。）に比例する。このようなトランジスタを用いた場合におけるソフトリセットの雑音は電荷領域では√（ｋＴＣ／２）となり、電圧領域で√（ｋＴ／２Ｃ）となる。
【００５４】
一方、図５において実線で示すように微細化されたトランジスタにおいてはショートチャネル効果によりドレイン電流Ｉｄは、ｅｘｐ（−ｑＶｓ／ｎｋＴ）（ｎは、正の数である。）となる。この場合におけるソフトリセットの雑音は電荷領域では√（ｎｋＴＣ／２）となり、電圧領域では√（ｎｋＴ／２Ｃ）となる。ｎが２を超える場合もありそのときはソフトリセットにおける雑音がハードリセットよりも大きくなる。弱反転電流が拡散電流のみである場合にはｎが１となるが、チャネル長が短くなりドリフト電流が大きくなるとｎは２に近づく。ショートチャネル効果によりチャネル電位がソース電圧により変調を受け始めるとｎはさらに大きくなり２を越える。このように、微細化されたトランジスタを用いた微細な画素においてはソフトリセットによる雑音低減効果を期待できない。
【００５５】
本実施形態の場合には、以下のような動作を行うことにより画素に微細化されたトランジスタを用いた場合にも、雑音を低減できる。
【００５６】
図６（ａ）は本実施形態におけるリセットトランジスタ１１７の周辺の回路構成を示し、図６（ｂ）〜（ｇ）は回路に対応した位置の電位をリセット動作のステップごとに示している。図６（ａ）に示すように、本実施形態の固体撮像装置はリセットトランジスタ１１７のソースＳに、信号蓄積容量Ｃ１とリセット制御容量Ｃ２とが接続されている。リセット制御容量Ｃ２の容量値は、信号蓄積容量Ｃ１の容量値よりも十分に小さいことが好ましい。また、リセット制御容量Ｃ２は、画素電極４６と透明電極４７とに挟まれた光電変換膜４５を容量素子として用いればよい。また、別途容量素子を形成してもよい。
【００５７】
まず、図６（ｂ）に示すように、リセットトランジスタのドレインＤに第１のリセット電圧Ｖｒ１を印加する。本実施形態のリセット動作においては、Ｖｒ１を０Ｖ又はその近傍の値とする。この際に、信号蓄積容量Ｃ１には正の信号が蓄積されている。
【００５８】
次に、図６（ｃ）に示すようにリセットトランジスタのゲートＧをオン状態として、リセットトランジスタのソースＳを０Ｖ近傍にハードリセットする。
【００５９】
次に、図６（ｄ）に示すようにゲートＧをオフ状態として、ドレインＤに第２のリセット電圧Ｖｒ２を印加する。
【００６０】
次に、図６（ｅ）に示すようにリセット制御容量Ｃ２に負パルスを印加することにより、ソースＳの電位を負の電圧Ｖｓ１に誘導する。ソースＳの電位は、図６（ｆ）に示すように０Ｖに戻ろうとする。
【００６１】
この後、リセット制御容量Ｃ２の負パルスを元に戻すと、図６（ｇ）に示すようにリセットトランジスタのソースＳは０Ｖよりも少し高い正電位Ｖｓ２にバイアスされる。この状態を信号電荷の蓄積を開始するリセット状態とする。
【００６２】
図６（ｆ）において、ソースＳの電位が０Ｖに戻ろうとする理由は以下のように説明できる。図７はリセットトランジスタ１１７の断面構成を示している。本実施形態においては、半導体基板３１はｐ型であり、ソースであるｎ型の拡散層５４が負電圧になると順バイアス状態となるため、ソースの電子が半導体基板３１内部に放出される。ゲート電極４３の下にはチャネルがないため、電子はここを通過できない。放出された電子の一部は半導体基板３１の深部において正孔と再結合し、残りはドレインである拡散層５５に移送される。以上のようなメカニズムによりリセットトランジスタのソースの電位は０Ｖに戻ろうとする。
【００６３】
本実施形態において示したリセット動作を行うと、雑音は電荷領域ではほぼ完全に√（ｋＴＣ／２）となり、電圧領域ではほぼ完全に√（ｋＴ／２Ｃ）となるため、ハードリセットの雑音の１／√２に抑圧される。電子が基板に放出される動作はバイポーラ動作である。このため、放出された少数キャリアの電子の周りに多数キャリアの正孔が集まり局所的に電気的に中性化される。従って、電子は拡散により流れ、トランジスタのショートチャネル効果のような現象も生じない。
【００６４】
次に、本実施形態の固体撮像装置をメカニカルシャッタを用いた撮像システムに組み込んだ場合の動作を説明する。図８は本実施形態の固体撮像装置を組み込んだ撮像システムの構成を示している。図８に示すように、入射光６１はレンズ６３を通り固体撮像装置６５に集光される。メカニカルシャッタ６７は入射光６１を通過させるか遮光するかを制御する。メカニカルシャッタの開閉はメカニカルシャッタ制御線６９に印加される信号により制御される。固体撮像装置において変換された電気信号は信号処理チップ７１において加工処理されメモリ７３に蓄積される。
【００６５】
図９は、撮像システムの動作タイミングを示している。図９において各信号線について行又は列を区別する必要がある場合には、行又は列を示す添え字を付けて表す。例えば１２１（ｎ）はｎ行目のアドレス制御線を意味する。
【００６６】
まず、メカニカルシャッタ制御線６９がハイレベルの状態でありメカニカルシャッタが開いた状態であり、リセットドレイン制御線１３３が０Ｖ近傍のローレベルの状態とする。タイミングｔ１において、各行のリセット制御線１２３をハイレベルの状態とし、リセットトランジスタ１１７をオン状態とすることにより光電変換部１１１が接続された増幅トランジスタ１１３のゲートをリセットする。次に、リセットドレイン制御線１３３をハイレベルの状態とした後、タイミングｔ２において、バイポーラ動作制御線１２５に小振幅の負方向のパルスを印加し、リセットトランジスタ１１７のソースを負電位に誘導する。これにより、電子を半導体基板内に放出させることにより、すべての画素１１をリセットする。
【００６７】
続いて、入射光の光電変換と蓄積を行い、メカニカルシャッタ制御線６９をローレベルの状態としてメカニカルシャッタを閉じた後、第１行のアドレス制御線１２１（１）をハイレベルの状態とし、第１行の増幅トランジスタ１１３の出力信号を読み出し、タイミングｔ３において信号を図１に示したカラム信号処理部２１に取り込む。次に、タイミングｔ４においてリセットドレイン制御線１３３をローレベルの状態とし、第１行のリセット制御線１２３（１）をハイレベルの状態として、第１行のリセットトランジスタ１１７をオン状態とする。これにより、光電変換部１１１が接続された増幅トランジスタ１１３のゲートをリセットする。次に、リセットドレイン制御線１３３をハイレベルの状態とした後、タイミングｔ５において第１行のバイポーラ動作制御線１２５（１）に小振幅の負方向のパルスを印加し、リセットトランジスタ１１７のソースを負電位に誘導する。これにより電子を半導体基板内に放出させ、第１行の画素１１をリセットする。次に、タイミングｔ６において第１行の増幅トランジスタ１１３の出力をカラム信号処理部２１に取り込む。タイミングｔ３においてカラム信号処理部２１に取り込んだ信号との差分を演算する等の信号処理を行った後、水平出力１４２から第１行の信号８１を読み出す。第２行以降も同様な動作を繰り返して順次信号を読み出す。このようにしてグローバルリセットを行った場合の静止画信号を読み出す。全入射光を信号にするシャッタ時間８５はバイポーラ動作制御線１２５に印加した小振幅の負パルスの立ち上がり時刻からメカニカルシャッタを閉じた時刻までの間となる。
【００６８】
図１には、リセット制御容量１１９とバイポーラ動作制御線１２５を備えた構成を示した。しかし、独立したリセット制御容量素子を設ける代わりに、光電変換部１１１の容量をリセット制御容量として用いることも可能である。この場合には、図１０に示すような動作を行えばよい。図１０に示すように、バイポーラ動作制御線に負方向の小振幅パルスを印加する代わりに、光電変換部制御線１３１に同様の負方向の小振幅パルスを印加すればよい。光電変換部制御線１３１は行ごとに分離していないので全画素に同時にパルスが印加される。なお、光電変換部制御線１３１に印加する負方向の小振幅パルスは、負電圧のパルスを意味するものではない。光電変換部制御線１３１には正電圧が印加されており、負の方向に小電圧のパルスを印加する。
（第１の実施形態の一変形例）
第１の実施形態においては、グローバルリセットを行う固体撮像装置について説明した。近年、デジタルカメラにおいて動画撮影を行うことが求められており、グローバルリセットだけでなくローリングリセットを求められる場合がある。
【００６９】
図１１は、グローバルリセットとローリングリセットとを切り換えることが可能な固体撮像装置の回路構成を示している。図１１において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００７０】
図１１に示すように、本変形例の固体撮像装置は、増幅トランジスタ１１３の入力に対し反転した電圧出力をリセットトランジスタ１１７のドレインにフィードバックする帰還手段が列ごとに設けられている。具体的には、−側の入力端子が垂直信号線１４１と接続された差動増幅器２５が接続されている。差動増幅器２５の出力はフィードバックスイッチ２６を介してリセットドレイン制御線１３３と接続されている。リセットドレイン制御線はリセットドレイン接続スイッチ２７により列ごとに独立させることができる。フィードバックスイッチ２６をオフ状態とし、リセットドレイン接続スイッチ２７をオン状態とすれば、第１の実施形態の固体撮像装置と同じ動作によりグローバルリセットを行うことができる。一方、フィードバックスイッチ２６をオン状態とし、リセットドレイン接続スイッチ２７をオフ状態とすれば、雑音抑圧動作を行いローリングリセットを行うことが可能となる。ローリングリセットの際にもリセットドレイン線は０Ｖ近傍で動作することが望ましいため、差動増幅器２５には正負両電源を供給することが望ましい。なお、フィードバックスイッチ２６を設ける代わりに、垂直信号線１４１と電源とを垂直信号線固定スイッチを介して接続してもよい。この場合には、垂直信号線固定スイッチをオン状態として垂直信号線の電位を固定すれば、差動増幅器２５を介してリセットドレイン制御線１３３に一定電圧を与えることができる。
【００７１】
（第２の実施形態）
図１２は第２の実施形態に係る固体撮像装置の回路構成を示している。図１２において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。本実施形態の固体撮像装置は、リセットトランジスタに代えて、第１のフィードバックトランジスタ２１１及び第２のフィードバックトランジスタ２１２が光電変換部１１１とアドレストランジスタ１１５との間に直列に接続されている。また、増幅トランジスタ１１３のソースは垂直信号線１４１と接続され、ドレインはアドレストランジスタ１１５のソースと接続されている。第１のフィードバックトランジスタ２１１は、ゲートが第１のフィードバック制御線２２１と接続され、ソースが第２のフィードバックトランジスタ２１２のドレインと接続され、ドレンがアドレストランジスタ１１５のソースと接続されている。第２のフィードバックトランジスタ２１２は、ゲートが第２のフィードバック制御線２２２と接続され、ソースが光電変換部１１１と接続されている。第２のフィードバックトランジスタ２１２のソースとドレインとの間にはフィードバック容量２１５が接続され、第２のフィードバックトランジスタ２１２のソースとゼロバイアス制御線２２５との間にはゼロバイアス容量２１６が接続されている。また、垂直信号線１４１には垂直信号線１４１の電圧を一定電圧に固定する垂直信号線固定スイッチ２８が接続されている。
【００７２】
次に、本実施形態の固体撮像装置の動作原理について図面を参照して説明する。図１３（ａ）はソースＳに容量Ｃが接続され、ドレインＤにバイアス電圧Ｖｄが印加され、ゲートＧの電圧が固定されたトランジスタを示し、（ｂ）は各部の電位を示している。ソースＳはフローティング状態であるため、ドレインＤに電子が流れるとその電位は徐々に高くなる。ゲートＧの下側に形成されたチャネルの電位とソースの電位とが同程度となると弱反転電流と呼ばれる電子の熱拡散により電流が流れる。この場合における雑音は電荷領域では√（ｋＴＣ／２）である。これは、ソースから電子１個が飛び出すと、ソースの電位がｑ／Ｃだけ上昇することにより、次に飛び出す電子の確率がｅｘｐ（ｑ2／ｋＴＣ）倍小さくなることに起因している。
【００７３】
図１４（ａ）はソースＳにバイアス電圧Ｖｓが印加され、ドレインＤ及びゲートＧが容量Ｃと接続されたトランジスタを示し、（ｂ）は各部の電位を示している。この場合にはソースＳからドレインＤに電子流れ込むことにより、ドレインＤの電位が低下するとゲートＧの電圧も低下するためソースＳからの電子の流入は徐々に小さくなる。この場合における雑音は、電子１個が飛び出すと、次に電子の飛び出す確率がｅｘｐ（ｑ2／ｋＴＣ）倍小さくなるので、√（ｋＴＣ／２）となる。
【００７４】
図１５（ａ）は、ソースＳにバイアス電圧Ｖｓが印加され、ゲートＧに容量Ｃｐが接続され、ゲートＧ及びドレインＤが容量Ｃと接続され、ドレインＤとゲートＧと間に微小な容量Ｃ０が挿入されたトランジスタを示し、（ｂ）は各部の電位を示している。ゲートＧに接続された容量Ｃｐは、光電変換膜の容量をイメージしている。Ｃ０がＣ及びＣｐと比べ十分に小さい場合には、ソースＳから１個の電子が飛び出すと、次に電子が飛び出す確立はｅｘｐ（ｑ2／ｋＴＣ・（Ｃ０／Ｃｐ））分小さくなる。これにより、ドレインＤにおける雑音は√（ｋＴＣ・Ｃｐ／２Ｃ０）となり増加する。しかしゲートＧにおける雑音は√（ｋＴＣ・Ｃ０／２Ｃｐ）となり減少する。ＣとＣｐとがほぼ同等である場合には、雑音は√（ｋＴＣ０／２）となり、微小な容量Ｃ０により小さな雑音に変換される。
【００７５】
このように、容量値が小さいフィードバック容量を用いることにより、容量の変換による雑音の抑圧が可能となる。しかし、トランジスタのショートチャネル効果により雑音を抑圧する効果は小さくなるおそれがある。フィードバックに用いるトランジスタは後述するように画素１１の増幅トランジスタに対応する。従って増幅トランジスタのゲート長をできるだけ長くすれば、ショートチャネル効果を抑え、雑音の抑圧を効率よく行うことが可能となる。増幅トランジスタ以外のトランジスタをできるだけ小さくし、増幅トランジスタのゲート長を長くすればよい。
【００７６】
ここでフィードバックについて簡単に説明する。ソースからドレインに電子が飛び出すと、ドレインの電圧が低下する。ドレインの電圧が低下する度合いはゲートの電圧が高い程大きい。従って、ゲートの電圧に対してドレインの電圧は反転した電圧となる。ゲートの電圧に対して反転したドレインの電圧をゲートに返すことにより、負帰還（ネガティブフィードバック）をかけることができる。
【００７７】
図１２に示す固体撮像装置において、垂直信号線固定スイッチ２８をオン状態として、増幅トランジスタ１１３のソースの電圧を固定する。この状態において、第１のフィードバックトランジスタ２１１と第２のフィードバックトランジスタ２１２をオン状態とし、アドレストランジスタ１１５を一旦オン状態とした後再びオフ状態とする。この際に、図１４において示したようにゲート及びドレインと接続された大きい容量に起因する大きな雑音がゲート及びドレインに残留する。次に、第２のフィードバックトランジスタ２１２をオフ状態とし、アドレストランジスタ１１５を一旦オン状態とした後再びオフ状態とする。これにより、図１５に示したようにゲート及びドレインに残留する雑音は十分に小さいフィードバック容量２１５に起因する雑音√（ｋＴＣ０／２）となる。
【００７８】
このように、フィードバックトランジスタは信号電荷のリセットを行うリセットトランジスタとしての機能も果たす。つまり、本実施形態の固体撮像装置は、画素ごとに増幅トランジスタの入力を反転した電圧をリセットトランジスタに帰還する帰還手段を有している固体撮像装置であるとみなすことができる。
【００７９】
以上のような動作を行う場合には、図１２に示したように増幅トランジスタ１１３をエンハンスメント型とする必要がある。このため光電変換部１１１と接続した拡散層の電圧は必ずある値の正電圧になり、０Ｖ近傍にすることができない。従って、フィードバック動作時及び信号読み出し時には正の電圧にし、信号を蓄積する際には０Ｖ近傍の電圧にするためにゼロバイアス容量２１６を設けている。
【００８０】
図１６は、本実施形態の固体撮像装置の動作タイミングを示している。まずメカニカルシャッタ制御線６９がハイレベルの状態でありシャッタが開いた状態であり、垂直信号線固定スイッチ２８がオン状態であり、ゼロバイアス制御線２２５がハイレベルの状態とする。タイミングｔ１において、第１のフィードバック制御線２２１及び第２のフィードバック制御線２２２をハイレベルの状態として、全ての画素１１において第１のフィードバックトランジスタ２１１及び第２のフィードバックトランジスタ２１２をすべてオン状態とする。続いて、アドレス制御線１２１を一旦オン状態とした後、タイミングｔ２において再びオフ状態として第１のフィードバックを行う。次に、第２のフィードバック制御線２２２をローレベルの状態とした後、再びアドレス制御線１２１を一旦オン状態とした後、タイミングｔ３において再びオフ状態とし第２のフィードバックを行う。次に、第１のフィードバック制御線２２１をローレベルの状態とすることによりフィードバック動作が終了する。一連の動作により雑音が低減されたリセット状態を実現でき、第１のフィードバック制御線２２１をローレベルの状態としたタイミングから信号の蓄積が開始される。信号蓄積期間にはゼロバイアス制御線２２５はローレベルの状態とし、信号蓄積部の電圧を下げる。
【００８１】
次に、メカニカルシャッタ制御線６９をローレベルの状態としてメカニカルシャッタを閉じた後、第１行のゼロバイアス制御線２２５（１）及び第１行のアドレス制御線１２１（１）をハイレベルの状態とし、第１行の増幅トランジスタ１１３からの出力信号をタイミングｔ４においてカラム信号処理部２１に取り込む。次に、垂直信号線固定スイッチ２８をオン状態とする。また、タイミングｔ５において、第１行について第１のフィードバック動作を行い、タイミングｔ６において第２のフィードバック動作を行う。次に、第１行のアドレス制御線１２１（１）を再びハイレベルの状態とし、第１行の増幅トランジスタ１１３の出力をタイミングｔ７においてカラム信号処理部２１に取り込む。タイミングｔ４において取り込んだ信号との差分をとる等の信号処理を行った後、水平信号読み出し部１５から第１行の信号８１を読み出す。第２行以降についても同様の動作を繰り返し信号を読み出す。このようにしてグローバルリセットを行った場合の静止画信号を読み出す。信号の蓄積時間となるシャッタ時間８５は第１のフィードバック制御線２２１をローレベルの状態としたタイミングからメカニカルシャッタを閉じたタイミングまでの間である。
【００８２】
（第２の実施形態の一変形例）
図１７は、第２の実施形態の一変形例に係る固体撮像装置の画素１１の回路構成を示している。図１７に示すように、本変形例の固体撮像装置は、第２のフィードバックトランジスタ２１２のドレインが増幅トランジスタ１１３のドレインと接続され、フィードバック容量２１５が第２のフィードバックトランジスタ２１２のソースと第１のフィードバックトランジスタ２１１のソースとの間に接続されている。このような構成としても、第２の実施形態の固体撮像装置と同様の動作を行うことが可能である。
【００８３】
（第３の実施形態）
図１８は、第３の実施形態に係る固体撮像装置の回路構成を示している。図１８において図１２と同一の構成要素には同一の符号を附すことにより説明を省略する。本実施形態の固体撮像装置は、第２の実施形態及びその変形例において示したゼロバイアス容量を用いて雑音を抑圧する構成の固体撮像装置に、第１の実施形態の一変形例において示したローリングリセット動作を可能とする構成を付加した構成である。このため、増幅トランジスタ１１３の入力に対し反転した電圧出力をリセットトランジスタ１１７のドレインにフィードバックする帰還手段が列ごとに設けられている。具体的には、増幅トランジスタ１１３のゲートとリセットドレイン制御線１３３との間にリセットトランジスタ１１７が接続され、リセットトランジスタ１１７のゲートはリセット制御線１２３と接続されている。リセットドレイン制御線１３３には、−側の入力端子が垂直信号線１４１と接続された差動増幅器２５の出力端子が、フィードバックスイッチ２６を介して接続されている。リセットドレイン制御線はリセットドレイン接続スイッチ２７により列ごとに独立させることができる。垂直信号線１４１には垂直信号線１４１の電圧を一定電圧に固定する垂直信号線固定スイッチ２８が接続されている。リセットトランジスタ１１７を設けたことにより、第２のフィードバックトランジスタは不要となる。
【００８４】
グローバルリセットの動作をする場合は、リセットドレイン接続スイッチ２７をオン状態とし、フィードバックスイッチ２６をオフ状態とする。この状態において、全ての画素１１をリセットトランジスタ１１７によりリセットする。この後、垂直信号線固定スイッチ２８をオン状態として、第２の実施形態及びその変形例と同様にして第１のフィードバックトランジスタ２１１を用いてフィードバック動作を行い雑音抑圧を行う。なお、リセットドレイン制御線１３３を０Ｖ近傍で動作させる場合には、ゼロバイアス容量２１６は不要である。
【００８５】
ローリングリセットを行う場合は、フィードバックスイッチ２６をオン状態とし、リセットドレイン接続スイッチ２７及び垂直信号線固定スイッチ２８をオフ状態とする。アドレストランジスタ１１５が増幅トランジスタ１１３と電源線との間に挿入されているが、アドレストランジスタ１１５が垂直信号線１４１と増幅トランジスタ１１３との間に挿入されている場合と同様に動作させることができる。
【００８６】
各実施形態及び変形例に係る固体撮像装置は、積層型の固体撮像装置において信号電荷をリセットするときに生じる雑音を抑制することができる。また、大電流を流す必要がなく、グローバルリセットを行うことが可能となる。
【００８７】
また、各実施形態において、光電変換素子、転送トランジスタ、フローティングディフュージョン、リセットトランジスタ及び増幅トランジスタが各画素にそれぞれ設けられている、いわゆる１画素１セル構造の例を示した。しかし、画素内に複数の光電変換素子を含み、さらにフローティングディフュージョン、リセットトランジスタ及び増幅トランジスタのいずれか又はすべてを画素内において共有する、いわゆる多画素１セル構造としてもよい。
【産業上の利用可能性】
【００８８】
本開示に係る固体撮像装置は、グローバルリセットが可能で且つ雑音及び暗電流が小さい積層型の固体撮像装置を実現でき、特に小型の画像ピックアップ装置等として有用である。
【符号の説明】
【００８９】
１１        画素
１３        垂直走査部
１５        水平信号読み出し部
２１        カラム信号処理部
２３        負荷部
２５        差動増幅器
２６        フィードバックスイッチ
２７        リセットドレイン接続スイッチ
２８        垂直信号線固定スイッチ
３１        半導体基板
３３        素子分離領域
３５        絶縁膜
３６        コンタクト
４１        ゲート電極
４２        ゲート電極
４３        ゲート電極
４５        光電変換膜
４６        画素電極
４７        透明電極
５１        拡散層
５２        拡散層
５３        拡散層
５４        拡散層
５５        拡散層
６１        入射光
６３        レンズ
６５        固体撮像装置
６７        メカニカルシャッタ
６９        メカニカルシャッタ制御線
７１        信号処理チップ
７３        メモリ
８１        信号
８５        シャッタ時間
１１１      光電変換部
１１３      増幅トランジスタ
１１５      アドレストランジスタ
１１７      リセットトランジスタ
１１９      リセット制御容量
１２１      アドレス制御線
１２３      リセット制御線
１２５      バイポーラ動作制御線
１３１      光電変換部制御線
１３３      リセットドレイン制御線
１４１      垂直信号線
１４２      水平出力
２１１      第１のフィードバックトランジスタ
２１２      第２のフィードバックトランジスタ
２１５      フィードバック容量
２１６      ゼロバイアス容量
２２１      第１のフィードバック制御線
２２２      第２のフィードバック制御線
２２５      ゼロバイアス制御線
【図１】
2011058684.tif 000003
【図２】
2011058684.tif 000004
【図３】
2011058684.tif 000005
【図４】
2011058684.tif 000006
【図５】
2011058684.tif 000007
【図６】
2011058684.tif 000008
【図７】
2011058684.tif 000009
【図８】
2011058684.tif 000010
【図９】
2011058684.tif 000011
【図１０】
2011058684.tif 000012
【図１１】
2011058684.tif 000013
【図１２】
2011058684.tif 000014
【図１３】
2011058684.tif 000015
【図１４】
2011058684.tif 000016
【図１５】
2011058684.tif 000017
【図１６】
2011058684.tif 000018
【図１７】
2011058684.tif 000019
【図１８】
2011058684.tif 000020
【国際調査報告】
2011058684.tif 000021
2011058684.tif 000022