(57)【要約】  マルチフィンガー型のレイアウト構造で、優れた特性を実現するための構造を有する半導体装置を提供する。半導体基板と、半導体基板に形成された素子領域と、素子領域を囲む素子分離領域と、素子領域上に互いに平行に配置され、且つ互いに電気的に接続された複数の第１のゲート電極と、素子領域上に複数の第１のゲート電極に平行に配置され、且つ互いに電気的に接続された複数の第２のゲート電極と、を備え、第１のゲート電極は、第２のゲート電極に挟まれて配置され、第１のゲート電極のゲート幅が第２のゲート電極のゲート幅よりも短く、第１のゲート電極には、第２のゲート電極よりも高い直流バイアス電圧が印加されることを特徴とする半導体装置。
2011039792.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された素子領域と、
前記素子領域を囲む素子分離領域と、
前記素子領域上に互いに平行に配置され、且つ互いに電気的に接続された複数の第１のゲート電極と、
前記素子領域上に前記複数の第１のゲート電極に平行に配置され、且つ互いに電気的に接続された複数の第２のゲート電極と、を備え、
前記第１のゲート電極は、前記第２のゲート電極に挟まれて配置され、
前記第１のゲート電極のゲート幅が前記第２のゲート電極のゲート幅よりも短く、
前記第１のゲート電極には、前記第２のゲート電極よりも高い直流バイアス電圧が印加されることを特徴とする半導体装置。
【請求項２】
隣りあう２本の前記第１のゲート電極について、前記第１のゲート電極と前記素子領域の交差する領域を、前記第１のゲート電極の伸長方向に対し垂直に平行移動させた場合に、少なくとも一部に重ならない領域があるよう前記第１のゲート電極が配置されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
隣りあう２本の前記第１のゲート電極について、前記第１のゲート電極と前記素子領域の交差する領域を、前記第１のゲート電極に伸長方向に対し垂直に平行移動させた場合に、重なる領域がないよう前記第１のゲート電極が配置されていることを特徴とする請求項２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、無線通信の分野において、直交周波数分割多重（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎａｌ  Ｍｕｌｔｉｐｌｅｘｉｎｇ，以下ＯＦＤＭと称する）方式と呼ばれる変調方式が多く採用されている。ＯＦＤＭ方式では、従来の方式と比較してより大きな情報量を送受できるのに加え、マルチパスなどによる影響を受けにくいという特徴がある。【０００３】
ＯＦＤＭ方式により変調された信号は、平均電力に対するピーク時の電力（Ｐｅａｋ−ｔｏ−Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ：ＰＡＰＲ）が大きいという特徴がある。変調された信号を電磁波としてアンテナから放出するためには、変調信号を電気的に増幅する必要がある。特に、ＯＦＤＭ方式のように、ＰＡＰＲが大きい場合、増幅器による入出力の線形性と高い電力効率の実現が困難となる。非特許文献１には、この問題を解決するために、Ａ級動作する増幅器とＢ級動作する増幅器を並列接続する増幅回路が開示されている。【０００４】
一方、携帯無線端末には低価格化が求められており、送信部の高周波電力増幅器にもＣＭＯＳトランジスタを適用する方法が提案されている。ＣＭＯＳトランジスタは定格電圧が低いことから、大きな出力電流を得るためには、同一基板上に複数のＭＯＳトランジスタを配置し、これらのトランジスタを並列接続する必要がある。【０００５】
特に、同じ素子領域に複数のゲート電極を配置するレイアウトは、マルチフィンガー型のレイアウト構造と呼ばれている。このマルチフィンガー型のレイアウト構造では、互いに平行に配置され、且つ互いに電気的に接続された複数のゲート電極が同一の素子領域上に配置されている（特許文献１参照）。【０００６】
また、特許文献２には、異なる増幅器のトランジスタのゲート電極を同一の素子領域上に配置するマルチフィンガー型のレイアウト構造の電力増幅器が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−６０６１６号公報
【特許文献２】米国特許第７３００７７号明細書
【非特許文献】
【０００８】
【非特許文献１】Ｙ．Ｄｉｎｇ  ｅｔ  ａｌ．“Ａ  Ｈｉｇｈ−Ｅｆｆｉｃｉｅｎｃｙ  ＣＭＯＳ  ＋２２−ｄＢｍ  Ｌｉｎｅａｒ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ”，ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．４０，Ｎｏ．９．（２００５），ｐｐ．１８９５−１９００
【発明の概要】
【発明が解決しようとする課題】
【０００９】
もっとも、マルチフィンガー型のレイアウト構造で、優れた特性を実現するための構造が提案されているとは言えない。【００１０】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、マルチフィンガー型のレイアウト構造で、優れた特性を実現するための構造を有する半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一態様の半導体装置は、半導体基板と、前記半導体基板に形成された素子領域と、前記素子領域を囲む素子分離領域と、前記素子領域上に互いに平行に配置され、且つ互いに電気的に接続された複数の第１のゲート電極と、前記素子領域上に前記複数の第１のゲート電極に平行に配置され、且つ互いに電気的に接続された複数の第２のゲート電極と、を備え、前記第１のゲート電極は、前記第２のゲート電極に挟まれて配置され、前記第１のゲート電極のゲート幅が前記第２のゲート電極のゲート幅よりも短く、前記第１のゲート電極には、前記第２のゲート電極よりも高い直流バイアス電圧が印加されることを特徴とすることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、マルチフィンガー型のレイアウト構造で、優れた特性を実現するための構造を有する半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施の形態の半導体装置の構成を模式的に示した図である。
【図２】第１の実施の形態の半導体装置の回路構成を示す図である。
【図３】図２の回路の出力特性を示す図である。
【図４】図２の増幅回路をＯＦＤＭ変調信号に適用する場合の作用の説明図である。
【図５】Ａ級増幅器とＢ級増幅器の特性の比較図である。
【図６】マルチフィンガー型のレイアウト構造を有する半導体装置の異常特性を説明する図である。
【図７】第２の実施の形態の半導体装置の構成を模式的に示した図である。
【図８】第３の実施の形態の半導体装置の構成を模式的に示した図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００１５】
（第１の実施の形態）
本実施の形態の半導体装置は、半導体基板と、半導体基板に形成された素子領域と、素子領域を囲む素子分離領域と、素子領域上に互いに平行に配置され、且つ互いに電気的に接続された複数の第１のゲート電極と、素子領域上に複数の第１のゲート電極に平行に配置され、且つ互いに電気的に接続された複数の第２のゲート電極と、を備えている。そして、第１のゲート電極は、第２のゲート電極に挟まれて配置されている。また、第１のゲート電極のゲート幅が第２のゲート電極のゲート幅よりも短い。また、第１のゲート電極には、第２のゲート電極よりも高い直流バイアス電圧が印加される構成となっている。
【００１６】
図１は、本実施の形態の半導体装置の構成を模式的に示した図である。図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。
【００１７】
本実施の形態の半導体装置は、高周波電力増幅器である。この高周波電力増幅器は、例えば携帯型無線端末の送信部に用いられる。
【００１８】
本実施の形態の構成によれば、２つの特性の異なる増幅器に用いるトランジスタを同一素子領域上に一体化して配置することで、コンパクトな高周波電力増幅器が実現できる。それとともに、熱源の分布を均質化することで、装置内に高温部が生ずることを抑制し、安定動作可能な高周波電力増幅器が実現できる。さらに、マルチフィンガー型のレイアウト構造に固有の不安定動作について対策することにより、安定動作可能な高周波電力増幅器が実現できる。
【００１９】
図１に示すように、例えばシリコンの半導体基板１１には素子領域１２が形成されている。そして、素子領域１２は絶縁膜で形成された素子分離領域１３で囲まれている。
【００２０】
また、素子領域１２上には、ゲート絶縁膜（図示せず）を介して、５本の第１のゲート電極３１と、１２本の第２のゲート電極４１とが形成されている。これらのゲート電極３１、４１は、隣接する素子分離領域１３上にも一部延長されている。
【００２１】
複数の第１のゲート電極３１は、互いに平行に配置されている。また、第１の共通電極３２を介して互いに電気的に接続されている。複数の第２のゲート電極４１は、互いに平行に、また、複数の第１のゲート電極３１に平行に配置されている。そして、第１のゲート電極３１のそれぞれは、第２のゲート電極４１の間に挟まれて配置されている。また、複数の第２のゲート電極４１は、第２の共通電極４２を介して互いに電気的に接続されている。
【００２２】
素子領域１２の表面部分には、ソース／ドレイン用の拡散層５１が形成されている。そして、隣接する拡散層５１の間がチャネル領域となる。このように、本実施の形態の半導体装置は、マルチフィンガー型のレイアウト構造を有している。
【００２３】
複数の第１のゲート電極３１と複数の第２のゲート電極４１の伸長方向（チャネル長方向に直交する方向）の長さは、それぞれ等しくなっている。また、複数の第１のゲート電極３１と複数の第２のゲート電極４１のゲート長（チャネル長方向の距離）も、それぞれ等しくなっている。また、複数の第１のゲート電極３１と複数の第２のゲート電極４１を合わせると、合計１７本のゲート電極が同一のピッチで互いに平行になるよう配置されている。
【００２４】
このような、周期的なゲート電極配置とすることで、フォトリソグラフィ工程やエッチング工程において、精密な微細加工を高精度で行うことができる。したがって、ゲート寸法のばらつきを抑制することができ、優れた特性を有する半導体装置を得ることが可能である。
【００２５】
そして、第１のゲート電極３１のゲート幅（チャネル幅方向の距離：図１中のＷ１）が、第２のゲート電極４１のゲート幅（図１中のＷ２）よりも短くなっている。ここで、ゲート幅とは、トランジスタのチャネル幅に相当する長さを意味する。言い換えれば、ゲート電極３１、４１と素子領域１２の交差する領域の、ゲート電極３１、４１の伸長方向の距離を意味する。
【００２６】
また、本実施の形態の半導体装置は、第１のゲート電極３１に第２のゲート電極４１よりも高い直流バイアス電圧が印加されるように構成されている。  
【００２７】
図２は、本実施の形態の半導体装置の回路構成を示す図である。この回路は、それぞれ入力側と出力側が共通接続された二つの増幅回路の並列接続により構成されている。二つの増幅回路のうち、一つはＡ級動作をする増幅器（以下、Ａ級増幅器）であり、他方はＢ級動作をする増幅器（以下、Ｂ級増幅器）である。
【００２８】
これら二つの増幅器には同じ変調信号が入力される。そして、それぞれの増幅器の出力信号を合成して、負荷に供給する。負荷は無線回路の場合、例えばアンテナである。
【００２９】
ここで、図１における第１のゲート電極３１がＡ級増幅器に用いるトランジスタのゲート電極に相当し、第２のゲート電極４１がＢ級増幅器に用いるトランジスタのゲート電極に相当する。
【００３０】
図３は、図２の回路の出力特性を示す図である。Ａ級増幅器とＢ級増幅器を並列接続し、それぞれの増幅器に用いるトランジスタを適当なパラメータで設計した場合、その合成出力としては図３に実線で示すような特性が得られることが知られている。
【００３１】
入力信号の電力が小さい場合、出力信号の電力は、ほぼＡ級増幅器に等しい。すなわち、入力信号に比例した出力信号が得られ、入力信号と出力信号の間の線形性は良い。したがって、Ｂ級増幅器だけで構成した場合と比較して線形性が良くなる。
【００３２】
一方、入力信号の電力が大きくなるとＡ級増幅器の出力が次第に飽和してくるが、代わってＢ級増幅器の出力が大きくなるため合成出力としてはＡ級増幅器だけで構成した場合と比較して、より大きな出力が得られる。  
【００３３】
図４は、図２の増幅回路をＯＦＤＭ変調信号に適用する場合の作用の説明図である。図４には、ＯＦＤＭ方式により変調された信号の波形の一例を示している。ＯＦＤＭ変調信号の特徴は、上述したようにピーク電流と平均電力の比率であるＰＡＰＲが大きいことである。これは、ほとんどの使用時間では電力増幅器が低電力信号を扱うことを意味している。
【００３４】
図２の増幅回路では、図４に示すように、入力信号が低電力であるとき、Ａ級増幅器が動作して線形増幅をおこなう。一方、ＯＦＤＭ変調信号の場合、時々ではあるが、高電力信号が入力される。高電力信号が入力されると、Ａ級増幅器は飽和してしまうが、代わってＢ級増幅器が作動するため、より高い電圧まで信号を増幅することができる。
【００３５】
図５は、Ａ級増幅器とＢ級増幅器の特性の比較図である。図５の上図は、異なるゲート電圧での、ドレイン電流−ドレイン電圧特性（Ｉｄ−Ｖｄ特性）を示す。また、Ａ級増幅器とＢ級増幅器それぞれの負荷線と動作点を示している。
【００３６】
Ａ級増幅器では、常にゲート電極に一定の直流バイアス電圧を印加し、ソース−ドレイン間に一定の直流バイアス電流を流す必要がある。このため、入出力間の線形性は良いが、定常的に電力が消費されるため電力効率が低い。一方、Ｂ級増幅器では、ほぼバイアス電流がゼロであるため、定常的な消費電力は低く電力効率が良いものの、良好な線形性は得られない。
【００３７】
上述のように、図１における第１のゲート電極３１がＡ級増幅器に用いるトランジスタのゲート電極に相当し、第２のゲート電極４１がＢ級増幅器に用いるトランジスタのゲート電極に相当する。第１の共通電極３２にはＡ級動作のために、所定の電位が印加される。また、第２の共通電極４２にはＢ級動作のために、所定の電位が印加される。ここで、第１の共通電極３２にはＡ級動作のために、第２の共通電極４２よりよりも高い直流バイアス電圧が印加されるように構成されている。すなわち、第１のゲート電極３１に第２のゲート電極４１よりも高い直流バイアス電圧が印加されるように構成されている。  
【００３８】
そして、Ａ級増幅器に用いるトランジスタのドレインには、Ａ級動作のために、所定の電位が印加される。また、Ｂ級増幅器に用いるトランジスタのドレインには、Ｂ級動作のために、所定の電位が印加される。
【００３９】
本実施の形態の高周波電力増幅器によれば、Ａ級増幅器に用いるトランジスタとＢ級増幅器に用いるトランジスタを、別の素子領域にばらばらに作るのではなく、同一素子領域内に形成する。このため、全体としてレイアウト面積を小さくできるため、小型かつ低コストの高周波電力増幅器が実現できる。
【００４０】
また、定常的に印加するバイアス電圧・電流のために電力消費が大きく発熱量が大きいＡ級増幅器のトランジスタのゲート電極の間に、Ｂ級増幅器のトランジスタのゲート電極を介在するレイアウトとしている。このレイアウトにより、熱源を分散させ局所的な発熱量の増大を抑制することが可能となる。したがって、局所的な発熱によるトランジスタ特性の変動等が抑制され、安定動作可能な高周波電力増幅器が実現できる。
【００４１】
そして、本実施の形態の高周波電力増幅器は、大きな出力が要求されるＢ級増幅器のトランジスタの第２のゲート電極４１のゲート幅よりも、Ａ級増幅器のトランジスタの第１のゲート電極３１のゲート幅を短くすることで、局所的な発熱量の増大を一層抑制することが可能である。
【００４２】
また、本実施の形態のレイアウトによれば、マルチフィンガー型のレイアウト構造を有する半導体装置で生ずる異常な特性、例えば、負性抵抗の発生を抑制することも可能となる。マルチフィンガー型のレイアウト構造を有する半導体装置で生ずる異常な特性は、素子領域内に音響的な定在波が発生するためでないかと考えられる。
【００４３】
図６は、マルチフィンガー型のレイアウト構造を有する半導体装置の異常特性を説明する図である。以下、本実施の形態の効果について図６を用いて説明する。図６（ａ）は半導体装置の断面図、図６（ｂ）は音響的な定在波を示す図である。
【００４４】
マルチフィンガー型のレイアウト構造を有する半導体装置では、素子領域の平面形状は一般的に長方形である。すなわち、素子領域の対向する一対の辺は、互いに平行である。そして、複数のゲート電極は、同一ピッチ（同一周期）で配置されている。
【００４５】
トランジスタの動作時には、ゲート電極下にチャネルが形成され、ソース及びドレイン間に印加された電圧Ｖｄｓにより伝導キャリアが加速される。ソース及びドレイン間の電圧Ｖｄｓが高いほど、キャリアの移動速度は大きくなり、キャリアの運動エネルギーは高くなる。高い運動エネルギーを持ったキャリアが半導体の結晶格子に衝突すると、運動エネルギーの一部が格子振動のエネルギーに変換される。
【００４６】
格子振動のエネルギーは、種々の波長、種々の振動数、種々のエネルギーに分配される。格子振動には、ゲート電極の配置周期と一致する波長を有する音響波も含まれている。
【００４７】
結晶の内部を伝搬する音響波は、波長が長いほど、遠くまで伝搬する性質を持つ。また、素子領域と素子分離領域では、構成材料が異なるため、音響インピーダンスが異なる。そのため、素子領域と素子分離領域との境界では、音響波が反射する。したがって、素子領域の互いに対向する辺の距離が、音響波の波長の整数倍であると、図６（ｂ）に示すような定在波が発生する。
【００４８】
また、音響的な定在波の波長とゲート電極の配置周期が一致すると、トランジスタのチャネル領域では、格子振動の強度が周期的に変化する。そのため、チャネル中を走行するキャリアと結晶格子との衝突確率や衝突強度も周期的に変化する。その結果、音響的な定在波は、その強度がさらに高められる。すなわち、正のフィードバック機構が作用し、定在波は存続し続けることになる。
【００４９】
伝導キャリアと結晶格子との衝突は、インパクトイオン化現象により、新たな電子−正孔対を発生させる。発生した電子−正孔対の一部は基板電位を変化させ、その結果、トランジスタの閾電圧が変化する。閾電圧の変化によってチャネル中を走行するキャリアの数が減少すれば、負性抵抗等が観測されることになる。
【００５０】
インパクトイオン化により生じる基板電流Ｉｓｕｂについては、次の式で与えられることが知られている。
【数１】
2011039792.tif 000003
この式によれば、直流バイアス電流が小さい場合、特に直流ドレイン電流がゼロである場合には、インパクトイオン化による基板電流は発生せず安定である。したがってＢ級動作をする増幅器のトランジスタは、Ａ級動作をする増幅器のトランジスタと比較してインパクトイオン化率は小さい。したがって、Ａ級動作をする増幅器のトランジスタの方が、より大きな音響波を発生し、音響的な定在波の発生に寄与するといえる。
【００５１】
本実施の形態ではＡ級増幅器のトランジスタのゲート電極３１の間に、Ｂ級増幅器のトランジスタのゲート電極４１を介在するレイアウトとする。これにより、Ａ級増幅器のトランジスタのゲート電極３１間の距離を広げて、ゲート電極下で発生する音響波の相互干渉を小さくしている。
【００５２】
さらに、図１から明らかなように、１２本のＢ級増幅器のトランジスタのゲート電極４１の間が、ゲート電極の伸長方向に垂直な方向で見ると、素子領域１の端から端まですべてが素子領域１２になっておらず、一部に素子分離領域１３が介在する領域が確保されている。例えば、図１でＡ’−Ａ’線上には素子分離領域１３が存在する。
【００５３】
したがって、この素子領域１２と素子分離領域１３の境界でＢ級増幅器のトランジスタのゲート電極４１で発生した音響波が反射される。よって、図６（ｂ）で示したような素子領域の全幅を使った定在波の発生や増幅を抑制することができる。
【００５４】
このように、Ａ級増幅器のトランジスタ、Ｂ級増幅器のトランジスタそれぞれのレイアウトを工夫することで、音響波の正のフィードバック機構が作用することを抑制し、定在波が存続し続けることを抑制する。よって、マルチフィンガー型のレイアウト構造に固有の不安定要因について対策され、安定動作可能な高周波電力増幅器が実現できる。
【００５５】
また、マルチフィンガー型のレイアウト構造を有する半導体装置では、直前に入力された信号の相違により、出力信号が相違する異常な特性、いわゆるメモリ効果が報告されている。本実施の形態のように、電力消費が大きく発熱量が大きいＡ級増幅器のトランジスタのゲート電極を分散させることで、直前に入力された信号による発熱のばらつきが抑えられ、メモリ効果の発生も抑制できると考えられる。
【００５６】
（第２の実施の形態）
本実施の形態の半導体装置は、隣りあう２本の第１のゲート電極について、第１のゲート電極と素子領域の交差する領域を、第１のゲート電極の伸長方向に対し垂直に平行移動させた場合に、少なくとも一部に重ならない領域があるよう第１のゲート電極が配置されていることを特徴とする。第１のゲート電極の配置以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【００５７】
図７は、本実施の形態の半導体装置の構成を模式的に示した図である。図７（ａ）は平面図であり、図７（ｂ）は図７（ａ）のＢ−Ｂ線に沿った断面図である。
【００５８】
第２のゲート電極４１を間に挟んで、隣りあう２本の第１のゲート電極３１について、第１のゲート電極３１と素子領域１２の交差する領域を、第１のゲート電極３１の伸長方向に対し垂直に平行移動させた場合に、少なくとも一部に重ならない領域があるよう第１のゲート電極３１が配置されている。いいかえれば、任意の第１のゲート電極３１のチャネル領域を、図７の紙面で横方向に仮想的に移動させた場合、移動させたチャネル領域と、隣りあう第１のゲート電極３１下のチャネル領域の少なくとも一部とが重ならないように配置されている。
【００５９】
このレイアウトにより、素子領域１２と素子分離領域１３の境界でＡ級増幅器のトランジスタのゲート電極３１で発生し、ゲート電極の伸長方向に対して垂直方向（チャネル長方向）に進む音響波が反射される。よって、図６（ｂ）で示したような素子領域の全幅を使った定在波の発生や増幅を抑制することができる。
【００６０】
本実施の形態では、Ｂ級増幅器のトランジスタより大きな音響波を発生し、音響的な定在波の発生に寄与するＡ級増幅器のトランジスタについて、ゲート電極の伸長方向に対して垂直方向（チャネル長方向）に進む音響波の伝搬を抑制する。したがって、第１の実施の形態よりも、さらに安定動作可能な高周波電力増幅器が実現できる。
【００６１】
（第３の実施の形態）
本実施の形態の半導体装置は、隣りあう２本の第１のゲート電極について、第１のゲート電極と素子領域の交差する領域を、第１のゲート電極に伸長方向に対し垂直に平行移動させた場合に、重なる領域がないよう第１のゲート電極配置されていることを特徴とする。第１のゲート電極の配置以外は、第１および第２の実施の形態と同様である。したがって、第１および第２の実施の形態と重複する内容については記載を省略する。
【００６２】
図８は、本実施の形態の半導体装置の構成を模式的に示した図である。図８（ａ）は平面図であり、図８（ｂ）は図８（ａ）のＣ−Ｃ線に沿った断面図である。
【００６３】
第２のゲート電極４１を間に挟んで、隣りあう２本の第１のゲート電極３１について、第１のゲート電極３１と素子領域１２の交差する領域を、第１のゲート電極３１の伸長方向に対し垂直に平行移動させた場合に、重なる領域がないよう第１のゲート電極３１が配置されている。いいかえれば、任意の第１のゲート電極３１のチャネル領域を、図８の紙面で横方向に仮想的に移動させた場合、移動させたチャネル領域が、隣りあう第１のゲート電極３１下のチャネル領域とまったく重ならないように配置されている。
【００６４】
このレイアウトにより、Ａ級増幅器のトランジスタのゲート電極３１で発生し、ゲート電極の伸長方向に対して垂直方向（チャネル長方向）に進む音響波が、となりのＡ級増幅器のトランジスタのゲート電極３１に達する前に、素子領域１２と素子分離領域１３の境界で反射される。よって、Ａ級増幅器について、図６（ｂ）で示したような素子領域の全幅を使った定在波の発生や増幅を完全に抑制することができる。
【００６５】
本実施の形態では、Ｂ級増幅器のトランジスタより大きな音響波を発生し、音響的な定在波の発生に寄与するＡ級増幅器のトランジスタについて、ゲート電極の伸長方向に対して垂直方向（チャネル長方向）に進む音響波の伝搬を一層抑制する。したがって、第１および第２の実施の形態よりも、さらに安定動作可能な高周波電力増幅器が実現できる。
【００６６】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置等に関わる要素を適宜選択して用いることができる。
【００６７】
例えば、第１ないし第３の実施の形態においては、第１のゲート電極のゲート幅Ｗ１、第２のゲート電極のゲート幅Ｗ２ともに、それぞれ等しいものを複数配置した例を示したが、Ｗ１＜Ｗ２の関係を満足している範囲内であれば、必ずしも等しいゲート幅である必要はない。
【００６８】
また、第１ないし第３の実施の形態においては、隣接する第１のゲート電極の間に２本ずつの第２のゲート電極を配置した例を図示したが、この本数については必ずしも２本ずつである必要はない。また、必ずしも同じ本数ずつ配置する必要はない。
【００６９】
また、半導体装置として、高周波電力増幅器を例に説明したが、マルチフィンガー型のレイアウト構造を有するその他の半導体装置、例えばアナログ回路の定電流源に対しても、本発明は適用可能である。
【００７０】
また、本発明は、電子をキャリアとするｎ型ＭＯＳトランジスタ（ｎ型ＭＩＳトランジスタ）、正孔をキャリアとするｐ型ＭＯＳトランジスタ（ｐ型ＭＩＳトランジスタ）のいずれにも適用可能である。また、ＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ）にも適用可能である。
【００７１】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【００７２】
１１      半導体基板
１２      素子領域
１３      素子分離領域
３１      第１のゲート電極
３２      第１の共通電極
４１      第２のゲート電極
４２      第２の共通電極
５１      拡散層
【図１】
2011039792.tif 000004
【図２】
2011039792.tif 000005
【図３】
2011039792.tif 000006
【図４】
2011039792.tif 000007
【図５】
2011039792.tif 000008
【図６】
2011039792.tif 000009
【図７】
2011039792.tif 000010
【図８】
2011039792.tif 000011
【国際調査報告】
2011039792.tif 000012
2011039792.tif 000013