(57)【要約】  本発明の高周波増幅回路は、高出力かつ高効率の高周波増幅回路を提供することを目的とするものであって、トランジスタ（１０１）の出力端子に接続された、第一の高調波処理回路（１０２）と、第二の高調波処理回路（１０３）と、第一の高調波処理回路（１０２）と第二の高調波処理回路（１０３）の後段に接続された、基本波整合回路（１０４）と、を備え、第一の高調波処理回路（１０２）と第二の高調波処理回路（１０３）とを、それぞれ複数個備えていることを特徴とする。
2011161890.tif 000002
【特許請求の範囲】
【請求項１】
増幅された高周波信号を出力する並列接続された複数のトランジスタと、
前記複数のトランジスタの出力端子に接続された回路であって、互いに並列に接続され、それぞれが前記高周波信号に含まれる偶数次および奇数次のいずれか一方の高調波を処理する複数の第一の高調波処理回路と、
前記複数のトランジスタの出力端子に接続された回路であって、互いに並列に接続され、それぞれが前記高周波信号に含まれる偶数次および奇数次のいずれか他方の高調波を処理する複数の第二の高調波処理回路と、を備え、
前記複数のトランジスタの並び方向における前記出力端子と前記第一の高調波処理回路との接続点の位置は、前記複数の第一の高調波処理回路ごとで異なり、
前記並び方向における前記出力端子と前記第二の高調波処理回路との接続点の位置は、前記複数の第二の高調波処理回路ごとで異なる、
高周波増幅回路。
【請求項２】
前記複数の第一の高調波処理回路は、前記並び方向に配置され、
前記複数の第二の高調波処理回路は、前記並び方向に配置される、
請求項１に記載の高周波増幅回路。
【請求項３】
前記複数のトランジスタは、１つの出力端子を共有し、
前記第一の高調波処理回路および前記第二の高調波処理回路は、それぞれインダクタとしてのワイヤを有し、
前記出力端子における複数の前記ワイヤの接続点の位置は、前記並び方向で異なる、
請求項１又は２に記載の高周波増幅回路。
【請求項４】
前記複数の第一の高調波処理回路のそれぞれは、前記出力端子に一端が接続された第一のインダクタと、一端が前記第一のインダクタの他端に接続され、他端がグラウンドと接続されたキャパシタとから構成され、前記トランジスタの動作周波数の２倍の周波数で共振する直列共振回路である、
請求項１〜３のいずれか１項に記載の高周波増幅回路。
【請求項５】
複数の前記キャパシタは、島状に分離して形成されている、
請求項４に記載の高周波増幅回路。
【請求項６】
前記複数の第二の高調波処理回路のそれぞれは、前記出力端子に一端が接続された第二のインダクタと、前記第二のインダクタの他端に接続された第一の分布定数素子とから構成される、
請求項１〜５のいずれか１項に記載の高周波増幅回路。
【請求項７】
前記第一の分布定数素子は、オープンスタブであり、
前記トランジスタの動作周波数の波長をλとしたときに、前記第一の分布定数素子の線路長がλ／１２である、
請求項６に記載の高周波増幅回路。
【請求項８】
前記高周波増幅回路は、さらに、
前記第二の高調波処理回路に接続された、前記高周波信号に含まれる基本波の整合回路を備える、
請求項１〜７のいずれか１項に記載の高周波増幅回路。
【請求項９】
前記高周波増幅回路は、さらに、
前記第二の高調波処理回路に接続された、前記高周波信号に含まれる基本波の整合回路を備え、
前記整合回路は、前記第二のインダクタと前記第一の分布定数素子との接続点に一端が接続された第三のインダクタと、前記第二のインダクタと前記第三のインダクタとの間に接続された第二の分布定数素子と、前記第三のインダクタの他端に接続された回路とから構成される、
請求項６に記載の高周波増幅回路。
【請求項１０】
前記出力端子と前記第一の高調波処理回路との接続点と、前記出力端子と前記第二の高調波処理回路との接続点とは前記並び方向に交互に並んでいる、
請求項１〜９のいずれか１項に記載の高周波増幅回路。
【請求項１１】
前記第一の高調波処理回路の数は、前記第二の高調波処理回路の数よりも１つ多い、
請求項１０に記載の高周波増幅回路。
【請求項１２】
前記第二の高調波処理回路の数は、前記第一の高調波処理回路の数よりも１つ多い、
請求項１０に記載の高周波増幅回路。
【請求項１３】
前記複数の第一の高調波処理回路および前記複数の第二の高調波処理回路は、前記出力端子の前記並び方向の中央を基準として対称に配置されている、
請求項１０に記載の高周波増幅回路。
【請求項１４】
前記複数の第一の高調波処理回路のそれぞれは、前記出力端子に一端が接続された第一のインダクタと、一端が前記第一のインダクタの他端に接続され、他端がグラウンドと接続されたキャパシタとから構成され、
前記複数の第二の高調波処理回路のそれぞれは、前記出力端子に一端が接続された第二のインダクタと、前記第二のインダクタの他端に接続された第一の分布定数素子とから構成され、
前記キャパシタと前記第一の分布定数素子とは、同一基板上に配置されている、
請求項１〜３のいずれか１項に記載の高周波増幅回路。
【請求項１５】
前記複数の第一の高調波処理回路は、互いに共振周波数の異なる第一の高調波処理回路を含む、
請求項１〜３のいずれか１項に記載の高周波増幅回路。
【請求項１６】
前記複数の第二の高調波処理回路は、互いに共振周波数の異なる第二の高調波処理回路を含む、
請求項１〜３のいずれか１項に記載の高周波増幅回路。
【請求項１７】
前記第一の高調波処理回路は、２次の高調波に対してショート状態を示す処理回路であり、
前記第二の高調波処理回路は、３次の高調波に対してオープン状態を示す処理回路である、
請求項１〜３のいずれか１項に記載の高周波増幅回路。
【請求項１８】
前記第一の高調波処理回路は、３次の高調波に対してショート状態を示す処理回路であり、
前記第二の高調波処理回路は、２次の高調波に対してオープン状態を示す処理回路である、
請求項１〜３のいずれか１項に記載の高周波増幅回路。
【請求項１９】
前記複数のトランジスタは、１つの出力端子を共有する、
請求項１に記載の高周波増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高調波処理回路を用いた高周波増幅回路に関し、特にＦ級回路を用いた高周波増幅回路に関する。
【背景技術】
【０００２】
高周波増幅回路の電力効率向上は、デバイスの低消費電力化に直結しており、非常に重要な特性である。さらに高出力増幅回路では消費電力に加えて、効率が低いことで入力した電力が熱に変わってしまい、放熱設計が困難となりデバイスの信頼性が低下する。【０００３】
従来、高周波増幅回路を高効率動作させるための手段としては、Ｆ級回路および逆Ｆ級回路などを用いることが一般的であり、それら高効率回路の原理は公知である。すなわち増幅回路において、効率が低下する原因は電力損失が増えることであるが、これを防ぐためには出力での電圧電流波形を調整して、最適な波形成形を行う必要がある。具体的には、電圧波形と電流波形とが重なる領域を減らすことが求められる。例えば増幅回路に用いるトランジスタをＢ級動作にバイアスさせた場合、出力電流波形には基本波と偶数次高調波しか存在しない。よって、波形の重なりをなくすには出力電圧波形を基本波と奇数次高調波のみとすればよい。そのためには、トランジスタの出力から見て、偶数次高調波をショート状態、奇数次高調波をオープン状態とすれば、理論上、効率は１００％となる。これがＦ級回路である。その逆に、偶数次高調波をオープン状態、奇数次高調波をショート状態とした場合が逆Ｆ級回路であり、用いるトランジスタのオン抵抗およびバイアス条件などに応じて使い分けがなされている。【０００４】
従来のＦ級回路を用いた高効率の高周波増幅回路は、特許文献１に開示されている。【０００５】
図４Ａは従来の高周波増幅回路の構成を示す等価回路である。【０００６】
この高周波増幅回路は、図４Ａに示されるように、トランジスタ４０１、集中定数素子から構成される第一のインダクタ４０２Ａ、キャパシタ４０２Ｂ、基本波整合用インダクタ４０４Ａおよび４０４Ｂ、ならびに基本波整合用キャパシタ４０４Ｃで構成される。回路としては、第一のインダクタ４０２Ａとキャパシタ４０２Ｂとから構成される２次高調波処理回路４０２がトランジスタ４０１の出力端子に並列に接続され、トランジスタ４０１の出力端子に直列に、基本波整合用インダクタ４０４Ａおよび４０４Ｂが接続され、その間に並列に基本波整合用キャパシタ４０４Ｃが接続された構成である。以上の回路構造によって２次の高調波処理が行われ、高効率化が図られている。すなわち直列共振回路としての２次高調波処理回路４０２が基本波の２倍で共振するように第一のインダクタ４０２Ａとキャパシタ４０２Ｂを設定することで、２次高調波についてインピーダンスが０となり、トランジスタ４０１の出力端子から見ると２次高調波に対してショート状態となる。さらに基本波整合用インダクタ４０４Ａおよび４０４Ｂと基本波整合用キャパシタ４０４Ｃとからなる基本波整合回路４０４がトランジスタ４０１に接続されている。【０００７】
図４Ａの高周波増幅回路のレイアウトを図４Ｂに示す。【０００８】
図４Ｂに示されるように、トランジスタ４０１の出力端子（ドレイン端子）４０１Ａと、キャパシタ４０２Ｂとが２次高調波処理回路４０２を構成する第一のインダクタ４０２Ａに相当するワイヤによって接続されている。一方、トランジスタ４０１の出力端子４０１Ａと、基本波整合用キャパシタ４０４Ｃとが基本波整合回路４０４を構成する基本波整合用インダクタ４０４Ａに相当するワイヤによって接続され、さらにトランジスタ４０１の出力端子４０１Ａを外部回路４０６へ接続するためにインダクタ４０４Ｂに相当するワイヤが形成されている。ここでキャパシタ４０２Ｂおよび基本波整合用キャパシタ４０４Ｃは誘電体基板４０５上にパターン形成されている。【０００９】
また特許文献２には図５に示されるような、さらに高次数の高調波まで処理可能な高周波増幅回路が開示されている。【００１０】
この高周波増幅回路では、基本波の波長をλとしたときに、トランジスタ５０１の出力に線路長がλ／４の分布定数素子が接続され、これに並列に複数の分布定数素子群５０２が接続されている。この複数の分布定数素子群５０２のそれぞれは、分布定数素子から構成される高調波処理回路５０２Ａと、分布定数素子５０２Ｂとから構成されている。高調波処理回路５０２Ａは、２次高調波ではλ／８、３次高調波ではλ／１２、ｎ次高調波ではλ／４ｎの線路長を有している。そのため、これらの高調波処理回路５０２Ａは各高調波で図中のＡ点から見てショート状態となり、λ／４の線路は先端短絡となる。その結果、高調波処理回路５０２Ａは偶数次高調波ではショート状態、奇数次高調波ではオープン状態となり、Ｆ級動作が実現される。さらに高調波処理回路５０２Ａと分布定数素子５０２Ｂとの線路長の合計がλ／２となるように設定されていることで、基本波から見て各高調波処理回路５０２Ａのアドミタンスが０となり、基本波での電力損失を０とすることができる。さらに特許文献３には図５と同じ原理で、高調波処理回路が分布定数素子ではなく、集中定数素子で構成された例が開示されている。これによって高次までの高調波処理に加えて、集中定数素子を使うことで小型化も可能である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特許第２７３８７０１号公報
【特許文献２】特開２００１−１１１３６２号公報
【特許文献３】特許第４３３５６３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、先行例では、特に高出力化を目的として狭いゲート幅のトランジスタを複数個、並列接続してゲート幅が広いトランジスタを構成した場合、高調波処理回路の性能が十分ではなく、高調波のオープン機能およびショート機能が低下することが、発明者らの検討により明らかとなった。すなわち、いずれの先行例においても、例えば２次高調波のみに着目すると、高調波処理回路は１つだけである。高調波処理回路が１つであれば各狭ゲート幅のトランジスタについて高調波処理回路との電気長が異なり、各トランジスタから見た高調波処理回路は、位相が異なっているために全て均一には機能しないことを発明者らは見出した。【００１３】
そこで、本発明は、かかる問題点に鑑み、高出力かつ高効率の高周波増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
前記従来の課題を解決するために、本発明の一態様に係る高周波増幅回路は、増幅された高周波信号を出力する並列接続された複数のトランジスタと、前記複数のトランジスタの出力端子に接続された回路であって、互いに並列に接続され、それぞれが前記高周波信号に含まれる偶数次および奇数次のいずれか一方の高調波を処理する複数の第一の高調波処理回路と、前記複数のトランジスタの出力端子に接続された回路であって、互いに並列に接続され、それぞれが前記高周波信号に含まれる偶数次および奇数次のいずれか他方の高調波を処理する複数の第二の高調波処理回路と、を備え、前記複数のトランジスタの並び方向における前記出力端子と前記第一の高調波処理回路との接続点の位置は、前記複数の第一の高調波処理回路ごとで異なり、前記並び方向における前記出力端子と前記第二の高調波処理回路との接続点の位置は、前記複数の第二の高調波処理回路ごとで異なることを特徴とする。【００１５】
この態様によれば、複数のトランジスタを備える高周波増幅回路において、各トランジスタから高周波処理回路までの電気長を複数のトランジスタで揃えることができるので、高出力かつ高効率の高周波増幅回路を実現することができる。【００１６】
ここで、前記複数の第一の高調波処理回路のそれぞれは、前記出力端子に一端が接続された第一のインダクタと、一端が前記第一のインダクタの他端に接続され、他端がグラウンドと接続されたキャパシタとから構成され、前記トランジスタの動作周波数の２倍の周波数で共振する直列共振回路であってもよい。【００１７】
この態様によれば、高周波処理回路において２次高調波での十分なショート状態を実現することができるので、高効率な高周波増幅回路を実現することができる。【００１８】
また、前記複数の第二の高調波処理回路のそれぞれは、前記出力端子に一端が接続された第二のインダクタと、前記第二のインダクタの他端に接続された第一の分布定数素子とから構成されてもよい。そして、前記第一の分布定数素子は、オープンスタブであり、前記トランジスタの動作周波数の波長をλとしたときに、前記第一の分布定数素子の線路長がλ／１２であってもよい。【００１９】
この態様によれば、高周波処理回路において３次高調波での十分なオープン状態を実現することができるので、高効率な高周波増幅回路を実現することができる。【００２０】
また、前記高周波増幅回路は、さらに、前記第二の高調波処理回路に接続された、前記高周波信号に含まれる基本波の整合回路を備えてもよい。【００２１】
この態様によれば、整合回路を備える高周波増幅回路を実現することができる。【００２２】
また、前記出力端子と前記第一の高調波処理回路との接続点と、前記出力端子と前記第二の高調波処理回路との接続点とは前記並び方向に交互に並んでいてもよい。【００２３】
この態様によれば、複数の第二の高調波処理回路を第一の高調波処理回路の並び方向の隙間に配置できるので、高周波増幅回路のレイアウトの自由度を高め、さらに小型化を実現することができる。【００２４】
また、前記複数の第一の高調波処理回路および前記複数の第二の高調波処理回路は、前記出力端子の前記並び方向の中央を基準として対称に配置されていてもよい。【００２５】
この態様によれば、トランジスタからの出力を均一に分散させて熱による破壊を防ぐことができる。【００２６】
また、前記複数の第一の高調波処理回路は、互いに共振周波数の異なる第一の高調波処理回路を含んでもよい。また、前記複数の第二の高調波処理回路は、互いに共振周波数の異なる第二の高調波処理回路を含んでもよい。【００２７】
この態様によれば、高周波処理回路において高調波の処理に帯域を持たせることができる。【００２８】
また、前記第一の高調波処理回路は、２次の高調波に対してショート状態を示す処理回路であり、前記第二の高調波処理回路は、３次の高調波に対してオープン状態を示す処理回路であってもよい。【００２９】
この態様によれば、高効率のＦ級回路を備える高周波増幅回路を実現することができる。【００３０】
また、前記第一の高調波処理回路は、３次の高調波に対してショート状態を示す処理回路であり、前記第二の高調波処理回路は、２次の高調波に対してオープン状態を示す処理回路であってもよい。【００３１】
この態様によれば、高効率の逆Ｆ級回路を備える高周波増幅回路を実現することができる。
【発明の効果】
【００３２】
本発明によれば、狭ゲート幅のトランジスタを複数個並列接続した高出力のトランジスタを備える高周波増幅回路において、各狭ゲート幅のトランジスタから高調波処理回路を見たときの位相のずれが低減され、高調波処理回路のオープン状態およびショート状態を良好に保つことができる。したがって、従来のＦ級回路および逆Ｆ級回路よりもさらに高調波処理回路の高効率化が可能な高出力の高周波増幅回路を実現できる。
【図面の簡単な説明】
【００３３】
【図１】図１は、本発明の実施の形態１における高周波増幅回路の回路図である。
【図２】図２は、本発明の実施の形態１における高周波増幅回路のレイアウト図である。
【図３】図３は、本発明の実施の形態２における高周波増幅回路のレイアウト図である。
【図４Ａ】図４Ａは、従来の高周波増幅回路の回路図である。
【図４Ｂ】図４Ｂは、従来の高周波増幅回路のレイアウト図である。
【図５】図５は、従来の高周波増幅回路の回路図である。
【発明を実施するための形態】
【００３４】
以下、本発明の実施の形態における高周波増幅回路について図面を参照しながら説明する。
【００３５】
（実施の形態１）
図１は本実施の形態の高周波増幅回路の回路図である。
【００３６】
この高周波増幅回路は、図１に示されるように、並列接続された複数のトランジスタ１０１と、複数のトランジスタ１０１の出力端子に接続された複数の第一の高調波処理回路１０２および第二の高調波処理回路１０３と、基本波整合回路１０４とから構成される。
【００３７】
複数のトランジスタ１０１は、それぞれゲート幅Ｗｇが狭く、増幅された高周波信号を出力し、配線パターンによって集約されて１つの出力端子（ドレイン端子）を共有する。
【００３８】
複数の第一の高調波処理回路１０２は、互いに並列に接続され、それぞれが高周波信号に含まれる２次の高調波を処理する。複数の第一の高調波処理回路１０２のそれぞれは、２次の高調波に対してショート状態を示す処理回路である。
【００３９】
複数の第一の高調波処理回路１０２のそれぞれは、集中定数素子である第一のインダクタ１０２Ａと、集中定数素子であるキャパシタ１０２Ｂとから構成される。すなわち、複数の第一の高調波処理回路１０２のそれぞれは、トランジスタ１０１の出力端子に一端が接続された第一のインダクタ１０２Ａと、一端が第一のインダクタ１０２Ａの他端に接続され、他端がグラウンドと接続されたキャパシタ１０２Ｂとから構成され、トランジスタ１０１の動作周波数の２倍の周波数で共振する直列共振回路である。
【００４０】
複数の第二の高調波処理回路１０３は、互いに並列に接続され、それぞれが高周波信号に含まれる３次の高調波を処理する。複数の第二の高調波処理回路１０３のそれぞれは、３次の高調波に対して開放状態（オープン状態）を示す処理回路である。
【００４１】
複数の第二の高調波処理回路１０３のそれぞれは、第一の分布定数素子１０３Ａと、集中定数素子である第二のインダクタ１０３Ｂとから構成される。すなわち、複数の第二の高調波処理回路１０３のそれぞれは、トランジスタ１０１の出力端子に一端が接続された第二のインダクタ１０３Ｂと、第二のインダクタ１０３Ｂの他端に接続された第一の分布定数素子１０３Ａとから構成される。
【００４２】
基本波整合回路１０４は、第一の高調波処理回路１０２および第二の高調波処理回路１０３の後段に接続された、高周波信号に含まれる基本波の整合回路である。
【００４３】
基本波整合回路１０４は、第二の分布定数素子１０４Ａと、集中定数素子である第三のインダクタ１０４Ｂと、集中定数素子および分布定数素子のいずれか又はそれらの両方から構成された回路１０４Ｃとから構成される。すなわち、基本波整合回路１０４は、第二のインダクタ１０３Ｂと第一の分布定数素子１０３Ａとの接続点に一端が接続された第三のインダクタ１０４Ｂと、第二のインダクタ１０３Ｂと第三のインダクタ１０４Ｂとの間に接続された第二の分布定数素子１０４Ａと、第三のインダクタ１０４Ｂの他端に接続された回路とから構成される。
【００４４】
説明を簡略化するために、第一の高調波処理回路１０２が１つの場合を考える。２次高調波に関しては、トランジスタ１０１の出力端子に２次高調波を処理するための第一の高調波処理回路１０２を接続し、第一の高調波処理回路１０２の各素子値を２次高調波において共振するように設定することで、インピーダンスは０となり、２次高調波でのショート状態が実現できる。例えば動作周波数を２．４ＧＨｚとすると、２次高調波の周波数は４．８ＧＨｚであり、第一のインダクタ１０２Ａのインダクタンスを３ｎＨ、キャパシタ１０２Ｂのキャパシタンスを０．３７ｐＦと設定すればよい。なお共振周波数はインダクタンスとキャパシタンスとの積で決まるので、この関係を維持すれば素子値は自由に設定できる。ここで、直列共振回路で構成された第一の高調波処理回路１０２は、トランジスタ１０１の出力端子に直接接続されており、間に回路素子がある場合はそこでの損失の影響によって、２次高調波処理を行う第一の高調波処理回路１０２の効果は低下する。またデバイスサイズに余裕があれば、トランジスタ１０１の入力端子側にも第一の高調波処理回路１０２をさらに接続することでさらに高効率化が可能である。
【００４５】
次に３次高調波について説明する。２次高調波と同様に第二の高調波処理回路１０３が１つの場合を考える。トランジスタ１０１の出力端子に、３次高調波を処理するための第二の高調波処理回路１０３が接続されている。第二の高調波処理回路１０３を構成する第一の分布定数素子１０３Ａはオープンスタブであり、３次高調波の波長をλ３とすると、線路長がλ３／４のとき、すなわちλ／１２のときに第二の高調波処理回路１０３がショート状態となる。そのため３次高調波で見ると、トランジスタ１０１の寄生容量（図示せず）と、２次高調波処理を行う第一の高調波処理回路１０２と、第二のインダクタ１０３Ｂとの並列回路が形成されていることになる。ここで、第一の高調波処理回路１０２は、２次高調波でインピーダンスが０であるが、これより高い周波数では誘導性として動作するため、最終的にはトランジスタ１０１の寄生容量とインダクタの並列共振回路に帰着する。ここで並列共振回路のインピーダンスを無限大とすることで、トランジスタ１０１の出力端子から見ると３次高調波はオープン状態となる。
【００４６】
結果として第一の高調波処理回路１０２および第二の高調波処理回路１０３によりＦ級回路を実現することができる。実際はこのＦ級回路を介してトランジスタ１０１を外部回路へ接続するために、Ｆ級回路に第三のインダクタ１０４Ｂおよび第二の分布定数素子１０４Ａ、つまり基本波整合回路１０４を接続することでさらに高効率化が可能である。ただし、トランジスタ１０１によってはこれだけでは整合が困難な場合があり、基本波整合回路１０４に回路１０４Ｃが合わされる。また、第二の分布定数素子１０４ＡはＦ級回路には直接関係がなく、省略することも可能である。
【００４７】
なお、分布定数素子によって２次高調波を処理する第一の高調波処理回路１０２を構成することも可能であるが、図１の構成とした理由は、分布定数素子を用いた場合には第一の高調波処理回路１０２の小型化に不利であることに加えて、後述するレイアウト例で第一の高調波処理回路１０２が３次高調波を処理する第二の高調波処理回路１０３の第一の分布定数素子１０３Ａと近接することで、不要な線路間結合が発生し、Ｆ級回路のオープン機能およびショート機能が劣化するためである。同様に集中定数素子によって３次高調波を処理する第二の高調波処理回路１０３を構成することも可能であるが、動作周波数がＧＨｚ帯で３次高調波まで使用できるような自己共振周波数が高く、かつ高出力動作にも耐えられるキャパシタは低コストでの製造が困難であるためである。
【００４８】
また、増幅回路の効率に与える波形成形の効果は、高次の高調波になれば小さくなる。一方で高次の高調波処理回路を付加することで２次および３次の高調波処理回路にも影響が及ぼされ、高調波処理回路の回路構造が複雑になって増幅回路の小型化および低コスト化が困難となる。従って、図１の高周波増幅回路は２次高調波および３次高調波の処理までを考慮して構成されている。
【００４９】
また、第一の高調波処理回路１０２および第二の高調波処理回路１０３により２次高調波でショート状態、３次高調波でオープン状態となるＦ級回路が形成されるとした。しかし、複数の第一の高調波処理回路１０２のそれぞれが３次の高調波に対してショート状態を示す処理回路であり、複数の第二の高調波処理回路１０３のそれぞれが２次の高調波に対してオープン状態を示す処理回路であって、２次高調波でオープン状態、３次高調波でショート状態となる逆Ｆ級回路が形成されてもよい。その場合、集中定数素子からなる第一のインダクタ１０２Ａとキャパシタ１０２Ｂとによって３次の高調波処理を行い、第一の分布定数素子１０３Ａと集中定数素子からなる第二のインダクタ１０３Ｂとによって２次の高調波処理を行えばよい。Ｆ級回路と同様に、３次高調波について第一の高調波処理回路１０２で直列共振によってインピーダンスが０となり、３次高調波でのショート状態が実現できる。２次高調波については、第一の分布定数素子１０３Ａの線路長をλ／８とすることで、ショート状態とすることができる。そのため２次高調波で見ると、トランジスタ１０１の寄生容量（図示せず）とインダクタの並列共振回路に帰着し、並列共振回路のインピーダンスが無限大となるように第二のインダクタ１０３Ｂを設定すればよい。
【００５０】
また、トランジスタ１０１は、シリコン（Ｓｉ）、ガリウム砒素(ＧａＡｓ)、および窒化ガリウム（ＧａＮ）などに構成材料が限定されるものでもないし、バイポーラトランジスタおよび電界効果トランジスタなどに種類が限定されるものでもない。さらにトランジスタ１０１は、個別のディスクリート部品が複数個実装されて構成されていてもよい。
【００５１】
次に２次および３次の高調波処理回路が複数ある場合を考える。第一の高調波処理回路１０２を例とすると、複数個設けることでショート機能が重複されて、高調波に対してよりショート性能が高くなり、効率が改善できる。例えば、２次の高調波処理回路の場合、理想的なショート状態はインピーダンスが０＋ｊ０であるが、実際はインダクタやキャパシタの損失によって、実部が０とはならない。しかしながら複数個のインダクタやキャパシタによって構成することで、この実部を小さくすることができる。
【００５２】
このとき、第一の高調波処理回路１０２の共振周波数をわずかに変えて素子値を決定することで、つまり複数の第一の高調波処理回路１０２に互いに共振周波数の異なる第一の高調波処理回路１０２を含ませることで、２次高調波の処理に帯域を持たせてショート状態を作ることができる。同様に、複数の第二の高調波処理回路１０３に互いに共振周波数の異なる第二の高調波処理回路１０３を含ませることで、３次高調波の処理に帯域を持たせて開放状態を作ることができる。
【００５３】
例えば基本波の周波数を２．４ＧＨｚとして、複数の第一の高調波処理回路１０２について１つめを４．８ＧＨｚ、２つめを４．９ＧＨｚ、３つめを５．０ＧＨｚで共振するようにそれぞれ独立して素子値を決めることで、４．８ＧＨｚから５．０ＧＨｚの帯域内でショート状態とすることができる。さらに各共振周波数を有する第一の高調波処理回路１０２に対して同じものを複数個設けることで、各周波数に対して、十分なショート状態を実現しつつ、帯域幅を持たせたショート状態を作ることができる。
【００５４】
なお、第一の高調波処理回路１０２は偶数次の高調波である２次高調波を処理し、第二の高調波処理回路１０３は奇数次の高調波である３次高調波を処理するとした。しかし、第一の高調波処理回路１０２が増幅された高周波信号に含まれる偶数次および奇数次のいずれか一方の高調波を処理し、第二の高調波処理回路１０３が増幅された高周波信号に含まれる偶数次および奇数次のいずれか他方の高調波を処理する構成であれば２および３という数字に特に限定されない。従って、第一の高調波処理回路１０２が異なる偶数次の高調波を処理する第一の高調波処理回路１０２を含んでもよい。例えば、複数の第一の高調波処理回路１０２のうち１つめを４．８ＧＨｚで共振する２次高調波処理回路とし、２つめを９．６ＧＨｚで共振する４次高調波処理回路とし、３つめを１４．４ＧＨｚで共振する６次高調波処理回路として高次の高調波までを処理させることもできる。この場合、例えば２次高調波処理回路に対して同じものを複数個設けることで、各周波数に対して十分なショート状態を実現しつつ、より高次まで高調波を処理することができ、高効率な増幅回路が実現できる。
【００５５】
図２は本実施の形態における高周波増幅回路のレイアウト図である。
【００５６】
複数のトランジスタ１０１は１００Ｗクラスの高い出力のものを想定しており、総ゲート幅（Ｗｇ）は３６ｍｍである。複数のトランジスタ１０１の構造としては、微小なゲート幅Ｗｇのトランジスタ１０１が並列接続されたものであり、複数のトランジスタ１０１のチップサイズは例えば横寸法０．７ｍｍ、縦寸法４．５ｍｍ程度である。このトランジスタ１０１は、出力端子２０１Ａ、ゲート端子（入力端子）２０１Ｂおよびソース端子２０１Ｃを有し、出力端子２０１Ａに第一の高調波処理回路１０２と第二の高調波処理回路１０３とが接続されている。図２のレイアウトでは、幅方向に並んで複数設けられたフィンガー状のソース電極とソース端子２０１Ｃとが接続され、幅方向に並んで複数設けられたフィンガー状のドレイン電極と出力端子２０１Ａとが接続されている。ソース電極とドレイン電極との間には、ゲート端子２０１Ｂと接続されたゲート電極が設けられている。複数のゲート電極のそれぞれは異なるトランジスタを形成している。
【００５７】
第一の高調波処理回路１０２は、第一のインダクタ１０２Ａとしてのワイヤ２０２Ａと、キャパシタ１０２Ｂとしてのキャパシタ２０２Ｂとで構成されている。複数の第一の高調波処理回路１０２は、複数のトランジスタ１０１の並び方向（図２の幅方向）に沿って配置されている。
【００５８】
トランジスタ１０１の並び方向における出力端子２０１Ａと第一の高調波処理回路１０２との接続点の位置は、複数の第一の高調波処理回路１０２ごとで異なる。具体的に、出力端子２０１Ａにおける複数のワイヤ２０２Ａの接続点の位置は、トランジスタ１０１の並び方向で異なる。
【００５９】
第二の高調波処理回路１０３は、第一の分布定数素子１０３Ａとしての第一の分布定数素子２０３Ａと、第二のインダクタ１０３Ｂとしてのワイヤ２０３Ｂとで構成されている。複数の第二の高調波処理回路１０３は、複数のトランジスタ１０１の並び方向（図２の幅方向）に沿って配置されている。
【００６０】
基本波整合回路１０４は、第二の分布定数素子１０４Ａとしての第二の分布定数素子２０４Ａと、第三のインダクタ１０４Ｂとしてのワイヤ２０４Ｂと、回路１０４Ｃとしての回路２０４Ｃとで構成されている。
【００６１】
トランジスタ１０１の並び方向における出力端子２０１Ａと第二の高調波処理回路１０３との接続点の位置は、複数の第二の高調波処理回路１０３ごとで異なる。具体的に、出力端子２０１Ａにおける複数のワイヤ２０３Ｂの接続点の位置は、トランジスタ１０１の並び方向で異なる。
【００６２】
複数のキャパシタ２０２Ｂは、島状に分離して誘電体基板２０５に形成されている。キャパシタ２０２Ｂと第一の分布定数素子２０３Ａおよび第二の分布定数素子２０４Ａとは、同一誘電体基板２０５上に配置されている。
【００６３】
本実施の形態の高周波増幅回路では、第一の高調波処理回路１０２が複数個設けられており、それぞれの間に第二の高調波処理回路１０３が配置され、第一の高調波処理回路１０２と第二の高調波処理回路１０３とが交互に配置されている。第一の高調波処理回路１０２の数は、第二の高調波処理回路１０３の数よりも１つ多い。出力端子２０１Ａと第一の高調波処理回路１０２との接続点と、出力端子２０１Ａと第二の高調波処理回路１０３との接続点とは複数のトランジスタ１０１の並び方向に交互に並んでいる。
【００６４】
ここで、基本波の周波数を２．４ＧＨｚとし、第一の高調波処理回路１０２を構成するワイヤ２０２Ａのインダクタンスを３ｎＨとすると、２次高調波（４．８ＧＨｚ）で共振させるためのキャパシタ２０２Ｂのキャパシタンスは０．３７ｐＦとなる。このキャパシタンスを実現するためには、例えば誘電率４程度の酸化膜（ＳｉＯ2）を用いて容量を構成する場合、ＳｉＯ2の厚みを３μｍとすると対向電極の面積は３．１ｅ４μｍ2となり、正方形パターンに換算すると一辺が１７６．２μｍのキャパシタ２０２Ｂとなる。キャパシタ２０２Ｂを１０個配置すると、キャパシタ２０２Ｂ同士の間隔が３００μｍでほぼトランジスタ１０１の幅方向の寸法４．５ｍｍとなり、キャパシタ２０２Ｂ同士の間隔に第二の高調波処理回路１０３を配置することができる。ただし、キャパシタ２０２Ｂの形状はこれに限るものではない。キャパシタ２０２Ｂのパターンを集中定数素子として動作させる場合、２次高調波の波長をλ２（＝６２．５ｍｍ）とすると、そのサイズはλ２／４以下が好ましく、より好適にはλ２／８以下が好ましい。理由としては、扱う周波数の波長に対してパターンサイズが無視できる範囲として、１／４波長以下が経験的に知られているからであり、パターンサイズは２次高調波の波長に対して十分小さい形状であればよい。
【００６５】
トランジスタ１０１の出力端子２０１Ａには、第二の高調波処理回路１０３が接続されている。ワイヤ２０３Ｂは、第一の分布定数素子２０３Ａと第二の分布定数素子２０４Ａとの間に接続されている。ワイヤ２０４Ｂは、第一の分布定数素子２０３Ａと第二の分布定数素子２０４Ａとの間から基本波整合回路１０４の一部となる回路２０４Ｃへ接続されている。
【００６６】
第一の分布定数素子２０３Ａはトランジスタ１０１の動作周波数の波長をλとしたときにその線路長がλ／１２のオープンスタブであり、３次高調波に対してはショート状態となる。例えば、第一の分布定数素子２０３ＡがＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量と同様にＳｉＯ2上にパターン形成された線路であれば、誘電率４の誘電体基板２０５での波長短縮を考慮すると、第一の分布定数素子２０３Ａの線路長は５．２ｍｍ程度である。
【００６７】
なお、図２では、キャパシタ２０２Ｂ、第一の分布定数素子２０３Ａおよび第二の分布定数素子２０４Ａは同一の誘電体基板２０５上にパターン形成されているが、異なる誘電体基板２０５上に分割して形成されていても同様の効果が奏される。
【００６８】
第二の分布定数素子２０４Ａは、基本波整合回路１０４の一部として利用されるためだけではなく、第一の分布定数素子２０３Ａを形成する際の目安として利用されており、第一の分布定数素子２０３Ａの線路長を正確に製造することを可能にしている。よって、図２では第一の分布定数素子２０３Ａの線路幅と第二の分布定数素子２０４Ａの線路幅とは変えられている。
【００６９】
なお、図２では、１つのキャパシタ２０２Ｂに対してワイヤ２０２Ａが１つ形成されているが複数形成されてもよい。複数本形成することで、第一のインダクタ１０２Ａのインダクタンスの調整ができる。ワイヤ２０３Ｂおよび２０４Ｂも同様に複数形成されていてもよい。
【００７０】
また、図２では、トランジスタ１０１の幅方向の寸法４．５ｍｍにおさまる様に、第一の高調波処理回路１０２と第二の高調波処理回路１０３とが接続されている。しかし、高効率動作を実現可能であればこれに限らず、トランジスタ１０１の幅方向の寸法よりも大きな幅に高調波処理回路を配置してもよい。ただし、この構造とすると幅方向で外側の高調波処理回路のワイヤ２０２Ａおよび２０３Ｂが斜め（幅方向と垂直な方向に対して斜め）に配線されることになり、内側の他の高調波処理回路とインダクタンスが異なってしまうため、外側の高調波処理回路でキャパシタ２０２Ｂを最適な構造とする必要がある。
【００７１】
また、図２では、高周波増幅回路は、第一の高調波処理回路１０２が１０個、第二の高調波処理回路１０３が９個設けられる構成であるが、数はこれに限るものではない。誘電率の高い誘電体基板２０５を用いれば、キャパシタ２０２Ｂの面積は小さくなるため、さらに複数の第一の高調波処理回路１０２および第二の高調波処理回路１０３を配置することができる。
【００７２】
以上のように本実施の形態の高周波増幅回路は、２次および３次高調波処理回路をそれぞれ複数備えた回路構成とし、複数のトランジスタ１０１の並び方向における出力端子２０１Ａとワイヤ２０２Ａとの接続点の位置は、複数の第一の高調波処理回路１０２で異なる構成としたため、トランジスタ１０１から２次高調波処理回路を見たときの位相のずれが低減され、２次高調波処理回路のショート状態を良好に保つことができる。
【００７３】
同様に、複数のトランジスタ１０１の並び方向における出力端子２０１Ａとワイヤ２０３Ｂとの接続点の位置は、複数の第二の高調波処理回路１０３で異なる。従って、トランジスタ１０１から３次高調波処理回路を見たときの位相のずれが低減され、３次高調波処理回路のオープン状態を良好に保つことができる。よって、従来のＦ級回路よりも高効率化が実現できる。
【００７４】
また、本実施の形態の高周波増幅回路に示す通り、２次高調波処理回路を複数設け、その間に３次高調波処理回路を配置することで、従来の構造よりも小型化が可能で設計自由度を向上させることができる。理由としては、図４Ｂの構成のように１つの大きなキャパシタが設けられる場合、キャパシタのさらに外側（トランジスタから離れる方向に向かって外側）に第一の分布定数線路を形成せざるをえないため、小型化が困難であり、またワイヤはキャパシタを跨ぐように形成せざるを得ないためワイヤ長さが限定されてしまうからである。
【００７５】
なお、本実施の形態において、第一の高調波処理回路１０２の数は、第二の高調波処理回路１０３の数よりも１つ多いとした。しかし、第一の高調波処理回路１０２および第二の高調波処理回路１０３が複数のトランジスタ１０１の並び方向で交互に並んでいれば、第二の高調波処理回路１０３の数は、第一の高調波処理回路１０２の数よりも１つ多くてもよい。ただし、複数の第一の高調波処理回路１０２および複数の第二の高調波処理回路１０３は、複数のトランジスタ１０１の幅方向の中央から見て対称に配置されることが好ましい。言い換えると、複数の第一の高調波処理回路１０２および複数の第二の高調波処理回路１０３が出力端子２０１Ａのトランジスタ１０１の並び方向の中央を基準として対称に配置されていることが好ましい。これにより、特に高い電力を扱う場合、出力を均一に分散させて熱による破壊を防ぐことができる。
【００７６】
（実施の形態２）
図３は本実施の形態における高周波増幅回路のレイアウト図である。
【００７７】
この高周波増幅回路は、図３に示されるように、第一の高調波処理回路１０２と、第二の高調波処理回路１０３と、基本波整合回路１０４とが同数備えられている点で実施の形態１の高周波増幅回路と異なっている。
【００７８】
また、図３の高周波増幅回路は、第一の高調波処理回路１０２および第二の高調波処理回路１０３が交互に配置されていない点でも実施の形態１の高周波増幅回路と異なっている。ただし、第一の高調波処理回路１０２および第二の高調波処理回路１０３のそれぞれをトランジスタ１０１の中央から見て対称に配置することで、実施の形態１の高周波増幅回路と同様の効果が奏される。その結果、高効率化に加えて高出力動作時の熱破壊を防止することができる。
【００７９】
なお、図３では第一の高調波処理回路１０２と、第二の高調波処理回路１０３と、基本波整合回路１０４とのそれぞれが１０個ずつ配置されているが、数はこれに限るものではない。
【００８０】
以上のように本実施の形態の高周波増幅回路によれば、実施の形態１と同様の理由により、高調波処理回路の高効率化および小型化が実現できる。
【００８１】
以上、本発明の高周波増幅回路について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【００８２】
例えば、トランジスタ１０１と、第一の高調波処理回路１０２および第二の高調波処理回路１０３と、基本波整合回路１０４とは別チップ（別の誘電体基板）に形成されるとしたが、線路パターンによって構成した、第一の高調波処理回路１０２を形成するワイヤ２０２Ａと、第二の高調波処理回路１０３を形成するワイヤ２０３Ｂと、キャパシタ２０２Ｂと第一の分布定数素子２０３Ａを同一チップに形成し、第一の分布定数素子２０３Ａを跨ぐ必要があるため、第三のインダクタ１０４Ｂのみをワイヤ２０４Ｂとしてもよい。
【産業上の利用可能性】
【００８３】
本発明は、高周波増幅回路に利用でき、特に移動体通信用の端末および基地局、ならびに電子レンジなどのマイクロ波家電に適用可能な高出力パワーアンプなどに利用できる。
【符号の説明】
【００８４】
１０１、４０１、５０１    トランジスタ
１０２    第一の高調波処理回路
１０２Ａ、４０２Ａ    第一のインダクタ
１０２Ｂ、２０２Ｂ、４０２Ｂ    キャパシタ
１０３    第二の高調波処理回路
１０３Ａ、２０３Ａ    第一の分布定数素子
１０３Ｂ    第二のインダクタ
１０４、４０４    基本波整合回路
１０４Ａ、２０４Ａ    第二の分布定数素子
１０４Ｂ    第三のインダクタ
１０４Ｃ、２０４Ｃ    回路
２０１Ａ、４０１Ａ    出力端子
２０１Ｂ    ゲート端子
２０１Ｃ    ソース端子
２０２Ａ、２０３Ｂ、２０４Ｂ    ワイヤ
２０５、４０５    誘電体基板
４０２    ２次高調波処理回路
４０４Ａ、４０４Ｂ    基本波整合用インダクタ
４０４Ｃ    基本波整合用キャパシタ
４０６    外部回路
５０２    分布定数素子群
５０２Ａ    高調波処理回路
５０２Ｂ    分布定数素子
【図１】
2011161890.tif 000003
【図２】
2011161890.tif 000004
【図３】
2011161890.tif 000005
【図４Ａ】
2011161890.tif 000006
【図４Ｂ】
2011161890.tif 000007
【図５】
2011161890.tif 000008
【手続補正書】
【提出日】平成24年1月17日(2012.1.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
増幅された高周波信号を出力する並列接続された複数のトランジスタと、
前記複数のトランジスタの出力端子に接続された回路であって、互いに並列に接続され、それぞれが前記高周波信号に含まれる偶数次および奇数次のいずれか一方の高調波を処理する複数の第一の高調波処理回路と、
前記複数のトランジスタの出力端子に接続された回路であって、互いに並列に接続され、それぞれが前記高周波信号に含まれる偶数次および奇数次のいずれか他方の高調波を処理する複数の第二の高調波処理回路と、を備え、
前記複数のトランジスタの並び方向における前記出力端子と前記第一の高調波処理回路との接続点の位置は、前記複数の第一の高調波処理回路ごとで異なり、
前記並び方向における前記出力端子と前記第二の高調波処理回路との接続点の位置は、前記複数の第二の高調波処理回路ごとで異なる、
高周波増幅回路。
【請求項２】
前記複数の第一の高調波処理回路は、前記並び方向に配置され、
前記複数の第二の高調波処理回路は、前記並び方向に配置される、
請求項１に記載の高周波増幅回路。
【請求項３】
前記複数のトランジスタは、１つの出力端子を共有し、
前記第一の高調波処理回路および前記第二の高調波処理回路は、それぞれインダクタとしてのワイヤを有し、
前記出力端子における複数の前記ワイヤの接続点の位置は、前記並び方向で異なる、
請求項１又は２に記載の高周波増幅回路。
【請求項４】
前記複数の第一の高調波処理回路のそれぞれは、前記出力端子に一端が接続された第一のインダクタと、一端が前記第一のインダクタの他端に接続され、他端がグラウンドと接続されたキャパシタとから構成され、前記トランジスタの動作周波数の２倍の周波数で共振する直列共振回路である、
請求項１〜３のいずれか１項に記載の高周波増幅回路。
【請求項５】
複数の前記キャパシタは、島状に分離して形成されている、
請求項４に記載の高周波増幅回路。
【請求項６】
前記複数の第二の高調波処理回路のそれぞれは、前記出力端子に一端が接続された第二のインダクタと、前記第二のインダクタの他端に接続された第一の分布定数素子とから構成される、
請求項１〜５のいずれか１項に記載の高周波増幅回路。
【請求項７】
前記第一の分布定数素子は、オープンスタブであり、
前記トランジスタの動作周波数の波長をλとしたときに、前記第一の分布定数素子の線路長がλ／１２である、
請求項６に記載の高周波増幅回路。
【請求項８】
前記高周波増幅回路は、さらに、
前記第二の高調波処理回路に接続された、前記高周波信号に含まれる基本波の整合回路を備える、
請求項１〜７のいずれか１項に記載の高周波増幅回路。
【請求項９】
前記高周波増幅回路は、さらに、
前記第二の高調波処理回路に接続された、前記高周波信号に含まれる基本波の整合回路を備え、
前記整合回路は、前記第二のインダクタと前記第一の分布定数素子との接続点に一端が接続された第三のインダクタと、前記第二のインダクタと前記第三のインダクタとの接続点に接続された第二の分布定数素子と、前記第三のインダクタの他端に接続された回路とから構成される、
請求項６に記載の高周波増幅回路。
【請求項１０】
前記出力端子と前記第一の高調波処理回路との接続点と、前記出力端子と前記第二の高調波処理回路との接続点とは前記並び方向に交互に並んでいる、
請求項１〜９のいずれか１項に記載の高周波増幅回路。
【請求項１１】
前記第一の高調波処理回路の数は、前記第二の高調波処理回路の数よりも１つ多い、
請求項１０に記載の高周波増幅回路。
【請求項１２】
前記第二の高調波処理回路の数は、前記第一の高調波処理回路の数よりも１つ多い、
請求項１０に記載の高周波増幅回路。
【請求項１３】
前記複数の第一の高調波処理回路および前記複数の第二の高調波処理回路は、前記出力端子の前記並び方向の中央を基準として対称に配置されている、
請求項１０に記載の高周波増幅回路。
【請求項１４】
前記複数の第一の高調波処理回路のそれぞれは、前記出力端子に一端が接続された第一のインダクタと、一端が前記第一のインダクタの他端に接続され、他端がグラウンドと接続されたキャパシタとから構成され、
前記複数の第二の高調波処理回路のそれぞれは、前記出力端子に一端が接続された第二のインダクタと、前記第二のインダクタの他端に接続された第一の分布定数素子とから構成され、
前記キャパシタと前記第一の分布定数素子とは、同一基板上に配置されている、
請求項１〜３のいずれか１項に記載の高周波増幅回路。
【請求項１５】
前記複数の第一の高調波処理回路は、互いに共振周波数の異なる第一の高調波処理回路を含む、
請求項１〜３のいずれか１項に記載の高周波増幅回路。
【請求項１６】
前記複数の第二の高調波処理回路は、互いに共振周波数の異なる第二の高調波処理回路を含む、
請求項１〜３のいずれか１項に記載の高周波増幅回路。
【請求項１７】
前記第一の高調波処理回路は、２次の高調波に対してショート状態を示す処理回路であり、
前記第二の高調波処理回路は、３次の高調波に対してオープン状態を示す処理回路である、
請求項１〜３のいずれか１項に記載の高周波増幅回路。
【請求項１８】
前記第一の高調波処理回路は、３次の高調波に対してショート状態を示す処理回路であり、
前記第二の高調波処理回路は、２次の高調波に対してオープン状態を示す処理回路である、
請求項１〜３のいずれか１項に記載の高周波増幅回路。
【請求項１９】
前記複数のトランジスタは、１つの出力端子を共有する、
請求項１に記載の高周波増幅回路。
【国際調査報告】
2011161890.tif 000009
2011161890.tif 000010
2011161890.tif 000011
2011161890.tif 000012