(57)【要約】  本発明に係る電源回路２５は、出力電圧Ｖｏｕｔを生成し、容量負荷１０を駆動する電源部３１と；電荷回収用コンデンサ３２と；容量負荷１０と電荷回収用コンデンサ３２との接続関係を切り替える接続切替部３３と；を有し、容量負荷１０に対する出力電圧Ｖｏｕｔの印加極性を反転する際、容量負荷１０と基準電圧ＶＲＥＦ２の印加端との間に電荷回収用コンデンサ３２を直列接続することで、容量負荷１０に蓄えられた電荷の回収を行った後、容量負荷１０と電源部３１の出力端との間に電荷回収用コンデンサ３２を直列接続することで、電荷回収用コンデンサ３２に回収された電荷を利用しながら、容量負荷１０に対して所望の印加極性で出力電圧Ｖｏｕｔの印加を行う。
2011114831.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧を生成し、容量負荷を駆動する電源部と；
電荷回収用コンデンサと；
前記容量負荷と前記電荷回収用コンデンサとの接続関係を切り替える接続切替部と；
を有し、
前記容量負荷に対する前記出力電圧の印加極性を反転する際、
前記容量負荷と基準電圧の印加端との間に前記電荷回収用コンデンサを直列接続することで、前記容量負荷に蓄えられた電荷の回収を行った後、
前記容量負荷と前記電源部の出力端との間に前記電荷回収用コンデンサを直列接続することで、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行うことを特徴とする電源。
【請求項２】
前記容量負荷に蓄えられた電荷の回収を行った後、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う前に、前記容量負荷の残留電荷を放電することを特徴とする請求項１に記載の電源。
【請求項３】
前記基準電圧は、
前記容量負荷に電荷が運ばれるように制御するための第１基準電圧と、
前記電荷回収用コンデンサに電荷が運ばれるように制御するための第２基準電圧と、
を含み、
前記接続切替部は、
前記容量負荷の第１端を負荷電圧の印加端に接続して第２端を前記第１基準電圧の印加端に接続するか、或いは、前記容量負荷の第２端を前記負荷電圧の印加端に接続して第１端を前記第１基準電圧の印加端に接続するかを切り替える第１接続切替部と；
前記電荷回収用コンデンサの第１端を前記電源部の出力端に接続して第２端を前記負荷電圧の印加端に接続するか、前記電荷回収用コンデンサの第１端を前記第２基準電圧の印加端に接続して第２端を前記負荷電圧の印加端に接続するか、或いは、前記電源部の出力端と前記負荷電圧の印加端との間をバイパスするかを切り替える第２接続切替部と；
を含んでいることを特徴とする請求項１または請求項２に記載の電源。
【請求項４】
前記第２基準電圧は、前記第１基準電圧と同電圧、または、より低い電圧であることを特徴とする請求項３に記載の電源。
【請求項５】
前記電荷回収用コンデンサの容量値は、前記容量負荷の容量値と同値、または、より大きい値であることを特徴とする請求項３または請求項４に記載の電源。
【請求項６】
前記電源部は、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う際、前記負荷電圧を監視して、前記負荷電圧が一定となるように、前記出力電圧の帰還制御を行うことを特徴とする請求項３〜請求項５のいずれかに記載の電源。
【請求項７】
前記電源部は、前記電荷回収用コンデンサで回収された電荷量を監視して、前記負荷電圧の出力カーブを予め予測し、その予測結果を前記出力電圧の帰還制御に反映させることを特徴とする請求項６に記載の電源。
【請求項８】
複数の表示素子として前記容量性負荷を有する表示パネルと；
前記表示パネルの駆動制御を行う駆動装置と；
請求項１〜請求項７のいずれかに記載の電源と；
を有することを特徴とする表示装置。
【請求項９】
前記複数の表示素子は、いずれも電気化学表示素子であることを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記複数の表示素子は、いずれも正電圧の印加によって白化され、負電圧の印加時間に応じて表示濃度を制御されることを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量負荷駆動用の電源、及び、これを用いた表示装置（電子情報の表示端末装置）に関するものである。
【背景技術】
【０００２】
近年、パーソナルコンピューターの動作速度の向上、ネットワークインフラの普及、データストレージの大容量化と低価格化に伴い、従来紙への印刷物で提供されたドキュメントや画像等の情報を、より簡便な電子情報として入手し、電子情報を閲覧する機会が益々増大している。【０００３】
このような電子情報の閲覧手段として、従来の透過型液晶ディスプレイやＣＲＴ［Cathode  Ray  Tube］、また近年では、有機ＥＬ［electroluminescence］ディスプレイ等の発光型ディスプレイが主として用いられているが、特に、電子情報がドキュメント情報の場合、閲覧者は比較的長時間にわたってこの閲覧手段を注視する必要がある。一般に発光型ディスプレイの欠点として、フリッカーで目が疲労する、持ち運びに不便、読む姿勢が制限され、静止画面に視線を合わせる必要が生じる、長時間閲覧すると消費電力が嵩む等が知られており、上記のように比較的長時間にわたって閲覧手段を注視する行為は閲覧者にとって優しいとは言い難い。【０００４】
上記の発光型ディスプレイが有している欠点を解消することができるディスプレイとして、外光を利用し、電力を消費せずに像情報を保持することができるメモリー性反射型ディスプレイが知られているが、メモリー性反射型ディスプレイは下記の理由で十分な性能を有しているとは言い難い。【０００５】
反射型液晶ディスプレイ等の偏光板を用いる方式のメモリー性反射型ディスプレイは、反射率が約４０％と低いため白表示に難があり、また、構成部材の作成に用いる製法の多くが簡便とは言い難い。【０００６】
ポリマー分散型液晶を用いる方式のメモリー性反射型ディスプレイは、高い駆動電圧を必要とし、また、有機物同士の屈折率差を利用しているため、得られる画像のコントラストが十分でない。【０００７】
ポリマーネットワーク型液晶を用いる方式のメモリー性反射型ディスプレイは、高い駆動電圧が必要であること、メモリー性を向上させるために複雑なＴＦＴ［Thin  Film  Transistor］回路が必要であること等の課題を抱えている。【０００８】
電気泳動方式のメモリー性反射型ディスプレイは、１０Ｖ以上の高い駆動電圧を必要とし、また、電気泳動性粒子の凝集による画質劣化が起こりやすい。電気泳動性粒子を一定量で小分けする隔壁構造にすることで凝集を低減できるが、そのようにするとセル構造や製造プロセスが複雑になるため安定した製造が難しい。【０００９】
上述した各方式のメモリー性反射型ディスプレイの欠点を解消するものとして、金属又は金属塩の溶解及び析出を利用するエレクトロデポジション（以下、ＥＤ［electrodeposition］という）方式のメモリー性反射型ディスプレイが知られている。ＥＤ方式のメモリー性反射型ディスプレイは、（i）３Ｖ以下の低電圧で駆動が可能である、（ii）セル構造が簡便である、（iii）表示品位が優れている（明るいペーパーライクな白表示と引き締まった黒表示）、という特長を有している。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−２４７８６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、ＥＤ方式のメモリー性反射型ディスプレイでは、出力画像の描画手段として金属の酸化・還元反応を利用しているため、その表示内容を変化させるためには、表示素子に電流を流す必要があった。表示素子に流れる電流の波形は、図２のようなピークを持つが、特に、大面積の表示パネルにおいて、表示内容を変化させる必要のある画素数が多い場合、例えば、全画面を真っ黒にする場合には、上記のピーク電流が大きなものになってしまうため、これを流すための電源回路も大電流の供給に対応しておく必要があった。【００１２】
また、ＥＤ方式の表示素子は、大きな容量成分Ｃｚを持つため、表示素子の両端に所望の電圧を印加して、その表示内容を変化させるためには、まず、この容量成分Ｃｚに電荷を充電する必要があった。従って、ＥＤ方式の表示素子に与える印加電圧を交流駆動する場合、すなわち、上記の印加電圧を正電圧Ｖｐから負電圧Ｖｍに、或いは、負電圧Ｖｍから正電圧Ｖｐに各々切り替える場合、表示素子の有する容量成分Ｃｚには、Ｃｚ×（Ｖｐ−Ｖｍ）分の電荷を電源回路から供給しなければならず、エネルギーロスとなっていた。特に、電池駆動である携帯型の表示端末装置では、電池の長寿命化と小型化の観点から、表示パネル駆動時のエネルギー効率をできる限り高める必要があった。【００１３】
なお、特許文献１には、容量性素子の交流駆動に際して、容量性素子に蓄えられた電荷の一部を電荷回収用コンデンサで回収し、次の容量性素子の駆動極性を反転する際に、先に回収した電荷の一部を用いて容量性素子をプリチャージする技術が開示されている。【００１４】
しかしながら、特許文献１の従来技術では、容量性素子と電荷回収用コンデンサが並列に接続されていたため、電荷の回収時及び再利用時のいずれにおいても、容量性素子と電荷回収用コンデンサの容量比によって決まる割合で電荷を大幅にロスしてしまうため、容量性素子に蓄えられた電荷を十分に回収・再利用することができなかった。【００１５】
本発明は、上記の問題点に鑑み、容量負荷駆動時のエネルギー効率を高めることが可能な電源、及び、これを用いた表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明に係る電源は、出力電圧を生成し、容量負荷を駆動する電源部と；電荷回収用コンデンサと；前記容量負荷と前記電荷回収用コンデンサとの接続関係を切り替える接続切替部と；を有し、前記容量負荷に対する前記出力電圧の印加極性を反転する際、前記容量負荷と基準電圧の印加端との間に前記電荷回収用コンデンサを直列接続することで、前記容量負荷に蓄えられた電荷の回収を行った後、前記容量負荷と前記電源部の出力端との間に前記電荷回収用コンデンサを直列接続することで、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う構成（第１の構成）とされている。【００１７】
上記第１の構成から成る電源は、前記容量負荷に蓄えられた電荷の回収を行った後、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う前に、前記容量負荷の残留電荷を放電する構成（第２の構成）にするとよい。【００１８】
上記第１または第２の構成から成る電源において、前記基準電圧は、前記容量負荷に電荷が運ばれるように制御するための第１基準電圧と、前記電荷回収用コンデンサに電荷が運ばれるように制御するための第２基準電圧と、を含み、前記接続切替部は、前記容量負荷の第１端を負荷電圧の印加端に接続して第２端を前記第１基準電圧の印加端に接続するか、或いは、前記容量負荷の第２端を前記負荷電圧の印加端に接続して第１端を前記第１基準電圧の印加端に接続するかを切り替える第１接続切替部と；前記電荷回収用コンデンサの第１端を前記電源部の出力端に接続して第２端を前記負荷電圧の印加端に接続するか、前記電荷回収用コンデンサの第１端を前記第２基準電圧の印加端に接続して第２端を前記負荷電圧の印加端に接続するか、或いは、前記電源部の出力端と前記負荷電圧の印加端との間をバイパスするかを切り替える第２接続切替部と；を含む構成（第３の構成）にするとよい。【００１９】
上記第３の構成から成る電源において、前記第２基準電圧は、前記第１基準電圧と同電圧、または、より低い電圧である構成（第４の構成）にするとよい。【００２０】
上記第３または第４の構成から成る電源において、前記電荷回収用コンデンサの容量値は、前記容量負荷の容量値と同値、または、より大きい値である構成（第５の構成）にするとよい。【００２１】
上記第３〜第５いずれかの構成から成る電源において、前記電源部は、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う際、前記負荷電圧を監視して、前記負荷電圧が一定となるように前記出力電圧の帰還制御を行う構成（第６の構成）にするとよい。【００２２】
上記第６の構成から成る電源において、前記電源部は、前記電荷回収用コンデンサで回収された電荷量を監視して、前記負荷電圧の出力カーブを予め予測し、その予測結果を前記出力電圧の帰還制御に反映させる構成（第７の構成）にするとよい。【００２３】
また、本発明に係る表示装置は、複数の表示素子として前記容量性負荷を有する表示パネルと；前記表示パネルの駆動制御を行う駆動装置と；上記第１〜第７いずれかの構成から成る電源と；を有する構成（第８の構成）とされている。【００２４】
上記第８の構成から成る表示装置において、前記複数の表示素子は、いずれも電気化学表示素子である構成（第９の構成）にするとよい。【００２５】
また、上記第９の構成から成る表示装置において、前記複数の表示素子は、いずれも正電圧の印加によって白化され、負電圧の印加時間に応じて表示濃度を制御される構成（第１０の構成）にするとよい。
【発明の効果】
【００２６】
本発明によれば、容量負荷駆動時のエネルギー効率を高めることが可能な電源、及び、これを用いた表示装置を提供することができる。
【図面の簡単な説明】
【００２７】
【図１Ａ】ＥＤ表示素子の基本構成を示す模式図（黒状態）
【図１Ｂ】ＥＤ表示素子の基本構成を示す模式図（白状態）
【図２】ＥＤ表示素子に一定電圧のパルスを印加した場合における典型的な濃度変化と電流波形を示す波形図
【図３】アクティブマトリクス駆動方式を採用したＥＤ表示装置の一構成例を示す等価回路図
【図４】ＥＤ表示装置の駆動方法を説明するためのタイミングチャート
【図５】ＥＤ表示装置のシステム構成図
【図６】ひとつの表示パネルに対してゲートドライバ及びソースドライバを複数個ずつ設けた場合のブロック図
【図７】ＥＤ表示装置の外観図
【図８】電源回路の一構成例を示す回路図
【図９】ＥＤ表示素子の第１の充放電動作を説明するための波形図
【図１０Ａ】電源回路の第１動作状態（デジタル制御電源部からの直接的な正電圧印加状態）を示す回路図
【図１０Ｂ】電源回路の第２動作状態（極性反転時（正→負）の電荷回収状態）を示す回路図
【図１０Ｃ】電源回路の第３動作状態（ＥＤ表示素子の残留電荷放電状態）を示す回路図
【図１０Ｄ】電源回路の第４動作状態（回収電荷を利用した負電圧印加状態）を示す回路図
【図１０Ｅ】電源回路の第５動作状態（デジタル制御電源部からの直接的な負電圧印加状態）を示す回路図
【図１０Ｆ】電源回路の第６動作状態（極性反転時（負→正）の電荷回収状態）を示す回路図
【図１０Ｇ】電源回路の第７動作状態（回収電荷を利用した正電圧印加状態）を示す回路図
【図１０Ｈ】電源回路の第８動作状態（電荷回収用コンデンサの蓄積電荷放電状態）を示す回路図
【図１１】ＥＤ表示素子の第２の充放電動作を説明するための波形図
【図１２】表示パネルをカラー化（ＲＧＢＷ化）した場合の模式図
【発明を実施するための形態】
【００２８】
ここでは、本発明の適用対象として、ＥＤ方式のメモリー性反射型ディスプレイ（以下では、ＥＤ表示装置と略称する）に搭載される表示パネル用電源を例示し、図面を参照しながら詳細な説明を行う。上記ＥＤ表示装置は、金属又は金属塩の溶解及び析出を利用するＥＤ方式の表示素子（以下では、ＥＤ表示素子と略称する）を複数マトリクス状に備えている。
【００２９】
＜ＥＤ表示素子の基本構成について＞
図１Ａ及び図１Ｂは、いずれも、ＥＤ表示素子の基本構成を示す模式図である。なお、図１Ａでは、ＥＤ表示素子１０を黒状態とした様子が描写されており、図１Ｂでは、ＥＤ表示素子１０を白状態とした様子が描写されている。
【００３０】
図１Ａ及び図１Ｂに示したＥＤ表示素子１０は、上部基板１１と、下部基板１２と、上部基板１１上に形成された上部電極１３と、下部基板１２上に上部電極１３と対向する形で形成された下部電極１４と、上部電極１３と下部電極１４との間に挟み込まれた電解液１５と、を有している。電解液１５は、金属または金属を化学構造中に含む化合物と、白色顔料と、溶媒と、を有している。
【００３１】
＜銀又は銀を化学構造中に含む化合物について＞
なお、高コントラスト化の観点から、電解液１５に含まれる金属または金属を化学構造中に含む化合物としては、銀又は銀を化学構造中に含む化合物が好適である。銀又は銀を化学構造中に含む化合物とは、例えば、酸化銀、硫化銀、金属銀、銀コロイド粒子、ハロゲン化銀、銀錯体化合物、銀イオン等の化合物の総称であり、固体状態や液体への可溶化状態や気体状態などの相の状態種、中性、アニオン性、カチオン性等の荷電状態種は、特に問わない。
【００３２】
＜上部電極及び下部電極について＞
観察面側となる上部電極１３は、透明な電極で構成され、ＩＴＯ［Indium  Tin  Oxide］やＩＺＯ［Indium  Zinc  Oxide］など、一般的なディスプレイなどに用いられるような透明電極であれば、いずれでも使用することができる。下部電極１４は、化学的に安定な電極で構成され、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ、Ｆｅ、Ｎｉ、カーボン、Ｃｒ、Ａｌ、Ｍｏなどや、これらの積層膜あるいは合金などを用いることができる。なお、これらの電極のパターン形成方法としては、（i）基板上にスパッタ法や真空蒸着法などで電極材料を成膜した後、フォトリソグラフィ法によって電極パターンを形成する方法、（ii）金属ナノ粒子を分散したインクを基板に塗布して成膜し、その後フォトリソグラフィ法により電極パターンを形成する方法、及び、（iii）スクリーン印刷やフレキソ印刷やインクジェット印刷などでダイレクトに基板上に電極をパターニングする方法、などがある。
【００３３】
＜ＥＤ表示素子の駆動原理について＞
【００３４】
図１Ａに示すように、下部電極１４の電位を基準電位として、上部電極１３に書込閾値以上のマイナス電圧を印加すると、上部電極１３から電解液１５に電子が注入され、金属又は金属を化学構造中に含む化合物が上部電極１３上に析出する。この状態を観察側から見ると、析出金属又は析出金属塩による黒色が観察される。
【００３５】
一方、図１Ｂに示すように、下部電極１４の電位を基準電位として、上部電極１３に消去閾値以上のプラス電圧を印加すると、上部電極１３上に析出していた金属又は析出金属塩が酸化によりイオン化されて電解液１５中に溶出するため、析出金属又は析出金属塩による黒色が消失する。この状態を観察側から見ると、白色顔料による白色が観察される。
【００３６】
上述のように、上部電極１３と下部電極１４との間に印加する電圧の極性を切り替えることで、白色と黒色の表示を可逆的に切り替えることができる。また、白黒の濃度制御については、析出金属又は析出金属塩の析出量を調整することで実現することができる。このような白黒の濃度制御方式としては、上部電極１３と下部電極１４との間に印加する電圧の大きさを変化させる方式や、一定電圧の印加時間を変化させる方式が考えられる。
【００３７】
＜ＥＤ表示素子の濃度特性、電流特性について＞
図２は、ＥＤ表示素子に一定電圧値のパルスＶを印加した場合における典型的な濃度変化と電流波形を示す波形図である。本図に示す通り、濃度ＯＤはパルスＶの印加時間ｔに応じて高くなっていき、電流ＩはパルスＶの印加直後にピークを持つような波形となる。また、濃度ＯＤは、パルスＶの印加終了時点での濃度に維持されるので、パルスＶの印加時間を制御することにより、白表示と黒表示だけでなく、その中間調表示（階調度制御）を行うことができる。
【００３８】
＜アクティブマトリクス駆動方式を採用したＥＤ表示装置について＞
ＥＤ表示装置を構成する場合には、ＥＤ表示素子の駆動方式として、アクティブマトリクス駆動方式を採用することができる。図３は、アクティブマトリクス駆動方式を採用したＥＤ表示装置の一構成例を示す等価回路図である。
【００３９】
本構成例のＥＤ表示装置２０は、ｘ本のゲート線Ｇ１〜Ｇｘを駆動するゲートドライバ２１と、ｙ本のソース線Ｓ１〜Ｓｙを駆動するソースドライバ２２と、表示パネル２３とを有する。表示パネル２３は、ｘ行×ｙ列のマトリクス状に形成されたセル２３１と、電源電圧ＶＤＤが印加される電源電圧線２３２と、コモン電圧ＶＣＯＭが印加されるコモン電圧線２３３と、を有する。
【００４０】
表示パネル２３を形成する複数のセル２３１は、いずれも同一構成から成り、選択用トランジスタＴｒ１と、駆動用トランジスタＴｒ２と、ＥＤ表示素子１０と、補助容量Ｃ１及びＣ２とを有する。なお、表示パネル２３が白黒パネルである場合には、画像データの１ピクセルとして、各々のセル２３１を制御すればよい。
【００４１】
選択用トランジスタＴｒ１の第１端子（ドレインまたはソース）は、ソース線Ｓ１〜Ｓｙのいずれか一に接続されている。選択用トランジスタＴｒ１の第２端子（ソースまたはドレイン）は、駆動用トランジスタＴｒ２の制御端子（ゲート）に接続されている。選択用トランジスタＴｒ１の制御端子（ゲート）は、ゲート線Ｇ１〜Ｇｘのいずれか一に接続されている。駆動用トランジスタＴｒ２の第１端子（ドレインまたはソース）は、電源電圧線２３２に接続されている。駆動用トランジスタＴｒ２の第２端子（ソースまたはドレイン）はＥＤ表示素子１０の下部電極１４（図１を合わせて参照）に接続されている。ＥＤ表示素子１０の上部電極１３（図１を合わせて参照）は、コモン電圧線２３３に接続されている。このコモン電圧線２３３は、表示パネル２３の観察面側に敷設する必要があるため、ＩＴＯやＩＺＯなどの透過性導電素材を用いて形成すればよい。また、駆動用トランジスタＴｒ２の第１端子と制御端子との間、及び、第２端子と制御端子との間には、それぞれ、補助容量Ｃ１及びＣ２が接続されている。
【００４２】
また、本構成例のＥＤ表示装置２０では、選択用トランジスタＴｒ１と駆動用トランジスタＴｒ２として、いずれもＮチャネル型のＴＦＴ［Thin  Film  Transistor］を用いている。このＮチャネルのＴＦＴについては、ａ−Ｓｉ（アモルファスシリコン）で作成したものを利用してもよいし、Ｃ６０などの有機半導体で作成したものを利用してもよい。本構成例のＥＤ表示装置２０を製造する際には、ＬＣＤ［Liquid  Crystal  Display］の製造プロセスを利用することができる。
【００４３】
また、金属又は金属塩の溶解及び析出を利用するためには、ＥＤ表示素子１０に電流を流す必要があるため、本構成例のＥＤ表示装置２０で示したように、選択用トランジスタＴｒ１と駆動用トランジスタＴｒ２を用いる２トランジスタ方式を採用することが望ましい。この２トランジスタ方式は、アクティブマトリクス方式を採用した有機ＥＬ表示装置でも一般的に使われている技術である。
【００４４】
＜ＥＤ表示装置の駆動方法＞
図４は、ＥＤ表示装置２０の駆動方法を説明するためのタイミングチャートであり、上から順に、ゲート線Ｇ１〜Ｇｘに印加される電圧信号（以下では、適宜、ゲート信号Ｇ１〜Ｇｘと呼ぶ）、ソース線Ｓ１に印加される電圧信号（以下では、適宜、ソース信号Ｓ１と呼ぶ）、コモン電圧ＶＣＯＭ、及び、第１列目のＥＤ表示素子１０に各々印加される電圧ＥＤ＜ｋ，１＞（ただしｋ＝１、２、…、ｘ、以下同様）が描写されている。なお、電圧ＥＤ＜ｋ，１＞は、下部電極１４を基準とした上部電極１３の電圧（＝ＶＣＯＭ−ＶＤＤ）を示している。
【００４５】
このように、図４では、説明を簡単とするために、列方向については、第１列目のＥＤ表示素子１０のみに着目した描写を行ったが、第２列目〜第ｙ列目についても、第１列目と基本的に同様の駆動制御が行われることは言うまでもない。
【００４６】
また、ひとつのＥＤ表示素子１０は、ｍフレームで白から黒への変化が起こるものとする。ここでいう「フレーム」とは、ＥＤ表示素子１０に対して黒描画用のパルス電圧を印加する単位期間を指しており、具体的には、ゲート信号Ｇ１〜Ｇｘの各々について、ひとつの立上がりエッジが生じてから次の立上がりエッジが生じるまでの一定期間（走査期間）がひとつのフレームに相当する。従って、異なるゲート線に接続されているＥＤ表示素子１０同士を比べると、各々のフレーム開始タイミング及びフレーム終了タイミングは、各々が接続されているゲート線の走査間隔分だけずれることになる。例えば、図４中の符号Ｔ１〜Ｔｍは、それぞれ、第１行目のＥＤ表示素子１０に着目した場合のフレームを表している。
【００４７】
図４の駆動シーケンスは、表示パネル２３の全面を白色にリセットする全面白描画期間Ｔｗ（時刻ｔ１１〜ｔ１２）と、表示パネル２３に任意の画像を表示する黒描画期間Ｔｂ（時刻ｔ１３〜ｔ１９）から成る。
【００４８】
全面白描画期間Ｔｗでは、まず、ゲート信号Ｇ１〜Ｇｘが所定の期間ずつ順次ハイレベルに立ち上げられる。なお、ゲート信号Ｇｋのハイレベル期間中は、第ｋ行目の選択用トランジスタＴｒ１がいずれもオン状態とされる。
【００４９】
また、全面白描画期間Ｔｗでは、ゲート信号Ｇ１〜Ｇｘの順次走査中、ソース信号Ｓ１がハイレベルとされる（ソース信号Ｓ２〜Ｓｙについても同様）。その結果、第１列目の駆動用トランジスタＴｒ２のゲートには、それぞれ、順次オン状態とされる選択用トランジスタＴｒ１を介して、ハイレベルのソース信号Ｓ１が順次印加され、駆動用トランジスタＴｒ２が順次オン状態とされる。なお、駆動用トランジスタＴｒ２に印加されたゲート電圧は、次にゲート電圧が書き込まれるまで、補助容量Ｃ１及びＣ２により保持される。
【００５０】
また、全面白描画期間Ｔｗでは、その全期間にわたり、電源電圧ＶＤＤを基準電位として、コモン電圧ＶＣＯＭが消去閾値以上のプラス電圧に設定される。従って、第１列目のＥＤ表示素子１０には、順次オン状態とされる駆動用トランジスタＴｒ２を介して、各々の上部電極１３から下部電極１４に向けた電流が順次流れ始める。なお、上記のプラス電圧は、ＥＤ表示素子１０が破壊されない程度の電圧値に設定しなければならないが、全面白描画（表示パネル２３のリセット）の高速化の観点から言えば、できるだけ高い電圧に設定することが好ましい。
【００５１】
その後、全面白描画期間Ｔｗでは、再び、ゲート信号Ｇ１〜Ｇｘの順次走査が行われるが、先と異なり、ソース信号Ｓ１はローレベルとされる（ソース信号Ｓ２〜Ｓｙについても同様）。従って、第１列目の駆動用トランジスタＴｒ２のゲートには、それぞれ、順次オン状態とされる選択用トランジスタＴｒ１を介して、ローレベルのソース信号Ｓ１が順次印加され、駆動用トランジスタＴｒ２が順次オフ状態とされる。その結果、第１列目のＥＤ表示素子１０に流れていた電流が順次停止される。
【００５２】
このように、全面白描画期間Ｔｗでは、表示パネル２３を形成する全てのＥＤ表示素子１０につき、各々の下部電極１４の電位を基準電位として、上部電極１３に消去閾値以上のプラス電圧が所定期間にわたって印加される。このようなプラス電圧の印加により、上部電極１３上に析出していた金属又は析出金属塩が酸化によりイオン化されて電解液１５中に溶出するため、析出金属又は析出金属塩による黒色が消失する。この状態を観察側から見ると、白色顔料による白色が観察される（図１Ｂを参照）。
【００５３】
なお、図４の駆動シーケンスを採用した場合には、ＥＤ表示素子１０に電流が流れ始めるタイミングを各行毎にずらすことができるので、突入電流を抑えることが可能となる。
【００５４】
表示パネル２３の全面白描画が完了した後、黒描画期間Ｔｂでは、ゲート信号Ｇ１〜Ｇｘの順次走査がｍフレームにわたって繰り返し実行される。
【００５５】
また、黒描画期間Ｔｂでは、ゲート信号Ｇ１〜Ｇｘの順次走査中、各行毎にソース信号Ｓ１のハイレベル／ローレベルが逐次切り換えられる（ソース信号Ｓ２〜Ｓｙも同様）。なお、ひとつのフレームにおいて、ソース信号Ｓ１がハイレベルに設定された行では、そのフレーム期間中、駆動用トランジスタＴｒ２がオン状態に維持されることになる。一方、ひとつのフレームにおいて、ソース信号Ｓ１がローレベルに設定された行では、そのフレーム期間中、駆動用トランジスタＴｒ２がオフ状態に維持されることになる。すなわち、図４の駆動シーケンスによれば、ゲート信号Ｇ１〜Ｇｘの順次走査中、各行毎にソース信号Ｓ１のハイレベル／ローレベルを切り換えることにより、駆動用トランジスタＴｒ２のオン期間を各行毎にフレーム単位で調整することが可能となる。
【００５６】
また、黒描画期間Ｔｂでは、その全期間にわたり、電源電圧ＶＤＤを基準電位として、コモン電圧ＶＣＯＭが書込閾値以上のマイナス電圧に設定される。従って、ひとつのフレームにおいて、ソース信号Ｓ１がハイレベルに設定された行のＥＤ表示素子１０には、そのフレーム期間中、オン状態に維持される駆動用トランジスタＴｒ２を介して、その下部電極１４から上部電極１３に向けた電流が流れる。このようなマイナス電圧の印加により、上部電極１３から電解液１５に電子が注入され、金属又は金属を化学構造中に含む化合物が上部電極１３上に析出する。この状態を観察側から見ると、析出金属又は析出金属塩による黒色が観察される（図１Ａを参照）。なお、上記のマイナス電圧は、ＥＤ表示素子１０が破壊されない程度の電圧値に設定しなければならないが、黒描画の高速化の観点から言えば、できるだけ高い電圧に設定することが好ましい。
【００５７】
図４の例では、第１行目、第３行目、及び、第ｘ行目のＥＤ表示素子１０について、各々の表示色を白色から黒色へと完全に変化させるために、ｍフレームにわたって上記のマイナス電圧がＥＤ表示素子１０に印加されている。この場合には、ゲート信号Ｇ１〜Ｇｘの順次走査中、１フレーム目〜ｍフレーム目の全てにおいて、第１行目、第３行目、及び第ｘ行目が選択されるタイミングでソース信号Ｓ１をハイレベルに設定すればよい。
【００５８】
一方、第２行目のＥＤ表示素子１０については、その表示色を白色のままに維持するために、いずれのフレームにおいても、ＥＤ表示素子１０に何ら電圧が印加されない状態とされている。この場合には、ゲート信号Ｇ１〜Ｇｘの順次走査中、１フレーム目〜ｍフレーム目の全てにおいて、第２行目が選択されるタイミングでソース信号Ｓ１をローレベルに設定すればよい。
【００５９】
また、ＥＤ表示素子１０の階調制御を行う場合には、黒描画期間Ｔｂにおいて、上記マイナス電圧の印加時間（すなわちフレーム数）を制御すればよい。例えば、ひとつのＥＤ表示素子１０について、その表示色を白色と黒色の中間濃度（灰色）に変化させたければ、１フレーム目からｎフレーム目（ただし１＜ｎ＜ｍ）まで、上記のマイナス電圧をＥＤ表示素子１０に印加した後、（ｎ＋１）フレーム目からｍフレーム目までは、ＥＤ表示素子１０に何ら電圧が印加されない状態とすればよい。この場合には、ゲート信号Ｇ１〜Ｇｘの順次走査中、１フレーム目〜ｎフレーム目において、該当行が選択されるタイミングでソース信号Ｓ１をハイレベルに設定し、（ｎ＋１）フレーム目からｍフレーム目において、該当行が選択されるタイミングでソース信号Ｓ１をローレベルに設定すればよい。
【００６０】
このように、表示パネル２３を形成する全てのＥＤ表示素子１０を一度白色状態にした後、任意のＥＤ表示素子１０のみを黒色状態に変化させることで、任意の画像を表示することが可能となる。
【００６１】
＜ＥＤ表示装置のシステム構成＞
図５は、ＥＤ表示装置２０のシステム構成図である。本構成例のＥＤ表示装置２０は、先出のゲートドライバ２１、ソースドライバ２２、及び、表示パネル２３に加えて、表示コントローラ２４と、電源回路２５と、メモリ２６と、中央演算処理装置２７（以下ではＣＰＵ［Central  Processing  Unit］２７と呼ぶ）と、操作部２８と、を有する。
【００６２】
ゲートドライバ２１は、表示コントローラ２４の指示に応じて、表示パネル２３に出力されるゲート信号Ｇ１〜Ｇｘを生成する。ソースドライバ２２は、表示コントローラ２４の指示に応じて、表示パネル２３に出力されるソース線Ｓ１〜Ｓｙを生成する。なお、図３や図５では、ひとつの表示パネル２３に対して、ゲートドライバ２１とソースドライバ２２を１つずつ設けた構成が描写されているが、本発明の構成はこれに限定されるものではなく、図６に示すように、ひとつの表示パネル２３に対して、Ｘ個（ただしＸ≧２）のゲートドライバ２１−１〜２１−Ｘと、Ｙ個（ただしＹ≧２）のソースドライバ２２−１〜２２−Ｙを設けた構成としても構わない。特に、図６の構成を採用すれば、表示パネル２３の大画面化や高精細化に伴い、表示パネル２３を形成する画素数が増大した場合でも、ゲートドライバやソースドライバの設置数Ｘ、Ｙを増やすことで柔軟に対応することができる。
【００６３】
表示パネル２３は、ＥＤ表示素子１０を用いた複数のセル２３１をマトリクス状に有しており、ゲートドライバ２１から入力されるゲート信号Ｇ１〜Ｇｘ、ソースドライバ２２から入力されるソース信号Ｓ１〜Ｓｙ、及び、電源回路２５から入力される電源電圧ＶＤＤ及びコモン電圧ＶＣＯＭに応じて任意の画像を表示する（図３を参照）。なお、先にも述べた通り、表示パネル２３が白黒パネルである場合には、画像データの１ピクセルとして、各々のセル２３１を制御すればよい。
【００６４】
表示コントローラ２４は、ＣＰＵ２７からの指示やメモリ２６の格納情報に基づいて、ゲートドライバ２１、ソースドライバ２２、及び、電源回路２５を制御することにより、表示パネル２３に任意の画像を出力させる。
【００６５】
電源回路２５は、表示コントローラ２４の制御に基づいて、電源電圧ＶＤＤとコモン電圧ＶＣＯＭを生成し、これを表示パネル２３に出力する。なお、電源回路２５の内部構成や動作については、後ほど詳細に説明する。
【００６６】
メモリ２６は、表示パネル２３に表示すべき画像の情報（画像データ）を記憶する。なお、上記の画像データは、ＣＰＵ２７を介してメモリ２６に記憶される。
【００６７】
ＣＰＵ２７は、ＥＤ表示装置２０の動作を統括的に制御する主体であり、例えば、操作部２８で受け付けられたユーザの入力操作に応じて、表示コントローラ２４とメモリ２６を制御する。例えば、ＣＰＵ２７は、操作部２８でページ送りやページ戻しのユーザ操作が受け付けられたことを判定し、適切な画像データを不図示の画像データ保持部（内蔵フラッシュメモリや着脱型のメモリカードなど）からメモリ２６に転送する。
【００６８】
操作部２８は、ユーザの入力操作（ボタン操作など）を受け付けて、その内容をＣＰＵ２７に伝達するユーザインタフェイスである。
【００６９】
＜ＥＤ表示装置の外観＞
図７は、ＥＤ表示装置２０の外観図である。ＥＤ表示装置２０の本体には、表示パネル２３のほか、操作部２８として、現ページの表示画像を消去して次ページの表示画像を描写するためのページ送りボタン２８ａと、現ページの表示画像を消去して前ページの表示画像を描写するためのページ戻しボタン２８ｂと、が備えられている。また、図７には描写されていないが、ＥＤ表示装置２０には、電源スイッチ、外部情報機器（例えばパーソナルコンピュータ）との接続を確立するための各種インタフェイス（ＵＳＢ［Universal  Serial  Bus］インタフェイスなど）、及び、メモリカードなどを着脱するためのメモリスロットなどが具備されている。
【００７０】
＜電源回路の構成＞
図８は、電源回路２５の一構成例を示す回路図である。本構成例の電源回路２５は、デジタル制御電源部３１と、電荷回収用コンデンサ３２と、接続切替部３３と、を有する。
【００７１】
デジタル制御電源部３１は、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する回路ブロックであり、出力部３１１と、制御部３１２と、を有する。
【００７２】
出力部３１１は、Ｎチャネル型ＭＯＳ［Metal  Oxide  Semiconductor］電界効果トランジスタＱ１及びＱ２と、インダクタＬ１と、コンデンサＣ１と、を有する同期整流方式の降圧型スイッチングＤＣ／ＤＣコンバータである。なお、トランジスタＱ１及びＱ２のゲートには、それぞれ、パルス幅変調されたゲート信号ＰＷＭ１及びＰＷＭ２が入力されており、互いに逆相でオン／オフ制御される。ただし、出力部３１１の構成はこれに限定されるものではなく、ダイオード整流方式の採用や昇圧型への変更など、いかなる変形も可能である。
【００７３】
制御部３１２は、表示コントローラ２４からの指示に基づいて、切替制御部３２を形成するスイッチＳＷ１〜ＳＷ９のオン／オフ制御を行うマイクロプロセッサである。また、制御部３１２は、電荷回収用コンデンサ３２で回収された電荷量に相当する充電電圧Ｖａと、ＥＤ表示素子１０に印加される負荷電圧Ｖｂを各々Ａ／Ｄ［Analog/Digital］変換して得られるデータ値を監視して、ゲート信号ＰＷＭ１及びＰＷＭ２の駆動周波数及びデューティを制御することにより、出力電圧Ｖｏｕｔの帰還制御を行う機能も備えている。これについては、後ほど詳細に説明する。
【００７４】
電荷回収用コンデンサ３２は、ＥＤ表示素子１０（容量値：Ｃｚ）に蓄えられた電荷を回収するための容量素子（容量値：Ｃｒ）である。なお、図８では、１個のＥＤ表示素子１０が描写されているが、表示パネル２３を駆動する際には、大抵の場合、複数のＥＤ表示素子１０が同時に選択され、これらに対して同時に充放電制御が行われる。従って、図８に描写されている１個のＥＤ表示素子１０は、表示パネル２３の駆動に際して、同時に選択されている複数のＥＤ表示素子１０を１個の容量素子として等価的に表現したものであり、その容量値Ｃｚは、同時に選択されている複数のＥＤ表示素子１０の各々が有する容量成分の合成容量値であると理解することができる。
【００７５】
接続切替部３３は、ＥＤ表示素子１０と電荷回収用コンデンサ３２との接続関係を切り替える回路ブロックであり、第１接続切替部３３ａと、第２接続切替部３３ｂと、を含んでいる。
【００７６】
第１接続切替部３３ａは、ＥＤ表示素子１０の第１端Ｐ１１（ここではコモン電圧ＶＣＯＭが印加される上部電極１３とする、図１Ａ及び図１Ｂを参照）を負荷電圧Ｖｂの印加端に接続して第２端Ｐ１２（ここでは電源電圧ＶＤＤが印加される下部電極１４とする、図１Ａ及び図１Ｂを参照）を第１基準電圧ＶＲＥＦ１の印加端に接続するか、ＥＤ表示素子１０の第２端Ｐ１２を負荷電圧Ｖｂの印加端に接続して第１端Ｐ１１を第１基準電圧ＶＲＥＦ１の印加端に接続するか、或いは、ＥＤ表示素子１０の第１端Ｐ１１と第２端Ｐ１２をいずれも第１基準電圧ＶＲＥＦ１の印加端に接続するかを切り替える回路ブロックであり、スイッチＳＷ１〜ＳＷ４を有する。
【００７７】
スイッチＳＷ１は、ＥＤ表示素子１０の第１端Ｐ１１と負荷電圧Ｖｂの印加端との間に接続されている。スイッチＳＷ２は、ＥＤ表示素子１０の第１端Ｐ１１と第１基準電圧ＶＲＥＦ１の印加端との間に接続されている。スイッチＳＷ３は、ＥＤ表示素子１０の第２端Ｐ１２と負荷電圧Ｖｂの印加端との間に接続されている。スイッチＳＷ４は、ＥＤ表示素子１０の第２端Ｐ１２と第１基準電圧ＶＲＥＦ１の印加端との間に接続されている。
【００７８】
第２接続切替部３３ｂは、電荷回収用コンデンサ３２の第１端Ｐ２１をデジタル制御電源部３１の出力端（出力電圧Ｖｏｕｔの印加端）に接続して第２端Ｐ２２を負荷電圧Ｖｂの印加端に接続するか、電荷回収用コンデンサ３２の第１端Ｐ２１を第２基準電圧ＶＲＥＦ２の印加端に接続して第２端Ｐ２２を負荷電圧Ｖｂの印加端に接続するか、デジタル制御電源部３１の出力端と負荷電圧Ｖｂの印加端の間をバイパスするか、或いは、電荷回収用コンデンサ３２の第１端Ｐ２１と第２端Ｐ２２をいずれも第２基準電圧ＶＲＥＦ２の印加端に接続するかを切り替える回路ブロックであり、スイッチＳＷ５〜ＳＷ９を有する。
【００７９】
スイッチＳＷ５は、電荷回収用コンデンサ３２の第１端Ｐ２１とデジタル制御電源部３１の出力端との間に接続されている。スイッチＳＷ６は、電荷回収用コンデンサ３２の第１端Ｐ２１と第２基準電圧ＶＲＥＦ２の印加端との間に接続されている。スイッチＳＷ７は、電荷回収用コンデンサ３２の第２端Ｐ２２と負荷電圧Ｖｂの印加端との間に接続されている。スイッチＳＷ８は、電荷回収用コンデンサ３２の第２端Ｐ２２と第２基準電圧ＶＲＥＦ２の印加端との間に接続されている。スイッチＳＷ９は、デジタル制御電源部３１の出力端と負荷電圧Ｖｂの印加端との間に接続されている。
【００８０】
＜ＥＤ表示素子の第１の充放電動作＞
図９は、ＥＤ表示素子１０の第１の充放電動作を説明するための波形図である。なお、本図の上段にはＥＤ表示素子１０の両端電圧Ｖｚ（＝ＶＣＯＭ−ＶＤＤ）が描写されており、下段には電荷回収用コンデンサ３２の両端電圧Ｖｒが描写されている。
【００８１】
時刻ｔ２１以前は、ＥＤ表示素子１０の表示保持期間であり、時刻ｔ２１におけるＥＤ表示素子１０の両端電圧Ｖｚは、直前の黒描画期間に印加された負電圧（例えば−１．５Ｖ）から自然放電分だけ減少している。
【００８２】
時刻ｔ２１において、ＥＤ表示素子１０の表示内容を更新するように指示を受けると、時刻ｔ２１〜ｔ２２（期間ＴＣ）では、電源回路２５が図１０Ｃの第３動作状態とされ、ＥＤ表示素子１０の残留電荷が放電される。具体的には、接続切替部３３において、スイッチＳＷ２及びＳＷ４がオンされ、その余のスイッチＳＷ１、ＳＷ３、及び、ＳＷ５〜ＳＷ９がオフされる。このような接続切替制御によって、ＥＤ表示素子１０の第１端Ｐ１１及び第２端Ｐ１２がいずれも第１基準電圧ＶＲＥＦ１の印加端に接続されるので、ＥＤ表示素子１０の残留電荷が全て放電され、ＥＤ表示素子１０の両端電圧Ｖｚが０Ｖとなる。
【００８３】
次に、時刻ｔ２２〜ｔ２３（期間ＴＡ）では、電源回路２５が図１０Ａの第１動作状態とされ、デジタル制御電源部３１からＥＤ表示素子１０への直接的な正電圧印加が行われる。具体的には、接続切替部３３において、スイッチＳＷ１、ＳＷ４、及び、ＳＷ９がオンされ、その余のスイッチＳＷ２、ＳＷ３、及び、ＳＷ５〜ＳＷ８がオフされる。このような接続切替制御により、ＥＤ表示素子１０の第１端Ｐ１１には、デジタル制御電源部３１から出力電圧Ｖｏｕｔ（例えば１．５Ｖ）が印加され、第２端Ｐ１２には、第１基準電圧ＶＲＥＦ１（例えば０Ｖ）が印加される。従って、ＥＤ表示素子１０の両端電圧Ｖｚは正電圧（例えば＋１．５Ｖ）となり、ＥＤ表示素子１０が白化される（図１Ｂを参照）。
【００８４】
次に、時刻ｔ２３〜ｔ２４（期間ＴＢ）では、電源回路２５が図１０Ｂの第２動作状態とされて、極性反転時（正→負）の電荷回収が行われる。具体的には、接続切替部３３において、スイッチＳＷ１、ＳＷ４、ＳＷ６、及び、ＳＷ７がオンとされ、その余のスイッチＳＷ２、ＳＷ３、ＳＷ５、ＳＷ８、及び、ＳＷ９がオフとされる。このような接続切替制御により、ＥＤ表示素子１０の第１端Ｐ１１は、電荷回収用コンデンサ３２を介して第２基準電圧ＶＲＥＦ２の印加端に接続され、第２端Ｐ１２は、第１基準電圧ＶＲＥＦ１の印加端に接続される。従って、ＥＤ表示素子１０に蓄えられていた電荷は、ＥＤ表示素子１０と電荷回収用コンデンサ３２との容量比（Ｃｚ：Ｃｒ）に応じた割合で、電荷回収用コンデンサ３２に回収される。
【００８５】
なお、このとき、ＥＤ表示素子１０に蓄えられた電荷をできるだけ多く回収するためには、第２基準電圧ＶＲＥＦ２を第１基準電圧ＶＲＥＦ１と同電圧、または、より低い電圧に設定することが望ましい。
【００８６】
また、ＥＤ表示素子１０に蓄えられた電荷をできるだけ多く回収するためには、電荷回収用コンデンサ３２の容量値ＣｒをＥＤ表示素子１０の容量値Ｃｚと同値、または、Ｃｚよりも大きい値に設定することが望ましい。ただし、容量値Ｃｒを過大に設定してしまうと、電荷の回収に長時間を要したり、電荷回収用コンデンサ３２の両端電圧Ｖｒが低くなり過ぎて、電荷の再利用に支障を来したりするおそれがある。そのため、電荷回収用コンデンサ３２の容量値Ｃｒは、電荷回収時間や接続切替部３３のスイッチングロスを考慮して、適切な大きさに設定することが望ましい。例えば、ＥＤ表示素子１０の両端電圧Ｖｚが±１．５Ｖに対して、電荷回収用コンデンサ３２の両端電圧Ｖｒが０．３Ｖ以上となるように、電荷回収用コンデンサ３２の容量値Ｃｒを設定することが望ましい。
【００８７】
次に、ＥＤ表示素子１０から電荷回収用コンデンサ３２への電荷の回収が終了するタイミングである時刻ｔ２４において、再び電源回路２５が図１０Ｃの第３動作状態とされ、時刻ｔ２４〜ｔ２５（期間ＴＣ）でＥＤ表示素子１０の残留電荷が放電される。このような残留電荷の放電処理を行うことにより、先述の電荷回収処理後、ＥＤ表示素子１０に僅かながらも残留する電荷を確実に放電することができるので、以後の負電圧印加に際してエネルギーロスを生じずに済み、デジタル制御電源部３１の負担を軽減することが可能となる。
【００８８】
なお、第２基準電圧ＶＲＥＦ２が第１基準電圧ＶＲＥＦ１よりも低い場合、その電圧差によって、ＥＤ表示素子１０から電荷回収用コンデンサ３２への電荷回収を開始してから回収が終了してＥＤ表示素子１０の両端電圧Ｖｚが０になるまでに必要な時間、すなわち時刻ｔ２３から時刻ｔ２４に達するまでの時間は相違する（第２基準電圧ＶＲＥＦ２が第１基準電圧ＶＲＥＦ１よりも低いほど到達タイミングが早くなる）。そこで、ＥＤ表示素子１０の両端電圧Ｖｚが０Ｖとなるタイミングを予め測定して時刻ｔ２４を決定するとよい。
【００８９】
次に、時刻ｔ２５〜ｔ２６（期間ＴＤ）では、電源回路２５が図１０Ｄの第４動作状態とされ、回収電荷を利用したＥＤ表示素子１０への負電圧印加が行われる。具体的には、接続切替部３３において、スイッチＳＷ２、ＳＷ３、ＳＷ５、及び、ＳＷ７がオンされ、その余のスイッチＳＷ１、ＳＷ４、ＳＷ６、ＳＷ８、及び、ＳＷ９がオフされる。このような接続切替制御によって、ＥＤ表示素子１０の第１端Ｐ１１には、第１基準電圧ＶＲＥＦ１（例えば０Ｖ）が印加され、第２端Ｐ１２には、デジタル制御電源部３１から出力される出力電圧Ｖｏｕｔに電荷回収用コンデンサ３２の両端電圧Ｖｒが上乗せされた負荷電圧Ｖｂ（例えば１．５Ｖ）が印加される。従って、ＥＤ表示素子１０の両端電圧Ｖｚは、負電圧（例えば−１．５Ｖ）となる。
【００９０】
なお、上記の負電圧印加については、電荷回収用コンデンサ３２で回収された電荷がＥＤ表示素子１０の充電によって全て消費されるまで継続すればよい。
【００９１】
ただし、負荷電圧Ｖｂとしては、出力電圧Ｖｏｕｔに電荷回収用コンデンサ３２の両端電圧Ｖｒが上乗せされた電圧が得られるため、出力電圧Ｖｏｕｔが一定に維持されていると、図９の破線で示したように、ＥＤ表示素子１０の両端電圧Ｖｚにアンダーシュートが生じてしまう。
【００９２】
そこで、本実施形態の電源回路２５において、デジタル制御電源部３１は、電荷回収用コンデンサ３２に回収された電荷を利用しながら、ＥＤ表示素子１０に対して所望の印加極性で出力電圧Ｖｏｕｔの印加を行う際、負荷電圧Ｖｂを監視して、負荷電圧Ｖｂが一定値（例えば１．５Ｖ）となるように、出力電圧Ｖｏｕｔの帰還制御を行う構成とされている。このような構成とすることにより、上記のアンダーシュートを抑制して、ＥＤ表示素子１０の劣化をできるだけ回避することが可能となる。
【００９３】
また、本実施形態の電源回路２５において、デジタル制御電源部３１は、電荷回収用コンデンサ３２で回収された電荷量に相当する充電電圧Ｖａを監視して、負荷電圧Ｖｂの出力カーブを予め予測し、その予測結果を出力電圧Ｖｏｕｔの帰還制御に反映させる構成とされている。このような構成とすることにより、負荷電圧Ｖｂの監視結果のみに基づいて出力電圧Ｖｏｕｔの帰還制御を行うよりも、出力電圧Ｖｏｕｔの帰還制御能力（出力応答性）を高めて、上記したアンダーシュートの抑制能力を向上することが可能となる。
【００９４】
時刻ｔ２６〜ｔ２７（期間ＴＥ）では、電源回路２５が図１０Ｅの第５動作状態とされて、デジタル制御電源部３１からＥＤ表示素子１０への直接的な負電圧印加が行われる。具体的には、接続切替部３３において、スイッチＳＷ２、ＳＷ３、及び、ＳＷ９がオンされ、その余のスイッチＳＷ１、ＳＷ４、及び、ＳＷ５〜ＳＷ８がオフされる。このような接続切替制御によって、ＥＤ表示素子１０の第１端Ｐ１１には、第１基準電圧ＶＲＥＦ１（例えば０Ｖ）が印加され、第２端Ｐ１２には、デジタル制御電源部３１から出力電圧Ｖｏｕｔ（例えば１．５Ｖ）が印加される。従って、ＥＤ表示素子１０の両端電圧Ｖｚは、負電圧（例えば−１．５Ｖ）となり、ＥＤ表示素子１０は、この負電圧の印加時間に応じた濃度で黒化される（図１Ａを参照）。
【００９５】
なお、図９に示した第１の充放電動作では、黒描画期間の負電圧印加によってＥＤ表示素子１０に蓄えられた電荷について、これを回収することなく、ＥＤ表示素子１０の白化前に全て放電してしまう構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、正電圧印加から負電圧印加への極性反転時と同様にして、負電圧印加時の蓄積電荷を回収する構成としてもよい。
【００９６】
特に、ＥＤ表示素子１０の表示内容を短時間で連続的に書き換えていく高速連続描画時には、ひとつの表示内容を保持する期間が短く、負電圧印加時の蓄積電荷が自然放電されにくいので、その回収によるエネルギー効率の向上効果が大きくなると考えられる。
【００９７】
＜ＥＤ表示素子の第２の充放電動作＞
図１１は、ＥＤ表示素子１０の第２の充放電動作を説明するための波形図であり、図９と同じく、本図の上段にはＥＤ表示素子１０の両端電圧Ｖｚ（＝ＶＣＯＭ−ＶＤＤ）が描写されており、下段には電荷回収用コンデンサ３２の両端電圧Ｖｒが描写されている。なお、第２の充放電動作は、先に説明した第１の充放電動作とほぼ同様の動作シーケンスを有しており、時刻ｔ３１〜ｔ２１（期間ＴＦ）における極性反転時（正→負）の電荷回収動作と、時刻ｔ２２〜ｔ３２（期間ＴＧ）における回収電荷を利用した正電圧印加動作が追加されている点に特徴を有している。そこで、以下の説明では、この期間ＴＦ及び期間ＴＧについて詳細な説明を行い、その他の期間については重複した説明を割愛する。
【００９８】
時刻ｔ３１以前は、ＥＤ表示素子１０の表示保持期間であり、時刻ｔ３１におけるＥＤ表示素子１０の両端電圧Ｖｚは、直前の黒描画期間に印加された負電圧（例えば−１．５Ｖ）から自然放電分だけ減少している。
【００９９】
時刻ｔ３１〜ｔ２１（期間ＴＦ）では、電源回路２５が図１０Ｆの第６動作状態とされて、極性反転時（負→正）の電荷回収が行われる。より具体的には、接続切替部３３において、スイッチＳＷ２、ＳＷ３、ＳＷ６、及び、ＳＷ７がオンとされ、その余のスイッチＳＷ１、ＳＷ４、ＳＷ５、ＳＷ８、及び、ＳＷ９がオフとされる。このような接続切替制御により、ＥＤ表示素子１０の第１端Ｐ１１は、第１基準電圧ＶＲＥＦ１の印加端に接続され、第２端Ｐ１２は、電荷回収用コンデンサ３２を介して第２基準電圧ＶＲＥＦ２の印加端に接続される。従って、ＥＤ表示素子１０に蓄えられていた電荷は、ＥＤ表示素子１０と電荷回収用コンデンサ３２との容量比（Ｃｚ：Ｃｒ）に応じた割合で、電荷回収用コンデンサ３２に回収される。
【０１００】
時刻ｔ２２〜ｔ３２（期間ＴＧ）では、電源回路２５が図１０Ｇの第７動作状態とされて、回収電荷を利用したＥＤ表示素子１０への正電圧印加が行われる。具体的には、接続切替部３３において、スイッチＳＷ１、ＳＷ４、ＳＷ５、及び、ＳＷ７がオンされ、その余のスイッチＳＷ２、ＳＷ３、ＳＷ６、ＳＷ８、及び、ＳＷ９がオフされる。このような接続切替制御によって、ＥＤ表示素子１０の第１端Ｐ１１には、デジタル制御電源部３１から出力される出力電圧Ｖｏｕｔに電荷回収用コンデンサ３２の両端電圧Ｖｒが上乗せされた負荷電圧Ｖｂ（例えば１．５Ｖ）が印加され、第２端Ｐ１２には、第１基準電圧ＶＲＥＦ１（例えば０Ｖ）が印加される。従って、ＥＤ表示素子１０の両端電圧Ｖｚは、正電圧（例えば＋１．５Ｖ）となる。
【０１０１】
なお、上記の正電圧印加については、電荷回収用コンデンサ３２で回収された電荷がＥＤ表示素子１０の充電によって全て消費されるまで継続すればよい。
【０１０２】
ただし、上記の正電圧印加時には、負荷電圧Ｖｂとして、出力電圧Ｖｏｕｔに電荷回収用コンデンサ３２の両端電圧Ｖｒが上乗せされた電圧が得られるため、出力電圧Ｖｏｕｔが一定に維持されていると、図１１の破線で示したように、ＥＤ表示素子１０の両端電圧Ｖｚにオーバーシュートが生じてしまう。これを回避するためには、先述と同様、デジタル制御電源部３１を用いて、充電電圧Ｖａ及び負荷電圧Ｖｂを監視し、負荷電圧Ｖｂが一定値（例えば１．５Ｖ）となるように、出力電圧Ｖｏｕｔの帰還制御を行えばよい。
【０１０３】
＜電荷回収用コンデンサの放電動作＞
図９で示した第１の充放電動作、及び、図１１で示した第２の充放電動作では、特段言及されていないが、システムのシャットダウン時などには、電源回路２５が図１０Ｈの第８動作状態とされて、電荷回収用コンデンサ３２の蓄積電荷が放電される。具体的には、接続切替部３３において、スイッチＳＷ６及びＳＷ８がオンされ、その余のスイッチＳＷ１〜ＳＷ４、ＳＷ５、ＳＷ７、及び、ＳＷ９がオフされる。このような接続切替制御によって、電荷回収用コンデンサ３２の第１端Ｐ２１及び第２端Ｐ２２がいずれも第２基準電圧ＶＲＥＦ２の印加端に接続されるので、電荷回収用コンデンサ３２の蓄積電荷が全て放電され、電荷回収用コンデンサ３２の両端電圧Ｖｒが０Ｖとなる。
【０１０４】
＜作用・効果＞
上記したように、本実施形態の電源回路２５は、ＥＤ表示素子１０に対する出力電圧Ｖｏｕｔの印加極性を反転する際、ＥＤ表示素子１０と第１基準電圧ＶＲＥＦ１の印加端との間に電荷回収用コンデンサ３２を直列接続することでＥＤ表示素子１０に蓄えられた電荷の回収を行った後、ＥＤ表示素子１０とデジタル制御電源部３１の出力端との間に電荷回収用コンデンサ３２を直列接続することで電荷回収用コンデンサ３２に回収された電荷を利用しながら、ＥＤ表示素子１０に対して所望の印加極性で出力電圧Ｖｏｕｔの印加を行う構成とされている。このような構成とすることにより、ＥＤ表示素子１０の容量成分によるエネルギーロスを抑えて、その交流駆動時におけるエネルギー効率を高めることが可能となる。
【０１０５】
また、本実施形態の電源回路２５であれば、ＥＤ表示素子１０への電圧印加初期時に流れる電流（電荷）を電荷回収用コンデンサ３２から賄うことができるので、デジタル制御電源部３１からＥＤ表示素子１０への突入電流を低減し、デジタル制御電源部３１の負担を軽減することが可能となる。
【０１０６】
また、容量負荷と電荷回収用コンデンサとを並列に接続して容量負荷と電荷回収用コンデンサの容量比に応じた電荷しか回収・再利用できなかった従来構成と異なり、本実施形態の電源回路２５であれば、容量負荷と電荷回収用コンデンサを直列に接続することにより容量負荷に蓄えられた電荷の殆ど全てを回収して再利用することができるので、エネルギー効率を大幅に高めることが可能となる。
【０１０７】
＜その他の変形例＞
上記の実施形態では、本発明の適用対象として、ＥＤ表示素子の駆動用電源を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、容量負荷（液晶素子や有機ＥＬ素子など）の駆動用電源全般に広く適用することが可能である。
【０１０８】
また、上記の実施形態では、表示パネル２３が白黒パネルである場合を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、表示パネル２３をカラー化する場合には、画像データの１ピクセルを形成するサブピクセル（例えば、ＲＧＢＷサブピクセル）の一つとして、各々のセル２３１を制御すればよい（図１２を参照）。
【０１０９】
このように、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１１０】
本発明は、電子ペーパー等の電子情報表示装置において、表示素子の容量成分による電荷のロスを減らして、エネルギー効率を高める上で有用な技術である。
【符号の説明】
【０１１１】
１０    ＥＤ表示素子
１１    上部基板
１２    下部基板
１３    上部電極
１４    下部電極
１５    電解液
２０    ＥＤ表示装置
２１、２１−１〜２１−Ｘ    ゲートドライバ
２２、２２−１〜２２−Ｙ    ソースドライバ
２３    表示パネル
２３１    セル
２３２    電源電圧線
２３３    コモン電圧線
２４    表示コントローラ
２５    電源回路
２６    メモリ
２７    中央演算処理装置（ＣＰＵ）
２８    操作部
２８ａ    ページ送りボタン
２８ｂ    ページ戻しボタン
３１    デジタル制御電源部
３１１    出力部
３１２    制御部
３２    電荷回収用コンデンサ
３３    接続切替部
３３ａ    第１接続切替部
３３ｂ    第２接続切替部
Ｇ１〜Ｇｙ    ゲート線（ゲート信号）
Ｓ１〜Ｓｙ    ソース線（ソース信号）
Ｔｒ１    選択用トランジスタ
Ｔｒ２    駆動用トランジスタ
Ｃ１、Ｃ２    補助容量
ＳＷ１〜ＳＷ９    スイッチ
【図１Ａ】
2011114831.tif 000003
【図１Ｂ】
2011114831.tif 000004
【図２】
2011114831.tif 000005
【図３】
2011114831.tif 000006
【図５】
2011114831.tif 000007
【図６】
2011114831.tif 000008
【図７】
2011114831.tif 000009
【図８】
2011114831.tif 000010
【図９】
2011114831.tif 000011
【図１０Ａ】
2011114831.tif 000012
【図１０Ｂ】
2011114831.tif 000013
【図１０Ｃ】
2011114831.tif 000014
【図１０Ｄ】
2011114831.tif 000015
【図１０Ｅ】
2011114831.tif 000016
【図１０Ｆ】
2011114831.tif 000017
【図１０Ｇ】
2011114831.tif 000018
【図１０Ｈ】
2011114831.tif 000019
【図１１】
2011114831.tif 000020
【図１２】
2011114831.tif 000021
【図４】
2011114831.tif 000022
【手続補正書】
【提出日】平成23年6月8日(2011.6.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
出力電圧を生成し、容量負荷を駆動する電源部と；
電荷回収用コンデンサと；
前記容量負荷と前記電荷回収用コンデンサとの接続関係を切り替える接続切替部と；
を有し、
前記容量負荷に対する前記出力電圧の印加極性を反転する際、
前記容量負荷と基準電圧の印加端との間に前記電荷回収用コンデンサを直列接続することで、前記容量負荷に蓄えられた電荷の回収を行った後、
前記容量負荷と前記電源部の出力端との間に前記電荷回収用コンデンサを直列接続することで、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う電源であって、
前記基準電圧は、
前記容量負荷に電荷が運ばれるように制御するための第１基準電圧と、
前記電荷回収用コンデンサに電荷が運ばれるように制御するための第２基準電圧と、
を含み、
前記接続切替部は、
前記容量負荷の第１端を負荷電圧の印加端に接続して第２端を前記第１基準電圧の印加端に接続するか、或いは、前記容量負荷の第２端を前記負荷電圧の印加端に接続して第１端を前記第１基準電圧の印加端に接続するかを切り替える第１接続切替部と；
前記電荷回収用コンデンサの第１端を前記電源部の出力端に接続して第２端を前記負荷電圧の印加端に接続するか、前記電荷回収用コンデンサの第１端を前記第２基準電圧の印加端に接続して第２端を前記負荷電圧の印加端に接続するか、或いは、前記電源部の出力端と前記負荷電圧の印加端との間をバイパスするかを切り替える第２接続切替部と；
を含んでいることを特徴とする電源。
【請求項２】
前記容量負荷に蓄えられた電荷の回収を行った後、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う前に、前記容量負荷の残留電荷を放電することを特徴とする請求項１に記載の電源。
【請求項３】
前記第２基準電圧は、前記第１基準電圧と同電圧、または、より低い電圧であることを特徴とする請求項１または請求項２に記載の電源。
【請求項４】
前記電荷回収用コンデンサの容量値は、前記容量負荷の容量値と同値、または、より大きい値であることを特徴とする請求項１〜請求項３のいずれかに記載の電源。
【請求項５】
前記電源部は、前記電荷回収用コンデンサに回収された電荷を利用しながら、前記容量負荷に対して所望の印加極性で前記出力電圧の印加を行う際、前記負荷電圧を監視して、前記負荷電圧が一定となるように、前記出力電圧の帰還制御を行うことを特徴とする請求項１〜請求項４のいずれかに記載の電源。
【請求項６】
前記電源部は、前記電荷回収用コンデンサで回収された電荷量を監視して、前記負荷電圧の出力カーブを予め予測し、その予測結果を前記出力電圧の帰還制御に反映させることを特徴とする請求項５に記載の電源。
【請求項７】
複数の表示素子として前記容量性負荷を有する表示パネルと；
前記表示パネルの駆動制御を行う駆動装置と；
請求項１〜請求項６のいずれかに記載の電源と；
を有することを特徴とする表示装置。
【請求項８】
前記複数の表示素子は、いずれも電気化学表示素子であることを特徴とする請求項７に記載の表示装置。
【請求項９】
前記複数の表示素子は、いずれも正電圧の印加によって白化され、負電圧の印加時間に応じて表示濃度を制御されることを特徴とする請求項８に記載の表示装置。
【国際調査報告】
2011114831.tif 000023
2011114831.tif 000024
2011114831.tif 000025
2011114831.tif 000026