(57)【要約】希ガス原子及び水分子を含み、前記水分子の含有量が前記希ガス原子に対して分圧比で０．１〜１０％である気体の雰囲気下において、金属酸化物からなるターゲットをスパッタリングし、基板上に薄膜を成膜する成膜方法。【特許請求の範囲】
【請求項１】
希ガス原子及び水分子を含み、前記水分子の含有量が前記希ガス原子に対して分圧比で０．１〜１０％である気体の雰囲気下において、金属酸化物からなるターゲットをスパッタリングし、基板上に薄膜を成膜する成膜方法。
【請求項２】
前記気体の圧力が、０．１〜５．０Ｐａである請求項１に記載の成膜方法。
【請求項３】
前記スパッタリングが、直流スパッタである請求項１又は２に記載の成膜方法。
【請求項４】
前記スパッタリングが、交流スパッタである請求項１又は２に記載の成膜方法。
【請求項５】
直流パワー密度が１〜５Ｗ／ｃｍ２である請求項３に記載の成膜方法。
【請求項６】
真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、
前記各ターゲットに交流電源から負電位及び正電位を交互に印加して前記ターゲット上にプラズマを発生させて前記基板表面上に薄膜を成膜する成膜方法であって、
前記成膜は、前記交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う、請求項４に記載の成膜方法。
【請求項７】
交流パワー密度が５〜２０Ｗ／ｃｍ２である請求項４又は６に記載の成膜方法。
【請求項８】
前記交流電源の周波数が１０ｋＨｚ〜１ＭＨｚである請求項４、６及び７のいずれかに記載の成膜方法。
【請求項９】
基板の成膜面に対して垂直方向の成膜速度が１〜１００ｎｍ／ｍｉｎである請求項１〜８のいずれかに記載の成膜方法。
【請求項１０】
前記ターゲット及び基板間の距離が、基板の成膜面に対して垂直方向に１〜１５ｃｍである請求項１〜９のいずれかに記載の成膜方法。
【請求項１１】
前記雰囲気の磁場強度が３００〜１０００ガウスである請求項１〜１０のいずれかに記載の成膜方法。
【請求項１２】
前記金属酸化物が、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びスズ元素（Ｓｎ）からなら群から選択される１以上の元素、及びインジウム元素（Ｉｎ）を含有し、
ターゲット中のインジウム元素の含有量が、下記原子比を満たす請求項１〜１１のいずれかに記載の成膜方法。
０．２≦［Ｉｎ］／全金属原子≦０．８
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数である。
全金属原子とは、ターゲットに含まれる全ての金属原子の原子数である。）
【請求項１３】
前記金属酸化物が、インジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）及び亜鉛元素（Ｚｎ）を含有し、
ターゲット中のインジウム元素、ガリウム元素及び亜鉛元素の含有量が、下記原子比を満たす請求項１〜１１のいずれかに記載の成膜方法。
０＜［Ｉｎ］／［Ｇａ］＜０．５
０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数であり、［Ｇａ］はターゲット中のガリウム元素の原子数であり、［Ｚｎ］はターゲット中の亜鉛元素の原子数である。）
【請求項１４】
前記金属酸化物が、インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）及び亜鉛元素（Ｚｎ）を含有し、
ターゲット中のインジウム元素、スズ元素及び亜鉛元素の含有量が、下記原子比を満たす請求項１〜１１のいずれかに記載の成膜方法。
０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９
０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数であり、［Ｓｎ］はターゲット中のスズ元素の原子数であり、［Ｚｎ］はターゲット中の亜鉛元素の原子数である。）
【請求項１５】
請求項１〜１４のいずれかに記載の成膜方法により得られる薄膜を１５０〜４００℃で５〜１２０分間アニール処理する酸化物半導体薄膜の製造方法。
【請求項１６】
前記アニール処理を、少なくも酸素を含有する雰囲気下で行なう請求項１５に記載の酸化物半導体薄膜の製造方法。
【請求項１７】
請求項１５又は１６に記載の薄膜の製造方法により得られる酸化物半導体薄膜を備えてなる電界効果型薄膜トランジスタ素子。
【請求項１８】
前記酸化物半導体薄膜がチャネル層である請求項１７に記載の電界効果型薄膜トランジスタ素子。
【請求項１９】
移動度１０ｃｍ２／Ｖｓ以上であり、閾値電圧が−５〜５Ｖである請求項１７又は１８に記載の電界効果型薄膜トランジスタ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成膜方法に関する。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。そのなかでも、近年における表示装置の発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。【０００３】
大型液晶表示装置の液晶駆動用トランジスタにおいては、従来アモルファスシリコン系半導体薄膜が使用されていた。ところが、近年のさらなる大型化、高精細化の要求に伴い、アモルファスシリコンでは移動度が不足するため、画像の書き込みが間に合わなくなってきつつある。また有機エレクトロルミネッセンス（有機ＥＬ）ディスプレイについても大型化技術が進展中で、バックプレーンに対しても、大面積で均一、かつ高移動度の材料がこれまで以上に求められている。
そこで、アモルファスシリコン系半導体薄膜のように大面積化が可能で、結晶シリコンに次いで移動度が高い材料として金属酸化物からなる透明半導体薄膜、特に、酸化インジウム、酸化亜鉛、酸化ガリウムからなる酸化物半導体薄膜が注目されている。【０００４】
従来、ＴＦＴ活性層に用いる酸化物半導体膜は、膜の電気特性を制御するため、酸素ガスを導入した雰囲気中で成膜されるのが一般的である。しかし、酸素分圧のわずかな振れにより、膜中のキャリア濃度が大きく変化し、半導体特性が変動するという問題があった。【０００５】
この問題を解決する手段として、スパッタ成膜時のパワー密度を高くすることにより、膜中のキャリア濃度の酸素分圧依存性を緩やかにすることが知られている（特許文献１）。
しかし、パワー密度を高くした場合、成膜速度が速くなり、酸素供給速度が相対的に遅くなるため、膜中のキャリア濃度が概ね１０１８ｃｍ−３以上となってしまい、ＴＦＴとしたときに良好な特性が得られなくなる問題があった。【０００６】
上記問題を解決するためには、キャリア濃度を１０１８ｃｍ−３以下とする必要があるが、そのためには酸素分圧を高くしなければならない。酸素分圧を高くすると成膜速度が遅くなり、生産性が悪くなるという別の問題があった。従って、スパッタ成膜時のパワー密度を高くし、成膜速度を早くした状態で酸化物半導体を用いた良好な薄膜トランジスタを作製することは困難であった。【０００７】
特許文献２は、水蒸気分圧を導入して成膜した原子比Ｉｎ：Ｇａ：Ｚｎ＝０．９８：１．０２：４の半導体膜を用い、チャンネル層の厚さが４５ｎｍのトップゲート型の薄膜トランジスタを開示する。また、特許文献３ではＩｎ、Ｚｎの少なくとも一方の元素、及び水素を含むアモルファス酸化物半導体が開示されている。
しかしながら、これらはいずれも４インチサイズ以下のターゲットで適用される技術であり、実生産を想定した高速成膜に関しては改良の余地があった。【０００８】
非特許文献３は、１０−２Ｐａ以上の水蒸気分圧で原子比Ｉｎ：Ｇａ：Ｚｎ＝１．３：１．３：１．０の半導体膜を成膜し、チャンネル層の膜厚が３０ｎｍのボトムゲート構成且つボトムコンタクト構成を有する薄膜トランジスタを開示する。
しかし、水蒸気分圧を導入して成膜した薄膜トランジスタは、電界移動度が３ｃｍ２／Ｖｓ程度と酸素導入時よりも特性が低くなり、大面積且つ高精細な表示装置に用いるには特性が不十分である。【０００９】
上記問題に加えて、液晶ディスプレイ等の平面ディスプレイの製造時の基盤の大きさは、ディスプレイの大型化や激しいコストダウン競争により年々大きくなっており、最近では３ｍ角以上のガラス基盤を用いた液晶パネルの製造が必要とされている。ところが、基盤サイズが大きくなるとチャンネル層（半導体層）の膜厚及び膜質を均一に成膜することが難しくなり、膜厚や膜質の不均一性からくる特性のばらつきが大きくなるというもう１つの問題があった。【００１０】
例えば、チャンネル層の膜厚を厚くすると、膜厚及び膜質の均一性は向上するが、ＩＧＺＯを代表とする酸化物半導体では膜厚が厚くなるに従い、移動度が低下する、閾値電圧が負方向に大きくなる等の問題があった（非特許文献１）。特に、製造コストが低いチャンネルエッチ型のトランジスタを製造する際、チャンネル層（半導体層）がエッチィング液に晒されるため、基盤を大型化した際の不均一性の問題が顕著であった（非特許文献２）。
そのため、これまで酸化物半導体を用いた薄膜トランジスタは、通常、チャンネル層は５０ｎｍ以下の薄い膜厚で作製されており（非特許文献３）、チャンネル層の厚膜が厚く（例えば５０ｎｍ以上、さらには６０ｎｍ以上、７０ｎｍ以上）、移動度、閾値電圧等の特性の良好な薄膜トランジスタが求められていた。【００１１】
特許文献４，５にはＡＣスパッタリング装置を用いて大面積ＩＴＯの製造例が開示されている。しかしながら、酸化物半導体の場合は酸素欠損の制御がより重要であり、パワーや周波数に対して半導体のキャリア濃度がどのように影響するか不明であった。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】国際公開第２００９／０８４５３７号パンフレット
【特許文献２】特開２００７−７３６９７号公報
【特許文献３】特開２０１０−８０９３６号公報
【特許文献４】特開２００５−２９０５５０号公報
【特許文献５】特開２００７−０３１８１６号公報
【非特許文献】
【００１３】
【非特許文献１】Kyoung-Seok  et  al．，SID  08  DIGEST，p633
【非特許文献２】Je-hun  Lee  et  al．，SID  08  DIGEST，p625
【非特許文献３】Takafumi  Aoi  et  al．，Thin  Solid  Films  518  (2010)
【発明の概要】
【００１４】
本発明の目的は、スパッタ成膜時のパワー密度が高い状態でも成膜速度を落とすことなく、かつ膜中のキャリア濃度を１０１８ｃｍ−３以下に抑制する酸化物半導体膜の成膜方法を提供することである。
また、本発明の他の目的は、チャンネル層（半導体層）の膜厚が厚くても、移動度等のトランジスタ特性の良好な薄膜トランジスタを提供することである。
【００１５】
本発明者等は鋭意検討した結果、スパッタ成膜時に酸素を導入する代わりに水蒸気を適切に導入することで、スパッタ成膜時のパワー密度が高い状態においても成膜速度を落とすことなく、膜中のキャリア濃度を１０１８ｃｍ−３以下にできることを見出した。
また上記成膜方法を用いることにより、製造時間が延長されることなく安定した半導体膜の製造方法を見出した。
【００１６】
本発明によれば、以下の成膜方法等が提供される。
１．希ガス原子及び水分子を含み、前記水分子の含有量が前記希ガス原子に対して分圧比で０．１〜１０％である気体の雰囲気下において、金属酸化物からなるターゲットをスパッタリングし、基板上に薄膜を成膜する成膜方法。
２．前記気体の圧力が、０．１〜５．０Ｐａである１に記載の成膜方法。
３．前記スパッタリングが、直流スパッタである１又は２に記載の成膜方法。
４．前記スパッタリングが、交流スパッタである１又は２に記載の成膜方法。
５．直流パワー密度が１〜５Ｗ／ｃｍ２である３に記載の成膜方法。
６．真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、
前記各ターゲットに交流電源から負電位及び正電位を交互に印加して前記ターゲット上にプラズマを発生させて前記基板表面上に薄膜を成膜する成膜方法であって、
前記成膜は、前記交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う、４に記載の成膜方法。
７．交流パワー密度が５〜２０Ｗ／ｃｍ２である４又は６に記載の成膜方法。
８．前記交流電源の周波数が１０ｋＨｚ〜１ＭＨｚである４、６及び７のいずれかに記載の成膜方法。
９．基板の成膜面に対して垂直方向の成膜速度が１〜１００ｎｍ／ｍｉｎである１〜８のいずれかに記載の成膜方法。
１０．前記ターゲット及び基板間の距離が、基板の成膜面に対して垂直方向に１〜１５ｃｍである１〜９のいずれかに記載の成膜方法。
１１．前記雰囲気の磁場強度が３００〜１０００ガウスである１〜１０のいずれかに記載の成膜方法。
１２．前記金属酸化物が、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びスズ元素（Ｓｎ）からなら群から選択される１以上の元素、及びインジウム元素（Ｉｎ）を含有し、
ターゲット中のインジウム元素の含有量が、下記原子比を満たす１〜１１のいずれかに記載の成膜方法。
０．２≦［Ｉｎ］／全金属原子≦０．８
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数である。
全金属原子とは、ターゲットに含まれる全ての金属原子の原子数である。）
１３．前記金属酸化物が、インジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）及び亜鉛元素（Ｚｎ）を含有し、
ターゲット中のインジウム元素、ガリウム元素及び亜鉛元素の含有量が、下記原子比を満たす１〜１１のいずれかに記載の成膜方法。
０＜［Ｉｎ］／［Ｇａ］＜０．５
０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数であり、［Ｇａ］はターゲット中のガリウム元素の原子数であり、［Ｚｎ］はターゲット中の亜鉛元素の原子数である。）
１４．前記金属酸化物が、インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）及び亜鉛元素（Ｚｎ）を含有し、
ターゲット中のインジウム元素、スズ元素及び亜鉛元素の含有量が、下記原子比を満たす１〜１１のいずれかに記載の成膜方法。
０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９
０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数であり、［Ｓｎ］はターゲット中のスズ元素の原子数であり、［Ｚｎ］はターゲット中の亜鉛元素の原子数である。）
１５．１〜１４のいずれかに記載の成膜方法により得られる薄膜を１５０〜４００℃で５〜１２０分間アニール処理する酸化物半導体薄膜の製造方法。
１６．前記アニール処理を、少なくも酸素を含有する雰囲気下で行なう１５に記載の酸化物半導体薄膜の製造方法。
１７．１５又は１６に記載の薄膜の製造方法により得られる酸化物半導体薄膜を備えてなる電界効果型薄膜トランジスタ素子。
１８．前記酸化物半導体薄膜がチャネル層である１７に記載の電界効果型薄膜トランジスタ素子。
１９．移動度１０ｃｍ２／Ｖｓ以上であり、閾値電圧が−５〜５Ｖである１７又は１８に記載の電界効果型薄膜トランジスタ素子。
【００１７】
本発明によれば、スパッタ成膜時のパワー密度が高い状態でも成膜速度を落すことなく、かつ膜中のキャリア濃度を１０１８ｃｍ−３以下に抑制する酸化物半導体膜の成膜方法が提供できる。
また、本発明によれば、チャンネル層（半導体層）の膜厚が厚くても、移動度等のトランジスタ特性の良好な薄膜トランジスタを提供できる。
【図面の簡単な説明】
【００１８】
【図１】スパッタ装置の一例の要部を示す図である。
【図２】本発明の酸化物半導体を備えてなる薄膜トランジスタの一実施形態を示す概略断面図である。
【図３】本発明の酸化物半導体を備えてなる薄膜トランジスタの他の実施形態に係る概略断面図である。
【図４】酸素濃度又は水素濃度と得られる薄膜のキャリア濃度の関係を示す図である。
【発明を実施するための形態】
【００１９】
本発明の成膜方法は、希ガス原子及び水分子を含み、水分子の含有量が希ガス原子に対して分圧比で０．１〜１０％である気体雰囲気下において、金属酸化物からなるターゲットをスパッタリングし、基板上に薄膜を成膜する。
尚、水分子の希ガス原子に対する分圧比とは、［Ｈ２Ｏ］／（［Ｈ２Ｏ］＋［希ガス原子］）で表され、［Ｈ２Ｏ］は気体雰囲気中の水分子の分圧であり、［希ガス原子］は気体雰囲気中の希ガス原子の分圧である。
【００２０】
本発明の成膜方法を用いると、少量の水分子を導入することにより、膜中にＯＨ基が取り込まれ、酸素を導入して成膜した場合よりも効率的に酸素欠損の生成（キャリアの発生）を回避することができる。また導入する水分子の量が少量であるため、スパッタ速度を低下させることなく、例えば半導体膜を成膜することができる。
【００２１】
スパッタリング中の気体雰囲気は、希ガス原子及び水分子を含み、水分子の含有量が希ガス原子に対して分圧比で０．１〜１０％であり、好ましくは０．５〜７％であり、さら
に好ましくは１．０〜５％であり、特に好ましくは、１．０〜３．０％である。
スパッタ時の水の分圧は５×１０−３〜５×１０−１Ｐａが好ましい。５×１０−３Ｐａ未満の場合、膜中に取り込まれるＯＨ基の量が少なくなるため、薄膜の酸化度が不足し、キャリア濃度が増加しやすくなる。５×１０−１Ｐａを超えると、膜中に多量のＯＨ基が取り込まれるため、酸化が促進され、キャリア濃度と移動度が低くなる。そのためＴＦＴ素子としたときに電界効果移動度が所望の値よりも低くなってしまうおそれがある。
最適な水分圧は、放電のパワー密度やＴ−Ｓ距離等の種々のスパッタリングの条件により変化する。例えば放電のパワー密度が２．５Ｗ／ｃｍ２の場合は、水分圧は好ましくは３×１０−３Ｐａ〜１．５×１０−２Ｐａであり、放電のパワー密度が５．０Ｗ／ｃｍ２の場合は、水分圧は好ましくは１×１０−２Ｐａ〜１×１０−１Ｐａであり、放電のパワー密度が７．４Ｗ／ｃｍ２の場合は、水分圧は好ましくは２．０×１０−２Ｐａ〜３．５×１０−２Ｐａの範囲である。水分圧をこれら範囲にすることで、得られる薄膜のキャリア濃度を１０１７ｃｍ−３台後半とすることができ、ＴＦＴ素子とした時に１０ｃｍ２／Ｖｓ以上の高い電界効果移動度を得ることができる。
【００２２】
水分子の含有量が希ガス原子に対して分圧比で０．１％未満の場合、膜中に十分にＯＨ基が取り込まれないため酸素欠損の生成抑制効果が得られず、膜中のキャリア濃度を十分に低減することができないおそれがある。一方、水分子の含有量が希ガス原子に対して分圧比で１０％超の場合、膜中に過剰にＯＨ基が取り込まれ、酸化されすぎるためにキャリア濃度、移動度が低下してしまい、得られるＴＦＴ素子の移動度が低下するおそれがある。
尚、希ガス原子は、特に制限されないが、好ましくはアルゴン原子である。また、希ガス原子及び水以外に、ＴＦＴ素子に影響を及ぼさない範囲で酸素及び窒素を含んでもよい。
【００２３】
気体雰囲気の圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１〜５．０Ｐａである。
尚、スパッタ圧力とは、アルゴン、水、酸素等を導入した後のスパッタ開始時の系内の全圧をいう。
【００２４】
スパッタリングの成膜速度は、基板の成膜面に対して垂直方向に通常は１〜２５０ｎｍ、好ましくは１〜１００ｎｍ／ｍｉｎであり、さらに好ましくは１０〜８０ｎｍ／ｍｉｎであり、特に好ましくは３０〜６０ｎｍ／ｍｉｎである。
成膜速度が１ｎｍ／ｍｉｎ未満の場合、成膜速度が遅いため生産性が悪くなるおそれがある。一方、成膜速度が２５０ｎｍ／ｍｉｎ超の場合、成膜速度が速くなりすぎて、膜厚の制御性が悪くなるとともに、ＯＨ基が膜中に均一に取り込まれず特性の面内均一性が損なわれるおそれがある。また、成膜速度が速すぎると膜中に十分にＯＨ基が取り込まれないため、スパッタ成膜時に過剰な水分子の導入が必要となるおそれがある。
【００２５】
ターゲット及び基板間の距離は、基板の成膜面に対して垂直方向に好ましくは１〜１５ｃｍであり、より好ましくは５〜１５ｃｍであり、さらに好ましくは４〜８ｃｍである。
この距離が１ｃｍ未満の場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなり、良好な膜特性を得ることができないおそれがあるうえ、膜厚及び電気特性の面内分布が生じてしまうおそれがある。一方、ターゲットと基板との間隔が１５ｃｍを越える場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎて、緻密な膜を得ることができず、良好な膜特性を得ることができないおそれがある。
【００２６】
磁場強度が３００〜１０００ガウスの雰囲気下でスパッタリングすることが望ましい。
磁場強度が３００ガウス未満の場合、プラズマ密度が低くなるため高抵抗のスパッタリングターゲットの場合スパッタリングできなくなるおそれがある。一方、１０００ガウス超の場合、膜厚及び膜中の電気特性の制御性が悪くなるおそれがある。
【００２７】
スパッタリングの方法は特に限定されず、プラズマ活性の低いＤＣスパッタリング及び周波数１０ＭＨｚ以下の高周波スパッタリングのいずれでもよい。また、スパッタリングはパルススパッタリングでもよい。
ここでＤＣスパッタリングとは、直流電源を印加して行うスパッタ方法（直流スパッタ）をいい、高周波スパッタ（ＲＦスパッタリング）とは、交流電源（交流スパッタ）を印加して行うスパッタリングをいう。また、パルススパッタリングとは、パルス電圧を印加して行うスパッタリングをいう。
【００２８】
ＲＦスパッタリングは、ＤＣスパッタリングに比べてプラズマ密度が高く、放電電圧が下がるため、格子の乱れ等が減少し、キャリア移動度を高めることができる。また、一般的にＲＦスパッタリングの方が面内均一性が良好な膜が得られやすい。
そのため、ＲＦスパッタリングより得られる膜は、ＴＦＴ素子としたときの電界効果移動度も高くなることが期待される。しかし、一般的にＲＦスパッタリングは、ＤＣスパッタリングよりも成膜が遅いため、工業的にはＤＣスパッタリングが採用されている。
【００２９】
ＤＣスパッタ成膜時のターゲットに印加するパワー密度は、好ましくは１〜１０Ｗ／ｃｍ２であり、さらに好ましくは２〜５Ｗ／ｃｍ２である。特に好ましくは２．５〜５Ｗ／ｃｍ２である。
パワー密度が１Ｗ／ｃｍ２未満の場合、成膜速度が遅くなって生産性が悪くなるおそれがあるうえ、また放電も安定しないおそれがある。一方、スパッタパワー密度が１０Ｗ／ｃｍ２超の場合、成膜速度が速くなりすぎて、膜厚の制御性及び特性の均一性が悪くなるおそれがある。
【００３０】
好適な交流スパッタリングとして以下の方法がある。
真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、上記各ターゲットに交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
このとき、交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら成膜を行う。即ち、上記交流電源からの出力の少なくとも１つを分岐して２枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。
【００３１】
このスパッタリングに用いることができる装置としては、例えば特許文献３に記載の大面積生産用のＡＣ（交流）スパッタ装置が挙げられる。この装置を用いることにより、さらなる高速成膜が可能となり、また膜キャリア濃度を再現性よく所定の値とすることができる。
【００３２】
上記のＡＣスパッタ装置は、具体的には、真空槽と、真空槽内部に配置された基板ホルダと、この基板ホルダと対向する位置に配置されたスパッタ源とを有する。スパッタ源の要部を図１に示す。
スパッタ源は、複数のスパッタ部を有し、板状のターゲット１００ａ〜１００ｆをそれぞれ有し、各ターゲット１００ａ〜１００ｆのスパッタされる面をスパッタ面とすると、各ターゲットはスパッタ面が同じ平面上に位置するように配置される。
各ターゲット１００ａ〜１００ｆは長手方向を有する細長の直方体に形成され、各ターゲットは同一形状であり、スパッタ面の長手方向の縁部分（側面）が互いに所定間隔を空けて平行に配置される。従って、隣接するターゲット１００ａ〜１００ｆの側面は平行になる。
【００３３】
真空槽の外部には、交流電源３００ａ〜３００ｃが配置されており、これら交流電源には、それぞれ対応する電極が２つずつ接続している。各交流電源３００ａ〜３００ｃのそれぞれの２つの端子のうち、一方の端子は隣接する２つの電極のうちの一方に接続され、他方の端子は他方の電極に接続されている。
各交流電源３００ａ〜３００ｃの２つの端子は正負の異なる極性の電圧を出力するようになっており、ターゲット１００ａ〜１００ｆは、電極に密着して取り付けられているので、隣接する２つのターゲット１００ａ〜１００ｆには互いに異なる極性の交流電圧が交流電源３００ａ〜３００ｃから印加される。従って、互いに隣接するターゲット１００ａ〜１００ｆのうち、一方が正電位に置かれる時には他方が負電位に置かれた状態になる。
【００３４】
電極のターゲット１００ａ〜１００ｆとは反対側の面には磁界形成手段２００ａ〜２００ｆが配置されている。各磁界形成手段２００ａ〜２００ｆは、外周がターゲット１００ａ〜１００ｆの外周と略等しい大きさの細長のリング状磁石と、リング状磁石の長さよりも短い棒状磁石とをそれぞれ有している。
【００３５】
各リング状磁石は、対応する１個のターゲット１００ａ〜１００ｆの真裏位置で、ターゲット１００ａ〜１００ｆの長手方向に対して平行に配置されている。上述したように、ターゲット１００ａ〜１００ｆは所定間隔を空けて平行配置されているので、リング状磁石もターゲット１００ａ〜１００ｆと同じ間隔を空けて配置されている。
【００３６】
上記の装置を用いる場合、パワー密度は、３〜２０Ｗ／ｃｍ２が好ましい。３Ｗ／ｃｍ２未満の場合、成膜速度が遅く、生産上経済的でない。２０Ｗ／ｃｍ２を超えるとターゲットが破損する場合がある。パワー密度は、より好ましくは５〜２０Ｗ／ｃｍ２、さらに好ましくは４〜１０Ｗ／ｃｍ２である。
【００３７】
ＡＣスパッタの周波数は１０ｋＨｚ〜１ＭＨｚの範囲が好ましい。１０ｋＨｚ未満であると、騒音の問題が発生するおそれがある。１ＭＨｚを超えるとプラズマが広がりすぎるため、所望のターゲット位置以外でスパッタが行われ、均一性が損なわれることがある。より好ましいＡＣスパッタの周波数は２０ｋＨｚ〜５００ｋＨｚである。
【００３８】
また、上記の装置を用いる場合、成膜速度は好ましくは７０〜２５０ｎｍ／ｍｉｎ、より好ましくは１００〜２００ｎｍ／ｍｉｎである。
【００３９】
本発明の成膜方法に用いるターゲットは、金属酸化物からなるターゲットであれば特に限定されず、好ましくは以下の第１〜第３のターゲットである。
【００４０】
本発明の成膜方法に好適に用いることができる第１のターゲットは、金属酸化物からなるターゲットであって、当該金属酸化物が、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びスズ元素（Ｓｎ）からなら群から選択される１以上の元素、及びインジウム元素（Ｉｎ）を含有し、ターゲット中のインジウム元素の含有量が、下記原子比を満たす。
０．２≦［Ｉｎ］／全金属原子≦０．８
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数である。
全金属原子とは、ターゲットに含まれる全ての金属原子の原子数である。）
【００４１】
上記原子比は、好ましくは０．２５≦［Ｉｎ］／全金属原子≦０．７５であり、さらに好ましくは０．３≦［Ｉｎ］／全金属原子≦０．７である。
［Ｉｎ］／全金属原子（原子比）が０．２未満の場合、キャリア濃度が半導体領域よりも低くなってしまうおそれがある。一方、［Ｉｎ］／全金属原子（原子比）が０．８超の場合、スパッタリングした薄膜が結晶化しやすくなり、大面積に成膜した場合に、面内の電気特性が不均一になるおそれがある。
【００４２】
本発明の成膜方法に好適に用いることができる第２のターゲットは、金属酸化物からなるターゲットであって、当該金属酸化物が、インジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）及び亜鉛元素（Ｚｎ）を含有し、ターゲット中のインジウム元素、ガリウム元素及び亜鉛元素の含有量が、下記原子比を満たす。
０＜［Ｉｎ］／［Ｇａ］＜０．５
０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数であり、［Ｇａ］はターゲット中のガリウム元素の原子数であり、［Ｚｎ］はターゲット中の亜鉛元素の原子数である。）
【００４３】
第２のターゲットの金属酸化物は、好ましくは下記原子比を満たす。
０＜［Ｉｎ］／［Ｇａ］＜０．４５
０．３＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９
第２のターゲットの金属酸化物は、より好ましくは下記原子比を満たす。
０＜［Ｉｎ］／［Ｇａ］＜０．３５
０．４＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９
【００４４】
第２のターゲットの金属酸化物についてどのような組成領域においても水分子を導入してスパッタリングをした効果を得ることができるが、［Ｉｎ］／［Ｇａ］が０．５以上の場合は酸素分子を導入して成膜した場合でも酸化効果が大きいため、キャリア濃度が下がりすぎてしまい、得られる薄膜をＴＦＴ素子に用いた場合に、電界効果移動度が２ｃｍ２／Ｖｓ程度しか得ることができない。［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）が０．２以下の場合はターゲットの抵抗が高抵抗となってしまうため、ＤＣスパッタリングやＡＣスパッタリングができなくなるおそれがある。また［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）が０．９以上の場合は得られる薄膜が結晶化しやすくなり、大面積に成膜した場合に、面内の電気特性が不均一になるおそれがある。
【００４５】
第２のターゲットでは、ガリウム元素の割合を減らし、インジウム元素の割合を増加させることにより、キャリア濃度やキャリア移動度を高くし、高電界効果移動度を得ることができる。
第２のターゲットの組成比が、例えば０＜［Ｉｎ］／［Ｇａ］＜０．４５且つ０．３＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９では電界効果移動度を５〜１０ｃｍ２／Ｖｓとすることができ、０＜［Ｉｎ］／［Ｇａ］＜０．３５且つ０．４＜［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）＜０．９では電界効果移動度を１０ｃｍ２／Ｖｓ以上とすることができるため望ましい。
【００４６】
本発明の成膜方法に好適に用いることができる第３のターゲットは、金属酸化物からなるターゲットであって、当該金属酸化物が、インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）及び亜鉛元素（Ｚｎ）を含有し、ターゲット中のインジウム元素、スズ元素及び亜鉛元素の含有量が、下記原子比を満たす。
０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９
０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．５
（式中、［Ｉｎ］はターゲット中のインジウム元素の原子数であり、［Ｓｎ］はターゲット中のスズ元素の原子数であり、［Ｚｎ］はターゲット中の亜鉛元素の原子数である。）
【００４７】
第３のターゲットの金属酸化物は、好ましくは下記原子比を満たす。
０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９
０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．３５
第３のターゲットの金属酸化物は、より好ましくは下記原子比を満たす。
０．３＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９
０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２
【００４８】
第３のターゲットの金属酸化物において、［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）が０．２以下の場合はターゲットの抵抗が高抵抗となってしまうため、ＤＣスパッタリングやＡＣスパッタリングができなくなるおそれがある。また［Ｉｎ］／（［Ｉｎ］＋［Ｇａ］＋［Ｚｎ］）が０．９以上の場合は得られる薄膜が結晶化しやすくなり、大面積に成膜した場合に、面内の電気特性が不均一になるおそれがある。さらにスズ元素はキャリア散乱源となってしまうため、［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）が０．５以上の場合はキャリア移動度が低くなってしまい、得られる薄膜をＴＦＴ素子に用いた場合の電界効果移動度が５ｃｍ２／Ｖｓ以下となってしまうおそれがある。
【００４９】
第３のターゲットでは、スズ元素の割合を減らし、インジウム元素の割合を増加させることにより、キャリア濃度やキャリア移動度を制御し、高電界効果移動度を得ることができる。
第３のターゲットの組成比が、例えば０．２＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９且つ０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．３５では、電界効果移動度を５〜１０ｃｍ２／Ｖｓとすることができ、０．３＜［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．９且つ０＜［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＜０．２では、電界効果移動度を１０ｃｍ２／Ｖｓ以上とすることができる。
【００５０】
非特許文献３では、キャリア濃度を制御するため、ターゲットはＧａ元素を含み、Ｇａ元素のターゲットの全金属元素に対する原子数比が０．３３である。
しかし、Ｇａ元素の含有量が、ターゲットの全金属元素に対する原子数比で０．３３を超える場合、Ｇａが散乱源となり、得られる薄膜が半導体層であるＴＦＴ素子は、その移動度が低下してしまうおそれがあった。一方で、Ｇａ元素の含有量をターゲットの全金属元素に対する原子数比で０．３３未満にすると、散乱源となるＧａが少量となり、高い移動度が期待できるという利点を有する一方で、キャリア濃度を１０１８ｃｍ−３以下に制御することが困難となる問題があった。
【００５１】
本発明の成膜方法では、Ｇａ元素の含有量がインジウム元素に対する原子数比で０．５未満である第２のターゲット、又はＧａ元素を含有しない第３のターゲットを用いて成膜した場合においても好適なＴＦＴ素子を得ることができる。特に、第３のターゲットを用いた場合、耐薬品性を向上させることができるため、エッチングストッパー層を形成せずともソース／ドレイン電極をウェットエッチングにて形成することが可能であり、さらに好適に動作するＴＦＴ素子を作製することができ、製造コストを低減することができる。
【００５２】
第１のターゲットの金属酸化物は、好ましくはインジウム元素、亜鉛元素から実質的になる又はのみからなる酸化物であり、同様に第２のターゲットの金属酸化物は、好ましくはインジウム元素、ガリウム元素及び亜鉛元素から実質的になる又はのみからなる酸化物であり、第３のターゲットの金属酸化物は、好ましくはインジウム元素、スズ元素及び亜鉛元素から実質的なる又はのみからなる酸化物である。
第１〜第３のターゲットは、本発明の効果を損なわないない範囲で例えばＭｇ、Ｃａ、Ｓｒ、Ｂａ、Ｔｉ、Ｚｒ、Ｈｆ、Ａｌ、Ｇｅ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｍｏ及び希土類元素、ランタノイド元素から選ばれる１種類以上の元素を含むことができる。
【００５３】
本発明の成膜方法により得られる薄膜をアニール処理することで、薄膜中に取り込まれたＯＨ基がＯとして酸素欠陥に入ることによりキャリア濃度を低下させることができる。アニール処理条件は好ましくは１５０〜４００℃で５〜１２０分間アニール処理である。
アニール温度が１５０℃未満の場合、膜中に取り込まれたＯＨ基が十分に酸素結合を作らないため、キャリア濃度を低下させる効果を得ることが難しく、４００℃超の場合、結晶化が進行してしまうおそれがある。処理時間についても同様である。
【００５４】
上記アニール処理は、１５０℃〜４００℃の温度範囲であれば特に雰囲気に制限を受けるないが、少なくも酸素を含有する雰囲気下で行なうことが好ましい。酸素を含有する雰囲気下で行なうことにより、アニール処理した薄膜をＴＦＴとしたときの特性のばらつきを抑制することができる。
【００５５】
本発明の成膜方法により得られる薄膜をアニール処理して得られる酸化物半導体（以下、単に本発明の酸化物半導体という場合がある）は、薄膜トランジスタの半導体薄膜として好適に用いることができる。
本発明の酸化物半導体を含む電界効果型トランジスタは、電界効果移動度及びｏｎ−ｏｆｆ比が高く、ノーマリーオフを示すとともに、ピンチオフが明瞭なトランジスタである。また、本発明の酸化物半導体を含む電界効果型トランジスタは、酸化物半導体を低温で成膜できるので、無アルカリガラス等の耐熱温度に限界のある基板上に構成することが可能である。
【００５６】
本発明の酸化物半導体は、通常、ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せてＰＮ接合型トランジスタ等の各種の半導体デバイスに利用することができる。また、ＴＦＴを論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子に適応できる。
【００５７】
トランジスタの構成は、ボトムゲート、トップゲート、ボトムコンタクト、トップコンタクト等、公知の構成を制限なく利用することができる。特にボトムゲート構成が、アモルファスシリコンやＺｎＯのＴＦＴに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
【００５８】
大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成トップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。
【００５９】
本発明の酸化物半導体を含む電界効果型トランジスタは、従来良好な特性を得ることが困難であった半導体膜の膜厚が５０ｎｍ以上、さらには６０ｎｍ以上、７０ｎｍ以上であっても好適に作動できる。また、本発明の酸化物半導体を含む電界効果型トランジスタは、好適な移動度、オンオフ比及びＳ値を有する。
尚、半導体膜の膜厚の上限は例えば１００ｎｍである。
【００６０】
本発明の酸化物半導体を含む電界効果型トランジスタのＳ値は、好ましくは１Ｖ／ｄｅｃａｄｅ以下、さらに好ましくは０．７Ｖ／ｄｅｃａｄｅ以下、特に好ましくは０．５Ｖ／ｄｅｃａｄｅ以下である。Ｓ値の値が１Ｖ／ｄｅｃａｄｅを超えると、駆動電圧が高くなる等トランジスタが良好なスイッチング特性を示さなくなるおそれがある。
【００６１】
本発明の酸化物半導体を含む電界効果型トランジスタの閾値電圧は、通常は−５．０〜５．０Ｖ、好ましくは−１．０〜２．０Ｖ、より好ましくは−１．０〜１．０Ｖ、さらに好ましくは０〜１．０Ｖである。５Ｖより大きいと駆動電圧が大きくなる、消費電力が大きくなる等のおそれがあり、−５Ｖより小さいと消費電力が大きくなるおそれがある。
【００６２】
本発明の酸化物半導体を含む電界効果型トランジスタのチャネル長は、通常用いられる範囲であれば特に制限されるものではないが、通常１０〜７０μｍ、好ましくは２０〜５０μｍである。
本発明の酸化物半導体を含む電界効果型トランジスタのチャネル幅は、通常１０〜１００μｍであり、好ましくは２０〜７０μｍである。
【００６３】
ディスプレイの高精細化のために、ＴＦＴは微小にする必要がある。その場合、所望のオン電流を得るためには、ＴＦＴチャネル層に用いられる半導体膜には高い移動度が必要となる。
本発明の酸化物半導体を含む電界効果型トランジスタは高い移動度を有するので、１〜１０μｍ領域、さらには２〜８μｍの領域においても好適に使用することが期待できる。またチャネル幅について、本発明の酸化物半導体を含む電界効果型トランジスタは、１〜１０μｍの領域、さらには２〜８μｍの領域においても好適に使用することが期待できる。
【００６４】
図２は、本発明の酸化物半導体を備えてなる薄膜トランジスタの一実施形態を示す概略断面図である。
電界効果型トランジスタである薄膜トランジスタ１はボトムゲート型であり、ガラス基板６０上に、ゲート電極３０が形成され、その上にゲート絶縁膜５０が形成されている。ゲート絶縁膜５０上には、酸化物半導体膜４０が形成され、さらにその上にドレイン電極１０とソース電極２０とが離間して形成されている。
【００６５】
ドレイン電極１０、ソ−ス電極２０及びゲート電極３０の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。
例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
【００６６】
ドレイン電極１０、ソ−ス電極２０及びゲート電極３０の各電極は、異なる２層以上の導電層を積層した多層構造とすることもでき、例えば図３では、各電極１０，２０及び３０は、それぞれ第１導電層３１，２１，１１及び第２導電層３２，２２，１２から構成されている。特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使う場合がある。
【００６７】
ゲート絶縁膜５０を形成する材料は特に制限はなく、一般に用いられている材料を任意に選択できる。
ゲート絶縁膜５０の材料としては、例えばＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３である。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
【００６８】
ゲート絶縁膜５０は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜５０は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
【００６９】
酸化物半導体膜４０は、本発明の成膜方法により得られる酸化物半導体である。
酸化物半導体膜４０は、通常はホール測定で求めたキャリア密度が１０１８ｃｍ−３未満であり、好ましくは５×１０１７ｃｍ−３未満であり、より好ましくは１×１０１７ｃｍ−３未満である。キャリア密度が１０１８ｃｍ−３以上の場合、漏れ電流が大きくなるおそれがある。
尚、キャリア密度の下限としては、酸化物半導体膜４０を備える素子の用途にもよるが、例えば１０１５ｃｍ−３以上とするのが好ましい。
【００７０】
酸化物半導体膜４０の比抵抗は、四端子法で求めた値が、通常１０−１〜１０８Ωｃｍであり、好ましくは１０１〜１０７Ωｃｍであり、より好ましくは１０２〜１０６Ωｃｍである。
比抵抗が１０−１Ωｃｍ未満の場合、電気が容易に流れ半導体薄膜として機能しないおそれがある。一方、比抵抗が１０８Ωｃｍ超の場合、強い電界をかけないと半導体として機能しないおそれがある。
【００７１】
酸化物半導体膜４０の膜厚は、酸化物半導体４０自身の比抵抗に応じて適宜最適な値が選定され、均一性の観点からは膜厚が厚い方が好ましく、成膜時間（工程のタクトタイム）の観点からは膜厚が薄い方が好ましい。
酸化物半導体膜４０の膜厚は、通常は、２０〜５００ｎｍ、好ましくは５０〜１５０ｎｍ、より好ましくは６０〜１４０ｎｍ、特に好ましくは７０〜１３０ｎｍ、特に好ましくは７０〜１１０ｎｍである。
酸化物半導体の膜厚が２０ｎｍ未満の場合、大面積に成膜した際の膜厚の不均一性により、作製したＴＦＴの特性が不均一になるおそれがある。一方、膜厚が５００ｎｍ超の場合、成膜時間が長くなり工業的に採用できないおそれがある。
【００７２】
薄膜トランジスタ１の電界効果移動度は、通常１ｃｍ２／Ｖｓ以上であり、好ましくは５ｃｍ２／Ｖｓ以上、より好ましく１０ｃｍ２／Ｖｓ以上、さらに好ましくは１８ｃｍ２／Ｖｓ以上、特に好ましくは３０ｃｍ２／Ｖｓ以上、最も好ましくは５０ｃｍ２／Ｖｓ以上である。
電界効果移動度が１ｃｍ２／Ｖｓ未満の場合、スイッチング速度が遅くなるおそれがある。また、電界効果移動度の上限は例えば５００ｃｍ２／Ｖｓである。
【００７３】
薄膜トランジスタ１のｏｎ−ｏｆｆ比は、通常１０３以上であり、好ましくは１０４以上、よりより好ましく１０５以上、さらに好ましくは１０６以上であり、特に好ましくは１０７以上である。
また、薄膜トランジスタ１は、低消費電力の観点からは閾値電圧（Ｖｔｈ）がプラスでノーマリーオフとなることが好ましい。閾値電圧（Ｖｔｈ）がマイナスでノーマリーオンとなると、消費電力が大きくなるおそれがある。
【００７４】
本発明の酸化物半導体を含む電界効果型トランジスタの製造方法は、例えば以下の方法により製造することができる。
まず絶縁性基板上に金属膜を成膜し、ゲート電極を形成する。金属膜としてはＭｏ，Ａｌ、Ｃｒ及びこれらを主成分とする合金が好適に用いられる。これらの金属膜の積層膜を用いてもよい。
ゲート電極及び絶縁性基板上に、プラズマＣＶＤ法により、ゲート絶縁膜を成膜する。次にスパッタリング法によりチャネルとなる半導体層を成膜する。次に、フォトリソグラフィー工程及びエッチング工程を経て、ＴＦＴとなる領域の半導体層を島状に形成する。続いて、ソース電極、ドレイン電極を形成するための第２金属膜を成膜する。この第２金属膜には、ゲート電極と同様に、Ａｌ、ＣｒやＭｏ、これらを含む合金等の材料を用いることができる。積層膜により構成することも可能である。
成膜した第２金属膜を、フォトリソグラフィー工程、エッチング工程により所望の形状のソース電極、ドレイン電極のパターンを得ることでトランジスタが得られる。
【実施例】
【００７５】
実施例１〜３０
マグネトロンスパッタリング装置に、表１〜３に示すターゲット組成を有する２インチのターゲットを装着し、基板Ａ１として厚み１００ｎｍの熱酸化膜付シリコンウェハーを、及び基板Ｂ１としてスライドガラス（コーニング社製♯１７３７）をそれぞれ装着した。
基板をチャンバー内へ搬送後、所定の到達圧力とした後、表１〜３に示す分圧比であるＡｒガス及びＨ２Ｏガスを導入し、表１〜３に示すスパッタ条件にて膜厚５０ｎｍの非晶質膜を基板Ａ１及び基板Ｂ１上にそれぞれ成膜した。
得られた薄膜を表１〜３に示すアニール条件でオーブン中でアニール処理を行い、基板Ａ１及び基板Ｂ１上に積層してなる酸化物半導体を得た。【００７６】
加熱処理後の酸化物半導体を備えてなる基板Ｂ１を１ｃｍ２にカットし、４隅にＡｕ電極をつけた。Ａｕ電極と銅線を銀ペーストにより接着してホール効果測定用素子Ｂ１とし、キャリア濃度を評価した。結果を表１〜３に示す。
尚、キャリア濃度の測定は、室温にてＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）を用いてホール効果測定を行うことにより求めた。【００７７】
加熱処理後の酸化物半導体を備えてなる基板Ａ１を２インチカソードのマグネトロンスパッタリング装置に再度装着し、カソードにＡｕターゲットを装着して、専用のメタルマスクを用いて、Ｗ／Ｌ＝１０００／２００μｍとなるようにＡｕ電極を成膜し、ＴＦＴ素子Ａ１を製造した。
得られたＴＦＴ素子Ａ１をケースレー４２００ＳＣＳにセットし、ドレイン電圧Ｖｄｓ＝１０Ｖ及びゲート電圧Ｖｇｓ＝−２０〜２０Ｖの条件で伝達特性を評価した。結果を表１〜３に示す。【００７８】
比較例１〜１２及び参考例１〜２
表４及び５に示すターゲット組成を有するターゲットを用い、表４及び５に示す分圧比であるＡｒガス及びＨ２Ｏガス（比較例５〜６及び参考例１〜２）又はＡｒガス及びＯ２ガス（比較例１〜４、７〜１２）を導入し、表４及び５に示す条件で非晶質膜の成膜及びアニール処理を行なった他は実施例１〜３０と同様にして酸化物半導体を製造し、実施例１〜３０と同様にしてホール効果測定用素子Ｂ１を製造してキャリア濃度を評価し、及びＴＦＴ素子Ａ１を製造して伝達特性を評価した。結果を表４及び５に示す。【００７９】
【表１】
2011132418.tif 000002
【表２】
2011132418.tif 000003
【表３】
2011132418.tif 000004
【表４】
2011132418.tif 000005
【表５】
2011132418.tif 000006
【００８０】
実施例及び比較例の結果に基づき、酸素濃度又は水素濃度と得られる薄膜のキャリア濃度の関係を図４に示す。【００８１】
実施例３１
ボトムゲート構造トップコンタクト構成の電界効果トランジスタを作製した。
原子比Ｉｎ：Ｓｎ：Ｚｎ＝３６：１５：４９であるＩＴＺＯスパッタリングターゲットを、ＤＣマグネトロンスパッタリング成膜装置に装着してスパッタリングを行い、熱酸化膜（１００ｎｍ）付シリコン基板上に半導体層（膜厚８０ｎｍ）を成膜した。
スパッタ条件は、到達圧力２×１０−４Ｐａ、スパッタ圧力０．６５Ｐａ、分圧比［Ｈ２Ｏ］／（［Ｈ２Ｏ］＋［Ａｒ］）＝３％、分圧比［Ｏ２］／（［Ｏ２］＋［Ａｒ］）＝０％、パワー密度５．０Ｗ／ｃｍ２、Ｔ−Ｓ距離５ｃｍ、成膜速度９５ｎｍ／ｍｉｎ．とした。【００８２】
得られた半導体層をフォトリソグラフィして、半導体領域（いわゆる島）を構成し、大気下３００℃で１時間熱処理した。フォトレジスト膜を形成後、ＤＣスパッタリングでＴｉ／Ａｕ／Ｔｉの積層金属膜を成膜し、リフトオフでパターニングしてソース電極及びドレイン電極をそれぞれ形成した。その後、大気下３００℃で１時間熱処理した。
次に、プラズマＣＶＤにてＳｉＯｘ及びＳｉＮｘの順に成膜し、第１の保護層、第２の保護層をそれぞれ形成した。コンタクトホールを形成し、外部配線と接続した。その後、大気下、３００℃で１時間熱処理して、Ｗ＝２０μｍ及びＬ＝２０μｍであり、Ｓｉ基板をゲート電極としたボトムゲート構成かつトップコンタクト構成の電界効果型トランジスタを製造した。【００８３】
得られた電界効果型トランジスタについて、その特性評価を行なった。
その結果、電界効果移動度が２１ｃｍ２／Ｖｓ、オンオフ比が１０８以上、閾値電圧が０．３Ｖ、Ｓ値が０．２Ｖ／ｄｅｃａｄｅであった。
上記評価は、半導体パラメーターアナライザー（ケースレー４２００）を用い、大気圧の乾燥窒素雰囲気下、室温、遮光環境下で評価した。【００８４】
比較例１３
半導体層成膜時の水蒸気分圧及び酸素分圧をそれぞれ分圧比［Ｈ２Ｏ］／（［Ｈ２Ｏ］＋［Ａｒ］）＝０％、分圧比［Ｏ２］／（［Ｏ２］＋［Ａｒ］）＝１０％とした他は実施例３１と同様にして電界効果型トランジスタを製造し、評価した。
その結果、得られた電界効果型トランジスタは、閾値電圧−２０Ｖ以下のノーマリーオン状態であった。酸素分圧制御では、チャンネル層が８０ｎｍの薄膜トランジスタの作製が困難であることが確認された。【００８５】
実施例３２
ソース電極及びドレイン電極にＭｏを用い、リン酸系ウェットエッチング液を用い、チャンネル層上のＭｏ電極をウェトエッチィングすることによって、チャンネルエッチ型のボトムゲート構成かつトップコンタクト構成の電界効果型トランジスタを製造した以外は、実施例３１と同様にして電界効果型トランジスタを作製し評価した。
その結果、得られた電界効果型トランジスタは、電界効果移動度が１９ｃｍ２／Ｖｓであり、オンオフ比が１０８以上であり、閾値電圧が０．３Ｖであり、Ｓ値が０．２Ｖ／ｄｅｃａｄｅであった。【００８６】
実施例３３
ガラス基板上に、室温でＲＦスパッタリングして、モリブデン金属を２００ｎｍ積層した後、ドライエッチングでパターニングして、ゲート電極を作製した。ゲート電極は、エッチング後に順テーパとなっていた。ゲート電極を積層した基板に、プラズマ化学気相成長装置（ＰＥＣＶＤ）にて、ＳｉＮｘ、ＳｉＯ２の順に成膜し、積層膜をゲート絶縁膜とした。
実施例３１と同じスパッタリングターゲットを、ＤＣマグネトロンスパッタリング成膜装置に装着し、実施例３１と同一の条件でスパッタリングして、ゲート絶縁膜上に半導体層（膜厚８０ｎｍ）を成膜した。その後、３００℃で１時間熱処理した。【００８７】
ＰＥＣＶＤにてＳｉＯｘを成膜し、ＳｉＯｘ薄膜を形成した。続けて、レジスト膜を成膜し、パターニングした。ドライエッチ（ＲＩＥ）で薄膜をパターニングして第１の保護層（エッチストッパー）を形成した。リフトオフ用のフォトレジストレジスト膜を塗布し形成後、ＤＣスパッタリングでＴｉ／Ａｕ／Ｔｉの金属積層膜を成膜し、リフトオフ及びパターニングしてソース電極及びドレイン電極をそれぞれ形成した。さらに、ＰＥＣＶＤ（ＰＥＣＶＤ  ＳｉＮｘ：Ｈ）にてＳｉＮｘを成膜し第２保護層とした。コンタクトホールを形成し、外部配線と接続した。その後、大気下、３００℃で１時間熱処理して、Ｗ＝２０μｍ、Ｌ＝２０μｍのボトムゲート構造であるエッチストッパー型電界効果型トランジスタを製造した。【００８８】
得られた電界効果型トランジスタについて実施例３１と同様にして評価した。
その結果、電界効果移動度１８ｃｍ２／Ｖｓ、オンオフ比が１０８以上、閾値電圧が０．３Ｖ、Ｓ値が０．２Ｖ／ｄｅｃａｄｅであった。【００８９】
実施例３４
図１の成膜装置を用い、幅１１００ｍｍ、長さ１２５０ｍｍ、厚さ０．７ｍｍのガラス基板を加熱せずに表６の条件にてスパッタリングを行った。【００９０】
ここでは、Ｉｎ：Ｓｎ：Ｚｎ（原子比）＝３６：１５：４９であり、幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲット１００ａ〜１００ｆを用い、各ターゲット１００ａ〜１００ｆを基板の幅方向に平行に、ターゲット間の距離が２ｍｍになるように配置した。磁界形成手段２００ａ〜２００ｆの幅はターゲット１００ａ〜１００ｆと同じ２００ｎｍとした。【００９１】
ガス供給系からスパッタガスであるＡｒとＨ２Ｏをそれぞれ９９：１の流量比で系内に導入した。このときの成膜雰囲気は０．５Ｐａとなった。交流電源のパワーは３Ｗ／ｃｍ２（＝１０．２ｋＷ／３４００ｃｍ２）とし、周波数は１０ｋＨｚとした。
以上の条件で８秒成膜し、得られたＩＴＺＯの膜厚を測定すると１５ｎｍであった。成膜速度は１１２．５ｎｍ／分と高速であり、量産に適した結果となった。
また、このようにして得られたＩＴＺＯ付きガラス基板電気炉に入れ、空気中４００℃１５分の条件で熱処理後、１ｃｍ２のサイズに切出し、４探針法によるホール測定を行った。その結果、キャリア濃度が２．５×１０１６ｃｍ−３となり、十分半導体化していることが確認できた。【００９２】
実施例３５〜実施例３９
ターゲット組成とスパッタ条件を表６のように変更した他は実施例３４と同様にして半導体薄膜を得た。また、実施例３４と同様にして熱処理の後、ホール測定を行い、全て半導体化していることを確認した。【００９３】
比較例１４
スパッタ条件を表６のように変更した他は実施例３４と同様にして半導体薄膜を得た。導入ガスに水を使用せず、アルゴンと酸素を導入してＩＴＺＯを成膜した。ホール測定の結果、キャリア濃度は２．５×１０１７ｃｍ−３であり、半導体化したが、成膜レートが３６ｎｍ／分と遅かった。この成膜レートでは量産に課題を残すと考えられる。【００９４】
比較例１５
比較例１４において出力パワーを２０Ｗ／ｃｍ２に増加させ、高速成膜を行った。これにより成膜レートは９０ｎｍ／分と上昇した。しかし、キャリア濃度が７．５×１０１８ｃｍ−３であり、半導体化しなかった。【００９５】
比較例１６
スパッタ条件を表６のように変更した他は比較例１４と同様にして半導体薄膜を得た。キャリア濃度が５．５×１０１９ｃｍ−３であり、半導体化しなかった。【００９６】
【表６】
2011132418.tif 000007
【００９７】
実施例４０〜４６
マグネトロンスパッタリング装置に、表７に示すターゲット組成を有する２インチのターゲットを装着し、基板Ａ１として厚み１００ｎｍの熱酸化膜付シリコンウェハーを、及び基板Ｂ１としてスライドガラス（コーニング社製♯１７３７）をそれぞれ装着した。
基板をチャンバー内へ搬送後、所定の到達圧力とした後、表７に示す分圧比であるＡｒガス及びＨ２Ｏガスを導入し、表７に示すスパッタ条件にて膜厚５０ｎｍの非晶質膜を基板Ａ１及び基板Ｂ１上にそれぞれ成膜した。
得られた薄膜を表７に示すアニール条件でオーブン中でアニール処理を行い、基板Ａ１及び基板Ｂ１上に積層してなる酸化物半導体を得た。【００９８】
加熱処理後の酸化物半導体を備えてなる基板Ｂ１を１ｃｍ２にカットし、４隅にＡｕ電極をつけた。Ａｕ電極と銅線を銀ペーストにより接着してホール効果測定用素子Ｂ１とし、キャリア濃度を評価した。結果を表７に示す。
尚、キャリア濃度の測定は、室温にてＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）を用いてホール効果測定を行うことにより求めた。【００９９】
加熱処理後の酸化物半導体を備えてなる基板Ａ１を２インチカソードのマグネトロンスパッタリング装置に再度装着し、カソードにＡｕターゲットを装着して、専用のメタルマスクを用いて、Ｗ／Ｌ＝１０００／２００μｍとなるようにＡｕ電極を成膜し、ＴＦＴ素子Ａ１を製造した。
得られたＴＦＴ素子Ａ１をケースレー４２００ＳＣＳにセットし、ドレイン電圧Ｖｄｓ＝１０Ｖ及びゲート電圧Ｖｇｓ＝−２０〜２０Ｖの条件で伝達特性を評価した。結果を表７に示す。【０１００】
実施例４７〜５１
表８に示すターゲット組成を有するターゲットを用い、表８に示す分圧比であるＡｒガス及びＨ２Ｏガスを導入し、表８に示す条件で非晶質膜の成膜及びアニール処理を行なった他は実施例４０〜４６と同様にして酸化物半導体を製造し、実施例４０〜４６と同様にしてホール効果測定用素子Ｂ１を製造してキャリア濃度を評価し、及びＴＦＴ素子Ａ１を製造して伝達特性を評価した。結果を表８に示す。【０１０１】
【表７】
2011132418.tif 000008
【０１０２】
【表８】
2011132418.tif 000009
【産業上の利用可能性】
【０１０３】
本発明の酸化物半導体の製造方法により得られる酸化物半導体は、薄膜トランジスタ等の電界効果型トランジスタの半導体薄膜として広く利用することができる。【０１０４】
上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
この明細書に記載の文献の内容を全てここに援用する。
【図２】
2011132418.tif 000010
【図３】
2011132418.tif 000011
【図４】
2011132418.tif 000012
【図１】
2011132418.tif 000013
【国際調査報告】
2011132418.tif 000014
2011132418.tif 000015