(57)【要約】  ガラス基板から剥離しない電極層や配線層を提供する。ガラス基板３１の表面に形成したＣｕ−Ｍｇ−Ａｌの薄膜である密着膜３７と、密着膜３７表面に形成した銅薄膜３８とで、配線層３０やゲート電極層３２を構成させる。密着膜３７は、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムを０．５ａｔ％以上５ａｔ％以下、アルミニウムを５ａｔ％以上１５ａｔ％以下の範囲で含有させるとガラス基板３１に対する密着性が高くなり、銅薄膜３８がガラス基板３１から剥離しない。配線層３０は、液晶表示装置２の画素電極８２に電気的に接続される。
2011024704.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板と接触する配線層であって、
前記配線層は、
前記ガラス基板に接触する密着膜と、前記密着膜に接触する銅薄膜とから成り、
前記密着膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた配線層。
【請求項２】
半導体層と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極とを有し、
前記半導体層には、前記ゲート電極と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、
前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、
前記ゲート電極層は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた密着膜と、前記密着膜と接触して形成された銅薄膜とを有し、
前記密着膜はガラス基板に接触された半導体装置。
【請求項３】
請求項１記載の配線層と、前記ガラス基板とを有し、前記ガラス基板上には、画素電極と、前記画素電極上に位置する液晶と、前記液晶上に位置する上部電極とが配置され、
前記画素電極は、前記配線層に電気的に接続された液晶表示装置。
【請求項４】
請求項２記載の半導体装置と、前記ガラス基板とを有し、前記ガラス基板上には、画素電極と、前記画素電極上に位置する液晶と、前記液晶上に位置する上部電極とが配置され、
前記画素電極は、前記ドレイン電極層又はソース電極層のいずれか一方に電気的に接続された液晶表示装置。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小な半導体デバイスに使用される配線膜の分野に係り、特に、ガラス基板に接触する電極層や配線層の技術分野に関する。
【背景技術】
【０００２】
ＦＰＤ(フラットパネルディスプレイ)や薄膜太陽電池等、近年製造される電気製品は広い基板上にトランジスタを一様に配置する必要があり、そのため、大面積基板に均一な特性の半導体層を形成できるアモルファスシリコン（水素化アモルファスシリコンを含む）等が用いられている。
アモルファスシリコンは低温で形成することができ、他の材料に悪影響を与えないが、移動度が低いという欠点があり、低温形成で高移動度の薄膜が大面積基板に形成できる酸化物半導体が注目されている。
そして近年では、高移動度の酸化物半導体に加え、半導体集積回路や、ＦＰＤ中のトランジスタの電極層や配線層に低抵抗の銅薄膜を用い、大面積のＦＰＤで輝度均一な表示を行うことも図られている。【０００３】
しかしながら銅薄膜は、ガラス基板、酸化物半導体、酸化物薄膜との密着性が悪く、また、銅薄膜の構成物質である銅原子は半導体中や酸化物薄膜中に拡散し、信頼性低下の原因になる場合がある。
特に、配線層やゲート電極層はガラス基板上に形成されるため、銅薄膜はガラスとの密着性が悪いことから、配線層やゲート電極層が剥離する虞がある。
この場合、銅薄膜とガラス基板の間に、銅配線のガラス基板に対する付着強度を増大させるＴｉＮ膜やＷ膜等の密着膜を設けることが行われているが、コストが高くなるという問題がある。【０００４】
また、銅薄膜はドライエッチングが難しく、一般的にウェットエッチング法で成形されているが、銅薄膜とＴｉＮ膜やＷ膜等の密着膜を同じエッチング液でエッチングすることができないため、銅薄膜と密着膜の二層構造の積層膜を一回のエッチング工程でエッチングすることはできない。
そのため、密着性を有し、且つ、銅薄膜と同じエッチング液によってエッチングできる密着膜が求められている。
【特許文献１】特開２００８−２０３８０８号公報
【特許文献２】特開２００８−３１１２８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、ガラス基板に対する密着性が高いゲート電極層や配線層を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明は、ガラス基板と接触する配線層であって、前記配線層は、前記ガラス基板に接触する密着膜と、前記密着膜に接触する銅薄膜とから成り、前記密着膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた配線層である。
本発明は、半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極とを有し、前記半導体層には、前記ゲート電極と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、前記ゲート電極層は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた密着膜と、前記密着膜と接触して形成された銅薄膜とを有し、前記密着膜はガラス基板に接触された半導体装置である。
本発明の前記配線層と、前記ガラス基板とを有し、前記ガラス基板上には、画素電極と、前記画素電極上に位置する液晶と、前記液晶上に位置する上部電極とが配置され、前記画素電極は、前記配線層に電気的に接続された液晶表示装置である。
本発明の前記半導体装置と、前記ガラス基板とを有し、前記ガラス基板上には、画素電極と、前記画素電極上に位置する液晶と、前記液晶上に位置する上部電極とが配置され、前記画素電極は、前記ドレイン電極層又はソース電極層のいずれか一方に電気的に接続された液晶表示装置である。
【発明の効果】
【０００７】
本発明の密着膜と銅薄膜とは、同じエッチング液でエッチングすることができるので、本発明のゲート電極層や配線層は一回のエッチング工程でパターニングすることができる。
密着膜とガラス基板との密着性は高いので、ガラス基板上に形成するゲート電極層や配線層が剥離することはない。
【図面の簡単な説明】
【０００８】
【図１】本発明の一例のトランジスタと本発明の一例の液晶表示装置を説明するための断面図
【図２】(ａ)〜(ｃ)：本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(１)
【図３】(ａ)〜(ｃ)：本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(２)
【図４】(ａ)、(ｂ)：本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(３)
【図５】本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(４)
【符号の説明】
【０００９】
１１……トランジスタ
３０……配線層
３１……ガラス基板
３２……ゲート電極層
３３……ゲート絶縁膜
３４……半導体層
３７……密着膜
３８……銅薄膜
４３……接続孔
５１……ソース電極層
５２……ドレイン電極層
７１……ソース領域
７２……ドレイン領域
７３……チャネル領域
８１……上部電極
８２……画素電極
８３……液晶
【発明を実施するための最良の形態】
【００１０】
図１の符号２は、本発明の実施例の液晶表示装置であり、液晶表示装置２の内部には、本発明の第一例のトランジスタ１１の断面図が、液晶表示部１２と共に示されている。
このトランジスタ１１を説明すると、該トランジスタ１１は、ガラス基板３１の表面に細長のゲート電極層３２が配置されており、ゲート電極層３２上には、少なくとも幅方向に亘ってゲート絶縁膜３３が配置されている。
ゲート絶縁膜３３上には、半導体層３４が配置されており、半導体層３４のうち、ゲート電極層３２の幅方向両端上であって、ゲート電極層３２の端部とゲート絶縁膜３３を間に介して対向する位置に、ソース電極層５１とドレイン電極層５２とが形成されている。ソース電極層５１とドレイン電極層５２の間には凹部５５が設けられ、この凹部５５によってソース電極層５１とドレイン電極層５２とは分離されており、異なる電圧を印加できるように構成されいる。
ソース電極層５１上と、ドレイン電極層５２上と、その間の凹部５５上には、保護膜４１が形成されている。【００１１】
このトランジスタ１１では、ソース電極層５１とドレイン電極層５２の間に電圧を印加した状態でゲート電極層３２にゲート電圧を印加し、半導体層３４内のゲート絶縁膜３３を介してゲート電極層３２と対向した部分に、半導体層３４の導電型と反対の導電型のチャネル層（又は同一の導電型の低抵抗層)が形成されると、半導体層３４のうちソース電極層５１が接触した部分とドレイン電極層５２が接触した部分とがチャネル層(又は低抵抗層)によって低抵抗で接続され、その結果、ソース電極層５１とドレイン電極層５２とが電気的に接続され、トランジスタ１１が導通する。
ゲート電圧の印加を停止すると、チャネル層(又は低抵抗層)は消滅し、ソース電極層５１とドレイン電極層５２との間は高抵抗になり、電気的に分離される。【００１２】
液晶表示部１２には画素電極８２が配置されており、画素電極８２上には液晶８３が配置されている。液晶８３上には上部電極８１が位置しており、画素電極８２と上部電極８１との間に電圧が印加されると、液晶８３を通る光の偏光性が変更され、偏光フィルタ(不図示)の光通過性が制御される。
画素電極８２はソース電極層５１やドレイン電極層５２と電気的に接続されており、トランジスタ１１がＯＮ・ＯＦＦすることで、画素電極８２への電圧印加の開始・終了が行われる。
ここでは画素電極８２は、ドレイン電極層５１に接続された透明導電層４２の一部から成っている。透明導電層４２はＩＴＯで構成されている。【００１３】
透明導電層４２の下方には、配線層３０が配置されている。
この配線層３０とゲート電極層３２とは、Ｃｕ−Ｍｇ−Ａｌから成る密着膜３７と、密着膜３７上に形成された銅を主成分とする銅膜(５０ａｔ％を越える含有率で銅を含有する薄膜)とで構成されており、密着膜３７はガラス基板３１と接触しており、銅薄膜３８はガラス基板３１と接触しないようになっている。【００１４】
このトランジスタ１１の製造工程を説明する。
このトランジスタ１１は、先ず、成膜対象物のガラス基板３１をスパッタリング装置内に搬入する。
スパッタリング装置内にはＣｕ−Ｍｇ−Ａｌターゲットと純銅ターゲットが設けられており、Ａｒガス等の希ガスから成るスパッタリングガスでＣｕ−Ｍｇ−Ａｌターゲットをスパッタリングし、図２(ａ)に示すように、ガラス基板３１上に密着膜３７を形成し、次いで、希ガスから成るスパッタリングガスによって純銅ターゲットをスパッタリングして、密着膜３７上に銅薄膜３８を形成する。密着膜３７と銅薄膜３８を形成するときには、酸素ガスはスパッタリング雰囲気中に導入せず、密着膜３７や銅薄膜３８中に酸化銅を含有させないので、低抵抗の密着膜３７と銅薄膜３８が形成される。
銅薄膜３８を形成した後、所望の雰囲気中で４００℃程度に加熱してアニールしても良い。【００１５】
次に、図２(ｂ)に示すように、銅薄膜３８上にパターニングニングしたレジスト膜３９を配置し、純銅とＣｕ−Ｍｇ−Ａｌの両方をエッチングできるエッチング液に密着膜３７と銅薄膜３８とが形成されたガラス基板３１を浸漬し、レジスト膜３９間に露出する銅薄膜３８と、銅薄膜３８のエッチング後に露出する密着膜３７とを同じエッチング液に接触させ、図２(ｃ)に示すように、エッチング液に接触した部分をエッチング除去する。ここでは銅薄膜３８と密着膜３７とが部分的に除去され、残った部分によって、ガラス基板３１上にゲート電極層３２と配線層３０とを形成する。
パターニングしてゲート電極層３２と配線層３０を形成すると、ゲート電極層３２と配線層３０が位置する部分以外はガラス基板３１の表面が露出しており、レジスト膜３９を除去した後、図３(ａ)に示すように、ガラス基板３１の表面、ゲート電極層３２の表面、配線層３０の表面に、ＳｉO2、ＳｉＮｘ等の絶縁性材料から成るゲート絶縁膜３３を形成する。このゲート絶縁膜３３は、必要に応じてパターニングする。【００１６】
次に、ゲート絶縁膜３３上に半導体材料(例えばＳｉ半導体や酸化物半導体)から成る薄膜を形成し、パターニングして、図３(ｂ)に示すように、ゲート絶縁膜３３上にパターニングされた半導体層３４を形成する。
次いで、少なくとも半導体層３４の表面に金属薄膜が形成される。金属薄膜をパターニングして、図３(ｃ)に示すように、ソース電極層５１と、ドレイン電極層５２とを形成する。半導体層３４のうち、ソース電極層５１と接触する部分がソース領域７１と呼ばれ、ドレイン電極層５２と接触する部分がドレイン領域７２と呼ばれる。ソース電極層５１とドレイン電極層５２は、半導体層３４のうち、ゲート電極層３２の幅方向両端上であって、ゲート電極層３２の端部とゲート絶縁膜３３を間に介して対向する位置に配置されている。次いで、図４(ａ)に示すように、ＳｉＮｘやＳｉＯ2等の絶縁膜から成る保護膜４１を形成する。【００１７】
次に、図４(ｂ)に示すように、保護膜４１又とゲート絶縁膜３３とにヴィアホールやコンタクトホール等の接続孔４３を形成し、接続孔４３の底面に、ドレイン電極層５２、ソース電極層５１、又は配線層３０等が有する銅薄膜３８の表面を露出させ、その状態で透明導電層を形成し、パターニングする。図５の符号４２は、パターニングされた透明導電層を示している。
そして、液晶８３と上部電極８１を後工程で配置して、図１に示す液晶表示装置２を得ると、トランジスタ１１は動作可能な状態になる。【００１８】
チャネル領域７３は、半導体層３４の、ソース領域７１とドレイン領域７２の間の領域であり、ゲート電極層３２は、少なくともゲート絶縁膜３３を挟んでチャネル領域７３と対向する位置にある。トランジスタ１１は、ゲート絶縁膜３３と、ゲート・ソース・ドレイン電極層３２、５１、５２とでこのように構成されている。
なお、半導体層３４は、ＩｎＧａＺｎＯ等の酸化物半導体や、Ｓｉから成るアモルファス半導体、多結晶半導体、単結晶半導体など、種々の半導体が含まれる。
また、上記実施例では、密着膜３７と銅薄膜３８の積層膜は、配線層３０やゲート電極層３２に用いたが、ＭＯＳトランジスタのソース電極層やドレイン電極層がガラス基板と接触する場合は、密着膜３７と銅薄膜３８の積層膜によってソース電極層やドレイン電極層を構成させることもできる。
【実施例】
【００１９】
Ｃｕ(銅)を主成分として、Ｍｇ(マグネシウム)とＡｌ(アルミニウム)を所望割合で含有させてターゲットを作製し、そのターゲットをスパッタリングし、ガラス基板上にターゲットと同じ組成のＣｕ−Ｍｇ−Ａｌから成る密着膜を形成し、次いで、純銅のターゲットをスパッタリングし、密着膜上に純銅薄膜を形成し、ゲート電極層や配線層として用いる積層膜を形成した。
密着膜は、ＭｇとＡｌの添加割合を変えて形成し、次いで純銅薄膜を形成した後、電極・配線層とガラス基板との密着性を評価した。評価結果を下記表１に記載する。
密着膜と純銅薄膜とを形成した後、真空雰囲気中で４００℃、１時間のアニールを行った場合と、行わなかった場合の両方を測定した。【００２０】
【表１】
2011024704.tif 000003
【００２１】
表１中の「Ｍｇ含有量」と「Ａｌ含有量」の欄の中の数値は、ターゲット又は密着膜中のＣｕ原子数とＭｇ原子数とＡｌ原子数の合計個数を１００ａｔ％としたときの、含有するＭｇ原子数割合(Ｘａｔ％)及びＡｌ原子数割合(Ｙａｔ％)を示しており、“−”は含有量がゼロの場合である。
「Target作製可否」の欄は、Ｃｕ、Ｍｇ、Ａｌの材料がターゲットに成形できた場合を“○”、ターゲットに成形できなかった場合を“×”に分類した。【００２２】
「密着性」の欄の評価は、純銅薄膜の表面に粘着テープを貼付し、粘着テープを引き剥がし、粘着テープが、粘着テープと純銅薄膜の界面で剥離した場合を“○”、電極層内部の破壊、又は電極層とガラス基板の界面での剥離を“×”として分類した。【００２３】
表１の「密着性」の結果から、ＭｇとＡｌの両方を含有しないと、特に、アニール後の密着性やバリア性が悪く、Ｍｇ含有率が０．５ａｔ％以上５ａｔ％以下であって、Ａｌ含有率５ａｔ％以上１５ａｔ％以下の場合が、ガラス基板との密着性に優れていることが分かる。【００２４】
従って、本発明の上記各実施例のＣｕ−Ｍｇ−Ａｌから成る薄膜である密着膜３７は、Ｃｕ原子数とＭｇ原子数とＡｌ原子数の合計個数を１００ａｔ％としたときに、Ｍｇ含有率が０．５ａｔ％以上５ａｔ％以下であって、Ａｌ含有率が５ａｔ％以上１５ａｔ％以下である導電性薄膜であることが望ましい。
密着膜３７上に、密着膜３７と接触して形成される銅薄膜３８は、銅薄膜３８の原子数を１００％としたとき、５０ａｔ％を越える含有率で銅を含有する低抵抗な導電性薄膜である。
【図１】
2011024704.tif 000004
【図２】
2011024704.tif 000005
【図３】
2011024704.tif 000006
【図４】
2011024704.tif 000007
【図５】
2011024704.tif 000008
【手続補正書】
【提出日】平成23年11月9日(2011.11.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
液晶表示部１２には画素電極８２が配置されており、画素電極８２上には液晶８３が配置されている。液晶８３上には上部電極８１が位置しており、画素電極８２と上部電極８１との間に電圧が印加されると、液晶８３を通る光の偏光性が変更され、偏光フィルタ(不図示)の光通過性が制御される。
画素電極８２はソース電極層５１やドレイン電極層５２と電気的に接続されており、トランジスタ１１がＯＮ・ＯＦＦすることで、画素電極８２への電圧印加の開始・終了が行われる。
ここでは画素電極８２は、ドレイン電極層５２に接続された透明導電層４２の一部から成っている。透明導電層４２はＩＴＯで構成されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
透明導電層４２の下方には、配線層３０が配置されている。
この配線層３０とゲート電極層３２とは、Ｃｕ−Ｍｇ−Ａｌから成る密着膜３７と、密着膜３７上に形成された銅を主成分とする銅薄膜３８(５０ａｔ％を越える含有率で銅を含有する薄膜)とで構成されており、密着膜３７はガラス基板３１と接触しており、銅薄膜３８はガラス基板３１と接触しないようになっている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
「密着性」の欄の評価は、純銅薄膜の表面に粘着テープを貼付し、粘着テープを引き剥がし、粘着テープが、粘着テープと純銅薄膜の界面で剥離した場合を“○”、電極層内部の破壊、又は電極層とガラス基板の界面で剥離した場合を“×”として分類した。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
従って、本発明の上記各実施例のＣｕ−Ｍｇ−Ａｌから成る薄膜である密着膜３７は、Ｃｕ原子数とＭｇ原子数とＡｌ原子数の合計個数を１００ａｔ％としたときに、Ｍｇ含有率が０．５ａｔ％以上５ａｔ％以下であって、Ａｌ含有率が５ａｔ％以上１５ａｔ％以下である導電性薄膜であることが望ましい。
密着膜３７上に、密着膜３７と接触して形成される銅薄膜３８は、銅薄膜３８の原子数を１００ａｔ％としたとき、５０ａｔ％を越える含有率で銅を含有する低抵抗な導電性薄膜である。
【手続補正書】
【提出日】平成24年2月21日(2012.2.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
上記課題を解決するため、本発明は、ガラス基板と接触する配線層であって、前記配線層は、前記ガラス基板に接触する密着膜と、前記密着膜に接触する銅薄膜とから成り、前記密着膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた配線層である。
本発明は、ガラス基板上に形成されたゲート電極層と、前記ゲート電極層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、を有し、前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、前記ゲート電極層は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた密着膜と、前記密着膜と接触して形成された銅薄膜とを有し、前記密着膜は前記ガラス基板に接触された半導体装置である。
本発明の前記配線層と、前記ガラス基板とを有し、前記ガラス基板上には、画素電極と、前記画素電極上に位置する液晶と、前記液晶上に位置する上部電極とが配置され、前記画素電極は、前記配線層に電気的に接続された液晶表示装置である。
本発明の前記半導体装置と、前記ガラス基板とを有し、前記ガラス基板上には、画素電極と、前記画素電極上に位置する液晶と、前記液晶上に位置する上部電極とが配置され、前記画素電極は、前記ドレイン電極層又はソース電極層のいずれか一方に電気的に接続された液晶表示装置である。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ガラス基板と接触する配線層であって、
前記配線層は、
前記ガラス基板に接触する密着膜と、前記密着膜に接触する銅薄膜とから成り、
前記密着膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた配線層。
【請求項２】
ガラス基板上に形成されたゲート電極層と、
前記ゲート電極層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体層と、
を有し、
前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、
前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、
前記ゲート電極層は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた密着膜と、前記密着膜と接触して形成された銅薄膜とを有し、
前記密着膜は前記ガラス基板に接触された半導体装置。
【請求項３】
請求項１記載の配線層と、前記ガラス基板とを有し、前記ガラス基板上には、画素電極と、前記画素電極上に位置する液晶と、前記液晶上に位置する上部電極とが配置され、
前記画素電極は、前記配線層に電気的に接続された液晶表示装置。
【請求項４】
請求項２記載の半導体装置と、前記ガラス基板とを有し、前記ガラス基板上には、画素電極と、前記画素電極上に位置する液晶と、前記液晶上に位置する上部電極とが配置され、
前記画素電極は、前記ドレイン電極層又はソース電極層のいずれか一方に電気的に接続された液晶表示装置。 
【国際調査報告】
2011024704.tif 000009
2011024704.tif 000010
2011024704.tif 000011
2011024704.tif 000012
2011024704.tif 000013