(57)【要約】  不揮発論理回路(20)では、強誘電体膜(13)の長手方向に沿って、第１の入力電極(17a)は、電源電極(15)および第２の入力電極(17b)の間に挟まれている。強誘電体膜(13)の長手方向に沿って、第２の入力電極(17b)は、第１の入力電極(17a)および出力電極(16)の間に挟まれている。本発明の不揮発論理回路(20)の駆動方法は、４つの状態から選択される１つの状態を当該状態に応じてそれぞれ規定された電圧Ｖ１、Ｖａ、およびＶｂをそれぞれ制御電極(12)、第１の入力電極(17a)、および第２の入力電極(17b)に印加して不揮発論理回路(20)に書き込む工程と、電源電極(15)および出力電極(16)の間に電圧を印加することによって生じた電流に基づいて高抵抗状態または低抵抗状態のどちらを不揮発論理回路(20)が有するかを決定する工程と、を具備する。
2011142068.tif 000002
【特許請求の範囲】
【請求項１】
不揮発論理回路を駆動する方法であって、以下の工程（ａ）〜工程（ｃ）を具備する：
前記不揮発論理回路を準備する工程（ａ）、ここで、
前記不揮発論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、
前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順に前記制御電極上に積層されており、
前記電極群は、電源電極、出力電極、第１の入力電極、および第２の入力電極を具備しており、
ここで、Ｘ方向、Ｙ方向、およびＺ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、
Ｘ方向に沿って、前記第１の入力電極は、前記電源電極および前記第２の入力電極の間に挟まれており、
Ｘ方向に沿って、前記第２の入力電極は、前記第１の入力電極および前記出力電極の間に挟まれており、
第１の状態、第２の状態、第３の状態、および第４の状態から選択される１つの状態を前記不揮発論理回路に書き込む工程（ｂ）、ここで、
Ｖ１、Ｖａ、およびＶｂは、それぞれ、前記制御電極に印加される電圧、前記第１の入力電極に印加される電圧、および前記第２の入力電極に印加される電圧であり、
前記第１の状態が書き込まれる場合には、Ｖ１＞ＶａおよびＶ１＞Ｖｂの不等式を満たす電圧が印加され、
前記第２の状態が書き込まれる場合には、Ｖ１＜ＶａおよびＶ１＞Ｖｂの不等式を満たす電圧が印加され、
前記第３の状態が書き込まれる場合には、Ｖ１＞ＶａおよびＶ１＜Ｖｂの不等式を満たす電圧が印加され、
前記第４の状態が書き込まれる場合には、Ｖ１＜ＶａおよびＶ１＜Ｖｂの不等式を満たす電圧が印加され、
前記第１の状態は低抵抗状態であり、
前記第２の状態、前記第３の状態、および前記第４の状態は高抵抗状態であり、および
前記電源電極および前記出力電極の間に電圧を印加することによって生じた電流を測定し、前記電流に基づいて前記高抵抗状態または前記低抵抗状態のどちらを前記不揮発論理回路が有するかを決定する工程（ｃ）。
【請求項２】
前記工程（ａ）と前記工程（ｂ）との間に、
電圧Ｖｉｎを前記第１の入力電極および前記第２の入力電極に印加し、かつ電圧Ｖｒｅｓｅｔ（ただし、Ｖｒｅｓｅｔ＞Ｖｉｎ）を前記制御電極に印加して、前記不揮発論理回路をリセットする工程
を具備する、請求項１に記載の方法。
【請求項３】
前記工程（ｂ）において、
前記第１の入力電極には、真または偽のどちらかである第１の入力信号が入力され、
前記第２の入力電極には、真または偽のどちらかである第２の入力信号が入力され、
前記高抵抗状態が、前記第１の入力信号および前記第２の入力信号に基づく論理積の偽に対応し、
前記低抵抗状態が、前記第１の入力信号および前記第２の入力信号に基づく論理積の真に対応する、
請求項１に記載の方法。
【請求項４】
前記工程（ｂ）と前記工程（ｃ）との間に、前記不揮発論理回路の電源を切る工程をさらに具備する、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体膜および半導体膜から形成された積層膜を具備する不揮発論理回路を駆動する方法に関する。
【背景技術】
【０００２】
特許文献１は、不揮発スイッチング装置を開示している。図８は、特許文献１の図３に開示された従来の不揮発スイッチング装置を示す。【０００３】
図８Ａに示されるように、当該不揮発スイッチング装置は、基板１１、制御電極１２、強誘電体層１３、半導体層１４、および第１〜第３の電極１５ａ〜１５ｃを具備している。制御電極１２、強誘電体層１３、および半導体層１４がこの順で基板１１上に積層されている。第１〜第３の電極１５ａ〜１５ｃは、半導体層１４上に設けられている。【０００４】
制御電極１２と第１〜第３の電極１５ａ〜１５ｃとの間に電圧が印加され、強誘電体層１３の分極方向を変化させる。【０００５】
強誘電体層１３の一部分が上方向の分極方向を有する場合、当該一部分の上に積層している半導体層１４の部分は低い抵抗を有する。これは、オン状態に対応する。【０００６】
一方、強誘電体層１３の一部分が下方向の分極方向を有する場合、当該一部分の上に積層している半導体層１４の部分は高い抵抗を有する。これは、オフ状態に対応する。【０００７】
図８Ａでは、第３の電極１５ｃの下に位置する強誘電体層１３の一部分のみが下方向の分極方向を有する。従って、図８Ｂに示されるように、第１の電極１５ａから第２の電極１５ｂに選択的に電流が流れる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−９９６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、図８に示される抵抗状態の切り替えを利用した不揮発論理回路を駆動する新規な方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明のある形態(aspect)に係る方法は、不揮発論理回路を駆動する方法であって、以下の工程（ａ）〜工程（ｃ）を具備する：
前記不揮発論理回路を準備する工程（ａ）、ここで、
前記不揮発論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、
前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順に前記制御電極上に積層されており、
前記電極群は、電源電極、出力電極、第１の入力電極、および第２の入力電極を具備しており、
ここで、Ｘ方向、Ｙ方向、およびＺ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、
Ｘ方向に沿って、前記第１の入力電極は、前記電源電極および前記第２の入力電極の間に挟まれており、
Ｘ方向に沿って、前記第２の入力電極は、前記第１の入力電極および前記出力電極の間に挟まれており、
第１の状態、第２の状態、第３の状態、および第４の状態から選択される１つの状態を前記不揮発論理回路に書き込む工程（ｂ）、ここで、
Ｖ１、Ｖａ、およびＶｂは、それぞれ、前記制御電極に印加される電圧、前記第１の入力電極に印加される電圧、および前記第２の入力電極に印加される電圧であり、
前記第１の状態が書き込まれる場合には、Ｖ１＞ＶａおよびＶ１＞Ｖｂの不等式を満たす電圧が印加され、
前記第２の状態が書き込まれる場合には、Ｖ１＜ＶａおよびＶ１＞Ｖｂの不等式を満たす電圧が印加され、
前記第３の状態が書き込まれる場合には、Ｖ１＞ＶａおよびＶ１＜Ｖｂの不等式を満たす電圧が印加され、
前記第４の状態が書き込まれる場合には、Ｖ１＜ＶａおよびＶ１＜Ｖｂの不等式を満たす電圧が印加され、
前記第１の状態は低抵抗状態であり、
前記第２の状態、前記第３の状態、および前記第４の状態は高抵抗状態であり、および
前記電源電極および前記出力電極の間に電圧を印加することによって生じた電流を測定し、前記電流に基づいて前記高抵抗状態または前記低抵抗状態のどちらを前記不揮発論理回路が有するかを決定する工程（ｃ）。【００１１】
上記方法は、前記工程（ａ）と前記工程（ｂ）との間に、
電圧Ｖｉｎを前記第１の入力電極および前記第２の入力電極に印加し、かつ電圧Ｖｒｅｓｅｔ（ただし、Ｖｒｅｓｅｔ＞Ｖｉｎ）を前記制御電極に印加して、前記不揮発論理回路をリセットする工程
を具備してもよい。【００１２】
前記工程（ｂ）において、
前記第１の入力電極には、真または偽のどちらかである第１の入力信号が入力され、
前記第２の入力電極には、真または偽のどちらかである第２の入力信号が入力され、
前記高抵抗状態が、前記第１の入力信号および前記第２の入力信号に基づく論理積の偽に対応し、
前記低抵抗状態が、前記第１の入力信号および前記第２の入力信号に基づく論理積の真に対応してもよい。【００１３】
上記方法は、前記工程（ｂ）と前記工程（ｃ）との間に、前記不揮発論理回路の電源を切る工程をさらに具備してもよい。
【発明の効果】
【００１４】
本発明は、不揮発論理回路を駆動する新規な方法を提供する。
【図面の簡単な説明】
【００１５】
【図１Ａ】図１Ａは、実施の形態１における不揮発論理回路の上面図を示す。
【図１Ｂ】図１Ｂは図１ＡにおけるＡ−Ａ’線の断面図を示す。
【図２】図２は、実施の形態１における不揮発論理回路の上面図を示す。
【図３】図３は、実施の形態１における真理値表を示す。
【図４】図４は、書き込み時における入力電極１７ａ−１７ｂの電圧を示す。
【図５Ａ】図５Ａは、第１の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【図５Ｂ】図５Ｂは、第２の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【図５Ｃ】図５Ｃは、第３の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【図５Ｄ】図５Ｄは、第４の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【図６】図６は、−１０Ｖの電圧および１０Ｖの電圧をそれぞれ第１入力電極１７ａおよび第２入力電極１７ｂに印加したときの強誘電体膜１３の分極状態および半導体膜１４の状態を示す。
【図７】図７は、第一の状態〜第四の状態において算出された抵抗値を示す。
【図８Ａ】図８Ａは従来の不揮発スイッチング装置の断面斜視図を示す。
【図８Ｂ】図８Ｂは従来の不揮発スイッチング装置の等価回路図を示す。
【発明を実施するための形態】
【００１６】
本発明の実施の形態を、図面を参照しながら以下、説明する。
【００１７】
（実施の形態１）
図１Ａは、実施の形態１における不揮発論理回路の上面図を示す。図１Ｂは図１ＡにおけるＡ−Ａ’線の断面図を示す。
【００１８】
図１Ａおよび図１Ｂに示すように、基板１１上に、強誘電体膜１３および半導体膜１４が積層されている。制御電極１２が、強誘電体膜１３と基板１１との間に挟まれている。
【００１９】
半導体膜１４上に電極群が形成されている。当該電極群は、電源電極１５、出力電極１６、第一の入力電極１７ａ、および第二の入力電極１７ｂを具備する。平面視において、入力電極１７ａ−１７ｂは、電源電極１５と出力電極１６に挟まれている。
【００２０】
以下、入力電極１７ａ−１７ｂの配置関係を、より詳細に説明する。
【００２１】
図１Ａおよび図１Ｂに示すように、強誘電体膜１３の長手方向はＸ方向、強誘電体膜１３の短手方向はＹ方向、積層方向はＺ方向と定義される。
【００２２】
図１Ａおよび図１Ｂに示すように、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれ、強誘電体膜１３の長手方向、当該長手方向に直交する方向、および膜１３〜１４の積層方向を意味する。
【００２３】
第１の入力電極１７ａおよび第２の入力電極１７ｂは、電源電極１５および出力電極１６の間に挟まれている。
【００２４】
Ｘ方向に沿って、第１の入力電極１７ａは、電源電極１５と第２の入力電極１７ｂとの間に挟まれている。Ｘ方向に沿って、第２の入力電極１７ｂは、第１の入力電極１７ａと出力電極１６との間に挟まれている。
【００２５】
不揮発論理回路２０においては、強誘電体膜１３における分極の方向に応じて半導体膜１４を流れる電流が制御される。つまり、強誘電体膜１３の分極方向が＋Ｚ方向に合致している場合では、半導体膜１４中に誘起された電子が半導体膜１４を低抵抗にする。当該分極の向きが−Ｚ方向に合致している場合、半導体膜１４からの電子の排出が半導体膜１４を高抵抗にする。
【００２６】
入力電極１７ａ−１７ｂと制御電極１２との間に電圧が印加され、半導体膜１４の抵抗値を制御する。これにより、電源電極１５と出力電極１６との間の抵抗値が制御される。
【００２７】
不揮発論理回路２０は、２入力１出力の論理積を実行する。２つの入力信号は第１入力信号および第２入力信号からなる。図２に示すように、第１の入力電極１７ａには第１入力信号、第２の入力電極１７ｂには第２入力信号がそれぞれ入力される。図３に示す真理値表に基づいて、論理和の実行結果が出力される。
【００２８】
（不揮発論理回路２０への書き込み）
次に、図４、図５、および図６を参照しながら、不揮発論理回路２０への書き込みを説明する。
【００２９】
図４は書き込み時の入力電極１７ａ−１７ｂの電位を示す。−１０Ｖの電圧が、図３に示される「１」として入力される。１０Ｖの電圧が、「０」として入力される。制御電極１２の電圧は常に一定値であり、好ましくは０Ｖである。
【００３０】
図５Ａは、第１の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【００３１】
図５Ｂは、第２の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【００３２】
図５Ｃは、第３の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【００３３】
図５Ｄは、第４の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【００３４】
図６は、−１０Ｖの電圧および１０Ｖの電圧を第１入力電極１７ａおよび第２入力電極１７ｂに印加したときの強誘電体膜１３の分極状態および半導体膜１４の状態を示す。−１０Ｖが印加された入力電極３３の部分の下に位置する半導体３１は、強誘電体の分極３０ａによって引き起こされる電子の蓄積のため、低い抵抗を有する。一方、１０Ｖが印加された入力電極３４の下に位置する半導体３２は、強誘電体１３の分極３０ｂによって電子が排出されるため、高い抵抗を有する。
【００３５】
以下、第一の状態、第二の状態、第三の状態、および第四の状態の書き込み手順を説明する。
【００３６】
好ましくは、書き込みを開始する前にリセット動作が行なわれる。リセット動作では、電圧Ｖｉｎが入力電極１７ａ−１７ｂに印加され、かつＶｉｎ＜Ｖｒｅｓｅｔの関係を満たす電圧Ｖｒｅｓｅｔが制御電極１２に印加される。より具体的には、入力電極１７ａ−１７ｂに０Ｖが印加されながら、制御電極１２に１０Ｖが印加されることが好ましい。これにより、強誘電体膜１３の全ての分極が上向きに設定される。
【００３７】
このリセット動作は、再現性の良い不揮発論理回路２０の駆動を可能にする。
【００３８】
書き込みにおいては、制御電極１２にはＶ１が、第１入力電極１７ａにはＶａが、第２入力電極１７ｂにはＶｂが、それぞれ印加され、入力電極１７ａ−１７ｂの下に位置している強誘電体膜１３の各部分を分極させる。この分極が、入力電極１７ａ−１７ｂの下に位置している半導体膜１４の各部分を高抵抗状態または低抵抗状態にすることをもたらす。第一の状態、第二の状態、第三の状態、および第四の状態から選択される１つの状態が、不揮発論理回路２０に書き込まれる。
【００３９】
第１の状態が書き込まれる場合、以下の不等式（Ｉ）を充足する電圧Ｖ１、ＶａおよびＶｄが印加される。
【００４０】
Ｖ１＞Ｖａ、およびＶ１＞Ｖｂ・・・（Ｉ）
より具体的には、Ｖ１が０Ｖに保持されながら、−１０ＶのＶａ、および−１０ＶのＶｂが印加される。
【００４１】
−１０Ｖが真（１）、＋１０Ｖが偽（０）に対応する場合、第一の状態では、第１の入力電極１７ａには真（１）、第２の入力電極１７ｂには真（１）が入力される。
【００４２】
第２の状態が書き込まれる場合、以下の不等式（ＩＩ）を充足する電圧Ｖ１、ＶａおよびＶｄが印加される。
【００４３】
Ｖ１＜Ｖａ、およびＶ１＞Ｖｂ・・・（ＩI）
より具体的には、Ｖ１が０Ｖに保持されながら、＋１０ＶのＶａ、および−１０ＶのＶｂが印加される。
【００４４】
第二の状態では、偽（０）および真（１）が、第１の入力電極１７ａおよび第２の入力電極１７ｂにそれぞれ入力される。
【００４５】
第３の状態が書き込まれる場合、以下の不等式（ＩＩＩ）を充足する電圧Ｖ１、ＶａおよびＶｄが印加される。
【００４６】
Ｖ１＞Ｖａ  および  Ｖ１＜Ｖｂ      （ＩＩＩ）
より具体的には、Ｖ１が０Ｖに保持されながら、−１０ＶのＶａ、および＋１０ＶのＶｂが印加される。
【００４７】
第三の状態では、真（１）および偽（０）が、第１の入力電極１７ａおよび第２の入力電極１７ｂにそれぞれ入力される。
【００４８】
第４の状態が書き込まれる場合、以下の不等式（ＩＶ）を充足する電圧Ｖ１、ＶａおよびＶｄが印加される。
【００４９】
Ｖ１＜Ｖａ  および  Ｖ１＜Ｖｂ      （ＩＶ）
より具体的には、Ｖ１が０Ｖに保持されながら、＋１０ＶのＶａ、および＋１０ＶのＶｂが印加される。
【００５０】
第四の状態では、偽（０）および偽（０）が、第１の入力電極１７ａおよび第２の入力電極１７ｂにそれぞれ入力される。
【００５１】
第一の状態では、電源電極１５と出力電極１６との間の抵抗が低い。第二の状態、第三の状態、および第四の状態では、電源電極１５と出力電極１６との間の抵抗が高い。
【００５２】
第一〜第四の状態において入力される真（１）および偽（０）の間の関係から理解されるように、第１の入力電極１７ａには、真または偽のどちらかである第１の入力信号が入力される。第２の入力電極１７ｂには、真または偽のどちらかである第２の入力信号が入力される。
【００５３】
（読み出し）
以下、不揮発論理回路２０からの読み出しの一例を説明する。
【００５４】
制御電極１２、および入力電極１７ａ−１７ｂに０Ｖが印加されながら、電源電極１５と出力電極１６との間に電位差が印加され、半導体膜１４を流れる電流を測定する。
【００５５】
電源電極１５と出力電極１６との間に印加する電位差は、書き込み時に入力電極１７ａおよび１７ｂに印加される電圧の１／５以下とすることが好ましい。一例として、電源電極１５と出力電極１６との間の電位差は０．１Ｖであり得る。
【００５６】
当該電流の値に応じて抵抗値が決定される。すなわち、測定された電流に基づいて、不揮発論理回路２０が高抵抗状態または低抵抗状態のどちらを有するかを決定する。上記の通り、第一の状態は低抵抗状態である。第二の状態、第三の状態、および第四の状態は高抵抗状態である。
【００５７】
高抵抗状態は、第１の入力信号および第２の入力信号に基づく論理積の「偽」に対応する。低抵抗状態は、第１の入力信号および第２の入力信号に基づく論理積の「真」に対応する。このように、不揮発論理回路２０は不揮発性論理積回路として機能する。
【００５８】
（実施例）
以下、実施例を参照しながら本発明をより詳細に説明する。
【００５９】
（実施例１）
基板１１として、シリコン酸化膜によって被覆された表面を有するシリコン基板を用意した。
【００６０】
（１）  制御電極１２を、以下の手順に従って基板１１上に形成した。基板１１上に、電子銃蒸着法にて５ｎｍの厚みを有するＴｉ膜、３０ｎｍの厚みを有するＰｔ膜、及びパルスレーザーデポジション法によって１０ｎｍの厚みを有するＳｒＲｕＯ3（以下、ＳＲＯ）膜を順に形成した。
【００６１】
（２）  基板を加熱し、パルスレーザーデポジション法を用いて４５０ｎｍの厚みを有するＰｂ（Ｚｒ，Ｔｉ）Ｏ3からなる強誘電体膜１３を形成した。
【００６２】
（３）  基板温度を４００℃に設定し、３０ｎｍの厚みを有するＺｎＯからなる半導体膜１４を形成した。
【００６３】
（４）  半導体膜１４上にフォトリソグラフィによってレジストのパターンを形成した。その後、レジストのパターンが被覆していない部分の半導体膜１４を、硝酸を用いるエッチングにより除去した。
【００６４】
（５）  その後、半導体膜１４上のレジストをフォトリソグラフィによってパターニングした。その上に、５ｎｍの厚みを有するＴｉ膜および３０ｎｍの厚みを有するＰｔ膜を電子銃蒸着法にて形成した。レジストを除去し、電源電極１５、出力電極１６、および入力電極１７ａ−１７ｂを形成した。
【００６５】
得られた不揮発論理回路は、縦１００マイクロメータ、横２００マイクロメータの入力電極を有していた。不揮発論理回路は１０マイクロメートルの電極間隔を有していた。当該不揮発論理回路に、図４および図５に基づいて第一の状態〜第四の状態を書き込んだ。その後、電源電極１５と出力電極１６との間に０．１Ｖの電圧を印加し、電源電極１５と出力電極１６との間に流れる電流を測定した。当該電流から、当該不揮発論理回路の抵抗値を算出した。
【００６６】
図７は、第一の状態〜第四の状態において算出された抵抗値を示す。図７から理解されるように、第一の状態は低い抵抗値を有する。一方、第二の状態、第三の状態、および第四の状態は高い抵抗値を有する。
【００６７】
本実施例では、ＳＲＯ／Ｐｔ／Ｔｉの積層膜からなる制御電極１２、Ｐｔ／Ｔｉの積層膜からなる電源電極１５、出力電極１６、および入力電極１７ａ−１７ｂが用いられた。他の材料からなる導電膜もまた用いられ得る。
【００６８】
強誘電体膜１３の材料としてＳｒ（Ｂｉ，Ｔａ）ＯxまたはＢｉＴｉＯxのような他の強誘電材料が用いられ得る。半導体膜１４の材料としてＧａＮまたはＩｎＧａＺｎＯxのような他の半導体材料が用いられ得る。
【産業上の利用可能性】
【００６９】
本発明は、不揮発論理回路を駆動する新規な方法を提供する。
【符号の説明】
【００７０】
１１  基板
１２  制御電極
１３  強誘電体膜
１４  半導体膜
１５  電源電極
１６  出力電極
１７ａ  第一の入力電極
１７ｂ  第二の入力電極
２０  不揮発論理回路
３０ａ  強誘電体膜中の上向き分極
３０ｂ  強誘電体膜中の下向き分極
３１  半導体膜のうち低抵抗部分
３２  半導体膜のうち高抵抗部分
３３  信号１が入力されている入力電極
３４  信号０が入力されている入力電極
【図１Ａ】
2011142068.tif 000003
【図１Ｂ】
2011142068.tif 000004
【図２】
2011142068.tif 000005
【図３】
2011142068.tif 000006
【図４】
2011142068.tif 000007
【図５Ａ】
2011142068.tif 000008
【図５Ｂ】
2011142068.tif 000009
【図５Ｃ】
2011142068.tif 000010
【図５Ｄ】
2011142068.tif 000011
【図６】
2011142068.tif 000012
【図７】
2011142068.tif 000013
【図８Ａ】
2011142068.tif 000014
【図８Ｂ】
2011142068.tif 000015
【手続補正書】
【提出日】平成23年4月15日(2011.4.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】明細書
【発明の名称】不揮発論理回路を駆動する方法
【技術分野】
【０００１】
本発明は、強誘電体膜および半導体膜から形成された積層膜を具備する不揮発論理回路を駆動する方法に関する。
【背景技術】
【０００２】
特許文献１は、不揮発スイッチング装置を開示している。図８は、特許文献１の図３に開示された従来の不揮発スイッチング装置を示す。
【０００３】
図８Ａに示されるように、当該不揮発スイッチング装置は、基板１１、制御電極１２、強誘電体層１３、半導体層１４、および第１〜第３の電極１５ａ〜１５ｃを具備している。制御電極１２、強誘電体層１３、および半導体層１４がこの順で基板１１上に積層されている。第１〜第３の電極１５ａ〜１５ｃは、半導体層１４上に設けられている。
【０００４】
制御電極１２と第１〜第３の電極１５ａ〜１５ｃとの間に電圧が印加され、強誘電体層１３の分極方向を変化させる。
【０００５】
強誘電体層１３の一部分が上方向の分極方向を有する場合、当該一部分の上に積層している半導体層１４の部分は低い抵抗を有する。これは、オン状態に対応する。
【０００６】
一方、強誘電体層１３の一部分が下方向の分極方向を有する場合、当該一部分の上に積層している半導体層１４の部分は高い抵抗を有する。これは、オフ状態に対応する。
【０００７】
図８Ａでは、第３の電極１５ｃの下に位置する強誘電体層１３の一部分のみが下方向の分極方向を有する。従って、図８Ｂに示されるように、第１の電極１５ａから第２の電極１５ｂに選択的に電流が流れる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−９９６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、図８に示される抵抗状態の切り替えを利用した不揮発論理回路を駆動する新規な方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明のある形態(aspect)に係る方法は、不揮発論理回路を駆動する方法であって、以下の工程（ａ）〜工程（ｃ）を具備する：
前記不揮発論理回路を準備する工程（ａ）、ここで、
前記不揮発論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、
前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順に前記制御電極上に積層されており、
前記電極群は、電源電極、出力電極、第１の入力電極、および第２の入力電極を具備しており、
ここで、Ｘ方向、Ｙ方向、およびＺ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、
Ｘ方向に沿って、前記第１の入力電極は、前記電源電極および前記第２の入力電極の間に挟まれており、
Ｘ方向に沿って、前記第２の入力電極は、前記第１の入力電極および前記出力電極の間に挟まれており、
第１の状態、第２の状態、第３の状態、および第４の状態から選択される１つの状態を前記不揮発論理回路に書き込む工程（ｂ）、ここで、
Ｖ１、Ｖａ、およびＶｂは、それぞれ、前記制御電極に印加される電圧、前記第１の入力電極に印加される電圧、および前記第２の入力電極に印加される電圧であり、
前記第１の状態が書き込まれる場合には、Ｖ１＞ＶａおよびＶ１＞Ｖｂの不等式を満たす電圧が印加され、
前記第２の状態が書き込まれる場合には、Ｖ１＜ＶａおよびＶ１＞Ｖｂの不等式を満たす電圧が印加され、
前記第３の状態が書き込まれる場合には、Ｖ１＞ＶａおよびＶ１＜Ｖｂの不等式を満たす電圧が印加され、
前記第４の状態が書き込まれる場合には、Ｖ１＜ＶａおよびＶ１＜Ｖｂの不等式を満たす電圧が印加され、
前記第１の状態は低抵抗状態であり、
前記第２の状態、前記第３の状態、および前記第４の状態は高抵抗状態であり、および
前記電源電極および前記出力電極の間に電圧を印加することによって生じた電流を測定し、前記電流に基づいて前記高抵抗状態または前記低抵抗状態のどちらを前記不揮発論理回路が有するかを決定する工程（ｃ）。
【００１１】
上記方法は、前記工程（ａ）と前記工程（ｂ）との間に、
電圧Ｖｉｎを前記第１の入力電極および前記第２の入力電極に印加し、かつ電圧Ｖｒｅｓｅｔ（ただし、Ｖｒｅｓｅｔ＞Ｖｉｎ）を前記制御電極に印加して、前記不揮発論理回路をリセットする工程
を具備してもよい。
【００１２】
前記工程（ｂ）において、
前記第１の入力電極には、真または偽のどちらかである第１の入力信号が入力され、
前記第２の入力電極には、真または偽のどちらかである第２の入力信号が入力され、
前記高抵抗状態が、前記第１の入力信号および前記第２の入力信号に基づく論理積の偽に対応し、
前記低抵抗状態が、前記第１の入力信号および前記第２の入力信号に基づく論理積の真に対応してもよい。
【００１３】
上記方法は、前記工程（ｂ）と前記工程（ｃ）との間に、前記不揮発論理回路の電源を切る工程をさらに具備してもよい。
【発明の効果】
【００１４】
本発明は、不揮発論理回路を駆動する新規な方法を提供する。
【図面の簡単な説明】
【００１５】
【図１Ａ】図１Ａは、実施の形態１における不揮発論理回路の上面図を示す。
【図１Ｂ】図１Ｂは図１ＡにおけるＡ−Ａ’線の断面図を示す。
【図２】図２は、実施の形態１における不揮発論理回路の上面図を示す。
【図３】図３は、実施の形態１における真理値表を示す。
【図４】図４は、書き込み時における入力電極１７ａ−１７ｂの電圧を示す。
【図５Ａ】図５Ａは、第１の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【図５Ｂ】図５Ｂは、第２の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【図５Ｃ】図５Ｃは、第３の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【図５Ｄ】図５Ｄは、第４の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【図６】図６は、−１０Ｖの電圧および１０Ｖの電圧をそれぞれ第１入力電極１７ａおよび第２入力電極１７ｂに印加したときの強誘電体膜１３の分極状態および半導体膜１４の状態を示す。
【図７】図７は、第一の状態〜第四の状態において算出された抵抗値を示す。
【図８Ａ】図８Ａは従来の不揮発スイッチング装置の断面斜視図を示す。
【図８Ｂ】図８Ｂは従来の不揮発スイッチング装置の等価回路図を示す。
【発明を実施するための形態】
【００１６】
本発明の実施の形態を、図面を参照しながら以下、説明する。
【００１７】
（実施の形態１）
図１Ａは、実施の形態１における不揮発論理回路の上面図を示す。図１Ｂは図１ＡにおけるＡ−Ａ’線の断面図を示す。
【００１８】
図１Ａおよび図１Ｂに示すように、基板１１上に、強誘電体膜１３および半導体膜１４が積層されている。制御電極１２が、強誘電体膜１３と基板１１との間に挟まれている。
【００１９】
半導体膜１４上に電極群が形成されている。当該電極群は、電源電極１５、出力電極１６、第一の入力電極１７ａ、および第二の入力電極１７ｂを具備する。平面視において、入力電極１７ａ−１７ｂは、電源電極１５と出力電極１６に挟まれている。
【００２０】
以下、入力電極１７ａ−１７ｂの配置関係を、より詳細に説明する。
【００２１】
図１Ａおよび図１Ｂに示すように、強誘電体膜１３の長手方向はＸ方向、強誘電体膜１３の短手方向はＹ方向、積層方向はＺ方向と定義される。
図１Ａおよび図１Ｂに示すように、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれ、強誘電体膜１３の長手方向、当該長手方向に直交する方向、および膜１３〜１４の積層方向を意味する。
【００２２】
第１の入力電極１７ａおよび第２の入力電極１７ｂは、電源電極１５および出力電極１６の間に挟まれている。
【００２３】
Ｘ方向に沿って、第１の入力電極１７ａは、電源電極１５と第２の入力電極１７ｂとの間に挟まれている。Ｘ方向に沿って、第２の入力電極１７ｂは、第１の入力電極１７ａと出力電極１６との間に挟まれている。
【００２４】
不揮発論理回路２０においては、強誘電体膜１３における分極の方向に応じて半導体膜１４を流れる電流が制御される。つまり、強誘電体膜１３の分極方向が＋Ｚ方向に合致している場合では、半導体膜１４中に誘起された電子が半導体膜１４を低抵抗にする。当該分極の向きが−Ｚ方向に合致している場合、半導体膜１４からの電子の排出が半導体膜１４を高抵抗にする。
【００２５】
入力電極１７ａ−１７ｂと制御電極１２との間に電圧が印加され、半導体膜１４の抵抗値を制御する。これにより、電源電極１５と出力電極１６との間の抵抗値が制御される。
【００２６】
不揮発論理回路２０は、２入力１出力の論理積を実行する。２つの入力信号は第１入力信号および第２入力信号からなる。図２に示すように、第１の入力電極１７ａには第１入力信号、第２の入力電極１７ｂには第２入力信号がそれぞれ入力される。図３に示す真理値表に基づいて、論理和の実行結果が出力される。
【００２７】
（不揮発論理回路２０への書き込み）
次に、図４、図５、および図６を参照しながら、不揮発論理回路２０への書き込みを説明する。
【００２８】
図４は書き込み時の入力電極１７ａ−１７ｂの電位を示す。−１０Ｖの電圧が、図３に示される「１」として入力される。１０Ｖの電圧が、「０」として入力される。制御電極１２の電圧は常に一定値であり、好ましくは０Ｖである。
【００２９】
図５Ａは、第１の状態における入力電極１７ａ〜１７ｂの上面図を示す。
図５Ｂは、第２の状態における入力電極１７ａ〜１７ｂの上面図を示す。
図５Ｃは、第３の状態における入力電極１７ａ〜１７ｂの上面図を示す。
図５Ｄは、第４の状態における入力電極１７ａ〜１７ｂの上面図を示す。
【００３０】
図６は、−１０Ｖの電圧および１０Ｖの電圧を第１入力電極１７ａおよび第２入力電極１７ｂに印加したときの強誘電体膜１３の分極状態および半導体膜１４の状態を示す。−１０Ｖが印加された入力電極３３の部分の下に位置する半導体３１は、強誘電体の分極３０ａによって引き起こされる電子の蓄積のため、低い抵抗を有する。一方、１０Ｖが印加された入力電極３４の下に位置する半導体３２は、強誘電体１３の分極３０ｂによって電子が排出されるため、高い抵抗を有する。
【００３１】
以下、第一の状態、第二の状態、第三の状態、および第四の状態の書き込み手順を説明する。
【００３２】
好ましくは、書き込みを開始する前にリセット動作が行なわれる。リセット動作では、電圧Ｖｉｎが入力電極１７ａ−１７ｂに印加され、かつＶｉｎ＜Ｖｒｅｓｅｔの関係を満たす電圧Ｖｒｅｓｅｔが制御電極１２に印加される。より具体的には、入力電極１７ａ−１７ｂに０Ｖが印加されながら、制御電極１２に１０Ｖが印加されることが好ましい。これにより、強誘電体膜１３の全ての分極が上向きに設定される。
【００３３】
このリセット動作は、再現性の良い不揮発論理回路２０の駆動を可能にする。
【００３４】
書き込みにおいては、制御電極１２にはＶ１が、第１入力電極１７ａにはＶａが、第２入力電極１７ｂにはＶｂが、それぞれ印加され、入力電極１７ａ−１７ｂの下に位置している強誘電体膜１３の各部分を分極させる。この分極が、入力電極１７ａ−１７ｂの下に位置している半導体膜１４の各部分を高抵抗状態または低抵抗状態にすることをもたらす。第一の状態、第二の状態、第三の状態、および第四の状態から選択される１つの状態が、不揮発論理回路２０に書き込まれる。
【００３５】
第１の状態が書き込まれる場合、以下の不等式（Ｉ）を充足する電圧Ｖ１、ＶａおよびＶｄが印加される。
Ｖ１＞Ｖａ、およびＶ１＞Ｖｂ・・・（Ｉ）
より具体的には、Ｖ１が０Ｖに保持されながら、−１０ＶのＶａ、および−１０ＶのＶｂが印加される。
【００３６】
−１０Ｖが真（１）、＋１０Ｖが偽（０）に対応する場合、第一の状態では、第１の入力電極１７ａには真（１）、第２の入力電極１７ｂには真（１）が入力される。
【００３７】
第２の状態が書き込まれる場合、以下の不等式（ＩＩ）を充足する電圧Ｖ１、ＶａおよびＶｄが印加される。
Ｖ１＜Ｖａ、およびＶ１＞Ｖｂ・・・（ＩI）
より具体的には、Ｖ１が０Ｖに保持されながら、＋１０ＶのＶａ、および−１０ＶのＶｂが印加される。
【００３８】
第二の状態では、偽（０）および真（１）が、第１の入力電極１７ａおよび第２の入力電極１７ｂにそれぞれ入力される。
【００３９】
第３の状態が書き込まれる場合、以下の不等式（ＩＩＩ）を充足する電圧Ｖ１、ＶａおよびＶｄが印加される。
Ｖ１＞Ｖａ  および  Ｖ１＜Ｖｂ      （ＩＩＩ）
より具体的には、Ｖ１が０Ｖに保持されながら、−１０ＶのＶａ、および＋１０ＶのＶｂが印加される。
【００４０】
第三の状態では、真（１）および偽（０）が、第１の入力電極１７ａおよび第２の入力電極１７ｂにそれぞれ入力される。
【００４１】
第４の状態が書き込まれる場合、以下の不等式（ＩＶ）を充足する電圧Ｖ１、ＶａおよびＶｄが印加される。
Ｖ１＜Ｖａ  および  Ｖ１＜Ｖｂ      （ＩＶ）
より具体的には、Ｖ１が０Ｖに保持されながら、＋１０ＶのＶａ、および＋１０ＶのＶｂが印加される。
【００４２】
第四の状態では、偽（０）および偽（０）が、第１の入力電極１７ａおよび第２の入力電極１７ｂにそれぞれ入力される。
【００４３】
第一の状態では、電源電極１５と出力電極１６との間の抵抗が低い。第二の状態、第三の状態、および第四の状態では、電源電極１５と出力電極１６との間の抵抗が高い。
【００４４】
第一〜第四の状態において入力される真（１）および偽（０）の間の関係から理解されるように、第１の入力電極１７ａには、真または偽のどちらかである第１の入力信号が入力される。第２の入力電極１７ｂには、真または偽のどちらかである第２の入力信号が入力される。
【００４５】
（読み出し）
以下、不揮発論理回路２０からの読み出しの一例を説明する。
【００４６】
制御電極１２、および入力電極１７ａ−１７ｂに０Ｖが印加されながら、電源電極１５と出力電極１６との間に電位差が印加され、半導体膜１４を流れる電流を測定する。
【００４７】
電源電極１５と出力電極１６との間に印加する電位差は、書き込み時に入力電極１７ａおよび１７ｂに印加される電圧の１／５以下とすることが好ましい。一例として、電源電極１５と出力電極１６との間の電位差は０．１Ｖであり得る。
【００４８】
当該電流の値に応じて抵抗値が決定される。すなわち、測定された電流に基づいて、不揮発論理回路２０が高抵抗状態または低抵抗状態のどちらを有するかを決定する。上記の通り、第一の状態は低抵抗状態である。第二の状態、第三の状態、および第四の状態は高抵抗状態である。
【００４９】
高抵抗状態は、第１の入力信号および第２の入力信号に基づく論理積の「偽」に対応する。低抵抗状態は、第１の入力信号および第２の入力信号に基づく論理積の「真」に対応する。このように、不揮発論理回路２０は不揮発性論理積回路として機能する。
【００５０】
（実施例）
以下、実施例を参照しながら本発明をより詳細に説明する。
【００５１】
（実施例１）
基板１１として、シリコン酸化膜によって被覆された表面を有するシリコン基板を用意した。
【００５２】
（１）  制御電極１２を、以下の手順に従って基板１１上に形成した。基板１１上に、電子銃蒸着法にて５ｎｍの厚みを有するＴｉ膜、３０ｎｍの厚みを有するＰｔ膜、及びパルスレーザーデポジション法によって１０ｎｍの厚みを有するＳｒＲｕＯ3（以下、ＳＲＯ）膜を順に形成した。
【００５３】
（２）  基板を加熱し、パルスレーザーデポジション法を用いて４５０ｎｍの厚みを有するＰｂ（Ｚｒ，Ｔｉ）Ｏ3からなる強誘電体膜１３を形成した。
【００５４】
（３）  基板温度を４００℃に設定し、３０ｎｍの厚みを有するＺｎＯからなる半導体膜１４を形成した。
【００５５】
（４）  半導体膜１４上にフォトリソグラフィによってレジストのパターンを形成した。その後、レジストのパターンが被覆していない部分の半導体膜１４を、硝酸を用いるエッチングにより除去した。
【００５６】
（５）  その後、半導体膜１４上のレジストをフォトリソグラフィによってパターニングした。その上に、５ｎｍの厚みを有するＴｉ膜および３０ｎｍの厚みを有するＰｔ膜を電子銃蒸着法にて形成した。レジストを除去し、電源電極１５、出力電極１６、および入力電極１７ａ−１７ｂを形成した。
【００５７】
得られた不揮発論理回路は、縦１００マイクロメータ、横２００マイクロメータの入力電極を有していた。不揮発論理回路は１０マイクロメートルの電極間隔を有していた。当該不揮発論理回路に、図４および図５に基づいて第一の状態〜第四の状態を書き込んだ。その後、電源電極１５と出力電極１６との間に０．１Ｖの電圧を印加し、電源電極１５と出力電極１６との間に流れる電流を測定した。当該電流から、当該不揮発論理回路の抵抗値を算出した。
【００５８】
図７は、第一の状態〜第四の状態において算出された抵抗値を示す。図７から理解されるように、第一の状態は低い抵抗値を有する。一方、第二の状態、第三の状態、および第四の状態は高い抵抗値を有する。
【００５９】
本実施例では、ＳＲＯ／Ｐｔ／Ｔｉの積層膜からなる制御電極１２、Ｐｔ／Ｔｉの積層膜からなる電源電極１５、出力電極１６、および入力電極１７ａ−１７ｂが用いられた。他の材料からなる導電膜もまた用いられ得る。
【００６０】
強誘電体膜１３の材料としてＳｒ（Ｂｉ，Ｔａ）ＯxまたはＢｉＴｉＯxのような他の強誘電材料が用いられ得る。半導体膜１４の材料としてＧａＮまたはＩｎＧａＺｎＯxのような他の半導体材料が用いられ得る。
【産業上の利用可能性】
【００６１】
本発明は、不揮発論理回路を駆動する新規な方法を提供する。
【符号の説明】
【００６４】
１１  基板
１２  制御電極
１３  強誘電体膜
１４  半導体膜
１５  電源電極
１６  出力電極
１７ａ  第一の入力電極
１７ｂ  第二の入力電極
２０  不揮発論理回路
３０ａ  強誘電体膜中の上向き分極
３０ｂ  強誘電体膜中の下向き分極
３１  半導体膜のうち低抵抗部分
３２  半導体膜のうち高抵抗部分
３３  信号１が入力されている入力電極
３４  信号０が入力されている入力電極
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
不揮発論理回路を駆動する方法であって、以下の工程（ａ）〜工程（ｃ）を具備する：
前記不揮発論理回路を準備する工程（ａ）、ここで、
前記不揮発論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、
前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順に前記制御電極上に積層されており、
前記電極群は、電源電極、出力電極、第１の入力電極、および第２の入力電極を具備しており、
ここで、Ｘ方向、Ｙ方向、およびＺ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、
Ｘ方向に沿って、前記第１の入力電極は、前記電源電極および前記第２の入力電極の間に挟まれており、
Ｘ方向に沿って、前記第２の入力電極は、前記第１の入力電極および前記出力電極の間に挟まれており、
第１の状態、第２の状態、第３の状態、および第４の状態から選択される１つの状態を前記不揮発論理回路に書き込む工程（ｂ）、ここで、
Ｖ１、Ｖａ、およびＶｂは、それぞれ、前記制御電極に印加される電圧、前記第１の入力電極に印加される電圧、および前記第２の入力電極に印加される電圧であり、
前記第１の状態が書き込まれる場合には、Ｖ１＞ＶａおよびＶ１＞Ｖｂの不等式を満たす電圧が印加され、
前記第２の状態が書き込まれる場合には、Ｖ１＜ＶａおよびＶ１＞Ｖｂの不等式を満たす電圧が印加され、
前記第３の状態が書き込まれる場合には、Ｖ１＞ＶａおよびＶ１＜Ｖｂの不等式を満たす電圧が印加され、
前記第４の状態が書き込まれる場合には、Ｖ１＜ＶａおよびＶ１＜Ｖｂの不等式を満たす電圧が印加され、
前記第１の状態は低抵抗状態であり、
前記第２の状態、前記第３の状態、および前記第４の状態は高抵抗状態であり、および
前記電源電極および前記出力電極の間に電圧を印加することによって生じた電流を測定し、前記電流に基づいて前記高抵抗状態または前記低抵抗状態のどちらを前記不揮発論理回路が有するかを決定する工程（ｃ）。
【請求項２】
前記工程（ａ）と前記工程（ｂ）との間に、
電圧Ｖｉｎを前記第１の入力電極および前記第２の入力電極に印加し、かつ電圧Ｖｒｅｓｅｔ（ただし、Ｖｒｅｓｅｔ＞Ｖｉｎ）を前記制御電極に印加して、前記不揮発論理回路をリセットする工程
を具備する、請求項１に記載の方法。
【請求項３】
前記工程（ｂ）において、
前記第１の入力電極には、真または偽のどちらかである第１の入力信号が入力され、
前記第２の入力電極には、真または偽のどちらかである第２の入力信号が入力され、
前記高抵抗状態が、前記第１の入力信号および前記第２の入力信号に基づく論理積の偽に対応し、
前記低抵抗状態が、前記第１の入力信号および前記第２の入力信号に基づく論理積の真に対応する、
請求項１に記載の方法。
【請求項４】
前記工程（ｂ）と前記工程（ｃ）との間に、前記不揮発論理回路の電源を切る工程をさらに具備する、請求項１に記載の方法。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１Ａ】
2011142068.tif 000016
【図１Ｂ】
2011142068.tif 000017
【図２】
2011142068.tif 000018
【図３】
2011142068.tif 000019
【図４】
2011142068.tif 000020
【図５Ａ】
2011142068.tif 000021
【図５Ｂ】
2011142068.tif 000022
【図５Ｃ】
2011142068.tif 000023
【図５Ｄ】
2011142068.tif 000024
【図６】
2011142068.tif 000025
【図７】
2011142068.tif 000026
【図８Ａ】
2011142068.tif 000027
【図８Ｂ】
2011142068.tif 000028
【国際調査報告】
2011142068.tif 000029
2011142068.tif 000030