(57)【要約】  【課題】  出力波形の乱れが低減されたトランスファーゲート回路およびそれを用いた電力合成回路ならびにそれを用いた送信装置および通信装置を提供する。  【解決手段】  出力端子３，４と、ドレインが出力端子３に接続されたトランジスタ５と、ドレインが出力端子４に接続されたトランジスタ６と、ドレインが出力端子３に、ソースがアース電位に接続されるトランジスタ７，８と、ドレインが出力端子４に、ソースがアース電位に接続されるトランジスタ９，10とを備え、トランジスタ５，６のソースに第１，第２入力信号が、トランジスタ５のゲートに第２入力信号と同相の信号が、トランジスタ６のゲートに第１入力信号と同相の信号が、トランジスタ７，９のゲートに第２入力信号と逆相の信号が、トランジスタ８，10のゲートに第１入力信号と逆相の信号が入力されるトランスファーゲート回路とする。【選択図】  図１
2011013403.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の出力端子と、
ドレイン端子が前記第１の出力端子に接続された第１のトランジスタと、
ドレイン端子が前記第２の出力端子に接続された第２のトランジスタと、
各々のドレイン端子が前記第１の出力端子に接続されているとともに各々のソース端子がアース電位に接続される第３および第４のトランジスタとを備え、前記第１のトランジスタのソース端子に第１入力信号が入力されるとともに前記第２のトランジスタのソース端子に第２入力信号が入力され、
前記第１のトランジスタのゲート端子に前記第２入力信号と同相の信号が入力されるとともに前記第２のトランジスタのゲート端子に前記第１入力信号と同相の信号が入力され、
前記第３のトランジスタのゲート端子に前記第２入力信号と逆相の信号が入力されるとともに前記第４のトランジスタのゲート端子に前記第１入力信号と逆相の信号が入力されることを特徴とするトランスファーゲート回路。
【請求項２】
各々のドレイン端子が前記第２の出力端子に接続されているとともに各々のソース端子がアース電位に接続される第５および第６のトランジスタをさらに備え、
前記第６のトランジスタのゲート端子に前記第２入力信号と逆相の信号が入力されるとともに前記第５のトランジスタのゲート端子に前記第１入力信号と逆相の信号が入力されることを特徴とする請求項１に記載のトランスファーゲート回路。
【請求項３】
ドレイン端子がゲート端子に接続されているとともに第１の抵抗を介して電源電位に接続され、ソース端子が第２の抵抗を介してアース電位に接続される第７のトランジスタと、
ドレイン端子がゲート端子に接続されているとともに第３の抵抗を介して電源電位に接続され、ソース端子が第４の抵抗を介してアース電位に接続される第８のトランジスタとを更に備え、
前記第７のトランジスタの前記ゲート端子と前記第１のトランジスタの前記ゲート端子とが接続されているとともに、前記第２のトランジスタの前記ソース端子と前記第１のトランジスタの前記ゲート端子とが第１のキャパシタを介して接続されており、
前記第８のトランジスタの前記ゲート端子と前記第２のトランジスタの前記ゲート端子とが接続されているとともに、前記第１のトランジスタの前記ソース端子と前記第２のトランジスタの前記ゲート端子とが第２のキャパシタを介して接続されていることを特徴とする請求項１に記載のトランスファーゲート回路。
【請求項４】
請求項１に記載のトランスファーゲート回路と、
ゲート端子が前記トランスファーゲート回路の前記第１の出力端子に接続されているとともにソース端子がアース電位に接続される第９のトランジスタと、
一方端が前記第９のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される第１の低域通過フィルタ回路と、
一方端が前記第９のトランジスタのドレイン端子に接続されているとともに他方端が第３の出力端子に接続されている出力整合回路とを備えることを特徴とする電力合成回路。
【請求項５】
請求項２に記載のトランスファーゲート回路と、
ゲート端子が前記トランスファーゲート回路の前記第１の出力端子に接続されているとともにソース端子がアース電位に接続される第９のトランジスタと、
ゲート端子が前記トランスファーゲート回路の前記第２の出力端子に接続されているとともにソース端子がアース電位に接続される第10のトランジスタと、
一方端が前記第９のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される第１の低域通過フィルタ回路と、
一方端が前記第10のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される第２の低域通過フィルタ回路と、
一方端が前記第９のトランジスタのドレイン端子および前記第10のトランジスタのドレイン端子に接続されているとともに他方端が第３の出力端子に接続されている出力整合回路とを備えることを特徴とする電力合成回路。
【請求項６】
請求項４に記載の電力合成回路と、
包絡線変動を有する入力信号を第１および第２の定包絡線信号に変換して前記第１入力信号および前記第２入力信号として出力する定包絡線信号生成回路とを備えることを特徴とする電力増幅回路。
【請求項７】
送信回路が請求項６に記載の電力増幅回路を介してアンテナに接続されていることを特徴とする送信装置。
【請求項８】
送信回路および受信回路がアンテナに接続されており、前記送信回路と前記アンテナとの間に請求項６に記載の電力増幅回路が挿入されていることを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に出力波形の乱れが低減されたトランスファーゲート回路ならびにそれを用いた電力合成回路，電力増幅回路，送信装置および通信装置に関するものである。
【背景技術】
【０００２】
従来、デジタル回路等において、トランジスタのゲート端子に印加する電圧によってトランジスタのソース端子とドレイン端子との導通をＯＮ−ＯＦＦしてスイッチ回路として機能するトランスファーゲート回路が知られている（例えば、非特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【非特許文献１】電子デバイス〔Ｉ〕初版，昭晃堂，1979年，Ｐ172〜Ｐ173
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来のトランスファーゲート回路においては、ゲート端子とソース端子およびドレイン端子との間の寄生容量等に起因して、ゲート端子の電圧がＬｏｗレベル（基準値以下）でトランジスタがＯＦＦ状態であるのに出力電圧が０にならない時間領域が生じて出力波形が乱れる場合があるという問題があった。【０００５】
そのため、このようなトランスファーゲート回路を電力合成回路や電力増幅器に用いた場合、消費電力が増加して合成効率や電力付加効率が悪化するといった不都合があるとともに、送信装置や通信装置に適用した場合は、消費電力が増加するといった不都合があった。【０００６】
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、出力波形の乱れが低減されたトランスファーゲート回路ならびにそれを用いた電力合成回路，電力増幅回路，送信装置および通信装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１のトランスファーゲート回路は、第１および第２の出力端子と、ドレイン端子が前記第１の出力端子に接続された第１のトランジスタと、ドレイン端子が前記第２の出力端子に接続された第２のトランジスタと、各々のドレイン端子が前記第１の出力端子に接続されているとともに各々のソース端子がアース電位に接続される第３および第４のトランジスタとを備え、前記第１のトランジスタのソース端子に第１入力信号が入力されるとともに前記第２のトランジスタのソース端子に第２入力信号が入力され、前記第１のトランジスタのゲート端子に前記第２入力信号と同相の信号が入力されるとともに前記第２のトランジスタのゲート端子に前記第１入力信号と同相の信号が入力され、前記第３のトランジスタのゲート端子に前記第２入力信号と逆相の信号が入力されるとともに前記第４のトランジスタのゲート端子に前記第１入力信号と逆相の信号が入力されることを特徴とするものである。【０００８】
また、本発明の第２のトランスファーゲート回路は、本発明の第１のトランスファーゲート回路において、各々のドレイン端子が前記第２の出力端子に接続されているとともに各々のソース端子がアース電位に接続される第５および第６のトランジスタをさらに備え、前記第６のトランジスタのゲート端子に前記第２入力信号と逆相の信号が入力されるとともに前記第５のトランジスタのゲート端子に前記第１入力信号と逆相の信号が入力されることを特徴とするものである。【０００９】
さらに、本発明の第３のトランスファーゲート回路は、本発明の第１のトランスファーゲート回路において、ドレイン端子がゲート端子に接続されているとともに第１の抵抗を介して電源電位に接続され、ソース端子が第２の抵抗を介してアース電位に接続される第７のトランジスタと、ドレイン端子がゲート端子に接続されているとともに第３の抵抗を介して電源電位に接続され、ソース端子が第４の抵抗を介してアース電位に接続される第８のトランジスタとを更に備え、前記第７のトランジスタの前記ゲート端子と前記第１のトランジスタの前記ゲート端子とが接続されているとともに、前記第２のトランジスタの前記ソース端子と前記第１のトランジスタの前記ゲート端子とが第１のキャパシタを介して接続されており、前記第８のトランジスタの前記ゲート端子と前記第２のトランジスタの前記ゲート端子とが接続されているとともに、前記第１のトランジスタの前記ソース端子と前記第２のトランジスタの前記ゲート端子とが第２のキャパシタを介して接続されていることを特徴とするものである。【００１０】
本発明の第１の電力合成回路は、本発明の第１のトランスファーゲート回路と、ゲート端子が前記トランスファーゲート回路の前記第１の出力端子に接続されているとともにソース端子がアース電位に接続される第９のトランジスタと、一方端が前記第９のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される第１の低域通過フィルタ回路と、一方端が前記第９のトランジスタのドレイン端子に接続されているとともに他方端が第３の出力端子に接続されている出力整合回路とを備えることを特徴とするものである。【００１１】
本発明の第２の電力合成回路は、本発明の第２のトランスファーゲート回路と、ゲート端子が前記トランスファーゲート回路の前記第１の出力端子に接続されているとともにソース端子がアース電位に接続される第９のトランジスタと、ゲート端子が前記トランスファーゲート回路の前記第２の出力端子に接続されているとともにソース端子がアース電位に接続される第10のトランジスタと、一方端が前記第９のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される第１の低域通過フィルタ回路と、一方端が前記第10のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される第２の低域通過フィルタ回路と、一方端が前記第９のトランジスタのドレイン端子および前記第10のトランジスタのドレイン端子に接続されているとともに他方端が第３の出力端子に接続されている出力整合回路とを備えることを特徴とするものである。【００１２】
本発明の電力増幅回路は、上記構成の電力合成回路と、包絡線変動を有する入力信号を第１および第２の定包絡線信号に変換して前記第１入力信号および前記第２入力信号として出力する定包絡線信号生成回路とを備えることを特徴とするものである。【００１３】
本発明の送信装置は、送信回路が上記構成の電力増幅回路を介してアンテナに接続されていることを特徴とするものである。【００１４】
本発明の通信装置は、送信回路および受信回路がアンテナに接続されており、前記送信回路と前記アンテナとの間に上記構成の電力増幅回路が挿入されていることを特徴とするものである。【００１５】
なお、本明細書における“逆相の信号”とは、電圧がＨｉｇｈレベル（基準値以上）の状態とＬｏｗレベル（基準値以下）の状態とが元の信号に対して逆転している信号を意味し、正弦波等の場合には振幅の中心を基準値とする。よって、元の正弦波の信号に対してＨｉｇｈレベルの状態とＬｏｗレベルの状態とが逆転している矩形波の信号も“逆相の信号”に含まれる。
【発明の効果】
【００１６】
本発明の第１のトランスファーゲート回路は、第２入力信号の電圧がＨｉｇｈレベル（基準値よりも高い電圧の状態）のときに第１のトランジスタがＯＮ状態になってドレイン端子とソース端子とが導通し、第１入力信号の電圧がＨｉｇｈレベルのときに第２のトランジスタがＯＮ状態になってドレイン端子とソース端子とが導通するので、第２入力信号の電圧がＨｉｇｈレベルのときに第１の出力端子から第１入力信号が出力され、第１入力信号の電圧がＨｉｇｈレベルのときに第２の出力端子から第２入力信号が出力されるトランスファーゲート回路として機能することができる。【００１７】
また、本発明の第１のトランスファーゲート回路によれば、第１入力信号および第２入力信号の少なくとも一方がＬｏｗレベル（基準値よりも低い電圧）のときには、第３および第４のトランジスタの少なくとも一方がＯＮ状態になるので、第１の出力端子をアース電位に接続することができる。これにより、第１の出力端子から出力される信号において、第１入力信号および第２入力信号の少なくとも一方がＬｏｗレベルのときの電圧を殆ど０にすることができる。【００１８】
本発明の第２のトランスファーゲート回路によれば、第１入力信号および第２入力信号の少なくとも一方がＬｏｗレベル（基準値よりも低い電圧）のときには、第５および第６のトランジスタの少なくとも一方がＯＮ状態になるので、第２の出力端子をアース電位に接続することができる。これにより、第２の出力端子から出力される信号において、第１入力信号および第２入力信号の少なくとも一方がＬｏｗレベルのときの電圧を殆ど０にすることができる。  本発明の第３のトランスファーゲート回路によれば、第１および第２の抵抗の値ならびに電源電位の設定によって第７のトランジスタのゲート端子における電位を所望の値にある程度固定することができるので、第１のトランジスタのゲート端子における電位のゆっくりとした変動を防止して所望の値に収束させることができる。【００１９】
また、本発明の第３のトランスファーゲート回路によれば、第３および第４の抵抗の値ならびに電源電位の設定によって第８のトランジスタのゲート端子における電位を所望の値にある程度固定することができるので、第２のトランジスタのゲート端子における電位のゆっくりとした変動を防止して所望の値に収束させることができる。【００２０】
本発明の第１の電力合成回路によれば、第１入力信号および第２入力信号の位相差の増減と逆に増減する振幅を備える出力信号を第３の出力端子から出力できるとともに、トランスファーゲート回路を介さずに第１入力信号および第２入力信号が第９のトランジスタのゲート端子に直接入力される場合と比較して第９のトランジスタがＯＮになる時間を短縮することができるので、合成効率の高い電力合成回路を得ることができる。【００２１】
本発明の第２の電力合成回路によれば、第１入力信号および第２入力信号の位相差の増減と逆に増減する振幅を備える出力信号を第３の出力端子から出力できるとともに、トランスファーゲート回路を介さずに第１入力信号および第２入力信号が第９および第10のトランジスタのゲート端子に直接入力される場合と比較して第９および第10のトランジスタがＯＮになる時間を短縮することができるので、合成効率の高い電力合成回路を得ることができる。【００２２】
本発明の電力増幅回路によれば、第１および第２の増幅回路として電力付加効率の高い飽和増幅回路を用いて第１および第２の定包絡線信号を増幅してから合成して出力することができるので、包絡線変動を有する入力信号を高い電力付加効率で増幅して出力することができる電力増幅回路を得ることができる。【００２３】
本発明の送信装置によれば、高周波領域でも使用可能で電力付加効率が高い本発明の電力増幅回路を用いて送信回路からの包絡線変動を有する送信信号を増幅することができるので、高周波領域でも使用可能で消費電力が小さい送信装置を得ることができる。【００２４】
本発明の通信装置によれば、高周波領域でも使用可能で電力付加効率が高い本発明の電力増幅回路を用いて送信回路からの包絡線変動を有する送信信号を増幅することができるので、高周波領域でも使用可能で消費電力が小さい送信装置を得ることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態の第１の例のトランスファーゲート回路を示す回路図である。
【図２】図１における位相反転回路の一例を示す回路図である。
【図３】本発明の実施の形態の第２の例のトランスファーゲート回路を示す回路図である。
【図４】本発明の実施の形態の第３の例のトランスファーゲート回路を示す回路図である。
【図５】本発明の実施の形態の第４の例のトランスファーゲート回路を示す回路図である。
【図６】本発明の実施の形態の第５の例のトランスファーゲート回路を示す回路図である。
【図７】図６における矩形化回路の一例を示す回路図である。
【図８】本発明の実施の形態の第６の例の電力合成回路を示す回路図である。
【図９】本発明の実施の形態の第７の例の電力合成回路を示す回路図である。
【図１０】本発明の実施の形態の第８の例の電力増幅回路を示すブロック図である。
【図１１】本発明の実施の形態の第９の例の送信装置を示すブロック図である。
【図１２】本発明の実施の形態の第10の例の通信装置を示すブロック図である。
【図１３】（ａ）は比較例のトランスファーゲート回路の電気特性のシミュレーション結果を示すグラフであり、（ｂ）は本発明の実施の形態の第５の例のトランスファーゲート回路の電気特性のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００２６】
以下、本発明の高周波回路を添付の図面を参照しつつ詳細に説明する。
【００２７】
（実施の形態の第１の例）
図１は本発明の実施の形態の第１の例のトランスファーゲート回路を示す回路図である。図２は図１の位相反転回路11，12，13，14の一例を示す回路図である。
【００２８】
本例のトランスファーゲート回路は、図１に示すように、第１の入力端子１と、第２の入力端子２と、第１の出力端子３と、第２の出力端子４と、第１のトランジスタ５と、第２のトランジスタ６と、第３のトランジスタ７と、第４のトランジスタ８と、第５のトランジスタ９と、第６のトランジスタ10と、第１の位相反転回路11と、第２の位相反転回路12と、第３の位相反転回路13と、第４の位相反転回路14とを備えている。なお、第１〜第６のトランジスタ５〜10は全てｎチャネルＦＥＴである。
【００２９】
本例のトランスファーゲート回路において、第１のトランジスタ５は、ソース端子が第１の入力端子１に接続されているとともに、ドレイン端子が第１の出力端子３に接続されている。第２のトランジスタ６は、ソース端子が第２の入力端子２に接続されているともに、ドレイン端子が第２の出力端子４に接続されている。第３のトランジスタ７および第４のトランジスタ８は、各々のドレイン端子が第１の出力端子３に接続されているとともに、各々のソース端子がアース電位に接続されている。第５のトランジスタ９および第６のトランジスタ10は、各々のドレイン端子が第２の出力端子４に接続されているとともに、各々のソース端子がアース電位に接続されている。
【００３０】
また、第１の入力端子１と第２のトランジスタ６のゲート端子とが直接接続されており、第１の入力端子１と第４のトランジスタ８のゲート端子とが第２の位相反転回路12を介して接続されており、第１の入力端子１と第５のトランジスタ９のゲート端子とが第３の位相反転回路13を介して接続されている。さらに、第２の入力端子２と第１のトランジスタ５のゲート端子とが直接接続されており、第２の入力端子２と第３のトランジスタ７のゲート端子とが第１の位相反転回路11を介して接続されており、第２の入力端子２と第６のトランジスタ10のゲート端子とが第４の位相反転回路14を介して接続されている。
【００３１】
本例のトランスファーゲート回路において、第１〜第４の位相反転回路11〜14は、電圧がＨｉｇｈレベル（基準値以上）の状態とＬｏｗレベル（基準値以下）の状態とを入力信号に対して反転させて出力する機能を有する回路であり、正弦波等の場合には振幅の中心を基準値とする。すなわち、論理回路の否定回路のように、Ｈｉｇｈレベルの信号が入力されたらＬｏｗレベルの信号を出力し、Ｌｏｗレベルの信号が入力されたらＨｉｇｈレベルの信号を出力するような回路である。なお、Ｈｉｇｈレベルとしては正電圧（＋２Ｖなど）、Ｌｏｗレベルとしては０Ｖなどが使用できる。
【００３２】
このような構成を備える本例のトランスファーゲート回路によれば、第１のトランジスタ５のゲート端子が第２の入力端子２に接続されているとともに、第２のトランジスタ６のゲート端子が第１の入力端子１に接続されていることから、第１の入力端子１に第１入力信号が入力され、第２の入力端子２に第２入力信号が入力される場合、第１入力信号の電圧がＨｉｇｈレベルのときに第２のトランジスタ６がＯＮ状態になって第２入力信号が第２のトランジスタ６を第２の出力端子４側へ通過し、第２入力信号の電圧がＨｉｇｈレベルのときに第１のトランジスタ５がＯＮ状態になって第１入力信号が第１のトランジスタ５を第１の出力端子３側へ通過する。よって、第２入力信号の電圧がＨｉｇｈレベルのときに第１の出力端子３から第１入力信号が出力され、第１入力信号の電圧がＨｉｇｈレベルのときに第２の出力端子４から第２入力信号が出力されるトランスファーゲート回路として機能する。なお、第１入力信号および第２入力信号のＨｉｇｈレベルの電圧が第１および第２のトランジスタ５，６の閾値電圧を下回る場合にはバイアス電圧を加えて調整する。
【００３３】
また、本例のトランスファーゲート回路は、第２の入力端子２と第３のトランジスタ７のゲート端子とが第１の位相反転回路11を介して接続されているとともに、第１の入力端子１と第４のトランジスタ８のゲート端子とが第２の位相反転回路12を介して接続されている。このような構成を備える本例のトランスファーゲート回路によれば、第１入力信号または第２入力信号の少なくとも一方がＬｏｗレベルのときには、第１の位相反転回路11または第２の位相反転回路12の少なくとも一方からＨｉｇｈレベルの信号が出力される。これにより、第３のトランジスタ７または第４のトランジスタ８の少なくとも一方がＯＮ状態になって第１の出力端子３および第１のトランジスタ５のドレイン端子がアース電位に接続されるので、第１の出力端子３からの出力信号の電圧を殆ど０にすることができる。
【００３４】
さらに、本例のトランスファーゲート回路は、第１の入力端子１と第５のトランジスタ９のゲート端子とが第３の位相反転回路13を介して接続されているとともに、第２の入力端子２と第６のトランジスタ10のゲート端子とが第４の位相反転回路14を介して接続されている。このような構成を備える本例のトランスファーゲート回路によれば、第１入力信号または第２入力信号の少なくとも一方がＬｏｗレベルのときには、第３の位相反転回路13または第４の位相反転回路14の少なくとも一方からＨｉｇｈレベルの信号が出力される。これにより、第５のトランジスタ９または第６のトランジスタ10の少なくとも一方がＯＮ状態になって第２の出力端子４および第２のトランジスタ６のドレイン端子がアース電位に接続されるので、第２の出力端子４からの出力信号の電圧を殆ど０にすることができる。
【００３５】
従来のトランスファーゲート回路においては、トランスファーゲートとなるトランジスタのゲート端子とソース端子およびドレイン端子との間の寄生容量等に起因して、ゲート端子の電圧がＬｏｗレベルでトランジスタがＯＦＦ状態であるのに出力電圧が０にならない時間領域が生じて出力波形が乱れる場合があるという問題があった。例えば、ソース端子に印加された電位が大きい場合に、トランジスタがＯＦＦ状態であっても、ソース端子に印加された信号の一部がドレイン端子に伝わる場合がある。出力信号が矩形波の場合、出力波形において、波形の立ち上がり前や立ち下がり後の電圧が０になるはずの時間領域に、プラトーと呼ばれる、電圧が０（Ｌｏｗレベル）とＨｉｇｈレベルとの間でなだらかなに変化する丘陵状の部分を発生させる。このようなプラトーの発生は、出力信号のダイナミックレンジを減少させてしまう。また、特にパルス幅の短い信号を取り扱う場合、このプラトーが発生すると波形が歪み、信号品質を低下させてしまう。
【００３６】
本例のトランスファーゲート回路によれば、第１入力信号または第２入力信号の少なくとも一方がＬｏｗレベルのときには、第１の出力端子３および第１のトランジスタ５のドレイン端子ならびに第２の出力端子４および第２のトランジスタ６のドレイン端子がアース電位に接続されるので、第１の出力端子３および第２の出力端子４からの出力信号の電圧を殆ど０にすることができる。これにより、プラトーの発生による出力信号の波形の乱れを防止し、第１入力信号および第２入力信号の両方がＨｉｇｈレベルのときのみ第１および第２の出力端子３，４から出力信号が出力されるようにすることができる。
【００３７】
なお、本例ではシングルエンドの信号入力として説明してきたが、バランス信号入力の場合は、一方の信号に対して他方の信号が180°位相反転しているので、位相反転回路11，12，13，14を用いることなく、プラトーの発生による出力信号の波形の乱れを防止できるトランスファーゲート回路を得ることができる。
【００３８】
図２に位相反転回路11，12，13，14の一例を示す。図２の位相反転回路は、入力端子39と、トランジスタ40と、第５の抵抗41と、第６の抵抗42と、直流電圧源43と、出力端子44とで構成されている。トランジスタ40のゲート端子は、入力端子39に接続されているとともに、第６の抵抗42および直流電圧源43を介してアース電位に接続されている。また、トランジスタ40のドレイン端子は出力端子44に接続されているとともに、抵抗41を介して電源電位Ｖｄｄに接続されている。トランジスタ40のソース端子はアース電位に接続されている。
【００３９】
トランジスタ40は、ゲート端子に接続された入力端子39に入力される入力信号の電圧によってＯＮ状態とＯＦＦ状態とに変化する。また、第６の抵抗42および直流電圧源43によって決定される直流バイアス電圧がトランジスタ40のゲート端子に印加されて、トランジスタ40がＯＮ状態になる入力信号の電圧が決定される。なお、入力端子39には、トランジスタ40を飽和領域で動作させられるのに十分な電圧信号が印加されるものとする。
【００４０】
入力端子39にＨｉｇｈレベルの信号が入力されてトランジスタ40がＯＮ状態のとき、トランジスタ40のドレイン端子はアースに接続され、出力端子44にはアース電位すなわちＬｏｗレベルの信号が出力される。一方、入力端子39にＬｏｗレベルの信号が入力されてトランジスタ40がＯＦＦ状態のとき、トランジスタ40のドレイン端子には電源電圧Ｖｄｄがそのまま現れるため、出力端子44には、Ｈｉｇｈレベルの信号が出力される。このようにして、入力端子39に入力された信号に対し、ＨｉｇｈレベルとＬｏｗレベルとが入れ替わった逆相の信号、すなわち位相反転した信号を出力端子44から出力することができる。
【００４１】
（実施の形態の第２の例）
図３は本発明の実施の形態の第２の例のトランスファーゲート回路を示す回路図である。なお、本例においては前述した第１の例と異なる点のみについて説明し、同様の構成要素については同一の参照符号を用いて重複する説明を省略する。
【００４２】
本例のトランスファーゲート回路においては、図３に示すように、図１のトランスファーゲート回路における第５のトランジスタ９、第６のトランジスタ10，第３の位相反転回路13および第４の位相反転回路14が省かれた構成を備えている。
【００４３】
このような構成を備える本例のトランスファーゲート回路によれば、第１の例のトランスファーゲート回路と同様に、第１入力信号および第２入力信号の両方がＨｉｇｈレベルのときのみ第１の出力端子３から出力信号が出力されるようにすることができる。
【００４４】
なお、本例のトランスファーゲート回路においては、第２の出力端子４からの出力信号を基準信号として用いることができる。また、本例のトランスファーゲート回路においては、第２の出力端子４を終端しても構わない。  （実施の形態の第３の例）
図４は本発明の実施の形態の第３の例のトランスファーゲート回路を示す回路図である。なお、本例においては前述した第１の例と異なる点のみについて説明し、同様の構成要素については同一の参照符号を用いて重複する説明を省略する。
【００４５】
本例のトランスファーゲート回路は、図４に示すように、第７のトランジスタ16，第８のトランジスタ17，第１のキャパシタ18，第２のキャパシタ19，第１の抵抗20，第２の抵抗21，第３の抵抗22，第４の抵抗23をさらに備えている。
【００４６】
第７のトランジスタ16のドレイン端子は、第７のトランジスタ16のゲート端子に接続されているとともに、第１の抵抗20を介して電源電位Ｖｄｄに接続されている。また、第７のトランジスタ16のソース端子は、第２の抵抗21を介してアース電位に接続されている。そして、第７のトランジスタ16のゲート端子は、第１のトランジスタ５のゲート端子に直接接続されている。これらの、第７のトランジスタ16，第１の抵抗20および第２の抵抗21によって第１の電圧安定化回路が構成されている。
【００４７】
第８のトランジスタ17のドレイン端子は、第８のトランジスタ17のゲート端子に接続されているとともに、第３の抵抗22を介して電源電位Ｖｄｄに接続されている。また、第７のトランジスタ16のソース端子は、第４の抵抗23を介してアース電位に接続されている。そして、第８のトランジスタ17のゲート端子は、第２のトランジスタ６のゲート端子に直接接続されている。これらの、第８のトランジスタ17，第３の抵抗22および第４の抵抗23によって第２の電圧安定化回路が構成されている。
【００４８】
また、本例のトランスファーゲート回路においては、第２のトランジスタ６のソース端子および第２の入力端子２と第１のトランジスタ５のゲート端子とが第１のキャパシタ18を介して接続されているとともに、第１のトランジスタ５のソース端子および第１の入力端子１と第２のトランジスタ６のゲート端子とが第２のキャパシタ19を介して接続されている。
【００４９】
このような構成を備える本例のトランスファーゲート回路によれば、第７のトランジスタ16のゲート端子とドレイン端子を接続することによって、第７のトランジスタ16を定電流源として動作させることができる。そして、第１の抵抗20および第２の抵抗21によって、第７のトランジスタ16を流れる電流値を決めることができる。よって、第１および第２の抵抗20，21の値ならびに電源電位Ｖｄｄの設定により、定電流源として機能する第７のトランジスタ16のゲート電圧を所望の値に維持することができる。その第７のトランジスタ16のゲート端子を第１のトランジスタ５のゲート端子に直接接続しているため、第１のトランジスタ５のゲート電圧を所望の値に安定させることができる。  すなわち、立ち下り後にリンギングを有するパルス波が第１のトランジスタ５のゲート端子に印加された場合、普通であれば、リンギングが第１のトランジスタ５の閾値を超える度に、第１のトランジスタ５がＯＮ状態となって、第１のトランジスタ５のソース端子からドレイン端子へ信号が伝送してしまう。しかしながら、本例のトランスファーゲート回路によれば、リンギングを有するパルス波が第１のトランジスタ５のゲート端子に印加された場合においても、第１のトランジスタ５のゲート電圧の変動を抑制するように第１電圧安定化回路が動作するため、第１のトランジスタ５のゲート電圧を安定化することができる。なお、第１の電圧安定化回路は動作速度が遅いため、パルス波の立ち上がりに悪影響を与えることはない。
【００５０】
同様に、第８のトランジスタ17のゲート端子とドレイン端子を接続することによって、第８のトランジスタ17を定電流源として動作させることができる。そして、第３の抵抗22および第４の抵抗23は、第８のトランジスタ17を流れる電流値を決めることができる。よって、第１および第２の抵抗20，21の値ならびに電源電位Ｖｄｄの設定により、定電流源として機能する第８のトランジスタ17のゲート電圧を所望の値に維持することができる。その第８のトランジスタ17のゲート端子を第２のトランジスタ６のゲート端子に直接接続しているため、第２のトランジスタ６のゲート電圧を所望の値に安定させることができる。
【００５１】
このようにして、リンギングを有するパルス波が第１のトランジスタ５および第２のトランジスタ６のそれぞれのゲート端子に入力された場合においても、第１電圧安定化回路および第２電圧安定化回路がリンギングの影響を低減するので、第１および第２の出力端子３，４から出力信号の波形の乱れを低減することができる。
【００５２】
なお、本例のトランスファーゲート回路においては、第１の抵抗20，第２の抵抗21，第３の抵抗22，第４の抵抗23を可変抵抗としたが、固定抵抗としても構わない。また抵抗ではなくダイオードなどで構成されるレベルシフタでも良い。
【００５３】
（実施の形態の第４の例）
図５は本発明の実施の形態の第４の例のトランスファーゲート回路を示す回路図である。なお、本例においては前述した第３の例と異なる点のみについて説明し、同様の構成要素については同一の参照符号を用いて重複する説明を省略する。
【００５４】
本例のトランスファーゲート回路は、図５に示すように、図４のトランスファーゲート回路における第５のトランジスタ９、第６のトランジスタ10，第３の位相反転回路13および第４の位相反転回路14が省かれた構成を備えている。
【００５５】
このような構成を備える本例のトランスファーゲート回路によれば、第３の例のトランスファーゲート回路と同様に、第１および第２のトランジスタ５，６のゲート電圧を所望の値に安定させることができる。
【００５６】
なお、本例のトランスファーゲート回路においては、第２の出力端子４からの出力信号を基準信号として用いることができる。また、本例のトランスファーゲート回路においては、第２の出力端子４を終端しても構わない。
【００５７】
（実施の形態の第５の例）
図６は本発明の実施の形態の第５の例のトランスファーゲート回路を示す回路図である。図７は図６のトランスファーゲート回路における第１の矩形化回路26および第２の矩形化回路27の一例を示す回路図である。なお、本例においては前述した第３の例と異なる点のみについて説明し、同様の構成要素については同一の参照符号を用いて重複する説明を省略する。
【００５８】
本例のトランスファーゲート回路は、図６に示すように、第１の矩形化回路26および第２の矩形化回路27をさらに備えている。第１の矩形化回路26は、第１の入力端子１と、第１のトランジスタ５のソース端子，第２の位相反転回路12，第３の位相反転回路13および第２のキャパシタ19との間に挿入されている。第２の矩形化回路27は、第２の入力端子２と、第２のトランジスタ６のソース端子，第１の位相反転回路11，第４の位相反転回路14および第１のキャパシタ18との間に挿入されている。
【００５９】
このような構成を備える本例のトランスファーゲート回路によれば、第１入力信号および第２入力信号が正弦波等の信号であった場合にも、第１の矩形化回路26および第２の矩形化回路27が、矩形波に変えて出力することができるので、より正確にトランスファーゲートをＯＮ−ＯＦＦすることが可能なトランスファーゲート回路を得ることができる。
【００６０】
図７に矩形化回路26，27の一例としての回路図を示す。矩形化回路は、入力端子45，第11のトランジスタ46，第12のトランジスタ47，出力端子48で構成されている。第11のトランジスタ46は、ゲート端子が入力端子45に接続されているとともに、ソース端子が電源電位Ｖｄｄに接続されている。第12のトランジスタ47は、ゲート端子が入力端子45に接続されているとともに、ソース端子がアース電位に接続されている。そして、第11のトランジスタ46のドレイン端子および第12のトランジスタ47のドレイン端子が出力端子48に接続されている。なお、第11のトランジスタ46はｐチャネルＦＥＴ，第12のトランジスタ47はｎチャネルＦＥＴである。
【００６１】
このような構成を備える矩形化回路によれば、正弦波電圧が入力端子45に印加された場合、電圧が正の期間においては、第11のトランジスタ46はＯＦＦとなり、第12のトランジスタ47はＯＮとなる。その結果、出力端子48には、第12のトランジスタ47のソース電位が、ほぼそのまま現れ、０Ｖが出力されるので、入力がＨｉｇｈレベルに対して、出力はＬｏｗレベルに反転させられることになる。
【００６２】
また電圧が負の期間においては、第11のトランジスタ46はＯＮとなり、第12のトランジスタ47はＯＦＦとなる。その結果、出力端子48には、第11のトランジスタのソース電位が、ほぼそのまま現れ、Ｖｄｄが出力されるため、入力がＬｏｗレベルに対して、出力はＨｉｇｈレベルに反転させられることになる。
【００６３】
第11のトランジスタ46および第12のトランジスタ47のＯＮ，ＯＦＦは、およそ0.5×Ｖｄｄ程度を閾値として、この電圧近傍で急激に切り替わる。そのため、正弦波入力信号が与えられた場合、その電圧が正電圧の時はＬｏｗレベルが、負電圧の時はＨｉｇｈレベルが出力されることになり、結局、正弦波が矩形化に変換されることになる。
【００６４】
ただし、正弦波入力信号が小さい場合、矩形化回路が小信号増幅特性を持つことがあり、Ｈｉｇｈレベルが電源電圧に、またＬｏｗレベルがアース電位にならない場合がある。その場合は、矩形化回路を多段接続し、回路の利得を大きくすることで正弦波から矩形波への変換回路が実現できる。
【００６５】
（実施の形態の第６の例）
図８は本発明の実施の形態の第６の例の電力合成回路を示す回路図である。本例の電力合成回路は、図８に示すように、本発明のトランスファーゲート回路15と、第９のトランジスタ30と、第10のトランジスタ31と、第１の低域通過フィルタ回路32と、第２の低域通過フィルタ回路33と、高調波整合回路34と、キャパシタ36と、出力整合回路37と、第３の出力端子38とで構成されている。
【００６６】
第９のトランジスタ30は、ゲート端子がトランスファーゲート回路15の第１の出力端子３に接続されているとともに、ソース端子がアース電位に接続されている。第10のトランジスタ31は、ゲート端子がトランスファーゲート回路15の第２の出力端子４に接続されているとともに、ソース端子がアース電位に接続されている。第１の低域通過フィルタ回路32は、一方端が高調波整合回路34を介して第９のトランジスタ30のドレイン端子に接続されているとともに、他方端が電源電位Ｖｄｄに接続されている。第２の低域通過フィルタ回路33は、一方端が高調波整合回路34を介して第10のトランジスタ31のドレイン端子に接続されているとともに、他方端が電源電位Ｖｄｄに接続されている。出力整合回路37は、一方端が第９のトランジスタ30のドレイン端子および第10のトランジスタ31のドレイン端子ならびに一対の高調波整合回路34，34とキャパシタ36を介して接続されているとともに、他方端が第３の出力端子38に接続されている。なお、第９のトランジスタ30と第10のトランジスタ31は共にピンチオフ電圧（ドレイン電流を流す閾値電圧）をＶｐとするｎチャネルＦＥＴである。
【００６７】
出力整合回路37は、第９のトランジスタのドレイン端子から第３の出力端子38側を見たインピーダンスと、第10のトランジスタ31のドレイン端子から第３の出力端子38を見たインピーダンスとを基本波で整合に設定するものである。一対の高調波整合回路34は、両インピーダンスを基本波の偶数次高調波で短絡、基本波の奇数次高調波で開放に設定するものである。そのため、第９のトランジスタ30および第10のトランジスタ31は、Ｆ級動作するようになっている。
【００６８】
第１の低域通過フィルタ回路32および第２の低域通過フィルタ回路33は、高周波信号の流出を阻止するためのものであり、インダクタで構成されている。一対のキャパシタ36は、直流阻止用キャパシタである。なお、不図示のバイアス回路により、第９のトランジスタ30，第10のトランジスタ31のゲート端子にバイアスＶｂ（≦Ｖｐ）が印加されている。ここでは、Ｖｐ＝Ｖｂとなっており、ゲート端子にＯＮ電圧Ｖｏｎ＝Ｖｐ−Ｖｂ（＝０）よりも大きい電圧をさらに印加しなければ、第９のトランジスタ30，第10のトランジスタ31がＯＮ状態にならないようになっている。
【００６９】
本例の電力合成回路は、基本周期で振動する矩形波，半波整流波等の、振幅および周波数が互いに等しい定包絡線信号である第１入力信号および第２入力信号が入力され、第１入力信号と第２入力信号の合成信号の基本波成分が第３の出力端子38に出力される。この際の合成効率（第９のトランジスタ30の定電圧電源Ｖｄｄと第10のトランジスタ31の定電圧電源Ｖｄｄとから供給される電力に対する出力電力の比）が向上するようになっている。
【００７０】
トランスファーゲート回路15は、第９のトランジスタ30の導通期間が、第１入力信号をそのまま第９のトランジスタ30のゲート端子に印加するときの導通期間よりも短くなるようにしつつ、基本周期で発生するように制御する。また、第10のトランジスタ31の導通期間が、第２入力信号をそのまま第10のトランジスタ31のゲート端子に印加するときの導通期間よりも短くなるようにしつつ、基本周期で発生するように制御する。
【００７１】
こうすることで第９のトランジスタ30および第10のトランジスタ31は、第１入力信号と第２入力信号がともにＶｏｎより大きい期間だけＯＮ状態となる。従って、第１入力信号をそのまま第９のトランジスタ30のゲート端子に印加するよりも、ＯＮ状態の期間は短くなるので、導通期間も短くなり、電源効率（第９のトランジスタ30の定電圧電源Ｖｄｄから供給される電力に対する出力電力の比）が向上する。同様に、第２入力信号をそのまま第10のトランジスタ31のゲート端子に印加するよりも、ＯＮ状態となる期間は短くなるので、電源効率（第10のトランジスタ31の定電圧電源Ｖｄｄから供給される電力に対する出力電力の比）が向上する。その結果、合成効率が向上する。
【００７２】
第１入力信号と第２入力信号がともにＶｏｎより大きい期間は基本周期ごとに発生するため、第９のトランジスタ30と第10のトランジスタ31において、導通期間は基本周期ごとに発生する。そのため、第９のトランジスタ30と第10のトランジスタ31のドレイン電圧も基本波成分を含む。従って、出力整合回路37により、第９のトランジスタ30と第10のトランジスタ31のドレイン電圧から基本波成分が抽出され、結果的に第１入力信号と第２入力信号の合成信号の基本波成分が第３の出力端子38から出力されることになる。
【００７３】
以上のように、本例の電力合成回路によれば、第９のトランジスタ30および第10のトランジスタ31の導通期間がともに基本周期で発生するようになるので、第１入力信号と第２入力信号の合成信号の基本波成分が第３の出力端子38から出力される。この出力信号は、第１入力信号および第２入力信号の位相差の増減と逆に増減する振幅を備える信号となる。さらに、トランスファーゲート15回路を介さずに第１入力信号および第２入力信号が第９および第10のトランジスタ30，31のゲート端子に直接入力される場合と比較して第９および第10のトランジスタ30，31がＯＮ状態になる時間を短縮することができるので、電源効率が向上する。従って合成効率を向上させることができる。
【００７４】
なお、本例の電力合成回路においては、一対の高調波整合回路34を備えた例を示したが、第９のトランジスタ30および第10のトランジスタ31をＦ級動作させない場合には高調波整合回路34は不要である。
【００７５】
（実施の形態の第７の例）
図９は本発明の実施の形態の第７の例の電力合成回路を示す回路図である。本例の電力合成回路は、図９に示すように、図７の電力合成回路における第10のトランジスタ31，第２の低域通過フィルタ回路33，それに接続された１つの高調波整合回路34およびそれに接続された１つのキャパシタ36が省かれた構成を備えている。なお、本例においては前述した第３の例と異なる点のみについて説明し、同様の構成要素については同一の参照符号を用いて重複する説明を省略する。
【００７６】
このような構成を備える本例の電力合成回路によれば、第６の例の電力合成回路と同様に、第１入力信号および第２入力信号の位相差の増減と逆に増減する振幅を備える信号を第３の出力端子38から出力できるともに、合成効率を向上させることができる。
【００７７】
（実施の形態の第８の例）
図10は本発明の実施の形態の第８の例の電力増幅回路を示す回路図である。本例の電力合成回路は、図10に示すように、本発明の電力合成回路25と、包絡線変動を有する入力信号を第１および第２の定包絡線信号に変換して、電力合成回路25に入力される第１および第２入力信号として出力する定包絡線信号生成回路24とを備えている。
【００７８】
このような構成を備える本例の電力増幅回路によれば、包絡線変動を有する入力信号を高い電力付加効率で増幅して出力することが可能な電力増幅回路を得ることができる。
【００７９】
（実施の形態の第９の例）
図11は本発明の電力増幅回路を用いた送信装置の構成例を示すブロック図である。
【００８０】
本例の送信装置は、図11に示すように、送信回路81が本発明の電力増幅回路70を介してアンテナ82に接続されている。このような構成を有する本例の送信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、消費電力が小さく電力付加効率が高い本発明の電力増幅回路70を用いて増幅することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
【００８１】
（実施の形態の第10の例）
図12は本発明の電力増幅回路を用いた通信装置の構成例を示すブロック図である。
【００８２】
本例の通信装置は、図12に示すように、送信回路81および受信回路83がアンテナ82に接続されており、送信回路81とアンテナ82との間に本発明の電力増幅回路70が挿入されている。また、アンテナ82と送信回路81および受信回路83との間にはアンテナ共用回路84が挿入されている。このような構成を有する本例の通信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、消費電力が小さく電力付加効率が高い本発明の電力増幅回路70を用いて増幅することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
（変形例）
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更，改良が可能である。
【００８３】
例えば、前述した実施形態の第１，第３および第５の例においては、第１の出力端子３と、第２の出力端子４とが別々に存在する場合を示したが、これに限定されるものではない。例えば、第１の出力端子３と第２の出力端子４とを接続して、１つの出力端子としても構わない。
【実施例】
【００８４】
次に、本発明のトランスファーゲート回路の具体例について説明する。【００８５】
図６に示した本発明の実施の形態の第５の例のトランスファーゲート回路における電気特性を回路シミュレーションによって算出した。算出条件としては、周波数を2.7ＧＨｚ，電源電圧を1.5Ｖとし、トランジスタは全てｎチャネルＭＯＳＦＥＴとした。第１の入力端子１および第２の入力端子２に、周波数が2.7ＧＨｚで位相差が179°の定包絡線信号をそれぞれ入力した場合について解析した。【００８６】
そのシミュレーション結果を図13（ｂ）に示す。また、図６に示すトランスファーゲート回路から、第１〜第４のトランジスタ７〜10，第１〜第４の位相反転回路11〜14，第５，第６のトランジスタ16，17および第１〜第４の抵抗20〜23を取り除いた比較例のトランスファーゲート回路のシミュレーション結果を図13（ａ）に示す。図13（ａ），（ｂ）のグラフにおいて、横軸は時間を表し、縦軸は電圧を表している。また、細い実線が第１のトランジスタ５のゲート端子に印加される電圧、細い破線が第１のトランジスタ５のソース端子に印加される電圧、太い実線が第１の出力端子３に現れるトランスファーゲート回路の出力信号の電圧である。【００８７】
図13（ａ）に示すグラフによれば、トランスファーゲート回路の出力信号の電圧波形において、パルス状の波形の立ち上がり前および立ち下がり後の電圧が０になるはずの時間領域に、プラトーと呼ばれる、電圧が０とＨｉｇｈレベルとの間でなだらかなに変化する丘陵状の部分が存在していることが分かる。一方、図13（ｂ）に示すグラフによれば、トランスファーゲート回路の出力信号の電圧波形においてパルス状となっている部分の前後にプラトーが見られず、理想的なトランスファーゲート回路の動作が得られていることがわかる。これにより本発明の有効性が確認できた。
【符号の説明】
【００８８】
１：第１の入力端子
２：第２の入力端子
３：第１の出力端子
４：第２の出力端子
５：第１のトランジスタ
６：第２のトランジスタ
７：第３のトランジスタ
８：第４のトランジスタ
９：第５のトランジスタ
10：第６のトランジスタ
11：第１の位相反転回路
12：第２の位相反転回路
13：第３の位相反転回路
14：第４の位相反転回路
15：トランスファーゲート回路
16：第７のトランジスタ
17：第８のトランジスタ
18：第１のキャパシタ
19：第２のキャパシタ
20：第１の抵抗
21：第２の抵抗
22：第３の抵抗
23：第４の抵抗
24：定包絡線生成回路
25：電力合成回路
30：第９のトランジスタ
31：第10のトランジスタ
32：第１の低域通過フィルタ回路
33：第２の低域通過フィルタ回路
38：第３の出力端子
70：電力増幅装置
81：送信回路
82：アンテナ
83：受信回路
【図１】
2011013403.tif 000003
【図２】
2011013403.tif 000004
【図３】
2011013403.tif 000005
【図４】
2011013403.tif 000006
【図５】
2011013403.tif 000007
【図６】
2011013403.tif 000008
【図７】
2011013403.tif 000009
【図８】
2011013403.tif 000010
【図９】
2011013403.tif 000011
【図１０】
2011013403.tif 000012
【図１１】
2011013403.tif 000013
【図１２】
2011013403.tif 000014
【図１３】
2011013403.tif 000015
【国際調査報告】
2011013403.tif 000016
2011013403.tif 000017
2011013403.tif 000018
2011013403.tif 000019