(57)【要約】  補助容量駆動信号を生成する補助容量配線駆動回路（５）は、二つの異なる電圧を供給する第１の電圧幹配線（ＶＣＳ１）と第２の電圧幹配線（ＶＣＳ２）と、少なくとも１つの制御信号を供給する制御信号配線（ＶＣＴＲＬ１・ＶＣＴＲＬ２）と、上記制御信号に基づいて、補助容量配線駆動回路（５）に供給される上記二つの異なる電圧を一定周期で交互に補助容量配線（ＣＳｎ・ＣＳｎ＋１・・・）に供給する複数のＴＦＴ（Ｔ１・Ｔ２・Ｔ３・Ｔ４）とを備え、液晶表示パネルにおける表示領域（Ｒ１）の周辺領域に設けられている。したがって、マルチ絵素駆動方式の液晶表示装置において、非表示領域となる額縁領域および外部回路基板の狭小化を可能にした液晶表示装置を実現できる。
2011104959.tif 000002
【特許請求の範囲】
【請求項１】
一つの絵素が分割された複数の副絵素と各上記副絵素に備えられたアクティブ素子とを備えた表示領域を含む液晶表示パネルと、
走査信号を上記表示領域に備えられた走査線に供給する走査線駆動回路と、
データ信号を上記表示領域に備えられた信号線に供給する信号線駆動回路とを備え、
各上記副絵素は、それぞれ異なる補助容量配線に接続された補助容量素子を有しており、
各上記補助容量配線に供給される補助容量駆動信号に基づいて、上記補助容量素子を駆動させることにより、各上記副絵素をそれぞれ異なる輝度で表示する液晶表示装置であって、
上記補助容量駆動信号を生成する補助容量配線駆動回路は、二つの異なる電圧を供給する第１の電圧幹配線および第２の電圧幹配線と、少なくとも１つの制御信号を供給する制御信号配線と、上記制御信号に基づいて、上記補助容量配線駆動回路に供給される上記二つの異なる電圧を一定周期で交互に上記補助容量配線に供給する複数のスイッチング素子とを備え、上記液晶表示パネルにおける上記表示領域の周辺領域に設けられていることを特徴とする液晶表示装置。
【請求項２】
上記スイッチング素子はＮ型の半導体素子であり、
上記第１の電圧幹配線は、第１のＮ型の半導体素子を介して各上記補助容量配線に接続されており、
上記第２の電圧幹配線は、第２のＮ型の半導体素子を介して各上記補助容量配線に接続されており、
上記第１のＮ型の半導体素子には、振動周期が同一であり、同時に立ち上がらないように位相がずれている少なくとも２つの制御信号中、何れかが供給され、
上記第２のＮ型の半導体素子には、上記少なくとも２つの制御信号中、上記第１のＮ型の半導体素子に供給される制御信号以外の制御信号が供給され、
上記第１のＮ型の半導体素子に供給される上記制御信号が立ち上がっている時には、上記第１のＮ型の半導体素子によって、上記第１の電圧幹配線と各上記補助容量配線とが電気的に導通され、
上記第２のＮ型の半導体素子に供給される上記制御信号が立ち上がっている時には、上記第２のＮ型の半導体素子によって、上記第２の電圧幹配線と各上記補助容量配線とが電気的に導通されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
上記スイッチング素子はＰ型の半導体素子であり、
上記第１の電圧幹配線は、第１のＰ型の半導体素子を介して各上記補助容量配線に接続されており、
上記第２の電圧幹配線は、第２のＰ型の半導体素子を介して各上記補助容量配線に接続されており、
上記第１のＰ型の半導体素子には、振動周期が同一であり、同時に立ち下がらないように位相がずれている少なくとも２つの制御信号中、何れかが供給され、
上記第２のＰ型の半導体素子には、上記少なくとも２つの制御信号中、上記第１のＰ型の半導体素子に供給される制御信号以外の制御信号が供給され、
上記第１のＰ型の半導体素子に供給される上記制御信号が立ち下がっている時には、上記第１のＰ型の半導体素子によって、上記第１の電圧幹配線と各上記補助容量配線とが電気的に導通され、
上記第２のＰ型の半導体素子に供給される上記制御信号が立ち下がっている時には、上記第２のＰ型の半導体素子によって、上記第２の電圧幹配線と各上記補助容量配線とが電気的に導通されることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
上記スイッチング素子は、Ｐ型の半導体素子とＮ型の半導体素子とを組み合わせた相補型の半導体素子であり、
上記第１の電圧幹配線は、上記相補型の半導体素子に備えられた何れか一方の半導体素子を介して各上記補助容量配線に接続されており、
上記第２の電圧幹配線は、上記相補型の半導体素子に備えられた他方の半導体素子を介して各上記補助容量配線に接続されており、
上記相補型の半導体素子のＮ型の半導体素子とＰ型の半導体素子とには、一定周期で振動する１つの制御信号が供給され、
上記相補型の半導体素子のＮ型の半導体素子に供給される上記制御信号が立ち上がっている時には、上記相補型の半導体素子のＮ型の半導体素子によって、上記Ｎ型の半導体素子と接続されている上記何れか一方の電圧幹配線と各上記補助容量配線とは電気的に導通され、
上記相補型の半導体素子のＰ型の半導体素子に供給される上記制御信号が立ち下がっている時には、上記相補型の半導体素子のＰ型の半導体素子によって、上記Ｐ型の半導体素子と接続されている上記他方の電圧幹配線と各上記補助容量配線とは電気的に導通されることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
上記スイッチング素子は、Ｐ型の半導体素子とＮ型の半導体素子とを組み合わせた相補型の半導体素子であり、
上記第１の電圧幹配線は、上記相補型の半導体素子に備えられた何れか一方の半導体素子を介して各上記補助容量配線に接続されており、
上記第２の電圧幹配線は、上記相補型の半導体素子に備えられた他方の半導体素子を介して各上記補助容量配線に接続されており、
上記相補型の半導体素子に備えられたＮ型の半導体素子には、振動周期が同一であり、一方の立ち上がり期間と他方の立ち下がり期間とが重ならないように、位相がずれている２つの制御信号中、何れか一方が供給され、
上記相補型の半導体素子に備えられたＰ型の半導体素子には、上記２つの制御信号中、他方が供給され、
上記相補型の半導体素子のＮ型の半導体素子に供給される上記制御信号が立ち上がっている時には、上記相補型の半導体素子のＮ型の半導体素子によって、上記Ｎ型の半導体素子と接続されている上記何れか一方の電圧幹配線と各上記補助容量配線とは電気的に導通され、
上記相補型の半導体素子のＰ型の半導体素子に供給される上記制御信号が立ち下がっている時には、上記相補型の半導体素子のＰ型の半導体素子によって、上記Ｐ型の半導体素子と接続されている上記他方の電圧幹配線と各上記補助容量配線とは電気的に導通されることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
上記制御信号が立ち上がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも高く設定され、
上記制御信号が立ち下がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも低く設定されており、
上記第１の電圧幹配線に供給される電圧が、上記第２の電圧幹配線に供給される電圧より高く設定されている場合には、上記第１のＮ型の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記第１のＮ型の半導体素子と接続されている上記補助容量配線に接続されており、
上記第２の電圧幹配線に供給される電圧が、上記第１の電圧幹配線に供給される電圧より高く設定されている場合には、上記第２のＮ型の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記第２のＮ型の半導体素子と接続されている上記補助容量配線に接続されていることを特徴とする請求項２に記載の液晶表示装置。
【請求項７】
上記制御信号が立ち上がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも高く設定され、
上記制御信号が立ち下がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも低く設定されており、
上記第１の電圧幹配線に供給される電圧が、上記第２の電圧幹配線に供給される電圧より高く設定されている場合には、上記第２のＰ型の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記第２のＰ型の半導体素子と接続されている上記補助容量配線に接続されており、
上記第２の電圧幹配線に供給される電圧が、上記第１の電圧幹配線に供給される電圧より高く設定されている場合には、上記第１のＰ型の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記第１のＰ型の半導体素子と接続されている上記補助容量配線に接続されていることを特徴とする請求項３に記載の液晶表示装置。
【請求項８】
上記第１の電圧幹配線は、上記相補型の半導体素子のＮ型の半導体素子を介して各上記補助容量配線に接続されており、
上記第２の電圧幹配線は、上記相補型の半導体素子のＰ型の半導体素子を介して各上記補助容量配線に接続されており、
上記制御信号が立ち上がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも高く設定され、
上記制御信号が立ち下がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも低く設定されており、
上記第１の電圧幹配線に供給される電圧は、上記第２の電圧幹配線に供給される電圧より高く設定され、
上記相補型の半導体素子に備えられた何れか一方の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記相補型の半導体素子に備えられた上記一方の半導体素子と接続されている上記補助容量配線に接続されていることを特徴とする請求項５に記載の液晶表示装置。
【請求項９】
上記制御信号を上記走査線駆動回路の制御信号として用いることを特徴とする請求項１から８の何れか１項に記載の液晶表示装置。
【請求項１０】
上記制御信号としてクロック信号を用いることを特徴とする請求項１から９の何れか１項に記載の液晶表示装置。
【請求項１１】
上記補助容量配線駆動回路と上記各副絵素に備えられたアクティブ素子とは、モノリシックに形成されていることを特徴とする請求項１から１０の何れか１項に記載の液晶表示装置。
【請求項１２】
上記走査線駆動回路は、上記液晶表示パネルにおける上記表示領域の周辺領域に、上記補助容量配線駆動回路と上記アクティブ素子とモノリシックに形成されていることを特徴とする請求項１から１１の何れか１項に記載の液晶表示装置。
【請求項１３】
上記制御信号は、デューティ比が１／２未満であることを特徴とする請求項１から１２の何れか１項に記載の液晶表示装置。
【請求項１４】
上記第１の電圧幹配線と上記第２の電圧幹配線とは、絶縁層を介して、平面視において重なるように形成されていることを特徴とする請求項１から１３の何れか１項に記載の液晶表示装置。
【請求項１５】
上記信号線が延びる方向である上記複数の副絵素の列方向において、
隣接する二つの上記副絵素間に形成された１本の上記補助容量配線には、各上記副絵素に備えられた上記補助容量素子がそれぞれ電気的に接続されていることを特徴とする請求項１から１４の何れか１項に記載の液晶表示装置。
【請求項１６】
上記第１の電圧幹配線と上記第２の電圧幹配線に供給される二つの異なる電圧と、上記制御信号とは、外部回路基板から供給されることを特徴とする請求項１から１５の何れか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特には、液晶表示装置のγ特性の視野角依存性が改善されたマルチ絵素駆動方式の液晶表示装置に関するものである。
【背景技術】
【０００２】
近年、ブラウン管（ＣＲＴ）に代わり急速に普及している液晶表示装置は、省エネ型、薄型、軽量型等の特徴を活かしテレビ、モニター、携帯電話等に幅広く利用されている。【０００３】
液晶表示装置において、従来から最も一般的に使用されて来たのが、正の誘電率異方性を有する液晶分子を用いるＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード方式である。【０００４】
このＴＮモード方式の液晶表示装置は、生産マージンが広く生産性に優れている一方、液晶表示装置の表示面を正面以外の方向、例えば、上下左右の斜め方向から見た場合に、コントラスト比が著しく低下する問題がある。すなわち、上記表示面を正面方向から見た場合においては、黒から白までの複数の階調を明瞭に観測することができるが、上下左右の斜め方向から見た場合においては、上記階調間の輝度差が著しく不明瞭になるという問題があった。さらには、上記表示面を正面方向から見た場合においては暗い部分が、上記表示面を上下左右の斜め方向から見た場合においてはより明るく見える、いわゆる階調反転現象が生じるという問題もあった。【０００５】
以上のように、ＴＮモード方式の液晶表示装置の画質は、上記表示面を正面方向から見た場合に比べて、上下左右の斜め方向から見た場合に、著しく劣るという問題がある。【０００６】
したがって、上記ＴＮモード方式の液晶表示装置は、画質の視野角依存性が大きいため、正面方向以外からの観賞が想定される用途には不向きである。【０００７】
このような画質の視野角依存性を改善した液晶表示装置としては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードの液晶表示装置、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  Ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モードの液晶表示装置などが知られている。【０００８】
これらの画質の視野角依存性を改善した液晶表示装置（広視野角モードの液晶表示装置）においては、上述した液晶表示装置の表示面を斜め方向から見た場合に生じ得るコントラスト比の低下や階調反転の問題はある程度改善しているが、依然として、表示輝度と階調との関係を示すγ特性の視野角依存性までは改善できていない。【０００９】
このようなγ特性の視野角依存性の問題は、ＩＰＳモードの液晶表示装置よりは、ＭＶＡモードやＡＳＭモードの液晶表示装置において、主に問題になっている。【００１０】
一般的に、液晶表示装置のγ特性は、液晶表示装置の表示面を正面方向から見た場合を基準に最適化されているが、γ特性に視野角依存性が存在すると、上記表示面を斜め方向から見た場合におけるγ特性と上記正面方向から見て最適化されたγ特性とには、ズレが生じることとなる。【００１１】
上記ズレの程度は、上記表示輝度が最も明るい領域付近や最も暗い領域付近においては、あまり大きくなく問題とならないが、中間調領域においては、斜め方向から見た場合における表示輝度が正面方向から見た場合における表示輝度より著しく大きく、上記表示面を斜め方向から見た場合に白浮きなどの画質の劣化を招いてしまうという問題がある。【００１２】
そこで、図１４に図示されているように、一つの絵素を二つの副絵素に分割し、上記二つの副絵素における平均輝度が、上記一つの絵素の目標輝度となるように駆動することによって、γ特性の視野角依存性を改善したマルチ絵素駆動（面積階調駆動）方式の液晶表示装置が提案されている。【００１３】
上記マルチ絵素駆動方式の液晶表示装置においては、上記二つの副絵素に、視野角による表示輝度の変化が小さい明輝度レベルと暗輝度レベルとの表示を行い、この二つの副絵素の平均輝度によって中間調領域の表示を行うようにしている。したがって、γ特性の視野角依存性が改善された液晶表示装置を実現することができる。【００１４】
以下、図１４に基づいて、従来のマルチ絵素駆動方式の液晶表示装置の一例の概略構成について説明する。【００１５】
図示されているように、一つの絵素１００は、二つの副絵素１０１ａ・１０１ｂに分割されており、副絵素１０１ａは、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）１０２ａを介して走査線Ｇｎおよび信号線Ｓｍに接続されている。また、副絵素１０１ｂは、ＴＦＴ１０２ｂを介して走査線Ｇｎおよび信号線Ｓｍに接続されている。【００１６】
すなわち、ＴＦＴ１０２ａ・１０２ｂのゲート電極は共通の走査線Ｇｎに接続され、ＴＦＴ１０２ａ・１０２ｂのソース電極は共通の信号線Ｓｍに接続されている。【００１７】
また、副絵素１０１ａは、副絵素電極１０３ａと液晶層（不図示）と対向電極（不図示）とによって形成される液晶容量と、副絵素電極１０３ａに電気的に接続された補助容量電極１０４ａと絶縁層１０５ａと補助容量配線１０６ａに電気的に接続された補助容量対向電極１０７ａとによって形成される補助容量とを有している。【００１８】
一方、同様に、副絵素１０１ｂは、副絵素電極１０３ｂと液晶層（不図示）と対向電極（不図示）とによって形成される液晶容量と、副絵素電極１０３ｂに電気的に接続された補助容量電極１０４ｂと絶縁層１０５ｂと補助容量配線１０６ｂに電気的に接続された補助容量対向電極１０７ｂとによって形成される補助容量とを有している。【００１９】
以上のような構成のマルチ絵素駆動方式の液晶表示装置においては、分割された副絵素１０１ａ・１０１ｂに対して、副絵素１０１ａ・１０１ｂに書き込みが終わりＴＦＴ１０２ａ・１０２ｂがオフした後に、補助容量配線１０６ａ・１０６ｂの電圧をそれぞれ異なる電圧に変化させることにより、副絵素１０１ａと副絵素１０１ｂとでは、実際に保持される電圧が異なることとなる。【００２０】
図１５は、図１４に示すマルチ絵素構造を備えた液晶表示装置の等価回路を模式的に示す図である。【００２１】
図１５に図示されているように、補助容量配線１０６ａ・１０６ｂは、互いに電気的に独立な２つの補助容量幹配線１０８・１０９にそれぞれ電気的に接続されており、補助容量幹配線１０８・１０９それぞれには、互いに略同一の振幅および振動周期を有し、かつ、その位相が概ね１８０度異なる振動電圧が印加されるようになっている。【００２２】
したがって、補助容量配線１０６ａ・１０６ｂにも位相が反対の振動電圧が印加されるので、副絵素１０１ａと副絵素１０１ｂとでは、互いに異なる輝度（階調）、すなわち、視野角による表示輝度の変化が小さい明輝度レベルと暗輝度レベルとの表示を行うことが可能となり、この二つの副絵素１０１ａ・１０１ｂの平均輝度によって中間調領域の表示を行うことができる。よって、γ特性の視野角依存性が改善された液晶表示装置を実現することができる。【００２３】
しかしながら、補助容量幹配線１０８・１０９や補助容量配線１０６ａ・１０６ｂの負荷容量および抵抗が大きくなる大型のマルチ絵素駆動方式の液晶表示装置や水平走査期間が短い高精細なマルチ絵素駆動方式の液晶表示装置や垂直走査期間および水平走査期間が短い高速駆動のマルチ絵素駆動方式の液晶表示装置などにおいては、補助容量幹配線１０８・１０９に印加される補助容量駆動信号（振動電圧）の遅延や波形鈍りの影響による輝度ムラが生じる。【００２４】
このような輝度ムラを抑制するためには、補助容量幹配線１０８・１０９や補助容量配線１０６ａ・１０６ｂの負荷容量および抵抗を小さくする必要があり、上記補助容量幹配線１０８・１０９や補助容量配線１０６ａ・１０６ｂの配線幅を十分に広く設けることにより、上記輝度ムラを抑制することができる。【００２５】
しかし、このような構成の液晶表示装置においては、上記補助容量幹配線１０８・１０９や補助容量配線１０６ａ・１０６ｂの形成面積の増大を招き、結果として液晶表示装置の非表示領域である額縁領域の増加や開口率の低下を招いてしまうので好ましくない。【００２６】
一方、このような輝度ムラを抑制するためには、補助容量幹配線１０８・１０９に印加される補助容量駆動信号の振動周期を長くすることもできる。補助容量幹配線１０８・１０９に印加される補助容量駆動信号の振動周期を長くすることにより、波形鈍りの影響を抑制することができ、上記輝度ムラを低減させることができる。【００２７】
しかし、このような構成において、それぞれの走査線に接続された２つの副絵素１０１ａ、１０１ｂに対し異なる電圧を保持させる補助容量駆動を行うためには、必要とされる補助容量駆動信号の種類と補助容量幹配線の数の増加とを伴うこととなる。また、遅延が大きい場合には、信号の立ち上がりを早めるための手段として、信号プリエンファシス駆動を用いる方法もあるが、この場合、補助容量駆動信号の振幅電圧が通常２値必要であるのに対して４値必要となる。【００２８】
したがって、上述したような輝度ムラの抑制手段においては、補助容量幹配線の数の増加や多種の補助容量駆動信号を生成するための電圧源が多数必要となるので、液晶表示装置の額縁領域および多数の電圧源が設けられる液晶表示パネル外部のコントロール基板（外部回路基板）の増大を招いてしまうので好ましくない。【００２９】
以上のように、マルチ絵素駆動方式の液晶表示装置においては、非表示領域となる額縁領域および外部回路基板の狭小化が困難であるため、このような非表示領域を狭小化する試みがなされている。【００３０】
例えば、特許文献１には、補助容量駆動信号を上記補助容量駆動信号の波形を整形することのできるバッファを介して各補助容量配線に供給する構成について記載されている。【００３１】
図１６は、上記バッファを介して各補助容量配線に補助容量駆動信号を供給する構成の液晶表示装置の概略構成を示す図である。【００３２】
図１６に示す液晶表示パネル１４０の構成において、１つの表示絵素１４１が複数の副絵素１４２・１４３に分割されている構成や副絵素１４２・１４３とＴＦＴ１４４・１４５と走査線Ｇｎ及び信号線Ｓｍとの接続関係は、上記図１４で既に説明した構成と同様であるためその説明は省略する。【００３３】
図１６に示す液晶表示パネル１４０においては、コントローラ１４８からゲートドライバ１５１Ａに、補助容量駆動信号、走査線駆動信号の基となるゲートドライバの制御信号（走査開始信号及び駆動クロック信号）および各種電源電圧が入力される。【００３４】
ゲートドライバ１５１Ａには、補助容量駆動信号が、端子群Ｃ１の端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」から入力される。また、ゲートドライバの制御信号は、ゲートドライバ１５１Ａの端子群Ｃ１の端子「ＧＳＰＯＩ」、「ＧＣＫＯＩ」から入力され、各種電源電圧は、ゲートドライバ１５１Ａの端子群Ｃ１の端子「ＶＧＬ」、「ＶＧＨ」、「ＧＮＤ」、「ＶＣＣ」、「ＶＣＳＬ」および「ＶＣＳＨ」から入力されるようになっている。【００３５】
図示されているように、端子群Ｃ１、Ｃ２は、ゲートドライバ１５１Ａにおけるテープ１３１の端子部１３３両端に設けられており、端子群Ｃ１に設けられている端子と、端子群Ｃ２に設けられている端子とは、互いに同一の端子名を有する端子同士が接続される。
また、端子群Ｃ１に設けられた端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」は、端子群Ｃ２に設けられた端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」に接続されている。【００３６】
したがって、ゲートドライバ１５１Ａの端子群Ｃ２に設けられる端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と、ゲートドライバ１５１Ａと同一の構成を有するゲートドライバ１５１Ｂの端子群Ｃ１に設けられた端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」とを、ガラス基板１４９上に設けた配線により接続することで、液晶表示パネル１４０では、ゲートドライバ１５１Ａに入力される、補助容量駆動信号、ゲートドライバの制御信号および各種電源電圧を、当該ゲートドライバ１５１Ａからゲートドライバ１５１Ｂに供給することができる構成となっている。【００３７】
そして、液晶表示パネル１４０では、コントローラ１４８から入力された走査線駆動信号の基となる信号を用いて、ゲートドライバ１５１Ａが走査線駆動信号を生成し、ゲートドライバ１５１Ａの端子「ＯＧ１」〜「ＯＧ２７２」に接続される各走査線Ｇｎに走査線駆動信号を与えるようになっている。【００３８】
一方、コントローラ１４８から入力された補助容量駆動信号は、ゲートドライバ１５１Ａの集積回路１３２の内部に設けられたバッファ１２１Ａ、１２１Ｂで波形整形が行われ、端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」から出力される。なお、端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」は、液晶表示パネル１４０における補助容量幹ライン１５０に接続されている。【００３９】
さらに、当該補助容量幹ライン１５０には、補助容量配線１５１が接続され、バッファ１２１Ａ、１２１Ｂから端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」に出力される、波形の鈍りが低減された補助容量駆動信号は、端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」に接続されている補助容量幹ライン１５０を介して当該補助容量配線１５１全てに与えることができ、副絵素１４２と副絵素１４３とで互いに異なる輝度を表示することができる構成となっている。【００４０】
上記構成によれば、補助容量駆動信号を上記バッファを介して各補助容量配線１５１に供給するようになっているため、補助容量の駆動能力を向上させることができる。
したがって、補助容量幹ライン１５０の配線の線幅が細い場合であっても、波形鈍りなどによる輝度ムラの発生を抑制することができる。【００４１】
また、このような構成であるため、補助容量駆動信号の振動周期を従来の構成より長くしなくてもよいので、補助容量駆動信号の種類を増加させる必要がない。【００４２】
以上から、上記特許文献１に記載されている液晶表示装置においては、非表示領域となる額縁領域および外部回路基板の狭小化が可能であると記載されている。
【先行技術文献】
【特許文献】
【００４３】
【特許文献１】日本国公開特許公報「特開２００９−１２８５３３号公報（２００９年６月１１日公開）」
【特許文献２】日本国公開特許公報「特開２００５−１８９８０４号公報（２００５年７月１４日公開）」
【特許文献３】日本国公開特許公報「特開２００６−０３９１３０号公報（２００６年２月９日公開）」
【特許文献４】国際公開特許公報「ＷＯ２００６/０７０８２９号公報（２００６年７月６日公開）」
【発明の概要】
【発明が解決しようとする課題】
【００４４】
しかしながら、上記特許文献１に記載されている液晶表示装置においては、図１６に図示されているように、上記バッファ１つあたりの負荷を小さくするため、補助容量配線１５１を束ねた補助容量幹ライン１５０を複数本配置し、それぞれの補助容量幹ライン１５０を独立的に駆動するためのバッファ１２１Ａ・１２１Ｂ（バッファ回路）とコントローラ１４８（外部駆動回路）が必要な構成となっている。【００４５】
上記構成によれば、バッファ１２１Ａ・１２１Ｂを用いるとともに、複数の端子からバッファ１２１Ａ・１２１Ｂの出力を入力することによって、補助容量幹ライン１５０の本数の削減を図っているが、バッファ１２１Ａ・１２１Ｂを用いる構成であるため、従来とは異なる外部駆動回路が必要であり、さらには、上記外部駆動回路は、液晶表示パネル１４０の外部に備えられている構成であるので、信号遅延の問題を伴うこととなる。【００４６】
したがって、上記構成によれば、液晶表示パネル１４０の外部に備えられる外部駆動回路の規模の増大や外部回路基板面積の増大を招いてしまうとともに、さらには、信号遅延の問題を解消するためには、補助容量配線１５１を複数に分割し、それぞれを独立的に駆動する必要があるので、補助容量幹ライン１５０の形成面積が依然として大きく、液晶表示装置の非表示領域となる額縁領域および外部回路基板の狭小化を、満足できる水準に実現するのは困難である。【００４７】
本発明は、上記の問題点に鑑みてなされたものであり、マルチ絵素駆動方式の液晶表示装置において、非表示領域となる額縁領域および外部回路基板の狭小化を可能にした液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００４８】
本発明の液晶表示装置は、上記の課題を解決するために、一つの絵素が分割された複数の副絵素と各上記副絵素に備えられたアクティブ素子とを備えた表示領域を含む液晶表示パネルと、走査信号を上記表示領域に備えられた走査線に供給する走査線駆動回路と、データ信号を上記表示領域に備えられた信号線に供給する信号線駆動回路とを備え、各上記副絵素は、それぞれ異なる補助容量配線に接続された補助容量素子を有しており、各上記補助容量配線に供給される補助容量駆動信号に基づいて、上記補助容量素子を駆動させることにより、各上記副絵素をそれぞれ異なる輝度で表示する液晶表示装置であって、上記補助容量駆動信号を生成する補助容量配線駆動回路は、二つの異なる電圧を供給する第１の電圧幹配線および第２の電圧幹配線と、少なくとも１つの制御信号を供給する制御信号配線と、上記制御信号に基づいて、上記補助容量配線駆動回路に供給される上記二つの異なる電圧を一定周期で交互に上記補助容量配線に供給する複数のスイッチング素子とを備え、上記液晶表示パネルにおける上記表示領域の周辺領域に設けられていることを特徴としている。【００４９】
従来の構成においては、補助容量配線に補助容量駆動信号を供給する補助容量配線駆動回路は、液晶表示パネルの外部に備えられており、上記補助容量駆動信号は、上記補助容量配線駆動回路から液晶表示パネルに設けられている補助容量幹配線を介して、上記補助容量配線に供給されるようになっていた。【００５０】
このような従来の構成においては、補助容量配線駆動回路が液晶表示パネルの外部に備えられているため、特に、大型の液晶表示装置においては、信号遅延の問題を必ず伴う構成となっており、この信号遅延問題の緩和策として、補助容量配線に供給する補助容量駆動信号のパルス幅を広く設定した場合には、必要とされる補助容量駆動信号の種類と補助容量幹配線の数との増加を伴うこととなる。【００５１】
したがって、上記必要とされる多数の補助容量駆動信号を生成する外部回路基板や上記補助容量幹配線が設けられる液晶表示装置の額縁領域の増大を招いてしまう構成となっていた。【００５２】
また、抵抗（負荷）を軽くするため、上記補助容量幹配線の線幅を広くした場合には、上記補助容量幹配線が設けられる液晶表示装置の額縁領域はさらに増大してしまう。【００５３】
一方、本発明の構成によれば、上記補助容量配線に補助容量駆動信号を供給する補助容量配線駆動回路は、上記液晶表示パネルにおける上記表示領域の周辺領域に設けられている構成となっている。【００５４】
すなわち、本発明の液晶表示装置によれば、上記補助容量配線駆動回路が、上記液晶表示パネルの表示領域の周辺領域に設けられており、上記液晶表示パネルの外から上記補助容量配線駆動回路に入力される信号は、補助容量駆動信号ではなく、上記補助容量配線駆動回路を駆動する制御信号となっている。このような構成であるため、上述した信号遅延問題は大幅に緩和される。【００５５】
したがって、上記補助容量配線に供給する上記補助容量駆動信号のパルス幅を広く設定しなくでもよいので、必要とされる補助容量駆動信号の種類の増加や電気的に独立的に駆動される補助容量配線の数の増加を伴わない。【００５６】
よって、従来の構成においては、上述した信号遅延問題を回避するために、１０本程度の補助容量幹配線を設ける必要があったのに対し、本発明の液晶表示装置の構成においては、二つの異なる電圧を供給する第１の電圧幹配線および第２の電圧幹配線と、少なくとも１つの制御信号を供給する制御信号配線とを設ければよいので、設ける配線の本数を大幅に削減することができる。【００５７】
また、上記構成によれば、上記液晶表示パネル内に上記補助容量配線駆動回路が設けられているとともに、外部回路基板からの出力信号の数を削減することができるので、従来の構成と比較して、外部回路基板のサイズを縮小することができる。【００５８】
以上のように、本発明の液晶表示装置によれば、マルチ絵素駆動方式の液晶表示装置において、非表示領域となる額縁領域および外部回路基板の狭小化を実現することができる。
【発明の効果】
【００５９】
本発明の液晶表示装置は、以上のように、上記補助容量駆動信号を生成する補助容量配線駆動回路は、二つの異なる電圧を供給する第１の電圧幹配線および第２の電圧幹配線と、少なくとも１つの制御信号を供給する制御信号配線と、上記制御信号に基づいて、上記補助容量配線駆動回路に供給される上記二つの異なる電圧を一定周期で交互に上記補助容量配線に供給する複数のスイッチング素子とを備え、上記液晶表示パネルにおける上記表示領域の周辺領域に設けられている構成である。【００６０】
それゆえ、マルチ絵素駆動方式の液晶表示装置において、非表示領域となる額縁領域および外部回路基板の狭小化を可能にした液晶表示装置を実現することができるという効果を奏する。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施の形態の液晶表示装置に設けられた表示領域と補助容量配線駆動回路との等価回路の一部を模式的に示す図である。
【図２】本発明の一実施の形態の液晶表示装置において、ＶＣＳ１幹配線とＶＣＳ２幹配線とに供給される直流電圧Ｖ１・Ｖ２と、ＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給される制御信号の波形と、各補助容量配線に供給される電圧の波形とを示す図である。
【図３】本発明の一実施の形態の液晶表示装置において、走査線の電圧波形を基準とした各補助容量配線に供給される電圧の波形および各副絵素電極の電圧を示す図である。
【図４】本発明の一実施の形態の液晶表示装置の概略構成を示す図である。
【図５】ＶＣＳ１幹配線とＶＣＳ２幹配線とを重ねて配置した場合における、図４に示す液晶表示装置に設けられた表示領域と補助容量配線駆動回路との等価回路の一部を模式的に示す図である。
【図６】本発明の他の実施の形態の液晶表示装置に備えられた補助容量配線駆動回路の等価回路を模式的に示す図である。
【図７】本発明のさらに他の実施の形態の液晶表示装置において、ＶＣＳ１幹配線とＶＣＳ２幹配線とに供給される直流電圧Ｖ１・Ｖ２と、ＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給される制御信号の波形と、各補助容量配線に供給される電圧の波形とを示す図である。
【図８】本発明のさらに他の実施の形態の液晶表示装置において、走査線の電圧波形を基準とした各補助容量配線に供給される電圧の波形および各副絵素電極の電圧を示す図である。
【図９】本発明のさらに他の実施の形態の液晶表示装置に設けられた表示領域と補助容量配線駆動回路との等価回路の一部を模式的に示す図である。
【図１０】本発明のさらに他の実施の形態の液晶表示装置に備えられた表示領域と補助容量配線駆動回路との等価回路の一部を模式的に示す図である。
【図１１】本発明のさらに他の実施の形態の液晶表示装置に備えられたプリエンファシス機能を備えた補助容量配線駆動回路によって生成された補助容量駆動信号と、プリエンファシス機能を備えてない補助容量配線駆動回路によって生成された補助容量駆動信号とを示す図である。
【図１２】本発明のさらに他の実施の形態の液晶表示装置において、ゲートクロックを基準とした各幹配線に供給される制御信号の波形と、各補助容量配線に供給される電圧の波形とを示す一例である。
【図１３】本発明のさらに他の実施の形態の液晶表示装置において、ゲートクロックを基準とした各幹配線に供給される制御信号の波形と、各補助容量配線に供給される電圧の波形とを示す他の一例である。
【図１４】従来のマルチ絵素駆動方式の液晶表示装置の一例の概略構成を説明するための図である。
【図１５】図１４に示すマルチ絵素構造を備えた液晶表示装置の等価回路を模式的に示す図である。
【図１６】バッファを介して各補助容量配線に補助容量駆動信号を供給する構成の従来の液晶表示装置の概略構成を示す図である。
【発明を実施するための形態】
【００６２】
以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。
【００６３】
〔実施の形態１〕
以下、図面を参照しながら本発明の一実施の形態の液晶表示装置１について説明する。
【００６４】
本発明の一実施の形態の液晶表示装置１は、１つの表示絵素が列方向において二つの副絵素に分割されている点と、上記副絵素とＴＦＴと走査線Ｇｎ及び信号線Ｓｍとの接続関係とは、上記図１４で既に説明した従来の液晶表示装置の構成と同様であるが、補助容量駆動信号を生成する補助容量配線駆動回路が液晶表示装置１に備えられた液晶表示パネル２の表示領域Ｒ１の周辺領域に設けられている点において従来の液晶表示装置とは異なる。
【００６５】
図４は、本発明の一実施の形態の液晶表示装置１の概略構成を示す図である。
【００６６】
図示されているように、液晶表示装置１は、液晶表示パネル２とコントロール基板６と液晶表示パネル２の上端部および左端部に設けられたフレキシブルプリント基板７ａ・７ｂとを備えている。
【００６７】
フレキシブルプリント基板７ａには、信号線駆動回路３が備えられており、一方、フレキシブルプリント基板７ｂには、走査線駆動回路４と補助容量配線駆動回路５とが備えられている。
【００６８】
信号線駆動回路３は、詳しくは後述する表示領域Ｒ１内に設けられた信号線（未図示）のそれぞれにデータ信号を供給し、走査線駆動回路４は、表示領域Ｒ１内に設けられた走査線（未図示）のそれぞれに走査信号を供給するようになっている。
【００６９】
また、補助容量配線駆動回路５は、表示領域Ｒ１内に設けられた補助容量配線（未図示）のそれぞれに補助容量駆動信号を供給する。
【００７０】
コントロール基板６には、信号線駆動回路３、走査線駆動回路４および補助容量配線駆動回路５を駆動するために必要な電圧およびクロック信号（制御信号）などを供給する回路が備えられている。
【００７１】
本実施の形態においては、コントロール基板６をフレキシブルプリント基板７ａに接続させており、コントロール基板６から出力され、走査線駆動回路４および補助容量配線駆動回路５に供給される電圧およびクロック信号（制御信号）は、フレキシブルプリント基板７ａを介して走査線駆動回路４および補助容量配線駆動回路５に供給されるようになっている。
【００７２】
なお、本実施の形態においては、コントロール基板６をフレキシブルプリント基板７ａに接続させているが、これに限定されることはなく、供給する信号の遅延やレイアウトなどを考慮し、コントロール基板６を適宜配置することができる。
【００７３】
また、以上のように、本実施の形態においては、信号線駆動回路３、走査線駆動回路４および補助容量配線駆動回路５を液晶表示パネル２の製造後に外付けで実装しているが、これに限定されることなく、必要に応じて信号線駆動回路３、走査線駆動回路４および補助容量配線駆動回路５の少なくとも一つを詳しくは後述する表示領域Ｒ１内に設けられたＴＦＴとモノリシックに形成することもできる。
【００７４】
以下、図１に基づいて、液晶表示パネル２に設けられた表示領域Ｒ１と補助容量配線駆動回路５とについて詳しく説明する。
【００７５】
図１は、図４に示す液晶表示パネル２に設けられた表示領域Ｒ１と補助容量配線駆動回路５との等価回路の一部を模式的に示す図である。
【００７６】
なお、図１においては、フレキシブルプリント基板７ｂは省略している。
【００７７】
図示されているように、液晶表示パネル２の表示領域Ｒ１には、複数の行および複数の列を有し、マトリクス状に配列された絵素Ｐ（ｍ、ｎ）・Ｐ（ｍ＋１、ｎ）・・・が形成されており、各絵素は列方向に２つの副絵素に分割されている。例えば、絵素Ｐ（ｍ、ｎ）は列方向に２つの副絵素ＰＡ（ｍ、ｎ）と副絵素ＰＢ（ｍ、ｎ）とに分割されている。
【００７８】
また、各副絵素は、液晶容量と補助容量（補助容量素子）とを有している。例えば、副絵素ＰＡ（ｍ、ｎ）は、 液晶容量ＣＬＣＡ（ｍ、ｎ）と補助容量ＣＣＳＡ（ｍ、ｎ）とを有している。
【００７９】
上記液晶容量は、ＴＦＴ８（アクティブ素子）のドレイン電極に接続された副絵素電極と、対向電極と、これらの間に設けられた液晶層とによって構成され、一方、上記補助容量は、ＴＦＴ８のドレイン電極に接続された補助容量電極と、絶縁層と、補助容量配線（ＣＳｎ、ＣＳｎ＋１・・・）に接続された補助容量対向電極とで構成されている。
【００８０】
上記副絵素には、各副絵素毎にＴＦＴ８が設けられており、例えば、２つの副絵素ＰＡ（ｍ、ｎ）・ＰＢ（ｍ、ｎ）は、各副絵素にそれぞれ設けられたＴＦＴ８を介して共通の信号線Ｓｍおよび共通の走査線Ｇｎに接続されている。
【００８１】
２つの副絵素ＰＡ（ｍ、ｎ）・ＰＢ（ｍ、ｎ）のそれぞれに設けられたＴＦＴ８は、共通の走査線Ｇｎに供給される走査信号によって同時に制御され、２つのＴＦＴ８がオン状態にあるときに、２つの副絵素ＰＡ（ｍ、ｎ）・ＰＢ（ｍ、ｎ）のそれぞれに設けられた副絵素電極および補助容量電極に共通の信号線Ｓｍからデータ信号が供給されるようになっている。
【００８２】
また、２つの副絵素ＰＡ（ｍ、ｎ）・ＰＢ（ｍ、ｎ）におけるそれぞれの補助容量対向電極は、補助容量配線ＣＳｎと補助容量配線ＣＳｎ＋１とを介して補助容量配線駆動回路５に接続されている。
【００８３】
図１に図示されているように、補助容量配線駆動回路５には、ＴＦＴ群（Ｔ１・Ｔ２・Ｔ３・Ｔ４）および上記ＴＦＴ群（スイッチング素子・半導体素子）の各ＴＦＴのソース電極とゲート電極とに電気的に独立に接続された４本の幹配線群（ＶＣＳ１・ＶＣＳ２・ＶＣＴＲＬ１・ＶＣＴＲＬ２）が備えられている。
【００８４】
なお、ＴＦＴ群（Ｔ１・Ｔ２・Ｔ３・Ｔ４）は、例えば、金属酸化物半導体で形成することができるが、これに限定されることはなく、上記金属酸化物半導体に備えられた酸化膜の代わりに窒化膜などを備えた半導体で形成することもできる。
【００８５】
図１に示す副絵素ＰＡ（ｍ、ｎ）の補助容量配線ＣＳｎにはＴＦＴ（Ｔ１・Ｔ２）のドレイン電極が接続されており、ＴＦＴ（Ｔ１）のソース電極には、ＶＣＳ１幹配線（第１の電圧幹配線）が、ゲート電極には、ＶＣＴＲＬ１幹配線（制御信号配線）がそれぞれ接続されている。また、ＴＦＴ（Ｔ２）のソース電極には、ＶＣＳ２幹配線（第２の電圧幹配線）が、ゲート電極には、ＶＣＴＲＬ２幹配線（制御信号配線）がそれぞれ接続されている。
【００８６】
一方、図１に示す副絵素ＰＢ（ｍ、ｎ）の補助容量配線ＣＳｎ＋１にはＴＦＴ（Ｔ３・Ｔ４）のドレイン電極が接続されており、ＴＦＴ（Ｔ３）のソース電極には、ＶＣＳ２幹配線が、ゲート電極には、ＶＣＴＲＬ１幹配線がそれぞれ接続されている。また、ＴＦＴ（Ｔ４）のソース電極には、ＶＣＳ１幹配線が、ゲート電極には、ＶＣＴＲＬ２幹配線がそれぞれ接続されている。
【００８７】
図２は、本発明の一実施の形態の液晶表示装置１において、ＶＣＳ１幹配線とＶＣＳ２幹配線とに供給される直流電圧Ｖ１・Ｖ２と、ＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給される制御信号（クロック信号）の波形と、各補助容量配線ＣＳｎ、ＣＳｎ＋１・・・に供給される電圧の波形とを示す図である。
【００８８】
ＶＣＳ１幹配線とＶＣＳ２幹配線とには、それぞれ直流電圧Ｖ１と直流電圧Ｖ２とが図４に図示したコントロール基板６から供給される。
【００８９】
図示されているように、ＶＣＳ１幹配線に供給される直流電圧Ｖ１は、ＶＣＳ２幹配線に供給される直流電圧Ｖ２より大きく設定されている。
【００９０】
また、ＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とには、補助容量配線駆動回路５を制御する一定周期でＨｉｇｈ／Ｌｏｗを繰り返す制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２がコントロール基板６から供給されるようになっている。
【００９１】
なお、上記制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２のＨｉｇｈレベル電圧は直流電圧Ｖ１より高い電圧に、上記制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２のＬｏｗレベル電圧は直流電圧Ｖ２より低い電圧に設定されている。
【００９２】
なお、本実施の形態においては、図１に図示されているように、補助容量配線駆動回路５に備えられたＴＦＴ群（Ｔ１・Ｔ２・Ｔ３・Ｔ４）は、何れもＮチャネルＴＦＴ（Ｎ型の半導体素子）で形成しているが、これに限定されることはなく、ＴＦＴ群（Ｔ１・Ｔ２・Ｔ３・Ｔ４）は、何れもＰチャネルＴＦＴ（Ｐ型の半導体素子）で形成することもできる。
【００９３】
さらには、ＴＦＴ群（Ｔ１・Ｔ２・Ｔ３・Ｔ４）は、ＮチャネルＴＦＴとＰチャネルＴＦＴとを組み合わせた構成とすることもできる。この構成については、実施の形態３で詳細に説明する。
【００９４】
図２に図示されているように、本実施の形態においては、１水平走査期間（１Ｈ）毎にＨｉｇｈ／Ｌｏｗが繰り返され、同時にＨｉｇｈになることがない、すなわち、同一の振動周期を有し、互いの位相が半周期（１Ｈ）ずれている制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２をそれぞれＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給している。
【００９５】
本実施の形態においては、上述したように、補助容量配線駆動回路５に備えられたＴＦＴ群（Ｔ１・Ｔ２・Ｔ３・Ｔ４）が、何れもＮチャネルＴＦＴで形成されているため、ＶＣＴＲＬ１幹配線に供給される制御信号ＶＣＴＲＬ１がＨｉｇｈになるとＴＦＴ（Ｔ１・Ｔ３）がオン（導通状態）になり、補助容量配線ＣＳｎには、ＶＣＳ１幹配線に供給される電圧Ｖ１が、補助容量配線ＣＳｎ＋１には、ＶＣＳ２幹配線に供給される電圧Ｖ２が、それぞれ供給される。
【００９６】
一方、ＶＣＴＲＬ２幹配線に供給される制御信号ＶＣＴＲＬ２がＨｉｇｈになるとＴＦＴ（Ｔ２・Ｔ４）がオンになり、補助容量配線ＣＳｎには、ＶＣＳ２幹配線に供給される電圧Ｖ２が、補助容量配線ＣＳｎ＋１には、ＶＣＳ１幹配線に供給される電圧Ｖ１が、それぞれ供給されるようになっている。
【００９７】
したがって、図２に図示されているように、補助容量配線ＣＳｎ・ＣＳｎ＋１・ＣＳｎ＋２・ＣＳｎ＋３・ＣＳｎ＋４・ＣＳｎ＋５・・・には、ＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給される制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２の波形に応じた電圧が供給されることとなる。
【００９８】
なお、図示は省略するが、図１におけるＴＦＴ群（Ｔ１・Ｔ２・Ｔ３・Ｔ４）が、何れもＰチャネルＴＦＴで形成されている場合には、ＶＣＴＲＬ１幹配線に供給される制御信号ＶＣＴＲＬ１がＬｏｗになるとＴＦＴ（Ｔ１・Ｔ３）がオンになり、補助容量配線ＣＳｎには、ＶＣＳ１幹配線に供給される電圧Ｖ１が、補助容量配線ＣＳｎ＋１には、ＶＣＳ２幹配線に供給される電圧Ｖ２が、それぞれ供給される。
【００９９】
一方、ＶＣＴＲＬ２幹配線に供給される制御信号ＶＣＴＲＬ２がＬｏｗになるとＴＦＴ（Ｔ２・Ｔ４）がオンになり、補助容量配線ＣＳｎには、ＶＣＳ２幹配線に供給される電圧Ｖ２が、補助容量配線ＣＳｎ＋１には、ＶＣＳ１幹配線に供給される電圧Ｖ１が、それぞれ供給されるようになっている。
【０１００】
したがって、ＴＦＴ群（Ｔ１・Ｔ２・Ｔ３・Ｔ４）が、何れもＰチャネルＴＦＴで形成されている場合においては、補助容量配線ＣＳｎ・ＣＳｎ＋１・ＣＳｎ＋２・ＣＳｎ＋３・ＣＳｎ＋４・ＣＳｎ＋５・・・には、ＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給される制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２の波形とは、極性が逆の電圧が供給されることとなる。
【０１０１】
図３は、本発明の一実施の形態の液晶表示装置１において、走査線Ｇｎの電圧波形を基準とした各補助容量配線に供給される電圧の波形および各副絵素電極の電圧を示す図である。
【０１０２】
なお、本実施の形態においては、液晶表示装置１を１Ｈドット反転駆動させており、１Ｈドット反転駆動を前提として説明を行うが、本発明は、１Ｈドット反転駆動に限定されることはなく、例えば、ライン反転駆動（１Ｈライン反転駆動・２Ｈライン反転駆動・・・ｎＨライン反転駆動）をさせてもよい。
【０１０３】
ＶＳｍは、信号線Ｓｍに供給されるデータ信号電圧の波形を示し、ＶＧｎとＶＧｎ＋１とＶＧｎ＋２とは、走査線Ｇｎと走査線Ｇｎ＋１と走査線Ｇｎ＋２とにそれぞれ供給される走査信号の電圧波形を示す。
【０１０４】
また、本実施の形態においては、図示されているように、上述したＶＣＳｎの電圧Ｖ２の平坦部分の中央の時刻と、ＶＧｎがＶｇＨ（Ｈｉｇｈ）からＶｇＬ（Ｌｏｗ）に変化する時刻とが一致するように設定しており、一方、上述したＶＣＳｎ＋１の電圧Ｖ１の平坦部分の中央の時刻と、ＶＧｎがＶｇＨ（Ｈｉｇｈ）からＶｇＬ（Ｌｏｗ）に変化する時刻とも一致するように設定している。
【０１０５】
また、ＶＣＳｎ＋２の電圧Ｖ１の平坦部分の中央の時刻と、ＶＧｎ＋１がＶｇＨ（Ｈｉｇｈ）からＶｇＬ（Ｌｏｗ）に変化する時刻とが一致するように設定しており、一方、ＶＣＳｎ＋３の電圧Ｖ２の平坦部分の中央の時刻と、ＶＧｎ＋１がＶｇＨ（Ｈｉｇｈ）からＶｇＬ（Ｌｏｗ）に変化する時刻とも一致するように設定している。
【０１０６】
さらに、ＶＣＳｎ＋４の電圧Ｖ２の平坦部分の中央の時刻と、ＶＧｎ＋２がＶｇＨ（Ｈｉｇｈ）からＶｇＬ（Ｌｏｗ）に変化する時刻とが一致するように設定しており、一方、ＶＣＳｎ＋５の電圧Ｖ１の平坦部分の中央の時刻と、ＶＧｎ＋２がＶｇＨ（Ｈｉｇｈ）からＶｇＬ（Ｌｏｗ）に変化する時刻とも一致するように設定している。
【０１０７】
すなわち、本実施の形態においては、ＶＧｎがＶｇＨ（Ｈｉｇｈ）からＶｇＬ（Ｌｏｗ）に変化してからＶＣＳｎの電圧が変化するまでの時間が、０．５Ｈ（０．５水平期間）に設定されているが、本発明は、これに限定されることなく、補助容量駆動をより有効にする観点からすると、ＶＧｎがＶｇＨ（Ｈｉｇｈ）からＶｇＬ（Ｌｏｗ）に変化する時刻とＶＣＳｎの電圧が変化する時刻とが重ならない範囲内でＶＧｎがＶｇＨ（Ｈｉｇｈ）からＶｇＬ（Ｌｏｗ）に変化してからＶＣＳｎの電圧が変化するまでの時間は、より短い方が好ましい。
【０１０８】
液晶表示装置１を１Ｈドット反転駆動させている本実施の形態においては、図１に示す副絵素ＰＡ（ｍ、ｎ）における副絵素電極の電圧は、図３のＶＰＡ（ｍ、ｎ）に示す電圧波形となり、一方、図１に示す副絵素ＰＢ（ｍ、ｎ）における副絵素電極の電圧は、図３のＶＰＢ（ｍ、ｎ）に示す電圧波形となる。よって、副絵素ＰＡ（ｍ、ｎ）は明絵素となり、副絵素ＰＢ（ｍ、ｎ）は暗絵素となる。
【０１０９】
また、図示されているように、図１に示す副絵素ＰＡ（ｍ、ｎ＋１）における副絵素電極の電圧は、図３のＶＰＡ（ｍ、ｎ＋１）に示す電圧波形となり、一方、図１に示す副絵素ＰＢ（ｍ、ｎ＋１）における副絵素電極の電圧は、図３のＶＰＢ（ｍ、ｎ＋１）に示す電圧波形となる。よって、副絵素ＰＡ（ｍ、ｎ＋１）は明絵素となり、副絵素ＰＢ（ｍ、ｎ＋１）は暗絵素となる。
【０１１０】
さらに、図示されているように、図１に示す副絵素ＰＡ（ｍ、ｎ＋２）における副絵素電極の電圧は、図３のＶＰＡ（ｍ、ｎ＋２）に示す電圧波形となり、一方、図１に示す副絵素ＰＢ（ｍ、ｎ＋２）における副絵素電極の電圧は、図３のＶＰＢ（ｍ、ｎ＋２）に示す電圧波形となる。よって、副絵素ＰＡ（ｍ、ｎ＋２）は明絵素となり、副絵素ＰＢ（ｍ、ｎ＋２）は暗絵素となる。
【０１１１】
以上のように、本実施の形態の液晶表示装置１は、１Ｈドット反転駆動させているため、列方向において隣接する副絵素は、明絵素と暗絵素とが交互に繰り返されるようになっている。
【０１１２】
また、図示はしてないが、信号線Ｓｍ＋１に供給されるデータ信号電圧ＶＳｍ＋１は、信号線Ｓｍに供給されるデータ信号電圧ＶＳｍとは、極性が反対となっており、行方向においても隣接する副絵素は、明絵素と暗絵素とが交互に繰り返されるようになっている。
【０１１３】
さらに、信号線Ｓｍ・Ｓｍ＋１・・・に供給されるデータ信号電圧ＶＳｍ・ ＶＳｍ＋１・・・は、１垂直走査期間（１Ｖ）毎に信号線Ｓｍ・Ｓｍ＋１・・・に接続される副絵素の電圧の極性が反対となるようにデータ信号電圧ＶＳｍ・ ＶＳｍ＋１・・・が供給されるようになっている。
【０１１４】
以上のように、本実施の形態の液晶表示装置１は、図１および図４に図示されているように、補助容量配線ＣＳｎ・ＣＳｎ＋１・ＣＳｎ＋２・ＣＳｎ＋３・ＣＳｎ＋４・ＣＳｎ＋５・・・に補助容量駆動信号（振動電圧・周期電圧）を供給する補助容量配線駆動回路５が、液晶表示パネル２の表示領域Ｒ１の直近に設けられている構成である。
【０１１５】
一方、従来の構成においては、補助容量配線に補助容量駆動信号を供給する補助容量配線駆動回路は、液晶表示パネルの外部に備えられており、上記補助容量駆動信号は、上記補助容量配線駆動回路から液晶表示パネルに設けられている補助容量幹配線を介して、上記補助容量配線に供給されるようになっている。
【０１１６】
上記従来の構成は、補助容量配線駆動回路が液晶表示パネルの外部に備えられているため、特に、大型の液晶表示装置においては、信号遅延の問題を必ず伴う構成となっており、この信号遅延問題の緩和策として、補助容量配線に供給する補助容量駆動信号のパルス幅を広く設定した場合には、必要とされる補助容量駆動信号の種類と補助容量幹配線の数の増加とを伴うこととなる。
【０１１７】
したがって、上記必要とされる多数の補助容量駆動信号を生成するコントロール基板（外部回路基板）や上記補助容量幹配線が設けられる液晶表示装置の額縁領域の増大を招いてしまう構成となっている。
【０１１８】
また、抵抗（負荷）を軽くするため上記補助容量幹配線の線幅を広くした場合には、上記補助容量幹配線が設けられる液晶表示装置の額縁領域はさらに増大してしまう。
【０１１９】
これに対し、本実施の形態の液晶表示装置１においては、補助容量配線駆動回路５が、液晶表示パネル２の表示領域Ｒ１の直近に設けられており、液晶表示パネル２の外から補助容量配線駆動回路５に入力される信号は、補助容量駆動信号ではなく、補助容量配線駆動回路を駆動する制御信号となっている。このような構成であるため、上述した信号遅延問題は大幅に緩和される。
【０１２０】
したがって、上記補助容量配線に供給する上記補助容量駆動信号のパルス幅を広く設定しなくてもよいので、必要とされる補助容量駆動信号の種類の増加や電気的に独立的に駆動される補助容量配線の数の増加を伴わない。
【０１２１】
よって、従来の構成においては、上述した信号遅延問題を回避するために、１０本程度の補助容量幹配線を設ける必要があったのに対し、本実施の形態の液晶表示装置１においては、直流電圧を供給するためのＶＣＳ１幹配線およびＶＣＳ２幹配線と、制御信号を供給するためのＶＣＴＲＬ１幹配線およびＶＣＴＲＬ２幹配線とを設ければよいので、設ける幹配線の本数を大幅に削減することができる。
【０１２２】
なお、本実施の形態においては、図１に図示されているように、ＴＦＴ群（Ｔ１・Ｔ２・Ｔ３・Ｔ４）は、何れもＮチャネルＴＦＴで形成されているため、制御信号を供給するため、２種類の幹配線（ＶＣＴＲＬ１幹配線・ＶＣＴＲＬ２幹配線）を設ける必要があるが、後述する実施の形態３の構成を用いれば、１種類の幹配線のみを設けてもよい。
【０１２３】
上記構成によれば、液晶表示パネル２内に補助容量配線駆動回路５が設けられており、従来の構成と比較して、コントロール基板６のサイズを縮小することができる。
【０１２４】
したがって、非表示領域となる額縁領域およびコントロール基板６の狭小化を可能にした液晶表示装置１を実現することができる。
【０１２５】
さらには、上記構成によれば、コントロール基板６からの出力信号の数を削減することができるので、コントロール基板６の部品コストを削減することができ、製造コストが削減された液晶表示装置１を提供することが可能となる。
【０１２６】
なお、本実施の形態においては、図１に図示されているように、各補助容量配線ＣＳｎ・ＣＳｎ＋１・ＣＳｎ＋２・・・ごとに２つのＴＦＴが接続された、すなわち、各補助容量配線ＣＳｎ・ＣＳｎ＋２・・・には、ＴＦＴ（Ｔ１・Ｔ２）が、各補助容量配線ＣＳｎ＋１・ＣＳｎ＋３・・・には、ＴＦＴ（Ｔ３・Ｔ４）が接続された構成となっている。
【０１２７】
本発明は、上記構成に限定されることなく、複数の補助容量配線ＣＳｎ・ＣＳｎ＋２・・・において、ＴＦＴ（Ｔ１・Ｔ２）を共有化させ、複数の補助容量配線ＣＳｎ＋１・ＣＳｎ＋３・・・において、ＴＦＴ（Ｔ３・Ｔ４）を共有化させた構成とすることもできる。
【０１２８】
図５は、ＶＣＳ１幹配線とＶＣＳ２幹配線とを重ねて配置した場合における、図４に示す液晶表示パネル２に設けられた表示領域Ｒ１と補助容量配線駆動回路５との等価回路の一部を模式的に示す図である。
【０１２９】
図示されているように、ＶＣＳ１幹配線とＶＣＳ２幹配線とを平面視において重なるように配置することにより、デカップリング容量を作り電源の揺れを抑制することができる。
【０１３０】
さらには、ＶＣＳ１幹配線とＶＣＳ２幹配線とを重ねて配置することにより、液晶表示パネル２内における幹配線群の形成面積の占める割合をさらに削減することができるので、非表示領域である額縁領域のさらなる狭小化を実現することができる。
【０１３１】
なお、本実施の形態において、走査線駆動回路４と補助容量配線駆動回路５とには、別々の制御信号（クロック信号）が、入力されるようになっているが、走査線駆動回路４と補助容量配線駆動回路５とに入力される制御信号（クロック信号）を共用化することもできる。
【０１３２】
例えば、走査線駆動回路４に入力される制御信号（クロック信号）の電圧振幅および周波数を必要に応じて変更できる補助容量配線駆動回路５用の制御信号（クロック信号）を生成する回路を液晶表示パネル２内に設けることにより、制御信号（クロック信号）を走査線駆動回路４のみに入力すればよい構成とすることができる。
【０１３３】
また、補助容量配線駆動回路５に入力される制御信号（クロック信号）の電圧振幅および周波数を必要に応じて変更できる走査線駆動回路４用の制御信号（クロック信号）を生成する回路を液晶表示パネル２内に設けることにより、制御信号（クロック信号）を補助容量配線駆動回路５のみに入力すればよい構成とすることもできる。
【０１３４】
上記構成によれば、走査線駆動回路４に入力される制御信号（クロック信号）と補助容量配線駆動回路５に入力される制御信号（クロック信号）とを共用化することによって、制御信号（クロック信号）を供給するための幹配線を減らすことができるので、液晶表示装置１の非表示領域である額縁領域のさらなる狭小化を実現することができる。
【０１３５】
〔実施の形態２〕
次に、図６〜図８に基づいて、本発明の第２の実施形態について説明する。本実施の形態は、液晶表示装置の開口率を向上させるため、実施の形態１の液晶表示装置における隣り合う補助容量配線を共用化している点において実施の形態１とは異なっており、その他の構成については実施の形態１において説明したとおりである。説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【０１３６】
図６は、本実施の形態の液晶表示装置に備えられた表示領域Ｒ１と補助容量配線駆動回路５ａとの等価回路の一部を模式的に示す図である。
【０１３７】
図示されているように、列方向において隣接する副絵素ＰＢ（ｍ、ｎ）と副絵素ＰＡ（ｍ、ｎ＋１）とにおいては、補助容量配線ＣＳｎを共有する構成となっており、列方向において隣接する副絵素ＰＢ（ｍ、ｎ＋１）と副絵素ＰＡ（ｍ、ｎ＋２）とにおいては、補助容量配線ＣＳｎ＋１を共有する構成となっている。
【０１３８】
このような構成においては、副絵素内において、非表示領域となってしまう補助容量配線の形成面積を減らすことができるので、開口率を向上させることができる。
【０１３９】
図７は、本実施の形態の液晶表示装置において、ＶＣＳ１幹配線とＶＣＳ２幹配線とに供給される直流電圧Ｖ１・Ｖ２と、ＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給される制御信号の波形と、各補助容量配線に供給される電圧の波形とを示す図である。
【０１４０】
ＶＣＳ１幹配線とＶＣＳ２幹配線とには、それぞれ直流電圧Ｖ１と直流電圧Ｖ２とが図４に図示したコントロール基板６から供給される。
【０１４１】
図示されているように、ＶＣＳ１幹配線に供給される直流電圧Ｖ１は、ＶＣＳ２幹配線に供給される直流電圧Ｖ２より大きく設定されている。
【０１４２】
また、ＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とには、補助容量配線駆動回路５ａを制御する一定周期でＨｉｇｈ／Ｌｏｗを繰り返す制御信号がコントロール基板６から供給される。
【０１４３】
図示されているように、本実施の形態においては、０．５水平走査期間（０．５Ｈ）毎にＨｉｇｈ／Ｌｏｗが繰り返され、同時にＨｉｇｈになることがない、すなわち、同一の振動周期を有し、互いの位相が半周期（０．５Ｈ）ずれている制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２をそれぞれＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給している。
【０１４４】
ＶＣＴＲＬ１幹配線に供給される制御信号がＨｉｇｈになるとＴＦＴ（Ｔ１）がオンになり、補助容量配線ＣＳｎには、ＶＣＳ１幹配線に供給される電圧Ｖ１が供給される。
【０１４５】
一方、ＶＣＴＲＬ２幹配線に供給される制御信号がＨｉｇｈになるとＴＦＴ（Ｔ２）がオンになり、補助容量配線ＣＳｎには、ＶＣＳ２幹配線に供給される電圧Ｖ２が供給されるようになっている。
【０１４６】
したがって、図７に図示されているように、補助容量配線ＣＳｎ・ＣＳｎ＋１・・・にはＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給される制御信号の波形に応じた電圧ＶＣＳｎ・ＶＣＳｎ＋１が供給されることとなる。
【０１４７】
図８は、本発明のさらに他の実施の形態の液晶表示装置において、走査線Ｇｎの電圧波形を基準とした各補助容量配線に供給される電圧の波形および各副絵素電極の電圧を示す図である。
【０１４８】
なお、本実施の形態においても、１Ｈドット反転駆動を前提として説明を行う。
【０１４９】
ＶＳｍは、信号線Ｓｍに供給される表示信号電圧の波形を示し、ＶＧｎとＶＧｎ＋１とＶＧｎ＋２とは、走査線Ｇｎと走査線Ｇｎ＋１と走査線Ｇｎ＋２とにそれぞれ供給される電圧波形を示す。
【０１５０】
また、図示されているように、上述したＶＣＳｎの電圧Ｖ２の平坦部分の中央の時刻と、ＶＧｎがＶｇＨからＶｇＬに変化する時刻とが一致するようになっており、一方、上述したＶＣＳｎ＋１の電圧Ｖ１の平坦部分の中央の時刻と、ＶＧｎがＶｇＨからＶｇＬに変化する時刻とも一致するようになっている。
【０１５１】
また、ＶＣＳｎ＋１の電圧Ｖ１の平坦部分の中央の時刻と、ＶＧｎ＋１がＶｇＨからＶｇＬに変化する時刻とが一致するようになっており、一方、ＶＣＳｎ＋２の電圧Ｖ２の平坦部分の中央の時刻と、ＶＧｎ＋１がＶｇＨからＶｇＬに変化する時刻とも一致するようになっている。
【０１５２】
したがって、図８に示す副絵素ＰＡ（ｍ、ｎ＋１）における副絵素電極の電圧は、ＶＰＡ（ｍ、ｎ＋１）に示す電圧波形となり、一方、副絵素ＰＢ（ｍ、ｎ＋１）における副絵素電極の電圧は、ＶＰＢ（ｍ、ｎ＋１）に示す電圧波形となる。よって、副絵素ＰＡ（ｍ、ｎ＋１）は暗絵素となり、副絵素ＰＢ（ｍ、ｎ＋１）は明絵素となる。
【０１５３】
また、図示されているように、図８に示す副絵素ＰＡ（ｍ、ｎ＋２）における副絵素電極の電圧は、ＶＰＡ（ｍ、ｎ＋２）に示す電圧波形となり、一方、図６に図示されてない副絵素ＰＢ（ｍ、ｎ＋２）における副絵素電極の電圧は、ＶＰＢ（ｍ、ｎ＋２）に示す電圧波形となる。よって、副絵素ＰＡ（ｍ、ｎ＋２）は暗絵素となり、副絵素ＰＢ（ｍ、ｎ＋２）は明絵素となる。
【０１５４】
以上のように、本実施の形態の液晶表示装置は、１Ｈドット反転駆動させているため、列方向において隣接する副絵素は、明絵素と暗絵素とが交互に繰り返されるようになっている。
【０１５５】
なお、本実施の形態においては、液晶表示装置１を１Ｈドット反転駆動させており、ＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに、０．５水平走査期間（０．５Ｈ）毎にＨｉｇｈ／Ｌｏｗを繰り返す制御信号を供給しているが、本発明は、１Ｈドット反転駆動に限定されることはなく、例えば、ライン反転駆動（１Ｈライン反転駆動・２Ｈライン反転駆動・・・ｎＨライン反転駆動）をさせてもよい。
【０１５６】
〔実施の形態３〕
次に、図９に基づいて、本発明の第３の実施形態について説明する。本実施の形態は、補助容量配線駆動回路５に備えられたＴＦＴが、ＰチャネルＴＦＴとＮチャネルＴＦＴとを組み合わせた構成（相補型の半導体素子）である点において実施の形態１とは異なっており、その他の構成については実施の形態１において説明したとおりである。説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【０１５７】
図９は、本実施の形態の液晶表示装置に備えられた表示領域Ｒ１と補助容量配線駆動回路５ｂとの等価回路の一部を模式的に示す図である。
【０１５８】
図示されているように、補助容量配線駆動回路５ｂに備えられたＴＦＴ群（Ｔ１・Ｔ２・Ｔ３・Ｔ４）においては、ＴＦＴ（Ｔ１・Ｔ３）は、ＮチャネルＴＦＴで形成されており、ＴＦＴ（Ｔ２・Ｔ４）は、ＰチャネルＴＦＴで形成されている。
【０１５９】
なお、本実施の形態においては、ＴＦＴ（Ｔ１・Ｔ３）はＮチャネルＴＦＴで、ＴＦＴ（Ｔ２・Ｔ４）はＰチャネルＴＦＴで形成しているが、ＴＦＴ（Ｔ１・Ｔ３）をＰチャネルＴＦＴで、ＴＦＴ（Ｔ２・Ｔ４）をＮチャネルＴＦＴで形成した構成としてもよい。
【０１６０】
本実施の形態においては、上述したように、補助容量配線駆動回路５ｂに備えられたＴＦＴ群（Ｔ１・Ｔ２・Ｔ３・Ｔ４）において、ＴＦＴ（Ｔ１・Ｔ３）はＮチャネルＴＦＴで、ＴＦＴ（Ｔ２・Ｔ４）はＰチャネルＴＦＴで形成されているため、ＶＣＴＲＬ幹配線に供給される制御信号ＶＣＴＲＬがＨｉｇｈ時には、ＴＦＴ（Ｔ１）はオン、ＴＦＴ（Ｔ２）はオフとなり、補助容量配線ＣＳｎには、ＶＣＳ１幹配線に供給される電圧Ｖ１が供給されるようになっている。
【０１６１】
また、ＶＣＴＲＬ幹配線に供給される制御信号ＶＣＴＲＬがＨｉｇｈ時には、ＴＦＴ（Ｔ３）はオン、ＴＦＴ（Ｔ４）はオフとなり、補助容量配線ＣＳｎ＋１には、ＶＣＳ２幹配線に供給される電圧Ｖ２が供給されるようになっている。
【０１６２】
一方で、ＶＣＴＲＬ幹配線に供給される制御信号ＶＣＴＲＬがＬｏｗ時には、ＴＦＴ（Ｔ１）はオフ、ＴＦＴ（Ｔ２）はオンとなり、補助容量配線ＣＳｎには、ＶＣＳ２幹配線に供給される電圧Ｖ２が供給されるようになっている。
【０１６３】
また、ＶＣＴＲＬ幹配線に供給される制御信号ＶＣＴＲＬがＬｏｗ時には、ＴＦＴ（Ｔ３）はオフ、ＴＦＴ（Ｔ４）はオンとなり、補助容量配線ＣＳｎ＋１には、ＶＣＳ１幹配線に供給される電圧Ｖ１が供給されるようになっている。
【０１６４】
なお、ＶＣＴＲＬ幹配線には、１水平走査期間（１Ｈ）毎にＨｉｇｈ／Ｌｏｗが繰り返される制御信号ＶＣＴＲＬが供給される。
【０１６５】
上記構成によれば、１本のＶＣＴＲＬ幹配線に供給される制御信号ＶＣＴＲＬを用いて、各補助容量配線ＣＳｎ・ＣＳｎ＋１・ＣＳｎ＋２・ＣＳｎ＋３・ＣＳｎ＋４・ＣＳｎ＋５・・・に補助容量駆動信号を供給することができる。
【０１６６】
したがって、上記構成によれば、補助容量配線駆動回路５ｂに備えられた幹配線の本数を減らせるので、液晶表示装置１の非表示領域である額縁領域のさらなる狭小化を実現することができる。
【０１６７】
なお、本実施の形態においては、１本のＶＣＴＲＬ幹配線に供給される制御信号ＶＣＴＲＬを用いた構成としているが、これに限定されることなく、２本のＶＣＴＲＬ幹配線に振動周期が同一であり、一方の立ち上がり期間と他方の立ち下がり期間とが重ならないように、位相がずれている２つの制御信号を用いる構成とすることもできる。
【０１６８】
なお、上記相補型の半導体素子に備えられたＮチャネルＴＦＴには、上記２つの制御信号中、何れか一方が供給され、上記相補型の半導体素子に備えられたＰチャネルＴＦＴには、上記２つの制御信号中、他方が供給されるようになっている。
【０１６９】
このような構成によれば、上記相補型の半導体素子のＮチャネルＴＦＴに供給される上記制御信号が立ち上がっている時には、上記相補型の半導体素子のＮチャネルＴＦＴによって、上記ＮチャネルＴＦＴと接続されている上記ＶＣＳ１幹配線と各上記補助容量配線ＣＳｎ・ＣＳｎ＋１・・・とは電気的に導通され、上記相補型の半導体素子のＰチャネルＴＦＴに供給される上記制御信号が立ち下がっている時には、上記相補型の半導体素子のＰチャネルＴＦＴによって、上記ＰチャネルＴＦＴと接続されている上記ＶＣＳ２幹配線と各上記補助容量配線ＣＳｎ・ＣＳｎ＋１・・・とは電気的に導通されるようにすることができる。
【０１７０】
〔実施の形態４〕
次に、図１０および図１１に基づいて、本発明の第４の実施形態について説明する。本実施の形態は、補助容量配線駆動回路５ｃにプリエンファシス機能、いわゆる、オーバーシュート機能（オーバーシュート駆動を行うことができる）が備えられている点において実施の形態１とは異なっており、その他の構成については実施の形態１において説明したとおりである。説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【０１７１】
図１０は、本実施の形態の液晶表示装置に備えられた表示領域Ｒ１と補助容量配線駆動回路５ｃとの等価回路の一部を模式的に示す図である。
【０１７２】
図１０に示す補助容量配線駆動回路５ｃにおいては、図１で示した補助容量配線駆動回路５の構成に加え、以下の構成が加えられている。
【０１７３】
一方の端がＴＦＴ（Ｔ１）のゲート電極に、他方の端が補助容量配線ＣＳｎに接続されている容量９と、一方の端がＴＦＴ（Ｔ４）のゲート電極に、他方の端が補助容量配線ＣＳｎ＋１に接続されている容量１０とが設けられている。
【０１７４】
上記容量９・１０を加えることにより、以下に示す効果を得ることができる。
【０１７５】
なお、本実施の形態においては、補助容量配線駆動回路５ｃに備えられたＴＦＴ群（Ｔ１・Ｔ２・Ｔ３・Ｔ４）は、何れもＮチャネルＴＦＴで形成されている。
【０１７６】
先ず、容量９の動作について具体的に説明する。
【０１７７】
制御信号ＶＣＴＲＬ１がＨｉｇｈになると、ＴＦＴ（Ｔ１）はオンとなり、補助容量配線ＣＳｎ・ＣＳｎ＋２・ＣＳｎ＋４・・・には、ＶＣＳ１幹配線に供給される電圧Ｖ１が供給され、ＴＦＴ（Ｔ１）のゲート電極に接続されている容量９の一方の端には、ＶＣＴＲＬ１のＨｉｇｈレベル電圧が供給されるが、補助容量配線ＣＳｎ・ＣＳｎ＋２・ＣＳｎ＋４・・・に接続されている容量９の他方の端には、ＶＣＴＲＬ１のＨｉｇｈレベル電圧より低い電圧Ｖ１が供給される。
【０１７８】
このような構成であるため、抵抗の高い補助容量配線ＣＳｎ・ＣＳｎ＋２・ＣＳｎ＋４・・・には、突き上げられた電圧（ＶＣＴＲＬ１のＨｉｇｈレベル電圧）が供給されるようになっている。
【０１７９】
その後、制御信号ＶＣＴＲＬ１がＬｏｗとなり、制御信号ＶＣＴＲＬ２がＨｉｇｈになると、ＴＦＴ（Ｔ１）はオフとなり、ＴＦＴ（Ｔ２）はオンとなる。
【０１８０】
したがって、補助容量配線ＣＳｎ・ＣＳｎ＋２・ＣＳｎ＋４・・・には、ＶＣＳ２幹配線に供給される電圧Ｖ２が供給され、ＴＦＴ（Ｔ１）のゲート電極に接続されている容量９の一方の端には、ＶＣＴＲＬ１のＬｏｗレベル電圧が供給されるが、補助容量配線ＣＳｎ・ＣＳｎ＋２・ＣＳｎ＋４・・・に接続されている容量９の他方の端には、ＶＣＴＲＬ１のＬｏｗレベル電圧より高い電圧Ｖ２が供給される。
【０１８１】
このような構成であるため、抵抗の高い補助容量配線ＣＳｎ・ＣＳｎ＋２・ＣＳｎ＋４・・・には、突き下げられた電圧（ＶＣＴＲＬ１のＬｏｗレベル電圧）が供給されるようになっている。
【０１８２】
以下は、容量１０の動作について具体的に説明する。
【０１８３】
制御信号ＶＣＴＲＬ２がＨｉｇｈになると、ＴＦＴ（Ｔ４）はオンとなり、補助容量配線ＣＳｎ＋１・ＣＳｎ＋３・ＣＳｎ＋５・・・には、ＶＣＳ１幹配線に供給される電圧Ｖ１が供給され、ＴＦＴ（Ｔ４）のゲート電極に接続されている容量１０の一方の端には、ＶＣＴＲＬ２のＨｉｇｈレベル電圧が供給されるが、補助容量配線ＣＳｎ＋１・ＣＳｎ＋３・ＣＳｎ＋５・・・に接続されている容量１０の他方の端には、ＶＣＴＲＬ２のＨｉｇｈレベル電圧より低い電圧Ｖ１が供給される。
【０１８４】
このような構成であるため、抵抗の高い補助容量配線ＣＳｎ＋１・ＣＳｎ＋３・ＣＳｎ＋５・・・には、突き上げられた電圧（ＶＣＴＲＬ２のＨｉｇｈレベル電圧）が供給されるようになっている。
【０１８５】
その後、制御信号ＶＣＴＲＬ２がＬｏｗとなり、制御信号ＶＣＴＲＬ１がＨｉｇｈになると、ＴＦＴ（Ｔ４）はオフとなり、ＴＦＴ（Ｔ３）はオンとなる。
【０１８６】
したがって、補助容量配線ＣＳｎ＋１・ＣＳｎ＋３・ＣＳｎ＋５・・・には、ＶＣＳ２幹配線に供給される電圧Ｖ２が供給され、ＴＦＴ（Ｔ４）のゲート電極に接続されている容量１０の一方の端には、ＶＣＴＲＬ２のＬｏｗレベル電圧が供給されるが、補助容量配線ＣＳｎ＋１・ＣＳｎ＋３・ＣＳｎ＋５・・・に接続されている容量１０の他方の端には、ＶＣＴＲＬ２のＬｏｗレベル電圧より高い電圧Ｖ２が供給される。
【０１８７】
このような構成であるため、抵抗の高い補助容量配線ＣＳｎ＋１・ＣＳｎ＋３・ＣＳｎ＋５・・・には、突き下げられた電圧（ＶＣＴＲＬ２のＬｏｗレベル電圧）が供給されるようになっている。
【０１８８】
上記構成によれば、補助容量配線ＣＳｎ・ＣＳｎ＋１・ＣＳｎ＋２・・・に突き上げおよび突き下げの効果を付与することができ、信号の立ち上がりおよび立ち下がり時における信号遅延による信号の鈍りを改善することができる。
【０１８９】
図１１は、プリエンファシス機能を備えた補助容量配線駆動回路５ｃによって生成された補助容量駆動信号と、プリエンファシス機能を備えてない補助容量配線駆動回路５によって生成された補助容量駆動信号とを示す図である。
【０１９０】
図１１において、実線はプリエンファシス機能を備えた補助容量配線駆動回路５ｃによって生成された補助容量駆動信号を示し、破線は、プリエンファシス機能を備えてない補助容量配線駆動回路５によって生成された補助容量駆動信号を示している。
【０１９１】
図示されているように、プリエンファシス機能を備えた補助容量配線駆動回路５ｃによって生成された補助容量駆動信号は、プリエンファシス機能を備えてない補助容量配線駆動回路５によって生成された補助容量駆動信号と比較して、信号遅延による立ち上がりにおける信号の鈍りが改善されている。
【０１９２】
以上のように、補助容量配線駆動回路５ｃにプリエンファシス機能、いわゆる、オーバーシュート機能を備えることにより、外部から入力信号を追加することなく、各副絵素毎に設けられた補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に接続された補助容量が充電される時間を短縮することができ、複数の副絵素の駆動を速やかに実現することができる。
【０１９３】
また、走査線の増加に起因して、駆動時間が短くなる場合においても、輝度ムラや表示のばらつきを抑制することができる。
【０１９４】
なお、本実施の形態においては、ＶＣＳ１幹配線に供給される電圧Ｖ１が、ＶＣＳ２幹配線に供給される電圧Ｖ２より高く設定されているため、ＶＣＳ１幹配線にそのソース電極が電気的に接続されているＴＦＴ（Ｔ１・Ｔ４）のそれぞれのゲート電極と補助容量配線ＣＳｎ・ＣＳｎ＋１・・・との間に容量９・１０を設けているが、これに限定されることはなく、以下の構成にすることもできる。
【０１９５】
例えば、ＶＣＳ２幹配線に供給される電圧Ｖ２が、ＶＣＳ２幹配線に供給される電圧Ｖ１より高く設定されている場合には、ＶＣＳ２幹配線にそのソース電極が電気的に接続されているＴＦＴ（Ｔ２・Ｔ３）のそれぞれのゲート電極と補助容量配線ＣＳｎ・ＣＳｎ＋１・・・との間に容量９・１０を設ければよい。
【０１９６】
以上のように、容量９・１０は、制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２がＨｉｇｈになった場合において、補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に、より高い電圧を供給するＴＦＴ側に設ければ上述した効果を得ることができる。
【０１９７】
さらに、本実施の形態においては、ＮチャネルＴＦＴを備えた補助容量配線駆動回路５ｃを例に挙げて説明を行ったが、これに限定されることはなく、ＰチャネルＴＦＴやＰチャネルＴＦＴとＮチャネルＴＦＴとを組み合わせた構成などにおいても、上記効果を得ることができる。
【０１９８】
以下、図示は省略するが、ＰチャネルＴＦＴを備えた補助容量配線駆動回路の場合について、説明する。
【０１９９】
ＰチャネルＴＦＴを備えた補助容量配線駆動回路において、ＶＣＳ１幹配線は、第１のＰチャネルＴＦＴを介して各補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に接続され、ＶＣＳ２幹配線は、第２のＰチャネルＴＦＴを介して各補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に接続される。
【０２００】
なお、上記第１のＰチャネルＴＦＴには、振動周期が同一であり、同時に立ち下がらないように位相がずれている例えば、２つの制御信号中、一方が供給され、上記第２のＰチャネルＴＦＴには、上記２つの制御信号中、他方の制御信号が供給されるようになっている。
【０２０１】
このような構成によれば、上記第１のＰチャネルＴＦＴに供給される上記制御信号が立ち下がっている時には、上記第１のＰチャネルＴＦＴによって、上記ＶＣＳ１幹配線と各補助容量配線ＣＳｎ・ＣＳｎ＋１・・・とが電気的に導通され、一方、上記第２のＰチャネルＴＦＴに供給される上記制御信号が立ち下がっている時には、上記第２のＰチャネルＴＦＴによって、上記ＶＣＳ２幹配線と各補助容量配線ＣＳｎ・ＣＳｎ＋１・・・とが電気的に導通されるようになっている。
【０２０２】
また、上記制御信号が立ち上がった時の電圧は、上記ＶＣＳ１幹配線と上記ＶＣＳ２幹配線とに供給される何れの電圧よりも高く設定され、上記制御信号が立ち下がった時の電圧は、上記ＶＣＳ１幹配線と上記ＶＣＳ２幹配線とに供給される何れの電圧よりも低く設定される。
【０２０３】
そして、上記ＶＣＳ１幹配線に供給される電圧が、上記ＶＣＳ２幹配線に供給される電圧より高い場合には、上記第２のＰチャネルＴＦＴに上記制御信号を供給する制御信号配線は、容量を介して上記第２のＰチャネルＴＦＴと接続されている上記補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に接続され、上記ＶＣＳ２幹配線に供給される電圧が、上記ＶＣＳ１幹配線に供給される電圧より高い場合には、上記第１のＰチャネルＴＦＴに上記制御信号を供給する制御信号配線は、容量を介して上記第１のＰチャネルＴＦＴと接続されている上記補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に接続される。
【０２０４】
以上のように、ＰチャネルＴＦＴを備えた補助容量配線駆動回路において、容量は、上記制御信号がＬｏｗになった場合において、補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に、より低い電圧を供給するＴＦＴ側に設ければ上述した効果を得ることができる。
【０２０５】
以下、図示は省略するが、ＰチャネルＴＦＴとＮチャネルＴＦＴとを組み合わせた相補型の半導体素子を備えた補助容量配線駆動回路の場合について、説明する。
【０２０６】
相補型の半導体素子を備えた補助容量配線駆動回路において、上記ＶＣＳ１幹配線は、上記相補型の半導体素子のＮチャネルＴＦＴを介して各上記補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に接続され、上記ＶＣＳ２幹配線は、上記相補型の半導体素子のＰチャネルＴＦＴを介して各上記補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に接続される。
【０２０７】
なお、上記相補型の半導体素子に備えられたＮチャネルＴＦＴには、振動周期が同一であり、一方の立ち上がり期間と他方の立ち下がり期間とが重ならないように、位相がずれている２つの制御信号中、何れか一方が供給され、上記相補型の半導体素子に備えられたＰチャネルＴＦＴには、上記２つの制御信号中、他方が供給されるようになっている。
【０２０８】
このような構成によれば、上記相補型の半導体素子のＮチャネルＴＦＴに供給される上記制御信号が立ち上がっている時には、上記相補型の半導体素子のＮチャネルＴＦＴによって、上記ＮチャネルＴＦＴと接続されている上記ＶＣＳ１幹配線と各上記補助容量配線ＣＳｎ・ＣＳｎ＋１・・・とは電気的に導通され、上記相補型の半導体素子のＰチャネルＴＦＴに供給される上記制御信号が立ち下がっている時には、上記相補型の半導体素子のＰチャネルＴＦＴによって、上記ＰチャネルＴＦＴと接続されている上記ＶＣＳ２幹配線と各上記補助容量配線ＣＳｎ・ＣＳｎ＋１・・・とは電気的に導通されるようになっている。
【０２０９】
また、上記制御信号が立ち上がった時の電圧は、上記ＶＣＳ１幹配線と上記ＶＣＳ２幹配線とに供給される何れの電圧よりも高く設定され、上記制御信号が立ち下がった時の電圧は、上記ＶＣＳ１幹配線と上記ＶＣＳ２幹配線とに供給される何れの電圧よりも低く設定される。
【０２１０】
そして、上記ＶＣＳ１幹配線に供給される電圧が、上記ＶＣＳ２幹配線に供給される電圧より高く設定され、上記相補型の半導体素子に備えられた何れか一方の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記相補型の半導体素子に備えられた上記一方の半導体素子と接続されている上記補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に接続される。
【０２１１】
以上のように、相補型の半導体素子を備えた補助容量配線駆動回路において、容量は、上記制御信号がＨｉｇｈである場合に、補助容量配線ＣＳｎ・ＣＳｎ＋１・・・により高い電圧を供給するＴＦＴ側または、上記制御信号がＬｏｗである場合に、補助容量配線ＣＳｎ・ＣＳｎ＋１・・・により低い電圧を供給するＴＦＴ側の何れか一方側に設ければ、上述した効果を得ることができる。
【０２１２】
〔実施の形態５〕
次に、図１２および図１３に基づいて、本発明の第５の実施形態について説明する。本実施の形態は、補助容量配線駆動回路に供給する制御信号（クロック信号）のデューティ比が、実施の形態１で用いられた制御信号（クロック信号）のデューティ比とは異なっており、その他の構成については実施の形態１において説明したとおりである。説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【０２１３】
非晶質半導体層である非晶質シリコン層（ａ−Ｓｉ層）を備えたＴＦＴにおいては、ゲート電極に電圧ストレスがかかると、その特性の劣化（しきい値Ｖｔｈの変化）が生じることが知られている。
【０２１４】
そして、その劣化（しきい値Ｖｔｈの変化）の係数は、極性が逆である＋電圧のストレスと−電圧のストレスでは絶対値が異なり、＋電圧のストレスの方が、劣化（しきい値Ｖｔｈの変化）が大きくなることが知られている。
【０２１５】
そこで、本実施の形態においては、＋電圧ストレス時間を−電圧ストレス時間に対して少なくし、補助容量配線駆動回路に備えられたＴＦＴの特性劣化を抑制できるように、デューティ比が１／２未満の制御信号（クロック信号）を補助容量配線駆動回路に供給している。
【０２１６】
なお、上記デューティ比とは、上記制御信号の１周期における、（立ち上がっている領域の面積）／（立ち上がっている領域の面積＋立ち下がっている領域の面積）の比である。
【０２１７】
図１２は、本実施の形態の液晶表示装置において、ゲートクロックを基準としたＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給される制御信号（クロック信号）の波形と、各補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に供給される電圧の波形とを示す図である。
【０２１８】
図１２において、ＧＡＴＥは基準となるゲートクロックを示しており、ＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給される制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２は、同時にＨｉｇｈになることがないように、そのデューティは１／３に、その周期は同じに設定されている。
【０２１９】
すなわち、制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２は、互いに１／２周期ずれるように設定されている。
【０２２０】
図示されているように、各補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に供給される補助容量駆動信号ＶＣＳｎ・ＶＣＳｎ＋１・・・は、ＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給される制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２の立ち上がりタイミングに同期しているので、制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２のデューティ比を１／３に変えても、制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２の周期が同じであれば、補助容量駆動信号ＶＣＳｎ・ＶＣＳｎ＋１・・・のデューティ比は１／２を維持することができる。
【０２２１】
図１３は、本実施の形態の液晶表示装置において、ゲートクロックを基準としたＶＣＴＲＬ１幹配線、ＶＣＴＲＬ２幹配線、ＶＣＴＲＬ３幹配線およびＶＣＴＲＬ４幹配線に供給される制御信号（クロック信号）の波形と、各補助容量配線ＣＳｎ・ＣＳｎ＋１・・・に供給される電圧の波形とを示す図である。
【０２２２】
図１３において、ＧＡＴＥは基準となるゲートクロックを示しており、ＶＣＴＲＬ１幹配線、ＶＣＴＲＬ２幹配線、ＶＣＴＲＬ３幹配線およびＶＣＴＲＬ４幹配線に供給される制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２・ＶＣＴＲＬ３・ＶＣＴＲＬ４は、同時にＨｉｇｈになることがないように、そのデューティは１／４に、その周期は同じに設定されている。
【０２２３】
すなわち、制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２・ＶＣＴＲＬ３・ＶＣＴＲＬ４は、互いに１／４周期ずれるように設定されている。
【０２２４】
なお、このような場合においては、制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２・ＶＣＴＲＬ３・ＶＣＴＲＬ４を供給するため、４本の幹配線が必要になる点において、実施の形態１に示した構成とは異なる。
【０２２５】
図示されているように、補助容量配線ＣＳｎ・ＣＳｎ＋２・ＣＳｎ＋４・・・に供給される補助容量駆動信号ＶＣＳｎ・ＶＣＳｎ＋２・・・は、ＶＣＴＲＬ１幹配線とＶＣＴＲＬ２幹配線とに供給される制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２の立ち上がりタイミングに同期しており、補助容量配線ＣＳ＋１・ＣＳｎ＋３・ＣＳｎ＋５・・・に供給される補助容量駆動信号ＶＣＳｎ＋１・ＶＣＳｎ＋３・・・は、ＶＣＴＲＬ３幹配線とＶＣＴＲＬ４幹配線とに供給される制御信号ＶＣＴＲＬ３・ＶＣＴＲＬ４の立ち上がりタイミングに同期している。
【０２２６】
上記構成においては、制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２・ＶＣＴＲＬ３・ＶＣＴＲＬ４のデューティ比を１／４に変えても、制御信号ＶＣＴＲＬ１・ＶＣＴＲＬ２・ＶＣＴＲＬ３・ＶＣＴＲＬ４の周期が同じであれば、補助容量駆動信号ＶＣＳｎ・ＶＣＳｎ＋１・・・のデューティ比は１／２を維持することができる。
【０２２７】
なお、図１３においては、ゲートクロックＧＡＴＥがＨｉｇｈからＬｏｗに変化した後、補助容量駆動信号ＶＣＳｎ・ＶＣＳｎ＋２・ＶＣＳｎ＋４と補助容量駆動信号ＶＣＳｎ＋１・ＶＣＳｎ＋３・ＶＣＳｎ＋５とは、何れもＬｏｗからＨｉｇｈに変化するため、１Ｈドット反転駆動を行うためには、制御信号ＶＣＴＲＬ３と制御信号ＶＣＴＲＬ４とを入れ替え、補助容量駆動信号ＶＣＳｎ＋１・ＶＣＳｎ＋３・ＶＣＳｎ＋５を図１３とは、逆相にする必要がある。
【０２２８】
本実施の形態の液晶表示装置においては、補助容量配線の充電が十分な範囲内で制御信号オン時間を減らすことで、上記液晶表示装置の補助容量配線駆動回路に備えられたＴＦＴの劣化を抑制することができる。
【０２２９】
本発明の液晶表示装置において、上記スイッチング素子はＮ型の半導体素子であり、上記第１の電圧幹配線は、第１のＮ型の半導体素子を介して各上記補助容量配線に接続されており、上記第２の電圧幹配線は、第２のＮ型の半導体素子を介して各上記補助容量配線に接続されており、上記第１のＮ型の半導体素子には、振動周期が同一であり、同時に立ち上がらないように位相がずれている少なくとも２つの制御信号中、何れかが供給され、上記第２のＮ型の半導体素子には、上記少なくとも２つの制御信号中、上記第１のＮ型の半導体素子に供給される制御信号以外の制御信号が供給され、上記第１のＮ型の半導体素子に供給される上記制御信号が立ち上がっている時には、上記第１のＮ型の半導体素子によって、上記第１の電圧幹配線と各上記補助容量配線とが電気的に導通され、上記第２のＮ型の半導体素子に供給される上記制御信号が立ち上がっている時には、上記第２のＮ型の半導体素子によって、上記第２の電圧幹配線と各上記補助容量配線とが電気的に導通されることが好ましい。
【０２３０】
本発明の液晶表示装置において、上記スイッチング素子はＰ型の半導体素子であり、上記第１の電圧幹配線は、第１のＰ型の半導体素子を介して各上記補助容量配線に接続されており、上記第２の電圧幹配線は、第２のＰ型の半導体素子を介して各上記補助容量配線に接続されており、上記第１のＰ型の半導体素子には、振動周期が同一であり、同時に立ち下がらないように位相がずれている少なくとも２つの制御信号中、何れかが供給され、上記第２のＰ型の半導体素子には、上記少なくとも２つの制御信号中、上記第１のＰ型の半導体素子に供給される制御信号以外の制御信号が供給され、上記第１のＰ型の半導体素子に供給される上記制御信号が立ち下がっている時には、上記第１のＰ型の半導体素子によって、上記第１の電圧幹配線と各上記補助容量配線とが電気的に導通され、上記第２のＰ型の半導体素子に供給される上記制御信号が立ち下がっている時には、上記第２のＰ型の半導体素子によって、上記第２の電圧幹配線と各上記補助容量配線とが電気的に導通されることが好ましい。
【０２３１】
上記構成によれば、上記スイッチング素子として、Ｎ型の半導体素子またはＰ型の半導体素子の何れか一方を用いることにより、二つの異なる電圧を供給する第１の電圧幹配線および第２の電圧幹配線と、少なくとも２つの制御信号を供給する制御信号配線とを設ければよいので、従来の構成と比較して設ける配線の本数を大幅に削減することができる。
【０２３２】
したがって、マルチ絵素駆動方式の液晶表示装置において、非表示領域となる額縁領域および外部回路基板の狭小化を実現することができる。
【０２３３】
本発明の液晶表示装置において、上記スイッチング素子は、Ｐ型の半導体素子とＮ型の半導体素子とを組み合わせた相補型の半導体素子であり、上記第１の電圧幹配線は、上記相補型の半導体素子に備えられた何れか一方の半導体素子を介して各上記補助容量配線に接続されており、上記第２の電圧幹配線は、上記相補型の半導体素子に備えられた他方の半導体素子を介して各上記補助容量配線に接続されており、上記相補型の半導体素子のＮ型の半導体素子とＰ型の半導体素子とには、一定周期で振動する１つの制御信号が供給され、上記相補型の半導体素子のＮ型の半導体素子に供給される上記制御信号が立ち上がっている時には、上記相補型の半導体素子のＮ型の半導体素子によって、上記Ｎ型の半導体素子と接続されている上記何れか一方の電圧幹配線と各上記補助容量配線とは電気的に導通され、上記相補型の半導体素子のＰ型の半導体素子に供給される上記制御信号が立ち下がっている時には、上記相補型の半導体素子のＰ型の半導体素子によって、上記Ｐ型の半導体素子と接続されている上記他方の電圧幹配線と各上記補助容量配線とは電気的に導通されることが好ましい。
【０２３４】
本発明の液晶表示装置において、上記スイッチング素子は、Ｐ型の半導体素子とＮ型の半導体素子とを組み合わせた相補型の半導体素子であり、上記第１の電圧幹配線は、上記相補型の半導体素子に備えられた何れか一方の半導体素子を介して各上記補助容量配線に接続されており、上記第２の電圧幹配線は、上記相補型の半導体素子に備えられた他方の半導体素子を介して各上記補助容量配線に接続されており、上記相補型の半導体素子に備えられたＮ型の半導体素子には、振動周期が同一であり、一方の立ち上がり期間と他方の立ち下がり期間とが重ならないように、位相がずれている２つの制御信号中、何れか一方が供給され、上記相補型の半導体素子に備えられたＰ型の半導体素子には、上記２つの制御信号中、他方が供給され、上記相補型の半導体素子のＮ型の半導体素子に供給される上記制御信号が立ち上がっている時には、上記相補型の半導体素子のＮ型の半導体素子によって、上記Ｎ型の半導体素子と接続されている上記何れか一方の電圧幹配線と各上記補助容量配線とは電気的に導通され、上記相補型の半導体素子のＰ型の半導体素子に供給される上記制御信号が立ち下がっている時には、上記相補型の半導体素子のＰ型の半導体素子によって、上記Ｐ型の半導体素子と接続されている上記他方の電圧幹配線と各上記補助容量配線とは電気的に導通されることが好ましい。
【０２３５】
上記構成によれば、上記スイッチング素子として、Ｐ型の半導体素子とＮ型の半導体素子とを組み合わせた相補型の半導体素子を用いることにより、二つの異なる電圧を供給する第１の電圧幹配線および第２の電圧幹配線と、１つまたは、２つの制御信号を供給する制御信号配線とを設ければよいので、従来の構成と比較して設ける配線の本数を大幅に削減することができる。
【０２３６】
したがって、マルチ絵素駆動方式の液晶表示装置において、非表示領域となる額縁領域および外部回路基板のさらなる狭小化を実現することができる。
【０２３７】
本発明の液晶表示装置において、上記制御信号が立ち上がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも高く設定され、上記制御信号が立ち下がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも低く設定されており、上記第１の電圧幹配線に供給される電圧が、上記第２の電圧幹配線に供給される電圧より高い場合には、上記第１のＮ型の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記第１のＮ型の半導体素子と接続されている上記補助容量配線に接続されており、上記第２の電圧幹配線に供給される電圧が、上記第１の電圧幹配線に供給される電圧より高い場合には、上記第２のＮ型の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記第２のＮ型の半導体素子と接続されている上記補助容量配線に接続されていることが好ましい。
【０２３８】
本発明の液晶表示装置において、上記制御信号が立ち上がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも高く設定され、上記制御信号が立ち下がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも低く設定されており、上記第１の電圧幹配線に供給される電圧が、上記第２の電圧幹配線に供給される電圧より高い場合には、上記第２のＰ型の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記第２のＰ型の半導体素子と接続されている上記補助容量配線に接続されており、上記第２の電圧幹配線に供給される電圧が、上記第１の電圧幹配線に供給される電圧より高い場合には、上記第１のＰ型の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記第１のＰ型の半導体素子と接続されている上記補助容量配線に接続されていることが好ましい。
【０２３９】
上記構成によれば、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも高く設定されている上記制御信号が立ち上がった時の電圧または、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも低く設定されている上記制御信号が立ち下がった時の電圧が、上記補助容量配線に供給されるようになっている。
【０２４０】
したがって、従来の補助容量配線駆動回路によって生成された補助容量駆動信号と比較して、信号遅延による立ち上がりまたは立ち下がりにおける信号の鈍りを改善することができる。
【０２４１】
以上のように、上記補助容量配線駆動回路に、プリエンファシス機能、いわゆる、オーバーシュート機能を備えることにより、外部から入力信号を追加することなく、上記補助容量配線に接続された補助容量素子が充電される時間を短縮することができ、複数の副絵素の駆動を速やかに実現することができる。
【０２４２】
また、上記走査線の増加に起因して、駆動時間が短くなる場合においても、輝度ムラや表示のばらつきを抑制することができる。
【０２４３】
本発明の液晶表示装置において、上記第１の電圧幹配線は、上記相補型の半導体素子のＮ型の半導体素子を介して各上記補助容量配線に接続されており、上記第２の電圧幹配線は、上記相補型の半導体素子のＰ型の半導体素子を介して各上記補助容量配線に接続されており、上記制御信号が立ち上がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも高く設定され、上記制御信号が立ち下がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも低く設定されており、上記第１の電圧幹配線に供給される電圧は、上記第２の電圧幹配線に供給される電圧より高く設定され、上記相補型の半導体素子に備えられた何れか一方の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記相補型の半導体素子に備えられた上記一方の半導体素子と接続されている上記補助容量配線に接続されていることが好ましい。
【０２４４】
上記構成によれば、上記スイッチング素子として、Ｐ型の半導体素子とＮ型の半導体素子とを組み合わせた相補型の半導体素子を用いた場合であっても、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも高く設定されている上記制御信号が立ち上がった時の電圧または、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも低く設定されている上記制御信号が立ち下がった時の電圧が、上記補助容量配線に供給されるようになっている。
【０２４５】
したがって、従来の補助容量配線駆動回路によって生成された補助容量駆動信号と比較して、信号遅延による立ち上がりまたは立ち下がりにおける信号の鈍りを改善することができる。
【０２４６】
本発明の液晶表示装置においては、上記制御信号を上記走査線駆動回路の制御信号として用いることが好ましい。
【０２４７】
上記構成によれば、上記走査線駆動回路に入力される制御信号と上記補助容量配線駆動回路に入力される制御信号とを共用化することによって、従来の構成と比較して設ける配線の本数を削減することができる。
【０２４８】
したがって、マルチ絵素駆動方式の液晶表示装置において、非表示領域となる額縁領域および外部回路基板のさらなる狭小化を実現することができる。
【０２４９】
本発明の液晶表示装置においては、上記制御信号としてクロック信号を用いることが好ましい。
【０２５０】
本発明の液晶表示装置において、上記補助容量配線駆動回路と各上記副絵素に備えられたアクティブ素子とは、モノリシックに形成されていることが好ましい。
【０２５１】
上記構成によれば、信頼性が高く、非表示領域となる額縁領域が狭小化された液晶表示装置を実現することができる。
【０２５２】
また、非晶質半導体を用いて、上記補助容量配線駆動回路と上記アクティブ素子とを、モノリシックに形成する場合には、比較的安価に上記液晶表示装置を作製することができる。
【０２５３】
本発明の液晶表示装置において、上記走査線駆動回路は、上記液晶表示パネルにおける上記表示領域の周辺領域に、上記補助容量配線駆動回路と上記アクティブ素子とモノリシックに形成されていることが好ましい。
【０２５４】
上記構成によれば、信頼性が高く、非表示領域となる額縁領域が狭小化された液晶表示装置を実現することができる。
【０２５５】
また、非晶質半導体を用いて、上記走査線駆動回路と上記補助容量配線駆動回路と上記アクティブ素子とを、モノリシックに形成する場合には、比較的安価に上記液晶表示装置を作製することができる。
【０２５６】
本発明の液晶表示装置において、上記制御信号は、デューティ比が１／２未満であることが好ましい。
【０２５７】
非晶質半導体層である例えば、非晶質シリコン層（ａ−Ｓｉ層）を備えたＴＦＴなどにおいては、ゲート電極に電圧ストレスがかかると、その特性の劣化（しきい値Ｖｔｈの変化）が生じることが知られている。
【０２５８】
そして、その劣化（しきい値Ｖｔｈの変化）の係数は、極性が逆である＋電圧のストレスと−電圧のストレスでは絶対値が異なり、＋電圧のストレスの方が、劣化（しきい値Ｖｔｈの変化）が大きくなることが知られている。
【０２５９】
上記構成によれば、＋電圧ストレス時間を−電圧ストレス時間に対して少なくし、上記補助容量配線駆動回路に備えられたＴＦＴの特性劣化を抑制できるように、デューティ比が１／２未満の制御信号を補助容量配線駆動回路に供給している。
【０２６０】
したがって、上記補助容量配線の充電が十分な範囲内で、上記制御信号が立ち上がっている時間を減らすことで、上記液晶表示装置の補助容量配線駆動回路に備えられたＴＦＴの劣化を抑制することができる。
【０２６１】
なお、上記デューティ比とは、上記制御信号の１周期における、（立ち上がっている領域の面積）／（立ち上がっている領域の面積＋立ち下がっている領域の面積）の比である。
【０２６２】
本発明の液晶表示装置において、上記第１の電圧幹配線と上記第２の電圧幹配線とは、絶縁層を介して、平面視において重なるように形成されていることが好ましい。
【０２６３】
上記構成によれば、上記第１の電圧幹配線と上記第２の電圧幹配線とは、絶縁層を介して、平面視において重なるように形成されているため、デカップリング容量を作り電源電圧の揺れを抑制することができる。
【０２６４】
さらには、上記第１の電圧幹配線と上記第２の電圧幹配線との形成面積の占める割合をさらに削減することができるので、非表示領域である額縁領域のさらなる狭小化を実現することができる。
【０２６５】
本発明の液晶表示装置は、上記信号線が延びる方向である上記複数の副絵素の列方向において、隣接する二つの上記副絵素間に形成された１本の上記補助容量配線には、各上記副絵素に備えられた上記補助容量素子がそれぞれ電気的に接続されていることが好ましい。
【０２６６】
上記構成によれば、各副絵素内において、非表示領域となってしまう補助容量配線の形成面積を減らすことができるので、開口率を向上させた液晶表示装置を実現することができる。
【０２６７】
本発明の液晶表示装置において、上記第１の電圧幹配線と上記第２の電圧幹配線に供給される二つの異なる電圧と、上記制御信号とは、外部回路基板から供給されることが好ましい。
【０２６８】
上記構成によれば、外部回路基板からの入力信号を従来の構成より削減することができるので、外部回路基板のサイズおよび部品コストを削減することができ、製造コストが削減された液晶表示装置を提供することが可能となる。
【０２６９】
本発明は上記した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０２７０】
本発明は、液晶表示装置に適用することができる。
【符号の説明】
【０２７１】
１                        液晶表示装置
２                        液晶表示パネル
３                        信号線駆動回路
４                        走査線駆動回路
５、５ａ、５ｂ、５ｃ      補助容量配線駆動回路
６                        コントロール基板（外部回路基板）
８                        ＴＦＴ（アクティブ素子）
Ｒ１                      表示領域
ＣＳｎ                    補助容量配線
Ｐ                        絵素
ＰＡ、ＰＢ                副絵素
ＶＣＳ１・２          幹配線（第１の電圧幹配線・第２の電圧幹配線）
ＶＣＴＲＬ１・２・３・４  幹配線（制御信号配線）
Ｔ１、Ｔ２、Ｔ３、Ｔ４    ＴＦＴ（スイッチング素子・半導体素子）
【図１】
2011104959.tif 000003
【図２】
2011104959.tif 000004
【図３】
2011104959.tif 000005
【図４】
2011104959.tif 000006
【図５】
2011104959.tif 000007
【図６】
2011104959.tif 000008
【図７】
2011104959.tif 000009
【図８】
2011104959.tif 000010
【図９】
2011104959.tif 000011
【図１０】
2011104959.tif 000012
【図１１】
2011104959.tif 000013
【図１２】
2011104959.tif 000014
【図１３】
2011104959.tif 000015
【図１４】
2011104959.tif 000016
【図１５】
2011104959.tif 000017
【図１６】
2011104959.tif 000018
【手続補正書】
【提出日】平成24年7月27日(2012.7.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一つの絵素が分割された複数の副絵素と各上記副絵素に備えられたアクティブ素子とを備えた表示領域を含む液晶表示パネルと、
走査信号を上記表示領域に備えられた走査線に供給する走査線駆動回路と、
データ信号を上記表示領域に備えられた信号線に供給する信号線駆動回路とを備え、
各上記副絵素は、それぞれ異なる補助容量配線に接続された補助容量素子を有しており、
各上記補助容量配線に供給される補助容量駆動信号に基づいて、上記補助容量素子を駆動させることにより、各上記副絵素をそれぞれ異なる輝度で表示する液晶表示装置であって、
上記液晶表示パネルにおける上記表示領域の周辺領域に設けられた上記補助容量駆動信号を生成する補助容量配線駆動回路においては、
第１の電圧幹配線は、第１のＮ型の半導体素子を介して各上記補助容量配線に接続されており、
上記第１の電圧幹配線に供給される電圧とは異なる電圧を供給する第２の電圧幹配線は、第２のＮ型の半導体素子を介して各上記補助容量配線に接続されており、
上記第１のＮ型の半導体素子には、振動周期が同一であり、同時に立ち上がらないように位相がずれている少なくとも２つの制御信号中、何れかが供給され、
上記第２のＮ型の半導体素子には、上記少なくとも２つの制御信号中、上記第１のＮ型の半導体素子に供給される制御信号以外の制御信号が供給され、
上記制御信号が立ち上がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも高く設定され、
上記制御信号が立ち下がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも低く設定されており、
上記第１のＮ型の半導体素子に供給される上記制御信号が立ち上がっている時には、上記第１のＮ型の半導体素子によって、上記第１の電圧幹配線と各上記補助容量配線とが電気的に導通され、
上記第２のＮ型の半導体素子に供給される上記制御信号が立ち上がっている時には、上記第２のＮ型の半導体素子によって、上記第２の電圧幹配線と各上記補助容量配線とが電気的に導通され、
上記第１の電圧幹配線に供給される電圧が、上記第２の電圧幹配線に供給される電圧より高く設定されている場合には、上記第１のＮ型の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記第１のＮ型の半導体素子と接続されている上記補助容量配線に接続されており、
上記第２の電圧幹配線に供給される電圧が、上記第１の電圧幹配線に供給される電圧より高く設定されている場合には、上記第２のＮ型の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記第２のＮ型の半導体素子と接続されている上記補助容量配線に接続されていることを特徴とする液晶表示装置。
【請求項２】
一つの絵素が分割された複数の副絵素と各上記副絵素に備えられたアクティブ素子とを備えた表示領域を含む液晶表示パネルと、
走査信号を上記表示領域に備えられた走査線に供給する走査線駆動回路と、
データ信号を上記表示領域に備えられた信号線に供給する信号線駆動回路とを備え、
各上記副絵素は、それぞれ異なる補助容量配線に接続された補助容量素子を有しており、
各上記補助容量配線に供給される補助容量駆動信号に基づいて、上記補助容量素子を駆動させることにより、各上記副絵素をそれぞれ異なる輝度で表示する液晶表示装置であって、
上記液晶表示パネルにおける上記表示領域の周辺領域に設けられた上記補助容量駆動信号を生成する補助容量配線駆動回路においては、
第１の電圧幹配線は、第１のＰ型の半導体素子を介して各上記補助容量配線に接続されており、
上記第１の電圧幹配線に供給される電圧とは異なる電圧を供給する第２の電圧幹配線は、第２のＰ型の半導体素子を介して各上記補助容量配線に接続されており、
上記第１のＰ型の半導体素子には、振動周期が同一であり、同時に立ち下がらないように位相がずれている少なくとも２つの制御信号中、何れかが供給され、
上記第２のＰ型の半導体素子には、上記少なくとも２つの制御信号中、上記第１のＰ型の半導体素子に供給される制御信号以外の制御信号が供給され、
上記制御信号が立ち上がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも高く設定され、
上記制御信号が立ち下がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも低く設定されており、
上記第１のＰ型の半導体素子に供給される上記制御信号が立ち下がっている時には、上記第１のＰ型の半導体素子によって、上記第１の電圧幹配線と各上記補助容量配線とが電気的に導通され、
上記第２のＰ型の半導体素子に供給される上記制御信号が立ち下がっている時には、上記第２のＰ型の半導体素子によって、上記第２の電圧幹配線と各上記補助容量配線とが電気的に導通され、
上記第１の電圧幹配線に供給される電圧が、上記第２の電圧幹配線に供給される電圧より高く設定されている場合には、上記第２のＰ型の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記第２のＰ型の半導体素子と接続されている上記補助容量配線に接続されており、
上記第２の電圧幹配線に供給される電圧が、上記第１の電圧幹配線に供給される電圧より高く設定されている場合には、上記第１のＰ型の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記第１のＰ型の半導体素子と接続されている上記補助容量配線に接続されていることを特徴とする液晶表示装置。
【請求項３】
一つの絵素が分割された複数の副絵素と各上記副絵素に備えられたアクティブ素子とを備えた表示領域を含む液晶表示パネルと、
走査信号を上記表示領域に備えられた走査線に供給する走査線駆動回路と、
データ信号を上記表示領域に備えられた信号線に供給する信号線駆動回路とを備え、
各上記副絵素は、それぞれ異なる補助容量配線に接続された補助容量素子を有しており、
各上記補助容量配線に供給される補助容量駆動信号に基づいて、上記補助容量素子を駆動させることにより、各上記副絵素をそれぞれ異なる輝度で表示する液晶表示装置であって、
上記液晶表示パネルにおける上記表示領域の周辺領域に設けられた上記補助容量駆動信号を生成する補助容量配線駆動回路においては、
第１の電圧幹配線は、相補型の半導体素子のＮ型の半導体素子を介して各上記補助容量配線に接続されており、
上記第１の電圧幹配線に供給される電圧とは異なる電圧を供給する第２の電圧幹配線は、上記相補型の半導体素子のＰ型の半導体素子を介して各上記補助容量配線に接続されており、
上記Ｎ型の半導体素子には、振動周期が同一であり、一方の立ち上がり期間と他方の立ち下がり期間とが重ならないように、位相がずれている２つの制御信号中、何れか一方が供給され、
上記Ｐ型の半導体素子には、上記２つの制御信号中、他方が供給され、
上記制御信号が立ち上がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも高く設定され、
上記制御信号が立ち下がった時の電圧は、上記第１の電圧幹配線と上記第２の電圧幹配線とに供給される何れの電圧よりも低く設定されており、
上記第１の電圧幹配線に供給される電圧は、上記第２の電圧幹配線に供給される電圧より高く設定され、
上記Ｎ型の半導体素子に供給される上記制御信号が立ち上がっている時には、上記Ｎ型の半導体素子によって、上記Ｎ型の半導体素子と接続されている上記第１の電圧幹配線と各上記補助容量配線とは電気的に導通され、
上記Ｐ型の半導体素子に供給される上記制御信号が立ち下がっている時には、上記Ｐ型の半導体素子によって、上記Ｐ型の半導体素子と接続されている上記第２の電圧幹配線と各上記補助容量配線とは電気的に導通され、
上記相補型の半導体素子に備えられた何れか一方の半導体素子に上記制御信号を供給する制御信号配線は、容量を介して上記相補型の半導体素子に備えられた上記一方の半導体素子と接続されている上記補助容量配線に接続されていることを特徴とする液晶表示装置。
【請求項４】
上記制御信号を上記走査線駆動回路の制御信号として用いることを特徴とする請求項１から３の何れか１項に記載の液晶表示装置。
【請求項５】
上記制御信号としてクロック信号を用いることを特徴とする請求項１から４の何れか１項に記載の液晶表示装置。
【請求項６】
上記補助容量配線駆動回路と上記各副絵素に備えられたアクティブ素子とは、モノリシックに形成されていることを特徴とする請求項１から５の何れか１項に記載の液晶表示装置。
【請求項７】
上記走査線駆動回路は、上記液晶表示パネルにおける上記表示領域の周辺領域に、上記補助容量配線駆動回路と上記アクティブ素子とモノリシックに形成されていることを特徴とする請求項１から６の何れか１項に記載の液晶表示装置。
【請求項８】
上記半導体素子は非晶質シリコン層を備えたトランジスタであり、
上記制御信号は、デューティ比が１／２未満であることを特徴とする請求項１から７の何れか１項に記載の液晶表示装置。
【請求項９】
上記第１の電圧幹配線と上記第２の電圧幹配線とは、絶縁層を介して、平面視において重なるように形成されていることを特徴とする請求項１から８の何れか１項に記載の液晶表示装置。
【請求項１０】
上記信号線が延びる方向である上記複数の副絵素の列方向において、
隣接する二つの上記副絵素間に形成された１本の上記補助容量配線には、各上記副絵素に備えられた上記補助容量素子がそれぞれ電気的に接続されていることを特徴とする請求項１から９の何れか１項に記載の液晶表示装置。
【請求項１１】
上記第１の電圧幹配線と上記第２の電圧幹配線に供給される二つの異なる電圧と、上記制御信号とは、外部回路基板から供給されることを特徴とする請求項１から１０の何れか１項に記載の液晶表示装置。
【請求項１２】
上記補助容量配線駆動回路に備えられた半導体素子は、金属酸化物半導体を用いて形成されていることを特徴とする請求項１から１１の何れか１項に記載の液晶表示装置。
【国際調査報告】
2011104959.tif 000019
2011104959.tif 000020
2011104959.tif 000021
2011104959.tif 000022