(57)【要約】  基板（１）の厚さ方向に積層された電子走行層（５）及び電子供給層（６）を備えたトランジスタと、基板（１）の上方に、電子走行層（５）及び電子供給層（６）と平行に形成された電子走行層（３）と、電子走行層（３）にショットキー接合するアノード電極（１２ａ）と、電子走行層（３）にオーミック接合するカソード電極（１３ｄ）と、が設けられている。アノード電極（１２ａ）がトランジスタのソースに接続され、カソード電極（１３ｄ）がトランジスタのドレインに接続されている。
2011161791.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の厚さ方向に積層された第１の電子走行層及び電子供給層を備えたトランジスタと、
前記基板の上方に、前記第１の電子走行層及び前記電子供給層と並行に形成された第２の電子走行層と、
前記第２の電子走行層にショットキー接合するアノード電極と、
前記第２の電子走行層にオーミック接合するカソード電極と、
を有し、
前記アノード電極が前記トランジスタのソースに接続され、
前記カソード電極が前記トランジスタのドレインに接続されていることを特徴とする半導体装置。
【請求項２】
前記トランジスタは、前記電子供給層上に形成されたｎ型ＧａＮ層を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記トランジスタは、
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を有することを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記トランジスタは、前記基板と前記第２の電子走行層との間に位置していることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第２の電子走行層は、前記基板と前記トランジスタとの間に位置していることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記第２の電子走行層は、ｐ型又はｎ型の半導体を含有することを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記第２の電子走行層は、互いに格子定数が相違する少なくとも２種類の半導体を含有することを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記第２の電子走行層は、ＧａＮ又はＡｌＧａＮを含有することを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記トランジスタと前記第２の電子走行層とを絶縁する絶縁層を有することを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記絶縁層は、ＡｌＮ、ＡｌＧａＮ、ｐ型ＧａＮ、ＦｅドープＧａＮ、Ｓｉ酸化物、Ａｌ酸化物、Ｓｉ窒化物、及びＣからなる群から選択された少なくとも１種を含有することを特徴とする請求項５記載の半導体装置。
【請求項１１】
前記アノード電極は、Ｎｉ、Ｐｄ、及びＰｔからなる群から選択された少なくとも１種を含有することを特徴とする請求項１に記載の半導体装置。
【請求項１２】
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された第２の電子走行層と、
前記第２の電子走行層上に形成された絶縁層と、
前記絶縁層上に形成された第１の電子走行層と、
前記第１の電子走行層上方に形成された電子供給層と、
前記電子供給層上に形成されたキャップ層と、
を有することを特徴とする半導体装置。
【請求項１３】
前記キャップ層、前記電子供給層、前記第１の電子走行層、及び前記絶縁層に、前記第２の電子走行層まで達するソース電極及びアノード電極用の開口部が形成され、
前記キャップ層、前記電子供給層、前記第１の電子走行層、及び前記絶縁層に前記第２の電子走行層まで達するドレイン電極及びカソード電極用の開口部が形成され、
前記ソース電極及び前記アノード電極用の開口部内に、前記第２の電子走行層にショットキー接合するアノード電極が形成され、
前記ドレイン電極及び前記カソード電極用の開口部内に、前記第２の電子走行層にオーミック接合するカソード電極が形成され、
前記アノード電極が前記電子供給層に接続され、
前記カソード電極が前記電子供給層に接続され、
前記アノード電極と前記カソード電極との間において、前記電子供給層上方にゲート電極が形成されていることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記電子供給層上に形成されたｎ型ＧａＮ層を更に有することを特徴とする請求項１２に記載の半導体装置。
【請求項１５】
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を更に有することを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された第１の電子走行層と、
前記第１の電子走行層上方に形成された電子供給層と、
前記電子供給層上に形成されたキャップ層と、
前記キャップ層上に形成された絶縁層と、
前記絶縁層上に形成された第２の電子走行層と、
を有することを特徴とする半導体装置。
【請求項１７】
前記第２の電子走行層、前記絶縁層、前記キャップ層、及び前記電子供給層に、前記第１の電子走行層まで達するソース電極及びアノード電極用の開口部が形成され、
前記第２の電子走行層、前記絶縁層、前記キャップ層、及び前記電子供給層に、前記第１の電子走行層まで達するドレイン電極及びカソード電極用の開口部が形成され、
前記ソース電極及び前記アノード電極用の開口部内に、前記第２の電子走行層にショットキー接合するアノード電極が形成され、
前記ドレイン電極及び前記カソード電極用の開口部内に、前記第２の電子走行層にオーミック接合するカソード電極が形成され、
前記アノード電極が前記電子供給層に接続され、
前記カソード電極が前記電子供給層に接続され、
前記アノード電極と前記カソード電極との間において、前記電子供給層上方にゲート電極が形成されていることを特徴とする請求項１６に記載の半導体装置。
【請求項１８】
前記電子供給層上に形成されたｎ型ＧａＮ層を更に有することを特徴とする請求項１６に記載の半導体装置。
【請求項１９】
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を更に有することを特徴とする請求項１８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、基板の上方に結晶成長によりＡｌＧａＮ層及びＧａＮ層が形成され、ＧａＮ層が電子走行層として機能する高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）についての研究が行われている。ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。このため、ＧａＮ系のＨＥＭＴの耐圧は高く、自動車用等の高耐圧電力デバイスとして有望である。【０００３】
Ｓｉ系の電界効果トランジスタには必然的にボディダイオードが存在する。ボディダイオードは逆並列となるようにトランジスタに接続されており、大電力電源に用いられるフルブリッジ回路方式において、還流ダイオードとして機能する。しかし、ＧａＮ系のＨＥＭＴには、このようなボディダイオードが必然的には存在しない。そこで、基板の厚さ方向にｐ型層及びｎ型層が積層されたｐｎ接合ダイオードが、ＧａＮ系のＨＥＭＴに接続された構造が提案されている。【０００４】
しかしながら、これまで提案された構造では、ダイオードの動作に遅延が生じやすい。そして、遅延に伴って、ダイオードが還流ダイオードとして動作する前にＨＥＭＴに逆電流が流れ、消費電力が増大してしまう。また、遅延のために、ＨＥＭＴのソース及びドレイン間に過電圧が印加された場合には、ダイオードが保護回路として動作しない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１６４１５８号公報
【特許文献２】特開２００９−４３９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、トランジスタと接続されるダイオードを適切に動作させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
半導体装置の一態様には、基板と、前記基板の厚さ方向に積層された第１の電子走行層及び電子供給層を備えたトランジスタと、前記基板の上方に、前記第１の電子走行層及び前記電子供給層と並行に形成された第２の電子走行層と、前記第２の電子走行層にショットキー接合するアノード電極と、前記第２の電子走行層にオーミック接合するカソード電極と、が設けられている。前記アノード電極が前記トランジスタのソースに接続され、前記カソード電極が前記トランジスタのドレインに接続されている。
【図面の簡単な説明】
【０００８】
【図１Ａ】図１Ａは、第１の実施形態に係る半導体装置の構造を示す断面図である。
【図１Ｂ】図１Ｂは、第１の実施形態における電極の位置関係を示す平面図である。
【図２】図２は、電極の位置関係を立体的に示す模式図である。
【図３Ａ】図３Ａは、第１の実施形態に係る半導体装置を製造する方法を示す断面図である。
【図３Ｂ】図３Ｂは、図３Ａに引き続き、半導体装置を製造する方法を示す断面図である。
【図３Ｃ】図３Ｃは、図３Ｂに引き続き、半導体装置を製造する方法を示す断面図である。
【図３Ｄ】図３Ｄは、図３Ｃに引き続き、半導体装置を製造する方法を示す断面図である。
【図３Ｅ】図３Ｅは、図３Ｄに引き続き、半導体装置を製造する方法を示す断面図である。
【図４】図４は、ＭＯＣＶＤ装置の構成を示す図である。
【図５Ａ】図５Ａは、第２の実施形態に係る半導体装置の構造を示す断面図である。
【図５Ｂ】図５Ｂは、第２の実施形態における電極の位置関係を示す平面図である。
【図６Ａ】図６Ａは、第２の実施形態に係る半導体装置を製造する方法を示す断面図である。
【図６Ｂ】図６Ｂは、図６Ａに引き続き、半導体装置を製造する方法を示す断面図である。
【図６Ｃ】図６Ｃは、図６Ｂに引き続き、半導体装置を製造する方法を示す断面図である。
【図６Ｄ】図６Ｄは、図６Ｃに引き続き、半導体装置を製造する方法を示す断面図である。
【図６Ｅ】図６Ｅは、図６Ｄに引き続き、半導体装置を製造する方法を示す断面図である。
【図７Ａ】図７Ａは、第１の実施形態の変形例を示す断面図である。
【図７Ｂ】図７Ｂは、第２の実施形態の変形例を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について、添付の図面を参照して具体的に説明する。
【００１０】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１Ａは、第１の実施形態に係る半導体装置の構造を示す断面図であり、図１Ｂは、第１の実施形態における電極の位置関係を示す平面図である。また、図２は、電極の位置関係を立体的に示す模式図である。なお、図１Ａは、図１Ｂ中のＩ−Ｉ線に沿った断面を示している。
【００１１】
第１の実施形態では、図１Ａに示すように、基板１上に、バッファ層２、電子走行層３（第２の電子走行層）、絶縁層４、電子走行層５（第１の電子走行層）、電子供給層６、キャップ層７、及び絶縁層８がこの順で形成されている。基板１は、例えばｎ型のＳｉ基板である。バッファ層２としては、例えばＡｌＮ層が形成されており、その厚さは、例えば１ｎｍ〜１０００ｎｍである。電子走行層３としては、例えばＧａＮ層が形成されており、その厚さは、例えば１０ｎｍ〜５０００ｎｍである。絶縁層４としては、例えばＡｌＮ層が形成されており、その厚さは、例えば１０ｎｍ〜５０００ｎｍである。電子走行層５としては、例えばＧａＮ層が形成されており、その厚さは、例えば１０ｎｍ〜５０００ｎｍである。電子供給層６としては、例えばＡｌ０．２５Ｇａ０．７５Ｎ層が形成されており、その厚さは、例えば１ｎｍ〜１００ｎｍである。キャップ層７としては、例えばｎ型のＧａＮ層が形成されており、その厚さは、例えば１ｎｍ〜１００ｎｍである。キャップ層７には、例えばＳｉがドーピングされている。絶縁層８としては、例えばシリコン窒化物層が形成されている。
【００１２】
絶縁層８にゲート電極用の開口部１０ｇが形成され、絶縁層８及びキャップ層７に、ソース電極用の開口部１０ｓ及びドレイン電極用の開口部１０ｄが形成されている。また、電子供給層６、電子走行層５、及び絶縁層４に、アノード電極用の開口部９ａ及びカソード電極用の開口部９ｋが形成されている。開口部９ａは開口部１０ｓと繋がっており、開口部９ｋは開口部１０ｄと繋がっている。また、開口部９ａ及び開口部９ｋの側面には、電子供給層６、電子走行層５、及び絶縁層４を覆う絶縁層１１が形成されている。絶縁層１１としては、例えばＡｌＮ層が形成されている。開口部１０ｇは、開口部１０ｄよりも開口部１０ｓ側に位置している。
【００１３】
開口部９ａの底部に、電子走行層３とショットキー接触するアノード電極１２ａが形成されている。アノード電極１２ａとしては、例えば、電子走行層３と接触するＮｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。また、開口部９ａ及び開口部１０ｓ内に、アノード電極１２ａ上に位置し、電子供給層６とオーミック接触するソース電極１３ｓが形成されている。ソース電極１３ｓとしては、例えばアノード電極１２ａ及び電子供給層６と接触するＴａ膜と、その上に位置するＡｌ膜との積層体が形成されている。更に、開口部９ｋ及び開口部１０ｄ内に、電子走行層３及び電子供給層６とオーミック接触するカソード・ドレイン電極１３ｄが形成されている。カソード・ドレイン電極１３ｄとしては、例えば電子走行層３及び電子供給層６と接触するＴａ膜と、その上に位置するＡｌ膜との積層体が形成されている。開口部１０ｇ内にゲート電極１３ｇが形成されている。ゲート電極１３ｇとしては、例えば、キャップ層７と接触するＮｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。
【００１４】
そして、ゲート電極１３ｇ、ソース電極１３ｓ、及びカソード・ドレイン電極１３ｄを覆う表面保護層１４が絶縁層８上に形成されている。表面保護層１４としては、例えばシリコン窒化物層が形成されている。図１Ｂ及び図２に示すように、ゲート電極１３ｇ、ソース電極１３ｓ、及びカソード・ドレイン電極１３ｄは、櫛歯状に配置されている。そして、ゲート電極１３ｇはゲートパッド１５ｇに接続され、ソース電極１３ｓはソースパッド１５ｓに接続され、カソード・ドレイン電極１３ｄはドレインパッド１５ｄに接続されている。また、表面保護層１４には、夫々が、ゲートパッド１５ｇ、ソースパッド１５ｓ、ドレインパッド１５ｄを露出する開口部が形成されている。
【００１５】
このように構成された第１の実施形態には、ゲート電極１３ｇ、ソース電極１３ｓ、カソード・ドレイン電極１３ｄ、電子供給層６、及び電子走行層５を含むＧａＮ系のＨＥＭＴが存在する。また、アノード電極１２ａ、カソード・ドレイン電極１３ｄ及び電子走行層３を含み、ＨＥＭＴに逆並列に接続されたショットキーバリアダイオードも存在する。そして、カソード・ドレイン電極１３ｄに負の電圧が印加されると、電子走行層３を介して、カソード・ドレイン電極１３ｄからアノード電極１２ａに電子が移動し、アノード電極１２ａからカソード・ドレイン電極１３ｄに向けて電流が流れる。即ち、ショットキーバリアダイオードが還流ダイオードとして機能する。このとき、ショットキーバリアダイオードのカソード電極はＨＥＭＴのドレイン電極と一体化されており、また、アノード電極はソース電極と直接接触している。従って、ＨＥＭＴに大電流が流れる前にショットキーバリアダイオードが動作し、消費電力の上昇を抑制することができる。また、カソード・ドレイン電極１３ｄに正の大きな電圧が印加されると、電子走行層３を介して、アノード電極１２ａからカソード・ドレイン電極１３ｄに電子が移動し、カソード・ドレイン電極１３ｄからアノード電極１２ａに向けて電流が流れる。即ち、ショットキーバリアダイオードが保護ダイオードとして機能する。従って、ＨＥＭＴの故障を防止することができる。
【００１６】
次に、第１の実施形態に係る半導体装置を製造する方法について説明する。図３Ａ乃至図３Ｅは、第１の実施形態に係る半導体装置を製造する方法を工程順に示す断面図である。
【００１７】
先ず、図３Ａに示すように、基板１上に、バッファ層２、電子走行層３、絶縁層４、電子走行層５、電子供給層６、及びキャップ層７をこの順で、例えば有機化学気相堆積（ＭＯＣＶＤ：metal organic chemical vapor deposition）法により形成する。
【００１８】
ここで、ＭＯＣＶＤ装置について説明する。図４は、ＭＯＣＶＤ装置の構成を示す図である。石英製反応管４０の周囲に高周波コイル４１が配置され、反応管４０の内側に基板１０１を載置するためのカーボンサセプタ４２が配置されている。反応管４０の上流端（図４中の左側の端部）に、２本のガス導入管４４及び４５が接続され、化合物のソースガスが供給される。例えば、ガス導入管４４からＮソースガスとしてＮＨ３ガスが導入され、ガス導入管４５からＩＩＩ族元素のソースガスとしてトリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＡ）等の有機ＩＩＩ族化合物原料が導入される。基板１０１上で結晶成長が行われ、余剰のガスはガス排出管４６から除害塔へ排出される。なお、ＭＯＣＶＤ法による結晶成長を減圧雰囲気で行う場合は、ガス排出管４６は真空ポンプへ接続され、真空ポンプの排出口が除害塔に接続される。
【００１９】
電子供給層６としてＡｌ０．２５Ｇａ０．７５Ｎ層を形成する場合の条件は、例えば、以下のように設定する。
トリメチルガリウム（ＴＭＧ）の流量：０〜５０ｓｃｃｍ、
トリメチルアルミニウム（ＴＭＡ）の流量：０〜５０ｓｃｃｍ、
アンモニア（ＮＨ３）の流量：２０ｓｌｍ、
圧力：１００Ｔｏｒｒ、
温度：１１００℃。
【００２０】
キャップ層７を形成した後には、キャップ層７上に絶縁層８を形成する。絶縁層８は、例えばプラズマＣＶＤ法により形成することができる。
【００２１】
次いで、図３Ｂに示すように、絶縁層８に、開口部１０ｇ、ソース電極用の開口部、及びドレイン電極用の開口部を形成する。これらの開口部の形成では、例えば、レジストパターンをマスクとし、ＳＦ６ガスを用いた選択エッチングを行う。これらの開口部を形成した後には、キャップ層７に開口部１０ｓ及び１０ｄを形成する。開口部１０ｓ及び１０ｄの形成では、例えば、レジストパターンをマスクとし、Ｃｌ２ガスを用いた選択エッチングを行う。開口部１０ｓ及び１０ｄを形成した後には、開口部９ａ及び９ｋを形成する。開口部９ａ及び９ｋの形成でも、例えば、レジストパターンをマスクとし、Ｃｌ２ガスを用いた選択エッチングを行う。
【００２２】
その後、図３Ｃに示すように、開口部９ａ及び９ｋの側面に絶縁層１１を形成し、開口部１０ｇ内にゲート電極１３ｇを形成し、開口部９ａの底部にアノード電極１２ａを形成する。絶縁層１１はアノード電極１２ａよりも先に形成する。ゲート電極１３ｇ及びアノード電極１２ａについては、一方を先に形成してもよく、両方を同時に形成してもよい。ゲート電極１３ｇ及びアノード電極１２ａは、例えばリフトオフ法により形成することができる。
【００２３】
続いて、図３Ｄに示すように、開口部９ａ及び１０ｓ内にソース電極１３ｓを形成し、開口部９ｋ及び１０ｄ内にカソード・ドレイン電極１３ｄを形成する。ソース電極１３ｓ及びカソード・ドレイン電極１３ｄについては、一方を先に形成してもよく、両方を同時に形成してもよい。ソース電極１３ｓ及びカソード・ドレイン電極１３ｄは、例えばリフトオフ法により形成することができる。
【００２４】
次いで、図３Ｅに示すように、ゲート電極１３ｇ、ソース電極１３ｓ、及びカソード・ドレイン電極１３ｄを覆う表面保護層１４を絶縁層８上に形成する。表面保護層１４は、例えばプラズマＣＶＤ法により形成することができる。
【００２５】
その後、必要に応じて、基板の裏面を研磨することにより、基板の厚さを所定の厚さにする。また、表面保護層１４に、ゲートパッドを露出する開口部、ソースパッドを露出する開口部、及びドレインパッドを露出する開口部を形成する。
【００２６】
このようにして第１の実施形態に係る半導体装置を完成させることができる。
【００２７】
（第２の実施形態）
先ず、第２の実施形態について説明する。図５Ａは、第２の実施形態に係る半導体装置の構造を示す断面図であり、図５Ｂは、第２の実施形態における電極の位置関係を示す平面図である。なお、図５Ａは、図５Ｂ中のＩ−Ｉ線に沿った断面を示している。
【００２８】
第２の実施形態では、図５Ａに示すように、基板２１上に、バッファ層２２、電子走行層２３（第１の電子走行層）、電子供給層２４、キャップ層２５、絶縁層２６、電子走行層２７（第２の電子走行層）、及び絶縁層２８がこの順で形成されている。基板２１は、例えばｎ型のＳｉ基板である。バッファ層２２としては、例えばＡｌＮ層が形成されており、その厚さは、例えば１ｎｍ〜１０００ｎｍである。電子走行層２３としては、例えばＧａＮ層が形成されており、その厚さは、例えば１０ｎｍ〜５０００ｎｍである。電子供給層２４としては、例えばＡｌ０．２５Ｇａ０．７５Ｎ層が形成されており、その厚さは、例えば１ｎｍ〜１００ｎｍである。キャップ層２５としては、例えばｎ型のＧａＮ層が形成されており、その厚さは、例えば１ｎｍ〜１００ｎｍである。キャップ層２５には、例えばＳｉがドーピングされている。絶縁層２６としては、例えばＡｌＮ層が形成されており、その厚さは、例えば１０ｎｍ〜５０００ｎｍである。電子走行層２７としては、例えばＧａＮ層が形成されており、その厚さは、例えば１０ｎｍ〜５０００ｎｍである。絶縁層２８としては、例えばシリコン窒化物層が形成されている。
【００２９】
絶縁層２８に、ソース電極用の開口部３０ｓ、ドレイン電極用の開口部３０ｄ、アノード電極用の開口部２９ａ及びカソード電極用の開口部２９ｋが形成されている。開口部３０ｓ及び開口部３０ｄは、電子走行層２７、絶縁層２６、及びキャップ層２５にも形成されている。開口部３０ｓ及び開口部２９ａは互いに繋がっており、これらの境界を明確にする必要はない。同様に、開口部３０ｄ及び開口部２９ｋは互いに繋がっており、これらの境界を明確にする必要はない。更に、キャップ層２５にゲート電極用の凹部１０ｇが形成されている。凹部３０ｇは、開口部３０ｄよりも開口部３０ｓ側に位置している。
【００３０】
凹部３０ｇ内にゲート電極３３ｇが形成されている。ゲート電極３３ｇとしては、例えば、凹部３０ｇの底部に位置するＮｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。電子走行層２７及び絶縁層２６の、平面視で凹部１０ｇと整合する位置に、開口部２９ａ及び開口部３０ｓと繋がる開口部が形成されており、この開口部内に、ゲート電極３３ｇを覆う絶縁層３１が形成されている。絶縁層３１としては、例えばＡｌＮ層が形成されている。開口部２９ａ内かつ絶縁層３１上に、電子走行層２７とショットキー接触するアノード電極３２ａが形成されている。アノード電極３２ａとしては、例えば、電子走行層２７と接触するＮｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。また、開口部２９ａ及び開口部３０ｓ内に、アノード電極３２ａと接触し、電子供給層２４とオーミック接触するソース電極３３ｓが形成されている。ソース電極３３ｓとしては、例えばアノード電極３２ａ及び電子供給層２４と接触するＴａ膜と、その上に位置するＡｌ膜との積層体が形成されている。更に、開口部２９ｋ及び開口部３０ｄ内に、電子走行層２７及び電子供給層２４とオーミック接触するカソード・ドレイン電極３３ｄが形成されている。カソード・ドレイン電極３３ｄとしては、例えば電子走行層２７及び電子供給層２４と接触するＴａ膜と、その上に位置するＡｌ膜との積層体が形成されている。
【００３１】
そして、ソース電極３３ｓ及びカソード・ドレイン電極３３ｄを覆う表面保護層３４が絶縁層２上に形成されている。表面保護層３４としては、例えばシリコン窒化物層が形成されている。図５Ｂに示すように、ゲート電極３３ｇ、ソース電極３３ｓ、及びカソード・ドレイン電極３３ｄは、櫛歯状に配置されている。そして、第１の実施形態と同様に、ゲート電極３３ｇはゲートパッドに接続され、ソース電極３３ｓはソースパッドに接続され、カソード・ドレイン電極３３ｄはドレインパッドに接続されている。また、表面保護層３４には、夫々が、ゲートパッド、ソースパッド、ドレインパッドを露出する開口部が形成されている。
【００３２】
このように構成された第２の実施形態には、ゲート電極３３ｇ、ソース電極３３ｓ、カソード・ドレイン電極３３ｄ、電子供給層２４、及び電子走行層２３を含むＧａＮ系のＨＥＭＴが存在する。また、アノード電極３２ａ、カソード・ドレイン電極３３ｄ及び電子走行層２７を含み、ＨＥＭＴに逆並列に接続されたショットキーバリアダイオードも存在する。そして、カソード・ドレイン電極３３ｄに負の電圧が印加されると、電子走行層２７を介して、カソード・ドレイン電極３３ｄからアノード電極３２ａに電子が移動し、アノード電極３２ａからカソード・ドレイン電極３３ｄに向けて電流が流れる。即ち、ショットキーバリアダイオードが還流ダイオードとして機能する。このとき、ショットキーバリアダイオードのカソード電極はＨＥＭＴのドレイン電極と一体化されており、また、アノード電極はソース電極と直接接触している。従って、ＨＥＭＴに大電流が流れる前にショットキーバリアダイオードが動作し、消費電力の上昇を抑制することができる。また、カソード・ドレイン電極３３ｄに正の大きな電圧が印加されると、電子走行層２７を介して、アノード電極３２ａからカソード・ドレイン電極３３ｄに電子が移動し、カソード・ドレイン電極３３ｄからアノード電極３２ａに向けて電流が流れる。即ち、ショットキーバリアダイオードが保護ダイオードとして機能する。従って、ＨＥＭＴの故障を防止することができる。
【００３３】
一般的に、半導体層が積層された場合、表面に位置する半導体層にトラップが生じてしまう。そして、トラップはＨＥＭＴの特性を低下させる要因となり得る。しかし、第２の実施形態では、ＨＥＭＴ上にショットキーバリアダイオードを構成する半導体層が形成されているため、ＨＥＭＴを構成する半導体層にはトラップが生じにくい。従って、より良好な特性のＨＥＭＴを得ることができる。
【００３４】
次に、第２の実施形態に係る半導体装置を製造する方法について説明する。図６Ａ乃至図６Ｅは、第２の実施形態に係る半導体装置を製造する方法を工程順に示す断面図である。
【００３５】
先ず、図６Ａに示すように、基板２１上に、バッファ層２２、電子走行層２３、電子供給層２４、キャップ層２５、絶縁層２６、及び電子走行層２７をこの順で、例えばＭＯＣＶＤ法により形成する。次いで、電子走行層２７上に絶縁層２８を形成する。絶縁層２８は、例えばプラズマＣＶＤ法により形成することができる。
【００３６】
次いで、図６Ｂに示すように、絶縁層２８に、開口部３０ｓ、３０ｄ、２９ａ、及び２９ｋを形成する。開口部３０ｓ、３０ｄ、２９ａ、及び２９ｋの形成では、例えば、レジストパターンをマスクとし、ＳＦ６ガスを用いた選択エッチングを行う。開口部３０ｓ、３０ｄ、２９ａ、及び２９ｋを形成した後には、開口部３０ｇ、３０ｓ及び３０ｄを形成する。このとき、電子走行層２７及び絶縁層２６には、開口部３０ｇに繋がる開口部も形成する。これらの開口部の形成では、例えば、レジストパターンをマスクとし、Ｃｌ２ガスを用いた選択エッチングを行う。
【００３７】
その後、図６Ｃに示すように、凹部３０ｇ内にゲート電極３３ｇを形成する。続いて、ゲート電極３３ｇ上に絶縁層３１を形成する。次いで、絶縁層３１上にアノード電極３２ａを形成する。ゲート電極３３ｇ及びアノード電極３２ａは、例えばリフトオフ法により形成することができる。
【００３８】
その後、図６Ｄに示すように、開口部２９ａ及び３０ｓ内にソース電極３３ｓを形成し、開口部２９ｋ及び３０ｄ内にカソード・ドレイン電極３３ｄを形成する。ソース電極３３ｓ及びカソード・ドレイン電極３３ｄについては、一方を先に形成してもよく、両方を同時に形成してもよい。ソース電極３３ｓ及びカソード・ドレイン電極３３ｄは、例えばリフトオフ法により形成することができる。
【００３９】
次いで、図６Ｅに示すように、ソース電極３３ｓ及びカソード・ドレイン電極３３ｄを覆う表面保護層３４を絶縁層２８上に形成する。表面保護層３４は、例えばプラズマＣＶＤ法により形成することができる。
【００４０】
その後、必要に応じて、基板の裏面を研磨することにより、基板の厚さを所定の厚さにする。また、表面保護層３４に、ゲートパッドを露出する開口部、ソースパッドを露出する開口部、及びドレインパッドを露出する開口部を形成する。
【００４１】
このようにして第２の実施形態に係る半導体装置を完成させることができる。
【００４２】
なお、基板及び各層の材料、厚さ及び不純物濃度等は特に限定されない。例えば、基板として、Ｓｉ基板の他に、サファイア基板、ＳｉＣ基板、ＧａＮ基板等を用いてもよい。ショットキーバリアダイオードに含まれる電子走行層として、ｐ型又はｎ型の半導体を含有するものを用いてもよく、また、ＧａＮ又はＡｌＧａＮ等の互いに格子定数が相違する少なくとも２種類の半導体を含有するものを用いてもよい。更に、ショットキーバリアダイオードに含まれる電子走行層とＨＥＭＴとを絶縁する絶縁層として、ＡｌＮ、ＡｌＧａＮ、ｐ型ＧａＮ、ＦｅドープＧａＮ、Ｓｉ酸化物、Ａｌ酸化物、Ｓｉ窒化物、又はＣの少なくとも１種を含有するものを用いてもよい。また、電子走行層とショットキー接触するアノード電極の材料としては、Ｎｉ、Ｐｄ、及びＰｔが挙げられ、これらを組み合わせて用いてもよい。
【００４３】
また、図７Ａに示すように、第１の実施形態において、ｎ型ＧａＮからなるキャップ層７上に、ＡｌＮ又はＡｌＧａＮからなる絶縁層４１及びｎ型ＧａＮ層４２が積層されていてもよい。同様に、図７Ｂに示すように、ｎ型ＧａＮからなるキャップ層２５がゲート電極３３ｇよりも下方に位置し、このようなキャップ層２５に、ＡｌＮ又はＡｌＧａＮからなる絶縁層５１及びｎ型ＧａＮ層５２が積層されていてもよい。
【００４４】
これらの半導体装置は、例えば、スイッチング半導体素子に用いることができる。また、このようなスイッチング素子は、スイッチング電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。
【産業上の利用可能性】
【００４５】
これらの半導体装置等によれば、トランジスタと接続されるダイオードを適切に動作させることができる。
【図１Ａ】
2011161791.tif 000003
【図１Ｂ】
2011161791.tif 000004
【図２】
2011161791.tif 000005
【図３Ａ】
2011161791.tif 000006
【図３Ｂ】
2011161791.tif 000007
【図３Ｃ】
2011161791.tif 000008
【図３Ｄ】
2011161791.tif 000009
【図３Ｅ】
2011161791.tif 000010
【図４】
2011161791.tif 000011
【図５Ａ】
2011161791.tif 000012
【図５Ｂ】
2011161791.tif 000013
【図６Ａ】
2011161791.tif 000014
【図６Ｂ】
2011161791.tif 000015
【図６Ｃ】
2011161791.tif 000016
【図６Ｄ】
2011161791.tif 000017
【図６Ｅ】
2011161791.tif 000018
【図７Ａ】
2011161791.tif 000019
【図７Ｂ】
2011161791.tif 000020
【手続補正書】
【提出日】平成24年12月26日(2012.12.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板の厚さ方向に積層された第１の電子走行層及び電子供給層を備えたトランジスタと、
前記基板の上方に、前記第１の電子走行層及び前記電子供給層と並行に形成された第２の電子走行層と、
前記第２の電子走行層にショットキー接合するアノード電極と、
前記第２の電子走行層にオーミック接合するカソード電極と、
を有し、
前記アノード電極が前記トランジスタのソースに接続され、
前記カソード電極が前記トランジスタのドレインに接続されていることを特徴とする半導体装置。
【請求項２】
前記トランジスタは、前記電子供給層上に形成されたｎ型ＧａＮ層を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記トランジスタは、
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を有することを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記トランジスタは、前記基板と前記第２の電子走行層との間に位置していることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された第２の電子走行層と、
前記第２の電子走行層上に形成された絶縁層と、
前記絶縁層上に形成された第１の電子走行層と、
前記第１の電子走行層上方に形成された電子供給層と、
前記電子供給層上に形成されたキャップ層と、
を有することを特徴とする半導体装置。
【請求項６】
前記キャップ層、前記電子供給層、前記第１の電子走行層、及び前記絶縁層に、前記第２の電子走行層まで達するソース電極及びアノード電極用の開口部が形成され、
前記キャップ層、前記電子供給層、前記第１の電子走行層、及び前記絶縁層に前記第２の電子走行層まで達するドレイン電極及びカソード電極用の開口部が形成され、
前記ソース電極及び前記アノード電極用の開口部内に、前記第２の電子走行層にショットキー接合するアノード電極が形成され、
前記ドレイン電極及び前記カソード電極用の開口部内に、前記第２の電子走行層にオーミック接合するカソード電極が形成され、
前記アノード電極が前記電子供給層に接続され、
前記カソード電極が前記電子供給層に接続され、
前記アノード電極と前記カソード電極との間において、前記電子供給層上方にゲート電極が形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記電子供給層上に形成されたｎ型ＧａＮ層と、
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を更に有することを特徴とする請求項５又は６に記載の半導体装置。
【請求項８】
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された第１の電子走行層と、
前記第１の電子走行層上方に形成された電子供給層と、
前記電子供給層上に形成されたキャップ層と、
前記キャップ層上に形成された絶縁層と、
前記絶縁層上に形成された第２の電子走行層と、
を有することを特徴とする半導体装置。
【請求項９】
前記第２の電子走行層、前記絶縁層、前記キャップ層、及び前記電子供給層に、前記第１の電子走行層まで達するソース電極及びアノード電極用の開口部が形成され、
前記第２の電子走行層、前記絶縁層、前記キャップ層、及び前記電子供給層に、前記第１の電子走行層まで達するドレイン電極及びカソード電極用の開口部が形成され、
前記ソース電極及び前記アノード電極用の開口部内に、前記第２の電子走行層にショットキー接合するアノード電極が形成され、
前記ドレイン電極及び前記カソード電極用の開口部内に、前記第２の電子走行層にオーミック接合するカソード電極が形成され、
前記アノード電極が前記電子供給層に接続され、
前記カソード電極が前記電子供給層に接続され、
前記アノード電極と前記カソード電極との間において、前記電子供給層上方にゲート電極が形成されていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記電子供給層上に形成されたｎ型ＧａＮ層と、
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を更に有することを特徴とする請求項８又は９に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
ここで、ＭＯＣＶＤ装置について説明する。図４は、ＭＯＣＶＤ装置の構成を示す図である。石英製反応管４０の周囲に高周波コイル４１が配置され、反応管４０の内側に基板１０１を載置するためのカーボンサセプタ４２が配置されている。反応管４０の上流端（図４中の左側の端部）に、２本のガス導入管４４及び４５が接続され、化合物のソースガスが供給される。例えば、ガス導入管４４からＮソースガスとしてＮＨ3ガスが導入され、ガス導入管４５からＩＩＩ族元素のソースガスとしてトリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）等の有機ＩＩＩ族化合物原料が導入される。基板１０１上で結晶成長が行われ、余剰のガスはガス排出管４６から除害塔へ排出される。なお、ＭＯＣＶＤ法による結晶成長を減圧雰囲気で行う場合は、ガス排出管４６は真空ポンプへ接続され、真空ポンプの排出口が除害塔に接続される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
絶縁層２８に、ソース電極用の開口部３０ｓ、ドレイン電極用の開口部３０ｄ、アノード電極用の開口部２９ａ及びカソード電極用の開口部２９ｋが形成されている。開口部３０ｓ及び開口部３０ｄは、電子走行層２７、絶縁層２６、及びキャップ層２５にも形成されている。開口部３０ｓ及び開口部２９ａは互いに繋がっており、これらの境界を明確にする必要はない。同様に、開口部３０ｄ及び開口部２９ｋは互いに繋がっており、これらの境界を明確にする必要はない。更に、キャップ層２５にゲート電極用の凹部３０ｇが形成されている。凹部３０ｇは、開口部３０ｄよりも開口部３０ｓ側に位置している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
凹部３０ｇ内にゲート電極３３ｇが形成されている。ゲート電極３３ｇとしては、例えば、凹部３０ｇの底部に位置するＮｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。電子走行層２７及び絶縁層２６の、平面視で凹部３０ｇと整合する位置に、開口部２９ａ及び開口部３０ｓと繋がる開口部が形成されており、この開口部内に、ゲート電極３３ｇを覆う絶縁層３１が形成されている。絶縁層３１としては、例えばＡｌＮ層が形成されている。開口部２９ａ内かつ絶縁層３１上に、電子走行層２７とショットキー接触するアノード電極３２ａが形成されている。アノード電極３２ａとしては、例えば、電子走行層２７と接触するＮｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。また、開口部２９ａ及び開口部３０ｓ内に、アノード電極３２ａと接触し、電子供給層２４とオーミック接触するソース電極３３ｓが形成されている。ソース電極３３ｓとしては、例えばアノード電極３２ａ及び電子供給層２４と接触するＴａ膜と、その上に位置するＡｌ膜との積層体が形成されている。更に、開口部２９ｋ及び開口部３０ｄ内に、電子走行層２７及び電子供給層２４とオーミック接触するカソード・ドレイン電極３３ｄが形成されている。カソード・ドレイン電極３３ｄとしては、例えば電子走行層２７及び電子供給層２４と接触するＴａ膜と、その上に位置するＡｌ膜との積層体が形成されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
これらの半導体装置は、例えば、スイッチング半導体素子に用いることができる。また、このようなスイッチング素子は、スイッチング電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
基板と、
前記基板の厚さ方向に積層された第１の電子走行層及び電子供給層を備えたトランジスタと、
前記基板の上方に、前記第１の電子走行層及び前記電子供給層と並行に形成された第２の電子走行層と、
前記第２の電子走行層にショットキー接合するアノード電極と、
前記第２の電子走行層にオーミック接合するカソード電極と、
を有し、
前記アノード電極が前記トランジスタのソースに接続され、
前記カソード電極が前記トランジスタのドレインに接続されていることを特徴とする半導体装置。
（付記２）
前記トランジスタは、前記電子供給層上に形成されたｎ型ＧａＮ層を有することを特徴とする付記１に記載の半導体装置。
（付記３）
前記トランジスタは、
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を有することを特徴とする付記２に記載の半導体装置。
（付記４）
前記トランジスタは、前記基板と前記第２の電子走行層との間に位置していることを特徴とする付記１に記載の半導体装置。
（付記５）
前記第２の電子走行層は、前記基板と前記トランジスタとの間に位置していることを特徴とする付記１に記載の半導体装置。
（付記６）
前記第２の電子走行層は、ｐ型又はｎ型の半導体を含有することを特徴とする付記１に記載の半導体装置。
（付記７）
前記第２の電子走行層は、互いに格子定数が相違する少なくとも２種類の半導体を含有することを特徴とする付記１に記載の半導体装置。
（付記８）
前記第２の電子走行層は、ＧａＮ又はＡｌＧａＮを含有することを特徴とする付記１に記載の半導体装置。
（付記９）
前記トランジスタと前記第２の電子走行層とを絶縁する絶縁層を有することを特徴とする付記１に記載の半導体装置。
（付記１０）
前記絶縁層は、ＡｌＮ、ＡｌＧａＮ、ｐ型ＧａＮ、ＦｅドープＧａＮ、Ｓｉ酸化物、Ａｌ酸化物、Ｓｉ窒化物、及びＣからなる群から選択された少なくとも１種を含有することを特徴とする付記９に記載の半導体装置。
（付記１１）
前記アノード電極は、Ｎｉ、Ｐｄ、及びＰｔからなる群から選択された少なくとも１種を含有することを特徴とする付記１に記載の半導体装置。
（付記１２）
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された第２の電子走行層と、
前記第２の電子走行層上に形成された絶縁層と、
前記絶縁層上に形成された第１の電子走行層と、
前記第１の電子走行層上方に形成された電子供給層と、
前記電子供給層上に形成されたキャップ層と、
を有することを特徴とする半導体装置。
（付記１３）
前記キャップ層、前記電子供給層、前記第１の電子走行層、及び前記絶縁層に、前記第２の電子走行層まで達するソース電極及びアノード電極用の開口部が形成され、
前記キャップ層、前記電子供給層、前記第１の電子走行層、及び前記絶縁層に前記第２の電子走行層まで達するドレイン電極及びカソード電極用の開口部が形成され、
前記ソース電極及び前記アノード電極用の開口部内に、前記第２の電子走行層にショットキー接合するアノード電極が形成され、
前記ドレイン電極及び前記カソード電極用の開口部内に、前記第２の電子走行層にオーミック接合するカソード電極が形成され、
前記アノード電極が前記電子供給層に接続され、
前記カソード電極が前記電子供給層に接続され、
前記アノード電極と前記カソード電極との間において、前記電子供給層上方にゲート電極が形成されていることを特徴とする付記１２に記載の半導体装置。
（付記１４）
前記電子供給層上に形成されたｎ型ＧａＮ層を更に有することを特徴とする付記１２に記載の半導体装置。
（付記１５）
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を更に有することを特徴とする付記１４に記載の半導体装置。
（付記１６）
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された第１の電子走行層と、
前記第１の電子走行層上方に形成された電子供給層と、
前記電子供給層上に形成されたキャップ層と、
前記キャップ層上に形成された絶縁層と、
前記絶縁層上に形成された第２の電子走行層と、
を有することを特徴とする半導体装置。
（付記１７）
前記第２の電子走行層、前記絶縁層、前記キャップ層、及び前記電子供給層に、前記第１の電子走行層まで達するソース電極及びアノード電極用の開口部が形成され、
前記第２の電子走行層、前記絶縁層、前記キャップ層、及び前記電子供給層に、前記第１の電子走行層まで達するドレイン電極及びカソード電極用の開口部が形成され、
前記ソース電極及び前記アノード電極用の開口部内に、前記第２の電子走行層にショットキー接合するアノード電極が形成され、
前記ドレイン電極及び前記カソード電極用の開口部内に、前記第２の電子走行層にオーミック接合するカソード電極が形成され、
前記アノード電極が前記電子供給層に接続され、
前記カソード電極が前記電子供給層に接続され、
前記アノード電極と前記カソード電極との間において、前記電子供給層上方にゲート電極が形成されていることを特徴とする付記１６に記載の半導体装置。
（付記１８）
前記電子供給層上に形成されたｎ型ＧａＮ層を更に有することを特徴とする付記１６に記載の半導体装置。
（付記１９）
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を更に有することを特徴とする付記１８に記載の半導体装置。
【国際調査報告】
2011161791.tif 000021
2011161791.tif 000022
2011161791.tif 000023
2011161791.tif 000024