(57)【要約】  本発明は、端子数が多く狭ピッチな半導体チップにも適用可能で、高歩留まりで信頼性に優れる半導体装置を提供する。外部端子を有する半導体チップが絶縁層中に埋め込まれるとともに、前記絶縁層上に配線導体が形成された半導体装置において、前記絶縁層には、前記半導体チップを埋め込んだ後であって前記半導体チップが収縮した状態の前記外部端子と対応する位置に下穴が形成され、前記配線導体は、前記下穴を通じて前記外部端子と電気的に接続されている（図１）。
2011024939.tif 000002
【特許請求の範囲】
【請求項１】
外部端子を有する半導体チップが絶縁層中に埋め込まれるとともに、前記絶縁層上に配線導体が形成された半導体装置において、
前記絶縁層には、前記半導体チップを埋め込んだ後であって前記半導体チップが収縮した状態の前記外部端子と対応する位置に下穴が形成され、
前記配線導体は、前記下穴を通じて前記外部端子と電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記配線導体は、前記半導体チップを埋め込んだ後であって前記半導体チップが収縮した状態の前記外部端子と対応するように形成されるとともに、前記下穴に埋め込まれたヴィア配線を介して前記外部端子と電気的に接続されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記配線導体は、前記半導体チップを埋め込んだ後であって前記半導体チップが収縮した状態の前記外部端子と対応するように形成されるとともに、前記下穴を通じて前記外部端子と直接接続されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記半導体チップの厚さは、５０μｍ以下であることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置。
【請求項５】
前記半導体チップは、支持板上に搭載され、
前記絶縁層は、前記半導体チップを含む前記支持板上に形成されることで前記半導体チップを埋め込んでいることを特徴とする請求項１乃至４のいずれか一に記載の半導体装置。
【請求項６】
前記支持板は、金属板であることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記半導体チップの厚さは、前記支持板の厚さよりも薄いことを特徴とする請求項５又は６記載の半導体装置。
【請求項８】
前記絶縁層は、樹脂よりなることを特徴とする請求項１乃至７のいずれか一に記載の半導体装置。
【請求項９】
前記樹脂は、熱硬化性樹脂であることを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記半導体チップは、複数個の半導体チップであることを特徴とする請求項１乃至９のいずれか一に記載の半導体装置。
【請求項１１】
前記支持板の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きいことを特徴とする請求項５乃至１０のいずれか一に記載の半導体装置。
【請求項１２】
前記絶縁層の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きいことを特徴とする請求項１乃至１１のいずれか一に記載の半導体装置。
【請求項１３】
外部端子を有する半導体チップが絶縁層中に埋め込まれるとともに、前記絶縁層上に配線導体が形成された半導体装置の製造方法において、
前記絶縁層中に前記半導体チップを埋め込んだ後、前記絶縁層における前記半導体チップが収縮した状態の前記外部端子と対応するように補正された位置に、前記外部端子に通ずる下穴を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
前記下穴を形成した後、前記下穴にヴィア配線を埋め込む工程と、
前記ヴィア配線を含む前記絶縁層上に、前記半導体チップが収縮した状態の前記外部端子と対応するように補正された前記配線導体を形成する工程を含むことを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記下穴を形成した後、前記下穴及び前記外部端子を含む前記絶縁層上に、前記半導体チップが収縮した状態の前記外部端子と対応するように補正された前記配線導体を形成する工程を含むことを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１６】
前記下穴を形成する前において、
支持板上に前記半導体チップを搭載する工程と、
前記半導体チップを搭載した後、前記半導体チップを含む前記支持板上に前記絶縁層を形成することで前記絶縁層中に前記半導体チップを埋め込む工程と、
を含むことを特徴とする請求項１３乃至１５のいずれか一に記載の半導体装置の製造方法。
【請求項１７】
前記配線導体を形成した後、前記支持板を除去することを特徴とする請求項１４乃至１６のいずれか一に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願の記載］
本発明は、日本国特許出願：特願２００９−１９８２６８号（２００９年８月２８日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。【０００２】
本発明は、絶縁層中に半導体チップが埋め込まれるとともに、前記絶縁層上に配線導体が形成された半導体装置およびその製造方法に関し、特に、外部端子数が多くかつ外部端子のピッチが狭い半導体チップを用いた半導体装置およびその製造方法に関する。
【背景技術】
【０００３】
近年、個片化された半導体チップ等を樹脂基板等の絶縁層に埋め込んだ「チップ内蔵基板」等と呼ばれる半導体装置や半導体チップ上に絶縁樹脂層および配線層を形成した半導体装置が注目されている。これらの半導体装置においては、例えば、ウエハ上に一括で形成したチップ群をダイシング等により個片化して作製した個片化チップを、支持基板の上に搭載して、個片化チップを含む支持基板上に絶縁層、金属配線層を形成して、外部引き出し用のパッドを形成する。【０００４】
このような半導体装置として、例えば、特許文献１では、金属放熱板１０１にＩＣチップ１０３のベース面が金属ペースト１０２で接合され、金属放熱板１０１に接合されたＩＣチップ１０３の周囲ならびに上部には複数層の絶縁層樹脂層１０４ａ、１０４ｂ、１０４ｃが形成され、ＩＣチップ１０３の実装用パッド１３１は最下層の絶縁層樹脂層１０４ａの貫通孔にめっきによって形成された配線導体１０７と接合され、絶縁層樹脂層１０４ｂの表面と貫通孔の内部とにめっきによって形成された配線導体１０７を経由して最上層の絶縁層樹脂層１０４ｃの表面に形成されたＢＧＡ実装パッド１０８に接続され、ＢＧＡ実装パッド１０８上にはＢＧＡはんだバンプ１０９が形成されたボールグリッドアレイパッケージが開示されている（従来例１；図５参照）。【０００５】
また、特許文献２では、コア基板２３０上に層間樹脂絶縁層２５０、２５１と導体回路２５８、２５９とを繰り返し形成し、該層間樹脂絶縁層２５０、２５１にバイアホール２６０、２６１を形成し、該バイアホール２６０、２６１を介して電気的接続させる多層プリント配線板の製造方法であって、（ａ）前記コア基板２３０にＩＣチップ２２０を収容する工程と、（ｂ）前記ＩＣチップ２２０の位置決めマーク２２３に基づき、前記コア基板２３０に位置決めマーク２３１を形成する工程と、（ｃ）前記コア基板２３０の位置決めマーク２３１に基づき加工若しくは形成を行う工程と、を備える多層プリント配線板の製造方法が開示されている（従来例２；図６参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１５６５０号公報（図４）
【特許文献２】特開２００１−３３２８６３号公報（図１〜図５、図７）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
なお、上記特許文献１、２の全開示内容はその引用をもって本書に繰込み記載する。以下の分析は、本発明によって与えられたものである。【０００８】
しかしながら、上記特許文献１、２に記載の技術においては、以下のような課題がある。【０００９】
特許文献１に記載の技術では、金属支持板上にＩＣチップを搭載し、絶縁層樹脂層で埋めた後で配線導体を形成しているが、金属支持板と絶縁層樹脂層の熱膨張係数が異なり、また、絶縁層樹脂層に係る樹脂が硬化時に収縮するため、樹脂硬化（キュア）後にはＩＣチップが収縮し、ＩＣチップ上のＩＣ側実装用パッドの位置が変化する。そのため、ＩＣチップを金属支持板上の正確な位置に搭載した場合であっても、ＩＣチップのＩＣ側実装用パッドの位置とヴィアや上層の配線導体が位置ずれを生じるという問題がある。すなわち、搭載精度をいくら高めても、ＩＣチップの収縮によりＩＣ側実装用パッドの位置がずれてしまうので、搭載精度の向上のみではＩＣ側実装用パッドとヴィアの位置を合わせるのには限界がある。この位置ずれは、絶縁層樹脂層に係る樹脂が不透明な場合に、ヴィアの位置を上部から観察しても特定できないため、特に問題となる。埋込に伴う半導体チップの収縮は、個々の半導体装置においても問題となるが、さらに製造工程において大きな支持基板を用い、その上に多数の半導体チップを搭載して多数の半導体装置を同時に作製する場合において特に問題となる。【００１０】
ここで、半導体チップ等を樹脂基板等の絶縁層に埋め込んだ半導体装置の生産においては、生産性向上のために、支持板上に複数のチップを搭載して、複数の半導体チップに対して同時に（一括で）絶縁層を形成し、ヴィアおよび配線を形成することが望ましい。複数の半導体チップに対して同時に配線を形成する方法としては、例えば、半導体チップを絶縁層で埋め込んだ後、レーザ等でヴィアを形成し、絶縁層上にヴィアに繋がるめっきレジストを形成し、複数の半導体チップ領域に及ぶマスクを用いて一括で露光し、その後、現像、めっき配線を形成する。すなわち、このような大きな支持基板を含む半導体装置では、半導体チップごとにヴィア位置を定めることをせず、基板全体についての基準点を元に半導体チップを搭載し、ヴィアや配線を形成する。そのため、半導体チップの収縮によるパッドの位置ずれが特に問題となる。言い換えると、複数個の半導体チップに対して同時に配線を形成する工程において、半導体チップの収縮に伴う外部端子（パッド）の位置ずれに比べて半導体チップの外部端子サイズが十分に大きい場合は問題とならないが、ＬＳＩ（Large Scale Integration）のように半導体チップの外部端子が小さい場合には、形成した配線が半導体チップの外部端子から外れることとなり、導通不良や信頼性不良の原因となる。チップ搭載ずれを吸収するために配線端等に大きなパッドを設けることも考えられるが、この場合は微細ピッチでの接続やパッド間に多くの配線を通すことが難しくなるという問題がある。特に、近年、半導体チップは益々高性能化してきており、半導体チップの外部端子数は増加し、外部端子のピッチは益々狭くなってきており、チップ内蔵型の半導体装置における一括露光等による配線形成は益々困難となってきている。【００１１】
特許文献２に記載の技術では、各ＩＣチップの位置合わせマークを基準としてコア基板に位置決めマークを形成しているが、ＩＣチップの収縮については考慮されていないため、チップ収縮により上記と同様の問題が生じる。また、特許文献２に記載の技術では、複数のチップ搭載におけるチップ収縮によりパッド位置ずれについては考慮されていないため、チップ収縮後にパッド位置とヴィア位置等がずれるという問題もある。【００１２】
本発明の主な課題は、端子数が多く狭ピッチな半導体チップにも適用可能で、高歩留まりで信頼性に優れる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の第１の視点においては、外部端子を有する半導体チップが絶縁層中に埋め込まれるとともに、前記絶縁層上に配線導体が形成された半導体装置において、前記絶縁層には、前記半導体チップを埋め込んだ後であって前記半導体チップが収縮した状態の前記外部端子と対応する位置に下穴が形成され、前記配線導体は、前記下穴を通じて前記外部端子と電気的に接続されていることを特徴とする。【００１４】
本発明の前記半導体装置において、前記配線導体は、前記半導体チップを埋め込んだ後であって前記半導体チップが収縮した状態の前記外部端子と対応するように形成されるとともに、前記下穴に埋め込まれたヴィア配線を介して前記外部端子と電気的に接続されていることが好ましい。【００１５】
本発明の前記半導体装置において、前記配線導体は、前記半導体チップを埋め込んだ後であって前記半導体チップが収縮した状態の前記外部端子と対応するように形成されるとともに、前記下穴を通じて前記外部端子と直接接続されていることが好ましい。【００１６】
本発明の前記半導体装置において、前記半導体チップの厚さは、５０μｍ以下であることが好ましい。【００１７】
本発明の前記半導体装置において、前記半導体チップは、支持板上に搭載され、前記絶縁層は、前記半導体チップを含む前記支持板上に形成されることで前記半導体チップを埋め込んでいることが好ましい。【００１８】
本発明の前記半導体装置において、前記支持板は、金属板であることが好ましい。【００１９】
本発明の前記半導体装置において、前記半導体チップの厚さは、前記支持板の厚さよりも薄いことが好ましい。【００２０】
本発明の前記半導体装置において、前記絶縁層は、樹脂よりなることが好ましい。【００２１】
本発明の前記半導体装置において、前記樹脂は、熱硬化性樹脂であることが好ましい。【００２２】
本発明の前記半導体装置において、前記半導体チップは、複数個の半導体チップであることが好ましい。【００２３】
本発明の前記半導体装置において、前記支持板の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きいことが好ましい。【００２４】
本発明の前記半導体装置において、前記絶縁層の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きいことが好ましい。【００２５】
本発明の第２の視点においては、外部端子を有する半導体チップが絶縁層中に埋め込まれるとともに、前記絶縁層上に配線導体が形成された半導体装置の製造方法において、前記絶縁層中に前記半導体チップを埋め込んだ後、前記絶縁層における前記半導体チップが収縮した状態の前記外部端子と対応するように補正された位置に、前記外部端子に通ずる下穴を形成する工程を含むことを特徴とする。【００２６】
本発明の前記半導体装置の製造方法において、前記下穴を形成した後、前記下穴に導体を埋め込む工程と、前記ヴィア配線を含む前記絶縁層上に、前記半導体チップが収縮した状態の前記外部端子と対応するように補正された前記配線導体を形成する工程を含むことが好ましい。【００２７】
本発明の前記半導体装置の製造方法において、前記下穴を形成した後、前記下穴及び前記外部端子を含む前記絶縁層上に、前記半導体チップが収縮した状態の前記外部端子と対応するように補正された前記配線導体を形成する工程を含むことが好ましい。【００２８】
本発明の前記半導体装置の製造方法において、前記下穴を形成する前において、支持板上に前記半導体チップを搭載する工程と、前記半導体チップを搭載した後、前記半導体チップを含む前記支持板上に前記絶縁層を形成することで前記絶縁層中に前記半導体チップを埋め込む工程と、を含むことが好ましい。【００２９】
本発明の前記半導体装置の製造方法において、前記配線導体を形成した後、前記支持板を除去することが好ましい。
【発明の効果】
【００３０】
本発明によれば、絶縁層中に半導体チップを埋め込んだ後、半導体チップが収縮した状態の外部端子と対応する位置に、外部端子に通ずる下穴を形成することで、半導体チップが収縮した場合においても外部端子と下穴の位置がずれるという問題がなくなり、半導体チップとの接続ピッチを狭くすることができるとともに、外部端子数が多くかつ狭ピッチな半導体チップをも高生産性で内蔵でき、高歩留まりで信頼性に優れた半導体チップ内蔵型の半導体装置が得られる。また、本発明によれば、半導体チップを埋める絶縁層が不透明な場合や、５０μｍ以下に薄化された半導体チップの場合、半導体チップが支持板へ搭載されている場合、半導体チップの厚さが支持板の厚さよりも薄い場合、絶縁層が熱硬化性樹脂である場合、支持板上に複数個の半導体チップを搭載する場合、支持板の熱膨張係数が半導体チップの熱膨張係数よりも大きい場合、半導体チップの収縮が大きいので、本発明の効果は特に大きい。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施例１に係る半導体装置の構成を模式的に示した断面図である。
【図２】本発明の実施例１に係る半導体装置の変形例の構成を模式的に示した断面図である。
【図３】本発明の実施例１に係る半導体装置の変形例の製造方法を模式的に示した第１の工程断面図である。
【図４】本発明の実施例１に係る半導体装置の変形例の製造方法を模式的に示した第２の工程断面図である。
【図５】従来例１に係る半導体装置（ボールグリッドアレイパッケージ）の構成を模式的に示した断面図である。
【図６】従来例２に係る半導体装置（多層プリント配線板）の構成を模式的に示した断面図である。
【図７】従来例３に係る半導体装置の構成を模式的に示した断面図である。
【発明を実施するための形態】
【００３２】
本発明の実施形態に係る半導体装置では、外部端子（図１の１ａ）を有する半導体チップ（図１の１）が絶縁層（図１の４）中に埋め込まれるとともに、前記絶縁層上に配線導体（図１の６）が形成された半導体装置において、前記絶縁層には、前記半導体チップを埋め込んだ後であって前記半導体チップが収縮した状態の前記外部端子と対応する位置に下穴（図１の４ａ）が形成され、前記配線導体は、前記下穴を通じて前記外部端子と電気的に接続されている。
【００３３】
本発明の実施形態に係る半導体装置の製造方法では、外部端子（図３（Ｃ）の１ａ）を有する半導体チップ（図３（Ｃ）の１）が絶縁層（図３（Ｃ）の４）中に埋め込まれるとともに、前記絶縁層上に配線導体（図３（Ｃ）の６）が形成された半導体装置の製造方法において、前記絶縁層中に前記半導体チップを埋め込んだ後（図３（Ａ）の後）、前記絶縁層における前記半導体チップが収縮した状態の前記外部端子と対応するように補正された位置に、前記外部端子に通ずる下穴（図３（Ｂ）の４ａ）を形成する工程（図３（Ｂ））を含む。
【００３４】
なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。
【実施例１】
【００３５】
本発明の実施例１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施例１に係る半導体装置の構成を模式的に示した断面図である。図２は、本発明の実施例１に係る半導体装置の変形例の構成を模式的に示した断面図である。【００３６】
図１を参照すると、実施例１に係る半導体装置は、外部端子１ａ（パッド）を有する半導体チップ１が絶縁層４中に埋め込まれ、絶縁層４上に配線導体６が形成された半導体装置である。絶縁層４には、半導体チップ１を埋め込んだ後であって半導体チップ１が収縮した状態の外部端子１ａと対応する位置に、外部端子１ａに通ずる下穴４ａが形成されている。配線導体６は、下穴４ａを通じて外部端子１ａと電気的に接続されている。【００３７】
半導体チップ１は、ウエハ等において一括で形成された半導体素子を有するウエハ上の半導体をダイシング等により個片化したものである。ＬＳＩ等の半導体素子は、一般に、ウエハ上に一括で形成される。半導体チップ１は、半導体基板上に半導体素子が形成され、半導体素子を含む半導体基板上に絶縁層と配線層が交互に形成され、最下層の配線層と半導体素子とがプラグを介して電気的に接続され、配線層間がヴィア配線を介して電気的に接続され、最上層の配線層を含む絶縁層上にソルダーレジスト等の絶縁体が形成され、絶縁体において最上層の配線層の所定の部分に通ずる下穴が形成され、下穴から露出した最上層の配線層上に外部端子１ａが形成されている。【００３８】
外部端子１ａは、チップ表面の周囲に作り込まれた半導体素子と外部を電気的に接続するための端子であり、ＬＳＩパッド等とも呼ばれる。外部端子１ａは、電源、グランド、信号等のいずれかに接続されている。外部端子１ａには、Ａｌを主成分とする材料、Ｃｕを主成分とする材料等を用いることが多いが、これらに限定されるものではない。外部端子１ａは、ウエハ状態で一括に形成するのが一般的であるが、ダイシング後に形成することもできる。【００３９】
半導体チップ１は、支持板３上に搭載されている。半導体チップ１は、絶縁層４中に埋め込まれている。半導体チップ１は、絶縁層４中に埋め込んだ直後では点線の半導体チップ（収縮前の半導体チップ２）のように圧縮応力をあまり受けていないが、冷却されると実線の半導体チップ１のように圧縮応力を受けて収縮する。【００４０】
ここで、「埋め込まれた」とは、半導体チップ１が絶縁層４に埋め込まれていることを言うが、完全に埋め込まれている場合の他、半導体チップ１の一部が埋め込まれている場合、例えば、半導体チップ１の裏面又は上面の一部が露出しているものであってもよい。【００４１】
半導体チップ１について、圧縮応力による半導体チップ１の収縮は半導体チップ１を薄化した場合に特に顕著になり、薄化した半導体チップ１を用いる場合に本発明の効果（外部端子１ａと下穴４ａの位置ずれをなくせるという効果）は特に大きくなる。すなわち、半導体チップ１が薄い場合にはチップ単位断面積あたりの応力が大きくなるため、半導体チップ１の収縮が大きくなり、半導体チップ１の収縮、それに伴う下穴４ａ（ヴィア配線５又は配線導体６）の位置ずれの程度が大きくなるという問題があり、実施例１によれば、半導体チップ１が収縮した状態の外部端子１ａと対応する位置に下穴４ａを形成しているので、そのような問題を解決できる。薄化した半導体チップ１の厚さは、５０μｍ以下とすることができ、好ましくは３０μｍ以下であり、より好ましくは１０μｍ以下である。薄化した半導体チップ１を得るためには、ウエハのダイシングする前にウエハの裏面（基板側の面）を研磨等によりウエハを薄くするのが一般的であるが、ダイシング後に薄化してもよい。【００４２】
半導体チップ１について、半導体チップ１の厚さが支持板３より薄い場合に、本発明の効果（外部端子１ａと下穴４ａの位置ずれをなくせるという効果）が特に大きい。半導体チップ１の収縮は、支持板３を含む周囲材料からの応力によって半導体チップ１が縮むことが問題となるが、チップ断面積当たりにかかる圧縮応力は、主に金属等の支持板３に起因している場合には、支持板３の厚さが厚いときほど大きくなり、また、半導体チップ１の厚さが薄いときほど大きくなり、半導体チップ１の収縮が大きくなるからである。特に、半導体チップ１の厚さが支持板３の厚さの半分より小さい場合、さらに本発明の効果は大きい。半導体チップ１の厚さが、支持板３の厚さの５分の１、さらに１０分の１より小さい場合に本発明の効果が大きい。【００４３】
半導体チップ１について、図１では半導体チップ１が１個搭載された例を示しているが、半導体チップ１が２個以上搭載されていてもよい。２個以上の半導体チップ１が搭載されている半導体装置の場合、半導体チップ１の収縮によるすべての外部端子１ａについてのずれを補正することが難しくなるため、本発明の効果（外部端子１ａと下穴４ａの位置ずれをなくせるという効果）は特に大きい。「２個以上搭載」とは、１つの半導体装置の中に２個以上の半導体チップ１が入っている場合も含まれるが、それぞれの半導体装置の中に含まれる半導体チップ１は１個であるが、半導体装置（半導体パッケージ）を個片化する前の製造工程中の板状体のように複数の半導体装置が板状体として含まれている場合も含まれる。【００４４】
半導体チップ１は、例えば、ダイアタッチメントフィルム、チップボンディングフィルム等の接着フィルムや銀ペーストを用いて支持板３に固定される。また、直接ウエハ（シリコン）と支持板３（金属）とを接触させ、シリコンと金属との間で結合を生じさせることができる。半導体チップ１をダイアタッチメントフィルム等で支持板３に固定する場合には、使用するダイアタッチメントフィルム等が薄いほど、半導体チップ１と支持板３との間の応力の伝達にロスがない、すなわち、応力緩和効果が効かないため、本発明の効果（外部端子１ａと下穴４ａの位置ずれをなくせるという効果）が大きい。さらに、直接ウエハと支持板とを接触させ、シリコンと金属との間で結合を生じさせる場合に最も本発明の効果が大きくなる。半導体チップ１を搭載する際、あらかじめ支持板３上に並べる等するが、半導体チップ１の活性面（外部端子１ａ側の面）を上にして並べるものの他、予め準備しておいた絶縁層４に活性面を下向きにして半導体チップを並べる場合も含まれる。複数の半導体チップ１を支持板３上に並べた場合が特に有効であり、多数の半導体チップ１が搭載された製造途中の大きな支持板３を含む半導体装置の製造において特に有効である。【００４５】
支持板３には、例えば、金属板、セラミックス板、樹脂板等を用いることができる。また、支持板３は、それ自身が配線層を含む絶縁材料からなる配線基板であってもよい。これにより支持板３の両側に導通する配線を形成することができる。【００４６】
支持板３の弾性率が大きいほど、半導体チップ１にかかる圧縮応力が大きくなる。従って、支持板１が金属等からなる場合に本発明の効果（外部端子１ａと下穴４ａの位置ずれをなくせるという効果）が大きい。このような金属板として、銅板、アルミ板、ＳＵＳ板や４２アロイ等の合金板等が挙げることができる。【００４７】
支持板３の厚さは半導体チップ１を埋め込む絶縁層４の厚さよりも厚いことが多く、その点からも絶縁層４（例えば、樹脂材料）を半導体チップ１が圧縮される度合いが大きくなるので、本発明の効果（外部端子１ａと下穴４ａの位置ずれをなくせるという効果）が大きい。【００４８】
なお、図１においては支持板３が図示されているが、これが本発明の必須要件ではない。ただし、支持板３を構成する材料として用いられる、例えば、銅、アルミ等の金属、ガラス補強の樹脂材料は、絶縁層（例えば、樹脂材料）よりも弾性率が大きいものが多く、半導体チップ１を収縮させる効果が大きく、支持板３を有する半導体装置において本発明の効果（外部端子１ａと下穴４ａの位置ずれをなくせるという効果）は大きい。【００４９】
絶縁層４は、半導体チップ１を含む支持板３上に形成され、半導体チップ１を埋め込んだ後であって半導体チップ１が収縮した状態の外部端子１ａと対応する位置に下穴４ａが形成されている。【００５０】
絶縁層４は、半導体チップ１を埋め込む働きをするものであり、有機材料、無機材料のいずれも使用することができる。これら材料の弾性率は大きく、熱膨張係数が大きいほど、半導体チップ１にかかる圧縮応力が大きくなり、本発明の効果が重要となる。有機材料としては、樹脂材料が適しており、非感光性樹脂、感光性樹脂のいずれでも使用することができる。また、樹脂材料は熱硬化性樹脂、熱可塑性樹脂のいずれも含まれるが、硬化収縮が生じる熱可塑性樹脂を用いた場合に特に本発明の効果は大きい。また、樹脂材料はシリカフィラー等の無機フィラーや有機フィラーを含んでいてもよい。絶縁層４に熱硬化性樹脂を用いた場合に半導体チップ１の埋め込みが容易であるが、このような熱硬化性樹脂としてエポキシ樹脂、ポリイミド樹脂等が挙げられる。絶縁層４として熱硬化樹脂を用いる場合には、熱硬化性樹脂の未硬化、または半硬化の状態で半導体チップ１を埋め込み、その後、加熱処理等を行った熱硬化性樹脂を完全に硬化させる方法が挙げられる。一方、絶縁層４に熱可塑性樹脂を使用する場合は、熱可塑性樹脂を加熱した状態で軟化させ半導体チップ１を埋め込むことができる。なお、絶縁層４の形成において、加熱工程を経るが、例えば、金属製の支持板３と樹脂からなる絶縁層４では熱膨張係数が異なり、また、絶縁層４として熱硬化性樹脂を用いた場合には絶縁層４にて硬化収縮が起きるため、応力を掛けない状態で加熱工程等を経て製造しても、熱硬化後に半導体チップ１と支持板３または絶縁層４との熱膨張係数の違いによって、半導体チップ１に圧縮応力が作用し、半導体チップ１が圧縮され、それに伴い半導体チップ１の外部端子１ａの位置が変化するため、本発明の効果（外部端子１ａと下穴４ａの位置ずれをなくせるという効果）は特に大きい。【００５１】
下穴４ａは、絶縁材料が非感光性樹脂等の場合はレーザ光照射等により形成することができ、また、ドリルにより形成することも可能である。一方、絶縁層４の材料が感光性樹脂の場合は、露光・現像工程により下穴４ａを形成することができる。【００５２】
ここで、従来例３に係る半導体装置（図７参照）は、熱膨張係数が大きい半導体チップ３０１を支持している樹脂材料、金属等からなる支持板３０３の収縮により発生する応力により、半導体チップ３０１は収縮するため、外部端子３０１ａの位置と下穴３０４ａ（ヴィア配線３０５又は配線導体３０６）の位置の間にずれが生じ、接続不良や信頼性不良が生じていた。【００５３】
これに対して、実施例１に係る半導体装置（図１参照）は、チップ収縮等を考慮して、下穴４ａ（ヴィア配線５又は配線導体６）の形成位置を補正することにより、外部端子１ａと下穴４ａ（ヴィア配線５又は配線導体６）の位置を高精度で合わせることができる。【００５４】
ヴィア配線５は、半導体チップ１の外部端子１ａ上の下穴４ａに埋め込まれた導電性材よりなる配線である。ヴィア配線５は、導電ペースト（例えば、金属ペースト）又は金属粉末を印刷する方法で形成することができる。また、ヴィア配線５は、配線導体６と一体化してもよい。ヴィア配線５は、下穴４ａに充填されていてもよいが、下穴４ａの側壁乃至外部端子１ａの表面に所定厚さで形成されて充填されていなくてもよい。【００５５】
配線導体６は、ヴィア配線５を含む絶縁層４上にて所定形状に形成されている。配線導体６は、下穴４ａを通じて対応する外部端子１ａと電気的に接続されている。配線導体６は、図１では、下穴４ａに埋め込まれたヴィア配線５（導体）を介して外部端子１ａと電気的に接続されている。なお、配線導体６とヴィア配線５とを一体化して、配線導体６を外部端子１ａと直接接続してもよい。また、配線導体６は、単層であっても、複数層であってもよい。【００５６】
なお、図１においては配線導体６について１層のみの例を示しているが、これは半導体チップ１の収縮による外部端子１ａと下穴４ａ（ヴィア配線５又は配線導体６）の位置ずれ等は外部端子１ａが狭ピッチの半導体チップ１の近傍で起こる場合が多いため、これをわかりやすくするために配線導体６を１層として示している。ただし、本発明の半導体装置は、配線導体６が１層に限定されるものではなく、図２のようにさらに多層配線構造としてもよい。図２のように配線導体６、９が複数層に及ぶ場合、それらの配線導体６、９はヴィア配線８により相互に接続される。【００５７】
配線導体６は、例えば、絶縁層４上に所定パターンのめっきレジストを形成した後、めっきレジストの所定パターンの空所から露出したヴィア配線５及び絶縁層４上にめっき（金属）を形成し、その後、めっきレジストを剥離することで形成することができる。めっきレジストには、ワニスのレジスト層、フィルム状レジストのいずれも使用することができ、例えば、露光により現像液に対する溶解性が低下するネガ型のフォトレジストを用いることができ、露光により現像液に対する溶解性が増大するポジ型のフォトレジストを用いてもよい。露光で使用する光源は、ハロゲンランプ等の光源を用いることができるが、レーザ光源等であってもよい。めっき工程においてシード層が必要である場合はめっきレジスト形成前にシード層を形成し、めっきレジスト剥離後にシード層の除去を行う。シード層はスパッタ等で形成してもよいし、無電解めっき等で形成してもよい。その他、配線導体６は、金属ペースト又は金属粉末を印刷する方法でも形成することができる。【００５８】
なお、図２において、絶縁層７は、絶縁層４と同様な形態とすることができる。また、絶縁層７において配線導体６に通ずるように形成された下穴７ａは、下穴４ａと同様な形態とすることができる。配線導体６上の下穴７ａに埋め込まれたヴィア配線８は、ヴィア配線５と同様な形態とすることができる。ヴィア配線５を含む絶縁層７上に形成された配線導体９は、配線導体６と同様な形態とすることができる。配線導体９は、ヴィア配線８と一体に形成することができる。最上層の配線導体９を含む絶縁層７上には、ソルダーレジスト等よりなる絶縁層１０が形成されていてもよい。絶縁層１０において配線導体９に通ずるように形成された下穴１０ａは、下穴４ａと同様な形態とすることができる。配線導体９上の下穴１０ａに埋め込まれた電極パッド１１は、ヴィア配線５と同様な形態とすることができる。電極パッド１１上に形成されたはんだバンプ１２には、はんだが用いられる。【００５９】
次に、本発明の実施例１に係る半導体装置の変形例（図２参照）の製造方法について図面を用いて説明する。図３、図４は、本発明の実施例１に係る半導体装置の変形例の製造方法を模式的に示した工程断面図である。【００６０】
まず、支持板３上に、薄化され個片化された半導体チップ（収縮前の半導体チップ２に相当）を、外部端子１ａを上側（支持板３側の反対側）に向けて搭載し、半導体チップ２を含む支持板３上に絶縁層４を形成して、半導体チップ２を絶縁層４中に埋め込む（ステップＡ１；図３（Ａ）参照）。【００６１】
ここで、支持板３として、１００ｍｍ角の銅板（厚さ０．５ｍｍ）を用いることができる。また、半導体チップ２として、チップサイズ８ｍｍ、チップ厚５０μｍ、パッドピッチ８０ｕｍ、パッドサイズ３０μｍφのＬＳＩチップを用いることができ、各半導体チップ２を３０ｍｍピッチで多数個搭載することができる。また、半導体チップ２の搭載にあたって、半導体チップ２の裏面にダイボンディングテープ（両面テープ）を貼り付けて、支持板３に接着することができる。また、絶縁層４の形成では、半硬化の熱硬化性エポキシ樹脂フィルム（厚さ９０μｍ、不透明）をラミネートして絶縁層４中に半導体チップ２を埋め込み、半導体チップ２の周囲のレーザ用の位置合わせマーカー部の樹脂を除去して、熱硬化性エポキシ樹脂フィルムを硬化させることで形成できる。ステップＡ１後の段階でＸ線透過装置によって半導体チップ１を観察したところ、半導体チップ１が収縮し、それに伴い半導体チップ１上の外部端子１ａの位置が収縮前の状態と比べてずれていることが確認できた。【００６２】
次に、半導体チップ１が収縮した状態の外部端子１ａと対応するように補正した位置の絶縁層４に、外部端子１ａに通ずる下穴４ａを形成する（ステップＡ２；図３（Ｂ）参照）。【００６３】
ここで、下穴４ａは、レーザ等を用いて形成することができる。下穴４ａの形成にあたって、半導体チップ１の収縮による外部端子１ａの位置のずれ値をレーザ加工データに補正値として取り入れて、下穴４ａを形成する。下穴４ａのサイズは、２０μｍφとすることができる。ステップＡ２後の段階でＸ線透過装置を用いて外部端子１ａの位置と下穴４ａの位置を観察したところ、ほとんどすべての下穴４ａは外部端子１ａの中央に形成されていた。【００６４】
次に、下穴４ａにヴィア配線５（導体）を埋め込み、ヴィア配線５を含む絶縁層４上に配線導体６を形成する（ステップＡ３；図３（Ｃ）参照）。【００６５】
ここで、ヴィア配線５及び配線導体６は、めっきレジストを用いてめっき等を形成することで形成できる。めっきレジストの形成では、半導体チップ１の収縮に伴う外部端子１ａの位置ずれを補正値として取り入れて設計した露光マスクを用いて露光し、現像することで形成できる。めっきレジストをマスクとしてめっきを形成することで、ヴィア配線５及び配線導体６を作製することができる。ヴィア配線５及び配線導体６は、デスミア後の無電界めっきをシード層としてこの露光マスクを用いて塗布しためっきレジストにパターンを形成し、セミアディティブ法で形成することができる。ステップＡ３後の段階で観察すると、作製したヴィア配線５及び配線導体６も下穴４ａとよく対応して形成されていた。【００６６】
次に、配線導体６を含む絶縁層４上に絶縁層７を形成する（ステップＡ４；図３（Ｄ）参照）。【００６７】
次に、絶縁層７に、配線導体６に通ずる下穴７ａを形成し、下穴７ａにヴィア配線８（導体）を埋め込み、ヴィア配線８を含む絶縁層７上に配線導体９を形成する（ステップＡ５；図４（Ａ）参照）。【００６８】
次に、配線導体９を含む絶縁層７上に絶縁層１０を形成し、絶縁層１０に、配線導体９に通ずる下穴１０ａを形成し、下穴１０ａに電極パッド１１（導体）を埋め込む（ステップＡ６；図４（Ｂ）参照）。【００６９】
最後に、電極パッド１１上に、外部接続するためのはんだバンプ１２を形成する（ステップＡ７；図４（Ｃ）参照）。【００７０】
なお、図３、図４では支持板３を有する状態の半導体装置の製造方法を示しているが、ステップＡ３（図３（Ｃ）参照）以降の工程の後で支持板３を除去するようにしてもよい。例えば、ステップＡ３の後に支持板３を除去した場合、半導体チップ１を内蔵した絶縁層４、ヴィア配線５、及び配線導体６のみとなる。これにより、支持板３のあった側からの電気的接続等が可能となり、板状体の半導体装置の上下面から接続が可能な半導体装置等が得られる。ここで、支持板３が除去するとは、支持板３が取り除かれることをいい、この方法としては支持体３を金属エッチング等で除去する場合、支持体３を溶剤等で除去する場合、剥離等により剥がして除去する場合等が挙げられる。【００７１】
比較例として、従来例３（図７参照）のように、半導体チップ３０１の収縮に伴う外部端子３０１ａの位置ずれをレーザ加工データおよびマスク設計の補正値として取り入れないで半導体装置を作製して、レーザ加工後の下穴３０４ａの底を観察したところ、外部端子３０１ａの一部のみが下穴３０４ａの底に見える箇所や、下穴３０４ａの底に外部端子３０１ａが見えない箇所があった。また、ヴィア配線３０５及び配線導体３０６を形成した後、Ｘ線透過装置によって外部端子３０１ａ、下穴３０４ａ、ヴィア配線３０５、配線導体３０６の位置関係を観察したところ、下穴３０４ａとヴィア配線３０５、配線導体３０６はよくあっているものの、半導体チップ３０１の収縮に起因すると思われる外部端子３０１ａと下穴３０４ａのずれが認められた。【００７２】
実施例１によれば、半導体装置の外部端子１ａ（パッド）の位置とヴィア配線５（又は配線導体６）の位置がよく合うため、狭ピッチの半導体チップ１を埋め込むことができるとともに、外部端子１ａとヴィア配線５（又は配線導体６）との接続が強固になり信頼性に優れた半導体装置が得られる。また、外部端子１ａが狭ピッチの半導体チップ１でも、ヴィア配線５（又は配線導体６）と確実に接続することができる。また、外部端子１ａと下穴４ａ（ヴィア配線５又は配線導体６）とのずれを小さくすることができるため、高歩留まりで半導体装置を製造することができ、製造後の半導体装置においては外部端子１ａとヴィア配線５（又は配線導体６）との接続が良好であるため、温度サイクル試験等で不良が発生しない信頼性に優れる半導体装置が得られる。【００７３】
本発明の全開示（特許請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の特許請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【産業上の利用可能性】
【００７４】
本発明の活用例として、携帯電話、電気機器等に使用される複数の外部端子を有する半導体チップを基板に内蔵した半導体装置が挙げられる。
【符号の説明】
【００７５】
１、３０１  半導体チップ
１ａ、３０１ａ  外部端子（パッド）
２、３０２  収縮前の半導体チップ
３、３０３  支持板
４、７、１０、３０４  絶縁層
４ａ、７ａ、１０ａ、３０４ａ  下穴（ヴィア）
５、８、３０５  ヴィア配線
６、９、３０６  配線導体
１１  電極パッド
１２  はんだバンプ
１０１  金属放熱板
１０２  金属ペースト
１０３  ＩＣチップ
１０４ａ、１０４ｂ、１０４ｃ  絶縁層樹脂層
１０７  配線導体（めっき）
１０８  ＢＧＡ実装パッド
１０９  ＢＧＡはんだバンプ
１３１  ＩＣ側実装用パッド
２２０  ＩＣチップ
２２２  ソルダーレジスト
２２３  位置決めマーク
２２４  パッド
２３０  コア基板
２３１  位置決めマーク
２３２  凹部
２３４  接着材料
２３６  無電解めっき膜
２３７  電解めっき膜
２３８  トランジション層
２５０、２５１  層間樹脂絶縁層
２５８、２５９  導体回路
２６０、２６１  バイアホール
２７０  ソルダーレジスト層
２７１  開口
２７２  ニッケルめっき層
２７４  金めっき層
２７６  はんだバンプ
【図１】
2011024939.tif 000003
【図２】
2011024939.tif 000004
【図３】
2011024939.tif 000005
【図４】
2011024939.tif 000006
【図５】
2011024939.tif 000007
【図６】
2011024939.tif 000008
【図７】
2011024939.tif 000009
【国際調査報告】
2011024939.tif 000010
2011024939.tif 000011