(57)【要約】  可変利得増幅器は、一端に入力信号が与えられる直流遮断容量（１）と、直流遮断容量（１）の他端の出力を増幅する可変トランジスタサイズの可変増幅部（４）と、可変増幅部（４）の出力に接続された負荷インピーダンス部（３）と、一端が直流遮断容量（１）の他端に接続されたバイアス抵抗（２）と、バイアス抵抗（２）の他端に可変バイアス電圧を印加する可変バイアス電圧生成部（５）と、可変増幅部（４）の実質的なトランジスタサイズを大きくする制御をするとき、可変バイアス電圧を下げる制御をし、可変増幅部（４）の実質的なトランジスタサイズを小さくする制御をするとき、可変バイアス電圧を上げる制御をする利得制御部（９）とを備えている。
2011111140.tif 000002
【特許請求の範囲】
【請求項１】
一端に入力信号が与えられる直流遮断容量と、
前記直流遮断容量の他端の出力を増幅する可変トランジスタサイズの可変増幅部と、
前記可変増幅部の出力に接続された負荷インピーダンス部と、
一端が前記直流遮断容量の他端に接続されたバイアス抵抗と、
前記バイアス抵抗の他端に可変バイアス電圧を印加する可変バイアス電圧生成部と、
前記可変増幅部の実質的なトランジスタサイズを大きくする制御をするとき、前記可変バイアス電圧を下げる制御をし、前記可変増幅部の実質的なトランジスタサイズを小さくする制御をするとき、前記可変バイアス電圧を上げる制御をする利得制御部とを備えている
ことを特徴とする可変利得増幅器。
【請求項２】
請求項１の可変利得増幅器において、
前記可変増幅部は、２個のトランジスタがカスコード接続されてなるカスコード回路が複数個並列接続されて構成されたものであり、
前記複数のカスコード回路のそれぞれにおける第１のトランジスタは、前記利得制御部によって互いに独立にスイッチング制御され、第２のトランジスタのゲートは、前記直流遮断容量の他端に接続されており、
前記可変バイアス電圧生成部は、
前記利得制御部によって供給電流量が制御される可変電流源と、
前記可変電流源から供給される電流を前記可変バイアス電圧に変換する参照トランジスタとを有するものである
ことを特徴とする可変利得増幅器。
【請求項３】
請求項２の可変利得増幅器において、
前記可変電流源は、定電流源およびスイッチが直列接続されてなる電流源回路が複数個並列接続されて構成されたものであり、
前記複数の電流源回路のそれぞれにおけるスイッチは、前記利得制御部によって互いに独立にスイッチング制御されるものである
ことを特徴とする可変利得増幅器。
【請求項４】
請求項３の可変利得増幅器において、
前記可変電流源は、前記複数の電流源回路に並列接続された定電流源を有するものであり、
前記カスコード回路および電流源回路の個数は同じであり、
前記利得制御部は、対応関係にある前記カスコード回路および電流源回路における前記第１のトランジスタおよびスイッチに対して互いに逆のスイッチング制御をする
ことを特徴とする可変利得増幅器。
【請求項５】
請求項１の可変利得増幅器において、
前記可変増幅部は、２個のトランジスタがカスコード接続されてなるカスコード回路が複数個並列接続されて構成されたものであり、
前記複数のカスコード回路のそれぞれにおける第１のトランジスタは、前記利得制御部によって互いに独立にスイッチング制御され、第２のトランジスタのゲートは、前記直流遮断容量の他端に接続されており、
前記可変バイアス電圧生成部は、
定電流源と、
前記利得制御部によってトランジスタサイズが制御され、前記定電流源から供給される電流を前記可変バイアス電圧に変換する可変参照トランジスタ回路とを有するものである
ことを特徴とする可変利得増幅器。
【請求項６】
請求項５の可変利得増幅器において、
前記可変参照トランジスタ回路は、参照トランジスタおよびスイッチが直列接続されてなる参照トランジスタ回路が複数個並列接続されて構成されたものであり、
前記複数の参照トランジスタ回路のそれぞれにおけるスイッチは、前記利得制御部によって互いに独立にスイッチング制御されるものである
ことを特徴とする可変利得増幅器。
【請求項７】
請求項６の可変利得増幅器において、
前記可変参照トランジスタ回路は、前記複数の参照トランジスタ回路に並列接続された参照トランジスタを有するものであり、
前記カスコード回路および参照トランジスタ回路の個数は同じであり、
前記利得制御部は、対応関係にある前記カスコード回路および参照トランジスタ回路における前記第１のトランジスタおよびスイッチに対して同じスイッチング制御をする
ことを特徴とする可変利得増幅器。
【請求項８】
請求項１の可変利得増幅器において、
前記可変増幅部は、２個のトランジスタがカスコード接続されてなるカスコード回路が複数個並列接続されて構成されたものであり、
前記複数のカスコード回路のそれぞれにおける第１のトランジスタは、前記利得制御部によって互いに独立にスイッチング制御され、第２のトランジスタのゲートは、前記直流遮断容量の他端に接続されており、
前記可変バイアス電圧生成部は、
定電圧源と、
前記利得制御部によって分圧比が制御され、前記定電圧源から供給される電圧を分圧して前記可変バイアス電圧を生成する可変分圧回路とを有するものである
ことを特徴とする可変利得増幅器。
【請求項９】
請求項８の可変利得増幅器において、
前記可変分圧回路は、
一端が前記定電圧源に接続された抵抗と、
それぞれが前記抵抗の他端に直列接続された抵抗およびスイッチからなり、互いに並列接続された複数の抵抗回路とを有するものであり、
前記複数の抵抗回路のそれぞれにおけるスイッチは、前記利得制御部によって互いに独立にスイッチング制御されるものである
ことを特徴とする可変利得増幅器。
【請求項１０】
請求項９の可変利得増幅器において、
前記カスコード回路および抵抗回路の個数は同じであり、
前記利得制御部は、対応関係にある前記カスコード回路および抵抗回路における前記第１のトランジスタおよびスイッチに対して同じスイッチング制御をする
ことを特徴とする可変利得増幅器。
【請求項１１】
一端に入力信号が共通に与えられる複数の直流遮断容量と、
前記複数の直流遮断容量のそれぞれの他端の出力を増幅する複数の増幅トランジスタを有する可変増幅部と、
前記複数の増幅部の出力に共通に接続された負荷インピーダンス部と、
一端が前記複数の直流遮断容量のそれぞれの他端に接続された複数のバイアス抵抗と、
直列接続された定電流源および参照トランジスタを有し、前記複数のバイアス抵抗のそれぞれの他端にバイアス電圧を印加する複数のバイアス電圧生成回路を有する可変バイアス電圧生成部と、
前記可変増幅部および可変バイアス電圧生成部のいずれか一方の複数の出力のそれぞれを互いに独立に制御する利得制御部とを備えている
ことを特徴とする可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変利得増幅器に関し、特に、無線通信装置などに好適な低歪かつ広可変利得レンジの可変利得増幅器に関する。
【背景技術】
【０００２】
近年のＣＭＯＳプロセス技術の発展により、ＭＯＳトランジスタの性能が飛躍的に向上している。これに伴い、これまで高周波特性に優れたＳｉＧｅバイポーラトランジスタ等で構成されていた無線通信装置の受信部が、ＭＯＳトランジスタで実現できるようになってきている。受信部をＣＭＯＳ化することにより、受信部とＣＭＯＳで構成されたデジタル復調部とのワンチップ化が可能となり、無線通信装置の低コスト化、小型化、低消費電力化が可能となる。そのため、各種無線通信装置の開発において、受信部のＣＭＯＳ化の検討が盛んに行われている。【０００３】
しかしながら、無線通信装置のなかでも需要が多いテレビチューナのＣＭＯＳ化は、長年検討されてきたにもかかわらず、あまり進展していない。その理由は、テレビ放送信号が広帯域、多チャンネル構成である上、高い感度特性と耐妨害波特性が要求され、低電源電圧しか使用できないＣＭＯＳプロセスでその仕様を満足させることが困難なためである。例えば、日本の地上波デジタルテレビ放送（ＩＳＤＢ−Ｔ）向けテレビチューナの場合、入力信号は１チャンネル当たり信号帯域６ＭＨｚで、１３チャンネル（４７３．１４３ＭＨｚ）から６２チャンネル（７６７．１４３ＭＨｚ）の５０チャンネルで構成される。そして、各受信チャンネルにおいて−８４ｄＢｍ程度の感度特性が求められる一方で、妨害チャンネル入力レベルが−８ｄＢｍの条件で４５ｄＢｃから６０ｄＢｃ程度の耐妨害波特性が求められる。【０００４】
これらの受信特性を実現するためには、アンテナで受信した直後の信号を処理する可変利得増幅器（低雑音増幅器）の設計が特に重要である。つまり、所定の雑音特性を維持しながら、広い可変利得レンジと、低利得設定時における低歪特性をいかに実現するかが、チューナ実現の可否を決めていると言っても過言ではない。しかしながら、低電源電圧しか使用できないＣＭＯＳプロセスにおいては、要求される仕様のなかでも、特に歪の仕様を満足させることは極めて困難である。【０００５】
このことを具体的に示すために、一般的なＣＭＯＳ増幅器の歪特性ついて説明する。図１６は、一般的なソース接地増幅器の回路構成を示す。信号Ｖｉｎは、直流遮断容量１を経て、バイアス電圧生成部１００とバイアス抵抗２によりバイアスされた増幅トランジスタ４１のゲート端子に入力され、電流信号に変換される。さらに、その電流信号は負荷インピーダンス部３により電圧変換されて信号Ｖｏｕｔとなる。【０００６】
一般に、増幅器の歪特性は、バイアス電圧生成部１００から供給されるバイアス電圧を上げることにより、向上することが知られている。以下、このことについて数式を用いて定量的に示す。【０００７】
図１６の増幅器において、入力をｘ、出力をｙとすると、入出力特性は３次の非線形項まで近似した場合、次式のようになる。【０００８】
【数１】
2011111140.tif 000003
【０００９】
歪特性の指標であるＩＩＰ３は次式で表すことができる（例えば、非特許文献１参照）。なお、ｇｍは増幅トランジスタ４１のトランスコンダクタンス、ｇｍ”はｇｍの２階微分である。【００１０】
【数２】
2011111140.tif 000004
【００１１】
一方、キャリアの速度飽和を考慮したＭＯＳトランジスタのドレイン電流Ｉｄｓは次式で与えられることが知られている。なお、μ０は移動度、ＣＯＸは酸化膜容量、Ｗはチャネル幅、Ｌはチャネル長、Ｖｇｓはゲート−ソース間電圧、Ｖｔｈはしきい値電圧、ξは係数である。また、数式の簡略化のため、Ｖｅｆｆ＝Ｖｇｓ−Ｖｔｈとしている。【００１２】
【数３】
2011111140.tif 000005
【００１３】
ｇｍ、ｇｍ”はそれぞれ、ＩｄｓをＶｅｆｆで１階微分、３階微分したものに等しく、次式で表すことができる。【００１４】
【数４】
2011111140.tif 000006
【００１５】
【数５】
2011111140.tif 000007
【００１６】
数式（４）、（５）を数式（２）へ代入するとＩＩＰ３は次式で表すことができる。【００１７】
【数６】
2011111140.tif 000008
【００１８】
数式（６）は、Ｖｅｆｆを大きくすることにより、歪特性が向上することを意味している。すなわち、図１６の増幅器において、バイアス電圧生成部１００から供給されるバイアス電圧を大きくすることにより、歪特性を向上させることができる（図１７参照）。【００１９】
しかしながら、Ｖｅｆｆを大きくすることによるＩＩＰ３の改善には限界がある。Ｖｅｆｆを大きくし過ぎると、電源電圧の制限から増幅トランジスタ４１が飽和領域で動作できなくなるため、歪特性を含め増幅器としての機能が著しく劣化する。すなわち、ＶｅｆｆにはＩＩＰ３を最大にする最適値が存在し、電源電圧が低い程その値が低くなる。したがって、低電源電圧では低歪特性を実現することが困難となる。【００２０】
次に、可変利得増幅器について説明する。図１８は、一般的な可変利得増幅器の回路構成を示す。可変バイアス電圧生成部１０１が利得制御部１０２の制御に従って増幅トランジスタ４１に供給するバイアス電圧を調整することにより、可変利得を実現している。【００２１】
しかしながら、低利得設定時にバイアス電圧を下げると歪特性が大きく劣化する（図１７参照）。これを回避するために、近年、ＭＯＳトランジスタのスイッチング特性を利用し、実質的な増幅トランジスタサイズを制御することにより、バイアス電圧を下げることなく、利得の制御が可能な可変利得増幅器が用いられている。例えば、増幅トランジスタ４１に代えて可変トランジスタサイズの可変増幅部を設け、バイアス電圧を一定にしながら可変増幅部のトランジスタサイズを変更することで利得を可変にしているものがある（例えば、特許文献１参照）。また、増幅トランジスタ４１に代えて可変トランジスタサイズの可変増幅部を設け、バイアス電流を一定にしながら可変増幅部のトランジスタサイズを変更することで利得を可変にしているものがある（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】米国特許第６６５７４９８号明細書（第３（ａ）図）
【非特許文献】
【００２３】
【非特許文献１】飯塚邦彦、第１７回シリコンアナログRF研究会招待講演資料「テレビ放送受信用ＲＦ回路の集積化動向」、第３１頁、２００８年９月２９日
【発明の概要】
【発明が解決しようとする課題】
【００２４】
第１の従来例では、バイアス電圧が大き過ぎると、高利得設定時、すなわち、可変増幅部のトランジスタサイズを大きく設定した場合に可変増幅部に大きなバイアス電流が流れる。その結果、消費電力が増大する。また、負荷インピーダンス部３の電圧降下が大きくなるため、可変増幅部を構成する各トランジスタが飽和領域で動作するための電圧が確保できなくなり、歪特性が大きく劣化するおそれがある。すなわち、第１の従来例では、高利得設定時の消費電流抑制と動作点確保のためにバイアス電圧の上限が制限され、歪特性をあまり向上させることができない。【００２５】
第２の従来例では、可変増幅部に流れるバイアス電流が利得設定によらず一定となるため、低利得設定から高利得設定までの可変増幅部の動作点を確保することが困難であり、広い可変利得レンジを確保することが困難である。また、本来消費電力を抑制できる低利得設定時においても、高利得設定時と同じ消費電力となるため、消費電力が大きくなる。【００２６】
上記問題に鑑み、本発明は、可変利得増幅器に関して広い可変利得レンジで低歪特性および低消費電力を実現することを課題とする。
【課題を解決するための手段】
【００２７】
一例に係る可変利得増幅器は、一端に入力信号が与えられる直流遮断容量と、前記直流遮断容量の他端の出力を増幅する可変トランジスタサイズの可変増幅部と、前記可変増幅部の出力に接続された負荷インピーダンス部と、一端が前記直流遮断容量の他端に接続されたバイアス抵抗と、前記バイアス抵抗の他端に可変バイアス電圧を印加する可変バイアス電圧生成部と、前記可変増幅部の実質的なトランジスタサイズを大きくする制御をするとき、前記可変バイアス電圧を下げる制御をし、前記可変増幅部の実質的なトランジスタサイズを小さくする制御をするとき、前記可変バイアス電圧を上げる制御をする利得制御部とを備えている。【００２８】
ここで、「可変増幅部の実質的なトランジスタサイズ」とは、可変増幅部において増幅作用を呈するようにバイアスされたトランジスタの合計サイズのことを指し、可変増幅部の増幅率は可変増幅部の実質的なトランジスタサイズに応じて変化する。つまり、可変増幅部の実質的なトランジスタサイズが大きいほど可変増幅部の増幅率は大きくなる。【００２９】
また、別例に係る可変利得増幅器は、一端に入力信号が共通に与えられる複数の直流遮断容量と、前記複数の直流遮断容量のそれぞれの他端の出力を増幅する複数の増幅トランジスタを有する可変増幅部と、前記複数の増幅部の出力に共通に接続された負荷インピーダンス部と、一端が前記複数の直流遮断容量のそれぞれの他端に接続された複数のバイアス抵抗と、直列接続された定電流源および参照トランジスタを有し、前記複数のバイアス抵抗のそれぞれの他端にバイアス電圧を印加する複数のバイアス電圧生成回路を有する可変バイアス電圧生成部と、前記可変増幅部および可変バイアス電圧生成部のいずれか一方の複数の出力のそれぞれを互いに独立に制御する利得制御部とを備えている。【００３０】
これら構成によると、可変増幅部の実質的なトランジスタサイズが小さい低利得モードにおいて可変増幅部に流れるバイアス電流密度が大きくなる。これにより、低利得モードにおけるＩＩＰ３が改善される。また、可変増幅部の実質的なトランジスタサイズが大きい高利得モードにおいて可変増幅部に流れるバイアス電流密度が小さくなる。これにより、消費電力の増大を抑制することができる。
【発明の効果】
【００３１】
本発明によると、低消費電力化を図りつつ、低利得から高利得までの広範囲に亘って歪特性を向上することができる。
【図面の簡単な説明】
【００３２】
【図１】図１は、第１の実施形態に係る可変利得増幅器の回路構成図である。
【図２】図２は、可変バイアス電圧生成部の変形例を示す図である。
【図３】図３は、第１の実施形態に係る可変利得増幅器の効果を示す表である。
【図４】図４は、第１の実施形態に係る可変利得増幅器の利得対ＩＩＰ３特性を示すグラフである。
【図５】図５は、第２の実施形態に係る可変利得増幅器の回路構成図である。
【図６】図６は、第２の実施形態に係る可変利得増幅器の効果を示す表である。
【図７】図７は、第２の実施形態に係る可変利得増幅器の利得対ＩＩＰ３特性を示すグラフである。
【図８】図８は、第３の実施形態に係る可変利得増幅器の回路構成図である。
【図９】図９は、可変バイアス電圧生成部の変形例を示す図である。
【図１０】図１０は、第３の実施形態に係る可変利得増幅器の効果を示す表である。
【図１１】図１１は、第３の実施形態に係る可変利得増幅器の利得対ＩＩＰ３特性を示すグラフである。
【図１２】図１２は、第４の実施形態に係る可変利得増幅器の回路構成図である。
【図１３】図１３は、第４の実施形態の変形例に係る可変バイアス電圧生成部の回路構成図である。
【図１４】図１４は、第４の実施形態に係る可変利得増幅器の効果を示す表である。
【図１５】図１５は、第４の実施形態に係る可変利得増幅器の利得対ＩＩＰ３特性を示すグラフである。
【図１６】図１６は、一般的なソース接地増幅器の回路構成図である。
【図１７】図１７は、バイアス電圧と歪特性との関係を表すグラフである。
【図１８】図１８は、一般的な可変利得増幅器の回路構成図である。
【発明を実施するための形態】
【００３３】
（第１の実施形態）
図１は、第１の実施形態に係る可変利得増幅器の回路構成を示す。信号Ｖｉｎは、直流遮断容量１を介して可変増幅部４に入力され、電流信号に変換される。さらに、その電流信号は負荷インピーダンス部３により電圧変換されて信号Ｖｏｕｔとなる。可変増幅部４の入力は、バイアス抵抗２を介して可変バイアス電圧生成部５から供給される可変バイアス電圧でバイアスされる。
【００３４】
可変増幅部４は、カスコードトランジスタ４１ｉ（１≦ｉ≦ｎ）と増幅トランジスタ４２ｉとがカスコード接続されてなるカスコード回路がｎ段並列に接続された回路で構成される。可変バイアス電圧生成部５は、可変電流源６および参照トランジスタ５２で構成される。可変電流源６は、定電流源５１ｉとスイッチ６１ｉが直列接続されてなる電流源回路がｎ段並列に接続された回路とそれに並列接続された定電流源５１で構成される。定電流源５１は省略してもよい。参照トランジスタ５２と増幅トランジスタ４２ｉとでカレントミラー回路が構成され、可変電流源６から供給される参照電流に対して、そのトランジスタサイズ比に応じたバイアス電流が可変増幅部４に供給される。
【００３５】
なお、可変電流源６は参照電流としてシンク電流を供給するものであってもよい。その場合、図２に示したように、可変電流源６から供給されるシンク電流をカレントミラー回路でミラーして参照トランジスタ５２に供給すればよい。
【００３６】
図１に戻り、利得制御部９は、可変増幅部４の実質的なトランジスタサイズを大きくする制御をするとき、可変バイアス電圧を下げる制御をし、可変増幅部４の実質的なトランジスタサイズを小さくする制御をするとき、可変バイアス電圧を上げる制御をする。具体的には、利得制御部９は、制御コードＴｉおよびその反転Ｔｉｂを出力し、カスコードトランジスタ４１ｉおよびスイッチ６１ｉをそれぞれ制御する。すなわち、カスコードトランジスタ４１ｉがオンのときはスイッチ６１ｉはオフとなり、カスコードトランジスタ４１ｉがオフのときはスイッチ６１ｉはオンとなるように制御する。
【００３７】
図３は、本実施形態に係る可変利得増幅器の効果を示す表である。ここで、制御ビット数を７とし、増幅トランジスタ４２ｉは２のべき乗で重み付けしたサイズ（１μｍ、２μｍ、４μｍ、８μｍ、１６μｍ、３２μｍ、６４μｍ）とし、参照トランジスタ５２のサイズを１μｍとする。また、可変電流源６は２０μＡから３０μＡの範囲で制御可能とし、電流源５１の電流を２０μＡ、電流源５１ｉの総電流を１０μＡとする。電流源５１ｉもまた２のべき乗で重み付けした電流（０．０８μＡ、０．１６μＡ、０．３２μＡ、０．６４μＡ、１．２８μＡ、２．５６μＡ、５．１２μＡ）とする。同表は、負荷インピーダンス部３を１００Ωの抵抗とした場合の利得モード１，８，３２，６４，１２７における制御コード、実質的な増幅トランジスタサイズ、参照トランジスタ５２に流れる参照電流、増幅トランジスタ４２ｉに流れるバイアス電流の電流密度、消費電流、利得、ＩＩＰ３を示している。ＩＩＰ３の評価条件は、６００ＭＨｚと６１０ＭＨｚの正弦波を同時に入力し、６００ＭＨｚの出力パワーと、３次歪である５９０ＭＨｚの出力パワーから算出したものである。本実施形態と対比される従来技術は特許文献１に開示されたものである。
【００３８】
同表からわかるように、本実施形態に係る可変利得増幅器では、利得を下げるほど参照電流が増大する、すなわち、電流密度が大きくなる。これにより、従来と比べ、低利得モードにおけるＩＩＰ３が改善される。図４のグラフからわかるように、本実施形態では利得が低い程、ＩＩＰ３の改善効果は大きく、最大で８ｄＢ程度の改善効果がある。
【００３９】
なお、カスコードトランジスタ４１ｉとスイッチ６１ｉの個数は同じでなくてもよい。可変増幅部４の実質的なトランジスタサイズを大きくすると可変バイアス電圧が下がり、可変増幅部４の実質的なトランジスタサイズを小さくすると可変バイアス電圧が上がるように、可変増幅部４および可変電流源６を構成すればよい。
【００４０】
（第２の実施形態）
図５は、第２の実施形態に係る可変利得増幅器の回路構成を示す。以下、第１の実施形態と異なる点について説明する。
【００４１】
可変バイアス電圧生成部５は、定電流源５１および可変参照トランジスタ回路７で構成される。可変参照トランジスタ回路７は、参照トランジスタ５２ｉとスイッチ７１ｉが直列接続されてなる参照トランジスタ回路がｎ段並列に接続された回路とそれに並列接続された参照トランジスタ５２で構成される。参照トランジスタ５２は省略してもよい。可変参照トランジスタ回路７と増幅トランジスタ４２ｉとでカレントミラー回路が構成され、定電流源５１から供給される参照電流に対して、そのトランジスタサイズ比に応じたバイアス電流が可変増幅部４に供給される。
【００４２】
利得制御部９は、可変増幅部４の実質的なトランジスタサイズを大きくする制御をするとき、可変バイアス電圧を下げる制御をし、可変増幅部４の実質的なトランジスタサイズを小さくする制御をするとき、可変バイアス電圧を上げる制御をする。具体的には、利得制御部９は、制御コードＴｉを出力し、カスコードトランジスタ４１ｉおよびスイッチ６１ｉを制御する。すなわち、カスコードトランジスタ４１ｉがオンのときはスイッチ７１ｉもオンとなり、カスコードトランジスタ４１ｉがオフのときはスイッチ７１ｉもオフとなるように制御する。
【００４３】
図６は、本実施形態に係る可変利得増幅器の効果を示す表である。ここで、制御ビット数を７とし、増幅トランジスタ４２ｉは２のべき乗で重み付けしたサイズ（１μｍ、２μｍ、４μｍ、８μｍ、１６μｍ、３２μｍ、６４μｍ）とする。また、参照トランジスタ５２のサイズを１０μｍとし、参照トランジスタ５２ｉも２のべき乗で重み付けしたサイズ（０．０４μｍ、０．０８μｍ、０．１６μｍ、０．３２μｍ、０．６４μｍ、１．２８μｍ、２．５６μｍ）とし、可変参照トランジスタ回路７のトランジスタサイズは１０μｍから１５μｍまで可変とする。また、定電流源５２の電流を３００μＡとする。同表は、負荷インピーダンス部３を１００Ωの抵抗とした場合の利得モード１，８，３２，６４，１２７における制御コード、実質的な増幅トランジスタサイズ、可変参照トランジスタ回路７のトランジスタサイズ、増幅トランジスタ４２ｉに流れるバイアス電流の電流密度、消費電流、利得、ＩＩＰ３を示している。ＩＩＰ３の評価条件は、６００ＭＨｚと６１０ＭＨｚの正弦波を同時に入力し、６００ＭＨｚの出力パワーと、３次歪である５９０ＭＨｚの出力パワーから算出したものである。本実施形態と対比される従来技術は特許文献１に開示されたものである。
【００４４】
同表からわかるように、本実施形態に係る可変利得増幅器では、利得を下げるほどミラー比が増大して電流密度が大きくなる。これにより、従来と比べ、低利得モードにおけるＩＩＰ３が改善される。図７のグラフからわかるように、本実施形態では利得が低い程、ＩＩＰ３の改善効果は大きく、最大で６ｄＢ程度の改善効果がある。
【００４５】
なお、カスコードトランジスタ４１ｉとスイッチ７１ｉの個数は同じでなくてもよい。可変増幅部４の実質的なトランジスタサイズを大きくすると可変バイアス電圧が下がり、可変増幅部４の実質的なトランジスタサイズを小さくすると可変バイアス電圧が上がるように、可変増幅部４および可変参照トランジスタ回路７を構成すればよい。
【００４６】
（第３の実施形態）
図８は、第３の実施形態に係る可変利得増幅器の回路構成を示す。以下、第１の実施形態と異なる点について説明する。
【００４７】
可変バイアス電圧生成部５は、定電圧源５３および可変分圧回路８で構成される。可変分圧回路８は、抵抗８１ｉとスイッチ８２ｉが直列接続されてなる抵抗回路がｎ段並列に接続された回路とそれに直列接続された抵抗８３で構成される。可変バイアス電圧は、定電圧源５３から供給される電圧を抵抗８１ｉと抵抗８３で分圧した電圧として与えられる。なお、可変分圧回路８において抵抗８１ｉをすべて直列接続してもよい。その場合、図９に示したように、制御信号Ｓｉで制御されるスイッチ８２ｉの一端をバイアス電圧出力端にすればよい。
【００４８】
図８に戻り、利得制御部９は、可変増幅部４の実質的なトランジスタサイズを大きくする制御をするとき、可変バイアス電圧を下げる制御をし、可変増幅部４の実質的なトランジスタサイズを小さくする制御をするとき、可変バイアス電圧を上げる制御をする。具体的には、利得制御部９は、制御コードＴｉを出力し、カスコードトランジスタ４１ｉおよびスイッチ８２ｉを制御する。すなわち、カスコードトランジスタ４１ｉがオンのときはスイッチ８２ｉもオンとなり、カスコードトランジスタ４１ｉがオフのときはスイッチ８２ｉもオフとなるように制御する。
【００４９】
図１０は、本実施形態に係る可変利得増幅器の効果を示す表である。ここで、制御ビット数を７とし、増幅トランジスタ４２ｉは２のべき乗で重み付けしたサイズ（１μｍ、２μｍ、４μｍ、８μｍ、１６μｍ、３２μｍ、６４μｍ）とする。また、抵抗８３を１００Ωとし、抵抗８１ｉを２−１のべき乗で重み付けした値（１９２ｋΩ、９６ｋΩ、４８ｋΩ、２４ｋΩ、１２ｋΩ、６ｋΩ、３ｋΩ）とし、分圧比は０．９３８から０．９９９まで可変とする。また、定電圧源５３の電圧を５９４ｍＶとし、可変バイアス電圧は５５７ｍＶから５９３ｍＶまで可変とする。同表は、負荷インピーダンス部３を１００Ωの抵抗とした場合の利得モード１，８，３２，６４，１２７における制御コード、実質的な増幅トランジスタサイズ、可変バイアス電圧、増幅トランジスタ４２ｉに流れるバイアス電流の電流密度、消費電流、利得、ＩＩＰ３を示している。ＩＩＰ３の評価条件は、６００ＭＨｚと６１０ＭＨｚの正弦波を同時に入力し、６００ＭＨｚの出力パワーと、３次歪である５９０ＭＨｚの出力パワーから算出したものである。本実施形態と対比される従来技術は特許文献１に開示されたものである。
【００５０】
同表からわかるように、本実施形態に係る可変利得増幅器では、利得を下げるほどバイアス電圧が増大し、電流密度が大きくなる。これにより、従来と比べ、低利得モードにおけるＩＩＰ３が改善される。図１１のグラフからわかるように、本実施形態では利得が低い程、ＩＩＰ３の改善効果は大きく、最大で６ｄＢ程度の改善効果がある。
【００５１】
なお、カスコードトランジスタ４１ｉとスイッチ８２ｉの個数は同じでなくてもよい。可変増幅部４の実質的なトランジスタサイズを大きくすると可変バイアス電圧が下がり、可変増幅部４の実質的なトランジスタサイズを小さくすると可変バイアス電圧が上がるように、可変増幅部４および可変分圧回路８を構成すればよい。また、抵抗８３および抵抗８２ｉの抵抗値の設定によっては、これら抵抗がバイアス抵抗として機能するため、バイアス抵抗２を省略してもよい。
【００５２】
上記各実施形態に係る可変利得増幅器の低利得モード時の消費電流は従来よりも大きくなるが、消費電流の絶対値が大きな高利得モード時では消費電流は従来とほぼ同一であるため、特に問題にならない。言い換えると、従来の可変利得増幅器では歪特性改善のために消費電流を大きくする必要があったが、上記各実施形態に係る可変利得増幅器では、消費電流の増大を抑制しながら、歪特性を改善することができる。
【００５３】
（第４の実施形態）
図１２は、第４の実施形態に係る可変利得増幅器の回路構成を示す。信号Ｖｉｎは、直流遮断容量１ｉを介して可変増幅部４に入力され、電流信号に変換される。さらに、その電流信号は負荷インピーダンス部３により電圧変換されて信号Ｖｏｕｔとなる。可変増幅部４の入力は、バイアス抵抗２ｉを介して可変バイアス電圧生成部５から供給される可変バイアス電圧でバイアスされる。
【００５４】
可変増幅部４は、ｎ個の増幅トランジスタ４２ｉで構成される。可変バイアス電圧生成部５は、ｎ個のバイアス電圧生成回路で構成される。各バイアス電圧生成回路は、直列接続された定電流源５１ｉ、参照トランジスタ５２ｉ、およびスイッチ６１ｉ、ならびにバイアス抵抗２ｉとグランドとの間に接続されたスイッチ６２ｉで構成される。利得制御部９は、可変バイアス電圧生成部５の複数の出力のそれぞれを互いに独立に制御する。具体的には、利得制御部９は、制御コードＴｉおよびその反転Ｔｉｂを出力し、スイッチ６１ｉおよび６２ｉをそれぞれ制御する。すなわち、スイッチ６１ｉがオンのときはスイッチ６２ｉはオフとなり、スイッチ６１ｉがオフのときはスイッチ６２ｉはオンとなるように制御する。
【００５５】
可変バイアス電圧生成部５の複数の出力に代えて可変増幅部４の複数の出力のそれぞれを互いに独立に制御してもよい。図１３は、本実施形態の変形例に係る可変利得増幅器の回路構成を示す。可変増幅部４は、カスコード接続されたカスコードトランジスタ４１ｉおよび増幅トランジスタ４２ｉからなるカスコード回路をｎ個備えている。可変バイアス電圧生成部５は、定電流源５１ｉおよび参照トランジスタ５２ｉからなるバイアス電圧生成回路をｎ個備えている。利得制御部９は、可変増幅部４の複数の出力のそれぞれを互いに独立に制御する。具体的には、利得制御部９は、制御コードＴｉを出力し、カスコードトランジスタ４１ｉを制御する。
【００５６】
図１４は、本実施形態に係る可変利得増幅器の効果を示す表である。ここで、制御ビット数を７とし、増幅トランジスタ４２ｉは２のべき乗で重み付けしたサイズ（１μｍ、２μｍ、４μｍ、８μｍ、１６μｍ、３２μｍ、６４μｍ）とし、参照トランジスタ５２ｉも２のべき乗で重み付けしたサイズ（１μｍ、２μｍ、４μｍ、８μｍ、１６μｍ、３２μｍ、６４μｍ）とする。また、定電流源５１ｉは、対応する増幅トランジスタ５２ｉが線形領域で動作する電流値（３０μＡ、２９．８μＡ、２９．５μＡ、２８．８μＡ、２７．６μＡ、２５．１μＡ、２０μＡ、）とする。同表は、負荷インピーダンス部３を１００Ωの抵抗とした場合の利得モード１，７，３１，６３，１２７における制御コード、実質的な増幅トランジスタサイズ、消費電流、利得、ＩＩＰ３を示している。ＩＩＰ３の評価条件は、６００ＭＨｚと６１０ＭＨｚの正弦波を同時に入力し、６００ＭＨｚの出力パワーと、３次歪である５９０ＭＨｚの出力パワーから算出したものである。本実施形態と対比される従来技術は非特許文献１に開示されたものである。
【００５７】
同表からわかるように、本実施形態に係る可変利得増幅器では、増幅トランジスタ４２ｉに線形動作するようなバイアス電流が独立に供給されるため、利得を下げてもＩＩＰ３は劣化しない。図１５のグラフからわかるように、一部の利得設定の除き、本実施形態のＩＩＰ３の改善効果は大きい。従来の可変利得増幅器では、増幅トランジスタサイズによらずバイアス電流が一定であるため、低利得モードにおいては増幅器としての動作点が維持できなくなり、利得特性や歪特性が大きく劣化する。すなわち、低利得モードでの使用ができないため、可変利得レンジがあまり広くとれない。これに対して、本実施形態に係る可変利得増幅器では、高利得モード時の消費電流が従来よりも大きくなるものの、全利得モードの平均消費電流はほとんど差がない。言い換えると、本実施形態に係る可変利得増幅器では、消費電流の増大を抑制しながら、歪特性を改善することができる。
【００５８】
なお、高周波向けの可変利得増幅器の場合には、上記各実施形態においてバイアス抵抗２に代えてバイアスインダクタを設けてもよい。また、上記各実施形態に係る可変利得増幅器の一部またはすべてのトランジスタをバイポーラトランジスタにしてもよい。
【産業上の利用可能性】
【００５９】
本発明に係る可変利得増幅器は、広い可変利得レンジで低歪特性および低消費電力が可能であるため、テレビチューナ等の低雑音増幅器として有用である。
【符号の説明】
【００６０】
１      直流遮断容量
１ｉ    直流遮断容量
２      バイアス抵抗
２ｉ    バイアス抵抗
３      負荷インピーダンス部
４      可変増幅部
４１ｉ  カスコードトランジスタ（第１のトランジスタ）
４２ｉ  増幅トランジスタ（第２のトランジスタ）
５      可変バイアス電圧生成部
５１    定電流源
５１ｉ  定電流源
５２    参照トランジスタ
５２ｉ  参照トランジスタ
５３    定電圧源
６      可変電流源
６１ｉ  スイッチ
７      可変参照トランジスタ回路
７１ｉ  スイッチ
８      可変分圧回路
８１ｉ  抵抗
８２ｉ  スイッチ
８３    抵抗
９      利得制御部
【図１】
2011111140.tif 000009
【図２】
2011111140.tif 000010
【図３】
2011111140.tif 000011
【図４】
2011111140.tif 000012
【図５】
2011111140.tif 000013
【図６】
2011111140.tif 000014
【図７】
2011111140.tif 000015
【図８】
2011111140.tif 000016
【図９】
2011111140.tif 000017
【図１０】
2011111140.tif 000018
【図１１】
2011111140.tif 000019
【図１２】
2011111140.tif 000020
【図１３】
2011111140.tif 000021
【図１４】
2011111140.tif 000022
【図１５】
2011111140.tif 000023
【図１６】
2011111140.tif 000024
【図１７】
2011111140.tif 000025
【図１８】
2011111140.tif 000026
【手続補正書】
【提出日】平成23年9月22日(2011.9.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変利得増幅器に関し、特に、無線通信装置などに好適な低歪かつ広可変利得レンジの可変利得増幅器に関する。
【背景技術】
【０００２】
近年のＣＭＯＳプロセス技術の発展により、ＭＯＳトランジスタの性能が飛躍的に向上している。これに伴い、これまで高周波特性に優れたＳｉＧｅバイポーラトランジスタ等で構成されていた無線通信装置の受信部が、ＭＯＳトランジスタで実現できるようになってきている。受信部をＣＭＯＳ化することにより、受信部とＣＭＯＳで構成されたデジタル復調部とのワンチップ化が可能となり、無線通信装置の低コスト化、小型化、低消費電力化が可能となる。そのため、各種無線通信装置の開発において、受信部のＣＭＯＳ化の検討が盛んに行われている。
【０００３】
しかしながら、無線通信装置のなかでも需要が多いテレビチューナのＣＭＯＳ化は、長年検討されてきたにもかかわらず、あまり進展していない。その理由は、テレビ放送信号が広帯域、多チャンネル構成である上、高い感度特性と耐妨害波特性が要求され、低電源電圧しか使用できないＣＭＯＳプロセスでその仕様を満足させることが困難なためである。例えば、日本の地上波デジタルテレビ放送（ＩＳＤＢ−Ｔ）向けテレビチューナの場合、入力信号は１チャンネル当たり信号帯域６ＭＨｚで、１３チャンネル（４７３．１４３ＭＨｚ）から６２チャンネル（７６７．１４３ＭＨｚ）の５０チャンネルで構成される。そして、各受信チャンネルにおいて−８４ｄＢｍ程度の感度特性が求められる一方で、妨害チャンネル入力レベルが−８ｄＢｍの条件で４５ｄＢｃから６０ｄＢｃ程度の耐妨害波特性が求められる。
【０００４】
これらの受信特性を実現するためには、アンテナで受信した直後の信号を処理する可変利得増幅器（低雑音増幅器）の設計が特に重要である。つまり、所定の雑音特性を維持しながら、広い可変利得レンジと、低利得設定時における低歪特性をいかに実現するかが、チューナ実現の可否を決めていると言っても過言ではない。しかしながら、低電源電圧しか使用できないＣＭＯＳプロセスにおいては、要求される仕様のなかでも、特に歪の仕様を満足させることは極めて困難である。
【０００５】
このことを具体的に示すために、一般的なＣＭＯＳ増幅器の歪特性ついて説明する。図１６は、一般的なソース接地増幅器の回路構成を示す。信号Ｖｉｎは、直流遮断容量１を経て、バイアス電圧生成部１００とバイアス抵抗２によりバイアスされた増幅トランジスタ４１のゲート端子に入力され、電流信号に変換される。さらに、その電流信号は負荷インピーダンス部３により電圧変換されて信号Ｖｏｕｔとなる。
【０００６】
一般に、増幅器の歪特性は、バイアス電圧生成部１００から供給されるバイアス電圧を上げることにより、向上することが知られている。以下、このことについて数式を用いて定量的に示す。
【０００７】
図１６の増幅器において、入力をｘ、出力をｙとすると、入出力特性は３次の非線形項まで近似した場合、次式のようになる。
【０００８】
【数１】
2011111140.tif 000027
【０００９】
歪特性の指標であるＩＩＰ３は次式で表すことができる（例えば、非特許文献１参照）。なお、ｇｍは増幅トランジスタ４１のトランスコンダクタンス、ｇｍ”はｇｍの２階微分である。
【００１０】
【数２】
2011111140.tif 000028
【００１１】
一方、キャリアの速度飽和を考慮したＭＯＳトランジスタのドレイン電流Ｉｄｓは次式で与えられることが知られている。なお、μ０は移動度、ＣＯＸは酸化膜容量、Ｗはチャネル幅、Ｌはチャネル長、Ｖｇｓはゲート−ソース間電圧、Ｖｔｈはしきい値電圧、ξは係数である。また、数式の簡略化のため、Ｖｅｆｆ＝Ｖｇｓ−Ｖｔｈとしている。
【００１２】
【数３】
2011111140.tif 000029
【００１３】
ｇｍ、ｇｍ”はそれぞれ、ＩｄｓをＶｅｆｆで１階微分、３階微分したものに等しく、次式で表すことができる。
【００１４】
【数４】
2011111140.tif 000030
【００１５】
【数５】
2011111140.tif 000031
【００１６】
数式（４）、（５）を数式（２）へ代入するとＩＩＰ３は次式で表すことができる。
【００１７】
【数６】
2011111140.tif 000032
【００１８】
数式（６）は、Ｖｅｆｆを大きくすることにより、歪特性が向上することを意味している。すなわち、図１６の増幅器において、バイアス電圧生成部１００から供給されるバイアス電圧を大きくすることにより、歪特性を向上させることができる（図１７参照）。
【００１９】
しかしながら、Ｖｅｆｆを大きくすることによるＩＩＰ３の改善には限界がある。Ｖｅｆｆを大きくし過ぎると、電源電圧の制限から増幅トランジスタ４１が飽和領域で動作できなくなるため、歪特性を含め増幅器としての機能が著しく劣化する。すなわち、ＶｅｆｆにはＩＩＰ３を最大にする最適値が存在し、電源電圧が低い程その値が低くなる。したがって、低電源電圧では低歪特性を実現することが困難となる。
【００２０】
次に、可変利得増幅器について説明する。図１８は、一般的な可変利得増幅器の回路構成を示す。可変バイアス電圧生成部１０１が利得制御部１０２の制御に従って増幅トランジスタ４１に供給するバイアス電圧を調整することにより、可変利得を実現している。
【００２１】
しかしながら、低利得設定時にバイアス電圧を下げると歪特性が大きく劣化する（図１７参照）。これを回避するために、近年、ＭＯＳトランジスタのスイッチング特性を利用し、実質的な増幅トランジスタサイズを制御することにより、バイアス電圧を下げることなく、利得の制御が可能な可変利得増幅器が用いられている。例えば、増幅トランジスタ４１に代えて可変トランジスタサイズの可変増幅部を設け、バイアス電圧を一定にしながら可変増幅部のトランジスタサイズを変更することで利得を可変にしているものがある（例えば、特許文献１参照）。また、増幅トランジスタ４１に代えて可変トランジスタサイズの可変増幅部を設け、バイアス電流を一定にしながら可変増幅部のトランジスタサイズを変更することで利得を可変にしているものがある（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】米国特許第６６５７４９８号明細書（第３（ａ）図）
【非特許文献】
【００２３】
【非特許文献１】飯塚邦彦、第１７回シリコンアナログRF研究会招待講演資料「テレビ放送受信用ＲＦ回路の集積化動向」、第３１頁、２００８年９月２９日
【発明の概要】
【発明が解決しようとする課題】
【００２４】
第１の従来例では、バイアス電圧が大き過ぎると、高利得設定時、すなわち、可変増幅部のトランジスタサイズを大きく設定した場合に可変増幅部に大きなバイアス電流が流れる。その結果、消費電力が増大する。また、負荷インピーダンス部３の電圧降下が大きくなるため、可変増幅部を構成する各トランジスタが飽和領域で動作するための電圧が確保できなくなり、歪特性が大きく劣化するおそれがある。すなわち、第１の従来例では、高利得設定時の消費電流抑制と動作点確保のためにバイアス電圧の上限が制限され、歪特性をあまり向上させることができない。
【００２５】
第２の従来例では、可変増幅部に流れるバイアス電流が利得設定によらず一定となるため、低利得設定から高利得設定までの可変増幅部の動作点を確保することが困難であり、広い可変利得レンジを確保することが困難である。また、本来消費電力を抑制できる低利得設定時においても、高利得設定時と同じ消費電力となるため、消費電力が大きくなる。
【００２６】
上記問題に鑑み、本発明は、可変利得増幅器に関して広い可変利得レンジで低歪特性および低消費電力を実現することを課題とする。
【課題を解決するための手段】
【００２７】
一例に係る可変利得増幅器は、一端に入力信号が与えられる直流遮断容量と、前記直流遮断容量の他端の出力を増幅する可変トランジスタサイズの可変増幅部と、前記可変増幅部の出力に接続された負荷インピーダンス部と、一端が前記直流遮断容量の他端に接続されたバイアス抵抗と、前記バイアス抵抗の他端に可変バイアス電圧を印加する可変バイアス電圧生成部と、前記可変増幅部の実質的なトランジスタサイズを大きくする制御をするとき、前記可変バイアス電圧を下げる制御をし、前記可変増幅部の実質的なトランジスタサイズを小さくする制御をするとき、前記可変バイアス電圧を上げる制御をする利得制御部とを備えている。
【００２８】
ここで、「可変増幅部の実質的なトランジスタサイズ」とは、可変増幅部において増幅作用を呈するようにバイアスされたトランジスタの合計サイズのことを指し、可変増幅部の増幅率は可変増幅部の実質的なトランジスタサイズに応じて変化する。つまり、可変増幅部の実質的なトランジスタサイズが大きいほど可変増幅部の増幅率は大きくなる。
【００２９】
また、別例に係る可変利得増幅器は、一端に入力信号が共通に与えられる複数の直流遮断容量と、前記複数の直流遮断容量のそれぞれの他端の出力を増幅する複数の増幅トランジスタを有する可変増幅部と、前記可変増幅部の複数の出力に共通に接続された負荷インピーダンス部と、一端が前記複数の直流遮断容量のそれぞれの他端に接続された複数のバイアス抵抗と、直列接続された定電流源および参照トランジスタを有し、前記複数のバイアス抵抗のそれぞれの他端にバイアス電圧を印加する複数のバイアス電圧生成回路を有する可変バイアス電圧生成部と、前記可変増幅部および可変バイアス電圧生成部のいずれか一方の複数の出力のそれぞれを互いに独立に制御する利得制御部とを備えている。
【００３０】
これら構成によると、可変増幅部の実質的なトランジスタサイズが小さい低利得モードにおいて可変増幅部に流れるバイアス電流密度が大きくなる。これにより、低利得モードにおけるＩＩＰ３が改善される。また、可変増幅部の実質的なトランジスタサイズが大きい高利得モードにおいて可変増幅部に流れるバイアス電流密度が小さくなる。これにより、消費電力の増大を抑制することができる。
【発明の効果】
【００３１】
本発明によると、低消費電力化を図りつつ、低利得から高利得までの広範囲に亘って歪特性を向上することができる。
【図面の簡単な説明】
【００３２】
【図１】図１は、第１の実施形態に係る可変利得増幅器の回路構成図である。
【図２】図２は、可変バイアス電圧生成部の変形例を示す図である。
【図３】図３は、第１の実施形態に係る可変利得増幅器の効果を示す表である。
【図４】図４は、第１の実施形態に係る可変利得増幅器の利得対ＩＩＰ３特性を示すグラフである。
【図５】図５は、第２の実施形態に係る可変利得増幅器の回路構成図である。
【図６】図６は、第２の実施形態に係る可変利得増幅器の効果を示す表である。
【図７】図７は、第２の実施形態に係る可変利得増幅器の利得対ＩＩＰ３特性を示すグラフである。
【図８】図８は、第３の実施形態に係る可変利得増幅器の回路構成図である。
【図９】図９は、可変バイアス電圧生成部の変形例を示す図である。
【図１０】図１０は、第３の実施形態に係る可変利得増幅器の効果を示す表である。
【図１１】図１１は、第３の実施形態に係る可変利得増幅器の利得対ＩＩＰ３特性を示すグラフである。
【図１２】図１２は、第４の実施形態に係る可変利得増幅器の回路構成図である。
【図１３】図１３は、第４の実施形態の変形例に係る可変利得増幅器の回路構成図である。
【図１４】図１４は、第４の実施形態に係る可変利得増幅器の効果を示す表である。
【図１５】図１５は、第４の実施形態に係る可変利得増幅器の利得対ＩＩＰ３特性を示すグラフである。
【図１６】図１６は、一般的なソース接地増幅器の回路構成図である。
【図１７】図１７は、バイアス電圧と歪特性との関係を表すグラフである。
【図１８】図１８は、一般的な可変利得増幅器の回路構成図である。
【発明を実施するための形態】
【００３３】
（第１の実施形態）
図１は、第１の実施形態に係る可変利得増幅器の回路構成を示す。信号Ｖｉｎは、直流遮断容量１を介して可変増幅部４に入力され、電流信号に変換される。さらに、その電流信号は負荷インピーダンス部３により電圧変換されて信号Ｖｏｕｔとなる。可変増幅部４の入力は、バイアス抵抗２を介して可変バイアス電圧生成部５から供給される可変バイアス電圧でバイアスされる。
【００３４】
可変増幅部４は、カスコードトランジスタ４１ｉ（１≦ｉ≦ｎ）と増幅トランジスタ４２ｉとがカスコード接続されてなるカスコード回路がｎ段並列に接続された回路で構成される。可変バイアス電圧生成部５は、可変電流源６および参照トランジスタ５２で構成される。可変電流源６は、定電流源５１ｉとスイッチ６１ｉが直列接続されてなる電流源回路がｎ段並列に接続された回路とそれに並列接続された定電流源５１で構成される。定電流源５１は省略してもよい。参照トランジスタ５２と増幅トランジスタ４２ｉとでカレントミラー回路が構成され、可変電流源６から供給される参照電流に対して、そのトランジスタサイズ比に応じたバイアス電流が可変増幅部４に供給される。
【００３５】
なお、可変電流源６は参照電流としてシンク電流を供給するものであってもよい。その場合、図２に示したように、可変電流源６から供給されるシンク電流をカレントミラー回路でミラーして参照トランジスタ５２に供給すればよい。
【００３６】
図１に戻り、利得制御部９は、可変増幅部４の実質的なトランジスタサイズを大きくする制御をするとき、可変バイアス電圧を下げる制御をし、可変増幅部４の実質的なトランジスタサイズを小さくする制御をするとき、可変バイアス電圧を上げる制御をする。具体的には、利得制御部９は、制御コードＴｉおよびその反転Ｔｉｂを出力し、カスコードトランジスタ４１ｉおよびスイッチ６１ｉをそれぞれ制御する。すなわち、カスコードトランジスタ４１ｉがオンのときはスイッチ６１ｉはオフとなり、カスコードトランジスタ４１ｉがオフのときはスイッチ６１ｉはオンとなるように制御する。
【００３７】
図３は、本実施形態に係る可変利得増幅器の効果を示す表である。ここで、制御ビット数を７とし、増幅トランジスタ４２ｉは２のべき乗で重み付けしたサイズ（１μｍ、２μｍ、４μｍ、８μｍ、１６μｍ、３２μｍ、６４μｍ）とし、参照トランジスタ５２のサイズを１μｍとする。また、可変電流源６は２０μＡから３０μＡの範囲で制御可能とし、電流源５１の電流を２０μＡ、電流源５１ｉの総電流を１０μＡとする。電流源５１ｉもまた２のべき乗で重み付けした電流（０．０８μＡ、０．１６μＡ、０．３２μＡ、０．６４μＡ、１．２８μＡ、２．５６μＡ、５．１２μＡ）とする。同表は、負荷インピーダンス部３を１００Ωの抵抗とした場合の利得モード１，８，３２，６４，１２７における制御コード、実質的な増幅トランジスタサイズ、参照トランジスタ５２に流れる参照電流、増幅トランジスタ４２ｉに流れるバイアス電流の電流密度、消費電流、利得、ＩＩＰ３を示している。ＩＩＰ３の評価条件は、６００ＭＨｚと６１０ＭＨｚの正弦波を同時に入力し、６００ＭＨｚの出力パワーと、３次歪である５９０ＭＨｚの出力パワーから算出したものである。本実施形態と対比される従来技術は特許文献１に開示されたものである。
【００３８】
同表からわかるように、本実施形態に係る可変利得増幅器では、利得を下げるほど参照電流が増大する、すなわち、電流密度が大きくなる。これにより、従来と比べ、低利得モードにおけるＩＩＰ３が改善される。図４のグラフからわかるように、本実施形態では利得が低い程、ＩＩＰ３の改善効果は大きく、最大で８ｄＢ程度の改善効果がある。
【００３９】
なお、カスコードトランジスタ４１ｉとスイッチ６１ｉの個数は同じでなくてもよい。可変増幅部４の実質的なトランジスタサイズを大きくすると可変バイアス電圧が下がり、可変増幅部４の実質的なトランジスタサイズを小さくすると可変バイアス電圧が上がるように、可変増幅部４および可変電流源６を構成すればよい。
【００４０】
（第２の実施形態）
図５は、第２の実施形態に係る可変利得増幅器の回路構成を示す。以下、第１の実施形態と異なる点について説明する。
【００４１】
可変バイアス電圧生成部５は、定電流源５１および可変参照トランジスタ回路７で構成される。可変参照トランジスタ回路７は、参照トランジスタ５２ｉとスイッチ７１ｉが直列接続されてなる参照トランジスタ回路がｎ段並列に接続された回路とそれに並列接続された参照トランジスタ５２で構成される。参照トランジスタ５２は省略してもよい。可変参照トランジスタ回路７と増幅トランジスタ４２ｉとでカレントミラー回路が構成され、定電流源５１から供給される参照電流に対して、そのトランジスタサイズ比に応じたバイアス電流が可変増幅部４に供給される。
【００４２】
利得制御部９は、可変増幅部４の実質的なトランジスタサイズを大きくする制御をするとき、可変バイアス電圧を下げる制御をし、可変増幅部４の実質的なトランジスタサイズを小さくする制御をするとき、可変バイアス電圧を上げる制御をする。具体的には、利得制御部９は、制御コードＴｉを出力し、カスコードトランジスタ４１ｉおよびスイッチ７１ｉを制御する。すなわち、カスコードトランジスタ４１ｉがオンのときはスイッチ７１ｉもオンとなり、カスコードトランジスタ４１ｉがオフのときはスイッチ７１ｉもオフとなるように制御する。
【００４３】
図６は、本実施形態に係る可変利得増幅器の効果を示す表である。ここで、制御ビット数を７とし、増幅トランジスタ４２ｉは２のべき乗で重み付けしたサイズ（１μｍ、２μｍ、４μｍ、８μｍ、１６μｍ、３２μｍ、６４μｍ）とする。また、参照トランジスタ５２のサイズを１０μｍとし、参照トランジスタ５２ｉも２のべき乗で重み付けしたサイズ（０．０４μｍ、０．０８μｍ、０．１６μｍ、０．３２μｍ、０．６４μｍ、１．２８μｍ、２．５６μｍ）とし、可変参照トランジスタ回路７のトランジスタサイズは１０μｍから１５μｍまで可変とする。また、定電流源５１の電流を３００μＡとする。同表は、負荷インピーダンス部３を１００Ωの抵抗とした場合の利得モード１，８，３２，６４，１２７における制御コード、実質的な増幅トランジスタサイズ、可変参照トランジスタ回路７のトランジスタサイズ、増幅トランジスタ４２ｉに流れるバイアス電流の電流密度、消費電流、利得、ＩＩＰ３を示している。ＩＩＰ３の評価条件は、６００ＭＨｚと６１０ＭＨｚの正弦波を同時に入力し、６００ＭＨｚの出力パワーと、３次歪である５９０ＭＨｚの出力パワーから算出したものである。本実施形態と対比される従来技術は特許文献１に開示されたものである。
【００４４】
同表からわかるように、本実施形態に係る可変利得増幅器では、利得を下げるほどミラー比が増大して電流密度が大きくなる。これにより、従来と比べ、低利得モードにおけるＩＩＰ３が改善される。図７のグラフからわかるように、本実施形態では利得が低い程、ＩＩＰ３の改善効果は大きく、最大で６ｄＢ程度の改善効果がある。
【００４５】
なお、カスコードトランジスタ４１ｉとスイッチ７１ｉの個数は同じでなくてもよい。可変増幅部４の実質的なトランジスタサイズを大きくすると可変バイアス電圧が下がり、可変増幅部４の実質的なトランジスタサイズを小さくすると可変バイアス電圧が上がるように、可変増幅部４および可変参照トランジスタ回路７を構成すればよい。
【００４６】
（第３の実施形態）
図８は、第３の実施形態に係る可変利得増幅器の回路構成を示す。以下、第１の実施形態と異なる点について説明する。
【００４７】
可変バイアス電圧生成部５は、定電圧源５３および可変分圧回路８で構成される。可変分圧回路８は、抵抗８１ｉとスイッチ８２ｉが直列接続されてなる抵抗回路がｎ段並列に接続された回路とそれに直列接続された抵抗８３で構成される。可変バイアス電圧は、定電圧源５３から供給される電圧を抵抗８１ｉと抵抗８３で分圧した電圧として与えられる。なお、可変分圧回路８において抵抗８１ｉをすべて直列接続してもよい。その場合、図９に示したように、制御信号Ｓｉで制御されるスイッチ８２ｉの一端をバイアス電圧出力端にすればよい。
【００４８】
図８に戻り、利得制御部９は、可変増幅部４の実質的なトランジスタサイズを大きくする制御をするとき、可変バイアス電圧を下げる制御をし、可変増幅部４の実質的なトランジスタサイズを小さくする制御をするとき、可変バイアス電圧を上げる制御をする。具体的には、利得制御部９は、制御コードＴｉを出力し、カスコードトランジスタ４１ｉおよびスイッチ８２ｉを制御する。すなわち、カスコードトランジスタ４１ｉがオンのときはスイッチ８２ｉもオンとなり、カスコードトランジスタ４１ｉがオフのときはスイッチ８２ｉもオフとなるように制御する。
【００４９】
図１０は、本実施形態に係る可変利得増幅器の効果を示す表である。ここで、制御ビット数を７とし、増幅トランジスタ４２ｉは２のべき乗で重み付けしたサイズ（１μｍ、２μｍ、４μｍ、８μｍ、１６μｍ、３２μｍ、６４μｍ）とする。また、抵抗８３を１００Ωとし、抵抗８１ｉを２−１のべき乗で重み付けした値（１９２ｋΩ、９６ｋΩ、４８ｋΩ、２４ｋΩ、１２ｋΩ、６ｋΩ、３ｋΩ）とし、分圧比は０．９３８から０．９９９まで可変とする。また、定電圧源５３の電圧を５９４ｍＶとし、可変バイアス電圧は５５７ｍＶから５９３ｍＶまで可変とする。同表は、負荷インピーダンス部３を１００Ωの抵抗とした場合の利得モード１，８，３２，６４，１２７における制御コード、実質的な増幅トランジスタサイズ、可変バイアス電圧、増幅トランジスタ４２ｉに流れるバイアス電流の電流密度、消費電流、利得、ＩＩＰ３を示している。ＩＩＰ３の評価条件は、６００ＭＨｚと６１０ＭＨｚの正弦波を同時に入力し、６００ＭＨｚの出力パワーと、３次歪である５９０ＭＨｚの出力パワーから算出したものである。本実施形態と対比される従来技術は特許文献１に開示されたものである。
【００５０】
同表からわかるように、本実施形態に係る可変利得増幅器では、利得を下げるほどバイアス電圧が増大し、電流密度が大きくなる。これにより、従来と比べ、低利得モードにおけるＩＩＰ３が改善される。図１１のグラフからわかるように、本実施形態では利得が低い程、ＩＩＰ３の改善効果は大きく、最大で６ｄＢ程度の改善効果がある。
【００５１】
なお、カスコードトランジスタ４１ｉとスイッチ８２ｉの個数は同じでなくてもよい。可変増幅部４の実質的なトランジスタサイズを大きくすると可変バイアス電圧が下がり、可変増幅部４の実質的なトランジスタサイズを小さくすると可変バイアス電圧が上がるように、可変増幅部４および可変分圧回路８を構成すればよい。また、抵抗８３および抵抗８１ｉの抵抗値の設定によっては、これら抵抗がバイアス抵抗として機能するため、バイアス抵抗２を省略してもよい。
【００５２】
上記各実施形態に係る可変利得増幅器の低利得モード時の消費電流は従来よりも大きくなるが、消費電流の絶対値が大きな高利得モード時では消費電流は従来とほぼ同一であるため、特に問題にならない。言い換えると、従来の可変利得増幅器では歪特性改善のために消費電流を大きくする必要があったが、上記各実施形態に係る可変利得増幅器では、消費電流の増大を抑制しながら、歪特性を改善することができる。
【００５３】
（第４の実施形態）
図１２は、第４の実施形態に係る可変利得増幅器の回路構成を示す。信号Ｖｉｎは、直流遮断容量１ｉを介して可変増幅部４に入力され、電流信号に変換される。さらに、その電流信号は負荷インピーダンス部３により電圧変換されて信号Ｖｏｕｔとなる。可変増幅部４の入力は、バイアス抵抗２ｉを介して可変バイアス電圧生成部５から供給される可変バイアス電圧でバイアスされる。
【００５４】
可変増幅部４は、ｎ個の増幅トランジスタ４２ｉで構成される。可変バイアス電圧生成部５は、ｎ個のバイアス電圧生成回路で構成される。各バイアス電圧生成回路は、直列接続された定電流源５１ｉ、参照トランジスタ５２ｉ、およびスイッチ６１ｉ、ならびにバイアス抵抗２ｉとグランドとの間に接続されたスイッチ６２ｉで構成される。利得制御部９は、可変バイアス電圧生成部５の複数の出力のそれぞれを互いに独立に制御する。具体的には、利得制御部９は、制御コードＴｉおよびその反転Ｔｉｂを出力し、スイッチ６１ｉおよび６２ｉをそれぞれ制御する。すなわち、スイッチ６１ｉがオンのときはスイッチ６２ｉはオフとなり、スイッチ６１ｉがオフのときはスイッチ６２ｉはオンとなるように制御する。
【００５５】
可変バイアス電圧生成部５の複数の出力に代えて可変増幅部４の複数の出力のそれぞれを互いに独立に制御してもよい。図１３は、本実施形態の変形例に係る可変利得増幅器の回路構成を示す。可変増幅部４は、カスコード接続されたカスコードトランジスタ４１ｉおよび増幅トランジスタ４２ｉからなるカスコード回路をｎ個備えている。可変バイアス電圧生成部５は、定電流源５１ｉおよび参照トランジスタ５２ｉからなるバイアス電圧生成回路をｎ個備えている。利得制御部９は、可変増幅部４の複数の出力のそれぞれを互いに独立に制御する。具体的には、利得制御部９は、制御コードＴｉを出力し、カスコードトランジスタ４１ｉを制御する。
【００５６】
図１４は、本実施形態に係る可変利得増幅器の効果を示す表である。ここで、制御ビット数を７とし、増幅トランジスタ４２ｉは２のべき乗で重み付けしたサイズ（１μｍ、２μｍ、４μｍ、８μｍ、１６μｍ、３２μｍ、６４μｍ）とし、参照トランジスタ５２ｉも２のべき乗で重み付けしたサイズ（１μｍ、２μｍ、４μｍ、８μｍ、１６μｍ、３２μｍ、６４μｍ）とする。また、定電流源５１ｉは、対応する増幅トランジスタ４２ｉが線形領域で動作する電流値（３０μＡ、２９．８μＡ、２９．５μＡ、２８．８μＡ、２７．６μＡ、２５．１μＡ、２０μＡ、）とする。同表は、負荷インピーダンス部３を１００Ωの抵抗とした場合の利得モード１，７，３１，６３，１２７における制御コード、実質的な増幅トランジスタサイズ、消費電流、利得、ＩＩＰ３を示している。ＩＩＰ３の評価条件は、６００ＭＨｚと６１０ＭＨｚの正弦波を同時に入力し、６００ＭＨｚの出力パワーと、３次歪である５９０ＭＨｚの出力パワーから算出したものである。本実施形態と対比される従来技術は非特許文献１に開示されたものである。
【００５７】
同表からわかるように、本実施形態に係る可変利得増幅器では、増幅トランジスタ４２ｉに線形動作するようなバイアス電流が独立に供給されるため、利得を下げてもＩＩＰ３は劣化しない。図１５のグラフからわかるように、一部の利得設定の除き、本実施形態のＩＩＰ３の改善効果は大きい。従来の可変利得増幅器では、増幅トランジスタサイズによらずバイアス電流が一定であるため、低利得モードにおいては増幅器としての動作点が維持できなくなり、利得特性や歪特性が大きく劣化する。すなわち、低利得モードでの使用ができないため、可変利得レンジがあまり広くとれない。これに対して、本実施形態に係る可変利得増幅器では、高利得モード時の消費電流が従来よりも大きくなるものの、全利得モードの平均消費電流はほとんど差がない。言い換えると、本実施形態に係る可変利得増幅器では、消費電流の増大を抑制しながら、歪特性を改善することができる。
【００５８】
なお、高周波向けの可変利得増幅器の場合には、上記各実施形態においてバイアス抵抗２に代えてバイアスインダクタを設けてもよい。また、上記各実施形態に係る可変利得増幅器の一部またはすべてのトランジスタをバイポーラトランジスタにしてもよい。
【産業上の利用可能性】
【００５９】
本発明に係る可変利得増幅器は、広い可変利得レンジで低歪特性および低消費電力が可能であるため、テレビチューナ等の低雑音増幅器として有用である。
【符号の説明】
【００６０】
１      直流遮断容量
１ｉ    直流遮断容量
２      バイアス抵抗
２ｉ    バイアス抵抗
３      負荷インピーダンス部
４      可変増幅部
４１ｉ  カスコードトランジスタ（第１のトランジスタ）
４２ｉ  増幅トランジスタ（第２のトランジスタ）
５      可変バイアス電圧生成部
５１    定電流源
５１ｉ  定電流源
５２    参照トランジスタ
５２ｉ  参照トランジスタ
５３    定電圧源
６      可変電流源
６１ｉ  スイッチ
７      可変参照トランジスタ回路
７１ｉ  スイッチ
８      可変分圧回路
８１ｉ  抵抗
８２ｉ  スイッチ
８３    抵抗
９      利得制御部
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一端に入力信号が与えられる直流遮断容量と、
前記直流遮断容量の他端の出力を増幅する可変トランジスタサイズの可変増幅部と、
前記可変増幅部の出力に接続された負荷インピーダンス部と、
一端が前記直流遮断容量の他端に接続されたバイアス抵抗と、
前記バイアス抵抗の他端に可変バイアス電圧を印加する可変バイアス電圧生成部と、
前記可変増幅部の実質的なトランジスタサイズを大きくする制御をするとき、前記可変バイアス電圧を下げる制御をし、前記可変増幅部の実質的なトランジスタサイズを小さくする制御をするとき、前記可変バイアス電圧を上げる制御をする利得制御部とを備えている
ことを特徴とする可変利得増幅器。
【請求項２】
請求項１の可変利得増幅器において、
前記可変増幅部は、２個のトランジスタがカスコード接続されてなるカスコード回路が複数個並列接続されて構成されたものであり、
前記複数のカスコード回路のそれぞれにおける第１のトランジスタは、前記利得制御部によって互いに独立にスイッチング制御され、第２のトランジスタのゲートは、前記直流遮断容量の他端に接続されており、
前記可変バイアス電圧生成部は、
前記利得制御部によって供給電流量が制御される可変電流源と、
前記可変電流源から供給される電流を前記可変バイアス電圧に変換する参照トランジスタとを有するものである
ことを特徴とする可変利得増幅器。
【請求項３】
請求項２の可変利得増幅器において、
前記可変電流源は、定電流源およびスイッチが直列接続されてなる電流源回路が複数個並列接続されて構成されたものであり、
前記複数の電流源回路のそれぞれにおけるスイッチは、前記利得制御部によって互いに独立にスイッチング制御されるものである
ことを特徴とする可変利得増幅器。
【請求項４】
請求項３の可変利得増幅器において、
前記可変電流源は、前記複数の電流源回路に並列接続された定電流源を有するものであり、
前記カスコード回路および電流源回路の個数は同じであり、
前記利得制御部は、対応関係にある前記カスコード回路および電流源回路における前記第１のトランジスタおよびスイッチに対して互いに逆のスイッチング制御をする
ことを特徴とする可変利得増幅器。
【請求項５】
請求項１の可変利得増幅器において、
前記可変増幅部は、２個のトランジスタがカスコード接続されてなるカスコード回路が複数個並列接続されて構成されたものであり、
前記複数のカスコード回路のそれぞれにおける第１のトランジスタは、前記利得制御部によって互いに独立にスイッチング制御され、第２のトランジスタのゲートは、前記直流遮断容量の他端に接続されており、
前記可変バイアス電圧生成部は、
定電流源と、
前記利得制御部によってトランジスタサイズが制御され、前記定電流源から供給される電流を前記可変バイアス電圧に変換する可変参照トランジスタ回路とを有するものである
ことを特徴とする可変利得増幅器。
【請求項６】
請求項５の可変利得増幅器において、
前記可変参照トランジスタ回路は、参照トランジスタおよびスイッチが直列接続されてなる参照トランジスタ回路が複数個並列接続されて構成されたものであり、
前記複数の参照トランジスタ回路のそれぞれにおけるスイッチは、前記利得制御部によって互いに独立にスイッチング制御されるものである
ことを特徴とする可変利得増幅器。
【請求項７】
請求項６の可変利得増幅器において、
前記可変参照トランジスタ回路は、前記複数の参照トランジスタ回路に並列接続された参照トランジスタを有するものであり、
前記カスコード回路および参照トランジスタ回路の個数は同じであり、
前記利得制御部は、対応関係にある前記カスコード回路および参照トランジスタ回路における前記第１のトランジスタおよびスイッチに対して同じスイッチング制御をする
ことを特徴とする可変利得増幅器。
【請求項８】
請求項１の可変利得増幅器において、
前記可変増幅部は、２個のトランジスタがカスコード接続されてなるカスコード回路が複数個並列接続されて構成されたものであり、
前記複数のカスコード回路のそれぞれにおける第１のトランジスタは、前記利得制御部によって互いに独立にスイッチング制御され、第２のトランジスタのゲートは、前記直流遮断容量の他端に接続されており、
前記可変バイアス電圧生成部は、
定電圧源と、
前記利得制御部によって分圧比が制御され、前記定電圧源から供給される電圧を分圧して前記可変バイアス電圧を生成する可変分圧回路とを有するものである
ことを特徴とする可変利得増幅器。
【請求項９】
請求項８の可変利得増幅器において、
前記可変分圧回路は、
一端が前記定電圧源に接続された抵抗と、
それぞれが前記抵抗の他端に直列接続された抵抗およびスイッチからなり、互いに並列接続された複数の抵抗回路とを有するものであり、
前記複数の抵抗回路のそれぞれにおけるスイッチは、前記利得制御部によって互いに独立にスイッチング制御されるものである
ことを特徴とする可変利得増幅器。
【請求項１０】
請求項９の可変利得増幅器において、
前記カスコード回路および抵抗回路の個数は同じであり、
前記利得制御部は、対応関係にある前記カスコード回路および抵抗回路における前記第１のトランジスタおよびスイッチに対して同じスイッチング制御をする
ことを特徴とする可変利得増幅器。
【請求項１１】
一端に入力信号が共通に与えられる複数の直流遮断容量と、
前記複数の直流遮断容量のそれぞれの他端の出力を増幅する複数の増幅トランジスタを有する可変増幅部と、
前記可変増幅部の複数の出力に共通に接続された負荷インピーダンス部と、
一端が前記複数の直流遮断容量のそれぞれの他端に接続された複数のバイアス抵抗と、
直列接続された定電流源および参照トランジスタを有し、前記複数のバイアス抵抗のそれぞれの他端にバイアス電圧を印加する複数のバイアス電圧生成回路を有する可変バイアス電圧生成部と、
前記可変増幅部および可変バイアス電圧生成部のいずれか一方の複数の出力のそれぞれを互いに独立に制御する利得制御部とを備えている
ことを特徴とする可変利得増幅器。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2011111140.tif 000033
【図２】
2011111140.tif 000034
【図３】
2011111140.tif 000035
【図４】
2011111140.tif 000036
【図５】
2011111140.tif 000037
【図６】
2011111140.tif 000038
【図７】
2011111140.tif 000039
【図８】
2011111140.tif 000040
【図９】
2011111140.tif 000041
【図１０】
2011111140.tif 000042
【図１１】
2011111140.tif 000043
【図１２】
2011111140.tif 000044
【図１３】
2011111140.tif 000045
【図１４】
2011111140.tif 000046
【図１５】
2011111140.tif 000047
【図１６】
2011111140.tif 000048
【図１７】
2011111140.tif 000049
【図１８】
2011111140.tif 000050
【国際調査報告】
2011111140.tif 000051
2011111140.tif 000052
2011111140.tif 000053
2011111140.tif 000054