(57)【要約】  ｐ型の半導体層（３１）と、半導体層（３１）とフォトダイオードを構成するように、半導体層（３１）に埋め込まれたｎ型の表面埋込領域（３３）と、表面埋込領域（３３）に埋め込まれ、フォトダイオードが生成した電荷を蓄積するｎ型の電荷蓄積領域（３６）と、表面埋込領域（３３）に埋め込まれ、半導体層（３１）と共に表面埋込領域（３３）を挟むことにより電位障壁を形成するｐ型の障壁形成領域と、半導体層（３１）に埋め込まれ、電位障壁を越えて電荷蓄積領域（３６）から流出した過剰の電荷を収納し吐き出すｎ型の電荷吐出領域（３４）とを備え、光通信信号を受信して、電荷蓄積領域（３６）の電位の変化を信号として取り出すことにより、光が生成した電子を高速に転送する光情報取得素子、光情報取得素子アレイ、高速に画像取得と光通信による情報取得を行うハイブリッド型固体撮像装置を提供する。
2011096549.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体層と、
前記半導体層とフォトダイオードを構成するように、前記半導体層の上部の一部に埋め込まれた第２導電型の表面埋込領域と、
前記表面埋込領域の上部の一部に埋め込まれ、前記フォトダイオードが生成した電荷の一部を蓄積する第２導電型の電荷蓄積領域と、
前記表面埋込領域の上部の一部に前記電荷蓄積領域に隣接して埋め込まれ、前記半導体層と共に前記表面埋込領域を挟むことにより、前記電荷蓄積領域に蓄積された電荷の流出に対する電位障壁を形成する第１導電型の障壁形成領域と、
前記半導体層の上部の他の一部に前記表面埋込領域に隣接して埋め込まれ、前記電位障壁を越えて前記電荷蓄積領域から流出した過剰の電荷を収納し吐き出す第２導電型の電荷吐出領域
とを備え、光通信信号のオン・オフに伴い、前記電位障壁の高さに依拠して前記電荷蓄積領域に蓄積される電荷で決まる前記電荷蓄積領域の電位の変化を信号として取り出すことを特徴とする光情報取得素子。
【請求項２】
第１導電型の半導体層と、
前記半導体層とフォトダイオードを構成するように、前記半導体層の上部の一部に埋め込まれた第２導電型の表面埋込領域と、
前記表面埋込領域の上部の一部に埋め込まれ、前記フォトダイオードが生成した電荷の一部を蓄積する第２導電型の電荷蓄積領域と、
前記表面埋込領域の上部の一部に前記電荷蓄積領域に隣接して埋め込まれ、前記半導体層と共に前記表面埋込領域を挟むことにより、前記電荷蓄積領域に蓄積された電荷の流出に対する電位障壁を形成する第１導電型の障壁形成領域と、
前記半導体層の上部の他の一部に前記表面埋込領域に隣接して埋め込まれ、前記電位障壁を越えて前記電荷蓄積領域から流出した過剰の電荷を収納し吐き出す第２導電型の電荷吐出領域
とを備える光情報取得素子を複数個、同一の半導体チップ上に配列し、
光通信信号のオン・オフに伴い、前記電位障壁の高さに依拠して前記電荷蓄積領域に蓄積される電荷で決まる前記電荷蓄積領域の電位の変化を、複数個の前記光情報取得素子のそれぞれから信号として取り出すことを特徴とする光情報取得素子アレイ。
【請求項３】
第１導電型の半導体層と、
前記半導体層とフォトダイオードを構成するように、前記半導体層の上部の一部に埋め込まれた第２導電型の表面埋込領域と、
前記表面埋込領域の上部の一部に埋め込まれ、前記フォトダイオードが生成した電荷の一部を蓄積する第２導電型の電荷蓄積領域と、
前記表面埋込領域の上部の一部に前記電荷蓄積領域に隣接して埋め込まれ、前記半導体層と共に前記表面埋込領域を挟むことにより、前記電荷蓄積領域に蓄積された電荷の流出に対する電位障壁を形成する第１導電型の障壁形成領域と、
前記半導体層の上部の他の一部に前記表面埋込領域に隣接して埋め込まれ、前記電位障壁を越えて前記電荷蓄積領域から流出した過剰の電荷を収納し吐き出す第２導電型の電荷吐出領域
とを備える光情報取得素子を、複数個の画像信号用の画素とともに複数個、同一の半導体チップ上に混載して配列し、
光通信信号のオン・オフに伴い、前記電位障壁の高さに依拠して前記電荷蓄積領域に蓄積される電荷で決まる前記電荷蓄積領域の電位の変化を、複数個の前記光情報取得素子のそれぞれから信号として取り出し、複数個の前記画像信号用の画素からそれぞれ画像信号を取り出すことを特徴とするハイブリッド型固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信信号として受信した光が生成した電子を転送、蓄積する機能を持った光情報取得素子、及びこの光情報取得素子を１次元又は２次元に周期的に配列した光情報取得素子アレイ、及び光情報取得素子と画像信号用の画素とを同一半導体チップ上に配列したハイブリッド型固体撮像装置に関する。
【背景技術】
【０００２】
信号機や自動車のテールランプにＬＥＤが使用されるようになってきたことから、ＬＥＤアレイを光源とし、光による空間無線通信により道路情報や、自動車が安全に走行するための情報を、信号機と自動車間（路車間）及び自動車間（車車間）でやり取りすることのできるシステムの実現に大きな期待が寄せられている。【０００３】
例えば、図１２（ａ）に示すような、ｐ型の半導体層３１と、半導体層３１の上に配置されたｎ型の表面埋込領域３３とでフォトダイオード（３３，３１）を構成した光情報取得素子が提案されている（非特許文献１参照。）。信号電荷を生成するフォトダイオードの接合容量は、フォトダイオードに並列に接続され、光電変換によって生成された電荷を蓄積する電荷蓄積用コンデンサとして機能する。表面埋込領域（受光カソード領域）３３の上部には、接地電位（低位電源）ＧＮＤに接続されたｐ型のピニング層３７が配置されている。更に、図１２（ａ）の右側に示すように、半導体層３１の表面には、表面埋込領域３３と離間して浮遊拡散領域となるｎ型の電荷蓄積領域３６が配置され、電荷蓄積領域３６と離間して、リセットトランジスタのｎ型のリセットドレイン領域３９が配置されている。電荷蓄積領域３６は、リセットトランジスタのリセットソース領域としても機能する。電荷蓄積領域３６とリセットドレイン領域３９の間の半導体層３１の上には第１のゲート絶縁膜が形成され、表面埋込領域３３と電荷蓄積領域３６の間の半導体層３１の上には第２のゲート絶縁膜が形成されている。第１のゲート絶縁膜上には、リセットゲート電極が配置され、電荷蓄積領域３６、リセットゲート電極及びリセットドレイン領域３９とでリセットトランジスタとしてのｎＭＯＳＦＥＴを構成し、第２のゲート絶縁膜上には、バリアゲート電極が配置され、半導体層３１をソース領域とし、バリアゲート電極及びドレイン領域となる電荷蓄積領域３６とでバリアトランジスタとしてのｎＭＯＳＦＥＴを構成している。【０００４】
図１２（ｂ）は、バリアゲート電極にハイレベルの電圧が印加され、バリアトランジスタが導通状態になり、同時に、リセットゲート電極にハイレベルの電圧が印加され、リセットトランジスタが導通状態になっているときの、半導体層３１の表面部における伝導帯の電位レベルを示す。電荷生成領域（受光アノード領域）で生成されたキャリア（電子）は、表面埋込領域３３よりもポテンシャルレベルの低い電荷蓄積領域３６に注入される。表面埋込領域３３の不純物密度を電荷蓄積領域３６の不純物密度よりも低く設定することにより、フォトダイオードを完全空乏化電位で動作させ、そのキャパシタンスの大きさが電荷蓄積領域３６での応答とは無関係にし、寄生容量ＣＦＤを小さくすることができる。このため、フォトダイオードの面積を十分に確保しながら、光通信信号に対して高速で応答することが可能になる。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】伊藤真也、他７名、「車車間・路車間光通信システムへのＣＭＯＳイメージセンサ技術の応用と光受信画素回路の特性評価」、映像情報メディア学会、情報センシング研究会、２００９年３月１９日
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、路車間及び車車間でやり取りすることのできる光通信システムの本格的な検討は、殆ど進んでいない。例えば、非特許文献１に記載された構造において、光情報取得素子を高速応答をさせるためには、時定数τを小さくする必要があり、検出部の容量を小さくする必要があるが、リセットトランジスタが存在するため、そのゲート容量等の寄生容量を小さくすることができないので、高速応答には難がある。【０００７】
本発明は、ＣＭＯＳイメージセンサの機能性に着目した路車間・車車間通信機能を備えたイメージセンサに関するものである。特に１つのイメージセンサにおいて、画像取得と光通信による情報取得を同時に行うことができる機能を持たせ、光信号の送信位置を画像によってトラッキングしながら、通信を行う知的な機能を持たせる。【０００８】
本発明は、路車間・車車間通信を光通信で行う場合等において、光通信信号として受信した光が生成した電子を高速に転送、蓄積する機能を持った光情報取得素子、更には、この光情報取得素子を１次元又は２次元に周期的に配列した応答速度の速い光情報取得素子アレイ、及び、ＣＭＯＳイメージセンサの機能性に着目して、光情報取得素子と画像信号用の画素とを同一半導体チップ上に配列し、１つの固体撮像装置において、高速に画像取得と光通信による情報取得を同時に行い、光信号の送信位置を画像によってトラッキングしながら、通信を行う知的な機能を有するハイブリッド型固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の第１の態様は、第１導電型の半導体層と、半導体層とフォトダイオードを構成するように、半導体層の上部の一部に埋め込まれた第２導電型の表面埋込領域と、表面埋込領域の上部の一部に埋め込まれ、フォトダイオードが生成した電荷の一部を蓄積する第２導電型の電荷蓄積領域と、表面埋込領域の上部の一部に電荷蓄積領域に隣接して埋め込まれ、半導体層と共に表面埋込領域を挟むことにより、電荷蓄積領域に蓄積された電荷の流出に対する電位障壁を形成する第１導電型の障壁形成領域と、半導体層の上部の他の一部に表面埋込領域に隣接して埋め込まれ、電位障壁を越えて電荷蓄積領域から流出した過剰の電荷を収納し吐き出す第２導電型の電荷吐出領域とを備える光情報取得素子であることを要旨とする。この第１の態様に係る光情報取得素子においては、光通信信号のオン・オフに伴い、電位障壁の高さに依拠して電荷蓄積領域に蓄積される電荷で決まる電荷蓄積領域の電位の変化を信号として取り出すことを特徴とする。【００１０】
本発明の第２の態様は、第１の態様に係る光情報取得素子を複数個、同一の半導体チップ上に配列した光情報取得素子アレイであることを要旨とする。この第２の態様に係る光情報取得素子アレイにおいては、光通信信号のオン・オフに伴い、電位障壁の高さに依拠して電荷蓄積領域に蓄積される電荷で決まる電荷蓄積領域の電位の変化を、複数個の光情報取得素子のそれぞれから信号として取り出すことを特徴とする。【００１１】
本発明の第３の態様は、第１の態様に係る光情報取得素子を複数個の画像信号用の画素とともに複数個、同一の半導体チップ上に混載して配列したハイブリッド型固体撮像装置であることを要旨とする。この第３の態様に係るハイブリッド型固体撮像装置においては、光通信信号のオン・オフに伴い、電位障壁の高さに依拠して電荷蓄積領域に蓄積される電荷で決まる電荷蓄積領域の電位の変化を、複数個の光情報取得素子のそれぞれから信号として取り出し、複数個の画像信号用の画素からそれぞれ画像信号を取り出すことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、光通信において、光通信信号として受信した光が生成した電子を高速に転送、蓄積することの可能な光情報取得素子、この光情報取得素子を１次元又は２次元に周期的に配列した応答速度の速い光情報取得素子アレイ、及び、光情報取得素子と画像信号用の画素とを同一半導体チップ上に配列して、高速に画像取得と光通信による情報取得を同時に行い、光信号の送信位置を画像によってトラッキングしながら、通信を行うことが可能なハイブリッド型固体撮像装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係るハイブリッド型固体撮像装置（２次元イメージセンサ）の半導体チップ上のレイアウトと、半導体チップに接続され、主に光通信信号を処理する外部システムとを含む全体構成を説明する模式的平面図である。
【図２】図１に示した半導体チップ上に配列される画素アレイ部のレイアウトの一例を示す拡大図である。
【図３】図１に示した外部システムの構成の概略を説明する例示的なブロック図である。
【図４】図４（ａ）は、本発明の実施の形態に係るハイブリッド型固体撮像装置の光通信信号用の画素となる光情報取得素子の構成の概略の一部を説明する模式的な断面図である。図４（ｂ）は、下方向を電位（ポテンシャル）の正方向として表現した、図４（ａ）に対応する、電荷（電子）に対するポテンシャル図である。
【図５】本発明の実施の形態に係る光情報取得素子の電荷蓄積領域と電荷吐出領域との間に設けられる電位障壁の高さを決める完全空乏化電位を説明する図である。
【図６】本発明の実施の形態に係る光情報取得素子の動作を説明するタイミング図である。
【図７】本発明の実施の形態に係る光情報取得素子に入射するＬＥＤ光源の強度を変化させたときの、電荷蓄積領域の電位の振幅の周波数依存性を示す図である。
【図８】図８（ａ）は、図３に示した外部システムにおいて、パルス等化器（イコライザ））を使用する前の光通信信号用の画素からの光信号の出力パルスの波形を連続的に重ね合わせて表示したアイ・ダイアグラムで、図８（ｂ）は、パルス等化器を使用することにより、パルスの質が改善されることを説明するアイ・ダイアグラムである。
【図９】本発明の実施の形態に係る半導体チップの画像信号用の画素Ｘによって撮像された灰色画像を示す図である。
【図１０】図１０（ａ）は、光通信信号の送信側において、ＱＶＧＡ解像度のＣＭＯＳカメラによって撮影された画像であり、図１０（ｂ）は、図１０（ａ）の画像を１０Ｘ１０の赤外線ＬＥＤアレイによって、５ＭＨｚの搬送周波数で送信された光信号を、光通信信号用の画素によって受信し、再生した画像を示す図である。
【図１１】ＬＥＤ光源を追尾したときの、本発明の実施の形態に係るハイブリッド型固体撮像装置の応答特性を示す図である。
【図１２】図１２（ａ）は、本発明の前提となった先行技術に係る光情報取得素子の構成を説明する模式的な断面図である。図１２（ｂ）は、下方向を電位の正方向として示した、図１２（ａ）に対応する、電荷（電子）に対するポテンシャル図である。
【発明を実施するための形態】
【００１４】
次に、図面を参照して、本発明の前提となった図１２に示された非特許文献１に記載された構造について検討し、その後、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１５】
（先行技術の検討）
図１２に示す先行技術に係る光情報取得素子は、サブスレショルド領域で動作するＭＯＳトランジスタに、フォトダイオードで発生した光パルスによる電流を流すことで、不完全蓄積モードで動作させることにより、十分な応答速度と感度の両立を図るものである。図１２に示す先行技術に係る光情報取得素子のバリアトランジスタのゲート電極にはパルス波の読み出し信号が印加される。バリアトランジスタのゲートに入力する電圧は、フォトダイオードで発生した全ての電子が電荷蓄積領域３６に流れ込むことができる電位に設定されている。電荷蓄積領域３６には、図１２（ａ）に示すように、増幅回路Ａijを構成する読み出しトランジスタ（図示省略）のゲート電極が接続されている。読み出しトランジスタのドレイン電極は高位電源ＶDDに接続され、ソース電極は、選択トランジスタ（図示省略）を介して垂直信号線Ｂjに接続されている。バリアトランジスタのゲート電極にパルス波の読み出し信号が印加されると、電荷蓄積領域３６に転送された電荷量に対応した電位として入力電圧ＶＦＤが増幅回路Ａijの読み出しトランジスタのゲート電極に印加され、電荷蓄積領域３６の電位に対応する電流が増幅回路Ａijの読み出しトランジスタで増幅されて垂直信号線Ｂjに読み出される。
【００１６】
図１２に示す先行技術に係る光情報取得素子は、電流アンプ回路を利用していないので、素子面積の小型化、消費電力の低減化、ノイズの抑制が可能である。特に、小型化された構造で、画像情報と光通信信号情報の双方を取得し、処理することが可能な光情報取得素子が期待できる。特に、先行技術に係る光情報取得素子において、光通信信号を受信時にリセットトランジスタをサブスレショルド領域（より一般的には「弱反転状態」）で動作させるようにすれば、不完全蓄積モードで動作し、微弱な光通信信号を受信した場合であっても、リセットトランジスタに流れるドレイン電流Ｉdが大きな値に増幅され、増幅回路Ａijへの入力電圧ＶＦＤが大きくなるように設計できるので、より高感度な光通信信号の検出が可能となる。
【００１７】
更に、フォトダイオードと増幅回路Ａijの間に、バリアトランジスタを接続した構成を採用すれば、表面埋込領域３３の不純物密度を電荷蓄積領域３６の不純物密度よりも低く設定する構造設計が容易になる。このため、先行技術に係る光情報取得素子によれば、フォトダイオードを完全空乏化電位で動作させ、そのキャパシタンスの大きさが電荷蓄積領域３６での応答とは無関係にすることが可能になるので、寄生容量ＣＦＤを小さくすることができる。よって、先行技術に係る光情報取得素子によれば、フォトダイオードの面積を十分に確保して高感度を維持しながら、光通信信号に対して高速で応答することが可能な光情報取得素子が期待できる。
【００１８】
フォトダイオード（３３，３１）が無負荷状態では、光通信信号に応じて光電流Ｉphもハイとローを繰返す。所定のタイミングで光通信信号がローからハイに変化すると、フォトダイオード（３３，３１）で電荷が生成され、光電流Ｉphもローからハイに変化する。光通信信号情報を取得する光情報取得素子では、フォトダイオード（３３，３１）に接続されたリセットトランジスタのゲートにＶgs＜Ｖthのゲート電圧Ｖgsが印加され、弱反転状態で拡散電流が流れるように設定されているので、光電流Ｉphに呼応してドレイン電流Ｉdも流れる。Ｖgs＜Ｖthのサブスレッショルド領域では、リセットトランジスタのドレイン電流は微少であるので、フォトダイオード（３３，３１）で生成した電荷は、フォトダイオード（３３，３１）の接合容量（電荷蓄積用コンデンサ）に蓄積される（フォトダイオードの接合容量は、フォトダイオードに並列に接続され、光電変換によって生成された電荷を蓄積する電荷蓄積用コンデンサとして機能している。）。これにより、リセットトランジスタのソース電極の電位が低下する。サブスレッショルド領域におけるリセットトランジスタのドレイン電流Ｉdは：
Ｉd＝Ｉsoexp(ｑＶgs/ｎｋＴ){１−exp(−ｑＶds/ｋＴ)}   …（１）
のようになる。ここでＩsoは構造に依存した常数、ｑは素電荷、ｋはボルツマン定数、Ｔは絶対温度、nは理想化定数である。リセットトランジスタのソース・ドレイン間電圧ＶdsはｋＴ/ｑ＝ＶTを熱抵抗として、Ｖds>>ＶTであるので、式(１)は、
Ｉd＝Ｉsoexp(ｑＶgs/ｎｋＴ)                   …（２）
となる。実際には、フォトダイオード（３３，３１）を電源に接続する直列回路（図示省略）には、抵抗成分Ｒと容量成分Ｃとによる時定数τ＝ＲＣが存在する。リセットトランジスタの弱反転状態における動作抵抗ＲOPは、式（２）をゲートソース間電圧Ｖdsで微分して：
ＲOP＝nＶT/Ｉp                           …（３）
となる。リセットトランジスタのバルクの抵抗等、他の内部抵抗成分を無視すれば、フォトダイオード（３３，３１）を電源に接続する直列回路の時定数τは、増幅回路Ａijの入力側の配線の寄生容量をＣＦＤとすると：
τ＝nＣＦＤＶT/Ｉp                              …（４）
となる。よって、光電流Ｉphがハイレベルの時のドレイン電流Ｉdの大きさは：
Ｉd＝Ｉp/{１＋(Ｉp/ＩdＭ−１)exp(−ｔ/τ)}      …（５）
で表す立ち上がり特性で示すことができる。Ｉpはドレイン電流Ｉd及び光電流Ｉphの最大値であり、ＩdＭはドレイン電流Ｉdの最小値である。リセットトランジスタのソース電極の電位の低下に応じてドレイン電流Ｉdが流れると、リセットトランジスタのサブスレッショルド領域における内部抵抗分の電圧降下により、増幅回路Ａijの入力電圧ＶＦＤも変動する。
【００１９】
一定時間経過後の一定時間経過後のタイミングで光通信信号がハイからローに変化すると、フォトダイオード（３３，３１）で電荷の生成が停止する。しかし、リセットトランジスタが弱反転状態に設定されているので、ドレイン電流Ｉdは時定数τで減衰しながら、電荷蓄積用コンデンサ（フォトダイオードの接合容量）に向けて流れ続ける。 即ち、光電流Ｉphがローレベルの時のドレイン電流Ｉdの大きさは：
Ｉd＝（Ｉp−ＩdＭ）exp(−ｔ/τ)＋ＩdＭ           …（６）
で表すことができる。Ｉp≫ＩdＭ，且つｔ≫τの条件では、式（６）は：
Ｉd＝Ｉp/(１＋ｔ/τ)                                …（７）
で近似できる。即ち、電荷蓄積用コンデンサ（フォトダイオードの接合容量）に蓄積されていた電荷がリセットトランジスタを介し、時定数τで放電され、図１２に示す増幅回路Ａijの入力電圧ＶＦＤが増加する。これにより、増幅回路Ａijの入力電圧ＶＦＤは、光電流Ｉphがローとハイの間で変化するのに応じて脈動する。この脈動する増幅回路Ａijの入力電圧ＶＦＤは、増幅回路Ａijを介して出力信号線Ｂjに読み出される。図示を省略した直流成分除去回路によって、脈動する入力電圧ＶＦＤに応じたディジタル信号を生成すれば、このディジタル信号は、光通信信号に応じた変動を示す。この様にして、光情報取得素子は、光通信信号情報を取得することができる。式（４）〜（７）に示すように、寄生容量ＣＦＤを十分に小さくすれば、微小な光電流振幅ＩＰに対して高速に応答させることが可能になることが分かる。
【００２０】
光情報取得素子を高速応答をさせるためには、時定数τを小さくする必要があり、検出部の容量を小さくする必要がある。これは、フォトダイオード（３３，３１）あるいは検出ノードとなる電荷蓄積領域３６の接合容量、増幅回路Ａijを構成する読み出しトランジスタのゲート容量等に加えて、リセットトランジスタのゲートの容量が加わる。電荷蓄積領域３６の接合容量は十分小さくすることは可能であり、読み出しトランジスタのゲート容量についてもソースフォロワ回路の特性上、ゲート容量に対して、１−ＧSF（ＧSFはソースフォロワ回路のゲイン）倍に見える効果により、十分小さくすることができる。
【００２１】
したがって読み出しトランジスタやリセットトランジスタのゲート容量等の寄生容量を小さくすることができれば、高速応答に適した光情報取得素子が実現できる。以下に示す本発明の実施の形態は、上記の先行技術をふまえて、寄生容量を小さくするための素子構造やその固体撮像装置への応用例を例示する技術的思想を提供するものである。又、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでなく、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
【００２２】
（本発明の実施の形態）
本発明の実施の形態に係るハイブリッド型固体撮像装置（２次元イメージセンサ）は、図１に示すように、画素アレイ部１１と周辺回路部（１２，１３，１４，…，１８，１９）とを集積化した半導体チップ１と、半導体チップ１と通信し、主に光通信信号を処理する外部システム２とを備え、画像取得と光通信による情報取得を同時に行うことができる機能を有する。
【００２３】
画像取得と光通信による情報取得を同時に行い、光信号の送信位置を画像によってトラッキングしながら、通信を行う知的な機能を持たせるために、半導体チップ１の上に集積化された画素アレイ部１１には、図２の拡大図に示すように、２次元マトリクスの奇数列に画像信号用の画素Ｘi(2j-1)を、偶数列に光通信信号用の画素Ｘi(2j)（ｉ＝１〜ｍ；ｊ＝１〜ｎ：ｍ，ｎはそれぞれ整数である。）を混載して配列している。画像信号用の画素Ｘi(2j-1)と光通信信号用の画素Ｘi(2j)とを交互に周期的に配列した平面パターンは、例示に過ぎないので、図２に示すトポロジーに限定されるものではない。例えば、画像信号用の画素列を２列連続的に配列した後、３列目に光通信信号用の画素列を混載して配列するような周期的配列でもよく、画像信号用の画素列を３列連続的に配列した後、４列目に光通信信号用の画素列を配列するような周期的配列でもよい。又、画像信号用の画素と光通信信号用の画素とを、市松模様（チェック）状に交互に周期的に混載して配列しても構わない。画像信号用の画素Ｘi(2j-1)と光通信信号用の画素Ｘi(2j)は、それぞれ、例えば、方形状の撮像領域を構成している。
【００２４】
画素アレイ部１１の下辺部には、画素行Ｘ11〜Ｘ1m；……；Ｘi1〜Ｘim；……；Ｘ(n-2)1〜Ｘ(n-2)m；Ｘ(n-1)1〜Ｘ(n-1)m；Ｘn1〜Ｘnm方向に沿って、画像信号生成用の比較器／ラッチ回路１４，相関二重サンプリング（ＣＤＳ）回路１５，水平読み出し回路１６が設けられ、画素アレイ部１１の上辺部には、光通信信号処理用のＸアドレス生成回路１７とバンドパス増幅器１８が設けられている。画素アレイ部の左辺部には画素列Ｘ11，……，Ｘi1，……，Ｘ(n-2)1，Ｘ(n-1)1，Ｘn1；Ｘ12，……，Ｘi2，……，Ｘ(n-2)2，Ｘ(n-1)2，Ｘn2；Ｘ13，……，Ｘi3，……，Ｘ(n-2)3，Ｘ(n-1)3，Ｘn3；……；Ｘ1(2j-1)，……，Ｘi(2j-1)，……，Ｘ(n-2)(2j-1)，Ｘ(n-1)(2j-1)，Ｘn(2j-1)；……；Ｘ1(2j)，……，Ｘi(2j)，……，Ｘ(n-2)(2j)，Ｘ(n-1)(2j)，Ｘn(2j)；……；Ｘ1m，……，Ｘim，……，Ｘ(n-2)m，Ｘ(n-1)m，Ｘnm方向に沿って、画像信号生成用の行ドライバ１２が設けられ、画素アレイ部の右辺部には光通信信号処理用のＹアドレス生成回路１３が設けられている。行ドライバ１２及び水平読み出し回路１６には、図示を省略したタイミング発生回路が接続されている。Ｙアドレス生成回路１３とＸアドレス生成回路１７とはアドレス信号分配回路１９により、互いに接続されている。
【００２５】
バンドパス増幅器１８、アドレス信号分配回路１９、比較器／ラッチ回路１４は、それぞれ外部システム２に接続され、外部システム２によって光通信信号が処理される。水平読み出し回路１６及び行ドライバ１２によって画素アレイ部１１内の単位画素Ｘi(2j-1)，Ｘi(2j)が順次走査され、画素信号の読み出しや画像信号の処理が実行され、奇数列の垂直信号線Ｂ1，Ｂ3，…，Ｂ(2j-1)，…を介して、比較器／ラッチ回路１４と相関二重サンプリング回路１５から外部システム２を経由して灰色画像出力が取り出され、偶数列の垂直信号線Ｂ2，Ｂ4，…，Ｂ(2j)，…によって光通信信号が読み出される。
【００２６】
即ち、本発明の実施の形態に係るハイブリッド型固体撮像装置では、画素アレイ部１１を各画素行Ｘ11〜Ｘ1m；……；Ｘi1〜Ｘim；……；Ｘ(n-2)1〜Ｘ(n-2)m；Ｘ(n-1)1〜Ｘ(n-1)m；Ｘn1〜Ｘnm単位で垂直方向に走査することにより、各画素行Ｘ11〜Ｘ1m；……；Ｘi1〜Ｘim；……；Ｘ(n-2)1〜Ｘ(n-2)m；Ｘ(n-1)1〜Ｘ(n-1)m；Ｘn1〜Ｘnmの画素信号を各奇数列の画素Ｘ11，……，Ｘi1，……，Ｘ(n-2)1，Ｘ(n-1)1，Ｘn1；Ｘ13，……，Ｘi3，……，Ｘ(n-2)3，Ｘ(n-1)3，Ｘn3；……；Ｘ1(2j-1)，……，Ｘi(2j-1)，……，Ｘ(n-2)(2j-1)，Ｘ(n-1)(2j-1)，Ｘn(2j-1)；……；Ｘ1m，……，Ｘim，……，Ｘ(n-2)m，Ｘ(n-1)m，Ｘnm毎に設けられた奇数列の垂直信号線Ｂ1，Ｂ3，…，Ｂ(2j-1)，…によって画像用の画素信号を読み出し、各偶数列の画素Ｘ12，……，Ｘi2，……，Ｘ(n-2)2，Ｘ(n-1)2，Ｘn2；Ｘ14，……，Ｘi4，……，Ｘ(n-2)4，Ｘ(n-1)4，Ｘn4；……；Ｘ1(2j)，……，Ｘi(2j)，……，Ｘ(n-2)(2j)，Ｘ(n-1)(2j)，Ｘn(2j)；……毎に設けられた偶数列の垂直信号線Ｂ2，Ｂ4，…，Ｂ(2j)，…によって光通信信号を読み出す構成となっている。各奇数列の垂直信号線Ｂ1，Ｂ3，…，Ｂ(2j-1)，…から読み出された画素信号は、相関二重サンプリング回路１５において信号処理された後、相関二重サンプリング回路１５中のアンプを介して、灰色画像信号として、外部システム２を経由して出力される。
【００２７】
偶数列の垂直信号線Ｂ2，Ｂ4，…，Ｂ(2j)，…からは３Ｘ３ブロック毎の光通信信号が９Ｘ２チャネルのバンドパス増幅器１８に読み出され、外部システム２によって光通信信号が処理される。
【００２８】
外部システム２は、例えばアナログ/ディジタル・コンバータ（ＡＤＣ）やフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）等で構成すればよい。例えば、図３に示すように、第１の入出力ノードＩ／Ｏ1を介して、バンドパス増幅器１８から第１の３Ｘ３ブロックの光通信信号ＳCM1を入力する第１のＡＤコンバータ２３と、第２の入出力ノードＩ／Ｏ2を介して、バンドパス増幅器１８から第２の３Ｘ３ブロックの光通信信号ＳCM2を入力する第２のＡＤコンバータ２２と、第１のＡＤコンバータ２３がＡＤ変換した９チャネルのディジタル信号を合成する第１の加算器２５と、第２のＡＤコンバータ２２がＡＤ変換した９チャネルのディジタル信号を合成する第２の加算器２４と、第１の加算器２５の出力パルスと第２の加算器２４の出力パルスを等化するパルス等化器２６と、パルス等化器２６の出力パルスを復調して２値のデータとして光通信信号を出力ノードＯ3及びＯ4から出力する復調器２７を備える。
【００２９】
図８は、１０Ｍｂｐｓで測定した半導体チップ１の偶数列の光通信信号用の画素Ｘi(2j)から出力されたパルスの質を評価するアイ・ダイアグラムである。半導体チップ１のバンドパス増幅器１８から出力されたアナログ出力ＳCM1，ＳCM2は、外部システム２のＡ／Ｄコンバータ２２，２３で１０ビット８０ＭＨｚを伴うディジタル化される、そして、ディジタル領域において、第１の加算器２５及び第２の加算器２４により合成され、モニタされる。光通信信号用の画素Ｘi(2j)が光信号のオン・オフに対して、非対称の応答するため、パルス等化器２６を通過する前の、第１の加算器２５及び第２の加算器２４からの生の出力パルスの波形を連続的に重ね合わせて表示すると、図８（ａ）に示すように波形トレースの開口部（アイパターン）のアイ高さ及びアイ幅が小さく、方形波からずれた劣った特性を有する。図８（ｂ）に示すように、パルス等化器２６を使用することにより、波形トレースの開口部が広くなり、理想の方形波に近くなり、特性が非常に改善されることが分かる。そして、結果として生じるビット誤り率は、パルス等化器２６を使用することにより、８．２ｘ１０-2から６．５ｘ１０-6まで減少する。
【００３０】
外部システム２は、更に、比較器／ラッチ回路１４から第４の入出力ノードＩ／Ｏ4を介して、１ビットのフラグ像信号ＳF1を得て、光信号の信号源を追尾するためのＸ−Ｙアドレスを決定し、アドレス帰還信号ＳAFとして、第３の入出力ノードＩ／Ｏ3を介してアドレス信号分配回路１９に出力する座標生成回路２１を備える。アドレス信号分配回路１９は、座標生成回路２１が決定したＸアドレスをＸアドレス生成回路１７に、ＹアドレスをＹアドレス生成回路１３に分配し、各偶数列の画素Ｘ12，……，Ｘi2，……，Ｘ(n-2)2，Ｘ(n-1)2，Ｘn2；Ｘ14，……，Ｘi4，……，Ｘ(n-2)4，Ｘ(n-1)4，Ｘn4；……；Ｘ1(2j)，……，Ｘi(2j)，……，Ｘ(n-2)(2j)，Ｘ(n-1)(2j)，Ｘn(2j)；……の内から所望の３Ｘ３ブロックを決定して、光信号の信号源を追尾する。比較器／ラッチ回路１４から第４の入出力ノードＩ／Ｏ4を介して入力された１ビットのフラグ像信号ＳF1と、相関二重サンプリング回路１５から第５の入出力ノードＩ／Ｏ5を介してそれぞれ入力された画像信号は、外部システム２をそのまま伝搬し、それぞれ出力ノードＯ2及び出力ノードＯ1から、灰色画像として出力する。
【００３１】
図９は、本発明の実施の形態に係る半導体チップ１の画像信号用の画素Ｘi(2j-1)によって撮像された灰色画像を示し、図１０は３２０×２４０ピクセルのＱＶＧＡ解像度のカメラによって撮像された像を光信号としてＬＥＤ光源側から送信し、本発明の実施の形態に係る半導体チップ１の光通信信号用の画素Ｘi(2j)によって、信号処理され再生された画像を示す。図１０（ａ）は、ＱＶＧＡ解像度のＣＭＯＳカメラによって撮影された画像であり、図１０（ｂ）は、図１０（ａ）の画像を１０Ｘ１０の赤外線ＬＥＤアレイ（波長８７０ｎｍ）によって、５ＭＨｚの搬送周波数で送信された光信号を、光通信信号用の画素Ｘi(2j)によって再生した画像である。光信号のＬＥＤ光源の場所は、比較器／ラッチ回路１４から出力される１ビットのフラグ像信号ＳF1を使用して座標生成回路２１がＸ−Ｙアドレスを決定する。座標生成回路２１が決定したＸ−Ｙアドレスは、Ｘアドレス生成回路１７及びＹアドレス生成回路１３によって、半導体チップ１上の所定の光通信信号用の画素Ｘi(2j)を駆動し、光通信信号用の画素Ｘi(2j)からの出力信号が復調器２７を用いて復調され、図１０（ｂ）のように再生される。図１０（ｂ）の画像が再生された光通信の距離は、７０ｍである。図９及び図１０は、本発明の実施の形態に係る固体撮影装置及びＬＥＤ光源を使用して、５０メートル以上の長距離の光通信が可能であり、映像信号を送るための十分なデータ信号速度において本発明の実施の形態に係る固体撮影装置が動作可能であることを示している。
【００３２】
図１１は、本発明の実施の形態に係るハイブリッド型固体撮像装置の、ＬＥＤ光源に対する追尾性能を示す応答特性である。ＬＥＤ光源の像が照射されている、候補となる光通信信号用の画素Ｘi(2j)を、座標生成回路２１が見つけた後、その５μ秒以内に安定した信号が得られることが分かる。これは、自動車への応用において、路車間・車車間における光通信用光源の切れ目のないリアルタイム追跡に十分な性能である。
【００３３】
−光情報取得素子−
本発明の実施の形態に係るハイブリッド型固体撮像装置の画素アレイ部１１の奇数列の画像信号用の画素Ｘ11，……，Ｘi1，……，Ｘ(n-2)1，Ｘ(n-1)1，Ｘn1；Ｘ13，……，Ｘi3，……，Ｘ(n-2)3，Ｘ(n-1)3，Ｘn3；……；Ｘ1(2j-1)，……，Ｘi(2j-1)，……，Ｘ(n-2)(2j-1)，Ｘ(n-1)(2j-1)，Ｘn(2j-1)；……；Ｘ1m，……，Ｘim，……，Ｘ(n-2)m，Ｘ(n-1)m，Ｘnmのそれぞれは、通常のＣＭＯＳイメージセンサに用いられている画素構造で構わないので、本明細書では説明しない。一方、偶数列の光通信信号用の画素Ｘ12，……，Ｘi2，……，Ｘ(n-2)2，Ｘ(n-1)2，Ｘn2；Ｘ14，……，Ｘi4，……，Ｘ(n-2)4，Ｘ(n-1)4，Ｘn4；……；Ｘ1(2j)，……，Ｘi(2j)，……，Ｘ(n-2)(2j)，Ｘ(n-1)(2j)，Ｘn(2j)；……として機能する光情報取得素子の断面構造の一例を図４（ａ）に示す。図４（ａ）に示すように、本発明の実施の形態に係る光情報取得素子Ｘi(2j)は、第１導電型（ｐ型）の半導体層３１と、半導体層３１の上に配置された第２導電型（ｎ型）の表面埋込領域３３を備える。表面埋込領域３３は受光カソード領域（電荷生成領域）として機能し、表面埋込領域（受光カソード領域）３３の直下の半導体層３１が受光アノード領域として機能することにより、表面埋込領域３３と半導体層３１でフォトダイオード（３３，３１）を構成している。表面埋込領域（受光カソード領域）３３は、半導体層３１の上に配置された第１導電型のウェル（ｐウェル）３２により、その周囲を囲まれている。図４（ａ）の断面図上ではｐウェル３２は、あたかも左右に分配されているかのように示されているが、紙面の手前と奥でそれぞれ一体となるように接続され、実際の平面パターンでは環状のパターンである。表面埋込領域３３の上部には、接地電位（低位電源）ＧＮＤに接続された第１導電型（ｐ+型）のピニング層３７、ピニング層３７よりも底部が深く、浮遊拡散領域となる第２導電型（ｎ+型）の電荷蓄積領域３６、電荷蓄積領域３６よりも底部が浅く、電荷蓄積領域３６に蓄積された電荷の流出に対する電位障壁を形成する第１導電型（ｐ+型）の障壁形成領域３５、障壁形成領域３５よりも底部が深く、電位障壁を越えて電荷蓄積領域３６から流出した電荷を収納し吐き出す第２導電型（ｎ+型）の電荷吐出領域３４が、順に配置されている。ピニング層３７は、ダーク時の表面でのキャリアの生成を抑制する層であり、電荷吐出領域３４は正電源電位（高位電源）ＶDDに接続され、電荷吐出領域３４に収納された電荷（電子）が正電源電位（高位電源）ＶDDに向かって吐き出される。即ち、図示を省略した平面図（上面図）では、半導体層３１の上に環状に配置されたｐウェル３２のパターンの内部に、ピニング層３７、電荷蓄積領域３６、障壁形成領域３５、電荷吐出領域３４が互いに隣接して配置されている。図４（ａ）の断面図上では、ピニング層３７、電荷蓄積領域３６、障壁形成領域３５、電荷吐出領域３４が右側から左側に向かって順に配置されているが、これに限定されるわけではなく、ピニング層３７、電荷蓄積領域３６、障壁形成領域３５、電荷吐出領域３４が左側から右側に向かって順に配置されるトポロジーでもよく、ピニング層３７、電荷蓄積領域３６、障壁形成領域３５、電荷吐出領域３４の配列は必ずしも、一直線上になくてもよい。
【００３４】
図４（ａ）では「第１導電型の基体領域」として、第１導電型（ｐ型）の半導体層３１を用いる場合を例示しているが、半導体層３１の代わりに、不純物密度４×１０17ｃｍ-3程度以上、１×１０21ｃｍ-3程度以下の第１導電型（ｐ+型）の半導体基板と、半導体基板の上に配置され、半導体基板より不純物密度の方が低い第１導電型（ｐ型）のエピタキシャル成長層の２層構造を形成し、第１導電型のエピタキシャル成長層を「第１導電型の半導体領域」として採用してもよく、第２導電型（ｎ型）の半導体基板上に、第１導電型（ｐ型）のシリコンエピタキシャル成長層を形成して、エピタキシャル成長層を第１導電型の半導体からなる半導体層３１として採用してもよい。第２導電型（ｎ型）の半導体基板上に、pn接合を形成するように、第１導電型（ｐ型）のエピタキシャル成長層を形成すれば、長い波長の場合光が、第２導電型の半導体基板深くまで浸入するが、第２導電型の半導体基板で発生した光によるキャリアは、pn接合のビルトインポテンシャルによる電位障壁のため第１導電型のエピタキシャル成長層まで入って来られないので、第２導電型の半導体基板深くで発生したキャリアを積極的に捨てることができる。これによって、深い位置で発生したキャリアが拡散で戻ってきて、隣の画素に漏れ込むのを防ぐことが可能になる。これは特に、ＲＧＢのカラーフィルタが搭載された単板カラーのイメージセンサの場合に、色の混合を起こさないようにできる効果を奏する。
【００３５】
半導体層３１の上には、ピニング層３７及び障壁形成領域３５の表面を覆うように絶縁膜４１が形成されている。電荷蓄積領域３６及び電荷吐出領域３４の上には、絶縁膜４１に設けられたコンタクト窓が設けられ、電荷蓄積領域３６及び電荷吐出領域３４に対して表面配線が可能なようになっている。絶縁膜４１としては、シリコン酸化膜（ＳｉＯ2膜）が好適であるが、シリコン酸化膜（ＳｉＯ2膜）以外の種々の絶縁膜、例えば、シリコン酸化膜（ＳｉＯ2膜）／シリコン窒化膜（Ｓｉ3Ｎ4膜）／シリコン酸化膜（ＳｉＯ2膜）の３層積層膜からなるＯＮＯ膜でもよい。更には、ストロンチウム（Ｓｒ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、イットリウム（Ｙ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ビスマス（Ｂｉ）のいずれか１つの元素を少なくとも含む酸化物、又はこれらの元素を含むシリコン窒化物等が絶縁膜４１として使用可能である。
【００３６】
電荷蓄積領域３６には、図４（ａ）の右側上方に等価回路を示す増幅回路１５を構成する読み出しトランジスタＱA(2j)のゲート電極が、絶縁膜４１中に設けられたコンタクト窓を介して接続されている。読み出しトランジスタＱA(2j)のドレイン電極は高位電源ＶDDに接続され、ソース電極は選択トランジスタＱS(2j)のドレイン電極に接続されている。図４（ａ）に示した断面構造において、半導体層３１を不純物密度６×１０11ｃｍ-3程度以上、２×１０１５ｃｍ-3程度以下のシリコン基板とすれば、通常のＣＭＯＳプロセスが採用できる。
【００３７】
本発明の実施の形態に係る光情報取得素子は、フォトダイオード（３３，３１）として、図４（ａ）に示すように、ｎ型の表面埋込領域３３をｐ型の半導体層３１と障壁形成領域３５とで上下方向に両側から挟む構造にし、表面埋込領域３３の大部分が空乏化するようにしている。埋め込み構造のフォトダイオード（３３，３１）の一部に、表面から電荷蓄積領域３６を形成し、電荷蓄積領域３６を通して、フォトダイオード（３３，３１）の電位を、ソースフォロワ用読み出しトランジスタＱA(2j)のゲートに与えて、その電位を垂直信号線Ｂ2jを介して外部に読み出す。電荷蓄積領域３６の左側には、フォトダイオード（３３，３１）の空乏化電位を丘とする電位障壁が形成され、その先には、正電源電位（高位電源）ＶDDに接続された電荷吐出領域３４がある。電荷蓄積領域３６と電荷吐出領域３４との間に設けられる電位障壁は、丁度、ｎ型の表面埋込領域３３をチャネル領域、ｐ型の半導体層３１と障壁形成領域３５をゲート領域、ｎ型の電荷蓄積領域３６をソース領域、ｎ型の電荷吐出領域３４をドレイン領域としたときのノーマリオフ特性の接合型静電誘導トランジスタ（ＳＩＴ）のチャネル中に設けられる電位障壁と同様な原理で考えることが可能である。
【００３８】
図４（ｂ）は、半導体層３１の表面部における伝導帯の電位レベルを示す。即ち、図４（ｂ）は、図４（ａ）の断面図において、ピニング層３７、障壁形成領域３５の直下の表面埋込領域３３を、電荷蓄積領域３６及び電荷吐出領域３４の底部が含まれる水平レベルの水平面で切った断面におけるポテンシャル図であり、電荷（電子）を黒丸で示している。本発明の実施の形態に係る光情報取得素子の説明では、第１導電型をｐ型、第２導電型をｎ型として、転送、蓄積等の処理をされる電荷が電子である場合を例示的に説明している。このため、図４（ｂ）に示すポテンシャル図において、図の下方向（深さ方向）が、電位（ポテンシャル）の正方向として表現しており、下方向がフォトダイオード（３３，３１）が生成した電荷を移動させる場の方向である。したがって、第１導電型をｎ型、第２導電型をｐ型として、電気的な極性を反対とする場合においては、処理される電荷が正孔となるが、正孔に対しては、光情報取得素子内の電位障壁、ポテンシャル谷、ポテンシャル井戸等を示すポテンシャル形状等は、図の下方向（深さ方向）を、電位の負方向として表現される。しかし、電荷が正孔の場合も、ポテンシャル（電位）的には逆となるが、図４（ｂ）の下方向がフォトダイオードが生成した電荷（正孔）を移動させる場の方向である。
【００３９】
電荷蓄積領域３６及び電荷吐出領域３４の位置に生成されたポテンシャル井戸において、右上がりのハッチングをした部分が電子が充満したポテンシャルレベルで、この右上がりのハッチングをした部分の上端がフェルミレベルの位置である。よって、右上がりのハッチングをした部分の上端の位置が、電荷蓄積領域３６及び電荷吐出領域３４のそれぞれがなすポテンシャル井戸の底の位置（電位レベル）に相当する。図４（ｂ）に示すように、表面埋込領域３３の完全空乏化したときの電位障壁の高さが、電荷蓄積領域３６がなすポテンシャル井戸の底の位置（電位レベル）よりも浅くなるようにするためには、例えば、表面埋込領域３３、障壁形成領域３５、電荷蓄積領域３６の不純物密度を選べばよい。
【００４０】
本発明の実施の形態に係る光情報取得素子の表面埋込領域３３の大部分が空乏化するように構成しているので、図４（ｂ）に示すように、電荷吐出領域３４と電荷蓄積領域３６との間に設けられる電位障壁の高さを制御すれば、その電位障壁を越えて、電荷吐出領域３４に所望の過剰電流が流出するように設計できる。
【００４１】
電荷蓄積領域３６と電荷吐出領域３４との間に設けられる電位障壁の高さは、完全空乏化電位Ｖdから決めることができる。例えば、図５（ａ）に示すように、表面が酸化膜で覆われたｎ型の表面埋込領域３３の、表面埋込領域３３の下面に設けられたｐ型の半導体層３１による表面埋込領域３３中に形成される完全空乏化電位Ｖdは、空乏層近似を用い、ｎ型、ｐ型の空乏層領域に対しポアソンの方程式と、図５（ａ）に示す半導体全体での中性条件：
ｘnＮd＝ｘdpＮa                               …（８）
を用いれば、以下の様に求められる：
Ｖd＝(ｑ/２εs)(ｘn2Ｎd＋ｘdp2Ｎa)＝(ｑ/２εs)ｘn2Ｎd(１＋Ｎd/Ｎa)…（９）
ここで、ｘnは図５（ａ）に示すｎ型領域の幅、ｘdpはｎ型領域が完全に空乏化したときのｐ型領域の空乏層の幅、Ｎaはアクセプタ濃度、Ｎdはドナー濃度である。図５（ｂ）に示すように、完全空乏化電位Ｖdの大きさは、熱平衡状態におけるｐｎ接合のビルトインポテンシャルＶbiの大きさよりも大きくなる。
【００４２】
図４（ａ）に示す本発明の実施の形態に係る光情報取得素子は、図５（ａ）とは異なり、ｎ型の表面埋込領域３３をｐ型の半導体層３１と障壁形成領域３５とで上下方向に両側から挟むｐ−ｎ−ｐ構造であるので、ノーマリオフ型ＳＩＴのチャネル中に設けられる鞍部点としての電位障壁と同様な設計で決めることができる。即ち、電荷蓄積領域３６と電荷吐出領域３４との間に設けられる電位障壁の高さは、表面埋込領域３３、半導体層３１、障壁形成領域３５、電荷蓄積領域３６、電荷吐出領域３４のそれぞれの不純物密度、半導体層３１と障壁形成領域３５との間の距離、電荷蓄積領域３６と電荷吐出領域３４との間の距離、電荷吐出領域３４に印加される電圧の大きさによって設計可能であることは、ノーマリオフ型ＳＩＴと同様である。
【００４３】
図６（ａ）に示すように、フォトダイオード（３３，３１）に光パルスが与えられると（光パルスがオンになると）、発生した電子が表面埋込領域３３の中央の電荷蓄積領域３６に集まり、電荷蓄積領域３６に蓄積する。これによって電荷蓄積領域３６の電位が下降する。電荷蓄積領域３６と電荷吐出領域３４との間の電位障壁を越えて電荷吐出領域３４に流れる電流Ｉdは：
Ｉd＝Ｉdoexp(−ｑΦB/ｋＴ)                     …（１０）
と表すことができるので、表面埋込領域３３の左側において高い電圧が与えられた電荷吐出領域３４に過剰な電子が流れ込みながら、電子が電荷蓄積領域３６に蓄積し、電子は不完全蓄積となる。電荷蓄積領域３６に流入する光電流と、電荷蓄積領域３６から流出する電流がバランスしたところで、フォトダイオード（３３，３１）の電位の変化は止まる。電荷蓄積領域３６の電位をＶFDとすれば：
Ｉd＝Ｉdoexp(−ｑ(ＶFD−ΦB0)/ｋＴ)＝Ｉdoexp(−ｑＶFD/ｋＴ)…（１１）
となる。
【００４４】
光パルスがオフになると、光電流の供給が絶たれ、電荷吐出領域３４に電子が流出して、図６（ｂ）に示すように、フォトダイオード（３３，３１）の電位は上昇する。その流出電流は電荷吐出領域３４への電位障壁の高さに対する指数関数であり、電荷吐出領域３４への電荷の流出が進むにしたがって電位障壁が高くなり、流出電流は次第に減少する。これは、図６（ｂ）に示すように、次の光パルスが与えるまで続く。図６（ａ）に示すように、光パルスが再び与えられると、図６（ｂ）に示すように、電荷蓄積領域３６の電位は再び下降する。電荷蓄積領域３６の寄生容量をＣFDとし、フォトダイオード（３３，３１）から電荷蓄積領域３６に流入する光電流をＩpすると、光パルスが照射されているときは：
Ｉdoexp(−ｑＶFD/ｋＴ)＋ＣFDｄＶFD/ｄｔ＝Ｉp …（１２）
で表すことができるので、図６（ｂ）に示す光応答が理解できる。この様にして、電荷蓄積領域３６の電位は、光パルスのオン、オフに応答し、光パルス受信回路として機能する。
【００４５】
本発明の実施の形態に係る光情報取得素子の応答を高速化するためには、寄生容量をＣFD等の光情報取得素子の等価的な容量を小さくする必要がある。このため、フォトダイオード（３３，３１）部は、図４（ｂ）に示すように、その完全空乏化電位Ｖdに傾斜が生じて、電荷蓄積領域３６に対して、電子が電界で加速されるような形状とすることが望ましい。又、電荷蓄積領域３６から電荷吐出領域３４への流路も、その完全空乏化電位Ｖdの傾斜によって電界ができるような形状とすることが望ましい。これらによって光情報取得素子のフォトダイオード（３３，３１）部の寄生容量は、完全空乏化電位Ｖdによって電位傾斜が形成される領域には発生せず、電荷蓄積領域３６近傍において電子が蓄積する、限られた領域のキャパシタンスだけとなるため、光情報取得素子の高速応答が期待できる。
【００４６】
図７は、図４に示した本発明の実施の形態に係る光情報取得素子に入射するＬＥＤ光源の強度を変化させ、フォトダイオード（３３，３１）に生成される光電流の強度を１０ｎＡ，５ｎＡ，２ｎＡ，１ｎＡ，０．５ｎＡ，０．２ｎＡ，０．１ｎＡと変化させて，測定した結果であり、パルスの周波数に対する電荷蓄積領域３６の電位の振幅を示している。１０ｎＡの光電流のパルスに対して、１０ＭＨｚで約９ｍＶの振幅が電荷蓄積領域３６から得られることが分かる。
【００４７】
図４（ａ）に示す本発明の実施の形態に係る光情報取得素子の構造によって、図１２に示した先行技術に用いられていたリセットトランジスタ（３６，３９）を排除し、素子数の削減、回路構成の簡単化を図るとともに、光情報取得素子の寄生容量を低減し、光情報取得素子を高速応答をさせることができる。
【００４８】
（その他の実施の形態）
上記のように、本発明は本発明の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４９】
既に述べた本発明の実施の形態の説明では、第１導電型をｐ型、第２導電型をｎ型として説明したが、第１導電型をｎ型、第２導電型をｐ型としても、電気的な極性を反対にすれば同様な効果が得られることは容易に理解できるであろう。本発明の実施の形態の説明では、転送、蓄積等の処理がされる電荷を電子とし、ポテンシャル図において、図の下方向（深さ方向）が、電位（ポテンシャル）の正方向としたが、電気的な極性を反対とする場合においては、処理をされる電荷は正孔となるため、光情報取得素子内の電位障壁、ポテンシャル谷、ポテンシャル井戸等を示すポテンシャル形状は、図の下方向（深さ方向）が、電位の負方向として表現される。
【００５０】
又、既に述べた本発明の実施の形態の説明においては、光情報取得素子と画像信号用の画素とを混載して２次元に配列したハイブリッド型固体撮像装置（エリアセンサ）を例示的に説明したが、本発明の光情報取得素子は２次元配列のハイブリッド型固体撮像装置の画素のみに適用されるように限定して解釈するべきではない。例えば、図１に示した２次元マトリクスにおいて、ｉ＝ｎ＝１とした１次元配列のハイブリッド型固体撮像装置（ラインセンサ）の画素として複数の光情報取得素子と画像信号用の画素とを混載して１次元に配列してもよいことは、上記開示の内容から、容易に理解できるはずである。
【００５１】
更に、既に述べた本発明の実施の形態の説明においては、光情報取得素子と画像信号用の画素とを同一半導体チップ上に配列したハイブリッド型固体撮像装置について例示したが、画像信号用の画素を省略して、光通信用の光情報取得素子を２次元又は１次元に配列して、光源を追尾するように構成してもよいことは、上記開示の内容から、容易に理解できるはずである。
【００５２】
更に、図４（ａ）においては、ｎ型の表面埋込領域３３をｐ型の半導体層３１と障壁形成領域３５とで上下方向に両側から挟むｐ−ｎ−ｐ構造によって、電荷蓄積領域３６と電荷吐出領域３４との間に電位障壁を形成する場合を示したが、例示に過ぎない。例えば、電荷蓄積領域３６と電荷吐出領域３４との間の電位障壁を、ｎ型の表面埋込領域３３に周期的にｐ型の障壁形成領域３５をストライプ状に一定の深さまで埋め込んで、ストライプ状の障壁形成領域３５と障壁形成領域３５との間に電位障壁を形成することも可能である。又、切り込みゲート型ＳＩＴのように、ｎ型の表面埋込領域３３に周期的に設けられたストライプ状の溝部の底部、又は側壁にｐ型の障壁形成領域３５を形成して、ストライプ状の障壁形成領域３５と障壁形成領域３５との間に電位障壁を形成してもよい。即ち、ノーマリオフ型ＳＩＴに種々の構造があるように、電荷蓄積領域３６と電荷吐出領域３４との間に電位障壁を形成する構造は、種々のものがある。
【００５３】
この様に、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【００５４】
光による空間無線通信により道路情報や、自動車が安全に走行するための情報を、信号機と自動車間（路車間）及び自動車間（車車間）でやり取りすることのできるシステム等の技術分野に利用可能である。
【符号の説明】
【００５５】
１…半導体チップ
２…外部システム
１１…画素アレイ部
１２…行ドライバ
１３…Ｙアドレス生成回路
１４…比較器／ラッチ回路
１５…増幅回路
１５…相関二重サンプリング回路
１６…水平読み出し回路
１７…Ｘアドレス生成回路
１８…バンドパス増幅器
１９…アドレス信号分配回路
２１…座標生成回路
２２…第２のＡＤコンバータ
２３…第１のＡＤコンバータ
２４…第２の加算器
２５…第１の加算器
２６…パルス等化器
２７…復調器
３１…半導体層
３２…ｐウェル
３３…表面埋込領域
３４…電荷吐出領域
３５…障壁形成領域
３６…電荷蓄積領域
３７…ピニング層
３９…リセットドレイン領域
【図１】
2011096549.tif 000003
【図２】
2011096549.tif 000004
【図３】
2011096549.tif 000005
【図４】
2011096549.tif 000006
【図５】
2011096549.tif 000007
【図６】
2011096549.tif 000008
【図７】
2011096549.tif 000009
【図８】
2011096549.tif 000010
【図９】
2011096549.tif 000011
【図１０】
2011096549.tif 000012
【図１１】
2011096549.tif 000013
【図１２】
2011096549.tif 000014
【国際調査報告】
2011096549.tif 000015
2011096549.tif 000016
2011096549.tif 000017
2011096549.tif 000018