(57)【要約】  本発明は、生産性の低下を招くことなく、高精度の電極パターンを容易に形成することが可能な電極パターンの形成方法、この形成方法を用いた薄膜トランジスタの製造方法を提供することを目的とする。  この目的は、下地層に、コンタクトホールを含む凹凸パターンを形成する工程と、前記凹凸パターンの凸部及び凹部を覆うように、電極を形成するための薄膜を成膜する工程と、前記凹凸パターンに沿って凹凸が形成された前記薄膜の凸部に、その表面が平面または曲面の剥離部材を密着させた後引き離すことにより、前記薄膜の凸部を除去する工程とを備えた電極パターンの形成方法、及びこの形成方法を用いて形成する薄膜トランジスタの製造方法により達成される。
2011058859.tif 000002
【特許請求の範囲】
【請求項１】
コンタクトホールを有する下地層の表面に電極パターンを形成する方法であって、
下地層に、コンタクトホールを含む凹凸パターンを形成する工程と、
前記凹凸パターンの凸部及び凹部を覆うように、電極を形成するための薄膜を成膜する工程と、
前記凹凸パターンに沿って凹凸が形成された前記薄膜の凸部に、その表面が平面または曲面の剥離部材を密着させた後引き離すことにより、前記薄膜の凸部を除去する工程を備えたことを特徴とする電極パターンの形成方法。
【請求項２】
前記薄膜は、塗布法を用いて成膜することを特徴とする請求項１に記載の電極パターンの形成方法。
【請求項３】
前記剥離部材は、その表面が樹脂で形成されていることを特徴とする請求項１または２に記載の電極パターンの形成方法。
【請求項４】
前記剥離部材は、ローラー状または無端ベルト状であることを特徴とする請求項１から３の何れか１項に記載の電極パターンの形成方法。
【請求項５】
前記剥離部材の表面は、前記薄膜の材料に対して親液性を有することを特徴とする請求項１から４の何れか１項に記載の電極パターンの形成方法。
【請求項６】
前記下地層の前記凹凸パターンの凸部の表面は、前記薄膜の材料に対して撥液性を有することを特徴とする請求項１から５の何れか１項に記載の電極パターンの形成方法。
【請求項７】
前記下地層に形成される凹凸パターンは、ハーフトーン露光によるフォトリソグラフィ法によって形成されていることを特徴とする請求項１から６の何れか１項に記載の電極パターンの形成方法。
【請求項８】
薄膜トランジスタの製造方法であって、
前記薄膜トランジスタのソース電極またはドレイン電極とコンタクトホールを介して接続される画素電極を、請求項１から７の何れか１項に記載の電極パターンの形成方法を用いて形成することを特徴とする薄膜トランジスタの製造方法。
【請求項９】
前記下地層に形成される凹凸パターンは、前記下地層の下に形成されたバスパターンによって下地層を隆起させることで形成されていることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極パターンの形成方法及び薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、基板上に薄膜トランジスタ（以下、ＴＦＴとも記す）を形成する技術が大幅に進歩し、特にアクティブマトリクス型の大画面表示装置の駆動素子への応用開発が進められている。現在実用化されているＴＦＴは、半導体材料としてａ−Ｓｉやｐｏｌｙ−ＳｉといったＳｉ系の無機材料を用いて製造されているが、最近では有機材料を用いたＴＦＴ（以下、有機ＴＦＴとも記す）が種々検討されている。有機ＴＦＴの製造工程においては、インクジェット法等の塗布法、転写印刷法やグラビア印刷法等の印刷法といった生産性に優れたプロセスが用いることができる。【０００３】
一方、表示装置駆動用の集積回路は、一般に多くのトランジスタを含み、それぞれのトランジスタに個別の画素電極を必要とする。【０００４】
一方、表示装置駆動用の集積回路は、一般に多くのトランジスタを含み、それぞれのトランジスタに個別の画素電極を必要とする。この画素電極を形成するためには、印刷法を利用することができる。【０００５】
例えば、特許文献１は、金属ナノ粒子を溶媒に分散させたインキを用いた反転印刷法によって電極パターンを形成する方法を開示している。この特許文献１の方法によれば、インキ層が設けられたブランケットに凸部パターンを有する凸版を接触させることにより、ブランケット上のインキ層のうち凸部パターンと接触した部分のインキを除去し、ブランケット上にインキパターンを形成する。その後、ブランケット上のインキパターンを基材と接触させて転写するのであるが、予め基材上に撥インキパターンを設けておき、この撥インキパターン上にはインキを転写させないようにしている。これにより、高精度なインキパターン、すなわち電極パターンを形成している。【０００６】
しかしながら、一般的なＴＦＴにおいては、画素電極をコンタクトホールを通じて下層の電極と接続する形態を採っている。このような形態において、特許文献１のような方法を採用した場合には、コンタクトホール部に十分にインキが行き渡らずに接触不良が発生しやすいという問題が生じる。具体的には、コンタクトホールのエッジ部の段差が急峻な部分に転写によって電極材料を隙間なく充填することは容易ではないためである。【０００７】
また、特許文献２は、電極パターンの形成方法ではないが、薄膜材料を基板の表面全面に塗布した後、酸素プラズマで親液化した凸版を押し当て、続いて、引き離すことで基板の表面に塗布された薄膜材料の不要分を除去することにより薄膜パターンを形成する方法を開示している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２６８７１５号公報
【特許文献２】特許第３４６９２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１及び２の何れに記載の方法においても、インキの転写または薄膜材料の除去のために精密な位置決めが必要であり、生産性を損なうといった問題がある。【００１０】
本発明は、上記課題を鑑みてなされたもので、生産性の低下を招くことなく、高精度の電極パターンを容易に形成することが可能な電極パターンの形成方法、また、この電極パターンの形成方法を用いた薄膜トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的は、下記に記載の発明によって達成される。【００１２】
１．コンタクトホールを有する下地層の表面に電極パターンを形成する方法であって、
下地層に、コンタクトホールを含む凹凸パターンを形成する工程と、
前記凹凸パターンの凸部及び凹部を覆うように、電極を形成するための薄膜を成膜する工程と、
前記凹凸パターンに沿って凹凸が形成された前記薄膜の凸部に、その表面が平面または曲面の剥離部材を密着させた後引き離すことにより、前記薄膜の凸部を除去する工程を備えたことを特徴とする電極パターンの形成方法、及び前記電極パターンの形成方法を用いて形成することを特徴とする薄膜トランジスタの製造方法。
【発明の効果】
【００１３】
本発明によれば、生産性の低下を招くことなく、高精度の電極パターンを容易に形成することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態における電極パターンの形成工程の原理を示す断面模式図である。
【図２】本発明の実施形態における別の電極パターンの形成工程の原理を示す断面模式図である。
【図３】本発明の実施形態におけるさらに別の電極パターンの形成工程の原理を示す模式図である。
【図４】本発明の実施形態１におけるＴＦＴの製造工程を示す断面模式図である。
【図５】本発明の実施形態１における平坦化膜ＨＦの形成方法を示す模式図である。
【図６】本発明の実施形態２におけるＴＦＴの製造工程を示す断面模式図、及び平面模式図である。
【発明を実施するための形態】
【００１５】
以下図面に基づいて、本発明の実施形態における電極パターンの形成方法、薄膜トランジスタの製造方法を説明する。なお、本発明は該実施の形態に限られない。
【００１６】
図１（ａ）〜図１（ｅ）は、本発明の実施形態における電極パターンの形成工程の原理を示す断面模式図である。
【００１７】
最初に、下地層ＢＦの表面に、凸部ＢＦａと凹部ＢＦｂとを有する凹凸パターンを形成する（図１（ａ））。下地層ＢＦとしては、例えばＴＦＴの場合、半導体保護膜等の絶縁膜である。
【００１８】
次に、凹凸パターンが形成された下地層ＢＦの表面に、凸部ＢＦａ、凹部ＢＦｂを覆うように、電極を形成するための導電性の薄膜ＴＨを成膜する（図１（ｂ））。薄膜ＴＨの成膜方法としては、スピンコート法、スリットコート法、ディップコート法等の塗布法、スクリーン印刷法等の印刷法、蒸着法等を用いることができる。この時、薄膜ＴＨの表面には、下地層ＢＦの表面に形成された凹凸パターンの凸部ＢＦａ、凹部ＢＦｂに沿ってそれぞれに対応した凸部ＴＨａ、凹部ＴＨｂが形成される。
【００１９】
次に、剥離部材に該当する平坦な版１０を薄膜ＴＨに対向させた後（図１（ｃ））、薄膜ＴＨに押し当てる（図１（ｄ））。この時、薄膜ＴＨの凸部ＴＨａは版１０に密着する。版１０の材料としては、ポリジメチルシロキサン（ＰＤＭＳ）等のシリコン系ゴム、フッ素系ゴム、ウレタン系ゴム、ブチル系ゴム等を用いることができる。
【００２０】
次に、版１０を下地層ＢＦから引き離すことで、薄膜ＴＨの凸部ＴＨａを下地層ＢＦから剥離し除去する（図１（ｅ））。そして、下地層ＢＦには、残留した凹部ＴＨｂの薄膜による電極パターンが形成される。
【００２１】
この電極パターンの形成方法においては、版１０は、その表面が平面であって凹凸がないものである。この版１０を、凸部ＴＨａ、凹部ＴＨｂが形成された薄膜ＴＨに、高精度な位置合わせを行うことなく押し当てて密着させた後引き離すことで、薄膜ＴＨの凸部ＴＨａを下地層ＢＦから容易に剥離し除去することができる。これにより、下地層ＢＦには、残留した凹部ＴＨｂの薄膜による電極パターンを形成することができる。すなわち、製造工程の複雑化と製造コストの高価格化、及び生産性の低下を招くことなく、高精度の電極パターンを容易に形成することができる。
【００２２】
図２（ａ）〜図２（ｄ）は、本発明の実施形態における別の電極パターンの形成工程の原理を示す断面模式図である。
【００２３】
図２の電極パターンの形成方法は、薄膜ＴＨの凸部ＴＨａを下地層ＢＦから剥離し除去するための版として、図１の場合の平坦な版１０に代わりローラー状の版２０を用いるものである。なお、ローラー状の版２０の周面は、凹凸が形成されていない単純な曲面である。
【００２４】
最初に、図１の場合と同様にして、下地層ＢＦの表面に形成された凹凸パターンの凸部ＢＦａ、凹部ＢＦｂに沿って、それぞれに対応した凸部ＴＨａ、凹部ＴＨｂが形成された薄膜ＴＨを成膜する（図２（ａ）、図２（ｂ））。
【００２５】
次に、ローラー状の版２０を薄膜ＴＨに押し当て矢印Ｑ方向に回転させながら、矢印Ｘ方向に移動させる（図２（ｃ））。この時、版２０を薄膜ＴＨに押し当てることにより版２０に密着した薄膜ＴＨの凸部ＴＨａは、版２０の回転により剥離し除去される（図２（ｄ））。そして、下地層ＢＦには、残留した凹部ＴＨｂの薄膜による電極パターンが形成される。なお、版２０に付着した薄膜は、版２０に近接して設けられたクリーニングブレード２０１により除去することで、版２０を繰返し連続して使用することができる。
【００２６】
このようにして薄膜パターンを形成することにより、図２に示す電極パターンの形成方法は、図１の場合と同様の効果を得ることができるとともに、ローラー状の版２０を用いることにより、工程のタクトタイムを短縮することができ、生産性をより高めることができる。
【００２７】
図３は、本発明の実施形態におけるさらに別の電極パターンの形成工程の原理を示す模式図である。
【００２８】
図３の電極パターンの形成方法は、薄膜ＴＨの凸部ＴＨａを下地層ＢＦから剥離し除去するための版として、図１の場合の平坦な版１０に代わり無端ベルト状の版３０を用い、ロール・ツー・ロールプロセスとしたものである。なお、無端ベルト状の版３０の表面は、凹凸が形成されていない単純な曲面である。
【００２９】
図３において、下地層ＢＦまたは下地層ＢＦのベース部材としては、フレキシブルなプラスティックフィルム等の樹脂基板を用いることができる。
【００３０】
最初に、表面に、凸部ＢＦａ、凹部ＢＦｂを有する凹凸パターンが形成された樹脂基板である下地層ＢＦを準備し、基板供給ローラー５０１に巻きとっておく。
【００３１】
次に、基板供給ローラー５０１から下地層ＢＦを繰り出し、例えば、スプレーコート６０を用いて下地層ＢＦの表面に、電極を形成するための薄膜ＴＨを成膜する。この時、薄膜ＴＨの表面には、下地層ＢＦの表面に形成された凹凸パターンの凸部ＢＦａ、凹部ＢＦｂに沿って、それぞれに対応した凸部ＴＨａ、凹部ＴＨｂが形成される。
【００３２】
次に、薄膜ＴＨが成膜された下地層ＢＦを赤外線ヒータ７０を用いて適度に乾燥させる。
【００３３】
次に、版駆動ローラ３０１と３０２とに架け渡された無端ベルト状の版３０を薄膜ＴＨに押し当て、版駆動ローラ３０２を矢印Ｑ方向に回転させることにより無端ベルト状の版３０を移動させる。この時、版３０を薄膜ＴＨに押し当てることにより版３０に密着した薄膜ＴＨの凸部ＴＨａは、版３０の移動により剥離し除去される。そして、下地層ＢＦには、残留した凹部ＴＨｂの薄膜による電極パターンが形成される。
【００３４】
次に、電極パターンが形成された下地層ＢＦを赤外線ヒータ８０を用いて加熱し、電極パターンを焼成する。そして、最後に基板巻取りローラー５０２によって下地層ＢＦを巻き取る。
【００３５】
このようにして電極パターンを形成することにより、図３に示す電極パターンの形成方法は、図１の場合と同様の効果を得ることができるとともに、無端ベルト状の版３０を用いて、ロール・ツー・ロールプロセスとすることができ、生産性をさらに高めることができる。
【００３６】
（実施形態１）
本発明の実施形態１におけるＴＦＴの製造方法を図４を用いて説明する。図４（ａ）〜図４（ｅ）は、実施形態１におけるＴＦＴ１Ａの製造工程を示す断面模式図である。
【００３７】
実施形態１は、図１〜図３で説明した原理を用いた電極パターンの形成方法及びＴＦＴの製造方法である。
【００３８】
最初に、基板Ｐの上に、ＴＦＴを構成するゲート電極Ｇ、ゲート絶縁膜ＧＩ、ソース電極Ｓ、ドレイン電極Ｄ、半導体膜ＳＦを順次形成する（図４（ａ））。なお、本実施形態では、半導体膜ＳＦの材料として有機材料を用いた有機ＴＦＴを形成する。
【００３９】
基板Ｐの材料としては、ソーダガラス、無アルカリガラス等のガラスやフレキシブルなプラスティックフィルム等の樹脂製シートを用いることができる。プラスティックフィルムとしては、具体的には、ポリイミド、ポリアミド、ポリエチレンテレフタラート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ボリカーボネート（ＰＣ）、セルローストリアセテート（ＴＡＣ）、セルロースアセテートプロピオネート（ＣＡＰ）等からなるフィルム等が挙げられる。また、表面を絶縁保護したステンレスや真鍮などの金属板を用いることもできる。
【００４０】
ゲート電極Ｇの形成方法としては、スパッタ法、蒸着等を用いてゲート電極材料を成膜した後、フォトリソグラフィ法を用いてパターニングすることで形成することができる。また、マスク蒸着法を用いて形成することもできる。ゲート電極Ｇの材料としては、Ａｌ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｃｕ、Ｃｒ、Ｍｏ、Ｉｎ、Ｚｎ、Ｍｇ等の金属、ＩＴＯ、ＺｎＯ等の酸化物導電材料、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子を用いることができる。また、これらの材料を複数用いて積層してもよい。
【００４１】
ゲート絶縁膜ＧＩの成膜方法としては、スパッタ法、蒸着、ＣＶＤ法、スピンコート法、インクジェット法等を用いることができる。ゲート絶縁膜ＧＩの材料としては、ＳｉＯ２、ＳｉＮ等の無機材料、ＰＶＡ、ＰＶＰ、ポリイミド樹脂、ノボラック樹脂等の有機材料を用いることができる。また、これらの材料を複数用いて積層してもよい。なお、ゲート絶縁膜ＧＩの材料としては、有機ＴＦＴアレイの特徴である、「真空プロセスを用いることなく液滴塗布技術を用いて、大気圧下で作製し、製造コストを抑えることができる」、という利点を活かすために、塗布可能な材料が好ましい。
【００４２】
ソース電極Ｓ・ドレイン電極Ｄの形成方法としては、ゲート電極Ｇの形成方法と同様に、フォトリソグラフィ法や、種々の印刷法や液滴塗布法等を用いて形成することができる。ソース電極Ｓ・ドレイン電極Ｄの電極材料としては、ゲート電極Ｇの場合と同様の電極材料の他、カーボンナノ粒子、金属ナノ粒子、またこれらの混合物等も用いることができる。なお、ソース電極Ｓ・ドレイン電極Ｄは、半導体膜ＳＦに接するので、半導体材料へのキャリアの注入特性が優れた材料を用いるのが好ましい。具体的には、ｐ型有機半導体の場合には仕事関数の大きいＡｕ、ＩＴＯ、Ｐｔ等が好適である。
【００４３】
半導体膜ＳＦの材料としては、例えば、有機材料として、多環芳香族化合物や共役系高分子等は勿論のこと、低分子材料、オリゴマー等でもよく、成膜後に分子が分子間相互作用により規則正しく配列し結晶となるものが特に好ましい。ペンタセン、ポルフィリン、フタロシアニン、オリゴチオフェン、オリゴフェニレン、ポリチオフェン、ポリフェニレン、及びこれら誘導体等を好適に用いることができる。さらに、具体的には、ペンタセン、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン、テトラベンゾポルフィリン、ポリ（３−ヘキシルチオフェン）等を用いることが好ましい。また、これらの前駆体を成膜した後に熱処理すること等で有機半導体材料等に変換することもできる。なお、本実施形態では半導体膜ＳＦの材料として有機材料を用いるものとしたが、有機無機ハイブリッド材料、無機材料を用いても構わない。何れの材料であっても溶媒と同時に塗布し、溶媒を乾燥させることで半導体膜ＳＦを形成するものが好ましい。
【００４４】
半導体膜ＳＦの成膜方法は、特に限定されるものではないが、スクリーン印刷法、インクジェット法、マイクロコンタクトプリント法、ディスペンサ法、凸版や転写等の印刷法を用いると、塗布と同時にパターニングもできるため、製造コストを低減することができ好適である。とりわけ、インクジェット法、ディスペンサ法等の液滴塗布法を用いるのが特に好適である。液滴塗布法を用いる場合の半導体膜ＳＦの材料としては、前述の材料のなかでも、溶媒に溶解または分散させるものが好適であり、例えば有機低分子材料に溶解性を高めるために可溶性の側鎖を設けたものや、半導体の前駆体の溶液が適用可能である。また、溶媒は、特に限定されるものではなく、芳香族炭化水素類、脂肪族炭化水素類、アルコール類、ケトン類、エーテル類、エステル類、ハロゲン化炭化水素類、フェノール類等から半導体材料に適した溶媒を選択することができる。
【００４５】
次に、本実施形態における下地層に該当する平坦化膜ＨＦを形成する（図４（ｂ））。平坦化膜ＨＦの形成方法としては、スピンコート法やスリットコート法等を用いて平坦化膜材料を成膜した後、フォトリソグラフィ法を用いてパターニングすることで形成することができる。また、スクリーン印刷法、ディスペンサ法、インクジェット法を用いて直接パターニングすることもできる。平坦化膜ＨＦの材料としては、アクリル系樹脂、フェノール系等の塗布可能な絶縁性の材料を用いることができる。なお、平坦化膜ＨＦの形成工程で半導体膜ＳＦを劣化させる恐れがある場合には、半導体膜ＳＦの上に半導体保護膜を形成してもよい。
【００４６】
本実施形態においては、平坦化膜ＨＦを形成する際には、ハーフトーン露光によるフォトリソグラフィ法を用いることにより、平坦化膜ＨＦの表面に、凸部ＨＦａ及び凹部ＨＦｂを有する凹凸パターン、及びドレイン電極Ｄと画素電極Ｅｂとを接続するためのコンタクトホールＨＦｈを形成する。
【００４７】
図５を用いてこれを説明するに、具体的には、平坦化膜ＨＦの材料としてポジ型のレジスト材料Ｒを用い、ソース電極Ｓ、ドレイン電極Ｄ、半導体膜ＳＦを覆うように形成する（図５（ａ））。次に、このレジスト材料ＲをマスクＭを介して露光する（図５（ｂ））。マスクＭにおいて、凸部ＨＦａと対応する箇所は不透明、凹部ＨＦｂと対応する箇所は半透明、コンタクトホールＨＦｈと対応する箇所は透明である。従って、コンタクトホールＨＦｈと対応するレジスト材料は、全光量で露光され、現像によって完全に除去される（図５（ｃ））。凸部ＨＦａに対応するレジスト材料は、露光されず、現像によっても除去されない。凹部ＨＦｂと対応するレジスト材料は、中間の光量で露光され、現像によって一部が除去され、一部が残存することになる。このようにハーフトーン露光によるフォトリソグラフィ法を用いて平坦化膜ＨＦを形成することにより、コンタクトホールを含む凹凸パターンを容易に形成することができる。
【００４８】
次に、凹凸パターンが形成された平坦化膜ＨＦの表面に、画素電極材料による薄膜Ｅを成膜する（図４（ｃ））。薄膜Ｅの成膜方法としては、スピンコート法、スリットコート法、ディップコート法等の塗布法、スクリーン印刷法等の印刷法等を用いることができる。画素電極材料としては、ＩＴＯ、ＰＥＤＯＴ／ＰＳＳ等を用いることができる。この時、薄膜Ｅの表面には、平坦化膜ＨＦの表面に形成された凹凸パターンの凸部ＨＦａ、凹部ＨＦｂにより、それぞれに対応した凸部Ｅａ、凹部Ｅｂが形成される。また、平坦化膜ＨＦに形成されたコンタクトホールＨＦｈには、画素電極材料が充填され、接続部Ｅｈが形成されることになり、この接続部Ｅｈによって薄膜Ｅとドレイン電極Ｄとが接続される。
【００４９】
次に、薄膜Ｅを適度に乾燥させた後、剥離部材に該当する樹脂製の平坦な版１０を薄膜Ｅに対向させて、薄膜Ｅに押し当てる（図４（ｄ））。この時、薄膜Ｅの凸部Ｅａは版１０に密着する。
【００５０】
次に、版１０を引き離すことで、薄膜Ｅの凸部Ｅａを平坦化膜ＨＦから剥離し除去する（図４（ｅ））。そして、平坦化膜ＨＦには、残留した凹部Ｅｂの薄膜による薄膜パターンすなわち画素電極Ｅｂが形成される。続いて、画素電極Ｅｂの焼成処理を行い、低抵抗化するとともに、平坦化膜ＨＦとの密着性を向上させＴＦＴ１Ａを完成させる。
【００５１】
版１０の材料としては、ポリジメチルシロキサン（ＰＤＭＳ）等のシリコン系樹脂や、フッ素系ゴム、ウレタン系ゴム、ブチル系ゴム等を用いることができる。
【００５２】
薄膜Ｅの材料としては、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子や金属ナノ粒子を分散させた導電性ナノペーストを用いることができる。薄膜Ｅの材料にエチレングリコール、ジエチレングリコール、トリエチレングリコール、テトラエチレングリコール、ポリエチレングリコール、プロピレングリコール、ジプロピレングリコール、トリプロピレングリコール、ソルビトール及びグリセリンなどを添加することにより、版１０との接着状態の保持がしやすくなり、転写によるパターニングの精度を高めることができる。また、薄膜Ｅの材料に界面活性剤を添加し、接着性をあげることも可能である。さらに、薄膜層を塗布で形成する場合にはその乾燥状態を制御することにより転写性能を調整することができる。
【００５３】
版１０を薄膜Ｅに接触させてその密着した部分を剥離することができるのは、版１０と薄膜Ｅとが、化学結合、水素結合、ファンデルワールス結合により結合するためである。
【００５４】
版１０と薄膜Ｅとの接着は、両材料の原子間の相互作用に起因するものであり、接着力は両者を引き剥がすために必要なエネルギーとして表すことができる。薄膜Ｅと下地層（平坦化膜ＨＦ）の界面エネルギーをγｆｓ１、薄膜Ｅの表面エネルギーをγｆ、下地層の表面エネルギーをγｓ１とすると薄膜Ｅを下地層から引き剥がすのに必要な仕事Ｗ１は次のように表される。
Ｗ１＝γｆ＋γｓ１−γｆｓ１
一方、薄膜Ｅと薄膜Ｅに接着した版１０の界面エネルギーをγｆｓ２、版１０の表面エネルギーをγｓ２とすると版１０から薄膜Ｅを剥離するために必要な仕事Ｗ２は次のように表させる。
Ｗ２＝γｆ＋γｓ２−γｆｓ２
下地層上に形成した薄膜Ｅに版１０を密着させ、版１０を引き剥がすときに薄膜Ｅが下地層側から剥がれるためには、以下の条件が必要である。
Ｗ１＜Ｗ２
この条件を満足するためには、薄膜Ｅ、下地層及び版１０の表面エネルギー、薄膜Ｅと版１０の間及び薄膜Ｅと下地層の間の界面エネルギーを調整することが望ましい。
【００５５】
一方、下地層の材料は他の制約から決定されることが多いため、版１０の表面エネルギーγｓ２が大きいものを選択するのが好ましい。また、表面処理により版１０の最表面の状態を変化させ、表面エネルギーを大きくすることにより、接着性を向上させてもよい。この場合の表面処理の方法としては、エキシマＵＶ処理、ＵＶオゾン処理、酸素プラズマ処理、グロー放電プラズマ処理、コロナ放電プラズマ処理、大気圧プラズマ処理などが挙げられる。
【００５６】
この表面処理を行うことで、表面が改質されるとともに、表面の清浄化を行うこともでき、薄膜Ｅとの結合力を高めることができる。また、表面を粗くすればアンカー効果により接着性が向上するので、版１０の表面を粗くすることにより転写性を高めることもできる。さらに、薄膜Ｅの材料に対して接着性の高い官能基を有する分子を版１０の表面にコーティングすることによっても、転写性を高めることができる。
【００５７】
また、下地層（平坦化膜ＨＦ）と薄膜Ｅとの接着性に関しては、薄膜Ｅの成膜後に加熱することで結合力が高くなり、版１０への転写性が悪くなるおそれがあるため、薄膜Ｅの成膜後の加熱は必要最低限に抑え、γｆｓ１を小さく抑えておくことが望ましい。この場合、転写によるパターニングが完了後、改めて加熱処理を実施し、下地層と薄膜Ｅとの接着性を向上させることができる。
【００５８】
また、下地層の表面にフッ素系界面活性剤の層を形成することによりγｓ１を小さくするのも、転写を容易にするためには有効である。
【００５９】
このように、実施形態１におけるＴＦＴの製造方法においては、版１０として、凹凸パターンのない平坦な版を採用し、平坦化膜ＨＦの凹凸パターンによる凸部Ｅａに、高精度な位置合わせを行うことなく押し当て密着させた後引き離すことで、薄膜Ｅの凸部Ｅａを平坦化膜ＨＦから容易に剥離し除去することができる。これにより、平坦化膜ＨＦには、残留した凹部Ｅｂの薄膜による電極パターンを形成することができる。従って、製造工程の複雑化と製造コストの高価格化、及び生産性の低下を招くことなく、高精度の電極パターンを容易に形成することができる。
【００６０】
また、平坦化膜ＨＦの表面の凹凸パターンの形成は、新たな工程を設けることなく、平坦化膜ＨＦをフォトリソグラフィ法を用いて形成する際の露光に、ハーフトーン露光を用いることで容易に形成することができるので、生産性を損なうことはない。
【００６１】
また、薄膜Ｅの形成方法として、塗布法を用いることにより、平坦化膜ＨＦの表面の微細な凹凸に対して、薄膜材料（画素電極材料）を溶解または分散させた溶液を充填させることができるので、欠陥の少ない薄膜Ｅを形成することができる。また、塗布法を用いることにより、平坦化膜ＨＦに形成されたコンタクトホールＨＦｈに薄膜材料（画素電極材料）を適切に充填することができるので、薄膜Ｅとドレイン電極Ｄとを良好に接続することができる。
【００６２】
なお、実施形態１におけるＴＦＴとしては、ボトムゲート型のＴＦＴ１Ａを例示したが、これに限定されることなく、トップゲート型等の他の構造のＴＦＴであってもよい。
【００６３】
（実施形態２）
本発明の実施形態２におけるＴＦＴの製造方法を図６を用いて説明する。図６は、実施形態５におけるＴＦＴ１Ａの製造工程を示す断面模式図、及び平面模式図であり、図６（ａ１）は、図６（ａ３）に示す平面模式図におけるＡ−Ａ′断面模式図、図６（ａ２）は、図６（ａ３）に示す平面模式図におけるＢ−Ｂ′断面模式図である。図６（ｂ１）は、図６（ｂ２）に示す平面模式図におけるＡ−Ａ′断面模式図である。図６（ｃ）〜図６（ｅ）は、図６（ｂ１）の断面模式図に示された構成について、その後の各工程における状態をそれぞれ示す断面模式図である。
【００６４】
実施形態２は、実施形態１の場合と同様に、図１〜図３で説明した原理を用いた電極パターン及びＴＦＴの製造方法である。
【００６５】
実施形態２においては、平坦化膜ＨＦへの凹凸パターンの形成方法が実施形態１の場合と異なっており、その他の工程は、実施形態１の場合と概ね同様なのでその詳細な説明は省略する。すなわち、実施形態２の図６（ｃ）〜図６（ｅ）に示す各工程は、実施形態１の場合の図４（ｃ）〜図４（ｅ）に示した各工程に対応するものであり、実施形態１の場合と概ね同様である。
【００６６】
最初に、基板Ｐの上に、ＴＦＴを構成するゲート電極Ｇ、ゲートバスＧＢ、ゲート絶縁膜ＧＩ、ソース電極Ｓ、ソースバスＳＢ、ドレイン電極Ｄ、半導体膜ＳＦを順次形成する（図６（ａ１）〜図６（ａ３））。なお、ソースバスＳＢは、ソース電極Ｓ（及びドレイン電極Ｄ）よりも膜厚が大きくなるように形成される。また、ゲートバスＧＢは、ゲート電極Ｇよりも膜厚が大きくなるように形成される。但し、ソースバスＳＢとゲートバスＧＢとが上から見て重なる合う領域については、それぞれの膜厚を調整して、ソースバスＳＢまたはゲートバスＧＢだけが設けられた領域と同じ高さになるようにされている（図６（ａ２））。
【００６７】
ゲート電極Ｇ、ゲート絶縁膜ＧＩ、ソース電極Ｓ、ドレイン電極Ｄ、半導体膜ＳＦの形成方法や材料は、実施形態１の場合と同様であるので、その説明は省略する。なお、ゲートバスＧＢ、ソースバスＳＢの形成方法や材料は、それぞれゲート電極Ｇ、ソース電極Ｓの場合と同様でもよいし、低抵抗のバスラインを別途形成してもよい。
【００６８】
次に、本実施形態における下地層に該当する平坦化膜ＨＦを形成する（図６（ｂ１）、図６（ｂ２））。平坦化膜ＨＦの形成方法や材料は、実施形態１の場合と概ね同様でよいが、実施形態１で用いたハーフトーン露光によるリソグラフィ法は用いず、ソースバスＳＢを利用して平坦化膜ＨＦの表面に凹凸パターンを形成する。すなわち、平坦化膜ＨＦのソースバスＳＢの上に位置する部分は、ソースバスＳＢの膜厚により隆起し凸部ＨＦｓが形成される。同様に、平坦化膜ＨＦのゲートバスＧＢの上に位置する部分は、ゲートバスＧＢの膜厚により隆起し凸部ＨＦｇが形成される。凸部ＨＦｓと凸部ＨＦｇとは同じ高さになるようにソースバスＳＢ及びゲートバスＧＢの膜厚は調整されている。そして、凸部ＨＦｓと凸部ＨＦｇとが重なる部分についても、ソースバスＳＢ及びゲートバスＧＢの膜厚を調整することで、同じ高さにされている。なお、平坦化膜ＨＦの形成工程で半導体膜ＳＦを劣化させる恐れがある場合には、半導体膜ＳＦの上に図示しない半導体保護膜を形成してもよい。
【００６９】
次に、凹凸パターンが形成された平坦化膜ＨＦの表面に、画素電極材料による薄膜Ｅを成膜する（図６（ｃ））。薄膜Ｅの成膜方法や材料は、実施形態１の場合と同様であるので、その説明は省略する。この時、薄膜Ｅの表面には、平坦化膜ＨＦの表面に形成された凹凸パターンの凸部ＨＦｓ、凸部ＨＦｇ、凹部ＨＦｂにより、それぞれに対応した凸部Ｅｓ、凸部Ｅｇ（不図示）、凹部Ｅｂが形成される。また、平坦化膜ＨＦに形成されたコンタクトホールＨＦｈには、画素電極材料が充填され、接続部Ｅｈが形成されることになり、この接続部Ｅｈによって薄膜Ｅとドレイン電極Ｄとが接続される。
【００７０】
次に、薄膜Ｅを適度に乾燥させた後、剥離部材に該当する樹脂製の平坦な版１０を薄膜Ｅに対向させて、薄膜Ｅに押し当てる（図６（ｄ））。この時、薄膜Ｅの凸部Ｅｓ、凸部Ｅｇ（不図示）は版１０に密着する。版１０の材料としては、実施形態１の場合と同様であるのでその説明は省略する。
【００７１】
次に、版１０を引き離すことで、薄膜Ｅの凸部Ｅｓ、凸部Ｅｇ（不図示）を平坦化膜ＨＦから剥離し除去する（図６（ｅ））。そして、平坦化膜ＨＦには、残留した凹部Ｅｂの薄膜による薄膜パターンすなわち画素電極Ｅｂが形成される。続いて、画素電極Ｅｂの焼成処理を行い、低抵抗化するとともに、平坦化膜ＨＦとの密着性を向上させＴＦＴ１Ａを完成させる。
【００７２】
このようにしてＴＦＴ１Ａを製造することにより、実施形態２におけるＴＦＴの製造方法は、実施形態１の場合と同様の効果を得ることができる。
【００７３】
この実施形態２においては、平坦化膜ＨＦの表面の凹凸パターンの形成を、平坦化膜ＨＦの下層に形成されているゲートバスＧＢやソースバスＳＢの膜厚によって行うようにしたので、生産性をさらに高めることができる。
【実施例】
【００７４】
（実施例１）
実施例１は、実施形態１におけるＴＦＴの製造方法を用いたＴＦＴ１Ａの製造例である。【００７５】
最初に、基板Ｐとしてガラスを用い、その上に、スパッタ法を用いてＡｌを厚み１３０ｎｍで成膜した後、フォトリソグラフィ法を用いてパターニングしゲート電極Ｇを形成した（図４（ａ））。続いて、スピンコート法を用いてポリイミド系樹脂を厚み５００ｎｍで成膜しゲート絶縁膜ＧＩを成膜した（図４（ａ））。【００７６】
次に、ゲート絶縁膜ＧＩの上に、リフトオフレジストを成膜し、その上に、スパッタ法を用いてＣｒ（密着層）を厚み５ｎｍ、Ａｕを厚み５０ｎｍでこの順に成膜し後、リフトオフレジストを剥離しソース電極Ｓ及びドレイン電極Ｄを形成した（図４（ａ））。【００７７】
次に、チャネル部に、インクジェット法を用いてＰ３ＨＴを滴下した後、乾燥させることで半導体膜ＳＦを成膜した（図４（ａ））。続いて、半導体膜ＳＦが形成された面の全面に、インクジェット法を用いてフェノール系樹脂を厚み５００ｎｍで成膜し図示しない半導体保護膜を形成した。【００７８】
次に、半導体保護膜の上に、スピンコート法を用いてアクリル系樹脂を厚み１μｍで成膜した後、ハーフトーン露光によるフォトリソグラフィ法を用いて、表面に凸部ＨＦａ、凹部ＨＦｂ及びコンタクトホールＨＦｈを含む凹凸パターンを有する平坦化膜ＨＦを形成した（図４（ｂ））。なお、凹凸パターンは、後工程で形成される画素電極Ｅｂの形状に対応して、平坦化膜ＨＦの周縁を凸部ＨＦａとした。【００７９】
次に、凹凸パターンが形成された平坦化膜ＨＦの上に、スクリーン印刷法を用いてＩＴＯナノインクを印刷した後、８０℃で１時間乾燥させ薄膜Ｅを成膜した。乾燥後の薄膜Ｅの厚みは５０ｎｍであった（図４（ｃ））。この時、薄膜Ｅの表面には、平坦化膜ＨＦの表面に形成された凹凸パターンの凸部ＨＦａ、凹部ＨＦｂにそれぞれに対応した凸部Ｅａ、凹部Ｅｂが形成された。また、平坦化膜ＨＦに形成されたコンタクトホールＨＦｈには、ＩＴＯナノインクが充填され薄膜Ｅとドレイン電極Ｄとが接続された。【００８０】
次に、ＵＶ照射による親液処理が施されたシリコン系の平坦な版１０を薄膜Ｅに対向させた後、薄膜Ｅに押し当てた（図４（ｄ））。この時、薄膜Ｅの凸部Ｅａは版１０に密着した。【００８１】
次に、版１０を引き離すことで、薄膜Ｅの凸部Ｅａを平坦化膜ＨＦから剥離し除去した（図４（ｅ））。そして、平坦化膜ＨＦには、残留した凹部Ｅｂの薄膜による薄膜パターンすなわち画素電極Ｅｂが形成された。続いて、画素電極Ｅｂの焼成処理を行い、低抵抗化を行うとともに、平坦化膜ＨＦとの密着性を向上させてＴＦＴ１Ａを完成させた。【００８２】
この実施例１の製造方法においては、画素電極Ｅｂの形成工程として、ＩＴＯナノインクのスクリーン印刷、位置合わせの不要な平坦な版１０の圧着、剥離、及び焼成工程のみで画素電極Ｅｂを形成でき、効率よく、高精度の画素電極Ｅｂを容易に形成することが確認できた。【００８３】
（実施例２）
実施例２は、実施形態１におけるＴＦＴの製造方法の変形例を用いたＴＦＴ１Ａの製造実施例である。【００８４】
先ず、実施例１の場合と同様にして、基板Ｐの上に、ゲート電極Ｇ、ゲート絶縁膜ＧＩ、ソース電極Ｓ、ドレイン電極Ｄ、半導体膜ＳＦ、半導体保護膜を順次形成した（図４（ａ））。用いた各部材の形成方法や材料は実施例１の場合と同様とした。【００８５】
次に、スピンコート法を用いてアクリル系樹脂を厚み１μｍで成膜した後、８０℃で乾燥させ、続いて、スピンコート法を用いてフッ素系撥液性薄膜を厚み５ｎｍで成膜した。【００８６】
次に、ハーフトーン露光によるフォトリソグラフィ法を用いて、表面に凸部ＨＦａ、凹部ＨＦｂ及びコンタクトホールＨＦｈを含む凹凸パターンを有する平坦化膜ＨＦを形成した（図４（ｂ））。なお、凹凸パターンは、後工程で形成される画素電極Ｅｂの形状に対応して、平坦化膜ＨＦの周縁を凸部ＨＦａとした。また、この時、平坦化膜ＨＦの周縁に形成された凸部ＨＦａの表面のみにフッ素系撥液性薄膜が残留し撥液性を呈するようになった。【００８７】
次に、凹凸パターンが形成された平坦化膜ＨＦの上に、スクリーン印刷法を用いてＩＴＯナノインクを印刷した後、８０℃で１時間乾燥させ薄膜Ｅを成膜した。乾燥後の薄膜Ｅの厚みは５０ｎｍであった（図４（ｃ））。この時、薄膜Ｅの表面には、平坦化膜ＨＦの表面に形成された凹凸パターンの凸部ＨＦａ、凹部ＨＦｂにそれぞれに対応した凸部Ｅａ、凹部Ｅｂが形成された。また、平坦化膜ＨＦに形成されたコンタクトホールＨＦｈには、ＩＴＯナノインクが充填され薄膜Ｅとドレイン電極Ｄとが接続された。【００８８】
次に、ＵＶ照射による親液処理が施されたシリコン系の平坦な版１０を薄膜Ｅに対向させた後、薄膜Ｅに押し当てた（図４（ｄ））。この時、薄膜Ｅの凸部Ｅａは版１０に密着した。【００８９】
次に、版１０を引き離すことで、薄膜Ｅの凸部Ｅａを平坦化膜ＨＦから剥離し除去した（図４（ｅ））。そして、平坦化膜ＨＦには、残留した凹部Ｅｂの薄膜による薄膜パターンすなわち画素電極Ｅｂが形成された。続いて、画素電極Ｅｂの焼成処理を行い、低抵抗化を行うとともに、平坦化膜ＨＦとの密着性を向上させてＴＦＴ１Ａを完成させた。【００９０】
この実施例２の製造方法においても、画素電極Ｅｂの形成工程として、ＩＴＯナノインクのスクリーン印刷、位置合わせの不要な平坦な版１０の圧着、剥離、及び焼成工程のみで画素電極Ｅｂを形成でき、効率よく、高精度の画素電極Ｅｂを容易に形成することが確認できた。【００９１】
また、平坦化膜ＨＦの周縁に形成された凸部ＨＦａの表面が撥液性を呈するようにしたので、その上に形成されている薄膜Ｅの凸部Ｅａをより安定して確実に剥離できることが確認できた。【００９２】
（実施例３）
実施例３は、実施形態２におけるＴＦＴの製造方法を用いたＴＦＴ１Ａの製造例である。【００９３】
最初に、基板Ｐとしてガラスを用い、その上に、反転印刷法を用いてＡｇナノインクを成膜した後、２００℃で乾燥させ、ゲート電極Ｇ、ゲートバスＧＢを形成した（図６（ａ１）〜図６（ａ３））。なお、ゲート電極Ｇの厚みは１３０ｎｍ、ゲートバスＧＢの厚みは２００ｎｍとした。続いて、スピンコート法を用いてポリイミド系樹脂を厚み５００ｎｍで成膜しゲート絶縁膜ＧＩを成膜した（図６（ａ１）〜図６（ａ３））。なお、後に形成するソースバスＳＢと重なる部分のゲートバスＧＢの厚みは１００ｎｍとし、その他の箇所よりも薄く形成した。【００９４】
次に、ゲート絶縁膜ＧＩの上に、反転印刷法を用いてＡｇナノインクを成膜した後、２００℃で乾燥させ、ソース電極Ｓ、ドレイン電極Ｄ、ソースバスＳＢ、を形成した（図６（ａ１）〜図６（ａ３））。なお、ソース電極Ｓ及びドレイン電極Ｄの厚みは１３０ｎｍ、ソースバスＳＢの厚みは２００ｎｍとした。なお、ゲートバスＧＢと重なる部分のソースバスＳＢの厚みは１００ｎｍとし、その他の箇所よりも薄く形成した。このゲートバスＧＢとソースバスＳＢとが重なる部分は、それぞれのバスの厚みが１００ｎｍであるので、合わせて２００ｎｍとなり、ソースバスＳＢまたはゲートバスＧＢだけが設けられている部分とその表面の高さが一致させられている。【００９５】
次に、チャネル部に、マスク蒸着法を用いてペンタセンを成膜し半導体膜ＳＦを形成した（図４（ａ））。続いて、半導体膜ＳＦが形成された面の全面に、スピンコート法を用いてＰＶＡを厚み２００ｎｍで成膜し図示しない半導体保護膜を形成した。【００９６】
次に、半導体保護膜の上に、スピンコート法を用いてアクリル系樹脂を厚み１μｍで成膜した後、フォトリソグラフィ法を用いて、ドレイン電極Ｄと画素電極Ｅｂとを接続するためのコンタクトホールＨＦｈを有する平坦化膜ＨＦを形成した（図６（ｂ１）、図６（ｂ２））。この時、平坦化膜ＨＦのソースバスＳＢの上に位置する部分は、ソースバスＳＢの膜厚により隆起し凸部ＨＦｓが形成され、平坦化膜ＨＦのゲートバスＧＢの上に位置する部分は、ゲートバスＧＢの膜厚により隆起し凸部ＨＦｇが形成された。なお、コンタクトホールＨＦｈの下部に位置する半導体保護膜は純水での洗浄時に除去し、コンタクトホールＨＦｈをドレイン電極Ｄまで貫通させた。【００９７】
次に、凹凸パターンが形成された平坦化膜ＨＦの上に、スクリーン印刷法を用いてＩＴＯナノインクを印刷した後、８０℃で１時間乾燥させ薄膜Ｅを成膜した。乾燥後の薄膜Ｅの厚みは５０ｎｍであった（図６（ｃ））。この時、薄膜Ｅの表面には、平坦化膜ＨＦの表面に形成された凹凸パターンの凸部ＨＦｓ、凸部ＨＦｇ、凹部ＨＦｂにそれぞれに対応した凸部Ｅｓ、凸部Ｅｇ（不図示）、凹部Ｅｂが形成された。また、平坦化膜ＨＦに形成されたコンタクトホールＨＦｈには、ＩＴＯナノインクが充填され薄膜Ｅとドレイン電極Ｄとが接続された。【００９８】
次に、ＵＶ照射による親液処理が施されたシリコン系の平坦な版１０を薄膜Ｅに対向させた後、薄膜Ｅに押し当てた（図６（ｄ））。この時、薄膜Ｅの凸部ＨＦｓ、凸部ＨＦｇは版１０に密着した。【００９９】
次に、版１０を引き離すことで、薄膜Ｅの凸部Ｅｓ、凸部Ｅｇ（不図示）を平坦化膜ＨＦから剥離し除去した（図６（ｅ））。そして、平坦化膜ＨＦには、残留した凹部Ｅｂの薄膜による薄膜パターンすなわち画素電極Ｅｂが形成された。続いて、画素電極Ｅｂの焼成処理を行い、低抵抗化するとともに、平坦化膜ＨＦとの密着性を向上させてＴＦＴ１Ａを完成させた。【０１００】
この実施例３の製造方法においても、画素電極Ｅｂの形成工程として、ＩＴＯナノインクのスクリーン印刷、位置合わせの不要な平坦な版１０の圧着、剥離、及び焼成工程のみで画素電極Ｅｂを形成でき、効率よく、高精度の画素電極Ｅｂを容易に形成することが確認できた。【０１０１】
また、平坦化膜ＨＦの表面の凹凸パターンの生成は、平坦化膜ＨＦの下層に形成されているゲートバスＧＢやソースバスＳＢの膜厚によって行われるので、生産性がさらに高められることが確認できた。
【符号の説明】
【０１０２】
１Ａ  ＴＦＴ（薄膜トランジスタ）
１０、２０、３０  版
２０１  クリーニングブレード
３０１、３０２  版駆動ローラー
５０１  基板供給ローラー
５０２  基板巻取りローラー
６０  スプレーコート
７０、８０  ＩＲヒータ
ＢＦ  下地層
Ｄ  ドレイン電極
Ｅ、ＴＨ  薄膜
Ｅｂ  画素電極
Ｇ  ゲート電極
ＧＢ  ゲートバス
ＧＩ  ゲート絶縁膜
ＨＦ  平坦化膜
Ｐ  基板
Ｓ  ソース電極
ＳＢ  ソースバス
ＳＦ  半導体膜
【図５】
2011058859.tif 000003
【図６】
2011058859.tif 000004
【図１】
2011058859.tif 000005
【図２】
2011058859.tif 000006
【図３】
2011058859.tif 000007
【図４】
2011058859.tif 000008
【国際調査報告】
2011058859.tif 000009
2011058859.tif 000010
2011058859.tif 000011
2011058859.tif 000012