(57)【要約】  主セルと電流センスセルを備えたパワー半導体素子を用いた半導体装置において、高精度に負荷過電流を検出し、かつ高速に短絡電流を検出する。  電流センスセル（２）の出力をオペアンプ（６）の反転入力端子（６１）に接続するとともにオペアンプ（６）の非反転入力端子（６２）はソースバイアス電圧が印加された主セル（１）のソースに接続し、オペアンプ（６）とセンス抵抗（１２）によって構成される電流／電圧変換回路により電流センスセル（２）の出力電流をセンス電圧に変換し、このセンス電圧と第一の基準電圧とを比較してエラー信号を出力する第一のエラー検出回路（２１）と、オペアンプ（６）の反転入力端子（６１）の電圧と上記ソースバイアス電圧よりも高く設定された第二の基準電圧とを比較してエラー信号を出力する第二のエラー検出回路（２２）とを備えた。
2011048845.tif 000002
【特許請求の範囲】
【請求項１】
主セルと電流センスセルを備えたパワー半導体素子の上記主セルの電流を上記電流センスセルの出力電流により検出する半導体装置において、上記電流センスセルの出力をオペアンプの反転入力端子に接続するとともに上記オペアンプの非反転入力端子はソースバイアス電圧が印加された上記主セルのソースに接続し、
上記オペアンプとセンス抵抗によって構成される電流／電圧変換回路により上記電流センスセルの出力電流をセンス電圧に変換し、このセンス電圧と第一の基準電圧とを比較してエラー信号を出力する第一のエラー検出回路と、
上記オペアンプの反転入力端子の電圧と上記ソースバイアス電圧よりも高く設定された第二の基準電圧とを比較してエラー信号を出力する第二のエラー検出回路とを備えたことを特徴とする半導体装置。
【請求項２】
オペアンプの反転入力端子と非反転入力端子との間に、ダイオードを、上記反転入力端子側をカソードとし、非反転入力端子側をアノードとして接続したことを特徴とする請求項１に記載の半導体装置。
【請求項３】
主セルと電流センスセルを備えたパワー半導体素子の上記主セルの電流を上記電流センスセルの出力電流により検出する半導体装置において、上記電流センスセルの出力をオペアンプの反転入力端子に接続するとともに上記オペアンプの非反転入力端子はソースバイアス電圧が印加された上記主セルのソースに接続し、
上記オペアンプとセンス抵抗によって構成される電流／電圧変換回路により上記電流センスセルの出力電流をセンス電圧に変換し、このセンス電圧と基準電圧とを比較してエラー信号を出力するエラー検出回路を備え、
上記オペアンプの反転入力端子と非反転入力端子との間に、ダイオードを、上記反転入力端子側をカソードとし、非反転入力端子側をアノードとして接続したことを特徴とする半導体装置。
【請求項４】
パワー半導体素子がワイドバンドギャップ半導体素子によって形成されていることを特徴とする請求項１から３いずれか１項に記載の半導体装置。
【請求項５】
ワイドバンドギャップ半導体素子の材料は、炭化珪素、窒化ガリウム、ダイヤモンドのいずれかであることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パワー半導体素子に流れる電流を分流させて電流検出用の電流を得る電流センスセルを備えた、ＭＯＳＦＥＴなどのパワー半導体素子を用いた半導体装置に関するものである。
【背景技術】
【０００２】
パワー半導体素子を用いた半導体装置において、過電流が流れた場合にパワー半導体素子を保護する目的などで電流を検出するために、パワー半導体素子に流れる電流を分流させて電流検出用の電流を得る電流センスセルを備えたものがある。この電流センスセルに流れる電流を用いたトランジスタ用過電流保護装置として、抵抗器による電流検出手段で電流検出トランジスタ（電流センスセル）の電流を受け、比較器（コンパレータ）へ入力することにより電流を検出するものがあった。（例えば特許文献１）【０００３】
また、過電流検出回路において、電流検出用ソース（電流センスセルの出力）を、演算増幅器（オペアンプ）と電流検出抵抗から構成されている電流／電圧変換回路における演算増幅器の反転入力端子に接続して電流検出するものがあった。（例えば特許文献２）
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−１４６７２２号公報（４頁左列４６〜右列１６、図１）
【特許文献２】特許２６５８３８６号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電流センスセルは、主に次の二つの電流を検出し、パワー半導体素子を保護するために用いられる。一つ目の電流を説明する。図２に示すような三相の２レベルのインバータ装置において、ある相のハイサイドスイッチ（例えば１ａ）とローサイドスイッチ（例えば１ｂ）が、何らかの原因で同時にオンした場合、電源の両端が低インピーダンスで短絡されるため、半導体素子に流れる電流が大きい電流変化速度で増加する、いわゆるアーム短絡電流がある。このアーム短絡電流は、パワー半導体素子を破壊するほど大きな電流となるため、パワー半導体素子に流れる電流を検出し保護しなければならない。【０００６】
二つ目の電流は、図２に示す三相の２レベルインバータ装置において、ある相のハイサイドスイッチ（例えば１ａ）、負荷Ｍ、他相のローサイドスイッチ（例えば１ｄ）と通り電源へと戻る電流である。負荷Ｍを通って電流が増加するため、電流は緩やかに増加する。何らかの理由により、オフすべきパワー半導体素子がオンをし続け、過大な電流が流れた場合でも電流増加が緩やかであるため、高速な電流検出は不要であるものの、高精度な電流検出が必要になる。高精度な電流検出が必要なのは次の理由による。通常図２のインバータを含む電力変換装置は、パワー半導体素子の発熱を冷却するために専用の冷却器を設計する。電力変換装置として流し得る最大の電流値においても冷却を可能にし、かつ適切な余裕を持つように設計が行われている。前提となる最大電流を高精度に検出できるほど、冷却器の設計も過不足なく適切に行うことが可能になる。また、パワー半導体素子のターンオフ時の電流変化速度は、大きい電流を遮断するほど高くなる。最大となる電流変化速度でも電流変化速度と寄生インダクタンスの積で表されるサージ電圧がパワー半導体素子の最大定格電圧を超えないように、寄生インダクタンスおよびターンオフ速度が設計されている。ここでも最大電流を高精度に検出できるほど、寄生インダクタンスおよびターンオフ速度の設計を適切に行うことが出来る。【０００７】
以上のように、電流検出に求められるのは、高速にアーム短絡電流を検出すること、および高精度に負荷電流を検出することの二点である。
これらの電流検出に対する要求に対し、特許文献１では抵抗器による電流検出手段で電流検出トランジスタの電流を受け、比較器へ入力することにより電流を検出していた。この場合、比較器が比較的高速であるため、高速に電流を検出することは可能であった。しかし、抵抗器による電流検出手段を電流検出トランジスタのソースと主トランジスタのソースとの間に接続しているため、主トランジスタと電流検出トランジスタのドレイン‐ソース間の電圧は、電流検出手段の電圧降下分だけ異なる。図９に出力特性を示す。ドレイン‐ソース間電圧が異なるため、主トランジスタと電流検出トランジスタのドレイン電流は異なり、高精度化が困難であった。【０００８】
特許文献２では、演算増幅器と電流検出抵抗からなる電流／電圧変換回路を用いている。演算増幅器は、定常的な動作において、その非反転端子と反転端子の電位差を解消するように動作するため、出力ＭＯＳＦＥＴのドレイン‐メインソース間電圧とドレイン‐電流検出用ソース間電圧に差が生じず、高精度に電流を検出することが可能である。しかし、演算増幅器は過渡的には、出力端子電圧の変化に上限があるため、高速に電流を検出することはできない。すなわち高速検出が必要なアーム短絡電流検出には適していなかった。【０００９】
この発明は、上記のような問題点を解決するためになされたものであり、主セルと電流センスセルを備えたパワー半導体素子を用いた半導体装置において、高速にアーム短絡電流を検出し、かつ高精度に負荷電流を検出する半導体装置を得ることを目的としている。
【課題を解決するための手段】
【００１０】
この発明に係る半導体装置は、電流センスセルの出力をオペアンプの反転入力端子に接続するとともにオペアンプの非反転入力端子はソースバイアス電圧が印加された主セルのソースに接続し、オペアンプとセンス抵抗によって構成される電流／電圧変換回路により電流センスセルの出力電流をセンス電圧に変換し、このセンス電圧と第一の基準電圧とを比較してエラー信号を出力する第一のエラー検出回路と、オペアンプの反転入力端子の電圧とソースバイアス電圧よりも高く設定された第二の基準電圧とを比較してエラー信号を出力する第二のエラー検出回路とを備えたものである。
【発明の効果】
【００１１】
この発明によれば、第一のエラー検出回路により負荷過電流を高精度に検出でき、かつ第二のエラー検出回路により短絡電流を高速に検出できる半導体装置を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１による半導体装置を示す回路図である。
【図２】本発明の適用例を示す回路図である。
【図３】本発明の実施の形態１による半導体装置のターンオン時の動作を示す図である。
【図４】本発明の実施の形態１による半導体装置の負荷過電流時の動作を示す図である。
【図５】本発明の実施の形態１による半導体装置のアーム短絡時の動作を示す図である。
【図６】本発明の実施の形態２による半導体装置を示す回路図である。
【図７】本発明の実施の形態２による半導体装置のターンオンからターンオフまでの動作を示す図である。
【図８】本発明の実施の形態３による半導体装置を示す回路図である。
【図９】従来の半導体装置の動作を説明する出力特性図である。
【発明を実施するための形態】
【００１３】
実施の形態１．
図１は本発明の実施の形態１による半導体装置を示す回路図である。ここでは、パワー半導体素子として、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いているが、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）など他のパワー半導体素子を用いても良い。パワー半導体素子３は、主に電流を通電する主セル１および電流を分流させる電流センスセル２を備えており、ドレイン端子とゲート端子はお互いに接続されている。主セル１のソースにはパワー半導体素子のゲート‐ソース間に負電圧（バイアス電圧）をかけるためのソースバイアス電源１１が接続される。電流センスセル２のソース端子をオペアンプ６の反転入力端子６１に接続し、オペアンプ６の反転入力端子６１と出力端子の間にセンス抵抗１２を接続する。オペアンプ６の非反転入力端子６２は主セル１のソース端子に接続する。オペアンプ６とセンス抵抗１２とで、電流センスセルの出力電流をオペアンプの出力端子の電圧であるセンス電圧に変換する電流／電圧変換回路が構成されている。オペアンプ６の出力端子はコンパレータ７の非反転入力端子７２に接続し、コンパレータ７の反転入力端子７１に第一の基準電圧を与える基準電源８を接続して、オペアンプの出力端子の電圧、すなわちセンス電圧と第一の基準電圧とを比較して、センス電圧が第一の基準電圧よりも低くなればコンパレータ７がエラー信号を出力する。オペアンプ６、センス抵抗１２および基準電源８、コンパレータ７で第一のエラー検出回路２１を構成する。
【００１４】
一方、オペアンプ６の反転入力端子６１にコンパレータ４の反転入力端子４１を接続し、コンパレータ４の非反転入力端子４２には第二の基準電圧を与える基準電源５を接続する。コンパレータ４は、コンパレータ４の反転入力端子４１すなわちオペアンプ６の反転入力端子６１の電圧と第二の基準電圧とを比較して、オペアンプ６の反転入力端子６１の電圧が第二の基準電圧よりも高くなればエラー信号を出力する。コンパレータ４と基準電源５で第二のエラー検出回路２２を構成する。制御回路２０は、コンパレータ４とコンパレータ７からのエラー信号を受けて、パワー半導体素子の主セル１と電流センスセル２のゲート端子にスイッチング指令を出力し主セル１と電流センスセル２をオフする。以上により、電流検出回路３０を構成する。
【００１５】
図１の回路は、例えば図２に示す三相の２レベルインバータ装置に適用される。図１の回路を６個用いて図２の回路を構成する。図２における３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆが図１のパワー半導体素子３であり、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆが主セル１であり、２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆが電流センスセル２であり、３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆが電流検出回路３０である。ここでは、負荷はモータＭとしているが、負荷は何であっても構わない。また、本発明は、ここで例として示した三相の２レベルインバータ装置に限らず、種々の電力機器に適用できるのは言うまでもない。
【００１６】
図３は、本実施の形態１、すなわち図１の回路のターンオン時の動作を説明する図であり、電流値が過電流設定値を超えていない場合の動作を示している。図３において上が主セルおよび電流センスセルの電流変化を示し、下が各部の電圧変化を示す。主セル１と電流センスセル２は複数のセルから構成されており、そのセル数比は数千から数万対一である。図３では、電流センスセルの出力電流をセル数比倍し、主セルの電流と同スケールにしている。
【００１７】
ターンオンの前は、オペアンプ６の入力端子のバーチャルショートにより、オペアンプの反転入力端子６１の電圧はオペアンプ６の非反転入力端子６２の電圧、すなわち主セル１のソースバイアス電圧と等しくなる。ターンオンが始まると、電流センスセル２のソースからセンス抵抗１２を通ってオペアンプ６の出力端子に電流が流れ込む。オペアンプ６の非反転入力端子６２と反転入力端子６１の電位が等しくなるようにオペアンプ６の出力電圧（センス電圧）は低下していくが、その電圧変化速度（スルーレートと呼ぶ）に上限があるため、オペアンプ６の反転入力端子６１の電圧は主セル１のソース電圧と等しくはならず、上昇する。すなわち、オペアンプ６の反転入力端子６１と非反転入力端子６２はバーチャルショート状態にはならず、両端子の電圧は異なる電圧となる。このときのオペアンプ６の反転入力端子６１の電圧は、電流センスセル２の出力電流の時間変化とセンス抵抗１２の積からスルーレートを引いた速度で上昇する。
【００１８】
本発明は、上述のオペアンプのバーチャルショートが崩れる状態を巧みに利用してなされたものである。オペアンプ６の入力端子が理想的な動作、すなわち常にバーチャルショート状態であれば、オペアンプ６の反転入力端子６１に接続されているコンパレータ４の反転入力端子４１は常にオペアンプ６の非反転入力端子６２の電圧、すなわちパワー半導体素子３の主セル１のソース電圧であるソースバイアス電圧と同じ電圧となり、コンパレータ４は何の動作もしない（後述の図４の説明を参照）。しかし、本発明者らの解析により、電流センスセル２の立ち上がりが速い場合は、オペアンプ６の反転入力端子６１の電圧は、オペアンプが電流変化に追随できない間、図３に示すように、非反転入力端子６２の電圧、すなわち主セルのソースバイアス電圧から離れて、電流センスセル２の電流立ち上がりを反映した電圧変化になることが判ったのである。
【００１９】
第一の基準電圧は負荷過電流時のオペアンプ６の出力電圧に設定する。そのため、主セルの電流が負荷過電流未満、すなわち通常の動作時にはコンパレータ７がエラー信号を出力することはない。
【００２０】
次に、図４を用いて負荷に過電流が流れた場合、すなわち負荷過電流時の動作を説明する。負荷過電流時は、負荷を通って電流が変化するため、電流の変化が緩やかである。そのため、電流センスセル２の出力電流の時間変化とセンス抵抗１２の積よりもオペアンプ６のスルーレートの方が大きくなる。このため、オペアンプ６の反転入力端子６１と非反転入力端子６２間の電圧はほぼ０となり、オペアンプ６の出力端子電圧は電流センス２の出力電流の時間変化とセンス抵抗１２の積で低下する。オペアンプ６の出力電圧が第一の基準電圧よりも小さくなると、過電流と判定されエラー信号がコンパレータ７から制御回路２０へ送られる。主セル１と電流センスセル２のドレイン‐ソース間電圧はほぼ等しいため、主セル１の電流と電流センスセル２の電流のセル比倍はほぼ等しくなり、精度良く負荷過電流を検出することが出来る。また、負荷過電流時においてオペアンプ６の反転入力端子６１の電圧、すなわちコンパレータ４の反転入力端子４１の電圧は主セルのソースバイアス電圧となっており、第二の基準電圧はこのソースバイアス電圧よりも高く設定されているため、コンパレータ４が負荷過電流を検出することはなく、検出精度の低下を防止できる。
【００２１】
次に図５を用いてアーム短絡時の動作を説明する。アーム短絡時の電流は、負荷過電流よりも大きく（例えば負荷過電流の５倍程度）、しかも電流変化速度が大きいため、オペアンプ６の反転入力端子の電圧はバーチャルショート状態が崩れて、図５に示すように急速に上昇し、第二の基準電圧を適当に設定すれば、オペアンプ６の反転入力端子６１の電圧は第二の基準電圧を超える。これによって、オペアンプ６の反転入力端子６１に反転入力端子４１が接続されているコンパレータ４の出力により、アーム短絡電流が検出される。一般にオペアンプのスルーレートは、コストや精度、消費電力とトレードオフになっている。他の性能を優先してスルーレートが小さいオペアンプを用いた場合でも、コンパレータの応答速度はオペアンプのスルーレートに比べて遙かに高速であるから、コンパレータ４の検出時間がコンパレータ７の検出時間よりも短くなって、高速にアーム短絡を検出することが出来る。
【００２２】
電流センスセル２のソース電流（出力電流）をセル比倍した電流は、オペアンプ６の反転入力端子６１の電圧が非反転入力端子６２の電圧と異なる間は、電流センスセル２のドレイン‐ソース間電圧が主セル１のそれと異なるため、主セル１のソース電流とは異なる。個々のチップ間のばらつきや、温度特性のばらつき、チップの温度が異なることが原因のばらつきなどでもソース電流は異なる。正常時において、ソース電流がそれらの原因でばらついても過電流を誤検出しないようにするため、コンパレータ４を動作させるための第二の基準電圧は、最大定格電流時の値よりも余裕を持って設定する必要がある（たとえば最大定格電流値の２倍程度）。
【００２３】
電流センスセル２の出力電流の時間変化とセンス抵抗１２の積に比べて、オペアンプ６のスルーレートが速い場合は、第一の検出回路２１でアーム短絡をも検出できることもある。オペアンプのスルーレートやパワー半導体素子の電流の時間変化などは様々であるが、本発明のように第一のエラー検出回路と第二のエラー検出回路を併用することで、様々なオペアンプのスルーレートやパワー半導体素子の電流の様々な時間変化において、常にアーム短絡の検出を高速に行うことが出来る。
【００２４】
なお、アーム短絡電流が流れた場合、実際には図５のコンパレータ４の検出時間で主セルおよび電流センスセルをオフする制御がなされるため電流は立ち下がるが、図５では、コンパレータ４の検出時間とコンパレータ７の検出時間の違いを説明するため、コンパレータ４の検出時間後も、主セル、電流センスセルがオンし続け、パワー半導体素子が破壊せず電流が流れ続けたとした時を模式的に示している。
【００２５】
以上のように、本発明による第二のエラー検出回路の動作は、特許文献１の電流検出の動作とは全く異なるものとなっている。すなわち、特許文献１においては、電流センスセルの出力端子に電流検出手段である抵抗を接続し、コンパレータの反転入力端子はその抵抗が発生する電圧を入力としている。特許文献１において、コンパレータの反転入力端子は本発明で接続されているオペアンプの反転入力端子には接続されておらず、コンパレータの動作は、オペアンプのバーチャルショートとは全く関係なく動作する。特許文献１においては、コンパレータの反転入力端子の電圧は常に電流センスセルが出力する電流に対応した電圧となって、コンパレータは負荷過電流のような比較的遅い過電流も精度は低いが検出する。これに対して、本発明では、オペアンプ６が追随せず検出できないアーム短絡のような速い変化の過電流のみをコンパレータ４が検出し、オペアンプ６が追随する比較的遅い変化の過電流は、高精度に検出が可能なオペアンプ６で検出する。本発明のコンパレータ４によっては、オペアンプ６が追随する比較的遅い変化の電流は、オペアンプ６の入力端子のバーチャルショートの影響により検出できない。
【００２６】
実施の形態２．
図６は、本発明の実施の形態２による半導体装置を示す回路図である。図６において、図１と同一符号は同一または相当する部品、部分を示す。本実施の形態２においては、実施の形態１に加えて、オペアンプ６の非反転入力端子６２と反転入力端子６１の間に、非反転入力端子６２をアノード、反転入力端子６１をカソードとして、ダイオード１０を接続したものである。
【００２７】
ダイオード１０は、パワー半導体素子のターンオフ動作時のオペアンプ６の反転入力端子６１の電圧変化に影響を与える。図６の回路における、パワー半導体素子のターンオンからターンオフまでの通常時（過電流が流れない時）の動作シーケンスを図７に示す。ターンオン時は、実施の形態１、すなわち図３とまったく同様である。ターンオン時と同様にターンオフ時もオペアンプ６のスルーレートの制限により、オペアンプ６の反転入力端子６１の電圧と主セル１のソースバイアス電圧に差が生じるが、反転入力端子６１と非反転入力端子６２間がダイオード１２でクランプされているので、両者が大きくずれることはなく、ずれは最大ダイオードの順方向電圧（図７のＢで示す差）だけになる。それにより、オフ期間が短く、次のターンオン時にアーム短絡を起こしたとしても、オペアンプ６の反転入力端子電圧が低下していることによって生じるアーム短絡検出の遅れはない。
なお、ダイオード１０が接続されていない実施の形態１の回路においても、オフ期間がある程度長い場合は、問題なく動作するのは言うまでもない。
【００２８】
上記実施の形態１および２におけるパワー半導体素子は、珪素によって形成されてもよい。また、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体の材料としては、例えば、炭化珪素、窒化ガリウム又はダイヤモンドがある。
【００２９】
このようなワイドバンドギャップ半導体によって形成されたパワー半導体素子は、耐電圧性が高く、許容電流密度も高いため、パワー半導体素子の小型化が可能であり、これら小型化されたパワー半導体素子を用いることにより、これらの素子を組み込んだ半導体装置の小型化が可能となる。
【００３０】
また耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体素子の一層の小型化が可能になる。
更に電力損失が低いため、パワー半導体素子の高効率化が可能であり、延いては半導体装置の高効率化が可能になる。
【００３１】
以上説明したように、本発明は、電流センスセルの出力電流の変化が速い場合に、オペアンプの反転入力端子と非反転入力端子のバーチャルショート状態が崩れて、オペアンプの反転入力端子に電流センスセルの電流変化に相当する電圧が現れることを明らかにしてなされたものである。本発明においては、電流センスセルの出力を、オペアンプの反転入力端子に接続するとともに、コンパレータの反転入力端子にも接続、オペアンプの非反転入力端子はソースバイアス電圧が印加されている主セルのソースに接続する。オペアンプが理想的な動作、すなわち常にバーチャルショートの状態を維持する場合は、コンパレータは何の役目も果たさない（本明細書の図４を参照）が、常にバーチャルショートの状態を維持するオペアンプは存在しないため、本発明が有効となる。本発明においては、オペアンプが追随する変化速度の電流変化による過電流はオペアンプによって検出でき、オペアンプが追随しない高速の変化速度での電流変化による過電流は、オペアンプのバーチャルショートが崩れることを利用して、コンパレータにより検出できる構成となっている。また、コンパレータで検出する過電流は、高速な変化であるため、パワー半導体素子がより大きな過電流まで破壊せず持ちこたえるため、過電流と検出するレベルを、オペアンプで検出する変化速度が遅い過電流の検出レベルよりも高くすることができ、この検出レベルの差を持たせることによってオペアンプによる高精度な過電流の検出を確実なものにする。
【００３２】
実施の形態３．
図８は、実施の形態３による半導体装置を示す回路図であり、本願の第二の発明を開示するものである。図８において、図１、図６と同一符号は同一または相当する部品、部分を示す。本実施の形態３においては、実施の形態２、すなわち図６における第二のエラー検出回路２２を省いた回路になっている。エラー検出回路は、実施の形態１や２における第一のエラー検出回路、すなわちオペアンプを用いたエラー検出回路のみとなっている。
【００３３】
図８に示すように、主セル１のソースにはパワー半導体素子のゲート‐ソース間に負電圧（バイアス電圧）をかけるためのソースバイアス電源１１が接続される。電流センスセル２のソース端子をオペアンプ６の反転入力端子６１に接続し、オペアンプ６の反転入力端子６１と出力端子の間にセンス抵抗１２を接続する。オペアンプ６の非反転入力端子６２は主セル１のソース端子に接続する。オペアンプ６とセンス抵抗１２とで、電流センスセルの出力電流をオペアンプの出力端子の電圧であるセンス電圧に変換する電流／電圧変換回路が構成されている。オペアンプ６の出力端子はコンパレータ７の非反転入力端子７２に接続し、コンパレータ７の反転入力端子７１に基準電圧を与える基準電源８を接続して、オペアンプの出力端子の電圧、すなわちセンス電圧と基準電圧とを比較して、センス電圧が基準電圧よりも低くなればコンパレータ７がエラー信号を出力する。オペアンプ６、センス抵抗１２および基準電源８、コンパレータ７でエラー検出回路２１を構成する。そして、オペアンプ６の非反転入力端子６２と反転入力端子６１の間に、非反転入力端子６２をアノード、反転入力端子６１をカソードとして、ダイオード１０を接続したものである。
【００３４】
ダイオード１０は、実施の形態２と同様、パワー半導体素子のターンオフ動作時のオペアンプ６の反転入力端子６１の電圧変化に影響を与える。図８の回路における、パワー半導体素子のターンオンからターンオフまでの通常時（過電流が流れない時）の動作シーケンスは、実施の形態２で説明した図７と同様である。ただし、本実施の形態３においては、図７における第二の基準電圧に相当するものはない。ターンオン時は、実施の形態１、すなわち図３とまったく同様である。ターンオン時と同様にターンオフ時もオペアンプ６のスルーレートの制限により、オペアンプ６の反転入力端子６１の電圧と主セル１のソースバイアス電圧に差が生じるが、反転入力端子６１と非反転入力端子６２間がダイオード１２でクランプされているので、両者が大きくずれることはなく、ずれは最大ダイオードの順方向電圧（図７のＢで示す差）だけになる。それにより、オフ期間が短く、次のターンオン時に過電流が流れたとしても、オペアンプ６の反転入力端子電圧が低下していることによって生じる検出の遅れがないという効果は、エラー検出回路がオペアンプで構成されているエラー検出回路だけの本実施の形態３においても有効に働く。
【００３５】
このように、本実施の形態３、すなわち実施の形態２における第一のエラー検出回路のみでも、オペアンプが追随できる変化速度の電流変化による過電流のエラー検出ができる。この回路においても、実施の形態２と同様、オフ期間が短い場合、次のオン期間に過電流が流れた場合のエラー検出において、オペアンプの反転入力端子電圧が低下していることによって生じる検出の遅れがないという効果がある。スルーレートが大きい、応答が速いオペアンプを使用する場合、アーム短絡の検出も可能となり、特に本実施の形態３による発明が有効と考えられる。
【００３６】
本実施の形態３におけるパワー半導体素子は、珪素によって形成されてもよい。また、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。
【００３７】
このようなワイドバンドギャップ半導体によって形成されたパワー半導体素子は、耐電圧性が高く、許容電流密度も高いため、パワー半導体素子の小型化が可能であり、これら小型化されたパワー半導体素子を用いることにより、これらの素子を組み込んだ半導体装置の小型化が可能となる。
【００３８】
また耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体素子の一層の小型化が可能になる。
更に電力損失が低いため、パワー半導体素子の高効率化が可能であり、延いては半導体装置の高効率化が可能になる。
【００３９】
以上のように、実施の形態３における発明においては、電流センスセルの出力をオペアンプの反転入力端子に接続するとともにオペアンプの非反転入力端子はソースバイアス電圧が印加された上記主セルのソースに接続し、オペアンプとセンス抵抗によって構成される電流／電圧変換回路により電流センスセルの出力電流をセンス電圧に変換し、このセンス電圧と基準電圧とを比較してエラー信号を出力するエラー検出回路を備え、オペアンプの反転入力端子と非反転入力端子との間に、ダイオードを、反転入力端子側をカソードとし、非反転入力端子側をアノードとして接続したので、オペアンプが追随できる変化速度の電流変化による過電流を検出するのに際し、オフ期間が短い場合、次のオン期間に過電流が流れた場合の過電流検出において、オペアンプの反転入力端子電圧が低下していることによって生じる検出の遅れがないという効果がある。
【符号の説明】
【００４０】
１：主セル                            ２：電流センスセル
３：パワー半導体素子                  ４：コンパレータ
５：第二の基準電圧を与える基準電源    ６：オペアンプ
８：第一の基準電圧を与える基準電源  １０：ダイオード
１１：ソースバイアス電源              １２：センス抵抗
２１：第一のエラー検出回路            ２２：第二のエラー検出回路
４１：コンパレータ４の反転入力端子
４２：コンパレータ４の非反転入力端子
６１：オペアンプ６の反転入力端子
６２：オペアンプ６の非反転入力端子
【図１】
2011048845.tif 000003
【図２】
2011048845.tif 000004
【図３】
2011048845.tif 000005
【図４】
2011048845.tif 000006
【図５】
2011048845.tif 000007
【図６】
2011048845.tif 000008
【図７】
2011048845.tif 000009
【図８】
2011048845.tif 000010
【図９】
2011048845.tif 000011
【手続補正書】
【提出日】平成23年10月13日(2011.10.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
主セルと電流センスセルを備えたパワー半導体素子の上記主セルの電流を上記電流センスセルの出力電流により検出する半導体装置において、上記電流センスセルの出力をオペアンプの反転入力端子に接続するとともに上記オペアンプの非反転入力端子はソースバイアス電圧が印加された上記主セルのソースに接続し、
上記オペアンプとセンス抵抗によって構成される電流／電圧変換回路により上記電流センスセルの出力電流をセンス電圧に変換し、このセンス電圧と第一の基準電圧とを比較してエラー信号を出力する第一のエラー検出回路と、
上記オペアンプの反転入力端子の電圧と上記ソースバイアス電圧よりも高く設定された第二の基準電圧とを比較してエラー信号を出力する第二のエラー検出回路と
を備えたことを特徴とする半導体装置。
【請求項２】
オペアンプの反転入力端子と非反転入力端子との間に、ダイオードを、上記反転入力端子側をカソードとし、非反転入力端子側をアノードとして接続したことを特徴とする請求項１に記載の半導体装置。
【請求項３】
パワー半導体素子がワイドバンドギャップ半導体素子によって形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
ワイドバンドギャップ半導体素子の材料は、炭化珪素、窒化ガリウム系材料、ダイヤモンドのいずれかであることを特徴とする請求項３に記載の半導体装置。
【国際調査報告】
2011048845.tif 000012
2011048845.tif 000013
2011048845.tif 000014
2011048845.tif 000015