(57)【要約】極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、かつ抵抗変化素子に大電流を流すことが可能な電流制御素子を提供する。その電流制御素子は、第１の電極（３２）と、第２の電極（３１）と、電流制御層（３３）とを備え、電流制御層（３３）は、ＳｉＮx（０＜ｘ≦０．８５）により構成され、かつ、水素または弗素を含有し、かつ、水素または弗素の濃度をＤ（＝Ｄ0×１０22ａｔｏｍｓ／ｃｍ3）、電流制御層（３３）の膜厚をｄ（ｎｍ）、第１の電極（３２）と第２の電極（３１）との間に印加し得る電圧の最大値をＶ0（Ｖ）としたとき、ＤとｘとｄとＶ0とが、(ln(１００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2≦Ｖ0、(ln(１０００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2−(ln(１００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2/２≧０（但し、Ｃ＝ｋ１×D0k2、α、β、γ、ｋ１およびｋ２は定数）を満足する。
2011114666.tif 000002
【特許請求の範囲】
【請求項１】
極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子であって、
第１の電極と、第２の電極と、前記第１の電極および前記第２の電極間に挟まれた電流制御層とを備え、
前記電流制御層は、
ＳｉＮx（０＜ｘ≦０．８５）により構成され、
水素または弗素を含有し、
前記水素または前記弗素の濃度をＤ（＝Ｄ0×１０22ａｔｏｍｓ／ｃｍ3）、前記電流制御層の膜厚をｄ（ｎｍ）、前記第１の電極と前記第２の電極との間に印加し得る電圧の最大値をＶ0（Ｖ）としたとき、ｘとＤとｄとＶ0とが下式（１）、（２）を満足する
電流制御素子。
(ln(１００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2≦Ｖ0              ・・・・（１）
(ln(１０００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2
−(ln(１００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2/２≧０        ・・・・（２）
但し、Ｃ＝ｋ１×D0k2、α＝−６．２５×１０-1、β＝−１１．７、γ＝９．７６、ｋ１およびｋ２は定数
【請求項２】
前記電流制御層は、水素を含有し、
前記ｋ１＝５．２３×１０-4、前記ｋ２＝−５．２６である
請求項１に記載の電流制御素子。
【請求項３】
前記水素の濃度Ｄは、０．７５×１０22（ａｔｏｍｓ／ｃｍ3）≦Ｄ≦２．０×１０22（ａｔｏｍｓ／ｃｍ3）を満たす
請求項２に記載の電流制御素子。
【請求項４】
前記膜厚ｄは、５ｎｍ以上である
請求項１から３のいずれか１項に記載の電流制御素子。
【請求項５】
前記膜厚ｄは、５ｎｍ以上、かつ、３０ｎｍ以下である
請求項４に記載の電流制御素子。
【請求項６】
前記第１の電極と前記第２の電極との間に印加し得る電圧の最大値Ｖ0は、５Ｖ以下である
請求項１から５のいずれか１項に記載の電流制御素子。
【請求項７】
極性が正または負の電気パルスが印加されることによりその電気抵抗値が変化する不揮発性の抵抗変化素子と、
前記抵抗変化素子と直列に接続され、前記抵抗変化素子に前記電気パルスを印加した時に流れる電流を制御する請求項１から６のいずれか１項に記載の電流制御素子と
を備える記憶素子。
【請求項８】
複数のビット線と、
前記複数のビット線に各々と立体交差する複数のワード線と、
複数の請求項７に記載の記憶素子とを備え、
前記複数の記憶素子は、前記ビット線と前記ワード線とが立体交差する各々の交点に配設され、該各々の交点において、前記記憶素子の一端がその対応する前記ビット線に、前記記憶素子の他端がその対応する前記ワード線に、各々接続されている
記憶装置。
【請求項９】
極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子の製造方法であって、
半導体基板上に第１の電極を形成する工程と、
前記第１の電極上にＳｉＮx（０＜ｘ≦０．８５）で構成される電流制御層を形成する工程と、
前記電流制御層の上面から水素または弗素を添加する工程と、
前記電流制御層上に第２の電極を形成する工程と
を有する電流制御素子の製造方法。
【請求項１０】
前記電流制御層の上面から水素または弗素を添加する工程では、プラズマで励起された水素または弗素を前記電流制御層へ照射する
請求項９に記載の電流制御素子の製造方法。
【請求項１１】
前記電流制御層の上面から添加するのは水素であり、
前記水素の濃度Ｄは、０．７５×１０22（ａｔｏｍｓ／ｃｍ3）≦Ｄ≦２．０×１０22（ａｔｏｍｓ／ｃｍ3）を満たす
請求項９または１０に記載の電流制御素子の製造方法。
【請求項１２】
第１の電極と、第２の電極と、前記第１の電極および前記第２の電極間に挟まれたＳｉＮxにより構成される電流制御層とを備え、極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子の製造方法であって、
前記電流制御層の膜厚ｄ（ｎｍ）、前記窒素組成比ｘ、および、前記電流制御層に含有される水素または弗素の濃度Ｄ（＝Ｄ0×１０22ａｔｏｍｓ／ｃｍ3）を決定する設計ステップと、
前記設計ステップで決定された膜厚ｄ、窒素組成比ｘ、および水素または弗素の濃度Ｄに従って前記電流制御素子を製造する製造ステップとを含み、
前記設計ステップは、
前記電流制御素子に流すべき電流の最低の電流密度Ｊmin（Ａ／ｃｍ2）、前記電流制御素子が遮断状態にあるときに前記電流制御素子に流れる電流として許容できる最大の電流密度Ｊoff（Ａ／ｃｍ2）、および、前記第１の電極と前記第２の電極との間に印加し得る電圧の最大値Ｖ0（Ｖ）を取得する取得ステップと、
前記取得ステップで取得された前記電流密度Ｊmin、前記電流密度Ｊoff、および、前記電圧の最大値Ｖ0を用いて、下記の式（３）および式（４）を満足する範囲にある膜厚ｄ、窒素組成比ｘ、および水素または弗素の濃度Ｄ(＝Ｄ0×１０22)を決定する決定ステップとを含む
電流制御素子の製造方法。
(ln(Ｊmin(Ｃexp(αｄ)exp(βｘ))-1)/γ)2≦Ｖ0              ・・・・（３）
(ln(Ｊoff(Ｃexp(αｄ)exp(βｘ))-1)/γ)2
−(ln(Ｊmin(Ｃexp(αｄ)exp(βｘ))-1)/γ)2/２≧０        ・・・・（４）
但し、
Ｃ＝ｋ１×D0k2、α＝−６．２５×１０-1、β＝−１１．７、γ＝９．７６、ｋ１およびｋ２は定数
【請求項１３】
前記電流制御層は、水素を含有し、
前記ｋ１＝５．２３×１０-4、前記ｋ２＝−５．２６である
請求項１２に記載の電流制御素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高集積化および高速化に適した不揮発性記憶素子に用いる電流制御素子、それを用いた記憶素子、記憶素子をマトリクス状に配設してなる記憶装置、および、その電流制御素子の製造方法に関し、特に、極性の異なる電気パルスを印加してデータを書き込む不揮発性記憶素子に用いる電流制御素子、それを用いた記憶素子、記憶素子をマトリクス状に配設してなる記憶装置、および、その電流制御素子の製造方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される不揮発性記憶装置の大規模化、高集積化、高速化が急速に進んでおり、またその用途も急速に拡大している。【０００３】
その中でも、不揮発性の抵抗変化素子を記憶素子として利用し、それをマトリクス状に配設する形態の記憶装置が提案され、３次元メモリとしてさらなる大規模化、高集積化、高速化が期待されている。【０００４】
この抵抗変化素子は、主として金属酸化物からなる材料により構成される薄膜を有している。この薄膜に電気パルスを印加すると、その電気抵抗値が変化し、かつ、その変化した後の電気抵抗値が保存される。従って、この薄膜の高抵抗状態と低抵抗状態とを、それぞれ、例えば２値データの“１”と“０”とに対応させると、抵抗変化素子に２値データを記憶させることが可能になる。尚、抵抗変化素子の薄膜に印加する電気パルスの電流密度や、電気パルスの印加により発生する電界の大きさは、薄膜の物理的な状態を変化させるには十分であり、かつ、薄膜を破壊しない程度であればよい。【０００５】
また、２値をとる抵抗変化素子においては、同一の極性で異なる電圧の電気パルスを印加することにより抵抗値が変化する抵抗変化素子（いわゆるユニポーラ型）と異なる極性の電気パルスの印加により抵抗値が変化する抵抗変化素子（いわゆるバイポーラ型）がある。一般的に、ユニポーラ型抵抗変化素子は、低抵抗状態から高抵抗状態にする（いわゆるリセット）時に、高抵抗状態から低抵抗状態にする（いわゆるセット）時より書き込み時間を要する特性を有する。一方、バイポーラ型抵抗変化素子では、セット時およびリセット時ともに短い時間で書き込みが可能である。【０００６】
このような、抵抗変化素子が、それぞれ互いに接触せずに直交する複数のワード線と複数のビット線との各々の立体交差部に複数配設されてなる記憶装置（いわゆる、クロスポイント型の記憶装置）においては、選択した抵抗変化素子にデータを書き込む際に、迂回電流（ｓｎｅａｋ  ｃｕｒｒｅｎｔ）により他の非選択の抵抗変化素子の電気抵抗値が変化してしまうという障害（以下、この障害を「書き込みディスターブ」という）が発生する場合がある。そのため、このようなクロスポイント型の記憶装置を構成する場合には、書き込みディスターブの発生を防止するための格別な構成を別途設ける必要がある。【０００７】
ユニポーラ型抵抗変化素子においては、同一の極性の電気パルスにより抵抗変化素子に抵抗変化を起こすことができるので、ｐ−ｎ接合ダイオードやショットキーダイオードのような単極性の電流制御素子（１つの電圧の極性の電圧範囲において高抵抗状態と低抵抗状態を持つ非線形の電圧電流特性を有し、低抵抗状態の電圧電流特性の範囲において選択したユニポーラ型抵抗変化素子の読み出しおよび書き込みを行うことができるような電圧電流特性を有する）を抵抗変化素子に直列に配置することにより、書き込みディスターブの発生を防止できる。【０００８】
このような書き込みディスターブの発生を防止することが可能な記憶装置と素子が抵抗変化素子とショットキーダイオード（電流制御素子）との直列回路により構成されている記憶装置が開示されている（例えば、特許文献１参照）。【０００９】
かかる提案された記憶装置では、データを書き込むべき記憶素子（選択記憶素子）以外の記憶素子において、抵抗変化素子への迂回電流がショットキーダイオードにより阻止される。これにより、クロスポイント型の記憶装置において、書き込みディスターブの発生が防止される。ここで、特許文献１に提案された記憶装置では、抵抗変化素子へのデータの書き込みは、同じ極性の電気パルスを抵抗変化素子に印加することにより行われる。従って、抵抗変化素子に対して直列に接続されたショットキーダイオードによりデータの書き込みが阻害されることはない。【００１０】
一方、バイポーラ型抵抗変化素子を用いる場合、抵抗変化素子に対して書き込みに双極性の電気パルスを用いるため、双極性の電流制御素子（正および負の極性の電圧範囲において、それぞれ高抵抗状態と低抵抗状態を持つ非線形の電圧電流特性を有する。一般的には印加電圧の絶対値が小さい領域では高抵抗状態で、印加電圧の絶対値がある閾値を越える領域では低抵抗状態を示す）を抵抗変化素子に直列に配置する必要がある。このような特性を備える素子としては、例えば、ＭＩＭダイオード（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ；金属−絶縁体−金属）、ＭＳＭダイオード（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ；金属−半導体−金属）、或いは、バリスタ等の二端子素子が知られている。【００１１】
図３９（ａ）および（ｂ）は電流制御素子の電流−電圧特性を模式的に示す特性図であって、図３９（ａ）はＭＩＭ、ＭＳＭ、あるいはバリスタ等の双極性の電流制御素子の電圧−電流特性図であり、図３９（ｂ）はショットキーダイオードの電圧−電流特性図である。【００１２】
図３９（ｂ）に示すように、ショットキーダイオードは、非線形の電気抵抗特性を示すものの、その電流−電圧特性は印加電圧の極性に対して全く対称ではない。【００１３】
これに対して、図３９（ａ）に示すように、ＭＩＭダイオード、ＭＳＭダイオード、バリスタ等の二端子素子は、非線形の電気抵抗特性を示し、かつ、その電流−電圧特性は印加電圧の極性に対して実質的に対称な特性にすることができる。即ち、正の印加電圧に対する電流の変化と、負の印加電圧に対する電流の変化とが、原点０に対して実質的に点対称となるような特性を得ることが可能である。また、これらの二端子素子では、印加電圧が第１の臨界電圧（範囲Ａの下限電圧）以下でありかつ第２の臨界電圧（範囲Ｂの上限電圧）以上である範囲（つまり、範囲Ｃ）では電気抵抗が非常に高く、その一方で、第１の臨界電圧を超えるか、または、第２の臨界電圧を下回ると、電気抵抗が急激に低下する。即ち、これらの二端子素子は、印加電圧が第１の臨界電圧を超えるか第２の臨界電圧を下回る場合に大電流が流れるという、非線形の電気抵抗特性を有している。【００１４】
従って、これらを双極性の電流制御素子として利用すれば、セット動作およびリセット動作において共に高速動作が可能なバイポーラ型抵抗変化素子を用いたクロスポイント型の不揮発性記憶装置において、書き込みディスターブの発生を回避することが可能となる。【００１５】
ところで、抵抗変化型の記憶装置においては、抵抗変化素子へのデータの書き込み時、抵抗変化素子に電気パルスを印加することによりその電気抵抗値を変化させて、抵抗変化素子の状態を高抵抗状態或いは低抵抗状態とするためには、抵抗変化素子の材料やその構成等にも大きく依存するが、通常は、抵抗変化素子に比較的大きな電流を流す必要がある。例えば、抵抗変化素子を備える記憶装置の動作において、バリスタを用いて抵抗変化素子へのデータの書き込み時に３００００Ａ／ｃｍ2以上の電流密度で電流を流すことが開示されている（例えば、特許文献２参照）。近年、抵抗変化素子へのデータの書き込み時に必要な電流の低減に向けて種々の検討がなされた結果、現在では、抵抗変化素子へのデータの書き込み時に必要な電流の電流密度として必ずしも３００００Ａ／ｃｍ2以上が要求されるわけではないと考えられているが、それでも、抵抗変化素子へのデータの書き込み時には１００００乃至数万Ａ／ｃｍ2という、かなり大きな電流が概して必要である。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００４−３１９５８７号公報
【特許文献２】特開２００６−２０３０９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
上記特許文献２に示されたように、高速で動作可能なバイポーラ型抵抗変化素子を用いたクロスポイント型の不揮発性記憶装置を実現するためには、上述した双極性の電流制御素子が必要となり、通常は、抵抗変化素子に大きな電流(特許文献２では、３００００Ａ／ｃｍ2以上の電流)を流さなければならない。【００１８】
この観点に基づけば、ＭＩＭダイオードは絶縁膜を電極間にはさんだ構造で、あまり大きな電流は流すことができないという課題がある。また、バリスタは電極間にはさまれた材料の結晶粒界の特性により整流特性を得るため、積層構造の多層メモリ等に適用した場合、電流制御素子特性にばらつきが発生するという課題がある。これに対して、ＭＳＭダイオードは金属電極間に半導体層をはさんだ構造であり、半導体層の抵抗が低い分、ＭＩＭダイオードより高い電流供給能力が期待できる。また、バリスタのように結晶粒界等の特性を使用しないので、製造工程中の熱履歴等に左右されにくくばらつきの少ない電流制御素子を得ることが期待できる。【００１９】
また、ＭＳＭダイオードは、金属電極の仕事関数、半導体からなる電流制御層の組成や膜厚に応じて電気特性が変化する。例えば、ＳｉＮxを電極間に挟んだ構造のＭＳＭダイオードにおいて、ＳｉＮxは、いわゆる窒化シリコンのことであり、ｘの値は窒化の程度を示しており、ＳｉＮxの電気伝導特性はｘの値に依存して大きく変化する。【００２０】
更に、ＳｉＮxの膜厚もＭＳＭダイオードの電気特性に影響を与える。試作したＭＳＭダイオードの評価結果からは、ＭＳＭダイオードの両端に加える電圧が同一の場合、ｘの値が同じであれば、ＳｉＮxの膜厚が薄い方が、ＭＳＭダイオードにより多くの電流が流れる傾向が見られる。よって、大電流を流し得るという観点から、ＳｉＮxを電流制御層とする電流制御素子は、バイポーラ型抵抗変化素子とともに用いる電流制御素子として、優れていることが分かる。【００２１】
一方、記憶素子をマトリクス状に配設してなる記憶装置において、記憶装置内の複数の非選択記憶素子を流れる迂回電流の総和は、記憶装置に配設された記憶素子の個数(いわゆる記憶容量)に依存して変化する。例えば、ビット線とワード線とがマトリクス状にそれぞれＭ本配設された記憶装置の場合、記憶装置内の非選択記憶素子の個数は、選択されたビット線に(Ｍ−１)個、選択されたワード線に(Ｍ−１)個存在する。したがって、記憶装置内を流れる迂回電流の総和は、非選択記憶素子１つあたりに流れる迂回電流のおおよそ２×（Ｍ−１）倍となる。つまり、記憶装置の大容量化に伴い、記憶装置内の非選択記憶素子に流れる迂回電流の総和が増大し、選択記憶素子の抵抗変化素子へ供給できる電流が減少することを示唆している。【００２２】
図３９（ａ）に示すＭＩＭ、ＭＳＭ、あるいはバリスタ等の双極性の電流制御素子の電圧−電流特性では、現実には範囲Ｃの領域でも微少な電流が流れ、電流制御素子によって迂回電流を完全に阻止することは出来ない。したがって、記憶素子の電流制御素子としては、図３９（ａ）の範囲Ｃの領域に流れる電流(いわゆる「漏洩電流（ｌｅａｋ  ｃｕｒｒｅｎｔ）」、あるいは、「Ｏｆｆ電流」という)の低減が求められている。【００２３】
上述したように、クロスポイント型の不揮発性記憶装置の電流制御素子には、選択された記憶素子の抵抗変化素子に、抵抗変化を起こすのに十分な電流を供給し、同時に非選択記憶素子に流れる迂回電流を極力低減させなければならないという課題がある。つまり、図３９（ａ）の範囲Ａおよび範囲Ｂの領域で流れる電流（「Ｏｎ電流」という）を、抵抗変化素子が抵抗変化を起こすのに十分なだけ大きくし、かつ範囲Ｃの領域に流れる電流を極力抑制する、いわゆるオン／オフ特性（つまり、Ｏｆｆ電流に対するＯｎ電流の比）の改善である。電流制御素子のオン／オフ特性の改善により、記憶装置に配設できる記憶素子の個数(いわゆる記憶容量)を大きくすることができ、記憶装置の製造コストを下げることができる。【００２４】
よって、大電流を流し得る、ＳｉＮxを電流制御層とする電流制御素子であって、書き込みディスターブが生じにくい電流制御素子の開発が期待されている。【００２５】
そこで、本発明は、このような課題に鑑みてなされたものであり、極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、かつ、直列に接続される抵抗変化素子に対して大電流を流すことを可能にする電流制御素子等を提供することを目的とする。
【課題を解決するための手段】
【００２６】
以上のような課題に対し、発明者らは、電流制御層を電極で挟んだ構造を備えたＭＳＭダイオードにおいて、ＳｉＮx（０＜ｘ≦０．８５）で構成される電流制御層に高濃度の水素または弗素を含有させることにより、ＭＳＭダイオードの電気特性が変化することを見い出した。例えば、ＭＳＭダイオードの両端に加える電圧が同一の場合、ＳｉＮxで構成される電流制御層の膜厚とＳｉＮxのｘの値が同じであれば、含有する水素または弗素の濃度が高いほど、漏洩電流を低減でき、選択記憶素子の抵抗変化素子へデータ書込みを行う時に非選択記憶素子を流れる迂回電流をより一層小さくすることが可能となる。【００２７】
より詳しくは、上記の課題を解決するために、本発明に係る電流制御素子の一形態は、極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子であって、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極間に挟まれた電流制御層とを備え、前記電流制御層は、ＳｉＮx（０＜ｘ≦０．８５）により構成され、水素または弗素を含有し、前記水素または前記弗素の濃度をＤ（＝Ｄ0×１０22ａｔｏｍｓ／ｃｍ3）、前記電流制御層の膜厚をｄ（ｎｍ）、前記第１の電極と前記第２の電極との間に印加し得る電圧の最大値をＶ0（Ｖ）としたとき、ｘとＤとｄとＶ0とが下式（１）、（２）を満足する電流制御素子である。【００２８】
(ln(１００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2≦Ｖ0      ・・・・（１）
(ln(１０００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2
−(ln(１００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2/２≧０・・・・（２）【００２９】
但し、Ｃ＝ｋ１×D0k2、α＝−６．２５×１０-1、β＝−１１．７、γ＝９．７６、ｋ１およびｋ２は定数である。ここで、ＳｉＮxとは、いわゆる窒化シリコンのことであり、ｘの値は、窒素組成比、つまり、窒化の程度を示している。【００３０】
かかる構成とすることにより、前記第１の電極および前記第２の電極と前記電流制御層との界面に存在する準位（いわゆる界面準位）を所定の濃度以上の前記水素または前記弗素で終端することが可能となり、界面準位を起因とする漏洩電流を減少できることから、選択記憶素子の抵抗変化素子へデータ書込みを行う時に非選択記憶素子へ流れる迂回電流をより一層小さくすることが可能となる。【００３１】
ここで、前記電流制御層は、水素を含有し、このとき、前記ｋ１＝５．２３×１０-4、前記ｋ２＝−５．２６である。そして、前記水素の濃度Ｄは、０．７５×１０22（ａｔｏｍｓ／ｃｍ3）≦Ｄ≦２．０×１０22（ａｔｏｍｓ／ｃｍ3）を満たすのが好ましい。前記電流制御層に含有される前記水素の濃度を上述の範囲に調整することにより、前記第１の電極および前記第２の電極と前記電流制御層との界面に存在する準位を前記水素で最も効率よく終端することができ、界面準位を起因とする漏洩電流の制御が可能となりことから、極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、選択された抵抗変化素子には抵抗変化に必要な電流を流すことが可能で、かつ非選択の抵抗変化素子には漏洩電流を極力抑制可能な特性を有する電流制御素子を提供することができる。【００３２】
また、前記膜厚ｄは、５ｎｍ以上であることが好ましい。かかる構成にすることにより、トンネル効果に起因した漏洩電流の発生を十分に抑制することが可能となり、電流制御素子の特性を安定化させることが可能となる。【００３３】
なお、より好ましくは、前記膜厚ｄは、５ｎｍ以上、かつ、３０ｎｍ以下である。また、前記第１の電極と前記第２の電極との間に印加し得る電圧の最大値Ｖ0としては、５Ｖ以下であるのが好ましい。【００３４】
本発明に係る記憶素子の一形態は、極性が正または負の電気パルスが印加されることによりその電気抵抗値が変化する不揮発性の抵抗変化素子と、前記抵抗変化素子と直列に接続され、前記抵抗変化素子に前記電気パルスを印加した時に流れる電流を制御する上述の電流制御素子とを備える。かかる構成とすることにより、選択された記憶素子へのデータ書き込み時の、非選択記憶素子を流れる迂回電流をより一層小さくすることが可能となる。この構成は、本発明の記憶素子または本発明の記憶素子を含む記憶装置の書き込みディスターブの発生を回避することができ、実際に動作させる上で、よりいっそう好ましい構成である。【００３５】
本発明に係る電流制御素子の製造方法の一形態は、極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子の製造方法であって、半導体基板上に第１の電極を形成する工程と、前記第１の電極上にＳｉＮx（０＜ｘ≦０．８５）で構成される電流制御層を形成する工程と、前記電流制御層の上面から水素または弗素を添加する工程と、前記電流制御層上に第２の電極を形成する工程とを有する。かかる構成の電流制御素子の製造方法により、前記第１の電極および前記第２の電極と、前記電流制御層との界面に存在する準位を前記水素または前記弗素で終端することが可能となり、選択された記憶素子の抵抗変化素子にデータ書込みを行う時に、非選択の記憶素子を流れる迂回電流がより一層小さい電流制御素子を提供することができる。【００３６】
また、上述の本発明に係る電流制御素子の製造方法において、前記電流制御層の上面から水素または弗素を添加する工程では、プラズマで励起された水素または弗素を前記電流制御層へ照射することが好ましい。かかる構成の電流制御素子の製造方法により、準安定状態（いわゆるラジカル状態）に励起された水素または弗素を多量に前記電流制御層の上面から前記電流制御層中に添加でき、前記第１の電極および前記第２の電極と、前記電流制御層との界面に存在する準位を低温かつ短時間で終端することが可能となり、前記電流制御素子の製造工程の熱履歴を制御できる。【００３７】
また、本発明に係る電流制御素子の製造方法の他の一形態は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極間に挟まれたＳｉＮxにより構成される電流制御層とを備え、極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子の製造方法であって、前記電流制御層の膜厚ｄ（ｎｍ）、前記窒素組成比ｘ、および、前記電流制御層に含有される水素または弗素の濃度Ｄ（＝Ｄ0×１０22ａｔｏｍｓ／ｃｍ3）を決定する設計ステップと、前記設計ステップで決定された膜厚ｄ、窒素組成比ｘ、および水素または弗素の濃度Ｄに従って前記電流制御素子を製造する製造ステップとを含み、前記設計ステップは、前記電流制御素子に流すべき電流の最低の電流密度Ｊmin（Ａ／ｃｍ2）、前記電流制御素子が遮断状態にあるときに前記電流制御素子に流れる電流として許容できる最大の電流密度Ｊoff（Ａ／ｃｍ2）、および、前記第１の電極と前記第２の電極との間に印加し得る電圧の最大値Ｖ0（Ｖ）を取得する取得ステップと、前記取得ステップで取得された前記電流密度Ｊmin、前記電流密度Ｊoff、および、前記電圧の最大値Ｖ0を用いて、下記の式（３）および式（４）を満足する範囲にある膜厚ｄ、窒素組成比ｘ、および水素または弗素の濃度Ｄ(＝Ｄ0×１０22)を決定する決定ステップとを含む電流制御素子の製造方法である。【００３８】
(ln(Ｊmin(Ｃexp(αｄ)exp(βｘ))-1)/γ)2≦Ｖ0        ・・・・（３）
(ln(Ｊoff(Ｃexp(αｄ)exp(βｘ))-1)/γ)2
−(ln(Ｊmin(Ｃexp(αｄ)exp(βｘ))-1)/γ)2/２≧０  ・・・・（４）【００３９】
但し、
Ｃ＝ｋ１×D0k2、α＝−６．２５×１０-1、β＝−１１．７、γ＝９．７６、ｋ１およびｋ２は定数である。【００４０】
かかる構成とすることにより、第１の電極と第２の電極に隣接する電流制御層との間に形成される電位障壁による整流性を得ることができ、極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、選択された抵抗変化素子には抵抗変化に必要な電流を流すことが可能で、かつ非選択の抵抗変化素子には抵抗変化に必要な電流を流さない特性を有する電流制御素子を製造することが可能になる。【００４１】
なお、本発明は上記記憶素子を複数個有する記憶装置として実現することもできる。
【発明の効果】
【００４２】
本発明に係る電流制御素子、記憶素子、記憶装置および電流制御素子の製造方法は、極性の異なる電気パルスが印加される場合でも書き込みディスターブの発生を防止することが可能であり、かつ抵抗変化素子に大電流を流すことが可能で、データを問題無く書き込み可能な電流制御素子、記憶素子、記憶装置およびそのような電流制御素子の製造方法を提供することができるという効果を奏する。
【図面の簡単な説明】
【００４３】
【図１】図１は、抵抗変化材料に酸化タンタルを用いた抵抗変化素子の電流−電圧特性を測定した結果を示す特性図である。
【図２】図２は、本発明の実施の形態に係る電流制御素子の構成を模式的に示す断面図である。
【図３】図３は、窒素ガスの流量比を変化させて成膜した複数のＳｉＮx膜におけるｘの値をラザフォード後方散乱分光法により測定した結果を示す相関図である。
【図４】図４は、ＳｉＮxで構成される膜厚２０ｎｍの電流制御層と白金（Ｐｔ）で構成される一対の電極とを備える電流制御素子の電流−電圧特性を測定した結果を示す特性図である。
【図５】図５は、ＳｉＮxで構成される膜厚１０ｎｍの電流制御層と窒化タンタル（ＴａＮ）で構成される一対の電極とを備える電流制御素子の電流−電圧特性を測定した結果を示す特性図である。
【図６】図６は、ＳｉＮxで構成される電流制御層へ水素を添加した時のＳｉＮx膜中のＳＩＭＳ分析結果を示す図である。
【図７】図７は、ＳｉＮxで構成される電流制御層に水素を添加した時の電流制御素子の電流−電圧特性図である。
【図８】図８は、ＳｉＮxで構成される膜厚１０ｎｍの電流制御層とタングステン（Ｗ）で構成される一対の電極とを備える電流制御素子の電流−電圧特性を測定した結果を示す特性図である。
【図９】図９は、ＤＣマグネトロンスパッタ法で成膜したＷのＸ線回折パターンを示すグラフである。
【図１０】図１０（ａ）は、Ｗの膜のＳＥＭ観察写真による断面写真であり、図１０（ｂ）は、Ｗの膜のＳＥＭ観察写真による斜め上方向から見た上面写真である。
【図１１】図１１（ａ）は、Ｗの膜のＳＥＭ観察写真による断面写真であり、図１１（ｂ）は、Ｗの膜のＳＥＭ観察写真による斜め上方向から見た上面写真である。
【図１２】図１２（ａ）は、Ｗの膜のＳＥＭ観察写真による断面写真であり、図１２（ｂ）は、Ｗの膜のＳＥＭ観察写真による斜め上方向から見た上面写真である。
【図１３】図１３（ａ）は、Ｗの膜のＳＥＭ観察写真による断面写真であり、図１３（ｂ）は、Ｗの膜のＳＥＭ観察写真による斜め上方向から見た上面写真である。
【図１４】図１４は、４種類のＷの膜の抵抗率を測定した結果を示す特性図である。
【図１５】図１５（ａ）および（ｂ）は、ＳｉＮxで構成される膜厚１０ｎｍの電流制御層とＷで構成される一対の電極とを備える電流制御素子の電流−電圧特性を測定した結果を示す特性図であって、図１５（ａ）はｘ＝０．３の場合の特性図であり、図１５（ｂ）はｘ＝０．６の場合の特性図である。
【図１６】図１６（ａ）および（ｂ）は、ＳｉＮxで構成される膜厚１０ｎｍの電流制御層とＴａＮあるいはＷで構成される一対の電極とを備える電流制御素子の電流−電圧特性を測定した結果を示す特性図であって、図１６（ａ）は電極材料がＴａＮで、電流制御層であるＳｉＮxの窒素組成比ｘおよび膜厚ｄを変えたサンプルに関するデータを示す特性図であり、図１６（ｂ）は電極材料がＴａＮあるいはＷで、電流制御層であるＳｉＮxの窒素組成比ｘを変えたサンプルに関するデータを示す特性図である。
【図１７】図１７は、式（５）のＡとＳｉＮxで構成される電流制御層の膜厚ｄの関係を示す特性図である。
【図１８】図１８は、ＳｉＮxで構成される電流制御層とＴａＮ電極とを備える電流制御素子の電流−電圧特性の測定値と式（７）による計算値を示す特性図である。
【図１９】図１９は、式（８）および式（１１）を同時に満足するＳｉＮxで構成される電流制御層の膜厚ｄと窒素組成比ｘの組み合わせを示した特性図である。
【図２０】図２０は、式（９）および式（１２）を同時に満足するＳｉＮxで構成される電流制御層の膜厚ｄと窒素組成比ｘの組み合わせを示した特性図である。
【図２１】図２１は、式（１０）および式（１３）を同時に満足するＳｉＮxで構成される電流制御層の膜厚ｄと窒素組成比ｘの組み合わせを示した特性図である。
【図２２】図２２は、式（８）および式（１１）を同時に満足するＳｉＮxで構成される電流制御層の膜厚ｄと窒素組成比ｘの組み合わせを示した特性図である。
【図２３】図２３は、式（８）および式（１１）を同時に満足するＳｉＮxで構成される電流制御層の膜厚ｄと窒素組成比ｘの組み合わせを示した特性図である。
【図２４】図２４は、縦軸に図７で示した水素の含有したＳｉＮxで構成される電流制御層を用いた電流制御素子に流れる電流密度（Ａ／ｃｍ2）、横軸に電流制御素子の両端に加えられる電圧の平方根（Ｖ1/2）にとり、片対数グラフに書き直した特性図である。
【図２５】図２５は、水素の含有したＳｉＮxで構成される電流制御層の膜厚を変化させ、式（５）のＡとγとを最小二乗法により計算し、膜厚ｄと定数Ａの関係を図示した特性図である。
【図２６】図２６は、水素の含有されたＳｉＮxで構成される電流制御層の窒素組成比ｘを変化させ、式（６）のＢとβを最小二乗法により計算し、窒素組成比ｘの値と定数Ｂとの関係を図示した特性図である。
【図２７】図２７は、ＳｉＮxで構成される電流制御層に含有している水素濃度と式（７）の定数Ｃとの関係を図示した特性図である。
【図２８】図２８は、水素が０．７５×１０22（ａｔｏｍｓ／ｃｍ3）の濃度で含有しているＳｉＮxで構成される電流制御層について、式（８）および式（１１）を同時に満足するＳｉＮxで構成される電流制御層の膜厚ｄと窒素組成比ｘの組み合わせを示した特性図である。
【図２９】図２９は、水素が１．０×１０22（ａｔｏｍｓ／ｃｍ3）の濃度で含有しているＳｉＮxで構成される電流制御層について、式（８）および式（１１）を同時に満足するＳｉＮxで構成される電流制御層の膜厚ｄと窒素組成比ｘの組み合わせを示した特性図である。
【図３０】図３０は、水素が２．０×１０22（ａｔｏｍｓ／ｃｍ3）の濃度で含有しているＳｉＮxで構成される電流制御層について、式（８）および式（１１）を同時に満足するＳｉＮxで構成される電流制御層の膜厚ｄと窒素組成比ｘの組み合わせを示した特性図である。
【図３１】図３１は、本発明の電流制御素子のオン／オフ特性を示す図である。
【図３２】図３２は、本発明の電流制御素子の破壊電流密度（Ａ／ｃｍ2）とＳｉＮｘで構成される電流制御層の膜厚（ｎｍ）との関係を示す図である。
【図３３】図３３（ａ）は、本発明の実施の形態に係る電流制御素子を備える記憶装置の構成を模式的に示すブロック図であり、図３３（ｂ）は、その記憶装置が備える記憶素子の投下回路である。
【図３４】図３４は、本発明の実施の形態の係る電流制御素子の電流−電圧特性を模式的に示す特性図である。
【図３５】図３５は、本発明の実施の形態の係る書き込み電圧の印加動作を示す模式図である。
【図３６】図３６は、本発明の実施の形態の係る電流制御素子の製造方法の全体工程を示すフローチャートである。
【図３７】図３７は、図３６における設計ステップＳ１０の詳細な工程を示すフローチャートである。
【図３８】図３８は、図３６における製造ステップＳ２０の詳細な工程を示すフローチャートである。
【図３９】図３９（ａ）および（ｂ）は、電流制御素子の電流−電圧特性を模式的に示す特性図であって、図３９（ａ）はバリスタ等の二端子素子の特性図、図３９（ｂ）はショットキーダイオードの特性図である。
【発明を実施するための形態】
【００４４】
最初に、本実施の形態に係る記憶素子を構成する抵抗変化素子の構成について詳細に説明する。
【００４５】
抵抗変化素子は、対向する一対の電極の間に抵抗変化材料で構成される薄膜（以下、この薄膜を「抵抗変化薄膜」という）が配設され構成されている。この抵抗変化薄膜に所定の電気パルスを印加すると、所定の低抵抗状態（以下、この状態を単に「低抵抗状態」という）と所定の高抵抗状態（以下、この状態を単に「高抵抗状態」という）との間で、抵抗変化薄膜の状態が遷移する。ここで、この抵抗変化薄膜は、所定の電気パルスを印加しない限り、その遷移した後の状態を維持する。本実施の形態では、この低抵抗状態と高抵抗状態とに、各々、２値データの“０”および“１”の何れか一方および他方が割り当てられており、抵抗変化薄膜の状態を低抵抗状態と高抵抗状態との間で遷移させるために、極性の異なる電気パルスを印加する。このような、抵抗変化薄膜を構成するための抵抗変化材料としては、ペロブスカイト型の金属酸化物や、典型金属または遷移金属の酸化物等を用いることができる。
【００４６】
具体的には、抵抗変化薄膜を構成するための抵抗変化材料としては、Ｐｒ(1-x)ＣａxＭｎＯ3（０＜ｘ＜１）、ＴｉＯ2、ＮｉＯx（０＜ｘ＜１）、ＺｒＯx（０＜ｘ＜２）、ＦｅＯx（０＜ｘ＜１．５）、ＣｕＯx（０＜ｘ＜１）、ＡｌＯx（０＜ｘ＜１．５）、ＴａＯx（０＜ｘ＜２．５）等や、これらの置換体、または、これらの混合物や積層構造物等が挙げられる。勿論、抵抗変化材料は、これらの抵抗変化材料に限定されることはない。
【００４７】
次に、本発明の実施の形態に係る記憶素子を構成する抵抗変化素子の製造方法について説明する。
【００４８】
抵抗変化素子を形成する場合には、所定の基板の主面上に電極（以下、この電極を「下部電極」という）、抵抗変化薄膜、下部電極と対をなす電極（以下、この電極を「上部電極」という）を、この順に形成する。先ず、下部電極の成膜であるが、成膜条件は、使用する電極材料等によって変わるが、例えば、白金（Ｐｔ）を下部電極の材料に用いる場合は、白金をターゲットとして用いたＤＣマグネトロンスパッタ法を用い、成膜の際の圧力を０．５Ｐａとし、ＤＣパワーを２００Ｗとし、アルゴン（Ａｒ）流量を６ｓｃｃｍとし、成膜する白金の厚さが２０〜１００ｎｍとなるよう成膜時間を調節する。なお、下部電極の成膜方法はスパッタ法に限定されるものではなく、いわゆる化学気相堆積法（ＣＶＤ法）やスピンコート法等を使用してもよいことを付記しておく。
【００４９】
次に、下部電極の主面上に、抵抗変化薄膜を形成する。この成膜方法も、使用する抵抗変化薄膜の材料によって変わるが、例えば、酸化タンタル（ＴａＯx、０＜ｘ＜２．５）を抵抗変化薄膜の材料に用いる場合は、ＲＦマグネトロンスパッタ法を用い、タンタル（Ｔａ）ターゲットをＡｒと酸素の混合雰囲気の下で反応性スパッタリングすることによりＴａＯx薄膜を形成する。具体的には、圧力を０．２〜５Ｐａとし、基板温度を２０〜４００℃とし、酸素の流量比を０．１〜１０％とし、ＲＦパワーを１５０〜３００Ｗとした上で、ＴａＯx膜の厚さが１〜３００ｎｍとなるよう成膜時間を調節する。なお、抵抗変化薄膜の成膜方法はスパッタ法に限定されるものではなく、いわゆるＣＶＤ法やスピンコート法等を使用してもよい。
【００５０】
最後に、抵抗変化薄膜の主面上に、上部電極をスパッタ法により形成する。ここで、上部電極の成膜条件は、使用する電極材料等によって変わるが、例えば、白金を上部電極の材料に用いる場合には、下部電極の成膜時と同様にして白金をターゲットとして用いたＤＣマグネトロンスパッタ法を用い、成膜の際の圧力を０．５Ｐａとし、ＤＣパワーを２００Ｗとし、Ａｒ流量を６ｓｃｃｍとし、成膜する白金の厚さが２０〜１００ｎｍとなるよう成膜時間を調節する。なお、上部電極の成膜方法はスパッタ法に限定されるものではなく、いわゆるＣＶＤ法やスピンコート法等を使用してもよいことを付記しておく。
【００５１】
図１は、抵抗変化材料に膜厚５０ｎｍのＴａＯxを用いた、設計上の電極面積が１μｍ2の抵抗変化素子の電流−電圧特性である。本実験では、基板の主面上に窒化タンタル（ＴａＮ）、ＴａＯx、Ｐｔをこの順にスパッタ法により成膜して積層した後、通常のリソグラフィおよびドライエッチングを適用することにより、抵抗変化素子を作成し、これを測定対象とした。図１の測定では、抵抗変化素子に加える電圧を０Ｖから−１．８Ｖ（この時の特性は矢印１側の曲線）、−１．８Ｖから０Ｖ（この時の特性は矢印２側の曲線）、０Ｖから＋１．３Ｖ（この時の特性は矢印３側の曲線）、＋１．３Ｖから０Ｖ（この時の特性は矢印４側の曲線）の順に変化させた。図１では、抵抗変化素子の抵抗が変化することに伴う電流値の変化が、抵抗変化素子に加える電圧が約−０．８Ｖ（この時の特性は矢印１側の曲線）、および約＋０．９Ｖ（この時の特性は矢印３側の曲線）のところで見られるが、抵抗変化の際に実際に抵抗変化素子に流れる電流としては最大８０μＡ程度である。８０μＡは、抵抗変化素子の電極面積を１μｍ2と仮定した場合に、８０００Ａ／ｃｍ2に相当することから、抵抗変化素子へのデータの書き込み時に必要な電流の電流密度（Ｊmin（Ａ／ｃｍ2））としては、１００００Ａ／ｃｍ2以上は必要であると考えられる。つまり、電流制御素子に流すべき電流の最低の電流密度Ｊmin（Ａ／ｃｍ2）は、この抵抗変化素子においては１００００Ａ／ｃｍ2である。
【００５２】
次に、本発明の実施の形態に係る電流制御素子の特徴的な構成について詳細に説明する。
【００５３】
本実施の形態において、電流制御素子は、対向する一対の電極の間に電流制御層を配設することにより構成している。この構成は、先に述べたＭＩＭダイオード或いはＭＳＭダイオードの構成と同じ構成である。そして、本実施の形態に係る電流制御素子は、非線形の電気抵抗特性を示す。電流−電圧特性は印加電圧の極性に対して概ね対称となるよう構成してもよい。そのため、本実施の形態に係る電流制御素子によれば、バイポーラ型抵抗変化素子を用いて極性の異なる電気パルスを印加する場合でも、非選択の抵抗変化素子に接続される電流制御素子へのバイアス条件を、電流制御素子がオフ状態となるようにすることにより、非選択の抵抗変化素子への書き込みディスターブの発生を防止することが可能になる。
【００５４】
また、本実施の形態に係る電流制御素子の電流−電圧特性は、電極と電極に隣接する電流制御層との間に形成される電位障壁と界面準位に大きく依存し、この電位障壁と界面準位により整流性が生じるため、非線形の電気抵抗特性が得られる。本実施の形態では、かかる特性を有効に利用しながら、ＳｉＮx（０＜ｘ≦０．８５）で構成される電流制御層に水素または弗素を含有させることにより、電極と電流制御層との界面に存在する準位を水素または弗素により終端させ、前記界面準位に起因する漏洩電流を減少させて、良好な電流−電圧特性を有する電流制御素子の提供を可能とする構成について説明する。
【００５５】
以下に本実施の形態に係る電流制御素子の具体的な構成について、図面を参照しながら詳細に説明する。
【００５６】
図２は、本発明の実施の形態に係る電流制御素子２の構成を模式的に示す断面図である。
【００５７】
図２に示すように、電流制御素子２は、第１の電極３２と、第２の電極３１と、これらの第１の電極３２および第２の電極３１の間に配設された電流制御層３３とにより構成されている。ここで、第１の電極３２および第２の電極３１は、Ａｌ、Ｃｕ、Ｔｉ、Ｗ、Ｐｔ、Ｉｒ、Ｃｒ、Ｎｉ、Ｎｂ等の金属や、これらの金属の混合物（合金）或いは積層構造物により構成される。
【００５８】
或いは、これらの第１の電極３２および第２の電極３１は、ＴｉＮ、ＴｉＷ、ＴａＮ、ＴａＳｉ2、ＴａＳｉＮ、ＴｉＡｌＮ、ＮｂＮ、ＷＮ、ＷＳｉ2、ＷＳｉＮ、ＲｕＯ2、Ｉｎ2Ｏ3、ＳｎＯ2、ＩｒＯ2等の導電性を有する化合物、または、これらの導電性を有する化合物の混合物或いは積層構造物により構成される。勿論、第１の電極３２および第２の電極３１を構成する材料は、これらの材料に限定されるわけではなく、電流制御層３３との間で形成される電位障壁により整流性が生じるような材料であれば、如何なる材料であってもよい。
【００５９】
本実施の形態では、電流制御層３３がＳｉＮx（０＜ｘ≦０．８５）で構成されており、かつ水素または弗素が所定の量以上含有されている。ＳｉＮxのようなシリコン化合物は、四配位の結合を形成するテトラヘドラル系アモルファス半導体を形成し、このテトラヘドラル系アモルファス半導体は基本的には単結晶シリコンやゲルマニウムの構造に近い構造を有しているため、シリコン以外の元素を導入することによる構造の違いが物性に反映され易いという特徴を有している。このため、シリコン化合物を電流制御層３３に適用すれば、シリコン化合物の構造制御作用により電流制御層３３の物性を制御することが容易となる。従って、これにより、第１の電極３２および第２の電極３１との間に形成される電位障壁の制御がより一層容易になるという効果が得られる。
【００６０】
特に、ＳｉＮxを電流制御層３３として使用すると、ＳｉＮx中の窒素の組成を変化させることにより、禁制帯幅を連続的に変化させることが可能であるため、第１の電極３２および第２の電極３１とこれらに隣接する電流制御層３３との間に形成される電位障壁の大きさは、ｘの値で制御可能となり、より一層好ましい。
【００６１】
更に、ＳｉＮxは、半導体の製造工程において極一般的に使用されるシリコンおよび窒素をその成分として有しており、現在の半導体の製造工程において広く使用されている。このため、ＳｉＮxの導入に起因する新たな不純物汚染の発生はなく、半導体製造ラインの保守保全上好都合である。また、加工面では、成膜或いはエッチング等に関して既存の設備の転用が容易であり、加工条件についても、既存の成膜或いはエッチング条件の転用で対応可能であるという利点を有する。
【００６２】
さて、極性の異なる電気パルスを印加してデータを確実に書き込み可能なクロスポイント型の記憶装置を構成するためには、電流制御素子が「非線形の電気抵抗特性を示し、かつ電流−電圧特性が印加電圧の極性に対して実質的に対称な素子」でありかつ「抵抗変化素子へのデータ書き込み時に必要な電流密度の電流を流すことができる素子」であることが求められる。また、記憶素子の微細化或いは高集積化といった観点からは、電流制御素子の微細化が可能であり、かつ、特性のばらつきが小さいことが望ましい。
【００６３】
かかる観点に基づくと、電流制御素子として適用可能な二端子素子（例えば、ＭＩＭダイオード、ＭＳＭダイオード、バリスタ等）の内、ＭＩＭダイオードは、絶縁体を金属間に挟んだ構造を有するため、大電流を定常的に流す用途には基本的に不向きであると考えられる。また、バリスタは、その特性が結晶粒界に起因することが知られているが、結晶の粒径分布の相違に基づく特性ばらつきが原理的に発生するため、微細化時の動作特性ばらつきが不可避となり、この点において電流制御素子としては好ましくないと考えられる。また、ＭＳＭダイオードは、アモルファス半導体を使用する場合には半導体の構造に起因する特性ばらつきは原理的に発生しにくいと考えられるため、微細化時の動作特性ばらつきを回避することができるが、大電流を定常的に流す用途には報告がなされていない。
【００６４】
電流制御層３３にＳｉＮxを適用する場合、先に述べたように、電流制御層３３の電気伝導特性は窒素組成比ｘによって大きく変化する。具体的には、いわゆる化学量論組成（ｘ＝１．３３、つまりＳｉ3Ｎ4）では絶縁体であるが、これより窒素の比率を小さくすると（即ち、窒素組成比ｘを小さくすると）ＳｉＮxは次第に半導体として振舞うようになる。そのため、窒素組成比ｘを適切に制御することにより、電流制御層３３を有する電流制御素子２をＭＳＭダイオードとして機能させることが可能となる。また、ＳｉＮxには、Ｐ型（ホウ素（Ｂ）またはアンチモン（Ｓｂ）等）又はＮ型（リン（Ｐ）または砒素（Ａｓ）等）のドーパントをドーピングして抵抗率を調整してもよい。ここで、ＭＳＭダイオードは、印加電圧が第１の臨界電圧（図３９（ａ）の範囲Ａの下限電圧）以下であり、かつ第２の臨界電圧（図３９（ａ）の範囲Ｂの上限電圧）以上である範囲（つまり、図３９（ａ）の範囲Ｃ）では電気抵抗が非常に高く、第１の臨界電圧を超えるか、または、第２の臨界電圧を下回ると、電気抵抗が急激に低下する。即ち、ＭＳＭダイオードは、印加電圧が第１の臨界電圧を超えるか第２の臨界電圧を下回る場合に大電流が流れる（以下、この大電流が流れる状態を「導通状態」という）という、非線形の電気抵抗特性を有している。本実施の形態では、このようなＭＳＭダイオードの電気抵抗特性を有する電流制御素子２を、上述した抵抗変化素子に直列に接続することにより、迂回電流を確実に抑制する。
【００６５】
本願の発明者らは、鋭意検討の結果、ＳｉＮxにおける窒素組成比ｘ、およびＳｉＮxで構成される電流制御層３３の膜厚を所定の範囲内の値に制御し、かつ、電流制御層３３中に所定の濃度以上の水素または弗素を混入させることにより、ＭＳＭダイオードの導通状態に流すことができる電流密度を十分に大きくし、かつ、非導通状態における電流密度を十分に小さくすることが可能な電流制御素子２の製造が可能であることを見い出した。尚、このＳｉＮxにおける適切な窒素組成比ｘ、ＳｉＮxで構成される電流制御層３３の適切な膜厚、および電流制御層３３に混入する適切な水素または弗素の濃度については、後に詳細に説明する。
【００６６】
電流制御層３３に用いたＳｉＮxは、ｘの値が小さい場合には半導体として振る舞いをすると共に、ＳｉＮx膜中の未結合手（いわゆる欠陥）も増加する。第１の電極３２および第２の電極３１と電流制御層３３との界面に存在する未結合手は界面準位と呼ばれ、第１の電極３２および第２の電極３１と電流制御層３３との電位障壁に影響を与える。そのため、電流制御素子２の整流特性を安定化するには、ＳｉＮxで構成される電流制御層３３に所定の濃度以上の水素または弗素を混入させ電流制御層３３の未結合手を水素または弗素で終端することが有効である。
【００６７】
次に、本発明の実施の形態に係る電流制御素子２の製造方法について説明する。
【００６８】
電流制御素子２を製造する場合には、先ず、所定の基板の主面上に第１の電極３２を形成する。第１の電極３２の成膜条件は、使用する電極材料等によって変わるが、例えば、窒化タンタル（ＴａＮ）を第１の電極３２の材料に用いる場合はＤＣマグネトロンスパッタ法を用い、タンタル（Ｔａ）ターゲットをアルゴン（Ａｒ）と窒素（Ｎ）の混合雰囲気の下で反応性スパッタリングを行い、厚さが２０〜１００ｎｍとなるよう成膜時間を調節する。
【００６９】
次に、第１の電極３２の主面上に、電流制御層３３としてのＳｉＮx膜を形成する。この成膜の際には、例えば、多結晶シリコンターゲットをＡｒと窒素との混合ガス雰囲気の下でスパッタする手法（いわゆる、反応性スパッタ法）を用いる。そして、典型的な成膜条件として、圧力を０．０８〜２Ｐａとし、基板温度を２０〜３００℃とし、窒素ガスの流量比（Ａｒと窒素との総流量に対する窒素の流量の比率）を０〜４０％とし、ＤＣパワーを１００〜１３００Ｗとした上で、ＳｉＮx膜の厚さが３〜３０ｎｍとなるよう成膜時間を調節する。
【００７０】
最後に、電流制御層３３の主面上に、第２の電極３１として例えばＷを形成する。Ｗの成膜にはＤＣマグネトロンスパッタ法を用い、基板温度を２０〜２５℃、Ａｒ流量を５０ｓｃｃｍ、ＤＣパワーを２００〜３００Ｗ、成膜時の圧力を０．４〜０．８Ｐａに設定し、厚さが２０〜１００ｎｍとなるよう成膜時間を調節する。
【００７１】
本実施の形態において、ＳｉＮx膜におけるｘの値は、多結晶シリコンからなるターゲットをスパッタリングする条件（Ａｒと窒素とのガス流量比等）を変えることにより、適宜変化させることが可能である。
【００７２】
図３は、窒素ガスの流量比を変化させて成膜した複数のＳｉＮx膜におけるｘの値をラザフォード後方散乱分光（Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＲＢＳ）法により測定した結果を示す相関グラフである。図３において、横軸は窒素ガスの流量比（Ａｒと窒素との総流量に対する窒素の流量の比率）を示し、縦軸はＳｉＮx膜におけるｘ値を示している。なお、図３には、２種類のＤＣスパッタ成膜装置（以下、装置Ａ、および装置Ｂと称する）を用いて成膜したＳｉＮx膜に関するデータを示している。ここで、装置Ａでは直径１５０ｍｍの多結晶シリコンターゲットを用い、圧力を０．４Ｐａ、基板温度を２０℃、ＤＣパワーを３００Ｗと設定して成膜した試料の測定結果を示している。また、装置Ｂでは直径３００ｍｍの多結晶シリコンターゲットを用い、総ガス流量を１５ｓｃｃｍ（このときの圧力は約０．０８〜０．１Ｐａであった）、基板温度を２０℃、ＤＣパワーを１０００〜１３００Ｗと設定して成膜した試料の測定結果を示している。
【００７３】
図３に示すように、装置Ａおよび装置Ｂのいずれの成膜装置を使用した場合も、窒素ガスの流量比を０％から４０％まで連続的に変化させることにより、ＳｉＮx膜におけるｘの値を連続的に変化させることが可能となる。このように、ＳｉＮx膜における窒素の組成を窒素ガスの流量比により変化させることで、禁制帯幅を連続的に変化させることが可能となる。これにより、第１の電極３２および第２の電極３１とこれらに隣接する電流制御層３３との間に形成される電位障壁の大きさを適切に制御することが可能となる。そして、これにより、電流制御素子２にＭＳＭダイオードと同様の電気抵抗特性を付与しながら、導通状態に流すことができる電流密度を十分に大きくすることが可能となる。
【００７４】
以下、ＳｉＮxにおける適切な窒素組成比ｘの検討内容について説明する。
【００７５】
図４は、ＳｉＮxで構成される膜厚２０ｎｍの電流制御層３３と、白金（Ｐｔ）で構成される一対の電極とを備える電流制御素子２の電流（厳密には電流密度）−電圧特性を測定した結果を示す特性グラフである。尚、図４において、横軸は電流制御素子２への印加電圧を示し、縦軸は電流制御素子２に流れる電流密度を示している。
【００７６】
この実験においては、基板の主面上にＰｔ薄膜、ＳｉＮx薄膜をこの順でスパッタ法により成膜した後、直径１００μｍの円孔を有するメタルマスクを介してＰｔ薄膜をスパッタ法により成膜することで、電流制御素子２を形成した。ここで、ＳｉＮx薄膜は、多結晶シリコンターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタすることにより成膜した。また、ＳｉＮx薄膜における窒素組成比ｘは、スパッタ条件（アルゴンと窒素とのガス流量比等）を変えることにより変化させた。また、ＳｉＮx薄膜における窒素組成比ｘは、ラザフォード後方散乱分光法により求めた。尚、図４に示すように、この実験では、スパッタ条件を変えることにより、窒素組成比ｘが異なる４種類のＳｉＮx薄膜を作成した。ここで、窒素組成比ｘは、それぞれ０．５２、０．６７、０．８５、１．３８であった。なお、本実験では、電流制御素子２を構成する電極の大きさが直径１００μｍの円孔を有するメタルマスクにより規定される関係上、１００００Ａ／ｃｍ2程度の電流を実際に流すために必要となる電流が数Ａ程度となり、一般的な測定系（通常、測定に使用している測定系）では測定不能な領域となるため、電流密度が５００Ａ／ｃｍ2である場合を基準としてデータの比較を行なっている。
【００７７】
図４に示すように、第１の電極３２および第２の電極３１にＰｔを用い、電流制御層３３をＳｉＮxにより構成した電流制御素子２は、非線形の電気抵抗特性を示し、かつ、電流−電圧特性が印加電圧の極性に対してほぼ対称な素子とすることができる。また、電流制御層３３にＳｉＮxを適用する場合には、窒素組成比ｘが大きくなるに連れて第１の電極３２および第２の電極３１とこれらに隣接する電流制御層３３との間に形成される電位障壁が大きくなることに対応して、導通状態となる電圧が大きくなることが判明した。更には、窒素組成比ｘが０．８５までの場合は、第１の電極３２と第２の電極３１との間に印加される電圧が４Ｖ未満であっても電流密度が５００Ａ／ｃｍ2を優に超え、これに電圧を更に印加することにより更に大きな電流密度が得られることが図４より推察された。しかしながら、窒素組成比ｘが１．３８である場合には、印加電圧が５Ｖであっても導通状態とはならず、更に印加電圧を高くすると、導通状態となる前に電流制御素子２そのものが破壊されてしまうことが判明した。これは、窒素組成比ｘを大きくすることにより電流制御層３３の禁制帯幅が著しく大きくなり、その結果として、電流制御層３３が絶縁体となってしまったことを示している。従って、電流制御層３３にＳｉＮxを適用する場合には、窒素組成比ｘは０を超え０．８５以下であることが好ましいことが判明した。この構成を採る場合、電流制御層３３は半導体として機能し、電流制御素子２はＭＳＭダイオードとして機能する。
【００７８】
図４に示した、電流制御層３３をＳｉＮxにより構成した電流制御素子２の電圧−電流特性は、電極材料に、上述のＰｔ以外の材料を用いた場合でも同様の特性となる。
【００７９】
図５は、ＳｉＮxで構成される膜厚１０ｎｍの電流制御層３３と窒化タンタル（ＴａＮ）で構成される一対の電極とを備える電流制御素子２の電流（厳密には電流密度）−電圧特性を測定した結果を示す特性グラフである。尚、図５では、ＳｉＮxにおける窒素組成比ｘが０．３、０．７、０．８である場合の電流−電圧特性を示している。また、図５では、便宜上、印加電圧の極性が負である場合の電流−電圧特性の図示を省略している。
【００８０】
本実験では、基板の主面上にＴａＮ、ＳｉＮx、ＴａＮをこの順にスパッタ法により成膜して積層した後、通常のリソグラフィおよびドライエッチングを適用することにより、電極面積が１平方ミクロンメートルの電流制御素子２を作成し、これを測定対象とした。
【００８１】
図５に示すように、ＳｉＮxにおける窒素組成比ｘを０．３から０．７とすることで、ＭＳＭダイオードの電気抵抗特性と同様の電気抵抗特性を示しながら、導通状態となる電圧が３Ｖ程度大きくなり、かつ、何れの場合も１００００Ａ／ｃｍ2（上述した最低の電流密度Ｊmin（Ａ／ｃｍ2）の一例）を超える大きな電流密度を実現できることが判明した。ここで、Ｐｔを電極とする電流制御素子２の電流−電圧特性を示す図４と比較して分かるように、ＴａＮを電極とする電流制御素子２では、Ｐｔを電極とする電流制御素子２よりも極めて大きな電流密度の電流を流すことができる。よって、ＴａＮは、ＳｉＮxを電流制御層３３とする電流制御素子２の好ましい電極材料の一つである。
【００８２】
その一方で、図５に示すように、ＳｉＮxにおける窒素組成比ｘを０．８とすると、印加電圧が約６．３Ｖである場合には約３０００Ａ／ｃｍ2程度の大きな電流密度の電流を流すことが可能であるが、印加電圧を更に上昇させると電流制御素子２が破壊（短絡）することが判明した。この現象は、いわゆる化学量論組成では基本的に絶縁体であるＳｉＮxの絶縁体的な特性が現出したためであると考えられ、更に大きな電流密度の電流を流すことが必要な場合には、窒素組成比ｘを０．８よりも小さくすることが好ましいことを示している。従って、窒化タンタル（ＴａＮ）で構成される一対の電極を備える電流制御素子２を構成する場合、例えば１００００Ａ／ｃｍ2を超える大きな電流密度を実現するためには、窒素組成比ｘを０．７以下とすることが好ましい。
【００８３】
続いて、電流制御層３３の上面から水素または弗素の添加を行い、ＳｉＮxで構成される電流制御層３３の表面および第１の電極３２との界面に存在する未結合手の終端を行う。電流制御層３３への水素または弗素の添加は、例えば水素（Ｈ2）または弗素（Ｆ2）をプラズマで励起して準安定状態（いわゆるラジカル状態）を発生させ、電流制御層３３の上面からの照射することにより添加を行う。これにより、ＳｉＮxで構成される電流制御層３３の上面および第１の電極３２と電流制御層３３との界面に存在する準位と電流制御層３３の上面の未結合手が終端され、電流制御素子２の電流−電圧特性を改善させる。典型的な水素または弗素の添加条件としては、圧力が１．０×１０-4Ｐａ〜３０Ｐａとし、基板温度を３００℃〜５００℃とし、ＲＦパワーを２００Ｗ〜９００Ｗとし、電流制御層３３に含有する水素または弗素の濃度Ｄを０．７５×１０22（ａｔｏｍｓ／ｃｍ3）≦Ｄ≦２．０×１０22（ａｔｏｍｓ／ｃｍ3）の範囲となるように調整する。
【００８４】
図６にＳｉＮx（ｘ＝０．３）で構成される電流制御層３３へ水素を添加した時のＳＩＭＳ分析結果を示す。図６に示すように、水素プラズマの圧力が３×１０-4Ｐａ、水素プラズマを照射する時間が３０秒の場合、ＳｉＮx（ｘ＝０．３）の表層の水素濃度は、２．０×１０22（ａｔｏｍｓ／ｃｍ3）となる。また、同じ圧力で時間を１０秒とした場合、表面の水素濃度は、１．０×１０22（ａｔｏｍｓ／ｃｍ3）と低下する。更に、同じ時間（３０秒）で圧力を３０Ｐａとした場合、表面の水素濃度は、０．７５×１０22（ａｔｏｍｓ／ｃｍ3）となる。圧力が高い場合、プラズマで励起された水素の平均自由工程が短く、ラジカル状態の水素がＳｉＮxの表面に到達する数が低下し、表面の水素濃度が低下する。したがって、表面に到達する水素ラジカルの数を調整する（プラズマ励起条件や時間）ことにより、ＳｉＮx膜中へ添加される水素の濃度が０．７５×１０22（ａｔｏｍｓ／ｃｍ3）〜２．０×１０22（ａｔｏｍｓ／ｃｍ3）の範囲で変化していることがわかる。
【００８５】
図７にＳｉＮx（ｘ＝０．３）で構成される電流制御層３３に水素を添加した時の電流制御素子２の電流（厳密には電流密度）−電圧特性図を示す。第１および第２の電極３２、３１には窒化タンタル、電流制御層３３にはＳｉＮx（ｘ＝０．３）の１５ｎｍを用いた。この図７に示すように、水素をＳｉＮx膜へ添加することにより、同じ電圧で比較すると電流制御素子２を流れる電流が２桁〜４桁減少している。これは、第１の電極３２および第２の電極３１とＳｉＮx（ｘ＝０．３）で構成される電流制御層３３との界面準位が水素で終端され、第１の電極３２および第２の電極３１と電流制御層３３との電位障壁が増加したことを示唆している。
【００８６】
なお、図６および図７は、水素を添加した結果を示した。水素は、ＳｉＮx内の未結合手であるシリコンや窒素と結合し、それぞれシリコン−水素結合（Ｓｉ−Ｈ結合）、窒素−水素結合（Ｎ−Ｈ結合）を形成する。特に、Ｎ−Ｈの結合エネルギーは、４．０（ｅＶ）とＳｉ−Ｈの結合エネルギー３．１（ｅＶ）より大きく、安定した結合状態が維持できることがわかる。このため、製造工程の熱履歴でＮ−Ｈの結合が乖離することなく、未結合手の終端が維持できる。また、弗素もＳｉＮxの未結合手となるシリコンとシリコン−弗素結合（Ｓｉ−Ｆ結合）を形成でき、その結合エネルギーは５．６（ｅＶ）とＮ−Ｈの結合エネルギーより大きい。このため、水素より安定した結合（準位の終端）が可能である。
【００８７】
最後に、電流制御層３３の主面上に、第２の電極３１として、例えば、窒化タンタル（ＴａＮ）を第２の電極３１の材料に用いる場合は、ＤＣマグネトロンスパッタ法を用い、タンタル（Ｔａ）ターゲットをアルゴン（Ａｒ）と窒素（Ｎ）の混合雰囲気の下で反応性スパッタリングを行い、厚さが２０〜１００ｎｍとなるよう成膜時間を調節する。
【００８８】
図８は、ＳｉＮxで構成される膜厚１０ｎｍの電流制御層３３とタングステン（Ｗ）で構成される一対の電極とを備える電流制御素子２の電流（厳密には電流密度）−電圧特性を測定した結果を示す特性グラフである。尚、図８では、ＳｉＮxにおける窒素組成比ｘが０．３、０．４５、０．６である場合の電流−電圧特性を示している。また、図８でも、便宜上、印加電圧の極性が負である場合の電流−電圧特性の図示を省略している。
【００８９】
本実験では、基板の主面上にＷ、ＳｉＮx、Ｗをこの順にスパッタ法により成膜して積層した後、通常のリソグラフィおよびドライエッチングを適用することにより、電極面積が１平方ミクロンメートルの電流制御素子２を作成し、これを測定対象とした。
【００９０】
図８に示すように、Ｗを電極材料に用いた場合も、ＴａＮを電極材料に用いた場合と同様に、ＳｉＮxにおける窒素組成比ｘを０．３から０．６とすることで、ＭＳＭダイオードの電気抵抗特性と同様の電気抵抗特性を示しながら、導通状態となる電圧が１．２Ｖ程度大きくなり、かつ、何れの場合も１００００Ａ／ｃｍ2（上述した最低の電流密度Ｊmin（Ａ／ｃｍ2）の一例）を超える大きな電流密度を実現できることが判明した。また、電極材料がＴａＮとＷの場合を比較すると、ＳｉＮxにおける窒素組成比ｘ、およびＳｉＮxの窒素組成比ｘが同一の場合、電流制御素子２の電流−電圧特性は、電極材料がＴａＮの場合の方が同一電圧における電流値がほんの少し大きいが、殆ど変わらない電流−電圧特性を示す。従って、タングステン（Ｗ）で構成される一対の電極を備える電流制御素子２を構成する場合でも、１００００Ａ／ｃｍ2を超える大きな電流密度を実現するためには、電極材料がＴａＮの場合と同様に、窒素組成比ｘを０．７以下とすることが好ましいと考えられる。
【００９１】
ここで、電極材料にタングステンを適用した場合の、電流制御素子２の特性の電極材料依存性について説明する。
【００９２】
図９は、ＤＣマグネトロンスパッタ法で成膜したタングステン（Ｗ）のＸ線回折パターンを示しており、Ｘ線を入射角度１度でタングステン薄膜のサンプルに入射させ、ディテクタの角度（θ、入射X線の延長線からディテクタまでの角度）を変化させた際の、Ｘ線回折強度を示している。サンプルは、ＷターゲットをＡｒガス雰囲気の下でスパッタリングすることにより、Ｗを成膜した。また、成膜条件としては、基板温度を２０〜２５℃、Ａｒ流量を５０ｓｃｃｍ、ＤＣパワーを２００〜３００Ｗとした上で、圧力が０．４Ｐａ、０．８Ｐａ、２Ｐａ、４Ｐａの４条件について試料を作成した。
【００９３】
図９を見ると、成膜時の圧力によってＷの膜の構造が異なることがわかる。成膜時の圧力が０．４Ｐａあるいは０．８Ｐａの時には、Ｘ線回折パターンにα−タングステン（α−Ｗ）に起因するピーク群（図中に『↓（下向き矢印）』で示した４０．３°および７３．２°の２つのピーク）が見られ、この事実から、Ｗはｂｃｃ（体心立方格子）構造を有するα−Ｗで構成される薄膜となっているものと考えられる。一方、成膜時の圧力が２Ｐａあるいは４Ｐａの場合は、α−Ｗに起因するピーク群が小さくなるか、あるいは消失すると共に、Ａ１５構造を有するβ−タングステン（β−Ｗ）に起因するピーク群（図中に『↓』で示した３５．５°、３９．９°、４３．９°、７５．２°の４つのピーク）が現れ、これらが大きくなっていることから、主としてβ−Ｗで構成されるＷの薄膜が形成されていると考えられる。
【００９４】
ここでは、Ｘ線回折法によりα−Ｗとβ−Ｗの存在を解析したが、透過型電子顕微鏡による電子線回折パターンでも解析は可能である。
【００９５】
図１０（ａ）、（ｂ）、図１１（ａ）、（ｂ）、図１２（ａ）、（ｂ）、図１３（ａ）、（ｂ）は、それぞれ、上に記した４条件で成膜した、膜厚が約５０ｎｍのＷの膜のＳＥＭ写真である。図１０（ａ）、図１１（ａ）、図１２（ａ）、図１３（ａ）は、Ｗの成膜時の圧力がそれぞれ０．４Ｐａ、０．８Ｐａ、２Ｐａ、４Ｐａの時の、Ｗの膜の断面のＳＥＭ観察時に撮影した写真であり、図１０（ｂ）、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）は、Ｗの成膜時の圧力がそれぞれ０．４Ｐａ、０．８Ｐａ、２Ｐａ、４Ｐａの時の、Ｗの膜の表面を斜め上方向からＳＥＭ観察した際に撮影した写真である。なお、図１０（ａ）および（ｂ）〜図１３（ａ）および（ｂ）では、図中でＷの膜を『←Ｗ』で示している。これらの写真を見ると、図９と同様に、成膜時の圧力によってＷの膜の構造が異なることがわかる。成膜時の圧力が０．４Ｐａ（図１０）あるいは０．８Ｐａ（図１１）の時（すなわち、α−Ｗの時）には、Ｗは稠密な膜構造を有し、その表面は平滑であることが観察される。一方、成膜時の圧力が２Ｐａ（図１２）あるいは４Ｐａ（図１３）の時には、Ｗの膜は柱状構造をとり、その表面には凹凸が見られる。
【００９６】
図１４には、これら４種類のＷの膜の抵抗率を測定した結果を示しているが、図９あるいは図１０（ａ）および（ｂ）〜図１３（ａ）および（ｂ）で見られるような構造的な変化を反映して、Ｗの膜の抵抗率は成膜時の圧力によって異なることがわかる。すなわち、図１４に示したように、成膜時の圧力が０．４Ｐａあるいは０．８Ｐａの時（すなわち、α−Ｗの時）には、抵抗率は２×１０-2ｍΩｃｍ程度であるのに対し、成膜時の圧力が２Ｐａの場合の抵抗率は４×１０-1ｍΩｃｍ、圧力４Ｐａの時には、抵抗率は２ｍΩｃｍとなっている。
【００９７】
図１５（ａ）および図１５（ｂ）は、ＳｉＮxで構成される膜厚１０ｎｍの電流制御層３３とＷで構成される一対の電極とを備える電流制御素子２の電流（厳密には電流密度）−電圧特性を０．２５Ｖ毎に測定した結果を示す特性グラフであり、横軸は電流制御素子２への印加電圧を示し、縦軸は電流制御素子２に流れる電流密度の絶対値を示している。ここで、図１５（ａ）は、ＳｉＮxにおける窒素組成比ｘが０．３、図１５（ｂ）は、ＳｉＮxにおける窒素組成比ｘが０．６である場合の電流−電圧特性を示しており、Ｗの成膜については上に記した４条件（圧力＝０．４Ｐａ、０．８Ｐａ、２Ｐａ、４Ｐａ）を用いている。なお、電流制御素子２の作成方法については図８で測定対象とした電流制御素子２の作成方法と同様である。Ｗ電極の成膜時の圧力が０．８Ｐａの場合は、Ｗ電極の成膜時の圧力が０．４Ｐａの場合と殆ど同じ電流−電圧特性を示していることから、電極材料がα−Ｗである電流制御素子２は電流制御素子として良好な電流−電圧特性を示し、かつ、図８で既に見たように１００００Ａ／ｃｍ2を超える大きな電流密度を実現できることがわかる。一方、Ｗ電極の成膜時の圧力が２Ｐａあるいは４Ｐａの（すなわち、電極材料が主としてβ−Ｗで構成される）場合は、電流制御層を構成するＳｉＮxにおける窒素組成比ｘにかかわらず、電流制御素子２への印加電圧が±０．５Ｖの時点で既に非常に大きな電流が流れている。したがって、印加電圧の正負にかかわらず、電極間の漏洩電流が極めて大きい電流制御素子になっており、Ｗ電極の成膜時の圧力が０．４Ｐａあるいは０．８Ｐａの時のような電流−電圧特性を示さない。これは、図１０（ａ）および（ｂ）〜図１３（ａ）および（ｂ）で見られるようなＷ膜の表面状態の相違等に起因して、Ｗ電極の成膜時の圧力が２Ｐａあるいは４Ｐａの（すなわち、電極材料が主としてβ−Ｗで構成される）場合には、窒素組成比ｘにかかわらず、電流制御層３３を構成するＳｉＮxとＷ電極との間に電位障壁が形成されていないためと考えられる。従って、電極材料としてＷを使用することを考えた場合、電極材料の抵抗率がより低く、電流制御素子に適用した時に良好な電流−電圧特性を示し、かつ、１００００Ａ／ｃｍ2（上述した最低の電流密度Ｊmin（Ａ／ｃｍ2）の一例）を超える大きな電流密度を実現可能である、α−Ｗを選択することが好ましい。つまり、α−Ｗは、ＳｉＮxを電流制御層３３とする電流制御素子２の好ましい電極材料の一つである。
【００９８】
なお、熱力学的な観点から見ると、α−Ｗの方がβ−Ｗより安定であり、β−Ｗは高温で体積変化（収縮）を伴ってα−Ｗに変わるため、電極材料としてＷを使用する場合、α−Ｗを選択することは電流制御素子２の信頼性の観点からも好ましいと考えられる。
【００９９】
なお、α−Ｗを形成する方法としては、先に述べたようにスパッタ法が適用可能であるが、これに限定されるものではなく、いわゆるＣＶＤ法等を使用してもよい。また、α−Ｗを形成する方法としてスパッタ法を適用する場合は、先の実験結果より、Ｗターゲットを圧力０．８Ｐａ以下のＡｒガス雰囲気の下でスパッタリングすればよい。
【０１００】
次に電流制御素子２の特性と電流制御層３３に用いたＳｉＮxの膜厚およびｘの値との関係について説明する。始めに、水素および弗素を含有しない電流制御層の場合について、ＳｉＮxのｘの値と膜厚との関係式を示す。その後、本発明である水素の含有した電流制御層の場合について、ＳｉＮxのｘ値、膜厚および含有している水素濃度との関係を示す。
【０１０１】
まず、以下に水素および弗素を含有しない電流制御層の場合について電流制御素子の特性と電流制御層に用いたＳｉＮxの膜厚およびｘの値との関係について説明する。
【０１０２】
電流制御素子（ＭＳＭダイオード）の場合、電気伝導機構としては電極（ＴａＮ、Ｗ、等）から電流制御層（ＳｉＮx）へ向けて放出される電流（熱電子放出電流、あるいはショットキー電流と呼ばれる）を考えればよい。ショットキー電流は、電極を構成する材料の仕事関数に依存するが、実際に金属から放出される電子に対する電位障壁は、放出された電子（負電荷を有する）と、金属中に残された同電荷量の正電荷に起因する、クーロン静電引力（鏡像力と呼ばれることがある）の影響を受ける。この鏡像力を考慮して、電流制御素子の両端に加えられる電圧（以下、Ｖとする）と、電流制御素子を流れる電流（以下、Ｊとする）との関係を計算すると、ｌｎ（Ｊ）は（Ｖ）1/2に比例するという関係が導かれる（具体的な式の導出については、例えば、非特許文献１である、岩本光正編、ＥＥ  Ｔｅｘｔ 電気電子材料工学、オーム社、２００４を参照）。
【０１０３】
実際、図１６（ａ）および図１６（ｂ）は縦軸を電流制御素子に流れる電流密度、横軸を電流制御素子の両端に加えられる電圧の平方根にとり、電極材料がＴａＮあるいはＷの種々のＭＳＭダイオードの電流（厳密には電流密度）−電圧特性を片対数グラフで書き直したものである。図１６（ａ）は、電極材料がＴａＮで、電流制御層３３であるＳｉＮxの窒素組成比ｘおよび膜厚を変えたサンプルに関するデータである。個々の、窒素組成比ｘ、膜厚ｄについては、図１６（ａ）の右に記述した通りである。また、図１６（ｂ）は、電極材料がＴａＮあるいはＷで、電流制御層３３であるＳｉＮxの窒素組成比ｘを変えたサンプルに関するデータである。個々の電極材料、窒素組成比ｘについては、図１６（ｂ）の右に記述した通りである。膜厚ｄは全て１０ｎｍとした。
【０１０４】
図１６（ａ）および図１６（ｂ）から明らかなように、いずれも傾きがほぼ等しい直線となっており、上記した、ｌｎ（Ｊ）は（Ｖ）1/2に比例するとの関係が成立していることを示唆している。以上の結果から、電流制御素子２を流れる電流Ｊは以下の式（５）のような形で表すことができる。
【０１０５】
Ｊ＝Ａexp(γ(Ｖ) 1/2) ・・・・（５）
【０１０６】
ここで、γは電流制御層３３であるＳｉＮxのｘの値や、ＳｉＮxの膜厚には依存しない定数であり、また、係数Ａは電流制御素子の両端に加えられる電圧Ｖに依存しない定数である。
【０１０７】
次に、電流制御層３３の膜厚（以下、ｄとする）について考える。ショットキー電流は、電極と電流制御層３３との間で形成された接合における障壁（ショットキー障壁と呼ばれる）の高さに依存する。障壁の高さは、電極を構成する材料の仕事関数や電流制御層３３の電子親和力、あるいは電極と電流制御層３３の界面に存在する界面準位等が通常支配的であり、電流制御層３３の膜厚ｄとショットキー電流との関係は自明ではない。ここで、式（５）を見ると、式（５）の右辺の定数Ａ以外の項は、ＭＳＭダイオードの電流−電圧特性のＶ依存性を示しているため、ｄの効果は定数Ａに現れると考えられる。そこで、ショットキー電流と電流制御層３３の膜厚ｄとの関係を実験的に求めるため、電流制御層３３であるＳｉＮxの膜厚を５ｎｍ、１０ｎｍ、１５ｎｍと変化させた電流制御素子（ｘの値は０．３あるいは０．４５の２種類）について、それらの電流−電圧特性が式（５）で近似できるとして、定数Ａとγを最小二乗法により計算し、膜厚ｄと定数Ａの関係を図示したものが図１７である。
【０１０８】
図１７を見ると、ln(Ａ)は膜厚ｄに比例し、かつ、電流制御層３３であるＳｉＮxのｘの値を変化させても図１７に示した直線の傾きがほぼ等しいことから、電流制御素子２を流れる電流Ｊを表わす式（５）は以下の式（６）のように書き換えることができる。
【０１０９】
Ｊ＝Ｂexp(αｄ)exp(γ(Ｖ)1/2) ・・・・（６）
【０１１０】
ここで、αは電流制御層３３であるＳｉＮxのｘの値や、ＳｉＮxの膜厚ｄには依存しない定数であり、また、Ｂは電流制御素子２の両端に加えられる電圧Ｖや、ＳｉＮxの膜厚ｄには依存しない定数である。
【０１１１】
さて、本発明では電流制御層３３にＳｉＮxを用いており、すでに述べたように、ＳｉＮxのｘの値を変化させることにより禁制帯幅を連続的に変化させ、これにより電位障壁の大きさを制御することができる。ＳｉＮxに起因する電位障壁の窒素組成比ｘ値依存性は、ＳｉＮxの光学バンドギャップがｘの値にほぼ比例する（例えば、非特許文献２であるR. Karcher et al, Physical Review B, vol. 30, page 1896-1910, 1984を参照）ことから、ＳｉＮxに起因する電位障壁もｘの値にほぼ比例すると考えられ、従って流れる電流は、ｘの指数関数に比例すると考えられる。
【０１１２】
以上の検討の結果、電流制御素子２を流れる電流Ｊを以下の式（７）のように表すことができることができる。
【０１１３】
Ｊ＝Ｃexp(αｄ)exp(βｘ)exp(γ(Ｖ)1/2) ・・・・（７）
但し、Ｃ、α、β、γは定数
【０１１４】
図１６（ａ）および（ｂ）に示す電流制御素子２の電流−電圧特性の実測値を用い、式（７）のＣ、α、β、γを最小二乗法により計算すると、Ｃ＝７．４６×１０-2、α＝−６．２５×１０-1、β＝−１１．７、γ＝９．７６となり、これらの値を用いて、電流制御素子２の電流−電圧特性を計算することができる。なお、式（７）において、ｄの単位はナノメートル（ｎｍ）、Ｖの単位はボルト（Ｖ）、Ｊの単位はＡ／ｃｍ2である。
【０１１５】
図１８は、図１６で示した電流制御素子２の電流（厳密には電流密度）−電圧特性の実測値のいくつかを、式（７）による計算値と併せて図示したものであるが（ちなみに、図１８の横軸は電圧であり、電圧の平方根ではない）、よい一致が見られており、式（７）が電流制御素子２の電流−電圧特性を表わすものと考えてよい。
【０１１６】
既に示したように、ＳｉＮxを電流制御層３３として用いた電流制御素子２は、その電流−電圧特性は窒素組成比ｘおよび電流制御層３３の膜厚に依存し、これらを適切に選択することにより所望の（より好ましい）特性を得ることが可能となる。抵抗変化素子へのデータの書き込み時に必要な特性、という観点で考えると、データ書き込み時に１００００Ａ／ｃｍ2（最低の電流密度Ｊmin（Ａ／ｃｍ2）の一例）以上の電流密度の電流を流すことができることがより好ましい。抵抗変化素子の両端にかけ得る電圧（より厳密には、第１の電極３２と第２の電極３１との間に印加し得る電圧）の最大値をＶ0ボルトとすると、式（７）より、窒素組成比ｘと膜厚ｄとの関係は以下のようになる。
【０１１７】
(ln(１００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2≦Ｖ0 ・・（８）
(ln(３００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2≦Ｖ0 ・・（９）
(ln(５００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2≦Ｖ0 ・・（１０）
【０１１８】
式（８）は電流制御素子２に流れる電流の電流密度が１００００Ａ／ｃｍ2の場合の関係式である。ここで、上記式（８）の左辺は、上記式（７）を電圧Ｖについて解いて得られる値、つまり、電流制御素子２に流れる電流の電流密度Ｊmin（Ａ／ｃｍ2）を１００００Ａ／ｃｍ2とするために電流制御素子２の両端にかけるべき電圧を表している。よって、上記式（８）の不等式は、電流制御素子２に流れる電流の電流密度を１００００Ａ／ｃｍ2とするために電流制御素子２の両端にかけるべき電圧がその最大値Ｖ0以下となる条件、言い換えると、電流制御素子２の両端にかける電圧が最大値Ｖ0以下であっても、１００００Ａ／ｃｍ2の電流密度Ｊmin（Ａ／ｃｍ2）の電流が電流制御素子２に流れることを保証する条件（膜厚ｄと窒素組成比ｘが満たすべき関係）を示している。
【０１１９】
式（９）は電流制御素子２に流れる電流の電流密度が３００００Ａ／ｃｍ2の場合の関係式（特許文献２に記載されている条件に対応）である。つまり、式（９）は、電流制御素子２の両端にかける電圧が最大値Ｖ0以下であっても、３００００Ａ／ｃｍ2の電流密度Ｊmin（Ａ／ｃｍ2）の電流が電流制御素子２に流れることを保証する条件（膜厚ｄと窒素組成比ｘが満たすべき関係）を示している。
【０１２０】
式（１０）は電流制御素子２に流れる電流の電流密度が５００００Ａ／ｃｍ2の場合の関係式である。つまり、式（１０）は、電流制御素子２の両端にかける電圧が最大値Ｖ0以下であっても、５００００Ａ／ｃｍ2の電流密度Ｊmin（Ａ／ｃｍ2）の電流が電流制御素子２に流れることを保証する条件（膜厚ｄと窒素組成比ｘが満たすべき関係）を示している。
【０１２１】
図１９、図２０、図２１にそれぞれ式（８）、式（９）、式（１０）をＶ0＝５Ｖの場合についてプロットしたものを示す。それぞれの図における、ＳｉＮxの膜厚方向の上限の線が、各式における等号の場合の線である。
【０１２２】
式（８）から式（９）へ、あるいは式（９）から式（１０）へ移るにつれ、電流制御素子２に流れる電流密度がより大きい条件となっており、記憶装置の回路設計上の自由度を得るという観点からは、余裕のある、より好ましい条件であるが、一方、記憶装置の製造プロセスの設計自由度という観点からは、より厳しい条件となっていることがわかる。いずれにせよ、使用する抵抗変化素子の特性や動作条件等に応じて、適切な窒素組成比ｘと膜厚ｄを設定することが必要である。
【０１２３】
また、電流制御素子２の電気抵抗特性の非線形性の観点で考えると、データ書き込み、およびデータ読み出しの際に、選択素子以外の素子にかかる電圧以下では電流制御素子２は遮断状態（電流制御素子２に流れる電流が非常に小さい状態）である。選択素子以外の素子にかかる電圧の最大値は、データ書き込み時に選択素子にかかる電圧の半分であり、従って、この電圧がかかった時、電流制御素子２は遮断状態となる。遮断状態においては、電流制御素子２を流れる電流は小さいこと（あるいは、電流制御素子２が導通状態に流れる電流との差が大きいこと）が望ましく、また、遮断状態において電流制御素子２に流れる電流は、抵抗変化素子が高抵抗状態の場合に流れる電流と比較して、少なくとも同程度あるいはそれ以下であることが（データ読み出し時に、高抵抗状態と低抵抗状態を判別するためには）必要である。
【０１２４】
ここで、図１を見ると、抵抗変化素子が高抵抗状態の場合に流れる電流は、例えば矢印１側の曲線で０Ｖから約−０．８Ｖまで、および矢印４側の曲線で０Ｖから約＋０．５Ｖまでに現れており、また、抵抗変化素子が低抵抗状態の場合に流れる電流は、例えば矢印３側の曲線で０Ｖから約＋０．９Ｖまで、および矢印２側の曲線で約−０．６Ｖから０Ｖに現れていることから、高抵抗状態の場合と低抵抗状態の場合に流れる電流の差を電圧±０．５Ｖの点で見ると（電圧−０．５Ｖ〜＋０．５Ｖの領域では、高抵抗状態、低抵抗状態の両方とも電流−電圧特性がほぼ直線とみなせるため、±０．５Ｖの点で検討した）、高抵抗状態の場合に流れる電流は低抵抗状態に流れる場合の電流の約１／４〜１／５となっていることが読み取れる。従って、遮断状態において電流制御素子２に流れる電流は、抵抗変化素子が低抵抗状態の場合に流れる電流と比較して、少なくともその約１／４〜１／５であることが必要であり、素子のばらつき等までを勘案すると、１／１０以下であることが望ましく、より望ましくは１／３０以下であり、さらにより望ましくは１／５０以下である。
【０１２５】
以上のことから考えて、電流制御素子２に、データ書き込み時に選択素子以外の素子にかかる電圧（すなわち、データ書き込み時に選択素子にかかる電圧の半分であり、このとき電流制御素子２は遮断状態である）がかかった時に電流制御素子２を流れる電流は、電流制御素子２に、データ書き込み時に選択素子にかかる電圧を加えた時に電流制御素子２を流れる電流（データ書き込み時に流れる電流であり、抵抗変化素子が低抵抗状態の時に記憶素子を流れる電流より大きい）より一桁以上小さいことが要求される。つまり、電流制御素子２が遮断状態にあるときに電流制御素子２に流れる電流として許容できる最大の電流密度Ｊoff（Ａ／ｃｍ2）は、電流制御素子２に流すべき電流の最低の電流密度Ｊmin（Ａ／ｃｍ2）の１／１０、より好ましくは１／３０、さらにより好ましくは１／５０である。
【０１２６】
これを、式（７）を用いて窒素組成比ｘと膜厚ｄとの関係で書くと、以下のようになる。
【０１２７】
(ln(１０００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2
−(ln(１００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2/２≧０ ・・（１１）
(ln(１０００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2
−(ln(３００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2/２≧０ ・・（１２）
(ln(１０００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2
−(ln(５００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2/２≧０ ・・（１３）
【０１２８】
式（１１）は、非選択素子にかかる電圧、つまり、データ書き込み時の選択素子にかかる電圧の半分である電圧が、電流制御素子２を流れる電流の電流密度が１０００Ａ／ｃｍ2（データ書き込み時に選択素子にかかる電圧を加えた時に電流制御素子２を流れる電流の電流密度（１００００Ａ／ｃｍ2）より一桁小さく、このとき電流制御素子２は遮断状態である）であるような、電流制御素子２の両端に印加される電圧以下であることを示す。つまり、式（１１）は、非選択状態にある電流制御素子２に流れる電流の電流密度Ｊoff（Ａ／ｃｍ2）が選択状態にある電流制御素子に流れる電流の電流密度Ｊmin（Ａ／ｃｍ2）の１／１０以下となることを保証する条件（膜厚ｄと窒素組成比ｘが満たすべき関係）を示している。
【０１２９】
式（１２）は電流制御素子２に流れる電流の電流密度が３００００Ａ／ｃｍ2（抵抗変化素子の抵抗変化に３００００Ａ／ｃｍ2が必要な場合）で、かつ、データ書き込み時に選択素子にかかる電圧の半分がかかった時に電流制御素子２を流れる電流の電流密度が１０００Ａ／ｃｍ2以下の場合の関係式である。つまり、式（１２）は、非選択状態にある電流制御素子２に流れる電流の電流密度Ｊoff（Ａ／ｃｍ2）が選択状態にある電流制御素子２に流れる電流の電流密度Ｊmin（Ａ／ｃｍ2）の１／３０以下となることを保証する条件（膜厚ｄと窒素組成比ｘが満たすべき関係）を示している。
【０１３０】
式（１３）は電流制御素子２に流れる電流の電流密度が５００００Ａ／ｃｍ2で、かつ、データ書き込み時に選択素子にかかる電圧の半分がかかった時に電流制御素子２を流れる電流の電流密度が１０００Ａ／ｃｍ2以下の場合の関係式である。つまり、式（１３）は、非選択状態にある電流制御素子２に流れる電流の電流密度Ｊoff（Ａ／ｃｍ2）が選択状態にある電流制御素子２に流れる電流の電流密度Ｊmin（Ａ／ｃｍ2）の１／５０以下となることを保証する条件（膜厚ｄと窒素組成比ｘが満たすべき関係）を示している。
【０１３１】
図１９、図２０、図２１にそれぞれ式（１１）、式（１２）、式（１３）をプロットしたものを示す。それぞれの図における、ＳｉＮxの膜厚方向の下限の線が、各式における等号の場合の線である。
【０１３２】
式（１１）から式（１２）へ、あるいは式（１２）から式（１３）へ移るにつれ、電流制御素子２に流れる電流密度がより大きく、かつ、遮断状態において電流制御素子２を流れる電流と、電流制御素子２が導通状態に流れる電流との差がより大きい条件になっているため、記憶装置の回路設計上の自由度を得るという観点からは、余裕のある、より好ましい条件であるが、一方、記憶装置の製造プロセスの設計自由度という観点からは、より厳しい条件となっていることがわかる。いずれにせよ、使用する抵抗変化素子の特性や動作条件等に応じて、適切な窒素組成比ｘと膜厚ｄを設定することが必要である。
【０１３３】
図１９は、式（８）および式（１１）を満足する膜厚ｄと窒素組成比ｘの組み合わせの範囲を示したもので、図中の２本の斜線で囲まれる領域（斜め破線で図示）内の点は、式（８）および式（１１）を満足する。なお、図１９で、電流制御素子２にかかる電圧（Ｖ0）は５Ｖとして計算した。ＳｉＮxの範囲は、０＜ｘ≦０．８５、ＳｉＮxの膜厚ｄは、０＜ｄである。ここで、電流制御素子２を実際に試作・評価し、式（８）および式（１１）を満足することを実験的に確認した膜厚ｄと窒素組成比ｘの組み合わせについては、図中に黒四角で示している。
【０１３４】
また、図２０は式（９）および式（１２）を満足する膜厚ｄと窒素組成比ｘの組み合わせの範囲を図示したもので、図中の２本の斜線で囲まれる領域（斜め破線で図示）内の点は、式（９）、式（１２）、０＜ｘ≦０．８５、および０＜ｄを満足する。なお、図２０で、電流制御素子２にかかる電圧（Ｖ0）は５Ｖとして計算した。ここで、電流制御素子２を実際に試作・評価し、式（９）および式（１２）を満足することを実験的に確認した膜厚ｄと窒素組成比ｘの組み合わせについては、図中に黒四角で示し、逆に式（９）と式（１２）とを同時には満足しないことを、実際に試作した電流制御素子２の評価により確認した膜厚ｄと窒素組成比ｘの組み合わせについては、同じ図中に白三角で示している。
【０１３５】
同様に、図２１は式（１０）および式（１３）を満足する膜厚ｄと窒素組成比ｘの組み合わせの範囲を図示したもので、図中の２本の斜線で囲まれる領域（斜め破線で図示）内の点は、式（１０）、式（１３）、０＜ｘ≦０．８５、および０＜ｄを満足する。なお、図２１で、電流制御素子２にかかる電圧（Ｖ0）は５Ｖとして計算した。ここで、電流制御素子２を実際に試作・評価し、式（１０）および式（１３）を満足することを実験的に確認した膜厚ｄと窒素組成比ｘの組み合わせについては、図中に黒四角で示し、逆に式（１０）と式（１３）とを同時には満足しないことを、実際に試作した電流制御素子の評価により確認した膜ｄと窒素組成比ｘの組み合わせについては、同じ図中に白三角で示している。
【０１３６】
図２０および図２１は、電流制御素子２に好適な膜厚ｄと窒素組成比ｘの組み合わせの範囲を、式（７）を基にして作成した式（９）と式（１２）、あるいは式（１０）と式（１３）を用いて図示したものであり、実際に試作した数種の電流制御素子２の評価結果との一致が見られることは、式（７）の妥当性、さらには、式（７）を基に作成された式（８）〜（１３）の妥当性を示唆するものと考えられる。
【０１３７】
図２２は、電流制御素子２にかかる電圧（Ｖ0）を４Ｖとした場合に、式（８）および式（１１）を満足する膜厚ｄと窒素組成比ｘの組み合わせの範囲を示したもので、図中の２本の斜線で囲まれる領域（斜め破線で図示）内の点は、式（８）および式（１１）を満足する。ここで、電流制御素子２を実際に試作・評価し、式（８）および式（１１）を満足することを確認した膜厚ｄと窒素組成比ｘの組み合わせについては、図中に黒四角で示している。
【０１３８】
また、図２３は、電流制御素子２にかかる電圧（Ｖ0）を６Ｖとした場合に、式（８）および式（１１）を満足する膜厚ｄと窒素組成比ｘの組み合わせの範囲を示したもので、図中の２本の斜線で囲まれる領域（斜め破線で図示）内の点は、式（８）および式（１１）を満足する。ここで、電流制御素子２を実際に試作・評価し、式（８）および式（１１）を満足することを確認した膜厚ｄと窒素組成比ｘの組み合わせについては、図中に黒四角で示している。
【０１３９】
以上の図１９〜図２３に示された膜厚ｄと窒素組成比ｘの組み合わせを電流制御層３３に適用し、この適用した電流制御層３３を備えた電流制御素子２や、この電流制御素子２と抵抗変化素子とを備えた記憶素子、さらにはこの記憶素子を用いた記憶装置を構成すれば、極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、かつ抵抗変化素子に大電流を流すことが可能で、データを問題無く書き込み可能な電流制御素子、記憶素子および記憶装置を提供することが可能となる。
【０１４０】
また、図１９〜図２３に図示された膜厚ｄと窒素組成比ｘの組み合わせに、膜厚ｄが５ｎｍ以上という制限を加えることにより、トンネル効果に起因する電流制御素子２の漏洩電流発生を十分防止できるため、電流制御素子２の特性を安定化させた記憶素子および記憶装置の提供が可能となる。
【０１４１】
また、図１９の最良の範囲から分かるように、電流制御層３３であるＳｉＮxの膜厚ｄの上限としては、３０ｎｍであるのが好ましい。
【０１４２】
また、図１９、図２０、図２１において、Ｖ0＝５Ｖの場合におけるＳｉＮxの膜厚ｄと窒素組成比ｘとの関係を示したように、電流制御素子２の両端にかけ得る電圧（つまり、第１の電極３２と第２の電極３１との間に印加し得る電圧）の最大値Ｖ0としては５Ｖが好ましく、より詳しくは、５Ｖ以下であるのが好ましい。
【０１４３】
続いて、本発明である水素の含有した電流制御層３３の場合について、ＳｉＮxのｘ値、膜厚および含有している水素濃度との関係を示す。
【０１４４】
上述したように、水素を含有しないＳｉＮxを電流制御層３３に用いた電流制御素子２の電流−電圧特性は式（７）で表現できることを示した。ここでは、本発明である水素または弗素が含有したＳｉＮxで構成される電流制御層３３の場合について、実験結果から式（７）の検証を行い、式（７）の各定数を算出することにより、電流制御層３３に含有する水素が電流−電圧特性へ与える影響を明らかにする。
【０１４５】
図２４は、縦軸に図７で示した水素の含有したＳｉＮxで構成される電流制御層３３を用いた電流制御素子２に流れる電流密度（Ａ／ｃｍ2）、横軸に電流制御素子２の両端に加えられる電圧の平方根（Ｖ1/2）にとり、片対数グラフで書き直したものである。図２４から明らかなように、水素の含有されたＳｉＮxで構成される電流制御層３３は、水素の含有していない場合と傾きがほぼ等しい直線となっており、式（５）のγには水素の含有が影響しないことがわかる。
【０１４６】
図２５は、水素の含有したＳｉＮxで構成される電流制御層３３の膜厚を１０ｎｍ、１５ｎｍと変化させ、式（５）のＡとγとを最小二乗法により計算し、膜厚ｄと定数Ａの関係を図示したものある。図２５から明らかなように、水素の含有したＳｉＮxで構成される電流制御層３３は、水素の含有してない場合と傾きはほぼ等しく、式（６）のαは水素の影響をあまり受けていないことがわかる。
【０１４７】
図２６は、水素の含有されたＳｉＮxで構成される電流制御層３３のｘの値をｘ＝０．３、ｘ＝０．４５、ｘ＝０．６と変化させ、式（６）のＢとβを最小二乗法により計算し、ｘの値と定数Ｂとの関係を図示したものである。図２６から明らかなように、水素の含有されたＳｉＮxで構成される電流制御層３３は、水素の含有していない場合と傾きはほぼ等しく、式（７）のβは影響を受けないことがわかる。
【０１４８】
図２７は、ＳｉＮxで構成される電流制御層３３に含有している水素濃度と式（７）の定数Ｃとの関係を図示したものである。図２７から、ＳｉＮxで構成される電流制御層に含有している水素濃度に依存し、式（７）の定数Ｃは変動する。図２７より、ｌｏｇ（Ｃ）とｌｏｇ（Ｄ）はほぼ比例している事がわかる。
【０１４９】
以上の検討から、水素の含有したＳｉＮxで構成される電流制御層３３の場合について、実験結果をもとに式（７）の検討を行った結果、式（７）の定数Ｃのみが、含有した水素濃度に依存して大きく変化することを見出した。
【０１５０】
水素の含有したＳｉＮxで構成される電流制御層３３を備えた電流制御素子２は、第１の電極３２および第２の電極３１と電流制御層３３との界面に存在する準位を終端できることから、界面準位に起因とする漏洩電流を低減することができ、選択記憶素子の抵抗変化素子へデータ書込みをする時に非選択記憶素子の迂回電流をより一層小さくすることが可能となる。
【０１５１】
次に本発明である水素の含有したＳｉＮxで構成される電流制御層３３を備えた、不揮発性記憶素子の電流制御素子２として、最適な電流制御層３３のＳｉＮxのｘの値、膜厚および含有する水素濃度について示す。
【０１５２】
上記実施の形態で既に示した通り、ＳｉＮxで構成される電流制御層３３を備えた電流制御素子２は、その電流−電圧特性がＳｉＮxのｘの値や膜厚、含有している水素および弗素濃度に依存する。そして、これらを適切に選択することで不揮発性記憶素子の電流制御素子２として最適な電流制御層３３を得ることが可能となる。
【０１５３】
図２８、図２９、図３０は、本発明である水素を含有したＳｉＮxで構成される電流制御層３３の場合における式（８）および式（１１）をプロットした特性図である。図２８は水素が０．７５×１０22（ａｔｏｍｓ／ｃｍ3）の濃度で含有しているＳｉＮxで構成される電流制御層３３の場合、図２９は水素が１．０×１０22（ａｔｏｍｓ／ｃｍ3）の濃度で含有しているＳｉＮxで構成される電流制御層３３の場合、図３０は水素が２．０×１０22（ａｔｏｍｓ／ｃｍ3）の濃度で含有しているＳｉＮxで構成される電流制御層３３の場合をそれぞれ示す。図２８、図２９、図３０から、ＳｉＮxで構成される電流制御層３３は含有している水素濃度に応じて、不揮発性記憶素子の電流制御素子２としての最適な電流制御層３３の範囲（ＳｉＮxのｘの値と膜厚の組み合わせ）が変化することがわかる。
【０１５４】
特に、図３０の含有する水素濃度が２．０×１０22（ａｔｏｍｓ／ｃｍ3）の場合、適切なｘの値と膜厚の範囲は減少してしまうが、ＳｉＮxの膜厚が５ｎｍ以上でＳｉＮxのｘの値が０．２以上の領域を含むことから、ＳｉＮxで構成される電流制御層３３に含有する水素の濃度は２．０×１０22（ａｔｏｍｓ／ｃｍ3）以下と判断できる。
【０１５５】
上述のように、本実施の形態では、不揮発性記憶素子の電流制御素子２として最適な電流制御層３３の範囲を示した。その結果、電流制御層３３に含有する水素の濃度Ｄは、０．７５×１０22（ａｔｏｍｓ／ｃｍ3）≦Ｄ≦２．０×１０22（ａｔｏｍｓ／ｃｍ3）の範囲であることが望ましい。
【０１５６】
上述で限定した水素濃度の範囲において、式（７）の定数Ｃと水素の濃度Ｄとの関係式を図２７の結果をもとに最小二乗法を用いて求めると、
Ｃ＝５．２３×１０-4×D0-5.26・・・・（１４）
ただし、D＝Ｄ0×１０22ａｔｏｍｓ／ｃｍ3
の関係が得られる。
【０１５７】
なお、弗素についても、水素と化学的性質が類似していることから、式（７）の定数Ｃと弗素の濃度Ｄとの間に、上記式（１４）と同一または類似した関係式が成立すると考えられる。よって、水素および弗素のいずれについても、少なくとも、その濃度Ｄ（＝Ｄ0×１０22ａｔｏｍｓ／ｃｍ3）と式（７）の定数Ｃとの間に、以下の関係式が成立すると考えられる。
【０１５８】
Ｃ＝ｋ１×D0k2 ・・・・（１４−１）
【０１５９】
ただし、ｋ１およびｋ２は、電流制御層３３に含有されているものが水素か弗素か応じて定まる定数であり、電流制御層３３に含有されているものが水素である場合には、上記式（１４）に示されるように、ｋ１＝５．２３×１０-4、ｋ２＝−５．２６である。
【０１６０】
更に、トンネル効果の影響を排除するため、ＳｉＮxの膜厚が５ｎｍ以上という制約を加えることにより、電流制御素子２の特性を安定化させた記憶素子および記憶装置の提供が可能となる。
【０１６１】
従来の電流制御素子は、所望の電流−電圧特性を得るため、ＳｉＮxで構成される電流制御層のｘの値と膜厚とを適切な範囲に制御してきた。発明者らは、ＳｉＮxで構成される電流制御層３３に水素または弗素を含有することにより、電流制御素子２の電流−電圧特性が変化する特性を見出した。この特性を利用した電流制御素子２を不揮発性記憶素子および記憶装置へ適用する事により、例えば、ＳｉＮxで構成される電流制御層３３のｘの値や膜厚を製造工程内で測定し、製造工程で生じたｘの値や膜厚のばらつきに応じ、適切な水素を添加させることにより、電流制御素子２の電流−電圧特性を均一化でき、電流制御素子２を安定に提供することが可能となる。
【０１６２】
図３１は、本実施の形態における電流制御素子２のオン／オフ特性を示す図である。縦軸は、電流制御素子２に２Ｖを印加した時に流れる電流（つまり、Ｏｎ電流）と電流制御素子２に０．５Ｖを印加した時に流れる電流（つまり、Ｏｆｆ電流）との比を示し、横軸は、電流制御層３３に含有される水素の濃度である。ここでは、３種類の電流制御素子２（水素が０．７５×１０22（ａｔｏｍｓ／ｃｍ3）の濃度で含有しているＳｉＮxで構成される電流制御層をもつ電流制御素子、水素が１．０×１０22（ａｔｏｍｓ／ｃｍ3）の濃度で含有しているＳｉＮxで構成される電流制御層をもつ電流制御素子、水素が２．０×１０22（ａｔｏｍｓ／ｃｍ3）の濃度で含有しているＳｉＮxで構成される電流制御層をもつ電流制御素子）の実験結果がプロットされている。
【０１６３】
この図３１の実験データから分かるように、水素濃度Ｄとして、０．７５×１０22（ａｔｏｍｓ／ｃｍ3）≦Ｄ≦２．０×１０22（ａｔｏｍｓ／ｃｍ3）を満たす、いずれの電流制御素子２であっても、きわめて高いオン／オフ特性を示し、かつ、水素濃度が高いほど、より高いオン／オフ特性を示す。よって、本実施の形態における電流制御素子２は、極性の異なる電気パルスが印加される場合でも書き込みディスターブの発生を防止することが可能である。
【０１６４】
図３２は、本実施の形態における電流制御素子２の破壊電流密度（Ａ／ｃｍ2）とＳｉＮｘで構成される電流制御層３３の膜厚（ｎｍ）との関係を示す図である。ここで、破壊電流密度とは、電流制御素子２に印加する電流を増加していった場合に、電流制御素子２を破壊させてしまう電流の電流密度をいう。この図３２の実験データから分かるように、ＳｉＮｘで構成される電流制御層３３の膜厚が薄いほど、電流制御素子２の破壊に至る電流密度が著しく増加し、破壊耐性が大幅に向上する。これは、ＳｉＮｘで構成される電流制御層３３の膜厚が薄い場合、電流制御層３３内で発生したジュール熱が第１の電極３２および第２の電極３１へと拡散し易く、電流制御層３３内の熱の蓄積が低減されるためである。
【０１６５】
発明者らは、ＳｉＮｘで構成される電流制御層３３に水素を添加することにより不揮発性記憶素子の電流制御素子２としての最適な範囲が変化することを既に述べた。例えば、水素を含有していないＳｉＮｘで構成される電流制御層３３の場合は、図１９で示す最適な範囲となるが、水素が０．７５×１０２２（ａｔｏｍ／ｃｍ３）の濃度で添加されたＳｉＮｘで構成される電流制御層３３の場合は、図２８で示す最適な範囲へと変化する。同様に、水素が１．０×１０２２（ａｔｏｍ／ｃｍ３）の濃度で添加された場合は、図２９で示す最適な範囲となる。さらに、水素が２．０×１０２２（ａｔｏｍ／ｃｍ３）の濃度で添加された場合は、図３０で示す最適な範囲へとそれぞれ変化する。いずれの水素濃度の場合においても、水素を添加したＳｉＮｘで構成される電流制御層３３の最適な範囲は、水素を添加しない場合に比べてＳｉＮｘ膜厚を薄くできることがわかった。従って、ＳｉＮｘで構成される電流制御層３３に水素を添加することにより、ＳｉＮｘで構成される電流制御層３３の最適範囲を薄膜化することができる。これにより、破壊に至る電流密度が増加し、破壊耐性を大幅に向上することができる。
【０１６６】
次に、本発明に係る記憶素子および記憶装置について説明する。図３３（ａ）は、本発明の実施の形態に係る記憶素子３を備える記憶装置２１の構成を模式的に示すブロック図である。尚、図３３（ａ）では、本発明を説明するために必要となる構成要素のみを図示し、その他の構成要素は図示を省略している。
【０１６７】
図３３（ａ）に示すように、本実施の形態に係る記憶装置２１は、いわゆるクロスポイント型の記憶装置である。この記憶装置２１は、記憶素子アレイ２０と、記憶素子アレイ２０を駆動するための周辺回路（例えば、ビット線デコーダ４、読み出し回路５、ワード線デコーダ６、７）とを備えている。
【０１６８】
ここで、実際の記憶素子アレイは、通常、複数のビット線と複数のワード線とを有しているが、本明細書では、図３３（ａ）に示すように、記憶素子アレイの構成を容易に理解可能とするため、４本のビット線ＢＬ０〜ＢＬ３と４本のワード線ＷＬ０〜ＷＬ３とを備える記憶素子アレイ２０を例示する。
【０１６９】
本実施の形態に係る記憶素子アレイ２０では、４本のビット線ＢＬ０〜ＢＬ３と、４本のワード線ＷＬ０〜ＷＬ３とが、互いに直角に立体交差するように配設されている。そして、これらの４本のビット線ＢＬ０〜ＢＬ３と４本のワード線ＷＬ０〜ＷＬ３との立体交差部１１の各々には、記憶素子（いわゆる、メモリセル）３が配設されている。換言すれば、本実施の形態に係る記憶素子アレイ２０では、記憶素子３が４行４列のマトリクス状に配設されている。ここで、記憶素子３の各々は、図３３（ｂ）の等価回路に示されるように、抵抗変化素子１と、この抵抗変化素子１に対して直列に接続された電流制御素子２との直列回路により構成されている。そして、この直列回路の一端および他端が、各々、その立体交差部１１に対応するビット線ＢＬｎ（ＢＬ０〜ＢＬ３）およびワード線ＷＬｎ（ＷＬ０〜ＷＬ３）に接続されている。
【０１７０】
そして、図３３（ａ）に示すように、４本のビット線ＢＬ０〜ＢＬ３の一端が、ビット線デコーダ４に接続されている。また、ビット線ＢＬ０〜ＢＬ３の他端が、読み出し回路５に接続されている。一方、４本のワード線ＷＬ０〜ＷＬ３の両端が、ワード線デコーダ６、７に接続されている。
【０１７１】
かかる記憶装置２１では、ビット線デコーダ４が、制御器（図示せず）からの指令に応じて、ビット線ＢＬ０〜ＢＬ３の中から少なくも一つを選択する。また、ワード線デコーダ６、７は、制御器からの指令に応じて、ワード線ＷＬ０〜ＷＬ３の中から少なくとも一つを選択する。そして、ビット線デコーダ４とワード線デコーダ６、７とは、制御器からの指令がデータの書き込み（以下、単に「書き込み」という）であるか、或いは、データの読み出し（以下、単に「読み出し」という）であるかに応じて、ビット線ＢＬ０〜ＢＬ３における選択されたビット線とワード線ＷＬ０〜ＷＬ３における選択されたワード線との間に、その電圧が所定の書き込み電圧Ｖｗである電気パルス（正確には、電圧パルス）、または、その電圧が所定の読み出し電圧Ｖｒである電気パルス（正確には、電圧パルス）が印加される。一方、読み出し時、読み出し回路５は、ビット線ＢＬ０〜ＢＬ３における選択されたビット線に流れる電流値を検出して、選択された記憶素子（選択記憶素子３ａ）に記憶されたデータを読み出し、これを制御器に向けて出力する。ここで、図３３（ａ）に示すビット線デコーダ４、読み出し回路５、ワード線デコーダ６、７等の周辺回路は、例えば、ＭＯＳＦＥＴにより構成される。また、記憶装置２１は、通常、半導体の製造プロセスにより作製される。
【０１７２】
尚、本実施の形態では、電流制御素子２を構成する第１の電極３２および第２の電極３１（図２参照）は、各々、抵抗変化素子１の一方の電極（図示せず）およびワード線ＷＬ０〜ＷＬ３の何れかに接続されている。一方、抵抗変化素子１の他方の電極（図示せず）は、ビット線ＢＬ０〜ＢＬ３の何れかに接続されている。しかし、本発明に係る記憶素子は、このような形態に限定されることはなく、例えば、電流制御素子２の第１の電極３２（または、第２の電極３１）を抵抗変化素子１の一方の電極と共用とする構成としてもよい。
【０１７３】
次に、本実施の形態に係る記憶装置２１のより具体的な動作について、図面を参照しながら詳細に説明する。
【０１７４】
図３４は、本発明の実施の形態に係る電流制御素子２の電圧−電流特性を模式的に示す特性図である。尚、図３４において、Ｖｗは書き込み電圧を示しており、Ｖｒは読み出し電圧を示している。
【０１７５】
図３４に示す電流制御素子２の電圧−電流特性において、書き込み電圧Ｖｗは、その絶対値が臨界電圧（範囲Ａの下限電圧および範囲Ｂの上限電圧）の絶対値以上であって、抵抗変化素子１の状態を低抵抗状態と高抵抗状態との間で遷移させるために十分な電圧でありかつ抵抗変化素子１を破壊しない絶対値を有する電圧に設定される。本実施の形態では、書き込み電圧Ｖｗは、範囲Ａの上限電圧および範囲Ｂの下限電圧とされている。ここで、抵抗変化素子１の状態は、例えば、正の電気パルスを印加すると低抵抗状態から高抵抗状態に遷移し、負の電気パルスを印加すると高抵抗状態から低抵抗状態に遷移する。
【０１７６】
一方、図３４に示す電流制御素子２の電圧−電流特性において、読み出し電圧Ｖｒは、その絶対値が臨界電圧の絶対値以上であって、抵抗変化素子１の状態を低抵抗状態と高抵抗状態との間で遷移させない絶対値を有する電圧に設定される。具体的には、本実施の形態では、読み出し電圧Ｖｒは、図３４に示す範囲Ａおよび範囲Ｂに含まれる所定の電圧に設定される。
【０１７７】
さて、図３３（ａ）に示す記憶装置２１は、図示されない制御器によりその動作が制御される。即ち、この制御器から書き込み指令が記憶装置２１に入力されると、ビット線デコーダ４は、書き込み指令により指定されたアドレスのビット線ＢＬ０〜ＢＬ３の何れかを選択する。一方、ワード線デコーダ６、７は、書き込み指令により指定されたアドレスのワード線ＷＬ０〜ＷＬ３の何れかを選択する。これにより、書き込むべき記憶素子３が選択される。そして、ビット線デコーダ４とワード線デコーダ６、７とは、協働して、選択されたビット線ＢＬ０〜ＢＬ３の何れかとワード線ＷＬ０〜ＷＬ３の何れかとの間に、書き込み指令により指定されたデータ（ここでは“１”または“０”）に対応する書き込み電圧Ｖｗの電気パルスを印加する。これにより、書き込み指令により指定されたアドレスの記憶素子３に、指定されたデータが書き込まれる。尚、書き込み電圧Ｖｗの具体的な印加動作については、後に詳細に説明する。
【０１７８】
一方、上述の制御器から読み出し指令が記憶装置２１に入力されると、ビット線デコーダ４は、読み出し指令により指定されたアドレスのビット線ＢＬ０〜ＢＬ３の何れかを選択する。一方、ワード線デコーダ６、７は、読み出し指令により指定されたアドレスのワード線ＷＬ０〜ＷＬ３の何れかを選択する。これにより、読み出すべき記憶素子３が選択される。そして、ビット線デコーダ４とワード線デコーダ６、７とは、協働して、選択されたビット線ＢＬ０〜ＢＬ３の何れかとワード線ＷＬ０〜ＷＬ３の何れかとの間に、所定の読み出し電圧Ｖｒの電気パルスを印加する。すると、読み出し回路５は、選択されたビット線ＢＬ０〜ＢＬ３の何れかに流れる電流を検出して、その検出した電流に基づき、選択された記憶素子３に記憶されているデータの値が“１”であるか“０”であるかを検知する。そして、読み出し回路５は、この検知した“１”または“０”の値を読み出しデータとして制御器に向け出力する。尚、読み出し電圧Ｖｒの具体的な印加動作については、後に説明する。
【０１７９】
以下、書き込み電圧Ｖｗの具体的な印加動作、および、読み出し電圧Ｖｒの印加動作について、図面を参照しながら説明する。
【０１８０】
図３５は、本発明の実施の形態に係る書き込み電圧の具体的な印加動作を示す模式図である。尚、以下の説明では、ビット線ＢＬ１とワード線ＷＬ１との立体交差部１１に位置する記憶素子３が選択され、この選択された記憶素子３（以下、「選択素子」という。この選択素子は、図２２（ａ）に示す一つの記憶素子３に相当する）にデータを書き込む場合の動作を例に挙げて説明する。
【０１８１】
図３５において、縦線は、左から順に、ビット線ＢＬ０、ＢＬ１、ＢＬ２、ＢＬ３を表している。そして、それらのビット線の上端には、各ビット線に印加される電圧値が記載されている。一方、横線は、上から順に、ワード線ＷＬ０、ＷＬ１、ＷＬ２、ＷＬ３を表している。そして、それらのワード線の左端には、各ワード線に印加される電圧値が記載されている。
【０１８２】
さて、図３５では、この４行４列の記憶素子アレイ２０を構成する、ビット線ＢＬ０〜ＢＬ３とワード線ＷＬ０〜ＷＬ３との各立体交差部１１に位置する各記憶素子３の両端における電圧差の絶対値が、縦線および横線の各交点に図形により示されている。従って、これを見れば、選択素子（ビット線ＢＬ１とワード線ＷＬ１との立体交差部１１に位置する記憶素子３）以外の記憶素子３の両端における電位差の絶対値は全てＶｗ／２または０となっており、よって、選択素子へのデータの書き込み時に選択素子以外へのデータの書き込みは行われないことが分かる。
【０１８３】
具体的には、本実施の形態では、ビット線デコーダ４が、選択素子に接続するビット線ＢＬ１に書き込み電圧Ｖｗを印加する。また、ワード線デコーダ７が、選択素子に接続するワード線ＷＬ１に電圧０を印加する。これにより、選択素子である記憶素子３の電流制御素子２が導通状態となる。すると、抵抗変化素子１にはその抵抗状態の遷移に十分な電流が流れ、その結果、抵抗変化素子１の抵抗値が高抵抗状態或いは低抵抗状態に遷移する。
【０１８４】
一方、ビット線ＢＬ１は共通するが、ワード線ＷＬ１は共通しない列方向の他の記憶素子３（即ち、ビット線ＢＬ１と、ワード線ＷＬ０、ＷＬ２、ＷＬ３との各立体交差部１１に位置する記憶素子３）は、ビット線およびワード線の内、ビット線のみが選択された形態となることから、半選択素子（ＢＬ選択）と呼ばれる。そして、これらの半選択素子（ＢＬ選択）に接続するビット線ＢＬ１にはビット線デコーダ４により選択素子と同様に書き込み電圧Ｖｗが印加されるが、ワード線群（ワード線ＷＬ０、ＷＬ２、ＷＬ３）にはワード線デコーダ６、７がＶｗ／２の電圧を印加する。これにより、半選択素子（ＢＬ選択）の両端における電位差をＶｗ／２とする。
【０１８５】
また、ワード線ＷＬ１は共通するが、ビット線ＢＬ１は共通しない行方向の他の記憶素子３（即ち、ワード線ＷＬ１とビット線ＢＬ０、ＢＬ２、ＢＬ３との立体交差部１１に位置する記憶素子３）は、ビット線およびワード線の内、ワード線のみが選択された形態となるので、半選択素子（ＷＬ選択）と呼ばれる。そして、これらの半選択素子（ＷＬ選択）に接続するワード線ＷＬ１にはワード線デコーダ７により選択素子と同様に電圧０が印加されるが、ビット線群（ビット線ＢＬ０、ＢＬ２、ＢＬ３）にはビット線デコーダ４がＶｗ／２の電圧を印加する。これにより、半選択素子（ＷＬ選択）の両端における電位差をＶｗ／２とする。
【０１８６】
本実施の形態では、半選択素子の両端に印加されるＶｗ／２の電位差では、電流制御素子２が遮断状態（電流制御素子２に流れる電流が非常に小さい状態）となるよう設計される。そのため、半選択素子の抵抗変化素子１には電流が殆ど流れない。従って、半選択素子の抵抗変化素子１へのデータの書き込みは行われない。逆に言えば、本実施の形態では、半選択素子の両端に印加されるＶｗ／２の電位差では抵抗変化素子１に非常に小さい電流しか流れないように書き込み電圧Ｖｗが設定されており、これにより、半選択素子におけるデータの書き込みが防止される。
【０１８７】
また、非選択素子（即ち、ビット線ＢＬ０、ＢＬ２、ＢＬ３とワード線ＷＬ０、ＷＬ２、ＷＬ３との立体交差部１１に位置する記憶素子３）の各々には、その両端にＶｗ／２の電圧が印加されるので、記憶素子３の両端に電位差は生じない。従って、これらの非選択素子では、抵抗変化素子１へのデータの書き込みは行われない。これにより、半選択素子および非選択素子においてはデータの書き込みが行われず、選択素子のみにデータの書き込みを行うことが可能になる。即ち、書き込みディスターブを防止することが可能になる。
【０１８８】
尚、データの読み出し動作の際、選択素子のビット線ＢＬ１には読み出し電圧Ｖｒが、ワード線ＷＬ１には電圧０が、各々印加される。また、この際、非選択素子には、データの書き込み動作の場合と同様にして、Ｖｒ／２の電圧が印加される。つまり、図３４における書き込み電圧Ｖｗを読み出し電圧Ｖｒに置き換える。これにより、選択された記憶素子３からデータが読み出される。
【０１８９】
以上、本発明によれば、記憶素子３へのデータの書き込みの際、データを書き込むべき抵抗変化素子には大きな絶対値の電圧が印加され、それ以外の抵抗変化素子には小さな絶対値の電圧が印加されるよう電気パルスの電圧を設定すると、データを書き込むべき抵抗変化素子には大電流が流れ、それ以外の抵抗変化素子には電流が流れないようになる。従って、金属酸化物材料を用いて抵抗変化素子を構成する場合でも、選択された記憶素子にはデータが確実に書き込まれ、それ以外の記憶素子にはデータは書き込まれない。
【０１９０】
しかも、本発明に係る電流制御素子２は、極性が正および負の何れの印加電圧に対してもＭＩＭダイオードやバリスタ等の電気抵抗特性と同様の電気抵抗特性を示すので、異なる極性の書き込み電気パルスを用いても、迂回電流が確実に抑制される。これにより、記憶装置２１における書き込みディスターブの発生が確実に防止される。
【０１９１】
更には、本発明によれば、電流制御素子２を半導体の製造プロセスおよびその製造設備を用いて製造することができるので、電流制御素子２を微細化することが容易になると共に、高品質の電流制御素子２を製造することが可能になる。これにより、極性の異なる電気パルスを印加してデータを書き込む記憶素子およびそれをマトリクス状に配設してなる記憶装置２１の小型化および高品質化が実現される。
【０１９２】
以上、本発明に係る電流制御素子、記憶素子および記憶装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。たとえば、実施の形態に対して当業者が思いつく各種変形を施して得られる形態も本発明に含まれる。
【０１９３】
また、本発明は、電流制御素子２、記憶素子３および記憶装置２１として実現できるだけでなく、それら電流制御素子２、記憶素子３および記憶装置２１の製造方法として実現することもできる。
【０１９４】
以下、図３６〜図３８を用いて本発明に係る電流制御素子２の製造方法について説明する。
【０１９５】
図３６は、本発明に係る電流制御素子２の製造方法の全体工程を示すフローチャートである。この製造方法は、第１の電極３２と、第２の電極３１と、第１の電極３２および第２の電極３１間に挟まれたＳｉＮxにより構成される電流制御層３３とを備え（図２参照）、極性が正および負の電気パルスの印加時に流れる電流を抑制する電流制御素子２の製造方法であって、電流制御層３３の膜厚ｄ（ｎｍ）、窒素組成比ｘおよび水素または弗素濃度Ｄ（＝Ｄ0×１０22ａｔｏｍｓ／ｃｍ3）を決定する設計ステップＳ１０と、その設計ステップＳ１０で決定された膜厚ｄおよび窒素組成比ｘに従って電流制御素子２を製造する製造ステップＳ２０とを含む。
【０１９６】
図３７は、図３６における設計ステップＳ１０の詳細な工程を示すフローチャートである。設計ステップＳ１０では、まず、電流制御素子２に流すべき電流の最低の電流密度Ｊmin（Ａ／ｃｍ2）、電流制御素子２が遮断状態にあるときに電流制御素子２に流れる電流として許容できる最大の電流密度Ｊoff（Ａ／ｃｍ2）、および、電流制御素子２の両端にかけ得る電圧（つまり、第１の電極３２と第２の電極３１との間に印加し得る電圧）の最大値Ｖ0（ボルト）を要求仕様として取得または決定し（取得ステップＳ１１）、次に、取得または決定した電流密度Ｊmin、電流密度Ｊoff、および、電圧の最大値Ｖ0を用いて、下記の式（１５）および式（１６）を満足する範囲にある膜厚ｄおよび窒素組成比ｘを決定する（決定ステップＳ１２）。
【０１９７】
(ln(Ｊmin(Ｃexp(αｄ)exp(βｘ))-1)/γ)2≦Ｖ0 ・・（１５）
(ln(Ｊoff(Ｃexp(αｄ)exp(βｘ))-1)/γ) 2
−(ln(Ｊmin(Ｃexp(αｄ)exp(βｘ))-1)/γ)2/２≧０ ・・（１６）
但し、
Ｃ＝ｋ１×D0k2、α＝−６．２５×１０-1、β＝−１１．７、γ＝９．７６
【０１９８】
ここで、ｋ１およびｋ２は、電流制御層３３に含有されているものが水素か弗素か応じて定まる定数であり、電流制御層３３に含有されているものが水素である場合には、上記式（１４）に示されるように、ｋ１＝５．２３×１０-4、ｋ２＝−５．２６である。
【０１９９】
なお、決定ステップＳ１２では、例えば、膜厚ｄとして、５ｎｍ以上、かつ、窒素組成比ｘとして、０＜ｘ≦０．８５、水素濃度Ｄとして、０．７５×１０22（ａｔｏｍｓ／ｃｍ3）≦Ｄ≦２．０×１０22（ａｔｏｍｓ／ｃｍ3）を満足する膜厚ｄ、窒素組成比ｘおよび水素濃度Ｄを決定する。
【０２００】
図３８は、図３６における製造ステップＳ２０の詳細な工程を示すフローチャートである。製造ステップＳ２０では、まず、基板３０上に、窒化タンタルあるいはα−タングステンを含む第１の電極３２を形成し（Ｓ２１）、次に、形成した第１の電極３２上に、設計ステップＳ１０で決定された膜厚ｄおよび窒素組成比ｘをもつＳｉＮx膜（電流制御層３３）を形成し（Ｓ２２）、プラズマで励起された水素または弗素を前記ＳｉＮx膜へ照射し（Ｓ２３）、形成したＳｉＮx膜（電流制御層３３）上に、窒化タンタルあるいはα−タングステンを含む第２の電極３１を形成する（Ｓ２４）。なお、各ステップＳ２１〜Ｓ２４の詳細（温度、圧力等の製造条件）は、既に、「電流制御素子の製造方法」として説明した通りである。
【０２０１】
このように、本発明に係る電流制御素子２の製造方法によれば、設計ステップＳ１０において、電流制御素子２に流すべき最低の電流密度を保証し（式（１５）参照）、かつ、遮断状態における電流密度が許容される値より小さくなること保証する（式（１６）参照）ための、電流制御層３３の膜厚ｄおよび窒素組成比ｘを決定しておき、製造ステップＳ２０において、決定された膜厚ｄおよび窒素組成比ｘに従って電流制御素子２を製造する。よって、このようにして製造された電流制御素子２と抵抗変化素子１とを接続したメモリセルでは、書き込み対象として選択されたときにデータが確実に書き込まれ、選択されないときにはデータが書き込まれないことが保証され、極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、かつ、抵抗変化素子１に大電流を流すことが可能で、データを問題無く書き込むことができる記憶素子３および記憶装置２１が実現される。
【産業上の利用可能性】
【０２０２】
本発明に係る電流制御素子、および本発明に係る電流制御素子と抵抗変化素子とを用いた記憶素子は、極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、かつ抵抗変化素子に大電流を流すことが可能で、書き込みディスターブが発生することなくデータを問題無く書き込み可能な電流制御素子として、特に、携帯情報機器や情報家電等の電子機器の不揮発性のメモリセルを構成する電流制御素子として、産業上の利用可能性を十分に有している。
【符号の説明】
【０２０３】
１    抵抗変化素子
２    電流制御素子
３    記憶素子
３ａ    記憶素子（選択記憶素子）
４    ビット線デコーダ
５    読み出し回路
６、７    ワード線デコーダ
１１    立体交差部
２０    記憶素子アレイ
２１    記憶装置
３０    基板
３１    第２の電極
３２    第１の電極
３３    電流制御層
ＢＬ０〜ＢＬ３    ビット線
ＷＬ０〜ＷＬ３    ワード線
【図１】
2011114666.tif 000003
【図２】
2011114666.tif 000004
【図３】
2011114666.tif 000005
【図４】
2011114666.tif 000006
【図５】
2011114666.tif 000007
【図６】
2011114666.tif 000008
【図７】
2011114666.tif 000009
【図８】
2011114666.tif 000010
【図９】
2011114666.tif 000011
【図１０】
2011114666.tif 000012
【図１１】
2011114666.tif 000013
【図１２】
2011114666.tif 000014
【図１３】
2011114666.tif 000015
【図１４】
2011114666.tif 000016
【図１５】
2011114666.tif 000017
【図１６】
2011114666.tif 000018
【図１７】
2011114666.tif 000019
【図１８】
2011114666.tif 000020
【図１９】
2011114666.tif 000021
【図２０】
2011114666.tif 000022
【図２１】
2011114666.tif 000023
【図２２】
2011114666.tif 000024
【図２３】
2011114666.tif 000025
【図２４】
2011114666.tif 000026
【図２５】
2011114666.tif 000027
【図２６】
2011114666.tif 000028
【図２７】
2011114666.tif 000029
【図２８】
2011114666.tif 000030
【図２９】
2011114666.tif 000031
【図３０】
2011114666.tif 000032
【図３１】
2011114666.tif 000033
【図３２】
2011114666.tif 000034
【図３３】
2011114666.tif 000035
【図３４】
2011114666.tif 000036
【図３５】
2011114666.tif 000037
【図３６】
2011114666.tif 000038
【図３７】
2011114666.tif 000039
【図３８】
2011114666.tif 000040
【図３９】
2011114666.tif 000041
【手続補正書】
【提出日】平成23年8月2日(2011.8.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子であって、
第１の電極と、第２の電極と、前記第１の電極および前記第２の電極間に挟まれた電流制御層とを備え、
前記電流制御層は、
ＳｉＮx（０＜ｘ≦０．８５）により構成され、
水素を含有し、
前記水素の濃度をＤ（＝Ｄ0×１０22ａｔｏｍｓ／ｃｍ3）、前記電流制御層の膜厚をｄ（ｎｍ）、前記第１の電極と前記第２の電極との間に印加し得る電圧の最大値をＶ0（Ｖ）としたとき、ｘとＤとｄとＶ0とが下式（１）、（２）を満足する
電流制御素子。
(ln(１００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2≦Ｖ0              ・・・・（１）
(ln(１０００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2
−(ln(１００００(Ｃexp(αｄ)exp(βｘ))-1)/γ)2/２≧０        ・・・・（２）
但し、Ｃ＝ｋ１×D0k2、α＝−６．２５×１０-1、β＝−１１．７、γ＝９．７６、ｋ１＝５．２３×１０-4、ｋ２＝−５．２６
【請求項２】
前記水素の濃度Ｄは、０．７５×１０22（ａｔｏｍｓ／ｃｍ3）≦Ｄ≦２．０×１０22（ａｔｏｍｓ／ｃｍ3）を満たす
請求項１に記載の電流制御素子。
【請求項３】
前記膜厚ｄは、５ｎｍ以上である
請求項１または２に記載の電流制御素子。
【請求項４】
前記膜厚ｄは、５ｎｍ以上、かつ、３０ｎｍ以下である
請求項３に記載の電流制御素子。
【請求項５】
前記第１の電極と前記第２の電極との間に印加し得る電圧の最大値Ｖ0は、５Ｖ以下である
請求項１から４のいずれか１項に記載の電流制御素子。
【請求項６】
極性が正または負の電気パルスが印加されることによりその電気抵抗値が変化する不揮発性の抵抗変化素子と、
前記抵抗変化素子と直列に接続され、前記抵抗変化素子に前記電気パルスを印加した時に流れる電流を制御する請求項１から５のいずれか１項に記載の電流制御素子と
を備える記憶素子。
【請求項７】
複数のビット線と、
前記複数のビット線に各々と立体交差する複数のワード線と、
複数の請求項６に記載の記憶素子とを備え、
前記複数の記憶素子は、前記ビット線と前記ワード線とが立体交差する各々の交点に配設され、該各々の交点において、前記記憶素子の一端がその対応する前記ビット線に、前記記憶素子の他端がその対応する前記ワード線に、各々接続されている
記憶装置。
【請求項８】
第１の電極と、第２の電極と、前記第１の電極および前記第２の電極間に挟まれたＳｉＮxにより構成される電流制御層とを備え、極性が正および負の電気パルスが印加された時に流れる電流を制御する電流制御素子の製造方法であって、
前記電流制御層の膜厚ｄ（ｎｍ）、前記窒素組成比ｘ、および、前記電流制御層に含有される水素の濃度Ｄ（＝Ｄ0×１０22ａｔｏｍｓ／ｃｍ3）を決定する設計ステップと、
前記設計ステップで決定された膜厚ｄ、窒素組成比ｘ、および水素の濃度Ｄに従って前記電流制御素子を製造する製造ステップとを含み、
前記設計ステップは、
前記電流制御素子に流すべき電流の最低の電流密度Ｊmin（Ａ／ｃｍ2）、前記電流制御素子が遮断状態にあるときに前記電流制御素子に流れる電流として許容できる最大の電流密度Ｊoff（Ａ／ｃｍ2）、および、前記第１の電極と前記第２の電極との間に印加し得る電圧の最大値Ｖ0（Ｖ）を取得する取得ステップと、
前記取得ステップで取得された前記電流密度Ｊmin、前記電流密度Ｊoff、および、前記電圧の最大値Ｖ0を用いて、下記の式（３）および式（４）を満足する範囲にある膜厚ｄ、窒素組成比ｘ、および水素の濃度Ｄ(＝Ｄ0×１０22)を決定する決定ステップとを含む
電流制御素子の製造方法。
(ln(Ｊmin(Ｃexp(αｄ)exp(βｘ))-1)/γ)2≦Ｖ0              ・・・・（３）
(ln(Ｊoff(Ｃexp(αｄ)exp(βｘ))-1)/γ)2
−(ln(Ｊmin(Ｃexp(αｄ)exp(βｘ))-1)/γ)2/２≧０        ・・・・（４）
但し、
Ｃ＝ｋ１×D0k2、α＝−６．２５×１０-1、β＝−１１．７、γ＝９．７６、ｋ１＝５．２３×１０-4、ｋ２＝−５．２６
【国際調査報告】
2011114666.tif 000042
2011114666.tif 000043
2011114666.tif 000044
2011114666.tif 000045