(57)【要約】  電圧値の絶対値が等しい正負のアナログ電源電圧を生成することのできる電源回路を低コストで提供することを目的とする。  電源回路（２１０）は、ＤＣＤＣコンバータ回路（２１２）とチャージポンプ回路（２１４）とによって構成される。チャージポンプ回路（２１４）には、制御用スイッチ（Ｓ１）がオフ状態のときに電流を流すダイオード（Ｄ３）と制御用スイッチ（Ｓ１）がオン状態のときに電流を流すダイオード（Ｄ４）とが設けられる。ＤＣＤＣコンバータ回路（２１２）には、制御用スイッチ（Ｓ１）がオフ状態のときに電流を流す２つのダイオード（Ｄ１，Ｄ２）が設けられる。ここで、ダイオード（Ｄ１，Ｄ２）からなる整流部における順方向降下電圧がダイオード（Ｄ３）の順方向降下電圧とダイオード（Ｄ４）の順方向降下電圧との和に等しくなるように、当該整流部が構成されている。
2011065051.tif 000002
【特許請求の範囲】
【請求項１】
電源回路であって、
電源電圧に一端が接続されたインダクタと、前記インダクタの他端の電圧を変動させるために外部から与えられる制御信号に基づきオン／オフ状態が切り替えられるスイッチ素子と、一端が接地された第１のキャパシタと、前記インダクタの他端側から前記第１のキャパシタの他端側へのみ電流を流す整流部とを含み、前記第１のキャパシタの他端の電圧を第１電圧として出力する直流電圧変換回路と、
前記インダクタの他端に一端が接続された第２のキャパシタと、一端が接地された第３のキャパシタと、アノードが前記第２のキャパシタの他端に接続されカソードが接地された第３の整流素子と、アノードが前記第３のキャパシタの他端に接続されカソードが前記第２のキャパシタの他端に接続された第４の整流素子とを含み、前記第３のキャパシタの他端の電圧を第２電圧として出力するチャージポンプ回路と
を備え、
前記整流部における順方向降下電圧が前記第３の整流素子の順方向降下電圧と前記第４の整流素子の順方向降下電圧との和に等しいことを特徴とする、電源回路。
【請求項２】
前記整流部は、アノードが前記インダクタの他端に接続された第１の整流素子と、アノードが前記第１の整流素子のカソードに接続されカソードが前記第１のキャパシタの他端に接続された第２の整流素子とからなることを特徴とする、請求項１に記載の電源回路。
【請求項３】
前記整流部は、前記第１の整流素子としてのダイオードと前記第２の整流素子としてのダイオードとを含むダイオードモジュールで構成されていること特徴とする、請求項２に記載の電源回路。
【請求項４】
前記第１の整流素子の順方向降下電圧と前記第２の整流素子の順方向降下電圧と前記第３の整流素子の順方向降下電圧と前記第４の整流素子の順方向降下電圧とが等しいことを特徴とする、請求項２に記載の電源回路。
【請求項５】
前記第３の整流素子および前記第４の整流素子はショットキーダイオードであって、
前記整流部は、前記ショットキーダイオードよりも順方向降下電圧の大きい１個のダイオードで構成されていることを特徴とする、請求項１に記載の電源回路。
【請求項６】
画像を表示する表示部と、前記表示部に配設された複数の映像信号線と、各映像信号線に映像信号として正の電圧と負の電圧とを交互に印加することによって前記複数の映像信号線を駆動する映像信号線駆動回路を含む１つの集積回路チップで構成された駆動部とを備えた液晶表示装置であって、
前記駆動部には、請求項１に記載の電源回路が含まれ、
前記映像信号線駆動回路は、前記正の電圧を前記第１電圧から生成し、前記負の電圧を前記第２電圧から生成することを特徴とする、液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関し、詳しくは、１チップ化されたソースドライバを備える液晶表示装置に好適な電源回路に関する。
【背景技術】
【０００２】
一般に、アクティブマトリクス型の液晶表示装置は、液晶層を挟持する２枚の基板からなる液晶パネルを備えており、当該２枚の基板のうち一方の基板には、複数本のゲートバスライン（走査信号線）と複数本のソースバスライン（映像信号線）とが格子状に配置され、それら複数本のゲートバスラインと複数本のソースバスラインとの交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部が設けられている。各画素形成部は、対応する交差点を通過するゲートバスラインにゲート端子が接続されるとともに当該交差点を通過するソースバスラインにソース端子が接続されたスイッチング素子である薄膜トランジスタ（ＴＦＴ）や、画素値を保持するための画素容量などを含んでいる。また、上記２枚の基板のうち他方の基板には、上記複数の画素形成部に共通的に設けられた対向電極である共通電極が設けられている。アクティブマトリクス型の液晶表示装置には、さらに、上記複数本のゲートバスラインを駆動するゲートドライバ（走査信号線駆動回路）と上記複数本のソースバスラインを駆動するソースドライバ（映像信号線駆動回路）とが設けられている。【０００３】
ところで、一般に、ソースドライバはＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップの形態で表示部の周縁部に設けられている。また、従来においては、ソースドライバとして充分な駆動能力が確保されるよう、液晶表示装置には複数個のソースドライバ（ＩＣチップ）が設けられていた（複数個のＩＣチップを備えた構成は「マルチチップ構成」と呼ばれている）。ところが、近年、液晶表示装置の小型化を図るため、ソースドライバの１チップ化が進められている。また、ソースドライバだけでなく電源回路やタイミングコントローラなどが１つのＩＣチップに格納された１チップドライバを採用する液晶表示装置が増加しつつある。【０００４】
また、近年、ａ−ＳｉＴＦＴ液晶パネル（薄膜トランジスタの半導体層にアモルファスシリコンを用いた液晶パネル）を採用した液晶表示装置において、ゲートドライバのモノリシック化が進んでいる。ゲートドライバについても従来はＩＣチップの形態で表示部の周縁部に設けられることが多かったが、近年、基板上に直接的にゲートドライバを形成することが徐々に多くなされている。このようなゲートドライバは「モノリシックゲートドライバ」などと呼ばれており、また、モノリシックゲートドライバを備えたパネルは「ゲートドライバモノリシックパネル」などと呼ばれている。【０００５】
ところで、ドット反転駆動方式（液晶印加電圧の正負極性を垂直・水平方向に隣り合う画素毎に反転させつつ各画素において１フレーム毎に反転させる駆動方式）やソースライン反転駆動方式（液晶印加電圧の正負極性をソースバスライン毎に反転させつつ各ソースバスラインにおいて１フレーム毎に反転させる駆動方式）を採用する液晶表示装置においては、共通電極の電位を一定にする必要があるので、ソースドライバから出力可能な電圧の振幅は、液晶印加電圧の最大値の２倍以上相当の振幅とされなければならない。このため、例えば、液晶印加電圧の最大値を６Ｖとする液晶表示装置においては、出力電圧の振幅を１２Ｖ以上にすることのできるソースドライバが必要となる。この場合、ソースドライバがマルチチップ構成で実現されていれば、駆動信号（走査信号ＶＧおよび映像信号ＶＳ）についての電位関係は図１０に示すようなものとなる。走査信号ＶＧに関しては、図１０に示す例では、ゲートオン電圧ＶＧＨは２４Ｖとなっており、ゲートオフ電圧ＶＧＬは−７Ｖとなっている。映像信号ＶＳに関しては、図１０に示す例では、０Ｖから１２Ｖまでの範囲内で変動している。このように、ソースドライバがマルチチップ構成で実現されている場合には、映像信号ＶＳを正の電圧の範囲内でのみ変動させれば良いので、ソースドライバの駆動用の電源電圧として正の電源電圧が生成されれば充分である。【０００６】
これに対して、ソースドライバが１チップドライバで実現されている場合には、駆動信号（走査信号ＶＧおよび映像信号ＶＳ）についての電位関係は図１１に示すようなものとなる。走査信号ＶＧに関しては、図１１に示す例では、ゲートオン電圧ＶＧＨは１８Ｖとなっており、ゲートオフ電圧ＶＧＬは−１３Ｖとなっている。映像信号ＶＳに関しては、図１１に示す例では、−６Ｖから６Ｖまでの範囲内で変動している。ソースドライバがマルチチップ構成で実現されている場合とは異なり、映像信号ＶＳは正の電圧および負の電圧の双方の範囲内で変動している。この理由は次のとおりである。一般に、大型用ドライバのプロセス耐圧が１３．５Ｖ程度であるのに対し、１チップドライバのプロセス耐圧は６．０Ｖ〜６．５Ｖ程度である。このため、ソースドライバが１チップドライバで実現されている場合に仮に正の電源電圧のみを用いると、映像信号の振幅は最大でも６．０Ｖ〜６．５Ｖ程度となる。この振幅は、ドット反転駆動方式やソースライン反転駆動方式を採用する液晶表示装置では不充分である。従って、正の電源電圧に加え、負の電源電圧が必要となる。このように、１チップ化されたソースドライバを備える液晶表示装置では、ソースドライバの駆動用の電源電圧として正負の電源電圧が生成される必要がある。【０００７】
正負の電源電圧を生成するための構成としては、以下のようなものが知られている。  図１２は、正負の電源電圧を生成するための従来の構成例（以下、「第１の構成例」という。）を示す回路図である。第１の構成例においては、２つのＤＣＤＣコンバータ回路７１２，８１２によって正負の電源電圧が生成される。詳しくは、一方のＤＣＤＣコンバータ回路７１２において電源電圧ＶＣＣが昇圧されることによって正の電源電圧（この電圧はアナログ電圧であるので、以下「正側アナログ電源電圧」という。）ＡＶＤＤＰが生成され、他方のＤＣＤＣコンバータ回路８１２において電源電圧ＶＣＣが降圧されることによって負の電源電圧（以下「負側アナログ電源電圧」）ＡＶＤＤＭが生成される。なお、これらＤＣＤＣコンバータ回路７１２，８１２の動作については、従来より良く知られているので詳しい説明を省略する。【０００８】
図１３は、正負の電源電圧を生成するための従来の別の構成例（以下、「第２の構成例」という。）を示す回路図である。第２の構成例では、正負の電源電圧を生成する電源回路９１０が、ＤＣＤＣコンバータ回路９１２とチャージポンプ回路９１４とによって構成されている。また、電源回路９１０の外部には、当該電源回路９１０の動作を制御するためのＤＣＤＣコントローラ９２０が設けられている。ＤＣＤＣコンバータ回路９１２には、制御用スイッチとして機能する薄膜トランジスタＳ９１と、コイル（インダクタ）Ｌ９１と、ダイオード（整流素子）Ｄ９１と、コンデンサ（キャパシタ）Ｃ９１と、抵抗器Ｒ９１，Ｒ９２とが含まれている。薄膜トランジスタＳ９１については、ゲート端子はＤＣＤＣコントローラ９２０の出力端子ＯＵＴに接続され、ドレイン端子は節点Ａに接続され、ソース端子は接地されている。コイルＬ９１については、一端には電源電圧ＶＣＣが与えられ、他端は節点Ａに接続されている。ダイオードＤ９１については、アノードは節点Ａに接続され、カソードは節点Ｊに接続されている。コンデンサＣ９１については、一端は節点Ｊに接続され、他端は接地されている。そして、節点Ｊの電圧が正側アナログ電源電圧ＡＶＤＤＰとしてこの電源回路９１０から出力されるように構成されている。抵抗器Ｒ９１については、一端は節点Ｊに接続され、他端は節点Ｋに接続されている。抵抗器Ｒ９２については、一端は節点Ｋに接続され、他端は接地されている。これら抵抗器Ｒ９１，Ｒ９２によって、正側アナログ電源電圧ＡＶＤＤＰを分圧する分圧回路が構成されている。【０００９】
図１３に示すように、節点Ｋの電圧を示すフィードバック信号ＦＢは、ＤＣＤＣコントローラ９２０の入力端子ＩＮに与えられる。ＤＣＤＣコントローラ９２０は、フィードバック信号ＦＢに基づいて、制御用スイッチの動作を制御する制御信号ＣＴＬを出力端子ＯＵＴから出力する。【００１０】
チャージポンプ回路９１４には、コンデンサＣ９２，Ｃ９３と、ダイオードＤ９３，Ｄ９４とが含まれている。コンデンサＣ９２については、一端は節点Ａに接続され、他端は節点Ｐに接続されている。コンデンサＣ９３については、一端は節点Ｑに接続され、他端は接地されている。ダイオードＤ９３については、アノードは節点Ｐに接続され、カソードは接地されている。ダイオードＤ９４については、アノードは節点Ｑに接続され、カソードは節点Ｐに接続されている。【００１１】
以上のような構成において、節点Ｋの電圧を示す信号すなわち分圧回路による正側アナログ電源電圧ＡＶＤＤＰの分圧後の電圧を示す信号が、フィードバック信号ＦＢとしてＤＣＤＣコントローラ９２０に与えられる。そして、ＤＣＤＣコントローラ９２０は、フィードバック信号ＦＢの示す電圧が所定の電圧よりも大きければ、薄膜トランジスタＳ９１がオン状態となるように制御信号ＣＴＬを出力し、フィードバック信号ＦＢの示す電圧が所定の電圧以下であれば、薄膜トランジスタＳ９１がオフ状態となるように制御信号ＣＴＬを出力する。なお、以下の説明においては、正側アナログ電源電圧ＡＶＤＤＰが６．０Ｖよりも大きければ節点Ｋの電圧は上記所定の電圧よりも大きくなると仮定し、正側アナログ電源電圧ＡＶＤＤＰが６．０Ｖ以下であれば節点Ｋの電圧は上記所定の電圧以下になると仮定する。【００１２】
次に、電源回路９１０の動作について説明する。なお、ダイオードＤ９１，Ｄ９３，およびＤ４についてはいずれも順方向降下電圧（「順方向電圧降下」とも呼ばれる）が０．３Ｖであると仮定して説明する。【００１３】
まず、制御用スイッチ（薄膜トランジスタＳ９１）がオフ状態にされると、コイルＬ９１に逆起電力が生じ、節点Ａの電圧は電源電圧ＶＣＣよりも大きくなる。これにより、ダイオードＤ９１はオン状態となり、節点Ａ−節点Ｊ間に電流が流れ、コンデンサＣ９１に電荷が蓄積される。ここで、正側アナログ電源電圧ＡＶＤＤＰが６．０Ｖよりも大きくなれば制御用スイッチ（薄膜トランジスタＳ９１）がオフ状態となるように構成されているので、節点Ｊの電圧が６．０ＶとなるようにコンデンサＣ９１に電荷が蓄積される。また、節点Ａ−節点Ｊ間に電流が流れると、ダイオードＤ９１で０．３Ｖの順方向降下電圧が生じるので、節点Ａの電圧は６．３Ｖとなる。【００１４】
このとき、コンデンサＣ９２には一時的に電流が流れ、節点Ｐの電圧が大きくなり、ダイオードＤ９３はオン状態，ダイオードＤ９４はオフ状態となる。これによりコンデンサＣ９２に電荷が蓄積される。ここで、ダイオードＤ９３では０．３Ｖの順方向降下電圧が生じるので、節点Ｐの電圧は０．３Ｖとなり、コンデンサＣ９２の両端間の電圧が（６．３Ｖ−０．３Ｖ＝）６．０Ｖとなるように当該コンデンサＣ９２に電荷が蓄積される。【００１５】
制御用スイッチ（薄膜トランジスタＳ９１）がオン状態からオフ状態にされると、節点Ａの電圧は０Ｖとなるので、ダイオードＤ９１はオフ状態となる。節点Ａの電圧が６．３Ｖから０Ｖに低下したことに伴い、節点Ｐの電圧は０．３Ｖから−６．０Ｖに低下する。これにより、ダイオードＤ９３はオフ状態，ダイオードＤ９４はオン状態となり、節点Ｑ−節点Ｐ間に電流が流れ、コンデンサＣ９３に電荷が蓄積される。このとき、ダイオードＤ９４で０．３Ｖの順方向降下電圧が生じるので、節点Ｑの電圧は−５．７Ｖとなる。すなわち、負側アナログ電源電圧ＡＶＤＤＭが−５．７Ｖとなる。【００１６】
ＤＣＤＣコントローラ９２０は、フィードバック信号ＦＢに基づいて、制御用スイッチ（薄膜トランジスタＳ９１）がオン状態とオフ状態とを繰り返すように、制御信号ＣＴＬを出力する。これにより、６．０Ｖの正側アナログ電源電圧ＡＶＤＤＰと−５．７Ｖの負側アナログ電源電圧ＡＶＤＤＭとが電源回路９１０で生成される。【００１７】
なお、本件発明に関連して、日本の特開平１１−１７５０２８号公報には、正負電源を生成するための構成として、図１４に示すような構成が開示されている。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】日本の特開平１１−１７５０２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
ところが、第１の構成例によると、ＤＣＤＣコンバータ回路を２つ要するので高コストとなる。また、第２の構成例によると、負側アナログ電源電圧ＡＶＤＤＭの絶対値が正側アナログ電源電圧ＡＶＤＤＰの絶対値よりもダイオードにおける順方向降下電圧の分だけ小さくなっている。上述の例では、正側アナログ電源電圧ＡＶＤＤＰが６．０Ｖであるのに対し、負側アナログ電源電圧ＡＶＤＤＭは−５．７Ｖとなっている。従って、液晶印加電圧の最大値は（（６．０Ｖ＋５．７Ｖ）／２＝）５．８５Ｖとなる。すなわち、液晶印加電圧の最大値は、１チップドライバのプロセス耐圧の限界値よりも小さくなっている。このため、液晶パネルの性能が充分に発揮されないことがある。【００２０】
そこで本発明は、電圧値の絶対値が等しい正負のアナログ電源電圧を生成することのできる電源回路を低コストで提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明の第１の局面は、電源回路であって、
電源電圧に一端が接続されたインダクタと、前記インダクタの他端の電圧を変動させるために外部から与えられる制御信号に基づきオン／オフ状態が切り替えられるスイッチ素子と、一端が接地された第１のキャパシタと、前記インダクタの他端側から前記第１のキャパシタの他端側へのみ電流を流す整流部とを含み、前記第１のキャパシタの他端の電圧を第１電圧として出力する直流電圧変換回路と、
前記インダクタの他端に一端が接続された第２のキャパシタと、一端が接地された第３のキャパシタと、アノードが前記第２のキャパシタの他端に接続されカソードが接地された第３の整流素子と、アノードが前記第３のキャパシタの他端に接続されカソードが前記第２のキャパシタの他端に接続された第４の整流素子とを含み、前記第３のキャパシタの他端の電圧を第２電圧として出力するチャージポンプ回路と
を備え、
前記整流部における順方向降下電圧が前記第３の整流素子の順方向降下電圧と前記第４の整流素子の順方向降下電圧との和に等しいことを特徴とする。【００２２】
本発明の第２の局面は、本発明の第１の局面において、
前記整流部は、アノードが前記インダクタの他端に接続された第１の整流素子と、アノードが前記第１の整流素子のカソードに接続されカソードが前記第１のキャパシタの他端に接続された第２の整流素子とからなることを特徴とする。【００２３】
本発明の第３の局面は、本発明の第２の局面において、
前記整流部は、前記第１の整流素子としてのダイオードと前記第２の整流素子としてのダイオードとを含むダイオードモジュールで構成されていること特徴とする。【００２４】
本発明の第４の局面は、本発明の第２の局面において、
前記第１の整流素子の順方向降下電圧と前記第２の整流素子の順方向降下電圧と前記第３の整流素子の順方向降下電圧と前記第４の整流素子の順方向降下電圧とが等しいことを特徴とする。【００２５】
本発明の第５の局面は、本発明の第１の局面において、
前記第３の整流素子および前記第４の整流素子はショットキーダイオードであって、
前記整流部は、前記ショットキーダイオードよりも順方向降下電圧の大きい１個のダイオードで構成されていることを特徴とする。【００２６】
本発明の第６の局面は、画像を表示する表示部と、前記表示部に配設された複数の映像信号線と、各映像信号線に映像信号として正の電圧と負の電圧とを交互に印加することによって前記複数の映像信号線を駆動する映像信号線駆動回路を含む１つの集積回路チップで構成された駆動部とを備えた液晶表示装置であって、
前記駆動部には、本発明の第１の局面に係る電源回路が含まれ、
前記映像信号線駆動回路は、前記正の電圧を前記第１電圧から生成し、前記負の電圧を前記第２電圧から生成することを特徴とする。
【発明の効果】
【００２７】
本発明の第１の局面によれば、直流電圧変換回路とチャージポンプ回路とからなる電源回路において、チャージポンプ回路には、従来の構成と同様、制御用スイッチがオフ状態のときに電流を流す第３の整流素子と制御用スイッチがオン状態のときに電流を流す第４の整流素子とが設けられている。直流電圧変換回路には制御用スイッチがオフ状態のときに電流を流す整流部が設けられているところ、第３の整流素子の順方向降下電圧と第４の整流素子の順方向降下電圧との和に相当する順方向降下電圧が生じるように整流部は構成されている。ところで、第１電圧の振幅をＶ１とし、整流部における順方向降下電圧をＶｆｓとすると、インダクタの他端における振幅Ｖａは次式（１）で表される。
Ｖａ＝Ｖ１＋Ｖｆｓ      ・・・（１）
また、インダクタの他端における電圧の振幅をＶａとし、第３の整流素子の順方向降下電圧をＶｆ３とし、第４の整流素子の順方向降下電圧をＶｆ４とすると、第２電圧の振幅Ｖ２は次式（２）で表される。
Ｖ２＝Ｖａ−（Ｖｆ３＋Ｖｆ４）      ・・・（２）
ここで、整流部における順方向降下電圧Ｖｆｓは第３の整流素子の順方向降下電圧Ｖｆ３と第４の整流素子の順方向降下電圧Ｖｆ４との和に等しいので、上式（１）を上式（２）に代入すると、次式（３）が成立する。
Ｖ２＝Ｖ１      ・・・（３）
このように、第２電圧の振幅は第１電圧の振幅に等しくなる。すなわち、正側の電源電圧の絶対値と負側の電源電圧の絶対値とが等しくなる。また、一方の極性の電源電圧を生成するための構成要素としてチャージポンプ回路が採用されている。以上より、電圧値の絶対値が等しい正負の電源電圧を生成することのできる電源回路が低コストで実現される。また、ＤＣＤＣコンバータ回路を２つ備えた構成と比較して高い変換効率が得られ、消費電力が低減される。【００２８】
本発明の第２の局面によれば、直列に接続された２つの整流素子によって整流部が実現されるので、容易な構成で本発明の第１の局面と同様の効果が得られる。【００２９】
本発明の第３の局面によれば、ダイオードモジュールによって整流部が実現されるので、容易な構成で本発明の第１の局面と同様の効果が得られる。【００３０】
本発明の第４の局面によれば、同じ種類の整流素子を用意すれば良いので、実現が容易となる。【００３１】
本発明の第５の局面によれば、１個のダイオードによって整流部が実現されるので、必要な部品点数を少なくすることができる。【００３２】
本発明の第６の局面によれば、１つの集積回路チップ（いわゆる１チップドライバ）で構成された駆動部を備えた液晶表示装置において、チップのプロセス耐圧の限界近くにまで液晶印加電圧を高めることが可能となる。このため、従来と比較して、液晶パネルの性能が向上する。また、液晶印加電圧を高めることが可能になることから、１チップドライバを適用することのできるパネルの種類が増加する。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施形態における電源回路の構成を示す回路図である。
【図２】上記実施形態において、液晶表示装置の全体構成を示すブロック図である。
【図３】上記実施形態において、画素の構成を説明するための図である。
【図４】上記実施形態において、１チップドライバの構成について説明するためのブロック図である。
【図５】上記実施形態において、電位関係について説明するための図である。
【図６】上記実施形態において、制御用スイッチがオフ状態にされたときのダイオードのオン／オフ状態を示す図である。
【図７】上記実施形態において、制御用スイッチがオン状態にされたときのダイオードのオン／オフ状態を示す図である。
【図８】上記実施形態の変形例において、４端子のダイオードモジュールを用いた構成を示す図である。
【図９】上記実施形態の変形例において、３端子のダイオードモジュールを用いた構成を示す図である
【図１０】従来例において、ソースドライバがマルチチップ構成で実現されている液晶表示装置における駆動信号の電位関係について説明するための波形図である。
【図１１】従来例において、ソースドライバが１チップドライバで実現されている液晶表示装置における駆動信号の電位関係について説明するための波形図である。
【図１２】正負の電源電圧を生成するための従来の構成例を示す回路図である。
【図１３】正負の電源電圧を生成するための従来の別の構成例を示す回路図である。
【図１４】日本の特開平１１−１７５０２８号公報に開示された正負の電源電圧を生成するための構成を示す回路図である。
【発明を実施するための形態】
【００３４】
以下、添付図面を参照しつつ、本発明の一実施形態について説明する。
【００３５】
＜１．全体構成＞
図２は、本発明の一実施形態に係る液晶表示装置の全体構成を示すブロック図である。図２に示すように、この液晶表示装置は、液晶パネル１０と、液晶パネル１０を構成する基板上に搭載された１チップドライバ２０と、液晶パネル１０を構成する基板に接続されたＦＰＣ３０とによって構成されている。液晶パネル１０には表示部１２が含まれており、表示部１２内のゲートバスラインを駆動するための複数個のゲートドライバ１４が、液晶パネル１０を構成する基板上にモノリシックに形成されている。なお、表示部１２内のソースバスラインを駆動するためのソースドライバについては１チップドライバ２０内に形成されている。また、ＦＰＣ３０には、１チップドライバ２０の動作に関連する構成要素として、コンデンサ，抵抗器，コイル，ダイオード，および薄膜トランジスタなどの周辺部品が実装されている。
【００３６】
液晶表示装置の駆動方式としては、ドット反転駆動方式やソースライン反転駆動方式が採用されている。ドット反転駆動方式は、液晶印加電圧の正負極性を垂直・水平方向に隣り合う画素毎に反転させつつ各画素において１フレーム毎に反転させる駆動方式である。ソースライン反転駆動方式は、液晶印加電圧の正負極性をソースバスライン毎に反転させつつ各ソースバスラインにおいて１フレーム毎に反転させる駆動方式である。
【００３７】
ところで、本実施形態においては、１チップドライバによってソースバスラインの駆動が行われるので、ソースバスラインの本数はできるだけ少ない方が好ましい。このため、表示部１２内では、図３に示すように画素が構成されている。これについて詳しく説明する。表示部１２に表示される画像の１つの画素は、赤色，緑色，および青色の副画素によって構成される。本実施形態においては、図３に示すように、ソースバスラインの延びる方向に上記３つの副画素が順次に配置された構成となっている。これにより、例えば液晶パネル１０としてＷＶＧＡ型のパネル（画素数が８００×４８０のパネル）が採用される場合、表示部１２内には８００本のソースバスラインと（４８０×３＝）１４４０本のゲートバスラインとが含まれることになる。ここで、仮に、ゲートバスラインの延びる方向に上記３つの副画素が順次に配置された構成であれば、表示部１２内には（８００×３＝）２４００本のソースバスラインと４８０本のゲートバスラインとが含まれることになる。このように表示部１２内に含まれるソースバスラインの本数が多くなると、１チップドライバ２０ではソースバスラインの駆動ができなくなることが考えられる。そこで、本実施形態では、上述のように、ゲートバスラインの延びる方向ではなくソースバスラインの延びる方向に上記３つの副画素が順次に配置された構成にすることにより、ソースドライバの１チップ化が可能となっている。なお、図３に示した画素の構成は好ましい構成例であって、１チップドライバ２０の駆動能力によっては、ゲートバスラインの延びる方向に上記３つの副画素が順次に配置された構成の液晶表示装置にも本発明を適用することができる。また、液晶パネル１０の型についてもＷＶＧＡ型には限定されない。
【００３８】
＜２．「１チップドライバ」の構成＞
図４は、本実施形態における１チップドライバ２０の構成について説明するためのブロック図である。この１チップドライバ２０には、電源回路２１０とＤＣＤＣコントローラ２２０とタイミングコントローラ２３０とソースドライバ２４０とが含まれている。電源回路２１０は、ソースドライバ２４０の駆動用の電圧である正側アナログ電源電圧ＡＶＤＤＰおよび負側アナログ電源電圧ＡＶＤＤＭを生成し、それらを出力する。その際、正側アナログ電源電圧ＡＶＤＤＰおよび負側アナログ電源電圧ＡＶＤＤＭの電圧値を安定化させるために、電源回路２１０からＤＣＤＣコントローラ２２０にフィードバック信号ＦＢが与えられ、ＤＣＤＣコントローラ２２０は、当該フィードバック信号ＦＢに基づいて、電源回路２１０の動作を制御するための制御信号ＣＴＬを出力する。タイミングコントローラ２３０は、デジタル映像信号ＤＶと、表示部１２における画像表示のタイミングを制御するためのソーススタートパルス信号ＳＳＰおよびソースクロック信号ＳＣＫを出力する。ソースドライバ２４０は、タイミングコントローラ２３０から出力されたデジタル映像信号ＤＶ，ソーススタートパルス信号ＳＳＰ，およびソースクロック信号ＳＣＫに基づき、電源回路２１０から出力された正側アナログ電源電圧ＡＶＤＤＰおよび負側アナログ電源電圧ＡＶＤＤＭを用いてソースバスラインに駆動用の映像信号を出力する。なお、ソースドライバ２４０から出力された映像信号はソースバスラインに印加され、当該映像信号に基づき表示部１２に画像が表示される。
【００３９】
ここで、本実施形態における電位関係について図５を参照しつつ説明する。１チップドライバ２０には、２．３〜３．６Ｖの電源電圧ＶＣＣが外部から与えられる。電源回路２１０では、電源電圧ＶＣＣを用いて、６．０Ｖの正側アナログ電源電圧ＡＶＤＤＰと−６．０Ｖの負側アナログ電源電圧ＡＶＤＤＭとが生成される。ソースドライバ２４０では、正側アナログ電源電圧ＡＶＤＤＰに基づいて、電圧の最大値を６．０Ｖとする正極性の映像信号ＶＳＨが生成され、負側アナログ電源電圧ＡＶＤＤＭに基づいて、電圧の最大絶対値を６．０Ｖとする負極性の映像信号ＶＳＬが生成される。また、正側アナログ電源電圧ＡＶＤＤＰを昇圧回路等で昇圧することによって２０Ｖのゲートオン電圧ＶＧＨが生成され、負側アナログ電源電圧ＡＶＤＤＭを降圧回路等で降圧することによって−１２Ｖのゲートオフ電圧ＶＧＬが生成される。なお、これら具体的な電圧値は一例であって、これらの電圧値に限定されるものではない。
【００４０】
＜３．電源回路の構成および動作＞
図１は、本実施形態における電源回路２１０の構成を示す回路図である。なお、図１に示すように、電源回路２１０から出力されるフィードバック信号ＦＢはＤＣＤＣコントローラ２２０の入力端子ＩＮに与えられる。そして、ＤＣＤＣコントローラ２２０の出力端子ＯＵＴから出力される制御信号ＣＴＬが電源回路２１０に与えられる。
【００４１】
電源回路２１０は、ＤＣＤＣコンバータ回路（直流電圧変換回路）２１２とチャージポンプ回路２１４とによって構成されている。ＤＣＤＣコンバータ回路２１２には、制御用スイッチとして機能する薄膜トランジスタＳ１と、コイル（インダクタ）Ｌ１と、ダイオード（整流素子）Ｄ１，Ｄ２と、コンデンサ（キャパシタ）Ｃ１と、抵抗器Ｒ１，Ｒ２とが含まれている。薄膜トランジスタＳ１については、ゲート端子はＤＣＤＣコントローラ２２０の出力端子ＯＵＴに接続され、ドレイン端子は節点Ａに接続され、ソース端子は接地されている。コイルＬ１については、一端には電源電圧ＶＣＣが与えられ、他端は節点Ａに接続されている。ダイオードＤ２については、アノードは節点Ａに接続され、カソードはダイオードＤ１のアノードに接続されている。ダイオードＤ１については、アノードはダイオードＤ２のカソードに接続され、カソードは節点Ｊに接続されている。コンデンサＣ１については、一端は節点Ｊに接続され、他端は接地されている。そして、節点Ｊの電圧が正側アナログ電源電圧ＡＶＤＤＰとしてこの電源回路２１０から出力されるように構成されている。抵抗器Ｒ１については、一端は節点Ｊに接続され、他端は節点Ｋに接続されている。抵抗器Ｒ２については、一端は節点Ｋに接続され、他端は接地されている。これら抵抗器Ｒ１，Ｒ２によって、正側アナログ電源電圧ＡＶＤＤＰを分圧する分圧回路が構成されている。なお、本実施形態においては、ダイオードＤ１とダイオードＤ２とによって整流部が実現されている。
【００４２】
チャージポンプ回路２１４には、コンデンサＣ２，Ｃ３と、ダイオードＤ３，Ｄ４とが含まれている。コンデンサＣ２については、一端は節点Ａに接続され、他端は節点Ｐに接続されている。コンデンサＣ３については、一端は節点Ｑに接続され、他端は接地されている。ダイオードＤ３については、アノードは節点Ｐに接続され、カソードは接地されている。ダイオードＤ４については、アノードは節点Ｑに接続され、カソードは節点Ｐに接続されている。
【００４３】
以上のような構成において、節点Ｋの電圧を示す信号すなわち分圧回路による正側アナログ電源電圧ＡＶＤＤＰの分圧後の電圧を示す信号が、フィードバック信号ＦＢとしてＤＣＤＣコントローラ２２０に与えられる。そして、ＤＣＤＣコントローラ２２０は、フィードバック信号ＦＢの示す電圧が所定の電圧よりも大きければ、薄膜トランジスタＳ１がオン状態となるように制御信号ＣＴＬを出力し、フィードバック信号ＦＢの示す電圧が所定の電圧以下であれば、薄膜トランジスタＳ１がオフ状態となるように制御信号ＣＴＬを出力する。なお、本実施形態においては、正側アナログ電源電圧ＡＶＤＤＰが６．０Ｖよりも大きければ節点Ｋの電圧は上記所定の電圧よりも大きくなると仮定し、正側アナログ電源電圧ＡＶＤＤＰが６．０Ｖ以下であれば節点Ｋの電圧は上記所定の電圧以下になると仮定する。
【００４４】
次に、電源回路２１０の動作について説明する。なお、図６は、制御用スイッチ（薄膜トランジスタＳ１）がオフ状態にされたときのダイオードＤ１〜Ｄ４のオン／オフ状態を示す図であり、図７は、制御用スイッチ（薄膜トランジスタＳ１）がオン状態にされたときのダイオードＤ１〜Ｄ４のオン／オフ状態を示す図である。また、以下、ダイオードＤ１〜Ｄ４についてはいずれも順方向降下電圧（「順方向電圧降下」とも呼ばれる）が０．３Ｖであると仮定して説明する。
【００４５】
まず、制御用スイッチ（薄膜トランジスタＳ１）がオフ状態にされると、コイルＬ１に逆起電力が生じ、節点Ａの電圧は電源電圧ＶＣＣよりも大きくなる。これにより、ダイオードＤ１とダイオードＤ２とはともにオン状態となり、節点Ａ−節点Ｊ間に電流が流れ、コンデンサＣ１に電荷が蓄積される。ここで、正側アナログ電源電圧ＡＶＤＤＰが６．０Ｖよりも大きくなれば制御用スイッチ（薄膜トランジスタＳ１）がオフ状態となるように構成されているので、節点Ｊの電圧が６．０ＶとなるようにコンデンサＣ１に電荷が蓄積される。また、節点Ａ−節点Ｊ間に電流が流れると、ダイオードＤ１とダイオードＤ２とで０．３Ｖずつ順方向降下電圧が生じるので、節点Ａの電圧は６．６Ｖとなる。
【００４６】
このとき、コンデンサＣ２には一時的に電流が流れ、節点Ｐの電圧が大きくなり、ダイオードＤ３はオン状態，ダイオードＤ４はオフ状態となる。これによりコンデンサＣ２に電荷が蓄積される。ここで、ダイオードＤ３では０．３Ｖの順方向降下電圧が生じるので、節点Ｐの電圧は０．３Ｖとなり、コンデンサＣ２の両端間の電圧が（６．６Ｖ−０．３Ｖ＝）６．３Ｖとなるように当該コンデンサＣ２に電荷が蓄積される。
【００４７】
制御用スイッチ（薄膜トランジスタＳ１）がオン状態からオフ状態にされると、節点Ａの電圧は０Ｖとなるので、ダイオードＤ１とダイオードＤ２とはともにオフ状態となる。節点Ａの電圧が６．６Ｖから０Ｖに低下したことに伴い、節点Ｐの電圧は０．３Ｖから−６．３Ｖに低下する。これにより、ダイオードＤ３はオフ状態，ダイオードＤ４はオン状態となり、節点Ｑ−節点Ｐ間に電流が流れ、コンデンサＣ３に電荷が蓄積される。このとき、ダイオードＤ４で０．３Ｖの順方向降下電圧が生じるので、節点Ｑの電圧は−６．０Ｖとなる。すなわち、負側アナログ電源電圧ＡＶＤＤＭが−６．０Ｖとなる。
【００４８】
＜４．効果＞
本実施形態によれば、正負のアナログ電源電圧を生成するための電源回路２１０がＤＣＤＣコンバータ回路２１２とチャージポンプ回路２１４とによって構成されている。ＤＣＤＣコンバータ回路２１２には、従来の構成とは異なり、整流用のダイオードが２つ設けられている。ここで、電源回路２１０内に設けられている４つのダイオードＤ１〜Ｄ４については、順方向降下電圧の等しいものが採用されている。それら４つのダイオードＤ１〜Ｄ４の順方向降下電圧をＶｆとし、正側アナログ電源電圧ＡＶＤＤＰの電圧値をＶｐとすると、図１に示す構成における節点Ａの電圧の振幅は、Ｖｐ＋２×Ｖｆとなる。ＤＣＤＣコンバータ回路２１２内の制御用スイッチＳ１がオフ状態のときには、チャージポンプ回路２１４内のダイオードＤ３がオン状態となる。このとき、ダイオードＤ３では順方向降下電圧Ｖｆが生じるので、コンデンサＣ２の両端間の電圧が（Ｖｐ＋２×Ｖｆ−Ｖｆ＝）Ｖｐ＋Ｖｆとなるように当該コンデンサＣ２に電荷が蓄積される。そして、ＤＣＤＣコンバータ回路２１２内の制御用スイッチＳ１がオフ状態からオン状態になると、節点Ａの電圧の低下に伴い節点Ｐの電圧は（Ｖｆ−（Ｖｐ＋２×Ｖｆ）＝）−Ｖｐ−Ｖｆとなる。これにより、ダイオードＤ３はオフ状態となって、ダイオードＤ４がオン状態となる。このとき、ダイオードＤ４では順方向降下電圧Ｖｆが生じるので、節点Ｑの電圧は−Ｖｐとなる。このように、正側アナログ電源電圧ＡＶＤＤＰの絶対値と負側アナログ電源電圧ＡＶＤＤＭの絶対値とが等しくなる。ここで、本実施形態においては、電源回路２１０は、２つのＤＣＤＣコンバータ回路によって構成されているのではなく、１つのＤＣＤＣコンバータ回路２１２と１つのチャージポンプ回路２１４とによって構成されている。以上より、電圧値の絶対値が等しい正負のアナログ電源電圧を生成することのできる電源回路が低コストで実現される。
【００４９】
また、負側アナログ電源電圧ＡＶＤＤＭについてはチャージポンプ回路２１４によって生成されるので、ＤＣＤＣコンバータ回路を２つ備えた構成と比較して高い変換効率が得られ、消費電力が低減される。さらに、１チップドライバ２０のプロセス耐圧のほぼ限界値にまで液晶印加電圧を高めることができるので、液晶パネルの性能が向上する。さらにまた、上述したように液晶印加電圧を高めることができることから、従来と比較して１チップドライバを適用することのできるパネルの種類が増加する。例えば、広い視野角と良好な応答性を有するパネルであるＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）パネルに１チップドライバを適用することが可能となる。
【００５０】
＜５．変形例＞
ＤＣＤＣコンバータ回路２１２の節点Ａ−節点Ｊ間に設けられるダイオードについては、２つのダイオードＤ２，Ｄ１を含むダイオードモジュールによって実現されていても良い。これに関し、４端子のダイオードモジュールが採用される場合には図８に示すような構成となり、３端子のダイオードモジュール採用される場合には図９に示すような構成となる。
【００５１】
また、上記実施形態においては、ＤＣＤＣコンバータ回路内の節点Ａ−節点Ｊ間には２つのダイオードが設けられているが、本発明はこれに限定されない。例えば、チャージポンプ回路２１４では上記ダイオードＤ３，Ｄ４として順方向降下電圧が比較的小さいダイオードであるショットキーダイオードが採用され、ＤＣＤＣコンバータ回路２１２では上記Ｄ１，Ｄ２に代えて順方向降下電圧が比較的大きい１つのダイオードが採用された構成であっても良い。
【符号の説明】
【００５２】
１０…液晶パネル
１２…表示部
１４…ゲートドライバ
２０…１チップドライバ
３０…ＦＰＣ
２１０…電源回路
２１２…ＤＣＤＣコンバータ回路
２１４…チャージポンプ回路
２２０…ＤＣＤＣコントローラ
２３０…タイミングコントローラ
２４０…ソースドライバ
ＡＶＤＤＰ…正側アナログ電源電圧
ＡＶＤＤＭ…負側アナログ電源電圧
Ｃ１〜Ｃ３…コンデンサ
Ｄ１〜Ｄ４…ダイオード
Ｌ１…コイル
Ｒ１，Ｒ２…抵抗器
Ｓ１…制御用スイッチ（トランジスタ等）
【図１】
2011065051.tif 000003
【図２】
2011065051.tif 000004
【図３】
2011065051.tif 000005
【図４】
2011065051.tif 000006
【図５】
2011065051.tif 000007
【図６】
2011065051.tif 000008
【図７】
2011065051.tif 000009
【図８】
2011065051.tif 000010
【図９】
2011065051.tif 000011
【図１０】
2011065051.tif 000012
【図１１】
2011065051.tif 000013
【図１２】
2011065051.tif 000014
【図１３】
2011065051.tif 000015
【図１４】
2011065051.tif 000016
【手続補正書】
【提出日】平成24年5月8日(2012.5.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源回路であって、
電源電圧に一端が接続されたインダクタと、前記インダクタの他端の電圧を変動させるために外部から与えられる制御信号に基づきオン／オフ状態が切り替えられるスイッチ素子と、一端が接地された第１のキャパシタと、前記インダクタの他端側から前記第１のキャパシタの他端側へのみ電流を流す整流部とを含み、前記第１のキャパシタの他端の電圧を第１電圧として出力する直流電圧変換回路と、
前記インダクタの他端に一端が接続された第２のキャパシタと、一端が接地された第３のキャパシタと、アノードが前記第２のキャパシタの他端に接続されカソードが接地された第３の整流素子と、アノードが前記第３のキャパシタの他端に接続されカソードが前記第２のキャパシタの他端に接続された第４の整流素子とを含み、前記第３のキャパシタの他端の電圧を第２電圧として出力するチャージポンプ回路と
を備え、
前記整流部は、アノードが前記インダクタの他端に接続された第２の整流素子と、アノードが前記第２の整流素子のカソードに接続されカソードが前記第１のキャパシタの他端に接続された第１の整流素子とからなり、
前記整流部における順方向降下電圧が前記第３の整流素子の順方向降下電圧と前記第４の整流素子の順方向降下電圧との和に等しいことを特徴とする、電源回路。
【請求項２】
前記整流部は、前記第１の整流素子としてのダイオードと前記第２の整流素子としてのダイオードとを含むダイオードモジュールで構成されていること特徴とする、請求項１に記載の電源回路。
【請求項３】
前記第１の整流素子の順方向降下電圧と前記第２の整流素子の順方向降下電圧と前記第３の整流素子の順方向降下電圧と前記第４の整流素子の順方向降下電圧とが等しいことを特徴とする、請求項１に記載の電源回路。
【請求項４】
前記第３の整流素子および前記第４の整流素子はショットキーダイオードであって、
前記整流部は、前記ショットキーダイオードよりも順方向降下電圧の大きい１個のダイオードで構成されていることを特徴とする、請求項１に記載の電源回路。
【請求項５】
画像を表示する表示部と、前記表示部に配設された複数の映像信号線と、各映像信号線に映像信号として正の電圧と負の電圧とを交互に印加することによって前記複数の映像信号線を駆動する映像信号線駆動回路を含む１つの集積回路チップで構成された駆動部とを備えた液晶表示装置であって、
前記駆動部には、請求項１に記載の電源回路が含まれ、
前記映像信号線駆動回路は、前記正の電圧を前記第１電圧から生成し、前記負の電圧を前記第２電圧から生成することを特徴とする、液晶表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明の第１の局面は、電源回路であって、
電源電圧に一端が接続されたインダクタと、前記インダクタの他端の電圧を変動させるために外部から与えられる制御信号に基づきオン／オフ状態が切り替えられるスイッチ素子と、一端が接地された第１のキャパシタと、前記インダクタの他端側から前記第１のキャパシタの他端側へのみ電流を流す整流部とを含み、前記第１のキャパシタの他端の電圧を第１電圧として出力する直流電圧変換回路と、
前記インダクタの他端に一端が接続された第２のキャパシタと、一端が接地された第３のキャパシタと、アノードが前記第２のキャパシタの他端に接続されカソードが接地された第３の整流素子と、アノードが前記第３のキャパシタの他端に接続されカソードが前記第２のキャパシタの他端に接続された第４の整流素子とを含み、前記第３のキャパシタの他端の電圧を第２電圧として出力するチャージポンプ回路と
を備え、
前記整流部は、アノードが前記インダクタの他端に接続された第２の整流素子と、アノードが前記第２の整流素子のカソードに接続されカソードが前記第１のキャパシタの他端に接続された第１の整流素子とからなり、
前記整流部における順方向降下電圧が前記第３の整流素子の順方向降下電圧と前記第４の整流素子の順方向降下電圧との和に等しいことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明の第２の局面は、本発明の第１の局面において、
前記整流部は、前記第１の整流素子としてのダイオードと前記第２の整流素子としてのダイオードとを含むダイオードモジュールで構成されていること特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明の第３の局面は、本発明の第１の局面において、
前記第１の整流素子の順方向降下電圧と前記第２の整流素子の順方向降下電圧と前記第３の整流素子の順方向降下電圧と前記第４の整流素子の順方向降下電圧とが等しいことを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明の第４の局面は、本発明の第１の局面において、
前記第３の整流素子および前記第４の整流素子はショットキーダイオードであって、
前記整流部は、前記ショットキーダイオードよりも順方向降下電圧の大きい１個のダイオードで構成されていることを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本発明の第５の局面は、画像を表示する表示部と、前記表示部に配設された複数の映像信号線と、各映像信号線に映像信号として正の電圧と負の電圧とを交互に印加することによって前記複数の映像信号線を駆動する映像信号線駆動回路を含む１つの集積回路チップで構成された駆動部とを備えた液晶表示装置であって、
前記駆動部には、本発明の第１の局面に係る電源回路が含まれ、
前記映像信号線駆動回路は、前記正の電圧を前記第１電圧から生成し、前記負の電圧を前記第２電圧から生成することを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
本発明の第１の局面によれば、直流電圧変換回路とチャージポンプ回路とからなる電源回路において、チャージポンプ回路には、従来の構成と同様、制御用スイッチがオフ状態のときに電流を流す第３の整流素子と制御用スイッチがオン状態のときに電流を流す第４の整流素子とが設けられている。直流電圧変換回路には制御用スイッチがオフ状態のときに電流を流す整流部が設けられているところ、第３の整流素子の順方向降下電圧と第４の整流素子の順方向降下電圧との和に相当する順方向降下電圧が生じるように整流部は構成されている。ところで、第１電圧の振幅をＶ１とし、整流部における順方向降下電圧をＶｆｓとすると、インダクタの他端における振幅Ｖａは次式（１）で表される。
Ｖａ＝Ｖ１＋Ｖｆｓ      ・・・（１）
また、インダクタの他端における電圧の振幅をＶａとし、第３の整流素子の順方向降下電圧をＶｆ３とし、第４の整流素子の順方向降下電圧をＶｆ４とすると、第２電圧の振幅Ｖ２は次式（２）で表される。
Ｖ２＝Ｖａ−（Ｖｆ３＋Ｖｆ４）      ・・・（２）
ここで、整流部における順方向降下電圧Ｖｆｓは第３の整流素子の順方向降下電圧Ｖｆ３と第４の整流素子の順方向降下電圧Ｖｆ４との和に等しいので、上式（１）を上式（２）に代入すると、次式（３）が成立する。
Ｖ２＝Ｖ１      ・・・（３）
このように、第２電圧の振幅は第１電圧の振幅に等しくなる。すなわち、正側の電源電圧の絶対値と負側の電源電圧の絶対値とが等しくなる。また、一方の極性の電源電圧を生成するための構成要素としてチャージポンプ回路が採用されている。以上より、電圧値の絶対値が等しい正負の電源電圧を生成することのできる電源回路が低コストで実現される。また、ＤＣＤＣコンバータ回路を２つ備えた構成と比較して高い変換効率が得られ、消費電力が低減される。
ここで、直列に接続された２つの整流素子によって整流部が実現されるので、容易な構成で上記効果が得られる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
本発明の第２の局面によれば、ダイオードモジュールによって整流部が実現されるので、容易な構成で本発明の第１の局面と同様の効果が得られる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
本発明の第３の局面によれば、同じ種類の整流素子を用意すれば良いので、実現が容易となる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
本発明の第４の局面によれば、１個のダイオードによって整流部が実現されるので、必要な部品点数を少なくすることができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
本発明の第５の局面によれば、１つの集積回路チップ（いわゆる１チップドライバ）で構成された駆動部を備えた液晶表示装置において、チップのプロセス耐圧の限界近くにまで液晶印加電圧を高めることが可能となる。このため、従来と比較して、液晶パネルの性能が向上する。また、液晶印加電圧を高めることが可能になることから、１チップドライバを適用することのできるパネルの種類が増加する。
【国際調査報告】
2011065051.tif 000017
2011065051.tif 000018