(57)【要約】  本発明は、薄型化を実現すると共に、接合された２つの半導体基板の導通配線を簡単に行うことができる電子デバイスおよび電子デバイスの製造方法を提供することを課題とする。  本発明の電子デバイス１は、絶縁膜４１を介して、接合突部４２が突設された第１半導体基板２と、導電性接合材料を介して、第１半導体基板２の接合突部４２に溶着接合された第２半導体基板３と、接合方向において、接合突部４２および絶縁膜４１に貫通形成されたスルーホール５４と、溶着接合に伴ってスルーホール５４に充填された導電性接合材料により構成され、第１半導体基板２と第２半導体基板３とが同電位となるように導通する導通配線部４４と、を備えたことを特徴とする。
2011161717.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜を介して、接合突部が突設された第１半導体基板と、
導電性接合材料を介して、前記第１半導体基板の前記接合突部に溶着接合された第２半導体基板と、
接合方向において、前記接合突部および前記絶縁膜に貫通形成されたスルーホールと、
前記溶着接合に伴って前記スルーホールに充填された前記導電性接合材料により構成され、前記第１半導体基板と前記第２半導体基板とを導通させる導通配線部と、を備えたことを特徴とする電子デバイス。
【請求項２】
前記接合突部は、前記第１半導体基板の周縁部に四周枠状に突設され、前記第１半導体基板と前記第２半導体基板との間の空間を封止する封止部を有していることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記接合突部は、前記第１半導体基板の周縁部に四周枠状に突設され、前記第１半導体基板と前記第２半導体基板との間の素子空間を封止する封止部を有し、
前記スルーホールは、前記封止部の少なくとも１のコーナー部に配設されていることを特徴とする請求項１に記載の電子デバイス。
【請求項４】
前記接合突部は、前記第１半導体基板の周縁部に四周枠状に突設され、前記第１半導体基板と前記第２半導体基板との間の素子空間を封止する封止部と、前記封止部の少なくとも１の隅部に配置した隅部封止部と、を有し、
前記スルーホールは、前記隅部封止部に配設されていることを特徴とする請求項１に記載の電子デバイス。
【請求項５】
前記スルーホールは、前記接合突部を貫通する主ホールと、前記絶縁膜を貫通する副ホールと、を有し、
前記主ホールの断面積に対し前記副ホールの断面積が大きいことを特徴とする請求項１に記載の電子デバイス。
【請求項６】
前記導電性接合材料は、ゲルマニウムとアルミニウムとを共晶させた共晶合金で構成されていることを特徴とする請求項１に記載の電子デバイス。
【請求項７】
前記第１半導体基板は、接合面側に形成したＭＥＭＳ構造体を有し、
前記第２半導体基板は、接合面側に形成され、前記ＭＥＭＳ構造体を制御する集積回路を有していることを特徴とする請求項１に記載の電子デバイス。
【請求項８】
請求項１に記載の電子デバイスを製造する電子デバイスの製造方法であって、
前記第１半導体基板の前記接合突部と前記第２半導体基板とを溶着接合するときに、加圧による押し込みまたは毛細管現象を利用して、溶融した前記導電性接合材料を前記スルーホールに充填することを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同電位となるように導通配線された２枚合わせの半導体基板を有する電子デバイスおよび電子デバイスの製造方法に関する。
【背景技術】
【０００２】
この種の電子デバイスとして、ＭＥＭＳ構造体が形成されたＭＥＭＳ素子（半導体基板）と集積回路が形成された半導体素子（半導体基板）とが、絶縁状態で接合され、半導体素子からＭＥＭＳ素子に渡されたボンディングワイヤにより２の素子を電気的に接続したものが知られている（特許文献１参照）。
この電子デバイスは、ＭＥＭＳ素子よりも小径に作られた半導体素子の裏面からＭＥＭＳ素子の表面に露出した電極にかけて複数のボンディングワイヤが接続されており、ＭＥＭＳ素子、半導体素子およびボンディングワイヤをモールド樹脂等により封止してパッケージ化されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−０６７８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記のような電子デバイスは、半導体素子の裏面から渡されたボンディングワイヤにより、パッケージ化されたデバイスに占めるボンディングスペースが大きくなるため、デバイス全体が厚みをもって大型化する。また、ボンディングワイヤを接続するために、半導体素子の裏面に電極パッドを成膜しなければならず、製造工程の工程数が多くなるという問題もあった。【０００５】
本願発明は、上記の点に鑑み、薄型化を実現すると共に、接合された２つの半導体基板の導通配線を簡単に行うことができる電子デバイスおよび電子デバイスの製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の電子デバイスは、絶縁膜を介して、接合突部が突設された第１半導体基板と、導電性接合材料を介して、第１半導体基板の接合突部に溶着接合された第２半導体基板と、接合方向において、接合突部および絶縁膜に貫通形成されたスルーホールと、溶着接合に伴ってスルーホールに充填された導電性接合材料により構成され、第１半導体基板と第２半導体基板とを導通させる導通配線部と、を備えたことを特徴とする。【０００７】
この構成によれば、接合突部のスルーホールに充填された導電性接合材料により、第１半導体基板および第２半導体基板を電気的に接続させるため、半導体基板の裏面からボンディングワイヤを接続する必要がなく、パッケージ段階において、ボンディングワイヤの配線スペースを削減することができる。すなわち、第１半導体基板および第２半導体基板に挟まれた空間内に導通配線部を有しているため、接合された２の半導体基板の外側にボンディングワイヤを配設する必要がなく、薄型化することができる。また、導電性接合材料により、物理的な半導体同士の接合と、電気的な半導体同士の接続を行っているため、製造工程の工程数を削減することができ、容易に製造することができる。もちろん、半導体基板の裏側にボンディングワイヤ接続のための電極パッドを成膜する必要もない。
なお、半導体基板は、シリコン基板または化合物半導体基板で構成されていることが好ましい。【０００８】
この場合、接合突部は、第１半導体基板の周縁部に四周枠状に突設され、第１半導体基板と第２半導体基板との間の空間を封止する封止部を有していることが好ましい。【０００９】
この構成によれば、第１半導体基板および第２半導体基板の封止接合と同時に電気的接続（導通）を行うことができるため、電子デバイスの製造工程の工程数を削減することができる。特に、一方の半導体基板がＭＥＭＳセンサ等の可動部を有している場合、第１半導体基板および第２半導体基板の間に空間を存して封止するのと同時に、第１半導体基板と第２半導体基板とを導通させることができる。【００１０】
また、この場合、接合突部は、第１半導体基板の周縁部に四周枠状に突設され、第１半導体基板と第２半導体基板との間の素子空間を封止する封止部を有し、スルーホールは、封止部の少なくとも１のコーナー部に配設されていることが好ましい。【００１１】
この構成によれば、第１半導体基板および第２半導体基板の間の構造を避けて導通配線部を配設することができる。また、コーナー部に接合方向の導電性接合材料が配設されるため、第１半導体基板および第２半導体基板の接合強度を上げることができる。さらに、溶着接合時の加熱および加圧により溶融された導電性接合材料が、コーナー部において接合面外にはみ出すのを防ぐことができる。すなわち、スルーホールをコーナー部に形成することにより、導電性接合材料がスルーホールに充填しやすく、且つ、余分な導電性接合材料が封止部の外にはみ出すのを防ぐことができる。【００１２】
また、この場合、接合突部は、第１半導体基板の周縁部に四周枠状に突設され、第１半導体基板と第２半導体基板との間の素子空間を封止する封止部と、封止部の少なくとも１の隅部に配置した隅部封止部と、を有し、スルーホールは、隅部封止部に配設されていることが好ましい。【００１３】
この構成によれば、隅部封止部により、隅部の接合面積が大きくなるため、２の半導体基板の接合強度をより上げることができる。また、封止部空間のデットスペースとなる隅部を有効に利用することができる。【００１４】
また、この場合、スルーホールは、接合突部を貫通する主ホールと、絶縁膜を貫通する副ホールと、を有し、主ホールの断面積に対し副ホールの断面積が大きいことが好ましい。【００１５】
この構成によれば、副ホールに充填した導電性接合材料が、電極パッドとして機能するため、確実に第１半導体基板および第２半導体基板を接続させることができる。なお、副ホールは絶縁膜のエッチングにより大きさを制御可能である。【００１６】
また、この場合、導電性接合材料は、ゲルマニウムとアルミニウムとを共晶させた共晶合金で構成されていることが好ましい。【００１７】
この構成によれば、電極として成膜される含アルミニウム層を利用して、導電性接合材料を構成することができる。すなわち、予め成膜された含アルミニウム層の一部を利用して共晶接合するため、接合のための成膜工程を削減することができる。また、特殊な導電性接合材料を用いることなく、接合工程を利用して、第１半導体基板と第２半導体基板とを導通させることができる。【００１８】
また、この場合、第１半導体基板は、接合面側に形成したＭＥＭＳ構造体を有し、第２半導体基板は、接合面側に形成され、ＭＥＭＳ構造体を制御する集積回路を有していることが好ましい。【００１９】
この構成によれば、ＭＥＭＳ構造体と集積回路とからなる、いわゆる集積化ＭＥＭＳを簡単に製造することができると共に、その薄型化を達成することができる。【００２０】
本発明の電子デバイスの製造方法は、上記の電子デバイスを製造する電子デバイスの製造方法であって、第１半導体基板の接合突部と第２半導体基板とを溶着接合するときに、加圧による押し込みまたは毛細管現象を利用して、溶融した導電性接合材料をスルーホールに充填することを特徴とする。【００２１】
この構成によれば、物理的接合のための加圧および加熱の工程により、半導体基板同士を電気的に接続（導通）することができる。すなわち、電子デバイスの薄型化を実現すると共に、電子デバイスの製造工程の工程数の削減を実現することができる。
【図面の簡単な説明】
【００２２】
【図１】ＭＥＭＳデバイスを模式的に表した外観斜視図である。
【図２】図１におけるＡ−Ａ線断面図である。
【図３】接合前のＣＭＯＳ基板およびＭＥＭＳ基板を模式的に表した斜視図である。
【図４】接合前のＭＥＭＳ基板の隅部封止部廻りの拡大斜視図である。
【図５】接合前のＣＭＯＳ基板の隅部接合面廻りの拡大斜視図である。
【図６】隅部封止部廻りの共晶合金を示した拡大斜視図である。
【発明を実施するための形態】
【００２３】
以下、添付の図面を参照し、本発明の一実施形態に係る電子デバイスおよび電子デバイスの製造方法を適用したＭＥＭＳ（Micro  Electro  Mechanical  System）デバイスについて説明する。図１に示すように、ＭＥＭＳデバイス１は、ＭＥＭＳ構造体を有するＭＥＭＳ基板２と、ＭＥＭＳ構造体を制御する集積回路を有したＣＭＯＳ基板３と、ＭＥＭＳ基板２およびＣＭＯＳ基板３を接合封止する接合部４と、を有し、２つの基板が接合されてパッケージ化されている。
なお、ＭＥＭＳ基板２に接合する基板として、ＣＭＯＳ基板３ではなく、バイポーラトランジスタ、または、バイポーラトランジスタとＣＭＯＳの両方を使って回路が形成されたＢｉ−ＣＭＯＳ基板を用いてもよい。
【００２４】
ＭＥＭＳ基板２は、シリコン（Ｓｉ）から成るシリコン基板であり、接合部４（接合突部４２）に囲繞された部分にセンシング部２１を有している（図３（ｂ）参照）。センシング部２１には、微細加工技術によりリリース形成された多数の可動構造を有したＭＥＭＳ構造体（図示省略）が形成されている。ＣＭＯＳ基板３は、同様にシリコン（Ｓｉ）から成るシリコン基板であり、微細加工技術（半導体製造技術）により形成された集積回路（回路形成部３１）を有している。集積回路は、ＭＥＭＳ基板２のＭＥＭＳ構造体を制御するものであり、外部から入出力の信号線が接続されるようになっている（図示省略）。このように、本発明のＭＥＭＳデバイス１は、別々の工程で形成したＭＥＭＳ構造体と集積回路とを対向させ、接合するようにしている。
【００２５】
図２は、図１のＡ−Ａ線断面図である。接合部４は、加工前のシリコン基板（ＭＥＭＳ基板２）の非エッチング部分であり、絶縁層４１を介してシリコン基板に貼り合わされた接合突部４２と、接合突部４２とＣＭＯＳ基板３とを溶着接合した溶着部４３と、接合突部４２に接合方向に貫通した導通配線部４４と、を有している。接合突部４２は厚みを有し、ＭＥＭＳ基板２およびＣＭＯＳ基板３は、間に空間１０を存して接合されている。この空間１０に、ＭＥＭＳ基板２のＭＥＭＳ構造体がリリース形成されている（センシング部２１）。また、導通配線部４４により、ＭＥＭＳ基板２およびＣＭＯＳ基板３は、電気的に接続されている。
【００２６】
図２および図３（ｂ）に示すように、接合突部４２は、ＭＥＭＳ基板２の周縁に四周枠状に突設され、センシング部２１を囲繞するように平面視方形環状に配設された封止部５１と、封止部５１の４つの隅部１１に配設された隅部封止部５２と、を有している。封止部５１は、絶縁層４１を介してＭＥＭＳ基板２に突設されており、ＭＥＭＳ基板２およびＣＭＯＳ基板３を絶縁状態で封止している。４つの隅部封止部５２は、枠状の封止部５１と一体形成され、隅部１１を埋めるように多角扇形状を有している。封止部５１と隅部封止部５２とは同様の厚みを有し、封止部５１の枠状接合面５３ａと隅部封止部５２の隅部接合面５３ｂとが一面の接合面５３を構成している。そして、各隅部封止部５２は、隅部１１内側に接合方向に貫通形成されたスルーホール５４を有している。
【００２７】
図２および図４に示すように、スルーホール５４は、隅部封止部５２を貫通した主ホール５４ａと、隅部封止部５２とＭＥＭＳ基板２との間に介在した絶縁層４１を貫通した副ホール５４ｂと、を有している。主ホール５４ａおよび副ホール５４ｂは、同心上に形成され、副ホール５４ｂの径が主ホール５４ａの径よりも大きく形成されている。主ホール５４ａは、隅部封止部５２をエッチング（異方性エッチング）して形成される。副ホール５４ｂは、主ホール５４ａが形成されて露出した絶縁層４１をエッチング（等方性エッチング）して形成される。なお、副ホール５４ｂの径は、等方性エッチングのエッチング制御によって調整することができる。
【００２８】
図２に示すように、溶着部４３は、アルミニウとゲルマニウムとを共晶させたアルミニウム−ゲルマニウム合金（以下、共晶合金という）で構成され、接合突部４２の接合面５３と、この接合面５３に対面するＣＭＯＳ基板３の接合面３２（図３（ａ）参照）と、の間を溶着接合している。この場合、溶着部４３は、ＣＭＯＳ基板３の接合面３２に含アルミニウム層６１およびゲルマニウム層６２を成膜し、これに接合突部４２の接合面５３を突き合わせて加熱・加圧し、共晶反応させて形成されている（後に詳述する）。これにより、ＭＥＭＳデバイス１の周縁を四周に亘って高い封止性を得ることができる。
【００２９】
導通配線部４４は、導電性の共晶合金（導電性接合材料）で構成され、共晶合金が隅部封止部５２を貫通した主ホール５４ａに充填されて形成された配線部本体４４ａと、共晶合金が絶縁層４１を貫通した副ホール５４ｂに充填されて形成された電極部４４ｂと、を有している。配線部本体４４ａは柱状に、電極部４４ｂは配線部本体４４ａよりも断面積の大きい平板状に形成されるため、配線部本体４４ａはいわゆる電気配線として、電極部４４ｂはいわゆる電極パットとして機能する。このように、導通配線部４４は、絶縁状態で接合されたＭＥＭＳ基板２およびＣＭＯＳ基板３を同電位となるように導通させる。なお、導通配線部４４は、溶着部４３と同様の共晶合金で構成され、溶着部４３形成時（接合時）の加熱・加圧によって、溶融状態の共晶合金が毛細管現象によりスルーホール５４に充填されて形成される（後に詳述する）。すなわち、ＭＥＭＳ基板２およびＣＭＯＳ基板３が絶縁状態で溶着接合されるところ、スルーホール５４を形成し、当該スルーホール５４に共晶合金が充填されることによって、ＭＥＭＳ基板２およびＣＭＯＳ基板３が電気的に導通する。
【００３０】
このように、２つの基板間に挟まれた接合部４に、導通配線部４４を有することで、２つの基板の外側に電気接続するためのボンディングワイヤを配設する必要が無いため、ボンディングスペースを削減し、ＭＥＭＳデバイス１を大幅に薄型化および小型化することができる。
【００３１】
続いて、本実施形態に係るＭＥＭＳデバイス１の製造方法について説明する。
先ず、ＣＭＯＳ基板３に溶着部４３（共晶合金）となる金属層を成膜する。図３（ａ）に示すように、ＣＭＯＳ基板３は、ＭＥＭＳ基板２に突設された接合突部４２の接合面５３と平面視略同形の接合面３２を有している。この接合面３２は、枠状接合面３２ａと隅部接合面３２ｂとを有している。ＣＭＯＳ基板３の回路形成部３１に形成された集積回路は、アルミニウム配線を有しており、このアルミニウム配線形成時に成膜された含アルミニウム層６１が、接合面３２の表面に予め一様に成膜されている。そして、この含アルミニウム層６１上に、例えばスパッタまたは蒸着技術によって、ゲルマニウム層６２を成膜する。
【００３２】
図５は、接合前のＣＭＯＳ基板３を表裏反転して、隅部接合面３２ｂ廻りを拡大したものであり、本実施形態に係る含アルミニウム層６１およびゲルマニウム層６２の成膜配置を示している。同図に示すように、含アルミニウム層６１が接合面３２上に一様に成膜され、含アルミニウム層６１の上に成膜されたゲルマニウム層６２は、複数の筋状層部６２ａと複数の枝状層部６２ｂとで構成されている。具体的には、ゲルマニウム層６２は、相似形を為す同心の３本の筋状層部６２ａと、中間に位置する筋状層部６２ａの各部から両側に直角に分岐する複数の枝状層部６２ｂとで構成されている。一方、ＭＥＭＳ基板２側の接合面５３（接合突部４２の接合面５３）には、金属層は一切成膜されていない。
【００３３】
このように、ゲルマニウム層６２を複数の筋状層部６２ａおよび枝状層部６２ｂとして成膜することで、ゲルマニウム層６２の端部の総面積を増やし、接合面５３の面積を増やすことなく強固な接合を可能とする構成としている。また、隅部接合面５３ｂにゲルマニウム層６２が集中することにより、スルーホール５４に共晶合金が入り込みやすい成膜配置となっている。なお、効率よく共晶反応を起こすため、ゲルマニウム層６２は、含アルミニウム層６１よりも薄膜に成膜することが好ましい。また、ゲルマニウム層６２の成膜配置は上記に限らない。
【００３４】
また、接合の前にＭＥＭＳ基板２側に金属層を成膜しないことによって、ＭＥＭＳ構造体形成後の成膜工程を簡略化することができ、薄膜であるＭＥＭＳ構造体の可動構造に変形・付着・破損等の成膜による悪影響を回避することができる。また、含アルミニウム層６１は、集積回路のアルミニウム配線を利用しているため、実際の接合に要する金属成膜は、ＣＭＯＳ基板３の接合面５３へのゲルマニウム成膜のみであり、接合工程を簡略化することができる。
【００３５】
次に、ＭＥＭＳ基板２とＣＭＯＳ基板３とを突き合せ、加熱・加圧を行う。接合突部４２の接合面５３と、含アルミニウム層６１およびゲルマニウム層６２が成膜されたＣＭＯＳ基板３の接合面３２と、を突き合わせ、真空環境下でＭＥＭＳ基板２側およびＣＭＯＳ基板３側の両側から加熱し、ＭＥＭＳ基板２側から加圧を行う。これにより、成膜されたゲルマニウム層６２が含アルミニウム層６１との境界面において共晶反応を起こし、アルミニウム−ゲルマニウム合金（共晶合金）が生成される。
【００３６】
加熱によって形成された溶融状態の共晶合金は、枠状接合面５３ａ，３２ａ間において、ＭＥＭＳ基板２側からの加圧によって、接合突部４２の枠状接合面５３ａに押し当てられて溶着する。一方、隅部接合面５３ｂ，３２ｂ間において、溶融状態の共晶合金は、接合突部４２の隅部接合面５３ｂに押し当てられると共に、加圧により真空中において毛細管現象により接合突部４２の各スルーホール５４に浸入し、行き渡る。図６は、この状態の共晶合金（溶着部４３）を示している（ＣＭＯＳ基板３の図示は省略している）。
【００３７】
そして、接合突部４２の枠状接合面５３ａおよび隅部接合面５３ｂに押し当てられた共晶合金は、そのまま固着する。一方、各スルーホール５４に充填された共晶合金は、主ホール５４ａを満たした後ＭＥＭＳ基板２に到達し、副ホール５４ｂにおいて主ホール５４ａの径よりも大きく広がって固着する（図１参照）。このようにして、ＭＥＭＳ基板２とＣＭＯＳ基板３とが共晶接合されると共に、導通配線部４４が形成される。
【００３８】
なお、接合時の加熱温度は、本実施形態においてＭＥＭＳ構造体および集積回路への熱的ダメージを考慮し、４５０℃程度とすることが好ましい。また、本実施形態では、導電性接合材料としてゲルマニウムとアルミニウムとを共晶させた共晶合金を適用したが、Ａｕ−Ｇｅ共晶合金やＡｕ−Ｓｎ共晶合金等を適用可能である。この場合、接合時の加熱温度は、Ａｕ−Ｇｅ共晶合金による接合においては４００℃程度、Ａｕ−Ｓｎ共晶合金による接合においては３００℃程度、とすることが好ましい。また、接合時の加圧は、ＣＭＯＳ基板３側のから行っても、ＭＥＭＳ基板２側およびＣＭＯＳ基板３側の両側から行ってもよい。ちなみに、この共晶接合は、ウェハ状態のまま一括して封止した後、各チップに分離するウェハ・レベル・パッケージ技術（ＷＬＰ技術）を用いている。
【００３９】
これまで説明したＭＥＭＳデバイス１およびＭＥＭＳデバイス１の製造方法によれば、共晶接合のための加圧および溶融状態の共晶合金の毛細管現象によって、ＭＥＭＳ基板２とＣＭＯＳ基板３とを物理的に接合すると同時に、導通配線部４４を形成して２つの基板の電気的な接続を行うことができるため、製造工程の工程数を大幅に削減することができる。また、２つの基板間内に導通配線部４４を有するため、接合された２の基板の外側にボンディングワイヤ等を配設する必要がなく、ＭＥＭＳデバイス１を薄型化することができる。
【００４０】
また、導通配線部４４を隅部１１に形成することで、ＭＥＭＳ構造体や集積回路を避けて配線を形成することができる。また同時に、隅部封止部５２を形成することで、２つの基板の接合強度を向上することができる。また、導通配線部４４形成時において、スルーホール５４を隅部１１に形成することにより、共晶合金がスルーホール５４に充填しやすく、且つ、余分な共晶合金が接合面５３，３２の外にはみ出して望まない電極への導通を防止することができ、デバイスの生産性（歩留り）を向上させることができる。
【００４１】
なお、本実施形態では、導通配線部４４を隅部封止部５２に形成したが、ＭＥＭＳデバイス１の構造に応じて、枠状の封止部５１に貫通形成してもよい。この場合、枠状の封止部５１のコーナー部（隅部１１を囲む角部）に形成してもよいし、封止部５１の辺上に形成してもよい。また、ＭＥＭＳデバイス１の構造に応じて、ＭＥＭＳ基板２の周縁に形成した枠状の封止部５１の内外に柱状の接合突部４２を設け、この接合突部４２に導通配線部４４を貫通形成してもよい。この場合、柱状の接合突部４２は絶縁層４１を介してＭＥＭＳ基板２に突設されていることが好ましい。
【００４２】
また、本実施形態では、２つの基板を接合封止する接合突部４２をＭＥＭＳ基板２に予め突設させた構成としたが、ＣＭＯＳ基板３に予め突設させてもよい。すなわち、ＭＥＭＳ基板２およびＣＭＯＳ基板３を上下逆にして接合させてもよい。
【００４３】
また、本実施形態では、ＭＥＭＳ構造体およびこれを制御する集積回路が形成されたシリコン基板用いたが、シリコン基板に形成される構造体は、これに限らず、どのような回路であっても良い。さらには、シリコンを材料としたシリコン基板でなく、その他の素材を母材とした半導体基板（化合物半導体）を用いてもよい。
【符号の説明】
【００４４】
１：ＭＥＭＳデバイス  ２：ＭＥＭＳ基板  ３：ＣＭＯＳ基板  ４１：絶縁層  ４２：接合突部  ４４：導通配線部  ４４ａ：配線部本体  ４４ｂ：電極部  ５２：隅部封止部  ５１：封止部  ５４：スルーホール  ５４ａ：主ホール  ５４ｂ：副ホール  ６１：含アルミニウム層  ６２：ゲルマニウム層
【図１】
2011161717.tif 000003
【図２】
2011161717.tif 000004
【図３】
2011161717.tif 000005
【図４】
2011161717.tif 000006
【図５】
2011161717.tif 000007
【図６】
2011161717.tif 000008
【手続補正書】
【提出日】平成23年11月4日(2011.11.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の電子デバイスは、絶縁膜を介して、接合突部が突設された第１半導体基板と、導電性接合材料を介して、第１半導体基板の接合突部に溶着接合された第２半導体基板と、接合方向において、接合突部および絶縁膜に貫通形成されたスルーホールと、溶着接合に伴ってスルーホールに充填された導電性接合材料により構成され、第１半導体基板と第２半導体基板とを導通させる導通配線部と、を備え、導電性接合材料は、ゲルマニウムとアルミニウムとを共晶させた共晶合金で構成されていることを特徴とする。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
この構成によれば、接合突部のスルーホールに充填された導電性接合材料により、第１半導体基板および第２半導体基板を電気的に接続させるため、半導体基板の裏面からボンディングワイヤを接続する必要がなく、パッケージ段階において、ボンディングワイヤの配線スペースを削減することができる。すなわち、第１半導体基板および第２半導体基板に挟まれた空間内に導通配線部を有しているため、接合された２の半導体基板の外側にボンディングワイヤを配設する必要がなく、薄型化することができる。また、導電性接合材料により、物理的な半導体同士の接合と、電気的な半導体同士の接続を行っているため、製造工程の工程数を削減することができ、容易に製造することができる。もちろん、半導体基板の裏側にボンディングワイヤ接続のための電極パッドを成膜する必要もない。
なお、半導体基板は、シリコン基板または化合物半導体基板で構成されていることが好ましい。
また、この構成によれば、電極として成膜される含アルミニウム層を利用して、導電性接合材料を構成することができる。すなわち、予め成膜された含アルミニウム層の一部を利用して共晶接合するため、接合のための成膜工程を削減することができる。また、特殊な導電性接合材料を用いることなく、接合工程を利用して、第１半導体基板と第２半導体基板とを導通させることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁膜を介して、接合突部が突設された第１半導体基板と、
導電性接合材料を介して、前記第１半導体基板の前記接合突部に溶着接合された第２半導体基板と、
接合方向において、前記接合突部および前記絶縁膜に貫通形成されたスルーホールと、
前記溶着接合に伴って前記スルーホールに充填された前記導電性接合材料により構成され、前記第１半導体基板と前記第２半導体基板とを導通させる導通配線部と、を備え、
前記導電性接合材料は、ゲルマニウムとアルミニウムとを共晶させた共晶合金で構成されていることを特徴とする電子デバイス。
【請求項２】
前記接合突部は、前記第１半導体基板の周縁部に四周枠状に突設され、前記第１半導体基板と前記第２半導体基板との間の空間を封止する封止部を有していることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記接合突部は、前記第１半導体基板の周縁部に四周枠状に突設され、前記第１半導体基板と前記第２半導体基板との間の素子空間を封止する封止部を有し、
前記スルーホールは、前記封止部の少なくとも１のコーナー部に配設されていることを特徴とする請求項１に記載の電子デバイス。
【請求項４】
前記接合突部は、前記第１半導体基板の周縁部に四周枠状に突設され、前記第１半導体基板と前記第２半導体基板との間の素子空間を封止する封止部と、前記封止部の少なくとも１の隅部に配置した隅部封止部と、を有し、
前記スルーホールは、前記隅部封止部に配設されていることを特徴とする請求項１に記載の電子デバイス。
【請求項５】
前記スルーホールは、前記接合突部を貫通する主ホールと、前記絶縁膜を貫通する副ホールと、を有し、
前記主ホールの断面積に対し前記副ホールの断面積が大きいことを特徴とする請求項１に記載の電子デバイス。
【請求項６】
前記第１半導体基板は、接合面側に形成したＭＥＭＳ構造体を有し、
前記第２半導体基板は、接合面側に形成され、前記ＭＥＭＳ構造体を制御する集積回路を有していることを特徴とする請求項１に記載の電子デバイス。
【請求項７】
請求項１に記載の電子デバイスを製造する電子デバイスの製造方法であって、
前記第１半導体基板の前記接合突部と前記第２半導体基板とを溶着接合するときに、加圧による押し込みまたは毛細管現象を利用して、溶融した前記導電性接合材料を前記スルーホールに充填することを特徴とする電子デバイスの製造方法。
【国際調査報告】
2011161717.tif 000009
2011161717.tif 000010
2011161717.tif 000011
2011161717.tif 000012