(57)【要約】フィードスルーに起因する蓄積ノードの電位の降下を低減することにより、蓄積キャパシタの容量を小さくしてセンサ感度の向上を図る。光センサは、蓄積ノード（Ｎ２）に、蓄積キャパシタ（Ｃ２）の第１端子と蓄積ノード（Ｎ２）の電位に応じた信号を出力するＭＯＳトランジスタ（Ｍ１）のゲートとが接続される。第１フォトダイオード（ＤＳ）のアノードには、リセット期間中は順バイアスのパルス電圧が供給される一方、蓄積期間及び読出し期間中は逆バイアス電圧が供給される。第２フォトダイオード（ＤＭ）のアノードには、全ての動作期間において逆バイアス電圧が供給される。蓄積キャパシタの第２端子には、リセット期間及び蓄積期間中は、蓄積ノードの電位をＭＯＳトランジスタ（Ｍ１）の閾値未満に保持する電圧が供給される一方、読出し期間中は、蓄積ノード（Ｎ２）の電位をＭＯＳトランジスタ（Ｍ１）の閾値以上に突き上げる電圧が供給される。
2011024571.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２フォトダイオードと、
前記第１及び第２フォトダイオードのカソードがそれぞれ接続された蓄積ノードと、
前記蓄積ノードに第１端子が接続された蓄積キャパシタと、
前記蓄積ノードにゲートが接続され、該蓄積ノードの電位に応じた信号を出力するＭＯＳトランジスタとを備え、
前記第１フォトダイオードのアノードに対して、リセット期間中は順バイアスのパルス電圧が供給される一方、蓄積期間及び読出し期間中は逆バイアス電圧が供給され、
前記第２フォトダイオードのアノードに対して、全ての動作期間において、逆バイアス電圧が供給され、
前記蓄積キャパシタの第２端子に対して、前記リセット期間及び前記蓄積期間中は、前記蓄積ノードの電位を前記ＭＯＳトランジスタの閾値未満の範囲に保持する電圧が供給され、前記読出し期間中は、前記蓄積ノードの電位を前記ＭＯＳトランジスタの閾値以上の範囲に突き上げる電圧が供給される、光センサ。
【請求項２】
前記第１フォトダイオードは、前記第２フォトダイオードに比べて寄生容量が小さい、請求項１に記載の光センサ。
【請求項３】
前記第２フォトダイオードのアノードに供給される逆バイアス電圧は、前記第１フォトダイオードのアノードに供給される逆バイアス電圧と等しい、請求項１または２に記載の光センサ。
【請求項４】
前記蓄積キャパシタの第２端子に対して前記読出し期間に供給される電圧は、前記ＭＯＳトランジスタが線形領域で動作する範囲内に前記蓄積ノードの電位が制限されるように、設定されている、請求項１〜３のいずれか１項に記載の光センサ。
【請求項５】
前記第１フォトダイオードのアノードは、リセット期間中に順バイアスのパルス電圧が供給されるリセット制御線に接続されていて、
前記第２フォトダイオードのアノードは、全ての動作期間において、逆バイアス電圧が供給される逆バイアス電圧供給線に接続されていて、
前記蓄積キャパシタの第２端子は、読出し期間中に、前記蓄積ノードの電位を前記ＭＯＳトランジスタの閾値以上に突き上げるような電圧が供給される読出し制御線に接続されている、請求項１〜４のいずれか１項に記載の光センサ。
【請求項６】
複数の画素ブロックが配列された画素領域を有する表示パネルと、
前記画素領域を構成する要素を駆動するための信号処理を行なう駆動回路とを備え、
前記画素ブロックは、表示要素により構成された表示部と、入射光を検出するための光センサ部とを含み、
前記光センサ部は、請求項１〜５のいずれか１項に記載の光センサによって構成されている、表示装置。
【請求項７】
前記画素ブロックは、１個の前記表示部と１個の前記光センサ部とを含み、
前記光センサ部は、各１個の前記第１及び第２フォトダイオードと、１個の前記蓄積キャパシタと、１個の前記ＭＯＳトランジスタとを備える、請求項６に記載の表示装置。
【請求項８】
前記画素ブロックは、１個の前記表示部と１個の前記光センサ部とを含み、
前記光センサ部は、各１個の前記第１及び第２フォトダイオードと、２個の前記蓄積キャパシタと、１個の前記ＭＯＳトランジスタとを備える、請求項６に記載の表示装置。
【請求項９】
前記画素ブロックは、２個の前記表示部と１個の前記光センサ部とを含み、
前記光センサ部は、１個の前記第１フォトダイオードと、４個の前記第２フォトダイオードと、５個の前記蓄積キャパシタと、１個の前記ＭＯＳトランジスタとを備える、請求項６に記載の表示装置。
【請求項１０】
前記画素ブロックは、２個の前記表示部と１個の前記光センサ部とを含み、
前記光センサ部は、２個の前記第１フォトダイオードと、３個の前記第２フォトダイオードと、５個の前記蓄積キャパシタと、１個の前記ＭＯＳトランジスタとを備える、請求項６に記載の表示装置。
【請求項１１】
前記画素ブロックは、２個の前記表示部と１個の前記光センサ部とを含み、
前記光センサ部は、１個の前記第１フォトダイオードと、３個の前記第２フォトダイオードと、４個の前記蓄積キャパシタと、２個の前記ＭＯＳトランジスタとを備える、請求項６に記載の表示装置。
【請求項１２】
前記画素ブロックは、４個の前記表示部と１個の前記光センサ部とを含み、
前記光センサ部は、２個の前記第１フォトダイオードと、８個の前記第２フォトダイオードと、１０個の前記蓄積キャパシタと、２個の前記ＭＯＳトランジスタとを備える、請求項６に記載の表示装置。
【請求項１３】
前記表示部は、三原色の表示要素を含む、請求項６〜１２のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオードを用いて受光量を検出する光センサ、及び画素領域内に該光センサを備えた表示装置に関する。
【背景技術】
【０００２】
ノート型コンピュータや携帯電話等の各種機器の表示装置として、液晶表示装置や有機ＥＬディスプレイなどが知られている。表示装置は、一般に、複数の走査線と複数の信号線との交差部に画素領域が設けられているとともに、各画素領域に画素電極等の表示要素や駆動用の薄膜トランジスタ等が配置されている。【０００３】
そのような表示装置において、画素領域にフォトダイオード等の光検出素子を用いた光センサを表示要素と並べて配置し、受光量を検出する構成が提案されている（例えば特開２００２−１８２８３９号公報、国際公開第２００７／１４５３４６号パンフレット）。この構成により、外光の明るさを検出したり、読み取り面に近接した物体の画像を取り込んだりすることが可能になる。【０００４】
この種の光センサ付の従来の液晶表示装置では、走査線と信号線との各交差部に配列された液晶画素部と並んで光センサが配置されることにより、ＭＯＳイメージセンサを構成している。ＭＯＳイメージセンサを構成する各光センサは、フォトダイオードと、該フォトダイオードの受光量に応じて電荷を蓄積する蓄積キャパシタと、ＭＯＳトランジスタと、それらの動作を制御するための各種制御線とを備えている。光センサでは、制御線から供給される信号によりＭＯＳトランジスタのスイッチング等が行われ、これにより、蓄積キャパシタの電荷リセットや、該蓄積キャパシタからの電荷の読出しが制御される。【０００５】
特開２００２−１８２８３９号公報に開示された光センサの構成を、図１２に示す。フォトダイオードＤＬは、そのカソードが蓄積ノードＮ１に接続されている。蓄積ノードＮ１には、さらに、蓄積キャパシタＣ１の第１端子及びＭＯＳトランジスタＭ１のゲートが接続されている。フォトダイオードＤＬのアノードは、リセット制御線ＲＳＴに接続されている。蓄積キャパシタＣ１の第２端子は、読出し制御線ＲＳに接続されている。ＭＯＳトランジスタＭ１のソースには、信号読出し時に電圧ＶＤＤが供給され、ドレインは信号読出し線ＳＬに接続されている。この光センサは、１個のＭＯＳトランジスタＭ１のみで動作させることができるため、小さな占有面積で配置することができる。【０００６】
図１３を参照して、図１２の光センサの動作について説明する。図１３の（ａ）は、信号の変化に伴う蓄積ノードＮ１の電位の変化波形を示す。図１３の（ｂ）はリセット制御線ＲＳＴに供給されるリセット信号の電圧波形を、図１３の（ｃ）は読出し制御線ＲＳに印加される読出し信号の電圧波形をそれぞれ示す。この光センサの動作は、リセット期間、蓄積期間、及び読出し期間のサイクルの繰り返しにより行われる。【０００７】
まず、リセット期間の開始時には、図１３の（ｂ）に示すように、リセット制御線ＲＳＴのリセット信号が、ローレベルＶＲＳＴＬからハイレベルＶＲＳＴＨに遷移する。このとき、図１３の（ｃ）に示すように、読出し制御線ＲＳの読出し信号は、ローレベルＶＲＳＬの状態である。従って、フォトダイオードＤＬは、順バイアス状態となり、蓄積ノードＮ１を介して蓄積キャパシタＣ１にハイレベルＶＲＳＴＨの電圧が印加される。それにより、リセット期間中に蓄積キャパシタＣ１が充電されてプリチャージ状態になり、図１３の（ａ）に示すように、蓄積ノードＮ１の電位はＶＲＳＴＨとなる。ここで、ＶＲＳＴＨは、ＭＯＳトランジスタＭ１の閾値電圧よりも低くなるように設定される。従って、ＭＯＳトランジスタＭ１は、リセット期間及び続く蓄積期間にはオフ状態である。【０００８】
その後、図１３の（ｂ）に示すようにリセット信号がローレベルＶＲＳＴＬに戻ると、フォトダイオードＤＬは逆バイアス状態となり、蓄積期間が開始される。このとき、瞬間的に、フォトダイオードＤＬの寄生容量を介して蓄積キャパシタＣ１の電荷が一部放電し、図１３の（ａ）に示すように、蓄積ノードＮ１の電位が一定電圧（ＶＦＤ１）、降下してＶＮ１０になる。この現象をフィードスルーと呼ぶ。【０００９】
蓄積期間中には、フォトダイオードＤＬの受光量に応じて発生する電荷により、蓄積ノードＮ１からフォトダイオードＤＬを介してリセット制御線ＲＳＴに電流が流れる。そうすると、図１３の（ａ）に示すように、蓄積ノードＮ１の電位は、ＶＮ１０から漸次低下して、蓄積期間の終了時にはＶＮ１１になる。この蓄積ノードＮ１の電位ＶＮ１１も、ＭＯＳトランジスタＭ１の閾値電圧を超えないように設定されている。【００１０】
読出し期間の開始時には、図１３の（ｃ）に示すように、読出し信号の電圧が上昇してハイレベルＶＲＳＨになるとともに、ＭＯＳトランジスタＭ１のソースにはＶＤＤが供給される。上述のように読出し信号がハイレベルＶＲＳＨになることで、蓄積キャパシタＣ１を介して電荷の注入が発生し、図１３の（ａ）に示すように、蓄積ノードＮ１の電位が読出し電位ＶＧ１まで上昇する。電位ＶＧ１はＭＯＳトランジスタＭ１の閾値電圧を超えるように設定されているので、ＭＯＳトランジスタＭ１はオンになり、蓄積ノードＮ１の電位に応じた出力信号が信号読出し線ＳＬを通じて読み出される。【００１１】
読出し期間の終了時には、図１３の（ｃ）に示すように、読出し信号はローレベルＶＲＳＬに戻り、ＭＯＳトランジスタＭ１のソースはＶＤＤから遮断される。従って、蓄積キャパシタＣ１を介して蓄積ノードＮ１の電荷の排出が発生し、蓄積ノードＮ１の電位はＭＯＳトランジスタＭ１の閾値電圧よりも低い値ＶＮ１１に戻る。【００１２】
以上の動作により、リセット期間では、蓄積ノードＮ１がフォトダイオードＤＬを介してリセット（プリチャージ）される。そして、蓄積期間では、フォトダイオードＤＬで発生する電荷に応じて蓄積ノードＮ１の電位が変化する。読出し期間では、蓄積ノードＮ１の電位の変化が、ＭＯＳトランジスタＭ１により読み出されて、光検出出力が得られる。
【発明の開示】
【００１３】
図１２に示した光センサの読出し期間に印加される読出し信号のハイレベルＶＲＳＨは、蓄積ノードＮ１の電位をＭＯＳトランジスタＭ１の閾値電圧よりも高く突き上げるように設定される。一方、蓄積ノードＮ１の電位ＶＧ１は、受光量に応じて変化する蓄積ノードＮ１の電位ＶＮ１１を、読出し信号ＶＲＳＨにより持ち上げたものであるから、フォトダイオードＤＬの感度レンジの範囲で変動する。
【００１４】
そのため、ＭＯＳトランジスタＭ１が線形領域で駆動される範囲内に読出し時の蓄積ノードＮ１の電位ＶＧ１が収まるように、読出し信号ＶＲＳＨの値は設定される。すなわち、ＭＯＳトランジスタＭ１がゲート電圧に対するドレイン電圧の変化が線形となる領域で駆動されることも考慮して、読出し信号のハイレベルＶＲＳＨが設定される。これにより、出力信号の処理が容易になるとともに、ＭＯＳトランジスタＭ１の出力のダイナミックレンジの確保が容易となる。
【００１５】
蓄積ノードＮ１の電位が突き上げられる大きさは、読出し信号ＶＲＳＨにより蓄積キャパシタＣ１を介して注入される電荷量に依存する。蓄積キャパシタＣ１の容量Ｃ１が大きいほど、同一レベルの読出し信号ＶＲＳＨにより突き上げられる電圧値は大きくなる。従って、蓄積キャパシタＣ１の容量Ｃ１が大きい方が、読出し信号ＶＲＳＨのレベルが低くてよいため、有利である。
【００１６】
しかし、蓄積キャパシタＣ１の容量Ｃ１が大きいと、下記の式で表される蓄積ノードＮ１の容量ＣＮ１が大きくなる。ＣＤＬはフォトダイオードＤＬの寄生容量、ＣＭ１はＭＯＳトランジスタＭ１のゲート容量である。
【００１７】
ＣＮ１＝Ｃ１＋ＣＤＬ＋ＣＭ１
蓄積ノードＮ１の容量ＣＮ１が大きいと、フォトダイオードＤＬで生じる電荷量に起因する、蓄積ノードＮ１の電位の変化量が小さくなり、センサ感度が低下する。その理由は以下のとおりである。すなわち、センサ感度を大きくするためには、蓄積ノードＮ１の電位のレンジを大きくする必要がある。蓄積ノードＮ１の電位のレンジは、蓄積期間中に蓄積ノードＮ１の電荷がフォトダイオードＤＬを介してリセット制御線ＲＳＴに流れた電荷量の最大値Ｑ２と、最小値Ｑ１とによって決まる。
【００１８】
蓄積ノードＮ１の電位のレンジは、電荷量の最大値Ｑ２のときの蓄積ノードＮ１の電位ＶＮ１２から、最小値Ｑ１のときの蓄積ノードＮ１の電位ＶＮ１１までの範囲であり、下記の式で表される。Ｑ０は、フィードスルー発生直後の蓄積ノードＮ１の電位ＶＮ１０に対応する電荷量である。
【００１９】
蓄積ノード電圧のレンジ＝ＶＮ１１−ＶＮ１２
＝（Ｑ０−Ｑ１）／ＣＮ１−（Ｑ０−Ｑ２）／ＣＮ１
＝（Ｑ２−Ｑ１）／ＣＮ１
つまり、高いセンサ感度を得るためには、蓄積ノードの容量ＣＮ１を小さくすることが望ましく、従って蓄積キャパシタＣ１の容量Ｃ１も小さいのが望ましい。
【００２０】
また、読出し信号のハイレベルＶＲＳＨの適切な大きさは、蓄積期間の開始時における蓄積ノードＮ１の電位ＶＮ１０に依存する。従って、フィードスルーによる蓄積ノードＮ１の電位の降下量に影響を受ける。すなわち、フィードスルーによる蓄積ノードＮ１の電位の降下が小さい程、読出し信号のハイレベルＶＲＳＨの値は低くてよい。
【００２１】
以上の点を考慮して、フィードスルーに起因する蓄積ノード電位の降下を低減することにより、蓄積キャパシタの容量を小さくしてセンサ感度を向上させることのできる光センサ、およびそれを用いた表示装置を提供する。
【００２２】
本発明の一実施形態に係る光センサは、第１及び第２フォトダイオードと、該第１及び第２フォトダイオードのカソードがそれぞれ接続された蓄積ノードと、該蓄積ノードに第１端子が接続された蓄積キャパシタと、前記蓄積ノードにゲートが接続され、該蓄積ノードの電位に応じた信号を出力するＭＯＳトランジスタとを備え、前記第１フォトダイオードのアノードに対して、リセット期間中は順バイアスのパルス電圧が供給される一方、蓄積期間及び読出し期間中は逆バイアス電圧が供給され、前記第２フォトダイオードのアノードに対して、全ての動作期間において、逆バイアス電圧が供給され、前記蓄積キャパシタの第２端子に対して、前記リセット期間及び前記蓄積期間中は、前記蓄積ノードの電位を前記ＭＯＳトランジスタの閾値未満に保持する電圧が供給され、前記読出し期間中は、前記蓄積ノードの電位を前記ＭＯＳトランジスタの閾値以上に突き上げる電圧が供給される。
【００２３】
本発明の一実施形態によれば、複数個に分割されたフォトダイオードの一部を介して蓄積ノードに対するリセット電圧の供給を行なうことにより、フィードスルーに関与するフォトダイオードの寄生容量が小さくなる。これにより、フィードスルーによる蓄積ノードの電圧降下が低減されるので、蓄積容量の容量値を小さくすることが可能となり、センサ感度を向上させることができる。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の第１の実施形態に係る光センサの構成を示す回路図である。
【図２】図２は、本発明の第１の実施形態に係る光センサの動作を説明するための波形図である。
【図３】図３は、第２の実施形態に係る表示装置の概略構成を示すブロック図である。
【図４】図４は、第２の実施形態に係る表示装置の画素領域の概略構成を示す平面図である。
【図５】図５は、第２の実施形態に係る表示装置の一画素の具体的な構成を示す回路図である。
【図６】図６は、第２の実施形態に係る表示装置の光センサ部の動作を示す波形図である。
【図７Ａ】図７Ａは、第３の実施形態に係る表示装置の画素領域の構成を示す概略構成図である。
【図７Ｂ】図７Ｂは、第３の実施形態に係る表示装置の一画素の構成を示す回路図である。
【図７Ｃ】図７Ｃは、第３の実施形態に係る表示装置における一画素の各要素のレイアウトを示す平面図である。
【図８Ａ】図８Ａは、第４の実施形態に係る表示装置の画素領域の構成を示す概略構成図である。
【図８Ｂ】図８Ｂは、第４の実施形態に係る表示装置の一画素の構成を示す回路図である。
【図８Ｃ】図８Ｃは、第４の実施形態に係る表示装置における一画素の各要素のレイアウトを示す平面図である。
【図９Ａ】図９Ａは、第５の実施形態に係る表示装置の画素領域の構成を示す概略構成図である。
【図９Ｂ】図９Ｂは、第５の実施形態に係る表示装置の一画素の構成を示す回路図である。
【図９Ｃ】図９Ｃは、第５の実施形態に係る表示装置における一画素の各要素のレイアウトを示す平面図である。
【図１０Ａ】図１０Ａは、第６の実施形態に係る表示装置の画素領域の構成を示す概略構成図である。
【図１０Ｂ】図１０Ｂは、第６の実施形態に係る表示装置の一画素の構成を示す回路図である。
【図１０Ｃ】図１０Ｃは、第６の実施形態に係る表示装置における一画素の各要素のレイアウトを示す平面図である。
【図１１Ａ】図１１Ａは、第７の実施形態に係る表示装置の画素領域の構成を示す概略構成図である。
【図１１Ｂ】図１１Ｂは、第７の実施形態に係る表示装置の一画素の構成を示す回路図である。
【図１１Ｃ】図１１Ｃは、第７の実施形態に係る表示装置における一画素の各要素のレイアウトを示す平面図である。
【図１２】図１２は、従来例の光センサの構成を示す回路図である。
【図１３】図１３は、従来例の光センサの動作を説明するための波形図である。
【発明を実施するための形態】
【００２５】
本発明の一実施形態に係る光センサは、第１及び第２フォトダイオードと、該第１及び第２フォトダイオードのカソードがそれぞれ接続された蓄積ノードと、該蓄積ノードに第１端子が接続された蓄積キャパシタと、前記蓄積ノードにゲートが接続され、該蓄積ノードの電位に応じた信号を出力するＭＯＳトランジスタとを備え、前記第１フォトダイオードのアノードに対して、リセット期間中は順バイアスのパルス電圧が供給される一方、蓄積期間及び読出し期間中は逆バイアス電圧が供給され、前記第２フォトダイオードのアノードに対して、全ての動作期間において、逆バイアス電圧が供給され、前記蓄積キャパシタの第２端子に対して、前記リセット期間及び前記蓄積期間中は、前記蓄積ノードの電位を前記ＭＯＳトランジスタの閾値未満に保持する電圧が供給され、前記読出し期間中は、前記蓄積ノードの電位を前記ＭＯＳトランジスタの閾値以上に突き上げる電圧が供給される（第１の構成）。
【００２６】
以上の構成により、第１フォトダイオードの寄生容量は、フォトダイオードを１個設ける従来の構成に比べて寄生容量が小さくなる。そのため、リセット期間後のフィードスルーに伴う電圧降下は、第１フォトダイオードの寄生容量の影響によって、従来よりも小さくなる。このようにフィードスルーに伴う電圧降下を小さくすることによって、蓄積ノードの電位の突き上げに必要な電圧を小さくすることができる。すなわち、上述の構成によって、読み出し期間中に蓄積キャパシタを介して蓄積ノードの電位を突き上げる電圧を小さくすることができるため、該蓄積キャパシタの容量を小さくすることができる。したがって、センサ感度の向上を図れる。
【００２７】
前記第１の構成において、前記第１フォトダイオードは、前記第２フォトダイオードに比べて寄生容量が小さいことが好ましい（第２の構成）。
【００２８】
このように第１フォトダイオードの寄生容量を小さくすることで、その分、フィードスルーによる電圧降下を小さくすることができる。したがって、前記蓄積キャパシタの容量を小さくすることができ、センサ感度を向上することができる。
【００２９】
前記第１または第２の構成において、前記第２フォトダイオードのアノードに供給される逆バイアス電圧は、前記第１フォトダイオードのアノードに供給される逆バイアス電圧と等しい構成が好ましい（第３の構成）。
【００３０】
これにより、第２フォトダイオードを常に逆バイアス状態にすることができる。よって、第２フォトダイオードは蓄積期間に受光量に応じて電荷を流す役割を果たす一方、リセット期間の直後のフィードスルーは、第１フォトダイオードの寄生容量に起因して生じる。したがって、フィードスルーによる電圧降下を従来の構成に比べて小さくすることができ、蓄積キャパシタの容量を低減することができる。
【００３１】
前記第１から第３の構成のうちいずれか一つの構成において、前記蓄積キャパシタの第２端子に対して前記読出し期間に供給される電圧は、前記ＭＯＳトランジスタが線形領域で動作する範囲内に前記蓄積ノードの電位が制限されるように、設定されていることが好ましい（第４の構成）。
【００３２】
こうすることで、ＭＯＳトランジスタを線形領域内で動作させることができる。
【００３３】
前記第１から第４の構成のうちいずれか一つの構成において、前記第１フォトダイオードのアノードは、リセット期間中に順バイアスのパルス電圧が供給されるリセット制御線に接続されていて、前記第２フォトダイオードのアノードは、全ての動作期間において、逆バイアス電圧が供給される逆バイアス電圧供給線に接続されていて、前記蓄積キャパシタの第２端子は、読出し期間中に、前記蓄積ノードの電位を前記ＭＯＳトランジスタの閾値以上に突き上げるような電圧が供給される読出し制御線に接続されていることが好ましい（第５の構成）。
【００３４】
本発明の一実施形態に係る表示装置は、複数の画素ブロックが配列された画素領域を有する表示パネルと、前記画素領域を構成する要素を駆動するための信号処理を行なう駆動回路とを備え、前記画素ブロックは、表示要素により構成された表示部と、入射光を検出するための光センサ部とを含み、該光センサ部は、請求項１〜５のいずれか１項に記載の光センサによって構成されている（第６の構成）。
【００３５】
前記第６の構成において、前記画素ブロックは、１個の前記表示部と１個の前記光センサ部とを含み、該光センサ部は、各１個の前記第１及び第２フォトダイオードと、１個の前記蓄積キャパシタと、１個の前記ＭＯＳトランジスタとを備えていてもよい（第７の構成）。あるいは、前記光センサ部は、各１個の前記第１及び第２フォトダイオードと、２個の前記蓄積キャパシタと、１個の前記ＭＯＳトランジスタとを備えていてもよい（第８の構成）。
【００３６】
また、前記第６の構成において、前記画素ブロックは、２個の前記表示部と１個の前記光センサ部とを含み、該光センサ部は、１個の前記第１フォトダイオードと、４個の前記第２フォトダイオードと、５個の前記蓄積キャパシタと、１個の前記ＭＯＳトランジスタとを備えていてもよい（第９の構成）。あるいは、前記光センサ部は、２個の前記第１フォトダイオードと、３個の前記第２フォトダイオードと、５個の前記蓄積キャパシタと、１個の前記ＭＯＳトランジスタとを備えていてもよい（第１０の構成）。こうすることで、第１フォトダイオードが２個になるため、リセット能力が向上し、短時間でリセットすることができる。あるいは、前記光センサ部は、１個の前記第１フォトダイオードと、３個の前記第２フォトダイオードと、４個の前記蓄積キャパシタと、２個の前記ＭＯＳトランジスタとを備えていてもよい（第１１の構成）。これにより、読み出し期間中に信号出力するＭＯＳトランジスタが２個になるため、読み出し時間を短縮することができる。
【００３７】
また、前記第６の構成において、前記画素ブロックは、４個の前記表示部と１個の前記光センサ部とを含み、前記光センサ部には、２個の前記第１フォトダイオードと、８個の前記第２フォトダイオードと、１０個の前記蓄積キャパシタと、２個の前記ＭＯＳトランジスタとを備える構成とすることができる（第１２の構成）。
【００３８】
また、前記第６から第１２の構成のうちいずれか一つの構成において、前記表示部は、三原色の表示要素を含む構成とすることができる（第１３の構成）。
【００３９】
以下、より具体的な実施形態について、図面を参照しながら説明する。
【００４０】
また、以下で参照する各図は、説明の便宜上、実施形態の構成部材のうち、説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明の一実施形態にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
【００４１】
［第１の実施形態］
第１の実施形態に係る光センサについて、図１及び図２を参照して説明する。図１は光センサの構成を示す回路図であり、図２は光センサの動作を示す波形図である。この光センサにおけるフォトダイオード以外の基本的な構成は、図１２に示した従来例の場合と同様である。図１の構成では、図１２におけるフォトダイオードＤＬが第１フォトダイオードＤＳと第２フォトダイオードＤＭとに分けて設けられている。この第１フォトダイオードＤＳは、第２フォトダイオードに比べて能力が小さくなるように形成されている。ここで、フォトダイオードの能力とは、後述する蓄積期間中にフォトダイオードが逆バイアス状態で電荷を流す能力、すなわちフォトダイオードのサイズを意味する。このフォトダイオードの能力はフォトダイオードの寄生容量に対応するため、第１フォトダイオードＤＳの寄生容量は、第２フォトダイオードの寄生容量に比べて小さい。
【００４２】
以下の説明において、図１２に示した従来例と同様の要素については同一の参照符号を付して、重複する部分については説明を一部省略する。
【００４３】
この光センサでは、第１、第２フォトダイオードＤＳ、ＤＭのカソードは、いずれも蓄積ノードＮ２に接続されている。この蓄積ノードＮ２には、さらに、蓄積キャパシタＣ２の第１端子及びＭＯＳトランジスタＭ１のゲートが接続されている。第１フォトダイオードＤＳのアノードは、リセット制御線ＲＳＴに接続されている。第２フォトダイオードＤＭのアノードは、逆バイアス電圧供給線ＲＳＴＬに接続されている。蓄積キャパシタＣ２の第２端子は、読出し制御線ＲＳに接続されている。ＭＯＳトランジスタＭ１のソースには、信号読出し時にＶＤＤが供給される。ＭＯＳトランジスタＭ１のドレインは、信号読出し線ＳＬに接続されている。
【００４４】
図２を参照して、図１の光センサの動作について説明する。図２の（ａ）は、信号の変化に伴う蓄積ノードＮ２の電位の波形を示す。図２の（ｂ）は、リセット制御線ＲＳＴから供給されるリセット信号の電圧波形を示す。図２の（ｃ）は、逆バイアス電圧供給線ＲＳＴＬから供給される逆バイアス電圧の波形を示す。図２の（ｄ）は、読出し制御線ＲＳから印加される読出し信号の電圧波形を示す。光センサは、リセット期間、蓄積期間、及び読出し期間の各動作を繰り返す。
【００４５】
まず、リセット期間の開始時には、図２の（ｂ）に示すように、リセット制御線ＲＳＴのリセット信号により第１フォトダイオードＤＳに印加される電圧が、ローレベルＶＲＳＴＬからハイレベルＶＲＳＴＨに変化する。このとき、図２の（ｄ）に示すように、読出し制御線ＲＳの読出し信号は、ローレベルＶＲＳＬの状態である。従って、第１フォトダイオードＤＳは順バイアス状態となる。なお、図２の（Ｃ）に示すように、逆バイアス電圧供給線ＲＳＴＬの逆バイアス電圧は、常にリセット信号のローレベルＶＲＳＴＬと同一のレベルで一定である。従って、第２フォトダイオードＤＭは常に逆バイアス状態である。
【００４６】
第１フォトダイオードＤＳが順バイアス状態となることにより、蓄積ノードＮ２を介して蓄積キャパシタＣ２にハイレベルＶＲＳＴＨの電圧が印加される。これにより、リセット期間中に蓄積キャパシタＣ２が充電されてプリチャージ状態になり、図２の（ａ）に示すように、蓄積ノードＮ２の電位はＶＲＳＴＨとなる。電位ＶＲＳＴＨはＭＯＳトランジスタＭ１の閾値電圧よりも低くなるように設定されているため、ＭＯＳトランジスタＭ１は、リセット期間及び続く蓄積期間にはオフ状態である。
【００４７】
図２の（ｂ）に示すように、リセット信号がローレベルＶＲＳＴＬに戻ると、第１フォトダイオードＤＳは逆バイアス状態に変化し、蓄積期間が開始する。このとき、図２の（ａ）に示すように、瞬間的に、第１フォトダイオードＤＳの寄生容量を介したフィードスルーによって電圧ＶＦＤ２分の電圧降下が発生し、蓄積ノードＮ２の電位がＶＮ２０になる。
【００４８】
蓄積期間中では、受光量に応じて第１及び第２フォトダイオードＤＳ、ＤＭに発生した電荷により、蓄積ノードＮ２から第１及び第２フォトダイオードＤＳ、ＤＭを介してリセット制御線ＲＳＴ及び逆バイアス電圧供給線ＲＳＴＬに電流が流れる。その結果、図２の（ａ）に示すように、蓄積ノードＮ２の電位はＶＮ２０から漸次低下して、蓄積期間の終了時にはＶＮ２１になる。このときの蓄積ノードＮ２の電位ＶＮ２１も、ＭＯＳトランジスタＭ１の閾値電圧を超えないように設定される。
【００４９】
読出し期間の開始時には、図２の（ｄ）に示すように、読出し信号の電圧が上昇してハイレベルＶＲＳＨになるとともに、ＭＯＳトランジスタＭ１のソースにはＶＤＤが供給される。このように、読出し信号がハイレベルＶＲＳＨになることで、蓄積キャパシタＣ２を介して蓄積ノードＮ２に電荷の注入が生じ、図２の（ａ）に示すように、蓄積ノードＮ２の電位がＶＧ２まで上昇する。電位ＶＧ２がＭＯＳトランジスタＭ１の閾値電圧を超えるように、読出し信号のハイレベルＶＲＳＨの値が設定され、従って、ＭＯＳトランジスタＭ１はオンになり、蓄積ノードＮ２の電位ＶＧ２に応じた出力信号が、信号読出し線ＳＬを通じて読み出される。このとき、ＭＯＳトランジスタＭ１が線形領域で動作するように、読出し信号のハイレベルＶＲＳＨの値が設定される。
【００５０】
読出し期間の終了時には、図２の（ｄ）に示すように、読出し信号はローレベルＶＲＳＬに戻り、ＭＯＳトランジスタＭ１のソースはＶＤＤから遮断される。従って、蓄積キャパシタＣ２を介して蓄積ノードＮ２の電荷の移動が生じて、該蓄積ノードＮ２の電位はＭＯＳトランジスタＭ１の閾値電圧よりも低い値ＶＮ２１に戻る。
【００５１】
以上の動作において、第１フォトダイオードＤＳの寄生容量に起因するフィードスルーによる蓄積ノードＮ２の降下電圧ＶＦＤ２は、図１２及び図１３に示した従来例の場合の蓄積ノードＮ１の降下電圧ＶＦＤ１よりも小さい。その理由は、次のとおりである。
【００５２】
すなわち、蓄積期間中に第１及び第２フォトダイオードＤＳ、ＤＭで生じる電荷量の合計を、従来例のフォトダイオードＤＬで発生する電荷量と同等とすれば、第１フォトダイオードＤＳのサイズは従来例のフォトダイオードＤＬよりも小さくなる。この場合、第１フォトダイオードＤＳの寄生容量に起因して発生するフィードスルーによる電荷の移動量は、従来例のフォトダイオードＤＬの場合よりも小さい。したがって、蓄積ノードＮ２の電位の降下も小さくなる。
【００５３】
これにより、蓄積期間の終了時の蓄積ノードＮ２の電位ＶＮ２１は、上記従来例の場合の蓄積ノードＮ１の電位ＶＮ２１よりも高くなる。そのため、蓄積キャパシタＣ２の容量を従来例の蓄積キャパシタＣ１の容量より小さくしても、蓄積ノードＮ２の電位を、従来例と同等の読出し信号のハイレベルＶＲＳＨで突き上げてＭＯＳトランジスタＭ１の線形動作領域まで上昇させることができる。
【００５４】
このように、従来例と同等の動作を実現しつつ、蓄積キャパシタＣ２の容量を小さくしてセンサ感度を向上させることができる。このように蓄積キャパシタＣ２の容量を小さくすることにより、蓄積キャパシタＣ２の面積を小さくすることができる。これにより、ディスプレイ及びセンサが一体形成されている場合には、表示部の開口率を上げることができ、表示輝度を向上させることができる。
【００５５】
あるいは、蓄積キャパシタＣ２の容量を維持した場合には、読出し信号のハイレベルＶＲＳＨの振幅を低減しても従来例と同様の感度を維持することができる。これにより、読出し信号を生成するための消費電力の低減を図れる。
【００５６】
［第２の実施形態］
第２の実施形態に係る光センサを含む液晶表示装置の構成、及び動作について、図３〜図６を参照して説明する。
【００５７】
図３は、本実施形態における液晶表示装置が備える表示パネル用のアクティブマトリクス基板１０の概略構成を示すブロック図である。このアクティブマトリクス基板１０は、ガラス基板上に形成された、画素領域１、ディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラムドライバ４、センサロウドライバ５、バッファアンプ６、ＦＰＣコネクタ７を備えている。また、画素領域１内の光センサ（後述）で取り込まれた画像信号を処理するための信号処理回路８が、ＦＰＣコネクタ７及びＦＰＣ９を介して、アクティブマトリクス基板１０に接続されている。ディスプレイゲートドライバ２、ディスプレイドライバ３、センサカラムドライバ４及びセンサロウドライバ５が、画素領域１を構成する要素（例えば、トランジスタ）を駆動するための駆動回路に対応する。
【００５８】
なお、アクティブマトリクス基板１０の上記の構成要素は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図３に示すアクティブマトリクス基板１０の上記の構成部材のうち少なくとも一部が、ＦＰＣ９上に実装されることも考えられる。アクティブマトリクス基板１０は、全面に対向電極が形成された対向基板（図示せず）との間に間隙が形成されるように該対向基板と対向して配置される。該間隙内には、液晶材料が封入される。
【００５９】
画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサ（図示せず）が設けられている。
【００６０】
センサカラムドライバ４は、センサ画素読出し回路１１と、センサカラムアンプ１２と、センサカラム走査回路１３とを含む。センサ画素読出し回路１１には、画素領域１からセンサ出力ＶＳＯＵＴｊ（ｊ＝１〜Ｎ）が出力される。なお、通常、センサカラムドライバ４は、ディスプレイソースドライバ３に搭載されるため、センサ出力ＶＳＯＵＴｊは、ディスプレイソースドライバ３内の信号として処理される。
【００６１】
センサ画素読出し回路１１は、センサ出力ＶＳＯＵＴｊのピークホールド電圧ＶＳｊを、センサカラムアンプ１２へ出力する。センサカラムアンプ１２は、画素領域１のＮ列の光センサにそれぞれ対応するＮ個のカラムアンプを内蔵しており、個々のカラムアンプでピークホールド電圧ＶＳｊを増幅して、ＶＣＯＵＴとしてバッファアンプ６へ出力する。
【００６２】
センサカラム走査回路１３は、センサカラムアンプ１２のカラムアンプをバッファアンプ６への出力に順次接続するために、カラムセレクト信号ＣＳｊをセンサカラムアンプ１２へ出力する。
【００６３】
バッファアンプ６は、センサカラムアンプ１２から出力されたＶＣＯＵＴをさらに増幅して、パネル出力（光センサ信号）ＶＯＵＴとして信号処理回路８へ出力する。
【００６４】
以上の構成により、本実施形態の表示装置は、画素領域１に並設された光センサの受光量に応じたパネル出力ＶＯＵＴを得る。パネル出力ＶＯＵＴは、信号処理回路８に送られてＡ／Ｄ変換され、パネル出力データとしてメモリ（図示せず）に蓄積される。つまり、このメモリには、画素領域１の画素数（光センサ数）と同数のパネル出力データが蓄積されることになる。信号処理回路８では、メモリに蓄積されたパネル出力データを用いて、画像の取り込みやタッチ領域の検出等の各種信号処理を行う。
【００６５】
図４は、図３の表示装置における画素領域１の概略構成を示す平面図であり、画素及び光センサの配置を示す。画素領域１は、ｍ×ｎ個の画素ブロックＰｉ，ｋ（ｉ＝１〜ｍ、ｋ＝１〜ｎ）を備えている。また、画素領域１には、ｍ×ｎ個の表示部Ｄｉ，ｋと、ｍ×ｎ個の光センサ部Ｓｉ，ｋとが設けられている。従って、各画素ブロックＰｉ，ｋは、１組の表示部Ｄｉ，ｋと１個の光センサ部Ｓｉ，ｋとを有する。
【００６６】
画素領域１には、各画素ブロックＰｉ，ｋに対してマトリクス状に配線が設けられている。列方向には、各表示部Ｄｉ，ｋに対して、走査線ＧＬｋ（ｋ＝１〜ｎ）、及びＣＳ電圧線ＣＳが接続されている。また、各光センサ部Ｓｉ，ｋに対して、読出し制御線ＲＳｋ、リセット制御線ＲＳＴｋ、及び逆バイアス電圧供給線ＲＳＴＬが接続されている。行方向には、各行の画素ブロックＰｉ，ｋに対して３原色用の３本のデータ線、すなわち、赤（Ｒ）のデータ線Ｒｉ（ｉ＝１〜ｍ）、緑（Ｇ）のデータ線Ｇｉ、及び青（Ｂ）のデータ線Ｂｉが接続されている。
【００６７】
走査線ＧＬｋ及びＣＳ電圧線ＣＳは、ディスプレイゲートドライバ２に接続されている。データ線Ｒｉ、Ｇｉ、Ｂｉは、ディスプレイソースドライバ３に接続されている。読出し制御線ＲＳｋ、リセット制御線ＲＳＴｋ、及び逆バイアス電圧供給線ＲＳＴＬは、センサロウドライバ５に接続されている。センサロウドライバ５は、所定の時間間隔で、読出し制御線ＲＳｋ、リセット制御線ＲＳＴｋの組を順次選択していく。これにより、画素領域１において信号電荷を読み出すべき光センサの行（ｒｏｗ）が順次選択される。
【００６８】
図５に、図４の画素領域１の単位画素である画素ブロックＰ１，１の具体的な構成を示す。表示部Ｄ１，１では、走査線ＧＬ１とデータ線Ｒ１、Ｇ１、Ｂ１との各交点に、それぞれ、画素用のスイッチング素子である薄膜ＭＯＳトランジスタＭ０が設けられている。各ＭＯＳトランジスタＭ０のゲート電極は走査線ＧＬ１に、ソース電極はデータ線Ｒ１、Ｇ１、Ｂ１に、ドレイン電極はＲ（赤）、Ｇ（緑）、Ｂ（青）を表示するための各画素電極ＰＥにそれぞれ接続されている。ＭＯＳトランジスタＭ０のドレイン電極とＣＳ電圧線ＣＳに接続された電極との間には、表示部のＣＳ容量Ｃ０が形成されている。表示部Ｄ１，１において、各色に対応する構成要素（例えばＭＯＳトランジスタＭ０、ＣＳ容量Ｃ０、画素電極ＰＥなど）によって、各色の表示要素が構成される。
【００６９】
光センサ部Ｓ１，１の構成は、図１に示した第１の実施形態に係る光センサの構成と同様である。すなわち、光センサ部Ｓ１，１は、第１フォトダイオードＤＳ、第２フォトダイオードＤＭ、蓄積キャパシタＣ２、及びＭＯＳトランジスタＭ１を備える。蓄積キャパシタＣ２の第２端子は、読出し制御線ＲＳ１に接続されている。第１フォトダイオードＤＳのアノードは、リセット制御線ＲＳＴ１に接続されている。第２フォトダイオードＤＭのアノードは、逆バイアス電圧供給線ＲＳＴＬに接続されている。
【００７０】
ＭＯＳトランジスタＭ１のソースは、データ線Ｇ１に接続され、ドレインはデータ線Ｂ１に接続されている。従って、データ線Ｇ１が、センサカラムドライバ４から定電圧ＶＤＤをＭＯＳトランジスタＭ１へ供給するための配線を兼ねている。また、データ線Ｂ１が、図１における信号読出し線ＳＬを兼ねている。
【００７１】
なお、図示しないが、よく知られたＭＯＳイメージセンサの構成と同様、データ線Ｂ１の端部にはＭＯＳトランジスタＭ２のドレインが接続されている。また、このＭＯＳトランジスタＭ２のドレインには出力配線が接続され、ドレインの電位が、光センサＳ１，１からの出力信号ＶＳＯＵＴとしてセンサカラムドライバ４へ出力される。ＭＯＳトランジスタＭ２のソースは、ＶＳＳに接続され、ゲートは基準電圧電源に接続されている。ＭＯＳトランジスタＭ２は、光センサ部Ｓ１，１中のトランジスタＭ１とともにソースフォロアアンプとして機能する。通常、ＭＯＳトランジスタＭ２は、センサカラムドライバ４と同様、図３に示したディスプレイソースドライバ３に搭載されており、ＭＯＳトランジスタＭ２とセンサカラムドライバ４との間はディスプレイソースドライバ３内の配線によって接続されている。
【００７２】
＜光センサ部の動作＞
表示部Ｄ１，１の動作は、通常の液晶画素の動作と同様であるため、説明を省略する。光センサ部Ｓ１，１の動作は、基本的には、図１及び図２を参照して説明した第１の実施形態に係る光センサの動作と同様である。以下で、図６を用いて動作説明を一部補足する。図６（ａ）に蓄積ノードＮ２の電位の変化波形を、図６（ｂ）にリセット制御線ＲＳＴの信号電圧の波形を、図６（ｃ）に読出し制御線ＲＳの信号電圧の波形をそれぞれ示す。なお、図６において、リセット制御線ＲＳＴ１及び読出し制御線ＲＳ１の信号を、ＲＳＴ、ＲＳとして示している。また、以下の説明において、（１）、（２ａ）、（２ｂ）、（３ａ）、（３ｂ）の説明は、それぞれ、図６に示す各期間（１）、（２ａ）、（２ｂ）、（３ａ）、（３ｂ）に対応する。
【００７３】
蓄積ノードＮ２の容量ＣＮ２は、下記の式で表される。ＣＤＳ、ＣＤＭは、それぞれ、第１、第２フォトダイオードＤＳ、ＤＭの寄生容量である。
ＣＮ２＝ＣＤＳ＋ＣＤＭ＋ＣＭ１＋Ｃ２
【００７４】
（１）リセット制御線ＲＳＴからハイレベルＶＲＳＴＨが供給されると、蓄積ノードＮ２の電位がＶＲＳＴＨにリセットされる。その直後に、フィードスルーによる電圧降下ＶＦＤによって、蓄積ノードＮ２の電位は下記式に示すＶＮ２０になる。但し、電圧ＶＲＳＴ＝（ＶＲＳＴＨ−ＶＲＳＴＬ）である。
ＶＮ２０＝ＶＲＳＴＨ−ＶＦＤ２
＝ＶＲＳＴＨ−ＣＤＳ／ＣＮ２×ＶＲＳＴ
【００７５】
（２ａ）蓄積期間中において、受光量に応じて第１及び第２フォトダイオードＤＳ、ＤＭで発生する電荷が最小値Ｑｍｉｎのときには、蓄積ノードＮ２の電位がＶｍｉｎだけ低下してＶＮ２１になる。
ＶＮ２１＝ＶＮ２０−Ｖｍｉｎ
＝ＶＮ２０−Ｑｍｉｎ／ＣＮ２
【００７６】
（３ａ）蓄積ノードＮ２に、蓄積容量Ｃ２を介して読出し信号のハイレベルＶＲＳＨが印加されることにより、ＭＯＳトランジスタＭ１のゲート電圧は、ＭＯＳトランジスタＭ１が線形領域で動作できる範囲まで突き上げられる。このときのゲート電圧ＶＧ２Ｈは、下記式で表される。但し、電圧ＶＲＳ＝（ＶＲＳＨ−ＶＲＳＬ）である。
ＶＧ２Ｈ
＝ＶＮ２１＋Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤＳ／ＣＮ２×ＶＲＳＴ−Ｑｍｉｎ／ＣＮ２＋Ｃ２／ＣＮ２×ＶＲＳ
【００７７】
（２ｂ）一方、蓄積期間中において、受光量に応じて第１及び第２フォトダイオードＤＳ、ＤＭで発生する電荷が最大値Ｑｍａｘのときには、蓄積ノードＮ２の電位がＶｍａｘだけ低下してＶＮ２２になる。
ＶＮ２２＝ＶＮ２０−Ｖｍａｘ
＝ＶＮ２０−Ｑｍａｘ／ＣＮ２
【００７８】
（３ｂ）蓄積ノードＮ２に、蓄積容量Ｃ２を介して読出し信号のハイレベルＶＲＳＨが印加されることにより、ＭＯＳトランジスタＭ１のゲート電圧は、ＭＯＳトランジスタＭ１が線形領域で動作できる範囲まで突き上げられる。このときのゲート電圧ＶＧ２Ｌは、下記式で表される。
ＶＧ２Ｌ
＝ＶＮ２２＋Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤＳ／ＣＮ２×ＶＲＳＴ−Ｑｍａｘ／ＣＮ２＋Ｃ２／ＣＮ２×ＶＲＳ
【００７９】
＜センサ感度＞
センサ感度Ｓは、以下の算出式によって表される。すなわち、センサ感度Ｓは、センサデータ読み出し時（上記（３ａ）、（３ｂ）の期間）のＭＯＳトランジスタＭ１のゲート電圧のレンジ（ＶＧ２Ｈ−ＶＧ２Ｌ）に等しい。
Ｓ＝ＶＧ２Ｈ−ＶＧ２Ｌ
＝（Ｑｍａｘ−Ｑｍｉｎ）／ＣＮ２
＝（Ｑｍａｘ−Ｑｍｉｎ）／（ＣＤＳ＋ＣＤＭ＋ＣＭ１＋Ｃ２）
【００８０】
ただし、ＶＧ２Ｈ及びＶＧ２Ｌは、ＭＯＳトランジスタＭ１が線形領域で動作するための下記の条件式を満たす必要がある。そのため、蓄積容量Ｃ２には、以下の説明のとおり、上限値及び下限値が存在する。ＶＬＩＮＨは、ＭＯＳトランジスタＭ１が線形領域で動作するためのゲート電圧の上限値であり、ＶＬＩＮＬは、ＭＯＳトランジスタＭ１が線形領域で動作するためのゲート電圧の下限値である。
ＶＧ２Ｈ≦ＶＬＩＮＨ、かつ、ＶＧ２Ｌ≧ＶＬＩＮＬ
【００８１】
これにより、蓄積容量Ｃ２の上限値の式は下記のとおりになる。すなわち、ＶＧ２Ｈ≦ＶＬＩＮＨより、
ＶＲＳＴＨ−ＣＤＳ／ＣＮ２×ＶＲＳＴ−Ｑｍｉｎ／ＣＮ２＋Ｃ２／ＣＮ２×ＶＲＳ
≦ＶＬＩＮＨ
【００８２】
これを変形して、
（ＣＤＳ＋ＣＤＭ＋ＣＭ１＋Ｃ２）ＶＲＳＴＨ−ＣＤＳＶＲＳＴ−Ｑｍｉｎ＋Ｃ２×ＶＲＳ
≦（ＣＤＳ＋ＣＤＭ＋ＣＭ１＋Ｃ２）ＶＬＩＮＨ
【００８３】
従って、蓄積容量Ｃ２の上限値は、
Ｃ２≦
｛Ｑｍｉｎ＋ＣＤＳＶＲＳＴ＋（ＣＤＳ＋ＣＤＭ＋ＣＭ１）（ＶＬＩＮＨ−ＶＲＳＴＨ）｝
／（ＶＲＳＴＨ＋ＶＲＳ−ＶＬＩＮＨ）
【００８４】
また、蓄積容量Ｃ２の下限値の式は下記のとおりになる。すなわち、ＶＧ２Ｌ≧ＶＬＩＮＬより、
ＶＲＳＴＨ−ＣＤＳ／ＣＮ２×ＶＲＳＴ−Ｑｍａｘ／ＣＮ２＋Ｃ２／ＣＮ２×ＶＲＳ
≧ＶＬＩＮＬ
【００８５】
これを変形して、
（ＣＤＳ＋ＣＤＭ＋ＣＭ１＋Ｃ２）ＶＲＳＴＨ−ＣＤＳＶＲＳＴ−Ｑｍａｘ＋Ｃ２×ＶＲＳ
≧（ＣＤＳ＋ＣＤＭ＋ＣＭ１＋Ｃ２）ＶＬＩＮＬ
【００８６】
従って、蓄積容量Ｃ２の下限値は、
Ｃ２≧
｛Ｑｍａｘ＋ＣＤＳＶＲＳＴ＋（ＣＤＳ＋ＣＤＭ＋ＣＭ１）（ＶＬＩＮＬ−ＶＲＳＴＨ）｝
／（ＶＲＳＴＨ＋ＶＲＳ−ＶＬＩＮＬ）
【００８７】
以上のとおり、センサ感度Ｓは、ＭＯＳトランジスタＭ１を線形領域で動作させるための蓄積容量Ｃ２の制限式とともに、下記の式で表される。
Ｓ＝（Ｑｍａｘ−Ｑｍｉｎ）／（ＣＤＳ＋ＣＤＭ＋ＣＭ１＋Ｃ２）
【００８８】
ただし、
｛Ｑｍａｘ＋ＣＤＳＶＲＳＴ＋（ＣＤＳ＋ＣＤＭ＋ＣＭ１）（ＶＬＩＮＬ−ＶＲＳＴＨ）｝
／（ＶＲＳＴＨ＋ＶＲＳ−ＶＬＩＮＬ）
≦Ｃ２≦
｛Ｑｍｉｎ＋ＣＤＳＶＲＳＴ＋（ＣＤＳ＋ＣＤＭ＋ＣＭ１）（ＶＬＩＮＨ−ＶＲＳＴＨ）｝
／（ＶＲＳＴＨ＋ＶＲＳ−ＶＬＩＮＨ）
【００８９】
＜センサ感度の向上率＞
図１２に示した従来例の構成による感度をＳ１、図１の構成による感度をＳ２、ＣＤＬ＝（ＣＤＳ＋ＣＤＭ）、Ｃ２＝αＣ１（０＜α＜１）とすると、本実施の形態の構成によるセンサ感度向上率Ｓ２／Ｓ１は、下記のとおりである。
Ｓ２／Ｓ１＝（ＣＤＬ＋ＣＭ１＋Ｃ１）／（ＣＤＳ＋ＣＤＭ＋ＣＭ１＋αＣ１）
＝１＋（１−α）Ｃ１／（ＣＤＳ＋ＣＤＭ＋ＣＭ１＋αＣ１）
【００９０】
この式により、αを小さくするほどセンサ感度が向上することが分かる。しかしながら、蓄積容量Ｃ２は、ＭＯＳトランジスタＭ１が線形領域で動作するために上述のような制限を受けるので、これがセンサ感度の向上の限界となる。
【００９１】
なお、本実施形態では、画素領域１の各画素に対して１つの光センサ部、すなわち、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３つの画素電極ＰＥを有する表示部に対して各々１つの光センサ部を配置している。しかし、画素領域１の構成はこれに限らず、表示部に対する光センサの割合を任意に設定することが可能である。また、光センサ部の各要素の個数及び配置も、種々の態様とすることができる。
【００９２】
［第３の実施形態］
第３の実施形態に係る光センサを含む液晶表示装置について、図７Ａ〜図７Ｃを参照して説明する。本実施形態では、液晶表示装置の画素領域に設けられた光センサ部が、第２の実施形態とは異なる形態を有する。なお、本実施形態の液晶表示装置は、図３に示す第２の実施形態の液晶表示装置と同様の全体構成を有する。また、画素領域１の基本的な全体構成、及び表示部の構成は、第２の実施形態と同様である。従って、第２の実施形態と同様の要素については同一の参照符号を付して、重複する説明を省略する。以降に説明する第４〜第７の実施形態についても同様である。
【００９３】
図７Ａは、画素領域１の概略構成を示す平面図であり、各画素ブロックＰｉ，ｋ（ｉ＝１〜ｍ、ｋ＝１〜ｎ）における表示部Ｄｉ，ｋと光センサ部Ｓｉ，ｋとの配置関係を示す。第２の実施形態と同様、各画素ブロックＰｉ，ｋは、１組の表示部Ｄｉ，ｋと１個の光センサ部Ｓｉ，ｋとを有する。走査線ＧＬｋ、ＣＳ電圧線ＣＳ、データ線Ｒｉ、Ｇｉ、Ｂｉ、読出し制御線ＲＳｋ、リセット制御線ＲＳＴｋ、及び逆バイアス電圧供給線ＲＳＴＬの各配線は、第２の実施形態と同様に画素領域１内に配線されている。
【００９４】
図７Ｂに、図７Ａの画素領域１の単位画素である画素ブロックＰ１，１の具体的な構成を示す。表示部Ｄ１，１の構成は第２の実施形態と同様であり、光センサ部Ｓ１，１の構成が第２の実施形態と相違する。光センサ部Ｓ１，１は、同一能力の２個のフォトダイオードＤ１と、同一容量の２個の蓄積キャパシタＣ２と、１個のＭＯＳトランジスタＭ１とを備えている。
【００９５】
２個のフォトダイオードＤ１のカソードは、いずれも蓄積ノードＮ２に接続されている。蓄積ノードＮ２には、さらに、２個の蓄積キャパシタＣ２の第１端子と、ＭＯＳトランジスタＭ１のゲートとが接続されている。一方（左側）のフォトダイオードＤ１のアノードは、リセット制御線ＲＳＴ１に接続されている。他方（右側）のフォトダイオードＤ１のアノードは、逆バイアス電圧供給線ＲＳＴＬに接続されている。２個の蓄積キャパシタＣ２の第２端子は、いずれも読出し制御線ＲＳ１に接続されている。
【００９６】
ＭＯＳトランジスタＭ１のソースは、データ線Ｇ１に接続され、ドレインはデータ線Ｂ１に接続されている。従って、データ線Ｇ１が、センサカラムドライバ４から定電圧ＶＤＤをＭＯＳトランジスタＭ１へ供給するための配線を兼ねている。また、データ線Ｂ１が、図１における信号読出し線ＳＬを兼ねている。
【００９７】
図７Ｃに、図７Ｂに示す画素ブロックＰ１，１を半導体プロセスによってガラス基板上に形成した場合の各要素のレイアウトを示す。各要素の符号は、図７Ｂに示した回路図の各要素に対応している。
【００９８】
＜光センサ部の動作＞
この構成による光センサ部Ｓ１，１の動作は、概ね、図６を参照して説明した第２の実施形態における光センサ部Ｓ１，１の動作と同様である。但し、この実施形態では、既述のとおり、第１及び第２フォトダイオードＤＳ、ＤＭが２個のフォトダイオードＤ１に置き換えられていて、蓄積キャパシタＣ２が２個用いられている。そのため、以下のとおり、蓄積ノードＮ２の容量ＣＮ２、蓄積ノードＮ２の電位ＶＮ２０等を表す式が第２の実施形態とは異なる。
【００９９】
すなわち、蓄積ノードＮ２の容量ＣＮ２は、下記の式で表される。
ＣＮ２＝２ＣＤ１＋ＣＭ１＋２Ｃ２
【０１００】
（１）フィードスルーによる電圧降下ＶＦＤによって、蓄積ノードＮ２の電位ＶＮ２０は、下記の式で表される。
ＶＮ２０＝ＶＲＳＴＨ−ＣＤ１／ＣＮ２×ＶＲＳＴ
【０１０１】
（２）蓄積期間中に１個のフォトダイオードＤ１で発生する電荷が最小値Ｑｍｉｎ及び最大値Ｑｍａｘのときに、蓄積ノードＮ２が達する電位ＶＮ２１、ＶＮ２２は、それぞれ下記の式で表される。
最小値Ｑｍｉｎの場合、  ＶＮ２１＝ＶＮ２０−２Ｑｍｉｎ／ＣＮ２
最大値Ｑｍａｘの場合、  ＶＮ２２＝ＶＮ２０−２Ｑｍａｘ／ＣＮ２
【０１０２】
（３）読出し信号のハイレベルＶＲＳＨが印加されることにより突き上げられる蓄積ノードＮ２の電位ＶＧ２Ｈ（Ｑｍｉｎの場合）、ＶＧ２Ｌ（Ｑｍａｘの場合）は、それぞれ下記の式で表される。
ＶＧ２Ｈ＝ＶＮ２１＋２Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤ１／ＣＮ２×ＶＲＳＴ−２Ｑｍｉｎ／ＣＮ２
＋２Ｃ２／ＣＮ２×ＶＲＳ
ＶＧ２Ｌ＝ＶＮ２２＋２Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤＳ／ＣＮ２×ＶＲＳＴ−２Ｑｍａｘ／ＣＮ２
＋２Ｃ２／ＣＮ２×ＶＲＳ
【０１０３】
特に説明しないが、センサ感度及びセンサ感度の向上率を表す式も、以上のような各値の相違に応じて第２の実施形態の場合の式を修正することにより、容易に得られる。
【０１０４】
［第４の実施形態］
第４の実施形態に係る光センサを含む液晶表示装置について、図８Ａ〜図８Ｃを参照して説明する。
【０１０５】
図８Ａは、画素領域１の概略構成を示す平面図であり、各画素ブロックＰｉ，ｋにおける表示部Ｄ２ｉ−１，ｋ、Ｄ２ｉ，ｋと光センサ部Ｓｉ，ｋとの配置関係を示す。本実施形態では、各画素ブロックＰｉ，ｋ（ｉ＝１〜ｍ、ｋ＝１〜ｎ）は、２組の表示部Ｄ２ｉ−１，ｋ、Ｄ２ｉ，ｋと、１個の光センサ部Ｓｉ，ｋとを有する。すなわち、画素領域１には、水平方向に２ｍ組の表示部が配置され、縦方向にｎ組の表示部が配置されている。これにより、液晶表示装置の解像度は、２ｍ×ｎとなる。
【０１０６】
図８Ｂに、図８Ａの画素領域１の単位画素である画素ブロックＰ１，１の具体的な構成を示す。表示部Ｄ１，１、Ｄ２，１の各々の構成は、第２の実施形態と同様である。この実施形態では、２組の表示部Ｄ１，１、Ｄ２，１に対して光センサ部Ｓ１，１が１つ設けられている。光センサ部Ｓ１，１は、同一能力の５個のフォトダイオードＤ１と、同一容量の５個の蓄積キャパシタＣ２と、１個のＭＯＳトランジスタＭ１とを備えている。
【０１０７】
５個のフォトダイオードＤ１のカソードは、いずれも蓄積ノードＮ２に接続されている。蓄積ノードＮ２には、さらに、５個の蓄積キャパシタＣ２の第１端子と、ＭＯＳトランジスタＭ１のゲートとが接続されている。５個のフォトダイオードＤ１のうち一つのフォトダイオードＤ１（図８Ｂにおいて左端から３番目のフォトダイオードＤ１）のアノードのみが、リセット制御線ＲＳＴ１に接続されている。他の４個のフォトダイオードＤ１のアノードは、逆バイアス電圧供給線ＲＳＴＬに接続されている。５個の蓄積キャパシタＣ２の第２端子は、いずれも読出し制御線ＲＳ１に接続されている。
【０１０８】
ＭＯＳトランジスタＭ１のソースは、表示部Ｄ１，１のデータ線Ｇ１に接続されていて、ドレインは表示部Ｄ１，１のデータ線Ｂ１に接続されている。従って、データ線Ｇ１が、センサカラムドライバ４から定電圧ＶＤＤをＭＯＳトランジスタＭ１へ供給するための配線を兼ねている。また、データ線Ｂ１が、図１における信号読出し線ＳＬを兼ねている。
【０１０９】
図８Ｃに、図８Ｂに示す画素ブロックＰ１，１を半導体プロセスによってガラス基板上に形成した場合の各要素のレイアウトを示す。各要素の符号は、図８Ｂに示した回路図の各要素に対応している。
【０１１０】
＜光センサ部の動作＞
上述の構成を有する光センサ部Ｓ１，１の動作は、概ね、図６を参照して説明した第２の実施形態における光センサ部Ｓ１，１の動作と同様である。但し、本実施形態では、５個のフォトダイオードＤ１及び５個の蓄積キャパシタＣ２が用いられているとともに、１個のフォトダオードＤ１がリセット制御線ＲＳＴ１に接続されている。そのため、以下のとおり、蓄積ノードＮ２の容量ＣＮ２、蓄積ノードＮ２の電位ＶＮ２０等の式が第２の実施形態とは異なる。
【０１１１】
すなわち、蓄積ノードＮ２の容量ＣＮ２は、下記の式で表される。
ＣＮ２＝５ＣＤ１＋ＣＭ１＋５Ｃ２
【０１１２】
（１）フィードスルーによる電圧降下ＶＦＤによって、蓄積ノードＮ２の電位ＶＮ２０は、下記の式で表される。
ＶＮ２０＝ＶＲＳＴＨ−ＣＤ１／ＣＮ２×ＶＲＳＴ
【０１１３】
（２）蓄積期間中に前記１個のフォトダイオードＤ１が発生する電荷が最小値Ｑｍｉｎ、及び最大値Ｑｍａｘのときに、蓄積ノードＮ２の電位ＶＮ２１、ＶＮ２２は、それぞれ下記の式で表される。
最小値Ｑｍｉｎの場合、  ＶＮ２１＝ＶＮ２０−５Ｑｍｉｎ／ＣＮ２
最大値Ｑｍａｘの場合、  ＶＮ２２＝ＶＮ２０−５Ｑｍａｘ／ＣＮ２
【０１１４】
（３）読出し信号のハイレベルＶＲＳＨが印加されることにより突き上げられる蓄積ノードＮ２の電位ＶＧ２Ｈ（Ｑｍｉｎの場合）、ＶＧ２Ｌ（Ｑｍａｘの場合）は、それぞれ下記の式で表される。
ＶＧ２Ｈ＝ＶＮ２１＋５Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤ１／ＣＮ２×ＶＲＳＴ−５Ｑｍｉｎ／ＣＮ２
＋５Ｃ２／ＣＮ２×ＶＲＳ
ＶＧ２Ｌ＝ＶＮ２２＋５Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤＳ／ＣＮ２×ＶＲＳＴ−５Ｑｍａｘ／ＣＮ２
＋５Ｃ２／ＣＮ２×ＶＲＳ
【０１１５】
また、特に説明しないが、センサ感度及びセンサ感度の向上率を表す式も、以上のような各値の相違に応じて第２の実施形態の場合の式を修正することにより、容易に得られる。
【０１１６】
［第５の実施形態］
第５の実施形態に係る光センサを含む液晶表示装置の構成について、図９Ａ〜図９Ｃを参照して説明する。
【０１１７】
図９Ａは、画素領域１の概略構成を示す平面図であり、各画素ブロックＰｉ，ｋにおける表示部Ｄ２ｉ−１，ｋ、Ｄ２ｉ，ｋと光センサ部Ｓｉ，ｋとの配置関係を示す。本実施形態では、第４の実施形態と同様、各画素ブロックＰｉ，ｋ（ｉ＝１〜ｍ、ｋ＝１〜ｎ）は、２組の表示部Ｄ２ｉ−１，ｋ、Ｄ２ｉ，ｋと１個の光センサ部Ｓｉ，ｋとを備えている。すなわち、画素領域１には、水平方向に２ｍ組の表示部が配置されていて、縦方向にｎ組の表示部が配置されている。これにより、液晶表示装置の解像度は２ｍ×ｎになる。
【０１１８】
図９Ｂに、図９Ａの画素領域１の単位画素である画素ブロックＰ１，１の具体的な構成を示す。表示部Ｄ１，１、Ｄ２，１の各々の構成は、第２の実施形態と同様である。この実施形態では、２組の表示部Ｄ１，１、Ｄ２，１に対して１つの光センサ部Ｓ１，１が配置されている。光センサ部Ｓ１，１は、同一能力の５個のフォトダイオードＤ１と、同一容量の５個の蓄積キャパシタＣ２と、１個のＭＯＳトランジスタＭ１とを備えている。
【０１１９】
５個のフォトダイオードＤ１のカソードは、いずれも、蓄積ノードＮ２に接続されている。蓄積ノードＮ２には、さらに、５個の蓄積キャパシタＣ２の第１端子とＭＯＳトランジスタＭ１のゲートとが接続されている。５個のフォトダイオードＤ１のうち２個のフォトダイオードＤ１（図９Ｂにおいて、左端のフォトダイオードＤ１、及び左端から３番目のフォトダイオードＤ１）のアノードが、リセット制御線ＲＳＴ１に接続されている。他の３個のフォトダイオードＤ１のアノードは、逆バイアス電圧供給線ＲＳＴＬに接続されている。５個の蓄積キャパシタＣ２の第２端子は、いずれも読出し制御線ＲＳ１に接続されている。
【０１２０】
ＭＯＳトランジスタＭ１のソースは、表示部Ｄ１，１のデータ線Ｇ１に接続され、ドレインは表示部Ｄ１，１のデータ線Ｂ１に接続されている。従って、データ線Ｇ１が、センサカラムドライバ４から定電圧ＶＤＤをＭＯＳトランジスタＭ１へ供給するための配線を兼ねている。また、データ線Ｂ１が、図１における信号読出し線ＳＬを兼ねている。
【０１２１】
図９Ｃに、図９Ｂに示す画素ブロックＰ１，１を半導体プロセスによってガラス基板上に形成した場合の各要素のレイアウトを示す。各要素の符号は、図９Ｂに示した回路図の各要素に対応している。
【０１２２】
＜光センサ部の動作＞
上述の構成を有する光センサ部Ｓ１，１の動作は、概ね、図６を参照して説明した第２の実施形態の光センサ部Ｓ１，１の動作と同様である。但し、本実施形態では、５個のフォトダイオードＤ１及び５個の蓄積キャパシタＣ２が用いられているとともに、２個のフォトダイオードＤ１がリセット制御線ＲＳＴ１に接続されている。そのため、以下のとおり、蓄積ノードＮ２の容量ＣＮ２、蓄積ノードＮ２の電位ＶＮ２０等の式が第２の実施形態とは異なる。
【０１２３】
すなわち、蓄積ノードＮ２の容量ＣＮ２は、下記の式で表される。
ＣＮ２＝５ＣＤ１＋ＣＭ１＋５Ｃ２
【０１２４】
（１）フィードスルーによる電圧降下ＶＦＤによって、蓄積ノードＮ２の電位ＶＮ２０は、下記の式で表される。
ＶＮ２０＝ＶＲＳＴＨ−２ＣＤ１／ＣＮ２×ＶＲＳＴ
【０１２５】
（２）蓄積期間中に１個のフォトダイオードＤ１で発生する電荷が最小値Ｑｍｉｎ、及び最大値Ｑｍａｘのときに、蓄積ノードＮ２の電位ＶＮ２１、ＶＮ２２は、それぞれ下記の式で表される。
最小値Ｑｍｉｎの場合、  ＶＮ２１＝ＶＮ２０−５Ｑｍｉｎ／ＣＮ２
最大値Ｑｍａｘの場合、  ＶＮ２２＝ＶＮ２０−５Ｑｍａｘ／ＣＮ２
【０１２６】
（３）読出し信号のハイレベルＶＲＳＨが印加されることにより突き上げられる蓄積ノードＮ２の電位ＶＧ２Ｈ（Ｑｍｉｎの場合）、ＶＧ２Ｌ（Ｑｍａｘの場合）は、それぞれ下記の式で表される。
ＶＧ２Ｈ＝ＶＮ２１＋５Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−２ＣＤ１／ＣＮ２×ＶＲＳＴ−５Ｑｍｉｎ／ＣＮ２
＋５Ｃ２／ＣＮ２×ＶＲＳ
ＶＧ２Ｌ＝ＶＮ２２＋５Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−２ＣＤＳ／ＣＮ２×ＶＲＳＴ−５Ｑｍａｘ／ＣＮ２
＋５Ｃ２／ＣＮ２×ＶＲＳ
【０１２７】
また、特に詳しく説明しないが、センサ感度及びセンサ感度の向上率を表す式も、以上のような各値の相違に応じて第２の実施形態の場合の式を修正することにより、容易に得られる。
【０１２８】
本実施形態の構成によれば、２個のフォトダイオードＤ１がリセット制御線ＲＳＴ１に接続されているので、リセット能力が向上し、短時間でリセットできる利点がある。
【０１２９】
［第６の実施形態］
第６の実施形態に係る光センサを含む液晶表示装置の構成について、図１０Ａ〜図１０Ｃを参照して説明する。
【０１３０】
図１０Ａは、画素領域１の概略構成を示す平面図であり、各画素ブロックＰｉ，ｋにおける表示部Ｄ２ｉ−１，ｋ、Ｄ２ｉ，ｋと光センサ部Ｓｉ，ｋとの配置関係を示す。本実施形態では、第４の実施形態と同様、各画素ブロックＰｉ，ｋ（ｉ＝１〜ｍ、ｋ＝１〜ｎ）は、２組の表示部Ｄ２ｉ−１，ｋ、Ｄ２ｉ，ｋと１個の光センサ部Ｓｉ，ｋとを備えている。すなわち、画素領域１には、水平方向に２ｍ組の表示部が配置されていて、縦方向にｎ組の表示部が配置されている。これにより、液晶表示装置の解像度は、２ｍ×ｎになる。
【０１３１】
図１０Ｂに、図１０Ａの画素領域１の単位画素である画素ブロックＰ１，１の具体的な構成を示す。表示部Ｄ１，１、Ｄ２，１の各々の構成は、第２の実施形態と同様である。この実施形態では、２組の表示部Ｄ１，１、Ｄ２，１に対して１つの光センサ部Ｓ１，１が配置されている。光センサ部Ｓ１，１は、同一能力の４個のフォトダイオードＤ１と、同一容量の４個の蓄積キャパシタＣ２と、２個のＭＯＳトランジスタＭ１とを備えている。
【０１３２】
４個のフォトダイオードＤ１のカソードは、いずれも、蓄積ノードＮ２に接続されている。蓄積ノードＮ２には、さらに、４個の蓄積キャパシタＣ２の第１端子と２個のＭＯＳトランジスタＭ１のゲートとが接続されている。４個のフォトダイオードＤ１のうち１個のフォトダイオードＤ１（図１０Ｂにおける左端から２番目のフォトダイオードＤ１）のアノードが、リセット制御線ＲＳＴ１に接続されている。他の３個のフォトダイオードＤ１のアノードは、逆バイアス電圧供給線ＲＳＴＬに接続されている。４個の蓄積キャパシタＣ２の第２端子は、いずれも、読出し制御線ＲＳ１に接続されている。
【０１３３】
２個のＭＯＳトランジスタＭ１のソースは、それぞれ、表示部Ｄ１，１のデータ線Ｒ１、Ｂ１に接続されていて、ドレインは表示部Ｄ１，１のデータ線Ｇ１に接続されている。従って、データ線Ｒ１、Ｂ１が、定電圧ＶＤＤをＭＯＳトランジスタＭ１へ供給するための配線を兼ねている。また、データ線Ｇ１が、図１における信号読出し線ＳＬを兼ねている。
【０１３４】
図１０Ｃに、図１０Ｂに示す画素ブロックＰ１，１を半導体プロセスによってガラス基板上に形成した場合の各要素のレイアウトを示す。各要素の符号は、図１０Ｂに示した回路図の各要素に対応している。
【０１３５】
＜光センサ部の動作＞
この構成による光センサ部Ｓ１，１の動作は、概ね、図６を参照して説明した第２の実施形態の光センサ部Ｓ１，１の動作と同様である。但し、この実施形態では、４個のフォトダイオードＤ１、４個の蓄積キャパシタＣ２、及び、２個のＭＯＳトランジスタＭ１が用いられている。そのため、以下のとおり、蓄積ノードＮ２の容量ＣＮ２、蓄積ノードＮ２の電位ＶＮ２０等を表す式が第２の実施形態とは異なる。
【０１３６】
すなわち、蓄積ノードＮ２の容量ＣＮ２は、下記の式で表される。
ＣＮ２＝４ＣＤ１＋２ＣＭ１＋４Ｃ２
【０１３７】
（１）フィードスルーによる電圧降下ＶＦＤによって、蓄積ノードＮ２の電位ＶＮ２０は、下記の式で表される。
ＶＮ２０＝ＶＲＳＴＨ−ＣＤ１／ＣＮ２×ＶＲＳＴ
【０１３８】
（２）蓄積期間中に１個のフォトダイオードＤ１で発生する電荷が最小値Ｑｍｉｎ、及び最大値Ｑｍａｘのときに、蓄積ノードＮ２の電位ＶＮ２１、ＶＮ２２は、それぞれ下記の式で表される。
最小値Ｑｍｉｎの場合、  ＶＮ２１＝ＶＮ２０−４Ｑｍｉｎ／ＣＮ２
最大値Ｑｍａｘの場合、  ＶＮ２２＝ＶＮ２０−４Ｑｍａｘ／ＣＮ２
【０１３９】
（３）読出し信号のハイレベルＶＲＳＨが印加されることにより突き上げられる蓄積ノードＮ２の電位ＶＧ２Ｈ（Ｑｍｉｎの場合）、ＶＧ２Ｌ（Ｑｍａｘの場合）は、それぞれ下記の式で表される。
ＶＧ２Ｈ＝ＶＮ２１＋４Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤ１／ＣＮ２×ＶＲＳＴ−４Ｑｍｉｎ／ＣＮ２
＋４Ｃ２／ＣＮ２×ＶＲＳ
ＶＧ２Ｌ＝ＶＮ２２＋４Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤＳ／ＣＮ２×ＶＲＳＴ−４Ｑｍａｘ／ＣＮ２
＋４Ｃ２／ＣＮ２×ＶＲＳ
【０１４０】
また、特に説明しないが、センサ感度及びセンサ感度の向上率を表す式も、以上のような各値の相違に応じて第２の実施形態の場合の式を修正することにより、容易に得られる。
【０１４１】
本実施形態の構成によれば、センサ出力読出し用のＭＯＳトランジスタＭ１が２個用いられているので、読出し時間を短縮できる利点がある。
【０１４２】
［第７の実施形態］
第７の実施形態に係る光センサを含む液晶表示装置の構成について、図１１Ａ〜図１１Ｃを参照して説明する。
【０１４３】
図１１Ａは、画素領域１の概略構成を示す平面図であり、各画素ブロックＰｉ，ｋにおける表示部Ｄ４ｉ−３，ｋ、Ｄ４ｉ−２，ｋ、Ｄ４ｉ−１，ｋ、Ｄ４ｉ，ｋと光センサ部Ｓｉ，ｋとの配置関係を示す。本実施形態では、各画素ブロックＰｉ，ｋ（ｉ＝１〜ｍ、ｋ＝１〜ｎ）は、４組の表示部Ｄ４ｉ−３，ｋ、Ｄ４ｉ−２，ｋ、Ｄ４ｉ−１，ｋ、Ｄ４ｉ，ｋと、１個の光センサ部Ｓｉ，ｋとを備えている。すなわち、画素領域１には、水平方向に４ｍ組の表示部が配置されていて、縦方向にｎ組の表示部が配置されている。これにより、液晶表示装置の解像度は、４ｍ×ｎになる。
【０１４４】
図１１Ｂに、図１１Ａの画素領域１の単位画素である画素ブロックＰ１，１の具体的な構成を示す。表示部Ｄ１，１、Ｄ２，１、Ｄ３，１、Ｄ４，１の各々の構成は、第２の実施形態と同様である。この実施形態では、４組の表示部Ｄ１，１、Ｄ２，１、Ｄ３，１、Ｄ４，１に対して１つの光センサ部Ｓ１，１が配置されている。光センサ部Ｓ１，１は、同一能力の１０個のフォトダイオードＤ１と、同一容量の１０個の蓄積キャパシタＣ２と、２個のＭＯＳトランジスタＭ１とを備えている。
【０１４５】
１０個のフォトダイオードＤ１のカソードは、いずれも、蓄積ノードＮ２に接続されている。蓄積ノードＮ２には、さらに、１０個の蓄積キャパシタＣ２の第１端子と２個のＭＯＳトランジスタＭ１のゲートとが接続されている。１０個のフォトダイオードＤ１のうち２個のフォトダイオードＤ１（図１１Ｂにおいて、左端から２番目及び右端から２番目のフォトダイオードＤ１）のアノードが、リセット制御線ＲＳＴ１に接続されている。他の８個のフォトダイオードＤ１のアノードは、逆バイアス電圧供給線ＲＳＴＬに接続されている。１０個の蓄積キャパシタＣ２の第２端子は、いずれも、読出し制御線ＲＳ１に接続されている。
【０１４６】
２個のＭＯＳトランジスタＭ１のソースは、それぞれ、表示部Ｄ１，１のデータ線Ｒ１、Ｂ１に接続されていて、ドレインは表示部Ｄ１，１のデータ線Ｇ１に接続されている。従って、データ線Ｒ１、Ｂ１が、定電圧ＶＤＤをＭＯＳトランジスタＭ１へ供給するための配線を兼ねている。また、データ線Ｇ１が、図１における信号読出し線ＳＬを兼ねている。
【０１４７】
図１１Ｃに、図１１Ｂに示す画素ブロックＰ１，１を半導体プロセスによってガラス基板上に形成した場合の各要素のレイアウトを示す。各要素の符号は、図１１Ｂに示した回路図の各要素に対応している。
【０１４８】
＜光センサ部の動作＞
上述の構成を有する光センサ部Ｓ１，１の動作は、概ね、図６を参照して説明した第２の実施形態の光センサ部Ｓ１，１の動作と同様である。但し、本実施形態では、１０個のフォトダイオードＤ１、１０個の蓄積キャパシタＣ２、及び、２個のＭＯＳトランジスタＭ１が用いられている。そのため、以下のとおり、蓄積ノードＮ２の容量ＣＮ２、蓄積ノードＮ２の電位ＶＮ２０等の式が第２の実施形態とは異なる。
【０１４９】
すなわち、蓄積ノードＮ２の容量ＣＮ２は、下記の式で表される。
ＣＮ２＝１０ＣＤ１＋２ＣＭ１＋１０Ｃ２
【０１５０】
（１）フィードスルーによる電圧降下ＶＦＤによって、蓄積ノードＮ２の電位ＶＮ２０は、下記の式で表される。
ＶＮ２０＝ＶＲＳＴＨ−２ＣＤ１／ＣＮ２×ＶＲＳＴ
【０１５１】
（２）蓄積期間中に１個のフォトダイオードＤ１で発生する電荷が最小値Ｑｍｉｎ、及び最大値Ｑｍａｘのときに、蓄積ノードＮ２の電位ＶＮ２１、ＶＮ２２は、それぞれ下記の式で表される。
最小値Ｑｍｉｎの場合、  ＶＮ２１＝ＶＮ２０−１０Ｑｍｉｎ／ＣＮ２
最大値Ｑｍａｘの場合、  ＶＮ２２＝ＶＮ２０−１０Ｑｍａｘ／ＣＮ２
【０１５２】
（３）読出し信号のハイレベルＶＲＳＨが印加されることにより突き上げられる蓄積ノードＮ２の電位ＶＧ２Ｈ（Ｑｍｉｎの場合）、ＶＧ２Ｌ（Ｑｍａｘの場合）は、それぞれ下記の式で表される。
ＶＧ２Ｈ＝ＶＮ２１＋１０Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−２ＣＤ１／ＣＮ２×ＶＲＳＴ−１０Ｑｍｉｎ／ＣＮ２
＋１０Ｃ２／ＣＮ２×ＶＲＳ
ＶＧ２Ｌ＝ＶＮ２２＋４Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−２ＣＤＳ／ＣＮ２×ＶＲＳＴ−１０Ｑｍａｘ／ＣＮ２
＋１０Ｃ２／ＣＮ２×ＶＲＳ
【０１５３】
また、特に説明しないが、センサ感度及びセンサ感度の向上率を表す式も、以上のような各値の相違に応じて第２の実施形態の場合の式を修正することにより、容易に得られる。
【０１５４】
［その他の形態等］
以上の第１〜第７の各実施形態は、本発明の一実施形態に係る表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明の一実施形態に係る表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明の一実施形態に係るにかかる表示装置は、光センサを有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。
【０１５５】
また、本発明の一実施形態に係る光センサは、光センサ付き表示装置に限られず、例えば、イメージスキャナなどその他の装置にも適用可能である。また、光センサの構成も上記の第１〜第７の各実施形態に限られない。
【０１５６】
本発明の一実施形態は、リセット制御線からフォトダイオードを介して蓄積ノードの電位をリセットする構成の光センサに対して適用することができる。また、リセット信号は、パルス電圧がリセット期間開始時にローレベルからハイレベルに立ち上げる形態に限らず、ハイレベルからローレベルへ落とすことによって、リセット期間が始まる形態であってもよい。この場合、蓄積ノードの電位は、光電流に応じて上昇するようにフォトダイオードが接続される形態であるのが好ましい。
【産業上の利用可能性】
【０１５７】
本発明は、蓄積キャパシタの容量を小さくしてセンサ感度を向上させることを可能とするものであり、例えば、表示装置の画素領域内に設ける光センサとして有用である。
【図１】
2011024571.tif 000003
【図２】
2011024571.tif 000004
【図３】
2011024571.tif 000005
【図４】
2011024571.tif 000006
【図５】
2011024571.tif 000007
【図６】
2011024571.tif 000008
【図７Ａ】
2011024571.tif 000009
【図７Ｂ】
2011024571.tif 000010
【図７Ｃ】
2011024571.tif 000011
【図８Ａ】
2011024571.tif 000012
【図８Ｂ】
2011024571.tif 000013
【図８Ｃ】
2011024571.tif 000014
【図９Ａ】
2011024571.tif 000015
【図９Ｂ】
2011024571.tif 000016
【図９Ｃ】
2011024571.tif 000017
【図１０Ａ】
2011024571.tif 000018
【図１０Ｂ】
2011024571.tif 000019
【図１０Ｃ】
2011024571.tif 000020
【図１１Ａ】
2011024571.tif 000021
【図１１Ｂ】
2011024571.tif 000022
【図１１Ｃ】
2011024571.tif 000023
【図１２】
2011024571.tif 000024
【図１３】
2011024571.tif 000025
【手続補正書】
【提出日】平成24年2月14日(2012.2.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正の内容】
【０１０２】
（３）読出し信号のハイレベルＶＲＳＨが印加されることにより突き上げられる蓄積ノードＮ２の電位ＶＧ２Ｈ（Ｑｍｉｎの場合）、ＶＧ２Ｌ（Ｑｍａｘの場合）は、それぞれ下記の式で表される。
ＶＧ２Ｈ＝ＶＮ２１＋２Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤ１／ＣＮ２×ＶＲＳＴ−２Ｑｍｉｎ／ＣＮ２
＋２Ｃ２／ＣＮ２×ＶＲＳ
ＶＧ２Ｌ＝ＶＮ２２＋２Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤ１／ＣＮ２×ＶＲＳＴ−２Ｑｍａｘ／ＣＮ２
＋２Ｃ２／ＣＮ２×ＶＲＳ
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１１４
【補正方法】変更
【補正の内容】
【０１１４】
（３）読出し信号のハイレベルＶＲＳＨが印加されることにより突き上げられる蓄積ノードＮ２の電位ＶＧ２Ｈ（Ｑｍｉｎの場合）、ＶＧ２Ｌ（Ｑｍａｘの場合）は、それぞれ下記の式で表される。
ＶＧ２Ｈ＝ＶＮ２１＋５Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤ１／ＣＮ２×ＶＲＳＴ−５Ｑｍｉｎ／ＣＮ２
＋５Ｃ２／ＣＮ２×ＶＲＳ
ＶＧ２Ｌ＝ＶＮ２２＋５Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤ１／ＣＮ２×ＶＲＳＴ−５Ｑｍａｘ／ＣＮ２
＋５Ｃ２／ＣＮ２×ＶＲＳ
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１２６
【補正方法】変更
【補正の内容】
【０１２６】
（３）読出し信号のハイレベルＶＲＳＨが印加されることにより突き上げられる蓄積ノードＮ２の電位ＶＧ２Ｈ（Ｑｍｉｎの場合）、ＶＧ２Ｌ（Ｑｍａｘの場合）は、それぞれ下記の式で表される。
ＶＧ２Ｈ＝ＶＮ２１＋５Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−２ＣＤ１／ＣＮ２×ＶＲＳＴ−５Ｑｍｉｎ／ＣＮ２
＋５Ｃ２／ＣＮ２×ＶＲＳ
ＶＧ２Ｌ＝ＶＮ２２＋５Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−２ＣＤ１／ＣＮ２×ＶＲＳＴ−５Ｑｍａｘ／ＣＮ２
＋５Ｃ２／ＣＮ２×ＶＲＳ
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１３９
【補正方法】変更
【補正の内容】
【０１３９】
（３）読出し信号のハイレベルＶＲＳＨが印加されることにより突き上げられる蓄積ノードＮ２の電位ＶＧ２Ｈ（Ｑｍｉｎの場合）、ＶＧ２Ｌ（Ｑｍａｘの場合）は、それぞれ下記の式で表される。
ＶＧ２Ｈ＝ＶＮ２１＋４Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤ１／ＣＮ２×ＶＲＳＴ−４Ｑｍｉｎ／ＣＮ２
＋４Ｃ２／ＣＮ２×ＶＲＳ
ＶＧ２Ｌ＝ＶＮ２２＋４Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−ＣＤ１／ＣＮ２×ＶＲＳＴ−４Ｑｍａｘ／ＣＮ２
＋４Ｃ２／ＣＮ２×ＶＲＳ
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１５２
【補正方法】変更
【補正の内容】
【０１５２】
（３）読出し信号のハイレベルＶＲＳＨが印加されることにより突き上げられる蓄積ノードＮ２の電位ＶＧ２Ｈ（Ｑｍｉｎの場合）、ＶＧ２Ｌ（Ｑｍａｘの場合）は、それぞれ下記の式で表される。
ＶＧ２Ｈ＝ＶＮ２１＋１０Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−２ＣＤ１／ＣＮ２×ＶＲＳＴ−１０Ｑｍｉｎ／ＣＮ２
＋１０Ｃ２／ＣＮ２×ＶＲＳ
ＶＧ２Ｌ＝ＶＮ２２＋４Ｃ２／ＣＮ２×ＶＲＳ
＝ＶＲＳＴＨ−２ＣＤ１／ＣＮ２×ＶＲＳＴ−１０Ｑｍａｘ／ＣＮ２
＋１０Ｃ２／ＣＮ２×ＶＲＳ
【国際調査報告】
2011024571.tif 000026
2011024571.tif 000027