(57)【要約】  スイッチング制御用ＩＣ（２００）のソフトスタート端子（ＳＳ）に接続される外付け回路の時定数によってソフトスタート期間の長さが設定される。ソフトスタート期間が終了した時点でソフトスタート端子（ＳＳ）の電圧が所定電圧に達した以降はスイッチング素子（Ｑ１）のオンパルス時間は最大値で制限される。また、ソフトスタート端子（ＳＳ）とグランド間にツェナーダイオードを接続すれば、ソフトスタート端子（ＳＳ）の上限電圧がツェナー電圧になるので、その電圧で最大オンパルス時間を制限できる。これにより、端子数の増加を抑えて小型・低コスト化した、ソフトスタート機能と電力制限機能を有するスイッチング制御回路及びスイッチング電源装置を構成する。
2011155246.tif 000002
【特許請求の範囲】
【請求項１】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子のオン、オフ動作を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記電力変換回路の動作開始から定常動作までの起動期間であるソフトスタート期間において前記スイッチング素子をオン、オフする動作の制御を設定する制御電圧が印加されるソフトスタート端子と、
前記ソフトスタート端子の信号に基づいて、前記起動期間におけるスイッチング素子のオン時間を制御するソフトスタート制御手段と、
前記ソフトスタート端子に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧を判定対象信号として検出し、前記判定対象信号に応じて、定常動作でのスイッチング素子のオン時間の制限値を設定する最大オンパルス時間制限手段と、を備えたスイッチング制御回路。
【請求項２】
前記ソフトスタート期間は、前記ソフトスタート端子に接続された外部回路の容量値で設定される、請求項１に記載のスイッチング制御回路。
【請求項３】
前記ソフトスタート制御手段は、前記ソフトスタート端子の電圧を前記スイッチング素子に対する制御信号のオンパルス時間に変換する電圧−時間変換回路を備えた請求項１または２に記載のスイッチング制御回路。
【請求項４】
前記電圧−時間変換回路は、電圧対時間が線形性を有する請求項３に記載のスイッチング制御回路。
【請求項５】
前記電圧−時間変換回路は、前記オンパルス時間の制限値を設定し、前記ソフトスタート端子の電圧が所定の電圧値以上では前記オンパルス時間の制限値の上限値を設定する、請求項１乃至４の何れかに記載のスイッチング制御回路。
【請求項６】
前記最大オンパルス時間制限手段は、前記ソフトスタート端子に接続されるツェナーダイオードに誘起されるツェナー電圧でスイッチング素子の最大オンパルス時間の制限値を設定する請求項１乃至５の何れかに記載のスイッチング制御回路。
【請求項７】
前記ソフトスタート端子に定電流を供給する定電流回路を備えた請求項１乃至６の何れかに記載のスイッチング制御回路。
【請求項８】
請求項１乃至７の何れかに記載のスイッチング制御回路が前記電力変換回路に備えられたスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はスイッチング電源装置に用いられるＩＣ化されたスイッチング制御回路及びそれを備えたスイッチング電源装置に関するものである。
【背景技術】
【０００２】
スイッチング電源装置においてスイッチング制御用ＩＣには、出力制御動作、起動時制御動作、過電流保護動作、過電圧保護動作、待機時制御動作、力率改善動作など、各種機能を実現するための回路を備えている。これらの機能が増加することによって、スイッチング制御用ＩＣの高機能化が図られている。【０００３】
スイッチング制御用ＩＣの各機能をアプリケーションの動作仕様に対応させるように設定するには、機能ごとに外部回路とのインターフェイス用の複数の端子が必要となる。このため、搭載する機能の数が増えると、自ずと端子数が増加してしまう。端子の数が増加すると、スイッチング制御用ＩＣのパッケージが大きくなり、ＩＣのコスト単価の増大につながる。【０００４】
スイッチング制御用ＩＣの端子数を制限する場合、搭載できる機能が制約されることから、各機能に応じてＩＣの品種を揃えて準備し、仕様や用途によってこれらを使い分ける必要がある。この場合、ＩＣの品種数は増加してしまい、製造プロセスだけでなくＩＣの管理が複雑化し、結果としてＩＣのコスト単価が増大するという課題がある。【０００５】
一般に多機能性が要求されるほど大型になることはやむを得ないが、近年、小型のスイッチング制御回路であっても必要な機能が増している。現状では、ＩＣなどの半導体のコスト単価を低減するには、少ない品種を大量に生産することが効果的である。さらに、ＩＣのパッケージとしては、少ない端子数で、サイズの小さなＩＣとして構成するほうがＩＣのコスト単価を下げることができる。【０００６】
特許文献１には、端子数の削減を目的としたスイッチング制御用ＩＣに関する発明が記載されている。【０００７】
図１は特許文献１に示されているスイッチング電源装置の回路図である。図１において、スイッチング電源装置１０１は、１次巻線１２７と２次巻線１２９を有するトランス１０５、ダイオード１１７とキャパシタ１１９による整流平滑回路、ツェナーダイオード１２１とフォトカプラ１１３、及び抵抗１２３による帰還回路と、集積回路１０３を備えている。【０００８】
集積回路１０３は１次巻線１２７に接続されている。集積回路１０３は、その集積回路１０３のドレインＤ端子とソースＳ端子との間に結合される内部スイッチを含むスイッチングレギュレータＩＣである。【０００９】
動作中、集積回路１０３内のスイッチが、トランス１０５を介する入力１０７から出力１０９へのエネルギーの伝達を調整する。集積回路１０３には前記帰還回路からのフィードバック信号が入力される。【００１０】
多機能キャパシタ１１１は集積回路１０３のバイパスＢＰ端子に接続されている。多機能キャパシタ１１１は、通常動作中に集積回路１０３の電源デカップリング機能をもたせるために用いられる。集積回路１０３内の内部回路は、多機能キャパシタ１１１から電力又はバイアス電流を受け取り、出力１０９を調整しながら通常動作中に回路を作動させる。【００１１】
集積回路１０３の初期化期間中に集積回路１０３のパラメータ／モードを選択するために多機能キャパシタ１１１が使用される。この初期化期間中に集積回路のパラメータ／モードが選択される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−７３９５４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
スイッチング電源装置が備える機能にソフトスタート機能がある。これは、電源の起動時に、ソフトスタート制御端子（ＳＳ端子）の電圧に応じて、ＦＥＴを駆動するための出力パルスのオン時間を徐々に広げていく機能である。ＳＳ端子の電圧変化はＳＳ端子に外付けされたコンデンサの容量によって設定されている。すなわち、起動時のコンデンサ電圧の上昇の速さで、オン時間を広げる変化の速さを決め、ソフトスタートの期間を決めている。したがって容量が大きければ電圧上昇が緩やかになり、ソフトスタート期間が長く（オン時間を広げる時間が遅く）なり、容量が小さければ電圧上昇が速くなり、ソフトスタート期間が短く（オン時間を広げる時間が速く）なる。【００１４】
ところが、このようなソフトスタート制御端子（ＳＳ端子）では、ソフトスタート端子の電圧の上昇速度を調整することにより、ソフトスタートの期間を調整するだけであって、オンパルス時間の最大値を定めることはできなかった。そのため、電力を制限するために最大オンパルス時間を調整しようとすれば、ＳＳ端子とは別の端子が必要になる。そのため、ＩＣの端子数が増加し、ＩＣ小型化の阻害やコストアップの要因となる。すなわち、スイッチング制御用ＩＣのパッケージが大きくなり、ＩＣのコスト単価が増大するという問題がある。【００１５】
この発明の目的は、端子数の増加を抑えて、小型・低コスト化した、ソフトスタート機能と電力制限機能を有するスイッチング制御回路及びスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１６】
（１）この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子のオン、オフ動作を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記電力変換回路の動作開始から定常動作までの起動期間であるソフトスタート期間において前記スイッチング素子をオン、オフする動作の制御を設定する制御電圧が印加されるソフトスタート端子と、
前記ソフトスタート端子の信号に基づいて、前記起動期間におけるスイッチング素子のオン時間を制御するソフトスタート制御手段と、
前記ソフトスタート端子に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧を判定対象信号として検出し、前記判定対象信号に応じて、定常動作でのスイッチング素子のオン時間の制限値を設定する最大オンパルス時間制限手段と、を備える。【００１７】
（２）例えば前記ソフトスタート期間は、前記ソフトスタート端子に接続された外部回路の容量値で設定される。【００１８】
（３）例えば前記ソフトスタート制御手段は、前記ソフトスタート端子の電圧を前記スイッチング素子に対する制御信号のオンパルス時間に変換する電圧−時間変換回路を備える。【００１９】
（４）前記電圧−時間変換回路は、例えば電圧対時間が線形性を有する。【００２０】
（５）例えば前記電圧−時間変換回路は、前記オンパルス時間の制限値を設定し、前記ソフトスタート端子の制御電圧が所定の電圧値以上では前記オンパルス時間の制限値の上限値を設定する。【００２１】
（６）例えば前記最大オンパルス時間制限手段は、前記ソフトスタート端子に接続されるツェナーダイオードに誘起されるツェナー電圧でスイッチング素子の最大オンパルス時間の制限値を設定する。【００２２】
（７）例えば前記ソフトスタート端子に定電流を供給する定電流回路を備える。【００２３】
（８）この発明のスイッチング電源装置は、以上に述べた何れかのスイッチング制御回路が前記電力変換回路に備えられたものである。
【発明の効果】
【００２４】
この発明によれば、専用端子を設けることなく、ソフトスタート機能と電力制限機能を一つの端子を用いて設定できるので、スイッチング制御用ＩＣの端子数が増大せず、過電流保護機能を備えたスイッチング制御回路を構成できる。
【図面の簡単な説明】
【００２５】
【図１】特許文献１に示されているスイッチング電源装置の回路図である。
【図２】第１の実施形態に係るスイッチング電源装置３０４の回路図である。
【図３】ソフトスタート端子ＳＳの電圧と最大オンパルス時間との関係を示す図である。
【図４】スイッチング制御用ＩＣ２００の内部の構成をブロック化して表した図である。
【図５】第２の実施形態に係るスイッチング電源装置３０５の回路図である。
【図６】第３の実施形態に係るスイッチング電源装置３０６の回路図である。
【図７】第３の実施形態に係るスイッチング電源装置３０６の起動時におけるソフトスタート端子ＳＳの電圧の時間変化波形である。
【図８】第４の実施形態に係るスイッチング電源装置３１２Ａの回路図である。
【図９】第４の実施形態に係るスイッチング電源装置３１２Ｂの回路図である。
【図１０】第５の実施形態に係るスイッチング電源装置３１３の回路図である。
【図１１】第６の実施形態に係るスイッチング電源装置３１４Ａの回路図である。
【図１２】第６の実施形態に係るスイッチング電源装置３１４Ｂの回路図である。
【図１３】第７の実施形態に係るスイッチング電源装置３１５の回路図である。
【発明を実施するための形態】
【００２６】
《第１の実施形態》
図２は、本発明の第１の実施形態に係るスイッチング電源装置３０４の回路図である。スイッチング電源装置３０４は、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２００を備えている。
【００２７】
このスイッチング電源装置３０４の入力端子ＰＩ（＋）−ＰＩ（Ｇ）間に直流入力電源Ｖｉの電圧が入力される。そして、スイッチング電源装置３０４の出力端子ＰＯ（＋）−ＰＯ（Ｇ）間に接続される負荷へ所定の直流電圧が出力される。
【００２８】
入力端子ＰＩ（＋）−ＰＩ（Ｇ）間には、キャパシタＣｒ、インダクタＬｒ、トランスＴの１次巻線ｎｐ、第１のスイッチング素子Ｑ１及び電流検出用抵抗Ｒ７が直列に接続された第１の直列回路が構成されている。第２のスイッチング素子はキャパシタＣｒ、インダクタＬｒ、トランスＴの１次巻線ｎｐの直列回路に並列に接続されている。
【００２９】
第１のスイッチング素子Ｑ１はＦＥＴからなり、ドレイン端子がトランスＴの１次巻線ｎｐの一端に接続され、ソース端子が電流検出用抵抗Ｒ７の一端に接続されている。第２のスイッチング素子Ｑ２はＦＥＴからなり、ドレイン端子が入力端子Ｖｉｎ（＋）に接続され、ソース端子が第１のスイッチング素子Ｑ１のドレイン端子に接続されている。
【００３０】
トランスＴの２次巻線ｎｓ１，ｎｓ２には、ダイオードＤｓ，Ｄｆ及びキャパシタＣｏからなる第１の整流平滑回路が構成されている。この第１の整流平滑回路は２次巻線ｎｓ１，ｎｓ２から出力される交流電圧を全波整流し、平滑して、出力端子ＰＯ（＋）−ＰＯ（Ｇ）へ出力する。
【００３１】
トランスＴの駆動巻線ｎｂには、ダイオードＤ３及びキャパシタＣ３による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用ＩＣ２００のＧＮＤ端子及びＶＣＣ端子間に電源電圧として供給される。
上述のように第１、第２のスイッチング素子Ｑ１、Ｑ２、キャパシタＣｒ、インダクタＬｒ、トランスＴ、ダイオードＤｓ，Ｄｆ及びキャパシタＣｏなどにより電力変換回路が構成される。
【００３２】
スイッチング制御用ＩＣ２００は、そのＯＵＴ端子から駆動回路１１へ方形波信号を出力する。駆動回路１１は第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２を交互にオン・オフ制御する。但し、Ｑ１，Ｑ２が同時オンしないようにデッドタイム期間を設ける。
【００３３】
スイッチング制御用ＩＣ２００の電流検出端子ＩＳには、電流検出用抵抗Ｒ７の降下電圧が入力されるように、抵抗Ｒ８が接続されている。
【００３４】
出力端子ＰＯ（＋），ＰＯ（Ｇ）及びスイッチング制御用ＩＣ２００の間には帰還回路１２が設けられている。この帰還回路１２は出力端子ＰＯ（＋）−ＰＯ（Ｇ）間の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御用ＩＣ２００のフィードバック端子ＦＢへフィードバック電圧を入力する回路である。
【００３５】
ソフトスタート端子ＳＳとグランドＧＮＤとの間には、抵抗Ｒｓｓ及びキャパシタＣｓｓによる外部回路が接続されている。
フィードバック端子ＦＢとグランド端子との間にはキャパシタＣ４が接続されている。
【００３６】
帰還回路１２は、出力端子ＰＯ（＋），ＰＯ（Ｇ）への出力電圧が設定電圧より高くなる程、フィードバック端子ＦＢの電圧が低くなる関係で作用する。
【００３７】
スイッチング制御用ＩＣ２００は、出力端子ＯＵＴから方形波信号を出力し、駆動回路１１を介して第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２を所定のスイッチング周波数でオン・オフする。これにより、スイッチング電源装置３０４は電流共振コンバータとして動作する。
【００３８】
過電流保護回路が動作していない通常動作時には、スイッチング制御用ＩＣ２００はフィードバック端子ＦＢの入力信号によって出力電圧を検知し、この電圧が一定となるように出力端子ＯＵＴへ出力する方形波信号の周波数やパルス幅を制御する。これにより、スイッチング電源装置３０４の出力電圧を安定化する。
【００３９】
スイッチング制御用ＩＣ２００のソフトスタート端子ＳＳの主な機能は、ソフトスタート動作させるための端子である。ソフトスタートとは、例えばコンバータの起動時に、スイッチング素子Ｑ１，Ｑ２を駆動するための出力パルスのオン時間を徐々に広げていく制御である。ソフトスタート端子ＳＳに接続される外付け回路の時定数によってソフトスタート期間の長さを設定する。具体的にはソフトスタート端子ＳＳの内部には定電流回路が接続されていて、この定電流の値と外付けのキャパシタＣｓｓの容量とによって、キャパシタＣｓｓに対する充電時定数が定められる。
【００４０】
図３は、ソフトスタート端子ＳＳの電圧と最大オンパルス時間との関係を示す具体的な図である。ソフトスタート端子ＳＳの電圧が、例えば０Ｖ〜３．３Ｖの範囲では、最大オンパルス時間はソフトスタート端子ＳＳの電圧に比例して０〜１６．５μｓの範囲で定められる。ソフトスタート端子ＳＳの電圧が３．３Ｖ以上では、最大オンパルス時間は１６．５μｓのまま維持される。
【００４１】
図４は、スイッチング制御用ＩＣ２００の内部の構成をブロック化して表した図である。図４において、ワンショット回路２４０がフリップフロップ２１３をセットすると、フリップフロップ２１３のＱ出力信号がＡＮＤゲート２１４を経由し、ドライバ２１５を介してＯＵＴ端子へハイレベルのゲート制御電圧として出力される。
【００４２】
ＣＴジェネレータ回路２４１は、ＡＮＤゲート２１４の出力がハイレベルになってからランプ波形電圧を出力する。コンパレータ２１２は、ＣＴジェネレータ回路２４１の出力電圧が、３つの（−）端子に入力される電圧のうち最も低い電圧を超えた時点で、フリップフロップ２１３をリセットする。これによりＯＵＴ端子の電圧をローレベルに戻す。
以上の繰り返しによって、ＯＵＴ端子の出力電圧を方形波状に変化させる。
【００４３】
ソフトスタート端子ＳＳには定電流回路ＣＣＣ１が接続されている。図２に示したように、ソフトスタート端子ＳＳにキャパシタＣｓｓを接続することによって、ソフトスタート端子ＳＳの電圧はキャパシタＣｓｓの充電電圧に等しくなる。ソフトスタート端子ＳＳの電圧上昇にともなって、コンパレータ２１２の出力が反転するタイミングが遅くなり、スイッチング素子のオン時間が徐々に長くなる。このことによってソフトスタート動作する。なお、このように定電流回路ＣＣＣ１をスイッチング制御用ＩＣ内部に備えたことにより、外部に定電流回路を接続する必要がなく、部品点数の削減と小型化が図れる。
【００４４】
図２に示したように、ソフトスタート端子ＳＳに抵抗Ｒｓｓを外付けすることで、キャパシタＣｓｓが満充電された状態で、ソフトスタート端子ＳＳの電圧は、定電流回路ＣＣＣ１の電流値及び抵抗Ｒｓｓの抵抗値に応じて定まる。
【００４５】
ソフトスタート期間中、コンパレータ２１２の３つの（−）端子に入力される電圧のうち抵抗分圧回路２１６の出力電圧が最も低くなるように設定することにより、ソフトスタート端子ＳＳの電圧が上昇するにつれてスイッチング素子のオン時間幅が次第に広がることによってソフトスタート動作がなされる。
【００４６】
ソフトスタート動作が完了すると、コンパレータ２１２の３つの（−）端子に入力される電圧のうち、抵抗分圧回路２２４の出力電圧が最も低い状態となるように設定することにより、フィードバック端子ＦＢに掛かる電圧に応じてスイッチング素子のオン時間が定められる。
【００４７】
ソフトスタート端子ＳＳの電圧は、定電流回路ＣＣＣ１の電流値及び抵抗Ｒｓｓの抵抗値に応じて定まっている。そのため、フィードバック端子ＦＢの電圧がこのソフトスタート端子ＳＳの定まった電圧以上となると、コンパレータ２１２の３つの（−）端子に入力される電圧のうち、ソフトスタート端子ＳＳにつながる抵抗分圧回路２１６の出力電圧が最も低い状態となるので、それ以上はオン時間が長くならない。すなわち最大オンパルス時間が制限される。
【００４８】
ソフトスタート動作が完了したときのソフトスタート端子ＳＳの定まった電圧が３．３Ｖ以上のときに、フィードバック端子ＦＢの電圧が３．３Ｖ以上になると、コンパレータ２１２の３つの（−）端子に入力される電圧のうち、抵抗分圧回路２２５の出力電圧が最も低い状態となるように設定することにより、それ以上はオン時間が長くならない。すなわち最大オンパルス時間の上限値が設定される。
【００４９】
このようにして、最大オンパルス時間を設定するための専用のＩＣ端子を設ける必要がないために、ＩＣの小型化を図ることができる。また、ＩＣ端子を有効に利用することにより、ＩＣの高機能化を図ることができる。また、定電流回路ＣＣＣ１をスイッチング制御用ＩＣ内部に設けたことにより、外部に定電流回路を設ける必要がなく、回路構成が簡素化できる。
【００５０】
《第２の実施形態》
図５は、本発明の第２の実施形態に係るスイッチング電源装置３０５の回路図である。スイッチング電源装置３０５は、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２００を備えている。
【００５１】
図２に示したスイッチング電源装置と異なり、ソフトスタート端子ＳＳとグランドとの間に、ツェナーダイオードＤ４とキャパシタＣｓｓによる外部回路が接続されている。このツェナーダイオードＤ４のツェナー電圧が３．３Ｖ未満であれば、ソフトスタート端子ＳＳの上限電圧はツェナーダイオードＤ４のツェナー電圧に制限される。そのため、図４に示したコンパレータ２１２の３つの（−）端子に入力される電圧のうち、ＳＳ端子が接続されている抵抗分圧回路２１６の出力電圧が最も低い状態となるので、それ以上はオン時間が長くならない。すなわちツェナーダイオードＤ４によって最大オンパルス時間が制限される。
【００５２】
以上に示した例では、ソフトスタート端子ＳＳに接続される外部回路として、ツェナーダイオードによる電圧クランプ回路を構成したが、この外部回路としては、ツェナーダイオード以外にトランジスタやオペアンプを用いてもよい。
【００５３】
《第３の実施形態》
図６は、本発明の第３の実施形態に係るスイッチング電源装置３０６の回路図である。スイッチング電源装置３０６は、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２０１を備えている。図４に示したスイッチング制御用ＩＣ２００と異なり、定電流回路ＣＣＣ１とＳＳ端子との間に抵抗Ｒｓが接続されている。その他の構成は図４に示したものと同様である。
【００５４】
図７は、起動時におけるソフトスタート端子ＳＳの電圧の時間変化波形である。ソフトスタート端子ＳＳの電圧は抵抗ＲｓとキャパシタＣｓｓとの時定数に応じて過渡的に変化する。そのため、起動時の時間経過にともなってオンパルス時間の拡大率を低くしていくことができる。
【００５５】
《第４の実施形態》
図８・図９は、本発明の第４の実施形態に係るスイッチング電源装置３１２Ａ，３１２Ｂの回路図である。スイッチング電源装置３１２Ａ，３１２Ｂは、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２００を備えている。スイッチング電源装置３１２Ａ，３１２Ｂは、何れもトランスＴの二次側がフォワード形である。図８と図９とでは、一次側の共振キャパシタＣｒの接続位置が異なる。
【００５６】
このように、トランスＴの二次側に、ダイオードＤｓ，Ｄｆ、インダクタＬｒｏ、キャパシタＣｏによる整流平滑回路を設けて、フォワード方式にしてもよい。
また、一次側の共振キャパシタＣｒは、ハイサイドのスイッチング素子Ｑ２のオン時に形成される閉ループに直列に挿入されていればよいので、図９に示すように、スイッチング素子Ｑ２のドレインに対してキャパシタＣｒが直列に接続されていてもよい。
その他の構成は第１の実施形態で示したものと同様であり、同様の作用効果を奏する。
【００５７】
《第５の実施形態》
図１０は、本発明の第５の実施形態に係るスイッチング電源装置３１３の回路図である。スイッチング電源装置３１３は、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２００を備えている。スイッチング電源装置３１３は、トランスＴの二次側がフォワード形である。
【００５８】
図２に示したスイッチング電源装置３０４と異なるのは、インダクタＬｒ、キャパシタＣｒ及び第２のスイッチング素子Ｑ２を設けずに、単純なフォワードコンバータを構成している点である。
このように、単純なフォワードコンバータにも同様に適用でき、同様の作用効果を奏する。
【００５９】
《第６の実施形態》
図１１・図１２は、本発明の第６の実施形態に係るスイッチング電源装置３１４Ａ，３１４Ｂの回路図である。スイッチング電源装置３１４Ａ，３１４Ｂは、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２００を備えている。スイッチング電源装置３１４Ａ，３１４Ｂは、何れもトランスＴの二次側がフライバック形である。図１１と図１２とでは、一次側の共振キャパシタＣｒの接続位置が異なる。
【００６０】
このように、トランスＴの二次側に、ダイオードＤｓ及びキャパシタＣｏによる整流平滑回路を設けて、フライバック方式にしてもよい。
また、一次側の共振キャパシタＣｒは、ハイサイドのスイッチング素子Ｑ２のオン時に形成される閉ループに直列に挿入されていればよいので、図１２に示すように、スイッチング素子Ｑ２のドレインに対してキャパシタＣｒが直列に接続されていてもよい。
その他の構成は第１の実施形態で示したものと同様であり、同様の作用効果を奏する。
【００６１】
《第７の実施形態》
図１３は、本発明の第７の実施形態に係るスイッチング電源装置３１５の回路図である。スイッチング電源装置３１５は、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２００を備えている。スイッチング電源装置３１５は、トランスＴの二次側がフライバック形である。
【００６２】
図１１に示したスイッチング電源装置３１４Ａと異なるのは、インダクタＬｒ、キャパシタＣｒ及び第２のスイッチング素子Ｑ２を設けずに、単純なフライバックコンバータを構成している点である
このように、単純なフライバックコンバータにも同様に適用でき、同様の作用効果を奏する。
【００６３】
《他の実施形態》
本発明のスイッチング電源装置のコンバータ方式は、絶縁型コンバータに限らず非絶縁型コンバータであってもよい。また、ハーフブリッジ型に限らずフルブリッジ型等に適用することもできる。
【符号の説明】
【００６４】
ＣＣＣ１…定電流回路
Ｃｓｓ…キャパシタ
Ｄ４…ツェナーダイオード
Ｑ１…第１のスイッチング素子
Ｑ２…第２のスイッチング素子
Ｒｓ…抵抗
Ｒｓｓ…抵抗
ＳＳ…ソフトスタート端子
２１２…コンパレータ
２１６…抵抗分圧回路
２２４…抵抗分圧回路
２２５…抵抗分圧回路
３０４…スイッチング電源装置
３０５…スイッチング電源装置
３０６…スイッチング電源装置
３１２Ａ，３１２Ｂ…スイッチング電源装置
３１３…スイッチング電源装置
３１４Ａ，３１４Ｂ…スイッチング電源装置
３１５…スイッチング電源装置
【図１】
2011155246.tif 000003
【図２】
2011155246.tif 000004
【図３】
2011155246.tif 000005
【図４】
2011155246.tif 000006
【図５】
2011155246.tif 000007
【図６】
2011155246.tif 000008
【図７】
2011155246.tif 000009
【図８】
2011155246.tif 000010
【図９】
2011155246.tif 000011
【図１０】
2011155246.tif 000012
【図１１】
2011155246.tif 000013
【図１２】
2011155246.tif 000014
【図１３】
2011155246.tif 000015
【国際調査報告】
2011155246.tif 000016
2011155246.tif 000017
2011155246.tif 000018
2011155246.tif 000019