(57)【要約】【課題】  超高速差動信号を通過させ、コモンモードノイズを通過させ難くする。【解決手段】  集中定数差動遅延線ＤＬは、差動線路１、３中に配置された受動直列素子および受動並列素子からなる梯子型の差動４端子回路において、受動直列素子にインダクタ Ｌｓを、受動並列素子にキャパシタＣｏを配置して形成される。受動直列素子のインダクタＬｓは、同一区間内の差動線路間で対をなすインダクタ間で相互誘導を持たせ、差動信号に対してはインダクタＬｓのインダクタンスと相互誘導ｍの相互インダクタンスの差分を直列素子として機能させ、コモンモードノイズに対しては上記インダクタンスと上記相互インダクタンスの和分を直列素子として機能させる。集中定数差動遅延線ＤＬは、キャパシタＣｏ／２どうし又はＣｏどうしの接続点Ｔ１〜Ｔ４とグランド電位との間にインダクタＬ１〜Ｌ４や抵抗を接続し、コモンモードノイズ減衰用減衰極を形成する。【選択図】  図２
2011065270.tif 000002
【特許請求の範囲】
【請求項１】
差動線路中に直列的に配置されたインダクタを含む受動直列素子および前記差動線路間に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の差動４端子回路を有してなる集中定数差動遅延線であって、前記直列素子を形成し同一区間内の差動線路間で対をなす前記インダクタ間に相互誘導を持たせ、差動信号に対しては前記インダクタのインダクタンスと該相互誘導の相互インダクタンスとの差分を前記直列素子として機能させ、コモンモードノイズに対しては前記インダクタンスと前記相互インダクタンスの和分を前記直列素子として機能させるとともに、前記キャパシタが当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなる集中定数差動遅延線と、
直列接続された前記キャパシタどうしの接続点とグランド電位との間に接続され、前記キャパシタとともにコモンモードノイズ減衰用減衰極を形成するコモンモードノイズ減衰用インダクタ、コモンモードノイズを吸収する抵抗、又はこれらインダクタと抵抗の直列若しくは並列回路と、
を具備することを特徴とするコモンモードフィルタ。
【請求項２】
前記集中定数差動遅延線は、前記差動信号に対して特性インピーダンスを整合させ、前記コモンモードノイズに対して特性インピーダンスを不整合とする回路定数が設定された請求項１記載のコモンモードフィルタ。
【請求項３】
前記集中定数差動遅延線は、定Ｋ型構成である請求項１又は２記載のコモンモードフィルタ。
【請求項４】
前記集中定数差動遅延線は、誘導ｍ型構成である請求項１又は２記載のコモンモードフィルタ。
【請求項５】
前記集中定数差動遅延線は、全域通過型構成である請求項１又は２記載のコモンモードフィルタ。
【請求項６】
前記集中定数差動遅延線と、前記コモンモードノイズ減衰用インダクタ、コモンモードノイズを吸収する抵抗、又はこれらインダクタと抵抗の直列若しくは並列回路とを１区間の差動遅延素子とし、前記差動線路に前記差動遅延素子が梯子型に複数直列配置され複数区間が構成された請求項１〜５いずれか１記載のコモンモードフィルタ。
【請求項７】
前記差動差動遅延素子の間に前記集中定数差動遅延線が梯子状に直列配置されて構成された請求項６記載のコモンモードフィルタ。
【請求項８】
前記集中定数差動遅延線における前記キャパシタどうしの複数の接続点間に抵抗が接続された請求項３、６又は７いずれか１記載のコモンモードフィルタ。
【請求項９】
前記集中定数差動遅延線は、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合した構成である請求項６〜８いずれか１記載のコモンモードフィルタ。
【請求項１０】
前記差動遅延素子における前記減衰極の周波数を異ならせてなる請求項３又は６〜９いずれか１記載のコモンモードフィルタ。
【請求項１１】
前記差動線路の入出力側の前記差動遅延素子における前記減衰極の周波数を、これらの間の前記差動遅延素子における前記減衰極の周波数より高く設定してなる請求項１０記載のコモンモードフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコモンモードフィルタに係り、特に、超高速差動線路を伝搬する超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断し、電磁障害も引き起こし難いコモンモードフィルタに関する。
【背景技術】
【０００２】
電子機器においてノイズは有害な存在であることから、ノイズを除去するための多くの提案がなされている。【０００３】
特に、最近の高速シリアル伝送では、伝送速度がＧＨｚ帯と速くなり、波長が短くなることから、その波長が回路パターン長の整数倍と一致する確率が高まり、回路パターンがアンテナとなって信号が空間に放射される電磁放射ノイズが問題となっている。【０００４】
もっとも、高速シリアル伝送では、ほとんどの場合、差動線路を用いるため、電磁界が差動線路間で結合し、ノイズが外部へ放射され難い。【０００５】
しかしながら、差動線路のわずかな非対称性や、ＩＣでのわずかな位相ずれ等に起因して生じるコモンモードノイズは、差動線路間を同相信号で伝播し、差動線路間の結合がないため外部へ放射され易く、電磁放射ノイズとなり易い。
そのため、差動線路を用いた高速シリアル伝送の分野では、コモンモードノイズ対策が必須のものとなっており、コモンモードノイズの除去手段としてコモンモード・チョークコイルが使用されることが多い。【０００６】
この種の公知例として、特開２００４−２６６６３４号公報（特許文献１）のように、ノーマルモード信号の周波数帯域の下限を２ＭＨｚとした構成や、特開２０００−５８３４３号公報（特許文献２）のように、差動信号伝送用のコモンモード・チョークコイルをトロイダルコアに巻線する構成がある。【０００７】
ところで、理想的なコモンモード・チョークコイルは、図１６の等価回路に示すように、磁性体磁芯に巻かれ結合係数が「１」に近い１対のコイルと、入出力間の線間容量を低く抑えたコイル間容量とによって伝送線路を形成し、特性インピーダンスを管理する構成である。【０００８】
このコモンモード・チョークコイルでは、コモンモードノイズに対して、伝送線路上に挿入される等価なインダクタンスが大きい値となり、図１７の符号Ｓｃｃ２１に示す特性のように、コモンモードノイズの通過阻止が可能である。【０００９】
他方、コモンモード・チョークコイルは、差動信号（ノーマルモード信号）に対して、インダクタンスが零に近く、しかもライン間容量と組み合わせて低損失伝送線路を形成するため、図１７の符号Ｓｄｄ２１に示す特性のように、少ない損失で通過する。【００１０】
このような理想的なコモンモード・チョークコイルは、現状では製品化されていないので、図１７は通過帯域を１５ＧＨｚに設定し、本発明の効果と比較するために図示したものである。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−２６６６３４号公報
【特許文献２】特開２０００−５８３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
今後、伝送速度が５〜１０ギガビット／秒と高速化することは必至である。その場合のクロック周波数は２．５〜５ＧＨｚとなるため、コモンモード・チョークコイルでの波形劣化を防ぐには、少なくともその３倍の高調波である７．５〜１５ＧＨｚまでの差動信号を、振幅劣化なく、平坦な群遅延特性で通過させる必要がある。しかも、同じ帯域のコモンモードノイズを遮断させねばならない。【００１３】
しかし、上述した図１６の構成では、扱う周波数が５ＧＨｚを超えると磁性体の透磁率の低下により、差動信号回路に直列に等価的なインダクタンスが挿入されることが避けられなくなる。それに分布容量が加わり、差動信号の振幅特性の劣化と、それに伴う群遅延特性の直線性劣化が避けられない。【００１４】
具体的にシミュレーションしてみると、そのやり方にもよるが、図１７においてインダクタ間の結合係数が０．９８から０．９７に下がるだけで、差動信号に対する通過帯域は半分に激減する。【００１５】
従って、５ＧＨｚを超える周波数範囲においても、磁性体に巻かれたコイル間の結合係数を１に近い値に維持しなければならないコモンモード・チョークコイルは、その性能向上への限界がある。【００１６】
さらに、コモンモード・チョークコイルは、コモンモードノイズを、大きなインダクタンスすなわち高い直列インピーダンスで遮断するため、コモンモードノイズから見ると、入力端子部の内部は終端開放に近くなり、入力端子に印加されたコモンモードノイズが、入力端子部で終端開放線路と同様の応答を示す。【００１７】
そのため、入力端子部においては、印加されたコモンモードノイズと、これが開放終端的に反射した、反射コモンモードノイズとが重畳され、入力端子部でのコモンモードノイズのピーク電圧が上昇する。【００１８】
入力端子部は、実装を容易にするためむき出しで、シールドすることが困難なため、ここから電磁放射され易く、電磁障害を引き起こす要因となり得るから、入力端子部でのコモンモードノイズのピーク電圧上昇は好ましくない。【００１９】
本発明はそのような問題を解決するために、コモンモードノイズの通過を阻止するとともに反射コモンモードの発生を抑え、一層小型化の容易なコモンモードフィルタの提供を目的とする。
【課題を解決するための手段】
【００２０】
そのような課題を解決するために本発明の請求項１に係るコモンモードフィルタは、差動線路中に直列的に配置されたインダクタを含む受動直列素子および当該差動線路間に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の差動４端子回路を有してなる集中定数差動遅延線であって、前記直列素子を構成し同一区間内の差動線路間で対をなすインダクタ間に相互誘導を持たせ、差動信号に対してはそのインダクタのインダクタンスとその相互誘導の相互インダクタンスの差分を直列素子として機能させ、コモンモードノイズに対してはそれらインダクタンスと相互インダクタンスとの和分を直列素子として機能させるとともに、そのキャパシタが当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなる集中定数差動遅延線と、直列接続された当該キャパシタどうしの接続点とグランド電位との間に接続され、それらのキャパシタとともにコモンモードノイズ減衰用減衰極を形成するコモンモードノイズ減衰用インダクタ、コモンモードノイズ吸収用の抵抗、又はインダクタと抵抗の直列若しくは並列回路と、を具備している。【００２１】
本発明の請求項２に係るコモンモードフィルタは、上記集中定数差動遅延線が、その差動信号に対して特性インピーダンスが整合し、そのコモンモードノイズに対しては特性インピーダンスが不整合となる回路定数を設定した構成となっている。【００２２】
本発明の請求項３に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型構成となっている。【００２３】
本発明の請求項４に係るコモンモードフィルタは、上記集中定数差動遅延線が、誘導ｍ型構成となっている。【００２４】
本発明の請求項５に係るコモンモードフィルタは、上記集中定数差動遅延線が、全域通過型構成となっている。【００２５】
本発明の請求項６に係るコモンモードフィルタは、上記集中定数差動遅延線と、それらコモンモードノイズ減衰用インダクタ、コモンモードノイズを吸収する抵抗、又はこれらインダクタと抵抗の直列若しくは並列回路とを１区間の差動遅延素子とし、その差動線路にその差動遅延素子が梯子状に複数直列配置され、複数区間を構成している。【００２６】
本発明の請求項７に係るコモンモードフィルタは、上記差動遅延素子の間に集中定数差動遅延線が梯子状に直列配置されて構成されている。【００２７】
本発明の請求項８に係るコモンモードフィルタは、上記キャパシタどうしの複数の接続点間に抵抗が接続されて構成されている。【００２８】
本発明の請求項９に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型のそれら差動遅延素子中から異なる２個又は３個を複合して構成されている。【００２９】
本発明の請求項１０に係るコモンモードフィルタは、上記差動遅延素子における減衰極周波数を異ならせて構成されている。【００３０】
本発明の請求項１１に係るコモンモードフィルタは、上記差動線路の入出力側の差動遅延素子における減衰極の周波数を、これらの間の差動遅延素子における減衰極の周波数より高く設定して構成されている。
【発明の効果】
【００３１】
このような本発明の請求項１に係るコモンモードフィルタでは、差動線路中に直列的に配置されたインダクタを含む受動直列素子および当該差動線路中に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の集中定数差動遅延線を用い、その受動直列素子を形成し同一区間内の差動線路間で対をなすそれらインダクタ間に相互誘導を持たせ、差動信号に対しては上記インダクタのインダクタンスと上記相互誘導の相互インダクタンスとの差分を直列素子として機能させ、コモンモードノイズに対してはそれらインダクタンスと相互インダクタンスとの和分を直列素子として機能させるとともに、そのキャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタで形成されるとともに、直列接続されたキャパシタどうしの接続点とグランド電位との間にコモンモードノイズ減衰用インダクタ、コモンモードノイズ吸収用の抵抗、又はインダクタと抵抗の直列若しくは並列回路を接続した。そのため、超高速差動信号を通過させる一方、望ましくないコモンモードノイズの遮断特性を一層向上し、入力端子部におけるコモンモードノイズのピーク電圧を低減し、電磁障害も引き起こし難くするとともに、直列素子として差動的に同位置にあるインダクタ間に相互誘導を持たせるべく接近した配置が可能となり、小型にして高機能のコモンモードフィルタの実現が可能となる。【００３２】
本発明の請求項２に係るコモンモードフィルタでは、上記集中定数差動遅延線が、差動信号に対して特性インピーダンスを整合させ、コモンモードノイズに対しては特性インピーダンスを不整合となる回路定数に設定したから、差動信号は整合よく通過させ、コモンモードノイズは不整合で通過を阻害する効果を得ることが可能である。【００３３】
本発明の請求項３に係るコモンモードフィルタでは、上記集中定数差動遅延線を定Ｋ型で構成するから、定Ｋ型構成において上述した効果を得ることが可能である。【００３４】
本発明の請求項４に係るコモンモードフィルタでは、上記集中定数差動遅延線を誘導ｍ型で構成するから、誘導ｍ型構成において上述した効果を得ることが可能である。【００３５】
本発明の請求項５に係るコモンモードフィルタでは、上記集中定数差動遅延線を全域通過型で構成するから、全域通過型構成において上述した効果を得ることが可能である。【００３６】
本発明の請求項６に係るコモンモードフィルタでは、上記集中定数差動遅延線と、コモンモードノイズ減衰用インダクタ、コモンモードノイズを吸収する抵抗、又はこれらインダクタと抵抗の直列若しくは並列回路とを１区間の差動遅延素子とし、その差動線路に差動遅延素子を梯子状に複数直列配置し複数区間を構成するから、上述した効果に加えて、種々の特性を得ることが可能である。【００３７】
本発明の請求項７に係るコモンモードフィルタは、上記差動遅延素子の間に集中定数差動遅延線が梯子状に直列配置されて構成されているから、上述した効果に加えて、種々の特性を得ることができる。【００３８】
本発明の請求項８に係るコモンモードフィルタは、上記キャパシタどうしの複数の接続点間に抵抗が接続されて構成されているから、上記集中定数差動遅延線が定Ｋπ型構成の１区間又は他の構成も含めた２区間以上の区間構成において、上述した効果に加えて、種々の特性を得ることができる。【００３９】
本発明の請求項９に係るコモンモードフィルタでは、上記集中定数差動遅延線として、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合して構成するから、種々の通過型構成において上述した効果を得ることが可能である。【００４０】
本発明の請求項１０に係るコモンモードフィルタでは、上記差動遅延素子における減衰極周波数を異ならせてなるから、コモンモードノイズの通過特性を所望の特性に形成し易く、さらに入力端子部におけるコモンモードノイズのピーク電圧が周波数成分毎に分散される等、種々の特性を得ることが可能で、確実に電磁障害も引き起こし難い。【００４１】
本発明の請求項１１に係るコモンモードフィルタでは、上記差動線路の入出力側の差動遅延素子における減衰極の周波数を、これらの間の差動遅延素子における減衰極の周波数より高く設定してなるから、ノイズ減衰用インダクタの値が大きくなるのを抑え、これらの値を揃え易い。
【図面の簡単な説明】
【００４２】
【図１】本発明のコモンモードフィルタの基となる集中定数差動遅延線の例を示す回路図である。
【図２】本発明に係るコモンモードフィルタの第１の実施の形態を示す回路図である。
【図３】図２に示す本発明のコモンモードフィルタの差動信号に対する等価回路図である。
【図４】図２に示す本発明のコモンモードフィルタのコモンモードノイズに対する等価回路図である。
【図５】図２に示す本発明のコモンモードフィルタの特性図である。
【図６】本発明に係るコモンモードフィルタの第２の実施の形態を示す回路図である。
【図７】図６に示す本発明のコモンモードフィルタの差動信号に対する等価回路図である。
【図８】図６に示す本発明のコモンモードフィルタのコモンモードノイズに対する等価回路図である。
【図９】図６に示す本発明のコモンモードフィルタの特性図である。
【図１０】本発明に係るコモンモードフィルタの第３の実施の形態を示す回路図である。
【図１１】図１０に示す本発明のコモンモードフィルタの差動信号に対する等価回路図である。
【図１２】図１０に示す本発明のコモンモードフィルタのコモンモードノイズに対する等価回路図である。
【図１３】図１０に示す本発明のコモンモードフィルタの特性図である。
【図１４】本発明のコモンモードフィルタに係る他の応用例を説明する図である。
【図１５】本発明のコモンモードフィルタに係る他の応用例を説明する図である。
【図１６】従来のコモンモード・チョークコイルの等価回路である。
【図１７】図１６に示す従来のコモンモード・チョークコイルの特性図である。
【発明を実施するための形態】
【００４３】
以下、本発明に係るコモンモードフィルタの実施の形態を図面を参照して説明する。
【００４４】
まず、本発明のコモンモードフィルタの基となる集中定数差動遅延線を説明する。
【００４５】
図１は本発明のコモンモードフィルタに適用する集中定数差動遅延線の一例を示す回路図である。
【００４６】
図１において、差動入力端子１Ａ、１Ｂと差動出力端子２Ａ、２Ｂ間の差動線路１、３には梯子型差動４端子網５が形成されている。
【００４７】
梯子型差動４端子網５は、それら差動線路１、３中に直列的に配置された受動直列素子と、これら差動線路１、３間に並列的に配置された受動並列素子を組合せ接続して梯子状に構成されている。
【００４８】
すなわち、差動入出力端子１Ａ、２Ａ間の差動線路１および差動入出力端子１Ｂ、２Ｂ間の差動線路３において、受動直列素子としてのインダクタＬｏが複数個、例えば３個ずつ直列接続され、個々のインダクタＬｏの両端には受動並列素子としてキャパシタＣｏ／４、Ｃｏ／２が接続されている。
【００４９】
差動線路１、３における同位置の各インダクタＬｏの両端間には、それらキャパシタＣｏ／４、Ｃｏ／２が接続され、３区間からなる定Ｋπ型集中定数差動遅延線ＤＬが構成されている。
【００５０】
この集中定数差動遅延線ＤＬにおける１区間分の差動遅延素子ｄｌ１、ｄｌ２、ｄｌ３は、梯子型差動４端子回路であり、差動線路１、３における一対のインダクタＬｏとこの両端の２個のキャパシタＣｏ／４、Ｃｏ／２によって形成されている。隣合う差動遅延素子ｄｌ１とｄｌ２、ｄｌ２とｄｌ３のキャパシタＣｏ／２は、共用されている。
【００５１】
しかも、差動入出力端子１Ａ、１Ｂ、２Ａ、２Ｂ側の差動遅延素子ｄｌ１、ｄｌ３におけるキャパシタＣｏ／４の容量値は、中間の差動遅延素子ｄｌ２との共用がないため、中間の差動遅延素子ｄｌ２のキャパシタＣｏ／２に比べて半分になっている。各差動遅延素子ｄｌ１〜ｄｌ３の遅延時間ｔｄは、「数１」のように示される。
【００５２】
【数１】
2011065270.tif 000003
【００５３】
各差動遅延素子ｄｌ１〜ｄｌ３の特性インピーダンスＺｄは、「数２」のように示される。
【００５４】
【数２】
2011065270.tif 000004
【００５５】
図１において、差動遅延素子ｄｌ１〜ｄｌ３の１区間分のキャパシタの容量もＣｏ／４、Ｃｏ／２と表記することで、遅延時間ｔｄの表記が一般に知られたシングルエンド遅延線における数式に一致している。
【００５６】
なお、図１中、差動入力端子１Ａ、１Ｂ側の符号＋ｖｄと−ｖｄはインピーダンスＺｏの差動電源であり、差動出力端子２Ａ、２Ｂ側の符号Ｚｏは終端インピーダンスである。
【００５７】
次に、本発明に係るコモンモードフィルタを詳細に説明する。
【００５８】
図２は、本発明のコモンモードフィルタに係る第１の構成を説明する回路図であり、図１の集中定数差動遅延線を改良したものである。符号Ｖｃはコモンモードノイズ源である。
【００５９】
図２において、各差動遅延素子ｄｌ１〜ｄｌ３における差動線路１、３上の一対のインダクタＬｓは、図１中のインダクタＬｏに相当し、同一区間内の一方の差動線路（正相側）１および他方の差動線路（負相側）３に位置するインダクタＬｓ間が図に示す極性によって相互誘導ｍで電磁的に結合されている。すなわち、同一区間内の差動線路間で対をなすインダクタＬｓ間が、差動信号に対しては負結合、コモンモードノイズに対しては正結合となる極性の相互誘導を持った関係になっている。
【００６０】
インダクタＬｓは、インダクタＬｏよりは大きい値になっており、「数３」で示される。
【００６１】
【数３】
2011065270.tif 000005
【００６２】
インダクタＬｓ両端間を結ぶキャパシタＣｏ／４、Ｃｏ／２は、図２に示すように、直列接続された２個のキャパシタＣｏ／２とＣｏ／２、又はＣｏとＣｏに分割されている。しかも、キャパシタＣｏ／２とＣｏ／２の直列合成容量がキャパシタＣｏ／４と等価的に、同様に、キャパシタＣｏとＣｏの直列合成容量がキャパシタＣｏ／２と等価的になっている。
【００６３】
すなわち、分割された２個のキャパシタＣｏ／２、Ｃｏの容量は、分割前の１個のキャパシタＣｏ／４、Ｃｏ／２の２倍の容量値を有している。
【００６４】
各差動遅延素子ｄｌ１〜ｄｌ３において、キャパシタＣｏ／２とＣｏ／２どうし、又はＣｏとＣｏどうしの各接続点Ｔ１、Ｔ２、Ｔ３、Ｔ４とグランド電位との間には、コモンモードノイズ減衰用インダクタＬ１、Ｌ２、Ｌ３、Ｌ４が接続されている。
【００６５】
コモンモードノイズ減衰用インダクタＬ１〜Ｌ４は、各々これに接続されたキャパシタＣｏ／２、Ｃｏとの組合せによって直列共振回路を形成し、この共振周波数がコモンモードノイズ減衰極周波数に設定されている。その他の構成は図１と同様である。
【００６６】
このようなコモンモードフィルタでは、差動線路１、３中に形成する梯子型の差動４端子網５として、上述した梯子型４端子回路である集中定数型の差動遅延素子ｄｌ１〜ｄｌ３を用い、差動線路１、３を伝搬する差動信号を、設計目標通りの振幅特性と群遅延特性で通過させることが可能である。
【００６７】
すなわち、この第１の構成では、差動線路１、３を伝送する差動信号が、互いに逆位相信号であるから、これらがキャパシタＣｏ／２どうしやＣｏどうしの各接続点Ｔ１〜Ｔ４に達しても互いに打ち消し合って消失する。そのため、差動信号に対しては、直列共振回路は寄与しないことになり、差動遅延素子ｄｌ１〜ｄｌ３の設計通り、劣化なく差動信号が伝送される。
【００６８】
他方、第１の構成では、差動遅延素子ｄｌ１〜ｄｌ３を形成する並列素子である２個のキャパシタＣｏ／２やＣｏと、これらの接続点Ｔ１〜Ｔ４に接続されたコモンモードノイズ減衰用インダクタＬ１〜Ｌ４とにより、コモンモードノイズに対する直列共振回路が形成されるから、コモンモードノイズが減衰遮断され、コモンモードノイズを設計通りに減衰させることが容易である。
【００６９】
このような図２の構成では、同一区間内の差動線路間で対をなすインダクタＬｓ間が、差動信号に対しては負結合、コモンモードノイズに対しては正結合となる極性の相互誘導を持った関係になっているから、差動信号に対する場合とコモンモードノイズに対する場合では異なった回路定数で機能する。
【００７０】
すなわち、差動信号に対する回路定数で表現する図３から分かるように、差動信号に対しては、図２と全く等価である。
【００７１】
これは、図に示す構成が、差動信号に対しては全く同じ特性となるように回路定数を設定したためであり、特性インピーダンスも整合条件であることを意味する。
【００７２】
他方、図２の構成をコモンモードノイズに対する場合の回路定数で表現すると、図４のようになる。
【００７３】
コモンモードノイズに対する直列素子としてのインダクタのインダクタンスをＬｃとすると、ＬｃはインダクタＬｓと相互インダクタンスｍの和となり、「数４」で示される関係となる。
【００７４】
【数４】
2011065270.tif 000006
【００７５】
従って、コモンモードノイズに対する場合のインダクタンスＬｃは、差動信号に対する場合のＬｏより大きい値となり、直列素子と並列素子のリアクタタンス比が増加することでコモンモードノイズに対しては減衰比が増加する。
【００７６】
それに加えて、コモンモードノイズに対しては特性インピーダンスが不整合となり、これもコモンモードノイズの反射を多くして通過を阻害する効果がある。
【００７７】
さらに、この反射コモンモードノイズは、差動遅延素子ｄｌ１〜ｄｌ３中を伝播し、往復で２倍の周波数成分毎に異なる伝播遅延時間をもって差動入力端子１Ａ、１Ｂに戻る。しかし、コモンモードノイズに対しては差動信号に対する場合よりもインダクタンスが大きくなった分、遅延時間も増加するので、差動入力端子１Ａ、１Ｂに印加されたコモンモードノイズと、反射して戻ってきたコモンモードノイズとは、周波数成分毎に位相が大きく異なる状態、すなわち時間分散された状態で重畳される。
【００７８】
そのため、差動入力端子１Ａ、１Ｂにおいてコモンモードノイズのピーク電圧上昇が回避可能になり、差動入力端子１Ａ、１Ｂの部分においてノイズが電磁放射され難い。
図５は、図２に示す本発明のコモンモードフィルタの特性図であり、符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。
【００７９】
一般に回路解析では相互誘導ｍに代わって、結合係数ｋで表現した方が結合の程度が理解し易く、結合係数ｋは「数５」で示される。
【００８０】
【数５】
2011065270.tif 000007
【００８１】
すなわち、図５の特性は、ｋ＝０．５とし、差動信号に対する１区間の遅延時間が３０ｐｓ、特性インピーダンスは１００Ωとなるよう各素子の定数を設定した場合である。
【００８２】
さらに、各直列共振回路の共振周波数を、
ｆｃ１はＬ３と２?Ｃｏで決まる直列共振で、ここでは２．５ＧＨｚ
ｆｃ２はＬ２と２?Ｃｏで決まる直列共振で、ここでは２．８４ＧＨｚ
ｆｃ３はＬ４とＣｏで決まる直列共振で、ここでは３．７５ＧＨｚ
ｆｃ４はＬ１とＣｏで決まる直列共振で、ここでは５．８ＧＨｚ
となるように設定した結果、２．４５ＧＨｚ以上の周波数でコモンモードノイズの減衰は−２７ｄＢ以上とすることができた。
【００８３】
図２に示した本発明のコモンモードフィルタは、同一区間内で正相側および負相側の直列素子を構成するインダクタＬｓ間で電磁的に結合させるために接近して配置する必要があるが、このことはインダクタＬｓが占める体積空間を小さくすることが可能となり、コモンモードフィルタを小型にできる利点がある。
【００８４】
また、コモンモードノイズの良好な減衰特性を実現するために、必要な集中定数差動遅延線の区間数を少なくすることが可能となり、このこともコモンモードフィルタを小型にできる利点がある。
【００８５】
さらに、本発明のコモンモードフィルタは、コモンモードノイズに対しては１区間の遅延時間が大きくなるので、コモンモードノイズの周波数成分の時間的な分散をより大きくし、有効に反射コモンモードノイズのピーク電圧を抑制できる。
【００８６】
さらにまた、本発明のコモンモードフィルタは、差動信号に対して特性インピーダンスを整合するように回路定数を定めれば、コモンモードノイズに対しては直列素子としてのインダクタンスＬｓが増加するので、特性インピーダンスも増加し、整合しなくなる。このこともコモンモードノイズに対しては回路の反射が多くなり、コモンモードノイズの遮断に寄与する。
【００８７】
図６は本発明のコモンモードフィルタに係る第２の実施の形態であり、４区間からなる誘導ｍＴ型集中定数差動遅延線を基にしたものである。
【００８８】
すなわち、このコモンモードフィルタは、４個の差動遅延素子ｄｌ１〜ｄｌ４からなり、各差動遅延素子ｄｌ１〜ｄｌ４において、受動直列素子を形成するインダクタＬｓを２等分し、２等分されたインダクタＬｓ／２どうしを直列接続するとともに互いに相互誘導ｍ１で結合させ、２等分されたインダクタＬｓ／２どうしの接続点の間を、上述したキャパシタの直列回路で接続した構成を有している。
【００８９】
さらに、同一区間内の各インダクタＬｓ／２は、入力側の正相と負相間、および出力側の正相と負相間で相互誘導ｍ２にて結合されており、正相入力側と負相出力側間、および正相出力側と負相入力側間で相互誘導ｍ３にて結合されている。
【００９０】
この図６の構成における３種類の結合は、本発明の主旨の１つである小型化を実現するために、各差動遅延素子ｄｌ１〜ｄｌ４の１つの差動遅延素子を形成する４つのインダクタＬｓ／２を互いに接近して配置させることにより、形成された相互誘導である。
【００９１】
なお、回路解析においては、相互誘導ｍ１、ｍ２、ｍ３それぞれを結合係数で表示した方が、結合の程度が理解し易いから、相互誘導ｍ１に対する結合係数をｋ１、相互誘導ｍ２に対する結合係数をｋ２、相互誘導ｍ３に対する結合係数をｋ３とすると、それら結合係数ｋ１〜ｋ３は「数６」、「数７」、「数８」で示される。
【００９２】
【数６】
2011065270.tif 000008
【００９３】
【数７】
2011065270.tif 000009
【００９４】
【数８】
2011065270.tif 000010
【００９５】
従って、図６の構成は、この図のようにインダクタＬｓ／２の極性を定めると、差動信号に対しては図７の回路定数で機能する。すなわち、差動信号に対する直列素子としてのインダクタのインダクタンスをＬｏ／２とすると、このＬｏ／２は、同一区間内で入力側の正相と負相間、又は出力側の正相と負相間に位置するインダクタ間の相互誘導ｍ２との差分となり、「数９」で示される。
【００９６】
【数９】
2011065270.tif 000011
【００９７】
さらに、誘導ｍ型として機能する相互誘導をｍｄとすると、ｍｄは「数１０」で示される。
【００９８】
【数１０】
2011065270.tif 000012
【００９９】
他方、図６の構成は、コモンモードノイズに対しては図８の回路定数で機能する。すなわち、コモンモードノイズに対する直列素子としてのインダクタのインダクタンスをＬｃ／２とすると、Ｌｃ／２は、同一区間内で入力側の正相と負相間、又は出力側の正相と負相間に位置するインダクタ間の相互誘導ｍ２との和となり、「数１１」で示される。
【０１００】
【数１１】
2011065270.tif 000013
【０１０１】
さらに、コモンモードノイズに対して、誘導ｍ型として機能する相互誘導ｍｃは「数１２」で示される。
【０１０２】
【数１２】
2011065270.tif 000014
【０１０３】
さらに、回路解析においては、相互誘導ｍdの場合も、相互誘導ｍｄとインダクタＬｏ／２に対する比、すなわち結合係数を用いることが一般的であり、その結合係数をｋｄとすると、ｋｄは「数１３」で示される。
【０１０４】
【数１３】
2011065270.tif 000015
【０１０５】
図９は、図６の構成における差動信号およびコモンモードノイズに対する特性図であり、ｋｄ＝０．２４とし、図７において、１区間の遅延時間が３７．５ｐｓで、特性インピーダンスが１００Ωとなるように定め、相互誘導ｍ２に対する結合係数ｋ２＝０．２、相互誘導ｍ３に対する結合係数ｋ３＝０．２とした場合の特性である。
【０１０６】
なお、以上の条件から相互誘導ｍ１に対する結合係数ｋ１を求める数式は「数１４」で示される。
【０１０７】
【数１４】
2011065270.tif 000016
【０１０８】
そのため、結合係数ｋ１はｋ１＝０．３９２となる。
【０１０９】
この場合、図中のｆｃ１〜ｆｃ４を決める直列共振周波数は、コモンモードノイズ減衰用インダクタＬ１〜Ｌ４の各値からｍｃ／２を差し引いた値と２×Ｃｏで決定される。そこで差動遅延素子ｄｌ１〜ｄｌ４の各共振周波数を以下のように設定する。
【０１１０】
ｆｃ１は 、(Ｌ４−ｍｃ／２)と２×Ｃｏ決まる直列共振周波数で、ここでは２．３９ＧＨｚ
ｆｃ２は (Ｌ３−ｍｃ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．５３ＧＨｚ
ｆｃ３は (Ｌ２−ｍｃ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．９３ＧＨｚ
ｆｃ４は (Ｌ１−ｍｃ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは４．１ＧＨｚ
【０１１１】
すると、２．３６ＧＨｚ以上の周波数でコモンモードノイズの減衰は−３４ｄＢ以上が得られる。
【０１１２】
図１０は本発明のコモンモードフィルタに係る第３の実施の形態であり、４区間からなる全域通過型集中定数差動遅延線の構成である。
【０１１３】
図１０に係るコモンモードフィルタは、４個の差動遅延素子ｄｌ１〜ｄｌ４からなり、各差動遅延素子ｄｌ１〜ｄｌ４において、受動直列素子を形成するインダクタＬｓを２等分し、２等分されたインダクタＬｓ／２どうしを直列接続するとともに互いに相互誘導ｍ１で結合させ、２等分されたインダクタＬｓ／２どうしの接続点の間を、上述したキャパシタの直列回路で接続した構成を有している。
【０１１４】
さらに、同一区間内のインダクタＬｓ／２は、入力側の正相と負相間、および出力側の正相と負相間で相互誘導ｍ２にて結合されており、正相入力側と負相出力側間、および正相出力側と負相入力側間で相互誘導ｍ３にて結合されているうえ、直列接続されたインダクタＬｓ／２の両端をキャパシタＣａで橋絡したものである。
【０１１５】
この構成も、図６の構成と同様に、本発明の主旨の１つである小型化を実現するため、各差動遅延素子ｄｌ１〜ｄｌ４の１つの差動遅延素子を形成する４つのインダクタＬｓ／２を互いに接近して配置させ、互いに相互誘導を持たせ、図１０のように３種の相互誘導を定めている。
【０１１６】
図１０の構成では、図６と比べて橋絡容量Ｃａが追加されている以外は同じなので、インダクタＬｓ／２のインダクタンス、相互誘導および結合係数は上述した「数６」〜「数１４」と同様になる。
【０１１７】
従って、図１０の構成は、差動信号に対しては図１１の回路定数で機能し、コモンモードノイズに対しては図１２の回路定数で機能する。
【０１１８】
この図１０の構成においても、図６の構成と同様に、相互誘導ｍｄの代わりに結合係数ｋｄを用い、この結合係数ｋｄを０．４２とし、図１１において１区間の遅延時間を３７．５ｐｓ、特性インピーダンスは１００Ωとなるように定め、さらに、相互誘導ｍ２に対する結合係数ｋ２を０．１、相互誘導ｍ３に対する結合係数ｋ３を０．１としている。
【０１１９】
このような条件下で、相互誘導ｍ１に対する結合係数ｋ１が「数１４」によって求められ、ｋ１＝０．４７８となる。
【０１２０】
図１０の全域通過型集中定数差動遅延線においては、結合係数ｋｄを誘導ｍ型の場合より大きい値にすることが好ましい。
【０１２１】
さらに、橋絡容量Ｃａが配置されているが、結合係数ｋが０．４２の場合、橋絡容量ＣａはキャパシタＣｏの１／１０程度の値が使用される。
【０１２２】
図１３は、図１０に示すコモンモードフィルタの特性図であり、符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。
【０１２３】
この場合、各共振周波数ｆｃ１〜ｆｃ４を決める直列共振周波数は、コモンモードノイズ減衰用インダクタＬ１〜Ｌ４の各値からｍｃ／２を差し引いた値と２×Ｃｏとで決定される。
【０１２４】
そこで、各共振周波数を以下のように設定すると、２．３６ＧＨｚ以上の周波数でコモンモードノイズの減衰は−３２ｄＢ以上が得られる。
【０１２５】
ｆｃ１は (Ｌ４−ｍｃ／２)と２×Ｃｏ決まる直列共振周波数で、ここでは２．３９ＧＨｚ
ｆｃ２は (Ｌ３−ｍｃ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．５１ＧＨｚ
ｆｃ３は (Ｌ２−ｍｃ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．８２ＧＨｚ
ｆｃ４は (Ｌ１−ｍｃ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは３．６６ＧＨｚ
【０１２６】
なお、より正確には、橋絡容量Ｃａの影響も加味する必要があるが、その影響はごくわずかであり、簡単化のためここでは無視している。
【０１２７】
図示はしないが、全域通過型集中定数遅延線では差動信号の振幅特性が非常に平坦であり、殆ど振幅変動がなく、また群遅延特性の平坦性にも優れている。
【０１２８】
図１０の構成は、図１３から分かるように、１３ＧＨｚ以上ではコモンモードノイズが通過するようになるが、２．５ＧＨｚに対しては５倍以上の高調波に当たるので通常は殆ど問題とならない。もし問題となる場合には、全域通過型集中定数差動遅延線とその他の低域通過型の遅延線を組合わせることも可能である。
【０１２９】
さらに、上述した本発明のコモンモードフィルタは、集中定数差動遅延線として定Ｋ型、誘導ｍ型又は全域通過型の３種で説明したが、その他の構成でも可能である。
【０１３０】
例えば、誘導ｍ型の構成は、梯子型集中定数差動遅延線の直列素子であるインダクタの隣接区間で相互誘導を持つのに対し、例示はしないが、２区間以上離れた区間のインダクタ間に相互誘導を持たせた構成も知られている。このような構成においても本発明に係る構成の応用が可能であり、同様の効果を得ることが可能である。
【０１３１】
要は、集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から、例えば２個の定Ｋ型差動遅延素子と３個の誘導ｍ型差動遅延素子を梯子状に接続する等、異なる２個又は３個を複合した構成であれば、本発明の目的達成が可能である。
【０１３２】
以上のことから、梯子型の差動４端子回路でその受動直列素子にインダクタを、その受動並列素子にキャパシタを配置した集中定数差動遅延線を基に構成した本発明のコモンモードフィルタは、超高速差動伝送線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを減衰させて通過させ難い。さらに反射コモンモードノイズのピーク値を抑圧して、遮断された反射コモンモードノイズの電磁放射強度を低く抑えることが可能である。
【０１３３】
さらに、本発明の実施例は、全て集中定数差動遅延線が複数区間構成の場合で説明した。しかし、コモンモードノイズが特定の周波数にしか存在しない場合もあり得る。その場合、例えば、図６の集中定数差動遅延線として誘導ｍＴ型１区間だけの構成とし、１つ存在する減衰極周波数をコモンモードノイズの周波数に一致させればよい。
【０１３４】
また、本発明のコモンモードフィルタにおいては、図１４Ａ、Ｂに示すように、コモンモードノイズ減衰用インダクタＬ１〜Ｌ４に対し抵抗Ｒ１、Ｒ１０を直列接続又は並列接続した構成、更には、図１５に示すように、接続点Ｔ１〜Ｔ４とグランド間に抵抗Ｒ１０、Ｒ４０を接続した構造や、接続点Ｔ１〜Ｔ４間に抵抗Ｒ１２〜Ｒ３４を接続した構成でも可能である。このように構成することにより、コモンモード電力をこれらの抵抗で吸収減衰させることが可能である。
【０１３５】
特に、図１５の構成では、複数区間の例を示しているが、定Ｋπ型集中定数差動遅延線の場合は、１区間構成でも接続点Ｔ１とＴ２が形成されるので、１区間構成において接続点間に抵抗を接続することが可能となる。
【０１３６】
要は、コモンモードノイズ減衰用インダクタ、コモンモードノイズを吸収する抵抗、又はこれらインダクタと抵抗の直列若しくは並列回路を減衰極形成回路として配置すれば良い。
【０１３７】
なお、本発明のコモンモードフィルタにおいて、複数区間を構成する場合、従来の差動遅延線、例えばコモンモードノイズ減衰用インダクタＬ１〜Ｌ４を省略したものを一部に用いて直列接続することも可能である。
【符号の説明】
【０１３８】
１  差動線路（正相側）
１Ａ、１Ｂ  差動入力端子（入力側）
２Ａ、２Ｂ  差動出力端子（出力側）
３  差動線路（負相側）
５  梯子型差動４端子網
Ｃｏ、Ｃｏ／２、Ｃｏ／４、Ｃａ  キャパシタ
ＤＬ  集中定数差動遅延線
ｄｌ１、ｄｌ２、ｄｌ３、ｄｌ４  差動遅延素子（差動４端子回路）
Ｌｏ、Ｌｏ／２  インダクタ
Ｌ１、Ｌ２、Ｌ３、Ｌ４  コモンモードノイズ減衰用インダクタ
Ｒ１、Ｒ１０、Ｒ１２、Ｒ２３、Ｒ３４  抵抗
Ｔ１、Ｔ２、Ｔ３、Ｔ４  接続点
＋ｖｄ、−ｖｄ          差動電源
Ｖｃ                    コモンモードノイズ源
【図１】
2011065270.tif 000017
【図２】
2011065270.tif 000018
【図３】
2011065270.tif 000019
【図４】
2011065270.tif 000020
【図５】
2011065270.tif 000021
【図６】
2011065270.tif 000022
【図７】
2011065270.tif 000023
【図８】
2011065270.tif 000024
【図９】
2011065270.tif 000025
【図１０】
2011065270.tif 000026
【図１１】
2011065270.tif 000027
【図１２】
2011065270.tif 000028
【図１３】
2011065270.tif 000029
【図１４】
2011065270.tif 000030
【図１５】
2011065270.tif 000031
【図１６】
2011065270.tif 000032
【図１７】
2011065270.tif 000033
【国際調査報告】
2011065270.tif 000034
2011065270.tif 000035