(57)【要約】フーリエ変換を用いた電力検出回路の規模を削減し、高速に演算を行う信号検出器を提供する。  入力されたアナログ信号を一定のサンプリング周期でサンプリングして離散化された離散信号を出力する離散化部と、離散信号を入力し、離散化部で行ったサンプリングの各標本点に対してＤＦＴ演算を行い、当該標本点に対応する離散周期スペクトルを出力するＤＦＴ演算部と、離散周期スペクトルの値をデジタル信号に変換して出力するＡＤ変換器と、離散化部の前段、ＤＦＴ演算部とＡＤ変換器の間、ＡＤ変換器の後段、のいずれか１つに挿入され、入力される電圧信号を電力信号に変換して出力する電圧・電力変換部と、を備え、ＤＦＴ演算部は、各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路で構成され、離散化部で行ったサンプリングのナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施することを特徴とする。
2012002576.tif 000002
【特許請求の範囲】
【請求項１】
入力されたアナログ信号を一定のサンプリング周期でサンプリングして離散化された離散信号を出力する離散化手段と、
前記離散信号を入力し、前記離散化手段で行ったサンプリングの各標本点に対して離散フーリエ変換（Ｄｉｓｃｒｅｔｅ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ；ＤＦＴ）演算を行い、当該標本点に対応する離散周期スペクトルを出力するＤＦＴ演算手段と、
前記離散周期スペクトルの値をデジタル信号に変換して出力するＡＤ変換手段と
前記離散化手段の前段、前記ＤＦＴ演算手段と前記ＡＤ変換手段の間、前記ＡＤ変換手段の後段、のいずれか１つに挿入され、入力される電圧信号を電力信号に変換して出力する電圧・電力変換手段と、
を備え、
前記ＤＦＴ演算手段は、各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路で構成され、前記離散化手段で行ったサンプリングのナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施することを特徴とする信号検出器。
【請求項２】
前記ＤＦＴ演算手段は、前記離散化手段で行ったサンプリングの各標本点に対して行うＤＦＴ演算回路を、前記離散化手段で行ったサンプリングのナイキスト周波数に対応する数のみ設備することを特徴とする請求項１に記載の信号検出器。
【請求項３】
前記ＤＦＴ演算回路は、
前記離散化手段で離散化された信号のそれぞれを入力する入力信号と、
前記入力信号のそれぞれに対応して接続された負荷インピーダンスと、
前記負荷インピーダンスのそれぞれを反転入力端子に接続した演算増幅手段と、
前記演算増幅手段の出力端子と前記反転入力端子を接続する帰還インピーダンスと
を備え、
前記入力信号に対応する各前記負荷インピーダンスの値は、固定した値の前記帰還インピーダンスの値と前記負荷インピーダンスの値の比が、当該ＤＦＴ演算回路が実行する、前記離散化手段で行ったサンプリングの各標本点に対して行うＤＦＴ演算における回転因子の値になるように設定されていることを特徴とする請求項２に記載の信号検出器。
【請求項４】
前記負荷インピーダンス及び前記帰還インピーダンスはスイッチトキャパシタで構成されていることを特徴とする請求項３に記載の信号検出器。
【請求項５】
アンテナから受信した無線周波の信号をベースバンド信号にダウンコンバートするミキサと、
前記ミキサが出力するベースバンド信号から高周波を除去するとともに所定の帯域の信号を切り出す帯域制限フィルタと、
前記帯域制限フィルタが出力する信号を入力し、当該入力された信号に対して離散フーリエ変換（Ｄｉｓｃｒｅｔｅ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ；ＤＦＴ）演算を行って周波数ごとの電力検出を行う信号検出器と、
前記帯域制限フィルタが出力する信号を入力し、当該入力された信号をデジタル信号に変換して出力するＡＤ変換手段と、
前記信号検出器が出力する周波数ごとの電力検出結果に基づいて空きチャンネルの候補を選択し、当該選択した空きチャンネルの候補に対応する帯域の信号のデジタル信号を前記ＡＤ変換手段から入力し、詳細検出を行って信号の有無を判定して空きチャンネルを決定するデータ処理手段と、
前記データ処理手段の指示に基づいて、信号検出時に前記帯域制限フィルタの出力を前記信号検出器又は前記ＡＤ変換手段に切り替え、信号検出時と通信時とで前記ミキサ、前記帯域制限フィルタ及び前記ＡＤ変換手段の設定を切り替える制御手段と
を備え、
前記信号検出器は、各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路を含み、前記入力された信号に対するサンプリング処理のナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施するＤＦＴ演算手段を備えることを特徴とする通信装置。
【請求項６】
前記信号検出器が請求項１乃至４のいずれかの請求項に記載の信号検出器であることを特徴とする請求項５に記載の通信装置。
【請求項７】
アンテナから受信した無線周波の信号をミキサでベースバンド信号にダウンコンバートし、
当該ベースバンド信号から帯域制限フィルタで高周波を除去するとともに所定の帯域の信号を切り出し、
処理判定が簡易検出の場合、
当該切り出された所定の帯域の信号に対して、信号検出器で各入力信号に対応する離散フーリエ変換（Ｄｉｓｃｒｅｔｅ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ；ＤＦＴ）演算相当の乗算と加算を行うアナログ回路を用いてＤＦＴ演算を行って周波数ごとの電力を検出し、
当該検出した周波数ごとの電力に基づいて空きチャンネルの候補を選択し、
前記処理判定が詳細検出の場合、
前記選択した空きチャンネルの候補に対応する帯域の信号をＡＤ変換器でデジタル信号に変換し、
当該デジタル信号を、詳細検出を行って信号の有無を判定して空きチャンネルを決定し、
前記ミキサ、前記帯域制限フィルタ及び前記ＡＤ変換器の設定を通信モードに切り替え、
前記処理判定が通信モードの場合、
当該通信で使用する帯域の信号を前記ＡＤ変換器でデジタル信号に変換し、
当該デジタル信号を復調して通信状態に入り、
前記ＤＦＴ演算を行うに当たっては、前記切り出された所定の帯域の信号に対するサンプリング処理のナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施することを特徴とする通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号検出器、その信号検出器を備えた通信装置及び通信方法に関し、特にフーリエ変換を用いた電力検出回路を含む信号検出器、その信号検出器を備えた通信装置及び通信方法に関する。
【背景技術】
【０００２】
無線通信において、周波数ごとの信号の有無を検出する技術をスペクトラムセンシングと称する。
また、無線通信においては、現在より効率よく、安定的な伝送を実現するための技術としてコグニティブ無線（認知無線）の研究が進められている。コグニティブ無線は、無線機が周囲の電波環境を認知（又は認識）して、その状況に応じて他のシステムに干渉を与えることなく無線リソースを適宜利用することにより最適な通信を行う技術である。つまり、コグニティブ無線は、干渉波も含めた周囲の電波利用環境の状況を検出（センシング）し、そのセンシングの結果をもとに必要な周波数、通信方式を選択して無線機の機能を変更し、電波の利用環境に応じた最適な方式で通信する。そして、コグニティブ無線は、既存の無線システムに割り当てられた周波数の時間的・空間的な空きを利用して通信を行うことができる。例えば、ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ）８０２．２２では、デジタルテレビの周波数帯を通信に利用するコグニティブ無線技術が検討されている。
つまり、コグニティブ無線においてスペクトラムセンシングは、必須の要素技術とされている。
スペクトラムセンシングには、大きく分けて２種類の検知方法が存在する。それらは、受信信号の特徴を利用する検知方法か、それとも受信信号の特徴を利用しない検知方法か、で区別される。
受信すべき信号が既知で、その受信信号の特徴を利用する検知方法にはＦｉｎｅ  Ｓｅｎｓｉｎｇがある。そして、受信すべき信号が未知で、受信信号の特徴を利用しない検知方法にはＢｌｉｎｄ  Ｓｅｎｓｉｎｇがある。Ｆｉｎｅ  Ｓｅｎｓｉｎｇは検出感度が高く、微小信号の判別に適しているが検出速度は遅く、未知の信号は検出できない。それに対してＢｌｉｎｄ  Ｓｅｎｓｉｎｇは、検出感度は低いものの高速検出が可能である。Ｆｉｎｅ  Ｓｅｎｓｉｎｇを詳細検出、Ｂｌｉｎｄ  Ｓｅｎｓｉｎｇを簡易検出と称してもよい。
ＩＥＥＥ８０２．２２で検討しているコグニティブ無線におけるスペクトラムセンシングには、非常に高い検出感度が求められている。従って、センシング対象の周波数帯におけるテレビ信号の有無の最終的な判断はＦｉｎｅ  Ｓｅｎｓｉｎｇを用いて行うことが望ましい。しかし、デジタルテレビの周波数帯は５０チャネル以上の広帯域に及ぶため、全てのチャネルに対してＦｉｎｅ  Ｓｅｎｓｉｎｇを用いては時間がかかってしまう。
そのため、Ｂｌｉｎｄ  ＳｅｎｓｉｎｇとＦｉｎｅ  Ｓｅｎｓｉｎｇのそれぞれの特徴を生かした２段階センシングの手法が提案されている。まず、Ｂｌｉｎｄ  Ｓｅｎｓｉｎｇを用いて広帯域を高速にセンシングして検出される信号のレベルが一定以下である帯域を判別する。そして、その後、Ｆｉｎｅ  Ｓｅｎｓｉｎｇを用いてそれら一定感度以下と判別した帯域における微小信号の有無を判別して空きチャンネルを決定する。このような２段階センシングにより、必要な検出感度を満たしつつセンシング時間を短縮することができる。
Ｂｌｉｎｄ  Ｓｅｎｓｉｎｇで一般的に利用される方法に電力検出が挙げられる。電力検出はその名の通り、受信した信号の電力を検出することで信号の有無を判別する。
電力検出の方法はいくつか存在する。図１１は、関連する技術における通信装置の要部の構成を示すブロック図である。この通信装置は、例えば図示しないアンテナから受信した無線周波数の信号をミキサ１１０１でベースバンド信号にダウンコンバートし、帯域制限フィルタ１１０２で所定の帯域を切り出す。そして、ＡＤ（Ａｎａｌｏｇｕｅ  Ｄｉｇｉｔａｌ）変換器１１０３でデジタル信号に変換した後、データ処理部１１０５で、その帯域内の受信信号の電力を求める。
信号処理には、一般的にフーリエ変換が用いられる。例えば、帯域制限フィルタを用いて受信信号をある程度の広さの帯域の信号に切り出し、その後、データ処理部で、フーリエ変換に代表される時間・周波数変換を用いて電力検出する方法がよく知られている。
特許文献１は、演算量を少なくし、広帯域な周波数を対象とした測定が可能なスペクトラムアナライザに関する技術を開示する。特許文献１が開示する広帯域リアルタイム・デジタル・スペクトラム装置は、広帯域な被測定信号を複数の帯域制限フィルタにより周波数軸で分割し、各帯域制限フィルタを通過した信号をＡＤ変換器でデジタル化する。そして、デジタル化された信号は、高速フーリエ変換演算回路に入力されて処理される。
信号処理では、離散フーリエ変換（Ｄｉｓｃｒｅｔｅ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ；ＤＦＴ）が用いられる。ＤＦＴは、広帯域にわたって信号を検出したいスペクトラムセンシングに適している。そして、ＤＦＴは、離散周期信号と離散周期スペクトルを結びつける関係式である。
ＤＦＴは離散化された入力信号ｘ（ｎ）と周波数領域に変換した出力Ｆ（ｋ）を用いて下式で表現される。
2012002576.tif 000003
ここで、ｊは虚数単位とする。Ｗは回転因子と呼ばれ、単位円を標本点数のＮで分割した点として定義され、入力信号の各点に対して一定の回転を与える。ｎとｋは同じ大きさで、各標本点又は各入力点に対応し、ともに０からＮ−１までの整数をとる。
上式で表現されるＤＦＴをデジタル回路で構築する際には、その演算量を減らし高速に変換を行う手法として、高速フーリエ変換（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ：ＦＦＴ）を用いるのが一般的である。
図１２は、標本点数が８の場合のＦＦＴの構成の例を示す図である。図１２に示すように、ＦＦＴは「バタフライ」と呼ばれる２つの入力と出力を持つ演算の単位を用いて幾何学的に表現できる。最も単純なバタフライ演算は２つの入力の和と差を出力する。さらに、重み付けを行うこともある。ここで重み付けは（２）式の回転因子Ｗとの乗算である。ＦＦＴでは入力信号の点数が増えるとバタフライ演算の段数が増えていき、一般的に入力点数２ＮのＦＦＴはＮ段のバタフライになる。
これら各段のバタフライ演算は並列に行う場合とデータを保持しながら一部分のみを行っていく場合があるが、いずれの場合もクロックで制御される。すなわち、ＦＦＴ全体の処理で必要とするクロック数は、「バタフライ１つあたりで必要とされるクロック数×バタフライの段数」となるため、入力信号の点数が増えると処理時間の増加と回路規模の増加が起きる。なおＦＦＴはＤＦＴの一種であるが、本発明ではこれ以降バタフライ演算で行うフーリエ変換をＦＦＴ、通常の離散フーリエ変換をＤＦＴと表して両者を区別する。
特許文献２は、ＦＦＴの処理時間や回路規模の増加に対処するために、ＦＦＴのバタフライ演算を、演算増幅器を用いたアナログ回路で構成する関数変換演算器を開示する。特許文献２が開示する関数変換演算器は、負荷インピーダンスを容量で構成した演算増幅器を用いることで消費電力を抑え、入力信号系列或いは出力信号系列の並びの順序を所定の順序に入れ替えることにより高速に並列演算を行うことができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２９２７１０号公報
【特許文献２】特開平０９−２４５１０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
フーリエ変換（ＤＦＴ、ＦＦＴ）を高速に行うために必要な処置は、デジタル回路の場合、変換に必要となるクロック数を減らすか、クロック周波数を上げる、又はバタフライの段数を減らすしかない。このうち、バタフライの段数はＦＦＴを用いることですでに最小化されている。
また、ＦＦＴの問題点として、例えば、特許文献２は消費電力と演算量の増加を指摘している。特許文献２が開示する技術は、アナログ回路を用いてＦＦＴのバタフライ１段あたりの高クロック周波数化を行い、演算増幅器の容量負荷と並列化で消費電力と演算量の増加の問題に対応している。しかし処理対象となる信号の点数が多くなってくると、消費電力はもちろん、演算量やそれに比例する回路規模が増大する問題は深刻になる。さらにクロック信号に律速される処理速度の問題もあるため、広帯域にわたって高速に電力検出を行うことができなくなってしまう。さらに、特許文献２が開示する技術は、アナログ領域で離散化のみを行い、その後にＦＦＴを経てＡＤ変換を行うため、最初の離散化の分だけデジタルのＦＦＴよりも処理に時間が掛かってしまう。
（発明の目的）
本発明の目的は、周波数ごとの電力を検出するための、フーリエ変換を用いた電力検出回路における処理速度の高速化と回路規模の削減を実現した信号検出器、その信号検出器を備えた通信装置及び通信方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記の目的を達成するために、本発明の信号検出器は、入力されたアナログ信号を一定のサンプリング周期でサンプリングして離散化された離散信号を出力する離散化部と、前記離散信号を入力し、前記離散化部で行ったサンプリングの各標本点に対して離散フーリエ変換（Ｄｉｓｃｒｅｔｅ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ；ＤＦＴ）演算を行い、当該標本点に対応する離散周期スペクトルを出力するＤＦＴ演算部と、前記離散周期スペクトルの値をデジタル信号に変換して出力するＡＤ変換器と、前記離散化部の前段、前記ＤＦＴ演算部と前記ＡＤ変換器の間、前記ＡＤ変換器の後段、のいずれか１つに挿入され、入力される電圧信号を電力信号に変換して出力する電圧・電力変換部と、を備え、前記ＤＦＴ演算部は、各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路で構成され、前記離散化部で行ったサンプリングのナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施することを特徴とする。
また、本発明の通信装置は、アンテナから受信した無線周波の信号をベースバンド信号にダウンコンバートするミキサと、前記ミキサが出力するベースバンド信号から高周波を除去するとともに所定の帯域の信号を切り出す帯域制限フィルタと、前記帯域制限フィルタが出力する信号を入力し、当該入力された信号に対して離散フーリエ変換（Ｄｉｓｃｒｅｔｅ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ；ＤＦＴ）演算を行って周波数ごとの電力検出を行う信号検出器と、前記帯域制限フィルタが出力する信号を入力し、当該入力された信号をデジタル信号に変換して出力するＡＤ変換器と、前記信号検出器が出力する周波数ごとの電力検出結果に基づいて空きチャンネルの候補を選択し、当該選択した空きチャンネルの候補に対応する帯域の信号のデジタル信号を前記ＡＤ変換器から入力し、詳細検出を行って信号の有無を判定して空きチャンネルを決定するデータ処理部と、前記データ処理部の指示に基づいて、信号検出時に前記帯域制限フィルタの出力を前記信号検出器又は前記ＡＤ変換器に切り替え、信号検出時と通信時とで前記ミキサ、前記帯域制限フィルタ及び前記ＡＤ変換器の設定を切り替える制御部とを備え、前記信号検出器は、各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路を含み、前記入力された信号に対するサンプリング処理のナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施するＤＦＴ演算部を備えることを特徴とする。
さらに、本発明の通信方法は、アンテナから受信した無線周波の信号をミキサでベースバンド信号にダウンコンバートし、当該ベースバンド信号から帯域制限フィルタで高周波を除去するとともに所定の帯域の信号を切り出し、処理判定が簡易検出の場合、当該切り出された所定の帯域の信号に対して、信号検出器で各入力信号に対応する離散フーリエ変換（Ｄｉｓｃｒｅｔｅ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ；ＤＦＴ）演算相当の乗算と加算を行うアナログ回路を用いてＤＦＴ演算を行って周波数ごとの電力を検出し、当該検出した周波数ごとの電力に基づいてデータ処理部で空きチャンネルの候補を選択し、前記処理判定が詳細検出の場合、前記選択した空きチャンネルの候補に対応する帯域の信号をＡＤ変換器でデジタル信号に変換し、当該デジタル信号を前記データ処理部に入力し、詳細検出を行って信号の有無を判定して空きチャンネルを決定し、前記ミキサ、前記帯域制限フィルタ及び前記ＡＤ変換器の設定を通信モードに切り替え、前記処理判定が通信モードの場合、当該通信で使用する帯域の信号を前記ＡＤ変換器でデジタル信号に変換し、当該デジタル信号を前記データ処理部で復調して通信状態に入り、前記ＤＦＴ演算を行うに当たって、前記切り出された所定の帯域の信号に対するサンプリング処理のナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施することを特徴とする。
【発明の効果】
【０００６】
本発明の信号検出器、その信号検出器を備えた通信装置及び通信方法は、フーリエ変換を用いた電力検出回路の規模を削減することができ、また高速に演算を行うことができる。
【図面の簡単な説明】
【０００７】
【図１】本発明に係る信号検出器を含む通信装置の実施形態における要部の構成を示すブロック図である。
【図２】本発明に係る通信方法の実施形態を示すフローチャートである。
【図３】本発明の基本実施形態の信号検出器の構成を示すブロック図である。
【図４】本発明の第１の実施形態の信号検出器の構成を示すブロック図である。
【図５】ＤＦＴ演算部の構成を示すブロック図である。
【図６】ＤＦＴ演算部の各ＤＦＴ演算の回路の一部の構成を示すブロック図である。
【図７】ＤＦＴ演算部の各ＤＦＴ演算の回路をより詳細に示すブロック構成図である。
【図８】スイッチトキャパシタで構成される演算増幅器の加算回路の動作を説明するブロック構成図である。
【図９】第２の実施形態の信号検出器の構成を示すブロック図である。
【図１０】第３の実施形態の信号検出器の構成を示すブロック図である。
【図１１】関連する技術における通信装置の要部の構成を示すブッロク図である。
【図１２】一般的な８点ＦＦＴの構成を示すブロック図である。
【図１３】離散化による信号の折り返しを示す図である。
【発明を実施するための最良の形態】
【０００８】
本発明を実施するための形態について図面を参照して説明する。
図１は、本発明に係る信号検出器を含む通信装置の実施形態における要部の構成を示すブロック図である。
この実施形態における通信装置は、ミキサ１０１、帯域制限フィルタ１０２、ＡＤ変換器１０３、信号検出器１０４、制御部１０５及びデータ処理部１０６を含む。
ミキサ１０１は、アンテナ（不図示）から受信した無線周波の信号をベースバンド信号にダウンコンバートする。
帯域制限フィルタ１０２は、ミキサ１０１が出力するベースバンド信号から高周波を除去するとともに所定の帯域の信号を切り出す。
信号検出器１０４は、帯域制限フィルタ１０２が出力する信号を入力し、当該入力された信号に対して離散フーリエ変換（Ｄｉｓｃｒｅｔｅ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ；ＤＦＴ）演算を行って周波数ごとの電力検出を行う。
ＡＤ変換器１０３は、帯域制限フィルタ１０２が出力する信号を入力し、当該入力された信号をデジタル信号に変換して出力する。
データ処理部１０６は、信号検出器１０４が出力する周波数ごとの電力検出結果に基づいて空きチャンネルの候補を選択し、当該選択した空きチャンネルの候補に対応する帯域の信号のデジタル信号を、ＡＤ変換器１０３から入力する。そして、データ処理部１０６は、詳細検出を行って信号の有無を判定して空きチャンネルを決定する。
制御部１０５は、データ処理部１０６の指示に基づいて、信号検出時に帯域制限フィルタ１０２の出力を信号検出器１０４又はＡＤ変換器１０３に切り替える制御を行う。また、制御部１０５は、データ処理部１０６の指示に基づいて、信号検出時と通信時とでミキサ１０１、帯域制限フィルタ１０２及びＡＤ変換器１０３の設定を切り替える。
そして信号検出器１０４は、各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路を含み、入力された信号に対するサンプリング処理のナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施するＤＦＴ演算部を備える。
つまり、データ処理部１０６は、通信開始時はＢｌｉｎｄ  Ｓｅｎｓｉｎｇを行うために、帯域制限フィルタ１０２から出力された信号を信号検出器１０４に入力するように制御部１０５に指示する。これにより、信号検出器１０４は入力された信号に対して周波数ごとの電力検出を行う。信号検出器１０４で検出したデータは、データ処理部１０６で処理され、検出した電力が小さい帯域から、空きチャンネルの候補が選ばれる。
続いて、データ処理部１０６は、Ｂｌｉｎｄ  Ｓｅｎｓｉｎｇで絞り込んだ空きチャンネルの候補に対してＦｉｎｅ  Ｓｅｎｓｉｎｇを行う。
そのため、データ処理部１０６は、帯域制限フィルタ１０２の設定をＢｌｉｎｄ  Ｓｅｎｓｉｎｇで絞り込んだ空きチャンネルの候補に対応する帯域に切り替えるように制御部１０５を介して指示する。また、帯域制限フィルタ１０２から出力された信号をＡＤ変換器１０３に入力させるように制御部１０５を介して切り替えを指示する。ＡＤ変換器１０３は入力された信号をデジタル信号に変換する。変換されたデジタル信号に対してデータ処理部１０６はＦｉｎｅ  Ｓｅｎｓｉｎｇを行って信号の有無を判定して使用可能な空きチャンネルを決定する。
Ｆｉｎｅ  Ｓｅｎｓｉｎｇにより、最終的に信号のない使用可能な空きチャンネルが見つかると、データ処理部１０６はミキサ１０１、帯域制限フィルタ１０２及びＡＤ変換器１０３を実際の通信の信号の復調用に調整して実際の通信を行う。なお実際の通信の信号の復調はデータ処理部１０６で行う。
以上に説明したように、この実施形態における通信装置は、通信の開始時にスペクトラムセンシングにより周波数ごとの信号の有無を検出し、最終的に信号のない空きチャンネルを識別し、決定して通信を行う。また、この通信装置は、スペクトラムセンシングにあたって、信号検出器１０４を用いてＢｌｉｎｄ  Ｓｅｎｓｉｎｇを行い、広帯域を高速にセンシングする。そして、データ処理部１０６でそのセンシング結果に基づいて一定感度以下の帯域を判別する。その後、データ処理部１０６は、Ｆｉｎｅ  Ｓｅｎｓｉｎｇを行い、それら一定感度以下と判別した帯域における微小信号の有無を判別する。
この通信装置の信号検出器１０４は、各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路を含んでいる。更にこの通信装置の信号検出器１０４は、、入力された信号に対するサンプリング処理のナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施するＤＦＴ演算部を備える。そのため、この通信装置は、ナイキスト周波数を超える値の標本点に対するＤＦＴ演算を実施する必要が無いので、フーリエ変換を用いた電力検出回路の規模を削減することができる。また、この通信装置は、信号検出器１０４のＤＦＴ演算部に各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路を含むので高速に演算を行うことができる。
図２は、本発明に係る通信方法の実施形態を示すフローチャートである。
この通信方法は、まず、アンテナから受信した無線周波の信号をミキサでベースバンド信号にダウンコンバートする（Ｓ２０１）。当該ベースバンド信号から帯域制限フィルタで高周波を除去するとともに所定の帯域の信号を切り出す（Ｓ２０２）。そして、処理判定を行う（Ｓ２０３）。
処理判定が簡易検出の場合（Ｓ２０３、簡易検出）には以下のステップが実施される。即ち、当該切り出された所定の帯域の信号に対して、信号検出器で各入力信号に対応する離散フーリエ変換（ＤＦＴ）演算相当の乗算と加算を行うアナログ回路を用いてＤＦＴ演算を行って周波数ごとの電力を検出する（Ｓ２０４）。そして、当該検出した周波数ごとの電力に基づいてデータ処理部で空きチャンネルの候補を選択する（Ｓ２０５）。
Ｓ２０３の処理判定が詳細検出の場合には、当該選択した空きチャンネルの候補に対応する帯域の信号をＡＤ変換器でデジタル信号に変換し（Ｓ２０６）、そのデジタル信号をデータ処理部に入力する。データ処理部は詳細検出を行って信号の有無を判定して空きチャンネルを決定し（Ｓ２０７）、ミキサ、帯域制限フィルタ及びＡＤ変換器の設定を通信モードに切り替える（Ｓ２０８）。
また、Ｓ２０３の処理判定が通信モードの場合には、通信で使用する帯域の信号をＡＤ変換器でデジタル信号に変換し（Ｓ２０９）、そのデジタル信号をデータ処理部で復調して通信状態に入る（Ｓ２１０）。
Ｓ２０４でＤＦＴ演算を行うに当たっては、切り出された所定の帯域の信号に対するサンプリング処理のナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施する。
以上に説明したように、この実施形態における通信方法は、スペクトラムセンシングにあたって、信号検出器を用いて簡易検出を行い、広帯域を高速にセンシングする。そして、データ処理部でそのセンシング結果に基づいて一定感度以下の帯域を判別する。その後、データ処理部は、詳細検出を行い、それら一定感度以下と判別した帯域における微小信号の有無を判別して空きチャンネルを決定し、ミキサ、帯域制限フィルタ及びＡＤ変換器の設定を通信モードに切り替える。通信モードになると、通信で使用する帯域の信号をＡＤ変換器でデジタル信号に変換し、そのデジタル信号をデータ処理部で復調して通信状態になる。
この通信方法において、ＤＦＴ演算を行うに当たっては、切り出された所定の帯域の信号に対するサンプリング処理のナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施する。つまり、この通信方法は、ナイキスト周波数を超える値の標本点に対するＤＦＴ演算を実施する必要がないので、フーリエ変換を用いた電力検出回路の規模を削減することができる。また、この通信方法は、信号検出器が各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路を用いてＤＦＴ演算を行うので高速に演算を行うことができる。
次に、以上に説明した通信装置に含まれる信号検出器１０４の基本実施形態について説明する。
図１に示したように、信号検出器１０４は、帯域制限フィルタ１０２が切り出した一定の帯域の信号に対するＢｌｉｎｄ  Ｓｅｎｓｉｎｇを行う装置である。つまり、信号検出器１０４は入力された信号に対して周波数ごとの電力検出を行い、その結果をデータ処理部１０６に出力する。
図３は、本発明の基本実施形態の信号検出器の構成を示すブロック図である。
信号検出器１０４の基本実施形態は、離散化部３０１、ＤＦＴ演算部３０２、ＡＤ変換器３０３及び電圧・電力変換部を含む構成となっている。そして、電圧・電力変換部は、離散化部３０１の前段、ＤＦＴ演算部３０２とＡＤ変換器３０３の間、ＡＤ変換器３０３の後段、のいずれか１つに挿入される。
離散化部３０１は、入力されたアナログ信号を一定のサンプリング周期でサンプリングして離散化された離散信号を出力する。
ＤＦＴ演算部３０２は、離散信号を入力し、離散化部３０２で行ったサンプリングの各標本点に対して離散フーリエ変換（Ｄｉｓｃｒｅｔｅ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ；ＤＦＴ）演算を行い、当該標本点に対応する離散周期スペクトルを出力する。
ＡＤ変換器３０３は、離散周期スペクトルの値をデジタル信号に変換して出力する。
電圧・電力変換部は、入力される電圧信号を電力信号に変換して出力する。
そして、ＤＦＴ演算部３０２は、各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路で構成され、離散化部３０１で行ったサンプリングのナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施することを特徴とする。
このように、基本実施形態の信号検出器１０４は、ＤＦＴ演算部３０２が、離散化部３０１で行ったサンプリングのナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施すればよい。そのため、フーリエ変換を用いた電力検出回路の規模を削減することができる。また、ＤＦＴ演算部３０２は各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路で構成されているので高速に演算を行うことができる。
なお、信号検出器１０４の基本実施形態は、電圧・電力変換部が設置される位置に応じて第１の実施形態（図４参照）、第２の実施形態（図９参照）及び第３の実施形態（図１０参照）に分類できる。つまり、第１の実施形態では、電圧・電力変換部４０１は、図４に示すようにＤＦＴ演算部３０２とＡＤ変換器３０３の間に設置される。第２の実施の形態では、電圧・電力変換部９０１は、図９に示すように離散化部３０１の前段に設置される。そして、第３の実施形態では、電圧・電力変換部１００１は、図１０に示すようにＡＤ変換器３０３の後段に設置される。
第１の実施形態、第２の実施形態及び第３の実施形態のそれぞれの信号検出器について、対応する図面を参照して説明する。
まず図４を参照して、本発明の第１の実施形態の信号検出器の構成について説明する。
第１の実施形態の信号検出器１０４は、離散化部３０１とＤＦＴ演算部３０２、電圧・電力変換部４０１及びＡＤ変換器３０３を含む構成となっている。
ＤＦＴ演算部３０２は、各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路として演算増幅器で構成されている。更にＤＦＴ演算部３０２は、離散化部３０１で行ったサンプリングのナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施することを特徴とする。
つまり、離散化部３０１は、図１の帯域制限フィルタ１０２で所定の帯域に切り出されたアナログ信号を一定のサンプリング周期でサンプリングし、離散化された信号ｘ（ｎ）をＤＦＴ演算部３０２に出力する。ＤＦＴ演算部３０２は、後述するようにＤＦＴ演算を行い、離散周期スペクトルＦ（ｋ）を出力する。
電圧・電力変換部４０１は、ＤＦＴ演算部３０２から出力される離散周期スペクトルのＩ（実数信号）とＱ（虚数信号）の電圧信号を電力信号＝√（Ｉ２＋Ｑ２）に合成して出力する。そして、ＡＤ変換器３０３は、電力信号の値をデジタル信号に変換して、図１のデータ処理部１０６に出力する。
このように、第１の実施形態の信号検出器１０４は、ＤＦＴ演算部３０２が、演算増幅器で構成され、離散化部３０１で行ったサンプリングのナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施することを特徴としている。つまり、第１の実施形態の信号検出器１０４は、ナイキスト周波数を超える値の標本点に対するＤＦＴ演算を実施する必要がないので、フーリエ変換を用いた電力検出回路の規模を削減することができる。また、ＤＦＴ演算部３０２は演算増幅器で構成されているので高速に演算を行うことができる。
なお、第１の実施形態の信号検出器１０４は、電圧・電力変換をＡＤ変換器３０３の手前で行う構成となっていることで、Ｉ信号とＱ信号の電圧信号が１つの電力信号に合成される。そのため、ＡＤ変換器３０３に入力する信号の数を減らすことができる。
なお、ＡＤ変換器３０３は図１のＡＤ変換器１０３と併用してもよい。つまり、信号検出器１０４にＡＤ変換器３０３を設けることなく、電圧・電力変換部４０１の出力を図１のＡＤ変換器１０３に入力する構成としてもよい。この場合、図１のデータ処理部１０６は、ＡＤ変換器１０３から出力されるデジタル信号が、Ｂｌｉｎｄ  Ｓｅｎｓｉｎｇされた信号なのか、Ｆｉｎｅ  Ｓｅｎｓｉｎｇを行うための信号なのか、それとも通常の通信での信号なのかを識別することができるものとする。具体的には、図２を参照して説明したように、Ｓ２０３の処理判定の結果に基づいてその識別が行われる。つまり、処理判定が簡易検出の場合には、ＡＤ変換器１０３から出力されるデジタル信号はＢｌｉｎｄ  Ｓｅｎｓｉｎｇされた信号であると識別される。また、処理判定が詳細検出の場合には、ＡＤ変換器１０３から出力されるデジタル信号はＦｉｎｅ  Ｓｅｎｓｉｎｇを行うための信号であると識別される。そして、処理判定が通信モードの場合には、ＡＤ変換器１０３から出力されるデジタル信号は通常の通信での信号であるとして識別される。
図５は、ＤＦＴ演算部３０２の構成を示すブロック図である。
ＤＦＴ演算部３０２は、離散化部３０１で離散化された信号ｘ（ｎ）を入力し、それぞれの「ｋ」の値に対してＤＦＴ演算を行い、離散周期スペクトルＦ（ｋ）を求めるＤＦＴ演算回路５０１を備える。なお、「ｋ」は、離散化部３０１にて行ったサンプリングの各標本点（標本化点）に対応し、ｋ＝０からｋ＝Ｎ−１の値をとる。そして、その離散周期スペクトルＦ（ｋ）を電圧・電力変換部４０１に出力する。ここで、各ＤＦＴ演算回路５０１は（１）式のＤＦＴ演算を示している。
ＤＦＴ演算部３０２の論理的な出力は、離散化部３０１からの入力と同じようにＮ本存在するが、ｋ＝０からｋ＝Ｎ−１の全ての「ｋ」の値に対してＤＦＴ演算を行うわけではない。本実施形態のＤＦＴ演算部３０２の内部処理ではｋ＝Ｎ／２を超える値の演算を行わない。つまり、ｋ＝Ｎ／２を超える値の演算を行うＤＦＴ演算回路５０１の設置を省略して回路規模を半減している。
これは、「ナイキスト周波数を超える周波数成分は標本化した際に折り返し（エイリアシング）現象を生じ、再生時に元の信号として忠実に再現されない」という標本化定理を利用するものである。信号を標本化する際のサンプリング周波数（Ｆｓ）の１／２の周波数（Ｆｓ／２）をナイキスト周波数と言い、図１３に示すようにナイキスト周波数を超える領域は折り返しによる信号が混ざっているため、信号検出においては利用できない。よってナイキスト周波数を超える、つまりｋ＝Ｎ／２を超える値の演算は行わない。逆を言えば、本実施形態のＤＦＴ演算部３０２は、離散化部３０１で行ったサンプリングのナイキスト周波数に対応する数（０〜Ｎ／２）の標本点に対してのみＤＦＴ演算を実施すればよい。
従って、ＤＦＴ演算部３０２からはＦ（０）〜Ｆ（Ｎ／２）の信号しか出力されない。
ＤＦＴでは各「ｋ」の演算はそれぞれ独立して行われる。そのため、ナイキスト周波数以上の演算を省略しても他の演算結果に影響を与えることはない。
しかし、ＤＦＴは、ＦＦＴのバタフライ演算等による演算の最適化を行うことができないため、演算速度が低下する。これを補うため、ＤＦＴ演算部３０２の各ＤＦＴ演算回路５０１に各入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路を用いる回路構成とする。このアナログ回路として、演算増幅器を用いた回路を例にして以下に説明する。
図６は、ＤＦＴ演算部３０２の各ＤＦＴ演算回路５０１の回路の一部の構成を示すブロック図である。
図６は（１）式における「ｋ」がある値のとき、つまりｋ＝ｍ（ただしｍは０≦ｍ≦Ｎ／２を満たす整数）のときのＦ（ｍ）を求めるＤＦＴ演算回路５０１の構成を示している。
なお、実数と虚数の演算を分けて行う必要があるので、ある「ｋ」の値に対するＤＦＴ演算を行うためには図６に示す回路を並列に２個並べる。したがって、ＤＦＴ演算部３０２の全体構成としては、（Ｎ／２）個の「ｋ」の値に対するＤＦＴ演算を行うので、図６に示す回路を並列にＮ個並べる構成となる。
ＤＦＴ演算は、マトリクスを用いて下記のように表現することが可能（行列表記）で、ｋ＝ｍのときのＦ（ｍ）を求める各ＤＦＴ演算回路５０１は、行列表記したときの横一列に対応する。従って、ｋ＝ｍのときのＦ（ｍ）を求める各ＤＦＴ演算回路５０１を「横一列の演算」と称する。
2012002576.tif 000004
つまり、上記のマトリクスに示す縦枠（ｘ０、ｘ１、ｘ２、ｘ３・・・ｘＮ−１）が入力信号で、中央の大きな括弧内は演算子と呼ばれ、たとえば、周波数成分Ｘ０を求める際には、横枠と縦枠の乗算・加算が行われる。
図６に示したＤＦＴ演算回路５０１の構成は、負荷インピーダンス群６０１、演算増幅器６０２及び帰還インピーダンス６０３で構成される、いわゆる加算回路の構成となっている。
ＤＦＴ演算回路５０１は、離散化部３０１で離散化された信号のそれぞれを入力信号（ｘ０、ｘ１、ｘ２、ｘ３・・・ｘＮ−１）として入力し、負荷インピーダンス６０１がそれぞれの入力信号に対応して接続されている。演算増幅器６０２は、負荷インピーダンス６０１のそれぞれを反転入力端子に接続し、さらに、帰還インピーダンス６０３を出力端子と反転入力端子との間に接続する構成となっている。
ＤＦＴ演算は（１）、（２）式に示したように入力信号の各点に対して行う回転因子の乗算と、それらの加・減算である。演算増幅器６０２による演算は多入力の演算に適しており、さらに負荷インピーダンス群６０１と帰還インピーダンス６０３の値の比で乗算と加算が一度に行える。
各「ｋ＝ｍ」に対して「横一列の演算」の実部、虚部の演算をそれぞれ１つのＤＦＴ演算回路５０１で行う。入力信号として縦枠の値（ｘ０、ｘ１、ｘ２、ｘ３・・・ｘＮ−１）を入力し、回転因子の乗算に関しては帰還インピーダンス６０３を固定しておき、それぞれの負荷インピーダンス６０１の値を、横枠の値に相当する、それぞれ回転因子の比に応じた値に適宜設定変更することで行う。つまり、帰還インピーダンスの値を固定し、帰還インピーダンスの値と負荷インピーダンスの値の比が、当該ＤＦＴ演算回路が実行する、「ｋ＝ｍ」に対応する回転因子の値（横枠）になるよう、各入力信号に対応する負荷インピーダンスの値を設定する。
ＤＦＴ演算回路５０１の回路をより詳細に説明する。
図７は、ＤＦＴ演算部３０２の各ＤＦＴ演算回路５０１の回路をより詳細に示すブロック構成図である。
図７に示すＤＦＴ演算の回路は、図６で示した回路構成において各インピーダンス部分をスイッチトキャパシタで構成する回路となっている。つまり、図７に示したＤＦＴ演算を行う回路構成は、スイッチトキャパシタ７０１の負荷インピーダンス群、演算増幅器７０２及びスイッチトキャパシタ７０３の帰還インピーダンスで構成される。スイッチトキャパシタのスイッチは制御信号７０４で制御される。この制御信号７０４は、図１に示す制御部１０５から入力される。
スイッチトキャパシタは、容量負荷とスイッチを組み合わせることによって擬似的に抵抗器の性質を実現する回路であり、抵抗器と具なり原理的には電力を消費しない。
図８は、スイッチトキャパシタで構成される演算増幅器の加算回路の動作を説明するブロック構成図である。
図８は、入力ＩＮ１、ＩＮ２に対する負荷インピーダンスとして容量Ｃ１、Ｃ２で構成されるスイッチトキャパシタを用い、帰還インピーダンスとして容量Ｃ３で構成されるスイッチトキャパシタを用いる演算増幅器の加算回路である。
図８（１）のように、容量Ｃ１、Ｃ２、Ｃ３のスイッチを設定すると、容量Ｃ１、Ｃ２の充電電流としてＩＮ１／ｊωＣ１、ＩＮ２／ｊωＣ２が流れる。容量Ｃ１、Ｃ２の電圧がそれぞれＩＮ１、ＩＮ２になったとき、図８（２）に示すように容量Ｃ１、Ｃ２、Ｃ３のスイッチの設定を切り替えると、容量Ｃ１、Ｃ２に充電されていた電荷がすべてＣ３に移動するための電流が流れる。すなわち、容量を負荷とした場合、Ｃ１、Ｃ２からＣ３への電荷の移動が電流の流れになり、ＩＮ１とＩＮ２の電圧の加算にもなる。このスイッチの切り替えで、Ｃ１とＣ２のスイッチのＯＮ、ＯＦＦを逆にすると、電流の流れが逆になるため加算と減算を切り替えることができる。また、この回路の乗算は、インピーダンスの比で決まるため、図８の構成の場合、係数はそれぞれＣ３／Ｃ１、Ｃ３／Ｃ２になる。
図８で説明したと同様に、図７に示すＤＦＴ演算の回路は、スイッチの切り替えによって容量に蓄積される電荷を移動することで演算を行う。加算と減算はスイッチの切り替えの組み合わせを変更することで実現できる。つまり、負荷容量群７０１に蓄積した電荷を帰還容量７０３に移動させて、それぞれの容量の比によって乗算の係数を決定し、電荷の流れる向きで加・減算を決定する。また容量を負荷に用いているので回転因子による乗算の係数は「入力負荷容量／出力負荷容量」となる。回転因子は入力点数によって固定されるため、スイッチの切り替えの組み合わせや容量比はあらかじめ設計時に固定できる。さらに回転因子は入力点数に関係なく必ず１以下の値になるため、回転因子の変更によって入力負荷容量が出力負荷容量よりも大きくなることはない。よってＤＦＴ演算部で回転因子の乗算により面積が増えることはない。
さらに、スイッチトキャパシタは負荷容量７０１の電荷の充電、放電の２クロックですべての演算を行うことができる。これは入力数に関係ないため、入力数が増える、つまり標本点数が増えても必ずＤＦＴ演算は２クロックで行えることを示している。
以上の説明において、ＤＦＴ演算回路として演算増幅器を用いた加算回路を例に説明した。しかし、このＤＦＴ演算回路は、入力信号に対応するＤＦＴ演算相当の乗算と加算を行うアナログ回路であれば演算増幅器に限る必要は無い。つまり、そのアナログ回路が有する特性を用いることにより各入力信号とそれに対応する回転因子に相当する要素の乗算、およびそれらのすべての入力信号に対応する加算が行うことができる回路構成であればよい。
次に、第２の実施形態の信号検出器の構成を説明する。
図９は、第２の実施形態の信号検出器１０４の構成を示すブロック図である。この第２の実施形態の信号検出器１０４は、帯域制限フィルタ１０２で切り出された所定の帯域の信号を、電圧・電力変換部９０１で電圧・電力変換を行ってからフーリエ変換を行う構成になっている。それ以外の離散化部３０１、ＤＦＴ演算部３０２及びＡＤ変換器３０３の構成は、第１の実施形態のそれら装置の構成と基本的に同じである。
つまり、第２の実施形態の信号検出器１０４は、電圧・電力変換部９０１で電圧・電力変換を行い、電力信号に変換されたアナログ信号を離散化部３０１で一定のサンプリング周期でサンプリングしてＤＦＴ演算部３０２に出力する。
これは、フーリエ変換と電圧・電力変換には相関性がないため、どちらを先に行ってもよいからである。従って、はじめに電圧・電力変換を行ってからフーリエ変換を行う第２の実施形態の構成であっても、第１の実施形態の構成と同じ結果が得られる。
第２の実施形態の構成の利点は、電圧・電力変換を連続信号で行えるため、２乗演算が容易なことである。２乗演算に関しては連続信号のままで処理したほうが、離散領域で処理するよりも簡単な回路構成で実現できる。
さらに、第３の実施形態の信号検出器の構成を説明する。
図１０は、第３の実施形態の信号検出器１０４の構成を示すブロック図である。この第３の実施形態の信号検出器１０４は、電圧・電力変換部１００１をＡＤ変換器３０３の後段に設けた構成となっている。それ以外の離散化部３０１、ＤＦＴ演算部３０２及びＡＤ変換器３０３の構成は、第１の実施形態のそれら装置の構成と基本的に同じである。なお、第３の実施形態の構成にすることにより、第１の実施形態の構成と比較してＡＤ変換器へ送る信号の数は２倍に増えている。
第３の実施形態の構成の利点は、ＤＦＴ演算後にＡＤ変換を行ってから電圧・電力変換を行うことで、デジタル領域へＩ（実数信号）とＱ（虚数信号）の振幅、位相の情報を送ることができることである。つまり、ＡＤ変換器３０３は、ＤＦＴ演算部３０２が出力する離散周期スペクトル信号のＩ（実数信号）とＱ（虚数信号）のそれぞれに対してデジタル信号変換を行って出力する。
これにより、第３の実施形態の信号検出器は、同じ帯域に対して連続して電力検出を行う際には、平均化等の処理を行ってＳＮＲ（Ｓｉｇｎａｌ  Ｎｏｉｓｅ  Ｒａｔｉｏ）を向上することができ、検出感度を向上することができる。
以上に第１乃至第３の実施形態を説明したように、本実施形態に係る信号検出器は、フーリエ変換を用いた電力検出回路（ＤＦＴ演算部）において離散フーリエ変換（ＤＦＴ）の演算を実行する構成とした。離散フーリエ変換では、入力点数の「ｋ」に対する演算はそれぞれ独立して行われる。そのため、ナイキスト周波数以上の演算を省略しても他の演算結果に影響を与えることはない。つまり、本発明に係る信号検出器は、電力検出回路（ＤＦＴ演算部）をナイキスト周波数に対応する数までの標本点に対してのみＤＦＴ演算を実施する構成となっている。つまり、この信号検出器の電力検出回路（ＤＦＴ演算部）は、ナイキスト周波数以上の演算を省略する構成として回路規模の削減を図っている。
また、本実施形態に係る信号検出器は、電力検出回路（ＤＦＴ演算部）における各入力点に対する離散フーリエ変換の演算を、演算増幅器を用いて行う構成としたので、高速に演算を行うことができる。しかも、当該演算増幅器に使用する負荷インピーダンスや帰還インピーダンスを、スイッチトキャパシタを用いる構成としたので、消費電力を低減することができる。
なお、図１を参照して説明した通信装置は、これらの第１乃至第３の実施形態の信号検出器のいずれを含む構成であってもよい。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２０１０年７月１日に出願された日本出願特願２０１０−１５０７７４を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【０００９】
本発明は信号検出器、その信号検出器を備えた通信装置及び通信方法に関し、特にフーリエ変換を用いた電力検出回路を含む信号検出器、その信号検出器を備えた通信装置及び通信方法に関するものであり、産業上の利用可能性を有する。
【符号の説明】
【００１０】
１０１、１１０１  ミキサ
１０２、１１０２  帯域制限フィルタ
１０３、３０３、１１０３  ＡＤ変換器
１０４  信号検出器
１０５、１１０４  制御部
１０６、１１０５  データ処理部
３０１  離散化部
３０２  ＤＦＴ演算部
４０１、９０１、１００１  電圧・電力変換部
５０１  ＤＦＴ演算回路
【図１】
2012002576.tif 000005
【図２】
2012002576.tif 000006
【図３】
2012002576.tif 000007
【図４】
2012002576.tif 000008
【図５】
2012002576.tif 000009
【図６】
2012002576.tif 000010
【図７】
2012002576.tif 000011
【図８】
2012002576.tif 000012
【図９】
2012002576.tif 000013
【図１０】
2012002576.tif 000014
【図１１】
2012002576.tif 000015
【図１２】
2012002576.tif 000016
【図１３】
2012002576.tif 000017
【国際調査報告】
2012002576.tif 000018
2012002576.tif 000019
2012002576.tif 000020
2012002576.tif 000021