(57)【要約】  酸化物半導体薄層トランジスタにおいて、電気的ストレスに対する閾値電圧の安定性と伝達特性における閾値電圧のバラツキの抑制を両立させること。  酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタであって、前記酸化物半導体層は水素原子を含有し、前記酸化物半導体の活性層として機能する領域が層厚方向に沿って平均水素濃度が異なる少なくとも２つの領域を含み、前記酸化物半導体の活性層として機能する領域をゲート絶縁層側から順に第１の領域、第２の領域としたとき、前記第１の領域の平均水素濃度が、前記第２の領域の平均水素濃度よりも低いことを特徴とする。
2011039853.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタであって、前記酸化物半導体層は水素原子を含有し、前記酸化物半導体の活性層として機能する領域が層厚方向に沿って平均水素濃度が異なる少なくとも２つの領域を含み、前記酸化物半導体の活性層として機能する領域をゲート絶縁層側から順に第１の領域、第２の領域としたとき、前記第１の領域の平均水素濃度が、前記第２の領域の平均水素濃度よりも小さいことを特徴とする薄膜トランジスタ。
【請求項２】
前記第１の領域および第２の領域の厚さが５ｎｍ以上１００ｎｍであり、前記酸化物半導体層の全体の厚さが１０ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第１の領域の平均水素濃度が１．０×１０１８個ｃｍ−３以上１．０×１０２１個ｃｍ−３以下である請求項１乃至２に記載の薄膜トランジスタ。
【請求項４】
前記第２の領域の平均水素濃度が１．０×１０１９個ｃｍ−３以上１．０×１０２２個ｃｍ−３以下である請求項１乃至３に記載の薄膜トランジスタ。
【請求項５】
前記第１の領域の平均抵抗率が１．０×１００Ωｃｍ以上１．０×１０６Ωｃｍ以下である請求項１乃至４に記載の薄膜トランジスタ。
【請求項６】
前記第２の領域の平均抵抗率が１．０×１０２Ωｃｍ以上１．０×１０９Ωｃｍ以下である請求項１乃至５に記載の薄膜トランジスタ。
【請求項７】
前記酸化物半導体層に含有される水素が水酸基または水分子の形態で存在することを特徴とする請求項１乃至６に記載の薄膜トランジスタ。
【請求項８】
前記酸化物半導体層がＩｎ、Ｇａ、Ｚｎ、Ｓｎから選択される元素を少なくとも１つ以上含むアモルファス酸化物半導体層であることを特徴とする請求項１乃至７に記載の薄膜トランジスタ。
【請求項９】
酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタの製造方法であって、前記酸化物半導体層は前記ゲート絶縁層側からスパッタ条件の異なる少なくとも第１の領域と第２の領域とを含み、前記第１の領域を形成する際の電力は、前記第２の領域を形成する際の電力よりも大きいことを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は酸化物半導体を用いた薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
現在、アクティブマトリクス型液晶表示素子や有機エレクトロルミネッセンス（ＥＬ）素子等の表示素子におけるスイッチング素子や駆動素子として、アモルファスシリコンや低温ポリシリコンを半導体層として用いた薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）が広く使用されている。【０００３】
しかし、これらのＴＦＴの作製には高温プロセスが不可欠であり、プラスチック基板やフィルム基板など耐熱性が低いとされるフレキシブルな基板の使用は困難である。【０００４】
また、アモルファスシリコンＴＦＴを有機ＥＬ素子の駆動素子として用いる場合、電界効果移動度が小さい（〜１ｃｍ２Ｖ−１ｓ−１）ため大きいサイズのＴＦＴが必要となり画素の微細化が困難である。さらに、長時間駆動させた場合、ＴＦＴの閾値電圧が変化し、有機ＥＬ素子に流れる電流が減少してしまうという問題もある。【０００５】
低温ポリシリコンＴＦＴに関しても、シリコンの結晶化の際に用いるエキシマレーザ起因の不均一性を解消するための補正回路が必要となるため、回路が複雑になる。また、画面サイズがエキシマレーザの照射サイズに制限されるため、画面サイズの大型化が困難である等の問題がある。【０００６】
一方、近年、Ｉｎ、Ｇａ、Ｚｎ、Ｏからなるアモルファス酸化物半導体をＴＦＴのチャネル層に用いる技術が研究されている。【０００７】
酸化物半導体ＴＦＴは、フレキシブル基板を使用した表示装置や、有機ＥＬ素子用のアモルファスシリコンＴＦＴや低温ポリシリコンＴＦＴに代わるスイッチング素子や駆動素子として非常に有望である。【０００８】
しかし、ＺｎＯを含む酸化物半導体は組成によっては雰囲気に含まれる酸素や水分等に対して感受性が高く、電気的特性が変化する場合がある。従って薄膜トランジスタとして、安定的に使用するためには、絶縁層からなる保護層により半導体層を雰囲気から隔絶する必要がある。【０００９】
この保護層をプラズマ化学気相蒸着法（ＣＶＤ法）やスパッタ法などを用いて形成する場合、酸化物半導体のチャネル層へのプラズマ起因のダメージや保護層からの水素拡散などによるＴＦＴの特性劣化が生じる。この特性劣化を回避する方法として、酸化物半導体のチャネル層を２層構造とし、上部層のキャリア濃度を下部層のキャリア濃度より低くすることで、ＴＦＴの特性劣化を防止できることが開示されている（特許文献１）。この際、キャリア濃度の制御はＣｕなどのキャリア・アクセプタをドーピングすることにより行われている。また活性層であるチャネル層に所定の濃度で水素を含有させることにより素子特性を向上させる技術が開示されている（特許文献２）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−１９９００５号公報
【特許文献２】特開２００７−１０３９１８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、アモルファス酸化物半導体ＴＦＴを有機ＥＬ素子の駆動素子として用いる場合、長時間駆動させた際の閾値電圧の安定性は、必ずしも十分ではなく、閾値電圧を補正する回路が必要となる場合がある。そのため、電気的なストレスに対する更なる安定性の向上が望まれる。【００１２】
この電気的なストレスに対する閾値電圧の安定性を改善するためには、移動度の高い酸化物半導体チャネル層を用いることが有効である。しかし、その反面、移動度が高い酸化物半導体チャネル層は電気抵抗も低くなるため、ＴＦＴのドレイン電流をオフするのが難しくなり、また、閾値電圧のバラツキが増大する。【００１３】
つまり、電気的なストレスに対する閾値電圧の安定性と閾値電圧のバラツキはトレード・オフの関係にあり、一方の特性を向上させると他方の特性が悪化するため両特性を良好な状態で両立させることは困難である。【００１４】
例えば、電気抵抗が低いままでも閾値電圧のバラツキを抑えるためには、チャネル層の膜厚を薄くする方法が有効である。しかし、チャネル層の膜厚を一定の膜厚よりも薄くすると、前述の保護層形成時のダメージにより、電気的なストレスに対する閾値電圧の安定性が悪化する場合がある。【００１５】
このトレード・オフの関係を解消するための１つの方法としては、特許文献１に示されるようなチャネル層を２層構造にする方法が有効である。具体的には、ゲート絶縁層側のチャネル層として、薄い低抵抗な層を形成し、保護層側のチャネル層として、高抵抗な層を形成する。この方法により、電気的なストレスに対する閾値電圧の安定性を維持しつつ、実効的な膜厚が薄くなるため、ある程度閾値電圧のバラツキを抑制できる。しかし、特許文献１では抵抗の制御をＣｕなどキャリア・アクセプタのドーピングによって行っているが、Ｃｕなどのキャリア・アクセプタが含まれるターゲットの利用、キャリア・アクセプタを含むガスの導入、成膜後のイオン注入は製造コストの増加につながる。【００１６】
本発明が解決しようとする課題は、キャリア・アクセプタのドーピングの手法を用いずに、かつ、低コストで電気的なストレスに対する閾値電圧の変化とＴＦＴ特性のバラツキが小さい酸化物半導体ＴＦＴを実現することである。
【課題を解決するための手段】
【００１７】
本発明の薄膜トランジスタは、酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタであって、前記酸化物半導体層は水素原子を含有し、前記酸化物半導体の活性層として機能する領域が層厚方向に沿って平均水素濃度が異なる少なくとも２つの領域を含み、前記酸化物半導体の活性層として機能する領域をゲート絶縁層側から順に第１の領域、第２の領域としたとき、前記第１の領域の平均水素濃度が、前記第２の領域の平均水素濃度よりも小さいことを特徴とするものである。【００１８】
また、本発明の薄膜トランジスタの製造方法は、酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタの製造方法であって、前記酸化物半導体層は前記ゲート絶縁層側からスパッタ条件の異なる少なくとも第１の領域と第２の領域とを含み、前記第１の領域を形成する際の電力は、前記第２の領域を形成する際の電力よりも大きいことを特徴とするものである。
【発明の効果】
【００１９】
本発明の酸化物半導体ＴＦＴによれば、ＴＦＴ特性の電気的なストレスに対する閾値電圧の変化と閾値電圧のバラツキを小さくすることができる。【００２０】
また、本発明における水素濃度（水素原子濃度ともいう）の制御は、スパッタの投入電力の変化や水蒸気を含むガスの導入などにより可能であるため、本発明の酸化物半導体ＴＦＴは、低コストで作製することが可能である。
【図面の簡単な説明】
【００２１】
【図１】本発明のＴＦＴの断面を模式的に示す図である。
【図２】アモルファスＩＧＺＯ酸化物半導体層の抵抗率の投入電力依存性を示す図である。
【図３】アモルファスＩＧＺＯ酸化物半導体層の水分脱離量の電力依存性を示す図である。
【図４】（ａ）アモルファスＩＧＺＯ酸化物半導体ＴＦＴ（１５０Ｗ条件）の伝達特性の面内分布を示す図である。（ｂ）アモルファスＩＧＺＯ酸化物半導体ＴＦＴ（５０Ｗ条件）の伝達特性の面内分布を示す図である。
【図５】アモルファスＩＧＺＯ酸化物半導体ＴＦＴのゲートバイアス・ストレス試験における閾値シフト、ΔＶｔｈの比較を示す図である。
【図６】本発明のＴＦＴの断面を模式的に示す図である。
【図７】本発明のＴＦＴの伝達特性の面内分布を示す図である。
【図８】単層の酸化物半導体チャネル層を有するＴＦＴの断面を模式的に示す図である。
【図９】単層の酸化物半導体チャネル層を有するＴＦＴの伝達特性の面内分布を示す図である。
【図１０】本発明の２層のチャネル層を持つＴＦＴと単層のチャネル層を持つＴＦＴのゲートバイアス・ストレス試験における閾値シフト、ΔＶｔｈの比較を示す図である。
【図１１】本発明のＴＦＴの断面を模式的に示す図である。
【図１２】本発明に係る表示装置の一例の断面図である。
【発明を実施するための形態】
【００２２】
以下に、添付図面を参照して本発明を実施するための形態を説明する。
【００２３】
図１は、本発明の代表例として、ボトムゲート・チャネル保護型酸化物半導体ＴＦＴの構成を示す断面図である。
【００２４】
１０は基板、１１はゲート電極、１２はゲート絶縁層、ゲート絶縁層側から順に１３は第１の酸化物半導体領域（第１の領域）、１４は第２の酸化物半導体領域（第２の領域）、１５はチャネル保護層、１６はソース・ドレイン電極、１７は保護層である。
【００２５】
本発明において、前記第１、又は第２の酸化物半導体領域（第１又は第２の領域）とは前記酸化物半導体層内に存在する所定の厚さを有する領域であって、各領域が独立した層として存在する場合も含まれる。このような場合には前記酸化物半導体層は第１の層と第２層とを含む多層構成となる。
【００２６】
（酸化物半導体層）
まず本発明における酸化物半導体層（酸化物半導体膜ともいう）について説明する。本発明の酸化物半導体層は活性層（チャネル層）として機能するものであって、当該酸化物半導体層は所定の含有量水素原子を含有する。そして酸化物半導体層中の水素原子の含有のされ方は、水素単独の形態（Ｈ）だけでなく、水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態でも良い。またこれらの酸化物半導体層中に含有される水素の形態は単独でも良いし、複数の形態が混在していても良いが抵抗率を高く調整する際には、水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素の量をより多くすることが好ましい。
【００２７】
酸化物半導体層の形成には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法等を用いることができる。また、酸化物半導体層をチャネル層として機能させる場合にはＩｎ、Ｇａ、Ｚｎ、Ｓｎの少なくとも１種類の元素を含み構成されるアモルファス酸化物半導体層を用いることが大面積における特性均一性を高める上で好ましい。
【００２８】
図２にＤＣマグネトロンスパッタリング法により作成したアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）酸化物半導体層の抵抗率の投入電力依存性を示す。ＩＧＺＯ酸化物半導体層は、基板温度を室温（２５℃）にして形成される。作製方法はスパッタ法が好ましい。作成条件（スパッタ条件）の一例としてはスパッタターゲットとして４インチ径のＩｎＧａＺｎＯ４組成を有する多結晶焼結体を用い、成膜時の雰囲気は、全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ２＝９８：２である。投入電力は５０〜３００Ｗの範囲で変化させる。酸化物半導体層の膜厚は３０ｎｍである。図２より、投入電力が大きい条件で作成した酸化物半導体膜ほど酸化物半導体層の抵抗率が小さくなっていることが分かる。
【００２９】
図３にこれらの膜の水分脱離量を昇温脱離分析法によって測定した結果を示す。図３より、投入電力が大きい条件で作成した酸化物半導体層ほど水分脱離量が減少することが分かる。酸化物半導体層形成時の投入電力が小さい条件で作製した酸化物半導体層が、昇温脱離分析法による水分脱離量が多い。この原因としては、投入電力が小さい条件で作製した酸化物半導体層は、酸化物半導体層形成時の成膜速度が小さいため、チャンバー内（スパッタ雰囲気中）の水分を酸化物半導体層中に取り込み易いものと考えられる。
【００３０】
図２と図３の結果から、酸化物半導体層の抵抗率と水分脱離量には相関があり、水分脱離量が多い酸化物半導体層、即ち膜中に水が多く含まれる酸化物半導体層ほど抵抗率が大きいことが分かる。本発明において膜中に水（水分）が含まれるとは膜中に水素（Ｈ）が、水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有されることを意味する。
【００３１】
酸化物半導体層の抵抗率は、当該膜中のキャリア濃度と相関があるため、酸化物半導体層中に水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素量を増加又は減少させることによって、酸化物半導体のキャリア濃度を調整できる。
【００３２】
本発明者らの知見によれば、水素が金属−酸素結合の同軸上か格子間に存在する場合に、水素はドナーとして機能する。一方、水素が水酸基または水と同じ分子形態で存在する場合には、ドナーとして機能しないために、寧ろ酸化物半導体層のキャリア濃度を低下させて抵抗率を増大させる。即ち、図２および図３で観測された現象は、水素が水酸基もしくは水の分子形態で酸化物半導体層中に存在していることを示している。換言すると、水酸基又は水分子の形態で酸化物半導体層中に存在する水素濃度（水素原子）が高いほど、酸化物半導体層の抵抗率は増大する。
【００３３】
ここで、抵抗率の低いスパッタ時の投入電力が１５０Ｗの条件と抵抗率の高いスパッタ時の投入電力が５０Ｗの条件で成膜したアモルファスＩＧＺＯ層（３０ｎｍ）を酸化物半導体チャネル層に用いたボトムゲート型ＴＦＴの特性比較を行う。図４（ａ）、（ｂ）は、それぞれスパッタ時の投入電力が１５０Ｗの条件、５０Ｗの条件の４インチ基板における面内３７点の伝達特性を示す。図４（ａ）、（ｂ）より、スパッタ時の投入電力が１５０Ｗ条件の閾値電圧のバラツキが大きいのに対し、５０Ｗ条件の閾値電圧は非常に均一であることが分かる。また、このことから、スパッタ時の投入電力が５０Ｗ条件の膜は、プラズマ起因のダメージや保護層からの水素拡散などの影響に強いことが分かる。
【００３４】
次にこれらのＴＦＴに関して、ゲートバイアス・ストレス試験を行った。ストレスとしては、２０Ｖのゲート電圧（Ｖｇ）を３０００秒間印加した。そのときの閾値電圧の変化（ΔＶｔｈ）を図５に示す。図５の結果からスパッタ時の投入電力が１５０Ｗ条件の方が５０Ｗ条件と比べて、ΔＶｔｈが小さいことが分かる。
【００３５】
このように閾値電圧のバラツキと電気的なストレスに対する閾値電圧の安定性は相反する関係、即ち、トレード・オフの関係にある。
【００３６】
本発明の酸化物半導体チャネル層は、このトレード・オフの問題を解決して、各特性を高い状態で両立させるために層厚方向に沿って平均水素濃度の異なる少なくとも２つの領域から構成される。本発明においては酸化物半導体層中に水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素が、層厚方向に沿って平均水素濃度の異なる少なくとも２つの領域から構成されることがより好ましい。
【００３７】
まず、図１の酸化物半導体層が２つの半導体領域で構成（２層構成）される場合について説明する。
【００３８】
ゲート絶縁層１２に近い第１の酸化物半導体領域（第１の領域）１３には、水分が少なく（組成として水素濃度が低く）電気的なストレスに対する閾値電圧の安定性が高い膜を用いることが望ましい。酸化物半導体層中に水酸基又は水の分子形態で存在する水素の平均濃度（前記２つの形態を合計した濃度）は、１．０×１０２１個ｃｍ−３以下であることが望ましい。水素濃度に特に下限はないが、製造上の管理の容易さの点では１．０×１０１８個ｃｍ−３以上が好ましい。また、抵抗率は、１．０×１００Ωｃｍ以上１．０×１０６Ωｃｍ以下であることが望ましい。スパッタ法において水分の少ない酸化物半導体層の形成するには、例えば、高い投入電力や高い基板温度での成膜が有効である。また、平均水素濃度の異なる各領域の膜厚は特に限定されないが、閾値電圧の電気的ストレスに影響を与えない範囲である５ｎｍ以上１００ｎｍ以下であることがより望ましい。さらに活性層であるチャネル層の全体の膜厚としては１０ｎｍ以上２００ｎｍ以下であることが望ましい。
【００３９】
ゲート絶縁層１２から遠い第２の酸化物半導体領域（第２の領域）１４には、水分が多く（組成として水素濃度が高く）プラズマ起因のダメージや保護層からの水素拡散などの影響に強い膜を用いることが望ましい。水酸基もしくは水の分子形態で存在する水素の濃度は、１．０×１０１９ｃｍ−３個以上１．０×１０２２個ｃｍ−３以下であることが望ましい。また、抵抗率は、１．０×１０２Ωｃｍ以上１．０×１０９Ωｃｍ以下であることが望ましい。
【００４０】
前記平均水素濃度の異なる第１の領域と第２の領域との平均水素濃度の差は、好ましくは２倍以上、より好ましくは１０倍以上である。第１の領域と第２の領域の平均水素濃度の差の上限は特に存在しないが、各々の層の水素濃度及び抵抗率については前記数値範囲内であることが重要である。
【００４１】
スパッタ法において水分の多い酸化物半導体領域を形成するには、例えば、低い投入電力や低い基板温度での成膜が有効である。また、水蒸気を含むガスを導入して形成しても良い。ゲート絶縁層１２の膜厚は特に限定はないが、酸化物半導体層のゲート絶縁膜に接して設けられる領域にプラズマ起因のダメージや保護層からの水素拡散などの影響を与えないようにするために、少なくとも２０ｎｍ以上であることが望ましい。
【００４２】
酸化物半導体層が３つ以上の領域で構成（３層以上で構成）される場合は、少なくとも１つのいずれかの２つの領域の組み合わせにおいて、ゲート絶縁層の近い方の酸化物半導体領域（第１の領域）の水素量が少なく、ゲート絶縁層の遠い方の酸化物半導体領域（第２の領域）の水素量が多いという関係が成り立っていれば良い。そしてより好ましくは上記水素量の関係は、酸化物半導体層中に水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素量について第１の領域の水素量が少なく、第２の領域の水素量が多いという関係が成り立つことである。
【００４３】
上記水分量又は水素量（水素濃度）は、当該水分（水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素）又は水素が含まれる領域内の平均濃度を意味する。
【００４４】
また、上記の酸化物半導体層を構成する複数の層にまたがり、水分量（組成としては水素濃度）が連続的又は段階的に変化しても良い。連続的に水分量を変化させるためには、投入電力を連続的に変化させながら成膜する、水分を含むガスの流量を連続的に変化させるなどの方法によって成膜すれば良い。このとき、少なくともある２つの領域において、ゲート絶縁層の近い酸化物半導体領域（第１の酸化物半導体領域）の水分量が少なく（組成としては水素量の少ない）、ゲート絶縁層の遠い酸化物半導体領域（第２の酸化物半導体領域）の水分量が多い（組成としては水素濃度の多い）という関係が成り立てば良い。従ってこの関係を満たす限り、絶縁層と第１の半導体領域との間に当該第１の半導体領域の平均水素濃度よりも高い平均水素濃度を有する領域が存在していても良い。本発明者らの知見によれば、ゲート絶縁膜と第１の領域との間に存在が許容される第１の領域の抵抗率よりも大きい領域としては、厚さが３０ｎｍ以下で、抵抗率が１．０×１０２Ωｃｍ以上１．０×１０９Ωｃｍ以の領域である。
【００４５】
また、ＴＦＴがダブルゲート構造を有し、酸化物半導体層が上面・下面ともゲート絶縁層に接する場合も、酸化物半導体層を下面に近い側の領域から少なくともｉ領域（層）、ｊ領域（層）、ｋ領域（層）の３層に分けたとき、それらの平均水素濃度がＣｉ＜Ｃｊ＞Ｃｋなる関係を満たしていればよい。あるいは、それらの平均抵抗率がρｉ＜ρｊ＞ρｋなる関係を満たしていれば良い。
【００４６】
本発明の第１の半導体領域は本発明の第２半導体領域よりもゲート絶縁層に近いほど好ましく、第１の半導体領域とゲート絶縁層とが接していればより好ましい。即ち、前記第１の領域を前記第２の領域よりもゲート絶縁層側に設ける理由は、ゲート電極に電界を印加した際に当該第１の領域に電界がかかりやすくするためであり、ゲート絶縁膜と前記第１の領域との間に他の層が存在しない場合が最もゲート電界が前記第１の領域に効果的に作用する。
【００４７】
上述の構成をとることで、ゲート絶縁層側のチャネル層（第１の領域）として、薄い（５〜１００ｎｍ）低抵抗（１．０×１００Ωｃｍ以上１．０×１０６Ωｃｍ以下）な層を形成する。そして、保護層側のチャネル層（第２の領域）として、高抵抗（１．０×１０２Ωｃｍ以上１．０×１０９Ωｃｍ以下）な層を形成することができる。この低抵抗な層は移動度の高い実質的に薄い（５〜１００ｎｍ）チャネル層として機能する。このような層は、水分（酸化物半導体層中に水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素）が少なく（水素濃度が低く）電気的なストレスに対する閾値電圧の安定性が高い層である。そしてチャネル層として機能させることにより、閾値電圧のバラツキを抑制するとともに電気的なストレスに対する安定性も改善できる。一方、保護層側の高抵抗なチャネル層（第２の領域）は、第１の領域よりも水分（酸化物半導体層中に水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素）が多い（水素濃度が高い）。そしてプラズマ起因のダメージや保護層からの水素拡散などの影響に強い層である。そのため、保護層形成による水素の影響やダメージに対し抵抗率変化が小さく高抵抗な状態を維持できる一種の保護層として機能する。
【００４８】
このような異なる機能を有する第１の領域と第２の領域とを組み合わせた構成とすることにより、実質的な２層構成のチャネル層を実現する事ができる。その結果、電気的なストレスに対する閾値電圧の安定性を維持しつつ、閾値電圧のバラツキを抑制することができる。
【００４９】
本発明において、酸化物半導体層各領域の平均水素濃度はＳＩＭＳ（２次イオン質量分析法）により測定することができる。
【００５０】
本発明における酸化物半導体層各領域の平均水素濃度は、上記測定手段を用いて得られた膜厚方向の水素濃度プロファイルを各酸化物半導体領域において求め、これらの値を平均することにより求めることができる。
【００５１】
また膜中に含まれる水素の中から水酸基または水分子の形態で存在する水素を特定するためには、各酸化物半導体領域と同一の組成を有する（同一条件で形成した）膜をそれぞれ単層で形成し、昇温脱離分析法により水分脱離量を測定する。この分析において検出される水分子は、膜中で水酸基または水分子の形態で存在していると考えられることから、この水分脱離量から膜中の水酸基または水分子の形態で存在する水素の量とみなして膜中の当該形態で含有される水素量を特定する。
【００５２】
（ボトムゲート・チャネル保護型薄膜トランジスタ）
図１に示す本発明のＴＦＴの製造工程は以下の通りである。
【００５３】
基板１０には、ガラス基板を用いる。ポリエチレン・テレフタレート（ＰＥＴ）、ポリエチレン・ナフタレート（ＰＥＮ）、ポリイミド、ポリカーボネートなどのプラスチックのフィルム、並びに薄板、絶縁層をコーティングしたステンレス基板などを用いても良い。
【００５４】
次に基板１０上にゲート電極１１を形成する。ゲート電極層の形成には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気相蒸着法（ＣＶＤ法）等を用いることができる。電極材料は、良好な電気伝導性を有するものであればよい。例えば、Ｔｉ、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｍｏなどの金属やそれらの合金などの金属電極材料およびそれらの積層膜、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの酸化物導電体を用いることができる。次にフォトリソグラフィー法等を用いてゲート電極１１のパターンを形成する。
【００５５】
そして、パターニングされたゲート電極１１を有する基板１０上にゲート絶縁層１２を形成する。ゲート絶縁層の形成には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、プラズマＣＶＤ法等を用いることができる。ゲート絶縁材料は、良好な絶縁特性を有するものであればよい。例えば、ＰＥＣＶＤ法やスパッタ法などによる酸化シリコン膜や窒化シリコン膜を用いることができる。
【００５６】
さらにゲート絶縁層１２上に第１の酸化物半導体領域（第１の領域）１３、第２の酸化物半導体領域（第２の領域）１４を順次形成する。作製には、スパッタ法、ＰＬＤ法、電子ビーム蒸着法等を用いることができる。このとき第１の酸化物半導体領域１３の平均水素濃度が第２の酸化物半導体領域１４の平均水素濃度と比べて好ましくは１／２以下に小さくなるように作製する。即ち、第２の酸化物半導体領域１４の平均水素濃度は第１の酸化物半導体領域１３の平均水素濃度の２倍以上となる。これらの形成方法は、前述した通りである。そして、第１の酸化物半導体チャネル層１３および第２の酸化物半導体チャネル層を、フォトリゾグラフィー法とエッチング法を用いてパターニングする。
【００５７】
続いて、酸化物半導体領域１３、１４上にスパッタ法によりチャネル保護層１５となる絶縁層として酸化シリコン層を形成する。チャネル保護層１５は、良好な絶縁特性を有する材料（例えばＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３等）であれば良い。また、チャネル保護層１５は第２の酸化物半導体領域１４と直接接するため、チャネル保護層１５は形成時に酸化物半導体を低抵抗化させない材料又は形成条件である方がより望ましい。具体的には酸化シリコンや酸窒化シリコン層などのＯを含有する絶縁層がより望ましい。また、これらの絶縁層の組成がストイキオメトリー（化学量論組成）から外れていても良い。チャネル保護層１５は、公知のフォトリゾグラフィー法とエッチング法を用いてパターニングされる。
【００５８】
次にソース・ドレイン電極１６を形成する。ソース・ドレイン電極層の形成には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気相蒸着法（ＣＶＤ法）等を用いることができる。電極材料は、良好な電気伝導性を有するものであればよい。例えば、Ｔｉ、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｍｏなどの金属やそれらの合金などの金属電極材料およびそれらの積層膜、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの酸化物導電体を用いることができる。次にフォトリソグラフィー法等を用いてソース・ドレイン電極１６のパターンを形成する。
【００５９】
さらに保護層１７を成膜する。保護層１７には、良好な絶縁特性を有するものであればよく、水分、並びに酸素に対して高い遮蔽性を有する方が望ましい。形成方法としては、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、プラズマＣＶＤ法等を用いることができる。具体的には、窒化シリコン層、酸化シリコン層、酸窒化シリコン層、炭化シリコン層およびこれらの積層膜などが望ましい。また、これらの絶縁層の組成がストイキオメトリーから外れていても何ら問題はない。
【００６０】
最後に保護層１７にコンタクトホールを形成し、本発明の薄膜トランジスタが完成する。本発明においては、このように上記トランジスタを基板上に二次元状に複数配（平面状に縦横に配置）することができる。
【実施例】
【００６１】
以下に、本発明の実施例についてさらに詳細に説明するが、本発明はこれらによって何ら限定されるものではない。【００６２】
（実施例１）
図１の２層の酸化物半導体チャネル層を有するボトムゲート・チャネル保護型酸化物半導体ＴＦＴの作製例を示す。【００６３】
まず、ガラス基板１０上に、ゲート電極１１を形成する。ゲート電極１１として、電極材料にはＭｏを用い、膜厚は１００ｎｍとする。その後、フォトリソグラフィー法とエッチング法により、ゲート電極層１１をパターニング形成する。【００６４】
次に、ゲート絶縁層１２として２００ｎｍの酸化シリコン層を、プラズマＣＶＤ法を用いて成膜する。このプラズマＣＶＤ法による酸化シリコン層の形成時の基板温度は３４０℃とする。また、プロセスガスにはＳｉＨ４、Ｎ２Ｏを用い、ガス流量比はＳｉＨ４：Ｎ２Ｏ＝１：２５とする。また、投入ＲＦパワー密度と圧力はそれぞれ０．９Ｗ／ｃｍ２、１７３Ｐａとする。【００６５】
第１の酸化物半導体領域（第１の領域）１３として、膜厚１５ｎｍのアモルファスＩＧＺＯを形成する。該酸化物半導体層は、ＤＣスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットはＩｎＧａＺｎＯ４組成を有する多結晶焼結体を用い、投入電力は１５０Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ２＝９８：２とする。【００６６】
次いで第２の酸化物半導体領域（第２の領域）１４を形成する。第２の酸化物半導体領域１４には、膜厚１５ｎｍのアモルファスＩＧＺＯを形成する。該酸化物半導体層は、ＤＣスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットはＩｎＧａＺｎＯ４組成を有する多結晶焼結体を用い、投入電力は５０Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ２＝９８：２とする。その後、フォトリソグラフィー法とエッチング法によるパターニングを行い、第１の酸化物半導体領域１３および第２の酸化物半導体領域１４を形成する。【００６７】
その上にチャネル保護層１５として、スパッタ法により、膜厚１００ｎｍのシリコン酸化膜を成膜する。該シリコン酸化層はＲＦスパッタ装置を用いて基板温度は室温で形成する。ターゲットは４インチ径のＳｉＯ２を用い、投入ＲＦパワーは５００Ｗとする。シリコン酸化膜成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９０：１０である。そして、フォトリゾグラフィー法とエッチング法によるパターニングを行い、チャネル保護層１５を形成する。【００６８】
次にソース・ドレイン電極１６を形成する。電極材料にはＭｏを用い、膜厚は１００ｎｍとする。その後、フォトリソグラフィー法とエッチング法によるパターニングを行い、ソース・ドレイン電極１６を形成する。【００６９】
さらに保護層１７として、プラズマＣＶＤ法により、膜厚３００ｎｍの窒化シリコン層を成膜する。このプラズマＣＶＤ法による窒化シリコン層の形成時の基板温度は２５０℃とする。また、プロセスガスには、ＳｉＨ４、ＮＨ３、Ｎ２を用い、ガス流量比はＳｉＨ４：ＮＨ３：Ｎ２＝１：２．５：２５とする。また、投入ＲＦパワー密度と圧力はそれぞれ０．９Ｗ／ｃｍ２、１５０Ｐａとする。【００７０】
外部と電気的な接続を行うために、フォトリソグラフィー法とエッチング法によるパターニングを行い、保護層１７にコンタクトホールを形成する。【００７１】
最後に加熱炉で大気中２５０℃、１時間のアニール処理を行い、プラズマなどによるダメージを除去する。【００７２】
以上の工程により、本発明のボトムゲート・チャネル保護型酸化物半導体ＴＦＴが完成する。【００７３】
（実施例２）
図６の２層の酸化物半導体チャネル層を有するボトムゲート型コプラナー構造酸化物半導体ＴＦＴの作製例を示す。【００７４】
実施例１と同様にガラス基板１０上に、ゲート電極１１、ゲート絶縁層１２、第１の酸化物半導体チャネル層１３、第２の酸化物半導体チャネル層１４、チャネル保護層１５を形成した。【００７５】
さらに保護層１７として、プラズマＣＶＤ法により、膜厚３００ｎｍの窒化シリコン層を成膜した。このプラズマＣＶＤ法によるシリコン窒化膜の形成時の基板温度は２５０℃とした。また、プロセスガスには、ＳｉＨ４、ＮＨ３、Ｎ２を用いた。ガス流量比はＳｉＨ４：ＮＨ３：Ｎ２＝１：２．５：２５とした。また、投入ＲＦパワー密度と圧力はそれぞれ０．９Ｗ／ｃｍ２、１５０Ｐａとした。保護層１７の形成と同時にチャネル保護層１５の無い領域の酸化物半導体領域１３、１４が、保護層１７からの水素拡散により低抵抗化し、ソース・ドレイン領域１３ａ、１４ａとなった。【００７６】
そして、保護層１７にフォトリソグラフィー法とエッチング法により、コンタクトホールを形成した。【００７７】
さらにソース・ドレイン配線層１８をスパッタ法により成膜した。配線材料にはＭｏを用い、膜厚は１００ｎｍとした。その後、フォトリソグラフィー法とエッチング法によるパターニングを行い、ソース・ドレイン配線層１８を形成した。【００７８】
最後に加熱炉で大気中２５０℃、１時間のアニール処理を行い、ドライエッチングなどによるダメージを除去した。【００７９】
以上の工程により、本発明のボトムゲート型コプラナー構造酸化物半導体ＴＦＴが完成した。【００８０】
本実施例により作製した４インチ基板における３７個の酸化物半導体ＴＦＴの伝達特性を図７に示す。図７に示す通り、本発明の構成の酸化物半導体ＴＦＴは、閾値電圧のバラツキが小さい。【００８１】
（比較例１）
図８の単層の酸化物半導体チャネル層を有するボトムゲート型コプラナー酸化物半導体ＴＦＴの作製例を示す。【００８２】
実施例１と同様にガラス基板１０上に、ゲート電極１１、ゲート絶縁層１２を形成した。【００８３】
酸化物半導体チャネル層１３として、膜厚３０ｎｍのアモルファスＩＧＺＯを形成した。該酸化物半導体層は、ＤＣスパッタ装置を用いて基板温度は室温（２５℃）で形成した。ターゲットはＩｎＧａＺｎＯ４組成を有する多結晶焼結体を用い、投入電力は１５０Ｗとした。成膜時の雰囲気は、全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ２＝９８：２とした。そして、実施例１と同様にチャネル保護層１５を形成した。【００８４】
さらに実施例２と同様に保護層１７を形成した。このとき保護層１７の形成と同時にチャネル保護層１５の無い領域の酸化物半導体チャネル層１３が、保護層１７からの水素拡散により低抵抗化し、ソース・ドレイン領域１３ａとなった。【００８５】
そして、実施例２と同様にコンタクトホール、ソース・ドレイン配線層１８を形成した。【００８６】
最後に加熱炉で大気中２５０℃、１時間のアニール処理を行い、ドライエッチングなどによるダメージを除去した。【００８７】
以上の工程により、酸化物半導体チャネル層が単層であるボトムゲート型コプラナー構造酸化物半導体ＴＦＴが完成した。【００８８】
本比較例により作製した４インチ基板における３７個の酸化物半導体ＴＦＴの伝達特性を図９に示す。図９に示す通り、単層の酸化物半導体チャネル層を有する酸化物半導体ＴＦＴは、閾値電圧のバラツキが大きい。【００８９】
さらに、実施例２と比較例１のＴＦＴに関して、ゲートバイアス・ストレス試験を行った。ストレス条件は、ゲートバイアスが２０Ｖ、ストレス時間は３０００秒である。その結果を図１０に示す。図１０より、実施例２のＴＦＴは閾値電圧のバラツキが小さいにも関わらず比較例１と同等のΔＶｔｈ量であることが分かる。このことから実施例２のＴＦＴは、酸化物半導体チャネル層が単層であるＴＦＴと同等のΔＶｔｈを維持しつつ、基板面内で均一な閾値電圧を示していることが分かる。
また、図５で説明した抵抗率の高い投入電力５０Ｗで単層のアモルファスＩＧＺＯ層を形成したＴＦＴと比べて、実施例２のＴＦＴはほぼ同等の閾値電圧バラツキを維持しつつ、ΔＶｔｈ量が小さくなり、安定性が向上している。【００９０】
（実施例３）
図１１の２層の酸化物半導体チャネル層を有するトップゲート型コプラナー構造酸化物半導体ＴＦＴの作製例を示す。【００９１】
まず、ガラス基板１０上に、第２の酸化物半導体チャネル層１４として、膜厚１５ｎｍのアモルファスＩＧＺＯを形成する。該酸化物半導体層は、ＤＣスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットはＩｎＧａＺｎＯ４組成を有する多結晶焼結体を用い、投入ＤＣパワーは５０Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ２＝９８：２とする。【００９２】
次に第１の酸化物半導体領域１３として、膜厚１５ｎｍのアモルファスＩＧＺＯを連続して形成する。該酸化物半導体層は、ＤＣスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットはＩｎＧａＺｎＯ４組成を有する多結晶焼結体を用い、投入電力は１５０Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ２＝９８：２とする。その後、フォトリソグラフィー法とエッチング法を用いて第２の酸化物半導体領域１４と第１の酸化物半導体チャネル層１３をパターニング形成する。【００９３】
その上にゲート絶縁層１２として、スパッタ法により、膜厚１００ｎｍの酸化シリコン層を成膜する。該酸化シリコン層はＲＦスパッタ装置を用いて基板温度は室温で形成する。ターゲットは４インチＳｉＯ２を用い、投入ＲＦパワーは５００Ｗとする。シリコン酸化層成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９０：１０である。【００９４】
次にゲート電極１１を形成する。電極材料にはＭｏを用い、膜厚は１００ｎｍとする。その後、フォトリソグラフィー法とエッチング法を用いてゲート絶縁層１２およびゲート電極層１１をパターニング形成する。【００９５】
さらに保護層１７として、プラズマＣＶＤ法により、膜厚３００ｎｍの窒化シリコン層を成膜する。このプラズマＣＶＤ法による窒化シリコン層の形成時の基板温度は２５０℃とする。また、プロセスガスには、ＳｉＨ４、ＮＨ３、Ｎ２を用い、ガス流量比はＳｉＨ４：ＮＨ３：Ｎ２＝１：２．５：２５とする。また、投入ＲＦパワー密度と圧力はそれぞれ０．９Ｗ／ｃｍ２、１５０Ｐａとする。また、保護層１７の形成と同時にゲート絶縁層１２およびゲート電極１１の無い領域の酸化物半導体チャネル層１３、１４が、保護層１７からの水素拡散により低抵抗化し、ソース・ドレイン領域１３ａ、１４ａとなる。【００９６】
そして、フォトリソグラフィー法とエッチング法により、保護層１７にコンタクトホールを形成し、ソース・ドレイン配線層１５を形成する。配線材料にはＭｏを用い、膜厚は１００ｎｍとする。その後、フォトリソグラフィー法とエッチングによるパターニングを行い、ソース・ドレイン配線層１５を形成する。【００９７】
以上の工程により、本発明のトップゲート型コプラナー構造の酸化物半導体ＴＦＴが完成する。【００９８】
（実施例４）
本実施例では図１に示すボトムゲート・チャネル保護型酸化物半導体ＴＦＴを用いた図１２の表示装置について説明する。酸化物半導体ＴＦＴの製造工程は、前記実施例１と同様である。ただし、図１、６、１１に記載されるどの酸化物半導体ＴＦＴを用いても良い。【００９９】
まず本発明の酸化物半導体ＴＦＴ１２０上にプラズマＣＶＤ法により、窒化シリコン層の絶縁層１２１を形成する。そして、絶縁層１２１にフォトリゾグラフィー法を用いてコンタクトホールを形成する。そして、ソース配線１２２に絶縁層１２１を介して電極１２３を形成する。電極１２３にはスパッタ法により形成したＩＴＯを用いる。次に電極１２３上に正孔輸送層１２４、発光層１２５を蒸着法により形成する。正孔輸送層１２４、発光層１２５にはそれぞれα‐ＮＰＤ、Ａｌｑ３を用いる。さらに発光層１２５上に電極１２６を蒸着法により形成する。電極材料にはＭｇＡｇを用いる。このようにして、図１２に示す、有機エレクトロルミネッセンス素子を表示素子とする表示装置を作成する。
【符号の説明】
【０１００】
１０  基板
１１  ゲート電極
１２  ゲート絶縁層
１３  第１の酸化物半導体チャネル層
１３ａ  ソース・ドレイン領域
１４  第２の酸化物半導体チャネル層
１４ａ  ソース・ドレイン領域
１５  チャネル保護層
１６  ソース・ドレイン電極
１７  保護層
【図１】
2011039853.tif 000003
【図２】
2011039853.tif 000004
【図３】
2011039853.tif 000005
【図５】
2011039853.tif 000006
【図６】
2011039853.tif 000007
【図８】
2011039853.tif 000008
【図１０】
2011039853.tif 000009
【図１１】
2011039853.tif 000010
【図１２】
2011039853.tif 000011
【図４】
2011039853.tif 000012
【図７】
2011039853.tif 000013
【図９】
2011039853.tif 000014
【手続補正書】
【提出日】平成24年9月27日(2012.9.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタであって、前記酸化物半導体層は層厚方向に沿って平均水素濃度が異なる少なくとも２つの領域を含み、前記少なくとも２つの領域をゲート絶縁層側から順に第１の領域、第２の領域としたとき、前記第１の領域の平均水素濃度が、前記第２の領域の平均水素濃度よりも小さいことを特徴とする薄膜トランジスタ。
【請求項２】
前記第１の領域および第２の領域の厚さが５ｎｍ以上１００ｎｍ以下であり、前記酸化物半導体層の全体の厚さが１０ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第１の領域の平均水素濃度が１．０×１０１８個ｃｍ−３以上１．０×１０２１個ｃｍ−３以下である請求項１乃至２に記載の薄膜トランジスタ。
【請求項４】
前記第２の領域の平均水素濃度が１．０×１０１９個ｃｍ−３以上１．０×１０２２個ｃｍ−３以下である請求項１乃至３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記第１の領域の平均抵抗率が１．０×１００Ωｃｍ以上１．０×１０６Ωｃｍ以下である請求項１乃至４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記第２の領域の平均抵抗率が１．０×１０２Ωｃｍ以上１．０×１０９Ωｃｍ以下である請求項１乃至５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
前記酸化物半導体層に含有される水素が水酸基または水分子の形態で存在することを特徴とする請求項１乃至６のいずれか１項に記載の薄膜トランジスタ。
【請求項８】
前記酸化物半導体層がＩｎ、Ｇａ、Ｚｎ、Ｓｎから選択される元素を少なくとも１つ以上含むアモルファス酸化物半導体層であることを特徴とする請求項１乃至７のいずれか１項に記載の薄膜トランジスタ。
【請求項９】
前記酸化物半導体層はチャネル層として機能することを特徴とする請求項１乃至８のいずれか１項に記載の薄膜トランジスタ。
【請求項１０】
前記第２の領域には絶縁層が接していることを特徴とする請求項１乃至９のいずれか１項に記載の薄膜トランジスタ。
【請求項１１】
前記絶縁層は酸化物からなることを特徴とする請求項１０に記載の薄膜トランジスタ。
【請求項１２】
前記第２の領域の平均水素濃度が、前記第１の領域の平均水素濃度の２倍以上であることを特徴とする請求項１乃至９のいずれか１項に記載の薄膜トランジスタ。
【請求項１３】
酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタの製造方法であって、前記酸化物半導体層は前記ゲート絶縁層側からスパッタ条件の異なる少なくとも第１の領域と第２の領域とを含み、前記第１の領域を形成する際の電力は、前記第２の領域を形成する際の電力よりも大きいことを特徴とする薄膜トランジスタの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明の薄膜トランジスタは、酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタであって、前記酸化物半導体層は層厚方向に沿って平均水素濃度が異なる少なくとも２つの領域を含み、前記少なくとも２つの領域をゲート絶縁層側から順に第１の領域、第２の領域としたとき、前記第１の領域の平均水素濃度が、前記第２の領域の平均水素濃度よりも小さいことを特徴とするものである。
【国際調査報告】
2011039853.tif 000015
2011039853.tif 000016
2011039853.tif 000017
2011039853.tif 000018