(57)【要約】  マトリクス状に設けられた複数の画素電極（１８ａ）と、各画素電極（１８ａ）にそれぞれ接続され、各々、絶縁基板（１０ａ）に設けられたゲート電極（１１ａ）、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜（１２ａ）、ゲート絶縁膜（１２ａ）上にゲート電極（１１ａ）に重なるようにチャネル領域（Ｃ）が設けられた半導体層（１６ａ）、並びにゲート絶縁膜（１２ａ）上に半導体層（１６ａ）のチャネル領域（Ｃ）を介して互いに離間するように銅又は銅合金により設けられたソース電極（１５ａａ）及びドレイン電極（１５ｂ）を有する複数のＴＦＴ（５）とを備えたアクティブマトリクス基板（２０ａ）であって、半導体層（１６ａ）は、酸化物半導体によりソース電極（１５ａａ）及びドレイン電極（１５ｂ）を覆うように設けられている。
2011142064.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に設けられた複数の画素電極と、
上記各画素電極にそれぞれ接続され、各々、絶縁基板に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた半導体層、並びに該ゲート絶縁膜上に該半導体層のチャネル領域を介して互いに離間するように銅又は銅合金により設けられたソース電極及びドレイン電極を有する複数の薄膜トランジスタとを備えたアクティブマトリクス基板であって、
上記半導体層は、酸化物半導体により上記ソース電極及びドレイン電極を覆うように設けられていることを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１に記載されたアクティブマトリクス基板において、
上記ソース電極及びドレイン電極の上記ゲート絶縁膜側には、該ソース電極及びドレイン電極からの銅の拡散を抑制するためのバリア層が設けられていることを特徴とするアクティブマトリクス基板。
【請求項３】
請求項１又は２に記載されたアクティブマトリクス基板において、
上記ゲート絶縁膜は、酸化シリコン膜からなることを特徴とするアクティブマトリクス基板。
【請求項４】
請求項１乃至３の何れか１つに記載されたアクティブマトリクス基板において、
上記各薄膜トランジスタを覆うように、酸化シリコン膜からなる層間絶縁膜が設けられていることを特徴とするアクティブマトリクス基板。
【請求項５】
請求項４に記載されたアクティブマトリクス基板において、
上記各画素電極は、上記層間絶縁膜上に設けられ、該層間絶縁膜に形成されたコンタクトホール、及び上記半導体層に形成されたコンタクトホールを介して、上記各薄膜トランジスタのドレイン電極に接続され、
上記層間絶縁膜に形成されたコンタクトホールは、上記半導体層に形成されたコンタクトホールよりも平面視で大きく、該層間絶縁膜に形成されたコンタクトホールの内壁と該半導体層に形成されたコンタクトホールの内壁との間には、段差が設けられていることを特徴とするアクティブマトリクス基板。
【請求項６】
請求項４又は５に記載されたアクティブマトリクス基板において、
上記ゲート電極と同一層に同一材料により設けられた下層配線と、
上記各画素電極と同一層に同一材料により設けられ、上記下層配線に接続された配線端子層とを備え、
上記下層配線及び配線端子層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記ゲート絶縁膜に形成されたコンタクトホールを介して互いに接続され、
上記ゲート絶縁膜及び層間絶縁膜の間には、上記ゲート絶縁膜に形成されたコンタクトホールを囲むと共に、上記層間絶縁膜に形成されたコンタクトホールから露出するように、上記半導体層と同一材料により他の半導体層がリング状に設けられていることを特徴とするアクティブマトリクス基板。
【請求項７】
請求項６に記載されたアクティブマトリクス基板において、
上記下層配線は、上記ゲート電極に接続されたゲート配線であることを特徴とするアクティブマトリクス基板。
【請求項８】
請求項６に記載されたアクティブマトリクス基板において、
上記ソース電極及びドレイン電極と同一層に同一材料により設けられ、上記半導体層で覆われ、且つ該ソース電極に接続されたソース配線と、
上記各画素電極と同一層に同一材料により設けられ、上記下層配線及びソース配線を互いに接続するための配線接続層とを備え、
上記ソース配線及び配線接続層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記半導体層に形成されたコンタクトホールを介して互いに接続され、
上記ソース配線及び配線接続層の接続部分では、上記層間絶縁膜に形成されたコンタクトホールが上記半導体層に形成されたコンタクトホールよりも平面視で大きく、該層間絶縁膜に形成されたコンタクトホールの内壁と該半導体層に形成されたコンタクトホールの内壁との間に段差が設けられ、
上記下層配線及び配線接続層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記ゲート絶縁膜に形成されたコンタクトホールを介して互いに接続され、
上記下層配線及び配線接続層の接続部分では、上記半導体層が、上記ゲート絶縁膜及び層間絶縁膜の間において、上記ゲート絶縁膜に形成されたコンタクトホールを囲むと共に、上記層間絶縁膜に形成されたコンタクトホールから露出するように設けられていることを特徴とするアクティブマトリクス基板。
【請求項９】
互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、
上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、
上記アクティブマトリクス基板は、
マトリクス状に設けられた複数の画素電極と、
上記各画素電極にそれぞれ接続され、各々、絶縁基板に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた半導体層、並びに該ゲート絶縁膜上に該半導体層のチャネル領域を介して互いに離間するように銅又は銅合金により設けられたソース電極及びドレイン電極を有する複数の薄膜トランジスタとを備え、
上記半導体層は、酸化物半導体により上記ソース電極及びドレイン電極を覆うように設けられていることを特徴とする表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板及び表示パネルに関し、特に、銅配線を用いたアクティブマトリクス基板及びそれを備えた表示パネルに関するものである。
【背景技術】
【０００２】
液晶表示パネルなどの表示パネルを構成するアクティブマトリクス基板は、互いに平行に延びるように設けられた複数のゲート配線や各ゲート配線と直交する方向に互いに平行に延びるように設けられた複数のソース配線などの表示用配線を備えている。【０００３】
このアクティブマトリクス基板では、近年、半導体デバイスと同様に、上記表示用配線として、従来のアルミニウム配線よりも電気抵抗が低い銅配線を用いた配線構造が提案されている。【０００４】
ここで、銅配線を用いたアクティブマトリクス基板を備えた液晶表示パネルでは、上述したように、銅配線の電気抵抗が比較的低いので、銅配線を用いた配線構造が液晶表示パネルの大画面化、高精細化、倍速駆動表示化及び低消費電力化などに有効であるものの、その製造工程や高温高湿雰囲気下での動作において、銅配線中の銅がアモルファスシリコン膜や酸化シリコン膜中に拡散し易いので、例えば、ＴＦＴのバックチャネル側に銅が拡散した場合には、ＴＦＴの閾値電圧（Ｖｔｈ）が変動したり、液晶材料中に銅が拡散した場合には、液晶材料が劣化したりする、という問題がある。【０００５】
例えば、特許文献１には、表示素子に用いる電極層において、表示素子に用いられる液晶材料や発光材料などを汚染するイオン性不純物の濃度が１００ｐｐｍ以下に低減された表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１５３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、銅配線を用いた配線構造では、上述した銅の拡散を防止するために、銅配線との界面に、バリア層を設けることが常套手段になっている。しかしながら、アクティブマトリクス基板において、銅配線を用いた表示用配線の表面にバリア層を形成する場合には、バリア層を形成するための薄膜を成膜する工程及びその薄膜をパターニングする工程が必要になるので、製造工程が増加してしまう。【０００８】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、製造工程の増加を抑制して、銅の拡散を抑制することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、銅又は銅合金からなるソース電極及びドレイン電極を酸化物半導体からなる半導体層で覆うようにしたものである。【００１０】
具体的に本発明に係るアクティブマトリクス基板は、マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続され、各々、絶縁基板に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた半導体層、並びに該ゲート絶縁膜上に該半導体層のチャネル領域を介して互いに離間するように銅又は銅合金により設けられたソース電極及びドレイン電極を有する複数の薄膜トランジスタとを備えたアクティブマトリクス基板であって、上記半導体層は、酸化物半導体により上記ソース電極及びドレイン電極を覆うように設けられていることを特徴とする。【００１１】
上記の構成によれば、ゲート絶縁膜上のソース電極及びドレイン電極が銅又は銅合金により構成されているので、銅の拡散が懸念されるものの、ソース電極及びドレイン電極が酸化物半導体からなる半導体層で覆われているので、銅の上層への拡散が抑制される。ここで、銅の上層への拡散を抑制するための半導体層は、従来より用いられてきたアモルファスシリコンの代わりに酸化物半導体を用い、ソース電極及びドレイン電極を覆うことにより形成されるので、製造工程の増加を抑制して、銅の拡散が抑制される。また、銅の拡散が抑制されるので、薄膜トランジスタの閾値電圧（Ｖｔｈ）の変動が抑制される。【００１２】
上記ソース電極及びドレイン電極の上記ゲート絶縁膜側には、該ソース電極及びドレイン電極からの銅の拡散を抑制するためのバリア層が設けられていてもよい。【００１３】
上記の構成によれば、ソース電極及びドレイン電極のゲート絶縁膜側にバリア層が設けられているので、銅の下層への拡散が抑制される。【００１４】
上記ゲート絶縁膜は、酸化シリコン膜からなっていてもよい。【００１５】
上記の構成によれば、ゲート絶縁膜が酸化シリコン膜からなるので、例えば、窒化シリコン膜で懸念される膜中の水素脱離による（酸化物半導体からなる）半導体層の酸素欠損の発生が抑制される。また、ゲート絶縁膜が酸化シリコン膜からなるので、ソース電極及びドレイン電極からの銅の下層への拡散が懸念されるものの、ソース電極及びドレイン電極のゲート絶縁膜側にバリア層が設けられている場合には、銅の下層への拡散が有効に抑制される。【００１６】
上記各薄膜トランジスタを覆うように、酸化シリコン膜からなる層間絶縁膜が設けられていてもよい。【００１７】
上記の構成によれば、各薄膜トランジスタを覆うように、酸化シリコン膜からなる層間絶縁膜が設けられているので、例えば、窒化シリコン膜で懸念される膜中の水素脱離による（酸化物半導体からなる）半導体層の酸素欠損の発生が抑制される。また、各薄膜トランジスタを覆うように、酸化シリコン膜からなる層間絶縁膜が設けられているので、ソース電極及びドレイン電極からの銅の上層への拡散が懸念されるものの、ソース電極及びドレイン電極を覆うように酸化物半導体からなる半導体層が設けられているので、銅の上層への拡散が有効に抑制される。【００１８】
上記各画素電極は、上記層間絶縁膜上に設けられ、該層間絶縁膜に形成されたコンタクトホール、及び上記半導体層に形成されたコンタクトホールを介して、上記各薄膜トランジスタのドレイン電極に接続され、上記層間絶縁膜に形成されたコンタクトホールは、上記半導体層に形成されたコンタクトホールよりも平面視で大きく、該層間絶縁膜に形成されたコンタクトホールの内壁と該半導体層に形成されたコンタクトホールの内壁との間には、段差が設けられていてもよい。【００１９】
上記の構成によれば、層間絶縁膜及び半導体層の各コンタクトホールを介して、画素電極及びドレイン電極が互いに接続され、層間絶縁膜のコンタクトホールが半導体層のコンタクトホールよりも平面視で大きく、層間絶縁膜のコンタクトホールの内壁と半導体層のコンタクトホールの内壁との間に段差が設けられているので、例えば、層間絶縁膜のコンタクトホールの内壁と半導体層のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールの内壁の全体的な傾斜が段差の分だけ緩くなる。これにより、画素電極を形成するための透明導電膜がコンタクトホールの内壁の表面全体に成膜され易くなるので、画素電極及び薄膜トランジスタ（のドレイン電極）がより確実に接続される。【００２０】
上記ゲート電極と同一層に同一材料により設けられた下層配線と、上記各画素電極と同一層に同一材料により設けられ、上記下層配線に接続された配線端子層とを備え、上記下層配線及び配線端子層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記ゲート絶縁膜に形成されたコンタクトホールを介して互いに接続され、上記ゲート絶縁膜及び層間絶縁膜の間には、上記ゲート絶縁膜に形成されたコンタクトホールを囲むと共に、上記層間絶縁膜に形成されたコンタクトホールから露出するように、上記半導体層と同一材料により他の半導体層がリング状に設けられていてもよい。【００２１】
上記の構成によれば、層間絶縁膜及びゲート絶縁膜の各コンタクトホールを介して、下層配線及び配線端子層が互いに接続され、ゲート絶縁膜及び層間絶縁膜の間には、ゲート絶縁膜のコンタクトホールを囲むと共に、層間絶縁膜のコンタクトホールから露出するように、他の半導体層がリング状に設けられているので、酸化物半導体からなる他の半導体層が層間絶縁膜にコンタクトホールを形成する際のエッチングストッパとして機能することにより、層間絶縁膜のコンタクトホールがゲート絶縁膜のコンタクトホールよりも平面視で大きく、層間絶縁膜のコンタクトホールの内壁とゲート絶縁膜のコンタクトホールの内壁との間に段差が設けられることになる。そのため、例えば、層間絶縁膜のコンタクトホールの内壁とゲート絶縁膜のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールの内壁の全体的な傾斜が段差の分だけ緩くなる。これにより、配線端子層を形成するための透明導電膜がコンタクトホールの内壁の表面全体に成膜され易くなるので、配線端子層及び下層配線がより確実に接続される。【００２２】
上記下層配線は、上記ゲート電極に接続されたゲート配線であってもよい。【００２３】
上記の構成によれば、下層配線がゲート電極に接続されたゲート配線であるので、配線端子層及びゲート配線がより確実に接続される。【００２４】
上記ソース電極及びドレイン電極と同一層に同一材料により設けられ、上記半導体層で覆われ、且つ該ソース電極に接続されたソース配線と、上記各画素電極と同一層に同一材料により設けられ、上記下層配線及びソース配線を互いに接続するための配線接続層とを備え、上記ソース配線及び配線接続層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記半導体層に形成されたコンタクトホールを介して互いに接続され、上記ソース配線及び配線接続層の接続部分では、上記層間絶縁膜に形成されたコンタクトホールが上記半導体層に形成されたコンタクトホールよりも平面視で大きく、該層間絶縁膜に形成されたコンタクトホールの内壁と該半導体層に形成されたコンタクトホールの内壁との間に段差が設けられ、上記下層配線及び配線接続層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記ゲート絶縁膜に形成されたコンタクトホールを介して互いに接続され、上記下層配線及び配線接続層の接続部分では、上記半導体層が、上記ゲート絶縁膜及び層間絶縁膜の間において、上記ゲート絶縁膜に形成されたコンタクトホールを囲むと共に、上記層間絶縁膜に形成されたコンタクトホールから露出するように設けられていてもよい。【００２５】
上記の構成によれば、層間絶縁膜及び半導体層の各コンタクトホールを介して、ソース配線及び配線接続層が互いに接続され、層間絶縁膜のコンタクトホールが半導体層のコンタクトホールよりも平面視で大きく、層間絶縁膜のコンタクトホールの内壁と半導体層のコンタクトホールの内壁との間に段差が設けられているので、例えば、層間絶縁膜のコンタクトホールの内壁と半導体層のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールの内壁の全体的な傾斜が段差の分だけ緩くなる。また、層間絶縁膜及びゲート絶縁膜の各コンタクトホールを介して、下層配線及び配線接続層が互いに接続され、下層配線及び配線接続層の接続部分では、ゲート絶縁膜及び層間絶縁膜の間において、ゲート絶縁膜のコンタクトホールを囲むと共に、層間絶縁膜のコンタクトホールから露出するように半導体層が設けられているので、酸化物半導体からなる半導体層が層間絶縁膜にコンタクトホールを形成する際のエッチングストッパとして機能することにより、層間絶縁膜のコンタクトホールがゲート絶縁膜のコンタクトホールよりも平面視で大きく、層間絶縁膜のコンタクトホールの内壁とゲート絶縁膜のコンタクトホールの内壁との間に段差が設けられることになる。そのため、例えば、層間絶縁膜のコンタクトホールの内壁とゲート絶縁膜のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールの内壁の全体的な傾斜が段差の分だけ緩くなる。これにより、配線接続層を形成するための透明導電膜が各コンタクトホールの内壁の表面全体に成膜され易くなるので、ソース配線及び下層配線がより確実に接続される。【００２６】
また、本発明に係る表示パネルは、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、上記アクティブマトリクス基板は、マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続され、各々、絶縁基板に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた半導体層、並びに該ゲート絶縁膜上に該半導体層のチャネル領域を介して互いに離間するように銅又は銅合金により設けられたソース電極及びドレイン電極を有する複数の薄膜トランジスタとを備え、上記半導体層は、酸化物半導体により上記ソース電極及びドレイン電極を覆うように設けられていることを特徴とすることを特徴とする。【００２７】
上記の構成によれば、アクティブマトリクス基板において、ゲート絶縁膜上のソース電極及びドレイン電極が銅又は銅合金により構成されているので、銅の拡散が懸念されるものの、ソース電極及びドレイン電極が酸化物半導体からなる半導体層で覆われているので、銅の上層への拡散が抑制される。ここで、銅の上層への拡散を抑制するための半導体層は、従来より用いられてきたアモルファスシリコンの代わりに酸化物半導体を用い、ソース電極及びドレイン電極を覆うことにより形成されるので、アクティブマトリクス基板を備えた表示パネルにおいて、製造工程の増加を抑制して、銅の拡散が抑制される。また、銅の拡散が抑制されるので、薄膜トランジスタの閾値電圧（Ｖｔｈ）の変動が抑制されると共に、表示媒体層を構成する表示媒体材料の劣化が抑制される。
【発明の効果】
【００２８】
本発明によれば、銅又は銅合金からなるソース電極及びドレイン電極が酸化物半導体からなる半導体層で覆われているので、製造工程の増加を抑制して、銅の拡散を抑制することができる。
【図面の簡単な説明】
【００２９】
【図１】図１は、実施形態１に係るアクティブマトリクス基板の平面図である。
【図２】図２は、図１中のII−II線に沿ったアクティブマトリクス基板及びそれを備えた液晶表示パネルの断面図である。
【図３】図３は、図１中のIII−III線に沿ったアクティブマトリクス基板の断面図である。
【図４】図４は、実施形態１に係るアクティブマトリクス基板の配線端子部の平面図である。
【図５】図５は、図４中のV−V線に沿ったアクティブマトリクス基板の配線端子部の断面図である。
【図６】図６は、実施形態１に係るアクティブマトリクス基板の配線接続部の平面図である。
【図７】図７は、図６中のVII−VII線に沿ったアクティブマトリクス基板の配線接続部の断面図である。
【図８】図８は、実施形態１に係るアクティブマトリクス基板の製造方法を画素部の断面で示す説明図である。
【図９】図９は、実施形態１に係るアクティブマトリクス基板の製造方法を配線端子部の断面で示す説明図である。
【図１０】図１０は、実施形態１に係るアクティブマトリクス基板の製造方法を配線接続部の断面で示す説明図である。
【図１１】図１１は、実施形態２に係るアクティブマトリクス基板を備えた液晶表示パネルの断面図である。
【図１２】図１２は、実施形態２に係るアクティブマトリクス基板の配線端子部の平面図である。
【図１３】図１３は、図１２中のXIII−XIII線に沿ったアクティブマトリクス基板の配線端子部の断面図である。
【図１４】図１４は、実施形態２に係るアクティブマトリクス基板の配線接続部の平面図である。
【図１５】図１５は、図１４中のXV−XV線に沿ったアクティブマトリクス基板の配線接続部の断面図である。
【図１６】図１６は、実施形態２に係るアクティブマトリクス基板の製造方法を画素部の断面で示す説明図である。
【図１７】図１７は、実施形態２に係るアクティブマトリクス基板の製造方法を配線端子部の断面で示す説明図である。
【図１８】図１８は、実施形態２に係るアクティブマトリクス基板の製造方法を配線接続部の断面で示す説明図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
【００３１】
《発明の実施形態１》
図１〜図１０は、本発明に係るアクティブマトリクス基板及び表示パネルの実施形態１を示している。具体的に、図１は、本実施形態のアクティブマトリクス基板２０ａの平面図であり、図２は、図１中のII−II線に沿ったアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０ａの断面図であり、図３は、図１中のIII−III線に沿ったアクティブマトリクス基板２０ａの断面図である。また、図４は、アクティブマトリクス基板２０ａの配線端子部の平面図であり、図５は、図４中のV−V線に沿ったその断面図である。さらに、図６は、アクティブマトリクス基板２０ａの配線接続部の平面図であり、図７は、図６中のVII−VII線に沿ったその断面図である。
【００３２】
液晶表示パネル５０ａは、図２に示すように、互いに対向するように設けられたアクティブマトリクス基板２０ａ及び対向基板３０と、アクティブマトリクス基板２０ａ及び対向基板３０の間に表示媒体層として設けられた液晶層４０と、アクティブマトリクス基板２０ａ及び対向基板３０を互いに接着すると共に、アクティブマトリクス基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材（不図示）とを備えている。
【００３３】
アクティブマトリクス基板２０ａは、図１及び図２に示すように、絶縁基板１０ａと、絶縁基板１０ａ上に互いに平行に延びるように下層配線として設けられた複数のゲート配線１１ａと、各ゲート配線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース配線１５ａと、各ゲート配線１１ａ及び各ソース配線１５ａの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５と、各ＴＦＴ５を覆うように設けられた層間絶縁膜１７ａと、層間絶縁膜１７ａ上にマトリクス状に設けられた複数の画素電極１８ａと、各画素電極１８ａを覆うように設けられた配向膜（不図示）とを備えている。
【００３４】
ＴＦＴ５は、図１及び図２に示すように、絶縁基板１０ａ上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ａと、ゲート絶縁膜１２ａ上にゲート電極（１１ａ）に重なるようにチャネル領域Ｃが設けられた半導体層１６ａと、ゲート絶縁膜１２ａ上にゲート電極（１１ａ）に重なると共に、半導体層１６ａのチャネル領域Ｃを介して互いに離間するように設けられたソース電極１５ａａ及びドレイン電極１５ｂとを備えている。
【００３５】
ゲート電極（１１ａ）は、図１に示すように、各ゲート配線１１ａの一部である。
【００３６】
ソース電極１５ａａは、図１に示すように、各ソース配線１５ａが側方にＬ字状に突出した部分である。また、ソース配線１５ａ及びソース電極１５ａａは、図２に示すように、ゲート絶縁膜１２ａ上に設けられたバリア層１３ａと、バリア層１３ａ上に積層された銅からなる配線層１４ａとを備えている。
【００３７】
ドレイン電極１５ｂは、図１及び図２に示すように、半導体１６ａに形成されたコンタクトホールＨａ及び層間絶縁膜１７ａに形成されたコンタクトホールＨｂを介して画素電極１８ａに接続されている。また、ドレイン電極１５ｂは、図２に示すように、ゲート絶縁膜１２ａ上に設けられたバリア層１３ｂと、バリア層１３ｂ上に積層された銅からなる配線層１４ｂとを備えている。ここで、図１及び図２に示すように、層間絶縁膜１７ａに形成されたコンタクトホールＨｂは、半導体層１６ａに形成されたコンタクトホールＨａよりも平面視で大きく、層間絶縁膜１７ａに形成されたコンタクトホールＨｂの内壁と半導体層１６ａに形成されたコンタクトホールＨａの内壁との間には、段差Ｓが設けられている。
【００３８】
半導体層１６ａは、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系などの酸化物半導体からなり、図２に示すように、ソース電極１５ａａ及びドレイン電極１５ｂの間にチャネル領域Ｃを有している。また、半導体層１６ａは、図１〜図３に示すように、ソース配線１５ａ、ソース電極１５ａａ及びドレイン電極１５ｂを覆うように設けられている。
【００３９】
ゲート配線１１ａは、画像表示を行う表示領域の外側に引き出され、図４及び図５に示すように、その端部でゲート絶縁膜１２ａに形成されたコンタクトホールＨｃ及び層間絶縁膜１７ａに形成されたコンタクトホールＨｄを介してソース配線１５ａの延びる方向に沿って配列した各配線端子層１８ｂに接続されている。ここで、ゲート配線１１ａ及び配線端子層１８ｂの接続部分では、ゲート絶縁膜１２ａ及び層間絶縁膜１７ａの間において、ゲート絶縁膜１２ａに形成されたコンタクトホールＨｃを囲むと共に、層間絶縁膜１７ａに形成されたコンタクトホールＨｄから露出するように、半導体層１６ｂがリング状に設けられている。すなわち、図４及び図５に示すように、層間絶縁膜１７ａに形成されたコンタクトホールＨｄの内壁とゲート絶縁膜１２ａに形成されたコンタクトホールＨｃの内壁との間には、段差Ｓが設けられている。
【００４０】
ソース配線１５ａは、表示領域の外側に引き出され、図６及び図７に示すように、その端部で配線接続層１８ｃを介して他の下層配線として設けられたソース引出配線１１ｂに接続され、そのソース引出配線１１ｂが、ゲート配線１１ａと同様に、ゲート配線１１ａの延びる方向に沿って配列した各配線端子層１８ｂに接続されている（図４及び図５参照）。ここで、ソース配線１５ａは、図６及び図７に示すように、半導体１６ａに形成されたコンタクトホールＨｅ及び層間絶縁膜１７ａに形成されたコンタクトホールＨｆを介して配線接続層１８ｃに接続されている。そして、図６及び図７に示すように、層間絶縁膜１７ａに形成されたコンタクトホールＨｆは、半導体層１６ａに形成されたコンタクトホールＨｅよりも平面視で大きく、層間絶縁膜１７ａに形成されたコンタクトホールＨｆの内壁と半導体層１６ａに形成されたコンタクトホールＨｅの内壁との間には、段差Ｓが設けられている。また、ソース引出配線１１ｂは、図６及び図７に示すように、ゲート絶縁膜１２ａに形成されたコンタクトホールＨｇ及び層間絶縁膜１７ａに形成されたコンタクトホールＨｈを介して配線接続層１８ｃに接続されている。そして、ソース引出配線１１ｂ及び配線接続層１８ｃの接続部分では、図６及び図７に示すように、ゲート絶縁膜１２ａ及び層間絶縁膜１７ａの間において、半導体層１６ａがゲート絶縁膜１２ａに形成されたコンタクトホールＨｇを囲むと共に、層間絶縁膜１７ａに形成されたコンタクトホールＨｈから露出するように設けられている。すなわち、図６及び図７に示すように、層間絶縁膜１７ａに形成されたコンタクトホールＨｈの内壁とゲート絶縁膜１２ａに形成されたコンタクトホールＨｇの内壁との間には、段差Ｓが設けられている。
【００４１】
対向基板３０は、図２に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に格子状に設けられたブラックマトリクス並びにそのブラックマトリクスの各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの複数の着色層を有するカラーフィルター２１と、カラーフィルター２１を覆うように設けられた共通電極２２と、共通電極２２を覆うように設けられた配向膜（不図示）とを備えている。
【００４２】
液晶層４０は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
【００４３】
上記構成の液晶表示パネル５０ａは、アクティブマトリクス基板２０ａ上の各画素電極１８ａと対向基板３０上の共通電極２２との間に配置する液晶層４０に各画素毎に所定の電圧を印加して、液晶層４０の配向状態を変えることにより、各画素毎にパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。
【００４４】
次に、本実施形態の液晶表示パネル５０ａの製造方法について、図８〜図１０を用いて説明する。ここで、図８、図９及び図１０は、アクティブマトリクス基板２０ａの製造方法を画素部、配線端子部及び配線接続部の断面でそれぞれ示す説明図である。なお、本実施形態の製造方法は、アクティブマトリクス基板製造工程、対向基板製造工程及び液晶注入工程を備える。
【００４５】
＜アクティブマトリクス基板製造工程＞
まず、ガラス基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に成膜して、Ｔｉ／Ａｌ／Ｔｉ膜（厚さ１００ｎｍ〜５００ｎｍ程度）などの金属積層膜を成膜した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図８（ａ）、図９（ａ）及び図１０（ａ）に示すように、ゲート配線１１ａ及びソース引出配線１１ｂを形成する。
【００４６】
続いて、ゲート配線１１ａ及びソース引出配線１１ｂが形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により、例えば、酸化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）などの無機絶縁膜１２（図８（ｂ）、図９（ｂ）及び図１０（ｂ）参照）を成膜し、さらに、スパッタリング法により、例えば、チタン膜（厚さ１０ｎｍ〜１００ｎｍ程度）などのバリア膜及び銅膜（厚さ１００ｎｍ〜３００ｎｍ程度）を順に成膜した後に、そのバリア膜及び銅膜の積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図８（ｂ）及び図１０（ｂ）に示すように、ソース配線１５ａ、ソース電極１５ａａ及びドレイン電極１５ｂを形成する。
【００４７】
そして、ソース配線１５ａ、ソース電極１５ａａ及びドレイン電極１５ｂが形成された基板全体に、スパッタリング法により、例えば、ＩｎＧａＺｎＯ4などのＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜（厚さ２０ｎｍ〜２００ｎｍ程度）を成膜した後に、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図８（ｃ）、図９（ｃ）及び図１０（ｃ）に示すように、コンタクトホールＨａ、Ｈｅ及びＨｇを有する半導体層１６ａ並びにコンタクトホールＨｃを有する半導体層１６ｂを形成する。
【００４８】
続いて、半導体層１６ａ及び１６ｂが形成された基板全体に、ＣＶＤ法により、例えば、酸化シリコン膜（厚さ１００ｎｍ〜３００ｎｍ程度）などの無機絶縁膜を成膜した後に、その無機絶縁膜及び先に成膜された無機絶縁膜１２に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図８（ｄ）、図９（ｄ）及び図１０（ｄ）に示すように、コンタクトホールＨｃ及びＨｇを有するゲート絶縁膜１２ａ、並びにコンタクトホールＨｂ、Ｈｄ、Ｈｆ及びＨｈを有する層間絶縁膜１７ａを形成する。ここで、無機絶縁膜１２をエッチングして、ゲート絶縁膜１２ａを形成する際には、半導体層１６ａ及び１６ｂがエッチングストッパと機能することになる。
【００４９】
最後に、ゲート絶縁膜１２ａ及び層間絶縁膜１７ａが形成された基板全体に、スパッタリング法により、例えば、ＩＴＯ（Indium Tin Oxide）膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図２、図５及び図７に示すように、画素電極１８ａ、配線端子層１８ｂ及び配線接続層１８ｃを形成する。
【００５０】
以上のようにして、アクティブマトリクス基板２０ａを製造することができる。
【００５１】
＜対向基板製造工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、ブラックマトリクスを厚さ１．０μｍ程度に形成する。
【００５２】
続いて、上記ブラックマトリクスが形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成することにより、カラーフィルター２１を形成する。
【００５３】
最後に、カラーフィルター２１が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜することにより、共通電極２２を形成する。
【００５４】
以上のようにして、対向基板３０を製造することができる。
【００５５】
＜液晶注入工程＞
まず、上記アクティブマトリクス基板製造工程で製造されたアクティブマトリクス基板２０ａ、及び上記対向基板製造工程で製造された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
【００５６】
続いて、例えば、上記配向膜が形成された対向基板３０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。
【００５７】
さらに、上記液晶材料が滴下された対向基板３０と、上記配向膜が形成されたアクティブマトリクス基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
【００５８】
そして、上記貼合体に挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシール材を硬化させて、アクティブマトリクス基板２０ａ及び対向基板３０の間に液晶層４０を封入する。
【００５９】
最後に、液晶層４０を封入した貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
【００６０】
以上のようにして、本実施形態の液晶表示パネル５０ａを製造することができる。
【００６１】
以上説明したように、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０ａによれば、ゲート絶縁膜１２ａ上のソース電極１５ａａ及びドレイン電極１５ｂが銅により構成されているので、銅の拡散が懸念されるものの、ソース電極１５ａａ及びドレイン電極１５ｂが酸化物半導体からなる半導体層１６ａで覆われているので、銅の上層への拡散を抑制することができる。ここで、銅の上層への拡散を抑制するための半導体層１６ａは、従来より用いられてきたアモルファスシリコンの代わりに酸化物半導体を用い、ソース電極１５ａａ及びドレイン電極１５ｂを覆うことにより形成されるので、製造工程の増加を抑制して、銅の拡散を抑制することができる。また、銅の拡散を抑制することができるので、ＴＦＴ５の閾値電圧（Ｖｔｈ）の変動を抑制することができると共に、液晶層４０を構成する液晶材料の劣化を抑制することができ、銅配線を用いても、信頼性の高い表示パネルを実現することができる。
【００６２】
また、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０ａによれば、ソース電極１５ａａ及びドレイン電極１５ｂのゲート絶縁膜１２ａ側にバリア層１３ａ及び１３ｂが設けられているので、銅の下層への拡散を抑制することができる。
【００６３】
また、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０ａによれば、ゲート絶縁膜１２ａが酸化シリコン膜からなるので、例えば、窒化シリコン膜で懸念される膜中の水素脱離による半導体層１３ａの酸素欠損の発生を抑制することができる。
【００６４】
また、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０ａによれば、各ＴＦＴ５を覆うように、酸化シリコン膜からなる層間絶縁膜１７ａが設けられているので、例えば、窒化シリコン膜で懸念される膜中の水素脱離による半導体層１６ａの酸素欠損の発生を抑制することができる。
【００６５】
また、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０ａによれば、層間絶縁膜１７ａ及び半導体層１６ａの各コンタクトホールＨｂ及びＨａを介して、画素電極１８ａ及びドレイン電極１５ｂが互いに接続され、層間絶縁膜１７ａのコンタクトホールＨｂが半導体層１６ａのコンタクトホールＨａよりも平面視で大きく、層間絶縁膜１７ａのコンタクトホールＨｂの内壁と半導体層１６ａのコンタクトホールＨａの内壁との間に段差Ｓが設けられているので、例えば、層間絶縁膜のコンタクトホールの内壁と半導体層のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールＨａ及びＨｂを有するコンタクトホールの内壁の全体的な傾斜を段差Ｓの分だけ緩くすることができる。これにより、画素電極１８ａを形成するための透明導電膜が各コンタクトホールＨａ及びＨｂの内壁の表面全体に成膜され易くなるので、画素電極１８ａ及びＴＦＴ５のドレイン電極１５ｂをより確実に接続することができる。
【００６６】
また、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０ａによれば、層間絶縁膜１７ａ及びゲート絶縁膜１２ａの各コンタクトホールＨｄ及びＨｃを介して、下層配線（ゲート配線１１ａ又はソース引出配線１１ｂ）及び配線端子層１８ｂが互いに接続され、ゲート絶縁膜１２ａ及び層間絶縁膜１７ａの間には、ゲート絶縁膜１２ａのコンタクトホールＨｃを囲むと共に、層間絶縁膜１７ａのコンタクトホールＨｄから露出するように、半導体層１６ｂがリング状に設けられているので、酸化物半導体からなる半導体層１６ｂが層間絶縁膜１７ａにコンタクトホールＨｄを形成する際のエッチングストッパとして機能することにより、層間絶縁膜１７ａのコンタクトホールＨｄがゲート絶縁膜１２ａのコンタクトホールＨｃよりも平面視で大きく、層間絶縁膜１７ａのコンタクトホールＨｄの内壁とゲート絶縁膜１２ａのコンタクトホールＨｃの内壁との間に段差Ｓが設けられることになる。そのため、例えば、層間絶縁膜のコンタクトホールの内壁とゲート絶縁膜のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールＨｃ及びＨｄを有するコンタクトホールの内壁の全体的な傾斜を段差Ｓの分だけ緩くすることができる。これにより、配線端子層１８ｂを形成するための透明導電膜が各コンタクトホールＨｃ及びＨｄの内壁の表面全体に成膜され易くなるので、配線端子層１８ｂ及び下層配線（ゲート配線１１ａ又はソース引出配線１１ｂ）をより確実に接続することができる。
【００６７】
また、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０ａによれば、層間絶縁膜１７ａ及び半導体層１６ａの各コンタクトホールＨｆ及びＨｅを介して、ソース配線１５ａ及び配線接続層１８ｃが互いに接続され、層間絶縁膜１７ａのコンタクトホールＨｆが半導体層１６ａのコンタクトホールＨｅよりも平面視で大きく、層間絶縁膜１７ａのコンタクトホールＨｆの内壁と半導体層１６ａのコンタクトホールＨｅの内壁との間に段差Ｓが設けられているので、例えば、層間絶縁膜のコンタクトホールの内壁と半導体層のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールＨｅ及びＨｆを有するコンタクトホールの内壁の全体的な傾斜を段差Ｓの分だけ緩くすることができる。また、層間絶縁膜１７ａ及びゲート絶縁膜１２ａの各コンタクトホールＨｈ及びＨｇを介して、ソース引出配線１１ｂ及び配線接続層１８ｃが互いに接続され、ソース引出配線１１ｂ及び配線接続層１８ｃの接続部分では、ゲート絶縁膜１２ａ及び層間絶縁膜１７ａの間において、ゲート絶縁膜１２ａのコンタクトホールＨｇを囲むと共に、層間絶縁膜１７ａのコンタクトホールＨｈから露出するように半導体層１６ａが設けられているので、半導体層１６ａが層間絶縁膜１７ａにコンタクトホールを形成する際のエッチングストッパとして機能することにより、層間絶縁膜１７ａのコンタクトホールＨｈがゲート絶縁膜１２ａのコンタクトホールＨｇよりも平面視で大きく、層間絶縁膜１７ａのコンタクトホールＨｈの内壁とゲート絶縁膜１２ａのコンタクトホールＨｇの内壁との間に段差Ｓが設けられることになる。そのため、例えば、層間絶縁膜のコンタクトホールの内壁とゲート絶縁膜のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールＨｇ及びＨｈを有するコンタクトホールの内壁の全体的な傾斜を段差Ｓの分だけ緩くすることができる。これにより、配線接続層１８ｃを形成するための透明導電膜が各コンタクトホールＨｅ、Ｈｆ、Ｈｇ及びＨｈの内壁の表面全体に成膜され易くなるので、ソース配線１５ａ及びソース引出配線１１ｂをより確実に接続することができる。
【００６８】
また、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０ａによれば、チャネルとして酸化物半導体からなる半導体層１６ａが設けられているので、高移動度、高信頼性及び低オフ電流などの良好な特性を有するＴＦＴ５を実現することができる。
【００６９】
また、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０ａによれば、銅からなる配線層１４ａ及び１４ｂを用いているので、表示パネルの大画面化、高精細化、倍速駆動表示化及び低消費電力化を有効に実現することができる。
【００７０】
《発明の実施形態２》
図１１〜図１８は、本発明に係るアクティブマトリクス基板及び表示パネルの実施形態２を示している。具体的に図１１は、本実施形態のアクティブマトリクス基板２０ｂを備えた液晶表示パネル５０ｂの断面図である。また、図１２は、アクティブマトリクス基板２０ｂの配線端子部の平面図であり、図１３は、図１２中のXIII−XIII線に沿ったその断面図である。さらに、図１４は、アクティブマトリクス基板２０ｂの配線接続部の平面図であり、図１５は、図１４中のXV−XV線に沿ったその断面図である。なお、以下の実施形態において、図１〜図１０と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００７１】
上記実施形態１では、単層の層間絶縁膜１７ａが設けられたアクティブマトリクス基板２０ａを備えた液晶表示パネルを例示したが、本実施形態では、複層の層間絶縁膜１７ｂ及び１９が設けられたアクティブマトリクス基板２０ｂを備えた液晶表示パネル５０ｂを例示する。
【００７２】
液晶表示パネル５０ｂは、図１１に示すように、互いに対向するように設けられたアクティブマトリクス基板２０ｂ及び対向基板３０と、アクティブマトリクス基板２０ｂ及び対向基板３０の間に表示媒体層として設けられた液晶層４０と、アクティブマトリクス２０ｂ及び対向基板３０を互いに接着すると共に、アクティブマトリクス基板２０ｂ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材（不図示）とを備えている。
【００７３】
アクティブマトリクス基板２０ｂでは、図１１に示すように、各ＴＦＴ５を覆うように第１層間絶縁膜１７ｂ及び第２層間絶縁膜１９が順に積層され、第２層間絶縁膜１９上に複数の画素電極１８ａがマトリクス状に設けられている。
【００７４】
ドレイン電極１５ｂは、図１１に示すように、半導体１６ａに形成されたコンタクトホールＨａ、（第１層間絶縁膜１７ａに形成されたコンタクトホールＨｂ）及び第２層間絶縁膜１９に形成されたコンタクトホールＨｉを介して画素電極１８ａに接続されている。ここで、第２層間絶縁膜１９のコンタクトホールＨｉの内壁は、図１１に示すように、その上層部分が緩やかに傾斜するように設けられている。
【００７５】
ゲート配線１１ａは、表示領域の外側に引き出され、図１２及び図１３に示すように、その端部で（ゲート絶縁膜１２ａ及び第１層間絶縁膜１７ａの積層膜に形成されたコンタクトホールＨｊ並びに）第２層間絶縁膜１９に形成されたコンタクトホールＨｋを介してソース配線１５ａの延びる方向に沿って配列した各配線端子層１８ｂに接続されている。ここで、第２層間絶縁膜１９のコンタクトホールＨｋの内壁は、図１３に示すように、その上層部分が緩やかに傾斜するように設けられている。
【００７６】
ソース配線１５ａは、表示領域の外側に引き出され、図１４及び図１５に示すように、その端部で配線接続層１８ｃを介して他の下層配線として設けられたソース引出配線１１ｂに接続され、そのソース引出配線１１ｂが、ゲート配線１１ａと同様に、ゲート配線１１ａの延びる方向に沿って配列した各配線端子層１８ｂに接続されている（図１２及び図１３参照）。ここで、ソース配線１５ａは、図１４及び図１５に示すように、半導体１６ａに形成されたコンタクトホールＨｌ、（第１層間絶縁膜１７ｂに形成されたコンタクトホールＨｍ）及び第２層間絶縁膜１９に形成されたコンタクトホールＨｎを介して配線接続層１８ｃに接続されている。そして、第２層間絶縁膜１９のコンタクトホールＨｋの内壁は、図１５に示すように、その上層部分が緩やかに傾斜するように設けられている。また、ソース引出配線１１ｂは、図１４及び図１５に示すように、（ゲート絶縁膜１２ａ及び第１層間絶縁膜１７ｂの積層膜に形成されたコンタクトホールＨｏ並びに）第２層間絶縁膜１９に形成されたコンタクトホールＨｐを介して配線接続層１８ｃに接続されている。そして、第２層間絶縁膜１９のコンタクトホールＨｐの内壁は、図１５に示すように、その上層部分が緩やかに傾斜するように設けられている。
【００７７】
上記構成の液晶表示パネル５０ｂは、アクティブマトリクス基板２０ｂ上の各画素電極１８ａと対向基板３０上の共通電極２２との間に配置する液晶層４０に各画素毎に所定の電圧を印加して、液晶層４０の配向状態を変えることにより、各画素毎にパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。
【００７８】
次に、本実施形態の液晶表示パネル５０ｂの製造方法について、図１６〜図１８を用いて説明する。ここで、図１６、図１７及び図１８は、アクティブマトリクス基板２０ｂの製造方法を画素部、配線端子部及び配線接続部の断面でそれぞれ示す説明図である。なお、本実施形態の製造方法は、アクティブマトリクス基板製造工程、対向基板製造工程及び液晶注入工程を備えるが、対向基板製造工程及び液晶注入工程については、上記実施形態１と実質的に同じであるので、以下に、アクティブマトリクス基板製造工程について説明する。
【００７９】
まず、ガラス基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に成膜して、Ｔｉ／Ａｌ／Ｔｉ膜（厚さ１００ｎｍ〜５００ｎｍ程度）などの金属積層膜を成膜した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図１６（ａ）、図１７（ａ）及び図１８（ａ）に示すように、ゲート配線１１ａ及びソース引出配線１１ｂを形成する。
【００８０】
続いて、ゲート配線１１ａ及びソース引出配線１１ｂが形成された基板全体に、ＣＶＤ法により、例えば、酸化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）などの無機絶縁膜１２（図１６（ｂ）、図１６（ｂ）及び図１６（ｂ）参照）を成膜し、さらに、スパッタリング法により、例えば、チタン膜（厚さ１０ｎｍ〜１００ｎｍ程度）などのバリア膜及び銅膜（厚さ１００ｎｍ〜３００ｎｍ程度）を順に成膜した後に、そのバリア膜及び銅膜の積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図１６（ｂ）及び図１８（ｂ）に示すように、ソース配線１５ａ、ソース電極１５ａａ及びドレイン電極１５ｂを形成する。
【００８１】
そして、ソース配線１５ａ、ソース電極１５ａａ及びドレイン電極１５ｂが形成された基板全体に、スパッタリング法により、例えば、ＩｎＧａＺｎＯ4などのＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜（厚さ２０ｎｍ〜２００ｎｍ程度）を成膜した後に、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図１６（ｃ）、図１７（ｃ）及び図１８（ｃ）に示すように、コンタクトホールＨａ及びＨｌを有する半導体層１６ａを形成する。
【００８２】
続いて、半導体層１６ａが形成された基板全体に、ＣＶＤ法により、例えば、酸化シリコン膜（厚さ１００ｎｍ〜３００ｎｍ程度）などの無機絶縁膜を成膜した後に、その無機絶縁膜及び先に成膜された無機絶縁膜１２に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、コンタクトホールＨｂ、Ｈｊ、Ｈｍ及びＨｏを有するゲート絶縁膜１２ａ及び第１層間絶縁膜１７ｂを形成する（図１６（ｄ）、図１７（ｄ）及び図１８（ｄ）参照）。
【００８３】
さらに、ゲート絶縁膜１２ａ及び第１層間絶縁膜１７ｂが形成された基板全体に、スピンコート法又はスリットコート法により、例えば、感光性樹脂を塗布した後に、その塗布膜を露光、現像及びベークすることにより、図１６（ｄ）、図１７（ｄ）及び図１８（ｄ）に示すように、コンタクトホールＨｉ、Ｈｋ、Ｈｎ及びＨｐを有する第２層間絶縁膜１９を厚さ２．０μｍ程度に形成する。ここで、第２層間絶縁膜１９の各コンタクトホールＨｉ、Ｈｋ、Ｈｎ及びＨｐの内壁は、上記ベーク工程により、その上層部分が緩やかに傾斜することになる。
【００８４】
最後に、第２層間絶縁膜１９が形成された基板全体に、スパッタリング法により、例えば、ＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図１１、図１３及び図１５に示すように、画素電極１８ａ、配線端子層１８ｂ及び配線接続層１８ｃを形成する。
【００８５】
以上のようにして、アクティブマトリクス基板２０ｂを製造することができる。
【００８６】
以上説明したように、本実施形態のアクティブマトリクス基板２０ｂ及びそれを備えた液晶表示パネル５０ｂによれば、上記実施形態１と同様に、銅からなるソース電極１５ａａ及びドレイン電極１５ｂが酸化物半導体からなる半導体層１６ａで覆われているので、製造工程の増加を抑制して、銅の拡散を抑制することができる。
【００８７】
なお、上記各実施形態では、表示パネルとして、液晶表示パネルを例示したが、本発明は、有機ＥＬ（Electro Luminescence）パネル、無機ＥＬ表示パネル、電気泳動表示パネルなどの他の表示パネルにも適用することができる。
【００８８】
また、上記各実施形態では、ソース配線、ソース電極及びドレイン電極を構成する配線層として、銅を例示したが、Ｃｕ−Ｍｎ系、Ｃｕ−Ｃａ系、Ｃｕ−Ｍｇ系などの銅合金であってもよい。
【００８９】
また、上記各実施形態では、ソース配線、ソース電極及びドレイン電極として、Ｃｕ／Ｔｉの２層構造のものを例示したが、３層以上の構造であってもよい。
【００９０】
また、上記各実施形態では、ソース配線、ソース電極及びドレイン電極とのバリア層として、Ｔｉを例示したが、その他の金属であってもよい。
【００９１】
また、上記各実施形態では、酸化シリコン膜からなるゲート絶縁膜及び（第１）層間絶縁膜を例示したが、ゲート絶縁膜及び（第１）層間絶縁膜は、半導体層側が酸化シリコン膜からなり、例えば、窒化シリコン膜などとの積層膜であってもよい。
【００９２】
また、上記各実施形態では、画素電極や共通電極を構成する透明導電膜としてＩＴＯ膜を例示したが、例えば、ＩＺＯ（Indium Zinc Oxide）膜などであってもよい。
【００９３】
また、上記各実施形態では、カラーフィルターが対向基板に設けられた液晶表示パネルを例示したが、本発明は、カラーフィルターがアクティブマトリクス基板に設けられたカラーフィルターオンアレイ構造の液晶表示パネルにも適用することができる。
【００９４】
また、上記各実施形態では、ＯＤＦ（One Drop Fill）法を用いて製造された液晶表示パネルを例示したが、本発明は、常圧下で空セルを作成した後に真空注入法により空セルの基板間に液晶材料を注入して製造される液晶表示パネルにも適用することができる。
【００９５】
また、上記各実施形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層を例示したが、本発明は、Ｉｎ-Ｓｉ-Ｚｎ-Ｏ系、Ｉｎ-Ａｌ-Ｚｎ-Ｏ系、Ｓｎ−Ｓｉ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ｇａ−Ｓｉ−Ｚｎ−Ｏ系、Ｇａ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｃｕ−Ｚｎ−Ｏ系、Ｓｎ−Ｃｕ−Ｚｎ−Ｏ系、Ｚｎ−Ｏ系、Ｉｎ−Ｏ系などの酸化物半導体層にも適用することができる。
【００９６】
また、上記各実施形態では、画素電極に接続されたＴＦＴの電極をドレイン電極としたアクティブマトリクス基板を例示したが、本発明は、画素電極に接続されたＴＦＴの電極をソース電極と呼ぶアクティブマトリクス基板にも適用することができる。
【００９７】
また、上記各実施形態では、補助容量を構成する容量線が各画素に配置されていないアクティブマトリクス基板を例示したが、本発明は、補助容量を構成する容量線が各画素に配置されたアクティブマトリクス基板にも適用することができる。
【産業上の利用可能性】
【００９８】
以上説明したように、本発明は、製造工程の増加を抑制して、銅の拡散を抑制することができるので、銅配線を用いたアクティブマトリクス基板を備えた表示パネルについて有用である。
【符号の説明】
【００９９】
Ｃ          チャネル領域
Ｈａ〜Ｈｈ        コンタクトホール
Ｓ          段差
５          ＴＦＴ
１０ａ      絶縁基板
１１ａ      ゲート配線（ゲート電極）
１１ｂ      ソース引出配線（下層配線）
１２ａ      ゲート絶縁膜
１３ａ，１３ｂ    バリア層
１５ａ      ソース配線
１５ａａ    ソース電極
１５ｂ      ドレイン電極
１６ａ，１６ｂ    半導体層
１７ａ      層間絶縁膜
１８ａ      画素電極
１８ｂ      配線端子層
１８ｃ      配線接続層
２０ａ，２０ｂ    アクティブマトリクス基板
３０        対向基板
４０        液晶層（表示媒体層）
５０ａ，５０ｂ    液晶表示パネル
【図１】
2011142064.tif 000003
【図２】
2011142064.tif 000004
【図３】
2011142064.tif 000005
【図４】
2011142064.tif 000006
【図５】
2011142064.tif 000007
【図６】
2011142064.tif 000008
【図７】
2011142064.tif 000009
【図８】
2011142064.tif 000010
【図９】
2011142064.tif 000011
【図１０】
2011142064.tif 000012
【図１１】
2011142064.tif 000013
【図１２】
2011142064.tif 000014
【図１３】
2011142064.tif 000015
【図１４】
2011142064.tif 000016
【図１５】
2011142064.tif 000017
【図１６】
2011142064.tif 000018
【図１７】
2011142064.tif 000019
【図１８】
2011142064.tif 000020
【手続補正書】
【提出日】平成24年9月3日(2012.9.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マトリクス状に設けられた複数の画素電極と、
上記各画素電極にそれぞれ接続され、各々、絶縁基板に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた半導体層、並びに該ゲート絶縁膜上に該半導体層のチャネル領域を介して互いに離間するように銅又は銅合金により設けられたソース電極及びドレイン電極を有する複数の薄膜トランジスタとを備えたアクティブマトリクス基板であって、
上記半導体層は、酸化物半導体により上記ソース電極及びドレイン電極を覆うように設けられ、
上記各薄膜トランジスタを覆うように、酸化シリコン膜からなる層間絶縁膜が設けられ、
上記各画素電極は、上記層間絶縁膜上に設けられ、該層間絶縁膜に形成されたコンタクトホール、及び上記半導体層に形成されたコンタクトホールを介して、上記各薄膜トランジスタのドレイン電極に接続され、
上記層間絶縁膜に形成されたコンタクトホールは、上記半導体層に形成されたコンタクトホールよりも平面視で大きく、該層間絶縁膜に形成されたコンタクトホールの内壁と該半導体層に形成されたコンタクトホールの内壁との間には、段差が設けられていることを特徴とするアクティブマトリクス基板。
【請求項２】
マトリクス状に設けられた複数の画素電極と、
上記各画素電極にそれぞれ接続され、各々、絶縁基板に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた半導体層、並びに該ゲート絶縁膜上に該半導体層のチャネル領域を介して互いに離間するように銅又は銅合金により設けられたソース電極及びドレイン電極を有する複数の薄膜トランジスタとを備えたアクティブマトリクス基板であって、
上記半導体層は、酸化物半導体により上記ソース電極及びドレイン電極を覆うように設けられ、
上記各薄膜トランジスタを覆うように、酸化シリコン膜からなる層間絶縁膜が設けられ、
上記ゲート電極と同一層に同一材料により設けられた下層配線と、
上記各画素電極と同一層に同一材料により設けられ、上記下層配線に接続された配線端子層とを備え、
上記下層配線及び配線端子層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記ゲート絶縁膜に形成されたコンタクトホールを介して互いに接続され、
上記ゲート絶縁膜及び層間絶縁膜の間には、上記ゲート絶縁膜に形成されたコンタクトホールを囲むと共に、上記層間絶縁膜に形成されたコンタクトホールから露出するように、上記半導体層と同一材料により他の半導体層がリング状に設けられていることを特徴とするアクティブマトリクス基板。
【請求項３】
請求項１に記載されたアクティブマトリクス基板において、
上記ゲート電極と同一層に同一材料により設けられた下層配線と、
上記各画素電極と同一層に同一材料により設けられ、上記下層配線に接続された配線端子層とを備え、
上記下層配線及び配線端子層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記ゲート絶縁膜に形成されたコンタクトホールを介して互いに接続され、
上記ゲート絶縁膜及び層間絶縁膜の間には、上記ゲート絶縁膜に形成されたコンタクトホールを囲むと共に、上記層間絶縁膜に形成されたコンタクトホールから露出するように、上記半導体層と同一材料により他の半導体層がリング状に設けられていることを特徴とするアクティブマトリクス基板。
【請求項４】
請求項２又は３に記載されたアクティブマトリクス基板において、
上記下層配線は、上記ゲート電極に接続されたゲート配線であることを特徴とするアクティブマトリクス基板。
【請求項５】
請求項２又は３に記載されたアクティブマトリクス基板において、
上記ソース電極及びドレイン電極と同一層に同一材料により設けられ、上記半導体層で覆われ、且つ該ソース電極に接続されたソース配線と、
上記各画素電極と同一層に同一材料により設けられ、上記下層配線及びソース配線を互いに接続するための配線接続層とを備え、
上記ソース配線及び配線接続層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記半導体層に形成されたコンタクトホールを介して互いに接続され、
上記ソース配線及び配線接続層の接続部分では、上記層間絶縁膜に形成されたコンタクトホールが上記半導体層に形成されたコンタクトホールよりも平面視で大きく、該層間絶縁膜に形成されたコンタクトホールの内壁と該半導体層に形成されたコンタクトホールの内壁との間に段差が設けられ、
上記下層配線及び配線接続層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記ゲート絶縁膜に形成されたコンタクトホールを介して互いに接続され、
上記下層配線及び配線接続層の接続部分では、上記半導体層が、上記ゲート絶縁膜及び層間絶縁膜の間において、上記ゲート絶縁膜に形成されたコンタクトホールを囲むと共に、上記層間絶縁膜に形成されたコンタクトホールから露出するように設けられていることを特徴とするアクティブマトリクス基板。
【請求項６】
請求項１〜５の何れか１つに記載されたアクティブマトリクス基板において、
上記酸化物半導体は、Ｉｎ-Ｇａ-Ｚｎ-Ｏ系であることを特徴とするアクティブマトリクス基板。
【請求項７】
互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、
上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、
上記アクティブマトリクス基板は、
マトリクス状に設けられた複数の画素電極と、
上記各画素電極にそれぞれ接続され、各々、絶縁基板に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた半導体層、並びに該ゲート絶縁膜上に該半導体層のチャネル領域を介して互いに離間するように銅又は銅合金により設けられたソース電極及びドレイン電極を有する複数の薄膜トランジスタとを備え、
上記半導体層は、酸化物半導体により上記ソース電極及びドレイン電極を覆うように設けられ、
上記各薄膜トランジスタを覆うように、酸化シリコン膜からなる層間絶縁膜が設けられ、
上記各画素電極は、上記層間絶縁膜上に設けられ、該層間絶縁膜に形成されたコンタクトホール、及び上記半導体層に形成されたコンタクトホールを介して、上記各薄膜トランジスタのドレイン電極に接続され、
上記層間絶縁膜に形成されたコンタクトホールは、上記半導体層に形成されたコンタクトホールよりも平面視で大きく、該層間絶縁膜に形成されたコンタクトホールの内壁と該半導体層に形成されたコンタクトホールの内壁との間には、段差が設けられていることを特徴とする表示パネル。
【請求項８】
互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、
上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、
上記アクティブマトリクス基板は、
マトリクス状に設けられた複数の画素電極と、
上記各画素電極にそれぞれ接続され、各々、絶縁基板に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた半導体層、並びに該ゲート絶縁膜上に該半導体層のチャネル領域を介して互いに離間するように銅又は銅合金により設けられたソース電極及びドレイン電極を有する複数の薄膜トランジスタとを備え、
上記半導体層は、酸化物半導体により上記ソース電極及びドレイン電極を覆うように設けられ、
上記各薄膜トランジスタを覆うように、酸化シリコン膜からなる層間絶縁膜が設けられ、
上記ゲート電極と同一層に同一材料により設けられた下層配線と、
上記各画素電極と同一層に同一材料により設けられ、上記下層配線に接続された配線端子層とを備え、
上記下層配線及び配線端子層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記ゲート絶縁膜に形成されたコンタクトホールを介して互いに接続され、
上記ゲート絶縁膜及び層間絶縁膜の間には、上記ゲート絶縁膜に形成されたコンタクトホールを囲むと共に、上記層間絶縁膜に形成されたコンタクトホールから露出するように、上記半導体層と同一材料により他の半導体層がリング状に設けられていることを特徴とする表示パネル。
【請求項９】
請求項７又は８に記載された表示パネルにおいて、
上記酸化物半導体は、Ｉｎ-Ｇａ-Ｚｎ-Ｏ系であることを特徴とする表示パネル。
【国際調査報告】
2011142064.tif 000021
2011142064.tif 000022
2011142064.tif 000023
2011142064.tif 000024
2011142064.tif 000025
2011142064.tif 000026