(57)【要約】  本発明は、優れた光結合効率にて光信号の入出力を行うことができる半導体装置及びその製造方法を提供することを目的とする。本発明にかかる半導体装置は、ＬＳＩチップ（１）、パッケージ基板（２）、光素子チップ（３）、フレキシブル光導波路基板（４）を備える。ＬＳＩチップ（１）及び光素子チップ（３）は、パッケージ基板（２）の上面に実装される。光素子チップ（３）は、パッケージ基板（２）を介してＬＳＩチップ（１）と電気的に接続される。フレキシブル光導波路基板（４）の一端は光素子チップ（３）と光結合され、他端はパッケージ基板の下面側に配置される。
2011055511.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路と、
前記半導体集積回路が実装されるパッケージ基板と、
前記パッケージ基板の第１の面上に配置され、前記パッケージ基板を介して前記半導体集積回路と電気的に接続される光素子と、
一端が前記光素子と光結合され、他端が前記第１の面と対向する前記パッケージ基板の第２の面側に配置され、可撓性を有する可撓性光導波路と、を少なくとも備える、
半導体装置。
【請求項２】
前記可撓性光導波路は、
可撓性を有する可撓性基板と、
前記可撓性基板に形成された複数の光導波路と、
前記複数の光導波路を伝搬する光の方向を変換する光路変換手段と、を備える、
請求項１に記載の半導体装置。
【請求項３】
前記光路変換手段は、
前記複数の光導波路の一端又は両端に形成される、
請求項２に記載の半導体装置。
【請求項４】
前記光路変換手段は、
前記複数の光導波路のうち、一部の前記光導波路の一端又は両端に形成される、
請求項３に記載の半導体装置。
【請求項５】
前記光路変換手段は反射鏡である、
請求項２乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記複数の光導波路はそれぞれ曲線部を備え、
前記光素子と光結合された一端での前記曲線部を備える前記光導波路間の間隔は、他端での間隔よりも大きい、
請求項２乃至５のいずれか一項に記載の半導体装置。
【請求項７】
前記複数の光導波路のうち、一部の前記光導波路はそれぞれ曲線部を備え、
前記光素子と光結合された一端での前記曲線部を備える前記一部の光導波路間の間隔は、他端での間隔よりも大きい、
請求項２乃至５のいずれか一項に記載の半導体装置。
【請求項８】
前記複数の光導波路は、積層された複数の光導波路層に分かれて形成される、
請求項２乃至７のいずれか一項に記載の半導体装置。
【請求項９】
前記第１の面と対向する前記パッケージ基板の前記第２の面側に配置された前記可撓性光導波路の一端側では、前記光導波路層がそれぞれ重なり合うことにより、前記複数の光導波路は部分的に重なり合って形成されている、
請求項８に記載の半導体装置。
【請求項１０】
前記可撓性光導波路は、前記光路変換手段により光路が変換され、当該可撓性光導波路から出射する光を集光する第１の集光手段を更に備える、
請求項２乃至９のいずれか一項に記載の半導体装置。
【請求項１１】
前記第１の集光手段はレンズである、
請求項１０に記載の半導体装置。
【請求項１２】
前記可撓性光導波路は、当該可撓性光導波路の外部から当該可撓性光導波路の前記光路変換手段に入射する光を集光する第２の集光手段を更に備える、
請求項２乃至１１のいずれか一項に記載の半導体装置。
【請求項１３】
前記第２の集光手段はレンズである、
請求項１２に記載の半導体装置。
【請求項１４】
前記第１の面上に配置され、前記光素子を駆動する半導体素子を更に備える、
請求項１乃至１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記光素子は、前記可撓性光導波路と前記パッケージ基板との間に配置される、
請求項１乃至１４のいずれか一項に記載の半導体装置。
【請求項１６】
前記半導体素子は、前記可撓性光導波路と前記パッケージ基板との間に配置される、
請求項１５に記載の半導体装置。
【請求項１７】
前記可撓性光導波路は、
当該可撓性光導波路に形成された電気配線を更に備え、
前記電気配線は当該可撓性光導波路を貫通する貫通配線を備える、
請求項１乃至１４のいずれか一項に記載の半導体装置。
【請求項１８】
前記可撓性光導波路は、前記光素子と前記パッケージ基板との間に配置され、
前記光素子は前記貫通配線を介して前記パッケージ基板と電気的に接続される、
請求項１７に記載の半導体装置。
【請求項１９】
前記半導体素子は、前記可撓性光導波路を介して前記パッケージ基板の前記第１の面と対向して配置され、
前記電気配線を介して前記光素子と電気的に接続される、
請求項１８に記載の半導体装置。
【請求項２０】
前記半導体素子は、前記可撓性光導波路と前記パッケージ基板と間に配置され、
前記電気配線を介して前記光素子と電気的に接続される、
請求項１８に記載の半導体装置。
【請求項２１】
前記可撓性光導波路は、前記光素子と前記パッケージ基板との間に配置され、
前記半導体素子は、前記可撓性光導波路と前記パッケージ基板との間に配置され、
前記光素子は、前記貫通電極を介して前記半導体素子と電気的に接続される、
請求項１７に記載の半導体装置。
【請求項２２】
前記可撓性光導波路は、前記パッケージ基板と電気的に接続され、
前記光素子は、前記可撓性光導波路と前記パッケージ基板との間に配置され、
前記半導体素子は、前記可撓性光導波路を介して前記パッケージ基板の前記第１の面と対向して配置され、前記貫通配線を介して前記パッケージ及び前記光素子と電気的に接続される、
請求項１７に記載の半導体装置。
【請求項２３】
前記可撓性光導波路は、前記半導体素子と前記パッケージ基板との間に配置され、前記パッケージ基板と電気的に接続され、
前記光素子は前記可撓性光導波路と前記半導体素子との間に、前記半導体素子と集積されて配置され、
前記半導体素子は、前記貫通電極を介して前記パッケージ基板と電気的に接続される、
請求項１７に記載の半導体装置。
【請求項２４】
前記可撓性光導波路は、前記パッケージ基板と電気的に接続され、
前記半導体素子は、前記可撓性光導波路と前記パッケージ基板との間に配置され、前記電気配線を介して前記パッケージ基板と電気的に接続され、
前記光素子は前記可撓性光導波路と前記半導体素子との間に、前記半導体素子と集積されて配置される、
請求項１７に記載の半導体装置。
【請求項２５】
半導体集積回路をパッケージ基板に実装し、
光素子を前記パッケージ基板の第１の面上に配置して、前記パッケージ基板を介して前記半導体集積回路と電気的に接続し、
可撓性を有する可撓性光導波路の一端を前記光素子と光結合するとともに、他端を前記第１の面と対向する前記パッケージ基板の第２の面側に配置する、
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に光信号により入出力を行う半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
インターネットの普及などに伴い、サーバやルータなどの機器が扱う情報量は急激に増大している。そのため、これらの機器を構成するＬＳＩ（Large Scale Integration）等の半導体部品の間でやり取りされる信号の伝送容量は、将来にわたって急速な増大を続けることが予測されている。このような背景から、ＬＳＩ等の半導体部品の間の信号伝送の高速・大容量化が重要な課題となっている。【０００３】
通常、ＬＳＩ等の半導体部品は電気配線により相互に接続される。これにより、ＬＳＩ等の間では電気配線を介した電気信号の伝送が行われている。しかし、ＬＳＩ等の間でやり取りされる信号の高速・大容量化に対応するには、通常の電気信号伝送には以下のような問題がある。【０００４】
電気配線を介した電気信号の伝送は、周波数が増大するほど信号の損失が増大する。そのため、信号の伝送レートが高くなるほど信号の波形の劣化が激しくなり、伝送エラーの確率が増大する。波形整形回路等を用いることにより劣化した信号波形をある程度修復できる。しかし、信号の伝送レートが増大するほど波形整形回路の実現自体が困難になるだけでなく、波形整形回路が消費する電力も増大する。【０００５】
また、周波数が増大するほど電気配線間のクロストークも増大する。よって、信号の伝送レートが高くなるほど、クロストークによる信号波形の劣化が激しくなる。クロストークを低減するには、配線間隔を広げるか、配線間にシールドを設ける必要がある。そのため、配線の実装密度が低下するので、装置の大型化を招く。さらに、電気信号は電磁ノイズの影響を受けるため、電磁ノイズの影響を低減するためのシールド等が必要である。これも配線の実装密度の低下に繋がるので、同様に装置の大型化を招いてしまう。【０００６】
これらの電気信号伝送での問題点の解消策として、ＬＳＩ等の半導体部品の間を光配線で接続して、光配線を介して光信号の伝送を行う、光インターコネクション技術への期待が高まっている。光配線は、電気配線に比べて以下のような優位性がある。【０００７】
まず、光配線は電気配線に比べて高周波損失が無視できるほど小さい。そのため、高速・大容量な光信号を伝送しても信号の劣化が無視できるほど小さい。従って、波形整形回路が不要である。【０００８】
また、光配線はクロストークが無いため、光配線の間隔を広く取る必要が無く、光配線間のシールドも不要である。さらに、光配線は電磁ノイズの影響を受けないので、ノイズに対するシールドも不要である。【０００９】
従って、光インターコネクションを用いて、以上のような優位性を生かすことにより、今後のＬＳＩ等の間の高速・大容量の信号伝送を、高密度かつ低電力で実現することが可能になる。【００１０】
光インターコネクションでは、電気信号と光信号の相互変換を行う光インターフェイスが必要である。一般に光インターフェイスは、光素子と、光素子を駆動する駆動回路とで構成される。ここで光素子とは、発光素子であるレーザーダイオードや、受光素子であるフォトダイオードなどである。また、駆動回路とは、光素子を駆動するドライバやレシーバなどである。光インターフェイスをＬＳＩ等と電気的に接続することにより、ＬＳＩ等が出力する電気信号を光信号に変換して出力し、又は、外部から入力される光信号を電気信号に変換してＬＳＩ等に入力することが可能となる。なお、光インターフェイスの光入出力信号は、一般に光ファイバや光導波路等の光配線を用いて伝送される。【００１１】
将来のＬＳＩ等の高速・大容量な光インターコネクションのための光インターフェイスの実装形態として、ＬＳＩパッケージのパッケージ基板に光インターフェイスを搭載する方式が提案されている（非特許文献１、特許文献１）。これらの構成によれば、光入出力を有する半導体パッケージが実現できる。以下では、図を参照して、一般的な光入出力を有するＬＳＩパッケージの構成について説明する。図１２Ａは、光入出力を有するＬＳＩパッケージ１０００の構成を示す上面図である。また、図１２Ｂは、図１２ＡのＸＩＩＢ−ＸＩＩＢ線におけるＬＳＩパッケージ１０００の断面図である。まず、ＬＳＩパッケージ１０００の平面構造について説明する。図１２Ａに示すように、パッケージ基板６２の上面に、ＬＳＩチップ６１と光素子チップ６３が配置されている。ＬＳＩパッケージ１０００は、ＬＳＩチップ６１及び光素子チップ６３が、フリップチップ接続などにより、パッケージ基板６２の電気配線６６に電気的、かつ、機械的に接続されている。これにより、ＬＳＩチップ６１と光素子チップ６３とが、電気配線６６を介して電気的に接続される。ＬＳＩパッケージ１０００は、ボード７１上に実装されている。ボード７１には、複数の光導波路７２が形成されている。【００１２】
続いて、ＬＳＩパッケージ１０００の断面構造について説明する。図１２Ｂに示すように、パッケージ基板６２の上面には、バンプ７７を介してＬＳＩチップ６１及び光素子チップ６３が実装されている。ＬＳＩチップ６１と光素子チップ６３とは、電気配線６６を介して電気的に接続されている。光素子チップ６３の直下のパッケージ基板６２には、光ビア６４が形成されている。【００１３】
パッケージ基板６２の下面には、はんだボール６７が配置されている。はんだボール６７は、ＬＳＩチップ６１と電気的に接続されており、給電やＧＮＤ（グランド）接続などに用いられる。パッケージ基板６２は、はんだボール６７によりボード７１と電気的、かつ、機械的に接続され、給電やＧＮＤ（グランド）接続などに用いられる。ボード７１には電気配線（不図示）と光導波路７２が形成されている。光導波路７２の端には、ミラー７３が形成されている。【００１４】
ＬＳＩチップ６１から出力された電気信号は、電気配線６６を介して光素子チップ６３に入力される。この電気信号は光信号に変換され、光素子チップ６３から出射される。光素子チップ６３から出射された光信号は、パッケージ基板６２に形成された光ビア６４を通ってパッケージ基板６２の下面側に伝播する。そして、ボード７１の光導波路７２に入射し、光導波路７２に形成されたミラー７３で光路変換され、伝播してゆく。一方、ボード７１の光導波路７２を伝播してきた光信号は、ミラー７３で光路変換されて光ビア６４に入射する。そして、光ビア６４を通ってパッケージ基板６２の上面側に伝播し、光素子チップ６３に入射する。光素子チップ６３に入射した光信号は、電気信号に変換されて光素子チップ６３から出力される。出力された電気信号は、電気配線６６を介してＬＳＩチップ６１に入力される。よって、ＬＳＩパッケージ１０００を用いれば、別々のパッケージに実装されたＬＳＩの間で、ボードの光導波路を介した光信号のやり取りを実現することができる。【００１５】
なお、ＬＳＩパッケージ１０００のような光入出力を有する半導体装置おいては、光素子チップに形成されている光素子と光導波路とをいかに効率的に光結合するかが重要な課題である。この課題に対して、光ビアを用いた方法（例えば、非特許文献１）や、光ピンを用いた方法（例えば、特許文献１）が提案されている。図１２Ａ及び図１２Ｂに示すＬＳＩパッケージ１０００は、光ビアを用いた構成についてのものである。いずれの方法も、光ビアあるいは光ピンなど、パッケージ基板を垂直方向に貫通する光の通り道を設けることにより、光素子チップに形成されている光素子と、ボードに形成された光導波路と、の光結合を実現している。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００６−１０９２７号公報
【非特許文献】
【００１７】
【非特許文献１】K. Oda、外４名、"Optical Connection between Optical Via Hole in BGA Package and Optical Waveguide on Board"、IEICE Trans. Electron.、２００９年、VOL.E92-C、NO.2、pp.239-246
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、上述の構成にかかるＬＳＩパッケージには、以下の課題が存在する。このようなＬＳＩパッケージでは、パッケージ基板を貫通する光ビアや光ピンを形成しなくてはならない。光ビアや光ピンは、パッケージ基板にドリルなどの工具で開けた穴に形成または配置される。そのため、位置精度が機械精度で制限され、光素子に要求される位置精度を実現できない。従って、光素子と光ビア等とのアライメントずれが大きく、光結合の効率が低い。【００１９】
また、光ビアや光ピンは直線形状をしているため、光ビアまたは光ピンと、ボードの光導波路と、の光結合箇所は光素子の真下に位置する。よって、光ビアまたは光ピンとボードの光導波路との光結合箇所が広い範囲に広がる。そのため、パッケージ基板やボードの応力や熱による反りに起因するアライメントずれの影響を受けやすく、光結合効率が悪化する。【００２０】
さらに、ボードの光導波路が占有する面積が広いため、ボード上の光配線の実装密度を上げることができない。従って、ＬＳＩパッケージの小型化を図る上での制約が生じる。【００２１】
本発明は、上記の事情に鑑みてなされてものであり、本発明の目的は、優れた光結合効率にて光信号の入出力を行うことができる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００２２】
本発明の一態様である半導体装置は、半導体集積回路と、前記半導体集積回路が実装されるパッケージ基板と、前記パッケージ基板の第１の面上に配置され、前記パッケージ基板を介して前記半導体集積回路と電気的に接続される光素子と、一端が前記光素子と光結合され、他端が前記第１の面と対向する前記パッケージ基板の第２の面側に配置され、可撓性を有する可撓性光導波路と、を少なくとも備えるものである。【００２３】
本発明の一態様である半導体装置の製造方法は、半導体集積回路をパッケージ基板に実装し、光素子を前記パッケージ基板の第１の面上に配置して、前記パッケージ基板を介して前記半導体集積回路と電気的に接続し、可撓性を有する可撓性光導波路の一端を前記光素子と光結合するとともに、他端を前記第１の面と対向する前記パッケージ基板の第２の面側に配置するものである。
【発明の効果】
【００２４】
本発明によれば、優れた光結合効率にて光信号の入出力を行うことができる半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２５】
【図１Ａ】実施の形態１にかかる半導体装置の上面図である。
【図１Ｂ】実施の形態１にかかる半導体装置の断面図である。
【図１Ｃ】実施の形態１にかかる半導体装置のパッケージの下面図である。
【図２】実施の形態１にかかる半導体装置のフレキシブル光導波路基板の上面図である。
【図３Ａ】実施の形態２にかかる半導体装置の上面図である。
【図３Ｂ】実施の形態２にかかる半導体装置の断面図である。
【図４Ａ】実施の形態３にかかる半導体装置の上面図である。
【図４Ｂ】実施の形態３にかかる半導体装置の断面図である。
【図５Ａ】実施の形態４にかかる半導体装置の上面図である。
【図５Ｂ】実施の形態４にかかる半導体装置の断面図である。
【図６Ａ】実施の形態５にかかる半導体装置の上面図である。
【図６Ｂ】実施の形態５にかかる半導体装置の断面図である。
【図７Ａ】実施の形態６にかかる半導体装置の上面図である。
【図７Ｂ】実施の形態６にかかる半導体装置の断面図である。
【図８Ａ】実施の形態７にかかる半導体装置の上面図である。
【図８Ｂ】実施の形態７にかかる半導体装置の断面図である。
【図９Ａ】実施の形態８にかかる半導体装置の上面図である。
【図９Ｂ】実施の形態８にかかる半導体装置の断面図である。
【図１０Ａ】実施の形態９にかかるフレキシブル光導波路基板の上面図である。
【図１０Ｂ】実施の形態９にかかるフレキシブル光導波路基板の断面図である。
【図１０Ｃ】実施の形態９にかかるフレキシブル光導波路基板の端部の断面図である。
【図１１】実施の形態９にかかる半導体装置のパッケージの下面図である。
【図１２Ａ】一般的な半導体装置のＬＳＩパッケージの上面図である。
【図１２Ｂ】一般的な半導体装置のＬＳＩパッケージの断面図である。
【発明を実施するための形態】
【００２６】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。まず、実施の形態１にかかる半導体装置の構成について説明する。図１Ａは、実施の形態１にかかる半導体装置１００の上面図である。図１Ｂは、図１ＡのＩＢ−ＩＢ線における半導体装置１００の断面図である。また、図１Ｃは、図１ＢのＩＣ−ＩＣ線における半導体装置１００の下面図である。
【００２７】
この半導体装置１００は、半導体集積回路であるＬＳＩチップ１と、可撓性光導波路であるフレキシブル光導波路基板４と、がパッケージ基板２に実装されている。ＬＳＩチップ１は、例えばフリップチップ接続によりパッケージ基板２に実装され、パッケージ基板２に形成された電気配線６と電気的、かつ、機械的に接続される。フレキシブル光導波路基板４は、樹脂などを用いて作製され、曲げ伸ばしが可能である。フレキシブル光導波路基板４は曲げられて、その一端がパッケージ基板２の上面の電気配線６に接続され、他端がパッケージ基板２の下面に接続されている（図１Ａ〜Ｃ）。
【００２８】
フレキシブル光導波路基板４には、複数の光導波路５が形成されている。それぞれの光導波路５には、第１のミラー８及び第２のミラー９が形成されている。また、フレキシブル光導波路基板４を貫通する電気配線１６とパッド（不図示）が形成されている。
【００２９】
フレキシブル光導波路基板４には、例えばフリップチップ接続により、光素子チップ３が光結合されて実装される。光素子チップ３は、電気配線１６と電気的、かつ、機械的に接続される。また、フレキシブル光導波路基板４は、バンプ１７を介してパッケージ基板２の電気配線６と電気的、かつ、機械的に接続される。よって、ＬＳＩチップ１と光素子チップ３とは、電気配線６及び電気配線１６を介して電気的に接続される（図１Ｂ）。
【００３０】
パッケージ基板２は、ボード１１に実装される。パッケージ基板２の下面には、はんだボール７が形成される。はんだボール７は、ＬＳＩチップ１とパッケージ基板２とを電気的及び機械的に接続し、それぞれ給電やＧＮＤ接続などに用いられる。ボード１１には、電気配線（不図示）と光導波路１２が形成される。光導波路１２の端部には、第３のミラー１３が形成される（図１Ａ〜Ｃ）。
【００３１】
次に、フレキシブル光導波路基板４についてさらに説明する。図２は、フレキシブル光導波路基板４の上面図である。フレキシブル光導波路基板４は、図２に示すように、複数の光導波路５、第１のミラー８及び第２のミラー９が形成されている。第１のミラー８及び第２のミラー９は、例えばダイシングブレードを用いた加工方法で形成される。第１のミラー８は、光素子チップ搭載位置１０に形成される。ここで、光素子チップ搭載位置１０は、光素子チップ３が搭載される位置である。第２のミラー９は、光素子チップ搭載位置とは反対側の端部に形成されている。
【００３２】
光導波路５は、光素子チップ３に形成されている各光素子の直下に位置するように形成される。半導体装置１００の光素子チップ３には、それぞれ４個の光素子（図示せず）が形成される。光素子チップ搭載位置１０の直下には４本の光導波路５が形成される。一般に、光素子チップ３の光素子は一定のピッチで形成される。市販の光素子チップでは、２５０μｍピッチで光素子が形成されているものが一般的である。半導体装置１００においては、光素子チップ３の光素子は、一般的な２５０μｍピッチで形成されている。
【００３３】
また、光素子チップ３をフレキシブル光導波路基板４に実装する場合、光素子チップ３同士の間に５００μｍ程度の隙間を開けなければならない。そのため、光導波路５のピッチは光素子チップ３の直下では２５０μｍだが、隣接する光素子チップ３同士の間ではピッチが２５０μｍよりも広くなる。一方、光導波路５のピッチは２５０μｍよりも狭くすることが可能であり、例えば１２５μｍにすることが可能である。半導体装置１００では、光導波路５の全て、あるいはいずれかを曲線状に形成して、光導波路５のピッチを徐々に狭くしている。これにより、光素子チップ搭載位置１０付近に比べて、第２のミラー９付近の光導波路５のピッチを１２５μｍにまで狭くしている。すなわち、光導波路５の全て、あるいはいずれかを曲線形状にすることにより、光導波路５のピッチ変換を実現している。
【００３４】
次に、半導体装置１００の動作について説明する。ＬＳＩチップ１から出力された電気信号は、電気配線６及び電気配線１６を介して、光素子チップ３に入力される。光素子チップ３は、入力された電気信号を光信号に変換して出力する。光素子チップ３から出力された光信号は、第１のミラー８により光路変換され、光導波路５に入射する。光導波路５に入射した光信号は、光導波路５を通ってパッケージ基板２の下面側に伝播する。伝播した光信号は、第２のミラー９及び第３のミラー１３により光路変換され、光導波路１２に入射して、光導波路１２を伝播する。
【００３５】
一方、光導波路１２を伝播してきた光信号は、第３のミラー１３及び第２のミラー９により光路変換され、光導波路５に入射する。光導波路５に入射した光信号は、光導波路５を通ってパッケージ基板２の上面側に伝播する。伝播した光信号は、第１のミラー８で光路変換され、光素子チップ３に入射する。光素子チップ３は、入射された光信号を電気信号に変換して出力する。出力された電気信号は、電気配線１６及び電気配線６を介して、ＬＳＩチップ１に入力される。
【００３６】
よって、半導体装置１００は、光入出力信号による駆動が実現される。従って、半導体装置１００によれば、ＬＳＩチップ間の光信号伝送が可能となる。
【００３７】
すなわち、本構成によれば、光ビアや光ピンを用いずに、光素子とボードに形成された光導波路との光結合を実現できる。また、半導体装置１００では、光素子はフレキシブル光導波路基板４に形成された光導波路５と光結合する。光導波路５はリソグラフィにより良好な位置精度で形成することができるので、光ビアや光ピンなどのようなドリルを用いて形成する方法に比べて位置精度が高い。よって、光素子と光導波路との光結合の効率を向上させることができる。
【００３８】
また、本構成によれば、フレキシブル光導波路基板４の光導波路５のピッチは、光素子チップ搭載位置１０では広く、第２のミラー９側では狭くなるように、ピッチ変換されている。これにより、光ビアや光ピンを用いる場合と比べ、光導波路５と光導波路１２とを光結合させるために要する領域の面積を、より狭くすることができる。このため、パッケージ基板２やボード１１の応力や熱による反りに起因する光結合のアライメントずれの影響を低減することが可能である。従って、本構成によれば、光結合の効率をより向上させることができる。
【００３９】
さらに、光ビアや光ピンを用いる場合と比べ、光導波路１２のピッチを狭くすることが可能である。そのため、ボードにおいて光導波路が占有する面積を狭くでき、光配線の実装密度を向上できるという効果もある。さらにまた、光導波路５と光導波路１２との結合箇所は任意の場所に配置することが可能である。よって、図１Ｃに示すように、光導波路５と光導波路１２との結合箇所を、光素子チップ３の真下ではなくパッケージ基板２の中心に可能な限り近い位置に配置できる。その結果、光結合箇所をさらに狭い範囲に集約できる。これにより、パッケージ基板２やボード１１の応力や熱による反りに起因する光結合のアライメントずれの影響をさらに低減することができるので、光結合の効率をさらに向上させることが可能である。
【００４０】
実施の形態２
次に、実施の形態２にかかる半導体装置の構成について説明する。図３Ａは、実施の形態２にかかる半導体装置２００の上面図である。図３Ｂは、図３ＡのＩＩＩＢ−ＩＩＩＢ線における半導体装置２００の断面図である。半導体装置２００では、光素子チップ３がパッケージ基板２に直接実装されている。フレキシブル光導波路基板４は光素子チップ３の上側に配置されている。従って、半導体装置２００では、フレキシブル光導波路基板４に図１に示すような電気配線１６を設けずともよい。ミラー８は、光素子チップに対して上方に出射する、または上方から入射する光信号を光路変換するように配置される。その他の構成は、実施の形態１にかかる半導体装置１００と同様であるので説明を省略する。
【００４１】
本構成によれば、実施の形態１にかかる半導体装置１００と同様の機能を実現することができる。さらに、フレキシブル光導波路基板４の曲げ半径を半導体装置１００よりも大きくできる。その結果、半導体装置１００よりも光導波路５での損失を低減することができる。
【００４２】
実施の形態３
次に、実施の形態３にかかる半導体装置の構成について説明する。図４Ａは、実施の形態３にかかる半導体装置３００の上面図である。図４Ｂは、図４ＡのＩＶＢ−ＩＶＢ線における半導体装置３００の断面図である。半導体装置３００では、光素子チップ３及び電子素子チップ１４がフレキシブル光導波路基板４に実装されている。半導体装置３００においては、電子素子チップ１４には光素子を駆動するドライバ、レシーバが集積されている。電子素子チップ１４に集積される電子デバイスや電子回路は、任意のものとすることが可能であり、例えば、光素子を駆動するドライバやレシーバでもよく、パラレル／シリアル変換を行う回路であってもよい。そして、光素子チップ３と電子素子チップ１４とは、フレキシブル光導波路基板４に形成された電気配線１６を介して電気的に接続されている。その他の構成は、実施の形態１にかかる半導体装置１００と同様であるので説明を省略する。
【００４３】
本構成によれば、実施の形態１にかかる半導体装置１００と同様の機能を実現することができる。さらに、電子素子チップ１４にパラレル／シリアル変換回路や、シリアル／パラレル変換回路を集積することができる。これにより、ＬＳＩチップ１から出力されたパラレルの電気信号をシリアル化して光信号に変換することができる。また、シリアルの光信号を電気信号に変換し、その後パラレル化してＬＳＩチップ１に入力することが可能となる。その結果、光入出力の本数を減らすことができ、光配線の密度を向上させることができる。
【００４４】
また、ＬＳＩチップ１とは異なるプロセスや材料で作製される電子素子チップ１４を用いることも可能である。例えば、ＬＳＩチップ１は一般にシリコンＣＭＯＳ（Complementary Metal Oxide Semiconductor）で作製されるが、光素子を駆動するドライバやレシーバなどでは高電圧が要求される場合が有る。このような場合には、シリコンＣＭＯＳではなく、ＳｉＧｅなどの化合物半導体からなるドライバやレシーバを用いる。すなわち、電子素子チップ１４にＳｉＧｅなどの化合物半導体からなるドライバやレシーバを用いれば、高電圧駆動が必要な光素子を用いることが可能となる。
【００４５】
さらに、光素子チップ３には、光素子の他に電子デバイスや電子回路を集積してもよい。電子素子チップ１４には、電子デバイスや電子回路だけでなく、光素子も集積してもよい。
【００４６】
実施の形態４
次に、実施の形態４にかかる半導体装置の構成について説明する。図５Ａは、実施の形態４にかかる半導体装置４００の上面図である。図５Ｂは、図５ＡのＶＢ−ＶＢ線における半導体装置４００の断面図である。半導体装置４００では、光素子チップ３及び電子素子チップ１４がパッケージ基板２に直接実装される。光素子チップ３と電子素子チップ１４とは、電気配線６を介して電気的に接続されている。フレキシブル光導波路基板４は、光素子チップ３の上に配置されている。従って、半導体装置２００では、フレキシブル光導波路基板４に図１に示すような電気配線１６を設けずともよい。ミラー８は、光素子チップに対して上方に出射する、または上方から入射する光信号を光路変換するように配置される。その他の構成は、実施の形態１にかかる半導体装置１００と同様であるので説明を省略する。
【００４７】
本構成によれば、実施の形態３に係る半導体装置３００と同様の機能を実現することができる。さらに、フレキシブル光導波路基板４の曲げ半径を半導体装置３００よりも大きくできる。その結果、半導体装置３００よりも光導波路５での損失を低減することができる。
【００４８】
実施の形態５
次に、実施の形態５にかかる半導体装置の構成について説明する。図６Ａは、実施の形態５にかかる半導体装置５００の上面図である。図６Ｂは、図６ＡのＶＩＢ−ＶＩＢ線における半導体装置５００の断面図である。半導体装置５００は、電子素子チップ１４がパッケージ基板２に直接実装される。電子素子チップ１４の上側にはフレキシブル光導波路基板４が配置され、フレキシブル光導波路基板４の上には光素子チップ３が配置される。光素子チップ３と電子素子チップ１４とは、フレキシブル光導波路基板４を貫通して形成される電気配線１６を介して電気的に接続されている。また、電子素子チップ１４の両面には電気パッド（不図示）が形成され、これら電気パッド間には、チップを貫通する貫通電極（不図示）が形成されている。その他の構成は、実施の形態１にかかる半導体装置１００と同様であるので、説明を省略する。
【００４９】
本構成によれば、実施形態３にかかる半導体装置３００と同様の機能を実現することができる。また、半導体装置３００と比べて、フレキシブル光導波路基板４の曲げ半径を大きくできるため、光導波路５の損失を低減できる。さらに、光素子チップ３と電子素子チップ１４を垂直方向に重ねて配置するため、半導体装置３００に比べて、光素子チップ３と電子素子チップ１４が占有する面積を狭くできる。その結果、実装密度を向上させることができる。
【００５０】
実施の形態６
次に、実施の形態６にかかる半導体装置の構成について説明する。図７Ａは、実施の形態６にかかる半導体装置６００の上面図である。図７Ｂは、図７ＡのＶＩＩＢ−ＶＩＩＢ線における半導体装置６００の断面図である。半導体装置６００は、フレキシブル光導波路基板４の上側に電子素子チップ１４が配置される。フレキシブル光導波路基板４の下側には光素子チップ３が配置されている。電子素子チップ１４と、光素子チップ３及びパッケージ基板２と、はフレキシブル光導波路基板４を貫通して形成される電気配線１６を介して電気的に接続されている。電子素子チップ１４には、貫通電極は形成されていない。その他の構成は、実施の形態１にかかる半導体装置１００と同様であるので、説明を省略する。
【００５１】
本構成によれば、実施の形態５にかかる半導体装置５００と同様の機能を実現することができる。また、半導体装置５００では電子素子チップ１４に貫通電極を形成する必要があったが、本構成では貫通電極が不要である。従って、電子素子チップ１４の製造に要するコストを削減できる点で有利である。
【００５２】
実施の形態７
次に、実施の形態７にかかる半導体装置の構成について説明する。図８Ａは、実施の形態７にかかる半導体装置７００の上面図である。図８Ｂは、図８ＡのＶＩＩＩＢ−ＶＩＩＩＢ線における半導体装置７００の断面図である。半導体装置７００は、フレキシブル光導波路基板４の上側に、電子素子チップ１４及び光素子チップ３を垂直方向に重ねて実装している。電子素子チップ１４とパッケージ基板２とは、フレキシブル光導波路基板４を貫通して形成される電気配線１６を介して電気的に接続されている。その他の構成は、実施の形態１にかかる半導体装置１００と同様であるので、説明を省略する。
【００５３】
本構成によれば、実施の形態５にかかる半導体装置５００と同様の機能を実現することができる。また、本構成は、光素子チップ３及び電子素子チップ１４を垂直方向に重ねて直接接続する。そのため、半導体装置５００のようにフレキシブル光導波路基板４を介して光素子チップ３と電子素子チップ１４とを接続する形態よりも、光素子チップ３と電子素子チップ１４との間でやり取りされる高速電気信号の劣化を低減することができる。
【００５４】
実施の形態８
次に、実施の形態８にかかる半導体装置の構成について説明する。図９Ａは、実施の形態８にかかる半導体装置８００の上面図である。図９Ｂは、図９ＡのＩＸＢ−ＩＸＢ線における半導体装置８００の断面図である。半導体装置８００は、フレキシブル光導波路基板４の下側に、電子素子チップ１４及び光素子チップ３を垂直方向に重ねて実装している。電子素子チップ１４とパッケージ基板２とは、フレキシブル光導波路基板４に形成された電気配線１６を介して電気的に接続されている。その他の構成は、実施の形態７にかかる半導体装置７００と同様であるので、説明を省略する。
【００５５】
本構成によれば、実施の形態７にかかる半導体装置７００と同様の機能を実現することができる。さらに、半導体装置７００と比べて、フレキシブル光導波路基板４の曲げ半径を大きくできる。その結果、半導体装置７００よりも光導波路５での損失を低減することができる。
【００５６】
実施の形態９
次に、実施の形態９について説明する。実施の形態９は、上述の実施の形態１〜８において、フレキシブル光導波路基板の構成を変更したものである。よって、フレキシブル光導波路基板の構成以外には、実施の形態９と実施の形態１〜８との構成は同様であるので、以下では実施の形態９にかかるフレキシブル光導波路基板４０について説明する。図１０Ａは、実施の形態９にかかるフレキシブル光導波路基板４０の上面図である。図１０Ｂは、図１０ＡのＸＢ−ＸＢ線におけるフレキシブル光導波路基板４０の断面図である。図１０Ｃは、図１０ＡのＸＣ−ＸＣ線における端部９０の断面図である。図２に示すフレキシブル光導波路基板４と比べて、フレキシブル光導波路基板４０には、光導波路が多層化されて形成されている。本実施の形態では、一例として、４層の光導波路５１〜５４が形成されている場合について説明する。
【００５７】
本実施の形態では、例えばフレキシブル光導波路基板４０に４個の光素子チップ３１〜３４が搭載される。なお、光素子チップ３１〜３４については、これらが搭載される位置を点線で示している。光素子チップ３１〜３４には、それぞれ４個の光素子が形成されている。フレキシブル光導波路基板４０には、それぞれ４本ずつの光導波路５１〜５４が形成されている。光素子チップ３１が搭載される側の光導波路５１〜５４の端には、それぞれ第１のミラー８１〜８４が形成されている（図１０Ａ）。つまり、光素子チップ３１〜３４は、それぞれ光導波路５１〜５４と光結合するように配置されている。
【００５８】
光導波路５１は最上層に形成され、それより下の層には、光導波路５２〜５４が順に形成されている（図１０Ｂ及び図１０Ｃ）。光素子と光導波路の光結合効率を向上するためには、光素子と光導波路の距離を近づけることが有効である。そのため、フレキシブル光導波路基板４０には段差を設けている。これにより、各光導波路と、これと光結合される光素子と、を可能な限り短い距離にて配置することができる（図１０Ｂ）。また、端部９０では、光導波路５１〜５４の端に、伝搬する光を光路変換させるための第２のミラー９１〜９４がそれぞれ形成されている（図１０Ｃ）。
【００５９】
光導波路５１〜５４は、光素子チップ３１〜３４から、曲線部を経て端部９０に向かうにつれて、徐々にピッチが狭くなる。それと同時に、光導波路５１〜５４は垂直方向で層上に重なり合い、端部９０においては図１０Ｃに示すような層構造を有することとなる。また、端部９０では、フレキシブル光導波路基板４０に段差が形成され、ミラー９１からミラー９４に向けて、フレキシブル光導波路基板４０の厚さが段階的に薄くなっている。つまり、本構成によれば、フレキシブル光導波路基板４０の端部９０側の幅を、フレキシブル光導波路基板４と比べて狭くすることができる。
【００６０】
上述の実施の形態１〜８においては、図２に示すフレキシブル光導波路基板４を用いたが、本実施の形態に係るフレキシブル光導波路基板４０を用いることができる。図１２は、実施の形態１〜８において、フレキシブル光導波路基板４０を用いた場合の半導体装置の下面図である。図１２に示すように、フレキシブル光導波路基板４０を用いれば、第２のミラーが形成されている範囲、つまり、ボード１１と光結合する箇所の範囲の幅を狭くすることが可能である。そのため、ボード１１との光結合箇所をさらにパッケージ基板２の中心近くに配置することが可能になる。よって、パッケージ基板２やボード１１の応力や熱による反りに起因する光結合のアライメントずれの影響を、実施の形態１〜８に比べて、より低減できる。これにより、光結合の効率をさらに向上できるともに、ボード１１の光配線密度をさらに向上させることができる。なお、フレキシブル光導波路基板４０を用いる場合には、ボード１１の光導波路１２も複数の光導波路層から構成される。
【００６１】
その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の各実施の形態では、フレキシブル光導波路基板の光導波路と、ボードの光導波路と、をミラーにより光結合したが、結合効率を向上させるために、フレキシブル光導波路基板の第２のミラーと、ボードのミラーとの間にレンズなどの集光手段を配置してもよい。これにより、フレキシブル光導波路基板から出射された光を集光してボードの導波路に、また、ボードから出射された光を集光してフレキシブル光導波路基板の導波路に高効率で入射させることが可能となる。また、光変換手段はミラーに限られず、グレーティングカップラやコネクタなど、任意の手段を用いてもよい。
【００６２】
パッケージ基板とボードとは、はんだボールで接続されているが、例えばソケットなどの、任意の接続方法を用いてもよい。また、ボードの表面に光導波路を形成しているが、ボードの内部に光導波路を形成してもよい。
【００６３】
光素子チップに形成される光素子の個数は４個に限られず、任意の個数としてよい。また、各光素子チップ３に形成されている光素子の個数は異なってもよい。さらに、光素子チップ３には光素子だけでなく、任意の電子デバイスや電気回路、たとえば光素子を駆動するドライバやレシーバが集積されて形成されていてもよい。
【００６４】
パッケージ基板に実装されるＬＳＩチップは１個に限られず、複数でもよい。また、ＬＳＩチップと光素子チップとはフリップチップ接続で実装されているが、例えばワイヤボンディングやＴＡＢ（Tape Automated Bonding）などの、任意の実装方法により実装してもよい。
【００６５】
フレキシブル光導波路基板の個数は４つに限られず、任意の個数でもよい。また、フレキシブル光導波路基板はバンプ以外の任意の方法でパッケージ基板２に接続されていてもよい。また、第１〜３のミラーはダイシングブレードによる加工ではなく、レーザ加工など、任意の加工方法で形成されていてもよい。
【００６６】
実施の形態９では、フレキシブル光導波路基板４０には４層の光導波路が形成されているが、フレキシブル光導波路基板４０に形成される光導波路の層数は４層に限られない。また、フレキシブル光導波路基板４０に搭載される光素子チップ３の個数は４個に限られず、任意の個数でもよい。フレキシブル光導波路基板４０では、光素子チップ３１〜３４は、それぞれ順に光導波路５１〜５４と光結合する構成であるが、光素子チップと光結合する光導波路は、任意の組み合わせとしてもよい。また、フレキシブル光導波路基板４０では、光素子チップ３１から光素子チップ３４に向けてフレキシブル光導波路基板４が段階的に薄くなるが、段差は段階的に設けられることに限られないし、段差を形成しなくてもよい。また、複数層に形成された各光導波路は、端部９０において重なっていなくてもよいし、部分的に重なっていてもよい。端部９０では、ミラー９１からミラー９４に向けて段階的にフレキシブル光導波路基板４０の厚さが薄くなっているが、段差は段階的に設けられることに限られなし、段差を形成しなくてもよい。
【００６７】
この出願は、２００９年１１月４日に出願された日本出願特願２００９−２５３１１７を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【００６８】
本発明にかかる技術は、サーバ、ルータ、コンピュータなどの機器で用いられるＬＳＩ等の半導体部品間の光インターコネクションなどに利用することが可能である。
【符号の説明】
【００６９】
１  ＬＳＩチップ
２  パッケージ基板
３  光素子チップ
４  フレキシブル光導波路基板
５  光導波路
６  電気配線
７  はんだボール
８  第１のミラー
９  第２のミラー
１０  光素子チップ搭載位置
１１  ボード
１２  光導波路
１３  第３のミラー
１４  電子素子チップ
１６  電気配線
１７  バンプ
３１〜３４  光素子チップ
４０  フレキシブル光導波路基板
５１〜５４  光導波路
６１  ＬＳＩチップ
６２  パッケージ基板
６３  光素子チップ
６４  光ビア
６６  電気配線
６７  はんだボール
７１  ボード
７２    光導波路
７３    ミラー
７７    バンプ
８１〜８４  第１のミラー
９０  端部
９１〜９４  第２のミラー
１００、２００、３００、４００、５００、６００、７００、８００  半導体装置
１０００  ＬＳＩパッケージ
【図１Ａ】
2011055511.tif 000003
【図１Ｂ】
2011055511.tif 000004
【図１Ｃ】
2011055511.tif 000005
【図２】
2011055511.tif 000006
【図３Ａ】
2011055511.tif 000007
【図３Ｂ】
2011055511.tif 000008
【図４Ａ】
2011055511.tif 000009
【図４Ｂ】
2011055511.tif 000010
【図５Ａ】
2011055511.tif 000011
【図５Ｂ】
2011055511.tif 000012
【図６Ａ】
2011055511.tif 000013
【図６Ｂ】
2011055511.tif 000014
【図７Ａ】
2011055511.tif 000015
【図７Ｂ】
2011055511.tif 000016
【図８Ａ】
2011055511.tif 000017
【図８Ｂ】
2011055511.tif 000018
【図９Ａ】
2011055511.tif 000019
【図９Ｂ】
2011055511.tif 000020
【図１０Ａ】
2011055511.tif 000021
【図１０Ｂ】
2011055511.tif 000022
【図１０Ｃ】
2011055511.tif 000023
【図１１】
2011055511.tif 000024
【図１２Ａ】
2011055511.tif 000025
【図１２Ｂ】
2011055511.tif 000026
【手続補正書】
【提出日】平成24年5月1日(2012.5.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体集積回路と、
前記半導体集積回路が実装されるパッケージ基板と、
前記パッケージ基板の第１の面上に配置され、前記パッケージ基板を介して前記半導体集積回路と電気的に接続される光素子と、
一端が前記光素子と光結合され、他端が前記第１の面と対向する前記パッケージ基板の第２の面側に配置され、可撓性を有する可撓性光導波路と、を少なくとも備える、
半導体装置。
【請求項２】
前記可撓性光導波路は、
可撓性を有する可撓性基板と、
前記可撓性基板に形成された複数の光導波路と、
前記複数の光導波路を伝搬する光の方向を変換する光路変換手段と、を備える、
請求項１に記載の半導体装置。
【請求項３】
前記光路変換手段は、
前記複数の光導波路の一端又は両端に形成される、
請求項２に記載の半導体装置。
【請求項４】
前記光路変換手段は、
前記複数の光導波路のうち、一部の前記光導波路の一端又は両端に形成される、
請求項３に記載の半導体装置。
【請求項５】
前記光路変換手段は反射鏡である、
請求項２乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記複数の光導波路はそれぞれ曲線部を備え、
前記光素子と光結合された一端での前記曲線部を備える前記光導波路間の間隔は、他端での間隔よりも大きい、
請求項２乃至５のいずれか一項に記載の半導体装置。
【請求項７】
前記複数の光導波路のうち、一部の前記光導波路はそれぞれ曲線部を備え、
前記光素子と光結合された一端での前記曲線部を備える前記一部の光導波路間の間隔は、他端での間隔よりも大きい、
請求項２乃至５のいずれか一項に記載の半導体装置。
【請求項８】
前記複数の光導波路は、積層された複数の光導波路層に分かれて形成される、
請求項２乃至７のいずれか一項に記載の半導体装置。
【請求項９】
前記第１の面と対向する前記パッケージ基板の前記第２の面側に配置された前記可撓性光導波路の一端側では、前記光導波路層がそれぞれ重なり合うことにより、前記複数の光導波路は部分的に重なり合って形成されている、
請求項８に記載の半導体装置。
【請求項１０】
半導体集積回路をパッケージ基板に実装し、
光素子を前記パッケージ基板の第１の面上に配置して、前記パッケージ基板を介して前記半導体集積回路と電気的に接続し、
可撓性を有する可撓性光導波路の一端を前記光素子と光結合するとともに、他端を前記第１の面と対向する前記パッケージ基板の第２の面側に配置する、
半導体装置の製造方法。
【国際調査報告】
2011055511.tif 000027
2011055511.tif 000028
2011055511.tif 000029
2011055511.tif 000030