(57)【要約】  素子分離領域を備えた半導体装置の製造方法は、半導体基板に前記素子分離領域を形成するためのシャロートレンチを形成する工程と、前記シャロートレンチを含む前記半導体基板上に、塗布液を塗布する工程と、前記塗布された塗布膜を素子分離用絶縁物に改質する工程とを含む。前記塗布液は、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１乃至３、０≦ｘ≦１．０）で示される組成物の一種又は二種以上および溶媒を含んで構成される。前記改質する工程は、前記塗布膜を酸化性雰囲気中で、かつ１０Ｔｏｒｒ乃至２００Ｔｏｒｒの減圧下で、熱処理することによってＳｉＯ２膜に改質する工程を有する。改質工程では、粒状化及び／又はボイドの発生のないＳｉＯ２膜に改質する。
2011138906.tif 000002
【特許請求の範囲】
【請求項１】
素子分離領域を備えた半導体装置の製造方法において、半導体基板に前記素子分離領域を形成するためのシャロートレンチを形成する工程と、
前記シャロートレンチを含む前記半導体基板上に、塗布液を塗布する工程と、
前記塗布された塗布膜を素子分離用絶縁物に改質する工程とを含み、
前記塗布液は、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１乃至３、０≦ｘ≦１．０）で示される組成物の一種又は二種以上および溶媒を含んで構成され、
前記改質する工程は、前記塗布膜を酸化性雰囲気中で、かつ１０Ｔｏｒｒ乃至２００Ｔｏｒｒの減圧下で、熱処理する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記熱処理は８００℃乃至９００℃の温度
で行われることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法において、前記酸化性雰囲気が少なくとも水蒸気ガスを含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、更に、前記改質された素子分離用絶縁物を、ＣＭＰを施すことなく、表面を半導体基板表面と同等の高さにする工程を含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、前記表面を半導体基板表面と同等の高さにする工程は、エッチング工程であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項３記載の半導体装置の製造方法において、更に、前記素子分離領域によって画成された前記半導体基板の素子形成領域にソース領域およびドレイン領域を形成する工程および前記素子形成領域上にゲート絶縁膜を介してゲート電極を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１又は２に記載の半導体装置の製造方法において、前記一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１乃至３、０≦ｘ≦１．０）で示される組成物は、ｘの範囲が０．５≦ｘ≦０．９の組成物であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１又は２に記載の半導体装置の製造方法において、前記一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１乃至３、０≦ｘ≦１．０）で示される組成物は、ｘの範囲が０．６≦ｘ≦０．８の組成物であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１又は２に記載の半導体装置の製造方法において、前記塗布液における前記組成物の濃度を５重量％乃至２０重量％とすることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１又は２に記載の半導体装置の製造方法において、前記改質する工程における減圧圧力を２０Ｔｏｒｒ乃至５０Ｔｏｒｒとすることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項３に記載の半導体装置の製造方法において、前記改質する工程における前記酸化性雰囲気は、酸素ガスと水蒸気ガスとの混合ガスの流れによってつくるものであって、水蒸気ガスの割合が５容積％以上であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項４に記載の半導体装置の製造方法において、前記改質する工程の前に、前記塗布膜を大気雰囲気で減圧下２００℃以下の温度で乾燥する工程と、ついで温度を上昇させて不活性ガス雰囲気で９００℃以下の程度で減圧下加熱する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、シャロートレンチアイソレイション（以下、ＳＴＩと略称する）構造を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＳＴＩ構造を備えた半導体装置は、半導体基板の表面に設けられたシャロートレンチ（浅溝）内に、絶縁膜からなる素子分離領域を形成し、素子分離領域で互いに分離された複数の素子形成領域に半導体素子を形成してなるものである。このような半導体装置の製造においては、ＣＭＰ(chemical-mechanical polishing)工程を経ることが従来必須であった。すなわち、ＳＴＩ構造形成においてはシャロートレンチを含む半導体基板上に絶縁膜を成膜するが、トレンチの凹凸が絶縁膜表面に現れるため、絶縁膜表面をＣＭＰによって平坦にして、シャロートレンチ内のみに絶縁膜が残るようにして素子分離領域を形成する手法が採用されている。しかしながら、ＣＭＰ工程はエッチング等に比較してコストの高い工程であるため、ＣＭＰの実施は半導体装置のコスト上昇の一因ともなっている。【０００３】
特許文献１は、ＳＴＩ溝内を絶縁膜で埋め込むプロセスとして、シリコン基板に平坦化塗布膜を塗布し、それを熱処理でＳｉＯ２膜に改質することで、表面が平坦でかつＳＴＩ溝内を素子分離用ＳｉＯ２膜で埋め込むプロセスを開示している。この方法によればＣＭＰ工程を不要にすることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開 ＷＯ 2009/022719号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１乃至３、０≦ｘ≦１．０）で示される組成物一種又は二種以上と溶媒とで構成される塗布膜を用い、シャロートレンチを埋めるように該塗布液を塗布し、この塗布膜を８００℃乃至９００℃で焼成してＳｉＯ２に改質することによって素子分離領域を形成することが開示されている。【０００６】
しかしながら、本発明者等が見出した知見によれば、特許文献１の素子分離領域におけるＳｉＯ２層は、粒状になったり（粒状化）、ボイドが生じるという問題がある。このような不均質なＳｉＯ２層は、半導体デバイスの素子間のリーク電流を招き、素子分離に支障が生じることが懸念されとともに、製造プロセス面では平坦化プロセスで素子分離領域を平坦化できない懸念がある。【０００７】
そこで、本発明の技術的課題は、上記のプロセスにおいて、シャロートレンチを埋める絶縁膜が粒状になること（粒状化）がなく、ボイドが生じることがない半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、素子分離領域を備えた半導体装置の製造方法において、半導体基板に前記素子分離領域を形成するためのシャロートレンチを形成する工程と、前記シャロートレンチを含む前記半導体基板上に、塗布液を塗布する工程と、前記塗布された塗布膜を素子分離用絶縁物に改質する工程とを含み、
前記塗布液は、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１乃至３、０≦x≦１．０）で示される組成物の一種又は二種以上および溶媒を含んで構成され、前記改質する工程は、前記塗布膜を酸化性雰囲気中で、かつ１０Ｔｏｒｒ乃至２００Ｔｏｒｒの減圧下で、熱処理することによってＳｉＯ２膜に改質する工程であることを特徴とする半導体装置の製造方法が得られる。【０００９】
また、本発明によれば、前記半導体装置の製造方法において、前記熱処理は８００℃乃至９００℃の温度で行われることを特徴とする半導体装置の製造方法が得られる。【００１０】
また、本発明によれば、前記半導体装置の製造方法において、前記酸化性雰囲気が少なくとも水蒸気ガスを含むことを特徴とする半導体装置の製造方法が得られる。【００１１】
また、本発明によれば、前記半導体装置の製造方法において、更に、前記改質されたＳｉＯ２膜を、ＣＭＰを施すことなく、表面を半導体基板表面と同等の高さにする工程を含むことを特徴とする半導体装置の製造方法が得られる。【００１２】
また、本発明によれば、前記半導体装置の製造方法において、前記表面を半導体基板表面と同等の高さにする工程は、エッチング工程であることを特徴とする半導体装置の製造方法が得られる。【００１３】
また、本発明によれば、前記半導体装置の製造方法において、前記素子分離領域によって画成された前記半導体基板の素子形成領域にソース領域およびドレイン領域を形成する工程および前記素子形成領域上にゲート絶縁膜を介してゲート電極を形成する工程を含むことを特徴とする半導体装置の製造方法が得られる。【００１４】
また、本発明によれば、前記半導体装置の製造方法において、前記塗布液を塗布する工程は、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１乃至３、０．５≦ｘ≦０．９）で示される組成物一種又は二種以上および溶媒で構成される塗布液を用いることを特徴とする半導体装置の製造方法が得られる。【００１５】
また、本発明によれば、前記塗布液における前記組成物の濃度を、５重量％乃至２０重量％とすることを特徴とする半導体装置の製造方法が得られる。【００１６】
本発明においては、前記組成物のｘの値は、前記一般式で示される組成物の塗布液中での均一性の点で０．６乃至０．８が好ましく、特に０．７前後が好ましく、塗布液における組成物の濃度は１０重量％前後が特に好ましい。また、塗布液を酸化性雰囲気で熱処理する際の減圧力は２０Ｔｏｒｒ乃至５０Ｔｏｒｒが特に好ましい。酸化性雰囲気とするために、酸素ガスと水蒸気ガスとの混合ガスを流すのが好ましい。前記酸化性雰囲気とするための混合ガスは水蒸気ガスが５容積％の割合以上の割合で流入するのが特に好ましい。【００１７】
本発明の好ましい態様においては、塗布膜はまず大気雰囲気で減圧下、２００℃以下の温度で乾燥され、ついで温度を上昇させて不活性ガス雰囲気で８００℃乃至９００℃程度で減圧下熱処理することによって未反応低分子成分や有機分解成分を除去しつつＳｉＯ２膜を成長させ、次いで８００℃乃至９００℃程度の高温に維持しつつ酸化性ガス雰囲気で、減圧下で熱処理することで、ボイドや粒状化のないＳｉＯ２膜を形成することができる。
【発明の効果】
【００１８】
本発明に係る製造方法では、素子分離領域にボイドや粒状化のない優れた特性のＳｉＯ２膜を形成することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る半導体装置の製造工程のうち、絶縁性塗布膜をスピンコートする工程を説明する断面図である。
【図２】本発明の実施例を説明するための図であり、ここでは、図１に示された絶縁性塗布膜を用いたＳＴＩ素子分離領域を説明する断面図を示している。
【図３】本発明に従って形成されたＳＴＩ素子分離構造を含む半導体装置の製造工程を説明する断面図である。
【図４】本発明の実施例において、半導体基板に設けたトレンチを示す断面図である。
【図５】本発明の実施例１、２、３及び比較例１において、トレンチを含む半導体基板に絶縁性塗布膜を塗布し焼成して形成されたＳＴＩ素子分離領域の断面を示す写真である。
【図６】本発明の実施例４から実施例９において、トレンチを含む半導体基板に絶縁性塗布膜を塗布し焼成して形成されたＳＴＩ素子分離領域の断面を示す写真である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
図１は、本発明に係る表面平坦化塗布膜（平滑化膜）を用いた半導体装置の製造工程の一部を示す断面図である。具体的に説明すると、シリコン基板１００中に、リン（Ｐ）を打ち込むことによって形成されたｎウェル５１と、ボロン（Ｂ）を打ち込むことによって形成されたｐウェル５２が設けられている。
【００２２】
更に、ｎウェル５１とｐウェル５２との境界部の表面、及び、ｎウェル及びｐウェルの表面には、素子分離のためのシャロートレンチ（ＳＴ）５７が形成されている。図示されたシャロートレンチ５７は０．２２μｍの幅、０．２５μｍの深さを有している。
【００２３】
ｎウェル５１、ｐウェル５２の表面には、ＳｉＯ２膜１１が形成されており、また、シャロートレンチ５７の底面及び側面にもＳｉＯ２膜５８が形成されている。
【００２４】
図示されたＳｉＯ２膜１１及び５８上に、スピンコートによって絶縁性塗布膜１１０が塗布されている。当該絶縁性塗布膜１１０は、例えば、（ＣＨ３ＳｉＯ３／２）ｘ（ＳｉＯ２）１−ｘ（但し、０≦ｘ≦１．０）なる組成を有する材料を塗布することによって形成されている。この組成物は、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１乃至３、０≦x≦１．０）において、ｎ＝１とした場合の組成物である。
【００２５】
絶縁性塗布膜１１０の組成は、組成物を表す式（ＣＨ３ＳｉＯ３／２）ｘ（ＳｉＯ２）１−ｘからも明らかな通り、絶縁性塗布膜はＳｉ、Ｃ、及びＯを含んでおり、これらの成分の原子の個数の比は、Ｏ＞Ｓｉ＞１／２Ｃである。この組成物は、以下の説明で、ＳｉＣＯと簡略表記されることもある。
【００２６】
また、絶縁性塗布膜１１０はメチル基（ＣＨ３）を含んでおり、当該メチル基は、空気中において３５０℃ぐらいから遊離するが、窒素（Ｎ２）ガス中では４００℃では遊離しない。ここで、ｘ＝１．０、即ち、ＣＨ３ＳｉＯ３／２成分のみの状態では、絶縁性塗布膜の比誘電率ｋは２．７であり、ｘ＝０．９ではｋは２．８、ｘ＝０．７ではｋは２．９、ｘ＝０．５ではｋは３．３となる。塗布液は上記の組成物５重量％以上を溶媒に溶かしたものを用い、塗布後、減圧下（５Ｔｏｒｒ）、大気雰囲気中で、１３０℃程度で、５分間加熱して乾燥させ、次いで不活性ガス（例えば窒素ガス）雰囲気中で減圧下（５Ｔｏｒｒ）、温度を１３０℃から上昇させて溶媒を完全に除去する。４００℃で加熱すると、比誘電率ｋが２．７乃至３．３のものが得られる。いずれもメチル基が遊離せず残存するためである。ここでは高絶縁体とするので、９００℃において１２０分加熱する。その結果、上記メチル基が遊離して、絶縁性塗布膜１１０はＳｉＯ２になる。
【００２７】
引き続いて、本実施の形態においては、９００℃のまま流入ガスを窒素ガスから酸化性のガス（Ｈ２ＯとＯ２との混合ガス）に切り替え、１０Ｔｏｒｒ乃至２００Ｔｏｒｒに減圧し、６０分間加熱する。その結果、ボイドが発生せず、粒子状物の発生も避けることが出来る。また、このときの比誘電率ｋは４．０となる。なお、本発明における減圧力の表示（Ｔｏｒｒ）は絶対真空における真空圧力を０Ｔｏｒｒとした場合の減圧力表示である。
【００２８】
従来は、９００℃のまま流入ガスを窒素ガスから酸化性のガスに切り替え、常圧（７６０Ｔｏｒｒ）で、６０分間加熱し、高品質のＳｉＯ２に改質していた。しかしながら、ＳｉＯ２膜にボイドが発生したり、粒子状になってしまうという問題の発生が避けられなかった。本実施の形態においては、９００℃で、酸化性のガス雰囲気で、６０分間加熱するという過程は同じであるが、１０Ｔｏｒｒ乃至２００Ｔｏｒｒに減圧して熱処理を行う。その結果、ボイドが発生せず、粒子状物の発生も避けることが出来る。
【００２９】
図１において、絶縁性塗布膜１１０を形成する塗布液は常温では液状であるから、当該絶縁性塗布膜１１０は半導体基板上にスピンコート法により塗布することができ、塗布された状態では、流動性を有しているため、底面の凹凸形状を反映せず、高い平坦性を有している。すなわち、シャロートレンチ５７、ＳｉＯ２膜５８等によるシリコン基板１００上の凹凸には影響を受けることなく、表面を平坦な状態に維持できる。この絶縁性塗布膜１１０を上記のように乾燥・加熱・焼成することによって得られた表面平坦化膜をエッチングした場合、シリコン窒化膜（Ｓｉ３Ｎ４）、シリコン基板１００等と明確に識別することができるから、シリコン窒化膜（Ｓｉ３Ｎ４）をＳｉＯ２膜１１の上に設けておいてそれをストッパーとするか、又はシリコン基板１００をストッパーとして表面平坦化膜を平坦な状態を維持したままエッチングできる。したがって、表面平坦化膜はＣＭＰを用いることなく、エッチングだけで、表面の平坦性を保ちつつ均一に除去することができる。
【００３０】
図１に示された絶縁性塗布膜１１０は、塗布・乾燥・加熱後、８００℃乃至９００℃の温度で酸化性ガスを流しつつ減圧下で熱処理（焼成）される。この熱処理の結果、絶縁性塗布膜１１０はボイドや粒子化のないＳｉＯ２に改質される。改質後の絶縁性塗布膜１１０は、平坦な表面を維持したＳｉＯ２膜となる。
【００３１】
図２は、改質後の絶縁性塗布膜１１０であるＳｉＯ２膜のうち、シリコン基板１００のｎウェル５１、ｐウェル５２上のＳｉＯ２膜がエッチングされた状態が示されている。
【００３２】
この場合、シャロートレンチ５７内には、ＳｉＣＯを完全に改質することによって得られたＳｉＯ２からなるＳＴＩ素子分離領域２ａが残されている。
【００３３】
図２に示すように、シャロートレンチ５７内のＳＴＩ分離領域２ａの表面は、シリコン基板１００の表面と同一平面を形成している。これは、シリコン基板１００をエッチングストッパーとして、ＳｉＯ２膜をエッチングできるからである。
【００３４】
本発明に係るＳｉＯ２膜は、ＣＭＰが不要であるため、平坦な表面を備えた表面平坦化膜として利用できるだけでなく、ボイドがなく、粒子状物もない絶縁特性に優れたＳＴＩ素子分離領域を形成できる。素子分離領域２ａの誘電率は、ＳｉＯ２の誘電率と等しい４．０である。
【００３５】
図３において、図２に示されるＳＴＩ素子分離領域２ａを形成した後に行なわれる半導体装置の製造工程を説明する。
【００３６】
絶縁性塗布膜１１０を熱処理することによって形成されたＳＴＩ素子分離領域２ａが、シャロートレンチ５７に埋設された図２の構造に、図３に示すように、半導体素子を構成する各領域が形成される。すなわち、図３に示されているように、ＳＴＩ素子分離領域２ａで囲まれたｎウェル５１及びｐウェル５２（それぞれが素子形成領域である）の表面には、窒化シリコン（Ｓｉ３Ｎ４）によって形成されたゲート絶縁膜７０が形成され、各ゲート絶縁膜７０上には、ゲート電極７２が搭載されている。各ゲート電極７２及びゲート絶縁膜７０の側面及び表面は酸化膜１７によって覆われている。
【００３７】
また、ｎウェル５１の表面には、ｐ型不純物を打ち込むことによって形成されたｐ型素子領域（ソース又はドレイン領域）７４が設けられ、他方、ｐウェル５２の表面には、ｎ型不純物を打ち込むことによって形成されたｎ型素子領域（ソース又はドレイン領域）７６が設けられている。尚、各素子領域（ソース又はドレイン領域）７４、７６の表面にはコンタクトのためのシリサイド層７７が形成されている。
【００３８】
図示された例では、ｎウェル５１及びｐウェル５２上に、それぞれ形成された２つのＭＯＳトランジスタ間のゲート電極７２の間隔は４５ｎｍである。
【００３９】
この構造に従来公知の方法で多層配線を形成し、ＬＳＩを完成させる。
【００４０】
なお、上述の実施形態では、先に示した一般式においてｎ＝１の組成物、すなわち、（ＣＨ３ＳｉＯ３／２）ｘ（ＳｉＯ２）１−ｘ（但し、０≦ｘ≦１．０）なる組成の塗布膜を用いた例を示したが、この式のＣＨ３ＳｉＯ３／２の代わりに例えば（ＣＨ３）２ＳｉＯや、（ＣＨ３）３ＳｉＯ１／２等、またはそれらの混合体を使用してもよい。すなわち、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１乃至３、０≦ｘ≦１．０）で示される組成物一種又は二種以上と溶媒とで構成される塗布膜を用いるのが、本発明の特徴である。ここで、前記の一般式の最初の「Ｏ」のサフィックスは、２−（ｎ／２）である。
【００４１】
なお、上記組成物のｘの値が０．５乃至０．９のものをもちいるとボイドの発生を避けやすいことが判明した。特に、０．７前後が好ましい。塗布液における上記組成物の濃度は、５重量％乃至２０重量％とするとボイドの発生を避けやすいことも判明した。特に、１０重量％前後が好ましい。粒状物の発生（粒状化）を避けるには、塗布膜を酸化性雰囲気で熱処理する際の圧力を１０Ｔｏｒｒ乃至２００Ｔｏｒｒの減圧下で、熱処理すればよいが、２０Ｔｏｒｒ乃至５０Ｔｏｒｒが特に好ましい。
【００４２】
塗布膜を酸化するための酸化性雰囲気としては、塗布膜を酸化できるガスであればよく、好ましくは水蒸気ガス又は酸素ガスを含むガスの雰囲気或いは水蒸気ガス又は酸素ガスを含むガスが流れる雰囲気がよい。より好ましくは水蒸気ガスを含むガスの雰囲気或いは水蒸気ガスを含むガスが流れる雰囲気がよい。さらに好ましくは、水蒸気ガスと酸素ガスとを含むガスの雰囲気或いは水蒸気ガスと酸素ガスとを含むガスとが流れる雰囲気がよく、これらの混合ガスでもよい。混合ガスの体積が１００容量％とした場合に、水蒸気ガスが５容量％以上含まれる水蒸気ガスと酸素ガスの混合ガス中がよく、特に、５容積％乃至５０容積％で塗布膜を８００℃乃至９００℃の温度で熱処理焼成することによって酸化すると、電気絶縁性の点で良質なＳｉＯ２膜が得られる。
【００４３】
塗布膜を酸化するための熱処理焼成温度は、８００℃乃至９００℃の温度がよいが、さらに好ましくは８５０℃乃至９００℃の温度で酸化すると、電気絶縁性に優れたより良質なＳｉＯ２膜が得られる。
【００４４】
トレンチの内壁を覆う膜５８は、厚さは５ｎｍ以下でよく、下地シリコンを直接酸化して形成した酸化シリコンのほか、下地シリコンを直接窒化するかまたはＣＶＤで形成した窒化シリコンでもよく、両方から構成しても良い。あるいは、この膜５８は設けずに、下地シリコン表面に直接平坦化膜を形成してもよい。
【００４５】
（実施例１）
図４は、本発明の実施例１におけるシャロートレンチの断面図を示す。これは、シリコン基板４０に複数のトレンチ４１が設けられ、各トレンチは、入り口部の口径ａが１３０ｎｍ、高さｂが５００ｎｍ、底面の口径ｃが４７ｎｍであり、この寸法のトレンチ形成基板を作製した。参考例として、ｂおよびｃは前記寸法と同じで、ａが２２０ｎｍのものと、３８０ｎｍのトレンチ形成基板も作製した。
【００４６】
図４の、トレンチ入り口部の口径ａが１３０ｎｍのシリコン基板のトレンチ内と基板上を覆うように塗布膜をスピンコートした。塗布膜としては、組成式（ＣＨ３ＳｉＯ３／２）ｘ（ＳｉＯ２）１−ｘで、ｘ＝０．７の組成物を１０重量％含むものを用いた。塗布膜形成後、サンプルを熱処理室へ導入し、（１）減圧下（５Ｔｏｒｒ）、大気雰囲気中で、１３０℃で、５分間加熱して塗布膜を乾燥させ、次いで、（２）熱処理室に窒素ガスを流しつつ減圧下（５Ｔｏｒｒ）、温度を１３０℃から上昇させ、９００℃において１２０分加熱した。引き続いて、（３）９００℃のまま熱処理室への流入ガスを窒素ガスから、酸化性雰囲気のガスとして１０容量％のＨ２Ｏガスと９０容量％のＯ２ガスとの混合ガスを、Ｈ２Ｏガスが２００ｃｃ／ｍｉｎ、Ｏ２ガスが１８００ｃｃ／ｍｉｎの流量で流しつつ、２０Ｔｏｒｒの減圧下で、６０分間加熱し、半導体装置サンプルを作製した。また参考例として、トレンチ入り口部の口径ａが２２０ｎｍ、３８０ｎｍのシリコン基板についても実施例１と同一条件で半導体装置サンプルを作製した。これらの作製した半導体装置サンプルの、トレンチ部を含むシリコン基板を縦方向に切断し、その断面をＳＥＭ（電子顕微鏡）観察した時の写真を、それぞれ図５に示す。なお、図５において、写真上の線（白線）はＳＴＩ（シャロートレンチアイソレイション）素子分離境界線を視認し易くするために、例示したものである。
【００４７】
図５において、実施例１と表示した列の上段の写真が示すように、トレンチ入り口部の口径ａが１３０ｎｍのシリコン基板に塗布し、酸化性雰囲気ガスが２０Ｔｏｒｒに減圧された状態で熱処理焼成した実施例１の場合、ボイドの発生はなく、粒状物の形成も認められず、良好なＳＴＩ素子分離領域となっており、優れた素子分離領域が形成できていた。なお、減圧力を１０Ｔｏｒｒに下げても（即ち、減圧度を上げても）ほぼ同じ結果が得られた。また、参考例であるトレンチ入り口部の口径ａがより広い２２０ｎｍ、３８０ｎｍにおいても同様の結果が得られた。
【００４８】
（実施例２）
実施例２では、実施例１における(３)の工程で、酸化性雰囲気ガスの圧力を４０Ｔｏｒｒにし、この点以外を実施例１と同じ条件にして、半導体装置サンプルを作製した。
【００４９】
また、参考例として、トレンチ入り口部の口径ａが２２０ｎｍ、３８０ｎｍのシリコン基板についても、実施例２と同一条件で半導体装置サンプルを作製した。
【００５０】
図５において、実施例２と表示した列の上段の写真が示すように、トレンチ入り口部の口径ａが１３０ｎｍのシリコン基板に塗布し、酸化性雰囲気ガスが４０Ｔｏｒｒに減圧された状態で熱処理焼成した実施例２の場合にも、ボイドの発生はなく、粒状物の形成も認められず、良好なＳＴＩ素子分離領域となっており、優れた素子分離領域が形成できていた。また、参考例であるトレンチ入り口部の口径ａがより広い２２０ｎｍ、３８０ｎｍの基板を用い、実施例２と同じ条件化で作製したサンプルについても、同様の結果が得られた。
【００５１】
（実施例３）
実施例３では、実施例１における(３)の工程で、酸化性雰囲気ガスの圧力を２００Ｔｏｒｒにし、この点以外を実施例１と同じ条件にして、半導体装置サンプルを作製した。
【００５２】
また、参考例として、トレンチ入り口部の口径ａが２２０ｎｍ、３８０ｎｍのシリコン基板についても、実施例３と同一条件で半導体装置サンプルを作製した。
【００５３】
図５において、実施例３と表示した列の上段の写真が示すように、トレンチ入り口部の口径ａが１３０ｎｍのシリコン基板に塗布し、酸化性雰囲気ガスが２００Ｔｏｒｒに減圧された状態で熱処理焼成した実施例３場合にも、ボイドの発生はなく、粒状物の形成も認められず、良好なＳＴＩ素子分離領域となっており、優れた素子分離領域が形成できていた。また、参考例であるトレンチ入り口部の口径ａがより広い２２０ｎｍ、３８０ｎｍの基板を用い、実施例３と同じ条件で作製したサンプルについても、同様の結果が得られた。
【００５４】
（比較例１）
減圧力を４００Ｔｏｒｒ、６００Ｔｏｒｒ、更に減圧ではなく常圧（即ち７６０Ｔｏｒｒ）とした以外は実施例１と同一条件で加熱した半導体装置サンプルを作製した。また参考例として、トレンチ入り口部の口径ａが２２０ｎｍ、３８０ｎｍのシリコン基板についても比較例１と同一条件で半導体装置サンプルを作製した。これらの作製した半導体装置サンプルの、トレンチ部を含むシリコン基板を縦方向に切断し、その断面をＳＥＭ観察した時の写真を、それぞれ図５に示す。
【００５５】
図５において、比較例である４００Ｔｏｒｒ、６００Ｔｏｒｒの減圧下および常圧（７６０Ｔｏｒｒ）下で、Ｈ２Ｏガス１０容積％とＯ２ガス９０容積％との混合ガスの流れる雰囲気中で、９００℃で熱処理焼成した場合は、ＳＴＩ素子分離領域のＳｉＯ２が粒状化しており、粒状物の形成が明瞭に認められた。従って比較例１の結果は実施例１より劣る結果であった。また、参考例であるトレンチ入り口部の口径ａがより広い２２０ｎｍ、３８０ｎｍにおいても同様の結果が得られた。
【００５６】
（実施例４）
トレンチ入り口部の口径ａは１３０ｎｍのシリコン基板を使用し、実施例１の（３）の工程で、酸化性雰囲気のガスとして５容量％のＨ２Ｏガスと９５容量％のＯ２ガスとの混合ガスを、Ｈ２Ｏガスが１００ｃｃ／ｍｉｎ、Ｏ２ガスが１９００ｃｃ／ｍｉｎの流量で流しつつ、５０Ｔｏｒｒの減圧下で加熱した以外は、実施例１と同一な条件で、半導体装置サンプルを作製した。この作製した半導体装置サンプルの、トレンチ部を含むシリコン基板を縦方向に切断し、その断面をＳＥＭ観察した時の写真を図６の（Ａ）に示す。なお、図６において、写真上の線（白線）はＳＴＩ（シャロートレンチアイソレイション）素子分離境界線を視認し易くするために、例示したものである。
【００５７】
図６の（Ａ）において、ボイドの発生はなく、粒状物の形成も認められず、良好なＳＴＩ素子分離領域となっていた。
【００５８】
（実施例５）
トレンチ入り口部の口径ａは１３０ｎｍのシリコン基板を使用し、実施例１の（３）の工程で、酸化性雰囲気のガスとして２５容量％のＨ２Ｏガスと７５容量％のＯ２ガスとの混合ガスを、Ｈ２Ｏガスが５００ｃｃ／ｍｉｎ、Ｏ２ガスが１５００ｃｃ／ｍｉｎの流量で流しつつ、５０Ｔｏｒｒの減圧下で加熱した以外は、実施例１と同一な条件で、半導体装置サンプルを作製した。この作製した半導体装置サンプルの、トレンチ部を含むシリコン基板を縦方向に切断し、その断面をＳＥＭ観察した時の写真を図６の（Ｂ）に示す。
【００５９】
図６の（Ｂ）において、ボイドの発生はなく、粒状物の形成も認められず、良好なＳＴＩ素子分離領域となっていた。
【００６０】
（実施例６）
トレンチ入り口部の口径ａは１３０ｎｍのシリコン基板を使用し、実施例１の（２）の工程で、加熱昇温温度を８８０℃とし、実施例１の（３）の工程で、酸化性雰囲気のガスとして２５容量％のＨ２Ｏガスと７５容量％のＯ２ガスとの混合ガスを、Ｈ２Ｏガスが５００ｃｃ／ｍｉｎ、Ｏ２ガスが１５００ｃｃ／ｍｉｎの流量で流しつつ、５０Ｔｏｒｒの減圧下で、８８０℃で加熱した以外は、実施例１と同一な条件で、半導体装置サンプルを作製した。この作製した半導体装置サンプルの、トレンチ部を含むシリコン基板を縦方向に切断し、その断面をＳＥＭ観察した時の写真を図６の（Ｃ）に示す。
【００６１】
図６の（Ｃ）において、ボイドの発生はなく、粒状物の形成も認められず、良好なＳＴＩ素子分離領域となっていた。
【００６２】
（実施例７）
トレンチ入り口部の口径ａは１３０ｎｍのシリコン基板を使用し、実施例１の（２）の工程で、加熱昇温温度を８５０℃とし、実施例１の（３）の工程で、酸化性雰囲気のガスとして２５容量％のＨ２Ｏガスと７５容量％のＯ２ガスとの混合ガスを、Ｈ２Ｏガスが５００ｃｃ／ｍｉｎ、Ｏ２ガスが１５００ｃｃ／ｍｉｎの流量で流しつつ、５０Ｔｏｒｒの減圧下で、８５０℃で加熱した以外は、実施例１と同一な条件で、半導体装置サンプルを作製した。この作製した半導体装置サンプルの、トレンチ部を含むシリコン基板を縦方向に切断し、その断面をＳＥＭ観察した時の写真を図６の（Ｄ）に示す。
【００６３】
図６の（Ｄ）において、ボイドの発生はなく、粒状物の形成も認められず、良好なＳＴＩ素子分離領域となっていた。
【００６４】
（実施例８）
トレンチ入り口部の口径ａは１３０ｎｍのシリコン基板を使用し、実施例１の（２）の工程で、加熱昇温温度を８８０℃とし、実施例１の（３）の工程で、酸化性雰囲気のガスとして５０容量％のＨ２Ｏガスと５０容量％のＯ２ガスとの混合ガスを、Ｈ２Ｏガスが１０００ｃｃ／ｍｉｎ、Ｏ２ガスが１０００ｃｃ／ｍｉｎの流量で流しつつ、５０Ｔｏｒｒの減圧下で、８８０℃で加熱した以外は、実施例１と同一な条件で、半導体装置サンプルを作製した。この作製した半導体装置サンプルの、トレンチ部を含むシリコン基板を縦方向に切断し、その断面をＳＥＭ観察した時の写真を図６の（Ｅ）に示す。
【００６５】
図６の（Ｅ）において、ボイドの発生はなく、粒状物の形成も認められず、良好なＳＴＩ素子分離領域となっていた。
【００６６】
（実施例９）
トレンチ入り口部の口径ａは１３０ｎｍのシリコン基板を使用し、実施例１の（２）の工程で、加熱昇温温度を８８０℃とし、実施例１の（３）の工程で、酸化性雰囲気のガスとしてＨ２Ｏガスのみを、２０００ｃｃ／ｍｉｎの流量で流しつつ、５０Ｔｏｒｒの減圧下で、８８０℃で加熱した以外は、実施例１と同一な条件で、半導体装置サンプルを作製した。この作製した半導体装置サンプルの、トレンチ部を含むシリコン基板を縦方向に切断し、その断面をＳＥＭ観察した時の写真を図６の（Ｆ）に示す。
【００６７】
図６の（Ｆ）において、ボイドの発生はなく、粒状物の形成も認められず、良好なＳＴＩ素子分離領域となっていた。
【産業上の利用可能性】
【００６８】
本発明の半導体装置の製造方法は、ＳＴＩ構造を含む各種の半導体装置に適用できる。
【図１】
2011138906.tif 000003
【図２】
2011138906.tif 000004
【図３】
2011138906.tif 000005
【図４】
2011138906.tif 000006
【図５】
2011138906.tif 000007
【図６】
2011138906.tif 000008
【国際調査報告】
2011138906.tif 000009
2011138906.tif 000010
2011138906.tif 000011
2011138906.tif 000012