(57)【要約】  選択された２個のテスト用セレクタが、第１の制御信号に従って、相互に逆の位相であるテスト用入力信号を出力する。２個のテスト用セレクタに対応する２個のセレクタが、第２の制御信号に従って、前記２個のテスト用セレクタが出力するテスト用入力信号を出力する。２個のセレクタに対応する２個のミキサが、第３の制御信号に従って、前記２個のセレクタが出力するテスト用入力信号に重み付けした信号を合成した出力信号を出力する。検出回路が、２個のミキサが出力する前記出力信号が閾値よりも大きい場合に、エラー信号を出力する。
2011016090.tif 000002
【特許請求の範囲】
【請求項１】
複数のセレクタに対応して設けられ、各々に異なる位相の複数のテスト用入力信号が入力され、各々が第１の制御信号に従って前記複数のテスト用入力信号のいずれかを出力する複数のテスト用セレクタと、
各々に異なる位相の予め定められた入力信号と対応するテスト用セレクタが出力するテスト用入力信号とが入力され、各々が第２の制御信号に従って前記入力信号と前記対応するテスト用セレクタが出力するテスト用入力信号の一方を出力する複数のセレクタと、
前記複数のセレクタに対応して設けられ、各々に対応するセレクタの出力が入力され、第３の制御信号に従って前記対応するセレクタの出力に重み付けした信号を合成した出力信号を出力する複数のミキサと、
前記複数のミキサが出力する前記出力信号を出力する出力回路と、
前記複数のミキサが出力する前記出力信号の振幅の変動を検出する検出回路とを備える
ことを特徴とする位相インタポレータ。
【請求項２】
前記第１の制御信号に従って、前記複数のテスト用セレクタから選択された２個のテスト用セレクタが、相互に逆の位相であるテスト用入力信号を出力し、
前記第２の制御信号に従って、前記２個のテスト用セレクタに対応する２個のセレクタが、前記対応する２個のテスト用セレクタが出力するテスト用入力信号を出力し、
前記第３の制御信号に従って、前記２個のセレクタに対応する２個のミキサが、前記対応する２個のセレクタが出力するテスト用入力信号に重み付けした信号を合成した出力信号を出力し、
前記検出回路が、前記２個のミキサが出力する前記出力信号が予め設定された閾値よりも大きい場合に、エラー信号を出力する
ことを特徴とする請求項１に記載の位相インタポレータ。
【請求項３】
前記第２の制御信号に従って、前記複数のセレクタが、前記予め定められた入力信号を出力し、
前記第３の制御信号に従って、前記複数のミキサが、前記対応する複数のセレクタが出力する入力信号に重み付けした信号を合成した出力信号を出力し、
前記出力回路が、前記複数のミキサが出力する前記出力信号を出力する
ことを特徴とする請求項１に記載の位相インタポレータ。
【請求項４】
当該位相インタポレータが、更に、
テスト時に前記複数のテスト用入力信号のいずれかを選択する第１の制御信号を生成し、システム動作時に前記予め定められた入力信号を選択し前記テスト時に前記対応するテスト用セレクタが出力するテスト用入力信号を選択する第２の制御信号を生成する制御回路と、
前記システム動作時に前記出力回路から出力される出力信号の位相を決定する第３の制御信号を生成する信号生成回路とを備える
ことを特徴とする請求項１に記載の位相インタポレータ。
【請求項５】
前記複数のテスト用入力信号は、相互に異なる位相の波形を有する信号である
ことを特徴とする請求項１に記載の位相インタポレータ。
【請求項６】
当該位相インタポレータが、更に、
各々が、前記テスト用入力信号を前記複数のテスト用セレクタの各々に供給し、前記予め定められた入力信号を前記複数のセレクタの中の当該位相に対応するセレクタに供給する複数の入力回路を備える
ことを特徴とする請求項１に記載の位相インタポレータ。
【請求項７】
複数のセレクタに対応して設けられ、各々に異なる位相の複数のテスト用入力信号が入力され、各々が第１の制御信号に従って前記複数のテスト用入力信号のいずれかを出力する複数のテスト用セレクタと、
各々に異なる位相の予め定められた入力信号と対応するテスト用セレクタが出力するテスト用入力信号とが入力され、各々が第２の制御信号に従って前記入力信号と前記対応するテスト用セレクタが出力するテスト用入力信号の一方を出力する複数のセレクタと、
前記複数のセレクタに対応して設けられ、各々に対応するセレクタの出力が入力され、第３の制御信号に従って前記対応するセレクタの出力に重み付けした信号を合成した出力信号を出力する複数のミキサと、
前記複数のミキサが出力する前記出力信号を出力する出力回路と、
前記出力回路に接続された処理回路とを備える
ことを特徴とする半導体装置。
【請求項８】
複数のミキサを有する半導体装置の試験方法において、
複数のセレクタに対応して設けられ、各々に異なる位相の複数のテスト用入力信号が入力された複数のテスト用セレクタから選択された２個のテスト用セレクタが、第１の制御信号に従って、相互に逆の位相であるテスト用入力信号を出力し、
前記複数のセレクタの中の前記２個のテスト用セレクタに対応する２個のセレクタが、第２の制御信号に従って、前記対応する２個のテスト用セレクタが出力するテスト用入力信号を出力し、
前記複数のセレクタに対応して設けられた前記複数のミキサの中の前記２個のセレクタに対応する２個のミキサが、第３の制御信号に従って、前記対応する２個のセレクタが出力するテスト用入力信号に重み付けした信号を合成した出力信号を出力し、
検出回路が、前記２個のミキサが出力する前記出力信号が予め設定された閾値よりも大きい場合に、エラー信号を出力する
ことを特徴とする半導体装置の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相インタポレータ、半導体装置及びその試験方法に関する。
【背景技術】
【０００２】
位相インタポレータ（ＰＩ：Ｐｈａｓｅ  Ｉｎｔｅｒｐｏｌａｔｏｒ）は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）等の半導体装置の実際の動作時（コンピュータ装置に当該半導体装置が組み込まれた場合におけるシステム動作時）において、半導体装置の外部インタフェースの入出力回路セルであるＩＯマクロ（Ｉｎｐｕｔ  Ｏｕｔｐｕｔ  Ｍａｃｒｏ  ｃｅｌｌ）において、所望の位相の信号を生成する回路である。位相インタポレータの動作は、ＬＳＩ製造過程におけるＬＳＩ単体テストに含まれるファンクションテストを行うことにより確認される。【０００３】
例えば、位相インタポレータを構成するミキサに、静的な信号、具体的には相互に異なる２つの電位、例えばロウレベル信号及びハイレベル信号を印加する。この状態で、制御信号（デジタル信号）により、ミキサの一部を構成するデジタルアナログ変換器ＤＡＣ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）において、電流源の制御スイッチを切り替える。これにより、位相インタポレータの出力において、入力された２つの電位の重みを変えて、出力のレベルの変化を調べる。この出力のレベルを判断することにより、ファンクションテストにおける位相インタポレータの静的な動作が確認される。【０００４】
なお、半導体集積回路及びその試験評価方法において、論理ゲートにより構成されるチェーン回路から出力された電圧波形を位相差−電圧変換回路により直流電圧に平滑化し、この直流電圧の電圧値を測定することが知られている。【０００５】
また、入力確認回路、入力確認方法およびバーンイン基板において、入力確認時に複数の入力端子がＰチャンネルトランジスタのゲート端子にそれぞれ接続され、互いに位相のシフトした複数の入力信号が入力端子にそれぞれ印加され、入力不良があるかを特定することが知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−２７１５８９号公報
【特許文献２】特開２０００−２２７４６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
位相インタポレータは、前述したように、半導体装置の外部インタフェースの入出力回路セルであるＩＯマクロ（Ｉｎｐｕｔ  Ｏｕｔｐｕｔ  Ｍａｃｒｏ  ｃｅｌｌ）において、所望の位相の信号を生成する回路であるので、できるだけ実際のシステム動作に即したテストが重要である。しかし、位相インタポレータについての前述のファンクションテストによれば、差動回路に静的なロウレベル信号及びハイレベル信号を印加するのみであるので、静的な動作の確認のみしかできない。換言すれば、動作信号の遅延や波形の傾き等を含めた動的な動作を、ファンクションテストのみでは検証することができない。【０００８】
本発明は、動的な動作の試験に適した位相インタポレータを提供することを目的とする。
【課題を解決するための手段】
【０００９】
開示される位相インタポレータは、複数のテスト用セレクタと、複数のセレクタと、複数のミキサと、出力回路と、検出回路とを備える。複数のテスト用セレクタは、複数のセレクタに対応して設けられ、各々に異なる位相の複数のテスト用入力信号が入力され、各々が第１の制御信号に従って複数のテスト用入力信号のいずれかを出力する。複数のセレクタは、各々に異なる位相の予め定められた入力信号と対応するテスト用セレクタが出力するテスト用入力信号とが入力され、各々が第２の制御信号に従って入力信号と対応するテスト用セレクタが出力するテスト用入力信号の一方を出力する。複数のミキサは、複数のセレクタに対応して設けられ、各々に対応するセレクタの出力が入力され、第３の制御信号に従って対応するセレクタの出力に重み付けした信号を合成した出力信号を出力する。出力回路は、複数のミキサが出力する出力信号を出力する。検出回路は、複数のミキサが出力する出力信号の振幅の変動を検出する。
【発明の効果】
【００１０】
開示される位相インタポレータによれば、動作信号の遅延や波形の傾き等を含む、動的な動作について検証することができ、ほぼ位相インタポレータの実際のシステム動作時に即したテストを行うことができる。
【図面の簡単な説明】
【００１１】
【図１】位相インタポレータを含む半導体装置の一例を示す図である。
【図２】位相インタポレータの一例を示す図である。
【図３】ミキサの一例を示す図である。
【図４】位相インタポレータのテスト時の動作説明図である。
【図５】位相インタポレータのテスト時の動作説明図である。
【図６】位相インタポレータの他の一例を示す図である。
【発明を実施するための形態】
【００１２】
図１は、位相インタポレータを含む半導体装置の一例を示す図である。
【００１３】
図１の半導体装置は、半導体集積回路装置（以下、ＬＳＩチップ）１００及び２００と、これらの間を接続する伝送路３００とを含む。入力信号を送信するＬＳＩチップ１００は、出力バッファ回路１０１に接続された出力端子１０２を備える。入力信号を受信するＬＳＩチップ２００は入力端子２０１を含む。伝送路３００は、出力端子１０２と入力端子２０１との間を接続する。ＬＳＩチップ１００は、出力バッファ回路１０１から、伝送路３００を介して、入力データをＬＳＩチップ２００に送信する。入力データは、例えば、クロックがデータに埋め込まれた、いわゆるエンベデッド方式で送信されるシリアル信号である。
【００１４】
ＬＳＩチップ２００は、ＩＯマクロ２０２と、処理回路２０８とを含む。ＩＯマクロ２０２は、入力回路セルであり、ＬＳＩチップ１００から受信した入力信号からデータとエッジ、換言すれば、クロックとを抽出し、これらを処理回路２０８に入力する。処理回路２０８は、入力信号について、予め定められた処理を実行する回路である。ＩＯマクロ２０２は、入力バッファ回路２０３、データ出力回路２０４、エッジ出力回路２０５、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）２０６、位相インタポレータ（ＰＩ）２０７を含む。
【００１５】
伝送路３００を介して伝送された入力データは、入力端子２０１を介して、入力バッファ回路２０３に入力される。入力バッファ回路２０３は、受信した入力データをデータ出力回路２０４及びエッジ出力回路２０５に入力する。
【００１６】
一方、ＰＬＬ２０６は、４相のクロック信号を生成して、これらを位相インタポレータ２０７に供給する。４相のクロック信号は、各々、位相が０°、９０°、１８０°及び２７０°のクロックである。位相０°のクロックは、位相が０°の信号である。例えば、位相９０°のクロックは、位相０°のクロックから位相が９０°だけずれた信号である。他の信号も同様である。
【００１７】
位相インタポレータ２０７は、ＰＬＬ２０６から入力される４相のクロック信号に基づいて、４相の信号α、信号（α＋９０°）、信号（α＋１８０°）及び信号（α＋２７０°）を生成する。例えば、信号αは、位相がα°の信号である。位相αは、入力データの位相に応じて定まる所望の位相である。他の信号も同様である。
【００１８】
位相インタポレータ２０７は、信号（α＋９０°）及び信号（α＋２７０°）を、データ出力回路２０４に供給する。位相インタポレータ２０７は、信号α及び信号（α＋１８０°）を、エッジ出力回路２０５に供給する。
【００１９】
データ出力回路２０４は、位相インタポレータ２０７から供給される信号（α＋９０°）及び信号（α＋２７０°）に従って、入力データからデータを抽出して、処理回路２０８に出力する。エッジ出力回路２０５は、位相インタポレータ２０７から供給される信号α及び信号（α＋１８０°）に従って、入力データからエッジを抽出して、処理回路２０８に出力する。処理回路２０８は、入力されたエッジ即ちクロックに同期して、入力されたデータの処理を実行する。
【００２０】
図２は、位相インタポレータの一例を示す図である。
【００２１】
図２の位相インタポレータは、複数の入力バッファ回路１１及び１２、複数のセレクタ２１及び２２、複数のテスト用セレクタ３１及び３２、複数のミキサ４１及び４２、キャパシタ５、増幅回路６、出力バッファ回路７、微小振幅検出回路８、結果収納回路９、重み付け信号生成回路１０、制御回路２０を備える。
【００２２】
図２の位相インタポレータは、異なる位相の予め定められた入力信号として２本の位相の異なる基準信号を用い、これらの２本の基準信号のミキシングにより所望の位相の信号を生成する。例えば、位相４５°の信号は、位相０°の基準信号と位相９０°の基準信号とを、各々の重みを等しくしてミキシングすることにより生成される。ミキシングについては後述する。
【００２３】
図２の位相インタポレータにおいては、２本の位相の異なる基準信号として、位相０°及び９０°の基準信号が用いられる。位相０°の基準信号とは、位相の進角量が０°の信号である。位相９０°の基準信号は、位相０°の基準信号に対して位相の進角量が９０°だけずれた信号である。従って、図２の位相インタポレータにおいては、２個のセレクタ２１及び２２、２個のテスト用セレクタ３１及び３２、２個のミキサ４１及び４２が設けられる。セレクタ等の数は、後述するように、２個に限られない。
【００２４】
なお、図２の例では、後述するように、ミキサ４１及び４２は差動回路により実現される。このため、ミキサ４１に位相０°の進角量を有する基準信号が入力される場合、同時に、位相０°の基準信号の位相に対して逆の位相である位相１８０°の信号も入力される。同様に、ミキサ４１には、位相９０°の基準信号が入力され、同時に、位相９０°の基準信号の位相に対して逆の位相である位相２７０°の信号も入力される。以下の説明においては、例えば、ミキサ４１に位相０°の基準信号と位相０°の基準信号の位相に対して逆の位相である位相１８０°の信号とが入力されることを、単に、ミキサ４１に「位相０°の基準信号が入力される」ということとする。
【００２５】
また、図２の位相インタポレータは、例えばエッジ出力回路２０５に信号α及び信号（α＋１８０°）を供給する位相インタポレータである。従って、位相インタポレータ２０７としては、図２の位相インタポレータに加えて、データ出力回路２０４に信号（α＋９０°）及び信号（α＋２７０°）を供給する位相インタポレータが設けられる。換言すれば、位相インタポレータ２０７は、２個の図２の位相インタポレータを備える。
【００２６】
入力バッファ回路１１は、入力信号をセレクタ２１に入力する入力回路であるので、セレクタ２１に対応して設けられる。入力バッファ回路１２は、入力信号をセレクタ２２に入力する入力回路であるので、セレクタ２２に対応して設けられる。これに対して、入力バッファ回路１３及び１４は、テスト用入力信号をテスト用セレクタ３１及び３２に入力する入力回路である。
【００２７】
入力バッファ回路１１は、入力バッファ回路１２が供給する信号とは異なる位相の基準信号を、予め定められた入力信号として、２個のセレクタ２１及び２２の中の当該位相に対応するセレクタ２１に供給する。また、入力バッファ回路１１は、入力バッファ回路１２〜１４が供給する信号とは異なる位相のテスト用基準信号を、テスト用入力信号として、複数のテスト用セレクタ３１及び３２の各々に供給する。換言すれば、入力バッファ回路１１は、予め定められた位相の基準信号又はテスト用基準信号を入力され、入力された基準信号を入力信号としてセレクタ２１に入力し、入力されたテスト用基準信号をテスト用入力信号としてテスト用セレクタ３１及び３２とに入力する入力回路である。
【００２８】
具体的には、入力バッファ回路１１は、入力された位相０°の基準信号を、当該位相０°に対応するセレクタ２１の一方の入力端子に入力信号として供給する。また、入力バッファ回路１１は、入力された位相０°のテスト用基準信号を、テスト用セレクタ３１及び３２の各々にテスト用入力信号として供給する。
【００２９】
このために、入力バッファ回路１１には、第２の制御信号の一部であるテスト信号ｔｅｓｔ１が入力される。第２の制御信号は、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４であり、制御回路２０から入力される。テスト信号ｔｅｓｔ１〜ｔｅｓｔ４は、例えば、テスト時に「１」とされ、システム動作時に「０」とされる。換言すれば、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４＝１はテスト状態であり、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４＝０は非テスト状態である。テスト信号ｔｅｓｔ１〜ｔｅｓｔ４については後述する。
【００３０】
入力バッファ回路１１は、システム動作時において、第２の制御信号（テスト信号ｔｅｓｔ１＝０）に基づいて、位相０°の入力信号をセレクタ２１に入力し、テスト用セレクタ３１及び３２へのテスト用入力信号の出力を停止する。また、入力バッファ回路１１は、テスト時において、第２の制御信号（テスト信号ｔｅｓｔ１＝１）に基づいて、セレクタ２１への入力信号の出力を停止し、位相０°のテスト用入力信号をテスト用セレクタ３１及び３２に入力する。
【００３１】
入力バッファ回路１２は、入力バッファ回路１１と同様の回路である。入力バッファ回路１２は、入力バッファ回路１１が供給する信号とは異なる位相の基準信号を、予め定められた入力信号として、２個のセレクタ２１及び２２の中の当該位相に対応するセレクタ２２に供給する。また、入力バッファ回路１２は、入力バッファ回路１１、１３及び１４が供給する信号とは異なる位相のテスト用基準信号を、テスト用入力信号として、複数のテスト用セレクタ３１及び３２の各々に供給する。
【００３２】
具体的には、入力バッファ回路１２は、入力された位相９０°の基準信号を、当該位相０°に対応するセレクタ２２の一方の入力端子に入力信号として供給する。また、入力バッファ回路１２は、入力された位相９０°のテスト用基準信号を、テスト用セレクタ３１及び３２の各々にテスト用入力信号として供給する。
【００３３】
このために、入力バッファ回路１２には、第２の制御信号の一部であるテスト信号ｔｅｓｔ２が入力される。入力バッファ回路１２は、システム動作時において、第２の制御信号（テスト信号ｔｅｓｔ２＝０）に基づいて、位相９０°の入力信号をセレクタ２２に入力し、テスト用セレクタ３１及び３２への信号の出力を停止する。入力バッファ回路１２は、テスト時において、第２の制御信号（テスト信号ｔｅｓｔ２＝１）に基づいて、セレクタ２２への信号の出力を停止し、位相９０°のテスト用入力信号をテスト用セレクタ３１及び３２に入力する。
【００３４】
入力バッファ回路１３は、入力バッファ回路１１、１２及び１４が供給する信号とは異なる位相のテスト用基準信号を、テスト用入力信号として、複数のテスト用セレクタ３１及び３２の各々に供給する。換言すれば、入力バッファ回路１３は、予め定められた位相のテスト用基準信号を入力され、入力されたテスト用基準信号をテスト用入力信号としてテスト用セレクタ３１及び３２とに入力する入力回路である。
【００３５】
具体的には、入力バッファ回路１３は、入力された位相１８０°のテスト用基準信号を、テスト用セレクタ３１及び３２の各々にテスト用入力信号として供給する。このために、入力バッファ回路１３には、第２の制御信号の一部であるテスト信号ｔｅｓｔ３が入力される。入力バッファ回路１３は、システム動作時において、第２の制御信号（テスト信号ｔｅｓｔ３＝０）に基づいて、テスト用セレクタ３１及び３２へのテスト用信号の出力を停止する。入力バッファ回路１３は、テスト時において、第２の制御信号（テスト信号ｔｅｓｔ３＝１）に基づいて、位相１８０°のテスト用入力信号をテスト用セレクタ３１及び３２に入力する。
【００３６】
入力バッファ回路１４は、入力バッファ回路１３と同様の回路である。入力バッファ回路１３は、入力バッファ回路１１〜１３が供給する信号とは異なる位相のテスト用基準信号を、テスト用入力信号として、複数のテスト用セレクタ３１及び３２の各々に供給する。
【００３７】
具体的には、入力バッファ回路１４は、入力された位相２７０°のテスト用基準信号を、テスト用セレクタ３１及び３２の各々にテスト用入力信号として供給する。このために、入力バッファ回路１４には、第２の制御信号の一部であるテスト信号ｔｅｓｔ４が入力される。入力バッファ回路１４は、システム動作時において、第２の制御信号（テスト信号ｔｅｓｔ４＝０）に基づいて、テスト用セレクタ３１及び３２へのテスト用信号の出力を停止する。入力バッファ回路１４は、テスト時において、第２の制御信号（テスト信号ｔｅｓｔ４＝１）に基づいて、位相２７０°のテスト用入力信号をテスト用セレクタ３１及び３２に入力する。
【００３８】
入力バッファ回路１１〜１４は、後述するように、テスト時において、差動回路であるミキサ４１及び４２へ相互に逆の位相の信号を入力する。例えば、テスト時において、入力バッファ回路１１からの位相０°のテスト用入力信号がミキサ４１に入力される場合、逆の位相である位相１８０°のテスト用入力信号が、ミキサ４２に入力される必要がある。この場合、入力バッファ回路１３からの位相１８０°のテスト用入力信号がミキサ４２に入力される。入力バッファ回路１１〜１４を設けることにより、種々の位相について、テストを行うことができる。
【００３９】
入力バッファ回路１１〜１４は、以上のように、システム動作時において、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４＝０に基づいて、テスト用入力信号のテスト用セレクタ３１及び３２へのテスト用入力信号の出力を停止する。これにより、システム動作時において、テスト用セレクタ３１及び３２は、事実上動作しないので、この分の消費電力を減少させることができる。これにより、システム動作時において、セレクタ２１及び２２は、選択信号ｓｅｌ１及びｓｅｌ２の値に拘わりなく、テスト用セレクタ３１及び３２からのテスト用入力信号の影響を受けないので、テスト用入力信号に起因するノイズの発生を防止することができる。更に、テスト時において、セレクタ２１及び２２は、入力バッファ回路１１〜１４からの入力信号の影響を受けないので、入力信号に起因するノイズの発生を防止することができる。
【００４０】
ここで、異なる位相の基準信号は、それぞれ位相０°及び９０°の進角量を有する信号である。基準信号は、通常のクロック信号（方形波）ではなく、図４及び図５を参照して後述するように、ほぼサイン波に等しい波形を有する。基準信号は、例えば、位相インタポレータの入力バッファ回路１１の前段回路において、ＰＬＬからのクロック信号（方形波）の波形をなまらせることにより形成される。
【００４１】
また、異なる位相のテスト用基準信号は、それぞれ位相０°、９０°、１８０°及び２７０°の進角量を有する信号である。テスト用基準信号は、基準信号と同様の信号であり、ほぼサイン波に等しい波形を有する。これにより、位相インタポレータの特にミキサ４１及び４２について、実際のシステム動作時の動作環境に即したテストを行うことができる。テスト用基準信号は、例えば、位相インタポレータの入力バッファ回路１１の前段回路において、ＰＬＬからのクロック信号（方形波）の波形をなまらせることにより形成される。
【００４２】
テスト用セレクタ３１及び３２は、４種の異なる位相の進角量を有する信号の中から、逆の位相（１８０°異なる位相）の一対（２本）の信号を選択しテストに用いる。これらの異なる位相信号の周波数は、システム動作時の信号の周波数と等しくされる。システム動作時の信号の周波数は、当該半導体装置の規格により定まる。これにより、位相インタポレータの特にミキサ４１及び４２について、実際のシステム動作時の動作環境に即したテストを行うことができる。
【００４３】
テスト用セレクタ３１は、セレクタ２１にテスト用入力信号を入力する回路であるので、セレクタ２１に対応して設けられる。テスト用セレクタ３２は、セレクタ２２にテスト用入力信号を入力する回路であるので、セレクタ２２に対応して設けられる。
【００４４】
テスト用セレクタ３１には、相互に異なる位相のテスト用入力信号が入力される。テスト用セレクタ３１は、第１の制御信号の一部に従って、テスト用入力信号を出力する。第１の制御信号は、選択信号ｓｅｌ１及びｓｅｌ２であり、制御回路２０から入力される。選択信号ｓｅｌ１及びｓｅｌ２は、例えば２ビットの信号とされる。選択信号ｓｅｌ１及びｓｅｌ２については後述する。
【００４５】
例えば、テスト用セレクタ３１は、第１の制御信号（選択信号ｓｅｌ１）に従って、入力された位相０°、９０°、１８０°及び２７０°のテスト用基準信号のいずれかを出力し、対応するセレクタ２１の他方の入力端子に供給する。例えば、テスト用セレクタ３１は、選択信号ｓｅｌ１＝００の場合に位相０°のテスト用基準信号を出力し、選択信号ｓｅｌ１＝０１の場合に位相９０°のテスト用基準信号を出力し、選択信号ｓｅｌ１＝１１の場合に位相１８０°のテスト用基準信号を出力し、選択信号ｓｅｌ１＝１０の場合に位相２７０°のテスト用基準信号を出力する。
【００４６】
テスト用セレクタ３２には、相互に異なる位相のテスト用入力信号が入力される。テスト用セレクタ３２は、第１の制御信号の一部に従って、テスト用入力信号を出力する。
【００４７】
例えば、テスト用セレクタ３２は、第１の制御信号（選択信号ｓｅｌ２）に従って、入力された位相０°、９０°、１８０°及び２７０°のテスト用基準信号のいずれかを出力し、対応するセレクタ２２の他方の入力端子に供給する。例えば、テスト用セレクタ３２は、選択信号ｓｅｌ２＝００の場合に位相０°のテスト用基準信号を出力し、選択信号ｓｅｌ１＝０１の場合に位相９０°のテスト用基準信号を出力し、選択信号ｓｅｌ１＝１１の場合に位相１８０°のテスト用基準信号を出力し、選択信号ｓｅｌ１＝１０の場合に位相２７０°のテスト用基準信号を出力する。
【００４８】
ここで、差動回路であるミキサ４１及び４２へ相互に逆の位相の信号を入力するために、テスト時において、例えば、テスト用セレクタ３１からの位相０°のテスト用入力信号がセレクタ２１を介してミキサ４１に入力される場合、逆の位相である位相１８０°のテスト用入力信号が、ミキサ４２に入力される必要がある。この場合、テスト用セレクタ３２は、入力バッファ回路１３からの位相１８０°のテスト用入力信号を出力する。このために、選択信号ｓｅｌ１＝００とされ、選択信号ｓｅｌ２＝１１とされる。
【００４９】
同様に、テスト用セレクタ３１が選択信号ｓｅｌ１＝０１に基づいて位相９０°のテスト用入力信号を出力する場合、テスト用セレクタ３２は、選択信号ｓｅｌ２＝１０に基づいて位相２７０°のテスト用入力信号を出力する。テスト用セレクタ３１が選択信号ｓｅｌ１＝１１に基づいて位相１８０°のテスト用入力信号を出力する場合、テスト用セレクタ３２は、選択信号ｓｅｌ２＝００に基づいて位相０°のテスト用入力信号を出力する。テスト用セレクタ３１が選択信号ｓｅｌ１＝１０に基づいて位相２７０°のテスト用入力信号を出力する場合、テスト用セレクタ３２は、選択信号ｓｅｌ２＝０１に基づいて位相９０°のテスト用入力信号を出力する。
【００５０】
セレクタ２１は、テスト用セレクタ３１又はミキサ４１に対応して設けられる。セレクタ２２は、テスト用セレクタ３２又はミキサ４２に対応して設けられる。
【００５１】
セレクタ２１には、入力バッファ回路１１からの入力信号（差動信号）と、セレクタ３１からのテスト用入力信号（差動信号）とが入力される。セレクタ２１は、第２の制御信号の一部に従って、入力信号と対応するテスト用セレクタ３１の出力するテスト用入力信号の一方を出力する。
【００５２】
例えば、セレクタ２１は、システム動作時に、第２の制御信号（ｔｅｓｔ１＝０）に従って、入力バッファ回路１１から入力された位相０°の入力信号を、出力ａ（差動信号）として、ミキサ４１へ出力する。セレクタ２１は、テスト時に、第２の制御信号（ｔｅｓｔ１＝１）に従って、テスト用セレクタ３１から入力されたテスト用入力信号を、出力ａ（差動信号）として、ミキサ４１へ出力する。
【００５３】
セレクタ２２には、入力バッファ回路１２からの入力信号（差動信号）と、セレクタ３１からのテスト用入力信号（差動信号）とが入力される。セレクタ２２は、第２の制御信号の一部に従って、入力信号と対応するテスト用セレクタ３２の出力するテスト用入力信号の一方を出力する。
【００５４】
例えば、セレクタ２２は、システム動作時に、第２の制御信号（ｔｅｓｔ２＝０）に従って、入力バッファ回路１２から入力された位相９０°の入力信号を、出力ｂ（差動信号）として、ミキサ４２へ出力する。セレクタ２２は、テスト時に、第２の制御信号（ｔｅｓｔ２＝１）に従って、テスト用セレクタ３２から入力されたテスト用入力信号を、出力ｂ（差動信号）として、ミキサ４２へ出力する。
【００５５】
ミキサ４１は、セレクタ２１に対応して設けられる。ミキサ４１には、対応するセレクタ２１の出力ａが入力される。ミキサ４１は、第３の制御信号に従って、対応するセレクタ２１の出力ａに重み付けした信号を出力する。
【００５６】
同様に、ミキサ４２は、セレクタ２２に対応して設けられる。ミキサ４２には、対応するセレクタ２２の出力ｂが入力される。ミキサ４２は、第３の制御信号に従って、対応するセレクタ２２の出力ｂに重み付けした信号を出力する。
【００５７】
第３の制御信号は、重み付け信号ｃ０及びｃ９０であり、重み付け信号生成回路１０から入力される。重み付け信号ｃ０及びｃ９０については後述する。
【００５８】
例えば、位相０°の進角量を有する基準信号に対応するミキサ４１には、重み付け信号ｃ０が入力される。これにより、セレクタ２１の出力ａは、重み付け信号ｃ０に応じて重み付けされた（調整された）信号とされて、ミキサ４１から出力される。同様に、位相９０の進角量を有する基準信号に対応するミキサ４２は、重み付け信号ｃ９０に応じて、セレクタ２２の出力ｂに重み付けされた信号を出力する。
【００５９】
２個のミキサ４１及び４２は、各々の出力端子が相互に電気的に接続される。これにより、出力信号ｅは、これらのミキサ４１の合成前の出力とミキサ４２の合成前の出力が合成された信号となる。出力信号ｅは、増幅回路６及び微小振幅検出回路８に入力される。これらの信号については、図４及び図５を参照して後述する。
【００６０】
２個のミキサ４１及び４２の出力端子を共通に接続し、出力信号ｅが出力される信号線には、出力される周波数の時定数に応じて、所定の静電容量を有するキャパシタ５が並列に接続される。２個のミキサ４１及び４２からの出力信号ｅである電流は、キャパシタ５を充電する。あるいは、キャパシタ５は、微小振幅検出回路８の内部に設けられるようにしても良い。
【００６１】
出力回路ブロックは、位相インタポレータの出力回路ブロックであり、ミキサ４１及び４２の出力端子から出力される信号を、位相インタポレータの出力信号として出力する。出力回路ブロックは、増幅回路６と、出力バッファ回路７とを含む。出力回路は、実際のシステム動作時に動作し、テスト時には動作しない回路である。なお、出力回路は、テスト時にも動作するようにしても良い。
【００６２】
増幅回路６は、ミキサ４１及び４２の合成出力である出力信号ｅを増幅して、出力バッファ回路７に入力する。出力バッファ回路７は、増幅回路６により増幅された出力信号ｅを取り込んで、これを位相インタポレータの出力信号として駆動する。
【００６３】
検出回路ブロックは、位相インタポレータのエラー検出回路ブロックであり、複数のミキサの出力端子から出力される信号の振幅の変動を検出して、エラー信号を出力する。検出回路ブロックは、微小振幅検出回路８と、結果収納回路９とを含む。検出回路ブロックは、システム動作時には動作せず、テスト時に動作する回路ブロックである。
【００６４】
微小振幅検出回路８は、ミキサ４１及び４２の合成出力である出力信号ｅの振幅の変動を検出する。例えば、微小振幅検出回路８は、比較回路を含む。微小振幅検出回路８は、ミキサ４１及び４２の出力信号ｅと閾値とを比較して、前記出力信号ｅが閾値よりも大きい場合に、エラー信号を生成して、これを結果収納回路９に出力する。エラー信号は、例えば出力信号ｅが閾値よりも大きい場合に「１」とされる。これ以外の場合にエラー信号は生成されない（「０」とされる）。閾値は予め設定される。閾値は、経験的に定めることができる。閾値としては、電圧信号Ｖｒｅｆが用いられる。このために、電圧信号Ｖｒｅｆが微小振幅検出回路８に入力される。
【００６５】
実際には、微小振幅検出回路８は、ミキサ４１及び４２の出力信号ｅの絶対値と、閾値とを比較する。これは、出力信号ｅの値が、２個のミキサの出力に依存して、正の値又は負の値を取るためである。これにより、出力信号ｅの振幅が所定の値（閾値）よりも大きい場合に、エラー信号を生成することができる。
【００６６】
結果収納回路９は、例えばフリップフロップ回路のような保持回路を含む。結果収納回路９は、微小振幅検出回路８からのエラー信号を取り込む。結果収納回路９は、一旦エラー信号を取り込むと、リセットされるまでは、これを保持する。これにより、全てのミキサ４１及び４２についてのテスト中に１回以上エラー信号が検出されると、結果出力ｆはエラーとなる。結果収納回路９は、前記エラー信号を、結果出力ｆとして出力し続ける。結果出力ｆは、ファンクションテストにおける位相インタポレータのテスト結果を示す。
【００６７】
重み付け信号生成回路１０は、第３の制御信号を生成する信号生成回路である。第３の制御信号は、システム動作時に出力回路から出力される出力信号の位相を決定する重み付け信号ｃ０及びｃ９０である。
【００６８】
例えば、前述したように、位相４５°の信号は、位相０°の基準信号と位相９０°の基準信号とから生成される。この場合、ミキサ４１及びミキサ４２への重み付け信号ｃ０及びｃ９０が等しくされる。これにより、ミキサ４１に入力された位相０°の基準信号と、ミキサ４２に入力された位相９０°の基準信号とが等しい比率で合成され、位相４５°の出力信号ｅが生成され、出力バッファ回路７から出力される。
【００６９】
システム動作時には、重み付け信号ｃ０及びｃ９０は、出力バッファ回路７の出力信号に設定される位相の進角量に応じて定まる、所定の値とされる。従って、重み付け信号ｃ０及びｃ９０の値は、種々の値を取る。
【００７０】
テスト時には、重み付け信号ｃ０及びｃ９０は、テストすべき２個のミキサを選択する値とされる。従って、テストすべき２個のミキサ４１及びミキサ４２への重み付け信号ｃ０及びｃ９０が等しく（１：１に）される。
【００７１】
制御回路２０は、第１の制御信号ｓｅｌ1及びｓｅｌ２と第２の制御信号ｔｅｓｔ１〜ｔｅｓｔ４とを生成する。制御回路２０は、重み付け信号生成回路１０と一体に形成されるようにしても良い。第１の制御信号と第２の制御信号とを別々の制御回路で生成するようにしても良い。
【００７２】
第１の制御信号である選択信号ｓｅｌ１及びｓｅｌ２は、テスト時に２個のテスト用入力信号のいずれかを選択するための信号である。選択信号ｓｅｌ１及びｓｅｌ２は、テスト時に、後述するように、所定の値とされる。選択信号ｓｅｌ１は、テスト用セレクタ３１に入力され、これを制御する。選択信号ｓｅｌ２は、テスト用セレクタ３２に入力され、これを制御する。
【００７３】
第２の制御信号であるテスト信号ｔｅｓｔ１〜ｔｅｓｔ４は、システム動作時に、入力バッファ回路１１〜１４が基準信号を入力信号として出力しかつテスト用セレクタへの出力を停止するための信号である。また、第２の制御信号であるテスト信号ｔｅｓｔ１〜ｔｅｓｔ４は、テスト時に、セレクタが対応するテスト用セレクタから出力されるテスト用入力信号を選択するための信号である。テスト信号ｔｅｓｔ１〜ｔｅｓｔ４は、００、０１、１１、０１のいずれかの値とされる、２ビットの信号である。テスト信号ｔｅｓｔ１〜ｔｅｓｔ４は、例えば、ＩＥＥＥ１１４９．１で規定されるＪＴＡＧ信号におけるＴＭＳ（Ｔｅｓｔ  Ｍｏｄｅ  Ｓｅｌｅｃｔ)信号を用いて生成することができる。テスト信号ｔｅｓｔ１は、入力バッファ回路１１及びセレクタ２１に入力され、これらを制御する。テスト信号ｔｅｓｔ２は、入力バッファ回路１２及びセレクタ２２に入力され、これらを制御する。テスト信号ｔｅｓｔ３は、入力バッファ回路１３に入力され、これを制御する。テスト信号ｔｅｓｔ４は、入力バッファ回路１４に入力され、これを制御する。
【００７４】
以上のように、半導体装置即ち位相インタポレータのシステム動作時においては、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４は、例えば「０」即ち「非テスト状態」とされる。これにより、入力バッファ回路１１は、位相０の基準信号を、対応するセレクタ２１に入力する。また、入力バッファ回路１２は、位相９０°の基準信号を、対応するセレクタ２２に入力する。また、入力バッファ回路１１〜１４は、いずれも、信号をテスト用セレクタ３１及び３２に入力しない。なお、この２個の基準信号の組合せは、位相９０°及び位相１８０°、位相１８０°及び位相２７０°、位相２７０°及び位相０°の組合せであってもよい。
【００７５】
また、システム動作時において、選択信号ｓｅｌ１及びｓｅｌ２は、いずれの値をとっても良い。２個のテスト用セレクタ３１及び３２は、入力バッファ回路１１〜１４から入力される信号が存在しないので、事実上、信号を出力しない。
【００７６】
また、システム動作時において、テスト信号ｔｅｓｔ１＝０により、セレクタ２１は、対応する入力バッファ回路１１からの入力信号を選択的に出力する。テスト信号ｔｅｓｔ２＝０により、セレクタ２２は、対応する入力バッファ回路１２からの入力信号を選択的に出力する。
【００７７】
また、システム動作時において、重み付け信号ｃ０及びｃ９０は、出力バッファ回路７の出力信号に設定される位相の進角量に応じて定まる所定の値とされる。これにより、２個のミキサ４１及び４２が、対応するセレクタ２１及び２２の出力ａ及びｂに重み付けした信号を出力する。この結果、出力ａ及びｂに重み付けした信号を合成した出力信号ｅが増幅され、出力バッファ回路７から出力される。
【００７８】
一方、位相インタポレータのファンクションテスト時においては、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４は、例えば「１」即ち「テスト状態」とされる。これにより、入力バッファ回路１１及び１２は、いずれも、信号をセレクタ２１及び２２に入力しない。また、入力バッファ回路１１は、位相０°の進角量を有するテスト用基準信号を、テスト用セレクタ３１及び３２に入力する。入力バッファ回路１２は、位相９０°の進角量を有するテスト用基準信号を、テスト用セレクタ３１及び３２に入力する。入力バッファ回路１３は、位相１８０°の進角量を有するテスト用基準信号を、テスト用セレクタ３１及び３２に入力する。入力バッファ回路１４は、位相２７０°の進角量を有するテスト用基準信号を、テスト用セレクタ３１及び３２に入力する。
【００７９】
また、テスト信号ｔｅｓｔ１＝１により、セレクタ２１は、対応するテスト用セレクタ３１が出力するテスト用入力信号を出力する。同様に、テスト信号ｔｅｓｔ２＝１により、セレクタ２２は、対応するテスト用セレクタ３２が出力するテスト用入力信号を出力する。
【００８０】
また、テスト時において、選択信号ｓｅｌ１及びｓｅｌ２は、００、０１、１１、１０のいずれかの値とされる。これにより、２個のテスト用セレクタ３１及び３２は、前述したように、テスト用入力信号を出力する。この時、選択信号ｓｅｌ１及びｓｅｌ２に従って、２個のテスト用セレクタ３１及び３２が、前述したように、相互に逆の位相であるテスト用入力信号を出力する。換言すれば、選択信号ｓｅｌ１及びｓｅｌ２は、２個のテスト用セレクタ３１及び３２が、逆の位相であるテスト用入力信号を出力するように設定される。この結果、２個のテスト用セレクタ３１及び３２に対応する２個のセレクタ２１及び２２が、当該２個のテスト用セレクタ３１及び３２が出力するテスト用入力信号を出力する。この結果、テスト時において、２個のセレクタ２１及び２２の出力ａと出力ｂとが逆の位相となるようにされる。
【００８１】
また、テスト時において、重み付け信号ｃ０及びｃ９０は、所定の値とされる。これにより、重み付け信号ｃ０及びｃ９０に従って、２個のミキサが、２個のセレクタが出力するテスト用入力信号を出力する。これに応じて、２個のミキサ４１及び４２が、対応するテスト用セレクタ３１及び３２の出力ａ及びｂに等しく重み付けした信号を出力する。この結果、検出回路が、出力ａ及びｂに重み付けした信号を合成した出力信号ｅの絶対値が閾値よりも大きい場合に、エラー信号を出力する。
【００８２】
図３は、位相インタポレータのミキサの一例を示す図である。
【００８３】
ミキサ４１及び４２は、それぞれＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いた、２個の差動回路（差動対）と、８個の電流源と、８個の制御スイッチとを含む。この電流源と制御スイッチの数は、任意の位相信号を作成する際の解像度によって任意に変わる。２個の差動回路がミキサ４１及び４２に相当する。従って、ミキサ４１及び４２は、図２に点線で示すように、一体に形成される。なお、図３において、増幅回路６を合わせて示し、キャパシタ５を省略している。
【００８４】
２個の差動回路は、これらに共通の負荷である抵抗Ｒ１及びＲ２と、ＮチャネルＭＯＳトランジスタ（ＦＥＴ）Ｍ１及びＭ２とを含む第１の差動回路と、Ｍ３及びＭ４とを含む第２の差動回路とを含む。Ｍ１のゲート電極には、入力信号ＩＮ１が印加される。同様に、Ｍ２のゲート電極には、入力信号ＩＮ２が印加され、Ｍ３のゲート電極には、入力信号ＩＮ３が印加され、Ｍ４のゲート電極には、入力信号ＩＮ４が印加される。ＩＮ１ＢはＩＮ１の反転信号である。ＩＮ２ＢはＩＮ２の反転信号である。抵抗Ｒ１及びＲ２とＭ１、Ｍ２、Ｍ３及びＭ４との接続点に、差動出力ＯＵＴ及びＯＵＴＢが接続される。差動出力ＯＵＴ及びＯＵＴＢは、増幅回路６及び微小振幅検出回路８に入力される。
【００８５】
例えば、ＩＮ１は位相０°の基準信号又はテスト用基準信号（以下、基準信号等という）であり、ＩＮ１Ｂは位相１８０°の信号（基準信号）等であり、ＩＮ２は位相９０°の基準信号等であり、ＩＮ２Ｂは位相２７０°の信号（基準信号）等である。換言すれば、ＩＮ１はセレクタ２１の出力ａであり、ＩＮ１Ｂは出力ａの逆の位相の信号であり、ＩＮ２はセレクタ２２の出力ｂであり、ＩＮ２Ｂは出力ｂの逆の位相の信号である。
【００８６】
８個の電流源は、Ｍ１３〜Ｍ２０を含む。Ｍ１３〜Ｍ２０のゲート電極には、バイアス電圧Ｂｉａｓが印加される。Ｍ１３〜Ｍ２０のソース電極には、接地電位が接続される。電流源Ｍ１３〜Ｍ２０のドレイン電極と第１及び第２の差動回路との間には、当該電流源にそれぞれ対応するＭ５〜Ｍ１２を含む制御スイッチが接続される。第１の差動回路は、電流源Ｍ１３、Ｍ１５、Ｍ１７、Ｍ１９により駆動される。第２の差動回路は、電流源Ｍ１４、Ｍ１６、Ｍ１８、Ｍ２０により駆動される。
【００８７】
８個の制御スイッチは、８個の電流源に対応して設けられるＭ５〜１２を含む。制御スイッチＭ５、Ｍ７、Ｍ９、Ｍ１１のゲート電極には、４ビットの制御信号ＰＩｃｏｄｅ［３：０］が印加される。ＰＩｃｏｄｅ［３：０］の各ビットは、予め対応付けられた制御スイッチＭ５、Ｍ７、Ｍ９、Ｍ１１のいずれか１個に印加される。例えば、ＰＩｃｏｄｅ［３］のビットは、制御スイッチＭ５に印加され、ＰＩｃｏｄｅ［２］のビットは、制御スイッチＭ７に印加され、ＰＩｃｏｄｅ［１］のビットは、制御スイッチＭ９に印加され、ＰＩｃｏｄｅ［０］のビットは、制御スイッチＭ１１に印加される。制御スイッチＭ６、Ｍ８、Ｍ１０、Ｍ１２のゲート電極には、４ビットの制御信号ＰＩｃｏｄｅＢ［３：０］が印加される。ＰＩｃｏｄｅＢ［３：０］の各ビットは、予め対応付けられた制御スイッチＭ６、Ｍ８、Ｍ１０、Ｍ１２のいずれか１個に印加される。例えば、ＰＩｃｏｄｅＢ［３］のビットは、制御スイッチＭ６に印加され、ＰＩｃｏｄｅＢ［２］のビットは、制御スイッチＭ８に印加され、ＰＩｃｏｄｅＢ［１］のビットは、制御スイッチＭ１０に印加され、ＰＩｃｏｄｅＢ［０］のビットは、制御スイッチＭ１２に印加される。ＰＩｃｏｄｅＢ［３：０］は、ＰＩｃｏｄｅ［３：０］の反転信号である。ＰＩｃｏｄｅＢ［３：０］及びＰＩｃｏｄｅ［３：０］は、ミキサ４１及び４２の外部から入力される重み付け信号ｃ０及びｃ９０である。
【００８８】
制御スイッチＭ５とＭ６、Ｍ７と８、Ｍ９とＭ１０、Ｍ１１とＭ１２は、各々、対とされる。従って、対とされる制御スイッチのゲート電極には相互に反転の関係にある信号が印加される。これにより、対とされる制御スイッチの一方がオンである場合、他方はオフとされる。
【００８９】
例えば、前述したように、位相９０°の信号を位相０°の基準信号と位相９０°の基準信号とから生成する場合、ミキサ４１及び４２は、以下のように制御される。
【００９０】
第１の差動回路において、ＩＮ１には、位相０°の基準信号であるセレクタ２１の出力ａが印加され、ＩＮ１Ｂには、出力ａの逆の位相の信号が印加される。第２の差動回路において、ＩＮ２には、位相９０°の基準信号であるセレクタ２２の出力ｂが印加され、ＩＮ２Ｂには、出力ｂの逆の位相の信号が印加される。
【００９１】
一方、例えば、第1の差動回路に対応する制御スイッチＭ５、Ｍ７、Ｍ９、Ｍ１１へ供給されるＰＩｃｏｄｅ［３：０］が（１，１，０，０）とされ、第２の差動回路に対応する制御スイッチＭ６、Ｍ８、Ｍ１０、Ｍ１２へ供給されるＰＩｃｏｄｅＢ［３：０］が（０，０，１，１）とされる。これは、ＩＮ１への重み付け信号ｃ０とＩＮ２への重み付け信号ｃ９０を等しくしたことに等しい。
【００９２】
これにより、Ｍ５及びＭ７がオンし、Ｍ９及びＭ１１がオフする。また、Ｍ６及びＭ８がオフし、Ｍ１０及びＭ１２がオンする。この結果、第１の差動回路及び第２の差動回路に等しい大きさの駆動電流が流れる。これにより、ＩＮ１である位相０°の基準信号と、ＩＮ２である位相９０°の基準信号とが等しい比率で合成され、位相４５°の出力信号ｅが生成され、増幅回路６から差動出力ＯＵＴに出力される。この時、同時に、出力信号ｅの逆の位相２２５°を持つ信号が、差動出力ＯＵＴＢに出力される。
【００９３】
なお、例えば、位相２２．５°の信号を位相０°の基準信号と位相９０°の基準信号とから生成する場合、ＰＩｃｏｄｅ［３：０］が（１，１，１，０）とされ、ＰＩｃｏｄｅＢ［３：０］が（０，０，０，１）とされる。これは、ＩＮ１への重み付け信号ｃ０とＩＮ２への重み付け信号ｃ９０を重み３：１とし、ＩＮ１Ｂへの重み付け信号ｃ１８０とＩＮ２Ｂへの重み付け信号ｃ２７０を重み「０」としたことに等しい。
【００９４】
以上のように、位相インタポレータの出力信号の位相は、ミキサ４１及び４２の回路要素であるＭＯＳＦＥＴの動作特性、例えば遅延、電流電圧特性、周波数特性等に直接影響される。従って、特にミキサ４１及び４２の動的な特性をテストすることが重要となる。
【００９５】
図４及び図５は、位相インタポレータのテスト時の動作説明図である。特に、図４は位相インタポレータの動的な特性が正常である場合を示し、図５は位相インタポレータの動的な特性が異常である場合を示す。
【００９６】
図４及び図５において、「ミキサ４１の合成前の出力」は、ミキサ４１の出力がミキサ４２の出力と合成されないと仮定した場合における、ミキサ４１の単独の出力を表す。「ミキサ４２の合成前の出力」は、ミキサ４２の出力がミキサ４１の出力と合成されないと仮定した場合における、ミキサ４２の単独の出力を表す。「ミキサ４１の合成前の出力」及び「ミキサ４２の合成前の出力」は、実際には、出力として得られない信号である。
【００９７】
一方、「ミキサ合成後出力（出力信号）ｅ」は、ミキサ４１の出力とミキサ４２の出力とが合成された後の出力を表す。「ミキサ合成後出力ｅ」は、実際に出力として得られる信号である。「ミキサ４１の合成前の出力」及び「ミキサ４２の合成前の出力」は、「ミキサ合成後出力ｅ」のレベルの変化を説明するために示される。「ミキサ４１の合成前の出力」と「ミキサ４２の合成前の出力」とは、基本的には、逆の位相の信号である。
【００９８】
「ミキサ４１の合成前の出力」は、通常のクロック信号即ち方形波ではなく、図４に一点鎖線で示すように、ほぼサイン波に等しい波形となる。これは、前述したように、ミキサ４１へ入力される信号がほぼサイン波に等しい波形を有するからである。
【００９９】
「ミキサ４２の合成前の出力」も、同様の理由で、通常のクロック信号即ち方形波ではなく、図４に一点鎖線で示すように、ほぼサイン波に等しい波形となる。
【０１００】
なお、図４及び図５において、逆の位相の信号を比較するために、各々の信号のピークの位置を点線で示す。
【０１０１】
また、「ミキサ４１の合成前の出力」及び「ミキサ４２の合成前の出力」の合成について考える場合、両者はほぼサイン波に等しい波形となるので、三角波を用いて近似して考えることができる。そこで、図４及び図５に実線で示すように、ほぼサイン波に等しい波形である「ミキサ４１の合成前の出力」及び「ミキサ４２の合成前の出力」について、三角波で近似した波形を示す。
【０１０２】
テスト時において、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４＝１とされる。これにより、入力バッファ回路１１〜１４は、位相０°、９０°、１８０°及び２７０°のテスト用基準信号を、テスト用セレクタ３１及び３２に入力する。また、セレクタ２１及び２２は、テスト信号ｔｅｓｔ１及びｔｅｓｔ２＝１に基づいて、テスト用セレクタ３１及び３２からの信号を出力する。
【０１０３】
また、選択信号ｓｅｌ１及びｓｅｌ２は、所定の値とされる。例えば、選択信号ｓｅｌ１＝００とされ、選択信号ｓｅｌ２＝１１とされる。これにより、テスト用セレクタ３１が０°の位相の信号を出力し、テスト用セレクタ３２が１８０°の位相の信号を出力する。即ち、テスト用入力信号として、逆の位相の信号が用いられる。重み付け信号ｃ０及びｃ９０は、セレクタ２１及びセレクタ２２の出力ａ及び出力ｂの重みを等しくするように設定される。
【０１０４】
以上により、セレクタ２１及び２２に対応するミキサ４１及び４２が、直接的なテスト対象として選択される。なお、実際には、セレクタ２１及び２２、これらに対応するテスト用セレクタ３１及び３２と入力バッファ回路１１及び１２とについても、直接的にテストが実行されることになる。
【０１０５】
次に、選択信号ｓｅｌ１及びｓｅｌ２を切替える。これにより、例えば、テスト用セレクタ３１が選択信号ｓｅｌ１＝０１に基づいて位相９０°のテスト用入力信号を出力し、テスト用セレクタ３２が選択信号ｓｅｌ２＝１０に基づいて位相２７０°のテスト用入力信号を出力するようにする。この状態でテストが行われる。
【０１０６】
次に、更に、選択信号ｓｅｌ１及びｓｅｌ２を切替える。これにより、例えば、テスト用セレクタ３１が選択信号ｓｅｌ１＝１１に基づいて位相１８０°のテスト用入力信号を出力し、テスト用セレクタ３２は、選択信号ｓｅｌ２＝００に基づいて位相０°のテスト用入力信号を出力するようにする。この状態でテストが行われる。
【０１０７】
次に、更に、選択信号ｓｅｌ１及びｓｅｌ２を切替える。これにより、例えば、テスト用セレクタ３１が選択信号ｓｅｌ１＝１０に基づいて位相２７０°のテスト用入力信号を出力する場合、テスト用セレクタ３２は、選択信号ｓｅｌ２＝０１に基づいて位相９０°のテスト用入力信号を出力する。なお、以上のテストの一部のみを実行するようにしても良い。
【０１０８】
図４において、位相インタポレータの動的な特性が正常であるので、ミキサ４１の合成前の出力を位相０°の信号とすると、ミキサ４２の合成前の出力は位相１８０°の信号となる。換言すれば、ミキサ４１の合成前の出力とミキサ４２の合成前の出力とは、図４に示すように、逆の位相となる。従って、ミキサ４１とミキサ４２の出力を合成した出力信号ｅの電圧レベルは「０」となる。
【０１０９】
微小振幅検出回路８は、出力信号ｅが閾値よりも小さいので、結果収納回路９へ結果出力ｆとして、０（Ｎｏ＿Ｅｒｒｏｒ）を出力する。この結果、結果収納回路９が、位相インタポレータのテスト結果として結果出力ｆ（Ｎｏ＿Ｅｒｒｏｒ）を出力する。これにより、位相インタポレータの動的な特性が正常であることを検証することができる。具体的には、入力バッファ回路１１及び１２、テスト用セレクタ３１及び３２、セレクタ２１及び２２、ミキサ４１及び４２が正常であることを検証することができる。
【０１１０】
一方、図５において、位相インタポレータの動的な特性が異常であるので、ミキサ４１の合成前の出力を位相０°とすると、ミキサ４２の合成前の出力は位相１８０°からずれた信号となる。換言すれば、ミキサ４１の合成前の出力と、ミキサ４２の合成前の出力とは、図５に示すように、逆の位相とはならない。従って、ミキサ４１とミキサ４２の出力を合成した出力信号ｅの電圧レベルは「０」とならず、異常の程度に応じた正の値又は負の値となる。
【０１１１】
微小振幅検出回路８は、例えば出力信号ｅが閾値よりも大きいので、結果収納回路９へ結果出力ｆとして、１（Ｅｒｒｏｒ）を出力する。この結果、結果収納回路９が、位相インタポレータのテスト結果として結果出力ｆ（Ｅｒｒｏｒ）を出力する。これにより、位相インタポレータの動的な特性が異常であることを検証することができる。具体的には、入力バッファ回路１１及び１２、テスト用セレクタ３１及び３２、セレクタ２１及び２２、ミキサ４１及び４２のいずれかが異常であることを検証することができる。
【０１１２】
図６は、位相インタポレータの他の一例を示す図である。
【０１１３】
図６の半導体装置即ち位相インタポレータは、４個の入力バッファ回路１１〜１４、４個のセレクタ２１〜２４、４個のテスト用セレクタ３１〜３４、４個のミキサ４１〜４４を備える。図６の位相インタポレータは、異なる位相の予め定められた入力信号として４個の位相の異なる基準信号を用いる。実際には、４個の基準信号のミキシングの中で、所望の位相により近い位相を持つ２個の基準信号が用いられる。４個の位相の異なる基準信号として、位相０°、９０°、１８０°、２７０°の基準信号が用いられる。
【０１１４】
異なる位相のテスト用基準信号の数（異なる位相の数）は、異なる位相の基準信号に対応する数とされる。複数のテスト用入力信号としては、相互に異なる位相の信号が入力される。具体的には、位相０°、９０°、１８０°及び２７０°の４個の信号が入力され、この中から、逆の位相（１８０°異なる位相）の２個の信号が選択されてテストに用いられる。
【０１１５】
４個の入力バッファ回路１１〜１４には、第２の制御信号として、各々、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４が入力される。４個のセレクタ２１〜２４には、第２の制御信号として、各々、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４が入力される。４個のテスト用セレクタ３１〜３４には、第１の制御信号として、各々、選択信号ｓｅｌ１〜ｓｅｌ４が入力される。４個のミキサ４１〜４４には、第３の制御信号として、各々、重み付け信号ｃ０、ｃ９０、ｃ１８０及びｃ２７０が入力される。テスト信号ｔｅｓｔ１〜ｔｅｓｔ４及び選択信号ｓｅｌ１〜ｓｅｌ４は、制御回路２０により生成される。重み付け信号ｃ０、ｃ９０、ｃ１８０及びｃ２７０は、重み付け信号生成か回路１０により生成される。
【０１１６】
入力バッファ回路１１〜１４は、各々、入力信号をセレクタ２１〜２４に入力する入力回路であるので、セレクタ２１〜２４に対応して設けられる。テスト用セレクタ３１〜３４は、テスト用入力信号をテスト用セレクタ３１〜３４に入力する入力回路であるので、セレクタ２１〜２４に対応して設けられる。
【０１１７】
図６の位相インタポレータの入力バッファ回路１１及び１２は、図２の位相インタポレータの入力バッファ回路１１及び１２と同様の回路である。
【０１１８】
従って、入力バッファ回路１１は、システム動作時において、第２の制御信号（テスト信号ｔｅｓｔ１＝０）に基づいて、位相０°の入力信号をセレクタ２１に入力し、テスト用セレクタ３１〜３４への信号の出力を停止する。また、入力バッファ回路１１は、テスト時において、第２の制御信号（テスト信号ｔｅｓｔ１＝１）に基づいて、セレクタ２１への信号の出力を停止し、位相０°のテスト用入力信号をテスト用セレクタ３１〜３４に入力する。
【０１１９】
入力バッファ回路１２は、システム動作時において、第２の制御信号（テスト信号ｔｅｓｔ２＝０）に基づいて、位相９０°の入力信号をセレクタ２２に入力し、テスト用セレクタ３１〜３４への信号の出力を停止する。入力バッファ回路１２は、テスト時において、第２の制御信号（テスト信号ｔｅｓｔ２＝１）に基づいて、セレクタ２２への信号の出力を停止し、位相９０°のテスト用入力信号をテスト用セレクタ３１〜３４に入力する。
【０１２０】
また、図６の位相インタポレータの入力バッファ回路１３及び１４は、図２の位相インタポレータの入力バッファ回路１１又は１２と同様の回路である。
【０１２１】
従って、入力バッファ回路１３は、システム動作時において、第２の制御信号（テスト信号ｔｅｓｔ３＝０）に基づいて、位相１８０°の入力信号をセレクタ２３に入力し、テスト用セレクタ３１〜３４への信号の出力を停止する。入力バッファ回路１３は、テスト時において、第２の制御信号（テスト信号ｔｅｓｔ３＝１）に基づいて、セレクタ２３への信号の出力を停止し、位相１８０°のテスト用入力信号をテスト用セレクタ３１〜３４に入力する。
【０１２２】
入力バッファ回路１４は、システム動作時において、第２の制御信号（テスト信号ｔｅｓｔ４＝０）に基づいて、位相２７０°の入力信号をセレクタ２４に入力し、テスト用セレクタ３１〜３４への信号の出力を停止する。入力バッファ回路１４は、テスト時において、セレクタ２４への信号の出力を停止し、第２の制御信号（テスト信号ｔｅｓｔ４＝１）に基づいて、位相２７０°のテスト用入力信号をテスト用セレクタ３１〜３４に入力する。
【０１２３】
図６の位相インタポレータのテスト用セレクタ３１及び３２は、図２の位相インタポレータのテスト用セレクタ３１及び３２と同様の回路である。
【０１２４】
従って、テスト用セレクタ３１は、選択信号ｓｅｌ１＝００の場合に位相０°のテスト用基準信号を出力し、選択信号ｓｅｌ１＝０１の場合に位相９０°のテスト用基準信号を出力し、選択信号ｓｅｌ１＝１１の場合に位相１８０°のテスト用基準信号を出力し、選択信号ｓｅｌ１＝１０の場合に位相２７０°のテスト用基準信号を出力する。
【０１２５】
テスト用セレクタ３２は、選択信号ｓｅｌ２＝００の場合に位相０°のテスト用基準信号を出力し、選択信号ｓｅｌ２＝０１の場合に位相９０°のテスト用基準信号を出力し、選択信号ｓｅｌ２＝１１の場合に位相１８０°のテスト用基準信号を出力し、選択信号ｓｅｌ２＝１０の場合に位相２７０°のテスト用基準信号を出力する。
【０１２６】
図６の位相インタポレータのテスト用セレクタ３３及び３４は、図２の位相インタポレータのテスト用セレクタ３１又は３２と同様の回路である。
【０１２７】
従って、テスト用セレクタ３３は、選択信号ｓｅｌ３＝００の場合に位相０°のテスト用基準信号を出力し、選択信号ｓｅｌ３＝０１の場合に位相９０°のテスト用基準信号を出力し、選択信号ｓｅｌ３＝１１の場合に位相１８０°のテスト用基準信号を出力し、選択信号ｓｅｌ３＝１０の場合に位相２７０°のテスト用基準信号を出力する。
【０１２８】
テスト用セレクタ３４は、選択信号ｓｅｌ４＝００の場合に位相０°のテスト用基準信号を出力し、選択信号ｓｅｌ４＝０１の場合に位相９０°のテスト用基準信号を出力し、選択信号ｓｅｌ４＝１１の場合に位相１８０°のテスト用基準信号を出力し、選択信号ｓｅｌ４＝１０の場合に位相２７０°のテスト用基準信号を出力する。
【０１２９】
図６の位相インタポレータのセレクタ２１及び２２は、図２の位相インタポレータのセレクタ２１及び２２と同様の回路である。
【０１３０】
従って、セレクタ２１は、システム動作時に、第２の制御信号（ｔｅｓｔ１＝０）に従って、入力バッファ回路１１から入力された位相０°の入力信号を、出力ａ（差動信号）として、ミキサ４１へ出力する。セレクタ２１は、テスト時に、第２の制御信号（ｔｅｓｔ１＝１）に従って、テスト用セレクタ３１から入力されたテスト用入力信号を、出力ａ（差動信号）として、ミキサ４１へ出力する。
【０１３１】
セレクタ２２は、システム動作時に、第２の制御信号（ｔｅｓｔ２＝０）に従って、入力バッファ回路１２から入力された位相９０°の入力信号を、出力ｂ（差動信号）として、ミキサ４２へ出力する。セレクタ２２は、テスト時に、第２の制御信号（ｔｅｓｔ２＝１）に従って、テスト用セレクタ３２から入力されたテスト用入力信号を、出力ｂ（差動信号）として、ミキサ４２へ出力する。
【０１３２】
図６の位相インタポレータのセレクタ２３及び２４は、図２の位相インタポレータのセレクタ２１又は２２と同様の回路である。
【０１３３】
従って、セレクタ２３は、システム動作時に、第２の制御信号（ｔｅｓｔ３＝０）に従って、入力バッファ回路１３から入力された位相１８０°の入力信号を、出力ｃ（差動信号）として、ミキサ４３へ出力する。セレクタ２３は、テスト時に、第２の制御信号（ｔｅｓｔ３＝１）に従って、テスト用セレクタ３３から入力されたテスト用入力信号を、出力ｃ（差動信号）として、ミキサ４３へ出力する。
【０１３４】
セレクタ２４は、システム動作時に、第２の制御信号（ｔｅｓｔ４＝０）に従って、入力バッファ回路１４から入力された位相２７０°の入力信号を、出力ｄ（差動信号）として、ミキサ４４へ出力する。セレクタ２４は、テスト時に、第２の制御信号（ｔｅｓｔ４＝１）に従って、テスト用セレクタ３４から入力されたテスト用入力信号を、出力ｄ（差動信号）として、ミキサ４４へ出力する。
【０１３５】
図６の位相インタポレータのミキサ４１及び４２は、図２の位相インタポレータのミキサ４１及び４２と同様の回路である。
【０１３６】
従って、ミキサ４１は、第３の制御信号（重み付け信号ｃ０）に従って、対応するセレクタ２１の出力ａに、重み付け信号ｃ０に応じて重み付けした信号を出力する。ミキサ４２は、第３の制御信号（重み付け信号ｃ９０）に従って、対応するセレクタ２２の出力ｂに、重み付け信号ｃ９０に応じて重み付けした信号を出力する。
【０１３７】
図６の位相インタポレータのミキサ４３及び４４は、図２の位相インタポレータのミキサ４１又は４２と同様の回路である。
【０１３８】
従って、ミキサ４３は、第３の制御信号（重み付け信号ｃ１８０）に従って、対応するセレクタ２３の出力ｃに、重み付け信号ｃ１８０に応じて重み付けした信号を出力する。ミキサ４４は、第３の制御信号（重み付け信号ｃ２７０）に従って、対応するセレクタ２４の出力ｄに、重み付け信号ｃ２７０に応じて重み付けした信号を出力する。
【０１３９】
４個のミキサ４１〜４４は、各々の出力端子が相互に電気的に接続される。これにより、出力信号ｅは、これらのミキサ４１〜４４の合成前の出力が合成された信号となる。
【０１４０】
図６の位相インタポレータのシステム動作時においては、入力バッファ回路１１〜１４は、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４＝０に基づいて、位相０°、９０°、１８０°、２７０°の基準信号を入力信号として対応するセレクタ２１〜２４に入力し、テスト用セレクタ３１〜３４には信号を出力しない。選択信号ｓｅｌ１〜ｓｅｌ４は、テスト用セレクタ３１〜３４への入力が存在しないので、いずれの値をとっても良い。ミキサ４１〜４４は、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４＝０に基づいて、セレクタ２１〜２４からの信号を出力する。重み付け信号ｃ０、ｃ９０、ｃ１８０、ｃ２７０は、出力バッファ回路７の出力信号が取る位相に応じて定まる所定の値とされる。以上により、ミキサ４１〜４４が、対応するセレクタ２１〜２４の出力ａ〜ｄに重み付けした信号を出力する。この結果、出力ａ〜ｄに重み付けした信号を合成した出力信号ｅが増幅され、出力バッファ回路７から出力される。
【０１４１】
実際には、システム動作時において、４個のセレクタ２１〜２４は、並列して出力ａ〜ｄを出力する。一方、出力バッファ回路７の出力信号が取るべき位相は、これにより近い位相を持つ２個の基準信号を用いて生成される。例えば、前述したように、位相４５°の信号は、位相０°の基準信号と位相９０°の基準信号とから生成される。従って、ミキサ４１〜４４は、位相４５°の信号を生成するために必要な重み付け信号ｃ０、ｃ９０、ｃ１８０及びｃ２７０を与えられ、出力ａ及び出力ｂを等しい重み付けで合成した信号を位相４５°の出力信号ｅとして出力する。
【０１４２】
この場合、ミキサ４１及びミキサ４２への重み付け信号ｃ０及びｃ９０が等しくされ、ミキサ４３及びミキサ４４への重み付け信号ｃ１８０及びｃ２７０が重み「０」とされる。これにより、ミキサ４１に入力された位相０°の信号（出力ａ）とミキサ４２に入力された位相９０°の信号（出力ｂ）とが等しい比率で合成され、ミキサ４３に入力された位相１８０°の信号（出力ｃ）とミキサ４４に入力された位相２７０°の信号（出力ｄ）とは出力信号ｅに影響しないようにされる。この結果、位相４５°の出力信号ｅが生成され、出力バッファ回路７から出力される。
【０１４３】
一方、図６の半導体装置即ち位相インタポレータのテスト時においては、入力バッファ回路１１〜１４は、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４＝１に基づいて、位相０°、９０°、１８０°、２７０°のテスト用基準信号である信号をテスト用入力信号としてテスト用セレクタ３１〜３４に入力し、セレクタ２１〜２４には信号を出力しない。選択信号ｓｅｌ１〜ｓｅｌ４は、以下のような所定の値とされる。ミキサ４１〜４４は、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４＝１に基づいて、セレクタ２１〜２４を介して入力されたテスト用セレクタ３１〜３４からの信号を出力する。重み付け信号ｃ０、ｃ９０、ｃ１８０、ｃ２７０は、以下のような所定の値とされる。以上により、ミキサ４１〜４４が、対応するセレクタ２１〜２４の出力ａ〜ｄに重み付けした信号を出力する。この結果、出力ａ〜ｄに重み付けした信号を合成した出力信号ｅが増幅され、出力バッファ回路７から出力される。
【０１４４】
テスト時において、例えば、入力バッファ回路１１からの位相０°のテスト用入力信号がテスト用セレクタ３１及びセレクタ２１を介してミキサ４１から出力される場合、逆の位相である位相１８０°のテスト用入力信号が、ミキサ４２〜４４のいずれかから出力される必要がある。換言すれば、この場合、入力バッファ回路１３からの位相１８０°のテスト用入力信号が、テスト用セレクタ３２〜３４のいずれか及びセレクタ２２〜２４のいずれかを介して、ミキサ４２〜４４のいずれかから出力される。
【０１４５】
このように、選択信号ｓｅｌ１〜ｓｅｌ４に従って、４個のテスト用セレクタ３１〜３４から選択された２個のテスト用セレクタが、相互に逆の位相であるテスト用入力信号を出力する。このために、選択信号ｓｅｌ１〜ｓｅｌ４は、２個のテスト用セレクタが、逆の位相であるテスト用入力信号を出力するように設定される。この結果、選択された２個のテスト用セレクタに対応する２個のセレクタが、当該２個のテスト用セレクタが出力するテスト用入力信号を出力する。
【０１４６】
以上のように、テスト用入力信号を出力する２個のセレクタ及びこれらに対応する２個のミキサが、テスト対象とされたセレクタ及びミキサである。
【０１４７】
テスト時には、重み付け信号ｃ０、ｃ９０、ｃ１８０、ｃ２７０は、テストすべき２個のミキサを選択する値とされる。テストすべき２個のミキサに対応する重み付け信号は等しくされ、他のテストされない２個のミキサに対応する重み付け信号は「０」とされる。従って、例えば、ミキサ４１及びミキサ４２についてテストする場合、ミキサ４１及びミキサ４２への重み付け信号ｃ０及びｃ９０が等しく（１：１に）され、ミキサ４３及びミキサ４４への重み付け信号ｃ１８０及びｃ２７０が重み「０」とされる。
【０１４８】
これにより、重み付け信号ｃ０、ｃ９０、ｃ１８０、ｃ２７０に従って、前記２個のセレクタに対応する２個のミキサが、前記２個のセレクタが出力するテスト用入力信号を出力する。換言すれば、重み付け信号ｃ０、ｃ９０、ｃ１８０、ｃ２７０は、前記２個のミキサが、前記２個のセレクタが出力するテスト用入力信号を出力するように設定される。これにより、４個のミキサ４１〜４４が、対応するテスト用セレクタ３１〜３４の出力ａ〜ｄに重み付けした信号を出力する。この結果、検出回路が、出力ａ〜ｄに重み付けした信号を合成した出力信号ｅの絶対値が閾値よりも大きい場合に、エラー信号を出力する。
【０１４９】
具体的には、テスト時において、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４＝１とされる。これにより、入力バッファ回路１１〜１４は、位相０°、９０°、１８０°及び２７０°のテスト用基準信号をテスト用セレクタ３１〜３４に入力し、セレクタ２１〜２４には信号を出力しない。セレクタ２１〜２４は、テスト信号ｔｅｓｔ１〜ｔｅｓｔ４＝１に基づいて、対応するテスト用セレクタ３１〜３４からの信号を出力する。
【０１５０】
また、選択信号ｓｅｌ１〜ｓｅｌ４は、所定の値とされる。例えば、選択信号ｓｅｌ１＝００とされ、選択信号ｓｅｌ２＝１１とされる。これにより、テスト用セレクタ３１が０°の位相の信号を出力し、テスト用セレクタ３２が１８０°の位相の信号を出力する。これにより、テスト用入力信号として、逆の位相の信号が用いられる。この時、以下のように、テスト用セレクタ３３及び３４の出力に対応する重みは「０」とされるので、選択信号ｓｅｌ３及びｓｅｌ４はいずれの値であってもよい。
【０１５１】
また、重み付け信号ｃ０及びｃ９０は、セレクタ２１及びセレクタ２２の出力ａ及び出力ｂの重みを等しくし、セレクタ２３及びセレクタ２４の出力ｃ及び出力ｄの重みを「０」とするように設定される。
【０１５２】
以上により、セレクタ２１及び２２に対応するミキサ４１及び４２が、直接的なテスト対象として選択される。なお、実際には、セレクタ２１及び２２、これらに対応するテスト用セレクタ３１及び３２と入力バッファ回路１１及び１２とについても、直接的にテストが実行されることになる。また、ミキサ４１〜４４は２個の差動回路として一体に形成されるので、ミキサ４２及び４４についても、間接的にテストが実行されることになる。
【０１５３】
次に、選択信号ｓｅｌ１及びｓｅｌ２を切替える。これにより、例えば、テスト用セレクタ３１が選択信号ｓｅｌ１＝０１に基づいて位相９０°のテスト用入力信号を出力し、テスト用セレクタ３２が選択信号ｓｅｌ２＝１０に基づいて位相２７０°のテスト用入力信号を出力するようにする。この状態でテストを行い、終了後に、選択信号ｓｅｌ１及びｓｅｌ２を切替える。これにより、例えば、テスト用セレクタ３１が選択信号ｓｅｌ１＝１１に基づいて位相１８０°のテスト用入力信号を出力し、テスト用セレクタ３２は、選択信号ｓｅｌ２＝００に基づいて位相０°のテスト用入力信号を出力するようにする。この状態でテストを行い、更に、選択信号ｓｅｌ１及びｓｅｌ２を切替える。これにより、例えば、テスト用セレクタ３１が選択信号ｓｅｌ１＝１０に基づいて位相２７０°のテスト用入力信号を出力する場合、テスト用セレクタ３２は、選択信号ｓｅｌ２＝０１に基づいて位相９０°のテスト用入力信号を出力する。
【０１５４】
以上のテストを、ミキサ４１及び４２の組み合わせを除き、ミキサ４１〜４４から２個のセレクタを選択して繰り返す。これにより、全てのミキサ４１〜４４についてテストすることができる。以上のテスト対象のミキサの選択と、テストに用いる信号の位相の選択は、制御回路２０により制御される。なお、以上のテストの一部のみを実行するようにしても良い。
【符号の説明】
【０１５５】
５    キャパシタ
６    増幅回路
７    出力バッファ回路
８    微小振幅検出回路
９    結果収納回路
１０    重み付け信号生成回路
１１、１２、１３、１４    入力バッファ回路
２０    制御回路
２１、２２、２３、２４    セレクタ
３１、３２、３３、３４    テスト用セレクタ
４１、４２、４３、４４    ミキサ
【図１】
2011016090.tif 000003
【図２】
2011016090.tif 000004
【図３】
2011016090.tif 000005
【図４】
2011016090.tif 000006
【図５】
2011016090.tif 000007
【図６】
2011016090.tif 000008
【国際調査報告】
2011016090.tif 000009
2011016090.tif 000010
2011016090.tif 000011