(57)【要約】  本発明の半導体チップ（１８）は、パワー半導体装置（１０）が形成されており、六方晶系半導体によって構成される半導体基板を備えた半導体チップ（１８）であって、半導体基板は主面において矩形形状を有し、矩形を規定する２辺の長さａおよびｂが等しく、かつ、半導体基板の２辺と平行な方向における線膨張係数が互いに等しい。
2011145310.tif 000002
【特許請求の範囲】
【請求項１】
パワー半導体装置が形成されており、六方晶系半導体によって構成される半導体基板を備えた半導体チップであって、
前記半導体基板は主面において矩形形状を有し、
前記矩形を規定する２辺の長さａおよびｂが等しく、かつ、
前記半導体基板の前記２辺と平行な方向における線膨張係数が互いに等しい半導体チップ。
【請求項２】
パワー半導体装置が形成されており、六方晶系半導体によって構成される半導体基板を備えた半導体チップであって、
前記半導体基板は主面において矩形形状を有し、
前記矩形を規定する２辺の長さａおよびｂが等しく、かつ、
前記２辺のうちの１辺と前記六方晶系半導体の＜１１−２０＞方向とがなす角および前記２辺のうちの他の１辺と前記六方晶系半導体の＜１−１００＞方向とがなす角度がそれぞれ１５°である半導体チップ。
【請求項３】
前記パワー半導体装置は、
前記半導体基板に形成されたパワー半導体素子と、
前記パワー半導体素子の少なくとも一部を覆うように前記半導体基板に設けられ、等方的な機械的物性を備える保護膜を有する請求項１または２に記載の半導体チップ。
【請求項４】
前記パワー半導体素子は、前記半導体基板の主面上に形成されており、前記半導体基板と同じ材料によって構成されたエピタキシャル層を有する請求項３に記載の半導体チップ。
【請求項５】
前記保護膜は、窒化シリコンおよび酸化シリコンの少なくとも一方を含む請求項３に記載の半導体チップ。
【請求項６】
前記パワー半導体素子は、等方的な機械的物性を有する配線電極を含む請求項３から５のいずれかに記載の半導体チップ。
【請求項７】
前記配線電極は、アルミニウム、銅またはこれらの少なくとも１つを含む合金によって構成されている請求項６に記載の半導チップ。
【請求項８】
前記半導体基板の前記主面と、前記六方晶系半導体の（０００１）面または（０００−１）面とがなす角θが、下記式を満たしている請求項１から７のいずれかに記載の半導体チップ。
−１０°≦θ≦１０°
【請求項９】
前記半導体基板は炭化珪素半導体基板である請求項１から８のいずれかに記載の半導体チップ。
【請求項１０】
前記半導体基板は窒化ガリウム半導体基板である請求項１から８のいずれかに記載の半導体チップ。
【請求項１１】
前記パワー半導体素子は、金属−絶縁体−半導体電界効果トランジスタ、ｐｎ接合型ダイオードまたはショットキーバリアダイオードである請求項１から１０のいずれかに記載の半導体チップ。
【請求項１２】
前記パワー半導体素子は、スイッチング素子または整流素子である請求項１から１０のいずれかに記載の半導体チップ。
【請求項１３】
六方晶系半導体によって構成されたウェハと、
前記ウェハに形成された複数のパワー半導体装置と
を備える半導体ウェハであって、
前記ウェハは、主面と平行な面において、結晶方位による機械的物性の異方性を有し、
前記ウェハの周囲の少なくとも一部に前記六方晶系半導体の結晶方向を規定するマークが設けられており、
前記マークが規定する方向と前記六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とがなす角βが、下記式（１）を満たしており、
前記主面上において、前記複数のパワー半導体装置のそれぞれは、矩形で規定される領域を有し、
前記矩形を規定する２辺のうちの一辺と、前記マークで規定される方向とがなす角γは下記式（２）または（２’）を満たす半導体ウェハ。
−５°≦β≦５°      （１）
１０°≦γ≦２０°      （２）
４０°≦γ≦５０°      （２’）
【請求項１４】
前記マークがオリエンテーションフラットである、請求項１３に記載の半導体ウェハ。
【請求項１５】
前記マークがノッチである、請求項１３に記載の半導体ウェハ。
【請求項１６】
六方晶系半導体によって構成されたウェハと、
前記ウェハに形成された複数のパワー半導体装置と
を備える半導体ウェハであって、
前記ウェハは、主面と平行な面において、結晶方位による機械的物性の異方性を有し、
前記ウェハの周囲の少なくとも一部に前記六方晶系半導体の結晶方向を規定するマークが設けられており、
前記マークが規定する方向と前記六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とがなす角β’が、
１０°≦β’≦２０°
の関係を満たしており、
前記ウェハの主面上において、前記複数のパワー半導体装置のそれぞれは、矩形で規定される領域を有する半導体ウェハ。
【請求項１７】
六方晶系半導体によって構成されたウェハと、前記ウェハに形成された複数のパワー半導体装置とを備える半導体ウェハを、前記六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向に対して、１５°の角度をなす第１の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第１の方向に対し９０°の角度をなす第２の方向と平行に複数回分割する工程と、
前記分割された半導体ウェハを前記ウェハ分割装置に対して相対的に９０°回転させる工程と、
前記分割された半導体ウェハを、前記第２の方向に前記距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第１の方向に平行に複数回分割する工程と、
を包含する半導体チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ、半導体ウェハおよび半導体チップの製造方法に関する。特に、主面に平行な方向において、機械的物性の異方性を有する炭化珪素、窒化ガリウム等の六方晶半導体を用いた半導体チップ、半導体ウェハおよび半導体チップの製造方法に関する。
【背景技術】
【０００２】
半導体デバイスには、従来より珪素（Ｓｉ）基板が用いられているが、近年、パワー半導体デバイス分野で、炭化珪素（ＳｉＣ）や、窒化ガリウム（ＧａＮ）といったワイドバンドギャップ半導体材料が注目され、開発が進められている。【０００３】
ワイドバンドギャップ半導体は、Ｓｉに比べてバンドギャップの大きな高硬度の半導体材料であり、ワイドバンドギャップ半導体の物性を生かしたパワー素子、耐環境素子、高温動作素子、高周波素子等の種々の半導体装置を実用化する研究がなされている。なかでも、スイッチング素子や整流素子などのパワー素子への応用が注目されている。ＳｉＣやＧａＮを用いたパワー素子は、Ｓｉパワー素子よりも電力損失を大幅に低減できるなどの利点があるからである。【０００４】
ＳｉＣやＧａＮを用いたパワー素子として、金属−絶縁体−半導体電界効果トランジスタ（Metal-Insulator-Semiconductor Field Effect Transistor：以下、ＭＩＳＦＥＴと称する）、金属−半導体電界効果トランジスタ（Metal-Semiconductor Field Effect Transistor：以下、ＭＥＳＦＥＴと称する）、接合型電界効果トランジスタ（Junction Field Effect Transistor：以下、ＪＦＥＴと称する）、ｐｎ接合型ダイオード、ショットキーバリアダイオード等が報告されている。このようなパワー素子では、数Ａ（アンペア）以上の電流が流れるオン状態と、数百Ｖ以上の高耐圧を維持しながら電流がゼロとなるオフ状態とを実現できる。【０００５】
また、ワイドバンドギャップ半導体は、高温環境下においてもその半導体特性を維持できるため、ＳｉＣやＧａＮは、Ｓｉでは実現不可能な（例えば２００℃以上の）高温環境下においても動作可能なパワー素子として大いに期待されている。【０００６】
これらのパワー素子は、主として半導体によって構成されるウェハ上に複数形成され、チップ状に分割される。以下、パワー半導体素子等が形成される前の状態のウェハを単に「ウェハ」と呼び、パワー半導体素子等が形成されたウェハを「半導体ウェハ」と呼ぶ。また、ウェハは、主面（表面）上または裏面上にエピタキシャル層を有するものを含む。【０００７】
ウェハが半導体単結晶である場合、その結晶方位を示すために、オリエンテーションフラットや、ノッチと呼ばれる「切りかき」がウェハの周囲に設けられる。半導体製造工程中、ウェハのオリエンテーションフラットやノッチを用いることによって、ウェハの結晶方位をそろえることができる。これにより、結晶方位に依存する多くの半導体素子特性のばらつきを大きく低減できる。ウェハ上への半導体素子の配置については、例えば特許文献１から６に開示されている。【０００８】
図１８（ａ）および（ｂ）は、それぞれ、オリエンテーションフラットおよびノッチを有するウェハ上に、四角形状のパワー半導体装置が複数配置された半導体ウェハを示す模式図である。図１８（ａ）に示すように、半導体ウェハ１００１は、オリエンテーションフラット１００１ａおよびセカンドオリエンテーションフラット１００１ｂを有するウェハと、複数のパワー半導体装置１０１０を備える。通常、オリエンテーションフラット１００１ａおよびセカンドオリエンテーションフラット１００１ｂは直交しており、複数のパワー半導体装置１０１０のそれぞれは、２辺がオリエンテーションフラット１００１ａおよびセカンドオリエンテーションフラット１００１ｂに平行となるようにウェハに形成されている。【０００９】
本願明細書において、オリエンテーションフラット１００１ａが規定する方向を、図１８（ａ）の矢印１００５で示すように、オリエンテーションフラット（直線方向がより長いオリエンテーションフラット）１００１ａに平行な方向として定義する。【００１０】
また、図１８（ｂ）に示すように、半導体ウェハ１００１’はノッチ１００１ｃを有するウェハと複数のパワー半導体装置１０１０とを備える。ノッチ１００１ｃの切込みにより規定される矢印１００５’の方向と、複数のパワー半導体装置１１０のそれぞれの一辺が平行となるように、複数のパワー半導体装置１０１０がウェハに形成されている。【００１１】
複数のパワー半導体装置１０１０は、ウェハ上に周期的に配置されることにより、分離が容易となる。パワー半導体装置１０１０の分離は、直交する切削線（以下、スクライブラインともいう）１０２０ｘおよび１０２０ｙに沿って行われる。通常、形状的制約がなければ、分離されたパワー半導体装置１０１０である半導体チップは、元の半導体ウェハ１００１、１００１’の表面と平行な平面において、ほぼ正方形形状を有している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−７３７００号公報
【特許文献２】特開２００８−２２７２０５号公報
【特許文献３】特開平１１−３４０５７６号公報
【特許文献４】特開２００２−１７０９９２号公報
【特許文献５】特開平０２−２７５６１４号公報
【特許文献６】特開２００４−１４７０９号公報
【特許文献７】特開２００７−８１０９６号公報
【非特許文献】
【００１３】
【非特許文献１】Z.Li et al.,J.Am.Ceram.Soc.,70[7]445-48(1987)
【非特許文献２】H.Morkoc,Handbook of Nitride Semiconductors and Devices, Vol.Ｉ, p.17
【発明の概要】
【発明が解決しようとする課題】
【００１４】
従来よりパワー半導体装置に広く用いられているＳｉは立方晶系半導体であり、結晶方位による異方性のない等方的な機械的物性を示す。これに対し、ＳｉＣやＧａＮは六方晶系半導体であり、機械的物性等に異方性があることが知られている。例えば、非特許文献１および２には、結晶方位によりＳｉＣの線膨張係数およびＧａＮの線膨張係数に異方性があることがそれぞれ開示されている。また機械的物性ではないが、特許文献７には、結晶面方位によりＳｉＣの熱伝導率に異方性のあることが開示されている。【００１５】
本願発明者がＳｉＣを用いたパワー半導体装置を作製し、信頼性を評価したところ、上述した機械的物性の異方性に起因すると考えられる信頼性の低下がパワー半導体装置に見られることがわかった。【００１６】
本発明は、かかる点に鑑みてなされたものであり、機械的物性に結晶方位による異方性を有する半導体を用い、信頼性の高い半導体チップ、半導体ウェハおよび半導体チップの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の半導体チップは、パワー半導体装置が形成されており、六方晶系半導体によって構成される半導体基板を備えた半導体チップであって、前記半導体基板は主面において矩形形状を有し、前記矩形を規定する２辺の長さａおよびｂが等しく、かつ、前記半導体基板の前記２辺と平行な方向における線膨張係数が互いに等しい。【００１８】
また、本発明の他の半導体チップは、パワー半導体装置が形成されており、六方晶系半導体によって構成される半導体基板を備えた半導体チップであって、前記半導体基板は主面において矩形形状を有し、前記矩形を規定する２辺の長さａおよびｂが等しく、かつ、前記２辺のうちの１辺と前記六方晶系半導体の＜１１−２０＞方向とがなす角および前記２辺のうちの他の１辺と前記六方晶系半導体の＜１−１００＞方向とがなす角度がそれぞれ１５°である。【００１９】
ある好ましい実施形態において、前記パワー半導体装置は、前記半導体基板に形成されたパワー半導体素子と、前記パワー半導体素子の少なくとも一部を覆うように前記半導体基板に設けられ、等方的な機械的物性を備える保護膜を有する。【００２０】
ある好ましい実施形態において、前記パワー半導体素子は、前記半導体基板の主面上に形成されており、前記半導体基板と同じ材料によって構成されたエピタキシャル層を有する。【００２１】
ある好ましい実施形態において、前記保護膜は、窒化シリコンおよび酸化シリコンの少なくとも一方を含む。【００２２】
ある好ましい実施形態において前記パワー半導体素子は、等方的な機械的物性を有する配線電極を含む。【００２３】
ある好ましい実施形態において前記配線電極は、アルミニウム、銅またはこれらの少なくとも１つを含む合金によって構成されている。【００２４】
ある好ましい実施形態において、前記半導体基板の前記主面と、前記六方晶系半導体の（０００１）面または（０００−１）面とがなす角θが、下記式を満たしている。
−１０°≦θ≦１０°【００２５】
ある好ましい実施形態において、前記半導体基板は炭化珪素半導体基板である。【００２６】
ある好ましい実施形態において、前記半導体基板は窒化ガリウム半導体基板である。【００２７】
ある好ましい実施形態において、前記パワー半導体素子は、金属−絶縁体−半導体電界効果トランジスタ、ｐｎ接合型ダイオードまたはショットキーバリアダイオードである。【００２８】
ある好ましい実施形態において、前記パワー半導体素子は、スイッチング素子または整流素子である。【００２９】
本発明の半導体ウェハは、六方晶系半導体によって構成されたウェハと、前記ウェハに形成された複数のパワー半導体装置とを備える半導体ウェハであって、前記ウェハは、主面と平行な面において、結晶方位による機械的物性の異方性を有し、前記ウェハの周囲の少なくとも一部に前記六方晶系半導体の結晶方向を規定するマークが設けられており、前記マークが規定する方向と前記六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とがなす角βが、−５°≦β≦５°の関係を満たしており、前記主面上において、前記複数のパワー半導体装置のそれぞれは、矩形で規定される領域を有し、前記矩形を規定する２辺のうちの一辺と、前記マークで規定される方向とがなす角γが下記式（１）または（１’）を満たす。
１０°≦γ≦２０°      （１）
４０°≦γ≦５０°      （１’）【００３０】
ある好ましい実施形態において、前記マークがオリエンテーションフラットである。【００３１】
ある好ましい実施形態において、前記マークがノッチである。【００３２】
本発明の半導体ウェハは、六方晶系半導体によって構成されたウェハと、前記ウェハに形成された複数のパワー半導体装置とを備える半導体ウェハであって、前記ウェハは、主面と平行な面において、結晶方位による機械的物性の異方性を有し、前記ウェハの周囲の少なくとも一部に前記六方晶系半導体の結晶方向を規定するマークが設けられており、前記マークが規定する方向と前記六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とがなす角β’が、
１０°≦β’≦２０°
の関係を満たしており、前記ウェハの主面上において、前記複数のパワー半導体装置のそれぞれは、矩形で規定される領域を有する。【００３３】
本発明の半導体チップの製造方法は、六方晶系半導体によって構成されたウェハと、前記ウェハに形成された複数のパワー半導体装置とを備える半導体ウェハを、前記六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向に対して、１５°の角度をなす第１の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第１の方向に対し９０°の角度をなす第２の方向と平行に複数回分割する工程と、前記分割された半導体ウェハを前記ウェハ分割装置に対して相対的に９０°回転させる工程と、前記分割された半導体ウェハを、前記第２の方向に前記距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第１の方向に平行に複数回分割する工程とを包含する。
【発明の効果】
【００３４】
本発明の半導体チップによれば、半導体基板の矩形形状を規定する２辺と平行な方向における線膨張係数が等しい。このため、半導体チップ中の歪みや応力の一方向への集中が緩和される。また、半導体チップをパッケージに収納した場合にも、半導体チップが略正方形形状を有するため、半導体チップの四隅がパッケージから受ける応力が等しくなり、応力の集中が緩和される。よって、使用温度範囲の上限値と下限値の温度差が大きくても、パワー半導体素子やパワー半導体素子上の絶縁性薄膜のクラック、配線電極の変形等を抑制することができ、高信頼性を実現することができる。【００３５】
また、本発明の半導体ウェハによれば、ウェハの周囲の少なくとも一部に六方晶系半導体の結晶方向を規定するマークが設けられており、マークが規定する方向は六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とほぼ平行である。また、パワー半導体装置の矩形の領域を規定する２辺のうちの一辺と、マークで規定される方向とがなす角γは１０°≦γ≦２０°または４０°≦γ≦５０°を満たしている。このため、直交する２辺の方向における六方晶系半導体の線膨張係数やヤング率等の機械的物性値がほぼ等しくなる。したがって、上述した半導体チップを切り出すことが可能な半導体ウェハを実現することができる。【００３６】
また、本発明の半導体チップの製造方法によれば、上述した構造を備える半導体チップを製造することができる。
【図面の簡単な説明】
【００３７】
【図１】（ａ）および（ｂ）は、それぞれ本発明による半導体ウェハの一実施形態を示す平面図である。
【図２】（ａ）および（ｂ）は、それぞれ図１（ａ）および（ｂ）における半導体ウェハのマークおよび方向を示す模式的な平面図である。
【図３】六方晶系半導体における＜１１−２０＞方向および＜１−１００＞方向を示す図である。
【図４】（ａ）は、本発明による半導体チップの一実施形態を示す模式的な平面図であり、（ｂ）および（ｃ）は、（ａ）に示す半導体チップに含まれるパワー半導体装置の模式的な平面図および断面図である。
【図５】半導体チップの２辺の長さを説明するための模式図である。
【図６】結晶方位と半導体チップの辺との角度の関係を示す概念図である。
【図７】（ａ）および（ｂ）は、それぞれ、図６に示す回転角δと、ｘ、ｙ軸方向の、炭化珪素の線膨張係数およびヤング率との関係を示す図である。
【図８】（ａ）および（ｂ）は、それぞれ、図６に示す回転角δと、ｘ、ｙ軸方向の、窒化ガリウムの線膨張係数およびヤング率との関係を示す図である。
【図９】（ａ）および（ｂ）は、それぞれ、本発明による半導体ウェハの他の実施形態を示す平面図である。
【図１０】（ａ）および（ｂ）は、それぞれ本発明による半導体ウェハの第３の実施形態を示す平面図である。
【図１１】（ａ）は、本発明による半導体チップの一例である、チャネル層を有する二重注入型ＭＩＳＦＥＴの構造を示す模式的断面図であり、（ｂ）および（ｃ）はユニットセルにおける配置の一例を示す平面図である。
【図１２】図１１に示すＭＩＳＦＥＴの周端部の構造を示す模式的断面図である。
【図１３】本発明による半導体チップの他の例であって、チャネル層を有さない二重注入型ＭＩＳＦＥＴの構造を示す模式的断面図である。
【図１４】本発明による半導体チップの他の例であって、チャネル層を有するトレンチ型ＭＩＳＦＥＴの構造を示す模式的断面図である。
【図１５】本発明による半導体チップの他の例であって、チャネル層を有さないトレンチ型ＭＩＳＦＥＴの構造を示す模式的断面図である。
【図１６】本発明による半導体チップの他の例であって、ショットキーバリアダイオードの構造を示す模式的断面図である。
【図１７】本発明による半導体チップの他の例であって、ｐｎ接合型ダイオードの構造を示す模式的断面図である。
【図１８】（ａ）および（ｂ）は、それぞれ、従来の半導体ウェハを示す平面図である。
【図１９】組立後のＳｉＣ半導体デバイスにおける累積不良率を示す図である。
【発明を実施するための形態】
【００３８】
本願発明者は、ＳｉＣデバイスの信頼性を評価するために、図１８（ａ）で示すように、半導体ウェハ１００１として、（０００１）面から＜１１−２０＞方向に約４°オフカットした主面を有する４Ｈ−ＳｉＣのウェハを用い、３．６ｍｍ角のＭＩＳＦＥＴ構造を有するパワー半導体装置１０１０を作製した。本願明細書において、ミラー指数の数値の前に付した「−」はその後の数値のバーを表わしている。例えば、＜１１−２０＞方位の３つ目の指数は、「２バー」を示している。パワー半導体装置の表面の一部はＳｉＮを用いて構成される保護膜で覆われている。半導体ウェハ１００１をスクライブライン１０２０ｘ、１０２０ｙで切断し、パワー半導体装置１０１０を含む半導体チップに分離した。次に、Ｓｉを用いて構成されるＭＩＳＦＥＴ構造のパワー半導体素子では信頼性が十分に保証されたパッケージ組立条件Ａ、Ｂ、Ｃを用いて半導体チップをパッケージに組み立てた。パッケージ状のデバイスに対して、一般的な信頼性評価試験である、−６５℃と１５０℃との間で昇温および降温を繰り返す、温度サイクル試験を行った。比較のために、Ｓｉを用いて同様にパワー半導体装置を作製し、パッケージに組立、温度サイクル試験を行った。
【００３９】
ここで、パッケージへの組立は、金属製のリードフレームに半田等を用いて電気的に半導体チップを接続固定し、リードフレームと半導体チップとをアルミニウムワイヤ等で結線した後、エポキシ系樹脂材料で封止する工程を含む。一般的には、パワー半導体素子を樹脂封止する前に、ＪＣＲ（Junction Coating Resin）と呼ばれるポリイミド系の材料を塗布することもある。
【００４０】
本願明細書では、ＭＩＳＦＥＴやダイオードなどデバイスとして所望の機能を有する構成部分をパワー半導体素子と呼び、パワー半導体素子と、その周囲に形成された周端部と、パワー半導体素子および周端部の少なくとも一部を覆う保護膜とを含む構成部分をパワー半導体装置と呼ぶ。ウェハに複数のパワー半導体装置が形成された半導体ウェハをスクライブラインに沿って分割したものを半導体チップと呼ぶ。半導体チップは、分割されたウェハである半導体基板を含む。さらに、半導体チップがパッケージに収納された状態の構造を半導体デバイスと呼ぶ。
【００４１】
上述したようにパッケージ組立条件Ａ、Ｂ、Ｃは、Ｓｉ半導体デバイスにおいて信頼性が保証されている。このため、組み立てたＳｉのデバイスでは、３００回、温度サイクル試験を繰り返しても不良となるデバイスはほとんど発生せず、デバイスの累積不良率はほぼゼロであった。また、封止樹脂を開封して素子表面を観察しても、保護膜の割れや配線電極のスライド等の形状異常は発見できなかった。
【００４２】
４Ｈ−ＳｉＣを用いたデバイスの温度サイクル試験結果を図１９に示す。図１９に示すように、組立条件ＡおよびＢにおいて、１００回目から不良が発生している。組立条件Ｃでは、チップの累積不良率はほぼゼロであった。しかし、封止樹脂を開封して素子表面を観察したところ、半導体自体へのクラックの他、保護膜のクラックや、ソース電極に接続されたアルミニウム電極のスライドが確認された。スライドとは、電極表面が表面に平行な方向に引っ張られることにより、その一部にシワや剥離を発生することを言う。これらの結果から、Ｓｉのデバイスにおいて実績のある組立条件を用いた場合でも、ＳｉＣを用いたデバイスでは、温度サイクル試験で不良率が高くなることが分かった。つまり、従来のＳｉデバイスの製造方法や構造をそのままＳｉＣデバイスに適用するだけでは、十分な信頼性を有するＳｉＣデバイスを実現することは困難である。
【００４３】
詳細な検討の結果、パッケージ状デバイスの温度サイクル試験における不良の発生は、ＳｉＣが六方晶系半導体であり、機械的物性に結晶方位による異方性があることが原因であると推定された。機械的物性、例えば線膨張係数に半導体基板の結晶方位による異方性がある場合、温度変化に対し、ある特定の結晶方位における半導体基板の膨張、収縮が著しくなる。半導体自体の膨張および収縮による熱変形や応力は、パワー半導体素子の周端等を保護する保護膜の割れや、パワー半導体素子内に形成された配線電極の一部がスライドする要因の１つとなり、デバイスの動作不良やデバイス特性の変化の原因となる。このため、等方的な機械的物性を有するＳｉデバイスでは、不良が発生しなかったパッケージ方法やパッケージ構造が、ＳｉＣやＧａＮデバイスでは不良を発生させる原因となると考えられる。
【００４４】
ＳｉＣは、Ｓｉよりも耐熱性に優れたデバイスを実現することができる材料であると考えられている。このため、Ｓｉデバイスよりも高温でＳｉＣデバイスが使用された場合、常温と使用環境とにおける温度差（ΔＴ）がＳｉデバイスの場合より大きくなり、Ｓｉデバイスからは予想し難い不具合が発生したり、よりいっそう、上述した不良が生じやすくなる可能性がある。また、大電力で動作する整流素子やスイッチング素子を含むパワー半導体装置は、動作電力によっても高温になりやすい。したがって、このような課題を解決することは、ＳｉＣやＧａＮ半導体材料によって構成され、大電力で動作する整流素子やスイッチング素子などを含むパワー半導体装置において特に重要である。
【００４５】
本願発明者は、このような知見に基づき、半導体ウェハにおけるパワー半導体装置の配置、より具体的にはウェハの結晶方位と、半導体ウェハの主面におけるパワー半導体装置の領域を規定する２辺の方向とを適切に選択することにより、半導体チップの状態における機械的物性の異方性の影響を抑制できることを見出した。
【００４６】
本発明の半導体チップは、パワー半導体装置が形成されており、六方晶系半導体によって構成される半導体基板を備え、半導体基板は主面において矩形形状を有し、矩形を規定する２辺の長さａおよびｂが等しく、かつ、半導体基板における２辺と平行な方向における線膨張係数が互いに等しい。
【００４７】
なお、本願明細書において、「２辺の長さａおよびｂが等しい」とは、長さａおよびｂが完全に一致する場合、および０．９５ｂ≦ａ≦１．０５ｂの関係を満たす場合を含むものとする。また、「半導体基板の２辺と平行な方向における線膨張係数が互いに等しい」とは、２辺の線膨張係数が完全に一致する場合、および２辺の線膨張係数の差が５％以内である場合を含むものとする。
【００４８】
以下、図面を参照しながら、本発明による半導体チップ、半導体ウェハ、および半導体チップの製造方法の実施形態を説明する。
【００４９】
（第１の実施形態）
以下、図面を参照しながら、本発明による半導体チップおよび半導体ウェハの実施形態を説明する。以下の図面においては、分かりやすさのため、実質的に同じ機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
【００５０】
図１（ａ）および（ｂ）は、それぞれ本発明による半導体ウェハの実施形態を示す平面図であり、それぞれ半導体ウェハの主面を示している。図１（ａ）および（ｂ）に示される半導体ウェハ２、２’は、それぞれ、六方晶系の半導体によって構成されているウェハ１、１’を備えている。より具体的には、ウェハ１、１’は、ＳｉＣまたはＧａＮの単結晶半導体によって構成されている。ウェハ１、１’はジャスト基板であってもよいし、オフカット基板であってもよい。具体的には、ウェハ１、１’の主面と、六方晶系半導体の（０００１）面、または、（０００−１）面とのなす角θが、−１０°≦θ≦１０°の関係を満たしていればよい。
【００５１】
ウェハ１、１’の周囲には、ウェハ１、１’を構成する六方晶系半導体の結晶方向を規定するマークが設けられている。図１（ａ）に示すように、半導体ウェハ２は、ウェハ１の周囲に設けられたオリエンテーションフラット１ａおよびセカンドオリエンテーションフラット１ｂを有している。セカンドオリエンテーションフラット１ｂはなくてもよい。オリエンテーションフラット１ａおよびセカンドオリエンテーションフラット１ｂはウェハ１の円形の一部を円の接線と平行に切り欠くことによって形成される直線（弦）によって規定される。オリエンテーションフラット１ａとセカンドオリエンテーションフラット１ｂとは互いに直交しており、セカンドオリエンテーションフラット１ｂは、オリエンテーションフラット１ａよりも短い長さを有している。図２（ａ）に示すようにオリエンテーションフラット１ａの長さはＯＦａで示される。オリエンテーションフラット１ａの方向５は、線分ＯＦａに平行な方向であり、図１（ａ）および図２（ａ）では矢印で示される。つまり、矢印で示されるオリエンテーションフラット１ａの方向５がウェハ１を構成する六方晶系半導体の結晶方向を規定している。
【００５２】
結晶方向を規定するマークはノッチでもよい。図１（ｂ）に示すように、半導体ウェハ２’は、ウェハ１’の周囲に設けられたノッチ１ｃを有している。ノッチ１ｃはウェハ１’の中心に向かってくぼんだ凹部によって規定される。図１（ｂ）および図２（ｂ）において矢印で示すように、ノッチ１ｃの方向５’は、ウェハ１’の中心へ向かう凹部の開口から底部へ向かう方向である。つまり、矢印で示されるノッチ１ｃの方向５’がウェハ１’を構成する六方晶系半導体の結晶方向を規定している。
【００５３】
図１（ａ）に示すように、オリエンテーションフラット１ａの方向５とウェハ１を構成する六方晶系半導体の結晶方位である＜１１−２０＞方向とは平行であり、２つの方向のなす角度は理想的にはゼロである。ここで、＜１１−２０＞方向とは、図３に示すように、六方晶系半導体における、互いに６０°の角度を有する［１１−２０］、［−１２−１０］、［−２１１０］、［−１−１２０］、［１−２１０］、［２−１−１０］方向を集合的に表している。また、図２（ｂ）に示すように、ノッチ１ｃの方向５’とウェハ１’を構成する六方晶系半導体の結晶方位である＜１−１００＞方向とは平行であり、２つの方向なす角度は理想的にはゼロである。＜１−１００＞方向とは、図３に示すように、六方晶系半導体における、［０１−１０］、［−１１００］、［−１０１０］、［０−１１０］、［１−１００］、［１０−１０］方向を集合的に表している。例えば、図１（ａ）では、説明を簡単にするために［１１−２０］方向を＜１１−２０＞として、［−１１００］方向を＜１−１００＞として表記している。
【００５４】
この場合、＜１１−２０＞方向と＜１−１００＞方向とは直交していると言えるので、オリエンテーションフラット１ａの方向５と＜１−１００＞方向とは、直交しているといえる。また、ノッチ１ｃの方向５’と＜１１−２０＞方向とは直交していると言える。
【００５５】
本願明細書において、「＜１１−２０＞方向と＜１−１００＞方向とは直交している」という意味は、上述のように集合表記された一方の等価な複数の方向から１つの方向を定義した後、それと直交する方向を集合表記された他の等価な複数の方向から選択するということである。
【００５６】
実際のウェハでは、製造誤差により、オリエンテーションフラットまたはノッチの方向と上述した結晶方位とが厳密に平行とはならず、±５°程度以内の誤差が生じる場合がある。したがって、オリエンテーションフラット１ａまたはノッチ１ｃである結晶方位を規定するマークが規定する方向と＜１１−２０＞方向または＜１−１００＞方向とのなす角度βは−５°≦β≦５°の関係を満たしていればよい。
【００５７】
図１（ａ）に示すように半導体ウェハ２は、上述した結晶方位を規定するマークが設けられたウェハ１と、ウェハ１に形成された複数のパワー半導体装置１０とを備えている。半導体ウェハ２は、上述したウェハ１に複数のパワー半導体装置が設けられたものであるから、半導体ウェハ２においても、上述したように結晶方位を規定するマークと六方晶系半導体の結晶方位との関係が満たされている。半導体ウェハ２の主面上において、複数のパワー半導体装置１０のそれぞれは、ハッチングで示されるように、矩形で規定される領域を有する。矩形を規定する２辺のうちの一辺とオリエンテーションフラット１ａの方向５とがなす角度γは、１０°≦γ≦２０°の関係を満たしている。より好ましくは、角度γは、１２°≦α≦１８°の関係を満たしており、さらに好ましくは、角度γは１５°である。矩形を規定する２辺が直交しており、＜１１−２０＞方向と＜１−１００＞方向とが直交しているため、このとき、矩形を規定する２辺のうちの他の１辺と＜１−１００＞方向とがなす角度も１０°≦γ≦２０°の関係を満たしている。
【００５８】
図１（ｂ）に示すように、半導体ウェハ２’も、上述した結晶方位を規定するマークが設けられたウェハ１’と、ウェハ１’に形成された複数のパワー半導体装置１０とを備えている。半導体ウェハ２’は、上述したウェハ１’に複数のパワー半導体装置が設けられたものであるから、半導体ウェハ２’においても、上述したように結晶方位を規定するマークと六方晶系半導体の結晶方位との関係が満たされている。半導体ウェハ２’の主面上において、複数のパワー半導体装置１０のそれぞれは、ハッチングで示されるように、矩形で規定される領域を有する。以下において詳細に説明するように、略正方形の形状を規定する２辺のうちの一辺とノッチ１ｃの方向５’とがなす角度γは、１０°≦γ≦２０°の関係を満たしている。より好ましくは、角度γは、１２°≦γ≦１８°の関係を満たしており、さらに好ましくは、角度γは１５°である。
【００５９】
本明細書において「矩形を規定する２辺のうちの一辺と、結晶方位を規定するマークの方向とがなす角γが１５°である」とは、当該角度が正確に１５°に一致する場合、および、１４．５°≦γ≦１５．４°の関係を満たす場合を含むものとする。
【００６０】
半導体ウェハ２、２’に形成された複数のパワー半導体装置１０は、ウェハ１、１’によって半導体ウェハ２、２’上で互いにつながっている。このため、切削線２０ｘおよび２０ｙの位置で半導体ウェハ２または２’が分割されることによって、互いに分離される。分割には、例えば、ダイシングソーが用いられる。ダイシングソーによる切りしろとして１００μｍの空間を用意し、またパワー半導体装置１０が３．６ｍｍ角の大きさを有する場合、切削線２０ｘ、２０ｙはともに３．７ｍｍ間隔で等間隔なピッチで設定される。ここで実際の切りしろが５０μｍであれば、切りしろ残りは５０μｍとなり、切り出された略正方形形状のパワー半導体装置１０は３．６５ｍｍ角の半導体チップとなる。
【００６１】
図４に切り出された半導体チップの概略を示す。図４（ａ）は半導体チップ１８を示している。半導体チップ１８はパワー半導体装置１０と切りしろ残り１９から構成されている。パワー半導体装置１０は、以下において説明するように、分割されたウェハ１、１’である半導体基板を含む。また、切りしろ残り１９も半導体ウェハ２、２’を構成していた半導体基板である。したがって、半導体チップ１８は、パワー半導体装置１０が形成された領域および切りしろ残り１９を含む大きさの半導体基板を備えている。切りしろ残りは、半導体素子動作上、重要性はないため、パワー半導体装置１０は半導体チップ１８とほぼ等価である。半導体チップは例えば上記に基づくと３．７ｍｍ角の大きさを有している。
【００６２】
半導体チップ１８の主面における、直交する２辺の方向をｘｃおよびｙｃと表記する。半導体チップ１８における、直交する２辺の方向ｘｃおよびｙｃは、パワー半導体装置１０の矩形領域を規定する２辺の方向でもある。このとき、ｘｃと＜１１−２０＞方向とがなす角をαと定義すると、ｙｃと＜１−１００＞方向とがなす角もαである。
【００６３】
また、半導体チップ１８の略正方形の形状を規定する２辺の長さをａ、ｂとしたとき、好ましくは、２辺の長さａおよびｂは等しい。ここで「２辺の長さａおよびｂが等しい」とは、長さａおよびｂが完全に一致する場合、および、製造過程における長さに５％程度以内の誤差が生じている場合を含む。具体的には、「２辺の長さａおよびｂが等しい」とは、０．９５ｂ≦ａ≦１．０５ｂの関係を満たす場合を意味する。辺の長さは室温（２５℃）で測定した値を用いる。
【００６４】
また、２辺の長さとは、図５に示すように、矩形を規定する２組の対向する２辺の間隔ＬｘおよびＬｙを意味している。図５に示すように、矩形の四隅が丸められていたり、辺の一部に欠けや切り込みが生じていたりする場合でも、このような角の丸みや欠けの部分は辺の長さとして考慮しない。
【００６５】
なお、半導体チップ１８の２辺の長さａおよびｂは、スケールを有する顕微鏡を用い、半導体チップ１８の切断されたウェハを観察することにより容易に測定が可能である。また結晶方位については、Ｘ線回折装置を用いて解析することが可能である。チップを劈開すると結晶方向に沿って劈開されるため、劈開面（または劈開方向）から結晶方位を知ることもできる。例えば４Ｈ−ＳｉＣ（０００１）基板における劈開方向は＜１１−２０＞である。
【００６６】
図４（ａ）では、ｘｃおよびｙｃの方向の辺の長さをそれぞれａ、ｂとしているが、逆であってもよい。半導体チップ１８の略正方形の形状を規定しているのは、具体的には、以下で説明する半導体基板である。
【００６７】
上述したようにパワー半導体装置１０は半導体チップ１８とほぼ等価であるため、パワー半導体装置１０の矩形領域を規定する２辺の長さをａ、ｂとしたとき、２辺の長さａおよびｂは等しい。具体的には、０．９５ｂ≦ａ≦１．０５ｂの関係を満たしている。
【００６８】
図４（ｂ）および（ｃ）は、パワー半導体装置１０の平面図および断面図である。図４（ｂ）および（ｃ）に示すように、パワー半導体装置１０は、パワー半導体素子１２と周端部１６と、パワー半導体素子１２を覆う保護膜１１４とを含む。上述したように、パワー半導体素子１２は、ＭＩＳＦＥＴやショットキーバリアダイオードなどパワー半導体装置１０の機能を果たす主要な部分を構成している。周端部１６は、パワー半導体装置１０の絶縁性を高めるためのガードリング構造などを構成している。保護膜１１４は、絶縁性を有する薄膜であり、パワー半導体素子および周端部１６を使用環境に含まれる酸素や水分から保護する。保護膜１１４は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯｘＮｙ）、有機樹脂などの、等方的な機械的物性を有する材料から構成される。
【００６９】
パワー半導体素子１２は、下部領域１９９および下部領域１９９上の表面に形成された配線電極１１２を少なくとも有する。配線電極１１２は、アルミニウム、銅、これらの少なくとも１つ含む合金など、等方的な機械的物性を有する材料によって構成されている。
【００７０】
下部領域１９９は、六方晶系半導体によって構成されるウェハ１、１’が分割された半導体基板を含む。下部領域１９９には、半導体基板上に形成され、半導体基板と同じ六方晶系半導体によって構成されるエピタキシャル層を含んでいてもよい。半導体基板の主面における２辺は、パワー半導体装置１０の領域を規定する上述した長さａ、ｂで表わされる２辺である。
【００７１】
図１（ａ）、（ｂ）および図４（ａ）に示すように、本実施形態の半導体ウェハ２、２’および、半導体チップ１８の特徴の１つは、これらに含まれるパワー半導体装置１０が形成された領域を規定する一辺が、＜１１−２０＞方向または＜１−１００＞方向と平行ではなく、角度αをなしている点にある。β＝０°の場合は、パワー半導体装置１０が形成された領域を規定する一辺が、オリエンテーションフラット１ａまたはノッチ１ｃである結晶方位を規定するマークが規定する方向と角度αをなす。この特徴を以下において詳細に説明する。
【００７２】
図６は、六方晶系半導体の（０００１）面から見た場合の結晶方位を模式的に示している。＜１１−２０＞方向と＜１−１００＞方向とを２軸とする直交座標をとり、結晶方位の＜１１−２０＞方向に対してある回転角δを有するｘ軸と、これに直交するｙ軸とを定義する。回転角δを変化させた場合において、ｘ軸方向およびｙ軸方向の六方晶系半導体材料の機械的物性（線膨張係数、ヤング率）を分子間の結合力を想定して算出した。
【００７３】
基準となる物性値は、デジタル画像相関法（ＤＩＣ、Digital Image Correlation）によって、高精度ＣＣＤカメラを用いて３Ｄステレオ測定を行い、得られた画像から求めた。六方晶系半導体である４Ｈ−ＳｉＣの場合、＜１１−２０＞方向の線膨張係数が３．０６×１０-6／℃と算出され、それに直交する＜１−１００＞方向の線膨張係数は４．７３×１０-6／℃となり、直交する２方向に対して線膨張係数の異方性が確認された。
【００７４】
同様に、＜１１−２０＞方向と、それに垂直な＜１−１００＞方向のヤング率を測定したところ、＜１１−２０＞方向のヤング率が４５４ＧＰａと算出され、それに対し、＜１−１００＞方向のヤング率は６０１ＧＰａとなり、ヤング率においても直交する２方向で異方性が確認された。
【００７５】
図７（ａ）および（ｂ）は、図６に示した結晶方位を用いて、４Ｈ−ＳｉＣにおいて、回転角δを変化させた場合のｘ軸とｙ軸の線膨張係数およびヤング率を計算した結果を示している。図７（ａ）および（ｂ）における計算は、回転角δ＝０°を基準とした。つまり、δ＝０°のときに、上述した機械的物性の異方性が見られる。図７（ａ）および（ｂ）において、横軸に回転角δをとり、回転角δに対応するｘ軸およびｙ軸の方向を合わせて示している。回転角δ＝０°のとき、ｘ軸は、＜１１−２０＞方向と一致し、ｙ軸は＜１−１００＞方向と一致する。回転角δ＝３０°のとき、ｘ軸は、＜１０−１０＞方向と一致し、ｙ軸は＜−１１００＞方向と一致する。回転角δ＝６０°のとき、ｘ軸およびＹ軸は、回転角δ＝０°のときのｘ軸およびｙ軸の方向と等価な隣接する方向と一致する。
【００７６】
図７（ａ）および（ｂ）に示すように、４Ｈ−ＳｉＣの線膨張係数およびヤング率は、δ＜１５°の範囲では、ｘ軸に比べｙ軸の方が大きく、δ＝１５°において、ｘ軸とｙ軸とで等しくなる。１５°＜δ＜４５°の範囲では、逆にｘ軸の方がｙ軸に比べ大きくなる。また、線膨張係数およびヤング率は、δ＝４５°において、ｘ軸とｙ軸とで等しくなり、４５°＜δ＜６０°の範囲では、ｘ軸に比べｙ軸の方が大きくなる。以降、６０°周期で同じ変化を繰り返す。また、δ＝３０°の場合のｘ軸の線膨張係数およびヤング率は、δ＝０°の場合のｙ軸の物性値と等しくなっている。
【００７７】
このように、４Ｈ−ＳｉＣは六方晶であり、６０°ごとに等価な結晶方位が存在するため、δ＝６０°における機械的物性はδ＝０°における機械的物性と等しくなる。
【００７８】
また、＜１１−２０＞方向群と＜１−１００＞方向群とは一方を３０°回転させると他方と一致する。結晶方位の等価性を考慮すると、２つの方向群は、互いに３０°の角度をなす等価な２結晶方位で表わすことができる。つまり、３０°ごとに＜１１−２０＞方向群および＜１−１００＞方向群の等価な結晶方位が交互に位置することになる。このため、線膨張係数およびヤング率の６０°の周期中、δ＝３０°におけるｘ軸およびｙ軸方向の線膨張係数およびヤング率は、δ＝０°におけるｙ軸およびｘ軸方向の値と等しい。つまり、３０°でｘ軸とｙ軸の値が入れ替わる。他の六方晶系半導体であるＳｉＣのポリタイプ（例えば６Ｈ−ＳｉＣ）も同様の傾向を示すと思われる。
【００７９】
図８（ａ）および（ｂ）は、図７（ａ）および（ｂ）と同様に、ＧａＮ（Wurtzite）において、回転角δを変化させた場合のｘ軸とｙ軸の線膨張係数およびヤング率を計算した結果を示している。なお、ＧａＮの基準物性値は、非特許文献２で記載されている値を用いた。回転角のＧａＮの線膨張係数およびヤング率への影響は、同じ結晶系を有する六方晶系半導体の４Ｈ−ＳｉＣと同様の変化をする傾向を示している。
【００８０】
これらの結果から、六方晶系半導体であるＳｉＣやＧａＮは、＜１１−２０＞方向とそれに直交する＜１−１００＞方向において、機械的物性の異方性を有する。しかし、＜１１−２０＞方向に対して、δ＝±１５°、±４５°、±７５°、・・・（以降３０°周期）でｘ軸をとり、ｘ軸と直交するｙ軸をとれば、ｘ軸方向とｙ軸方向の機械的物性値が同一となることがわかる。
【００８１】
したがって、図１（ａ）および（ｂ）に示すように、半導体ウェハ２および２’において、パワー半導体装置１０の領域を規定する２辺のうちの一方を＜１１−２０＞方向に対して１５°の角度をなすように、複数のパワー半導体装置１０を配置すれば、切り出された半導体チップ１８の１辺の方向ｘｃは＜１１−２０＞方向に対してα＝１５°の角度をなす。このため、半導体チップ１８の２辺に平行なｘｃ、ｙｃ方向では、線膨張係数、ヤング率などの機械的物性が等しくなる。つまり、半導体チップ１８の２辺で機械的物性の値が等しくなり、半導体チップ自体のｘ軸とｙ軸の熱変形量が等しくなる。その結果、半導体チップ中の歪みや応力の一方向への集中が緩和される。また、半導体チップをパッケージに収納した場合にも、半導体チップの四隅がパッケージから受ける応力が等しくなり、応力の集中が緩和される。この結果、パワー半導体素子１２を保護する保護膜１１４の割れや、パワー半導体素子１２の配線電極１１２の一部がスライドするという不具合が抑制される。また、温度サイクル試験での不良率も低減し、信頼性を向上させることができる。
【００８２】
なお、ＳｉＣやＧａＮの線膨張係数およびヤング率には温度依存性があると考えられる。しかし、ｘ軸およびｙ軸の値が等しくなる角度δはほとんど変動しないと考えられる。このため、半導体チップ１８をいかなる温度領域において動作させた場合にも、半導体チップ１８の２辺で機械的物性の値が等しくなり、上述した効果を得ることができると考えられる。
【００８３】
また、ＳｉＣあるいはＧａＮ半導体基板の矩形領域を規定する２辺の結晶方位とのなす角度は、例えば、Ｘ線回折により分析可能である。より簡便にはウェハを割った場合に生じるへき開方向より特定できる。半導体基板の主面が（０００１）であることがわかっている場合には、へき開方向は＜１１−２０＞方向である。半導体基板の矩形領域を規定する２辺の結晶方位に対する方向がわかれば、図７および図８などから矩形領域を規定する２辺に沿った方向の線膨張係数を求めることができる。
【００８４】
図７（ａ）、（ｂ）および図８（ａ）、（ｂ）に示すように、回転角δが厳密に１５°をなしていなくても、１５°に近い角度であれば、ｘ軸およびｙ軸の線膨張係数およびヤング率の差は小さい。回転角δが１０°≦δ≦２０°を満たしていれば、ｘ軸およびｙ軸の線膨張係数およびヤング率の差は概ね５％以内となり、十分に上述した効果を得ることができると考えられる。また、回転角δが１２°≦δ≦１８°を満たしていれば、ｘ軸およびｙ軸の線膨張係数およびヤング率の差は概ね２％以内である。
【００８５】
したがって、パワー半導体装置１０の領域を規定する２辺のうちの一方と＜１１−２０＞方向とがなす角度αは、１０°≦α≦２０°の関係を満たすことが好ましく、１２°≦α≦１８°の関係を満たすことがより好ましいといえる。αが１５°であることがさらに好ましい。このとき、パワー半導体装置１０の領域を規定する２辺のうちの他の辺は、＜１１−２０＞方向と直交する＜１−１００＞方向と同様の条件を満たしている。
【００８６】
このように、パワー半導体装置１０の領域を規定する２辺のうちの一方と六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とがなす角度αが１５°となるように設計される。本明細書において「２辺のうちの一方と六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とがなす角度αが１５°である」とは、当該角度が正確に１５°に一致する場合だけでなく、１４．５°≦α≦１５．４°の関係を満たす場合も含む。
【００８７】
上述したように、六方晶系半導体は６０°ごとに等価な結晶方位を有するため、パワー半導体装置１０を規定する２辺と＜１１−２０＞の方向との関係は、図１（ａ）および（ｂ）に示す場合に限られない。例えばパワー半導体装置１０は、図９（ａ）および（ｂ）に示すように配置されていてもよい。図９（ａ）において、パワー半導体装置１０を分離する切削線２１ｘおよび半導体チップの２辺のうちの一方の方向ｘｃはオリエンテーションフラット１ａの方向５に対して４５°の角度で配置されている。また、図９（ｂ）に示すように、半導体チップの２辺のうちの一方の方向ｘｃがノッチ１ｃの方向５’に対して、４５°の角度をなしている。図９（ａ）および（ｂ）に示すように半導体ウェハ２、２’にパワー半導体装置１０が配置される場合でも上述したように本発明の効果を得ることができる。
【００８８】
これらの場合には、パワー半導体装置１０の矩形を規定する２辺のうちの一辺とオリエンテーションフラット１ａの方向５とがなす角度γは、４０°≦γ≦５０°の関係を満たしている。より好ましくは、角度γは、４２°≦γ≦４８°の関係を満たしており、さらに好ましくは、角度γは４５°である。
【００８９】
このように、矩形を規定する２辺のうちの一辺と、オリエンテーションフラット１ａの方向５、または、ノッチ１ｃの方向５’とがなす角度γは、４５°となるように設計されてもよい。本明細書において「矩形を規定する２辺のうちの一辺と、結晶方位を規定するマークの方向とがなす角γが４５°である」とは、当該角度が正確に４５°に一致する場合、および、４４．５°≦γ≦４５．４°の関係を満たす場合を含むものとする。
【００９０】
なお、図９（ａ）および（ｂ）に示す半導体ウェハ２では、オリエンテーションフラット１ａの方向５から６０°回転した方向もまた＜１１−２０＞方向であるため、ｘｃは＜１１−２０＞方向と１５°の角度をなしていると言える。図９（ａ）に示す半導体ウェハ２を切削線２１ｘ、２１ｙで分離した場合、図４（ａ）に示すように半導体チップ１８の２辺が＜１１−２０＞方向および＜１−１００＞方向に対して１５°の角度をなしているとも言える。また、図９（ｂ）に示すように、半導体チップの２辺のうちの一方の方向ｘｃがノッチ１ｃの方向５’に対して、４５°の角度をなしている場合にも図４（ａ）に示すように、分離した半導体チップ１８の２辺は＜１１−２０＞方向および＜１−１００＞方向に対して１５°の角度をなしていると言える。
【００９１】
このように本実施形態の半導体チップによれば、パワー半導体装置の領域を規定する２辺のうちの一方とウェハを構成している六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とのなす角度αが１０°≦α≦２０°の関係を満たしているため、直交する２辺の方向における六方晶系半導体の線膨張係数やヤング率等の機械的物性値がほぼ等しくなる。このため、半導体チップ中の歪みや応力の一方向への集中が緩和される。また、半導体チップをパッケージに収納した場合にも、半導体チップが略正方形形状を有するため、半導体チップの四隅がパッケージから受ける応力が等しくなり、応力の集中が緩和される。よって、使用温度範囲の上限値と下限値の温度差が大きくても、パワー半導体素子やパワー半導体素子上の絶縁性薄膜のクラック、配線電極の変形等を抑制することができ、高信頼性を実現することができる。特に、六方晶系半導体が炭化珪素半導体である場合、耐熱性に優れるという炭化珪素半導体の特徴を生かした信頼性の高い半導体チップを実現することができる。
【００９２】
また、本実施形態の半導体ウェハによれば、ウェハの周囲の少なくとも一部に六方晶系半導体の結晶方向を規定するマークが設けられており、マークが規定する方向は六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とほぼ平行である。また、パワー半導体装置の矩形の領域を規定する２辺のうちの一辺と、マークで規定される方向とがなす角γは１０°≦γ≦２０°または４０°≦α≦５０°を満たしている。このようにすると、パワー半導体装置の矩形の領域を規定する２辺のうちの一辺と、六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とのなす角度αが１０°≦α≦２０°の関係を満たすようになるため、直交する２辺の方向における六方晶系半導体の線膨張係数やヤング率等の機械的物性値がほぼ等しくなる。したがって、上述した半導体チップを切り出すことが可能な半導体ウェハを実現することができる。
【００９３】
（第２の実施形態）
本発明による半導体チップの製造方法の実施形態を説明する。
【００９４】
まず半導体ウェハ２、２’の製造方法を説明する。図１（ａ）、（ｂ）に示す半導体ウェハ２、２’では、ウェハ１、１’に形成される複数のパワー半導体装置１０の２辺のうちの一方が、オリエンテーションフラット１ａの方向５またはノッチ２ｃの方向５’と平行または垂直にはなっておらず、例えば、オリエンテーションフラット１ａの方向５に対してγ＝１５°の角度をなしている。
【００９５】
このような配置でパワー半導体装置１０を半導体ウェハ２、２’に形成するためには、パワー半導体装置１０を製造する各フォトリソグラフィ工程において、ウェハ１、１’を主面と垂直な中心軸周りに、従来に比べてγ＝１５°だけ回転させた状態で露光を行えばよい。通常の露光装置は、ウェハの位置を調整する機能を有しており、ウェハを回転させることが可能である。フォトリソグラフィ工程におけるウェハの位置（方位）あわせを除けば、従来のパワー半導体装置と同様の手順を用いて、半導体ウェハ２、２’を作製することができる。
【００９６】
次に、半導体ウェハ２、２’を分割し、半導体チップ１８を得る半導体チップの製造方法を説明する。
【００９７】
半導体ウェハ２、２’に形成されたパワー半導体装置１０は主面上において正方形形状を有している。図１（ａ）に示すように、例えば、＜１１−２０＞方向に対して１５°の角度をなす方向を第１の方向とし、これに垂直な方向を第２の方向と呼ぶ。第１の方向および第２の方向は、それぞれ切削線２０ｘおよび２０ｙに平行な方向である。第１の方向および第２の方向にパワー半導体装置１０はピッチｃで等間隔に配置されている。ピッチｃは例えば３．７ｍｍである。
【００９８】
ここで、「第１の方向」は、六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向に対して、１５°の角度をなすように設計される。本明細書において「第１の方向」とは、当該角度が正確に１５°に一致する場合、および、１４．５°以上１５．４°以下の関係を満たす場合も含む。
【００９９】
図１に示した半導体ウェハ２または２’の場合、オリエンテーションフラット１ａの方向と第１の方向とがなす角度は１５°であり、ノッチ１ｃの方向５’と第２の方向とがなす角度は１５°である。これらのマークが示す方向に対して相対的に１５°の方向を選択すれば、第１の方向または第２の方向を決定することができる。また、上述した第１の方向の定義と同様、「第２の方向」とは、当該角度が正確に１５°に一致する場合、および、１４．５°以上１５．４°以下の関係を満たす場合も含む。
【０１００】
第１の方向および第２の方向は、半導体ウェハ２、２’を構成する六方晶系半導体のへき開方向とは一致していない。したがって、ダイシングソー、レーザダイシングなどのウェハ分割装置を用いて半導体ウェハ２、２’を切断する。
【０１０１】
具体的には、まず半導体ウェハ２、２’を、上述したように決定した第１の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第１の方向に対し９０°の角度をなす第２の方向と平行に半導体ウェハ２、２’を複数回分割する。これにより、幅ｃの複数のパワー半導体装置１０が第２の方向に配列した半導体ウェハが切り出される。
【０１０２】
次に、分割された半導体ウェハをウェハ分割装置に対して相対的に９０°回転させる。その後、分割された半導体ウェハを、第２の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第１の方向と平行に半導体ウェハを複数回分割する。これにより、一辺の長さがｃである正方形の半導体チップが分離される。
【０１０３】
上述の手順ではまず切削線２０ｙに沿って半導体ウェハ２、２’を分割していたが、まず切削線２０ｘに沿って半導体ウェハ２、２’を分割してもよい。この場合、＜１−１００＞方向に対して、１５°の角度をなす方向を第１の方向とし、これに垂直な方向を第２の方向と呼ぶ。このように方向を定義する場合、上述と同様に第１の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら第２の方向と平行に複数回半導体ウェハ２、２’を分割し、その後、分割された半導体ウェハ２、２’を、第２の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第１の方向に平行に複数回分割すればよい。
【０１０４】
本実施形態の半導体チップの製造方法によれば、六方晶系半導体によって構成される半導体ウェハを、六方晶系半導体の＜１１−２０＞方向に対して、１５°の角度をなす第１の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第１の方向に対し９０°の角度をなす第２の方向と平行に複数回分割し、分割された半導体ウェハを、第２の方向に前記距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第１の方向に平行に複数回分割することにより、第１の実施形態で説明した構造を備える半導体チップを製造することができる。
【０１０５】
（第３の実施形態）
本発明による半導体ウェハの他の実施形態を説明する。図１０（ａ）および（ｂ）は、それぞれ本発明による半導体ウェハの他の実施形態を示す平面図であり、それぞれ半導体ウェハの主面を示している。図１０（ａ）および（ｂ）に示される半導体ウェハ５２、５２’は、それぞれ、第１の実施形態と同様、六方晶系の半導体によって構成されているウェハ５１、５１’を備えている。
【０１０６】
図１０（ａ）に示すように、半導体ウェハ５２は、ウェハ５１の周囲に設けられたオリエンテーションフラット５１ａおよびセカンドオリエンテーションフラット５１ｂを有している。セカンドオリエンテーションフラット５１ｂは設けられていなくてもよい。また、図１０（ｂ）に示すように、半導体ウェハ５２’は、ウェハ５１’の周囲に設けられたノッチ５１ｃを有している。
【０１０７】
図１０（ａ）に示すように、本実施形態のウェハ５１では、オリエンテーションフラット５１ａの方向５５とウェハ５１を構成する六方晶系半導体の結晶方位である＜１１−２０＞方向とは平行ではなく、これら２つの方向のなす角度β’が、１０°≦β’≦２０°の関係を満たしている点で第１の実施形態と異なっている。より好ましくは、角度β’は、１２°≦β’≦１８°関係を満たしており、さらに好ましくは、角度β’は１５°である。
【０１０８】
半導体ウェハ５２は、上述した結晶方位を規定するマークが設けられたウェハ５１と、ウェハ５１に形成された複数のパワー半導体装置１０とを備えている。半導体ウェハ５２は、上述したウェハ５１に複数のパワー半導体装置が設けられたものであるから、半導体ウェハ５２においても、上述したように結晶方位を規定するマークと六方晶系半導体の結晶方位との関係が満たされている。半導体ウェハ５２の主面上において、複数のパワー半導体装置１０のそれぞれは、ハッチングで示されるように、矩形で規定される領域を有する。矩形を規定する２辺のうちの一辺とオリエンテーションフラット５１ａの方向５５とがなす角度β’は、ゼロである。つまり、２辺のうちの一辺とオリエンテーションフラット５１ａの方向５５とは平行である。
【０１０９】
図１０（ｂ）に示すように、半導体ウェハ５２’も、上述した結晶方位を規定するマークが設けられたウェハ５１’と、ウェハ５１’に形成された複数のパワー半導体装置１０とを備えている。同様に、半導体ウェハ５２’は、上述したウェハ５１’に複数のパワー半導体装置１０が設けられたものであるから、半導体ウェハ５２’においても、上述したように結晶方位を規定するマークと六方晶系半導体の結晶方位との関係が満たされている。半導体ウェハ５２’の主面上において、複数のパワー半導体装置１０のそれぞれは、ハッチングで示されるように、矩形で規定される領域を有する。矩形を規定する２辺のうちの一辺とノッチ５１ｃの方向５５’とがなす角度β’は、ゼロである。つまり、２辺のうちの一辺とノッチ５１ｃの方向５５’とは平行である。
【０１１０】
ただし、実際のウェハ５１、５１’において、製造誤差により、オリエンテーションフラット５１ａの方向５５と＜１１−２０＞方向とがなす角β’、または、ノッチ５１ｃの方向５５’と＜１−１００＞方向とがなす角β’が、設計値から±５°程度の範囲内でずれる場合がある。したがって、パワー半導体装置１０の矩形領域を規定する２辺のうちの一辺とオリエンテーションフラット５１ａの方向５５またはノッチ５１ｃの方向５５’とがなす角γ’は、−５°≦γ’≦５°の関係を満たしていればよい。
【０１１１】
このように半導体ウェハ５２、５２’は、オリエンテーションフラット５１ａの方向５５または、ノッチ５１ｃの方向５５’と平行な一辺を有する矩形で規定される領域を備えている。オリエンテーションフラット５１ａの方向５５またはノッチ５１ｃの方向５５’と、＜１１−２０＞方向とのなす角度β’は、１０°≦β’≦２０°を満たしている。このため、半導体ウェハ５２、５２’において、パワー半導体装置１０の矩形領域を規定する２辺と、＜１１−２０＞方向および＜１−１００＞方向とがなす角をαと定義すると、図４（ａ）に示すように、１０°≦α≦２０°の関係を満たしている。角度αは、好ましくは１２°≦α≦１８°の関係を満たしている。αが１５°であることがさらに好ましい。
【０１１２】
したがって、第１の実施形態で詳細に説明したように、本実施形態の半導体ウェハ５２、５２’から分離される半導体装置１０の領域を規定する２辺の方向における六方晶系半導体の線膨張係数やヤング率等の機械的物性値がほぼ等しくなり、半導体ウェハ５２、５２’を分割した場合に半導体チップ中の歪みや応力の一方向への集中が緩和される。また、半導体チップをパッケージに収納した場合にも、半導体チップが略正方形形状を有するため、半導体チップの四隅がパッケージから受ける応力が等しくなり、応力の集中が緩和される。よって、使用温度範囲の上限値と下限値の温度差が大きくても、パワー半導体素子やパワー半導体素子上の絶縁性薄膜のクラック、配線電極の変形等を抑制することができ、高信頼性を実現することができる。特に、六方晶系半導体が炭化珪素半導体である場合、耐熱性に優れるという炭化珪素半導体の特徴を生かした信頼性の高い半導体チップを実現することができる。
【０１１３】
また、本実施形態のウェハによれば、オリエンテーションフラットの方向またはノッチの方向が、ウェハを構成する六方晶系半導体の結晶方位である＜１１−２０＞方向または＜１−１００＞方向に対して１０°≦β’≦２０°を満たすように、オリエンテーションフラットまたはノッチがウェハに設けられている。このため、オリエンテーションフラットの方向またはノッチの方向に対して、パワー半導体装置の領域を規定する２辺のうちの一方が平行になるように、パワー半導体装置をウェハに形成すれば、上述する効果を得ることのできる半導体ウェハを得ることができる。
【０１１４】
（第４の実施形態）
以下、第３の実施形態の半導体ウェハから半導体チップを製造する方法を説明する。
【０１１５】
まず図１０に示すウェハ５１、５１’を作製する。六方晶系半導体の結晶方位である＜１１−２０＞方向または＜１−１００＞方向とオリエンテーションフラット５１ａの方向５５またはノッチ５１ｃの方向５５’とのなす角β’が１０°≦β’≦２０°を満たすように、六方晶系半導体のインゴットにオリエンテーションフラット５１ａまたはノッチ５１ｃを形成する。その後、六方晶系半導体のインゴットを所定の厚さでスライスし、薄板状の六方晶系半導体を得る。薄板状の六方晶系半導体の２つの主面を研磨し、少なくとも一方を鏡面に仕上げることによって、図１０（ａ）および（ｂ）に示すウェハ５１、５１’が得られる。ウェハ５１、５１’において、オリエンテーションフラット５１ａの方向５５またはノッチ５１ｃの方向５５’と六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とのなす角β’は１０°≦β’≦２０°を満たしている。
【０１１６】
次に、ウェハ５１、５１’を用いて、半導体ウェハ５２、５２’を作製する。ウェハ５１、５１’において、オリエンテーションフラット５１ａの方向５５またはノッチ５１ｃの方向５５’は、＜１１−２０＞方向または＜１−１００＞方向と平行ではなく、１０°≦β’≦２０°を満たす角β’をなしている。したがって、オリエンテーションフラット５１ａの方向５５またはノッチ５１ｃの方向５５’とパワー半導体装置１０の領域を規定する２辺のうちの一辺とが互いに平行となるように、パワー半導体装置１０をウェハ５１、５１’に形成すれば、第１の実施形態で説明したように、直交する２辺の方向における六方晶系半導体の線膨張係数やヤング率等の機械的物性値がほぼ等しくなる。
【０１１７】
ウェハ５１、５１’へのパワー半導体装置１０のこのような配置は、パワー半導体装置１０を規定する２辺の方向とオリエンテーションフラットの方向またはノッチの方向との関係という観点では、図１８（ａ）および（ｂ）に示す従来の半導体ウェハにおける配置と同じである。したがって、ウェハ５１、５１’を用い、従来と同様の半導体製造工程により、半導体ウェハ５２、５２’を作製することができる。
【０１１８】
次に、半導体ウェハ５２、５２’を分割し、半導体チップ１８を得る半導体チップの製造方法を説明する。
【０１１９】
半導体ウェハ５２、５２’に形成されたパワー半導体装置１０は主面上において正方形形状を有している。図１０（ａ）に示すように、オリエンテーションフラット５１ａの方向５５に対して−５°以上５°以下の角度γ’をなす方向を第１の方向とし、これに垂直な方向を第２の方向とする。図１０（ｂ）に示すようにノッチ５１ｃが設けられた半導体ウェハ５２’の場合、ノッチ５１ｃの方向５５’に対して８５°以上９５°以下の角度γ’をなす方向を第１の方向とし、これに垂直な方向を第２の方向とする。第１の方向および第２の方向は、それぞれ切削線２０ｘおよび２０ｙに平行な方向である。第１の方向および第２の方向にパワー半導体装置１０はピッチｃで等間隔に配置されている。ピッチｃは例えば３．７ｍｍである。
【０１２０】
第１の方向および第２の方向は、半導体ウェハ５２、５２’を構成する六方晶系半導体のへき開方向とは一致していない。したがって、ダイシングソー、レーザダイシングなどのウェハ分割装置を用いて半導体ウェハ５２、５２’を切断する。
【０１２１】
具体的には、まず半導体ウェハ５２、５２’を、上述したように決定した第１の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第１の方向に対し９０°の角度をなす第２の方向と平行に半導体ウェハ５２、５２’を複数回分割する。これにより、幅ｃの複数のパワー半導体装置１０が第２の方向に配列した半導体ウェハが切り出される。
【０１２２】
次に、分割された半導体ウェハをウェハ分割装置に対して相対的に９０°回転させる。その後、分割された半導体ウェハを、第２の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第１の方向と平行に半導体ウェハを複数回分割する。これにより、一辺の長さがｃである正方形の半導体チップが分離される。
【０１２３】
上述の手順ではまず切削線２０ｙに沿って半導体ウェハ５２、５２’を分割していたが、まず切削線２０ｘに沿って半導体ウェハ５２、５２’を分割してもよい。この場合、オリエンテーションフラット５１ａの方向５５に対して８５°以上９５°以下の角度γ’をなす方向を第１の方向とし、これに垂直な方向を第２の方向とする。あるいは、ノッチ５１ｃの方向５５’に対して−５°以上５°以下の角度γ’をなす方向を第１の方向とし、これに垂直な方向を第２の方向とする。このように方向を定義する場合、上述と同様に第１の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら第２の方向と平行に複数回半導体ウェハ５２、５２’を分割し、その後、分割された半導体ウェハ５２、５２’を、第２の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第１の方向に平行に複数回分割すればよい。
【０１２４】
本実施形態の半導体チップの製造方法によれば、六方晶系半導体によって構成される半導体ウェハを、結晶方向を規定するマークに対して、−５°以上５°以下の角度、または、８５°以上９５°以下の角度をなす第１の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第１の方向に対し９０°の角度をなす第２の方向と平行に複数回分割し、分割された半導体ウェハを、第２の方向に前記距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第１の方向に平行に複数回分割することにより、第３の実施形態で説明した構造を備える半導体チップを製造することができる。
【０１２５】
（実施例)
以下、パワー半導体装置１０の具体的な構造を示す。
【０１２６】
まずパワー半導体装置１０がＭＩＳＦＥＴである場合の実施例を説明する。本実施例のパワー半導体装置１０は、炭化珪素（４Ｈ−ＳｉＣ）を用いた縦型ＭＩＳＦＥＴである。本実施例のパワー半導体装置１０は、炭化珪素層と、炭化珪素層に電気的に接続されたソース電極およびドレイン電極と、パワー半導体素子をオン状態とオフ状態との間でスイッチングするために用いられるゲート電極とを備えたユニットセルから構成されており、典型的には複数のユニットセルが配列された構造を有している。
【０１２７】
図１１（ａ）は、本実施例におけるユニットセルの断面模式図であり、隣接する２個のユニットセルを示している。図１１（ｂ）は、複数のユニットセルの配列状態を説明するための平面図である。
【０１２８】
図１１に示す例では、ユニットセル１００は、半導体ウェハの主面と平行な面において、それぞれ、略長方形（または正方形）の平面形状を有しており、ｘ方向およびそれに垂直なｙ方向に２次元的に配置されている。なお、各ユニットセル１００は、例えば図１１（ｃ）に示すように一方向（例えばｙ方向）に延びるストライプ状の平面形状を有していてもよい。図１１（ｂ）において、ユニットセルのｘ方向およびｙ方向における繰り返し単位（ユニットセルのｘ、ｙ方向に沿った長さ）をＰｘ、Ｐｙとし、図１１（ｃ）において、ユニットセルのｘ方向およびｙ方向における繰り返し単位をＱｘ、Ｑｙとする。Ｐｘ、Ｐｙ、Ｑｘは５〜２０μｍ、好適には８〜１５μｍである。Ｑｙは、Ｐｘ、Ｐｙ、Ｑｘよりも大きく、２０μｍ以上である。Ｑｙは、最大で、ユニットセルが集合して形成されるパワー半導体素子のチップサイズの一辺に相当する長さ（例えば５ｍｍ）になる場合もある。
【０１２９】
ユニットセル１００は、基板１０１、基板１０１の表面に形成された炭化珪素層１０２、炭化珪素層１０２と電気的に接続されたソース電極１０９、炭化珪素層１０２の少なくとも一部を覆うゲート電極１０８、および、基板１０１の裏面に電気的に接続されたドレイン電極１１０を備える。炭化珪素層１０２とゲート電極１０８との間には、チャネル層１０６およびゲート絶縁膜１０７がこの順で形成されている。
【０１３０】
基板１０１は六方晶系半導体ウェハである炭化珪素を用いて構成されるｎ型半導体基板（ウェハ）であり、例えば４Ｈ−ＳｉＣからなり、（０００１）Ｓｉ面より数度（オフ角）傾けてステップ密度を増大させた表面を有するオフカット基板である。
【０１３１】
炭化珪素層１０２は、基板１０１の上に形成された炭化珪素エピタキシャル層である。炭化珪素層１０２は、ユニットセル毎に離間して形成されたｐ型ウェル領域１０３と、炭化珪素層１０２のうちｐ型ウェル領域１０３が形成されていない部分から構成されるｎ型のドリフト領域１０２ｄとを有している。ドリフト領域１０２ｄは、隣接するユニットセルのウェル領域１０３の間に位置するＪＦＥＴ領域１０２ｊを含んでいる。ドリフト領域１０２ｄは、例えば、基板１０１よりも低濃度でｎ型不純物を含むｎ-型の炭化珪素層である。ｐ型ウェル領域１０３の内部には、高濃度でｎ型不純物を含むｎ+型ソース領域１０４と、ｐ型ウェル領域１０３に電気的に接続され、ｐ型ウェル領域１０３よりも高い濃度でｐ型不純物を含むｐ+型コンタクト領域１０５とが形成されている。本実施では、ｐ型ウェル領域１０３は、ｎ+型ソース領域１０４を包囲するように形成されている。
【０１３２】
ソース電極１０９は、ｎ+型ソース領域１０４およびｐ+型コンタクト領域１０５に対してオーミック接触している。本実施形態では、ソース電極１０９の側壁はｎ型+ソース領域１０４と接している。また、ソース電極１０９の下面（下端）は、ｐ+型コンタクト領域１０５およびｎ+型ソース領域１０４と接している。
【０１３３】
チャネル層１０６は、例えば４Ｈ−ＳｉＣを用いて構成されるｎ型のエピタキシャル層であり、隣接するｐ型ウェル領域１０３を接続し、かつ、ｎ+型ソース領域１０４に接するように設けられている。
【０１３４】
チャネル層１０６の表面にゲート絶縁膜１０７が設けられている。ここでは例えばチャネル層１０６を熱酸化して形成した熱酸化膜とするが、もちろん、ＣＶＤ法等により酸化膜を堆積してもよいし、窒化シリコン、酸窒化シリコンなど他の絶縁膜であってもよい。
【０１３５】
各ユニットセルにおけるソース電極１０９は、配線電極１１２によって並列接続されている。ソース電極１０９は、コンタクトホール１１１ｃにおいて、配線電極１１２と接続している。また、配線電極１１２とゲート電極１０８とは層間絶縁膜１１１によって電気的に分離されている。また、基板１０１の裏面に形成されたドレイン電極１１０は、基板１０１とオーミック接触している。ドレイン電極１１０上には、裏面配線電極１１３が設けられている。
【０１３６】
各ユニットセル１００は、図１１（ｂ）や（ｃ）に示すように２次元的に配列される。これによりパワー半導体装置１０のパワー半導体素子１２（図４）が構成される。パワー半導体素子１２の表面の一部（主に周辺部）は、例えば、窒化シリコンを用いて構成される保護膜１１４で覆われている。
【０１３７】
パワー半導体装置１０には、必要に応じて配線パッドや周端構造を含む。図１２はより具体的な周端構造を示している。周端構造は、ユニットセル１００の構成要素と同じもので形成される場合が多い。ここでは同一構成のものは同じ番号を記している。領域１０３ｆはｐウェル領域１０３と同じ、ｐ型の導電型を有し、領域９０２は複数のリング状構造で素子部９０１を覆うＦＬＲ構造である。また、素子部９０１はダイオード構造を有しており、ｐウェル領域１０３とドリフト層１０２がｐｎ接合を構成している。ｐウェル領域１０３は、ｐ+型コンタクト領域１０５、ソース電極１０９を介して配線電極１１２と接続されている。領域９０３はソース電極とは接続されていないフローティング電極１０９ｓを有し、ソース領域１０４と同じｎ+型の導電型領域１０４ｓを有する。ｎ+型の導電型領域１０４ｓは、フローティング電極１０９ｓを介してフローティング電極用の配線電極１１２ｓと電気的に接続されている。この領域９０３は本明細書では例えばチャネルストッパー領域と呼ぶ。選択されるパワー半導体素子の素子部の形状や特徴により、この周端部は適宜選択されるため、図１２の形状に限定されるものではない。図１２においては左端がユニットセル１００と接続される。また右端側に切削線２０ｘ、２０ｙ、２１ｘ、２１ｙが存在する。
【０１３８】
図１３は、図１１に示したＭＩＳＦＥＴの改変例である。図１１と比較して、図１３ではチャネル層１０６を有していない点が異なり、チャネル層を有さないユニットセル１００’を複数形成することによりパワー半導体素子１２が構成される。
【０１３９】
また、図１４は、チャネル層１０６を有するトレンチ型ＭＩＳＦＥＴのユニットセル１００ａを、図１５は、チャネル層１０６を有さないトレンチ型ＭＩＳＦＥＴのユニットセル１００ｂを示している。半導体基板１０１は六方晶のＳｉＣまたはＧａＮから選択され、ドリフト層１０２ｄはホモエピタキシャル成長により形成されている。
【０１４０】
図１４および図１５において、トレンチ１０２ｔが、ソース領域１０４、ウェル領域１０３を貫通し、ドリフト領域１０２ｄにまで到達している。このトレンチ１０２ｔの側壁を覆うように、チャネル層１０６、ゲート絶縁膜１０７、ゲート電極１０８を形成することで、トレンチ型ＭＩＳＦＥＴが形成される。
【０１４１】
本発明のパワー半導体装置１０は、ＭＩＳＦＥＴに限られず、よく知られている他のデバイス、例えば絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）、ＭＥＳＦＥＴ、ＪＦＥＴ等のパワー半導体装置であってもよい。
【０１４２】
また、パワー半導体装置１０は、ダイオードであってもよい。例えば図１６はショットキーバリアダイオード、図１７はｐｎ接合型ダイオードを示している。半導体基板１０１は六方晶のＳｉＣまたはＧａＮから選択され、ドリフト層１０２ｄはホモエピタキシャル成長により半導体基板１０１上に形成されている。また、半導体基板１０１のドリフト層１０２ｄが設けられていない側には、オーミック電極１１０および裏面配線電極１１３が設けられている。
【０１４３】
図１６に示すように、ドリフト層１０２ｄには、ガードリング領域として機能するｐ型領域または高抵抗領域１０３ｇが設けられている。ドリフト領域１０２ｄと接するようにショットキー電極１１９が設けられており、ショットキー接合を形成している。ショットキー電極１１９は、ガードリング領域１０３ｇと一部がオーバーラップしている。ショットキー電極１１９上には配線電極１１２が設けられている。ショットキーバリアダイオード１００ｃは図４（ｂ）のパワー半導体素子１２に相当する。パワー半導体素子１２は、複数のショットキーバリアダイオード１００ｃを含んでいてもよい。また、周端部１６は省略してもよい。
【０１４４】
図１７に示すように、ｐｎ接合型ダイオード１００ｄは例えばメサ型構造を有している。ドリフト層１０２ｄ内であって、メサ構造の底部にｐ型ガードリング領域１０３ｇが設けられている。また、ドリフト層１０２ｄ上にｐ型領域１０３ｐが形成されている。ｐ型領域１０３ｐとｎ型のドリフト領域１０２ｄがｐｎ接合を形成しており、ｐｎ接合型ダイオード１００ｄの耐圧構造を決定している。ｐｎ接合をまたぐメサ構造の端面を保護膜１１７で覆っている。この保護膜１１７は酸化シリコンや窒化シリコン等の絶縁体で形成される。ｐ型領域１０３ｐやドリフト領域１０２ｄがＳｉＣであれば、ＳｉＣの一部を熱酸化した熱酸化膜を保護膜１１７として選択してもよい。
【産業上の利用可能性】
【０１４５】
本発明は、六方晶系半導体によって構成されるウェハ上に形成されたパワー半導体装置に広く適用できる。
【符号の説明】
【０１４６】
１、１’、５１、５１’  ウェハ
１ａ、５１ａ  オリエンテーションフラット
１ｂ、５１ｂ  セカンドオリエンテーションフラット
１ｃ、５１ｃ  ノッチ
２、２’、５２、５２’  半導体ウェハ
１０  パワー半導体装置
１２  パワー半導体素子
１６  周端部
１８  半導体チップ
２０ｘ、２０ｙ、２１ｘ、２１ｙ  切削線
１００、１００’、１００ａ、１００ｂ  ＭＩＳＦＥＴ（ユニットセル）
１００ｃ  ショットキーバリアダイオード
１００ｄ  ｐｎ接合型ダイオード
１１２  配線電極
１１４  保護膜
【図１】
2011145310.tif 000003
【図２】
2011145310.tif 000004
【図３】
2011145310.tif 000005
【図４】
2011145310.tif 000006
【図５】
2011145310.tif 000007
【図６】
2011145310.tif 000008
【図７】
2011145310.tif 000009
【図８】
2011145310.tif 000010
【図９】
2011145310.tif 000011
【図１０】
2011145310.tif 000012
【図１１】
2011145310.tif 000013
【図１２】
2011145310.tif 000014
【図１３】
2011145310.tif 000015
【図１４】
2011145310.tif 000016
【図１５】
2011145310.tif 000017
【図１６】
2011145310.tif 000018
【図１７】
2011145310.tif 000019
【図１８】
2011145310.tif 000020
【図１９】
2011145310.tif 000021
【手続補正書】
【提出日】平成24年5月29日(2012.5.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パワー半導体装置が形成されており、六方晶系半導体によって構成される半導体基板を備えた半導体チップであって、
前記半導体基板は主面において矩形形状を有し、
前記矩形を規定する２辺の長さａおよびｂが等しく、かつ、
前記２辺のうちの１辺と前記六方晶系半導体の＜１１−２０＞方向とがなす角および前記２辺のうちの他の１辺と前記六方晶系半導体の＜１−１００＞方向とがなす角度がそれぞれ１５°である半導体チップ。
【請求項２】
パワー半導体装置が形成されており、結晶方位による線膨張係数の異方性を有する六方晶系半導体によって構成される半導体基板を備えた半導体チップであって、
前記半導体基板は主面において矩形形状を有し、
前記矩形を規定する２辺の長さａおよびｂが等しく、かつ、
前記半導体基板の前記２辺と平行な方向における線膨張係数が互いに等しく、
前記半導体基板の前記主面と、前記六方晶系半導体の（０００１）面または（０００−１）面とがなす角θが、下記式を満たしている半導体チップ。
−１０°≦θ≦１０°
【請求項３】
前記パワー半導体装置は、
前記半導体基板に形成されたパワー半導体素子と、
前記パワー半導体素子の少なくとも一部を覆うように前記半導体基板に設けられ、等方的な機械的物性を備える保護膜を有する請求項１または２に記載の半導体チップ。
【請求項４】
前記パワー半導体素子は、前記半導体基板の主面上に形成されており、前記半導体基板と同じ材料によって構成されたエピタキシャル層を有する請求項３に記載の半導体チップ。
【請求項５】
前記保護膜は、窒化シリコンおよび酸化シリコンの少なくとも一方を含む請求項３に記載の半導体チップ。
【請求項６】
前記パワー半導体素子は、等方的な機械的物性を有する配線電極を含む請求項３から５のいずれかに記載の半導体チップ。
【請求項７】
前記配線電極は、アルミニウム、銅またはこれらの少なくとも１つを含む合金によって構成されている請求項６に記載の半導チップ。
【請求項８】
前記半導体基板の前記主面と、前記六方晶系半導体の（０００１）面または（０００−１）面とがなす角θが、下記式を満たしている請求項１に記載の半導体チップ。
−１０°≦θ≦１０°
【請求項９】
前記半導体基板は炭化珪素半導体基板である請求項１から８のいずれかに記載の半導体チップ。
【請求項１０】
前記半導体基板は窒化ガリウム半導体基板である請求項１から８のいずれかに記載の半導体チップ。
【請求項１１】
前記パワー半導体素子は、金属−絶縁体−半導体電界効果トランジスタ、ｐｎ接合型ダイオードまたはショットキーバリアダイオードである請求項１から１０のいずれかに記載の半導体チップ。
【請求項１２】
前記パワー半導体素子は、スイッチング素子または整流素子である請求項１から１０のいずれかに記載の半導体チップ。
【請求項１３】
六方晶系半導体によって構成されたウェハと、
前記ウェハに形成された複数のパワー半導体装置と
を備える半導体ウェハであって、
前記ウェハは、主面と平行な面において、結晶方位による機械的物性の異方性を有し、
前記ウェハの周囲の少なくとも一部に前記六方晶系半導体の結晶方向を規定するマークが設けられており、
前記マークが規定する方向と前記六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とがなす角βが、下記式（１）を満たしており、
前記主面上において、前記複数のパワー半導体装置のそれぞれは、矩形で規定される領域を有し、
前記矩形を規定する２辺のうちの一辺と、前記マークで規定される方向とがなす角γは下記式（２）または（２’）を満たす半導体ウェハ。
−５°≦β≦５°      （１）
１０°≦γ≦２０°    （２）
４０°≦γ≦５０°    （２’）
【請求項１４】
前記マークがオリエンテーションフラットである、請求項１３に記載の半導体ウェハ。
【請求項１５】
前記マークがノッチである、請求項１３に記載の半導体ウェハ。
【請求項１６】
六方晶系半導体によって構成されたウェハと、
前記ウェハに形成された複数のパワー半導体装置と
を備える半導体ウェハであって、
前記ウェハは、主面と平行な面において、結晶方位による機械的物性の異方性を有し、
前記ウェハの周囲の少なくとも一部に前記六方晶系半導体の結晶方向を規定するマークが設けられており、
前記マークが規定する方向と前記六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向とがなす角β’が、
１０°≦β’≦２０°
の関係を満たしており、
前記ウェハの主面上において、前記複数のパワー半導体装置のそれぞれは、矩形で規定される領域を有する半導体ウェハ。
【請求項１７】
六方晶系半導体によって構成されたウェハと、前記ウェハに形成された複数のパワー半導体装置とを備える半導体ウェハを、前記六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向に対して、１５°の角度をなす第１の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第１の方向に対し９０°の角度をなす第２の方向と平行に複数回分割する工程と、
前記分割された半導体ウェハを前記ウェハ分割装置に対して相対的に９０°回転させる工程と、
前記分割された半導体ウェハを、前記第２の方向に前記距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第１の方向に平行に複数回分割する工程と、
を包含する半導体チップの製造方法。
【手続補正書】
【提出日】平成24年9月6日(2012.9.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パワー半導体装置が形成されており、六方晶系半導体によって構成される半導体基板を備えた半導体チップであって、
前記半導体基板は主面において矩形形状を有し、
前記矩形を規定する２辺の長さａおよびｂが０．９５ｂ≦ａ≦１．０５ｂの関係を満たし、かつ、
前記２辺のうちの１辺と前記六方晶系半導体の＜１１−２０＞方向とがなす角および前記２辺のうちの他の１辺と前記六方晶系半導体の＜１−１００＞方向とがなす角度αがそれぞれ１４．５°≦α≦１５．４°の関係を満たす半導体チップ。
【請求項２】
パワー半導体装置が形成されており、結晶方位による線膨張係数の異方性を有する六方晶系半導体によって構成される半導体基板を備えた半導体チップであって、
前記半導体基板は主面において矩形形状を有し、
前記矩形を規定する２辺の長さａおよびｂが０．９５ｂ≦ａ≦１．０５ｂの関係を満たし、かつ、
前記半導体基板の前記２辺の線膨張係数の差が５％以内であり、
前記半導体基板の前記主面と、前記六方晶系半導体の（０００１）面または（０００−１）面とがなす角θが、下記式を満たしている半導体チップ。
−１０°≦θ≦１０°
【請求項３】
前記パワー半導体装置は、
前記半導体基板に形成されたパワー半導体素子と、
前記パワー半導体素子の少なくとも一部を覆うように前記半導体基板に設けられ、等方的な機械的物性を備える保護膜を有する請求項１または２に記載の半導体チップ。
【請求項４】
前記パワー半導体素子は、前記半導体基板の主面上に形成されており、前記半導体基板と同じ材料によって構成されたエピタキシャル層を有する請求項３に記載の半導体チップ。
【請求項５】
前記保護膜は、窒化シリコンおよび酸化シリコンの少なくとも一方を含む請求項３に記載の半導体チップ。
【請求項６】
前記パワー半導体素子は、等方的な機械的物性を有する配線電極を含む請求項３から５のいずれかに記載の半導体チップ。
【請求項７】
前記配線電極は、アルミニウム、銅またはこれらの少なくとも１つを含む合金によって構成されている請求項６に記載の半導体チップ。
【請求項８】
前記半導体基板の前記主面と、前記六方晶系半導体の（０００１）面または（０００−１）面とがなす角θが、下記式を満たしている請求項１に記載の半導体チップ。
−１０°≦θ≦１０°
【請求項９】
前記半導体基板は炭化珪素半導体基板である請求項１から８のいずれかに記載の半導体チップ。
【請求項１０】
前記半導体基板は窒化ガリウム半導体基板である請求項１から８のいずれかに記載の半導体チップ。
【請求項１１】
前記パワー半導体素子は、金属−絶縁体−半導体電界効果トランジスタ、ｐｎ接合型ダイオードまたはショットキーバリアダイオードである請求項１から１０のいずれかに記載の半導体チップ。
【請求項１２】
前記パワー半導体素子は、スイッチング素子または整流素子である請求項１から１０のいずれかに記載の半導体チップ。
【請求項１３】
六方晶系半導体によって構成されたウェハと、前記ウェハに形成された複数のパワー半導体装置とを備える半導体ウェハを、前記六方晶系半導体の＜１１−２０＞方向または＜１−１００＞方向に対して、１４．５°以上１５．５°以下の角度をなす第１の方向に距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第１の方向に対し９０°の角度をなす第２の方向と平行に複数回分割する工程と、
前記分割された半導体ウェハを前記ウェハ分割装置に対して相対的に９０°回転させる工程と、
前記分割された半導体ウェハを、前記第２の方向に前記距離ｃずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第１の方向に平行に複数回分割する工程と、
を包含する半導体チップの製造方法。
【国際調査報告】
2011145310.tif 000022
2011145310.tif 000023