(57)【要約】  半導体装置の大面積化や薄型化に対応し、接続信頼性が低下せず、外力による破損などが生じにくい半導体装置と、その製造方法を提供すること。第１の主面（２）と、前記第１の主面（２）の裏面に相当し、その一部に前記第１の主面（２）の面積より小さい面積の凸部（１１）が形成された第２の主面（４）とを有し、前記第１の主面（２）に形成された集積回路配線層（３）と、前記第２の主面（４）の前記凸部（１１）に形成された複数の電極（５）とが、貫通配線（６）で接続された基板（１）を備えた。
2011021364.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面と、
前記第１の主面の裏面に相当し、その一部に前記第１の主面の面積より小さい面積の凸部が形成された第２の主面とを有し、
前記第１の主面に形成された集積回路配線層と、前記第２の主面の前記凸部に形成された複数の電極とが、貫通配線で接続された基板を備えたことを特徴とする半導体装置。
【請求項２】
前記第２の主面の前記凸部以外の部分である凹部に、応力緩和材が埋設されている請求項１に記載の半導体装置。
【請求項３】
前記凹部に埋設された前記応力緩和材の表面が、前記凸部の表面よりも突出して形成されている請求項２に記載の半導体装置。
【請求項４】
前記凹部に埋設された前記応力緩和材の表面に複数の電極が形成されている請求項２に記載の半導体装置。
【請求項５】
前記応力緩和材の表面に形成された前記電極が、貫通配線によって前記集積回路配線層と接続されている請求項４に記載の半導体装置。
【請求項６】
前記応力緩和材の表面が前記凸部の表面よりも凹んで形成されている請求項４に記載の半導体装置。
【請求項７】
前記第２の主面の前記凸部に形成された前記電極が絶縁層で覆われていて、前記絶縁層の表面に形成された外部電極と、前記電極とが接続されている請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
請求項１から７のいずれか１項に記載の半導体装置が、前記基板の厚さ方向に複数個積層されていて、
前記集積回路配線層上に形成された複数の積層電極が、積層された前記半導体装置の前記電極と接続されている半導体装置。
【請求項９】
前記凹部に、電子部品、または、放熱手段が設置された請求項１から８のいずれか１項に記載の半導体装置。
【請求項１０】
請求項１から９のいずれか１項に記載の半導体装置の製造方法であって、
前記基板の前記第１の主面に前記集積回路配線層を形成する工程と、
前記基板に前記貫通配線を形成する工程と、
前記第２の主面の前記凸部に前記電極を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に集積回路配線層が形成された半導体装置およびその製造方法に関し、特に、他の回路基板に搭載されてパッケージ化される半導体装置および製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置は、電源回路や信号処理回路、入出力回路素子などが搭載された回路基板上に直接搭載されて表面実装された、パッケージとして用いられている。【０００３】
このような半導体装置のパッケージ化技術において、フリップチップＢＧＡ（Ball Grid Array）における、半導体装置とこれを搭載するパッケージ基板との間の熱膨張係数の差によるクラックを防止する技術として、伸縮性の材料からなるインターポーザーを用いることが提案されている（特許文献１参照）。【０００４】
図１６は、特許文献１に記載された、従来の半導体装置を用いたフリップチップＢＧＡの断面構成を示す図である。【０００５】
図１６に示すように、従来のフリップチップＢＧＡ５０は、基板６１の同一面上に集積回路配線層６２と電極６３が形成された半導体装置５１と、インターポーザー本体６４の表裏２つの面にそれぞれ配線パターン６５，６６が形成されたインターポーザー５２と、樹脂基板６７の表面に配線パターン６８が形成された回路基板５３とが積層されている。【０００６】
また、半導体装置５１の電極６３と、インターポーザー５２の一方の表面に形成された配線パターン６５とが、さらに、インターポーザー５２の他方の表面に形成された配線パターン６６と、回路基板５３の樹脂基板６７に形成された配線パターン６８とが、それぞれはんだボールからなる突起電極５４で接続されている。【０００７】
ここで、半導体装置５１の基板６１の材料であるシリコンと、回路基板５３の樹脂基板６７の材料である樹脂との熱膨張係数が異なるために、フリップチップＢＧＡ５０を形成する際のはんだリフローなどの高温サイクル時において、半導体装置５１と回路基板５３との間に形状の変化が生じる。特許文献１の技術は、半導体装置５１と回路基板５３との間に配置されるインターポーザー５２のインターポーザー本体６４を、伸縮性フィルムやゴム弾性を有する材料で形成することにより、半導体装置５１と回路基板５３との形状が変化した場合でも、インターポーザー本体６４が伸縮することで、突起電極５４による接続が外れたり、強度的に弱い半導体装置５１の基板６１にクラックが入って破損したりするなどの問題点を解決しようとするものである。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−１１８１５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来のフリップチップＢＧＡ５０には、解決すべき課題が存在する。【００１０】
第１に、半導体装置５１の大面積化が進んだ場合に、半導体装置５１と回路基板５３とがともに大面積化し、熱膨張係数の差による形状変化の絶対値が増大するという課題である。この場合には、インターポーザー５２のインターポーザー本体６４がゴム弾性によって変形しても、半導体装置５１と回路基板５３との形状変化を吸収しきれずに、両者の接続信頼性が低下してしまうおそれがある。【００１１】
第２に、半導体装置５１の薄型化による、接続信頼性の低下という課題である。半導体装置５１を薄型化した場合には、基板６１の材料であるシリコンと、その表面に形成されたＳｉＮやＳｉＯ２などの絶縁膜との間に生じる膜応力により、半導体装置５１に反りが発生する。しかも、基板６１が薄くなるほど、基板６１の厚さに対する絶縁膜の厚さの比率が大きくなり、半導体装置５１の反りが大きくなってしまう。このように、半導体装置５１に反りが生じると、インターポーザー５２との間隔が部分的に大きくなり、半導体装置５１とインターポーザー５２との間の接続が不十分となって接続信頼性が低下する。【００１２】
第３に、フリップチップＢＧＡ５０に、インターポーザー５２を用いていることによる、パッケージ厚さの増大という課題である。２つの表面に配線パターン６５，６６が形成されたインターポーザー５２の厚さは、０．１ｍｍから０．３ｍｍ程度であるため、インターポーザー５２を用いない場合と比較して、フリップチップＢＧＡ５０がこの厚さ分だけ厚くなる。【００１３】
第４に、インターポーザー５２を用いる従来の方法では、半導体基板５１に、組み立て工程中や完成後に加わる外力よって生じる、欠けやクラックなどの物理的な損傷を回避できないという課題である。例えば、組立工程途中においては、ダイシングによりウェーハを個片化する時に、基板６１のシリコン基材に欠けやクラックが発生するおそれがある。また、組立完成後においては、例えばアンダーフィル樹脂の熱応力などにより、基板６１に欠けやクラックが発生するおそれがある。これらの課題は、インターポーザーを用いることでは解決できない。【００１４】
第５には、半導体装置５１の集積回路配線層６２に静電破壊が発生するおそれがあり、また、電極６３に物理的な損傷が発生するおそれがあるという課題である。半導体装置５１がウェーハの状態にあるとき、ウェーハを複数枚、垂直または水平方向に重ね合わせて収納することがある。このとき、隣接するウェーハの集積回路配線層６２と電極６３とが物理的に接触することにより静電気が発生すると、集積回路配線層の回路部品が破壊されるおそれがある。また、ウェーハを、例えばウェーハ貼り付けシートなどに貼り付けた場合に、電極６３への物理的な接触により損傷が生じるおそれがある。これらの課題も、インターポーザーを用いることで解決することはできない。【００１５】
本発明は、上記従来技術における課題を解決し、半導体装置の大面積化や薄型化に対応し、接続信頼性が低下せず、外力による破損などが生じにくい半導体装置と、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明の半導体装置は、第１の主面と、前記第１の主面の裏面に相当し、その一部に前記第１の主面の面積より小さい面積の凸部が形成された第２の主面とを有し、前記第１の主面に形成された集積回路配線層と、前記第２の主面の前記凸部に形成された複数の電極とが、貫通配線で接続された基板を備えたことを特徴とする。【００１７】
また、本発明の半導体装置の製造方法は、本発明にかかるいずれかの半導体装置の製造方法であって、前記基板の前記第１の主面に前記集積回路配線層を形成する工程と、前記基板に前記貫通配線を形成する工程と、前記第２の主面に前記電極を形成する工程とを備えたことを特徴とする。
【発明の効果】
【００１８】
本発明の半導体装置は、第１の主面に形成された集積回路配線層と第２の主面の凸部に形成された電極とが貫通配線で接続され、電極は、第１の主面よりも面積が小さい第２の主面の凸部に形成されている。このため、集積回路配線層が大きくなっても、回路基板と接続される電極が形成された第２の主面の凸部の面積が小さいために、回路基板との熱膨張係数の差による形状変化が大きくならない。この結果、半導体パッケージを厚肉化することなく、大面積化や薄型化された半導体装置に対しても、回路基板との高い接続信頼性が確保できる。【００１９】
また、本発明の半導体装置の製造方法によれば、本発明の半導体装置を簡易に製造することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態にかかる半導体装置の構成を示す断面図である。
【図２】本発明の第１の実施形態にかかる第２の主面の凹凸配置が異なる半導体装置の構成を示す断面図である。
【図３】本発明の第１の実施形態にかかる半導体装置の、第２の主面の凹凸の配置パターンを示す図である。
【図４】本発明の第２の実施形態にかかる半導体装置の構成を示す断面図である。
【図５】本発明の第２の実施形態にかかる第２の主面の凹凸配置が異なる半導体装置の構成を示す断面図である。
【図６】本発明の第２の実施形態にかかる半導体装置の効果を説明するための図である。
【図７】本発明の第２の実施形態にかかる半導体装置の第１の変形例の構成を示す断面図である。
【図８】本発明の第２の実施形態にかかる半導体装置の第２の変形例の構成を示す断面図である。
【図９】本発明の第２の実施形態にかかる半導体装置の第３の変形例の構成を示す断面図である。
【図１０】本発明の第２の実施形態にかかる半導体装置の別の効果を説明するための図である。
【図１１】本発明の第２の実施形態にかかる半導体装置のさらに別の効果を説明するための図である。
【図１２】本発明の第３の実施形態にかかる半導体装置の構成を示す断面図である。
【図１３】本発明の第３の実施形態にかかる第２の主面の凹凸配置が異なる半導体装置の構成を示す断面図である。
【図１４】本発明の第４の実施形態にかかる半導体装置の構成を示す断面図である。
【図１５】本発明の第５の実施形態にかかる半導体装置の構成を示す断面図である。
【図１６】従来の半導体装置を用いたフリップチップＢＧＡの構成を示す断面図である。
【発明を実施するための形態】
【００２１】
本発明の半導体装置は、第１の主面と、前記第１の主面の裏面に相当し、その一部に前記第１の主面の面積より小さい面積の凸部が形成された第２の主面とを有し、前記第１の主面に形成された集積回路配線層と、前記第２の主面の前記凸部に形成された複数の電極とが、貫通配線で接続された基板を備えた。
【００２２】
このようにすることで、半導体装置の集積回路配線層の面積が増大しても、回路基板との接続に用いられる電極が形成された第２の主面の凸部の面積は小さく維持することかできる。このため、半導体装置と回路基板との熱膨張係数の差による形状変化の絶対値を小さく抑えることができ、また、半導体装置に反りが生じても、回路基板との接続部分の隙間が広がりにくくなる。この結果として、従来技術のようなインターポーザーを用いずに薄型化された構造のまま、パッケージを形成する回路基板との高い接続信頼性を有する半導体装置を得ることができる。
【００２３】
本発明の半導体装置において、前記第２の主面の前記凸部以外の部分である凹部に、応力緩和材が埋設されていることが好ましい。このようにすることで、半導体装置をダイシングする際に加わる物理的な応力や、アンダーフィルが原因となる熱応力を緩和し、半導体装置が破損してしまうことを効果的に保護することができる。
【００２４】
さらに、前記凹部に埋設された前記応力緩和材の表面が、前記凸部の表面よりも突出して形成されていることが好ましい。このようにすることで、半導体装置がウェーハの状態にあるとき、ウェーハを複数枚重ね合わせた場合でも、隣接するウェーハの集積回路配線層と電極とが物理的に接触することを効果的に防止することができ、集積回路配線層の回路部品の静電的破壊生じにくくすることができる。また、ウェーハをウェーハ貼り付けシートなどに貼り付けた場合に、電極に、物理的な接触による損傷が生じることを防止することができる。
【００２５】
また、前記凹部に埋設された前記応力緩和材の表面に複数の電極が形成されていることが好ましい。このようにすることで、応力緩和材表面の電極によって、半導体装置と回路基板との接続をより強固なものとすることができる。
【００２６】
このとき、前記応力緩和材の表面に形成された前記電極が、貫通配線によって前記集積回路配線層と接続されていることで、応力緩和材表面に形成された電極を集積回路配線層と回路基板との接続に有効に使用することができる。
【００２７】
さらにまた、前記応力緩和材の表面が前記凸部の表面よりも凹んで形成されていることによって、応力緩和材表面の電極と回路基板とを厚さの厚い突起電極で接続することができ、半導体装置と回路基板との接続信頼性を向上することができる。
【００２８】
また、前記第２の主面の前記凸部に形成された前記電極が絶縁層で覆われていて、前記絶縁層の表面に形成された外部電極と、前記電極とが接続されているように形成することができる。絶縁層を樹脂などより構成することで、半導体装置と回路基板との熱膨張係数の差を、さらに小さくすることが可能となる。このため、外部電極と回路基板との接続信頼性をさらに向上することができる。
【００２９】
さらに、第２の主面に形成された電極と、絶縁層の表面に形成された外部電極をつなぐ接続線を、電極から外部電極に対して、放射状に引き出すことにより、外部電極の間隔（ピッチ）を、電極の間隔（ピッチ）よりも、広くすることができる。これにより、外部電極の寸法（バンプ、あるいはボール直径）を大きくすることが可能となり、外部電極と回路基板との接続信頼性を向上することができる。
【００３０】
さらに、上記した本発明の半導体装置が、前記基板の厚さ方向に複数個積層されていて、  前記集積回路配線層上に形成された複数の積層電極が、積層された前記半導体装置の前記電極と接続されていることが好ましい。このようにすることで、パッケージ化された多層積層体の半導体装置を容易に得ることができる。
【００３１】
また、前記凹部に、電子部品、または、放熱手段が設置されることが好ましい。このようにすることで、半導体装置の第２の主面の凹部をより有効に活用することができる。
【００３２】
さらに、本発明の半導体装置の製造方法は、前記基板の前記第１の主面に前記集積回路配線層を形成する工程と、前記基板に前記貫通配線を形成する工程と、前記第２の主面に前記電極を形成する工程とを備えている。このようにすることで、本発明の半導体装置を、簡易に製造することができる。
【００３３】
以下、本発明にかかる半導体装置とその製造方法について、図面を用いて説明する。
【００３４】
なお、以下で参照する各図は、説明の便宜上、本発明の実施形態である半導体装置を構成する部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる半導体装置およびその製造方法は、参照する各図に示されていない任意の構成部材を備えることができる。
【００３５】
また、各図中の部材の寸法、特に、半導体装置の厚さ方向の寸法は、実際の構成部材の寸法および各部材の寸法比率等を必ずしも忠実に表したものではない。
【００３６】
（第１の実施形態）
図１は、本発明の第１の実施形態にかかる半導体装置１００の断面構成図である。なお、図１では、本実施形態の半導体装置１００が、回路基板７にマウントされている状態を示している。
【００３７】
図１に示すように、本実施形態にかかる半導体装置１００は、基板１の第１の主面２に集積回路配線層３が形成されている。また、基板１の第１の主面の裏面に相当する第２の主面４には、凸部１１と凹部１２が形成されていて、凸部１１には複数の電極５が形成されている。基板１において、第１の主面２に形成された集積回路配線層３は、基板内部を貫通する貫通配線６を介して第２の主面４の凸部１１に形成された電極５と接続されている。そして、図１に示すように、基板１の第２の主面４の凸部１１の面積は、第１の主面２の面積よりも小さい。
【００３８】
図１に示す本実施形態の半導体装置１００では、基板１の、第２の主面４の凹部１２と凸部１１とをつなぐ側面部分は、第１の主面２および第２の主面４と直角をなすように形成されている。しかし、本発明の半導体装置はこれに限られるものではなく、第２の主面４の凸部１１と凹部１２とをつなぐ側面部分の形状に制限はない。したがって、凸部１１と凹部１２とをつなぐ側面部分が、鈍角を形成する形状であっても、また、鋭角を形成する形状であってもよい。あるいは、傾斜面や、Ｒ面（曲面）を形成するようになっていてもよく、また、複数の段差が階段状に形成されていてもよい。
【００３９】
本実施形態にかかる半導体装置１００では、基板１は、シリコンなどの半導体材料や、あるいは、樹脂などの材料により形成されている。
【００４０】
以下に、本実施形態の半導体装置１００の製造方法を説明する。
【００４１】
基板１の第１の主面２に形成された、集積回路配線層３は、半導体集積回路であっても、ＭＥＭＳ（メムス：Micro Electro Mechanical System）素子であっても、さらにまた、半導体集積回路とＭＥＭＳ素子の両者を混在させた構成であってもよく、導体配線などであってもよい。集積回路配線層３は、フォトリソグラフィー法などの通常の半導体形成工程で、基板１上に形成することができる。
【００４２】
貫通配線６は、エッチング法やレーザー加工法、ドリルによる孔開け加工などによって基板１に貫通孔を形成し、これに金属導体を充填する、一般的なビアホール形成方法を用いて形成することができる。なお、基板１へのエッチング法は、フォトレジストパターンなどを形成し、第２の主面４の側から、選択的エッチング処理を行うことなどにより形成することができる。
【００４３】
第２の主面４の凸部１１上の電極５は、基板１上に形成した金属層を、フォトリソグラフィー法などを用いてパターン形成し、貫通配線６と重なる所定の位置に形成することができる。
【００４４】
本実施形態の半導体装置１００は、図１に示すように、第２の主面４の凸部１１に形成された電極５が、マザーボードなどの回路基板７上に形成された配線電極８と、突起電極９によって接合されてパッケージ化されている。
【００４５】
本実施形態の半導体装置１００と、回路基板７との接続に用いられる突起電極９は、めっき法、印刷法、スタッドバンプ法、マウント法などを用いて形成することができる。
【００４６】
めっき法は、電解めっき、無電解めっきで形成する方法であり、印刷法は、はんだペーストを印刷し、その後はんだペーストを溶融してはんだバンプを形成するなどの方法である。また、はんだボールを基板１の第２の主面４の凸部１１上に供給し、はんだボールを溶融してはんだバンプを形成するという方法を用いることもできる。スタッドバンプ法は、ワイヤボンディングに用いるワイヤを電極５上に打ち付け、引きちぎることで形成する方法である。
【００４７】
本実施形態の半導体装置１００において、突起電極９と電極５、および、突起電極９と配線電極８との電気的接続は、金属間結合、あるいは、金属間の接触接続、導電性ペーストによる密着などによって得ることができる。また、電極５に凹部を形成するようにして、突起電極９を電極５の凹部に挿入する接続方法などを用いてもよい。
【００４８】
図１に示した例では、第２の主面４の凸部１１は、半導体装置１００の横方向の中央部分に位置しており、半導体装置１００の両側方、すなわち図中の左右端部には凹部１２が形成されている。
【００４９】
図２は、第２の主面５の凹凸位置が異なる半導体装置２００の例である。
【００５０】
図２に示すように、第２の主面５の凹凸位置が異なる半導体装置２００は、その横方向両端部、すなわち、図２中の左右方向両端部に凸部２１０が形成されていて、左右方向の中央部に凹部２２０が形成されている。なお、半導体装置２００において、基板２０１の第１の主面２０２には、その全面に集積回路配線層２０３が形成されており、第２の主面２０４の凸部２１０には、複数の電極２０５が配置されていて、電極２０５は、基板１を貫通する貫通配線２０６を介して集積回路配線層２０３と接続されている点は、図１を用いて説明した、半導体装置１００と同様である。
【００５１】
図２に示した半導体装置２００において、第２の主面２０４の凹部２２０がその横方向中央部に形成されているが、シリコン製の基板２０１の第２の主面２０４に、凹部２２０を形成する方法としては、エッチング法や、ダイシング・ブレードなどによる切削加工、レーザー加工、ドリル加工などの各種方法を用いることができる。例えば、エッチング法による場合は、基板２０１の第２の主面２０５にフォトレジストパターンなどを形成し、第２の主面２０４側から、選択的エッチング処理を行うことができる。
【００５２】
図２に示した半導体装置２００では、凹部２２０と凸部２１０との境界部分の形状を、直角をなすような形状としているが、本発明の半導体装置の第２の主面における凹部と凸部との境界部分の形状は、図示したような直角形状に限られるものではない。鈍角形状、鋭角形状、Ｒ面（曲面）、傾斜面など様々な形状を採ることができる。
【００５３】
図１および図２で示したように、本発明の半導体装置において、基板の第２の主面の凸部と凹部との凹凸形状は、いろいろな配置を採用することができる。図３に、基板の第２の主面側から見た凹凸形状の凸部と凹部の配置パターンを示す。
【００５４】
図３（ａ）は、図１で示した半導体装置１００における第２の主面４の凹凸パターンであり、図３（ａ）中のＩ−Ｉ’矢視線部分の断面を見たものが図１である。
【００５５】
このように、図３（ａ）の配置では、基板１の中央部に凸部１１が形成され、その周囲が凹部１２となっている。そして、凸部１１に通常エリアパッドと呼ばれる電極５が設けられている。
【００５６】
図３（ｂ）は、図２で示した半導体装置２００における第２の主面２０４の凹凸パターンであり、図３（ｂ）中のII−II’矢視線部分の断面を見たものが図２である。このように、図３（ｂ）の配置では、基板２０１の四隅部分に凸部２１０が形成され、略十文字状に凹部２２０が形成されている。そして、凸部２１０に電極２０５が設けられている。
【００５７】
図３（ｃ）は、半導体装置における第２の主面の、別の凹凸パターンである。図３（ｃ）の凹凸パターンでは、第２の主面の４つの辺のそれぞれのほぼ中央部に、４箇所の凸部３１０が形成され、その他の部分が凹部３２０となっている。そして、凸部３１０に、電極３０５が形成されている。
【００５８】
このように、本発明の半導体装置において、基板の第２の主面は、様々なパターンで凹凸形状を配置することができる。そして、いずれの場合でも、凹部を形成していることから、第１の主面と比較した第２の主面の凸部の面積は小さいものとなるため、基板の熱膨張係数や基板自体の反りなどにより、半導体装置と回路基板との接続の信頼性が低下するという上記した従来技術にかかる問題点を、有効に解消することができる。
【００５９】
本実施形態の半導体装置において、第２の主面の凸部が形成する面と凹部が形成する面との高さの差、言い換えれば、凹部が形成する面を基準として考えた場合の凸部が形成する面の突出度合いが大きいほど、半導体装置と回路基板との接続信頼性が高くなる。これは、半導体装置の第２の主面の、凸部が形成する面と凹部が形成する面との高さの差が大きい場合には、半導体装置の第１の主面の変形が半導体装置の第２の主面の凸部表面に伝わりにくく、半導体装置の第２の主面の凸部に形成された電極と回路基板に形成された配線電極との接続を引きはがす方向に作用する力が小さいためと考えられる。したがって、第１の主面に形成される集積回路配線層に影響を与えないだけの基板の強度が保たれる範囲において、半導体装置の第２の主面の凸部が形成する面と凹部が形成する面との高さの差を大きくすることが好ましい。
【００６０】
なお、第２の主面の凸部が形成する面と凹部が形成する面との高さの差を大きくすることが、長期間における接続信頼性を維持する上で好ましいことは、第２の実施形態として後述する、凹部に応力緩和材を埋め込んだ場合でも同様である。このとき、ポイントとなるのは、基板における第２の主面の凸部が形成する面と凹部が形成する面との高さの差であって、応力緩和材の表面の高さではないことは、いうまでもない。
【００６１】
（第２の実施形態）
次に、本発明の第２の実施形態にかかる半導体装置を、図面を用いて説明する。
【００６２】
この第２の実施形態にかかる半導体装置は、上記図１から図３を用いて説明した実施の形態１の半導体装置と比較して、基板の第２の主面の凹部に、応力緩和材を埋設している点が異なる。
【００６３】
図４は、本発明の第２の実施形態にかかる半導体装置４００の断面構成図である。この図４は、図１で説明した、本発明の第１の実施の形態にかかる半導体装置１００の断面構成図に対応する図面であり、半導体装置４００が、回路基板７にマウントされた状態を示している。
【００６４】
図４に示すように、本実施形態の半導体装置４００は、基板４０１の第１の主面４０２に集積回路配線層４０３が形成され、第１の主面４０２の裏面に相当する第２の主面４０４の凸部４１０には、複数の電極４０５が形成されている。また、第２の主面４０４の凹部４２０には、応力緩和材４３０が埋設されている。なお、基板４０１の集積回路配線層４０３と電極４０５とは、基板４０１内部を貫通する貫通配線４０６を介して接続されている。
【００６５】
また、本実施形態の半導体装置４００は、図４に示すように、第２の主面４０４の凸部４１０に形成された電極４０５が、マザーボードなどの回路基板７上に形成された配線電極８と、突起電極９によって接合されてパッケージ化されている。
【００６６】
本実施形態の半導体装置４００では、基板４０１の第２の主面４０４の凹部４２０に、応力緩和材４３０が埋め込まれている点が、図１に示した、第１の実施形態の半導体装置１００と異なっている。なお、図４では、応力緩和材４３０を凹部４２０の全体を埋めるように、言い換えると、凹部４２０に埋め込んだ応力緩和材４３０の表面の高さが、第２の主面４０４の凸部４１０の高さと一致して、一つの平面を形成するように埋め込んでいるが、本発明はこれに限定されるものではなく、応力緩和材４３０を凹部４２０に部分的に充填するようにしてもよい。また、応力緩和材４３０が、第２の主面４０４の凸部４１０表面から突出するようにしてもよい。
【００６７】
応力緩和材４３０としては、エポキシ樹脂、ガラス・エポキシ樹脂、ＢＴレジン、ポリイミド、ＰＰＥ樹脂、シリコン樹脂、フッ素樹脂などの絶縁性樹脂あるいは、導電性樹脂を使用することができる。また、セラミック、ガラス、金属などを用いることができる。応力緩和材４３０の構造は、応力を緩和する効果を高めるために、ポーラス状、繊維状などとすることができる。
【００６８】
また、凹部４２０への応力緩和材４３０の埋め込みは、まず、凹部を含むウェーハ全体に対して、応力緩和材である樹脂を、印刷法、スプレーコート法、スピンコート法あるいは、コンプレッション・モールド法などにより被覆する。そして、応力緩和材は、凹部分に選択的に形成する必要があるため、不要な領域の樹脂は、エッチングあるいは研磨などにより除去することで行われる。
【００６９】
図５は、第２の実施形態にかかる別の半導体装置５００の断面形状を示すものである。この半導体装置５００は、第２の主面５０４に形成された凹部５２０が、半導体装置の横方向中央部に形成されている点が、図４に示したものと異なる。
【００７０】
図５に示す半導体装置５００は、基板５０１の第１の主面５０２に、集積回路配線層５０３が形成され、基板５０１の第２の主面５０４の横方向両端部に配置された凸部５１０に、複数の電極５０５が形成されている。この電極５０５は、基板５０１を貫通する貫通配線５０６を介して、集積回路配線層５０３に接続されている。
【００７１】
この基本構造は、上記第１の実施形態で図２を用いて説明した半導体装置２００と同じであるが、図５の半導体装置５００は、第２の主面５０４に形成された凹部５２０に、応力緩和材５３０が埋め込まれている点が異なる。
【００７２】
なお、応力緩和材５３０が、凹部５２０の一部に充填されていてもよい点、また、応力緩和材５３０が第２の主面５０４の凸部５１０よりも突出した形状であってもよい点は、上記図４を用いて説明した半導体装置４００と同様である。
【００７３】
図６は、本実施形態の半導体装置４００における、応力緩和材４３０の効果を説明するための図である。
【００７４】
従来技術における第２の課題として説明したように、半導体装置４００を薄型化した場合には、基板４０１の材料であるシリコンと、その表面に形成された図示しないＳｉＮやＳｉＯ２などの絶縁膜との間に生じる膜応力により、図６に示すように、半導体装置４００に反りが発生する場合がある。なお、このような場合でも、本発明の半導体装置が、回路基板との接続のための電極が、面積の小さな第２の主面の凸部に形成されているため、回路基板との接続の信頼性が低下することを回避できることは、既に述べたとおりである。
【００７５】
また、半導体装置４００を回路基板７にマウントして半導体パッケージとする際に、半導体装置４００と回路基板７との接続部を保護するために、アンダーフィル樹脂４４０を充填することがある。アンダーフィル樹脂４４０は、通常、図６に示すように、基板４０１の側面部Ａにまで達している。このため、従来技術における第４の課題として説明したように、半導体パッケージが高温下や低温下におかれた場合には、アンダーフィル樹脂４４０の熱的な変形によって、基板４０１の側面部Ａに、引っ張りあるいは圧縮の熱応力が作用する。このとき、熱応力が大きいと、応力集中箇所で基板４０１の欠けやクラックが発生するおそれがあるが、本実施形態の半導体装置４００のように、第２の主面４０４の凹部４２０に応力緩和材４３０が埋め込まれている場合には、アンダーフィル樹脂４４０から作用する熱応力を、応力緩和材４３０が効果的に吸収低減することができる。したがって、半導体装置４００を回路基板７にマウントする際に、アンダーフィル樹脂４４０を充填した場合でも、アンダーフィル樹脂４４０の熱応力により、半導体装置４００が損傷を受ける事態となることを回避することができる。
【００７６】
ここで、本実施形態にかかる半導体装置の変形例について説明する。
【００７７】
図７は、本実施形態の第１の変形例の半導体装置４５０の構成を示す断面図である。
【００７８】
図７に示す本実施形態の第１の変形例の半導体装置４５０は、第２の主面４０４の凹部４２０に埋め込まれた応力緩和材４３０の表面にも、電極４５１，４５２が形成されている点が、図４に示した半導体装置４００と異なる。なお、図７に示した半導体装置４５０の、応力緩和材４３０の表面に形成された電極４５１、４５２以外の図４に示した半導体装置４００と同様の構成を備えている部分には同じ符号を付し、詳細な説明は省略する。
【００７９】
本実施形態の第１の変形例の半導体装置４５０は、応力緩和材４３０の表面に電極４５１，４５２が形成されている。これらの電極４５１，４５２は、凸部４０４に形成された電極４０５と同様の構成を有していて、電極４０５と同様に突起電極９によって、回路基板７の表面に形成された配線電極４５３と接続されている。このため、回路基板７上の配線電極９、４５３の配置は、図４に示した半導体装置１００に接続される回路基板７のものと異なっている。
【００８０】
図７に示すように、応力緩和材４３０の表面に形成された電極４５１は、その一端が凸部４０４上に形成されていて基板を貫通する貫通電極４０６に接続され、他端側が応力緩和材４３０上に位置して、この他端側が突起電極９を介して回路基板７上の配線電極４５３に接続されている。このようにすることで、回路基板７上の配線電極８，４５３の配置位置を広げることができ、回路基板７での回路配線パターン設計裕度を広げることができる。
【００８１】
また、応力緩和材４３０の表面に形成されたもう一つの電極４５２は、第１の主面２に形成された集積回路配線層４０３に接続された貫通電極４０６と接続されていない、ダミー電極である。したがって、突起電極９を介して回路基板７の配線電極４５３と物理的に固着されているのみであり、回路基板上に形成された図示しない回路配線パターンとの間に、電気的な接続はされていない。
【００８２】
本実施形態の第１の変形例の半導体装置４５０では、上記のように応力緩和材４３０上に電極４５１、４５２が形成され、これらの電極４５１、４５２が突起電極９によって回路基板７の配線電極４５３と接続されていることで、半導体装置４５０が変形して半導体装置４５０と回路基板７とが引き離される方向の応力が加わった場合に、これを打ち消すことができる。このため、回路基板７との接続信頼性の高い半導体装置４５０を得ることができる。
【００８３】
なお、図７では、応力緩和材４３０上に形成された一方の電極４５１を、一端が凸部４１０の表面に跨って形成され、貫通配線を介して第１の主面４０２上の集積回路配線層４０３に接続されたものとして例示したが、本実施形態においてこのことは必須ではなく、応力緩和材４３０の表面に形成される電極全てを、ダミー電極４５２とすることができる。また、応力緩和材４３０上に形成する電極の数も、図７に示すように、片側２列に限られるものではなく、凹部４２０および応力緩和材４３０の形成領域の面積に応じて、形成される電極の数（列数）を適宜調整することができる。
【００８４】
図８は、本実施形態の第２の変形例の半導体装置４６０の構成を示す断面図である。
【００８５】
図８に示す本実施形態の第２の変形例の半導体装置４６０においても、図７で示した第１の変形例にかかる半導体装置４５０と同様に、第２の主面４０４の凹部４２０に埋め込まれた応力緩和材４３０の表面に電極４６３が形成されている。しかし、第２の変形例にかかる半導体装置４６０では、応力緩和材４３０の表面形成された電極４６３がダミー電極ではなく、基板内を貫通する貫通配線４６１と、応力緩和材４３０を貫通する貫通配線４６１とを介して、第１の主面４０２上に形成された集積回路配線層４０３と接続されている点が、第１の変形例の半導体装置４５０と異なっている。
【００８６】
このように、応力緩和材４３０の表面に電極を形成し、かつ、この電極４６３を、集積回路配線層４０３と接続して、凸部４１０の表面に形成された電極４０５と同様に、突起電極９を介して回路基板７の配線電極４６４と接続することで、基板４０１の面積いっぱいを有効に利用しながら、かつ、基板４０１と回路基板７との熱膨張係数の差による変形の影響を緩和して、回路基板７との接続の信頼性が低下することを回避できる。
【００８７】
図９は、本実施形態の第３の変形例の半導体装置４７０の構成を示す断面図である。
【００８８】
図９に示す本実施形態の第３の変形例の半導体装置４７０は、応力緩和材４７１の表面に電極４７３が形成され、この電極４７３が突起電極４７４を介して回路基板７の配線電極４７５と接続されている点は、上記第１の変形例である半導体装置４５０および第２の変形例である半導体装置４６０と同様であるが、応力緩和材４７１の厚さが小さく、応力緩和材４７１の表面４７２が、凸部の表面４０４よりも凹んでいる点が異なっている。
【００８９】
すなわち、図９に示すように、第３の変形例の半導体装置４７０では、応力緩和材４７１の厚さが小さく、応力緩和材４７１の表面が、凸部の表面４０４に対して凹んでいるため、応力緩和材４７１の表面４７２と回路基板７の半導体素子の基板４０１側と対向する表面との距離が大きくなっている。このため、応力緩和材４７１の表面に形成された電極４７２と、回路基板７の表面に形成された配線電極４７５とを接続する突起電極４７４の高さが、凸部４１０の表面に形成された電極４０５と回路基板７の配線電極８との間を接続する突起電極９よりも、高くなっている。
【００９０】
このようにすることで、第３の変形例の半導体装置４７０では、基板１の反りが生じた場合でも、その変形を応力緩和材４７１を介して規制することができ、回路基板７との接続の信頼性低下を効果的に抑制することができる。
【００９１】
なお、図９に示した半導体装置４７０では、応力緩和材４７１の表面の電極４７３と、これと接続される回路基板７上の配線電極４７５の面積を、他の電極４０５および配線電極８よりも大きく形成している。これは、図９に示すように、突起電極９，４７４としてはんだボールを用いた場合には、その表面張力の関係で高さが高くなると径が大きくなるため、表面積の大きな電極により、より強固に接続させるためである。したがって、突起電極９，４７５として、はんだボールを用いない場合を含め、電極４７３および配線電極４７５の面積を大きく形成することは、本実施形態の半導体装置において必須の要件ではない。
【００９２】
また、図９では、厚さの薄い応力緩和材４７１に形成された電極４７３は、第１の主面４０２の集積回路配線層４０３と接続されていないダミー電極の場合を例示したが、電極４７３をダミー電極ではなく、集積回路配線層４０３と、回路基板７上の回路配線とを接続する電極として用いることができる。特に、この場合において、電極４７３と配線電極４７５の面積を大きくした場合には、これらの電極を流れる電流量が大きくなる電源配線、もしくは、グランド（接地）配線として用いることで、配線抵抗が少ない良好な接続配線として用いることができる。
【００９３】
さらに、図９では、応力緩和材４７１の表面４７２に片側１列のみの電極４７３を設けたものを例示したが、本実施形態においてこれは必須の要件ではなく、応力緩和材４７１上に形成される電極を２列以上とすることが可能である。また、応力緩和材４７１上に形成された電極が片側２列以上の場合に、その面積を異ならせて一部の電極の面積を大きくすることができる。
【００９４】
次に、図１０、および図１１を用いて、本実施形態の半導体装置４００の有する応力緩和材４３０の別の効果について説明する。
【００９５】
図１０は、本実施形態の半導体装置４００が、ウェーハとして複数個が並んで形成されている状態を示す図である。図１０では、半導体装置４００Ａと、半導体装置４００Ｂとが並んでいるように示されている。
【００９６】
上記、従来技術における第４の課題として説明したように、半導体装置は、ウェーハとして複数個が並んだ状態で一括して形成され、これをダイシング・ブレードで切断することで個片化される。このとき、ダイシング・ブレードから加わる外力よって、基板に欠けやクラックなどの物理的な損傷が生じる可能性がある。
【００９７】
これに対し、本実施形態の半導体装置４００では、第２の主面４０４の横方向両端部の凹部４２０に応力緩和材４３０が埋め込まれているため、この応力緩和材４３０が位置する部分の第１の主面４０２側にダイシング・ブレード４５０が当てられることとなる。このため、ダイシング・ブレード４５０から半導体装置４００Ａ、４００Ｂに加わる応力が、応力緩和材４３０で吸収され、半導体装置４００Ａ、４００Ｂに欠けやクラックなどの損傷が生じることを効果的に防止することができる。
【００９８】
図１１は、本実施形態の半導体装置４００の、さらに別の作用効果を説明するための図である。
【００９９】
従来技術における第５の課題として説明したように、半導体装置４００を、複数個横方向に並んで配列されたウェーハの状態で、複数枚、垂直または水平方向に重ね合わせて収納・移動させることがあり、このとき、重ね合わされて隣接するウェーハ同士の集積回路配線層と電極とが物理的に接触することにより静電気が発生すると、集積回路配線層の回路部品が破壊されるおそれがある。
【０１００】
これに対し、図１１に示すように、本実施形態の半導体装置４００では、一方のウェーハ状の半導体装置４００Ｃ、４００Ｄが、もう一方のウェーハ状の半導体装置４００Ｅ、４００Ｆの上に重ね合わされた場合でも、第２の主面４０４の凸部４１０よりも凹部４２０に埋め込まれた応力緩和材４３０が突出しているため、一方のウェーハ状の半導体装置４００Ｃ、４００Ｄの電極４０５と、もう一方のウェーハ状の半導体装置４００Ｅ、４００Ｆの集積回路配線層４０２とが接触することがない。このため、静電気が発生することが無く、集積回路配線層４０２の回路部品が破損することを防止することができる。
【０１０１】
上記のように、本実施形態の半導体装置４００は、第２の主面４０４の凹部４２０に、応力緩和材４３０が埋め込まれている。このとき、応力緩和材４３０が第２の主面４０４の凸部４１０よりも突出することで、半導体装置４００を重ね合わせて保管等する場合の課題を解決することができる。
【０１０２】
なお、図示しての説明は省略するが、本実施形態の半導体装置４００において、応力緩和材４３０を第２の主面４０４の凸部４１０よりも突出させた場合には、ウェーハをウェーハ貼り付けシートなどに貼り付けた場合に、電極への物理的な接触による損傷が生じることを防止することもできる。
【０１０３】
このように、応力緩和材４３０を第２の主面４０４の凸部４１０よりも突出させることで、基板４０１の集積回路配線層４０３の静電破壊や、電極４０５への物理的な損傷を防止する効果を奏し、従来技術における第５の課題を解決することができる。
【０１０４】
（第３の実施形態）
次に、本発明の第３の実施形態にかかる半導体装置を、図面を用いて説明する。
【０１０５】
この第３の実施形態にかかる半導体装置は、上記実施の形態１および２の半導体装置と比較して、基板の第２の主面に、絶縁層が形成されている点が異なる。
【０１０６】
図１２は、本発明の第３の実施形態の半導体装置６００の断面構成図である。この図１２は、本発明の第１の実施形態にかかる半導体装置１００、第２の実施形態にかかる半導体装置４００の断面構成図に対応する図面であり、第２の主面６０４の横方向端部に凹部６２０が形成された半導体装置６００が、回路基板７にマウントされた状態を示している。
【０１０７】
図１２に示すように、本実施形態の半導体装置６００は、基板６０１の第１の主面６０２に集積回路配線層６０３が形成され、第１の主面６０２の裏面に相当する第２の主面６０４の凸部６１０には、複数の電極６０５が形成されている。また、第２の主面６０４の凹部６２０には、応力緩和材６３０が埋設されている。なお、基板６０１の集積回路配線層６０３と電極６０５とは、基板６０１内部を貫通する貫通配線６０６を介して接続されている。
【０１０８】
本実施形態の半導体装置６００では、基板６０１の第２の主面６０４に、電極６０５と凹部に形成された応力緩和材６３０を覆うように絶縁層６０７が形成されている。そして、絶縁層６０７の表面、すなわち図１２における下方に、複数の外部電極６０８が形成されていて、第２の主面６０４の凸部６１０に形成された電極６０５と、絶縁層６０７の表面に形成された外部電極６０８とは、図示しない接続線で電気的に接続されている。この接続線は、第２の主面６０４の上に形成してもよいし、あるいは、第２の主面６０４の凹部６２０に埋設した応力緩和材６３０の表面に形成してもよい。また、絶縁層６０７を貫通する配線であってもよい。
【０１０９】
そして、本実施形態の半導体装置６００は、絶縁層６０７の表面に形成された外部電極６０８が、マザーボードなどの回路基板７上に形成された配線電極８と、突起電極９によって接合されてパッケージ化されている。
【０１１０】
このように、第２の主面６０４上に絶縁層を形成することで、以下の効果が得られる。
【０１１１】
第１の効果は、絶縁層を樹脂などにより構成することで、半導体装置と回路基板との熱膨張係数の差を、さらに小さくすることが可能となる。このため、外部電極と回路基板との接続信頼性をさらに向上することができる。
【０１１２】
第２の効果は、絶縁層の表面に形成された外部電極の間隔（ピッチ）を、第２の主面に形成された電極の間隔（ピッチ）よりも、広くすることができる。これにより、外部電極の寸法を大きくすることが可能となり、外部電極と回路基板との接続信頼性を向上することができる。
【０１１３】
第２の主面の電極と、絶縁層の表面の外部端子の両方を、格子状に配列してもよい。あるいは、電極は直線状に配列し、外部端子を格子状に配列してもよい。あるいは他の配列であってもよい。
【０１１４】
ここでは、例として、電極と外部端子の両方を格子状に配列し、かつ、絶縁層が、電極と凹部に形成された応力緩和材を覆うように形成されている場合を考える。すなわち、第1の主面の面積と、絶縁層の面積が等しい場合を考える。
【０１１５】
具体的な数値を用いて以下に説明する。
【０１１６】
例えば、第1の主面の面積と絶縁層の面積は等しく、１０ｍｍ×１０ｍｍ＝１００ｍｍ２とする。第２の主面の面積を、７ｍｍ×７ｍｍ＝４９ｍｍ２とする。
【０１１７】
このとき、第２の主面の電極を、０．５ｍｍピッチの格子状に配列する場合には、電極数は、１３列×１３列となり、全電極数は、１３×１３＝１６９個（／４９ｍｍ２）となる。
【０１１８】
これに対し、絶縁層の表面の外部端子が、０．６５ｍｍピッチの格子状に配列する場合には、電極数は、１４列×１４列となり、最大で、１４×１４＝１９６個（／１００ｍｍ２）まで配列できる。
【０１１９】
上述のように、外部電極のピッチ（０．６５ｍｍ）が、第２の主面に形成された電極ピッチ（０．５ｍｍピッチ）より広くできる。これにより外部電極の寸法（バンプ、あるいはボール直径）を大きくすることが可能となり、外部電極と回路基板との接続信頼性を向上することができる。
【０１２０】
図１３は、本発明の実施の形態３にかかる半導体装置の別の形状を示すものである。
【０１２１】
図１３に示す、半導体装置７００は、第２の主面７０４の凹部７２０が横方向中央部に形成され、横方向の両端部に凸部７１０が形成されている点が、上記図１２で説明した半導体装置６００と異なる。
【０１２２】
半導体装置７００においても、第２の主面７０４の凸部７１０に形成された電極７０５と、凹部７２０に充填された応力緩和材７３０を覆うように、絶縁層７０７が形成されていて、絶縁層７０７の表面に形成された外部電極７０８は、図示しない接続線で電極７０５と接続されている。
【０１２３】
そして、半導体装置７００も、絶縁層７０７を有することにより、以下の効果を奏することができる。
【０１２４】
凸部が両端部に凹部が中央部に形成された構造と、凸部が中央部に凹部が両端部に形成された構造の効果の違いを以下に説明する。
【０１２５】
凸部が両端部に形成された構造の方が、凸部が中央部に形成された構造より、外部電極と回路基板との接続信頼性をさらに向上することができる。
【０１２６】
例えば、第1の主面の面積を、１０ｍｍ×１０ｍｍ＝１００ｍｍ２とする。第２の主面の凸部の総面積を、４９ｍｍ２とする。
【０１２７】
正方形の凸部が中央部に形成された構造では、凸部領域の一辺は、面積が４９ｍｍ２の平方根で７ｍｍである。
【０１２８】
一方、正方形の凸部が４つのコーナー部に形成された構造では、ひとつの凸部領域の面積は、４９／４＝１２．２５ｍｍ２である。したがって、ひとつの凸部領域の一辺は、１２．２５ｍｍ２の平方根で３．５ｍｍである。
【０１２９】
以上のように、凸部が中央部に形成された構造では、凸部領域の一辺は、７ｍｍであり、凸部がコーナー部に形成された構造では、凸部領域の一辺は、３．５ｍｍとなる。
【０１３０】
凸部領域の一辺の長さが小さいほど、半導体装置と回路基板との熱膨張係数の差は小さくなる。したがって、凸部がコーナー部に形成された構造の方が、外部電極と回路基板との接続信頼性をさらに向上することができる。
【０１３１】
（第４の実施形態）
次に、本発明の実施の形態４にかかる半導体装置を、図面を用いて説明する。
【０１３２】
この第４の実施形態の半導体装置は、上記本発明の第１から第３の実施形態として説明した半導体装置を、基板の厚さ方向に複数積層して形成されたものである。
【０１３３】
図１４は、本発明の第４の実施形態にかかる半導体装置の断面構成図である。図１４に示すように、半導体装置は、図１を用いて説明した第１の実施形態にかかる半導体装置１００と同じ形状の半導体装置が樹脂基板７上に２枚重ね合わされて形成されたものである。下層の半導体装置８００は、その基板８０１の第１の主面８０２上に形成された集積回路配線層８０３と、第２の主面８０４の凸部８１０に形成された電極８０５とが、貫通配線８０６で接続されている。そして、電極８０５は、マザーボードなどの回路基板７上の配線電極８に、突起電極９により接続されている。
【０１３４】
下層の半導体装置８００の集積回路配線層８０３上には、積層電極８４０が形成されている。そして、上層の半導体装置９００は、その基板９０１の第１の主面９０２上に形成された集積回路配線層９０３と、第２の主面９０４の凸部９１０に形成された電極９０５とが、貫通配線９０６で接続されている。電極９０５は、下層の半導体装置８００の積層電極８４０に、積層接続電極９３０により接続されている。
【０１３５】
このように、本実施形態の半導体装置は、本発明の各実施形態にかかる半導体装置をその基板の厚さ方向に複数枚積層し、３次元積層構造ＳＩＰ（システム・イン・パッケージ）としたものであるが、下層の半導体装置８００と回路基板７との接続において、半導体装置８００の電極８０５が第２の主面８０４の凸部８１０に形成されている。このため、半導体基板８００の基板８０１と回路基板７との熱膨張係数の差によって、膨張時の形状変化が生じても、その絶対値を小さくとどめることができ、回路基板７との接続不良が生じることを効果的に回避することができる。
【０１３６】
なお、本実施形態において、半導体装置が、下層の半導体装置８００と上層の半導体装置９００との２層構造であるものについて説明したが、本実施形態において、三層以上の半導体装置のさらなる積層を排除するものではないことは、言うまでもない。
【０１３７】
また、図１０では、積層される半導体装置として、第１の実施形態において図１として示した形状のものを用いて説明したが、本発明にかかる半導体装置のいずれの形態のものでも積層することができ、また、積層される半導体装置の形状は、全て同じものである必要はなく、本発明の半導体装置の異なる形状のものを複数積層することも可能である。
【０１３８】
（第５の実施形態）
次に、本発明の第５の実施形態にかかる半導体装置を、図面を用いて説明する。
【０１３９】
この第５の実施形態にかかる半導体装置は、第２の主面の凹部に応力緩和材を充填したものではなく、異なる機能の部材を配置したものである。
【０１４０】
図１５に、本発明の第５の実施形態にかかる半導体装置の断面構成を示す。図１１に示すように、本実施形態の半導体装置は、回路基板７に、第１の半導体装置１０００と、第２の半導体装置２０００とが、並列して積層接続されたものである。
【０１４１】
それぞれの半導体装置１０００および２０００は、いずれも本発明の第１の実施形態として、図１を用いて説明したものであり、それぞれの基板１００１および２００１の第１の主面１００２、２００２上に形成された集積回路配線層１００３、２００３と、第２の主面１００４、２００４の凸部１０１０，２０１０に形成された電極１００５と２００５とが、貫通配線１００６、２００６で接続されている。そして、電極１００５、２００５は、マザーボードなどの回路基板７上の配線電極８に、突起電極９により接続されている。
【０１４２】
２つの半導体装置１０００および２０００は、いずれも第２の主面１００４，２００４の横方向の端部に凹部１０２０、２０２０を有しているため、図１５に示すように、回路基板７上に近接して配置された２つの半導体装置１０００と２０００との間の部分で、その凹部１０２０と２０２０とが共通の空間を形成する。そして、この空間内に、回路基板２１００が配置されていて、回路部品２１００は、その下面に形成された電極２１１０により、突起電極９を介して回路基板７の配線電極８と接続されている。
【０１４３】
このようにすることで、本実施形態の半導体装置では、回路基板７の表面積をより効率的に使用した２次元搭載ＳＩＰ（システム・イン・パッケージ）を作成することができる。
【０１４４】
図１５では、半導体装置の第２の主面に形成された凹部に配置される機能性の部材として、電子回路を用いた例を示したが、この他にも半導体装置の温度上昇を防止するための放熱手段を形成することができる。放熱手段としては、高熱伝導性樹脂や金属、または、ヒートパイプなどを使用することができる。
【０１４５】
なお、本実施形態において、図１５では、回路基板７上に２つの半導体装置が近接して配置された例を示したが、本実施形態において、回路基板上の半導体装置は、一つであっても、または、３つの以上の半導体装置を回路基板７上に並べて配置するものであってもかまわない。
【０１４６】
また、図１５では、回路基板上に近接して配置される半導体装置として、第１の実施形態において図１として示した形状のものを用いて説明したが、本発明にかかる半導体装置のいずれの形態のものでも同様に配置することができ、また、同じ形状の半導体装置に限らず、本発明の半導体装置の異なる形状のものを近接して配置することもできる。
【産業上の利用可能性】
【０１４７】
本発明にかかる半導体装置およびその製造方法によれば、パッケージ化されたときに高い接続信頼性が得られる半導体装置を得ることができ、超大型かつ超薄型の集積基板を、高い接続信頼性にてフリップチップＢＧＡ、ウェーハ・レベルＣＳＰなどの小型パッケージや、３次元積層構造あるいは２次元搭載構造のＳＩＰ（システム・イン・パッケージ）にすることが可能になる。このため、本発明は、小型化、高速化、多機能化が加速度的に進む、携帯電話、パーソナルコンピュータ、ＩＣカード、ＰＤＡ、光通信機器、医療機器などの電子機器をはじめとして、各種の半導体装置およびその製造方法として有用である。
【図１】
2011021364.tif 000003
【図２】
2011021364.tif 000004
【図３】
2011021364.tif 000005
【図４】
2011021364.tif 000006
【図５】
2011021364.tif 000007
【図６】
2011021364.tif 000008
【図７】
2011021364.tif 000009
【図８】
2011021364.tif 000010
【図９】
2011021364.tif 000011
【図１０】
2011021364.tif 000012
【図１１】
2011021364.tif 000013
【図１２】
2011021364.tif 000014
【図１３】
2011021364.tif 000015
【図１４】
2011021364.tif 000016
【図１５】
2011021364.tif 000017
【図１６】
2011021364.tif 000018
【国際調査報告】
2011021364.tif 000019
2011021364.tif 000020
2011021364.tif 000021
2011021364.tif 000022
2011021364.tif 000023
2011021364.tif 000024