(57)【要約】  集積回路による実装に適合し、回路の安定な動作を行うことができる、Ａ／Ｄ変換器乃至カオス発生回路に好適なβ写像に基づくデータコンバータ方式を提供する。  スケール付きβ写像に基づくデータコンバート方式において、増幅係数がｓ（１−β）でダンピングファクターがβの離散時間積分器１と、この離散時間積分器１に直列に接続される量子化器２と、この量子化器２の出力側から前記離散時間積分器１の入力側に接続される帰還回路３を具備する。
2011125296.tif 000002
【特許請求の範囲】
【請求項１】
離散時間積分器と、該離散時間積分器に直列に接続される量子化器と、該量子化器の出力側から前記離散時間積分器の入力側に接続される帰還回路を具備することを特徴とするスケール付きβ写像に基づくデータコンバート方式。
【請求項２】
2011125296.tif 000049
【請求項３】
2011125296.tif 000050
【請求項４】
請求項２又は３記載のスケール付きβ写像に基づくデータコンバート方式において、前記Ａ／Ｄ変換器をスイッチト・キャパシタ積分回路を用いて回路化することを特徴とするスケール付きβ写像に基づくデータコンバート方式。
【請求項５】
請求項２又は３記載のスケール付きβ写像に基づくデータコンバート方式において、前記Ａ／Ｄ変換器のビット長Ｌを無限大とすることにより、カオス発生回路としたことを特徴とするスケール付きβ写像に基づくデータコンバート方式。
【請求項６】
請求項１から５の何れか一項記載のスケール付きβ写像に基づくデータコンバート方式において、スケール付きβ写像Ｓ（・）に基づくＡ／Ｄ変換器を、離散時間ｔ1で入力信号ｘinputをサンプルし、写像をＬ回繰り返すことによりビット長がＬの変換ビット列ＢＳ（ｘinput）を得る操作を行い、該操作においてビット長を無限大（Ｌ＝∞）にすることにより、初期値をｘinputとするカオス時系列を得ることを特徴とするスケール付きβ写像に基づくデータコンバート方式。
【請求項７】
請求項６記載のスケール付きβ写像に基づくデータコンバート方式において、初期値を設定する必要がない場合は、離散時間ｔnで−∞＜ｎ＜∞とし、この場合には、入力信号をサンプルする回路を不要とし、小型のカオス発生回路を構成することを特徴とするスケール付きβ写像に基づくデータコンバート方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スケール付きβ写像に基づくデータコンバート方式に係り、特に、集積回路での実装に適合させるための離散時間積分器を用いたＡ／Ｄ変換器乃至カオス発生回路に関するものである。
【背景技術】
【０００２】
従来、β写像に基づくデータコンバート方式が提案されている（下記非特許文献１参照）。この方式は、ＰＣＭ（Ｐｕｌｓｅ  Ｃｏｄｅ  Ｍｏｄｕｒａｔｉｏｎ）方式と比較して、アナログ回路実装時の安定度が優れている。すなわち、ＰＣＭ方式は、量子化器の閾値や２倍アンプのゲイン定数などの回路パラメータの揺らぎやノイズなどにより、回路動作が発散する可能性がある。ただし、ビット長に対する変換誤差の収束は指数関数的である。一方、ΣΔ型コンバータの場合は、回路動作は安定であるが、変換精度を上げるためにオーバーサンプリングなどが必要である。さらに、ビット長に対する変換誤差の収束が遅い。これらに対し、β写像に基づくデータコンバート方式は、ΣΔ型コンバータと同様に回路パラメータのミスマッチに対してロバストであるのに加え、ＰＣＭ方式と同様にほぼ最適なｒａｔｅ−ｄｉｓｔｏｒｔｉｏｎ特性を持つ。【０００３】
近年、β写像に基づくデータコンバート方式の性能をさらに上げるため、区間解析を用いて誤差を最小とするようなデコードアルゴリズム、及び回路パラメータの設計指針が示された（下記特許文献１，２、非特許文献２〜４参照）。さらに、回路実装の自由度を向上させるため、増幅回路のゲインβと量子化器の閾値の許容範囲とがそれぞれ独立に設定できる、スケール付きβ写像に基づくデータコンバート方式が提案された（下記特許文献２、非特許文献３，４参照）。なお、この方式は、その特別な場合として通常のβ写像に基づくデータコンバータを含んでいる。【０００４】
下記特許文献１，２、非特許文献１〜４では、β写像に基づくデータエンコーダ（以下、Ａ／Ｄコンバータ)や、スケール付きβ写像に基づくＡ／Ｄコンバータを構成するためのブロック図が提示されている。しかし、これらのブロック図は、実際の回路実装、特に、集積回路の実装には適していない。【０００５】
以下、詳細に説明する。【０００６】
スケール付きβ写像Ｓ（・）を式（１）に示す（特許文献２、非特許文献３，４参照）。【０００７】
【数１】
2011125296.tif 000003
ここで、ν∈［ｓ（β−１）,ｓ）は閾値パラメータ、１＜β＜２は変換の基数、γ＝１／β、ｓ＞０はスケール定数である。さらに、ｓ＝（β−１）-1の時、スケール付きβ写像Ｓ（・）は次のβ写像Ｃ（・）と等しくなる（非特許文献１参照）。【０００８】
【数２】
2011125296.tif 000004
ここで、ν∈［１,（β−１）-1）である。また、ｓ＝β・（β−１）-1のときには、上記式（１）のスケール付きβ写像Ｓ（・）は、もう一つのβ写像Ｄ（・）と等しくなる（非特許文献１参照）。【０００９】
【数３】
2011125296.tif 000005
この場合には、ν∈［β,β（β−１）-1）となる。【００１０】
離散時間をｔn（ｎは自然数）とし、これを用いて、上記式（１）を一次元離散時間力学系として書き直すと、
【数４】
2011125296.tif 000006
と書くことができる。この一次元写像の例を図１２に示す。この図１２では、β＝５／３、ｓ＝３、ν＝５／２、γν＝３／２である。また、図１２中には、ｘ（ｔ1）＝０．６を初期値とする軌道も示してある。図１２に示すように軌道は最終的に不変部分区間［ν−ｓ（β−１）,ν）内（図１２中のＤの部分）に閉じ込められる。【００１１】
さらに、２値変数ｂ（ｔn）∈｛０,１｝を以下のように定義する。
【数５】
2011125296.tif 000007
2011125296.tif 000008
θ＝γν                                                  …（６）
とする。この時、上記式（４）は、
ｘ（ｔn+1）＝βｘ（ｔn）−ｂ（ｔn）s（β−１）              …（７）
と書くことができる。【００１２】
ここで、入力信号ｘinputをｔ＝ｔ1でサンプルするとする。すなわち、
ｘ（ｔ1）＝ｘinput                                                  …（８）
である。この時、上記式（７）をｔ＝ｔ1からｔ＝ｔL（ＬはＡ／Ｄ変換後のビット長）まで繰り返すことにより、入力信号ｘinputに対応したバイナリ信号列ＢＳ（ｘinput）を得る。【００１３】
【数６】
2011125296.tif 000009
ここで、ｂn＝ｂ（ｔn）（ｎ＝１，２，…,Ｌ）、ｂL＝ｂ（ｔL）はＬＳＢ（最下位ビット）、ｂ1＝ｂ（ｔ1）はＭＳＢ（最上位ビット）である。【００１４】
2011125296.tif 000010
【数７】
2011125296.tif 000011
と与えられる（特許文献２、非特許文献３，４参照）。これを図１２のｘ（ｔn+1）軸に太線で示す。したがって、量子化器の閾値θは、
【数８】
2011125296.tif 000012
の範囲内でなら変動が許容される（特許文献２、非特許文献３，４参照）。これを図１２のｘ（ｔn）軸に太線で示す。【００１５】
スケール付きβ写像を用いたＡ／Ｄ変換器の構成図は、下記特許文献２及び非特許文献３，４に示されている。図１３はそのスケール付きβ写像を用いたＡ／Ｄ変換器の構成図である。ただし、このままの構成では集積回路による実装に適さない。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】国際公開第２００９／０１４０５７号
【特許文献２】国際公開第２０１０／０２４１９６号
【非特許文献】
【００１７】
【非特許文献１】Ｉ．Ｄａｕｂｅｃｈｉｅｓ，Ｒ．Ａ．ＤｅＶｏｒｅ，Ｃ．Ｓ．Ｇｕｎｔｕｒｋ，ａｎｄ  Ｖ．Ａ．Ｖａｉｓｈａｍｐａｙａｎ，“Ａ／Ｄ  ｃｏｎｖｅｒｓｉｏｎ  ｗｉｔｈ  ｉｍｐｅｒｆｅｃｔ  ｑｕａｎｔｉｚｅｒｓ”, ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｔｈｅｏｒｙ，Ｖｏｌ．５２，Ｎｏ．３, ｐｐ．８７４−８８５, ２００６
【非特許文献２】Ｓ．Ｈｉｒｏｎａｋａ，Ｔ．Ｋｏｈｄａ，ａｎｄ  Ｋ．Ａｉｈａｒａ，“Ｍａｒｋｏｖ  ｃｈａｉｎ  ｏｆ  ｂｉｎａｒｙ  ｓｅｑｕｅｎｃｅｓ  ｇｅｎｅｒａｔｅｄ  ｂｙ  Ａ／Ｄ  ｃｏｎｖｅｒｓｉｏｎ  ｕｓｉｎｇ  β−ｅｎｃｏｄｅｒ”，ｉｎ  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＩＥＥＥ  Ｗｏｒｋｓｈｏｐ  ｏｎ  Ｎｏｎｌｉｎｅａｒ  Ｄｙｎａｍｉｃｓ  ｏｆ  Ｅｌｅｃｔｒｏｎｉｃ  Ｓｙｓｔｅｍｓ，ｐｐ．２６１−２６４，Ｔｏｋｕｓｈｉｍａ，Ｊａｐａｎ，２００７
【非特許文献３】Ｓ．Ｈｉｒｏｎａｋａ，Ｔ．Ｋｏｈｄａ，ａｎｄ  Ｋ．Ａｉｈａｒａ，“Ｎｅｇａｔｉｖｅ  β−ｅｎｃｏｄｅｒ”，ｉｎ  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｎｏｎｌｉｎｅａｒ  Ｔｈｅｏｒｙ  ａｎｄ  Ｉｔｓ  Ａｐｐｌｉｃａｔｉｏｎｓ，ｐｐ．５６４−５６７，Ｂｕｄａｐｅｓｔ，Ｈｕｎｇａｒｙ，２００８
【非特許文献４】Ｔ．Ｋｏｈｄａ，Ｓ．Ｈｉｒｏｎａｋａ，ａｎｄ  Ｋ．Ａｉｈａｒａ，“Ｎｅｇａｔｉｖｅ  β−ｅｎｃｏｄｅｒ”，Ｐｒｅｐｒｉｎｔ，ａｒｃｈｉｖ：０８０８．２５４８ｖ２［ｃｓ．ＩＴ］，２８  Ｊｕｌｙ，２００９，ｈｔｔｐ：／／ａｒｘｉｖ．ｏｒｇ／ａｂｓ／０８０８．２５４８
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上記したように、従来のスケール付きβ写像を用いたＡ／Ｄ変換器では、集積回路による実装に適さないといった問題があった。【００１９】
また、これまでに、一様な不変測度分布を持つカオスを発生させる回路として、ベルヌーイ写像やテント写像を用いたカオス発生回路が提案されている。しかしながら、これらの回路では、解軌道が定義域の端に接すると、回路の非理想特性やノイズなどにより解軌道が発散し、回路が安定に動作しないという問題点があった。【００２０】
本発明は、上記状況に鑑みて、集積回路による実装に適合し、カオス発生回路にも好適な、離散時間積分器を用いて構成した、スケール付きβ写像に基づくデータコンバート方式を提供することを目的とする。【００２１】
その具体的な実装構成として、スイッチト・キャパシタ（ＳＣ）回路を用いたスケール付きβ写像に基づくＡ／Ｄコンバータ回路を提供する。【００２２】
また、β写像は最終的に解軌道が有限な不変部分区間内に閉じ込められるため、上記したスケール付きβ写像に基づくＡ／Ｄコンバータのビット長を無限大にすることにより、回路素子のミスマッチやノイズに対してロバストで、軌道が発散せず安定に動作するカオス発生回路を提案する。提案するカオス発生回路は、回路パラメータを変更するだけで、異なったカオスアトラクタを容易に実現できる。【００２３】
さらに、理想的な回路素子を用いたＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ）回路シミュレーションにより、上記したスケール付きβ写像に基づくＡ／Ｄコンバータ回路及びこれを応用したカオス発生回路の動作を確認し、その有効性を示す。
【課題を解決するための手段】
【００２４】
本発明は、上記目的を達成するために、
〔１〕スケール付きβ写像に基づくデータコンバート方式において、離散時間積分器と、この離散時間積分器に直列に接続される量子化器と、この量子化器の出力側から前記離散時間積分器の入力側に接続される帰還回路を具備することを特徴とする。【００２５】
2011125296.tif 000013
【００２６】
2011125296.tif 000014
【００２７】
〔４〕上記〔２〕又は〔３〕記載のスケール付きβ写像に基づくデータコンバート方式において、前記Ａ／Ｄ変換器をスイッチト・キャパシタ積分回路を用いて回路化することを特徴とする。【００２８】
〔５〕上記〔２〕又は〔３〕記載のスケール付きβ写像に基づくデータコンバート方式において、前記Ａ／Ｄ変換器のビット長Ｌを無限大とすることにより、カオス発生回路としたことを特徴とする。【００２９】
〔６〕上記〔１〕から〔５〕の何れか一項記載のスケール付きβ写像に基づくデータコンバート方式において、スケール付きβ写像Ｓ（・）に基づくＡ／Ｄ変換器を、離散時間ｔ1で入力信号ｘinputをサンプルし、写像をＬ回繰り返すことによりビット長がＬの変換ビット列ＢＳ（ｘinput）を得る操作を行い、この操作においてビット長を無限大（Ｌ＝∞）にすることにより、初期値をｘinputとするカオス時系列を得ることを特徴とする。【００３０】
〔７〕上記〔６〕記載のスケール付きβ写像に基づくデータコンバート方式において、初期値を設定する必要がない場合は、離散時間ｔnで−∞＜ｎ＜∞とし、この場合には、入力信号をサンプルする回路を不要とし、小型のカオス発生回路を構成することを特徴とする。
【発明の効果】
【００３１】
本発明によれば、次のような効果を奏することができる。【００３２】
（１）アナログ集積回路技術の中核をなす回路要素であり、集積回路中では最も良く利用される離散時間積分器を用いて、スケール付きβ写像に基づくＡ／Ｄ変換器を構成した。よって、本発明のＡ／Ｄ変換器は集積回路化に適している。【００３３】
（２）スケール付きβ写像に基づくデータコンバート方式のＡ／Ｄ変換器を、カオス発生回路として構成した。スケール付きβ写像の解軌道は、最終的には有限な不変部分区間内に閉じ込められるため、本発明のカオス発生回路は、回路素子の非理想特性やノイズに対しロバストであり、安定に動作する。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１実施例を示すスケール付きβ写像に基づくＡ／Ｄ変換器の構成図である。
【図２】本発明の第２実施例を示すスケール付きβ写像に基づくＡ／Ｄ変換器の構成図である。
【図３】一般的なスイッチト・キャパシタ積分回路を示す図である。
【図４】本発明のスイッチト・キャパシタ積分回路を用いた第１のスケール付きβ写像に基づくＡ／Ｄ変換器の構成図である。
【図５】本発明に係る回路を駆動する３相のクロック波形を示す図である。
【図６】図４において、ｓ＝（１−β）-1の場合（Ｃf＝Ｃs＝Ｃi）、及びｓ＝β（１−β）-1の場合（Ｃf＝Ｃs＝βＣi）の回路図である。
【図７】本発明のスイッチト・キャパシタ積分回路を用いた第２のスケール付きβ写像に基づくＡ／Ｄ変換器の構成図である。
【図８】本発明のスイッチト・キャパシタ積分回路を用いた第３のスケール付きβ写像に基づくＡ／Ｄ変換器の構成図である。
【図９】図８に示す回路において、入力信号ｘinputをスイープした時の、異なる量子化閾値θに対する変換誤差を示す図である。
【図１０】図８に示す回路において、量子化閾値θをスイープした時の、異なる入力信号ｘinputに対する変換誤差を示す図である。
【図１１】図８に示す回路のＳＰＩＣＥシミュレーションから得られたカオスアトラクタの一例を示す図である。
【図１２】スケール付きβ写像の例を示す図である。
【図１３】従来のスケール付きβ写像に基づくＡ／Ｄ変換器の構成図である。
【発明を実施するための形態】
【００３５】
本発明のスケール付きβ写像に基づくデータコンバート方式は、離散時間積分器と、この離散時間積分器に直列に接続される量子化器と、この量子化器の出力側から前記離散時間積分器の入力側に接続される帰還回路を具備する。
【実施例】
【００３６】
以下、本発明の実施の形態について詳細に説明する。【００３７】
本発明のスケール付きβ写像に基づくデータコンバート方式について、離散時間積分器を用いて構成したスケール付きβ写像に基づくＡ／Ｄ変換器を説明する。【００３８】
アナログ集積回路の主要な構成要素としては離散時間積分器が多く用いられる。その理由として、素子の非理想特性やミスマッチ、寄生素子、ノイズなどの影響を受けにくい回路構成が利用可能なことや、完全差動回路によりさらに回路性能を向上させることが可能なことなどが挙げられる。また、離散時間積分回路を実装する集積回路技術として、スイッチト・キャパシタ（ＳＣ）回路やスイッチト・カレント（ＳＩ）回路などが提案されており、これらの回路についてはこれまでに多くの知見が得られている。それらの有用なデータが利用できることも離散時間積分器が用いられる理由の一つである。そこで、スケール付きβ写像を用いてＡ／Ｄ変換器を離散時間積分器を用いて構成する、スケール付きβ写像に基づくデータコンバート方式を提案する。【００３９】
まず、上記式（７）をＺ変換すると、
Ｘ（ｚ）＝βＸ（ｚ）ｚ-1−Ｂ（ｚ）ｚ-1ｓ（β−１）
＝βＸ（ｚ）ｚ-1−βｓＢ（ｚ）ｚ-1＋ｓＢ（ｚ）ｚ-1  …（１２）
が得られる。ここで、Ｘ（ｚ）,Ｂ（ｚ）は、それぞれ、ｘ（ｔn）及びｂ（ｔn）のＺ領域での変数である。さらに、上記式（５）より、
【数９】
2011125296.tif 000015
であるので、
【数１０】
2011125296.tif 000016
を得る。これより、
【数１１】
2011125296.tif 000017
となり、結局、
【数１２】
2011125296.tif 000018
を得る。【００４０】
図１は本発明の第１実施例を示すスケール付きβ写像に基づくＡ／Ｄ変換器の構成図である。【００４１】
この図において、１は離散時間積分器、２は離散時間積分器１に直列に接続される量子化器、３は量子化器２の出力側から離散時間積分器１の入力側に接続される帰還回路である。【００４２】
2011125296.tif 000019
【数１３】
2011125296.tif 000020
と定義すると、上記式（１６）は、
【数１４】
2011125296.tif 000021
と書き直せる。この場合、スケール付きβ写像に基づくＡ／Ｄ変換器は、図２に示すように構成される。【００４３】
図２は本発明の第２実施例を示すスケール付きβ写像に基づくＡ／Ｄ変換器の構成図である。【００４４】
この図において、１１は離散時間積分器、１２は離散時間積分器１１に直列に接続される量子化器、１３は量子化器１２の出力側から離散時間積分器１１の入力側に接続される帰還回路である。【００４５】
2011125296.tif 000022
【数１５】
2011125296.tif 000023
である。【００４６】
次に、スケール付きβ写像に基づくデータコンバート方式によるカオス発生回路について説明する。【００４７】
上記したように、これまでに提案されているベルヌーイ写像やテント写像を用いたカオス発生回路は、解軌道が定義域の端に接すると、回路の非理想特性やノイズなどにより解軌道が発散し、回路が安定に動作しないという問題点があった。そこで、スケール付きβ写像Ｓ（・）が、その解軌道が最終的に有限な不変部分区間内に閉じ込められる写像である点を活用して、安定に動作するカオス発生回路を提案する。【００４８】
スケール付きβ写像Ｓ（・）の解軌道は、過渡状態の後、図１２にＤで示す不変部分区間［ν−ｓ（β−１）,ν）の中にトラップされる。したがって、回路素子の非理想特性やノイズによる軌道のずれ幅をδdeviationとすると、ｓ（β−１）＋δdeviation＜ν＜ｓ−δdeviationのνの値の範囲では、解軌道がｘ（ｔn）の定義域の端（０とｓ）に接することがない。そのため、回路の非理想特性やノイズの影響により解軌道が発散することはなく、カオス発生回路は安定に動作する。さらに、β写像Ｓ（・）によって実現されるカオス軌道の不変部分区間内での不変測度は一様分布となるので、得られるカオス時系列は、乱数発生、暗号化などへの応用が行い易いと考えられる。【００４９】
具体的にスケール付きβ写像Ｓ（・）によりカオス発生回路を構成する方法を述べる。上記したスケール付きβ写像Ｓ（・）に基づくＡ／Ｄ変換器では、離散時間ｔ1で入力信号ｘinputをサンプルし、写像をＬ回繰り返す操作により、ビット長がＬの変換ビット列ＢＳ（ｘinput）を得ていた。この操作において、ビット長を無限大（Ｌ＝∞）にすることで、初期値をｘinputとするカオス時系列を得ることができる。これにより、前述した離散時間積分器によるスケール付きβ写像を用いたＡ／Ｄ変換器をそのままカオス発生回路として応用することが可能である。また、初期値を設定する必要がない場合は、離散時間ｔnで−∞＜ｎ＜∞とすればよい。このときには、前述した離散時間積分器によるスケール付きβ写像に基づくＡ／Ｄ変換器において、入力信号をサンプルする部分が不要となり、より小型のカオス発生回路を実現することができる。【００５０】
次に、本発明の実施例として、スイッチト・キャパシタ（ＳＣ）回路によるスケール付きβ写像に基づくＡ／Ｄ変換器の回路実現例を説明する。【００５１】
主な離散時間アナログ回路（サンプルド・データ回路）技術として、ＳＣ回路とＳＩ（スイッチト・カレント）回路がある。ここでは、ＳＣ回路によりスケール付きβ写像に基づくＡ／Ｄコンバータ回路を実現する手法を述べる。ただし、ＳＩ回路を用いても同様な手法で回路実現可能である。具体的には、上記式（１６）と図１、あるいは、上記式（１８）と図２で与えられるスケール付きβ写像を用いたＡ／Ｄ変換器を、ＳＣ積分回路を用いて回路化する手法を示す。【００５２】
〔１〕ＳＣ回路による実装例１：上記式（１６）と図１を用いる場合
図３は一般的なスイッチト・キャパシタ（ＳＣ）積分回路を示す図である。この回路のＺ領域での伝達特性は、
【数１６】
2011125296.tif 000024
で与えられる。ただし、Ｖo（ｚ）及びＶi（ｚ）は、それぞれ、υo（ｔn）とυi（ｔn）のＺ領域での変数である。ここで、上記式（１６）と式（２０）とを比較すると、
Ｖo（ｚ）＝Ｘ（ｚ）                                …（２１）
Ｃf／Ｃi＝ｓ（１−β）                            …（２２）
Ｃk／Ｃi＝β−１                                    …（２３）
【数１７】
2011125296.tif 000025
とすればよいことがわかる。しかし、１＜β＜２より、−１＜１−β＜０であるので、上記式（２２）でキャパシタの比が負となり、このままでは物理的に実現不可能である。【００５３】
そこで、出力に負号をつけた量子化器、
【数１８】
2011125296.tif 000026
を導入する。すると、上記式（１６）はこれを用いて、
【数１９】
2011125296.tif 000027
と変形できる。この結果、図３に示す回路で、
Ｖo（ｚ）＝Ｘ（ｚ）                                    …（２７）
Ｃf／Ｃi＝ｓ（β−１）                                  …（２８）
Ｃk／Ｃi＝β−１                                        …（２９）
【数２０】
2011125296.tif 000028
2011125296.tif 000029
【００５４】
図４は本発明のスイッチト・キャパシタ積分回路を用いた第１のスケール付きβ写像に基づくＡ／Ｄ変換器の構成図である。【００５５】
この図４は、上記式（１６）と図１で表現した、スケール付きβ写像に基づくＡ／Ｄ変換器を実現するＳＣ回路を示している。なお、一点鎖線で囲った部分は、初期値の設定を必要としないカオス回路に応用する際には不要となる。【００５６】
さらに、この回路を駆動するクロックφＡ，φＢと、入力信号をサンプルし、これと同時にＣiの初期電荷をリセットするためのクロックφＣを図５に示す。【００５７】
図５は図４，６，７，８のＳＣ回路を駆動する３相のクロック波形である。図中のＬはビット長であり、また、出力ビット列ｂnは、φＢの立ち下がり、すなわち、ｔn+1/2でサンプルする。【００５８】
ここで、入力信号のサンプルを上記式（８）に従って行うとすると、出力の最下位ビットｂ1は、
【数２１】
2011125296.tif 000030
となる。一方、図４に示す回路で、図５に示したｔ1で入力信号をサンプルし、ｂ1をｔ1+1/2で出力すると、このときの回路の伝達関数は、
【数２２】
2011125296.tif 000031
である。上記式（３１）と式（３２）を比較すると、入力信号のサンプルを上記式（８）に従って行う場合には、図４に示す回路において、
Ｃs／Ｃi＝１                                        …（３３）
2011125296.tif 000032
【数２３】
2011125296.tif 000033
とすればよい（非特許文献３，５，６）。ただし、図４から得られるビット列は−ｂnとなることに注意する。【００５９】
一方、図１３で示されているように、
ｘ（ｔ1）＝βｘinput                                                      …（３５）
のように入力信号をサンプルする場合には、
ＣS／Ｃi＝β                                        …（３６）
2011125296.tif 000034
【数２４】
2011125296.tif 000035
を用いればよい。ただし、ここでも、図４に示す回路から得られるビット列は−ｂnとなることに注意する。【００６０】
以上、上記式（１６）と図１で表現したスケール付きβ写像に基づくＡ／Ｄ変換器が、図４に示すＳＣ回路を用いて実現できることを示した。次に、ｓの値が特別な場合における回路構成について説明する。【００６１】
（ａ）ｓ＝（β−１）-1の場合
この場合は、スケール付きβ写像Ｓ（・）は、上記式（２）で与えられるβ写像Ｃ（・）となる。上記式（２８）より、図４において、
Ｃf／Ｃi＝（β−１）-1×（β−１）＝１              …（３８）
とし、ＣkとＣsは、それぞれ、上記式（２９）及び式（３３）で与えられるようにすればよい。この結果、
Ｃf／Ｃi＝Ｃs／Ｃi＝１                              …（３９）
2011125296.tif 000036
【００６２】
（ｂ）ｓ＝β（β−１）-1の場合
この場合、スケール付きβ写像Ｓ（・）は、上記式（３）で与えられるβ写像Ｄ（・）となる。上記式（２８）より、図４において、
Ｃf／Ｃi＝β（β−１）-1×（β−１）＝β            …（４０）
とし、ＣkとＣsは、それぞれ、上記式（２９）及び式（３３）で与えられるようにすればよい。【００６３】
このままでは、図４を簡単化することはできないが、入力のサンプルを上記式（３５）とする場合には、Ｃsが上記式（３６）で与えられるため、上記（ａ）と同様に、図４に示す回路で、ＣfとＣsを共有することができる。よってこの場合にも、図６に示す簡単化した回路が使用できる。ただし、
Ｃf／Ｃi＝Ｃs／Ｃi＝β                              …（４１）
である。さらに、デコードには上記式（３７）を使用する必要がある。【００６４】
〔２〕ＳＣ回路による実装例２：上記式（１８）と図２を用いる場合
上記〔１〕で述べた方法では、上記式（２８）に示されるように、Ｃfの値がｓとβの関数となり、回路設計の自由度に制約が生ずる。そこで、ここでは、回路設計の自由度を上げるため、回路パラメータがｓあるいはβのみにしか依存しない回路構成法を提案する。【００６５】
図３に示すＳＣ積分回路の伝達関数〔式（２０）〕と式（１８）を比較すると、
Ｖo（ｚ）＝Ｘ（ｚ）    …（４２）
Ｃf／Ｃi＝１−β            …（４３）
Ｃk／Ｃi＝β−１              …（４４）
【数２５】
2011125296.tif 000037
とすれば、図３に示す回路でスケール付きβ写像を用いたＡ／Ｄ変換器が実現できることがわかる。しかし、上記〔１〕で述べたように、
Ｃf／Ｃi＝１−β＜０                    …（４６）
であり、負のキャパシタ比は物理的に実現不可能である。そこで、上記〔１〕と同様に、出力に負号をつけた量子化器として、
【数２６】
2011125296.tif 000038
を導入する。すると、上記式（１８）はこれを用いて、
【数２７】
2011125296.tif 000039
と変形できる。この結果、図７に示す回路で、
Ｖo（ｚ）＝Ｘ（ｚ）                            …（４９）
Ｃf／Ｃi＝β−１                                …（５０）
Ｃk／Ｃi＝β−１                                …（５１）
【数２８】
2011125296.tif 000040
とすれば、スケール付きβ写像に基づくＡ／Ｄ変換器が図３に示す回路を基に実現することができる。【００６６】
図７は本発明のスイッチト・キャパシタ積分回路を用いた第２のスケール付きβ写像に基づくＡ／Ｄ変換器の構成図である。この図は、上記式（１８）と図２で表現した、スケール付きβ写像に基づくＡ／Ｄ変換器を実現するＳＣ回路を示している。なお、一点鎖線で囲った部分は、初期値の設定を必要としないカオス発生回路に応用する際には不要となる。【００６７】
2011125296.tif 000041
【数２９】
2011125296.tif 000042
2011125296.tif 000043
【数３０】
2011125296.tif 000044
2011125296.tif 000045
【００６８】
2011125296.tif 000046
【００６９】
一方、図８に示す回路で、直流電圧源の電圧を−１Ｖに設定すれば図４と等価になる。すなわち、図８に示す回路によれば、上記〔１〕で述べた回路も実現できる。この際、出力ビット列には負号がつかないことも特徴である。なお、一点鎖線で囲った部分は、初期値の設定を必要としないカオス発生回路に応用する際には不要となる。【００７０】
以上で提案した全てのスケール付きβ写像に基づくＡ／Ｄ変換器は、上記したように、ビット長Ｌを無限大にすることで、そのままの構成でカオス発生回路として使用できる。すなわち、図５中のφＣの周期を∞（φＣを単発パルスとする）とすればよい。【００７１】
さらに、カオス時系列の初期値の設定を必要としない場合には、図４,図６及び図８に示す回路で入力信号をサンプルするための回路（各図中で一点鎖線で囲った部分）とクロックφＣは不要となる。【００７２】
次に、本発明のスケール付きβ写像に基づくＡ／Ｄコンバータ回路の妥当性を確認するため、理想回路素子を用いたＳＰＩＣＥ回路シミュレーションを行う。ここで、図８に示す回路は、回路パラメータを調整することで、図４,図６,及び図７に示す回路と等価になるので、シミュレーションは図８に示す回路を用いて行った。また、通常はβの値を変換後のビット列より推定するが（特許文献１，２、非特許文献１〜４参照）、理想状態での動作を確認するのが目的であるため、βの値は既知であるとした。なお、以下のシミュレーションでは、β＝５／３，ｓ＝３とした。【００７３】
まず、最初に、回路から出力されるビット列ＢＳ（ｘinput）が、理論値と同じであるか検証する。表１は、図８に示す回路のＳＰＩＣＥシミュレーションと、理論式から得られた、入力信号ｘinputに対するＡ／Ｄ変換出力ビット列の比較である。なお、ビット長はＬ＝８としている。表より、本発明の回路がスケール付きβ写像に基づくＡ／Ｄ変換を正確に行っていることが確認できる。【００７４】
【表１】
2011125296.tif 000047
【００７５】
次いで、図８に示す回路のＳＰＩＣＥシミュレーションによって得られた出力ビット列のデコード値の変換誤差を評価する。変換ビット長がＬの時、量子化誤差の上界は、
【数３１】
2011125296.tif 000048
で与えられる。これを用いて、εL（ｘ）≦２-9となるようにビット長をＬ＝１３とした。【００７６】
各入力信号ｘinputについて、異なる量子化閾値θに対する変換誤差を評価した結果を図９に示す。さらに、θを変化させた場合の変換誤差を、異なる入力信号ｘinputに対して求めた結果を図１０に示す。これらの結果より、本発明の回路は、量子化閾値θが変動しているにも関わらず、入力信号ｘinputを、設定した変換精度以上で正しくＡ／Ｄ変換していることが確認された。すなわち、本発明の回路は、スケール付きβ写像に基づくＡ／Ｄ変換の特徴である、θの変動に対してロバストであることが確認できた。【００７７】
さらに、図８に示す回路において、ビット長Ｌ＝∞としてカオス発生回路を実現した。図１１は、θ＝１．４４の時にＳＰＩＣＥシミュレーションから得られたカオスアトラクタの例である。図１１に示すように、カオスアトラクタは不変部分区間（ν−ｓ（β−１）＝０．４≦ｘ（ｔn）≦ν＝２．４）内に留まっていることがわかる。【００７８】
上記したように、本発明では、スケール付きβ写像に基づくデータコンバート方式によるＡ／Ｄ変換器を、離散時間積分器を用いて実現する手法を提案した。離散時間積分器は、アナログ集積回路技術の中核をなす回路要素であり、集積回路中では最も良く用いられる。したがって、本発明のスケール付きβ写像に基づくＡ／Ｄコンバータ回路は集積回路化に適していると考えられる。また、例としてスイッチト・キャパシタ回路を用いて具体的な回路を複数種類実現した。【００７９】
さらに、スケール付きβ写像に基づくデータコンバート方式によるＡ／Ｄ変換器を、カオス発生回路として構成することを提案した。スケール付きβ写像の解軌道は、最終的には有限な不変部分区間内に閉じ込められるため、本発明に係るカオス発生回路は、回路素子の非理想特性やノイズに対しロバストであり、安定に動作する。【００８０】
最後に、理想回路素子を用いたＳＰＩＣＥ回路シミュレーションにより、本発明のスケール付きβ写像に基づくデータコンバート方式によるＡ／Ｄコンバータ回路の動作を確認し、その妥当性を検証した。【００８１】
本発明のスケール付きβ写像に基づくＡ／Ｄ変換器は、回路素子の非理想特性などによる回路特性の変化やノイズに対してロバストであるため、環境や回路特性の変化にロバストであり、小型で低消費電力、また、安価で高性能なＡ／Ｄコンバータ回路やカオス発生回路の実現、特に、集積回路化に貢献できる。さらに集積回路化においては、回路素子のマッチングや素子特性が悪いため、アナログ回路の集積化には適さないサブミクロン以下の半導体プロセスなどでも、本発明のスケール付β写像に基づくＡ／Ｄ変換回路やカオス発生回路は適している。また、本発明のスケール付きβ写像に基づくＡ／Ｄ変換器は、使用環境が大きく変動するシステムに用いられる各種回路、例えば、大規模なセンサーネットワーク用回路やセンサーダスト用のセンサーノード回路、大規模災害時の緊急通信ノード回路、宇宙空間に用いる各種回路、車載回路、移動ロボット用回路、無線通信端末用回路など、非常に広範囲な回路やシステムに応用可能である。さらに、このＡ／Ｄ変換器を応用したカオス発生回路は、暗号、カオス通信、乱数発生、カオスを用いた情報処理の分野で広く利用可能である。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【産業上の利用可能性】
【００８２】
本発明のスケール付きβ写像に基づくデータコンバート方式は、環境や回路特性の変化にロバストであり、小型で低消費電力、安価で高性能なＡ／Ｄコンバータ回路やカオス発生回路の実現に貢献できる。
【図１】
2011125296.tif 000051
【図２】
2011125296.tif 000052
【図３】
2011125296.tif 000053
【図４】
2011125296.tif 000054
【図５】
2011125296.tif 000055
【図６】
2011125296.tif 000056
【図７】
2011125296.tif 000057
【図８】
2011125296.tif 000058
【図９】
2011125296.tif 000059
【図１０】
2011125296.tif 000060
【図１２】
2011125296.tif 000061
【図１３】
2011125296.tif 000062
【図１１】
2011125296.tif 000063
【国際調査報告】
2011125296.tif 000064
2011125296.tif 000065