(57)【要約】  各端子（２ｂ，２ｃ）を共通する境界線で２分し、用いられる２種類の導電性接合材（５，６）に最適なめっき被膜（１０，１１）を各端子（２ｂ，２ｃ）上に露出させ、最適なめっき被膜（１０，１１）を選択してその上に対応する導電性接合材（５，６）を接合させることにより、半導体素子３の信頼性の低下を抑制しながら、接合信頼性を向上させると共に、容易に接合抵抗を低下させることができる。
2011039795.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１の電極および第２の電極を備える半導体素子と、
少なくとも第１の端子および第２の端子を備えるリードフレームと、
前記リードフレームの前記半導体素子を搭載する領域であるダイパッド部と、
前記第１の端子および前記第２の端子の外側表面に露出する第１のめっき被膜と、
前記第１の端子および前記第２の端子の内側表面に露出する第２のめっき被膜と、
前記第１の電極と前記第１の端子の前記第１のめっき被膜とを接続する第１の導電性接合材と、
前記第２の電極と前記第２の端子の前記第２のめっき被膜とを接続する第２の導電性接合材と、
少なくとも前記半導体素子および前記第１の導電性接合材ならびに前記第２の導電性接合材を封止する封止樹脂と
を有することを特徴とする半導体装置。
【請求項２】
前記第１の導電性接合材と前記第２の導電性接合材とが異種金属であり、前記第１のめっき被膜と前記第２のめっき被膜とのめっき材が異なることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の端子および前記第２の端子の外側表面に露出する第１のめっき被膜は帯状に０．３０ｍｍ以上の幅を有することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１の端子および前記第２の端子の内側表面に露出する第２のめっき被膜は帯状に０．２５ｍｍ以上の幅を有することを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第１の導電性接合材と前記第１のめっき被膜との接合性および前記第２の導電性接合材と前記第２のめっき被膜との接合性が、前記第１の導電性接合材と前記第２のめっき被膜との接合性および前記第２の導電性接合材と前記第１のめっき被膜との接合性よりも高いことを特徴とする請求項２記載の半導体装置。
【請求項６】
前記第１の導電性接合材が導電性リボンであることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記第１の導電性接合材がアルミリボンであり、前記第１のめっき被膜がニッケルめっきもしくは銅めっきであることを特徴とする請求項５記載の半導体装置。
【請求項８】
前記第２の導電性接合材が金ワイヤであり、前記第２めっき被膜が銀めっきであることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記第１のめっき被膜を、第１の端子及び第２の端子部分の全体に帯状に施し、さらに前記リードフレームのダイパッド部に施し、前記第２のめっき被膜を前記第１のめっき被膜上の前記第１の端子および前記第２の端子の内側表面のみに施すことを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記第１のめっき被膜を前記リードフレームの全表面に施し、前記第２のめっき被膜を前記第１のめっき被膜上の前記第１の端子および前記第２の端子の内側表面のみに施すことを特徴とする請求項８記載の半導体装置。
【請求項１１】
前記リードフレームの素材が銅無垢材であり、前記第１のめっき被膜に替わって前記銅無垢材が露出することを特徴とする請求項７記載の半導体装置。
【請求項１２】
前記半導体素子がパワー半導体素子で、前記第１の端子がソース端子、前記第２の端子がゲート端子であり、さらに、前記ダイパッド部から延伸されるドレイン端子を備え、前記パワー半導体素子搭載面にドレイン電極が形成され、前記ドレイン電極が前記ダイパッド部に電気的に接続されることを特徴とする請求項８記載の半導体装置。
【請求項１３】
請求項５記載の半導体装置の前記リードフレームに対するめっき工程が、
少なくとも前記第１の端子および前記第２の端子の外側表面に前記第１のめっき被膜を形成する工程と、
少なくとも前記第１の端子および前記第２の端子の内側表面に前記第１のめっき被膜を形成する工程と
からなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数種類の導電性接合材を介して端子間の電気的接続を行う半導体装置とその製造方法に関するものである。
【背景技術】
【０００２】
従来のリードフレームおよび半導体装置、例えば、ＭＯＳ−ＦＥＴ、ＩＧＢＴなど電力用の半導体素子を搭載したパワー半導体装置等においては、高出力化、高耐圧化の要求の高まりから、それらに対応する半導体素子やそれを搭載するパッケージとして、大電流を低抵抗で流すために半導体素子と外部端子とを帯状のＡｌ（アルミニウムリボン）を用いて接合部分の電気抵抗を低減しているものがある。しかしながら、さらなる低抵抗化と接続の安定性を向上するためにＡｌリボンの断面積を大きくするためにＡｌリボン複数層とし接続しているものがあった。【０００３】
図３は、従来の半導体装置の構成を示す図であり、パワー半導体デバイスの構成を例示すものである。ここで、図３（ａ）は従来の半導体装置の構成を示す平面図である。図３（ｂ）は従来の半導体装置の構成を示す断面図であり、図３（ａ）のＹ−Ｙ’断面図である。図３（ｃ）は従来のリードフレーム表面をめっき処理した半導体装置の要部平面図である。【０００４】
図３（ａ）、（ｂ）において、パワー半導体デバイス１０１はリードフレーム１０２のダイパッド部に半導体素子１０３が搭載される構造であり、ダイパッド部表面に形成されたドレイン端子１０２ａと半導体素子１０３のドレイン電極１０３ｃが接合されている。【０００５】
半導体素子１０３には表面にソース電極１０３ａとゲート電極１０３ｂとが形成され、その裏面にドレイン電極１０３ｃが形成されている。【０００６】
ソース電極１０３ａの上には比較的薄い導電性リボン１０５が設けられ、超音波ボンディングによりソース電極１０３ａに接合されている。その上に、導電性リボン１０５に比べ厚い導電性リボン１０６を設け、ソース電極１０３ａと導電性リボン１０６とを導電性リボン１０５を間に挟んで超音波ボンディングで接合して接合部１０８を形成している。【０００７】
導電性リボン１０６のもう一方の側も同様にリードフレーム１０２のソース端子１０２ｂとの間に導電性リボン１０５を挟んで超音波ボンディングで接合して接合部１０８を形成している。このように、導電性リボン１０６を用いることにより接合面積を拡大して接合部の電気抵抗を低減することにより、大電流を流すことを可能にしている。【０００８】
また、ゲート電極１０３ｂとリードフレーム１０２のゲート端子１０２ｃとは、導電性ワイヤ１０９により相互に接続されている。これは、ゲート電極１０３ｂとゲート端子１０２ｃとの間には大電流が流れることがないためであり、従来の金ワイヤなどのワイヤボンディング技術が用いられる。【０００９】
そして、リードフレーム１０２と、半導体素子１０３と、導電性リボン１０５、１０６と、導電性ワイヤ１０９を封止樹脂１１２で樹脂封止してパワー半導体デバイス１０１を形成している（例えば、特許文献１参照）。【００１０】
さらに、リードフレームにＰｂフリーはんだを介して半導体素子を実装する際に、その実装領域に貴金属からなる部分めっきを施して実装の信頼性を向上しているものがあった（例えば、特許文献２参照）。【００１１】
前記特許文献１の従来の構成では、比較的薄い導電性リボン１０５を先に接合した後、導電性リボン１０５に比べ厚い導電性リボン１０６を超音波ボンディングすることで、より一層大きな加圧力と超音波パワーを印加することができ、接合抵抗を低下できる程度に断面積が大きな導電性リボン１０６を接合することが可能となっていた。しかしながら、半導体素子１０３への超音波ボンディングの際に受ける加熱や振動によるストレスを２回以上受けることになり、半導体素子１０３自体の信頼性低下の影響が問題となっていた。また、種類の異なる導電性リボンを用いるため、超音波ボンディング工程が煩雑になるとともに、装置や設備が複雑になり、生産コストが上昇するという課題を有していた。【００１２】
また、前記特許文献２の従来の構成では、種類の異なる導電性接合材と、半導体素子の電極やリードフレームのリード端子部との接合信頼性を向上するために、リード端子部の接合領域にも導電性接合材に応じた部分めっきを形成する場合もあった。【００１３】
そこで、図３（ｃ）に示すように、リードフレーム１０２の導電性ワイヤ１０９と接合する領域に、導電性ワイヤ１０９と接合性の高い第２めっき被膜１１１をめっきし、リードフレーム１０２の導電性リボン１０６と接合する接合部１０８となる領域に導電性リボン１０６と接合性の高い第１めっき被膜１１０をめっきする構成があった。このように、導電性接合材に応じて接合性の高いめっき被膜を接合部となる端子に施すことにより、接合部の接合性が向上して接合抵抗を低減することができるので、１つの接合箇所に複数回の接合動作をすることなく、十分な低抵抗化を実現していた。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００８−１１７８２５号公報
【特許文献２】特開２００９−５４６９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、最近のパワーＭＯＳ−ＦＥＴでは、ソース部の接続にはＡｌリボンが用いられ、ゲート部の接続にはＡｕワイヤが用いられており、Ａｌリボンの接合部にはＮｉめっき、Ａｕワイヤの接合部にはＡｇめっきをそれぞれ施す必要があるため、端子毎に異なるめっき被膜を施すことを要し、めっき工程での部分めっきに用いるマスキングが複雑になるとともに、装置や設備が複雑になり、生産コストが上昇するという課題を有していた。【００１６】
本発明は、前記従来の課題を解決するもので、半導体素子の信頼性の低下を抑制しながら、接合信頼性を向上させると共に、容易に接合抵抗を低下させることを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明の半導体装置は、少なくとも第１の電極および第２の電極を備える半導体素子と、少なくとも第１の端子および第２の端子を備えるリードフレームと、前記リードフレームの前記半導体素子を搭載する領域であるダイパッド部と、前記第１の端子および前記第２の端子の外側表面に露出する第１のめっき被膜と、前記第１の端子および前記第２の端子の内側表面に露出する第２のめっき被膜と、前記第１の電極と前記第１の端子の前記第１のめっき被膜とを接続する第１の導電性接合材と、前記第２の電極と前記第２の端子の前記第２のめっき被膜とを接続する第２の導電性接合材と、少なくとも前記半導体素子および前記第１の導電性接合材ならびに前記第２の導電性接合材を封止する封止樹脂とを有することを特徴とする。【００１８】
また、前記第１の導電性接合材と前記第２の導電性接合材とが異種金属であり、前記第１のめっき被膜と前記第２のめっき被膜とのめっき材が異なることが好ましい。【００１９】
また、前記第１の端子および前記第２の端子の外側表面に露出する第１のめっき被膜は帯状に０．３０ｍｍ以上の幅を有することが好ましい。【００２０】
また、前記第１の端子および前記第２の端子の内側表面に露出する第２のめっき被膜は帯状に０．２５ｍｍ以上の幅を有することが好ましい。【００２１】
また、前記第１の導電性接合材と前記第１のめっき被膜との接合性および前記第２の導電性接合材と前記第２のめっき被膜との接合性が、前記第１の導電性接合材と前記第２のめっき被膜との接合性および前記第２の導電性接合材と前記第１のめっき被膜との接合性よりも高いことが好ましい。【００２２】
また、前記第１の導電性接合材が導電性リボンであっても良い。【００２３】
また、前記第１の導電性接合材がアルミリボンであり、前記第１のめっき被膜がニッケルめっきもしくは銅めっきであっても良い。【００２４】
また、前記第２の導電性接合材が金ワイヤであり、前記第２めっき被膜が銀めっきであっても良い。【００２５】
また、前記第１のめっき被膜を、第１の端子及び第２の端子部分の全体に帯状に施し、さらに前記リードフレームのダイパッド部に施し、前記第２のめっき被膜を前記第１のめっき被膜上の前記第１の端子および前記第２の端子の内側表面のみに施すことが好ましい。【００２６】
また、前記第１のめっき被膜を前記リードフレームの全表面に施し、前記第２のめっき被膜を前記第１のめっき被膜上の前記第１の端子および前記第２の端子の内側表面のみに施しても良い。【００２７】
また、前記リードフレームの素材が銅無垢材であり、前記第１のめっき被膜に替わって前記銅無垢材が露出しても良い。【００２８】
また、前記半導体素子がパワー半導体素子で、前記第１の端子がソース端子、前記第２の端子がゲート端子であり、さらに、前記ダイパッド部から延伸されるドレイン端子を備え、前記パワー半導体素子搭載面にドレイン電極が形成され、前記ドレイン電極が前記ダイパッド部に電気的に接続されても良い。【００２９】
また、本発明の半導体装置の製造方法は、前記半導体装置の前記リードフレームに対するめっき工程が、少なくとも前記第１の端子および前記第２の端子の外側表面に前記第１のめっき被膜を形成する工程と、少なくとも前記第１の端子および前記第２の端子の内側表面に前記第２のめっき被膜を形成する工程とからなることを特徴とする。【００３０】
以上により、半導体素子の信頼性の低下を抑制しながら、接合信頼性を向上させると共に、容易に接合抵抗を低下させることができる。
【発明の効果】
【００３１】
以上のように、共通する境界線で各端子を２分し、用いられる２種類の導電性接合材に最適なめっき被膜をそれぞれ各端子上に露出させ、最適なめっき被膜を選択してその上に対応する導電性接合材を接合させることにより、半導体素子の信頼性の低下を抑制しながら、接合信頼性を向上させると共に、容易に接合抵抗を低下させることができる。
【図面の簡単な説明】
【００３２】
【図１】（ａ）実施の形態１における半導体装置の構成を示す平面図（ｂ）実施の形態１における半導体装置の構成を示す断面図（ｃ）実施の形態１における半導体装置のめっき被膜の構成を示す要部拡大図
【図２】（ａ）実施の形態２における半導体装置の製造方法を示す工程図（ｂ）実施の形態２における半導体装置の製造方法を示す工程断面図（ｃ）実施の形態２における半導体装置の製造方法を示す工程図（ｄ）実施の形態２における半導体装置の製造方法を示す工程断面図（ｅ）実施の形態２における半導体装置の製造方法を示す工程図（ｆ）実施の形態２における半導体装置の製造方法を示す工程断面図（ｇ）実施の形態２における半導体装置の製造方法を示す工程図（ｈ）実施の形態２における半導体装置の製造方法を示す工程断面図
【図３】（ａ）従来の半導体装置の構成を示す平面図（ｂ）従来の半導体装置の構成を示す断面図（ｃ）従来のリードフレーム表面をめっき処理した半導体装置の要部平面図
【発明を実施するための形態】
【００３３】
本発明の半導体装置は、複数の端子とダイパッド部とを備えるリードフレームに半導体素子を搭載してなる半導体装置において、半導体素子とリードフレームの端子との電気的接続に複数種類の導電性接合材を用いる場合に、端子毎に、接合される導電性接合材との接合性に優れためっき材を用いためっき被膜を接合領域に露出させることを特徴とする。特に、導電性リボンと導電性ワイヤのように、２種類の導電性接合材料を用いてダイパッド部と離間した端子に導電性接合材料を接続する場合、端子の接合領域を２分し、それぞれに異なるめっき材を用いためっき被膜が露出するようにめっき被膜を形成することを特徴とする。このように、それぞれの端子に異なるめっき材を用いためっき被膜を露出させ、導電性接合材料を最適なめっき被膜上に接合することにより、接合性を向上させることが出来るため、接合部の電気抵抗を低減させると共に接合信頼性を向上させることが出来る。また、同じ接合面積で低抵抗化を図ることができるため、複数個所に接合部を形成する必要がなくなり、半導体素子自体の特性の低下を抑制することができる。さらに、各端子を同じように分割し、分割領域ごとに同じめっき材を用いためっき被膜を一括して形成することにより、容易に最適なめっき被膜を形成することができる。つまり、従来、端子毎に選択して適切なめっき被膜を形成するため、工程や装置が複雑になっていたのに対し、本発明では、複数の端子にわたって直線的な境界線で端子を２つの領域に分割し、領域毎に一括して所定のめっき被膜を形成することにより、端子上の２種類のめっき被膜を容易に形成することができるものである。
【００３４】
以下本発明の実施の形態について、半導体装置としてパワー系半導体デバイスを例に、図面を参照しながら説明する。
（実施の形態１）
図１（ａ）は実施の形態１における半導体装置の構成を示す平面図であり、ここでは、パワー系半導体デバイスであるＭＯＳ−ＦＥＴの内部構造を示す平面図である。図１（ｂ）は実施の形態１における半導体装置の構成を示す断面図であり、図１（ａ）のＸ−Ｘ’線に沿った断面図である。図１（ｃ）は実施の形態１における半導体装置のめっき被膜の構成を示す要部拡大図であり、図１（ｂ）のＡ部拡大図である。
【００３５】
図１（ａ）、（ｂ）において、パワー半導体デバイス１は、リードフレーム２上に半導体素子３としてＭＯＳ−ＦＥＴが搭載されている。半導体素子３の主面にはソース電極３ａとゲート電極３ｂとが形成されており、ソース電極３ａとゲート電極３ｂは、Ａｌ膜を主体とする導電膜で構成されている。また、ソース電極３ａはオン抵抗を低減するために、ゲート電極３ｂに比べ広い面積で構成されている。さらに、半導体素子３の裏面全面にドレイン電極３ｃが形成されており、ドレイン電極３ｃはリードフレーム２のダイパッド部２ａにＡｇなどの導電性ペースト４を介して接合されている。
【００３６】
ここまでの構成は、前述した従来の構成と同様である。
【００３７】
以下に本発明の特徴を詳細に説明する。
【００３８】
ゲート電極３ｂはリードフレーム２のゲート端子２ｃにＡｕワイヤ等の導電性ワイヤ５を介して接続されている。
【００３９】
ソース電極３ａはリードフレーム２のソース端子２ｂに導電性リボン６を介して接続される。導電性リボン６は例えばＡｌリボンが用いられ、ボンディングツールを用いてウェッジボンディングされている。
【００４０】
また、リードフレーム２の全面、あるいは少なくともソース端子２ｂおよびゲート端子２ｃの表面には、第１めっき被膜１０としてＮｉがめっきされ、ソース端子２ｂおよびゲート端子２ｃの表面におけるダイパッド部２ａに対向する領域（以下、内側と称す）の所定の範囲には、第２めっき被膜１１としてＡｇが部分選択的にめっきされている。つまり、ソース端子２ｂおよびゲート端子２ｃの表面の内側部分には第２めっき被膜１１が露出し、ソース端子２ｂおよびゲート端子２ｃの表面の第２めっき被膜１１がめっきされない領域（以下、外側と称す）には第１めっき被膜１０が露出している。そして、ゲート電極３ｂとゲート端子２ｃの電気的に接続を、ゲート端子２ｃの内側に露出した第２めっき被膜１１とゲート電極３ｂとを導電性ワイヤ５を介して接続することで行っている。逆に、ソース電極３ａとソース端子２ｂの電気的に接続を、ソース端子２ｂの外側に露出した第１めっき被膜１０とソース電極３ａとをＡｌリボン等の導電性リボン６を介して接続することで行っている。そのため、結果的に、導電性リボン６と第１めっき被膜１０との接合性は、導電性リボン６と第２めっき被膜１１との接合性よりも高くなる。同様に、導電性ワイヤ５と第２めっき被膜１１との接合性は、導電性ワイヤ５と第１めっき被膜１０との接合性よりも高くなる。
【００４１】
ここで、導電性ワイヤ５の接合領域がゲート端子２ｃ表面の内側の領域となるが、ゲート端子２ｃ表面の内側の領域におけるソース端子２ｂのダイパッド部２ａと対向する辺の垂線方向（以下、リボン長方向と称す）の長さ、すなわち帯状に形成された第２めっき被膜１１の露出部の幅は、導電性ワイヤ５の接合が十分行える程度の長さが必要であり、例えば、０．２５ｍｍ以上、好ましくは０．２５ｍｍ〜０．３５ｍｍとなる。また、導電性リボン６の接合部８がソース端子２ｂ表面の外側の領域となるが、ソース端子２ｂ表面の外側の領域におけるリボン長方向の長さすなわち帯状に形成された第１めっき被膜１０の露出部の幅は、導電性リボン６の接合部８を十分確保できる程度の長さが必要であり、例えば、０．３０ｍｍ以上、好ましくは０．３０ｍｍ〜０．４０ｍｍとなる。
【００４２】
かかる構成によれば、第１めっき被膜１０であるＮｉは導電性リボン６との接続に優れており、接合部８に第１めっき被膜１１を露出することにより、導電性リボン６とソース端子２ｂとの接合部分の電気抵抗を低減すると共に、接合信頼性を向上することが出来る。第２めっき被膜１１であるＡｇは導電性ワイヤ５との接続に優れる被膜であり、導電性ワイヤ５とゲート端子２ｃとの接合領域に第２のめっき被膜１１を露出することにより、導電性ワイヤ５とゲート端子２ｃとの接合部分の電気抵抗を低減すると共に、接合信頼性を向上することが出来る。また、半導体素子３上で複数回の接合動作を行うことなく接合抵抗を低減できるため、半導体素子３自体の信頼性に影響を与えることなく低抵抗化を実現することができる。また、ゲート端子２ｃとソース端子２ｂとの両方に対して、２種類のめっき被膜を領域毎に一括して形成し、接続される導電材に最適なめっきを端子に施すことが出来るため、めっき工程の設備や装置を単純な構成で実現することができる。
【００４３】
さらに、封止樹脂との密着性に優れる第２めっき被膜１１をソース端子２ｂとゲート端子２ｃの内側に施し、封止樹脂との密着性に劣る第１めっき被膜１０をソース端子２ｂとゲート端子２ｃの外側に施すことで、内側の第２めっき被膜１１が樹脂封止を強固にし、外側の第１めっき被膜１０が樹脂封止されたあとの樹脂バリ除去を容易にすることが出来る。
【００４４】
なお、以上の説明では、第１めっき被膜１０を施こした形態で説明したが、リードフレーム２の素材がＣｕである場合には、第１めっき被膜１０を形成せず、Ｃｕ無垢材を露出する形態にすることによっても導電性リボン６との接続に優れ、めっきコスト抑制に効果的である。
【００４５】
また、本実施の形態において、導電性リボン６を１本接続する形態で説明したが、複数本の導電性リボン６を接続しても良い。
（実施の形態２）
図２（ａ）、（ｃ）、（ｅ）、（ｇ）は実施の形態２における半導体装置の製造方法を示す工程図である。図２（ｂ）、（ｄ）、（ｆ）、（ｈ）は実施の形態２における半導体装置の製造方法を示す工程断面図であり、それぞれ図２（ａ）、（ｃ）、（ｅ）、（ｇ）のＸ−Ｘ’またはＺ−Ｚ’断面図である。
【００４６】
図２（ａ）〜（ｈ）において、まず、銅もしくは銅合金または、鉄−ニッケル合金などからなるリードフレーム２を用意する。リードフレーム２は、半導体素子３が載置されるダイパッド部２ａと、ダイパッド部２ａから延出した第２端子としてのドレイン端子２ｄと、ダイパッド部２ａ近傍に配置された第１端子としてのソース端子２ｂと第３端子としてのゲート端子２ｃとを有する。そして、表面全面あるいは少なくともソース端子２ｂとゲート端子２ｃの上面の外側に第１めっき被膜１０としてのＡｇめっきが形成され、さらに、少なくともソース端子２ｂとゲート端子２ｃの上面の内側を第２めっき被膜１１としてのＮｉめっきを部分選択的に施す。このとき、全てのソース端子２ｂとゲート端子２ｃとを、直近のダイパッド部２ａの辺に対して等距離の線を境界線として２つの領域に分割し、それぞれの領域に第１めっき被膜１０と第２めっき被膜１１とを、順番を相前後させて一括して形成する。その後、リードフレーム２をダイスボンダー（図示せず）に載置し、次に、半導体素子３をダイパッド部２ａに載置する。半導体素子３は、ＩＧＢＴ、ＭＯＳ−ＦＥＴなどで、ここでは、主面にソース電極３ａとゲート電極３ｂが形成され、その背面の略全面にドレイン電極３ｃを形成したＭＯＳ−ＦＥＴを用いて説明する。
【００４７】
第１めっき被膜１０としてＡｇめっきが施されたダイパッド部２ａには半導体素子３のドレイン電極３ｃが導電性ペースト４として銀ペーストを介して接続され、１５０〜２００℃に加熱して導電性ペースト４を一旦溶融した後、冷却して接続される（図２（ａ）、（ｂ））。
【００４８】
このとき、リードフレーム２のソース端子２ｂとゲート端子２ｃの上面に施されるめっき被膜は、ソース端子２ｂとゲート端子２ｃの内側に第１めっき被膜１１が露出し、外側に第２めっき被膜１０が露出すれば良い。
【００４９】
このとき、リードフレーム２のダイパッド部２ａに第１めっき被膜１１を施すことにより、導電性ペースト４を介して半導体素子３とリードフレーム２を強固に接着することができるため、熱ストレスによる信頼性が向上する。
【００５０】
すなわち、第１めっき被膜１１は、リードフレーム２の表面全面に施しても良いし、少なくともソース端子２ｂとゲート端子２ｃ上面に施し、さらにダイパッド部２ａに施しても良い。
【００５１】
次に、半導体素子３を載置したリードフレーム２をウェッジボンダ（図示せず）に装着し、導電性リボン６としてのアルミリボンが供給されたウェッジツール（図示せず）の先端部をソース電極３ａに圧接し、超音波振動を印加することで、導電性リボン６をソース電極３ａに接合する。さらにウェッジツール（図示せず）先端部を移動し、第２めっき被膜１１としてＮｉめっきが施されたソース端子２ｂに圧接し、超音波振動を印加して導電性リボン６をソース端子２ｂに接合する（図２（ｃ）、（ｄ））。
【００５２】
このとき、ソース端子２ｂの導電性リボン６を接合する領域に、第２めっき被膜１１としてのＮｉめっきを予め施しておくことで、ソース端子２ｂと導電性リボン６との接合強度が向上するため、導電性リボン６のウェッジボンディング性が安定して接合の信頼性が向上し、オン抵抗の低減を図ることが出来るものである。
【００５３】
次に、半導体素子３を載置したリードフレーム２をワイヤボンダ（図示せず）に装着し、導電性ワイヤ５としての金ワイヤが供給され、予め微小ボールを形成したボンディングツール（図示せず）をゲート電極３ｂに圧接し、超音波振動を印加し、導電性ワイヤ５をゲート電極３ｂに接合する。さらにボンディングツール（図示せず）をゲート端子２ｃ上の第１めっき被膜１０としてＡｇめっきを施した領域に移動し、導電性ワイヤ５をゲート端子２ｃに接合する（図２（ｅ）、（ｆ））。
【００５４】
このとき、ゲート端子２ｃの導電性ワイヤ５を接合する領域に、第１めっき被膜１０としてのＡｇめっきを予め施しておくことで、ゲート端子２ｃと導電性ワイヤ５との接合強度が向上するため、導電性ワイヤ５のワイヤボンディング性が安定し接合の信頼性が向上する。
【００５５】
最後に、半導体素子３と導電性リボン６と導電性ワイヤ５と各端子のインナー部を樹脂９で樹脂封止する（図２（ｅ））。
【００５６】
このとき、ソース端子２ｂとゲート端子２ｃの内側に第２めっき被膜１１としてのＮｉめっきを施して樹脂９のリードフレーム２との密着性を高めると共に、外側に第１めっき被膜１０としてのＡｇめっきを施すことにより、樹脂バリの除去を容易にすることが出来る。
【００５７】
上記説明では、半導体デバイスとして、パワー半導体デバイスを例に説明したが、搭載される半導体素子はパワータイプに限らず、あらゆる半導体デバイスとして対応可能である。また、３種類の端子を有する半導体デバイスを例に説明したが、少なくとも、導電性リボンと導電性ワイヤ等の異なる２種類の導電性接合材で接続される２種類の端子を含む複数の端子を有する半導体デバイスに対して対応可能である。
【産業上の利用可能性】
【００５８】
本発明は、半導体素子の信頼性の低下を抑制しながら、接合信頼性を向上させると共に、容易に接合抵抗を低下させることができ、複数種類の導電性接合材を介して端子間の電気的接続を行う半導体装置とその製造方法等に有用である。
【図１】
2011039795.tif 000003
【図２】
2011039795.tif 000004
【図３】
2011039795.tif 000005
【手続補正書】
【提出日】平成22年8月6日(2010.8.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも第１の電極および第２の電極を備える半導体素子と、
少なくとも第１の端子および第２の端子を備えるリードフレームと、
前記リードフレームの前記半導体素子を搭載する領域であるダイパッド部と、
前記第１の端子および前記第２の端子の外側表面に露出する第１のめっき被膜と、
前記第１の端子および前記第２の端子の内側表面に露出する第２のめっき被膜と、
前記第１の電極と前記第１の端子の前記第１のめっき被膜とを接続する第１の導電性接合材と、
前記第２の電極と前記第２の端子の前記第２のめっき被膜とを接続する第２の導電性接合材と、
少なくとも前記半導体素子および前記第１の導電性接合材ならびに前記第２の導電性接合材を封止する封止樹脂と
を有することを特徴とする半導体装置。
【請求項２】
前記第１の導電性接合材と前記第２の導電性接合材とが異種金属であり、前記第１のめっき被膜と前記第２のめっき被膜とのめっき材が異なることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の端子および前記第２の端子の外側表面に露出する第１のめっき被膜は帯状に０．３０ｍｍ以上の幅を有することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１の端子および前記第２の端子の内側表面に露出する第２のめっき被膜は帯状に０．２５ｍｍ以上の幅を有することを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第１の導電性接合材と前記第１のめっき被膜との接合性および前記第２の導電性接合材と前記第２のめっき被膜との接合性が、前記第１の導電性接合材と前記第２のめっき被膜との接合性および前記第２の導電性接合材と前記第１のめっき被膜との接合性よりも高いことを特徴とする請求項２記載の半導体装置。
【請求項６】
前記第１の導電性接合材が導電性リボンであることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記第１の導電性接合材がアルミリボンであり、前記第１のめっき被膜がニッケルめっきもしくは銅めっきであることを特徴とする請求項５記載の半導体装置。
【請求項８】
前記第２の導電性接合材が金ワイヤであり、前記第２めっき被膜が銀めっきであることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記第１のめっき被膜を、第１の端子及び第２の端子部分の全体に帯状に施し、さらに前記リードフレームのダイパッド部に施し、前記第２のめっき被膜を前記第１のめっき被膜上の前記第１の端子および前記第２の端子の内側表面のみに施すことを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記第１のめっき被膜を前記リードフレームの全表面に施し、前記第２のめっき被膜を前記第１のめっき被膜上の前記第１の端子および前記第２の端子の内側表面のみに施すことを特徴とする請求項８記載の半導体装置。
【請求項１１】
前記リードフレームの素材が銅無垢材であり、前記第１のめっき被膜に替わって前記銅無垢材が露出することを特徴とする請求項７記載の半導体装置。
【請求項１２】
前記半導体素子がパワー半導体素子で、前記第１の端子がソース端子、前記第２の端子がゲート端子であり、さらに、前記ダイパッド部から延伸されるドレイン端子を備え、前記パワー半導体素子搭載面にドレイン電極が形成され、前記ドレイン電極が前記ダイパッド部に電気的に接続されることを特徴とする請求項８記載の半導体装置。
【請求項１３】
請求項５記載の半導体装置の前記リードフレームに対するめっき工程が、
少なくとも前記第１の端子および前記第２の端子の外側表面に前記第１のめっき被膜を形成する工程と、
少なくとも前記第１の端子および前記第２の端子の内側表面に前記第１のめっき被膜を形成する工程と
からなることを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数種類の導電性接合材を介して端子間の電気的接続を行う半導体装置とその製造方法に関するものである。
【背景技術】
【０００２】
従来のリードフレームおよび半導体装置、例えば、ＭＯＳ−ＦＥＴ、ＩＧＢＴなど電力用の半導体素子を搭載したパワー半導体装置等においては、高出力化、高耐圧化の要求の高まりから、それらに対応する半導体素子やそれを搭載するパッケージとして、大電流を低抵抗で流すために半導体素子と外部端子とを帯状のＡｌ（アルミニウムリボン）を用いて接合部分の電気抵抗を低減しているものがある。しかしながら、さらなる低抵抗化と接続の安定性を向上するためにＡｌリボンの断面積を大きくするためにＡｌリボン複数層とし接続しているものがあった。
【０００３】
図３は、従来の半導体装置の構成を示す図であり、パワー半導体デバイスの構成を例示すものである。ここで、図３（ａ）は従来の半導体装置の構成を示す平面図である。図３（ｂ）は従来の半導体装置の構成を示す断面図であり、図３（ａ）のＹ−Ｙ’断面図である。図３（ｃ）は従来のリードフレーム表面をめっき処理した半導体装置の要部平面図である。
【０００４】
図３（ａ）、（ｂ）において、パワー半導体デバイス１０１はリードフレーム１０２のダイパッド部に半導体素子１０３が搭載される構造であり、ダイパッド部表面に形成されたドレイン端子１０２ａと半導体素子１０３のドレイン電極１０３ｃが接合されている。
【０００５】
半導体素子１０３には表面にソース電極１０３ａとゲート電極１０３ｂとが形成され、その裏面にドレイン電極１０３ｃが形成されている。
【０００６】
ソース電極１０３ａの上には比較的薄い導電性リボン１０５が設けられ、超音波ボンディングによりソース電極１０３ａに接合されている。その上に、導電性リボン１０５に比べ厚い導電性リボン１０６を設け、ソース電極１０３ａと導電性リボン１０６とを導電性リボン１０５を間に挟んで超音波ボンディングで接合して接合部１０８を形成している。
【０００７】
導電性リボン１０６のもう一方の側も同様にリードフレーム１０２のソース端子１０２ｂとの間に導電性リボン１０５を挟んで超音波ボンディングで接合して接合部１０８を形成している。このように、導電性リボン１０６を用いることにより接合面積を拡大して接合部の電気抵抗を低減することにより、大電流を流すことを可能にしている。
【０００８】
また、ゲート電極１０３ｂとリードフレーム１０２のゲート端子１０２ｃとは、導電性ワイヤ１０９により相互に接続されている。これは、ゲート電極１０３ｂとゲート端子１０２ｃとの間には大電流が流れることがないためであり、従来の金ワイヤなどのワイヤボンディング技術が用いられる。
【０００９】
そして、リードフレーム１０２と、半導体素子１０３と、導電性リボン１０５、１０６と、導電性ワイヤ１０９を封止樹脂１１２で樹脂封止してパワー半導体デバイス１０１を形成している（例えば、特許文献１参照）。
【００１０】
さらに、リードフレームにＰｂフリーはんだを介して半導体素子を実装する際に、その実装領域に貴金属からなる部分めっきを施して実装の信頼性を向上しているものがあった（例えば、特許文献２参照）。
【００１１】
前記特許文献１の従来の構成では、比較的薄い導電性リボン１０５を先に接合した後、導電性リボン１０５に比べ厚い導電性リボン１０６を超音波ボンディングすることで、より一層大きな加圧力と超音波パワーを印加することができ、接合抵抗を低下できる程度に断面積が大きな導電性リボン１０６を接合することが可能となっていた。しかしながら、半導体素子１０３への超音波ボンディングの際に受ける加熱や振動によるストレスを２回以上受けることになり、半導体素子１０３自体の信頼性低下の影響が問題となっていた。また、種類の異なる導電性リボンを用いるため、超音波ボンディング工程が煩雑になるとともに、装置や設備が複雑になり、生産コストが上昇するという課題を有していた。
【００１２】
また、前記特許文献２の従来の構成では、種類の異なる導電性接合材と、半導体素子の電極やリードフレームのリード端子部との接合信頼性を向上するために、リード端子部の接合領域にも導電性接合材に応じた部分めっきを形成する場合もあった。
【００１３】
そこで、図３（ｃ）に示すように、リードフレーム１０２の導電性ワイヤ１０９と接合する領域に、導電性ワイヤ１０９と接合性の高い第２めっき被膜１１１をめっきし、リードフレーム１０２の導電性リボン１０６と接合する接合部１０８となる領域に導電性リボン１０６と接合性の高い第１めっき被膜１１０をめっきする構成があった。このように、導電性接合材に応じて接合性の高いめっき被膜を接合部となる端子に施すことにより、接合部の接合性が向上して接合抵抗を低減することができるので、１つの接合箇所に複数回の接合動作をすることなく、十分な低抵抗化を実現していた。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００８−１１７８２５号公報
【特許文献２】特開２００９−５４６９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、最近のパワーＭＯＳ−ＦＥＴでは、ソース部の接続にはＡｌリボンが用いられ、ゲート部の接続にはＡｕワイヤが用いられており、Ａｌリボンの接合部にはＮｉめっき、Ａｕワイヤの接合部にはＡｇめっきをそれぞれ施す必要があるため、端子毎に異なるめっき被膜を施すことを要し、めっき工程での部分めっきに用いるマスキングが複雑になるとともに、装置や設備が複雑になり、生産コストが上昇するという課題を有していた。
【００１６】
本発明は、前記従来の課題を解決するもので、半導体素子の信頼性の低下を抑制しながら、接合信頼性を向上させると共に、容易に接合抵抗を低下させることを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明の半導体装置は、少なくとも第１の電極および第２の電極を備える半導体素子と、少なくとも第１の端子および第２の端子を備えるリードフレームと、前記リードフレームの前記半導体素子を搭載する領域であるダイパッド部と、前記第１の端子および前記第２の端子の外側表面に露出する第１のめっき被膜と、前記第１の端子および前記第２の端子の内側表面に露出する第２のめっき被膜と、前記第１の電極と前記第１の端子の前記第１のめっき被膜とを接続する第１の導電性接合材と、前記第２の電極と前記第２の端子の前記第２のめっき被膜とを接続する第２の導電性接合材と、少なくとも前記半導体素子および前記第１の導電性接合材ならびに前記第２の導電性接合材を封止する封止樹脂とを有することを特徴とする。
【００１８】
また、前記第１の導電性接合材と前記第２の導電性接合材とが異種金属であり、前記第１のめっき被膜と前記第２のめっき被膜とのめっき材が異なることが好ましい。
【００１９】
また、前記第１の端子および前記第２の端子の外側表面に露出する第１のめっき被膜は帯状に０．３０ｍｍ以上の幅を有することが好ましい。
【００２０】
また、前記第１の端子および前記第２の端子の内側表面に露出する第２のめっき被膜は帯状に０．２５ｍｍ以上の幅を有することが好ましい。
【００２１】
また、前記第１の導電性接合材と前記第１のめっき被膜との接合性および前記第２の導電性接合材と前記第２のめっき被膜との接合性が、前記第１の導電性接合材と前記第２のめっき被膜との接合性および前記第２の導電性接合材と前記第１のめっき被膜との接合性よりも高いことが好ましい。
【００２２】
また、前記第１の導電性接合材が導電性リボンであっても良い。
【００２３】
また、前記第１の導電性接合材がアルミリボンであり、前記第１のめっき被膜がニッケルめっきもしくは銅めっきであっても良い。
【００２４】
また、前記第２の導電性接合材が金ワイヤであり、前記第２めっき被膜が銀めっきであっても良い。
【００２５】
また、前記第１のめっき被膜を、第１の端子及び第２の端子部分の全体に帯状に施し、さらに前記リードフレームのダイパッド部に施し、前記第２のめっき被膜を前記第１のめっき被膜上の前記第１の端子および前記第２の端子の内側表面のみに施すことが好ましい。
【００２６】
また、前記第１のめっき被膜を前記リードフレームの全表面に施し、前記第２のめっき被膜を前記第１のめっき被膜上の前記第１の端子および前記第２の端子の内側表面のみに施しても良い。
【００２７】
また、前記リードフレームの素材が銅無垢材であり、前記第１のめっき被膜に替わって前記銅無垢材が露出しても良い。
【００２８】
また、前記半導体素子がパワー半導体素子で、前記第１の端子がソース端子、前記第２の端子がゲート端子であり、さらに、前記ダイパッド部から延伸されるドレイン端子を備え、前記パワー半導体素子搭載面にドレイン電極が形成され、前記ドレイン電極が前記ダイパッド部に電気的に接続されても良い。
【００２９】
また、本発明の半導体装置の製造方法は、前記半導体装置の前記リードフレームに対するめっき工程が、少なくとも前記第１の端子および前記第２の端子の外側表面に前記第１のめっき被膜を形成する工程と、少なくとも前記第１の端子および前記第２の端子の内側表面に前記第２のめっき被膜を形成する工程とからなることを特徴とする。
【００３０】
以上により、半導体素子の信頼性の低下を抑制しながら、接合信頼性を向上させると共に、容易に接合抵抗を低下させることができる。
【発明の効果】
【００３１】
以上のように、共通する境界線で各端子を２分し、用いられる２種類の導電性接合材に最適なめっき被膜をそれぞれ各端子上に露出させ、最適なめっき被膜を選択してその上に対応する導電性接合材を接合させることにより、半導体素子の信頼性の低下を抑制しながら、接合信頼性を向上させると共に、容易に接合抵抗を低下させることができる。
【図面の簡単な説明】
【００３２】
【図１】（ａ）実施の形態１における半導体装置の構成を示す平面図（ｂ）実施の形態１における半導体装置の構成を示す断面図（ｃ）実施の形態１における半導体装置のめっき被膜の構成を示す要部拡大図
【図２】（ａ）実施の形態２における半導体装置の製造方法を示す工程図（ｂ）実施の形態２における半導体装置の製造方法を示す工程断面図（ｃ）実施の形態２における半導体装置の製造方法を示す工程図（ｄ）実施の形態２における半導体装置の製造方法を示す工程断面図（ｅ）実施の形態２における半導体装置の製造方法を示す工程図（ｆ）実施の形態２における半導体装置の製造方法を示す工程断面図（ｇ）実施の形態２における半導体装置の製造方法を示す工程図（ｈ）実施の形態２における半導体装置の製造方法を示す工程断面図
【図３】（ａ）従来の半導体装置の構成を示す平面図（ｂ）従来の半導体装置の構成を示す断面図（ｃ）従来のリードフレーム表面をめっき処理した半導体装置の要部平面図
【発明を実施するための形態】
【００３３】
本発明の半導体装置は、複数の端子とダイパッド部とを備えるリードフレームに半導体素子を搭載してなる半導体装置において、半導体素子とリードフレームの端子との電気的接続に複数種類の導電性接合材を用いる場合に、端子毎に、接合される導電性接合材との接合性に優れためっき材を用いためっき被膜を接合領域に露出させることを特徴とする。特に、導電性リボンと導電性ワイヤのように、２種類の導電性接合材料を用いてダイパッド部と離間した端子に導電性接合材料を接続する場合、端子の接合領域を２分し、それぞれに異なるめっき材を用いためっき被膜が露出するようにめっき被膜を形成することを特徴とする。このように、それぞれの端子に異なるめっき材を用いためっき被膜を露出させ、導電性接合材料を最適なめっき被膜上に接合することにより、接合性を向上させることが出来るため、接合部の電気抵抗を低減させると共に接合信頼性を向上させることが出来る。また、同じ接合面積で低抵抗化を図ることができるため、複数個所に接合部を形成する必要がなくなり、半導体素子自体の特性の低下を抑制することができる。さらに、各端子を同じように分割し、分割領域ごとに同じめっき材を用いためっき被膜を一括して形成することにより、容易に最適なめっき被膜を形成することができる。つまり、従来、端子毎に選択して適切なめっき被膜を形成するため、工程や装置が複雑になっていたのに対し、本発明では、複数の端子にわたって直線的な境界線で端子を２つの領域に分割し、領域毎に一括して所定のめっき被膜を形成することにより、端子上の２種類のめっき被膜を容易に形成することができるものである。
【００３４】
以下本発明の実施の形態について、半導体装置としてパワー系半導体デバイスを例に、図面を参照しながら説明する。
（実施の形態１）
図１（ａ）は実施の形態１における半導体装置の構成を示す平面図であり、ここでは、パワー系半導体デバイスであるＭＯＳ−ＦＥＴの内部構造を示す平面図である。図１（ｂ）は実施の形態１における半導体装置の構成を示す断面図であり、図１（ａ）のＸ−Ｘ’線に沿った断面図である。図１（ｃ）は実施の形態１における半導体装置のめっき被膜の構成を示す要部拡大図であり、図１（ｂ）のＡ部拡大図である。
【００３５】
図１（ａ）、（ｂ）において、パワー半導体デバイス１は、リードフレーム２上に半導体素子３としてＭＯＳ−ＦＥＴが搭載されている。半導体素子３の主面にはソース電極３ａとゲート電極３ｂとが形成されており、ソース電極３ａとゲート電極３ｂは、Ａｌ膜を主体とする導電膜で構成されている。また、ソース電極３ａはオン抵抗を低減するために、ゲート電極３ｂに比べ広い面積で構成されている。さらに、半導体素子３の裏面全面にドレイン電極３ｃが形成されており、ドレイン電極３ｃはリードフレーム２のダイパッド部２ａにＡｇなどの導電性ペースト４を介して接合されている。
【００３６】
ここまでの構成は、前述した従来の構成と同様である。
【００３７】
以下に本発明の特徴を詳細に説明する。
【００３８】
ゲート電極３ｂはリードフレーム２のゲート端子２ｃにＡｕワイヤ等の導電性ワイヤ５を介して接続されている。
【００３９】
ソース電極３ａはリードフレーム２のソース端子２ｂに導電性リボン６を介して接続される。導電性リボン６は例えばＡｌリボンが用いられ、ボンディングツールを用いてウェッジボンディングされている。
【００４０】
また、リードフレーム２の全面、あるいは少なくともソース端子２ｂおよびゲート端子２ｃの表面には、第１めっき被膜１０としてＮｉがめっきされ、ソース端子２ｂおよびゲート端子２ｃの表面におけるダイパッド部２ａに対向する領域（以下、内側と称す）の所定の範囲には、第２めっき被膜１１としてＡｇが部分選択的にめっきされている。つまり、ソース端子２ｂおよびゲート端子２ｃの表面の内側部分には第２めっき被膜１１が露出し、ソース端子２ｂおよびゲート端子２ｃの表面の第２めっき被膜１１がめっきされない領域（以下、外側と称す）には第１めっき被膜１０が露出している。そして、ゲート電極３ｂとゲート端子２ｃの電気的に接続を、ゲート端子２ｃの内側に露出した第２めっき被膜１１とゲート電極３ｂとを導電性ワイヤ５を介して接続することで行っている。逆に、ソース電極３ａとソース端子２ｂの電気的に接続を、ソース端子２ｂの外側に露出した第１めっき被膜１０とソース電極３ａとをＡｌリボン等の導電性リボン６を介して接続することで行っている。そのため、結果的に、導電性リボン６と第１めっき被膜１０との接合性は、導電性リボン６と第２めっき被膜１１との接合性よりも高くなる。同様に、導電性ワイヤ５と第２めっき被膜１１との接合性は、導電性ワイヤ５と第１めっき被膜１０との接合性よりも高くなる。
【００４１】
ここで、導電性ワイヤ５の接合領域がゲート端子２ｃ表面の内側の領域となるが、ゲート端子２ｃ表面の内側の領域におけるソース端子２ｂのダイパッド部２ａと対向する辺の垂線方向（以下、リボン長方向と称す）の長さ、すなわち帯状に形成された第２めっき被膜１１の露出部の幅は、導電性ワイヤ５の接合が十分行える程度の長さが必要であり、例えば、０．２５ｍｍ以上、好ましくは０．２５ｍｍ〜０．３５ｍｍとなる。また、導電性リボン６の接合部８がソース端子２ｂ表面の外側の領域となるが、ソース端子２ｂ表面の外側の領域におけるリボン長方向の長さすなわち帯状に形成された第１めっき被膜１０の露出部の幅は、導電性リボン６の接合部８を十分確保できる程度の長さが必要であり、例えば、０．３０ｍｍ以上、好ましくは０．３０ｍｍ〜０．４０ｍｍとなる。
【００４２】
かかる構成によれば、第１めっき被膜１０であるＮｉは導電性リボン６との接続に優れており、接合部８に第１めっき被膜１１を露出することにより、導電性リボン６とソース端子２ｂとの接合部分の電気抵抗を低減すると共に、接合信頼性を向上することが出来る。第２めっき被膜１１であるＡｇは導電性ワイヤ５との接続に優れる被膜であり、導電性ワイヤ５とゲート端子２ｃとの接合領域に第２のめっき被膜１１を露出することにより、導電性ワイヤ５とゲート端子２ｃとの接合部分の電気抵抗を低減すると共に、接合信頼性を向上することが出来る。また、半導体素子３上で複数回の接合動作を行うことなく接合抵抗を低減できるため、半導体素子３自体の信頼性に影響を与えることなく低抵抗化を実現することができる。また、ゲート端子２ｃとソース端子２ｂとの両方に対して、２種類のめっき被膜を領域毎に一括して形成し、接続される導電材に最適なめっきを端子に施すことが出来るため、めっき工程の設備や装置を単純な構成で実現することができる。
【００４３】
さらに、封止樹脂との密着性に優れる第２めっき被膜１１をソース端子２ｂとゲート端子２ｃの内側に施し、封止樹脂との密着性に劣る第１めっき被膜１０をソース端子２ｂとゲート端子２ｃの外側に施すことで、内側の第２めっき被膜１１が樹脂封止を強固にし、外側の第１めっき被膜１０が樹脂封止されたあとの樹脂バリ除去を容易にすることが出来る。
【００４４】
なお、以上の説明では、第１めっき被膜１０を施こした形態で説明したが、リードフレーム２の素材がＣｕである場合には、第１めっき被膜１０を形成せず、Ｃｕ無垢材を露出する形態にすることによっても導電性リボン６との接続に優れ、めっきコスト抑制に効果的である。
【００４５】
また、本実施の形態において、導電性リボン６を１本接続する形態で説明したが、複数本の導電性リボン６を接続しても良い。
（実施の形態２）
図２（ａ）、（ｃ）、（ｅ）、（ｇ）は実施の形態２における半導体装置の製造方法を示す工程図である。図２（ｂ）、（ｄ）、（ｆ）、（ｈ）は実施の形態２における半導体装置の製造方法を示す工程断面図であり、それぞれ図２（ａ）、（ｃ）、（ｅ）、（ｇ）のＸ−Ｘ’またはＺ−Ｚ’断面図である。
【００４６】
図２（ａ）〜（ｈ）において、まず、銅もしくは銅合金または、鉄−ニッケル合金などからなるリードフレーム２を用意する。リードフレーム２は、半導体素子３が載置されるダイパッド部２ａと、ダイパッド部２ａから延出した第２端子としてのドレイン端子２ｄと、ダイパッド部２ａ近傍に配置された第１端子としてのソース端子２ｂと第３端子としてのゲート端子２ｃとを有する。そして、表面全面あるいは少なくともソース端子２ｂとゲート端子２ｃの上面の外側に第１めっき被膜１０としてのＡｇめっきが形成され、さらに、少なくともソース端子２ｂとゲート端子２ｃの上面の内側を第２めっき被膜１１としてのＮｉめっきを部分選択的に施す。このとき、全てのソース端子２ｂとゲート端子２ｃとを、直近のダイパッド部２ａの辺に対して等距離の線を境界線として２つの領域に分割し、それぞれの領域に第１めっき被膜１０と第２めっき被膜１１とを、順番を相前後させて一括して形成する。その後、リードフレーム２をダイスボンダー（図示せず）に載置し、次に、半導体素子３をダイパッド部２ａに載置する。半導体素子３は、ＩＧＢＴ、ＭＯＳ−ＦＥＴなどで、ここでは、主面にソース電極３ａとゲート電極３ｂが形成され、その背面の略全面にドレイン電極３ｃを形成したＭＯＳ−ＦＥＴを用いて説明する。
【００４７】
第１めっき被膜１０としてＡｇめっきが施されたダイパッド部２ａには半導体素子３のドレイン電極３ｃが導電性ペースト４として銀ペーストを介して接続され、１５０〜２００℃に加熱して導電性ペースト４を一旦溶融した後、冷却して接続される（図２（ａ）、（ｂ））。
【００４８】
このとき、リードフレーム２のソース端子２ｂとゲート端子２ｃの上面に施されるめっき被膜は、ソース端子２ｂとゲート端子２ｃの内側に第２めっき被膜１１が露出し、外側に第１めっき被膜１０が露出すれば良い。
【００４９】
このとき、リードフレーム２のダイパッド部２ａに第１めっき被膜１１を施すことにより、導電性ペースト４を介して半導体素子３とリードフレーム２を強固に接着することができるため、熱ストレスによる信頼性が向上する。
【００５０】
すなわち、第１めっき被膜１１は、リードフレーム２の表面全面に施しても良いし、少なくともソース端子２ｂとゲート端子２ｃ上面に施し、さらにダイパッド部２ａに施しても良い。
【００５１】
次に、半導体素子３を載置したリードフレーム２をウェッジボンダ（図示せず）に装着し、導電性リボン６としてのアルミリボンが供給されたウェッジツール（図示せず）の先端部をソース電極３ａに圧接し、超音波振動を印加することで、導電性リボン６をソース電極３ａに接合する。さらにウェッジツール（図示せず）先端部を移動し、第２めっき被膜１１としてＮｉめっきが施されたソース端子２ｂに圧接し、超音波振動を印加して導電性リボン６をソース端子２ｂに接合する（図２（ｃ）、（ｄ））。
【００５２】
このとき、ソース端子２ｂの導電性リボン６を接合する領域に、第２めっき被膜１１としてのＮｉめっきを予め施しておくことで、ソース端子２ｂと導電性リボン６との接合強度が向上するため、導電性リボン６のウェッジボンディング性が安定して接合の信頼性が向上し、オン抵抗の低減を図ることが出来るものである。
【００５３】
次に、半導体素子３を載置したリードフレーム２をワイヤボンダ（図示せず）に装着し、導電性ワイヤ５としての金ワイヤが供給され、予め微小ボールを形成したボンディングツール（図示せず）をゲート電極３ｂに圧接し、超音波振動を印加し、導電性ワイヤ５をゲート電極３ｂに接合する。さらにボンディングツール（図示せず）をゲート端子２ｃ上の第１めっき被膜１０としてＡｇめっきを施した領域に移動し、導電性ワイヤ５をゲート端子２ｃに接合する（図２（ｅ）、（ｆ））。
【００５４】
このとき、ゲート端子２ｃの導電性ワイヤ５を接合する領域に、第１めっき被膜１０としてのＡｇめっきを予め施しておくことで、ゲート端子２ｃと導電性ワイヤ５との接合強度が向上するため、導電性ワイヤ５のワイヤボンディング性が安定し接合の信頼性が向上する。
【００５５】
最後に、半導体素子３と導電性リボン６と導電性ワイヤ５と各端子のインナー部を樹脂９で樹脂封止する（図２（ｇ）、（ｈ））。
【００５６】
このとき、ソース端子２ｂとゲート端子２ｃの内側に第２めっき被膜１１としてのＮｉめっきを施して樹脂９のリードフレーム２との密着性を高めると共に、外側に第１めっき被膜１０としてのＡｇめっきを施すことにより、樹脂バリの除去を容易にすることが出来る。
【００５７】
上記説明では、半導体デバイスとして、パワー半導体デバイスを例に説明したが、搭載される半導体素子はパワータイプに限らず、あらゆる半導体デバイスとして対応可能である。また、３種類の端子を有する半導体デバイスを例に説明したが、少なくとも、導電性リボンと導電性ワイヤ等の異なる２種類の導電性接合材で接続される２種類の端子を含む複数の端子を有する半導体デバイスに対して対応可能である。
【産業上の利用可能性】
【００５８】
本発明は、半導体素子の信頼性の低下を抑制しながら、接合信頼性を向上させると共に、容易に接合抵抗を低下させることができ、複数種類の導電性接合材を介して端子間の電気的接続を行う半導体装置とその製造方法等に有用である。
【符号の説明】
【００５９】
１    パワー半導体デバイス
２    リードフレーム
２ａ    ダイパッド部
２ｂ    ソース端子
２ｃ    ゲート端子
２ｄ    ドレイン端子
３    半導体素子
３ａ    ソース電極
３ｂ    ゲート電極
３ｃ    ドレイン電極
４    導電性ペースト
５    導電性ワイヤ
６    導電性リボン
８    接合部
９    樹脂
１０    第１めっき被膜
１１    第２めっき被膜
１０１    パワー半導体デバイス
１０２    リードフレーム
１０２ａ    ドレイン端子
１０２ｂ    ソース端子
１０２ｃ    ゲート端子
１０３    半導体素子
１０３ａ    ソース電極
１０３ｂ    ゲート電極
１０３ｃ    ドレイン電極
１０５    導電性リボン
１０６    導電性リボン
１０８    接合部
１０９    導電性ワイヤ
１１０    第１めっき被膜
１１１    第２めっき被膜
１１２    封止樹脂
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2011039795.tif 000006
【図２】
2011039795.tif 000007
【図３】
2011039795.tif 000008
【国際調査報告】
2011039795.tif 000009
2011039795.tif 000010
2011039795.tif 000011
2011039795.tif 000012