(57)【要約】  画素回路が高密度化されても、不良発光画素を正常発光タイミングで発光させるための表示装置及びその製造方法を提供する。表示素子層と駆動回路層とが積層された表示装置であって、駆動回路層は積層方向において対向する上側電極層（２３１）及び下側電極層（２３２）を有する保持容量素子（２３Ａ）を備え、上側電極層（２３１）は、２つの回路素子を接続する上側容量電極部（２３１ｂ）と、当該電極部と切断可能部（２３１ｓ）を介して接続された上側容量電極部（２３１ａ）とを備え、下側電極層（２３２）は、２つの回路素子を接続する下側容量電極部（２３２ａ）と、当該電極部と切断可能部（２３２ｓ）を介して接続された下側容量電極部（２３２ｂ）とを備え、保持容量素子（２３Ａ）は、上側容量電極部（２３１ｂ）と下側容量電極部（２３２ｂ）との間、及び下側容量電極部（２３２ａ）と上側容量電極部（２３１ａ）との間でそれぞれ静電容量を保持する。
2011141965.tif 000002
【特許請求の範囲】
【請求項１】
表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、
前記駆動回路層は、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の容量素子を備え、
前記上側電極層は、第一の回路素子と第二の回路素子とを接続する第一の上側容量電極部と、該第一の上側容量電極部と第一の切断可能部を介して接続された第二の上側容量電極部とを備え、
前記下側電極層は、第三の回路素子と第四の回路素子とを接続する第一の下側容量電極部と、該第一の下側容量電極部と第二の切断可能部を介して接続された第二の下側容量電極部とを備え、
前記容量素子は、前記第一の上側容量電極部と前記第二の下側容量電極部との間、及び前記第一の下側容量電極部と前記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である、
表示装置。
【請求項２】
さらに、前記上側電極層は、前記第一の上側容量電極部と第三の切断可能部を介して接続された第三の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第一の下側容量電極部と第四の切断可能部を介して接続された第三の下側容量電極部を備え、
前記容量素子は、前記第三の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第三の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である
請求項１に記載の表示装置。
【請求項３】
さらに、前記上側電極層は、前記第二の上側容量電極部及び前記第三の上側容量電極部とそれぞれ第五の切断可能部及び第六の切断可能部を介して接続された第四の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第二の下側容量電極部及び前記第三の下側容量電極部とそれぞれ第七の切断可能部及び第八の切断可能部を介して接続された第四の下側容量電極部を備え、
前記容量素子は、前記第四の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第四の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である
請求項２に記載の表示装置。
【請求項４】
さらに、前記上側電極層は、前記第二の上側容量電極部と第三の切断可能部を介して接続された第三の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第二の下側容量電極部と第四の切断可能部を介して接続された第三の下側容量電極部を備え、
前記容量素子は、前記第三の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第三の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である
請求項１に記載の表示装置。
【請求項５】
前記切断可能部は、レーザー照射により切断可能な形状を有する
請求項１〜４のうちいずれか１項に記載の表示装置。
【請求項６】
前記上側電極層の有する切断可能部は、前記下側電極層の有する電極部及び切断可能部が積層方向に投影された領域を除く領域に形成されており、
前記下側電極層の有する切断可能部は、前記上側電極層の有する電極部及び切断可能部が積層方向に投影された領域を除く領域に形成されている
請求項５に記載の表示装置。
【請求項７】
前記複数の表示画素は、前記第一の回路素子、前記第二の回路素子、前記第三の回路素子及び前記第四の回路素子を備え、
前記第一の回路素子、前記第二の回路素子、前記第三の回路素子及び前記第四の回路素子のそれぞれは、駆動素子、スイッチング素子、容量素子、発光素子、走査線、制御線及び電源線のいずれかである
請求項１に記載の表示装置。
【請求項８】
前記容量素子は、前記表示画素ごとに与えられた信号電圧に応じた電圧を保持電圧として保持する保持容量素子であり、
前記駆動回路層は、
ゲートと前記容量素子の一方の端子とが接続され、ゲートに前記保持電圧が印加されることにより、前記保持電圧をソース−ドレイン間電流である信号電流に変換する駆動トランジスタを備え、
前記表示素子層は、前記信号電流が流れることにより発光する発光素子を備える
請求項１に記載の表示装置。
【請求項９】
前記発光素子は、有機ＥＬ素子である
請求項８に記載の表示装置。
【請求項１０】
表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置の製造方法であって、
第一の回路素子と第二の回路素子とを接続する第一の上側容量電極部と第一の切断可能部を介して該第一の上側容量電極部と接続された第二の上側容量電極部とを有する上側電極層と、第三の回路素子と第四の回路素子とを接続する第一の下側容量電極部と第二の切断可能部を介して該第一の下側容量電極部と接続された第二の下側容量電極部とを有する下側電極層とが、積層方向において対向するよう配置され、前記第一の上側容量電極部と前記第二の下側容量電極部との間、及び前記第一の下側容量電極部と前記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である平行平板型の容量素子を備えた駆動回路層を形成する駆動回路形成ステップと、
前記表示素子層を形成する表示素子形成ステップと、
前記駆動回路形成ステップにて形成された前記容量素子を検査する検査ステップと、
前記検査ステップにて、対向する電極部が短絡していると判断された前記容量素子について、短絡している電極部を、前記第一の回路素子と前記第二の回路素子との接続及び前記第三の回路素子と前記第四の回路素子との接続が切断されないように、表示画素から切り離す切断ステップとを含む
表示装置の製造方法。
【請求項１１】
前記切断ステップでは、
前記第一の上側容量電極部と前記第二の下側容量電極部との間に短絡不良が生じている場合には、前記第二の切断可能部を切断し、
前記第一の下側容量電極部と前記第二の上側容量電極部との間に短絡不良が生じている場合には、前記第一の切断可能部を切断する
請求項１０記載の表示装置の製造方法。
【請求項１２】
前記切断ステップでは、
前記切断可能部にレーザー照射することにより、短絡している電極部を、前記第一の回路素子と前記第二の回路素子との接続及び前記第三の回路素子と前記第四の回路素子との接続が切断されないように、表示画素から切り離す
請求項１０記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関し、特に修正可能な画素構造を有する表示装置及びその製造方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Ｆｌａｔ  Ｐａｎａｌ  Ｄｉｓｐｌａｙ）候補として注目されている。【０００３】
通常、画素を構成する有機ＥＬ素子はマトリクス状に配置される。例えば、アクティブマトリクス型の有機ＥＬディスプレイでは、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が設けられ、このＴＦＴに保持容量素子（コンデンサ）及び駆動トランジスタのゲートが接続されている。そして、選択した走査線を通じてこのＴＦＴをオンさせ、データ線からのデータ信号を駆動トランジスタ及び保持容量素子に入力し、その駆動トランジスタ及び保持容量素子によって有機ＥＬ素子の発光タイミングを制御する。この画素駆動回路の構成により、アクティブマトリクス型の有機ＥＬディスプレイでは、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。しかしながら、アクティブマトリクス型の有機ＥＬディスプレイに代表されるように、発光画素の駆動回路構成が複雑になるほど、また、発光画素数が増加するほど、微細加工を必要とする製造工程において、回路素子や配線の短絡や開放といった電気的な不具合が発生してしまう。【０００４】
特に、有機ＥＬパネルでは、画素駆動回路を構成する保持容量素子の素子面積が相対的に広い。従って、この保持容量素子は、電極間に存在するパーティクルなどの影響を受けやすく、ショート不良を発生させることにより画素不良率を高くする要因となっている。【０００５】
一方、画素駆動回路素子や配線の形成後に、不具合が生じた発光画素を修正する方法が提案されている。特許文献１では、回路素子の短絡等により常に発光状態となり輝点化された不良発光画素を修正するために、全ての発光画素領域に、他の導電部及び配線から離間して接続された非重畳部が設けられている。不良発光画素については、この非重畳部にレーザーを照射することにより、当該非重畳部を切断する。これにより、不良画素は、電気信号の伝達が遮断され、しかも、レーザー照射によるダメージを受けることなく滅点化される。【０００６】
また、特許文献２では、各発光画素の発光領域に形成された画素電極が、複数のセルが接続された構成をとり、その接続箇所の一部をレーザーで切断することにより、不良の発光セルのみを電気絶縁して滅点化している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２０３６３６号公報
【特許文献２】特開２００７−６６９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
表示パネルの高精細化に対応すべく発光画素数の増加による画素回路の高密度化を達成するためには、特に、面積比率の高い保持容量素子のレイアウトを工夫する必要がある。これに対して、保持容量素子を、本来の機能である容量保持機能と、各回路素子を接続する回路配線機能とを共用させることが有効な手段となる。【０００９】
しかしながら、画素不良率の主要因である保持容量素子のショートに対し、保持容量素子に容量保持機能と回路配線機能とを共用させつつ特許文献２に記載された構成により電流リーク箇所をレーザーなどで修正する場合、ショート発生箇所によっては回路配線を切断することとなり、回路配線機能を無くしてしまうこととなる。その結果、不良発光画素を滅点化することは可能であるが、正常発光画素としての機能を回復することは不可能である。【００１０】
また、特許文献１に記載された構成及び方法では、保持容量素子を他の回路素子と電気絶縁化させて無機能化することは可能であるが、発光画素数の増加による画素回路の高密度化を達成すべく保持容量素子のレイアウトを工夫するにあたり、保持容量素子の全てを導電部及び配線から離間して接続された非重畳部とすることには限界がある。【００１１】
上述したいずれの従来技術においても、不良発光画素を滅点化するか、あるいは、発光素子を他の正常発光画素とは異なる発光タイミングで発光させることができても、不良発光画素を正常発光タイミングで発光させることにより発光パネルの表示品質を向上させることは不可能である。【００１２】
本発明は、上記の課題に鑑みてなされたものであり、画素回路が高密度化されても、ショート不良の保持容量素子を有する不良発光画素を正常発光タイミングで発光させることが可能な表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明の表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、前記駆動回路層は、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の容量素子を備え、前記上側電極層は、第一の回路素子と第二の回路素子とを接続する第一の上側容量電極部と、該第一の上側容量電極部と第一の切断可能部を介して接続された第二の上側容量電極部とを備え、前記下側電極層は、第三の回路素子と第四の回路素子とを接続する第一の下側容量電極部と、該第一の下側容量電極部と第二の切断可能部を介して接続された第二の下側容量電極部とを備え、前記容量素子は、前記第一の上側容量電極部と前記第二の下側容量電極部との間、及び前記第一の下側容量電極部と前記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能であることを特徴とする。
【発明の効果】
【００１４】
本発明の表示装置及びその製造方法によれば、回路配線と容量素子とを共用する２つの対向電極層のそれぞれについて、切断可能な電極部を所定の配置にて設けることにより、ショート不良箇所をリペア切断しても回路配線としての導通機能を維持し、かつ、容量保持機能を確保することができる。よって、画素回路が高密度化されても、ショート不良の保持容量素子を有する不良発光画素を正常発光タイミングで発光させることができ、発光パネルの表示品質を向上させることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態に係る表示装置の構成を示すブロック図である。
【図２】図２は、本発明の実施の形態に係る発光画素の主要な回路構成図の一例である。
【図３Ａ】図３Ａは、本発明の実施の形態１に係る表示装置の有する保持容量素子の電極構成を表す上面透視図である。
【図３Ｂ】図３Ｂは、本発明の実施の形態１に係る表示装置の有する保持容量素子の電極構成を表す斜視図である。
【図４Ａ】図４Ａは、本発明の実施の形態１に係る保持容量素子の等価回路図である。
【図４Ｂ】図４Ｂは、本発明の実施の形態１に係る保持容量素子にレーザーを照射して所定の電極ブロック層を切断する様子を示す図である。
【図５Ａ】図５Ａは、本発明の実施の形態１に係る第１の変形例を示す保持容量素子の電極構成を表す上面透視図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態１に係る第１の変形例を示す保持容量素子の電極構成を表す斜視図である。
【図６Ａ】図６Ａは、本発明の実施の形態１に係る第２の変形例を示す保持容量素子の電極構成を表す上面透視図である。
【図６Ｂ】図６Ｂは、本発明の実施の形態１に係る第２の変形例を示す保持容量素子の電極構成を表す斜視図である。
【図７Ａ】図７Ａは、本発明の実施の形態１に係る第３の変形例を示す保持容量素子の電極構成を表す上面透視図である。
【図７Ｂ】図７Ｂは、本発明の実施の形態１に係る第３の変形例を示す保持容量素子の電極構成を表す斜視図である。
【図８】図８は、本発明の実施の形態２に係る表示装置の製造方法を示す動作フローチャートである。
【図９Ａ】図９Ａは、従来の表示装置の有する発光画素の第１のレイアウト図である。
【図９Ｂ】図９Ｂは、従来の表示装置の有する発光画素の第２のレイアウト図である。
【図９Ｃ】図９Ｃは、本発明の表示装置の有する発光画素の第１のレイアウト図である。
【図１０Ａ】図１０Ａは、従来の表示装置の有する発光画素の第３のレイアウト図である。
【図１０Ｂ】図１０Ｂは、本発明の表示装置の有する発光画素の第２のレイアウト図である。
【図１１Ａ】図１１Ａは、本発明の表示装置の有する発光画素の第３のレイアウト図である。
【図１１Ｂ】図１１Ｂは、本発明の表示装置の有する発光画素の第４のレイアウト図である。
【図１１Ｃ】図１１Ｃは、本発明の表示装置の有する発光画素の第５のレイアウト図である。
【図１２】図１２は、本発明の画像表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００１６】
本発明の一態様に係る表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、前記駆動回路層は、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の容量素子を備え、前記上側電極層は、第一の回路素子と第二の回路素子とを接続する第一の上側容量電極部と、該第一の上側容量電極部と第一の切断可能部を介して接続された第二の上側容量電極部とを備え、前記下側電極層は、第三の回路素子と第四の回路素子とを接続する第一の下側容量電極部と、該第一の下側容量電極部と第二の切断可能部を介して接続された第二の下側容量電極部とを備え、前記容量素子は、前記第一の上側容量電極部と前記第二の下側容量電極部との間、及び前記第一の下側容量電極部と前記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能であることを特徴とする。
【００１７】
画素回路の高密度化を図るため、従来、画素回路内の容量素子の片側電極を、回路配線の一部として共用することが行なわれている。しかしながら、画素機能を確保すべく回路配線としての導通特性を維持させることは必須であるため、従来の構成では、容量素子のリペア時において、回路配線と共用された電極に短絡欠陥などが存在しても、当該不良電極を回路から切断することが不可能であった。つまり、容量素子の不良部の切り離しを行なうことができる部分に制限があった。
【００１８】
本発明では、回路配線が、一部容量素子と共用されている構成であっても、リペア時に容量素子の不良部の切り離しを行なうことができる部分に制限がない構成をとっているので、常に、リペア後でも回路配線の特性が維持される。
【００１９】
例えば、第一の上側容量電極部と第二の下側容量電極部との間に短絡不良が生じた画素が存在する場合には、第二の切断可能部を切断する。これにより、第一の下側容量電極部と前記第二の上側容量電極部との間の静電容量保持機能、及び、第一の回路素子と第二の回路素子とを接続する回路配線機能及び第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。また、第一の下側容量電極部と第二の上側容量電極部との間に短絡不良が生じた画素が存在する場合には、第一の切断可能部を切断する。これにより、第一の上側容量電極部と前記第二の下側容量電極部との間の静電容量保持機能、及び、第一の回路素子と第二の回路素子とを接続する回路配線機能及び第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００２０】
また、本発明の一態様に係る表示装置において、さらに、前記上側電極層は、前記第一の上側容量電極部と第三の切断可能部を介して接続された第三の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第一の下側容量電極部と第四の切断可能部を介して接続された第三の下側容量電極部を備え、前記容量素子は、前記第三の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第三の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能であってもよい。
【００２１】
本態様によれば、容量素子に短絡不良が発生した場合、容量素子の片側電極が２つの電極部に分割されている場合と比較して、分割された３つの電極部のうち１電極部のみを切り離すことで、リペア後でも回路配線の特性が維持される。よって、リペア後の容量素子の有する静電容量は、正常画素の容量素子の静電容量に対して減少分を小さくすることが可能となる。
【００２２】
例えば、第一の上側容量電極部と第三の下側容量電極部との間に短絡不良が生じた画素が存在する場合には、第四の切断可能部を切断する。これにより、第一の下側容量電極部と前記第二の上側容量電極部との間の静電容量保持機能、第一の下側容量電極部と前記第三の上側容量電極部との間の静電容量保持機能、第一の上側容量電極部と第二の下側容量電極部との間の静電容量保持機能、第一の回路素子と第二の回路素子とを接続する回路配線機能、及び、第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。また、第一の下側容量電極部と第三の上側容量電極部との間に短絡不良が生じた画素が存在する場合には、第三の切断可能部を切断する。これにより、第一の上側容量電極部と前記第二の下側容量電極部との間の静電容量保持機能、第一の上側容量電極部と前記第三の下側容量電極部との間の静電容量保持機能、第一の下側容量電極部と第二の上側容量電極部との間の静電容量保持機能、及び、第一の回路素子と第二の回路素子とを接続する回路配線機能及び第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００２３】
また、本発明の一態様に係る表示装置において、さらに、前記上側電極層は、前記第二の上側容量電極部及び前記第三の上側容量電極部とそれぞれ第五の切断可能部及び第六の切断可能部を介して接続された第四の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第二の下側容量電極部及び前記第三の下側容量電極部とそれぞれ第七の切断可能部及び第八の切断可能部を介して接続された第四の下側容量電極部を備え、前記容量素子は、前記第四の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第四の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能であってもよい。
【００２４】
本態様によれば、容量素子に短絡不良が発生した場合、容量素子の片側電極が３つの電極部に分割されている場合と比較して、分割された４つの電極部のうち１電極部のみを切り離すことで、リペア後でも回路配線の特性が維持される。よって、リペア後の容量素子の有する静電容量は、リペア不要の容量素子の有する静電容量に対して減少分をより小さくすることが可能となる。
【００２５】
例えば、第一の上側容量電極部と第四の下側容量電極部との間に短絡不良が生じた画素が存在する場合には、第七及び第八の切断可能部を切断する。これにより、第一の下側容量電極部と前記第二の上側容量電極部との間の静電容量保持機能、第一の下側容量電極部と前記第三の上側容量電極部との間の静電容量保持機能、第一の下側容量電極部と前記第四の上側容量電極部との間の静電容量保持機能、第一の上側容量電極部と第二の下側容量電極部との間の静電容量保持機能、第一の上側容量電極部と第三の下側容量電極部との間の静電容量保持機能、第一の回路素子と第二の回路素子とを接続する回路配線機能、及び、第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。また、第一の下側容量電極部と第四の上側容量電極部との間に短絡不良が生じた画素が存在する場合には、第五及び第六の切断可能部を切断する。これにより、第一の上側容量電極部と前記第二の下側容量電極部との間の静電容量保持機能、第一の上側容量電極部と前記第三の下側容量電極部との間の静電容量保持機能、第一の上側容量電極部と前記第四の下側容量電極部との間の静電容量保持機能、第一の下側容量電極部と第二の上側容量電極部との間の静電容量保持機能、第一の下側容量電極部と第三の上側容量電極部との間の静電容量保持機能、及び、第一の回路素子と第二の回路素子とを接続する回路配線機能及び第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００２６】
また、本発明の一態様に係る表示装置において、さらに、前記上側電極層は、前記第二の上側容量電極部と第三の切断可能部を介して接続された第三の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第二の下側容量電極部と第四の切断可能部を介して接続された第三の下側容量電極部を備え、前記容量素子は、前記第三の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第三の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能であってもよい。
【００２７】
本態様によれば、容量素子に短絡不良が発生した場合、容量素子の片側電極が２つの電極部に分割されている場合と比較して、分割された３つの電極部のうち１電極部のみを切り離すことで、リペア後でも回路配線の特性が維持される。よって、リペア後の容量素子の有する静電容量は、リペア不要の容量素子の有する静電容量に対して減少分を小さくすることが可能となる。
【００２８】
例えば、第一の上側容量電極部と第三の下側容量電極部との間に短絡不良が生じた画素が存在する場合には、第四の切断可能部を切断する。これにより、第一の下側容量電極部と前記第二の上側容量電極部との間の静電容量保持機能、第一の下側容量電極部と前記第三の上側容量電極部との間の静電容量保持機能、第一の上側容量電極部と第二の下側容量電極部との間の静電容量保持機能、第一の回路素子と第二の回路素子とを接続する回路配線機能、及び、第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。また、第一の下側容量電極部と第三の上側容量電極部との間に短絡不良が生じた画素が存在する場合には、第三の切断可能部を切断する。これにより、第一の上側容量電極部と前記第二の下側容量電極部との間の静電容量保持機能、第一の上側容量電極部と前記第三の下側容量電極部との間の静電容量保持機能、第一の下側容量電極部と第二の上側容量電極部との間の静電容量保持機能、及び、第一の回路素子と第二の回路素子とを接続する回路配線機能及び第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００２９】
また、本発明の一態様に係る表示装置において、前記切断可能部は、レーザー照射により切断可能な形状を有することが好ましい。
【００３０】
これにより、電極間ショートが発生している電極部を、適切な切断可能部にレーザー照射して当該切断可能部を切断することにより、容量素子から切除することが可能となる。よって、容量素子は、データ線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで発光素子を発光させることが可能となる。
【００３１】
また、本発明の一態様に係る表示装置において、前記上側電極層の有する切断可能部は、前記下側電極層の有する電極部及び切断可能部が積層方向に投影された領域を除く領域に形成されており、前記下側電極層の有する切断可能部は、前記上側電極層の有する電極部及び切断可能部が積層方向に投影された領域を除く領域に形成されていることが好ましい。
【００３２】
本態様によれば、レーザー照射された切断可能部の存在する領域を積層方向に投影した領域、つまり、２枚の電極層の他方の層の平面内にあってレーザー照射された切断可能部と対向する領域、には他の切断可能部及び電極部が形成されていない。よって、切断可能部へのレーザー照射により、容量素子を構成する領域を損傷させることを回避できる。よって、上記容量素子は、切除された電極部の面積比だけ静電容量は減少するものの、データ線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで発光素子を発光させることが可能となる。よって、表示装置の表示品質が向上する。
【００３３】
また、本発明の一態様に係る表示装置において、前記複数の表示画素は、前記第一の回路素子、前記第二の回路素子、前記第三の回路素子及び前記第四の回路素子を備え、前記第一の回路素子、前記第二の回路素子、前記第三の回路素子及び前記第四の回路素子のそれぞれは、駆動素子、スイッチング素子、容量素子、発光素子、走査線、制御線及び電源線のいずれかであってもよい。
【００３４】
本態様によれば、容量素子は、上述した回路素子の導通パスを構成する回路配線として機能する。
【００３５】
また、本発明の一態様に係る表示装置において、前記容量素子は、前記表示画素ごとに与えられた信号電圧に応じた電圧を保持電圧として保持する保持容量素子であり、前記駆動回路層は、ゲートと前記容量素子の一方の端子とが接続され、ゲートに前記保持電圧が印加されることにより、前記保持電圧をソース−ドレイン間電流である信号電流に変換する駆動トランジスタを備え、前記表示素子層は、前記信号電流が流れることにより発光する発光素子を備えてもよい。
【００３６】
本態様によれば、信号電圧を印加するタイミングと発光タイミングとを独立に制御可能なアクティブマトリクス型の表示装置に適用できる。
【００３７】
また、本発明の一態様に係る表示装置において、前記発光素子は、有機ＥＬ素子であってもよい。
【００３８】
本態様によれば、発光素子は、電流駆動型の有機ＥＬ素子を有する有機ＥＬ表示装置に適用できる。
【００３９】
また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の製造方法として実現することができる。
【００４０】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施の形態および各図面において、同じ構成要素には同じ符号を付し説明する。また、以下では、上面発光方式の陽極（アノード）を下面に、また、陰極（カソード）を上面とする有機ＥＬ素子からなる表示装置を例に説明するが、これに限られない。
【００４１】
（実施の形態１）
本実施の形態における表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列されている。駆動回路層は、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の容量素子を備える。上記上側電極層は、第一の回路素子と第二の回路素子とを接続する回路配線機能を有する第一の上側容量電極部と、該第一の上側容量電極部と第一の切断可能部を介して接続された第二の上側容量電極部とを備える。上記下側電極層は、第三の回路素子と第四の回路素子とを接続する回路配線機能を有する第一の下側容量電極部と、該第一の下側容量電極部と第二の切断可能部を介して接続された第二の下側容量電極部とを備える。上記容量素子は、上記第一の上側容量電極部と上記第二の下側容量電極部との間、及び上記第一の下側容量電極部と上記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である。これにより、上記容量素子のどの部位に短絡不良が発生しても、リペアすることができ、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００４２】
以下、本発明の実施の形態１について、図面を参照しながら説明する。
【００４３】
図１は、本発明の実施の形態に係る表示装置の構成を示すブロック図である。同図における表示装置１は、表示パネル１０と、制御回路２０とを備える。表示パネル１０は、複数の発光画素１１と、発光画素列ごとに配置された複数の信号線１２と、発光画素行ごとに配置された複数の走査線１３と、走査線駆動回路１４と、信号線駆動回路１５とを備える。
【００４４】
発光画素１１は、表示パネル１０上に、マトリクス状に配置された表示画素である。
【００４５】
走査線駆動回路１４は、各走査線１３へ走査信号を出力することにより、発光画素の有する回路素子を駆動する。
【００４６】
信号線駆動回路１５は、信号線１２へ信号電圧及び基準電圧を出力することにより、輝度信号に対応した発光画素の発光を実現する。
【００４７】
制御回路２０は、走査線駆動回路１４から出力される走査信号の出力タイミングを制御する。また、制御回路２０は、信号線駆動回路１５から出力される信号電圧を出力するタイミングを制御する。
【００４８】
図２は、本発明の実施の形態に係る発光画素の主要な回路構成図の一例である。同図に記載された発光画素１１は、駆動回路層１１Ａ及び表示素子層１１Ｂで構成されている。駆動回路層１１Ａは、例えば、スイッチングトランジスタ２１と、駆動トランジスタ２２と、保持容量素子２３とを備える。そして、スイッチングトランジスタ２１のドレイン電極は信号線１２に、スイッチングトランジスタ２１のゲート電極は走査線１３に、さらに、スイッチングトランジスタ２１のソース電極は、保持容量素子２３及び駆動トランジスタ２２のゲート電極に接続されている。また、駆動トランジスタ２２のドレイン電極は電源線１６に接続され、ソース電極は表示素子層１１Ｂのアノードに接続されている。
【００４９】
この構成において、走査線１３に走査信号が入力され、スイッチングトランジスタ２１をオン状態にすると、信号線１２を介して供給された信号電圧が保持容量素子２３に書き込まれる。そして、保持容量素子２３に書き込まれた保持電圧は、１フレーム期間を通じて保持され、この保持電圧により、駆動トランジスタ２２のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が表示素子層１１Ｂのアノードに供給される。さらに、表示素子層１１Ｂのアノードに供給された駆動電流は、表示素子層１１Ｂの有機ＥＬ素子２４及びカソードへと流れる。これにより、表示素子層１１Ｂの有機ＥＬ素子２４が発光し画像として表示される。
【００５０】
なお、駆動回路層１１Ａは、上述した回路構成に限定されない。つまり、スイッチングトランジスタ２１、駆動トランジスタ２２及び保持容量素子２３は、信号電圧の電圧値に応じた駆動電流を表示素子層１１Ｂに流すために必要な回路構成要素であるが、上述した形態に限定されない。また、上述した回路構成要素に、別の回路構成要素が付加される場合も、本発明に係る駆動回路層１１Ａに含まれる。
【００５１】
駆動回路層１１Ａと表示素子層１１Ｂとは、例えば、ガラス基板上に積層されており、複数の表示画素が二次元状に配列されている。表示装置１がトップエミッション構造である場合、つまり、表示素子層１１Ｂに電圧を印加すると、有機ＥＬ素子２４で光が生じ、透明陰極及び封止膜を通じて光が上方に出射する。また、有機ＥＬ素子２４で生じた光のうち下方に向かったものは、陽極で反射され、透明陰極及び封止膜を通じて光が上方に出射する。
【００５２】
次に、本発明の主要な構成要素である保持容量素子２３の構造及び機能について説明する。  駆動回路層１１Ａは、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の保持容量素子２３を備える。
【００５３】
図３Ａは、本発明の実施の形態１に係る表示装置の有する保持容量素子の電極構成を表す上面透視図である。また、図３Ｂは、本発明の実施の形態１に係る表示装置の有する保持容量素子の電極構成を表す斜視図である。図３Ａ及び図３Ｂに記載された保持容量素子２３Ａは、図２に記載された保持容量素子２３の一例であり、上側電極層２３１と下側電極層２３２とそれらの間に形成された絶縁層（図示せず）とで構成されている。
【００５４】
上側電極層２３１は、上側容量電極部２３１ａ及び２３１ｂと切断可能部２３１ｓとを同一面内に有する。第一の上側容量電極部である上側容量電極部２３１ａと、第二の上側容量電極部である上側容量電極部２３１ｂとは、第一の切断可能部である切断可能部２３１ｓを介して接続されている。また下側電極層２３２は、下側容量電極部２３２ａ及び２３２ｂと切断可能部２３２ｓとを同一面内に有する。第一の下側容量電極部である下側容量電極部２３２ａと第二の下側容量電極部である下側容量電極部２３２ｂとは、第二の切断可能部である切断可能部２３２ｓを介して接続されている。
【００５５】
上側容量電極部２３１ｂは、容量素子の片側電極としてだけではなく、第一の回路素子である回路素子１と第二の回路素子である回路素子２とを接続する回路配線としても機能している。また、下側容量電極部２３２ａは、容量素子の片側電極としてだけではなく、第三の回路素子である回路素子３と第四の回路素子である回路素子４とを接続する回路配線としても機能している。上述した回路素子１〜回路素子４を、図２に記載された回路図と対応づけると、回路素子３はスイッチングトランジスタ２１（のソース電極）であり、回路素子４は駆動トランジスタ２２（のゲート電極）であり、回路素子１は電源線１６であり、回路素子２は駆動トランジスタ２２（のドレイン電極）である。
【００５６】
上側電極層２３１及び下側電極層２３２の材料としては、例えば、モリブデン（Ｍｏ）とタングステン（Ｗ）との合金、または、ＭｏとＷとの合金／アルミニウム（Ａｌ）／ＭｏとＷとの合金の積層構造であり、膜厚は、例えば、１５０ｎｍである。
【００５７】
ここで、切断可能部とは、当該切断可能部を切断することにより、当該切断可能部で電気的に接続されていた２つの容量電極部を非導通状態とする機能を有するものである。従って、切断可能部２３１ｓ及び２３２ｓの平面形状は、例えば、線幅が４μｍであり、長さが４μｍであり、レーザー照射により切断可能な形状を有している。ここで、切断可能部２３１ｓ及び２３２ｓの一部にレーザーを照射することにより切断可能な形状は、使用されるレーザーの仕様と密接な関係があり、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ  Ａｌｕｍｉｎｉｕｍ  Ｇａｒｎｅｔ）レーザーを光源としたレーザー発振器を用いて、例えば、波長５３２ｎｍ、パルス幅１０ｎｓ、パワー０．５ｍＷを出力パラメータとしたレーザーを使用した場合、切断可能部２３１ｓ及び２３２ｓの形状が上述した形状であれば、他の正常な電極ブロックを損傷させることなく、切断可能部２３１ｓ及び２３２ｓは切断される。これにより、電極間ショートが発生している電極部を、適切な切断可能部にレーザー照射して当該切断可能部を切断することにより、保持容量素子から切除することが可能となる。
【００５８】
また、上側電極層２３１の有する切断可能部２３１ｓは、下側電極層２３２の有する下側容量電極部２３２ａ、２３２ｂ及び切断可能部２３２ｓが積層方向に投影された領域を除く領域に形成されている。同様に、下側電極層２３２の有する切断可能部２３２ｓは、上側電極層の有する上側容量電極部２３１ａ、２３１ｂ及び切断可能部２３１ｓが積層方向に投影された領域を除く領域に形成されている。これにより、切断可能部２３１ｓまたは２３２ｓへのレーザー照射により、容量素子を構成する上側容量電極部、下側容量電極部及び切断しない方の切断可能部を損傷させることを回避できる。よって、保持容量素子２３Ａは、切除された電極部の面積比だけ静電容量は減少するものの、データ線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで発光素子を発光させることが可能となる。
【００５９】
上側電極層２３１と下側電極層２３２との間に形成された絶縁層としては、例えば、シリコン酸化膜（ＳｉＯｘ）、または、シリコン窒化膜（ＳｉＮ）などが挙げられる。また、絶縁層の膜厚は、例えば、１５０ｎｍである。なお、絶縁層は、所望の静電容量を確保するため、誘電体材料であってもよい。
【００６０】
上記構成により、正常画素の有する保持容量素子２３Ａは、図３Ａに示されたように、上側容量電極部２３１ｂと下側容量電極部２３２ｂとの間、及び下側容量電極部２３２ａと上側容量電極部２３１ａとの間において、それぞれ、所定の静電容量Ｃ１ｂ及びＣ１ａを保持することが可能である。
【００６１】
さらに、図３Ａ及び図３Ｂには、発光画素１１の有する保持容量素子２３Ａが、上側容量電極部２３１ｂと下側容量電極部２３２ｂとの間の絶縁層に導電性のパーティクル等が上下容量電極部にわたって偏在し、上側容量電極部２３１ｂと下側容量電極部２３２ｂとがショート５１を起こしている例が示されている。これにより、上側電極層２３１と下側電極層２３２との間に印加された電圧により保持容量素子２３Ａに蓄積されるべき電荷が、上記ショート５１により保持されない。この場合に、このような不良発光画素に対して、保持容量素子２３Ａにレーザーを照射して切断可能部２３２ｓを切断することにより、上側容量電極部２３１ａと下側容量電極部２３２ａとの間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００６２】
図４Ａは、本発明の実施の形態１に係る保持容量素子の等価回路図である。保持容量素子２３Ａの上側電極層２３１と下側電極層２３２とが短絡されていない場合には、保持容量素子２３Ａの静電容量は、各電極部の静電容量を加算した値（Ｃ１ａ＋Ｃ１ｂ）となっている。ここで、本実施の形態では、同図に記載されたように、上側容量電極部２３１ｂと下側容量電極部２３２ｂとでの間が短絡されている場合には、短絡箇所を含む電極部の容量素子機能を無機能化させることが可能である。具体的には、切断可能部２３２ｓに対し、膜面に対して略垂直な方向からレーザーを照射する。図４Ｂは、本発明の実施の形態１に係る保持容量素子にレーザーを照射し切断可能部を切断する様子を示す図である。同図において、Ｌはレーザー光線の軌跡を示し、切断可能部２３２ｓはレーザー光により切断されている。これにより、保持容量素子２３Ａは、上側容量電極部２３１ｂと下側容量電極部２３２ｂとの間では静電保持容量機能を有さないが、回路素子１と回路素子２とを接続する回路配線機能を維持し、上側容量電極部２３１ａと下側容量電極部２３２ａとの間では静電保持容量機能を有し、かつ、回路素子３と回路素子４とを接続する回路配線機能を維持する。
【００６３】
また、前述したように、下側電極層２３２の有する切断可能部２３２ｓは、上側電極層２３１の有する上側容量電極部２３１ａ、２３１ｂ及び切断可能部２３１ｓが積層方向に投影された領域を除く領域に形成されている。これにより、２３２ｓへのレーザー照射により、容量素子を構成する上側容量電極部２３１ａ、下側容量電極部２３２ａ及び切断可能部２３１ｓを損傷させることを回避できる。
【００６４】
以上により、リペアされた保持容量素子２３Ａの静電容量は、本来有すべき静電容量（Ｃ１ａ＋Ｃ１ｂ）から、切除された電極部の面積比だけ静電容量値は減少して静電容量Ｃ１ａとなるものの、信号線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層１１Ｂを発光させることが可能となる。
【００６５】
なお、図３Ａ及び図３Ｂに記載されたショート５１の代わりに、上側容量電極部２３１ａと下側容量電極部２３２ａとがショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ａにレーザーを照射して切断可能部２３１ｓを切断することにより、上側容量電極部２３１ｂと下側容量電極部２３２ｂとの間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【００６６】
また、レーザーの照射方向は、表示パネル１０の上面からではなく、下部基板を介した下面からであってもよい。下面からのレーザー照射方式は、図４Ｂに記載の、上面からのレーザー照射方式と比較して、表示素子層１１Ｂが駆動回路層１１Ａの上に形成された後になされる保持容量素子２３Ａの修正において有利である。なぜなら、下面からのレーザー照射方式は、表示素子層１１Ｂをレーザーが通過しないという点で、表示素子層１１Ｂを、レーザーの通過により損傷させる可能性を排除できるからである。
【００６７】
以上の構成により、画素回路の高密度化の実現策として回路配線と容量素子とを共用させる場合に、回路配線機能と容量保持機能とを共用する２つの電極層のそれぞれについて、切断可能な電極部を所定の配置にて設けることにより、リペア時に容量素子の不良部の切り離しを行なうことができる部分に制限がない構成をとることが可能となる。よって、ショート不良箇所をリペア切断しても回路配線としての導通機能を維持し、かつ、容量保持機能を確保することができる。よって、画素回路が高密度化されても、ショート不良の保持容量素子を有する不良発光画素を正常発光タイミングで発光させることができ、発光パネルの表示品質を向上させることが可能となる。
【００６８】
図５Ａは、本発明の実施の形態１に係る第１の変形例を示す保持容量素子の電極構成を表す上面透視図である。また、図５Ｂは、本発明の実施の形態１に係る第１の変形例を示す保持容量素子の電極構成を表す斜視図である。図５Ａ及び図５Ｂに記載された保持容量素子２３Ｂは、図３Ａ及び図３Ｂに記載された保持容量素子２３Ａと比較して、回路配線機能を有さない方の容量電極部及び切断可能部の構成が異なる。以下、保持容量素子２３Ａと同じ点は説明を省略し、異なる点を中心に説明する。
【００６９】
図５Ａ及び図５Ｂに記載された保持容量素子２３Ｂは、図２に記載された保持容量素子２３の一例であり、上側電極層２３３と下側電極層２３４とそれらの間に形成された絶縁層（図示せず）とで構成されている。
【００７０】
上側電極層２３３は、上側容量電極部２３３ａ及び２３３ｂと切断可能部２３３ｓとを同一面内に有する。上側容量電極部２３３ａと上側容量電極部２３３ｂとは、第一の切断可能部である切断可能部２３３ｓを介して接続されている。また下側電極層２３４は、下側容量電極部２３４ａ、２３４ｃ及び２３４ｃと切断可能部２３４ｓ１及び２３４ｓ２とを同一面内に有する。第一の下側容量電極部である下側容量電極部２３４ａと第二の下側容量電極部である下側容量電極部２３４ｂとは、第二の切断可能部である切断可能部２３４ｓ１を介して接続されている。また、第一の下側容量電極部である下側容量電極部２３４ａと第三の下側容量電極部である下側容量電極部２３４ｃとは、第四の切断可能部である切断可能部２３４ｓ２を介して接続されている。
【００７１】
上側容量電極部２３３ｂは、容量素子の片側電極としてだけではなく、第一の回路素子である回路素子１と第二の回路素子である回路素子２とを接続する回路配線としても機能している。また、下側容量電極部２３４ａは、容量素子の片側電極としてだけではなく、第三の回路素子である回路素子３と第四の回路素子である回路素子４とを接続する回路配線としても機能している。
【００７２】
また、上側電極層２３３の有する切断可能部２３３ｓは、下側電極層２３４の有する下側容量電極部２３４ａ、２３４ｂ、２３４ｃ及び切断可能部２３４ｓ１及び２３４ｓ２が積層方向に投影された領域を除く領域に形成されている。同様に、下側電極層２３４の有する切断可能部２３４ｓ１及び２３４ｓ２は、上側電極層の有する上側容量電極部２３３ａ、２３３ｂ及び切断可能部２３３ｓが積層方向に投影された領域を除く領域に形成されている。これにより、切断可能部２３３ｓ、２３４ｓ１または２３４ｓ２へのレーザー照射により、容量素子を構成する上側容量電極部、下側容量電極部及び切断しない切断可能部を損傷させることを回避できる。よって、保持容量素子２３Ｂは、切除された電極部の面積比だけ静電容量は減少するものの、データ線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで発光素子を発光させることが可能となる。
【００７３】
上記構成により、正常画素の有する保持容量素子２３Ｂは、図５Ａに記載されたように、上側容量電極部２３３ａと下側容量電極部２３４ａとの間、上側容量電極部２３３ｂと下側容量電極部２３４ｂとの間、及び上側容量電極部２３３ｂと下側容量電極部２３４ｃとの間において、それぞれ、所定の静電容量Ｃ２ａ、Ｃ２ｂ及びＣ２ｃを保持することが可能である。
【００７４】
さらに、図５Ａ及び図５Ｂには、発光画素１１の有する保持容量素子２３Ｂが、上側容量電極部２３３ｂと下側容量電極部２３４ｂとの間でショート５２を起こしている例が記載されている。これにより、上側電極層２３３と下側電極層２３４との間に印加された電圧により保持容量素子２３Ｂに蓄積されるべき電荷が、上記ショート５２により保持されない。この場合に、このような不良発光画素に対して、保持容量素子２３Ｂにレーザーを照射して切断可能部２３４ｓ１を切断することにより、上側容量電極部２３３ａと下側容量電極部２３４ａとの間の静電容量保持機能、上側容量電極部２３３ｂと下側容量電極部２３４ｃとの間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００７５】
以上により、リペアされた保持容量素子２３Ｂの静電容量は、本来有すべき静電容量（Ｃ２ａ＋Ｃ２ｂ＋Ｃ２ｃ）から、切除された電極部の面積比だけ静電容量値は減少して静電容量（Ｃ２ａ＋Ｃ２ｃ）となるものの、信号線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層１１Ｂを発光させることが可能となる。つまり、容量素子の片側電極が２つの電極部に分割されている保持容量素子２３Ａと比較して、保持容量素子２３Ｂは、分割された３つの電極部のうち１電極部のみを切り離すことで、リペア後でも回路配線の特性が維持される。よって、リペア後の保持容量素子２３Ｂの有する静電容量は、リペア不要の保持容量素子２３Ｂの有する静電容量に対して減少分を小さくすることが可能となる。
【００７６】
なお、図５Ａ及び図５Ｂに記載されたショート５２の代わりに、上側容量電極部２３３ａと下側容量電極部２３４ａとがショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ｂにレーザーを照射して切断可能部２３３ｓを切断することにより、上側容量電極部２３３ｂと下側容量電極部２３４ｂとの間の静電容量保持機能、上側容量電極部２３３ｂと下側容量電極部２３４ｃとの間の静電容量保持機能及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【００７７】
また、上側容量電極部２３３ｂと下側容量電極部２３４ｃとがショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ｂにレーザーを照射して切断可能部２３４ｓ２を切断することにより、上側容量電極部２３３ａと下側容量電極部２３４ａとの間の静電容量保持機能、上側容量電極部２３３ｂと下側容量電極部２３４ｂとの間の静電容量保持機能及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【００７８】
また、上側容量電極部２３３ｂと対向する下側容量電極部が、下側容量電極部２３４ｂと２３４ｃとを備える構造の代わりに、下側容量電極部２３４ａと対向する上側容量電極部が、２つの上側容量電極部を備える構造であっても、図５Ａ及び図５Ｂに記載された保持容量素子２３Ｂと同様の効果を奏する。
【００７９】
また、上側容量電極部２３３ｂと対向する下側容量電極部が下側容量電極部２３４ｂと２３４ｃとを備える構造、及び、下側容量電極部２３４ａと対向する上側容量電極部が２つの上側容量電極部を備える構造、の双方を有する構造であっても、図５Ａ及び図５Ｂに記載された保持容量素子２３Ｂと同様の効果を奏する。
【００８０】
つまり、本発明の実施の形態に係る保持容量素子は、上側容量電極部２３３ｂと対向する下側容量電極部が下側容量電極部２３４ｂと２３４ｃとを備え、及び／又は、下側容量電極部２３４ａと対向する上側容量電極部が２つの上側容量電極部を備えるものである。
【００８１】
図６Ａは、本発明の実施の形態１に係る第２の変形例を示す保持容量素子の電極構成を表す上面透視図である。また、図６Ｂは、本発明の実施の形態１に係る第２の変形例を示す保持容量素子の電極構成を表す斜視図である。図６Ａ及び図６Ｂに記載された保持容量素子２３Ｃは、図５Ａ及び図５Ｂに記載された保持容量素子２３Ｂと比較して、回路配線を共用しない方の容量電極部及び切断可能部の構成が異なる。以下、保持容量素子２３Ｂと同じ点は説明を省略し、異なる点を中心に説明する。
【００８２】
図６Ａ及び図６Ｂに記載された保持容量素子２３Ｃは、図２に記載された保持容量素子２３の一例であり、上側電極層２３５と下側電極層２３６とそれらの間に形成された絶縁層（図示せず）とで構成されている。
【００８３】
上側電極層２３５は、上側容量電極部２３５ａ、２３５ｂ、２３５ｃ及び２３５ｄと切断可能部２３５ｓ１、２３５ｓ２、２３５ｓ３及び２３５ｓ４とを同一面内に有する。第一の上側容量電極部である上側容量電極部２３５ａと第二の上側容量電極部である上側容量電極部２３５ｂとは、第一の切断可能部である切断可能部２３５ｓ４を介して接続され、上側容量電極部２３５ａと第三の上側容量電極部である上側容量電極部２３５ｄとは、第三の切断可能部である切断可能部２３５ｓ３を介して接続され、上側容量電極部２３５ｂと第四の上側容量電極部である上側容量電極部２３５ｃとは、第五の切断可能部である切断可能部２３５ｓ１を介して接続され、上側容量電極部２３５ｄと上側容量電極部２３５ｃとは、第六の切断可能部である切断可能部２３５ｓ２を介して接続されている。また下側電極層２３６は、下側容量電極部２３６ａ及び２３６ｂと切断可能部２３６ｓとを同一面内に有する。第一の下側容量電極部である下側容量電極部２３６ｂと第二の下側容量電極部である下側容量電極部２３６ａとは、第二の切断可能部である切断可能部２３６ｓを介して接続されている。
【００８４】
上側容量電極部２３５ａは、容量素子の片側電極としてだけではなく、第一の回路素子である回路素子１と第二の回路素子である回路素子２とを接続する回路配線としても機能している。また、下側容量電極部２３６ｂは、容量素子の片側電極としてだけではなく、第三の回路素子である回路素子３と第四の回路素子である回路素子４とを接続する回路配線としても機能している。
【００８５】
また、上側電極層２３５の有する切断可能部２３５ｓ１〜２３５ｓ４は、下側電極層２３６の有する下側容量電極部２３６ａ、２３６ｂ及び切断可能部２３６ｓが積層方向に投影された領域を除く領域に形成されている。同様に、下側電極層２３６の有する切断可能部２３６ｓは、上側電極層の有する上側容量電極部２３５ａ〜２３５ｄ及び切断可能部２３５ｓ１〜２３５ｓ４が積層方向に投影された領域を除く領域に形成されている。これにより、切断可能部２３５ｓ１〜２３５ｓ４または２３６ｓへのレーザー照射により、容量素子を構成する上側容量電極部、下側容量電極部及び切断しない切断可能部を損傷させることを回避できる。よって、保持容量素子２３Ｃは、切除された電極部の面積比だけ静電容量は減少するものの、データ線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで発光素子を発光させることが可能となる。
【００８６】
上記構成により、正常画素の有する保持容量素子２３Ｃは、図６Ａに記載されたように、上側容量電極部２３５ａと下側容量電極部２３６ａとの間、上側容量電極部２３５ｂと下側容量電極部２３６ｂとの間、上側容量電極部２３５ｃと下側容量電極部２３６ｂとの間、及び上側容量電極部２３５ｄと下側容量電極部２３６ｂとの間において、それぞれ、所定の静電容量Ｃ３ｄ、Ｃ３ｃ、Ｃ３ａ及びＣ３ｂを保持することが可能である。
【００８７】
さらに、図６Ａ及び図６Ｂには、発光画素１１の有する保持容量素子２３Ｃが、上側容量電極部２３５ｃと下側容量電極部２３６ｂとの間でショート５３を起こしている例が記載されている。これにより、上側電極層２３５と下側電極層２３６との間に印加された電圧により保持容量素子２３Ｃに蓄積されるべき電荷が、上記ショート５３により保持されない。この場合に、このような不良発光画素に対して、保持容量素子２３Ｃにレーザーを照射して切断可能部２３５ｓ１及び２３５ｓ２を切断することにより、上側容量電極部２３５ａと下側容量電極部２３６ａとの間の静電容量保持機能、上側容量電極部２３５ｂと下側容量電極部２３６ｂとの間の静電容量保持機能、上側容量電極部２３５ｄと下側容量電極部２３６ｂとの間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００８８】
以上により、リペアされた保持容量素子２３Ｃの静電容量は、本来有すべき静電容量（Ｃ３ａ＋Ｃ３ｂ＋Ｃ３ｃ＋Ｃ３ｄ）から、切除された電極部の面積比だけ静電容量値は減少して（Ｃ３ｂ＋Ｃ３ｃ＋Ｃ３ｄ）となるものの、信号線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層１１Ｂを発光させることが可能となる。つまり、容量素子の片側電極が３つの電極部に分割されている保持容量素子２３Ｂと比較して、保持容量素子２３Ｃは、分割された４つの電極部のうち１電極部のみを切り離すことで、リペア後でも回路配線の特性が維持される。よって、リペア後の保持容量素子２３Ｃの有する静電容量は、リペア不要の保持容量素子２３Ｃの有する静電容量に対して減少分を小さくすることが可能となる。
【００８９】
なお、図６Ａ及び図６Ｂに記載されたショート５３の代わりに、上側容量電極部２３５ｂと下側容量電極部２３６ｂとの間がショート不良を起こしている場合、及び、上側容量電極部２３５ｄと下側容量電極部２３６ｂとの間がショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ｃにレーザーを照射して、それぞれの場合において、切断可能部２３５ｓ４ならびに２３５ｓ１、及び、切断可能部２３５ｓ２ならびに２３５ｓ３を切断することにより、上側電極層２３５と下側電極層２３６との間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【００９０】
また、図６Ａ及び図６Ｂに記載されたショート５３の代わりに、上側容量電極部２３５ａと下側容量電極部２３６ａとがショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ｃにレーザーを照射して切断可能部２３６ｓを切断することにより、上側電極層２３５と下側電極層２３６との間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【００９１】
また、下側容量電極部２３６ｂと対向する上側容量電極部が、上側容量電極部２３５ｂ、２３５ｃ及び２３５ｄを備える構造の代わりに、下側容量電極部２３６ｂが、３つの下側容量電極部を備える構造であっても、図６Ａ及び図６Ｂに記載された保持容量素子２３Ｃと同様の効果を奏する。
【００９２】
また、下側容量電極部２３６ｂと対向する上側容量電極部が、上側容量電極部２３５ｂ、２３５ｃ及び２３５ｄを備える構造、及び、下側容量電極部２３６ｂが、３つの下側容量電極部を備える構造、の双方を有する構造であっても、図６Ａ及び図６Ｂに記載された保持容量素子２３Ｃと同様の効果を奏する。
【００９３】
つまり、本発明の実施の形態に係る保持容量素子は、下側容量電極部２３６ｂと対向する上側容量電極部が、上側容量電極部２３５ｂ、２３５ｃ及び２３５ｄを備え、及び／又は、下側容量電極部２３６ｂが、３つの下側容量電極部を備えるものである。
【００９４】
図７Ａは、本発明の実施の形態１に係る第３の変形例を示す保持容量素子の電極構成を表す上面透視図である。また、図７Ｂは、本発明の実施の形態１に係る第３の変形例を示す保持容量素子の電極構成を表す斜視図である。図７Ａ及び図７Ｂに記載された保持容量素子２３Ｄは、図５Ａ及び図５Ｂに記載された保持容量素子２３Ｂと比較して、切断可能部の構成が異なる。以下、保持容量素子２３Ｂと同じ点は説明を省略し、異なる点を中心に説明する。
【００９５】
図７Ａ及び図７Ｂに記載された保持容量素子２３Ｄは、図２に記載された保持容量素子２３の一例であり、上側電極層２３７と下側電極層２３８とそれらの間に形成された絶縁層（図示せず）とで構成されている。
【００９６】
上側電極層２３７は、上側容量電極部２３７ａ及び２３７ｂと切断可能部２３７ｓとを同一面内に有する。上側容量電極部２３７ａと上側容量電極部２３７ｂとは、第一の切断可能部である切断可能部２３７ｓを介して接続されている。また下側電極層２３８は、下側容量電極部２３８ａ、２３８ｂ及び２３８ｃと切断可能部２３８ｓ１及び２３８ｓ２とを同一面内に有する。第一の下側容量電極部である下側容量電極部２３８ａと第二の下側容量電極部である下側容量電極部２３８ｂとは、第二の切断可能部である切断可能部２３８ｓ１を介して接続されている。また、下側容量電極部２３８ｂと第三の下側容量電極部である下側容量電極部２３８ｃとは、第四の切断可能部である切断可能部２３８ｓ２を介して接続されている。
【００９７】
上側容量電極部２３７ｂは、容量素子の片側電極としてだけではなく、第一の回路素子である回路素子１と第二の回路素子である回路素子２とを接続する回路配線としても機能している。また、下側容量電極部２３８ａは、容量素子の片側電極としてだけではなく、第三の回路素子である回路素子３と第四の回路素子である回路素子４とを接続する回路配線としても機能している。
【００９８】
また、上側電極層２３７の有する切断可能部２３７ｓは、下側電極層２３８の有する下側容量電極部２３８ａ、２３８ｂ、２３８ｃ及び切断可能部２３８ｓ１及び２３８ｓ２が積層方向に投影された領域を除く領域に形成されている。同様に、下側電極層２３８の有する切断可能部２３８ｓ１及び２３８ｓ２は、上側電極層の有する上側容量電極部２３７ａ、２３７ｂ及び切断可能部２３７ｓが積層方向に投影された領域を除く領域に形成されている。特に、上側容量電極部２３７ｂには、切断可能部２３８ｓ２と対向する領域に所定の大きさを有する開口部が形成されている。これにより、切断可能部２３７ｓ、２３８ｓ１または２３８ｓ２へのレーザー照射により、容量素子を構成する上側容量電極部、下側容量電極部及び切断しない切断可能部を損傷させることを回避できる。よって、保持容量素子２３Ｄは、切除された電極部の面積比だけ静電容量は減少するものの、データ線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで発光素子を発光させることが可能となる。
【００９９】
上記構成により、正常画素の有する保持容量素子２３Ｄは、図７Ａに記載されたように、上側容量電極部２３７ａと下側容量電極部２３８ａとの間、上側容量電極部２３７ｂと下側容量電極部２３８ｂとの間、及び上側容量電極部２３７ｂと下側容量電極部２３８ｃとの間において、それぞれ、所定の静電容量Ｃ４ａ、Ｃ４ｂ及びＣ４ｃを保持することが可能である。
【０１００】
さらに、図７Ａ及び図７Ｂには、発光画素１１の有する保持容量素子２３Ｄが、上側容量電極部２３７ｂと下側容量電極部２３８ｃとの間でショート５４を起こしている例が記載されている。これにより、上側電極層２３７と下側電極層２３８との間に印加された電圧により保持容量素子２３Ｄに蓄積されるべき電荷が、上記ショート５４により保持されない。この場合に、このような不良発光画素に対して、保持容量素子２３Ｄにレーザーを照射して切断可能部２３８ｓ２を切断することにより、上側容量電極部２３７ａと下側容量電極部２３８ａとの間の静電容量保持機能、上側容量電極部２３７ｂと下側容量電極部２３８ｂとの間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【０１０１】
以上により、リペアされた保持容量素子２３Ｄの静電容量は、本来有すべき静電容量（Ｃ４ａ＋Ｃ４ｂ＋Ｃ４ｃ）から、切除された電極部の面積比だけ静電容量値は減少して（Ｃ４ａ＋Ｃ４ｂ）となるものの、信号線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層１１Ｂを発光させることが可能となる。つまり、容量素子の片側電極が２つの電極部に分割されている保持容量素子２３Ａと比較して、保持容量素子２３Ｄは、分割された３つの電極部のうち１電極部のみを切り離すことで、リペア後でも回路配線の特性が維持される。よって、リペア後の保持容量素子２３Ｄの有する静電容量は、リペア不要の保持容量素子２３Ｄの有する静電容量に対して減少分を小さくすることが可能となる。
【０１０２】
なお、図７Ａ及び図７Ｂに記載されたショート５４の代わりに、上側容量電極部２３７ｂと下側容量電極部２３８ｂとがショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ｄにレーザーを照射して切断可能部２３８ｓ１を切断することにより、上側容量電極部２３７ａと下側容量電極部２３８ａとの間の静電容量保持機能、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【０１０３】
また、図７Ａ及び図７Ｂに記載されたショート５４の代わりに、上側容量電極部２３７ａと下側容量電極部２３８ａとがショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ｄにレーザーを照射して切断可能部２３７ｓを切断することにより、上側容量電極部２３７ｂと下側容量電極部２３８ｂとの間の静電容量保持機能、上側容量電極部２３７ｂと下側容量電極部２３８ｃとの間の静電容量保持機能及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【０１０４】
また、上側容量電極部２３７ｂと対向する下側容量電極部が、下側容量電極部２３８ｂと２３８ｃとを備える構造の代わりに、下側容量電極部２３８ａと対向する上側容量電極部が、２つの上側容量電極部を備える構造であっても、図７Ａ及び図７Ｂに記載された保持容量素子２３Ｄと同様の効果を奏する。
【０１０５】
また、上側容量電極部２３７ｂと対向する下側容量電極部が下側容量電極部２３８ｂと２３８ｃとを備える構造、及び、下側容量電極部２３８ａと対向する上側容量電極部が２つの上側容量電極部を備える構造、の双方を有する構造であっても、図７Ａ及び図７Ｂに記載された保持容量素子２３Ｄと同様の効果を奏する。
【０１０６】
つまり、本実施の形態に係る保持容量素子は、上側容量電極部２３７ｂと対向する下側容量電極部が下側容量電極部２３８ｂと２３８ｃとを備え、及び／又は、下側容量電極部２３８ａと対向する上側容量電極部が２つの上側容量電極部を備えるものである。
【０１０７】
なお、実施の形態１において、上側電極層２３１、２３３、２３５、２３７及び下側電極層２３２、２３４、２３６、２３８の有する各容量電極部は同一形状である必要はなく、また、同一面積である必要もない。表示画素のレイアウト上の制約により形状は任意である。
【０１０８】
近年要求されている表示パネルの高精細化に対応すべく、発光画素数の増加による画素回路の高密度化を達成するためには、特に、面積比率の高い保持容量素子のレイアウトを工夫する必要がある。これに対して、本実施の形態に示すように、保持容量素子を、本来の機能である容量保持機能と、各回路素子を接続する回路配線機能とを共用させることが有効な手段となる。しかしながら、画素機能を確保すべく回路配線としての導通特性を維持させることは必須であるため、従来の構成では、容量素子のリペア時において、回路配線と共用された電極に短絡欠陥などが存在しても、当該不良電極を回路から切断することが不可能であった。つまり、容量素子の不良部の切り離しを行なうことができる部分に制限があった。
【０１０９】
本発明では、回路配線が、一部容量素子と共用されている構成であっても、リペア時に容量素子の不良部の切り離しを行なうことができる部分に制限がない構成をとっているので、常にリペア後でも回路配線の特性が維持される。
【０１１０】
（実施の形態２）
本実施の形態では、本発明の表示装置の製造方法について説明する。本発明の表示装置の製造方法は、駆動回路層の形成工程、表示素子層の形成工程、及び画素回路の検査工程、及び保持容量素子のリペア工程を含む。ここでは、従来の表示装置の製造方法と異なる工程、つまり、駆動回路層の有する保持容量素子２３Ａの形成工程及び画素回路の検査工程及びリペア工程を中心に説明する。
【０１１１】
図８は、本発明の実施の形態２に係る表示装置の製造方法を示す動作フローチャートである。
【０１１２】
まず、保持容量素子２３Ａ、及びその周辺素子であるスイッチングトランジスタ２１、駆動トランジスタ２２、及び回路配線などを適宜配置させた駆動回路層１１Ａを形成する（Ｓ０１）。
【０１１３】
具体的には、図２に記載された駆動回路層１１Ａの一層として、メタルマスク製膜、リフトオフ及びエッチングなどの手法を用いて、例えば、ＭｏとＷとの合金からなる下側電極層２３２を、図３Ｂに記載された形状に形成する。このとき、下側電極層２３２は、回路素子３であるスイッチングトランジスタ２１（のソース電極）と、回路素子４である駆動トランジスタ２２（のゲート電極）とを接続するように形成される。次に、下側電極層２３２の上に、例えば、ＳｉＯｘまたはＳｉＮなどからなる絶縁層を、下側電極層２３２を覆うように形成する。このとき、必要に応じて、絶縁層の表面を平坦化することが好ましい。次に、絶縁層の上に、メタルマスク製膜、リフトオフ及びエッチングなどの手法を用いて、例えば、ＭｏとＷとの合金／Ａｌ／ＭｏとＷとの合金の積層構造からなる上側電極層２３１を、図３Ｂに記載された形状に形成する。このとき、上側電極層２３１は、回路素子１である電源線１６と、回路素子２である駆動トランジスタ２２（のドレイン電極）とを接続するように形成される。上記ステップＳ０１は、駆動回路形成ステップに相当する。
【０１１４】
次に、駆動回路層１１Ａの上に、駆動回路層１１Ａの平坦化工程を経た後、有機ＥＬ素子２４を有する表示素子層１１Ｂを形成する（Ｓ０２）。
【０１１５】
具体的には、表示素子層１１Ｂは、例えば、陽極、正孔注入層、正孔輸送層、有機発光層、バンク層、電子注入層、及び透明陰極を有する。上記ステップＳ０２は、表示素子形成ステップに相当する。
【０１１６】
次に、全ての発光画素１１について、保持容量素子２３Ａの電気特性を検査し、短絡状態にある保持容量素子２３Ａを有する発光画素１１を特定する（Ｓ０３）。
【０１１７】
具体的には、例えば、信号線１２にアレイテスタ（Ａｇｉｌｅｎｔ社：ＨＳ１００）を接続し、信号線１２を介して各発光画素１１へ順次テスト電圧を出力して保持容量素子２３Ａに当該電圧を書き込む。その後、アレイテスタは、保持容量素子２３Ａに書き込まれた電圧を、所定のタイミングにて、信号線１２を介し読み込む。これにより、読み込んだ電圧が所定の電圧に満たない発光画素１１を特定する。これにより、異常な保持容量素子２３Ａを有する発光画素の画素限定プロセスが完了する。
【０１１８】
次に、特定した発光画素１１の保持容量素子２３Ａを観察し、異常箇所の領域を特定する（Ｓ０４）。
【０１１９】
具体的には、例えば、保持容量素子２３Ａが形成された領域の表面凹凸形状を顕微鏡観察する。導電性パーティクルが偏在した領域は、凸形状となる場合が多い。これにより、異常な保持容量素子２３Ａのエリア限定プロセスが完了し、異常な容量電極部が特定される。なお、このエリア限定プロセスは、検査員が実行してもよいし、また、画像認識機能を有する自動測定で実行してもよい。上記ステップＳ０３及びＳ０４は、検査ステップに相当する。
【０１２０】
次に、特定した異常箇所を含む容量電極部が接続されている所定の切断可能部の一部にレーザーを照射し、当該容量電極部を他の容量電極部から電気絶縁させる（Ｓ０５）。なお、特定された異常箇所を含む容量電極部は、回路配線が切断されないように表示画素から切り離される。具体的には、図３Ａ及び図３Ｂに記載された保持容量素子２３Ａにおいて、第一の上側容量電極部である上側容量電極部２３１ｂと第二の下側容量電極部である下側容量電極部２３２ｂとの間に短絡不良が生じている場合には、第二の切断可能部である切断可能部２３２ｓを切断し、第一の下側容量電極部である下側容量電極部２３２ａと第二の上側容量電極部である上側容量電極部２３１ａとの間に短絡不良が生じている場合には、第一の切断可能部である切断可能部２３１ｓを切断する。
【０１２１】
ここで、所定の切断可能部の一部にレーザーを照射することにより切断可能な形状は、使用されるレーザーの仕様と密接な関係があり、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ  Ａｌｕｍｉｎｉｕｍ  Ｇａｒｎｅｔ）レーザーを光源としたレーザー発振器を用いて、例えば、波長５３２ｎｍ、パルス幅１０ｎｓ、パワー０．５ｍＷを出力パラメータとしたレーザーを使用した場合、切断可能部の幅が４μｍ、膜厚が１５０ｎｍであれば、他の正常な電極ブロックを損傷させることなく、切断可能部は切断される。このとき、切断可能部の材料としては、例えば、前述したＭｏとＷとの合金／アルミニウム（Ａｌ）／ＭｏとＷとの合金の積層構造が挙げられる。上記ステップＳ０５は、切断ステップに相当する。
【０１２２】
最後に、上述したレーザー照射を実施した発光画素１１の動作確認を行う（Ｓ０６）。
【０１２３】
以上の製造方法により、画素回路の高密度化の実現策として回路配線と容量素子とを共用させる場合に、容量素子の不良部の切り離しを行なうことができる部分に制限がない状態でリペアすることが可能となる。よって、ショート不良箇所をリペア切断しても回路配線としての導通機能を維持し、かつ、容量保持機能を確保することができる。よって、画素回路が高密度化されても、ショート不良の保持容量素子を有する不良発光画素を正常発光タイミングで発光させることができ、発光パネルの表示品質を向上させることが可能となる。
【０１２４】
なお、検査ステップＳ０３及びＳ０４、ならびに切断ステップＳ０５は、表示素子形成ステップＳ０２の前に実施してもよい。つまり、上側電極層２３１が形成された段階、または、駆動回路層１１Ａの平坦化処理がなされた段階で実施されてもよく、また、表示素子層１１Ｂ及びその後の封止工程がなされた段階で実施されてもよい。
【０１２５】
（実施の形態３）
本実施の形態では、実施の形態１に係る保持容量素子と駆動回路層１１Ａを構成するその他の回路素子とが配置された発光画素のレイアウト構成、及びその効果について説明する。
【０１２６】
図９Ａは、従来の表示装置の有する発光画素の第１のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線１２と、走査線１３と、スイッチングトランジスタ２１と、駆動トランジスタ２２と静電容量Ｃ１を有する保持容量素子と、回路配線とが描かれている。また、スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層は下側電極層であり、ソース電極及びドレイン電極が形成された層は上側電極層となっている。発光画素における面積比率の高い、静電容量Ｃ１を有する保持容量素子は、スイッチングトランジスタ２１と駆動トランジスタ２２とを接続する回路配線３００を共用しているが、静電容量Ｃ１を有する保持容量素子の各電極層は１つの容量電極部で構成されている。このレイアウトにおいて、静電容量Ｃ１を有する保持容量素子にショート不良が発生した場合には、切断可能箇所として切断可能部３０１ｓ１、３０１ｓ２及び３０２ｓが挙げられる。しかしながら、いずれの場合にも、静電容量Ｃ１を有する保持容量素子の容量保持機能が消失し、不良発光画素を正常発光タイミングで発光させるように回復させることは不可能である。
【０１２７】
図９Ｂは、従来の表示装置の有する発光画素の第２のレイアウト図である。同図に記載されたレイアウトは、図９Ａに記載されたレイアウトと比較して、保持容量素子の上側電極層が、分割されている点が異なる。このレイアウトにおいて、静電容量Ｃ１を有する容量電極部にショート不良が発生した場合には、切断可能箇所として切断可能部３０４ｓが挙げられる。また、静電容量Ｃ２を有する容量電極部にショート不良が発生した場合には、切断可能箇所として切断可能部３０５ｓが挙げられる。いずれの場合においても、保持容量素子の静電容量は半減するものの、容量保持機能は維持され、不良発光画素を正常発光タイミングで発光させるように回復させることは可能である。しかしながら、保持容量素子の下側電極層が分割されていないため、保持容量素子として連続した領域が必要であり、発光画素のレイアウトの自由度が制限される。
【０１２８】
これに対し、本発明の保持容量素子の構成を発光画素のレイアウト構成に適用すれば、リペア後の発光画素の容量保持機能は維持され、不良発光画素を正常発光タイミングで発光させるように回復させ、かつ、発光画素のレイアウトの自由度が確保されるので、画素回路の高密度化に対応することが可能となる。以下、本発明によれば、図９Ｂに記載された従来のレイアウトと比較して、発光画素のレイアウトの自由度が確保されることを説明する。
【０１２９】
図９Ｃは、本発明の表示装置の有する発光画素の第１のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線１２と、走査線１３と、スイッチングトランジスタ２１と、駆動トランジスタ２２と保持容量素子２３Ａと、回路配線とが描かれている。また、スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層は下側電極層２３２であり、ソース電極及びドレイン電極が形成された層は上側電極層２３１となっている。保持容量素子２３Ａの上側電極層２３１は、上側容量電極部２３１ａ及び２３１ｂと、それらを接続している切断可能部２３１ｓとを備える。また、上側容量電極部２３１ｂは、駆動トランジスタ２２（のドレイン電極）と電源線（図示せず）とを接続する回路配線３１を共用している。一方、保持容量素子２３Ａの下側電極層２３２は、下側容量電極部２３２ａ及び２３２ｂと、それらを接続している切断可能部２３２ｓとを備える。下側容量電極部２３２ａは、スイッチングトランジスタ２１（のソース電極）と駆動トランジスタ２２（のゲート電極）とを接続する回路配線３２を共用している。このレイアウトにおいて、上側容量電極部２３１ａと下側容量電極部２３２ａとの間にショート不良が発生した場合には、切断可能箇所として切断可能部２３１ｓが挙げられる。また、上側容量電極部２３１ｂと下側容量電極部２３２ｂとの間にショート不良が発生した場合には、切断可能箇所として切断可能部２３２ｓが挙げられる。いずれの場合においても、保持容量素子の静電容量は半減するものの、容量保持機能は維持され、不良発光画素を正常発光タイミングで発光させるように回復させることが可能である。さらに、保持容量素子の上側電極層２３１及び下側電極層２３２の両方が、それぞれ、回路配線機能を保持しつつ２分割されているため、保持容量素子として連続した領域が必要でない。そのため、発光画素のレイアウトの自由度が確保でき、保持容量素子を構成する各容量電極部をレイアウトに応じて離間して配置することが可能となり、図９Ｃに記載されたように、画素回路の必要面積を縮小することが可能となる。よって、画素回路の高密度化に対応することが可能となる。
【０１３０】
図１０Ａは、従来の表示装置の有する発光画素の第３のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、表示装置が高密度化され、かつ、発光画素が細長い形状である場合のレイアウトである。静電容量Ｃ１を有する保持容量素子の上側電極層は、駆動トランジスタ２２と電源線１６とを接続する回路配線３０６を共用しているが、静電容量Ｃ１を有する保持容量素子の各電極層は１つの容量電極部で構成されている。この構成において、回路配線３０６を共用する部分にてショート不良が発生した場合には、リペアすることが不可能である。さらに、発光画素の形状が小さく、かつ、細長くなるにつれ、回路配線３０６を共用する割合が高くなり、リペア不能となる確率が高くなる。
【０１３１】
これに対し、本発明の保持容量素子の構成を、細長形状の発光画素のレイアウト構成に適用すれば、リペア後の発光画素の容量保持機能は維持され、不良発光画素を正常発光タイミングで発光させるように回復させ、かつ、発光画素のレイアウトの自由度が確保されるので、画素回路の高密度化に対応することが可能となる。
【０１３２】
図１０Ｂは、本発明の表示装置の有する発光画素の第２のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、表示装置が高密度化され、かつ、発光画素が細長い形状である場合のレイアウトである。スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層は下側電極層２３２であり、ソース電極及びドレイン電極が形成された層は上側電極層２３１となっている。保持容量素子２３Ａの上側電極層２３１は、上側容量電極部２３１ａ及び２３１ｂと、それらを接続している切断可能部２３１ｓとを備える。また、上側容量電極部２３１ｂは、駆動トランジスタ２２（のドレイン電極）と電源線（図示せず）とを接続する回路配線３３を共用している。一方、保持容量素子２３Ａの下側電極層２３２は、下側容量電極部２３２ａ及び２３２ｂと、それらを接続している切断可能部２３２ｓとを備える。下側容量電極部２３２ａは、スイッチングトランジスタ２１（のソース電極）と駆動トランジスタ２２（のゲート電極）とを接続する回路配線３４を共用している。このレイアウトにおいて、上側電極層と下側電極層との間にショート不良が発生した場合には、図９Ｃに記載された保持容量素子と同様にして切断可能部を選択する。これにより、表示装置が高密度化され、かつ、発光画素が細長い形状である場合でも、容量保持機能は維持され、不良発光画素を正常発光タイミングで発光させるように回復させることが可能である。本発明によれば、画素回路の高密度化において、あらゆる発光画素形状にも対応することが可能となる。
【０１３３】
図１１Ａは、本発明の表示装置の有する発光画素の第３のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線１２と、走査線１３と、スイッチングトランジスタ２１と、駆動トランジスタ２２と保持容量素子２３Ａと、回路配線とが描かれている。また、スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層は下側電極層２３２であり、ソース電極及びドレイン電極が形成された層は上側電極層２３１となっている。図１１Ａに記載されたレイアウト図は、図１０Ｂに記載されたレイアウト図と比較して、下側電極層２３２において分割された下側容量電極部２３２ａと２３２ｂとの間に、駆動トランジスタ２２の構成電極が介在している点が異なる。
【０１３４】
保持容量素子２３Ａの上側電極層２３１は、上側容量電極部２３１ａ及び２３１ｂと、それらを接続している切断可能部２３１ｓとを備える。また、上側容量電極部２３１ｂは、駆動トランジスタ２２（のドレイン電極）と電源線（図示せず）とを接続する回路配線３５を共用している。一方、保持容量素子２３Ａの下側電極層２３２は、下側容量電極部２３２ａ及び２３２ｂと、それらを接続している切断可能部２３２ｓとを備える。下側容量電極部２３２ａは、スイッチングトランジスタ２１（のソース電極）と駆動トランジスタ２２（のゲート電極）とを接続する回路配線３６を共用している。さらに、切断可能部２３２ｓと下側容量電極部２３２ａとの間に、駆動トランジスタの構成電極であるゲートメタル層が介在している。このレイアウトにおいて、上側電極層と下側電極層との間にショート不良が発生した場合には、図９Ｃに記載された保持容量素子と同様にして切断可能部を選択する。
【０１３５】
図１１Ａに記載されたレイアウトによれば、保持容量素子の上側電極層２３１及び下側電極層２３２の両方が、それぞれ、回路配線機能を保持しつつ２分割されているだけでなく、２分割された容量電極部の接続パス上に、さらに、回路素子の構成電極を介在させている。そのため、図９Ｃ及び図１０Ｂに記載された発光画素のレイアウトと比較して、さらに、レイアウトの自由度が確保されるので、画素回路の必要面積を縮小することが可能となる。よって、画素回路の高密度化に対応することが可能となる。
【０１３６】
図１１Ｂは、本発明の表示装置の有する発光画素の第４のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線１２と、走査線１３と、スイッチングトランジスタ２１と、駆動トランジスタ２２と保持容量素子２３Ａと、回路配線とが描かれている。また、スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層は下側電極層２３２であり、ソース電極及びドレイン電極が形成された層は上側電極層２３１となっている。図１１Ｂに記載されたレイアウト図は、図１０Ｂに記載されたレイアウト図と比較して、上側電極層２３１において分割された上側容量電極部２３１ａと２３１ｂとの間に、駆動トランジスタ２２の構成電極が介在している点が異なる。
【０１３７】
保持容量素子２３Ａの上側電極層２３１は、上側容量電極部２３１ａ及び２３１ｂと、それらを接続している切断可能部２３１ｓとを備える。また、上側容量電極部２３１ｂは、駆動トランジスタ２２（のドレイン電極）と電源線（図示せず）とを接続する回路配線３７を共用している。さらに、切断可能部２３１ｓと上側容量電極部２３１ｂとの間に、駆動トランジスタの構成電極であるドレインメタル層が介在している。一方、保持容量素子２３Ａの下側電極層２３２は、下側容量電極部２３２ａ及び２３２ｂと、それらを接続している切断可能部２３２ｓとを備える。下側容量電極部２３２ａは、スイッチングトランジスタ２１（のソース電極）と駆動トランジスタ２２（のゲート電極）とを接続する回路配線３８を共用している。このレイアウトにおいて、上側電極層と下側電極層との間にショート不良が発生した場合には、図９Ｃに記載された保持容量素子と同様にして切断可能部を選択する。
【０１３８】
図１１Ｂに記載されたレイアウトによれば、保持容量素子の上側電極層２３１及び下側電極層２３２の両方が、それぞれ、回路配線機能を保持しつつ２分割されているだけでなく、２分割された容量電極部の接続パス上に、さらに、回路素子の構成電極を介在させている。そのため、図９Ｃ及び図１０Ｂに記載された発光画素のレイアウトと比較して、さらに、レイアウトの自由度が確保されるので、画素回路の必要面積を縮小することが可能となる。よって、画素回路の高密度化に対応することが可能となる。
【０１３９】
図１１Ｃは、本発明の表示装置の有する発光画素の第５のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線１２と、走査線１３と、スイッチングトランジスタ２１と、駆動トランジスタ２２と保持容量素子２３Ａと、回路配線とが描かれている。また、スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層は下側電極層２３２であり、ソース電極及びドレイン電極が形成された層は上側電極層２３１となっている。図１１Ｃに記載されたレイアウト図は、図１０Ｂに記載されたレイアウト図と比較して、上側電極層２３１において分割された上側容量電極部２３１ａと２３１ｂとの間に、駆動トランジスタ２２の構成電極が介在しており、さらに、下側電極層２３２において分割された下側容量電極部２３２ａと２３２ｂとの間に、駆動トランジスタ２２の構成電極が介在している点が異なる。
【０１４０】
保持容量素子２３Ａの上側電極層２３１は、上側容量電極部２３１ａ及び２３１ｂと、それらを接続している切断可能部２３１ｓとを備える。また、上側容量電極部２３１ｂは、駆動トランジスタ２２（のドレイン電極）と電源線（図示せず）とを接続する回路配線３７を共用している。さらに、切断可能部２３１ｓと上側容量電極部２３１ｂとの間に、駆動トランジスタの構成電極であるドレインメタル層が介在している。一方、保持容量素子２３Ａの下側電極層２３２は、下側容量電極部２３２ａ及び２３２ｂと、それらを接続している切断可能部２３２ｓとを備える。下側容量電極部２３２ａは、スイッチングトランジスタ２１（のソース電極）と駆動トランジスタ２２（のゲート電極）とを接続する回路配線３８を共用している。さらに、切断可能部２３２ｓと下側容量電極部２３２ａとの間に、駆動トランジスタの構成電極であるゲートメタル層が介在している。このレイアウトにおいて、上側電極層と下側電極層との間にショート不良が発生した場合には、図９Ｃに記載された保持容量素子と同様にして切断可能部を選択する。
【０１４１】
図１１Ｃに記載されたレイアウトによれば、保持容量素子の上側電極層２３１及び下側電極層２３２の両方が、それぞれ、回路配線機能を保持しつつ２分割されているだけでなく、２分割された容量電極部の接続パス上に、さらに、回路素子の構成電極を介在させている。そのため、図９Ｃ及び図１０Ｂに記載された発光画素のレイアウトと比較して、さらに、レイアウトの自由度が確保されるので、画素回路の必要面積を縮小することが可能となる。よって、画素回路の高密度化に対応することが可能となる。
【０１４２】
以上、本発明の表示装置及びその製造方法について、実施の形態に基づいて説明してきたが、本発明に係る表示装置及びその製造方法は、上記実施の形態に限定されるものではない。実施の形態１〜３における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１〜３に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【０１４３】
例えば、実施の形態２では、図３Ａ及び図３Ｂに記載された保持容量素子２３Ａを有する表示装置の製造方法を説明したが、実施の形態２に係る表示装置の製造方法は、実施の形態１に係る第１〜第３の変形例で示した保持容量素子２３Ｂ、２３Ｃ及び２３Ｄについても適用される。
【０１４４】
また、実施の形態３では、図３Ａ及び図３Ｂに記載された保持容量素子２３Ａを有する発光画素のレイアウトを説明したが、実施の形態３に係る発光画素のレイアウトは、実施の形態１に係る第１〜第３の変形例で示した保持容量素子２３Ｂ、２３Ｃ及び２３Ｄについても適用される。
【０１４５】
また、実施の形態１では、保持容量素子２３を構成する上側電極層及び／又は下側電極層を最大で４つの容量電極部に分割した例を示したが、容量電極部の分割数は、発光画素１１の不良率や必要とされる静電容量に応じ、２以上の任意の分割数であればよい。
【０１４６】
また、実施の形態１〜３では、保持容量素子の不良要因として、電極間に偏在するパーティクルなどによる電極間ショートを挙げたが、本実施の形態におけるショートとは、完全短絡に限定されない。例えば、パーティクル同士の点接触のように微小な抵抗値及び容量値を有するものもショートに含まれる。
【０１４７】
また、例えば、本発明に係る画像表示装置は、図１２に記載されたような薄型フラットＴＶに内蔵される。これにより、正常発光タイミングで発光しない発光画素が修正され、表示パネルの品質が向上した高精細の薄型フラットＴＶが実現される。
【産業上の利用可能性】
【０１４８】
本発明の表示装置及びその製造方法は、大画面及び高解像度が要望される、薄型テレビ、パーソナルコンピュータのディスプレイなどの技術分野に有用である。
【符号の説明】
【０１４９】
１    表示装置
１０    表示パネル
１１    発光画素
１１Ａ    駆動回路層
１１Ｂ    表示素子層
１２    信号線
１３    走査線
１４    走査線駆動回路
１５    信号線駆動回路
１６    電源線
２０    制御回路
２１    スイッチングトランジスタ
２２    駆動トランジスタ
２３、２３Ａ、２３Ｂ、２３Ｃ、２３Ｄ    保持容量素子
２４    有機ＥＬ素子
３１、３２、３３、３４、３５、３６、３７、３８、３９、４０、３００、３０３、３０６    回路配線
５１、５２、５３、５４    ショート
２３１、２３３、２３５、２３７    上側電極層
２３１ａ、２３１ｂ、２３３ａ、２３３ｂ、２３５ａ、２３５ｂ、２３５ｃ、２３５ｄ、２３７ａ、２３７ｂ    上側容量電極部
２３１ｓ、２３２ｓ、２３３ｓ、２３４ｓ１、２３４ｓ２、２３５ｓ１、２３５ｓ２、２３５ｓ３、２３５ｓ４、２３６ｓ、２３７ｓ、２３８ｓ１、２３８ｓ２、３０１ｓ１、３０１ｓ２、３０２ｓ、３０４ｓ、３０５ｓ    切断可能部
２３２、２３４、２３６、２３８    下側電極層
２３２ａ、２３２ｂ、２３４ａ、２３４ｂ、２３４ｃ、２３６ａ、２３６ｂ、２３８ａ、２３８ｂ、２３８ｃ    下側容量電極部
【図１】
2011141965.tif 000003
【図２】
2011141965.tif 000004
【図３Ａ】
2011141965.tif 000005
【図３Ｂ】
2011141965.tif 000006
【図４Ａ】
2011141965.tif 000007
【図４Ｂ】
2011141965.tif 000008
【図５Ａ】
2011141965.tif 000009
【図５Ｂ】
2011141965.tif 000010
【図６Ａ】
2011141965.tif 000011
【図６Ｂ】
2011141965.tif 000012
【図７Ａ】
2011141965.tif 000013
【図７Ｂ】
2011141965.tif 000014
【図８】
2011141965.tif 000015
【図９Ａ】
2011141965.tif 000016
【図９Ｂ】
2011141965.tif 000017
【図９Ｃ】
2011141965.tif 000018
【図１０Ａ】
2011141965.tif 000019
【図１０Ｂ】
2011141965.tif 000020
【図１１Ａ】
2011141965.tif 000021
【図１１Ｂ】
2011141965.tif 000022
【図１１Ｃ】
2011141965.tif 000023
【図１２】
2011141965.tif 000024
【手続補正書】
【提出日】平成22年9月29日(2010.9.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、
前記駆動回路層は、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の容量素子を備え、
前記上側電極層は、第一の回路素子と第二の回路素子とを接続し回路配線機能を有する第一の上側容量電極部と、該第一の上側容量電極部と第一の切断可能部を介して接続され回路配線機能を有しない第二の上側容量電極部とを備え、
前記下側電極層は、第三の回路素子と第四の回路素子とを接続し回路配線機能を有する第一の下側容量電極部と、該第一の下側容量電極部と第二の切断可能部を介して接続され回路配線機能を有しない第二の下側容量電極部とを備え、
前記容量素子は、前記第一の上側容量電極部と前記第二の下側容量電極部との間、及び前記第一の下側容量電極部と前記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である、
表示装置。
【請求項２】
さらに、前記上側電極層は、前記第一の上側容量電極部と第三の切断可能部を介して接続された第三の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第一の下側容量電極部と第四の切断可能部を介して接続された第三の下側容量電極部を備え、
前記容量素子は、前記第三の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第三の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である
請求項１に記載の表示装置。
【請求項３】
さらに、前記上側電極層は、前記第二の上側容量電極部及び前記第三の上側容量電極部とそれぞれ第五の切断可能部及び第六の切断可能部を介して接続された第四の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第二の下側容量電極部及び前記第三の下側容量電極部とそれぞれ第七の切断可能部及び第八の切断可能部を介して接続された第四の下側容量電極部を備え、
前記容量素子は、前記第四の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第四の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である
請求項２に記載の表示装置。
【請求項４】
さらに、前記上側電極層は、前記第二の上側容量電極部と第三の切断可能部を介して接続された第三の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第二の下側容量電極部と第四の切断可能部を介して接続された第三の下側容量電極部を備え、
前記容量素子は、前記第三の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第三の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である
請求項１に記載の表示装置。
【請求項５】
前記切断可能部は、レーザー照射により切断可能な形状を有する
請求項１〜４のうちいずれか１項に記載の表示装置。
【請求項６】
前記上側電極層の有する切断可能部は、前記下側電極層の有する電極部及び切断可能部が積層方向に投影された領域を除く領域に形成されており、
前記下側電極層の有する切断可能部は、前記上側電極層の有する電極部及び切断可能部が積層方向に投影された領域を除く領域に形成されている
請求項５に記載の表示装置。
【請求項７】
前記複数の表示画素は、前記第一の回路素子、前記第二の回路素子、前記第三の回路素子及び前記第四の回路素子を備え、
前記第一の回路素子、前記第二の回路素子、前記第三の回路素子及び前記第四の回路素子のそれぞれは、駆動素子、スイッチング素子、容量素子、発光素子、走査線、制御線及び電源線のいずれかである
請求項１に記載の表示装置。
【請求項８】
前記容量素子は、前記表示画素ごとに与えられた信号電圧に応じた電圧を保持電圧として保持する保持容量素子であり、
前記駆動回路層は、
ゲートと前記容量素子の一方の端子とが接続され、ゲートに前記保持電圧が印加されることにより、前記保持電圧をソース−ドレイン間電流である信号電流に変換する駆動トランジスタを備え、
前記表示素子層は、前記信号電流が流れることにより発光する発光素子を備える
請求項１に記載の表示装置。
【請求項９】
前記発光素子は、有機ＥＬ素子である
請求項８に記載の表示装置。
【請求項１０】
表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置の製造方法であって、
第一の回路素子と第二の回路素子とを接続する第一の上側容量電極部と第一の切断可能部を介して該第一の上側容量電極部と接続された第二の上側容量電極部とを有する上側電極層と、第三の回路素子と第四の回路素子とを接続する第一の下側容量電極部と第二の切断可能部を介して該第一の下側容量電極部と接続された第二の下側容量電極部とを有する下側電極層とが、積層方向において対向するよう配置され、前記第一の上側容量電極部及び前記第一の下側容量電極部は回路配線機能を有するものであると共に、前記第二の上側容量電極部及び前記第二の下側容量電極部は回路配線機能を有しないものであって、前記第一の上側容量電極部と前記第二の下側容量電極部との間、及び前記第一の下側容量電極部と前記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である平行平板型の容量素子を備えた駆動回路層を形成する駆動回路形成ステップと、
前記表示素子層を形成する表示素子形成ステップと、
前記駆動回路形成ステップにて形成された前記容量素子を検査する検査ステップと、
前記検査ステップにて、対向する電極部が短絡していると判断された前記容量素子について、短絡している電極部を、前記第一の回路素子と前記第二の回路素子との接続及び前記第三の回路素子と前記第四の回路素子との接続が切断されないように、表示画素から切り離す切断ステップとを含む
表示装置の製造方法。
【請求項１１】
前記切断ステップでは、
前記第一の上側容量電極部と前記第二の下側容量電極部との間に短絡不良が生じている場合には、前記第二の切断可能部を切断し、
前記第一の下側容量電極部と前記第二の上側容量電極部との間に短絡不良が生じている場合には、前記第一の切断可能部を切断する
請求項１０記載の表示装置の製造方法。
【請求項１２】
前記切断ステップでは、
前記切断可能部にレーザー照射することにより、短絡している電極部を、前記第一の回路素子と前記第二の回路素子との接続及び前記第三の回路素子と前記第四の回路素子との接続が切断されないように、表示画素から切り離す
請求項１０記載の表示装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
に記載された構成により電流リーク箇所をレーザーなどで修正する場合、ショート発生箇所によっては回路配線を切断することとなり、回路配線機能を無くしてしまうこととなる。その結果、不良発光画素を滅点化することは可能であるが、正常発光画素としての機能を回復することは不可能である。
［００１０］
また、特許文献１に記載された構成及び方法では、保持容量素子を他の回路素子と電気絶縁化させて無機能化することは可能であるが、発光画素数の増加による画素回路の高密度化を達成すべく保持容量素子のレイアウトを工夫するにあたり、保持容量素子の全てを導電部及び配線から離間して接続された非重畳部とすることには限界がある。
［００１１］
上述したいずれの従来技術においても、不良発光画素を滅点化するか、あるいは、発光素子を他の正常発光画素とは異なる発光タイミングで発光させることができても、不良発光画素を正常発光タイミングで発光させることにより発光パネルの表示品質を向上させることは不可能である。
［００１２］
本発明は、上記の課題に鑑みてなされたものであり、画素回路が高密度化されても、ショート不良の保持容量素子を有する不良発光画素を正常発光タイミングで発光させることが可能な表示装置及びその製造方法を提供することを目的とする。
課題を解決するための手段
［００１３］
上記の課題を解決するために、本発明の表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、前記駆動回路層は、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の容量素子を備え、前記上側電極層は、第一の回路素子と第二の回路素子とを接続し回路配線機能を有する第一の上側容量電極部と、該第一の上側容量電極部と第一の切断可能部を介して接続され回路配線機能を有しない第二の上側容量電極部とを備え、前記下側電極層は、第三の回路素子と第四の回路素子とを接続し回路配線機能を有する第一の下側容量電極部と、該第一の下側容量電極部と第二の切断可能部を介して接続され回路配線機能を有しない第二の下側容量電極部とを備え、前記容量素子は、前記第一の上側容量電極部と前記第二の下側容
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
発明を実施するための形態
［００１６］
本発明の一態様に係る表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、前記駆動回路層は、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の容量素子を備え、前記上側電極層は、第一の回路素子と第二の回路素子とを接続し回路配線機能を有する第一の上側容量電極部と、該第一の上側容量電極部と第一の切断可能部を介して接続され回路配線機能を有しない第二の上側容量電極部とを備え、前記下側電極層は、第三の回路素子と第四の回路素子とを接続し回路配線機能を有する第一の下側容量電極部と、該第一の下側容量電極部と第二の切断可能部を介して接続され回路配線機能を有しない第二の下側容量電極部とを備え、前記容量素子は、前記第一の上側容量電極部と前記第二の下側容量電極部との間、及び前記第一の下側容量電極部と前記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能であることを特徴とする。
［００１７］
画素回路の高密度化を図るため、従来、画素回路内の容量素子の片側電極を、回路配線の一部として共用することが行なわれている。しかしながら、画素機能を確保すべく回路配線としての導通特性を維持させることは必須であるため、従来の構成では、容量素子のリペア時において、回路配線と共用された電極に短絡欠陥などが存在しても、当該不良電極を回路から切断することが不可能であった。つまり、容量素子の不良部の切り離しを行なうことができる部分に制限があった。
［００１８］
本発明では、回路配線が、一部容量素子と共用されている構成であっても、リペア時に容量素子の不良部の切り離しを行なうことができる部分に制限がない構成をとっているので、常に、リペア後でも回路配線の特性が維持される。
［００１９］
例えば、第一の上側容量電極部と第二の下側容量電極部との間に短絡不良が生じた画素が存在する場合には、第二の切断可能部を切断する。これにより、第一の下側容量電極部と前記第二の上側容量電極部との間の静電容量保
【手続補正書】
【提出日】平成23年6月13日(2011.6.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関し、特に修正可能な画素構造を有する表示装置及びその製造方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Ｆｌａｔ  Ｐａｎａｌ  Ｄｉｓｐｌａｙ）候補として注目されている。
【０００３】
通常、画素を構成する有機ＥＬ素子はマトリクス状に配置される。例えば、アクティブマトリクス型の有機ＥＬディスプレイでは、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が設けられ、このＴＦＴに保持容量素子（コンデンサ）及び駆動トランジスタのゲートが接続されている。そして、選択した走査線を通じてこのＴＦＴをオンさせ、データ線からのデータ信号を駆動トランジスタ及び保持容量素子に入力し、その駆動トランジスタ及び保持容量素子によって有機ＥＬ素子の発光タイミングを制御する。この画素駆動回路の構成により、アクティブマトリクス型の有機ＥＬディスプレイでは、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。しかしながら、アクティブマトリクス型の有機ＥＬディスプレイに代表されるように、発光画素の駆動回路構成が複雑になるほど、また、発光画素数が増加するほど、微細加工を必要とする製造工程において、回路素子や配線の短絡や開放といった電気的な不具合が発生してしまう。
【０００４】
特に、有機ＥＬパネルでは、画素駆動回路を構成する保持容量素子の素子面積が相対的に広い。従って、この保持容量素子は、電極間に存在するパーティクルなどの影響を受けやすく、ショート不良を発生させることにより画素不良率を高くする要因となっている。
【０００５】
一方、画素駆動回路素子や配線の形成後に、不具合が生じた発光画素を修正する方法が提案されている。特許文献１では、回路素子の短絡等により常に発光状態となり輝点化された不良発光画素を修正するために、全ての発光画素領域に、他の導電部及び配線から離間して接続された非重畳部が設けられている。不良発光画素については、この非重畳部にレーザーを照射することにより、当該非重畳部を切断する。これにより、不良画素は、電気信号の伝達が遮断され、しかも、レーザー照射によるダメージを受けることなく滅点化される。
【０００６】
また、特許文献２では、各発光画素の発光領域に形成された画素電極が、複数のセルが接続された構成をとり、その接続箇所の一部をレーザーで切断することにより、不良の発光セルのみを電気絶縁して滅点化している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２０３６３６号公報
【特許文献２】特開２００７−６６９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
表示パネルの高精細化に対応すべく発光画素数の増加による画素回路の高密度化を達成するためには、特に、面積比率の高い保持容量素子のレイアウトを工夫する必要がある。これに対して、保持容量素子を、本来の機能である容量保持機能と、各回路素子を接続する回路配線機能とを共用させることが有効な手段となる。
【０００９】
しかしながら、画素不良率の主要因である保持容量素子のショートに対し、保持容量素子に容量保持機能と回路配線機能とを共用させつつ特許文献２に記載された構成により電流リーク箇所をレーザーなどで修正する場合、ショート発生箇所によっては回路配線を切断することとなり、回路配線機能を無くしてしまうこととなる。その結果、不良発光画素を滅点化することは可能であるが、正常発光画素としての機能を回復することは不可能である。
【００１０】
また、特許文献１に記載された構成及び方法では、保持容量素子を他の回路素子と電気絶縁化させて無機能化することは可能であるが、発光画素数の増加による画素回路の高密度化を達成すべく保持容量素子のレイアウトを工夫するにあたり、保持容量素子の全てを導電部及び配線から離間して接続された非重畳部とすることには限界がある。
【００１１】
上述したいずれの従来技術においても、不良発光画素を滅点化するか、あるいは、発光素子を他の正常発光画素とは異なる発光タイミングで発光させることができても、不良発光画素を正常発光タイミングで発光させることにより発光パネルの表示品質を向上させることは不可能である。
【００１２】
本発明は、上記の課題に鑑みてなされたものであり、画素回路が高密度化されても、ショート不良の保持容量素子を有する不良発光画素を正常発光タイミングで発光させることが可能な表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明の表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、前記駆動回路層は、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の容量素子を備え、前記上側電極層は、第一の回路素子と第二の回路素子とを接続し回路配線機能を有する第一の上側容量電極部と、該第一の上側容量電極部と第一の切断可能部を介して接続され回路配線機能を有しない第二の上側容量電極部とを備え、前記下側電極層は、第三の回路素子と第四の回路素子とを接続し回路配線機能を有する第一の下側容量電極部と、該第一の下側容量電極部と第二の切断可能部を介して接続され回路配線機能を有しない第二の下側容量電極部とを備え、前記容量素子は、前記第一の上側容量電極部と前記第二の下側容量電極部との間、及び前記第一の下側容量電極部と前記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能であることを特徴とする。
【発明の効果】
【００１４】
本発明の表示装置及びその製造方法によれば、回路配線と容量素子とを共用する２つの対向電極層のそれぞれについて、切断可能な電極部を所定の配置にて設けることにより、ショート不良箇所をリペア切断しても回路配線としての導通機能を維持し、かつ、容量保持機能を確保することができる。よって、画素回路が高密度化されても、ショート不良の保持容量素子を有する不良発光画素を正常発光タイミングで発光させることができ、発光パネルの表示品質を向上させることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態に係る表示装置の構成を示すブロック図である。
【図２】図２は、本発明の実施の形態に係る発光画素の主要な回路構成図の一例である。
【図３Ａ】図３Ａは、本発明の実施の形態１に係る表示装置の有する保持容量素子の電極構成を表す上面透視図である。
【図３Ｂ】図３Ｂは、本発明の実施の形態１に係る表示装置の有する保持容量素子の電極構成を表す斜視図である。
【図４Ａ】図４Ａは、本発明の実施の形態１に係る保持容量素子の等価回路図である。
【図４Ｂ】図４Ｂは、本発明の実施の形態１に係る保持容量素子にレーザーを照射して所定の電極ブロック層を切断する様子を示す図である。
【図５Ａ】図５Ａは、本発明の実施の形態１に係る第１の変形例を示す保持容量素子の電極構成を表す上面透視図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態１に係る第１の変形例を示す保持容量素子の電極構成を表す斜視図である。
【図６Ａ】図６Ａは、本発明の実施の形態１に係る第２の変形例を示す保持容量素子の電極構成を表す上面透視図である。
【図６Ｂ】図６Ｂは、本発明の実施の形態１に係る第２の変形例を示す保持容量素子の電極構成を表す斜視図である。
【図７Ａ】図７Ａは、本発明の実施の形態１に係る第３の変形例を示す保持容量素子の電極構成を表す上面透視図である。
【図７Ｂ】図７Ｂは、本発明の実施の形態１に係る第３の変形例を示す保持容量素子の電極構成を表す斜視図である。
【図８】図８は、本発明の実施の形態２に係る表示装置の製造方法を示す動作フローチャートである。
【図９Ａ】図９Ａは、従来の表示装置の有する発光画素の第１のレイアウト図である。
【図９Ｂ】図９Ｂは、従来の表示装置の有する発光画素の第２のレイアウト図である。
【図９Ｃ】図９Ｃは、本発明の表示装置の有する発光画素の第１のレイアウト図である。
【図１０Ａ】図１０Ａは、従来の表示装置の有する発光画素の第３のレイアウト図である。
【図１０Ｂ】図１０Ｂは、本発明の表示装置の有する発光画素の第２のレイアウト図である。
【図１１Ａ】図１１Ａは、本発明の表示装置の有する発光画素の第３のレイアウト図である。
【図１１Ｂ】図１１Ｂは、本発明の表示装置の有する発光画素の第４のレイアウト図である。
【図１１Ｃ】図１１Ｃは、本発明の表示装置の有する発光画素の第５のレイアウト図である。
【図１２】図１２は、本発明の画像表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００１６】
本発明の一態様に係る表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、前記駆動回路層は、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の容量素子を備え、前記上側電極層は、第一の回路素子と第二の回路素子とを接続し回路配線機能を有する第一の上側容量電極部と、該第一の上側容量電極部と第一の切断可能部を介して接続され回路配線機能を有しない第二の上側容量電極部とを備え、前記下側電極層は、第三の回路素子と第四の回路素子とを接続し回路配線機能を有する第一の下側容量電極部と、該第一の下側容量電極部と第二の切断可能部を介して接続され回路配線機能を有しない第二の下側容量電極部とを備え、前記容量素子は、前記第一の上側容量電極部と前記第二の下側容量電極部との間、及び前記第一の下側容量電極部と前記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能であることを特徴とする。
【００１７】
画素回路の高密度化を図るため、従来、画素回路内の容量素子の片側電極を、回路配線の一部として共用することが行なわれている。しかしながら、画素機能を確保すべく回路配線としての導通特性を維持させることは必須であるため、従来の構成では、容量素子のリペア時において、回路配線と共用された電極に短絡欠陥などが存在しても、当該不良電極を回路から切断することが不可能であった。つまり、容量素子の不良部の切り離しを行なうことができる部分に制限があった。
【００１８】
本発明では、回路配線が、一部容量素子と共用されている構成であっても、リペア時に容量素子の不良部の切り離しを行なうことができる部分に制限がない構成をとっているので、常に、リペア後でも回路配線の特性が維持される。
【００１９】
例えば、第一の上側容量電極部と第二の下側容量電極部との間に短絡不良が生じた画素が存在する場合には、第二の切断可能部を切断する。これにより、第一の下側容量電極部と前記第二の上側容量電極部との間の静電容量保持機能、及び、第一の回路素子と第二の回路素子とを接続する回路配線機能及び第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。また、第一の下側容量電極部と第二の上側容量電極部との間に短絡不良が生じた画素が存在する場合には、第一の切断可能部を切断する。これにより、第一の上側容量電極部と前記第二の下側容量電極部との間の静電容量保持機能、及び、第一の回路素子と第二の回路素子とを接続する回路配線機能及び第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００２０】
また、本発明の一態様に係る表示装置において、さらに、前記上側電極層は、前記第一の上側容量電極部と第三の切断可能部を介して接続された第三の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第一の下側容量電極部と第四の切断可能部を介して接続された第三の下側容量電極部を備え、前記容量素子は、前記第三の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第三の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能であってもよい。
【００２１】
本態様によれば、容量素子に短絡不良が発生した場合、容量素子の片側電極が２つの電極部に分割されている場合と比較して、分割された３つの電極部のうち１電極部のみを切り離すことで、リペア後でも回路配線の特性が維持される。よって、リペア後の容量素子の有する静電容量は、正常画素の容量素子の静電容量に対して減少分を小さくすることが可能となる。
【００２２】
例えば、第一の上側容量電極部と第三の下側容量電極部との間に短絡不良が生じた画素が存在する場合には、第四の切断可能部を切断する。これにより、第一の下側容量電極部と前記第二の上側容量電極部との間の静電容量保持機能、第一の下側容量電極部と前記第三の上側容量電極部との間の静電容量保持機能、第一の上側容量電極部と第二の下側容量電極部との間の静電容量保持機能、第一の回路素子と第二の回路素子とを接続する回路配線機能、及び、第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。また、第一の下側容量電極部と第三の上側容量電極部との間に短絡不良が生じた画素が存在する場合には、第三の切断可能部を切断する。これにより、第一の上側容量電極部と前記第二の下側容量電極部との間の静電容量保持機能、第一の上側容量電極部と前記第三の下側容量電極部との間の静電容量保持機能、第一の下側容量電極部と第二の上側容量電極部との間の静電容量保持機能、及び、第一の回路素子と第二の回路素子とを接続する回路配線機能及び第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００２３】
また、本発明の一態様に係る表示装置において、さらに、前記上側電極層は、前記第二の上側容量電極部及び前記第三の上側容量電極部とそれぞれ第五の切断可能部及び第六の切断可能部を介して接続された第四の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第二の下側容量電極部及び前記第三の下側容量電極部とそれぞれ第七の切断可能部及び第八の切断可能部を介して接続された第四の下側容量電極部を備え、前記容量素子は、前記第四の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第四の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能であってもよい。
【００２４】
本態様によれば、容量素子に短絡不良が発生した場合、容量素子の片側電極が３つの電極部に分割されている場合と比較して、分割された４つの電極部のうち１電極部のみを切り離すことで、リペア後でも回路配線の特性が維持される。よって、リペア後の容量素子の有する静電容量は、リペア不要の容量素子の有する静電容量に対して減少分をより小さくすることが可能となる。
【００２５】
例えば、第一の上側容量電極部と第四の下側容量電極部との間に短絡不良が生じた画素が存在する場合には、第七及び第八の切断可能部を切断する。これにより、第一の下側容量電極部と前記第二の上側容量電極部との間の静電容量保持機能、第一の下側容量電極部と前記第三の上側容量電極部との間の静電容量保持機能、第一の下側容量電極部と前記第四の上側容量電極部との間の静電容量保持機能、第一の上側容量電極部と第二の下側容量電極部との間の静電容量保持機能、第一の上側容量電極部と第三の下側容量電極部との間の静電容量保持機能、第一の回路素子と第二の回路素子とを接続する回路配線機能、及び、第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。また、第一の下側容量電極部と第四の上側容量電極部との間に短絡不良が生じた画素が存在する場合には、第五及び第六の切断可能部を切断する。これにより、第一の上側容量電極部と前記第二の下側容量電極部との間の静電容量保持機能、第一の上側容量電極部と前記第三の下側容量電極部との間の静電容量保持機能、第一の上側容量電極部と前記第四の下側容量電極部との間の静電容量保持機能、第一の下側容量電極部と第二の上側容量電極部との間の静電容量保持機能、第一の下側容量電極部と第三の上側容量電極部との間の静電容量保持機能、及び、第一の回路素子と第二の回路素子とを接続する回路配線機能及び第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００２６】
また、本発明の一態様に係る表示装置において、さらに、前記上側電極層は、前記第二の上側容量電極部と第三の切断可能部を介して接続された第三の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第二の下側容量電極部と第四の切断可能部を介して接続された第三の下側容量電極部を備え、前記容量素子は、前記第三の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第三の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能であってもよい。
【００２７】
本態様によれば、容量素子に短絡不良が発生した場合、容量素子の片側電極が２つの電極部に分割されている場合と比較して、分割された３つの電極部のうち１電極部のみを切り離すことで、リペア後でも回路配線の特性が維持される。よって、リペア後の容量素子の有する静電容量は、リペア不要の容量素子の有する静電容量に対して減少分を小さくすることが可能となる。
【００２８】
例えば、第一の上側容量電極部と第三の下側容量電極部との間に短絡不良が生じた画素が存在する場合には、第四の切断可能部を切断する。これにより、第一の下側容量電極部と前記第二の上側容量電極部との間の静電容量保持機能、第一の下側容量電極部と前記第三の上側容量電極部との間の静電容量保持機能、第一の上側容量電極部と第二の下側容量電極部との間の静電容量保持機能、第一の回路素子と第二の回路素子とを接続する回路配線機能、及び、第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。また、第一の下側容量電極部と第三の上側容量電極部との間に短絡不良が生じた画素が存在する場合には、第三の切断可能部を切断する。これにより、第一の上側容量電極部と前記第二の下側容量電極部との間の静電容量保持機能、第一の上側容量電極部と前記第三の下側容量電極部との間の静電容量保持機能、第一の下側容量電極部と第二の上側容量電極部との間の静電容量保持機能、及び、第一の回路素子と第二の回路素子とを接続する回路配線機能及び第三の回路素子と第四の回路素子とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００２９】
また、本発明の一態様に係る表示装置において、前記切断可能部は、レーザー照射により切断可能な形状を有することが好ましい。
【００３０】
これにより、電極間ショートが発生している電極部を、適切な切断可能部にレーザー照射して当該切断可能部を切断することにより、容量素子から切除することが可能となる。よって、容量素子は、データ線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで発光素子を発光させることが可能となる。
【００３１】
また、本発明の一態様に係る表示装置において、前記上側電極層の有する切断可能部は、前記下側電極層の有する電極部及び切断可能部が積層方向に投影された領域を除く領域に形成されており、前記下側電極層の有する切断可能部は、前記上側電極層の有する電極部及び切断可能部が積層方向に投影された領域を除く領域に形成されていることが好ましい。
【００３２】
本態様によれば、レーザー照射された切断可能部の存在する領域を積層方向に投影した領域、つまり、２枚の電極層の他方の層の平面内にあってレーザー照射された切断可能部と対向する領域、には他の切断可能部及び電極部が形成されていない。よって、切断可能部へのレーザー照射により、容量素子を構成する領域を損傷させることを回避できる。よって、上記容量素子は、切除された電極部の面積比だけ静電容量は減少するものの、データ線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで発光素子を発光させることが可能となる。よって、表示装置の表示品質が向上する。
【００３３】
また、本発明の一態様に係る表示装置において、前記複数の表示画素は、前記第一の回路素子、前記第二の回路素子、前記第三の回路素子及び前記第四の回路素子を備え、前記第一の回路素子、前記第二の回路素子、前記第三の回路素子及び前記第四の回路素子のそれぞれは、駆動素子、スイッチング素子、容量素子、発光素子、走査線、制御線及び電源線のいずれかであってもよい。
【００３４】
本態様によれば、容量素子は、上述した回路素子の導通パスを構成する回路配線として機能する。
【００３５】
また、本発明の一態様に係る表示装置において、前記容量素子は、前記表示画素ごとに与えられた信号電圧に応じた電圧を保持電圧として保持する保持容量素子であり、前記駆動回路層は、ゲートと前記容量素子の一方の端子とが接続され、ゲートに前記保持電圧が印加されることにより、前記保持電圧をソース−ドレイン間電流である信号電流に変換する駆動トランジスタを備え、前記表示素子層は、前記信号電流が流れることにより発光する発光素子を備えてもよい。
【００３６】
本態様によれば、信号電圧を印加するタイミングと発光タイミングとを独立に制御可能なアクティブマトリクス型の表示装置に適用できる。
【００３７】
また、本発明の一態様に係る表示装置において、前記発光素子は、有機ＥＬ素子であってもよい。
【００３８】
本態様によれば、発光素子は、電流駆動型の有機ＥＬ素子を有する有機ＥＬ表示装置に適用できる。
【００３９】
また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の製造方法として実現することができる。
【００４０】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施の形態および各図面において、同じ構成要素には同じ符号を付し説明する。また、以下では、上面発光方式の陽極（アノード）を下面に、また、陰極（カソード）を上面とする有機ＥＬ素子からなる表示装置を例に説明するが、これに限られない。
【００４１】
（実施の形態１）
本実施の形態における表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列されている。駆動回路層は、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の容量素子を備える。上記上側電極層は、第一の回路素子と第二の回路素子とを接続する回路配線機能を有する第一の上側容量電極部と、該第一の上側容量電極部と第一の切断可能部を介して接続された第二の上側容量電極部とを備える。上記下側電極層は、第三の回路素子と第四の回路素子とを接続する回路配線機能を有する第一の下側容量電極部と、該第一の下側容量電極部と第二の切断可能部を介して接続された第二の下側容量電極部とを備える。上記容量素子は、上記第一の上側容量電極部と上記第二の下側容量電極部との間、及び上記第一の下側容量電極部と上記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である。これにより、上記容量素子のどの部位に短絡不良が発生しても、リペアすることができ、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００４２】
以下、本発明の実施の形態１について、図面を参照しながら説明する。
【００４３】
図１は、本発明の実施の形態に係る表示装置の構成を示すブロック図である。同図における表示装置１は、表示パネル１０と、制御回路２０とを備える。表示パネル１０は、複数の発光画素１１と、発光画素列ごとに配置された複数の信号線１２と、発光画素行ごとに配置された複数の走査線１３と、走査線駆動回路１４と、信号線駆動回路１５とを備える。
【００４４】
発光画素１１は、表示パネル１０上に、マトリクス状に配置された表示画素である。
【００４５】
走査線駆動回路１４は、各走査線１３へ走査信号を出力することにより、発光画素の有する回路素子を駆動する。
【００４６】
信号線駆動回路１５は、信号線１２へ信号電圧及び基準電圧を出力することにより、輝度信号に対応した発光画素の発光を実現する。
【００４７】
制御回路２０は、走査線駆動回路１４から出力される走査信号の出力タイミングを制御する。また、制御回路２０は、信号線駆動回路１５から出力される信号電圧を出力するタイミングを制御する。
【００４８】
図２は、本発明の実施の形態に係る発光画素の主要な回路構成図の一例である。同図に記載された発光画素１１は、駆動回路層１１Ａ及び表示素子層１１Ｂで構成されている。駆動回路層１１Ａは、例えば、スイッチングトランジスタ２１と、駆動トランジスタ２２と、保持容量素子２３とを備える。そして、スイッチングトランジスタ２１のドレイン電極は信号線１２に、スイッチングトランジスタ２１のゲート電極は走査線１３に、さらに、スイッチングトランジスタ２１のソース電極は、保持容量素子２３及び駆動トランジスタ２２のゲート電極に接続されている。また、駆動トランジスタ２２のドレイン電極は電源線１６に接続され、ソース電極は表示素子層１１Ｂのアノードに接続されている。
【００４９】
この構成において、走査線１３に走査信号が入力され、スイッチングトランジスタ２１をオン状態にすると、信号線１２を介して供給された信号電圧が保持容量素子２３に書き込まれる。そして、保持容量素子２３に書き込まれた保持電圧は、１フレーム期間を通じて保持され、この保持電圧により、駆動トランジスタ２２のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が表示素子層１１Ｂのアノードに供給される。さらに、表示素子層１１Ｂのアノードに供給された駆動電流は、表示素子層１１Ｂの有機ＥＬ素子２４及びカソードへと流れる。これにより、表示素子層１１Ｂの有機ＥＬ素子２４が発光し画像として表示される。
【００５０】
なお、駆動回路層１１Ａは、上述した回路構成に限定されない。つまり、スイッチングトランジスタ２１、駆動トランジスタ２２及び保持容量素子２３は、信号電圧の電圧値に応じた駆動電流を表示素子層１１Ｂに流すために必要な回路構成要素であるが、上述した形態に限定されない。また、上述した回路構成要素に、別の回路構成要素が付加される場合も、本発明に係る駆動回路層１１Ａに含まれる。
【００５１】
駆動回路層１１Ａと表示素子層１１Ｂとは、例えば、ガラス基板上に積層されており、複数の表示画素が二次元状に配列されている。表示装置１がトップエミッション構造である場合、つまり、表示素子層１１Ｂに電圧を印加すると、有機ＥＬ素子２４で光が生じ、透明陰極及び封止膜を通じて光が上方に出射する。また、有機ＥＬ素子２４で生じた光のうち下方に向かったものは、陽極で反射され、透明陰極及び封止膜を通じて光が上方に出射する。
【００５２】
次に、本発明の主要な構成要素である保持容量素子２３の構造及び機能について説明する。  駆動回路層１１Ａは、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の保持容量素子２３を備える。
【００５３】
図３Ａは、本発明の実施の形態１に係る表示装置の有する保持容量素子の電極構成を表す上面透視図である。また、図３Ｂは、本発明の実施の形態１に係る表示装置の有する保持容量素子の電極構成を表す斜視図である。図３Ａ及び図３Ｂに記載された保持容量素子２３Ａは、図２に記載された保持容量素子２３の一例であり、上側電極層２３１と下側電極層２３２とそれらの間に形成された絶縁層（図示せず）とで構成されている。
【００５４】
上側電極層２３１は、上側容量電極部２３１ａ及び２３１ｂと切断可能部２３１ｓとを同一面内に有する。第一の上側容量電極部である上側容量電極部２３１ａと、第二の上側容量電極部である上側容量電極部２３１ｂとは、第一の切断可能部である切断可能部２３１ｓを介して接続されている。また下側電極層２３２は、下側容量電極部２３２ａ及び２３２ｂと切断可能部２３２ｓとを同一面内に有する。第一の下側容量電極部である下側容量電極部２３２ａと第二の下側容量電極部である下側容量電極部２３２ｂとは、第二の切断可能部である切断可能部２３２ｓを介して接続されている。
【００５５】
上側容量電極部２３１ｂは、容量素子の片側電極としてだけではなく、第一の回路素子である回路素子１と第二の回路素子である回路素子２とを接続する回路配線としても機能している。また、下側容量電極部２３２ａは、容量素子の片側電極としてだけではなく、第三の回路素子である回路素子３と第四の回路素子である回路素子４とを接続する回路配線としても機能している。上述した回路素子１〜回路素子４を、図２に記載された回路図と対応づけると、回路素子３はスイッチングトランジスタ２１（のソース電極）であり、回路素子４は駆動トランジスタ２２（のゲート電極）であり、回路素子１は電源線１６であり、回路素子２は駆動トランジスタ２２（のドレイン電極）である。
【００５６】
上側電極層２３１及び下側電極層２３２の材料としては、例えば、モリブデン（Ｍｏ）とタングステン（Ｗ）との合金、または、ＭｏとＷとの合金／アルミニウム（Ａｌ）／ＭｏとＷとの合金の積層構造であり、膜厚は、例えば、１５０ｎｍである。
【００５７】
ここで、切断可能部とは、当該切断可能部を切断することにより、当該切断可能部で電気的に接続されていた２つの容量電極部を非導通状態とする機能を有するものである。従って、切断可能部２３１ｓ及び２３２ｓの平面形状は、例えば、線幅が４μｍであり、長さが４μｍであり、レーザー照射により切断可能な形状を有している。ここで、切断可能部２３１ｓ及び２３２ｓの一部にレーザーを照射することにより切断可能な形状は、使用されるレーザーの仕様と密接な関係があり、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ  Ａｌｕｍｉｎｉｕｍ  Ｇａｒｎｅｔ）レーザーを光源としたレーザー発振器を用いて、例えば、波長５３２ｎｍ、パルス幅１０ｎｓ、パワー０．５ｍＷを出力パラメータとしたレーザーを使用した場合、切断可能部２３１ｓ及び２３２ｓの形状が上述した形状であれば、他の正常な電極ブロックを損傷させることなく、切断可能部２３１ｓ及び２３２ｓは切断される。これにより、電極間ショートが発生している電極部を、適切な切断可能部にレーザー照射して当該切断可能部を切断することにより、保持容量素子から切除することが可能となる。
【００５８】
また、上側電極層２３１の有する切断可能部２３１ｓは、下側電極層２３２の有する下側容量電極部２３２ａ、２３２ｂ及び切断可能部２３２ｓが積層方向に投影された領域を除く領域に形成されている。同様に、下側電極層２３２の有する切断可能部２３２ｓは、上側電極層の有する上側容量電極部２３１ａ、２３１ｂ及び切断可能部２３１ｓが積層方向に投影された領域を除く領域に形成されている。これにより、切断可能部２３１ｓまたは２３２ｓへのレーザー照射により、容量素子を構成する上側容量電極部、下側容量電極部及び切断しない方の切断可能部を損傷させることを回避できる。よって、保持容量素子２３Ａは、切除された電極部の面積比だけ静電容量は減少するものの、データ線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで発光素子を発光させることが可能となる。
【００５９】
上側電極層２３１と下側電極層２３２との間に形成された絶縁層としては、例えば、シリコン酸化膜（ＳｉＯｘ）、または、シリコン窒化膜（ＳｉＮ）などが挙げられる。また、絶縁層の膜厚は、例えば、１５０ｎｍである。なお、絶縁層は、所望の静電容量を確保するため、誘電体材料であってもよい。
【００６０】
上記構成により、正常画素の有する保持容量素子２３Ａは、図３Ａに示されたように、上側容量電極部２３１ｂと下側容量電極部２３２ｂとの間、及び下側容量電極部２３２ａと上側容量電極部２３１ａとの間において、それぞれ、所定の静電容量Ｃ１ｂ及びＣ１ａを保持することが可能である。
【００６１】
さらに、図３Ａ及び図３Ｂには、発光画素１１の有する保持容量素子２３Ａが、上側容量電極部２３１ｂと下側容量電極部２３２ｂとの間の絶縁層に導電性のパーティクル等が上下容量電極部にわたって偏在し、上側容量電極部２３１ｂと下側容量電極部２３２ｂとがショート５１を起こしている例が示されている。これにより、上側電極層２３１と下側電極層２３２との間に印加された電圧により保持容量素子２３Ａに蓄積されるべき電荷が、上記ショート５１により保持されない。この場合に、このような不良発光画素に対して、保持容量素子２３Ａにレーザーを照射して切断可能部２３２ｓを切断することにより、上側容量電極部２３１ａと下側容量電極部２３２ａとの間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００６２】
図４Ａは、本発明の実施の形態１に係る保持容量素子の等価回路図である。保持容量素子２３Ａの上側電極層２３１と下側電極層２３２とが短絡されていない場合には、保持容量素子２３Ａの静電容量は、各電極部の静電容量を加算した値（Ｃ１ａ＋Ｃ１ｂ）となっている。ここで、本実施の形態では、同図に記載されたように、上側容量電極部２３１ｂと下側容量電極部２３２ｂとでの間が短絡されている場合には、短絡箇所を含む電極部の容量素子機能を無機能化させることが可能である。具体的には、切断可能部２３２ｓに対し、膜面に対して略垂直な方向からレーザーを照射する。図４Ｂは、本発明の実施の形態１に係る保持容量素子にレーザーを照射し切断可能部を切断する様子を示す図である。同図において、Ｌはレーザー光線の軌跡を示し、切断可能部２３２ｓはレーザー光により切断されている。これにより、保持容量素子２３Ａは、上側容量電極部２３１ｂと下側容量電極部２３２ｂとの間では静電保持容量機能を有さないが、回路素子１と回路素子２とを接続する回路配線機能を維持し、上側容量電極部２３１ａと下側容量電極部２３２ａとの間では静電保持容量機能を有し、かつ、回路素子３と回路素子４とを接続する回路配線機能を維持する。
【００６３】
また、前述したように、下側電極層２３２の有する切断可能部２３２ｓは、上側電極層２３１の有する上側容量電極部２３１ａ、２３１ｂ及び切断可能部２３１ｓが積層方向に投影された領域を除く領域に形成されている。これにより、２３２ｓへのレーザー照射により、容量素子を構成する上側容量電極部２３１ａ、下側容量電極部２３２ａ及び切断可能部２３１ｓを損傷させることを回避できる。
【００６４】
以上により、リペアされた保持容量素子２３Ａの静電容量は、本来有すべき静電容量（Ｃ１ａ＋Ｃ１ｂ）から、切除された電極部の面積比だけ静電容量値は減少して静電容量Ｃ１ａとなるものの、信号線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層１１Ｂを発光させることが可能となる。
【００６５】
なお、図３Ａ及び図３Ｂに記載されたショート５１の代わりに、上側容量電極部２３１ａと下側容量電極部２３２ａとがショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ａにレーザーを照射して切断可能部２３１ｓを切断することにより、上側容量電極部２３１ｂと下側容量電極部２３２ｂとの間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【００６６】
また、レーザーの照射方向は、表示パネル１０の上面からではなく、下部基板を介した下面からであってもよい。下面からのレーザー照射方式は、図４Ｂに記載の、上面からのレーザー照射方式と比較して、表示素子層１１Ｂが駆動回路層１１Ａの上に形成された後になされる保持容量素子２３Ａの修正において有利である。なぜなら、下面からのレーザー照射方式は、表示素子層１１Ｂをレーザーが通過しないという点で、表示素子層１１Ｂを、レーザーの通過により損傷させる可能性を排除できるからである。
【００６７】
以上の構成により、画素回路の高密度化の実現策として回路配線と容量素子とを共用させる場合に、回路配線機能と容量保持機能とを共用する２つの電極層のそれぞれについて、切断可能な電極部を所定の配置にて設けることにより、リペア時に容量素子の不良部の切り離しを行なうことができる部分に制限がない構成をとることが可能となる。よって、ショート不良箇所をリペア切断しても回路配線としての導通機能を維持し、かつ、容量保持機能を確保することができる。よって、画素回路が高密度化されても、ショート不良の保持容量素子を有する不良発光画素を正常発光タイミングで発光させることができ、発光パネルの表示品質を向上させることが可能となる。
【００６８】
図５Ａは、本発明の実施の形態１に係る第１の変形例を示す保持容量素子の電極構成を表す上面透視図である。また、図５Ｂは、本発明の実施の形態１に係る第１の変形例を示す保持容量素子の電極構成を表す斜視図である。図５Ａ及び図５Ｂに記載された保持容量素子２３Ｂは、図３Ａ及び図３Ｂに記載された保持容量素子２３Ａと比較して、回路配線機能を有さない方の容量電極部及び切断可能部の構成が異なる。以下、保持容量素子２３Ａと同じ点は説明を省略し、異なる点を中心に説明する。
【００６９】
図５Ａ及び図５Ｂに記載された保持容量素子２３Ｂは、図２に記載された保持容量素子２３の一例であり、上側電極層２３３と下側電極層２３４とそれらの間に形成された絶縁層（図示せず）とで構成されている。
【００７０】
上側電極層２３３は、上側容量電極部２３３ａ及び２３３ｂと切断可能部２３３ｓとを同一面内に有する。上側容量電極部２３３ａと上側容量電極部２３３ｂとは、第一の切断可能部である切断可能部２３３ｓを介して接続されている。また下側電極層２３４は、下側容量電極部２３４ａ、２３４ｃ及び２３４ｃと切断可能部２３４ｓ１及び２３４ｓ２とを同一面内に有する。第一の下側容量電極部である下側容量電極部２３４ａと第二の下側容量電極部である下側容量電極部２３４ｂとは、第二の切断可能部である切断可能部２３４ｓ１を介して接続されている。また、第一の下側容量電極部である下側容量電極部２３４ａと第三の下側容量電極部である下側容量電極部２３４ｃとは、第四の切断可能部である切断可能部２３４ｓ２を介して接続されている。
【００７１】
上側容量電極部２３３ｂは、容量素子の片側電極としてだけではなく、第一の回路素子である回路素子１と第二の回路素子である回路素子２とを接続する回路配線としても機能している。また、下側容量電極部２３４ａは、容量素子の片側電極としてだけではなく、第三の回路素子である回路素子３と第四の回路素子である回路素子４とを接続する回路配線としても機能している。
【００７２】
また、上側電極層２３３の有する切断可能部２３３ｓは、下側電極層２３４の有する下側容量電極部２３４ａ、２３４ｂ、２３４ｃ及び切断可能部２３４ｓ１及び２３４ｓ２が積層方向に投影された領域を除く領域に形成されている。同様に、下側電極層２３４の有する切断可能部２３４ｓ１及び２３４ｓ２は、上側電極層の有する上側容量電極部２３３ａ、２３３ｂ及び切断可能部２３３ｓが積層方向に投影された領域を除く領域に形成されている。これにより、切断可能部２３３ｓ、２３４ｓ１または２３４ｓ２へのレーザー照射により、容量素子を構成する上側容量電極部、下側容量電極部及び切断しない切断可能部を損傷させることを回避できる。よって、保持容量素子２３Ｂは、切除された電極部の面積比だけ静電容量は減少するものの、データ線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで発光素子を発光させることが可能となる。
【００７３】
上記構成により、正常画素の有する保持容量素子２３Ｂは、図５Ａに記載されたように、上側容量電極部２３３ａと下側容量電極部２３４ａとの間、上側容量電極部２３３ｂと下側容量電極部２３４ｂとの間、及び上側容量電極部２３３ｂと下側容量電極部２３４ｃとの間において、それぞれ、所定の静電容量Ｃ２ａ、Ｃ２ｂ及びＣ２ｃを保持することが可能である。
【００７４】
さらに、図５Ａ及び図５Ｂには、発光画素１１の有する保持容量素子２３Ｂが、上側容量電極部２３３ｂと下側容量電極部２３４ｂとの間でショート５２を起こしている例が記載されている。これにより、上側電極層２３３と下側電極層２３４との間に印加された電圧により保持容量素子２３Ｂに蓄積されるべき電荷が、上記ショート５２により保持されない。この場合に、このような不良発光画素に対して、保持容量素子２３Ｂにレーザーを照射して切断可能部２３４ｓ１を切断することにより、上側容量電極部２３３ａと下側容量電極部２３４ａとの間の静電容量保持機能、上側容量電極部２３３ｂと下側容量電極部２３４ｃとの間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００７５】
以上により、リペアされた保持容量素子２３Ｂの静電容量は、本来有すべき静電容量（Ｃ２ａ＋Ｃ２ｂ＋Ｃ２ｃ）から、切除された電極部の面積比だけ静電容量値は減少して静電容量（Ｃ２ａ＋Ｃ２ｃ）となるものの、信号線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層１１Ｂを発光させることが可能となる。つまり、容量素子の片側電極が２つの電極部に分割されている保持容量素子２３Ａと比較して、保持容量素子２３Ｂは、分割された３つの電極部のうち１電極部のみを切り離すことで、リペア後でも回路配線の特性が維持される。よって、リペア後の保持容量素子２３Ｂの有する静電容量は、リペア不要の保持容量素子２３Ｂの有する静電容量に対して減少分を小さくすることが可能となる。
【００７６】
なお、図５Ａ及び図５Ｂに記載されたショート５２の代わりに、上側容量電極部２３３ａと下側容量電極部２３４ａとがショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ｂにレーザーを照射して切断可能部２３３ｓを切断することにより、上側容量電極部２３３ｂと下側容量電極部２３４ｂとの間の静電容量保持機能、上側容量電極部２３３ｂと下側容量電極部２３４ｃとの間の静電容量保持機能及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【００７７】
また、上側容量電極部２３３ｂと下側容量電極部２３４ｃとがショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ｂにレーザーを照射して切断可能部２３４ｓ２を切断することにより、上側容量電極部２３３ａと下側容量電極部２３４ａとの間の静電容量保持機能、上側容量電極部２３３ｂと下側容量電極部２３４ｂとの間の静電容量保持機能及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【００７８】
また、上側容量電極部２３３ｂと対向する下側容量電極部が、下側容量電極部２３４ｂと２３４ｃとを備える構造の代わりに、下側容量電極部２３４ａと対向する上側容量電極部が、２つの上側容量電極部を備える構造であっても、図５Ａ及び図５Ｂに記載された保持容量素子２３Ｂと同様の効果を奏する。
【００７９】
また、上側容量電極部２３３ｂと対向する下側容量電極部が下側容量電極部２３４ｂと２３４ｃとを備える構造、及び、下側容量電極部２３４ａと対向する上側容量電極部が２つの上側容量電極部を備える構造、の双方を有する構造であっても、図５Ａ及び図５Ｂに記載された保持容量素子２３Ｂと同様の効果を奏する。
【００８０】
つまり、本発明の実施の形態に係る保持容量素子は、上側容量電極部２３３ｂと対向する下側容量電極部が下側容量電極部２３４ｂと２３４ｃとを備え、及び／又は、下側容量電極部２３４ａと対向する上側容量電極部が２つの上側容量電極部を備えるものである。
【００８１】
図６Ａは、本発明の実施の形態１に係る第２の変形例を示す保持容量素子の電極構成を表す上面透視図である。また、図６Ｂは、本発明の実施の形態１に係る第２の変形例を示す保持容量素子の電極構成を表す斜視図である。図６Ａ及び図６Ｂに記載された保持容量素子２３Ｃは、図５Ａ及び図５Ｂに記載された保持容量素子２３Ｂと比較して、回路配線を共用しない方の容量電極部及び切断可能部の構成が異なる。以下、保持容量素子２３Ｂと同じ点は説明を省略し、異なる点を中心に説明する。
【００８２】
図６Ａ及び図６Ｂに記載された保持容量素子２３Ｃは、図２に記載された保持容量素子２３の一例であり、上側電極層２３５と下側電極層２３６とそれらの間に形成された絶縁層（図示せず）とで構成されている。
【００８３】
上側電極層２３５は、上側容量電極部２３５ａ、２３５ｂ、２３５ｃ及び２３５ｄと切断可能部２３５ｓ１、２３５ｓ２、２３５ｓ３及び２３５ｓ４とを同一面内に有する。第一の上側容量電極部である上側容量電極部２３５ａと第二の上側容量電極部である上側容量電極部２３５ｂとは、第一の切断可能部である切断可能部２３５ｓ４を介して接続され、上側容量電極部２３５ａと第三の上側容量電極部である上側容量電極部２３５ｄとは、第三の切断可能部である切断可能部２３５ｓ３を介して接続され、上側容量電極部２３５ｂと第四の上側容量電極部である上側容量電極部２３５ｃとは、第五の切断可能部である切断可能部２３５ｓ１を介して接続され、上側容量電極部２３５ｄと上側容量電極部２３５ｃとは、第六の切断可能部である切断可能部２３５ｓ２を介して接続されている。また下側電極層２３６は、下側容量電極部２３６ａ及び２３６ｂと切断可能部２３６ｓとを同一面内に有する。第一の下側容量電極部である下側容量電極部２３６ｂと第二の下側容量電極部である下側容量電極部２３６ａとは、第二の切断可能部である切断可能部２３６ｓを介して接続されている。
【００８４】
上側容量電極部２３５ａは、容量素子の片側電極としてだけではなく、第一の回路素子である回路素子１と第二の回路素子である回路素子２とを接続する回路配線としても機能している。また、下側容量電極部２３６ｂは、容量素子の片側電極としてだけではなく、第三の回路素子である回路素子３と第四の回路素子である回路素子４とを接続する回路配線としても機能している。
【００８５】
また、上側電極層２３５の有する切断可能部２３５ｓ１〜２３５ｓ４は、下側電極層２３６の有する下側容量電極部２３６ａ、２３６ｂ及び切断可能部２３６ｓが積層方向に投影された領域を除く領域に形成されている。同様に、下側電極層２３６の有する切断可能部２３６ｓは、上側電極層の有する上側容量電極部２３５ａ〜２３５ｄ及び切断可能部２３５ｓ１〜２３５ｓ４が積層方向に投影された領域を除く領域に形成されている。これにより、切断可能部２３５ｓ１〜２３５ｓ４または２３６ｓへのレーザー照射により、容量素子を構成する上側容量電極部、下側容量電極部及び切断しない切断可能部を損傷させることを回避できる。よって、保持容量素子２３Ｃは、切除された電極部の面積比だけ静電容量は減少するものの、データ線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで発光素子を発光させることが可能となる。
【００８６】
上記構成により、正常画素の有する保持容量素子２３Ｃは、図６Ａに記載されたように、上側容量電極部２３５ａと下側容量電極部２３６ａとの間、上側容量電極部２３５ｂと下側容量電極部２３６ｂとの間、上側容量電極部２３５ｃと下側容量電極部２３６ｂとの間、及び上側容量電極部２３５ｄと下側容量電極部２３６ｂとの間において、それぞれ、所定の静電容量Ｃ３ｄ、Ｃ３ｃ、Ｃ３ａ及びＣ３ｂを保持することが可能である。
【００８７】
さらに、図６Ａ及び図６Ｂには、発光画素１１の有する保持容量素子２３Ｃが、上側容量電極部２３５ｃと下側容量電極部２３６ｂとの間でショート５３を起こしている例が記載されている。これにより、上側電極層２３５と下側電極層２３６との間に印加された電圧により保持容量素子２３Ｃに蓄積されるべき電荷が、上記ショート５３により保持されない。この場合に、このような不良発光画素に対して、保持容量素子２３Ｃにレーザーを照射して切断可能部２３５ｓ１及び２３５ｓ２を切断することにより、上側容量電極部２３５ａと下側容量電極部２３６ａとの間の静電容量保持機能、上側容量電極部２３５ｂと下側容量電極部２３６ｂとの間の静電容量保持機能、上側容量電極部２３５ｄと下側容量電極部２３６ｂとの間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【００８８】
以上により、リペアされた保持容量素子２３Ｃの静電容量は、本来有すべき静電容量（Ｃ３ａ＋Ｃ３ｂ＋Ｃ３ｃ＋Ｃ３ｄ）から、切除された電極部の面積比だけ静電容量値は減少して（Ｃ３ｂ＋Ｃ３ｃ＋Ｃ３ｄ）となるものの、信号線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層１１Ｂを発光させることが可能となる。つまり、容量素子の片側電極が３つの電極部に分割されている保持容量素子２３Ｂと比較して、保持容量素子２３Ｃは、分割された４つの電極部のうち１電極部のみを切り離すことで、リペア後でも回路配線の特性が維持される。よって、リペア後の保持容量素子２３Ｃの有する静電容量は、リペア不要の保持容量素子２３Ｃの有する静電容量に対して減少分を小さくすることが可能となる。
【００８９】
なお、図６Ａ及び図６Ｂに記載されたショート５３の代わりに、上側容量電極部２３５ｂと下側容量電極部２３６ｂとの間がショート不良を起こしている場合、及び、上側容量電極部２３５ｄと下側容量電極部２３６ｂとの間がショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ｃにレーザーを照射して、それぞれの場合において、切断可能部２３５ｓ４ならびに２３５ｓ１、及び、切断可能部２３５ｓ２ならびに２３５ｓ３を切断することにより、上側電極層２３５と下側電極層２３６との間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【００９０】
また、図６Ａ及び図６Ｂに記載されたショート５３の代わりに、上側容量電極部２３５ａと下側容量電極部２３６ａとがショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ｃにレーザーを照射して切断可能部２３６ｓを切断することにより、上側電極層２３５と下側電極層２３６との間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【００９１】
また、下側容量電極部２３６ｂと対向する上側容量電極部が、上側容量電極部２３５ｂ、２３５ｃ及び２３５ｄを備える構造の代わりに、下側容量電極部２３６ｂが、３つの下側容量電極部を備える構造であっても、図６Ａ及び図６Ｂに記載された保持容量素子２３Ｃと同様の効果を奏する。
【００９２】
また、下側容量電極部２３６ｂと対向する上側容量電極部が、上側容量電極部２３５ｂ、２３５ｃ及び２３５ｄを備える構造、及び、下側容量電極部２３６ｂが、３つの下側容量電極部を備える構造、の双方を有する構造であっても、図６Ａ及び図６Ｂに記載された保持容量素子２３Ｃと同様の効果を奏する。
【００９３】
つまり、本発明の実施の形態に係る保持容量素子は、下側容量電極部２３６ｂと対向する上側容量電極部が、上側容量電極部２３５ｂ、２３５ｃ及び２３５ｄを備え、及び／又は、下側容量電極部２３６ｂが、３つの下側容量電極部を備えるものである。
【００９４】
図７Ａは、本発明の実施の形態１に係る第３の変形例を示す保持容量素子の電極構成を表す上面透視図である。また、図７Ｂは、本発明の実施の形態１に係る第３の変形例を示す保持容量素子の電極構成を表す斜視図である。図７Ａ及び図７Ｂに記載された保持容量素子２３Ｄは、図５Ａ及び図５Ｂに記載された保持容量素子２３Ｂと比較して、切断可能部の構成が異なる。以下、保持容量素子２３Ｂと同じ点は説明を省略し、異なる点を中心に説明する。
【００９５】
図７Ａ及び図７Ｂに記載された保持容量素子２３Ｄは、図２に記載された保持容量素子２３の一例であり、上側電極層２３７と下側電極層２３８とそれらの間に形成された絶縁層（図示せず）とで構成されている。
【００９６】
上側電極層２３７は、上側容量電極部２３７ａ及び２３７ｂと切断可能部２３７ｓとを同一面内に有する。上側容量電極部２３７ａと上側容量電極部２３７ｂとは、第一の切断可能部である切断可能部２３７ｓを介して接続されている。また下側電極層２３８は、下側容量電極部２３８ａ、２３８ｂ及び２３８ｃと切断可能部２３８ｓ１及び２３８ｓ２とを同一面内に有する。第一の下側容量電極部である下側容量電極部２３８ａと第二の下側容量電極部である下側容量電極部２３８ｂとは、第二の切断可能部である切断可能部２３８ｓ１を介して接続されている。また、下側容量電極部２３８ｂと第三の下側容量電極部である下側容量電極部２３８ｃとは、第四の切断可能部である切断可能部２３８ｓ２を介して接続されている。
【００９７】
上側容量電極部２３７ｂは、容量素子の片側電極としてだけではなく、第一の回路素子である回路素子１と第二の回路素子である回路素子２とを接続する回路配線としても機能している。また、下側容量電極部２３８ａは、容量素子の片側電極としてだけではなく、第三の回路素子である回路素子３と第四の回路素子である回路素子４とを接続する回路配線としても機能している。
【００９８】
また、上側電極層２３７の有する切断可能部２３７ｓは、下側電極層２３８の有する下側容量電極部２３８ａ、２３８ｂ、２３８ｃ及び切断可能部２３８ｓ１及び２３８ｓ２が積層方向に投影された領域を除く領域に形成されている。同様に、下側電極層２３８の有する切断可能部２３８ｓ１及び２３８ｓ２は、上側電極層の有する上側容量電極部２３７ａ、２３７ｂ及び切断可能部２３７ｓが積層方向に投影された領域を除く領域に形成されている。特に、上側容量電極部２３７ｂには、切断可能部２３８ｓ２と対向する領域に所定の大きさを有する開口部が形成されている。これにより、切断可能部２３７ｓ、２３８ｓ１または２３８ｓ２へのレーザー照射により、容量素子を構成する上側容量電極部、下側容量電極部及び切断しない切断可能部を損傷させることを回避できる。よって、保持容量素子２３Ｄは、切除された電極部の面積比だけ静電容量は減少するものの、データ線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで発光素子を発光させることが可能となる。
【００９９】
上記構成により、正常画素の有する保持容量素子２３Ｄは、図７Ａに記載されたように、上側容量電極部２３７ａと下側容量電極部２３８ａとの間、上側容量電極部２３７ｂと下側容量電極部２３８ｂとの間、及び上側容量電極部２３７ｂと下側容量電極部２３８ｃとの間において、それぞれ、所定の静電容量Ｃ４ａ、Ｃ４ｂ及びＣ４ｃを保持することが可能である。
【０１００】
さらに、図７Ａ及び図７Ｂには、発光画素１１の有する保持容量素子２３Ｄが、上側容量電極部２３７ｂと下側容量電極部２３８ｃとの間でショート５４を起こしている例が記載されている。これにより、上側電極層２３７と下側電極層２３８との間に印加された電圧により保持容量素子２３Ｄに蓄積されるべき電荷が、上記ショート５４により保持されない。この場合に、このような不良発光画素に対して、保持容量素子２３Ｄにレーザーを照射して切断可能部２３８ｓ２を切断することにより、上側容量電極部２３７ａと下側容量電極部２３８ａとの間の静電容量保持機能、上側容量電極部２３７ｂと下側容量電極部２３８ｂとの間の静電容量保持機能、及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。よって、容量素子の両電極を、回路配線の一部として効率よく利用することができ、画素回路の更なる高密度化を図ることが可能となる。
【０１０１】
以上により、リペアされた保持容量素子２３Ｄの静電容量は、本来有すべき静電容量（Ｃ４ａ＋Ｃ４ｂ＋Ｃ４ｃ）から、切除された電極部の面積比だけ静電容量値は減少して（Ｃ４ａ＋Ｃ４ｂ）となるものの、信号線からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層１１Ｂを発光させることが可能となる。つまり、容量素子の片側電極が２つの電極部に分割されている保持容量素子２３Ａと比較して、保持容量素子２３Ｄは、分割された３つの電極部のうち１電極部のみを切り離すことで、リペア後でも回路配線の特性が維持される。よって、リペア後の保持容量素子２３Ｄの有する静電容量は、リペア不要の保持容量素子２３Ｄの有する静電容量に対して減少分を小さくすることが可能となる。
【０１０２】
なお、図７Ａ及び図７Ｂに記載されたショート５４の代わりに、上側容量電極部２３７ｂと下側容量電極部２３８ｂとがショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ｄにレーザーを照射して切断可能部２３８ｓ１を切断することにより、上側容量電極部２３７ａと下側容量電極部２３８ａとの間の静電容量保持機能、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【０１０３】
また、図７Ａ及び図７Ｂに記載されたショート５４の代わりに、上側容量電極部２３７ａと下側容量電極部２３８ａとがショート不良を起こしている場合には、このような不良発光画素に対して、保持容量素子２３Ｄにレーザーを照射して切断可能部２３７ｓを切断することにより、上側容量電極部２３７ｂと下側容量電極部２３８ｂとの間の静電容量保持機能、上側容量電極部２３７ｂと下側容量電極部２３８ｃとの間の静電容量保持機能及び、回路素子１と回路素子２とを接続する回路配線機能及び回路素子３と回路素子４とを接続する回路配線機能は維持される。
【０１０４】
また、上側容量電極部２３７ｂと対向する下側容量電極部が、下側容量電極部２３８ｂと２３８ｃとを備える構造の代わりに、下側容量電極部２３８ａと対向する上側容量電極部が、２つの上側容量電極部を備える構造であっても、図７Ａ及び図７Ｂに記載された保持容量素子２３Ｄと同様の効果を奏する。
【０１０５】
また、上側容量電極部２３７ｂと対向する下側容量電極部が下側容量電極部２３８ｂと２３８ｃとを備える構造、及び、下側容量電極部２３８ａと対向する上側容量電極部が２つの上側容量電極部を備える構造、の双方を有する構造であっても、図７Ａ及び図７Ｂに記載された保持容量素子２３Ｄと同様の効果を奏する。
【０１０６】
つまり、本実施の形態に係る保持容量素子は、上側容量電極部２３７ｂと対向する下側容量電極部が下側容量電極部２３８ｂと２３８ｃとを備え、及び／又は、下側容量電極部２３８ａと対向する上側容量電極部が２つの上側容量電極部を備えるものである。
【０１０７】
なお、実施の形態１において、上側電極層２３１、２３３、２３５、２３７及び下側電極層２３２、２３４、２３６、２３８の有する各容量電極部は同一形状である必要はなく、また、同一面積である必要もない。表示画素のレイアウト上の制約により形状は任意である。
【０１０８】
近年要求されている表示パネルの高精細化に対応すべく、発光画素数の増加による画素回路の高密度化を達成するためには、特に、面積比率の高い保持容量素子のレイアウトを工夫する必要がある。これに対して、本実施の形態に示すように、保持容量素子を、本来の機能である容量保持機能と、各回路素子を接続する回路配線機能とを共用させることが有効な手段となる。しかしながら、画素機能を確保すべく回路配線としての導通特性を維持させることは必須であるため、従来の構成では、容量素子のリペア時において、回路配線と共用された電極に短絡欠陥などが存在しても、当該不良電極を回路から切断することが不可能であった。つまり、容量素子の不良部の切り離しを行なうことができる部分に制限があった。
【０１０９】
本発明では、回路配線が、一部容量素子と共用されている構成であっても、リペア時に容量素子の不良部の切り離しを行なうことができる部分に制限がない構成をとっているので、常にリペア後でも回路配線の特性が維持される。
【０１１０】
（実施の形態２）
本実施の形態では、本発明の表示装置の製造方法について説明する。本発明の表示装置の製造方法は、駆動回路層の形成工程、表示素子層の形成工程、及び画素回路の検査工程、及び保持容量素子のリペア工程を含む。ここでは、従来の表示装置の製造方法と異なる工程、つまり、駆動回路層の有する保持容量素子２３Ａの形成工程及び画素回路の検査工程及びリペア工程を中心に説明する。
【０１１１】
図８は、本発明の実施の形態２に係る表示装置の製造方法を示す動作フローチャートである。
【０１１２】
まず、保持容量素子２３Ａ、及びその周辺素子であるスイッチングトランジスタ２１、駆動トランジスタ２２、及び回路配線などを適宜配置させた駆動回路層１１Ａを形成する（Ｓ０１）。
【０１１３】
具体的には、図２に記載された駆動回路層１１Ａの一層として、メタルマスク製膜、リフトオフ及びエッチングなどの手法を用いて、例えば、ＭｏとＷとの合金からなる下側電極層２３２を、図３Ｂに記載された形状に形成する。このとき、下側電極層２３２は、回路素子３であるスイッチングトランジスタ２１（のソース電極）と、回路素子４である駆動トランジスタ２２（のゲート電極）とを接続するように形成される。次に、下側電極層２３２の上に、例えば、ＳｉＯｘまたはＳｉＮなどからなる絶縁層を、下側電極層２３２を覆うように形成する。このとき、必要に応じて、絶縁層の表面を平坦化することが好ましい。次に、絶縁層の上に、メタルマスク製膜、リフトオフ及びエッチングなどの手法を用いて、例えば、ＭｏとＷとの合金／Ａｌ／ＭｏとＷとの合金の積層構造からなる上側電極層２３１を、図３Ｂに記載された形状に形成する。このとき、上側電極層２３１は、回路素子１である電源線１６と、回路素子２である駆動トランジスタ２２（のドレイン電極）とを接続するように形成される。上記ステップＳ０１は、駆動回路形成ステップに相当する。
【０１１４】
次に、駆動回路層１１Ａの上に、駆動回路層１１Ａの平坦化工程を経た後、有機ＥＬ素子２４を有する表示素子層１１Ｂを形成する（Ｓ０２）。
【０１１５】
具体的には、表示素子層１１Ｂは、例えば、陽極、正孔注入層、正孔輸送層、有機発光層、バンク層、電子注入層、及び透明陰極を有する。上記ステップＳ０２は、表示素子形成ステップに相当する。
【０１１６】
次に、全ての発光画素１１について、保持容量素子２３Ａの電気特性を検査し、短絡状態にある保持容量素子２３Ａを有する発光画素１１を特定する（Ｓ０３）。
【０１１７】
具体的には、例えば、信号線１２にアレイテスタ（Ａｇｉｌｅｎｔ社：ＨＳ１００）を接続し、信号線１２を介して各発光画素１１へ順次テスト電圧を出力して保持容量素子２３Ａに当該電圧を書き込む。その後、アレイテスタは、保持容量素子２３Ａに書き込まれた電圧を、所定のタイミングにて、信号線１２を介し読み込む。これにより、読み込んだ電圧が所定の電圧に満たない発光画素１１を特定する。これにより、異常な保持容量素子２３Ａを有する発光画素の画素限定プロセスが完了する。
【０１１８】
次に、特定した発光画素１１の保持容量素子２３Ａを観察し、異常箇所の領域を特定する（Ｓ０４）。
【０１１９】
具体的には、例えば、保持容量素子２３Ａが形成された領域の表面凹凸形状を顕微鏡観察する。導電性パーティクルが偏在した領域は、凸形状となる場合が多い。これにより、異常な保持容量素子２３Ａのエリア限定プロセスが完了し、異常な容量電極部が特定される。なお、このエリア限定プロセスは、検査員が実行してもよいし、また、画像認識機能を有する自動測定で実行してもよい。上記ステップＳ０３及びＳ０４は、検査ステップに相当する。
【０１２０】
次に、特定した異常箇所を含む容量電極部が接続されている所定の切断可能部の一部にレーザーを照射し、当該容量電極部を他の容量電極部から電気絶縁させる（Ｓ０５）。なお、特定された異常箇所を含む容量電極部は、回路配線が切断されないように表示画素から切り離される。具体的には、図３Ａ及び図３Ｂに記載された保持容量素子２３Ａにおいて、第一の上側容量電極部である上側容量電極部２３１ｂと第二の下側容量電極部である下側容量電極部２３２ｂとの間に短絡不良が生じている場合には、第二の切断可能部である切断可能部２３２ｓを切断し、第一の下側容量電極部である下側容量電極部２３２ａと第二の上側容量電極部である上側容量電極部２３１ａとの間に短絡不良が生じている場合には、第一の切断可能部である切断可能部２３１ｓを切断する。
【０１２１】
ここで、所定の切断可能部の一部にレーザーを照射することにより切断可能な形状は、使用されるレーザーの仕様と密接な関係があり、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ  Ａｌｕｍｉｎｉｕｍ  Ｇａｒｎｅｔ）レーザーを光源としたレーザー発振器を用いて、例えば、波長５３２ｎｍ、パルス幅１０ｎｓ、パワー０．５ｍＷを出力パラメータとしたレーザーを使用した場合、切断可能部の幅が４μｍ、膜厚が１５０ｎｍであれば、他の正常な電極ブロックを損傷させることなく、切断可能部は切断される。このとき、切断可能部の材料としては、例えば、前述したＭｏとＷとの合金／アルミニウム（Ａｌ）／ＭｏとＷとの合金の積層構造が挙げられる。上記ステップＳ０５は、切断ステップに相当する。
【０１２２】
最後に、上述したレーザー照射を実施した発光画素１１の動作確認を行う（Ｓ０６）。
【０１２３】
以上の製造方法により、画素回路の高密度化の実現策として回路配線と容量素子とを共用させる場合に、容量素子の不良部の切り離しを行なうことができる部分に制限がない状態でリペアすることが可能となる。よって、ショート不良箇所をリペア切断しても回路配線としての導通機能を維持し、かつ、容量保持機能を確保することができる。よって、画素回路が高密度化されても、ショート不良の保持容量素子を有する不良発光画素を正常発光タイミングで発光させることができ、発光パネルの表示品質を向上させることが可能となる。
【０１２４】
なお、検査ステップＳ０３及びＳ０４、ならびに切断ステップＳ０５は、表示素子形成ステップＳ０２の前に実施してもよい。つまり、上側電極層２３１が形成された段階、または、駆動回路層１１Ａの平坦化処理がなされた段階で実施されてもよく、また、表示素子層１１Ｂ及びその後の封止工程がなされた段階で実施されてもよい。
【０１２５】
（実施の形態３）
本実施の形態では、実施の形態１に係る保持容量素子と駆動回路層１１Ａを構成するその他の回路素子とが配置された発光画素のレイアウト構成、及びその効果について説明する。
【０１２６】
図９Ａは、従来の表示装置の有する発光画素の第１のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線１２と、走査線１３と、スイッチングトランジスタ２１と、駆動トランジスタ２２と静電容量Ｃ１を有する保持容量素子と、回路配線とが描かれている。また、スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層は下側電極層であり、ソース電極及びドレイン電極が形成された層は上側電極層となっている。発光画素における面積比率の高い、静電容量Ｃ１を有する保持容量素子は、スイッチングトランジスタ２１と駆動トランジスタ２２とを接続する回路配線３００を共用しているが、静電容量Ｃ１を有する保持容量素子の各電極層は１つの容量電極部で構成されている。このレイアウトにおいて、静電容量Ｃ１を有する保持容量素子にショート不良が発生した場合には、切断可能箇所として切断可能部３０１ｓ１、３０１ｓ２及び３０２ｓが挙げられる。しかしながら、いずれの場合にも、静電容量Ｃ１を有する保持容量素子の容量保持機能が消失し、不良発光画素を正常発光タイミングで発光させるように回復させることは不可能である。
【０１２７】
図９Ｂは、従来の表示装置の有する発光画素の第２のレイアウト図である。同図に記載されたレイアウトは、図９Ａに記載されたレイアウトと比較して、保持容量素子の上側電極層が、分割されている点が異なる。このレイアウトにおいて、静電容量Ｃ１を有する容量電極部にショート不良が発生した場合には、切断可能箇所として切断可能部３０４ｓが挙げられる。また、静電容量Ｃ２を有する容量電極部にショート不良が発生した場合には、切断可能箇所として切断可能部３０５ｓが挙げられる。いずれの場合においても、保持容量素子の静電容量は半減するものの、容量保持機能は維持され、不良発光画素を正常発光タイミングで発光させるように回復させることは可能である。しかしながら、保持容量素子の下側電極層が分割されていないため、保持容量素子として連続した領域が必要であり、発光画素のレイアウトの自由度が制限される。
【０１２８】
これに対し、本発明の保持容量素子の構成を発光画素のレイアウト構成に適用すれば、リペア後の発光画素の容量保持機能は維持され、不良発光画素を正常発光タイミングで発光させるように回復させ、かつ、発光画素のレイアウトの自由度が確保されるので、画素回路の高密度化に対応することが可能となる。以下、本発明によれば、図９Ｂに記載された従来のレイアウトと比較して、発光画素のレイアウトの自由度が確保されることを説明する。
【０１２９】
図９Ｃは、本発明の表示装置の有する発光画素の第１のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線１２と、走査線１３と、スイッチングトランジスタ２１と、駆動トランジスタ２２と保持容量素子２３Ａと、回路配線とが描かれている。また、スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層は下側電極層２３２であり、ソース電極及びドレイン電極が形成された層は上側電極層２３１となっている。保持容量素子２３Ａの上側電極層２３１は、上側容量電極部２３１ａ及び２３１ｂと、それらを接続している切断可能部２３１ｓとを備える。また、上側容量電極部２３１ｂは、駆動トランジスタ２２（のドレイン電極）と電源線（図示せず）とを接続する回路配線３１を共用している。一方、保持容量素子２３Ａの下側電極層２３２は、下側容量電極部２３２ａ及び２３２ｂと、それらを接続している切断可能部２３２ｓとを備える。下側容量電極部２３２ａは、スイッチングトランジスタ２１（のソース電極）と駆動トランジスタ２２（のゲート電極）とを接続する回路配線３２を共用している。このレイアウトにおいて、上側容量電極部２３１ａと下側容量電極部２３２ａとの間にショート不良が発生した場合には、切断可能箇所として切断可能部２３１ｓが挙げられる。また、上側容量電極部２３１ｂと下側容量電極部２３２ｂとの間にショート不良が発生した場合には、切断可能箇所として切断可能部２３２ｓが挙げられる。いずれの場合においても、保持容量素子の静電容量は半減するものの、容量保持機能は維持され、不良発光画素を正常発光タイミングで発光させるように回復させることが可能である。さらに、保持容量素子の上側電極層２３１及び下側電極層２３２の両方が、それぞれ、回路配線機能を保持しつつ２分割されているため、保持容量素子として連続した領域が必要でない。そのため、発光画素のレイアウトの自由度が確保でき、保持容量素子を構成する各容量電極部をレイアウトに応じて離間して配置することが可能となり、図９Ｃに記載されたように、画素回路の必要面積を縮小することが可能となる。よって、画素回路の高密度化に対応することが可能となる。
【０１３０】
図１０Ａは、従来の表示装置の有する発光画素の第３のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、表示装置が高密度化され、かつ、発光画素が細長い形状である場合のレイアウトである。静電容量Ｃ１を有する保持容量素子の上側電極層は、駆動トランジスタ２２と電源線１６とを接続する回路配線３０６を共用しているが、静電容量Ｃ１を有する保持容量素子の各電極層は１つの容量電極部で構成されている。この構成において、回路配線３０６を共用する部分にてショート不良が発生した場合には、リペアすることが不可能である。さらに、発光画素の形状が小さく、かつ、細長くなるにつれ、回路配線３０６を共用する割合が高くなり、リペア不能となる確率が高くなる。
【０１３１】
これに対し、本発明の保持容量素子の構成を、細長形状の発光画素のレイアウト構成に適用すれば、リペア後の発光画素の容量保持機能は維持され、不良発光画素を正常発光タイミングで発光させるように回復させ、かつ、発光画素のレイアウトの自由度が確保されるので、画素回路の高密度化に対応することが可能となる。
【０１３２】
図１０Ｂは、本発明の表示装置の有する発光画素の第２のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、表示装置が高密度化され、かつ、発光画素が細長い形状である場合のレイアウトである。スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層は下側電極層２３２であり、ソース電極及びドレイン電極が形成された層は上側電極層２３１となっている。保持容量素子２３Ａの上側電極層２３１は、上側容量電極部２３１ａ及び２３１ｂと、それらを接続している切断可能部２３１ｓとを備える。また、上側容量電極部２３１ｂは、駆動トランジスタ２２（のドレイン電極）と電源線（図示せず）とを接続する回路配線３３を共用している。一方、保持容量素子２３Ａの下側電極層２３２は、下側容量電極部２３２ａ及び２３２ｂと、それらを接続している切断可能部２３２ｓとを備える。下側容量電極部２３２ａは、スイッチングトランジスタ２１（のソース電極）と駆動トランジスタ２２（のゲート電極）とを接続する回路配線３４を共用している。このレイアウトにおいて、上側電極層と下側電極層との間にショート不良が発生した場合には、図９Ｃに記載された保持容量素子と同様にして切断可能部を選択する。これにより、表示装置が高密度化され、かつ、発光画素が細長い形状である場合でも、容量保持機能は維持され、不良発光画素を正常発光タイミングで発光させるように回復させることが可能である。本発明によれば、画素回路の高密度化において、あらゆる発光画素形状にも対応することが可能となる。
【０１３３】
図１１Ａは、本発明の表示装置の有する発光画素の第３のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線１２と、走査線１３と、スイッチングトランジスタ２１と、駆動トランジスタ２２と保持容量素子２３Ａと、回路配線とが描かれている。また、スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層は下側電極層２３２であり、ソース電極及びドレイン電極が形成された層は上側電極層２３１となっている。図１１Ａに記載されたレイアウト図は、図１０Ｂに記載されたレイアウト図と比較して、下側電極層２３２において分割された下側容量電極部２３２ａと２３２ｂとの間に、駆動トランジスタ２２の構成電極が介在している点が異なる。
【０１３４】
保持容量素子２３Ａの上側電極層２３１は、上側容量電極部２３１ａ及び２３１ｂと、それらを接続している切断可能部２３１ｓとを備える。また、上側容量電極部２３１ｂは、駆動トランジスタ２２（のドレイン電極）と電源線（図示せず）とを接続する回路配線３５を共用している。一方、保持容量素子２３Ａの下側電極層２３２は、下側容量電極部２３２ａ及び２３２ｂと、それらを接続している切断可能部２３２ｓとを備える。下側容量電極部２３２ａは、スイッチングトランジスタ２１（のソース電極）と駆動トランジスタ２２（のゲート電極）とを接続する回路配線３６を共用している。さらに、切断可能部２３２ｓと下側容量電極部２３２ａとの間に、駆動トランジスタの構成電極であるゲートメタル層が介在している。このレイアウトにおいて、上側電極層と下側電極層との間にショート不良が発生した場合には、図９Ｃに記載された保持容量素子と同様にして切断可能部を選択する。
【０１３５】
図１１Ａに記載されたレイアウトによれば、保持容量素子の上側電極層２３１及び下側電極層２３２の両方が、それぞれ、回路配線機能を保持しつつ２分割されているだけでなく、２分割された容量電極部の接続パス上に、さらに、回路素子の構成電極を介在させている。そのため、図９Ｃ及び図１０Ｂに記載された発光画素のレイアウトと比較して、さらに、レイアウトの自由度が確保されるので、画素回路の必要面積を縮小することが可能となる。よって、画素回路の高密度化に対応することが可能となる。
【０１３６】
図１１Ｂは、本発明の表示装置の有する発光画素の第４のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線１２と、走査線１３と、スイッチングトランジスタ２１と、駆動トランジスタ２２と保持容量素子２３Ａと、回路配線とが描かれている。また、スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層は下側電極層２３２であり、ソース電極及びドレイン電極が形成された層は上側電極層２３１となっている。図１１Ｂに記載されたレイアウト図は、図１０Ｂに記載されたレイアウト図と比較して、上側電極層２３１において分割された上側容量電極部２３１ａと２３１ｂとの間に、駆動トランジスタ２２の構成電極が介在している点が異なる。
【０１３７】
保持容量素子２３Ａの上側電極層２３１は、上側容量電極部２３１ａ及び２３１ｂと、それらを接続している切断可能部２３１ｓとを備える。また、上側容量電極部２３１ｂは、駆動トランジスタ２２（のドレイン電極）と電源線（図示せず）とを接続する回路配線３７を共用している。さらに、切断可能部２３１ｓと上側容量電極部２３１ｂとの間に、駆動トランジスタの構成電極であるドレインメタル層が介在している。一方、保持容量素子２３Ａの下側電極層２３２は、下側容量電極部２３２ａ及び２３２ｂと、それらを接続している切断可能部２３２ｓとを備える。下側容量電極部２３２ａは、スイッチングトランジスタ２１（のソース電極）と駆動トランジスタ２２（のゲート電極）とを接続する回路配線３８を共用している。このレイアウトにおいて、上側電極層と下側電極層との間にショート不良が発生した場合には、図９Ｃに記載された保持容量素子と同様にして切断可能部を選択する。
【０１３８】
図１１Ｂに記載されたレイアウトによれば、保持容量素子の上側電極層２３１及び下側電極層２３２の両方が、それぞれ、回路配線機能を保持しつつ２分割されているだけでなく、２分割された容量電極部の接続パス上に、さらに、回路素子の構成電極を介在させている。そのため、図９Ｃ及び図１０Ｂに記載された発光画素のレイアウトと比較して、さらに、レイアウトの自由度が確保されるので、画素回路の必要面積を縮小することが可能となる。よって、画素回路の高密度化に対応することが可能となる。
【０１３９】
図１１Ｃは、本発明の表示装置の有する発光画素の第５のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線１２と、走査線１３と、スイッチングトランジスタ２１と、駆動トランジスタ２２と保持容量素子２３Ａと、回路配線とが描かれている。また、スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層は下側電極層２３２であり、ソース電極及びドレイン電極が形成された層は上側電極層２３１となっている。図１１Ｃに記載されたレイアウト図は、図１０Ｂに記載されたレイアウト図と比較して、上側電極層２３１において分割された上側容量電極部２３１ａと２３１ｂとの間に、駆動トランジスタ２２の構成電極が介在しており、さらに、下側電極層２３２において分割された下側容量電極部２３２ａと２３２ｂとの間に、駆動トランジスタ２２の構成電極が介在している点が異なる。
【０１４０】
保持容量素子２３Ａの上側電極層２３１は、上側容量電極部２３１ａ及び２３１ｂと、それらを接続している切断可能部２３１ｓとを備える。また、上側容量電極部２３１ｂは、駆動トランジスタ２２（のドレイン電極）と電源線（図示せず）とを接続する回路配線３７を共用している。さらに、切断可能部２３１ｓと上側容量電極部２３１ｂとの間に、駆動トランジスタの構成電極であるドレインメタル層が介在している。一方、保持容量素子２３Ａの下側電極層２３２は、下側容量電極部２３２ａ及び２３２ｂと、それらを接続している切断可能部２３２ｓとを備える。下側容量電極部２３２ａは、スイッチングトランジスタ２１（のソース電極）と駆動トランジスタ２２（のゲート電極）とを接続する回路配線３８を共用している。さらに、切断可能部２３２ｓと下側容量電極部２３２ａとの間に、駆動トランジスタの構成電極であるゲートメタル層が介在している。このレイアウトにおいて、上側電極層と下側電極層との間にショート不良が発生した場合には、図９Ｃに記載された保持容量素子と同様にして切断可能部を選択する。
【０１４１】
図１１Ｃに記載されたレイアウトによれば、保持容量素子の上側電極層２３１及び下側電極層２３２の両方が、それぞれ、回路配線機能を保持しつつ２分割されているだけでなく、２分割された容量電極部の接続パス上に、さらに、回路素子の構成電極を介在させている。そのため、図９Ｃ及び図１０Ｂに記載された発光画素のレイアウトと比較して、さらに、レイアウトの自由度が確保されるので、画素回路の必要面積を縮小することが可能となる。よって、画素回路の高密度化に対応することが可能となる。
【０１４２】
以上、本発明の表示装置及びその製造方法について、実施の形態に基づいて説明してきたが、本発明に係る表示装置及びその製造方法は、上記実施の形態に限定されるものではない。実施の形態１〜３における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１〜３に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【０１４３】
例えば、実施の形態２では、図３Ａ及び図３Ｂに記載された保持容量素子２３Ａを有する表示装置の製造方法を説明したが、実施の形態２に係る表示装置の製造方法は、実施の形態１に係る第１〜第３の変形例で示した保持容量素子２３Ｂ、２３Ｃ及び２３Ｄについても適用される。
【０１４４】
また、実施の形態３では、図３Ａ及び図３Ｂに記載された保持容量素子２３Ａを有する発光画素のレイアウトを説明したが、実施の形態３に係る発光画素のレイアウトは、実施の形態１に係る第１〜第３の変形例で示した保持容量素子２３Ｂ、２３Ｃ及び２３Ｄについても適用される。
【０１４５】
また、実施の形態１では、保持容量素子２３を構成する上側電極層及び／又は下側電極層を最大で４つの容量電極部に分割した例を示したが、容量電極部の分割数は、発光画素１１の不良率や必要とされる静電容量に応じ、２以上の任意の分割数であればよい。
【０１４６】
また、実施の形態１〜３では、保持容量素子の不良要因として、電極間に偏在するパーティクルなどによる電極間ショートを挙げたが、本実施の形態におけるショートとは、完全短絡に限定されない。例えば、パーティクル同士の点接触のように微小な抵抗値及び容量値を有するものもショートに含まれる。
【０１４７】
また、例えば、本発明に係る画像表示装置は、図１２に記載されたような薄型フラットＴＶに内蔵される。これにより、正常発光タイミングで発光しない発光画素が修正され、表示パネルの品質が向上した高精細の薄型フラットＴＶが実現される。
【産業上の利用可能性】
【０１４８】
本発明の表示装置及びその製造方法は、大画面及び高解像度が要望される、薄型テレビ、パーソナルコンピュータのディスプレイなどの技術分野に有用である。
【符号の説明】
【０１４９】
１    表示装置
１０    表示パネル
１１    発光画素
１１Ａ    駆動回路層
１１Ｂ    表示素子層
１２    信号線
１３    走査線
１４    走査線駆動回路
１５    信号線駆動回路
１６    電源線
２０    制御回路
２１    スイッチングトランジスタ
２２    駆動トランジスタ
２３、２３Ａ、２３Ｂ、２３Ｃ、２３Ｄ    保持容量素子
２４    有機ＥＬ素子
３１、３２、３３、３４、３５、３６、３７、３８、３９、４０、３００、３０３、３０６    回路配線
５１、５２、５３、５４    ショート
２３１、２３３、２３５、２３７    上側電極層
２３１ａ、２３１ｂ、２３３ａ、２３３ｂ、２３５ａ、２３５ｂ、２３５ｃ、２３５ｄ、２３７ａ、２３７ｂ    上側容量電極部
２３１ｓ、２３２ｓ、２３３ｓ、２３４ｓ１、２３４ｓ２、２３５ｓ１、２３５ｓ２、２３５ｓ３、２３５ｓ４、２３６ｓ、２３７ｓ、２３８ｓ１、２３８ｓ２、３０１ｓ１、３０１ｓ２、３０２ｓ、３０４ｓ、３０５ｓ    切断可能部
２３２、２３４、２３６、２３８    下側電極層
２３２ａ、２３２ｂ、２３４ａ、２３４ｂ、２３４ｃ、２３６ａ、２３６ｂ、２３８ａ、２３８ｂ、２３８ｃ    下側容量電極部
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、
前記駆動回路層は、積層方向において対向するよう配置された上側電極層及び下側電極層を有する平行平板型の容量素子を備え、
前記上側電極層は、第一の回路素子と第二の回路素子とを接続し回路配線機能を有する第一の上側容量電極部と、該第一の上側容量電極部と第一の切断可能部を介して接続され回路配線機能を有しない第二の上側容量電極部とを備え、
前記下側電極層は、第三の回路素子と第四の回路素子とを接続し回路配線機能を有する第一の下側容量電極部と、該第一の下側容量電極部と第二の切断可能部を介して接続され回路配線機能を有しない第二の下側容量電極部とを備え、
前記容量素子は、前記第一の上側容量電極部と前記第二の下側容量電極部との間、及び前記第一の下側容量電極部と前記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である、
表示装置。
【請求項２】
さらに、前記上側電極層は、前記第一の上側容量電極部と第三の切断可能部を介して接続された第三の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第一の下側容量電極部と第四の切断可能部を介して接続された第三の下側容量電極部を備え、
前記容量素子は、前記第三の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第三の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である
請求項１に記載の表示装置。
【請求項３】
さらに、前記上側電極層は、前記第二の上側容量電極部及び前記第三の上側容量電極部とそれぞれ第五の切断可能部及び第六の切断可能部を介して接続された第四の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第二の下側容量電極部及び前記第三の下側容量電極部とそれぞれ第七の切断可能部及び第八の切断可能部を介して接続された第四の下側容量電極部を備え、
前記容量素子は、前記第四の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第四の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である
請求項２に記載の表示装置。
【請求項４】
さらに、前記上側電極層は、前記第二の上側容量電極部と第三の切断可能部を介して接続された第三の上側容量電極部を備え、及び／又は、前記下側電極層は、前記第二の下側容量電極部と第四の切断可能部を介して接続された第三の下側容量電極部を備え、
前記容量素子は、前記第三の上側容量電極部と前記第一の下側容量電極部との間、及び／又は、前記第三の下側容量電極部と前記第一の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である
請求項１に記載の表示装置。
【請求項５】
前記切断可能部は、レーザー照射により切断可能な形状を有する
請求項１〜４のうちいずれか１項に記載の表示装置。
【請求項６】
前記上側電極層の有する切断可能部は、前記下側電極層の有する電極部及び切断可能部が積層方向に投影された領域を除く領域に形成されており、
前記下側電極層の有する切断可能部は、前記上側電極層の有する電極部及び切断可能部が積層方向に投影された領域を除く領域に形成されている
請求項５に記載の表示装置。
【請求項７】
前記複数の表示画素は、前記第一の回路素子、前記第二の回路素子、前記第三の回路素子及び前記第四の回路素子を備え、
前記第一の回路素子、前記第二の回路素子、前記第三の回路素子及び前記第四の回路素子のそれぞれは、駆動素子、スイッチング素子、容量素子、発光素子、走査線、制御線及び電源線のいずれかである
請求項１に記載の表示装置。
【請求項８】
前記容量素子は、前記表示画素ごとに与えられた信号電圧に応じた電圧を保持電圧として保持する保持容量素子であり、
前記駆動回路層は、
ゲートと前記容量素子の一方の端子とが接続され、ゲートに前記保持電圧が印加されることにより、前記保持電圧をソース−ドレイン間電流である信号電流に変換する駆動トランジスタを備え、
前記表示素子層は、前記信号電流が流れることにより発光する発光素子を備える
請求項１に記載の表示装置。
【請求項９】
前記発光素子は、有機ＥＬ素子である
請求項８に記載の表示装置。
【請求項１０】
表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置の製造方法であって、
第一の回路素子と第二の回路素子とを接続する第一の上側容量電極部と第一の切断可能部を介して該第一の上側容量電極部と接続された第二の上側容量電極部とを有する上側電極層と、第三の回路素子と第四の回路素子とを接続する第一の下側容量電極部と第二の切断可能部を介して該第一の下側容量電極部と接続された第二の下側容量電極部とを有する下側電極層とが、積層方向において対向するよう配置され、前記第一の上側容量電極部及び前記第一の下側容量電極部は回路配線機能を有するものであると共に、前記第二の上側容量電極部及び前記第二の下側容量電極部は回路配線機能を有しないものであって、前記第一の上側容量電極部と前記第二の下側容量電極部との間、及び前記第一の下側容量電極部と前記第二の上側容量電極部との間において、それぞれ、所定の静電容量を保持することが可能である平行平板型の容量素子を備えた駆動回路層を形成する駆動回路形成ステップと、
前記表示素子層を形成する表示素子形成ステップと、
前記駆動回路形成ステップにて形成された前記容量素子を検査する検査ステップと、
前記検査ステップにて、対向する電極部が短絡していると判断された前記容量素子について、短絡している電極部を、前記第一の回路素子と前記第二の回路素子との接続及び前記第三の回路素子と前記第四の回路素子との接続が切断されないように、表示画素から切り離す切断ステップとを含む
表示装置の製造方法。
【請求項１１】
前記切断ステップでは、
前記第一の上側容量電極部と前記第二の下側容量電極部との間に短絡不良が生じている場合には、前記第二の切断可能部を切断し、
前記第一の下側容量電極部と前記第二の上側容量電極部との間に短絡不良が生じている場合には、前記第一の切断可能部を切断する
請求項１０記載の表示装置の製造方法。
【請求項１２】
前記切断ステップでは、
前記切断可能部にレーザー照射することにより、短絡している電極部を、前記第一の回路素子と前記第二の回路素子との接続及び前記第三の回路素子と前記第四の回路素子との接続が切断されないように、表示画素から切り離す
請求項１０記載の表示装置の製造方法。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2011141965.tif 000025
【図２】
2011141965.tif 000026
【図３Ａ】
2011141965.tif 000027
【図３Ｂ】
2011141965.tif 000028
【図４Ａ】
2011141965.tif 000029
【図４Ｂ】
2011141965.tif 000030
【図５Ａ】
2011141965.tif 000031
【図５Ｂ】
2011141965.tif 000032
【図６Ａ】
2011141965.tif 000033
【図６Ｂ】
2011141965.tif 000034
【図７Ａ】
2011141965.tif 000035
【図７Ｂ】
2011141965.tif 000036
【図８】
2011141965.tif 000037
【図９Ａ】
2011141965.tif 000038
【図９Ｂ】
2011141965.tif 000039
【図９Ｃ】
2011141965.tif 000040
【図１０Ａ】
2011141965.tif 000041
【図１０Ｂ】
2011141965.tif 000042
【図１１Ａ】
2011141965.tif 000043
【図１１Ｂ】
2011141965.tif 000044
【図１１Ｃ】
2011141965.tif 000045
【図１２】
2011141965.tif 000046
【国際調査報告】
2011141965.tif 000047
2011141965.tif 000048
2011141965.tif 000049
2011141965.tif 000050
2011141965.tif 000051
2011141965.tif 000052