(57)【要約】  静電気を検出する電極体の電荷をキャンセルするためのスイッチを設けなくともよい静電気検出回路を提供する。  静電気を検出する静電気検出回路３０において、互いのゲート同士が電気的に接続されたＰチャネルＦＥＴおよびＮチャネルＦＥＴが設けられ、ＰチャネルＦＥＴおよびＮチャネルＦＥＴを駆動させる駆動用の直流電源が設けられ、前記ＰチャネルＦＥＴおよびＮチャネルＦＥＴの互いのゲート同士を電気的に接続した部位が、静電気を帯電させる帯電部３９として設けられ、帯電部３９に帯電した静電気を自動的に放出させて再度帯電部３９に静電気を帯電可能とする自動リセット手段Ｃ１，Ｃ２を設けた。
2011027581.tif 000002
【特許請求の範囲】
【請求項１】
静電気を検出する静電気検出回路において、
互いのゲート同士が電気的に接続されたＰチャネルＦＥＴおよびＮチャネルＦＥＴが設けられ、
ＰチャネルＦＥＴおよびＮチャネルＦＥＴを駆動させる駆動用の直流電源が設けられ、
前記ＰチャネルＦＥＴおよびＮチャネルＦＥＴの互いのゲート同士を電気的に接続した部位が、静電気を帯電させる帯電部として設けられ、
帯電部に帯電した静電気を自動的に放出させて再度帯電部に静電気を帯電可能とする自動リセット手段を設けたことを特徴とする静電気検出回路。
【請求項２】
前記直流電源の正極と負極との間に、正極側と負極側とで同一容量となる中点が形成されるように複数個のコンデンサが設けられ、前記帯電部が前記中点に接続されることによって、前記自動リセット手段を構成することを特徴とする請求項１記載の静電気検出回路。
【請求項３】
前記帯電部が正の静電気を検出した場合には、前記ＰチャネルＦＥＴがオフとなり、前記ＰチャネルＦＥＴがオフとなったことを報知する正の静電気検出報知部が設けられ、
前記帯電部が負の静電気を検出した場合には、前記ＮチャネルＦＥＴがオフとなり、前記ＮチャネルＦＥＴがオフとなったことを報知する負の静電気検出報知部が設けられていることを特徴とする請求項２記載の静電気検出回路。
【請求項４】
静電気を検出する静電気検出回路において、
正の静電気を検出する正静電気検出部と、
負の静電気を検出する負静電気検出部とが設けられ、
正の静電気検出部は、
ＮチャネルＦＥＴと、ＮチャネルＦＥＴのゲートに接続され、静電気を帯電させる第１の帯電部とが設けられ、
負の静電気検出部は、
ＰチャネルＦＥＴと、ＰチャネルＦＥＴのゲートに接続され、静電気を帯電させる第２の帯電部とが設けられ、
ＮチャネルＦＥＴおよびＰチャネルＦＥＴを駆動させる駆動用の直流電源が設けられ、
第１の帯電部に帯電した静電気を自動的に放出させて再度第１の帯電部に静電気を帯電可能とする第１の自動リセット手段が設けられ、
第２の帯電部に帯電した静電気を自動的に放出させて再度第２の帯電部に静電気を帯電可能とする第２の自動リセット手段が設けられていることを特徴とする静電気検出回路。
【請求項５】
前記直流電源の正極と負極との間に、正極側と負極側とで同一容量となる中点が形成されるように複数個のコンデンサが設けられ、前記第１の帯電部が前記中点に接続されることによって、前記第１の自動リセット手段を構成し、
前記直流電源の正極と負極との間に、正極側と負極側とで同一容量となる中点が形成されるように複数個のコンデンサが設けられ、前記第２の帯電部が前記中点に接続されることによって、前記第２の自動リセット手段を構成することを特徴とする請求項４記載の静電気検出回路。
【請求項６】
前記第１の帯電部が正の静電気を検出した場合には、前記ＮチャネルＦＥＴがオフとなり、前記ＮチャネルＦＥＴがオフとなったことを報知する正の静電気検出報知部が設けられ、
前記第２の帯電部が負の静電気を検出した場合には、前記ＰチャネルＦＥＴがオフとなり、前記ＰチャネルＦＥＴがオフとなったことを報知する負の静電気検出報知部が設けられていることを特徴とする請求項５記載の静電気検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気を検出する静電気検出回路に関する。
【背景技術】
【０００２】
静電気を検出する装置として、特許文献１に示すようなものが従来から知られている。
この装置は、絶縁された外装体の内部にＮチャネルおよびＰチャネルのＭＯＳＦＥＴを配置しており、この両ＭＯＳＦＥＴのゲートは互いに接続されており、このゲートどうしの接続ラインには、外装体の外側に設けられた電極体が接続されている。
ＮチャネルＭＯＳＦＥＴのドレインには、ＬＥＤのカソードが接続されている。またＬＥＤのアノードには、直流電源の正極が接続されており、直流電源の負極はＮチャネルＭＯＳＦＥＴのソースに接続されている。
ＰチャネルＭＯＳＦＥＴのドレインには、ＬＥＤのアノードが接続されている。またＬＥＤのカソードには、直流電源の負極が接続されており、直流電源の正極はＰチャネルＭＯＳＦＥＴのソースに接続されている。
このような構成の静電気の検出装置によれば、電極体に正に帯電している物を接近させると、ＮチャネルＭＯＳＦＥＴがオンとなり、ＬＥＤが点灯する。
また、電極体に負に帯電している物を接近させると、ＰチャネルＭＯＳＦＥＴがオンとなり、ＬＥＤが点灯する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−３５２１７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したような従来の静電気の検出装置によれば、電極体に静電気を帯びた物を近づけると、ＬＥＤが点灯する。しかも、正の帯電または負の帯電のいずれかに帯電した物を近づけると、正負いずれに帯電しているかを判断することができる。
しかし、電極体を帯電させた後、次に静電気を検出する前に電極体に帯電した電荷をキャンセルしてＦＥＴをオフにしなければならず、電荷キャンセル用のスイッチが必要であるという課題がある。
また、このような電荷キャンセル用のスイッチを設けた回路の場合、手動でスイッチを操作して電荷をキャンセルしていたので、静電気の検出の際、誰かが装置についていなければならないという課題もある。
そこで、本発明は上記課題を解決すべくなされ、その目的とするところは静電気を検出する電極体の電荷をキャンセルするためのスイッチを設けなくともよい静電気検出回路を提供することにある。
【課題を解決するための手段】
【０００５】
本発明は上記目的を達成するため次の構成を備える。すなわち、本発明にかかる静電気検出回路によれば、静電気を検出する静電気検出回路において、互いのゲート同士が電気的に接続されたＰチャネルＦＥＴおよびＮチャネルＦＥＴが設けられ、ＰチャネルＦＥＴおよびＮチャネルＦＥＴを駆動させる駆動用の直流電源が設けられ、前記ＰチャネルＦＥＴおよびＮチャネルＦＥＴの互いのゲート同士を電気的に接続した部位が、静電気を帯電させる帯電部として設けられ、帯電部に帯電した静電気を自動的に放出させて再度帯電部に静電気を帯電可能とする自動リセット手段を設けたことを特徴としている。
この構成を採用することによって、正／負いずれの静電気の検出も可能であり、帯電部の帯電を自動的にリセットできるので人手によらず、連続して正負両方の静電気の検出を連続して行える。
また、前記直流電源の正極と負極との間に、正極側と負極側とで同一容量となる中点が形成されるように複数個のコンデンサが設けられ、前記帯電部が前記中点に接続されることによって、前記自動リセット手段を構成することを特徴としてもよい。
この構成によれば、帯電部には、直流電源によって充電されたコンデンサが接続されているので、常時所定の電圧がかかっている。このため、帯電部に静電気が帯電されていない通常時には、両ＦＥＴがオンとなっている。帯電部が正の静電気を検出すると、正極側のコンデンサに充電された電荷がキャンセルされ、ＰチャネルＦＥＴのゲートの電圧は０となる。このため、ＰチャネルＦＥＴがオフになる。また帯電部が負の静電気を検出すると、負極側のコンデンサに充電された電荷がキャンセルされ、ＮチャネルＦＥＴのゲートの電圧が０となる。このため、ＮチャネルＦＥＴがオフになる。ＰチャネルＦＥＴおよびＮチャネルＦＥＴがオフになったのち、正又は負の静電気が遠ざかるなどすると、その後コンデンサが充電されて再度帯電部に所定の電圧がかかり、ＰチャネルＦＥＴおよびＮチャネルＦＥＴは再度オンになる。このように、帯電部が帯電しても自動的に帯電の効果がリセットされ、人手を必要とせずに静電気の検出が可能となる。
さらに、前記帯電部が正の静電気を検出した場合には、前記ＰチャネルＦＥＴがオフとなり、前記ＰチャネルＦＥＴがオフとなったことを報知する正の静電気検出報知部が設けられ、前記帯電部が負の静電気を検出した場合には、前記ＮチャネルＦＥＴがオフとなり、前記ＮチャネルＦＥＴがオフとなったことを報知する負の静電気検出報知部が設けられていることを特徴としてもよい。
本発明にかかる静電気検出回路によれば、静電気を検出する静電気検出回路において、正の静電気を検出する正静電気検出部と、負の静電気を検出する負静電気検出部とが設けられ、正の静電気検出部は、ＮチャネルＦＥＴと、ＮチャネルＦＥＴのゲートに接続され、静電気を帯電させる第１の帯電部とが設けられ、負の静電気検出部は、ＰチャネルＦＥＴと、ＰチャネルＦＥＴのゲートに接続され、静電気を帯電させる第２の帯電部とが設けられ、ＮチャネルＦＥＴおよびＰチャネルＦＥＴを駆動させる駆動用の直流電源が設けられ、  第１の帯電部に帯電した静電気を自動的に放出させて再度第１の帯電部に静電気を帯電可能とする第１の自動リセット手段が設けられ、第２の帯電部に帯電した静電気を自動的に放出させて再度第２の帯電部に静電気を帯電可能とする第２の自動リセット手段が設けられていることを特徴としている。
また、前記直流電源の正極と負極との間に、正極側と負極側とで同一容量となる中点が形成されるように複数個のコンデンサが設けられ、前記第１の帯電部が前記中点に接続されることによって、前記第１の自動リセット手段を構成し、前記直流電源の正極と負極との間に、正極側と負極側とで同一容量となる中点が形成されるように複数個のコンデンサが設けられ、前記第２の帯電部が前記中点に接続されることによって、前記第２の自動リセット手段を構成することを特徴としてもよい。
さらに、前記第１の帯電部が正の静電気を検出した場合には、前記ＮチャネルＦＥＴがオフとなり、前記ＮチャネルＦＥＴがオフとなったことを報知する正の静電気検出報知部が設けられ、前記第２の帯電部が負の静電気を検出した場合には、前記ＰチャネルＦＥＴがオフとなり、前記ＰチャネルＦＥＴがオフとなったことを報知する負の静電気検出報知部が設けられていることを特徴としてもよい。【０００６】
発明の効果
本発明の静電気検出回路によれば、正負両方の静電気を、人手によらず連続して検出可能である。
【図面の簡単な説明】
【０００７】
【図１】本発明に係る静電気検出回路の第１の実施形態の回路図である。
【図２】静電気検出回路の第２の実施形態を示す回路図である。
【図３】静電気検出回路の第３の実施形態を示すブロック図である。
【図４】図３の静電気検出回路の正の静電気検出部を示す回路図である。
【図５】図３の静電気検出回路の負の静電気検出部を示す回路図である。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
以下、本発明に係る静電気検出回路の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は、本実施形態の概略構成を示す回路図である。
静電気検出回路３０は、ＰチャネルＦＥＴであるＦＥＴ１と、ＮチャネルＦＥＴであるＦＥＴ２と、両ＦＥＴを駆動させる直流電源３６とを有している。
ＦＥＴ１のゲートとＦＥＴ２のゲートは2つの抵抗Ｒ１、Ｒ２を介して接続されている。
また、ＦＥＴ１のゲートとＦＥＴ２のゲートを電気的に接続している接続ラインが、静電気を検出するための帯電部３９を構成している。帯電部３９としては単なる金属導体が線状になっているもの（電線）であればよい。
直流電源３６の正極３３と負極３４との間には複数個のコンデンサＣ１，Ｃ２が直列に接続されている。このコンデンサＣ１とコンデンサＣ２は同一容量であり、コンデンサＣ１とＣ２の間に、帯電部３９が接続されている。
また、ＦＥＴ１のソースには、ＦＥＴ１のオン状態を報知するＬＥＤ１のカソードが接続され、ＬＥＤ１のアノードは、直流電源３６の正極３３に抵抗やコンデンサを介さず直接接続されている。
つまり、ＦＥＴ１のゲートに所定の駆動電圧がかかると、ＦＥＴ１がオンとなり、ＦＥＴ１のソース−ドレイン間に電流が流れ、ＬＥＤ１が点灯する。
同様に、ＦＥＴ２のドレインには、ＦＥＴ２のオン状態を報知するＬＥＤ２のカソードが接続され、ＬＥＤ２のアノードは、直流電源３６の正極３３に抵抗やコンデンサを介さず直接接続されている。
つまり、ＦＥＴ２のソースに所定の駆動電圧がかかると、ＦＥＴ２がオンとなり、ＦＥＴ２のドレイン−ソース間に電流が流れ、ＬＥＤ２が点灯する。
なお、本実施形態では、ＦＥＴ１およびＦＥＴ２は常時オンとなっており、ＬＥＤ１およびＬＥＤ２は、常時点灯している。なお、ＬＥＤ１とＬＥＤ２は異なる色にすることで視認性を良好にすることができる。
すなわち、ＦＥＴ１については、直流電源３６の正極３３側のコンデンサＣ１に充電された電圧がＦＥＴ１のゲートに印加された状態となっており、ＦＥＴ１は常時オンとなっている。
ＦＥＴ２も同様に、直流電源３６の負極３４側のコンデンサＣ２に充電された電圧がＦＥＴ２のゲートに印加された状態となっており、ＦＥＴ２は常時オンとなっている。
帯電部３９の近傍に正の静電気が存在する場合、帯電部３９は正の静電気が帯電する。このため、帯電部３９の正の静電気によって、コンデンサＣ１に充電されていた電荷はキャンセルされる。このように、コンデンサＣ１の充電されていた電荷は放電されると、ＦＥＴ１のゲートに印加されていた電圧は０になり、ＦＥＴ１はオフになる。すると、ＦＥＴ１のソースに接続されているＬＥＤ１が消灯し、正の静電気が検出されたことがわかる。
なお、このときＦＥＴ２のゲートには、コンデンサＣ２に充電されている電荷によって所定の駆動電圧が印加されているので、ＦＥＴ２はオン状態のままである。
コンデンサＣ１が放電した後、直流電源３６によってコンデンサＣ１は再度充電される。このとき、帯電部３９の近傍に正の静電気が存在していれば、コンデンサＣ１には電荷は充電されず、ＦＥＴ１はオフのままである。
帯電部３９の近傍に正の静電気が存在しなくなった場合には、直流電源３６によってコンデンサＣ１が充電され、ＦＥＴ１はオンとなる。このように、本実施形態では、ＦＥＴのゲートに接続する直流電源にコンデンサを設けて充放電させることにより、帯電部３９に帯電する静電気を自動的にリセットできる。
また、帯電部３９の近傍に負の静電気が存在する場合、帯電部３９は負の静電気が帯電する。このため、帯電部３９の負の静電気によって、コンデンサＣ２に充電されていた電荷はキャンセルされる。このように、コンデンサＣ２の充電されていた電荷が放電されると、ＦＥＴ２のゲートに印加されていた電圧は０になり、ＦＥＴ２はオフになる。すると、ＦＥＴ２のドレインに接続されているＬＥＤ２が消灯し、負の静電気が検出されたことがわかる。
なお、このときＦＥＴ１のゲートには、コンデンサＣ１に充電されている電荷によって所定の駆動電圧が印加されているので、ＦＥＴ１はオン状態のままである。
コンデンサＣ２が放電した後、直流電源３６によってコンデンサＣ２は再度充電される。このとき、帯電部３９の近傍に負の静電気が存在していれば、コンデンサＣ２には電荷は充電されず、ＦＥＴ２はオフのままである。
帯電部３９の近傍に負の静電気が存在しなくなった場合には、直流電源３６によってコンデンサＣ１が充電され、ＦＥＴ１はオンとなる。このように、本実施形態では、ＦＥＴのゲートに接続する直流電源にコンデンサを設けて充放電させることにより、帯電部３９に帯電する静電気を自動的にリセットできる。
（第２の実施形態）
図２に基づいて、静電気検出回路３０の第２の実施形態について説明する。
なお、第１の実施形態と同一の構成要素については同一の符号を付し、説明を省略する場合もある。
本実施形態では、正の静電気の報知手段と、負の静電気の報知手段について、それぞれ別個のＬＥＤを用いる点は上述した第１の実施形態と同様である。ただし、本実施形態では、正／負の静電気が検出されていないときに、それぞれのＬＥＤが消灯しており、正の静電気が検出されたとき、および負の静電気が検出されたときにそれぞれのＬＥＤが点灯するように設けられている。
ＦＥＴ１のソースには、ＰＮＰトランジスタＱ１のベースが接続されている。トランジスタＱ１のエミッタには、直流電源３６の正極３３が直接接続されている。トランジスタＱ１のコレクタには、ＮＰＮトランジスタＱ２のベースが接続されている。
トランジスタＱ２のコレクタには、直流電源３６の正極３３が直接接続されており、トランジスタＱ２のエミッタには、リレーＲＬ１のコイル端子の一端が接続されている。なお、リレーＲＬ１のコイル端子の他端は、直流電源３６の負極３４に接続されている。
このため、ＦＥＴ１がオンのときには、トランジスタＱ１のベースからＦＥＴ１のソースへトランジスタＱ１のベース電流が流れ込み、トランジスタＱ１はオンとなる。
トランジスタＱ１がオンのときは、トランジスタＱ２のベースにトランジスタＱ１のコレクタ電流が流れ込むので、トランジスタＱ２もオンとなり、トランジスタＱ２のエミッタ電流が、リレーＲＬ１のコイル端子へ流れる。
リレーＲＬ１のＮＣ端子にはＬＥＤ３のアノードが接続されており、ＬＥＤ３のカソードが直流電源３６の負極３４に接続されている。また、リレーＲＬ１のＣＯＭ端子は、直流電源３６の正極３３に接続されている。
このように、ＦＥＴ１がオン状態のとき（正の静電気が検出されていないとき）、トランジスタＱ１、Ｑ２がオンとなり、リレーＲＬ１がオンとなっているので、ＮＣ端子に接続されているＬＥＤ３は消灯している。
正の静電気が帯電部３９に検出されると、コンデンサＣ１の充電された電荷が放電されてＦＥＴ１がオフとなり、トランジスタＱ１およびＱ２がオフとなる。するとリレーＲＬ１に通電されていた電流もオフとなり、リレーＲＬ１は閉となり、ＮＣ端子に接続されていたＬＥＤ３が直流電源３６に接続されて点灯する。
そして、帯電部３９の近傍に負の静電気が存在しなくなった場合には、直流電源３６によってコンデンサＣ２が充電され、ＦＥＴ２はオンとなる。
また、ＦＥＴ２のソースには、ＮＰＮトランジスタＱ３のベースが接続されている。トランジスタＱ３のエミッタには、直流電源３６の負極３４が直接接続されている。トランジスタＱ３のコレクタには、ＰＮＰトランジスタＱ４のベースが接続されている。
トランジスタＱ４のコレクタには、直流電源３６の負極３４が直接接続されており、トランジスタＱ４のエミッタには、リレーＲＬ２のコイル端子の他端が接続されている。なお、リレーＲＬ２のコイル端子の一端は、直流電源３６の負極３４に接続されている。
このため、ＦＥＴ２がオンのときには、トランジスタＱ３のベースへＦＥＴ２のソースからソース電流が流れ込み、トランジスタＱ３はオンとなる。
トランジスタＱ３がオンのときは、トランジスタＱ４のベースからトランジスタＱ３へベース電流が流れ込むので、トランジスタＱ４もオンとなり、トランジスタＱ４のエミッタ電流としてリレーＲＬ２のコイル端子が通電される。
リレーＲＬ２のＮＣ端子にはＬＥＤ４のアノードが接続されており、ＬＥＤ４のカソードが直流電源３６の負極３４に接続されている。また、リレーＲＬ２のＣＯＭ端子は、直流電源３６の正極３３に接続されている。
このように、ＦＥＴ２がオン状態のとき（負の静電気が検出されていないとき）、トランジスタＱ３、Ｑ４がオンとなり、リレーＲＬ２がオンとなっているので、ＮＣ端子に接続されているＬＥＤ４は消灯している。
負の静電気が帯電部３９に検出されると、コンデンサＣ２の充電された電荷が放電されてＦＥＴ２がオフとなり、トランジスタＱ３およびＱ４がオフとなる。するとリレーＲＬ２に通電されていた電流もオフとなり、リレーＲＬ２は閉となり、ＮＣ端子に接続されていたＬＥＤ４が直流電源３６に接続されて点灯する。
そして、帯電部３９の近傍に負の静電気が存在しなくなった場合には、直流電源３６によってコンデンサＣ２が充電され、ＦＥＴ２はオンとなる。
（第３の実施形態）
次に、図３〜図５に基づいて、第３の実施形態について説明する。
本実施形態の静電気検出回路６０は、正の静電気検出部６２と、負の静電気検出部６４とを備えている。
まず、正の静電気検出部６２について説明する。
正の静電気検出部６２には、ＮチャネルＦＥＴであるＦＥＴ３と、ＦＥＴ３のゲートに接続された第１の帯電部６６とを備えている。
また、直流電源３６の正極３３と負極３４との間に設けられた複数個のコンデンサＣ４，Ｃ５が直列に接続されている。このコンデンサＣ４とコンデンサＣ５は同一容量であり、コンデンサＣ４とＣ５の間に、ＦＥＴ３のゲートに一方の端部が接続された第１の帯電部６６の他方の端部が接続されている。
第１の帯電部６６は、単なる金属導体が線状になっているもの（電線）であればよい。
また第１の帯電部６６とＦＥＴ３のゲートとの間には、抵抗Ｒ３を介して直流電源３６の負極３４が接続されている。
ＦＥＴ３のソースには、抵抗Ｒ４を介して直流電源３６の正極３３が接続されている。
ＦＥＴ３のドレインには、ＮＰＮトランジスタＱ１０のベースが接続されている。ＮＰＮトランジスタＱ１０のコレクタには、抵抗Ｒ５を介して直流電源３６の正極３３が接続されており、またＱ１０のコレクタと正極３３との間には、ＮＰＮトランジスタＱ１１のベースが接続されている。ＮＰＮトランジスタＱ１０のエミッタは、直流電源３６の負極３４に接続されている。
ＮＰＮトランジスタＱ１１のコレクタは、直流電源３６の正極３３に接続されており、エミッタには正の静電気検出報知部であるＬＥＤ３が接続されている。
ＬＥＤ３のアノードがＮＰＮトランジスタＱ１１のエミッタに接続され、ＬＥＤ３のカソードが直流電源３６の負極３４に接続されている。
続いて、上記の構成を有する正の静電気検出部６２の動作を説明する。
ＦＥＴ３はＲ３を介して負極３４に接続されているので、常時オンになっている。正の静電気が第１の帯電部６６に帯電すると、ＦＥＴ３のゲートにプラス電荷が印加されて、ＦＥＴ３はオフになる。さらに、コンデンサＣ４およびコンデンサＣ５に充電されていた電荷は放電され、直流電源３６の正極３３と負極３４の間で電流が流れる。
ＦＥＴ３がオフになると、ＮＰＮトランジスタＱ１０のベースにＦＥＴ３のドレインからの電流が遮断され、Ｑ１０がオフとなる。Ｑ１０がオフになるとＮＰＮトランジスタＱ１１のベースに電流が流れるので、Ｑ１１がオンになる。
ＮＰＮトランジスタＱ１１がオンになると、Ｑ１１のエミッタからＬＥＤ３に電流が流れ、ＬＥＤ３が点灯する。
ＬＥＤ３が点灯することにより、第１の帯電部６６に正の静電気が帯電したことが報知される。
なお、第１の帯電部６６に正の静電気が帯電してコンデンサＣ４およびコンデンサＣ５に充電されていた電荷が放電された後、コンデンサＣ４およびＣ５は直流電源３６によって再度充電される。コンデンサＣ４およびコンデンサＣ５に充電されていた電荷の放電によって、第１の帯電部６６に帯電していた正の静電気が無くなり、Ｒ３を介してＦＥＴ３はオンとなる。このように、第１の帯電部６６の他端に、直流電源３６の間に設けた複数のコンデンサの中点を接続させることで、帯電した静電気によってコンデンサを充放電させ、第１の帯電部６６に帯電する静電気を自動的にリセットできる。
次に、負の静電気検出部６４について説明する。
正の静電気検出部６２には、ＰチャネルＦＥＴであるＦＥＴ４と、ＦＥＴ４のゲートに接続された第２の帯電部６８とを備えている。
また、直流電源３６の正極３３と負極３４との間に設けられた複数個のコンデンサＣ６，Ｃ７が直列に接続されている。このコンデンサＣ６とコンデンサＣ７は同一容量であり、コンデンサＣ６とＣ７の間に、ＦＥＴ４のゲートに一方の端部が接続された第２の帯電部６８の他方の端部が接続されている。
第２の帯電部６８は、単なる金属導体が線状になっているもの（電線）であればよい。
また第２の帯電部６８とＦＥＴ４のゲートとの間には、抵抗Ｒ６を介して直流電源３６の正極３３が接続されている。
ＦＥＴ４のドレインには、抵抗Ｒ７を介して直流電源３６の正極３３が接続されている。
ＦＥＴ４のソースには、ＮＰＮトランジスタＱ１２のベースが接続されている。ＮＰＮトランジスタＱ１２のコレクタには、抵抗Ｒ８を介して直流電源３６の正極３３が接続されており、またＱ１２のコレクタと正極３３との間には、ＮＰＮトランジスタＱ１３のベースが接続されている。ＮＰＮトランジスタＱ１２のエミッタは、直流電源３６の負極３４に接続されている。
ＮＰＮトランジスタＱ１３のコレクタは、直流電源３６の正極３３に接続されており、エミッタには負の静電気検出報知部であるＬＥＤ４が接続されている。
ＬＥＤ４のアノードがＮＰＮトランジスタＱ１３のエミッタに接続され、ＬＥＤ４のカソードが直流電源３６の負極３４に接続されている。
続いて、上記の構成を有する負の静電気検出部６４の動作を説明する。
ＦＥＴ４はＲ５を介して正極３３に接続されているので、常時オンになっている。負の静電気が第２の帯電部６６に帯電すると、ＦＥＴ４のゲートにマイナス電荷が印加され、ＦＥＴ４はオフになる。さらに、コンデンサＣ６およびコンデンサＣ７に充電されていた電荷は放電され、直流電源３６の正極３３と負極３４の間で電流が流れる。
ＦＥＴ４がオフになると、ＮＰＮトランジスタＱ１２のベースにＦＥＴ４のソースからの電流が遮断され、Ｑ１２がオフとなる。Ｑ１２がオフになるとＮＰＮトランジスタＱ１３のベースに電流が流れるので、Ｑ１３がオンになる。
ＮＰＮトランジスタＱ１３がオンになると、Ｑ１３のエミッタからＬＥＤ４に電流が流れ、ＬＥＤ４が点灯する。
ＬＥＤ４が点灯することにより、第２の帯電部６８に負の静電気が帯電したことが報知される。
なお、第２の帯電部６８に負の静電気が帯電してコンデンサＣ６およびコンデンサＣ７に充電されていた電荷が放電された後、コンデンサＣ６およびＣ７は直流電源３６によって再度充電される。コンデンサＣ６およびコンデンサＣ７に充電されていた電荷の放電によって、第２の帯電部６８に帯電していた負の静電気が無くなり、Ｒ５を介してＦＥＴ４はオンとなる。このように、第２の帯電部６８の他端に、直流電源３６の間に設けた複数のコンデンサの中点を接続させることで、帯電した静電気によってコンデンサを充放電させ、第２の帯電部６８に帯電する静電気を自動的にリセットできる。
正の静電気検出部６６のＦＥＴ３のドレインに接続されているトランジスタＱ１０、Ｑ１１はこのような接続方法に限定することはなく、ＦＥＴ３がオフになることに基づいてＬＥＤ３が点灯するような構成であればよい。
同様に、負の静電気検出部６４のＦＥＴ４のドレインに接続されているトランジスタＱ１２、Ｑ１３はこのような接続方法に限定することはなく、ＦＥＴ４がオフになることに基づいてＬＥＤ４が点灯するような構成であればよい。
なお、正の静電気検出部６２の第１の帯電部６６以外の部品であるＣ４，Ｃ５、ＦＥＴ３、Ｑ１０、Ｑ１２、Ｒ３、Ｒ４、Ｒ５については静電シールドされたケース内に収納することが好ましい。負の静電気検出部６４も同様に第２の帯電部６８以外の部品であるＣ６、Ｃ７、ＦＥＴ３、Ｑ１０、Ｑ１２、Ｒ６、Ｒ７、Ｒ８については静電シールドされたケース内に収納されることが好ましい。
第１の帯電部６６および第２の帯電部６８は、静電シールドされたケースの外部に突出して配置される。
また、ＦＥＴ３のゲートに接続される部品であるコンデンサＣ４、Ｃ５および抵抗Ｒ３については、一般的に良く用いられるエポキシ若しくはガラスエポキシ等のプリント基板上に部品を配置して接続するのではなく、空中で配線するかまたは極めて絶縁性の高い基板を用いて部品同士を接続することが好ましい。エポキシまたはガラスエポキシのプリント基板上で回路構成を図ると、第１の帯電部６６に帯電した静電気がプリント基板を経由して逃げてしまうおそれがあり、静電気の検出を正確に行えない場合があるからである。
ＦＥＴ４のゲートに接続される部品であるコンデンサＣ６、Ｃ７および抵抗Ｒ６についても、一般的に良く用いられるエポキシ若しくはガラスエポキシ等のプリント基板上に部品を配置して接続するのではなく、空中で配線するかまたは極めて絶縁性の高い基板を用いて部品同士を接続することが好ましい。
なお、ＦＥＴ３のゲートから、第１の帯電部６６とは別個に第１の帯電部６６と分岐している帯電部７０を設けてもよい。この帯電部７０の先端部はコンデンサＣ４、コンデンサＣ５の間に接続されていなくてもよい。
同様に、ＦＥＴ４のゲートから、第２の帯電部６８とは別個に第２の帯電部６８と分岐している帯電部７２を設けてもよい。この帯電部７２の先端部はコンデンサＣ６、コンデンサＣ７の間に接続されていなくてもよい。
このような帯電部７０、７２を設けることで、静電気検出感度が良くなる。
（実施例１）
上述した第２の実施形態について、実際に試験をした回路の例を説明する。
直流電源として乾電池２本で３Ｖとなるようにし、コンデンサＣ１、Ｃ２にそれぞれ３ｐＦのセラミックコンデンサを設けた。
抵抗Ｒ１、Ｒ２にはそれぞれ５ＧΩの金属被覆抵抗を採用した。ＦＥＴ１には２ＳＪ７４、ＦＥＴ２には２ＳＫ１７０を採用した。
また、トランジスタＱ１，Ｑ４には、２ＳＡ１０１５を採用し、トランジスタＱ２，Ｑ３には、２ＳＣ１８１５を採用した。
このような回路構成により、良好に正負の静電気を連続して検出することができた。
（実施例２）
上述した第３の実施形態について、実際に試験をした回路の例を説明する。
直流電源として乾電池２本で３Ｖとなるようにし、コンデンサＣ４、Ｃ５、Ｃ６、Ｃ７にそれぞれ３ｐＦのセラミックコンデンサを設けた。
抵抗Ｒ３、Ｒ６にはそれぞれ５ＧΩの金属被覆抵抗を採用した。ＦＥＴ３には２ＳＪ７４、ＦＥＴ４には２ＳＫ１７０を採用した。抵抗Ｒ４、Ｒ７にはそれぞれ６．２ｋΩの金属被覆抵抗を採用した。抵抗Ｒ５、Ｒ８にはそれぞれ１０ｋΩの金属被覆抵抗を採用した。
また、トランジスタＱ１０、Ｑ１１、Ｑ１２、Ｑ１３，には、２ＳＣ１８１５を採用した。
このような回路構成により、良好に正負の静電気を連続して検出することができた。
以上、本発明につき好適な実施形態を挙げて種々説明したが、本発明はこの実施形態に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【図１】
2011027581.tif 000003
【図２】
2011027581.tif 000004
【図３】
2011027581.tif 000005
【図４】
2011027581.tif 000006
【図５】
2011027581.tif 000007
【国際調査報告】
2011027581.tif 000008
2011027581.tif 000009
2011027581.tif 000010
2011027581.tif 000011