(57)【要約】  オプトエレクトロニクスデバイス（１００）を製造する方法を提供する。本方法は、ガラスを含む支持体基板（１０）を用意するステップ、支持体基板（１０）上に、ルミネセンス変換材料を含む変換層（２）を形成するステップ、変換層の、支持体基板（１０）とは反対側の面上に、少なくとも２つのオプトエレクトロニクス半導体チップ（３）を設けるステップ、およびルミネセンス変換材料を含まないカバー材料（４０）をオプトエレクトロニクス半導体チップ（３）間に導入するステップを含む。さらに、オプトエレクトロニクスデバイスを提供する。
2019518331.tif 000002
【特許請求の範囲】
【請求項１】
オプトエレクトロニクスデバイス（１００）を製造する方法であって、
ガラスを含む支持体基板（１０）を用意するステップと、
前記支持体基板（１０）上に、ルミネセンス変換材料を含む変換層（２）を形成するステップと、
前記変換層の、前記支持体基板（１０）とは反対側の面上に、少なくとも２つのオプトエレクトロニクス半導体チップ（３）を設けるステップと、
ルミネセンス変換材料を含まないカバー材料（４０）を前記オプトエレクトロニクス半導体チップ（３）間に導入するステップと、
を含む、方法。
【請求項２】
前記オプトエレクトロニクス半導体チップ（３）の側面（３ｃ）を実質的に前記変換層（２）によって覆わないままとする、
請求項１記載の方法。
【請求項３】
前記変換層（２）は、前記少なくとも２つのオプトエレクトロニクス半導体チップ（３）を設けた後、実質的に一定の厚さを有する、
請求項１または２記載の方法。
【請求項４】
前記変換層（２）は、前記少なくとも２つのオプトエレクトロニクス半導体チップ（３）と前記支持体基板との間の接着を行う、
請求項１から３までのいずれか１項記載の方法。
【請求項５】
前記変換層（２）は、相互に間隔を置いた少なくとも２つの領域（２１，２２）を有し、
前記少なくとも２つのオプトエレクトロニクス半導体チップ（３）を設ける際に、前記変換層（２）の前記少なくとも２つの領域（２１，２２）のそれぞれに、前記少なくとも２つのオプトエレクトロニクス半導体チップ（３）を正確に１つずつ設け、さらに
前記少なくとも２つのオプトエレクトロニクス半導体チップ（３）のそれぞれは、前記変換層（２）のうち、前記オプトエレクトロニクス半導体チップ（３）が設けられた領域（２１，２２）を完全にまたは実質的に完全に覆う、
請求項１から４までのいずれか１項記載の方法。
【請求項６】
前記カバー材料（４０）は、その導入後、前記変換層（２）の前記少なくとも２つの領域（２１，２２）のそれぞれの側面（２ｃ）を覆う、
請求項５記載の方法。
【請求項７】
前記変換層（２）のそれぞれ異なる前記少なくとも２つの領域（２１，２２）は、相互に異なる厚さを有し、かつ／または相互に異なる材料組成を有する、
請求項５または６記載の方法。
【請求項８】
複数のオプトエレクトロニクスデバイス（１００）への分割を行い、
前記オプトエレクトロニクスデバイス（１００）のそれぞれは、前記少なくとも２つのオプトエレクトロニクス半導体チップ（３）の少なくとも１つ、特に２つまたはそれ以上と、前記支持体基板（１０）の一部と、前記変換層（２）の一部と、前記カバー材料（４０）の一部とを含む、
請求項１から７までのいずれか１項記載の方法。
【請求項９】
オプトエレクトロニクスデバイス（１００）であって、
オプトエレクトロニクス半導体チップ（３）と、
前記半導体チップ（３）の上面に設けられた変換層（２）と、
前記変換層（２）の、前記半導体チップ（３）とは反対側の面に設けられた、ガラスを含む、カバープレート（１）と、
を含み、
前記変換層（２）は、ルミネセンス変換材料を含み、
前記変換層（２）は、前記オプトエレクトロニクス半導体チップ（３）と前記カバープレート（１）との間に設けられており、
前記オプトエレクトロニクス半導体チップ（３）の側面（３ｃ）は、実質的に前記変換層（２）から露出している、
オプトエレクトロニクスデバイス。
【請求項１０】
前記オプトエレクトロニクス半導体チップ（３）の前記側面を覆い、かつ反射性を有するように形成された、ケーシングボディ（４）が設けられている、
請求項９記載のオプトエレクトロニクスデバイス。
【請求項１１】
前記ケーシングボディ（４）は、前記変換層（２）の側面を覆う、
請求項１０記載のオプトエレクトロニクスデバイス。
【請求項１２】
前記ケーシングボディ（４）は、前記オプトエレクトロニクス半導体チップ（３）、前記変換層（２）および前記カバープレート（１）に直接に接触している、
請求項１０または１１記載のオプトエレクトロニクスデバイス。
【請求項１３】
前記変換層（２）は、実質的に一定の厚さを有する、
請求項９から１２までのいずれか１項記載のオプトエレクトロニクスデバイス。
【請求項１４】
前記カバープレート（１）は、ルミネセンス変換材料、別のルミネセンス変換材料、拡散材料のうち少なくとも１つの材料の粒子を内部に導入したガラスを含む、
請求項９から１３までのいずれか１項記載のオプトエレクトロニクスデバイス。
【請求項１５】
横方向で相互に間隔を置いて配置された少なくとも２つのオプトエレクトロニクス半導体チップ（３）が設けられており、全てのオプトエレクトロニクス半導体チップ（３）が前記カバープレート（１）によって覆われている、
請求項９から１４までのいずれか１項記載のオプトエレクトロニクスデバイス。
【請求項１６】
前記変換層（２）が複数の領域（２１，２２）に分割されており、
各オプトエレクトロニクス半導体チップ（３）に対して、前記変換層（２）の領域（２１，２２）が正確に１つずつ一義的に対応づけられており、
前記領域（２１，２２）は横方向で相互に間隔を置いて設けられており、
前記ケーシングボディ（４）は、部分的に前記領域（２１，２２）間に配置されている、
請求項１５記載のオプトエレクトロニクスデバイス。
【請求項１７】
それぞれ異なるオプトエレクトロニクス半導体チップ（３）に対応づけられた各領域（２１，２２）は、その厚さおよび／またはその材料組成に関して相互に異なっている、
請求項１６記載のオプトエレクトロニクスデバイス。
【請求項１８】
隣接する２つのオプトエレクトロニクス半導体チップ（３）間の距離は、最小２０μｍから最大５０μｍである、
請求項１５から１７までのいずれか１項記載のオプトエレクトロニクスデバイス。
【請求項１９】
前記オプトエレクトロニクスデバイス（１００）の、前記カバープレート（１）とは反対側の下面に、電気接続素子（７）が設けられており、
該電気接続素子（７）は、前記オプトエレクトロニクス半導体チップ（３）の少なくとも２つずつを相互に導電接続している、
請求項１５から１８までのいずれか１項記載のオプトエレクトロニクスデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
オプトエレクトロニクスデバイスを製造する方法を提供する。さらに、例えばこの方法によって製造可能なオプトエレクトロニクスデバイスを提供する。
【０００２】
刊行物である米国特許出願公開第２０１５／０１８８０００号明細書には、オプトエレクトロニクスデバイスを製造する方法およびオプトエレクトロニクスデバイスが記載されている。
【０００３】
本願は、独国特許出願第１０２０１６２０８４８９．５号の優先権を主張し、その開示内容は引用により本願に含まれるものとする。
【０００４】
解決すべき課題は、特に低コストに実行可能な、オプトエレクトロニクスデバイスを製造する方法を提供することにある。解決すべきさらなる課題は、例えば特に均質に白色光を形成可能なオプトエレクトロニクスデバイスを提供することにある。解決すべきさらなる課題は、特に低コストに製造可能なオプトエレクトロニクスデバイスを提供することにある。解決すべきさらなる課題は、特にコンパクトに形成されるオプトエレクトロニクスデバイスを提供することにある。
【０００５】
オプトエレクトロニクスデバイスを製造する方法を提供する。オプトエレクトロニクスデバイスは、例えば発光ダイオードであってもよい。また、オプトエレクトロニクスデバイスがレーザーダイオードである構成も可能である。
【０００６】
少なくとも１つの実施形態によれば、オプトエレクトロニクスデバイスを製造する方法は、ガラスを含む支持体基板を用意する方法ステップを含む。ここで、支持体基板はガラスから形成可能であるかまたはガラスを含むことができる。支持体基板がガラスのほか別の材料を含む場合、ガラスは例えば別の材料を内部に導入した母材である。この場合、支持体基板は、その大部分をガラスによって形成することができ、つまりこの場合、支持体基板におけるガラスの重量割合は、例えば少なくとも５０％、特には少なくとも７０％となる。
【０００７】
支持体基板が例えばディスクである場合、直交する２つの空間方向における当該ディスクの広がりは、第３の空間方向における広がりよりも大きい。例えば、支持体基板は、１０ｃｍ２以上の面積および２００μｍ以下の厚さを有する。支持体基板は、最小１０ｃｍから最大５０ｃｍまでの辺長さを有してもよく、これにより、支持体基板の面積は、とりわけ２５００ｃｍ２までであってもよい。この場合、支持体基板の厚さは、最小２５μｍから最大２００μｍである。ガラスを含む支持体基板は、特に均等な厚さを特別の特徴としていてもよく、ここで、厚さの変動は、支持体基板全体にわたって５μｍ以下であってもよい。
【０００８】
少なくとも１つの実施形態によれば、本方法は、支持体基板上に、ルミネセンス変換材料を含む変換層を形成するステップを含む。ここで、変換層は、少なくとも１つのルミネセンス変換材料を含むかまたは少なくとも１つのルミネセンス変換材料から形成される。変換層のルミネセンス変換材料は、例えば、電磁放射による励起の際により大きな波長の電磁放射を放出する無機または有機の蛍光物質である。例えば、ルミネセンス変換材料は、青色光による励起の際に黄色光または緑黄色光を放出し、これにより、完成したデバイスから、動作中、白色光または緑白色光を放出させることができる。
【０００９】
変換層は、ルミネセンス変換材料のほか、別の材料、例えば、ルミネセンス変換材料を内部に導入した母材を含むことができる。母材は，例えば、シリコーン、エポキシド樹脂またはシリコーン‐エポキシド樹脂‐ハイブリッド材料であってもよい。変換層は、例えば、最小で１０μｍ、最大で１００μｍの厚さを有する。
【００１０】
変換層は、大面積で、または複数の領域に分割されて、支持体基板上、例えば支持体基板の上面上に形成することができる。変換層は、形成後、例えば、支持体基板の、変換層が形成された上面の少なくとも５０％、特には少なくとも７０％を覆う。この場合、変換層は、支持体基板の主延在平面に対して平行な平面における横方向の広がりが支持体基板の主延在平面に対して垂直な方向における変換層の厚さよりも大きい、平面状の層である。また、変換層は特に均等な厚さを特徴とし、ここで、変換層全体にわたる変換層厚さの変化分は、例えば１０％未満、特には５％未満であってもよい。
【００１１】
本方法の少なくとも１つの実施形態によれば、少なくとも２つのオプトエレクトロニクス半導体チップが、変換層の、支持体基板とは反対側の面上に設けられる。オプトエレクトロニクス半導体チップは、例えば、動作中に、光、特に色光またはＵＶ放射を形成する発光ダイオードチップである。当該発光ダイオードチップは、その放射透過面がそれぞれ変換層に接するように、変換層上に載置される。さらに、オプトエレクトロニクス半導体チップの少なくとも相当数が検出器チップ、例えばフォトダイオードである構成も可能である。
【００１２】
特に、オプトエレクトロニクス半導体チップを設ける方法ステップにおいて、複数のオプトエレクトロニクス半導体チップを変換層上に設けることができる。ここで、複数のオプトエレクトロニクス半導体チップは、例えば製造差の範囲内で、規則的な格子、例えば正方形の格子の各ノード点に配置することができる。
【００１３】
オプトエレクトロニクスデバイスを製造する方法の少なくとも１つの実施形態によれば、本方法は、ルミネセンス変換材料を含まないカバー材料をオプトエレクトロニクス半導体チップ間に導入するステップを含む。カバー材料は、例えば、シリコーン、エポキシド樹脂またはシリコーン‐エポキシド樹脂‐ハイブリッド材料を母材として含むかまたは上述した材料のうち少なくとも１つから形成される材料である。ここで、カバー材料は、変換層内に存在する１つもしくは複数のルミネセンス変換材料を含まない。特には、カバー材料がその形成の際に各ルミネセンス変換材料を含まない構成も可能である。なお、カバー材料には、顔料、色素および／または拡散材料を充填できる。これにより、カバー材料は黒色、有色または反射性白色の印象を有しうる。カバー材料を設けた後、ルミネセンス変換材料は、変換層とカバー材料との界面の変換層から、小さな範囲で、カバー材料内へ拡散しうる。なお、少なくともカバー材料を設ける際には、このカバー材料内にはルミネセンス変換材料は存在せず、ルミネセンス変換材料が意図的にカバー材料内へ導入されることはない。
【００１４】
オプトエレクトロニクスデバイスを製造する方法の少なくとも１つの実施形態によれば、本方法は、
・ガラスを含む支持体基板を用意するステップ、
・支持体基板上に、ルミネセンス変換材料を含む変換層を形成するステップ、
・変換層の、支持体基板とは反対側の面上に、少なくとも２つのオプトエレクトロニクス半導体チップを設けるステップ、および
・ルミネセンス変換材料を含まないカバー材料をオプトエレクトロニクス半導体チップ間に導入するステップ
を含む。
【００１５】
上述した方法ステップは、ここでは特に上述した順序で実行可能である。
【００１６】
この場合、特に、オプトエレクトロニクスデバイスのそれぞれは、複数のオプトエレクトロニクスデバイスへの分割後、２つまたはそれ以上のオプトエレクトロニクス半導体チップを含むことができる。オプトエレクトロニクス半導体チップは、例えば、動作中、同色の光または相互に異なる色の光を放出する発光半導体チップであってもよい。
【００１７】
この場合、本方法によれば、特に相互に近接して配置可能な２つ以上のオプトエレクトロニクス半導体チップを含むオプトエレクトロニクスデバイスを製造可能である。したがって、本方法によって製造されるオプトエレクトロニクスデバイスは、特にコンパクトである。
【００１８】
例えば通常のオプトエレクトロニクスデバイスまたはオプトエレクトロニクスモジュールが製造される際と同様に、複数のオプトエレクトロニクス半導体チップが回路板上に並置される場合、製造上の理由から、隣接する２つのオプトエレクトロニクス半導体チップ間の最小距離は、一般に、５００μｍ以上となる。ただし、ここに記載の方法によれば、隣接するオプトエレクトロニクス半導体チップ間の最小距離５０μｍ以下を達成可能なオプトエレクトロニクスデバイスを製造することができる。
【００１９】
これは、ここに記載の方法において、オプトエレクトロニクス半導体チップが、例えば、はんだ付けによって半導体チップに接続される、設けられた電気接続部上に配置されないことから生じている。むしろ、半導体チップは、パターニングされたまたは未パターニングの変換層上に配置され、このため、例えば、オプトエレクトロニクス半導体チップの電気接続部を回路板のコンタクト部に対してアライメントする必要がなくなる。例えば、隣接する２つのオプトエレクトロニクス半導体チップ間の距離は、ここに記載の方法によって製造されるデバイスにおいては、最小で２０μｍ、最大で５０μｍである。
【００２０】
ここに記載の方法は、特には、次のような思想および認識を基礎としている。
【００２１】
本方法では、変換層、オプトエレクトロニクス半導体チップおよびカバー材料の支持体として、完成したオプトエレクトロニクスデバイスに残留可能なガラスから形成される支持体基板を使用する。製造プロセス中、支持体基板は、上部で上述した方法ステップが実行される機械的支持体として用いられる。支持体基板がオプトエレクトロニクスデバイスの製造中、デバイスの他の部品の支持体としての機能を担当することに基づき、簡単な処理ひいては低コストの製造プロセスが可能となる。
【００２２】
オプトエレクトロニクスデバイスの製造後、支持体基板のうち、デバイス内に残留する部分は、オプトエレクトロニクスデバイスの別の部品を機械的影響および化学的影響から保護するカバープレートとして用いることができる。この手段により、とりわけ、製造されたオプトエレクトロニクスデバイス内の敏感な材料、例えば敏感なルミネセンス変換材料、例えば有機蛍光物質または量子ドットコンバータを利用することができる。さらに、デバイスは、支持体基板がデバイス内に残留するため機械的に特に安定であり、破損のおそれが従来のデバイスにおけるより小さい。
【００２３】
さらに、ここに記載の方法は、ルミネセンス変換材料が相対的に薄く形成可能な変換層内のみにあり、カバー材料内には存在しないことを特徴としている。この手段により、本方法は、一方では、高価であることの多いルミネセンス変換材料につき、ルミネセンス変換材料とともにカバー材料も充填されるケースよりも格段に僅かな材料を使用するだけで済むので、コストを節約できる。他方では、変換層が（注型成形体とは異なり）きわめて均等な厚さで形成可能となるので、デバイスの動作中に半導体チップ内で形成された電磁放射の、変換層を通る経路が、変換層への入射点に依存せず、相対的に均等となる。こうした手段により、本方法によって製造されるオプトエレクトロニクスデバイスは、例えば白色の混合光を、大きな観察角度領域にわたって高い均質性で形成することができる。
【００２４】
本方法の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップの側面は実質的に変換層によって覆われない。オプトエレクトロニクス半導体チップの側面とは、半導体チップの、支持体基板に面する側の放射透過面と、オプトエレクトロニクス半導体チップの、支持体基板とは反対側の底面とを相互に接続する面である。オプトエレクトロニクス半導体チップを変換層上に設ける際、変換層に対し力が印加されてこの変換層がオプトエレクトロニクス半導体チップの側面に沿って延在するのではなく、本方法の当該実施形態によれば、オプトエレクトロニクス半導体チップは変換層上のみに載置される。こうした手段により、オプトエレクトロニクス半導体チップの側面は、半導体チップを載置する際にルミネセンス変換材料が全くまたは殆ど側面に達しないため、製造差の範囲内で、オプトエレクトロニクスデバイスの完成にいたるまでルミネセンス変換材料を含まないことが保証されうる。
【００２５】
本方法の少なくとも１つの実施形態によれば、変換層は、少なくとも２つのオプトエレクトロニクス半導体チップを設けた後、実質的に一定の厚さを有する。すなわち、変換層は、オプトエレクトロニクス半導体チップが変換層上に設けられている領域において押し合わされてこれによりその厚さを減少させることはなく、半導体チップを設ける前の変換層の均等な厚さは、オプトエレクトロニクス半導体チップを設けた後にも維持される。
【００２６】
本方法の少なくとも１つの実施形態によれば、変換層は、一方の少なくとも２つのオプトエレクトロニクス半導体チップと他方の支持体基板との間の接着を行う。すなわち、オプトエレクトロニクス半導体チップの、例えば支持体基板に面する側の放射透過面が、変換層によって、支持体基板に固定される構成、例えば堅固に接着される構成が可能である。変換層は、この場合、光学特性に加えて、オプトエレクトロニクス半導体チップと支持体基板との間の機械的接着層としても作用する。例えば、このことは、少なくとも２つのオプトエレクトロニクス半導体チップを設ける前でなく、全てのオプトエレクトロニクス半導体チップを設けた後にはじめて変換層の完全硬化を行うことによって達成可能である。
【００２７】
本方法の当該実施形態では、特に、変換層が直接に支持体基板に接し、かつ直接にオプトエレクトロニクス半導体チップに接する構成とすることができる。これにより、カバー材料を設ける前には、これらの部品間の機械的な接合が変換層のみによって媒介される。
【００２８】
本方法の少なくとも１つの実施形態によれば、変換層は、相互に間隔を置いた少なくとも２つの領域を有する。すなわち、変換層は、全面にわたって未パターニングで形成されるのではなく、パターニングされた状態で、すなわち相互に間隔を置いた複数の領域に分割されて、支持体基板上に形成される。この場合、特に、変換層の各領域の数は、後の方法ステップでこれらの変換層上に設けられるオプトエレクトロニクス半導体チップの数に一致する。
【００２９】
本方法の少なくとも１つの実施形態によれば、少なくとも２つのオプトエレクトロニクス半導体チップを変換層の少なくとも２つの領域のそれぞれの上に設ける際、少なくとも２つのオプトエレクトロニクス半導体チップが正確に１つずつ設けられる。すなわち、変換層の各領域とオプトエレクトロニクス半導体チップとの間に一義的な対応が生じるので、各領域に対してオプトエレクトロニクス半導体チップが正確に１つずつ対応づけられる。オプトエレクトロニクス半導体チップは変換層上の領域内に設けられ、逆も同様である。
【００３０】
本方法の少なくとも１つの実施形態によれば、少なくとも２つのオプトエレクトロニクス半導体チップのそれぞれが、変換層のうち、半導体チップが設けられた領域を完全にまたは実質的に完全に覆う。すなわち、変換層の領域は、横方向で、対応するオプトエレクトロニクス半導体チップの側面を超えては全くもしくは僅かしか突出しない。この場合特に、他方側で、半導体チップが、対応する領域から横方向で全くまたは殆ど突出しない構成も可能である。すなわち、特に、変換層の領域が、支持体基板の主延在平面に対して平行な平面において、製造差の範囲内で、例えばオプトエレクトロニクス半導体チップの、変換層に面する側の放射透過面の形状および寸法に一致する形状および寸法を有する構成も可能である。
【００３１】
本方法の少なくとも１つの実施形態によれば、変換層は、相互に間隔を置いた少なくとも２つの領域を有し、少なくとも２つのオプトエレクトロニクス半導体チップを変換層の少なくとも２つの領域のそれぞれの上に設ける際、少なくとも２つのオプトエレクトロニクス半導体チップが正確に１つずつ各領域上に設けられ、少なくとも２つのオプトエレクトロニクス半導体チップのそれぞれは、変換層の、半導体チップが設けられた領域を完全にまたは実質的に完全に覆う。
【００３２】
ここで、「実質的に完全に」とは、特に、変換層の領域の面積の多くとも１０％、特には変換層の領域の面積の多くとも５％が対応する半導体チップによって覆われないままとなることを意味しうる。
【００３３】
当該実施形態では、特に、変換層の材料が、支持体基板上の、後にオプトエレクトロニクス半導体チップが配置される箇所のみに設けられる構成も可能である。この手段により、従来の場合よりもさらにルミネセンス変換材料を節約することができる。また、この手段により、支持体基板による場合に比べ、環境影響に対していっそう有効な保護を行うこともできる。なぜなら、変換層の側面を保護材料によって覆うことができるからである。
【００３４】
本方法の少なくとも１つの実施形態によれば、カバー材料が、その導入後に、変換層の少なくとも２つの領域それぞれの側面を覆う。相互に間隔を置いた領域に、変換層をパターニングした状態で形成することにより、カバー材料が半導体チップの側面に加えて変換層の対応する領域の側面も覆うようにこれを設けることができる。この場合、変換層の領域の側面とは、対応する半導体チップに面する側の面と、対応する半導体チップとは反対側の面とを相互に接続する面である。こうした手段により、当該実施形態では、変換層の各領域の側面が、好ましくは完全に、カバー材料によって覆われる。ここで、変換層は、オプトエレクトロニクスデバイスの他の部品によって完全に包囲される。こうして、変換層は、その第１の主面で、例えばガラスで形成された支持体基板に接し、その第２の主面で、対応するオプトエレクトロニクス半導体チップに接する。各側面はカバー材料に接する。したがって、この手段により、変換層は完全にカプセル化され、よって特に良好に外部の機械的影響または化学的影響から保護されるので、特に敏感なルミネセンス変換材料を変換層において使用できる。
【００３５】
本方法の少なくとも１つの実施形態によれば、変換層のそれぞれ異なる少なくとも２つの領域は、相互に異なる厚さを有する。すなわち、本方法の、変換層が相互に間隔を置いた領域に形成される当該実施形態では、変換層が均等な厚さを有さず、変換層のそれぞれ異なる領域において意図的に異なる厚さが選定される構成も可能である。この場合、変換層の領域内では、厚さが製造差の範囲内で一定である。この手段により、同一の支持体基板上に、動作中、例えば相互に異なる色または相互に異なる色座標を有する光を形成する、変換層の各領域とオプトエレクトロニクス半導体チップとの組み合わせを形成可能である。
【００３６】
また、種々の領域によって、オプトエレクトロニクス半導体チップが形成した光の色座標における製造変動を平衡化または補償する構成も可能であり、これにより、完成したオプトエレクトロニクスデバイスは、変換層の厚さの適応化なしに可能となるよりも狭い色座標領域の光を放射する。さらに、変換層の厚さに代えてもしくはこれに加えて、各領域の変換層の材料組成を変化させることもできる。このようにすれば、変換層の種々の領域において、変換層のルミネセンス変換材料の種別または密度を意図的に相互に異ならせることができる。こうした手段により、例えば、変換層が、１つの領域においては完成したデバイスの動作中に赤色光を放出するルミネセンス変換材料のみを含み、他の領域においては動作中に緑色光を放出するルミネセンス変換材料のみを含む構成も可能である。また、それぞれ異なる領域の変換層のそれぞれ異なる材料組成が完成したデバイスで放出される混合光のそれぞれ異なる色座標を意図的に生じさせる構成も可能である。つまり、１つの領域で暖白色の光を放出させ、これに対して他の領域で冷白色の光を放出させることができる。
【００３７】
本方法の少なくとも１つの実施形態によれば、複数のオプトエレクトロニクスデバイスへの分割が行われ、ここで、オプトエレクトロニクスデバイスのそれぞれは、少なくとも２つのオプトエレクトロニクス半導体チップの少なくとも１つと、支持体基板の一部と、変換層の一部と、カバー材料の一部とを含む。支持体基板のうち、オプトエレクトロニクスデバイス内に残留する部分は、完成したオプトエレクトロニクスデバイスにおいて、このオプトエレクトロニクスデバイスの光出射面を外部へ向かって閉鎖するカバープレートとなる。カバー材料のうち、オプトエレクトロニクス半導体デバイス内に残留する部分は、オプトエレクトロニクスデバイスの側面を包囲するケーシングボディとなる。この場合、当該ケーシングボディは、半導体チップの側面で直接にオプトエレクトロニクス半導体チップに接してもよい。ここで、オプトエレクトロニクスデバイスは、どの分離線に沿って分割が行われるかに応じて、１つ、２つまたはそれ以上のオプトエレクトロニクス半導体チップを含んでよい。
【００３８】
別のオプトエレクトロニクスデバイスも提供される。ここに記載のオプトエレクトロニクスデバイスは、特に、ここに記載のオプトエレクトロニクスデバイスを製造する方法によって製造可能である。すなわち、本方法について開示した全ての特徴は、オプトエレクトロニクスデバイスについても開示したものとし、逆も同様である。
【００３９】
少なくとも１つの実施形態によれば、
・オプトエレクトロニクス半導体チップと、
・半導体チップの上面に設けられた変換層と、
・変換層の、半導体チップとは反対側の面に設けられた、ガラスを含むカバープレートと
を含み、
・変換層は、ルミネセンス変換材料を含み、
・変換層は、オプトエレクトロニクス半導体チップとカバープレートとの間に設けられており、
・オプトエレクトロニクス半導体チップの側面は、実質的に変換層から露出している、
オプトエレクトロニクスデバイスが提供される。
【００４０】
この場合、オプトエレクトロニクスデバイスのカバープレートは、特に支持体基板のうち、ここに記載の方法の終了後にオプトエレクトロニクスデバイス内に残留する部分である。
【００４１】
ここに記載のオプトエレクトロニクスデバイスでは、オプトエレクトロニクス半導体チップの側面が実質的に変換層から露出する。「実質的に変換層から露出する」とは、ここでは、製造差の範囲内で、変換層がオプトエレクトロニクス半導体チップの側面に延在せず、オプトエレクトロニクス半導体チップの、カバープレートに面する側の主面、特に放射透過面のみに設けられることを意味する。この場合、側面は、変換層の材料によって例えば多くとも５％まで、特には多くとも１％まで覆われる。
【００４２】
この場合、ここに記載のオプトエレクトロニクスデバイスでは、特に、デバイスにおいて製造差の範囲内で均等な厚さを有する変換層に基づいて、半導体チップで形成された１次電磁放射と、変換層内のルミネセンス変換材料によって放出された２次電磁放射とから成る、大きな観察角度領域にわたって特に均質な色座標分布を特徴とした混合光を形成可能であるという認識を利用している。
【００４３】
また、ここに記載のオプトエレクトロニクスデバイスでは、特に、変換層が直接にカバープレートとオプトエレクトロニクス半導体チップとに接する構成も可能である。変換層は、この場合、光学特性のほか、オプトエレクトロニクス半導体チップとカバープレートとの間で機械的な接合を媒介する接着層の機能も担当することができる。
【００４４】
オプトエレクトロニクスデバイスの少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体デバイスは、オプトエレクトロニクス半導体チップの側面を覆い、かつ反射性を有するように構成されたケーシングボディを含む。当該ケーシングボディは、オプトエレクトロニクスデバイスがここに記載の方法によって製造される場合、完全硬化されたカバー材料である。この場合、ケーシングボディは、直接に、オプトエレクトロニクス半導体チップ、変換層および場合によりカバープレートに接してもよい。
【００４５】
ケーシングボディは、例えば光反射性を有するように構成可能であり、例えば動作中、オプトエレクトロニクス半導体チップおよび変換層で形成された電磁放射に対し、少なくとも５０％、特には少なくとも７５％の反射率を有する。ここでのケーシングボディは有色または特に白色に形成可能である。このために、ケーシングボディは、光を散乱させる材料または光反射性の材料、例えば二酸化チタンの粒子を内部に導入した母材、例えばシリコーンまたはエポキシド樹脂を含むことができる。さらに、ケーシングボディは別の材料を含むこともできるが、好ましくは、変換層の１つもしくは複数のルミネセンス変換材料を含まないかまたは各ルミネセンス変換材料を含まない。
【００４６】
オプトエレクトロニクスデバイスの少なくとも１つの実施形態によれば、ケーシングボディは変換層の側面を覆う。この場合、オプトエレクトロニクスデバイスの変換層は、例えば、オプトエレクトロニクス半導体チップの、変換層に面する側の主面と相同または実質的に相同となるように構成される。すなわちこの場合、変換層は、例えばカバープレートの主延在平面において、半導体チップの、変換層に面する側の面の寸法および形状において、多くとも１０％、特には多くとも５％偏差する。当該実施例では、ケーシングボディは、特に、ここでは変換層およびオプトエレクトロニクス半導体チップから横方向で突出するカバープレートに直接に接触する。こうした手段により、変換層もオプトエレクトロニクスデバイスのケーシングボディ内に位置し、よって外部の機械的影響または化学的影響から特に良好に保護される。
【００４７】
オプトエレクトロニクスデバイスの少なくとも１つの実施形態によれば、ケーシングボディはオプトエレクトロニクス半導体チップ、変換層およびカバープレートに直接に接触するように配置される。特に、この実施形態では、オプトエレクトロニクス半導体デバイスが、ケーシングボディ、オプトエレクトロニクス半導体チップ、変換層およびカバープレートから形成され、それ以外の別の部品を含まないように構成可能である。
【００４８】
オプトエレクトロニクスデバイスの少なくとも１つの実施形態によれば、デバイスの変換層は、実質的に一定の厚さを有する。このことは、例えば、変換層が製造差の範囲内で一定の厚さを有することを意味しうる。すなわち、例えば、変換層の厚さは、変換層全体にわたって、多くとも１０％、特には多くとも５％だけ変化する。
【００４９】
オプトエレクトロニクスデバイスの少なくとも１つの実施形態によれば、カバープレートは、ルミネセンス変換材料、別のルミネセンス変換材料、拡散材料のうち少なくとも１つの材料の粒子を内部に導入したガラスを含む。すなわち、例えば、変換層内に存在するルミネセンス変換材料をカバープレート内にも導入できる。これに代えてもしくはこれに加えて、カバープレート内に、例えば励起の際に変換層内のルミネセンス変換材料とは異なる色の光を形成する別のルミネセンス変換材料を導入することもできる。これに加えてもしくはこれに代えて、さらにカバープレートが拡散材料を含んでもよい。拡散材料は、例えば、入射してくる電磁放射を散乱させかつ／または反射させるように構成される。こうした手段により、カバープレートからの光取り出し確率を高めることができ、これにより特に、オプトエレクトロニクスデバイスが動作中に形成する光の輝度が高まる。これに代えてもしくはこれに加えて、カバープレートの、半導体チップとは反対側の外面を粗面化してもよい。
【００５０】
デバイスが２つ以上の半導体チップを含む場合、少なくとも１つのオプトエレクトロニクス半導体チップは、検出器チップ、例えばフォトダイオードである。こうした手段により、デバイスは、例えば集積された周囲光センサを含む発光ダイオードであってもよい。
【００５１】
オプトエレクトロニクスデバイスの少なくとも１つの実施形態によれば、オプトエレクトロニクスデバイスは、横方向で相互に間隔を置いて配置された少なくとも２つのオプトエレクトロニクス半導体チップを含み、全てのオプトエレクトロニクス半導体チップはカバープレートによって覆われる。少なくとも横方向で隣接するオプトエレクトロニクス半導体チップ間の距離は、ここでは例えば最小で２０μｍ、最大で５０μｍである。オプトエレクトロニクス半導体チップ間のこのように小さい距離は、特にここに記載の方法を用いた製造によって可能となる。
【００５２】
オプトエレクトロニクスデバイスのオプトエレクトロニクス半導体チップ間には、ケーシングボディの材料が設けられている。特に、ケーシングボディが放射不透過性、例えば反射性を有するように構成されている場合、この手段により、ケーシングボディがデバイスのオプトエレクトロニクス半導体チップ間の光クロストークを防止する。デバイスのオプトエレクトロニクス半導体チップが例えば発光半導体チップである場合、隣接するオプトエレクトロニクス半導体チップの２次発光を生じさせることなく、これらの発光半導体チップを相互に分離して駆動制御できる。
【００５３】
この場合、デバイスのカバープレートは、デバイスのオプトエレクトロニクス半導体チップの全体を覆う。つまり、カバープレートおよびケーシングボディは、オプトエレクトロニクスデバイスが機械的に支持して編成しているその各部品を表している。
【００５４】
ここで、さらに、変換層がオプトエレクトロニクス半導体チップの全体を覆う構成も可能である。この場合、変換層は、例えば未パターニングの状態で、単純に組み合わせされる連なった層として、オプトエレクトロニクス半導体チップとカバープレートとの間に設けられる。特に、本発明のオプトエレクトロニクスデバイスでは複数のオプトエレクトロニクス半導体チップを特に相互に近接して配置できることに基づき、オプトエレクトロニクス半導体チップ全体を覆うように連なった当該変換層により、特に均質な発光面を有する発光オプトエレクトロニクスデバイスを提供することができる。すなわち、例えば、カバープレートの、オプトエレクトロニクス半導体チップとは反対側の外面で測定される発光密度の変動は小さく、製造差の範囲内では例えば存在しない。
【００５５】
オプトエレクトロニクスデバイスの少なくとも１つの実施形態によれば、変換層は複数の領域に分割され、各オプトエレクトロニクス半導体チップに対して変換層の領域が正確に１つずつ一義的に対応づけられる。ここで、各領域は横方向で相互に間隔を置いて設けられ、各領域間には部分的にケーシングボディが設けられる。言い換えれば、オプトエレクトロニクス半導体チップのそれぞれは、オプトエレクトロニクスデバイスの当該実施形態では、変換層のうち、他のオプトエレクトロニクス半導体チップに接していない領域に接する。変換層の各領域間にはケーシングボディの材料を設けることができ、これにより特に、ケーシングボディが反射性を有するように構成されている場合、変換層の隣接する領域間の光クロストークを防止できる。ここでは、変換層の隣接する２つの領域間の距離は、隣接する２つのオプトエレクトロニクス半導体チップ間の距離の領域にあり、例えば最小で１５μｍ、最大で５０μｍであってもよい。
【００５６】
この場合、特に、変換層の、種々のオプトエレクトロニクス半導体チップに対応づけられた領域は、その厚さおよび／または材料組成の点で相互に異ならせることができる。例えば、同一のオプトエレクトロニクスデバイスにおいて、それぞれ異なる分類クラス（英語：bins）に属するオプトエレクトロニクス半導体チップを使用することができる。ここで、オプトエレクトロニクス半導体チップおよび対応する変換層の領域から放射される混合光の色座標の相違は、例えば変換層の領域の材料組成を変化させることによって、または変換層の各領域の厚さを変化させることによって、補償可能である。こうした手段により、デバイスの製造時に、使用不能な半導体チップをともなう欠陥品が僅かしか生じず、このためデバイスの製造時のコストが低下する。他方では、変換層のそれぞれ異なる領域によって意図的にそれぞれ異なる色または色座標の混合光を形成することができる。こうして、例えば、同一のデバイスにより、暖白色または冷白色の光を形成することができる。
【００５７】
オプトエレクトロニクスデバイスの少なくとも１つの実施形態によれば、オプトエレクトロニクスデバイスは、そのカバープレートとは反対側の下面に、オプトエレクトロニクス半導体チップの少なくとも２つずつを相互に導電接続する電気接続素子を含む。電気接続素子とは、例えば蒸着、スパッタリング、物理気相成長またはこれらに類似のプロセスによって形成可能なメタライゼーション部である。電気接続素子により、例えば、隣接する２つずつのオプトエレクトロニクス半導体チップを相互に直列に電気的に接続することができる。デバイス内で複数の電気接続素子、例えば２つ以上の電気接続素子が使用される場合、デバイス内のオプトエレクトロニクス半導体チップは、電気的に直列に、電気的に相互に並列に、または部分的に直列かつ部分的に相互に並列に、接続可能である。こうした手段により、例えば、高電圧、例えば６Ｖ超の電圧、特に１２Ｖまたは２４Ｖの電圧によって駆動可能なデバイスを実現できる。
【００５８】
以下に、ここに記載の方法およびここに記載のオプトエレクトロニクスデバイスを、実施例および対応する図に即して詳細に説明する。
【図面の簡単な説明】
【００５９】
【図１】Ａ〜Ｃとも、第１の実施例による、ここに記載のオプトエレクトロニクスデバイスを示す概略図である。
【図２】Ａ〜Ｇとも、ここに記載の、例えば第１の実施例によるオプトエレクトロニクスデバイスを製造する方法の第１の実施例を説明するための概略図である。
【図３】Ａ〜Ｃとも、第２の実施例による、ここに記載のオプトエレクトロニクスデバイスを示す概略図である。
【図４】Ａ〜Ｈとも、ここに記載の、例えば第２の実施例によるオプトエレクトロニクスデバイスを製造する方法の第２の実施例を示す概略図である。
【図５】Ａ〜Ｃとも、第３の実施例による、ここに記載のオプトエレクトロニクスデバイスを示す概略図である。
【図６】Ａ〜Ｈとも、例えば第３の実施例による、ここに記載のオプトエレクトロニクスデバイスを製造する方法の第３の実施例を詳細に説明するための概略図である。
【図７】Ａ〜Ｃとも、第４の実施例による、ここに記載のオプトエレクトロニクスデバイスを示す概略図である。
【図８】Ａ〜Ｉとも、例えば第４の実施例による、ここに記載のオプトエレクトロニクスデバイスを製造する方法の第４の実施例を示す概略図である。
【図９】Ａ〜Ｃとも、第５の実施例による、ここに記載のオプトエレクトロニクスデバイスを示す概略図である。
【図１０】Ａ〜Ｇとも、例えば第５の実施例による、ここに記載のオプトエレクトロニクスデバイスを製造する方法の第５の実施例を示す概略図である。
【図１１】Ａ，Ｂとも、第６の実施例による、ここに記載のオプトエレクトロニクスデバイスを示す概略図である。
【００６０】
図中、同一の要素、同形式の要素および同様の作用を有する要素には、同じ参照番号を付してある。図および図中に示されている要素相互の寸法比は縮尺通りと見なされるべきでない。むしろ、個々の要素は、良好な表現および／または良好な理解のために誇張的に拡大して示した箇所もある。
【００６１】
図１のＡには、ここに記載のオプトエレクトロニクスデバイスの第１の実施例が概略図に即して示されている。オプトエレクトロニクスデバイスは、例えば発光ダイオードチップであるオプトエレクトロニクス半導体チップ３を含む。オプトエレクトロニクス半導体チップ３は、自身の電気コンタクトを形成して自身を駆動可能にする２つの接続部５を有する。各接続部５は、半導体チップ３の下面に配置可能であり、これにより半導体チップ３およびオプトエレクトロニクスデバイスの双方が表面実装可能である。
【００６２】
オプトエレクトロニクスデバイスはさらに、ガラスを含み、例えばガラスから形成される、カバープレート１を含む。
【００６３】
ここで、カバープレート１は、製造差の範囲内で一定の厚さを有することを特徴としている。
【００６４】
オプトエレクトロニクス半導体チップ３とカバープレート１との間には、ルミネセンス変換材料を含むかまたはこれから形成される変換層２が設けられている。図１のＡの実施例では、変換層２は横方向でオプトエレクトロニクス半導体チップ３から突出しており、このことは特に図１のＢの平面図からもわかる。カバープレート１、変換層２およびオプトエレクトロニクス半導体チップ３はそれぞれ相互に直接に接しており、ここで、変換層２は、オプトエレクトロニクス半導体チップ３とカバープレート１との間で接着を媒介している。
【００６５】
オプトエレクトロニクスデバイスはさらに、半導体チップ３の側面３ｃに設けられておりかつこれを完全に覆うケーシングボディ４を含む。このことは特に、オプトエレクトロニクスデバイスの底面の、カバープレート１とは反対側の面を示した、図１のＣの平面図からもわかる。
【００６６】
ここで、ケーシングボディ４は、直接にオプトエレクトロニクス半導体チップと変換層２とに接しているが、カバープレート１には接触していない。ケーシングボディ４は、例えば、放射反射性を有しかつ白色に形成されている。半導体チップ３の動作中に形成されてケーシングボディ４に入射する電磁放射は、半導体チップ内３または変換層２内へ反射され、これらを通過した後にカバープレート１へ入射する。
【００６７】
オプトエレクトロニクスデバイスの変換層２は、実質的に均等な厚さを有し、オプトエレクトロニクス半導体チップ３の側面３ｃは変換層２から露出しているので、オプトエレクトロニクスデバイスは、動作中、特に高い均質性を有する混合光を形成可能である。
【００６８】
この場合、オプトエレクトロニクス半導体チップ３の厚さＨ１は例えば１５０μｍであり、変換層２の厚さは５０μｍであり、カバープレート１の厚さは少なくとも２５μｍである。
【００６９】
図２Ａ〜図２Ｇの概略図に関連して、ここに記載の方法の第１の実施例を詳細に説明する。
【００７０】
本方法の第１の方法ステップでは、例えば、図示されていないフレームに展開された６インチディスクであってもよい支持体基板１０が利用される。ここで、当該支持体基板は、図２Ａのように、例えばガラスから形成されている。
【００７１】
図２Ｂの次の方法ステップでは、支持体基板１０上に、変換層２が、例えばスプレーコーティングまたはフィルムラミネーションによって大面積で形成される。変換層２は、少なくとも１つのルミネセンス変換材料を含む。
【００７２】
図２Ｃの次の方法ステップでは、複数のオプトエレクトロニクス半導体チップが、変換層２の、支持体基板１０とは反対側の面に載置される。この場合、変換層２は、支持体基板１０とオプトエレクトロニクス半導体チップ３との間で接着を媒介することができる。
【００７３】
図２Ｄに関連して次の方法ステップが示されており、ここでは、例えば二酸化チタンを充填したシリコーンであってもよいカバー材料４０が、各オプトエレクトロニクス半導体チップ間および変換層２上に設けられる。この場合、半導体チップ３の、支持体基板１０とは反対側の面は、カバー材料４０によって覆われないままであってもよい。
【００７４】
ここで、カバー材料４０は、例えば注型成形またはモールディング（例えばfilm-assisted molding）によって形成される。
【００７５】
続いてカバー材料４０の完全硬化を行うことができる。
【００７６】
図２Ｅの次の方法ステップでは、当該装置の、個々のオプトエレクトロニクスデバイス１００への分割が、例えばプラズマグレージング（英語："plasma glazing"）および支持体シートなしのソーカット（英語："tapeless sawing"）などの技術によって行われる。
【００７７】
プラズマグレージングでは例えば、例えばシリコーンを含むカバー材料４０の外面のグレージングが行われる。当該グレージングはＡｒ‐Ｏ２プラズマを用いて行われ、これにより外面の粘着性が低下する。支持体シートなしのソーカットでは、例えば、補助支持体として用いられる支持体シートに予め被着することなく、装置が個別化される。これによりシートにかかるコストを節約でき、このようにして製造される各デバイス１００は、直接に個別品としてさらなる処理が可能である。
【００７８】
完成したオプトエレクトロニクスデバイスでは、カバープレート１が、支持体基板１０の、デバイスに残留した部分によって形成されており、ケーシングボディ４は、残留して完全硬化されたカバー材料４０によって形成されている。
【００７９】
続いて、図２Ｆのようにデバイス１００のテストが行われ、さらに定められた位置、例えばケーシング２００内へのデバイスの組込みが行われる。
【００８０】
本方法では、特に、カバー材料４０が図２Ｄに関連して説明した方法ステップで導入され、ここで、カバー材料は各ルミネセンス変換材料を含まないので、オプトエレクトロニクス半導体チップの側面３ｃはカバー材料４０によって覆われているが、変換層２の材料によっては覆われていない。
【００８１】
図３のＡの概略図に関連して、ここに記載のオプトエレクトロニクス半導体チップの第２の実施例を詳細に説明する。図１のＡの実施例とは異なり、ここでの変換層２は横方向でオプトエレクトロニクス半導体チップ３から突出していないが、これらからカバープレート１が横方向で突出している。変換層２は、例えば、半導体チップ３の、変換層２に面する側の外面の形状および寸法に相当する面を有する。相応に、ケーシングボディ４が変換層２の側面２ｃに沿って延在する構成も可能であり、これにより、ケーシングボディ４は、オプトエレクトロニクス半導体チップ３の側面３ｃと変換層２の側面２ｃとに接して設けられる。このことは特に、図３のＢ，Ｃの平面図からわかる。ここで、図３のＢには、図３のオプトエレクトロニクスデバイスがカバープレート１の側から示されており、これに対して図３のＣには、デバイスの、カバープレート１とは反対側の下面の平面図が示されている。
【００８２】
図３のＡ〜Ｃの実施例は、図１のＡ〜Ｃの実施例とは異なり、さらに改善された色均質性を特徴としている。これは、変換層が半導体チップ３の側方から突出している領域における、変換層を通る長い光路が排除されているからである。
【００８３】
図４Ａ〜図４Ｈに関連して、概略図に即し、第２の実施例によるオプトエレクトロニクスデバイスの製造方法を説明する。
【００８４】
当該製造方法においても、まず、図４Ａのように、例えば６インチガラスディスクであってもよい支持体基板１０が用意される。
【００８５】
続いて、変換層２が、相互に間隔を置いた領域に、例えばスプレーコーティングによって形成される。このことは図４Ｂに示されている。
【００８６】
ついで、大面積の光源３００により、変換層２の各領域につき同時に、照射によってこれらの領域で形成される電磁放射に関して、図４Ｃのようにテストを行うことができる。
【００８７】
図４Ｄの次の方法ステップでは、変換層２の各領域に、それぞれ正確に１つずつ、オプトエレクトロニクス半導体チップ３が載置される。この手段により、変換層の各領域とオプトエレクトロニクス半導体チップとが相互に一義的に対応づけられる。
【００８８】
図４Ｅの次の方法ステップでは、カバー材料４０がオプトエレクトロニクス半導体チップ３間に導入される。ここで、オプトエレクトロニクス半導体チップ３は、支持体基板１０とは反対側の面では、カバー材料４０から露出している。カバー材料４０は、導入後、オプトエレクトロニクス半導体チップ３の側面３ｃと、個々の領域の変換層２の側面２ｃと、支持体基板１０とに直接に接触する。
【００８９】
カバー材料４０の完全硬化後、図４Ｆに関連して示されている方法ステップで、個々のオプトエレクトロニクスデバイス１００への分割が行われ、ついで図４Ｇのようにテストが行われ、最終的に、図４Ｈに関連して説明する方法ステップにおいて、定められた位置、例えばケーシング２００内に各デバイスを組み込むことができる。
【００９０】
全体として、ここに記載のオプトエレクトロニクスデバイスは、製造中にも製造後も、支持体基板またはカバープレートによって機械的に特に安定であることを特徴とする。このことにより、オプトエレクトロニクスデバイスの、特に損失のない表面実装が可能となる。なぜなら、高い機械的安定性に基づいて、表面実装時のオプトエレクトロニクスデバイスの破損がほぼ生じないからである。
【００９１】
さらに、ここに記載のオプトエレクトロニクスデバイスでは、変換層を、小片のキャリーオーバなしにオプトエレクトロニクス半導体チップ上に形成できる。これは、各半導体チップを、製造時に、変換層上に直接に載置できるからである。これにより、オプトエレクトロニクスデバイスの特に高速かつ低コストの製造が可能となる。さらに、ケーシングボディ４を形成するために、高速に実行可能であってかつ低コストな、多数のオプトエレクトロニクス半導体チップを同時に被覆できるプロセス、例えば"film-assisted molding"を使用できる。
【００９２】
特に、本方法の、変換層２が相互に間隔を置いた領域内に形成される第２の実施例では、半導体チップを設ける前に既に、変換層の各領域を、これらから形成される光に関して監視可能であり、これにより、オプトエレクトロニクス半導体チップの実装前に既に、エラーを有する領域が識別される。このため、最終的に欠陥品が僅かしか生じず、これによりさらに低コストの製造方法が得られる。
【００９３】
図５のＡ〜Ｃの概略図に関連して、ここに記載のデバイスの第３の実施例を詳細に説明する。例えば図１のＡ〜Ｃに関連して説明した実施例とは異なり、当該実施例のデバイス１００は、少なくとも２つまたは正確に２つのオプトエレクトロニクス半導体チップ３を含む。オプトエレクトロニクス半導体チップ３はケーシングボディ４内に埋め込まれているので、ケーシングボディ４の材料は、２つのオプトエレクトロニクス半導体チップ３間にも設けられている。本実施例では、オプトエレクトロニクス半導体チップ３は、カバープレート１とは反対側の下面で、電気接続素子７を介して相互に電気的に接続されており、例えば電気的に直列に接続されている。ただし、オプトエレクトロニクス半導体チップ３の定められた位置での接続が例えばコンタクト部および回路板の導体路を介して行われる場合、電気接続素子７は省略することもできる。
【００９４】
隣接するオプトエレクトロニクス半導体チップ３間の距離Ｄは、例えば、最小２０μｍから最大５０μｍである。この手段により、電気接続素子７が橋絡すべき区間が特に小さくなる。
【００９５】
図５のＡ〜Ｃの実施例では、オプトエレクトロニクス半導体チップ３は、その上面を、カバーボディ１および変換層２の双方によって完全に覆われている。ここで、変換層２は、個々の領域にパターニングされていない連なった層として形成されている。これにより、オプトエレクトロニクスデバイスの特に低コストの製造が可能となる。
【００９６】
図６Ａ〜図６Ｈに関連して、概略図に即し、図５のＡ〜Ｃに関連して説明した第３の実施例のデバイスを製造する方法の実施例を詳細に説明する。当該製造方法は、図２Ａ〜図２Ｇに関連して説明した製造方法と同様に行うことができる。
【００９７】
すなわち、まず、ガラスを含み、例えばガラスから形成される支持体基板１０が、図６Ａのように用意される。
【００９８】
図６Ｂの次の方法ステップでは、支持体基板１０の上面に、ルミネセンス変換材料を含む、未パターニングの変換層２が形成される。
【００９９】
図６Ｃの次の方法ステップでは、オプトエレクトロニクス半導体チップ３が、変換層の、支持体基板１０とは反対側の面に設けられる。ここで、各オプトエレクトロニクス半導体チップのコンタクトを形成する接続部は、支持体基板とは反対側に配置される。したがって、当該オプトエレクトロニクス半導体チップは、全ての接続部が対応する半導体チップ３の一方側の面に配置された、表面実装可能なオプトエレクトロニクス半導体チップである。例えば、オプトエレクトロニクス半導体チップ３は、いわゆるサファイアフリップチップである。
【０１００】
図６Ｄに関連して詳細に説明する次の方法ステップでは、ルミネセンス変換材料を含まないカバー材料４０が、各オプトエレクトロニクス半導体チップ３間に導入される。例えば、カバー材料４０は、オプトエレクトロニクス半導体チップ３の、支持体基板１０とは反対側の面で、これと同一面を形成するように終端している。
【０１０１】
図６Ｅの次の方法ステップでは、隣接するそれぞれ２つずつのオプトエレクトロニクス半導体チップ３間に電気接続素子７が導入され、この電気接続素子７が、オプトエレクトロニクス半導体チップ３の相応の接続部５に直接に電気的に接触する。電気接続素子７は、例えば、ＰＶＤプロセスによって形成可能である。当該電気接続素子は、部分的にカバー材料４０に直接に接触し、カバー材料４０に固定される。
【０１０２】
図６Ｆの次の方法ステップでは、オプトエレクトロニクスデバイスの個別化が行われる。ここでは、各デバイス１００が、正確に２つのオプトエレクトロニクス半導体チップ３を含む。
【０１０３】
その後、各デバイスは、図６Ｇに示されている通り上述したようなテストにかけられ、さらにケーシング２００内に組み込まれる。
【０１０４】
図７のＡ〜Ｃの概略図に関連して、ここに記載のオプトエレクトロニクスデバイスの第４の実施例を詳細に説明する。図５のＡ〜Ｃに関連して説明した実施例とは異なり、当該実施例では、変換層が連なった層として形成されてはおらず、各オプトエレクトロニクス半導体チップに対して変換層２の１つずつの領域２１，２２が一義的に対応づけられている。この場合、変換層の側面２ｃは、変換層の各領域２１，２２間においてもケーシングボディ４の材料によって覆われている。こうした手段により、デバイスの動作中に半導体チップ３内で形成される電磁放射の、変換層２を通る経路が、オプトエレクトロニクス半導体チップ間の領域において拡大されない、オプトエレクトロニクスデバイスが実現され、これにより、形成される混合光の改善された色均質性が得られる。
【０１０５】
図８Ａ〜図８Ｉの概略図に関連して、第４の実施例のデバイスの製造方法の実施例を詳細に説明する。例えば図６Ａ〜図６Ｈに関連して説明した実施例とは異なり、当該実施例では、図８Ａの第１の方法ステップで用意された支持体基板１０上に、図８Ｂのように、相応の領域２１，２２を有する、パターニングされた変換層２が形成される。
【０１０６】
図８Ｃに関連して説明する任意の方法ステップでは、変換層２の各領域２１，２２を、光源３００により光学的に監視することができる。
【０１０７】
図８Ｄの次の方法ステップでは、オプトエレクトロニクス半導体チップ３が変換層２の各領域２１，２２上に設けられる。ここで、各領域２１，２２には、１つずつのオプトエレクトロニクス半導体チップ３が、一義的に、図８Ｄのように対応づけられる。
【０１０８】
図８Ｅの次の方法ステップでは、カバー材料４０が設けられ、このカバー材料４０が変換層２の領域２１，２２間にも延在し、これにより、変換層２の各領域の側面も同様にカバー材料４０の材料によって覆われる。
【０１０９】
図８Ｆの次の方法ステップでは、オプトエレクトロニクス半導体チップの各接続部５を相互に導電接続する電気接続素子７を、隣接するオプトエレクトロニクス半導体チップ３間に設けることができる。
【０１１０】
さらに、図８Ｇ，図８Ｈに関連して、製造されたオプトエレクトロニクスデバイス１００の個別化、テストおよび実装が示されている。
【０１１１】
図９のＡ〜Ｃの概略図に関連して、ここに記載のオプトエレクトロニクスデバイスの第５の実施例を詳細に説明する。当該実施例では、図７のＡ〜Ｃに関連して説明した実施例とは異なり、変換層２の、それぞれ異なる変換材料を含むそれぞれ異なる領域２１，２２が形成される。この手段により、オプトエレクトロニクスデバイスが、例えばそれぞれ異なる色またはそれぞれ異なる色座標を有する光を、それぞれ異なる領域から放出できる。このようにすれば、特に、デバイスが赤色光、青色光および緑色光を、または赤色光、青色光、緑色光および白色光を放出する構成が可能となる。さらには、デバイスがそれぞれ異なる色温度を有する白色光を放出する構成も可能となる。
【０１１２】
ここで、特に、デバイスの少なくとも１つのオプトエレクトロニクス半導体チップに対し、変換層２の領域が後置されていない構成も可能である。この手段により、デバイスの当該領域から、例えば未変換の青色光を放出させることができる。オプトエレクトロニクス半導体チップとカバープレートとの高さの平衡化のために、オプトエレクトロニクス半導体チップ３とカバープレート１との間に、変換を行わない光学素子、例えば、オプトエレクトロニクス半導体チップ３が動作中に形成した光を散乱させる散乱層８を設けることもできる。
【０１１３】
さらに、１つのオプトエレクトロニクス半導体チップがセンサ、例えば光検出器によって形成される構成も可能である。このようにすれば、デバイス内に例えば周囲光センサを組み込むことができる。デバイスが、場合により変換層に設けられる領域２１，２２に基づいて動作中に相互に異なる色の光を放出する複数のオプトエレクトロニクス半導体チップ３を含む場合、特には、ケーシングボディ４が放射吸収性を有するよう、これを例えば黒色に形成する構成も可能である。この手段により、デバイスを例えば大画面ディスプレイにおいて使用することができる。
【０１１４】
図１０Ａ〜図１０Ｇに関連して、第５の実施例のオプトエレクトロニクスデバイスを製造する実施例を詳細に説明する。図８Ａ〜図８Ｉに関連して説明した実施例とは異なり、図１０Ｂに関連した当該実施例では、少なくとも支持体基板の多数の位置に、パターニングされた変換層２に代えて、散乱層８または図示されていない接着層を形成でき、その上に、例えば後の図１０Ｃの方法ステップにおいて、動作中に放出される光が変換されないオプトエレクトロニクス半導体チップまたは放射検出チップであるオプトエレクトロニクス半導体チップを設けることができる。
【０１１５】
それ以外の点では、当該実施例に示されている方法ステップは、図８Ａ〜図８Ｉに関連して説明した実施例に相応する。
【０１１６】
図１１のＡ，Ｂに関連して、概略図に即し、ここに記載のデバイスの第６の実施例を詳細に説明する。当該実施例では、デバイスは全部で９つのオプトエレクトロニクス半導体チップ３を含むが、各半導体チップ３は例えば同タイプの発光ダイオードチップであってもよく、変換層２のそれぞれ同タイプの領域２１，２２に後置されている。ここで、図１１のＡには、デバイスの放出面の平面図が示されている。図１１のＢには、デバイスの下面が概略的に示されている。図１１のＢからわかるように、電気接続素子７を介して、デバイス列として共に配置された複数の半導体チップ３を直列に接続可能である。この場合、縁部に、オプトエレクトロニクス半導体チップ３の３つの直列回路を相互に並列に接続する接続素子７が設けられている。全体として、当該実施例により、電気接続素子７を介して、オプトエレクトロニクス半導体チップ３相互の複雑な接続も行えることがわかる。
【０１１７】
本発明を実施例に即して説明したが、本発明はこれに限定されない。むしろ、本発明は、全ての新規な特徴および特に特許請求の範囲における特徴の全ての組み合わせを含む特徴の組み合わせそのものが明示的に特許請求の範囲または実施例に示されていなくても、これらの特徴およびその組み合わせの全てを含む。
【符号の説明】
【０１１８】
１  カバープレート
２  変換層
２ｃ  変換層の側面
２１，２２  変換層の領域
３  オプトエレクトロニクス半導体チップ
３ｃ  オプトエレクトロニクス半導体チップの側面
４  ケーシングボディ
５  接続部
７  電気接続素子
８  散乱層
１０  支持体基板
４０  カバー材料
１００  オプトエレクトロニクスデバイス
２００  ケーシング
３００  光源
Ｈ１，Ｈ２，Ｈ３  厚さ
Ｄ  距離
【図１Ａ】
2019518331.tif 000003
【図１Ｂ】
2019518331.tif 000004
【図１Ｃ】
2019518331.tif 000005
【図２Ａ】
2019518331.tif 000006
【図２Ｂ】
2019518331.tif 000007
【図２Ｃ】
2019518331.tif 000008
【図２Ｄ】
2019518331.tif 000009
【図２Ｅ】
2019518331.tif 000010
【図２Ｆ】
2019518331.tif 000011
【図２Ｇ】
2019518331.tif 000012
【図３Ａ】
2019518331.tif 000013
【図３Ｂ】
2019518331.tif 000014
【図３Ｃ】
2019518331.tif 000015
【図４Ａ】
2019518331.tif 000016
【図４Ｂ】
2019518331.tif 000017
【図４Ｃ】
2019518331.tif 000018
【図４Ｄ】
2019518331.tif 000019
【図４Ｅ】
2019518331.tif 000020
【図４Ｆ】
2019518331.tif 000021
【図４Ｇ】
2019518331.tif 000022
【図４Ｈ】
2019518331.tif 000023
【図５Ａ】
2019518331.tif 000024
【図５Ｂ】
2019518331.tif 000025
【図５Ｃ】
2019518331.tif 000026
【図６Ａ】
2019518331.tif 000027
【図６Ｂ】
2019518331.tif 000028
【図６Ｃ】
2019518331.tif 000029
【図６Ｄ】
2019518331.tif 000030
【図６Ｅ】
2019518331.tif 000031
【図６Ｆ】
2019518331.tif 000032
【図６Ｇ】
2019518331.tif 000033
【図６Ｈ】
2019518331.tif 000034
【図７Ａ】
2019518331.tif 000035
【図７Ｂ】
2019518331.tif 000036
【図７Ｃ】
2019518331.tif 000037
【図８Ａ】
2019518331.tif 000038
【図８Ｂ】
2019518331.tif 000039
【図８Ｃ】
2019518331.tif 000040
【図８Ｄ】
2019518331.tif 000041
【図８Ｅ】
2019518331.tif 000042
【図８Ｆ】
2019518331.tif 000043
【図８Ｇ】
2019518331.tif 000044
【図８Ｈ】
2019518331.tif 000045
【図８Ｉ】
2019518331.tif 000046
【図９Ａ】
2019518331.tif 000047
【図９Ｂ】
2019518331.tif 000048
【図９Ｃ】
2019518331.tif 000049
【図１０Ａ】
2019518331.tif 000050
【図１０Ｂ】
2019518331.tif 000051
【図１０Ｃ】
2019518331.tif 000052
【図１０Ｄ】
2019518331.tif 000053
【図１０Ｅ】
2019518331.tif 000054
【図１０Ｆ】
2019518331.tif 000055
【図１０Ｇ】
2019518331.tif 000056
【図１１Ａ】
2019518331.tif 000057
【図１１Ｂ】
2019518331.tif 000058
【国際調査報告】
2019518331.tif 000059
2019518331.tif 000060
2019518331.tif 000061
2019518331.tif 000062