(57)【要約】  ＥＳＤデバイス（１００）のためのコンタクトアレイ最適化方式（２００）。アクティブエリア（１２６／１２８、１３４）の上にプリメタル誘電体層（１９５）を介してパターニングされたコンタクト開口（１９１Ａ／１９１Ｂ）が、標準的なＥＳＤ定格試験において、例えば、過渡電流密度等を最大化するなど、ＥＳＤ保護性能を向上させるために、サイズ、形状、配置などにおいて選択的に改変され得る。
2019520710.tif 000002
【特許請求の範囲】
【請求項１】
半導体製造方法であって、
選択プロセス技術に従って、半導体基板において静電放電（ＥＳＤ）保護回路の一部としてアクティブエリアを形成すること、
前記アクティブエリアの上に誘電体層を形成すること、
前記アクティブエリアに重なるコンタクト開口を画定するために前記誘電体層をパターニングすることであって、前記コンタクト開口が、各々、前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記パターニングすること、及び、
前記アクティブエリアと、前記誘電体層の上に堆積される金属層との間に導電性経路を提供するため、前記コンタクト開口を充填するために金属組成物を堆積すること、
を含む、方法。
【請求項２】
請求項１に記載の半導体製造方法であって、前記ＥＳＤ保護パラメータが、コンタクト放電パラメータ、空隙放電パラメータ、過渡電流密度パラメータ、及びそれらの組み合わせで構成されるグループから選択される電気的パラメータを含む、方法。
【請求項３】
請求項１に記載の半導体製造方法であって、前記コンタクト開口を充填する前記金属組成物が、タングステンベースの組成物を含む、方法。
【請求項４】
請求項１に記載の半導体製造方法であって、前記コンタクト開口が、コンタクト層マスクを用いてアレイとして画定され、前記コンタクト層マスクが、前記アレイの各コンタクト開口のための開口サイズを有し、前記開口サイズが、前記選択プロセス技術において特定されるサイズより大きいが、前記選択プロセス技術に関連する限界寸法（ＣＤ）ルール及びデザインルールチェック（ＤＲＣ）に適合する、方法。
【請求項５】
請求項１に記載の半導体製造方法であって、前記コンタクト開口が、コンタクト層マスクを用いてアレイとして画定され、前記コンタクト層マスクが、前記アレイの周辺環形領域のコンタクト開口のサブセットのための開口サイズを有し、前記開口サイズが、前記選択プロセス技術において特定されるサイズより大きいが、前記選択プロセス技術に関連する限界寸法（ＣＤ）ルール及びデザインルールチェック（ＤＲＣ）に適合する、方法。
【請求項６】
請求項１に記載の半導体製造方法であって、前記コンタクト開口が、コンタクト層マスクを用いてアレイとして画定され、各コンタクト開口が、矩形形状を有し、千鳥状アレイに配される、方法。
【請求項７】
請求項１に記載の半導体製造方法であって、前記コンタクト開口が、コンタクト層マスクを用いてアレイとして画定され、前記アレイが、如何なるコンタクト開口も有さない少なくとも一つのコーナーを有し、各コンタクト開口が、前記選択プロセス技術において特定されるサイズより大きいが、前記選択プロセス技術に関連する限界寸法（ＣＤ）ルール及びデザインルールチェック（ＤＲＣ）に適合する開口サイズを有する、方法。
【請求項８】
請求項７に記載の半導体製造方法であって、コンタクト開口の前記アレイが、前記アレイの周辺に沿って配置される連続的トレンチコンタクト開口によって囲まれる、方法。
【請求項９】
請求項８に記載の半導体製造方法であって、コンタクト開口の前記アレイが、多角形形状、円形形状、及び長円形状で構成されるグループから選択される形状を有する、方法。
【請求項１０】
請求項１に記載の半導体製造方法であって、前記コンタクト開口が、複数の同心円として配される連続的トレンチコンタクト開口として画定される、方法。
【請求項１１】
請求項１に記載の半導体製造方法であって、前記コンタクト開口が、複数の同心レーストラック状に配される連続的トレンチコンタクト開口として画定される、方法。
【請求項１２】
請求項１に記載の半導体製造方法であって、前記アクティブエリアが、前記半導体基板に形成されるｎウェル領域又はｐウェル領域を含む、方法。
【請求項１３】
集積回路であって、
選択プロセス技術に従って、半導体基板において静電放電（ＥＳＤ）保護回路の一部として形成されるアクティブエリア、
前記アクティブエリアの上の誘電体層、
前記誘電体層上に配置される金属層、及び、
前記アクティブエリアと前記金属層との間に形成されるコンタクト構造、
を含み、
前記コンタクト構造が、前記アクティブエリアと前記金属層との間に導電性経路を提供するため、前記誘電体層を介してパターニングされ、金属組成物で充填されるコンタクト開口を有し、前記コンタクト開口の各々が、前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、
集積回路。
【請求項１４】
請求項１３に記載の集積回路であって、前記ＥＳＤ保護パラメータが、コンタクト放電パラメータ、空隙放電パラメータ、過渡電流密度パラメータ、及びそれらの組み合わせで構成されるグループから選択される電気的パラメータを含む、集積回路。
【請求項１５】
請求項１３に記載の集積回路であって、前記コンタクト開口を充填する前記金属組成物が、タングステンベースの組成物を含む、集積回路。
【請求項１６】
請求項１３に記載の集積回路であって、前記コンタクト開口が、コンタクト層マスクを用いてアレイとして画定され、前記コンタクト層マスクが、前記アレイの各コンタクト開口のための開口サイズを有し、前記開口サイズが、前記選択プロセス技術において特定されるサイズより大きいが、前記選択プロセス技術に関連する限界寸法（ＣＤ）ルール及びデザインルールチェック（ＤＲＣ）に適合する、集積回路。
【請求項１７】
請求項１３に記載の集積回路であって、前記コンタクト開口が、コンタクト層マスクを用いてアレイとして画定され、前記コンタクト層マスクが、前記アレイの周辺環形領域のコンタクト開口のサブセットのための開口サイズを有し、前記開口サイズが、前記選択プロセス技術において特定されるサイズより大きいが、前記選択プロセス技術に関連する限界寸法（ＣＤ）ルール及びデザインルールチェック（ＤＲＣ）に適合する、集積回路。
【請求項１８】
請求項１３に記載の集積回路であって、前記コンタクト開口が、コンタクト層マスクを用いてアレイとして画定され、各コンタクト開口が、矩形形状を有し、千鳥状アレイに配される、集積回路。
【請求項１９】
請求項１３に記載の集積回路であって、前記コンタクト開口が、コンタクト層マスクを用いてアレイとして画定され、前記アレイが、如何なるコンタクト開口も有さない少なくとも一つのコーナーを有し、各コンタクト開口が、前記選択プロセス技術において特定されるサイズより大きいが、前記選択プロセス技術に関連する限界寸法（ＣＤ）ルール及びデザインルールチェック（ＤＲＣ）に適合する開口サイズを有する、集積回路。
【請求項２０】
請求項１９に記載の集積回路であって、コンタクト開口の前記アレイが、前記アレイの周辺に沿って配置される連続的トレンチコンタクト開口によって囲まれる、集積回路。
【請求項２１】
請求項２０に記載の集積回路であって、コンタクト開口の前記アレイが、多角形形状、円形形状、及び長円形状で構成されるグループから選択される形状を有する、集積回路。
【請求項２２】
請求項１３に記載の集積回路であって、前記コンタクト開口が、複数の同心円において配置される連続的トレンチコンタクト開口として画定される、集積回路。
【請求項２３】
請求項１３に記載の集積回路であって、前記コンタクト開口が、複数の同心レーストラック状に配置される連続的トレンチコンタクト開口として画定される、集積回路。
【請求項２４】
請求項１３に記載の集積回路であって、前記アクティブエリアが、前記半導体基板に形成されるｎウェル領域又はｐウェル領域を含む、集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、半導体デバイス及びその製造方法の分野に関し、詳細には、以下に限定されないが、静電放電（ＥＳＤ）保護回路におけるコンタクトアレイ最適化に関する。
【背景技術】
【０００２】
以下はＥＳＤ保護回路を製造する文脈において、制限なく、提供される。静電放電（ＥＳＤ）は、半導体デバイスの設計、製造、及び利用における継続的な課題である。例えば、集積回路（ＩＣ）及び他の電子デバイスに対するＥＳＤ曝露の主な源は、（例えば、「人体モデル」又はＨＢＭと記載されるような）人体からのものである。この状況において、パッケージされたＩＣが、（例えば、じゅうたんを歩くことで）静電帯電した人間によって保持される場合に電荷を得る。約０．６μＣの電荷が、例えば、１５０ｐＦの人体静電容量上に誘導され得、４ｋＶ又はそれ以上の静電位をもたらし、例えば、約１００ｎｓの間に数アンペアのピーク電流をＩＣに放電する。ＥＳＤの第２の源は、（例えば、「マシンモデル」又はＭＭと記載されるような）金属の物体に由来するものであり、これは、一層大きな静電容量、一層低い内部抵抗、及び、ＨＢＭ  ＥＳＤ源より著しく高い立ち上がり時間及び電流レベルを有する過渡事象によって特徴付けられる。第３の源は「デバイス帯電モデル」（ＣＭＤ）と記載され、このモデルでは、ＩＣ自体が帯電し、ＨＢＭ  ＥＳＤ源及びＭＭ  ＥＳＤ源とは反対の方向に５００ｐｓより少ない立ち上がり時間で、接地に放電する。また、セットトップボックス、オートモーティブシステム、モバイル及びハンドヘルドデバイス、ラップトップ及びデスクトップ等のような特定の応用例に専用の規格において、回路動作の間の異なるタイプの電気的オーバーストレスが定義される。
【０００３】
ＥＳＤ事象の間、電流は典型的に、ＩＣチップ外に露出される一つ又は複数のピン又はパッド間で放電される。そのようなＥＳＤ電流は、ＩＣにおける脆弱な回路要素を介してパッドから接地へ流れ、この回路要素は、そのような電流を運ぶように設計されていない場合がある。ＩＣデバイスにおけるＥＳＤ事象の悪影響を低減又は軽減するために多くのＥＳＤ保護技法が用いられてきた。典型的に、ＩＣのための従来のＥＳＤ保護方式は、接地へ向かう低インピーダンス経路を提供することによってデバイスのピン又はパッドから接地へＥＳＤ電流を運ぶために周辺回路を用いる。このようにして、ＥＳＤ電流は、チップにおける影響を受けやすい回路を介するのではなく、保護回路要素を介して流れる。
【０００４】
微細化し続けるライン幾何形状を含め、ＩＣの設計における進歩が起こり続けているので、ＥＳＤ保護技法及び回路における改善も継続的に試みられている。
【発明の概要】
【０００５】
以下は、本発明の一つ又は複数の態様の基本的な理解を提供するために、簡略化した概要を提示する。この概要は、本発明の包括的な全体像ではなく、本発明の主要又は重要な要素を識別することも、或いは、本発明の範囲を正確に叙述することも意図していない。むしろ、この概要の主な目的は、以降で提示される一層詳細な説明に対する前置きとして、本発明の幾つかの概念を簡略化した形で提示することである。
【０００６】
一態様において、ＥＳＤデバイスプロセスフローにおいて作用する半導体製造方法の或る実施形態が開示される。請求される実施形態は、とりわけ、選択プロセス技術に従って、半導体基板においてＥＳＤ保護回路の一部としてアクティブエリアを形成すること、及び、アクティブエリアの上に誘電体層を形成することを含む。複数のコンタクト開口に対応する特徴を有するコンタクトアレイ層マスクが提供され得、こういった特徴は選択的に改変される。誘電体層は、コンタクトアレイ層マスクを用いて、アクティブエリアに重なる少なくとも一部において複数のコンタクト開口を画定、形成、又はその他の様式でつくるためにパターニングされる。或る実施形態において、コンタクト開口は、各々、ＥＳＤ保護パラメータ（例えば、過渡電流密度等に関する電気的パラメータ）に基づくサイズ及び／又は形状を有する。アクティブエリアと、誘電体層の上に堆積される金属層との間に導電性経路を提供するように、或る適切な金属組成物が、複数のコンタクト開口を充填するために堆積及び処理される。
【０００７】
別の態様において、集積回路又はデバイスの或る実施形態が開示される。請求される実施形態は、とりわけ、選択プロセス技術に従って、半導体基板においてＥＳＤ保護回路の一部として形成されるアクティブエリア、及び、アクティブエリアの上に形成される誘電体層を含む。誘電体層上に金属層が配置される。アクティブエリアと金属層との間にコンタクト構造が形成される。コンタクト構造は、アクティブエリアと金属層との間に導電性経路を提供するため、誘電体層を介してパターニングされ、金属組成物で充填されるコンタクト開口を有する。コンタクト開口は、各々、ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する。一実装において、例えば、過渡電流密度パラメータ等を含む、動的な電流フローの少なくとも一つに関する向上したＥＳＤ保護性能を提供するため、コンタクト開口は、選択的に（再）サイジング、（再）シェーピング、及びレイアウト等の少なくとも一つにおいて最適化され得る。
【図面の簡単な説明】
【０００８】
本開示の実施形態が、添付の図面の図において例として図示されるが、限定の意図はない。図面において、同様の参照は同様の要素を示す。本開示における「或る（an）」又は「一（one）」実施形態に対する様々な参照は、必ずしも同じ実施形態に対するものではなく、そのような参照は、少なくとも一つを意味し得ることに留意すべきである。また、特定の特徴、構造、又は特性が、或る実施形態に関連して説明される場合、そのような特徴、構造、又は特性を他の実施形態に関連して適用することは、明示的に説明されていようとなかろうと、当業者の知識の範囲内にあることが提起される。
【０００９】
添付の図面は、本開示の一つ又は複数の例示の実施形態を図示するため、本明細書の一部に組み込まれ、及びこれを形成する。添付の特許請求の範囲に関連して以下の詳細な説明を参照することにより、及び、添付の図面の図を参照することにより、本開示の種々の利点及び特徴が理解され得る。
【００１０】
【図１Ａ】本発明の一つ又は複数の実施形態がなされ得るＥＳＤ保護回路を有する、例示の集積回路、半導体デバイス、又はその一部の３次元断面図である。
【００１１】
【図１Ｂ】図１Ａの集積回路の一部の断面図であり、最適化されたコンタクトアレイ設計が本発明の或る実施形態に従って提供され得る、選択プロセス又は製造技術に従った例示のフローにおけるバックエンドオブライン（ＢＥＯＬ）プロセスステップを図示する。
【００１２】
【図２】本発明の或る実施形態に従った例示のプロセスのフローチャートである。
【００１３】
【図３】選択プロセス技術に従った従来のコンタクト開口アレイを図示する。
【００１４】
【図４Ａ１】図４Ａ−１は、本発明の教示に従った、個々のコンタクト開口に用いられ得る例示の設計方式を図示する。
【００１５】
【図４Ａ２】図４Ａ−２は、ＥＳＤ保護性能を改善するための本発明の最適化されたコンタクト開口設計の例示の実施形態を図示する。
【図４Ｂ】ＥＳＤ保護性能を改善するための本発明の最適化されたコンタクト開口設計の例示の実施形態を図示する。
【図４Ｃ】ＥＳＤ保護性能を改善するための本発明の最適化されたコンタクト開口設計の例示の実施形態を図示する。
【図４Ｄ】ＥＳＤ保護性能を改善するための本発明の最適化されたコンタクト開口設計の例示の実施形態を図示する。
【図４Ｅ】ＥＳＤ保護性能を改善するための本発明の最適化されたコンタクト開口設計の例示の実施形態を図示する。
【図４Ｆ】ＥＳＤ保護性能を改善するための本発明の最適化されたコンタクト開口設計の例示の実施形態を図示する。
【図４Ｇ】ＥＳＤ保護性能を改善するための本発明の最適化されたコンタクト開口設計の例示の実施形態を図示する。
【図４Ｈ】ＥＳＤ保護性能を改善するための本発明の最適化されたコンタクト開口設計の例示の実施形態を図示する。
【００１６】
【図５】本発明の或る例示の実施形態に従った、コンタクト開口アレイの一部のＳＥＭ図の表現である。
【発明を実施するための形態】
【００１７】
本発明は、添付の図を参照して説明される。図において、同様の参照数字は、概して、全体を通して同様の要素を参照するために用いられる。図は、一定の縮尺で描かれておらず、本発明を単に図示するために提供される。本発明の幾つかの態様が、例示のため、例示的な応用例を参照して後述される。多数の特定の詳細、関係、及び方法が、本発明の理解を提供するために述べられることを理解すべきである。しかし、本発明が、特定の詳細の一つ又は複数を伴わずに、又は、他の方法を用いて行われ得ることを当業者であれば容易に認識し得る。他の例において、本発明を不明瞭にすることを避けるため、よく知られた構造又は動作は詳細に示されていない。幾つかの行為が、異なる順で及び／又は他の行為又は事象と同時に生じ得るので、本発明は、行為又は事象の図示される順に限定されない。また、本発明に従った方法論を実装するために、全ての図示される行為又は事象が必要とされるわけではない。
【００１８】
以下の説明において、添付の図面に対して参照がなされ得る。図面において、例えば、「上側」、「下側」、「頂部」、「底部」、「左側」、「右側」、「表側」、「裏側」、「垂直」、「水平」等など、何らかの方向性の用語が、図又は説明される図の例示の要素の方位に関して用いられ得る。実施形態の構成要素は、多くの異なる方位で配置され得るので、方向性の用語は説明の目的のために用いられており、決して限定するものではない。同様に、「第１」、「第２」等と呼ばれる特徴に対する参照は、任意の特定の順、重要性などを示すものではなく、そのような参照は、内容、実装等に応じて必要な変更を加えて交換され得る。本発明の範囲から逸脱することなく、更なる実施形態が用いられ得、構造的又は論理的変更がなされ得ることが理解される。本願において説明される種々の例示の実施形態の特徴は、特に具体的に記載がない限り、互いに組み合わされてもよい。
【００１９】
本明細書において用いられるように、用語「結合される（coupled）」、「電気的に結合される（electrically coupled）」、「接続される（connected）」、又は「電気的に接続される（electrically connected）」は、要素が直接的に結合されなければならないこと、又は、共に接続されなければならないことを意味するものではない。「結合される」、「電気的に結合される」、「接続される」、又は「電気的に接続される」要素間に、介在要素が提供され得る。
【００２０】
後述される例示の半導体デバイスは、Ｓｉ、ＳｉＣ、ＳｉＧｅ、ＧａＡｓのような半導体材料又は有機半導体材料を含み得、又はそれらから形成され得る。半導体材料は、例えば、これに限定されないがＥＳＤ保護回路を含む、任意のタイプのＩＣを含む半導体ウェハ又は半導体チップとして具体化され得る。また、半導体チップは、無機及び／又は有機材料を含み得、この無機及び／又は有機材料は、半導体ではなく、例えば、誘電体層、プラスチック、又は金属等などの絶縁体である。
【００２１】
次に、図面を、より具体的には図１Ａを参照すると、コンタクトアレイ最適化方式を含む本発明の一つ又は複数の実施形態がなされ得るＥＳＤ保護回路１１８を有する、例示の半導体デバイス又はその一部１００の断面表現を図示する３次元図が示されている。一実装において、ＥＳＤ保護回路１１８は、ＬＲ−ＬＣダイオード（例えば、バックツーバック接続されるツェナーダイオード）を含む双方向性ダイオードとして形成され得、双方向性ダイオードは、種々のタイプの過渡電圧サプレッサ（ＴＶＳ）デバイスの製造のために特定及び／又は標準化されたプロセス技術の類を用いて製造され得る。当業者が認識するように、そのようなプロセス技術は、ファウンドリ及び特定の製造プロセスに応じたプロセスステップの特定のシーケンスを含み得、そうしたステップは、一連のフロントエンドオブライン（ＦＥＯＬ）ステップ、及び、その後に続くバックエンドオブライン（ＢＥＯＬ）ステップのグループ、としてグループ化され得る。半導体デバイス１００は、例えば、１×１０１８ｃｍ−３より大きい平均ドーパント密度を有するｎ型基板１０２を含み得る。基板１０２は、例えば、バルクシリコンウェハの一部であり得る。半導体デバイス１００は、基板１０２上に配置される、例えばリンドープされた結晶シリコンといった、シリコンベースの半導体材料の軽くドープされたｎ型層１０４を含む。ｎ型層１０４は、約１ミクロン〜５ミクロンの厚さを有し得、１×１０１６ｃｍ−３より低い平均ドーパント密度を有し得る。ｎ型層１０４は、基板１０２上に形成されるエピタキシャル層であり得る。また、半導体デバイス１００は、ｎ型層１０４上に配置される、例えば、ボロンドープされた結晶シリコンといった、シリコンベースの半導体材料の軽くドープされたｐ型層１０６を含む。ｐ型層１０６は、３ミクロン〜８ミクロンの厚さであり得、１×１０１５ｃｍ−３より低い平均ドーパント密度を有し得る。ｐ型層１０６は、ｎ型層１０４上に形成されるエピタキシャル層であり得る。
【００２２】
一つ又は複数の隔離構造１０８が、ＬＲ−ＬＣダイオード１１４のためのエリアを横方向に隔離し、半導体デバイス１００の一部として形成される並列ダイオード１１６のためのエリアを横方向に隔離する。図１Ａに描かれるように、隔離構造１０８は、誘電体ライナー１１０と、誘電体ライナー１１０上の、ポリシリコンと呼ばれる多結晶シリコンのフィールドプレート１１２とを備える、ディープトレンチ隔離構造１０８であり得る。隔離構造１０８のためのその他の物理的形態が本例の範囲内にある。ＬＲ−ＬＣダイオード１１４及び並列ダイオード１１６は双方向性ダイオード１１８の構成要素として形成されることを理解されたい。
【００２３】
ｐ型埋め込み層１２０が、ｐ型層１０６からｎ型層１０４を介して基板１０２まで延在して、ＬＲ−ＬＣダイオード１１４内に配置される。ｎ型層１０４は、ｐ型埋め込み層１２０における破線によって図１Ａに描かれている。ｐ型埋め込み層１２０は、１×１０１７ｃｍ−３より大きいピークドーパント密度を有する。図１Ａに描かれるように、ｐ型埋め込み層１２０は、ＬＲ−ＬＣダイオード１１４にわたって横方向に延在し得る。ｎ型領域１２２が、ＬＲ−ＬＣダイオード１１４において、ｐ型層１０６に配置される。ｎ型領域１２２は、ｐ型層１０６の頂部表面１２４まで延在するｎ型ウェル１２２であり得る。ｎ型領域１２２は、ｐ型層１０６に接する少なくともおよそ１００ナノメートルの厚さの一層軽くドープされた外側部分１２６と、一層軽くドープされた外側部分１２６により囲まれる一層重くドープされた内側部分１２８とを含み得る。一層軽くドープされた外側部分１２６は、例として、１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３の平均ドーパント密度を有し得る。一層重くドープされた内側部分１２８は、例えば、１×１０１７ｃｍ−３〜３×１０１９ｃｍ−３の平均ドーパント密度を有し得る。
【００２４】
ＬＲ−ＬＣダイオード１１４の第１のｐｎ接合１３０が、ｐ型埋め込み層１２０とｎ型基板１０２との間の境界に形成される。同様に、第２のｐｎ接合１３２が、ｐ型層１０６とｎ型領域１２２との間の境界に形成される。第１のｐｎ接合１３０及び第２のｐｎ接合１３２はバックツーバック直列接続である。例えばｐ型ウェル１３４であるｐ型領域１３４が、並列ダイオード１１６におけるｐ型層１０６に配置され、ｐ型層１０６の頂部表面１２４まで延在する。或る例示の実施形態において、ｐ型領域１３４とｎ型層１０４との間に少なくとも１ミクロンの垂直分離があり得る。ｐ型領域１３４は、図１Ａに描かれるように並列ダイオード１１６にわたって延在し得、又は、隔離構造１０８から窪ませられ得る。ｐ型領域１３４は、少なくとも１×１０１７ｃｍ−３の平均ドーパント密度を有し、並列ダイオード１１６に、所望の低抵抗コンタクトを提供し得る。並列ダイオード１１６の第３のｐｎ接合１３６が、ｎ型層１０４とｐ型層１０６の境界に形成される。ＬＲ−ＬＣダイオード１１４におけるｐ型埋め込み層１２０は、並列ダイオード１１６内へ延在しない。下記で更に詳細に述べるように、双方向性ダイオード１１８の第１の端子１３８が、適切なコンタクト構造及びメタライゼーションを用いて、ＬＲ−ＬＣダイオード１１４のｎ型領域１２２に、及び、並列ダイオード１１６のｐ型領域１３４に電気的に接続され得る。同様に、第２の端子１４０が基板１０２に電気的に接続され得、場合によって、さらに別の適切なコンタクト構造を含む。双方向性ダイオード１１８の動作の間、第２の端子１４０に対して第１の端子１３８上で正である電圧エクスカーションが、並列ダイオード１１６を順方向バイアスし、そえゆえ、並列ダイオード１１６を介してシャントされる。第２の端子１４０に対して第１の端子１３８上で負である電圧エクスカーションが、第２のｐｎ接合１３２を順方向バイアスし、ＬＲ−ＬＣダイオード１１４における第１のｐｎ接合１３０において降伏を生じさせ、そえゆえ、ＬＲ−ＬＣダイオード１１４を介してシャントされる。
【００２５】
図１Ｂは、図１Ａの半導体デバイス又は集積回路１００の一部の断面図であり、選択プロセス又は製造技術に従った或る例示のフローにおいて複数のバックエンドオブライン（ＢＥＯＬ）プロセスステップに関する付加的な詳細を示しており、最適化されたコンタクトアレイ設計が本発明の或る実施形態に従って提供され得る。上述のように、ｎ型及びｐ型ウェル１２６／１２８及び１３４を含むアクティブエリアが、それぞれ、ＴＶＳ半導体デバイス１００の製造においてフロントエンドオブラインプロセスフロー（ＦＥＯＬ）に従って形成され得る。一般に、ＢＥＯＬプロセスフローは、アクティブエリアを電気的に絶縁するために誘電体層（例えば、プリメタル誘電体又はＰＭＤ層）を提供することを含み得、この誘電体層は、その後、化学機械研磨（ＣＭＰ）プロセスなどの既知の技術を用いて所望の厚さに処理され得る。アクティブエリアと金属層との間の電気的接続性が必要とされる場合、特定の設計ルールに適合する特徴を有するコンタクト層マスクが、アクティブエリアの上にある誘電体層を介する複数の孔又は開口をつくるために用いられ得、複数の孔又は開口は、適切な金属又は金属組成物で充填又はふさがれ得る。その後、メタライゼーション層が、例えば、物理／化学気相成長（Ｐ／ＣＶＤ）などの技術を用いて形成され得る。幾つかのＢＥＯＬプロセスフローは一つ以上の金属層を含み得、各層が、その近隣の金属層から適切な絶縁（例えば、金属間誘電体層）によって分離され、ビア構造を介して相互接続され得る。外部周囲条件からの保護を提供するため、適切な厚さの最終パッシベーション層又は保護オーバーコート（ＰＯ）が集積回路の上に形成され得る。
【００２６】
図１Ｂの例示の断面図に図示されるように、約数千オングストロームの厚さの誘電体層１９５が、既知の技術を用いてｎウェル及びｐウェルエリア１２８、１３４の上に形成され得る。例えば、誘電体層１９５は、厚さが約５，０００〜２５，０００オングストロームの膜を含み得、この膜は、窒化ケイ素、オキシナイトライド、酸化ケイ素等から選択される組成物の一つ又は複数の層を含む。参照数字１９１Ａは、誘電体層１９５の一部においてパターニングされ、適切な金属でふさがれる複数のコンタクトホール（又は、より一般的には、開口）を有するコンタクトアレイ構造を指し、このコンタクトアレイ構造は、ｎウェルエリア１２８と金属層１９７の重複部分１９３Ａとの間に配置される。同様に、参照数字１９１Ｂは、別の複数のふさがれたコンタクトホールを有する別のコンタクトアレイ構造を指し、この別のコンタクトアレイ構造は、ｐウェルエリア１３４と金属層１９７の別の重複部分１９３Ｂとの間に形成される。例示のプロセスフローに従って、誘電体層１９５に形成される複数のコンタクト開口を充填する金属組成物には、タングステン（Ｗ）やタングステンベースの組成物が含まれ得るが、他の金属、金属化合物、及び組成物も本発明の範囲内で用いられ得ることを理解すべきである。金属層１９７は、例えば、約１．５〜５ミクロンといった適切な厚さであり得、或る例示の実装において、アルミニウム、銅等などの金属を用いて形成され得る。
【００２７】
当業者であれば認識し得るように、コンタクト構造１９１Ａ、１９１Ｂのためのコンタクトアレイ開口は、フォトレジスト、パターニング、エッチング、及びフォトレジスト除去等などの標準的なフォトリソグラフィプロセスを用いることによって誘電体層１９５に形成され得、この場合、アレイ開口に対応する特徴の適切なレイアウトを有するコンタクト層マスクが用いられ、こうしたアレイ開口は、それらのサイズ、形状、位置などの点で、或る特定のプロセスフローのために及び／又は或る特定のプロセスフローにおいて特定され得る。また、関連する特定のプロセスフローにおいて製造される半導体デバイスの物理的レイアウトもまた、機能的半導体ダイの満足な歩留まりが得られ得ることを保証するために、例えば、設計ルール、限界寸法又はＣＤ等を含む、一連の推奨されるレイアウトパラメータによって特定され得る。
【００２８】
従って、特定の半導体製造プロセスにしばしば特有である設計ルールが、特定のプロセスフローのためのマスクセットの正確性を検証するために、半導体デバイスの設計において用いられ得る。典型的に、設計ルールセットは、パーツの大部分が正確に働くことを保証するように、半導体製造プロセスにおけるばらつきを補償するための充分なマージンを保証するため、何らかの幾何学的及び接続性制約を特定する。最も基本的な設計ルールの幾つかには、線幅ルール（設計において任意の形状の最小幅を特定する）、間隔ルール（２つの隣り合う物体間の最小距離を特定する）、最小エリアルール（或る物体の最小エリアを特定する）等が含まれ得、これらのルールは、例えば、コンタクトアレイ層を含め、プロセスフローの単一層に関する。マスクセットの整合性を検証するため、デザインルールチェック（ＤＲＣ）が、例えば、ＧＤＳ、ＯＡＳＩＳなどの形式で提供されることのあるレイアウトファイルに基づいて用いられ得る。
【００２９】
本発明の発明者は、例えば、ＥＳＤ定格のための国際電気標準会議のＩＥＣ６１０００−４−２規格といった、適用可能な標準化ＥＳＤ試験条件下での試験の際にデバイスのＥＳＤ性能を向上させるために、上述した半導体デバイス１００などのＴＶＳデバイスのコンタクトアレイ層のコンタクト開口が、サイズ、形状、及びレイアウト等の点で有利に最適化され得る一方で、その製造において用いられる特定のプロセス技術に関連する設計ルールを依然として満たすことを見いだしている。次に図２を参照すると、本発明の或る実施形態に従ったＩＣ半導体デバイスを製造するための例示の最適化方法２００のフローチャートが描かれている。ブロック２０２で、アクティブエリア（例えば、第１のアクティブエリア）が、選択プロセス技術に従って、半導体基板においてＥＳＤ保護回路の一部として形成され得る。前述のように、そのようなアクティブエリアは、双方向性ダイオード構造の、例えば、ｎウェルエリア、ｐウェルエリア等を含み得る。ブロック２０４で、アクティブエリアの上に誘電体層が形成され得る。ブロック２０６で、コンタクト開口に対応する特徴を有するコンタクトアレイ層マスクが提供され得、こういった特徴は、下記で詳細に述べるように選択的に改変される。その後、アクティブエリアに重なる部分において複数のコンタクト開口を、画定、或いはその他の様式で形成するため、誘電体層は、改変された特徴（例えば、幾何学的物体の形状、配置等）を備えるコンタクトアレイ層マスクを用いてパターニングされ得る。ブロック２０８において述べるように、好ましくは、コンタクト開口は、各々、ＥＳＤ保護パラメータ（例えば、過渡電流密度に関する電気的パラメータ等）に基づく形状及び／又はサイズを有する。アクティブエリアと、誘電体層の上に堆積される金属層との間に導電性経路を提供するために複数のコンタクト開口を充填するため、適切な金属組成物が堆積される。それゆえ、或る例示の実装において、ブロック２１０で述べるように標準的なＥＳＤ定格試験において、例えば、過渡電流密度等を最大化するなど、向上したＥＳＤ保護性能を提供するため、コンタクト開口は、サイズ、形状、及びレイアウトの少なくとも１つにおいて最適化され得る。
【００３０】
次に、前述の方法論において用いられ得る改変されたコンタクトアレイ設計の種々の例示の実施形態を、本特許出願の残りの図面を参照することによってこれ以降に更に詳細に述べる。
【００３１】
図３は、選択プロセス技術に従った従来のコンタクト開口アレイ３００であり、ロー及びコラム整合されたアレイに配される、四角形状を有する複数の特徴３０２を図示する。或る典型的な実装において、コンタクト開口のサイズは、図４Ａ−１に図示されるように、０．４３μ×０．４３μｍであり得る。当業者であれば、これらの特徴サイズが、半導体材料（これは、近接効果などを含むフォトリソグラフィ効果に起因して、異なるサイズ及び／又は形状のものであり得る）において実際に印刷される特徴ではなく、コンタクトアレイマスクに関連するレイアウトファイルにおける描かれたサイズを指し得ることが認識されるであろう。また、図４Ａ−１は、本発明の或る実施形態に従って個々のコンタクト開口のために用いられ得る二つの例示の設計方式を描く。一変形において、個々のコンタクト開口の形状は、依然として四角であり得るが、改変されたコンタクト開口４０５に示すように、拡大されたサイズを有し得る。開口のＸ方向寸法及びＹ方向寸法は、いずれも、選択量（例えば、ΔＸ、ΔＹ、又は両方）拡大され得、この場合、Ｘ及びＹ方向は、例えば、ウェハ平面等に関して、マスクのために提供される特定の基準軸に関して用いられ得る。一つの例示の実装において、改変されたコンタクト開口４０５が、約０．６２μｍ×０．６２μｍのサイズを有し得る。別の変形において、個々のコンタクト開口は、選択プロセス技術において特定された従来のサイズと比べて、一方向において拡大され得るが他方向においては拡大されない可能性がある。別の変形において、Ｘ及びＹ方向寸法両方が拡大され得るが、量は異なり、それにより、例えば、改変されたコンタクト開口４０７に示すように、矩形幾何形状となる。この場合、Ｘ方向サイズは（Ｘ＋ΔＸ）μｍに増加される一方で、Ｙ方向サイズは、Ｘ方向におけるサイズの倍数に増加され、すなわち、Ｎ（Ｘ＋ΔＸ）μｍである。当業者であれば、例えば、異なる幾何学的形状、寸法、Ｘ及びＹ座標の方位を入れ替えること等、本願において述べる教示の範囲内で、多くの更なる変形及び改変が個々のコンタクト開口に対して提供され得ることが明確に認識されるであろう。
【００３２】
更に別の変形において、コンタクト開口アレイの全ての開口ではなく、サブセットのみが選択的に改変され得る。例えば、コンタクト開口がＮ×Ｎ又はＮ×Ｍアレイに配置される場合、開口の選択数のロー及び／又は選択数のコラムのみが、例えば拡大された形状を有して、改変され得る。好ましくは、そのような選択的サイズ拡大は、アレイの一つ又は複数の周辺端部に沿って配置される開口に対してのみ実装され得、それにより、アレイの内部領域の開口を改変されないままとする。更に別の変形において、コンタクト開口アレイのレイアウトは、アレイ（又は、多角形配置）のコーナー又は頂点から選択数の開口が総じて除去され得るように、すなわち、如何なるコンタクト開口も有さないように、改変され得、それにより、コンタクト構造に対する改変されたレイアウト配置となる。例えば、コンタクト開口の四角アレイにおいて、４つのコーナーの各々が（同数或いは異なる数の）コンタクト開口を有さないものであり得、そのため、実質的に八角形配置（又は何らかのその他の多角形配置）が例示のコンタクト構造に対して得られ得る。
【００３３】
図４Ａ−２〜図４Ｈは、半導体ＴＶＳデバイスのＥＳＤ保護性能を潜在的に改善するための、上述の一つ又は複数の実装と組み合され得る最適化されたコンタクト開口設計の更に別の例示の実施形態を描く。図４Ａ−２のコンタクトアレイ実施形態４００Ａにおいて、各コンタクト開口４０６が、（例えば、図４Ａ−１のコンタクト開口特徴４０５と同様の）拡大された四角として示される。図４Ｂは、コンタクトアレイ配置４００Ｂを描いており、ここでは、周辺環形領域４１４（例えば、３つのコラム４１０Ａ及び３つのロー４１０Ｂを含む）のコンタクト開口のサブセットが或る量だけ拡大され得、内部領域４１２の開口は別の量だけ拡大され得る。当業者であれば、このことを参照すれば、アレイ端部コンタクト開口を変更することが、アレイ４００Ｂのすべてのコンタクト開口にわたる過渡電流分布に影響を及ぼし得ることが分かるであろう。
【００３４】
図４Ｃに示すコンタクトアレイ配置４００Ｃの更なる改変は、アレイのコーナーの各々が改変されており、コンタクト開口のサイズが拡大されている実施形態を例示するものである。特に、コーナーの三角翼形状エリア４２０Ａ〜４２０Ｄにおいて選択数のコンタクト開口が形成されておらず、それにより、或る数のコンタクト開口が、コンタクト開口グループ４２２Ａ〜４２２Ｄによって例示されるような三角翼形状の基底領域に残る。図４Ｄは、同様のコンタクトアレイ配置４００Ｄを描いており、アレイのそれぞれのコーナーはコンタクト開口を有さず、その結果のコンタクトアレイは、改変されたコンタクトアレイの周辺の周りに又は周辺に沿って形成され、それによりコンタクトアレイを囲む、連続的コンタクトトレンチ又は開口４３２において囲まれている。多角形連続的コンタクトトレンチ４３２が、改変されたコンタクトアレイの多角形レイアウトを囲むための図４Ｄのコンタクトアレイ配置４００Ｄにおいて図示される一方で、図４Ｅにおいて、むしろ円のように成形される改変されたコンタクト開口アレイを囲む、円形連続的コンタクトトレンチ４３４が図示される。更なる実施形態において、配置４００Ｄ、４００Ｅのコンタクト開口３０２／４０６は、改変されない開口、及び／又は、前述したような拡大又は再成形された開口を含み得、この場合、コンタクト開口の改変されたアレイが、六角形、八角形、多角形、規則的／不規則的形状、円形又は実質的に円形形状、長円形又は実質的に長円形形状、又は楕円形状などの一つとして成形され得る。
【００３５】
図４Ｆに示されるコンタクトアレイ配置４００Ｆは、個々のコンタクト開口が、千鳥状のタイリングレイアウトで配置される矩形開口４３０として再形成されることを例示する。上述のように、そのような矩形開口（及び千鳥状）の方位は多くの方式で回転され得、その結果、異なる方位となる（例えば、水平方向又は垂直方向に整合される）。更なる実施形態において、そのような千鳥状アレイは、種々の形状の連続的コンタクトトレンチによっても囲まれ得、この場合、連続的コンタクトトレンチは、図４Ｄ及び４Ｅに示す配置に類似のアレイの周辺に沿って配置される。
【００３６】
更に別の実施形態において、コンタクト構造が、比較的少数のコンタクト開口として形成され得、こうしたコンタクト開口の各々は、例えば、円、長円、矩形、四角、多角形等の特定の幾何形状を有する連続的に延在する特徴として（例えば、連続的トレンチコンタクトとして）改変され得る。図４Ｇにおいて、例えば、コンタクト配置４００Ｇが、同心円形コンタクト４３８−１〜４３８−Ｎとして提供される複数の連続的に延在するコンタクト「開口」を含むように示され、最も内側のコンタクト開口４４２は開口のままである。幾つかの他の変形において、そのような最も内側のコンタクト開口４４２は総じて除去され得、それにより、複数の同心円において配置されるコンタクトが提供される。図４Ｈに示す関連する変形４００Ｈにおいて、複数の連続的コンタクトトレンチ４４４−１〜４４４−Ｍは一つの方位に延在され、その結果、複数の同心レーストラックを有する「レーストラック」コンタクト設計となる。明らかに、種々の他の幾何形状も本発明の範囲内に包含され得る。
【００３７】
図５は、本発明の或る例示の実施形態に従って、アクティブエリア部５０２の上に配置される誘電体層部５０４を介して形成されるコンタクト開口アレイの断面部の走査電子顕微鏡（ＳＥＭ）図５００の描出である。連続的コンタクトトレンチ５０６が、上述したトレンチ４３２又は４３４を例示し、連続的コンタクトトレンチ５０６は、コンタクト開口アレイの外側端部を表し得るコンタクト開口５０８−１〜５０８−Ｎのコラム／ローを囲む。
【００３８】
幾つかの例示の実装において、例えば、コンタクト開口サイズを０．４３μｍ×０．４３μｍから０．６２μｍ×０．６２μｍに変更することによって、本発明の改変されたコンタクトアレイ設計を有するウェハ分割に対して適用可能なＩＥＣ定格試験下で（例えば、ＩＥＣ６１０００−４−２に従った、レベル４ＥＳＤ保護下のコンタクト放電及び／又は空隙放電パラメータに関して）、ＥＳＤ性能における３ｋＶ改善が、正及び負電圧方向の両方において観察されてきている。本発明の或る実施形態に従って一層大きなコンタクト開口エリアを提供することが、デバイスの全体的なコンタクトエリアの増加となり、それによりコンタクト抵抗（ＣＲＥＳ）及びＲＣ遅延を低下させ、また、（例えば、過渡帯電放出能力に関する）過渡電流密度パラメータを改善することを理解すべきである。例えば、コンタクト開口サイズを０．４３μｍ×０．４３μｍから０．６２μｍ×０．６２μｍまで増大させることによって見られる３ｋＶ  ＥＳＤ保護改善の結果、過渡電流密度（すなわち、一層高速な過渡電流放電）の約２０％の増加となる。従来のコンタクトアレイを介する増加した電流フローが、損傷（例えば、コンタクト熱焼損）を生じさせ得る強い電解を、コーナー、端部等においてつくり得る一方で、本発明の拡大された開口は、こういった高電界を一層ロバストに管理及び補償し得、それにより、ＩＥＣ定格を有利に改善する。同様に、コンタクトアレイ形状及びレイアウト（例えば、面取り、延伸コンタクト、トレンチコンタクト、円形コンタクト等）における改変も、電場の「端部」影響を改良することによって、ＩＥＣ定格を改善する。
【００３９】
また、個々の開口を交換するための延伸コンタクト及びトレンチなどの改変が、一層高い空間効率を提供する一方で、種々のＢＥＯＬフローのコンタクト／プラグ層処理において用いられる最新式のＣＭＰ技術との互換性を保つ。コンタクト抵抗を低減すること、それゆえＲＣ遅延を低下させることによって、歩留まりに悪影響を及ぼすことなく一層高速なチップ動作速度を得ることもできる。また、当業者であれば、本願において開示されるコンタクトアレイ設計実施形態が、動的な高電流フロー、特にＩＥＣ過渡電流フローを有利に最大化し得、これにより高速及び高電力ＥＳＤデバイスの性能が向上されることを認識し得るであろう。
【００４０】
種々の実施形態を詳細に示し及び説明してきたが、特許請求の範囲は、如何なる特定の実施形態又は例にも限定されない。上記の詳細な説明の如何なるものも、如何なる特定の構成要素、要素、ステップ、行為、又は機能も特許請求の範囲内に含まれなければならないように不可欠なものであることを示唆するものとして読まれるべきでない。単数形の要素に対する参照は、明示的にそのように述べられない限り、「１つ及び１つのみ」を意味することを意図せず、「一つ又は複数」を意味する。当業者に既知である、上述の実施形態の要素に対する全ての構造的及び機能的等価物が、参照により本願に明確に組み込まれ、本願の特許請求の範囲に包含されることが意図される。従って、当業者であれば、本願において説明される例示の実施形態が、下記の添付の特許請求の範囲の精神及び範囲内で種々の改変及び変更と共になされ得ることを認識し得るであろう。
【図１Ａ】
2019520710.tif 000003
【図１Ｂ】
2019520710.tif 000004
【図２】
2019520710.tif 000005
【図３】
2019520710.tif 000006
【図４Ａ−１】
2019520710.tif 000007
【図４Ａ−２】
2019520710.tif 000008
【図４Ｂ】
2019520710.tif 000009
【図４Ｃ】
2019520710.tif 000010
【図４Ｄ】
2019520710.tif 000011
【図４Ｅ】
2019520710.tif 000012
【図４Ｆ】
2019520710.tif 000013
【図４Ｇ】
2019520710.tif 000014
【図４Ｈ】
2019520710.tif 000015
【図５】
2019520710.tif 000016
【手続補正書】
【提出日】令和1年6月5日(2019.6.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体製造方法であって、
選択プロセス技術に従って半導体基板に静電放電（ＥＳＤ）保護回路の一部としてアクティブエリアを形成することと、
前記アクティブエリアの上に誘電体層を形成することと、
前記アクティブエリアに重なるコンタクト開口を画定するために前記誘電体層をパターニングすることであって、前記コンタクト開口が、各々、前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記パターニングすることと、
前記アクティブエリアと前記誘電体層の上に堆積される金属層との間に導電性経路を提供するように前記コンタクト開口を充填するために金属組成物を堆積することと、
を含み、
前記コンタクト開口が、コンタクト層マスクを用いてアレイとして画定され、前記コンタクト層マスクが、前記アレイの周辺環形領域のコンタクト開口のサブセットのための開口サイズを有し、前記開口サイズが、前記選択プロセス技術において特定されるサイズより大きいが、前記選択プロセス技術に関連する限界寸法（ＣＤ）ルールとデザインルールチェック（ＤＲＣ）とに適合する、方法。
【請求項２】
請求項１に記載の半導体製造方法であって、
前記ＥＳＤ保護パラメータが、コンタクト放電パラメータと空隙放電パラメータと過渡電流密度パラメータとそれらの組み合わせとで構成されるグループから選択される電気的パラメータを含む、方法。
【請求項３】
請求項１に記載の半導体製造方法であって、
前記コンタクト開口を充填する前記金属組成物が、タングステンベースの組成物を含む、方法。
【請求項４】
半導体製造方法であって、
選択プロセス技術に従って半導体基板に静電放電（ＥＳＤ）保護回路の一部としてアクティブエリアを形成することと、
前記アクティブエリアの上に誘電体層を形成することと、
前記アクティブエリアに重なるコンタクト開口を画定するために前記誘電体層をパターニングすることであって、前記コンタクト開口が、各々、前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記パターニングすることと、
前記アクティブエリアと前記誘電体層の上に堆積される金属層との間に導電性経路を提供するように前記コンタクト開口を充填するために金属組成物を堆積することと、
を含み、
前記コンタクト開口が、前記アレイの各コンタクト開口のための開口サイズを有するコンタクト層マスクを用いてアレイとして画定され、前記開口サイズが、前記選択プロセス技術において特定されるサイズより大きいが、前記選択プロセス技術に関連する限界寸法（ＣＤ）ルールとデザインルールチェック（ＤＲＣ）とに適合する、方法。
【請求項５】
請求項１に記載の半導体製造方法であって、
前記アクティブエリアが、前記半導体基板に形成されるｎウェル領域又はｐウェル領域を含む、方法。
【請求項６】
集積回路であって、
選択プロセス技術に従って半導体基板に静電放電（ＥＳＤ）保護回路の一部として形成されるアクティブエリアと、
前記アクティブエリアの上の誘電体層と、
前記誘電体層上に配置される金属層と、
前記アクティブエリアと前記金属層との間に形成されるコンタクト構造であって、前記コンタクト構造が、前記誘電体層を介してパターニングされ、前記アクティブエリアと前記金属層との間に導電性経路を提供するために金属組成物で充填されるコンタクト開口を有し、前記コンタクト開口の各々が、前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記コンタクト構造と、
を含み、
前記コンタクト開口が、前記アレイの周辺環形領域のコンタクト開口のサブセットのための開口サイズを有するコンタクト層マスクを用いてアレイとして画定され、前記開口サイズが、前記選択プロセス技術において特定されるサイズより大きいが、前記選択プロセス技術に関連する限界寸法（ＣＤ）ルールとデザインルールチェック（ＤＲＣ）とに適合する、集積回路。
【請求項７】
請求項６に記載の集積回路であって、
前記ＥＳＤ保護パラメータが、コンタクト放電パラメータと空隙放電パラメータと過渡電流密度パラメータとそれらの組み合わせとで構成されるグループから選択される電気的パラメータを含む、集積回路。
【請求項８】
請求項６に記載の集積回路であって、
前記コンタクト開口を充填する前記金属組成物が、タングステンベースの組成物を含む、集積回路。
【請求項９】
集積回路であって、
選択プロセス技術に従って半導体基板に静電放電（ＥＳＤ）保護回路の一部として形成されるアクティブエリアと、
前記アクティブエリアの上の誘電体層と、
前記誘電体層上に配置される金属層と、
前記アクティブエリアと前記金属層との間に形成されるコンタクト構造であって、前記コンタクト構造が、前記誘電体層を介してパターニングされ、前記アクティブエリアと前記金属層との間に導電性経路を提供するために金属組成物で充填されるコンタクト開口を有し、前記コンタクト開口の各々が、前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記コンタクト構造と、
を含み、
前記コンタクト開口が、前記アレイの各コンタクト開口のための開口サイズを有するコンタクト層マスクを用いてアレイとして画定され、前記開口サイズが、前記選択プロセス技術において特定されるサイズより大きいが、前記選択プロセス技術に関連する限界寸法（ＣＤ）ルールとデザインルールチェック（ＤＲＣ）とに適合する、集積回路。
【請求項１０】
請求項６に記載の集積回路であって、
前記アクティブエリアが、前記半導体基板に形成されるｎウェル領域又はｐウェル領域を含む、集積回路。
【請求項１１】
半導体デバイスの製造方法であって、
選択プロセス技術に従って半導体基板に静電放電（ＥＳＤ）保護回路の一部として活性領域を形成することと、
前記活性領域の上に誘電体層を形成することと、
前記活性領域に重なるコンタクト開口を画定するように前記誘電体層をパターニングすることであって、前記コンタクト開口の各々が前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記パターニングすることと、
前記活性領域と前記誘電体層の上に堆積される金属層との間に電気的導電性経路を提供するために前記コンタクト開口を充填するように金属組成物を堆積することと、
を含み、
前記コンタクト開口がコンタクト層マスクを用いてアレイとして画定され、各コンタクト開口が矩形形状を有して千鳥状アレイに配置される、方法。
【請求項１２】
半導体デバイスの製造方法であって、
選択プロセス技術に従って半導体基板に静電放電（ＥＳＤ）保護回路の一部として活性領域を形成することと、
前記活性領域の上に誘電体層を形成することと、
前記活性領域に重なるコンタクト開口を定義するように前記誘電体層をパターニングすることであって、前記コンタクト開口の各々が前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記パターニングすることと、
前記活性領域と前記誘電体層の上に堆積される金属層との間に電気的導電性経路を提供するために前記コンタクト開口を充填するように金属組成物を堆積することと、
を含み、
前記コンタクト開口が、コンタクト層マスクを用いてアレイとして定義され、前記アレイが、如何なるコンタクト開口も持っていない少なくともコーナーを有し、各コンタクト開口が、前記選択プロセス技術において特定されるサイズより大きいが、前記選択プロセス技術に関連する限界寸法（ＣＤ）ルールとデザインルールチェック（ＤＲＣ）とに適合する開口サイズを有し、
前記コンタクト開口のアレイが、前記アレイの周辺に沿って位置する連続的トレンチコンタクト開口により囲まれる、方法。
【請求項１３】
請求項１２に記載の方法であって、
前記コンタクト開口のアレイが、多角形状と円形状と楕円形状とからなるグループから選択される形状を有する、方法。
【請求項１４】
半導体デバイスの製造方法であって、
選択プロセス技術に従って半導体基板に静電放電（ＥＳＤ）保護回路の一部として活性領域を形成することと、
前記活性領域の上に誘電体層を形成することと、
前記活性領域に重なるコンタクト開口を定義するように前記誘電体層をパターニングすることであって、前記コンタクト開口の各々が前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記パターニングすることと、
前記活性領域と前記誘電体層の上に堆積される金属層との間に電気的導電性経路を提供するために前記コンタクト開口を充填するように金属組成物を堆積することと、
を含み、
前記コンタクト開口が複数の同心円として配置される連続的トレンチコンタクト開口として画定される、集積回路。
【請求項１５】
半導体デバイスの製造方法であって、
選択プロセス技術に従って半導体基板に静電放電（ＥＳＤ）保護回路の一部として活性領域を形成することと、
前記活性領域の上に誘電体層を形成することと、
前記活性領域に重なるコンタクト開口を定義するように前記誘電体層をパターニングすることであって、前記コンタクト開口の各々が前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記パターニングすることと、
前記活性領域と前記誘電体層の上に堆積される金属層との間に電気的導電性経路を提供するために前記コンタクト開口を充填するように金属組成物を堆積することと、
を含み、
前記コンタクト開口が複数の同心レーストラックに配置される連続的トレンチコンタクト開口として画定される、方法。
【請求項１６】
集積回路であって、
選択プロセス技術に従って半導体基板に静電放電（ＥＳＤ）保護回路の一部として形成される活性領域と、
前記活性領域の上の誘電体層と、
前記誘電体層上に配置される金属層と、
前記活性領域と前記金属層との間に形成されるコンタクト構造であって、前記誘電体層を介してパターニングされ、前記活性領域と前記金属層との間に電気的導電性経路を提供するために金属組成物が充填されるコンタクト開口を有し、前記コンタクト開口の各々が前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記コンタクト構造と、
を含み、
前記コンタクト開口がコンタクト層マスクを用いてアレイとして画定され、各コンタクト開口が矩形形状を有して千鳥状アレイに配置される、集積回路。
【請求項１７】
集積回路であって、
選択プロセス技術に従って半導体基板に静電放電（ＥＳＤ）保護回路の一部として形成される活性領域と、
前記活性領域の上の誘電体層と、
前記誘電体層上に配置される金属層と、
前記活性領域と前記金属層との間に形成されるコンタクト構造であって、前記誘電体層を介してパターニングされ、前記活性領域と前記金属層との間に電気的導電性経路を提供するために金属組成物が充填されるコンタクト開口を有し、前記コンタクト開口の各々が前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記コンタクト構造と、
を含み、
前記コンタクト開口が、コンタクト層マスクを用いてアレイとして画定され、前記アレイが、如何なるコンタクト開口も持っていない少なくともコーナーを有し、各コンタクト開口が、前記選択プロセス技術において特定されるサイズより大きいが、前記選択プロセス技術に関連する限界寸法（ＣＤ）ルールとデザインルールチェック（ＤＲＣ）とに適合する開口サイズを有し、
前記コンタクト開口のアレイが、前記アレイの周辺に沿って位置する連続的トレンチコンタクト開口により囲まれる、集積回路。
【請求項１８】
請求項１７に記載の集積回路であって、
前記コンタクト開口のアレイが、多角形状と円形状と楕円形状とからなるグループから選択される形状を有する、集積回路。
【請求項１９】
集積回路であって、
選択プロセス技術に従って半導体基板に静電放電（ＥＳＤ）保護回路の一部として形成される活性領域と、
前記活性領域の上の誘電体層と、
前記誘電体層上に配置される金属層と、
前記活性領域と前記金属層との間に形成されるコンタクト構造であって、前記誘電体層を介してパターニングされ、前記活性領域と前記金属層との間に電気的導電性経路を提供するために金属組成物が充填されるコンタクト開口を有し、前記コンタクト開口の各々が前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記コンタクト構造と、
を含み、
前記コンタクト開口が複数の同心円に配置される連続的トレンチコンタクト開口として画定される、集積回路。
【請求項２０】
集積回路であって、
選択プロセス技術に従って半導体基板に静電放電（ＥＳＤ）保護回路の一部として形成される活性領域と、
前記活性領域の上の誘電体層と、
前記誘電体層上に配置される金属層と、
前記活性領域と前記金属層との間に形成されるコンタクト構造であって、前記誘電体層を介してパターニングされ、前記活性領域と前記金属層との間に電気的導電性経路を提供するために金属組成物が充填されるコンタクト開口を有し、前記コンタクト開口の各々が前記ＥＳＤ保護回路のＥＳＤ保護パラメータに基づくサイズを有する、前記コンタクト構造と、
を含み、
前記コンタクト開口が複数の同心レーストラックに配置される連続的トレンチコンタクト開口として画定される、集積回路。
【国際調査報告】
2019520710.tif 000017
2019520710.tif 000018