(57)【要約】  半導体デバイスを製作する方法であって、基板の上に設けられたマスクを通して第１のＩＩＩ族窒化物材料の複数の半導体シードを形成するステップと、第２のＩＩＩ族窒化物半導体材料をシード上で成長させるステップと、複数の離散的なベース要素から密着構造を形成するために成長させた第２の半導体材料を平坦化するステップであって、密着構造は、実質的に平坦な上部表面を有する、ステップとを含む方法。
2019515860.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスを製作する方法であって、
基板の上に設けられたマスクを通して第１のＩＩＩ族窒化物材料の複数の半導体シードを形成するステップと、
第２のＩＩＩ族窒化物半導体材料を前記シード上で成長させるステップと、
前記複数の離散的なベース要素から密着構造を形成するために前記成長させた第２の半導体材料を平坦化するステップであって、前記密着構造は、実質的に平坦な上部表面を有する、ステップと
を含む方法。
【請求項２】
平坦化する前記ステップは、前記平坦な上部表面を形成するために加熱下で前記成長させた第２の半導体材料のＩＩＩ族原子の原子分配を実施するステップを含む、請求項１に記載の方法。
【請求項３】
平坦化する前記ステップは、ＩＩＩ族原子の追加を絞りながら、高流量のＮ分子と共に実施される、請求項２に記載の方法。
【請求項４】
平坦化する前記ステップは、ＩＩＩ族原子の追加の供給なしに実施される、請求項３に記載の方法。
【請求項５】
前記第２のＩＩＩ族窒化物半導体材料は、前記第１の材料と同じであり、成長させる前記ステップは、ナノワイヤを成長させるステップを含む、請求項１〜４のいずれか１項に記載の方法。
【請求項６】
各ナノワイヤ上に半導体体積要素を形成するステップを含む、請求項１〜５のいずれか１項に記載の方法。
【請求項７】
第２のＩＩＩ族窒化物半導体材料を成長させる前記ステップは、各シード上で半導体体積要素を形成するステップを含む、請求項５に記載の方法。
【請求項８】
前記第１のＩＩＩ族窒化物材料はＧａＮまたはＩｎＧａＮであり、前記第２のＩＩＩ族窒化物材料はＧａＮ、ＩｎＧａＮ、またはＡｌＧａＮである、請求項１〜７のいずれか１項に記載の方法。
【請求項９】
前記密着構造内または前記密着構造上にデバイスを形成するステップを含む、請求項１〜８のいずれか１項に記載の方法。
【請求項１０】
ＣＶＤ装置またはＶＰＥ装置内で実施され、成長させる前記ステップおよび平坦化する前記ステップは、前記装置から前記デバイスを途中で除去することなしに実施されることを特徴とする、請求項１〜９のいずれか１項に記載の方法。
【請求項１１】
前記マスクは、基板表面の上に異種パターンで設けられた複数の開口を備え、第１の隣り合う開口間の第１の間隔と第２の隣り合う開口間の第２のより大きい間隔とがあり、平坦化することは、前記第１の隣り合う開口から成長させた半導体材料を併合し、前記密着構造を形成するステップを含む、請求項１〜１０のいずれかに記載の方法。
【請求項１２】
基板表面を有する基板と、
前記基板表面上に設けられ、前記基板表面の上に順序付けられて設けられた複数の開口を備えるマスクと、
基板マスク内で前記複数の開口の上に延びるＩＩＩ族窒化物材料の密着構造であって、共通のｃ平面表面を有する密着構造と
を備える半導体デバイス。
【請求項１３】
前記開口から延びる複数のＩＩＩ族窒化物半導体シードまたはナノワイヤを備え、前記密着構造は、併合された個々の半導体構造が前記シードまたはナノワイヤをカプセル封じすることによって形成される、請求項１２に記載の半導体デバイス。
【請求項１４】
前記密着構造は、隣り合う開口間に所定の間隔を有する一連の開口の上にＩＩＩ族窒化物材料の平坦なビアを形成する、請求項１２に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＩ族窒化物半導体基板、およびそのような基板上で平坦な表面を形成するための方法に関する。より詳細には、本発明は、電子構成部品または光学構成部品を担持するためのテンプレートとして働くのに適したｃ方位の、完全に緩和された、転位のないＩＩＩ族窒化物材料の平坦な表面を形成するための設計およびプロセスに関する。
【背景技術】
【０００２】
半導体ウェハは、典型的には、液相エピタキシ、大抵は１９１６年にジャン・チョクラルスキーによってすでに発明されていたチョクラルスキー法によって作製される。チョクラルスキープロセスでは、高温の液体メルトから単結晶シードをゆっくり引き上げることによって、液体状態材料の、固体状態結晶への熱的な誘起析出が実現される。
【０００３】
エピタキシャル成長は、連続的な結晶化を進めるために、熱平衡からのある逸脱を必要とするが、ＬＰＥは熱平衡の境界において実施され、主な成功要因は、液体と固体状態結晶の密度が同様であることであり、ソース材料が非結晶相で比較的希薄である気相エピタキシに影響を及ぼす拡散限界を解消し、結晶成長を開始するために溶融温度からの最小限の逸脱を可能にする。系の温度が均一であり、系が平衡にあるとき、原子的な固着率（析出率）は、原子的な解離率に等しい。上記の「完璧な結晶」成長条件は、結晶格子サイトにおける吸着原子の組み込みが、格子間原子および空孔の位置における吸着原子の組み込みより十分に高い自由エネルギーの減少をもたらすとき確立される［Ｈａｎｄｂｏｏｋ  ｏｆ  ｃｒｙｓｔａｌ  ｇｒｏｗｔｈ  ＩＡ、第２章および第８章参照］。対照的に、金属有機気相エピタキシ（ＭＯＶＰＥまたはＭＯＣＶＤ）など熱平衡から離れた成長法では、エピタキシャル成長は、結晶表面へのソース材料の拡散によって大きく制限および支配され、完璧な格子サイトと格子間サイトとの原子組み込みのエネルギー差および空孔の創出は、わずかである。
【０００４】
チョクラルスキープロセスは、半導体産業によって使用される半導体ウェハの作製に主に使用される方法であり、液体／個体相転移による結晶成長、すなわち液相エピタキシ（ＬＰＥ）は、Ｓｉ、Ｇｅ、ＧａＡｓ、ＧａＰ、またはＩｎＰ半導体のいずれにせよ、高い完成度の大径半導体結晶ウェハの作製方法として、依然として唯一の確立された方法である［Ｈａｎｄｂｏｏｋ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  ＩＩＡ、第２章］。不純物、空孔、および結晶転位など結晶欠陥は、極めて低い濃度でさえ、半導体の電気特性および光学特性を損なう。１００年の間、半導体材料の基本的な作製においてはほとんど変化がなく、ジャン・チョクラルスキーを「半導体技術の父」と呼ぶことは、今日も当時と同様に有効である。
【０００５】
ＧａＮ、ＡｌＮ、ＩｎＮを含む２成分のＩＩＩ−Ｖ族半導体、ならびにそれらの３成分および４成分合金のグループは、通常簡単に「窒化物」と称される。これらの窒化物は、それらの特性の範囲および潜在的な使用において独特である。理論特性だけに基づけば、窒化物は、高出力の無線周波数のための最も効率的な半導体代替品、ならびに真のＲＧＢ白色光ソースおよび短波長ＬＥＤおよびバイオレットからＵＶまでのレーザのための唯一の実用可能な代替品を構成する。しかし、これらは、ウェハを生産するためにＬＰＥが使用されない唯一の一般的に使用される半導体である点でも独特である。その代わりに、これらは、通常、ＳｉＣ、サファイア、およびＳｉウェハなど他の結晶基板上でミスマッチの成長によって作製される。ミスマッチの結晶成長は、高い密度の結晶転位を生成するので、これは残念なことである。
【０００６】
高い完成度の半導体窒化物を製作するための主な課題は、熱平衡に近いエピタキシャル条件を確立することができないことである。これは、液体ＧａＮを創出し収容することが不可能であることに原因がある。ＧａＮの融点が高いことは知られていたが、６ギガパスカル（ＧＰａ）および２７００℃の温度でというＧａＮ一致溶融を形成するために必要とされる条件が研究によって示されたのはつい最近であった［Ｕｔｓｕｍｉら、Ｎａｔｕｒｅ  Ｍａｔｅｒｉａｌｓ，２，２３５、２００３年］。
【０００７】
アモノサーマル成長、溶液ベースの成長、およびＨＶＰＥなど、バルクＧａＮを作製するための代替方法が開発されており、それぞれがそれ自体の利点を有する［Ｔｅｃｈｎｏｌｏｇｙ  ｏｆ  ＧａＮ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ、Ｅｈｒｅｎｔｒａｕｔ、ＭｅｉｓｓｎｅｒおよびＢｏｃｋｏｗｓｋｉ、Ｓｐｒｉｎｇｅｒ、２０１０年］。これらはすべて共に、極めて困難なシステムに対して大きな前進をもたらしているが、これらはすべてトランスポート機構に依拠しており、液相と固相の同様の密度が成長サイトにおいて成長種に直ちにアクセスすることを確実にし、拡散によって制限されない純粋な液体−固体系の、先に論じた理想的な平衡条件には及ばない。最近、転位密度が１０Ｅ５ｃｍ−２未満の市販の小サイズのバルクＧａＮがあるが、非常に高い価格レベルにあり、数量が限られている。
【０００８】
窒化物デバイス層のエピタキシャル成長は、一般にＭＯＣＶＤによって実施される。現代のＭＯＣＶＤ反応炉は、１回のランで複数の８インチウェハを収容することができ、ＧａＮ／ＩｎＧａＮ青色ＬＥＤを通じてＬＥＤ市場を、またＡｌＧａＮ／ＧａＮ  ＨＥＭＴ構造を通じて電力およびＲＦエレクトロニクスのいくつかのニッチを支えている。最も難解なものを除くすべての応用例において、ベースＧａＮ層およびデバイス層を、単一のＭＯＣＶＤシーケンスで、異種基板であるＳｉＣ、サファイア、またはＳｉ上で成長させる。これらの基板は、すべて結晶構造および格子サイズがＧａＮとは異なっており、不可避の結果としてデバイス層を貫通する不整合によって誘発される格子転位が導入される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国２０１５／００１４６３１公開公報
【非特許文献】
【００１０】
【非特許文献１】Ｕｔｓｕｍｉら、Ｎａｔｕｒｅ  Ｍａｔｅｒｉａｌｓ，２，２３５、２００３年
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ＨＥＭＴ（高電子移動度トランジスタ）またはＨＦＥＴ（ヘテロ接合電界効果トランジスタ）構造など様々なタイプの電子デバイスについては、窒化ガリウム（ＧａＮ）材料などＩＩＩ族窒化物材料は、たとえば電子移動度（速度、効率）および高電圧能力に関して両Ｓｉベースの材料より優れた特性を有する。しかし、ＧａＮ技術は、一般にＳｉ技術より高いコストを必要とし、たとえばＳｉＣ技術に比べて材料品質および電圧信頼性がしばしば劣る。これは、市販可能なコストレベルで十分な生産レベルのＧａＮネイティブ基板を作製することができないことにより余儀なくされている異種基板の使用、および代替基板材料にはＩＩＩ族窒化物の成長に適合する特性がないことによる。したがって、ＧａＮエレクトロニクス技術の主たる制限は、結局、材料結晶転位とウェハ生産コストということになり、ＳｉＣなど異種基板上での成長に起因する転位を最小限に抑えることに関する。
【００１２】
これらの問題に対する様々な解決策が、本発明者らの１人によって、ＵＳ２０１５／００１４６３１として公開されている米国特許出願第１４／３７８，０６３号において提案されており、この内容は、その全体を参照により本明細書に組み込む。この出願には、半導体デバイスを製作するための方法が記載されており、基板の上に位置する絶縁性成長マスクを通して複数の半導体ナノワイヤを基板の上に形成するステップと、各ナノワイヤ上に半導体体積要素を形成するステップと、実質的に平坦な上部表面を有する複数の離散的なＩＩＩ族窒化物半導体メサを形成するように各体積要素を平坦化するステップと、その複数のベース要素のそれぞれにおいてデバイスを形成するステップとを含む。各メサは、実質的に平坦なｃ平面｛０００１｝上部表面を有する。また、デバイスは、各半導体メサの上に位置する少なくとも１つの電極を含んでもよい。成長させたＩＩＩ族窒化物要素を平坦化するためのプロセスは、基板に平行な広いｃ平面を形成するために、エッチングまたは研磨によって、体積成長で得られたピラミッド型構造のインサイチュエッチバックを含むことが提案されている。
【課題を解決するための手段】
【００１３】
本発明の範囲内の様々な実施形態が特許請求の範囲に定義されている。本発明の他の目的、利点、および新規の特徴は、添付の図面および特許請求の範囲と併せて考察すれば、本発明の以下の詳細な説明から明らかになろう。
【００１４】
一態様によれば、本発明は、半導体デバイスを製作する方法であって、
基板の上に設けられたマスクを通して第１のＩＩＩ族窒化物材料の複数の半導体シードを形成するステップと、
第２のＩＩＩ族窒化物半導体材料をシード上で成長させるステップと、
複数の離散的なベース要素から密着構造を形成するために成長させた第２の半導体材料を平坦化するステップであって、密着構造は、実質的に平坦な上部表面を有する、ステップとを含む方法に関する。
【００１５】
一実施形態では、平坦化するステップは、平坦な上部表面を形成するために加熱下で成長させた第２の半導体材料のＩＩＩ族原子の原子分配を実施するステップを含む。
【００１６】
一実施形態では、平坦化するステップは、ＩＩＩ族原子の追加を絞りながら、高流量のＮ分子と共に実施される。一実施形態では、平坦化するステップは、ＩＩＩ族原子の追加の供給なしに実施される。
【００１７】
一実施形態では、第２のＩＩＩ族窒化物半導体材料は、第１の材料と同じであり、成長させるステップは、ナノワイヤを成長させるステップを含む。一実施形態では、この方法は、各ナノワイヤ上に半導体体積要素を形成するステップを含む。
【００１８】
一実施形態では、第２のＩＩＩ族窒化物半導体材料を成長させるステップは、各シード上で半導体体積要素を形成するステップを含む。
【００１９】
一実施形態では、第１のＩＩＩ族窒化物材料はＧａＮまたはＩｎＧａＮであり、第２のＩＩＩ族窒化物材料はＧａＮ、ＩｎＧａＮ、またはＡｌＧａＮである。
【００２０】
一実施形態では、この方法は、密着構造内または密着構造上にデバイスを形成するステップを含む。
【００２１】
一実施形態では、この方法は、ＣＶＤ装置またはＶＰＥ装置内で実施され、成長させるステップおよび平坦化するステップは、装置からデバイスを途中で除去することなしに実施されることを特徴とする。
【００２２】
一実施形態では、マスクは、基板表面の上に異種パターンで設けられた複数の開口を備え、第１の隣り合う開口間の第１の間隔と第２の隣り合う開口間の第２のより大きい間隔とがあり、平坦化することは、第１の隣り合う開口から成長させた半導体材料を併合し、密着構造を形成するステップを含む。
【００２３】
第２の態様によれば、本発明は、
基板表面を有する基板と、
基板表面上に設けられ、基板表面の上に順序付けられて設けられた複数の開口を備えるマスクと、
基板マスク内で複数の開口の上に延びるＩＩＩ族窒化物材料の密着構造であって、共通のｃ平面表面を有する密着構造とを備える半導体デバイスに関する。
【００２４】
一実施形態では、半導体デバイスが、開口から延びる複数のＩＩＩ族窒化物半導体シードまたはナノワイヤを備え、密着構造は、併合された個々の半導体構造がシードまたはナノワイヤをカプセル封じすることによって形成される。
【００２５】
一実施形態では、密着構造は、隣り合う開口間に所定の間隔を有する一連の開口の上にＩＩＩ族窒化物材料の平坦なビアを形成する。
【００２６】
次に、本発明の好ましい実施形態について、添付の図面を参照して述べる。
【図面の簡単な説明】
【００２７】
【図１】異なる実施形態による様々なデバイスおよびＩＩＩ族窒化物半導体デバイスのための作成プロセスのステップを示す概略図である。
【図２Ａ−２Ｂ】作成時のＧａＮデバイスの異なる段階の実施形態の図である。
【図３Ａ−３Ｃ】作成時のＩｎＧａＮデバイスの異なる段階の実施形態の図である。
【図４】ＩｎＧａＮベースの発光構成部品の作成プロセスのプロセスステップを示す概略図である。
【図５】さらなるエピタキシャル層が上部に構築されたｌＧａＮデバイスの側面図である。
【図６Ａ−６Ｃ】離散的なＧａＮナノワイヤ成長から準備される合体されたＧａＮ平坦膜の形成の図である。
【図６Ｄ−６Ｅ】合体されたＧａＮ膜上でその後成長させるＧａＮ膜層の図である。
【図７Ａ−７Ｃ】複数の別々の体積成長を併合することによって得られる合体された平坦構造の例の図である。
【図８Ａ】合体されたＩｎＧａＮ層の一例の図である。
【図８Ｂ】３つの別々の成長のグループから形成される合体されたＩｎＧａＮ構造の一例の図である。
【図９Ａ−９Ｃ】様々なＧａ−Ｎ２成分相図の図である。
【発明を実施するための形態】
【００２８】
本発明のいくつかの実施形態は、ＩＩＩ族窒化物半導体デバイスを製作する方法に関する。このＩＩＩ族窒化物材料は、たとえば、ＧａＮ、ＩｎＧａＮ（インジウム窒化ガリウム）、またはＡｌＧａＮ（アルミニウム窒化ガリウム）であってよい。この方法は、基板の上に複数の半導体シードを形成するステップを含むことができる。基板は、ＩＩＩ族窒化物シードまたはナノワイヤを成長させるのに適した任意の材料、たとえばＧａＮ、シリコン、ＳｉＣ、サファイア、またはＡｌＮウェハとすることができ、任意選択でシリコン基板上のＧａＮバッファ層など１つまたは複数のバッファ層を含んでもよい。ＧａＮウェハおよびアレイを同種作製するためには、基板材料がプロセスに提供する基本原子情報は、すべてのシードおよびＧａＮの選択的核生成のための競合表面に対する均一な結晶方位である。そのような表面は、グラフェン、ＡＬＤによって作製された酸化物、およびＬＰＣＶＤによって作製されたＡｌＮなど薄膜を通じて提供され得る。様々な実施形態では、シードは、連続的にナノワイヤに成長させる。様々な実施形態では、半導体体積要素は、各シードまたはナノワイヤ上で成長させる。平坦化するステップでは、実質的に平坦な上部表面を有する複数の離散的なテンプレートまたはベース要素が形成される。平坦化後、ｃ平面表面修復成長のステップを実施してもよい。後続のステップは、電子構成部品などデバイスを、複数のベース要素の各要素内または各要素上に形成するステップを含んでもよい。
【００２９】
論じるように、平坦化するステップは、最も適切には改質ステップとも呼ばれる。本明細書で論じられる改質ステップに見られる大規模な同質性は、使用される転位のない結晶テンプレートの同種の結晶構造によって可能にされるというのが、本発明者らの理解である。従来、転位のない結晶テンプレートのそのようなアレイを提供するための唯一の知られている方法は、選択的ＮＷ成長を通じたものである。さらに、基礎レベルでは、アレイの転位のない性質は、マスク内の開口の開口寸法と特定のエピタキシャル成長条件の組み合わせに依存すると理解されている。ＮＷ成長条件は、特効薬ではなく、そのような転位のない結晶を提供することが示されている。転位のない結晶の生成は、ＮＷ成長ステップの重要なタスクであるので、本願では、そのような結晶テンプレートをもたらすエピタキシャル条件をＮＷ条件と考える。
【００３０】
次に、異なる実施形態について、図面を参照して論じる。デバイスおよび方法のいくつかの例を参照するが、実際的な実施形態の材料およびプロセスパラメータが与えられることに留意されたい。したがって、これは、いくつかのステップまたは特徴が異なる特性または技術のものとなり得ることを意味せず、それらは、本明細書で提案されている解決策の広い範囲から逸脱することなしに、特許請求の範囲内に入る。さらに、たとえばＩＩＩ族窒化物材料におけるナノワイヤ成長に関するより多くの詳細が、たとえば上記で参照されている従来の出願において当業者に使用可能である。
【００３１】
図１は、ＩＩＩ族窒化物半導体デバイスを作成する方法ステップを概略的に示す。ステップａ）では、たとえばサファイアのベース基板１０１が提供される。ステップｂ）では、たとえばＧａＮの１つまたは複数の層１０２がベース基板１０１上に形成される。層１０１と層１０２は共に基板を形成する。ステップｃ）では、たとえばＳｉＮｘのマスク層１０３が基板の上部に形成されてもよい。後続のステップｄ）では、たとえばＥＢＬ（電子ビームリソグラフィ）により、マスク層１０３内に穴１０４が設けられる。これらの穴は、たとえば５０〜１５０ｎｍまたは６０〜１００ｎｍの直径を有する非常に狭いものであってもよい。これらの穴１０４間のピッチは、たとえば２００〜２０００ｎｍ程度であってもよく、とりわけ基板上に生み出されることになるテンプレート上に形成されることになる電子デバイスに応じて選択され、またＩＩＩ族窒化物の材料にも依存し得る。ステップｅ）では、第１のＩＩＩ族窒化物材料の成長が実施され、少なくとも開始される。ステップｅ）は、穴１０４から突出する実質的にピラミッドのシード１０５の形態にある初期の成長を示す。述べるように必ずしもすべての実施形態に含まれることを必要としない後続のステップｆ）では、たとえば窒素ソースの流れおよび金属−有機ソースの流れが存在する、ナノワイヤ成長ステップにおけるＣＶＤまたはＶＰＥによって、シード１０５のＩＩＩ族窒化物材料の継続的な成長により、シード１０５をナノワイヤ１０６に成長させ、ステップｆ）のようにナノワイヤの成長を含む実施形態では、ｄ）からｆ）のプロセスは、典型的には連続的である。
【００３２】
一実施形態では、シード１０５およびその後成長させるナノワイヤ１０６は、ＧａＮを含む。基板表面の非常に小さい部分を表す穴１０４からの成長により、基板ＩＩＩ族窒化物１０２内の転位の大部分が除去される。さらに、穴１０４の縁部に近い転位は、成長させたナノワイヤ１０６の一方の側に向かって曲がる傾向がある。このようにしてＧａＮのナノワイヤが、通常６つの均等かつ平滑なｍ平面ファセットを有する６角形に成長し、転位は、ＳｉＮｘマスクに向かって終端することがわかる。この結果が、完全に、または実質的に転位のないＧａＮのシード１０５またはナノワイヤ１０６であり、たとえばシード１０５またはナノワイヤ１０６の少なくとも９０％または少なくとも９９％が転位なしである。
【００３３】
本明細書で論じられている窒化物半導体ナノワイヤ１０６は、この文脈では、５０〜１００ｎｍなど１ミクロン未満の直径、および最大数μｍの長さを有する本質的に棒状の構造として定義される。本発明の１つの非限定的な実施形態に従って窒化物半導体ナノワイヤを成長させる方法は、ＣＶＤベースの選択的エリア成長技法を使用する。ナノワイヤ成長ステップ中、窒素ソースおよび金属−有機ソースが存在し、少なくとも窒素ソースの流量は、ナノワイヤ成長ステップ中、連続的である。ナノワイヤ成長に使用されるＶ／ＩＩＩ比は、参照されている先行する米国出願にも概説されているように、窒化物ベースの半導体の成長に一般的に関連するＶ／ＩＩＩ比より著しく低い。
【００３４】
ＧａＮの一実施形態の場合、図１のｇ）による処理が続いてもよい。ここでは、ＧａＮ体積要素１０７を各ナノワイヤ１０６上で成長させる。ナノワイヤ１０６上で体積要素１０７を形成するこのステップは、窒素ソースの流れおよび金属−有機ソースの流れが存在する、体積要素成長ステップにおけるＣＶＤまたはＶＰＥによって実施してもよい。好ましくは、体積要素１０７成長ステップ中のＶ／ＩＩＩモル比は、ナノワイヤ成長ステップ中のＶ／ＩＩＩモル比より高い。体積要素１０７は、各ＧａＮナノワイヤ周りに形成される離散的な絶縁性または半絶縁性ＧａＮピラミッドを構成するように成長する。
【００３５】
代替実施形態では、図１のステップｇ）による処理は、ステップｅ）とステップｇ）の間で図面内の縦矢印によって示されているように、ナノワイヤ１０６を完全に成長させることなしに、ｅ）のシード段階から実施してもよい。また、シード１０５上にＧａＮ体積要素１０７を成長させるこのステップは、窒素ソースの流れおよび金属−有機ソースの流れが存在する、体積要素成長ステップにおけるＣＶＤまたはＶＰＥによって実施してもよい。好ましくは、体積要素１０７成長ステップ中のＶ／ＩＩＩモル比は、シード成長ステップ中のＶ／ＩＩＩモル比より高い。体積要素１０７は、各ＧａＮシード１０５周りに形成される離散的な絶縁性または半絶縁性ＧａＮピラミッドを構成するように成長する。体積成長に関するさらなる詳細は、たとえば参照されている、本発明者による米国出願から得ることもできる。
【００３６】
このプロセスは、平坦化するステップをも含む。これは、図１に示されているように、ナノワイヤ成長ステップｆ）の後、あるいは体積要素１０７成長ステップｇ）の後に実施してもよい。
【００３７】
ナノワイヤ１０６のＧａＮ成長、また潜在的にはＧａＮ体積要素１０７も平坦化にかけられ、ｈ）に示されているように平らなｃ平面メサを得る一実施形態では、本発明者らは、慎重にプロセスパラメータを選択することによって、ＧａＮの脱着なしに、または少なくともＧａＮの著しい脱着なしに平坦化を実施することができるという驚くべき効果を発見した。代わりに、そのような実施形態では、平坦化は、ナノ構造、すなわちｆ）からｈ）へ平坦化するときナノワイヤ１０６、またはｇ）からｈ）へ平坦化するとき体積要素１０７の制御された原子再分配によって得られる。そのようなステップは、高流量さらには非常に高流量の窒素含有材料、典型的にはＮＨ３を提供し、一方、Ｇａソース材料の追加の流れの供給を絞る、または好ましくは完全になくすことによって実施することができる。換言すれば、新しいＧａ原子が供給されない、または実質的に供給されない。一実施形態では、ＮＨ３の流れは、５〜２０ｓｌｍ程度、実施形態によっては９〜１０ｓｌｍ内であってよく、一方、Ｇａソースは、完全に遮断される。プロセス温度は、前の体積成長ステップで保持されたまま維持されても、たとえばＧａＮについて１０００〜１２００℃の範囲内（この範囲は、ＩｎＧａＮ成長のためには７００まで下げ、ＡｌＧａＮ成長のためには１５００まで上げる）に高められてもよい。本発明者らは、適切なプロセス条件を選択することによって、Ｇａ原子は、実際にＧａＮ結晶表面を完全に脱着し離れることなしに、それらの結晶結合を破断し得ることを研究結果が示していることを見出した。その代わりに、単一のＧａ原子同士は、化学結合が破断した場合でさえ、依然として物理的に付着していることができ、本明細書では物理吸着と称する。そのような物理吸着したＧａ原子は、ＧａＮデバイスの表面上を移動し、別の平面で再付着することができる。より具体的には、例示されているものなど正しい条件が与えられると、下にある垂直のｍ平面および平坦な上部ｃ平面が増大するように、傾斜するｓ平面に対して法線方向に体積成長１０７の錐体が成長し得る。温度が最適に高められている間、高いＮＨ３流量または背圧を提供することによって、物理吸着したＧａ原子の十分な移動度が得られ、一方、余分な解離が回避され、その結果、記載の原子再分配を得ることができる。平坦化するステップでのプロセス温度は、液体ＧａがＧａＮデバイスの表面上で液滴を形成し得る３相系を回避するために、ある上限未満で依然として保つべきであることが好ましい。
【００３８】
例示的なテスト結果が図２に示されており、図２Ａは、体積成長１０７によって生み出される実質的に錐体形状またはピラミッドのＧａＮデバイスを示す。図２Ｂは、記載のように原子再分配によって平坦化にかけられたときの図２Ａのデバイスの変形を示す。明らかに、ｍ平面およびｃ平面が増大しており、一方、ｓ平面が減少している。その結果、とりわけ拡大されたｃ平面が得られており、たとえばエピタキシャル層を提供するために、または他にコンタクトなどを提供するために使用可能である。さらに、マスク成長によって得られるようなＧａＮ表面内の転位の度合いの低減さらには解消が維持されている。換言すれば、単位表面積当たりの転位の平均量は、層１０２などエピタキシャル成長させた連続的なＧａＮ表面に比べて、実質的に低く、理想的にはゼロである。さらに、平坦化するステップにおけるｃ平面の増大は、ナノワイヤおよび潜在的な体積成長の後、装置から基板を除去することなしに、またエッチャントなど他の材料を必要とすることなしに、インサイチュで得ることができる。このようにして、プロセス速度および信頼性を改善することができる。また、テスト結果は、一実施形態において、原子再構築は、移動する物理吸着したＧａ原子がｃ平面ではなくｍ平面に付着するような状況下で実施され得ることを示している。そのような実施形態では、結晶再構築の結果は、純粋なエッチングまたは研磨プロセスの場合よりｃ平面が広くなり、これは構成部品の構成に使用可能であるという効果を含む。
【００３９】
一実施形態では、提案されているプロセスは、ＩｎＧａＮデバイスに適用される。そのようなプロセスでは、ステップａ）からステップｄ）も含まれる。一変形形態では、基板層１０２は、ＩｎＧａＮ層を含んでもよく、ＩｎＧａＮ層上で、ＩｎＧａＮのシード１０５およびその後ナノワイヤ１０６を成長させる。次いで、ステップｇ）で、ＩｎＧａＮナノワイヤ１０６上においてＩｎＧａＮの体積成長が実施される。より確実な研究室結果をもたらした代替実施形態では、ａ）からｅ）のプロセスはＧａＮの場合と同じであり、すなわち、ＧａＮ基板層１０２上でＧａＮシードを成長させる。しかし、ＧａＮ成長は、好ましくはシード１０５が小さいピラミッドにすぎないとき、好ましくはマスクレベルの上にｍ平面がないシード段階で停止される。その後、ＩｎＧａＮの体積成長がＧａＮシード１０５上に適用され、ｇ）におけるようなピラミッド体積の状態にする。ＧａＮ成長から開始することによって、転位のより低いレベルがシード１０５内にもたらされる可能性がある。さらに、ＧａＮナノワイヤ上ではなく、ＧａＮの小さなシード１０５上にすでにあるＩｎＧａＮの体積成長を提供することによって、体積成長内の転位誤差のリスクが最小限に抑えられる。
【００４０】
高められた温度でのＩｎＧａＮ体積１０７のｇ）からｈ）の平坦化するステップには、通常、高い度合いの解離が含まれ、原子再分配に影響を及ぼすことがある。図３Ａは、ＩｎＧａＮ体積デバイス１０７を示し、これは上面図にすぎないが、そのピラミッド形は明らかである。図３Ｂは、たとえば１１００〜１２００℃の範囲内の温度での平坦化後のそのような体積デバイスを示し、平坦化するステップ中、ＮＨ３流量は５〜１０ｓｌｍと高く、ＩｎまたはＧａは追加で提供されていない。また、この場合、平坦化は、エッチャントを提供することなしに得られ、ｃ平面増大もまた、デバイスの幅を最小化することなしに得られる。しかし、わかるように、おそらくはＩｎとＧａの異なる沸点によって引き起こされるトレンチのパターンがｃ平面内に生じることがある。したがって、好ましい実施形態では、平坦化後、追加のＩｎＧａＮ成長をもたらす修復ステップを実施してもよい。それを行うとき、ｅ）からｇ）の前の体積成長ステップ中のように、ピラミッド成長が再び生じることになる。
【００４１】
しかし、限られた数の原子層が必要とされるだけであり、その後、さらなるエピタキシャル成長を実施し、電子光製部品、たとえば赤色および緑色発光ダイオードを形成してもよい。図３Ｃは、平坦化されたＩｎＧａＮ本体３０８がベース部を形成するそのようなデバイス３００の傾斜した画像を示し、追加のＩｎＧａＮ修復層３０９が設けられており、エピタキシャル構成部品層３１０が修復層３０９上に形成されている。
【００４２】
また、図４は、ＧａＮシードから始めて、前の説明および図面を参照して述べたＩｎＧａＮデバイス上で発光ダイオードを製造するプロセスを示す。図４の中央下の図では、デバイス３００の側面図がやはり層３０８、３０９、３１０をより明確に示す。
【００４３】
一実施形態では、平坦化を組み込む一般的な成長プロセスが、ＡｌＧａＮデバイスを作成するために使用される。１つのそのようなデバイス５００が、図５に側面断面図で示されている。Ａｌの、他の材料との高い度合いの反応性は、Ａｌもまたマスク上で成長し得るので、マスク穴からＡｌＧａＮを成長させることにとってハードルをもたらす。このため、本発明者らは、平坦なＡｌＧａＮテンプレートを製造し、その上に構成部品作成のためのさらなるエピタキシャル成長を提供する新しい方法を思いついた。図１に戻ると、転位をなくす、または最小限に抑えることについてすでに参照した有益な理由のために、ａ）からｆ）のプロセスステップがＧａＮで実施される。（代替として、このプロセスは、とりわけ穴のサイズ、およびどれだけ大きなＧａＮの平坦なメサが望ましいかに応じてｅ）のシードレベルですでに中止されていてもよい。）所望の体積を含むように複数のＧａＮナノワイヤ１０６（またはシード１０５）を成長させた跡、平坦化するステップがｈ）で実施される。換言すれば、体積ステップｇ）がＡｌＧａＮプロセスに含まれないことが好ましい。
【００４４】
ＧａＮについて上述した原子分配後の結果は、たとえば穴に比べて比較的小さい直径を有する平らなメサ５０８となる。なぜなら、体積成長ステップが実施されたとき成長における材料がはるかに少ないからである。一例として、６０〜１００ｎｍのマスク穴１０４サイズの場合、平坦化されたＧａＮメサ構造５０８は、２００〜３００ｎｍ、すなわち、たとえばマスク穴サイズのわずか２〜５倍の範囲内の幅を有することがある。さらに、平らなＧａＮ構造は、原子再配分によって、たとえば３０〜１００ｎｍの範囲内のＧａＮ厚さｔ１を有する非常に薄いものになるように構成されることになる。
【００４５】
後続のプロセスステップでは、ＡｌＧａＮ成長が始まる。述べたように、次いで、基板のすべての部分上、および平らなＧａＮメサのすべてのファセット上で層を成長させてよい。より重要なことには、ＡｌＧａＮ成長は、層５０９がｔ１に比べて比較的大きい厚さｔ２を有するまで意図的に継続される。この理由は、ＧａＮとＡｌＧａＮの間のギター（ｇｉｔｔｅｒ）ミスマッチによって引き起こされる塑性変形が、ＡｌＧａＮ層５０９内ではなくＧａＮ層５０８で生じることになることである。その結果、ＧａＮメサ層５０８の結晶構造に適応するように伸びる薄いＡｌＧａＮ層５０９ではなく、比較的厚いＡｌＧａＮ層５０９が、それらの材料間の界面の領域においてＧａＮ層５０８を圧縮または収縮することになる。ＡｌＧａＮ層５０９の成長は、ＡｌＧａＮ成長の場合、比較的低い温度ですることが好ましく、これは、層５０９の上に層を追加するとき、後続のより高い温度でテンプレート形状を保持する助けとなる。結果は、実質的または完全に転位のないＡｌＧａＮ層であり、その上に、さらなるエピタキシャル層５１０、コンタクト、または他の構成部品の構造を構築してよい。
【００４６】
上記で参照されている実施形態および材料のいずれか１つを組み込む様々な実施形態では、このプロセスは、変位層の上部表面がナノワイヤまたはシードの上部先端の上方に位置するように、平坦化された体積要素上に半導体変位層をエピタキシャル成長するステップを含んでもよく、変位層の上部表面は、ベース要素のそれぞれの上部表面を形成し、あるいは、この平坦化は、先端が、平坦化されたデバイスの上部ｃ平面層より依然として下にある段階で中止される。
【００４７】
図１に戻ると、本発明の一態様において、体積成長の隣り合うナノワイヤを改質し併合する、または合体させるために、平坦化するステップが実施される。これは、図１のステップ１）を通じて概略的に示されている。これは、ナノワイヤ成長ステップｆ）の後、または体積要素１０７成長ステップｇ）の後実施してよく、段階ｈ）を介する継続的な平坦化するステップであるとわかる。結果は、複数の別々の成長から得られた、連続的な平坦な半導体層または膜１０９である。このプロセスは、本明細書では合体と称される。
【００４８】
一例として、平坦なＧａＮ層を合体によって得ることができる。一実施形態では、ＧａＮナノワイヤ成長は、薄いマスク層１０３−窒化ケイ素、二酸化ケイ素などを用いて、パターン形成された基板上で、標準的な前駆体、ＴＭＧ、ＴＥＧ、ＮＨ３、ならびに窒素および水素キャリアガスを使用して得ることができる。マスク内の開口１０４は、ナノインプリントまたは電子ビームリソグラフィのような標準的なリソグラフィ技法によって行い、ＩＣＰ−ＲＩＥのようなドライエッチング技法およびウェット化学エッチングを使用して現像することができる。開口１０４間の間隔は、ナノインプリントまたはＥＢＬ中に調整することができ−典型的な値は、４００、６００、１０００、または２０００ｎｍである。開口径は、ナノインプリントまたはＥＢＬリソグラフィプロセスにおいて定義され、典型的な値は、使用されるリソグラフィ技術に応じて、５０〜４００ｎｍの間の値である。たとえば上記のステップａ）からｅ）を参照して述べた適切なプロセスステップにより、ＧａＮシード１０５を成長させてよい。選択されたプロセスパラメータに応じて、シードは、ステップｆ）におけるようにナノワイヤ１０６に、またはステップｇ）におけるように体積要素１０７に発展させてよい。代替として、体積要素１０７は、ステップｆ）において成長させたナノワイヤ１０６上で半径方向の体積成長によって生み出されてもよい。
【００４９】
一実施形態では、ＧａＮ体積成長またはＧａＮナノワイヤは、図１のｉ）に示されているように密着性のｃ平面の平坦な層が得られる合体／平坦化ステップにかけられる。そのような実施形態では、合体ステップは、たとえばアンモニアを使用する窒素維持の背景条件下で実施し、一方、ＩＩＩ族元素含有ガス前駆体を、図１を参照して上述したように絞る、または完全になくしてもよい。
【００５０】
図６Ａは、ステップａ〜ｇに記載の体積成長構造を示す。
【００５１】
複数の個々の体積成長（またはナノワイヤ）を有する半導体構造を、個々の構造を併合するために後続の合体ステップにかけてもよい。合体ステップは、たとえば、１０００〜１２００℃の範囲内の温度で基板を処理するステップを含んでもよく、ＮＨ３流量は１〜１０ｓｌｍと高く、Ｇａは追加で提供されていない。
【００５２】
図６Ｂは、合体ステップ後の平らなｃ平面ＧａＮ表面を示し、個々の成長構造が平らにされ共に合体していることが観察可能である。図６Ｃは、均一に合体されたＧａＮ平坦膜を有するより大きなエリアの拡大概略図を示す。図６Ｂおよび図６Ｃの上方の秒がされた図には、各ナノワイヤの上部が平坦な合体された表面に露出するように改質が進んだことが示されている。しかし、他の実施形態では、平坦化は、体積成長の前に成長され体積成長によってカプセル封じされたシードまたはナノワイヤが露出しないように、体積成長の改質だけによって得られてもよいことに留意されたい。
【００５３】
図６Ａ〜図６Ｂを参照して述べた実施形態の変形形態は、個々の成長がある程度、少なくともマスク表面に近いベースにて合併するまで、図６Ａに示されている体積成長を継続することであってもよい。しかしながら、そのような実施形態では、後続の合体ステップは、個々の成長位置の上に延びる密着性の平らな表面を形成するように、成長させた構造の改質を引き起こすことになる。
【００５４】
パターン形成されたマスク１０３からの個々の成長の場合、ナノワイヤまたは体積成長の方位は、側部ファセットが２つの平面内方位のいずれかで、すなわち［１−１００］または［−１２−１０］で配向することができるようなものとすることができる。個々の隣り合うナノワイヤまたは体積成長の合併は、そのような隣り合う成長が、対向するファセットを有することから利益を得るように思われるが、本発明者らは、合併ステップ後の平らなｃ平面ＧａＮ表面を、それらの２つの方位のいずれかで形成することができることを見出した。たとえば、図６Ｂで得られる平坦な半導体構造では、発生元ナノワイヤは、互いに対して［−１２−１−０］で対向している。したがって、移動する物理吸着した原子を伴う改質プロセスは、密着性の平坦な半導体ＩＩＩ族窒化物層または膜１０９を作成するのに適したプロセスである。
【００５５】
一実施形態では、平坦なＩＩＩ族Ｎ膜１１０を、合体された膜１０９上でさらに成長させることができる。合体された膜１０９上で成長させた厚さ５００ｎｍの平坦なＧａＮ層１１０のＳＥＭ上面図により、一例が図６Ｄに示されており、一方、図６Ｅは、その構造の断面ＳＥＭ画像を示す。
【００５６】
一態様によれば、本発明者らは、合体ステップの成長条件を制御することによって、２つ以上の構造のグループから合体された平坦な層を成長させ、たとえば図２Ｂのような単一構造メサに比べて、より大きなプレートレットまたはメサを形成することができることを見出した。そのような構造の一例が図７Ａに示されており、１つの平坦なプレートレット７０１に合体された３つの体積成長構造からなるトリプレット構造を示す。図７Ｂは、５つの成長が１つの平坦なプレートレット７０３に合併された変形形態を示す。このようにして、形状およびサイズが設計された別々の層を形成することができることにより、別々の絶縁されたデバイスを有するウェハを作製するだけでなく、ウェハ作製ステップですでに予め展開されたビアを有するウェハをも提供する機会がもたらされる。一実施形態では、たとえば開口を通じた成長および後続の合体により、平坦な半導体構造の所望の形状が得られるように分配された所定のパターンの開口１０４を有するマスク１０３で、基板を構成してもよい。そのような実施形態では、ＧａＮ体積成長またはＧａＮナノワイヤは、隣り合うナノワイヤまたは体積成長構造間の間隙を低減するために、半径方向体積拡大成長ステップにかけることができるが、平らなｃ平面ＧａＮ表面を得るためには、その必要はない。
【００５７】
図７Ｃは、概略的な例により、開口を有するマスクを備える基板７０９の一部を示す。この実施形態では、開口の第１のサブセット７１０が１つのパターンを形成し、開口の第２のサブセット７１２が別のパターンを形成するように、開口が順序付けられて設けられる。たとえば前の説明に従って、開口を通じて半導体構造を成長させた後、ナノワイヤおよび／または体積成長は、開口７１０、７１２を通じて基板表面から延びることになる。成長のために使用されたものと同じ装置内でインサイチュで、基板を途中で除去することなしに実施されることが好ましい合体のステップでは、原子が可動であるがそれぞれの成長の表面で付着、すなわち物理吸着して保たれる動作条件に、成長させた構造がかけられる。改質および合体のステップについて上記に例示されている選択された適切な条件では、個々の成長は平らにされ、密に隣り合う成長同士は、共通の平坦な層に併合されることになる。いくつかの成長同士が併合し、いくつかは併合しないように開口を配置することによって、密着性であるが互いに別々でもある平坦な層７１１、７１３が形成され得る。そのような層７１１および層７１３もまた、多種多様なサイズおよび形状を呈してもよい。これは、平坦なＩＩＩ族Ｎ構造を準備する技術において、従来使用可能でなかった作成の自由をもたらす。
【００５８】
記載の合体ステップは、ＥＬＯ（エピタキシャルラテラル成長）など再成長の従来のエピタキシャル法に勝る非自明の利点をもたらす。エピタキシャル再成長は、過飽和を駆動力として活性な成長条件下でなされる。気相からの結晶化は、系の自由エネルギーを減少させ、エピタキシャル再成長およびエピタキシャル全面成長におけるように、特に位置合わせされていない結晶成長フロントが出会い合体するとき転位および欠陥が形成される可能性がある強制的な条件をもたらす。対照的に、合体ステップ中に生じる改質は、熱平衡近くで実施される。
【００５９】
本明細書に記載の平坦化および合体ステップ中には、追加のＩＩＩ族元素は、エピタキシャル結晶に追加されず、またはほとんど追加されない。エピタキシャル系は、ゼロの正味体積成長状態にあるが、物理吸着した材料の高い表面移動度を可能にする条件がある。解離率および化学吸着率が比較可能に保たれているとき、物理吸着した各分子は、理想的には、占有すべきエネルギーの最も低い結晶位置を見出すまで、自由に繰り返し移動、化学吸着、および解離する。結晶構造内の転位ならびに大抵の欠陥は、より高い自由エネルギーをもたらし、一方、結晶に対する総結合エネルギーは、理想結晶の場合より低くなる。結局、平坦化および合体ステップを作ることにより、そのような結晶欠陥をはるかに生成または構成しにくくなる。
【００６０】
一実施形態では、ＩＩＩ族窒化物体積成長がＩｎまたはＡｌで実施され、平らなｃ平面ＩｎＧａＮまたはＡｌＧａＮ表面を得る。より具体的な例として、ＩｎＧａＮ成長のために適用される合体プロセスについて述べる。そのようなプロセスには、ステップａからステップｄが含まれる。ステップｄアレイ設計に応じて、２つ以上のナノワイヤまたは体積成長構造のグループからなる合体された平坦なＩｎＧａＮ層または合体されたＩｎＧａＮ構造を、たとえばステップｅ−ｇまたはステップｅ−ｆ−ｇを通じて成長させることができる。体積成長中、Ｉｎ前駆体の流れをＧａ前駆体の流れと同時に供給することによって、３成分ＩｎＧａＮがステップｇ）からステップｅ）またはステップｆ）において形成され得る。体積成長が合体ステップｉ）にかけられるとき、ガリウム原子とインジウム原子は共に、低エネルギーの結晶位置を見出すまで、自由に移動、化学吸着、および解離する。したがって、平坦な合体されたＩｎＧａＮ層が形成される。
【００６１】
ＩｎＧａＮ合体層の一例が図８Ａに与えられており、ＩｎＧａＮの複数の併合された個々の成長からできた密着性のＩｎＧａＮ層がわかる。好ましい実施形態では、修復平坦ＩｎＧａＮ成長は、図４を参照して上述したように合体ステップの後実施することができる。それを行うとき、平坦なＩｎＧａＮ成長が合体層の上部で生じることになる。より高いインジウムでは、典型的には欠陥形成および材料劣化を回避することが困難であるため、本明細書で提案されている方法は、結晶欠陥が形成しにくい代替の成長技法を提供する。転位密度の少ない、提案されている合体方法によって得られる平坦なＩｎＧａＮ層は、オプトエレクトロニクスデバイス応用例に非常に良好な基板を提供することになる。また、ＩＩＩ族窒化物オプトエレクトロニクスデバイスの典型的なＣＶＤまたはＶＰＥ成長において直接使用することもできる。
【００６２】
図８Ｂは、ＳｉＮｘマスク内の３つの開口のグループから形成された平らなｃ平面ＩｎＧａＮまたはＡｌＧａＮ表面を得るために開発された、ＩｎまたはＡｌを用いたＩＩＩ族窒化物体積成長の代替実施形態を示す。図８Ｂの構造は、限られた数（この例では３つ）の順序付けられた成長がビアに合体される点で図７Ａの構造と同様である。しかし、図８Ｂの構造は、変形されたＩｎＧａＮ構造に特徴的である表面構造によって明白に示される修復層を備えていない。図８Ｂの構造を得るために、開口１０４の数、順序、および間隔が慎重に選択される、ｄ）に示されているマスク構造が選択される。ステップｅ）では、２つ以上のナノワイヤまたは体積成長構造のグループを形成することができる。体積成長中に追加のインジウム前駆体の流れを導入することによって、体積成長ｇ）内のインジウム含有量を追加することができる。体積成長が合体ステップｉ）にかけられるとき、ナノ構造または体積成長が合体される、すなわち併合され、増大されたｃ平面表面を形成するようになされる。好ましい一実施形態では、合体ステップの後、表面修復ステップにおいて、平滑化ＩｎＧａＮ成長層を成長させることができる。
【００６３】
図７Ａ、図７Ｂ、および図８Ｂの実施形態は、基板を含む半導体構造の例を示しており、基板の表面上にマスクが設けられ、マスクは、基板表面に沿って順序付けられて設けられた複数の開口を有し、ＩＩＩ族Ｎ材料の密着性の平坦なビアが基板マスク内の複数の開口の上に延びる。平坦なビアは、異なる開口を通じて成長させた、併合された個々の半導体構造によって形成される。これらの開口は、基板表面に沿った経路に沿って等距離の位置に設けられ得る。合体ステップは、個々の半導体成長に続くステップにおいてインサイチュに実施してもよく、そこではＩＩＩ族半導体材料の追加のソースなしに、または実質的になしに、高い温度で窒素の高い背圧と共に原子改質が実施される。
【００６４】
プレートレットさらには密着性の平らな層の形態にある、たとえばＧａＮおよびＩｎＧａＮなどＩＩＩ族Ｎ半導体材料の平らな構造を提供するための上記で概説した解決策は、すばらしい、また思いがけない成果である。いまやいわゆるチョクラルスキープロセスが発明されてから１００年であり、このプロセスに従って固体結晶がメルトからゆっくり引き上げられる。これは、依然としてＳｉインゴットの成長のための基本である。Ｇｅ、ＧａＡｓ、ＧａＰ、およびＩｎＰなど従来の半導体を作製するために使用される他の同様な技法は、ブリッジマン技法およびフロートゾーンプロセスである。これらの技法はすべて、共通して、液体／固体成長フロントの使用を有し、成長率および温度勾配ΔＴが相互に制御され、転位のない結晶シードから開始される。これらの成長プロセスでは、ΔＴが成長率を決定することになり、高いΔＴは、結晶の速い凝集を強いる。チョクラルスキープロセスでは、成長率がＳｉ結晶空孔の創出を回避するほど十分に速く、しかし格子間Ｓｉの組み込みを回避するほど十分に遅い、または強制的でないとき、「完璧なＳｉ結晶」条件が満たされる。チョクラルスキー成長では、低いΔＴが析出のための低い駆動力をもたらし、系は熱力学的平衡に近いと言われる。熱力学的平衡では、原子は、結晶から液相への析出に関して、結晶相から液体への解離の場合と同じ確率を有する。この場合、原子が最後にどこへ行くか、他の要因が決定することになる。原子の格子間組み込み、または空孔を含むことにより、吸着原子をそれらのそれぞれの格子サイトにおいて組み込むより、系のための自由エネルギーの減少がより小さくなると気付くことは容易である。
【００６５】
図９Ａを参照すると、チョクラルスキープロセスは、両矢印によって表されている、液相と結晶相との間の遷移である。しかし、図からわかるように、固体ＧａＮと液体ＧａＮとの間の相境界は、６ＧＰａを超える圧力でのみ合流する。そのため、こうしないで主に金属有機気相エピタキシ（ＭＯＶＰＥ）によって異種基板上に作製されるＧａＮ半導体ウェハの場合、ＧａＮの液相エピタキシは大きな課題になる。サファイアおよびＳｉ上で成長させるＧａＮの結晶品質を改善するために、転位密度を低減し、より高品質の基板を提供するためエピタキシャルラテラル成長（ＥＬＯ）が開発されており、初期の結果は、大きな将来性を示し、後日、ナノワイヤに採用された。
【００６６】
しかし、本明細書で提案されている解決策の様々な実施形態では、特定のエピタキシャル状態のエピタキシャル物理特性が探究されており、これは、本明細書では結晶改質と示されている。この結晶改質は、上記のいくつかの異なる実施形態について概説したように、マスク開口においてシード上に成長させたＩＩＩ族窒化物材料を平坦化するステップとして実施され得る。ＩＩＩ族窒化物材料の平坦化は、実質的に平坦な上部表面を有する複数の離散的なベース要素を形成するように働く。結晶改質は、平衡条件近くで実施され、材料の追加によって過飽和は生み出されない。一般的なＭＯＣＶＤ成長とは対照的に、相転移を進めるためにＩＩＩ−Ｖ窒化物結晶成長フロントにＩＩＩ族材料を供給することは必要とされない。平衡成長および記載の方法の１つの著しい態様は、相転移の可逆性、すなわち、熱バイアスを変更することによって、成長フロントの伝播を前向きまたは後ろ向きに逆転することができることである。本発明者らの場合、改質を進める熱バイアスは、結晶ファセットの表面エネルギーの差によって供給される。すなわち、１つの結晶ファセットにおける正味の原子解離が、別のファセットにおいて正味の析出または結晶化と同時に行われる。この点で、エピタキシャル成長フロントは、含まれるすべてのファセットを含むが、局所的な成長率は、正または負となり得る。
【００６７】
様々な実施形態では、様々な実施形態について例示されているように、結晶表面の劣化を回避するために、ＮＨ３の供給が保たれ、温度は高められる。ＧａＮの別の実施形態では、高められた温度は、９００〜１２００℃の範囲内、または７００℃と１０００℃の間であってよい。一実施形態では、高められた温度は、結晶材料の昇華温度より高い。改質中、本発明者らは、結晶の実質的な部分が、あるファセットから別のファセットへ移されるという驚くべき効果を観察した。
【００６８】
図９Ｂは、大気圧での計算されたＧａ−Ｎ相図を示す。ここで、破線によって印付けられた、改質ステップが配置される気体＋ＧａＮ状態は、過剰な原子窒素を必要とすること、およびＧａは、液体形態にあることに留意されたい。さらに、図９Ｃは、ランドルト・ベルンシュタイン−Ｇｒｏｕｐ  ＩＶ  Ｐｈｙｓｉｃａｌ  ＣｈｅｍｉｓｔｒｙのＶｏｌｕｍｅ  ５「Ｐｈａｓｅ  Ｅｑｕｉｌｉｂｒｉａ，  Ｃｒｙｓｔａｌｌｏｇｒａｐｈｉｃ  ａｎｄ  Ｔｈｅｒｍｏｄｙｎａｍｉｃ  Ｄａｔａ  ｏｆ  Ｂｉｎａｒｙ  Ａｌｌｏｙｓ」のＳｕｂｖｏｌｕｍｅ  Ｆ「Ｇａ−Ｇｄ  −  Ｈｆ−Ｚｒ」による、知られているＧａ−Ｎ２成分相図を示す。そこに記されているように、「実験的に決定された相図は使用可能でない」。これは、従来、Ｎ＞５０％について相図を書くのに十分な実験データが実際にないことを示すことになる。改質条件に対応する相図は、使用可能でない。環境条件は、Ｇａが液相であることを示唆するが、データは、プロセスウィンドウ内のＧａ原子の低い脱着率の追加条件を示唆する。したがって、改質によって平坦なＩＩＩ族Ｎ材料を提供するための本明細書で提案されている解決策は、物理学の未踏のテリトリ内で実施されるプロセスによって得られる有益な思いがけない結果を伴う新しい解決策を形成する。
【００６９】
形状変形は、ファセットの表面エネルギーによって進められる可能性が最も高い。速度論的ウルフ（Ｗｕｌｆｆ）のＧａＮの結晶形状に対する公開されている研究から予想することができるように、より低次のファセットおよび０００１ｃ平面の形成が強く優先されるように、より高次のファセット上での成長が優先される。速度論的ウルフモデルは、ファセットの相対表面エネルギー比に基づいて、小さい結晶の形状を予測することを目的とする。本発明者らは、このモデルを原子ピクチャで補うことを提案し、これを本明細書に記載の実施形態に関連付けることができる。
【００７０】
１．結晶から解離する各原子は、物理吸着状態に留まり、または気相に脱着し得る。結晶の体積は変わらないので、脱着は割り引くことができ、原子は、再び結晶に組み込まれるまで物理吸着したままであると結論することができる。
【００７１】
２．物理吸着状態に進む確率および結晶結合状態に進む確率は共に高いが、側部ファセットにて組み込み確率がより高く、ファセット上部にて脱着確率がより高い（結晶高さが増大するため）。固着および解離の確率が高いため、原子は、物理吸着状態と結晶結合状態との間で自由に変わり得る。転位、点欠陥、空孔、および格子間原子の形成は、通常、「完璧な格子サイト」上での配置よりも結晶に対する結合を弱め、系の自由エネルギーの減少をより小さくする。原子は結晶結合状態間を自由に移動することができるので、原子は、典型的にはより高い結合エネルギーを有する位置に落ち着くことになり、したがって「完璧なサイト」での結合に比べて、欠陥または転位を形成するように障壁があることになる。
【００７２】
３．物理吸着する原子は、好ましくはＩＩＩ族原子であり、最も一般的な種は、ガリウム、インジウム、およびアルミニウムである。使用される条件でのこれらの材料に関する自然状態は、液体形態である（室内圧力溶融Ｔ：Ｇａ３０℃；Ｉｎ１５７℃；Ａｌ６６０℃、すべて２０００℃を超える沸点Ｔｓを有する）。これらの蒸気圧は、すべて低く、１０００℃で１パスカル未満であり、何らかの蒸発損失は予想されるが、蒸発を通じての低い材料損失を説明する。
【００７３】
４．物理吸着するＩＩＩ族原子は、非常に高い拡散率、およびＧａについて１μｍ、Ｉｎについて１０μｍ程度の拡散長を有することができる。良い物理的説明は、物理吸着する原子が拡散長の限界内で一定の濃度を保持する表面上で２次元クラウドを形成するということであり、これらの拡散長は、様々な実施形態では、テンプレート構造の寸法より大きい。クラウドは、結晶格子からＩＩＩ族原子の解離によって供給され、改質率は、原子解離率およびそれぞれのファセットへの固着率の相対差によって与えられることになる。改質率が、ＩＩＩ族材料の表面拡散状態について、ＩＩＩ族材料の比較的一定の一致する濃度を保持するのに十分低く、構造の寸法が拡散長と同等以下の長さのものである限り、ＩＩＩ族材料の供給は拡散制限されないことになり、結晶組み込みは、結晶結合の活性エネルギーによってのみ支配される。これが通常、平衡条件と称されるものである。
【００７４】
５．好ましい実施形態では、ＮＨ３の背景の流れは、たとえばＮＨ３の熱分解を通じて窒素を供給するとき十分に高いものになり、これは、実質的に平坦な上部表面がテンプレートファセット上に形成される改質中、ＩＩＩ族材料原子が結合するための窒素のリザーバを提供するのに十分である。純粋な窒素Ｎ２は、使用される温度では不活性であるが、ＨＮ３の熱分解のためのほどよい活性化エネルギーは、図９Ｃの図の右端側に触れる相転移を扱うことができるほど十分な原子窒素を供給してくれる。しかし、さらに低い分解温度を伴う窒素ソースは、より低い温度での改質、またおそらくは結晶窒素空孔の組み込みに対するより良好な制御を可能にすることになる。
【００７５】
述べたように、平坦な上部表面は、他のテンプレートファセット上での優先される成長によって引き起こされるＩＩＩ族材料、たとえばＧａまたはＩｎの再分配によって形成および増大されることになる。そのような供給レベルでは、窒素供給は拡散制限されず、それによりＶ族元素に関して平衡成長のための条件を満たすことになる。流れをこのレベルより増大すると、ＮＨ３のＩＩＩ族材料の生産的な流れの表面拡散が阻止され得る。原子窒素供給は、ＮＨ３の低い熱分解率によって制限される可能性がより高い。したがって、改質ステップは、より効率的な熱分解を達成することができる代替の窒素ソースの使用に対して非常に良好な候補となり得る。いくつかのそのようなソースがあり、例は、ヒドラジン、次メチルヒドラジンなどメチル化ヒドラジン、テトラブチルヒドラジン、ターシャリーブチルアミン、また窒素プラズマがあるが、窒素ラジカルの反応性は、拡散長をかなり減少させ得る。
【００７６】
気相環境を使用するが、結晶改質は、高純度バルク成長半導体ウェハの１００年の現況技術であった本来の液相エピタキシ法に、より近い関係にある。必要とされる熱力学もまた、改質のための条件は、独特に保存性のあるものとすることができ、合体中、新しい転位の導入を最小限にすることができることを示唆している。新しいエピタキシャル状態であるので、これは、すべての新しいエピタキシ法の場合と同様に、新しい結晶欠陥の導入を回避するために含まれる物理学のさらなる理解を必要とする。本明細書で詳述されるこの手法は、エピタキシャル成長、低温光学的特性付け、および物理的成長モデルの実装の組み合わせに依拠する。
【００７７】
本明細書で提案されているナノ構造は、すべてＧａＮナノワイヤシードまたはピラミッドシードに基づくことが好ましいが、ＩｎおよびＧａを含めて窒化物材料の他の組成物を使用することができる。提案されている実施形態は、主に材料および成長させる構造の状況における特定の課題に起因して異なるものである。高Ａｌ組成のＡｌＧａＮをＧａＮ上で、または高Ｉｎ組成のＩｎＧａＮをＧａＮ上で成長させることは、結晶格子ミスマッチを導入し、したがって、ＧａＮシードおよびテンプレートは、新しい不整合転位を導入することなしに歪みに容易に対処するように、サイズが小さく保たれる。ナノワイヤ成長中、すでにＩｎまたはＡｌを組み込むことは、さらに良いが、より挑戦的なものとなり得る。また、ＡｌＧａＮ  ＮＷを使用すること、またはＡｌＧａＮテンプレートを直接成長させまたは改質することが好ましいものとなり得る。これは、現在、Ａｌ原子の短い拡散長により挑戦的であるが、そのような実際的な条件を開発することができるとき長期となり得ることが好ましい。そういうわけで、ＧａＮ法とＩｎＧａＮ法とＡｌＧａＮ法との間の実際的な相違を基礎的な選好から区別するべきである。記載のすべての実施形態は、３成分窒化物ＮＷ成長および改質がさらに開発されたとき、窒化物材料の任意の組み合わせについて働き得る。
【００７８】
大きな利点は、完全な転位のないプレートレットをもたらすナノワイヤまたはシード成長を通じた基板転位の解消である。これは、十分に制御された平衡への接近によるだけでなく、それ自体の転位のないシードをも生成するので高品質の結晶を生成するため、チョクラルスキープロセスに対する第２の類似性をもたらす。
【００７９】
前述のように、成長させた半導体材料を平坦化するステップは、その後に、ｃ平面表面修復成長のステップが続いてもよい。このステップは、平坦化するステップより低い温度で実施されてよい。様々な実施形態では、表面修復成長は、ＩＩＩ族材料、好ましくは平坦化された第２のＩＩＩ族窒化物材料と同じＩＩＩ族材料を供給することによって実施してもよく、ピラミッド成長の追加の相をもたらし得る。好ましい実施形態では、このように生み出された修復層は、平坦化されたテンプレート表面の実質的な減少がないように、１つまたは数枚の原子層を含むだけでよい。後続のステップは、複数のベース要素の各要素内または各要素上、修復層の上部に、たとえばさらなるエピタキシャル成長によって電子構成部品などデバイスを形成するステップを含んでもよい。
【００８０】
ＩＩＩ族窒化物半導体デバイスを準備するための様々なプロセスが上記で提供されており、これらのデバイスは、ショットキダイオード、ｐ−ｎダイオード、ＭＯＳＦＥＴ、ＪＦＥＴ、ＨＥＭＴなど、半導体電子デバイスを担持する、または組み込むためのさらなる処理に適している。マスク開口からの個々の成長の合体によって得られる平坦な基板は、ミスマッチの基板上で従来成長させた層に比べて、実質的に完全に緩和され、一方、微視的および巨視的な歪みは、熱膨張特性および高い作製温度の差、界面エネルギーおよび表面エネルギー、ならびにドーパントまたは不純物など、他の環境条件によって導入され得る。様々なそのような電子デバイスを作製するための実施形態に関するさらなる詳細は、たとえば参照されている特許出願に見出すことができる。
【図１】
2019515860.tif 000003
【図２Ａ】
2019515860.tif 000004
【図２Ｂ】
2019515860.tif 000005
【図３Ａ】
2019515860.tif 000006
【図３Ｂ】
2019515860.tif 000007
【図３Ｃ】
2019515860.tif 000008
【図４】
2019515860.tif 000009
【図５】
2019515860.tif 000010
【図６】
2019515860.tif 000011
【図７Ａ】
2019515860.tif 000012
【図７Ｂ】
2019515860.tif 000013
【図７Ｃ】
2019515860.tif 000014
【図８Ａ】
2019515860.tif 000015
【図８Ｂ】
2019515860.tif 000016
【図９Ａ】
2019515860.tif 000017
【図９Ｂ】
2019515860.tif 000018
【図９Ｃ】
2019515860.tif 000019
【国際調査報告】
2019515860.tif 000020
2019515860.tif 000021
2019515860.tif 000022