(57)【要約】  導電層上に配置された抵抗層を含むエレクトロクロミックデバイス用電極が提供される。抵抗層は、エレクトロクロミックデバイス内の導電層とエレクトロクロミック材料との間に配置される。電極は、エレクトロクロミックデバイスが動作しているときに、エレクトロクロミック材料の不均一な応答を低減する。
2019520602.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された導電層と、
前記導電層上に配置された抵抗層と、
を備え、
前記基板、前記導電層及び前記抵抗層は、実質的に透明である
ことを特徴とするエレクトロクロミックデバイス用電極アセンブリ。
【請求項２】
前記抵抗層上に配置された追加導電層
を更に備え、
前記追加導電層は、実質的に透明である
ことを特徴とする請求項１に記載の電極アセンブリ。
【請求項３】
前記導電層は、インジウムスズ酸化物を含む
ことを特徴とする請求項１に記載の電極アセンブリ。
【請求項４】
前記抵抗層は、酸化二ケイ化チタンを含む
ことを特徴とする請求項１に記載の電極アセンブリ。
【請求項５】
前記抵抗層は、約１，０００Ωスクエア〜約１０，０００Ωスクエアの抵抗を有する
ことを特徴とする請求項１に記載の電極アセンブリ。
【請求項６】
前記基板は、ガラス材料またはポリマー材料を含む
ことを特徴とする請求項１に記載の電極アセンブリ。
【請求項７】
第１基板と、
前記第１基板上に配置された第１導電層と、
前記第１導電層上に配置された第１抵抗層と、
エレクトロクロミック材料と、
第２基板と、
前記第２基板上に配置された第２導電層と、
前記第２導電層上に配置された第２抵抗層と、
を備え、
前記第１抵抗層は、前記第１導電層と前記エレクトロクロミック材料との間に配置され、
前記第２抵抗層は、前記第２導電層と前記エレクトロクロミック材料との間に配置される
ことを特徴とするエレクトロクロミックデバイス。
【請求項８】
前記エレクトロクロミック材料が前記エレクトロクロミックデバイスから漏れるのを防止するように構成された、及び／または、前記エレクトロクロミック材料の大気露出を防止するように構成された、少なくとも１つのシール
を更に備えたことを特徴とする請求項７に記載のエレクトロクロミックデバイス。
【請求項９】
前記第１抵抗層と前記エレクトロクロミック材料との間に配置された第１追加導電層と、
前記第２抵抗層と前記エレクトロクロミック材料との間に配置された第２追加導電層と、を更に備えたことを特徴とする請求項７に記載のエレクトロクロミックデバイス。
【請求項１０】
前記エレクトロクロミックデバイスは、約１０μｍ〜約７５０μｍのエレクトロクロミックセル間隔を有する
ことを特徴とする請求項７に記載のエレクトロクロミックデバイス。
【請求項１１】
前記第１抵抗層は、約１，０００Ωスクエア〜約１０，０００Ωスクエアの抵抗値を有し、
前記第２抵抗層は、約１，０００Ωスクエア〜約１０，０００Ωスクエアの抵抗値を有する
ことを特徴とする請求項７に記載のエレクトロクロミックデバイス。
【請求項１２】
前記エレクトロクロミックデバイスは、窓または鏡である、請求項７に記載のエレクトロクロミックデバイス。
【請求項１３】
基板上に導電層を配置する工程と、
前記導電層の上に抵抗層を配置する工程と、
を備え、
前記基板、前記導電層及前記抵抗層は、実質的に透明である
ことを特徴とするエレクトロクロミックデバイス用電極の製造方法。
【請求項１４】
前記抵抗層上に追加導電層を配置する工程
を更に備え、
前記追加導電層は、実質的に透明である
ことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記導電層の上に前記抵抗層を配置する工程の前に、前記導電層の一部の上に犠牲材料を配置する工程と、
前記抵抗層の堆積後に前記犠牲材料を除去する工程と、
を更に備えたことを特徴とする請求項１３に記載の方法。
【請求項１６】
前記犠牲材料を除去する工程は、レーザアブレーションプロセスを含む
ことを特徴とする請求項１５に記載の方法。
【請求項１７】
前記犠牲材料は、クロムを含む
ことを特徴とする請求項１５に記載の方法。
【請求項１８】
前記抵抗層を配置する工程は、スパッタリング堆積プロセスまたは湿式化学コーティングを含む
ことを特徴とする請求項１３に記載の方法。
【請求項１９】
前記導電層を配置する工程は、化学蒸着プロセスまたは物理蒸着プロセスを含む
ことを特徴とする請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願の相互参照］
本出願は、２０１６年５月２０日に出願された米国仮特許出願第６２／３３９，３０１号の優先権を主張し、その内容は、あらゆる目的のためにその全体が当該参照により本明細書に組み込まれる。
【０００２】
本技術は、一般に、エレクトロクロミックデバイスの分野に関する。
【背景技術】
【０００３】
本技術は、一般に、エレクトロクロミックデバイスの分野に関する。電圧印加によるエレクトロクロミック材料の色及び光透過率の可変性により、可変反射率を有する鏡及び可変光透過率を有する窓の製造が可能になった。エレクトロクロミックデバイスでは、当該デバイス全体にわたっての、実質的に均一な色、光透過率または反射率などの均一な外観を維持することが望ましい。エレクトロクロミックデバイス内のエレクトロクロミック材料に印加される電圧の変化は、エレクトロクロミック材料の応答の変動を生じ、それによってエレクトロクロミックデバイスの外観の変動を生じ得る。
【０００４】
望ましくない電圧変動に対するエレクトロクロミックデバイスの感受性は、エレクトロクロミック材料の電流負荷の関数であり得る。例えば、エレクトロクロミック材料の電流負荷は、エレクトロクロミックデバイスの面積が増加するか、エレクトロクロミックデバイスのセル間隔が減少するか、またはエレクトロクロミック色素の濃度が増加するにつれて、増大し得る。エレクトロクロミックデバイスの電流負荷が増大すると、エレクトロクロミックデバイスでの望ましくない電圧降下が生じる可能性がある。当該電圧降下は、エレクトロクロミック材料の不均一な応答およびエレクトロクロミックデバイスの不均一な外観を生じる。エレクトロクロミック材料へ電圧を提供する電極の導電率を増加させることによって、エレクトロクロミックデバイスの電圧降下を低減する努力がなされている。しかしながら、エレクトロクロミック材料の電流負荷が増大し続けるにつれて、電極の導電率は、望ましくない電圧変動を完全に防止するのに十分に増加させることができない。
【発明の概要】
【０００５】
本明細書で提供される実施形態は、一般に、エレクトロクロミックデバイスに関する。より具体的には、当該実施形態は、高電圧均一性を生成するための抵抗コーティングを含むエレクトロクロミックデバイスに関する。
【０００６】
一実施形態は、エレクトロクロミックデバイス用の電極アセンブリを提供する。当該電極アセンブリは、基板と、基板上に配置された導電層と、導電層上に配置された抵抗層と、を含む。基板、導電層及び抵抗層は、実質的に透明である。電極アセンブリは、抵抗層上に配置された追加導電層を含んでもよく、追加導電層は実質的に透明であってもよい。導電層は、インジウムスズ酸化物を含むことができる。抵抗層は、酸化二ケイ化チタンを含むことができる。抵抗層は、下にある導電層とＥＣ材料との間に約１，０００〜約１０，０００Ωスクエア（または「Ω／ｓｑ．」）の抵抗を有することができる。基板は、ガラス材料またはポリマー材料を含むことができる。
【０００７】
別の実施形態は、エレクトロクロミックデバイスを提供する。当該エレクトロクロミックデバイスは、第１基板と、第１基板上に配置された第１導電層と、第１導電層上に配置された第１抵抗層と、エレクトロクロミック材料と、第２基板と、第２基板上に配置された第２導電層と、第２導電層の上に配置された第２抵抗層と、を含む。第１抵抗層は、第１導電層とエレクトロクロミック材料との間に配置され、第２抵抗層は、第２導電層とエレクトロクロミック材料との間に配置される。当該エレクトロクロミックデバイスは、エレクトロクロミック材料がエレクトロクロミックデバイスから漏れ出す、及び／または、大気に曝されるのを防ぐように構成された少なくとも１つのシールを含むことができる。当該エレクトロクロミックデバイスは、第１抵抗層とエレクトロクロミック材料との間に配置された第１追加導電層と、第２抵抗層とエレクトロクロミック材料との間に配置された第２追加導電層と、を含むことができる。当該エレクトロクロミックデバイスは、約１０μｍ〜約７５０μｍのエレクトロクロミックセル間隔を有することができる。第１抵抗層は、約１，０００Ωスクエア〜約１０，０００Ωスクエアの抵抗を有することができ、第２抵抗層は、約１，０００Ωスクエア〜約１０，０００Ωスクエアの抵抗を有することができる。エレクトロクロミックデバイスは、窓または鏡であってもよい。
【０００８】
別の実施形態は、エレクトロクロミックデバイス用電極を製造する方法を提供する。この方法は、基板の上に導電層を配置する工程と、導電層の上に抵抗層を配置する工程と、を含む。基板、導電層及び抵抗層は、実質的に透明である。この方法は、抵抗層上に追加導電層を配置する工程を含み得て、追加導電層は実質的に透明であり得る。この方法は、導電層の上に抵抗層を配置する工程の前に導電層の一部の上に犠牲材料を配置する工程と、抵抗層の堆積後に犠牲材料を除去する工程と、を含むことができる。犠牲材料の除去は、レーザアブレーションプロセスを含むことができる。犠牲材料はクロムを含むことができる。抵抗層を配置する工程は、スパッタリング堆積プロセスを含むことができる。導電層を配置する工程は、化学蒸着プロセスまたは物理蒸着プロセスを含むことができる。
【図面の簡単な説明】
【０００９】
本開示の一部をなす添付の図面を参照し、本明細書に記載のシステム及び方法を実施することができる実施形態を示す。同様の参照番号は、図面全体を通して同様の部分を表す。
【００１０】
【図１】図１は、一実施形態による、エレクトロクロミックデバイスの断面図である。
【００１１】
【図２】図２は、一実施形態による、犠牲部分を含む電極前駆体の断面図である。
【００１２】
【図３】図３は、一実施形態による、犠牲部分の除去後の図３の電極前駆体の断面図である。
【００１３】
【図４】図４は、一実施形態による、電極内に抵抗層を含まないエレクトロクロミックデバイスの概略図である。
【００１４】
【図５】図５は、一実施形態による、電極内に抵抗層を含むエレクトロクロミックデバイスの概略図である。
【００１５】
【図６】図６は、一実施形態による、電極内に抵抗層を含むエレクトロクロミックデバイスの概略図である。
【００１６】
【図７】図７は、一実施形態による、両方の電極に抵抗層を含むエレクトロクロミックデバイスの概略図である。
【００１７】
【図８】図８は、一実施形態による、左側の各電極に３，０００Ωの抵抗層を備え、右側に抵抗層を有さないエレクトロクロミックデバイスの実験室シミュレーションの写真である。
【００１８】
【図９】図９は、一実施形態による、電力供給端部が左側にあり、１２Ｖの電圧で電力供給された状態での、図８の各電極に３，０００Ωの抵抗層を有するエレクトロクロミックデバイスのシミュレーション写真である。
【００１９】
【図１０】図１０は、一実施形態による、電力供給端部が左側にあり、２．２Ｖの電圧で電力供給された状態での、図８の各電極に抵抗層がないエレクトロクロミックデバイスのシミュレーション写真である。
【００２０】
【図１１】図１１は、一実施形態による、抵抗層インピーダンスの関数として、電力供給端部から１０ｃｍの距離でのエレクトロクロミック材料を横切る電圧降下のグラフである。
【００２１】
【図１２】図１２は、一実施形態による、抵抗層インピーダンスの関数として、エレクトロクロミック材料を横切って１．２Ｖの電圧を達成するために電極に供給される駆動電圧のグラフである。
【００２２】
【図１３】図１３は、図８のエレクトロクロミックデバイスの実験室シミュレーションのための電位の関数としての電流のグラフである。
【発明を実施するための形態】
【００２３】
種々の実施形態が以下に説明される。特定の実施形態が、本明細書に記載のより広い態様に対する総括記載または限定を意図するものではないことに留意されたい。特定の実施形態と共に説明される一態様は、必ずしも当該実施形態に限定されるものではなく、任意の他の実施形態（複数可）において実行可能である。
【００２４】
本明細書で用いられる「約（ａｂｏｕｔ）」は、当業者によって理解され得るものであり、それが用いられる文脈に応じてある程度変動し得る。当業者にとって不明瞭な当該用語の使用がある場合、それが用いられる文脈を考慮して、「約（ａｂｏｕｔ）」は、特定の対象のプラスまたはマイナス１０％までを意味する。
【００２５】
要素を説明する文脈中（特に、以下の特許請求の範囲における文脈中）の用語「１つの（ａ）」、「１つの（ａｎ）」、「前記（ｔｈｅ）」及び同様の指示語の使用は、本明細書中で別途に示したり、明らかに文脈と矛盾したりしない限り、単数及び複数の両方を包含するものと解釈される。本明細書において値の範囲の列記は、本明細書中で別途に示さない限り、該範囲内の個々の値を個別に参照する簡略な方法として機能することが意図されるものであり、当該個々の値がそれぞれ本明細書に個別に記載されるものとして本明細書に組み込まれる。本明細書中で別途に示したり、明らかに文脈と矛盾したりしない限り、本明細書に記載の全ての方法は、任意の適切な順序で実行可能である。本明細書中に提供される全ての例、または例示的語句（例えば、「など（ｓｕｃｈ  ａｓ）」の使用は、実施形態をよりよく示すことを意図するものにすぎず、別途に記載のない限り、特許請求の範囲を限定しない。本明細書中のいずれの語句も、クレームされていない任意の要素を必須であると示すものとは解釈されない。
【００２６】
本明細書で用いられる用語「実質的に透明（ｓｕｂｓｔａｎｔｉａｌｌｙ  ｔｒａｎｓｐａｒｅｎｔ）」は、当業者によって理解され得るものであり、それが用いられる文脈に応じてある程度変動し得る。当業者にとって不明瞭な当該用語の使用がある場合、それが用いられる文脈を考慮して、当該用語は、材料が、当該材料に対して１０°の反射角で当該材料の２ｍｍの厚みを通して向けられた４００ｎｍの波長を有する光のビームの約７５％より大きい光透過を許容することを意味する。
【００２７】
本明細書で提供される実施形態は、一般に、エレクトロクロミックデバイスに関する。より具体的には、当該実施形態は、エレクトロクロミック材料にわたって電圧均一性を向上させるための抵抗コーティングを含むエレクトロクロミックデバイスに関する。
【００２８】
高電流負荷のエレクトロクロミックデバイスは、当該デバイスを横切る望ましくない電圧変動のために、動作中に不均一な外観を経験することがある。例えば、エッジバス配置を有する高電流負荷エレクトロクロミックデバイスは、エッジバスからの距離と共に増加するデバイスの領域を横切る電圧降下を経験することがある。このような電圧降下は、活性化されたときに当該デバイスに亘って均一な呈色を維持することができないエレクトロクロミックデバイスをもたらす可能性があり、これは望ましくない。エレクトロクロミックデバイスが当該デバイスの中心に実質的に均一に着色できないことは、虹彩効果と呼ばれることがある。
【００２９】
デバイスを横切る電圧降下は、エレクトロクロミック材料に利用可能な電流を増加させることによって対処することができる。しかしながら、エレクトロクロミック材料の応答は、それに印加され得る電圧の量に関して自己制限的であり得る。この理由のために、エレクトロクロミック材料に利用可能な電流を増加させる従来の努力は、エレクトロクロミック材料に電圧を供給する電極の導電率を増加させることを試みた。このアプローチは、電極に供給される駆動電圧を増加させることなく、エレクトロクロミック材料に利用可能な電流を増加させることを可能にする。電極の導電率を高めるための現在の努力は、透明電極材料で技術的に実現可能な限界に近づいている。したがって、エレクトロクロミック材料に利用可能な電流を増加させるための他のアプローチが望ましい。
【００３０】
本技術は、エレクトロクロミック材料と当該エレクトロクロミック材料に電圧を供給する電極との間に抵抗層を配置することにより、エレクトロクロミック材料に印加される電圧を上昇させることなく、電極に印加される駆動電圧を増加させることができる、という発明者の発見を含む。このアプローチは、エレクトロクロミック材料に供給される電圧を許容範囲内に維持しながら、エレクトロクロミック材料の電流負荷要件を満たすために利用可能な電流を効果的に増加させる。低電圧で動作するように設計された既存のエレクトロクロミック材料を使用することができるので、この解決策は単純で費用効果が高い。さらに、このような配置を含むシステムの電流供給能力の増加は、面積の増加、セル間隔の減少、及びエレクトロクロミック色素濃度の増加、を伴うエレクトロクロミックデバイスの製造を可能にする。
【００３１】
図１を参照すると、上述したタイプの抵抗層を含むエレクトロクロミックデバイス１００の断面図が示される。エレクトロクロミックデバイスは、第１基板１１０と第２基板１２０とを含む。第１導電層１１２は、第１基板１１０上に配置され、第１抵抗層１１４は、第１導電層１１２とエレクトロクロミック材料１３０との間に配置される。同様に、第２導電層１２２は、第２基板１２０上に配置され、第２抵抗層１２４は、第２導電層１２２とエレクトロクロミック材料１３０との間に配置される。電圧源（図示せず）は、エレクトロクロミック材料１３０を横切って電圧を印加するように、第１導電層１１２及び第２導電層１２２に電気的に接続される。エレクトロクロミック材料１３０を横切るように電圧を印加すると、エレクトロクロミック材料の呈色が変化し、それによりエレクトロクロミックデバイス１００の外観が変化する。
【００３２】
いくつかの実施形態では、第１追加導電層１１６が、第１抵抗層１１４とエレクトロクロミック材料１３０との間に配置され得る。同様に、いくつかの実施形態では、第２追加導電層１２６が、第２抵抗層１２４とエレクトロクロミック材料１３０との間に配置され得る。追加導電層は、短い長さのスケールに亘っての抵抗層のばらつきから生じる電圧の不規則性を散逸させることによって、当該抵抗層にわたる任意のばらつきを制御する働きをする。追加導電層は、導電層に直接電気的に接続されてはいない。第１基板１１０、第１導電層１１２、第１抵抗層１１４及び追加導電層は、第１パネルとして提供され得る。第２基板１２０、第２導電層１２２、第１抵抗層１２４及び第２追加導電層１２６は、第２パネルとして提供され得る。第１パネル及び第２パネルは、シール１４０によって接合され得て、エレクトロクロミック材料１３０が含まれるセルを生成し得る。
【００３３】
いくつかの実施形態では、エレクトロクロミックデバイス１００は、第２基板１２０上に配置された反射層１５０を含む鏡であり得る。反射層１５０は、第２導電層１２２が上に配置された第２基板１２０の表面と対向する第２基板１２０の表面に配置され得る。あるいは、第２導電層１２２または第２追加導電層１２６は、反射性であり得る。
【００３４】
いくつかの実施形態では、エレクトロクロミックデバイスは、反射層１５０を含まない窓であり得る。エレクトロクロミックデバイスが窓である場合、第１基板１１０、第１導電層１１２、第１抵抗層１１４、第１追加導電層１１６、第２基板１２０、第２導電層１２２、第２抵抗層１２４、及び第２追加導電層１２６は、透明または実質的に透明である。本明細書中で使用される「透明」とは、可視光及び場合により近赤外光に対する透明度を指し得る。さらに、エレクトロクロミックデバイスが窓である場合、エレクトロクロミック材料１３０は、エレクトロクロミックデバイスが活性化状態または非活性化状態のいずれかにあるとき、透明または実質的に透明である。本明細書で使用されるように、エレクトロクロミックデバイスの「活性状態」とは、エレクトロクロミック材料１３０に電圧が印加された状態である。
【００３５】
第１基板１１０及び第２基板２２０は、集約的に基板と呼ばれるが、例えば、ホウケイ酸ガラス、ソーダ石灰ガラス、天然及び合成ポリマー樹脂、プラスチック、及び／または、ポリエステル（例えば、ＰＥＴ）、ポリイミド（ＰＩ）、ポリカーボネート、ポリスルホン、ポリエチレンナフタレート（ＰＥＮ）、エチレンビニルアセタート（ＥＶＡ）、アクリレートポリマー、ならびにＴｏｐａｓ（登録商標）を含む混合物（コンポーネント）、などの電磁スペクトルの可視領域において透明または実質的に透明な任意の適切な材料から製造され得る。いくつかの実施形態では、基板はガラスまたはプラスチックシートであり得る。基板を形成する材料のタイプは、使用温度、放射線暴露、及び強度要件などの意図される使用条件に基づいて選択され得る。基板の物理的寸法は、当該基板が所望の物理的特性を示すように選択され得る。さらに、いくつかの実施形態では、基板は、当該基板、エレクトロクロミック材料１３０、またはエレクトロクロミックデバイス１００の他の素子、に対する紫外線の損傷を防止するための紫外線吸収材料または層を含むことができる。エレクトロクロミックデバイスが鏡である実施形態では、第２基板１２０は、不透明及び／または反射性の金属、ガラス、ポリマー、セラミックまたは複合材料のような、透明でないまたは実質的に透明でない材料から製造され得る。いくつかの実施形態では、第１基板１１０及び第２基板１２０は、同じ材料から製造され得て、同じ厚さを有してもよい。他の実施形態では、第１基板１１０は、第２基板１２０とは異なる材料から形成され得て、及び／または、異なる厚さを有し得る。
【００３６】
第１導電層１１２、第１追加導電層１１６、第２導電層１２２、及び第２追加導電層１２６は、本明細書では総称して導電層と呼ばれるが、透明または実質的に透明な導電性材料のような任意の適切な導電性材料であってもよい。そのような導電層は、その全体が当該参照により本明細書に組み込まれる米国特許出願公開第２０１６／０２６６４６０号に記載されているものを含むが、それらに限定されるものではない。
【００３７】
導電層は、インジウムスズ酸化物（ＩＴＯ）、酸化スズ、フッ素ドープ酸化スズ（ＦＴＯ）、酸化亜鉛、ドープ酸化亜鉛、インジウム亜鉛酸化物、等の当該技術分野で公知の透明な導電性酸化物から形成され得る。いくつかの実施形態では、導電層はＩＴＯを含む。導電層は、鏡の場合の反射または窓の場合の透明度に実質的に影響を与えないような寸法を有する導電性ナノワイヤコーティングまたは導電性金属メッシュ材料であってもよく、及び／またはそれを含んでもよい。例えば、メッシュまたはナノワイヤコーティングは、５０％より大きい透過率を有し得る。上記実施形態のいずれにおいても、メッシュは、６０％よりも大きい、７０％よりも大きい、８０％よりも大きい、または９０％よりも大きい透過率を有し得る。例示的ナノワイヤコーティング、または導電性金属メッシュ材料は、銀、金、ステンレス鋼、アルミニウム、銅、ニッケル、モリブデン、タングステン、イリジウム、ロジウム、ルテニウム、プラチナ、コバルト、パラジウム、クロム、チタン、及びそれらの合金を含むが、これらに限定されるものではない。ナノワイヤ系フィルムは、溶液コート法、印刷法、フォトグラフィック法、ローリングリトグラフィー、または自己組織化によって形成され得る。溶液コート法による膜の例には、Ｃａｍｂｒｉｏｓ  Ｔｅｃｈｎｏｌｏｇｉｅｓ  ＣｏｒｐｏｒａｔｉｏｎのＣｌｅａｒＯｈｍ（商標）（１０〜３００Ω／□、＞８０％Ｔ）、及びＣａｒｅｓｔｒｅａｍ  Ａｄｖａｎｃｅｄ  ＭａｔｅｒｉａｌｓのＦｌｅｘｘ（商標）（１０〜１００Ω／□、＞８０％Ｔ）が含まれる。これらの膜は、ＰＥＴ系である。自己組織化により生成されるナノワイヤ系フィルムは、Ｃｉｍａ  ＮａｎｏＴｅｃｈのＳａｎｔｅ（登録商標）（１０〜１００Ω／ｓｑ．、＞８０％Ｔ）である。導電性金属メッシュ膜は、印刷、ローリングリトグラフィー、及びフォトグラフィック法を含む多数の方法を用いて生成される。Ａｐｐｌｉｅｄ  ＮａｎｏｔｅｃｈのＥｘｃｌｕｃｅｎｔ（商標）フィルム（＜０．１Ω／ｓｑ．、８０％Ｔ）は、印刷法を通して生成される。Ｒｏｌｉｔｈ  Ｉｎｃ．のＮａｎｏＷｅｂ（商標）金属メッシュ（５Ω／ｓｑ．、＞８０％Ｔ）は、ローリングリトグラフィーを通して生成される。Ｆｕｊｉｆｉｌｍは、ハロゲン化銀フォトグラフィック法を用いて生成されるＥｘｃｌｅａｒ（商標）金属メッシュ（１〜５０Ω／ｓｑ．、＞８０％Ｔ）を提供する。導電材料はまた、米国特許第７，８３０，５８３号及び第８，３６８，９９２号に開示されるような、絶縁体／金属／絶縁体スタック（「ＩＭＩスタック」）であってもよく、及び／またはそれらを含んでもよい。絶縁体は、ＩＴＯなどの透明導電性酸化物であってもよく、金属は、銀などの導電性金属であってもよい。このような構造は、８０％よりも高い透過率と１１０ｎｍよりも小さい厚みとを有すると同時に、５〜９Ω／ｓｑ．のシート抵抗を得ることが可能であるが、これは、８６０ｎｍの厚みで５Ω／ｓｑ．を有するプラスチック上のＩＴＯコーティングよりもずっと小さい。さらに、メッシュ、ナノワイヤコーティング、及び／またはＩＭＩスタックは、１０００Ω／ｓｑ．未満のシート抵抗を有することができる。これは、１０Ω／ｓｑ．��満、１Ω／ｓｑ．未満、０．５Ω／ｓｑ．未満、０．２Ω／ｓｑ．未満、０．１Ω／ｓｑ．未満、０．０５Ω／ｓｑ．未満、または０．０１Ω／ｓｑ．未満のシート抵抗を有することができる。上記の実施形態のいずれにおいても、メッシュは、約０．０００１Ω／ｓｑ．〜約５０Ω／ｓｑ．のシート抵抗を有することができる。これは、約０．０００１Ω／ｓｑ．〜約１０Ω／ｓｑ．、約０．０００１Ω／ｓｑ．〜約５Ω／ｓｑ．、約０．０００１Ω／ｓｑ．〜約１Ω／ｓｑ．約０．００１Ω／ｓｑ．〜約１０Ω／ｓｑ．、約０．００１Ω／ｓｑ．〜約１Ω／ｓｑ．のシート抵抗を有する、メッシュ、ナノワイヤコーティング、及びＩＭＩスタックを含み得る。
【００３８】
導電層は、いくつかの実施形態によれば、０．１〜１，０００Ωスクエアのシート抵抗を示すことができる。これには、１〜１，０００Ωスクエア、１〜１００Ωスクエア、または１〜５０Ωスクエアが含まれる。導電層は、第１及び第２基板との十分な結合強度、導電性、耐腐食性を確保するように選択され得る。エレクトロクロミックデバイスが鏡である実施形態では、第２導電層１２２及び／または第２追加導電層１２６は、透明でなくてもよいし、実質的に透明でなくてもよい。
【００３９】
本明細書で抵抗層と総称される第１抵抗層１１４及び第２抵抗層１２４は、透明または実質的に透明な抵抗材料などの任意の適切な抵抗材料であり得る。抵抗層は、少なくとも約１，０００Ωスクエア以上及び約１０，０００Ωスクエア未満、例えば約１，０００Ωスクエア〜約６，０００Ωスクエア、の抵抗を有することができる。いくつかの実施形態では、抵抗層は、約３，０００Ωスクエアの抵抗を有することができる。他の実施形態では、抵抗層は、約１，０００Ωスクエア〜約１０，０００Ωスクエアの抵抗を有する。様々な他の実施形態において、抵抗層は、約１，０００Ωスクエア〜約６，０００Ωスクエア、または約２，０００Ωスクエア〜約４，０００Ωスクエア、の抵抗を有する。抵抗層は、駆動電圧が低下されて、エレクトロクロミック材料の最小発色電位よりも高くかつ損傷電位よりも低い最大電圧を印加するように、選択され得る。いくつかの実施形態では、抵抗層は、酸化二ケイ化チタン、アンドープ酸化スズ、セラミック、ポリマー、及びポリマー／ナノ粒子複合体、を含むことができる。抵抗層は、導電層との十分な結合強度を生成する材料から形成され得て、抵抗層の厚さは、抵抗層を透明または実質的に透明にするように選択され得る。
【００４０】
エレクトロクロミック材料１３０は、単層、単相エレクトロクロミック材料、多層エレクトロクロミック材料、または多相エレクトロクロミック材料のような、任意の適切なエレクトロクロミック材料であり得る。例示的なエレクトロクロミック材料は、各々が当該参照によってその全体が本明細書に組み込まれる、米国特許第４，９０２，１０８号、第５，８８８，４３１号、第５，９４０，２０１号、第６，０５７，９５６号、第６，２６８，９５０号、第６，６３５，１９４号、及び第８，９２８，９６６号、米国特許出願公開第２００２／００１５２１４号、及び第２０１６／０３７７９４６号、及び米国特許出願第１５／０６５，８０８号に記載のものを含む。アノード及びカソードのエレクトロクロミック材料はまた、米国特許第６，２４９，３６９号に記載されているような結合材料を含み得る。また、エレクトロクロミック材料の濃度は、米国特許第６，１３７，６２０号に教示されるように選択可能である。エレクトロクロミック材料は、特定の電圧への暴露時に１または複数の波長でその消光係数の変化を示すことがあり、この挙動は、エレクトロクロミック材料の色または透過率の変化として観察され得る。いくつかの実施形態では、エレクトロクロミック材料は、印加電圧に応答してエレクトロクロミックデバイスの外観に変化を生じ得る。
【００４１】
シール１４０は、樹脂材料などの任意の適切なシール材料であり得る。シール材料は、導電層との十分な結合強度を生じるように選択され得る。シール１４０は、エレクトロクロミックデバイスのセル空間内にエレクトロクロミック材料を維持するように構成され、エレクトロクロミック材料１３０に不溶性または実質的に不溶性である材料で形成され得る。シール１４０は、エポキシ材料、ウレタン材料、シアノアクリレート材料、アクリル材料、ポリイミド材料、ポリアミド材料、ポリスルフィド材料、フェノキシ樹脂、ポリオレフィン材料、シリコーン材料、またはそれら任意の２つ以上の組合せ、から形成され得る。
【００４２】
いくつかの実施形態では、エレクトロクロミックデバイスは、感知電極を含み得る。当該感知電極は、エレクトロクロミック材料に印加される電圧を測定するように構成され得る。制御回路または制御デバイスが、測定された電圧を利用して、エレクトロクロミック材料に印加される電圧を約１．２Ｖのような所望の範囲に維持するために、電圧源によって供給される駆動電圧を調整することができる。エレクトロクロミック材料において所望の電圧を生成するのに必要な駆動電圧は、温度などの環境要因に依存し得る。この理由のために、感知電極は、電気化学デバイスが様々な環境条件に供され得る用途において特に有益であり得る。
【００４３】
エレクトロクロミックデバイスのための電極は、任意の適切なプロセスによって形成され得る。いくつかの実施形態では、電極は、基板上に導電層を配置することによって形成され得る。導電層は、化学蒸着（ＣＶＤ）プロセスまたは物理蒸着プロセス（ＰＶＤ）などの任意の適切な堆積プロセスによって形成され得る。いくつかの実施形態では、導電層は、スパッタリング堆積プロセスによって形成され得る。
【００４４】
次に、抵抗層は、任意の適切な堆積プロセスによって導電層の上に配置され得る。いくつかの実施形態では、抵抗層は、スパッタリング堆積プロセスなどのＣＶＤまたはＰＶＤプロセスによって形成され得る。
【００４５】
次に、追加導電層は、任意の適切な堆積プロセスによって抵抗層の上に配置することができる。いくつかの実施形態では、抵抗層は、スパッタリング堆積プロセスなどのＣＶＤまたはＰＶＤプロセスによって形成され得る。追加導電層は、導電層と同じ堆積プロセスを利用して配置され得る。
【００４６】
いくつかの実施形態では、犠牲材料が、抵抗層の堆積の前に導電層の一部の上に配置され得る。犠牲材料は、抵抗層及び追加導電層の堆積の完了後に電極から除去され得る、クロムを含む材料のような任意の適切な材料であり得る。図２は、導電層２２２の一部の上に配置され、抵抗層２２４及び追加導電層２２６の下に配置された犠牲材料２３０を含む電極２００を示す。電極２００は、導電層がその上に配置された基板２００を含む。図３に示すように、犠牲材料の除去は、当該犠牲材料上に配置された抵抗層及び追加導電層の部分を除去することによって、導電層２２２へのアクセス２３２を提供する。犠牲材料を除去することにより、電圧源を導電層に便利に接続することができる。犠牲材料は、導電層ないし基板を損傷しない任意の適切なプロセスによって除去され得る。いくつかの実施形態では、犠牲材料は、レーザアブレーションプロセスによって除去され得る。
【００４７】
その後、電極は、組み立ててエレクトロクロミックデバイスを形成するように組み立てられ得る。電極は、エレクトロクロミック材料で充填されるエレクトロクロミックセルを形成するために組み立てられてもよい。エレクトロクロミックセル間隔は、電極間の距離によって決定され得る。セル間隔は、約２０μｍ〜約６００μｍのように、約１０μｍ〜約７５０μｍの範囲であり得る。いくつかの実施形態では、セル間隔は約１３５μｍであり得る。いくつかの実施形態では、所望のセル間隔を維持するために電極間にガラスまたはポリマービーズのようなスペーサが配置され得る。エレクトロクロミックセルの開放端はシールで閉鎖されている。当該シールはまた、電極アセンブリを一緒に接合するのにも役立ち得る。
【００４８】
次に、エレクトロクロミックセルがエレクトロクロミック材料で充填される。次いで、エレクトロクロミック材料がエレクトロクロミックセルに供給される開口部は、プラグまたはシールによって閉鎖され得る。閉鎖されたエレクトロクロミックセルは、エレクトロクロミック材料がエレクトロクロミックデバイスから漏れ出ること及び／または大気に曝されることを防止する。
【００４９】
エレクトロクロミックデバイスの製造はまた、電圧源及び制御回路から電極への電気的接続の確立を含むことができる。電気的接続は、当技術分野で公知のタイプの配線及びはんだ接続などの任意の適切な手段によって確立され得る。電圧源は、任意の適切な電圧源であってもよく、直流電圧源であってもよい。いくつかの実施形態では、電圧源は任意の適切な電圧源であってもよく、約１２Ｖ以下で動作する直流電圧源であってもよい。制御回路は、コンピュータ制御回路などであって、エレクトロクロミックデバイスに供給される電圧を変更することができる。
【００５０】
抵抗層の効果を確認するために、エレクトロクロミックデバイスをＬＴ  ＳＰＩＣＥソフトウェアでシミュレートした。モデル化されたエレクトロクロミックデバイスは、１ｃｍ×１０ｃｍであり、片面から給電された。エレクトロクロミックデバイスは、シート抵抗４．２５Ωスクエアでモデル化され、エレクトロクロミック材料は１，４３０Ωスクエア（１．２Ｖで０．０００８３ｍＡの定常電流）の抵抗を有する。上述したタイプの抵抗層を有さないエレクトロクロミックデバイスを図４に示す。このシミュレーションは、エレクトロクロミックデバイスのベースライン性能を確立するために用いられた。当該シミュレーションは、１３７μｍのセル間隔に基づいている。図４に示すシミュレーションにおいて、素子Ｒ１〜Ｒ１０は第１導電層に対応し、素子Ｒ２１〜Ｒ３０はエレクトロクロミック材料に対応し、素子Ｒ１１〜Ｒ２０は第２導電層に対応する。１．２Ｖの電源からの駆動電圧を有する、図４に示す回路のＤＣスイープシミュレーションは、ノードＲ１ーＲ２１を横切って１．１７Ｖ、ノードＲ１０−Ｒ３０を横切って１．０４５Ｖ、の測定電圧を生じた。したがって、抵抗層を含まないエレクトロクロミックデバイスは、当該デバイスを横切って１２５ｍＶの電圧降下を示した。
【００５１】
図５は、第１導電層に対応する素子Ｒ１〜Ｒ１０と、エレクトロクロミック材料に対応する素子Ｒ２１〜Ｒ３０と、の間に配置された素子Ｒ３１〜Ｒ４０に対応する抵抗層を有するエレクトロクロミックデバイスシミュレーションを示す。抵抗層素子Ｒ３１〜Ｒ４０は、３００Ωの抵抗によってモデル化される。ノードＲ３１−Ｒ２１を横切る１．２Ｖの測定電圧を生成する電源からの駆動電圧を有する図５に示す回路のＤＣスイープシミュレーションの結果、ノードＲ４０−Ｒ３０を横切る測定電圧は１．１０３Ｖとなる。図５の抵抗層を有するエレクトロクロミックデバイスは、当該デバイスを横切って９７ｍＶの電圧降下を示した。
【００５２】
図６は、抵抗層素子Ｒ３１〜Ｒ４０が１，０００Ωの抵抗でモデル化されている点を除いて、図５に示すデバイスと同様のエレクトロクロミックデバイスシミュレーションを示す。ノードＲ３１−Ｒ２１両端で１．２Ｖの測定電圧を生成する電源からの駆動電圧を有する図６に示す回路のＤＣスイープシミュレーションの結果、ノードＲ４０−Ｒ３０を横切る測定電圧は１．１７５Ｖとなる。図６の抵抗層を有するエレクトロクロミックデバイスは、当該デバイスを横切って２５ｍＶの電圧降下を示した。
【００５３】
図７は、第２抵抗層がエレクトロクロミック材料と第２導電層との間に設けられている状態で、図６に示されるデバイスと同様のエレクトロクロミックデバイスシミュレーションを示す。第２抵抗層は、素子Ｒ４１〜Ｒ５０に対応し、１，０００Ωの抵抗でモデル化されている。電力供給端部に最も近いノードでエレクトロクロミック材料を横切って１．２Ｖの測定電圧を生成する電源からの駆動電圧を有する、図７に示す回路のＤＣスイープシミュレーションの結果、電力供給端部から最も遠いノードでエレクトロクロミック材料を横切って１．０８Ｖの測定電圧となる。駆動電圧は２．９５Ｖであった。したがって、図７に示すエレクトロクロミックデバイスは、当該デバイスを横切って１２０ｍＶの電圧降下を示した。エレクトロクロミックデバイスはまた、３，０００Ωの抵抗でモデル化された抵抗層でシミュレートされた。
【００５４】
電力供給端部に最も近いノードでエレクトロクロミック材料を横切って１．１４２Ｖの測定電圧を生成する、１．２Ｖの駆動電圧を有する図７に示す回路のＤＣスイープシミュレーションは、電力供給端部から最も遠いノードでエレクトロクロミック材料を横切って０．８９２Ｖの測定電圧であった。したがって、図７に示すエレクトロクロミックデバイスは、１．２Ｖの駆動電圧が使用された場合に、当該デバイスを横切って０．２５Ｖの電圧降下を示した。
【００５５】
ソフトウェアシミュレーションによって予測された挙動を確認するために、エレクトロクロミックデバイスの実験室シミュレーションが作成された。図８に示すように、左側に、各電極に３，０００Ωの抵抗層を有するエレクトロクロミックデバイスが作製され、右側に、抵抗層のないエレクトロクロミックデバイスが対照として作製された。発光ダイオード（ＬＥＤ）が、エレクトロクロミック材料をシミュレートするために使用された。なぜなら、ＬＥＤ素子は、エレクトロクロミック材料といくつかの類似点を有し、効果の視覚的実証を可能にするからである。図９は、１２Ｖの駆動電圧での３，０００Ωの抵抗層を有するデバイスの照明応答を示す。図９のＬＥＤ素子によって生成される光強度は、デバイス全体にわたって実質的に均一である。図１０は、２．２Ｖの駆動電圧での抵抗層のないデバイスの照射応答を示す。ＬＥＤ素子によって生成される光強度は、デバイスの電力供給端部からの距離が増加するにつれ、著しい減少を示した。図９及び図１０の画像は、まぶしさ（グレア）を最小にするフィルタを用いて生成された。
【００５６】
シミュレートされたエレクトロクロミックデバイスは、そのようなデバイスの動作傾向に関する情報を生成した。図１１は、抵抗層インピーダンスの関数として、電力供給（バスされた）端部から、当該電力供給端部から１０ｃｍの点までの、エレクトロクロミック材料を横切る電圧降下を示す。図１１に示すように、抵抗層インピーダンスが増加すると電圧降下が減少する。図１２は、抵抗層インピーダンスの関数として、エレクトロクロミックデバイスの電力供給端部で、エレクトロクロミック構成要素を横切る１．２Ｖの電圧を達成するために必要な駆動電圧を示す。図１２に示すように、駆動電圧は、抵抗層インピーダンスが増加するにつれて増加する。図１１及び図１２に示すグラフは、上述のタイプのＬＴ  ＳＰＩＣＥシミュレーションを利用して作成された。
【００５７】
図１３は、エレクトロクロミック材料を横切る電位の関数として当該エレクトロクロミック材料に供給される電流を示す。図１３に報告されたデータは、上述のＬＥＤ素子を含む実験室シミュレーションを使用して作成された。図１３に示すように、抵抗層をモデリングする３，０００Ω抵抗器を含むデバイスは、当該デバイスに関連するＩ−Ｅ曲線の「曲げ」を誘発する。抵抗層を含むことにより、所与の電流を発生させるのに必要な電圧を約１．５Ｖ以上に上昇させる。
【００５８】
抵抗層を含むエレクトロクロミックデバイスの包含に関して上に説明された原理は、任意のエレクトロクロミックデバイスに適用され得る。例えば、エレクトロクロミックデバイスは、窓、鏡またはディスプレイであり得る。
【００５９】
本明細書で使用される用語は、特定の実施形態を説明することを意図しており、限定することを意図するものではない。本明細書で使用されるとき、用語「ｃｏｍｐｒｉｓｅｓ」及び／または「ｃｏｍｐｒｉｓｉｎｇ」は、記載された特徴、整数、ステップ、動作、要素、及び／または構成要素の存在を特定するが、１つまたは複数の他の機能、整数、ステップ、動作、要素、及び／または構成要素の存在または追加を除外しない。
【００６０】
前述の説明に関して、本開示の範囲から逸脱することなく、使用される構成材料並びに部品の形状、サイズ、及び配置の事項に関して、詳細に変更を加えられ得ることが理解されるべきである。本明細書で使用される「実施形態」という用語は、必ずしもというわけではないが、同じ実施形態を指す。本明細書に記載された実施形態は単なる例示である。本発明の基本的な範囲から逸脱することなく、他のさらなる実施形態を考案することができる。
【００６１】
本技術は以下のアルファベット文字の段落に列挙された特徴及び特徴の組合せを含むことができるが、これに限定されるものではない。以下の段落は、添付の特許請求の範囲を限定するものとして解釈されるべきではなく、あるいは、そのようなすべての特徴が必然的にそのような特許請求の範囲に含まれなければならないことを義務付けるものと解釈されるべきではない。
Ａ．  基板と、
前記基板上に配置された導電層と、
前記導電層上に配置された抵抗層と、
を備え、
前記基板、前記導電層及び前記抵抗層は、実質的に透明である
ことを特徴とするエレクトロクロミックデバイス用電極アセンブリ。
Ｂ．  前記抵抗層上に配置された追加導電層を更に備え、前記追加導電層は、実質的に透明である、段落Ａの電極アセンブリ。
Ｃ．  前記基板上に配置された前記導電層は、インジウムスズ酸化物を含む、段落Ａまたは段落Ｂの電極アセンブリ。
Ｄ．  前記抵抗層は、酸化二ケイ化チタンを含む、段落Ａ〜Ｃのいずれか１つに記載の電極アセンブリ。
Ｅ．  前記抵抗層は、約１，０００Ωスクエア〜約１０，０００Ωスクエアの抵抗を有する、段落Ａ〜Ｄのいずれか１つに記載の電極アセンブリ。
Ｆ．  前記基板は、ガラス材料またはポリマー材料を含む、段落Ａ〜Ｅのいずれか１つに記載の電極アセンブリ。
Ｇ．  第１基板と、
前記第１基板上に配置された第１導電層と、
前記第１導電層上に配置された第１抵抗層と、
エレクトロクロミック材料と、
第２基板と、
前記第２基板上に配置された第２導電層と、
前記第２導電層上に配置された第２抵抗層と、
を備え、
前記第１抵抗層は、前記第１導電層と前記エレクトロクロミック材料との間に配置され、
前記第２抵抗層は、前記第２導電層と前記エレクトロクロミック材料との間に配置される
ことを特徴とするエレクトロクロミックデバイス。
Ｈ．  前記エレクトロクロミック材料が前記エレクトロクロミックデバイスから漏れるのを防止するように構成された、及び／または、前記エレクトロクロミック材料の大気露出を防止するように構成された、少なくとも１つのシールをさらに含む、段落Ｇのエレクトロクロミックデバイス。
Ｉ．  前記第１導電層は、インジウムスズ酸化物を含む、段落Ｇまたは段落Ｈのエレクトロクロミックデバイス。
Ｊ．  前記第２導電層は、インジウムスズ酸化物を含む、段落Ｇ−１のいずれか１つに記載のエレクトロクロミックデバイス。
Ｋ．  前記第１抵抗層は、酸化二ケイ化チタンを含む、段落Ｇ〜Ｊのいずれか１つに記載のエレクトロクロミックデバイス。
Ｌ．  前記第２抵抗層は、酸化二ケイ化チタンを含む、段落Ｇ〜Ｋのいずれか１つに記載のエレクトロクロミックデバイス。
Ｍ．  前記第１抵抗層と前記エレクトロクロミック材料との間に配置された第１追加導電層と、前記第２抵抗層と前記エレクトロクロミック材料との間に配置された第２追加導電層と、をさらに含む、段落Ｇ〜Ｌのいずれか１つに記載のエレクトロクロミックデバイス。
Ｎ．  前記第１追加導電層は、インジウムスズ酸化物を含む、段落Ｍのエレクトロクロミックデバイス。
Ｏ．  前記第２追加導電層は、インジウムスズ酸化物を含む、段落Ｍまたは段落Ｎのエレクトロクロミックデバイス。
Ｐ．  前記エレクトロクロミックデバイスが、約１０μｍ〜約７５０μｍのエレクトロクロミックセル間隔を有する、段落Ｇ〜Ｏのいずれか１つに記載のエレクトロクロミックデバイス。
Ｑ．  前記第１抵抗層は、約１，０００Ωスクエア〜約１０，０００Ωスクエアの抵抗値を有し、前記第２抵抗層は、約１，０００Ωスクエア〜約１０，０００Ωスクエアの抵抗値を有する、段落Ｇ〜Ｐのいずれか１つに記載のエレクトロクロミックデバイス。
Ｒ．  前記第１基板は、ガラス材料またはポリマー材料を含む、段落Ｇ〜Ｑのいずれか１つに記載のエレクトロクロミックデバイス。
Ｓ．  前記第２基板は、ガラス材料またはポリマー材料を含む、段落Ｇ〜Ｒのいずれか１つに記載のエレクトロクロミックデバイス。
Ｔ．  前記エレクトロクロミックデバイスは、窓または鏡である、段落Ｇ〜Ｓのいずれか１つに記載のエレクトロクロミックデバイス。
Ｕ．  基板上に導電層を配置する工程と、
前記導電層の上に抵抗層を配置する工程と、
を備え、
前記基板、前記導電層及び前記抵抗層は、実質的に透明である
ことを特徴とするエレクトロクロミックデバイス用電極の製造方法。
Ｖ．  前記導電層は、インジウムスズ酸化物を含む、段落Ｕの方法。
Ｗ．  前記抵抗層は、酸化二ケイ化チタンを含む、段落Ｕまたは段落Ｖの方法。
Ｘ．  前記基板は、ガラス材料またはポリマー材料を含む、段落Ｕ〜Ｗのいずれか１つに記載の方法。
Ｙ．  前記抵抗層上に追加導電層を配置する工程を更に備え、前記追加導電層は実質的に透明である、段落Ｕ〜Ｘのいずれか１つに記載の方法。
Ｚ．  前記追加導電層は、インジウムスズ酸化物を含む、段落Ｙの方法。
ＡＡ．  前記導電層の上に前述の抵抗層を配置する工程の前に、前記導電層の一部の上に犠牲材料を配置する工程と、前記抵抗層の堆積後に前記犠牲材料を除去する工程と、をさらに含む、段落Ｕ〜Ｚのいずれか１つに記載の方法。
ＡＢ．  前記犠牲材料を除去する工程は、レーザアブレーションプロセスを含む、段落ＡＡの方法。
ＡＣ．  前記犠牲材料は、クロムを含む、段落ＡＡまたは段落ＡＢの方法。
ＡＤ．  前記抵抗層を配置する工程は、スパッタリング堆積プロセスまたは湿式化学コーティングを含む、段落Ｕ〜ＡＣのいずれか１つに記載の方法。
ＡＥ．  前記導電層を配置する工程は、化学蒸着プロセスまたは物理蒸着プロセスを含む、段落Ｕ〜ＡＤのいずれか１つに記載の方法。
【００６２】
他の実施形態については以下の請求項において規定される。
【図１】
2019520602.tif 000003
【図２】
2019520602.tif 000004
【図３】
2019520602.tif 000005
【図４】
2019520602.tif 000006
【図５】
2019520602.tif 000007
【図６】
2019520602.tif 000008
【図７】
2019520602.tif 000009
【図８】
2019520602.tif 000010
【図９】
2019520602.tif 000011
【図１０】
2019520602.tif 000012
【図１１】
2019520602.tif 000013
【図１２】
2019520602.tif 000014
【図１３】
2019520602.tif 000015
【国際調査報告】
2019520602.tif 000016
2019520602.tif 000017