(57)【要約】  本願では、OLEDの発光強度を検出するように配置された光センサーと、第1の薄膜トランジスタ(TFT)と、第2のTFTと、第3のTFTと、第4のTFTと、第5のTFTと、第6のTFTと、第1のキャパシタと、第2のキャパシタとを備えた、有機発光ダイオード（OLED）の発光を制御するための発光制御回路が公開されている。
2019525209.tif 000002
【特許請求の範囲】
【請求項１】
有機発光ダイオードの発光を制御するための発光制御回路であって、
有機発光ダイオードの発光強度を検出するように配置された光センサーと、
第1の薄膜トランジスタと、
第2の薄膜トランジスタと、
第3の薄膜トランジスタと、
第4の薄膜トランジスタと、
第5の薄膜トランジスタと、
第6の薄膜トランジスタと、
第1のキャパシタと、
第2のキャパシタと、を備え、
第1のキャパシタは、電圧レベルVcomが提供されるように配置された第1の端子と、第1の共通ノードに結合された第2の端子とを有し、前記第1の共通ノードは、光センサーのアノードと、第1の薄膜トランジスタのソースノードと、第2の薄膜トランジスタのソースノードとによって共有され、
第1の薄膜トランジスタは、第1の制御信号によって控制されるゲートと、電圧レベルVcomが提供されるように配置されたドレインノードとを有し、
第2の薄膜トランジスタは、第2の制御信号によって控制されるゲートと、第3の薄膜トランジスタのゲートと第4の薄膜トランジスタのゲートに結合されるドレインノードとを有し、
第3の薄膜トランジスタは、システム高電圧レベルVGHが提供されるように配置されたソースノードと、第2の共通ノードに結合されるドレインノードとを有し、前記第2の共通ノードは、第5の薄膜トランジスタのドレインノードと第2のキャパシタの第1の端子によって共有され、
第4の薄膜トランジスタは、システム高電圧レベルVGHが提供されるように配置されたソースノードを有し、
第2のキャパシタは、第3の制御信号が提供されるように配置された第2の端子を有し、
第5の薄膜トランジスタは、第4の制御信号によって制御されるゲートと、システム低電圧レベルVGLが提供されるように配置されたソースノードとを有し、
第6の薄膜トランジスタは、第2の共通ノードに結合されるゲートと、第5の制御信号が提供されるように配置されたソースノードと、第4の薄膜トランジスタのドレインノードに結合される、発光制御信号を出力するためのドレインノードとを有する発光制御回路。
【請求項２】
前記光センサーは、有機発光ダイオードのベース基板上のPN接合を含むことを特徴とする、請求項1に記載の発光制御回路。
【請求項３】
前記PN接合は、システム低電圧レベルにあるP+ドーピング半導体領域のカソードと、前記第1の共通ノードに結合されるN+ドーピング半導体領域のアノードと、前記P+ドーピング半導体領域と前記N+ドーピング半導体領域との間の非晶質半導体真性領域と、を有するように配置されたPIN光電ダイオードであることを特徴とする、請求項2に記載の発光制御回路。
【請求項４】
前記PIN光電ダイオードは、光電流を生成して前記第1の共通ノードの電圧レベルが電圧レベルVcomから第1の量で下降して下降後の電圧レベルに達するようにするために、1つの期間内の有機発光ダイオードの発光強度を検出するように配置され、前記第1の量はP+ドーピング半導体領域とN+ドーピング半導体領域のドーピング属性に依存することを特徴とする、請求項3に記載の発光制御回路。
【請求項５】
第2の制御信号が第2の薄膜トランジスタをターンオンさせる場合、第1の共通ノードの電圧レベルは、第4の薄膜トランジスタをターンオンさせるのに足る低さのレベルまで下降することを特徴とする、請求項4に記載の発光制御回路。
【請求項６】
前記発光制御信号は、有機発光ダイオードのトランジスタ閾値電圧シフトを補償するように配置された画素駆動回路に用いられる入力信号であることを特徴とする、請求項1に記載の発光制御回路。
【請求項７】
前記発光制御信号は、1つの連続的な時間スパンにおける1つまたは複数の断続的な期間において、前記有機発光ダイオードの発光をターンオフするに足る高電圧レベルであって、前記第5の制御信号は、前記連続的な時間スパンにおいて低電圧レベルを保持し、かつ前記発光制御信号は、前記第5の制御信号が高電圧レベルを保持する期間において、有機発光ダイオードの発光をターンオフするに足る前記高電圧レベルであることを特徴とする、請求項1に記載の発光制御回路。
【請求項８】
第3の制御信号、第4の制御信号、および第5の制御信号は画素駆動回路と共有されるクロック信号であることを特徴とする、請求項6に記載の発光制御回路。
【請求項９】
第1の制御信号は、光センサーをリセットするのに用いられる、単独で生成されるクロック信号であることを特徴とする、請求項1に記載の発光制御回路。
【請求項１０】
第2の制御信号は、第2の薄膜トランジスタをターンオンまたはターンオフに切り替えるのに用いられる、単独で生成されるクロック信号であることを特徴とする、請求項1に記載の発光制御回路。
【請求項１１】
第1の薄膜トランジスタ、第2の薄膜トランジスタ、第3の薄膜トランジスタ、第4の薄膜トランジスタ、第5の薄膜トランジスタ、および第6の薄膜トランジスタはいずれもP型トランジスタであることを特徴とする、請求項1に記載の発光制御回路。
【請求項１２】
請求項1の発光制御回路で有機発光ダイオードの発光を制御する駆動方法であって、
第1期間においては、第1の制御信号を、第1の薄膜トランジスタをターンオンさせるのに足り、第1の共通ノードを電圧レベルVcomに保持する低レベルに設け、第4の制御信号を、第5の薄膜トランジスタをターンオンさせるに足る低レベルに設けることによって、システム低電圧レベルVGLが第2の共通ノードへ伝送されるようにして第6の薄膜トランジスタをターンオンさせ、また、第2の制御信号を、第2の薄膜トランジスタをターンオフするに足り、さらに第3の薄膜トランジスタと第4の薄膜トランジスタをターンオフする高レベルに設け、
第2期間においては、第1の制御信号を、第1の薄膜トランジスタをターンオフさせるに足る高レベルに切り替え、第2の制御信号を、第2の薄膜トランジスタをターンオンさせるに足る低レベルに設け、光センサーは有機発光ダイオードが発光する、十分に高強度の光にさらされて光電流を生成することで、第1の共通ノードの電圧を電圧レベルVcomから、第3の薄膜トランジスタをターンオンさせる十分に低い電圧レベルに引き下げて、これによりシステム高電圧レベルVGHが第2の共通ノードに伝送されるようにして第6の薄膜トランジスタをターンオフし、第4の制御信号を、第5の薄膜トランジスタをターンオフするに足る高レベルに設け、また、第1の共通ノードの十分に低い電圧レベルにより第4の薄膜トランジスタをターンオンさせることにより、システム高電圧レベルVGHが第4の薄膜トランジスタのドレインノードに伝送されるようにし、
第3期間においては、第2の制御信号を、第2の薄膜トランジスタをターンオフして、さらに第3の薄膜トランジスタと第4の薄膜トランジスタをターンオフするための高レベルに切り替えて、第4の制御信号を低レベルに設けることによって、第5の薄膜トランジスタをターンオフさせ、さらに第2の共通ノードの電圧レベルを、第6の薄膜トランジスタをターンオンさせるに足る低電圧レベルまで下降させ、
第4期間においては、第1の薄膜トランジスタと、第2の薄膜トランジスタと、第3の薄膜トランジスタと、第4の薄膜トランジスタのターンオフを保持し、第4の制御信号を、第5の薄膜トランジスタをターンオフするに足る高レベルに切り替えて第2の共通ノードがフローティング状態となるように保持し、第3の制御信号を低レベルに切り替えて、第2の共通ノードの電圧を十分に低いレベルまで引き下げることで第6の薄膜トランジスタのターンオンを保持し、
第5期間においては、第1の薄膜トランジスタ、第2の薄膜トランジスタ、第3の薄膜トランジスタ、第4の薄膜トランジスタのターンオフを保持し、第4の制御信号を、第5の薄膜トランジスタをターンオンさせるに足る低レベルに切り替えて、第2の共通ノードの電圧を、第6の薄膜トランジスタをターンオンさせるシステム低電圧レベルまで引き下げ、
第6期間においては、第1の薄膜トランジスタと第2の薄膜トランジスタをターンオンさせて第1の共通ノードの電圧レベルVcomを保持することによって第3の薄膜トランジスタと第4の薄膜トランジスタのターンオフを保持し、第4の制御信号を、第5の薄膜トランジスタをターンオフするに足る高レベルに切り替えることで第2の共通ノードのフローティング状態を保持し、また、第3の制御信号を低レベルに設けることで第2の共通ノードの電圧を十分に低いレベルまで引き下げて第6の薄膜トランジスタのターンオンを保持することを含む、駆動方法。
【請求項１３】
第2期間において第6の薄膜トランジスタをターンオフし、かつ第4の薄膜トランジスタをターンオンさせることでシステム高電圧レベルVGHをそのソースノードからそのドレインノードに伝送し、第2期間内において、有機発光ダイオードの発光を間歇的にターンオフするために高電圧レベルの発光制御信号を出力することを特徴とする、請求項12に記載の駆動方法。
【請求項１４】
第3期間と第4期間においては、第4の薄膜トランジスタをターンオフして第6の薄膜トランジスタをターンオンさせることで、低電圧レベルに設置された第5の制御信号を第6の薄膜トランジスタのソースノードから第6の薄膜トランジスタのドレインノードに伝送させ、低電圧レベルを発光制御信号として出力して有機発光ダイオードの発光のオンを維持するために用いることを特徴とする、請求項12に記載の駆動方法。
【請求項１５】
第5期間においては、第4の薄膜トランジスタをターンオフして第6の薄膜トランジスタをターンオンさせることで、高電圧レベルに設置された第5の制御信号を第6の薄膜トランジスタのソースノードから第6の薄膜トランジスタのドレインノードに伝送させ、高電圧レベルを発光制御信号として出力して有機発光ダイオードの発光をオフするために用いることを特徴とする、請求項12に記載の駆動方法。
【請求項１６】
第1期間において、第1の制御信号は、第1の薄膜トランジスタのゲートに選択的に印加されるリセット信号であることを特徴とする、請求項12に記載の駆動方法。
【請求項１７】
第6期間において、第1の制御信号は、第1の薄膜トランジスタをターンオンさせるに足る低レベルを、第1の薄膜トランジスタのゲートに選択的に印加するリセット信号であって、さらに、第2の制御信号を、第2の薄膜トランジスタをターンオンさせるに足る低電圧レベルに設けることを特徴とする、請求項12に記載の駆動方法。
【請求項１８】
画像表示用の画素を複数含み、各画素が少なくとも1つの有機発光ダイオードを含む表示装置であって、
前記少なくとも1つの有機発光ダイオードは、ベース基板と、前記ベース基板上の薄膜トランジスタと、薄膜トランジスタの、基板から離れた片側上に位置する第1の電極層と、第1の電極層の、ベース基板から離れた片側上に位置する電界発光材料層と、電界発光材料層の、第1の電極層から離れた片側上に位置する第2の電極層と、
光センサーで検出された有機発光ダイオードの発光強度に基づいて画像表示期間の1つまたは複数の断続的な期間において有機発光ダイオードを選択的にターンオフするために発光制御信号を生成するように配置された請求項1の発光制御回路と、を含む表示装置。
【請求項１９】
有機発光ダイオードのトランジスタ閾値電圧シフトを補償するように配置された、発光制御回路に結合される画素駆動回路をさらに備えることを特徴とする、請求項18に記載の表示装置。
【請求項２０】
画素駆動回路は、発光制御信号によって制御されるゲートノードと、有機発光ダイオードに接続されたドレインノードと、を有するP型トランジスタを備えることを特徴とする、請求項19に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示技術分野に関するものであって、具体的には、発光制御回路、発光制御回路を備えた表示装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
有機発光ダイオード（OLED）表示器は、表示技術における研究の重点である。液晶表示（LCD）装置に比べて、OLED表示装置は、例えば、低電力消費、低製造コスト、自発光、より広い視野角およびより速い応答といった多くの利点を有する。よって、OLED表示器は、例えば、携帯電話、携帯情報端末（PDA）、デジタルカメラ、テレビ、タブレット型PCおよび、携帯型コンピュータに広く応用されている。
【発明の概要】
【課題を解決するための手段】
【０００３】
本発明では、有機発光ダイオード（OLED）の発光を制御するための発光制御回路であって、OLEDの発光強度を検出するように配置された光センサーと、第1の薄膜トランジスタ（TFT）と、第2のTFTと、第3のTFTと、第4のTFTと、第5のTFTと、第6のTFTと、第1のキャパシタと、第2のキャパシタと、を備え、第1のキャパシタは、電圧レベルVcomが提供されるように配置された第1の端子と、第1の共通ノードに結合された第2の端子とを有し、前記第1の共通ノードは、光センサーのアノードと、第1のTFT及び第2のTFTのソースノードとによって共有され、第1のTFTは、第1の制御信号によって控制されるゲートと、電圧レベルVcomが提供されるように配置されたドレインノードとを有し、第2のTFTは、第2の制御信号によって控制されるゲートと、第3のTFT及び第4のTFTのゲートに結合されるドレインノードとを有し、第3のTFTは、システム高電圧レベルVGHが提供されるように配置されたソースノードと、第2の共通ノードに結合されるドレインノードとを有し、前記第2の共通ノードは、第5のTFTのドレインノードと第2のキャパシタの第1の端子によって共有され、第4のTFTは、システム高電圧レベルVGHが提供されるように配置されたソースノードを有し、第2のキャパシタは、第3の制御信号が提供されるように配置された第2の端子を有し、第5のTFTは、第4の制御信号によって制御されるゲートと、システム低電圧レベルVGLが提供されるように配置されたソースノードとを有し、第6のTFTは、第2の共通ノードに結合されるゲートと、第5の制御信号が提供されるように配置されたソースノードと、第4のTFTのドレインノードに結合される、発光制御信号を出力するためのドレインノードとを有する発光制御回路を提供する。
【０００４】
任意で、前記光センサーは、OLEDのベース基板上のPN接合を含む。
【０００５】
任意で、前記PN接合は、システム低電圧レベルにあるP+ドーピング半導体領域のカソードと、前記第1の共通ノードに結合されるN+ドーピング半導体領域のアノードと、前記P+ドーピング半導体領域と前記N+ドーピング半導体領域との間の非晶質半導体真性領域と、を有するように配置されたPIN光電ダイオードである。
【０００６】
任意で、前記PIN光電ダイオードは、光電流を生成して前記第1の共通ノードの電圧レベルが電圧レベルVcomから第1の量で下降して下降後の電圧レベルに達するようにするために、1つの期間内のOLEDの発光強度を検出するように配置され、前記第1の量はP+ドーピング半導体領域とN+ドーピング半導体領域のドーピング属性に依存する。
【０００７】
任意で、第2の制御信号が第2のTFTをターンオンさせる場合、第1の共通ノードの電圧レベルは、第4のTFTをターンオンさせるのに足る低さのレベルまで下降する。
【０００８】
任意で、前記発光制御信号は、OLEDのトランジスタ閾値電圧シフトを補償するように配置された画素駆動回路に用いられる入力信号である。
【０００９】
任意で、前記発光制御信号は、1つの連続的な時間スパンにおける1つまたは複数の断続的な期間において、前記有機発光ダイオードの発光をターンオフするに足る高電圧レベルであって、前記第5の制御信号は前記連続的な時間スパンにおいて低電圧レベルを保持し、かつ前記発光制御信号は、前記第5の制御信号が高電圧レベルを保持する期間において、有機発光ダイオードの発光をターンオフするに足る前記高電圧レベルである。
【００１０】
任意で、第3の制御信号、第4の制御信号、および第5の制御信号は画素駆動回路と共有されるクロック信号である。
【００１１】
任意で、第1の制御信号は、光センサーをリセットするのに用いられる、単独で生成されるクロック信号である。
【００１２】
任意で、第2の制御信号は、第2のTFTをターンオンまたはターンオフに切り替えるのに用いられる、単独で生成されるクロック信号である。
【００１３】
任意で、第1のTFT、第2のTFT、第3のTFT、第4のTFT、第5のTFT、および第6のTFTはいずれもP型トランジスタである
【００１４】
一方、本発明は、前記発光制御回路で有機発光ダイオード（OLED）の発光を制御する駆動方法であって、第1期間においては、第1の制御信号を、第1のTFTをターンオンさせるのに足り、第1の共通ノードを電圧レベルVcomに保持する低レベルに設け、第4の制御信号を、第5のTFTをターンオンさせるに足る低レベルに設けることによって、システム低電圧レベルVGLが第2の共通ノードへ伝送されるようにして第6のTFTをターンオンさせ、また、第2の制御信号を、第2のTFTをターンオフするに足り、さらに第3のTFTと第4のTFTをターンオフする高レベルに設け、第2期間においては、第1の制御信号を、第1のTFTをターンオフさせるに足る高レベルに切り替え、第2の制御信号を、第2のTFTをターンオンさせるに足る低レベルに設け、光センサーはOLEDが発光する、十分に高強度の光にさらされて光電流を生成することで、第1の共通ノードの電圧を電圧レベルVcomから、第3のTFTをターンオンさせる十分に低い電圧レベルに引き下げて、これによりシステム高電圧レベルVGHが第2の共通ノードに伝送されるようにして第6のTFTをターンオフし、第4の制御信号を、第5のTFTをターンオフするに足る高レベルに設け、また、第1の共通ノードの十分に低い電圧レベルにより第4のTFTをターンオンさせることにより、システム高電圧レベルVGHが第4のTFTのドレインノードに伝送されるようにし、第3期間においては、第2の制御信号を、第2のTFTをターンオフして、さらに第3のTFTと第4のTFTをターンオフするための高レベルに切り替えて、第4の制御信号を低レベルに設けることによって、第5のTFTをターンオフさせ、さらに第2の共通ノードの電圧レベルを、第6のTFTをターンオンさせるに足る低電圧レベルまで下降させ、第4期間においては、第1のTFTと、第2のTFTと、第3のTFTと、第4のTFTのターンオフを保持し、第4の制御信号を第5のTFTをターンオフするに足る高レベルに切り替えて第2の共通ノードがフローティング状態となるように保持し、第3の制御信号を低レベルに切り替えて、第2の共通ノードの電圧を十分に低いレベルまで引き下げることで第6のTFTのターンオンを保持し、第5期間においては、第1のTFT、第2のTFT、第3のTFT、第4のTFTのターンオフを保持し、第4の制御信号を、第5のTFTをターンオンさせるに足る低レベルに切り替えて、第2の共通ノードの電圧を、第6のTFTをターンオンさせるシステム低電圧レベルまで引き下げ、第6期間においては、第1のTFTと第2のTFTをターンオンさせて第1の共通ノードの電圧レベルVcomを保持することによって第3のTFTと第4のTFTのターンオフを保持し、第4の制御信号を、第5のTFTをターンオフするに足る高レベルに切り替えることで第2の共通ノードのフローティング状態を保持し、また、第3の制御信号を低レベルに設けることで第2の共通ノードの電圧を十分に低いレベルまで引き下げて第6の薄膜トランジスタのターンオンを保持することを含む、駆動方法を提供する。
【００１５】
任意で、第2期間において第6のTFTをターンオフし、かつ第4のTFTをターンオンさせることでシステム高電圧レベルVGHをそのソースノードからそのドレインノードに伝送し、第2期間において、OLED発光を間歇的にターンオフするために高電圧レベルの発光制御信号を出力する。
【００１６】
任意で、第3期間と第4期間においては、第4のTFTをターンオフして第6のTFTをターンオンさせることで、低電圧レベルに設置された第5の制御信号を第6のTFTのソースノードから第6のTFTのドレインノードに伝送させ、低電圧レベルを発光制御信号として出力してOLED発光のオンを維持させるために用いる。
【００１７】
任意で、第5期間においては、第4のTFTをターンオフして第6のTFTをターンオンさせることで、高電圧レベルに設置された第5の制御信号を第6のTFTのソースノードから第6のTFTのドレインノードに伝送させ、高電圧レベルを発光制御信号として出力してOLED発光をオフするために用いる。
【００１８】
任意で、第1期間において、第1の制御信号は、第1のTFTのゲートに選択的に印加されるリセット信号である。
【００１９】
任意で、第6期間において、第1の制御信号は、第1のTFTをターンオンさせるに足る低レベルを、第1のTFTのゲートに選択的に印加するリセット信号であって、さらに、第2の制御信号を、第2のTFTをターンオンさせるに足る低電圧レベルに設ける。
【００２０】
また、本発明は、画像表示用の画素を複数含み、各画素が少なくとも1つの有機発光ダイオード（OLED）を含む表示装置であって、前記少なくとも1つのOLEDは、ベース基板と、前記基板上の薄膜トランジスタと、薄膜トランジスタの、基板から離れた片側上に位置する第1の電極層と、第1の電極層の、ベース基板から離れた片側上に位置する電界発光材料層と、電界発光材料層の、第1の電極層から離れた片側上に位置する第2の電極層と、光センサーで検出されたOLEDの発光強度に基づいて画像表示期間の1つまたは複数の断続的な期間においてOLEDを選択的にターンオフするために発光制御信号を生成するように配置された前記発光制御回路と、を含む表示装置を提供する。
【００２１】
任意で、前記表示装置は、OLEDのトランジスタ閾値電圧シフトを補償するように配置された、発光制御回路に結合される画素駆動回路をさらに備える。
【００２２】
任意で、画素駆動回路は、発光制御信号によって制御されるゲートノードと、OLEDに接続されたドレインノードと、を有するP型トランジスタを備える。
【００２３】
以下の図面は、各種の開示された実施例に基づく説明を目的とした例示に過ぎず、また、本発明の範囲を限定するという意図はない。
【図面の簡単な説明】
【００２４】
【図１】従来のOLED構造の模式断面図である。
【図２】一部の実施例における、OLED構造の模式断面図である。
【図３】一部の実施例における、トランジスタ閾値電圧シフトがOLED発光電流へ与える影響を補償する画素駆動回路を示す。
【図４】図3の画素駆動回路を作動させるためのタイミング波形である。
【図５Ａ】一部の実施例における発光制御回路を示す。
【図５Ｂ】図5Aの発光制御回路を作動させるための作動タイミング波形を示す。
【図６Ａ】一部の実施例における、作動タイミング波形に設けられた第1期間において作動する発光制御回路である。
【図６Ｂ】一部の実施例における、作動タイミング波形に設けられた第2期間において作動する発光制御回路である。
【図６Ｃ】一部の実施例における、作動タイミング波形に設けられた第3期間において作動する発光制御回路である。
【図６Ｄ】一部の実施例における、作動タイミング波形に設けられた第4期間において作動する発光制御回路である。
【図６Ｅ】一部の実施例における、作動タイミング波形に設けられた第5期間において作動する発光制御回路である。
【図６Ｆ】一部の実施例における、作動タイミング波形に設けられた第6期間において作動する発光制御回路である。
【発明を実施するための形態】
【００２５】
下記の実施例を参照してより具体的に説明する。以下、一部の実施例を記述するのは、説明と例示のみを目的として本明細書に記述するのであって、これは詳細を尽くすこと又は公開されている精確な形式に限定するということを意図しているのではない。
【００２６】
図1は、従来のOLED構造の模式断面図である。図1を参照すると、従来のOLEDでは、各画素が複数のOLEDを含み、OLED毎に、ベース基板と、ベース基板上の薄膜トランジスタと、TFTに結合されかつTFTの、ベース基板から離れた片側上に位置するアノード層と、アノード層の、TFTから離れた片側上に位置する電界発光層（EL）と、電界発光層の、アノード層から離れた片側上に位置するカソード層とを含む。OLEDは、OLEDの作動を駆動する（即ち、画像を表示するためのOLEDのオン/オフ状態を制御する）ゲートオンアレイ制御周辺回路に結合された機能性駆動回路を1つまたは複数含む。電界発光層は、蒸着により堆積が行われる、色付き光（例えば、レッド、グリーン、ブルーまたはホワイト光）を発光するための有機発光材料を含む。異なる有機発光材料は異なる発光寿命を持ってよい。OLEDが長期間にわたって高強度の光を発光する時、OLEDは高温で熱くなり、その寿命の短縮を招く。
【００２７】
本発明は、OLEDの発光を制御可能な改善OLEDを提供する。一部の実施例において、OLEDは、光センサーで検出されたOLEDの発光強度に基づいて画像表示期間の1つまたは複数の断続的な期間においてOLEDを選択的にターンオフするための発光制御信号を生成するように配置された発光制御回路を含む。例えば、OLEDが長時間にわたって高強度の光を発光するとき、発光制御回路は発光制御信号を生成することで断続的な期間においてOLEDを一時的にターンオフすることができる。このような制御メカニズムを用いることでOLEDの過熱を防止することができ、かつOLEDの寿命を延ばすこともできる。
【００２８】
一部の実施例において、OLEDの発光を制御するための本発光制御回路は、OLEDの発光強度を検出するように配置された光センサーと、第1のTFTと、第2のTFTと、第3のTFTと、第4のTFTと、第5のTFTと、第6のTFTと、第1のキャパシタと、第2のキャパシタとを備える。一部の実施例において、本発光制御回路は、ゲートオンアレイ（GOA）の周辺回路に関連する画素駆動回路に結合され、画素駆動回路は、OLEDのトランジスタ閾値電圧シフトを補償するように配置された画素補償回路である。任意で、発光制御信号は、画素駆動回路に用いられる入力信号である。
【００２９】
図2は、一部の実施例における、OLED構造の模式断面図である。図2を参照すると、本OLEDはベース基板12上のTFT 11と、TFT 11の、ベース基板12から離れた片側上に位置する第1の電極層13と、第1の電極層13の、TFT 11から離れた片側上に位置する電界発光材料層14と、電界発光材料層14の、第1の電極層13から離れた片側上に位置する第2の電極層15とを含む。任意で、第1の電極層13はアノード層であり、第2の電極層15はカソード層である。図2に示すように、本OLEDは、OLEDの発光強度を検出するように配置された光センサー20をさらに含む。ベース基板12上に駆動薄膜トランジスタが形成されるバックパネル処理期間において、光センサー20を製造することができる。
【００３０】
一部の実施例において、光センサー20はPN接合デバイスであってよい。例えば、PN接合デバイスは、画像表示期間にOLEDから発光された光を検出するためにOLEDのアノード層13のすぐ隣に位置してよい。任意で、PN接合デバイスは、パッシベーション層17の、アノード層13から離れた片側上に位置し、ベース基板12上のPN接合デバイスの投影とアノード層の投影が重なる。任意で、駆動TFTはトップゲート型駆動TFTであり、かつPN接合デバイス20はゲート絶縁膜18の、ベース基板12から離れた片側上に位置する。
【００３１】
一部の実施例において、前記OLEDは、例えば、光センサー20（例えば、PN接合デバイス）に結合される複数のTFT（例えば、第1のTFT〜第6のTFT）と複数のキャパシタといった、発光制御回路の他の部品をさらに含む。一部の実施例において、前記OLEDは、発光制御回路に結合されるOLEDのトランジスタ閾値電圧シフトを補償するように配置された画素駆動回路（例えば、画素補償回路）をさらに含む。
【００３２】
一部の実施例において、PN接合デバイスは、アノードとしてのN+ドーピング半導体層23上に位置する非晶質シリコン（a+Siドーピング）真性層22の上にオーバーレイするカソードとしてのP+ドーピング半導体層21という構造を有する薄膜PIN接合光電ダイオードである。PIN接合光電ダイオードは逆バイアスされ、これによりカソードを低レベルに結合させ、かつアノードを高レベルに結合させる。実施例では、N+ドーピング半導体層23は純バイアスされ、P+ドーピング半導体層21は逆バイアスされることが多い。
【００３３】
TFT-駆動OLED画像表示器は優れた装置性能を有するが、駆動トランジスタの、ゲート電圧とライトイルミネーションストレスの下での閾値電圧が安定しないということは依然として主な課題であって、閾値電圧シフトを補償して、画像表示に用いられるOLEDから発光される光の安定性と均一性を確保するために、画素補償回路はそれぞれ典型的な2-トランジスタ画素回路と共に実行することが必要とされる。画素補償回路の例としては、6T1C回路、2T1C回路、4T1C回路、5T1C回路を含むが、それらには限定されない。図3は、駆動トランジスタ閾値電圧VtシフトがOLED発光電流へ与える影響を補償する画素駆動回路（例えば、6T1C）を示す。一例として、前記回路は、OLED発光手段に結合される1つの格納キャパシタC1と6つのトランジスタを有する。この6つのトランジスタは、5つのスイッチトランジスタM1、M2、M4、M5、M6および1つの駆動トランジスタM3を備え、いずれもP型TFTである。第1のスイッチTFT M1は、Reset制御信号によって制御されるゲートと、固定Vint電圧に結合されるソースとを有する。第1のスイッチTFT M1は、格納キャパシタC1の第1の端子に接続されるドレインを有する。格納キャパシタC1の第2の端子は、システム高電圧レベルELVDDに結合される。格納キャパシタC1の第1の端子は、駆動TFT M3のゲートと第2のスイッチTFT M2のソースに接続される。第2のスイッチTFT M2は、Gate制御信号によって制御されるゲートと、駆動TFT M3のドレインに接続されるドレインとを有する。第5のTFT M5は、同一のGate制御信号によって制御されるゲートと、Vdata信号に結合されるソースと、駆動TFT M3のソースに接続されるドレインと、を有する。駆動TFT M3は、第4のTFT M4と第6のTFT M6の間に直列設置される。第4のTFT M4は、システム高電圧レベルELVDDに結合されるソースと、駆動TFT M3のソースに接続されるドレインと、を有する。第6のTFT M6は、駆動TFT M3のドレインに接続されるソースと、カソードがシステム低電圧レベルELVSS（例えば、-7V）に接続されるOLEDのアノードに接続されるドレインと、を有する。第4のTFT M4と第6のTFT M6の両者はいずれもゲート制御信号EMによってターンオンまたはターンオフすることが可能である。第6のTFT M6がターンオンするとき、駆動TFT M3と第6のTFT M6を流れる電流は、OLED発光をトリガーするための制御電流として用いられてもよい。
本実施例では、OLEDのカソードはシステム低電圧レベルELVSSに接続されるが、M4のソースは、システム高電圧レベルELVDDに結合される。OLEDを駆動するために、画素駆動回路では幾つかのキー制御信号Reset、Gate、とEMがシーケンスタイミング波形の形で採用される。
【００３４】
図4は、駆動TFT M3のVGSが閾値電圧Vtからの影響を受けないよう確保し、かつOLED駆動電流の安定性を保持するように、図3の画素駆動回路を動作させるタイミング波形である。図のように、第1の段階では、Reset信号を低レベルに設け、Gate制御信号は高レベルにある。その結果、第1のTFT M1はターンオンし、第2のTFT M2はターンオフする。よって、格納キャパシタC1は、第1の端子がVint電圧レベルにリセットされ、第2の端子がシステム高電圧レベルELVDDに接続される。この段階において、EM信号は高レベルであり、第4のTFT M4と第6のTFT M6がいずれもターンオフされ、かつ、OLEDへ通される電流がない。
【００３５】
第2の段階では、Reset信号を高レベルに切り替えてM1をターンオフし、Gate信号を低レベルに切り替えてM2をターンオンさせることによって、飽和状態になっているダイオードの作用を果たす駆動TFT M3のゲートと、ドレインとを短絡させる。また、第5のTFT M5を低レベルGate信号によりターンオンさせることでVdataを駆動TFT M3のソースに伝達する。現在、駆動TFT M3のゲート-ソース電圧VGSは、閾値電圧Vtである。よって、M3のゲート（これもC1の第1の端子である）の電圧レベルはVintからVdata+Vtに変化した。よって、キャパシタC1両端の電圧は、VC1=ELVDD-Vdata-Vtとなる。この段階において、EM信号は高レベルを保持し、第4のTFT M4と第6のTFT M6がいずれもターンオフされ、かつ、OLEDへ通される電流がない。
【００３６】
第3の段階では、Gate信号を高レベルに再度切り替えてM2とM5の両者をターンオフする。現在、EM信号を低レベルに切り替えてM4とM6をいずれもターンオンさせる。よって、現在、駆動TFT M3のソースは、TFT M4から伝達されたELVDDに変化した。しかし、TFT M3のゲートはVdata+Vtで保持され、M3のドレイン電流を(VGS-Vt)2 = (Vdata+Vt-ELVDD-Vt)2 = (Vdata-ELVDD)2に比例させる（Vtと関係がない）。よって、画素駆動回路は、OLED発光を駆動すると同時に、完全なVt補償を提供することができる。
【００３７】
一部の実施例では、更新したEM信号を生成することによって、長期間にわたっての高強度発光に起因するOLED寿命の損耗を防止する発光制御回路を提供する。図5Aは、一部の実施例における発光制御回路を示す。図5Bは、図5Aの発光制御回路を作動させるための作動タイミング波形を示す。図5Aに示すように、実施例における発光制御回路は、6つのTFTと2つの格納キャパシタを含む。全部で6つのTFTはいずれもP型トランジスタであって、図3の画素駆動回路において実施される他のTFTと同じである。このほか、該発光制御回路は、図3の画素駆動回路を作動させるための一部の制御信号線を共用するように配置される。明確には示していないが、これら制御信号線の一部は、同じTFTバックパネル処理期間において全く同じ作動タイミング波形を使用して形成されたゲートオンアレイ（GOA）周辺回路に属する。
【００３８】
図5Aを参照すると、発光制御回路は光センサーデバイスPNと、第1のTFT T1と、第2のTFT T2と、第3のTFT T3と、第4のTFT T4と、第5のTFT T5と、第6のTFT T6と、第1のキャパシタC11と、第2のキャパシタC12とを備える。一部の実施例において、光センサーデバイスPNは、OLED発光層のすぐ隣に設置されたP+ドーピングカソード層を有する薄膜PIN接合光電ダイオードである。薄膜PIN接合は、非晶質シリコン（a+Siドーピング）の真性層とN+ドーピングアノード層とをさらに含む。実施例において、図2に示すように、PIN接合光電ダイオード20のカソード層21は、パッシベーション層17の、OLEDのアノード層から離れた片側上に位置する。任意で、ベース基板12上には、薄膜PIN接合光電ダイオード20の投影がアノード層13の投影と重なる。第1のキャパシタC11は、システムで提供される低レベルにある電圧Vcomに結合される第1の端子と、PIN装置のアノードに結合される第1の共通ノードM1及びT1、T2のソースノードとに結合される第2の端子を備える。第1のTFT T1は、第1の制御信号Reset 1に制御されるゲートと、低レベルにあるVcomに結合されるドレインノードと、を備える。第2のTFT T2は、第2の制御信号CB1に制御されるゲートと、T3、T4のゲートに結合されるドレインノードと、を備える。T3とT4はいずれもシステムで提供される高電圧レベルVGHに結合されるソースノードを備える。第3のTFT T3は、第2の共通ノードN1に結合されるドレインノードを備え、第4のTFT T4は、EM出力と称される出力端口に結合されるドレインノードを備える。第2の共通ノードN1は、第3のTFT T3のドレインノードと、第5のTFT T5のドレインノードと、第2のキャパシタC12の第1の端子と、第6のTFT T6のゲートとによって共有される。第4のTFT T4は、システム高電圧レベルVGHに結合されるソースノードを備える。第2のキャパシタC12は、第3の制御信号CBに結合される第2の端子を備える。第5のTFT T5は、第4の制御信号CKの制御を受けるゲートと、システムで提供される低電圧レベルVGLに結合されるソースと、を備える。第6のTFT T6は、第5の制御信号EM1に結合されるソースノードと、発光制御信号を出力するためのEM出力に結合されるドレインノードと、を備える。図5Bは、全ての制御信号（第1〜第5の制御信号、およびEM出力端の発光制御信号）に対する複数のシーケンス作動期間を有するタイミング波形を示す。
一部の実施例において、発光制御回路は、共通ゲートオンアレイ（GOA）周辺回路における駆動信号線からの若干の制御信号を用いて作動するように配置された画素駆動回路（例えば、画素補償回路）に集積される。実施例では、図5の発光制御回路のEM出力は、続いて、図3の画素駆動回路へEM信号を提供する入力とされる。他の実施例では、第3の制御信号CB、第4の制御信号CK、第5の制御信号EM1は、GOA回路に関連するオリジナルCLK信号である。任意で、すべのシーケンス期間において、第3の制御信号CBと第4の制御信号CKは、高低レベルを交互にかつ互いに逆に提供される。第5の制御信号EM1は、特定画素画像を特定期間において表示するというシステム要求に基づいてOLEDモジュールを作動させるための信号である。本願において、該第5の制御信号EM1は図5Aの発光制御回路に用いられる入力信号となり、それは、EM出力を図3の画素駆動回路に用いられる更新された発光制御信号として得るためのものである。第1の制御信号Reset 1と第2の制御信号CB1を、発光制御回路を作動させるための2つの付加的クロック信号として、システム周辺回路と分離して生成する。図5Bに示したタイミング波形は、6つのシーケンス期間において、発光制御回路を作動させることでEM出力信号を生成するように指定された5つの制御信号のそれぞれを示す。任意で、EM出力信号は、画素駆動回路（図3）への入力として用いられ、かつ少なくとも1つの断続的な期間において低レベルから高レベルに選択的に切り替え、これにより、持続した高強度発光期間後にOLED発光を一時的にターンオフさせることができる。このような制御方法により、発光制御回路は、OLEDを保護するとともにその寿命を延長させる。
【００３９】
図6A〜図6Eは、一部の実施例における、相応する制御信号タイミング波形に基づいて対応の6つのシーケンス期間において作動する発光制御回路を示す。これら図に示すように、実線の丸で標記されるTFTはオン状態トランジスタを示し、点線の丸で標記されるTFTはオフ状態トランジスタを示す。第1期間において、光センサーPNをリセットする。第1のTFT T1のゲートに印加されたReset 1信号は、低レベルに設けられてT1をターンオンさせることによって、第1の共通ノードM1のレベルを実質的にT1のドレインノードの電圧レベルVcomと同一にする。また、第2の制御信号CB1は高レベルに設けられてT2をターンオフし、さらにT3とT4をターンオフする。ノードM1は電圧レベルVcomを保持し、これにより、第1のキャパシタC11の2つの端子を同じレベル（放電過程）にする。第3のTFT T3と第4のTFT T4はオフ状態にある。第4の制御信号CKは低レベルに設けられてT5をターンオンさせることによって、第2の共通ノードN1を、T5のソースに結合されるシステムで提供されるVGLと同じ低レベルに設ける。ノードN1の低レベルは、T6をターンオンさせるに足り、これによりT6のソースにある第5の制御信号EM1をEM出力信号としてそのドレインノードに直接伝送する。一部の実施例において、該期間のEM出力信号はOLED発光を駆動することができ、EM1信号によって制御される正常画像表示を初期化するのに用いられる。通常、該期間は準備段階であって、そのうち、EM出力信号は、低レベルの初期EM1信号と同じに設けられ、OLEDの発光状態を保持して温度補償をトリガーしないために用いられる。
【００４０】
第2期間において、OLEDは既に長時間にわたってオン状態にあって高強度の光を発光している可能性がある。光センサーPNは、逆バイアスされたPIN接合の両端で誘導した、徐々に加わる接合電流の高強度のOLED発光を検出し、これにより第1の共通ノードM1のレベルを下降させる。第1のキャパシタC11は電圧レベルVcomに結合される片方の端子を有することから、他方の端子（即ち、第1の共通ノードM1）のレベルは徐々に下降していく。該期間において、第1の制御信号Reset 1は高レベルに切り替えられてT1をターンオフし、第2の制御信号CB1は低レベルに切り替えられてT2をターンオンさせる。これはT3とT4のゲートの電圧レベルをさらに引き下げる。徐々に、前記レベルは最終的に、第3のTFT T3と第4のTFT T4をターンオンさせるのに足る低さになる。T3のオン状態は、システムで提供される高レベルVGHが第2の共通ノードN1に伝送されるようにする。第2の共通ノードN1の高レベルは、端子に低レベルが提供される第2のキャパシタC12を充電でき、その理由は、第4の制御信号CKが高レベルに設けられT5をターンオフすることによって、漏電電流を一切防止してノードN1がシステムで提供される高レベルVGHにあるように保持されるからである。第2の共通ノードN1が第6のTFT T6のゲートに接続されることから、ノードN1の該高レベルは、T6のオフを保持する。よって、オン状態のT4は、システムで提供される高レベルVGHがそのドレインノードに伝送されるようにし、出力はEM出力信号である。該EM出力信号は、T4のソースから伝送された高レベル信号である。これは、持続する画像表示を得るようにOLEDをオン状態に初期設計されたEM1信号により指定された低レベルから反転したものである。言い換えれば、発光制御回路の該期間における作動は間歇時間を生成してOLEDを一時的にターンオフすることで、長時間の高強度発光で過熱状態になることを防止する。
【００４１】
第3期間においては、第1、第2、第3の制御信号をいずれも高レベルに設け、T1、T2、T3、T4をターンオフ状態にさせる。具体的に、第1の制御信号Reset 1は、T1をターンオフするに足る高レベルで維持される。第2の制御信号CB1は、T2をターンオフするに足り、さらにT3とT4をターンオフする高レベルに切り替えられる。第4の制御信号CKは低レベルに設けられてT5をターンオンさせ、第2の共通ノードを低レベルにし、当該低レベルは、第6のTFT T6をターンオンさせるに足り、さらに（T6のソースからそのドレインの）第5の制御信号EM1を同じ低電圧信号でEM出力信号として直接出力させる。言い換えれば、前出の第2期間における間歇的なオフの時間の後に、発光制御回路は、発光制御信号を再度生成してOLEDをターンオンしなおして発光させ、これにより画像を正常に表示する。
【００４２】
第4期間において、第1と第2制御信号は第3期間と同じように保持され、これにより、全てのT1、T2、T3、T4はオフ状態を保持する。具体的には、第1の制御信号Reset 1は、T1をターンオフするに足る高レベルで維持される。第2の制御信号CB1は、T2をターンオフするに足り、さらにT3とT4をターンオフする高レベルで維持される。しかし、第4の制御信号CKは高レベルに設けられてT5をターンオフする。現在、第2の共通ノードN1は、前出の第3期間で定義された、低レベルにあるフローティング状態にある。第3の制御信号CBは、第2のキャパシタC12の、N1に対向する他方の端子において低レベルに設けられ、これにより、ノードN1の電圧レベルを第3期間におけるレベルよりもさらに低いレベルに効果的に引き下げる。該期間において、第2の共通ノードN1は、T6をターンオンさせるのに十分な低さのレベルで保持され、これにより第5の制御信号EM1をEM出力信号として直接出力させる。さらに、EM出力信号は該期間においてEM1信号と同じ低レベルで保持されることで、正常な画像表示に用いられるOLED発光状態を維持する。
【００４３】
第5期間において、第2の制御信号CB1は、T2をターンオフするに足る高レベルにある。第3のTFT T3と第4のTFT T4も前出の第4期間内のようなオフ状態を保持する。第2の共通ノードN1とT4のドレインノードにリークする高電圧信号はない。第4の制御信号CKは、T5をターンオンさせるに足る低レベルに設けられて、システム低電圧レベルVGLがT5を介して第2の共通ノードN1に流れるようにし、さらに第6のTFT T6をターンオンさせる。第3の制御信号CBは高レベルに設けられて第2のキャパシタC12を、ノードN1のレベルを維持するために充電する。オン状態のT6は、第5の制御信号EM1がドレインノードに伝送されてEM出力として出力されるようにする。この期間において、第5の制御信号EM1は低電圧レベルから高電圧レベルに切り替えられる。よって、EM出力信号は、EM1信号と同じ高レベルであって、該期間の正常画像表示が求めるように、OLED発光をオフ状態に保持する。
【００４４】
第6期間においては、第1の制御信号Reset 1と第2の制御信号CB1がともに低レベルにリセットされることで、T1とT2を同時にターンオンさせる。第1の共通ノードM1は電圧レベルVcomであり、T3とT4をターンオンさせる低さには至らないレベルに設けられる。同時に、第4の制御信号CKが高レベルに設けられてT5のオフを保持することによって、第2の共通ノードN1を前出の第5期間で定義された、低レベルにあるフローティング状態にさせる。第3の制御信号CBは、第2のキャパシタC12の他方の端子で低レベルに設けられ、ノードN1のレベルを、第5期間におけるレベルよりもさらに低いレベルに引き下げる。この、さらに低いレベルは、第6のTFT T6のオンを効果的に保持する。よって、EM出力信号は実質的にT6のソースノードから伝送された第5の制御信号EM 1と同じく出力され、これは、OLEDをオン状態に発光させるべき制御信号である。
【００４５】
一部の実施例において、前記駆動方法は、光センサーPNをリセットする適切な時刻で第1の制御信号Reset 1を高レベルから低レベルに選択的に切り替えることを含む。任意で、第1期間に示すように、第2の制御信号CB1と第3の制御信号CBが高電圧レベルにあり且つ第4の制御信号CKが低電圧レベルにあるとき、第1の制御信号Reset 1は第1のTFT T1のゲートにおいて低レベルにタイムリーに切り替わる。このような設置は、発光制御回路がOLEDのターンオフの準備をするのに役立つ。OLEDが発光するためにオン状態を持続し、かつ光センサーは長時間にわたる高強度の発光を検出してPN接合電流を徐々に大きくすることから、発光制御回路は、EM出力信号を生成することで画素駆動回路を、次の断続的な期間内において一時的なターンオフを初期化するように駆動する。任意で、第6期間に示すように、第2の制御信号CB1と第3の制御信号CBが低電圧レベルにあり且つ第4の制御信号CKが高電圧レベルにあるとき、第1の制御信号Reset 1は第1のTFT T1のゲートで低レベルにタイムリーに切り替わる。このような設置は発光制御回路がEM出力信号を出力するのを選択的に許可して、これにより画素駆動回路を駆動し、これは当初に計画されたOLEDターンオン時間を保持するために用いられる。
【００４６】
また、本願は、画像表示用の複数の画素を有する表示装置を提供し、複数の画素のそれぞれは少なくとも1つのOLEDを含む。一部の実施例において、前記OLEDは、光センサーで検出されたOLEDの発光強度に基づいて画像表示期間の1つまたは複数の断続的な期間においてOLEDを選択的にターンオフするために、発光制御信号を生成するように配置された、本願に記載の発光制御回路を含む。任意で、前記OLEDは、ベース基板と、ベース基板上の薄膜トランジスタと、薄膜トランジスタの、ベースから離れた片側上に位置する第1の電極層と、第1の電極層の、ベースから離れた片側上に位置する電界発光材料層と、電界発光材料層の、第1の電極層から離れた片側上に位置する第2の電極層とをさらに含む。任意で、前記OLEDは、画素補償回路をさらに含む。任意で、第1の電極層はアノード層であり、第2の電極層はカソード層である。
【００４７】
前の内容では、説明と提示を目的として本発明の実施例を記述した。記述は、詳細を尽くすこと、もしくは、本発明を公開された精確な形式または例示的な実施例に限定することを意図としていない。よって、前面の記述は、制限的なものであると理解すべきでなく、説明的なものとして理解すべきである。明らかに、多くの修正と変化は当業者にとって自明のものである。各実施例を選択して記述したのは、本発明の原理およびその好ましい形態の実際の応用について最もよく解釈するためであり、これにより各実施例に用いた本発明及び特定用途または構想した実施方式に適する各種の修正を当業者は理解することができる。本発明の範囲は、下記の請求項およびその等価物によって限定され、その中の全ての技術用語は、特に説明がない限り、最も幅広い合理的な意味で解釈されるものである。よって、「発明」、「本発明」などの用語は必ずしも請求項の範囲を具体的な実施例に限定するものではなく、かつ本発明の例示的な実施形態を引用することは、本発明を限定することを暗示するのではなく、さらに、このような制限を推断し出すべきではない。本発明は下記の請求項の精神および範囲でのみ限定される。このほか、これら請求項は名詞または要素の後に「第1」、「第2」などの語を使用することができる。このような技術用語は、名づけの方法であると理解すべきであり、このような名づけの方法で修飾された要素の数量を限定すると理解すべきではない（具体的な数字が示されている場合を除く）。記載された如何なる利点と効果は本発明の全ての実施例に応用しなくてもよい。当業者は、下記の請求項で限定している本発明の範囲を逸脱しなければ、記載された実施例に各種変化を加えてもよい。また、前記部品または構成要素が下記の請求項において明確に列挙されているかどうかに関わらず、本願の部品および構成要素は、公衆へ貢献することを意図していない。
【符号の説明】
【００４８】
PN  光センサーデバイス
T1  第1のTFT
T2  第2のTFT
T3  第3のTFT
T4  第4のTFT
T5  第5のTFT
T6  第6のTFT
C11  第1のキャパシタ
C12  第2のキャパシタ
【図１】
2019525209.tif 000003
【図２】
2019525209.tif 000004
【図３】
2019525209.tif 000005
【図４】
2019525209.tif 000006
【図５Ａ】
2019525209.tif 000007
【図５Ｂ】
2019525209.tif 000008
【図６Ａ】
2019525209.tif 000009
【図６Ｂ】
2019525209.tif 000010
【図６Ｃ】
2019525209.tif 000011
【図６Ｄ】
2019525209.tif 000012
【図６Ｅ】
2019525209.tif 000013
【図６Ｆ】
2019525209.tif 000014
【国際調査報告】
2019525209.tif 000015
2019525209.tif 000016