(57)【要約】  センサ及びその製造方法、電子機器を提供する。該センサは、ベース基板と、前記ベース基板上に設けられソース電極を含む薄膜トランジスタと、前記薄膜トランジスタ上に設けられ第１ビアホールが設けられた第１絶縁層であって、前記第１ビアホールによって貫通された第１絶縁層と、前記第１ビアホール内と前記第１絶縁層の一部の上に設けられ、前記第１ビアホールを介して前記ソース電極に電気的に接続された導電層と、前記第１絶縁層上に設けられ、かつ前記導電層と離間したバイアス電極と、前記導電層と前記バイアス電極にそれぞれ接続されたセンサ活性層と、前記導電層上に設けられた補助導電層と、を備える。該センサ及びその製造方法によれば、工程数を増やすことなく導電層上に補助導電層を設置することで、導通性能を向上させ、信号の正常な伝送を確保することが図れる。
2019518321.tif 000002
【特許請求の範囲】
【請求項１】
センサであって、
ベース基板と、
前記ベース基板上に設けられソース電極を含む薄膜トランジスタと、
前記薄膜トランジスタ上に設けられ第１ビアホールが設けられた第１絶縁層であって、前記第１ビアホールによって貫通された第１絶縁層と、
前記第１ビアホール内と前記第１絶縁層の一部の上に設けられ、前記第１ビアホールを介して前記ソース電極に電気的に接続された導電層と、
前記第１絶縁層上に設けられ、かつ前記導電層と離間したバイアス電極と、
前記導電層と前記バイアス電極にそれぞれ接続されたセンサ活性層と、
前記導電層上に設けられた補助導電層と、を備えるセンサ。
【請求項２】
前記補助導電層が前記センサ活性層と離間する請求項１に記載のセンサ。
【請求項３】
前記補助導電層が金属酸化物導電層である請求項１または２に記載のセンサ。
【請求項４】
前記補助導電層が酸化インジウムスズ（ＩＴＯ）層または酸化インジウム亜鉛（ＩＺＯ）層である請求項１〜３のいずれか１項に記載のセンサ。
【請求項５】
前記補助導電層が前記導電層と直接接触する請求項１〜４のいずれか１項に記載のセンサ。
【請求項６】
前記センサ活性層上に第２絶縁層が設けられている請求項１〜５のいずれか１項に記載のセンサ。
【請求項７】
前記導電層が金属導電層である請求項１〜６のいずれか１項に記載のセンサ。
【請求項８】
前記導電層の厚さが１０〜１００ｎｍである請求項１〜７のいずれか１項に記載のセンサ。
【請求項９】
第２ビアホールが設けられたパッシベーション層をさらに備え、前記ベース基板に垂直な方向において、前記パッシベーション層が前記ソース電極と前記第１絶縁層の間に設けられ、
前記第２ビアホールが前記パッシベーション層を貫通して前記第１ビアホールに連通し、前記導電層が前記第１ビアホールと前記第２ビアホールを介して前記ソース電極に電気的に接続される請求項１〜８のいずれか１項に記載のセンサ。
【請求項１０】
前記第２ビアホールの最大孔径が前記第１ビアホールの最小孔径より小さい請求項９に記載のセンサ。
【請求項１１】
第３ビアホールが設けられたバリアメタル層をさらに備え、
前記バリアメタル層が前記パッシベーション層と前記第１絶縁層の間に設けられ、
前記第３ビアホールが前記バリアメタル層を貫通して前記第１ビアホールと前記第２ビアホールに連通し、
前記導電層が前記第１ビアホール、前記第２ビアホール及び前記第３ビアホールを介して前記ソース電極に電気的に接続される請求項９または１０に記載のセンサ。
【請求項１２】
前記バリアメタル層の前記ベース基板への投影と、前記薄膜トランジスタの活性層の前記ベース基板への投影とが、少なくとも部分的に重なっている請求項１１に記載のセンサ。
【請求項１３】
前記第３ビアホールの最大孔径が前記第１ビアホールの最小孔径より小さく、前記第３ビアホールの最小孔径が前記第２ビアホールの最大孔径より大きい請求項１１または１２に記載のセンサ。
【請求項１４】
前記導電層が少なくとも前記第１ビアホール、前記第２ビアホール及び前記第３ビアホールの側壁に設けられ、前記導電層の少なくとも前記側壁に位置する部分が前記補助導電層により完全に覆われる請求項１１〜１３のいずれか１項に記載のセンサ。
【請求項１５】
前記第１絶縁層の厚さが１〜４μｍである請求項１〜１４のいずれか１項に記載のセンサ。
【請求項１６】
請求項１〜１５のいずれか１項に記載のセンサを含む電子機器。
【請求項１７】
センサの製造方法であって、
ベース基板上に、ソース電極を含む薄膜トランジスタを形成するステップと、
前記薄膜トランジスタ上に、第１ビアホールが設けられた第１絶縁層を形成するステップと、
前記第１ビアホール内と前記第１絶縁層の一部の上に、前記第１ビアホールを介して前記ソース電極に電気的に接続された導電層を形成するステップと、
前記第１絶縁層上に、前記導電層と離間したバイアス電極と、前記導電層と前記バイアス電極にそれぞれ接続されたセンサ活性層を形成するステップと、
前記導電層上に、補助導電層を形成するステップと、を含むセンサの製造方法。
【請求項１８】
前記センサ活性層上に第２絶縁層を形成するステップをさらに含む請求項１７に記載のセンサの製造方法。
【請求項１９】
前記ソース電極と前記第１絶縁層の間に、前記第１ビアホールに連通する第２ビアホールが設けられたパッシベーション層を形成し、前記第１ビアホールと前記第２ビアホールを介して前記ソース電極に電気的に接続された導電層を形成するステップをさらに含む請求項１７または１８に記載のセンサの製造方法。
【請求項２０】
前記パッシベーション層と前記第１絶縁層の間に、前記第１ビアホールと前記第２ビアホールに連通する第３ビアホールが設けられたバリアメタル層を形成し、前記第１ビアホール、前記第２ビアホール及び前記第３ビアホールを介して前記ソース電極に電気的に接続された導電層を形成するステップをさらに含む請求項１９に記載のセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施例は、センサ及びその製造方法、電子機器に関する。
【背景技術】
【０００２】
光電センサは、高い精度、速い応答、非接触や、単純な構成などの利点を持っているので、検出や制御に汎用されている。例えば、光電センサは、ダストモニタ、バーコードリーダー、電子カウンタ、光電式煙感知器などに適用できる。
【０００３】
光電センサは、電気信号の読み取りを制御する薄膜トランジスタと、光を受光して光信号を電気信号に変換するフォトダイオードと、を含む。
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明の実施例は、ベース基板と、前記ベース基板上に設けられソース電極を含む薄膜トランジスタと、前記薄膜トランジスタ上に設けられ第１ビアホールが設けられた第１絶縁層であって、前記第１ビアホールによって貫通された第１絶縁層と、前記第１ビアホール内と前記第１絶縁層の一部の上に設けられ、前記第１ビアホールを介して前記ソース電極に電気的に接続された導電層と、前記第１絶縁層上に設けられ、かつ前記導電層と離間したバイアス電極と、前記導電層と前記バイアス電極にそれぞれ接続されたセンサ活性層と、前記導電層上に設けられた補助導電層と、を備えるセンサを提供する。
【０００５】
例えば、本発明の実施例に係るセンサにおいて、前記補助導電層は、前記センサ活性層と離間する。
【０００６】
例えば、本発明の実施例に係るセンサにおいて、前記補助導電層は、金属酸化物導電層である。
【０００７】
例えば、本発明の実施例に係るセンサにおいて、前記補助導電層は、酸化インジウムスズ（ＩＴＯ）層または酸化インジウム亜鉛（ＩＺＯ）層である。
【０００８】
例えば、本発明の実施例に係るセンサにおいて、前記補助導電層は、前記導電層と直接接触する。
【０００９】
例えば、本発明の実施例に係るセンサにおいて、前記センサ活性層上には、第２絶縁層が設けられている。
【００１０】
例えば、本発明の実施例に係るセンサにおいて、前記導電層は、金属導電層である。
【００１１】
例えば、本発明の実施例に係るセンサにおいて、前記導電層の厚さは、１０〜１００ｎｍである。
【００１２】
例えば、本発明の実施例に係るセンサにおいて、第２ビアホールが設けられたパッシベーション層をさらに備え、前記ベース基板に垂直な方向において、前記パッシベーション層が前記ソース電極と前記第１絶縁層の間に設けられ、前記第２ビアホールが前記パッシベーション層を貫通して前記第１ビアホールに連通し、前記導電層が前記第１ビアホールと前記第２ビアホールを介して前記ソース電極に電気的に接続される。
【００１３】
例えば、本発明の実施例に係るセンサにおいて、前記第２ビアホールの最大孔径は、前記第１ビアホールの最小孔径より小さい。
【００１４】
例えば、本発明の実施例に係るセンサにおいて、第３ビアホールが設けられたバリアメタル層をさらに備え、前記バリアメタル層が前記パッシベーション層と前記第１絶縁層の間に設けられ、前記第３ビアホールが前記バリアメタル層を貫通して前記第１ビアホールと前記第２ビアホールに連通し、前記導電層が前記第１ビアホール、前記第２ビアホール及び前記第３ビアホールを介して前記ソース電極に電気的に接続される。
【００１５】
例えば、本発明の実施例に係るセンサにおいて、前記バリアメタル層の前記ベース基板への投影と、前記薄膜トランジスタの活性層の前記ベース基板への投影とは、少なくとも部分的に重なっている。
【００１６】
例えば、本発明の実施例に係るセンサにおいて、前記第３ビアホールの最大孔径は前記第１ビアホールの最小孔径より小さく、前記第３ビアホールの最小孔径は前記第２ビアホールの最大孔径より大きい。
【００１７】
例えば、本発明の実施例に係るセンサにおいて、前記導電層は少なくとも第１ビアホール、第２ビアホール及び第３ビアホールの側壁に設けられ、前記導電層の少なくとも前記側壁に位置する部分は前記補助導電層により完全に覆われる。
【００１８】
例えば、本発明の実施例に係るセンサにおいて、前記第１絶縁層の厚さは、１〜４μｍである。
【００１９】
本発明の実施例は、本発明の実施例のいずれかに記載のセンサを含む電子機器をさらに提供する。
【００２０】
本発明の実施例は、ベース基板上に、ソース電極を含む薄膜トランジスタを形成するステップと、前記薄膜トランジスタ上に、第１ビアホールが設けられた第１絶縁層を形成するステップと、前記第１ビアホール内と前記第１絶縁層の一部の上に、前記第１ビアホールを介して前記ソース電極に電気的に接続された導電層を形成するステップと、前記第１絶縁層上に、前記導電層と離間したバイアス電極と、前記導電層と前記バイアス電極にそれぞれ接続されたセンサ活性層を形成するステップと、前記導電層上に、補助導電層を形成するステップと、を含むセンサの製造方法をさらに提供する。
【００２１】
例えば、本発明の実施例に係るセンサの製造方法において、前記センサ活性層上に第２絶縁層を形成するステップをさらに含む。
【００２２】
例えば、本発明の実施例に係るセンサの製造方法において、前記ソース電極と前記第１絶縁層の間に、前記第１ビアホールに連通する第２ビアホールが設けられたパッシベーション層を形成し、前記第１ビアホールと前記第２ビアホールを介して前記ソース電極に電気的に接続された導電層を形成するステップをさらに含む。
【００２３】
例えば、本発明の実施例に係るセンサの製造方法において、前記パッシベーション層と前記第１絶縁層の間に、前記第１ビアホールと前記第２ビアホールに連通する第３ビアホールが設けられたバリアメタル層を形成し、前記第１ビアホール、前記第２ビアホール及び前記第３ビアホールを介して前記ソース電極に電気的に接続された導電層を形成するステップをさらに含む。
【発明の効果】
【００２４】
本発明の実施例に係るセンサ及びその製造方法によれば、工程数を増やすことなく導電層上に補助導電層を設置することで、導通性能を向上させ、信号の正常な伝送を確保することが図れる。
【００２５】
以下、本発明の実施例に係る技術思想をより明確に説明するため、実施例の図面について簡単に説明する。下で述べる図面は勿論、単なる本発明の実施例の一部に触れており、本発明はこれらに限定するものではない。
【図面の簡単な説明】
【００２６】
【図１】図１は本発明の実施例に係るセンサの断面図である。
【図２】図２は本発明の実施例に係るセンサの部分構造断面図である。
【図３】図３は本発明の実施例に係るセンサの製造方法のフローチャートである。
【図４】図４Ａ〜４Ｌは本発明の実施例に係るセンサの製造方法の模式図である。
【発明を実施するための形態】
【００２７】
以下、本発明の目的、技術手段、およびメリットをより明白にするため、本発明の実施例に係る技術思想について本発明の実施例の図面を参照しながら全体として明確に説明する。説明された実施例が本発明の一部の実施例のみであり、本発明の全ての実施例ではないことは明白であろう。当業者には、開示された本発明の実施例に基づき、容易に成し遂げることができた他の実施例の全ては本発明の精神から逸脱しない。
【００２８】
特に定義しない限り、本開示に使用された技術用語または科学用語は、当業者に理解される一般的な意味である。本開示に使用された「第１」、「第２」及び類似する用語は、順番、数量や重要度を表すものではなく、異なる構成要素を区別させるものに過ぎない。「備える」、「含む」および類似する用語は、挙げられた要素に加えて、他の要素が共存してもよいことを意味する。「接続」および類似する用語は、物理的や機械的接続に限定されず、直接または間接の電気的接続を含んでもよい。「上方」、「下方」などの用語は、相対的位置関係を表すものに過ぎず、説明しようとする対象の絶対的位置が変わると、その相対的位置関係の変化の可能性もある。
【００２９】
関連技術によれば、センサは通常に、より高いＳ／Ｎ比を取得するために、厚い絶縁層が設けられる。信号を伝送する導電層は通常に、厚さを小さくすることで、リーク可能な面積を減少させ、リーク電流を減少させ、ノイズを低減させる。絶縁層は、オーブン成形時の材料の収縮で、側壁の傾きが大きくなり、これによって、絶縁層の側壁に設けられた導電層が破断しやすく、導通不良の問題が発生した。
【００３０】
本発明の実施例に係るセンサ及びその製造方法は、工程数を増やすことなく薄い導電層上に補助導電層を設置することで、導通性能を向上させ、信号の正常な伝送を確保することが図れる。
【００３１】
図１は本発明の実施例に係るセンサの断面図である。本発明の実施例は、図１に示されるように、ベース基板１０１と、ベース基板１０１上に設けられソース電極１０２５、ドレイン電極１０２４、活性層１０２３、ゲート電極１０２１及びゲート絶縁層１０２２を含む薄膜トランジスタ１０２と、薄膜トランジスタ１０２上に設けられ第１ビアホール１０７１が設けられた第１絶縁層１０６であって、第１ビアホール１０７１によって貫通された第１絶縁層１０６と、第１絶縁層１０６上に設けられ、かつ導電層１０３１と離間したバイアス電極１０３２と、導電層１０３１とバイアス電極１０３２にそれぞれ接続されたセンサ活性層１０３３と、導電層１０３１上に設けられた補助導電層１０３４とを備えたセンサ１００を提供する。
【００３２】
例えば、センサ１００はさらに、第２ビアホール１０７２が設けられたパッシベーション層１０４をさらに備える。ベース基板に垂直な方向において、パッシベーション層１０４はソース電極１０２５と第１絶縁層１０６の間に設けられ、第２ビアホール１０７２はパッシベーション層１０４を貫通し第１ビアホールに連通する。
【００３３】
例えば、センサ１００はさらに、第３ビアホール１０７３が設けられたバリアメタル層１０５をさらに備える。バリアメタル層１０５はがパッシベーション層１０４と第１絶縁層１０６の間に設けられ、第３ビアホール１０７３はバリアメタル層１０５を貫通し第１ビアホール１０７１と第２ビアホール１０７３に連通し、導電層１０３１は第１ビアホール１０７１、第２ビアホール１０７２及び第３ビアホール１０７３を介してソース電極１０２５に電気的に接続される。
【００３４】
例えば、バイアス電極１０３２と導電層１０３１との離間とは、バイアス電極１０３２が導電層１０３１と直接接触していないことを意味する。例えば、本発明の実施例に係るセンサ１００は、導電層１０３１とバイアス電極１０３２の間にスペーサ絶縁層１０３５が設けられる。また、例えば、導電層１０３１とバイアス電極１０３２の間にはセンサ活性層１０３３が設けられる。幾つかの例では、スペーサ絶縁層１０３５を設置せずに、導電層１０３１とバイアス電極１０３２の間にセンサ活性層１０３３を形成するための材料を充填してもよい。
【００３５】
例えば、バイアス電極１０３２に対し、例えば１００〜３００Ｖ、または１５０〜２００Ｖの電圧が印加される。例えば、バイアス電極１０３２の材料は、モリブデン、アルミニウム、銅などの導電金属またはこれらを任意に組み合わせた合金でよく、ＩＴＯ、ＡＺＯ、ＩＺＯ、導電性樹脂、グラフェン薄膜、カーボンナノチューブフィルムなどの導電材料でよい。
【００３６】
例えば、導電層１０３１上にセンサ活性層１０３３を設置し、センサ活性層１０３３上にバイアス電極１０３２を設置してもよい。この場合、該バイアス電極１０３２は、センサ活性層１０３３で光を受光できるように、ＩＴＯ、ＩＺＯ、ＡＺＯ、導電性樹脂、グラフェン薄膜、カーボンナノチューブフィルムなどのような透明導電材料とすべきである。
【００３７】
例えば、センサ活性層１０３３は、アモルファスシリコン半導体層である。
【００３８】
例えば、バリアメタル層１０５は、バリアの役割を果たし、バリアメタル層１０５の両側での電界のクロストークを防止できる。例えば、バリアメタル層１０５は、導電層１０３１における電界の、ドレイン電極１０２４と、ソース電極１０２５と、ドレイン電極１０２４に接続されたデータ線で発生する誘導電流をバリアして、Ｓ／Ｎ比の向上が図れる。
【００３９】
例えば、バリアメタル層１０５は、複数の互いに離間された部分で構成され、一部のバリアメタル層に対し安定した電圧が印加されてバリア効果が向上できる。
【００４０】
例えば、本発明の実施例に係るセンサ１００において、バリアメタル層１０５のベース基板１０１への投影の少なくとも一部は、薄膜トランジスタ１０２の活性層１０２３のベース基板１０１への投影と重なっている。光の照射による薄膜トランジスタのスイッチング特性への影響で、薄膜トランジスタの活性層１０２３を遮光する必要がある。バリアメタル層１０５のベース基板１０１への投影の少なくとも一部が、薄膜トランジスタ１０２の活性層１０２３のベース基板１０１への投影と重なるように設置することで、バリアメタル層１０５は薄膜トランジスタ１０２の活性層１０２３を遮光して、外光による薄膜トランジスタへの影響を防止できる。
【００４１】
例えば、本発明の実施例に係るセンサ１００において、補助導電層１０３４はセンサ活性層１０３３と離間する。つまり、補助導電層１０３４は、リークによるノイズが発生しないように、センサ活性層１０３３と直接接触していない。
【００４２】
例えば、本発明の実施例に係るセンサ１００において、補助導電層１０３４は金属酸化物導電層である。
【００４３】
例えば、本発明の実施例に係るセンサ１００において、補助導電層１０３４は酸化インジウムスズ（ＩＴＯ）層または酸化インジウム亜鉛（ＩＺＯ）層である。例えば、補助導電層１０３４は導電層１０３１と直接接触する。
【００４４】
例えば、導電層１０３１が破断した時、補助導電層１０３４で導電層１０３１の導通を補助して、信号の正常な伝送を確保する。
【００４５】
例えば、周辺領域におけるリード電極が酸化されないように、周辺電極上に酸化防止導電保護層を設置する必要があり、補助導電層１０３４と酸化防止導電保護層が同種の材料（例えばＩＴＯ）で同層に形成できるため、導電層１０３１上に補助導電層１０３４を設置の工程を増設していない。例えば、センサにおけるデータ線はリード電極を介して集積回路（ＩＣ）に接続されるので、該リード電極が酸化されないように、該リード電極上に酸化防止保護層を設置する必要がある。補助導電層１０３４と該酸化防止導電保護層が同種の材料（例えばＩＴＯ）で同層に形成できるため、工程を増設する必要がない。
【００４６】
例えば、本発明の実施例に係るセンサ１００において、センサ活性層１０３３上には、第２絶縁層１０３６が設けられる。第２絶縁層１０３６は、センサ活性層を保護する役割を果たせる。
【００４７】
例えば、本発明の実施例に係るセンサ１００において、導電層１０３１は金属導電層である。
【００４８】
例えば、導電層１０３１は、モリブデン、アルミニウム、銅などの金属のいずれか１種またはこれらの合金で製造できる。
【００４９】
例えば、本発明の実施例に係るセンサ１００において、導電層１０３１の厚さは１０〜１００ｎｍである。また、例えば、導電層１０３１の厚さは３０〜７０ｎｍである。
【００５０】
例えば、第１絶縁層１０６、スペーサ絶縁層１０３５、第２絶縁層１０３６は、有機絶縁層、例えば有機樹脂などでよく、無機絶縁層、例えば窒化ケイ素、酸化ケイ素などでよい。
【００５１】
例えば、本発明の実施例に係るセンサ１００において、第１絶縁層１０６の厚さは１〜４μｍである。また、例えば、第１絶縁層１０６の厚さは２〜３μｍである。バイアス電極１０３２に印加された電圧が高いので、第１絶縁層１０６を厚く設置することによって、バイアス電極１０３２の電界による、例えば薄膜トランジスタ１０２のソース電極１０２５への干渉を抑圧できる。それに、厚さの大きい絶縁層は、平坦化させる役割も果たして、後続工程の実施に役立つ。
【００５２】
例えば、図２は、本発明の実施例に係るセンサの部分構造断面図である。図２に示されるように、本発明の実施例に係るセンサ１００において、第３ビアホール１０７３の最大孔径Ｌ３が第１ビアホール１０７１の最小孔径Ｌ１より小さく、第３ビアホール１０７３の最小孔径Ｌ４が第２ビアホール１０７２の最大孔径Ｌ２より大きい。従って、パッシベーション層１０４とバリアメタル層１０５の間に第１段差Ｆ１、バリアメタル層１０５と絶縁層１０６の間に第２段差Ｆ２が形成される。第１段差Ｆ１、第２段差Ｆ２は、第１ビアホール１０７１、第２ビアホール１０７２及び第３ビアホール１０７３の側壁を緩やかにさせ、導電層１０３１の形成に役立ち、導電層１０３１の破断を防止する。
【００５３】
例えば、本発明の実施例に係るセンサ１００において、導電層１０３１は、少なくとも第１ビアホール１０７１、第２ビアホール１０７２及び第３ビアホール１０７３の側壁に設けられており、導電層１０３１の少なくとも側壁に位置する部分は、補助導電層１０３４により完全に覆われる。
【００５４】
例えば、パッシベーション層１０４は、平坦化させる役割を果たすとともに、バリアメタル層１０５と薄膜トランジスタ１０２を絶縁し、パッシベーション層１０４の両側の電界間の干渉を抑圧し、Ｓ／Ｎ比を向上させる。
【００５５】
例えば、ベース基板１０１は、例えばガラス基板や石英基板である。
【００５６】
例えば、センサ１００は、バリアメタル層１０５とパッシベーション層１０４が備えられなく、絶縁層１０６を備えてもよい。この場合、導電層１０３１は、第１ビアホール１０７１内と第１絶縁層１０６の一部の上に設けられ、かつ第１ビアホール１０７１を介してソース電極１０２５に電気的に接続される。例えば、この場合、導電層１０３１は少なくとも第１ビアホール１０７１の側壁に設けられ、導電層１０３１の少なくとも側壁に位置する部分は補助導電層１０３４により完全に覆われる。
【００５７】
例えば、センサ１００は、バリアメタル層１０５が備えられなく、絶縁層１０６とパッシベーション層１０４を備えてもよい。この場合、導電層１０３１は、第１ビアホール１０７１内、第２ビアホール１０７２内及び第１絶縁層１０６の一部の上に設けられ、かつ第１ビアホール１０７１と第２ビアホール１０７２を介してソース電極１０２５に電気的に接続される。例えば、この場合、第２ビアホール１０７２の最大孔径Ｌ２は第１ビアホール１０７１の最小孔径Ｌ１より小さい。導電層１０３１は少なくとも第１ビアホール１０７１と第２ビアホール１０７２の側壁に設けられ、導電層１０３１の少なくとも側壁に位置する部分は補助導電層１０３４により完全に覆われる。
【００５８】
本発明の実施例に係るセンサは、光電センサを例として説明したが、光電センサに限れず、電流で信号を伝送する他のセンサであってもよい。
【００５９】
本発明の実施例はさらに、本発明の実施例のいずれかに記載のセンサを含む電子機器を提供する。
【００６０】
本発明の実施例はさらに、ベース基板上に、ソース電極を含む薄膜トランジスタを形成するステップと、薄膜トランジスタ上に、第１ビアホールが設けられた第１絶縁層を形成するステップと、第１ビアホール内と第１絶縁層の一部の上に、第１ビアホールを介してソース電極に電気的に接続された導電層を形成するステップと、絶縁層上に、導電層と離間したバイアス電極と、導電層とバイアス電極にそれぞれ接続されたセンサ活性層を形成するステップと、導電層上に、補助導電層を形成するステップと、を含むセンサの製造方法を提供する。
【００６１】
例えば、本発明の実施例に係るセンサの製造方法はさらに、導電層とバイアス電極の間にスペーサ絶縁層を形成するステップを含む。
【００６２】
例えば、本発明の実施例に係るセンサの製造方法はさらに、センサ活性層上に第２絶縁層を形成するステップを含む。
【００６３】
例えば、本発明の実施例に係るセンサの製造方法はさらに、ソースと第１絶縁層の間に、第１ビアホールに連通する第２ビアホールが設けられたパッシベーション層を形成し、第１ビアホールと第２ビアホールを介してソース電極に電気的に接続された導電層を形成するステップを含む。
【００６４】
例えば、本発明の実施例に係るセンサの製造方法はさらに、パッシベーション層と第１絶縁層の間に、第１ビアホールと第２ビアホールに連通する第３ビアホールが設けられたバリアメタル層を形成し、第１ビアホール、第２ビアホール及び第３ビアホールを介してソース電極に電気的に接続された導電層を形成するステップを含む。
【００６５】
例えば、図３は、本発明の実施例に係るセンサの製造方法のフローチャートであり、図４Ａ−４Ｌは、本発明の実施例に係るセンサの製造方法の模式図である。該製造方法は下記のようなステップＳ０１〜Ｓ１０を含める。
【００６６】
ステップＳ０１では、図４Ａ〜４Ｄに示されるように、ベース基板１０１上に薄膜トランジスタ１０２を形成する。ステップＳ０１は、例えば、ステップＳ０１１〜Ｓ０１４を含む。
ステップＳ０１１では、図４Ａに示されるように、ベース基板上にゲート電極１０２１を形成する。
ステップＳ０１２では、図４Ｂに示されるように、ゲート電極１０２１上にゲート絶縁層１０２２を形成する。
ステップＳ０１３では、図４Ｃに示されるように、ゲート絶縁層１０２２上に活性層１０２３を形成する。
ステップＳ０１４では、図４Ｄに示されるように、活性層１０２３上にソース電極１０２５とドレイン電極１０２４を形成する。
【００６７】
ステップＳ０２では、図４Ｅに示されるように、薄膜トランジスタ１０２上に、第２ビアホール１０７２が設けられたパッシベーション層１０４を形成する。
【００６８】
ステップＳ０３では、図４Ｆに示されるように、パッシベーション層１０４上に、第２ビアホール１０７２に連通する第３ビアホール１０７３が設けられたバリアメタル層１０５を形成する。
【００６９】
ステップＳ０４では、図４Ｇに示されるように、バリアメタル層１０５上に、第３ビアホール１０７３に連通する第１ビアホール１０７１が設けられた第１絶縁層１０６を形成する。
【００７０】
ステップＳ０５では、図４Ｈに示されるように、第１ビアホール１０７１内、第２ビアホール１０７２内、第３ビアホール１０７３内及び第１絶縁層１０６の一部の上に、第１ビアホール１０７１、第２ビアホール１０７２及び第３ビアホール１０７３を介してソース電極１０２５に電気的に接続された導電層１０３１を形成する。
【００７１】
ステップＳ０６では、図４Ｈに示されるように、第１絶縁層１０６上に、導電層１０３１と離間したバイアス電極１０３２を形成する。
【００７２】
ステップＳ０７では、図４Ｉに示されるように、導電層１０３１とバイアス電極１０３２の間にスペーサ絶縁層１０３５を形成する。
【００７３】
ステップＳ０８では、図４Ｊに示されるように、導電層１０３１とバイアス電極１０３２にそれぞれ接続されたセンサ活性層１０３３を形成する。
【００７４】
ステップＳ０９では、図４Ｋに示されるように、センサ活性層１０３３上に第２絶縁層１０３６を形成する。
【００７５】
ステップＳ１０では、図４Ｌに示されるように、導電層１０３１上に補助導電層１０３４を形成する。
【００７６】
例えば、周辺領域におけるリード電極が酸化されないように、周辺電極上に酸化防止導電保護層を設置する必要があり、補助導電層１０３４と酸化防止導電保護層が同種の材料（例えばＩＴＯ）で同層に形成できるため、導電層１０３１上に補助導電層１０３４を設置の工程を増設していない。例えば、センサにおけるデータ線はリード電極を介して集積回路（ＩＣ）に接続されるので、該リード電極が酸化されないように、該リード電極上に酸化防止保護層を設置する必要がある。補助導電層１０３４と該酸化防止導電保護層が同種の材料（例えばＩＴＯ）で同層に形成できるため、工程を増設する必要がない。
【００７７】
例えば、各ステップはいずれも、堆積（またはスパッタリング）、洗浄、フォトレジストコーティング、露光、現像、エッチング、フォトレジスト除去（例えば、剥離）などのプロセスを含む。
【００７８】
例えば、ゲート電極１０２５は、Ｃｒ、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ａｌ、Ｃｕのうちのいずれか１種の金属またはこれらの合金からなる。
【００７９】
例えば、ゲート絶縁層１０２２は、ＳｉＮｘまたはＳｉＯｘからなる。
【００８０】
例えば、活性層１０２３とセンサ活性層１０３３は、アモルファスシリコンからなる。
【００８１】
例えば、ソース電極１０２５とドレイン電極は、アルミニウムネオジム（ＡｌＮｄ）合金、タングステンモリブデン合金（ＷＭｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）またはクロム（Ｃｒ）のうちのいずれか１種またはこれらの組合せからなる。
【００８２】
例えば、パッシベーション層１０４は、窒化ケイ素または酸化ケイ素からなる。
【００８３】
例えば、バリアメタル層１０５は、モリブデン、アルミニウム、銅のうちのいずれか１種の金属またはこれらの合金からなる。
【００８４】
例えば、第１絶縁層１０６、スペーサ絶縁層１０３５、第２絶縁層１０３６は、有機樹脂、窒化ケイ素または酸化ケイ素からなる。
【００８５】
例えば、導電層１０３１は、モリブデン、アルミニウム、銅などの金属のうちのいずれか１種またはこれらの合金からなる。
【００８６】
例えば、補助導電層１０３４は、酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）からなる。
【００８７】
例えば、バイアス電極１０３２の材料は、モリブデン、アルミニウム、銅などの導電金属またはこれらを任意に組み合わせた合金でよく、ＩＴＯ、ＡＺＯ、ＩＺＯ、導電性樹脂、グラフェン薄膜、カーボンナノチューブフィルムなどの導電材料でよい。
【００８８】
本発明の実施例に係るセンサ及びその製造方法は、工程数を増やすことなく導電層上に補助導電層を設置することで、導通性能を向上させ、信号の正常な伝送を確保することが図れる。
【００８９】
なお、本発明の実施例及び図面は、明瞭に説明できるため、センサや電子機器の全ての構造を示していない。当業者は、センサや電子機器の必要機能を実現するため、具体的な用途に応じ、慣用設計を参照して示されていない他の構造を設置することが可能になり、本開示には限定されていない。
【００９０】
以上、本発明の好適な実施形態を説明したが、本発明の保護範囲は、これに限らず、特許請求の範囲を基準にする。
【００９１】
本出願は、２０１６年４月１５日に出願された中国専利出願２０１６１０２３６９１０．９号に基づく優先権を主張し、これらの出願の全ての内容は参照により本明細書に組み込まれた。
【符号の説明】
【００９２】
１００  センサ、１０１  ベース基板、１０２  薄膜トランジスタ、１０２１  ゲート電極、１０２２  ゲート絶縁層、１０２３  活性層、１０２４  ドレイン電極、１０２５  ソース電極、１０３１  導電層、１０３２  バイアス電極、１０３３  センサ活性層、１０３４  補助導電層、１０３５  スペーサ絶縁層、１０３６  第２絶縁層、１０４  パッシベーション層、１０５  バリアメタル層、１０６  第１絶縁層、１０７１  第１ビアホール、１０７２  第２ビアホール、１０７３  第３ビアホール、Ｌ１  第１ビアホールの最小孔径、Ｌ２  第２ビアホールの最大孔径、Ｌ３  第３ビアホールの最大孔径、Ｌ４  第３ビアホールの最小孔径、Ｆ１  第１段差、Ｆ２  第２段差
【図１】
2019518321.tif 000003
【図２】
2019518321.tif 000004
【図３】
2019518321.tif 000005
【図４Ａ】
2019518321.tif 000006
【図４Ｂ】
2019518321.tif 000007
【図４Ｃ】
2019518321.tif 000008
【図４Ｄ】
2019518321.tif 000009
【図４Ｅ】
2019518321.tif 000010
【図４Ｆ】
2019518321.tif 000011
【図４Ｇ】
2019518321.tif 000012
【図４Ｈ】
2019518321.tif 000013
【図４Ｉ】
2019518321.tif 000014
【図４Ｊ】
2019518321.tif 000015
【図４Ｋ】
2019518321.tif 000016
【図４Ｌ】
2019518321.tif 000017
【国際調査報告】
2019518321.tif 000018
2019518321.tif 000019
2019518321.tif 000020
2019518321.tif 000021