(57)【要約】  同一の半導体基板に、縦型超接合ＭＯＳＦＥＴ（１０１）と横型ＭＯＳＦＥＴ（１０２）とが集積されている。横型ＭＯＳＦＥＴ（１０２）は、ｎ埋め込み分離層（１５）およびｎ拡散分離層（１６）によって、縦型超接合ＭＯＳＦＥＴ（１０１）と電気的に分離されている。横型ＭＯＳＦＥＴ（１０２）は、ｎ埋め込み分離層（１５）およびｎ拡散分離層（１６）に囲まれたｎ-半導体層（２）に形成されるｐウェル領域（１７）と、ｐウェル領域（１７）に形成されるｎソース領域（１８）およびｎドレイン領域（１９）と、ｐウェル領域（１７）の、ｎソース領域（１８）とｎドレイン領域（１９）とに挟まれた部分を覆うゲート電極（２１）とからなる。ｎ埋め込み分離層（１５）は縦型超接合ＭＯＳＦＥＴ（１０１）のｎ層（３）と同時に形成されるので、コストを低減することができる。また、ｎ埋め込み分離層（１５）によって素子間の寄生動作を抑制することができる。
2011158647.tif 000002
【特許請求の範囲】
【請求項１】
縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置において、
第１導電型の第１半導体層と、
前記第１半導体層の表面に設けられた、前記第１半導体層より不純物濃度が低い第１導電型の第２半導体層と、
前記第２半導体層の前記第１領域に設けられた、前記第２半導体層より不純物濃度が高い第１導電型の第３半導体層と、前記第２半導体層より不純物濃度が高い第２導電型の第４半導体層とが前記第２半導体層の主面に対して水平方向に交互に配置されてなる並列ｐｎ層と、
前記第２半導体層の前記第２領域に設けられ、かつ前記第３半導体層または前記第４半導体層と同じ不純物濃度を有する埋め込み分離層を含む前記分離構造と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第３半導体層は、前記第２半導体層に選択的に設けられた拡散層であり、
前記第４半導体層は、前記第３半導体層に選択的に設けられた拡散層であり、
前記分離構造は、前記第３半導体層または前記第４半導体層と同じ不純物濃度を有する拡散層であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第３半導体層および前記第４半導体層は、前記第２半導体層に選択的に設けられた拡散層であり、
前記分離構造は、前記第３半導体層または前記第４半導体層と同じ不純物濃度を有する拡散層であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第３半導体層および前記分離構造は、同じエピタキシャル層からなり、
前記第４半導体層は、前記第３半導体層に選択的に設けられた、前記第３半導体層よりも不純物濃度の高い拡散層であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記縦型半導体素子は、絶縁ゲート型電界効果トランジスタであり、プレーナゲート構造またはトレンチゲート構造を有することを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記第１領域の外側に前記第１領域を囲むように前記縦型半導体素子の耐圧構造が設けられていることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
【請求項７】
縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、
第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する第１の工程と、
前記第１エピタキシャル層の前記第１領域の全域に第１導電型不純物の第１イオン注入を行う第２の工程と、
前記第１エピタキシャル層の、前記第１イオン注入が行われた前記第１領域に第２導電型不純物の第２イオン注入を選択的に行う第３の工程と、
前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する第４の工程と、
前記第２エピタキシャル層の、前記第１イオン注入箇所の直上に対応する領域および前記第１イオン注入箇所の直上に対応する領域から離れた前記第２領域に第１導電型不純物の第３イオン注入を行う第５の工程と、
前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域に第２導電型不純物の第４イオン注入を選択的に行う第６の工程と、
前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する第７の工程と、
前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成するとともに、前記第２エピタキシャル層および前記第３エピタキシャル層の前記第２領域にわたってつながり、前記分離構造を構成する第５半導体層を形成する第８の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、
第１導電型の第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する第１の工程と、
前記第１エピタキシャル層の前記第１領域に第１導電型不純物の第１イオン注入を選択的に行う第２の工程と、
前記第１エピタキシャル層の前記第１イオン注入箇所に挟まれた領域に第２導電型不純物の第２イオン注入を選択的に行う第３の工程と、
前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する第４の工程と、
前記第２エピタキシャル層の、前記第１イオン注入箇所の直上に対応する領域および前記第１イオン注入箇所の直上に対応する領域から離れた前記第２領域に第１導電型不純物の第３イオン注入に行う第５の工程と、
前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域に第２導電型不純物の第４イオン注入を行う第６の工程と、
前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する第７の工程と、
前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成するとともに、前記第２エピタキシャル層および前記第３エピタキシャル層の前記第２領域にわたってつながり、前記分離構造を構成する第５半導体層を形成する第８の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、
第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する第１の工程と、
前記第１エピタキシャル層の前記第１領域の全域に第１導電型不純物の第１イオン注入を行う第２の工程と、
前記第１エピタキシャル層の、前記第１イオン注入が行われた前記第１領域に第２導電型不純物の第２イオン注入を選択的に行う第３の工程と、
前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する第４の工程と、
前記第２エピタキシャル層の、前記第１イオン注入箇所の直上に対応する領域に第１導電型不純物の第３イオン注入を行う第５の工程と、
前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域および前記第１イオン注入箇所の直上に対応する領域から離れた前記第２領域に第２導電型不純物の第４イオン注入を選択的に行う第６の工程と、
前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する第７の工程と、
前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成するとともに、前記第２エピタキシャル層および前記第３エピタキシャル層の前記第２領域にわたってつながり、前記分離構造を構成する第５半導体層を形成する第８の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、
第１導電型の第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する第１の工程と、
前記第１エピタキシャル層の前記第１領域に第１導電型不純物の第１イオン注入を選択的に行う第２の工程と、
前記第１エピタキシャル層の前記第１イオン注入箇所に挟まれた領域に第２導電型不純物の第２イオン注入を選択的に行う第３の工程と、
前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する第４の工程と、
前記第２エピタキシャル層の、前記第１イオン注入箇所の直上に対応する領域に第１導電型不純物の第３イオン注入を行う第５の工程と、
前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域および前記第１イオン注入箇所の直上に対応する領域から離れた前記第２領域に第２導電型不純物の第４イオン注入を選択的に行う第６の工程と、
前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する第７の工程と、
前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成するとともに、前記第２エピタキシャル層および前記第３エピタキシャル層の前記第２領域にわたってつながり、前記分離構造を構成する第５半導体層を形成する第８の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、
第１導電型の第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する第１の工程と、
前記第１エピタキシャル層の全域に第１導電型不純物の第１イオン注入を行う第２の工程と、
前記第１エピタキシャル層の、前記第１イオン注入が行われた前記第１領域に第２導電型不純物の第２イオン注入を選択的に行う第３の工程と、
前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する第４の工程と、
前記第２エピタキシャル層の全域に第１導電型不純物の第３イオン注入を行う第５の工程と、
前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域に第２導電型不純物の第４イオン注入を行う第６の工程と、
前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する第７の工程と、
前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成するとともに、前記第１半導体層から前記第３エピタキシャル層にわたってつながり、前記分離構造を構成する第５半導体層を形成する第８の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
前記第２の工程から前記第４の工程を繰り返し行い、前記並列ｐｎ層の厚みを厚くすることを特徴とする請求項７〜１１のいずれか一つに記載の半導体装置の製造方法。
【請求項１３】
前記第４の工程から前記第６の工程を繰り返し行い、前記第５半導体層の厚みを厚くすることを特徴とする請求項７〜１１のいずれか一つに記載の半導体装置の製造方法。
【請求項１４】
前記第６の工程の後、前記第７の工程の前に、前記第２エピタキシャル層上にエピタキシャル成長で第１導電型の第４エピタキシャル層を形成する第９の工程と、
前記第４エピタキシャル層の前記第１領域の全域に第１導電型不純物の第５イオン注入を行う第１０の工程と、
前記第１０の工程の後、前記第４エピタキシャル層の、前記第４イオン注入箇所の直上に対応する領域に選択的に第２導電型不純物の第６イオン注入を行う第１１の工程と、
をさらに含むことを特徴とする請求項７〜１１のいずれか一つに記載の半導体装置の製造方法。
【請求項１５】
前記第６の工程の後、前記第７の工程の前に、前記第２エピタキシャル層上にエピタキシャル成長で第１導電型の第４エピタキシャル層を形成する第９の工程と、
前記第４エピタキシャル層の、前記第１領域の全域および前記第２領域の外周部に第１導電型不純物の第５イオン注入を行う第１０の工程と、
前記第１０の工程の後、前記第４エピタキシャル層の、前記第４イオン注入箇所の直上に対応する領域に選択的に第２導電型不純物の第６イオン注入を行う第１１の工程と、
をさらに含むことを特徴とする請求項７〜１１のいずれか一つに記載の半導体装置の製造方法。
【請求項１６】
前記第８の工程の後、前記第３エピタキシャル層の前記第１領域に、縦型半導体素子の素子構造を形成し、前記第３エピタキシャル層の前記第２領域の外周部に、前記第３エピタキシャル層の表面から前記第５半導体層に達する分離部を形成し、前記第３エピタキシャル層の、前記分離部と前記第５半導体層とで囲まれた領域に横型半導体素子の素子構造を形成することを特徴とする請求項７〜１１のいずれか一つに記載の半導体装置の製造方法。
【請求項１７】
前記分離部は、前記第８の工程の後に前記第３エピタキシャル層の前記第２領域にイオン注入された不純物が熱拡散されることで形成された拡散層であることを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記分離部は、前記第８の工程の後に前記第３エピタキシャル層の前記第２領域に形成されたトレンチで構成されることを特徴とする請求項１６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
縦型半導体素子では、半導体基板の一方の主面に設けられた電極、および半導体基板の一方の主面に対して反対側の主面（他方の主面）に設けられた電極間に電流が流れる。このため、縦型半導体素子において耐圧を高く保つためには、電極間に存在する高抵抗半導体層の厚さを厚くしなければならない。しかし、電極間に存在する高抵抗半導体層の厚さを厚くすることによりオン抵抗が増大する。すなわち、耐圧とオン抵抗の間にはトレードオフの関係がある。【０００３】
このトレードオフの改善策として、ｎ層とｐ層とが交互に繰り返し配置されたｐｎ接合（並列ｐｎ層）をドリフト層に形成した超接合構造の半導体素子が提案されている。並列ｐｎ層は、オン状態ではｎ層に電流を流すとともに、オフ状態ではｎ層およびｐ層を空乏化して耐圧を負担する。超接合構造の半導体素子は、ドリフト層の不純物濃度を高めることができるので、高耐圧を維持したままオン抵抗を低減することが可能である。【０００４】
超接合構造の半導体素子の製造方法として、選択的に半導体基板をエッチングして形成されたトレンチにエピタキシャル成長により埋め込みを行う方法が提案されている。また、より量産性が良く簡易な超接合構造の半導体素子の製造方法として、イオン注入とエピタキシャル成長を連続的に行って深さ方向に周期的に形成したｐ型およびｎ型の埋め込み領域を、熱拡散させて接続させる方法が提案されている（例えば、下記特許文献１参照。）。【０００５】
縦型半導体素子において超接合構造を採用してオン抵抗を低減することは、縦型半導体素子の付加価値を向上させる手段の一つである。一方、縦型半導体素子の付加価値を向上させる別の手段として、縦型半導体素子と同一の半導体基板に横型半導体素子や各種受動素子を形成したインテリジェントスイッチデバイスと呼ばれる半導体素子が提案されている。【０００６】
従来、出力段に用いる縦型半導体素子の駆動回路、制御回路、保護回路などは、外付けのディスクリート部品で構成されていた。それに対して、インテリジェントスイッチデバイスでは、これらの回路は、出力段に用いる縦型半導体素子と同一の半導体基板に形成された横型半導体素子および各種受動素子によって構成される。【０００７】
このように、インテリジェントスイッチデバイスでは、外付けのディスクリート部品を用いずに、出力段に用いる縦型半導体素子と同一の半導体基板に各種回路用の素子を形成する。これによって、より小さいサイズや低コストで従来機能を実現することが可能となる。インテリジェントスイッチデバイスを実現させるための重要な技術として、各素子を電気的に絶縁分離する素子分離技術が挙げられる。【０００８】
インテリジェントスイッチデバイスのように同一の半導体基板に複数の半導体素子を形成する場合、素子間の寄生動作を起こさせないために素子分離技術が用いられる。素子分離技術として、例えば、誘電体分離技術、ｐｎ接合分離技術および自己分離技術などが公知である。【０００９】
図３１は、誘電体分離技術を用いた従来のインテリジェントスイッチデバイスの要部の構成を示す断面図である。図３１に示すように、誘電体分離技術を用いた従来のインテリジェントスイッチデバイスでは、縦型半導体素子５１１および横型半導体素子５１２がｎ-エピタキシャル層５０４上に形成されている。横型半導体素子５１２は、駆動回路、制御回路および保護回路を構成する。【００１０】
縦型半導体素子５１１および横型半導体素子５１２間は、ｎ+基板５０１上に形成されたシリコン酸化膜５０２、シリコン酸化膜を埋め込んだトレンチ分離領域５０５、高濃度ｎ+埋め込み領域５０３によって互いに分離されている。シリコン酸化膜５０２および高濃度ｎ+埋め込み領域５０３は、ｎ+基板５０１とｎ-エピタキシャル層５０４との間に形成されている。トレンチ分離領域５０５は、ｎ-エピタキシャル層５０４および高濃度ｎ+埋め込み領域５０３を貫通してシリコン酸化膜５０２に達する。尚、符号５０９は縦型半導体素子５１１のｐウェル領域である。【００１１】
図３２は、ｐｎ接合分離技術を用いた従来のインテリジェントスイッチデバイスの要部の構成を示す断面図である。図３２に示すように、ｐｎ接合分離技術を用いた従来のインテリジェントスイッチデバイスは、図３１に示す誘電体分離技術を用いたインテリジェントスイッチデバイスと同様に、縦型半導体素子５１１と横型半導体素子５１２とを同一基板上に集積している。【００１２】
縦型半導体素子５１１および横型半導体素子５１２間は、ｎ+基板５０１上に形成されたｐ-層５０７、高濃度ｐ+領域５０８によって互いに分離されている。ｐ-層５０７は、ｎ+基板５０１とｎ-エピタキシャル層５０４との間に形成されている。高濃度ｐ+領域５０８は、ｎ-エピタキシャル層５０４を貫通してｐ-層５０７に接する。尚、符号５１０は、ｐ-層５０７を貫通してｎ-エピタキシャル層５０４およびｎ+基板５０１に接する埋め込みｎ+領域である。【００１３】
図３３は、自己分離技術を用いた従来のインテリジェントスイッチデバイスの要部の構成を示す断面図である。図３３に示すように、自己分離技術を用いた従来のインテリジェントスイッチデバイスでは、図３２に示すｐｎ接合分離技術を用いた従来のインテリジェントスイッチデバイスと異なり、ｐ-層５０７および高濃度ｐ+領域５０８が設けられていない。縦型半導体素子５１１と横型半導体素子５１２との分離は、素子間の間隔を大きくすることでなされている。尚、図３３では、素子断面構造の要部のみを示し、素子間の間隔が図３２に示すインテリジェントスイッチデバイスよりも大きいことについては図示を省略する。【００１４】
このように、上記の素子分離技術を用いてインテリジェントスイッチデバイスを構成することにより、同一の半導体基板に形成された素子間の寄生動作を抑制し、誤動作や破壊を防いだインテリジェントスイッチデバイスを実現している。【００１５】
また、下記特許文献１には、超接合構造を用いて、オン抵抗と耐圧のトレードオフを改善した半導体素子について記載されている。また、下記特許文献２には、超接合構造で構成され、かつ超接合構造のｎ層およびｐ層を繰り返すセルピッチを狭くした半導体素子について記載されている。【００１６】
また、下記特許文献３では、マルチリサーフ構造を用いて、低オン抵抗化と高耐圧を両立させた横型ＭＯＳＦＥＴについて記載されている。このマルチリサーフ構造は、超接合構造として捉えることができる。すなわち、下記特許文献３は、超接合構造を用いた高耐圧の横型半導体素子と、分離構造で囲まれた制御回路用のＩＣを構成する横型半導体素子とが同一の半導体基板に形成された半導体装置について記載されている。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特許第３９８８２６２号公報
【特許文献２】特開２００７−０１２８５８号公報
【特許文献３】特開２０００−２８６４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上述したように、縦型半導体素子の付加価値を向上させる手段として、超接合構造化とインテリジェントスイッチデバイス化という二つの手段を例に挙げて説明した。また、これら二つの手段の素子構造やその製造方法に関しては、上述した図３１〜３３に示すインテリジェントスイッチデバイスに限らず数多くの提案がなされている。【００１９】
しかしながら、例えば、上述した特許文献１、２では、出力段に超接合構造の縦型半導体素子を用いて、この超接合構造の縦型半導体素子と同一の半導体基板に各種回路用（例えば、制御用集積回路用など）の横型半導体素子を集積することについては記載されていない。また、上述した特許文献３には、超接合構造の縦型半導体素子と同一の半導体基板に、横型半導体素子を集積することについては記載されていない。【００２０】
この発明は、上述した従来技術による問題点を解消するため、同一の半導体基板に形成された素子間の寄生動作を抑制することができる半導体装置およびその製造方法を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、コストを低減することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置であり、次の特徴を有する。第１導電型の第１半導体層を備え、前記第１半導体層の表面には、前記第１半導体層より不純物濃度が低い第１導電型の第２半導体層が設けられている。そして、前記第２半導体層の前記第１領域には、前記第２半導体層より不純物濃度が高い第１導電型の第３半導体層と、前記第２半導体層より不純物濃度が高い第２導電型の第４半導体層とが前記第２半導体層の主面に対して水平方向に交互に配置されてなる並列ｐｎ層が設けられている。また、前記第２半導体層の前記第２領域には、前記第３半導体層または第４半導体層と同じ不純物濃度を有する埋め込み分離層を含む前記分離構造が設けられている。【００２２】
また、この発明にかかる半導体装置は、上述した発明において、前記第３半導体層は、前記第２半導体層に選択的に設けられた拡散層である。前記第４半導体層は、前記第３半導体層に選択的に設けられた拡散層である。前記分離構造は、前記第３半導体層または前記第４半導体層と同じ不純物濃度を有する拡散層である。【００２３】
また、この発明にかかる半導体装置は、上述した発明において、前記第３半導体層および前記第４半導体層は、前記第２半導体層に選択的に設けられた拡散層である。前記分離構造は、前記第３半導体層または前記第４半導体層と同じ不純物濃度を有する拡散層である。【００２４】
また、この発明にかかる半導体装置は、上述した発明において、前記第３半導体層および前記分離構造は、同じエピタキシャル層からなる。前記第４半導体層は、前記第３半導体層に選択的に設けられた、前記第３半導体層よりも不純物濃度の高い拡散層である。【００２５】
また、この発明にかかる半導体装置は、上述した発明において、前記縦型半導体素子は、絶縁ゲート型電界効果トランジスタであり、プレーナゲート構造またはトレンチゲート構造を有することを特徴とする。【００２６】
また、この発明にかかる半導体装置は、上述した発明において、前記第１領域の外側に前記第１領域を囲むように前記縦型超接合ＭＯＳトランジスタの耐圧構造が設けられていることを特徴とする。【００２７】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、次の特徴を有する。まず、第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する第１の工程と、前記第１エピタキシャル層の前記第１領域の全域に第１導電型不純物の第１イオン注入を行う（第２の工程）。つぎに、前記第１エピタキシャル層の、前記第１イオン注入が行われた前記第１領域に第２導電型不純物の第２イオン注入を選択的に行う（第３の工程）。つぎに、前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する（第４の工程）。つぎに、前記第２エピタキシャル層の、前記第１イオン注入箇所の直上に対応する領域および前記第１イオン注入箇所の直上に対応する領域から離れた前記第２領域の第２エピタキシャル層に第１導電型不純物の第３イオン注入を行う（第５の工程）。つぎに、前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域に第２導電型不純物の第４イオン注入を選択的に行う（第６の工程）。つぎに、前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する（第７の工程）。つぎに、前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成する。このとき、並列ｐｎ層を形成するとともに、前記第２エピタキシャル層および前記第３エピタキシャル層の前記第２領域にわたってつながり、前記分離構造を構成する第５半導体層を形成する（第８の工程）。【００２８】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、次の特徴を有する。まず、第１導電型の第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する（第１の工程）。つぎに、前記第１エピタキシャル層の前記第１領域に第１導電型不純物の第１イオン注入を選択的に行う（第２の工程）。つぎに、前記第１エピタキシャル層の前記第１イオン注入箇所に挟まれた領域に第２導電型不純物の第２イオン注入を選択的に行う（第３の工程）。つぎに、前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する（第４の工程）。つぎに、前記第２エピタキシャル層の、前記第１イオン注入箇所の直上に対応する領域および前記第１イオン注入箇所の直上に対応する領域から離れた前記第２領域に第１導電型不純物の第３イオン注入に行う（第５の工程）。つぎに、前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域に第２導電型不純物の第４イオン注入を行う（第６の工程）。つぎに、前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する（第７の工程）。つぎに、前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成する。このとき、並列ｐｎ層を形成するとともに、前記第２エピタキシャル層および前記第３エピタキシャル層の前記第２領域にわたってつながり、前記分離構造を構成する第５半導体層を形成する（第８の工程）。【００２９】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、次の特徴を有する。まず、第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する（第１の工程）。つぎに、前記第１エピタキシャル層の前記第１領域の全域に第１導電型不純物の第１イオン注入を行う（第２の工程）。つぎに、前記第１エピタキシャル層の、前記第１イオン注入が行われた前記第１領域に第２導電型不純物の第２イオン注入を選択的に行う（第３の工程）。つぎに、前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する（第４の工程）。つぎに、前記第２エピタキシャル層の、前記第１イオン注入箇所の直上に対応する領域に第１導電型不純物の第３イオン注入を行う（第５の工程）。つぎに、前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域および前記第１イオン注入箇所の直上に対応する領域から離れた前記第２領域に第２導電型不純物の第４イオン注入を選択的に行う（第６の工程）。つぎに、前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する（第７の工程）。つぎに、前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成する。このとき、並列ｐｎ層を形成するとともに、前記第２エピタキシャル層および前記第３エピタキシャル層の前記第２領域にわたってつながり、前記分離構造を構成する第５半導体層を形成する（第８の工程）。【００３０】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、次の特徴を有する。第１導電型の第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する（第１の工程）。つぎに、前記第１エピタキシャル層の前記第１領域に第１導電型不純物の第１イオン注入を選択的に行う（第２の工程）。つぎに、前記第１エピタキシャル層の前記第１イオン注入箇所に挟まれた領域に第２導電型不純物の第２イオン注入を選択的に行う（第３の工程）。つぎに、前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する（第４の工程）。つぎに、前記第２エピタキシャル層の、前記第１イオン注入箇所の直上に対応する領域に第１導電型不純物の第３イオン注入を行う（第５の工程）。つぎに、前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域および前記第１イオン注入箇所の直上に対応する領域から離れた前記第２領域に第２導電型不純物の第４イオン注入を選択的に行う（第６の工程）。つぎに、前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する（第７の工程）。つぎに、前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された前記第１導電型不純物と前記第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成する。このとき、並列ｐｎ層を形成するとともに、前記第２エピタキシャル層および前記第３エピタキシャル層の前記第２領域にわたってつながり、前記分離構造を構成する第５半導体層を形成する（第８の工程）。【００３１】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、次の特徴を有する。まず、第１導電型の第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する（第１の工程）。つぎに、前記第１エピタキシャル層の全域に第１導電型不純物の第１イオン注入を行う（第２の工程）。つぎに、前記第１エピタキシャル層の、前記第１イオン注入が行われた前記第１領域に第２導電型不純物の第２イオン注入を選択的に行う（第３の工程）。つぎに、前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する（第４の工程）。つぎに、前記第２エピタキシャル層の全域に第１導電型不純物の第３イオン注入を行う（第５の工程）。つぎに、前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域に第２導電型不純物の第４イオン注入を行う（第６の工程）。つぎに、前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する（第７の工程）。つぎに、前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成する。このとき、並列ｐｎ層を形成するとともに、前記第１半導体層から前記第３エピタキシャル層にわたってつながり、前記分離構造を構成する第５半導体層を形成する（第８の工程）。【００３２】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２の工程から前記第４の工程を繰り返し行い、前記並列ｐｎ層の厚みを厚くすることを特徴とする。【００３３】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４の工程から前記第６の工程を繰り返し行い、前記第５半導体層の厚みを厚くすることを特徴とする。【００３４】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに、次の特徴を有する。前記第６の工程の後、前記第７の工程の前に、前記第２エピタキシャル層上にエピタキシャル成長で第１導電型の第４エピタキシャル層を形成する（第９の工程）。そして、前記第４エピタキシャル層の前記第１領域全域に第１導電型不純物の第５イオン注入を行う（第１０の工程）。さらに、前記第１０の工程の後、前記第４エピタキシャル層の、前記第４イオン注入箇所の直上に対応する領域に選択的に第２導電型不純物の第６イオン注入を行う（第１１の工程）。【００３５】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに、次の特徴を有する。前記第６の工程の後、前記第７の工程の前に、前記第２エピタキシャル層上にエピタキシャル成長で第１導電型の第４エピタキシャル層を形成する（第９の工程）。そして、前記第４エピタキシャル層の前記第１領域の全域および前記第２領域の外周部に第１導電型不純物の第５イオン注入を行う（第１０の工程）。さらに、前記第１０の工程の後、前記第４エピタキシャル層の、第４イオン注入箇所の直上に対応する領域に選択的に第２導電型不純物の第６イオン注入を行う（第１１の工程）。【００３６】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第８の工程の後、前記第３エピタキシャル層の前記第１領域に、縦型半導体素子の素子構造を形成する。また、前記第３エピタキシャル層の前記第２領域の外周部に、前記第３エピタキシャル層の表面から前記第５半導体層に達する分離部を形成し、前記第３エピタキシャル層の、前記分離部と前記第５半導体層で囲まれた領域に横型半導体素子の素子構造を形成する。【００３７】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記分離部は、前記第８の工程の後に前記第３エピタキシャル層の前記第２領域にイオン注入された不純物が熱拡散されることで形成された拡散層であることを特徴とする。【００３８】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記分離部は、前記第８の工程の後に前記第３エピタキシャル層の前記第２領域に形成されたトレンチで構成されることを特徴とする。【００３９】
上述した発明によれば、埋め込み分離層（第５半導体層）を有する分離構造で囲まれた領域に横型半導体素子を形成することによって、同一の半導体基板に形成された横型半導体素子および超接合構造の縦型半導体素子間の寄生動作を抑制することができる。【００４０】
また、上述した発明によれば、超接合構造の縦型半導体素子を構成する並列ｐｎ層を形成するための多層のｎ-エピタキシャル層とともに、横型半導体素子と縦型半導体素子とを電気的に分離する埋め込み分離層を形成する。これにより、分離構造で囲まれた横型半導体素子と超接合構造の縦型半導体素子とを同一基板に低コストで集積することができる。
【発明の効果】
【００４１】
本発明にかかる半導体装置およびその製造方法によれば、同一の半導体基板に形成された素子間の寄生動作を抑制することができるという効果を奏する。また、本発明にかかる半導体装置およびその製造方法によれば、コストを低減することができるという効果を奏する。
【図面の簡単な説明】
【００４２】
【図１】図１は、この発明の実施の形態１にかかる半導体装置の要部の構成を示す断面図である。
【図２】図２は、この発明の実施の形態２にかかる半導体装置の要部の構成を示す断面図である。
【図３】図３は、この発明の実施の形態３にかかる半導体装置の要部の構成を示す断面図である。
【図４】図４は、この発明の実施の形態４にかかる半導体装置の要部の構成を示す断面図である。
【図５】図５は、この発明の実施の形態５にかかる半導体装置の要部の構成を示す断面図である。
【図６】図６は、この発明の実施の形態６にかかる半導体装置の要部の構成を示す断面図である。
【図７】図７は、この発明の実施の形態７にかかる半導体装置の要部の構成を示す断面図である。
【図８】図８は、この発明の実施の形態８にかかる半導体装置の要部の構成を示す断面図である。
【図９】図９は、この発明の実施の形態９にかかる半導体装置の要部の構成を示す断面図である。
【図１０】図１０は、この発明の実施の形態１０にかかる半導体装置の要部の構成を示す断面図である。
【図１１】図１１は、この発明の実施の形態１１にかかる半導体装置の要部の構成を示す断面図である。
【図１２】図１２は、この発明の実施の形態１２にかかる半導体装置の要部の構成を示す断面図である。
【図１３】図１３は、この発明の実施の形態１３にかかる半導体装置の製造方法を工程順に示す断面図である。
【図１４】図１４は、この発明の実施の形態１３にかかる半導体装置の製造方法を工程順に示す断面図である。
【図１５】図１５は、この発明の実施の形態１３にかかる半導体装置の製造方法を工程順に示す断面図である。
【図１６】図１６は、この発明の実施の形態１４にかかる半導体装置の製造方法を工程順に示す断面図である。
【図１７】図１７は、この発明の実施の形態１４にかかる半導体装置の製造方法を工程順に示す断面図である。
【図１８】図１８は、この発明の実施の形態１４にかかる半導体装置の製造方法を工程順に示す断面図である。
【図１９】図１９は、この発明の実施の形態１５にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２０】図２０は、この発明の実施の形態１５にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２１】図２１は、この発明の実施の形態１５にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２２】図２２は、この発明の実施の形態１６にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２３】図２３は、この発明の実施の形態１６にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２４】図２４は、この発明の実施の形態１６にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２５】図２５は、この発明の実施の形態１７にかかる半導体装置の製造方法を示す断面図である。
【図２６】図２６は、この発明の実施の形態１８にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２７】図２７は、この発明の実施の形態１８にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２８】図２８は、この発明の実施の形態１９にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２９】図２９は、この発明の実施の形態１９にかかる半導体装置の製造方法を工程順に示す断面図である。
【図３０】図３０は、この発明の実施の形態２０にかかる半導体装置の製造方法を示す断面図である。
【図３１】図３１は、誘電体分離技術を用いた従来のインテリジェントスイッチデバイスの要部の構成を示す断面図である。
【図３２】図３２は、ｐｎ接合分離技術を用いた従来のインテリジェントスイッチデバイスの要部の構成を示す断面図である。
【図３３】図３３は、ｐｎ接合分離技術を用いた別の従来のインテリジェントスイッチデバイスの要部の構成を示す断面図である。
【発明を実施するための形態】
【００４３】
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。下記説明では、第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００４４】
（実施の形態１）
図１は、この発明の実施の形態１にかかる半導体装置の要部の構成を示す断面図である。図１に示すように、半導体装置１００は、半導体基板を構成するｎ-半導体層（第２半導体層）２の、第１領域Ｓ１に形成された超接合構造の縦型ＭＯＳＦＥＴ（縦型半導体素子、以下、縦型超接合ＭＯＳＦＥＴとする）１０１と、第２領域Ｓ２に形成された横型ＭＯＳＦＥＴ（横型半導体素子）１０２とで構成される。超接合構造とは、ｎ層とｐ層とを交互に繰り返し配置してなるｐｎ接合（並列ｐｎ層）をドリフト層に形成した構造である。
【００４５】
縦型超接合ＭＯＳＦＥＴ１０１は、ｎドレイン層となるｎ+半導体層（第１半導体層）１と、ｎ+半導体層１に接するｎ-半導体層２と、ｎ-半導体層２の内部に形成された並列ｐｎ層３１とからなる。ｎ+半導体層１は、ｎ-半導体層２よりも高い不純物濃度を有するｎ+低抵抗層である。ｎ-半導体層２は、ｎ+半導体層１の表面に設けられている。ｎ-半導体層２は、ｎ+半導体層１よりも低い不純物濃度を有するｎ-高抵抗層である。
【００４６】
並列ｐｎ層３１は、超接合構造を構成するｎ層（第３半導体層）３とｐ層（第４半導体層）４とからなる。具体的には、ｎ層３は、ｎ-半導体層２の内部に設けられている。ｐ層４は、ｎ層３に設けられている。ｐ層４は、ｎ-半導体層２の主面２ｆ，２ｇに対して垂直方向４０に伸びており、ｎ層３を貫通してｎ-半導体層２に接する。また、ｐ層４は、ｎ-半導体層２の主面２ｆ，２ｇに対して水平方向に所定の周期で配置されている。
【００４７】
このように、ｎ層３およびｐ層４は、ｎ-半導体層２の主面２ｆ，２ｇに対して水平方向４１に交互に繰り返し配置された超接合構造を構成している。ｎ層３は、ｎ-半導体層２よりも高い不純物濃度を有する。ｐ層４は、ｎ-半導体層２よりも高い不純物濃度を有する。ｐ層４の不純物濃度は、ｎ層３の不純物濃度とほぼ等しいのが好ましい。
【００４８】
並列ｐｎ層３１は、縦型超接合ＭＯＳＦＥＴ１０１に電圧が印加されたときに、ｐ層４で挟まれたｎ層３およびｐ層４の全域に空乏層（不図示）が広がるように設計される。ｎ-半導体層２は、ノンドープのエピタキシャル成長層である。具体的には、ｎ-半導体層２は、例えば、ｎ-半導体層２ａ、ｎ-半導体層２ｂ、ｎ-半導体層２ｃおよびｎ-半導体層２ｄが積層されてなるエピタキシャル成長層である。
【００４９】
ｎ層３は、縦型超接合ＭＯＳＦＥＴ１０１が形成されるｎ-半導体層２の第１領域Ｓ１の全域に形成される。ｎ層３は、ｎ-半導体層２の第１領域Ｓ１の全域にイオン注入された例えばリン（Ｐ）が熱処理によって拡散されることで形成された拡散層である。ｐ層４は、ｎ層３にイオン注入された例えばボロン（Ｂ）が熱処理によって拡散されることで形成された拡散層である。
【００５０】
ｎ-半導体層２のｎ+半導体層１側の主面２ｇに対して反対側の主面２ｆ側の表面層には、ｐ層４と接するｐウェル領域５と、ｎ層３に接するｎドリフト領域６とが選択的に設けられている。ｐウェル領域５は、ｎドリフト領域６に接する。ｎドリフト領域６は、隣り合うｐウェル領域５に挟まれている。ｎ層３もまたｎドリフト層を構成する。ｐウェル領域５の表面層には、ｎソース領域７およびｐコンタクト領域８が選択的に設けられている。ｎソース領域７とｎドリフト領域６とに挟まれたｐウェル領域５の表面上には、ゲート酸化膜９を介してゲート電極１０が設けられている。
【００５１】
層間絶縁膜１１は、ゲート電極１０を覆う。ソース電極１２は、ｎソース領域７に電気的に接続されている。ドレイン電極１３は、ｎドレイン層となるｎ+半導体層１と電気的に接続されている。ゲート電極１０、ソース電極１２およびドレイン電極１３は、層間絶縁膜１１によって互いに絶縁されている。このように、ｎ-半導体層２の第１領域Ｓ１には、プレーナゲート構造の縦型超接合ＭＯＳＦＥＴ１０１が設けられている。
【００５２】
ｎ-半導体層２の第２領域Ｓ２には、ｎ埋め込み分離層（第５半導体層）１５と、このｎ埋め込み分離層１５に接するｎ拡散分離層１６とからなる分離構造が設けられている。ｎ埋め込み分離層１５は、ｎ-半導体層２の内部に設けられている。ｎ拡散分離層１６は、ｎ-半導体層２のｎ+半導体層１側の主面２ｇに対して反対側の主面２ｆからこのｎ埋め込み分離層１５に達するように設けられている。ｎ拡散分離層１６は、例えば、ｎ埋め込み分離層１５の外周部に接するように設けられている。
【００５３】
ｎ埋め込み分離層１５は、ｎ-半導体層２よりも高い不純物濃度を有する。また、ｎ埋め込み分離層１５は、ｎ層３またはｐ層４とほぼ等しい不純物濃度を有する。ｎ拡散分離層１６は、熱拡散によってｎ埋め込み分離層１５に達するように形成された拡散層である。ｎ拡散分離層１６は、例えば、ｎ-半導体層２よりも高い不純物濃度を有する。
【００５４】
横型ＭＯＳＦＥＴ１０２は、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６とで囲まれた領域に設けられている。具体的には、ｎ-半導体層２の、ｎ埋め込み分離層１５およびｎ拡散分離層１６で囲まれた領域には、横型ＭＯＳＦＥＴ１０２を構成するｐウェル領域１７、ｎソース領域１８およびｎドレイン領域１９が設けられている。
【００５５】
ｐウェル領域１７の表面層には、ｎソース領域１８およびｎドレイン領域１９が互いに離れて選択的に設けられている。ｐウェル領域１７の、ｎソース領域１８とｎドレイン領域１９とに挟まれた領域の表面上には、ゲート酸化膜２０を介してゲート電極２１が設けられている。ｎソース領域１８およびｎドレイン領域１９には、それぞれソース電極２２およびドレイン電極２３が電気的に接続されている。
【００５６】
ゲート電極２１、ソース電極２２およびドレイン電極２３は、ゲート電極２１を覆う層間絶縁膜１１によって互いに絶縁されている。このように、ｎ-半導体層２の第２領域Ｓ２には、プレーナゲート構造の横型ＭＯＳＦＥＴ１０２が設けられている。層間絶縁膜１１は、第１領域Ｓ１から第２領域Ｓ２にわたって、第１，２領域Ｓ１，Ｓ２を含むｎ-半導体層２の表面の各電極が設けられていない部分を覆う。
【００５７】
図１に示す半導体装置１００では、ｎ埋め込み分離層１５とｎ層３とが同時に形成されるため、製造コストを低減することができる。半導体装置１００の製造方法については後述する。また、図１に示す半導体装置１００では、素子設計の自由度を高くすることができる。その理由は、次のとおりである。
【００５８】
一般的に、不純物をドープした領域に他の領域を形成する場合、他の領域の不純物濃度は不純物をドープした領域よりも高くなる。このため、不純物をドープした領域に他の領域を形成する場合、他の領域の不純物濃度を選定する範囲が狭くなり、素子設計の自由度が低くなる。それに対して、図１に示す半導体装置１００では、ノンドープで形成されたｎ-半導体層２にｎ層３およびｐウェル領域５，１７を形成することができるので、ｎ層３およびｐウェル領域５，１７の不純物濃度を選定する範囲が広くなる。したがって、素子設計の自由度を高くすることができる。
【００５９】
また、横型ＭＯＳＦＥＴ１０２は、ｎ-半導体層２よりも不純物濃度の高いｎ埋め込み分離層１５およびｎ拡散分離層１６により、縦型超接合ＭＯＳＦＥＴ１０１と電気的に分離されている。すなわち、半導体装置１００には、ｎ-半導体層２よりも不純物濃度の高いｎ埋め込み分離層１５およびｎ拡散分離層１６からなる分離構造が設けられている。そのため、縦型超接合ＭＯＳＦＥＴ１０１と横型ＭＯＳＦＥＴ１０２とによって構成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減を図ることができる。
【００６０】
上述した図１に示す半導体装置１００の例では、縦型超接合ＭＯＳＦＥＴ１０１と同一の半導体基板（ｎ-半導体層２）に一つの横型ＭＯＳＦＥＴ１０２のみが形成された集積回路を構成しているが、実際は複数の横型ＭＯＳＦＥＴ１０２を形成して集積回路を構成している。縦型超接合ＭＯＳＦＥＴ１０１と同一の半導体基板に複数の横型ＭＯＳＦＥＴ１０２を形成する場合、複数の横型ＭＯＳＦＥＴ１０２はそれぞれｎ埋め込み分離層１５およびｎ拡散分離層１６からなる分離構造によって囲まれ他の素子と電気的に分離される。
【００６１】
以上、説明したように、実施の形態１によれば、半導体基板を構成するｎ-半導体層２の、ｎ埋め込み分離層１５およびｎ拡散分離層１６によって囲まれた領域に横型ＭＯＳＦＥＴ１０２を配置する。これにより、横型ＭＯＳＦＥＴ１０２は、同一の半導体基板に配置された縦型超接合ＭＯＳＦＥＴ１０１と電気的に分離される。したがって、同一の半導体基板に形成された縦型超接合ＭＯＳＦＥＴ１０１および横型ＭＯＳＦＥＴ１０２間の寄生動作を抑制することができる。
【００６２】
（実施の形態２）
図２は、この発明の実施の形態２にかかる半導体装置の要部の構成を示す断面図である。図２に示すように、半導体装置１１０は、半導体基板を構成するｎ-半導体層２の、第１領域Ｓ１に形成された縦型超接合ＭＯＳＦＥＴ１１１と、第２領域Ｓ２に形成された横型ＭＯＳＦＥＴ１１２とで構成される。
【００６３】
縦型超接合ＭＯＳＦＥＴ１１１は、ｎドレイン層となるｎ+半導体層１と、ｎ+半導体層１に接するｎ-半導体層２と、ｎ-半導体層２の内部に形成された並列ｐｎ層３１とからなる。この並列ｐｎ層３１は、超接合構造を構成するｎ層３とｐ層４とからなる。具体的には、ｎ層３およびｐ層４は、半導体基板（ｎ-半導体層２）の主面２ｆ，２ｇに対して垂直方向に伸びており、ｎ-半導体層２の主面２ｆ，２ｇに対して水平方向に交互に繰り返し配置されている。
【００６４】
並列ｐｎ層３１は、縦型超接合ＭＯＳＦＥＴ１１１に電圧が印加されたときに、ｐ層４で挟まれたｎ層３およびｐ層４の全域に空乏層（不図示）が広がるように設計される。ｎ-半導体層２は、ノンドープのエピタキシャル成長層である。具体的には、ｎ-半導体層２は、例えば、ｎ-半導体層２ａ、ｎ-半導体層２ｂ、ｎ-半導体層２ｃおよびｎ-半導体層２ｄが順次積層されてなるエピタキシャル成長層である。
【００６５】
ｎ層３およびｐ層４は、ｎ-半導体層２の第１領域Ｓ１にそれぞれ選択的に形成される。ｎ層３は、ｎ-半導体層２の第１領域Ｓ１にイオン注入された例えばリンが熱処理によって拡散されることで形成された拡散層である。ｐ層４は、ｎ-半導体層２の第１領域Ｓ１にイオン注入された例えばボロンが熱処理によって拡散されることで形成された拡散層である。
【００６６】
ｎ-半導体層２のｎ+半導体層１側の主面２ｇに対して反対側の主面２ｆ側の表面層には、ｐ層４と接するｐウェル領域５と、ｎ層３に接するｎドリフト領域６とが選択的に設けられている。ｐウェル領域５は、ｎドリフト領域６に接する。ｎドリフト領域６は、隣り合うｐウェル領域５に挟まれている。ｎ層３もまたｎドリフト層を構成する。
【００６７】
ｐウェル領域５の表面層には、ｎソース領域７およびｐコンタクト領域８が選択的に設けられている。ｎソース領域７とｎドリフト領域６とに挟まれたｐウェル領域５の表面上には、ゲート酸化膜９を介してゲート電極１０が設けられている。
【００６８】
層間絶縁膜１１は、ゲート電極１０を覆う。ソース電極１２は、ｎソース領域７に電気的に接続されている。ドレイン電極１３は、ｎドレイン層となるｎ+半導体層１と電気的に接続されている。ゲート電極１０、ソース電極１２およびドレイン電極１３は、層間絶縁膜１１によって互いに絶縁されている。このように、ｎ-半導体層２の第１領域Ｓ１には、プレーナゲート構造の縦型超接合ＭＯＳＦＥＴ１１１が設けられている。
【００６９】
ｎ-半導体層２の第２領域Ｓ２には、ｎ埋め込み分離層１５と、このｎ埋め込み分離層１５に接するｎ拡散分離層１６とからなる分離構造が設けられている。ｎ埋め込み分離層１５は、ｎ-半導体層２の内部に設けられている。ｎ拡散分離層１６は、ｎ-半導体層２のｎ+半導体層１側の主面２ｇに対して反対側の主面２ｆからこのｎ埋め込み分離層１５に達するように設けられている。ｎ拡散分離層１６は、例えば、ｎ埋め込み分離層１５の外周部に接するように設けられている。
【００７０】
横型ＭＯＳＦＥＴ１１２は、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６とで囲まれた領域に設けられている。具体的には、ｎ-半導体層２の、ｎ埋め込み分離層１５およびｎ拡散分離層１６で囲まれた領域には、横型ＭＯＳＦＥＴ１１２を構成するｐウェル領域１７、ｎソース領域１８およびｎドレイン領域１９が設けられている。ｐウェル領域１７の表面層には、ｎソース領域１８およびｎドレイン領域１９が互いに離れて選択的に設けられている。
【００７１】
ｐウェル領域１７の、ｎソース領域１８とｎドレイン領域１９とに挟まれた領域の表面上には、ゲート酸化膜２０を介してゲート電極２１が設けられている。ｎソース領域１８およびｎドレイン領域１９には、それぞれソース電極２２およびドレイン電極２３が電気的に接続されている。
【００７２】
ゲート電極２１、ソース電極２２およびドレイン電極２３は、ゲート電極２１を覆う層間絶縁膜１１によって互いに絶縁されている。このように、ｎ-半導体層２の第２領域Ｓ２には、プレーナゲート構造の横型ＭＯＳＦＥＴ１１２が設けられている層間絶縁膜１１は、第１領域Ｓ１から第２領域Ｓ２にわたって、第１，２領域Ｓ１，Ｓ２を含むｎ-半導体層２の表面の各電極が設けられていない部分を覆う。
【００７３】
縦型超接合ＭＯＳＦＥＴ１１１および横型ＭＯＳＦＥＴ１１２の各領域の不純物濃度は、実施の形態１にかかる半導体装置を構成する縦型超接合ＭＯＳＦＥＴおよび横型ＭＯＳＦＥＴの各領域の不純物濃度と同様である。
【００７４】
図２に示す半導体装置１１０では、ノンドープで形成されたｎ-半導体層２にｎ層３、ｐ層４およびｐウェル領域５，１７を形成することができるので、ｎ層３、ｐ層４およびｐウェル領域５，１７の不純物濃度を選定する範囲が広くなる。したがって、素子設計の自由度を高くすることができる。
【００７５】
以上、説明したように、実施の形態２によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。また、図２に示す半導体装置１１０では、エピタキシャル成長法によってノンドープで形成されたｎ-半導体層２にｎ層３およびｐ層４がそれぞれ選択的に形成されるので、実施の形態１にかかる半導体装置に比べて素子設計の自由度を高くすることができる。
【００７６】
（実施の形態３）
図３は、この発明の実施の形態３にかかる半導体装置の要部の構成を示す断面図である。図３に示すように、半導体装置１２０は、半導体基板を構成するｎ-半導体層２の、第１領域Ｓ１に形成された縦型超接合ＭＯＳＦＥＴ１２１と、第２領域Ｓ２に形成された横型ＭＯＳＦＥＴ１２２とで構成される。
【００７７】
縦型超接合ＭＯＳＦＥＴ１２１は、ｎドレイン層となるｎ+半導体層１と、ｎ+半導体層１の表面に配置されたｎ-半導体層２と、ｎ-半導体層２の内部に配置されたｎ層３と、このｎ層３を貫通して配置されたｐ層４とからなる。ｎ層３は、ｎ-半導体層２の第１領域Ｓ１から第２領域Ｓ２にわたって設けられている。ｐ層４は、ｎ-半導体層２の第１領域Ｓ１側のｎ層３に設けられている。
【００７８】
ｎ層３およびｐ層４は、超接合構造である並列ｐｎ層３１を構成する。具体的には、ｐ層４は、半導体基板（ｎ-半導体層２）の主面２ｆ，２ｇに対して垂直方向に伸びており、ｎ層３を貫通してｎ-半導体層２に接する。また、ｐ層４は、ｎ-半導体層２の主面２ｆ，２ｇに対して水平方向に所定の周期で配置されている。このように、ｎ層３およびｐ層４は、ｎ-半導体層２の主面２ｆ，２ｇに対して水平方向に交互に繰り返し配置された超接合構造を構成している。
【００７９】
並列ｐｎ層３１は、縦型超接合ＭＯＳＦＥＴ１２１に電圧が印加されたときに、ｐ層４で挟まれたｎ層３およびｐ層４の全域に空乏層（不図示）が広がるように設計される。ｎ-半導体層２は、ノンドープのエピタキシャル成長層である。具体的には、ｎ-半導体層２は、例えば、ｎ-半導体層２ａ、ｎ-半導体層２ｂ、ｎ-半導体層２ｃおよびｎ-半導体層２ｄが順次積層されてなるエピタキシャル成長層である。
【００８０】
ｎ層３は、ノンドープのエピタキシャル成長層であるｎ-半導体層２の、第１領域Ｓ１および第２領域Ｓ２を含む全域にイオン注入された例えばリンが熱処理によって拡散されることで形成された拡散層である。ｐ層４は、ｎ層３にイオン注入された例えばボロンが熱処理によって拡散されることで形成された拡散層である。
【００８１】
ｎ-半導体層２のｎ+半導体層１側の主面２ｇに対して反対側の主面２ｆ側の表面層には、ｐ層４と接するｐウェル領域５と、ｎ層３に接するｎドリフト領域６とが選択的に設けられている。ｐウェル領域５は、ｎドリフト領域６に接する。ｎドリフト領域６は、隣り合うｐウェル領域５に挟まれている。ｎ層３もまたｎドリフト層を構成する。
【００８２】
ｐウェル領域５の表面層には、ｎソース領域７およびｐコンタクト領域８が選択的に設けられている。ｎソース領域７とｎドリフト領域６とに挟まれたｐウェル領域５の表面上には、ゲート酸化膜９を介してゲート電極１０が設けられている。
【００８３】
層間絶縁膜１１は、ゲート電極１０を覆う。ソース電極１２は、ｎソース領域７に電気的に接続されている。ドレイン電極１３は、ｎドレイン層となるｎ+半導体層１と電気的に接続されている。ゲート電極１０、ソース電極１２およびドレイン電極１３は、層間絶縁膜１１によって互いに絶縁されている。このように、ｎ-半導体層２の第１領域Ｓ１には、プレーナゲート構造の縦型超接合ＭＯＳＦＥＴ１２１が設けられている。
【００８４】
ｎ-半導体層２の第２領域Ｓ２には、ｎ埋め込み分離層となるｎ層３と、このｎ埋め込み分離層となるｎ層３に接するｎ拡散分離層１６とからなる分離構造が設けられている。ｎ拡散分離層１６は、ｎ-半導体層２のｎ+半導体層１側の主面２ｇに対して反対側の主面２ｆからこのｎ埋め込み分離層となるｎ層３に達するように設けられている。ｎ拡散分離層１６は、熱拡散によってｎ埋め込み分離層となるｎ層３に達するように形成される。
【００８５】
横型ＭＯＳＦＥＴ１２２は、ｎ-半導体層２の、ｎ埋め込み分離層となるｎ層３とｎ拡散分離層１６とで囲まれた領域に設けられている。具体的には、ｎ-半導体層２の、ｎ埋め込み分離層となるｎ層３とｎ拡散分離層１６とで囲まれた領域には、横型ＭＯＳＦＥＴ１２２を構成するｐウェル領域１７、ｎソース領域１８およびｎドレイン領域１９が設けられている。
【００８６】
ｐウェル領域１７の表面層には、ｎソース領域１８およびｎドレイン領域１９が互いに離れて選択的に設けられている。ｐウェル領域１７の、ｎソース領域１８とｎドレイン領域１９とに挟まれた領域の表面上には、ゲート酸化膜２０を介してゲート電極２１が設けられている。ｎソース領域１８およびｎドレイン領域１９には、それぞれソース電極２２およびドレイン電極２３が電気的に接続されている。
【００８７】
ゲート電極２１、ソース電極２２およびドレイン電極２３は、ゲート電極２１を覆う層間絶縁膜１１によって互いに絶縁されている。層間絶縁膜１１は、第１領域Ｓ１から第２領域Ｓ２にわたって、半導体基板（ｎ-半導体層２）の表面の、各電極が設けられていない部分を覆う。このように、ｎ-半導体層２の第２領域Ｓ２には、プレーナゲート構造の横型ＭＯＳＦＥＴ１２２が設けられている。
【００８８】
縦型超接合ＭＯＳＦＥＴ１２１および横型ＭＯＳＦＥＴ１２２の各領域の不純物濃度は、実施の形態１にかかる半導体装置を構成する縦型超接合ＭＯＳＦＥＴおよび横型ＭＯＳＦＥＴの各領域の不純物濃度と同様である。
【００８９】
図３に示す半導体装置１２０では、埋め込み分離層として機能するｎ層３が、実施の形態１にかかる半導体装置よりも厚く形成される。このため、縦型超接合ＭＯＳＦＥＴ１２１と横型ＭＯＳＦＥＴ１２２とによって構成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減という効果を、実施の形態１にかかる半導体装置に比べてより一層向上することができる。
【００９０】
以上、説明したように、実施の形態３によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【００９１】
（実施の形態４）
図４は、この発明の実施の形態４にかかる半導体装置の要部の構成を示す断面図である。図４に示す半導体装置１３０と図１に示す半導体装置１００との違いは、半導体装置１００において分離構造を構成するｎ埋め込み分離層１５およびｎ拡散分離層１６を、半導体装置１３０においてｐ埋め込み分離層２４およびｐ拡散分離層２５に変更した点である。
【００９２】
すなわち、半導体装置１３０においては、ｎ-半導体層２と導電型の異なるｐ埋め込み分離層２４およびｐ拡散分離層２５によって横型ＭＯＳＦＥＴ１３２を囲むことにより、縦型超接合ＭＯＳＦＥＴ１３１と横型ＭＯＳＦＥＴ１３２とを電気的に分離する。半導体装置１３０のｐ埋め込み分離層２４およびｐ拡散分離層２５以外の構成は、図１に示す半導体装置１００と同様である。
【００９３】
半導体装置１３０においても、縦型超接合ＭＯＳＦＥＴ１３１と横型ＭＯＳＦＥＴ１３２とによって構成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減という効果を、図１に示す半導体装置１００と同様に得ることができる。
【００９４】
分離構造を構成するｎ埋め込み分離層１５およびｎ拡散分離層１６をｐ埋め込み分離層２４およびｐ拡散分離層２５に変更した構成は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０にも適用することができる。
【００９５】
また、分離構造を構成するｎ拡散分離層１６をｐ拡散分離層２５に変更した構成は、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【００９６】
以上、説明したように、実施の形態４によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【００９７】
（実施の形態５）
図５は、この発明の実施の形態５にかかる半導体装置の要部の構成を示す断面図である。図５に示す半導体装置１４０と図１に示す半導体装置１００との違いは、半導体装置１００においてｎチャネル型とした横型ＭＯＳＦＥＴ１０２を、半導体装置１４０においてｐチャネル型の横型ＭＯＳＦＥＴ１４２に変更した点である。
【００９８】
半導体装置１４０において、符号１８ａおよび符号１９ａはｐソース領域およびｐドレイン領域である。また、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６とで囲まれる領域はｎウェル領域となる。縦型超接合ＭＯＳＦＥＴ１４１の構成は、図１に示す半導体装置１００の縦型超接合ＭＯＳＦＥＴと同様である。
【００９９】
横型ＭＯＳＦＥＴをｐチャネルとする構成は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１００】
以上、説明したように、実施の形態５によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【０１０１】
（実施の形態６）
図６は、この発明の実施の形態６にかかる半導体装置の要部の構成を示す断面図である。図６に示す半導体装置１５０と図５に示す半導体装置１４０との違いは、半導体装置１４０において分離構造を構成するｎ埋め込み分離層１５およびｎ拡散分離層１６を、半導体装置１５０においてｐ埋め込み分離層２４およびｐ拡散分離層２５に変更した点である。
【０１０２】
すなわち、半導体装置１５０においては、ｎ-半導体層２と導電型の異なるｐ埋め込み分離層２４およびｐ拡散分離層２５によって横型ＭＯＳＦＥＴ１５２を囲むことにより、縦型超接合ＭＯＳＦＥＴ１５１と横型ＭＯＳＦＥＴ１５２とを電気的に分離する。半導体装置１５０のｐ埋め込み分離層２４およびｐ拡散分離層２５以外の構成は、図５に示す半導体装置１４０と同様である。
【０１０３】
このように、分離構造を構成する領域をｐ型に変更した場合においても、縦型超接合ＭＯＳＦＥＴ１５１と横型ＭＯＳＦＥＴ１５２とによって構成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減という効果を、図５に示す半導体装置１４０と同様に得ることができる。
【０１０４】
横型ＭＯＳＦＥＴをｎチャネルからｐチャネルに変更し、かつ分離構造を構成するｎ埋め込み分離層１５およびｎ拡散分離層１６をｐ埋め込み分離層２４およびｐ拡散分離層２５に変更した構成は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０にも適用することができる。
【０１０５】
また、横型ＭＯＳＦＥＴをｎチャネルからｐチャネルに変更し、かつ分離構造を構成するｎ拡散分離層１６をｐ拡散分離層２５に変更した構成は、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１０６】
以上、説明したように、実施の形態６によれば、実施の形態５にかかる半導体装置と同様の効果を得ることができる。
【０１０７】
（実施の形態７）
図７は、この発明の実施の形態７にかかる半導体装置の要部の構成を示す断面図である。図７に示す半導体装置１６０と図１に示す半導体装置１００との違いは、半導体装置１６０において、ｎ埋め込み分離層１５とｎ拡散分離層１６との間に分離構造の一部としてｎ層２６を設けた点である。ｎ層２６は、例えば、ｎ埋め込み分離層１５の外周部に接するように形成される。半導体装置１６０は、分離構造の一部としてｎ層２６を設けることで、ｐウェル領域１７と接するｎ-高抵抗層であるｎ-半導体層２の厚さを半導体装置１００よりも厚くしている。
【０１０８】
半導体装置１６０においては、ｎ拡散分離層１６、ｎ埋め込み分離層１５およびｎ層２６によって分離構造が構成され、縦型超接合ＭＯＳＦＥＴ１６１と横型ＭＯＳＦＥＴ１６２を電気的に分離する。半導体装置１６０のｎ層２６以外の構成は、図１に示す半導体装置１００と同様である。
【０１０９】
半導体装置１６０の構成とすることで、ｎ-半導体層２の、ｎ拡散分離層１６、ｎ埋め込み分離層１５およびｎ層２６で囲まれた領域において空乏層が広がる部分が増える。このため、分離構造で囲まれた部分、すなわち横型ＭＯＳＦＥＴ１６２を高耐圧化することができる。
【０１１０】
ｎ拡散分離層１６、ｎ埋め込み分離層１５およびｎ層２６で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０にも適用することができる。
【０１１１】
また、図示を省略するが、分離構造をｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成してもよい。ｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１１２】
以上、説明したように、実施の形態７によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【０１１３】
（実施の形態８）
図８は、この発明の実施の形態８にかかる半導体装置の要部の構成を示す断面図である。図８に示す半導体装置１７０と図１に示す半導体装置１００との違いは、半導体装置１７０におけるｎ埋め込み分離層１５を半導体装置１００よりも厚く形成した点である。半導体装置１７０のｎ埋め込み分離層１５の厚さ以外の構成は、図１に示す半導体装置１００と同様である。
【０１１４】
分離構造を構成するｎ埋め込み分離層１５を図１に示す半導体装置１００よりも厚く形成することで、縦型超接合ＭＯＳＦＥＴ１７１と横型ＭＯＳＦＥＴ１７２とで形成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減という効果を、より一層向上することができる。
【０１１５】
分離構造を構成するｎ埋め込み分離層１５を図１に示す半導体装置１００よりも厚く形成した構成は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０にも適用することができる。
【０１１６】
以上、説明したように、実施の形態８によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【０１１７】
（実施の形態９）
図９は、この発明の実施の形態９にかかる半導体装置の要部の構成を示す断面図である。図９に示す半導体装置１８０と図７に示す半導体装置１６０との違いは、半導体装置１８０において、半導体装置１６０におけるｎ層２６を設けずに、ｎ拡散分離層１６ａをｎ埋め込み分離層１５に達するように深く形成した点である。
【０１１８】
すなわち、半導体装置１８０においては、ｎ埋め込み分離層１５およびｎ拡散分離層１６ａによって分離構造を構成し、ｐウェル領域１７と接するｎ-半導体層２の厚さを図１に示す半導体装置１００よりも厚くしている。縦型超接合ＭＯＳＦＥＴ１８１と横型ＭＯＳＦＥＴ１８２は、ｎ埋め込み分離層１５およびｎ拡散分離層１６ａからなる分離構造によって電気的に分離されている。半導体装置１８０のｎ拡散分離層１６ａの深さ以外の構成は、図７に示す半導体装置１６０と同様である。
【０１１９】
半導体装置１８０の構成とすることで、図７に示す半導体装置１６０と同様に、横型ＭＯＳＦＥＴ１８２を高耐圧化することができる。ｎ埋め込み分離層１５およびｎ拡散分離層１６ａによって分離構造を構成し、ｐウェル領域１７と接するｎ-半導体層２の厚さを図１に示す半導体装置１００よりも厚く形成する構成は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０にも適用することができる。
【０１２０】
また、図示を省略するが、分離構造をｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成してもよい。ｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１２１】
以上、説明したように、実施の形態９によれば、実施の形態７にかかる半導体装置と同様の効果を得ることができる。
【０１２２】
（実施の形態１０）
図１０は、この発明の実施の形態１０にかかる半導体装置の要部の構成を示す断面図である。図１０に示す半導体装置１９０と図１に示す半導体装置１００との違いは、半導体装置１００におけるｎ拡散分離層１６を、半導体装置１９０においてトレンチ分離構造２７に変更した点である。
【０１２３】
半導体装置１９０において、トレンチ分離構造２７は、トレンチ２７ａの側壁および底面に絶縁膜を形成し、トレンチ２７ａの内部に絶縁膜を介してポリシリコンが埋め込まれた構成を有する。トレンチ分離構造２７は、ｎ埋め込み分離層１５に達する深さで設けられている。トレンチ分離構造２７は、トレンチ２７ａの内部をすべて絶縁材で埋め込んだ構成であってもよい。半導体装置１９０のトレンチ分離構造２７以外の構成は、図１に示す半導体装置１００と同様である。
【０１２４】
半導体装置１９０の構成とすることで、図１に示す半導体装置１００と同様に、縦型超接合ＭＯＳＦＥＴ１９１と横型ＭＯＳＦＥＴ１９２とで形成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減という効果を得ることができる。
【０１２５】
ｎ埋め込み分離層１５およびトレンチ分離構造２７で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１２６】
また、図示を省略するが、分離構造をｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成してもよい。ｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１２７】
以上、説明したように、実施の形態１０によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【０１２８】
（実施の形態１１）
図１１は、この発明の実施の形態１１にかかる半導体装置の要部の構成を示す断面図である。図１１に示す半導体装置２００と図１に示す半導体装置１００との違いは、半導体装置２００において分離構造を構成するｎ埋め込み分離層２８の不純物濃度をｎ層３より高くした点である。半導体装置２００のｎ埋め込み分離層２８の不純物濃度以外の構成は、図１に示す半導体装置１００と同様である。
【０１２９】
半導体装置２００の構成とすることで、縦型超接合ＭＯＳＦＥＴ２０１と横型ＭＯＳＦＥＴ２０２とで形成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減という効果を、より一層向上することができる。
【０１３０】
ｎ拡散分離層１６およびｎ埋め込み分離層２８で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１３１】
また、図示を省略するが、分離構造をｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成してもよい。ｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１３２】
以上、説明したように、実施の形態１１によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【０１３３】
（実施の形態１２）
図１２は、この発明の実施の形態１２にかかる半導体装置の要部の構成を示す断面図である。図１２に示す半導体装置２１０と図１に示す半導体装置１００との違いは、半導体装置２１０において、縦型超接合ＭＯＳＦＥＴ２１１のゲート構造をプレーナゲート構造からトレンチゲート構造に変更した点である。
【０１３４】
図１２中の符号１０ａはゲート部のトレンチであり、符号１０ｂはゲート酸化膜である。すなわち、半導体装置２１０においては、隣り合うｐウェル領域５の間に、ｐウェル領域５に接し、並列ｐｎ層３１のｎ層３に達するトレンチ１０ａが設けられている。そして、トレンチ１０ａの内部に、ゲート酸化膜１０ｂを介してゲート電極１０が埋め込まれている。縦型超接合ＭＯＳＦＥＴ２１１のゲート構造以外の構成は、図１に示す半導体装置１００の縦型超接合ＭＯＳＦＥＴと同様である。横型ＭＯＳＦＥＴ２１２の構成は、図１に示す半導体装置１００の横型ＭＯＳＦＥＴと同様である。
【０１３５】
半導体装置２１０の構成は、Ｊ−ＦＥＴ効果を有していないため、オン抵抗の低減を図ることができるという効果を有する。縦型超接合ＭＯＳＦＥＴ２１１をトレンチゲート構造とする構成は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１３６】
以上、説明したように、実施の形態１２によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【０１３７】
（実施の形態１３）
図１３〜図１５は、この発明の実施の形態１３にかかる半導体装置の製造方法を工程順に示す断面図である。実施の形態１３においては、図１に示す実施の形態１にかかる半導体装置１００の製造方法を説明する。まず、ｎ+半導体層１となる支持基板を用意する。ｎ+半導体層１は、縦型超接合ＭＯＳＦＥＴ１０１のｎドレイン層となる（図１３（ａ））。
【０１３８】
つぎに、ｎ+半導体層１上に、ｎ-半導体層２ａをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ａの、縦型超接合ＭＯＳＦＥＴ１０１を形成する第１領域Ｓ１の全域にｎ型不純物（例えば、リンなど）のイオン注入５３ａを行い、ｎ-半導体層２ａの第１領域Ｓ１の表面層にｎ型イオン注入層３ａを形成する（図１３（ｂ））。
【０１３９】
ｎ-半導体層２ａへのイオン注入５３ａは、例えば、ｎ-半導体層２ａの第１領域Ｓ１全域が露出する開口部を有するレジストマスク（不図示）をマスクとして行われる。すなわち、レジストマスクの開口部には、ｎ-半導体層２ａのｎ型イオン注入層３ａ形成領域が露出する。イオン注入５３ａに用いるレジストマスクは、例えば、ｎ-半導体層２ａへのイオン注入５３ａが行われる前に予めｎ-半導体層２ａの表面に形成され、後のｎ型イオン注入層３ａへのイオン注入５４ａに用いるレジストマスクの形成前に除去される。
【０１４０】
以下、イオン注入時のレジストマスクについての説明および図示は省略するが、半導体層やイオン注入層にイオン注入が行われる際には、ｎ-半導体層２ａへのイオン注入５３ａと同様にレジストマスクが用いられる（実施の形態１４〜２０においても同様に説明および図示を省略するが、イオン注入時にはレジストマスクが用いられる）。
【０１４１】
具体的には、半導体層やイオン注入層にイオン注入が行われる際には、半導体層やイオン注入層の所望の領域が選択的に露出する開口部を有するレジストマスクが形成される。そして、このレジストマスクは、イオン注入のマスクとして用いられた後、つぎのイオン注入時のレジストマスクの形成前、またはエピタキシャル層の形成前に除去される。
【０１４２】
つぎに、ｎ型イオン注入層３ａにｐ型不純物（例えば、ボロンなど）のイオン注入５４ａを選択的に行い、ｎ型イオン注入層３ａの表面層に複数のｐ型イオン注入層４ａを形成する（図１３（ｃ））。ｎ型イオン注入層３ａへのイオン注入５４ａのｐ型不純物のドーズ量は、ｎ-半導体層２ａにｎ型イオン注入層３ａを形成する際のイオン注入５３ａのｎ型不純物のドーズ量より大きいドーズ量とする。
【０１４３】
つぎに、ｎ-半導体層２ａ上に、ｎ-半導体層２ｂをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ｂの第１領域Ｓ１の全域にｎ型不純物のイオン注入５３ｂを行い、ｎ-半導体層２ｂの第１領域Ｓ１の表面層にｎ型イオン注入層３ｂを形成する。そして、ｎ型イオン注入層３ｂの、ｐ型イオン注入層４ａの直上にあたる領域にｐ型不純物のイオン注入５４ｂを選択的に行い、ｎ型イオン注入層３ｂの表面層に複数のｐ型イオン注入層４ｂを形成する（図１３（ｄ））。
【０１４４】
ｎ型イオン注入層３ｂへのイオン注入５４ｂのｐ型不純物のドーズ量は、ｎ-半導体層２ｂにｎ型イオン注入層３ｂを形成する際のイオン注入５３ｂのｎ型不純物のドーズ量より大きいドーズ量とする。図１３（ｄ）においては図示を省略するが、通常、ｎ-半導体層２ｂ、ｎ型イオン注入層３ｂおよびｐ型イオン注入層４ｂの形成工程（図１３（ｄ）の工程）を６，７回程度繰り返し行い、完成後の並列ｐｎ層３１の厚さを厚くする。
【０１４５】
つぎに、ｎ-半導体層２ｂ上に、ｎ-半導体層２ｃをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。そして、ｎ-半導体層２ｃの、第１領域Ｓ１の全域およびｎ埋め込み分離層１５を形成する第２領域Ｓ２の全域に、ｎ型不純物のイオン注入５３ｃをそれぞれ行う。これにより、ｎ-半導体層２ｃの第１領域Ｓ１の表面層にｎ型イオン注入層３ｃが形成されるとともに、ｎ-半導体層２ｃの第２領域Ｓ２の表面層にｎ型イオン注入層１５ａが形成される。
【０１４６】
つぎに、ｎ型イオン注入層３ｃの、ｐ型イオン注入層４ｂの直上にあたる領域にｐ型不純物のイオン注入５４ｃを選択的に行い、ｎ型イオン注入層３ｃの表面層に複数のｐ型イオン注入層４ｃを形成する（図１４（ｅ））。ｐ型イオン注入層４ａ〜４ｃは、ｎ-半導体層２を構成するｎ-半導体層２ａ〜２ｃからなる半導体基板の主面に対して垂直方向に並ぶように形成される。ｎ型イオン注入層３ｃへのイオン注入５４ｃのｐ型不純物のドーズ量は、ｎ-半導体層２ｃにｎ型イオン注入層３ｃを形成する際のイオン注入５３ｃのｎ型不純物のドーズ量より大きいドーズ量とする。
【０１４７】
つぎに、ｎ-半導体層２ｃ上に、ｎ-半導体層２ｄをノンドープでエピタキシャル成長させる（図１４（ｆ））。つぎに、熱処理によって、各ｎ-半導体層２ａ〜２ｃに形成されたｎ型イオン注入層３ａ〜３ｃ，１５ａおよびｐ型イオン注入層４ａ〜４ｃを活性化させ、各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物を拡散させる。
【０１４８】
これにより、各ｎ-半導体層２ａ〜２ｃの第１領域Ｓ１に形成されたｎ型イオン注入層３ａ〜３ｃ同士およびｐ型イオン注入層４ａ〜４ｃ同士が、それぞれｎ-半導体層２の主面に対して垂直方向につながりｎ層３およびｐ層４となる。したがって、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３とｐ層４とが交互に繰り返し配置してなる並列ｐｎ層３１が形成される。また、ｎ-半導体層２ｃの第２領域Ｓ２に形成されたｎ型イオン注入層１５ａがｎ-半導体層２ｃ，２ｄ内に拡散し、ｎ-半導体層２ｃ，２ｄにわたってｎ埋め込み分離層１５が形成される（図１５（ｇ））。
【０１４９】
ｎ-半導体層２の第１領域Ｓ１に形成された並列ｐｎ層３１は超接合構造である。並列ｐｎ層３１は、並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度がほぼ等しくなるように形成されるのが好ましい。その理由は、次のとおりである。
【０１５０】
並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度をほぼ等しくすることで、電圧印加時にｎ層３およびｐ層４の全域に空乏層が広がる。これにより、並列ｐｎ層３１の厚さをドリフト層がｎ層のみからなる場合より薄くし、ｎ層３の不純物濃度をドリフト層がｎ層のみからなる場合より高くすることで、耐圧とオン電圧（オン抵抗）とのトレードオフを改善することができる。
【０１５１】
ｎ-半導体層２ｃ，２ｄの第２領域Ｓ２にイオン注入されたｎ型不純物は、活性化されることで２×１０15ｃｍ-3〜７×１０15ｃｍ-3程度の不純物濃度を有するｎ埋め込み分離層１５となる。各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物は、ｎ-半導体層２の最下層であるｎ-半導体層２ａ内および、ｎ-半導体層２の最上層であるｎ-半導体層２ｄ内にも拡散する。すなわち、ｎ層３およびｐ層４は、ｎ-半導体層２ａ〜２ｄにわたって形成される。
【０１５２】
つぎに、ｎ-半導体層２の最上層であるｎ-半導体層２ｄの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１０１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０、層間絶縁膜１１およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１０１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｄの第２領域Ｓ２に、ｎ埋め込み分離層１５に達するｎ拡散分離層１６を形成する。
【０１５３】
そして、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６とに囲まれた領域に、横型ＭＯＳＦＥＴ１０２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ１０２のプレーナゲート構造を形成する（図１５（ｈ））。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図１に示す半導体装置１００が完成する。
【０１５４】
ｎ-半導体層２ｄの第２領域Ｓ２に形成されるｎ拡散分離層１６および横型ＭＯＳＦＥＴ１０２の各領域は、ｎ-半導体層２ｄの第１領域Ｓ１に形成される縦型超接合ＭＯＳＦＥＴ１０１の、例えば同導電型の領域と同時に形成されてもよい（以下、実施の形態１４〜２０においても同様に、縦型超接合ＭＯＳＦＥＴおよび横型ＭＯＳＦＥＴの各領域は同時に形成されてもよい。）。
【０１５５】
上述したように、ｎ埋め込み分離層１５とｎ層３とを同時に形成することで、製造コストを低減することができる。
【０１５６】
ｎ埋め込み分離層１５を形成するためのｎ型不純物のイオン注入５３ｃと、ｎ層３を形成するためのｎ型不純物のイオン注入５３ｃとを別々に行って、ｎ埋め込み分離層１５を形成するための不純物ドーズ量を、ｎ層３を形成するための不純物ドーズ量よりも大きくしてもよい。このようにｎ埋め込み分離層１５を形成するためのイオン注入５３ｃを行うことで、ｎ埋め込み分離層１５の不純物濃度をｎ層３の不純物濃度よりも高くすることができる。これにより、横型ＭＯＳＦＥＴ１０２は、図１に示す半導体装置１００の横型ＭＯＳＦＥＴよりもドレイン電圧の悪影響を受けにくくなる。
【０１５７】
上述した図１に示す半導体装置１００の製造方法において、ｎ-半導体層２ｂ、ｎ型イオン注入層３ｂおよびｐ型イオン注入層４ｂの形成工程（図１３（ｄ）の工程）を繰り返し行うことで、並列ｐｎ層３１の厚さを厚くすることができる。
【０１５８】
また、上述した図１に示す半導体装置１００の製造方法において、ｎ拡散分離層１６を形成する箇所にトレンチ分離構造２７を形成することで、図１０に示す半導体装置１９０を作製することができる。この場合、トレンチ分離構造２７は、例えば、ｎ-半導体層２ａ〜２ｂからなるｎ-半導体層２の主面２ｆからｎ埋め込み分離層１５に達するトレンチ２７ａを形成した後、トレンチ２７ａの内部に絶縁膜を介してポリシリコンを埋め込むことで形成される。
【０１５９】
上述した図１に示す半導体装置１００の製造方法においては、４層のｎ-半導体層２ａ〜２ｄを積層した構成のｎ-半導体層２を例に説明したが、ｎ-半導体層２を構成する層の積層数はこれに限るものではない。
【０１６０】
以上、説明したように、実施の形態１３によれば、ｎ-半導体層２ｃへのイオン注入５３ｃによって、ｎ埋め込み分離層１５となるｎ型イオン注入層１５ａと、ｎ層３となるｎ型イオン注入層３ｃとが同時に形成される。このため、縦型超接合ＭＯＳＦＥＴ１０１と横型ＭＯＳＦＥＴ１０２とを電気的に分離する分離構造を構成するｎ埋め込み分離層１５を、縦型超接合ＭＯＳＦＥＴ１０１の並列ｐｎ層３１を形成するための工程で形成することができる。したがって、ｎ埋め込み分離層１５を形成するためだけの工程を行う必要がない。これにより、製造コストを低減することができる。
【０１６１】
（実施の形態１４）
図１６〜図１８は、この発明の実施の形態１４にかかる半導体装置の製造方法を工程順に示す断面図である。実施の形態１４においては、図２に示す実施の形態２にかかる半導体装置１１０の製造方法を説明する。まず、ｎ+半導体層１となる支持基板を用意する。ｎ+半導体層１は、縦型超接合ＭＯＳＦＥＴ１１１のｎドレイン層となる（図１６（ａ））。
【０１６２】
つぎに、ｎ+半導体層１上に、ｎ-半導体層２ａをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ａの、縦型超接合ＭＯＳＦＥＴ１１１を形成する第１領域Ｓ１にｎ型不純物（例えば、リンなど）のイオン注入５３ａを選択的に行い、ｎ-半導体層２ａの第１領域Ｓ１の表面層に複数のｎ型イオン注入層３ａを形成する（図１６（ｂ））。
【０１６３】
つぎに、ｎ-半導体層２ａの第１領域Ｓ１に形成されたｎ型イオン注入層３ａに隣接してｐ型不純物（例えば、ボロンなど）のイオン注入５４ａを選択的に行い、ｎ-半導体層２ａの第１領域Ｓ１の表面層に複数のｐ型イオン注入層４ａを形成する（図１６（ｃ））。すなわち、ｎ-半導体層２ａの第１領域Ｓ１に形成されたｎ型イオン注入層３ａの間に、ｎ型イオン注入層３ａに接するようにｐ型イオン注入層４ａを形成する。
【０１６４】
つぎに、ｎ-半導体層２ａ上に、ｎ-半導体層２ｂをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ｂの、ｎ型イオン注入層３ａの直上にあたる領域にｎ型不純物のイオン注入５３ｂを選択的に行い、ｎ-半導体層２ｂの表面層に複数のｎ型イオン注入層３ｂを形成する。
【０１６５】
そして、ｎ-半導体層２ｂの、ｐ型イオン注入層４ａの直上にあたる領域にｐ型不純物のイオン注入５４ｂを選択的に行い、ｎ-半導体層２ｂの表面層に複数のｐ型イオン注入層４ｂを形成する（図１６（ｄ））。図１６（ｄ）においては図示を省略するが、通常、ｎ-半導体層２ｂ、ｎ型イオン注入層３ｂおよびｐ型イオン注入層４ｂの形成工程（図１６（ｄ）の工程）を６，７回程度繰り返して行い、並列ｐｎ層３１の厚さを厚くする。
【０１６６】
つぎに、ｎ-半導体層２ｂ上に、ｎ-半導体層２ｃをノンドープでエピタキシャル成長させる。そして、ｎ-半導体層２ｃのｎ型イオン注入層３ｂの直上にあたる領域、およびｎ-半導体層２ｃの第２領域Ｓ２の全域にｎ型不純物のイオン注入５３ｃを選択的に行う。これにより、ｎ-半導体層２ｃの第１領域Ｓ１の表面層に複数のｎ型イオン注入層３ｃが形成されるとともに、ｎ-半導体層２ｃの第２領域Ｓ２の表面層にｎ型イオン注入層１５ａが形成される。
【０１６７】
つぎに、ｎ-半導体層２ｃの、ｐ型イオン注入層４ｂの直上にあたる領域にｐ型不純物のイオン注入５４ｃを選択的に行い、ｎ-半導体層２ｃの第１領域Ｓ１の表面層に複数のｐ型イオン注入層４ｃを形成する（図１７（ｅ））。ｎ型イオン注入層３ａ〜３ｃは、ｎ-半導体層２を構成するｎ-半導体層２ａ〜２ｃからなる半導体基板の主面に対して垂直方向に並ぶように形成される。ｐ型イオン注入層４ａ〜４ｃは、ｎ-半導体層２を構成するｎ-半導体層２ａ〜２ｃからなる半導体基板の主面に対して垂直方向に並ぶように形成される。
【０１６８】
つぎに、ｎ-半導体層２ｃ上に、ｎ-半導体層２ｄをノンドープでエピタキシャル成長させる（図１７（ｆ））。つぎに、熱処理によって、各ｎ-半導体層２ａ〜２ｃに形成されたｎ型イオン注入層３ａ〜３ｃ，１５ａおよびｐ型イオン注入層４ａ〜４ｃを活性化させ、各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物を拡散させる。
【０１６９】
これにより、各ｎ-半導体層２ａ〜２ｃの第１領域Ｓ１に形成されたｎ型イオン注入層３ａ〜３ｃ同士およびｐ型イオン注入層４ａ〜４ｃ同士が、それぞれｎ-半導体層２の主面に対して垂直方向につながりｎ層３およびｐ層４となる。したがって、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３とｐ層４とが交互に繰り返し配置してなる並列ｐｎ層３１が形成される。また、ｎ-半導体層２ｃの第２領域Ｓ２に形成されたｎ型イオン注入層１５ａがｎ-半導体層２ｃ，２ｄ内に拡散し、ｎ-半導体層２ｃ，２ｄにわたってｎ埋め込み分離層１５が形成される。
【０１７０】
ｎ-半導体層２の第１領域Ｓ１に形成された並列ｐｎ層３１は超接合構造である。並列ｐｎ層３１は、並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度がほぼ等しくなるように形成されるのが好ましい。その理由は、次のとおりである。並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度をほぼ等しくすることで、電圧印加時にｎ層３およびｐ層４の全域に空乏層が広がる。これにより、並列ｐｎ層３１の厚さをドリフト層がｎ層のみからなる場合より薄くし、ｎ層３の不純物濃度をドリフト層がｎ層のみからなる場合より高くすることで、耐圧とオン電圧（オン抵抗）とのトレードオフを改善することができる。
【０１７１】
また、ｎ-半導体層２ｃ，２ｄの第２領域Ｓ２にイオン注入されたｎ型不純物は、活性化されることでｎ埋め込み分離層１５となる。各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物は、ｎ-半導体層２の最下層であるｎ-半導体層２ａ内および、ｎ-半導体層２の最上層であるｎ-半導体層２ｄ内にも拡散する。すなわち、ｎ層３およびｐ層４は、ｎ-半導体層２ａ〜２ｄにわたって形成される（図１８（ｇ））。
【０１７２】
つぎに、最上層のｎ-半導体層２ｄの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１１１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１１１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｄの第２領域Ｓ２に、ｎ埋め込み分離層１５に達するｎ拡散分離層１６を形成する。
【０１７３】
そして、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６に囲まれた領域に、横型ＭＯＳＦＥＴ１１２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ１１２のプレーナゲート構造を形成する（図１８（ｈ））。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図２に示す半導体装置１１０が完成する。
【０１７４】
上述したように、ｎ埋め込み分離層１５とｎ層３とを同時に形成することで、製造コストを低減することができる。
【０１７５】
また、第１領域Ｓ１に形成されるｎ層３とｐ層４はそれぞれが選択的に形成されるため不純物濃度が任意に設定できて設計の自由度が向上する。
【０１７６】
ｎ埋め込み分離層１５を形成するためのｎ型不純物のイオン注入５３ｃと、ｎ層３を形成するためのイオン注入とを別々に行って、ｎ埋め込み分離層１５を形成するための不純物ドーズ量を、ｎ層３を形成するための不純物ドーズ量よりも大きくしてもよい。このようにｎ埋め込み分離層１５を形成するためのイオン注入５３ｃを行うことで、ｎ埋め込み分離層１５の不純物濃度をｎ層３の不純物濃度よりも高くすることができる。これにより、横型ＭＯＳＦＥＴ１１２は、図１に示す半導体装置１００の横型ＭＯＳＦＥＴよりもドレイン電圧の悪影響を受けにくくなる。
【０１７７】
また、上述した図２に示す半導体装置１１０の製造方法において、ｎ拡散分離層１６を形成する箇所にトレンチ分離構造２７を形成することで、図１０に示す半導体装置１９０を作製することができる。この場合、トレンチ分離構造２７は、例えば、ｎ-半導体層２ａ〜２ｂからなるｎ-半導体層２の主面２ｆからｎ埋め込み分離層１５に達するトレンチ２７ａを形成した後、トレンチ２７ａの内部に絶縁膜を介してポリシリコンを埋め込むことで形成される。
【０１７８】
上述した図２に示す半導体装置１１０の製造方法においては、４層のｎ-半導体層２ａ〜２ｄを積層した構成のｎ-半導体層２を例に説明したが、ｎ-半導体層２を構成する層の積層数はこれに限るものではない。
【０１７９】
以上、説明したように、実施の形態１４によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。すなわち、ｎ-半導体層２を構成する層の積層数は、４層よりも少なくてもよいし、多くてもよい。
【０１８０】
（実施の形態１５）
図１９〜図２１は、この発明の実施の形態１５にかかる半導体装置の製造方法を工程順に示す断面図である。実施の形態１５においては、図３に示す実施の形態３にかかる半導体装置１２０の製造方法を説明する。まず、ｎ+半導体層１となる支持基板を用意する。ｎ+半導体層１は、縦型超接合ＭＯＳＦＥＴ１２１のｎドレイン層となる（図１９（ａ））。
【０１８１】
つぎに、ｎ+半導体層１上に，ｎ-半導体層２ａをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ａの、縦型超接合ＭＯＳＦＥＴ１２１を形成する第１領域Ｓ１およびｎ埋め込み分離層１５を形成する第２領域Ｓ２を含む全域にｎ型不純物（例えば、リンなど）のイオン注入５３ａを行う。これにより、ｎ-半導体層２ａの全域にわたって、ｎ-半導体層２ａの表面層にｎ型イオン注入層３ａが形成される（図１９（ｂ））。
【０１８２】
つぎに、ｎ-半導体層２ａの第１領域Ｓ１側のｎ型イオン注入層３ａにｐ型不純物（例えば、ボロンなど）のイオン注入５４ａを選択的に行い、ｎ-半導体層２ａの第１領域Ｓ１側のｎ型イオン注入層３ａの表面層に複数のｐ型イオン注入層４ａを形成する（図１９（ｃ））。ｎ型イオン注入層３ａへのイオン注入５４ａのｐ型不純物のドーズ量は、ｎ-半導体層２ａにｎ型イオン注入層３ａを形成する際のイオン注入５３ａのｎ型不純物のドーズ量より大きいドーズ量とする。
【０１８３】
つぎに、ｎ-半導体層２ａ上に、ｎ-半導体層２ｂをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ｂの第１領域Ｓ１および第２領域Ｓ２を含む全域にｎ型不純物のイオン注入５３ｂを行う。これにより、ｎ-半導体層２ｂの全域にわたって、ｎ-半導体層２ｂの表面層にｎ型イオン注入層３ｂが形成される。そして、ｎ型イオン注入層３ｂのｐ型イオン注入層４ａの直上にあたる領域にｐ型不純物のイオン注入５４ｂを選択的に行い、ｎ型イオン注入層３ｂの表面層に複数のｐ型イオン注入層４ｂを形成する（図１９（ｄ））。
【０１８４】
ｎ型イオン注入層３ｂへのイオン注入５４ｂのｐ型不純物のドーズ量は、ｎ-半導体層２ｂにｎ型イオン注入層３ｂを形成する際のイオン注入５３ｂのｎ型不純物のドーズ量より大きいドーズ量とする。図１９（ｄ）においては図示を省略するが、通常、ｎ-半導体層２ｂ、ｎ型イオン注入層３ｂおよびｐ型イオン注入層４ｂの形成工程（図１９（ｄ）の工程）を６，７回程度繰り返し行い、完成後の並列ｐｎ層３１の厚さを厚くする。
【０１８５】
つぎに、ｎ-半導体層２ｂ上に、ｎ-半導体層２ｃをノンドープで例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ｃの第１領域Ｓ１および第２領域Ｓ２を含む全域にｎ型不純物のイオン注入５３ｃを行う。これにより、ｎ-半導体層２ｃの全域にわたって、ｎ-半導体層２ｃの表面層にｎ型イオン注入層３ｃが形成される。そして、ｎ型イオン注入層３ｃのｐ型イオン注入層４ｂの直上にあたる領域にｐ型不純物のイオン注入５４ｃを選択的に行い、ｎ型イオン注入層３ｃの表面層に複数のｐ型イオン注入層４ｃを形成する（図２０（ｅ））。
【０１８６】
上記ｐ型イオン注入層４ａ〜４ｃは、ｎ-半導体層２を構成するｎ-半導体層２ａ〜２ｃからなる半導体基板の主面に対して垂直方向に並ぶように形成される。ｎ型イオン注入層３ｃへのイオン注入５４ｃのｐ型不純物のドーズ量は、ｎ-半導体層２ｃにｎ型イオン注入層３ｃを形成する際のイオン注入５３ｃのｎ型不純物のドーズ量より大きいドーズ量とする。
【０１８７】
つぎに、ｎ-半導体層２ｃ上に、ｎ-半導体層２ｄをノンドープでエピタキシャル成長させる（図２０（ｆ））。つぎに、熱処理によって、各ｎ-半導体層２ａ〜２ｃに形成されたｎ型イオン注入層３ａ〜３ｃおよびｐ型イオン注入層４ａ〜４ｃを活性化させ、各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物とｐ型不純物を拡散させる。
【０１８８】
これにより、各ｎ-半導体層２ａ〜２ｃの第１領域Ｓ１に形成されるｎ型イオン注入層３ａ〜３ｃ同士およびｐ型イオン注入層４ａ〜４ｃ同士が、それぞれｎ-半導体層２の主面に対して垂直方向につながりｎ層３およびｐ層４となる。したがって、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３とｐ層４とが交互に繰り返し配置してなる並列ｐｎ層３１が形成される。また、ｎ-半導体層２の第２領域Ｓ２においても、ｎ型イオン注入層３ａ〜３ｃ同士がｎ-半導体層２の主面に対して垂直方向につながりｎ層３が形成される。
【０１８９】
ｎ-半導体層２の第１領域Ｓ１に形成された並列ｐｎ層３１は超接合構造である。並列ｐｎ層３１は、並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度がほぼ等しくなるように形成されるのが好ましい。その理由は、次のとおりである。並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度をほぼ等しくすることで、電圧印加時にｎ層３およびｐ層４の全域に空乏層が広がる。これにより、並列ｐｎ層３１の厚さをドリフト層がｎ層のみからなる場合より薄くし、ｎ層３の不純物濃度をドリフト層がｎ層のみからなる場合より高くすることで、耐圧とオン電圧（オン抵抗）とのトレードオフを改善することができる。
【０１９０】
一方、ｎ-半導体層２ａ〜２ｃの第２領域Ｓ２に形成されたｎ層３は、並列ｐｎ層３１と同じ厚さを有する厚いｎ埋め込み分離層となる。各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物は、ｎ-半導体層２の最下層であるｎ-半導体層２ａ内および、ｎ-半導体層２の最上層であるｎ-半導体層２ｄ内にも拡散する。すなわち、ｎ層３およびｐ層４は、ｎ-半導体層２ａ〜２ｄにわたって形成される（図２１（ｇ））。
【０１９１】
つぎに、最上層のｎ-半導体層２ｄの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１２１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１２１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｄの第２領域Ｓ２に、ｎ層３に達するｎ拡散分離層１６を形成する。
【０１９２】
そして、ｎ-半導体層２の、ｎ埋め込み分離層となるｎ層３とｎ拡散分離層１６とに囲まれた領域に、横型ＭＯＳＦＥＴ１２２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ１２２のプレーナゲート構造を形成する（図２１（ｈ））。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図３に示す半導体装置１２０が完成する。
【０１９３】
上述したように、ｎ層３によってｎ埋め込み分離層を形成し、ｎ埋め込み分離層と並列ｐｎ層３１を構成するｎ層３とを一体化して形成することで、並列ｐｎ層３１と同じ厚さを有する厚いｎ埋め込み分離層を形成することができる。これにより、寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減を図ることができる。
【０１９４】
また、ｐウェル領域やｎソース領域が形成されるｎ-半導体層２の最上層であるｎ-半導体層２ｄは、ｎ-半導体層２の最下層であるｎ-半導体層２ａよりも厚く形成されるのが好ましい。
【０１９５】
以上、説明したように、実施の形態１５によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。
【０１９６】
（実施の形態１６）
図２２〜図２４は、この発明の実施の形態１６にかかる半導体装置の製造方法を工程順に示す断面図である。実施の形態１６においては、図４に示す実施の形態４にかかる半導体装置１３０の製造方法を説明する。まず、ｎ+半導体層１を用意する。ｎ+半導体層１は、縦型超接合ＭＯＳＦＥＴ１３１のｎドレイン層となる（図２２（ａ））。
【０１９７】
つぎに、ｎ+半導体層１上に、ｎ-半導体層２ａをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ａの、縦型超接合ＭＯＳＦＥＴ１３１を形成する第１領域Ｓ１の全域にｎ型不純物（例えば、リンなど）のイオン注入５３ａを行い、ｎ-半導体層２ａの第１領域Ｓ１の表面層にｎ型イオン注入層３ａを形成する（図２２（ｂ））。
【０１９８】
つぎに、ｎ型イオン注入層３ａにｐ型不純物（例えば、ボロンなど）のイオン注入５４ａを選択的に行い、ｎ型イオン注入層３ａの表面層に複数のｐ型イオン注入層４ａを形成する（図２２（ｃ））。ｎ型イオン注入層３ａへのイオン注入５４ａのｐ型不純物のドーズ量は、ｎ-半導体層２ａにｎ型イオン注入層３ａを形成する際のイオン注入５３ａのｎ型不純物のドーズ量より大きいドーズ量とする。
【０１９９】
つぎに、ｎ-半導体層２ａ上に、ｎ-半導体層２ｂをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ｂの第１領域Ｓ１の全域にｎ型不純物のイオン注入５３ｂを行い、ｎ-半導体層２ｂの第１領域Ｓ１の表面層にｎ型イオン注入層３ｂを形成する。そして、ｎ型イオン注入層３ｂの、ｐ型イオン注入層４ａの直上にあたる領域にｐ型不純物のイオン注入５４ｂを選択的に行い、ｎ型イオン注入層３ｂの表面層に複数のｐ型イオン注入層４ｂを形成する（図２２（ｄ））。
【０２００】
ｎ型イオン注入層３ｂへのイオン注入５４ｂのｐ型不純物のドーズ量は、ｎ-半導体層２ｂにｎ型イオン注入層３ｂを形成する際のイオン注入５３ｂのｎ型不純物のドーズ量より大きいドーズ量とする。図２２（ｄ）においては図示を省略するが、通常、ｎ-半導体層２ｂ、ｎ型イオン注入層３ｂおよびｐ型イオン注入層４ｂの形成工程（図２２（ｄ）の工程）を６，７回程度繰り返し行い、完成後の並列ｐｎ層３１の厚さを厚くする。
【０２０１】
つぎに、ｎ-半導体層２ｂ上に、ｎ-半導体層２ｃをノンドープでエピタキシャル成長させる。つぎに、ｎ-半導体層２ｃの、第１領域Ｓ１の全域にｎ型不純物のイオン注入５３ｃを行う。これにより、ｎ-半導体層２ｃの第１領域Ｓ１の全域にわたって、ｎ-半導体層２ｃの表面層にｎ型イオン注入層３ｃが形成される。
【０２０２】
そして、ｎ型イオン注入層３ｃのｐ型イオン注入層４ｂの直上にあたる領域、およびｎ-半導体層２ｃの第２領域Ｓ２の全域にｐ型不純物のイオン注入５４ｃを行う。これにより、ｎ型イオン注入層３ｃの表面層に複数のｐ型イオン注入層４ｃが形成されるとともに、ｎ-半導体層２ｃの第２領域Ｓ２の表面層にｐ型イオン注入層２４ａが形成される（図２３（ｅ））。ｎ型イオン注入層３ｃおよびｎ-半導体層２ｃへのイオン注入５４ｃのｐ型不純物のドーズ量は、ｎ-半導体層２ｃにｎ型イオン注入層３ｃを形成する際のイオン注入５３ｃのｎ型不純物のドーズ量より大きいドーズ量とする。
【０２０３】
つぎに、ｎ-半導体層２ｃ上に、ｎ-半導体層２ｄをノンドープでエピタキシャル成長させる（図２３（ｆ））。つぎに、熱処理によって、各ｎ-半導体層２ａ〜２ｃに形成されたｎ型イオン注入層３ａ〜３ｃおよびｐ型イオン注入層４ａ〜４ｃ，２４ａを活性化させ、各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物を拡散させる。
【０２０４】
これにより、各ｎ-半導体層２ａ〜２ｃの第１領域Ｓ１に形成されたｎ型イオン注入層同士３ａ〜３ｃおよびｐ型イオン注入層４ａ〜４ｃ同士が、それぞれｎ-半導体層２の主面に対して垂直方向につながりｎ層３およびｐ層４となる。したがって、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３とｐ層４とが交互に繰り返し配置してなる並列ｐｎ層３１が形成される。また、ｎ-半導体層２ｃの第２領域Ｓ２に形成されたｐ型イオン注入層２４ａがｎ-半導体層２ｃ，２ｄ内に拡散し、ｎ-半導体層２ｃ，２ｄにわたってｐ埋め込み分離層２４が形成される。
【０２０５】
ｎ-半導体層２の第１領域Ｓ１に形成された並列ｐｎ層３１は超接合構造である。並列ｐｎ層３１は、並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度がほぼ等しくなるように形成されるのが好ましい。その理由は、次のとおりである。並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度をほぼ等しくすることで、電圧印加時にｎ層３およびｐ層４の全域に空乏層が広がる。これにより、並列ｐｎ層３１の厚さをドリフト層がｎ層のみからなる場合より薄くし、ｎ層３の不純物濃度をドリフト層がｎ層のみからなる場合より高くすることで、耐圧とオン電圧（オン抵抗）とのトレードオフを改善することができる。
【０２０６】
各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物は、最下層であるｎ-半導体層２ａ内および、最上層であるｎ-半導体層２ｄ内にも拡散する。すなわち、ｎ層３およびｐ層４は、ｎ-半導体層２ａ〜２ｄにわたって形成される（図２４（ｇ））。
【０２０７】
つぎに、最上層のｎ-半導体層２ｄの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１３１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０、層間絶縁膜１１およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１３１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｄの第２領域Ｓ２に、ｐ埋め込み分離層２４に達するｐ拡散分離層２５を形成する。
【０２０８】
そして、ｎ-半導体層２の、ｐ埋め込み分離層２４とｎ拡散分離層１６に囲まれたｎ-半導体層２に横型ＭＯＳＦＥＴ１３２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ１３２のプレーナゲート構造を形成する（図２４（ｈ））。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図４に示す半導体装置１３０が完成する。
【０２０９】
上述したように、ｐ層４となるｐ型イオン注入層４ｃを形成する際のイオン注入５４ｃによって、ｐ埋め込み分離層２４となるｐ型イオン注入層２４ａと、ｐ層４となるｐ型イオン注入層４ｃとが同時に形成される。これにより、ｐ埋め込み分離層２４とｐ層４とを同時に形成することができ、実施の形態１３にかかる半導体装置の製造方法と同様に製造コストを低減することができる。
【０２１０】
また、ｐ埋め込み分離層２４を形成するためのｐ型不純物のイオン注入５４ｃと、ｐ層４を形成するためのイオン注入５４ｃとを別々に行って、ｐ埋め込み分離層２４を形成するための不純物ドーズ量を、ｐ層４を形成するための不純物ドーズ量よりも大きくしてもよい。このようにｐ埋め込み分離層２４を形成するためのイオン注入５４ｃを行うことで、ｐ埋め込み分離層２４の不純物濃度をｐ層４の不純物濃度よりも高くすることができる。これにより、寄生トランジスタの誤動作の抑制や、この寄生トランジスタにおけるｐｎ接合部における漏れ電流の低減という効果を、より一層図ることができる。
【０２１１】
以上、説明したように、実施の形態１６によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。
【０２１２】
（実施の形態１７）
図２５は、この発明の実施の形態１７にかかる半導体装置の製造方法を示す断面図である。実施の形態１７においては、図５に示す実施の形態５にかかる半導体装置１４０の製造方法を説明する。
【０２１３】
まず、実施の形態１３にかかる半導体装置の製造方法の、熱処理によってｎ型不純物およびｐ型不純物を拡散させ、並列ｐｎ層３１およびｎ埋め込み分離層１５を形成する工程までを行う（図１３（ａ）〜図１５（ｇ）参照）。
【０２１４】
つぎに、並列ｐｎ層３１およびｎ埋め込み分離層１５の形成工程（図１５（ｇ）の工程）に続いて、ｎ-半導体層２の最上層であるｎ-半導体層２ｄの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１４１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０、層間絶縁膜１１およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１４１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｄの第２領域Ｓ２に、ｎ埋め込み分離層１５に達するｎ拡散分離層１６を形成する。
【０２１５】
そして、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６とに囲まれたｎ-半導体層２をｎウェル領域として、横型ＭＯＳＦＥＴ１４２のｐソース領域１８ａ、ｐドレイン領域１９ａ、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極などを形成する。すなわち、横型ＭＯＳＦＥＴ１４２のプレーナゲート構造を形成する（図２５）。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図５に示す半導体装置１４０が完成する。
【０２１６】
以上、説明したように、実施の形態１７によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。
【０２１７】
（実施の形態１８）
図２６および図２７は、この発明の実施の形態１８にかかる半導体装置の製造方法を工程順に示す断面図である。実施の形態１８においては、図７に示す実施の形態７にかかる半導体装置の製造方法を説明する。
【０２１８】
まず、実施の形態１３にかかる半導体装置の製造方法の、ｎ-半導体層２ｄを形成する工程までを行う（図１３（ａ）〜図１４（ｆ）参照）。つぎに、ｎ-半導体層２ｄの形成工程（図１４（ｆ）の工程）に続いて、ｎ-半導体層２ｄの第１領域Ｓ１の全域および、ｎ-半導体層２ｄの第２領域Ｓ２のｎ層２６の形成領域にｎ型不純物のイオン注入５３ｄを行う。
【０２１９】
ｎ-半導体層２ｄの第２領域Ｓ２へのイオン注入５３ｄは、例えば、ｎ-半導体層２ｃの表面層に設けられたｎ型イオン注入層１５ａの外周部に対応する領域に行われる。これにより、ｎ-半導体層２ｄの第１領域Ｓ１の表面層にｎ型イオン注入層３ｄが形成されるとともに、ｎ-半導体層２ｄの第２領域Ｓ２に選択的にｎ型イオン注入層２６ａが形成される。
【０２２０】
そして、ｎ型イオン注入層３ｄの、ｐ型イオン注入層４ｃの直上にあたる領域にｐ型不純物のイオン注入５４ｄを選択的に行い、ｎ型イオン注入層３ｄの表面層に複数のｐ型イオン注入層４ｄを形成する（図２６（ａ））。ｎ型イオン注入層３ｄへのイオン注入５４ｄのｐ型不純物のドーズ量は、ｎ-半導体層２ｄにｎ型イオン注入層３ｄを形成する際のイオン注入５３ｄのｎ型不純物のドーズ量より大きいドーズ量とする。
【０２２１】
つぎに、ｎ-半導体層２ｄ上に、ｎ-半導体層２ｅをノンドープでエピタキシャル成長させる（図２６（ｂ））。つぎに、熱処理によって、各ｎ-半導体層２ａ〜２ｄに形成されたｎ型イオン注入層３ａ〜３ｄ，１５ａ，２６ａおよびｐ型イオン注入層４ａ〜４ｄを活性化させ、各ｎ-半導体層２ａ〜２ｄにイオン注入されたｎ型不純物およびｐ型不純物を拡散させる（図２７（ｃ））。
【０２２２】
これにより、各ｎ-半導体層２ａ〜２ｄの第１領域Ｓ１に形成されたｎ型イオン注入層３ａ〜３ｄ同士およびｐ型イオン注入層４ａ〜４ｄ同士が、それぞれｎ-半導体層２の主面に対して垂直方向につながりｎ層３およびｐ層４となる。したがって、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３とｐ層４とが交互に繰り返し配置してなる並列ｐｎ層３１が形成される。
【０２２３】
ｎ-半導体層２の第１領域Ｓ１に形成された並列ｐｎ層３１は超接合構造である。並列ｐｎ層３１は、並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度がほぼ等しくなるように形成されるのが好ましい。その理由は、次のとおりである。並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度をほぼ等しくすることで、電圧印加時にｎ層３およびｐ層４の全域に空乏層が広がる。これにより、並列ｐｎ層３１の厚さをドリフト層がｎ層のみからなる場合より薄くし、ｎ層３の不純物濃度をドリフト層がｎ層のみからなる場合より高くすることで、耐圧とオン電圧（オン抵抗）とのトレードオフを改善することができる。
【０２２４】
また、並列ｐｎ層３１が形成される上記熱処理によって、ｎ-半導体層２ｃの第２領域Ｓ２に形成されたｎ型イオン注入層１５ａがｎ-半導体層２ｃ，２ｄ内に拡散し、ｎ-半導体層２ｃ，２ｄにわたってｎ埋め込み分離層１５が形成される。さらに、ｎ-半導体層２ｄの第２領域Ｓ２に形成されたｎ型イオン注入層２６ａが活性化されて，ｎ埋め込み分離層１５およびこのｎ埋め込み層１５の外周部と接するｎ層２６が形成される。
【０２２５】
各ｎ-半導体層２ａ〜２ｄにイオン注入されたｎ型不純物およびｐ型不純物は、ｎ-半導体層２の最下層であるｎ-半導体層２ａおよび、ｎ-半導体層２の最上層であるｎ-半導体層２ｅにも拡散する。すなわち、ｎ層３およびｐ層４は、ｎ-半導体層２ａ〜２ｄにわたって形成される。
【０２２６】
つぎに、ｎ-半導体層２の最上層であるｎ-半導体層２ｅの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１６１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０、層間絶縁膜１１およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１６１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｅの第２領域Ｓ２に、ｎ層２６に接するｎ拡散分離層１６を形成する。
【０２２７】
そして、ｎ-半導体層２の、ｎ層２６、ｎ埋め込み分離層１５およびｎ拡散分離層１６に囲まれた領域に、横型ＭＯＳＦＥＴ１６２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ１６２のプレーナゲート構造を形成する（図２７（ｄ））。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図７に示す半導体装置１６０が完成する。
【０２２８】
以上、説明したように、実施の形態１８によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。
【０２２９】
（実施の形態１９）
図２８および図２９は、この発明の実施の形態１９にかかる半導体装置の製造方法を工程順に示す断面図である。実施の形態１９においては、図８に示す実施の形態８にかかる半導体装置１７０の製造方法を説明する。
【０２３０】
まず、実施の形態１３にかかる半導体装置の製造方法の、ｎ-半導体層２ｄを形成する工程までを行う（図１３（ａ）〜図１４（ｆ）参照）。つぎに、ｎ-半導体層２ｄの形成工程（図１４（ｆ）の工程）に続いて、ｎ-半導体層２ｄの、第１領域Ｓ１の全域におよびｎ埋め込み分離層１５を形成する第２領域Ｓ２の全域にｎ型不純物のイオン注入５３ｄを行う。これにより、ｎ-半導体層２ｄの第１領域Ｓ１の表面層にｎ型イオン注入層３ｄが形成されるとともに、ｎ-半導体層２ｄの第２領域Ｓ２の表面層にｎ型イオン注入層１５ｂが形成される。
【０２３１】
つぎに、ｎ型イオン注入層３ｄのｐ型イオン注入層４ｃの直上にあたる領域にｐ型不純物のイオン注入５４ｄを選択的に行い，ｎ型イオン注入層３ｄの表面層に複数のｐ型イオン注入層４ｄを形成する（図２８（ａ））。ｐ型イオン注入層４ａ〜４ｄは、ｎ-半導体層２を構成するｎ-半導体層２ａ〜２ｃからなる半導体基板の主面に対して垂直方向に並ぶように形成される。ｎ型イオン注入層３ｄへのイオン注入５４ｄのｐ型不純物のドーズ量は、ｎ-半導体層２ｄにｎ型イオン注入層３ｄを形成する際のイオン注入５３ｄのｎ型不純物のドーズ量より大きいドーズ量とする。
【０２３２】
つぎに、ｎ-半導体層２ｄ上に、ｎ-半導体層２ｅをノンドープでエピタキシャル成長させる（図２８（ｂ））。つぎに、熱処理によって、各ｎ-半導体層２ａ〜２ｄに形成されたｎ型イオン注入層３ａ〜３ｄ，１５ａ，１５ｂおよびｐ型イオン注入層４ａ〜４ｄを活性化させ、各ｎ-半導体層２ａ〜２ｄにイオン注入されたｎ型不純物とｐ型不純物を拡散させる。
【０２３３】
これにより、各ｎ-半導体層２ａ〜２ｄの第１領域Ｓ１に形成されたｎ型イオン注入層３ａ〜３ｄ同士およびｐ型イオン注入層４ａ〜４ｄ同士が、それぞれｎ-半導体層２の主面に対して垂直方向につながりｎ層３およびｐ層４となる。したがって、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３とｐ層４とが交互に繰り返し配置してなる並列ｐｎ層３１が形成される。
【０２３４】
また、ｎ-半導体層２ｃ，２ｄの第２領域Ｓ２に形成されたｎ型イオン注入層１５ａ，１５ｂがｎ-半導体層２ｃ〜２ｅ内に拡散してつながり、ｎ-半導体層２ｃ〜２ｅにわたってｎ埋め込み分離層１５が形成される（図２９（ｃ））。各ｎ-半導体層２ａ〜２ｄにイオン注入されたｎ型不純物およびｐ型不純物は、ｎ-半導体層２の最下層であるｎ-半導体層２ａおよび、ｎ-半導体層２の最上層であるｎ-半導体層２ｅにも拡散する。すなわち、ｎ層３およびｐ層４は、ｎ-半導体層２ａ〜２ｅにわたって形成される。
【０２３５】
つぎに、ｎ-半導体層２の最上層であるｎ-半導体層２ｅの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１７１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０、層間絶縁膜１１およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１７１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｅの第２領域Ｓ２に、ｎ埋め込み分離層１５に達するｎ拡散分離層１６を形成する。
【０２３６】
そして、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６とに囲まれた領域に、横型ＭＯＳＦＥＴ１７２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ１７２のプレーナゲート構造を形成する（図２９（ｄ））。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図８に示す半導体装置１７０が完成する。
【０２３７】
以上、説明したように、実施の形態１９によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。
【０２３８】
（実施の形態２０）
図３０は、この発明の実施の形態２０にかかる半導体装置の製造方法を示す断面図である。実施の形態２０においては、図１２に示す実施の形態１２にかかる半導体装置２１０の製造方法を説明する。
【０２３９】
まず、実施の形態１３にかかる半導体装置の製造方法の、熱処理によってｎ型不純物およびｐ型不純物を拡散させ、並列ｐｎ層３１およびｎ埋め込み分離層１５を形成する工程までを行う（図１３（ａ）〜図１５（ｇ）参照）。
【０２４０】
つぎに、並列ｐｎ層３１およびｎ埋め込み分離層１５の形成工程（図１５（ｇ）の工程）に続いて、ｎ-半導体層２の最上層のｎ-半導体層２ｄの第１領域Ｓ１の表面層に、縦型超接合ＭＯＳＦＥＴ２１１のｐウェル領域５ａを形成する。ｐウェル領域５ａは、ｐ層４の直上に、ｐ層４に接するように形成される。つぎに、ｐウェル領域５ａの表面層に選択的に、ｎソース領域７ａを形成する。
【０２４１】
つぎに、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３に達するトレンチ１０ａを形成する。つぎに、このトレンチ１０ａにゲート酸化膜９を介してゲート電極１０を埋め込みトレンチゲート構造を形成する。すなわち、縦型超接合ＭＯＳＦＥＴ２１１のトレンチゲート構造を形成する。つぎに、ｎ-半導体層２の第２領域Ｓ２に、ｎ埋め込み分離層１５に接するｎ拡散分離層１６を形成する。
【０２４２】
そして、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６に囲まれた領域に、横型ＭＯＳＦＥＴ２１２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ２１２のプレーナゲート構造を形成する（図３０）。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図１２に示す半導体装置２１０が完成する。
【０２４３】
以上、説明したように、実施の形態２０によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。
【０２４４】
以上の各実施の形態では、ｎ-半導体層２の第１領域Ｓ１の外側に第１領域Ｓ１を囲むように縦型超接合ＭＯＳＦＥＴの耐圧構造が形成されている。耐圧構造の構成や耐圧構造の製造方法は、公知の技術を適宜用いることができる。
【０２４５】
尚、上述した実施の形態１〜実施の形態１２にかかる半導体装置１００〜２１０によって、縦型超接合素子と制御用集積回路が同一の半導体基板に集積されたインテリジェント超接合半導体素子を実現することができる。
【０２４６】
以上において本発明では、縦型超接合ＭＯＳＦＥＴが形成された半導体基板に、１つの横型ＭＯＳＦＥＴを形成した半導体装置を例に説明しているが、上述した実施の形態に限らず、同一の半導体基板に縦型超接合ＭＯＳＦＥＴおよび複数の横型ＭＯＳＦＥＴが形成された半導体装置に適用することが可能である。
【産業上の利用可能性】
【０２４７】
以上のように、本発明にかかる半導体装置およびその製造方法は、横型半導体素子と超接合縦型半導体素子とを同一基板に形成した半導体装置に有用である。
【符号の説明】
【０２４８】
１  ｎ+半導体層
２，２ａ，２ｂ，２ｃ，２ｄ，２ｅ  ｎ-半導体層
２ｆ，２ｇ  主面
３，２６  ｎ層
３ａ，３ｂ，３ｃ，３ｄ，１５ａ，１５ｂ，２６ａ  ｎ型イオン注入層
４  ｐ層
４ａ，４ｂ，４ｃ，４ｄ  ｐ型イオン注入層
５，５ａ，１７  ｐウェル領域
６  ｎドリフト領域
７，７ａ，１８  ｎソース領域
８  ｐコンタクト領域
９，１０ｂ，２０  ゲート酸化膜
１０，２１  ゲート電極
１０ａ，２７ａ  トレンチ
１１    層間絶縁膜
１２，２２  ソース電極
１３，２３  ドレイン電極
１５，２８  ｎ埋め込み分離層
１６，１６ａ  ｎ拡散分離層
１８ａ  ｐソース領域
１９ａ  ｐドレイン領域
１９  ｎドレイン領域
２４  ｐ埋め込み分離層
２５  ｐ拡散分離層
２７  トレンチ分離構造
２７ａ  トレンチ
３１  並列ｐｎ層
４０  主面に対して垂直方向
４１  主面に対して水平方向
５３ａ，５３ｂ，５３ｃ，５３ｄ  ｎ型不純物のイオン注入
５４ａ，５４ｂ，５４ｃ，５４ｄ  ｐ型不純物のイオン注入
１００，１１０，１２０，１３０，１４０，１５０，１６０，１７０，１８０，１９０，２００，２１０  半導体装置
１０１，１１１，１２１，１３１，１４１，１５１，１６１，１７１，１８１，１９１，２０１，２１１  縦型超接合ＭＯＳＦＥＴ
１０２，１１２，１２２，１３２，１４２，１５２，１６２，１７２，１８２，１９２，２０２，２１２  横型ＭＯＳＦＥＴ
Ｓ１  第１領域
Ｓ２  第２領域
【図１】
2011158647.tif 000003
【図２】
2011158647.tif 000004
【図３】
2011158647.tif 000005
【図４】
2011158647.tif 000006
【図５】
2011158647.tif 000007
【図６】
2011158647.tif 000008
【図７】
2011158647.tif 000009
【図８】
2011158647.tif 000010
【図９】
2011158647.tif 000011
【図１０】
2011158647.tif 000012
【図１１】
2011158647.tif 000013
【図１２】
2011158647.tif 000014
【図１３】
2011158647.tif 000015
【図１４】
2011158647.tif 000016
【図１５】
2011158647.tif 000017
【図１６】
2011158647.tif 000018
【図１７】
2011158647.tif 000019
【図１８】
2011158647.tif 000020
【図１９】
2011158647.tif 000021
【図２０】
2011158647.tif 000022
【図２１】
2011158647.tif 000023
【図２２】
2011158647.tif 000024
【図２３】
2011158647.tif 000025
【図２４】
2011158647.tif 000026
【図２５】
2011158647.tif 000027
【図２６】
2011158647.tif 000028
【図２７】
2011158647.tif 000029
【図２８】
2011158647.tif 000030
【図２９】
2011158647.tif 000031
【図３０】
2011158647.tif 000032
【図３１】
2011158647.tif 000033
【図３２】
2011158647.tif 000034
【図３３】
2011158647.tif 000035
【手続補正書】
【提出日】平成24年12月10日(2012.12.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
縦型半導体素子では、半導体基板の一方の主面に設けられた電極、および半導体基板の一方の主面に対して反対側の主面（他方の主面）に設けられた電極間に電流が流れる。このため、縦型半導体素子において耐圧を高く保つためには、電極間に存在する高抵抗半導体層の厚さを厚くしなければならない。しかし、電極間に存在する高抵抗半導体層の厚さを厚くすることによりオン抵抗が増大する。すなわち、耐圧とオン抵抗の間にはトレードオフの関係がある。
【０００３】
このトレードオフの改善策として、ｎ層とｐ層とが交互に繰り返し配置されたｐｎ接合（並列ｐｎ層）をドリフト層に形成した超接合構造の半導体素子が提案されている。並列ｐｎ層は、オン状態ではｎ層に電流を流すとともに、オフ状態ではｎ層およびｐ層を空乏化して耐圧を負担する。超接合構造の半導体素子は、ドリフト層の不純物濃度を高めることができるので、高耐圧を維持したままオン抵抗を低減することが可能である。
【０００４】
超接合構造の半導体素子の製造方法として、選択的に半導体基板をエッチングして形成されたトレンチにエピタキシャル成長により埋め込みを行う方法が提案されている。また、より量産性が良く簡易な超接合構造の半導体素子の製造方法として、イオン注入とエピタキシャル成長を連続的に行って深さ方向に周期的に形成したｐ型およびｎ型の埋め込み領域を、熱拡散させて接続させる方法が提案されている（例えば、下記特許文献１参照。）。
【０００５】
縦型半導体素子において超接合構造を採用してオン抵抗を低減することは、縦型半導体素子の付加価値を向上させる手段の一つである。一方、縦型半導体素子の付加価値を向上させる別の手段として、縦型半導体素子と同一の半導体基板に横型半導体素子や各種受動素子を形成したインテリジェントスイッチデバイスと呼ばれる半導体素子が提案されている。
【０００６】
従来、出力段に用いる縦型半導体素子の駆動回路、制御回路、保護回路などは、外付けのディスクリート部品で構成されていた。それに対して、インテリジェントスイッチデバイスでは、これらの回路は、出力段に用いる縦型半導体素子と同一の半導体基板に形成された横型半導体素子および各種受動素子によって構成される。
【０００７】
このように、インテリジェントスイッチデバイスでは、外付けのディスクリート部品を用いずに、出力段に用いる縦型半導体素子と同一の半導体基板に各種回路用の素子を形成する。これによって、より小さいサイズや低コストで従来機能を実現することが可能となる。インテリジェントスイッチデバイスを実現させるための重要な技術として、各素子を電気的に絶縁分離する素子分離技術が挙げられる。
【０００８】
インテリジェントスイッチデバイスのように同一の半導体基板に複数の半導体素子を形成する場合、素子間の寄生動作を起こさせないために素子分離技術が用いられる。素子分離技術として、例えば、誘電体分離技術、ｐｎ接合分離技術および自己分離技術などが公知である。
【０００９】
図３１は、誘電体分離技術を用いた従来のインテリジェントスイッチデバイスの要部の構成を示す断面図である。図３１に示すように、誘電体分離技術を用いた従来のインテリジェントスイッチデバイスでは、縦型半導体素子５１１および横型半導体素子５１２がｎ-エピタキシャル層５０４上に形成されている。横型半導体素子５１２は、駆動回路、制御回路および保護回路を構成する。
【００１０】
縦型半導体素子５１１および横型半導体素子５１２間は、ｎ+基板５０１上に形成されたシリコン酸化膜５０２、シリコン酸化膜を埋め込んだトレンチ分離領域５０５、高濃度ｎ+埋め込み領域５０３によって互いに分離されている。シリコン酸化膜５０２および高濃度ｎ+埋め込み領域５０３は、ｎ+基板５０１とｎ-エピタキシャル層５０４との間に形成されている。トレンチ分離領域５０５は、ｎ-エピタキシャル層５０４および高濃度ｎ+埋め込み領域５０３を貫通してシリコン酸化膜５０２に達する。尚、符号５０９は縦型半導体素子５１１のｐウェル領域である。
【００１１】
図３２は、ｐｎ接合分離技術を用いた従来のインテリジェントスイッチデバイスの要部の構成を示す断面図である。図３２に示すように、ｐｎ接合分離技術を用いた従来のインテリジェントスイッチデバイスは、図３１に示す誘電体分離技術を用いたインテリジェントスイッチデバイスと同様に、縦型半導体素子５１１と横型半導体素子５１２とを同一基板上に集積している。
【００１２】
縦型半導体素子５１１および横型半導体素子５１２間は、ｎ+基板５０１上に形成されたｐ-層５０７、高濃度ｐ+領域５０８によって互いに分離されている。ｐ-層５０７は、ｎ+基板５０１とｎ-エピタキシャル層５０４との間に形成されている。高濃度ｐ+領域５０８は、ｎ-エピタキシャル層５０４を貫通してｐ-層５０７に接する。尚、符号５１０は、ｐ-層５０７を貫通してｎ-エピタキシャル層５０４およびｎ+基板５０１に接する埋め込みｎ+領域である。
【００１３】
図３３は、自己分離技術を用いた従来のインテリジェントスイッチデバイスの要部の構成を示す断面図である。図３３に示すように、自己分離技術を用いた従来のインテリジェントスイッチデバイスでは、図３２に示すｐｎ接合分離技術を用いた従来のインテリジェントスイッチデバイスと異なり、ｐ-層５０７および高濃度ｐ+領域５０８が設けられていない。縦型半導体素子５１１と横型半導体素子５１２との分離は、素子間の間隔を大きくすることでなされている。尚、図３３では、素子断面構造の要部のみを示し、素子間の間隔が図３２に示すインテリジェントスイッチデバイスよりも大きいことについては図示を省略する。
【００１４】
このように、上記の素子分離技術を用いてインテリジェントスイッチデバイスを構成することにより、同一の半導体基板に形成された素子間の寄生動作を抑制し、誤動作や破壊を防いだインテリジェントスイッチデバイスを実現している。
【００１５】
また、下記特許文献１には、超接合構造を用いて、オン抵抗と耐圧のトレードオフを改善した半導体素子について記載されている。また、下記特許文献２には、超接合構造で構成され、かつ超接合構造のｎ層およびｐ層を繰り返すセルピッチを狭くした半導体素子について記載されている。
【００１６】
また、下記特許文献３では、マルチリサーフ構造を用いて、低オン抵抗化と高耐圧を両立させた横型ＭＯＳＦＥＴについて記載されている。このマルチリサーフ構造は、超接合構造として捉えることができる。すなわち、下記特許文献３は、超接合構造を用いた高耐圧の横型半導体素子と、分離構造で囲まれた制御回路用のＩＣを構成する横型半導体素子とが同一の半導体基板に形成された半導体装置について記載されている。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特許第３９８８２６２号公報
【特許文献２】特開２００７−０１２８５８号公報
【特許文献３】特開２０００−２８６４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上述したように、縦型半導体素子の付加価値を向上させる手段として、超接合構造化とインテリジェントスイッチデバイス化という二つの手段を例に挙げて説明した。また、これら二つの手段の素子構造やその製造方法に関しては、上述した図３１〜３３に示すインテリジェントスイッチデバイスに限らず数多くの提案がなされている。
【００１９】
しかしながら、例えば、上述した特許文献１、２では、出力段に超接合構造の縦型半導体素子を用いて、この超接合構造の縦型半導体素子と同一の半導体基板に各種回路用（例えば、制御用集積回路用など）の横型半導体素子を集積することについては記載されていない。また、上述した特許文献３には、超接合構造の縦型半導体素子と同一の半導体基板に、横型半導体素子を集積することについては記載されていない。
【００２０】
この発明は、上述した従来技術による問題点を解消するため、同一の半導体基板に形成された素子間の寄生動作を抑制することができる半導体装置およびその製造方法を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、コストを低減することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置であり、次の特徴を有する。第１導電型の第１半導体層を備え、前記第１半導体層の表面には、前記第１半導体層より不純物濃度が低い第１導電型の第２半導体層が設けられている。そして、前記第２半導体層の前記第１領域には、前記第２半導体層より不純物濃度が高い第１導電型の第３半導体層と、前記第２半導体層より不純物濃度が高い第２導電型の第４半導体層とが前記第２半導体層の主面に対して水平方向に交互に配置されてなる並列ｐｎ層が設けられている。また、前記第２半導体層の前記第２領域には、前記第３半導体層または第４半導体層と同じ不純物濃度を有する埋め込み分離層を含む前記分離構造が設けられている。
【００２２】
また、この発明にかかる半導体装置は、上述した発明において、前記第３半導体層は、前記第２半導体層に選択的に設けられた拡散層である。前記第４半導体層は、前記第３半導体層に選択的に設けられた拡散層である。前記分離構造は、前記第３半導体層または前記第４半導体層と同じ不純物濃度を有する拡散層である。
【００２３】
また、この発明にかかる半導体装置は、上述した発明において、前記第３半導体層および前記第４半導体層は、前記第２半導体層に選択的に設けられた拡散層である。前記分離構造は、前記第３半導体層または前記第４半導体層と同じ不純物濃度を有する拡散層である。
【００２４】
また、この発明にかかる半導体装置は、上述した発明において、前記第３半導体層および前記分離構造は、同じエピタキシャル層からなる。前記第４半導体層は、前記第３半導体層に選択的に設けられた、前記第３半導体層よりも不純物濃度の高い拡散層である。
【００２５】
また、この発明にかかる半導体装置は、上述した発明において、前記縦型半導体素子は、絶縁ゲート型電界効果トランジスタであり、プレーナゲート構造またはトレンチゲート構造を有することを特徴とする。
【００２６】
また、この発明にかかる半導体装置は、上述した発明において、前記第１領域の外側に前記第１領域を囲むように前記縦型超接合ＭＯＳトランジスタの耐圧構造が設けられていることを特徴とする。
【００２７】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、次の特徴を有する。まず、第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する第１の工程と、前記第１エピタキシャル層の前記第１領域の全域に第１導電型不純物の第１イオン注入を行う（第２の工程）。つぎに、前記第１エピタキシャル層の、前記第１イオン注入が行われた前記第１領域に第２導電型不純物の第２イオン注入を選択的に行う（第３の工程）。つぎに、前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する（第４の工程）。つぎに、前記第２エピタキシャル層の、前記第１イオン注入箇所の直上に対応する領域および前記第１イオン注入箇所の直上に対応する領域から離れた前記第２領域の第２エピタキシャル層に第１導電型不純物の第３イオン注入を行う（第５の工程）。つぎに、前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域に第２導電型不純物の第４イオン注入を選択的に行う（第６の工程）。つぎに、前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する（第７の工程）。つぎに、前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成する。このとき、並列ｐｎ層を形成するとともに、前記第２エピタキシャル層および前記第３エピタキシャル層の前記第２領域にわたってつながり、前記分離構造を構成する第５半導体層を形成する（第８の工程）。
【００２８】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、次の特徴を有する。まず、第１導電型の第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する（第１の工程）。つぎに、前記第１エピタキシャル層の前記第１領域に第１導電型不純物の第１イオン注入を選択的に行う（第２の工程）。つぎに、前記第１エピタキシャル層の前記第１イオン注入箇所に挟まれた領域に第２導電型不純物の第２イオン注入を選択的に行う（第３の工程）。つぎに、前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する（第４の工程）。つぎに、前記第２エピタキシャル層の、前記第１イオン注入箇所の直上に対応する領域および前記第１イオン注入箇所の直上に対応する領域から離れた前記第２領域に第１導電型不純物の第３イオン注入に行う（第５の工程）。つぎに、前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域に第２導電型不純物の第４イオン注入を行う（第６の工程）。つぎに、前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する（第７の工程）。つぎに、前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成する。このとき、並列ｐｎ層を形成するとともに、前記第２エピタキシャル層および前記第３エピタキシャル層の前記第２領域にわたってつながり、前記分離構造を構成する第５半導体層を形成する（第８の工程）。
【００２９】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、次の特徴を有する。まず、第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する（第１の工程）。つぎに、前記第１エピタキシャル層の前記第１領域の全域に第１導電型不純物の第１イオン注入を行う（第２の工程）。つぎに、前記第１エピタキシャル層の、前記第１イオン注入が行われた前記第１領域に第２導電型不純物の第２イオン注入を選択的に行う（第３の工程）。つぎに、前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する（第４の工程）。つぎに、前記第２エピタキシャル層の、前記第１イオン注入箇所の直上に対応する領域に第１導電型不純物の第３イオン注入を行う（第５の工程）。つぎに、前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域および前記第１イオン注入箇所の直上に対応する領域から離れた前記第２領域に第２導電型不純物の第４イオン注入を選択的に行う（第６の工程）。つぎに、前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する（第７の工程）。つぎに、前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成する。このとき、並列ｐｎ層を形成するとともに、前記第２エピタキシャル層および前記第３エピタキシャル層の前記第２領域にわたってつながり、前記分離構造を構成する第５半導体層を形成する（第８の工程）。
【００３０】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、次の特徴を有する。第１導電型の第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する（第１の工程）。つぎに、前記第１エピタキシャル層の前記第１領域に第１導電型不純物の第１イオン注入を選択的に行う（第２の工程）。つぎに、前記第１エピタキシャル層の前記第１イオン注入箇所に挟まれた領域に第２導電型不純物の第２イオン注入を選択的に行う（第３の工程）。つぎに、前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する（第４の工程）。つぎに、前記第２エピタキシャル層の、前記第１イオン注入箇所の直上に対応する領域に第１導電型不純物の第３イオン注入を行う（第５の工程）。つぎに、前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域および前記第１イオン注入箇所の直上に対応する領域から離れた前記第２領域に第２導電型不純物の第４イオン注入を選択的に行う（第６の工程）。つぎに、前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する（第７の工程）。つぎに、前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された前記第１導電型不純物と前記第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成する。このとき、並列ｐｎ層を形成するとともに、前記第２エピタキシャル層および前記第３エピタキシャル層の前記第２領域にわたってつながり、前記分離構造を構成する第５半導体層を形成する（第８の工程）。
【００３１】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、縦型半導体素子が配置される第１領域と、分離構造によって前記縦型半導体素子と電気的に分離された横型半導体素子が配置される第２領域とを有する半導体装置の製造方法であって、次の特徴を有する。まず、第１導電型の第１半導体層上にエピタキシャル成長で前記第１半導体層より不純物濃度が低い第１導電型の第１エピタキシャル層を形成する（第１の工程）。つぎに、前記第１エピタキシャル層の全域に第１導電型不純物の第１イオン注入を行う（第２の工程）。つぎに、前記第１エピタキシャル層の、前記第１イオン注入が行われた前記第１領域に第２導電型不純物の第２イオン注入を選択的に行う（第３の工程）。つぎに、前記第３の工程の後、前記第１エピタキシャル層上にエピタキシャル成長で前記第１エピタキシャル層と同一の不純物濃度を有する第１導電型の第２エピタキシャル層を形成する（第４の工程）。つぎに、前記第２エピタキシャル層の全域に第１導電型不純物の第３イオン注入を行う（第５の工程）。つぎに、前記第５の工程の後、前記第２エピタキシャル層の、前記第２イオン注入箇所の直上に対応する領域に第２導電型不純物の第４イオン注入を行う（第６の工程）。つぎに、前記第６の工程の後、前記第２エピタキシャル層上にエピタキシャル成長で前記第２エピタキシャル層と同一の不純物濃度を有する第１導電型の第３エピタキシャル層を形成する（第７の工程）。つぎに、前記第１エピタキシャル層および前記第２エピタキシャル層にイオン注入された第１導電型不純物および第２導電型不純物を熱処理によって拡散させて、前記第１エピタキシャル層から前記第３エピタキシャル層にわたってつながる第１導電型の第３半導体層および第２導電型の第４半導体層が交互に配置されてなる並列ｐｎ層を形成する。このとき、並列ｐｎ層を形成するとともに、前記第１半導体層から前記第３エピタキシャル層にわたってつながり、前記分離構造を構成する第５半導体層を形成する（第８の工程）。
【００３２】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２の工程から前記第４の工程を繰り返し行い、前記並列ｐｎ層の厚みを厚くすることを特徴とする。
【００３３】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４の工程から前記第６の工程を繰り返し行い、前記第５半導体層の厚みを厚くすることを特徴とする。
【００３４】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに、次の特徴を有する。前記第６の工程の後、前記第７の工程の前に、前記第２エピタキシャル層上にエピタキシャル成長で第１導電型の第４エピタキシャル層を形成する（第９の工程）。そして、前記第４エピタキシャル層の前記第１領域全域に第１導電型不純物の第５イオン注入を行う（第１０の工程）。さらに、前記第１０の工程の後、前記第４エピタキシャル層の、前記第４イオン注入箇所の直上に対応する領域に選択的に第２導電型不純物の第６イオン注入を行う（第１１の工程）。
【００３５】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに、次の特徴を有する。前記第６の工程の後、前記第７の工程の前に、前記第２エピタキシャル層上にエピタキシャル成長で第１導電型の第４エピタキシャル層を形成する（第９の工程）。そして、前記第４エピタキシャル層の前記第１領域の全域および前記第２領域の外周部に第１導電型不純物の第５イオン注入を行う（第１０の工程）。さらに、前記第１０の工程の後、前記第４エピタキシャル層の、第４イオン注入箇所の直上に対応する領域に選択的に第２導電型不純物の第６イオン注入を行う（第１１の工程）。
【００３６】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第８の工程の後、前記第３エピタキシャル層の前記第１領域に、縦型半導体素子の素子構造を形成する。また、前記第３エピタキシャル層の前記第２領域の外周部に、前記第３エピタキシャル層の表面から前記第５半導体層に達する分離部を形成し、前記第３エピタキシャル層の、前記分離部と前記第５半導体層で囲まれた領域に横型半導体素子の素子構造を形成する。
【００３７】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記分離部は、前記第８の工程の後に前記第３エピタキシャル層の前記第２領域にイオン注入された不純物が熱拡散されることで形成された拡散層であることを特徴とする。
【００３８】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記分離部は、前記第８の工程の後に前記第３エピタキシャル層の前記第２領域に形成されたトレンチで構成されることを特徴とする。
【００３９】
上述した発明によれば、埋め込み分離層（第５半導体層）を有する分離構造で囲まれた領域に横型半導体素子を形成することによって、同一の半導体基板に形成された横型半導体素子および超接合構造の縦型半導体素子間の寄生動作を抑制することができる。
【００４０】
また、上述した発明によれば、超接合構造の縦型半導体素子を構成する並列ｐｎ層を形成するための多層のｎ-エピタキシャル層とともに、横型半導体素子と縦型半導体素子とを電気的に分離する埋め込み分離層を形成する。これにより、分離構造で囲まれた横型半導体素子と超接合構造の縦型半導体素子とを同一基板に低コストで集積することができる。
【発明の効果】
【００４１】
本発明にかかる半導体装置およびその製造方法によれば、同一の半導体基板に形成された素子間の寄生動作を抑制することができるという効果を奏する。また、本発明にかかる半導体装置およびその製造方法によれば、コストを低減することができるという効果を奏する。
【図面の簡単な説明】
【００４２】
【図１】図１は、この発明の実施の形態１にかかる半導体装置の要部の構成を示す断面図である。
【図２】図２は、この発明の実施の形態２にかかる半導体装置の要部の構成を示す断面図である。
【図３】図３は、この発明の実施の形態３にかかる半導体装置の要部の構成を示す断面図である。
【図４】図４は、この発明の実施の形態４にかかる半導体装置の要部の構成を示す断面図である。
【図５】図５は、この発明の実施の形態５にかかる半導体装置の要部の構成を示す断面図である。
【図６】図６は、この発明の実施の形態６にかかる半導体装置の要部の構成を示す断面図である。
【図７】図７は、この発明の実施の形態７にかかる半導体装置の要部の構成を示す断面図である。
【図８】図８は、この発明の実施の形態８にかかる半導体装置の要部の構成を示す断面図である。
【図９】図９は、この発明の実施の形態９にかかる半導体装置の要部の構成を示す断面図である。
【図１０】図１０は、この発明の実施の形態１０にかかる半導体装置の要部の構成を示す断面図である。
【図１１】図１１は、この発明の実施の形態１１にかかる半導体装置の要部の構成を示す断面図である。
【図１２】図１２は、この発明の実施の形態１２にかかる半導体装置の要部の構成を示す断面図である。
【図１３】図１３は、この発明の実施の形態１３にかかる半導体装置の製造方法を工程順に示す断面図である。
【図１４】図１４は、この発明の実施の形態１３にかかる半導体装置の製造方法を工程順に示す断面図である。
【図１５】図１５は、この発明の実施の形態１３にかかる半導体装置の製造方法を工程順に示す断面図である。
【図１６】図１６は、この発明の実施の形態１４にかかる半導体装置の製造方法を工程順に示す断面図である。
【図１７】図１７は、この発明の実施の形態１４にかかる半導体装置の製造方法を工程順に示す断面図である。
【図１８】図１８は、この発明の実施の形態１４にかかる半導体装置の製造方法を工程順に示す断面図である。
【図１９】図１９は、この発明の実施の形態１５にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２０】図２０は、この発明の実施の形態１５にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２１】図２１は、この発明の実施の形態１５にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２２】図２２は、この発明の実施の形態１６にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２３】図２３は、この発明の実施の形態１６にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２４】図２４は、この発明の実施の形態１６にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２５】図２５は、この発明の実施の形態１７にかかる半導体装置の製造方法を示す断面図である。
【図２６】図２６は、この発明の実施の形態１８にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２７】図２７は、この発明の実施の形態１８にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２８】図２８は、この発明の実施の形態１９にかかる半導体装置の製造方法を工程順に示す断面図である。
【図２９】図２９は、この発明の実施の形態１９にかかる半導体装置の製造方法を工程順に示す断面図である。
【図３０】図３０は、この発明の実施の形態２０にかかる半導体装置の製造方法を示す断面図である。
【図３１】図３１は、誘電体分離技術を用いた従来のインテリジェントスイッチデバイスの要部の構成を示す断面図である。
【図３２】図３２は、ｐｎ接合分離技術を用いた従来のインテリジェントスイッチデバイスの要部の構成を示す断面図である。
【図３３】図３３は、ｐｎ接合分離技術を用いた別の従来のインテリジェントスイッチデバイスの要部の構成を示す断面図である。
【発明を実施するための形態】
【００４３】
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。下記説明では、第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００４４】
（実施の形態１）
図１は、この発明の実施の形態１にかかる半導体装置の要部の構成を示す断面図である。図１に示すように、半導体装置１００は、半導体基板を構成するｎ-半導体層（第２半導体層）２の、第１領域Ｓ１に形成された超接合構造の縦型ＭＯＳＦＥＴ（縦型半導体素子、以下、縦型超接合ＭＯＳＦＥＴとする）１０１と、第２領域Ｓ２に形成された横型ＭＯＳＦＥＴ（横型半導体素子）１０２とで構成される。超接合構造とは、ｎ層とｐ層とを交互に繰り返し配置してなるｐｎ接合（並列ｐｎ層）をドリフト層に形成した構造である。
【００４５】
縦型超接合ＭＯＳＦＥＴ１０１は、ｎドレイン層となるｎ+半導体層（第１半導体層）１と、ｎ+半導体層１に接するｎ-半導体層２と、ｎ-半導体層２の内部に形成された並列ｐｎ層３１とからなる。ｎ+半導体層１は、ｎ-半導体層２よりも高い不純物濃度を有するｎ+低抵抗層である。ｎ-半導体層２は、ｎ+半導体層１の表面に設けられている。ｎ-半導体層２は、ｎ+半導体層１よりも低い不純物濃度を有するｎ-高抵抗層である。
【００４６】
並列ｐｎ層３１は、超接合構造を構成するｎ層（第３半導体層）３とｐ層（第４半導体層）４とからなる。具体的には、ｎ層３は、ｎ-半導体層２の内部に設けられている。ｐ層４は、ｎ層３に設けられている。ｐ層４は、ｎ-半導体層２の主面２ｆ，２ｇに対して垂直方向４０に伸びており、ｎ層３を貫通してｎ-半導体層２に接する。また、ｐ層４は、ｎ-半導体層２の主面２ｆ，２ｇに対して水平方向に所定の周期で配置されている。
【００４７】
このように、ｎ層３およびｐ層４は、ｎ-半導体層２の主面２ｆ，２ｇに対して水平方向４１に交互に繰り返し配置された超接合構造を構成している。ｎ層３は、ｎ-半導体層２よりも高い不純物濃度を有する。ｐ層４は、ｎ-半導体層２よりも高い不純物濃度を有する。ｐ層４の不純物濃度は、ｎ層３の不純物濃度とほぼ等しいのが好ましい。
【００４８】
並列ｐｎ層３１は、縦型超接合ＭＯＳＦＥＴ１０１に電圧が印加されたときに、ｐ層４で挟まれたｎ層３およびｐ層４の全域に空乏層（不図示）が広がるように設計される。ｎ-半導体層２は、ノンドープのエピタキシャル成長層である。具体的には、ｎ-半導体層２は、例えば、ｎ-半導体層２ａ、ｎ-半導体層２ｂ、ｎ-半導体層２ｃおよびｎ-半導体層２ｄが積層されてなるエピタキシャル成長層である。
【００４９】
ｎ層３は、縦型超接合ＭＯＳＦＥＴ１０１が形成されるｎ-半導体層２の第１領域Ｓ１の全域に形成される。ｎ層３は、ｎ-半導体層２の第１領域Ｓ１の全域にイオン注入された例えばリン（Ｐ）が熱処理によって拡散されることで形成された拡散層である。ｐ層４は、ｎ層３にイオン注入された例えばボロン（Ｂ）が熱処理によって拡散されることで形成された拡散層である。
【００５０】
ｎ-半導体層２のｎ+半導体層１側の主面２ｇに対して反対側の主面２ｆ側の表面層には、ｐ層４と接するｐウェル領域５と、ｎ層３に接するｎドリフト領域６とが選択的に設けられている。ｐウェル領域５は、ｎドリフト領域６に接する。ｎドリフト領域６は、隣り合うｐウェル領域５に挟まれている。ｎ層３もまたｎドリフト層を構成する。ｐウェル領域５の表面層には、ｎソース領域７およびｐコンタクト領域８が選択的に設けられている。ｎソース領域７とｎドリフト領域６とに挟まれたｐウェル領域５の表面上には、ゲート酸化膜９を介してゲート電極１０が設けられている。
【００５１】
層間絶縁膜１１は、ゲート電極１０を覆う。ソース電極１２は、ｎソース領域７に電気的に接続されている。ドレイン電極１３は、ｎドレイン層となるｎ+半導体層１と電気的に接続されている。ゲート電極１０、ソース電極１２およびドレイン電極１３は、層間絶縁膜１１によって互いに絶縁されている。このように、ｎ-半導体層２の第１領域Ｓ１には、プレーナゲート構造の縦型超接合ＭＯＳＦＥＴ１０１が設けられている。
【００５２】
ｎ-半導体層２の第２領域Ｓ２には、ｎ埋め込み分離層（第５半導体層）１５と、このｎ埋め込み分離層１５に接するｎ拡散分離層１６とからなる分離構造が設けられている。ｎ埋め込み分離層１５は、ｎ-半導体層２の内部に設けられている。ｎ拡散分離層１６は、ｎ-半導体層２のｎ+半導体層１側の主面２ｇに対して反対側の主面２ｆからこのｎ埋め込み分離層１５に達するように設けられている。ｎ拡散分離層１６は、例えば、ｎ埋め込み分離層１５の外周部に接するように設けられている。
【００５３】
ｎ埋め込み分離層１５は、ｎ-半導体層２よりも高い不純物濃度を有する。また、ｎ埋め込み分離層１５は、ｎ層３またはｐ層４とほぼ等しい不純物濃度を有する。ｎ拡散分離層１６は、熱拡散によってｎ埋め込み分離層１５に達するように形成された拡散層である。ｎ拡散分離層１６は、例えば、ｎ-半導体層２よりも高い不純物濃度を有する。
【００５４】
横型ＭＯＳＦＥＴ１０２は、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６とで囲まれた領域に設けられている。具体的には、ｎ-半導体層２の、ｎ埋め込み分離層１５およびｎ拡散分離層１６で囲まれた領域には、横型ＭＯＳＦＥＴ１０２を構成するｐウェル領域１７、ｎソース領域１８およびｎドレイン領域１９が設けられている。
【００５５】
ｐウェル領域１７の表面層には、ｎソース領域１８およびｎドレイン領域１９が互いに離れて選択的に設けられている。ｐウェル領域１７の、ｎソース領域１８とｎドレイン領域１９とに挟まれた領域の表面上には、ゲート酸化膜２０を介してゲート電極２１が設けられている。ｎソース領域１８およびｎドレイン領域１９には、それぞれソース電極２２およびドレイン電極２３が電気的に接続されている。
【００５６】
ゲート電極２１、ソース電極２２およびドレイン電極２３は、ゲート電極２１を覆う層間絶縁膜１１によって互いに絶縁されている。このように、ｎ-半導体層２の第２領域Ｓ２には、プレーナゲート構造の横型ＭＯＳＦＥＴ１０２が設けられている。層間絶縁膜１１は、第１領域Ｓ１から第２領域Ｓ２にわたって、第１，２領域Ｓ１，Ｓ２を含むｎ-半導体層２の表面の各電極が設けられていない部分を覆う。
【００５７】
図１に示す半導体装置１００では、ｎ埋め込み分離層１５とｎ層３とが同時に形成されるため、製造コストを低減することができる。半導体装置１００の製造方法については後述する。また、図１に示す半導体装置１００では、素子設計の自由度を高くすることができる。その理由は、次のとおりである。
【００５８】
一般的に、不純物をドープした領域に他の領域を形成する場合、他の領域の不純物濃度は不純物をドープした領域よりも高くなる。このため、不純物をドープした領域に他の領域を形成する場合、他の領域の不純物濃度を選定する範囲が狭くなり、素子設計の自由度が低くなる。それに対して、図１に示す半導体装置１００では、ノンドープで形成されたｎ-半導体層２にｎ層３およびｐウェル領域５，１７を形成することができるので、ｎ層３およびｐウェル領域５，１７の不純物濃度を選定する範囲が広くなる。したがって、素子設計の自由度を高くすることができる。
【００５９】
また、横型ＭＯＳＦＥＴ１０２は、ｎ-半導体層２よりも不純物濃度の高いｎ埋め込み分離層１５およびｎ拡散分離層１６により、縦型超接合ＭＯＳＦＥＴ１０１と電気的に分離されている。すなわち、半導体装置１００には、ｎ-半導体層２よりも不純物濃度の高いｎ埋め込み分離層１５およびｎ拡散分離層１６からなる分離構造が設けられている。そのため、縦型超接合ＭＯＳＦＥＴ１０１と横型ＭＯＳＦＥＴ１０２とによって構成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減を図ることができる。
【００６０】
上述した図１に示す半導体装置１００の例では、縦型超接合ＭＯＳＦＥＴ１０１と同一の半導体基板（ｎ-半導体層２）に一つの横型ＭＯＳＦＥＴ１０２のみが形成された集積回路を構成しているが、実際は複数の横型ＭＯＳＦＥＴ１０２を形成して集積回路を構成している。縦型超接合ＭＯＳＦＥＴ１０１と同一の半導体基板に複数の横型ＭＯＳＦＥＴ１０２を形成する場合、複数の横型ＭＯＳＦＥＴ１０２はそれぞれｎ埋め込み分離層１５およびｎ拡散分離層１６からなる分離構造によって囲まれ他の素子と電気的に分離される。
【００６１】
以上、説明したように、実施の形態１によれば、半導体基板を構成するｎ-半導体層２の、ｎ埋め込み分離層１５およびｎ拡散分離層１６によって囲まれた領域に横型ＭＯＳＦＥＴ１０２を配置する。これにより、横型ＭＯＳＦＥＴ１０２は、同一の半導体基板に配置された縦型超接合ＭＯＳＦＥＴ１０１と電気的に分離される。したがって、同一の半導体基板に形成された縦型超接合ＭＯＳＦＥＴ１０１および横型ＭＯＳＦＥＴ１０２間の寄生動作を抑制することができる。
【００６２】
（実施の形態２）
図２は、この発明の実施の形態２にかかる半導体装置の要部の構成を示す断面図である。図２に示すように、半導体装置１１０は、半導体基板を構成するｎ-半導体層２の、第１領域Ｓ１に形成された縦型超接合ＭＯＳＦＥＴ１１１と、第２領域Ｓ２に形成された横型ＭＯＳＦＥＴ１１２とで構成される。
【００６３】
縦型超接合ＭＯＳＦＥＴ１１１は、ｎドレイン層となるｎ+半導体層１と、ｎ+半導体層１に接するｎ-半導体層２と、ｎ-半導体層２の内部に形成された並列ｐｎ層３１とからなる。この並列ｐｎ層３１は、超接合構造を構成するｎ層３とｐ層４とからなる。具体的には、ｎ層３およびｐ層４は、半導体基板（ｎ-半導体層２）の主面２ｆ，２ｇに対して垂直方向に伸びており、ｎ-半導体層２の主面２ｆ，２ｇに対して水平方向に交互に繰り返し配置されている。
【００６４】
並列ｐｎ層３１は、縦型超接合ＭＯＳＦＥＴ１１１に電圧が印加されたときに、ｐ層４で挟まれたｎ層３およびｐ層４の全域に空乏層（不図示）が広がるように設計される。ｎ-半導体層２は、ノンドープのエピタキシャル成長層である。具体的には、ｎ-半導体層２は、例えば、ｎ-半導体層２ａ、ｎ-半導体層２ｂ、ｎ-半導体層２ｃおよびｎ-半導体層２ｄが順次積層されてなるエピタキシャル成長層である。
【００６５】
ｎ層３およびｐ層４は、ｎ-半導体層２の第１領域Ｓ１にそれぞれ選択的に形成される。ｎ層３は、ｎ-半導体層２の第１領域Ｓ１にイオン注入された例えばリンが熱処理によって拡散されることで形成された拡散層である。ｐ層４は、ｎ-半導体層２の第１領域Ｓ１にイオン注入された例えばボロンが熱処理によって拡散されることで形成された拡散層である。
【００６６】
ｎ-半導体層２のｎ+半導体層１側の主面２ｇに対して反対側の主面２ｆ側の表面層には、ｐ層４と接するｐウェル領域５と、ｎ層３に接するｎドリフト領域６とが選択的に設けられている。ｐウェル領域５は、ｎドリフト領域６に接する。ｎドリフト領域６は、隣り合うｐウェル領域５に挟まれている。ｎ層３もまたｎドリフト層を構成する。
【００６７】
ｐウェル領域５の表面層には、ｎソース領域７およびｐコンタクト領域８が選択的に設けられている。ｎソース領域７とｎドリフト領域６とに挟まれたｐウェル領域５の表面上には、ゲート酸化膜９を介してゲート電極１０が設けられている。
【００６８】
層間絶縁膜１１は、ゲート電極１０を覆う。ソース電極１２は、ｎソース領域７に電気的に接続されている。ドレイン電極１３は、ｎドレイン層となるｎ+半導体層１と電気的に接続されている。ゲート電極１０、ソース電極１２およびドレイン電極１３は、層間絶縁膜１１によって互いに絶縁されている。このように、ｎ-半導体層２の第１領域Ｓ１には、プレーナゲート構造の縦型超接合ＭＯＳＦＥＴ１１１が設けられている。
【００６９】
ｎ-半導体層２の第２領域Ｓ２には、ｎ埋め込み分離層１５と、このｎ埋め込み分離層１５に接するｎ拡散分離層１６とからなる分離構造が設けられている。ｎ埋め込み分離層１５は、ｎ-半導体層２の内部に設けられている。ｎ拡散分離層１６は、ｎ-半導体層２のｎ+半導体層１側の主面２ｇに対して反対側の主面２ｆからこのｎ埋め込み分離層１５に達するように設けられている。ｎ拡散分離層１６は、例えば、ｎ埋め込み分離層１５の外周部に接するように設けられている。
【００７０】
横型ＭＯＳＦＥＴ１１２は、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６とで囲まれた領域に設けられている。具体的には、ｎ-半導体層２の、ｎ埋め込み分離層１５およびｎ拡散分離層１６で囲まれた領域には、横型ＭＯＳＦＥＴ１１２を構成するｐウェル領域１７、ｎソース領域１８およびｎドレイン領域１９が設けられている。ｐウェル領域１７の表面層には、ｎソース領域１８およびｎドレイン領域１９が互いに離れて選択的に設けられている。
【００７１】
ｐウェル領域１７の、ｎソース領域１８とｎドレイン領域１９とに挟まれた領域の表面上には、ゲート酸化膜２０を介してゲート電極２１が設けられている。ｎソース領域１８およびｎドレイン領域１９には、それぞれソース電極２２およびドレイン電極２３が電気的に接続されている。
【００７２】
ゲート電極２１、ソース電極２２およびドレイン電極２３は、ゲート電極２１を覆う層間絶縁膜１１によって互いに絶縁されている。このように、ｎ-半導体層２の第２領域Ｓ２には、プレーナゲート構造の横型ＭＯＳＦＥＴ１１２が設けられている層間絶縁膜１１は、第１領域Ｓ１から第２領域Ｓ２にわたって、第１，２領域Ｓ１，Ｓ２を含むｎ-半導体層２の表面の各電極が設けられていない部分を覆う。
【００７３】
縦型超接合ＭＯＳＦＥＴ１１１および横型ＭＯＳＦＥＴ１１２の各領域の不純物濃度は、実施の形態１にかかる半導体装置を構成する縦型超接合ＭＯＳＦＥＴおよび横型ＭＯＳＦＥＴの各領域の不純物濃度と同様である。
【００７４】
図２に示す半導体装置１１０では、ノンドープで形成されたｎ-半導体層２にｎ層３、ｐ層４およびｐウェル領域５，１７を形成することができるので、ｎ層３、ｐ層４およびｐウェル領域５，１７の不純物濃度を選定する範囲が広くなる。したがって、素子設計の自由度を高くすることができる。
【００７５】
以上、説明したように、実施の形態２によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。また、図２に示す半導体装置１１０では、エピタキシャル成長法によってノンドープで形成されたｎ-半導体層２にｎ層３およびｐ層４がそれぞれ選択的に形成されるので、実施の形態１にかかる半導体装置に比べて素子設計の自由度を高くすることができる。
【００７６】
（実施の形態３）
図３は、この発明の実施の形態３にかかる半導体装置の要部の構成を示す断面図である。図３に示すように、半導体装置１２０は、半導体基板を構成するｎ-半導体層２の、第１領域Ｓ１に形成された縦型超接合ＭＯＳＦＥＴ１２１と、第２領域Ｓ２に形成された横型ＭＯＳＦＥＴ１２２とで構成される。
【００７７】
縦型超接合ＭＯＳＦＥＴ１２１は、ｎドレイン層となるｎ+半導体層１と、ｎ+半導体層１の表面に配置されたｎ-半導体層２と、ｎ-半導体層２の内部に配置されたｎ層３と、このｎ層３を貫通して配置されたｐ層４とからなる。ｎ層３は、ｎ-半導体層２の第１領域Ｓ１から第２領域Ｓ２にわたって設けられている。ｐ層４は、ｎ-半導体層２の第１領域Ｓ１側のｎ層３に設けられている。
【００７８】
ｎ層３およびｐ層４は、超接合構造である並列ｐｎ層３１を構成する。具体的には、ｐ層４は、半導体基板（ｎ-半導体層２）の主面２ｆ，２ｇに対して垂直方向に伸びており、ｎ層３を貫通してｎ-半導体層２に接する。また、ｐ層４は、ｎ-半導体層２の主面２ｆ，２ｇに対して水平方向に所定の周期で配置されている。このように、ｎ層３およびｐ層４は、ｎ-半導体層２の主面２ｆ，２ｇに対して水平方向に交互に繰り返し配置された超接合構造を構成している。
【００７９】
並列ｐｎ層３１は、縦型超接合ＭＯＳＦＥＴ１２１に電圧が印加されたときに、ｐ層４で挟まれたｎ層３およびｐ層４の全域に空乏層（不図示）が広がるように設計される。ｎ-半導体層２は、ノンドープのエピタキシャル成長層である。具体的には、ｎ-半導体層２は、例えば、ｎ-半導体層２ａ、ｎ-半導体層２ｂ、ｎ-半導体層２ｃおよびｎ-半導体層２ｄが順次積層されてなるエピタキシャル成長層である。
【００８０】
ｎ層３は、ノンドープのエピタキシャル成長層であるｎ-半導体層２の、第１領域Ｓ１および第２領域Ｓ２を含む全域にイオン注入された例えばリンが熱処理によって拡散されることで形成された拡散層である。ｐ層４は、ｎ層３にイオン注入された例えばボロンが熱処理によって拡散されることで形成された拡散層である。
【００８１】
ｎ-半導体層２のｎ+半導体層１側の主面２ｇに対して反対側の主面２ｆ側の表面層には、ｐ層４と接するｐウェル領域５と、ｎ層３に接するｎドリフト領域６とが選択的に設けられている。ｐウェル領域５は、ｎドリフト領域６に接する。ｎドリフト領域６は、隣り合うｐウェル領域５に挟まれている。ｎ層３もまたｎドリフト層を構成する。
【００８２】
ｐウェル領域５の表面層には、ｎソース領域７およびｐコンタクト領域８が選択的に設けられている。ｎソース領域７とｎドリフト領域６とに挟まれたｐウェル領域５の表面上には、ゲート酸化膜９を介してゲート電極１０が設けられている。
【００８３】
層間絶縁膜１１は、ゲート電極１０を覆う。ソース電極１２は、ｎソース領域７に電気的に接続されている。ドレイン電極１３は、ｎドレイン層となるｎ+半導体層１と電気的に接続されている。ゲート電極１０、ソース電極１２およびドレイン電極１３は、層間絶縁膜１１によって互いに絶縁されている。このように、ｎ-半導体層２の第１領域Ｓ１には、プレーナゲート構造の縦型超接合ＭＯＳＦＥＴ１２１が設けられている。
【００８４】
ｎ-半導体層２の第２領域Ｓ２には、ｎ埋め込み分離層となるｎ層３と、このｎ埋め込み分離層となるｎ層３に接するｎ拡散分離層１６とからなる分離構造が設けられている。ｎ拡散分離層１６は、ｎ-半導体層２のｎ+半導体層１側の主面２ｇに対して反対側の主面２ｆからこのｎ埋め込み分離層となるｎ層３に達するように設けられている。ｎ拡散分離層１６は、熱拡散によってｎ埋め込み分離層となるｎ層３に達するように形成される。
【００８５】
横型ＭＯＳＦＥＴ１２２は、ｎ-半導体層２の、ｎ埋め込み分離層となるｎ層３とｎ拡散分離層１６とで囲まれた領域に設けられている。具体的には、ｎ-半導体層２の、ｎ埋め込み分離層となるｎ層３とｎ拡散分離層１６とで囲まれた領域には、横型ＭＯＳＦＥＴ１２２を構成するｐウェル領域１７、ｎソース領域１８およびｎドレイン領域１９が設けられている。
【００８６】
ｐウェル領域１７の表面層には、ｎソース領域１８およびｎドレイン領域１９が互いに離れて選択的に設けられている。ｐウェル領域１７の、ｎソース領域１８とｎドレイン領域１９とに挟まれた領域の表面上には、ゲート酸化膜２０を介してゲート電極２１が設けられている。ｎソース領域１８およびｎドレイン領域１９には、それぞれソース電極２２およびドレイン電極２３が電気的に接続されている。
【００８７】
ゲート電極２１、ソース電極２２およびドレイン電極２３は、ゲート電極２１を覆う層間絶縁膜１１によって互いに絶縁されている。層間絶縁膜１１は、第１領域Ｓ１から第２領域Ｓ２にわたって、半導体基板（ｎ-半導体層２）の表面の、各電極が設けられていない部分を覆う。このように、ｎ-半導体層２の第２領域Ｓ２には、プレーナゲート構造の横型ＭＯＳＦＥＴ１２２が設けられている。
【００８８】
縦型超接合ＭＯＳＦＥＴ１２１および横型ＭＯＳＦＥＴ１２２の各領域の不純物濃度は、実施の形態１にかかる半導体装置を構成する縦型超接合ＭＯＳＦＥＴおよび横型ＭＯＳＦＥＴの各領域の不純物濃度と同様である。
【００８９】
図３に示す半導体装置１２０では、埋め込み分離層として機能するｎ層３が、実施の形態１にかかる半導体装置よりも厚く形成される。このため、縦型超接合ＭＯＳＦＥＴ１２１と横型ＭＯＳＦＥＴ１２２とによって構成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減という効果を、実施の形態１にかかる半導体装置に比べてより一層向上することができる。
【００９０】
以上、説明したように、実施の形態３によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【００９１】
（実施の形態４）
図４は、この発明の実施の形態４にかかる半導体装置の要部の構成を示す断面図である。図４に示す半導体装置１３０と図１に示す半導体装置１００との違いは、半導体装置１００において分離構造を構成するｎ埋め込み分離層１５およびｎ拡散分離層１６を、半導体装置１３０においてｐ埋め込み分離層２４およびｐ拡散分離層２５に変更した点である。
【００９２】
すなわち、半導体装置１３０においては、ｎ-半導体層２と導電型の異なるｐ埋め込み分離層２４およびｐ拡散分離層２５によって横型ＭＯＳＦＥＴ１３２を囲むことにより、縦型超接合ＭＯＳＦＥＴ１３１と横型ＭＯＳＦＥＴ１３２とを電気的に分離する。半導体装置１３０のｐ埋め込み分離層２４およびｐ拡散分離層２５以外の構成は、図１に示す半導体装置１００と同様である。
【００９３】
半導体装置１３０においても、縦型超接合ＭＯＳＦＥＴ１３１と横型ＭＯＳＦＥＴ１３２とによって構成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減という効果を、図１に示す半導体装置１００と同様に得ることができる。
【００９４】
分離構造を構成するｎ埋め込み分離層１５およびｎ拡散分離層１６をｐ埋め込み分離層２４およびｐ拡散分離層２５に変更した構成は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０にも適用することができる。
【００９５】
また、分離構造を構成するｎ拡散分離層１６をｐ拡散分離層２５に変更した構成は、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【００９６】
以上、説明したように、実施の形態４によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【００９７】
（実施の形態５）
図５は、この発明の実施の形態５にかかる半導体装置の要部の構成を示す断面図である。図５に示す半導体装置１４０と図１に示す半導体装置１００との違いは、半導体装置１００においてｎチャネル型とした横型ＭＯＳＦＥＴ１０２を、半導体装置１４０においてｐチャネル型の横型ＭＯＳＦＥＴ１４２に変更した点である。
【００９８】
半導体装置１４０において、符号１８ａおよび符号１９ａはｐソース領域およびｐドレイン領域である。また、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６とで囲まれる領域はｎウェル領域となる。縦型超接合ＭＯＳＦＥＴ１４１の構成は、図１に示す半導体装置１００の縦型超接合ＭＯＳＦＥＴと同様である。
【００９９】
横型ＭＯＳＦＥＴをｐチャネルとする構成は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１００】
以上、説明したように、実施の形態５によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【０１０１】
（実施の形態６）
図６は、この発明の実施の形態６にかかる半導体装置の要部の構成を示す断面図である。図６に示す半導体装置１５０と図５に示す半導体装置１４０との違いは、半導体装置１４０において分離構造を構成するｎ埋め込み分離層１５およびｎ拡散分離層１６を、半導体装置１５０においてｐ埋め込み分離層２４およびｐ拡散分離層２５に変更した点である。
【０１０２】
すなわち、半導体装置１５０においては、ｎ-半導体層２と導電型の異なるｐ埋め込み分離層２４およびｐ拡散分離層２５によって横型ＭＯＳＦＥＴ１５２を囲むことにより、縦型超接合ＭＯＳＦＥＴ１５１と横型ＭＯＳＦＥＴ１５２とを電気的に分離する。半導体装置１５０のｐ埋め込み分離層２４およびｐ拡散分離層２５以外の構成は、図５に示す半導体装置１４０と同様である。
【０１０３】
このように、分離構造を構成する領域をｐ型に変更した場合においても、縦型超接合ＭＯＳＦＥＴ１５１と横型ＭＯＳＦＥＴ１５２とによって構成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減という効果を、図５に示す半導体装置１４０と同様に得ることができる。
【０１０４】
横型ＭＯＳＦＥＴをｎチャネルからｐチャネルに変更し、かつ分離構造を構成するｎ埋め込み分離層１５およびｎ拡散分離層１６をｐ埋め込み分離層２４およびｐ拡散分離層２５に変更した構成は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０にも適用することができる。
【０１０５】
また、横型ＭＯＳＦＥＴをｎチャネルからｐチャネルに変更し、かつ分離構造を構成するｎ拡散分離層１６をｐ拡散分離層２５に変更した構成は、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１０６】
以上、説明したように、実施の形態６によれば、実施の形態５にかかる半導体装置と同様の効果を得ることができる。
【０１０７】
（実施の形態７）
図７は、この発明の実施の形態７にかかる半導体装置の要部の構成を示す断面図である。図７に示す半導体装置１６０と図１に示す半導体装置１００との違いは、半導体装置１６０において、ｎ埋め込み分離層１５とｎ拡散分離層１６との間に分離構造の一部としてｎ層２６を設けた点である。ｎ層２６は、例えば、ｎ埋め込み分離層１５の外周部に接するように形成される。半導体装置１６０は、分離構造の一部としてｎ層２６を設けることで、ｐウェル領域１７と接するｎ-高抵抗層であるｎ-半導体層２の厚さを半導体装置１００よりも厚くしている。
【０１０８】
半導体装置１６０においては、ｎ拡散分離層１６、ｎ埋め込み分離層１５およびｎ層２６によって分離構造が構成され、縦型超接合ＭＯＳＦＥＴ１６１と横型ＭＯＳＦＥＴ１６２を電気的に分離する。半導体装置１６０のｎ層２６以外の構成は、図１に示す半導体装置１００と同様である。
【０１０９】
半導体装置１６０の構成とすることで、ｎ-半導体層２の、ｎ拡散分離層１６、ｎ埋め込み分離層１５およびｎ層２６で囲まれた領域において空乏層が広がる部分が増える。このため、分離構造で囲まれた部分、すなわち横型ＭＯＳＦＥＴ１６２を高耐圧化することができる。
【０１１０】
ｎ拡散分離層１６、ｎ埋め込み分離層１５およびｎ層２６で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０にも適用することができる。
【０１１１】
また、図示を省略するが、分離構造をｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成してもよい。ｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１１２】
以上、説明したように、実施の形態７によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【０１１３】
（実施の形態８）
図８は、この発明の実施の形態８にかかる半導体装置の要部の構成を示す断面図である。図８に示す半導体装置１７０と図１に示す半導体装置１００との違いは、半導体装置１７０におけるｎ埋め込み分離層１５を半導体装置１００よりも厚く形成した点である。半導体装置１７０のｎ埋め込み分離層１５の厚さ以外の構成は、図１に示す半導体装置１００と同様である。
【０１１４】
分離構造を構成するｎ埋め込み分離層１５を図１に示す半導体装置１００よりも厚く形成することで、縦型超接合ＭＯＳＦＥＴ１７１と横型ＭＯＳＦＥＴ１７２とで形成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減という効果を、より一層向上することができる。
【０１１５】
分離構造を構成するｎ埋め込み分離層１５を図１に示す半導体装置１００よりも厚く形成した構成は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０にも適用することができる。
【０１１６】
以上、説明したように、実施の形態８によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【０１１７】
（実施の形態９）
図９は、この発明の実施の形態９にかかる半導体装置の要部の構成を示す断面図である。図９に示す半導体装置１８０と図７に示す半導体装置１６０との違いは、半導体装置１８０において、半導体装置１６０におけるｎ層２６を設けずに、ｎ拡散分離層１６ａをｎ埋め込み分離層１５に達するように深く形成した点である。
【０１１８】
すなわち、半導体装置１８０においては、ｎ埋め込み分離層１５およびｎ拡散分離層１６ａによって分離構造を構成し、ｐウェル領域１７と接するｎ-半導体層２の厚さを図１に示す半導体装置１００よりも厚くしている。縦型超接合ＭＯＳＦＥＴ１８１と横型ＭＯＳＦＥＴ１８２は、ｎ埋め込み分離層１５およびｎ拡散分離層１６ａからなる分離構造によって電気的に分離されている。半導体装置１８０のｎ拡散分離層１６ａの深さ以外の構成は、図７に示す半導体装置１６０と同様である。
【０１１９】
半導体装置１８０の構成とすることで、図７に示す半導体装置１６０と同様に、横型ＭＯＳＦＥＴ１８２を高耐圧化することができる。ｎ埋め込み分離層１５およびｎ拡散分離層１６ａによって分離構造を構成し、ｐウェル領域１７と接するｎ-半導体層２の厚さを図１に示す半導体装置１００よりも厚く形成する構成は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０にも適用することができる。
【０１２０】
また、図示を省略するが、分離構造をｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成してもよい。ｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１２１】
以上、説明したように、実施の形態９によれば、実施の形態７にかかる半導体装置と同様の効果を得ることができる。
【０１２２】
（実施の形態１０）
図１０は、この発明の実施の形態１０にかかる半導体装置の要部の構成を示す断面図である。図１０に示す半導体装置１９０と図１に示す半導体装置１００との違いは、半導体装置１００におけるｎ拡散分離層１６を、半導体装置１９０においてトレンチ分離構造２７に変更した点である。
【０１２３】
半導体装置１９０において、トレンチ分離構造２７は、トレンチ２７ａの側壁および底面に絶縁膜を形成し、トレンチ２７ａの内部に絶縁膜を介してポリシリコンが埋め込まれた構成を有する。トレンチ分離構造２７は、ｎ埋め込み分離層１５に達する深さで設けられている。トレンチ分離構造２７は、トレンチ２７ａの内部をすべて絶縁材で埋め込んだ構成であってもよい。半導体装置１９０のトレンチ分離構造２７以外の構成は、図１に示す半導体装置１００と同様である。
【０１２４】
半導体装置１９０の構成とすることで、図１に示す半導体装置１００と同様に、縦型超接合ＭＯＳＦＥＴ１９１と横型ＭＯＳＦＥＴ１９２とで形成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減という効果を得ることができる。
【０１２５】
ｎ埋め込み分離層１５およびトレンチ分離構造２７で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１２６】
また、図示を省略するが、分離構造をｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成してもよい。ｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１２７】
以上、説明したように、実施の形態１０によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【０１２８】
（実施の形態１１）
図１１は、この発明の実施の形態１１にかかる半導体装置の要部の構成を示す断面図である。図１１に示す半導体装置２００と図１に示す半導体装置１００との違いは、半導体装置２００において分離構造を構成するｎ埋め込み分離層２８の不純物濃度をｎ層３より高くした点である。半導体装置２００のｎ埋め込み分離層２８の不純物濃度以外の構成は、図１に示す半導体装置１００と同様である。
【０１２９】
半導体装置２００の構成とすることで、縦型超接合ＭＯＳＦＥＴ２０１と横型ＭＯＳＦＥＴ２０２とで形成される寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減という効果を、より一層向上することができる。
【０１３０】
ｎ拡散分離層１６およびｎ埋め込み分離層２８で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１３１】
また、図示を省略するが、分離構造をｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成してもよい。ｐ拡散分離層、ｐ埋め込み分離層およびｐ層で構成された分離構造は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１３２】
以上、説明したように、実施の形態１１によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【０１３３】
（実施の形態１２）
図１２は、この発明の実施の形態１２にかかる半導体装置の要部の構成を示す断面図である。図１２に示す半導体装置２１０と図１に示す半導体装置１００との違いは、半導体装置２１０において、縦型超接合ＭＯＳＦＥＴ２１１のゲート構造をプレーナゲート構造からトレンチゲート構造に変更した点である。
【０１３４】
図１２中の符号１０ａはゲート部のトレンチであり、符号１０ｂはゲート酸化膜である。すなわち、半導体装置２１０においては、隣り合うｐウェル領域５の間に、ｐウェル領域５に接し、並列ｐｎ層３１のｎ層３に達するトレンチ１０ａが設けられている。そして、トレンチ１０ａの内部に、ゲート酸化膜１０ｂを介してゲート電極１０が埋め込まれている。縦型超接合ＭＯＳＦＥＴ２１１のゲート構造以外の構成は、図１に示す半導体装置１００の縦型超接合ＭＯＳＦＥＴと同様である。横型ＭＯＳＦＥＴ２１２の構成は、図１に示す半導体装置１００の横型ＭＯＳＦＥＴと同様である。
【０１３５】
半導体装置２１０の構成は、Ｊ−ＦＥＴ効果を有していないため、オン抵抗の低減を図ることができるという効果を有する。縦型超接合ＭＯＳＦＥＴ２１１をトレンチゲート構造とする構成は、並列ｐｎ層３１のｎ層３およびｐ層４をｎ-半導体層２に選択的に形成した図２に示す半導体装置１１０や、ｎ層３をｎ-半導体層２の全域に形成した図３に示す半導体装置１２０にも適用することができる。
【０１３６】
以上、説明したように、実施の形態１２によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
【０１３７】
（実施の形態１３）
図１３〜図１５は、この発明の実施の形態１３にかかる半導体装置の製造方法を工程順に示す断面図である。実施の形態１３においては、図１に示す実施の形態１にかかる半導体装置１００の製造方法を説明する。まず、ｎ+半導体層１となる支持基板を用意する。ｎ+半導体層１は、縦型超接合ＭＯＳＦＥＴ１０１のｎドレイン層となる（図１３（ａ））。
【０１３８】
つぎに、ｎ+半導体層１上に、ｎ-半導体層２ａをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ａの、縦型超接合ＭＯＳＦＥＴ１０１を形成する第１領域Ｓ１の全域にｎ型不純物（例えば、リンなど）のイオン注入５３ａを行い、ｎ-半導体層２ａの第１領域Ｓ１の表面層にｎ型イオン注入層３ａを形成する（図１３（ｂ））。
【０１３９】
ｎ-半導体層２ａへのイオン注入５３ａは、例えば、ｎ-半導体層２ａの第１領域Ｓ１全域が露出する開口部を有するレジストマスク（不図示）をマスクとして行われる。すなわち、レジストマスクの開口部には、ｎ-半導体層２ａのｎ型イオン注入層３ａ形成領域が露出する。イオン注入５３ａに用いるレジストマスクは、例えば、ｎ-半導体層２ａへのイオン注入５３ａが行われる前に予めｎ-半導体層２ａの表面に形成され、後のｎ型イオン注入層３ａへのイオン注入５４ａに用いるレジストマスクの形成前に除去される。
【０１４０】
以下、イオン注入時のレジストマスクについての説明および図示は省略するが、半導体層やイオン注入層にイオン注入が行われる際には、ｎ-半導体層２ａへのイオン注入５３ａと同様にレジストマスクが用いられる（実施の形態１４〜２０においても同様に説明および図示を省略するが、イオン注入時にはレジストマスクが用いられる）。
【０１４１】
具体的には、半導体層やイオン注入層にイオン注入が行われる際には、半導体層やイオン注入層の所望の領域が選択的に露出する開口部を有するレジストマスクが形成される。そして、このレジストマスクは、イオン注入のマスクとして用いられた後、つぎのイオン注入時のレジストマスクの形成前、またはエピタキシャル層の形成前に除去される。
【０１４２】
つぎに、ｎ型イオン注入層３ａにｐ型不純物（例えば、ボロンなど）のイオン注入５４ａを選択的に行い、ｎ型イオン注入層３ａの表面層に複数のｐ型イオン注入層４ａを形成する（図１３（ｃ））。ｎ型イオン注入層３ａへのイオン注入５４ａのｐ型不純物のドーズ量は、ｎ-半導体層２ａにｎ型イオン注入層３ａを形成する際のイオン注入５３ａのｎ型不純物のドーズ量より大きいドーズ量とする。
【０１４３】
つぎに、ｎ-半導体層２ａ上に、ｎ-半導体層２ｂをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ｂの第１領域Ｓ１の全域にｎ型不純物のイオン注入５３ｂを行い、ｎ-半導体層２ｂの第１領域Ｓ１の表面層にｎ型イオン注入層３ｂを形成する。そして、ｎ型イオン注入層３ｂの、ｐ型イオン注入層４ａの直上にあたる領域にｐ型不純物のイオン注入５４ｂを選択的に行い、ｎ型イオン注入層３ｂの表面層に複数のｐ型イオン注入層４ｂを形成する（図１３（ｄ））。
【０１４４】
ｎ型イオン注入層３ｂへのイオン注入５４ｂのｐ型不純物のドーズ量は、ｎ-半導体層２ｂにｎ型イオン注入層３ｂを形成する際のイオン注入５３ｂのｎ型不純物のドーズ量より大きいドーズ量とする。図１３（ｄ）においては図示を省略するが、通常、ｎ-半導体層２ｂ、ｎ型イオン注入層３ｂおよびｐ型イオン注入層４ｂの形成工程（図１３（ｄ）の工程）を６，７回程度繰り返し行い、完成後の並列ｐｎ層３１の厚さを厚くする。
【０１４５】
つぎに、ｎ-半導体層２ｂ上に、ｎ-半導体層２ｃをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。そして、ｎ-半導体層２ｃの、第１領域Ｓ１の全域およびｎ埋め込み分離層１５を形成する第２領域Ｓ２の全域に、ｎ型不純物のイオン注入５３ｃをそれぞれ行う。これにより、ｎ-半導体層２ｃの第１領域Ｓ１の表面層にｎ型イオン注入層３ｃが形成されるとともに、ｎ-半導体層２ｃの第２領域Ｓ２の表面層にｎ型イオン注入層１５ａが形成される。
【０１４６】
つぎに、ｎ型イオン注入層３ｃの、ｐ型イオン注入層４ｂの直上にあたる領域にｐ型不純物のイオン注入５４ｃを選択的に行い、ｎ型イオン注入層３ｃの表面層に複数のｐ型イオン注入層４ｃを形成する（図１４（ｅ））。ｐ型イオン注入層４ａ〜４ｃは、ｎ-半導体層２を構成するｎ-半導体層２ａ〜２ｃからなる半導体基板の主面に対して垂直方向に並ぶように形成される。ｎ型イオン注入層３ｃへのイオン注入５４ｃのｐ型不純物のドーズ量は、ｎ-半導体層２ｃにｎ型イオン注入層３ｃを形成する際のイオン注入５３ｃのｎ型不純物のドーズ量より大きいドーズ量とする。
【０１４７】
つぎに、ｎ-半導体層２ｃ上に、ｎ-半導体層２ｄをノンドープでエピタキシャル成長させる（図１４（ｆ））。つぎに、熱処理によって、各ｎ-半導体層２ａ〜２ｃに形成されたｎ型イオン注入層３ａ〜３ｃ，１５ａおよびｐ型イオン注入層４ａ〜４ｃを活性化させ、各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物を拡散させる。
【０１４８】
これにより、各ｎ-半導体層２ａ〜２ｃの第１領域Ｓ１に形成されたｎ型イオン注入層３ａ〜３ｃ同士およびｐ型イオン注入層４ａ〜４ｃ同士が、それぞれｎ-半導体層２の主面に対して垂直方向につながりｎ層３およびｐ層４となる。したがって、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３とｐ層４とが交互に繰り返し配置してなる並列ｐｎ層３１が形成される。また、ｎ-半導体層２ｃの第２領域Ｓ２に形成されたｎ型イオン注入層１５ａがｎ-半導体層２ｃ，２ｄ内に拡散し、ｎ-半導体層２ｃ，２ｄにわたってｎ埋め込み分離層１５が形成される（図１５（ｇ））。
【０１４９】
ｎ-半導体層２の第１領域Ｓ１に形成された並列ｐｎ層３１は超接合構造である。並列ｐｎ層３１は、並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度がほぼ等しくなるように形成されるのが好ましい。その理由は、次のとおりである。
【０１５０】
並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度をほぼ等しくすることで、電圧印加時にｎ層３およびｐ層４の全域に空乏層が広がる。これにより、並列ｐｎ層３１の厚さをドリフト層がｎ層のみからなる場合より薄くし、ｎ層３の不純物濃度をドリフト層がｎ層のみからなる場合より高くすることで、耐圧とオン電圧（オン抵抗）とのトレードオフを改善することができる。
【０１５１】
ｎ-半導体層２ｃ，２ｄの第２領域Ｓ２にイオン注入されたｎ型不純物は、活性化されることで２×１０15ｃｍ-3〜７×１０15ｃｍ-3程度の不純物濃度を有するｎ埋め込み分離層１５となる。各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物は、ｎ-半導体層２の最下層であるｎ-半導体層２ａ内および、ｎ-半導体層２の最上層であるｎ-半導体層２ｄ内にも拡散する。すなわち、ｎ層３およびｐ層４は、ｎ-半導体層２ａ〜２ｄにわたって形成される。
【０１５２】
つぎに、ｎ-半導体層２の最上層であるｎ-半導体層２ｄの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１０１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０、層間絶縁膜１１およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１０１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｄの第２領域Ｓ２に、ｎ埋め込み分離層１５に達するｎ拡散分離層１６を形成する。
【０１５３】
そして、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６とに囲まれた領域に、横型ＭＯＳＦＥＴ１０２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ１０２のプレーナゲート構造を形成する（図１５（ｈ））。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図１に示す半導体装置１００が完成する。
【０１５４】
ｎ-半導体層２ｄの第２領域Ｓ２に形成されるｎ拡散分離層１６および横型ＭＯＳＦＥＴ１０２の各領域は、ｎ-半導体層２ｄの第１領域Ｓ１に形成される縦型超接合ＭＯＳＦＥＴ１０１の、例えば同導電型の領域と同時に形成されてもよい（以下、実施の形態１４〜２０においても同様に、縦型超接合ＭＯＳＦＥＴおよび横型ＭＯＳＦＥＴの各領域は同時に形成されてもよい。）。
【０１５５】
上述したように、ｎ埋め込み分離層１５とｎ層３とを同時に形成することで、製造コストを低減することができる。
【０１５６】
ｎ埋め込み分離層１５を形成するためのｎ型不純物のイオン注入５３ｃと、ｎ層３を形成するためのｎ型不純物のイオン注入５３ｃとを別々に行って、ｎ埋め込み分離層１５を形成するための不純物ドーズ量を、ｎ層３を形成するための不純物ドーズ量よりも大きくしてもよい。このようにｎ埋め込み分離層１５を形成するためのイオン注入５３ｃを行うことで、ｎ埋め込み分離層１５の不純物濃度をｎ層３の不純物濃度よりも高くすることができる。これにより、横型ＭＯＳＦＥＴ１０２は、図１に示す半導体装置１００の横型ＭＯＳＦＥＴよりもドレイン電圧の悪影響を受けにくくなる。
【０１５７】
上述した図１に示す半導体装置１００の製造方法において、ｎ-半導体層２ｂ、ｎ型イオン注入層３ｂおよびｐ型イオン注入層４ｂの形成工程（図１３（ｄ）の工程）を繰り返し行うことで、並列ｐｎ層３１の厚さを厚くすることができる。
【０１５８】
また、上述した図１に示す半導体装置１００の製造方法において、ｎ拡散分離層１６を形成する箇所にトレンチ分離構造２７を形成することで、図１０に示す半導体装置１９０を作製することができる。この場合、トレンチ分離構造２７は、例えば、ｎ-半導体層２ａ〜２ｄからなるｎ-半導体層２の主面２ｆからｎ埋め込み分離層１５に達するトレンチ２７ａを形成した後、トレンチ２７ａの内部に絶縁膜を介してポリシリコンを埋め込むことで形成される。
【０１５９】
上述した図１に示す半導体装置１００の製造方法においては、４層のｎ-半導体層２ａ〜２ｄを積層した構成のｎ-半導体層２を例に説明したが、ｎ-半導体層２を構成する層の積層数はこれに限るものではない。
【０１６０】
以上、説明したように、実施の形態１３によれば、ｎ-半導体層２ｃへのイオン注入５３ｃによって、ｎ埋め込み分離層１５となるｎ型イオン注入層１５ａと、ｎ層３となるｎ型イオン注入層３ｃとが同時に形成される。このため、縦型超接合ＭＯＳＦＥＴ１０１と横型ＭＯＳＦＥＴ１０２とを電気的に分離する分離構造を構成するｎ埋め込み分離層１５を、縦型超接合ＭＯＳＦＥＴ１０１の並列ｐｎ層３１を形成するための工程で形成することができる。したがって、ｎ埋め込み分離層１５を形成するためだけの工程を行う必要がない。これにより、製造コストを低減することができる。
【０１６１】
（実施の形態１４）
図１６〜図１８は、この発明の実施の形態１４にかかる半導体装置の製造方法を工程順に示す断面図である。実施の形態１４においては、図２に示す実施の形態２にかかる半導体装置１１０の製造方法を説明する。まず、ｎ+半導体層１となる支持基板を用意する。ｎ+半導体層１は、縦型超接合ＭＯＳＦＥＴ１１１のｎドレイン層となる（図１６（ａ））。
【０１６２】
つぎに、ｎ+半導体層１上に、ｎ-半導体層２ａをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ａの、縦型超接合ＭＯＳＦＥＴ１１１を形成する第１領域Ｓ１にｎ型不純物（例えば、リンなど）のイオン注入５３ａを選択的に行い、ｎ-半導体層２ａの第１領域Ｓ１の表面層に複数のｎ型イオン注入層３ａを形成する（図１６（ｂ））。
【０１６３】
つぎに、ｎ-半導体層２ａの第１領域Ｓ１に形成されたｎ型イオン注入層３ａに隣接してｐ型不純物（例えば、ボロンなど）のイオン注入５４ａを選択的に行い、ｎ-半導体層２ａの第１領域Ｓ１の表面層に複数のｐ型イオン注入層４ａを形成する（図１６（ｃ））。すなわち、ｎ-半導体層２ａの第１領域Ｓ１に形成されたｎ型イオン注入層３ａの間に、ｎ型イオン注入層３ａに接するようにｐ型イオン注入層４ａを形成する。
【０１６４】
つぎに、ｎ-半導体層２ａ上に、ｎ-半導体層２ｂをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ｂの、ｎ型イオン注入層３ａの直上にあたる領域にｎ型不純物のイオン注入５３ｂを選択的に行い、ｎ-半導体層２ｂの表面層に複数のｎ型イオン注入層３ｂを形成する。
【０１６５】
そして、ｎ-半導体層２ｂの、ｐ型イオン注入層４ａの直上にあたる領域にｐ型不純物のイオン注入５４ｂを選択的に行い、ｎ-半導体層２ｂの表面層に複数のｐ型イオン注入層４ｂを形成する（図１６（ｄ））。図１６（ｄ）においては図示を省略するが、通常、ｎ-半導体層２ｂ、ｎ型イオン注入層３ｂおよびｐ型イオン注入層４ｂの形成工程（図１６（ｄ）の工程）を６，７回程度繰り返して行い、並列ｐｎ層３１の厚さを厚くする。
【０１６６】
つぎに、ｎ-半導体層２ｂ上に、ｎ-半導体層２ｃをノンドープでエピタキシャル成長させる。そして、ｎ-半導体層２ｃのｎ型イオン注入層３ｂの直上にあたる領域、およびｎ-半導体層２ｃの第２領域Ｓ２の全域にｎ型不純物のイオン注入５３ｃを選択的に行う。これにより、ｎ-半導体層２ｃの第１領域Ｓ１の表面層に複数のｎ型イオン注入層３ｃが形成されるとともに、ｎ-半導体層２ｃの第２領域Ｓ２の表面層にｎ型イオン注入層１５ａが形成される。
【０１６７】
つぎに、ｎ-半導体層２ｃの、ｐ型イオン注入層４ｂの直上にあたる領域にｐ型不純物のイオン注入５４ｃを選択的に行い、ｎ-半導体層２ｃの第１領域Ｓ１の表面層に複数のｐ型イオン注入層４ｃを形成する（図１７（ｅ））。ｎ型イオン注入層３ａ〜３ｃは、ｎ-半導体層２を構成するｎ-半導体層２ａ〜２ｃからなる半導体基板の主面に対して垂直方向に並ぶように形成される。ｐ型イオン注入層４ａ〜４ｃは、ｎ-半導体層２を構成するｎ-半導体層２ａ〜２ｃからなる半導体基板の主面に対して垂直方向に並ぶように形成される。
【０１６８】
つぎに、ｎ-半導体層２ｃ上に、ｎ-半導体層２ｄをノンドープでエピタキシャル成長させる（図１７（ｆ））。つぎに、熱処理によって、各ｎ-半導体層２ａ〜２ｃに形成されたｎ型イオン注入層３ａ〜３ｃ，１５ａおよびｐ型イオン注入層４ａ〜４ｃを活性化させ、各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物を拡散させる。
【０１６９】
これにより、各ｎ-半導体層２ａ〜２ｃの第１領域Ｓ１に形成されたｎ型イオン注入層３ａ〜３ｃ同士およびｐ型イオン注入層４ａ〜４ｃ同士が、それぞれｎ-半導体層２の主面に対して垂直方向につながりｎ層３およびｐ層４となる。したがって、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３とｐ層４とが交互に繰り返し配置してなる並列ｐｎ層３１が形成される。また、ｎ-半導体層２ｃの第２領域Ｓ２に形成されたｎ型イオン注入層１５ａがｎ-半導体層２ｃ，２ｄ内に拡散し、ｎ-半導体層２ｃ，２ｄにわたってｎ埋め込み分離層１５が形成される。
【０１７０】
ｎ-半導体層２の第１領域Ｓ１に形成された並列ｐｎ層３１は超接合構造である。並列ｐｎ層３１は、並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度がほぼ等しくなるように形成されるのが好ましい。その理由は、次のとおりである。並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度をほぼ等しくすることで、電圧印加時にｎ層３およびｐ層４の全域に空乏層が広がる。これにより、並列ｐｎ層３１の厚さをドリフト層がｎ層のみからなる場合より薄くし、ｎ層３の不純物濃度をドリフト層がｎ層のみからなる場合より高くすることで、耐圧とオン電圧（オン抵抗）とのトレードオフを改善することができる。
【０１７１】
また、ｎ-半導体層２ｃ，２ｄの第２領域Ｓ２にイオン注入されたｎ型不純物は、活性化されることでｎ埋め込み分離層１５となる。各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物は、ｎ-半導体層２の最下層であるｎ-半導体層２ａ内および、ｎ-半導体層２の最上層であるｎ-半導体層２ｄ内にも拡散する。すなわち、ｎ層３およびｐ層４は、ｎ-半導体層２ａ〜２ｄにわたって形成される（図１８（ｇ））。
【０１７２】
つぎに、最上層のｎ-半導体層２ｄの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１１１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１１１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｄの第２領域Ｓ２に、ｎ埋め込み分離層１５に達するｎ拡散分離層１６を形成する。
【０１７３】
そして、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６に囲まれた領域に、横型ＭＯＳＦＥＴ１１２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ１１２のプレーナゲート構造を形成する（図１８（ｈ））。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図２に示す半導体装置１１０が完成する。
【０１７４】
上述したように、ｎ埋め込み分離層１５とｎ層３とを同時に形成することで、製造コストを低減することができる。
【０１７５】
また、第１領域Ｓ１に形成されるｎ層３とｐ層４はそれぞれが選択的に形成されるため不純物濃度が任意に設定できて設計の自由度が向上する。
【０１７６】
ｎ埋め込み分離層１５を形成するためのｎ型不純物のイオン注入５３ｃと、ｎ層３を形成するためのイオン注入とを別々に行って、ｎ埋め込み分離層１５を形成するための不純物ドーズ量を、ｎ層３を形成するための不純物ドーズ量よりも大きくしてもよい。このようにｎ埋め込み分離層１５を形成するためのイオン注入５３ｃを行うことで、ｎ埋め込み分離層１５の不純物濃度をｎ層３の不純物濃度よりも高くすることができる。これにより、横型ＭＯＳＦＥＴ１１２は、図１に示す半導体装置１００の横型ＭＯＳＦＥＴよりもドレイン電圧の悪影響を受けにくくなる。
【０１７７】
また、上述した図２に示す半導体装置１１０の製造方法において、ｎ拡散分離層１６を形成する箇所にトレンチ分離構造２７を形成することで、図１０に示す半導体装置１９０を作製することができる。この場合、トレンチ分離構造２７は、例えば、ｎ-半導体層２ａ〜２ｄからなるｎ-半導体層２の主面２ｆからｎ埋め込み分離層１５に達するトレンチ２７ａを形成した後、トレンチ２７ａの内部に絶縁膜を介してポリシリコンを埋め込むことで形成される。
【０１７８】
上述した図２に示す半導体装置１１０の製造方法においては、４層のｎ-半導体層２ａ〜２ｄを積層した構成のｎ-半導体層２を例に説明したが、ｎ-半導体層２を構成する層の積層数はこれに限るものではない。
【０１７９】
以上、説明したように、実施の形態１４によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。すなわち、ｎ-半導体層２を構成する層の積層数は、４層よりも少なくてもよいし、多くてもよい。
【０１８０】
（実施の形態１５）
図１９〜図２１は、この発明の実施の形態１５にかかる半導体装置の製造方法を工程順に示す断面図である。実施の形態１５においては、図３に示す実施の形態３にかかる半導体装置１２０の製造方法を説明する。まず、ｎ+半導体層１となる支持基板を用意する。ｎ+半導体層１は、縦型超接合ＭＯＳＦＥＴ１２１のｎドレイン層となる（図１９（ａ））。
【０１８１】
つぎに、ｎ+半導体層１上に，ｎ-半導体層２ａをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ａの、縦型超接合ＭＯＳＦＥＴ１２１を形成する第１領域Ｓ１およびｎ埋め込み分離層１５を形成する第２領域Ｓ２を含む全域にｎ型不純物（例えば、リンなど）のイオン注入５３ａを行う。これにより、ｎ-半導体層２ａの全域にわたって、ｎ-半導体層２ａの表面層にｎ型イオン注入層３ａが形成される（図１９（ｂ））。
【０１８２】
つぎに、ｎ-半導体層２ａの第１領域Ｓ１側のｎ型イオン注入層３ａにｐ型不純物（例えば、ボロンなど）のイオン注入５４ａを選択的に行い、ｎ-半導体層２ａの第１領域Ｓ１側のｎ型イオン注入層３ａの表面層に複数のｐ型イオン注入層４ａを形成する（図１９（ｃ））。ｎ型イオン注入層３ａへのイオン注入５４ａのｐ型不純物のドーズ量は、ｎ-半導体層２ａにｎ型イオン注入層３ａを形成する際のイオン注入５３ａのｎ型不純物のドーズ量より大きいドーズ量とする。
【０１８３】
つぎに、ｎ-半導体層２ａ上に、ｎ-半導体層２ｂをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ｂの第１領域Ｓ１および第２領域Ｓ２を含む全域にｎ型不純物のイオン注入５３ｂを行う。これにより、ｎ-半導体層２ｂの全域にわたって、ｎ-半導体層２ｂの表面層にｎ型イオン注入層３ｂが形成される。そして、ｎ型イオン注入層３ｂのｐ型イオン注入層４ａの直上にあたる領域にｐ型不純物のイオン注入５４ｂを選択的に行い、ｎ型イオン注入層３ｂの表面層に複数のｐ型イオン注入層４ｂを形成する（図１９（ｄ））。
【０１８４】
ｎ型イオン注入層３ｂへのイオン注入５４ｂのｐ型不純物のドーズ量は、ｎ-半導体層２ｂにｎ型イオン注入層３ｂを形成する際のイオン注入５３ｂのｎ型不純物のドーズ量より大きいドーズ量とする。図１９（ｄ）においては図示を省略するが、通常、ｎ-半導体層２ｂ、ｎ型イオン注入層３ｂおよびｐ型イオン注入層４ｂの形成工程（図１９（ｄ）の工程）を６，７回程度繰り返し行い、完成後の並列ｐｎ層３１の厚さを厚くする。
【０１８５】
つぎに、ｎ-半導体層２ｂ上に、ｎ-半導体層２ｃをノンドープで例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ｃの第１領域Ｓ１および第２領域Ｓ２を含む全域にｎ型不純物のイオン注入５３ｃを行う。これにより、ｎ-半導体層２ｃの全域にわたって、ｎ-半導体層２ｃの表面層にｎ型イオン注入層３ｃが形成される。そして、ｎ型イオン注入層３ｃのｐ型イオン注入層４ｂの直上にあたる領域にｐ型不純物のイオン注入５４ｃを選択的に行い、ｎ型イオン注入層３ｃの表面層に複数のｐ型イオン注入層４ｃを形成する（図２０（ｅ））。
【０１８６】
上記ｐ型イオン注入層４ａ〜４ｃは、ｎ-半導体層２を構成するｎ-半導体層２ａ〜２ｃからなる半導体基板の主面に対して垂直方向に並ぶように形成される。ｎ型イオン注入層３ｃへのイオン注入５４ｃのｐ型不純物のドーズ量は、ｎ-半導体層２ｃにｎ型イオン注入層３ｃを形成する際のイオン注入５３ｃのｎ型不純物のドーズ量より大きいドーズ量とする。
【０１８７】
つぎに、ｎ-半導体層２ｃ上に、ｎ-半導体層２ｄをノンドープでエピタキシャル成長させる（図２０（ｆ））。つぎに、熱処理によって、各ｎ-半導体層２ａ〜２ｃに形成されたｎ型イオン注入層３ａ〜３ｃおよびｐ型イオン注入層４ａ〜４ｃを活性化させ、各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物とｐ型不純物を拡散させる。
【０１８８】
これにより、各ｎ-半導体層２ａ〜２ｃの第１領域Ｓ１に形成されるｎ型イオン注入層３ａ〜３ｃ同士およびｐ型イオン注入層４ａ〜４ｃ同士が、それぞれｎ-半導体層２の主面に対して垂直方向につながりｎ層３およびｐ層４となる。したがって、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３とｐ層４とが交互に繰り返し配置してなる並列ｐｎ層３１が形成される。また、ｎ-半導体層２の第２領域Ｓ２においても、ｎ型イオン注入層３ａ〜３ｃ同士がｎ-半導体層２の主面に対して垂直方向につながりｎ層３が形成される。
【０１８９】
ｎ-半導体層２の第１領域Ｓ１に形成された並列ｐｎ層３１は超接合構造である。並列ｐｎ層３１は、並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度がほぼ等しくなるように形成されるのが好ましい。その理由は、次のとおりである。並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度をほぼ等しくすることで、電圧印加時にｎ層３およびｐ層４の全域に空乏層が広がる。これにより、並列ｐｎ層３１の厚さをドリフト層がｎ層のみからなる場合より薄くし、ｎ層３の不純物濃度をドリフト層がｎ層のみからなる場合より高くすることで、耐圧とオン電圧（オン抵抗）とのトレードオフを改善することができる。
【０１９０】
一方、ｎ-半導体層２ａ〜２ｃの第２領域Ｓ２に形成されたｎ層３は、並列ｐｎ層３１と同じ厚さを有する厚いｎ埋め込み分離層となる。各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物は、ｎ-半導体層２の最下層であるｎ-半導体層２ａ内および、ｎ-半導体層２の最上層であるｎ-半導体層２ｄ内にも拡散する。すなわち、ｎ層３およびｐ層４は、ｎ-半導体層２ａ〜２ｄにわたって形成される（図２１（ｇ））。
【０１９１】
つぎに、最上層のｎ-半導体層２ｄの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１２１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１２１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｄの第２領域Ｓ２に、ｎ層３に達するｎ拡散分離層１６を形成する。
【０１９２】
そして、ｎ-半導体層２の、ｎ埋め込み分離層となるｎ層３とｎ拡散分離層１６とに囲まれた領域に、横型ＭＯＳＦＥＴ１２２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ１２２のプレーナゲート構造を形成する（図２１（ｈ））。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図３に示す半導体装置１２０が完成する。
【０１９３】
上述したように、ｎ層３によってｎ埋め込み分離層を形成し、ｎ埋め込み分離層と並列ｐｎ層３１を構成するｎ層３とを一体化して形成することで、並列ｐｎ層３１と同じ厚さを有する厚いｎ埋め込み分離層を形成することができる。これにより、寄生トランジスタの誤動作の抑制や、この寄生トランジスタのｐｎ接合部における漏れ電流の低減を図ることができる。
【０１９４】
また、ｐウェル領域やｎソース領域が形成されるｎ-半導体層２の最上層であるｎ-半導体層２ｄは、ｎ-半導体層２の最下層であるｎ-半導体層２ａよりも厚く形成されるのが好ましい。
【０１９５】
以上、説明したように、実施の形態１５によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。
【０１９６】
（実施の形態１６）
図２２〜図２４は、この発明の実施の形態１６にかかる半導体装置の製造方法を工程順に示す断面図である。実施の形態１６においては、図４に示す実施の形態４にかかる半導体装置１３０の製造方法を説明する。まず、ｎ+半導体層１を用意する。ｎ+半導体層１は、縦型超接合ＭＯＳＦＥＴ１３１のｎドレイン層となる（図２２（ａ））。
【０１９７】
つぎに、ｎ+半導体層１上に、ｎ-半導体層２ａをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ａの、縦型超接合ＭＯＳＦＥＴ１３１を形成する第１領域Ｓ１の全域にｎ型不純物（例えば、リンなど）のイオン注入５３ａを行い、ｎ-半導体層２ａの第１領域Ｓ１の表面層にｎ型イオン注入層３ａを形成する（図２２（ｂ））。
【０１９８】
つぎに、ｎ型イオン注入層３ａにｐ型不純物（例えば、ボロンなど）のイオン注入５４ａを選択的に行い、ｎ型イオン注入層３ａの表面層に複数のｐ型イオン注入層４ａを形成する（図２２（ｃ））。ｎ型イオン注入層３ａへのイオン注入５４ａのｐ型不純物のドーズ量は、ｎ-半導体層２ａにｎ型イオン注入層３ａを形成する際のイオン注入５３ａのｎ型不純物のドーズ量より大きいドーズ量とする。
【０１９９】
つぎに、ｎ-半導体層２ａ上に、ｎ-半導体層２ｂをノンドープで、例えば、７μｍ程度の厚さにエピタキシャル成長させる。つぎに、ｎ-半導体層２ｂの第１領域Ｓ１の全域にｎ型不純物のイオン注入５３ｂを行い、ｎ-半導体層２ｂの第１領域Ｓ１の表面層にｎ型イオン注入層３ｂを形成する。そして、ｎ型イオン注入層３ｂの、ｐ型イオン注入層４ａの直上にあたる領域にｐ型不純物のイオン注入５４ｂを選択的に行い、ｎ型イオン注入層３ｂの表面層に複数のｐ型イオン注入層４ｂを形成する（図２２（ｄ））。
【０２００】
ｎ型イオン注入層３ｂへのイオン注入５４ｂのｐ型不純物のドーズ量は、ｎ-半導体層２ｂにｎ型イオン注入層３ｂを形成する際のイオン注入５３ｂのｎ型不純物のドーズ量より大きいドーズ量とする。図２２（ｄ）においては図示を省略するが、通常、ｎ-半導体層２ｂ、ｎ型イオン注入層３ｂおよびｐ型イオン注入層４ｂの形成工程（図２２（ｄ）の工程）を６，７回程度繰り返し行い、完成後の並列ｐｎ層３１の厚さを厚くする。
【０２０１】
つぎに、ｎ-半導体層２ｂ上に、ｎ-半導体層２ｃをノンドープでエピタキシャル成長させる。つぎに、ｎ-半導体層２ｃの、第１領域Ｓ１の全域にｎ型不純物のイオン注入５３ｃを行う。これにより、ｎ-半導体層２ｃの第１領域Ｓ１の全域にわたって、ｎ-半導体層２ｃの表面層にｎ型イオン注入層３ｃが形成される。
【０２０２】
そして、ｎ型イオン注入層３ｃのｐ型イオン注入層４ｂの直上にあたる領域、およびｎ-半導体層２ｃの第２領域Ｓ２の全域にｐ型不純物のイオン注入５４ｃを行う。これにより、ｎ型イオン注入層３ｃの表面層に複数のｐ型イオン注入層４ｃが形成されるとともに、ｎ-半導体層２ｃの第２領域Ｓ２の表面層にｐ型イオン注入層２４ａが形成される（図２３（ｅ））。ｎ型イオン注入層３ｃおよびｎ-半導体層２ｃへのイオン注入５４ｃのｐ型不純物のドーズ量は、ｎ-半導体層２ｃにｎ型イオン注入層３ｃを形成する際のイオン注入５３ｃのｎ型不純物のドーズ量より大きいドーズ量とする。
【０２０３】
つぎに、ｎ-半導体層２ｃ上に、ｎ-半導体層２ｄをノンドープでエピタキシャル成長させる（図２３（ｆ））。つぎに、熱処理によって、各ｎ-半導体層２ａ〜２ｃに形成されたｎ型イオン注入層３ａ〜３ｃおよびｐ型イオン注入層４ａ〜４ｃ，２４ａを活性化させ、各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物を拡散させる。
【０２０４】
これにより、各ｎ-半導体層２ａ〜２ｃの第１領域Ｓ１に形成されたｎ型イオン注入層同士３ａ〜３ｃおよびｐ型イオン注入層４ａ〜４ｃ同士が、それぞれｎ-半導体層２の主面に対して垂直方向につながりｎ層３およびｐ層４となる。したがって、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３とｐ層４とが交互に繰り返し配置してなる並列ｐｎ層３１が形成される。また、ｎ-半導体層２ｃの第２領域Ｓ２に形成されたｐ型イオン注入層２４ａがｎ-半導体層２ｃ，２ｄ内に拡散し、ｎ-半導体層２ｃ，２ｄにわたってｐ埋め込み分離層２４が形成される。
【０２０５】
ｎ-半導体層２の第１領域Ｓ１に形成された並列ｐｎ層３１は超接合構造である。並列ｐｎ層３１は、並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度がほぼ等しくなるように形成されるのが好ましい。その理由は、次のとおりである。並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度をほぼ等しくすることで、電圧印加時にｎ層３およびｐ層４の全域に空乏層が広がる。これにより、並列ｐｎ層３１の厚さをドリフト層がｎ層のみからなる場合より薄くし、ｎ層３の不純物濃度をドリフト層がｎ層のみからなる場合より高くすることで、耐圧とオン電圧（オン抵抗）とのトレードオフを改善することができる。
【０２０６】
各ｎ-半導体層２ａ〜２ｃにイオン注入されたｎ型不純物およびｐ型不純物は、最下層であるｎ-半導体層２ａ内および、最上層であるｎ-半導体層２ｄ内にも拡散する。すなわち、ｎ層３およびｐ層４は、ｎ-半導体層２ａ〜２ｄにわたって形成される（図２４（ｇ））。
【０２０７】
つぎに、最上層のｎ-半導体層２ｄの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１３１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０、層間絶縁膜１１およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１３１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｄの第２領域Ｓ２に、ｐ埋め込み分離層２４に達するｐ拡散分離層２５を形成する。
【０２０８】
そして、ｎ-半導体層２の、ｐ埋め込み分離層２４とｎ拡散分離層１６に囲まれた領域に横型ＭＯＳＦＥＴ１３２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ１３２のプレーナゲート構造を形成する（図２４（ｈ））。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図４に示す半導体装置１３０が完成する。
【０２０９】
上述したように、ｐ層４となるｐ型イオン注入層４ｃを形成する際のイオン注入５４ｃによって、ｐ埋め込み分離層２４となるｐ型イオン注入層２４ａと、ｐ層４となるｐ型イオン注入層４ｃとが同時に形成される。これにより、ｐ埋め込み分離層２４とｐ層４とを同時に形成することができ、実施の形態１３にかかる半導体装置の製造方法と同様に製造コストを低減することができる。
【０２１０】
また、ｐ埋め込み分離層２４を形成するためのｐ型不純物のイオン注入５４ｃと、ｐ層４を形成するためのイオン注入５４ｃとを別々に行って、ｐ埋め込み分離層２４を形成するための不純物ドーズ量を、ｐ層４を形成するための不純物ドーズ量よりも大きくしてもよい。このようにｐ埋め込み分離層２４を形成するためのイオン注入５４ｃを行うことで、ｐ埋め込み分離層２４の不純物濃度をｐ層４の不純物濃度よりも高くすることができる。これにより、寄生トランジスタの誤動作の抑制や、この寄生トランジスタにおけるｐｎ接合部における漏れ電流の低減という効果を、より一層図ることができる。
【０２１１】
以上、説明したように、実施の形態１６によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。
【０２１２】
（実施の形態１７）
図２５は、この発明の実施の形態１７にかかる半導体装置の製造方法を示す断面図である。実施の形態１７においては、図５に示す実施の形態５にかかる半導体装置１４０の製造方法を説明する。
【０２１３】
まず、実施の形態１３にかかる半導体装置の製造方法の、熱処理によってｎ型不純物およびｐ型不純物を拡散させ、並列ｐｎ層３１およびｎ埋め込み分離層１５を形成する工程までを行う（図１３（ａ）〜図１５（ｇ）参照）。
【０２１４】
つぎに、並列ｐｎ層３１およびｎ埋め込み分離層１５の形成工程（図１５（ｇ）の工程）に続いて、ｎ-半導体層２の最上層であるｎ-半導体層２ｄの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１４１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０、層間絶縁膜１１およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１４１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｄの第２領域Ｓ２に、ｎ埋め込み分離層１５に達するｎ拡散分離層１６を形成する。
【０２１５】
そして、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６とに囲まれた領域をｎウェル領域として、横型ＭＯＳＦＥＴ１４２のｐソース領域１８ａ、ｐドレイン領域１９ａ、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極などを形成する。すなわち、横型ＭＯＳＦＥＴ１４２のプレーナゲート構造を形成する（図２５）。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図５に示す半導体装置１４０が完成する。
【０２１６】
以上、説明したように、実施の形態１７によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。
【０２１７】
（実施の形態１８）
図２６および図２７は、この発明の実施の形態１８にかかる半導体装置の製造方法を工程順に示す断面図である。実施の形態１８においては、図７に示す実施の形態７にかかる半導体装置の製造方法を説明する。
【０２１８】
まず、実施の形態１３にかかる半導体装置の製造方法の、ｎ-半導体層２ｄを形成する工程までを行う（図１３（ａ）〜図１４（ｆ）参照）。つぎに、ｎ-半導体層２ｄの形成工程（図１４（ｆ）の工程）に続いて、ｎ-半導体層２ｄの第１領域Ｓ１の全域および、ｎ-半導体層２ｄの第２領域Ｓ２のｎ層２６の形成領域にｎ型不純物のイオン注入５３ｄを行う。
【０２１９】
ｎ-半導体層２ｄの第２領域Ｓ２へのイオン注入５３ｄは、例えば、ｎ-半導体層２ｃの表面層に設けられたｎ型イオン注入層１５ａの外周部に対応する領域に行われる。これにより、ｎ-半導体層２ｄの第１領域Ｓ１の表面層にｎ型イオン注入層３ｄが形成されるとともに、ｎ-半導体層２ｄの第２領域Ｓ２に選択的にｎ型イオン注入層２６ａが形成される。
【０２２０】
そして、ｎ型イオン注入層３ｄの、ｐ型イオン注入層４ｃの直上にあたる領域にｐ型不純物のイオン注入５４ｄを選択的に行い、ｎ型イオン注入層３ｄの表面層に複数のｐ型イオン注入層４ｄを形成する（図２６（ａ））。ｎ型イオン注入層３ｄへのイオン注入５４ｄのｐ型不純物のドーズ量は、ｎ-半導体層２ｄにｎ型イオン注入層３ｄを形成する際のイオン注入５３ｄのｎ型不純物のドーズ量より大きいドーズ量とする。
【０２２１】
つぎに、ｎ-半導体層２ｄ上に、ｎ-半導体層２ｅをノンドープでエピタキシャル成長させる（図２６（ｂ））。つぎに、熱処理によって、各ｎ-半導体層２ａ〜２ｄに形成されたｎ型イオン注入層３ａ〜３ｄ，１５ａ，２６ａおよびｐ型イオン注入層４ａ〜４ｄを活性化させ、各ｎ-半導体層２ａ〜２ｄにイオン注入されたｎ型不純物およびｐ型不純物を拡散させる（図２７（ｃ））。
【０２２２】
これにより、各ｎ-半導体層２ａ〜２ｄの第１領域Ｓ１に形成されたｎ型イオン注入層３ａ〜３ｄ同士およびｐ型イオン注入層４ａ〜４ｄ同士が、それぞれｎ-半導体層２の主面に対して垂直方向につながりｎ層３およびｐ層４となる。したがって、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３とｐ層４とが交互に繰り返し配置してなる並列ｐｎ層３１が形成される。
【０２２３】
ｎ-半導体層２の第１領域Ｓ１に形成された並列ｐｎ層３１は超接合構造である。並列ｐｎ層３１は、並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度がほぼ等しくなるように形成されるのが好ましい。その理由は、次のとおりである。並列ｐｎ層３１を構成するｎ層３とｐ層４との不純物濃度をほぼ等しくすることで、電圧印加時にｎ層３およびｐ層４の全域に空乏層が広がる。これにより、並列ｐｎ層３１の厚さをドリフト層がｎ層のみからなる場合より薄くし、ｎ層３の不純物濃度をドリフト層がｎ層のみからなる場合より高くすることで、耐圧とオン電圧（オン抵抗）とのトレードオフを改善することができる。
【０２２４】
また、並列ｐｎ層３１が形成される上記熱処理によって、ｎ-半導体層２ｃの第２領域Ｓ２に形成されたｎ型イオン注入層１５ａがｎ-半導体層２ｃ，２ｄ内に拡散し、ｎ-半導体層２ｃ，２ｄにわたってｎ埋め込み分離層１５が形成される。さらに、ｎ-半導体層２ｄの第２領域Ｓ２に形成されたｎ型イオン注入層２６ａが活性化されて，ｎ埋め込み分離層１５およびこのｎ埋め込み層１５の外周部と接するｎ層２６が形成される。
【０２２５】
各ｎ-半導体層２ａ〜２ｄにイオン注入されたｎ型不純物およびｐ型不純物は、ｎ-半導体層２の最下層であるｎ-半導体層２ａおよび、ｎ-半導体層２の最上層であるｎ-半導体層２ｅにも拡散する。すなわち、ｎ層３およびｐ層４は、ｎ-半導体層２ａ〜２ｅにわたって形成される。
【０２２６】
つぎに、ｎ-半導体層２の最上層であるｎ-半導体層２ｅの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１６１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０、層間絶縁膜１１およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１６１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｅの第２領域Ｓ２に、ｎ層２６に接するｎ拡散分離層１６を形成する。
【０２２７】
そして、ｎ-半導体層２の、ｎ層２６、ｎ埋め込み分離層１５およびｎ拡散分離層１６に囲まれた領域に、横型ＭＯＳＦＥＴ１６２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ１６２のプレーナゲート構造を形成する（図２７（ｄ））。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図７に示す半導体装置１６０が完成する。
【０２２８】
以上、説明したように、実施の形態１８によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。
【０２２９】
（実施の形態１９）
図２８および図２９は、この発明の実施の形態１９にかかる半導体装置の製造方法を工程順に示す断面図である。実施の形態１９においては、図８に示す実施の形態８にかかる半導体装置１７０の製造方法を説明する。
【０２３０】
まず、実施の形態１３にかかる半導体装置の製造方法の、ｎ-半導体層２ｄを形成する工程までを行う（図１３（ａ）〜図１４（ｆ）参照）。つぎに、ｎ-半導体層２ｄの形成工程（図１４（ｆ）の工程）に続いて、ｎ-半導体層２ｄの、第１領域Ｓ１の全域におよびｎ埋め込み分離層１５を形成する第２領域Ｓ２の全域にｎ型不純物のイオン注入５３ｄを行う。これにより、ｎ-半導体層２ｄの第１領域Ｓ１の表面層にｎ型イオン注入層３ｄが形成されるとともに、ｎ-半導体層２ｄの第２領域Ｓ２の表面層にｎ型イオン注入層１５ｂが形成される。
【０２３１】
つぎに、ｎ型イオン注入層３ｄのｐ型イオン注入層４ｃの直上にあたる領域にｐ型不純物のイオン注入５４ｄを選択的に行い，ｎ型イオン注入層３ｄの表面層に複数のｐ型イオン注入層４ｄを形成する（図２８（ａ））。ｐ型イオン注入層４ａ〜４ｄは、ｎ-半導体層２を構成するｎ-半導体層２ａ〜２ｃからなる半導体基板の主面に対して垂直方向に並ぶように形成される。ｎ型イオン注入層３ｄへのイオン注入５４ｄのｐ型不純物のドーズ量は、ｎ-半導体層２ｄにｎ型イオン注入層３ｄを形成する際のイオン注入５３ｄのｎ型不純物のドーズ量より大きいドーズ量とする。
【０２３２】
つぎに、ｎ-半導体層２ｄ上に、ｎ-半導体層２ｅをノンドープでエピタキシャル成長させる（図２８（ｂ））。つぎに、熱処理によって、各ｎ-半導体層２ａ〜２ｄに形成されたｎ型イオン注入層３ａ〜３ｄ，１５ａ，１５ｂおよびｐ型イオン注入層４ａ〜４ｄを活性化させ、各ｎ-半導体層２ａ〜２ｄにイオン注入されたｎ型不純物とｐ型不純物を拡散させる。
【０２３３】
これにより、各ｎ-半導体層２ａ〜２ｄの第１領域Ｓ１に形成されたｎ型イオン注入層３ａ〜３ｄ同士およびｐ型イオン注入層４ａ〜４ｄ同士が、それぞれｎ-半導体層２の主面に対して垂直方向につながりｎ層３およびｐ層４となる。したがって、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３とｐ層４とが交互に繰り返し配置してなる並列ｐｎ層３１が形成される。
【０２３４】
また、ｎ-半導体層２ｃ，２ｄの第２領域Ｓ２に形成されたｎ型イオン注入層１５ａ，１５ｂがｎ-半導体層２ｃ〜２ｅ内に拡散してつながり、ｎ-半導体層２ｃ〜２ｅにわたってｎ埋め込み分離層１５が形成される（図２９（ｃ））。各ｎ-半導体層２ａ〜２ｄにイオン注入されたｎ型不純物およびｐ型不純物は、ｎ-半導体層２の最下層であるｎ-半導体層２ａおよび、ｎ-半導体層２の最上層であるｎ-半導体層２ｅにも拡散する。すなわち、ｎ層３およびｐ層４は、ｎ-半導体層２ａ〜２ｅにわたって形成される。
【０２３５】
つぎに、ｎ-半導体層２の最上層であるｎ-半導体層２ｅの第１領域Ｓ１に、縦型超接合ＭＯＳＦＥＴ１７１のｐウェル領域５、ｎドリフト領域６、ｎソース領域７、ｐコンタクト領域８、ゲート酸化膜９、ゲート電極１０、層間絶縁膜１１およびソース電極（不図示）などを形成する。すなわち、縦型超接合ＭＯＳＦＥＴ１７１のプレーナゲート構造を形成する。また、ｎ-半導体層２ｅの第２領域Ｓ２に、ｎ埋め込み分離層１５に達するｎ拡散分離層１６を形成する。
【０２３６】
そして、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６とに囲まれた領域に、横型ＭＯＳＦＥＴ１７２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ１７２のプレーナゲート構造を形成する（図２９（ｄ））。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図８に示す半導体装置１７０が完成する。
【０２３７】
以上、説明したように、実施の形態１９によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。
【０２３８】
（実施の形態２０）
図３０は、この発明の実施の形態２０にかかる半導体装置の製造方法を示す断面図である。実施の形態２０においては、図１２に示す実施の形態１２にかかる半導体装置２１０の製造方法を説明する。
【０２３９】
まず、実施の形態１３にかかる半導体装置の製造方法の、熱処理によってｎ型不純物およびｐ型不純物を拡散させ、並列ｐｎ層３１およびｎ埋め込み分離層１５を形成する工程までを行う（図１３（ａ）〜図１５（ｇ）参照）。
【０２４０】
つぎに、並列ｐｎ層３１およびｎ埋め込み分離層１５の形成工程（図１５（ｇ）の工程）に続いて、ｎ-半導体層２の最上層のｎ-半導体層２ｄの第１領域Ｓ１の表面層に、縦型超接合ＭＯＳＦＥＴ２１１のｐウェル領域５ａを形成する。ｐウェル領域５ａは、ｐ層４の直上に、ｐ層４に接するように形成される。つぎに、ｐウェル領域５ａの表面層に選択的に、ｎソース領域７ａを形成する。
【０２４１】
つぎに、ｎ-半導体層２の第１領域Ｓ１に、ｎ層３に達するトレンチ１０ａを形成する。つぎに、このトレンチ１０ａにゲート酸化膜９を介してゲート電極１０を埋め込みトレンチゲート構造を形成する。すなわち、縦型超接合ＭＯＳＦＥＴ２１１のトレンチゲート構造を形成する。つぎに、ｎ-半導体層２の第２領域Ｓ２に、ｎ埋め込み分離層１５に接するｎ拡散分離層１６を形成する。
【０２４２】
そして、ｎ-半導体層２の、ｎ埋め込み分離層１５とｎ拡散分離層１６に囲まれた領域に、横型ＭＯＳＦＥＴ２１２のｐウェル領域１７、ｎソース領域１８、ｎドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、ソース電極（不図示）およびドレイン電極（不図示）などを形成する。すなわち、横型ＭＯＳＦＥＴ２１２のプレーナゲート構造を形成する（図３０）。つぎに、ｎ+半導体層１の裏面にドレイン電極１３を形成することで、図１２に示す半導体装置２１０が完成する。
【０２４３】
以上、説明したように、実施の形態２０によれば、実施の形態１３にかかる半導体装置の製造方法と同様の効果を得ることができる。
【０２４４】
以上の各実施の形態では、ｎ-半導体層２の第１領域Ｓ１の外側に第１領域Ｓ１を囲むように縦型超接合ＭＯＳＦＥＴの耐圧構造が形成されている。耐圧構造の構成や耐圧構造の製造方法は、公知の技術を適宜用いることができる。
【０２４５】
尚、上述した実施の形態１〜実施の形態１２にかかる半導体装置１００〜２１０によって、縦型超接合素子と制御用集積回路が同一の半導体基板に集積されたインテリジェント超接合半導体素子を実現することができる。
【０２４６】
以上において本発明では、縦型超接合ＭＯＳＦＥＴが形成された半導体基板に、１つの横型ＭＯＳＦＥＴを形成した半導体装置を例に説明しているが、上述した実施の形態に限らず、同一の半導体基板に縦型超接合ＭＯＳＦＥＴおよび複数の横型ＭＯＳＦＥＴが形成された半導体装置に適用することが可能である。
【産業上の利用可能性】
【０２４７】
以上のように、本発明にかかる半導体装置およびその製造方法は、横型半導体素子と超接合縦型半導体素子とを同一基板に形成した半導体装置に有用である。
【符号の説明】
【０２４８】
１  ｎ+半導体層
２，２ａ，２ｂ，２ｃ，２ｄ，２ｅ  ｎ-半導体層
２ｆ，２ｇ  主面
３，２６  ｎ層
３ａ，３ｂ，３ｃ，３ｄ，１５ａ，１５ｂ，２６ａ  ｎ型イオン注入層
４  ｐ層
４ａ，４ｂ，４ｃ，４ｄ  ｐ型イオン注入層
５，５ａ，１７  ｐウェル領域
６  ｎドリフト領域
７，７ａ，１８  ｎソース領域
８  ｐコンタクト領域
９，１０ｂ，２０  ゲート酸化膜
１０，２１  ゲート電極
１０ａ，２７ａ  トレンチ
１１    層間絶縁膜
１２，２２  ソース電極
１３，２３  ドレイン電極
１５，２８  ｎ埋め込み分離層
１６，１６ａ  ｎ拡散分離層
１８ａ  ｐソース領域
１９ａ  ｐドレイン領域
１９  ｎドレイン領域
２４  ｐ埋め込み分離層
２５  ｐ拡散分離層
２７  トレンチ分離構造
２７ａ  トレンチ
３１  並列ｐｎ層
４０  主面に対して垂直方向
４１  主面に対して水平方向
５３ａ，５３ｂ，５３ｃ，５３ｄ  ｎ型不純物のイオン注入
５４ａ，５４ｂ，５４ｃ，５４ｄ  ｐ型不純物のイオン注入
１００，１１０，１２０，１３０，１４０，１５０，１６０，１７０，１８０，１９０，２００，２１０  半導体装置
１０１，１１１，１２１，１３１，１４１，１５１，１６１，１７１，１８１，１９１，２０１，２１１  縦型超接合ＭＯＳＦＥＴ
１０２，１１２，１２２，１３２，１４２，１５２，１６２，１７２，１８２，１９２，２０２，２１２  横型ＭＯＳＦＥＴ
Ｓ１  第１領域
Ｓ２  第２領域
【国際調査報告】
2011158647.tif 000036
2011158647.tif 000037
2011158647.tif 000038
2011158647.tif 000039