(57)【要約】  実質的に正弦波の出力電流（Ｉ）でＲＦＩＤアンテナ（１０）を駆動するためのデジタル電力増幅器（１３）であって、デジタル電力増幅器（１３）は、出力信号（１７）を供給するために第１の送信出力ピン（１５）及び第２の送信出力ピン（１６）を有する集積回路（ＩＣ２）と、出力信号（１７）を適合させて送信共振周波数で実質的に正弦波の出力電流（Ｉ）をＲＦＩＤアンテナ（１０）に供給するために第１及び第２の送信出力ピン（１５，１６）に接続された個別部品（Ｃ２ａ、Ｃ２ｂ）の適合回路（１４）とを備え、集積回路（ＩＣ２）は、送信共振周波数のＭ倍のクロック周波数でＮビットのデジタル波形成ビット組み合わせを出力するためにＮ個の数の波形成接点（２０）を有するデジタル制御部（１９）と、Ｎ個の数のドライバブロック（２１）であって、ドライバブロック（２１）それぞれは、第１の接点（２２）により波形成接点（２０）のうちの１つに接続され、Ｎ／２個の数のドライバブロックが第２の接点により第１の送信出力ピン（１５）に接続され、他のＮ／２個の数のドライバブロックがそれらの第２の接点により第２の送信出力ピン（１６）に接続され、ドライバブロック（２１）は、実質的に正弦波の出力電流（Ｉ）の増分を第１及び第２の送信出力ピン（１５，１６）に供給するように形成される。
2019504583.tif 000002
【特許請求の範囲】
【請求項１】
実質的に正弦波の出力電流（Ｉ）でＲＦＩＤアンテナ（１０）を駆動するためのデジタル電力増幅器（１３）であって、
出力信号（１７）を供給するために第１の送信出力ピン（１５）及び第２の送信出力ピン（１６）を有する集積回路（ＩＣ２）と、
前記出力信号（１７）を適合させて送信共振周波数で実質的に正弦波の出力電流（Ｉ）を前記ＲＦＩＤアンテナ（１０）に供給するために前記第１及び第２の送信出力ピン（１５，１６）に接続された個別部品（Ｃ２ａ、Ｃ２ｂ）の適合回路（１４）と、
を備え、
前記集積回路（ＩＣ２）は、
前記送信共振周波数のＭ倍のクロック周波数でＮビットのデジタル波形成ビット組み合わせを出力するためにＮ個の数の波形成接点（２０）を有するデジタル制御部（１９）と、
Ｎ個の数のドライバブロック（２１）であって、前記ドライバブロック（２１）それぞれが第１の接点（２２）により前記波形成接点（２０）のうちの１つのみに接続され、Ｎ／２個の数の前記ドライバブロックが第２の接点により前記第１の送信出力ピン（１５）のみに接続され、他のＮ／２個の数の前記ドライバブロックがそれらの第２の接点により前記第２の送信出力ピン（１６）のみに接続され、前記ドライバブロック（２１）が、実質的に正弦波の出力電流（Ｉ）の増分を前記第１及び第２の送信出力ピン（１５，１６）に供給するように形成され、前記第１の送信出力ピン（１５）に接続されたＮ／２個の前記ドライバブロック（２１）のそれぞれが同一に形成され、前記第２の送信出力ピン（１６）に接続された他のＮ／２個の前記ドライバブロック（２１）のそれぞれが同一に形成される、Ｎ個の数のドライバブロック（２１）と、
を備えることを特徴とするデジタル電力増幅器（１３）。
【請求項２】
前記ドライバブロック（２１）のそれぞれは、前記波形成接点（２０）に供給される電圧をより高い電圧へとシフトするために前記ドライバブロック（２１）の前記第１の接点（２２）に接続されたレベルシフタ（ＬＳ）を備える請求項１に記載のデジタル電力増幅器（１３）。
【請求項３】
前記第１の送信出力ピン（１５）に接続された前記ドライバブロック（２１）のそれぞれ又は前記第２の送信出力ピン（１６）に接続された前記ドライバブロック（２１）のそれぞれは、前記レベルシフタ（ＬＳ）により供給される電圧の電位を反転するためのインバータ（２７）を備える請求項２に記載のデジタル電力増幅器（１３）。
【請求項４】
前記各ドライバブロック（２１）は、前記ドライバブロック（２１）の前記インバータ（２７，２８）と前記第２の接点（２３，２４）との間に配置されて前記レベルシフタ（ＬＳ）の電圧／反転電圧が供給される直列コンデンサ（Ｃ）を備える請求項３に記載のデジタル電力増幅器（１３）。
【請求項５】
前記集積回路（ＩＣ２）がＣＭＯＳ技術で実現され、前記直列コンデンサ（Ｃ）は、前記集積回路（ＩＣ２）内の接続ラインの容量効果を使用する金属酸化物金属コンデンサによって実現される請求項４に記載のデジタル電力増幅器（１３）。
【請求項６】
前記適合回路（１４）が２つの共振コンデンサ（Ｃ２ａ、Ｃ２ｂ）を備え、前記共振コンデンサそれぞれは、それらの第１の接点により前記第１の送信出力ピン（１５）／前記第２の送信出力ピン（１６）に接続され、両方の前記共振コンデンサは、それらの第２の接点により前記集積回路（ＩＣ２）の接地ピン（１８）に接続された請求項１から５のいずれか一項に記載のデジタル電力増幅器（１３）。
【請求項７】
前記ＲＦＩＤアンテナ（１０）の前記送信共振周波数が１３．５６ＭＨｚであり、前記クロック周波数は、前記送信共振周波数の倍数であり、特に前記送信共振周波数の８倍、１６倍、３２倍、又は、６４倍である請求項１から６のいずれか一項に記載のデジタル電力増幅器（１３）。
【請求項８】
前記デジタル制御部（１９）は、データビット「０」及び「１」それぞれに対してＭ個の数のデジタル波形成ビット組み合わせを持つテーブルを記憶し、前記デジタル制御部（１９）は、データビット「０」又は「１」を実質的に正弦波の出力電流（Ｉ）に変換するためにＮ個の波形成接点（２０）でいずれかのデータビット「０」又は「１」のＭ個のデジタル波形成ビット組み合わせを出力するように形成される請求項１から７のいずれか一項に記載のデジタル電力増幅器（１３）。
【請求項９】
デジタル電力増幅器（１３）のための集積回路（ＩＣ２）であって、請求項１から８に記載の要素を備えることを特徴とする集積回路（ＩＣ２）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実質的に正弦波の出力電流でＲＦＩＤアンテナを駆動するデジタル電力増幅器に関し、このデジタル電力増幅器は、出力信号を供給するための第１の送信出力ピン及び第２の送信出力ピンを有する集積回路と、出力信号を適合させて送信共振周波数を伴う実質的に正弦波の出力電流をＲＦＩＤアンテナに供給するために第１及び第２の送信出力ピンに接続された個別部品の適合回路と、を備える。
【背景技術】
【０００２】
ＡＭＳ  ＡＳ３９１１のような高電圧デジタル電力増幅器又はＤ級増幅器が、知られており、能動トランスポンダ又は受動トランスポンダと通信するためのＲＦＩＤリーダーのような無線周波数識別（ＲＦＩＤ）装置で使用される。典型的な用途において、受動トランスポンダ又はタグは、それが取り付けられる製品の製品識別表示を記憶し、また、リーダーは、この製品情報を得るために使用される。リーダーは、給電されて、そのＲＦＩＤアンテナによって放射される磁場を生成する。リーダーとタグとが互いに近接している場合、磁場を生成したリーダーは、タグのＲＦＩＤアンテナへと誘導されて、受動タグに給電するために使用される。また、タグは、リーダーから信号を受信するとともに応答をリーダーへ送信して戻すためにトランシーバを有する。
【０００３】
ＩＳＯ／ＩＥＣ  １８０００−３又はＩＳＯ／ＩＥＣ  １４．４４３タイプＡ及びＢ、又はＩＳ０１５．６９３又はＥＣＭＡ−３４０  １３，５６ＭＨｚ近距離通信（ＮＦＣ）のような標準規格、又は、タグとリーダーとの間で情報を送信するために使用されるプロトコル及び変調タイプを規定する会社ソニーのＦｅｌｉｃａのような社内規格が存在する。これらの標準規格の一部又は全部は、リーダーがその送信電力の大きさを変えることによってデジタルデータをアナログ信号としてタグに送信することを規定する。高電圧電力増幅器は、低電圧（ｔｙｐ．３．６Ｖ又は５Ｖ）領域のデジタルデータを送信共振周波数を伴う増幅されたアナログ信号へと処理して、ＲＦＩＤアンテナを共振駆動させ、実質的に正弦波の出力電流の最大電力を出力するために使用される。出力信号の実質的に正弦波の出力電流は、規制により求められるスプリアス放射レベルを満たして他の周波数レンジのノイズを避けるために必要とされる。
【０００４】
図１は、タグに送信されるべきデジタルデータを処理する集積回路ＩＣ１を備えるリーダー内の最新技術の高電圧デジタル電力増幅器１の送信部分を示す。第１の送信出力ピン３と第２の送信出力ピン４とに接続された個別部品の適合回路２は、集積回路ＩＣ１の出力信号を適合させて、送信共振周波数を伴う実質的に正弦波の出力電流ＩをＲＦＩＤアンテナ１０に供給する。集積回路ＩＣ１の出力信号としてのデジタルデータは、集積回路ＩＣ１の第１の送信出力ピン３と第２の送信出力ピン４との間で、ビット「０」又は「ロー」に関しては０ボルトとして、ビット「１」又は「ハイ」に関しては３．６ボルト〜５ボルトとして供給される。フィルタ手段５が送信出力ピン３，４に接続され、それにより、矩形デジタル出力信号をフィルタ手段５の出力接続部６，７に供給される実質的に正弦波の信号へとフィルタリングする。共振手段８がフィルタ手段５の出力接続部６，７に接続され、また、オーム抵抗９がＲＦＩＤアンテナ１０と並列に配置されて共振手段８の出力接続部１１，１２に接続される。共振手段８は、ＲＦＩＤアンテナ１０の送信共振周波数を伴う実質的に正弦波の出力電流Ｉへと信号を変換して、タグによって受信されるべき磁場ＨＦへと最大電力を出力する。オーム抵抗９は、負荷抵抗器を形成して、ＲＦＩＤアンテナ１０のための実質的に正弦波の出力電圧Ｕを生成する。
【０００５】
この既知の高電圧デジタル電力増幅器の欠点は、集積回路ＩＣ１に接続された適合回路２の個別部品が多数であり、それにより、デジタル電力増幅器のサイズ及び製造コストが増大するという点である。フィルタ手段５におけるインダクタＬ０ａ，Ｌ０ｂに必要とされる高い誘導リアクタンスと、フィルタ手段５におけるコンデンサＣ０ａ，Ｃ０ｂ及び共振手段８におけるコンデンサＣ１ａ，Ｃ１ｂに必要とされる高い容量とに起因して、これらの部品をデジタル電力増幅器１の集積回路ＩＣ１に組み込むことは実質的に不可能である。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、限られた数の個別部品のみを適合回路内に伴って実質的に正弦波の出力電流でＲＦＩＤアンテナを駆動するための高電圧デジタル電力増幅器を提供することである。
【課題を解決するための手段】
【０００７】
この目的は、送信共振周波数のＭ倍のクロック周波数でＮビットのデジタル波形成ビット組み合わせを出力するためにＮ個の数の波形成接点を有するデジタル制御部と、Ｎ個の数のドライバブロックであって、ドライバブロックそれぞれが第１の接点により波形成接点のうちの１つに接続され、Ｎ／２個の数のドライバブロックが第２の接点により第１の送信出力ピンに接続され、他のＮ／２個の数のドライバブロックがそれらの第２の接点により第２の送信出力ピンに接続され、ドライバブロックが、実質的に正弦波の出力電流の増分を第１及び第２の送信出力ピンに供給するように形成される、Ｎ個の数のドライバブロックと、を備える集積回路を有するデジタル電力増幅器によって達成される。
【０００８】
デジタル電力増幅器のこの形態は、電力増幅器の集積回路がその第１及び第２の出力ピンでアナログ正弦波出力電流を既に供給し、外部フィルタ手段を必要としないという利点を与える。それぞれのビット「０」及び「１」ごとに、ＮビットのＭ個の数のデジタル波形成ビット組み合わせが、実質的に正弦波の出力電流の増分を生成するドライバ手段を駆動する。Ｎ及びＭの数が高ければ高いほど、増分がより良く加算されて、滑らかな正弦波出力電流が形成される。Ｍ個の連続するデジタル波形成ビット組み合わせの内容は、正弦波出力信号の１つの振動の持続時間にわたるデジタル電力増幅器の出力信号の振幅を規定する。
【０００９】
本発明のこれらの態様及び他の態様は、以下に記載される実施形態から明らかであり、以下に記載される実施形態を参照すると解明される。当業者であれば分かるように、様々な実施形態が組み合わされてもよい。
【図面の簡単な説明】
【００１０】
【図１】最新技術に係るリーダーの高電圧デジタル電力増幅器を示す。
【図２】本発明に係るリーダー又はタグの高電圧デジタル電力増幅器を示す。
【図３】図２に係るデジタル電力増幅器の集積回路の一部を示す。
【図４】図２に係るＲＦＩＤアンテナにおける送信共振周波数の半周期にわたる実質的に正弦波の出力電圧Ｕの一例を示す。
【図５】図２に係るデジタル電力増幅器において異なる波形成ビット組み合わせで生成されるＲＦＩＤアンテナでの送信共振周波数の半周期にわたる実質的に正弦波の出力電圧Ｕの異なる振幅の一例を示す。
【発明を実施するための形態】
【００１１】
図２は、リーダー又はタグに送信されるべきデジタルデータを処理する集積回路ＩＣ２を備えるリーダー内又はタグ内の高電圧デジタル電力増幅器１３の送信部分を示す。第１の送信出力ピン１５と第２の送信出力ピン１６とに接続された個別部品の適合回路１４は、集積回路ＩＣ２の出力信号１７を適合させて、送信共振周波数で実質的に正弦波の出力電流ＩをＲＦＩＤアンテナ１０に供給する。適合回路１４は、その第１の接点により第１の送信出力ピン１５に接続された第１の共振コンデンサＣ２ａと、その第１の接点により第２の送信出力ピン１６に接続された第２の共振コンデンサＣ２ｂとを備え、両方の共振コンデンサＣ２ａ，Ｃ２ｂは、それらの第２の接点により集積回路ＩＣ２の接地ピン１８に接続される。共振コンデンサＣ２ａ，Ｃ２ｂは、１３．５６ＭＨｚの送信共振周波数で共振するように第１及び第２の送信出力ピン１５，１６における集積回路ＩＣ２の出力インピーダンス及び並列接続されたオーム抵抗９及びＲＦＩＤアンテナ１０のインピーダンスと共に共振システムを構築するべく調整される。１３．５６ＭＨｚのこの送信共振周波数は、磁場ＨＦにわたってデータを送受信するための標準規格ＩＳＯ／ＩＥＣ１４．４４３で定められる。
【００１２】
図３は、図２に係るデジタル電力増幅器１３の集積回路ＩＣ２の一部を示す。集積回路ＩＣ２は、送信共振周波数のＭ倍であるクロック周波数に伴って変化するＮ個のビットのデジタル波形成ビット組み合わせを出力するために数がＮ個の波形成接点２０を有するデジタル制御部１９を備える。Ｍ＝６４であるこの実施形態のクロック周波数は、６４×１３，５６ＭＨｚ＝８６７，８４ＭＨｚである。数Ｎは、分解能又は異なる振幅の数を規定し、また、数Ｍは、デジタル電力増幅器１３がＲＦＩＤアンテナ１０を駆動する１３，５６ＭＨｚの送信共振周波数を有する実質的に正弦波の出力電流の１周期の分解能又は分割を規定する。原理的には、Ｎ及びＭの数が大きければ大きいほど、実質的に正弦波の出力電流Ｉ及び実質的に正弦波の出力電圧Ｕの正弦波ＳＩＮの形状が良好になるとともに滑らかになる。開示される実施形態では、Ｎ＝６４及びＭ＝６４であるが、任意の他の数が同様に使用されてもよい。Ｍ＝６４は、３６０／６４度、すなわち、約６度の位相分解能を与える。
【００１３】
図４は、完全な正弦波ＳＩＮと比較した、図２に係る電力増幅器１３により生成されるＲＦＩＤアンテナ１０における送信共振周波数の半周期にわたる想定し得る最大振幅を伴う実質的に正弦波の出力電圧Ｕの一例を示す。そのような共振出力電圧Ｕは、１００Ｖピーク間範囲又はそれ以上であってもよい。図５は、Ｎ個の波形成接点２０で集積回路ＩＣ２のクロック周波数が与えられるＮ個のビットのＭ／２デジタル波形成ビット組み合わせの内容に応じて図２に係る電力増幅器１３によって生成され得るＲＦＩＤアンテナ１０における送信共振周波数の半周期にわたる実質的に正弦波の出力電圧Ｕの異なる振幅を示す。
【００１４】
デジタル制御部１９は、データビット「０」及び「１」それぞれに対してＭ個の数のデジタル波形成ビット組み合わせを持つテーブルを記憶し、また、デジタル制御部１９は、データビット「０」又は「１」を実質的に正弦波の出力電流Ｉに変換するためにＮ個の波形成接点２０でいずれかのデータビット「０」又は「１」のＭ個のデジタル波形成ビット組み合わせを出力するように形成される。
【００１５】
Ｎ個のドライバブロック２１のそれぞれは、第１の接点２２により波形成接点２０のうちの１つに接続される。ドライバブロック２１のＮ／２が第２の接点２３により第１の送信出力ピン１５に接続され、ドライバブロック２１の他のＮ／２がそれらの第２の接点２４により第２の送信出力ピン１６に接続され、ドライバブロック２１は、実質的に正弦波の出力電流Ｉの増分を第１及び第２の送信出力ピン１５，１６にもたらすように形成される。このことは、ドライバブロック２１のそれぞれが、デジタル波形成ビット組み合わせにおいてビット「１」で駆動される場合に、１クロック周期にわたって例えば５ｍＡの増分を送信出力ピン１５，１６に加えることを意味する。これらの増分の全ては、例えば最大Ｎ×５ｍＡ＝３２０ｍＡを伴う実質的に正弦波の出力電流Ｉを形成するように加算する。より高い又はより低い増分も同様に想定し得る。
【００１６】
集積回路ＩＣ２のこの形態は、第１及び第２の送信出力ピン１５，１６における出力信号１７が規制により求められるスプリアス放射レベルを満たして他の周波数レンジのノイズを避けるべく既に完全な正弦波ＳＩＮに近い信号形態を有するアナログ信号であるという利点を備える。したがって、最新技術の集積回路ＩＣ１と比べて、適合手段１４に外部フィルタ手段が必要とされない。集積回路ＩＣ１のブロック２５内の全ての個別部品は、集積回路ＩＣ２の適合手段１４に必要とされない。これにより、プリント回路基板スペースが節約される。更に、ＲＦＩＤアンテナ１０は、第１及び第２の送信出力ピン１５，１６に対して直接に接続されてもよい。加えて、正確な出力電力変調を達成するために実質的に正弦波の出力電流Ｉ及び電圧Ｕの波形がデジタルでプログラミングされ得ることが有利である。
【００１７】
各ドライバブロック２１は、波形成接点２０に供給される電圧をより高い電圧へと、特に少なくとも２倍高い電圧へとシフトするためにドライバブロック２１の第１の接点２２に接続されたレベルシフタＬＳを備える。開示された実施形態において、レベルシフタＬＳは、それらの第１の接点２２で０ボルト〜１．８ボルトの範囲の入力信号を受けるとともに、その入力信号をそれらの第２の接点２６で０ボルト〜５ボルトの範囲の出力信号へとシフトする。したがって、レベルシフタＬＳは、デジタル制御部１９の低電圧領域ＶＤ＿ＰＡｄｉｇから、ドライバブロック２１に供給される高電圧アナログ領域ＶＤ＿ＰＡへと変換する。
【００１８】
ドライバブロック２１のそれぞれは、その第２の接点２３により第１の送信出力ピン１５に接続され、又は、その第２の接点２４により第２の送信出力ピン１６に接続される。第２の送信出力ピン１６に接続されたドライバブロック２１は、レベルシフタＬＳにより供給される電圧の電位を反転させるためのインバータ２７を備える。これは、実質的に正弦波の出力電流Ｉ及び出力電圧Ｕのマイナス半分を生成できるようにする。第１の送信出力ピン１５に接続されたドライバブロック２１は、レベルシフタＬＳの出力信号に同様の影響を及ぼすためのバッファ２８を備えるが、レベルシフタＬＳによって供給される電圧の電位を反転させない。
【００１９】
各ドライバブロック２１は、インバータ２７と第２の接点２４との間又はドライバブロックのバッファ２８と第２の接点２３との間のいずれかに配置されてレベルシフタＬＳの電圧／反転電圧が供給される直列コンデンサＣを更に備える。これは、ドライバブロック２１のそれぞれの電流増分が合計で実質的に正弦波の出力電流Ｉのプラス半波長及びマイナス半波長になることを可能にする。コンデンサＣの典型的な容量は１０ｐＦであり、それぞれのコンデンサは、第１の送信出力ピン１５に接続されたドライバブロック２１に関しては合計で５００ｐＦになり、第２の送信出力ピン１６に接続されたドライバブロック２１に関しては合計で５００ｐＦになる。しかし、それぞれの単一のコンデンサＣは、５ｐＦ又は１ｐＦのような低い容量、或いは、１０ｐＦの例よりも高い２０ｐＦ又は５０ｐＦのような容量を有し得る。
【００２０】
集積回路ＩＣ２はＣＭＯＳ技術で実現され、好適には、直列コンデンサＣは、集積回路ＩＣ２内の接続ラインの容量効果を使用する金属酸化物金属コンデンサによって実現される。これは、集積回路ＩＣ２内の直列コンデンサＣの良好な集積を可能にするとともに、高出力電圧を許容する。
【００２１】
デジタル波形成ビットが波形成接点２０で出力されないときであっても全てのドライバブロック２１が常に導通している。これは、共振同調が維持されてドライバブロック２１の過電圧が防止されることを可能にする。デジタル波形成ビットのパルス幅と組み合わせて使用されるドライバブロック２１の数は、電力増幅器１３の出力電力を規定する。
【００２２】
他の実施形態では、直列コンデンサＣを適合手段内の集積回路の外側で実現することができる。他の送信共振周波数が実現されてもよい。
【００２３】
本発明の高出力デジタル電力増幅器の大きな利点は、それをタグ内又はトランスポンダ内並びにリーダー内に組み込むことができるという点である。これは、プリント回路基板に必要なスペースが小さい場合にのみ可能である。
【００２４】
前述のようなデジタル電力増幅器は、電流パルスの増分を生成してそれらを実質的に正弦波の出力電流に加える方法を実現する。
【００２５】
前述のようなデジタル電力増幅器は、電流パルスの増分を生成してそれらを実質的に正弦波の出力電流に加えるように形成される。当業者であれば分かるように、この原理は、１クロック周期の長さを有する電圧パルスの増分を生成してそれらを実質的に正弦波の出力電圧に加えるために同様に使用されてもよい。
【図１】
2019504583.tif 000003
【図２】
2019504583.tif 000004
【図３】
2019504583.tif 000005
【図４】
2019504583.tif 000006
【図５】
2019504583.tif 000007
【手続補正書】
【提出日】平成29年8月28日(2017.8.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デジタル波形成ビット組み合わせを用いて実質的に正弦波の出力電流（Ｉ）でＲＦＩＤアンテナ（１０）を駆動するデジタル電力増幅器（１３）であって、
出力信号（１７）を供給するために第１の送信出力ピン（１５）及び第２の送信出力ピン（１６）を有する集積回路（ＩＣ２）と、
前記出力信号（１７）を適合させて送信共振周波数で実質的に正弦波の出力電流（Ｉ）を前記ＲＦＩＤアンテナ（１０）に供給するために前記第１及び第２の送信出力ピン（１５，１６）に接続された個別部品（Ｃ２ａ、Ｃ２ｂ）の適合回路（１４）と、
を備え、
前記集積回路（ＩＣ２）は、
前記送信共振周波数のＭ倍のクロック周波数でＮビットのデジタル波形成ビット組み合わせを出力するためにＮ個の数の波形成接点（２０）を有するデジタル制御部（１９）と、
Ｎ個の数のドライバブロック（２１）であって、前記ドライバブロック（２１）それぞれが第１の接点（２２）により前記波形成接点（２０）のうちの１つのみに接続され、Ｎ／２個の数の前記ドライバブロックが第２の接点により前記第１の送信出力ピン（１５）のみに接続され、他のＮ／２個の数の前記ドライバブロックがそれらの第２の接点により前記第２の送信出力ピン（１６）のみに接続され、前記ドライバブロック（２１）が、実質的に正弦波の出力電流（Ｉ）の増分を前記第１及び第２の送信出力ピン（１５，１６）に供給するように形成され、前記第１の送信出力ピン（１５）に接続されたＮ／２個の前記ドライバブロック（２１）のそれぞれが同一に形成され、前記第２の送信出力ピン（１６）に接続された他のＮ／２個の前記ドライバブロック（２１）のそれぞれが同一に形成される、Ｎ個の数のドライバブロック（２１）と、
を備えることを特徴とするデジタル電力増幅器（１３）。
【請求項２】
前記ドライバブロック（２１）のそれぞれは、前記波形成接点（２０）に供給される電圧をより高い電圧へとシフトするために前記ドライバブロック（２１）の前記第１の接点（２２）に接続されたレベルシフタ（ＬＳ）を備える請求項１に記載のデジタル電力増幅器（１３）。
【請求項３】
前記第１の送信出力ピン（１５）に接続された前記ドライバブロック（２１）のそれぞれ又は前記第２の送信出力ピン（１６）に接続された前記ドライバブロック（２１）のそれぞれは、前記レベルシフタ（ＬＳ）により供給される電圧の電位を反転するためのインバータ（２７）を備える請求項２に記載のデジタル電力増幅器（１３）。
【請求項４】
前記各ドライバブロック（２１）は、前記ドライバブロック（２１）の前記インバータ（２７，２８）と前記第２の接点（２３，２４）との間に配置されて前記レベルシフタ（ＬＳ）の電圧／反転電圧が供給される直列コンデンサ（Ｃ）を備える請求項３に記載のデジタル電力増幅器（１３）。
【請求項５】
前記集積回路（ＩＣ２）がＣＭＯＳ技術で実現され、前記直列コンデンサ（Ｃ）は、前記集積回路（ＩＣ２）内の接続ラインの容量効果を使用する金属酸化物金属コンデンサによって実現される請求項４に記載のデジタル電力増幅器（１３）。
【請求項６】
前記適合回路（１４）が２つの共振コンデンサ（Ｃ２ａ、Ｃ２ｂ）を備え、前記共振コンデンサそれぞれは、それらの第１の接点により前記第１の送信出力ピン（１５）／前記第２の送信出力ピン（１６）に接続され、両方の前記共振コンデンサは、それらの第２の接点により前記集積回路（ＩＣ２）の接地ピン（１８）に接続された請求項１から５のいずれか一項に記載のデジタル電力増幅器（１３）。
【請求項７】
前記ＲＦＩＤアンテナ（１０）の前記送信共振周波数が１３．５６ＭＨｚであり、前記クロック周波数は、前記送信共振周波数の倍数であり、特に前記送信共振周波数の８倍、１６倍、３２倍、又は、６４倍である請求項１から６のいずれか一項に記載のデジタル電力増幅器（１３）。
【請求項８】
前記デジタル制御部（１９）は、データビット「０」及び「１」それぞれに対してＭ個の数のデジタル波形成ビット組み合わせを持つテーブルを記憶し、前記デジタル制御部（１９）は、データビット「０」又は「１」を実質的に正弦波の出力電流（Ｉ）に変換するためにＮ個の波形成接点（２０）でいずれかのデータビット「０」又は「１」のＭ個のデジタル波形成ビット組み合わせを出力するように形成される請求項１から７のいずれか一項に記載のデジタル電力増幅器（１３）。
【請求項９】
デジタル電力増幅器（１３）のための集積回路（ＩＣ２）であって、請求項１から８に記載の要素を備えることを特徴とする集積回路（ＩＣ２）。
【国際調査報告】
2019504583.tif 000008
2019504583.tif 000009