(57)【要約】酸化物非含有の低温でのウェハ接合は、浅い注入からインターフェースに向けて水素を拡散してインターフェース上の欠陥を不動態化することで、トラップ、再結合センターおよび欠陥に関連した意図しない妨害バリアによって妨害されることなく共有結合インターフェースを横断することを可能にする。不動態化されたインターフェース状態を有する酸化物非含有の低温でのウェハ共有結合からなるシステムおよび方法は、インターフェース上の散乱や電荷のトラッピングを低減し、接合インターフェースに渡って効率的な電荷収集を必要とする様々な適用で用いられる。
2019511834.tif 000002
【特許請求の範囲】
【請求項１】
共有結合されたウェハ対を形成する方法であって、接合前の少なくとも１つのウェハに浅い水素注入（深度１〜５００ｎｍ）を行い、注入された水素が接合されたインターフェースに拡散するように、低温（１００℃〜４００℃）で接合されたウェハにアニールを施す工程からなることを特徴とする方法。
【請求項２】
接合前に両方のウェハの表面から表面酸化物を除去する工程を含み、これにより、トラップ、再結合センターを不動態化し、２つの供給結合された半導体ウェハの間の共有結合インターフェースにおいて欠陥によって誘発されるインターフェース上の電位バリアが低減され、電荷が接合されたインターフェースを妨害されることなく流通して横断することを可能にする請求項１に記載の方法。
【請求項３】
共有結合されたウェハ対（１１１、２１１、２１１’、２１１’’、２１１’’’、３１１、３１１’、３１１’’、３１１’’’、４１１、４１１’）を形成するための方法であって、
ａ．ウェハ接合に十分な低さの表面粗さを有し、それぞれが少なくとも１つの清浄な接合表面からなる、２つの半導体ウェハ（１１０、１２０；２１０、２２０；２１０’、２２０’；３１０、３１０’、３２０’；４１０、４２０）を提供する工程と、
ｂ．上記半導体ウェハの少なくとも１つの接合表面のうち、少なくとも１つに浅い水素注入を施す工程と、
ｃ．上記２つの半導体ウェハの少なくとも１つの接合表面から表面酸化物を除去し、上記２つの半導体ウェハの少なくとも１つの接合表面を、酸化物非含有のウェハ共有結合で永久的に接合し、接合インターフェースを提供する工程と、
ｄ．注入された水素が接合インターフェースに拡散され、トラップおよび再結合センターが不動態化されることで、接合インターフェースを横断する電荷のスムーズな流れの妨げとなる、欠陥に誘発されるインターフェース上の電位バリアを除去するように、接合されたウェハを低温でアニールする工程とからなることを特徴とする方法。
【請求項４】
上記共有結合されたウェハ対を形成する方法は、
ａ．０．５〜１ｎｍ
ｂ．０．２〜０．５ｎｍ
の粗さ範囲の群から選択される、ウェハ接合に十分な低さの表面粗さを提供するために、少なくとも１つの接合される表面に化学機械的研磨処理を施し、もう一方の接合される表面に上記の表面粗さを有するように予備研磨される工程を含むことを特徴とする請求項３に記載の方法。
【請求項５】
上記浅い水素注入の形成は、１〜１０ｎｍ、１０〜１００ｎｍ、１００〜２００ｎｍおよび２００〜５００ｎｍからなる深さ範囲の群から選択される１つの範囲内の深さでの水素注入からなることを特徴とする請求項３に記載の方法。
【請求項６】
上記アニールは、１００〜１５０℃、１５０〜２００℃、２００〜３００℃および３００〜４００℃の温度範囲からなる群から選択される１つの温度範囲で行われることを特徴とする請求項３に記載の方法。
【請求項７】
上記共有結合ウェハ対の形成は、２つの半導体ウェハ（１１０、１２０；２１０、２２０；２１０’、２２０’；３１０、３１０’、３２０’；４１０、４２０）のうち少なくとも１つに電気装置を備えて提供する工程からなることを特徴とする請求項３に記載の方法。
【請求項８】
上記接合されたウェハの形成は、２つの半導体ウェハのうち少なくとも１つを集積回路からなるＣＭＯＳ処理シリコンウェハとして提供する工程からなることを特徴とする請求項３に記載の方法。
【請求項９】
上記共有結合ウェハ対の形成は、
ａ．上記半導体ウェハの少なくとも１つにハンドリングウェハとの接合を提供し、
ｂ．上記少なくとも１つの半導体ウェハを、以下の厚さ範囲のリストから選択される厚さ範囲内の厚さに薄膜化し、
ｉ．５０〜２００μｍ
ｉｉ．２０〜５０μｍ
ｉｉｉ．１０〜２０μｍ
ｃ．上記少なくとも１つの半導体ウェハに化学機械的研磨処理を施し、
ｄ．ウェハ接合に適した清浄な接合表面を提供するように、上記少なくとも１つの半導体ウェハに洗浄処理を施し、
ｅ．上記少なくとも１つの半導体ウェハの接合表面に浅い水素注入を施し、
ｆ．上記２つの半導体ウェハの接合表面から表面酸化物を除去し、
ｇ．上記２つの半導体ウェハの接合表面を、酸化物非含有のウェハ共有結合によって永久的に接合し、これによって共有結合インターフェースを提供し、
ｈ．上記接合されたウェハを低温でアニールし、注入された水素を共有結合インターフェースに拡散し、トラップおよび再結合センターを不動態化することで、共有結合インターフェースを横断する電荷のスムーズな流れを妨害する、欠陥に誘発されるインターフェース上の電位バリアを除去する工程からなることを特徴とする請求項３に記載の方法。
【請求項１０】
上記共有結合ウェハ対の形成は、ハンドリングウェハの剥離からなることを特徴とする請求項９に記載の方法。
【請求項１１】
上記共有結合ウェハ対の形成は、
ａ．上記２つの半導体ウェハの少なくとも１つにハンドリングウェハとの永久接合（６３０）を提供し、
ｂ．ハンドリングウェハに接合された上記少なくとも１つの半導体ウェハを、以下の厚さ範囲のリストから選択される厚さ範囲内の厚さに薄膜化し、
ｉ．５０〜２００μｍ
ｉｉ．２０〜５０μｍ
ｉｉｉ．１０〜２０μｍ
ｃ．上記少なくとも１つの薄膜化された半導体ウェハに化学機械的研磨処理を施し、
ｄ．ウェハ接合に適した清浄な接合表面を提供するように、上記少なくとも１つの薄膜化された半導体ウェハに洗浄処理を施し、
ｅ．上記２つの半導体ウェハのうち少なくとも１つの接合表面に浅い水素注入を施し、
ｆ．上記２つの半導体ウェハの接合表面から表面酸化物を除去し、
ｇ．上記２つの半導体ウェハの接合表面を、酸化物非含有のウェハ共有結合によって永久的に接合し、これによって共有結合インターフェースを提供し、
ｈ．上記接合されたウェハを低温でアニールし、注入された水素を共有結合インターフェースに拡散し、トラップおよび再結合センターを不動態化することで、共有結合インターフェースを横断する電荷のスムーズな流れを妨害する、欠陥に誘発されるインターフェース上の電位バリアを除去する工程からなることを特徴とする請求項３に記載の方法。
【請求項１２】
上記共有結合ウェハ対の形成は、電気回路（６１６）と連通する金属パッド（６１３）に接触するように、永久接合されたハンドリングウェハ（６２０）に貫通シリコンビア（６５０）を提供し、ＴＳＶ（６５０）および外部と連通する金属パッド（６５２）を提供する工程からなることを特徴とする請求項７、８および１１に記載の方法。
【請求項１３】
上記共有結合ウェハ対の形成は、Ｓｉ；０＜ｘ≦１のＳｉ１−ｘＧｅｘ；ＳｉＣ；ＧａＡｓ；ＩｎＰ；０＜ｘ≦１のＩｎｘＧａ１−ｘＡｓ；０＜ｘ≦１および０＜ｙ≦１のＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ；ＣｄＴｅ；０＜ｘ≦１のＣｄ１−ｘＺｎｘＴｅからなる材料の群の１つの少なくとも１つの材料から形成されるように少なくとも１つの半導体ウェハを選択することからなることを特徴とする請求項１〜１２のいずれか１つに記載の方法。
【請求項１４】
２つの半導体ウェハ（１１０、１２０；２１０、２２０；２１０’、２２０’；３１０、３１０’、３２０’；４１０、４２０）間のウェハ共有結合（１３０、２３０、２３０’、２３０’’３３０、３３０’、４３０）によって形成される共有結合ウェハ対（１１１、２１１、２１１’、２１１’’、２１１’’’、３１１、３１１’、３１１’’、３１１’’’、４１１、４１１’）であって、酸化物を含有せず、欠陥に関連する電荷散乱や、電位バリアおよびバンド曲げの原因となる欠陥を有さず、電界存在下においてトラップおよび再結合センターによる影響を受けることなく電荷が上記インターフェースを横断可能な共有結合インターフェース（１３４、２３４、２３４’、２３４’’、３３４、３３４’、４３４）からなることを特徴とする共有結合ウェハ対。
【請求項１５】
供給結合インターフェースにおけるトラップ、散乱および再結合センターや、欠陥に関連する電位バリアは、水素原子によって不動態化されることを特徴とする請求項１４に記載の共有結合ウェハ対。
【請求項１６】
上記２つの半導体ウェハのうち少なくとも１つは、浅い水素注入からなることを特徴とする請求項１４に記載の共有結合ウェハ。
【請求項１７】
上記浅い水素注入の平均深度は、１〜１０ｎｍ、１０〜１００ｎｍ、１００〜２００ｎｍおよび２００〜５００ｎｍからなる深さ範囲の群から選択される１つの範囲内の深さでの水素注入からなることを特徴とする請求項１６に記載の共有結合ウェハ対。
【請求項１８】
上記２つの半導体ウェハのうち少なくとも１つは、５０〜２００μｍ、２０〜５０μｍおよび１０〜２０μｍからなる厚さ範囲の群から選択される１つの厚さ範囲内の厚さを有する薄膜化ウェハであることを特徴とする請求項１４に記載の共有結合ウェハ対。
【請求項１９】
半導体ウェハ（１１０、１２０；２１０、２２０；２１０’、２２０’；２１０’’、２２０’’）の少なくとも１つは、電気装置からなる処理ウェハであることを特徴とする請求項１４に記載の共有結合ウェハ対。
【請求項２０】
上記処理ウェハ（１１０、１２０；２１０、２２０；２１０’、２２０’；２１０’’、２２０’’）の少なくとも１つは、集積回路からなるＣＭＯＳ処理シリコンウェハであることを特徴とする請求項１９に記載の共有結合ウェハ対。
【請求項２１】
上記半導体ウェハの少なくとも１つは、Ｓｉ；ＳｉＣ；０＜ｘ≦１のＳｉ１−ｘＧｅｘ；ＧａＡｓ；ＩｎＰ；０＜ｘ≦１のＩｎｘＧａ１−ｘＡｓ；０＜ｘ≦１および０＜ｙ≦１のＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ；ＣｄＴｅ；０＜ｘ≦１のＣｄ１−ｘＺｎｘＴｅからなる材料の群の１つから選択される少なくとも１つの材料から形成されることを特徴とする請求項１４から２０のいずれか１つに記載の共有結合ウェハ対。
【請求項２２】
請求項１４に記載の共有結合ウェハ対からなることを特徴とする太陽電池。
【請求項２３】
上記共有結合ウェハ対は、Ｓｉ；ＳｉＣ；０＜ｘ≦１のＳｉ１−ｘＧｅｘ；ＧａＡｓ；ＩｎＰ；０＜ｘ≦１のＩｎｘＧａ１−ｘＡｓ；０＜ｘ≦１および０＜ｙ≦１のＩｎｘＧａ１−ｘＡｓ１−ｙＰｙからなる材料の群の１つから選択される、少なくとも１つの半導体材料から形成されるウェハに接合されたシリコンウェハからなることを特徴とする請求項２２に記載の太陽電池。
【請求項２４】
請求項１４に記載の共有結合ウェハ対からなる、オプトエレクトロニクスおよびフォトニックな機能性を組み合わせたシステム。
【請求項２５】
上記共有結合ウェハ対は、ＩＩＩ−Ｖ化合物半導体ウェハに接合された処理シリコンＳＭＯＳウェハであることを特徴とする請求項２４に記載のシステム。
【請求項２６】
請求項１４に記載の共有結合ウェハ対からなることを特徴とするピクセル検出器。
【請求項２７】
上記共有結合ウェハ対は、ＣＭＯＳ処理読み出しウェハ（２１６）に接合された吸収体ウェハからなることを特徴とする請求項２６に記載のピクセル検出器。
【請求項２８】
上記吸収体ウェハで生成された電荷は、インターフェース上のトラップ、再結合センターおよび欠陥に関連した電位バリアによる影響を受けない共有結合インターフェースを横断し、ＣＭＯＳ処理読み出し回路（２１６）と連通する集電体（２１９）によって効率的に収集されることを特徴とする請求項２７に記載のピクセル検出器。
【請求項２９】
電磁放射線の検出および撮像に適応された請求項２６〜２８に記載のピクセル検出器。
【請求項３０】
赤外線の検出および撮像に適応された請求項２９に記載のピクセル検出器。
【請求項３１】
可視放射線の検出および撮像に適応された請求項２９に記載のピクセル検出器。
【請求項３２】
紫外線の検出および撮像に適応された請求項２９に記載のピクセル検出器。
【請求項３３】
電磁放射線の吸収によって生成される電荷はアバランシェ増倍によって増倍されることを特徴とする請求項２９〜３２に記載のピクセル検出器。
【請求項３４】
請求項３の方法に応じて形成された、オプトエレクトロニクスとフォトニックな機能性を組み合わせたシステム。
【請求項３５】
上記共有結合ウェハ対は、ＩＩＩ−Ｖ化合物半導体ウェハに接合された処理シリコンＣＭＯＳウェハからなることを特徴とする請求項３４に記載のシステム。
【請求項３６】
請求項３に記載の方法に応じて形成されたピクセル検出器。
【請求項３７】
上記共有結合ウェハ対は、ＣＭＯＳ処理読み出しウェハに接合された吸収体ウェハからなることを特徴とする請求項３６に記載のピクセル検出器。
【請求項３８】
上記吸収体ウェハで生成された電荷は、インターフェース上のトラップ、再結合センターおよび欠陥に関連した電位バリアによる影響を受けない共有結合インターフェースを横断し、ＣＭＯＳ処理読み出し回路（２１６）と連通する集電体（２１９）によって効率的に収集されることを特徴とする請求項３７に記載のピクセル検出器。
【請求項３９】
電磁放射線の検出および撮像に適応された請求項３６〜３８に記載のピクセル検出器。
【請求項４０】
赤外線の検出および撮像に適応された請求項３９に記載のピクセル検出器。
【請求項４１】
可視放射線の検出および撮像に適応された請求項３９に記載のピクセル検出器。
【請求項４２】
紫外線の検出および撮像に適応された請求項３９に記載のピクセル検出器。
【請求項４３】
電磁放射線の吸収によって生成される電荷はアバランシェ増倍によって増倍されることを特徴とする請求項３９〜４２のいずれか１つに記載のピクセル検出器。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
本発明は、２０１６年２月１６日に出願された米国仮出願６２／２９５，７２０を優先権としてその便益を主張し、その内容は参照して組み込まれる。
【背景技術】
【０００２】
本発明は、意図しないインターフェース上の阻害層によって妨害されない、低温接合半導体インターフェースを横断する電荷輸送のために設計された構造と、該構造を提供する方法と、上記のような構造が適用されたシステムに関する。
【０００３】
半導体ウェハの直接接合は、コンパクトなモノリシックユニットにおいて異なる機能を組み合わせるための汎用性の高い技術となりつつある。とりわけ酸化物を有さない接合は、ミスフィット応力の塑性緩和の際に生じる貫通転位によって、格子整合していない装置の層がしばしば劣化するエピタキシャル成長と比べて、優位な品質のインターフェースを提供することが近年示されてきた（Ｍａｔｔｈｅｗｓ
ｅｔ ａｌ．，ｉｎ  Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４１，３８００（１９７０）を例として参照し、開示された内容全体は本件に組み込まれる）。直接ウェハ接合では、接合される相手側の格子の不整合に関係なく、転位は接合インターフェースに限定的に位置する。例えば、シリコン基板に接合された化合物半導体からなるモノリシック構造を形成する能力は、接合相手側の熱膨張係数が異なることによる機械的応力発生を防ぐために接合工程が低温で行われることを前提として、Ｓｉフォトニックや、高効率の多接合太陽電池やその他の適用に多大な可能性を有する。ＧａＡｓをＳｉに低温で酸化物を有さないように直接接合された、格子パラメータ不整合量が４％のハイブリッドＩＩＩ−Ｖ／Ｓｉフォトニック装置の近年の例が、一例としてＫ．Ｔａｎａｂｅ  ｅｔ  ａｌ．ｉｎ  Ｓｃｉ．Ｒｐｔｓ．２，３４９（２０１２）において説明されており、開示された内容全体は本件に組み込まれる。
【０００４】
この場合８．１％に至るほど大きいとされる格子パラメータの不整合にも拘わらず、ＩｎｐのＳｉへの酸化物を有さない良好な接合もまた実現された（例としてＡ．Ｔａｌｎｅａｕ  ｅｔ  ａｌ．  ｉｎ  Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．１０２，２１２１０１（２０１３）を参照し、開示された内容全体は本件に組み込まれる）。
【０００５】
高分解能かつ高感度粒子への直接的な酸化物を有さないウェハ接合やＸ線撮像検出器の適用は、例としてｖｏｎ  Ｋａｎｅｌによる国際特許出願第ＷＯ２０１６／０９７８５０において説明され、開示された内容全体は本件に組み込まれる。
【０００６】
このようなウェハ接合は、例えば化学機械的研磨などによって達成可能となる、典型的には１ナノメートル以下の粗度の特段に滑らかな表面が必要とされる。加えて、ウェハ表面は接合される前に酸化物を含有しないようにされなければならない。接合される側の一方または両方にＣＭＯＳ処理などの装置処理が施された場合、接合だけでなく酸化物除去もまた、典型的には３００℃から４００℃以下、または３００℃以下、または２００℃以下の低温で行われなければならない。
【０００７】
低温での酸化物除去には主に２つの方法がある。１つ目の方法は、ドライエッチングまたはスパッタリングと、その後の清浄ウェハの超高真空（ＵＨＶ）中における結合チャンバへの輸送を含んでなる。超高真空とは、約１０−７パスカルまたは１００ナノパスカル（１０−９ｍｂａｒ、〜１０−９ｔｏｒｒ）よりも低い圧力によって特徴付けられる真空レジメである。ＵＨＶには、設備のために通常では使用しない材料を使用する必要があり、またチャンバ表面の水分やその他の微量ガスを除去するために、システム全体を何時間も１００℃以上に加熱（ベーキング）する必要がある。このような低圧におけるガス分子の平均自由行程は約４ｋｍであるため、ガス分子は相互に衝突する前にチャンバの壁面に多数回衝突する。すなわち、ほとんどすべての相互作用はチャンバ内の様々な表面で生じる。ＵＨＶ条件下における室温での接合は、例えばＨ．Ｔａｋａｇｉ  ｅｔ  ａｌ．  ｉｎ  Ｊａｐ．Ｊ．Ａｐｐｌ．  Ｐｈｙｓ．３８，１５８９（１９９９）およびＭ．Ｍ．Ｒ．  Ｈｏｗｌａｄｅｒ  ｅｔ  ａｌ  ｉｎ  Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ  １９，  ２１１４（２００１）において、元々小さなサンプルを用いて実験されており、開示された内容全体は本件に組み込まれる。より近年には、ドライエッチングによる酸化物除去から、２００ｍｍのウェハへの酸化物非含有接合までの適用は、参照して開示された内容全体が本件に組み込まれるＣ．Ｆｌｏｔｇｅｎ  ｅｔ  ａｌ．  ｉｎ  ＥＣＳ  Ｔｒａｎｓａｃｔｉｏｎｓ  ６４，  １０３  （２０１４）において示されている。このようなドライエッチング加工はエネルギー粒子による表面衝突を伴うため、不可避的に表面のアモルファス化につながり、結果として典型的に数ナノメートルの厚さのものと接合されるとアモルファス界面領域を生む（例としてＨ．Ｔａｋａｇｉ  ｅｔ  ａｌ．  ｉｎ  Ｊａｐ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８，１５８９（１９９９）；Ｍ．Ｍ．Ｒ．Ｈｏｗｌａｄｅｒ  ｅｔ  ａｌ．ｉｎ  Ｊ．ｏｆＶａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．１９，２１１４（２００１）；Ｃ．Ｆｌｏｔｇｅｎ  ｅｔ  ａｌ．  ｉｎ  ＥＣＳ  Ｔｒａｎｓａｃｔｉｏｎｓ  ６４，１０３（２０１４）を参照し、開示された内容全体は本件に組み込まれる）。アモルファスインターフェースによってもたらされる物の１つは、キャリアトラップおよび再結合センターとして作用し、フェルミレベルピニングにつながるダングリングボンドの存在である。このため、このように接合されたインターフェース上の電気輸送特性は、酸化物非含有であっても非理想的となる（例としてＳ．Ｂｅｎｇｔｓｓｏｎ  ｅｔ  ａｌ．ｉｎ  Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６６，１２４１（１９８９）；Ｍ．Ｍ．Ｒ．Ｈｏｗｌａｄｅｒ  ｅｔ  ａｌ．ｉｎ  Ｊ．ＶａｃＳｃｉ．Ｔｅｃｈｎｏｌ．１９，２１１４（２００１）を参照し、開示された内容全体は本件に組み込まれる）。
【０００８】
表面の酸化物を除去するための２つ目の方法は、通常希ＨＦ槽で行われる湿式化学エッチングによるものである。このような処理により、再酸化が空気中でさえもゆっくりと行われるように、シリコン表面は水素不動態化される（例としてＧ．Ｗ．Ｔｒｕｃｋｓ
ｅｔ ａｌ．ｉｎ Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．６５，５０４（１９９０）を参照し、開示された内容全体は本件に組み込まれる）。２つのＨ終端されたウェハ間で行われる接合工程は疎水性接合と呼ばれる。しかし、この結果として結合が非常に弱くなるため、界面の水素を除去し共有結合を確立するために、その後に接合後アニールを施す必要がある。悪しくも、３００℃に至るまで低い温度であっても、接合後アニールによって界面で望ましくない水素気泡が形成されることがよく見られる。水素気泡が形成される温度を低減することは、十分に長い時間をかけてアニールを行うことで可能となる。バルクの破壊強度に達するには、７００℃のアニール温度が必要となる（例としてＱ．Ｙ．Ｔｏｎｇ  ｅｔ  ａｌ．ｉｎ  Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６４，６２５（１９９４）を参照し、開示された内容全体は本件に組み込まれる）。疎水性結合されたＳｉウェハのアニール中の気泡形成は、例えば水素を逃がすための溝の形態の脱出経路を備えることで回避可能とされる（例としてＥｓｓｅｒによる米国特許第６，７８７，８８５を参照都市、開示された内容全体は本件に組み込まれる）。しかし、接合されたインターフェース領域全体が導電性でなければならない適用には、Ｅｓｓｅｒ発明は適さない。この開示では、導電性のインターフェースとは電荷キャリアが自由に流れることができる界面と定義されている。すなわち、金属板などの導電性の平面ではない。何らかの方法で結合が行われる前に表面の水素を除去しＵＨＶで接合を行う方法が、ウェハパターニングが行われない場合に水素気泡の形成を防ぎ、室温でさえも強固な共有結合を形成する唯一の方法と言える。不動態化されたＳｉ表面から水素除去を行う最も一般的な方法は、ＳｉＨ２種では約３７０℃、ＳｉＨ種では４５０℃から開始される熱脱着である（例としてＰ．Ｇｕｐｔａ  ｅｔ  ａｌ．ｉｎＰｈｙｓ．Ｒｅｖ．Ｂ  ３７，８２３４（１９９８）を参照し、開示された内容全体は本件に組み込まれる）。ほとんどのＣＭＯＳ処理されたウェハにとって４５０℃というアニール温度はすでに高すぎるため、光熱脱着（例としてＡ．Ａ．Ｆｅｃｉｏｒｕ  ｅｔ  ａｌ．ｉｎ  Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８９，１９２１０９（２００６）を参照し、開示された内容全体は本件に組み込まれる）や、Ｈｅイオン衝突（例としてＭ．Ｒ．Ｔｅｓａｕｒｏ  ｅｔ  ａｌ．ｉｎ  Ｓｕｒｆ．Ｓｃｉ．４１５，３７（１９９８）を参照し、開示された内容全体は本件に組み込まれる）などのその他の方法で水素を脱着することが望ましい。
【０００９】
接合およびその後のアニール処理によって得られる酸化物非含有のＳｉ−Ｓｉインターフェースは、ウェハの不可避的なねじれや傾斜による高密度な界面転位ネットワーク（ｄｅｎｓｅ  ｉｎｔｅｒｆａｃｉａｌ  ｄｉｓｌｏｃａｔｉｏｎ  ｎｅｔｗｏｒｋ）の形成によって特徴付けられる（例としてＡ．Ｒｅｚｎｉｃｅｋ  ｅｔ  ａｌ．ｉｎ  Ｍａｔ．Ｃｈｅｍ．Ｐｈｙｓ．８１，２７７（２００３）およびＴ．Ａｋａｔｓｕ  ｅｔ  ａｌ．ｉｎ  Ｊ．Ｍａｔ．Ｓｃｉ．３９，３０３１（２００４）を参照し、開示された内容全体は本件に組み込まれる）。酸素および非晶質層が存在しない場合でも、通常転位は光学的および電気的特性に影響する深いトラップおよび再結合センターに関連するため、結合されたインターフェースに欠陥が存在しないわけではない。結合されたインターフェース上の電気輸送に対する界面欠陥の影響を最低限に抑えるために、結合相手の表面は通常十度にドープされる（Ｚａｈｌｅｒによる米国特許出願第２００６／００２１５６５を例として参照し、開示された内容全体は本件に組み込まれる）。代替的に、これら欠陥による悪影響は、例えば水素不動態化などにより低減可能とされる。水素化アモルファスＳｉ層による結晶性Ｓｉ表面上のダングリングポンドの不動態化は、ずっと以前に示されている（Ｊ．Ｉ．Ｐａｎｋｏｖｅ  ｅｔ  ａｌ．ｉｎ  Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．３４，１５６（１９７９）を例として参照し、開示された内容全体は本件に組み込まれる）。１０００℃以上のアニールが施された接合Ｓｉウェハでも、転位ネットワークおよびその後の水素拡散を現す同様の効果が見られた（例としてＡ．Ｌｏｓｈａｃｈｅｎｋｏ  ｅｔ  ａｌ．ｉｎ  Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．Ｃ  １０，３６（２０１３）およびＴ．Ｊｉａｎｇ  ｅｔ  ａｌ．ｉｎ  Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．Ａ  ２０９，９９０（２０１２）を参照し、開示された内容全体は本件に組み込まれる）。
【００１０】
トラップ、再結合センター、欠陥に関連した電位バリアおよび関連するバンド曲げによる妨害を受けない、接合インターフェースにおける電荷輸送を可能とする低温のウェハ共有結合が必要とされている。
【００１１】
意図しないインターフェース上のバリアおよび関連するバンド曲げや、トラップ、再結合センターによる影響を受けない電気輸送特性を提供するＣＭＯＳ処理されたウェハに対応する、低温での酸化物非含有ウェハ接合が必要とされている。
【００１２】
とりわけ、非ドープウェハを含む様々なドープレベルのウェハのための、界面インターフェース上の拡散、電荷キャリアトラッピングおよびキャリア再結合による影響を受けない酸化物非含有ウェハ接合上の電荷収集が必要とされている。
【発明の開示】
【００１３】
本発明は、トラップ、再結合センターおよび意図しない電位バリアや関連するバンド曲げを引き起こす可能性のあるその他の欠陥による妨害を受けない、接合インターフェース上における電流の輸送を可能とする、特に共有結合性のウェハを形成するための構造および製造方法を教授する。低い処理温度によって、熱的にミスマッチな事前加工された接合相手の使用が可能となる。接合インターフェース上の効率的な電荷収集は、接合前に浅い水素注入を施してインターフェース上の欠陥を不動態化することで達成される。
【００１４】
本発明が目的とするのは、意図しない、欠陥に関連した電位バリアおよびトラップや再結合センターが、共有結合されたウェハ対のインターフェースに対して平行および直行の電気輸送特性に及ぼす悪影響を、ウェハのドープレベルに関係なく除去することである。すべての組み立ておよび処理は、例えば熱膨張計数の大きなミスマッチを有するウェハや、金属化を含むあらゆるレベルのデバイス処理が施されたウェハの接合を可能にするために低温で行われる。本発明は、例としてシリコンウェハに接合されたＩＩＩ−Ｖ半導体の多接合型太陽電池や、Ｓｉドライバ電子機器と集積化された電源装置、ＣＭＯＳ集積の素粒子撮像検出器、高分解能単一光子媒体、高エネルギーＸ線撮像検出器、そしてミリ波から赤外、光および紫外波長を通過して軟Ｘ線体制（ｒｅｇｉｍｅ）に至る低エネルギー電磁性放射線のための検出器などに適用できる。
【００１５】
本発明の目的は、狭小空間電荷層のトンネリングにつながる高ドープを施すことなく、接合された半導体のインターフェースを横断する電荷の妨害をされることのない収集に適した構造および方法を提供することである。
【００１６】
本発明の別の目的は、意図しない、欠陥に関連するバリアおよび関連するバンド曲げによる影響を受けずに、完全にＣＭＯＳ処理されたウェハに対応する温度で形成された接合半導体のインターフェース上の電気輸送に適した構造および方法を提供することである。
【００１７】
本発明のまた別の目的は、接合半導体インターフェースに平行に伝播、または横断する電荷キャリアの散乱の除去に適した構造および方法を提供することである。また、本発明のさらなる目的は、酸化物非含有の低温ウェハ共有結合の際に形成されるインターフェース上の欠陥の不動態化に適した構造および方法を提供することである。
【００１８】
利点としては、浅い注入からインターフェースに向けて拡散される水素によってインターフェース上の欠陥が不動態化されると、酸化物非含有の低温ウェハ接合によって、トラップ、再結合センターおよび意図しない、欠陥に誘発される遮断バリアや関連するバンド曲げによって妨害されることなく、電流が共有結合インターフェースを横断することが可能となる。
【００１９】
また別の利点としては、酸化物非含有の低温ウェハ共有結合のためのシステムおよび方法は、接合されたインターフェース上の効率的な電荷収集が必要とされる様々な用途に用いることができる。
【図面の簡単な説明】
【００２０】
【図１】低温の酸化物非含有のウェハ接合が行われる前と後の２つのウェハの図である。
【図２Ａ】低温の酸化物非含有のウェハ接合が行われる前と後の、電子回路および第２ウェハを備えた処理済ウェハの図である。
【図２Ｂ】低温の酸化物非含有のウェハ接合が行われる前と後の、電子回路を備えた２つの処理済ウェハの図である。
【図２Ｃ】層スタックを有する処理済ウェハと層スタックを有する第２ウェハの、接合前、接合後および層スタックの付加的なパターニング後の図である。
【図３Ａ】低温の酸化物非含有のウェハ接合前、接合後および低温アニールが施された後の、水素注入が施されたウェハと第２ウェハを示したグラフである。
【図３Ｂ】低温の酸化物非含有のウェハ接合前、接合後および低温アニールが施された後の、水素注入が施された２つのウェハを示したグラフである。
【図４】低温の酸化物非含有のウェハ接合前、接合後および低温アニールが施された後の、マスクを通した選択的水素注入が施されたウェハと第２ウェハを示したグラフである。
【図５】欠陥による電位バリアが形成されることのないウェハ共有結合のための概略的なプロセスフローを示したグラフである。
【図６Ａ】ウェハ接合前の、ハンドリングウェハと電子回路を備えた処理済ウェハを示したグラフである。
【図６Ｂ】電子回路を備えた処理済ウェハに永久接合されたハンドリングウェハを示したグラフである。
【図６Ｃ】ハンドリングウェハに永久接合された電子回路を備えた薄膜化処理済ウェハを示したグラフである。
【図６Ｄ】貫通シリコンビアを有する電子回路に接触した後、ハンドリングウェハに永久接合された電子回路を備えた薄膜化処理済ウェハを示したグラフである。
【好適な実施形態の詳細な説明】
【００２１】
本質的には、２つの半導体ウェハ間の共有結合されたインターフェースにおいて、欠陥に誘発されるインターフェース上の電位バリアを低減することが本発明の方法によって可能となる。この方法は、共有結法されたウェハ対が形成され、結合前に少なくとも１つのウェハに浅い（深さ１〜５００ｎｍ）水素注入を施し、注入された水素が接合インターフェースに拡散するように接合されたウェハに低い（１００℃〜４００℃）温度によるアニーリングを行う工程を含む。
【００２２】
接合前に両方のウェハの表面から表面酸化物を除去する工程を含み、これによりトラップや再結合センターが不動態化され、２つの共有結合された半導体の間の共有結合インターフェースで欠陥に誘発されるインターフェース上の電位バリアを低減し、接合されたインターフェースを妨害されることなく電流が流れることが可能となる。
【００２３】
図１を参照すると、酸化物非含有の直接接合されたウェハ対１１１からなる従来の実施形態１００の構造は、名目上非ドープまたは、例として１０１１−１０１２、１０１２−１０１３、１０１３−１０１４、１０１４−１０１５、１０１５−１０１６、１０１６−１０１７、１０１７−１０１８、１０１８−１０１９および１０１９−１０２０ｃｍ−３からなるレベル範囲内でドープされたウェハ１１０を含む。接合前のウェハ１１０は、上面部１１４と、０．５ｎｍの粗さを有する平面状の円滑な底面部１１８とを備える。接合されたウェハ対１１１は、名目上非ドープまたは、例として１０１１−１０１２、１０１２−１０１３、１０１３−１０１４、１０１４−１０１５、１０１５−１０１６、１０１６−１０１７、１０１７−１０１８、１０１８−１０１９および１０１９−１０２０ｃｍ−３からなるレベル範囲内でドープされたウェハ１２０をさらに含む。接合前のウェハ１２０は０．５ｎｍの粗さを有する平面状の平滑な上面部１２４と、底面部１２８を備える。ウェハ１１０の表面１１８とウェハ１２０の表面１２４は、接合される表面を酸化物非含有とするために、湿式化学洗浄および不動態化に次いで、例えば低エネルギープラズマやレーザー脱離によって行われる不動態化層の除去、例えばＮｅ、Ａｒ、ＸｅまたはＮプラズマなどによるプラズマ活性化からなる方法のリストに含まれる方法によって活性化される。低温共有結合１３０によってウェハ１２０の上面部１２４と接合されたウェハ１１０の底面部１１８を含む接合されたウェハ対１１１は、例えばウェハ１１０と１２０の間の電圧１４８やその他の方法によって電界１４４が生じる際、トラップ、再結合センターまたは欠陥に関連した意図しないインターフェース上の電位バリアおよび関連するバンド曲げによる妨害を受けずに、電流１４０が接合インターフェース１３４を横断するための手段が備えられる。接合されたインターフェースにおける意図しない電位バリアおよび関連するバンド曲げは、同じ半導体材料からなり（例えばＳｉウェハなど）、同じドープ型のウェハから構成された接合ウェハ対のエネルギーギャップにおけるインターフェース上の欠陥状態による、例えばフェルミレベルピンニングに起因する。例えば１０１３−１０１５ｃｍ−３またはその他のドープレベルまでドープされた２つのｎドープＳｉウェハの間のインターフェース上に存在する電位バリアは意図しないものとされるが、一方でｎドープされたＳｉウェハとｐドープされたＳｉウェハの間で生じる電位バリアは、ｐ−ｎ接合で生じることが知られているバリアであるため意図的であるとされる。同様に、異なる材料ではあるが同様のドープ型の２つのウェハ間の理想的な無欠陥のインターフェースで生じる電位バリアは、特徴的なバンドオフセットにより意図的とされる。例を挙げると、理想的なＳｉとＧａＡｓの表面間でのウェハ共有結合において、ＧａＡｓの伝導帯はＳｉの伝導帯よりもエネルギーが明白に高くなる。大きなバンド曲げがない場合、理想的な接合インターフェースをＧａＡｓ側からＳｉ側に向かって移動する電子は、このインターフェースを自由に通過することができるが、逆方向に移動する電子は電位工程を乗り越えなければならない。ただし、電子がトラップや拡散されることがある欠陥を有するインターフェースの場合はその限りではない。
【００２４】
次に図２Ａを参照すると、酸化物非含有の直接ウェハ接合の第１実施形態には、ウェハ２２０に共有結合された電子ウェハ（ｅｌｅｃｔｒｏｎｉｃ  ｗａｆｅｒ）２１０からなる装置２１１が含まれてもよい。上面部２１４および底面部２１８を有する電子ウェハ２１０は、例えば上面部２１４上に様々な金属化層および誘電体層として配置された金属線で接続された装置２１７からなる集積電気回路２１６などを有する処理ウェハであってもよい。加えて、電子ウェハ２１０は、ウェハ２２０がセンサウェハ（吸収体ウェハとしても知られる）である構造体において、ウェハ２２０で発生する電荷を収集するために、電気回路と連通する集電体２１９を含んでもよい。ウェハ２１０は、接合された装置構造２１１において純粋に機械的支持として作用するＳｉウェハであってもよい。また、ウェハ２１０は、例えば多接合太陽電池構造などの装置における電気的または光電子的な機能を担ってもよい。代替的に、ウェハ２１０は多層金属スタックまたは誘電体層スタックの形成を含む完全なフルフロントのＣＭＯＳ処理が施されてもよい。ウェハ２２０は、装置構造２１１において素粒子や軟Ｘ線の検出のためのセンサウェハとして作用する場合、例えば１０００Ωｃｍ以上、または１０００〜１０，０００Ωｃｍ、または１０，０００〜３０，０００Ωｃｍの抵抗率を有する非常に高抵抗性のＳｉウェハであってもよい。ウェハ２２０は、ｘが０＜ｘ≦１の範囲のＳｉ１−ｘＧｅｘ合金、すなわちＧｅ含有量が０に近い値から純Ｇｅまでの合金のウェハであってもよい。Ｓｉ１−ｘＧｅｘ合金ウェハはバルク合金ウェハか、代替的にはＳｉ基板上のエピタキシャルＳｉ１−ｘＧｅｘ合金層からなるエピタキシャルウェハであってもよい。また、ウェハ２２０は、Ｓｉ基板上のエピタキシャルＳｉＣ層からなるＳｉＣウェハまたはエピタキシャルＳｉＣウェハであってもよい。また、ウェハ２２０は、例えばＧａＡｓ、ＩｎＰ、０＜ｘ≦１のＩｎｘＧａ１−ｘＡｓ、０＜ｘ≦１および０＜ｙ≦１のＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ、ＣｄＴｅ、０＜ｘ≦１のＣｄ１−ｘＺｎｘＴｅからなる半導体リスト中の化合物半導体から構成される化合物半導体ウェハであってもよい。また、ウェハ２２０は、例えばＳｉまたは化合物半導体基板上に成長された、例えばＧａＡｓ、ＩｎＰ、０＜ｘ≦１のＩｎｘＧａ１−ｘＡｓ、０＜ｘ≦１および０＜ｙ≦１のＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ、ＣｄＴｅ、０＜ｘ≦１のＣｄ１−ｘＺｎｘＴｅからなるリストの少なくとも１つの半導体層から構成されるエピタキシャル化合物半導体ウェハであってもよい。低温ウェハ共有結合２３０は、ウェハ２１０の底面部２１８とウェハ２２０の上面部２２４の間で酸化物非含有の接合インターフェースを形成する。
【００２５】
ウェハ接合２３０には、電界２４４が存在する際に、トラップ、再結合センター、または欠陥に関連した意図しないインターフェース上のバリアや、関連するバンド曲げによる妨害を受けることなく、電荷２４０が接合インターフェース２３４を横断することを可能とし、集電体２１９に収集された後に電気回路２１６で処理されるように、インターフェース２３４を横断するように電流を運ぶ手段が備えられる。集電体２１９は、吸収体ウェハ２２０で生成されインターフェース２３４を横断する電荷を収集し、後に読み出し回路で処理および読み出しされるように、例えばピクセル検出器のピクセルを定義することも可能である。
【００２６】
次に図２Ｂを参照すると、酸化物非含有の直接ウェハ接合の第２実施形態２００’は、ウェハ２２０’に共有結合されてなる装置２１１’を含み、双方にはデバイス処理が施されてもよい。上面部２１４’と底面部２１８’を有する電子ウェハ２１０’は、上面部２１４’上に様々な金属化層および誘電体層として配置された金属線で接続された装置２１７’からなる集積電気回路２１６’などを有する処理ウェハであってもよい。加えて、電子ウェハ２１０’は、ウェハ２２０’がセンサウェハである構造体において、ウェハ２２０’で発生する電荷を収集するために、電気回路と連通する集電体２１９’を含んでもよい。ウェハ２１０’は、例えば周知のような完全なＣＭＯＳ処理が施されたＳｉウェハであってもよい。上面部２２４’と底面部２２８’を有する電子ウェハ２２０’は、例えば底面部２２８’上に様々な金属化層および誘電体層として配置された金属線で接続された装置２２７’からなる集積電気回路２２６’と、電気回路２２６’と連通する任意的な集電体２２９’とを有する処理ウェハであってもよい。本実施形態の一態様では、直接接合されたウェハ対２１０’、２２０’は、パワーエレクトロニクス回路が同一チップ上の駆動電子部と集積された構造をなし得る。また、本実施形態の一態様では、ウェハ２２０’は、例えばパワー金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴｓ）などのパワーエレクトロニクス装置を提供するために、ＣＭＯＳ処理が施されたＳｉＣウェハなどであってもよい（例として、Ｓ．Ｄｉｍｉｔｒｉｊｅｖ  ｅｔ．ａｌ．ｉｎ  Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ  Ｒｅｌｉａｂｉｌｉｔｙ  ４３，２２５（２００３）を参照し、開示された内容全体は本件に組み込まれる）。本実施形態の別の態様では、ウェハ２２０’は、例えばＡｌＧａＮ／ＧａＮ多接合をベースとした高電子移動性トランジスタ（ＨＥＭＴｓ）によってパワーエレクトロニクス装置および回路に加工されたＧａＮウェハであってもよい（例として、Ｒ．Ｐｅｎｇｅｌｌｙ  ｅｔ  ａｌ．ｉｎ  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｍｉｃｒｏｗａｖｅ  Ｔｈｅｏｒｙ  ａｎｄ  Ｔｅｃｈｎｉｑｕｅｓ  ６０，１７６４（２０１２）を参照し、開示された内容全体は本件に組み込まれる）。ＧａＮウェハは、ＳｉＣ、サファイヤまたはＳｉ基板上にＧａＮ層とその他のＩＩＩ族窒化層とが形成されてなるエピタキシャルウェハであってもよい。ＳｉＣまたはＧａＮをベースとしたパワーエレクトロニクスの双方の応用において、パワーエレクトロニクスウェハ２２０’は、例えばウェハ２１０’を貫通して延長し、ウェハ２２０’を貫通して延長する貫通ビア２５２’に金属間接合で接合される貫通シリコンビア（ＴＳＶｓ）２５０’によって、ＣＭＯＳ処理が施されたＳｉ駆動エレクトロニクスを有するウェハ２１０’と連通してもよい。直接接合される代わりに、これら貫通ビアはウェハ２１０’の底面部２１８’上の金属ボンドパッド２５４’とウェハ２２０’の上面部２２４’の対応する金属ボンドパッド２５４’と電気的に連通されてもよい。このため、半導体間共有結合２３０’に加え、実施形態２００’には、例えばＣｕ−Ｃｕ接合やＮｉ−Ｎｉ接合などの金属間接合２５８’が含まれ��もよい。
【００２７】
低温ウェハ共有結合２３０’は、ウェハ２１０’の底面部２１８’とウェハ２２０’の上面部２２４’との間で酸化物非含有の接合インターフェース２３４’を提供する。ウェハ接合２３０’には、装置２１１’の機能に影響を及ぼす、意図しない、欠陥に関連したインターフェース上バリアおよび関連するバンド曲げを引き起こす、接合インターフェース２３４’におけるトラップや再結合センターなどの局所化された電子的な欠陥状態を除去または不動態化するための手段が備えられる。すなわち、ウェハ２１０’の半導体層２１５’の機能またはウェハ２２０’の半導体層２２５’の機能は、共有結合２３４’の欠陥の有無による影響を受けない。これが、例えば水素などによって層２１５’、２２５’におけるキャリアの空乏を回避し、拡散を低減または排除して、接合インターフェース２３４’の欠陥を不動態化することの結果である。接合インターフェース２３４’における拡散の低減は、例えば、層２２５’にＨＥＭＴの高移動性層が含まれる場合に重要となる。本実施形態の一態様では、接合インターフェース２３４’を横断する電荷２４０’の輸送は、例えばウェハ２２０’がセンサウェハである場合、ウェハ２１０’、２２０’の間の電気的接続２５８’を横切る電流に加え、電界２４４’の存在下において必要とされる。この場合、局所化された電子的な欠陥状態の排除または不動態化は同等に重要となる。
【００２８】
次に図２Ｃを参照すると、酸化物非含有の直接ウェハ共有結合の第３実施形態２００’’には、ウェハ２１０’’ のウェハ２２０’’への接合が含まれてもよい。上面部２１４’’および底面部２１８’’を有するウェハ２１０’’は、例えば、上面部２１４’’上に様々な金属化層および誘電体層として配置された金属線によって接続された装置２１７’’からなる集積電気回路２１６’’を備えた電子ウェハであってもよい。加えて、電子ウェハ２１０’’は、ウェハ２２０’’がセンサウェハである構造体において、ウェハ２２０’’で発生する電荷を収集するために、電気回路と連通する集電体２１９’’を含んでもよい。ウェハ２１０’’は、例えば、その上面部２１４’’にＣＭＯＳ処理が施されたＳｉウェハであってもよい。上面部２１４’’の反対側に、ウェハ２１０’’は異なるドープ層２６１’’、２６２’’、２６３’’からなるスタック２１５’’から少なくとも１つの層をさらに含んでもよく、少なくとも１つの層はウェハ２１０’’本体（すなわち、ＣＭＯＳ処理が施された基板）のドーピングとは異なるドープ型を有するものとする。任意的に、ウェハ２１０’’は、基板および酸化膜（ｏｘｉｄｅ  ｂｏｘ）が除去されたシリコン・オン・インシュレータ（ＳＯＩ）ウェハなどの薄膜化されたウェハであってもよい。共有結合された構造の製造において、例えば薄膜化や共有結合する際など、薄ウェハを機械的に安定化させる必要がある箇所には必ず、ハンドリングウェハ２４０’’、２４２’’が使用されると考えられている。トラップ、再結合センターまたは欠陥に関連した意図しないインターフェース上バリアによる妨害を受けることなく、電荷が接合インターフェース２３４’’を横切ることを可能にするように、ウェハ２１０’’の底面部２１８’’は、電子的な欠陥を不動態化するために、共有結合の前に任意で低量ドーズの水素が注入されてもよい。
【００２９】
上面部２２４’’と底面部２１８’’を有するウェハ２２０’’は、例えば、０＜ｘ≦１のＳｉ１−ｘＧｅｘ、ＧａＡｓ、ＩｎＰ、０＜ｘ≦１のＩｎｘＧａ１−ｘＡｓ、０＜ｘ≦１および０＜ｙ≦１のＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ、ＣｄＴｅ、０＜ｘ≦１のＣｄ１−ｘＺｎｘＴｅなどを含む異なるドープの半導体層からなるスタック２２５’’のうち、少なくとも１つの元素および／または化合物半導体層からなるウェハであってもよい。また、ウェハ２２０’’は、例えばＳｉまたは化合物半導体基板上にエピタキシャル成長されたスタック２２５’’のうち、少なくとも１つの半導体層からなるエピタキシャル半導体ウェハであってもよい。ウェハ２２０’’は、この場合ハンドリングウェハ２４２’’としても作用する、例えば、真性層２２１’’および、高濃度でドープされた任意のキャップ層２２３’’を有するＧｅウェハであってもよい。共有結合後の低温層分割（ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｌａｙｅｒ  ｓｐｌｉｔｔｉｎｇ）を可能にするために、上面部２２４’’は任意で水素が注入されてもよい（例として、Ｉ．Ｐ．Ｆｅｒａｉｎ  ｅｔ  ａｌ．ｉｎ  Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１０７，０５４３１５（２０１０）を参照し、開示された内容全体は本件に組み込まれる）。また、ウェハ２２０’’は、同様にハンドリングウェハ２４２’’としても作用する、Ｓｉ基板上にエピタキシャル成長されたＧｅ層からなるエピタキシャルＧｅウェハであってもよい。任意的に、Ｇｅ層は高濃度でドープされたＧｅコンタクト層２２３’’の上にドープされていないＧｅ層２２１’’を含んでもよい。代替的には、ウェハ２２０’’は、例えばハンドリングウェハ２４２’’としても作用するＧａＡｓ基板上の、高濃度でドープされたコンタクト層の上にドープされていない層を均等に含むエピタキシャルＩｎｘＧａ１−ｘＡｓ層からなるエピタキシャルウェハであってもよい。トラップ、再結合センターまたは欠陥に関連した意図しないインターフェース上バリアおよび関連するバンド曲げによる妨害を受けることなく、電荷が接合インターフェース２３４’’を横断することを可能にするように、ウェハ２１０’’の上面部２２５’’は、電子的な欠陥を不動態化するために、共有結合の前に任意で低量ドーズの水素が注入されてもよい。
【００３０】
実施形態２００’’の例示的実施態様は、任意の層スタック２２５’’’を有する任意的に薄膜化されたセンサウェハ２２０’’’に共有結合された任意のＳｉ層スタック２１５’’を有する読み出しウェハ２１０’’から形成された装置構造２１１’’によって提供されるピクセル検出器であってもよい。薄膜化センサウェハ２２０’’’は、例えば、接合前に水素が注入されたウェハ２２０’’の上面部を低温ウェハ分割することで得ることができる（例として、Ｉ．Ｐ．Ｆｅｒａｉｎ  ｅｔ  ａｌ．ｉｎ  Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１０７，０５４３１５（２０１０）を参照し、開示された内容全体は本件に組み込まれる）。ウェハ分割後、薄い接合ウェハ２２０’’は、底面部２２３’’を平面状にするために、任意的な機械的研磨が施されてもよい。代替的に、ウェハ２２０’’がエピタキシャルウェハの場合、基板２４２’’を除去することで薄膜化ウェハを得ることも可能である。電気コンタクト層として作用する層２２３’’を除き、任意的な層スタック２１５’’および２２５’’は低濃度でドープ（高抵抗）されることが望ましい。低濃度のドーピングにより、層スタック２１５’’ 、２２５’’は、層２２３’’と集電体２１９’’の間で十分な電圧が印加されると、実質的に自由キャリアが空乏する。これにより、センサ層スタック２２５’’’への放射線入射によって発生する電荷は、ドリフトによりスタック２２５’’’、接合インターフェース２３４’’およびスタック２１５’’’を横断し、集電体２１９’’に収集される。
【００３１】
実施形態２００’’の別の例示的実施態様では、共有結合後に付加的に層スタック２１５’’、２２５’’、２２５’’’をパターニングし、任意で層スタック２２５’’を薄膜化することで形成されたピクセル検出器であってもよい。ピクセル検出器においてピクセル２３２’’は、ウェハ２２０’’の層スタック２２５’’、２２５’’’と、接合インターフェース２３４’’と、ウェハ２１０’’の層スタック２１５’’を貫通してピクセルが電気的に隔離されるように、エッチングすることで形成される。集電体は、ここでは高濃度にドープされてもよいとされる層２６１’’と直接連通する。ピクセル検出器２１１’’は、層スタック２２５’’、２２５’’’において光子によって生成される信号を増幅するために、ここでは高濃度でｎドープされたＳｉ層２６１’’、真性Ｓｉ増倍層（ｉｎｔｒｉｎｓｉｃ  Ｓｉ  ｍｕｌｔｉｐｌｉｃａｔｉｏｎ  ｌａｙｅｒ）２６２’’およびｐドープされたＳｉ電荷層２６３’’を含みうる層スタック２１５’’によって形成された読み出しウェハ２１０’’に、例えばアバランシェ領域などを含んでもよい。センサ層の直接エピタキシャル成長に必要とされる通常の基板温度よりもかなり低い温度で形成されるウェハ接合２３０’’を利用して、センサ層スタック２２５’’、２２５’’’は読み出しと連通するため、ピクセル検出器２１１’’はウェハ２１０’’の標準的なＣＭＯＳ処理によって形成される読み出しに適合するように製造される。共有結合は、室温または室温から３００℃の温度範囲で行われてもよい。ピクセル検出器２１１’’が近赤外要撮像に使用される場合、センサ層スタック２２５’’、２２５’’’は、例えば高濃度にｐドープされたＧｅ層２２３’’と真性（非ドープ）Ｇｅ吸収体層２２１’’から構成されてもよい（例として、Ｊ．Ｍｉｃｈｅｌ  ｅｔ  ａｌ．ｉｎ  Ｎａｔｕｒｅ  Ｐｈｏｔｏｎｉｃｓ  ４，５２７（２０１０）を参照し、開示された内容全体は本件に組み込まれる）。接合インターフェース２３４’’における局所化状態は、好ましくは水素によって電気的に不活性となるように不動態化され、これにより、吸収体層２２１’’に光が入射することで生成される電荷が、それらが倍増される読み出しウェハ２１０’’のアバランシェ領域２６２’’へと妨害されることなく確実に流れるこことができる。また別の適したセンサウェハは、高濃度にｐドープされたＩｎｘＧａ１−ｘＡｓコンタクト層２２３’’の上に真性ＩｎｘＧａ１−ｘＡｓ吸収体層２２１’’を有する層スタック２２５’’、２２５’’’から構成されてもよい。接合インターフェース２３４’’で、インターフェース上の電荷の流れを妨げ得る大きなバンドオフセットが生じるのを防ぐために、Ｉｎの含有量ｘは約０．２以下に維持されることが望ましい。さらに、Ｉｎの含有量が低いことは、共有結合２３０’’の形成後は除去することが可能なＧａＡｓ基板２４２’’上にＩｎＧａＡｓをエピタキシャルに成長させるためには望ましい。吸収体層２２１’’の、好適には直接遷移型半導体からなるその他の材料の組み合わせは、ＧａＡｓ、ＩｎＰおよびそれらの合金や、接合２３０’’が形成されたら除去することが可能な、例えばＩｎＳｂ基板２４２��’上にエピタキシャル成長することが可能な、例えばＣｄＴｅやＣｄ１−ｘＺｎｘＴｅなどの、赤外線、可視光、紫外線または軟Ｘ線の撮像に適切なものであってもよい。
【００３２】
実施形態２００’’のその他の実施態様では、読み出し回路２１５’’は、アバランシェ倍増層２６１を有さない、集電体２１９’’と連通するドープされた単Ｓｉ層２６１’’からなる。センサウェハスタック２２５’’、２２５’’’は、０≦ｘ≦１のＳｉ１−ｘＧｅｘ、ＧａＡｓ、ＩｎＰ、０＜ｘ≦１のＩｎｘＧａ１−ｘＡｓ、０＜ｘ≦１および０＜ｙ≦１のＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ、ＣｄＴｅ、０＜ｘ≦１のＣｄ１−ｘＺｎｘＴｅ、ＨｇｘＣｄ１−ｘＴｅ、ＳｉＣ及びダイアモンドからなる好適な半導体のリストから選択された、赤外線、可視または紫外線撮像に適した半導体であればどれでも使用することが可能な、例えばｐ−ｉ−ｎ構造を形成する１つの付加的なドープ層からなる。
【００３３】
次に図３Ａを参照すると、トラップ、再結合センターまたは欠陥に関連した意図しないインターフェース上バリアや関連するバンド曲げによる妨害を受けずに、接合インターフェース３３４を横断する電荷輸送のための酸化物非含有の直接ウェハ接合を実現する実施形態３００は、（１）上面部３１４および底面部３１８を有するウェハ３１０を提供する工程と、（２）例えば、研削や化学機械的研磨などにより底面部３１８を平面加工することで、例えば酸化物間接合などにより上面部３１４にハンドリングウェハを任意で接合した後に、ウェハ３１０の厚みを大幅に低減することを可能にする工程を含む。平面加工およびハンドリングウェハの接合は、ウェハ３１０が底面部３１８上の少なくとも１つのエピタキシャル層からなるエピタキシャルウェハである場合は任意で省略されてもよく、（３）注入工程３５０では、水素原子３５４を平均深度３５６（例えば、２００〜５００ｎｍ、好ましくは１００〜２００ｎｍ、より好ましくは１０〜１００ｎｍまたは１〜１０ｎｍ）まで注入し、（４）共有結合のための第１表面として用いられるように、底面部３１８が粒子のない状態にウェハ３１０を洗浄し、（５）例えば湿式化学またはドライエッチングまたは双方を組み合わせて、底面部３１８上の酸化物を除去し、（６）上面部３２４および底面部３２８を有するウェハ３２０を提供し、（７）例えば酸化物間接合などにより底面部３２８にハンドリングウェハを任意で接合した後に、例えば、研削や化学機械的研磨などにより上面部３２４を平面加工する。平面加工およびハンドリングウェハの接合は、ウェハ３２０が上面部３２４上の少なくとも１つのエピタキシャル層からなるエピタキシャルウェハである場合は任意で省略されてもよく、（８）共有結合のための第２表面として用いられるように、上面部３２４が粒子のない状態にウェハ３２０を洗浄し、（９）ウェハ３１０の底面部３１８をウェハ３２０の上面部３２４に酸化物非含有の低温共有結合３３０によって接合し、（１０）例えばダングリングボンドなどから形成されるトラップや再結合センターなどのいかなる点欠陥３５８をも不動態化し、そのような点欠陥によって誘発されるいかなる意図しないインターフェース上の電位バリアや関連するバンド曲げをも除去するために、アニールを非常に低温（例えば１００〜４００℃の範囲、また好ましくは２００〜３００℃の範囲）で施すことで、注入された水素原子３５４をインターフェース３３４に向けて拡散する。不可避的なウェハのねじれや傾斜を原因とする転位（例として、Ｔ．Ａｋａｔｓｕ  ｅｔ  ａｌ．ｉｎ  Ｊ．Ｍａｔ．Ｓｃｉ．３９，３０３１（２００４）を参照し、開示された内容全体は本件に組み込まれる）もまた、同様にそれらのコアに水素を拡散することで不動態化される（例として、Ａ．Ｌｏｓｈａｃｈｅｎｋｏ  ｅｔ  ａｌ．  ｉｎ  Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．Ｃ  １０，３６（２０１３）を参照し、開示された内容全体は本件に組み込まれる）。
【００３４】
工程（３）〜（５）の順序は、例えば水素注入工程が行われる場所や方法などに応じた特段の必要性に応じて入れ替えられてもよい。工程（３）における水素の注入は、例えば、低電圧アーク放電または誘電結合型高周波プラズマ放電によって生成された低エネルギー水素プラズマなどによって実現される。１００Ａに至る高い放電電流と２０〜３５Ｖの低い電圧を有するアーク放電は、表面の酸化物除去が可能なＳｉウェハの低温プラズマ洗浄で周知であり、ウェハ３１０の底面部３１８に入射する約２０ｅＶかそれ以下のイオンエネルギーにおおよそ相当する（例として、米国特許Ｎｒ．５，３０８，９５０を参照し、開示された内容全体は本件に組み込まれる）。２０ｅＶのイオンエネルギーは、ＣＣＲテクノロジー（www.ccrtechnology.de/products.php）の誘電結合型Ｃｏｐｒａ  ＤＮ  ２５０ＣＦプラズマ源を用いて容易に実現することができる。３０Ａの放電電流と３０Ｖの電圧と過度のプラズマ曝露では、水素はＳｉ表面より２００ｎｍ下の深度まで観察されている（例として、Ｊ．Ｒａｍｍ  ｅｔ  ａｌ．ｉｎ  ティンＳｏｌｉｄ  Ｆｉｌｍｓ  ２２８，２３（１９９３）を参照し、開示された内容全体は本件に組み込まれる）。これらプラズマ源はどちらも接合システムの起動モジュールに取り付けられてもよく、酸化物のドライエッチングやスパッタリングによる表面水素の除去に用いられてもよい。このような動作モードでは、工程（４）が工程（３）の前に行われ、ウェハ３１０が高真空ツール内に挿入される前に、表面３１８の湿式化学除去および水素不動態化と任意で組み合わされる。
【００３５】
２０ｅＶから２０ｋｅＶの範囲の水素の低エネルギー注入は、例えば、Ｆ−１３７９０Ｐｅｙｎｉｅｒ−Ｆｒａｎｃｅのイオンビームサービス（http://www.ion-beam-services.com）でも提供されている。この工程は接合ツールの外で行われ、一連の工程（３）〜（５）は通常通リに行われてもよい。
【００３６】
注入が接合ツール内で行われる場合において、プラズマを含んだ低エネルギー水素に曝露されている際に、表面が疎水性になるのを防ぐために、注入工程が終わりに近づいたら水素を切り、例えば純Ｈｅプラズマなどに表面を曝すことが望ましい。インターフェースの欠陥を不動態化のために、インターフェース３３４上のダングリングボンドの数に応じて、水素原子の注入３５４のドーズは低く維持することが好ましい。インターフェース３３４に１つの転位ネットワークしか存在しない場合、最も低いドーズが用いられる。例えば、この場合では１０１１−１０１２ａｔ／ｃｍ２または１０１２−１０１３ａｔ／ｃｍ２または１０１３−１０１４ａｔ／ｃｍ２の範囲のドーズで十分とされる。厚みに応じて、アモルファス中間層が不動態化されるには、例えば、１０１４−１０１５ａｔ／ｃｍ２または１０１５−１０１６ａｔ／ｃｍ２の幾分高いドーズが必要となる。しかし、いかなる場合でも、注入（例として、Ａ．Ｄｏｍｍａｎｎ  ｅｔ  ａｌ．ｉｎ  Ｊ．Ｐｈｙｓ．Ｄ：Ａｐｐｌ．Ｐｈｙｓ．２８，Ａ１４４−Ａ１４８（１９９５）を参照し、開示された内容全体は本件に組み込まれる）またはその後の低温接合後アニール（例として、Ｑ．−Ｙ．Ｔｏｎｇ  ｅｔ  ａｌ．ｉｎ  Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６４，６２５（１９９４）を参照し、開示された内容全体は本件に組み込まれる）において、気泡発生を防ぐのに十分低いドーズを用いることが好ましい。
【００３７】
接合インターフェースに向けて水素拡散を行うために必要な接合後アニールは、アニール温度１００〜１５０℃でアニール時間約１日、好ましくは約１５０〜２００℃で１時間、または２００〜３００℃で数分、または３００〜４００℃で約１分の範囲で行われてもよい。
【００３８】
次に図３Ｂを参照すると、トラップ、再結合センターまたは欠陥に関連した意図しないインターフェースバリアおよび関連するバンド曲げによる妨害を受けることなく、接合インターフェース３３４’を電荷が横断することが可能な酸化物非含有の直接ウェハ接合を実現するための実施形態３００’は、（１）上面部３１４’および底面部３１８’を有するウェハ３１０’を提供する工程と、（２）例えば、研削や化学機械的研磨などにより底面部３１８’を平面加工することで、例えば酸化物間接合などにより上面部３１４’にハンドリングウェハを任意で接合した後に、ウェハ３１０’の厚みを大幅に低減することを可能にする工程を含む。平面加工およびハンドリングウェハの接合は、ウェハ３１０’が底面部３１８’上の少なくとも１つのエピタキシャル層からなるエピタキシャルウェハである場合は任意で省略されてもよく、（３）注入工程３５０’では、水素原子３５４’を平均深度３５６’（例えば、２００〜５００ｎｍまたは１００〜２００ｎｍ、好ましくは１０〜１００ｎｍまたは１〜１０ｎｍ）まで注入し、（４）共有結合のための第１表面として用いられるように、例えば湿式化学またはドライエッチングまたは双方を組み合わせて、底面部３１８’が粒子のない状態にウェハ３１０’を洗浄し、（５）底面部３１８’上の酸化物を除去し、（６）上面部３２４’および底面部３２８’を有するウェハ３２０’を提供し、（７）例えば酸化物間接合などにより底面部３２８’にハンドリングウェハを任意で接合した後に、例えば、研削や化学機械的研磨などにより上面部３２４’を平面加工する。平面加工およびハンドリングウェハの接合は、ウェハ３２０’が上面部３２４’上の少なくとも１つのエピタキシャル層からなるエピタキシャルウェハである場合は任意で省略されてもよく、（８）注入工程３５０’’では、水素原子３５４’’を平均深度３５６’’（例えば、２００〜５００ｎｍまたは１００〜２００ｎｍ、好ましくは１０〜１００ｎｍまたは１〜１０ｎｍ）まで注入し、（９）共有結合のための第２表面として用いられるように、上面部３２４’が粒子のない状態にウェハ３２０’を洗浄し、（１０）上面部３２４’上の酸化物を除去し、（１１）ウェハ３１０’の底面部３１８’をウェハ３２０’の上面部３２４’に酸化物非含有の低温共有結合３３０’によって接合し、（１０）例えばダングリングボンドなどから形成されるトラップや再結合センターなどのいかなる点欠陥３５８’をも不動態化し、そのような点欠陥によって誘発されるいかなる意図しないインターフェース上の電位バリアや関連するバンド曲げをも除去するために、アニーリングを非常に低温で施すことで、注入された水素原子３５４’をインターフェース３３４’に向けて拡散する。不可避的なウェハのねじれや傾斜を原因とする転位（例として、Ｔ．Ａｋａｔｓｕ  ｅｔ  ａｌ．ｉｎ  Ｊ．Ｍａｔ．Ｓｃｉ．３９，３０３１（２００４）を参照し、開示された内容全体は本件に組み込まれる）もまた、同様にそれらのコアに水素を拡散することで不動態化される（例として、Ａ．Ｌｏｓｈａｃｈｅｎｋｏ  ｅｔ  ａｌ．  ｉｎ  Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．Ｃ  １０，３６（２０１３）を参照し、開示された内容全��は本件に組み込まれる）。
【００３９】
注入およびアニール工程は、例えば、実施形態３００で説明されたものと同様の方法で行われてもよい。
【００４０】
次に図４を参照すると、トラップ、再結合センターまたは欠陥に関連した意図しないインターフェースバリアおよび関連するバンド曲げによる妨害を受けることなく、接合インターフェース４３４を電荷が横断することが可能な酸化物非含有の直接ウェハ接合を実現するための実施形態４００は、（１）上面部４１４および底面部４１８を有するウェハ４１０を提供する工程と、（２）例えば、研削や化学機械的研磨などにより底面部４１８を平面加工することで、例えば酸化物間接合などにより上面部４１４にハンドリングウェハを任意で接合した後に、ウェハ４１０の厚みを大幅に低減することを可能にする工程を含む。平面加工およびハンドリングウェハの接合は、ウェハ４１０が底面部４１８上の少なくとも１つのエピタキシャル層からなるエピタキシャルウェハである場合は任意で省略されてもよく、（３）共有結合のための第１表面として用いられるように、底面部４１８が粒子のない状態にウェハ４１０を洗浄し、（４）例えば湿式化学またはドライエッチングまたは双方を組み合わせて底面部４１８上の酸化物を除去し、（５）注入工程４５０で、例えば、距離４５５だけ間隔をおいた幅４５３のパッチの形態のマスクを通して、選択的に水素原子４５４を平均深度４５６（例えば、２００〜５００ｎｍまたは１００〜２００ｎｍ、好ましくは１０〜１００ｎｍまたは１〜１０ｎｍ）まで注入し、（６）上面部４２４および底面部４２８を有するウェハ４２０を提供し、（７）例えば酸化物間接合などにより底面部４２８にハンドリングウェハを任意で接合した後に、例えば、研削や化学機械的研磨などにより上面部４２４を平面加工し、これにより任意的にウェハ４２０の厚みを大幅に低減する。平面加工およびハンドリングウェハの接合は、ウェハ４２０が上面部４２４上の少なくとも１つのエピタキシャル層からなるエピタキシャルウェハである場合は任意で省略されてもよく、（８）共有結合のための第２表面として用いられるように、上面部４２４が粒子のない状態にウェハ４２０を洗浄し、（９）ウェハ４１０の底面部４１８をウェハ４２０の上面部４２４に酸化物非含有の低温共有結合４３０によって接合し、（１０）例えばダングリングボンドなどから形成されるトラップや再結合センターなどのいかなる点欠陥４５８をも不動態化し、そのような点欠陥によって誘発されるいかなる意図しないインターフェース上の電位バリアや関連するバンド曲げをも除去するために、アニーリングを非常に低温で施すことで、注入された水素原子４５４をインターフェース４３４に対して平行に横方向および縦方向に拡散する。不可避的なウェハのねじれや傾斜を原因とする転位（例として、Ｔ．Ａｋａｔｓｕ  ｅｔ  ａｌ．ｉｎ  Ｊ．Ｍａｔ．Ｓｃｉ．３９，３０３１（２００４）を参照し、開示された内容全体は本件に組み込まれる）もまた、同様にそれらのコアに水素を拡散することで不動態化される（例として、Ａ．Ｌｏｓｈａｃｈｅｎｋｏ  ｅｔ  ａｌ．  ｉｎ  Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．Ｃ  １０，３６（２０１３）を参照し、開示された内容全体は本件に組み込まれる）。
【００４１】
注入およびアニール工程は、例えば、実施形態３００で説明されたものと同様の方法で行われてもよい。
【００４２】
次に図５を参照すると、ウェハ接合のプロセスフローは以下の工程を含む：（５１０）任意でデバイス処理が施されたウェハを提供し、（５１２）例えば、接着剤やポリマー中間層などによる一時的な接合、もしくは酸化物間接合などの永久的な接合による、任意でデバイス処理が施されたウェハのハンドリングウェハへの接合を任意で提供し、（５１４）任意でデバイス処理が施されたウェハを、例えば５０＝２００μｍまたは２０〜５０μｍまたは好ましくは１０〜２０μｍの厚さに薄膜化し、（５１６）任意で薄膜化されたウェハに、０．５〜１ｎｍまたは０．２〜０．５ｎｍの範囲の表面粗さを提供するように、任意的な化学機械的研磨を施し，（５１８）共有結合に適した表面を形成するために、例えば湿式化学洗浄などにより、ウェハ表面から粒子汚染を除去し、（５２０）好ましくは１００〜２００ｎｍまたは２００〜５００ｎｍ、または１〜１０ｎｍまたは１０〜１００ｎｍの平均深度まで、低エネルギープラズマで浅く水素注入を行い、（５２２）例えば、湿式化学エッチングやプラズマエッチングによって、任意で薄膜化されたウェハ表面の酸化物を除去し、（５２４）永久的な酸化物非含有のウェハ共有結合で、任意的に上記工程５１０〜５２２のいずれかを経たウェハにウェハ接合を行い、（５２６）任意的にハンドリングウェハを剥離し、（５２８）アニール温度１００〜１５０℃で例えば約１日、１５０〜２００℃で１時間、２００〜３００℃で１５分、また最高で３００〜４００℃で約２分の範囲、すなわち、接合インターフェースに注入された水素を拡散し、接合インターフェースを横断する電荷の効率的な収集の妨げとなる、トラップおよび再結合センターを不動態化し、意図しないバリアおよび関連するバンド曲げを除去するために十分な時間、永久的に接合されたウェハに低温アニールを施す。
【００４３】
任意的に、例えば、工程５１８と５２０、工程５２０と５２２などの、５１０〜５２８のいくつかの工程の順序が入れ替えられてもよい。さらに、例えば、水素が例えばアルゴンからなる放電ガスに添加されたプラズマエッチング工程によって、表面の酸化物が除去される場合、工程５２０と５２２をまとめることも可能である。疎水性の表面を接合することは望ましくないため、いかなる水素もウェハ表面から除去することが好ましい。これは、例えば放電ガスの水素をスイッチオフしたり、より効率的には、放電ガスを例えばＨｅに変え、波及効果を基にした反跳インプランテーション（ｒｅｃｏｉｌ  ｉｍｐｌａｎｔａｔｉｏｎ）を利用することで、水素をウェハの表面から内部に送ったりすることで実現可能となる（例として、Ｍ．Ｒ．Ｔｅｓａｕｒｏ  ｅｔ  ａｌ．  ｉｎ  Ｓｕｒｆ．  Ｓｃｉ．４１５，３７（１９９８）を参照し、開示された内容全体は本件に組み込まれる）。
【００４４】
反跳インプランテーションと組み合わされた、例えばＨｅによる表面の水素のスパッタ除去は、希ＨＦ浸漬による水素不動態化が施された後、洗浄な親水性のＳｉ表面の形成などに用いることもできる。あるいは、表面の水素を効率的に除去するために、反跳インプランテーションと組み合わせて、混合されたＨｅ／Ｈプラズマが用いられてもよく、好ましくは、親水性表面を補償するためにその後に純Ｈｅプラズマ工程が行われる。
【００４５】
次に図６Ａ〜６Ｄを参照すると、トラップ、再結合センターまたは欠陥に関連した意図しないインターフェースバリアおよび関連するバンド曲げによる妨害を受けることなく、接合インターフェースを電荷が横断することを可能とする、少なくとも１つの薄膜化ウェハの直接ウェハ接合を実現するための実施形態６００は、それぞれが多数のサブ工程からなる以下のさらなる工程を含む。
【００４６】
（１）任意で縁がトリムされ、周知の方法（例として、Ｊ．Ｂｕｒｇｇｒａｆ  ｅｔ  ａｌ．  ｉｎ  ＥＣＳ  Ｔｒａｎｓａｃｔｉｏｎｓ  ６４，９５（２０１４）を参照し、開示された内容全体は本件に組み込まれる）で洗浄された、上面部６１４および底面部６１８を有するウェハ６１０を提供する。ウェハ６１０は、例えば、上面部６１４上に様々な金属化層および誘電体層として配置された金属線で接続された装置６１７からなる集積電気回路６１６と、電気回路６１６と連通する任意の集電体６１９とを有する処理ウェハであってもよい。表面６１４は、電気回路６１６と連通し、適切な方法で接触されると（図６Ｄを参照）外部との電気接続を提供する、当技術分野で周知のようにフィールド酸化物６１５の領域によって隔離される金属パッドを含んでもよい。表面６１４、例えば酸化物層に蒸着され、その後に化学機械的研磨を施すことで平面加工されていてもよい。さらに、表面酸化物６２９を含む上面部６２４と、底面部６２８を有するハンドリングウェハ６２０を提供する（図６Ａ）。
【００４７】
（２）表面６１４および６２８を例えばプラズマ活性化工程で活性化した後に形成される、接着剤を必要としない永久接合で、ウェハ６１０とウェハ６２０との間で強力な接合を提供する（例として、Ｔ．Ｐｌａｃｈ  ｅｔ  ａｌ．ｉｎ  Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１１３，０９４９０５（２０１３）を参照し、開示された内容全体は本件に組み込まれる）。永久ウェハ接合６３０は融着であってもよく、ウェハ６２０とハンドリングウェハ６１０の間の接合インターフェース６３４は実質的に酸化物間インターフェースであってもよい（図６Ｂ）。また、接合強度を高めるために、永久ウェハ接合６３０は、低温接合後アニールが好適には１００〜１５０℃、１５０〜２００℃、または２００〜３００℃の温度範囲で任意で施されてもよい。
【００４８】
（３）接合に適した表面を形成するために、研削により、例えば５０〜２００μｍまたは２０〜５０μｍまたは１０〜２０μｍの厚さに薄膜化し、化学機械的研磨によって０．５〜１ｎｍまたは０．２〜０．５ｎｍの範囲内の粗さを有する平滑な底面部６１８’を提供し、例えば湿式化学洗浄により、薄膜化されたウェハ６１０’の表面６１８’から粒子汚染を除去する（図６Ｃ）。任意で、例えば、好ましくは２００〜５００ｎｍまたは１００〜２００ｎｍ、より好ましくは１０〜１００ｎｍまたは１〜１０ｎｍの平均深度で、表面６１８’に浅い水素注入を施す。
【００４９】
（４）湿式化学洗浄またはプラズマエッチングにより、表面６１８’から酸化物を除去し、ハンドリングウェハ６２０に接合された薄膜化ウェハ６１０’の表面６１８’を、永久的な酸化物非含有のウェハ共有結合６３０’で、（１）〜（３）のいずれか１つまたは（１）〜（３）の複数の工程を経たウェハ６２０’に接合し、ウェハスタック６０５を形成する。ウェハスタック６０５は、好ましくは１００〜１５０℃または１５０〜２００℃、または２００〜３００℃、または最高で３００〜４００℃の温度範囲で、接合インターフェース６３４’に注入された水素を拡散し、接合インターフェース６３４’を横断する電荷キャリアの効率的な収集を妨害するトラップや再結合センターを不動態化し、意図しないバリアおよび関連するバンド曲げを除去するのに十分な時間、任意でアニールが施されてもよい。本実施形態の一態様では、ハンドリングウェハ６２０は任意で処理が施されたウェハ６１０に永久接合されてもよく、ウェハは任意で薄膜化され、コンタクトパッドがワイヤまたはバンプボンディングによりプリント回路板などにアクセスおよび接続して外部と連通するように、薄膜化ウェハ６２０および酸化物層６２９を貫通する窓部が形成されてもよい。本実施形態の別の態様では、永久接合６３０されたハンドリングウェハ６２０は、金属パッド６１３と電気接触を提供する貫通シリコンビア（ＴＳＶ）６５０が備えられてもよい（図６Ｄ）。ＴＳＶと連通するコンタクトパッド６５２は、例えばプリント回路板（ＰＣＢ）などを介して外部とさらに連通されてもよい。ハンドリングウェハ６２０によってウェハスタック６０５を機械的に安定化する必要がない本実施形態のさらなる態様では、例えば研削またはエッチングにより永久接合６３０のインターフェース６３４を露出して、ハンドリングウェハ６２０は完全に除去されてもよく、ウェハ６１０の表面６１４にあらゆる付加的な処理工程を経てもよい。ウェハ６２０’もまた同様に、例えば剥離（例として、Ｉ．Ｐ．Ｆｅｒａｉｎ  ｅｔ  ａｌ．ｉｎ  Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１０７，０５４３１５（２０１０）を参照し、開示された内容全体は本件に組み込まれる）や、ウェハ６２０’がエピタキシャルウェハの場合は基板除去による薄膜化などの付加的な処理工程を経てもよい。
【００５０】
酸化物非含有の不動態化された接合ウェハインターフェースの応用例
本発明の接合ウェハは、以下に説明される応用の方法に組み込まれると共に、用いられる。  
【００５１】
（Ｓｉ基板上の高効率化合物半導体太陽電池）
本発明の接合ウェハのアプローチは、化合物半導体層のスタックが酸化物非含有の導電性共有結合でＳｉ基板上に接合された多接合太陽電池に用いられる。軽量かつ機械的に安定したＳｉ基板上のこれら高効率太陽電池は、宇宙での用途または地上太陽電池などで用いられ、Ｓｉ基板の高い熱伝導性によってヒートシンクの製造を容易にする。
【００５２】
（フォトニックデバイスのＳｉＣＭＯＳとの集積）
本発明の接合ウェハのアプローチは、高集積電子ＣＭＯＳ回路に光電子およびフォトニックな機能性を組み合わせたシステムでも用いることができる。使用することで、例えば、レーザー集積ＩＩＩ−Ｖ化合物半導体の、例えば、全体的に処理されたＳｉＣＭＯＳウェハを有するオプトカプラ、スイッチ、モジュレータや導波路など、他の光電子装置と共に安定した操作などが可能となる。
【００５３】
（高解像度高効率撮像装置の一例）
本発明の接合ウェハのアプローチは、素粒子および電磁放射の検出や高解像度撮像のためのシステムおよび方法で用いられる。水素によって不動態化された酸化物非含有の共有結合インターフェースを横切る電荷輸送は、インターフェース上のトラップ、再結合センターまたは意図せずに導入された電位バリアおよびバンド曲げによる妨害を受けないため、ＣＭＯＳ処理が施された読み出しウェハに接合された吸収体ウェハ内で生成された電荷の効率的な収集が、システムおよび方法によって可能となる。
【００５４】
ピクセル検出器は、接合インターフェースに入射したすべての電荷パルスを収集するため、接合インターフェースでの望ましくない拡散による影響を受けない優れた空間分解能と、単粒子だけでなく単光子の検出性能を有する。電磁放射検出のためのピクセル検出器は、読み出しウェハに共有結合された吸収体層スタックの種類に応じて、赤外線、可視光、紫外線、軟Ｘ線から硬Ｘ線のスペクトル領域にまで至る幅広い範囲を網羅する。また、任意で読み出しウェハに組み込まれたアバランシェ領域によって、低エネルギー放射の電荷増倍を可能にする。
【００５５】
以下の米国特許文献、外国特許文献およびその他の公開文書は、参照により、本件に記載されたかのように本件に組み込まれ、依拠される。
米国特許文献
６，７８７，８８５  Ｂ２  ９／２００４  Ｅｓｓｅｒ他
５，３０８，９０５        ５/１９９４  Ｒａｍｍ他
２００６／００２１５６５  Ａ１  ２／２００６  Ｚａｈｌｅｒ他
その他の特許文献
ＷＯ２０１６／０９７８５０  １２／２０１５  ｖｏｎ  Ｋａｎｅｌ他
公開文書
J. W. Matthews
et al., “Accommodation of misfit across the interface between crystals of
semiconducting elements or compounds”, Journal of Applied Physics 41, 3800
(1970)
K. Tanabe et
al., “III-V/Si hybrid photonic devices by direct fusion bonding”, Scientific
Reports 2, 349 (2012)
A. Talneau et
al., “Atomic-plane-thick reconstruction across the interface during
heteroepitaxial bonding of InP-clad quantum wells on silicon”, Applied Physics
Letters 102, 212101 (2013)
H. Takagi et
al., “Transmission electron microscope observations of Si/Si interface bonded
at room temperature by Ar beam surface activation”, Japanese Journal of Applied
Physics 38, 1589-1594(1999)
M.M.R. Howlader
et al., “Investigation of the bonding strength and interface current of
p-Si/n-GaAs wafers bonded by surface activated bonding at room temperature”,
Journal of Vacuum Science and Technology B19, 2114-2118(2001)
C. Flotgen et
al., “Novel surface preparation methods for covalent and conductive bonded
interfaces fabrication”, ECS Transactions 64, 103-110 (2014)
S. Bengtsson et
al., “Interface charge control of directly bonded silicon structures”, Journal
of Applied Physics 66, 1231-1239 (1989)
G. W. Trucks et
al., “Mechanism of HF etching of silicon surfaces: A theoretical understanding
of hydrogen passivation”, Physical Review Letters 65, 504-507 (1990)
A. Dommann et
al., “X-ray curve characterization of homo-epitaxial layers on silicon
deposited after DC hydrogen cleaning”, Journal of Physics D: Applied Physics
28, A144-A148 (1995)
Q.-Y. Tong et
al., “Hydrophobic silicon wafer bonding”, Applied Physics Letters 64, 625-627
(1994)
P. Gupta et
al., “Hydrogen desorption kinetics from monohydride and dihydride species on
silicon surfaces”, Physical Review B 37, 8234-8243 (1998)
A. M. Fecioru
et al., “Silicon layer transfer by hydrogen implantation combined with wafer
bonding in ultrahigh vacuum”, Applied Physics Letters 89, 192109 (2006)
M. R. Tesauro
et al., “Removal of hydrogen from 2H::Si(100) by sputtering and recoil
implantation: investigation of an RPCVD growth mechanism”, Surface Science 415,
37-47 (1998)
A. Reznicek et
al., “Comparative TEM study of bonded silicon/silicon interfaces fabricated by
hydrophilic, hydrophobic and UHV wafer bonding”, Materials Chemistry and
Physics 81, 277-280 (2003)
T. Akatsu et
al., “Dislocation structure in low-angle interfaces between bonded Si (001)
wafers”, Journal of Material Science 39, 3031-3039 (2004)
J. I. Pankove
et al., “Amorphous silicon as a passivant for crystalline silicon”, Applied
Physics Letters 34, 156-157 (1979)
A. Loshachenko
et al., “Impact of hydrogen on electrical levels and luminescence of
dislocation network at the interface of hydrophilically bonded silicon wafers”,
Physica Status Solidi C 10, 36-39 (2013)
T. Jiang et
al., “Hydrogenation of interface states at a clean grain boundary in the direct
silicon bonded wafer”, Physica Status Solidi A 209, 990-993 (2012)
S. Dimitrijev
et al., “Advances in SiC powe MOSFET technology”, Microelectronics Reliability
43, 225-233 (2003)
R. Pengelly et
al., “A review of GaN on SiC high electron-mobility power transistors and MMICs”,
IEEE Transactions on Microwave Theory and Techniques 60, 1764-1783 (2012)
I. P. Ferain et
al., “Low temperature exfoliation process in hydrogen-implanted germanium
layers”, J. Appl. Phys. 107, 054315 (2010)
J. Michel et
al., “High-performance Ge-on-Si photodetectors” Nature Photonics 4, 527-534
(2010)
http://www.ccrtechnology.de/products.php
J. Ramm et al.,
“Hydrogen cleaning of silicon wafers. Investigation of the wafer surface after
plasma treatment”, Thin Solid Films 228, 23-26 (1993)
J. Burggraf et
al., “Monolithic thin wafer stacking using low temperature direct bonding”, ECS
Transactions 64, 95-101 (2014)
T. Plach et
al., “Mechanisms for room temperature direct wafer bonding”, Journal of Applied
Physics 113, 094905 (2013)
http://www.ion-beam-services.com
【００５６】
上記で挙げられた特許及び文献は、別段の記載のない限り、本開示に反しない範囲において、参照することにより本件に組み入れられる。
【００５７】
本発明の他の特徴および実施形態は、添付の請求項において説明される。
【００５８】
さらに、本発明は、新規性、進歩性及び産業上の利用性を具備すると考慮される本明細書、添付の請求項及び／又は図面において説明された全ての特徴の可能な全ての組み合わせから構成されることを考慮されたい。
【００５９】
上述された発明の実施形態において、様々な変更及び改良を加えることが可能である。本発明の、特定の具体的な実施形態が開示及び説明されたが、幅広い改良、変更及び置換が上述の実施形態では考慮される。上記の説明には多くの特定事項が含まれるが、発明の範囲を限定するものとしてではなく、むしろ１つ又はその他の好適な実施形態の例示であると考慮されたい。場合によっては、本発明のいくつかの特徴は、対応する他の特徴を使用することなく用いられる。従って、上述の説明は広義に解釈され、単なる実例又は例示として理解され、本発明の精神及び範囲は本出願で最終的に発行される請求項によってのみ限定されるべきである。
【図１】
2019511834.tif 000003
【図２Ａ】
2019511834.tif 000004
【図２Ｂ】
2019511834.tif 000005
【図２Ｃ】
2019511834.tif 000006
【図３Ａ】
2019511834.tif 000007
【図３Ｂ】
2019511834.tif 000008
【図４】
2019511834.tif 000009
【図５】
2019511834.tif 000010
【図６Ａ】
2019511834.tif 000011
【図６Ｂ】
2019511834.tif 000012
【図６Ｃ】
2019511834.tif 000013
【図６Ｄ】
2019511834.tif 000014
【手続補正書】
【提出日】平成29年7月13日(2017.7.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
２つの半導体ウェハ（１１０、１２０；２１０、２２０；２１０’、２２０’；２１０’’、２２０’’；３１０、３２０、３１０’、３２０’４１０、４２０）間の、酸化物を有さない、トラップおよび再結合センターが水素によって不動態化される共有結合インターフェースからなる、接合されたウェハ対（１１１、２１１、２１１’、２１１’’、２１１’’’、３１１’、３１１’’’、４１１’）を形成するためのＣＭＯＳに対応する方法であって、
ａ．各半導体ウェハの少なくとも１つの接合表面（１１８、１２４、２１８、２２４、２１８’、２２４’、２１８’’、２２４’’、３１８、３２４、３１８’、３２４’、４１８、４２４）に、化学機械的研磨によって、０．５〜１ｎｍ、０．２〜０．５ｎｍからなる粗さ範囲の群から選択されるウェハ接合に十分な低さの表面粗さを提供し、
ｂ．接合前に少なくとも１つのウェハ（３１０.３１０’、３１０’’、４１０）に浅い低量ドーズの水素注入（３５４、３５４’、４５４）を、１〜１０ｎｍ、１０〜１００ｎｍ、１００〜２００ｎｍおよび２００〜５００ｎｍからなる深さ範囲の群から選択される範囲内の深さで、１０１１−１０１２ａｔ／ｃｍ２、１０１２−１０１３ａｔ／ｃｍ２、１０１３−１０１４ａｔ／ｃｍ２、１０１４−１０１５ａｔ／ｃｍ２、１０１５−１０１６ａｔ／ｃｍ２からなる低量ドーズのリストから選択される低量ドーズで施し、
ｃ．上記少なくとも１つの接合表面（１１８、１２４、２１８、２２４、２１８’、２２４’、２１８’’、２２４’’、３１８、３２４、３１８’、３２４’、４１８、４２４）から表面酸化物を除去し、
ｄ．上記２つの半導体ウェハの少なくとも１つの接合表面を、室温から３００℃の間の温度で酸化物非含有のウェハ共有結合で低温接合し、
ｅ．上記接合ウェハを１００〜１５０℃、１５０〜２００℃、２００〜３００℃および３００〜４００℃の温度範囲からなる群から選択される温度範囲でアニールし、これによって注入された水素を接合インターフェースに拡散し、トラップおよび再結合センターを不動態化することで、接合インターフェースを横断する電荷のスムーズな流れの妨げとなる、欠陥に誘発されるインターフェース上の電位バリアを除去する工程からなることを特徴とする方法。
【請求項２】
上記共有結合ウェハ対を形成する方法は、上記２つの半導体ウェハ（１１０、１２０；２１０、２２０；２１０’、２２０’；２１０’’、２２０’’；３１０、３１０’、３２０’；４１０、４２０）の少なくとも１つに電気装置を備える工程からなることを特徴とする請求項１に記載の方法。
【請求項３】
上記接合ウェハを形成する方法は、上記２つの半導体ウェハの少なくとも１つを、集積回路からなるＣＭＯＳ処理シリコンウェハとして提供する工程からなることを特徴とする請求項１に記載の方法。
【請求項４】
上記共有結合ウェハ対を形成する方法は、
ａ．上記半導体ウェハの少なくとも１つにハンドリングウェハとの接合を提供し、
ｂ．上記少なくとも１つの半導体ウェハを、以下の厚さ範囲のリストから選択される厚さ範囲内の厚さに薄膜化し、
ｉ．５０〜２００μｍ
ｉｉ．２０〜５０μｍ
ｉｉｉ．１０〜２０μｍ
ｃ．上記少なくとも１つの半導体ウェハに化学機械的研磨処理を施し、
ｄ．ウェハ接合に適した清浄な接合表面を提供するように、上記少なくとも１つの半導体ウェハに洗浄処理を施し、
ｅ．上記半導体ウェハの少なくとも１つの接合表面に浅い水素注入を施し、
ｆ．上記２つの半導体ウェハの接合表面から表面酸化物を除去し、
ｇ．上記２つの半導体ウェハの接合表面を、酸化物非含有でウェハ共有結合によって永久接合し、これによって共有結合インターフェースを提供し、
ｈ．上記接合されたウェハを低温でアニールし、注入された水素を共有結合インターフェースに拡散し、トラップおよび再結合センターを不動態化することで、共有結合インターフェースを横断する電荷のスムーズな流れを妨害する、欠陥に誘発されるインターフェース上の電位バリアを除去する工程からなることを特徴とする請求項１に記載の方法。
【請求項５】
上記共有結合ウェハ対の形成は、ハンドリングウェハの剥離からなることを特徴とする請求項４に記載の方法。
【請求項６】
上記共有結合ウェハ対を形成する方法は、
ａ．上記２つの半導体ウェハの少なくとも１つにハンドリングウェハ（６２０）との永久接合（６３０）を提供し、
ｂ．ハンドリングウェハに接合された上記少なくとも１つの半導体ウェハを、以下の厚さ範囲のリストから選択される厚さ範囲内の厚さに薄膜化し、
ｉ．５０〜２００μｍ
ｉｉ．２０〜５０μｍ
ｉｉｉ．１０〜２０μｍ
ｃ．上記少なくとも１つの薄膜化された半導体ウェハに化学機械的研磨処理を施し、
ｄ．ウェハ接合に適した清浄な接合表面を提供するように、上記少なくとも１つの薄膜化された半導体ウェハに洗浄処理を施し、
ｅ．上記２つの半導体ウェハの少なくとも１つの接合表面に浅い水素注入を施し、
ｆ．上記２つの半導体ウェハの接合表面から表面酸化物を除去し、
ｇ．上記２つの半導体ウェハの接合表面を、酸化物非含有のウェハ共有結合によって永久的に接合し、これによって共有結合インターフェースを提供し、
ｈ．上記共有結合されたウェハを低温でアニールし、注入された水素を接合インターフェースに拡散し、トラップおよび再結合センターを不動態化することで、接合インターフェースを横断する電荷のスムーズな流れを妨害する、欠陥に誘発されるインターフェース上の電位バリアを除去する工程からなることを特徴とする請求項１に記載の方法。
【請求項７】
上記共有結合ウェハ対の形成は、電気回路（６１６）と連通する金属パッド（６１３）に接触するように、永久接合されたハンドリングウェハ（６２０）に貫通シリコンビア（６５０）を設け、ＴＳＶ（６５０）および外部と連通する金属パッド（６５２）を設ける工程からなることを特徴とする請求項２、３および６に記載の方法。
【請求項８】
上記共有結合ウェハ対の形成は、Ｓｉ；０＜ｘ≦１のＳｉ１−ｘＧｅｘ；ＳｉＣ；ＧａＡｓ；ＩｎＰ；０＜ｘ≦１のＩｎｘＧａ１−ｘＡｓ；０＜ｘ≦１および０＜ｙ≦１のＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ；ＣｄＴｅ；０＜ｘ≦１のＣｄ１−ｘＺｎｘＴｅからなる材料の群の１つの少なくとも１つの材料から形成されるように少なくとも１つの半導体ウェハを選択することからなることを特徴とする請求項１〜７のいずれか１つに記載の方法。
【請求項９】
２つの半導体ウェハ（１１０、１２０；２１０、２２０；２１０’、２２０’；３１０、３２０；４１０、４２０）間のウェハ共有結合（１３０、２３０、２３０’、２３０’’、３３０、３３０’、４３０）によって形成される共有結合ウェハ対（１１１、２１１、２１１’、２１１’’、２１１’’’、３１１、３１１’、３１１’’、３１１’’’、４１１、４１１’）であって、酸化物を含有せず、欠陥に関連する電荷散乱や、電位バリアおよびバンド曲げの原因となる欠陥を有さず、電界（１４４）存在下においてトラップおよび再結合センターによる影響を受けることなく電荷が上記インターフェースを横断可能な共有結合インターフェース（１３４、２３４、２３４’、２３４’’、３３４、３３４’、４３４）からなり、請求項１に記載の方法によって形成されることを特徴とする共有結合ウェハ対。
【請求項１０】
半導体ウェハ（１１０、１２０；２１０、２２０；２１０’、２２０’；２１０’’、２２０’’）の少なくとも１つは、電気装置からなる処理ウェハであることを特徴とする請求項９に記載の共有結合ウェハ対。
【請求項１１】
上記処理ウェハ（１１０、１２０；２１０、２２０；２１０’、２２０’；２１０’’、２２０’’）の少なくとも１つは、集積回路からなるＣＭＯＳ処理シリコンウェハであることを特徴とする請求項１０に記載の共有結合ウェハ対。
【請求項１２】
上記半導体ウェハの少なくとも１つは、Ｓｉ；ＳｉＣ；０＜ｘ≦１のＳｉ１−ｘＧｅｘ；ＧａＡｓ；ＩｎＰ；０＜ｘ≦１のＩｎｘＧａ１−ｘＡｓ；０＜ｘ≦１および０＜ｙ≦１のＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ；ＣｄＴｅ；０＜ｘ≦１のＣｄ１−ｘＺｎｘＴｅからなる材料の群の１つから選択される少なくとも１つの材料から形成されることを特徴とする請求項９から１１のいずれか１つに記載の共有結合ウェハ対。
【請求項１３】
請求項９に記載の共有結合ウェハ対からなることを特徴とする太陽電池。
【請求項１４】
上記共有結合ウェハ対は、Ｓｉ；ＳｉＣ；０＜ｘ≦１のＳｉ１−ｘＧｅｘ；ＧａＡｓ；ＩｎＰ；０＜ｘ≦１のＩｎｘＧａ１−ｘＡｓ；０＜ｘ≦１および０＜ｙ≦１のＩｎｘＧａ１−ｘＡｓ１−ｙＰｙからなる材料の群の１つから選択される、少なくとも１つの半導体材料から形成されるウェハに接合されたシリコンウェハからなることを特徴とする請求項１３に記載の太陽電池。
【請求項１５】
請求項９に記載の共有結合ウェハ対からなる、オプトエレクトロニクスおよびフォトニックな機能性を組み合わせたシステム。
【請求項１６】
上記共有結合ウェハ対は、ＩＩＩ−Ｖ化合物半導体ウェハに接合された処理シリコンＳＭＯＳウェハであることを特徴とする請求項１５に記載のシステム。
【請求項１７】
請求項９に記載の共有結合ウェハ対からなることを特徴とするピクセル検出器。
【請求項１８】
上記共有結合ウェハ対は、ＣＭＯＳ処理読み出しウェハに接合された吸収体ウェハからなることを特徴とする請求項１７に記載のピクセル検出器。
【請求項１９】
上記吸収体ウェハで生成された電荷は、インターフェース上のトラップ、再結合センターおよび欠陥に関連した電位バリアによる影響を受けない共有結合インターフェースを横断し、ＣＭＯＳ処理読み出し回路（２１６）と連通する集電体（２１９）によって効率的に収集されることを特徴とする請求項１８に記載のピクセル検出器。
【請求項２０】
電磁放射の検出および撮像に適応された請求項１７〜１９に記載のピクセル検出器。
【請求項２１】
赤外線の検出および撮像に適応された請求項２０に記載のピクセル検出器。
【請求項２２】
可視光の検出および撮像に適応された請求項２０に記載のピクセル検出器。
【請求項２３】
紫外線の検出および撮像に適応された請求項２０に記載のピクセル検出器。
【請求項２４】
電磁放射の吸収によって生成される電荷はアバランシェ増倍によって増倍されることを特徴とする請求項２０〜２３のいずれか１つに記載のピクセル検出器。
【請求項２５】
上記吸収体ウェハで生成された電荷は、インターフェース上のトラップ、再結合センターおよび欠陥に関連した電位バリアによる影響を受けない共有結合インターフェースを横断し、ＣＭＯＳ処理読み出し回路（２１６）と連通する集電体（２１９）によって効率的に収集されることを特徴とする請求項１７に記載のピクセル検出器。
【請求項２６】
電磁放射の検出および撮像に適応された請求項２４に記載のピクセル検出器。
【請求項２７】
赤外線の検出および撮像に適応された請求項２５に記載のピクセル検出器。
【請求項２８】
可視光の検出および撮像に適応された請求項２５に記載のピクセル検出器。
【請求項２９】
紫外線の検出および撮像に適応された請求項２５に記載のピクセル検出器。
【請求項３０】
電磁放射の吸収によって生成される電荷はアバランシェ増倍によって増倍されることを特徴とする請求項２５〜２８のいずれか１つに記載のピクセル検出器。
【国際調査報告】
2019511834.tif 000015
2019511834.tif 000016
2019511834.tif 000017