(57)【要約】複数のスイッチング素子を並列接続してアームを構成した電力変換装置におて、素子の長寿命化を図る。上下アームと、ＯＮ／ＯＦＦ期間を指示するゲート制御信号Ｇｕｐ＿ｓに従ってそれぞれ対応するアームを駆動させるゲート駆動回路とを有するインバータ装置であって、上下アームは、それぞれ複数のスイッチング素子が並列に接続されており、それぞれのゲート駆動回路は、ＯＮ期間開始時に、スイッチング素子２１０ｕの導通を開始させ、ＯＮ期間中に導通を終了させるスイッチング用ゲート制御回路２３０ｕと、ＯＮ期間の開始に応じたスイッチング素子２１０ｕの導通開始後、且つ導通終了前に、スイッチング素子２１１ｕ及び２１２ｕの導通を開始させる導通用ゲート制御回路２３１ｕとを有し、スイッチング素子２１１ｕ及び２１２ｕよりも、スイッチング素子２１０ｕの方が、寄生容量が小さい。
2011096232.tif 000002
【特許請求の範囲】
【請求項１】
上下アームと、第１電位期間、第２電位期間を有する基準信号に従ってそれぞれ対応するアームを駆動させるゲート駆動回路とを有する電力変換装置であって、
上下アームは、それぞれ複数のスイッチング素子が並列に接続されており、
それぞれのゲート駆動回路は、
前記第１電位期間の開始時に、前記複数のスイッチング素子のうち第１のスイッチング素子の導通を開始させ、前記第１電位期間中に導通を終了させるスイッチング用ゲート制御回路と、
前記第１電位期間の開始に応じた前記第１のスイッチング素子の導通開始後、且つ導通終了前に、前記複数のスイッチング素子のうち第２のスイッチング素子の導通を開始させる導通用ゲート制御回路とを有し、
前記第２のスイッチング素子よりも、前記第１のスイッチング素子の方が、寄生容量が小さい
ことを特徴とする電力変換装置。
【請求項２】
前記スイッチング用ゲート制御回路はさらに、前記第２電位期間の開始時に、前記第１のスイッチング素子の導通を開始させ、前記第２電位期間中に導通を終了させ、
前記導通用ゲート制御回路はさらに、前記第２電位期間の開始に応じた前記第１スイッチング素子の導通開始後、且つ導通終了前に、前記第２のスイッチング素子の導通を終了させる
ことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記ゲート駆動回路はさらに、前記第２電位期間の開始時に、前記複数のスイッチング素子のうち第３のスイッチング素子の導通を開始させ、前記第２電位期間中に導通を終了させるターンオフ用ゲート制御回路を有し、
前記導通用ゲート制御回路はさらに、前記第２電位期間の開始に応じた前記第３のスイッチング素子の導通開始後、且つ導通終了前に、前記第２のスイッチング素子の導通を終了させる
ことを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記第１のスイッチング素子には、前記第２のスイッチング素子よりもスイッチング損失の少ないデバイスを用い、
前記第２のスイッチング素子には、前記第１のスイッチング素子よりも導通損失の少ないデバイスを用いた
ことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
【請求項５】
前記第１のスイッチング素子にユニポーラ素子を用い、前記第２のスイッチング素子にバイポーラ素子を用いたことを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記ゲート駆動回路はさらに、
前記複数のスイッチング素子の主端子間の電圧を検出する主電圧検出回路と、
主電圧検出回路により検出された電圧と所定電圧とを比較することで、前記第１のスイッチング素子の導通が開始されているか否かを判定する主電圧判定回路とを備え、
前記導通用ゲート制御回路は、前記主電圧判定回路により前記第１のスイッチング素子の導通が開始されていると判定された場合に、前記第２のスイッチング素子の導通を開始させる
ことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
【請求項７】
前記ゲート駆動回路はさらに、
主電圧検出回路により検出された電圧と第２の所定電圧とを比較することで、前記第２のスイッチング素子の導通が開始されているか否かを判定するスイッチング終了主電圧判定回路とを備え、
前記スイッチング用ゲート制御回路は、前記スイッチング終了主電圧判定回路により前記第２のスイッチング素子の導通が開始されていると判定された場合に、前記第１のスイッチング素子の導通を終了させる
ことを特徴とする請求項６に記載の電力変換装置。
【請求項８】
前記ゲート駆動回路はさらに、
前記第１のスイッチング素子の主端子間に導通する電流を検出するスイッチング電流検出回路と、
スイッチング電流検出回路による検出結果に基づいて、前記第１のスイッチング素子の導通が開始されているか否かを判定するスイッチング電流判定回路とを備え、
前記導通用ゲート制御回路は、前記スイッチング電流判定回路により前記第１のスイッチング素子の導通が開始されていると判定された場合に、前記第２のスイッチング素子の導通を開始させる
ことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
【請求項９】
前記第２のスイッチング素子の第２閾値電圧は、前記第１のスイッチング素子の第１閾値電圧よりも低いことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
【請求項１０】
前記スイッチング用ゲート制御回路が出力するオン電圧とオフ電圧との電位差は、前記導通用ゲート制御回路が出力するオン電圧とオフ電圧との電位差よりも大きいことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
【請求項１１】
前記ゲート駆動回路は、前記スイッチング用ゲート制御回路及び前記導通用ゲート制御回路を含めて、対応するアームを構成するスイッチング素子と同数のゲート制御回路を有し、
それぞれの前記ゲート制御回路は、スイッチング素子と１対１に対応し、対応するスイッチング素子を、前記スイッチング用ゲート制御回路及び前記導通用ゲート制御回路の何れかと同様に制御する
ことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
【請求項１２】
それぞれのスイッチング素子の制御端子と、各スイッチング素子を制御するゲート制御回路との間には、ゲート抵抗が接続されており、
前記第２のスイッチング素子の制御端子に接続されているゲート抵抗は、他のスイッチング素子の制御端子に接続されているゲート抵抗よりも、抵抗値が大きい
ことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
【請求項１３】
前記第１のスイッチング素子の閾値電圧は、前記第３のスイッチング素子の閾値電圧よりも低いことを特徴とする請求項３に記載の電力変換装置。
【請求項１４】
前記スイッチング用ゲート制御回路、前記導通用ゲート制御回路、及び前記ターンオフ用ゲート制御回路のそれぞれが出力するオン電圧とオフ電圧との電位差は、前記スイッチング用ゲート制御回路、前記導通用ゲート制御回路、及びターンオフ用ゲート制御回路の順に高電位であることを特徴とする請求項３に記載の電力変換装置。
【請求項１５】
前記第１のスイッチング素子が金属−酸化物−半導体電界効果トランジスタであり、前記第２のスイッチング素子が絶縁ゲート型バイポーラトランジスタであり、
前記ゲート駆動回路はさらに、アームの導通を要する期間に前記第１のスイッチング素子を導通させる低電流用ゲート制御回路を有し、
絶縁ゲート型バイポーラトランジスタよりも金属−酸化物−半導体電界効果トランジスタの方が低電圧で所望の電流値が得られる電流域で電力変換装置を駆動させる場合、前記ゲート駆動回路は、前記低電流用ゲート制御回路を用いて対応するアームを駆動させ、
金属−酸化物−半導体電界効果トランジスタよりも絶縁ゲート型バイポーラトランジスタの方が低電圧で所望の電流値が得られる電流域で電力変換装置を駆動させる場合、前記ゲート駆動回路は、前記スイッチング用ゲート制御回路、及び前記導通用ゲート制御回路を用いて対応するアームを駆動させる
ことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
【請求項１６】
前記第１のスイッチング素子に、ワイドバンドギャップ半導体を用いたことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
【請求項１７】
前記第２のスイッチング素子よりも、前記第１のスイッチング素子のほうが、電流容量が小さいことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のスイッチング素子を並列接続しアームを構成したインバータ装置、ＤＣ／ＤＣコンバータ装置等の電力変換装置に関するものである。
【背景技術】
【０００２】
近年、ハイブリッド電気自動車及び電気自動車等への利用を踏まえ、インバータ装置、ＤＣ／ＤＣコンバータ装置等の電力変換装置の高出力化が進んでいる。高出力な電力変換装置では、アームを構成するスイッチング素子の高電圧化及び大電流化が要求され、高電圧化においては、スイッチング素子を直列接続することで対応し、大電流化においては、スイッチング素子を並列接続することで対応している。例えば、複数のスイッチング素子を並列接続しアームを構成したインバータ装置としては、特許文献１がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−６４１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、スイッチング素子を並列接続して用いる場合には、各素子の電気特性バラツキなどにより、特定の素子に電流が多く流れやすくなる。これにより、電流が多く流れる素子が大きく発熱し、その素子の寿命が短くなりやすい。特に、スイッチング動作時は、定常動作時と比べて、並列接続での問題が大きくなる。つまり、スイッチング動作時においては、電気特性（オン抵抗、閾値電圧など）バラツキに加えて、素子のジャンクション温度差，配線インダクタンス差、ゲート駆動回路特性バラツキなどにより、素子単体の電気特性バラツキ以上に問題が大きくなる。【０００５】
本発明はかかる問題に鑑み、複数のスイッチング素子を並列接続してアームを構成しつつ、素子の長寿命化を図ることが可能な電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る電力変換装置は、上下アームと、第１電位期間、第２電位期間を有する基準信号に従ってそれぞれ対応するアームを駆動させるゲート駆動回路とを有する電力変換装置であって、上下アームは、それぞれ複数のスイッチング素子が並列に接続されており、それぞれのゲート駆動回路は、前記第１電位期間の開始時に、前記複数のスイッチング素子のうち第１のスイッチング素子の導通を開始させ、前記第１電位期間中に導通を終了させるスイッチング用ゲート制御回路と、前記第１電位期間の開始に応じた前記第１のスイッチング素子の導通開始後、且つ導通終了前に、前記複数のスイッチング素子のうち第２のスイッチング素子の導通を開始させる導通用ゲート制御回路とを有し、前記第２のスイッチング素子よりも、前記第１のスイッチング素子の方が、寄生容量が小さいことを特徴とする。
【発明の効果】
【０００７】
本発明に係る電力変換装置は、課題を解決するための手段に記載の構成により、アームを構成する複数のスイッチング素子のうち第１のスイッチング素子において、スイッチング動作時のスイッチング損失が発生し、第２のスイッチング素子において、導通動作時の導通損失が発生する。【０００８】
従って、第１のスイッチング素子では、スイッチング損失による発熱があるが、導通損失による発熱が抑えられ、第２のスイッチング素子では、導通損失による発熱があるが、スイッチング損失による発熱が抑えられる。そのため、発熱によるスイッチング素子の短寿命化を抑制することができる。【０００９】
また、一般的な、スイッチング素子の特性として、導通損失とスイッチング損失は、トレードオフの関係にあり、導通損失を低減したスイッチング素子においては、スイッチング損失が比較的大きくなり、逆に、スイッチング損失を低減したスイッチング素子においては、導通損失が比較的大きくなる傾向にある。【００１０】
本発明に係る電力変換装置では、スイッチング損失と導通損失とが異なるスイッチング素子で発生するため、従来はトレードオフの関係であったスイッチング損失と導通損失とを、電力変換装置全体として個別に低減することが可能となる。すなわち電力変換装置全体として両方の損失を同時に低減することができ、高効率な電力変換装置を実現できる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る電力変換装置を用いた同期電動機駆動システムの全体構成を示す図
【図２】インバータ装置が備える上下アームのスイッチング動作を示す波形図
【図３】第１の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図４】ゲート制御回路の動作を説明するタイミングチャート
【図５】スイッチング素子の電流−電圧特性を示す図
【図６】第１の実施形態の第１変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図７】第１の実施形態の第２変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図８】第１の実施形態の第３変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図９】第３変形例におけるゲート制御回路の動作を説明するタイミングチャート
【図１０】第１の実施形態の第４変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図１１】上アーム２１ｕのターンオン動作によって下アーム２２ｕで誤動作が発生するメカニズムを説明する図
【図１２】第２の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図１３】第２の実施形態に係るインバータ装置におけるゲート制御回路の動作を説明するタイミングチャート
【図１４】第３の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図１５】第３の実施形態に係るインバータ装置におけるゲート制御回路の動作とスイッチング動作波形とを示す図
【図１６】第３の実施形態の変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図１７】第４の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図１８】第５の実施形態に係るインバータ装置を用いた同期電動機駆動システムの全体構成を示す図
【図１９】第５の実施形態に係るインバータ装置のアームとコンデンサとの配置関係を示す図
【図２０】第６の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図２１】ＩＧＢＴとＭＯＳＦＥＴとの飽和領域での電圧ー電流特性を比較した図
【図２２】本発明に係るＤＣ／ＤＣコンバータ装置を有する同期電動機駆動システムの全体構成を示す図
【図２３】図２２におけるアーム８１とゲート駆動回路８３との詳細を示す図
【発明を実施するための形態】
【００１２】
以下、本発明に係る電力変換装置の実施の形態について、図を用いて説明する。
（第１の実施形態）
図１は、本発明に係る電力変換装置を用いた同期電動機駆動システムの全体構成を示す図である。
本図に示す同期電動機駆動システムは、バッテリ１、本発明に係る電力変換装置であるインバータ装置２、モータ３、制御回路４から構成されている。
【００１３】
バッテリ１は直流電源であり、直流電力をインバータ装置２へ供給する。
【００１４】
インバータ装置２は、バッテリ１から供給される直流電力を直流交流変換し、モータ３に３相交流電力を供給する３相インバータである。
【００１５】
モータ３は、インバータ装置２から供給される３相交流電力により回転駆動する。
【００１６】
制御回路４は、モータ３が所望の動作をするようにインバータ装置２を制御する。
【００１７】
以下、本実施形態に係るインバータ装置２の詳細について説明する。
【００１８】
インバータ装置は、出力する交流電力の数と同数のレグを有し、本実施形態に係るインバータ装置２は、レグ２５ｕ、２５ｖ、２５ｗで構成される。
【００１９】
レグ２５ｕは、バッテリ１の正負間に直列接続された上アーム（正側に接続）２１ｕと下アーム（負側に接続）２２ｕと、上アーム２１ｕと下アーム２２ｕにそれぞれ対応した上アーム側ゲート駆動回路（上アーム駆動回路）２３ｕと下アーム側ゲート駆動回路（下アーム駆動回路）２４ｕとで構成される。レグ２５ｖ、２５ｗについても同様に、上アーム２１ｖ、２１ｗと下アーム２２ｖ、２２ｗと、上アーム側ゲート駆動回路（上アーム駆動回路）２３ｖ、２３ｗと、下アーム側ゲート駆動回路（下アーム駆動回路）２４ｖ、２４ｗとで構成される。
【００２０】
図２は、Ｕ相の上アーム側ゲート駆動回路と下アーム側ゲート駆動回路との基本動作を示す動作波形図である。
【００２１】
Ｉｓ＿ｕは、Ｕ相に通電したい電流波形として制御回路４に外部から入力される電流指令信号であり、モータ３のＵ相巻線に通電する電流波形と一致するものである。ｆｃは、ＰＷＭ動作を実施する上でのキャリア信号であり、制御回路４が内蔵するキャリア信号発生回路により生成される。制御回路４では、このキャリア信号ｆｃと電流指令信号と比較することで、ゲート制御信号Ｇｕｐ＿ｓ、Ｇｕｎ＿ｓを生成し、上アーム側ゲート駆動回路と下アーム側ゲート駆動回路とへとそれぞれゲート制御信号Ｇｕｐ＿ｓ、Ｇｕｎ＿ｓを出力する。
【００２２】
ここでは、３相のうちＵ相のみ説明したが、制御回路４では、Ｖ相、Ｗ相についても、それぞれゲート制御信号Ｇｖｐ＿ｓ、Ｇｖｎ＿ｓ、ゲート制御信号Ｇｗｐ＿ｓ、Ｇｗｎ＿ｓが生成出力される。以下では、Ｕ相についてのみ説明するが、インバータ装置２は、Ｖ相、Ｗ相についても同様の構成を有する。
【００２３】
図３は、図１における上アーム２１ｕと、上アーム側ゲート駆動回路２３ｕとの詳細を示す図である。
【００２４】
上アーム側ゲート駆動回路２３ｕは、スイッチング用ゲート制御回路２３０ｕと導通用ゲート制御回路２３１ｕで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。ここでスイッチング素子２１０ｕ、２１１ｕ、２１２ｕは、いずれも金属‐酸化物‐半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を用いて構成されている。スイッチング用ゲート駆動回路２３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路２３１ｕは、スイッチング素子２１１ｕ、及び２１２ｕそれぞれの制御端子と接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子がそれぞれが接続されており、並列接続の形態である。
【００２５】
制御回路４から出力されるゲート制御信号Ｇｕｐ＿ｓが、スイッチング用ゲート制御回路２３０ｕと導通用ゲート制御回路２３１ｕとにそれぞれ入力され、ゲート制御信号Ｇｕｐ＿ｓに基づいて、スイッチング用ゲート制御回路２３０ｕからは、スイッチング素子２１０ｕの制御端子へと、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが出力される。また、導通用ゲート制御回路２３１ｕからは、スイッチング素子２１１ｕ、２１２ｕのそれぞれの制御端子へと、導通用ゲート駆動信号Ｇｕｐ＿ｏｎが出力される。
【００２６】
以下、図４を用いて、スイッチング用ゲート制御回路２３０ｕが出力するスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗと、導通用ゲート制御回路２３１ｕが出力する導通用ゲート駆動信号Ｇｕｐ＿ｏｎとの詳細について説明する。
【００２７】
制御回路４が出力するゲート制御信号Ｇｕｐ＿ｓは、電位がＨｉｇｈレベルとなる第１電位期間と、電位がＬｏｗレベルとなる第２電位期間とを有し、スイッチング用ゲート制御回路２３０ｕ及び導通用ゲート制御回路２３１ｕが動作するための基準信号となる。
【００２８】
スイッチング用ゲート制御回路２３０ｕは、制御回路４から入力されたゲート制御信号Ｇｕｐ＿ｓの立上りが検出された時刻ｔ1に、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗを立ち上げる。その後、スイッチング用ゲート制御回路２３０ｕは、ゲート制御信号Ｇｕｐ＿ｓが高電位である第１電位期間よりも短い時間で、即ち時刻ｔ３においてスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗを立ち下げる。さらに、スイッチング用ゲート制御回路２３０ｕは、ゲート制御信号Ｇｕｐ＿ｓの立ち下がりが検出された時刻ｔ４に、再びスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗを立ち上げ、ゲート制御信号Ｇｕｐ＿ｓが低電位である第２電位期間よりも短い時間で、即ち時刻ｔ６においてスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗを立ち下げる。
【００２９】
以上の動作により、スイッチング用ゲート制御回路２３０ｕは、ゲート制御信号Ｇｕｐ＿ｓの１周期の間に、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗとして、矩形波を２度出力することになる。
【００３０】
一方、導通用ゲート制御回路２３１ｕは、ゲート制御信号Ｇｕｐ＿ｓの１周期のうち、ゲート制御信号Ｇｕｐ＿ｓの立ち上がりに伴ってスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが高電位となっているｔ１−ｔ３期間内の時刻ｔ２に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎを立ち上げる。その後、導通用ゲート制御回路２３１ｕは、ゲート制御信号Ｇｕｐ＿ｓの立ち下がりに伴ってスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが高電位となっているｔ４−ｔ６期間内の時刻ｔ５に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎを立ち下げる。
【００３１】
以上の動作の結果、上アーム２１ｕでは、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗ、及び導通用ゲート駆動信号Ｇｕｐ＿ｏｎの少なくとも一方が高電位となるｔ１−ｔ６の期間に導通することになるが、上アーム２１ｕにおけるスイッチング動作は、スイッチング素子２１０ｕで実施され、導通動作は、スイッチング素子２１１ｕとスイッチング素子２１２ｕとで実施されることになる。この結果、上アーム２１ｕで発生する損失のうち、スイッチング損失は、スイッチング素子２１０ｕで発生し、導通損失は、スイッチング素子２１１ｕとスイッチング素子２１２ｕで発生する。
【００３２】
以上、本実施形態に係るインバータ装置では、主にスイッチング動作を実施するスイッチング素子と、主に導通動作を実施するスイッチング素子とで、スイッチング損失と導通損失との発生を分離することができる。一般的な、スイッチング素子の特性として、スイッチング素子における電力損失である導通損失とスイッチング損失は、トレードオフの関係にあり、導通損失を低減したスイッチング素子においては、スイッチング損失が比較的大きくなり、逆に、スイッチング損失を低減したスイッチング素子においては、導通損失が比較的大きくなる傾向にある。
【００３３】
本実施形態に係るインバータ装置では、スイッチング損失と導通損失とが異なるスイッチング素子で発生するため、従来はトレードオフの関係であったスイッチング損失と導通損失を、装置全体として個別に低減することが可能となる。すなわち装置全体として両方の損失を同時に低減することができ、高効率なインバータ装置を実現できる。
【００３４】
尚、上アームを構成し、並列接続されるスイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕは、最大定格電圧及び最大定格電流が、必ずしも同じである必要はない。例えば、主にスイッチング動作を実施するスイッチング素子２１０ｕは、主に導通動作を実施するスイッチング素子２１１ｕ、及び２１２ｕに対して、最大定格電流が比較的小さいものでもよい。一般的に、最大定格電流の大きさは、スイッチング素子のチップ面積に依存するため、最大定格電流が小さいほど、導通損失は大きくなるが、スイッチング損失は小さくなる傾向にある。主にスイッチング動作を実施するスイッチング素子２１０ｕは、導通損失を考慮する必要はあまり無いため、スイッチング損失を低減する上では、最大定格電流は小さいほうがよい。但し、最大電流を通電でき、かつ短時間、発生損失を許容できる必要がある。
【００３５】
ただし一般に、ＭＯＳＦＥＴを用いたスイッチング素子は、短時間であれば、定格電流の３〜１０倍程度の電流に耐えることができる。例えば、図５は、定格電流２０ＡのＭＯＳＦＥＴの電流−電圧特性を示す図であるが、６０Ａでも飽和領域での使用が可能であることが分かる。そこで、主にスイッチング動作を実施するスイッチング素子２１０ｕでは、スイッチング素子２１１ｕ、及び２１２ｕに比べて最大定格電流が１／３倍程度の素子を使用することができる。
【００３６】
主に導通動作を実施するスイッチング素子２１１ｕ、及び２１２ｕは、主にスイッチング動作を実施するスイッチング素子２１０ｕに対して、最大定格電流が比較的大きいものが望ましい。スイッチング素子２１１ｕ、及び２１２ｕは、スイッチング損失を考慮する必要はあまり無く、スイッチング素子の最大定格電流と導通損失及びスイッチング損失とに、上述の関係があるため、導通損失を低減する上では、最大定格電流は大きいほうが有利であるためである。
【００３７】
但し、必要以上に大きいと、チップ面積が大きくなり、つまり、機器の大型化につながるため、上アームに通電される最大電流量の２〜４倍程度が望ましい。
【００３８】
尚、ここでは、最大定格電流と導通損失及びスイッチング損失との関係に着目して導通動作及びスイッチング動作に適したスイッチング素子を説明したが、最大定格電流は、素子自体の特性である電流容量だけではなく、パッケージ全体としての耐熱性により上限が規定されることもある。例えば、スイッチング素子２１０ｕ、スイッチング素子２１１ｕ、及び２１２ｕを１つの基盤上に併設してモールド樹脂で封止することで単一のモジュール構成とした場合には、パッケージ全体での耐熱性により最大定格電流が設定される。このようなパッケージ全体としての耐熱性により規定された最大定格電流は、導通損失及びスイッチング損失の大きさと本質的に相関しない。
【００３９】
これに対して寄生容量は、スイッチング素子自体の特性で定まり、素子材料、構造が同じであれば、寄生容量と電流容量とは概ね相関し、チップ面積が大きいほど寄生容量も大きくなる。即ち、素子材料、構造が同じスイッチング素子では、寄生容量が大きいほど導通損失は小さく、スイッチング損失は大きくなる。従って、導通動作及びスイッチング動作に好適なスイッチング素子は、寄生容量を基準に選択することが可能である。具体的には、主に導通動作を実施するスイッチング素子２１１ｕ、及び２１２ｕは、主にスイッチング動作を実施するスイッチング素子２１０ｕに対して、寄生容量が比較的大きいものが望ましい。加えて、スイッチング素子は寄生容量が小さいほど高速にスイッチング動作させることが可能である。このような理由からも、高速なスイッチング動作が求められるスイッチング素子２１０ｕとして、寄生容量が小さいものを選択するメリットがある。
【００４０】
尚、スイッチング素子の寄生容量には、ソースーゲート間の「入力容量」、ソース−ドレイン間の「出力容量」、ドレイン−ゲート間の「帰還容量」があるが、一般にこれらは独立に容量が定まるものではなく、何れかが２倍の容量になれば、他の２つについても大凡２倍となる。従って、何れの寄生容量を基準としてスイッチング素子を選択しても構わない。
【００４１】
尚、スイッチング素子の素子材料、構造が同じであれば、電流容量と寄生容量とは概ね相関するとしたが、スイッチング素子の素子材料、構造等が異なる場合はこの限りではない。例えば、炭化ケイ素（ＳｉＣ）を用いたスイッチング素子とシリコン（Ｓｉ）を用いたスイッチング素子とでは、同じ電流容量であっても、ＳｉＣデバイスの方がチップ面積が小さくなり、寄生容量も小さくなる。従って、主にスイッチング動作を実施するスイッチング素子２１０ｕには、寄生容量が小さく高速にスイッチング動作させることが可能なＳｉＣデバイスを用いることで、スイッチング損失をより低減させることができる。
【００４２】
さらに、ＳｉＣデバイスは、Ｓｉデバイスよりも高価ではあるが、耐熱性に優れる。スイッチング素子２１０ｕ、スイッチング素子２１１ｕ、及び２１２ｕを単一のパッケージに封入した構成とした場合、パッケージ全体としての温度は導通動作によるスイッチング素子２１１ｕ、及び２１２ｕの発熱がベースとなり、スイッチング動作のタイミングでスイッチング素子２１０ｕの温度が局所的に更に高温になる。そこで単一のパッケージにスイッチング素子２１０ｕ、スイッチング素子２１１ｕ、及び２１２ｕを封入した構成では、スイッチング素子２１１ｕ、及び２１２ｕに比較的安価なＳｉデバイスを用い、スイッチング動作時に一時的に温度が上昇するスイッチング素子２１０ｕに高耐熱性を有するＳｉＣデバイスを用いることが好ましい。
【００４３】
（第１の実施形態  変形例１）
ここまで、上アーム２１ｕを複数の並列接続されたＭＯＳＦＥＴで構成する例について説明してきたが、それに限らず、スイッチング素子は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）や接合型電界効果トランジスタ（Ｊ−ＦＥＴ）やバイポーラトランジスタ、さらには、それらを組み合わせた構成でもよい。図６は、第１の実施形態の第１変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図３に示す構成と比較して、上アーム２１ｕを３１ｕに置き換えただけで、後は同じ構成及び動作である。上アーム３１ｕは、スイッチング素子３１０ｕ、３１１ｕ、３１２ｕで構成され、全てＩＧＢＴである。スイッチング素子がＩＧＢＴの場合においても、第１の実施形態と同様に、スイッチング損失と導通損失とを個別に低減することが可能となり、すなわち両方を同時に低減することができ、高効率なインバータ装置を実現できる。
【００４４】
ここで、上アームを構成するスイッチング素子を、ＭＯＳＦＥＴではなく、ＩＧＢＴを用いた本変形例のメリットは、インバータ装置の損失比率がスイッチング損失よりも導通損失が十分に大きい時に現れる。
【００４５】
一般に、ＭＯＳＦＥＴはＩＧＢＴと比較して、スイッチング損失が小さいが、逆に、導通損失は大きい傾向にある。そのため、インバータ装置の損失において、導通損失が主体的である場合は、本発明を適用するインバータ装置を構成するスイッチング素子は、ＩＧＢＴであるほうが有利となる。
【００４６】
尚、第１の実施形態において、全てのスイッチング素子をＭＯＳＦＥＴで構成する場合、主にスイッチング動作を実施するスイッチング素子２１０ｕでは、スイッチング素子２１１ｕ、及び２１２ｕに比べて最大定格電流が小さいものを使用することが好ましいとした。しかし、ＩＧＢＴは、ＭＯＳＦＥＴに比較してスイッチング損失が大きく、かつ、破壊耐量が小さいため、主にスイッチング動作を実施するスイッチング素子をＩＧＢＴとし、電流容量を小さくすると、インバータ装置の信頼性が低下する（一般的に、破壊耐量と電流容量は、トレードオフの関係にある。）。そのため、ＩＧＢＴを用いたインバータ装置では、主にスイッチング動作を実施するスイッチング素子であっても、主に導通動作を実施するスイッチング素子と同程度の電流容量の素子を用いることが好ましい。
【００４７】
（第１の実施形態  変形例２）
次に、上アームを、異なるスイッチング素子により構成した変形例について説明する。
【００４８】
図７は、第１の実施形態の第２変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図３に示す構成と比較して、上アーム２１ｕを４１ｕに置き換えただけで、後は同じ構成及び動作である。上アーム４１ｕは、スイッチング素子４１０ｕ、４１１ｕ、４１２ｕで構成され、スイッチング素子４１０ｕはユニポーラ素子であるＭＯＳＦＥＴであり、スイッチング素子４１１ｕと４１２ｕはバイポーラ素子であるＩＧＢＴである。
【００４９】
本変形例においても、第１の実施形態と同様に、スイッチング損失と導通損失とを個別に低減することが可能となり、すなわち両方を同時に低減することができ、高効率なインバータ装置を実現できる。
【００５０】
一般に、ユニポーラ素子であるＭＯＳＦＥＴは、バイポーラ素子であるＩＧＢＴに比べて導通抵抗、チップ面積が大きいため、導通損失が大きくなる。その一方で、ＭＯＳＦＥＴは、ＩＧＢＴと比較して高速なスイッチング動作が可能であるため、スイッチング損失を抑えることが可能である。そのため、本変形例のように上アームを構成するスイッチング素子を、ＭＯＳＦＥＴとＩＧＢＴの両方を用いた場合のメリットは、スイッチング動作を実施するスイッチング素子をＭＯＳＦＥＴとし、導通動作を実施するスイッチング素子をＩＧＢＴとすることで、両方のスイッチング素子の優れている動作を最大限に活かすことができ、さらなる損失低減効果が図れる。
【００５１】
（第１の実施形態  変形例３）
続いて第１の実施形態の更なる変形例について説明する。
【００５２】
図８は、第１の実施形態の第３変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
本図に示す構成は、図３に示す構成と比較して、上アーム側ゲート駆動回路２１ｕの導通用ゲート制御回路２３１ｕを、導通用ゲート制御回路２３１ｕ＿１と導通用ゲート制御回路２３１ｕ＿２とに置換したものである。
【００５３】
上アーム側ゲート駆動回路２３ｕは、スイッチング用ゲート制御回路２３０ｕと導通用ゲート制御回路２３１ｕ＿１と導通用ゲート制御回路２３１ｕ＿２とで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。スイッチング用ゲート駆動回路２３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路２３１ｕ＿１と２３１＿２は、それぞれスイッチング素子２１１ｕと２１２ｕとの制御端子に接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
【００５４】
制御回路４から出力されるゲート制御信号Ｇｕｐ＿ｓが、スイッチング用ゲート制御回路２３０ｕと導通用ゲート制御回路２３１ｕ＿１と２３１＿２とにそれぞれ入力され、ゲート制御信号Ｇｕｐ＿ｓに基づいて、スイッチング用ゲート制御回路２３０ｕからスイッチング素子２１０ｕの制御端子へと、ゲート駆動信号Ｇｕｐ＿ｓｗが出力される。また、導通用ゲート制御回路２３１ｕ＿１と２３１＿２とからスイッチング素子２１１ｕ、２１２ｕのそれぞれの制御端子へと、ゲート駆動信号Ｇｕｐ＿ｏｎ１とＧｕｐ＿ｏｎ２が出力される。
【００５５】
以下、図９を用いて、スイッチング用ゲート制御回路２３０ｕが出力するスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗと、導通用ゲート制御回路２３１ｕ＿１、２３１ｕ＿２が出力する導通用ゲート駆動信号Ｇｕｐ＿ｏｎ１、及びＧｕｐ＿ｏｎ２との詳細について説明する。
【００５６】
スイッチング用ゲート制御回路２３０ｕが出力するスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗは、図４に示す例と同様である。また、導通用ゲート制御回路２３１ｕ＿１が出力する導通用ゲート駆動信号Ｇｕｐ＿ｏｎ１は、図４に示す導通用ゲート駆動信号Ｇｕｐ＿ｏｎと同様である。
【００５７】
本変形例において新たに追加されて導通用ゲート制御回路２３１ｕ＿２は、ゲート制御信号Ｇｕｐ＿ｓの１周期のうち、ゲート制御信号Ｇｕｐ＿ｓの立ち上がりに伴ってスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが高電位となっているｔ１−ｔ３期間内の時刻ｔ７に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎ２を立ち上げる。その後、導通用ゲート制御回路２３１ｕ＿２は、ゲート制御信号Ｇｕｐ＿ｓの立ち下がりに伴ってスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが高電位となっているｔ４−ｔ６期間内の時刻ｔ８に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎ２を立ち下げる。
【００５８】
ここで、導通用ゲート制御信号Ｇｕｐ＿ｏｎ１とＧｕｐ＿ｏｎ２は、ｔ１とｔ３の間であれば、いずれが先に立上ってもよく、同時であっても問題ない。また、立ち下がりについても、ｔ４とｔ６の間であれば導通用ゲート制御信号Ｇｕｐ＿ｏｎ１とＧｕｐ＿ｏｎ２の何れが先に立ち下がってもよく、あるいは同時であってもよい。
【００５９】
本変形例の構成によれば、スイッチング動作を、スイッチング素子２１０ｕで実施し、導通動作を、スイッチング素子２１１ｕと２１２ｕで実施することができ、図３に示した構成と同様に、上アーム２１ｕで発生する損失を、スイッチング損失と導通損失で分離することができる。
【００６０】
さらに本変形例のように、主に導通動作を実施するスイッチング素子と同数の導通用ゲート制御回路を設け、それぞれのスイッチング素子を個別のゲート制御回路によって駆動することで、図３に示した構成に比べて、駆動にかかるゲート駆動信号の電流を小さくすることができ、上アーム側ゲート駆動回路２１ｕで生じる駆動ロスを低減することができる。
【００６１】
また、それぞれのスイッチング素子を個別のゲート制御回路によって駆動するため、スイッチング素子の特性バラつきにあわせて、各素子を制御でき、容易に、インバータ装置の大電流化及び高出力化を図ることができる。さらに、各々のスイッチング素子を素子の状態に応じて制御することも可能となるので、例えば、高温状態であるスイッチング素子の損失を抑制するように制御することも可能である。具体的には、高温状態であるスイッチング素子のゲート駆動電圧を低くすることでスイッチング素子の出力電流を抑制し、損失を抑制することができる。
【００６２】
（第１の実施形態  変形例４）
続いて第１の実施形態の更に他の変形例について説明する。
【００６３】
図１０は、第１の実施形態の第４変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図３に示す構成と比較して、スイッチング用ゲート制御回路２３０ｕとスイッチング素子２１０ｕとの制御端子が、スイッチング用ゲート抵抗１０００を介して接続され、導通用ゲート制御回路２３１ｕとスイッチング素子２１１ｕ及び２１２ｕとの制御端子が、導通用ゲート抵抗１００１を介して接続されている点が相異する。
【００６４】
ここで、スイッチング用ゲート抵抗１０００は、導通用ゲート抵抗１００１に対して、十分に小さい抵抗値とする。
【００６５】
このようにすることで、スイッチング動作を実施するスイッチング素子２１０ｕの制御端子の電位を、速やかに、オン動作する電位にすることができるため、スイッチング損失を低減したスイッチング動作が実現できる。また、導通動作を実施するスイッチング素子２１１ｕ及び２１２ｕの制御端子には、必要以上に過大な電界を印加させずにすむため、スイッチング素子２１１ｕと２１２ｕの信頼性を向上させることができる。また、ゲート駆動信号の電流を小さくすることができ、上アーム側ゲート駆動回路２１ｕで生じる駆動ロスを低減することができる。
【００６６】
さらに、本変形例によれば、高ｄｖ／ｄｔ時に発生する誤動作を抑制する効果が得られる。主にスイッチング動作を実施するスイッチング素子は、主に導通動作を実施するスイッチング素子と比較して、高速なスイッチング動作を実現するため、寄生容量が小さい。よって、外乱に弱く、誤動作を起こし易い。
【００６７】
ここで、上アーム２１ｕのターンオン動作によって下アーム２２ｕで誤動作が発生するメカニズムついて、図１１を用いて説明する。インバータ装置におけるスイッチング素子の動作としては、上アーム２１ｕと下アーム２２ｕとを短絡動作させないように、上アーム２１ｕ及び下アーム２２ｕを共にオフしている微小な休止区間（通常、デッドタイムといわれる）を介して、上下アームを交互にスイッチング動作するのが一般的である。このような休止区間の後に上アーム２１ｕがターンオン動作すると、下アーム２２ｕのドレイン−ソース間にバッテリ1の直流電圧Ｖｄｃが印加される。この時、上アーム２１ｕのスイッチング速度に応じて、下アーム２２ｕの寄生容量２００に急速に充電され、下アーム２２ｕのゲート端子に接続されたゲート抵抗１００２とアーム駆動回路２４ｕとを介して、電流Ｉｇが流れる。このような電流Ｉｇが流れることにより、ゲート抵抗１００２の値に応じた電位差がゲート抵抗１００２の両端に発生する。ここで、下アーム２２ｕのドレイン−ゲート間の寄生容量をＣｇｄとし、ゲート抵抗１００２をＲｇとすると、ゲート抵抗１００２の両端に発生する電位差、つまり下アーム２２ｕのゲート−ソース間の電位差Ｖｇｓは、下記の式で表せる。
【００６８】
Ｖｇｓ  ＝  Ｒｇ  ×  Ｃｇｄ  ×  （ｄＶｄｃ／ｄｔ）
すなわち、下アーム２２ｕのスイッチング速度を決定するゲート抵抗１００２の抵抗Ｒｇか、下アーム２２ｕの寄生容量Ｃｇｄか、上アーム２１ｕのスイッチング時間ｄＶｄｃ／ｄｔの値が、各々大きいほど、Ｖｇｓが大きくなり、下アーム２２ｕの誤動作が生じやすくなる。
【００６９】
下アーム２２ｕの寄生容量Ｃｇｄは、下アーム２２ｕの内部構造により決まっているため、自由に変化させることができない。また、上アーム２１ｕのターンオン動作時のスイッチング時間ｄＶｄｃ／ｄｔは、小さくすると上アーム２１ｕのスイッチング速度を遅くすることになり、スイッチング損失の増大をもたらすため、これも変化させることは好ましくない。
【００７０】
しかしながら、本変形例では、主にスイッチング動作を実施するスイッチング素子の制御端子に接続するゲート抵抗を小さくすることにより、高速スイッチング動作を実現し、且つ下アーム２２ｕのゲート端子−アーム駆動回路２４ｕ間の合成抵抗を、小さくすることができる。そのため、高ｄｖ／ｄｔが起因となって発生する誤動作を抑制することができる。
【００７１】
（第２の実施形態）
図１２は、第２の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図３に示す構成と比較して、上アーム側ゲート駆動回路２３ｕを、上アーム側ゲート駆動回路３３ｕに置換している。
【００７２】
上アーム側ゲート駆動回路３３ｕは、ターンオン用ゲート制御回路３３０ｕと導通用ゲート制御回路３３１ｕとターンオフ用ゲート制御回路３３２ｕとで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。ターンオン用ゲート駆動回路３３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路３３１ｕは、スイッチング素子２１１ｕの制御端子と接続され、ターンオフ用ゲート駆動回路３３２ｕは、スイッチング素子２１２ｕの制御端子に接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
【００７３】
制御回路４から出力されるゲート制御信号Ｇｕｐ＿ｓが、ターンオン用ゲート制御回路３３０ｕと導通用ゲート制御回路３３１ｕとターンオフ用ゲート制御回路３３２ｕとにそれぞれ入力され、ゲート制御信号Ｇｕｐ＿ｓに基づいて、ターンオン用ゲート制御回路３３０ｕからスイッチング素子２１０ｕの制御端子へと、ターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒが出力される。同様に、導通用ゲート制御回路３３１ｕからスイッチング素子２１１ｕの制御端子へと、導通用ゲート駆動信号Ｇｕｐ＿ｏｎが出力され、ターンオフ用ゲート制御回路３３２ｕからスイッチング素子２１２ｕの制御端子へと、ターンオフ用ゲート駆動信号Ｇｕｐ＿ｔｆが出力される。
【００７４】
以下、図１３を用いて、ターンオン用ゲート制御回路３３０ｕが出力するターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒと、導通用ゲート制御回路３３１ｕが出力する導通用ゲート駆動信号Ｇｕｐ＿ｏｎと、ターンオフ用ゲート制御回路３３２ｕが出力するターンオフ用ゲート駆動信号Ｇｕｐ＿ｔｆの詳細について説明する。
【００７５】
ターンオン用ゲート制御回路３３０ｕは、制御回路４から入力されたゲート制御信号Ｇｕｐ＿ｓの立上りが検出された時刻ｔ1に、ターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒを立ち上げる。その後、ターンオン用ゲート制御回路３３０ｕは、ゲート制御信号Ｇｕｐ＿ｓが高電位である第１電位期間よりも短い時間で、即ち時刻ｔ３においてターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒを立ち下げる。
【００７６】
ターンオフ用ゲート制御回路３３２ｕは、ゲート制御信号Ｇｕｐ＿ｓの立ち下がりが検出された時刻ｔ４に、ターンオフ用ゲート駆動信号Ｇｕｐ＿ｔｆを立ち上げ、ゲート制御信号Ｇｕｐ＿ｓが低電位である第２電位期間よりも短い時間で、即ち時刻ｔ６においてスイッチング用ゲート駆動信号Ｇｕｐ＿ｔｆを立ち下げる。
【００７７】
導通用ゲート制御回路３３１ｕは、ターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒが高電位となっているｔ１−ｔ３期間内の時刻ｔ２に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎを立ち上げる。その後、導通用ゲート制御回路３３１ｕは、ターンオフ用ゲート駆動信号Ｇｕｐ＿ｔｆが高電位となっているｔ４−ｔ６期間内の時刻ｔ５に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎを立ち下げる。
【００７８】
以上の動作により、ターンオン用ゲート制御回路３３０ｕと導通用ゲート制御回路３３１ｕとターンオフ用ゲート制御回路３３２ｕの各ゲート制御回路は、ゲート制御信号Ｇｕｐ＿ｓの１周期の間に、それぞれゲート駆動信号として、矩形波を１度出力することになる。
【００７９】
このように動作することで、スイッチングにおけるターンオン動作を、スイッチング素子２１０ｕで実施し、導通動作を、スイッチング素子２１１ｕで実施し、スイッチングにおけるターンオフ動作を、スイッチング素子２１２ｕで実施することができる。この結果、上アーム２１ｕで発生する損失を、ターンオン損失と導通損失とターンオフ損失で分離することができる。ゆえに、従来まで、トレードオフの関係であったスイッチング損失（ターンオン損失とターンオフ損失の和）と導通損失を、個別に低減することが可能となり、すなわち両方を同時に低減することができ、高効率なインバータ装置が実現できる。
【００８０】
なお、上アームを構成し、並列接続される複数のスイッチング素子間で、閾値電圧が必ずしも同じである必要はない。一般的に、閾値電圧は、オン抵抗（導通損失の主要因となるスイッチング素子の特性）と相関があり、閾値電圧が低いほうが、オン抵抗が小さくなる傾向にある。よって、動作に応じた、異なる閾値電圧を有するスイッチング素子により上アームを構成することで、さらに、高効率なインバータ装置が実現できる。
【００８１】
具体的には、ターンオン動作を実施するスイッチング素子と導通動作を実施するスイッチング素子において、ターンオン動作を実施するスイッチング素子よりも導通動作を実施するスイッチング素子のほうが、閾値電圧を低くすることが望ましい。これによって、オン抵抗の小さいスイッチング素子で、導通動作を実施することになる。
【００８２】
ターンオン動作を実施するスイッチング素子とターンオフ動作を実施するスイッチング素子においては、ターンオン動作を実施するスイッチング素子よりもターンオフ動作を実施するスイッチング素子のほうが、閾値電圧を高くすることが望ましい。このように構成することで、ターンオン動作を実施する場合には、比較的低い閾値電圧でスイッチング素子を動作するようになり、ターンオン動作を速くすることが可能となる。次に、ターンオフ動作を実施する場合には、比較的高い閾値電圧でスイッチング素子を動作するようになり、ターンオフ動作を速くすることが可能となる。よって、さらなるスイッチング損失低減が図れる。
【００８３】
また、スイッチング素子の誤作動は、導通動作よりもスイッチング動作時に生じやすく、スイッチング素子のオン電圧とオフ電圧との電位差が小さいほど生じやすい。そこで、図３の構成において、スイッチング用ゲート制御回路２３０ｕが出力するオン電圧とオフ電圧との電位差は、導通用ゲート制御回路２３１ｕが出力するオン電圧とオフ電圧との電位差よりも大きくなるよう構成することが望ましい。このように構成することで、スイッチング動作時の誤作動の発生を抑制することができる。図１２の構成では、ターンオン用ゲート制御回路３３０ｕ、導通用ゲート制御回路３３１ｕ、ターンオフ用ゲート制御回路３３２ｕの順に、オン電圧とオフ電圧との電位差が大きくなるよう構成することが好ましい。ターンオン用ゲート制御回路３３０ｕのオン／オフ電位差が大きいことで、スイッチング素子の誤作動が生じにくく、ターンオフ用ゲート制御回路３３２ｕのオン／オフ電位差が小さいことで、ターンオフ動作を速くすることが可能となる。
【００８４】
（第３の実施形態）
図１４は、第３の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
【００８５】
上アーム側ゲート駆動回路５３ｕは、スイッチング用ゲート制御回路４３０ｕと導通用ゲート制御回路４３１ｕと、主電圧検出回路４３２ｕと第１の主電圧判定回路５３３ｕと第２の主電圧判定回路５３４ｕで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。
【００８６】
スイッチング用ゲート駆動回路４３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路４３１ｕは、スイッチング素子２１１ｕ、２１２ｕそれぞれの制御端子と接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
【００８７】
上アーム側ゲート駆動回路５３ｕは、図３に示した上アーム側ゲート駆動回路２３ｕの構成に加えて、主電圧検出回路４３２ｕと第１の主電圧判定回路５３３ｕと第２の主電圧判定回路５３４ｕが追加された構成である。ここでは、図３に示す構成と相異する主電圧検出回路４３２ｕと第１の主電圧判定回路５３３ｕと第２の主電圧判定回路５３４ｕの具体的な動作のみ説明する。
【００８８】
主電圧検出回路４３２ｕは、上アーム２１ｕの主端子間の電圧である主電圧を検出し、上アームの主電圧の値に応じた検出信号を、第１の主電圧判定回路５３３ｕと第２の主電圧判定回路５３４ｕへと出力する。
【００８９】
第１の主電圧判定回路５３３ｕは、検出信号が入力された後、所定の電圧値Ｖｔ１と比較し、所定の電圧値Ｖｔ１より下回った場合に、導通用ゲート制御回路へと、第１の判定信号を出力する。ここで、所定の電圧値Ｖｔ１とは、図１５に示すように、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗに従ってスイッチング素子２１０ｕで実施されるスイッチング動作の終了状態における電圧値である。具体的には、スイッチング動作を実施するスイッチング素子２１０ｕのオン電圧値となる。
【００９０】
このようにすることで、スイッチング動作を実施するスイッチング素子２１０ｕが、スイッチング動作を終了したことを検出して、導通動作を実施するスイッチング素子２１１ｕと２１２ｕがオン状態となるため、スイッチング素子２１０ｕのスイッチング動作完了後から導通動作開始までの間隔を短くすることができる。そのため、スイッチング動作を実施するスイッチング素子２１０ｕに、余分な負荷をかけることなく速やかに、動作切換えが実施できる。
【００９１】
また、第２の主電圧判定回路５３４ｕは、検出信号が入力された後、所定の電圧値Ｖｔ２と比較し、所定の電圧値Ｖｔ２より下回った場合に、スイッチング用ゲート制御回路へと、第２の判定信号を出力する。ここで、所定の電圧値Ｖｔ２とは、図１５に示すように、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗに従ってスイッチング素子２１０ｕで実施されるスイッチング動作と、導通用ゲート駆動信号Ｇｕｐ＿ｏｎに従ってスイッチング素子２１１ｕ及び２１２ｕで実施される導通動作とが、両方ともに終了状態である場合の電圧値である。具体的には、スイッチング動作を実施するスイッチング素子と導通動作を実施するスイッチング素子が全てオン状態となるオン電圧値である。従って、第２の主電圧判定回路５３４ｕは、スイッチング動作を実施するスイッチング素子２１０ｕの導通を終了すべき電圧値となっているかを判定するスイッチング終了主電圧判定回路として機能する。
【００９２】
このように構成することで、導通動作を実施するスイッチング素子２１１ｕ及び２１２ｕが、導通動作を完了したことを検出して、スイッチング動作を実施するスイッチング素子２１０ｕがオフ状態となるため、スイッチング動作を実施するスイッチング素子２１０ｕに、余分な負荷をかけることなく速やかに、動作切換えが実施できる。
【００９３】
（第３の実施形態の変形例）
第３の実施形態では、スイッチング素子の主端子間電圧を利用して、ゲート制御をおこなったが、同様にスイッチング素子の主端子間に導通する主電流を利用することもできる。
【００９４】
図１６は、第３の実施形態の変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
【００９５】
上アーム側ゲート駆動回路６３ｕは、スイッチング用ゲート制御回路４３０ｕと導通用ゲート制御回路４３１ｕと、スイッチング電流検出回路（ＳＷ電流検出回路）６３０ｕとスイッチング電流判定回路（ＳＷ電流判定回路）６３１ｕで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。スイッチング用ゲート駆動回路４３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路４３１ｕは、スイッチング素子２１１ｕ、２１２ｕそれぞれの制御端子と接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
【００９６】
上アーム側ゲート駆動回路６３ｕは、上アーム側ゲート駆動回路２３ｕの構成に加えて、スイッチング電流検出回路６３０ｕとスイッチング電流判定回路６３１ｕが追加された構成である。ここでは、スイッチング電流検出回路６３０ｕとスイッチング電流判定回路６３１ｕの具体的な動作のみ説明する。
【００９７】
スイッチング電流検出回路６３０ｕは、スイッチング動作を実施するスイッチング素子２１ｕの主電流を検出し、スイッチング素子２１０ｕの主電流の値に応じた検出信号を、スイッチング電流判定回路６３１ｕへと出力する。検出信号としては、例えば、電流量を電圧値に変換することで、容易に扱うことが可能となる。
【００９８】
次に、スイッチング電流判定回路６３１ｕは、検出信号が入力された後、所定の電圧値と比較し、所定の電圧値より上回った場合に、導通用ゲート制御回路へと、判定信号を出力する。ここで、所定の電圧値は、スイッチング動作の終了状態における電圧値とする。具体的には、所定の電圧値は、上アームが通電しようとする電流量に依存する。
【００９９】
以上ように構成することで、スイッチング動作を実施するスイッチング素子２１０ｕが、スイッチング動作を終了したことを検出して、導通動作を実施するスイッチング素子２１１ｕと２１２ｕがオン状態となるため、スイッチング動作を実施するスイッチング素子２１０ｕに、余分な負荷をかけることなく速やかに、動作切換えが実施できる。
【０１００】
（第４の実施形態）
図１７は、第４の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
【０１０１】
上アーム側ゲート駆動回路７３ｕは、第１のゲート制御回路７３０ｕと第２のゲート制御回路７３１ｕと第３のゲート制御回路７３２ｕと、温度検出回路７３３ｕと温度判定回路７３４ｕで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。第１のゲート駆動回路７３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、第２のゲート制御回路７３１ｕは、スイッチング素子２１１ｕの制御端子に接続され、第３のゲート制御回路７３２ｕは、スイッチング素子２１２ｕの制御端子に接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
【０１０２】
ここで、具体的な動作について説明する。温度検出回路７３３ｕは、スイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕの温度（具体的には、スイッチング素子を構成するチップのジャンクション温度）を検出し、スイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕのそれぞれの温度に応じた検出信号を、温度判定回路７３４ｕへと出力する。
【０１０３】
温度判定回路７３４ｕは、検出信号が入力された後、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕそれぞれの温度の大小を比較し、最も低温状態にあるスイッチング素子の制御端子に接続されているゲート制御回路に、図３を用いて説明したスイッチング用ゲート制御回路２３０ｕと同様の動作を実施させ、その他のスイッチング素子の制御端子に接続されているゲート制御回路には、図３を用いて説明した導通用ゲート制御回路２３１ｕと同様の動作を実施させる。
【０１０４】
一般的に、スイッチング素子の信頼性指標であるアバランシェ耐量及び短絡耐量の値は、スイッチング素子が高温になればなるほど、著しく低下することが知られている。
【０１０５】
よって、上述したように、上アーム２１ｕを構成するスイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕのうち、最も低温状態にあるスイッチング素子に、スイッチング動作を実施させることで、上アーム２１ｕとしてのアバランシェ耐量及び短絡耐量の値を、比較的高く維持することが可能となる。すなわち、高効率かつ、高信頼性のインバータ装置を提供できる。
【０１０６】
尚、並列接続したスイッチング素子が、同じ電気特性である場合は、スイッチング動作におけるスイッチング素子の温度上昇にほとんど差がないため、温度の大小を比較せずに、スイッチング動作を実施するスイッチング素子を順次、変更してもよい。
【０１０７】
以上のように構成することで、並列接続しているスイッチング素子の間で、スイッチング動作する回数を平均化することができ、特定のスイッチング素子にスイッチング動作負荷を集中させないようにすることができる。ゆえに、スイッチング素子の高寿命化を図ることができる。
【０１０８】
（第５の実施形態）
図１８は、第５の実施形態に係るインバータ装置を用いた同期電動機駆動システムの全体構成を示す図である。ここでは、スイッチング素子としてＭＯＳＦＥＴを用いた例を説明する。
【０１０９】
本実施形態においてインバータ装置２は、出力する交流電力の数と同数のレグ２５ｕ、２５ｖ、２５ｗで構成され、レグ２５ｕ、２５ｖ、２５ｗは、バッテリ１の正負間に直列接続された上アーム（正側に接続）２１ｕ、２１ｖ、及び２１ｗと、下アーム（負側に接続）２２ｕ、２２ｖ、及び２２ｗと、各上アーム２１ｕ、２１ｖ、２１ｗ及び下アーム２２ｕ、２２ｖ、２２ｗに接続されているコンデンサ１０１ｕ、１０１ｖ、１０１ｗ、１０２ｕ、１０２ｖ、及び１０２ｗと、各上アーム２１ｕ、２１ｖ、２１ｗ及び下アーム２２ｕ、２２ｖ、２２ｗに対応した上アーム側ゲート駆動回路（上アーム駆動回路）２３ｕ、２３ｖ、２３ｗと、下アーム側ゲート駆動回路（下アーム駆動回路）２４ｕ、２４ｖ、２４ｗとで構成される。
【０１１０】
また、コンデンサ１０１ｕ、１０１ｖ、１０１ｗ、１０２ｕ、１０２ｖ、及び１０２ｗは、対応する上アーム２１ｕ、２１ｖ、２１ｗと下アーム２２ｕ、２２ｖ、２２ｗにそれぞれ並列接続されており、かつ、近接配置されている。
【０１１１】
図１９は、上アーム２１ｕを構成するスイッチング素子とコンデンサ１０１ｕとの配置関係を模式的に示す構成図である。上アーム２１ｕとコンデンサ１０１ｕは、近接配置されているが、特に、上アーム２１ｕを構成するスイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕのうち、スイッチング動作を実施するスイッチング素子２１０ｕと、コンデンサ１０１ｕとが最も近接配置している。
【０１１２】
以上のように構成することで、コンデンサ１０１ｕと、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕそれぞれの配線インダクタンスにおいて、コンデンサ１０１ｕと、スイッチング動作を実施するスイッチング素子２１０ｕとの配線インダクタンスを最も短くすることが可能となる。ゆえに、スイッチング素子２１０ｕが高速スイッチング動作をする場合に発生する、サージ電圧を抑制することができる。すなわち、高効率かつ、高信頼性のインバータ装置を提供できる。
【０１１３】
（第６の実施形態）
図２０は、第６の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
【０１１４】
本実施形態において、上アーム側ゲート駆動回路８３ｕは、スイッチング用ゲート制御回路８３０ｕと導通用ゲート制御回路８３１ｕと低電流用ゲート制御回路８３２ｕと電流指令判定回路８３３ｕとで構成され、上アーム４１ｕは、スイッチング素子４１０ｕ、４１１ｕ、４１２ｕで構成され、スイッチング素子４１０ｕはＭＯＳＦＥＴであり、スイッチング素子４１１ｕと４１２ｕはＩＧＢＴである。
【０１１５】
スイッチング用ゲート制御回路８３０ｕ及び導通用ゲート制御回路８３１ｕは、図３におけるスイッチング用ゲート制御回路２３０ｕ及び導通用ゲート制御回路２３１ｕと同様の構成である。
【０１１６】
低電流用ゲート制御回路８３２ｕは、制御回路４から出力されるゲート制御信号Ｇｕｐ＿ｓと同じ波形で、スイッチング素子４１０ｕの制御端子へと、低電流用ゲート駆動信号Ｇｕｐ＿ｌｏｗを出力する。
【０１１７】
電流指令判定回路８３３ｕは、制御回路４に入力される電流指令信号Ｉｓ＿ｕを監視し、ＩＧＢＴよりもＭＯＳＦＥＴの方が低電圧で所望の電流値が得られる電流域でインバータ装置を駆動させることが指令されている場合、低電流用ゲート制御回路８３２ｕに対してゲート駆動信号の出力を指示する。また、ＭＯＳＦＥＴよりもＩＧＢＴの方が低電圧で所望の電流値が得られる電流域でインバータ装置を駆動させることが指令されている場合には、
スイッチング用ゲート制御回路８３０ｕ及び導通用ゲート制御回路８３１ｕに対してゲート駆動信号の出力を指示する。
【０１１８】
一般に、ＩＧＢＴとＭＯＳＦＥＴとの飽和領域での電圧ー電流特性を比較すると、図２１のような関係になる。図中の第１領域では、ＩＧＢＴよりもＭＯＳＦＥＴの方が低電圧で所望の電流値が得られるため、同じ電流値を導通する場合、ＭＯＳＦＥＴの方が低損失である。逆に図中の第２領域では、ＭＯＳＦＥＴよりもＩＧＢＴの方が低電圧で所望の電流値が得られるため、ＩＧＢＴの方が低損失である。
【０１１９】
上述のような構成によれば、図２１に示す第２領域でのインバータ動作は、第１の実施形態と同様に、スイッチング用ゲート制御回路８３０ｕ及び導通用ゲート制御回路８３１ｕが出力するゲート駆動信号に従って、スイッチング損失と導通損失との発生を分離させることができる。その一方で、図２１に示す第１領域では、低電流用ゲート制御回路８３２ｕから出力される低電流用ゲート駆動信号Ｇｕｐ＿ｌｏｗによって、低損失なＭＯＳＦＥＴを用いたスイッチ素子のみで、インバータ動作が実施される。
【０１２０】
（その他の変形例）
以上、本発明に係るインバータ装置について、実施形態に基づいて説明したが、本発明はこれらの実施形態に限られない。例えば、以下のような変形例が考えられる。
（１）各実施形態では、３相インバータを例に本発明を説明したが、本発明は、アームが複数のスイッチング素子を並列して構成された電力変換装置であれば適用可能である。
【０１２１】
例えば、アームが複数のスイッチング素子を並列して構成されたＤＣ／ＤＣコンバータ装置にも本発明を適用可能である。
【０１２２】
図２２は、図１に示す同期電動機駆動システムにＤＣ／ＤＣコンバータ８を追加した変形例を示す図である。
【０１２３】
ＤＣ／ＤＣコンバータ８は、アーム８１、アーム８２、ゲート駆動回路８３、ゲート駆動回路８４、及びインダクタ８５で構成される。ゲート駆動回路８３とゲート駆動回路８４とは、アーム８１とアーム８２とにそれぞれ対応している。
【０１２４】
図２３は、図２２におけるアーム８１とゲート駆動回路８３との詳細を示す図である。ゲート駆動回路８３は、スイッチング用ゲート制御回路８３０と導通用ゲート制御回路８３１で構成され、アーム８１は、３ヶのスイッチング素子８１０、８１１、８１２で構成される。スイッチング用ゲート駆動回路８３０は、スイッチング素子８１０の制御端子に接続され、導通用ゲート制御回路８３１は、スイッチング素子８１１、及び８１２それぞれの制御端子と接続されている。また、スイッチング素子８１０、８１１、８１２においては、高電位側の主端子及び低電位側の主端子がそれぞれが接続されており、並列接続の形態である。アーム８２とゲート駆動回路８４についても、図２３に示す構成と同様の構成を有する。
【０１２５】
このような構成のＤＣ／ＤＣコンバータ８において、スイッチング用ゲート制御回路８３０が図４に示す例と同様のスイッチング用ゲート駆動信号を出力し、導通用ゲート制御回路８３１が図４に示す例と同様の導通用ゲート駆動信号を出力することで、ＤＣ／ＤＣコンバータ装置８でも、各実施形態で説明したインバータ装置２と同様に、スイッチング動作を実施するスイッチング素子と、導通動作を実施するスイッチング素子とで、スイッチング損失と導通損失との発生を分離することができる。
（２）アームを構成するスイッチング素子の全部、若しくは一部に、ＳｉＣ（炭化珪素）デバイスやＧａＮ（窒化ガリウム）デバイス等のワイドバンドギャップ半導体を用いてもよい。
【０１２６】
ＳｉＣデバイス若しくはＧａＮデバイスは、Ｓｉデバイスと比較して、高破壊耐量特性を有するため、チップサイズを小さくでき、インバータ装置の低コスト化や小型化、さらには信頼性の向上が図れる。
【０１２７】
但し、これらのデバイスは、Ｓｉデバイスに比較して低損失であるが高価である。そこで、アームを構成する全てのスイッチング素子に、ＳｉＣデバイス若しくはＧａＮデバイスを用いるのではなく、低損失化に寄与するスイッチング素子のみにＳｉＣデバイス若しくはＧａＮデバイスを用いるとしてもよい。
【０１２８】
例えば、スイッチング損失と導通損失とのうちスイッチング損失の影響が大きいシステムでは、図３に示す主にスイッチング動作を実施するスイッチング素子２１０ｕをＳｉＣデバイスやＧａＮデバイスに置換し、導通損失の影響が大きいシステムでは、図３に示す主に導通動作を実施するスイッチング素子２１１ｕ、及び２１２ｕをＳｉＣデバイスやＧａＮデバイスに置換するとよい。これにより、高コスト化を抑えつつ、さらなる低損失を図ることができる。
（３）各実施形態及び変形例をそれぞれ組み合わせるとしてもよい。
【産業上の利用可能性】
【０１２９】
本発明は、高効率なインバータ装置を実現できる。さらに、並列接続されたスイッチング素子を個別に適切に制御することで、さらなる高効率化及び信頼性の向上が図れる。ゆえに、高効率化が強く要求されるハイブリッド電気自動車及び電気自動車、燃料電池電気自動車、電動コンプレッサ、電動パワーステアリング、エレベータを含めたあらゆる電動機駆動システム、また同じく高効率化が強く望まれる風力発電システムなどの発電システム、等々に有用である。
【符号の説明】
【０１３０】
１  バッテリ
２  インバータ
３  モータ
４  制御回路
８  ＤＣ／ＤＣコンバータ
２１ｕ〜２１ｗ、３１ｕ  上アーム
２２ｕ〜２２ｗ  下アーム
２３ｕ〜２３ｗ、３３ｕ、５３ｕ，６３ｕ，７３ｕ、８３ｕ  上アーム側ゲート駆動回路
２４ｕ〜２４ｗ  下アーム側ゲート駆動回路
２５ｕ〜２５ｗ  レグ
８１、８２  アーム
８３、８４  ゲート駆動回路
８５  インダクタ
１０１ｕ，１０１ｖ，１０１ｗ，１０２ｕ、１０２ｖ，１０２ｗ  コンデンサ
２００    寄生容量
２１０ｕ、２１１ｕ、２１２ｕ、３１０ｕ、３１１ｕ，３１２ｕ，４１０ｕ，４１１ｕ，４１２ｕ  スイッチング素子
２３０ｕ、４３０ｕ、８３０ｕ  スイッチング用ゲート制御回路
２３１ｕ、４３１ｕ、８３１ｕ  導通用ゲート制御回路
２３１ｕ＿１  導通用ゲート制御回路１
２３１ｕ＿２  導通用ゲート制御回路２
３３０ｕ  ターンオン用ゲート制御回路
３３１ｕ  導通用ゲート制御回路
３３２ｕ  ターンオフ用ゲート制御回路
４３２ｕ  主電圧検出回路
４３３ｕ  主電圧判定回路
５３３ｕ  第１の主電圧判定回路
５３４ｕ  第２の主電圧判定回路
６３０ｕ  スイッチング電流検出回路
６３１ｕ  スイッチング電流判定回路
７３０ｕ  第１のゲート制御回路
７３１ｕ  第２のゲート制御回路
７３２ｕ  第３のゲート制御回路
７３３ｕ  温度検出回路
７３４ｕ  温度判定回路
８３０  スイッチング用ゲート制御回路
８３１  導通用ゲート制御回路
８１０、８１１、８１２  スイッチング素子
８３２ｕ  低電流用ゲート制御回路
８３３ｕ  電流指令判定回路
１０００  スイッチング用ゲート抵抗
１００１  導通用ゲート抵抗
１００２  下アーム２２ｕのゲート抵抗
【図１】
2011096232.tif 000003
【図２】
2011096232.tif 000004
【図３】
2011096232.tif 000005
【図４】
2011096232.tif 000006
【図５】
2011096232.tif 000007
【図６】
2011096232.tif 000008
【図７】
2011096232.tif 000009
【図８】
2011096232.tif 000010
【図９】
2011096232.tif 000011
【図１０】
2011096232.tif 000012
【図１１】
2011096232.tif 000013
【図１２】
2011096232.tif 000014
【図１３】
2011096232.tif 000015
【図１４】
2011096232.tif 000016
【図１５】
2011096232.tif 000017
【図１６】
2011096232.tif 000018
【図１７】
2011096232.tif 000019
【図１８】
2011096232.tif 000020
【図１９】
2011096232.tif 000021
【図２０】
2011096232.tif 000022
【図２１】
2011096232.tif 000023
【図２２】
2011096232.tif 000024
【図２３】
2011096232.tif 000025
【手続補正書】
【提出日】平成24年2月24日(2012.2.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
上下アームと、第１電位期間、第２電位期間を有する基準信号に従ってそれぞれ対応するアームを駆動させるゲート駆動回路とを有する電力変換装置であって、
上下アームは、それぞれ複数のスイッチング素子が並列に接続されており、
それぞれのゲート駆動回路は、
前記第１電位期間の開始時に、前記複数のスイッチング素子のうち第１のスイッチング素子の導通を開始させ、前記第１電位期間中に導通を終了させるスイッチング用ゲート制御回路と、
前記第２電位期間の開始時に、前記複数のスイッチング素子のうち第３のスイッチング素子の導通を開始させ、前記第２電位期間中に導通を終了させるターンオフ用ゲート制御回路と、
前記第１電位期間の開始に応じた前記第１のスイッチング素子の導通開始後、且つ導通終了前に、前記複数のスイッチング素子のうち第２のスイッチング素子の導通を開始させ、前記第２電位期間の開始に応じた前記第３のスイッチング素子の導通開始後、且つ導通終了前に、前記第２のスイッチング素子の導通を終了させる導通用ゲート制御回路とを有し、
前記第２のスイッチング素子よりも、前記第１のスイッチング素子の方が、寄生容量が小さい
ことを特徴とする電力変換装置。
【請求項２】
（削除）
【請求項３】
（削除）
【請求項４】
前記第１のスイッチング素子には、前記第２のスイッチング素子よりもスイッチング損失の少ないデバイスを用い、
前記第２のスイッチング素子には、前記第１のスイッチング素子よりも導通損失の少ないデバイスを用いた
ことを特徴とする請求項１に記載の電力変換装置。
【請求項５】
前記第１のスイッチング素子にユニポーラ素子を用い、前記第２のスイッチング素子にバイポーラ素子を用いたことを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記ゲート駆動回路はさらに、
前記複数のスイッチング素子の主端子間の電圧を検出する主電圧検出回路と、
主電圧検出回路により検出された電圧と所定電圧とを比較することで、前記第１のスイッチング素子の導通が開始されているか否かを判定する主電圧判定回路とを備え、
前記導通用ゲート制御回路は、前記主電圧判定回路により前記第１のスイッチング素子の導通が開始されていると判定された場合に、前記第２のスイッチング素子の導通を開始させる
ことを特徴とする請求項１に記載の電力変換装置。
【請求項７】
前記ゲート駆動回路はさらに、
主電圧検出回路により検出された電圧と第２の所定電圧とを比較することで、前記第２のスイッチング素子の導通が開始されているか否かを判定するスイッチング終了主電圧判定回路とを備え、
前記スイッチング用ゲート制御回路は、前記スイッチング終了主電圧判定回路により前記第２のスイッチング素子の導通が開始されていると判定された場合に、前記第１のスイッチング素子の導通を終了させる
ことを特徴とする請求項６に記載の電力変換装置。
【請求項８】
前記ゲート駆動回路はさらに、
前記第１のスイッチング素子の主端子間に導通する電流を検出するスイッチング電流検出回路と、
スイッチング電流検出回路による検出結果に基づいて、前記第１のスイッチング素子の導通が開始されているか否かを判定するスイッチング電流判定回路とを備え、
前記導通用ゲート制御回路は、前記スイッチング電流判定回路により前記第１のスイッチング素子の導通が開始されていると判定された場合に、前記第２のスイッチング素子の導通を開始させる
ことを特徴とする請求項１に記載の電力変換装置。
【請求項９】
前記第２のスイッチング素子の第２閾値電圧は、前記第１のスイッチング素子の第１閾値電圧よりも低いことを特徴とする請求項１に記載の電力変換装置。
【請求項１０】
前記スイッチング用ゲート制御回路が出力するオン電圧とオフ電圧との電位差は、前記導通用ゲート制御回路が出力するオン電圧とオフ電圧との電位差よりも大きいことを特徴とする請求項１に記載の電力変換装置。
【請求項１１】
前記ゲート駆動回路は、前記スイッチング用ゲート制御回路及び前記導通用ゲート制御回路を含めて、対応するアームを構成するスイッチング素子と同数のゲート制御回路を有し、
それぞれの前記ゲート制御回路は、スイッチング素子と１対１に対応し、対応するスイッチング素子を、前記スイッチング用ゲート制御回路及び前記導通用ゲート制御回路の何れかと同様に制御する
ことを特徴とする請求項１に記載の電力変換装置。
【請求項１２】
それぞれのスイッチング素子の制御端子と、各スイッチング素子を制御するゲート制御回路との間には、ゲート抵抗が接続されており、
前記第２のスイッチング素子の制御端子に接続されているゲート抵抗は、他のスイッチング素子の制御端子に接続されているゲート抵抗よりも、抵抗値が大きい
ことを特徴とする請求項１に記載の電力変換装置。
【請求項１３】
前記第１のスイッチング素子の閾値電圧は、前記第３のスイッチング素子の閾値電圧よりも低いことを特徴とする請求項１に記載の電力変換装置。
【請求項１４】
前記スイッチング用ゲート制御回路、前記導通用ゲート制御回路、及び前記ターンオフ用ゲート制御回路のそれぞれが出力するオン電圧とオフ電圧との電位差は、前記スイッチング用ゲート制御回路、前記導通用ゲート制御回路、及びターンオフ用ゲート制御回路の順に高電位であることを特徴とする請求項１に記載の電力変換装置。
【請求項１５】
前記第１のスイッチング素子が金属−酸化物−半導体電界効果トランジスタであり、前記第２のスイッチング素子が絶縁ゲート型バイポーラトランジスタであり、
前記ゲート駆動回路はさらに、アームの導通を要する期間に前記第１のスイッチング素子を導通させる低電流用ゲート制御回路を有し、
絶縁ゲート型バイポーラトランジスタよりも金属−酸化物−半導体電界効果トランジスタの方が低電圧で所望の電流値が得られる電流域で電力変換装置を駆動させる場合、前記ゲート駆動回路は、前記低電流用ゲート制御回路を用いて対応するアームを駆動させ、
金属−酸化物−半導体電界効果トランジスタよりも絶縁ゲート型バイポーラトランジスタの方が低電圧で所望の電流値が得られる電流域で電力変換装置を駆動させる場合、前記ゲート駆動回路は、前記スイッチング用ゲート制御回路、及び前記導通用ゲート制御回路を用いて対応するアームを駆動させる
ことを特徴とする請求項１に記載の電力変換装置。
【請求項１６】
前記第１のスイッチング素子に、ワイドバンドギャップ半導体を用いたことを特徴とする請求項１に記載の電力変換装置。
【請求項１７】
前記第２のスイッチング素子よりも、前記第１のスイッチング素子のほうが、電流容量が小さいことを特徴とする請求項１に記載の電力変換装置。
【手続補正書】
【提出日】平成24年7月31日(2012.7.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のスイッチング素子を並列接続しアームを構成したインバータ装置、ＤＣ／ＤＣコンバータ装置等の電力変換装置に関するものである。
【背景技術】
【０００２】
近年、ハイブリッド電気自動車及び電気自動車等への利用を踏まえ、インバータ装置、ＤＣ／ＤＣコンバータ装置等の電力変換装置の高出力化が進んでいる。高出力な電力変換装置では、アームを構成するスイッチング素子の高電圧化及び大電流化が要求され、高電圧化においては、スイッチング素子を直列接続することで対応し、大電流化においては、スイッチング素子を並列接続することで対応している。例えば、複数のスイッチング素子を並列接続しアームを構成したインバータ装置としては、特許文献１がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−６４１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、スイッチング素子を並列接続して用いる場合には、各素子の電気特性バラツキなどにより、特定の素子に電流が多く流れやすくなる。これにより、電流が多く流れる素子が大きく発熱し、その素子の寿命が短くなりやすい。特に、スイッチング動作時は、定常動作時と比べて、並列接続での問題が大きくなる。つまり、スイッチング動作時においては、電気特性（オン抵抗、閾値電圧など）バラツキに加えて、素子のジャンクション温度差，配線インダクタンス差、ゲート駆動回路特性バラツキなどにより、素子単体の電気特性バラツキ以上に問題が大きくなる。
【０００５】
本発明はかかる問題に鑑み、複数のスイッチング素子を並列接続してアームを構成しつつ、素子の長寿命化を図ることが可能な電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る電力変換装置は、上下アームと、第１電位期間、第２電位期間を有する基準信号に従ってそれぞれ対応するアームを駆動させるゲート駆動回路とを有する電力変換装置であって、上下アームは、それぞれ複数のスイッチング素子が並列に接続されており、それぞれのゲート駆動回路は、前記第１電位期間の開始時に、前記複数のスイッチング素子のうち第１のスイッチング素子の導通を開始させ、前記第１電位期間中に導通を終了させるスイッチング用ゲート制御回路と、前記第２電位期間の開始時に、前記複数のスイッチング素子のうち第３のスイッチング素子の導通を開始させ、前記第２電位期間中に導通を終了させるターンオフ用ゲート制御回路と、前記第１電位期間の開始に応じた前記第１のスイッチング素子の導通開始後、且つ導通終了前に、前記複数のスイッチング素子のうち第２のスイッチング素子の導通を開始させ、前記第２電位期間の開始に応じた前記第３のスイッチング素子の導通開始後、且つ導通終了前に、前記第２のスイッチング素子の導通を終了させる導通用ゲート制御回路とを有し、前記第２のスイッチング素子よりも、前記第１のスイッチング素子の方が、寄生容量が小さいことを特徴とする。
【発明の効果】
【０００７】
本発明に係る電力変換装置は、課題を解決するための手段に記載の構成により、アームを構成する複数のスイッチング素子のうち第１のスイッチング素子において、スイッチング動作時のスイッチング損失が発生し、第２のスイッチング素子において、導通動作時の導通損失が発生する。
従って、第１のスイッチング素子では、スイッチング損失による発熱があるが、導通損失による発熱が抑えられ、第２のスイッチング素子では、導通損失による発熱があるが、スイッチング損失による発熱が抑えられる。そのため、発熱によるスイッチング素子の短寿命化を抑制することができる。
【０００８】
また、一般的な、スイッチング素子の特性として、導通損失とスイッチング損失は、トレードオフの関係にあり、導通損失を低減したスイッチング素子においては、スイッチング損失が比較的大きくなり、逆に、スイッチング損失を低減したスイッチング素子においては、導通損失が比較的大きくなる傾向にある。
本発明に係る電力変換装置では、スイッチング損失と導通損失とが異なるスイッチング素子で発生するため、従来はトレードオフの関係であったスイッチング損失と導通損失とを、電力変換装置全体として個別に低減することが可能となる。すなわち電力変換装置全体として両方の損失を同時に低減することができ、高効率な電力変換装置を実現できる。
【図面の簡単な説明】
【０００９】
【図１】本発明に係る電力変換装置を用いた同期電動機駆動システムの全体構成を示す図
【図２】インバータ装置が備える上下アームのスイッチング動作を示す波形図
【図３】第１の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図４】ゲート制御回路の動作を説明するタイミングチャート
【図５】スイッチング素子の電流−電圧特性を示す図
【図６】第１の実施形態の第１変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図７】第１の実施形態の第２変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図８】第１の実施形態の第３変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図９】第３変形例におけるゲート制御回路の動作を説明するタイミングチャート
【図１０】第１の実施形態の第４変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図１１】上アーム２１ｕのターンオン動作によって下アーム２２ｕで誤動作が発生するメカニズムを説明する図
【図１２】第２の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図１３】第２の実施形態に係るインバータ装置におけるゲート制御回路の動作を説明するタイミングチャート
【図１４】第３の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図１５】第３の実施形態に係るインバータ装置におけるゲート制御回路の動作とスイッチング動作波形とを示す図
【図１６】第３の実施形態の変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図１７】第４の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図１８】第５の実施形態に係るインバータ装置を用いた同期電動機駆動システムの全体構成を示す図
【図１９】第５の実施形態に係るインバータ装置のアームとコンデンサとの配置関係を示す図
【図２０】第６の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図
【図２１】ＩＧＢＴとＭＯＳＦＥＴとの飽和領域での電圧ー電流特性を比較した図
【図２２】本発明に係るＤＣ／ＤＣコンバータ装置を有する同期電動機駆動システムの全体構成を示す図
【図２３】図２２におけるアーム８１とゲート駆動回路８３との詳細を示す図
【発明を実施するための形態】
【００１０】
以下、本発明に係る電力変換装置の実施の形態について、図を用いて説明する。
（第１の実施形態）
図１は、本発明に係る電力変換装置を用いた同期電動機駆動システムの全体構成を示す図である。
本図に示す同期電動機駆動システムは、バッテリ１、本発明に係る電力変換装置であるインバータ装置２、モータ３、制御回路４から構成されている。
【００１１】
バッテリ１は直流電源であり、直流電力をインバータ装置２へ供給する。
インバータ装置２は、バッテリ１から供給される直流電力を直流交流変換し、モータ３に３相交流電力を供給する３相インバータである。
モータ３は、インバータ装置２から供給される３相交流電力により回転駆動する。
制御回路４は、モータ３が所望の動作をするようにインバータ装置２を制御する。
【００１２】
以下、本実施形態に係るインバータ装置２の詳細について説明する。
インバータ装置は、出力する交流電力の数と同数のレグを有し、本実施形態に係るインバータ装置２は、レグ２５ｕ、２５ｖ、２５ｗで構成される。
レグ２５ｕは、バッテリ１の正負間に直列接続された上アーム（正側に接続）２１ｕと下アーム（負側に接続）２２ｕと、上アーム２１ｕと下アーム２２ｕにそれぞれ対応した上アーム側ゲート駆動回路（上アーム駆動回路）２３ｕと下アーム側ゲート駆動回路（下アーム駆動回路）２４ｕとで構成される。レグ２５ｖ、２５ｗについても同様に、上アーム２１ｖ、２１ｗと下アーム２２ｖ、２２ｗと、上アーム側ゲート駆動回路（上アーム駆動回路）２３ｖ、２３ｗと、下アーム側ゲート駆動回路（下アーム駆動回路）２４ｖ、２４ｗとで構成される。
【００１３】
図２は、Ｕ相の上アーム側ゲート駆動回路と下アーム側ゲート駆動回路との基本動作を示す動作波形図である。
Ｉｓ＿ｕは、Ｕ相に通電したい電流波形として制御回路４に外部から入力される電流指令信号であり、モータ３のＵ相巻線に通電する電流波形と一致するものである。ｆｃは、ＰＷＭ動作を実施する上でのキャリア信号であり、制御回路４が内蔵するキャリア信号発生回路により生成される。制御回路４では、このキャリア信号ｆｃと電流指令信号と比較することで、ゲート制御信号Ｇｕｐ＿ｓ、Ｇｕｎ＿ｓを生成し、上アーム側ゲート駆動回路と下アーム側ゲート駆動回路とへとそれぞれゲート制御信号Ｇｕｐ＿ｓ、Ｇｕｎ＿ｓを出力する。
【００１４】
ここでは、３相のうちＵ相のみ説明したが、制御回路４では、Ｖ相、Ｗ相についても、それぞれゲート制御信号Ｇｖｐ＿ｓ、Ｇｖｎ＿ｓ、ゲート制御信号Ｇｗｐ＿ｓ、Ｇｗｎ＿ｓが生成出力される。以下では、Ｕ相についてのみ説明するが、インバータ装置２は、Ｖ相、Ｗ相についても同様の構成を有する。
図３は、図１における上アーム２１ｕと、上アーム側ゲート駆動回路２３ｕとの詳細を示す図である。
【００１５】
上アーム側ゲート駆動回路２３ｕは、スイッチング用ゲート制御回路２３０ｕと導通用ゲート制御回路２３１ｕで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。ここでスイッチング素子２１０ｕ、２１１ｕ、２１２ｕは、いずれも金属‐酸化物‐半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を用いて構成されている。スイッチング用ゲート駆動回路２３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路２３１ｕは、スイッチング素子２１１ｕ、及び２１２ｕそれぞれの制御端子と接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子がそれぞれが接続されており、並列接続の形態である。
【００１６】
制御回路４から出力されるゲート制御信号Ｇｕｐ＿ｓが、スイッチング用ゲート制御回路２３０ｕと導通用ゲート制御回路２３１ｕとにそれぞれ入力され、ゲート制御信号Ｇｕｐ＿ｓに基づいて、スイッチング用ゲート制御回路２３０ｕからは、スイッチング素子２１０ｕの制御端子へと、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが出力される。また、導通用ゲート制御回路２３１ｕからは、スイッチング素子２１１ｕ、２１２ｕのそれぞれの制御端子へと、導通用ゲート駆動信号Ｇｕｐ＿ｏｎが出力される。
【００１７】
以下、図４を用いて、スイッチング用ゲート制御回路２３０ｕが出力するスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗと、導通用ゲート制御回路２３１ｕが出力する導通用ゲート駆動信号Ｇｕｐ＿ｏｎとの詳細について説明する。
制御回路４が出力するゲート制御信号Ｇｕｐ＿ｓは、電位がＨｉｇｈレベルとなる第１電位期間と、電位がＬｏｗレベルとなる第２電位期間とを有し、スイッチング用ゲート制御回路２３０ｕ及び導通用ゲート制御回路２３１ｕが動作するための基準信号となる。
【００１８】
スイッチング用ゲート制御回路２３０ｕは、制御回路４から入力されたゲート制御信号Ｇｕｐ＿ｓの立上りが検出された時刻ｔ1に、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗを立ち上げる。その後、スイッチング用ゲート制御回路２３０ｕは、ゲート制御信号Ｇｕｐ＿ｓが高電位である第１電位期間よりも短い時間で、即ち時刻ｔ３においてスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗを立ち下げる。さらに、スイッチング用ゲート制御回路２３０ｕは、ゲート制御信号Ｇｕｐ＿ｓの立ち下がりが検出された時刻ｔ４に、再びスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗを立ち上げ、ゲート制御信号Ｇｕｐ＿ｓが低電位である第２電位期間よりも短い時間で、即ち時刻ｔ６においてスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗを立ち下げる。
【００１９】
以上の動作により、スイッチング用ゲート制御回路２３０ｕは、ゲート制御信号Ｇｕｐ＿ｓの１周期の間に、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗとして、矩形波を２度出力することになる。
一方、導通用ゲート制御回路２３１ｕは、ゲート制御信号Ｇｕｐ＿ｓの１周期のうち、ゲート制御信号Ｇｕｐ＿ｓの立ち上がりに伴ってスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが高電位となっているｔ１−ｔ３期間内の時刻ｔ２に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎを立ち上げる。その後、導通用ゲート制御回路２３１ｕは、ゲート制御信号Ｇｕｐ＿ｓの立ち下がりに伴ってスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが高電位となっているｔ４−ｔ６期間内の時刻ｔ５に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎを立ち下げる。
【００２０】
以上の動作の結果、上アーム２１ｕでは、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗ、及び導通用ゲート駆動信号Ｇｕｐ＿ｏｎの少なくとも一方が高電位となるｔ１−ｔ６の期間に導通することになるが、上アーム２１ｕにおけるスイッチング動作は、スイッチング素子２１０ｕで実施され、導通動作は、スイッチング素子２１１ｕとスイッチング素子２１２ｕとで実施されることになる。この結果、上アーム２１ｕで発生する損失のうち、スイッチング損失は、スイッチング素子２１０ｕで発生し、導通損失は、スイッチング素子２１１ｕとスイッチング素子２１２ｕで発生する。
【００２１】
以上、本実施形態に係るインバータ装置では、主にスイッチング動作を実施するスイッチング素子と、主に導通動作を実施するスイッチング素子とで、スイッチング損失と導通損失との発生を分離することができる。一般的な、スイッチング素子の特性として、スイッチング素子における電力損失である導通損失とスイッチング損失は、トレードオフの関係にあり、導通損失を低減したスイッチング素子においては、スイッチング損失が比較的大きくなり、逆に、スイッチング損失を低減したスイッチング素子においては、導通損失が比較的大きくなる傾向にある。
【００２２】
本実施形態に係るインバータ装置では、スイッチング損失と導通損失とが異なるスイッチング素子で発生するため、従来はトレードオフの関係であったスイッチング損失と導通損失を、装置全体として個別に低減することが可能となる。すなわち装置全体として両方の損失を同時に低減することができ、高効率なインバータ装置を実現できる。
尚、上アームを構成し、並列接続されるスイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕは、最大定格電圧及び最大定格電流が、必ずしも同じである必要はない。例えば、主にスイッチング動作を実施するスイッチング素子２１０ｕは、主に導通動作を実施するスイッチング素子２１１ｕ、及び２１２ｕに対して、最大定格電流が比較的小さいものでもよい。一般的に、最大定格電流の大きさは、スイッチング素子のチップ面積に依存するため、最大定格電流が小さいほど、導通損失は大きくなるが、スイッチング損失は小さくなる傾向にある。主にスイッチング動作を実施するスイッチング素子２１０ｕは、導通損失を考慮する必要はあまり無いため、スイッチング損失を低減する上では、最大定格電流は小さいほうがよい。但し、最大電流を通電でき、かつ短時間、発生損失を許容できる必要がある。
【００２３】
ただし一般に、ＭＯＳＦＥＴを用いたスイッチング素子は、短時間であれば、定格電流の３〜１０倍程度の電流に耐えることができる。例えば、図５は、定格電流２０ＡのＭＯＳＦＥＴの電流−電圧特性を示す図であるが、６０Ａでも飽和領域での使用が可能であることが分かる。そこで、主にスイッチング動作を実施するスイッチング素子２１０ｕでは、スイッチング素子２１１ｕ、及び２１２ｕに比べて最大定格電流が１／３倍程度の素子を使用することができる。
【００２４】
主に導通動作を実施するスイッチング素子２１１ｕ、及び２１２ｕは、主にスイッチング動作を実施するスイッチング素子２１０ｕに対して、最大定格電流が比較的大きいものが望ましい。スイッチング素子２１１ｕ、及び２１２ｕは、スイッチング損失を考慮する必要はあまり無く、スイッチング素子の最大定格電流と導通損失及びスイッチング損失とに、上述の関係があるため、導通損失を低減する上では、最大定格電流は大きいほうが有利であるためである。
【００２５】
但し、必要以上に大きいと、チップ面積が大きくなり、つまり、機器の大型化につながるため、上アームに通電される最大電流量の２〜４倍程度が望ましい。
尚、ここでは、最大定格電流と導通損失及びスイッチング損失との関係に着目して導通動作及びスイッチング動作に適したスイッチング素子を説明したが、最大定格電流は、素子自体の特性である電流容量だけではなく、パッケージ全体としての耐熱性により上限が規定されることもある。例えば、スイッチング素子２１０ｕ、スイッチング素子２１１ｕ、及び２１２ｕを１つの基盤上に併設してモールド樹脂で封止することで単一のモジュール構成とした場合には、パッケージ全体での耐熱性により最大定格電流が設定される。このようなパッケージ全体としての耐熱性により規定された最大定格電流は、導通損失及びスイッチング損失の大きさと本質的に相関しない。
【００２６】
これに対して寄生容量は、スイッチング素子自体の特性で定まり、素子材料、構造が同じであれば、寄生容量と電流容量とは概ね相関し、チップ面積が大きいほど寄生容量も大きくなる。即ち、素子材料、構造が同じスイッチング素子では、寄生容量が大きいほど導通損失は小さく、スイッチング損失は大きくなる。従って、導通動作及びスイッチング動作に好適なスイッチング素子は、寄生容量を基準に選択することが可能である。具体的には、主に導通動作を実施するスイッチング素子２１１ｕ、及び２１２ｕは、主にスイッチング動作を実施するスイッチング素子２１０ｕに対して、寄生容量が比較的大きいものが望ましい。加えて、スイッチング素子は寄生容量が小さいほど高速にスイッチング動作させることが可能である。このような理由からも、高速なスイッチング動作が求められるスイッチング素子２１０ｕとして、寄生容量が小さいものを選択するメリットがある。
【００２７】
尚、スイッチング素子の寄生容量には、ソースーゲート間の「入力容量」、ソース−ドレイン間の「出力容量」、ドレイン−ゲート間の「帰還容量」があるが、一般にこれらは独立に容量が定まるものではなく、何れかが２倍の容量になれば、他の２つについても大凡２倍となる。従って、何れの寄生容量を基準としてスイッチング素子を選択しても構わない。
【００２８】
尚、スイッチング素子の素子材料、構造が同じであれば、電流容量と寄生容量とは概ね相関するとしたが、スイッチング素子の素子材料、構造等が異なる場合はこの限りではない。例えば、炭化ケイ素（ＳｉＣ）を用いたスイッチング素子とシリコン（Ｓｉ）を用いたスイッチング素子とでは、同じ電流容量であっても、ＳｉＣデバイスの方がチップ面積が小さくなり、寄生容量も小さくなる。従って、主にスイッチング動作を実施するスイッチング素子２１０ｕには、寄生容量が小さく高速にスイッチング動作させることが可能なＳｉＣデバイスを用いることで、スイッチング損失をより低減させることができる。
【００２９】
さらに、ＳｉＣデバイスは、Ｓｉデバイスよりも高価ではあるが、耐熱性に優れる。スイッチング素子２１０ｕ、スイッチング素子２１１ｕ、及び２１２ｕを単一のパッケージに封入した構成とした場合、パッケージ全体としての温度は導通動作によるスイッチング素子２１１ｕ、及び２１２ｕの発熱がベースとなり、スイッチング動作のタイミングでスイッチング素子２１０ｕの温度が局所的に更に高温になる。そこで単一のパッケージにスイッチング素子２１０ｕ、スイッチング素子２１１ｕ、及び２１２ｕを封入した構成では、スイッチング素子２１１ｕ、及び２１２ｕに比較的安価なＳｉデバイスを用い、スイッチング動作時に一時的に温度が上昇するスイッチング素子２１０ｕに高耐熱性を有するＳｉＣデバイスを用いることが好ましい。
（第１の実施形態  変形例１）
ここまで、上アーム２１ｕを複数の並列接続されたＭＯＳＦＥＴで構成する例について説明してきたが、それに限らず、スイッチング素子は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）や接合型電界効果トランジスタ（Ｊ−ＦＥＴ）やバイポーラトランジスタ、さらには、それらを組み合わせた構成でもよい。図６は、第１の実施形態の第１変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図３に示す構成と比較して、上アーム２１ｕを３１ｕに置き換えただけで、後は同じ構成及び動作である。上アーム３１ｕは、スイッチング素子３１０ｕ、３１１ｕ、３１２ｕで構成され、全てＩＧＢＴである。スイッチング素子がＩＧＢＴの場合においても、第１の実施形態と同様に、スイッチング損失と導通損失とを個別に低減することが可能となり、すなわち両方を同時に低減することができ、高効率なインバータ装置を実現できる。
【００３０】
ここで、上アームを構成するスイッチング素子を、ＭＯＳＦＥＴではなく、ＩＧＢＴを用いた本変形例のメリットは、インバータ装置の損失比率がスイッチング損失よりも導通損失が十分に大きい時に現れる。
一般に、ＭＯＳＦＥＴはＩＧＢＴと比較して、スイッチング損失が小さいが、逆に、導通損失は大きい傾向にある。そのため、インバータ装置の損失において、導通損失が主体的である場合は、本発明を適用するインバータ装置を構成するスイッチング素子は、ＩＧＢＴであるほうが有利となる。
【００３１】
尚、第１の実施形態において、全てのスイッチング素子をＭＯＳＦＥＴで構成する場合、主にスイッチング動作を実施するスイッチング素子２１０ｕでは、スイッチング素子２１１ｕ、及び２１２ｕに比べて最大定格電流が小さいものを使用することが好ましいとした。しかし、ＩＧＢＴは、ＭＯＳＦＥＴに比較してスイッチング損失が大きく、かつ、破壊耐量が小さいため、主にスイッチング動作を実施するスイッチング素子をＩＧＢＴとし、電流容量を小さくすると、インバータ装置の信頼性が低下する（一般的に、破壊耐量と電流容量は、トレードオフの関係にある。）。そのため、ＩＧＢＴを用いたインバータ装置では、主にスイッチング動作を実施するスイッチング素子であっても、主に導通動作を実施するスイッチング素子と同程度の電流容量の素子を用いることが好ましい。
（第１の実施形態  変形例２）
次に、上アームを、異なるスイッチング素子により構成した変形例について説明する。
【００３２】
図７は、第１の実施形態の第２変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図３に示す構成と比較して、上アーム２１ｕを４１ｕに置き換えただけで、後は同じ構成及び動作である。上アーム４１ｕは、スイッチング素子４１０ｕ、４１１ｕ、４１２ｕで構成され、スイッチング素子４１０ｕはユニポーラ素子であるＭＯＳＦＥＴであり、スイッチング素子４１１ｕと４１２ｕはバイポーラ素子であるＩＧＢＴである。
【００３３】
本変形例においても、第１の実施形態と同様に、スイッチング損失と導通損失とを個別に低減することが可能となり、すなわち両方を同時に低減することができ、高効率なインバータ装置を実現できる。
一般に、ユニポーラ素子であるＭＯＳＦＥＴは、バイポーラ素子であるＩＧＢＴに比べて導通抵抗、チップ面積が大きいため、導通損失が大きくなる。その一方で、ＭＯＳＦＥＴは、ＩＧＢＴと比較して高速なスイッチング動作が可能であるため、スイッチング損失を抑えることが可能である。そのため、本変形例のように上アームを構成するスイッチング素子を、ＭＯＳＦＥＴとＩＧＢＴの両方を用いた場合のメリットは、スイッチング動作を実施するスイッチング素子をＭＯＳＦＥＴとし、導通動作を実施するスイッチング素子をＩＧＢＴとすることで、両方のスイッチング素子の優れている動作を最大限に活かすことができ、さらなる損失低減効果が図れる。
（第１の実施形態  変形例３）
続いて第１の実施形態の更なる変形例について説明する。
【００３４】
図８は、第１の実施形態の第３変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
本図に示す構成は、図３に示す構成と比較して、上アーム側ゲート駆動回路２１ｕの導通用ゲート制御回路２３１ｕを、導通用ゲート制御回路２３１ｕ＿１と導通用ゲート制御回路２３１ｕ＿２とに置換したものである。
【００３５】
上アーム側ゲート駆動回路２３ｕは、スイッチング用ゲート制御回路２３０ｕと導通用ゲート制御回路２３１ｕ＿１と導通用ゲート制御回路２３１ｕ＿２とで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。スイッチング用ゲート駆動回路２３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路２３１ｕ＿１と２３１＿２は、それぞれスイッチング素子２１１ｕと２１２ｕとの制御端子に接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
【００３６】
制御回路４から出力されるゲート制御信号Ｇｕｐ＿ｓが、スイッチング用ゲート制御回路２３０ｕと導通用ゲート制御回路２３１ｕ＿１と２３１＿２とにそれぞれ入力され、ゲート制御信号Ｇｕｐ＿ｓに基づいて、スイッチング用ゲート制御回路２３０ｕからスイッチング素子２１０ｕの制御端子へと、ゲート駆動信号Ｇｕｐ＿ｓｗが出力される。また、導通用ゲート制御回路２３１ｕ＿１と２３１＿２とからスイッチング素子２１１ｕ、２１２ｕのそれぞれの制御端子へと、ゲート駆動信号Ｇｕｐ＿ｏｎ１とＧｕｐ＿ｏｎ２が出力される。
【００３７】
以下、図９を用いて、スイッチング用ゲート制御回路２３０ｕが出力するスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗと、導通用ゲート制御回路２３１ｕ＿１、２３１ｕ＿２が出力する導通用ゲート駆動信号Ｇｕｐ＿ｏｎ１、及びＧｕｐ＿ｏｎ２との詳細について説明する。
スイッチング用ゲート制御回路２３０ｕが出力するスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗは、図４に示す例と同様である。また、導通用ゲート制御回路２３１ｕ＿１が出力する導通用ゲート駆動信号Ｇｕｐ＿ｏｎ１は、図４に示す導通用ゲート駆動信号Ｇｕｐ＿ｏｎと同様である。
【００３８】
本変形例において新たに追加されて導通用ゲート制御回路２３１ｕ＿２は、ゲート制御信号Ｇｕｐ＿ｓの１周期のうち、ゲート制御信号Ｇｕｐ＿ｓの立ち上がりに伴ってスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが高電位となっているｔ１−ｔ３期間内の時刻ｔ７に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎ２を立ち上げる。その後、導通用ゲート制御回路２３１ｕ＿２は、ゲート制御信号Ｇｕｐ＿ｓの立ち下がりに伴ってスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが高電位となっているｔ４−ｔ６期間内の時刻ｔ８に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎ２を立ち下げる。
【００３９】
ここで、導通用ゲート制御信号Ｇｕｐ＿ｏｎ１とＧｕｐ＿ｏｎ２は、ｔ１とｔ３の間であれば、いずれが先に立上ってもよく、同時であっても問題ない。また、立ち下がりについても、ｔ４とｔ６の間であれば導通用ゲート制御信号Ｇｕｐ＿ｏｎ１とＧｕｐ＿ｏｎ２の何れが先に立ち下がってもよく、あるいは同時であってもよい。
本変形例の構成によれば、スイッチング動作を、スイッチング素子２１０ｕで実施し、導通動作を、スイッチング素子２１１ｕと２１２ｕで実施することができ、図３に示した構成と同様に、上アーム２１ｕで発生する損失を、スイッチング損失と導通損失で分離することができる。
【００４０】
さらに本変形例のように、主に導通動作を実施するスイッチング素子と同数の導通用ゲート制御回路を設け、それぞれのスイッチング素子を個別のゲート制御回路によって駆動することで、図３に示した構成に比べて、駆動にかかるゲート駆動信号の電流を小さくすることができ、上アーム側ゲート駆動回路２１ｕで生じる駆動ロスを低減することができる。
【００４１】
また、それぞれのスイッチング素子を個別のゲート制御回路によって駆動するため、スイッチング素子の特性バラつきにあわせて、各素子を制御でき、容易に、インバータ装置の大電流化及び高出力化を図ることができる。さらに、各々のスイッチング素子を素子の状態に応じて制御することも可能となるので、例えば、高温状態であるスイッチング素子の損失を抑制するように制御することも可能である。具体的には、高温状態であるスイッチング素子のゲート駆動電圧を低くすることでスイッチング素子の出力電流を抑制し、損失を抑制することができる。
（第１の実施形態  変形例４）
続いて第１の実施形態の更に他の変形例について説明する。
【００４２】
図１０は、第１の実施形態の第４変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図３に示す構成と比較して、スイッチング用ゲート制御回路２３０ｕとスイッチング素子２１０ｕとの制御端子が、スイッチング用ゲート抵抗１０００を介して接続され、導通用ゲート制御回路２３１ｕとスイッチング素子２１１ｕ及び２１２ｕとの制御端子が、導通用ゲート抵抗１００１を介して接続されている点が相異する。
【００４３】
ここで、スイッチング用ゲート抵抗１０００は、導通用ゲート抵抗１００１に対して、十分に小さい抵抗値とする。
このようにすることで、スイッチング動作を実施するスイッチング素子２１０ｕの制御端子の電位を、速やかに、オン動作する電位にすることができるため、スイッチング損失を低減したスイッチング動作が実現できる。また、導通動作を実施するスイッチング素子２１１ｕ及び２１２ｕの制御端子には、必要以上に過大な電界を印加させずにすむため、スイッチング素子２１１ｕと２１２ｕの信頼性を向上させることができる。また、ゲート駆動信号の電流を小さくすることができ、上アーム側ゲート駆動回路２１ｕで生じる駆動ロスを低減することができる。
【００４４】
さらに、本変形例によれば、高ｄｖ／ｄｔ時に発生する誤動作を抑制する効果が得られる。主にスイッチング動作を実施するスイッチング素子は、主に導通動作を実施するスイッチング素子と比較して、高速なスイッチング動作を実現するため、寄生容量が小さい。よって、外乱に弱く、誤動作を起こし易い。
ここで、上アーム２１ｕのターンオン動作によって下アーム２２ｕで誤動作が発生するメカニズムついて、図１１を用いて説明する。インバータ装置におけるスイッチング素子の動作としては、上アーム２１ｕと下アーム２２ｕとを短絡動作させないように、上アーム２１ｕ及び下アーム２２ｕを共にオフしている微小な休止区間（通常、デッドタイムといわれる）を介して、上下アームを交互にスイッチング動作するのが一般的である。このような休止区間の後に上アーム２１ｕがターンオン動作すると、下アーム２２ｕのドレイン−ソース間にバッテリ1の直流電圧Ｖｄｃが印加される。この時、上アーム２１ｕのスイッチング速度に応じて、下アーム２２ｕの寄生容量２００に急速に充電され、下アーム２２ｕのゲート端子に接続されたゲート抵抗１００２とアーム駆動回路２４ｕとを介して、電流Ｉｇが流れる。このような電流Ｉｇが流れることにより、ゲート抵抗１００２の値に応じた電位差がゲート抵抗１００２の両端に発生する。ここで、下アーム２２ｕのドレイン−ゲート間の寄生容量をＣｇｄとし、ゲート抵抗１００２をＲｇとすると、ゲート抵抗１００２の両端に発生する電位差、つまり下アーム２２ｕのゲート−ソース間の電位差Ｖｇｓは、下記の式で表せる。
【００４５】
Ｖｇｓ  ＝  Ｒｇ  ×  Ｃｇｄ  ×  （ｄＶｄｃ／ｄｔ）
すなわち、下アーム２２ｕのスイッチング速度を決定するゲート抵抗１００２の抵抗Ｒｇか、下アーム２２ｕの寄生容量Ｃｇｄか、上アーム２１ｕのスイッチング時間ｄＶｄｃ／ｄｔの値が、各々大きいほど、Ｖｇｓが大きくなり、下アーム２２ｕの誤動作が生じやすくなる。
【００４６】
下アーム２２ｕの寄生容量Ｃｇｄは、下アーム２２ｕの内部構造により決まっているため、自由に変化させることができない。また、上アーム２１ｕのターンオン動作時のスイッチング時間ｄＶｄｃ／ｄｔは、小さくすると上アーム２１ｕのスイッチング速度を遅くすることになり、スイッチング損失の増大をもたらすため、これも変化させることは好ましくない。
【００４７】
しかしながら、本変形例では、主にスイッチング動作を実施するスイッチング素子の制御端子に接続するゲート抵抗を小さくすることにより、高速スイッチング動作を実現し、且つ下アーム２２ｕのゲート端子−アーム駆動回路２４ｕ間の合成抵抗を、小さくすることができる。そのため、高ｄｖ／ｄｔが起因となって発生する誤動作を抑制することができる。
（第２の実施形態）
図１２は、第２の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図３に示す構成と比較して、上アーム側ゲート駆動回路２３ｕを、上アーム側ゲート駆動回路３３ｕに置換している。
【００４８】
上アーム側ゲート駆動回路３３ｕは、ターンオン用ゲート制御回路３３０ｕと導通用ゲート制御回路３３１ｕとターンオフ用ゲート制御回路３３２ｕとで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。ターンオン用ゲート駆動回路３３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路３３１ｕは、スイッチング素子２１１ｕの制御端子と接続され、ターンオフ用ゲート駆動回路３３２ｕは、スイッチング素子２１２ｕの制御端子に接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
【００４９】
制御回路４から出力されるゲート制御信号Ｇｕｐ＿ｓが、ターンオン用ゲート制御回路３３０ｕと導通用ゲート制御回路３３１ｕとターンオフ用ゲート制御回路３３２ｕとにそれぞれ入力され、ゲート制御信号Ｇｕｐ＿ｓに基づいて、ターンオン用ゲート制御回路３３０ｕからスイッチング素子２１０ｕの制御端子へと、ターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒが出力される。同様に、導通用ゲート制御回路３３１ｕからスイッチング素子２１１ｕの制御端子へと、導通用ゲート駆動信号Ｇｕｐ＿ｏｎが出力され、ターンオフ用ゲート制御回路３３２ｕからスイッチング素子２１２ｕの制御端子へと、ターンオフ用ゲート駆動信号Ｇｕｐ＿ｔｆが出力される。
【００５０】
以下、図１３を用いて、ターンオン用ゲート制御回路３３０ｕが出力するターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒと、導通用ゲート制御回路３３１ｕが出力する導通用ゲート駆動信号Ｇｕｐ＿ｏｎと、ターンオフ用ゲート制御回路３３２ｕが出力するターンオフ用ゲート駆動信号Ｇｕｐ＿ｔｆの詳細について説明する。
ターンオン用ゲート制御回路３３０ｕは、制御回路４から入力されたゲート制御信号Ｇｕｐ＿ｓの立上りが検出された時刻ｔ1に、ターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒを立ち上げる。その後、ターンオン用ゲート制御回路３３０ｕは、ゲート制御信号Ｇｕｐ＿ｓが高電位である第１電位期間よりも短い時間で、即ち時刻ｔ３においてターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒを立ち下げる。
【００５１】
ターンオフ用ゲート制御回路３３２ｕは、ゲート制御信号Ｇｕｐ＿ｓの立ち下がりが検出された時刻ｔ４に、ターンオフ用ゲート駆動信号Ｇｕｐ＿ｔｆを立ち上げ、ゲート制御信号Ｇｕｐ＿ｓが低電位である第２電位期間よりも短い時間で、即ち時刻ｔ６においてスイッチング用ゲート駆動信号Ｇｕｐ＿ｔｆを立ち下げる。
導通用ゲート制御回路３３１ｕは、ターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒが高電位となっているｔ１−ｔ３期間内の時刻ｔ２に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎを立ち上げる。その後、導通用ゲート制御回路３３１ｕは、ターンオフ用ゲート駆動信号Ｇｕｐ＿ｔｆが高電位となっているｔ４−ｔ６期間内の時刻ｔ５に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎを立ち下げる。
【００５２】
以上の動作により、ターンオン用ゲート制御回路３３０ｕと導通用ゲート制御回路３３１ｕとターンオフ用ゲート制御回路３３２ｕの各ゲート制御回路は、ゲート制御信号Ｇｕｐ＿ｓの１周期の間に、それぞれゲート駆動信号として、矩形波を１度出力することになる。
このように動作することで、スイッチングにおけるターンオン動作を、スイッチング素子２１０ｕで実施し、導通動作を、スイッチング素子２１１ｕで実施し、スイッチングにおけるターンオフ動作を、スイッチング素子２１２ｕで実施することができる。この結果、上アーム２１ｕで発生する損失を、ターンオン損失と導通損失とターンオフ損失で分離することができる。ゆえに、従来まで、トレードオフの関係であったスイッチング損失（ターンオン損失とターンオフ損失の和）と導通損失を、個別に低減することが可能となり、すなわち両方を同時に低減することができ、高効率なインバータ装置が実現できる。
【００５３】
なお、上アームを構成し、並列接続される複数のスイッチング素子間で、閾値電圧が必ずしも同じである必要はない。一般的に、閾値電圧は、オン抵抗（導通損失の主要因となるスイッチング素子の特性）と相関があり、閾値電圧が低いほうが、オン抵抗が小さくなる傾向にある。よって、動作に応じた、異なる閾値電圧を有するスイッチング素子により上アームを構成することで、さらに、高効率なインバータ装置が実現できる。
【００５４】
具体的には、ターンオン動作を実施するスイッチング素子と導通動作を実施するスイッチング素子において、ターンオン動作を実施するスイッチング素子よりも導通動作を実施するスイッチング素子のほうが、閾値電圧を低くすることが望ましい。これによって、オン抵抗の小さいスイッチング素子で、導通動作を実施することになる。
ターンオン動作を実施するスイッチング素子とターンオフ動作を実施するスイッチング素子においては、ターンオン動作を実施するスイッチング素子よりもターンオフ動作を実施するスイッチング素子のほうが、閾値電圧を高くすることが望ましい。このように構成することで、ターンオン動作を実施する場合には、比較的低い閾値電圧でスイッチング素子を動作するようになり、ターンオン動作を速くすることが可能となる。次に、ターンオフ動作を実施する場合には、比較的高い閾値電圧でスイッチング素子を動作するようになり、ターンオフ動作を速くすることが可能となる。よって、さらなるスイッチング損失低減が図れる。
【００５５】
また、スイッチング素子の誤作動は、導通動作よりもスイッチング動作時に生じやすく、スイッチング素子のオン電圧とオフ電圧との電位差が小さいほど生じやすい。そこで、図３の構成において、スイッチング用ゲート制御回路２３０ｕが出力するオン電圧とオフ電圧との電位差は、導通用ゲート制御回路２３１ｕが出力するオン電圧とオフ電圧との電位差よりも大きくなるよう構成することが望ましい。このように構成することで、スイッチング動作時の誤作動の発生を抑制することができる。図１２の構成では、ターンオン用ゲート制御回路３３０ｕ、導通用ゲート制御回路３３１ｕ、ターンオフ用ゲート制御回路３３２ｕの順に、オン電圧とオフ電圧との電位差が大きくなるよう構成することが好ましい。ターンオン用ゲート制御回路３３０ｕのオン／オフ電位差が大きいことで、スイッチング素子の誤作動が生じにくく、ターンオフ用ゲート制御回路３３２ｕのオン／オフ電位差が小さいことで、ターンオフ動作を速くすることが可能となる。
（第３の実施形態）
図１４は、第３の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
【００５６】
上アーム側ゲート駆動回路５３ｕは、スイッチング用ゲート制御回路４３０ｕと導通用ゲート制御回路４３１ｕと、主電圧検出回路４３２ｕと第１の主電圧判定回路５３３ｕと第２の主電圧判定回路５３４ｕで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。
スイッチング用ゲート駆動回路４３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路４３１ｕは、スイッチング素子２１１ｕ、２１２ｕそれぞれの制御端子と接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
【００５７】
上アーム側ゲート駆動回路５３ｕは、図３に示した上アーム側ゲート駆動回路２３ｕの構成に加えて、主電圧検出回路４３２ｕと第１の主電圧判定回路５３３ｕと第２の主電圧判定回路５３４ｕが追加された構成である。ここでは、図３に示す構成と相異する主電圧検出回路４３２ｕと第１の主電圧判定回路５３３ｕと第２の主電圧判定回路５３４ｕの具体的な動作のみ説明する。
【００５８】
主電圧検出回路４３２ｕは、上アーム２１ｕの主端子間の電圧である主電圧を検出し、上アームの主電圧の値に応じた検出信号を、第１の主電圧判定回路５３３ｕと第２の主電圧判定回路５３４ｕへと出力する。
第１の主電圧判定回路５３３ｕは、検出信号が入力された後、所定の電圧値Ｖｔ１と比較し、所定の電圧値Ｖｔ１より下回った場合に、導通用ゲート制御回路へと、第１の判定信号を出力する。ここで、所定の電圧値Ｖｔ１とは、図１５に示すように、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗに従ってスイッチング素子２１０ｕで実施されるスイッチング動作の終了状態における電圧値である。具体的には、スイッチング動作を実施するスイッチング素子２１０ｕのオン電圧値となる。
【００５９】
このようにすることで、スイッチング動作を実施するスイッチング素子２１０ｕが、スイッチング動作を終了したことを検出して、導通動作を実施するスイッチング素子２１１ｕと２１２ｕがオン状態となるため、スイッチング素子２１０ｕのスイッチング動作完了後から導通動作開始までの間隔を短くすることができる。そのため、スイッチング動作を実施するスイッチング素子２１０ｕに、余分な負荷をかけることなく速やかに、動作切換えが実施できる。
【００６０】
また、第２の主電圧判定回路５３４ｕは、検出信号が入力された後、所定の電圧値Ｖｔ２と比較し、所定の電圧値Ｖｔ２より下回った場合に、スイッチング用ゲート制御回路へと、第２の判定信号を出力する。ここで、所定の電圧値Ｖｔ２とは、図１５に示すように、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗに従ってスイッチング素子２１０ｕで実施されるスイッチング動作と、導通用ゲート駆動信号Ｇｕｐ＿ｏｎに従ってスイッチング素子２１１ｕ及び２１２ｕで実施される導通動作とが、両方ともに終了状態である場合の電圧値である。具体的には、スイッチング動作を実施するスイッチング素子と導通動作を実施するスイッチング素子が全てオン状態となるオン電圧値である。従って、第２の主電圧判定回路５３４ｕは、スイッチング動作を実施するスイッチング素子２１０ｕの導通を終了すべき電圧値となっているかを判定するスイッチング終了主電圧判定回路として機能する。
【００６１】
このように構成することで、導通動作を実施するスイッチング素子２１１ｕ及び２１２ｕが、導通動作を完了したことを検出して、スイッチング動作を実施するスイッチング素子２１０ｕがオフ状態となるため、スイッチング動作を実施するスイッチング素子２１０ｕに、余分な負荷をかけることなく速やかに、動作切換えが実施できる。
（第３の実施形態の変形例）
第３の実施形態では、スイッチング素子の主端子間電圧を利用して、ゲート制御をおこなったが、同様にスイッチング素子の主端子間に導通する主電流を利用することもできる。
【００６２】
図１６は、第３の実施形態の変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
上アーム側ゲート駆動回路６３ｕは、スイッチング用ゲート制御回路４３０ｕと導通用ゲート制御回路４３１ｕと、スイッチング電流検出回路（ＳＷ電流検出回路）６３０ｕとスイッチング電流判定回路（ＳＷ電流判定回路）６３１ｕで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。スイッチング用ゲート駆動回路４３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路４３１ｕは、スイッチング素子２１１ｕ、２１２ｕそれぞれの制御端子と接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
【００６３】
上アーム側ゲート駆動回路６３ｕは、上アーム側ゲート駆動回路２３ｕの構成に加えて、スイッチング電流検出回路６３０ｕとスイッチング電流判定回路６３１ｕが追加された構成である。ここでは、スイッチング電流検出回路６３０ｕとスイッチング電流判定回路６３１ｕの具体的な動作のみ説明する。
スイッチング電流検出回路６３０ｕは、スイッチング動作を実施するスイッチング素子２１ｕの主電流を検出し、スイッチング素子２１０ｕの主電流の値に応じた検出信号を、スイッチング電流判定回路６３１ｕへと出力する。検出信号としては、例えば、電流量を電圧値に変換することで、容易に扱うことが可能となる。
【００６４】
次に、スイッチング電流判定回路６３１ｕは、検出信号が入力された後、所定の電圧値と比較し、所定の電圧値より上回った場合に、導通用ゲート制御回路へと、判定信号を出力する。ここで、所定の電圧値は、スイッチング動作の終了状態における電圧値とする。具体的には、所定の電圧値は、上アームが通電しようとする電流量に依存する。
以上ように構成することで、スイッチング動作を実施するスイッチング素子２１０ｕが、スイッチング動作を終了したことを検出して、導通動作を実施するスイッチング素子２１１ｕと２１２ｕがオン状態となるため、スイッチング動作を実施するスイッチング素子２１０ｕに、余分な負荷をかけることなく速やかに、動作切換えが実施できる。
（第４の実施形態）
図１７は、第４の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
【００６５】
上アーム側ゲート駆動回路７３ｕは、第１のゲート制御回路７３０ｕと第２のゲート制御回路７３１ｕと第３のゲート制御回路７３２ｕと、温度検出回路７３３ｕと温度判定回路７３４ｕで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。第１のゲート駆動回路７３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、第２のゲート制御回路７３１ｕは、スイッチング素子２１１ｕの制御端子に接続され、第３のゲート制御回路７３２ｕは、スイッチング素子２１２ｕの制御端子に接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
【００６６】
ここで、具体的な動作について説明する。温度検出回路７３３ｕは、スイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕの温度（具体的には、スイッチング素子を構成するチップのジャンクション温度）を検出し、スイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕのそれぞれの温度に応じた検出信号を、温度判定回路７３４ｕへと出力する。
温度判定回路７３４ｕは、検出信号が入力された後、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕそれぞれの温度の大小を比較し、最も低温状態にあるスイッチング素子の制御端子に接続されているゲート制御回路に、図３を用いて説明したスイッチング用ゲート制御回路２３０ｕと同様の動作を実施させ、その他のスイッチング素子の制御端子に接続されているゲート制御回路には、図３を用いて説明した導通用ゲート制御回路２３１ｕと同様の動作を実施させる。
【００６７】
一般的に、スイッチング素子の信頼性指標であるアバランシェ耐量及び短絡耐量の値は、スイッチング素子が高温になればなるほど、著しく低下することが知られている。
よって、上述したように、上アーム２１ｕを構成するスイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕのうち、最も低温状態にあるスイッチング素子に、スイッチング動作を実施させることで、上アーム２１ｕとしてのアバランシェ耐量及び短絡耐量の値を、比較的高く維持することが可能となる。すなわち、高効率かつ、高信頼性のインバータ装置を提供できる。
【００６８】
尚、並列接続したスイッチング素子が、同じ電気特性である場合は、スイッチング動作におけるスイッチング素子の温度上昇にほとんど差がないため、温度の大小を比較せずに、スイッチング動作を実施するスイッチング素子を順次、変更してもよい。
以上のように構成することで、並列接続しているスイッチング素子の間で、スイッチング動作する回数を平均化することができ、特定のスイッチング素子にスイッチング動作負荷を集中させないようにすることができる。ゆえに、スイッチング素子の高寿命化を図ることができる。
（第５の実施形態）
図１８は、第５の実施形態に係るインバータ装置を用いた同期電動機駆動システムの全体構成を示す図である。ここでは、スイッチング素子としてＭＯＳＦＥＴを用いた例を説明する。
【００６９】
本実施形態においてインバータ装置２は、出力する交流電力の数と同数のレグ２５ｕ、２５ｖ、２５ｗで構成され、レグ２５ｕ、２５ｖ、２５ｗは、バッテリ１の正負間に直列接続された上アーム（正側に接続）２１ｕ、２１ｖ、及び２１ｗと、下アーム（負側に接続）２２ｕ、２２ｖ、及び２２ｗと、各上アーム２１ｕ、２１ｖ、２１ｗ及び下アーム２２ｕ、２２ｖ、２２ｗに接続されているコンデンサ１０１ｕ、１０１ｖ、１０１ｗ、１０２ｕ、１０２ｖ、及び１０２ｗと、各上アーム２１ｕ、２１ｖ、２１ｗ及び下アーム２２ｕ、２２ｖ、２２ｗに対応した上アーム側ゲート駆動回路（上アーム駆動回路）２３ｕ、２３ｖ、２３ｗと、下アーム側ゲート駆動回路（下アーム駆動回路）２４ｕ、２４ｖ、２４ｗとで構成される。
【００７０】
また、コンデンサ１０１ｕ、１０１ｖ、１０１ｗ、１０２ｕ、１０２ｖ、及び１０２ｗは、対応する上アーム２１ｕ、２１ｖ、２１ｗと下アーム２２ｕ、２２ｖ、２２ｗにそれぞれ並列接続されており、かつ、近接配置されている。
図１９は、上アーム２１ｕを構成するスイッチング素子とコンデンサ１０１ｕとの配置関係を模式的に示す構成図である。上アーム２１ｕとコンデンサ１０１ｕは、近接配置されているが、特に、上アーム２１ｕを構成するスイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕのうち、スイッチング動作を実施するスイッチング素子２１０ｕと、コンデンサ１０１ｕとが最も近接配置している。
【００７１】
以上のように構成することで、コンデンサ１０１ｕと、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕそれぞれの配線インダクタンスにおいて、コンデンサ１０１ｕと、スイッチング動作を実施するスイッチング素子２１０ｕとの配線インダクタンスを最も短くすることが可能となる。ゆえに、スイッチング素子２１０ｕが高速スイッチング動作をする場合に発生する、サージ電圧を抑制することができる。すなわち、高効率かつ、高信頼性のインバータ装置を提供できる。
（第６の実施形態）
図２０は、第６の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
【００７２】
本実施形態において、上アーム側ゲート駆動回路８３ｕは、スイッチング用ゲート制御回路８３０ｕと導通用ゲート制御回路８３１ｕと低電流用ゲート制御回路８３２ｕと電流指令判定回路８３３ｕとで構成され、上アーム４１ｕは、スイッチング素子４１０ｕ、４１１ｕ、４１２ｕで構成され、スイッチング素子４１０ｕはＭＯＳＦＥＴであり、スイッチング素子４１１ｕと４１２ｕはＩＧＢＴである。
【００７３】
スイッチング用ゲート制御回路８３０ｕ及び導通用ゲート制御回路８３１ｕは、図３におけるスイッチング用ゲート制御回路２３０ｕ及び導通用ゲート制御回路２３１ｕと同様の構成である。
低電流用ゲート制御回路８３２ｕは、制御回路４から出力されるゲート制御信号Ｇｕｐ＿ｓと同じ波形で、スイッチング素子４１０ｕの制御端子へと、低電流用ゲート駆動信号Ｇｕｐ＿ｌｏｗを出力する。
【００７４】
電流指令判定回路８３３ｕは、制御回路４に入力される電流指令信号Ｉｓ＿ｕを監視し、ＩＧＢＴよりもＭＯＳＦＥＴの方が低電圧で所望の電流値が得られる電流域でインバータ装置を駆動させることが指令されている場合、低電流用ゲート制御回路８３２ｕに対してゲート駆動信号の出力を指示する。また、ＭＯＳＦＥＴよりもＩＧＢＴの方が低電圧で所望の電流値が得られる電流域でインバータ装置を駆動させることが指令されている場合には、
スイッチング用ゲート制御回路８３０ｕ及び導通用ゲート制御回路８３１ｕに対してゲート駆動信号の出力を指示する。
【００７５】
一般に、ＩＧＢＴとＭＯＳＦＥＴとの飽和領域での電圧ー電流特性を比較すると、図２１のような関係になる。図中の第１領域では、ＩＧＢＴよりもＭＯＳＦＥＴの方が低電圧で所望の電流値が得られるため、同じ電流値を導通する場合、ＭＯＳＦＥＴの方が低損失である。逆に図中の第２領域では、ＭＯＳＦＥＴよりもＩＧＢＴの方が低電圧で所望の電流値が得られるため、ＩＧＢＴの方が低損失である。
【００７６】
上述のような構成によれば、図２１に示す第２領域でのインバータ動作は、第１の実施形態と同様に、スイッチング用ゲート制御回路８３０ｕ及び導通用ゲート制御回路８３１ｕが出力するゲート駆動信号に従って、スイッチング損失と導通損失との発生を分離させることができる。その一方で、図２１に示す第１領域では、低電流用ゲート制御回路８３２ｕから出力される低電流用ゲート駆動信号Ｇｕｐ＿ｌｏｗによって、低損失なＭＯＳＦＥＴを用いたスイッチ素子のみで、インバータ動作が実施される。
（その他の変形例）
以上、本発明に係るインバータ装置について、実施形態に基づいて説明したが、本発明はこれらの実施形態に限られない。例えば、以下のような変形例が考えられる。
（１）各実施形態では、３相インバータを例に本発明を説明したが、本発明は、アームが複数のスイッチング素子を並列して構成された電力変換装置であれば適用可能である。
【００７７】
例えば、アームが複数のスイッチング素子を並列して構成されたＤＣ／ＤＣコンバータ装置にも本発明を適用可能である。
図２２は、図１に示す同期電動機駆動システムにＤＣ／ＤＣコンバータ８を追加した変形例を示す図である。
ＤＣ／ＤＣコンバータ８は、アーム８１、アーム８２、ゲート駆動回路８３、ゲート駆動回路８４、及びインダクタ８５で構成される。ゲート駆動回路８３とゲート駆動回路８４とは、アーム８１とアーム８２とにそれぞれ対応している。
【００７８】
図２３は、図２２におけるアーム８１とゲート駆動回路８３との詳細を示す図である。ゲート駆動回路８３は、スイッチング用ゲート制御回路８３０と導通用ゲート制御回路８３１で構成され、アーム８１は、３ヶのスイッチング素子８１０、８１１、８１２で構成される。スイッチング用ゲート駆動回路８３０は、スイッチング素子８１０の制御端子に接続され、導通用ゲート制御回路８３１は、スイッチング素子８１１、及び８１２それぞれの制御端子と接続されている。また、スイッチング素子８１０、８１１、８１２においては、高電位側の主端子及び低電位側の主端子がそれぞれが接続されており、並列接続の形態である。アーム８２とゲート駆動回路８４についても、図２３に示す構成と同様の構成を有する。
【００７９】
このような構成のＤＣ／ＤＣコンバータ８において、スイッチング用ゲート制御回路８３０が図４に示す例と同様のスイッチング用ゲート駆動信号を出力し、導通用ゲート制御回路８３１が図４に示す例と同様の導通用ゲート駆動信号を出力することで、ＤＣ／ＤＣコンバータ装置８でも、各実施形態で説明したインバータ装置２と同様に、スイッチング動作を実施するスイッチング素子と、導通動作を実施するスイッチング素子とで、スイッチング損失と導通損失との発生を分離することができる。
（２）アームを構成するスイッチング素子の全部、若しくは一部に、ＳｉＣ（炭化珪素）デバイスやＧａＮ（窒化ガリウム）デバイス等のワイドバンドギャップ半導体を用いてもよい。
【００８０】
ＳｉＣデバイス若しくはＧａＮデバイスは、Ｓｉデバイスと比較して、高破壊耐量特性を有するため、チップサイズを小さくでき、インバータ装置の低コスト化や小型化、さらには信頼性の向上が図れる。
但し、これらのデバイスは、Ｓｉデバイスに比較して低損失であるが高価である。そこで、アームを構成する全てのスイッチング素子に、ＳｉＣデバイス若しくはＧａＮデバイスを用いるのではなく、低損失化に寄与するスイッチング素子のみにＳｉＣデバイス若しくはＧａＮデバイスを用いるとしてもよい。
【００８１】
例えば、スイッチング損失と導通損失とのうちスイッチング損失の影響が大きいシステムでは、図３に示す主にスイッチング動作を実施するスイッチング素子２１０ｕをＳｉＣデバイスやＧａＮデバイスに置換し、導通損失の影響が大きいシステムでは、図３に示す主に導通動作を実施するスイッチング素子２１１ｕ、及び２１２ｕをＳｉＣデバイスやＧａＮデバイスに置換するとよい。これにより、高コスト化を抑えつつ、さらなる低損失を図ることができる。
（３）各実施形態及び変形例をそれぞれ組み合わせるとしてもよい。
【産業上の利用可能性】
【００８２】
本発明は、高効率なインバータ装置を実現できる。さらに、並列接続されたスイッチング素子を個別に適切に制御することで、さらなる高効率化及び信頼性の向上が図れる。ゆえに、高効率化が強く要求されるハイブリッド電気自動車及び電気自動車、燃料電池電気自動車、電動コンプレッサ、電動パワーステアリング、エレベータを含めたあらゆる電動機駆動システム、また同じく高効率化が強く望まれる風力発電システムなどの発電システム、等々に有用である。
【符号の説明】
【００８３】
１  バッテリ
２  インバータ
３  モータ
４  制御回路
８  ＤＣ／ＤＣコンバータ
２１ｕ〜２１ｗ、３１ｕ  上アーム
２２ｕ〜２２ｗ  下アーム
２３ｕ〜２３ｗ、３３ｕ、５３ｕ，６３ｕ，７３ｕ、８３ｕ  上アーム側ゲート駆動回路
２４ｕ〜２４ｗ  下アーム側ゲート駆動回路
２５ｕ〜２５ｗ  レグ
８１、８２  アーム
８３、８４  ゲート駆動回路
８５  インダクタ
１０１ｕ，１０１ｖ，１０１ｗ，１０２ｕ、１０２ｖ，１０２ｗ  コンデンサ
２００    寄生容量
２１０ｕ、２１１ｕ、２１２ｕ、３１０ｕ、３１１ｕ，３１２ｕ，４１０ｕ，４１１ｕ，４１２ｕ  スイッチング素子
２３０ｕ、４３０ｕ、８３０ｕ  スイッチング用ゲート制御回路
２３１ｕ、４３１ｕ、８３１ｕ  導通用ゲート制御回路
２３１ｕ＿１  導通用ゲート制御回路１
２３１ｕ＿２  導通用ゲート制御回路２
３３０ｕ  ターンオン用ゲート制御回路
３３１ｕ  導通用ゲート制御回路
３３２ｕ  ターンオフ用ゲート制御回路
４３２ｕ  主電圧検出回路
４３３ｕ  主電圧判定回路
５３３ｕ  第１の主電圧判定回路
５３４ｕ  第２の主電圧判定回路
６３０ｕ  スイッチング電流検出回路
６３１ｕ  スイッチング電流判定回路
７３０ｕ  第１のゲート制御回路
７３１ｕ  第２のゲート制御回路
７３２ｕ  第３のゲート制御回路
７３３ｕ  温度検出回路
７３４ｕ  温度判定回路
８３０  スイッチング用ゲート制御回路
８３１  導通用ゲート制御回路
８１０、８１１、８１２  スイッチング素子
８３２ｕ  低電流用ゲート制御回路
８３３ｕ  電流指令判定回路
１０００  スイッチング用ゲート抵抗
１００１  導通用ゲート抵抗
１００２  下アーム２２ｕのゲート抵抗
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
上下アームと、第１電位期間、第２電位期間を有する基準信号に従ってそれぞれ対応するアームを駆動させるゲート駆動回路とを有する電力変換装置であって、
上下アームは、それぞれ複数のスイッチング素子が並列に接続されており、
それぞれのゲート駆動回路は、
前記第１電位期間の開始時に、前記複数のスイッチング素子のうち第１のスイッチング素子の導通を開始させ、前記第１電位期間中に導通を終了させるスイッチング用ゲート制御回路と、
前記第２電位期間の開始時に、前記複数のスイッチング素子のうち第３のスイッチング素子の導通を開始させ、前記第２電位期間中に導通を終了させるターンオフ用ゲート制御回路と、
前記第１電位期間の開始に応じた前記第１のスイッチング素子の導通開始後、且つ導通終了前に、前記複数のスイッチング素子のうち第２のスイッチング素子の導通を開始させ、前記第２電位期間の開始に応じた前記第３のスイッチング素子の導通開始後、且つ導通終了前に、前記第２のスイッチング素子の導通を終了させる導通用ゲート制御回路とを有し、
前記第２のスイッチング素子よりも、前記第１のスイッチング素子の方が、寄生容量が小さい
ことを特徴とする電力変換装置。
【請求項２】
前記第１のスイッチング素子には、前記第２のスイッチング素子よりもスイッチング損失の少ないデバイスを用い、
前記第２のスイッチング素子には、前記第１のスイッチング素子よりも導通損失の少ないデバイスを用いた
ことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記第１のスイッチング素子にユニポーラ素子を用い、前記第２のスイッチング素子にバイポーラ素子を用いたことを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記ゲート駆動回路はさらに、
前記複数のスイッチング素子の主端子間の電圧を検出する主電圧検出回路と、
主電圧検出回路により検出された電圧と所定電圧とを比較することで、前記第１のスイッチング素子の導通が開始されているか否かを判定する主電圧判定回路とを備え、
前記導通用ゲート制御回路は、前記主電圧判定回路により前記第１のスイッチング素子の導通が開始されていると判定された場合に、前記第２のスイッチング素子の導通を開始させる
ことを特徴とする請求項１に記載の電力変換装置。
【請求項５】
前記ゲート駆動回路はさらに、
主電圧検出回路により検出された電圧と第２の所定電圧とを比較することで、前記第２のスイッチング素子の導通が開始されているか否かを判定するスイッチング終了主電圧判定回路とを備え、
前記スイッチング用ゲート制御回路は、前記スイッチング終了主電圧判定回路により前記第２のスイッチング素子の導通が開始されていると判定された場合に、前記第１のスイッチング素子の導通を終了させる
ことを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記ゲート駆動回路はさらに、
前記第１のスイッチング素子の主端子間に導通する電流を検出するスイッチング電流検出回路と、
スイッチング電流検出回路による検出結果に基づいて、前記第１のスイッチング素子の導通が開始されているか否かを判定するスイッチング電流判定回路とを備え、
前記導通用ゲート制御回路は、前記スイッチング電流判定回路により前記第１のスイッチング素子の導通が開始されていると判定された場合に、前記第２のスイッチング素子の導通を開始させる
ことを特徴とする請求項１に記載の電力変換装置。
【請求項７】
前記第２のスイッチング素子の第２閾値電圧は、前記第１のスイッチング素子の第１閾値電圧よりも低いことを特徴とする請求項１に記載の電力変換装置。
【請求項８】
前記スイッチング用ゲート制御回路が出力するオン電圧とオフ電圧との電位差は、前記導通用ゲート制御回路が出力するオン電圧とオフ電圧との電位差よりも大きいことを特徴とする請求項１に記載の電力変換装置。
【請求項９】
前記ゲート駆動回路は、前記スイッチング用ゲート制御回路及び前記導通用ゲート制御回路を含めて、対応するアームを構成するスイッチング素子と同数のゲート制御回路を有し、
それぞれの前記ゲート制御回路は、スイッチング素子と１対１に対応し、対応するスイッチング素子を、前記スイッチング用ゲート制御回路及び前記導通用ゲート制御回路の何れかと同様に制御する
ことを特徴とする請求項１に記載の電力変換装置。
【請求項１０】
それぞれのスイッチング素子の制御端子と、各スイッチング素子を制御するゲート制御回路との間には、ゲート抵抗が接続されており、
前記第２のスイッチング素子の制御端子に接続されているゲート抵抗は、他のスイッチング素子の制御端子に接続されているゲート抵抗よりも、抵抗値が大きい
ことを特徴とする請求項１に記載の電力変換装置。
【請求項１１】
前記第１のスイッチング素子の閾値電圧は、前記第３のスイッチング素子の閾値電圧よりも低いことを特徴とする請求項１に記載の電力変換装置。
【請求項１２】
前記スイッチング用ゲート制御回路、前記導通用ゲート制御回路、及び前記ターンオフ用ゲート制御回路のそれぞれが出力するオン電圧とオフ電圧との電位差は、前記スイッチング用ゲート制御回路、前記導通用ゲート制御回路、及びターンオフ用ゲート制御回路の順に高電位であることを特徴とする請求項１に記載の電力変換装置。
【請求項１３】
前記第１のスイッチング素子が金属−酸化物−半導体電界効果トランジスタであり、前記第２のスイッチング素子が絶縁ゲート型バイポーラトランジスタであり、
前記ゲート駆動回路はさらに、アームの導通を要する期間に前記第１のスイッチング素子を導通させる低電流用ゲート制御回路を有し、
絶縁ゲート型バイポーラトランジスタよりも金属−酸化物−半導体電界効果トランジスタの方が低電圧で所望の電流値が得られる電流域で電力変換装置を駆動させる場合、前記ゲート駆動回路は、前記低電流用ゲート制御回路を用いて対応するアームを駆動させ、
金属−酸化物−半導体電界効果トランジスタよりも絶縁ゲート型バイポーラトランジスタの方が低電圧で所望の電流値が得られる電流域で電力変換装置を駆動させる場合、前記ゲート駆動回路は、前記スイッチング用ゲート制御回路、及び前記導通用ゲート制御回路を用いて対応するアームを駆動させる
ことを特徴とする請求項１に記載の電力変換装置。
【請求項１４】
前記第１のスイッチング素子に、ワイドバンドギャップ半導体を用いたことを特徴とする請求項１に記載の電力変換装置。
【請求項１５】
前記第２のスイッチング素子よりも、前記第１のスイッチング素子のほうが、電流容量が小さいことを特徴とする請求項１に記載の電力変換装置。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2011096232.tif 000026
【図２】
2011096232.tif 000027
【図３】
2011096232.tif 000028
【図４】
2011096232.tif 000029
【図５】
2011096232.tif 000030
【図６】
2011096232.tif 000031
【図７】
2011096232.tif 000032
【図８】
2011096232.tif 000033
【図９】
2011096232.tif 000034
【図１０】
2011096232.tif 000035
【図１１】
2011096232.tif 000036
【図１２】
2011096232.tif 000037
【図１３】
2011096232.tif 000038
【図１４】
2011096232.tif 000039
【図１５】
2011096232.tif 000040
【図１６】
2011096232.tif 000041
【図１７】
2011096232.tif 000042
【図１８】
2011096232.tif 000043
【図１９】
2011096232.tif 000044
【図２０】
2011096232.tif 000045
【図２１】
2011096232.tif 000046
【図２２】
2011096232.tif 000047
【図２３】
2011096232.tif 000048
【国際調査報告】
2011096232.tif 000049
2011096232.tif 000050
2011096232.tif 000051
2011096232.tif 000052