(57)【要約】  不揮発性メモリセルからなるメモリセルアレイ（１０２）を、経時劣化を蓄積する不揮発性メモリセルを有する第１のブロック（１０４）と、データを格納する不揮発性メモリセルを有する第２のブロック（１０６）とに区分する。ワード線選択回路（１１６）及びビット線選択回路（１２４）は、第２のブロック（１０６）に接続された第１のワード線及び第１のビット線を選択することで、第２のブロック（１０６）が有するデータを格納する不揮発性メモリセルにアクセスし、更に、第１のブロック（１０４）に接続された第２のワード線又は第２のビット線を選択することで、第１のブロック（１０４）が有する経時劣化を蓄積する不揮発性メモリセルにストレス電圧を印加し、外部温度の検知と蓄積ストレスの自動記憶を行う。
2011102126.tif 000002
【特許請求の範囲】
【請求項１】
動作温度及び動作時間による経時劣化の状態を検知する不揮発性半導体記憶装置であって、
複数の不揮発性メモリセルを有するメモリセルアレイと、
前記複数の不揮発性メモリセルのゲートに接続される複数のワード線と、
前記複数の不揮発性メモリセルのドレイン又はソースに接続される複数のビット線と、
前記複数のワード線のいずれかを選択して電圧を印加するワード線選択回路と、
前記複数のビット線のいずれかを選択して電圧を印加するビット線選択回路と、
前記ワード線選択回路及び前記ビット線選択回路により選択された不揮発性メモリセルの状態を検出するセンスアンプ回路と、
前記不揮発性半導体記憶装置を制御する制御回路とを備え、
前記メモリセルアレイは、経時劣化を蓄積する不揮発性メモリセルを有する第１のブロックと、データを格納する不揮発性メモリセルを有する第２のブロックとに区分され、
前記ワード線選択回路及び前記ビット線選択回路は、前記第２のブロックに接続された第１のワード線及び第１のビット線を選択することで、前記第２のブロックが有するデータを格納する不揮発性メモリセルにアクセスし、更に、前記第１のブロックに接続された第２のワード線又は第２のビット線を選択することで、前記第１のブロックが有する経時劣化を蓄積する不揮発性メモリセルにストレス電圧を印加する不揮発性半導体記憶装置。
【請求項２】
動作温度及び動作時間による経時劣化の状態を検知する不揮発性半導体記憶装置であって、
複数の不揮発性メモリセルを有するメモリセルアレイと、
前記複数の不揮発性メモリセルのゲートに接続される複数のワード線と、
前記複数の不揮発性メモリセルのドレイン又はソースに接続される複数のビット線と、
前記複数のワード線のいずれかを選択して電圧を印加するワード線選択回路と、
前記複数のビット線のいずれかを選択して電圧を印加するビット線選択回路と、
前記ワード線選択回路及び前記ビット線選択回路により選択された不揮発性メモリセルの状態を検出するセンスアンプ回路と、
前記不揮発性半導体記憶装置を制御する制御回路とを備え、
前記メモリセルアレイは、経時劣化を蓄積する不揮発性メモリセルを有する第１のブロックと、データを格納する不揮発性メモリセルを有する第２のブロックとに区分され、
前記ワード線選択回路及び前記ビット線選択回路は、前記不揮発性半導体記憶装置に電源電圧が印加されている期間は、前記第１のブロックに接続されたワード線又はビット線を選択することで、前記第１のブロックが有する経時劣化を蓄積する不揮発性メモリセルにストレス電圧を印加する不揮発性半導体記憶装置。
【請求項３】
請求項１又は２に記載の不揮発性半導体記憶装置において、
外部からの要求信号に従って、前記センスアンプ回路により、前記第１のブロックの経時劣化を蓄積する不揮発性メモリセルの状態を検知し、前記センスアンプ回路が予め設定された状態であることを検知した場合は、前記制御回路は経時劣化が進行したことを示す検知信号を出力する不揮発性半導体記憶装置。
【請求項４】
請求項１又は２に記載の不揮発性半導体記憶装置において、
前記不揮発性半導体記憶装置自身が、定期的に、前記センスアンプ回路により、前記第１のブロックの経時劣化を蓄積する不揮発性メモリセルの状態を検知し、前記センスアンプ回路が予め設定された状態であることを検知した場合は、前記制御回路は経時劣化が進行したことを示す検知信号を出力する不揮発性半導体記憶装置。
【請求項５】
請求項１又は２に記載の不揮発性半導体記憶装置において、
前記不揮発性メモリセルはフローティングゲート又は酸窒化膜に電子を格納することでしきい値電圧値を変化させるメモリセルから構成され、
外部からの要求信号に従って、前記センスアンプ回路により、前記第１のブロックの経時劣化を蓄積する不揮発性メモリセルのしきい値電圧値を検知し、前記センスアンプ回路が所定のしきい値電圧に達したことを検知した場合は、前記制御回路は経時劣化が進行したことを示す検知信号を出力する不揮発性半導体記憶装置。
【請求項６】
請求項１又は２に記載の不揮発性半導体記憶装置において、
前記不揮発性メモリセルはフローティングゲート又は酸窒化膜に電子を格納することでしきい値電圧値を変化させるメモリセルから構成され、
前記不揮発性半導体記憶装置自身が、定期的に、前記センスアンプ回路により、前記第１のブロックの経時劣化を蓄積する不揮発性メモリセルのしきい値電圧値を検知し、前記センスアンプ回路が所定のしきい値電圧に達したことを検知した場合は、前記制御回路は経時劣化が進行したことを示す検知信号を出力する不揮発性半導体記憶装置。
【請求項７】
請求項１又は２に記載の不揮発性半導体記憶装置において、
前記メモリセルアレイを有するセンサブロックと、前記センサブロックの制御及び判定を司る制御及び判定ブロックとが個別の半導体チップから構成されていることを特徴とする不揮発性半導体記憶装置。
【請求項８】
請求項１又は２に記載の不揮発性半導体記憶装置を備えた半導体集積回路であって、
チップ外部からの、経時劣化の進行を確認する要求信号にしたがって、経時劣化が進行したことを示す検知信号をチップ外部に出力する機能を有することを特徴とする半導体集積回路。
【請求項９】
動作温度及び動作時間による経時劣化の状態を検知する不揮発性半導体記憶装置であって、
複数の不揮発性メモリセルを有するメモリセルアレイと、
前記複数の不揮発性メモリセルのゲートに接続される複数のワード線と、
前記複数の不揮発性メモリセルのドレイン又はソースに接続される複数のビット線と、
前記複数のワード線のいずれかを選択して電圧を印加するワード線選択回路と、
前記複数のビット線のいずれかを選択して電圧を印加するビット線選択回路と、
前記ワード線選択回路及び前記ビット線選択回路により選択された不揮発性メモリセルの状態を検出するセンスアンプ回路と、
前記不揮発性半導体記憶装置を制御する制御回路とを備え、
前記メモリセルアレイは、経時劣化を蓄積する不揮発性メモリセルを有する第１のブロックと、データを格納する不揮発性メモリセルを有する第２のブロックとに区分され、
前記ワード線選択回路及び前記ビット線選択回路は、前記第２のブロックに接続された第１のワード線及び第１のビット線を選択することで、前記第２のブロックが有するデータを格納する不揮発性メモリセルにアクセスし、更に、前記第１のブロックに接続された複数のワード線及び複数のビット線のうち、第２のワード線又は第２のビット線を選択することで、前記第１のブロックが有する第１の経時劣化を蓄積する不揮発性メモリセルにストレス電圧を印加し、前記第１のブロックに接続された複数のワード線及び複数のビット線のうち、第３のワード線又は第３のビット線を非選択とすることで、前記第１のブロックが有する第２の経時劣化を蓄積する不揮発性メモリセルにストレス電圧を印加しない不揮発性半導体記憶装置。
【請求項１０】
動作温度及び動作時間による経時劣化の状態を検知する不揮発性半導体記憶装置であって、
複数の不揮発性メモリセルを有するメモリセルアレイと、
前記複数の不揮発性メモリセルのゲートに接続される複数のワード線と、
前記複数の不揮発性メモリセルのドレイン又はソースに接続される複数のビット線と、
前記複数のワード線のいずれかを選択して電圧を印加するワード線選択回路と、
前記複数のビット線のいずれかを選択して電圧を印加するビット線選択回路と、
前記ワード線選択回路及び前記ビット線選択回路により選択された不揮発性メモリセルの状態を検出するセンスアンプ回路と、
前記不揮発性半導体記憶装置を制御する制御回路とを備え、
前記メモリセルアレイは、経時劣化を蓄積する不揮発性メモリセルを有する第１のブロックと、データを格納する不揮発性メモリセルを有する第２のブロックとに区分され、
前記ワード線選択回路及び前記ビット線選択回路は、前記不揮発性半導体記憶装置に電源電圧が印加されている期間は、前記第１のブロックに接続された複数のワード線及び複数のビット線のうち、第１のワード線又は第１のビット線を選択することで、前記第１のブロックが有する第１の経時劣化を蓄積する不揮発性メモリセルにストレス電圧を印加し、前記第１のブロックに接続された複数のワード線及び複数のビット線のうち、第２のワード線又は第２のビット線を非選択とすることで、前記第１のブロックが有する第２の経時劣化を蓄積する不揮発性メモリセルにストレス電圧を印加しない不揮発性半導体記憶装置。
【請求項１１】
請求項９又は１０に記載の不揮発性半導体記憶装置において、
外部からの要求信号に従って、前記センスアンプ回路により、前記第１のブロックの第１の経時劣化を蓄積する不揮発性メモリセルと、第２の経時劣化を蓄積する不揮発性メモリセルとの状態を検知し、前記センスアンプ回路が、前記第１の経時劣化を蓄積する不揮発性メモリセルと、前記第２の経時劣化を蓄積する不揮発性メモリセルとの状態の差分が予め設定された値であることを検知した場合は、前記制御回路は経時劣化が進行したことを示す検知信号を出力する不揮発性半導体記憶装置。
【請求項１２】
請求項９又は１０に記載の不揮発性半導体記憶装置において、
前記不揮発性半導体記憶装置自身が、定期的に、前記センスアンプ回路により、前記第１のブロックの第１の経時劣化を蓄積する不揮発性メモリセルと、第２の経時劣化を蓄積する不揮発性メモリセルとの状態を検知し、前記センスアンプ回路が、前記第１の経時劣化を蓄積する不揮発性メモリセルと、前記第２の経時劣化を蓄積する不揮発性メモリセルとの状態の差分が予め設定された値であることを検知した場合は、前記制御回路は経時劣化が進行したことを示す検知信号を出力する不揮発性半導体記憶装置。
【請求項１３】
請求項９又は１０に記載の不揮発性半導体記憶装置において、
前記不揮発性メモリセルはフローティングゲート又は酸窒化膜に電子を格納することでしきい値電圧値を変化させるメモリセルから構成され、
外部からの要求信号に従って、前記センスアンプ回路により、前記第１のブロックの第１の経時劣化を蓄積する不揮発性メモリセルと、第２の経時劣化を蓄積する不揮発性メモリセルとの状態を検知し、前記センスアンプ回路が、前記第１の経時劣化を蓄積する不揮発性メモリセルと、前記第２の経時劣化を蓄積する不揮発性メモリセルとの状態の差分が予め設定された値であることを検知した場合は、前記制御回路は経時劣化が進行したことを示す検知信号を出力する不揮発性半導体記憶装置。
【請求項１４】
請求項９又は１０に記載の不揮発性半導体記憶装置において、
前記不揮発性メモリセルはフローティングゲート又は酸窒化膜に電子を格納することでしきい値電圧値を変化させるメモリセルから構成され、
前記不揮発性半導体記憶装置自身が、定期的に、前記センスアンプ回路により、前記第１のブロックの第１の経時劣化を蓄積する不揮発性メモリセルと、第２の経時劣化を蓄積する不揮発性メモリセルとの状態を検知し、前記センスアンプ回路が、前記第１の経時劣化を蓄積する不揮発性メモリセルと、前記第２の経時劣化を蓄積する不揮発性メモリセルとの状態の差分が予め設定された値であることを検知した場合は、前記制御回路は経時劣化が進行したことを示す検知信号を出力する不揮発性半導体記憶装置。
【請求項１５】
動作温度及び動作時間による経時劣化の状態を検知する不揮発性半導体記憶装置と、機器を制御する中央演算処理装置とを同一半導体基板上に備えた半導体集積回路であって、
前記不揮発性半導体記憶装置は、経時劣化が進行したことを示す検知信号を前記中央演算処理装置に出力する半導体集積回路。
【請求項１６】
請求項１５記載の半導体集積回路において、
前記中央演算処理装置は、経時劣化の進行を確認する要求信号を前記不揮発性半導体記憶装置に出力する半導体集積回路。
【請求項１７】
動作温度及び動作時間による経時劣化の状態を検知する不揮発性半導体記憶装置と、機器を制御する中央演算処理装置とを備えた電子機器であって、
前記不揮発性半導体記憶装置は、経時劣化が進行したことを示す検知信号を前記中央演算処理装置に出力する電子機器。
【請求項１８】
請求項１７記載の電子機器において、
前記中央演算処理装置は、経時劣化の進行を確認する要求信号を前記不揮発性半導体記憶装置に出力する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度やシステム動作時間の管理による電子機器の予防安全技術に関するものである。
【背景技術】
【０００２】
近年、電子機器は、ＩＥＣ６０７３０等で安全性への予防措置を厳しく要求され始めている。電子機器には、多くのシステム部品が用いられているが、同じく半導体部品に至っても、保証スペック内で問題が発生しないよう、製造者自らが自己診断機能等を搭載して安全措置を施している。しかし、特に最近は、電子機器の多用化・グローバル化が急速に進み、製造者が想定できていない保証環境温度外での使用も考えられており、過度な熱や動作電圧による蓄積ストレスに起因したシステム部品の磨耗故障や偶発故障が、電子機器のシステムダウンを招く心配がある。そこで、電子機器側から、システム部品の故障についても、予防安全措置をとり始めている。【０００３】
従来のシステムでは、サーミスタのような温度検出装置を備え、保証環境温度外の使用時には警告が発せられるシステムが構成され、システムの故障の予防安全措置をとっている（特許文献１参照）。【０００４】
また、フラッシュメモリを用いた書き換え時の温度特性による温度の検知が提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１４４２４３号公報
【特許文献２】特開平１０−２７５４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電子機器のシステムにおいて、従来の構成では、過度の蓄積ストレスによる磨耗故障や偶発故障の予測には、サーミスタのような温度検出装置を備え、システムを監視する必要があるため、部品点数増加によるコスト増、電力増やシステム制御の煩雑性増大が課題であった。【０００７】
更に、従来の電子機器は、その動作のために電源の供給が必要で、電源が供給されていない間のストレスは検知することができない。ところが、電子機器の過度のストレスからくる経時劣化は、通電している間だけでなく、電源の供給がなく停止している状態においても、周囲温度の影響を受けて経時劣化が進行するため、その非通電期間のストレス情報がないことは、過度のストレスによる電子機器寿命予測の精度を大きく低下させることになる。【０００８】
また、フラッシュメモリを用いた書き換え時の温度特性による温度の検知は、システムからの要求時点での温度しか判らず、温度と動作時間で複合化される環境の蓄積ストレスについては、知ることができない。また、書き換え動作行為により、フラッシュメモリセルの劣化が伴うため、温度検知の精度が低くなることが課題であった。【０００９】
本発明の目的は、不揮発性メモリセルの特性を利用して、温度やシステム動作時間の管理による電子機器の予防安全技術を確立することにある。
【課題を解決するための手段】
【００１０】
前記課題を解決するため、本発明の不揮発性半導体記憶装置は、温度や動作時間中に印加される電圧に敏感な不揮発性メモリセルの特性を利用する。電子機器が受けている過度のストレスを蓄積する不揮発性メモリセルと、前記不揮発性メモリセルから過度の蓄積ストレスの状態を読み出して、電子機器の経時劣化の状態を読み出し、必要に応じて電子機器の動作を制御する制御回路とで構成される。過度のストレスの蓄積は、データ格納用途とは別に、不揮発性メモリの空間を設け、その空間に、動作中に同時に電圧ストレスを印加することで、環境温度の検知と、温度と動作時間との複合で蓄積されるストレスの自動記録とを同時に行うことを特徴とする。応用としては、場合によっては不揮発性メモリセルがより正確にストレスを検知できるように、不揮発性メモリのしきい値電圧等の状態を調整する回路や手段を用いる。
【発明の効果】
【００１１】
以上のように、本発明によれば、環境温度の検知と、温度と動作時間との複合で蓄積されるストレスの自動記録とを１チップ化することで、電子機器側での制御の煩わしさをなくし、かつ部品点数削減による低コスト・省資源・低電力化が可能となる。更に不揮発性メモリを用いた半導体部品は、既に多くの一般電子機器に普及しており、その不揮発性メモリの実現に必要な生産プロセス／メモリセルデバイス／読み出し回路／制御回路等をそのまま活用することもできる。【００１２】
また、本発明の不揮発性半導体記憶装置を電子機器に組み込むことにより、保証温度環境外での、システム暴走の未然停止、システム安全性の状態の格納、システム安全性の状態の通知、システムのリセット等が可能になるだけでなく、応用的な活用方法として、混載しているデータ格納用途の不揮発性メモリのデータ保持特性向上のためのフィードバック機能の実現や、各種温度で周波数制御等の低電力化技術としても容易に構成することが可能である。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態における不揮発性半導体記憶装置の構成例を示すブロック図である。
【図２】図１の変形例を示すブロック図である。
【図３】フラッシュメモリのメモリセルＶｔの異なる温度条件下における経時劣化理論線を、実際のメモリセルＶｔの経時劣化曲線とともに示す図である。
【図４】フラッシュメモリのメモリセルＶｔの異なる電圧条件下における経時劣化理論線を、実際のメモリセルＶｔの経時劣化曲線とともに示す図である。
【図５】図１及び図２の不揮発性半導体記憶装置において経時劣化の状態を蓄積する時のワード線電圧の遷移を示すタイミング図である。
【図６】図１及び図２の不揮発性半導体記憶装置において経時劣化の状態を蓄積する時のワード線電圧の遷移を示す他のタイミング図である。
【図７】図１及び図２の不揮発性半導体記憶装置において経時劣化の状態を蓄積する時のワード線電圧の遷移を示す更に他のタイミング図である。
【図８】図１及び図２の不揮発性半導体記憶装置において経時劣化の状態を蓄積する時のワード線電圧の遷移を示す更に他のタイミング図である。
【図９】図１及び図２の不揮発性半導体記憶装置において外部からの要求信号によって経時劣化の状態を読み出す時のフロー図である。
【図１０】図１及び図２の不揮発性半導体記憶装置において自身の定期的な要求信号によって経時劣化の状態を読み出す時のフロー図である。
【図１１】本発明の不揮発性半導体記憶装置を備えた半導体システムの構成例を示すブロック図である。
【図１２】フラッシュメモリのメモリセルＶｔの分布を示す図であって、（ａ）は初期状態を、（ｂ）は経時劣化後の状態をそれぞれ示している。
【図１３】フラッシュメモリのメモリセルＶｔの異なる書き換え回数条件下における経時劣化理論線を示す図である。
【図１４】本発明の不揮発性半導体記憶装置を備えた半導体システムの他の構成例を示すブロック図である。
【図１５】図１４の半導体システムの動作を示したフロー図である。
【図１６】本発明の不揮発性半導体記憶装置を備えた電子機器の構成例を示すブロック図である。
【図１７】図１６中のフラッシュ混載マイクロコンピュータのブロック図である。
【図１８】図１７中のセンサセルアレイの詳細構成図である。
【図１９】図１８中のあるセンサセルの動作状態を示す図であって、（ａ）は熱ストレス印加時を、（ｂ）は状態読み出し時をそれぞれ示している。
【図２０】図１８中の他のセンサセルの動作状態を示す図であって、（ａ）は電圧ストレス印加時を、（ｂ）は状態読み出し時をそれぞれ示している。
【図２１】典型的な電子機器又は電子部品と半導体デバイスとの故障率曲線図である。
【図２２】アレニウスモデルによる寿命推定のためのグラフと式とを示す図である。
【図２３】アイリングモデルによる寿命推定のためのグラフと式とを示す図である。
【図２４】フラッシュメモリのメモリセルＶｔの異なる温度条件下における経時劣化理論線を示す図である。
【図２５】図２４中の所定時間ＴｓにおけるメモリセルＶｔの変化量と温度との関係を示す図である。
【図２６】熱ストレスと電圧ストレスとが複合した場合の寿命判定表を示す図である。
【図２７】本発明の不揮発性半導体記憶装置を備えた半導体システムを複数チップで構成した例を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００１５】
図１は、本発明の実施形態における不揮発性半導体記憶装置の構成例を示している。図１の不揮発性半導体記憶装置１００は、個別に消去が可能な複数のブロックを備え、第１のブロック（経時劣化の状態記憶領域）１０４と第２のブロック（データ記憶領域）１０６とから構成されたメモリセルアレイ１０２を備えており、このメモリセルアレイ１０２は不揮発性メモリセルがワード線ＷＬ１（０）〜ＷＬ１（ｎ１）とビット線ＢＬ１（０）〜ＢＬ１（ｍ１）との交点に、又は、ワード線ＷＬ２（０）〜ＷＬ２（ｎ２）とビット線ＢＬ２（０）〜ＢＬ２（ｍ２）との交点に、格子状に配置されている。
【００１６】
ワード線選択回路１１６にワード線選択信号ＷＬ１ＳＥＬ及びワード線選択信号ＷＬ２ＳＥＬが入力され、ワード線選択信号ＷＬ１ＳＥＬにより第１のブロック１０４のワード線ＷＬ１（０）〜ＷＬ１（ｎ１）に対して必要となる電位を、ワード線選択信号ＷＬ２ＳＥＬにより第２のブロック１０６のワード線ＷＬ２（０）〜ＷＬ２（ｎ２）に対して必要となる電位を、それぞれ供給する。
【００１７】
第１のブロック１０４のビット線ＢＬ１（０）〜ＢＬ１（ｍ１）と第２のブロック１０６のビット線ＢＬ２（０）〜ＢＬ２（ｍ２）とはそれぞれビット線選択回路１２４に接続され、ビット線選択回路１２４に入力される第１のブロック１０４を選択するビット線選択信号ＢＬ１ＳＥＬと第２のブロック１０６を選択するビット線選択信号ＢＬ２ＳＥＬとにより必要なビット線が選択される。選択されたビット線は、センスアンプ回路１２６に接続され、制御回路１４０を介して、データの入出力が行われる。制御回路１４０は、電源Ｖｄｄ、クロック信号ＣＬＫ及び入力アドレスＡｉｎを外部から受け取るだけでなく、入力信号線ＤＩ及び出力信号線ＤＯを介して外部と接続される。
【００１８】
図２は、図１の変形例を示している。図１においては、ワード線選択回路１１６、ビット線選択回路１２４及びセンスアンプ回路１２６が、第１のブロック１０４と第２のブロック１０６とで共通になっているが、図２に示すように、独立している場合でも、同様の効果を得ることができるのは言うまでもない。
【００１９】
さて、本発明は、図３、図４のようなメモリセルのしきい値電圧（Ｖｔ）のストレス変動の特徴を利用したものである。以下に、フラッシュメモリを用いて説明するが、本発明の不揮発性半導体記憶装置はフラッシュメモリに限定されるものではない。
【００２０】
図３は、フラッシュメモリのメモリセルＶｔの異なる温度Ｔ１，Ｔ２，Ｔ３及びＴ４下における経時劣化理論線を、実際のメモリセルＶｔの経時劣化曲線２２５とともに示す図であり、縦軸はメモリセルＶｔ、横軸は時間を示している。Ｖｔ１、Ｖｔ２はメモリセルＶｔであり、ｔ１、ｔ２は時間である。
【００２１】
図３によれば、本発明の半導体記憶装置が、例えば温度Ｔ２下の累積の使用時間ｔ１を保証している場合、時間ｔ１と温度Ｔ２下の理論線との交点、メモリセルＶｔがＶｔ２以下になった場合、Ｔ２温度換算での保証時間を超過していると判定できる。例えば、曲線２２５のように変動した場合、判定レベルＶｔ２となる時間ｔ２の時に保証範囲内の限界となることが判定できる。
【００２２】
図４は、フラッシュメモリのメモリセルＶｔの異なる電圧０Ｖ，Ｖ１，Ｖ２（温度Ｔ２）下における経時劣化理論線を、実際のメモリセルＶｔの経時劣化曲線２５５とともに示す図である。Ｖｔ１、Ｖｔ２はメモリセルＶｔであり、ｔ１、ｔ２、ｔ３は時間である。
【００２３】
例えば、フラッシュメモリの読み出しによりメモリセルに電圧が印加されることで、リードディスターブと呼ばれるメモリセルＶｔの変動が温度変動と併せて発生する。したがって、電圧の印加されていないメモリセルＶｔが図３の曲線２２５のように変化した場合に比べ、電圧が印加された場合は図４の曲線２５５のように早期に変動し、判定レベルＶｔ２となる時間もｔ３になり、曲線２２５に比べ短くなる。したがって、電圧が印加されない状態でのメモリセルＶｔの変動だけでなく、電圧を印加した状態でメモリセルＶｔの変動をみることで、温度による経時劣化に加えて、読み出し動作による経時劣化を含むメモリセルＶｔの変動を確認することができる。
【００２４】
次に、図１及び図２の不揮発性半導体記憶装置１００の動作について、説明する。
【００２５】
まず、経時劣化の状態を蓄積する動作について説明する。制御回路１４０に入力される、クロック信号ＣＬＫ、入力アドレスＡｉｎに従って、第１のブロック１０４のワード線選択信号ＷＬ１ＳＥＬと、第２のブロック１０６のワード線選択信号ＷＬ２ＳＥＬと、第１のブロック１０４のビット線選択信号ＢＬ１ＳＥＬと、第２のブロック１０６のビット線選択信号ＢＬ２ＳＥＬとが出力される。ワード線選択信号及びビット線選択信号に従って、各ブロックのワード線及びビット線が選択され、選択されたワード線及びビット線に電圧が供給される。
【００２６】
図５は、図１及び図２の不揮発性半導体記憶装置１００において経時劣化の状態を蓄積する時のワード線電圧の遷移を示すタイミング図である。ここに、クロック信号ＣＬＫ、入力アドレスＡｉｎ、第１のブロック１０４の選択されたワード線ＷＬ１（ｘ）、第２のブロック１０６の選択されたワード線ＷＬ２（ｙ）の各々の入力波形を示す。第２のブロック１０６にアクセスするときに、クロック信号ＣＬＫ、入力アドレスＡｉｎに従って、第２のブロック１０６のワード線ＷＬ２（ｙ）が選択され、電圧が供給される。そして、第２のブロック１０６のワード線に電圧が供給されると同時に、第１のブロック１０４のワード線ＷＬ１（ｘ）に電圧が印加される。そして、第２のブロック１０６のアクセスが完了し、ワード線ＷＬ２（ｙ）の電圧印加が停止すると、第１のブロック１０４のワード線ＷＬ１（ｘ）の電圧印加も停止する。以上のように、第１のブロック１０４のメモリセルのワード線ＷＬ１（ｘ）に電圧を印加することで、経時劣化の状態の蓄積を実施する。
【００２７】
なお、図５において、経時劣化の状態を蓄積する方法として、第２のブロック１０６の１本のワード線ＷＬ２（ｙ）が選択された場合、第１のブロック１０４の１本のワード線ＷＬ１（ｘ）が選択され、そのワード線ＷＬ１（ｘ）に電圧が印加されることを示したが、ワード線をビット線に置き換えて、第２のブロック１０６のビット線ＢＬ２（ｙ）が選択されると同時に、第１のブロック１０４の選択されたビット線ＢＬ１（ｘ）に電圧が印加される場合でも、同様の効果を得ることができる。
【００２８】
図６は、図１及び図２の不揮発性半導体記憶装置１００において経時劣化の状態を蓄積する時のワード線電圧の遷移を示す他のタイミング図である。ここに、クロック信号ＣＬＫ、入力アドレスＡｉｎ、第１のブロック１０４の複数のワード線ＷＬ１（０）〜ＷＬ（ｎ１）、第２のブロック１０６の選択されたワード線ＷＬ２（ｙ）の各々の入力波形を示す。第２のブロック１０６にアクセスするときに、クロック信号ＣＬＫ、入力アドレスＡｉｎに従って、第２のブロック１０６のワード線ＷＬ２（ｙ）が選択され、電圧が供給される。そして、第２のブロック１０６のワード線ＷＬ２（ｙ）に電圧が供給されると同時に、第１のブロック１０４の複数のワード線ＷＬ１（０）〜ＷＬ１（ｎ１）の全てに電圧が印加される。そして、第２のブロック１０６のアクセスが完了し、ワード線ＷＬ２（ｙ）の電圧印加が停止すると、第１のブロック１０４の複数のワード線ＷＬ１（０）〜ＷＬ１（ｎ１）の電圧印加も停止する。以上のように、第１のブロック１０４のメモリセルの複数のワード線ＷＬ１（０）〜ＷＬ１（ｎ１）に電圧を印加することで、第２のブロック１０６のワード線ごとに経時劣化の度合いが異なるメモリセルを配置した場合にも一括で同時間の電圧を印加することもでき、複数の経時劣化の状態の蓄積を実施することができる。
【００２９】
図７は、図１及び図２の不揮発性半導体記憶装置１００において経時劣化の状態を蓄積する時のワード線電圧の遷移を示す更に他のタイミング図である。ここに、クロック信号ＣＬＫ、入力アドレスＡｉｎ、第１のブロック１０４の選択されたワード線ＷＬ１（ｘ）、第２のブロック１０６の複数のワード線ＷＬ２（０）〜ＷＬ２（ｎ２）の各々の入力波形を示す。第２のブロック１０６にアクセスするときに、クロック信号ＣＬＫ、入力アドレスＡｉｎに従って、第２のブロック１０６の複数のワード線ＷＬ２（０）〜ＷＬ２（ｎ２）が順番に選択され、電圧が供給される。そして、第２のブロック１０６のいずれかのワード線に電圧が供給されると同時に、第１のブロック１０４のワード線ＷＬ１（ｘ）に電圧が印加される。そして、第２のブロック１０６のアクセスが完了し、選択した全てのワード線ＷＬ２（０）〜ＷＬ２（ｎ２）の電圧印加が停止すると、第１のブロック１０４のワード線ＷＬ１（ｘ）の電圧印加も停止する。以上のように、第２のブロック１０６のメモリセルのワード線ＷＬ２（０）〜ＷＬ２（ｎ２）が選択されている時は常に、第１のブロック１０４のメモリセルのワード線ＷＬ１（ｘ）に電圧を印加することで、第２のブロック１０６のメモリセルのいずれかのワード線が選択されている時間によって及ぼされる経時劣化の状態の蓄積を実施することができる。
【００３０】
図８は、図１及び図２の不揮発性半導体記憶装置１００において経時劣化の状態を蓄積する時のワード線電圧の遷移を示す更に他のタイミング図である。ここに、不揮発性半導体記憶装置１００の電源Ｖｄｄ、クロック信号ＣＬＫ、入力アドレスＡｉｎ、第１のブロック１０４の選択されたワード線ＷＬ１（ｘ）、第２のブロック１０６の選択されたワード線ＷＬ２（ｙ）の各々の入力波形を示す。第２のブロック１０６にアクセスするときに、不揮発性半導体記憶装置１００の電源Ｖｄｄが供給されるが、それと同時に、第１のブロック１０４のワード線ＷＬ１（ｘ）に電圧を印加する。そして、その後、クロック信号ＣＬＫ、入力アドレスＡｉｎに従って、第２のブロック１０６のワード線ＷＬ２（ｙ）が選択され、電圧が供給され、アクセスが完了すると、選択したワード線ＷＬ２（ｙ）の電圧印加が停止する。そして、不揮発性半導体記憶装置１００の電源Ｖｄｄが停止すると同時に、第１のブロック１０４のワード線ＷＬ１（ｘ）の電圧印加も停止する。以上のように、不揮発性半導体記憶装置１００の電源Ｖｄｄが供給されている時は常に、第１のブロック１０４のメモリセルのワード線ＷＬ１（ｘ）に電圧を印加することで、電源が供給されている時間によって及ぼされる経時劣化の状態の蓄積を実施することができる。
【００３１】
次に、経時劣化の状態を読み出すときの動作について説明する。
【００３２】
図９は、図１及び図２の不揮発性半導体記憶装置１００において外部からの要求信号によって経時劣化の状態を読み出す時のフロー図である。不揮発性半導体記憶装置１００の外部からの要求信号が制御回路１４０に入力される（３００）と、制御回路１４０から第１のブロック１０４のワード線選択信号ＷＬ１ＳＥＬと第１のブロック１０４のビット線選択信号ＢＬ１ＳＥＬとが出力され、第１のブロック１０４のメモリセルが選択されて、メモリセルの状態を読み出す（３０２）。読み出されたメモリセルの状態がセンスアンプ回路１２６により予め設定されたメモリセルの状態より進行したかどうかを検知し（３０４）、進行したと検知した場合には、制御回路１４０を介して、経時劣化が進行したことを示す検知信号を出力する（３０６）。進行していなかった場合は、検知信号を出力しない（３０８）。その結果、動作温度及び動作時間による経時劣化が進行したことを示す検知信号が出力されたか否かで、経時劣化の状態を検知することができる。
【００３３】
図１０は、図１及び図２の不揮発性半導体記憶装置１００において自身の定期的な要求信号によって経時劣化の状態を読み出す時のフロー図である。不揮発性半導体記憶装置１００からの要求信号が定期的に制御回路１４０に入力される（４００）と、制御回路１４０から第１のブロック１０４のワード線選択信号ＷＬ１ＳＥＬと第１のブロック１０４のビット線選択信号ＢＬ１ＳＥＬとが出力され、第１のブロック１０４のメモリセルが選択されて、メモリセルの状態を読み出す（４０２）。読み出されたメモリセルの状態がセンスアンプ回路１２６により予め設定されたメモリセルの状態より進行したかどうかを検知し（４０４）、進行したと検知した場合には、制御回路１４０を介して、経時劣化が進行したことを示す検知信号を出力する（４０６）。進行していなかった場合は、検知信号を出力しない（４０８）。その結果、動作温度及び動作時間による経時劣化が進行したことを示す検知信号が出力されたか否かで、経時劣化の状態を検知することができる。
【００３４】
図１１は、本発明の不揮発性半導体記憶装置を備えた半導体システムの構成例を示している。図１１において、１００１は半導体システム、１００２＿１〜１００２＿ｎはｎ（ｎは整数）個の不揮発性メモリＡ（符号１００２で代表する）、１００３は不揮発性メモリＢ、１００４は不揮発性メモリ（Ａ，Ｂ）１００２，１００３の読み出し回路、１００５は演算回路、１００６は読み出し信号線、１００７は信号線、１００８は演算回路１００５からの出力端子、１００９は不揮発性メモリ（Ｂ）１００３への信号入力線である。読み出し回路１００４は、例えばワード線選択回路、ビット線選択回路、センスアンプ回路等から構成されるものである。
【００３５】
半導体システム１００１は、例えば１つの半導体チップあるいは半導体チップ内の一部、あるいは複数の半導体チップから形成されるシステムである。不揮発性メモリ（Ａ，Ｂ）１００２，１００３の例としては、フラッシュメモリ以外にも、ＭＲＡＭ（Magneto-resistive Random Access Memory）、ＲｅＲＡＭ（Resistive Random Access memory）等が挙げられる。以降、不揮発性メモリ（Ａ，Ｂ）１００２，１００３としてフラッシュメモリを用いて説明するが、本発明はフラッシュメモリに限定されるものではない。
【００３６】
例えばフラッシュメモリで構成される不揮発性メモリ（Ａ，Ｂ）１００２，１００３において、例えば製造工程において、メモリセルＶｔを所定のレベル、例えば高いメモリセルＶｔであるＶｔ１に設定する。
【００３７】
不揮発性メモリ（Ｂ）１００３には信号入力線１００９が入力されており、この信号入力線１００９は、例えば半導体システム１００１に搭載されている不揮発性メモリ（Ｂ）１００３以外の不揮発性メモリにアクセスした場合や、半導体システム１００１が駆動している場合や、半導体システム１００１を搭載したシステムが駆動している場合に、不揮発性メモリ（Ｂ）１００３内のメモリセルに電圧が印加される、又はアクセスする。ここでアクセスとは例えば、不揮発性メモリの読み出し動作等である。
【００３８】
不揮発性メモリ（Ａ，Ｂ）１００２，１００３を構成するフラッシュメモリは、印加された温度とその時間とにより、メモリセルＶｔが変化する（図３参照）。実際の使用においては、均一の温度下で使用され続けることは少なく、例えば曲線２２５のように変化する。
【００３９】
本発明のシステムが、例えば温度Ｔ２下の累積の使用時間ｔ１を保証している場合、図３において時間ｔ１と温度Ｔ２下の理論線との交点、メモリセルＶｔがＶｔ２以下になった場合、Ｔ２温度換算での保証時間を超過していると判定できる。よって、読み出し回路１００４は信号線１００６から適切な間隔で不揮発性メモリ（Ａ）１００２のメモリセルＶｔを読み出し、演算を行うことで、例えばシステムが使用された累積温度時間が保証範囲内であるか否かを判定することが可能となる。具体的には、図３の曲線２２５のようにメモリセルＶｔが変動した場合、判定レベルＶｔ２となる時間ｔ２の時に保証範囲内の限界となることが判定できる。
【００４０】
また、不揮発性メモリ（Ｂ）１００３を構成するフラッシュメモリは、半導体システム１００１が駆動している場合や、半導体システム１００１を搭載したシステムが駆動している時に信号線１００９から行われるアクセス、例えばフラッシュメモリの読み出しにより、リードディスターブと呼ばれるメモリセルＶｔの変動が温度変動と併せて発生する。メモリセルＶｔの変動量は読み出し時のメモリセルに印加されるバイアスとその時間で導かれるため、変動量と印加バイアスから時間を算出することが可能である。
【００４１】
読み出し回路１００４は、信号線１００６から適切な間隔で不揮発性メモリ（Ｂ）１００３のメモリセルＶｔを読み出し、信号線１００７を介し、演算回路１００５で不揮発性メモリ（Ａ）１００２のメモリセルＶｔの読み出し結果との差分を計算することで、システムの駆動時間を算出することができる。
【００４２】
なお、不揮発性メモリ（Ｂ）１００３への信号入力線１００９から行われるアクセスとして読み出し、そのメモリセルＶｔの変動としてリードディスターブとして説明をしたが、メモリセルＶｔの変動を温度と別に実現する方法であれば他の方法でもよい。
【００４３】
演算回路１００５は、出力端子１００８から、半導体システム１００１あるいは半導体システム１００１を搭載したシステムが受けた温度と時間、システムの駆動時間について、予め設定された判定条件によって信号を出力する。
【００４４】
判定条件の設定によって出力端子１００８は半導体システム１００１自身あるいは半導体システム１００１を搭載したシステムにつなぎ、例えば仕様外温度や保証時間以上の使用時の警告や動作の制御、あるいはシステム自体の停止として利用できる。これにより、製品の磨耗故障等を未然に防ぐことが可能となる。
【００４５】
不揮発性メモリ（Ａ，Ｂ）１００２，１００３は、無通電時においてもそのメモリセルＶｔ状態を保持することが可能でかつ無通電時でも周辺温度により、メモリセルＶｔを変化できる。従来、同様の構成を実現する場合、履歴を保持する記憶回路と温度検知回路と時間測定回路とが必要であったが、本発明によって記憶回路自体が温度検知及び時間測定を兼ねるため、部品数の削減、小型化を図ることが可能となる。
【００４６】
さて、不揮発性メモリ（Ａ，Ｂ）１００２，１００３は、単一の不揮発性メモリセルでも本発明の効果を実現可能であるが、特性ばらつき等を考慮すると判定レベルとして設定できるレベルに限界がある。そこで、複数のメモリセルすなわちメモリセルアレイとし、メモリセルＶｔの分布状態を読み出すことで、温度及びシステム使用時間検知の精度の向上が図れる。
【００４７】
図１２（ａ）及び図１２（ｂ）はフラッシュメモリのメモリセルＶｔの分布を示す図であって、図１２（ａ）は初期状態を、図１２（ｂ）は経時劣化後の状態をそれぞれ示している。横軸はメモリセルＶｔ、縦軸はメモリセル数をそれぞれ示している。以下、図１２（ａ）及び図１２（ｂ）を用いて精度の課題とその向上について説明する。
【００４８】
図１２（ａ）は、例えば製造工程においてメモリセルＶｔを所定の高いレベルに書き込み動作した後のメモリセルＶｔの分布を示す。一方、図１２（ｂ）は実際の使用時間後のメモリセルＶｔの分布を示す。１０３１は書き込みを行った時のメモリセルＶｔの分布、１０３２は実際の使用時間後のメモリセルＶｔの分布、１０３３は書き込み用ベリファイレベル、１０３４は判定レベル、１０３５はメモリセルＶｔ分布１０３１の最もメモリセル数の多いＶｔ値、１０３６はメモリセルＶｔ分布１０３２の最もメモリセル数の多いＶｔ値である。
【００４９】
例えばフラッシュメモリからなる不揮発性メモリ（Ａ，Ｂ）１００２，１００３を、例えば製造工程において、メモリセルＶｔを所定のレベルである書き込み用ベリファイレベル１０３３以上のメモリセルＶｔに設定する。このとき、メモリセルＶｔの分布はアレイ内のセルのばらつきを踏まえた分布１０３１となる。この状態から本発明のシステムが実際の使用後に、メモリセルＶｔ分布が例えば分布１０３２へ変化していた場合を想定すると、アレイ内のセルのばらつきから、メモリセルＶｔの最も低いセルのメモリセルＶｔは判定レベル１０３４に到達している。
【００５０】
例えば不揮発性メモリ（Ａ，Ｂ）１００２，１００３を各々単一の不揮発性メモリセルで構成した場合、メモリセルＶｔの最も低いセルとなる場合があり、これによって判定がより短い期間で行われてしまう。逆に高いＶｔのセルの場合は判定がより長い期間で行われてしまい、使用したメモリセルによって判定期間にばらつきが生じる。
【００５１】
この課題について、不揮発性メモリ（Ａ，Ｂ）１００２，１００３を複数のメモリセルすなわちメモリセルアレイとし、更にメモリセルＶｔの分布状態を用いることで改善が図れる。すなわち、メモリセルＶｔの分布における最もメモリセル数の多いＶｔ値１０３５，１０３６を用いることで、アレイ内の平均的なセルの挙動として、メモリセル間のばらつきを抑えた判定を行うことが可能となる。Ｖｔ値１０３５，１０３６は各時間において同一のセルとは限らず、複数のセルからなるアレイにおける平均的なＶｔ値となる。これによって、判定の精度を向上させることが可能となる。本効果は、メモリセルアレイ、セル数測定回路等により容易に構成することができる。
【００５２】
判定の更なる精度向上としては、温度等による変化量が各々異なる複数のブロックから構成することで実現できる。例えば、不揮発性メモリ（Ａ）１００２がｎ個の不揮発性メモリ１００２＿１〜１００２＿ｎから構成されている場合において、不揮発性メモリ１００２＿１を事前に１回の書き換え、不揮発性メモリ１００２＿２を事前に１０回の書き換え、不揮発性メモリ１００２＿３を事前に１００回の書き換えのようにｎ個の不揮発性メモリ１００２＿１〜１００２＿ｎを異なる書き換え回数とした上で、前述の構成とする。
【００５３】
図１３は、ｎ個の不揮発性メモリ１００２＿１〜１００２＿ｎのメモリセルＶｔの異なる書き換え回数Ｍ１〜Ｍｎ（同一温度）下における経時劣化理論線を示す図である。縦軸はメモリセルＶｔを、横軸は時間をそれぞれ示している。
【００５４】
不揮発性メモリの多くは、書き換え回数によりその活性化エネルギーが異なり、同一の温度条件下での時間変化が異なることが知られている。そのため、例えば製造工程において、それぞれメモリセルＶｔを所定のレベルＶｔ１に設定して、同一の条件下で使用した場合でも変動量は各々異なる。これによって、各構成において適切な判定レベルを各々設定し、各々の設定レベルからの結果をもとに判定を行うことで、判定の精度を向上させることが可能となる。
【００５５】
なお、説明として異なる書き換え回数を用いて行ったが、温度による変化量を示す活性化エネルギーが異なればよく、他にはメモリセルサイズやメモリ膜厚差等の変化とすることも可能である。
【００５６】
精度の向上については、必要とされる精度とチップの面積、工程の容易性等から総合的に最適なものを選択することとなる。
【００５７】
図１４は、本発明の不揮発性半導体記憶装置を備えた半導体システム１００１の他の構成例を示している。図１４において、１０１０は計時回路、１０１１は書き換え回路、１０１２は演算回路１００５から書き換え回路１０１１への信号線、１０１３は計時回路１０１０と演算回路１００５との間の信号線である。
【００５８】
図１５は、図１４の半導体システム１００１の動作を示したフロー図である。図１５において、１０５１は開始端子、１０５８は終了端子であり、また１０５２、１０５３、１０５５、１０５７は処理を示し、１０５４、１０５６は判断を示す。
【００５９】
図１４の半導体システム１００１は、例えば１つの半導体チップあるいは半導体チップ内の一部、あるいは複数の半導体チップから形成されるシステムである。不揮発性メモリ（Ａ，Ｂ）１００２，１００３は例えばフラッシュメモリであり、メモリセルＶｔを所定のレベル、例えば高いメモリセルＶｔに設定する。不揮発性メモリ（Ｂ）１００３には、信号入力線１００９が入力されており、この信号入力線１００９は例えば半導体システム１００１が駆動している場合や、半導体システム１００１を搭載したシステムが駆動している時に、不揮発性メモリ（Ｂ）１００３内のメモリセルに例えば、不揮発性メモリの読み出し動作等のアクセスを行う。
【００６０】
不揮発性メモリ（Ａ）１００２のメモリセルＶｔを所定のレベルに設定すなわち書き込みした時点から、計時回路１０１０は時間の計測を始める。所定の時間が経過したことを、演算回路１００５が信号線１０１３を通じ判定したとき、演算回路１００５から信号線１００７にて読み出し指令を出す。読み出し回路１００４はそれを受け、信号線１００６から不揮発性メモリ（Ａ）１００２のメモリセルＶｔを読み出し、演算を行うことで、システムが使用された累積温度時間が保証範囲内であるか否かを判定する。
【００６１】
演算回路１００５は判定を行った後、判定結果として例えば累積温度時間が保証範囲外であった場合は、出力端子１００８から信号を出す。
【００６２】
判定結果がそれ以外の場合は、演算回路１００５は信号線１０１２を介し書き換え回路１０１１に信号を出し、書き換え回路１０１１は不揮発性メモリ（Ａ）１００２のメモリセルＶｔを所定のレベルに設定すなわち書き込みを行い、最初の状態に戻す。
【００６３】
これをシステム動作のフローとして表すと、図１５のように、開始端子１０５１から開始し、書き換え回路１０１１により不揮発性メモリ（Ａ）１００２を書き込むステップ１０５２に進む。次に、ステップ１０５２から計時回路１０１０により時間計測を開始するステップ１０５３に進む。このステップ１０５３から所定時間に達したかの判定ステップ１０５４に進み、所定時間に達した場合、読み出し回路１００４により不揮発性メモリ（Ａ）１００２を読み出して演算回路１００５による判定を行うステップ１０５５へ進み、それ以外は所定時間に達したかの判定ステップ１０５４に戻る。
【００６４】
そして、ステップ１０５５の判定結果が規定値か否かを判定するステップ１０５６に進み、規定値であればシステムへのフィードバック、例えば停止・表示等を行うステップ１０５７に進み、終了ステップ１０５８となり、そうでない場合は、再び書き換え回路１０１１により不揮発性メモリ（Ａ）１００２を書き込むステップ１０５２に進む。
【００６５】
計時回路１０１０が測定する時間を短い時間とすることで、その短い時間の間に印加された温度すなわち、瞬間での温度印加について判定することが可能となることが判る。累積の温度印加時間だけでなく、瞬間での温度印加についても重要であるシステムも存在するが、そのようなシステムの磨耗や故障の予防等を本発明は容易に実現できる。
【００６６】
なお、不揮発性メモリ（Ｂ）１００３のメモリセルＶｔを読み出し回路１００４が信号線１００６から適切な間隔で読み出し、信号線１００７を介し、演算回路１００５で不揮発性メモリ（Ａ）１００２のメモリセルＶｔの読み出し結果との差分を計算することで、図１１の実施形態と同様にシステムの駆動時間を算出することができる。
【００６７】
本実施形態によれば、例えば１つの半導体チップ内で、瞬時の温度印加に対する検知機構を設けることが可能となり、部品点数の削減等の効果を得ることができる。
【００６８】
また、以上の説明における半導体システム１００１が複数の半導体チップで構成される場合において、例えば不揮発性メモリ（Ａ，Ｂ）１００２，１００３及びその読出し回路１００４と、その他の構成要素である演算回路１００５等とが別チップで構成されているものとすると、不揮発性メモリ（Ａ，Ｂ）１００２，１００３は印加された温度とその時間とを記録するセンサブロックと位置付けられ、その他の構成要素はその制御及び判定を司るブロックと位置付けられる。具体的には、センサブロックを制御及び判定ブロックにより初期設定した後、センサブロックのみ印加温度・時間を得る環境下におき、その後に制御及び判定ブロックでセンサブロックに印加された印加温度・時間等を判定するシステムとなる。なお、制御及び判定ブロックは必ずしもセンサブロック個別に必要ではなく、複数のセンサブロックに対し１つの制御及び判定ブロックでも半導体システム１００１が構成できる。これにより、より安価に本発明の効果を得ることができる。
【００６９】
次に説明する実施形態は、家電製品の制御を行っているフラッシュメモリを混載したマイクロコンピュータに本発明の寿命予測システムを付加し、家電製品の寿命管理を実現した一例であり、図１６〜図２６はその内容を説明したものである。
【００７０】
ここで、家電製品とマイクロコンピュータとを使って説明を行うことは、家電製品やマイクロコンピュータが一般家庭で多く使用されている電子機器／部品であることから、広く普及させることを目的とした本発明の説明を行う事例としてふさわしいことが理由であり、本発明の適用範囲を家電製品やマイクロコンピュータに限定するものではない。また、マイクロコンピュータとしてフラッシュメモリを混載しているマイクロコンピュータを用いた理由は、現在最も広く普及しているマイクロコンピュータであり、かつ同一チップ内に本発明に必要な不揮発性メモリセルを有しているため、本発明の寿命予測システムを実現する土台としてふさわしいためであり、本発明の実現に用いるマイクロコンピュータの種類を限定するものではない。
【００７１】
また、以下の説明で、本発明を搭載する具体的な家電製品の種類や、ストレスを検知し蓄積する不揮発性メモリセルの具体的な種類が述べられることがあるが、それらも家電製品の種類や不揮発性メモリの種類を限定するものではなく、説明を理解しやすくするため、敢えて具体的な家電製品や不揮発性メモリを想定しているにすぎない。
【００７２】
まず、本実施形態の内容を示す図面の説明から始める。
【００７３】
図１６は、本発明の不揮発性半導体記憶装置を備えた電子機器の構成例を示している。ここでは扇風機の事例を使って説明する。２００１は扇風機の動作を制御するマイクロコンピュータであり、使用者からの要求を受けるスイッチブロック２００２からの信号を受けてモーター２００３を制御し、羽根２００４を回転させることで風を発生させる。２００５は扇風機の状態を使用者に伝えるランプブロックであり、２００６は外部から家庭用電源（通常は１００Ｖ）を受けて、マイクロコンピュータ２００１やモーター２００３等、扇風機を構成する各ブロックに必要な電圧に変換して供給する電源ブロックである。
【００７４】
なお、マイクロコンピュータ２００１によるモーター２００３の制御は、効率の良いモーターの動作や、使用者の様々な要求を実現するために複雑になり、スイッチブロック２００２やランプブロック２００５の構成は、使用者の様々な要求を受け、また複数の扇風機の状態を使用者に伝えるため、複雑になるのが通例であるが、ここでは説明を理解しやすくするため、マイクロコンピュータ２００１によるモーター２００３の制御及びスイッチブロック２００２の機能は、モーター２００３を回すか否かの二者択一に限定し、ランプブロック２００５の機能も、扇風機が寿命に達した場合にランプを点灯させることのみに限定する。なお、実際の扇風機には他にも構成要素が存在するが、構成を簡略化して説明を容易にするために省略してある。
【００７５】
図１７は、図１６中のマイクロコンピュータ２００１のブロック図である。ここでは、コードを格納するＲＯＭ（Read-Only Memory）としてフラッシュメモリを用いたフラッシュ混載のマイクロコンピュータの事例を使って説明する。２０１１はマイクロコンピュータの動作の中心となるＣＰＵ（Central Processing Unit）で、２０１２はマイクロコンピュータ２００１とその外部との信号のやり取りを行うためのポートが集まったＩ／Ｏ（Input/Output）回路、２０１３はデータを一時的に記憶させるためのメモリであるＲＡＭ（Random Access memory）である。次に、２０１４はＣＰＵ２０１１で実行するコードを格納する不揮発性メモリであるフラッシュメモリセルをアレイ状に配置したメモリセルアレイで、２０１５と２０１６はメモリセルアレイ２０１４の特定のメモリセルを選択／駆動するためのＸデコーダ及びＹデコーダで、２０１７は選択されたメモリセルに格納されていたデータを判定するための差動増幅器であるセンスアンプであり、それら２０１４〜２０１７のブロックでＲＯＭを構成する。ここまでが従来のフラッシュ混載のマイクロコンピュータに存在した構成ブロックであるが、実際のフラッシュ混載のマイクロコンピュータには図１７に示したブロック以外にも、電源回路、基準電位回路、制御回路等、マイクロコンピュータとしての動作に不可欠な様々な回路ブロックが存在するが、本発明の説明には関係がないため、記述を省略してある。
【００７６】
２０１８は電子機器を劣化させるストレスを検知し蓄積するセンサセルアレイである。センサセルとして用いる素子は不揮発性メモリセルであるが、必ずしもコード格納用ＲＯＭに使用している素子、ここではメモリセルアレイ２０１４を構成しているフラッシュメモリセルを用いる必要はない。なぜならば、メモリセルアレイ２０１４とセンサセルアレイ２０１８とで目的が異なるため、それぞれの目的にあった不揮発性メモリセルの種類を選択すればよいことになる。しかしながら、１つのチップ上に異なる種類の不揮発性メモリセルを載せた製品を製造することは、実際には技術的に困難であり、実現できたとしてもコストは上昇する。したがって、両アレイ２０１４，２０１８で同じ種類の不揮発性メモリセルを用いる方が一般的であり、本実施形態の説明においてはセンサセルアレイ２０１８を構成する素子としてフラッシュメモリセルを用いる。また、センサセルアレイ２０１８を構成するセルの数は、最低限検知したいストレスの種類の数だけあればよく、ストレスの数が１つならば必ずしも複数のセンサセルやアレイ構造が必要となるわけではない。しかしながら、寿命は複数のストレスによって決定されるのが一般的であり、アレイ構造での動作を説明すれば、単一セルによる動作を実現することは当該技術者であれば容易であることから、本実施形態ではアレイ構成をとっているセンサセルを使って説明する。
【００７７】
２０１９と２０２０はセンサセルアレイ２０１８の特定のセンサセルを選択／駆動するためのＸデコーダ及びＹデコーダで、電源回路２０２１は選択されたセンサセルに印加されるバイアス電圧の一部を供給し、制御回路２０２２はそれらセンサセルに関係する一連の動作を制御する回路ブロックである。
【００７８】
以上、マイクロコンピュータ２００１の内部構成について説明したが、ここで示したブロック構成はあくまでも一例であって、その構成に限定するものではない。例えばセンサセルアレイ２０１８は１つしか存在しないが、必要に応じてセンサセルアレイ２０１８を複数設けることは、当該技術者であれば容易に想像できる。また、センスアンプ２０１７を、メモリセルアレイ２０１４のデータ判定とセンサセルアレイ２０１８の状態判定との両方に用いるため、それらアレイ２０１４，２０１８の中間に配したオープンアレイ型アーキテクチャになっているが、それぞれのアレイで別々のセンスアンプを設けても問題はない。
【００７９】
図１８は、図１７中のセンサセルアレイ２０１８の詳細構成図である。センサセルＭ００〜Ｍｍｎがアレイ状に配置され、それぞれのセルのゲートがワード線ＷＬ０〜ＷＬｍに、ソースがソース線ＳＬ０〜ＳＬｋに、ドレインがビット線ＢＬ０〜ＢＬｎに接続されている。ワード線ＷＬ０〜ＷＬｍはＸデコーダ２０１９に、ソース線ＳＬ０〜ＳＬｋとビット線ＢＬ０〜ＢＬｎとはＹデコーダ２０２０にそれぞれ接続され、それらを通じてセンサセルＭ００〜Ｍｍｎへのバイアス電圧の印加や信号のやり取りが可能となっている。なお、センサセルＭ００〜Ｍｍｎとして用いる素子として、書き込みをチャネルホットエレクトロン（ＣＨＥ）で、消去をＦＮ（Fowler-Nordheim）電流でそれぞれ行うフローティングゲート型フラッシュメモリセルを想定してここでの説明を行うが、他の様々な方式によるフラッシュメモリセルを用いた場合も実現は可能である。またアレイ構造においても、図１８に示した構造以外にバーチャルグランドアレイ（ＶＧＡ）やＮＡＮＤ型アレイ等、様々な構造のアレイを用いた場合も、同様に実現は可能である。
【００８０】
図１９（ａ）及び図１９（ｂ）は、図１８中のあるセンサセルＭ００の動作状態を示す図であって、図１９（ａ）は熱ストレス印加時を、図１９（ｂ）は状態読み出し時をそれぞれ示している。２０３１はＸデコーダ２０１９に含まれるワード線ドライバである。
【００８１】
図２０（ａ）及び図２０（ｂ）は、図１８中の他のセンサセルＭ１１の動作状態を示す図であって、図２０（ａ）は電圧ストレス印加時を、図２０（ｂ）は状態読み出し時をそれぞれ示している。２０３２はＸデコーダ２０１９に含まれるワード線ドライバである。
【００８２】
図２１は、典型的な電子機器又は電子部品と半導体デバイスの故障率曲線を示している。いわゆるバスタブ曲線であり、例えば１つの電子機器の寿命に相当する期間が、初期故障期間と偶発故障期間と摩耗故障期間とに分けられる。
【００８３】
図２２は、アレニウスモデルによる寿命推定のためのグラフと式とを示す図である。これは、温度と寿命との関係を示した式で、一般に広く知られている寿命推定モデルである。このモデルで示されるように、電子機器の劣化は温度が高くなるにつれて加速され、寿命は絶対温度Ｔに反比例することが判っている。
【００８４】
図２３は、アイリングモデルによる寿命推定のためのグラフと式とを示す図である。これは、寿命を決定する要因を温度以外の応力、湿度、電圧等に拡張したモデルである。一般に、電子機器の劣化は電圧が高くなるにつれて加速され、寿命は電圧の累乗ｎに反比例することが判っている。電圧と寿命との関係式は電子機器の構成によって大きく異なるが、累乗ｎの値としてはｎ＝２〜４が一般的に用いられている。
【００８５】
図２４は、一般的なフラッシュメモリのメモリセルＶｔの異なる温度条件下における経時劣化理論線を示す図である。横軸に時間を、縦軸にメモリセルＶｔをそれぞれとってある。複数存在するグラフの線は、それぞれ異なる温度でのメモリセルＶｔの変化を図示したものである。
【００８６】
図２５は、図２４中の所定時間ＴｓにおけるメモリセルＶｔの変化量と温度との関係を示す図である。横軸に温度を、縦軸にＶｔ変化量をそれぞれとってある。
【００８７】
フラッシュメモリは電気的にそのメモリセルＶｔを変化させ、電源が供給されていない間もその変化させたメモリセルＶｔを保持することができる素子であるが、正確には完全に同じメモリセルＶｔを保持することができずに、図２４に示すように時間とともに低下する。これは様々な方式があるフラッシュメモリにおいて共通する特性であり、その変化の速度は温度の影響を強く受け、温度が高いほど変化の速度も速い。そのため、一定時間放置した後のメモリセルＶｔは、図２５に示すように温度によって異なり、温度が高いほどメモリセルＶｔの変化も大きい。フラッシュメモリはメモリセルＶｔの差を利用してデータの０と１を記憶するメモリであり、電気的にそのメモリセルＶｔを所望の値に設定（データ書き込み）した後に、そのメモリセルＶｔが大きく変化するとデータが消失する恐れがあり、高温になるほどデータの保持が困難になる。
【００８８】
本発明では、熱によってメモリセルＶｔが変化するというデータ保持において妨げになる特性（一般的にはリテンション特性という）を積極的に利用する。メモリセルＶｔの変化は図２４に示すように時間の関数であり、時間とともに増加する。その一方で温度の関数でもあり、図２５に示すように、温度とともに増加する。このように温度と時間とで決まるメモリセルＶｔの変化はフラッシュメモリセルが受けた熱ストレスの総量によって決まるので、逆にメモリセルＶｔの変化から熱ストレスの総量を求めることができる。これがフラッシュメモリセルをストレスの熱センサとして用いることができる原理である。その結果、時間軸方向に受けた熱ストレスをセンサ素子の内部に蓄積できる点や、電源が供給されない間に発生した熱ストレスも感知し蓄積できるという点等、サーミスタ等のリアルタイムに温度情報を返すセンサに比べ優れた特性を持つセンサとなれる。
【００８９】
また、フラッシュメモリセルには電圧を印加することによって、そのメモリセルＶｔを変化させ書き込み／消去を行うが、所望のメモリセルＶｔに設定するためには、ある一定以上の電圧条件が必要である。しかし、書き込み／消去に必要とされる電圧条件以下であっても、フラッシュメモリのメモリセルＶｔは僅かながら変動する。実際のフラッシュメモリセルアレイでは、複数のメモリセルでワード線やビット線を共有しているため、非選択セルに対しても、その書き込み／消去電圧条件以下の電圧が印加され、メモリセルＶｔが変化し、データ保持の妨げとなっている。
【００９０】
本発明では、熱によるメモリセルＶｔの変化に加え、低い電圧によってメモリセルＶｔが変化するというデータ保持において妨げになる特性（一般的にはディスターブという）も積極的に利用する。このメモリセルＶｔの変化は熱ストレスによる変化と同様に時間の関数であり、時間とともに増加する。その一方で電圧の関数でもあり、電圧が高いほど大きい。このように電圧と時間とで決まるメモリセルＶｔの変化はフラッシュメモリセルが受けた電圧ストレスの総量によって決まるので、逆にメモリセルＶｔの変化から電圧ストレスの総量を求めることができる。これがフラッシュメモリセルを電圧ストレスのセンサとして用いることができる原理である。その結果、時間軸方向にストレスをセンサ素子に蓄積できる点は熱ストレスの場合と同様であり、また電源が供給されない間は電圧ストレスが存在しないので、センシングを行う必要はない。
【００９１】
フラッシュメモリセルに蓄えられた熱ストレスの総量及び電圧ストレスの総量を使って、電子機器の寿命を予測する１つの方法として、図２２に示したアレニウスモデルや図２３に示したアイリングモデル等の寿命モデルを使う方法がある。１つの例として図２２に示すようなアレニウスプロットを持つ電子機器があるとする。このアレニウスプロットは、信頼性評価結果等の実験データから求めることができる。また、その傾きは電子機器の材料や作成方法に依存する活性化エネルギーによって決まるため、電子機器によって異なるのが普通である。今ここで、この電子機器の使用／保存温度の上限を温度Ｔ１とすると、保証温度の上限の温度で使用／保存し続けた場合の寿命はＬ１となり、この寿命Ｌ１が使用可能期間となる。もし電子機器が上限温度より高い温度Ｔ２で使用／保存された場合、電子機器の劣化が早く進むため、使用可能期間Ｌ１以内であっても温度Ｔ２で決定される寿命Ｌ２を超えた場合、故障や事故を発生させる恐れが生じる。また、上限温度より低い温度Ｔ３以下で使用された場合は、使用可能期間Ｌ１を超えても故障が発生する可能性は低いが、温度Ｔ３で決定される寿命Ｌ３を超えた場合は、やはり故障や事故を発生させる恐れが生じる。すなわち、故障が発生する時期とは、これまで使用／保存してきた期間ではなく、電子機器が受けてきた熱ストレスの総量によって決定されるため、そのストレスを素子に蓄積することができる本発明のフラッシュメモリセルを用いたセンサセルを使って寿命予測が可能となる。具体的には、フラッシュメモリセルが受けてきた熱ストレスの量はそのメモリセルＶｔの変化として現れるので、それを読み出すことでこれまで受けてきた熱ストレスを知ることができる。一方、故障発生の恐れが生じる熱ストレスの総量は、上限の温度Ｔ１で寿命Ｌ１の期間、使用／保存した時に受ける熱ストレスであるから、その熱ストレスを受けた時に生じるメモリセルＶｔの変化量を予め把握しておき、そこからこれまでに発生したメモリセルＶｔの変化量を差し引けば、後どれくらいの熱ストレスを受ければ故障が発生する恐れが生じるか、推定することができる。なお、これまでの説明では寿命と使用可能期間は等しいとしていたが、安全のため寿命に対して使用可能期間はマージンをもって短くするのが通例である。
【００９２】
また、電圧ストレスによって決定される寿命の予測方法も基本的には熱ストレスと同様で、故障発生の恐れが生じる電圧ストレスの総量は、図２３のようなアイリングモデル等で決定すればよい。注意すべき点は、フラッシュメモリのメモリセルＶｔに変化を生じさせるためのバイアス電圧であり、これら寿命予測を行いたい電子機器の電源電圧と同じ電圧にする必要はなく、セルの特性にあった最適な電圧を設定すればよい。なお、電子機器の電源電圧の変動に連動するように、セルへのバイアス電圧印加方法を選択すれば、より正確な電圧ストレス総量の算出ができる。
【００９３】
次に、上記センサセルＭ００，Ｍ１１の働きを、具体的な動作を使って説明する。
【００９４】
図１９（ａ）及び図１９（ｂ）に示されているセンサセルＭ００は、センサセルアレイ２０１８を構成するセルの１つであり、ここでは熱ストレスを検知し蓄積するセルに割り当てられている。また、センサセルＭ００は、検査等の製造工程においてそのしきい値電圧（Ｖｔ）を一定の値Ｖｔ０に調整されて出荷される。この事例では初期値Ｖｔ０が高い状態に設定してあり、この状態を書き込み状態として、格納されているデータは０と定義する。
【００９５】
熱ストレス印加時のセンサセルＭ００の各ノードは、ワード線ＷＬ０やビット線ＢＬ０やソース線ＳＬ０を通じてグランドレベルである０Ｖの電位が印加されている。このバイアス電圧状態は、マイクロコンピュータ２００１の電源が供給されている時もいない時も同じである。
【００９６】
メモリセルＶｔの状態を読み出す方法は、基本的に通常のフラッシュメモリセルと同様であり、ソース線ＳＬ０にグランドレベル０Ｖを印加し、ビット線ＢＬ０をプリチャージした後に、ワード線ＷＬ０の電位をワード線ドライバ２０３１で上げ、その時にセンサセルＭ００を流れるセル電流によって変化する電位をＹデコーダ２０２０で接続されたセンスアンプ２０１７で増幅する。通常の読み出しと異なるのはワード線ＷＬ０の電位を変化させながら読み出しを繰り返し、センスアンプ２０１７で判定されるデータが反転する時のワード線ＷＬ０の電位からメモリセルＶｔを求める点である。ワード線ＷＬ０の電位を変化させる方法以外に、センスアンプ２０１７の判定に用いる基準電位／電流を変化させる方法もあるが、センスアンプ２０１７の安定動作のため、基準電位／電流は変化させないほうが望ましい。
【００９７】
求めたメモリセルＶｔと予め設定していた初期値Ｖｔ０との差分を、寿命に到達する熱ストレスを受けた時のメモリセルＶｔの変化量と比較すれば、残りの使用可能期間が推定できる。なお、メモリセルＶｔは通常はワード線電位を供給する電源回路２０２１を制御するレジスタ値に換算され処理される。
【００９８】
また、ワード線ＷＬ０の電位を変化させながら読み出しを繰り返すことは、余分な時間と電力を使用するので、メモリセルＶｔ自体を求めなくとも、イベントを発生させるメモリセルＶｔを予め決めておき、そのメモリセルＶｔに対応するワード線電位で読み出した結果のみを返す方が無駄がない。センサセルＭ００の初期値Ｖｔ０やイベントを起こすメモリセルＶｔの変化量は決まっているので、それは可能である。
【００９９】
図２０（ａ）及び図２０（ｂ）に示されているセンサセルＭ１１は、センサセルアレイ２０１８を構成するセルの１つであり、ここでは電圧ストレスを検知し蓄積するセルに割り当てられている。また、センサセルＭ１１は、検査等の製造工程においてそのしきい値電圧（Ｖｔ）を一定の値Ｖｔ１に調整されて出荷される。この事例では初期値Ｖｔ１は低い状態に設定してあり、この状態を消去状態として、格納されているデータは１と定義する。ここで、熱ストレスを検知するセンサセルＭ００と初期メモリセルＶｔが異なる理由は、熱ストレスによる影響を最小限に抑えるためである。一般に熱ストレスによるメモリセルＶｔの変動量はその絶対値が高いほど大きくなる。電圧ストレスを検知するセルのメモリセルＶｔが熱ストレスによって変化すると、電圧ストレスの検知精度が低下するため、それを回避するのが目的である。
【０１００】
電圧ストレス印加時のセンサセルＭ１１のドレインやソースにはビット線ＢＬ１やソース線ＳＬ０を通じてグランドレベルである０Ｖの電位が印加されている。また、ゲートにはワード線ＷＬ１を通じてディスターブ電圧Ｖｇが印加されている。ゲートに正の電圧を印加することによって、センサセルＭ１１のフローティングゲートとソース又はドレインとの間に電圧が生じ、その電圧によるトンネル電流によって、フローティングゲートに電子の注入が発生して、メモリセルＶｔが上昇する。ただし、その上昇速度は電子機器の寿命相当の期間だけバイアス電圧が印加されても飽和レベルに達しないようにする必要があり、そのためにディスターブ電圧Ｖｇを調整する。なお、このディスターブ電圧Ｖｇは、寿命推定を行いたい電子機器の電源電圧と連動して変化する方が望ましい。前述の飽和レベルに関する条件を満たせるならば、電子機器の電源電圧をレベルシフタ等を通さず、直接ワード線ＷＬ１に印加することも１つの選択肢である。また、ディスターブ電圧Ｖｇは熱ストレスを検知するセンサセルＭ００へは、ワード線が異なるため印加されない。
【０１０１】
このバイアス電圧状態は、マイクロコンピュータ２００１の電源が供給されている間のみ発生する。電源が供給されている間は常にディスターブ電圧Ｖｇを印加するか否かは、寿命予測を行いたい電子機器によって選択すればよい。例えば、図１６において、電源ブロック２００６の寿命予測を行いたいのならば、電源が供給されている間は常にディスターブ電圧Ｖｇを印加し、モーター２００３の寿命予測を行いたいのならば、モーター２００３が回転している間のみディスターブ電圧Ｖｇを印加する等である。更に、両方の寿命予測を行いたいのならば、ワード線の異なる別のフラッシュメモリセルを追加するとよい。
【０１０２】
なお、メモリセルＶｔの状態を読み出す方法は、熱ストレスを検知するセンサセルＭ００と同じなので説明は省略する。
【０１０３】
次に、ストレス総量の把握から残り寿命を予測し、電子機器の動作を制御する一連の流れを、図１７を中心に説明する。電源回路２０２１から供給する電源電圧を変化させることによって、センサセルアレイ２０１８のワード線電圧を変化させながら読み出しを繰り返し、得られたメモリセルＶｔの変化量の情報は、通常は電源回路２０２１の電圧レギュレータを制御するレジスタ値として制御回路２０２２に送られる。制御回路２０２２内ではメモリセルＶｔの変化量とストレス総量との関係を示すテーブルと照らし合わせて、残りの寿命を算出し、その情報をＣＰＵ２０１１へ送る。
【０１０４】
また、より動作を簡単にするため、予め決められたメモリセルＶｔに相当するワード線電圧で読み出しを行い、その判定結果のみをＣＰＵ２０１１へ送るという方法も考えられる。予め決めておくメモリセルＶｔとしては、寿命に達した時、通常の使用で残り寿命１年未満の時、通常の使用で残り寿命２年未満の時、等である。この方法では読み出し結果を判定結果として直接ＣＰＵ２０１１へ送ればよく、テーブルとの照らし合わせ等の複雑な処理が不要なため、制御回路２０２２が簡略化できる。
【０１０５】
また、予め決められたメモリセルＶｔに相当するワード線電圧は電源回路２０２１のレギュレータを制御するレジスタ値として、制御回路２０２２の中に持つことも可能であるし、メモリセルアレイ２０１４の中に記憶して、制御回路２０２２によってレギュレータを制御するレジスタに転送することも可能である。
【０１０６】
制御回路２０２２の役割は基本的に寿命算出までで、その情報を使って電子機器を構成するブロック／ユニットを制御することはＣＰＵ２０１１に委ねる方が望ましい。なぜならば、元々ＣＰＵ２０１１はそのブロック／ユニットを制御するために用意されており、本発明の寿命予測システムの制御回路２０２２でその制御を行うことは、電子機器を構成するブロック／ユニット毎に制御回路２０２２の設計を変える必要があり、非効率であるからである。ただし、ＣＰＵ２０１１のようなコントローラを持たない電子機器に搭載する場合は、制御回路２０２２で制御を実行することも可能である。
【０１０７】
図２６は、熱ストレスと電圧ストレスとが複合した場合の寿命判定表を示す図である。ストレス総量に関する情報が複数ある場合は、寿命判断が複雑となる。例えば、図１８において、センサセルＭ００から熱ストレスに関する情報が、センサセルＭ１１から電圧ストレスに関する情報がそれぞれ得られた場合、熱と電圧という複合的な要素によって決まる寿命を予測する必要がある。熱又は電圧のストレス総量のいずれかが寿命を超えているレベルに達している場合は、電子機器は寿命と判断できるが、熱と電圧のストレス総量が両方とも寿命１年未満に達している場合、その複合作用によって、電子機器の寿命に達していると判断すべき場合も発生することが考えられる。具体的には、図２６のような判定表を電子機器の実力にあわせて作成し、複合的な寿命予測判断を行うことである。また、判定表は制御回路２０２２内に格納することも、メモリセルアレイ２０１４に格納し、制御回路２０２２によって読み出して使用することも可能である。
【０１０８】
ＣＰＵ２０１１では、制御回路２０２２から送られた残り寿命情報に基づき、予め用意されていた対応処置を行う。例えば、通常条件で使用した場合の寿命が１年未満との判定が制御回路２０２２からＣＰＵ２０１１へ送られた場合、ＣＰＵ２０１１はＩ／Ｏ回路２０１２を制御して、図１６のランプ２００５を点滅させて近いうちに寿命に達することを使用者に知らせる。また、寿命に達したという判定がＣＰＵ２０１１に送られた場合は、ＣＰＵ２０１１は同じくＩ／Ｏ回路２０１２を制御して、図１６のランプ２００５を点灯させることで寿命に達したことを使用者に知らせるとともに、モーター２００３の制御方法を常にオフの状態にして、扇風機を使用不可にすること等である。
【０１０９】
ストレス総量に関する情報をセンサセルアレイ２０１８から読み出し、残り寿命に関する情報をＣＰＵ２０１１へ送るタイミングとしては、電子機器の電源立ち上げ時等が考えられるが、それだけでは不十分で、常時運転されることが想定される電子機器では、電源が供給され電子機器が稼動している期間が一定期間続く毎に実行する必要がある。この機能を実現するためには、制御回路２０２２にＣＰＵ２０１１の要求に応じて残り寿命を算出して、その情報をＣＰＵ２０１１に返す機能を持たせればよい。通常のマイクロコンピュータに搭載されているＣＰＵ２０１１とマイクロコンピュータを構成する機能ブロックとを用いれば一定期間ごとにイベントを発生させることは容易であり、一定期間でなく何かイベントが発生した時に寿命情報に基づいて処置を行うことが可能となる。
【０１１０】
なお、ＣＰＵ２０１１で実行するコードはメモリセルアレイ２０１４に格納できるので、電子機器を生産するメーカーの判断で、寿命情報を取得するタイミングや、その情報に基づいて行う処置の内容を決めることができる。処置の内容に関するノウハウはマイクロコンピュータ２００１を生産するメーカーよりも電子機器を生産するメーカーの方が上であるので、この点も寿命予測システムを広める上で重要である。
【０１１１】
また、これまで説明において、寿命に達したと判断した時に実行する処置があったが、安全を考え寿命に達するまでに実施すべきことならば、寿命に達する前に実行することも何ら問題はない。
【０１１２】
更に、制御回路２０２２で判定された寿命情報はマイクロコンピュータ２００１の内部にあるＣＰＵ２０１１に送る以外にも、マイクロコンピュータ２００１の外部にある制御装置に対してその情報を送り、外部の制御装置で処置を行うことも考えられる。
【０１１３】
更に、電子機器全体の寿命判定ではなく、寿命推定システムを搭載しているマイクロコンピュータ２００１自体の寿命を判定して、処置を行うことも考えられる。
【０１１４】
更に、寿命推定システムを単独でＬＳＩとして、電子機器の寿命推定に用いることも考
えられる。
【０１１５】
更に、ストレスを検知し蓄積する素子として、フラッシュメモリセル以外にも、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＭＲＡＭ（Magneto-resistive Random Access Memory）、ＰＲＡＭ（Phase change Random Access Memory）等の不揮発性メモリを、それらのストレスによって変化する特性を用いて使用することも考えられる。
【０１１６】
更に、電子機器のメーカーでの製造工程、例えばマイクロコンピュータ２００１を基板に実装する時の半田リフロー等の工程で発生する熱ストレスによって、センサセルＭ００のメモリセルＶｔが変動した場合、その変動によって寿命推定に誤差が生じることを防止するため、メーカーでの製造工程においてそのしきい値電圧（Ｖｔ）を再設定することも考えられる。そのしきい値電圧再設定方法は通常のフラッシュメモリの書き込み方法と同様で実現は容易であるため、説明は省略する。
【０１１７】
図２７は、本発明の不揮発性半導体記憶装置を備えた半導体システムを複数チップで構成した例を示している。この半導体システムは、本発明の不揮発性半導体記憶装置３００２を備えた半導体集積回路３００１と、当該半導体集積回路３００１に外部から接続されたマイクロコンピュータ３００５とで構成される。不揮発性半導体記憶装置３００２とマイクロコンピュータ３００５とは、半導体集積回路３００１を介して、入力信号線Ａｉｎ，ＣＬＫ，ＤＩ及び出力信号線ＤＯで接続されている。マイクロコンピュータ３００５から出力された信号が入力信号線Ａｉｎ，ＣＬＫ，ＤＩから不揮発性半導体記憶装置３００２に入力されることで、不揮発性半導体記憶装置３００２が動作する。また、不揮発性半導体記憶装置３００２の外部から寿命を検知するための信号が入力された場合、出力信号線ＤＯから出力信号が半導体集積回路３００１の外部に出力される。
【０１１８】
図９に示されるフローの場合の動作を、図２７を用いて説明する。図９の外部からの要求信号入力の時に、図２７のマイクロコンピュータ３００５から不揮発性半導体記憶装置３００２へ信号が入力される。入力された信号に従って、不揮発性半導体記憶装置３００２の内部で動作（図９のステップ３０２の読み出し動作）が実行される。そして、不揮発性半導体記憶装置３００２の内部での読み出し動作の結果が、半導体集積回路３００１の出力信号線ＤＯから出力される（図９のステップ３０６の検知信号出力）。
【０１１９】
例えば、設定した寿命に到達していない場合には検知信号としてＬｏｗレベルが、到達した場合には検知信号としてＨｉｇｈレベルがそれぞれ不揮発性半導体記憶装置３００１の外部に出力されることで、寿命の判断が可能となる。ただし、この例では検知信号がＬｏｗレベルからＨｉｇｈレベルに変化する場合を説明したが、ＬｏｗレベルとＨｉｇｈレベルとの出力条件を入れ替えても問題はない。
【産業上の利用可能性】
【０１２０】
あらゆる電子機器に本発明を実装することによって、電子機器の経時劣化の状態検知を広く普及させ、過度のストレスを受けた電子機器の使用による事故を防止することによって、使用者の安全を確保することができる。また、製造者側においても、その製造物の安全性に対する責任を果たすための重要な技術となり得る。【０１２１】
例えば、車載機器やモバイル機器等、使用温度が広範な電子機器に適用することで、人命に関わるような予期しない製品の暴走を未然に防止できるだけでなく、人命に関わるような重大事故までに至らない場合においても、電子機器の故障を事前に予測し、予め対策を打つことによって、例えば貴重なデータの消失や機会逸失等の不利益を被ることを防止し、電子機器の使い勝手を向上させる。【０１２２】
このように本発明によって、社会で使用されている多くの電子機器の安全性及び信頼性を向上させ、より安全な社会の実現に貢献することができる。【０１２３】
また、応用的な活用方法として、経時劣化の状態を検知することにより周辺温度を検知することも可能になることから、各種温度で周波数制御等、低電力化技術としても容易に構成することが可能である。【０１２４】
また、本発明の印加された熱履歴の記憶機能により、例えば生鮮食品、医薬品等の熱履歴管理タグ等とその判定機構とからなるシステムへの応用が考えられる。【０１２５】
ある温度以上で保存することが禁じられている生鮮食料品や医薬品、一時的な解凍が禁じられている冷凍魚等に、本発明を利用したタグを貼る等し、状態確認が必要となった時に、判定機構（読み取り機）を用いてタグの状態を確認することで、保存期間中に一切の電力供給無く、不適な温度環境下に置かれてこなかったか等を判定することが可能となる。【０１２６】
また、ＥＣＣ（Error Checking and Correction）機能を搭載しているような半導体記憶装置において、例えば、メモリ６４ビットにつき８ビットの誤り訂正用データを対応させて、６４ビット中に１ビットのエラーが発生した場合にエラーを検出して訂正する。誤り訂正用のデータが８ビットの場合、メモリに２ビット以上のエラーが発生した場合には訂正ができない。一方で、半導体記憶装置を長期間使用すると、熱ストレスや通電時間によりデータにエラーが発生しやすくなる。そこで、本発明を活用することで、ＥＣＣ機能を搭載した半導体記憶装置に加えられた熱ストレスや通電時間を検知し、設定した寿命に到達した場合に、ＥＣＣ機能を搭載した半導体記憶装置の誤り訂正用のデータのビット数を元の８ビットから増やすことで、２ビット以上のエラーが発生した場合でもエラーを検出して訂正することができるようになり、また、誤り訂正用のデータの過剰なビット数を用意しておく必要がなくなる。
【符号の説明】
【０１２７】
１００  不揮発性半導体記憶装置
１０２  メモリセルアレイ
１０４  第１のブロック（経時劣化の状態記憶領域）
１０６  第２のブロック（データ記憶領域）
１１６  ワード線選択回路
１２４  ビット線選択回路
１２６  センスアンプ回路
１４０  制御回路
１００１  半導体システム
１００２，１００３  不揮発性メモリ
１００４  読み出し回路
１００５  演算回路
１００６  読み出し信号線
１００７  信号線
１００８  出力端子
１００９  信号入力線
１０１０  計時回路
１０１１  書き換え回路
１０１２，１０１３  信号線
２００１  マイクロコンピュータ
２００２  スイッチブロック
２００３  モーター
２００４  羽根
２００５  ランプブロック
２００６  電源ブロック
２０１１  ＣＰＵ
２０１２  Ｉ／Ｏ回路
２０１３  ＲＡＭ
２０１４  メモリセルアレイ
２０１５  Ｘデコーダ
２０１６  Ｙデコーダ
２０１７  センスアンプ
２０１８  センサセルアレイ
２０１９  Ｘデコーダ
２０２０  Ｙデコーダ
２０２１  電源回路
２０２２  制御回路
２０３１，２０３２  ワード線ドライバ
３００１  半導体集積回路
３００２  不揮発性半導体記憶装置
３００５  マイクロコンピュータ
【図１】
2011102126.tif 000003
【図２】
2011102126.tif 000004
【図３】
2011102126.tif 000005
【図４】
2011102126.tif 000006
【図５】
2011102126.tif 000007
【図６】
2011102126.tif 000008
【図７】
2011102126.tif 000009
【図８】
2011102126.tif 000010
【図９】
2011102126.tif 000011
【図１０】
2011102126.tif 000012
【図１１】
2011102126.tif 000013
【図１２】
2011102126.tif 000014
【図１３】
2011102126.tif 000015
【図１４】
2011102126.tif 000016
【図１５】
2011102126.tif 000017
【図１６】
2011102126.tif 000018
【図１７】
2011102126.tif 000019
【図１８】
2011102126.tif 000020
【図１９】
2011102126.tif 000021
【図２０】
2011102126.tif 000022
【図２１】
2011102126.tif 000023
【図２２】
2011102126.tif 000024
【図２３】
2011102126.tif 000025
【図２４】
2011102126.tif 000026
【図２５】
2011102126.tif 000027
【図２６】
2011102126.tif 000028
【図２７】
2011102126.tif 000029
【国際調査報告】
2011102126.tif 000030
2011102126.tif 000031
2011102126.tif 000032
2011102126.tif 000033