(57)【要約】  コンフォーマブルマトリクスディスプレイ装置には、コンフォーマブルな担体の上に、画素回路のマトリクスの行それぞれの行導体が設けられる。行導体それぞれは、行それぞれにおける画素回路の間のスペースに蛇行軌道を有する。電源電圧および選択パルス信号は同じ行導体の上を伝送される。行導体それぞれは、行それぞれにおける画素回路の供給電圧および選択入力に接続される。画素回路それぞれは、列導体上のデータ信号をデマルチプレクスするデマルチプレクス回路の選択入力と制御入力との間に結合されたパルス送信回路を有する。このようにして、画素回路の間のスペースを共用して電源電圧および選択信号が供給され得る。よって、マトリクスディスプレイ装置における導体の数が減らされ、これは、導体および／または屈曲部の間の距離をより長くし、回路をさらに延伸可能および／または屈曲可能とする。【選択図】図３
2019518992.tif 000002
【特許請求の範囲】
【請求項１】
コンフォーマブルな担体と、
前記コンフォーマブルな担体の上の複数の画素回路のマトリクスであって、前記複数の画素回路のそれぞれが、
第１および第２の供給電圧入力と、
前記第１および第２の供給電圧入力の間に結合された光強度制御回路と、
データ信号入力と、
前記光強度制御回路の制御入力データに結合されたデータ信号ストレージ素子と、
前記データ信号入力と前記データ信号ストレージ素子との間に結合されたデマルチプレクス回路であって、前記データ信号入力から前記データ信号ストレージ素子へのデータ信号の転送を制御する制御入力を有する、デマルチプレクス回路と、
を備える、複数の画素回路のマトリクスと、
それぞれが、前記複数の画素回路のマトリクスのそれぞれの行に対応する、前記コンフォーマブルな担体の上の複数の行導体であって、当該複数の行導体のそれぞれが、前記それぞれの行の前記複数の画素回路の間のスペースに蛇行軌道を有し、前記それぞれの行の前記複数の画素回路の前記第１の供給電圧入力に接続された、複数の行導体と、
を備え、
前記画素回路それぞれは、前記画素回路が配置された前記行の前記行導体と前記デマルチプレクス回路の前記制御入力との間に結合されたパルス送信回路を有する、
コンフォーマブルマトリクスディスプレイ装置。
【請求項２】
前記行導体に接続されると共に、前記行導体の異なる選択されたものの上にパルスが連続的に重畳された状態で、供給電圧を供給するように構成された行選択回路、
をさらに備える請求項１に記載のコンフォーマブルマトリクスディスプレイ装置。
【請求項３】
前記デマルチプレクス回路は、
前記データ信号入力と前記データ信号ストレージ素子との間に結合された主電流チャネルを有するスイッチングトランジスタ、
を備え、
前記スイッチングトランジスタは、前記パルス送信回路を介して前記行導体に結合された制御電極を有する、
請求項１または２に記載のコンフォーマブルマトリクスディスプレイ装置。
【請求項４】
前記パルス送信回路は、供給電圧にパルスが重畳された状態で、電圧を、電圧レベルシフトして前記行導体から前記デマルチプレクス回路の前記制御入力に通すように構成された電圧レベルシフト回路である、
請求項１〜３のいずれか１項に記載のコンフォーマブルマトリクスディスプレイ装置。
【請求項５】
前記光強度制御回路は、
ＬＥＤダイオードと、
第１および第２の供給電圧の間に前記ＬＥＤダイオードと直列に結合された主電流チャネルを有する制御トランジスタと、
を備え、
前記制御トランジスタは、前記データ信号ストレージ素子に結合される制御電極を有する、
請求項１〜４のいずれか１項に記載のコンフォーマブルマトリクスディスプレイ装置。
【請求項６】
それぞれが、前記複数の画素回路のマトリクスのそれぞれの行に対応する、前記コンフォーマブルな担体の上のさらなる複数の行導体を備え、
前記さらなる複数の行導体のそれぞれが、前記それぞれの行の前記複数の画素回路の間のスペースに蛇行軌道を有し、前記それぞれの行の前記複数の画素回路の前記第２の供給電圧入力に接続された、
請求項１〜５のいずれか１項に記載のコンフォーマブルマトリクスディスプレイ装置。
【請求項７】
それぞれが、前記複数の画素回路のマトリクスのそれぞれの列に対応する、前記コンフォーマブルな担体の上の複数の列導体を備え、
前記複数の列導体のそれぞれが、前記それぞれの列の前記複数の画素回路の間のスペースに蛇行軌道を有し、前記それぞれの列の前記複数の画素回路の前記データ入力に接続された、
請求項１〜６のいずれか１項に記載のコンフォーマブルマトリクスディスプレイ装置。
【請求項８】
前記マトリクスの列それぞれに対応する、前記コンフォーマブルな担体の上の複数の列導体と、
複数のデータ信号ストレージ素子と、
前記画素回路が配置される列の前記複数の列導体のそれぞれのものの間に結合された複数のデマルチプレクス回路と、
を備え、
前記画素回路それぞれは、前記第１および第２の供給電圧入力の間に結合された複数の光強度制御回路を備え、
前記パルス送信回路は、前記複数のデマルチプレクス回路それぞれの制御入力に結合された、
請求項１〜７のいずれか１項に記載のコンフォーマブルマトリクスディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンフォーマブルマトリクスディスプレイ装置、および、製造後に動作不能にならずに延伸され、または、屈曲され得るマトリクスディスプレイを製造する方法に関する。
【背景技術】
【０００２】
コンフォーマブル装置とは、動作不能にならずに異なる形状に延伸され、および／または、屈曲され得る装置である。マトリクスディスプレイ装置をコンフォーマブルにするためには、その個々の画素回路は、コンフォーマブルな基板または画素回路の間の接続のような他のコンフォーマブルな接続構造の上に提供される。しかしながら、コンフォーマブルな接続構造の上の導体トラック（ｃｏｎｄｕｃｔｏｒ  ｔｒａｃｋｓ）は、延伸され、または、屈曲された結果として壊れ得るので、このことは、コンフォーマブル性（ｃｏｎｆｏｒｍａｂｌｉｌｉｔｙ）を保証しない。
【０００３】
蛇行する導体トラック、つまり、通常、中間の屈曲を介して同じ方向に戻るトラックに沿って方向が変化するトラックを使用することにより、延びに起因する導体トラックの歪みを減らすことが知られている。例えば、円形の断片の形状の連続した屈曲が用いられてよい。このような装置のディスプレイ領域は、蛇行する導体トラックを収容する領域によって囲まれた個々の画素回路を含むアイランド（ｉｓｌａｎｄｓ）を備える。装置が延伸されるとき、蛇行する導体トラックを含む領域は歪むが、その歪みは、直線のトラックが受けるであろう（ｗｏｕｌｄ  ｂｅ  ｅｘｐｅｒｉｅｎｃｅｄ）歪みよりも低い。しかしながら、画素回路を囲んで蛇行する導体トラックに対応する必要性は、見込まれ得る最大の画素密度を制限する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
とりわけ、コンフォーマブル（ｃｏｎｆｏｒｍａｂｌｅ）マトリクスディスプレイ装置のピクセル密度を増加させることが目的である。
【課題を解決するための手段】
【０００５】
コンフォーマブルな担体と、
前記コンフォーマブルな担体の上の複数の画素回路のマトリクスであって、前記複数の画素回路のそれぞれが、
第１および第２の供給電圧入力と、
前記第１および第２の供給電圧入力の間に結合された光強度制御回路と、
データ信号入力と、
前記光強度制御回路の制御入力に結合されたデータ信号ストレージ素子と、
前記データ信号入力と前記データ信号ストレージ素子との間に結合されたデマルチプレクス回路であって、前記データ信号入力から前記データ信号ストレージ素子へのデータ信号の転送を制御する制御入力を有する、デマルチプレクス回路と、
を備える、複数の画素回路のマトリクスと、
それぞれが、前記複数の画素回路のマトリクスのそれぞれの行に対応する、前記コンフォーマブルな担体の上の複数の行導体であって、当該複数の行導体のそれぞれが、前記それぞれの行の前記複数の画素回路の間のスペースに蛇行軌道を有し、前記それぞれの行の前記複数の画素回路の前記第１の供給電圧入力に接続された、複数の行導体と、
を備え、
前記画素回路それぞれは、前記画素回路が配置された前記行の前記行導体と前記デマルチプレクス回路の前記制御入力との間に結合されたパルス送信回路を有する、
コンフォーマブルマトリクスディスプレイ装置が提供される。
【０００６】
このようにして、画素回路の間のスペースを共用して電源電圧と選択信号が供給され得る。パルス送信回路は、画素回路の第１の供給電圧入力に結合された行導体（ｒｏｗ  ｃｏｎｄｕｃｔｏｒ）上の供給電圧に重畳されたパルスに応じて、デマルチプレクス（ｄｅ−ｍｕｌｔｉｐｌｅｘｉｎｇ）回路に、データ信号を、データ信号入力からデータ信号ストレージ素子に転送させるように構成されている。電源電圧および選択信号を供給する同じ行導体を用いることにより、蛇行する軌道（ｔｒａｊｅｃｔｏｒｙ）のためのより多くの余裕（ｒｏｏｍ）が作られる。個々の行導体が使用された場合、電源電圧および選択電圧のために個々の行導体により占められるであろうコンフォーマブルな担体の上のスペースは、行導体のために利用可能とされる。
【０００７】
よって、マトリクスディスプレイ装置の導体の数が減らされ、これは、導体における導体および／または屈曲部（ｂｅｎｄｓ）の間の距離をより長くすることを可能とし、装置の延伸性（ｓｔｒｅｃｈａｂｉｌｉｔｙ）、および、製造歩留まりを高める。
【０００８】
１つの実施形態において、装置は、それぞれが、前記複数の画素回路のマトリクスのそれぞれの行に対応する、前記コンフォーマブルな担体の上のさらなる複数の行導体を備え、前記さらなる複数の行導体のそれぞれが、前記それぞれの行の前記複数の画素回路の間のスペースに蛇行軌道を有し、前記それぞれの行の前記複数の画素回路の前記第２の供給電圧入力に接続された。第１の電源接続と選択信号とは同じ行導体を用いるので、より多くのスペースが蛇行する第２の電源導体（例えばグラウンド）のために残される。１つの実施形態では、例えば 同じ選択信号によって選択される異なる色のデータ信号を供給する複数の蛇行する列導体（ｃｏｌｕｍｎ  ｃｏｎｄｕｃｔｏｒｓ）が使用されてよい。これらはまた、必要とされる導体の数の減少から利益を得る。
【０００９】
コンフォーマブルな担体と、
前記コンフォーマブルな担体の上の複数の画素回路のマトリクスであって、前記複数の画素回路のそれぞれが、
第１および第２の供給電圧入力と、
前記第１および第２の供給電圧入力の間に結合された光強度制御回路と、
データ信号入力と、
前記光強度制御回路の制御入力に結合されたデータ信号ストレージ素子と、
前記データ信号入力と前記データ信号ストレージ素子との間に結合されたデマルチプレクス回路と、
前記デマルチプレクス回路の制御入力に結合された選択入力と、
を備える、複数の画素回路のマトリクスと、
それぞれが、前記複数の画素回路のマトリクスのそれぞれの行に対応する、前記コンフォーマブルな担体の上の複数の行導体であって、当該複数の行導体のそれぞれが、前記それぞれの行の前記複数の画素回路の間のスペースに蛇行軌道を有し、前記それぞれの行の前記複数の画素回路の前記第１の供給電圧入力および選択入力の両方に接続された、複数の行導体と、
を備え、
前記画素回路それぞれは、前記選択入力と前記デマルチプレクス回路の前記制御入力との間に結合されたパルス送信回路を有し、前記第１の供給電圧入力に結合された行導体上の供給電圧に重畳されたパルスに応じて、前記デマルチプレクス回路に、データ信号を、前記データ信号入力から前記データ信号ストレージ素子に転送させるように構成された、
コンフォーマブルマトリクスディスプレイ装置が提供される。
【００１０】
これらおよび他の有利な態様は、以下の図面を参照した例示的な実施形態の説明から明らかになるであろう。
【図面の簡単な説明】
【００１１】
【図１】図１は、マトリクスディスプレイ装置の上面を模式的に示す。
【図１ａ】図１ａは、画素回路の部分を示す。
【図２】図２は、画素回路の間の導体の配置の詳細を示す。
【図３】図３は、画素回路を示す。
【図４】図４は、行導体電圧を時間の関数として示す。
【図５】図５は、行制御回路を示す図である。
【発明を実施するための形態】
【００１２】
好適には、マトリクスディスプレイ装置は、少なくとも０．５％（ａ  ｈａｌｆ  ｐｅｒｓｅｎｔ）、好適には少なくとも１パーセント、誤動作なく延伸されうるという意味において、および／または、それが１００ｍｍ未満の曲率半径に誤動作なく屈曲され得る場合にコンフォーマブルである。コンフォーマブル装置は、この意味で、屈曲可能であり、かつ、伸縮可能である必要はない。多くの用途のために、この意味で屈曲可能でないが延伸可能な装置は、この意味で十分であり、この意味で延伸可能でなはないが屈曲可能な他の装置は、この意味で十分である。
【００１３】
図１は、画素回路１０（１つだけ符号が付される）の配列、列制御回路１２、行制御回路１４、列導体１６および行導体１８を備えるマトリクスディスプレイ装置を概略的に示す。従来通り、「行」および「列」という用語は、物理的な方向を意味することなく、マトリクスのなかの異なる方向を区別するために用いられる。よって、マトリクスのなかの「列」は、表示された画像内の垂直線または水平線に対応してよい。図示のために、列導体１６および行導体１８が画素回路１０に隣接して走るように示されるが、実際には画素回路１０を通過してよいことが理解されよう。ここで用いられるように、「導体」は、導体線（幅よりも長い）の形の導体を指すために用いられ、好適には、しかしながら必ずしも一定の幅である必要はなく、より幅広いまたはより狭いパッチ（ｐａｔｃｈ）に接続してもよいが、真っ直ぐであるか、屈曲されるか、角を通過するかでよい。
【００１４】
実際には２つ以上の列導体１６および／または行導体１８が列または行ごとに用いられてよいが、説明のために、単一の列導体１６および行導体１８が、それぞれ、画素回路の列および行ごとに示される。列導体１６それぞれは、列制御回路１２を、画素回路１０の列それぞれに接続する。行導体１８それぞれは、行制御回路１４を、画素回路１０の行それぞれに接続する。図示されないが、この回路はまた、すべての画素回路をグラウンドに結合する１つ以上のグラウンド導体を要する。グラウンド導体は、列に沿っておよび／または列に沿って走ってよい。グラウンド接続は、理論的には、マトリクス領域全体を覆うグラウンド面の形で提供されてよいが、グラウンド導体（線）は、好適には、グラウンド面の屈曲および／または伸張の問題を回避しつつ、十分に低い電気抵抗を実現する。
【００１５】
画素回路それぞれは、ＬＥＤ画素回路であってよい。図１ａは、ＬＥＤ画素回路のコア素子：ＬＥＤ３０およびＬＥＤと直列に接続された主電流チャネル（ｍａｉｎ  ｃｕｒｒｅｎｔ  ｃｈａｎｎｅｌ）を有するトランジスタ３２を示す。トランジスタ３２における制御電極の制御電圧は、ＬＥＤ３０および２つの電源入力の間のトランジスタ３２の主電流チャネルを流れる電流を制御する。電流は、ＬＥＤ３０により放射される光強度（ｌｉｇｈｔ  ｉｎｔｅｎｓｉｔｙ）を決める。ＬＥＤ３０からの制御可能な光強度のＬＥＤ放射をサポートするために、２つの電源接続と制御信号入力が必要とされる。
【００１６】
マトリクスディスプレイにおいて、同じ列に沿った異なる行における画素回路への制御信号は、時間多重化される（ｔｉｍｅ  ｍｕｌｔｉｐｌｅｘｅｄ）。制御信号の供給は、画素回路に供給される２つの信号、すなわち、制御信号のレベルを決めるために用いられ得るデータ信号、および、データ信号が、いつ、制御信号のレベルを決めるかを示すために用いられ得る選択信号を要する。データ信号は、画素回路の列に供給される。列における異なる画素回路への制御信号は、データ信号において時間多重化される。異なる選択信号が、デマルチプレクスを制御するために画素回路の異なる行に供給される。
【００１７】
４つの独立した電圧の全て：データ信号、選択信号および２つの電源電圧（グラウンドを含む）が、このような画素回路に供給される必要がある。さらに複雑な画素回路はより高い電圧を必要とする。例えば、３つの異なる色のＬＥＤを有する画素回路は、３つのデータ信号、選択信号および２つの電源電圧、または、データ信号、３つの選択信号および２つの電源電圧を必要とし得る。導体線は、マトリクスを介して画素回路に電圧を供給するために用いられる。
【００１８】
少なくとも画素回路１０、列導体１６および行導体１８が、屈曲可能および／または延伸可能な基板（符号なし）の上に配置される。基板が、例えば、基板の対向する端部の間で、少なくとも０．５％、好適には少なくとも１％延伸されたときに壊れない材料であるという意味で、好適には基板は延伸可能である。基板が、１００ｍｍ未満の曲率があるように曲げられたときに壊れない材料であるという意味で、好適には基板は屈曲可能である。マトリクスディスプレイは、例えば、少なくとも１０ｍｍ×１０ｍｍのサイズを有してよい。１０ｍｍ離れた点の間で、１００ｍｍの曲率半径で曲げることは、これらの点における表面方向との間で約６°の角度をもたらす。この意味で、基板は屈曲可能であり、かつ、延伸可能である必要はない。もちろん延伸性および屈曲性は関連し得るが、多くの用途のためには、この意味において延伸可能な基板は十分であり、他の用途のためには、この意味において屈曲可能な基板は十分であり得る。
【００１９】
図２は、画素回路１０の間の列導体１６および行導体１８の配置の詳細を示す。例として、２つの列導体１６および行導体１８が、行および列ごとに示される。画素回路１０は、隣接する画素回路の間にスペースを有する矩形として概略的に示される。これらのスペースにおいて、隣接する画素回路の間の導体１６，１８の軌道は、１つ以上のループを含む（ここで用いられるようなループは、曲線に沿った異なる点が直線により接続され得る領域の縁の一部または全部を形成する曲線であり、曲線が連続的に曲がってよく、または、中間に直線部分を有する可能性がある離散点における角度を有してよい（ジグザグ軌道））。ここで用いられるように、連続する画素回路の間のスペースにおける少なくとも１つのこのようなループを有する軌道は、蛇行軌道と呼ばれるであろう。このようなループにより少なくとも部分的に縁が形成される領域それぞれの少なくとも一部は、ループの上の点の間で直線の導体が用いられることを妨げる障害物（考えられる別のループ以外）を含まない。
【００２０】
直線と比較して、画素回路の間のスペースにループを有する蛇行軌道は、基板が曲げられ、または、伸ばされたときの導体１６，１８全体の歪みを減らすために役立つ。これ自体は既知である。例として、湾曲した軌道を有する導体１６，１８が、円の断片に沿って走るループとともに示される。しかし、代わりに、ジグザグ線またはサイン関数の形状の線、またはループの編み合わせの組み合わせなど、他の蛇行軌道が用いられてよい。
【００２１】
画素回路１０は、矩形のマトリクスに配置されてよく、この場合において、異なる行および列における画素回路１０は、マトリクスの行および列に対応する仮想の直線に沿って等距離の位置に配置され、線それぞれに沿った画素回路１０は同じ行または列の導体に接続される。しかし、マトリクスは矩形である必要はない。あるいは、それらの画素回路は、そのような直線に対して異なるオフセットの周期的に繰り返すパターンに配置される。このようにして、例えば、六角形のマトリクスが実現され得、または、概念上、異なる列にある、異なる色スペクトルを生成する異なる画素回路が、幾何学的に異なる行にあるときよりも、互いにより近くに位置してよい。
【００２２】
動作中、列制御回路１２および行制御回路１４は、列データ信号および行選択信号を、列導体１６および行導体１８を介して画素回路１０に供給する。異なる列導体１６上のデータ信号は、異なる行に対して並列に、異なる列に対して時間的に直列に、光強度を規定する。異なる行導体１８上の選択信号は、データ信号が特定の行のためと意図されるタイミングを規定する。行制御回路１４は、異なる行の選択を連続的に示し、列制御回路１２は、行が選択されたときに、選択された行へのデータ信号を供給する。
【００２３】
行導体１８が電源電圧および行選択信号を供給するために使用される実施形態が説明されるであろう。行が選択されると、行導体１８へ行選択信号が供給される。電源電圧は、他の行が選択されたときにも供給され、好ましくは実質的に永久に供給される。
【００２４】
図３は、単一のＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を有し、電源電圧、および、画素回路１０が属する行の行導体１８の上に供給される行選択信号を用いて発光を制御する画素回路１０を示す。他の実施形態では、画素回路１０は、例えば、異なる色発光スペクトルを有する複数のＬＥＤを備えてよい。
【００２５】
図示された画素回路１０は、ＬＥＤ３０、制御トランジスタ３２、スイッチングトランジスタ３４、ストレージキャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）３６およびパルス送信回路３８を備える。ＬＥＤ３０および制御トランジスタ３２は、電源電圧入力の間に結合された光強度制御回路として機能する。ＬＥＤ３０および制御トランジスタ３２の主電流チャネルは、行導体１８とグラウンド（ＧＮＤ）との間に直列に接続される。スイッチングトランジスタ３４は、単純なデマルチプレクス回路として機能する。スイッチングトランジスタ３４の主電流チャネルは、制御トランジスタ３２の制御電極および画素回路１０が属する列の列導体１６の間に接続される。ストレージキャパシタ３６は、データ信号ストレージ素子として機能する。ストレージキャパシタ３６は、制御トランジスタ３２の制御電極とグラウンド（ＧＮＤ）との間に接続される。パルス送信回路３８は、スイッチングトランジスタ３４の制御電極と行導体１８との間に結合される。図示された回路において、グラウンド（ＧＮＤ）はさらなる行導体として示されるが、その代わりに、グラウンドは、列導体または行導体と列導体の組み合わせとして実現されてよい。
【００２６】
動作中、ストレージキャパシタ３６は、制御トランジスタ３２に、ストレージキャパシタ３６上の電圧により決定されるレベルで、ＬＥＤ３０を流れる電流を制御させる電圧を維持するように機能する。行選択信号が行導体１８を介して供給されるとき、スイッチングトランジスタ３４は、ストレージキャパシタ３６を、画素回路１０が属する列の列導体１６に接続する。
【００２７】
図４は、グラウンドに対する行導体上の電圧レベル「Ｖ」を時間「ｔ」の関数として示す。行選択信号は、電源電圧レベル４２に重畳されたパルス４０として供給される。電源電圧レベル４２は、行導体１８からＬＥＤ３０を通る電流フロー（ｃｕｒｒｅｎｔ  ｆｌｏｗ）を可能にする。
【００２８】
パルス送信回路３８は、パルス４０に応答してスイッチングトランジスタ３４の制御電極の上に制御信号を生成して、パルス４０の間、スイッチングトランジスタ３４をストレージキャパシタ３６と列導体１６との間の導電接続を確立させ、スイッチングトランジスタ３４が、ストレージキャパシタ３６をパルス４０の外、または、少なくともパルス４０から所定の時間距離以上の位置に、列導体１６から分離させるようにする。よって、行導体１８上の電源電圧レベル４２に重畳されたパルス４０が、ストレージキャパシタ３６上の電圧の更新を制御するために用いられる。制御トランジスタ３２が電流レギュレータ（ｃｕｒｒｅｎｔ  ｒｅｇｕｌａｔｏｒ）として用いられるとき、パルス４０は、スイッチングトランジスタ３４への影響以外で、ＬＥＤ３０による光透過率（ｌｉｇｈｔ  ｔｒａｎｓｍｉｓｓｉｏｎ）に影響を与えない。しかし、たとえ制御トランジスタ３２が制御可能な抵抗範囲で使用されたとしても、パルス４０は光が放出される時間のほんの一部の間にのみ発光するので、ＬＥＤ３０による平均光透過率に対する影響は小さい。
【００２９】
図示された実施形態では、スイッチングトランジスタ３４は、その制御ゲートにおける電圧が、列導体１６上の（最も低い）電圧および制御トランジスタ３２の制御電極に閾値を加えた電圧より上に上昇したときにのみ、主電流チャネルが導通するタイプである。パルス４０がないとき、パルス送信回路３８は、スイッチングトランジスタ３４の制御ゲートにおける電圧を、列導体１６の最低使用電圧に閾値を加えた値より低い第１の電圧レベルに維持する。パルス４０に応答して、パルス送信回路３８は、スイッチングトランジスタ３４の制御ゲートの電圧を、列導体１６の最高使用電圧に閾値を加えた値より高い第２の電圧レベルに上昇させる。
【００３０】
１つの実施形態では、独立して制御可能な複数のＬＥＤを備える画素回路が用いられてよい。このような回路は、図３のもののような、共有された行導体およびそれぞれ異なる列導体に接続された複数の回路を備えてよい。むしろ、パルス送信回路３８は、図３のもののような複数の回路の複数のスイッチングトランジスタの制御電極に結合された出力を有し得るように送信回路３８を変更できるように共有されてよい。
【００３１】
例として、レベルシフト回路がパルス送信回路３８に用いられ得て、スイッチングトランジスタ３４の制御電極の上の行導体１８上の電圧レベルの変化を、シフトされた電圧レベルで再現する。簡単な実施形態において、レベルシフト回路は、行導体１８とスイッチングトランジスタ３４の制御電極との間に接続された別のキャパシタと、スイッチングトランジスタ３４の制御電極とグラウンドとの間に結合されたブリーダ抵抗を備えてよい。このような回路において、スイッチングトランジスタ３４の制御電極上の電圧は、さらなるキャパシタ上の電圧に等しいオフセットで行導体１８上の電圧に追従する。ブリーダ抵抗は、トランジスタの主電流チャネル、例えば、制御電極がその主電流チャネルの端子に接続されたトランジスタとして実現されてよい。ブリーダ抵抗は、平均供給電圧行導体１８とグラウンドとの間の電圧差へのさらなるキャパシタを充電する働きをする。その抵抗値は非常に大きいので、ブリーダ抵抗およびさらなるキャパシタにより規定されるＲＣ時間は、選択パルス４０のパルス幅よりもはるかに大きい（例えば、少なくとも１０倍大きい）。さらなるキャパシタの代わりに、例えば、パッシブハイパスフィルタのような任意のハイパスフィルタが使用されてよい。さらなるキャパシタまたはパッシブハイパスフィルタを有するそのようなレベルシフト回路は、行導体１８に対する電流供給条件を著しく増加させない利点を有する。
【００３２】
このようなレベルシフト回路に代えて、他のタイプのパルス送信回路が用いられてよい。このようなパルス伝送回路は、例えば、トランジスタ、抵抗および／またはダイオードを用いた別のタイプのレベルシフト回路であってよい。レベルシフト回路は従来技術において知られている。スイッチングトランジスタ３４の制御電極の上に、スイッチングトランジスタ３４を非導通状態と導通状態との間でスイッチングするのに十分なパルスが供給される限り、パルス送信回路３８は、パルス振幅保存レベルシフト回路の代わりに、パルス振幅増幅回路、または、減衰回路、または、行導体上のパルスに応答して新たに生成されたパルスを送信するように構成されたパルス発生器回路であってよい。
【００３３】
行導体１８上のパルス４０がスイッチングトランジスタ３４の制御電極上のパルスと同じ極性の実施形態が説明されたが、反転パルス送信回路３８が用いられるときには、逆の極性が使用されてよいことが理解されよう。
【００３４】
列導体上のデータ信号から制御信号をデマルチプレクスするスイッチングトランジスタ３４の形式のデマルチプレクス回路が例として示されたが、他のタイプのデマルチプレクス回路が使用されてよいことは留意されるべきである。例えば、スイッチングトランジスタ３４は、異なるタイプ、例えば、その制御ゲートの電圧が、（最低の）列導体１６上の電圧および制御トランジスタ３２の制御電極より下の閾値量超だけ低くされたときにのみ、主電流チャネルが導通するタイプのものであってよい。この場合には、正のパルスの代わりに負のパルスが行導体１８の上で用いられてよい。デマルチプレクス回路には、トランジスタの組み合わせが用いられてよい。列導体から電圧レベルをコピーすることを可能にするデマルチプレクス回路の代わりに、列導体からの電圧レベルの関数である電圧を出力するデマルチプレクス回路が用いられてよい。所望の電圧が制御トランジスタの制御電極に生成されるように、列導体電圧を適合させるために、列電圧ドライバ（不図示）が用いられてよい。
【００３５】
例示的なデータ信号ストレージ素子としてストレージキャパシタ３６が示されているが、代替的に他のデータ信号ストレージ素子、例えば、バイナリまたはマルチビットストレージ素子、または、１つ以上のトランジスタのような他の回路素子と組み合わされたキャパシタを含むデータ信号ストレージ素子が用いられてよい。
【００３６】
ストレージキャパシタ３６が制御トランジスタ３２の制御電極と接地との間に接続される実施形態が説明されたが、ストレージキャパシタ３６は、制御トランジスタ３２の制御電極と任意の他の基準導体との間に接続されてよいことが理解されよう。
【００３７】
ＬＥＤ３０および制御トランジスタ３２が光強度制御回路として機能する実施形態が説明されたが、他のタイプの光強度制御回路が用いられてよい。行導体１８と制御トランジスタ３２の主電流チャネルとの間にＬＥＤ３０が接続される実施形態が説明されたが、代わりに、制御トランジスタ３２の主電流チャネルがＬＥＤ３０と行導体１８との間に接続され、ＬＥＤ３０が制御トランジスタ３２の主電流チャネルとグラウンドとの間に接続されてよいことが理解されよう。そのような実施形態においては、異なる電圧レベルが列導体１６上に用いられる必要があり得る。他の実施形態においては、光強度制御回路は、ＬＣＤセルのような光変調器、または、ＬＥＤの代わりの他のタイプのエレクトロルミネッセント素子を備えてよく、制御入力と光変調器またはエレクトロルミネッセント素子との間の制御回路はそれに応じて変更されてよい。
【００３８】
図５は、行制御回路１４の例示的な実施形態を示す。この実施形態において、行制御回路１４は、行選択回路５０、パルス発生器５２および複数の行ドライバ５４を備える。行制御回路１４は、第１および第２の電源入力５６ａ，５６ｂおよびクロック入力５８を有する。パルス発生器５２はパルス回路入力とパルス出力を有し、パルス回路入力はクロック入力５８に結合される。行選択回路５０は、行ドライバ５４のそれぞれのものの選択入力に結合された複数の行選択出力を有する。行ドライバ５４それぞれは、第１および第２の電源入力５６ａ，５６ｂに結合された電圧入力と、パルス発生器５２のパルス出力に結合された制御入力と、行導体１８のそれぞれに結合された電圧出力とを有する。
【００３９】
行ドライバ５４の例示的な内部構造は、行ドライバ５４のうちの１つについて示される。この行ドライバ５４は、第１および第２のトランジスタ５４０ａ，５４０ｂおよび論理回路５４２を備える。論理回路５４２は、行ドライバ５４の選択入力およびパルス発生器５２のパルス出力に結合された入力を有する。第１および第２のトランジスタ５４０ａ，５４０ｂは、行導体１８と第１および第２の電源入力５６ａ，５６ｂとの間それぞれに接続された主電流チャネルを有する。第１および第２のトランジスタ５４０ａ，５４０ｂの制御電極は、論理回路５４２の相補出力に結合される。論理回路５４２は、行選択回路５０により行ドライバ５４が選択されないとき、または（論理的「または」）、パルス発生器５２のパルス出力がパルスレベルにないとき、第１のトランジスタ５４０ａの主電流チャネルを導電性にするように構成される。そうでないとき、論理回路５４２は、第１のトランジスタ５４０ａの主電流チャネルを非導通にする。論理回路５４２は、逆に第２のトランジスタ５４０ｂの主電流チャネルを制御するように構成される。
【００４０】
動作中、第１および第２の電源入力５６ａ，５６ｂはそれぞれ、行導体１６の電源電圧レベルおよび電源プラスパルス電圧レベルを供給する。パルス発生器５２は、パルスを発生して、行導体１８の上にパルスが発生させられであろうタイミングを制御する。行選択回路５０は、行ドライバ５４に選択信号を印加し、異なる行ドライバ５４を連続的に選択する。通常、行ドライバ５４は行導体１８を第１の電源入力５６ａに接続する。しかし、行ドライバ５４が選択され、パルスが生成されたとき、行ドライバ５４はその行導体１８を第１の電源入力５６ａに接続する。
【００４１】
図５は、行制御回路の例示的な実施形態を単に示すだけであり、個々に選択された行導体上に重畳パルスを有する、行導体１８上の電源電圧を生成するために、図５のこの例示的な実施形態の代わりに異なる行制御回路が用いられてよい。
【００４２】
重畳されるパルスが個々の選択された行導体の上に一度に１つずつ印加されるモード（ｍｏｄｅ）の実施形態が示されたが、装置は、行導体１８のグループ、または、さらには全ての行導体１８上に、パルスが同時に重畳される他のモードをサポートすることができることが理解されよう。これは、例えば、行のグループを同じ光強度パターンに一緒に設定するために用いられ得る。
【００４３】
（付記）
（付記１）
コンフォーマブルな担体と、
前記コンフォーマブルな担体の上の複数の画素回路のマトリクスであって、前記複数の画素回路のそれぞれが、
第１および第２の供給電圧入力と、
前記第１および第２の供給電圧入力の間に結合された光強度制御回路と、
データ信号入力と、
前記光強度制御回路の制御入力データに結合されたデータ信号ストレージ素子と、
前記データ信号入力と前記データ信号ストレージ素子との間に結合されたデマルチプレクス回路であって、前記データ信号入力から前記データ信号ストレージ素子へのデータ信号の転送を制御する制御入力を有する、デマルチプレクス回路と、
を備える、複数の画素回路のマトリクスと、
それぞれが、前記複数の画素回路のマトリクスのそれぞれの行に対応する、前記コンフォーマブルな担体の上の複数の行導体であって、当該複数の行導体のそれぞれが、前記それぞれの行の前記複数の画素回路の間のスペースに蛇行軌道を有し、前記それぞれの行の前記複数の画素回路の前記第１の供給電圧入力に接続された、複数の行導体と、
を備え、
前記画素回路それぞれは、前記画素回路が配置された前記行の前記行導体と前記デマルチプレクス回路の前記制御入力との間に結合されたパルス送信回路を有する、
コンフォーマブルマトリクスディスプレイ装置。
【００４４】
（付記２）
前記行導体に接続されると共に、前記行導体の異なる選択されたものの上にパルスが連続的に重畳された状態で、供給電圧を供給するように構成された行選択回路、
をさらに備える付記１に記載のコンフォーマブルマトリクスディスプレイ装置。
【００４５】
（付記３）
前記デマルチプレクス回路は、
前記データ信号入力と前記データ信号ストレージ素子との間に結合された主電流チャネルを有するスイッチングトランジスタ、
を備え、
前記スイッチングトランジスタは、前記パルス送信回路を介して前記行導体に結合された制御電極を有する、
付記１または２に記載のコンフォーマブルマトリクスディスプレイ装置。
【００４６】
（付記４）
前記パルス送信回路は、供給電圧にパルスが重畳された状態で、電圧を、電圧レベルシフトして前記行導体から前記デマルチプレクス回路の前記制御入力に通すように構成された電圧レベルシフト回路である、
付記１〜３のいずれか１つに記載のコンフォーマブルマトリクスディスプレイ装置。
【００４７】
（付記５）
前記光強度制御回路は、
ＬＥＤダイオードと、
第１および第２の供給電圧の間に前記ＬＥＤダイオードと直列に結合された主電流チャネルを有する制御トランジスタと、
を備え、
前記制御トランジスタは、前記データ信号ストレージ素子に結合される制御電極を有する、
付記１〜４のいずれか１つに記載のコンフォーマブルマトリクスディスプレイ装置。
【００４８】
（付記６）
それぞれが、前記複数の画素回路のマトリクスのそれぞれの行に対応する、前記コンフォーマブルな担体の上のさらなる複数の行導体を備え、
前記さらなる複数の行導体のそれぞれが、前記それぞれの行の前記複数の画素回路の間のスペースに蛇行軌道を有し、前記それぞれの行の前記複数の画素回路の前記第２の供給電圧入力に接続された、
付記１〜５のいずれか１つに記載のコンフォーマブルマトリクスディスプレイ装置。
【００４９】
（付記７）
それぞれが、前記複数の画素回路のマトリクスのそれぞれの列に対応する、前記コンフォーマブルな担体の上の複数の列導体を備え、
前記複数の列導体のそれぞれが、前記それぞれの列の前記複数の画素回路の間のスペースに蛇行軌道を有し、前記それぞれの列の前記複数の画素回路の前記データ入力に接続された、
付記１〜６のいずれか１つに記載のコンフォーマブルマトリクスディスプレイ装置。
【００５０】
（付記８）
前記マトリクスの列それぞれに対応する、前記コンフォーマブルな担体の上の複数の列導体と、
複数のデータ信号ストレージ素子と、
前記画素回路が配置される列の前記複数の列導体のそれぞれのものの間に結合された複数のデマルチプレクス回路と、
を備え、
前記画素回路それぞれは、前記第１および第２の供給電圧入力の間に結合された複数の光強度制御回路を備え、
前記パルス送信回路は、前記複数のデマルチプレクス回路それぞれの制御入力に結合された、
付記１〜７のいずれか１つに記載のコンフォーマブルマトリクスディスプレイ装置。
【図１】
2019518992.tif 000003
【図１ａ】
2019518992.tif 000004
【図２】
2019518992.tif 000005
【図３】
2019518992.tif 000006
【図４】
2019518992.tif 000007
【図５】
2019518992.tif 000008
【国際調査報告】
2019518992.tif 000009
2019518992.tif 000010