(57)【要約】  成膜方法は、まず、保持台３４上に半導体素子の基となる被処理基板Ｗを保持させる。次に、被処理基板Ｗ上に成膜ガスを吸着させる（図６（Ａ））。その後、余剰に吸着した成膜ガスを除去するために、処理容器３２内の排気を行う（図６（Ｂ））。排気後、マイクロ波によるプラズマ処理を行う（図６（Ｃ））。プラズマ処理が終了した後、未反応の反応ガス等を除去するために処理容器３２内を排気する（図６（Ｄ））。このステップ（Ａ）〜ステップ（Ｄ）の一連の流れを、所望の膜厚となるまで繰り返す。
2011033987.tif 000002
【特許請求の範囲】
【請求項１】
被処理基板に成膜を行なう成膜方法であって、
前記被処理基板上に成膜ガスを吸着させ、前記被処理基板上に吸着層を形成するガス吸着工程と、
前記ガス吸着工程の後に、マイクロ波プラズマを用い、前記吸着層に対してプラズマ処理を行うプラズマ処理工程とを含む、成膜方法。
【請求項２】
絶縁膜の成膜方法である、請求項１に記載の成膜方法。
【請求項３】
前記ガス吸着工程は、前記被処理基板上にシリコン原子を含む成膜ガスを吸着させる工程を含む、請求項１に記載の成膜方法。
【請求項４】
前記ガス吸着工程は、ＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）を含む成膜ガスを前記被処理基板上に供給する工程を含む、請求項３に記載の成膜方法。
【請求項５】
前記プラズマ処理工程は、プラズマ処理によって、前記ガス吸着工程により形成した前記吸着層を酸化または窒化する工程を含む、請求項１に記載の成膜方法。
【請求項６】
前記マイクロ波プラズマは、ラジアルラインスロットアンテナ（ＲＬＳＡ）により生成されている、請求項１に記載の成膜方法。
【請求項７】
前記プラズマ処理工程は、前記被処理基板の表面近傍において、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０１１ｃｍ−３よりも高いマイクロ波プラズマを用いた処理である、請求項１に記載の成膜方法。
【請求項８】
前記プラズマ処理工程は、２００ｍＴｏｒｒ以下の圧力下で行なわれる、請求項１に記載の成膜方法。
【請求項９】
前記ガス吸着工程は、前記被処理基板上の領域の容積を変更させて吸着層を形成する工程を含む、請求項１に記載の成膜方法。
【請求項１０】
前記ガス吸着工程と前記プラズマ処理工程との間に、前記被処理基板上の領域の排気を行なう工程を含む、請求項１に記載の成膜方法。
【請求項１１】
前記プラズマ処理工程の後に、前記被処理基板上の領域の排気を行なう工程を含む、請求項１に記載の成膜方法。
【請求項１２】
被処理基板に成膜を行なう成膜工程を含む半導体素子の製造方法であって、
前記成膜工程は、前記被処理基板上に成膜ガスを吸着させ、前記被処理基板上に吸着層を形成するガス吸着工程と、
前記ガス吸着工程の後に、マイクロ波プラズマを用い、前記吸着層に対してプラズマ処理を行うプラズマ処理工程とを含む、半導体素子の製造方法。
【請求項１３】
被処理基板上に形成される絶縁膜であって、
前記被処理基板上に成膜ガスを吸着させて前記被処理基板上に吸着層を形成し、形成した前記吸着層に対して、マイクロ波プラズマによりプラズマ処理することにより成膜される、絶縁膜。
【請求項１４】
前記絶縁膜の膜中の固定電荷密度（Ｑｓｓ／ｑ）は、２．５×１０１１（ｃｍ−２）以下である、請求項１３に記載の絶縁膜。
【請求項１５】
前記絶縁膜の界面準位密度Ｄｉｔは、５．０×１０１０（ｃｍ−２ｅＶ−１）以下である、請求項１３に記載の絶縁膜。
【請求項１６】
前記絶縁膜は、ＳｉＯ２膜である、請求項１３に記載の絶縁膜。
【請求項１７】
絶縁膜を含む半導体素子であって、
前記絶縁膜は、前記被処理基板上に成膜ガスを吸着させて前記被処理基板上に吸着層を形成し、前記吸着層に対して、マイクロ波プラズマによりプラズマ処理することにより成膜される、半導体素子。
【請求項１８】
被処理基板に成膜を行なう成膜方法であって、
前記被処理基板上に成膜ガスを吸着させ、前記被処理基板上に吸着層を形成するガス吸着工程と、
前記ガス吸着工程の後に、マイクロ波プラズマを用い、前記吸着層に対してプラズマ処理を行うプラズマ処理工程とを含み、
前記プラズマ処理工程は、４００ｍＴｏｒｒ以下の圧力下で行なわれる、成膜方法。
【請求項１９】
被処理基板上に形成されるゲート絶縁膜用の絶縁膜であって、  前記被処理基板上に成膜ガスを吸着させて前記被処理基板上に吸着層を形成し、形成した前記吸着層に対して、４００ｍＴｏｒｒ以下の圧力下で、マイクロ波プラズマによりプラズマ処理することにより成膜される、絶縁膜。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、成膜方法、半導体素子の製造方法、絶縁膜および半導体素子に関するものであり、特に、プラズマ処理を用いる成膜方法、半導体素子の製造方法、プラズマ処理を用いて成膜される絶縁膜および半導体素子に関するものである。
【背景技術】
【０００２】
従来、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）やＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等に代表される半導体素子のゲート酸化膜等への高耐圧特性や優れたリーク特性が要求される絶縁層を形成する場合、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いることが一般的であった。しかし、高い絶縁性が要求されるシリコン酸化膜を成膜する場合において、上述した熱ＣＶＤによるシリコン酸化膜の成膜によると、シリコン基板を高温に暴露する必要がある。そうすると、比較的低融点の物質、例えば、低融点の金属や高分子化合物により既にシリコン基板上に導電層等が形成されている場合、低融点金属の溶融等が生じる問題があった。  このような問題を解決し、さらに効率良く高品質な膜を形成する手段として、プラズマエネルギーを用いたＰＥ−ＡＬＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ  ＡＬＤ）法が注目されている（Ｍａｙ  １５  ２００８  ＡＳＭ  Ｓｅｍｉ  Ｍｆｇ  Ｃｈｉｎａ  ＡＬＤ  Ａｒｔｉｃｌｅ．ｐｄｆ（非特許文献１））。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｍａｙ  １５  ２００８  ＡＳＭ  Ｓｅｍｉ  Ｍｆｇ  Ｃｈｉｎａ  ＡＬＤ  Ａｒｔｉｃｌｅ．ｐｄｆ
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、一般的なプラズマエネルギー、例えば、平行平板型プラズマ、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ−ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）等を用いて、ＭＯＳトランジスタに含まれるゲート酸化膜について、非特許文献１に記載の成膜を行うと、例えば、ＭＯＳトランジスタに含まれるゲート酸化膜や周辺の層に電荷が蓄積され、ゲート酸化膜がチャージアップなどのプラズマダメージを受けてしまう。ＭＯＳトランジスタがプラズマダメージを受けると、Ｖｔｈ（しきい値電圧）シフトばらつきや電流駆動能力の低減等を引き起こし、絶縁性能の低下に伴うＭＯＳトランジスタの劣化に繋がってしまう。【０００５】
また、上記した熱ＣＶＤ法については、比較的高温での成膜であるため、上記した低融点金属の溶融等の問題に加え、以下の問題がある。すなわち、高いアスペクト比を有する形状や微細な段差を有する形状に対して、その形状を完全に被覆するようにして成膜することは非常に困難であり、ステップカバレッジの面で劣っている。そうすると、リーク特性等の品質が不十分となり、半導体素子の低消費電力化や高速化を図ることが困難となる。【０００６】
この発明は、高品質な膜を形成可能な成膜方法を提供する。【０００７】
この発明は、高品質な膜を含む半導体素子を製造可能な半導体素子の製造方法を提供する。【０００８】
この発明は、絶縁性能の優れた絶縁膜を提供する。  この発明は、絶縁性能の優れた絶縁膜を備える半導体素子を提供する。
【課題を解決するための手段】
【０００９】
この発明に係る成膜方法は、被処理基板に成膜を行なう成膜方法であって、被処理基板上に成膜ガスを吸着させ、被処理基板に吸着層を形成するガス吸着工程と、ガス吸着工程の後に、マイクロ波プラズマを用い、吸着層に対してプラズマ処理を行うプラズマ処理工程とを含む。【００１０】
このように構成することにより、被処理基板が高いアスペクト比や微細な段差を有する形状であっても、被処理基板上に成膜ガスを吸着させて被処理基板上に吸着層を形成することにより、上記した形状を完全に覆うように成膜することができる。さらに、マイクロ波プラズマによりプラズマ処理を行っているため、成膜時におけるプラズマダメージを大きく低減することができる。したがって、このような成膜方法によると、高品質な膜を形成することができる。【００１１】
好ましくは、絶縁膜の成膜方法である。【００１２】
さらに好ましくは、ガス吸着工程は、被処理基板上にシリコン原子を含む成膜ガスを吸着させる工程を含む。【００１３】
好ましい一実施形態として、ガス吸着工程は、ＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）を含む成膜ガスを被処理基板上に供給する工程を含む。【００１４】
また、プラズマ処理工程は、プラズマ処理によって、ガス吸着工程により形成した吸着層を酸化または窒化する工程を含むよう構成してもよい。【００１５】
さらに好ましくは、マイクロ波プラズマは、ラジアルラインスロットアンテナ（ＲＬＳＡ）により生成されている。【００１６】
さらに好ましい一実施形態として、プラズマ処理工程は、被処理基板の表面近傍において、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０１１ｃｍ−３よりも高いマイクロ波プラズマを用いた処理である。【００１７】
さらに好ましくは、プラズマ処理工程は、２００ｍＴｏｒｒ以下の圧力下で行なわれる。【００１８】
さらに好ましくは、ガス吸着工程は、被処理基板上の領域の容積を変更させて吸着層を形成する工程を含む。【００１９】
さらに好ましくは、ガス吸着工程とプラズマ処理工程との間に、被処理基板上の領域の排気を行なう工程を含む。また、プラズマ処理工程の後に、被処理基板上の領域の排気を行なう工程を含むよう構成してもよい。【００２０】
この発明の他の局面において、半導体素子の製造方法は、被処理基板に成膜を行なう成膜工程を含む半導体素子の製造方法であって、成膜工程は、被処理基板上に成膜ガスを吸着させて吸着層を形成するガス吸着工程と、ガス吸着工程の後に、マイクロ波プラズマを用い、吸着層に対してプラズマ処理を行うプラズマ処理工程とを含む。【００２１】
この発明のさらに他の局面において、絶縁膜は、被処理基板上に形成される絶縁膜であって、被処理基板上に成膜ガスを吸着させて吸着層を形成し、形成した吸着層に対して、マイクロ波プラズマによりプラズマ処理することにより成膜される。【００２２】
ここで、絶縁膜の膜中の固定電荷密度Ｑｓｓ／ｑは、小さいほど良く、通常のＬＳＩ製造工程におけるＨ２シンター処理後において、Ｗｅｔ酸化法で得た熱酸化膜が示す値である２．５×１０１１（ｃｍ−２）以下が好ましい。【００２３】
また、絶縁膜の界面準位密度Ｄｉｔは、５．０×１０１０（ｃｍ−２ｅＶ−１）以下であることが望ましい。【００２４】
好ましい一実施形態として、絶縁膜は、ＳｉＯ２膜である。【００２５】
この発明のさらに他の局面において、半導体素子は、絶縁膜を含む半導体素子であって、絶縁膜は、被処理基板上に成膜ガスを吸着させて吸着層を形成し、吸着層に対して、マイクロ波プラズマによりプラズマ処理することにより成膜される。【００２６】
この発明のさらに他の局面において、成膜方法は、被処理基板に成膜を行なう成膜方法であって、被処理基板上に成膜ガスを吸着させ、被処理基板上に吸着層を形成するガス吸着工程と、ガス吸着工程の後に、マイクロ波プラズマを用い、吸着層に対してプラズマ処理を行うプラズマ処理工程とを含み、プラズマ処理工程は、４００ｍＴｏｒｒ以下の圧力下で行なわれる。【００２７】
このような成膜方法によると、絶縁性において良好な膜を成膜することができる。【００２８】
この発明のさらに他の局面において、絶縁膜は、被処理基板上に形成されるゲート絶縁膜用の絶縁膜であって、被処理基板上に成膜ガスを吸着させて被処理基板上に吸着層を形成し、形成した吸着層に対して、４００ｍＴｏｒｒ以下の圧力下で、マイクロ波プラズマによりプラズマ処理することにより成膜される。  このような絶縁膜は、絶縁性において非常に優れている。
【発明の効果】
【００２９】
このような成膜方法によると、被処理基板が高いアスペクト比や微細な段差を有する形状であっても、被処理基板上に成膜ガスを吸着させて被処理基板上に吸着層を形成することにより、上記した形状を完全に覆うように成膜することができる。さらに、マイクロ波プラズマによりプラズマ処理を行っているため、成膜時におけるプラズマダメージを大きく低減することができる。したがって、このような成膜方法によると、高品質な膜を形成することができる。【００３０】
また、この発明に係る半導体素子の製造方法によると、高品質な膜を備える半導体素子を製造することができる。【００３１】
また、この発明に係る絶縁膜は、優れた絶縁性能を有する。【００３２】
また、この発明に係る半導体素子は、優れた絶縁性能を有する絶縁膜を備える。
【図面の簡単な説明】
【００３３】
【図１】ＭＯＳ型半導体素子の一部を示す概略断面図である。
【図２】この発明の一実施形態に係る半導体素子の製造方法に用いられるプラズマ処理装置の要部を示す概略断面図である。
【図３】図２に示すプラズマ処理装置に含まれるスロットアンテナ板を板厚方向から見た図である。
【図４】誘電体窓の下面からの距離とプラズマの電子温度との関係を示すグラフである。
【図５】誘電体窓の下面からの距離とプラズマの電子密度との関係を示すグラフである。
【図６】図２に示すプラズマ処理装置で成膜する際の代表的な処理の工程を示すフローチャートである。
【図７】処理容器全体におけるガス流量と所定の圧力に到達するまでの到達時間との関係を示すグラフである。
【図８】保持台上に形成された小容積領域におけるガス流量と所定の圧力に到達するまでの到達時間との関係を示すグラフである。
【図９】素子分離領域付近を示す拡大断面図である。
【図１０】ＲＬＳＡを用いたＰＥ−ＡＬＤで処理を行ったライナー膜の断面を拡大して示す顕微鏡写真であり、アスペクト比が約６の場合を示す。
【図１１】ＲＬＳＡを用いたＰＥ−ＡＬＤで処理を行ったライナー膜の断面を拡大して示す顕微鏡写真であり、アスペクト比が約３の場合を示す。
【図１２】各膜のＴＤＳの積算値を示す図である。
【図１３】各膜のエッチングレートを示す図である。
【図１４】各膜のＱ−ＳＩＭＳの値を示すグラフである。
【図１５】各膜のＩ−Ｖカーブを示すグラフでる。
【図１６】図１５に示すＩ−Ｖカーブを導出したフラットＭＯＳを模式的に示す概略断面図である。
【図１７】各膜のＱｂｄをＷｅｉｂｕｌｌプロットしたものを示す図である。
【図１８】各膜において算出された膜中の固定電荷の密度Ｑｓｓを示すグラフである。
【図１９】各膜において算出された膜の界面準位密度Ｄｉｔを示すグラフである。
【図２０】図１６に示すフラットＭＯＳキャパシタにおけるＴＺＤＢ（Ｔｉｍｅ  Ｚｅｒｏ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ）の測定箇所を示す図である。
【図２１】図２０で示した領域を測定した場合の各膜におけるＴＺＤＢ特性を示すグラフである。
【発明を実施するための形態】
【００３４】
以下、この発明の実施の形態を、図面を参照して説明する。まず、この発明の一実施形態に係る半導体素子の構成について説明する。図１は、この発明の一実施形態に係るＭＯＳ型半導体素子の一部を示す概略断面図である。なお、図１に示すＭＯＳ型半導体素子において、導電層をハッチングで示している。
【００３５】
図１を参照して、ＭＯＳ型半導体素子１１には、シリコン基板１２上に、素子分離領域１３、ｐ型ウェル１４ａ、ｎ型ウェル１４ｂ、高濃度ｎ型不純物拡散領域１５ａ、高濃度ｐ型不純物拡散領域１５ｂ、ｎ型不純物拡散領域１６ａ、ｐ型不純物拡散領域１６ｂ、およびゲート酸化膜１７が形成されている。ゲート酸化膜１７を間に挟むように形成される高濃度ｎ型不純物拡散領域１５ａおよび高濃度ｐ型不純物拡散領域１５ｂのいずれか一方は、ドレインとなり、他方はソースとなる。
【００３６】
また、ゲート酸化膜１７の上には、導電層となるゲート電極１８が形成されており、ゲート電極１８の側部には、絶縁膜となるゲート側壁部１９が形成される。さらに、上記したゲート電極１８等が形成されたシリコン基板１２の上には、絶縁膜２１が形成される。絶縁膜２１には、高濃度ｎ型不純物拡散領域１５ａおよび高濃度ｐ型不純物拡散領域１５ｂに連なるコンタクトホール２２が形成され、コンタクトホール２２内には穴埋め電極２３が形成される。さらにその上に導電層となるメタル配線層２４が形成される。さらに、絶縁層となる層間絶縁膜（図示せず）および導電層となるメタル配線層を交互に形成し、最後に外部との接点となるパッド（図示せず）を形成する。このようにＭＯＳ型半導体素子１１が形成されている。
【００３７】
この発明に係る半導体素子には、後述するように、被処理基板上に成膜ガスを吸着させて被処理基板上に吸着層を形成し、形成した吸着層に対して、マイクロ波プラズマによりプラズマ処理されたシリコン酸化膜が、例えば、ゲート酸化膜１７として含まれる。また、この発明に係る絶縁膜は、上記したゲート酸化膜を構成するシリコン酸化膜であって、被処理基板上に成膜ガスを吸着させて被処理基板上に吸着層を形成し、形成した吸着層に対して、マイクロ波プラズマによりプラズマ処理することにより成膜されている。
【００３８】
次に、この発明の一実施形態に係る半導体素子の製造方法に用いられるプラズマ処理装置の構成および動作について説明する。
【００３９】
図２は、この発明の一実施形態に係る半導体素子の製造方法に用いられるプラズマ処理装置の要部を示す概略断面図である。また、図３は、図２に示すプラズマ処理装置に含まれるスロットアンテナ板を下方側、すなわち、図２中の矢印ＩＩＩの方向から見た図である。なお、図２において、理解の容易の観点から、部材の一部のハッチングを省略している。
【００４０】
図２および図３を参照して、プラズマ処理装置３１は、その内部で被処理基板Ｗにプラズマ処理を行う処理容器３２と、処理容器３２内にプラズマ処理用の反応ガスを供給するプラズマ処理用ガス供給部３３と、その上に被処理基板Ｗを保持する円板状の保持台３４と、処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、プラズマ処理装置３１全体を制御する制御部（図示せず）とを備える。制御部は、プラズマ処理用ガス供給部３３におけるガス流量、処理容器３２内の圧力等、プラズマ処理装置３１全体の制御を行なう。
【００４１】
処理容器３２は、保持台３４の下方側に位置する底部４１と、底部４１の外周から上方向に延びる側壁４２とを含む。側壁４２は、略円筒状である。処理容器３２の底部４１には、その一部を貫通するように排気用の排気孔４３が設けられている。処理容器３２の上部側は開口しており、処理容器３２の上部側に配置される蓋部４４、後述する誘電体窓３６、および誘電体窓３６と蓋部４４との間に介在するシール部材としてのＯリング４５によって、処理容器３２は密封可能に構成されている。
【００４２】
プラズマ処理用ガス供給部３３は、被処理基板Ｗの中央に向かってガスを吹付ける第一のプラズマ処理用ガス供給部４６と、被処理基板Ｗの外側からガスを吹付ける第二のプラズマ処理用ガス供給部４７とを含む。第一のプラズマ処理用ガス供給部４６は、誘電体窓３６の径方向中央であって、保持台３４と対向する対向面となる誘電体窓３６の下面４８よりも誘電体窓３６の内方側に後退した位置に設けられている。第一のプラズマ処理用ガス供給部４６は、第一のプラズマ処理用ガス供給部４６に接続されたガス供給系４９により流量等を調整しながらプラズマ処理用ガスを供給する。第二のプラズマ処理用ガス供給部４７は、側壁４２の上部側の一部において、処理容器３２内にプラズマ処理用ガスを供給する複数のプラズマ処理用ガス供給孔５０を設けることにより形成されている。複数のプラズマ処理用ガス供給孔５０は、周方向に等配に設けられている。第一のプラズマ処理用ガス供給部４６および第二のプラズマ処理用ガス供給部４７には、同じ反応ガス供給源から同じ種類のプラズマ処理用ガスが供給される。
【００４３】
保持台３４は、静電チャック（図示せず）によりその上に被処理基板Ｗを保持可能である。また、保持台３４は、内部に設けられた温度調整機構（図示せず）により所望の温度に設定可能である。保持台３４は、底部４１の下方側から垂直上方に延びる絶縁性の筒状支持部５１に支持されている。上記した排気孔４３は、筒状支持部５１の外周に沿って処理容器３２の底部４１の一部を貫通するように設けられている。環状の排気孔４３の下方側には排気管（図示せず）を介して排気装置（図示せず）が接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器３２内を所定の圧力まで減圧することができる。
【００４４】
プラズマ発生機構３９は、処理容器３２外に設けられており、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器３５と、保持台３４と対向する位置に配置され、マイクロ波発生器３５により発生させたマイクロ波を処理容器３２内に導入する誘電体窓３６と、複数のスロット孔４０が設けられており、誘電体窓３６の上方側に配置され、マイクロ波を誘電体窓３６に放射するスロットアンテナ板３７と、スロットアンテナ板３７の上方側に配置され、後述する同軸導波管５６により導入されたマイクロ波を径方向に伝播する誘電体部材３８とを含む。
【００４５】
マッチング機構５３を有するマイクロ波発生器３５は、モード変換器５４および導波管５５を介して、マイクロ波を導入する同軸導波管５６の上部に接続されている。例えば、マイクロ波発生器３５で発生させたＴＥモードのマイクロ波は、導波管５５を通り、モード変換器５４によりＴＥＭモードへ変換され、同軸導波管５６を伝播する。マイクロ波発生器３５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
【００４６】
誘電体窓３６は、略円板状であって、誘電体で構成されている。誘電体窓３６の下面４８の一部には、導入されたマイクロ波による定在波の発生を容易にするためのテーパ状に凹んだ環状の凹部５７が設けられている。この凹部５７により、誘電体窓３６の下部側にマイクロ波によるプラズマを効率的に生成することができる。なお、誘電体窓３６の具体的な材質としては、石英やアルミナ等が挙げられる。
【００４７】
スロットアンテナ板３７は、薄板状であって、円板状である。複数の長孔状のスロット孔４０については、図３に示すように、一対のスロット孔４０が略ハの字状に直交するように設けられており、一対をなしたスロット孔４０が周方向に所定の間隔を開けて設けられている。また、径方向においても、複数の一対のスロット孔４０が所定の間隔を開けて設けられている。
【００４８】
マイクロ波発生器３５により発生させたマイクロ波は、同軸導波管５６を通って、誘電体部材３８に伝播され、スロットアンテナ板３７に設けられた複数のスロット孔４０から誘電体窓３６に放射される。誘電体窓３６を透過したマイクロ波は、誘電体窓３６の直下に電界を生じさせ、処理容器３２内にプラズマを生成させる。すなわち、プラズマ処理装置３１において処理に供されるマイクロ波プラズマは、上記した構成のスロットアンテナ板３７および誘電体部材３８を含むラジアルラインスロットアンテナ（ＲＬＳＡ：Ｒａｄｉａｌ  Ｌｉｎｅ  Ｓｌｏｔ  Ａｎｔｅｎａ）により生成されている。
【００４９】
図４は、プラズマ処理装置３１においてプラズマを発生させた際の処理容器３２内における誘電体窓３６の下面４８からの距離とプラズマの電子温度との関係を示すグラフである。図５は、プラズマ処理装置３１においてプラズマを発生させた際の処理容器３２内における誘電体窓３６の下面４８からの距離とプラズマの電子密度との関係を示すグラフである。
【００５０】
図４および図５を参照して、誘電体窓３６の直下の領域、具体的には、一点鎖線で示すおおよそ１０ｍｍ程度までの領域２６は、いわゆるプラズマ生成領域と呼ばれる。この領域２６においては、電子温度が高く、電子密度が１×１０１２ｃｍ−３よりも大きい。一方、二点鎖線で示す１０ｍｍを越える領域２７は、プラズマ拡散領域と呼ばれる。この領域２７においては、電子温度が１．０〜１．３ｅＶ程度、少なくとも１．５ｅＶよりも低く、電子密度が１×１０１２ｃｍ−３程度、少なくとも１×１０１１ｃｍ−３よりも高い。プラズマ処理装置３１の処理容器３２内においては、マイクロ波により励起され、このようなプラズマの状態となっている。そして、後述する被処理基板Ｗに対するプラズマ処理は、プラズマ拡散領域で行なわれる。すなわち、プラズマ処理工程は、被処理基板の表面近傍において、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０１１ｃｍ−３よりも高いマイクロ波プラズマを用いた処理である。
【００５１】
次に、図１〜図６、表１および上記したプラズマ処理装置３１を用いて、絶縁膜を含む半導体素子を製造する方法について説明する。図６は、図２等に示すプラズマ処理装置を用いて被処理基板の成膜を行う際の代表的な処理の工程を示すフローチャートである。表１は、処理の流れおよびその処理条件を示すテーブルである。なお、後述するプラズマ処理時における保持台３４の温度は、例えば、３００〜４００℃の間の任意の温度が選択される。
【００５２】
【表１】
2011033987.tif 000003
【００５３】
表１および図１〜図６を参照して、まず、保持台３４上に半導体素子の基となる被処理基板Ｗを静電チャックにより保持させる。
【００５４】
次に、被処理基板Ｗ上に成膜ガスを吸着させる（図６（Ａ））。ここでは、例えば、処理容器３２内を表１に示す圧力とし、被処理基板Ｗに対して成膜ガスを供給することにより行なわれる。ここで、成膜ガスの供給については、プラズマ処理用ガス供給部３３を用いる。この場合、シリコン原子を含む成膜ガスとして、表１に示すように、ＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）を含む成膜ガスをプリカーサとして供給する。
【００５５】
その後、表１のステップ（Ｂ）へ進み、余剰に吸着した成膜ガスを除去するために第一の排気工程として、処理容器３２内の排気を行う（図６（Ｂ））。処理容器３２内の排気は、排気孔４３および排気装置等を用いて行なう。
【００５６】
排気後、表１のステップ（Ｃ）へ進み、マイクロ波によるプラズマ処理を行う（図６（Ｃ））。具体的には、プラズマ処理用ガス供給部３３からプラズマ励起用のガスおよび反応ガスを含むプラズマ処理用ガスを処理容器３２内に供給する。この場合の反応ガスは、酸素ガスである。そして、処理容器３２内においてプラズマ発生機構３９によりプラズマを生成し、吸着ガス層に対して、マイクロ波によるプラズマ処理を行う。この場合のマイクロ波励起の酸素ラジカルによるプラズマ処理により、シリコン酸化膜が形成される。なお、この場合の保持台３４の温度は、４００℃としている。
【００５７】
プラズマ処理が終了した後、表１のステップ（Ｄ）へ進み、第二の排気工程として、未反応の反応ガス等を除去するために処理容器３２内を排気する（図６（Ｄ））。このステップ（Ａ）〜ステップ（Ｄ）の一連の流れを、所望の膜厚となるまで繰り返す。なお、実際の膜厚としては、例えば、膜厚１ｎｍ〜５００ｎｍが選択される。このようにして、被処理基板Ｗに対するシリコン酸化膜の成膜を行なう。その後、被処理基板Ｗに対して、所望の箇所のエッチング等を繰り返し、図１に示すような半導体素子を製造する。なお、このような処理を、ＲＬＳＡを用いたＰＥ−ＡＬＤ処理という。
【００５８】
ここで、ガス吸着工程において、保持台３４上、具体的には、保持台３４上に保持された被処理基板Ｗ上に小容積領域を形成し、この小容積領域において、ガス吸着工程を行なってもよい。この場合、例えば、被処理基板Ｗを覆う程度の大きさであって、保持台３４の上方側に配置可能であり、成膜ガスを被処理基板Ｗ上へ供給可能なヘッド部を有するガス供給機構を準備する。そして、ガス供給工程においては、ヘッド部を被処理基板Ｗがその上に保持された保持台３４の上方側に移動させて、処理容器３２全体よりも小さい小容積領域を形成する。そして、保持台３４とヘッド部との間に形成される領域に成膜ガスを供給し、表１のステップ（Ａ）に示す圧力とする。
【００５９】
ここで、このような機構を設けた場合の圧力の調整について説明する。図７は、処理容器全体におけるガス流量と所定の圧力に到達するまでの到達時間との関係を示すグラフである。図８は、保持台３４とヘッド部との間に形成される小容積領域におけるガス流量と所定の圧力に到達するまでの到達時間との関係を示すグラフである。図７および図８中、縦軸は、到達時間（秒）を示し、横軸は、ガス流量（ｓｃｃｍ）を示す。なお、ガス流量は、Ａｒ（アルゴン）ガス換算で示している。図７および図８に示すグラフは、１Ｔｏｒｒから３Ｔｏｒｒに昇圧する場合のグラフである。図７に示す場合において、処理容器３２全体の容積は、約５４リットルである。図８に示す場合において、保持台３４とヘッド部との間に形成される小容積領域の容積は、約０．７５リットルである。
【００６０】
図７および図８を参照して、いずれのガス流量においても、３Ｔｏｒｒに到達するまでに要する時間は、図８に示す場合の方が、大幅に短くなっていることが把握できる。すなわち、このような機構を設けることにより、スループットの大幅な向上を図ることができる。また、処理容器の内壁面が成膜ガスに曝されることがなくなるため、内壁面のクリーニング工程の省略や低減を図ることができ、さらに、処理容器の内壁面に形成される成膜ガスの反応生成物に起因するパーティクルの問題も低減することができる。なお、このようなヘッド部については、効率的なプラズマ処理を行うため、プラズマ処理時においては、保持台３４の上方側から避けた位置に退避させるよう構成することが好ましい。
【００６１】
また、上記したプラズマ処理工程においては、処理容器内の圧力をできるだけ低くすることが好ましい。具体的には、例えば、処理容器内の圧力を２００ｍＴｏｒｒ以下とするようにする。こうすることにより、より高品質な膜を形成することができる。なお、マイクロ波によるプラズマ処理工程においては、数百ｍＴｏｒｒの圧力で処理を行っているが、数ｍＴｏｒｒ〜数十ｍＴｏｒｒ程度の圧力でプラズマを生成するＩＣＰ等の圧力よりも高いものである。このような高い圧力でプラズマ処理を行うことは、成膜プロセルにおけるスループットの観点からも非常に効率的なものとなる。
【００６２】
なお、上記した成膜方法は、半導体素子に形成される素子分離領域（ＳＴＩ：Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）におけるライナー膜を形成する場合にも有効に適用される。図９は、素子分離領域付近を示す拡大断面図である。
【００６３】
図９を参照して、素子分離領域８１においては、シリコン基板８２の主表面から下方側に凹んだトレンチと呼ばれる溝を形成し、このトレンチを、絶縁性を有する部材で穴埋めするようにして形成される。
【００６４】
素子分離領域８１の形成工程としては、所定の箇所においてシリコン基板８２の主表面８３から下方側に凹んだ溝状のトレンチ８４を形成する。そして、このトレンチ８４を、絶縁性を有する部材によって埋める。このようにして素子分離領域８１を形成する。
【００６５】
この場合、界面、具体的には、シリコン基板８２とトレンチ８４内に埋め込まれる絶縁物との境界面の絶縁性を高めるために、まず、トレンチ８４の表面８５にライナー膜８６と呼ばれる絶縁性のシリコン酸化物の層を形成する。次に、トレンチ８４を埋めるようにして、絶縁性の埋め込み膜８７を埋めこむ。このようなライナー膜８６は、高い絶縁性および優れたステップカバレージが要求される。このようなライナー膜８６を形成する場合にも有効に利用される。
【００６６】
図１０は、ＲＬＳＡを用いたＰＥ−ＡＬＤで処理を行ったライナー膜の断面を拡大して示す顕微鏡写真であり、アスペクト比が約６の場合を示す。図１１は、ＲＬＳＡを用いたＰＥ−ＡＬＤで処理を行ったライナー膜の断面を拡大して示す顕微鏡写真であり、アスペクト比が約３の場合を示す。なお、図１０中の矢印Ｂ１で示す部分および図１１中の矢印Ｂ２で示す部分が、上記した図９に示すライナー膜に相当する。図１０においては、トレンチの幅が７７．２ｎｍであり、トレンチの深さが４４９．５ｎｍであるので、アスペクト比は、５．８となる。また、図１１においては、トレンチの幅が１７０．０ｎｍであり、トレンチの深さが５８１．７ｎｍであるので、アスペクト比は、３．４となる。
【００６７】
図１０および図１１を参照して、アスペクト比が約６の場合も約３の場合も、トレンチが完全に覆われ、トレンチの最深部までライナー膜による成膜がなされていることが把握できる。
【００６８】
次に、このようにして成膜された膜の膜質について説明する。図１２は、熱ＣＶＤ法における比較対象として９５０℃でＷＶＧ（Ｗａｔｅｒ  Ｖａｐｏｒ  Ｇｅｎｅｒａｔｏｒ）により成膜されたＷＶＧ膜、ＲＬＳＡを用いたマイクロ波プラズマＣＶＤでＴＥＯＳガス（テトラエトキシシランガス）により成膜されたＴＥＯＳ−ＣＶＤ膜、ＲＬＳＡを用いたＰＥ−ＡＬＤによる低圧酸化により成膜されたＲＬＳＡ−ＡＬＤ低圧酸化膜、ＲＬＳＡを用いたＰＥ−ＡＬＤによる中圧酸化により成膜されたＲＬＳＡ−ＡＬＤ中圧酸化膜のＨ２Ｏ（水）のＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）積算値を示す図である。縦軸は、２５℃から８００℃までの脱ガス量のＴＤＳ積算値をイオン電流強度（Ａ）で示している。この値が低ければ、膜中の不純物の量が少なく、良質な膜であることが示される。ここで、低圧酸化膜とは、処理容器内の圧力を１５０ｍＴｏｒｒとして成膜したものを示し、中圧酸化膜とは、処理容器内の圧力を３８０ｍＴｏｒｒとして成膜したものを示す。なお、ＲＬＳＡ−ＡＬＤ低圧酸化膜およびＲＬＳＡ−ＡＬＤ中圧酸化膜におけるプラズマ処理時の保持台の温度については、３００〜３７０℃の
範囲内としている。
【００６９】
図１２を参照して、脱ガス量の積分値について、ＷＶＧ膜の値は約３．０×１０−８であり、ＲＬＳＡ−ＡＬＤ低圧酸化膜の値はほぼ同等の値、ＲＬＳＡ−ＡＬＤ中圧酸化膜の値は３．０×１０−８よりも高いが３．５×１０−８よりも低い値である。これに対して、ＴＥＯＳ−ＣＶＤ膜の値は、約３．５×１０−８である。すなわち、ＲＬＳＡ−ＡＬＤ低圧酸化膜については、ＷＶＧ膜と同等の良質な膜であり、ＲＬＳＡ−ＡＬＤ中圧酸化膜は、ＴＥＯＳ−ＣＶＤ膜よりも良質な膜であることが把握できる。
【００７０】
図１３は、０．５％ＨＦ（フッ酸）におけるエッチングレートの比を示す図である。縦軸は、エッチングレート（Å／分）である。エッチングレートについても、膜中にカーボン等の不純物を含まない限りにおいて、エッチングレートの値が低い程、良質な膜と言える。
【００７１】
図１３において、エッチングレートは、ＷＶＧ膜の値が２０程度であって最も良好であり、ＲＬＳＡ−ＡＬＤ低圧酸化膜の値およびＲＬＳＡ−ＡＬＤ中圧酸化膜の値はそれぞれ、３０を超える程度である。一方、ＴＥＯＳ−ＣＶＤ膜の値は、３５よりも大きくなり、ＲＬＳＡ−ＡＬＤ膜は、少なくともＴＥＯＳ−ＣＶＤ膜よりも良質な膜であることが把握できる。
【００７２】
図１４は、各膜のＱ−ＳＩＭＳ（Ｑｕａｄｒｕｐｏｌｅ−Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｏｒｙ）の値を示すグラフである。図１４において、縦軸は、相対２次イオン強度（個）を示し、横軸は、表面からの深さ（ｎｍ）を示す。図１４を参照すると、成膜された膜の深さ方向の領域を図１４中の領域Ｚで示すが、いずれの膜についても、膜中に炭素の取り込みがないことが把握できる。
【００７３】
図１５は、フラットＭＯＳを用いて算出した各膜におけるいわゆるＩ−Ｖカーブを示すグラフである。ここで、フラットＭＯＳの簡単な構成について説明する。図１６は、フラットＭＯＳを模式的に示す概略断面図である。図１６を参照して、フラットＭＯＳ７６は、上層にポリ電極層７７、中層にゲート酸化膜７８、下層にシリコン基板７９という構成である。このようなフラットＭＯＳ７６を用いて、図１５に示すＩ−Ｖカーブを導出した。図１５については、ＥＯＴ換算で７ｎｍの膜厚領域において、印加する電界の大きさを変化させた場合の電流特性（Ｊ）である。図１５においては、ＲＬＳＡ−ＡＬＤ低圧酸化膜およびＲＬＳＡ−ＡＬＤ低圧酸化膜に加え、比較対象として、ＷＶＧ膜、成膜温度を７８０℃としたＨＴＯ（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜、ＨＴＯ膜を窒素雰囲気中９００℃で１５分アニール処理したＨＴＯアニール処理膜、ＴＥＯＳ−ＣＶＤ膜の場合を図示している。
【００７４】
図１５を参照して、−９ＭＶ／ｃｍよりも低い場合、ＲＬＳＡ−ＡＬＤ低圧酸化膜およびＲＬＳＡ−ＡＬＤ低圧酸化膜の値は、ＷＶＧ膜と比較して若干高いがほぼ同等であり、ＨＴＯ膜、ＨＴＯアニール処理膜、およびＴＥＯＳ−ＣＶＤ膜よりも非常に低い。すなわち、Ｉ−Ｖカーブにおいても、ＲＬＳＡ−ＡＬＤ膜は、良好な膜質であることが把握できる。
【００７５】
次に、フラットＭＯＳによる各膜におけるＱｂｄをＷｅｉｂｕｌｌプロットしたグラフを、図１７に示す。図１７は、Ｑｂｄ（Ｃ／ｃｍ２）（ＣＣＳ（Ｃｏｎｓｔａｎｔ  Ｃｕｒｒｅｎｔ  Ｓｔｒｅｓｓ）＝−０．１Ａ／ｃｍ２）の測定結果をＷｅｉｂｕｌｌプロットしたものである。図１７を参照して、ＲＬＳＡ−ＡＬＤ低圧酸化膜については、プロットされた値がＷＶＧ膜の値とほとんど同等であり、縦軸が−１．５、少なくとも−０．５からはＱｂｄの値がＷＶＧ膜の場合よりも高い値となっている。さらに、ＲＬＳＡ−ＡＬＤ低圧酸化膜のグラフの形状が、縦方向に真直ぐに延びた形状である。すなわち、非常に良質な膜であることが把握できる。また、ＲＬＳＡ−ＡＬＤ中圧酸化膜についても、プロットされた値について、縦軸が０からはＱｂｄの値がＷＶＧ膜の場合よりも高い値となっている。さらに、ＲＬＳＡ−ＡＬＤ中圧酸化膜のグラフの形状が、おおよそ縦方向に真直ぐに延びた形状である。すなわち、このグラフからもＲＬＳＡ−ＡＬＤ膜が良好な膜であることが把握できる。
【００７６】
次に、ＷＶＧ膜、ＨＴＯ膜、ＨＴＯアニール処理膜、ＴＥＯＳ−ＣＶＤ膜、およびＲＬＳＡ−ＡＬＤ低圧酸化膜の膜中の固定電荷密度Ｑｓｓ／ｑ（ｃｍ−２）の算出値を図１８に示す。これらの算出には、Ｓｉ基板上に堆積させた被評価絶縁膜上にＮ＋Ｐｏｌｙシリコン電極を形成し、これに対して実際のＬＳＩ製造工程で用いられるＨ２シンター（４００℃）を施して作製したサンプルに対して、高周波ＣＶ測定およびＱＳＣＶ（Ｑｕａｓｉ−Ｓｔａｔｉｃ  ＣＶ）測定の２つの電気的な測定であるＣ−Ｖ測定を実施して、理論Ｃ−Ｖ曲線との比較からその値を求めた。図１８においては、各膜の平均値、最大値、および最小値を示している。このＱｓｓ／ｑ値は、その値が高ければ、膜中の固定電荷量が多く、リークが起こりやすいことを示している。図１８を参照して、ＨＴＯ膜は全体的に最も高く、ＷＶＧ膜がＱｓｓ／ｑ値に関して良好である。ここで、ＲＬＳＡ−ＡＬＤ低圧酸化膜の膜中の固定電荷密度（Ｑｓｓ／ｑ）は、平均値で２．１×１０１１（ｃｍ−２）程度であり、最大値でも、２．４×１０１１（ｃｍ−２）程度である。すなわち、ＲＬＳＡ−ＡＬＤ低圧酸化膜の膜中の固定電荷密度Ｑｓｓ／ｑの値は、２．５×１０１１（ｃｍ−２）以下であり、平均値、最大値、および最小値のいずれもＷＶＧ膜の値よりも低く、リーク特性が優れている。
【００７７】
次に、図１８に示す各膜において、算出される界面準位密度Ｄｉｔ（ｃｍ−２ｅＶ−１）の値を図１９に示す。このＤｉｔ値においても、その値が低い方が、リーク特性が良好で優れた膜であることを示す。図１９を参照して、この場合については、ＷＶＧ膜は、最大値および最小値の差が大きく、さらにＨＴＯ膜よりも良くないが、ＲＬＳＡ−ＡＬＤ低圧酸化膜は、最大値および最小値の差が小さく、かつその値が小さい。具体的には、ＲＬＳＡ−ＡＬＤ低圧酸化膜の界面準位密度Ｄｉｔ（ｃｍ−２ｅＶ−１）の値は、最大値でも、５．０×１０１０（ｃｍ−２ｅＶ−１）以下である。したがって、界面準位密度Ｄｉｔについても、ＲＬＳＡ−ＡＬＤ膜が優れていることが把握できる。
【００７８】
以上より、このような成膜方法によると、被処理基板が高いアスペクト比や、例えば、５０ｎｍ程度の微細な段差を有する形状であっても、被処理基板上に成膜ガスを吸着させて被処理基板上に吸着層を形成することにより、上記した形状を完全に覆うように成膜することができる。さらに、マイクロ波プラズマによりプラズマ処理を行っているため、成膜時におけるプラズマダメージを大きく低減することができる。したがって、このような成膜方法によると、高品質な膜を形成することができる。
【００７９】
また、このような成膜方法によると、半導体素子において高い絶縁性を有するシリコン酸化膜を低温で成膜することができる。そうすると、製造工程の順序の制約による問題等を回避することができる。
【００８０】
また、このようにして成膜された絶縁膜は、絶縁性能に優れている。
【００８１】
また、このようにして成膜された絶縁膜を備える半導体素子は、絶縁性能の優れている絶縁膜を備えるため、高品質である。
【００８２】
なお、上記の実施の形態においては、処理容器内の圧力をできるだけ低く、具体的には２００ｍＴｏｒｒ以下とすることが好ましいとしたが、ＴＺＤＢ（Ｔｉｍｅ  Ｚｅｒｏ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ：瞬時絶縁破壊）の観点からは、処理容器内の圧力を３８０ｍＴｏｒｒの中圧程度、例えば、４００ｍＴｏｒｒ以下とすることにしてもよい。すなわち、この発明に係る成膜方法は、被処理基板に成膜を行なう成膜方法であって、被処理基板上に成膜ガスを吸着させ、被処理基板上に吸着層を形成するガス吸着工程と、ガス吸着工程の後に、マイクロ波プラズマを用い、吸着層に対してプラズマ処理を行う工程とを含み、プラズマ処理工程は、４００ｍＴｏｒｒ以下の圧力下で行なわれるようにする。
【００８３】
これについて、具体的に説明する。図２０は、図１６に示すフラットＭＯＳのキャパシタにおけるＴＺＤＢの測定箇所を示している。測定箇所は、図２０においてハッチングで示した５６箇所の領域である。
【００８４】
図２１は、図２０で示した領域を測定した場合の各膜におけるＴＺＤＢ特性を示すグラフである。図２１において、縦軸は、収率（％）を示し、横軸は、キャパシタ領域（ｃｍ２）、すなわち、フラットＭＯＳキャパシタが形成されている部分の面積を示す。図２１におけるＴＺＤＢ特性の試験条件としては、膜厚７３ÅのフラットＭＯＳキャパシタにおいて、絶縁破壊電界として−９ＭＶ（メガボルト）／ｃｍの電界をかけた際に、電流密度Ｊｇが１．０×１０−３Ａ／ｃｍ２以上のものを、絶縁破壊したものとして判断した。ここで、収率とは、全体における絶縁破壊しなかったものの比率である。なお、実用されるキャパシタ領域としては、上記したグラフの横軸で示すレベルよりも非常に小さいレベル、例えば、縦横の長さが４０ｎｍ×４０ｎｍのレベルである。
【００８５】
図２１を参照して、ＷＶＧ膜は、キャパシタ領域が０．２５ｃｍ２程度に広くなったとしても、収率は１００％に近いが、ＲＬＳＡ−ＡＬＤ中圧酸化膜についても同様に、キャパシタ領域が０．２５ｃｍ２程度に広くなったとしても、収率が１００％に近いものとなっている。すなわち、ＴＺＤＢ特性においては、ＷＶＧ膜とＲＬＳＡ−ＡＬＤ中圧酸化膜は同等である。ＲＬＳＡ−ＡＬＤ低圧酸化膜についても、収率が９０％よりも高く、少なくとも、ＴＥＯＳ−ＣＶＤ膜よりも優れたレベルである。なお、ＨＴＯ膜については、キャパシタ領域が０．２５ｃｍ２の場合、収率は０となり、ＨＴＯアニール処理膜についても、６０％程度である。
【００８６】
これについては、以下のように考えられる。すなわち、成膜のベースとなる基板にＣＯＰ（Ｃｒｙｓｔａｌ  Ｏｒｉｇｉｎａｔｅｄ  Ｐａｒｔｉｃｌｅ：結晶欠陥）が存在した場合、その部分を起点として絶縁破壊が生じる。ここで、この発明に係る成膜方法によると、非常に小さな領域であるＣＯＰの部分についても、ＡＬＤによる成膜が確実に行なわれ、ほぼ完全に成膜のベースとなる基板を覆って成膜することができ、その結果、ＴＺＤＢ特性が良好になっていると考えられる。
【００８７】
このような成膜方法によると、ゲート絶縁膜のような比較的広い面積において高い絶縁性能が求められるような場合、有効に利用されるものである。すなわち、絶縁膜は、被処理基板上に形成されるゲート絶縁膜用の絶縁膜であって、被処理基板上に成膜ガスを吸着させて被処理基板上に吸着層を形成し、形成した吸着層に対して、４００ｍＴｏｒｒ以下の圧力下で、マイクロ波プラズマによりプラズマ処理することにより成膜される。このような絶縁膜は、絶縁性において非常に優れている。
【００８８】
なお、上記の実施の形態において、保持台を上下方向および左右方向の少なくともいずれか一方側に移動可能なように構成することにしてもよい。こうすることにより、より効率的に、ガス吸着工程を行うことができる。例えば、ガス吸着工程においては、保持台を上方側に移動させて、保持台上の領域の容積を小さくする。このようにしてガス吸着を行なうことにより、供給する成膜ガスの供給量を少なくすることができる。また、圧力調整も短時間で行うことができる。このようにして、ガス吸着工程の効率化を図ることができる。この場合、プラズマ処理工程時においては、保持台を下方側に移動させて、保持台をプラズマ拡散領域に配置させてプラズマ処理を行う。
【００８９】
また、プラズマ処理装置が上記したヘッド部を有するガス供給機構を備える場合、マイクロ波プラズマを常に生成した状態としておいてもよい。そして、ガス吸着工程においては、ヘッド部を保持台の上方側の領域に配置させてガス吸着を行う。一方、プラズマ処理時においては、ヘッド部を保持台の上方側の領域から退避させ、被処理基板をプラズマ拡散領域に配置させ、そのままプラズマ処理を行うようにしてもよい。こうすることにより、さらなるスループットの向上等を図ることができる。
【００９０】
また、上記の実施の形態において、ガス吸着工程とプラズマ処理工程の間の排気工程や、プラズマ処理工程の後の排気工程を、必要に応じて省略することとしてもよい。
【００９１】
なお、上記の実施の形態においては、吸着ガスに酸素ラジカルによるプラズマ処理を行って、シリコン酸化膜を成膜する場合について説明したが、これに限らず、基板上の吸着ガスに窒素ラジカル等によりプラズマ処理を行って、窒化膜を形成する場合についても適用される。すなわち、上記したガス吸着工程の後に、窒化物を含むガス、例えば、Ｎ２ガスを処理容器内に供給してプラズマ処理を行い、シリコン窒化膜を形成する。このような場合についても適用される。
【００９２】
また、窒化膜としてシリコン窒化膜を形成する場合には、成膜ガスとしてＳｉ２Ｃｌ６（ヘキサクロルジシラン）やＳｉＨ２Ｃｌ２（ジクロルシラン）等のシリコンのハロゲン化物を含むガスを用いてもよい。また、Ｎ２ガスやＮＨ３ガス等の窒素を含むガスを用いてプラズマ処理を行ってもよい。
【００９３】
また、上記の実施の形態においては、成膜ガスとしてＢＴＢＡＳを含むガスを用いることとしたが、もちろんシリコンを含有する他のガスを用いても構わない。また、プラズマ処理においても、酸素ガス以外のガスを用いることも可能である。
【００９４】
なお、上記の実施の形態においては、素子分離領域においてトレンチを形成し、穴埋め絶縁膜によりトレンチを埋める前にトレンチの表面に形成されるライナー膜を形成する場合について説明したが、これに限らず、例えば、ＭＯＳトランジスタにおけるゲート酸化膜や他の絶縁層、例えば、層間絶縁膜やゲート側壁部の形成に適用してもよい。さらに、ＣＣＤやＬＳＩ等においても、もちろん有効に適用される。すなわち、被処理基板に成膜ガスを供給して吸着層を形成するガス吸着工程とマイクロ波プラズマによるプラズマ処理工程を組み合わせて行う全ての成膜プロセスに適用される。
【００９５】
具体的な膜としては以下のものが挙げられる。すなわち、ゲート絶縁膜として、ＳｉＯ２、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のトレンチキャパシターとして、ＳｉＯ２、ＨｆＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＦｉｎＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の３Ｄデバイスのゲート酸化膜として、ＳｉＯ２、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）ナノラミネートとして、ＨｆＯ２、Ｔａ２Ｏ５、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＵＶブロックレイヤーとしてＺｎＯ、ＴｉＯ２、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子としてアルミナ絶縁膜であるＡｌ２Ｏ３、オプティカルデバイスや太陽電池等として、ＡｌＴｉＯ、ＳｎＯ２、ＺｎＯ、圧電素子としてＺｎＯ等が挙げられる。
【００９６】
なお、上記の実施の形態においては、同じ処理容器内でシリコン酸化膜を形成し、プラズマ処理を行うこととしたが、これに限らず、シリコン酸化膜を形成する工程と、プラズマ処理を行う工程とを異なる処理容器において行うこととしてもよい。
【００９７】
また、上記の実施の形態においては、スロットアンテナ板を用いたＲＬＳＡによるマイクロ波によりプラズマ処理を行うこととしたが、これに限らず、くし型のアンテナ部を有するマイクロ波プラズマ処理装置を用いてもよい。
【００９８】
なお、上記の実施の形態においては、プラズマ処理は、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０１１ｃｍ−３よりも高いマイクロ波プラズマを用いた処理としたが、これに限らず、例えば、プラズマの電子密度が１×１０１１ｃｍ−３よりも低い領域においても適用される。
【００９９】
また、上記の実施の形態においては、シリコン酸化膜等の絶縁膜を成膜する場合について説明したが、これに限らず、導電膜を成膜する場合についても適用される。  以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
【産業上の利用可能性】
【０１００】
この発明に係る成膜方法、半導体素子の製造方法、絶縁膜、および半導体素子は、高い絶縁性能および優れたステップカバレッジが要求される場合に、有効に利用される。
【符号の説明】
【０１０１】
１１  ＭＯＳ型半導体素子、１２，７９，８２  シリコン基板、１３，８１  素子分離領域、１４ａ  ｐ型ウェル、１４ｂ  ｎ型ウェル、１５ａ  高濃度ｎ型不純物拡散領域、１５ｂ  高濃度ｐ型不純物拡散領域、１６ａ  ｎ型不純物拡散領域、１６ｂ  ｐ型不純物拡散領域、１７，７８  ゲート酸化膜、１８  ゲート電極、１９  ゲート側壁部、２１  絶縁膜、２２  コンタクトホール、２３  穴埋め電極、２４  メタル配線層、２６，２７  領域、３１  プラズマ処理装置、３２  処理容器、３３，４６，４７  プラズマ処理用ガス供給部、３４  保持台、３５  マイクロ波発生器、３６  誘電体窓、３７  スロットアンテナ板、３８  誘電体部材、３９  プラズマ発生機構、４０  スロット孔、４１  底部、４２  側壁、４３  排気孔、４４  蓋部、４５  Ｏリング、４８  下面、４９  ガス供給系、５０  ガス供給孔、５１  筒状支持部、５３  マッチング機構、５４  モード変換器、５５  導波管、５６  同軸導波管、５７  凹部、７６  フラットＭＯＳ、７７  ポリ電極層、８３  主表面、８４  トレンチ、８５  表面、８６  ライナー膜、８７  埋め込み膜。
【図１】
2011033987.tif 000004
【図２】
2011033987.tif 000005
【図３】
2011033987.tif 000006
【図４】
2011033987.tif 000007
【図５】
2011033987.tif 000008
【図６】
2011033987.tif 000009
【図７】
2011033987.tif 000010
【図８】
2011033987.tif 000011
【図９】
2011033987.tif 000012
【図１２】
2011033987.tif 000013
【図１３】
2011033987.tif 000014
【図１４】
2011033987.tif 000015
【図１５】
2011033987.tif 000016
【図１６】
2011033987.tif 000017
【図１７】
2011033987.tif 000018
【図１８】
2011033987.tif 000019
【図１９】
2011033987.tif 000020
【図２０】
2011033987.tif 000021
【図２１】
2011033987.tif 000022
【図１０】
2011033987.tif 000023
【図１１】
2011033987.tif 000024
【国際調査報告】
2011033987.tif 000025
2011033987.tif 000026
2011033987.tif 000027
2011033987.tif 000028