(57)【要約】  被測定回路と同一の電子デバイス内に設けられ、差分部および積分部を備え、被測定回路が出力する被測定信号をΣΔＡＤ変換する測定回路であって、差分部の出力端と、積分部の入力端との間に設けられ、入力される信号のレベルを予め定められたサンプリング間隔で検出し、検出した信号レベルに応じたサンプル信号を出力するサンプル部を更に備える測定回路により、高周波の被測定信号を容易にΣΔＡＤ変換する。
2011033691.tif 000002
【特許請求の範囲】
【請求項１】
被測定回路と同一の電子デバイス内に設けられ、差分部および積分部を備え、前記被測定回路が出力する被測定信号をΣΔＡＤ変換する測定回路であって、
前記差分部の出力端と、前記積分部の入力端との間に設けられ、入力される信号のレベルを予め定められたサンプリング間隔で検出し、検出した信号レベルに応じたサンプル信号を出力するサンプル部を更に備える測定回路。
【請求項２】
量子化部およびフィードバック部を更に備え、
前記差分部は、前記被測定信号の信号レベルを、入力されるフィードバック信号に応じて減少させて、前記サンプル部に入力し、
前記積分部は、前記サンプル部が出力する前記サンプル信号の信号レベルを積分し、
前記量子化部は、前記積分部における積分値に応じたデジタル信号を出力し、
前記フィードバック部は、前記量子化部が前記デジタル信号を出力した場合に、前記デジタル信号の値に応じた信号レベルの前記フィードバック信号を、前記差分部に入力する
請求項１に記載の測定回路。
【請求項３】
量子化部、フィードバック部および誤差算出部を更に備え、
前記差分部は、前記被測定信号の信号レベルを、入力されるフィードバック信号に応じて減少させて出力し、
前記量子化部は、前記差分部が出力する信号の信号レベルに応じたデジタル信号を出力し、
前記誤差算出部は、前記差分部が出力する信号のレベルと、前記デジタル信号の値との誤差を算出し、
前記積分部は、前記誤差算出部が算出する誤差を積分し、
前記フィードバック部は、前記積分部における積分値に応じた信号レベルの前記フィードバック信号を、前記差分部に入力する
請求項１に記載の測定回路。
【請求項４】
前記サンプル部は、前記差分部の出力端と、前記誤差算出部の入力端との間に設けられる
請求項３に記載の測定回路。
【請求項５】
前記差分部が出力する信号を分岐して、前記量子化部および前記誤差算出部に入力する分岐経路を更に備え、
前記サンプル部は、前記分岐経路と、前記誤差算出部の入力端との間に設けられる
請求項３に記載の測定回路。
【請求項６】
前記サンプル部は、前記被測定信号の周期よりも大きい動作周期で、前記差分部が出力する信号レベルを検出する
請求項２から５のいずれか１項に記載の測定回路。
【請求項７】
前記量子化部は、前記サンプル部の前記動作周期と同一の周期で、前記積分部における積分結果の値を検出し、検出した値に応じたデジタル信号を出力する
請求項６に記載の測定回路。
【請求項８】
それぞれ入力される信号のレベルを取り込むアパーチャ時間が異なる、縦続接続された複数の前記サンプル部を備える
請求項２から７のいずれか１項に記載の測定回路。
【請求項９】
前記サンプル部は、それぞれのサンプリング間隔において検出した信号レベルを当該サンプリング間隔に応じた期間維持したサンプル信号を出力する
請求項１から８のいずれか１項に記載の測定回路。
【請求項１０】
前記被測定回路と、
請求項１から９のいずれか１項に記載の前記測定回路と
を備える電子デバイス。
【請求項１１】
差分部および積分部を備え、被測定信号をΣΔＡＤ変換する測定回路であって、
前記差分部の出力端と、前記積分部の入力端との間に設けられ、入力される信号のレベルを予め定められたサンプリング間隔で検出し、それぞれのサンプリング間隔において検出した信号レベルを当該サンプリング間隔に応じた期間維持したサンプル信号を出力するサンプル部を更に備える測定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測定回路および電子デバイスに関する。
【背景技術】
【０００２】
ＬＳＩ等の電子デバイス内部の回路の動作を確認するには、当該回路が出力する信号を観測することが有効である。しかし、信号の周波数が高い場合には、電子デバイスの外部に信号を引き出すときに信号波形に歪みが生じる。このため、信号自体の変化タイミング等を直接的に観測することは困難である。また、電子デバイス内部の回路における信号の変化タイミング等の動作を観測する手段として、ＥＢテスタ（Ｅｌｅｃｔｒｏｎｉｃ  Ｂｅａｍ  Ｔｅｓｔｅｒ）が知られている。【０００３】
関連する先行技術文献として、下記の非特許文献がある。
非特許文献１  永田真著、「ＳＯＣに集積されたオンチップ測定回路の設計フロー」、設計自動化会議予稿集、ｐ．４００−４０３、２００７年６月（Makoto Nagata, "On-Chip Measurements Complementary to Design Flow for Integrity on SoCs," Proc. Design Automation Conference 2007, pp. 400-403, 2007.06. ）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、ＥＢテスタ等の外部機器を用いて被試験回路の内部信号を観測する場合には、外部機器の設備投資が必要になるとともに、観測に長時間を要するという課題があった。他の測定方法として、電子デバイス内部において内部信号を低周波信号に変換する付加回路を設け、低周波信号を外部で観測することも考えられる。信号の周波数は、例えばミキサ等を用いて変換することができる。しかし、係る付加回路は回路規模が大きいので、電子デバイスのコストが増大してしまう。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の第１の態様においては、被測定回路と同一の電子デバイス内に設けられ、差分部および積分部を備え、被測定回路が出力する被測定信号をΣΔＡＤ変換する測定回路であって、差分部の出力端と、積分部の入力端との間に設けられ、入力される信号のレベルを予め定められたサンプリング間隔で検出し、検出した信号レベルに応じたサンプル信号を出力するサンプル部を更に備える測定回路を提供する。【０００６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】電子デバイス２００の構成例を示す。
【図２】サンプル部２０における各信号の波形例を示す。
【図３】測定回路１００の他の構成例を示す。
【図４】図３に関連して説明した測定回路１００における各信号の波形例を示す。
【図５】測定回路１００の他の構成例を示す。
【図６】測定回路１００の他の構成例を示す。
【図７】測定回路１００の他の構成例を示す。
【図８】測定回路１００の他の構成例を示す。
【図９】サンプル部２０の周波数特性の一例を示す。
【図１０】初段のサンプル部２０−１の入力に対する、最終段のサンプル部２０−ｎの出力の周波数特性を示す。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、電子デバイス２００の構成例を示す。電子デバイス２００は、半導体チップ等のデバイスであってよい。電子デバイス２００は、被測定回路１０８、測定回路１００、入力端子１０２、出力端子１０４、測定端子１０６を備える。
【００１０】
被測定回路１０８は、電子デバイス２００が電気機器等に実装されたときに、当該電気機器等の機能の少なくとも一部を実行する実動作回路を指す。被測定回路１０８は、入力される信号に応じて動作して、動作結果に応じた信号を出力する。
【００１１】
被測定回路１０８には、電子デバイス２００の外部から、入力端子１０２を介してパターンが入力されてよい。出力端子１０４は、被測定回路１０８が出力する信号を電子デバイス２００の外部に出力する。また、被測定回路１０８には、周期がＴｓｃｋの動作クロックＴｓｃｋが入力される。動作クロックＴｓｃｋは、電子デバイス２００の外部から入力されてよく、電子デバイス２００の内部で生成してもよい。被測定回路１０８は、動作クロックＴｓｃｋに同期して信号を出力する。
【００１２】
測定回路１００は、被測定回路１０８と同一の電子デバイス２００の内部に設けられる。測定回路１００は、被測定回路１０８が出力する被測定信号を測定して、測定結果を電子デバイス２００の外部に出力する。被測定回路１０８が出力する被測定信号を測定する場合、被測定回路１０８は、動作クロックＴｓｃｋの周期の整数倍の周期Ｆｏｕｔで、一定の信号パターンを繰り返す被測定信号を出力する。被測定回路１０８には、当該被測定信号を出力させる入力パターンが、外部の機器から入力されてよい。
【００１３】
測定回路１００は、被測定信号のナイキスト周波数よりも周波数の低い信号で、測定結果を出力する。被測定信号のナイキスト周波数は、１／（２×Ｆｏｕｔ）で表わされる。より具体的には、測定回路１００は、被測定回路１０８が出力する被測定信号を、被測定信号のナイキスト周波数よりも低い周波数でΣΔＡＤ変換することで、当該被測定信号を測定する。
【００１４】
ΣΔＡＤ変換は、ＡＤ変換における量子化誤差による雑音成分を、高周波領域に集約することができる。しかし、一般にΣΔＡＤ変換では、被測定信号の信号レベルを積分して、測定クロックの各パルスタイミングで積分値および参照レベルを比較することで、ＡＤ変換を行う。このため、ΣΔＡＤ変換においては、測定クロックの各パルス間で、被測定信号の信号レベルがそれほど変化しないことが求められる。つまり、ΣΔＡＤ変換では、測定クロックの周波数は、被測定信号の周波数よりも十分高いことが求められる。
【００１５】
これに対し測定回路１００は、被測定信号のナイキスト周波数よりも低い周波数でΣΔＡＤ変換することで、当該被測定信号を測定する。これにより、高周波の測定クロックを生成せずとも、高周波の被測定信号を容易にΣΔＡＤ変換する。
【００１６】
本例の測定回路１００は、差分部１０、サンプル部２０、積分部３０、量子化部４０、および、フィードバック部５０を備える。差分部１０、積分部３０、量子化部４０、および、フィードバック部５０は、いわゆるΣΔＡＤ変換器を構成する。差分部１０は、被測定回路１０８が出力する被測定信号の信号レベルを、フィードバック部５０から入力されるフィードバック信号ＦＢに応じて減少させて、サンプル部２０に入力する。
【００１７】
サンプル部２０は、差分部１０の出力端と、積分部３０の入力端との間に設けられる。サンプル部２０は、差分部１０から入力される信号のレベルを、予め定められたサンプリング間隔で検出する。サンプル部２０は、それぞれのサンプリング間隔において検出した信号レベルに応じたサンプル信号を出力する。本例においてサンプル部２０は、サンプルホールド回路を有する。本例のサンプル部２０は、それぞれのサンプリング間隔において検出した信号レベルを、当該サンプリング間隔に応じた期間維持したホールド信号ＨＳを、当該サンプル信号として出力する。サンプル部２０は、被測定信号の繰り返し周期Ｆｏｕｔよりも大きい動作周期で、差分部１０が出力する信号レベルを検出する。
【００１８】
一例としてサンプル部２０は、入力される信号のレベルを、測定クロックＴｃｃｋの各パルスに応じたタイミングで検出する。測定クロックＴｃｃｋは、電子デバイス２００の外部から入力されてよく、また、電子デバイス２００の内部で生成してもよい。測定クロックＴｃｃｋは、被測定信号のナイキスト周波数よりも周波数が低い。サンプル部２０は、測定クロックＴｃｃｋの各パルスに応じて検出した信号レベルを、測定クロックＴｃｃｋの次のパルスタイミングまで維持したホールド信号ＨＳを出力してよい。
【００１９】
測定クロックＴｃｃｋおよび被測定信号の繰り返し周期Ｆｏｕｔとは、下式の関係を有する。
Ｔｃｃｋ×ｍ＝Ｆｏｕｔ×ｎ＋Ｔｒｃｋ
ここで、ｍ、ｎは自然数である。これにより、測定クロックＴｃｃｋのｍサイクル毎に、測定クロックおよび被測定信号の間の相対位相がＴｒｃｋだけずれる。つまり、サンプル部２０は、測定クロックＴｃｃｋのｍサイクル毎に、Ｔｒｃｋずつタイミングをずらして被測定信号の信号レベルを検出できる。このため、測定クロックＴｃｃｋのｍサイクル毎の被測定信号のサンプリングデータを整列させることで、時間分解能Ｔｒｃｋで被測定信号を等価的にサンプリングすることができる。
【００２０】
積分部３０は、サンプル部２０が出力するホールド信号ＨＳの信号レベルを時間軸で積分する。積分部３０は、入力されるアナログ信号の信号レベルを時間軸で積分する回路である。
【００２１】
量子化部４０は、積分部３０における積分値に応じたデジタル信号を出力する。量子化部４０は、サンプル部２０の動作周期と同一の周期で、積分部３０における積分結果の値を検出し、検出した値に応じたデジタル信号を出力してよい。量子化部４０は、測定クロックＴｃｃｋの各パルスのタイミングで、当該積分値をＡＤ変換して量子化する。
【００２２】
また、フィードバック部５０は、量子化部４０がデジタル信号を出力した場合に、当該デジタル信号に応じた信号レベルのフィードバック信号ＦＢを、差分部１０に入力する。これにより、量子化部４０における量子化誤差により生じる雑音を低減する。本例のフィードバック部５０は、遅延部５２およびＤＡコンバータ５４を有する。
【００２３】
遅延部５２は、測定端子１０６と並列に設けられ、量子化部４０が出力するデジタル信号を遅延させる。遅延部５２は、測定クロックＴｃｃｋの１周期分、当該デジタル信号を遅延させてよい。遅延部５２は、測定クロックＴｃｃｋが動作クロックとして与えられるフリップフロップを有してよい。ＤＡコンバータ５４は、遅延部５２が遅延させたデジタル信号をＤＡ変換したフィードバック信号ＦＢを出力する。
【００２４】
測定回路１００は、測定端子１０６を介して測定結果を出力してよく、出力端子１０４を介して測定結果を出力してもよい。測定回路１００は、当該測定結果として、被測定信号をΣΔＡＤ変換して得られるデジタル信号を出力してよく、また、当該デジタル信号から生成したアナログ信号を出力してもよい。測定回路１００は、当該デジタル信号の予め定められた周波数以下の成分を抽出して出力してよい。この場合、測定回路１００は、デジタル信号を通過させるローパスフィルタを有してよい。
【００２５】
図２は、サンプル部２０における各信号の波形例を示す。本例では、測定クロックＴｃｃｋの周期は、被測定信号の繰り返し周期ＦｏｕｔよりもＴｒｃｋだけ大きいとする。図２の例では、Ｔｃｃｋ＝Ｆｏｕｔ＋（Ｆｏｕｔ／８）である。
【００２６】
上述したように、サンプル部２０は、測定クロックＴｃｃｋのパルスに応じて被測定信号の信号レベルをホールドしたホールド信号ＨＳを出力する。この結果、サンプル部２０は、被測定信号の周期に、ＴｒｃｋとＦｏｕｔとの比を乗じた周期のデジタル波形を出力する。図２の例では、サンプル部２０は、被測定信号の８倍の周期のデジタル波形を出力する。
【００２７】
積分部３０は、測定クロックのタイミングにおける被測定信号の信号レベルをホールドしたホールド信号ＨＳを積分するので、被測定信号の信号レベルが変動しても、測定クロックのタイミングにおける被測定信号の信号レベルに応じた積分値を出力できる。そして、量子化部４０は、当該積分値を量子化するので、測定クロックのタイミングにおける被測定信号の信号レベルに応じてデジタル信号を出力できる。
【００２８】
なお、サンプル部２０を、被測定回路１０８および差分部１０の間に設けても、低周波数の測定クロックＴｃｃｋで、被測定信号をΣΔＡＤ変換することができる。ただし、この場合のサンプル部２０は、被測定回路１０８が出力する被測定信号を直接受け取るので、被測定信号の電圧範囲の全領域にわたって動作できることが好ましい。
【００２９】
これに対し、図１に示したように、サンプル部２０を差分部１０および積分部３０の間に設けた場合、サンプル部２０には、被測定信号からフィードバック信号ＦＢを除算した信号が与えられるので、必要な動作電圧範囲を小さくすることができる。このため、サンプル部２０は、差分部１０および積分部３０の間に設けることが好ましい。
【００３０】
図３は、測定回路１００の他の構成例を示す。図３において図１と同一の符号を付した構成要素は、図１に関連して説明した対応する構成要素と同一の機能および構成を有してよい。測定回路１００は、抵抗１２、抵抗１４、差分部１０、サンプル部２０、積分部３０、量子化部４０、および、遅延部５２を有する。
【００３１】
差分部１０は、抵抗１２を介して被測定信号を受け取り、抵抗１４を介してフィードバック信号ＦＢを受け取る。差分部１０は、抵抗１２および抵抗１４を電気的に接続する接続配線であってよい。この場合、フィードバック信号ＦＢは、負の符号を有しており、差分部１０は、被測定信号と、負のフィードバック信号ＦＢとを加算する。
【００３２】
サンプル部２０は、差分部１０に対してソースが並列に接続される第１トランジスタ２２および第２トランジスタ２４、ならびに、パルス発生部２６を有する。第１トランジスタ２２および第２トランジスタ２４は、同一の特性を有するトランジスタである。
【００３３】
パルス発生部２６は、測定クロックＴｃｃｋを受け取り、測定クロックＴｃｃｋの各パルスのパルス幅を、予め定められたパルス幅に調整する。例えばパルス発生部２６は、生成すべきパルス幅に応じて測定クロックＴｃｃｋを遅延させた遅延クロックと、測定クロックとの排他的論理和を出力する。パルス発生部２６は、生成したパルスを第２トランジスタ２４のゲートに供給し、当該パルスを反転した反転パルスを第１トランジスタ２２のゲートに供給する。つまり、第１トランジスタ２２および第２トランジスタ２４は差動で動作する。
【００３４】
なお、一般に、サンプルホールド回路には、出力電圧をホールドするコンデンサが設けられるが、本例の測定回路１００では、サンプル部２０の後段に、積分部３０として機能するコンデンサ３２が設けられる。コンデンサ３２は、サンプル部２０の出力をホールドする機能も有するので、サンプル部２０はコンデンサを有さなくともよい。
【００３５】
積分部３０は、第１トランジスタ２２および第２トランジスタ２４のドレイン間に設けられるコンデンサ３２を有する。これにより、積分部３０は、サンプル回路２０が出力する電圧を積分する。
【００３６】
量子化部４０は、コンデンサ３２の両端電圧に応じたデジタル信号を出力する。本例の量子化部４０は、コンデンサ３２の両端電圧と、予め定められた参照レベルとを、測定クロックＴｃｃｋのパルスタイミングで比較する。量子化部４０は、コンデンサ３２の両端電圧が参照レベル以上となった場合にパルスを出力する１ビットのＡＤ変換器であってよい。
【００３７】
遅延部５２は、量子化部４０が出力するパルスをデータ入力端子Ｄに受け取り、測定クロックＴｃｃｋをクロック入力端子に受け取るフリップフロップを有する。遅延部５２は、量子化部４０から受け取ったパルスを、測定クロックＴｃｃｋに応じて遅延させ、出力端子Ｑから出力する。また遅延部５２は、量子化部４０から受け取ったパルスを、測定クロックＴｃｃｋに応じて遅延させ、且つ、反転させ、反転出力端子／Ｑから出力する。
【００３８】
反転出力端子／Ｑから出力されるパルスの振幅レベルは、量子化部４０における参照レベルと同一レベルであってよい。反転出力端子／Ｑは、当該反転パルスを、フィードバック信号ＦＢとして、差分部１０に入力する。
【００３９】
図４は、図３に関連して説明した測定回路１００における各信号の波形例を示す。図４において被測定信号を点線の三角波で示し、積分部３０の出力を実線の直線で示す。パルス発生部２６は、測定クロックＴｃｃｋと同一周期であり、予め定められたパルス幅の信号を出力する。
【００４０】
第２トランジスタ２４は、パルス発生部２６から入力されるパルスがＨ論理を示す間、被測定信号に応じてコンデンサ３２を充放電する。積分部３０は、コンデンサ３２の両端電圧を出力する。
【００４１】
量子化部４０は、積分部３０が出力する電圧と、参照レベルとを比較する。量子化部４０は、第２トランジスタ２４のゲートに入力される信号がＬ論理を示す期間において、当該比較を行ってよい。このような動作によっても、測定クロックのタイミングにおける被測定信号の信号レベルに応じてパルスを出力できる。
【００４２】
なお、Ｔｒｃｋ（例えば被測定信号の繰り返し周期Ｆｏｕｔと、測定クロックＴｃｃｋの周期との差）は、被測定信号の繰り返し周期Ｆｏｕｔより十分小さいことが好ましい。例えば、Ｔｒｃｋは、繰り返し周期Ｆｏｕｔの千分の１以下であってよい。Ｔｒｃｋと、被測定信号の繰り返し周期Ｆｏｕｔとの比は、一般的なΣΔＡＤ変換におけるサンプリング周期と、被測定信号の繰り返し周期Ｆｏｕｔとの比と同程度であってもよい。また、パルス発生部２６が出力するパルスの幅は、Ｔｒｃｋより大きくてよく、小さくてもよい。
【００４３】
図５は、測定回路１００の他の構成例を示す。本例の測定回路１００は、差分部１０、サンプル部２０、積分部３０、量子化部４０、フィードバック部５０、および、誤差算出部６０を有する。図５において図１または図３と同一の符号を付した構成要素は、図１または図３に関連して説明した、対応する構成要素と同一の機能および構成を有してよい。
【００４４】
差分部１０は、図１から図４に関連して説明した差分部１０と同一である。量子化部４０は、差分部１０が出力する信号の信号レベルが、予め定められた参照レベル以上となった場合にパルスを出力する。量子化部４０は、図１に関連して説明した量子化部４０と同様に、多ビットのデジタル信号を出力してもよい。この場合、フィードバック部５０は、ＤＡコンバータ５４を有してよい。
【００４５】
サンプル部２０は、量子化部４０と並列に設けられ、差分部１０が出力する信号に応じたホールド信号ＨＳを出力する。差分部１０は、分岐経路７０を介して、量子化部４０およびサンプル部２０に接続される。分岐経路７０は、差分部１０が出力する信号を分岐して、量子化部４０およびサンプル部２０に入力する。サンプル部２０に入力される信号は、サンプル部２０における処理を介して誤差算出部６０に入力される。
【００４６】
サンプル部２０の動作は、図２に関連して説明したサンプル部２０と同一であってよい。サンプル部２０および量子化部４０には、同一周期の測定クロックＴｃｃｋが入力される。
【００４７】
誤差算出部６０は、量子化部４０が出力するパルスに対応するデジタル値と、差分部１０が出力する信号のレベルとの誤差を算出する。誤差算出部６０は、量子化部４０が出力するパルスに応じて、差分部１０が出力する信号のレベルと、量子化部４０における参照レベルとの誤差に応じた電圧を算出してよい。
【００４８】
積分部３０は、誤差算出部６０が算出する誤差を積分する。積分部３０は、誤差算出部６０が出力する電圧を時間軸で積分する。フィードバック部５０は、積分部３０における積分値に応じた信号レベルのフィードバック信号ＦＢを、差分部１０に入力する。
【００４９】
本例のように、積分部３０が量子化誤差を積分する形態のΣΔＡＤ変換を行う測定回路１００においても、差分部１０および積分部３０の間にサンプル部２０を設けることで、図１から図４に関連して説明した測定回路１００と同様に、高周波の被測定信号を容易にΣΔＡＤ変換することができる。
【００５０】
図６は、測定回路１００の他の構成例を示す。本例の測定回路１００は、図５に示した測定回路１００の構成に対し、サンプル部２０を設ける位置が相違する。その他の構成は、図５に示した測定回路１００と同一であってよい。
【００５１】
本例の測定回路１００は、差分部１０の出力端と、分岐経路７０との間にサンプル部２０を有する。サンプル部２０は、差分部１０が出力する信号に応じたホールド信号ＨＳを、量子化部４０および誤差算出部６０の双方に入力する。
【００５２】
このような構成によっても、高周波の被測定信号を容易にΣΔＡＤ変換することができる。ただし、図６に示した位置にサンプル部２０を設けると、量子化部４０にホールド信号ＨＳが入力されるので、ΣΔＡＤ変換におけるループ帯域が、サンプル部２０の周波数特性により定まる。このため、図６の例においては、サンプル部２０は、通過帯域がより広い周波数特性を有することが好ましい。
【００５３】
なお、図５に示すように、サンプル部２０を、差分部１０の出力端と、誤差算出部６０の入力端との間に、量子化部４０と平行に設ける形態では、サンプル部２０の周波数特性が、ΣΔＡＤ変換におけるループ帯域に影響を与えない。このため、回路素子の配置に制限が無い場合には、サンプル部２０は、差分部１０の出力端と、誤差算出部６０の入力端との間に、量子化部４０と平行に設けることが好ましい。
【００５４】
図７は、測定回路１００の他の構成例を示す。本例の測定回路１００は、図５に示した測定回路１００の構成に対し、サンプル部２０を設ける位置が相違する。その他の構成は、図５に示した測定回路１００と同一であってよい。
【００５５】
本例の測定回路１００は、誤差算出部６０の出力端と、積分部３０の入力端との間にサンプル部２０を有する。サンプル部２０は、誤差算出部６０が出力する信号に応じたホールド信号を出力する。積分部３０は、サンプル部２０が出力するホールド信号を積分する。このような構成によっても、高周波の被測定信号を容易にΣΔＡＤ変換することができる。
【００５６】
図８は、測定回路１００の他の構成例を示す。本例の測定回路１００は、図１から図７に関連して説明したいずれかの測定回路１００の構成に対し、単体のサンプル部２０に代えて、縦続接続された複数のサンプル部２０を備える点で相違する。他の構成は、図１から図７に関連して説明したいずれかの測定回路１００と同一であってよい。図８では、図５に示した構成において、縦続接続された複数のサンプル部２０を備える測定回路１００を示す。
【００５７】
それぞれのサンプル部２０は、入力される信号のレベルを取り込むアパーチャ時間がそれぞれ異なる。サンプル部２０は、測定クロックＴｃｃｋのパルスを受け取ってからアパーチャ時間が経過するまでの期間における、被測定信号の信号レベルを平均化または積分して出力してよい。例えば、図３および図４において説明した例では、アパーチャ時間は、パルス発生部２６が出力するパルスの幅に相当する。
【００５８】
図９は、サンプル部２０の周波数特性の一例を示す。図９において横軸は周波数を示し、縦軸はゲインを示す。サンプル部２０が、上述したようにアパーチャ時間内の被測定信号の信号レベルを平均化または積分する場合、信号周期がアパーチャ時間の整数分の１となる信号については、サンプルホールド部２０の出力ゲインが０となる。
【００５９】
つまり、サンプル部２０は、信号周期がアパーチャ時間の整数分の１となる信号に対しては、いずれのタイミングでサンプルしても出力値が変化しない。このため、サンプルホールド部２０の出力ゲインは、図９に示すように、アパーチャ時間Ｔａに対応する周波数ｆａ＝１／Ｔａの整数倍の周波数で０となる。
【００６０】
図１０は、初段のサンプル部２０−１の入力に対する、最終段のサンプル部２０−ｎの出力の周波数特性を示す。アパーチャ時間がわずかずつ異なる複数のサンプル部２０を縦続接続すると、周波数特性のノッチ部分が連続するので、全体の周波数特性では、特定の周波数範囲での出力ゲインが略零となる。複数のサンプル部２０のアパーチャ時間は、それぞれのサンプル部２０のノッチ周波数が、予め定められた周波数範囲ｆａ１からｆａｎの間で均等に分布するように設定されてよい。それぞれのサンプル部２０のアパーチャ時間は変更可能であってよい。
【００６１】
このような構成により、複数のサンプル部２０を、バンドパスフィルタとしても機能させることができる。このため、例えばΣΔＡＤ変換のループ帯域等を制御することができる。
【００６２】
なお、図１から図１０の例では、測定回路１００が、被測定回路１０８と同一の電子デバイス２００の内部に設けられる例を説明したが、他の例では、測定回路１００は、被測定回路１０８とは異なるデバイスに設けられてよい。
【００６３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【００６４】
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６５】
１０・・・差分部、１２、１４・・・抵抗、２０・・・サンプル部、２２・・・第１トランジスタ、２４・・・第２トランジスタ、２６・・・パルス発生部、３０・・・積分部、３２・・・コンデンサ、４０・・・量子化部、５０・・・フィードバック部、５２・・・遅延部、５４・・・ＤＡコンバータ、６０・・・誤差算出部、７０・・・分岐経路、１００・・・測定回路、１０２・・・入力端子、１０４・・・出力端子、１０６・・・測定端子、１０８・・・被測定回路、２００・・・電子デバイス
【図１】
2011033691.tif 000003
【図２】
2011033691.tif 000004
【図３】
2011033691.tif 000005
【図４】
2011033691.tif 000006
【図５】
2011033691.tif 000007
【図６】
2011033691.tif 000008
【図７】
2011033691.tif 000009
【図８】
2011033691.tif 000010
【図９】
2011033691.tif 000011
【図１０】
2011033691.tif 000012
【国際調査報告】
2011033691.tif 000013
2011033691.tif 000014
2011033691.tif 000015