(57)【要約】  インテリジェント等化技法は、中間レベル遷移が電力を温存し、およびデータジッタを低減するために、選択的にエンファシスおよびデエンファシスされる、３送信機システムに関して提供される。
2019511868.tif 000002
【特許請求の範囲】
【請求項１】
連続する多相シンボルを送信するための３送信機システムであって、
前記連続する多相シンボルに対応する指令を与えるためにデータを符号化するように構成されたエンコーダと、
前記連続する多相シンボルのうちの現在の多相シンボルに関して、複数の信号レベルのうちの１つに前記指令のうちの現在の指令に応答して、それの出力信号を駆動するように、各々構成された複数の３つの送信機と、および
前記３つの送信機のうちの中間レベル送信機が、前記現在の多相シンボルに関して、それの出力信号を高レベルから中間レベルに遷移するように前記エンコーダによって指令され、前記３つの送信機のうちの低レベル送信機が、それの出力信号を前記中間レベルから低レベルに遷移するように前記エンコーダによって指令されるときを検出することと、および前記中間レベル送信機に、代わりに、前記現在の多相シンボルの初期部分の間にそれの出力信号を低減された中間レベルに遷移することを強制することと、および前記低レベル送信機に、代わりに、前記初期部分の間にそれの出力信号を増加された低レベルに遷移することを強制することとを行うように構成された論理回路と、ここにおいて、前記高レベルは前記中間レベルよりも大きく、前記中間レベルは前記低減された中間レベルよりも大きく、前記低減された中間レベルは増加された低レベルよりも大きく、および前記増加された低レベルは前記低レベルよりも大きい、
を備える、３送信機システム。
【請求項２】
各送信機に関する前記出力信号は電圧出力信号であり、およびここにおいて、前記高レベル、前記中間レベル、前記低減された中間レベル、前記増加された低レベル、および前記低レベルはすべて電圧レベルである、請求項１に記載の３送信機システム。
【請求項３】
各送信機に関する前記出力信号は電流出力信号であり、およびここにおいて、前記高レベル、前記中間レベル、前記低減された中間レベル、前記増加された低レベル、および前記低レベルはすべて電流レベルである、請求項１に記載の３送信機システム。
【請求項４】
前記論理回路は、前記３つの送信機のうちの高レベル送信機が、前記現在の多相シンボルに関して、それの出力信号を前記中間レベル電圧から前記高レベル電圧に遷移するように前記エンコーダによって指令され、前記３つの送信機のうちの低レベル〜中間レベル送信機が、それの出力信号を前記低レベル電圧から前記中間レベル電圧に遷移するように指令されるときを検出することと、および前記高レベル送信機に、代わりに、前記現在の多相シンボルの前記初期部分の間にそれの出力信号を低減された高レベル電圧に遷移することを強制することと、および前記低レベル〜中間レベル送信機に、代わりに、前記初期部分の間にそれの出力信号を増加された中間レベル電圧に遷移することを強制することとを行うようにさらに構成され、ここにおいて、前記高レベル電圧は前記低減された高レベル電圧よりも大きく、前記低減された高レベル電圧は前記増加された中間レベル電圧よりも大きく、および前記増加された中間レベル電圧は前記中間レベル電圧よりも大きい、請求項２に記載の３送信機システム。
【請求項５】
前記論理回路は、前記３つの送信機のうちの第１の送信機が、前記現在の多相シンボルに関して、それの出力信号を前記中間レベル電圧から前記低レベル電圧に遷移するように前記エンコーダによって指令され、前記３つの送信機のうちの第２の送信機は、それの出力信号を前記低レベル電圧から前記中間レベル電圧に遷移するように前記エンコーダによって指令されるときを検出することと、および前記第１の送信機に、代わりに、前記初期部分の間にそれの出力信号を前記増加された中間レベル電圧に遷移することを強制することと、および前記第２の送信機に、代わりに、前記初期部分の間にそれの出力信号を低減された低レベル電圧に遷移することを強制することとを行うようにさらに構成され、ここにおいて、前記低減された低レベル電圧は前記低レベル電圧よりも小さい、請求項４に記載の３送信機システム。
【請求項６】
前記論理回路は、前記３つの送信機のうちの持続された高レベル送信機が、前記現在の多相シンボルに関して、それの出力信号を前記高レベル電圧に維持するように前記エンコーダによって指令されるときを検出することと、および前記持続された高レベル送信機に、代わりに、前記現在の多相シンボルの間にそれの出力信号を前記低減された高レベル電圧に遷移することを強制することとを行うようにさらに構成された、請求項４に記載の３送信機システム。
【請求項７】
前記論理回路は、前記３つの送信機のうちの持続された低レベル送信機が、前記現在の多相シンボルに関して、それの出力信号を前記低レベル電圧に維持するように前記エンコーダによって指令されるときを検出することと、および前記持続された低レベル送信機に、代わりに、前記現在の多相シンボルの間にそれの出力信号を前記増加された低レベル電圧に遷移することを強制することとを行うようにさらに構成された、請求項４に記載の３送信機システム。
【請求項８】
前記論理回路は、前記３つの送信機のうちの第１の送信機が、前記現在の多相シンボルに関して、それの出力信号を前記高レベル電圧から前記中間レベル電圧に遷移するように前記エンコーダによって指令し、前記３つの送信機のうちの第２の送信機が、それの出力信号を前記中間レベル電圧から前記高レベル電圧に遷移するように前記エンコーダによって指令されるときを検出することと、および前記第１の送信機に、代わりに、前記多相シンボルの前記初期部分の間にそれの出力信号を増加された高レベル電圧に遷移することを強制することと、および前記第２の送信機に、代わりに、前記初期部分の間にそれの出力信号を前記低減された中間レベル電圧に遷移することを強制することとを行うようにさらに構成され、ここにおいて、前記増加された高レベル電圧は前記高レベル電圧よりも大きい、請求項４に記載の３送信機システム。
【請求項９】
前記多相シンボルのうちの先行する多相シンボルの間に前記３つの送信機の以前の状態を記憶するためのメモリをさらに備え、ここにおいて、前記論理回路は、前記中間レベル送信機のおよび前記低レベル送信機の前記検出をアシストするために前記メモリにアクセスするようにさらに構成された、
請求項２に記載の３送信機システム。
【請求項１０】
各送信機は、プルアップ電源ノードとプルアップ抵抗器との間に直列にプルアップトランジスタを含み、およびここにおいて、前記プルアップ抵抗器は、前記送信機の出力信号を供給するための出力ノードに接続され、およびここにおいて、前記エンコーダは、前記送信機の出力信号を前記高レベル電圧に遷移するために前記プルアップトランジスタをオンに駆動するように構成された、請求項８に記載の３送信機システム。
【請求項１１】
各送信機は、前記プルアップ電源ノードと拡張プルアップ抵抗器との間に直列に拡張プルアップトランジスタをさらに含み、およびここにおいて、前記拡張プルアップ抵抗器は前記出力ノードに接続され、およびここにおいて、前記論理回路は、前記送信機の出力信号を前記増加された高レベル電圧に遷移するために前記拡張プルアップトランジスタを駆動するようにさらに構成された、請求項１０に記載の３送信機システム。
【請求項１２】
各送信機は、前記出力ノードとプルダウン抵抗器との間に直列にプルダウントランジスタをさらに含み、およびここにおいて、前記プルダウン抵抗器は接地に接続し、およびここにおいて、前記エンコーダは、前記送信機の出力信号を前記低レベル電圧に遷移するために前記プルダウントランジスタをオンに駆動するようにさらに構成された、請求項１０に記載の３送信機システム。
【請求項１３】
各送信機は、前記出力ノードと拡張プルダウン抵抗器との間に直列に拡張プルダウントランジスタをさらに含み、およびここにおいて、前記拡張プルダウン抵抗器は接地に接続し、およびここにおいて、前記論理回路は、前記送信機の出力信号を前記低減された低レベル電圧に遷移するために前記拡張プルダウントランジスタを駆動するようにさらに構成された、請求項１２に記載の３送信機システム。
【請求項１４】
３つの送信機から連続する多相シンボルを送信する方法であって、
入力データ信号を、前記連続する多相シンボルのうちの現在の多相シンボルに対応する現在の指令に符号化することと、
前記現在の指令が、前記３つの送信機のうちの中間レベル送信機に、それの出力信号を高レベルから中間レベルに遷移するように指令し、および前記３つの送信機のうちの低レベル送信機に、それの出力信号を前記中間レベルから低レベルに遷移するように指令するときを検出するために、前記連続する多相シンボルのうちの先行する多相シンボルの間の前記３つの送信機の各々からの出力信号に関する以前の状態と前記現在の指令を比較することと、および
前記中間レベル送信機と前記低レベル送信機との検出に応答して、前記中間レベル送信機に、代わりに、前記連続する多相シンボルのうちの現在の多相シンボルの初期部分の間にそれの出力信号を低減された中間レベルに遷移することを強制し、前記低レベル送信機に、代わりに、それの出力信号を増加された低レベルに遷移することを強制することと、ここにおいて、前記高レベルは前記中間レベルよりも大きく、前記中間レベルは前記低減された中間レベルよりも大きく、前記低減された中間レベルは前記増加された低レベルよりも大きく、および前記増加された低レベルは前記低レベルよりも大きい、
を備える、方法。
【請求項１５】
前記高レベル、前記中間レベル、前記低減された中間レベル、前記増加された低レベル、および前記低レベルはすべて電圧レベルである、請求項１４に記載の方法。
【請求項１６】
前記高レベル、前記中間レベル、前記低減された中間レベル、前記増加された低レベル、および前記低レベルはすべて電流レベルである、請求項１４に記載の方法。
【請求項１７】
前記現在の指令が、前記３つの送信機のうちの高レベル送信機に、それの出力信号を前記中間レベル電圧から前記高レベル電圧に遷移するように指令し、および前記３つの送信機のうちの低レベル〜中間レベル送信機に、それの出力信号を前記低レベル電圧から前記中間レベル電圧に遷移するように指令するときを検出するために、前記以前の状態と前記現在の指令を比較することと、および
前記高レベル送信機と前記低レベル〜中間レベル送信機との前記検出に応答して、前記高レベル送信機に、代わりに、前記現在の多相シンボルの前記初期部分の間に、低減された高レベル電圧に遷移することを強制し、前記低レベル〜中間レベル送信機に、代わりに、増加された中間レベル電圧に遷移することを強制することと、ここにおいて、前記高レベル電圧は前記低減された高レベル電圧よりも大きく、前記低減された高レベル電圧は前記増加された中間レベル電圧よりも大きく、前記増加された中間レベル電圧は前記中間レベル電圧よりも大きい、
をさらに備える、請求項１５に記載の方法。
【請求項１８】
前記現在の多相シンボルは前記初期部分と残りの部分とを備え、前記方法は、
前記残りの部分の間に前記中間レベル送信機からの前記出力信号を前記中間レベル電圧に遷移することと、および
前記残りの部分の間に前記低レベル送信機からの前記出力信号を前記低レベル電圧に遷移することと
をさらに備える、請求項１５に記載の方法。
【請求項１９】
前記現在の指令が、前記３つの送信機のうちの持続された高レベル送信機に、それの出力信号を前記高レベル電圧に維持するように指令するときを検出するために、前記以前の状態と前記現在の指令を比較することと、および
前記持続された高レベル送信機の前記検出に応答して、前記高レベル送信機に、前記現在の多相シンボルの間にそれの出力信号を前記低減された高レベル電圧に遷移することを強制することと
をさらに備える、請求項１７に記載の方法。
【請求項２０】
前記現在の指令が、前記３つの送信機のうちの持続された低レベル送信機に、それの出力信号を前記低レベル電圧に維持するように指令するときを検出するために、前記以前の状態と前記現在の指令を比較することと、および
前記持続された低レベル送信機の前記検出に応答して、前記持続された低レベル送信機に、前記現在の多相シンボルの間にそれの出力信号を前記増加された低レベル電圧に遷移することを強制することと
をさらに備える、請求項１７に記載の方法。
【請求項２１】
連続する多相シンボルを送信するための３送信機システムであって、
前記連続する多相シンボルに対応する連続する指令を与えるために入力データを符号化するように構成されたエンコーダと、
高電圧と、中間レベル電圧と、および低電圧とを含む複数の電圧レベルのうちの１つに前記指令のうちの現在の指令に応答して、それ自体の出力信号を駆動するように、各々構成された複数の３つの送信機と、および
前記高電圧から前記中間レベル電圧に遷移している前記３つの送信機のうちの第１の送信機からの出力信号に関する第１の立下りエッジを選択的にエンファシスするための、および前記中間レベル電圧から前記低電圧に遷移している前記３つの送信機のうちの第２の送信機からの別の出力信号に関する第２の立下りエッジを選択的にデエンファシスするための手段と
を備える、３送信機システム。
【請求項２２】
前記手段は、前記第１の送信機に、それの出力信号を低減された中間レベル電圧に遷移するように指令することによって、前記第１の送信機からの前記出力信号中の前記第１の立下りエッジを選択的にエンファシスするように構成され、およびここにおいて、前記手段は、前記第２の送信機に、それの出力信号を増加された低電圧に遷移するように指令することによって、前記第２の送信機からの前記出力信号中の前記第２の立下りエッジを選択的にエンファシスするようにさらに構成され、ここにおいて、前記高電圧は前記中間レベル電圧よりも大きく、前記中間レベル電圧は前記低減された中間レベル電圧よりも大きく、前記低減された中間レベル電圧は前記増加された低電圧よりも大きく、前記増加された低電圧は前記低電圧よりも大きい、請求項２１に記載の３送信機システム。
【請求項２３】
前記第１の送信機は、前記多相シンボルのうちの現在の多相シンボルの初期部分の間の、前記低減された中間レベル電圧へのそれの出力信号の遷移によって、および前記多相信号の残りの部分の間の、前記中間レベル電圧へのそれの出力信号の遷移によって、前記手段および前記エンコーダに応答するように構成された、請求項２１に記載の３送信機システム。
【請求項２４】
前記第２の送信機は、前記初期部分の間の、前記増加された低電圧へのそれの出力信号の遷移によって、および前記残りの部分の間の、前記低電圧へのそれの出力信号の遷移によって、前記手段および前記エンコーダに応答するように構成された、請求項２３に記載の３送信機システム。
【請求項２５】
前記第１の立下りエッジの前記選択的エンファシスおよび前記第２の立下りエッジの前記選択的デエンファシスは、前記選択的エンファシスおよび選択的デエンファシスを用いない前記３送信機システムの動作と比較してジッタを低減する、請求項２１に記載の３送信機システム。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]本出願は、２０１７年３月８日に出願された米国特許出願第１５／４５３，３５２号の継続出願であり、それは、その内容全体が本明細書に組み込まれる、２０１６年３月９日に出願された米国仮出願第６２／３０６，０２４号の利益を主張する。
【０００２】
[0002]本出願は、３送信機多相システムに関し、およびより詳細には、中間レベル適応等化を用いた３相送信機多相システムに関する。
【背景技術】
【０００３】
[0003]マルチビットワードの送信は、マルチワイヤバスを介して典型的に行われる。たとえば、８ビットワードは、ビットごとに１つのワイヤの、８つのワイヤを有するバスを介して送信され得る。しかし、そのような従来のバスでは、所与のワイヤ上で搬送される各ビットは残りのビットから独立している。データレートが増加するとき、生じるシグナリングは、ワードがバスを介して伝搬するにつれて、ワード中の様々なビットが互いにスキューされた状態になる(become skewed)という点で、問題があるものになる。
【０００４】
[0004]高速通信におけるマルチプル(multiple)のビット間のスキューに関する問題に鑑みて、様々なシリアライザ／デシリアライザ（ＳＥＲＤＥＳ）システムは開発されてきた。ＳＥＲＤＥＳ送信機は、受信機への送信に関してマルチビットワードを一連の対応するビットに直列化する。そして、ＳＥＲＤＥＳシステムでは、（差動であり得る）単一の送信線路が使用されるので、マルチワイヤバス上の隣接ビット間のそのようなスキューはあり得ない。ＳＥＲＤＥＳ受信機は、受信されたシリアルビットストリームを元のワードに非直列化する。しかしながら、ＳＥＲＤＥＳ送信線路および受信機負荷は、データ送信レートが、たとえば、１０ＧＨｚを超えるとき、ひずみ(distortion)をもたらす。そして、シリアルビットストリーム中の隣接ビットは互いに干渉し始める。複雑な等化方式は、生じるシンボル間干渉と戦うために必要になり、およびしたがって、ＳＥＲＤＥＳデータ送信レートを一層高く押し上げることが困難になる。
【０００５】
[0005]ＳＥＲＤＥＳの限界を超えてデータ送信レートを増加させるために、３つの送信機が３つの別々の送信線路を駆動する、３相シグナリングプロトコルは開発された。電圧モード実施形態では、１つの送信機は、それの出力信号を高電圧に駆動し、別の送信機は、それの出力信号を中間レベル電圧に駆動し、および残りの送信機は、それの出力信号を低電圧に駆動する。高電圧送信機と低電圧送信機とは、アクティブペアを形成すると見なされ得る。３つの送信機のセットから、アクティブであり得る送信機の３つの別個のペアがある。各ペア内に、どちらの送信機が高いか対どちらの送信機が低いかに依存して、２つの可能性がある。したがって、３送信機多相システムでは出力信号の６つの別個の組合せがある。出力信号の各別個の組合せは多相シンボルとして示され得る。６つの可能なシンボルがあるので、各送信されたシンボルは２．５ビットを表す。このようにして、データ送信速度は、増加される電力消費という犠牲を払っているが、単一のチャネルを使用する同じシンボルレートでのバイナリ送信に比べて２倍超(more than doubled over)になり得る。
【０００６】
[0006]多相通信システムに関する受信機では、フロントエンド回路は、対応するバイナリシンボルを生成するために、受信された送信機出力信号を復号する。６つの異なるシンボルは、６つのバイナリワード：［１００］、［０１０］、［００１］、［１１０］、［１０１］、および［０１１］によって表され得る。これらのシンボル中のビットは、バイナリ変数Ａ、Ｂ、およびＣによって表され得る。たとえば、シンボル［１００］は、Ａ＝１、Ｂ＝０、およびＣ＝０に対応する。３つのバイナリ変数のうちの１つは、あらゆる送信されたシンボルに関する状態を変化することを保証するために、自己遷移は許されない。たとえば、シンボル［００１］がちょうど受信されたと仮定する。後続のシンボルは、自己遷移に対する禁止に違反することになるので、［００１］であることができない。このようにして、クロックは、バイナリ信号のうちの少なくとも１つの保証されたバイナリ遷移からの、あらゆる受信されたシンボルから抽出され得る。
【０００７】
[0007]３送信機多相システムは、同じデータレートで動作するＳＥＲＤＥＳシステムよりも少ないシンボル間干渉（ＩＳＩ）を有することになるが、シンボル間干渉は、データレートが一層高く増加されるとき、依然として、３送信機多相システムに関して対処されなければならない。しかし、従来の等化技法は、旧来の２レベル（バイナリ１に関する高電圧およびバイナリ０に関する低電圧）シグナリングから適応される。３送信機多相システムへのそのような旧来の等化技法の適用は、タイミングジッタを悪化させ、および電力を浪費する、オーバーエンファシス(over-emphasis)を生じる。
【０００８】
[0008]したがって、改善された等化技法を用いた３送信機多相システムに関する当技術分野では必要である。
【発明の概要】
【０００９】
[0009] ３送信機多相システムは、送信機出力信号の中間レベル遷移（中間レベル出力電圧へのまたは中間レベル出力電圧からの遷移）に関する立上りおよび立下りエッジを選択的にエンファシスおよびデエンファシスするインテリジェント等化を用いて提供される。論理回路は、以前の多相シンボルから現在の多相シンボルへの遷移に依存してエンファシスおよびデエンファシスを制御する。各送信機出力信号は、各多相シンボルに関して、高電圧、中間レベル電圧または低電圧に一意に(uniquely)遷移する。中間レベル遷移だけの生じる選択的エンファシスおよびデエンファシスは、データジッタを低減しながら、旧来の等化の適用と比較して電力消費を有利に低減する。
【００１０】
[0010]これらおよび他の有利な特徴は、以下の詳細な説明によってより良く諒解され得る。
【図面の簡単な説明】
【００１１】
【図１】[0011]本開示の一態様にしたがった、インテリジェント等化に関して構成された例示的な３送信機多相システムのブロック図。
【図２Ａ】[0012]等化を用いないで、第１の送信機出力信号がＶＯＨからＶＭに遷移し、および第２の送信機出力信号がＶＭからＶＯＬに遷移する、１つの多相シンボルから別の多相シンボルへの遷移を示す図。
【図２Ｂ】[0013]第１の送信機出力信号に関する立下りエッジがエンファシスされるように、および第２の送信機出力信号に関する立下りエッジがデエンファシスされるように、インテリジェント等化の適用によって変更された図２Ａの多相シンボル遷移を示す図。
【図３】[0014]第１の送信機出力信号に関する立上りエッジをデエンファシスし、および第２の送信機出力信号に関する立上りエッジをエンファシスしたインテリジェント等化の適用を用いておよび用いないで、第１の送信機出力信号がＶＭからＶＯＨに遷移し、および第２の送信機出力信号がＶＯＬからＶＭに遷移する、１つの多相シンボルから別の多相シンボルへの遷移を示す図。
【図４】[0015]インテリジェント等化の適用を用いるおよび用いない、一連の多相シンボルに関する送信機出力信号を示す図。
【図５】[0016]インテリジェント等化の適用から単位間隔変動の低減を示す図。
【図６】[0017]図１のシステム中の送信機に関する例示的な回路図。
【図７】[0018]図１のシステム中の送信機出力信号に関する例示的な電圧レベルを示す図。
【図８】[0019]本開示の一態様にしたがった、インテリジェント等化を有する３送信機システムに関する例示的な動作方法のフローチャート。
【発明を実施するための形態】
【００１２】
[0020]タイミングジッタと電力消費とを低減するために、３送信機多相システムは、インテリジェント等化技法を用いて提供される。等化技法は、各送信機出力信号に関して可能である様々な遷移に適応可能であるので、「インテリジェント」として示される。いくつかの遷移（立上りエッジまたは立下りエッジ）はエンファシスされ、他のタイプの遷移は、実際にデエンファシスされる。その上、いくつかの遷移はエンファシスもデエンファシスもされない。選択的エンファシス、デエンファシス、およびそれの欠落は、図１に示されている例示的な３送信機多相システム１００に関してより良く諒解され得る。エンコーダ１３５は、入力データストリームを連続する多相シンボルに符号化する。各多相シンボルは、第１の送信機１０５、第２の送信機１１０、および第３の送信機１１５のための出力信号に関する状態に対応する、３つのコンポーネント(components)を有する。各送信機は、対応する送信線路を駆動する。第１の送信機１０５は、送信機出力信号Ａで第１の送信線路１２０を駆動し、第２の送信機１１０は、送信機出力信号Ｂで第２の送信線路１２５を駆動する。同様に、第３の送信機１１５は、送信機出力信号Ｃで第３の送信線路１３０を駆動する。
【００１３】
[0021]システム１００中の送信機は、それらの対応する送信線路を駆動することに関して、電圧モードドライバまたは電流モードドライバのいずれかであり得る。その点において、各出力信号Ａ、Ｂ、およびＣは、高レベル、中間レベルおよび低レベルのような複数のレベルを含むと見なされ得る。電圧モード実施形態では、これらのレベルはすべて電圧レベルである。逆に、電流モード実施形態では、信号レベルはすべて電流レベルである。本明細書で開示される送信機出力信号に関する立上りおよび立下りエッジの選択的エンファシスおよびデエンファシスは、追加の信号レベルの使用を伴う。たとえば、中間レベルから低レベルへの出力信号の立下りエッジ遷移は、現在の多相シンボルの初期部分の間に、中間レベルよりも小さい低減された中間レベルに出力信号を遷移することによってエンファシスされ得る。この出力信号は、次いで、多相シンボルの残りに関して中間レベルに戻され得る。同様に、中間レベルから低レベルへの出力信号の立下りエッジ遷移は、最初に、現在の多相シンボルの初期部分の間に、増加された低レベルに出力信号を遷移することによって、選択的にデエンファシスされ得る。増加された低レベルは、低レベルよりも大きいが、低減された中間レベルよりも小さい。送信機出力信号中の立上りおよび立下りエッジを選択的にエンファシスおよびデエンファシスすることによって、ジッタは、従来の３送信機動作と比較して有利に低減される。
【００１４】
[0022]以下の議論は、電圧モードドライバの実装形態に向けられるが、本明細書で開示されるインテリジェント等化は、電流モードドライバの実装形態に容易に適用され得ることが諒解されよう。データストリームに依存して、エンコーダ１３５は、各送信機に、高電圧、低電圧、または中間電圧のいずれかでそれの送信線路を駆動するように指令する。以下の議論では、高電圧はＶＯＨと言及され、低電圧はＶＯＬと言及され、および中間（中間レベル）電圧はＶＭと言及される。名称によって暗示されるように、ＶＯＨはＶＯＬよりも高い。ＶＭは、（ＶＯＨ−ＶＯＬ）／２、またはＶＯＨよりも小さいが、ＶＯＬよりも大きいいくつかの他の中間電圧に等しくなり得る。いずれかのインテリジェント等化がない場合、システム１００に関する各多相シンボルは、ＶＯＨでの送信線路のうちの１つの駆動と、ＶＭでの別の送信線路の駆動と、およびＶＯＬでの残りの送信線路の駆動とを伴う。特に、エンコーダ１３５は、それの出力電圧をＶＯＨのほうへプルアップ（ＰＵ）するか、またはそれの出力電圧をＶＯＬのほうへプルダウン（ＰＤ）するように、特定の送信機に指令することができる。同様に、エンコーダ１３５は、それの出力電圧をＶＭにミッドレンジ（ＰＭ）するように、特定のに指令することができる。
【００１５】
[0023]したがって、エンコーダ１３５から各送信機への３つの可能な指令がある。第１の送信機１０５へのＰＵ、ＰＤ、およびＰＭ指令は、ＰＵ１、ＰＤ１、およびＰＭ１として示される。これらの指令のうちの１つのみがいずれかの所与のシンボル送信に関してアサートされ(be asserted)得る。同様に、エンコーダは、第２の送信機１１０に対してＰＵ２、ＰＤ２、およびＰＭ２指令のうちの１つをアサートすることができ、および第３の送信機１１５に対してＰＵ３、ＰＤ３、およびＰＭ３指令のうちの１つをアサートすることができる。代替の実施形態では、ＰＭ指令は、特定の送信機に対するＰＭ指令のアサーションが、対応するＰＵ指令と対応するＰＤ指令の両方をデアサートすることによって示され得るので、省略され得ることが諒解されよう。
【００１６】
[0024]システム１００がインテリジェント等化を有しない場合、１つのシンボルから別のシンボルへの例示的な遷移（各シンボルが３つの送信機に関するＶＯＨ／ＶＭ／ＶＯＬ状態によって表される）は、図２Ａに示されているようになり得る。３つの送信機の出力信号は、Ａ、Ｂ、およびＣとして指定される。第１のシンボル中の送信機出力信号ＡはＶＯＨにあり、送信機出力信号ＢはＶＭにあり、および送信機出力信号ＣはＶＯＬにある。第２のシンボルでは、送信機出力信号ＡはＶＭに遷移し、送信機出力信号ＢはＶＯＬに遷移し、および送信機出力信号ＣはＶＯＨに遷移する。２つのシンボル間の境界は時間ｔ１において生じる。しかし、等化はないので、送信機出力信号Ｃは、ｔ１−Ｄに等しい時間２００において送信機出力信号Ｂを横断し（それに等しくなり）、ここで、Ｄはタイミングオフセットである。同様に、送信機出力信号Ａは、ｔ１＋Ｄに等しい時間２０５において送信機出力信号Ｃに等しくなる。タイミングオフセットはデータジッタを増加させる。比較的低いシンボルレートでは、そのようなデータジッタは許容できることがあるが、より高いシンボルレートではますます許容できなくなる。
【００１７】
[0025]時間２００および２０５を理想的なシンボル境界時間ｔ１に、よりぴったりに(more closely)接近させるために、エンファシスとデエンファシスの両方は、図２Ｂに示されているように適用され得る。ＶＯＨからＶＭに遷移する送信機出力信号Ａの立下りエッジ遷移は、送信機出力Ａが、初期に、中間レベル電圧Ｖｍよりも低い低減された中間電圧Ｖｅｍ２まで、拡張レートで放電されるように、エンファシスされる。第２のシンボルの中間点辺りで、このエンファシスは、送信機出力信号Ａが、それの意図されたＶＭの値に戻るように、解除される。対照的に、ＶＭからＶＯＬに遷移する送信機出力信号Ｂの立下りエッジ遷移は、送信機出力信号Ｂが、初期に、ＶＯＬよりも高い増加された低電圧ＶＯＬ＿ＥＱ１まで、デエンファシスされたレートで放電されるように、デエンファシスされる。第２のシンボルの中間点辺りで、このデエンファシスは、送信機出力信号Ｂが、それの意図されたＶＯＬの値に戻ることができるように、解除される。送信機出力信号Ｂと送信機出力信号Ｃの時間２１０における交差(intersection)は、図２Ａの時間２００に関して遅延されるこれである。逆に、送信機出力信号Ａと送信機出力信号Ｃの時間２１５における交差は、図２Ａの時間２０５と比較して時間的に前進される。これは、時間ｔ１からの時間２１０と時間２１５との間のオフセットが、時間ｔ１からの時間２００と時間２０５とのタイミングオフセットと比較して低減されるので、極めて有利である。
【００１８】
[0026]図２Ａにおけるエンファシスおよびデエンファシスは、送信機出力ＣのためのＶＯＬからＶＯＨへの遷移に関するエンファシスを伴わないことに留意されたい。一般的に、立上りエッジまたは立下りエッジをエンファシスすることは追加の電力を消費する。図２Ｂにおける送信機出力信号Ａに関するエンファシスされた立下りエッジは、したがって、送信機出力信号Ａが、図２Ａにおける送信機出力信号Ａに関するエンファシスされない立下りエッジの場合のように、より緩やかに放電された場合よりも、多くの電荷を放電する。しかし、この遷移は、ＶＯＨとＶＯＬとの間の電圧範囲の（約）１／２だけにわたっている。対照的に、ＶＯＬからＶＯＨへの送信機出力信号Ｃの遷移における送信機出力信号Ｃに関する立上りエッジのエンファシスは、約２倍の電力を消費するであろう。本明細書で開示される立上りおよび立下りエッジのエンファシスは、したがって、ＶＯＨとＶＭとの間の遷移と、およびまたＶＭとＶＯＬとの間の遷移とにのみ有利に適用される。追加の電力節約は、図２Ｂにおける送信機出力信号Ｂに関する立下りエッジのデエンファシスを通して得られる。図２Ｂに示されているように、送信機出力ＡおよびＢに関する生じるインテリジェント等化は、第１のシンボルから第２のシンボルへの遷移におけるジッタを低減する。代替の実施形態では、しかしながら、ＶＯＬからＶＯＨへの、またはＶＯＨからＶＯＬへのような、フルレール（full rail）遷移がエンファシスされ得ることに留意されたい。
【００１９】
[0027]再び図１を参照すると、論理回路１４０は、図２Ｂに関して議論されたように送信機出力信号ＡおよびＢに関してのようなインテリジェント等化を制御する。論理回路１４０は、適用可能なインテリジェント等化を決定するために、現在のシンボル中の各送信機出力信号に関する意図されたＶＯＨ、ＶＭ、またはＶＯＬ状態を、先行するシンボル中の各送信機出力信号に関する対応するＶＯＨ、ＶＭ、またはＶＯＬ状態と比較する。たとえば、メモリ１４５は、送信機出力信号に関する以前の状態を記憶し得る。論理回路１４０が、別の送信機出力信号に関するＶＭからＶＯＬへの遷移に関連した、１つの送信機出力信号に関するＶＯＨからＶＭへの遷移を検出する場合、それは、対応する送信機を、図２Ｂに関して議論されたエンファシスおよびデエンファシスを適用するように制御する。いくつかの例示的な送信機回路の実装形態と、および論理回路１４０からの対応する制御信号とは、以下でさらに議論される。
【００２０】
[0028]図２Ｂは、したがって、別の送信機出力信号に関するＶＭからＶＯＬへの遷移に関連した、１つの送信機出力信号に関するＶＯＨからＶＭへの遷移のインテリジェント等化に向けられることに留意されたい。類似するインテリジェント等化は、別の送信機出力信号に関するＶＭからＶＯＨへの遷移に関連した、１つの送信機出力信号に関してのＶＯＬからＶＭへの遷移に適用され得る。第１のシンボルと第２のシンボルとの間の例示的な遷移は、図３中の時間ｔ１において示される。送信機出力信号Ｂは、第１のシンボルにおいてＶＭに等しく、および次いで、第２のシンボルにおいてＶＯＨに遷移する。インテリジェント等化の利点をより良く示すために、送信機出力信号Ｂに関する等化なしの立上りエッジ３００も図３に示されている。立上りエッジ３００は、時間３０１において送信機出力信号Ａに関する立下りエッジと交差する。時間３０１とｔ１の理想的なシンボル遷移時間との間に実質的なタイミングオフセットがある。このオフセットを低減するために、送信機出力信号Ｂに関する立上りエッジは、送信機出力信号Ｂが、ＶＯＨよりも小さい低減された高電圧ＶＯＨ＿ＥＱ２まで、低減されたレートで上昇するように、デエンファシスされる。このデエンファシスは、送信機出力信号Ｂが、第２のシンボルの後半部分に関して、それの意図されたＶＯＨの値に戻るように、第２のシンボルの中間点辺りで解除される。送信機出力Ｂに関するデエンファシスされた立上りエッジは、時間３０１に関して遅延された時間３０５において送信機出力信号Ａと交差する。したがって、時間３０５とｔ１との間のオフセットは、時間３０１と時間ｔ１との間のオフセットと比較して低減される。
【００２１】
[0029]送信機出力信号Ｃは、第１のシンボルにおいてＶＯＬに等しく、および第２のシンボルにおいてＶＭに遷移する。送信機出力信号Ｃに関する等化を用いない立上りエッジ３１０も、インテリジェント等化の利点をより良く示すために図３に示されている。立上りエッジ３１０は、ｔ１の理想的なシンボル遷移時間からタイミングオフセットだけ遅延された時間３１５において送信機出力信号Ａと交差する。このオフセットを低減するために、送信機出力信号Ｃに関する立上りエッジは、それがＶＭよりも高い拡張中域電圧Ｖｅｍ１まで、より速いレートで上昇するように、エンファシスされる。送信機出力信号Ｃに関するこのエンファシスされた立上りエッジは、時間３１５と比較して前進された時間３２０において送信機出力信号Ａと交差する。時間３２０と時間ｔ１との間のオフセットは、したがって、時間３１５と時間ｔ１との間のオフセットと比較して低減される。送信機出力信号ＢおよびＣに関する生じるインテリジェント等化は、第１のシンボルから第２のシンボルへの遷移におけるジッタを低減する。図３のインテリジェント等化を実装するための論理回路１４０からのいくつかの例示的な制御信号は、以下でさらに議論される。
【００２２】
[0030]また、送信機出力信号は、２つの連続するシンボルに関してＶＯＨにとどまることが可能である。逆に、送信機出力信号は、２つの連続するシンボルに関してＶＯＬにとどまることが可能である。たとえば、第１のシンボルから第６のシンボルまでにわたるいくつかの連続する多相シンボルは、図４に示されている。第１のシンボルおよび第２のシンボルは、図２Ａおよび図２Ｂに関して議論された遷移を形成する。この遷移の場合、送信機出力信号ＡおよびＢに関する立下りエッジ４００および４０５は、それぞれ、インテリジェント等化を用いて生成され、対応する立下りエッジ４１０および４１５は、いずれかの等化を用いないで生成される。第４のシンボルおよび第５のシンボルは、図３に関して議論された遷移を形成する。この遷移の場合、送信機出力信号ＣおよびＡに関する立上りエッジ４２０および４２５は、それぞれ、インテリジェント等化を用いて生成されるが、対応する立上りエッジ４３０および４３５は、いずれかの等化を用いないで生成される。
【００２３】
[0031]第２のシンボルから第３のシンボルへの遷移では、送信機出力信号Ｃは、（いずれかの等化を用いないで）ＶＯＨにとどまる。少なくとも２つの送信機出力信号は、受信機がクロック信号を抽出し得るように、１つのシンボルから別のシンボルに状態を変化しなければならないので、送信機出力信号Ｂは、第２のシンボルから第３のシンボルへの遷移においてＶＯＬからＶＭまで進み、送信機出力信号ＡはＶＭからＶＯＬまで放電する。送信機出力信号Ｂに関する立上りエッジ４４０は、したがって、送信機出力信号Ｂが、第３のシンボルの最初の部分に関して、ＶＭよりも高い電圧Ｖｅｍ１まで、増加されたレートで上昇するように、エンファシスされ得る。送信機出力信号Ｂに関する立上りエッジ４４５も、等化なしの結果を示すために図４に示されている。同様に、送信機出力信号Ａに関する立下りエッジ４５０は、送信機出力信号Ａが、ＶＯＬよりも低い電圧ＶＯＬ＿ＥＱ１まで、拡張レートで降下するように、エンファシスされ得る。送信機出力信号Ａに関する立下りエッジ４５５は等化なしの結果を示す。エンファシスされたエッジ４４０および４５０は、中間レベル電圧ＶＭとＶＯＬとの間の遷移に関係することに留意されたい。以前に議論されたように、そのような遷移をエンファシスすることは、ＶＯＬとＶＯＨとの間の遷移をエンファシスするほど多くの電力を消費しないが、それでも、データジッタを著しく低減する。インテリジェント等化を行うために、送信機出力信号Ｃは、第３のシンボルの持続時間の間、ＶＯＨよりも低い電圧ＶＯＨ＿ＥＱ２まで放電される。このようにして、送信機出力信号Ｃは、後続のシンボルにおいて、ＶＭまたはＶＯＬのいずれかまで、より急速に放電され得る。
【００２４】
[0032]第３のシンボルから第４のシンボルへの遷移では、送信機出力信号Ａは、いずれかの等化がない場合、ＶＯＬにとどまる。しかしながら、インテリジェント等化を用いた同じ遷移では、送信機出力信号Ａは、第３のシンボルの持続時間の間、ＶＯＬよりも高い（図２Ｂに関して議論された）電圧ＶＯＬ＿ＥＱ１まで充電される。このようにして、送信機出力信号Ａは、後続のシンボルにおいて、ＶＭまたはＶＯＨのいずれかまで、より急速に充電され得る。受信機におけるクロック抽出に関して、あらゆるシンボルにおいて送信機出力信号に関する遷移がなければならないので、送信機出力信号Ｂは、立上りエッジ４６０を通して、等化を用いない一実施形態において第４のシンボルの始まりにＶＭからＶＯＨに遷移する。エンファシスされた立上りエッジ４６５は、送信機出力信号Ｂが、第４のシンボルの最初の部分に関して、ＶＯＨよりも高い電圧ＶＯＨ＿ＥＱ１拡張レートで上昇するように、インテリジェント等化を用いた結果を表す。同様に、送信機出力信号Ｃのための立下りエッジに関する４７０は、送信機出力信号Ｃが、第４のシンボルの最初の部分に関して（図２Ｂに関して議論された）Ｖｅｍ２まで降下するように、エンファシスされる。立下りエッジ４７５は、等化を用いない送信機出力信号Ｃに関する遷移を示す。エッジ４６５および４７０のエンファシスは、大きい電力を消費しないが、データジッタを著しく低減するように、それらに関するエンファシスは、ＶＭとＶＯＨとの間の遷移に関係することに留意されたい。
【００２５】
[0033]前述のように、第４のシンボルから第５のシンボルへの遷移は、図３に関して同様に議論されたようなものである。第５のシンボルから第６のシンボルへの遷移では、送信機出力信号ＣはＶＯＨからＶＯＬに遷移する。同様に、送信機出力信号ＢはＶＯＬからＶＯＨに遷移する。そのようなフルレールエッジをエンファシスすることは電力を消費するであろう。したがって、これらのエッジのいずれにもエンファシスが適用されないことは「インテリジェント」である。しかしながら、これらのエッジは、代替の実施形態ではエンファシスされ得る。
【００２６】
[0034]図４中のシンボル間の理想的な遷移時間は時間ｔ１〜ｔ５として示される。これらの時間は、所望の単位間隔（ＵＩ）によって分離される。いずれかの等化を用いないで、第２のシンボルの持続時間４８０はＵ１＋Ｄに等しいことが示され得、ここで、Ｄは時間オフセットである。しかし、インテリジェント等化の適用後に、第２のシンボルの持続時間４８５はＵＩ＋Ｄ−Ｘになり、ここで、Ｘは、インテリジェント等化からの調整である。同様に、第３のシンボルの持続時間４９０は、インテリジェント等化を用いない持続時間４９５であるように、インテリジェント等化を用いたＵＩであることが示され得る。対照的に、等化を用いない第４のシンボルの持続時間４８６はＵＩ−Ｄである。しかし、インテリジェント等化を用いた第４のシンボルの持続時間４８７は、ＵＩの理想的なシンボル間隔に、よりぴったりに一致するように、ＵＩ−Ｄ＋Ｘまで増加される。
【００２７】
[0035]ＵＩの所望の値のほうへのインテリジェント等化による様々なシンボル持続時間の生じる有利な調整は図５に要約される。インテリジェント等化の適用は、中間レベル電圧ＶＭからのまたは中間レベル電圧ＶＭへの立上りおよび立下りエッジのみがエンファシスされる（またはデエンファシスされる）ので、適応中間レベル等化の適用として示されることもある。図５に示されているように、等化を用いない総ＵＩ変動は２Ｄであり、インテリジェント等化の適用後に、総ＵＩ変動は２Ｘにすぎない。ＸはＤよりも小さいので、生じるＵＩ変動は、したがって、著しく低減され、それは、データジッタを相応に低減する。
【００２８】
[0036]一実施形態では、論理回路１４０およびメモリ１４５は、高電圧から中間レベル電圧に遷移している送信機のうちの第１の送信機からの出力信号に関する第１の立下りエッジを選択的にエンファシスするための、および中間レベル電圧から低電圧に遷移している送信機のうちの第２の送信機からの別の出力信号に関する第２の立下りエッジを選択的にデエンファシスするための手段のための手段を備える。
【００２９】
[0037]次に、例示的な送信機回路図は議論される。たとえば、図１に関して議論された各送信機１０５、１１０、および１１５は、送信機６００に関して図６に示されているように実装され得る。再び図１を参照すると、エンコーダ１３５は、各送信機に関するＶＯＨ、ＶＭ、およびＶＯＬ状態を決定する。これらの状態は、送信機出力信号に関して図２Ｂ、図３、および図４に関して議論された、エンファシスされない状態である。たとえば、プルアップ信号ＰＵ１がアサートされ、送信機１０５に関する対応するプルダウン信号ＰＤ１および中間レベル信号ＰＭ１がデアサートされる場合、対応する送信機出力信号Ａは、等化を用いないでＶＯＨまで充電される。そのケースでは、送信機出力信号ＢおよびＣは、ＶＭまたはＶＯＬのいずれかに一意に割り当てられなければならない。たとえば、送信機出力信号Ｂが（等化を用いないで）ＶＭまで充電されるべきである場合、エンコーダ１３５は、中間レベル信号ＰＭ２をアサートし、対応する信号ＰＵ２およびＰＤ２をデアサートするであろう。送信機出力信号Ｃは、次いで、（等化を用いないで）ＶＯＬまで放電されるべきであり、したがって、エンコーダ１３５は、プルダウン信号ＰＤ３をアサートし、信号ＰＵ３およびＰＭ３をデアサートするであろう。現在のシンボルに関する等化なしの状態（どの送信機出力信号がＶＯＨであるべきか、どれがＶＭであるべきか、およびどれがＶＯＬであるべきか）を通信するために、エンコーダ１３５は、対応する制御信号ＰＵ１、ＰＤ１、ＰＭ１、ＰＵ２、ＰＤ２、ＰＭ２、ＰＵ３、ＰＤ３、およびＰＭ３を論理回路１４０に与え得る。論理回路１４０は、インテリジェント等化の適用を相応に制御するために、現在のシンボルに関する状態と以前のシンボルに関する状態を比較することができるように、以前のシンボルに関するこれらの同じ信号はメモリ１４５に記憶される。
【００３０】
[0038]インテリジェント等化の適用を制御するための論理回路１４０からの制御信号は、各送信機１０５、１１０、および１１５に関する特定の回路の実装形態に依存する。図１の送信機１０５、１１０、および１１５内のトランジスタの数を低減するために、複数の電圧調節器は、対応する複数の調節された電圧レベルを与えるために使用され得る。たとえば、第１の線形ドロップアウト調節器（ＬＤＯ１、図示せず）は駆動電圧Ｖｄｒｖを与え得る。第２のＬＤＯ（ＬＤＯ２、図示せず）は第２の駆動電圧（たとえば、０．５＊Ｖｄｒｖ）を与え得る。
【００３１】
[0039]前に議論されたように、立上りおよび立下りエッジのエンファシスは、さもなければ、エンファシスが、対応する送信機出力信号に関する別の電圧レベルへの後続の遷移を妨害することになるので、シンボルの中ほどで解除される。送信機６００は、したがって、シンボルの持続時間の間、これらの「エンファシスされない」電圧レベル（従来のＶＯＨ、ＶＭ、およびＶＯＬレベル）を与えるように構成される。そうするために、送信機６００は、プルアップ抵抗器Ｒ＿ｕｐと直列にＮＭＯＳプルアップトランジスタ６０５を含む。プルアップトランジスタ６０５のソースはプルアップ抵抗器Ｒ＿ｕｐに結合し、それのドレインは、ＬＤＯ１によって電源電圧Ｖｄｒｖまで充電される。プルアップ抵抗器Ｒ＿ｕｐは、送信機出力信号を与えるための出力ノード６１０に結合する。プルアップ信号ＰＵ（図１に関して議論された信号ＰＵ１、ＰＵ２、およびＰＵ３のうちの対応する１つ）は、プルアップトランジスタ６０５のゲートを駆動する。送信機出力信号を受信する受信機（図示せず）の入力抵抗とともにプルアップ抵抗器Ｒ＿ｕｐの抵抗は、プルアップ信号ＰＵがアサートされるとき、出力ノード６１０をＶＯＨまで充電するために、ＬＤＯ１からの電源電圧Ｖｄｒｖを分割する分圧器を形成する。類似するプルダウンＮＭＯＳトランジスタ６１５およびプルダウン抵抗器Ｒ＿ｄｎは、出力ノード６１０と接地との間に結合する。出力ノード６１０がプルダウン信号ＰＵのアサーション時にＶＯＬまで放電されるように、プルダウン信号ＰＤ（図１に関して議論された信号ＰＤ１、ＰＤ２、およびＰＤ３のうちの対応する１つ）はプルダウントランジスタ６１５のゲートを駆動する。
【００３２】
[0040]中間レベル電圧ＶＭを生成するために、ＮＭＯＳ中間レベルトランジスタ６２０と中間レベル抵抗器Ｒ＿ｍｉｄとの直列の組合せは、第２のＬＤＯ（ＬＤＯ２）に関する電源ノードと出力ノード６１０との間に結合する。中間レベル信号ＰＭ（信号ＰＭ１、ＰＭ２、およびＰＭ３のうちの対応する１つ）は、出力ノード６１０が（インテリジェント等化がない場合）中間レベル信号ＰＭのアサーション時にＶＭまで充電されるように、中間レベルトランジスタ６２０のゲートを駆動する。
【００３３】
[0041]送信機出力信号がＶＭからＶＯＨ＿ＥＱ１に遷移される、エンファシスされた立上りエッジ４６５（図４）を可能にするために、送信機６００は、出力ノード６１０に結合するエンファシス型プルアップ抵抗器Ｒ＿ｅｕｐと直列に、ＮＭＯＳエンファシス型プルアップトランジスタ６２５を含む。ＬＤＯ１は、電源電圧Ｖｄｒｖで、エンファシス型プルアップトランジスタ６２５のドレインを駆動する。エンファシス型プルアップ信号ＥＰＵ１はトランジスタ６２５のゲートを駆動する。エンファシス型プルアップ抵抗器Ｒ＿ｅｕｐの抵抗は、ＰＵとＥＰＵ１の両方がアサートされるとき、出力ノード６１０はＶＯＨ＿ＥＱ１まで充電されるように、プルアップ抵抗器Ｒ＿ｕｐのそれよりも小さい。このエンファシスは、次いで、送信機出力信号がＶＯＨまで低下することを可能にするために、シンボルの持続時間の間、プルアップトランジスタ６０５だけがオンにとどまるように、シンボルの中ほどで解除され得る。
【００３４】
[0042]図４の立下りエッジ４５０ような、ＶＭからＶＯＬへの遷移におけるエンファシスされた立下りエッジの間に、プルダウン信号ＰＤは、出力ノード６１０に結合するエンファシス型プルダウン抵抗器Ｒ＿ｅｄｎと直列の、ＮＭＯＳエンファシス型プルダウントランジスタ６４０のゲートを駆動する、エンファシス型プルダウン信号ＥＰＤ１のアサーションに関連してアサートされる。プルダウン抵抗器Ｒ＿ｄｎとエンファシス型プルダウン抵抗器Ｒ＿ｅｄｎとは、次いで、プルダウン抵抗器Ｒ＿ｄｎに関して抵抗よりも小さい抵抗を生成するために、出力ノード６１０に並列に結合される。出力ノード６１０は、次いで、ＶＯＬ＿ＥＱ２まで放電される。（中間点のような）現在のシンボル中のいくつかの時点において、エンファシス型プルダウン信号ＥＰＤ１は、出力ノード６１０がＶＯＬまで回復するように解除（デアサート）される。
【００３５】
[0043]図４の立上りエッジ４４０に関して議論されたような、ＶＯＬからＶＭへの送信機出力信号の遷移における立上りエッジをエンファシスするために、制御信号ＥＰＭ１は、ＮＭＯＳトランジスタ６３０と、抵抗器Ｒ＿ｅｍｉｄ＿ｕｐ１と、抵抗器Ｒ＿ｅｍｉｄ＿ｄｎ１と、およびＮＭＯＳトランジスタ６３５との直列の組合せによって形成される分圧器に対してアサートされる。トランジスタ６３０および抵抗器Ｒ＿ｅｍｉｄ＿ｕｐ１は、ＬＤＯ１からの電源ノードと出力ノード６１０との間に結合する。同様に、トランジスタ６３５および抵抗器Ｒ＿ｅｍｉｄ＿ｄｎ１は、電源ノード６１０と接地との間に結合する。制御信号ＥＰＭ１は、電源ノードＶｄｒｖを増加された中間レベル電圧Ｖｅｍ１に分割するために、ゲートトランジスタ６３０および６３５を駆動する。トランジスタ６５０および６４４のペアと、抵抗器Ｒ＿ｅｍｉｄ＿ｕｐ２と、抵抗器Ｒ＿ｅｍｉｄ＿ｄｎ２とを含む類似する分圧器は、制御信号ＥＭＰ２のアサーションに応答して、出力ノード６１０において、低減された中間レベル電圧Ｖｅｍ２を生成する。
【００３６】
[0044]送信機１０５、１１０、および１１５に関する特定の回路の実装形態にかかわらず、例示的な送信機出力信号電圧レベルは図７に示されている。電圧ＶＯＨ、ＶＭ、およびＶＯＬは、旧来の（等化のない）電圧レベルである。電圧レベルの各々は、エンファシスまたはデエンファシスされ得る。ＶＯＨは、したがって、ＶＯＨ＿ＥＱ１にエンファシスされ得る。同様に、ＶＭはＶｅｍ１にエンファシスされ得、ＶＯＬはＶＯＬ＿ＥＱ２にエンファシスされ得る。同様に、ＶＯＨはＶＯＨ＿ＥＱ２にデエンファシスされ得、ＶＭはＶｅｍ２にデエンファシスされ得、およびＶＯＬはＶＯＬ＿ＥＱ１にデエンファシスされ得る。
【００３７】
[0045]次に、インテリジェント等化を有する３送信機システムに関する動作方法は、図８に関して議論される。本方法は、入力データ信号を、連続する多相シンボルのうちの現在の多相シンボルに対応する現在の指令に符号化する行為８００を含む。様々な多相シンボルに対応する指令（たとえば、ＰＵ１、ＰＤ１、ＰＭ１など）に入力データストリームを符号化するエンコーダ１３５は、行為８００の一例である。本方法は、現在の指令が、送信機のうちの中間レベル送信機に、それの出力信号を高レベルから中間レベルに遷移するように指令し、および送信機のうちの低レベル送信機に、それの出力信号を中間レベルから低レベルに遷移すように指令するときを検出するために、連続する多相シンボルのうちの先行する多相シンボルの間の３つの送信機の各々からの出力信号に関する以前の状態と現在の指令を比較する行為８０５をさらに含む。図２Ａに関して議論された出力信号ＡおよびＢによる遷移を検出するために、メモリ１４５に記憶された以前の状態を使用する、論理回路１４０による検出は、行為８０５の一例である。最後に、本方法は、中間レベル送信機と低レベル送信機との検出に応答して、中間レベル送信機に、代わりに、連続する多相シンボルのうちの現在の多相シンボルの初期部分の間にそれの出力信号を低減された中間レベルに遷移することを強制し、低レベル送信機に、代わりに、それの出力信号を増加された低レベルに遷移することを強制する行為８１０を含み、ここにおいて、高レベルは中間レベルよりも大きく、中間レベルは低減された中間レベルよりも大きく、低減された中間レベルは増加された低レベルよりも大きく、増加された低レベルは低レベルよりも大きい。第１の（多相）シンボルから第２の多相シンボルへの遷移の間に、図２Ｂに関して議論されたように、送信機１０５に、それの出力信号Ａにおける立下りエッジをエンファシスすることを強制し、ならびに、送信機１１０に、それの出力信号Ｂにおける立下りエッジをデエンファシスすることを強制する、論理回路１４０からの指令は、行為８１０の一例である。
【００３８】
[0046]したがって、多くの変更、置換および変形は、本開示の趣旨および範囲から逸脱することなく、本開示のデバイスの材料、装置、構成および使用方法においておよび本開示のデバイスの材料、装置、構成および使用方法に対して、行われ得ることが諒解されよう。このことに照らして、本開示の範囲は、本明細書で例示および記述された特定の実施形態は本開示のいくつかの例としてのものにすぎないので、それらの特定の実施形態の範囲に限定されるべきではなく、むしろ、以下に添付された特許請求の範囲およびそれらの機能的等価物の範囲に十分に相応すべきである。
【図１】
2019511868.tif 000003
【図２Ａ】
2019511868.tif 000004
【図２Ｂ】
2019511868.tif 000005
【図３】
2019511868.tif 000006
【図４】
2019511868.tif 000007
【図５】
2019511868.tif 000008
【図６】
2019511868.tif 000009
【図７】
2019511868.tif 000010
【図８】
2019511868.tif 000011
【手続補正書】
【提出日】平成30年11月8日(2018.11.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
連続する多相シンボルを送信するための３送信機システムであって、
前記連続する多相シンボルに対応する指令を与えるためにデータを符号化するように構成されたエンコーダと、
前記連続する多相シンボルのうちの現在の多相シンボルに関して、複数の信号レベルのうちの１つに前記指令のうちの現在の指令に応答して、それの出力信号を駆動するように、各々構成された複数の３つの送信機と、および
前記３つの送信機のうちの中間レベル送信機が、前記現在の多相シンボルに関して、それの出力信号を高レベルから中間レベルに遷移するように前記エンコーダによって指令され、前記３つの送信機のうちの低レベル送信機が、それの出力信号を前記中間レベルから低レベルに遷移するように前記エンコーダによって指令されるときを検出することと、および前記中間レベル送信機に、代わりに、前記現在の多相シンボルの初期部分の間にそれの出力信号を低減された中間レベルに遷移し、および次いで、前記現在の多相シンボルの残りの部分に関して、それの出力信号を前記中間レベルに遷移することを強制することと、および前記低レベル送信機に、代わりに、前記初期部分の間にそれの出力信号を増加された低レベルに遷移し、および次いで、前記残りの部分の間にそれの出力信号を前記低レベルに遷移することを強制することと
を行うように構成された論理回路と、ここにおいて、前記高レベルは前記中間レベルよりも大きく、前記中間レベルは前記低減された中間レベルよりも大きく、前記低減された中間レベルは増加された低レベルよりも大きく、および前記増加された低レベルは前記低レベルよりも大きい、
を備える、３送信機システム。
【請求項２】
各送信機に関する前記出力信号は電圧出力信号であり、およびここにおいて、前記高レベル、前記中間レベル、前記低減された中間レベル、前記増加された低レベル、および前記低レベルはすべて電圧レベルである、請求項１に記載の３送信機システム。
【請求項３】
各送信機に関する前記出力信号は電流出力信号であり、およびここにおいて、前記高レベル、前記中間レベル、前記低減された中間レベル、前記増加された低レベル、および前記低レベルはすべて電流レベルである、請求項１に記載の３送信機システム。
【請求項４】
前記論理回路は、前記３つの送信機のうちの高レベル送信機が、前記現在の多相シンボルに関して、それの出力信号を前記中間レベル電圧から前記高レベル電圧に遷移するように前記エンコーダによって指令され、前記３つの送信機のうちの低レベル〜中間レベル送信機が、それの出力信号を前記低レベル電圧から前記中間レベル電圧に遷移するように指令されるときを検出することと、および前記高レベル送信機に、代わりに、前記現在の多相シンボルの前記初期部分の間にそれの出力信号を低減された高レベル電圧に遷移することを強制することと、および前記低レベル〜中間レベル送信機に、代わりに、前記初期部分の間にそれの出力信号を増加された中間レベル電圧に遷移することを強制することと
を行うようにさらに構成され、ここにおいて、前記高レベル電圧は前記低減された高レベル電圧よりも大きく、前記低減された高レベル電圧は前記増加された中間レベル電圧よりも大きく、および前記増加された中間レベル電圧は前記中間レベル電圧よりも大きい、請求項２に記載の３送信機システム。
【請求項５】
前記論理回路は、前記３つの送信機のうちの第１の送信機が、前記現在の多相シンボルに関して、それの出力信号を前記中間レベル電圧から前記低レベル電圧に遷移するように前記エンコーダによって指令され、前記３つの送信機のうちの第２の送信機は、それの出力信号を前記低レベル電圧から前記中間レベル電圧に遷移するように前記エンコーダによって指令されるときを検出することと、および前記第１の送信機に、代わりに、前記初期部分の間にそれの出力信号を前記増加された中間レベル電圧に遷移することを強制することと、および前記第２の送信機に、代わりに、前記初期部分の間にそれの出力信号を低減された低レベル電圧に遷移することを強制することと
を行うようにさらに構成され、ここにおいて、前記低減された低レベル電圧は前記低レベル電圧よりも小さい、請求項４に記載の３送信機システム。
【請求項６】
前記論理回路は、前記３つの送信機のうちの持続された高レベル送信機が、前記現在の多相シンボルに関して、それの出力信号を前記高レベル電圧に維持するように前記エンコーダによって指令されるときを検出することと、および前記持続された高レベル送信機に、代わりに、前記現在の多相シンボルの間にそれの出力信号を前記低減された高レベル電圧に遷移することを強制することとを行うようにさらに構成された、請求項４に記載の３送信機システム。
【請求項７】
前記論理回路は、前記３つの送信機のうちの持続された低レベル送信機が、前記現在の多相シンボルに関して、それの出力信号を前記低レベル電圧に維持するように前記エンコーダによって指令されるときを検出することと、および前記持続された低レベル送信機に、代わりに、前記現在の多相シンボルの間にそれの出力信号を前記増加された低レベル電圧に遷移することを強制することとを行うようにさらに構成された、請求項４に記載の３送信機システム。
【請求項８】
前記論理回路は、前記３つの送信機のうちの第１の送信機が、前記現在の多相シンボルに関して、それの出力信号を前記高レベル電圧から前記中間レベル電圧に遷移するように前記エンコーダによって指令し、前記３つの送信機のうちの第２の送信機が、それの出力信号を前記中間レベル電圧から前記高レベル電圧に遷移するように前記エンコーダによって指令されるときを検出することと、および前記第１の送信機に、代わりに、前記多相シンボルの前記初期部分の間にそれの出力信号を増加された高レベル電圧に遷移することを強制することと、および前記第２の送信機に、代わりに、前記初期部分の間にそれの出力信号を前記低減された中間レベル電圧に遷移することを強制することと
を行うようにさらに構成され、ここにおいて、前記増加された高レベル電圧は前記高レベル電圧よりも大きい、請求項４に記載の３送信機システム。
【請求項９】
前記多相シンボルのうちの先行する多相シンボルの間に前記３つの送信機の以前の状態を記憶するためのメモリをさらに備え、ここにおいて、前記論理回路は、前記中間レベル送信機のおよび前記低レベル送信機の前記検出をアシストするために前記メモリにアクセスするようにさらに構成された、請求項２に記載の３送信機システム。
【請求項１０】
各送信機は、プルアップ電源ノードとプルアップ抵抗器との間に直列にプルアップトランジスタを含み、およびここにおいて、前記プルアップ抵抗器は、前記送信機の出力信号を供給するための出力ノードに接続され、およびここにおいて、前記エンコーダは、前記送信機の出力信号を前記高レベル電圧に遷移するために前記プルアップトランジスタをオンに駆動するように構成された、請求項８に記載の３送信機システム。
【請求項１１】
各送信機は、前記プルアップ電源ノードと拡張プルアップ抵抗器との間に直列に拡張プルアップトランジスタをさらに含み、およびここにおいて、前記拡張プルアップ抵抗器は前記出力ノードに接続され、およびここにおいて、前記論理回路は、前記送信機の出力信号を前記増加された高レベル電圧に遷移するために前記拡張プルアップトランジスタを駆動するようにさらに構成された、請求項１０に記載の３送信機システム。
【請求項１２】
各送信機は、前記出力ノードとプルダウン抵抗器との間に直列にプルダウントランジスタをさらに含み、およびここにおいて、前記プルダウン抵抗器は接地に接続し、およびここにおいて、前記エンコーダは、前記送信機の出力信号を前記低レベル電圧に遷移するために前記プルダウントランジスタをオンに駆動するようにさらに構成された、請求項１０に記載の３送信機システム。
【請求項１３】
各送信機は、前記出力ノードと拡張プルダウン抵抗器との間に直列に拡張プルダウントランジスタをさらに含み、およびここにおいて、前記拡張プルダウン抵抗器は接地に接続し、およびここにおいて、前記論理回路は、前記送信機の出力信号を前記低減された低レベル電圧に遷移するために前記拡張プルダウントランジスタを駆動するようにさらに構成された、請求項１２に記載の３送信機システム。
【請求項１４】
３つの送信機から連続する多相シンボルを送信する方法であって、
入力データ信号を、前記連続する多相シンボルのうちの現在の多相シンボルに対応する現在の指令に符号化することと、
前記現在の指令が、前記３つの送信機のうちの中間レベル送信機に、それの出力信号を高レベルから中間レベルに遷移するように指令し、および前記３つの送信機のうちの低レベル送信機に、それの出力信号を前記中間レベルから低レベルに遷移するように指令するときを検出するために、前記連続する多相シンボルのうちの先行する多相シンボルの間の前記３つの送信機の各々からの出力信号に関する以前の状態と前記現在の指令を比較することと、
前記中間レベル送信機と前記低レベル送信機との検出に応答して、前記中間レベル送信機に、代わりに、前記連続する多相シンボルのうちの現在の多相シンボルの初期部分の間にそれの出力信号を低減された中間レベルに遷移し、および次いで、前記現在の多相シンボルの残りの部分の間にそれの出力信号を前記中間レベルに遷移することを強制し、前記低レベル送信機に、代わりに、前記現在の多相シンボルの前記初期部分の間にそれの出力信号を増加された低レベルに遷移し、および次いで、前記現在の多相シンボルの前記残りの部分の間にそれの出力信号を前記低レベルに遷移することを強制することと、ここにおいて、前記高レベルは前記中間レベルよりも大きく、前記中間レベルは前記低減された中間レベルよりも大きく、前記低減された中間レベルは前記増加された低レベルよりも大きく、および前記増加された低レベルは前記低レベルよりも大きい、
を備える、方法。
【請求項１５】
前記高レベル、前記中間レベル、前記低減された中間レベル、前記増加された低レベル、および前記低レベルはすべて電圧レベルである、請求項１４に記載の方法。
【請求項１６】
前記高レベル、前記中間レベル、前記低減された中間レベル、前記増加された低レベル、および前記低レベルはすべて電流レベルである、請求項１４に記載の方法。
【請求項１７】
前記現在の指令が、前記３つの送信機のうちの高レベル送信機に、それの出力信号を前記中間レベル電圧から前記高レベル電圧に遷移するように指令し、および前記３つの送信機のうちの低レベル〜中間レベル送信機に、それの出力信号を前記低レベル電圧から前記中間レベル電圧に遷移するように指令するときを検出するために、前記以前の状態と前記現在の指令を比較することと、および
前記高レベル送信機と前記低レベル〜中間レベル送信機との前記検出に応答して、前記高レベル送信機に、代わりに、前記現在の多相シンボルの前記初期部分の間に、低減された高レベル電圧に遷移することを強制し、前記低レベル〜中間レベル送信機に、代わりに、増加された中間レベル電圧に遷移することを強制することと、ここにおいて、前記高レベル電圧は前記低減された高レベル電圧よりも大きく、前記低減された高レベル電圧は前記増加された中間レベル電圧よりも大きく、前記増加された中間レベル電圧は前記中間レベル電圧よりも大きい、
をさらに備える、請求項１５に記載の方法。
【請求項１８】
前記現在の多相シンボルは前記初期部分と残りの部分とを備え、前記方法は、
前記残りの部分の間に前記中間レベル送信機からの前記出力信号を前記中間レベル電圧に遷移することと、および
前記残りの部分の間に前記低レベル送信機からの前記出力信号を前記低レベル電圧に遷移することと
をさらに備える、請求項１５に記載の方法。
【請求項１９】
前記現在の指令が、前記３つの送信機のうちの持続された高レベル送信機に、それの出力信号を前記高レベル電圧に維持するように指令するときを検出するために、前記以前の状態と前記現在の指令を比較することと、および
前記持続された高レベル送信機の前記検出に応答して、前記高レベル送信機に、前記現在の多相シンボルの間にそれの出力信号を前記低減された高レベル電圧に遷移することを強制することと
をさらに備える、請求項１７に記載の方法。
【請求項２０】
前記現在の指令が、前記３つの送信機のうちの持続された低レベル送信機に、それの出力信号を前記低レベル電圧に維持するように指令するときを検出するために、前記以前の状態と前記現在の指令を比較することと、および
前記持続された低レベル送信機の前記検出に応答して、前記持続された低レベル送信機に、前記現在の多相シンボルの間にそれの出力信号を前記増加された低レベル電圧に遷移することを強制することと
をさらに備える、請求項１７に記載の方法。
【請求項２１】
連続する多相シンボルを送信するための３送信機システムであって、
前記連続する多相シンボルに対応する連続する指令を与えるために入力データを符号化するように構成されたエンコーダと、
高電圧と、中間レベル電圧と、および低電圧とを含む複数の電圧レベルのうちの１つに前記指令のうちの現在の指令に応答して、それ自体の出力信号を駆動するように、各々構成された複数の３つの送信機と、および
前記高電圧から前記中間レベル電圧に遷移している前記３つの送信機のうちの第１の送信機からの出力信号に関する第１の立下りエッジを選択的にエンファシスし、前記中間レベル電圧から前記低電圧に遷移している前記３つの送信機のうちの第２の送信機からの別の出力信号に関する第２の立下りエッジを選択的にデエンファシスするための手段と
を備える、３送信機システム。
【請求項２２】
前記手段は、前記第１の送信機に、それの出力信号を低減された中間レベル電圧に遷移するように指令することによって、前記第１の送信機からの前記出力信号中の前記第１の立下りエッジを選択的にエンファシスするように構成され、およびここにおいて、前記手段は、前記第２の送信機に、それの出力信号を増加された低電圧に遷移するように指令することによって、前記第２の送信機からの前記出力信号中の前記第２の立下りエッジを選択的にエンファシスするようにさらに構成され、ここにおいて、前記高電圧は前記中間レベル電圧よりも大きく、前記中間レベル電圧は前記低減された中間レベル電圧よりも大きく、前記低減された中間レベル電圧は前記増加された低電圧よりも大きく、前記増加された低電圧は前記低電圧よりも大きい、請求項２１に記載の３送信機システム。
【請求項２３】
前記第１の送信機は、前記多相シンボルのうちの現在の多相シンボルの初期部分の間の、前記低減された中間レベル電圧へのそれの出力信号の遷移によって、および前記多相信号の残りの部分の間の、前記中間レベル電圧へのそれの出力信号の遷移によって、前記手段および前記エンコーダに応答するように構成された、請求項２１に記載の３送信機システム。
【請求項２４】
前記第２の送信機は、前記初期部分の間の、前記増加された低電圧へのそれの出力信号の遷移によって、および前記残りの部分の間の、前記低電圧へのそれの出力信号の遷移によって、前記手段および前記エンコーダに応答するように構成された、請求項２３に記載の３送信機システム。
【請求項２５】
前記第１の立下りエッジの前記選択的エンファシスおよび前記第２の立下りエッジの前記選択的デエンファシスは、前記選択的エンファシスおよび選択的デエンファシスを用いない前記３送信機システムの動作と比較してジッタを低減する、請求項２１に記載の３送信機システム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
【図１】[0011]本開示の一態様にしたがった、インテリジェント等化に関して構成された例示的な３送信機多相システムのブロック図。
【図２Ａ】[0012]等化を用いないで、第１の送信機出力信号がＶＯＨからＶＭに遷移し、および第２の送信機出力信号がＶＭからＶＯＬに遷移する、１つの多相シンボルから別の多相シンボルへの遷移を示す図。
【図２Ｂ】[0013]第１の送信機出力信号に関する立下りエッジがエンファシスされるように、および第２の送信機出力信号に関する立下りエッジがデエンファシスされるように、インテリジェント等化の適用によって変更された図２Ａの多相シンボル遷移を示す図。
【図３】[0014]第１の送信機出力信号に関する立上りエッジをデエンファシスし、および第２の送信機出力信号に関する立上りエッジをエンファシスするインテリジェント等化の適用を用いておよび用いないで、第１の送信機出力信号がＶＭからＶＯＨに遷移し、および第２の送信機出力信号がＶＯＬからＶＭに遷移する、１つの多相シンボルから別の多相シンボルへの遷移を示す図。
【図４】[0015]インテリジェント等化の適用を用いるおよび用いない、一連の多相シンボルに関する送信機出力信号を示す図。
【図５】[0016]インテリジェント等化の適用から単位間隔変動の低減を示す図。
【図６】[0017]図１のシステム中の送信機に関する例示的な回路図。
【図７】[0018]図１のシステム中の送信機出力信号に関する例示的な電圧レベルを示す図。
【図８】[0019]本開示の一態様にしたがった、インテリジェント等化を有する３送信機システムに関する例示的な動作方法のフローチャート。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
[0021]システム１００中の送信機は、それらの対応する送信線路を駆動することに関して、電圧モードドライバまたは電流モードドライバのいずれかであり得る。その点において、各出力信号Ａ、Ｂ、およびＣは、高レベル、中間レベルおよび低レベルのような複数のレベルを含むと見なされ得る。電圧モード実施形態では、これらのレベルはすべて電圧レベルである。逆に、電流モード実施形態では、信号レベルはすべて電流レベルである。本明細書で開示される送信機出力信号に関する立上りおよび立下りエッジの選択的エンファシスおよびデエンファシスは、追加の信号レベルの使用を伴う。たとえば、中間レベルから低レベルへの出力信号の立下りエッジ遷移は、現在の多相シンボルの初期部分の間に、低レベルよりも小さい低減された低レベルに出力信号を遷移することによってエンファシスされ得る。この出力信号は、次いで、多相シンボルの残りに関して低レベルに戻され得る。同様に、中間レベルから低レベルへの出力信号の立下りエッジ遷移は、最初に、現在の多相シンボルの初期部分の間に、増加された低レベルに出力信号を遷移することによって、選択的にデエンファシスされ得る。増加された低レベルは、低レベルよりも大きいが、低減された中間レベルよりも小さい。送信機出力信号中の立上りおよび立下りエッジを選択的にエンファシスおよびデエンファシスすることによって、ジッタは、従来の３送信機動作と比較して有利に低減される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
[0022]以下の議論は、電圧モードドライバの実装形態に向けられるが、本明細書で開示されるインテリジェント等化は、電流モードドライバの実装形態に容易に適用され得ることが諒解されよう。データストリームに依存して、エンコーダ１３５は、各送信機に、高電圧、低電圧、または中間電圧のいずれかでそれの送信線路を駆動するように指令する。以下の議論では、高電圧はＶＯＨと言及され、低電圧はＶＯＬと言及され、および中間（中間レベル）電圧はＶＭと言及される。名称によって暗示されるように、ＶＯＨはＶＯＬよりも高い。ＶＭは、（ＶＯＨ−ＶＯＬ）／２、またはＶＯＨよりも小さいが、ＶＯＬよりも大きいいくつかの他の中間電圧に等しくなり得る。いずれかのインテリジェント等化がない場合、システム１００に関する各多相シンボルは、ＶＯＨでの送信線路のうちの１つの駆動と、ＶＭでの別の送信線路の駆動と、およびＶＯＬでの残りの送信線路の駆動とを伴う。特に、エンコーダ１３５は、それの出力電圧をＶＯＨのほうへプルアップ（ＰＵ）するか、またはそれの出力電圧をＶＯＬのほうへプルダウン（ＰＤ）するように、特定の送信機に指令することができる。同様に、エンコーダ１３５は、それの出力電圧をＶＭにミッドレンジ（ＰＭ）するように、特定の送信機に指令することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
[0023]したがって、エンコーダ１３５から各送信機への３つの可能な指令がある。第１の送信機１０５へのＰＵ、ＰＤ、およびＰＭ指令は、ＰＵ１、ＰＤ１、およびＰＭ１として示される。これらの指令のうちの１つのみがいずれかの所与のシンボル送信に関してアサートされ(be asserted)得る。同様に、エンコーダ１３５は、第２の送信機１１０に対してＰＵ２、ＰＤ２、およびＰＭ２指令のうちの１つをアサートすることができ、および第３の送信機１１５に対してＰＵ３、ＰＤ３、およびＰＭ３指令のうちの１つをアサートすることができる。代替の実施形態では、ＰＭ指令は、特定の送信機に対するＰＭ指令のアサーションが、対応するＰＵ指令と対応するＰＤ指令の両方をデアサートすることによって示され得るので、省略され得ることが諒解されよう。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
[0032]第３のシンボルから第４のシンボルへの遷移では、送信機出力信号Ａは、いずれかの等化がない場合、ＶＯＬにとどまる。しかしながら、インテリジェント等化を用いた同じ遷移では、送信機出力信号Ａは、第３のシンボルの持続時間の間、ＶＯＬよりも高い（図２Ｂに関して議論された）電圧ＶＯＬ＿ＥＱ１まで充電される。このようにして、送信機出力信号Ａは、後続のシンボルにおいて、ＶＭまたはＶＯＨのいずれかまで、より急速に充電され得る。受信機におけるクロック抽出に関して、あらゆるシンボルにおいて送信機出力信号に関する遷移がなければならないので、送信機出力信号Ｂは、立上りエッジ４６０を通して、等化を用いない一実施形態において第４のシンボルの始まりにＶＭからＶＯＨに遷移する。エンファシスされた立上りエッジ４６５は、送信機出力信号Ｂが、第４のシンボルの最初の部分に関して、ＶＯＨよりも高い電圧ＶＯＨ＿ＥＱ１まで、拡張レートで上昇するように、インテリジェント等化を用いた結果を表す。同様に、送信機出力信号Ｃのための立下りエッジに関する４７０は、送信機出力信号Ｃが、第４のシンボルの最初の部分に関して（図２Ｂに関して議論された）Ｖｅｍ２まで降下するように、エンファシスされる。立下りエッジ４７５は、等化を用いない送信機出力信号Ｃに関する遷移を示す。エッジ４６５および４７０のエンファシスは、大きい電力を消費しないが、データジッタを著しく低減するように、それらに関するエンファシスは、ＶＭとＶＯＨとの間の遷移に関係することに留意されたい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
[0046]したがって、多くの変更、置換および変形は、本開示の趣旨および範囲から逸脱することなく、本開示のデバイスの材料、装置、構成および使用方法においておよび本開示のデバイスの材料、装置、構成および使用方法に対して、行われ得ることが諒解されよう。このことに照らして、本開示の範囲は、本明細書で例示および記述された特定の実施形態は本開示のいくつかの例としてのものにすぎないので、それらの特定の実施形態の範囲に限定されるべきではなく、むしろ、以下に添付された特許請求の範囲およびそれらの機能的等価物の範囲に十分に相応すべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
連続する多相シンボルを送信するための３送信機システムであって、
前記連続する多相シンボルに対応する指令を与えるためにデータを符号化するように構成されたエンコーダと、
前記連続する多相シンボルのうちの現在の多相シンボルに関して、複数の信号レベルのうちの１つに前記指令のうちの現在の指令に応答して、それの出力信号を駆動するように、各々構成された複数の３つの送信機と、および
前記３つの送信機のうちの中間レベル送信機が、前記現在の多相シンボルに関して、それの出力信号を高レベルから中間レベルに遷移するように前記エンコーダによって指令され、前記３つの送信機のうちの低レベル送信機が、それの出力信号を前記中間レベルから低レベルに遷移するように前記エンコーダによって指令されるときを検出することと、および前記中間レベル送信機に、代わりに、前記現在の多相シンボルの初期部分の間にそれの出力信号を低減された中間レベルに遷移することを強制することと、および前記低レベル送信機に、代わりに、前記初期部分の間にそれの出力信号を増加された低レベルに遷移することを強制することとを行うように構成された論理回路と、ここにおいて、前記高レベルは前記中間レベルよりも大きく、前記中間レベルは前記低減された中間レベルよりも大きく、前記低減された中間レベルは増加された低レベルよりも大きく、および前記増加された低レベルは前記低レベルよりも大きい、
を備える、３送信機システム。
［Ｃ２］
各送信機に関する前記出力信号は電圧出力信号であり、およびここにおいて、前記高レベル、前記中間レベル、前記低減された中間レベル、前記増加された低レベル、および前記低レベルはすべて電圧レベルである、Ｃ１に記載の３送信機システム。
［Ｃ３］
各送信機に関する前記出力信号は電流出力信号であり、およびここにおいて、前記高レベル、前記中間レベル、前記低減された中間レベル、前記増加された低レベル、および前記低レベルはすべて電流レベルである、Ｃ１に記載の３送信機システム。
［Ｃ４］
前記論理回路は、前記３つの送信機のうちの高レベル送信機が、前記現在の多相シンボルに関して、それの出力信号を前記中間レベル電圧から前記高レベル電圧に遷移するように前記エンコーダによって指令され、前記３つの送信機のうちの低レベル〜中間レベル送信機が、それの出力信号を前記低レベル電圧から前記中間レベル電圧に遷移するように指令されるときを検出することと、および前記高レベル送信機に、代わりに、前記現在の多相シンボルの前記初期部分の間にそれの出力信号を低減された高レベル電圧に遷移することを強制することと、および前記低レベル〜中間レベル送信機に、代わりに、前記初期部分の間にそれの出力信号を増加された中間レベル電圧に遷移することを強制することとを行うようにさらに構成され、ここにおいて、前記高レベル電圧は前記低減された高レベル電圧よりも大きく、前記低減された高レベル電圧は前記増加された中間レベル電圧よりも大きく、および前記増加された中間レベル電圧は前記中間レベル電圧よりも大きい、Ｃ２に記載の３送信機システム。
［Ｃ５］
前記論理回路は、前記３つの送信機のうちの第１の送信機が、前記現在の多相シンボルに関して、それの出力信号を前記中間レベル電圧から前記低レベル電圧に遷移するように前記エンコーダによって指令され、前記３つの送信機のうちの第２の送信機は、それの出力信号を前記低レベル電圧から前記中間レベル電圧に遷移するように前記エンコーダによって指令されるときを検出することと、および前記第１の送信機に、代わりに、前記初期部分の間にそれの出力信号を前記増加された中間レベル電圧に遷移することを強制することと、および前記第２の送信機に、代わりに、前記初期部分の間にそれの出力信号を低減された低レベル電圧に遷移することを強制することとを行うようにさらに構成され、ここにおいて、前記低減された低レベル電圧は前記低レベル電圧よりも小さい、Ｃ４に記載の３送信機システム。
［Ｃ６］
前記論理回路は、前記３つの送信機のうちの持続された高レベル送信機が、前記現在の多相シンボルに関して、それの出力信号を前記高レベル電圧に維持するように前記エンコーダによって指令されるときを検出することと、および前記持続された高レベル送信機に、代わりに、前記現在の多相シンボルの間にそれの出力信号を前記低減された高レベル電圧に遷移することを強制することとを行うようにさらに構成された、Ｃ４に記載の３送信機システム。
［Ｃ７］
前記論理回路は、前記３つの送信機のうちの持続された低レベル送信機が、前記現在の多相シンボルに関して、それの出力信号を前記低レベル電圧に維持するように前記エンコーダによって指令されるときを検出することと、および前記持続された低レベル送信機に、代わりに、前記現在の多相シンボルの間にそれの出力信号を前記増加された低レベル電圧に遷移することを強制することとを行うようにさらに構成された、Ｃ４に記載の３送信機システム。
［Ｃ８］
前記論理回路は、前記３つの送信機のうちの第１の送信機が、前記現在の多相シンボルに関して、それの出力信号を前記高レベル電圧から前記中間レベル電圧に遷移するように前記エンコーダによって指令し、前記３つの送信機のうちの第２の送信機が、それの出力信号を前記中間レベル電圧から前記高レベル電圧に遷移するように前記エンコーダによって指令されるときを検出することと、および前記第１の送信機に、代わりに、前記多相シンボルの前記初期部分の間にそれの出力信号を増加された高レベル電圧に遷移することを強制することと、および前記第２の送信機に、代わりに、前記初期部分の間にそれの出力信号を前記低減された中間レベル電圧に遷移することを強制することとを行うようにさらに構成され、ここにおいて、前記増加された高レベル電圧は前記高レベル電圧よりも大きい、Ｃ４に記載の３送信機システム。
［Ｃ９］
前記多相シンボルのうちの先行する多相シンボルの間に前記３つの送信機の以前の状態を記憶するためのメモリをさらに備え、ここにおいて、前記論理回路は、前記中間レベル送信機のおよび前記低レベル送信機の前記検出をアシストするために前記メモリにアクセスするようにさらに構成された、
Ｃ２に記載の３送信機システム。
［Ｃ１０］
各送信機は、プルアップ電源ノードとプルアップ抵抗器との間に直列にプルアップトランジスタを含み、およびここにおいて、前記プルアップ抵抗器は、前記送信機の出力信号を供給するための出力ノードに接続され、およびここにおいて、前記エンコーダは、前記送信機の出力信号を前記高レベル電圧に遷移するために前記プルアップトランジスタをオンに駆動するように構成された、Ｃ８に記載の３送信機システム。
［Ｃ１１］
各送信機は、前記プルアップ電源ノードと拡張プルアップ抵抗器との間に直列に拡張プルアップトランジスタをさらに含み、およびここにおいて、前記拡張プルアップ抵抗器は前記出力ノードに接続され、およびここにおいて、前記論理回路は、前記送信機の出力信号を前記増加された高レベル電圧に遷移するために前記拡張プルアップトランジスタを駆動するようにさらに構成された、Ｃ１０に記載の３送信機システム。
［Ｃ１２］
各送信機は、前記出力ノードとプルダウン抵抗器との間に直列にプルダウントランジスタをさらに含み、およびここにおいて、前記プルダウン抵抗器は接地に接続し、およびここにおいて、前記エンコーダは、前記送信機の出力信号を前記低レベル電圧に遷移するために前記プルダウントランジスタをオンに駆動するようにさらに構成された、Ｃ１０に記載の３送信機システム。
［Ｃ１３］
各送信機は、前記出力ノードと拡張プルダウン抵抗器との間に直列に拡張プルダウントランジスタをさらに含み、およびここにおいて、前記拡張プルダウン抵抗器は接地に接続し、およびここにおいて、前記論理回路は、前記送信機の出力信号を前記低減された低レベル電圧に遷移するために前記拡張プルダウントランジスタを駆動するようにさらに構成された、Ｃ１２に記載の３送信機システム。
［Ｃ１４］
３つの送信機から連続する多相シンボルを送信する方法であって、
入力データ信号を、前記連続する多相シンボルのうちの現在の多相シンボルに対応する現在の指令に符号化することと、
前記現在の指令が、前記３つの送信機のうちの中間レベル送信機に、それの出力信号を高レベルから中間レベルに遷移するように指令し、および前記３つの送信機のうちの低レベル送信機に、それの出力信号を前記中間レベルから低レベルに遷移するように指令するときを検出するために、前記連続する多相シンボルのうちの先行する多相シンボルの間の前記３つの送信機の各々からの出力信号に関する以前の状態と前記現在の指令を比較することと、および
前記中間レベル送信機と前記低レベル送信機との検出に応答して、前記中間レベル送信機に、代わりに、前記連続する多相シンボルのうちの現在の多相シンボルの初期部分の間にそれの出力信号を低減された中間レベルに遷移することを強制し、前記低レベル送信機に、代わりに、それの出力信号を増加された低レベルに遷移することを強制することと、ここにおいて、前記高レベルは前記中間レベルよりも大きく、前記中間レベルは前記低減された中間レベルよりも大きく、前記低減された中間レベルは前記増加された低レベルよりも大きく、および前記増加された低レベルは前記低レベルよりも大きい、
を備える、方法。
［Ｃ１５］
前記高レベル、前記中間レベル、前記低減された中間レベル、前記増加された低レベル、および前記低レベルはすべて電圧レベルである、Ｃ１４に記載の方法。
［Ｃ１６］
前記高レベル、前記中間レベル、前記低減された中間レベル、前記増加された低レベル、および前記低レベルはすべて電流レベルである、Ｃ１４に記載の方法。
［Ｃ１７］
前記現在の指令が、前記３つの送信機のうちの高レベル送信機に、それの出力信号を前記中間レベル電圧から前記高レベル電圧に遷移するように指令し、および前記３つの送信機のうちの低レベル〜中間レベル送信機に、それの出力信号を前記低レベル電圧から前記中間レベル電圧に遷移するように指令するときを検出するために、前記以前の状態と前記現在の指令を比較することと、および
前記高レベル送信機と前記低レベル〜中間レベル送信機との前記検出に応答して、前記高レベル送信機に、代わりに、前記現在の多相シンボルの前記初期部分の間に、低減された高レベル電圧に遷移することを強制し、前記低レベル〜中間レベル送信機に、代わりに、増加された中間レベル電圧に遷移することを強制することと、ここにおいて、前記高レベル電圧は前記低減された高レベル電圧よりも大きく、前記低減された高レベル電圧は前記増加された中間レベル電圧よりも大きく、前記増加された中間レベル電圧は前記中間レベル電圧よりも大きい、
をさらに備える、Ｃ１５に記載の方法。
［Ｃ１８］
前記現在の多相シンボルは前記初期部分と残りの部分とを備え、前記方法は、
前記残りの部分の間に前記中間レベル送信機からの前記出力信号を前記中間レベル電圧に遷移することと、および
前記残りの部分の間に前記低レベル送信機からの前記出力信号を前記低レベル電圧に遷移することと
をさらに備える、Ｃ１５に記載の方法。
［Ｃ１９］
前記現在の指令が、前記３つの送信機のうちの持続された高レベル送信機に、それの出力信号を前記高レベル電圧に維持するように指令するときを検出するために、前記以前の状態と前記現在の指令を比較することと、および
前記持続された高レベル送信機の前記検出に応答して、前記高レベル送信機に、前記現在の多相シンボルの間にそれの出力信号を前記低減された高レベル電圧に遷移することを強制することと
をさらに備える、Ｃ１７に記載の方法。
［Ｃ２０］
前記現在の指令が、前記３つの送信機のうちの持続された低レベル送信機に、それの出力信号を前記低レベル電圧に維持するように指令するときを検出するために、前記以前の状態と前記現在の指令を比較することと、および
前記持続された低レベル送信機の前記検出に応答して、前記持続された低レベル送信機に、前記現在の多相シンボルの間にそれの出力信号を前記増加された低レベル電圧に遷移することを強制することと
をさらに備える、Ｃ１７に記載の方法。
［Ｃ２１］
連続する多相シンボルを送信するための３送信機システムであって、
前記連続する多相シンボルに対応する連続する指令を与えるために入力データを符号化するように構成されたエンコーダと、
高電圧と、中間レベル電圧と、および低電圧とを含む複数の電圧レベルのうちの１つに前記指令のうちの現在の指令に応答して、それ自体の出力信号を駆動するように、各々構成された複数の３つの送信機と、および
前記高電圧から前記中間レベル電圧に遷移している前記３つの送信機のうちの第１の送信機からの出力信号に関する第１の立下りエッジを選択的にエンファシスするための、および前記中間レベル電圧から前記低電圧に遷移している前記３つの送信機のうちの第２の送信機からの別の出力信号に関する第２の立下りエッジを選択的にデエンファシスするための手段と
を備える、３送信機システム。
［Ｃ２２］
前記手段は、前記第１の送信機に、それの出力信号を低減された中間レベル電圧に遷移するように指令することによって、前記第１の送信機からの前記出力信号中の前記第１の立下りエッジを選択的にエンファシスするように構成され、およびここにおいて、前記手段は、前記第２の送信機に、それの出力信号を増加された低電圧に遷移するように指令することによって、前記第２の送信機からの前記出力信号中の前記第２の立下りエッジを選択的にエンファシスするようにさらに構成され、ここにおいて、前記高電圧は前記中間レベル電圧よりも大きく、前記中間レベル電圧は前記低減された中間レベル電圧よりも大きく、前記低減された中間レベル電圧は前記増加された低電圧よりも大きく、前記増加された低電圧は前記低電圧よりも大きい、Ｃ２１に記載の３送信機システム。
［Ｃ２３］
前記第１の送信機は、前記多相シンボルのうちの現在の多相シンボルの初期部分の間の、前記低減された中間レベル電圧へのそれの出力信号の遷移によって、および前記多相信号の残りの部分の間の、前記中間レベル電圧へのそれの出力信号の遷移によって、前記手段および前記エンコーダに応答するように構成された、Ｃ２１に記載の３送信機システム。
［Ｃ２４］
前記第２の送信機は、前記初期部分の間の、前記増加された低電圧へのそれの出力信号の遷移によって、および前記残りの部分の間の、前記低電圧へのそれの出力信号の遷移によって、前記手段および前記エンコーダに応答するように構成された、Ｃ２３に記載の３送信機システム。
［Ｃ２５］
前記第１の立下りエッジの前記選択的エンファシスおよび前記第２の立下りエッジの前記選択的デエンファシスは、前記選択的エンファシスおよび選択的デエンファシスを用いない前記３送信機システムの動作と比較してジッタを低減する、Ｃ２１に記載の３送信機システム。
【国際調査報告】
2019511868.tif 000012
2019511868.tif 000013
2019511868.tif 000014