(57)【要約】  テクスチャ認識表示装置および駆動方法を開示した。テクスチャ認識表示装置が複数の対になるように設置される第一の制御信号ラインと第二の制御信号ラインとを含む。テクスチャ認識時間期間に、第二の制御信号ラインへ、信号周波数が第一の制御信号ラインの第一の制御信号と同じ且つ位相が第一の制御信号ラインの第一の制御信号と180度ずれている第二の制御信号をアップロードして、第一の制御信号ラインの第一の制御信号の認識出力ラインに対するノイズ干渉を相殺でき、得られたテクスチャ認識信号のSN比を高めることにより、テクスチャ認識信号の取り出す精度と検出精度を高める。
2019518250.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設置されるアレイ配置を呈する複数の画素回路と、
夫々が一行の画素回路に電気的に接続される複数の第一の制御信号ラインと、
夫々が一つの第一の制御信号ラインと対になるように設置される複数の第二の制御信号ラインと、
列方向に沿って設置される、テクスチャ認識信号を読み取るための複数の認識出力ラインと、を含む、テクスチャ認識表示装置であって、
前記第一の制御信号ラインがテクスチャ認識時間期間に第一の制御信号を受信して、それに接続する画素回路に第一の制御信号を提供するためのものであり、前記第二の制御信号ラインがテクスチャ認識時間期間に第二の制御信号を受信するためのものであり、前記第二の制御信号と前記第一の制御信号とは、同じ信号周波数を有し且つ位相が180度の差を有する、
テクスチャ認識表示装置。
【請求項２】
前記複数の第一の制御信号ラインと前記複数の第二の制御信号ラインとは、同一画素回路行の隙間の中にある、対になるように設置される第一の制御信号ラインと第二の制御信号ラインとを含む、請求項１に記載のテクスチャ認識表示装置。
【請求項３】
対になるように設置される前記第一の制御信号ラインと前記第二の制御信号ラインとの延設方向が同じである、請求項１に記載のテクスチャ認識表示装置。
【請求項４】
対になるように設置される前記第一の制御信号ラインと前記第二の制御信号ラインとが相互に平行に設置される、請求項3に記載のテクスチャ認識表示装置。
【請求項５】
前記第一の制御信号ラインと前記第二の制御信号ラインとが同じ層に設置され、かつ前記第一の制御信号ラインと前記第二の制御信号ラインとが同じライン幅が有する、請求項4に記載のテクスチャ認識表示装置。
【請求項６】
前記テクスチャ認識表示装置は、集積駆動回路をさらに含み、前記集積駆動回路が、少なくともテクスチャ認識時間期間に夫々に第一の制御信号ラインと第二の制御信号ラインとに第一の制御信号と第二の制御信号を提供するためのものである、請求項1に記載のテクスチャ認識表示装置。
【請求項７】
前記第二の制御信号ラインの一端が前記集積駆動回路に電気的に接続され、前記第二の制御信号ラインの他端がフローティングに設置される、請求項6に記載のテクスチャ認識表示装置。
【請求項８】
前記集積駆動回路は、前記第一の制御信号ラインに電気的に接続して第一の制御信号を提供する第一のサブ駆動回路と、前記第二の制御信号ラインに電気的に接続して第二の制御信号を提供する第二のサブ駆動回路とを含む、請求項7に記載のテクスチャ認識表示装置。
【請求項９】
前記第一のサブ駆動回路と前記第二のサブ駆動回路とのうちのそれぞれは、第一のノードの電位を制御するための前端回路と、前記第一のノードの電位の制御下で出力信号を生成するための後端回路とを含み、その中で、前記前端回路と後端回路は、表示時間期間に前記第一のノードの電位のレベルと前記出力信号の電位のレベルとが逆であるように制御される、請求項8に記載のテクスチャ認識表示装置。
【請求項１０】
前記第一のサブ駆動回路と前記第二のサブ駆動回路との回路構成が同じであり、その中では、前記後端回路が第一の参考信号入力端を有し、テクスチャ認識時間期間に、第一のサブ駆動回路における第一の参考信号入力端と第二のサブ駆動回路における第一の参考信号入力端とは、同じ信号周波数、同じ振幅値を有するとともに位相が180度の差を有する矩形波信号を夫々に受信する、請求項9に記載のテクスチャ認識表示装置。
【請求項１１】
対になるように設置される前記第一の制御信号ラインと前記第二の制御信号ラインとに夫々に電気的に接続する前記第一のサブ駆動回路と前記第二のサブ駆動回路とは、一つの前端回路を共用する、請求項10に記載のテクスチャ認識表示装置。
【請求項１２】
前記集積駆動回路は、前記第一の制御信号ラインに電気的に接続して第一の制御信号を提供するサブ駆動回路と、第二の制御信号ラインに電気的に接続して第二の制御信号を提供するインバーターとを含み、前記インバーターの入力端が前記サブ駆動回路の出力端に接続される、請求項7に記載のテクスチャ認識表示装置。
【請求項１３】
前記サブ駆動回路は、第一のノードの電位を制御するための前端回路と、前記第一のノードの電位の制御下で出力信号を生成するための後端回路とを含み、その中で、前記前端回路と後端回路は、表示時間期間に前記第一のノードの電位のレベルと前記出力信号の電位のレベルとが逆であるように制御される、請求項12に記載のテクスチャ認識表示装置。
【請求項１４】
アレイ配置を呈する複数の感光感応ユニットをさらに含み、
ただし、各々の認識出力ラインが一列の感光感応ユニットに電気的に接続されてテクスチャ認識信号を読み取る、
請求項1〜13のいずれかに記載のテクスチャ認識表示装置。
【請求項１５】
テクスチャ認識時間期間で、第一の制御信号ラインによりそれに電気的に接続する画素回路に第一の制御信号を提供し、同時に各前記第二の制御信号ラインに第二の制御信号を提供し、前記第二の制御信号と前記第一の制御信号とは、同じ信号周波数を有し、且つ、位相が180度の差を有する、ことを含む、
請求項1〜14のいずれかに記載のテクスチャ認識表示装置を駆動するための駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
この出願は、2016年8月15日に中国特許庁へ出願された中国特許出願201610670872.8の優先権を主張するものであり、前記中国特許出願の内容が引用の方式により本明細書に組み込まれる。
【０００２】
本開示は、表示技術領域に関して、特別に、テクスチャ認識表示装置および駆動方法に関する。
【背景技術】
【０００３】
表示技術の高速発展につれて、テクスチャ認識機能を有する表示パネルがすでに人類の生活にだんだんと及んでいる。現在、テクスチャ認識表示装置では例えばPIN接合の感光特性を利用して光学的なテクスチャ認識の機能を実現できる。しかし、従来のテクスチャ認識表示装置に対し、テクスチャ認識信号の取り出す精度とテクスチャ認識の検出正確率をさらに高める必要がある。
【発明の概要】
【０００４】
これを鑑みて、本開示の実施例は、テクスチャ認識表示装置および駆動方法を提供して、テクスチャ認識信号の取り出す精度とテクスチャ認識の検出正確率を改善する。
【課題を解決するための手段】
【０００５】
よって、本開示の実施例は、基板上に設置されるアレイ配置を呈する複数の画素回路と、夫々が一行の画素回路に電気的に接続される複数の第一の制御信号ラインと、夫々が一つの第一の制御信号ラインと対になるように設置される複数の第二の制御信号ラインと、列方向に沿って設置される、テクスチャ認識信号を読み取るための複数の認識出力ラインと、を含むテクスチャ認識表示装置、を提供した。第一の制御信号ラインがテクスチャ認識時間期間に第一の制御信号を受信して、それに接続する画素回路に第一の制御信号を提供するためのものであり、第二の制御信号ラインがテクスチャ認識時間期間に第二の制御信号を受信するためのものであり、第二の制御信号と第一の制御信号とは、同じ信号周波数を有し且つ位相が180度の差を有する。
【０００６】
いくつかの実施例では、前記複数の第一の制御信号ラインと前記複数の第二の制御信号ラインとは、同一画素回路行の隙間の中にある、対になるように設置される第一の制御信号ラインと第二の制御信号ラインとを含む。
【０００７】
いくつかの実施例では、対になるように設置される前記第一の制御信号ラインと前記第二の制御信号ラインとの延設方向が同じである。
【０００８】
さらには、いくつかの実施例では、対になるように設置される前記第一の制御信号ラインと前記第二の制御信号ラインとが相互に平行に設置される。
【０００９】
さらには、いくつかの実施例では、前記第一の制御信号ラインと前記第二の制御信号ラインとが同じ層に設置され、かつ前記第一の制御信号ラインと前記第二の制御信号ラインとが同じライン幅が有する。
【００１０】
いくつかの実施例では、前記テクスチャ認識表示装置は、集積駆動回路をさらに含み、前記集積駆動回路が、少なくともテクスチャ認識時間期間に夫々に第一の制御信号ラインと第二の制御信号ラインとに第一の制御信号と第二の制御信号を提供するためのものである。
【００１１】
いくつかの実施例では、前記第二の制御信号ラインの一端が前記集積駆動回路に電気的に接続され、前記第二の制御信号ラインの他端がフローティングに設置される。
【００１２】
いくつかの実施例では、集積駆動回路は、前記第一の制御信号ラインに電気的に接続して第一の制御信号を提供する第一のサブ駆動回路と、前記第二の制御信号ラインに電気的に接続して第二の制御信号を提供する第二のサブ駆動回路とを含む。
【００１３】
さらには、第一のサブ駆動回路と第二のサブ駆動回路とのうちのそれぞれは、第一のノードの電位を制御するための前端回路と、第一のノードの電位の制御下で出力信号を生成するための後端回路とを含み、前端回路と後端回路は、表示時間期間に前記第一のノードの電位のレベルと前記出力信号の電位のレベルとが逆であるように制御される。
【００１４】
さらには、いくつかの実施例では、第一のサブ駆動回路と第二のサブ駆動回路との回路構成が同じであり、後端回路が第一の参考信号入力端を有し、テクスチャ認識時間期間に、第一のサブ駆動回路における第一の参考信号入力端と第二のサブ駆動回路における第一の参考信号入力端とは、同じ信号周波数、同じ振幅値を有するとともに位相が180度の差を有する矩形波信号を夫々に受信する。
【００１５】
さらには、いくつかの実施例では、対になるように設置される前記第一の制御信号ラインと前記第二の制御信号ラインとに夫々に電気的に接続する前記第一のサブ駆動回路と前記第二のサブ駆動回路とは、一つの前端回路を共用する。
【００１６】
代わりに、いくつかの実施例では、集積駆動回路は、第一の制御信号ラインに電気的に接続して第一の制御信号を提供するサブ駆動回路と、第二の制御信号ラインに電気的に接続して第二の制御信号を提供するインバーターとを含み、インバーターの入力端が前記サブ駆動回路の出力端に接続される。
【００１７】
さらには、いくつかの実施例では、サブ駆動回路は、第一のノードの電位を制御するための前端回路と、第一のノードの電位の制御下で出力信号を生成するための後端回路とを含み、前端回路と後端回路は、表示時間期間に前記第一のノードの電位のレベルと前記出力信号の電位のレベルとが逆であるように制御される。
【００１８】
さらには、いくつかの実施例では、テクスチャ認識表示装置は、アレイ配置を呈する複数の感光感応ユニットをさらに含み、各々の認識出力ラインが一列の感光感応ユニットに電気的に接続されてテクスチャ認識信号を読み取る。
【００１９】
一方、本開示の実施例は、前記実施例での任意の実施例に述べられるようなテクスチャ認識表示装置を駆動するための駆動方法をさらに提供して、この方法は、テクスチャ認識時間期間で、第一の制御信号ラインによりそれに電気的に接続する画素回路に第一の制御信号を提供し、同時に各前記第二の制御信号ラインに第二の制御信号を提供し、前記第二の制御信号と前記第一の制御信号とは、同じ信号周波数を有し、且つ、位相が180度の差を有する、ことを含む。
【００２０】
本開示の実施例は、テクスチャ認識表示装置および駆動方法を提供し、テクスチャ認識表示装置が対になるように設置される第一の制御信号ラインと第二の制御信号ラインとを含む。テクスチャ認識時間期間に、第二の制御信号ラインにより、信号周波数が第一の制御信号ライン上の第一の制御信号と同じ且つ位相が第一の制御信号ライン上の第一の制御信号と180度ずれている第二の制御信号をアップロードして、第一の制御信号ラインの第一の制御信号の認識出力ラインに対するノイズ干渉を相殺でき、得られたテクスチャ認識信号のSN比を高めることにより、テクスチャ認識信号の取り出す精度と検出精度を高める。
【図面の簡単な説明】
【００２１】
【図１】図1は、本開示の実施例に提供されるテクスチャ認識表示装置の部分部品を模式的に示した。
【図２】図2は、本開示による例示に提供されるテクスチャ認識表示装置に応用可能な振幅変調技術を模式的に説明する。
【図３】図3は、本開示の別の実施例に提供されるテクスチャ認識表示装置の構成模式図である。
【図４】図4は、例示性のOLED画素回路の構成模式図である。
【図５】図5は、図１に示すテクスチャ認識表示装置における認識出力ラインに対応する等価回路モデル図である。
【図６】図6は、図5に示す回路モデルに対応する認識出力ラインの出力信号の電圧と時間との対応関係のシミュレーション結果図である。
【図７】図7は、図３に示す実施例のテクスチャ認識表示装置における認識出力ラインに対応する等価回路モデル図である。
【図８】図8は、図7に示す回路モデルに対応する認識出力ラインの出力信号の電圧と時間との対応関係のシミュレーション結果図である。
【図９】図9は、本開示の実施例に提供されるテクスチャ認識表示装置における一つの画素回路の断面模式図である。
【図１０】図10は、本開示の実施例に提供される図4に述べられる画素回路に対応する信号タイミング図である。
【図１１】図11は、本開示の実施例に提供されるテクスチャ認識表示装置における集積駆動回路における第一のサブ駆動回路または第二のサブ駆動回路の構成模式図である。
【図１２】図12は、図11に示す実施例に対応する信号タイミング図である。
【図１３】図13は、本開示の別の実施例に提供されるテクスチャ認識表示装置における集積駆動回路における第一のサブ駆動回路と第二のサブ駆動回路である。
【図１４】図14は、本開示のさらに別の実施例に提供されるテクスチャ認識表示装置における集積駆動回路における第一のサブ駆動回路と第二のサブ駆動回路の模式図である。
【発明を実施するための形態】
【００２２】
以下、図面を結合して本開示の実施例に提供されるテクスチャ認識表示装置及びその駆動方法の具体的な実施の形態を詳しく説明する。
【００２３】
本開示の各実施例が提案する技術手段をよりはっきり理解できるために、まず、本開示の実施例に述べられるテクスチャ認識表示装置の相関構成と部品についての簡単な説明を与える。
【００２４】
図1に示すように、テクスチャ認識表示装置は、テクスチャを含む対象が反射してくる光線を受信して光電流を発生することができる複数の感光感応ユニット2を含む。手の指を例にして、指紋の谷（valley）と尾根（ridge）が反射する光線の強度が異なるので、発生した光電流も異なり、これにより、手の指の指紋の谷と尾根を認識できる。
【００２５】
感光感応ユニット2は、テクスチャを含む対象が押圧する時に起こされる光強度の変化を検知するための感光ダイオード21と、感光ダイオード21を制御して光強度の変化を異なる電信号に変換し出力するための制御トランジスタ22とを含む。制御トランジスタ22のドレインが感光ダイオード21の一端に接続され、ソースが列方向に沿って設置された認識出力ライン3に接続され、ゲートが走査信号ライン4に接続されてもよい。例えば手の指のテクスチャを含む対象の谷と尾根との間の差異により、光が手の指上に照射される時に異なる反射を発生し、これにより、感光ダイオード21が受信した光強度を異なるにして、異なる光電流の差異を発生する。走査信号ライン4により制御トランジスタ22を伝導し、認識出力ライン3が順に各々の感光ダイオード21の電流差異を読み取りそれを検出回路5に取り出し、テクスチャを含む対象の谷と尾根に対する検出を実現することができる。感光ダイオード21が通常動作する時に逆バイアス状態にあり、感光ダイオード21の他端が一定電位Vdに接続される。
【００２６】
感光ダイオード21は手の指の指紋が反射してくる光線を受信して光電流を発生すると同時に、テクスチャ認識表示装置の表示のための光も異なる経路を経て感光ダイオード21上に照射してノイズを形成することができ、テクスチャ認識信号を識別するのが難しい可能性がある。この状況に鑑みて、振幅変調技術を利用して、表示装置のテクスチャ認識時間期間に、テクスチャ認識表示装置に変調光を発させ、この変調光をテクスチャ構成に照射した後に感光ダイオード21に反射した。図2に示すように、テクスチャ認識時間期間に、変調器が一つの一定周波数の矩形波信号を発生し、この矩形波信号を二つに分けて、一つは画素を駆動し発光するためのものであり、これにより変調光を発生し、もう一つはテクスチャ認識信号を復調するためのものである。手の指がテクスチャ認識表示装置に押す時に、変調光が手の指上に照射されて反射を発生し、反射した変調光が感光ダイオード21上に照射されて光電流を発生する。この光電流がまず電圧変換回路に入り、光電流信号を光電圧信号に変換し、そして第一のフィルタ増幅回路を経て、その後に復調回路に入り復調を行う。テクスチャ認識信号を復調する時に、変調器から出力した前記もう一つの信号を使用する必要がある。復調回路の復調を経た後に、テクスチャ認識信号が低域通過フィルタリング機能を有する第二のフィルタ回路を通過して低域通過フィルタリングを行い、取り出されるテクスチャ構成を指示した信号（それがアナログ信号である）を得ることができ、アナログデジタル変換回路がアナログ信号をデジタル信号に変換し、最終的にそれをコントローラにおけるプロセッサーに出力して処理を行い、テクスチャ構成の画像を得る。テクスチャ認識時間期間における変調光は、外部光、環境ノイズ、電気ノイズの干渉を抵抗し、SN比を高めることができる。
【００２７】
さらには、本願の発明者は、変調光を使用する時に、テクスチャ認識信号を復調する過程において同周波数且つ同位相のノイズを除するのが難しいことを意識し、よって、認識出力ライン上のノイズ干渉をさらに効果的に除する必要があり、得られたテクスチャ認識信号のSN比をさらに高めることにより、テクスチャ認識の検出精度を保証する。
【００２８】
本開示の一つの実施例がテクスチャ認識表示装置を提供し、図3に示すように、テクスチャ認識表示装置は、基板上に設置されたアレイ配置を呈する複数の画素回路100と、夫々が一行の画素回路に電気的に接続する複数の第一の制御信号ライン200と、夫々が一つの第一の制御信号ライン200と対になるように設置される複数の第二の制御信号ライン300とを含む。
【００２９】
第一の制御信号ライン200は、テクスチャ認識時間期間に第一の制御信号を受信するためのものであり、これにより画素回路100によりテクスチャ認識表示装置における画素の発光を変調し、第二の制御信号ライン300は、テクスチャ認識時間期間に第二の制御信号を受信するためのものであり、第二の制御信号と第一の制御信号とは、同じ信号周波数を有し、且つ位相が180度の差を有する。
【００３０】
図1に示すテクスチャ認識表示装置の例示と比べて、図3に示すテクスチャ認識表示装置の例示は、各第一の制御信号ライン200と対になるように設置される複数の第二の制御信号ライン300を増えて、しかも、テクスチャ認識時間期間に、第二の制御信号ライン300へ、信号周波数が第一の制御信号ライン200の第一の制御信号と同じ且つ位相が第一の制御信号ライン200の第一の制御信号と180度ずれている第二の制御信号をアップロードすることにより、第一の制御信号ライン200の第一の制御信号の認識出力ライン500に対するノイズ干渉を相殺でき、得られたテクスチャ認識信号のSN比を高めることにより、テクスチャ認識信号の精度と検出精度をさらに高める。
【００３１】
図3に示すように、テクスチャ認識表示装置は、アレイ配置を呈する複数の感光感応ユニット400と、各列の感光感応ユニット400に電気的に接続する複数の列方向に沿って設置された認識出力ライン500と、夫々に各第一の制御信号ライン200と各第二の制御信号ライン300とに接続する集積駆動回路600とをさらに含んでも良い。対になるように設置される第一の制御信号ライン200と第二の制御信号ライン300との延設方向が同じであり、各第二の制御信号ライン300が集積駆動回路600のみに接続されてもよく、即ち、それがテクスチャ認識表示装置における他の素子に接続されない。テクスチャ認識時間期間に、集積駆動回路600は、各第一の制御信号ライン200により、接続する画素回路100に第一の制御信号を提供し、同時に、各第二の制御信号ライン300に第二の制御信号を提供してもよく、この第二の制御信号と第一の制御信号とは、同じ信号周波数を有し、且つ、位相が180度の差を有する。
【００３２】
一つの実施例では、画素開口率についての影響を下げるまたは避けるために、図3に示すように、感光感応ユニット400を画素回路100の間の隙間に対応する位置に設置し、即ち、感光感応ユニット400を非表示領域に対応する位置に設置する。しかも、図3は各画素回路100の間の隙間ではいずれも感光感応ユニット400が設置されることを模式的に示したものだけであり、しかし、具体的に実施する時に、感光感応ユニット400の分布と画素回路100の分布は、これに限らない。
【００３３】
本開示の実施例に提供されるテクスチャ認識表示装置では、図3に示すように、感光感応ユニット400は、指紋や掌紋が押圧する時に起こされる光強度の変化を検知するための感光ダイオード401と、感光ダイオード401を制御して光強度の変化を電信号に変換するための制御トランジスタ402とを含む。制御トランジスタ402のドレインとソースとのうち一つが感光ダイオード401の一端に接続されてもよく、もう一つが認識出力ライン500に接続されてもよく、制御トランジスタ402のゲートが走査信号ライン700に接続される。走査信号ライン700に走査駆動信号をアップロードする時に、制御トランジスタ402が伝導状態にあり、これにより認識出力ライン500と感光ダイオード401とを電気的に接続する。指紋を例にして、指紋の谷と尾根との間の差異により、光が手の指上に照射される時に異なる光反射を発生し、これにより、感光ダイオード401が受信した光強度を異なるにして、異なる光電流の差異を発生し、走査信号ライン700により制御トランジスタ402を伝導し、認識出力ライン500が順に各々の感光ダイオード401の電流差異の信号を読み取りそれを検出回路に取り出し、指紋の谷と尾根に対する検出を実現することができる。感光ダイオード401が通常動作すると逆バイアス状態にあるので、感光ダイオード401の他端が一定電位Vdに接続される。
【００３４】
いくつかの実施例では、テクスチャ認識表示装置では、対になるように設置される第一の制御信号ライン200と第二の制御信号ライン300とが、互いにできるだけ近づくように配置され、これにより第二の制御信号ライン300にアップロードする第二の制御信号は、第一の制御信号ライン200上の第一の制御信号の認識信号ライン500に対するノイズ干渉をできるだけ相殺する。この時、図3に示すように、対になるように設置される第一の制御信号ライン200と第二の制御信号ライン300とを隣接する画素回路行の間の隙間に設置してもよい（即ち、第一の制御信号ライン200と第二の制御信号ライン300とを同一画素回路行の隙間に設置する）。もちろん、具体的に実施する時に、上記方式に限らなく、例えば、感光感応ユニット400の分布密度が画素回路100の分布密度より小さいと、例えば１画素回路行おきにごとに感光感応ユニット400が設置される場合に、夫々に二つの異なる画素回路行の隙間で対になる第一の制御信号ライン200と第二の制御信号ライン300とが設置されることができる。
【００３５】
さらには、具体的に実施する時に、本開示の実施例に提供されるテクスチャ認識表示装置では、同一画素回路行の隙間に位置する対になるように設置される第一の制御信号ライン200と第二の制御信号ライン300とは相互に平行であってもよい。
【００３６】
本開示の実施例に提供されるテクスチャ認識表示装置では、画素回路100のタイプを限定しなく、例えば、画素回路100は、OLED画素回路（例えば、図4に示す画素回路）を採用してもよく、液晶表示回路を採用してもよい。ここで指された液晶表示回路は、スイッチトランジスタと画素電極および画素電極に対応する液晶分子と共有電極を含み、この時、第一の制御信号ラインがスイッチトランジスタのゲートに接続するゲート信号ラインである。
【００３７】
図5は、図1に示すようなテクスチャ認識表示装置における認識出力ラインの等価回路モデルを模式的に示した。感光感応ユニットに接続する認識出力ライン3の基板上での正投影と第一の制御信号ライン6の正投影とが重なる領域を有し、重なる領域では寄生容量を発生できる、ことを理解できる。第一の制御信号を提供する第一の制御信号ライン6が矩形波信号源V1に等価されてもよく、それが第一の制御信号ラインと認識出力ラインとの間の等価寄生容量C1により認識出力ライン上にカップリングされる。感光ダイオード21が信号源V0に等価されてもよく、矩形波信号源V1は認識出力ラインが出力するテクスチャ認識信号へ干渉を発生する。図5では、R0が認識出力ラインに接続する感光ダイオード21の等価抵抗であり、R1が認識出力ラインの等価抵抗であり、C0が認識出力ラインの等価対地容量であり、オペアンプUに接続する容量と抵抗がトランスインピーダンス増幅に必要な容量と抵抗である。このモデルを信号シミュレーションした後に、図6に示すような認識出力ラインの出力信号の電圧と時間との対応関係のシミュレーション結果を得て、図6から見て、認識出力ラインの出力信号をオペアンプUによりトランスインピーダンス増幅した後に、8Vに近づくピーク干渉が存在し、これが信号の後期の増幅処理について非常に不利である。図7は、図3に示すテクスチャ認識表示装置における認識出力ラインの等価回路モデルを模式的に示した。感光感応ユニット400に接続する認識出力ライン500の基板上での正投影と対になる第一の制御信号ライン200および第二の制御信号ライン300の正投影とが夫々に重なる領域を有し、重なる領域では夫々に寄生容量を発生できる、ことを理解できる。図7では、第一の制御信号ラインが矩形波信号源V1に等価され、それが第一の制御信号ラインと認識出力ラインとの重なる箇所の等価寄生容量C1により認識出力ラインにカップリングされ、感光ダイオード401が信号源V0に等価されて、矩形波信号源V1は認識出力ラインが出力するテクスチャ認識信号へ干渉を発生する。第二の制御信号を受信するための第二の制御信号ラインが矩形波信号源V2に等価され、それが第二の制御信号ラインと認識出力ラインとの重なる箇所の等価寄生容量C2により認識出力ラインにカップリングされ、認識出力ラインが出力するテクスチャ認識信号へ干渉を付加する。第一の制御信号と第二の制御信号とは同じ信号周波数を有し且つ位相が180度の差を有するので、等価寄生容量C1と等価寄生容量C2とが認識出力ラインに対し発生する干渉をお互い相殺することができる。図7では、R0が認識出力ラインに接続する感光ダイオード401の等価抵抗であり、R1が認識出力ラインの等価抵抗であり、R2が等価寄生容量C1と等価寄生容量C2との間のライン抵抗であり、第一の制御信号ラインと第二の制御信号ラインとの距離が近づいくので、抵抗R2が無視程度に小さくなり、C0が認識出力ラインの等価対地容量であり、オペアンプUに接続する容量と抵抗がトランスインピーダンス増幅に必要な容量と抵抗である。このモデルを信号シミュレーションした後に、図8に示すような認識出力ライン上の出力信号の電圧と時間との対応関係のシミュレーション結果を得て、それから見て、ノイズをすでに0.5mV以下に下げり、干渉信号が小さく、検出回路の後の処���に大きい影響を与えない。いくつかの実施例では、第二の制御信号ライン300がアップロードする第二の制御信号は対になるように設置される第一の制御信号ライン200上の第一の制御信号の認識出力ライン500に対するノイズ干渉をできるだけ相殺するために、本開示の別の実施例に提供されるテクスチャ認識表示装置では、図9に示すように、第一の制御信号ライン200が第二の制御信号ライン300と同じ層にありかつ平行に設置され、かつ、第一の制御信号ライン200と第二の制御信号ライン300とが同じライン幅が有する。
【００３８】
具体的に実施する時に、第二の制御信号ライン300に第二の制御信号をアップロードするのに便利であるために、本開示の実施例に提供されるテクスチャ認識表示装置では、図3に示すように、第二の制御信号ライン300の一端が集積駆動回路600に接続されてもよく、第二の制御信号ライン300の他端がフローティングに設置される。代わりに、二つのサイドから駆動されるテクスチャ認識表示装置では、第二の制御信号ライン300の前記他端を反対端の集積駆動回路に接続してもよい。
【００３９】
以下に、画素回路100が例えば図4に示すOLED画素回路を採用することを例にして、集積駆動回路の具体的な構成を説明する。図4に示すOLED画素回路の各ポートに対応する信号タイミング図は図10に示すとおりであり、その中でリセット信号端Reset、走査信号端Gateと発光制御端EMへアップロードする信号は集積駆動回路により出力するタイミング信号であり、参考信号端Vintの参考電位およびハイレベル信号端ELVDDとローレベル信号端ELVSSの電位が外部のフレキシブルプリント回路（FPC）に提供され、データ信号端Vdataのデータ信号がソースICチップに提供される。
【００４０】
図10に示す信号タイミング図から見て、テクスチャ認識表示装置のタイミングが二つの段階（表示時間期間とテクスチャ認識時間期間）を含んでもよい。表示時間期間には、OLED画素回路が正常な表示の機能を実行し、テクスチャ認識時間期間には、発光制御端EMが第一の制御信号である矩形波信号を受信し、この矩形波信号がOLED画素回路によりテクスチャ認識表示装置に変調光を発させることができる。第二の制御信号ラインFloating EMによりアップロードされる第二の制御信号がOLED画素回路に対して何の作用もなく、テクスチャ認識時間期間には、それが第一の制御信号の感光感応ユニットに電気的に接続する認識出力ライン500に対するノイズ干渉を低減または除去できるだけである。
【００４１】
図10に示す信号タイミング図は、表示時間期間とテクスチャ認識時間期間とのタイムシェアリング駆動の例示であり、本開示の実施例は、これに限らない。例えば、他の実施例では、表示時間期間とテクスチャ認識時間期間のいずれに、発光制御端EMが矩形波信号（変調信号）を受信でき、代わりに、テクスチャ認識機能を始動するときのみに、発光制御端EMが矩形波信号を受信し、その他の場合にテクスチャ認識表示装置が正常な発光表示を実行する。
【００４２】
具体的に実施する時に、本開示の実施例に提供されるテクスチャ認識表示装置では、夫々に各第一の制御信号ライン200と各第二の制御信号ライン300とに電気的に接続する集積駆動回路600がテクスチャ認識時間期間で各第一の制御信号ライン200に第一の制御信号を提供し、同時に各第二の制御信号ライン300に第二の制御信号を提供する必要があり、よって、集積駆動回路600が第一の制御信号ライン200に電気的に接続する第一のサブ駆動回路と、第二の制御信号ライン300に電気的に接続する第二のサブ駆動回路とを含んでも良い。
【００４３】
具体的に実施する時に、第一のサブ駆動回路と第二のサブ駆動回路との機能が類似であるので、第一のサブ駆動回路と第二のサブ駆動回路とが同じまたは類似な回路構成を採用してもよい。
【００４４】
一つの実施例では、第一のサブ駆動回路と第二のサブ駆動回路との回路構成が同じであり、各第一のサブ駆動回路と各第二のサブ駆動回路とが図11に示すように第一のノードGOの電位を制御するための前端回路601と、第一のノードGOの電位の制御下で信号出力端EM Outputを駆動し電位を出力するための後端回路602とを含んでもよい。前端回路601と後端回路602とが、表示時間期間には第一のノードGOの電位のレベルと出力信号の電位のレベルが逆であるように制御される。例えば、表示時間期間には、第一のノードGOの電位がハイレベルであると、信号出力端EM Outputの出力信号がローレベルであり、第一のノードGOの電位がローレベルであると、信号出力端EM Outputの出力信号がハイレベルである。
【００４５】
第一のサブ駆動回路と第二のサブ駆動回路における後端回路602の例示は図11に示すとおりであり、他の回路構成を採用してもよく、ここでは限定しない。
【００４６】
図12は、図11に示す第一のサブ駆動回路に対応する信号タイミング図を示し、以下に図12を結合して図11に示す回路動作原理を説明する。
【００４７】
段階1：第一のノードGOがハイレベルであり、スイッチトランジスタT8とT10が切断状態にあり、第二のクロック信号端CK2がローレベルであるので、スイッチトランジスタT9とT11が伝導状態にあり、参考信号端VGL-1のローレベル信号が第一のサブ駆動回路の信号出力端EM Outputから出力される。
【００４８】
段階2：第一のノードGOがローレベルであり、スイッチトランジスタT8とT10が伝導状態にあり、第二のクロック信号端CK2がハイレベルであるので、スイッチトランジスタT9とT11が切断状態にあり、参考信号端VGHのハイレベル信号が第一のサブ駆動回路の信号出力端EM Outputから出力される。
【００４９】
段階3：第一のノードGOがハイレベルであり、スイッチトランジスタT8とT10が切断状態にあり、第二のクロック信号端CK2がローレベルであるので、スイッチトランジスタT9とT11が伝導状態にあり、参考信号端VGL-1のローレベル信号が第一のサブ駆動回路の信号出力端EM Outputから出力される。
【００５０】
段階4：第一のノードGOがハイレベルであり、スイッチトランジスタT8とT10が切断状態にあり、第二のクロック信号端CK2がハイレベルであるので、スイッチトランジスタT9が切断状態にあり、かつ第一のクロック信号端CB2がローレベルであるので、スイッチトランジスタT11が伝導状態を保持し、参考信号端VGL-1のローレベル信号が第一のサブ駆動回路の信号出力端EM Outputから出力される。
【００５１】
段階5：第一のノードGOがハイレベルであり、スイッチトランジスタT8とT10が切断状態にあり、第二のクロック信号端CK2がローレベルであるので、スイッチトランジスタT9とT11が伝導状態にあり、参考信号端VGL-1の矩形波信号が第一のサブ駆動回路の信号出力端EM Outputから出力される。
【００５２】
上記の段階1〜4が表示時間期間に対応し、段階5がテクスチャ認識時間期間に対応し、図12に示す信号STV2がフレーム開始信号である。
【００５３】
上記実施例では、第一のサブ駆動回路と第二のサブ駆動回路とは、回路構成が同じであり、区別が、テクスチャ認識時間期間には、第一のサブ駆動回路における第一の参考信号入力端VGL-1と第二のサブ駆動回路における第一の参考信号入力端VGL-1とが夫々に同じ信号周波数、同じ振幅値を有するとともに位相が180度の差を有する矩形波信号を受信する、ことである。即ち、第二のサブ駆動回路と第一のサブ駆動回路とは、動作原理が同じであり、区別が段階5では参考信号端VGL-1に受信される矩形波信号の位相が180度の差を有することである。
【００５４】
別の実施例では、第一のサブ駆動回路と第二のサブ駆動回路とは、一部の回路構成を共用でき、図13に示すように、対になるように設置される第一の制御信号ライン200と第二の制御信号ライン300とに夫々に接続する第一のサブ駆動回路と第二のサブ駆動回路とは、一つの前端回路601を共用でき、即ち、第一のサブ駆動回路と第二のサブ駆動回路とは、一つの前端回路601と二つの後端回路602aと602bを含み、その動作原理が図11に示す実施例の回路と類似し、ここでは繰り返す部分をくどくど述べなく、異なる箇所が、段階5では後端回路602aの参考信号端VGL-1に受信された矩形波信号と後端回路602bの参考信号端VGL-2に受信された矩形波信号との位相が180度の差を有することである。
【００５５】
さらに別の実施例では、集積駆動回路が第一の制御信号ラインに電気的に接続するサブ駆動回路と、第二の制御信号ラインに電気的に接続するインバーターRとを含んでもよく、インバーターの入力端がサブ駆動回路の出力端に接続される。即ち、この実施例では、第一の制御信号ラインと第二の制御信号ラインとに夫々に接続する第一のサブ駆動回路と第二のサブ駆動回路とは、一つのサブ駆動回路の回路構成であってもよい。図14は、対になるように設置される第一の制御信号ライン200と第二の制御信号ライン300とに夫々に電気的に接続する一つのサブ駆動回路を模式的に示し、このサブ駆動回路の後端回路602の信号出力端EM Output1が第一の制御信号ラインに直接に接続され、インバーターRの入力端に電気的に接続され、インバーターRの出力端が第二の制御信号ラインに接続される。このサブ駆動回路の動作原理は、図11に示す回路の動作原理と類似し、ここでは、繰り返す部分をくどくど述べない。
【００５６】
図11に示す実施例と比べて、図13と図14に示す実施例の回路構成がより簡単であり、集積駆動回路の複雑度を簡略化でき、狭いフレームの設計に有利である。
【００５７】
本開示の実施例に提供されるテクスチャ認識表示装置は、携帯電話、タブレットPC、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲータなど任意の表示機能を有する製品や部品であってもよく、ここでは限定されない。本開示の各実施例に提供されるテクスチャ認識表示装置は、指紋認識検出に応用できるのみならず、またその他のテクスチャ特徴を有する対象の認識に応用できる。
【００５８】
同一発明の構想に基づいて、本開示の実施例は、上記テクスチャ認識表示装置を駆動するための駆動方法をさらに提供して、この方法は、
【００５９】
テクスチャ認識時間期間で、第一の制御信号ラインによりそれに接続する画素回路に第一の制御信号を提供し、同時に第二の制御信号ラインに第二の制御信号を提供し、この第二の制御信号とこの第一の制御信号とは、同じ信号周波数を有し、且つ、位相が180度の差を有する。
【００６０】
第二の制御信号ラインによりアップロードする、信号周波数が第一の制御信号ラインの第一の制御信号と同じ且つ位相が第一の制御信号ラインの第一の制御信号と180度ずれている第二の制御信号を利用して、第一の制御信号ラインの第一の制御信号の認識出力ラインに対するノイズ干渉を低減または相殺でき、得られたテクスチャ認識信号のSN比を高めることにより、取り出されるテクスチャ認識信号の精度と検出精度をさらに高める。
【００６１】
本開示の実施例に提供される上記テクスチャ認識表示装置および駆動方法は、テクスチャ認識表示装置で各第一の制御信号ラインと対になるように設置される複数の第二の制御信号ラインを増えて、感光感応ユニットに接続する認識出力ラインの基板上での正投影と対になる設置される第一の制御信号ラインおよび第二の制御信号ラインの正投影とが夫々に重なる領域を有し、重なる領域では夫々に寄生容量を発生する。テクスチャ認識時間期間で、第二の制御信号ラインにより、信号周波数が第一の制御信号ラインの第一の制御信号と同じ且つ位相が第一の制御信号ラインの第一の制御信号と180度ずれている第二の制御信号をアップロードして、第一の制御信号ラインの第一の制御信号の認識出力ラインに対するノイズ干渉を相殺でき、得られたテクスチャ認識信号のSN比を高めることにより、テクスチャ認識信号の高精度の取り出すと検出精度を保証する。
【００６２】
明らかにするのは、当業者は、本発明の精神と範囲を逸脱しないことなく本開示に対し様々な変更と変形をすることができる。こうして、本開示のこれらの修正と変形が本開示の付加する請求の範囲および同等な技術の範囲内に属すれば、本発明がこれらの修正と変形を含むことも意図する。
【符号の説明】
【００６３】
２  感光感応ユニット
３  認識出力ライン
４  走査信号ライン
５  検出回路
６  制御信号ライン
２１  感光ダイオード
２２  制御トランジスタ
１００  画素回路
２００  第一の制御信号ライン
３００  第二の制御信号ライン
４００  感光感応ユニット
４０１  感光ダイオード
４０２  制御トランジスタ
５００  認識出力ライン
６００  集積駆動回路
６０１  前端回路
６０２  後端回路
６０２  後端回路
【図１】
2019518250.tif 000003
【図２】
2019518250.tif 000004
【図３】
2019518250.tif 000005
【図４】
2019518250.tif 000006
【図５】
2019518250.tif 000007
【図６】
2019518250.tif 000008
【図７】
2019518250.tif 000009
【図８】
2019518250.tif 000010
【図９】
2019518250.tif 000011
【図１０】
2019518250.tif 000012
【図１１】
2019518250.tif 000013
【図１２】
2019518250.tif 000014
【図１３】
2019518250.tif 000015
【図１４】
2019518250.tif 000016
【国際調査報告】
2019518250.tif 000017
2019518250.tif 000018
2019518250.tif 000019
2019518250.tif 000020
2019518250.tif 000021