(57)【要約】セラミック層、第一の電極層、および第二の電極層を含む多層電子デバイスが開示される。第一の電極層はセラミック層の第一の横方向端部に向かって延びる第一のタブ部分を含み、第一の電極層はさらに第一の切り抜き領域を画定している。第二の電極層はセラミック層の第一の横方向端部に向かって延びる第二のタブ部分を含み、第二の電極層はさらに第二の切り抜き領域を画定している。第一の電極層の第一のタブ部分は縦方向で第二の電極層の第二のタブ部分とオフセットしていて、それにより第一の間隙領域が形成されており、その中で第一のタブ部分は第二のタブ部分と重なり合わない。さらに、第一の切り抜き領域は第二の切り抜き領域と少なくとも部分的に重なり合っている。【選択図】図２Ａ
2019511836.tif 000002
【特許請求の範囲】
【請求項１】
多層電子デバイスであって、
第一の縦方向端部と第二の縦方向端部との間の縦方向と、第一の横方向端部と第二の横方向端部との間の横方向と、に延びるセラミック層、ここで、前記第一の縦方向端部と第二の縦方向端部との間に縦方向中心線が画定されており、且つ前記第一の横方向端部と第二の横方向端部との間に横方向中心線が画定されている、
前記セラミック層の鉛直上方に配置されている第一の電極層、ここで、前記第一の電極層は前記セラミック層の前記第一の横方向端部に向かって延びる第一のタブ部分を含み、前記第一の電極層はさらに第一の切り抜き領域を画定している、
前記セラミック層の鉛直下方に配置されている第二の電極層、ここで、前記第二の電極層は前記セラミック層の前記第一の横方向端部に向かって延びる第二のタブ部分を含み、前記第二の電極層はさらに第二の切り抜き領域を画定している、
を含み、
前記第一の電極層の前記第一のタブ部分は、前記第二の電極層の前記第二のタブ部分と縦方向においてオフセットしていて、それにより第一の間隙領域が形成されており、前記第一の間隙領域内で前記第一のタブ部分は前記第二のタブ部分と重なり合わず、そしてさらに、前記第一の切り抜き領域は、前記第二の切り抜き領域と少なくとも部分的に重なり合っている、前記多層電子デバイス。
【請求項２】
前記第一のタブ部分と前記第二のタブ部分は、前記セラミック層の前記縦方向中心線に関して対称的に配置されている、請求項１に記載のデバイス。
【請求項３】
前記第一のタブ部分と前記第二のタブ部分は、前記セラミック層の前記横方向中心線に関して対称的に配置されている、請求項１に記載のデバイス。
【請求項４】
前記第一の電極層は、前記セラミック層の前記第二の横方向端部に向かって延びる第三のタブ部分をさらに含む、請求項１に記載のデバイス。
【請求項５】
前記第二の電極層は、前記セラミック層の前記第二の横方向端部に向かって延びる第四のタブ部分をさらに含む、請求項４に記載のデバイス。
【請求項６】
前記第一の電極層の前記第三のタブ部分は、前記第二の電極層の前記第四のタブ部分から、前記縦方向においてオフセットしていて、それにより第二の間隙領域が形成されており、前記第二の間隙領域内では前記第三のタブ部分は前記第四のタブ部分と重なり合っていない、請求項５に記載のデバイス。
【請求項７】
前記第一の間隙領域と前記第二の間隙領域は、前記セラミック層の前記縦方向中心線および／または前記横方向中心線に関して対称的に配置されている、請求項６に記載のデバイス。
【請求項８】
前記第一の切り抜き領域と前記第二の切り抜き領域は、前記セラミック層の前記縦方向中心線に関して対称的に配置されている、請求項１に記載のデバイス。
【請求項９】
前記第一の切り抜き領域と前記第二の切り抜き領域は、前記セラミック層の前記横方向中心線に関して対称的に配置されている、請求項１に記載のデバイス。
【請求項１０】
前記セラミック層はウェファーの形態である、請求項１に記載のデバイス。
【請求項１１】
前記セラミック層は誘電体を含む、請求項１に記載のデバイス。
【請求項１２】
前記第一の電極層と電気接続している第一の外部コンタクト、および前記第二の電極層と電気接続している第二の外部コンタクトをさらに含む、請求項１に記載のデバイス。
【請求項１３】
前記第一の外部コンタクトは、前記デバイスの上面および任意に一つ以上の対向する端部に存在し、そしてさらに、前記第二の外部コンタクトは、前記デバイスの底面および任意に一つ以上の対向する端部に存在する、請求項１２に記載のデバイス。
【請求項１４】
前記第一の外部コンタクトは前記デバイスの上面だけに存在し、そして前記第二の外部コンタクトは前記デバイスの底面だけに存在する、請求項１２に記載のデバイス。
【請求項１５】
前記デバイスの端部に露出した前記第一の電極層および前記第二の電極層の複数の部分を覆うマスキング材料をさらに含む、請求項１４に記載のデバイス。
【請求項１６】
前記デバイスは、セラミック層と第一の電極層と第二の電極層とが互い違いになっているものを複数含む、請求項１に記載のデバイス。
【請求項１７】
前記デバイスはコンデンサーである、請求項１に記載のデバイス。
【発明の詳細な説明】
【関連出願】
【０００１】
[0001]本出願は米国仮特許出願６２/３０４５８３号（２０１６年３月７日出願）についての優先権を主張するものであり、あらゆる関連する目的のためにこの仮特許出願の内容が参考文献として本明細書に取り込まれる。
【技術分野】
【０００２】
本発明は多層電子デバイスに関する。
【背景技術】
【０００３】
[0002]コンデンサーは、フィルタリング、減結合、バイパス形成、およびこれらの現代的な用途のその他の側面、例えば、無線通信、警報装置、レーダー装置、回線交換、マッチング回路、および多くのその他のものを含めた用途のために用いられる主要な構成要素である。種々さまざまのコンデンサー環境は、コンデンサーが多くの異なる動作周波数をしばしば受けることを必要とする。衛星テレビ、ＧＰＳ、および移動電話システムの用途を含めた無線通信システムに関連するもののような通常の周波数レベルにおける用途ならびに増大する高い周波数の用途に適応することができるコンデンサー技術は、一般に広い周波数範囲にわたって信頼できる性能特性を示さなければならない。過去において、広範囲の動作周波数にわたって望ましい性能を達成するために、複合のデバイス（例えば、多層コンデンサーと単層コンデンサー）が縦に並べて用いられた。しかし、そのような設計の複雑さとコストのために、同様の性能を達成することができる統合されたデバイスに対する必要性が現在存在する。
【発明の概要】
【０００４】
[0003]本発明の一つの態様によれば、第一の縦方向端部と第二の縦方向端部との間の縦方向と、第一の横方向端部と第二の横方向端部との間の横方向と、に延びるセラミック層を含む多層電子デバイスが開示され、このとき第一の縦方向端部と第二の縦方向端部との間に縦方向中心線が画定されており、且つ第一の横方向端部と第二の横方向端部との間に横方向中心線が画定されている。デバイスはセラミック層の鉛直上方に配置されている第一の電極層を含み、この第一の電極層はセラミック層の第一の横方向端部に向かって延びる第一のタブ部分を含み、第一の電極層はさらに第一の切り抜き領域を画定している。デバイスはまた、セラミック層の鉛直下方に配置されている第二の電極層を含み、この第二の電極層はセラミック層の第一の横方向端部に向かって延びる第二のタブ部分を含み、第二の電極層はさらに第二の切り抜き領域を画定している。第一の電極層の第一のタブ部分は第二の電極層の第二のタブ部分と縦方向においてオフセットしていて、それにより第一の間隙領域が形成されており、その中で第一のタブ部分は第二のタブ部分と重なり合わない。さらに、第一の切り抜き領域は第二の切り抜き領域と少なくとも部分的に重なり合っている。
【０００５】
[0004]本発明のその他の特徴部分および態様は以下でさらに詳しく示される。
【図面の簡単な説明】
【０００６】
[0005]当分野における熟練者を対象として、現在開示される主題についての十分かつ可能な説明が、その最良の態様を含めて、明細書において示されるが、それは添付する図面に言及している。
【図１Ａ】[0006]図１Ａは、本主題の態様に係る典型的な多層構成要素の第一の電極層の図を示す。
【図１Ｂ】図１Ｂは、本主題の態様に係る典型的な多層構成要素の第二の電極層の図を示す。
【図２Ａ】[0007]図２Ａは、図１Ａおよび図１Ｂに示す複数の第一および第二の電極層を積み重ねることによって製造される典型的な多層構成要素のメタライゼーション前の平面図を示す。
【図２Ｂ】[0008]図２Ｂは、積み重ねた複数の電極層の典型的なメタライゼーション前の側面図を示す。
【図３Ａ】[0009]図３Ａは、図２Ａに示す集成体の上部、底部および側部の表面のメタライゼーション後の積み重ねた多層電極の典型的な側面図を示す。
【図３Ｂ】[0010]図３Ｂは、本主題の多層構成要素の態様に係るメタライズした集成体の上面の斜視図を示す。
【図３Ｃ】図３Ｃは、本主題の多層構成要素の態様に係るメタライズした集成体の底面の斜視図を示す。
【図４】[0011]図４は、一対の積層コンデンサーの以前に知られた形態を示し、本主題が取って代わろうと企図しているものである。
【図５】[0012]図５は、以前に知られた積層形態のものと本技術に従って構成されたデバイスとの間のリターンロスのグラフでの比較である。
【図６】[0013]図６は、以前に知られた積層形態のものと本技術に従って構成されたデバイスとの間のインサーションロスのグラフでの比較である。
【図７】[0014]図７は、本技術のものと類似しているがしかし固体内部電極を伴って構成されたデバイスと切り抜き部分を含む本技術に従って構成されたデバイスとの間のリターンロスのグラフでの比較である。
【図８】[0015]図８は、本技術のものと類似しているがしかし固体内部電極を伴って構成されたデバイスと切り抜き部分を含む本技術に従って構成されたデバイスとの間のインサーションロスのグラフでの比較である。
【図９Ａ】[0016]図９Ａは、本開示の主題の典型的なさらなる態様であって、櫛形コンデンサー（ＩＤＣ）の配置で広帯域用途のために構成されたものの側面斜視図である。
【図９Ｂ】[0017]図９Ｂは、図９Ａの典型的な態様において用いるための典型的な第一の電極パターンの上面図を示す。
【図９Ｃ】図９Ｃは、図９Ａの典型的な態様において用いるための典型的な第二の電極パターンの上面図を示す。
【図１０Ａ】[0018]図１０Ａは、本開示の主題の典型的なさらなる態様であって、ランドグリッドアレイ（ＬＧＡ）の配置で広帯域用途のために構成されたものの側面斜視図である。
【図１０Ｂ】[0019]図１０Ｂは、図１０Ａの典型的な態様において用いるための典型的な第一の電極パターンの上面図を示す。
【図１０Ｃ】図１０Ｃは、図１０Ａの典型的な態様において用いるための典型的な第二の電極パターンの上面図を示す。
【０００７】
[0020]本明細書および添付図面を通しての参照符号の繰り返しの使用は、本技術の同一または類似の特徴部分、工程、またはその他の要素を表すことを意図している。
【発明を実施するための形態】
【０００８】
[0021]ここでの論説は典型的な態様だけについて記述するものであり、それは典型的な構成において具体化される本発明の広い見地を限定することを意図していない、ということを当業者は理解するべきである。
【０００９】
[0022]概して言えば、本発明は広範囲の動作周波数にわたって良好な電気的性能を達成することができる統合された多層電子デバイス（例えば、コンデンサー、バリスターなど）を対象とする。デバイスは、交互にある第一および第二の電極層の間に挿入されているセラミック層を含む。第一の電極層はセラミック層の第一の横方向端部に向かって延びる第一のタブ部分を含んでいてもよく、そして第二の電極層は同様にセラミック層の第一の横方向端部に向かって延びる第二のタブ部分を含む。各々の電極層の第一および第二のタブ部分は縦方向において互いにオフセットしている。例えば、それらタブ部分は、セラミック層の縦方向中心線から特定の距離だけ対称的にオフセットしていてもよい。いずれにしても、第一の部分と第二の部分の間に間隙領域が形成されていて、その中で第一および第二の電極は鉛直方向で重なり合わない。所望により、追加のタブ部分を用いてもよい。例えば、第一の電極層は第一の横方向端部に対して反対側のセラミック層の第二の横方向端部に向かって延びる第三のタブ部分を含んでいてもよく、そして第二の電極層は同様にセラミック層の第二の横方向端部に向かって延びる第四のタブ部分を含んでいてもよい。各々の電極層の第三および第四のタブ部分は互いにオフセットしていてもよく（例えば、対称的にオフセットしていて）、それにより第三のタブ部分と第四のタブ部分の間に別の間隙領域が形成されていて、その中で第一および第二の電極層は鉛直方向で重なり合わない。
【００１０】
[0023]加えて、第一の電極層は第一の切り抜き領域を画定していて、そして第二の電極層は第二の切り抜き領域を画定している。第一および第二の切り抜き領域が配置されて、電極が鉛直方向に配向するように配置されるとき、第一の切り抜き領域は第二の切り抜き領域と少なくとも部分的に重なり合う（例えば、第二の切り抜き領域の上方で重ね合わせられる）。所望により、第一の電極層は第三の切り抜き領域を画定していてもよく、そして第二の電極層は第四の切り抜き領域を画定していてもよい。そのような態様においては、第一の切り抜き領域と第三の切り抜き領域は、セラミック層の縦方向および／または横方向中心線に関して概ね対称的に一定の間隔を保っていてもよく、そして第二の切り抜き領域と第四の切り抜き領域は、セラミック層の縦方向および／または横方向中心線に関して概ね対称的に一定の間隔を保っていてもよい。第三および第四の切り抜き領域は同じように配置されていてもよく、それにより、電極が鉛直方向に配向するように配置されるとき、第三の切り抜き領域は第四の切り抜き領域と少なくとも部分的に重なり合う。
【００１１】
[0024]電極層の特定の特質（例えば、オフセットしているタブ部分と切り抜き領域）に関しての選択的な制御を通して、本発明者らは、得られたデバイスが広範囲の周波数にわたって改善された性能を示すことができることを見出した。例えば、比較的高い周波数での操作の間、切り抜き領域は電流集中を生じさせることができ、これは、切り抜き領域と電極の外側の端部との間の電極の領域を通して電流を強制的に流すことによって低い値の静電容量を生成させることに寄与し、ひいては、デバイスのための静電容量の主要な供給源としての小さな表面積の電極をもたらす。一方、比較的低い周波数（例えば、デバイスの基本共振周波数未満）での操作の間は、電流集中効果は小さくなり、電極層の実質的に全表面積がデバイスの全静電容量値に寄与する。
【００１２】
[0025]ここで図１〜３を参照して、例えば、多層電子デバイスの一つの特定の態様について詳しく説明する。図１Ａおよび図１Ｂに示すように、第一の電極層１０を第一のセラミック層１２の表面の鉛直上方に配置することができ（図１Ａ）、そして第二の電極層２０を第二のセラミック層２２の表面の鉛直下方に配置することができる（図１Ｂ）。セラミック層１２および／またはセラミック層２２はそれぞれ、第一および第二の縦方向端部７０の間で縦方向に延びていてもよく、また第一および第二の横方向端部７２および７４の間で横方向に延びていてもよく、それにより第一および第二の縦方向端部７０の間に縦方向中心線が画定されていて、そして第一および第二の横方向端部７２および７４の間に横方向中心線が画定されている。電極層は当分野で知られている任意の様々な異なる金属から形成することができ、例えば、貴金属（例えば、銀、金、パラジウム、白金など）、卑金属（例えば、銅、スズ、ニッケル、クロム、チタン、タングステンなど）、ならびにこれらの様々な組み合わせである。スパッターをしたチタン/タングステン（Ｔｉ/Ｗ）合金、ならびにクロム、ニッケルおよび金のそれぞれのスパッターをした層が、本発明において用いるのに特に適しているかもしれない。
【００１３】
[0026]セラミック層１２および２２は、ウェファー（例えば、予備焼成したもの）あるいはデバイス自体の中で共焼成した誘電体など、様々な形態で設けることができる。いずれにしても、セラミック層１２および２２は典型的に、比較的高い誘電率（Ｋ）（例えば、約１０ないし約４００００、幾つかの態様においては約５０ないし約３００００、そして幾つかの態様においては約１００ないし約２００００）を有する材料から形成される。高誘電材料のタイプの特定の例としては、例えば、ＮＰＯ（ＣＯＧ）（約１００まで）Ｘ７Ｒ（約３０００から約７０００まで）、Ｘ７Ｓ、Ｚ５Ｕ、および／またはＹ５Ｖの材料がある。上述した材料は工業界で受け入れられた定義によって記述されているものと認識すべきであり、それらのうちの幾つかは米国電子機械工業会（ＥＩＡ）によって確立された標準分類であり、従って、当業者であれば認識できるはずである。例えば、そのような材料にはペロブスカイト（灰チタン石）、例えば、チタン酸バリウムおよび関連する固溶体（例えば、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸チタン酸バリウム、ジルコン酸チタン酸バリウムストロンチウム、ジルコン酸チタン酸バリウムカルシウムなど）、チタン酸鉛および関連する固溶体（例えば、ジルコン酸チタン酸鉛、ジルコン酸チタン酸鉛ランタン）、チタン酸ナトリウムビスマスなどが含まれるだろう。一つの特定の態様において、例えば、ＢａｘＳｒ１−ｘＴｉＯ３の式のチタン酸バリウムストロンチウム（ＢＳＴＯ）を用いることができ、ここでｘは０から１まで、幾つかの態様においては約０．１５から約０．６５まで、また幾つかの態様においては約０．２５から約０．６までである。その他の適当なペロブスカイトは、例えば、ＢａｘＣａ１−ｘＴｉＯ３（ここでｘは約０．２から約０．８まで、また幾つかの態様においては約０．４から約０．６まで）、ＰｂｘＺｒ１−ｘＴｉＯ３（ＰＺＴ）（ここでｘは約０．０５から約０．４までの範囲）、チタン酸鉛ランタンジルコニウム（ＰＬＺＴ）、チタン酸鉛（ＰｂＴｉＯ３）、チタン酸バリウムカルシウムジルコニウム（ＢａＣａＺｒＴｉＯ３）、硝酸ナトリウム（ＮａＮＯ３）、ＫＮｂＯ３、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＰｂＮｂ２Ｏ６、ＰｂＴａ２Ｏ６、ＫＳｒ(ＮｂＯ３) およびＮａＢａ２(ＮｂＯ３)５ＫＨｂ２ＰＯ４であろう。さらに追加の複合ペロブスカイトには、Ａ[Ｂ１１/３Ｂ２２/３]Ｏ３の材料（ここでＡはＢａｘＳｒ１−ｘ（ｘは０から１までの値をとりうる）であり、Ｂ１はＭｇｙＺｎ１−ｙ（ｙは０から１までの値をとりうる）であり、Ｂ２はＴａｚＮｂ１−ｚ（ｚは０から１までの値をとりうる））が含まれるだろう。
【００１４】
[0027]再び図１Ａおよび図１Ｂを参照すると、第一の電極層１０はまた、セラミック層１２の第一の横方向端部７２に向かって延びる第一のタブ部分１４を含み、そして第二の電極層２０はセラミック層２２の第一の横方向端部７２に向かって延びる第二のタブ部分２４を含む。上で示したように、各々の電極層の第一および第二のタブ部分は互いにオフセットしている。例えば、示している態様において、第一のタブ部分１４と第二のタブ部分２４は、セラミック層の縦方向中心線から特定の距離だけ対称的にオフセットしていて、それによりそれらは互いに「鏡」の像を形成している。必ずしも必要なことではないが、第一の電極層１０はまた、第一の横方向端部７２に対して反対側のセラミック層１２の第二の横方向端部７４に向かって延びる第三のタブ部分１６を含んでいて、そして第二の電極層２０はセラミック層２２の第二の横方向端部７４に向かって延びる第四のタブ部分２６を含んでいる。第三のタブ部分１６は、第一の電極層１０の横方向および／または縦方向中心線に沿って第一のタブ部分１４とは対称的にオフセットしていてもよく、一方、第四のタブ部分２６は同様に、第二の電極層２０の横方向および／または縦方向中心線に沿って第二のタブ部分２４とは対称的にオフセットしていてもよい。第三のタブ部分１６と第四のタブ部分２６もまた、セラミック層の縦方向中心線から特定の距離だけ対称的にオフセットしていてもよく、それによりそれらは互いに「鏡」の像を形成している。
【００１５】
[0028]加えて、第一の電極１０はまた、第一の切り抜き領域３２および反対側の第三の切り抜き領域３４を画定していて、これらは、（示しているように）電極層１０の横方向および／または縦方向中心線から特定の距離だけ対称的にオフセットしていてもよい。同様に、第二の電極２０は第二の切り抜き領域５２および反対側の第四の切り抜き領域５４を画定していて、これらは、（示しているように）電極層２０の横方向および／または縦方向中心線から特定の距離だけ対称的にオフセットしていてもよい。
【００１６】
[0029]多層電子デバイスを形成するために、第一の電極層１０は概して第二の電極層２０と鉛直の構成で配置されていて、それによりセラミック層１２はそれらの間に配置される。図２Ａは、この重なった構造の上面図を示す。示しているように、第一の電極層１０の第一のタブ部分１４および第二の電極層２０の第二のタブ部分２４はセラミック層１２の第一の横方向端部７２に向かって延びていて、そして第一の電極層１０の第三のタブ部分１６および第二の電極層２０の第四のタブ部分２６はセラミック層１２の第二の横方向端部７４に向かって延びている。このやり方において、セラミック層１２の第一の横方向端部に沿って第一のタブ部分１４と第二のタブ部分２４の間に第一の間隙領域５０が画定され、その中で第一の電極層１０と第二の電極層２０は重なり合わない。同様に、セラミック層１２の第二の横方向端部に沿って第三のタブ部分１６と第四のタブ部分２６の間に第二の間隙領域６０が画定され、その中で第一の電極層１０と第二の電極層２０は重なり合わない。第一および第二の間隙領域は、電極層の横方向および／または縦方向中心線に関して概ね対称的になっていてもよい。さらに、図２Ａに示すように電極層が鉛直の構成で配置されるとき、第一の切り抜き領域３２は第二の切り抜き領域５２と重なり合い、そして第三の切り抜き領域３４は第四の切り抜き領域５４と重なり合う。重なり合った切り抜き領域３２、５２および３４、５４はそれぞれ、電極層の横方向および／または縦方向中心線に関して対称的に配置されてもよい。このような構成により、より高い周波数でのデバイスの静電容量は主として、重なり合った切り抜き領域とタブ部分に近接するそれぞれの領域との間の領域から生じるだろう。そのようなより高い周波数での静電容量が生じる領域は概ね、図２Ａにおいて２１０および２２０で示した陰影をつけた領域に相当する。
【００１７】
[0030]上述した態様においては、二つの基本の電極層について論及を行った。当然のことながら、多層電子デバイスの技術分野において良く知られているように、本発明においては多数の交互に配置される電極層とセラミック層を用いてもよい、ということを理解すべきである。例えば、図２Ｂにおいて、四つの追加の互い違いになった電極層を含む態様が示されている。このような態様においては、追加の電極層は上で説明したような特徴部分（例えば、タブ部分および／または切り抜き領域）を任意に有していてもよいが、そのような特徴部分は決して必須のものではない。
【００１８】
[0031]内部の電極層が形成されたならば、当業者に周知の技術、例えば、スパッタリング、塗装、印刷、無電解めっき、または微細銅結線（ＦＣＴ）、電解めっき、プラズマ蒸着、高圧スプレー/空気はけ塗りなどの技術を用いて多層電子デバイスを完成させることができる。図３Ａ、図３Ｂおよび図３Ｃは完成したデバイスの一つの態様を示し、これは第一の電極層１０と電気接続している第一の外部コンタクト３１６および第二の電極層２０と電気接続している第二の外部コンタクト３２６を含む。図３Ｂに示すように、第一の外部コンタクト３１６はデバイスの上面および／または一つ以上の対向する端部に存在することができ、一方、第二の外部コンタクト３２６はデバイスの底面および／または一つ以上の対向する端部に存在することができる。所望により、デバイスの端部に露出した電極の部分を覆うために、はんだマスクなどのマスキング材料（図示せず）を任意に用いてもよい。そのような態様においては、外部コンタクトは主としてデバイスの上面と底面に位置するだろう。
【００１９】
[0032]当然のことであるが、多層電子デバイスの様々なその他の可能性のある構成が、本発明の範囲内で想定される。特定の態様において、例えば、各々の電極層において複数のタブ部分を用いることができる。そのようなデバイスの一つの例が図９Ａ〜図９Ｃに構成要素９００として示されていて、これは複数の第一の電極層９１０と複数の第二の電極層９２０を含み、それらの各々はオフセットしていて対称的なタブ部分を含む。さらに別の態様においては、一つの電極層上のタブ部分が一つの中心線に関して対称的に配置されているが、しかし他の中心線についてはそうでなくてもよい。そのようなデバイスの例は図１０Ａ〜図１０Ｃに示されている。この態様においては、例えば、複数の第一の電極層１０１０と複数の第二の電極層１０２０を含むデバイス１０００が示されている。第一の電極層は第一のタブ部分と第三のタブ部分を含み（図１０Ｂ）、両者のタブ部分は縦方向端部に沿って位置しているので、これらは縦方向中心線に関して対称的に配置されているが、しかし横方向中心線についてはそうではない。同様に、第二の電極層は第二のタブ部分と第四のタブ部分を含み（図１０Ｃ）、両者のタブ部分は縦方向端部に沿って位置しているので、これらは縦方向中心線に関して対称的に配置されているが、しかし横方向中心線についてはそうではない。
【００２０】
[0033]本発明の結果として、特定の回路の用途について多くの望ましい性能特性を示す多層電子デバイス（例えば、コンデンサー）を形成することができる。例えば、特定の態様において、このデバイスは低い等価直列インダクタンス（ＥＳＬ）の薄い要素を提供することができる。例えば、図５と図６は、本技術に従って構成されたデバイス５００、６００と従来の構成のもの５１０、６１０との間のリターンロス（図５）およびインサーションロス（図６）のグラフでの比較を示す。そのような従来のデバイスの例は図４において要素４００として示され、これは多層コンデンサー４０２（例えば、約１００ｎＦ）およびこれにはんだ付けされた単層コンデンサー４０４（例えば、約１．８ｎＦ）を含む。しかし、図５と図６のグラフからわかるであろうが、本発明の統合された設計は従来の多層/単層はんだ付け要素の性能を達成することができて、また約−４０ｄＢないし４０ＧＨｚのインサーションロスをもたらすこともできる。同様に、図７と図８は、切り抜き領域を有するデバイス７００、８００および切り抜き領域の無いデバイス７１０、８１０についてのリターンロス（図７）およびインサーションロス（図８）を示す。示されているように、切り抜き領域の無いデバイス７１０は高いリターンロスをもたらす。
【００２１】
[0034]本発明の主題をその特定の態様について詳しく説明したが、当分野における熟練者であれば、上述のことについての理解が得られたならば、それらの態様に対して改変を行い、それらの態様の変形および／または同等物を容易に作ることを認識するであろう。従って、本開示の範囲は限定を目的とするものではなく例示としてのものであり、本主題の開示は本主題に対してそのような修正、変更および／または付加を含めることを排除するものではなく、そのことは当業者であれば自明であろう。
【図１Ａ】
2019511836.tif 000003
【図１Ｂ】
2019511836.tif 000004
【図２Ａ】
2019511836.tif 000005
【図２Ｂ】
2019511836.tif 000006
【図３Ａ】
2019511836.tif 000007
【図３Ｂ】
2019511836.tif 000008
【図３Ｃ】
2019511836.tif 000009
【図４】
2019511836.tif 000010
【図５】
2019511836.tif 000011
【図６】
2019511836.tif 000012
【図７】
2019511836.tif 000013
【図８】
2019511836.tif 000014
【図９Ａ】
2019511836.tif 000015
【図９Ｂ】
2019511836.tif 000016
【図９Ｃ】
2019511836.tif 000017
【図１０Ａ】
2019511836.tif 000018
【図１０Ｂ】
2019511836.tif 000019
【図１０Ｃ】
2019511836.tif 000020
【国際調査報告】
2019511836.tif 000021
2019511836.tif 000022