(57)【要約】  本発明は、セラミック基板のビアホール充填方法及びこれを用いて充填されたセラミック基板のビアホール充填体に関するものであって、セラミック基材にビアホールを形成し、前記ビアホール内に導電体を形成した後、真空状態で前記導電体をメルティングさせてさらに冷却させることにより、セラミック基板のビアホールを気孔なく簡単に導電体で充填させることができるため、セラミック基板の製造過程を単純化し、製造コストを削減し、セラミック基板の作動信頼性を向上させ、高電力半導体モジュールでの使用の際に安定した作動信頼性を確保する。【選択図】図２
2019511115.tif 000002
【特許請求の範囲】
【請求項１】
セラミック基材にビアホールを形成するビアホール形成段階と、
前記ビアホール内に導電体を形成する導電体形成段階と、
真空状態で前記導電体をメルティングさせ、さらに冷却させる真空メルティング段階とを含む、セラミック基板のビアホール充填方法。
【請求項２】
前記ビアホール形成段階は、レーザー加工によって、前記セラミック基材の両面を貫通するビアホールを形成することを特徴とする、請求項１に記載のセラミック基板のビアホール充填方法。
【請求項３】
前記ビアホールは、一面から他面へ行くほど直径が次第に小さくなるように形成されることを特徴とする、請求項１に記載のセラミック基板のビアホール充填方法。
【請求項４】
前記導電体形成段階は、
前記ビアホールの内周面に物理蒸着法で第１蒸着導電層を形成する第１蒸着過程と、
前記ビアホールの内部で第１蒸着導電層上に物理蒸着法で第２蒸着導電層を形成する第２蒸着過程と、
前記ビアホール内にメッキでメッキ体を形成するメッキ過程とを含み、
前記真空メルティング段階は前記メッキ体を真空メルティングさせることを特徴とする、請求項１に記載のセラミック基板のビアホール充填方法。
【請求項５】
前記物理蒸着法は、真空蒸着、熱蒸着（Ｅｖａｐｏｒａｔｉｏｎ）、電子ビーム（ｅｂｅａｍ）蒸着、レーザー（ｌａｓｅｒ）蒸着、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、及びアークイオンめっき（Ａｒｃ  Ｉｏｎ  Ｐｌａｔｉｎｇ）の中から選択された一つであることを特徴とする、請求項４に記載のセラミック基板のビアホール充填方法。
【請求項６】
前記第１蒸着過程は、前記第１蒸着導電層と共に、前記セラミック基材の一面に第１蒸着電極層を蒸着して形成し、前記第２蒸着過程は、前記第２蒸着導電層と共に、前記第１蒸着電極層上に第２蒸着電極層を蒸着して形成し、前記メッキ過程は、前記導電体と共に、前記第２蒸着電極層上にメッキ電極層をメッキで形成し、前記セラミック基材の両面にそれぞれ回路パターン形成のための電極層を一緒に形成することを特徴とする、請求項４に記載のセラミック基板のビアホール充填方法。
【請求項７】
前記導電体を形成する段階は、前記セラミック基材の両面にそれぞれ回路パターン形成のための電極層を一緒に形成することを特徴とする、請求項１に記載のセラミック基板のビアホール充填方法。
【請求項８】
前記真空メルティング段階の後に、前記電極層を研磨して平坦化する段階をさらに含むことを特徴とする、請求項６または７に記載のセラミック基板のビアホール充填方法。
【請求項９】
セラミック基材のビアホール内に充填される導電体を含むセラミック基板のビアホール充填体であって、
前記導電体は、金属がメルティングされた後、さらに硬化されたメルティング組織を持つことを特徴とする、セラミック基板のビアホール充填体。
【請求項１０】
前記導電体は、前記ビアホールの内部を完全に埋めるように形成されることを特徴とする、請求項９に記載のセラミック基板のビアホール充填体。
【請求項１１】
前記導電体は、前記ビアホールの内周面に蒸着されて形成される第１蒸着導電層、前記第１蒸着導電層上に蒸着されて形成される第２蒸着導電層、及び前記ビアホール内に形成されるメッキ体を含み、
前記メッキ体は、前記第２蒸着導電層と当接してビアホール内に充填され、金属がメルティングされた後、さらに硬化されたメルティング組織を持つことを特徴とする、請求項９に記載のセラミック基板のビアホール充填体。
【請求項１２】
前記セラミック基材の両面にそれぞれ回路パターン形成のために形成される電極層をさらに含むことを特徴とする、請求項９に記載のセラミック基板のビアホール充填体。
【請求項１３】
前記電極層は、
前記セラミック基材の両面にそれぞれ蒸着された第１蒸着電極層、
前記セラミック基材の両面における第１蒸着電極層上に蒸着された第２蒸着電極層、及び、
前記第２蒸着電極層上にメッキされたメッキ電極層を含むことを特徴とする、請求項１２に記載のセラミック基板のビアホール充填体。
【請求項１４】
前記ビアホールは、一面から他面へ行くほど直径が次第に小さくなるように形成されることを特徴とする、請求項９に記載のセラミック基板のビアホール充填体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板のビアホール充填方法及びこれを用いて充填されたセラミック基板のビアホール充填体に関し、より詳細には、セラミック基板のビアホールを気孔なく充填させることができるようにする、セラミック基板のビアホール充填方法及びこれを用いて充填されたセラミック基板のビアホール充填体に関する。
【背景技術】
【０００２】
一般に、セラミック基材の一例として、セラミック基材に銅箔などの金属箔を一体に付着させたセラミックＤＢＣ（Ｄｉｒｅｃｔ  Ｂｏｎｄｅｄ  Ｃｏｐｐｅｒ）基板、またはセラミック基材上に銅メッキ層を形成したセラミックＤＰＣが多く用いられており、前記セラミックＤＢＣ基板またはセラミックＤＢＣ基板は、半導体電力モジュールなどで使用されるものであって、リードを既存の放熱素材上に配置する場合、より高い放熱特性を持つだけでなく、放熱板の接着状態に対する検査工程を必要としないため、信頼性、生産性及び一貫性が向上した半導体電力モジュールなどを提供することができるという利点を持つ基板である。
【０００３】
前記セラミックＤＢＣ基板またはセラミックＤＢＣ基板は、電気自動車の増加に伴い、自動車の半導体電力モジュールへとその使用範囲が次第に拡大している。
【０００４】
前記セラミックＤＢＣ基板またはセラミックＤＢＣ基板は、セラミック基材と銅箔を用いて高温の焼成工程による界面結合によって製造されている。
【０００５】
前記セラミックＤＢＣ基板またはセラミックＤＢＣ基板を含むセラミック基板において、セラミック基材の両面に形成される回路パターンを電気的に接続するためのビアホールは、主にレーザー加工で形成された後、内部に導電体をメッキまたは導電性ペーストを用いて形成している。
【０００６】
しかし、レーザーで加工される前記セラミック基板のビアホールは、セラミック基材の一面から他面へ次第に直径が狭くなる形状に形成され、メッキまたは導電性ペーストを用いて内部に導電体を形成する場合、導電体が完全に充填されず、内部に気孔が多数形成されるという問題点があった。
【０００７】
半導体パワーモジュールなどに使用される前記セラミック基板は、使用電力の大きさが大きくなるほど、安定した作動信頼性を確保しなければならないが、前記ビアホール内に気孔が形成されるときに使用される電力の大きさが既設定以上である場合、作動信頼性を確保し難いという問題点がある。
【０００８】
また、前記セラミック基板は、前記ビアホール内に導電体を形成する過程において、導電体内に大きな空洞が形成されることもある。この場合、セラミック基板の作動信頼性を大幅に低下させるという問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、かかる問題点に鑑みてなされたもので、その目的は、ビアホール内の導電体を真空メルティングさせてセラミック基板のビアホールを気孔なく充填させることができるようにする、セラミック基板のビアホール充填方法及びこれを用いて充填されたセラミック基板のビアホール充填体を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一実施形態に係るセラミック基板のビアホール充填方法は、セラミック基材にビアホールを形成するビアホール形成段階と、ビアホール内に導電体を形成する導電体形成段階と、真空状態で導電体をメルティングさせ、さらに冷却させる真空メルティング段階とを含む。
【００１１】
ビアホール形成段階は、レーザー加工によって、セラミック基材の両面を貫通するビアホールを形成することができる。このとき、ビアホールは、一面から他面へ行くほど直径が次第に小さくなるように形成できる。
【００１２】
導電体形成段階は、ビアホールの内周面に物理蒸着法で第１蒸着導電層を形成する第１蒸着過程と、ビアホールの内部で第１蒸着導電層上に物理蒸着法で第２蒸着導電層を形成する第２蒸着過程と、ビアホール内にメッキでメッキ体を形成するメッキ過程とを含み、真空メルティング段階はメッキ体を真空メルティングさせることができる。
【００１３】
このとき、物理蒸着法は、真空蒸着、熱蒸着（Ｅｖａｐｏｒａｔｉｏｎ）、電子ビーム（ｅｂｅａｍ）蒸着、レーザー（ｌａｓｅｒ）蒸着、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、及びアークイオンめっき（Ａｒｃ  Ｉｏｎ  Ｐｌａｔｉｎｇ）の中から選択された一つであり得る。
【００１４】
導電体を形成する段階は、セラミック基材の両面にそれぞれ回路パターン形成のための電極層を一緒に形成することができる。
【００１５】
第１蒸着過程は、第１蒸着導電層と共に、セラミック基材の一面に第１蒸着電極層を蒸着して形成し、第２蒸着過程は、第２蒸着導電層と共に、第１蒸着電極層上に第２蒸着電極層を蒸着して形成し、メッキ過程は、導電体と共に、第２蒸着電極層上にメッキ電極層をメッキで形成して、セラミック基材の両面にそれぞれ回路パターン形成のための電極層を一緒に形成することができる。
【００１６】
本発明の一実施形態に係るセラミック基板のビアホール充填方法は、真空メルティング段階の後に、電極層を研磨して平坦化する段階をさらに含むことができる。
【００１７】
本発明の一実施形態に係るセラミック基板のビアホール充填体は、セラミック基材のビアホール内に充填される導電体を含むセラミック基板のビアホール充填体であって、導電体は、金属がメルティングされた後、さらに硬化されたメルティング組織を持つ。
【００１８】
導電体は、ビアホールの内部を完全に埋めるように形成でき、ビアホールの内周面に蒸着されて形成される第１蒸着導電層、第１蒸着導電層上に蒸着されて形成される第２蒸着導電層、及びビアホール内に形成されるメッキ体を含み、メッキ体は、第２蒸着導電層と当接してビアホール内に充填され、金属がメルティングされた後、さらに硬化されたメルティング組織を持つことができる。
【００１９】
本発明の一実施形態に係るセラミック基板のビアホール充填体は、セラミック基材の両面にそれぞれ回路パターン形成のために形成される電極層をさらに含むことができる。
【００２０】
電極層は、セラミック基材の両面にそれぞれ蒸着された第１蒸着電極層、セラミック基材の両面における第１蒸着電極層上に蒸着された第２蒸着電極層、及び第２蒸着電極層上にメッキされたメッキ電極層を含むことができる。
【００２１】
ビアホールは、一面から他面へ行くほど直径が次第に小さくなるように形成できる。
【発明の効果】
【００２２】
本発明は、ビアホール内の導電体を真空メルティングさせてセラミック基板のビアホールを気孔なく簡単に充填させることができるため、セラミック基板の製造過程を単純化し、製造コストを削減するという効果がある。
【００２３】
本発明は、セラミック基板のビアホール内に導電体を気孔なく完全に充填してセラミック基板の作動信頼性を向上させ、高電力半導体モジュールでの使用の際に安定した作動信頼性を確保するという効果がある。
【図面の簡単な説明】
【００２４】
【図１】本発明に係るセラミック基板のビアホール充填方法の一実施形態を示す工程図である。
【図２】本発明に係るセラミック基板のビアホール充填方法の一実施形態を示す概略図である。
【図３】本発明に係るセラミック基板のビアホール充填体の一実施形態を示す断面図である。
【発明を実施するための形態】
【００２５】
以下、本発明を添付図面を参照して詳細に説明する。ここで、繰り返される説明、本発明の要旨を無駄に曖昧にするおそれのある公知の機能および構成についての詳細な説明は省略する。本発明の実施形態は、当該分野における通常の知識を有する者に本発明をより完全に説明するために提供されるものである。よって、図面における要素の形状及び大きさなどはより明確な説明のために誇張できる。
【００２６】
図１は本発明に係るセラミック基板のビアホール充填方法の一実施形態を示す工程図であり、図２は本発明に係るセラミック基板のビアホール充填方法の一実施形態を示す概略図である。
【００２７】
図１及び図２を参照すると、本発明の一実施形態に係るセラミック基板のビアホール充填方法は、セラミック基材１０にビアホール１１を形成するビアホール形成段階（Ｓ１００）、ビアホール１１内に導電体２０を形成する導電体形成段階（Ｓ２００）、及び真空状態で導電体２０をメルティングさせ、さらに冷却させる真空メルティング段階（Ｓ３００）を含む。
【００２８】
ビアホール形成段階（Ｓ１００）は、レーザー加工によって、セラミック基材１０の両面を貫通するビアホール１１を形成することを一例とする。
【００２９】
ビアホール形成段階（Ｓ１００）は、レーザー加工以外に、ドリル加工で行われてもよい。
【００３０】
ビアホール形成段階（Ｓ１００）は、ドリル加工及びレーザー加工の中から選択されたいずれかの方法を用いて、セラミック基材１０の必要な部分（すなわち、既に設定された回路設計に基づく位置）にビアホールを形成する。ビアホール１１は、セラミック基材１０の両面にそれぞれ形成される回路パターンを電気的に接続するために形成されるものである。
【００３１】
ビアホール形成段階（Ｓ１００）は、レーザーを用いてビアホール１１を形成する場合、一面から他面へ行くほど直径が次第に小さくなる形状を持つように形成されることを一例とする。
【００３２】
導電体形成段階（Ｓ２００）は、ビアホール１１内に、セラミック基材１０の両面にそれぞれ形成される回路パターンを電気的に接続するための導電体２０を形成する。導電体形成段階（Ｓ２００）は、メッキでビアホール１１内に導電体２０を形成することを一例とする。導電体形成段階（Ｓ２００）は、導電性粉末とバインダーを含む導電性ペーストをビアホール１１内に埋めて導電体２０を形成することを他の一例とする。
【００３３】
導電体形成段階（Ｓ２００）は、ビアホール１１の内周面に物理蒸着法によって第１蒸着導電層２１を形成する第１蒸着過程（Ｓ２１０）、ビアホール１１の内部で第１蒸着導電層２１上に物理蒸着法によって第２蒸着導電層２２を形成する第２蒸着過程（Ｓ２２０）、及びビアホール１１内にメッキでメッキ体２３を形成するメッキ過程（Ｓ２３０）を含むことができる。
【００３４】
導電体形成段階（Ｓ２００）は、物理蒸着法を用いて０超過１０μｍ以下の厚さにそれぞれ第１蒸着導電層２１と第１蒸着導電層２１を形成する。このとき、物理蒸着法は、真空蒸着、熱蒸着（Ｅｖａｐｏｒａｔｉｏｎ）、電子ビーム（ｅｂｅａｍ）蒸着、レーザー（ｌａｓｅｒ）蒸着、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、及びアークイオンめっき（Ａｒｃ  Ｉｏｎ  Ｐｌａｔｉｎｇ）のいずれかであることを一例とする。
【００３５】
第１蒸着過程（Ｓ２１０）は、ターゲット材料をビアホール１１の内周面に物理蒸着してセラミック基材１０との結合力に優れた第１蒸着導電層２１を形成することである。このとき、ターゲット材料は、チタン（Ｔｉ）などのようにセラミック基材１０との結合力に優れた材料であることを一例とする。
【００３６】
また、第２蒸着過程（Ｓ２２０）は、ターゲット材料をビアホール１１の内周面に物理蒸着して第２蒸着導電層２２を形成することである。第２蒸着過程（Ｓ２２０）は、ビアホール１１の内部で第１蒸着導電層２１上にターゲット材料を物理蒸着してメッキ体２３との結合力に優れた第２蒸着導電層２２を形成することである。
【００３７】
このとき、第２蒸着過程（Ｓ２２０）では、ビアホール１１内に形成されるメッキ体２３との結合力に優れた銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）などをターゲット材料とする。
【００３８】
第２蒸着過程（Ｓ２２０）におけるターゲット材料は、メッキされて形成されるメッキ体２３に応じて多様に変形実施できることを明らかにしておく。
【００３９】
導電体形成段階（Ｓ２００）は、セラミック基材１０の両面にそれぞれ回路パターン形成のための電極層３０を一緒に形成することもできることを明らかにしておく。
【００４０】
すなわち、第１蒸着過程（Ｓ２１０）、第２蒸着過程（Ｓ２２０）及びメッキ過程（Ｓ２３０）を介してセラミック基材１０の両面にそれぞれ回路パターン形成のための電極層３０がそれぞれ一緒に形成できるのである。
【００４１】
第１蒸着過程（Ｓ２１０）は、第１蒸着導電層２１と共に、セラミック基材１０の一面に第１蒸着電極層３１を蒸着して形成する。
【００４２】
第２蒸着過程（Ｓ２２０）は、第２蒸着導電層２２と共に、第１蒸着電極層３１上に第２蒸着電極層３２を蒸着して形成する。
【００４３】
メッキ過程（Ｓ２３０）は、導電体２０と共に、第２蒸着電極層３２上にメッキ電極層３３をメッキで形成する。
【００４４】
また、セラミック基材１０の両面をマスキングした状態でメッキ過程（Ｓ２３０）を行い、セラミック基材１０の両面に回路パターンを形成するための電極層３０を別の過程によって形成することもできることを明らかにしておく。
【００４５】
この場合、セラミック基材１０の両面における、ビアホール１１の周辺に形成された第１蒸着電極層３１と第２蒸着電極層３２は、必要に応じてエッチングで除去できる。
【００４６】
メッキ過程（Ｓ２３０）は、電解メッキ及び無電解メッキの中から選択されたいずれかの方法でビアホール１１内にメッキ体２３を形成する。
【００４７】
このとき、メッキ体２３は、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）およびアルミニウム（Ａｌ）の中から選択された一つであるか、或いは、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）及びアルミニウム（Ａｌ）の中から選択された一つ以上を含む合金であることを一例とする。
【００４８】
これ以外にも、メッキ過程（Ｓ２３０）は、メッキによって、ビアホール１１内でセラミック基材１０の両面に形成される回路パターンを電気的に接続するメッキ体２３を形成することができるいかなる材料でも使用可能であることを明らかにしておく。
【００４９】
メッキ過程（Ｓ２３０）で、メッキ体２３内には気孔または空洞（ｃａｖｉｔｙ）が形成できる。特に、ビアホール１１が一面から他面へ行くほど直径が次第に小さくなる形状を有する場合、メッキ体２３内に気孔または空洞がさらに多く形成できる。これは、メッキの際に直径の小さい部分が先に充填され、直径の大きい部分が後で充填されることにより、メッキ体２３内に気孔または空洞がより容易に発生するのである。
【００５０】
真空メルティング段階（Ｓ３００）は、真空状態の真空チャンバー内にセラミック基材１０を配置し、導電体２０を加熱してメルティングする。このとき、メルティングは、溶融させる過程と、溶融した導電体２０を冷却して硬化させる過程とを含む。
【００５１】
これにより、真空メルティング段階（Ｓ３００）は、導電体２０内に形成された気孔または空洞を除去することにより、導電体２０がビアホール１１内に完全に充填されるようにする。
【００５２】
真空メルティング段階（Ｓ３００）は、メッキ体２３を真空メルティングさせることであって、メッキ体２３が銅である場合、８００〜１２００℃内でメッキ体２３を加熱して溶融させることを一例とする。
【００５３】
真空メルティング段階（Ｓ３００）は、真空状態で導電体２０を溶融点以上で加熱してメルティング（すなわち、溶融）させることにより、導電体２０内の気孔または空洞を除去するのである。
【００５４】
真空メルティング段階（Ｓ３００）は、メッキ体２３のみを局部的に加熱することができる。
【００５５】
また、導電体２０を形成する段階（Ｓ２００）は、セラミック基材１０の両面にそれぞれ回路パターン形成のための電極層３０が一緒に形成された場合、真空メルティング段階（Ｓ３００）の後に電極層３０を研磨して平坦化する段階（図示せず）をさらに含むこともできる。
【００５６】
これは、真空メルティング段階（Ｓ３００）で導電体２０と一緒に電極層３０の一部がメルティングされ、表面に不規則な突起が形成できるためである。
【００５７】
図３は本発明に係るセラミック基板のビアホール充填体の一実施形態を示す断面図である。
【００５８】
図３を参照すると、本発明に係るセラミック基板のビアホール充填方法を用いて充填されたセラミック基板のビアホール充填体は、セラミック基材１０のビアホール１１内に充填される導電体２０を含む。このとき、導電体２０は、金属がメルティングされた後、さらに硬化されたメルティング組織を持つ。
【００５９】
また、導電体２０は、ビアホール１１の内周面に蒸着されて形成される第１蒸着導電層２１、第１蒸着導電層２１上に蒸着されて形成される第２蒸着導電層２２、およびビアホール１１内に形成されるメッキ体２３を含む。このとき、メッキ体２３は、第２蒸着導電層２２と当接してビアホール１１内に充填されることを一例とする。
【００６０】
また、本発明に係るセラミック基板のビアホール充填剤は、セラミック基材１０の両面にそれぞれ回路パターン形成のために形成される電極層３０を含む。電極層３０は、セラミック基材１０の両面にそれぞれ蒸着された第１蒸着電極層３１、セラミック基材１０の両面における第１蒸着電極層３１上に蒸着された第２蒸着電極層３２、及び第２蒸着電極層３２上にメッキされたメッキ電極層３３を含むこともできる。
【００６１】
導電体２０は、ビアホール１１の内部を完全に埋めるように形成され、内部に気孔または空洞がない形態である。
【００６２】
本発明の実施形態は、ビアホール１１内の導電体２０を真空メルティングさせてセラミック基板のビアホール１１を気孔なく簡単に充填させることができるため、セラミック基板の製造過程を単純化し、製造コストを削減する。
【００６３】
本発明の実施形態は、セラミック基板のビアホール１１内に導電体２０を気孔なく完全に充填して、セラミック基板の作動信頼性を向上させ、高電力半導体モジュールでの使用の際に安定した作動信頼性を確保する。
【００６４】
このような本発明の基本的な技術的思想の範疇内において、当業分野における通常の知識を有する者であれば、他の多くの変形が可能であるのはもとより、本発明の権利範囲は、添付した特許請求の範囲に基づいて解釈されるべきである。
【図１】
2019511115.tif 000003
【図２】
2019511115.tif 000004
【図３】
2019511115.tif 000005
【国際調査報告】
2019511115.tif 000006
2019511115.tif 000007
2019511115.tif 000008
2019511115.tif 000009