(57)【要約】水晶振動子は、振動検出及び振幅制御ループを有するデジタル自動利得制御（ＡＧＣ）に接続されている。振動検出ループは、振動がそこから検出されるまで、振動子トランジスタの相互コンダクタンス（ｇｍ）を向上させることができる。次に、振幅制御ループが水晶振動子からの振動の振幅を検出し、これらの振幅を高電圧基準及び低電圧基準と比較し、デジタルシグナルを生成して振動子増幅器の臨界相互コンダクタンス（ｇｍ）を見つけ出し、このｇｍを制御して、そこからの定振動波形の振幅を維持する。アップ／ダウンカウンタは、これへのアップデートクロックレートに従い、サーボ制御ループバンド幅／アップデートレートを規定する。ループ安定化は、制御ループバンド幅が、水晶振動子の振動エンベロープが振動を大ききするために必要な起動時間未満であるときに達成される。振動子不良検出装置も設けられてもよい。
2019520008.tif 000002
【特許請求の範囲】
【請求項１】
集積回路の水晶振動子を作動させる方法であって、
前記水晶振動子に接続されているデジタル自動利得制御（ＡＧＣ）回路により水晶振動子の振動振幅の動作をモニタリングして制御する工程であって、前記デジタルＡＧＣ回路が、振動検出装置を含む第１のループ、及び振動振幅検出装置を含む第２のループを含む、工程と、
前記水晶振動子からの振動が前記第１のループにより検出されるまで、前記水晶振動子の利得を向上させる工程と、
前記第２のループにより高基準値と低基準値との間の振幅で振動を維持する工程と、
を含む、方法。
【請求項２】
前記水晶振動子の振動を検出する前記工程が、前記水晶振動子からのいくつかの周波数サイクルをカウントする前記工程、及び周波数サイクル数が、あるカウントに到達すると、振動検出ラッチを設定する工程を含む、請求項１、又は５〜９のいずれかに記載の方法。
【請求項３】
独立アップデートクロックパルスを発生する工程と、
前記振動検出ラッチが未だ設定されていない場合、各アップデートクロックパルスにおける前記水晶振動子の相互コンダクタンス増幅器の利得を向上させる工程と、
を更に含む、請求項２又は４のいずれかに記載の方法。
【請求項４】
前記高基準値と前記低基準値との間の前記振動振幅を維持する前記工程が、
前記振動振幅検出装置からの出力値と、前記高基準値及び前記低基準値とを比較する工程と、
前記振動振幅検出装置からの前記出力値が前記低基準値未満となる場合、各アップデートクロックパルス時の前記相互コンダクタンス増幅器利得を向上させる工程と、
前記振動振幅検出装置からの前記出力値が前記高基準値以上となる場合、各アップデートクロックパルス時の前記相互コンダクタンス増幅器利得を低下させる工程と、
を含む、請求項２又は３のいずれかに記載の方法。
【請求項５】
前記相互コンダクタンス増幅器利得が、そこへの電流を増加させることにより向上される、請求項２、又は６〜９のいずれかに記載の方法。
【請求項６】
前記振動検出装置がある期間内に前記水晶振動子からの振動を検出しないとき、水晶振動子不良アラームを生成する工程を更に含む、請求項２、５又は７〜９のいずれかに記載の方法。
【請求項７】
前記高基準値が、前記水晶振動子のトランジスタのＤＣバイアスポイントより約３００ミリボルト高く、前記低基準値が、前記トランジスタの前記ＤＣバイアスポイントより約１００ミリボルト高い、請求項２、５〜６又は８〜９のいずれかに記載の方法。
【請求項８】
レプリカ回路により前記相互コンダクタンス増幅器の電力、電圧及び温度特徴を追跡する、前記高基準値及び前記低基準値をもたらす工程を更に含む、請求項２、５〜７、又は９のいずれかに記載の方法。
【請求項９】
振動子の不良を検出して、そのアラームを鳴らす工程を更に含む、請求項２又は５〜８のいずれかに記載の方法。
【請求項１０】
集積回路であって、
水晶振動子回路と、
前記水晶振動子回路に接続されているデジタル自動利得制御（ＡＧＣ）回路であって、振動検出装置を含む第１のループ及び振動振幅検出装置を含む第２のループを含む、デジタル自動利得制御（ＡＧＣ）回路と
を備え、
前記第１のループが、そこからの振動振幅が検出されるまで、前記水晶振動子回路の利得を向上するようになされており、その後に、前記第２のループが高振幅値と低振幅値との間の前記振動振幅を維持するようになされている、
集積回路。
【請求項１１】
前記水晶振動子回路が、
前記外部水晶に接続するようになされている相互コンダクタンス増幅器と、
前記相互コンダクタンス増幅器の相互コンダクタンス利得に接続されてこれを制御するプログラマブル電流源と、
を含む、請求項１０、又は１３〜２０のいずれかに記載の集積回路。
【請求項１２】
前記第１のループが、前記水晶振動子回路からの振動の検出前のアップデートインターバル時に、前記プログラマブル電流源を制御し、
前記第２のループが、前記水晶振動子回路からの前記振動の検出後の前記アップデートインターバル時に前記プログラマブル電流源を制御する、
請求項１１に記載の集積回路。
【請求項１３】
前記第１のループが、
振動検出装置、
前記振動検出装置に接続されているメモリラッチであって、振動が検出されると、ロジック状態を変更するメモリラッチと、
前記プログラマブル電流源に接続されてこれを制御するアップ／ダウンカウンタと、
を含み、
前記第２のループが、
前記相互コンダクタンス増幅器に接続されている入力、及び前記振動振幅を表す出力を有する振動振幅検出装置と、
前記アップ／ダウンカウンタと、
前記振動振幅検出装置と前記アップ／ダウンカウンタとの間に接続されている振動振幅制御装置と、
を含み、
前記振動振幅が前記低振幅値未満の場合に、前記アップ／ダウンカウンタが、前記アップデートインターバル時にその中のカウント値を向上させ、
前記振動振幅が前記高振幅値以上の場合に、前記アップ／ダウンカウンタが、前記アップデートインターバル時にその中の前記カウント値を低下させる、
請求項１０〜１２又は１４〜２０のいずれかに記載の集積回路。
【請求項１４】
前記高振幅値が、前記相互コンダクタンス増幅器のＤＣバイアスポイントより約３００ミリボルト高く、前記低振幅値が、前記相互コンダクタンス増幅器の前記ＤＣバイアスポイントより約１００ミリボルト高い、請求項１０〜１３又は１５〜２０のいずれかに記載の集積回路。
【請求項１５】
前記相互コンダクタンス増幅器の電力、電圧及び温度特徴を追跡する、前記高振幅値及び前記低振幅値をもたらすようになされているレプリカ回路を更に含む、請求項１０〜１４又は１６〜２０のいずれかに記載の集積回路。
【請求項１６】
前記アップ／ダウンカウンタ及び／又は前記振動検出回路の前記カウントバルブがプログラマブルである、請求項１０〜１５又は１７〜２０のいずれかに記載の集積回路。
【請求項１７】
前記アップ／ダウンカウンタが、前記集積回路においてパワーオンリセット時にリセットされるようになされている、請求項１０〜１６又は１８〜２０のいずれかに記載の集積回路。
【請求項１８】
前記タイマー、振動検出回路、ラッチ及び／又はアップ／ダウンカウンタが、前記集積回路における条件のリセット時に再設定可能な、請求項１０〜１７又は１９〜２０のいずれかに記載の集積回路。
【請求項１９】
振動子不良アラーム回路を更に備える、請求項１０〜１９又は２０のいずれかに記載の集積回路。
【請求項２０】
前記集積回路がマイクロ制御装置である、請求項１０〜１９のいずれかに記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連特許出願
本出願は、すべての目的のため、参照により本明細書に組み込まれている、２０１６年６月３０日出願の、共同所有の米国仮特許出願第６２／３５７，１９９号に対する優先権を主張する。
【０００２】
本開示は、水晶振動子、特に、振動装置及び振動子不良検出装置のために最適動作する相互コンダクタンスを選択するためのデジタル自動利得制御（ＡＧＣ）サーボループ回路を備える水晶振動子に関する。
【背景技術】
【０００３】
電子振動子は、一般に、所与の周波数の周期的に時間が変化する電気シグナルを生成する共振回路を含み、共振回路の期間の逆数によりその周波数が決定される。電気シグナルは、例えば、シグナル振動数をカウントすることによって、時間の経過を追跡するために使用することができる。一般的な電子振動子は、水晶をその共振素子として用いるが、他のタイプの圧電材料（例えば、多結晶性セラミック）も使用することができる。
【０００４】
電子振動子は、多くの電子装置用にクロックシグナルを発生させるために使用されてきた。電子振動子は、無線周波数（radio  frequency、ＲＦ）装置及び電子装置の重要な構成要素である。現在、製品設計エンジニアは、振動子回路が装置上に設けられているので、エンジニア自身が振動子を設計することは多くない。しかし、現在の電子振動子の大部分は、電子振動子と共に使用されるアナログＡＧＣループであるために問題を有する。例えば、アナログＡＧＣは、初期シード電流が印加されたときに、ＡＧＣループが不安定となること及び／又は振動子が不適切に始動するということを引き起こすおそれがある。
【発明の概要】
【課題を解決するための手段】
【０００５】
本明細書の上に記載されている問題に対処する水晶振動子のｇｍを制御するためのＡＧＣのシステム及び方法を有することが望ましいと思われる。
【０００６】
実施形態によれば、集積回路の水晶振動子を動作させる方法は、水晶振動子に接続されているデジタル自動利得制御（ＡＧＣ）回路により水晶振動子の振動振幅の動作をモニタリングして制御する工程であって、デジタルＡＧＣ回路が、振動検出装置を含む第１のループ、及び振動振幅検出装置を含む第２のループを含む、工程、水晶振動子からの振動が第１のループにより検出され得るまで、水晶振動子の利得を向上させる工程、及び第２のループにより高基準値と低基準値との間の振幅で振動を維持する工程を含むことができる。
【０００７】
本方法の更なる実施形態によれば、水晶振動子の振動を検出する工程は、水晶振動子からのいくつかの周波数サイクルをカウントする工程、及び周波数サイクル数があるカウント数に到達すると、振動検出ラッチを設定する工程を含むことができる。本方法の更なる実施形態によれば、本方法は、独立アップデートクロックパルスを発生する工程、及び振動検出ラッチが未だ設定されていない場合、各アップデートクロックパルスにおける水晶振動子の相互コンダクタンス増幅器の利得を向上させる工程を含むことができる。
【０００８】
本発明の更なる実施形態によれば、高基準値と低基準値との間の振動振幅を維持する工程は、振動振幅検出装置からの出力値と、高基準値及び低基準値とを比較する工程、振動振幅検出装置からの出力値が低基準値未満となり得る場合、各アップデートクロックパルスにおける相互コンダクタンス増幅器利得を向上させる工程、及び振動振幅検出装置からの出力値が高基準値以上となり得る場合、各アップデートクロックパルスにおける相互コンダクタンス増幅器利得を低下させる工程を含むことができる。
【０００９】
本方法の更なる実施形態によれば、相互コンダクタンス増幅器利得は、そこへの電流を増加させることにより向上され得る。更なる実施形態によれば、本方法は、振動検出装置がある期間内に水晶振動子からの振動を検出しないとき、水晶振動子不良アラームを発生する工程を含むことができる。本方法の更なる実施形態によれば、高基準値は、水晶振動子のトランジスタのＤＣバイアスポイントより約３００ミリボルト高くなり得、低基準値は、トランジスタのＤＣバイアスポイントより約１００ミリボルト高くなり得る。更なる実施形態によれば、本方法は、レプリカ回路により、相互コンダクタンス増幅器の電力、電圧及び温度特徴を追跡する、高基準値及び低基準値をもたらす工程を含むことができる。更なる実施形態によれば、本方法は、振動子の不良を検出して、そのアラームをもたらす工程を含むことができる。
【００１０】
別の実施形態によれば、集積回路は、水晶振動子回路、及び水晶振動子回路に接続されているデジタル自動利得制御（ＡＧＣ）回路を備えることができ、ＡＧＣ回路は、振動検出装置を含む第１のループ及び振動振幅検出装置を含む第２のループを備え、第１のループは、水晶振動子回路からの振動振幅が検出され得るまで、水晶振動子回路の利得を向上させるようになされ得、その後に、第２のループは、高振幅値と低振幅値との間の振動振幅を維持するようになされ得る。
【００１１】
更なる実施形態によれば、水晶振動子回路は、外部水晶に接続するようなされている相互コンダクタンス増幅器、及び相互コンダクタンス増幅器の相互コンダクタンス利得に接続されて制御するプログラマブル電流源を備えることができる。更なる実施形態によれば、第１のループは、水晶振動子回路からの振動の検出前のアップデートインターバル時にプログラマブル電流源を制御することができ、第２のループは、水晶振動子回路からの振動の検出後のアップデートインターバル時にプログラマブル電流源を制御する。
【００１２】
更なる実施形態によれば、第１のループは、振動検出装置、振動検出装置に接続されており、振動が検出され得るときにロジック状態を変更するメモリラッチ、及びプログラマブル電流源に接続されてこれを制御するアップ／ダウンカウンタを含むことができる。第２のループは、相互コンダクタンス増幅器に接続されている入力及び振動振幅を表す出力を有する振動振幅検出装置、アップ／ダウンカウンタ、及び振動振幅検出装置とアップ／ダウンカウンタとの間に接続されている振動振幅制御装置を備えてもよく、振動振幅が低振幅値未満となり得ると、アップ／ダウンカウンタは、アップデートインターバル時にその中のカウント値を向上させ、振動振幅が高振幅値以上となり得ると、アップ／ダウンカウンタは、アップデートインターバル時にカウント値を低下させる。
【００１３】
更なる実施形態によれば、高振幅値は、相互コンダクタンス増幅器のＤＣバイアスポイントより約３００ミリボルト高くなり得、低振幅値は、相互コンダクタンス増幅器のＤＣバイアスポイントより約１００ミリボルト高くなり得る。更なる実施形態によれば、レプリカ回路は、相互コンダクタンス増幅器の電力、電圧及び温度特徴を追跡する高振幅値及び低振幅値をもたらすようになされ得る。更なる実施形態によれば、アップ／ダウンカウンタ及び／又は振動検出回路のカウント値は、プログラマブルとすることができる。更なる実施形態によれば、アップ／ダウンカウンタは、集積回路において、パワーオンリセットすると、リセットされるようになされ得る。更なる実施形態によれば、タイマー、振動検出回路、ラッチ及び／又はアップ／ダウンカウンタは、集積回路におけるリセット条件時に再リセット可能となり得る。更なる実施形態によれば、振動子不良アラーム回路が設けられ得る。更なる実施形態によれば、集積回路は、マイクロ制御装置とすることができる。
【図面の簡単な説明】
【００１４】
本開示のより完全な理解は、添付の図面と併せて以下の説明を参照することによって得ることができる。
【図１】本開示の特定の例となる実施形態による、振動検出及び振幅制御ループを備えるデジタル自動利得制御（ＡＧＣ）を有する集積回路水晶振動子の模式ブロック図である。
【図１Ａ】本開示の特定の例となる実施形態による、振動検出及び振幅制御ループを備えるデジタル自動利得制御（ＡＧＣ）を有する集積回路水晶振動子のより詳細な模式ブロック図である。
【図２】本開示の特定の例となる実施形態による、振動検出及び振幅制御ループを備えるデジタルＡＧＣを有する集積回路水晶振動子のより詳細な模式図である。
【図３】本開示の特定の例となる実施形態による、水晶駆動回路のレプリカ回路の模式図である。
【図４】本開示の特定の例となる実施形態による、デジタルＡＧＣと組み合わせた水晶振動子の動作のグラフ表示である。
【００１５】
本開示はさまざまな修正及び代替形態を受けやすいが、特定の例となる実施形態は、図で示されており、本明細書に詳細に記載されている。しかし、特定の例となる実施形態の本明細書における記載は、本明細書において開示されている形態に対する開示を限定することを意図するものではないことを理解すべきである。
【発明を実施するための形態】
【００１６】
さまざまな実施形態によれば、デジタル自動利得制御（ＡＧＣ）は第１及び第２の制御ループを有する。第１のループは、振動がそこから検出されるまで、振動子トランジスタの相互コンダクタンス（ｇｍ）を向上させることができる。次に、第２のループが水晶振動子からの振動の振幅を検出し、これらの振幅を高電圧基準及び低電圧基準と比較し、デジタルシグナルを発生して振動子トランジスタの臨界相互コンダクタンス（ｇｍ）を見つけ出し、このトランジスタ相互コンダクタンス（ｇｍ）を制御して、そこからの定振動波形の振幅を維持する。アップ／ダウンカウンタは、そこへのクロックレートに応じてサーボ制御ループバンド幅／アップデートレートを規定し、このサーボループは、サーボループバンド幅が、水晶振動子の約Ｔａｕ（τ）＝１０＊Ｌｍ／Ｒ＿ｅｆｆ未満となるかぎり、いかなる安定性問題も有さない。相互コンダクタンスは、バイポーラトランジスタ又は電界効果トランジスタ（ＦＥＴ）の性能を表現したものである。一般に、他の因子のすべてが一定に保たれると、装置に対して相互コンダクタンス形状が大きくなるほど、大きな利得（増幅）がもたらされ得る。
【００１７】
本開示の一態様によれば、集積回路が提供される。集積回路は、外部水晶に接続された振動子回路を含む。集積回路は、振動子回路と接続されているデジタル自動利得制御（ＡＧＣ）回路を含む。デジタルＡＧＣ回路は、振動検出装置を設ける第１のループ機能、及び振動エンベロープ検出装置を設ける第２のループ機能を含む。
【００１８】
本開示の別の態様によれば、集積回路水晶振動子を動作する方法が提供される。本方法は、以下の工程を含む：第１に、デジタル利得制御回路におけるカウンタの最初の出力値が、第１のカウント値に設定される。デジタル利得制御は、振動がいつある数のサイクルで起こるかを決定する、第１のループ（振動検出ループ）に接続されている。デジタル利得制御は、あらかじめ設定された振動エンベロープ拡張時間（予想振動サイクル数）、待機する。デジタル利得制御は、予想振動サイクル数が検出されるまで、プログラマブルアップデート時に、振動子トランジスタ相互コンダクタンス（ｇｍ）を向上させることができる。予想振動サイクル数の検出時に、デジタル利得制御は第２のループを選択して、その結果、相互コンダクタンスの電流値は、振動振幅検出回路からのＤＣ出力値をモニタリングする、２つのコンパレータに接続されている、高基準電圧及び低基準電圧によって決定されるエンベロープの範囲内に確定される。
【００１９】
これより、図面を参照して、例となる実施例の詳細を擬略的に例示する。同様に、図面中の要素は、同様の数字によって表され、類似要素は、異なる下付文字の添え字を用いて同様の数字により表す。
【００２０】
図１は、本開示の特定の例となる実施形態による、振動検出及び振幅制御ループを備えるデジタル自動利得制御（ＡＧＣ）を有する集積回路水晶振動子の模式ブロック図を例示している。集積回路１００は、水晶振動子１１０、第１のループ（振動検出ループ）１２０及び第２のループ（振動振幅制御ループ）１３０を備えるデジタルＡＧＣを備えることができる。振動検出ループ１２０は、振動がそこから検出されるまで、水晶振動子１１０の相互コンダクタンスを向上させる。振動振幅制御ループ１３０は、ある高い方の振幅値と低い方の振幅値の範囲内に、水晶振動子１１０からの振動振幅を維持する。水晶振動子１１０は、外部の周波数決定水晶１１６に接続するようになされている。
【００２１】
図１Ａは、本開示の特定の一層詳細な特定の例となる実施形態による、振動検出及び振幅制御ループを備えるデジタル自動利得制御（ＡＧＣ）を有する集積回路水晶振動子の模式ブロック図を例示している。集積回路１００ａは、水晶振動子１１０、振動検出ループ１２０ａ及び振動振幅制御ループ１３０ａを備えるデジタルＡＧＣ、アップデートタイマー１５２、及び場合により振動子不良検出及びアラーム回路１５４を備えることができる。
【００２２】
水晶振動子１１０は、相互コンダクタンス増幅器（例えば、バイポーラ又はＦＥＴトランジスタ）１１４であって、その相互コンダクタンス（ｇｍ）がプログラマブル電流源１１２からの電流によって制御され得る、相互コンダクタンス増幅器を備えることができる。外部水晶１１６は、集積回路１００ａのノード（ピン）ＯＳＣＩ及びＯＳＣＯを介して、水晶振動子１１０に接続されていてもよい。
【００２３】
振動検出ループ１２０ａは、振動検出装置１２４、１つのビットメモリラッチ１２２、及びアップ／ダウンカウンタ１２６を含むことができる。集積回路１００のパワーアップ及び／又は初期設定時に、振動検出装置１２４、１つのビットメモリラッチ１２２及びアップ／ダウンカウンタ１２６はリセットされることができ、この場合、その中のカウント値は、ゼロ（０）にリセットされ、メモリラッチ１２２はクリアされて、そのＱ出力値は低ロジックにあり、かつＱ出力値は高ロジックにある。アップ／ダウンカウンタ１２６は、プログラマブル電流源１１２に接続されてこれを制御し、この場合、このカウント値が０になると、プログラマブル電流源１１２からの出力電流はその最低値となる。プログラマブル電流源１１２からの最低電流値は、まず、相互コンダクタンス増幅器（トランジスタ）１１４（電流によって制御されるトランジスタ利得）に印加され、これにより、その相互コンダクタンス（ｇｍ）は最小にある。この条件下では、水晶振動子１１０は、振動してもよく、又は振動しなくてもよいが、アップデートタイマー１５２が、水晶振動子１１０とは独立しているので、大きな問題ではない。これ以降に一層十分に説明されているとおり、アップデートタイマー１５２を使用して、振動検出ループ１２０（「第１のループ」）及び振動振幅制御ループ１３０（「第２のループ」）の両方のバンド幅／アップデートレートを規定することができる。
【００２４】
いかなるアップデートクロックも、アップ／ダウンカウンタ１２６によって受信される前（及びそのカウント値が０に設定される）に、最小電流値が、相互コンダクタンス増幅器１１４に接続される。したがって、相互コンダクタンス増幅器１１４は、最小相互コンダクタンス時に始動し、プログラマブル電流源１１２からの電流が、アップ／ダウンカウンタ１２６のカウント値からの制御によって向上するにつれて、その相互コンダクタンスが向上する。アップ／ダウンカウンタ１２６がアップデートタイマー１５２からクロックパルスを受信する毎に、プログラマブル電流源１１２からの電流値の線形温度測定パターン（線形電流増加）は、初期最低電流相互コンダクタンス（ｇｍ）値で振動を開始しなかった場合、振動回路１１０が振動を開始するまで、相互コンダクタンス（ｇｍ）を向上させる。
【００２５】
最初に、ビットメモリラッチ１２２の１つのＱ出力値は、低ロジック（「０」）（「ＯＳＣ＿ｖａｌｉｄ」）状態にあり、／Ｑ出力値は、アップ／ダウンカウンタ１２６がアップデートタイマー１５２からアップデートクロックパルスを受信する毎に、アップ／ダウンカウンタ１２６をそのカウント値まで向上させる高ロジック（「１」）状態となる。アップデートタイマー１５２（独立した内部振動子及びカウンタ）からのクロックレート出力値は、設計／製造中に規定されて固定され得るか、又はその内部カウンタはプログラマブルとなり得、さまざまな特徴及び／又は周波数を有する水晶を用いて使用するのに、一層、順応性のあるものにし得る。好ましくは、アップデートタイマー１５２の出力クロック周波数（第１のループ及び第２のループのバンド幅を規定する）は、水晶振動子の振動エンベロープの振動を大きくするために必要な起動時間である、タウ（τ）＝１０＊Ｌｍ／Ｒ＿ｅｆｆ未満となる程、十分に遅いものとなり得る。アップデートタイマー１５２の出力クロック周波数に到達させるのは、非常に容易である。したがって、アップデートタイマー１５２からのクロックレート出力値は、振動検出ループ１２０と振動振幅制御ループ１３０ａの両方のバンド幅／アップデートレートを規定し、こうして、ループ安定性問題が存在しない。
【００２６】
水晶振動子１１０出力が振動検出装置１２４ａを一旦、駆動し始めると、１つのビットメモリラッチ１２２出力のロジック状態が変化する前に、ある数の振動周波数サイクルが発生しなければならず、これにより、振動検出ループ１２０ａから振動振幅制御ループ１３０ａに、アップ／ダウンカウンタ１２６の制御が転送される。振動検出装置１２４の一例となる実装物は、ビットメモリラッチ１２２の１つのクロック入力にカウントオーバーフローシグナルを出力する前に、ある回数、水晶振動子１１０ａから受信された振動周波数サイクルをカウントするカウンタとすることができる。例えば、カウント数は、１２８とすることができ、例えば、カウントオーバーフローは、１２８回の振動周波数サイクルを受信した後に発生する。
【００２７】
振動振幅制御ループ１３０ａは、アップ／ダウンカウンタ１２６、振動振幅制御装置１３２及び振動振幅検出装置１３４を含むことができる。振動振幅制御ループ１３０ａが動作状態になると（一旦、１つのビットメモリラッチ１２２出力値が、その初期ロジック状態から変わる）、アップ／ダウンカウンタ１２６は、振動振幅検出装置１３４（水晶振動子１１０の振動振幅を表示する）の出力値に応じて、アップデートタイマー１５２からアップデートクロックパルスを受信する毎に、その中のカウント値を向上又は低下させることができる。このカウント値を使用して、プログラマブル電流源１１２を制御することができ、これは、次に、相互コンダクタンス増幅器１１４の相互コンダクタンス（ｇｍ）（利得）を制御する。
【００２８】
振動振幅制御装置１３２は、アップ／ダウンカウンタ１２６が、ＯＳＣＩノード（水晶１１６上の振動電圧）における振動振幅に基づいて、その現在のカウント値を向上させる、低下させる、又は維持する。例えば、以下に限定されないが、振動振幅検出装置１３４は、ＯＳＣＩノード上のＡＣシグナル（振動）を、このＡＣ振動シグナルの振幅を表すＤＣ電圧に転送することができる。このＤＣ電圧は、振動振幅制御装置１３２に接続されてもよい。
【００２９】
振動振幅が、低基準電圧（Ｖｒｅｆ＿Ｌ）以下になると、振動振幅制御装置１３２により、アップ／ダウンカウンタ１２６は、各アップデートクロックパルス時にそのカウント値を向上させることを可能にする。振動振幅が、低基準電圧Ｖｒｅｆ＿Ｌより大きい場合、及び高基準電圧Ｖｒｅｆ＿Ｈ未満となる場合、振動振幅制御装置１３２は、アップ／ダウンカウンタ１２６が、そのカウント値を向上又は低下させないようにする。また、振動振幅が、高基準電圧Ｖｒｅｆ＿Ｈ以上となる場合、振動振幅制御装置１３２は、アップ／ダウンカウンタ１２６が、各アップデートクロックパルス時にそのカウント値を減少させることを可能にする。
【００３０】
振動子不良検出及びアラーム１５４はまた、水晶振動子１１０の不良の検出をもたらして、ある期間内に振動を開始して、そのアラームを鳴らすことができる。
【００３１】
図２を参照すると、本開示の特定の例となる実施形態による、振動検出及び振幅制御ループを備えるデジタルＡＧＣを有する集積回路水晶振動子のより詳細な模式図が図示されている。数２００によって一般に表されている集積回路は、外部水晶（図示せず）及びデジタルＡＧＣ回路２６０に接続され得る振動子回路２１０を含むことができる。外部水晶（図示せず）は、振動子回路２１０のノード（ピン）ＯＳＣＩ及びＯＳＣＯを介して、振動子回路２１０に接続されていてもよい。デジタルＡＧＣ回路２６０は、振動検出装置２２４、Ｄ−ラッチ２２２、アップデートタイマー２５２、アップ／ダウンカウンタ２２６、マルチプレクサ２４０及び２４２、振動エンベロープ検出装置２３４、ヒステリシスを伴う電圧コンパレータ２６２及び２６４、ＮＯＲゲート２６６、並びにＡＮＤゲート２６８を備えることができる。振動子回路２１０は、トランジスタ２１８であって、この相互コンダクタンス（ｇｍ）が、複数の定電流源２１２の選択からの電流によって制御されるトランジスタ２１８、フィードバック抵抗器２１６を含むことができ、トランジスタ２１８の出力（ドレイン）に接続されている緩衝増幅器２１４を更に含むことができる。外部水晶は、水晶設計周波数における、ドレインとトランジスタ２１８のゲートとの間の低いインピーダンスフィードバックパスをもたらす。振動子不良タイムアウトアラーム回路２５４はまた、ある期間内に始動する振動子回路の不良の検出を提示し、アラームを鳴らすことができる。
【００３２】
集積回路２００の初期パワーアップ時に、パワーオンリセット（ＰＯＲ）が生じ得るか、又は任意の時点に、リセットがアサートされて、デジタルＡＧＣ回路２６０を初期化することができる。デジタルＡＧＣ回路２６０の初期設定は、振動検出装置２２４におけるカウンタのクリア（デジタルカウント値及び状態値を０に設定する）、Ｄ−ラッチ２２２のＱ−出力値の低ロジックへの設定（クリア化）、及びアップ／ダウンカウンタ２２６のその最低値、例えば０値への再設定を含むことができる。いずれか１つ以上のカウンタが、０ではない値で事前ロードされ得ることが企図されて、本開示の範囲内にあるが、本明細書における説明を簡単にするため、すべてのカウンタ／ラッチ値は、０へとクリア（リセット）される。
【００３３】
デジタルＡＧＣ回路２６０の初期設定後、複数の定電流源２１２からの電流の最低値がトランジスタ２１８に適用されて、その結果、その相互コンダクタンス（ｇｍ）は最小となり得る。この条件下では、振動子回路２１０は、振動してもよく、又は振動しなくてもよいが、タイマー２５２は振動子回路２１０と独立しているので、大きな問題ではない。タイマー２５２は、カウンタを駆動する振動子を運転する、非常に単純な抵抗器−コンデンサ（ＲＣ）となり得る。タイマー２５２におけるカウンタは、設計時に固定されてもよく、又はプログラマブルであってもよく（図示せず）、これを使用して、これ以降一層、十分に説明するように、最初（第１）のループ制御バンド幅／アップデートを規定することができる。最初に、Ｄ−ラッチ２２２Ｑ−出力は、マルチプレクサ２４０の出力値を高ロジック（「１」）に、及びマルチプレクサ２４２の出力値を低ロジック（「０」）にする、低ロジック（「０」）（「ＯＳＣ＿ｖａｌｉｄ」）状態にある。これらの２つのマルチプレクサ出力値は、アップ／ダウンカウンタ２２６のアップ制御及びダウン制御に適用され、この場合、カウンタ２２６は、タイマー２５２からアップデートクロックパルスを受信する毎に、そのカウント値を向上させる。
【００３４】
タイマー２５２（独立した内部振動子及びカウンタ）からのクロックレート出力値は、さまざまな特徴及び／又は周波数を有する水晶を用いて使用するのに、一層、順応性のあるものになるよう、設計／製造中に規定されて固定され得るか、又はその内部カウンタはプログラマブルとなり得る。好ましくは、タイマー２５２の出力クロック周波数（最初の第１のサーボループのバンド幅を規定する）は、水晶振動子の振動エンベロープの振動を大きくするために必要な起動時間である、タウ（τ）＝１０＊Ｌｍ／Ｒ＿ｅｆｆ未満となる程、十分に遅いものとなり得る。タイマー２５２の出力クロック周波数に到達させるのは、非常に容易である。したがって、タイマー２５２からのクロックレート出力値は、デジタルＡＧＣループバンド幅／アップデートレートを規定し、こうしてループの安定性問題がない。
【００３５】
アップ／ダウンカウンタ２２６は、タイマー２５２からのクロックパルスを受信する毎に、その中のカウント値を向上又は低下させることができる。このカウント値を使用して、複数の定電流源２１２のどれを、その相互コンダクタンス（ｇｍ）を制御するためのトランジスタ２１８に接続させるかの選択を制御することができる。いかなるクロックも、アップ／ダウンカウンタ２２６（及びそのカウント値が０に設定される）によって受信される前に、最小電流値は、トランジスタ２１８に接続される。すなわち、トランジスタ２１８は、最小相互コンダクタンス（ｇｍ）値で始動し、アップ／ダウンカウンタ２２６がタイマー２５２からのクロックパルスを受信する毎に、定電流源２１２の線形熱測定パターンがイネーブルされ得（線形電流向上）、これにより、更に多くの電流がトランジスタ２１８に供給され、これにより、トランジスタが、最低電流相互コンダクタンス（ｇｍ）値において振動を開始しなかった場合に、振動子回路２１０が振動を開始するまで、その相互コンダクタンス（ｇｍ）を向上させる。
【００３６】
トランジスタ２１８が、一旦、振動を開始すると、緩衝増幅器２１４は、Ｄーラッチ２２２のクロック入力値へのオーバースローカウント出力値があるまで、振動検出装置２２４（カウンタ）の駆動を開始する。振動検出装置２２４の一例の実装体は、カウントオーバーフロークロックを出力する前に、振動子回路２１０からの受信済み振動波形（サイクル）（緩衝増幅器２１４の出力値）をある回数、カウントするカウンタとすることができる。例えば、カウント数は、１２８とすることができ、例えば、カウントオーバーフローは、１２８回の振動サイクルを受信した後に発生する。
【００３７】
そこからのオーバーフロー出力値がＤ−ラッチ２２２をクロック計測すると、そのＱ−出力は、低ロジック（「０」）から高ロジック（「１」）に向かい、集積回路によるリセットが事象、例えばＰＯＲをリセットするまで、そのロジックレベルに留まる。ＯＳＣ＿ｖａｌｉｄは、Ｄ−ラッチ２２２のＱ−出力のロジック状態を表す。ＯＳＣ＿ｖａｌｉｄが低ロジック（「０」）にある場合、マルチプレクサ２４０の出力値は、高ロジック（「１」）状態に固定され、マルチプレクサ２４２の出力値は、低ロジック（「０」）に固定され、これにより、アップ／ダウンカウンタ２２６は、タイマー２５２からのアップデートクロックパルスを受信する毎に、そのカウント値を常に向上させる。しかし、一旦、ＯＳＣ＿ｖａｌｉｄが、高ロジック（「１」）状態になると、マルチプレクサ２４０の出力値は、ＮＯＲゲート２６６からの出力値に従い、マルチプレクサ２４２の出力値は、ＡＮＤゲート２６８からの出力値に従う。
【００３８】
振動エンベロープ検出装置２３４は、ＯＳＣＩノード上のＡＣシグナル（振動）を、このＡＣ振動シグナルの振幅を表すＤＣ電圧に転送する。このＤＣ電圧は、電圧コンパレータ２６２及び２６４の正極入力端子に接続される。Ｖｒｅｆ＿Ｈ電圧は、電圧コンパレータ２６２の負極入力端子に接続され、Ｖｒｅｆ＿Ｌ電圧は、電圧コンパレータ２６４の負極入力端子に接続される。Ｖｒｅｆ＿Ｈは、Ｖｒｅｆ＿Ｌより大きい。振動エンベロープ検出装置２３４からのＤＣ電圧が、Ｖｒｅｆ＿Ｌ及びＶｒｅｆ＿Ｈ未満である場合、電圧コンパレータ２６２及び２６４からの出力値は、どちらも低ロジック（「０」）にある。振動エンベロープ検出装置２３４からのＤＣ電圧が、Ｖｒｅｆ＿Ｈ未満であるが、Ｖｒｅｆ＿Ｌ以上である場合、電圧コンパレータ２６２からの出力値は、低ロジック（「０」）にあり、電圧コンパレータ２６４からの出力値は高ロジック（「１」）にある。振動エンベロープ検出装置２３４からのＤＣ電圧が、Ｖｒｅｆ＿Ｌより大きく、かつＶｒｅｆ＿Ｈ以上である場合、電圧コンパレータ２６２及び２６４からの出力値は、どちらも高ロジック（「１」）にある。Ｖｒｅｆ＿Ｈは、例えば以下に限定されないが、水晶駆動トランジスタ２１８のＤＣバイアスポイントよりも約３００ミリボルト高くてもよい。Ｖｒｅｆ＿Ｌは、例えば以下に限定されないが、水晶駆動トランジスタ２１８のＤＣバイアスポイントよりも約１００ミリボルト高くてもよい。
【００３９】
電圧コンパレータ２６２及び２６４からの出力値は、以下のとおり、ＮＯＲゲート２６６及びＡＮＤゲート２６８（出力値）において論理的に一緒にされる：
【００４０】
【表１】
2019520008.tif 000003
【００４１】
マルチプレクサ２４０及び２４２の出力値は、それぞれ、ＮＯＲゲート２６６及びＡＮＤゲート２６８の出力値に従う。アップ／ダウンカウンタ２２６ＵＰ入力値が、高ロジックにあり、ＤＯＷＮ入力値が、低ロジックにある場合、アップ／ダウンカウンタ２２６は、アップデートタイマー２５２からアップデートクロックパルスを受信する毎に、そのカウント値を向上させる。ＵＰ入力値及びＤｏｗｎ入力値が、どちらも低ロジックにあるとき、アップ／ダウンカウンタ２２６のカウント値は、アップデートタイマー２５２からのアップデートクロックパルスに関わりなく、変化しない。また、ＵＰ入力値が低ロジックにあり、Ｄｏｗｎ入力値が高ロジックにあるとき、アップ／ダウンカウンタ２２６は、アップデートタイマー２５２からアップデートクロックパルスを受信する毎に、そのカウント値を低下させる。したがって、トランジスタ２１８（及び、そのｇｍ）への電流は、Ｖｒｅｆ＿Ｈ及びＶｒｅｆ＿Ｌ基準電圧の両方よりも小さい、Ｖｒｅｆ＿Ｌ基準電圧以上でありかつＶｒｅｆ＿Ｈ基準電圧未満である、又はＶｒｅｆ＿Ｈ基準電圧以上となる、振動エンベロープ検出装置２３４からのＤＣ電圧に応じて、それぞれ、増加される、この値を維持する又は低下させることができる。アップ／ダウンカウンタ２２６のＰ＜ｎ＞出力値は、複数の定電流源２１２のどれをトランジスタ２１８に接続させるかを制御することができる。
【００４２】
振動子不良タイムアウトアラーム回路２５４は、アップデートタイマー２５２からのタイムアウト時間と、振動検出装置２２４からの振動検出値とを比較することができる。アップデートタイマー２５２のタイムアウトが、振動検出値未満（又は、振動検出が起こらない）である場合、振動子不良タイムアウトアラーム回路２５４は、振動子２１０の不良を示すアラームを鳴らし得る。集積回路２００は、例えば、以下に限定されないが、マイクロ制御装置、デジタルシグナルプロセッサ（ＤＳＰ）、マイクロコンピュータ、プログラマブル・ロジックアレイ（ＰＬＡ）、特定用途向け集積回路（ＡＳＩＣ）などとすることができる。
【００４３】
図３を参照すると、水晶駆動回路のレプリカ回路の模式図が図示されている。
【００４４】
図３を参照すると、水晶駆動回路のレプリカ回路の模式図が図示されている。レプリカ回路３００は、定電流源３１２、第１の抵抗器３１４、第２の抵抗器３１６、複製調整可能電源３２０、及び振動子トランジスタ２１８と実質的に類似の特徴を有することができるトランジスタ３１８を備えることができる。このレプリカ回路は、有利には、水晶振動子トランジスタ２１８のＰＶＴ（電力、電圧及び温度）特徴を追跡することができる、Ｖｒｅｆ＿Ｈ及びＶｒｅｆ＿Ｌに適切な電圧を供給することができる。Ｖｒｅｆ＿Ｈは、例えば以下に限定されないが、水晶振動子トランジスタ２１８のＤＣバイアスポイントよりも約３００ミリボルト高くてもよい。Ｖｒｅｆ＿Ｌは、例えば以下に限定されないが、水晶振動子トランジスタ２１８のＤＣバイアスポイントよりも約１００ミリボルト高くてもよい。同様に、基準点（Ｖｒｅｆ＿Ｈ及びＶｒｅｆ＿Ｌ）は、上方又は下方に動き、それに応じて、複数の定電流源２１２からの電流変化をもたらして、振動トランジスタ２１８（複数の定電流源２１２からの電流値の変化に関する、主要駆動回路）のバイアスポイントを追跡することができる。
【００４５】
次に、図４を参照すると、本開示の教示による、デジタルＡＧＣ回路と組み合わせた水晶振動子の動作を表示したグラフを図示している。ある数のサイクル（例えば、１２８）が、振動検出装置１２４／２２４によりカウントされた後、ＯＳＣ＿ｖａｌｉｄシグナルは、低ロジックから高ロジックに向かう。このサイクルカウント動作は、ＯＳＣ＿ｖａｌｉｄシグナルが低ロジックにある場合に、第１のデジタル制御ループ（振動検出ループ）によって行われ得る。第２のデジタル制御ループ（振動振幅制御ループ）は、ＯＳＣ＿ｖａｌｉｄシグナルが高ロジックにある場合、第１のデジタル制御ループから引き継ぐ。第１の制御ループにおいて、振動の振幅は無視されて、そのある数が検出されて、振動検出装置１２４／２２４によってカウントされるまで、そのサイクル数しかカウントされない。そのサイクルカウントが、アップデートタイマー１５２／２５２からのアップデートクロックパルスの時間によって達成されない場合、アップ／ダウンカウンタ１２６／２２６のカウント値（最初は、０から始まる）は、振動サイクルの予測数がカウントされるまで向上され、例えば、相互コンダクタンス増幅器１１４／トランジスタ２１８が不適切なｇｍである、例えばその振動を始動するには電流が低すぎるため未だ起こらない。振動サイクルのその予測数が、一旦、カウントされると、第２の制御ループが駆動可能状態になり、相互コンダクタンス増幅器１１４／トランジスタ２１８への電流は、Ｖｒｅｆ＿Ｈ及びＶｒｅｆ＿Ｌ内の振動エンベロープ検出装置１３４／２３４からのＤＣ振幅を維持する第２のデジタルループ回路により制御される。
【００４６】
上記のデジタルＡＧＣと水晶振動子のアナログＡＧＣ実装との間の重要な差異の１つは、アナログＡＧＣループの大部分は、アナログループの水晶振動子からの初期振動に依存して、正確に作動することであり、このことは、所与の相互コンダクタンス（ｇｍ）設定が振動の初期起動に十分に高くない場合でさえも、振動を起こす能力を有していない一方、デジタル制御ＡＧＣ回路は、独立して選択され得る、ループアップデートレート（振動を起こすのに適切なｇｍ値を探索する）を完全に切り離す。
【００４７】
第２の差異は、主にデジタルＡＧＣ回路のデジタル性質により、ループが試行する２つの閾値を有して、ＯＳＣＩシグナルスイング（これは、一旦、純粋なシグナル品質を設定して増強すると、より小さな電力消費を確実にする、すなわち周波数ジッタがより小さくなる）を維持することができることである。
【００４８】
第３の差異は、振動が最も高い相互コンダクタンス（ｇｍ）値でさえ始動しない場合、デジタルＡＧＣ回路は、振動不良シグナルを送信することである。多数のアナログＡＧＣループは、ループ内にビルトインヒステリシスが存在しないので、振動出力値を決定するためにいくつかの変換があること、又は故障するおそれのあるシグナル振幅のある値があることによる。
【００４９】
アナログＡＧＣ手法とは異なり、本明細書において開示されているデジタルＡＧＣアーキテクチャは、ｇｍ（図１に示されているループアップデートカウンタ１２８）に使用され得る、内部振動子を再使用することにより、完全な同期性のデジタルによるプログラマブルタイマーにはめ込まれ得る。同様に、デジタルＡＧＣ回路１２０は、ＰＶＴ（電力、電圧及び温度）閾値追跡回路（図３に示されている）を使用して、電圧コンパレータ２６２及び２６４により使用される、基準電圧Ｖｒｅｆ＿Ｈ及びＶｒｅｆ＿Ｌを生成し、適切な水晶振動子回路動作を確実にすることができる。
【００５０】
別の利点は、プロセスが下流に向かう程、幾何学的トランジスタ特徴がますます悪化するので、デジタルＡＧＣ回路すべてを有することにより、使用されるトランジスタの設計サイクルタイム選択が低減される。
【００５１】
提案された集積回路は、安定性の必須条件を満たし、水晶の過駆動を回避することが不可欠である場合、自動車用安全用途に使用され得る。更に、提案された集積回路は、非限定的に、１６ビット及び／又は３２ビットのマイクロ制御装置、Ｗｉｎｄｏｗｓ（登録商標）携帯型装置（ＷＰＤ）及び／又はウェアラブルスマートゲートウェイなどのような、携帯型装置プラットフォームを含めた、複数のコンピューティング装置区分及び／又はプラットフォームにわたって使用され得る。
【図１】
2019520008.tif 000004
【図１Ａ】
2019520008.tif 000005
【図２】
2019520008.tif 000006
【図３】
2019520008.tif 000007
【図４】
2019520008.tif 000008
【国際調査報告】
2019520008.tif 000009
2019520008.tif 000010
2019520008.tif 000011