(57)【要約】  複数ビットに対応する階調数を有する表示データに基づいて駆動する汎用の画像表示ドライバを用いて、表示データに応じた階調表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる画像表示装置を提供する。コントローラ(9)は、表示データ出力端子(P0〜P2)からの表示データと共通接続されていない命令コード出力端子（C01〜C05,C07〜C12,C14〜C17)からの固定値とを合わせて所定の２以上のビット数を有する階調コードとして表示メモリ(12)に記憶し、かつ、階調変換テーブルを、記憶された階調コードが階調出力値に対応するように設定するよう構成されている。
2012011278.tif 000002
【特許請求の範囲】
【請求項１】
表示ドットがマトリクス状に配置された画像表示パネルと、
前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、
前記画像表示ドライバを制御するマイクロコンピュータと、を備え、
前記画像表示ドライバは、
複数のデータ入力端子と、
前記画像表示パネルの各表示ドットに対応し所定の２以上のビット数を有する諧調表示データとしての階調コードを記憶する表示メモリと、
前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、
前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた諧調で表示を行うよう前記画像表示パネルを駆動するコントローラと、を備え、
前記マイクロコンピュータは、
前記画像表示ドライバの複数の前記データ入力端子に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、
前記命令コード出力端子とは別に設けられ、前記複数のデータ入力端子のうちの少なくとも１本に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも１本の表示データ出力端子と、
前記画像表示パネルの表示ドットに対応する表示データを作成して記憶する表示イメージデータエリアを有する表示データ記憶部と、を備え、
前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、
前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の２以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、
前記階調変換テーブルを、記憶された階調コードが階調出力値に対応するように設定するよう構成されている、画像表示装置。
【請求項２】
前記表示データ記憶部は、前記画像表示パネルの表示ドットに対応し、第１の階調出力値および前記第１の階調出力値とは異なる第２の階調出力値の何れかを示す２値の表示データを作成して記憶する表示イメージデータエリアを有する２値表示データ記憶部として構成され、
前記階調変換テーブルは、記憶された階調コードのうち前記第１の階調出力値を示す表示データを含む階調コードが第１の階調出力値に対応し、記憶された階調コードのうち前記第２の階調出力値を示す表示データを含む階調コードが第２の階調出力値に対応するように設定されている、請求項１に記載の画像表示装置。
【請求項３】
前記画像表示ドライバは、１６本の前記データ入力端子を有し、
前記階調コードは、５ビットのコードとして構成され、
前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに３本の前記表示データ出力端子を有し、当該３本の前記表示データ出力端子から前記表示データを３ビットずつ出力するよう構成され、
前記コントローラは、前記３本の表示データ出力端子から送られる３ビットの表示データから、１ビットの表示データと４ビットの前記固定値とで構成される諧調コードを表示ドット３つ分作成するよう構成されている、請求項２に記載の画像表示装置。
【請求項４】
前記画像表示ドライバは、８本の前記データ入力端子を有し、
前記階調コードは、５ビットのコードとして構成され、
マイクロコンピュータは、８本の前記命令コード出力端子を有するとともに２本の前記表示データ出力端子を有し、当該２本の前記表示データ出力端子から前記表示データを２ビットずつ出力し、
前記コントローラは、前記２本の表示データ出力端子から２ビットの表示データが連続して２回分送られることによる４ビットの表示データから、１ビットの表示データと４ビットの前記固定値とで構成される階調コードを表示ドット２つ分作成し、異なる回に異なる表示データ出力端子から送られた２ビットの表示データと３ビットの前記固定値とで構成される階調コードを表示ドット１つ分作成するよう構成されている、請求項１に記載の画像表示装置。
【請求項５】
前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、
前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、
前記マイクロコンピュータは、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から８ビットの表示データをそのうちの下位の３ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち下位から３ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項３に記載の画像表示装置。
【請求項６】
前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、
前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、
前記マイクロコンピュータは、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から８ビットの表示データをそのうちの上位の３ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち上位から３ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項３に記載の画像表示装置。
【請求項７】
前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、
前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、
前記マイクロコンピュータは、連続する２回の出力のうちの１回目の出力時に、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から８ビットの表示データをそのうちの下位の２ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、２回目の出力時において、１回目の出力時に前記表示データ出力端子から出力された表示データのうち最下位の表示データを除いた前記表示データ列を、当該表示データ列のうち下位から２ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、前記表示データ列のうち下位から２ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項４に記載の画像表示装置。
【請求項８】
前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、
前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、
前記マイクロコンピュータは、連続する２回の出力のうちの１回目の出力時に、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から８ビットの表示データをそのうちの上位の２ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、２回目の出力時において、１回目の出力時に前記表示データ出力端子から出力された表示データのうち最上位の表示データを除いた前記表示データ列を、当該表示データ列のうち上位から２ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち上位から２ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項４に記載の画像表示装置。
【請求項９】
前記階調変換テーブルは、前記第１の階調出力値が最小値に設定され、前記第２の階調出力値が最大値に設定されている、請求項２に記載の画像表示装置。
【請求項１０】
前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、
前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、
前記マイクロコンピュータは、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から（３×ｎ）バイトの表示データを読み出し、読み出された表示データを３ビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されている、請求項３に記載の画像表示装置。
【請求項１１】
前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、前記表示データ出力端子から前記表示データをｍビットずつ出力するよう構成され、
前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、
前記マイクロコンピュータは、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から、前記表示データ出力端子から出力されるビット数ｍと前記出力端子から出力されるビット数８との最小公倍数の整数倍のビット数分の表示データを読み出し、読み出された表示データをｍビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されている、請求項２に記載の画像表示装置。
【請求項１２】
前記表示メモリは、前記画像表示パネルの各表示ドットに対応し所定の３以上のビット数を有する諧調表示データとしての階調コードを記憶するよう構成され、
前記表示データ出力端子は、前記複数のデータ入力端子のうちの少なくとも２本に１本対１本で接続された、少なくとも２本の表示データ出力端子を備え、
前記表示データ記憶部は、前記画像表示パネルの表示ドットに対応し、前記表示メモリの階調コードのビット数より小さく、少なくとも２ビット以上で構成された階調表示データを作成して記憶する表示イメージデータエリアを有する階調表示データ記憶部として構成され、
前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の３以上のビット数を有する階調コードとして前記表示メモリに記憶し、
前記階調変換テーブルは、前記表示メモリに記憶され得る全ての階調コードに対応するよう階調出力値が設定されている、請求項１に記載の画像表示装置。
【請求項１３】
前記画像表示ドライバは、１６本の前記データ入力端子を有し、
前記階調コードは、５ビットのコードとして構成され、
前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに、（ｋ×３）本の前記表示データ出力端子を有し、当該（ｋ×３）本の前記表示データ出力端子から１ドットあたり５ビットより少ない任意の整数ｋビット構成の前記表示データを３ドット単位で出力するよう構成され、
前記コントローラは、前記（ｋ×３）本の表示データ出力端子から送られる（ｋ×３）ビットの表示データから、ｋビットの１ドット分の表示データと（５−ｋ）ビットの前記固定値とで構成される諧調コードを表示ドット３つ分作成するよう構成されている、請求項１２に記載の画像表示装置。
【請求項１４】
前記画像表示ドライバは、８本の前記データ入力端子を有し、前記階調コードは、５ビットのコードとして構成され、
前記マイクロコンピュータは、８本の前記命令コード出力端子を有するとともに（２×２）本の前記表示データ出力端子を有し、当該（２×２）本の前記表示データ出力端子から１ドットあたり２ビット構成の前記表示データを２ドット単位で出力し、
前記コントローラは、前記（２×２）本の表示データ出力端子から１回目に２ドット分、２回目には１回目に送られた下位の１ドットを除く次の２ドット分の表示データが連続して２回に分けて送られることによる３ドット分の表示データから、１回目または２回目に１度に送られる２ドットの表示データについては２ビットの階調コードと３ビットの前記固定値とで構成される階調コードを表示ドット２つ分作成し、１回目と２回目に分割して送られる１ドットの表示データについては表示データ出力端子から２回送られた４ビットの表示データと１ビットの前記固定値とで構成される階調コードを表示ドット１つ分作成するよう構成されている、請求項１２に記載の画像表示装置。
【請求項１５】
前記マイクロコンピュータは、前記（ｋ×３）本の表示データ出力端子を含む（ｋ×３）以上かつ８の整数倍で最小本数（ｍ×８）本の出力端子を備え、
前記（ｍ×８）本の出力端子のうち前記（ｋ×３）本の表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、
前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から（ｍ×８）ビットの表示データをそのうちの下位の（ｋ×３）ビットの表示データが前記表示データ出力端子から出力されるように前記（ｍ×８）本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち下位から（ｋ×３）ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項１３に記載の画像表示装置。
【請求項１６】
前記マイクロコンピュータは、前記（ｋ×３）本の表示データ出力端子を含む（ｋ×３）以上かつ８の整数倍で最小本数（ｍ×８）本の出力端子を備え、
前記（ｍ×８）本の出力端子のうち前記（ｋ×３）本の表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、
前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から（ｍ×８）ビットの表示データをそのうちの上位の（ｋ×３）ビットの表示データが前記表示データ出力端子から出力されるように前記（ｍ×８）本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち上位から（ｋ×３）ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項１３に記載の画像表示装置。
【請求項１７】
前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、
前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、
前記マイクロコンピュータは、連続する２回の出力のうちの１回目の出力時に、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から８ビットの表示データの下位の２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、２回目の出力時において、１回目の出力時に前記表示データ出力端子から出力された表示データのうち最下位の１ドット分の表示データを除いた前記表示データ列のうち下位から２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列のうち下位から２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項１４に記載の画像表示装置。
【請求項１８】
前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、
前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、
前記マイクロコンピュータは、連続する２回の出力のうちの１回目の出力時に、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から８ビットの表示データの上位の２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、２回目の出力時において、１回目の出力時に前記表示データ出力端子から出力された表示データのうち最上位の１ドット分の表示データを除いた前記表示データ列のうち上位から２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列のうち上位から２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項１４に記載の画像表示装置。
【請求項１９】
前記マイクロコンピュータは、前記（ｋ×３）本の表示データ出力端子を含む（ｋ×３）以上かつ８の整数倍で最小本数（ｍ×８）本の出力端子を備え、
前記（ｍ×８）本の出力端子のうち前記（ｋ×３）本の表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、
前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から（ｍ×８）と（ｋ×３）の最小公倍数の整数倍ビットの表示データを読み出し、読み出された表示データを（ｋ×３）ビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されている、請求項１３、１５および１６のいずれか１項に記載の画像表示装置。
【請求項２０】
前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、前記表示データ出力端子から前記表示データを（２×３）ビットを２回に分けて繰り返し出力するよう構成され、
前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、
前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から３の整数倍バイトの表示データを読み出し、読み出された表示データを（２×３）ビット単位で前記表示データ出力端子から順次出力させるよう構成されている、請求項１４、１７および１８のいずれか１項に記載の画像表示装置。
【請求項２１】
前記階調変換テーブルは、前記表示データの最小コードに対応した階調コードの階調出力値が最小値に設定され、前記表示データの最大コードに対応した階調コードの階調出力値が最大値に設定され、最小コード、最大コードを除く中間のコードに対応した階調コードの階調出力値が前記画像表示パネルでの階調が視覚的に均等になるよう階調出力値が設定されている、請求項１２〜２０のいずれか１項に記載の画像表示装置。
【請求項２２】
前記画像表示パネルは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットが順番にマトリクス状に配置されたカラー画像表示パネルとして構成され、
前記複数のデータ入力端子は、複数ビットからなる命令コードと、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の各５ビット以上のカラー表示データとが入力される１５本以上のデータ入力端子として構成され、
前記表示メモリは、前記カラー画像表示パネルの各表示ドットに対応し、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色各５ビット以上の階調コードで構成されたカラー表示データを記憶するよう構成され、
前記表示データ出力端子は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の各５本以上で構成された前記データ入力端子のうち、１色のデータ入力端子は２本に１本対１本で接続され、他の２色はそれぞれのデータ入力端子３本ずつ前記１色のデータ入力端子とビット割り付けが排他になるように１本対１本で接続された、８本のカラー表示データ出力端子として構成され、
前記表示データ記憶部は、前記カラー画像表示パネルの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットに対応し、さらに前記カラー表示データ出力端子と対応するように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のうち１色に２ビット、他の２色に３ビット割り付け、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色からなる表示ドットの階調コードを１バイト構成とし、前記カラー画像表示パネルに表示するカラーイメージデータを作成して記憶する表示イメージデータエリアを有するカラー表示データ記憶部として構成され、
前記コントローラは、前記表示データ出力端子からのカラー表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色分の表示データをそれぞれ前記所定の５以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、
前記階調変換テーブルは、排他的にビット割付された階調コードに対して２ビットで構成された１色用の階調定義エリアと、３ビットで構成された２色用の階調定義エリアとが分割して設定されている、請求項１に記載の画像表示装置。
【請求項２３】
前記画像表示ドライバは、１６本の前記データ入力端子を有し、
前記階調コードは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれ５ビットずつのコードとして構成され、
前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに８本の前記カラー表示データ出力端子を有し、その内２本に割り付けられた１色分の出力端子を、前記画像表示ドライバの該当する色の５本のデータ入力端子の下位２ビットに対応する端子に接続し、他の２色に割り付けられたそれぞれ３本の出力端子を、前記画像表示ドライバの該当する色の５本のデータ入力端子の上位３ビットに対応する端子に接続し、当該８本の前記カラー表示データ出力端子から前記表示データを１バイトずつ出力するよう構成され、
前記コントローラは、前記８本のカラー表示データ出力端子から送られる２ビット及び３ビットの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色それぞれ５ビットで構成される階調コードを作成するよう構成されている、請求項２２に記載の画像表示装置。
【請求項２４】
前記画像表示ドライバは、１６本の前記データ入力端子を有し、
前記階調コードは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれ５ビットずつのコードとして構成され、
前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに８本の前記カラー表示データ出力端子を有し、その内２本に割り付けられた１色分の出力端子を、前記画像表示ドライバの該当する色の５本のデータ入力端子の上位２ビットに対応する端子に接続し、他の２色に割り付けられたそれぞれ３本の出力端子を、前記画像表示ドライバの該当する色の５本のデータ入力端子の下位３ビットに対応する端子に接続し、当該８本の前記カラー表示データ出力端子から前記表示データを１バイトずつ出力するよう構成され、
前記コントローラは、前記８本のカラー表示データ出力端子から送られる２ビット及び３ビットの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色それぞれ５ビットで構成される階調コードを作成するよう構成されている、請求項２２に記載の画像表示装置。
【請求項２５】
前記画像表示ドライバは、１８本以上の前記データ入力端子を有し、
前記階調コードは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれ６ビット以上ずつのコードとして構成され、
前記マイクロコンピュータは、複数本の前記命令コード出力端子を有するとともに８本の前記カラー表示データ出力端子を有し、その内２本に割り付けられた１色分の出力端子を、前記画像表示ドライバの該当する色のデータ入力端子の２ビットに対応する端子に接続し、他の２色に割り付けられたそれぞれ３本の出力端子を、前記画像表示ドライバの該当する色のデータ入力端子の３ビットに対応する端子に接続し、前記２ビット割り付けられた１色と、３ビット割り付けられた２色は６ビット以上に対応したデータ入力端子にビット的に重ならないように割り付けて接続し、それぞれの前記カラー表示データ出力端子が接続されていないデータ入力端子には前記２ビット割り付けられた１色と、３ビット割り付けられた２色とで排他的に設定された固定値を入力するように構成され、
前記コントローラは、前記８本のカラー表示データ出力端子から送られる２ビット及び３ビットの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色それぞれ６ビット以上で構成される階調コードを作成するよう構成されている、請求項２２に記載の画像表示装置。
【請求項２６】
前記画像表示パネルは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットが順番にマトリクス状に配置されたカラー画像表示パネルとして構成され、
前記複数のデータ入力端子は、複数ビットからなる命令コードと、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の各３ビット以上のカラー表示データを入力する９本以上のデータ入力端子として構成され、
前記表示メモリは、前記カラー画像表示パネルの各表示ドットに対応し、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色各３ビット以上の階調コードで構成されたカラー表示データを記憶するよう構成され、
前記階調変換テーブル記憶部は、前記階調コードを前記カラー画像表示パネルの階調表示に対応した階調出力値に変換するための赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色に対応した複数の階調変換テーブルを記憶するよう構成され、
前記コントローラは、前記複数のデータ入力端子から入力される命令コードに従って前記複数の階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、読み出したデータの色に対応した前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記カラー画像表示パネルを駆動するよう構成され、
前記表示データ出力端子は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の各３本以上で構成された前記データ入力端子のうち、１色のデータ入力端子は２本に１本対１本で接続され、他の２色はそれぞれのデータ入力端子３本ずつ１本対１本で接続された、８本のカラー表示データ出力端子として構成され、
前記表示データ記憶部は、前記カラー画像表示パネルの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットに対応し、さらに前記カラー表示データ出力端子と対応するように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のうち１色に２ビット、他の２色に３ビット割り付け、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色からなる表示ドットの階調コードを１バイト構成とし、前記カラー画像表示パネルに表示するカラーイメージデータを作成して記憶する表示イメージデータエリアを有するカラー表示データ記憶部として構成され、
前記コントローラは、前記表示データ出力端子からのカラー表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色分の表示データをそれぞれ前記所定の３ビット以上の階調コードとして前記表示メモリに記憶するように構成されている、請求項１に記載の画像表示装置。
【請求項２７】
表示画面により赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色に重み付けを行い、最も重み付けの少ない色を２ビットデータに割り付け、他の２色を３ビットデータに割り付けた、請求項２２〜２６のいずれか１項に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像表示装置に関し、特に、機器のリモコンや操作部に用いられる画像表示装置に関する。
【背景技術】
【０００２】
近年、携帯電話、カーナビ等のカラー高精細画像表示パネルを有する機器の普及は目覚しく、これらのカラー高精細画像表示パネルを駆動する画像表示ドライバもカラーまたは多数の階調を表示可能なものが安価に供給されるようになっている。このような画像表示ドライバは、例えば画像表示パネルの表示ドットごとに５ビット３２階調の表示データが送られ、１表示ドットあたり５ビットの表示データに基づいた階調表示を行うように構成されている。このような画像表示ドライバは、上記機器の普及に応じて汎用品が低価格で入手可能となっている。【０００３】
ところで、機器のリモコン(remote control)や操作部においてモード切替処理、ブザー発生処理、音声処理、通信処理等を行うための構成として、比較的安価なマイクロコンピュータ(microcomputer)（例えば８ビットのマイクロコンピュータ）が用いられている。そして、このような処理の結果等を表示するための画像表示装置は、一般的に２階調（白黒）または２ビット４階調程度の低い階調の画像表示パネル（例えば２５６ドット×１２８ドットクラス）が使用され、上記処理を行うマイクロコンピュータで制御される。ところが、このような低い階調の画像表示パネルを駆動する汎用の画像表示ドライバは５ビット用の汎用の画像表示ドライバが低価格化するとともに陳腐化してしまい、入手できなくなっている。すなわち、リモコンや操作部を駆動するマイクロコンピュータから出力される画像表示パネルの表示ドットごとに１ビットの表示データをそのまま低い階調に対応した階調出力値に変換して画像表示パネルを駆動する汎用の画像表示ドライバは入手できなくなっている。もちろん、低い階調の画像表示パネルを駆動するための画像表示ドライバを新たに設計したり、マイクロコンピュータを高機能化したりする（例えば表示データを予め５ビットのデータを処理可能なマイクロコンピュータに載せ替える）ことは可能であるが、製造コストや製品コストが高くなってしまう。【０００４】
そこで、上記のような多数の階調表示に対応した画像表示ドライバを用い、１ビット２階調の表示データを複数ビット多数階調（例えば５ビット３２階調）の表示データに変換する（ビット拡張を行う）ことが考えられる。ソフトウェア的にビット拡張を行うことも考えられるが、２５６ドット×１２８ドットの画像表示パネルを駆動するためには、２５６×１２８＝３２７６８のデータを１００ｍｓ程度ごとに送信する必要があることから、リモコン等に一般的に用いられるマイクロプロセッサでは、処理時間がかかりすぎるため現実的ではない。このため、例えば特許文献１に記載されたようなハードウェア的にビット拡張を行う方法が知られている。【０００５】
図４２は従来の画像表示装置の構成を示す概略回路図であり、図４３は従来の画像表示装置の要部構成を示す概略回路図である。図４２および図４３に示されるように、特許文献１に記載された構成においては、画像表示パネル１に表示される画像はカラーおよび多数階調表示に対応するものであるが、ＲＯＭ２に記憶される表示データに階調データやカラーデータを持たせないことによりＲＯＭ２の容量を小さくしている。このため、ＲＯＭ２には２ビットの白黒画像データを記憶しておき、画像表示ドライバを駆動する際に、ＣＰＵからの信号によりＲＯＭに記憶されている白黒画像データ（１ビット）をＲＯＭコントローラ４内のデータ色拡張部５で１ビットから４ビットに拡張し、次段のデータジェネレータ６に送るように構成されている。【０００６】
図４３に示されるように、データ色拡張部５は、４つのＡＮＤゲートにより構成され、ＣＰＵ３からの制御信号がＣＰＵインターフェイス７を介してデータ色拡張部５の４つのＡＮＤゲートに入力されるとともに、ＲＯＭ２に記憶されている白黒画像データがデータ色拡張部５の４つのＡＮＤゲートに入力されることにより、各ＡＮＤゲートの出力を組み合せたものが４ビットのデータとして出力される。拡張されたデータは最終的に画像表示ドライバのコントローラに内蔵されたカラーパレットによって、拡張された４ビットコードに対応した１６色の内の１色に変換され、当該変換された色情報に基づいて画像表示パネルにカラー画像または多数階調の画像が表示される。【０００７】
しかしながら、上記のような構成では、マイクロコンピュータ（ＣＰＵ）と画像表示ドライバの間にビット拡張するための専用回路が必要になる。特に、処理速度を高めるために、画像表示ドライバに複数の表示ドット（例えば３ドット分）を同時に入力する構成では、このような専用回路が３つ必要になり、装置が複雑化する。【０００８】
また、機器の機能の多様化、ネットワーク化に伴い、表示能力の向上も求められており、表示画像のカラー化が求められることも多くなってきている。【０００９】
そして、このような処理の結果等を表示するためのカラー画像表示装置においても、一般的にはカラー画像表示パネル（例えば２５６ドット×１２８ドットクラス）が使用され、上記処理を行うマイクロコンピュータで制御される。【００１０】
ところが、このようなカラー画像表示パネルを安価な５ビット３２階調の画像表示ドライバで駆動すると赤（Ｒ）、緑（Ｇ）、青（Ｂ）の１ドット当り各５ビットとなる。このため、処理効率を上げるためには、赤（Ｒ）、緑（Ｇ）、青（Ｂ）１ドット当り３バイトを割り当てることになり、２５６ドット×１２８ドットのカラー画像表示パネルの場合、９６ＫバイトのＲＡＭが画面イメージ作成用として必要になる。【００１１】
上記の構成では３２，７６８色の表現ができるが、大容量のＲＡＭが必要となり、機器のリモコンや、操作部のカラー液晶表示装置としては、高機能マイクロコンピュータが必要になったり、複数のマイクロコンピュータで構成することが必要となり、製造コストや製品コストが高くなってしまう。【００１２】
そこで、画面イメージ作成用のＲＡＭ容量を削減する方法として赤（Ｒ）、緑（Ｇ）、青（Ｂ）をそれぞれ２ビットで構成し、画面イメージ作成用のＲＡＭ容量を削減する方法が提案されている（例えば特許文献２）。【００１３】
図４４は従来のカラー画像表示装置の構成を示す模式図である。特許文献２には、図４４に示すように、画像ＲＯＭ１のデータをもとにビデオデータ処理部２で赤（Ｒ）、緑（Ｇ）、青（Ｂ）をそれぞれ２ビットで構成し、パレットＲＡＭ４に１バイトデータで格納し、そのデータをもとにカラー表示を液晶モニター３に表示する技術が記載されている。【００１４】
しかしながら、上記のような構成では、１バイトの内２ビット分の情報が無駄になるうえ、特許文献２の実施例では１色に２ビット割り付けているものの”００”が消灯、”０１”、”１０”が半点灯、”１１”が全点灯の３階調（２７色相当）となっている。【００１５】
また、特許文献２の実施例では上位ビットと下位ビットに対応して点灯、消灯を行うことで、”０１”、”１０”が半点灯を実現するとなっているので、仮に上位ビットと下位ビットでデューティーを変えると、実質的に２ビット４階調をフルに使った６４色相当とすることもできる。しかしながら、階調補正は３色同時に行うことしかできないので、表示できる色が少ない上にカラー液晶デバイス等の特性による色の偏りを十分補正することができないという課題があった。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２０００−１３７４６６号公報
【特許文献２】特開平１０−１９８３１８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明は、以上のような課題を解決すべくなされたものであり、複数ビットに対応する階調数を有する表示データに基づいて駆動する汎用の画像表示ドライバを用いて、表示データに応じた階調表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
前記課題を解決するために、本発明の画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の２以上のビット数を有する諧調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた諧調で表示を行うよう前記画像表示パネルを駆動するコントローラと、を備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記複数のデータ入力端子のうちの少なくとも１本に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも１本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応する表示データを作成して記憶する表示イメージデータエリアを有する表示データ記憶部と、を備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の２以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、記憶された階調コードが階調出力値に対応するように設定するよう構成されている。【００１９】
上記構成によれば、画像表示ドライバの複数のデータ入力端子に、マイクロコンピュータの表示データ出力端子から画像表示ドライバの表示データが送られるとともにマイクロコンピュータの表示データ出力端子と共通接続されていない複数の命令コード出力端子から予め定められた固定値が送られることにより、これを受け取った画像表示ドライバは、階調コードに表示データ出力端子から出力された表示データを割り当て、その他のビットに固定値を割り当てることにより、画像表示ドライバが処理可能な所定のビット数を有する階調表示データとしての階調コードを容易かつ短時間で作成することができる。従って、複数ビットに対応する階調数を有する階調表示データに基づいて駆動する汎用の画像表示ドライバを用いて、表示データに応じた階調表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。
【発明の効果】
【００２０】
本発明の画像表示装置は、以上に説明したように構成され、複数ビットに対応する階調数を有する階調表示データに基づいて駆動する汎用の画像表示ドライバを用いて、表示データに応じた階調表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができるという効果を奏する。
【図面の簡単な説明】
【００２１】
【図１】図１は２値の階調出力値に基づく表示を行うための本発明の実施の形態１における画像表示装置の構成を示す概略回路図である。
【図２Ａ】図２Ａは図１に示される画像表示装置のマイクロコンピュータの２値表示データ記憶部に記憶される表示データ列の例を示す図である。
【図２Ｂ】図２Ｂは図１に示される画像表示装置の液晶表示ドライバの表示メモリに記憶される表示データ列の例を示す図である。
【図３】図３は図１に示される画像表示装置における液晶表示ドライバのデータ入力端子の割り付け例を示す図である。
【図４】図４は図１に示される画像表示装置における液晶表示ドライバの階調変換テーブルの一設定例を示す図である。
【図５】図５は図１に示される画像表示装置における表示データ出力処理を示すフローチャートである。
【図６】図６は２値の階調出力値に基づく表示を行うための本発明の実施の形態２における画像表示装置の構成を示す概略回路図である。
【図７】図７は図５に示される画像表示装置における液晶表示ドライバのデータ端子の割り付け例を示す図である。
【図８】図８は図５に示される画像表示装置における液晶表示ドライバの階調変換テーブルの一設定例を示す図である。
【図９】図９は図５に示される画像表示装置における表示データ出力処理を示すフローチャートである。
【図１０】図１０は３以上の多階調出力値に基づく表示を行うための本発明の実施の形態１における画像表示装置の構成を示す概略回路図である。
【図１１Ａ】図１１Ａは図１０に示される画像表示装置のマイクロコンピュータの階調表示データ記憶部に記憶される表示データ列の例を示す図である。
【図１１Ｂ】図１１Ｂは図１０に示される画像表示装置の液晶表示ドライバの表示メモリに記憶される表示データ列（５ビット／表示ドット）の例を示す図である。
【図１１Ｃ】図１１Ｃは図１１Ｂの表示データ列に対応する階調出力値の例を示す図である。
【図１２】図１２は図１０に示される画像表示装置における液晶表示ドライバのデータ入力端子の割り付け例を示す図である。
【図１３】図１３は図１０に示される画像表示装置における液晶表示ドライバの階調変換テーブルの一設定例を示す図である。
【図１４】図１４は図１０に示される画像表示装置における表示データ出力処理を示すフローチャートである。
【図１５】図１５は３以上の多階調出力値に基づく表示を行うための本発明の実施の形態２における画像表示装置の構成を示す概略回路図である。
【図１６Ａ】図１６Ａは図１５に示される画像表示装置のマイクロコンピュータの階調表示データ記憶部に記憶される表示データ列の例を示す図である。
【図１６Ｂ】図１６Ｂは図１５に示される画像表示装置の液晶表示ドライバの表示メモリに記憶される表示データ列の例を示す図である。
【図１６Ｃ】図１６Ｃは図１５に示される液晶表示パネルの各ドットを駆動する階調出力値の例を示す図である。
【図１７】図１７は図１５に示される画像表示装置における液晶表示ドライバのデータ端子の割り付け例を示す図である。
【図１８】図１８は図１５に示される画像表示装置における液晶表示ドライバの階調変換テーブルの一設定例を示す図である。
【図１９】図１９は図１５に示される画像表示装置における表示データ出力処理を示すフローチャートである。
【図２０】図２０はカラー表示を行うための本発明の実施の形態１における画像表示装置を示す概略回路図である。
【図２１Ａ】図２１Ａは図２０に示される画像表示装置のマイクロコンピュータのカラー表示データ記憶部に記憶される表示データ列を示す図である。
【図２１Ｂ】図２１Ｂは図２０に示される画像表示装置の液晶表示ドライバの表示メモリに記憶される表示データ列を示す図である。
【図２１Ｃ】図２１Ｃは図２０に示されるカラー液晶表示パネルを駆動する階調出力値の例を示す図である。
【図２２】図２２は図２０に示される画像表示装置における液晶表示ドライバのデータ入力端子の割り付け例を示す図である。
【図２３】図２３は図２０に示される画像表示装置における液晶表示ドライバの階調変換テーブルの一設定例を示す図である。
【図２４】図２４は図２０に示される画像表示装置における液晶表示ドライバの階調変換テーブルの他の一設定例を示す図である。
【図２５】図２５は図２０に示される画像表示装置における表示データ出力処理を示すフローチャートである。
【図２６】図２６はカラー表示を行うための本発明の実施の形態２における画像表示装置を示す概略回路図である。
【図２７Ａ】図２７Ａは図２６に示される画像表示装置のマイクロコンピュータのカラー表示データ記憶部に記憶される表示データ列の例を示す図である。
【図２７Ｂ】図２７Ｂは図２６に示される画像表示装置の液晶表示ドライバの表示メモリに記憶される表示データ列の例を示す図である。
【図２７Ｃ】図２７Ｃは図２６に示されるカラー液晶表示パネルを駆動する階調出力値の例を示す図である。
【図２８】図２８は図２６に示される画像表示装置における液晶表示ドライバのデータ入力端子の割り付け例を示す図である。
【図２９】図２９は図２６に示される画像表示装置における液晶表示ドライバの階調変換テーブル記憶部に記憶される階調変換テーブルの一設定例を示す図である。
【図３０】図３０は図２６に示される画像表示装置における液晶表示ドライバの階調変換テーブル記憶部に記憶される階調変換テーブルの他の一設定例を示す図である。
【図３１】図３１は図２６に示される画像表示装置における表示データ出力処理を示すフローチャートである。
【図３２】図３２はカラー表示を行うための本発明の実施の形態３における画像表示装置を示す概略回路図である。
【図３３Ａ】図３３Ａは図３２に示される画像表示装置のマイクロコンピュータのカラー表示データ記憶部に記憶される表示データ列を示す図である。
【図３３Ｂ】図３３Ｂは図３２に示される画像表示装置の液晶表示ドライバの表示メモリに記憶される表示データ列を示す図である。
【図３３Ｃ】図３３Ｃは図３２に示されるカラー液晶表示パネルを駆動する階調出力値の例を示す図である。
【図３４】図３４は図３２に示される画像表示装置における液晶表示ドライバのデータ入力端子の割り付け例を示す図である。
【図３５】図３５は図３２に示される画像表示装置における液晶表示ドライバの階調変換テーブル記憶部に記憶される階調変換テーブルの一設定例を示す図である。
【図３６】図３６は図３２に示される画像表示装置における表示データ出力処理を示すフローチャートである。
【図３７】図３７はカラー表示を行うための本発明の実施の形態４における画像表示装置を示す概略回路図である。
【図３８Ａ】図３８Ａは図３７に示される画像表示装置のマイクロコンピュータのカラー表示データ記憶部に記憶される表示データ列の例を示す図である。
【図３８Ｂ】図３８Ｂは図３７に示される画像表示装置の液晶表示ドライバの表示メモリにそれぞれ記憶される表示データ列の例を示す図である。
【図３８Ｃ】図３８Ｃは図３７に示されるカラー液晶表示パネルを駆動する階調出力値の例を示す図である。
【図３９】図３９は図３７に示される画像表示装置における液晶表示ドライバのデータ入力端子の割り付け例を示す図である。
【図４０Ａ】図４０Ａは図３７に示される画像表示装置における液晶表示ドライバの複数の階調変換テーブル記憶部に記憶される階調変換テーブルの一設定例を示す図である。
【図４０Ｂ】図４０Ｂは図３７に示される画像表示装置における液晶表示ドライバの複数の階調変換テーブル記憶部に記憶される階調変換テーブルの一設定例を示す図である。
【図４１】図４１は図３７に示される画像表示装置における表示データ出力処理を示すフローチャートである。
【図４２】図４２は従来の画像表示装置の構成を示す概略回路図である。
【図４３】図４３は従来の画像表示装置の要部構成を示す概略回路図である。
【図４４】図４４は従来のカラー画像表示装置の構成を示す模式図である。
【発明を実施するための形態】
【００２２】
本発明に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の２以上のビット数を有する諧調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた諧調で表示を行うよう前記画像表示パネルを駆動するコントローラと、を備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記複数のデータ入力端子のうちの少なくとも１本に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも１本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応する表示データを作成して記憶する表示イメージデータエリアを有する表示データ記憶部と、を備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の２以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、記憶された階調コードが階調出力値に対応するように設定するよう構成されている。
【００２３】
上記構成によれば、画像表示ドライバの複数のデータ入力端子に、マイクロコンピュータの表示データ出力端子から画像表示ドライバの表示データが送られるとともにマイクロコンピュータの表示データ出力端子と共通接続されていない複数の命令コード出力端子から予め定められた固定値が送られることにより、これを受け取った画像表示ドライバは、階調コードに表示データ出力端子から出力された表示データを割り当て、その他のビットに固定値を割り当てることにより、画像表示ドライバが処理可能な所定のビット数を有する階調表示データとしての階調コードを容易かつ短時間で作成することができる。従って、複数ビットに対応する階調数を有する階調表示データに基づいて駆動する汎用の画像表示ドライバを用いて、表示データに応じた階調表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。
【００２４】
本発明のある形態に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の２以上のビット数を有する多諧調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた諧調で表示を行うよう前記画像表示パネルを駆動するコントローラとを備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記複数のデータ入力端子のうちの少なくとも１本に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも１本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応し、第１の階調出力値および前記第１の階調出力値とは異なる第２の階調出力値の何れかを示す２値の表示データを作成して記憶する表示イメージデータエリアを有する２値表示データ記憶部とを備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の２以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、記憶された階調コードのうち前記第１の階調出力値を示す表示データを含む階調コードが第１の階調出力値に対応し、記憶された階調コードのうち前記第２の階調出力値を示す表示データを含む階調コードが第２の階調出力値に対応するように設定するよう構成されている。
【００２５】
上記構成によれば、画像表示ドライバの複数のデータ入力端子に、マイクロコンピュータの表示データ出力端子から画像表示ドライバの１ビットの表示データが送られるとともにマイクロコンピュータの表示データ出力端子と共通接続されていない複数の命令コード出力端子から予め定められた固定値が送られることにより、これを受け取った画像表示ドライバは、階調コードのうちの少なくとも１ビットに表示データ出力端子から出力された表示データを割り当て、その他のビットに固定値を割り当てることにより、画像表示ドライバが処理可能な所定の２以上のビット数を有する多階調表示データとしての階調コードを容易かつ短時間で作成することができる。従って、複数ビットに対応する階調数を有する多階調表示データに基づいて駆動する汎用の画像表示ドライバを用いて、２値の表示データに応じた２階調の表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。
【００２６】
さらに、第１の態様による画像表示装置において、前記画像表示ドライバは、１６本の前記データ入力端子を有し、前記階調コードは、５ビットのコードとして構成され、前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに３本の前記表示データ出力端子を有し、当該３本の前記表示データ出力端子から前記表示データを３ビットずつ出力するよう構成され、前記コントローラは、前記３本の表示データ出力端子から送られる３ビットの表示データから、１ビットの表示データと４ビットの前記固定値とで構成される諧調コードを表示ドット３つ分作成するよう構成されてもよい。これにより、１６ビットの出力端子を有するマイクロコンピュータから表示ドット３つ分に対応する３ビットの表示データを同時に出力し、各表示ドットに対応する３つの階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。
【００２７】
また、第２の態様による画像表示装置において、前記画像表示ドライバは、８本の前記データ入力端子を有し、前記階調コードは、５ビットのコードとして構成され、マイクロコンピュータは、８本の前記命令コード出力端子を有するとともに２本の前記表示データ出力端子を有し、当該２本の前記表示データ出力端子から前記表示データを２ビットずつ出力し、前記コントローラは、前記２本の表示データ出力端子から２ビットの表示データが連続して２回分送られることによる４ビットの表示データから、１ビットの表示データと４ビットの前記固定値とで構成される階調コードを表示ドット２つ分作成し、異なる回に異なる表示データ出力端子から送られた２ビットの表示データと３ビットの前記固定値とで構成される階調コードを表示ドット１つ分作成するよう構成されてもよい。これにより、マイクロコンピュータの出力端子の数に余裕が無い場合においても、表示ドット３つ分に対応する３ビットの表示データに基づいて各表示ドットに対応する３つの階調コードを２回のデータ送信で作成することができるため、単純な処理でしかもデータ送信時間をより短縮しつつ様々な機器の表示装置に適用することができる。
【００２８】
前記第１の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から８ビットの表示データをそのうちの下位の３ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、前記表示データ列のうち下位から３ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。また、前記第１の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から８ビットの表示データをそのうちの上位の３ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち上位から３ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。これにより、第１の態様において、実際に画像表示ドライバに送られる表示データのビット数に拘わらず、マイクロコンピュータにより２値表示データ記憶部に記憶された表示データ列から表示データが８ビット（１バイト）ずつ読み込まれ、８ビット分の表示データが８本の出力端子に割り当てられる。このとき、実際に画像表示ドライバに送られる表示データ以外の表示データが出力される出力端子は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを画像表示ドライバへ容易かつ迅速に送ることができる。
【００２９】
前記第２の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、連続する２回の出力のうちの１回目の出力時に、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から８ビットの表示データをそのうちの下位の２ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、２回目の出力時において、１回目の出力時に前記表示データ出力端子から出力された表示データのうち最下位の表示データを除いた前記表示データ列を、当該表示データ列のうち下位から２ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、前記表示データ列のうち下位から２ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。また、前記第２の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、連続する２回の出力のうちの１回目の出力時に、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から８ビットの表示データをそのうちの上位の２ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、２回目の出力時において、１回目の出力時に前記表示データ出力端子から出力された表示データのうち最上位の表示データを除いた前記表示データ列を、当該表示データ列のうち上位から２ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち上位から２ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。これにより、第２の態様による画像表示装置においても、実際に画像表示ドライバに送られる表示データのビット数に拘わらず、マイクロコンピュータにより２値表示データ記憶部に記憶された表示データ列から表示データが８ビット（１バイト）ずつ読み込まれ、８ビット分の表示データが８本の出力端子に割り当てられる。このとき、実際に画像表示ドライバに送られる表示データ以外の表示データが出力される出力端子は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを画像表示ドライバへ容易かつ迅速に送ることができる。
【００３０】
前記階調変換テーブルは、前記第１の階調出力値が最小値に設定され、前記第２の階調出力値が最大値に設定されていてもよい。これにより、画像表示パネルに表示される画像のコントラストを最大にし、見易い表示とすることができる。
【００３１】
前記第１の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から（３×ｎ）バイトの表示データを読み出し、読み出された表示データを３ビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されてもよい。これにより、読み出される表示データのビット数が、マイクロコンピュータから画像表示ドライバへ送られる表示データのビット数（３ビット）と出力端子から出力される表示データのビット数（８ビット）との最小公倍数の整数倍となるため、表示データの送信処理を繰り返し態様とすることができ、処理の演算量を少なくして処理時間を短縮することができる。
【００３２】
また、前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、前記表示データ出力端子から前記表示データをｍビットずつ出力するよう構成され、前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から、前記表示データ出力端子から出力されるビット数ｍと前記出力端子から出力されるビット数８との最小公倍数の整数倍のビット数分の表示データを読み出し、読み出された表示データをｍビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されていてもよい。これにより、読み出される表示データのビット数が、マイクロコンピュータから画像表示ドライバへ送られる表示データのビット数（ｍビット）と出力端子から出力される表示データのビット数（８ビット）との最小公倍数の整数倍となるため、表示データの送信処理を繰り返し態様とすることができ、処理の演算量を少なくして処理時間を短縮することができる。
【００３３】
本発明の他の形態に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の３以上のビット数を有する多諧調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた諧調で表示を行うよう前記画像表示パネルを駆動するコントローラとを備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記複数のデータ入力端子のうちの少なくとも２本に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも２本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応し、前記表示メモリの階調コードのビット数より小さく、少なくとも２ビット以上で構成された階調表示データを作成して記憶する表示イメージデータエリアを有する階調表示データ記憶部とを備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の３以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、前記表示メモリに記憶され得る全ての階調コードに対応するよう階調出力値が設定されるように構成されている。
【００３４】
上記構成によれば、画像表示ドライバの複数のデータ入力端子に、マイクロコンピュータの表示データ出力端子から画像表示ドライバの表示メモリの階調コードのビット数より小さく、少なくとも２ビット以上で構成された階調表示データが送られるとともにマイクロコンピュータの表示データ出力端子と共通接続されていない複数の命令コード出力端子から予め定められた固定値が送られることにより、これを受け取った画像表示ドライバは、階調コードに表示データ出力端子から出力された表示データを割り当て、その他のビットに固定値を割り当てることにより、画像表示ドライバが処理可能な所定のビット数を有する多階調表示データとしての階調コードを容易かつ短時間で作成することができる。従って、複数ビットに対応する階調数を有する多階調表示データに基づいて駆動する汎用の画像表示ドライバを用いて、低階調の表示データに応じた低階調グレースケール表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。
【００３５】
さらに、第１の態様による画像表示装置において、前記画像表示ドライバは、１６本の前記データ入力端子を有し、前記階調コードは、５ビットのコードとして構成され、前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに、（ｋ×３）本の前記表示データ出力端子を有し、当該（ｋ×３）本の前記表示データ出力端子から１ドットあたり５ビットより少ない任意の整数ｋビット構成の前記表示データを３ドット単位で出力するよう構成され、前記コントローラは、前記（ｋ×３）本の表示データ出力端子から送られる（ｋ×３）ビットの表示データから、ｋビットの１ドット分の表示データと（５−ｋ）ビットの前記固定値とで構成される諧調コードを表示ドット３つ分作成するよう構成されてもよい。これにより、１６ビットの出力端子を有するマイクロコンピュータから表示ドット３つ分に対応する５ビットより少ない任意の整数ｋビットの表示データ（ｋ×３）ビットを同時に出力し、各表示ドットに対応する３つの５ビット階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。
【００３６】
また、第２の態様による画像表示装置において、前記画像表示ドライバは、８本の前記データ入力端子を有し、前記階調コードは、５ビットのコードとして構成され、マイクロコンピュータは、８本の前記命令コード出力端子を有するとともに（２×２）本の前記表示データ出力端子を有し、当該（２×２）本の前記表示データ出力端子から１ドットあたり２ビット構成の前記表示データを２ドット単位で出力し、前記コントローラは、前記（２×２）本の表示データ出力端子から１回目に２ドット分、２回目には１回目に送られた下位の１ドットを除く次の２ドット分の表示データが連続して２回に分けて送られることによる３ドット分の表示データから、１回目または２回目に１度に送られる２ドットの表示データについては２ビットの階調コードと３ビットの前記固定値とで構成される階調コードを表示ドット２つ分作成し、１回目と２回目に分割して送られる１ドットの表示データについては表示データ出力端子から２回送られた４ビットの表示データと１ビットの前記固定値とで構成される階調コードを表示ドット１つ分作成するよう構成されてもよい。これにより、マイクロコンピュータの出力端子の数に余裕が無い場合においても、表示ドット３つ分に対応する（２×３）ビットの表示データに基づいて各表示ドットに対応する３つの５ビット階調コードを２回のデータ送信で作成することができるため、単純な処理でしかもデータ送信時間をより短縮しつつ様々な機器の表示装置に適用することができる。
【００３７】
前記第１の態様による画像表示装置において、前記マイクロコンピュータは、前記（ｋ×３）本の表示データ出力端子を含む（ｋ×３）以上かつ８の整数倍で最小本数（ｍ×８）本の出力端子を備え、前記（ｍ×８）本の出力端子のうち前記（ｋ×３）本の表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から（ｍ×８）ビットの表示データをそのうちの下位の（ｋ×３）ビットの表示データが前記表示データ出力端子から出力されるように前記（ｍ×８）本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち下位から（ｋ×３）ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。
【００３８】
また、前記第１の態様による画像表示装置において、前記マイクロコンピュータは、前記（ｋ×３）本の表示データ出力端子を含む（ｋ×３）以上かつ８の整数倍で最小本数（ｍ×８）本の出力端子を備え、前記（ｍ×８）本の出力端子のうち前記（ｋ×３）本の表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から（ｍ×８）ビットの表示データをそのうちの上位の（ｋ×３）ビットの表示データが前記表示データ出力端子から出力されるように前記（ｍ×８）本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち上位から（ｋ×３）ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。これにより、第１の態様において、実際に画像表示ドライバに送られる表示データのビット数に拘わらず、マイクロコンピュータにより階調表示データ記憶部に記憶された表示データ列から表示データが（ｍ×８）ビット（ｍバイト）ずつ読み込まれ、（ｍ×８）ビット分の表示データが（ｍ×８）本の出力端子に割り当てられる。このとき、実際に画像表示ドライバに送られる表示データ以外の表示データが出力される出力端子は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを画像表示ドライバへ容易かつ迅速に送ることができる。
【００３９】
前記第２の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、連続する２回の出力のうちの１回目の出力時に、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から８ビットの表示データの下位の２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、２回目の出力時において、１回目の出力時に前記表示データ出力端子から出力された表示データのうち最下位の１ドット分の表示データを除いた前記表示データ列のうち下位から２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列のうち下位から２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。
【００４０】
また、前記第２の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、連続する２回の出力のうちの１回目の出力時に、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から８ビットの表示データの上位の２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、２回目の出力時において、１回目の出力時に前記表示データ出力端子から出力された表示データのうち最上位の１ドット分の表示データを除いた前記表示データ列のうち上位から２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列のうち上位から２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。これにより、第２の態様による画像表示装置においても、実際に画像表示ドライバに送られる表示データのビット数に拘わらず、マイクロコンピュータにより階調表示データ記憶部に記憶された表示データ列から表示データが８ビット（１バイト）ずつ読み込まれ、８ビット分の表示データが８本の出力端子に割り当てられる。このとき、実際に画像表示ドライバに送られる表示データ以外の表示データが出力される出力端子は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを画像表示ドライバへ容易かつ迅速に送ることができる。
【００４１】
前記第１の態様による画像表示装置において、前記マイクロコンピュータは、前記（ｋ×３）本の表示データ出力端子を含む（ｋ×３）以上かつ８の整数倍で最小本数（ｍ×８）本の出力端子を備え、前記（ｍ×８）本の出力端子のうち前記（ｋ×３）本の表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から（ｍ×８）と（ｋ×３）の最小公倍数の整数倍ビットの表示データを読み出し、読み出された表示データを（ｋ×３）ビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されてもよい。これにより、読み出される表示データのビット数が、マイクロコンピュータから画像表示ドライバへ送られる表示データのビット数（（ｋ×３）ビット）と出力端子から出力される表示データのビット数（（ｍ×８）ビット）との最小公倍数の整数倍となるため、出力する表示データのビット位置が前回処理と一致し、送信処理を繰り返し態様とすることができ、処理の演算量を少なくして処理時間を短縮することができる。
【００４２】
また、前記マイクロコンピュータは、前記表示データ出力端子を含む８本の出力端子を備え、前記表示データ出力端子から前記表示データを（２×３）ビットを２回に分けて繰り返し出力するよう構成され、前記８本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から３の整数倍バイトの表示データを読み出し、読み出された表示データを（２×３）ビット単位で前記表示データ出力端子から順次出力させるよう構成されていてもよい。これにより、読み出される表示データのビット数が、マイクロコンピュータから画像表示ドライバへ送られる表示データのビット数（２×３ビット）と出力端子から出力される表示データのビット数（８ビット）との最小公倍数の整数倍ビットとなるため、出力する表示データのビット位置が前回処理と一致し、送信処理を繰り返し態様とすることができ、処理の演算量を少なくして処理時間を短縮することができる。
【００４３】
前記階調変換テーブルは、前記表示データの最小コードに対応した階調コードの階調出力値が最小値に設定され、前記表示データの最大コードに対応した階調コードの階調出力値が最大値に設定され、最小コード、最大コードを除く中間のコードに対応した階調コードの階調出力値が前記画像表示パネルでの階調が視覚的に均等になるよう階調出力値が設定されていてもよい。これにより、画像表示パネルに表示される画像のコントラストを最大にし、階調も視覚的に均等になるため見易い表示とすることができる。
【００４４】
本発明のさらに他の形態に係る画像表示装置は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットが順番にマトリクス状に配置されたカラー画像表示パネルと、前記カラー画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数ビットからなる命令コードと、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の各５ビット以上のカラー表示データを入力する１５本以上のデータ入力端子と、前記カラー画像表示パネルの各表示ドットに対応し、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色各５ビット以上の階調コードで構成されたカラー表示データを記憶する表示メモリと、前記階調コードを前記カラー画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記カラー画像表示パネルを駆動するコントローラとを備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の各５本以上で構成された前記データ入力端子のうち、１色のデータ入力端子は２本に１本対１本で接続され、他の２色はそれぞれのデータ入力端子３本ずつ前記１色データ入力端子とビット割り付けが排他になるように１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な８本のカラー表示データ出力端子と、前記カラー画像表示パネルの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットに対応し、さらに前記カラー表示データ出力端子と対応するように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のうち１色に２ビット、他の２色に３ビット割り付け、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色からなる表示ドットの階調コードを１バイト構成とし、前記カラー画像表示パネルに表示するカラーイメージデータを作成して記憶する表示イメージデータエリアを有するカラー表示データ記憶部とを備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記カラー表示データをバイト毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からのカラー表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色分の表示データをそれぞれ前記所定の５以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルは、排他的にビット割付された階調コードに対して２ビットで構成された１色用の階調定義エリアと、３ビットで構成された２色用の階調定義エリアとを分割して設定するように構成されている。
【００４５】
上記構成によれば、画像表示ドライバの複数のデータ入力端子に、マイクロコンピュータのカラー表示データ出力端子から画像表示ドライバの２ビット１色及び３ビット２色のカラー表示データが送られるとともにマイクロコンピュータのカラー表示データ出力端子と共通接続されていない複数の命令コード出力端子から予め定められた固定値が送られることにより、これを受け取った画像表示ドライバは、５ビット以上の階調コードのうちの１色は２ビット、他の２色は３ビットにカラー表示データ出力端子から出力された表示データを割り当て、その他のビットには命令コード出力端子から出力された固定値を割り当てることにより、画像表示ドライバが処理可能な５ビット以上のカラー表示データとしての階調コードを容易かつ短時間で作成することができる。このように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のデータを１バイトにフルに割り付けることにより、表示できる色数を増やすことができ、２ビットを割り付けた１色と、３ビットを割り付けた２色とを個別に階調設定することができる。しかも、この階調設定を、カラー液晶デバイス等の特性、視覚による色調特性、用途による使用色の重み付けに合わせることで１バイトのカラーデータを最大限に生かし、安価でシンプルな構成で、よりフルカラーに近いカラー表示が可能となる。従って、各色５ビット以上に対応する階調数を有するカラー表示データに基づいて駆動する汎用の画像表示ドライバを用いて、３色の各階調コードを１バイト構成にしたカラー表示データに応じたカラー表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。
【００４６】
さらに、１色を２ビット、他の２色を３ビット構成として、１バイトを無駄なく使用してカラー表示データを構成しているのでマイクロコンピュータのカラー表示データ記憶部の容量を最小限に抑え１９０色以上のカラー表示をすることができる。
【００４７】
また、２ビットの１色と３ビットの２色の階調コードへのビット割り付けが排他になるよう構成しているので画像表示ドライバの階調変換テーブル記憶部で階調数の異なる１色と他の２色を別々に階調出力値を設定できるので、階調数の少ない一色の階調出力値設定を独立して最適化することにより、全体のカラーバランスを効率よく最適化することができる。
【００４８】
さらに、第１の態様による画像表示装置において、前記画像表示ドライバは、１６本の前記データ入力端子を有し、前記階調コードは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれ５ビットずつのコードとして構成され、前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに８本の前記カラー表示データ出力端子を有し、その内２本に割り付けられた１色分の出力端子を、前記画像表示ドライバの該当する色の５本のデータ入力端子の下位２ビットに対応する端子に接続し、他の２色に割り付けられたそれぞれ３本の出力端子を、前記画像表示ドライバの該当する色の５本のデータ入力端子の上位３ビットに対応する端子に接続し、当該８本の前記カラー表示データ出力端子から前記表示データを１バイトずつ出力するよう構成され、前記コントローラは、前記８本のカラー表示データ出力端子から送られる２ビット及び３ビットの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色それぞれ５ビットで構成される階調コードを作成するよう構成してもよい。これにより、１６本の前記命令コード出力端子と８本の前記カラー表示データ出力端子を有するマイクロコンピュータから赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データを同時に出力し、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示に対応するそれぞれ５ビット階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。
【００４９】
また、第２の態様による画像表示装置において、前記画像表示ドライバは、１６本の前記データ入力端子を有し、  前記階調コードは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれ５ビットずつのコードとして構成され、前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに８本の前記カラー表示データ出力端子を有し、その内２本に割り付けられた１色分の出力端子を、前記画像表示ドライバの該当する色の５本のデータ入力端子の上位２ビットに対応する端子に接続し、他の２色に割り付けられたそれぞれ３本の出力端子を、前記画像表示ドライバの該当する色の５本のデータ入力端子の下位３ビットに対応する端子に接続し、当該８本の前記カラー表示データ出力端子から前記表示データを１バイトずつ出力するよう構成され、前記コントローラは、前記８本のカラー表示データ出力端子から送られる２ビット及び３ビットの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色それぞれ５ビットで構成される階調コードを作成するよう構成してもよい。これにより、第１の態様による画像表示装置と同様に１６本の前記命令コード出力端子と８本の前記カラー表示データ出力端子を有するマイクロコンピュータから赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データを同時に出力し、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示に対応するそれぞれ５ビット階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。
【００５０】
また、第３の態様による画像表示装置において、前記画像表示ドライバは、１８本以上の前記データ入力端子を有し、前記階調コードは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれ６ビット以上ずつのコードとして構成され、前記マイクロコンピュータは、複数本の前記命令コード出力端子を有するとともに８本の前記カラー表示データ出力端子を有し、その内２本に割り付けられた１色分の出力端子を、前記画像表示ドライバの該当する色のデータ入力端子の２ビットに対応する端子に接続し、他の２色に割り付けられたそれぞれ３本の出力端子を、前記画像表示ドライバの該当する色のデータ入力端子の３ビットに対応する端子に接続し、前記２ビット割り付けられた１色と、３ビット割り付けられた２色は６ビット以上に対応したデータ入力端子にビット的に重ならないように割り付けて接続し、それぞれの前記カラー表示データ出力端子が接続されていないデータ入力端子には前記２ビット割り付けられた１色と、３ビット割り付けられた２色とで排他的に設定された固定値を入力するように構成され、
前記コントローラは、前記８本のカラー表示データ出力端子から送られる２ビット及び３ビットの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色それぞれ６ビット以上で構成される階調コードを作成するよう構成してもよい。これにより、第１の態様による画像表示装置と同様に１６本の前記命令コード出力端子と８本の前記カラー表示データ出力端子を有するマイクロコンピュータから赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データを同時に出力し、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示に対応するそれぞれ６ビット以上の階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。
【００５１】
さらに、２ビット階調の１色と３ビット階調の他の２色が完全に排他的な６ビット以上の階調コードとして画像表示ドライバの表示メモリに記憶されるので、２ビット階調の１色の階調変換テーブルが４階調と３ビット階調の他の２色の階調変換テーブルが８階調定義できるので、１バイトカラーコードとして最大の２５６色のカラー表示をすることができる。
【００５２】
また、第４の態様による画像表示装置において、画像表示ドライバは、複数ビットからなる命令コードと、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の各３ビット以上のカラー表示データを入力する９本以上のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色各３ビット以上の階調コードで構成されたカラー表示データを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色に対応した複数の階調変換テーブルを記憶する複数の階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記複数の階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、読み出したデータの色に対応した前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記画像表示パネルを駆動するコントローラとを備え、マイクロコンピュータは、
前記画像表示ドライバの複数の前記データ入力端子に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、
前記命令コード出力端子とは別に設けられ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の各３本以上で構成された前記データ入力端子のうち、１色のデータ入力端子は２本に１本対１本で接続され、他の２色はそれぞれのデータ入力端子３本ずつ１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な８本のカラー表示データ出力端子と、
前記画像表示パネルの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットに対応し、さらに前記カラー表示データ出力端子と対応するように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のうち１色に２ビット、他の２色に３ビット割り付け、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色からなる表示ドットの階調コードを１バイト構成とし、前記画像表示パネルに表示するカラーイメージデータを作成して記憶する表示イメージデータエリアを有するカラー表示データ記憶部とを備え、
前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記カラー表示データをバイト毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成してもよい。これにより、第４の態様による画像表示装置と同様に１６本の前記命令コード出力端子と８本の前記カラー表示データ出力端子を有するマイクロコンピュータから赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データを同時に出力し、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示に対応するそれぞれ３ビット以上の階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。
【００５３】
さらに、画像表示ドライバは赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色に対応して個別に階調変換テーブルを備えているので、階調数の少ない一色の階調出力値設定を独立して最適化することにより、全体のカラーバランスを効率よく最適化することができる。
【００５４】
また２ビット階調の１色の階調変換テーブルが４階調と３ビット階調の他の２色の階調変換テーブルが８階調定義できるので、１バイトカラーコードとして最大の２５６色のカラー表示をすることができる。
【００５５】
前記第１〜第４の態様による画像表示装置において、表示画面により赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色に重み付けを行い、最も重み付けの少ない色を２ビットデータに割り付け、３ビットデータに他の２色を割り付けてもよい。例えば赤（Ｒ）を２ビットに割り付けた場合、３色の内で最も感じにくいといわれる人間の視覚特性に合わせることでより効果的なカラー表現をすることができる。また、青（Ｂ）を２ビットに割り付けた場合、暖色系の表示画面が多い用途に効果的に対応することができる。
【００５６】
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
【００５７】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００５８】
１．２値の階調出力値に基づく表示を行うための画像表示装置
まず、本発明に係る画像表示装置において２値の表示データに基づく表示（白黒などの２階調表示）を行う場合について、以下に複数の実施形態を例示して説明する。
【００５９】
（実施の形態１）
まず、２値の階調出力値に基づく表示を行うための本発明の実施の形態１に係る画像表示装置について説明する。図１は２値の階調出力値に基づく表示を行うための本発明の実施の形態１における画像表示装置を示す概略回路図である。
【００６０】
図１に示されるように、本実施の形態に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルである液晶表示パネル１１と、液晶表示パネル１１を、表示を行うよう駆動する画像表示ドライバである液晶表示（ＬＣＤ）ドライバ１０と、液晶表示ドライバ１０に表示データを送り、液晶表示ドライバ１０を制御するマイクロコンピュータ９とを備えている。
【００６１】
本実施形態において、液晶表示パネル１１は、例えば１２８×２４０ドットの表示領域を有している。
【００６２】
液晶表示ドライバ１０は、複数のデータ入力端子Ｄ０〜Ｄ１５を有するインターフェイス１５と、複数のデータ入力端子Ｄ０〜Ｄ１５から入力された液晶表示パネル１１の各表示ドットに対応する２以上のビット数（例えば５ビット）を有する多階調表示データとしての階調コードを記憶する表示メモリ１２と、階調コードを液晶表示パネル１１の階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部１３と、複数のデータ入力端子Ｄ０〜Ｄ１５から入力される命令コードに従って階調変換テーブルを設定し、表示メモリ１２に記憶された階調コードを読み出し、階調変換テーブルを用いて階調コードを階調出力値に変換し、この変換された階調出力値に応じた階調で表示を行うよう液晶表示パネル１１を駆動するコントローラ１６とを備えている。表示メモリ１２および階調変換テーブル記憶部１３は、液晶表示ドライバ１０内に設けられたＲＡＭ等の記憶部により構成されている。コントローラ１６は、他の各構成要素と通信バス１８を介して接続されており、インターフェイス１５から入力されたデータおよび命令コードを表示メモリ１２および諧調変換テーブル記憶部１３を含む記憶部に記憶し、種々の演算を行って駆動部１４を制御する。
【００６３】
本実施の形態において、表示メモリ１２には、液晶表示パネル１１の各表示ドットあたり５ビット（３２階調）の表示データを記憶するために、１２８×２４０×５ビットの記憶領域が設けられている。
【００６４】
階調変換テーブル記憶部１３には５ビット(３２階調)に対応した３２種類の階調コードと当該階調コードに対応して液晶表示パネル１１の各表示ドットに電圧印加する駆動レベルを示す階調出力値とが対応付けられた階調変換テーブルが設定され、記憶される。
【００６５】
コントローラ１６は、表示メモリ１２に記憶された各表示ドットに対応した階調コードを順次読み出し、階調変換テーブル記憶部１３に記憶された階調変換テーブルを用いて当該階調コードを階調出力値に変換する。駆動部１４は、変換された階調出力値に基づいて対応する表示ドットの駆動レベルを制御し、液晶表示パネル１１に画像を表示するようになっている。
【００６６】
インターフェイス１５に設けられたデータ入力端子Ｄ０〜Ｄ１５は、マイクロコンピュータ９から送られる表示データおよび命令コードを受け取る。さらに、インターフェイス１５には、表示データおよび命令コード等のデータの入出力を制御する制御端子Ａ０，Ｒ／Ｗ，ＣＬＫが設けられている。例えば、制御端子であるクロック端子ＣＬＫは、液晶表示ドライバ１０が表示データを取り込むタイミングを設定するものである。すなわち、液晶表示ドライバ１０は、クロック端子ＣＬＫの入力レベルが第１のレベルであるＬｏレベルから第２のレベルであるＨｉレベルに遷移した時点で表示データを取り込むように構成されている。
【００６７】
本実施の形態において、マイクロコンピュータ９は８ビットのマイクロコンピュータである。マイクロコンピュータ９は液晶表示ドライバ１０の複数のデータ入力端子Ｄ０〜Ｄ１５に１本対１本で接続される、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７と、命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７とは別に設けられ、複数のデータ入力端子Ｄ０〜Ｄ１５のうちの３本に１本対１本で接続される、出力状態またはハイインピーダンス状態に切り替え可能な３つの表示データ出力端子Ｐ０〜Ｐ２とを備えている。なお、表示データ出力端子の数は、液晶表示ドライバ１０の仕様に合わせて決定されるべきものであり、少なくとも１本あれば本発明に含まれる。
【００６８】
このように、液晶表示ドライバ１０は、１６本のデータ入力端子Ｄ０〜Ｄ１５を有し、これに対応して、マイクロコンピュータ９は、１６本の命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７を有するとともに３本の表示データ出力端子Ｐ０〜Ｐ２を有している。
【００６９】
また、マイクロコンピュータ９にもデータ入出力制御用に制御端子Ａ０，Ｒ/Ｗ，ＣＬＫが割り付けられ、液晶表示ドライバ１０とのデータの入出力を制御するようになっている。
【００７０】
さらに、マイクロコンピュータ９には、液晶表示パネル１１の表示ドットに対応し、第１の階調出力値および前記第１の階調出力値とは異なる第２の階調出力値の何れかを示す２値の表示データを作成して記憶する表示イメージデータエリア（１２８×２４０ビットすなわち１２８×３０バイト）を有する２値表示データ記憶部１７が設けられている。２値表示データ記憶部１７は例えばＲＡＭで構成されている。この２値表示データ記憶部１７内に設けられた表示イメージデータエリアに液晶表示パネル１１に表示するイメージデータを構成する表示データ列が作成されて記憶され、マイクロコンピュータ９は、この表示データ列を順次読み出して液晶表示ドライバ１０へ繰り返し送信することで液晶表示パネル１１に動的に所定のイメージを表示するよう構成されている。
【００７１】
マイクロコンピュータ９は、液晶表示ドライバ１０に命令コードを出力する場合、表示データ出力端子Ｐ０〜Ｐ２をハイインピーダンス状態にした上で、複数の命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７から命令コードを出力するよう構成される。ここで、表示データ出力端子Ｐ０〜Ｐ２をハイインピーダンス状態にするとは、表示データ出力端子Ｐ０〜Ｐ２を電気的に切り離した状態にすることを意味する。具体的には、例えば、表示データ出力端子Ｐ０〜Ｐ２に方向レジスタおよび出力端子が接続されているＣＭＯＳ回路において、１対の出力トランジスタが何れもオフとなる入力モードに設定することにより、対応する出力端子がフローティング状態となることにより実現される。
【００７２】
このように表示データ出力端子Ｐ０〜Ｐ２をハイインピーダンス状態にすることにより、命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７から命令コードを出力した際に、命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７のうち表示データ出力端子Ｐ０〜Ｐ２と共通接続されている命令コード出力端子（本実施の形態においてはＣ００，Ｃ０６，Ｃ１３）から誤って表示データ出力端子Ｐ０〜Ｐ２へ電流が流れるのを防止し、ポート破壊や誤動作が生じるのを防止するとともに、表示データ出力端子Ｐ０〜Ｐ２から命令コード出力端子へ電流が流れることにより命令コード出力端子から出力される命令コードに影響を与えないようにしている。
【００７３】
このようにして、マイクロコンピュータ９から液晶表示ドライバ１０に命令コードが送られることにより、階調変換テーブルが後述するように設定され、階調変換テーブル記憶部１３に記憶され、この階調変換テーブルに基づいてコントローラ１６により表示メモリ１２に記憶された階調出力値に応じた階調で表示を行うよう液晶表示パネル１１を駆動する制御が行われる。
【００７４】
図２は図１に示される画像表示装置のマイクロコンピュータの２値表示データ記憶部および液晶表示ドライバの表示メモリにそれぞれ記憶される表示データ列の例を示す図である。図２Ａはマイクロコンピュータの２値表示データ記憶部に記憶される表示データ列（１ビット／表示ドット）の例を示す図であり、図２Ｂは液晶表示ドライバの表示メモリに記憶される表示データ列（５ビット／表示ドット）の例を示す図である。
【００７５】
図２Ａに示されるように、マイクロコンピュータ９において、２値表示データ記憶部１７の表示イメージデータエリアには、各表示ドットに対応する表示データが１ビット（２値）のデータとして記憶されている。液晶表示ドライバ１０のコントローラ１６は、このような１ビットの表示データをビット拡張処理することによって５ビットの多階調表示データ（階調コード）に変換し、図２Ｂに示されるように、液晶表示ドライバ１０の表示メモリ１２に記憶させる。
【００７６】
このために、液晶表示ドライバ１０に表示データを出力する場合、複数の命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７のうち対応するデータ入力端子Ｄ０〜Ｄ１５に表示データ出力端子Ｐ０〜Ｐ２が共通接続されている命令コード出力端子Ｃ００，Ｃ０６，Ｃ１３をハイインピーダンス状態にした上で、表示データ出力端子Ｐ０〜Ｐ２から表示データ（０または１）を３ビットずつ（３つの表示データ出力端子Ｐ０〜Ｐ２から同時に１ビット／セグメント分ずつ）順次出力するとともに、複数の命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７のうち表示データ出力端子Ｐ０〜Ｐ２と共通接続されていない命令コード出力端子Ｃ０１〜Ｃ０５，Ｃ０７〜Ｃ１２，Ｃ１４〜Ｃ１７から予め定められた固定値（本実施の形態においてはすべて０）を出力するよう構成されている。
【００７７】
そして、コントローラ１６は、表示データ出力端子Ｐ０〜Ｐ２からの表示データ（０または１）と共通接続されていない命令コード出力端子Ｃ０１〜Ｃ０５，Ｃ０７〜Ｃ１２，Ｃ１４〜Ｃ１７からの固定値（本実施の形態においてはすべて０）とに基づいて５ビットの階調コードを生成するよう構成されている。
【００７８】
図３は図１に示される画像表示装置における液晶表示ドライバのデータ入力端子の割り付け例を示す図である。図３に示されるように、本実施の形態においては、複数のデータ入力端子Ｄ０〜Ｄ１５を３つのセグメントＳＥＧ（ｎ），ＳＥＧ（ｎ＋１），ＳＥＧ（ｎ＋２）に対応させ、各セグメントごとのデータ入力端子Ｄ０〜Ｄ４，Ｄ６〜Ｄ１０，Ｄ１１〜Ｄ１５がビット拡張後の５ビットのうちの１ビットずつに割り付けられる。具体的には、データ入力端子Ｄ０〜Ｄ４に入力されるデータは、順にセグメントＳＥＧ（ｎ＋２）の０ビット目〜４ビット目を表わし、データ入力端子Ｄ６〜Ｄ１０に入力されるデータは、順にセグメントＳＥＧ（ｎ＋１）の０ビット目〜４ビット目を表わし、データ入力端子Ｄ１１〜Ｄ１５に入力されるデータは、順にセグメントＳＥＧ（ｎ）の０ビット目〜４ビット目を表わすように構成されている。なお、データ入力端子Ｄ０〜Ｄ１５のうちの１つのデータ入力端子Ｄ５は、１６本のデータ入力端子に対して５ビットのデータを３ドット分（計１５ビット）割り当てる結果、余った入力端子であり使用されない（本実施の形態においては固定値０が入力されるが使用されない）。なお、表示データ出力端子Ｐ０〜Ｐ２が複数のデータ入力端子Ｄ０〜Ｄ１５のセグメントＳＥＧ（ｎ），ＳＥＧ（ｎ＋１），ＳＥＧ（ｎ＋２）に対応した端子にそれぞれ接続される限りにおいて、データ入力端子Ｄ０〜Ｄ１５のうちのデータ入力端子Ｄ５以外の１５本のどの入力端子を使用してもよいし、割り付け方も上記に限られず、種々好適に設定可能である。
【００７９】
前述の通り、データ入力端子Ｄ０，Ｄ６，Ｄ１１には、表示データ出力端子Ｐ０〜Ｐ２が接続されており、３本の前記表示データ出力端子Ｐ０〜Ｐ２から表示データを３ビットごとに出力することにより、当該表示データがデータ入力端子Ｄ０，Ｄ６，Ｄ１１に入力されるとともに、他のデータ入力端子Ｄ１〜Ｄ５，Ｄ７〜Ｄ１０，Ｄ１２〜Ｄ１５には、固定値０が入力される。従って、液晶表示ドライバ１０に入力されるデータのうち各セグメントの０ビット目のみが変化し（図３において※で示すビットのみが変化し）、その他のビットは固定値（０）となる。
【００８０】
このようにして、液晶表示ドライバ１０のコントローラ１６は、データ入力端子Ｄ０〜Ｄ１５に入力されるデータから上記割り付けに応じてセグメントごとにデータを取り込むことにより、３本の表示データ出力端子Ｐ０〜Ｐ２から送られる３ビットの表示データから、１ビットの表示データと４ビットの固定値とで構成される５ビットの諧調コードを表示ドット３つ分（３セグメント分）作成する。５ビットに変換された表示データ（階調コード）は、図２Ｂに示されるように、表示メモリ１２に記憶される。
【００８１】
図４は図１に示される画像表示装置における液晶表示ドライバの階調変換テーブルの一設定例を示す図である。
【００８２】
図４に示されるように、５ビットの階調コードは、２５＝３２種類のコードを表し得る。そして、階調変換テーブル記憶部１３には、この３２種類のコードに対し、５２段階の階調出力値からマイクロコンピュータ９の命令コードによって選択された値が階調変換テーブルとして設定され、記憶される。
【００８３】
このとき、コントローラ１６は、階調変換テーブルを、記憶された階調コードのうち第１の階調出力値を示す表示データを含む階調コード（本実施の形態においては０００００ｂ）が第１の階調出力値（本実施の形態においては０／５２レベル）に対応し、記憶された階調コードのうち第２の階調出力を示す表示データを含む階調コード（本実施の形態においては００００１ｂ）が第２の階調出力値（５２／５２レベル）に対応するように設定する。
【００８４】
上述の通り、液晶表示ドライバ１０に入力されるデータのうち各セグメントの０ビット目のみが変化し（０または１をとり）、その他のビットは固定値（０）となるため、生成される階調コードは、０００００ｂまたは００００１ｂの何れかとなり（図４において※で示す階調コードのみが生成され）、他の階調コードは原則として生成されることはない。従って、０００００ｂを第１の階調出力値に対応付け、００００１ｂを第２の階調出力値に対応付けることで、もとの１ビット２値の表示データに基づいた２階調の階調表示（例えば白黒表示）が可能となる。ただし、ノイズなどの影響により、他の階調コードが誤って生成される可能性もあるため、他の階調コード（エラー発生時用の階調コード）も液晶表示パネル１１に表示される画像に影響がないような階調出力値に対応付けられている。
【００８５】
本実施の形態においては、第２の階調出力値（明表示）を第１の階調出力値（暗表示）より高い出力値とすることにより２階調の表示を可能としている。しかも、本実施の形態における階調変換テーブルは、第１の階調出力値が最小値である０／５２レベル（黒表示）に設定され、第２の階調出力値が最大値である５２／５２レベル（白表示）に設定されているため、液晶表示パネル１１に表示される画像のコントラストを最大にし、見易い表示とすることができる。なお、本実施の形態においては、もとの表示データが０のときに第１の階調出力値（すなわち明表示）となり、もとの表示データが１のときに第２の階調出力値（すなわち暗表示）となるように設定されているが、もとの表示データが０のときに第２の階調出力値（すなわち暗表示）となり、もとの表示データが１のときに第１の階調出力値（すなわち明表示）となるように設定されてもよい。
【００８６】
コントローラ１６は、表示メモリ１２に記憶された階調コードを読み出し、階調変換テーブル記憶部１３に記憶された階調変換テーブルを用いて階調コードを階調出力値に変換し、変換された階調出力値に応じた階調で表示を行うよう液晶表示パネル１１を駆動する。
【００８７】
上記構成によれば、液晶表示ドライバ１０の複数のデータ入力端子Ｄ０〜Ｄ１５に、マイクロコンピュータ９の表示データ出力端子Ｐ０〜Ｐ２から液晶表示ドライバ１０の１ビットの表示データが送られるとともにマイクロコンピュータ９の表示データ出力端子Ｐ０〜Ｐ２と共通接続されていない複数の命令コード出力端子Ｃ０１〜Ｃ０５，Ｃ０７〜Ｃ１２，Ｃ１４〜Ｃ１７から予め定められた固定値が送られることにより、これを受け取った液晶表示ドライバ１０は、階調コードのうちの少なくとも１ビットに表示データ出力端子Ｐ０〜Ｐ２から出力された表示データを割り当て、その他のビットに固定値を割り当てることにより、液晶表示ドライバ１０が処理可能な所定の２以上のビット数（５ビット）を有する多階調表示データとしての階調コードを容易かつ短時間で作成することができる。従って、複数ビットに対応する階調数を有する多階調表示データに基づいて駆動する汎用の液晶表示ドライバ１０を用いて、２値の表示データに応じた２階調の表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。これにより、液晶表示ドライバ１０の表示メモリ１２に記憶される表示データ列は１２８×２４０×５ビットであるのに対し、マイクロコンピュータ９の２値表示データ記憶部１７に記憶される表示データ列は１／５の１２８×２４０ビット（１２８×３０バイト）のデータ量ですむため、機器のリモコンや操作部に用いられ、モード切替処理、ブザー発生処理、音声処理、通信処理等を行うための従前のマイクロコンピュータで十分に迅速な処理を行わせることができる。
【００８８】
また、本実施の形態においては、１６ビットの出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７を有するマイクロコンピュータ９から表示ドット３つ分に対応する３ビットの表示データを同時に出力し、各表示ドットに対応する３つの階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。
【００８９】
なお、本実施の形態において、生成される階調コード以外の階調コード（エラー発生時用の階調コード）は、誤りのない状態で変化し得るビット（本実施の形態においては０ビット目）に応じた階調出力値に対応付けられている。すなわち、０ビット目が０であれば階調出力値は０／５２レベルに対応付けられ、０ビット目が１であれば階調出力値は５２／５２レベルに対応付けられる。ただし、本発明はこれに限られず、例えば生成される階調コードの何れか一方の階調出力値に対応付ける（階調コード０００００ｂ以外の階調コードはすべて５２／５２レベルに対応付けるまたは階調コード００００１ｂ以外の階調コードはすべて０／５２レベルに対応付ける）こととしてもよいし、生成される階調コードに対応付けられた２つ階調出力値の中間値（例えば２６／５２レベル）に対応付けることとしてもよい。
【００９０】
また、１ビットの表示データの値が０（データなし）の場合に対応する階調出力値が第１の階調出力値であり、１ビットの表示データの値が１（データあり）の場合に対応する階調出力値が第２の階調出力値である場合、第１の階調出力値は、第２の階調出力値より大きくてもよいし小さくてもよい。すなわち、１ビットの表示データの値０に対応する第１の階調出力値が１ビットの表示データの値１に対応する第２の階調出力値より大きい場合、文字等の画像より周囲が明るく表示される反転表示（ネガ表示）となり、１ビットの表示データの値０に対応する第１の階調出力値が１ビットの表示データの値１に対応する第２の階調出力値より小さい場合、文字等の画像より周囲が暗く表示される非反転表示（ポジ表示）となる。
【００９１】
また、マイクロコンピュータ９の命令コード出力端子Ｃ０１〜Ｃ０５，Ｃ０７〜Ｃ１２，Ｃ１４〜Ｃ１７から出力される固定値は、すべて０でもよいし、すべて１でもよい。また、セグメントごとに予め定められたパターンであれば、０と１とが両方含まれていてもよい。この場合、例えば命令コード出力端子Ｃ０１，Ｃ０３，Ｃ０７，Ｃ１１，Ｃ１４，Ｃ１６の固定値を０とし、命令コード出力端子Ｃ０２，Ｃ０４，Ｃ１０，Ｃ１２、Ｃ１５，Ｃ１７の固定値を１とし、階調コード１０１００ｂを第１の階調出力値（０／５２レベル）に対応付け、階調コード１０１０１ｂを第２の階調出力値（５２／５２レベル）に対応付けることで実現可能である。
【００９２】
本実施の形態において、マイクロコンピュータ９は、表示データ出力端子Ｐ０〜Ｐ２を含む８本の出力端子Ｐ０〜Ｐ７を備え、８本の出力端子Ｐ０〜Ｐ７のうち表示データ出力端子Ｐ０〜Ｐ２以外の出力端子Ｐ３〜Ｐ７はデータが何れにも入力されない非接続状態となっている。
【００９３】
さらに、マイクロコンピュータ９は、２値表示データ記憶部１７の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から８ビットの表示データをそのうちの下位の３ビットの表示データが表示データ出力端子Ｐ０〜Ｐ２から出力されるように８本の出力端子Ｐ０〜Ｐ７に割り当てて表示データを出力し、次回の出力時において、表示データ出力端子Ｐ０〜Ｐ２から出力された表示データを除いた表示データ列を、当該表示データ列のうち下位から３ビットの表示データが表示データ出力端子Ｐ０〜Ｐ２から出力されるように再度割り当てるよう構成される。
【００９４】
以下に、本実施の形態における画像表示装置において、マイクロコンピュータ９が２値表示データ記憶部１７内の表示イメージデータエリアに記憶された表示データを送信する手順について説明する。なお、本実施の形態における説明ではマイクロコンピュータ９と液晶表示ドライバ１０との間のデータの送受信に関する制御についての詳細な説明や階調変換テーブルの設定に関する詳細な説明については公知の技術であり、本発明と直接関係しないため省略する。
【００９５】
図５は図１に示される画像表示装置における表示データ出力処理を示すフローチャートである。まず、マイクロコンピュータ９は、２値表示データ記憶部１７の表示イメージデータエリアに記憶されている２値の表示データ列の先頭アドレスをポインタｐ＿ａｄｒとして記憶する（ステップＳ１）。続いて、マイクロコンピュータ９は、制御端子であるクロック端子ＣＬＫの出力レベルをＬｏレベルにする（ステップＳ２）。
【００９６】
マイクロコンピュータ９は、出力端子Ｐ０〜Ｐ７の出力を０にした上で、出力端子Ｐ０〜Ｐ７を出力状態に設定する。次に命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７の出力を０にした上で、そのうちの命令コード出力端子Ｃ１３，Ｃ０６，Ｃ００をハイインピーダンス状態（入力状態）に設定し、その他の命令コード出力端子Ｃ１４〜Ｃ１７，Ｃ１０〜Ｃ１２，Ｃ０７，Ｃ００〜Ｃ０５を出力状態に設定する（ステップＳ３）。
【００９７】
次に、マイクロコンピュータ９は、ポインタｐ＿ａｄｒとして記憶された先頭アドレスを読み出し、この先頭アドレスから３バイト分の表示データ列を読み出し、１バイトずつ送信バッファＳｂｕｆ１，Ｓｂｕｆ２，Ｓｂｕｆ３へ一時記憶する（ステップＳ４）。そして、マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＬｏレベルに保持したまま、１バイト目の送信バッファＳｂｕｆ１を送信データＳｄａｔａに設定する。マイクロコンピュータ９は、この送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。その後、マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０は、出力端子Ｐ０〜Ｐ７のうち液晶表示ドライバのデータ入力端子Ｄ０，Ｄ６，Ｄ１１に接続された表示データ出力端子Ｐ０〜Ｐ２から出力される表示ドット３つ分（３ビット）の表示データを取り込む（ステップＳ５）。液晶表示ドライバ１０は、上述のように表示ドット３つ分の表示データから３つの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。
【００９８】
その後、マイクロコンピュータ９は、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを３ビット分右シフトさせる。ここで、右シフトとは、送信データＳｄａｔａを下位ビット側へシフトすることにより、ステップＳ５で表示データ出力端子Ｐ０〜Ｐ２から出力された表示データを除いた表示データを送信データＳｄａｔａの最下位ビットまで移動することを意味する。その上で、マイクロコンピュータ９は、新たに設定された送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ４に出力する。送信データＳｄａｔａは３ビット分表示データが少なくなっているので、出力端子Ｐ５〜Ｐ７には、データ出力されないがそもそも出力端子Ｐ５〜Ｐ７は非接続状態であるため問題ない。マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０は、出力端子Ｐ０〜Ｐ４のうち液晶表示ドライバＤ０，Ｄ６，Ｄ１１に接続された表示データ出力端子Ｐ０〜Ｐ２から出力される表示ドット３つ分（３ビット）の表示データを取り込む（ステップＳ６）。このとき、液晶表示ドライバ１０は、表示データから生成された階調コードを表示メモリ１２に記憶させる際、アドレスを表示ドット３つ分シフトさせた上で記憶する。
【００９９】
次に、マイクロコンピュータ９は、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを３ビット分右シフトさせる。このとき、送信データＳｄａｔａに設定されている表示データは２ビットのみになる。そこで、２バイト目の送信バッファＳｂｕｆ２を２ビット分左シフト（Ｓｂｕｆ２の最下位ビットの表示データが送信データＳｄａｔａの最下位ビットから２ビット分上位ビット側にずれるように設定）させて送信データＳｄａｔａとの論理和をとることにより、送信データＳｄａｔａの残りの下位２ビット（１バイト目の送信バッファＳｂｕｆ１の上位２ビット）と２バイト目の送信バッファＳｂｕｆ２の下位６ビットからなる表示データ列を新たな送信データＳｄａｔａに設定する。そして、マイクロコンピュータ９はこの送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０は、表示データ出力端子Ｐ０〜Ｐ２から出力される表示ドット３つ分（３ビット）の表示データを取り込む（ステップＳ７）。ここまでで、液晶表示ドライバ１０には、１バイト目の送信バッファＳｂｕｆ１のすべての表示データと２バイト目の送信バッファＳｂｕｆ２の１ビット目（最下位ビット）の表示データとが取り込まれている。
【０１００】
その後、マイクロコンピュータ９は、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａを３ビット分右シフトさせる（２バイト目の送信バッファＳｂｕｆ２を１ビット分右シフトさせて新たな送信データＳｄａｔａに設定してもよい）。これにより、送信データＳｄａｔａには、２バイト目の送信バッファＳｂｕｆ２のうち送信済みの最下位ビットを除いた７ビットのデータが設定される。マイクロコンピュータ９は、新たに設定された送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ６に出力する。マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０は、表示データ出力端子Ｐ０〜Ｐ２から出力される表示ドット３つ分（３ビット）の表示データを取り込む（ステップＳ８）。
【０１０１】
その後、マイクロコンピュータ９は、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを３ビット分右シフトさせる。その上で、マイクロコンピュータ９は、新たに設定された送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ３に出力する。マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０は、表示データ出力端子Ｐ０〜Ｐ２から出力される表示ドット３つ分（３ビット）の表示データを取り込む（ステップＳ９）。
【０１０２】
次に、マイクロコンピュータ９は、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを３ビット分右シフトさせる。このとき、送信データＳｄａｔａに設定されている表示データは１ビットのみになる。そこで、３バイト目の送信バッファＳｂｕｆ３を１ビット分左シフトさせて送信データＳｄａｔａとの論理和をとることにより、送信データＳｄａｔａの残りの下位１ビット（２バイト目の送信バッファＳｂｕｆ２の最上位ビット）と３バイト目の送信バッファＳｂｕｆ３の下位７ビットからなる表示データ列を新たな送信データＳｄａｔａに設定する。そして、マイクロコンピュータ９はこの送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０は、表示データ出力端子Ｐ０〜Ｐ２から出力される表示ドット３つ分（３ビット）の表示データを取り込む（ステップＳ１０）。ここまでで、液晶表示ドライバ１０には、１バイト目および２バイト目の送信バッファＳｂｕｆ１，Ｓｂｕｆ２のすべての表示データと３バイト目の送信バッファＳｂｕｆ３の最下位から２ビット分の表示データとが取り込まれている。
【０１０３】
その後、マイクロコンピュータ９は、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを３ビット分右シフトさせる（３バイト目の送信バッファＳｂｕｆ３を２ビット分右シフトさせて新たな送信データＳｄａｔａに設定してもよい）。その上で、マイクロコンピュータ９は、新たに設定された送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ３に出力する。マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０は、表示データ出力端子Ｐ０〜Ｐ２から出力される表示ドット３つ分（３ビット）の表示データを取り込む（ステップＳ１１）。これをもう１回繰り返す（ステップＳ１２）ことで、液晶表示ドライバ１０には、３バイト目の送信バッファＳｂｕｆ３のすべての表示データが取り込まれる。このように表示データを３ビットずつ送信することによりステップＳ１２において表示データをちょうど３バイト分送信することができる。
【０１０４】
次に、マイクロコンピュータ９は、ポインタｐ＿ａｄｒを３バイト分ずらし、４バイト目の表示データ列の最下位ビットが先頭アドレスとなるように設定する（ステップＳ１３）。このとき、マイクロコンピュータ９は、送信済みの表示データがすべての表示データ数に達したか否かを判定する（ステップＳ１４）。具体的には、ポインタｐ＿ａｄｒが示すデータ数から表示データ列の先頭アドレスを差し引いた数が所定のデータ数（１２８ビット×３０バイト＝３８４０バイトの表示ドットを有する液晶表示パネル１１の場合、３８４０）以上となったか否かを判定する。すべての表示データ数に達していない場合（ステップＳ１４でＮｏ）、ステップＳ４〜Ｓ１３を繰り返し、すべての表示データ数に達した場合（ステップＳ１４でＹｅｓ）、マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＬｏレベルにして送信処理を終了する。
【０１０５】
このように、実際に液晶表示ドライバ１０に送られる表示データのビット数に拘わらず、マイクロコンピュータ９により２値表示データ記憶部１７に記憶された表示データ列から表示データが８ビット（１バイト）ずつ読み込まれ、８ビット分の表示データが８本の出力端子Ｐ０〜Ｐ７に割り当てられる。このとき、実際に液晶表示ドライバ１０に送られる表示データ以外の表示データが出力される出力端子Ｐ３〜Ｐ７は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを液晶表示ドライバ１０へ容易かつ迅速に送ることができる。
【０１０６】
さらに、本実施の形態におけるマイクロコンピュータ９は、２値表示データ記憶部１７の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から（３×ｎ）バイト（本実施の形態においてはｎ＝１）の表示データを読み出し、読み出された表示データを３ビットずつビットシフトさせながら表示データ出力端子Ｐ０〜Ｐ２から順次出力させるよう構成されている。これにより、読み出される表示データのビット数が、マイクロコンピュータ９から液晶表示ドライバ１０へ送られる表示データのビット数（３ビット）と出力端子Ｐ０〜Ｐ７から出力される表示データのビット数（８ビット）との最小公倍数の整数倍となるため、表示データの送信処理を３ビットシフト処理を８回行うことで１周期となる繰り返し態様（ステップＳ４〜Ｓ１３）とすることができ、１周期ごとの終了判定（ステップＳ１４）も１／８とすることができる。従って、処理の演算量を少なくして処理時間を短縮することができる。
【０１０７】
なお、本実施の形態においては、表示データ列の下位のビットから送信するように構成されているが、これに限られず、表示データ列の上位のビットから送信するように構成されてもよい。
【０１０８】
また、本実施の形態においては、表示データ出力端子Ｐ０〜Ｐ２から３ビットずつ出力する構成について説明したが、表示データ出力端子から表示データをｍビットずつ出力する構成としてもよい。この場合には、マイクロコンピュータ９を、２値表示データ記憶部１７の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から、表示データ出力端子から出力されるビット数ｍと出力端子Ｐ０〜Ｐ７から出力されるビット数８との最小公倍数の整数倍ｎのビット数分の表示データを読み出し、読み出された表示データをｍビットずつビットシフトさせながら表示データ出力端子から順次出力させるよう構成すると、上記と同様の効果を得ることができる。すなわち、読み出される表示データのビット数が、マイクロコンピュータから液晶表示ドライバへ送られる表示データのビット数（ｍビット）と出力端子Ｐ０〜Ｐ７から出力される表示データのビット数（８ビット）との最小公倍数の整数倍となるため、表示データの送信処理を繰り返し態様とすることができ、処理の演算量を少なくして処理時間を短縮することができる。
【０１０９】
（実施の形態２）
次に、本発明の実施の形態２に係る画像表示装置について説明する。図６は本発明の実施の形態２における２値の階調出力値に基づく表示を行うための画像表示装置を示す概略回路図である。本実施の形態において実施の形態１と同様の構成については同じ符号を付し、説明を省略する。
【０１１０】
本実施の形態が上記実施の形態１と異なる点は、マイクロコンピュータ９ｂが、８本の命令コード出力端子Ｃ０〜Ｃ７を有するとともに２本の表示データ出力端子Ｐ０，Ｐ１を有し、当該２本の表示データ出力端子Ｐ０，Ｐ１から表示データを２ビットずつ出力し、コントローラ１６は、２本の表示データ出力端子Ｐ０，Ｐ１から２ビットの表示データが連続して２回分送られることによる４ビットの表示データから、１ビットの表示データと４ビットの固定値とで構成される５ビットの階調コードを表示ドット２つ分作成し、異なる回に異なる表示データ出力端子Ｐ０，Ｐ１から送られた２ビットの表示データと３ビットの固定値とで構成される５ビットの諧調コードを表示ドット１つ分作成するよう構成されていることである。
【０１１１】
これに対応して、液晶表示ドライバ１０ｂのインターフェイス１５ｂは命令コードや表示データを取り込む８本のデータ入力端子Ｄ０〜Ｄ７を有している。インターフェイス１５ｂには、実施の形態１と同様に、データの入出力を制御する制御端子Ａ０，Ｒ/Ｗ，ＣＬＫも設けられている。すなわち、本実施の形態においては、実施の形態１における液晶表示ドライバ１０（１６ビットモード）を８ビットモードに切り替えることにより液晶表示ドライバ１０ｂを構成することが可能である。
【０１１２】
本実施の形態においては、データ入力端子Ｄ０，Ｄ７に表示データ出力端子Ｐ０，Ｐ１が接続されている。すなわち、命令コード出力端子Ｃ０，Ｃ７が表示データ出力端子Ｐ０，Ｐ１と共通接続されている。
【０１１３】
図７は図５に示される画像表示装置における液晶表示ドライバのデータ端子の割り付け例を示す図である。図７に示されるように、本実施の形態においては、複数のデータ入力端子Ｄ０〜Ｄ７から表示データを連続して２回取り込むことにより、当該２回分の表示データ（１６ビット）を３つのセグメントＳＥＧ（ｎ），ＳＥＧ（ｎ＋１），ＳＥＧ（ｎ＋２）に対応させ、各セグメントごとのデータ入力端子Ｄ０〜Ｄ７が連続する２回のデータ取り込みにおいてそれぞれビット拡張後の５ビットのうちの１ビットずつに割り付けられる。具体的には、第１回のデータ取り込みにおけるデータ入力端子Ｄ７〜Ｄ３に入力されるデータは、順にセグメントＳＥＧ（ｎ）の４ビット目〜０ビット目を表わし、第１回目のデータ取り込みにおけるデータ入力端子Ｄ２〜Ｄ０および第２回目のデータ取り込みにおけるデータ入力端子Ｄ７〜Ｄ６は、順にセグメントＳＥＧ（ｎ＋１）の４ビット目〜０ビット目を表わし、第２回目の割り付けにおけるデータ入力端子Ｄ４〜Ｄ０に入力されるデータは、順にセグメントＳＥＧ（ｎ＋２）の４ビット目〜０ビット目を表わすように構成されている。なお、データ入力端子Ｄ０〜Ｄ７のうちの第２回目のデータ取り込みにおけるデータ入力端子Ｄ５は、実施の形態１と同様に余った入力端子であり使用されない。なお、本実施の形態においても割り付け方は上記に限られず、種々好適に設定可能である。
【０１１４】
前述の通り、データ入力端子Ｄ０，Ｄ７には、表示データ出力端子Ｐ０，Ｐ１が接続されており、２本の前記表示データ出力端子Ｐ０，Ｐ１から表示データを２ビットごとに出力することにより、当該表示データがデータ入力端子Ｄ０，Ｄ７に入力されるとともに、他のデータ入力端子Ｄ１〜Ｄ６には、固定値０が入力される。従って、液晶表示ドライバ１０ｂに入力されるデータのうち第１のセグメントＳＥＧ（ｎ）の４ビット目、第２のセグメントＳＥＧ（ｎ＋１）の１ビット目および２ビット目、第３のセグメントＳＥＧ（ｎ＋２）の０ビット目のみが変化し（図７において※で示すビットのみ）、その他のビットは固定値（０）となる。
【０１１５】
このようにして、液晶表示ドライバ１０ｂのコントローラ１６は、データ入力端子Ｄ０〜Ｄ７に入力されるデータから上記割り付けに応じてセグメントごとにデータを取り込むことにより、２本の表示データ出力端子Ｐ０，Ｐ１から２回に分けて送られる４ビット（ただし、後述するように、そのうちの２ビットは同じ表示データ）の表示データから、１ビットの表示データと４ビットの固定値とで構成される５ビットの階調コードを表示ドット２つ分作成し、異なる回に異なる表示データ出力端子Ｐ０，Ｐ１から送られた２ビットの表示データと３ビットの固定値とで構成される５ビットの諧調コードを表示ドット１つ分作成することにより、階調コードを合計３セグメント分作成する。５ビットに変換された多階調表示データ（階調コード）は、図２Ｂに示されるように、表示メモリ１２に記憶される。
【０１１６】
図８は図６に示される画像表示装置における液晶表示ドライバの階調変換テーブルの一設定例を示す図である。
【０１１７】
図８に示されるように、本実施の形態における階調変換テーブルは、記憶された階調コードのうち第１の階調出力値を示す表示データを含む階調コード（本実施の形態においては０００００ｂ）が第１の階調出力値（本実施の形態においては０／５２レベル）に対応し、記憶された階調コードのうち第２の階調出力を示す表示データを含む階調コード（本実施の形態においては００００１ｂ、００１１０ｂ、１００００ｂ）が第２の階調出力値（５２／５２レベル）に対応するように設定される。
【０１１８】
上述の通り、液晶表示ドライバ１０ｂに入力されるデータのうち第１のセグメントＳＥＧ（ｎ）の４ビット目、第２のセグメントＳＥＧ（ｎ＋１）の１ビット目および２ビット目、第３のセグメントＳＥＧ（ｎ＋２）の０ビット目のみが変化し（０または１をとり）、その他のビットは固定値（０）となるとともに、連続する２回のデータ送信のうちの２回目（後半）のデータ送信時には後述するように表示データ列を１回目のデータ送信時に対して１ビット分だけ右シフトするため、第２のセグメントＳＥＧ（ｎ＋１）の１ビット目と２ビット目とは同じ値となる。従って、生成される階調コードは、０００００ｂ、００００１ｂ、００１１０ｂまたは１００００ｂの何れかとなり（図４において※で示す階調コードのみが生成され）、他の階調コードは原則として生成されることはない。従って、０００００ｂを第１の階調出力値に対応付け、００００１ｂ、００１１０ｂおよび１００００ｂを第２の階調出力値に対応付けることで、もとの１ビット２値の表示データに基づいた２値の階調表示が可能となる。ただし、ノイズなどの影響により、他の階調コードが誤って生成される可能性もあるため、他の階調コード（エラー発生時用の階調コード）も液晶表示パネル１１に表示される画像に影響がないような階調出力値に対応付けられている。
【０１１９】
本実施の形態においては、第２の階調出力値（明表示）を第１の階調出力値（暗表示）より高い出力値とすることにより２階調の表示を可能としている。しかも、本実施の形態における階調変換テーブルは、第１の階調出力値が最小値である０／５２レベル（黒表示）に設定され、第２の階調出力値が最大値である５２／５２レベル（白表示）に設定されているため、液晶表示パネル１１に表示される画像のコントラストを最大にし、見易い表示とすることができる。なお、本実施の形態においては、もとの表示データが０のときに第１の階調出力値（すなわち明表示）となり、もとの表示データが１のときに第２の階調出力値（すなわち暗表示）となるように設定されているが、もとの表示データが０のときに第２の階調出力値（すなわち暗表示）となり、もとの表示データが１のときに第１の階調出力値（すなわち明表示）となるように設定されてもよい。
【０１２０】
上記構成によれば、マイクロコンピュータ９ｂの出力端子（命令コード出力端子）の数に余裕が無い場合においても、表示ドット３つ分に対応する３ビットの表示データに基づいて各表示ドットに対応する３つの階調コードを２回のデータ送信で作成することができるため、単純な処理でしかもデータ送信時間をより短縮しつつ様々な機器の表示装置に適用することができる。
【０１２１】
また、マイクロコンピュータ９ｂの命令コード出力端子Ｃ１〜Ｃ６から出力される固定値は、すべて０でもよいし、すべて１でもよい。また、セグメントごとに予め定められたパターンであれば、０と１とが両方含まれていてもよい。
【０１２２】
本実施の形態において、マイクロコンピュータ９ｂは、表示データ出力端子Ｐ０，Ｐ１を含む８本の出力端子Ｐ０〜Ｐ７を備え、８本の出力端子Ｐ０〜Ｐ７のうち表示データ出力端子Ｐ０，Ｐ１以外の出力端子Ｐ２〜Ｐ７はデータが何れにも入力されない非接続状態となっている。
【０１２３】
さらに、マイクロコンピュータ９ｂは、連続する２回の出力のうちの１回目の出力時に、２値表示データ記憶部１７の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から８ビットの表示データをそのうちの下位の２ビットの表示データが表示データ出力端子Ｐ０，Ｐ１から出力されるように８本の出力端子Ｐ０〜Ｐ７に割り当てて表示データを出力し、２回目の出力時において、１回目の出力時に表示データ出力端子Ｐ０，Ｐ１から出力された表示データのうち最下位の表示データを除いた表示データ列を、当該表示データ列のうち下位から２ビットの表示データが表示データ出力端子Ｐ０，Ｐ１から出力されるように再度割り当てて表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に表示データ出力端子Ｐ０，Ｐ１から出力された表示データを除いた表示データ列を、前記表示データ列のうち下位から２ビットの表示データが表示データ出力端子から出力されるように再度割り当てるよう構成される。
【０１２４】
以下に、本実施の形態における画像表示装置において、マイクロコンピュータ９ｂが２値表示データ記憶部１７内の表示イメージデータエリアに記憶された表示データを送信する手段について説明する。
【０１２５】
図９は図５に示される画像表示装置における表示データ出力処理を示すフローチャートである。まず、マイクロコンピュータ９ｂは、２値表示データ記憶部１７の表示イメージデータエリアに記憶されている２値の表示データ列の先頭アドレスをポインタｐ＿ａｄｒとして記憶する（ステップＳ１Ｂ）。続いて、マイクロコンピュータ９ｂは、制御端子であるクロック端子ＣＬＫの出力レベルをＬｏレベルにする（ステップＳ２Ｂ）。
【０１２６】
マイクロコンピュータ９ｂは、出力端子Ｐ０〜Ｐ７の出力を０にした上で、出力端子Ｐ０〜Ｐ７を出力状態に設定する。次に命令コード出力端子Ｃ０〜Ｃ７の出力を０にした上で、そのうちの命令コード出力端子Ｃ７，Ｃ０をハイインピーダンス状態（入力状態）に設定し、その他の命令コード出力端子Ｃ１〜Ｃ６を出力状態に設定する（ステップＳ３Ｂ）。
【０１２７】
次に、マイクロコンピュータ９ｂは、ポインタｐ＿ａｄｒとして記憶された先頭アドレスを読み出し、この先頭アドレスから３バイト分の表示データ列を読み出し、１バイトずつ送信バッファＳｂｕｆ１，Ｓｂｕｆ２，Ｓｂｕｆ３へ一時記憶する（ステップＳ４Ｂ）。そして、マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＬｏレベルに保持したまま、１バイト目の送信バッファＳｂｕｆ１を送信データＳｄａｔａに設定する。マイクロコンピュータ９ｂは、この送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。その後、マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０ｂは、出力端子Ｐ０〜Ｐ７のうち液晶表示ドライバのデータ入力端子Ｄ０，Ｄ７に接続された表示データ出力端子Ｐ０，Ｐ１から出力される表示ドット２つ分（２ビット）の表示データを取り込み、第１回割り付けを行う（ステップＳ５Ｂ）。
【０１２８】
その後、マイクロコンピュータ９ｂは、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを１ビット分右シフト（下位ビット側へシフト）させる。その上で、マイクロコンピュータ９ｂは、新たに設定された送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ６に出力する。送信データＳｄａｔａは１ビット分表示データが少なくなっているので、出力端子Ｐ７には、データ出力されないがそもそも出力端子Ｐ７は非接続状態であるため問題ない。また、ステップＳ５Ｂで送信済みの表示データのうち上位の表示データが再送されることとなるため、第２のセグメントＳＥＧ（ｎ＋１）の２ビット目および１ビット目に割り付けられる表示データは同じ値となる。マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０ｂは、出力端子Ｐ０〜Ｐ６のうち液晶表示ドライバＤ０，Ｄ７に接続された表示データ出力端子Ｐ０，Ｐ１から出力される表示ドット２つ分（２ビット）の表示データを取り込み、第２回割り付けを行う（ステップＳ６Ｂ）。液晶表示ドライバ１０ｂは、上述のように第１回割り付けおよび第２回割り付けに基づいて表示ドット３つ分の表示データ（そのうちの１つは第１回と第２回とで重複している表示データ）から３つの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。
【０１２９】
次に、マイクロコンピュータ９ｂは、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを２ビット分右シフトさせる。その上で、マイクロコンピュータ９ｂは、新たに設定された送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ４に出力する。送信データＳｄａｔａはステップＳ５Ｂの時点から３ビット分表示データが少なくなっているので、出力端子Ｐ５〜Ｐ７には、データ出力されない。マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０ｂは、出力端子Ｐ０〜Ｐ４のうち液晶表示ドライバＤ０，Ｄ７に接続された表示データ出力端子Ｐ０，Ｐ１から出力される表示ドット２つ分（２ビット）の表示データを取り込み、第１回割り付けを行う（ステップＳ７Ｂ）。
【０１３０】
その後、ステップＳ６Ｂと同様にして、マイクロコンピュータ９ｂは、送信データＳｄａｔａに設定されている表示データを１ビット分右シフトさせて、液晶表示ドライバ１０ｂへ表示データ出力端子Ｐ０，Ｐ１から出力される表示ドット２つ分（２ビット）の表示データを送り、第２回割り付けを行わせる（ステップＳ８Ｂ）。液晶表示ドライバ１０ｂは、第１回割り付け（ステップＳ７Ｂ）および第２回割り付け（ステップＳ８Ｂ）に基づいて表示ドット３つ分の表示データから３つの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。
【０１３１】
次に、ステップＳ７Ｂと同様にして、マイクロコンピュータ９ｂは、送信データＳｄａｔａに設定されている表示データを２ビット分右シフトさせて、液晶表示ドライバ１０ｂへ表示データ出力端子Ｐ０，Ｐ１から出力される表示ドット２つ分（２ビット）の表示データを送り、第１回割り付けを行わせる（ステップＳ９Ｂ）。
【０１３２】
その後、マイクロコンピュータ９ｂは、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを１ビット分右シフトさせる。このとき、送信データＳｄａｔａに設定されている表示データは最上位の１ビットのみになる。そこで、２バイト目の送信バッファＳｂｕｆ２を１ビット分左シフトさせて送信データＳｄａｔａとの論理和をとることにより、送信データＳｄａｔａの残りの下位１ビット（１バイト目の送信バッファＳｂｕｆ１の最上位ビット）と２バイト目の送信バッファＳｂｕｆ２の下位７ビットからなる表示データ列を新たな送信データＳｄａｔａに設定する。そして、マイクロコンピュータ９ｂはこの送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０ｂは、表示データ出力端子Ｐ０，Ｐ１から出力される表示ドット２つ分（２ビット）の表示データを取り込み、第２回割り付けを行う（ステップＳ１０Ｂ）。液晶表示ドライバ１０ｂは、第１回割り付け（ステップＳ９Ｂ）および第２回割り付け（ステップＳ１０Ｂ）に基づいて表示ドット３つ分の表示データから３つの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。
【０１３３】
以降、ステップＳ７Ｂ，Ｓ８Ｂと同様に、第１回割り付けおよび第２回割り付けを２回繰り返す（ステップＳ１１Ｂ〜Ｓ１４Ｂ）。そして、液晶表示ドライバ１０ｂは、第１回割り付け（ステップＳ１１Ｂ）および第２回割り付け（ステップＳ１２Ｂ）ならびに第１回割り付け（ステップＳ１３Ｂ）および第２回割り付け（ステップＳ１４Ｂ）に基づいてそれぞれ表示ドット３つ分の表示データから３つの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。
【０１３４】
その後、マイクロコンピュータ９ｂは、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを２ビット分右シフトさせる。このとき、送信データＳｄａｔａに設定されている表示データは１ビットのみになる。そこで、３バイト目の送信バッファＳｂｕｆ３を１ビット分左シフトさせて送信データＳｄａｔａとの論理和をとることにより、送信データＳｄａｔａの残りの下位１ビット（２バイト目の送信バッファＳｂｕｆ２の最上位ビット）と３バイト目の送信バッファＳｂｕｆ３の下位７ビットからなる表示データ列を新たな送信データＳｄａｔａに設定する。そして、マイクロコンピュータ９ｂはこの送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０ｂは、表示データ出力端子Ｐ０，Ｐ１から出力される表示ドット２つ分（２ビット）の表示データを取り込み、第１回割り付けを行う（ステップＳ１５Ｂ）。
【０１３５】
その後、ステップＳ６Ｂと同様にして、マイクロコンピュータ９ｂは、送信データＳｄａｔａに設定されている表示データを１ビット分右シフトさせて（３バイト目の送信バッファＳｂｕｆ３を新たな送信データＳｄａｔａに設定して）、液晶表示ドライバ１０ｂへ表示データ出力端子Ｐ０，Ｐ１から出力される表示ドット２つ分（２ビット）の表示データを送り、第２回割り付けを行わせる（ステップＳ１６Ｂ）。液晶表示ドライバ１０ｂは、第１回割り付け（ステップＳ１５Ｂ）および第２回割り付け（ステップＳ１６Ｂ）に基づいて表示ドット３つ分の表示データから３つの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。
【０１３６】
以降、ステップＳ７Ｂ，Ｓ８Ｂと同様に、第１回割り付けおよび第２回割り付けを２回繰り返す（ステップＳ１７Ｂ〜Ｓ２０Ｂ）。そして、液晶表示ドライバ１０ｂは、第１回割り付け（ステップＳ１７Ｂ）および第２回割り付け（ステップＳ１８Ｂ）ならびに第１回割り付け（ステップＳ１９Ｂ）および第２回割り付け（ステップＳ２０Ｂ）に基づいてそれぞれ表示ドット３つ分の表示データから３つの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。このように連続する２回のデータ送信により表示データを３ビットずつ送信することによりステップＳ２０Ｂにおいて表示データをちょうど３バイト分送信することができる。
【０１３７】
次に、マイクロコンピュータ９ｂは、ポインタｐ＿ａｄｒを３バイト分ずらし、４バイト目の表示データ列の最下位ビットが先頭アドレスとなるように設定する（ステップＳ２１Ｂ）。このとき、マイクロコンピュータ９ｂは、実施の形態１と同様に、送信済みの表示データがすべての表示データ数に達したか否かを判定する（ステップＳ２２Ｂ）。すべての表示データ数に達していない場合（ステップＳ２２ＢでＮｏ）、ステップＳ４Ｂ〜Ｓ２１Ｂを繰り返し、すべての表示データ数に達した場合（ステップＳ１４でＹｅｓ）、マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＬｏレベルにして送信処理を終了する。
【０１３８】
このように、本実施の形態においても、実際に液晶表示ドライバ１０ｂに送られる表示データのビット数に拘わらず、マイクロコンピュータ９ｂにより２値表示データ記憶部１７に記憶された表示データ列から表示データが８ビット（１バイト）ずつ読み込まれ、８ビット分の表示データが８本の出力端子Ｐ０〜Ｐ７に割り当てられる。このとき、実際に液晶表示ドライバ１０ｂに送られる表示データ以外の表示データが出力される出力端子Ｐ２〜Ｐ７は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを液晶表示ドライバ１０ｂへ容易かつ迅速に送ることができる。
【０１３９】
さらに、本実施の形態におけるマイクロコンピュータ９ｂは、２値表示データ記憶部１７の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から連続する２回の送信処理において、（３×ｎ）バイト（本実施の形態においてはｎ＝１）の表示データを読み出し、読み出された表示データを所定のビットずつビットシフトさせながら表示データ出力端子Ｐ０，Ｐ１から順次出力させるよう構成されている。これにより、読み出される表示データのビット数が、マイクロコンピュータ９ｂから液晶表示ドライバ１０ｂへ連続する２回の間に送られる表示データのビット数（３ビット）と出力端子Ｐ０〜Ｐ７から出力される表示データのビット数（８ビット）との最小公倍数の整数倍となるため、表示データの送信処理を第１回割り付けにおける２ビットシフト処理および第２回割り付けにおける１ビットシフト処理を含むビットシフト処理を８回行うことで１周期となる繰り返し態様（ステップＳ４Ｂ〜Ｓ２１Ｂ）とすることができ、１周期ごとの終了判定（ステップＳ２２Ｂ）も１／８とすることができる。従って、処理の演算量を少なくして処理時間を短縮することができる。
【０１４０】
また、本実施の形態ではデータ送信を２回（前半および後半）に分けて行うため、実施の形態１の構成に比べると２倍の時間が掛かるが、マイクロコンピュータ９ｂに必要な命令コード出力端子の数が実施の形態１に比べ半分となるので、他の機能に入出力端子が用いられ、命令コード出力端子に１６本も取れないない場合、または他の機能における演算量が少なく処理時間に余裕がある場合には、本実施の形態のような構成とすることで、端子数の少ないより安価なマイクロコンピュータを使用することができる。
【０１４１】
以上、２値の階調出力値に基づく表示を行うように構成された本発明の実施の形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態における各構成要素を任意に組み合わせることとしてもよい。
【０１４２】
また、上記実施の形態１，２では表示データの送信に際し、３バイト単位で処理する例を示しているが、３バイトの整数倍であってもよい。１周期において処理される表示データのビット数（バイト数）が増えるほど処理時間の短縮を図ることができる。
【０１４３】
また、上記実施の形態１，２では１２８×２４０ドットの液晶表示パネル１１について例示しているため、１画面のバイト数が３８４０バイトで３の倍数となっているが、例えば１２８×２５６ドットの液晶表示パネルについても、本発明を適用可能である。具体的には、この場合、１画面のバイト数が４０９６バイトで３の倍数に対し１バイト余りとなる。このような場合は図５において終了判定をしているステップＳ１４を１バイト目を送信完了したステップＳ７の後に移して行う構成にすることで、プログラムサイズを増やすことなく容易に対応することができる。
【０１４４】
また、上記実施の形態では、画像表示装置として、液晶表示装置を用いて説明したが、これに限定されない。画像表示装置は、複数の表示ドットに表示データを送って画像を表示する装置であればよい。画像表示装置は、例えば、有機ＥＬ、蛍光表示管などを用いた表示装置であってもよい。
【０１４５】
２．３以上の多階調出力値に基づく表示を行うための画像表示装置
次に、本発明に係る画像表示装置において３以上の多階調出力値に基づく表示（例えばグレースケール表示）を行う場合について、以下に複数の実施形態を例示して説明する。
【０１４６】
（実施の形態１）
まず、３以上の多階調出力値に基づく表示を行うための本発明の実施の形態１に係る画像表示装置について説明する。３以上の多階調出力値に基づく表示を行うための図１０は本発明の実施の形態１における画像表示装置を示す概略回路図である。
【０１４７】
図１０に示されるように、本実施の形態に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルである液晶表示パネル１１と、液晶表示パネル１１を、表示を行うよう駆動する画像表示ドライバである液晶表示（ＬＣＤ）ドライバ１０と、液晶表示ドライバ１０に表示データを送り、液晶表示ドライバ１０を制御するマイクロコンピュータ９とを備えている。
【０１４８】
本実施形態において、液晶表示パネル１１は、例えば１２８×２４０ドットの表示領域を有している。
【０１４９】
液晶表示ドライバ１０は、複数のデータ入力端子Ｄ０〜Ｄ１５を有するインターフェイス１５と、複数のデータ入力端子Ｄ０〜Ｄ１５から入力された液晶表示パネル１１の各表示ドットに対応する３以上のビット数（例えば５ビット）を有する多階調表示データとしての階調コードを記憶する表示メモリ１２と、階調コードを液晶表示パネル１１の階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部１３と、複数のデータ入力端子Ｄ０〜Ｄ１５から入力される命令コードに従って階調変換テーブルを設定し、表示メモリ１２に記憶された階調コードを読み出し、階調変換テーブルを用いて階調コードを階調出力値に変換し、この変換された階調出力値に応じた階調で表示を行うよう液晶表示パネル１１を駆動するコントローラ１６とを備えている。表示メモリ１２および階調変換テーブル記憶部１３は、液晶表示ドライバ１０内に設けられたＲＡＭ等の記憶部により構成されている。コントローラ１６は、他の各構成要素と通信バス１８を介して接続されており、インターフェイス１５から入力されたデータおよび命令コードを表示メモリ１２および階調変換テーブル記憶部１３を含む記憶部に記憶し、種々の演算を行って駆動部１４を制御する。
【０１５０】
本実施の形態において、表示メモリ１２には、液晶表示パネル１１の各表示ドットあたり５ビット（３２階調）の表示データを記憶するために、１２８×２４０×５ビットの記憶領域が設けられている。
【０１５１】
階調変換テーブル記憶部１３には５ビット（３２階調）に対応した３２種類の階調コードと当該階調コードに対応して液晶表示パネル１１の各表示ドットに電圧印加する駆動レベルを示す階調出力値とが対応付けられた階調変換テーブルが設定され、記憶される。
【０１５２】
コントローラ１６は、表示メモリ１２に記憶された各表示ドットに対応した階調コードを順次読み出し、階調変換テーブル記憶部１３に記憶された階調変換テーブルを用いて当該階調コードを階調出力値に変換する。駆動部１４は、変換された階調出力値に基づいて対応する表示ドットの駆動レベルを制御し、液晶表示パネル１１に画像を表示するようになっている。
【０１５３】
インターフェイス１５に設けられたデータ入力端子Ｄ０〜Ｄ１５は、マイクロコンピュータ９から送られる表示データおよび命令コードを受け取る。さらに、インターフェイス１５には、表示データおよび命令コード等のデータの入出力を制御する制御端子Ａ０，Ｒ／Ｗ，ＣＬＫが設けられている。例えば、制御端子であるクロック端子ＣＬＫは、液晶表示ドライバ１０が表示データを取り込むタイミングを設定するものである。すなわち、液晶表示ドライバ１０は、クロック端子ＣＬＫの入力レベルが第１のレベルであるＬｏレベルから第２のレベルであるＨｉレベルに遷移した時点で表示データを取り込むように構成されている。
【０１５４】
本実施の形態において、マイクロコンピュータ９は８ビットのマイクロコンピュータである。マイクロコンピュータ９は液晶表示ドライバ１０の複数のデータ入力端子Ｄ０〜Ｄ１５に１本対１本で接続される、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７と、命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７とは別に設けられ、複数のデータ入力端子Ｄ０〜Ｄ１５のうちの６本に１本対１本で接続される、出力状態またはハイインピーダンス状態に切り替え可能な６本の表示データ出力端子Ｐ０〜Ｐ５とを備えている。なお、表示データ出力端子の数は、液晶表示ドライバ１０の仕様に合わせて決定されるべきものであり、少なくとも２本あれば本発明に含まれる。
【０１５５】
このように、液晶表示ドライバ１０は、１６本のデータ入力端子Ｄ０〜Ｄ１５を有し、これに対応して、マイクロコンピュータ９は、１６本の命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７を有するとともに６本の表示データ出力端子Ｐ０〜Ｐ５を有している。
【０１５６】
また、マイクロコンピュータ９にもデータ入出力制御用に制御端子Ａ０，Ｒ／Ｗ，ＣＬＫが割り付けられ、液晶表示ドライバ１０とのデータの入出力を制御するようになっている。
【０１５７】
さらに、マイクロコンピュータ９には、液晶表示パネル１１の表示ドットに対応し、２ビット４階調のグレースケール表示データを作成して記憶する表示イメージデータエリア（１２８×２４０×２ビットすなわち１２８×６０バイト）を有する階調表示データ記憶部１７が設けられている。階調表示データ記憶部１７は例えばＲＡＭで構成されている。この階調表示データ記憶部１７内に設けられた表示イメージデータエリアに液晶表示パネル１１に表示するイメージデータを構成する表示データ列が作成されて記憶され、マイクロコンピュータ９は、この表示データ列を順次読み出して液晶表示ドライバ１０へ繰り返し送信することで液晶表示パネル１１に動的に所定のイメージを表示するよう構成されている。
【０１５８】
マイクロコンピュータ９は、液晶表示ドライバ１０に命令コードを出力する場合、表示データ出力端子Ｐ０〜Ｐ５をハイインピーダンス状態にした上で、複数の命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７から命令コードを出力するよう構成される。ここで、表示データ出力端子Ｐ０〜Ｐ５をハイインピーダンス状態にするとは、表示データ出力端子Ｐ０〜Ｐ５を電気的に切り離した状態にすることを意味する。具体的には、例えば、表示データ出力端子Ｐ０〜Ｐ５に方向レジスタおよび出力端子が接続されているＣＭＯＳ回路において、１対の出力トランジスタが何れもオフとなる入力モードに設定することにより、対応する出力端子がフローティング状態となることにより実現される。
【０１５９】
このように表示データ出力端子Ｐ０〜Ｐ５をハイインピーダンス状態にすることにより、命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７から命令コードを出力した際に、命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７のうち表示データ出力端子Ｐ０〜Ｐ５と共通接続されている命令コード出力端子（本実施の形態においてはＣ００，Ｃ０１，Ｃ０６，Ｃ０７，Ｃ１３，Ｃ１４）から誤って表示データ出力端子Ｐ０〜Ｐ５へ電流が流れるのを防止し、ポート破壊や誤動作が生じるのを防止するとともに、表示データ出力端子Ｐ０〜Ｐ５から命令コード出力端子へ電流が流れることにより命令コード出力端子から出力される命令コードに影響を与えないようにしている。
【０１６０】
このようにして、マイクロコンピュータ９から液晶表示ドライバ１０に命令コードが送られることにより、階調変換テーブルが後述するように設定され、階調変換テーブル記憶部１３に記憶され、この階調変換テーブルに基づいてコントローラ１６により表示メモリ１２に記憶された階調出力値に応じた階調で表示を行うよう液晶表示パネル１１を駆動する制御が行われる。
【０１６１】
図１１Ａ〜図１１Ｃは図１０に示される画像表示装置のマイクロコンピュータの階調表示データ記憶部および液晶表示ドライバの表示メモリにそれぞれ記憶される表示データ列、液晶表示パネルの各ドットを駆動する階調出力値の例の例を示す図である。図１１Ａはマイクロコンピュータの階調表示データ記憶部に記憶される表示データ列（２ビット／表示ドット）の例を示す図であり、図１１Ｂは液晶表示ドライバの表示メモリに記憶される表示データ列（５ビット／表示ドット）の例を示す図であり、図１１Ｃは図１１Ｂの表示データ列に対応する階調出力値の例を示す図である。
【０１６２】
図１１Ａに示されるように、マイクロコンピュータ９において、階調表示データ記憶部１７の表示イメージデータエリアには、各表示ドットに対応する表示データが２ビット（４階調グレースケール）のデータとして記憶されている。液晶表示ドライバ１０のコントローラ１６は、このような２ビットの表示データをビット拡張処理することによって５ビットの多階調表示データ（階調コード）に変換し、図１１Ｂに示されるように、液晶表示ドライバ１０の表示メモリ１２に記憶させる。
【０１６３】
さらに液晶表示ドライバ１０のコントローラ１６は、階調変換テーブル記憶部１３のデータをもとに図１１Ｂの階調コードに対応した液晶表示パネル１１に対応したドットを図１１Ｃに示されるような階調出力値で駆動する。
【０１６４】
このために、液晶表示ドライバ１０に表示データを出力する場合、複数の命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７のうち対応するデータ入力端子Ｄ０〜Ｄ１５に表示データ出力端子Ｐ０〜Ｐ５が共通接続されている命令コード出力端子Ｃ００，Ｃ０１，Ｃ０６，Ｃ０７，Ｃ１３，Ｃ１４をハイインピーダンス状態にした上で、表示データ出力端子Ｐ０〜Ｐ５から表示データ（２ビット×３）を６ビットずつ（６本の表示データ出力端子Ｐ０〜Ｐ５から同時に２ビット／セグメントを３セグメント分ずつ）順次出力するとともに、複数の命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７のうち表示データ出力端子Ｐ０〜Ｐ５と共通接続されていない命令コード出力端子Ｃ０２〜Ｃ０５，Ｃ１０〜Ｃ１２，Ｃ１５〜Ｃ１７から予め定められた固定値（本実施の形態においてはすべて０）を出力するよう構成されている。
【０１６５】
そして、コントローラ１６は、表示データ出力端子Ｐ０〜Ｐ５からの表示データ（２ビット×３）と共通接続されていない命令コード出力端子Ｃ０２〜Ｃ０５，Ｃ１０〜Ｃ１２，Ｃ１５〜Ｃ１７からの固定値（本実施の形態においてはすべて０）とに基づいて５ビットの階調コードを生成するよう構成されている。
【０１６６】
図１２は図１０に示される画像表示装置における液晶表示ドライバのデータ入力端子の割り付け例を示す図である。図１２に示されるように、本実施の形態においては、複数のデータ入力端子Ｄ０〜Ｄ１５を３つのセグメントＳＥＧ（ｎ），ＳＥＧ（ｎ＋１），ＳＥＧ（ｎ＋２）に対応させ、マイクロコンピュータ９の表示データ出力端子Ｐ０〜Ｐ５から出力される表示データは各セグメントごとのデータ入力端子Ｄ０〜Ｄ４，Ｄ６〜Ｄ１０，Ｄ１１〜Ｄ１５がビット拡張後の５ビットのうちの２ビットずつに割り付けられる。具体的には、データ入力端子Ｄ０〜Ｄ４に入力されるデータは、順にセグメントＳＥＧ（ｎ＋２）の０ビット目〜４ビット目を表わし、データ入力端子Ｄ６〜Ｄ１０に入力されるデータは、順にセグメントＳＥＧ（ｎ＋１）の０ビット目〜４ビット目を表わし、データ入力端子Ｄ１１〜Ｄ１５に入力されるデータは、順にセグメントＳＥＧ（ｎ）の０ビット目〜４ビット目を表わすように構成されている。
【０１６７】
なお、データ入力端子Ｄ０〜Ｄ１５のうちの１つのデータ入力端子Ｄ５は、１６本のデータ入力端子に対して５ビットのデータを３ドット分（計１５ビット）割り当てる結果、余った入力端子であり使用されない（本実施の形態においては固定値０が入力されるが使用されない）。
【０１６８】
なお、表示データの各セグメントに対応した出力端子Ｐ０〜Ｐ１、Ｐ２〜Ｐ３、Ｐ４〜Ｐ５が複数のデータ入力端子Ｄ０〜Ｄ１５のセグメントＳＥＧ（ｎ），ＳＥＧ（ｎ＋１），ＳＥＧ（ｎ＋２）に対応した端子にそれぞれ接続される限りにおいて、データ入力端子Ｄ０〜Ｄ１５のうちのデータ入力端子Ｄ５以外の１５本のどの入力端子を使用してもよいし、割り付け方も上記に限られず、種々好適に設定可能である。
【０１６９】
前述の通り、データ入力端子Ｄ１１〜Ｄ１２，Ｄ６〜Ｄ７，Ｄ０〜Ｄ１には、表示データ出力端子Ｐ０〜Ｐ１、Ｐ２〜Ｐ３、Ｐ４〜Ｐ５が接続されており、６本の前記表示データ出力端子Ｐ０〜Ｐ５から表示データを６ビット（２ビット×３セグメント）ごとに出力することにより、当該表示データがデータ入力端子Ｄ１１〜Ｄ１２，Ｄ６〜Ｄ７，Ｄ０〜Ｄ１に入力されるとともに、他のデータ入力端子Ｄ１３〜Ｄ１５，Ｄ８〜Ｄ１０，Ｄ２〜Ｄ５には、固定値０が入力される。従って、液晶表示ドライバ１０に入力されるデータのうち各セグメントの０ビット目および１ビット目のみが変化し（図１２において※で示すビットのみが変化し）、その他のビットは固定値（０）となる。
【０１７０】
このようにして、液晶表示ドライバ１０のコントローラ１６は、データ入力端子Ｄ０〜Ｄ１５に入力されるデータから上記割り付けに応じてセグメントごとにデータを取り込むことにより、６本の表示データ出力端子Ｐ０〜Ｐ５から送られる６ビット（２ビット×３セグメント）の表示データから、２ビットの表示データと３ビットの固定値とで構成される５ビットの諧調コードを表示ドット３つ分（３セグメント分）作成する。５ビットに変換された表示データ（階調コード）は、図１１Ｂに示されるように、表示メモリ１２に記憶される。
【０１７１】
図１３は図１０に示される画像表示装置における液晶表示ドライバ１０の階調変換テーブル記憶部１３の一設定例を示す図である。
【０１７２】
図１３に示されるように、５ビットの階調コードは、２５＝３２種類のコードを表し得る。そして、階調変換テーブル記憶部１３には、この３２種類のコードに対し、５２段階の階調出力値からマイクロコンピュータ９の命令コードによって選択された値が階調変換テーブルとして設定され、記憶される。
【０１７３】
このとき、コントローラ１６は、階調変換テーブルを、記憶された階調コードのうち第１の階調出力値を示す表示データを含む階調コード（本実施の形態においては０００００ｂ）が第１の階調出力値（本実施の形態においては０／５２レベル）に対応し、記憶された階調コードのうち第２の階調出力を示す表示データを含む階調コード（本実施の形態においては００００１ｂ）が第２の階調出力値（２２／５２レベル）に対応し、記憶された階調コードのうち第３の階調出力を示す表示データを含む階調コード（本実施の形態においては０００１０ｂ）が第２の階調出力値（３０／５２レベル）に対応し、記憶された階調コードのうち第４の階調出力を示す表示データを含む階調コード（本実施の形態においては０００１１ｂ）が第２の階調出力値（５２／５２レベル）に対応するように設定する。
【０１７４】
この設定された階調出力値によって図１１Ｂに示された表示メモリ１２の階調コードが階調出力値に変換され、図１１Ｃに示された階調出力値で液晶表示パネル１１が駆動され、液晶表示パネル１１に２ビット４階調のグレースケールイメージが表示される。
【０１７５】
上述の通り、液晶表示ドライバ１０に入力されるデータのうち各セグメントの０ビット目と１ビット目のみが変化し（００ｂ〜１１ｂの値をとり）、その他のビットは固定値（０）となるため、生成される階調コードは、０００００ｂ〜０００１１ｂの何れかとなり（図１３において※で示す階調コードのみが生成され）、他の階調コードは原則として生成されることはない。従って、０００００ｂ〜０００１１ｂにそれぞれ対応した階調出力値を設定することで、もとの２ビット４階調の表示データに基づいた４階調のグレースケール表示が可能となる。ただし、ノイズなどの影響により、他の階調コードが誤って生成される可能性もあるため、他の階調コード（エラー発生時用の階調コード）も液晶表示パネル１１に表示される画像に影響がないような階調出力値に対応付けられている。
【０１７６】
本実施の形態においては、第１の階調出力値（暗表示）から第４の階調出力値（明表示）へ順次高い出力値をセットすることにより階調の表示を可能としている。しかも、本実施の形態における階調変換テーブルは、第１の階調出力値が最小値である０／５２レベル（黒表示）に設定され、第４の階調出力値が最大値である５２／５２レベル（白表示）に設定されているため、液晶表示パネル１１に表示される画像のコントラストを最大にし、さらに第２、第３の階調出力値を数値的に均等に設定するのではなく液晶表示パネルの特性に合わせ視覚的に均等になるよう階調出力値を設定しているので見易い表示とすることができる。
【０１７７】
なお、本実施の形態においては、もとの表示データが００ｂのときに第１の階調出力値（すなわち暗表示）となり、もとの表示データが１１ｂのときに第４の階調出力値（すなわち明表示）となるように設定されているが、もとの表示データが００ｂのときに第４の階調出力値（すなわち明表示）となり、もとの表示データが１１のときに第１の階調出力値（すなわち暗表示）となり、それにあわせて０１ｂのとき第３の階調出力値、１０ｂのとき第２の階調出力値となるように設定されてもよい。また第２、第３の階調出力値の設定について視覚的に均等としているが、用途によっては合えて不均等に設定したり、設定方法についてもコントラスト値等の指標であわせてもよい。
【０１７８】
コントローラ１６は、表示メモリ１２に記憶された階調コードを読み出し、階調変換テーブル記憶部１３に記憶された階調変換テーブルを用いて階調コードを階調出力値に変換し、変換された階調出力値に応じた階調で表示を行うよう液晶表示パネル１１を駆動する。
【０１７９】
上記構成によれば、液晶表示ドライバ１０の複数のデータ入力端子Ｄ０〜Ｄ１５に、マイクロコンピュータ９の表示データ出力端子Ｐ０〜Ｐ５から液晶表示ドライバ１０の（２ビット×３セグメント）の表示データが送られるとともにマイクロコンピュータ９の表示データ出力端子Ｐ０〜Ｐ５と共通接続されていない複数の命令コード出力端子Ｃ０２〜Ｃ０５，Ｃ１０〜Ｃ１２，Ｃ１５〜Ｃ１７から予め定められた固定値が送られることにより、これを受け取った液晶表示ドライバ１０は、階調コードのうちの少なくとも２ビットに表示データ出力端子Ｐ０〜Ｐ５から出力された表示データを割り当て、その他のビットに固定値を割り当てることにより、液晶表示ドライバ１０が処理可能な所定の３以上のビット数（５ビット）を有する多階調表示データとしての階調コードを容易かつ短時間で作成することができる。従って、複数ビットに対応する階調数を有する多階調表示データに基づいて駆動する汎用の液晶表示ドライバ１０を用いて、低階調（２ビット４階調）の表示データに応じた４階調グレースケールの表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。これにより、液晶表示ドライバ１０の表示メモリ１２に記憶される表示データ列は１２８×２４０×５ビットであるのに対し、マイクロコンピュータ９の階調表示データ記憶部１７に記憶される表示データ列は必要最小限の例えば２ビット４階調の場合は２／５の１２８×２４０×２ビット（１２８×６０バイト）のデータ量ですむため、機器のリモコンや操作部に用いられ、モード切替処理、ブザー発生処理、音声処理、通信処理等を行うための従前のマイクロコンピュータで十分に迅速な処理を行わせることができる。
【０１８０】
また、本実施の形態においては、１６ビットの出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７を有するマイクロコンピュータ９から表示ドット３つ分に対応する６ビットの表示データを同時に出力し、各表示ドットに対応する３つの階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。
【０１８１】
なお、本実施の形態において、生成される階調コード以外の階調コード（エラー発生時用の階調コード）は、誤りのない状態で変化し得るビット（本実施の形態においては０ビット目および１ビット目）に応じた階調出力値に対応付けられている。すなわち、０ビット目、１ビット目が００ｂであれば階調出力値は０／５２レベルに対応付けられ、０ビット目、１ビット目が０１ｂであれば階調出力値は２２／５２レベルに対応付けられ、０ビット目、１ビット目が１０ｂであれば階調出力値は３０／５２レベルに対応付けられ、０ビット目、１ビット目が１１ｂであれば階調出力値は５２／５２レベルに対応付けられる。
【０１８２】
ただし、本発明はこれに限られず、例えば生成される階調コード以外に設定する階調出力値については全て５２／５２レベルにしたり、すべて０／５２レベルにしたり、用途により最適と思われるレベルに対応付けてもよい。
【０１８３】
また、２ビットの表示データの値が００ｂ（データ最小）の場合に対応する階調出力値が第１の階調出力値であり、２ビットの表示データの値が１１ｂ（データ最大）の場合に対応する階調出力値が第４の階調出力値である場合、第１の階調出力値は、第４の階調出力値より大きくてもよいし小さくてもよい。すなわち、２ビットの表示データの値００ｂに対応する第１の階調出力値が２ビットの表示データの値１１ｂに対応する第４の階調出力値より大きい場合、表示データ値の大きい文字等の画像より周囲が明るく表示される反転表示（ネガ表示）となり、２ビットの表示データの値００ｂに対応する第１の階調出力値が２ビットの表示データの値１１ｂに対応する第４の階調出力値より小さい場合、表示データ値の大きい文字等の画像より周囲が暗く表示される非反転表示（ポジ表示）となる。当然のことながら一般的には第２、第３の階調出力値は第１、第４の階調出力値の大小関係に準じて設定されるが、特殊効果を目的に第１〜第４の階調出力値の大小関係をランダムに設定することもできる。
【０１８４】
また、マイクロコンピュータ９の命令コード出力端子Ｃ０２〜Ｃ０５，Ｃ１０〜Ｃ１２，Ｃ１５〜Ｃ１７から出力される固定値は、すべて０でもよいし、すべて１でもよい。また、セグメントごとに予め定められたパターンであれば、０と１とが両方含まれていてもよい。例えば命令コード出力端子Ｃ０３，Ｃ１１，Ｃ１６の固定値を０とし、命令コード出力端子Ｃ０２，Ｃ０４，Ｃ１０，Ｃ１２、Ｃ１５，Ｃ１７の固定値を１とした場合、階調コード１０１００ｂを第１の階調出力値（０／５２レベル）に対応付け、階調コード１０１０１ｂを第１の階調出力値（２２／５２レベル）に対応付け、階調コード１０１１０ｂを第１の階調出力値（３０／５２レベル）に対応付け、階調コード１０１１１ｂを第４の階調出力値（５２／５２レベル）に対応付けることで実現可能である。
【０１８５】
本実施の形態において、マイクロコンピュータ９は、表示データ出力端子Ｐ０〜Ｐ５を含む８本の出力端子Ｐ０〜Ｐ７を備え、８本の出力端子Ｐ０〜Ｐ７のうち表示データ出力端子Ｐ０〜Ｐ５以外の出力端子Ｐ６〜Ｐ７はデータが何れにも入力されない非接続状態となっている。
【０１８６】
さらに、マイクロコンピュータ９は、階調表示データ記憶部１７の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から８ビットの表示データをそのうちの下位の６ビットの表示データが表示データ出力端子Ｐ０〜Ｐ５から出力されるように８本の出力端子Ｐ０〜Ｐ７に割り当てて表示データを出力し、次回の出力時において、表示データ出力端子Ｐ０〜Ｐ５から出力された表示データを除いた表示データ列を、当該表示データ列のうち下位から６ビットの表示データが表示データ出力端子Ｐ０〜Ｐ５から出力されるように再度割り当てるよう構成される。
【０１８７】
以下に、本実施の形態における画像表示装置において、マイクロコンピュータ９が階調表示データ記憶部１７内の表示イメージデータエリアに記憶された表示データを送信する手順について説明する。なお、本実施の形態における説明ではマイクロコンピュータ９と液晶表示ドライバ１０との間のデータの送受信に関する制御についての詳細な説明や階調変換テーブルの設定に関する詳細な説明については公知の技術であり、本発明と直接関係しないため省略する。
【０１８８】
図１４は図１０に示される画像表示装置における表示データ出力処理を示すフローチャートである。まず、マイクロコンピュータ９は、階調表示データ記憶部１７の表示イメージデータエリアに記憶されている２ビット４階調グレースケールの表示データ列の先頭アドレスをポインタｐ＿ａｄｒとして記憶する（ステップＳ１）。続いて、マイクロコンピュータ９は、制御端子であるクロック端子ＣＬＫの出力レベルをＬｏレベルにする（ステップＳ２）。
【０１８９】
マイクロコンピュータ９は、出力端子Ｐ０〜Ｐ７の出力を０にした上で、出力端子Ｐ０〜Ｐ７を出力状態に設定する。次に命令コード出力端子Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７の出力を０にした上で、そのうちの命令コード出力端子Ｃ１３，Ｃ１４，Ｃ０６，Ｃ０７，Ｃ００，Ｃ０１をハイインピーダンス状態（入力状態）に設定し、その他の命令コード出力端子Ｃ１５〜Ｃ１７，Ｃ１０〜Ｃ１２，Ｃ０２〜Ｃ０５を出力状態に設定する（ステップＳ３）。
【０１９０】
次に、マイクロコンピュータ９は、ポインタｐ＿ａｄｒとして記憶された先頭アドレスを読み出し、この先頭アドレスから３バイト分の表示データ列を読み出し、１バイトずつ送信バッファＳｂｕｆ１，Ｓｂｕｆ２，Ｓｂｕｆ３へ一時記憶する（ステップＳ４）。
【０１９１】
そして、マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＬｏレベルに保持したまま、１バイト目の送信バッファＳｂｕｆ１を送信データＳｄａｔａに設定する。マイクロコンピュータ９は、この送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。その後、マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０は、出力端子Ｐ０〜Ｐ７のうち液晶表示ドライバのデータ入力端子Ｄ０，Ｄ１，Ｄ６，Ｄ７，Ｄ１１，Ｄ１２に接続された表示データ出力端子Ｐ０〜Ｐ５から出力される表示ドット３つ分（６ビット）の表示データを取り込む（ステップＳ５）。液晶表示ドライバ１０は、上述のように表示ドット３つ分の表示データから３つの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。
【０１９２】
その後、マイクロコンピュータ９は、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを６ビット分右シフトさせる。ここで、右シフトとは、送信データＳｄａｔａを下位ビット側へシフトすることにより、ステップＳ５で表示データ出力端子Ｐ０〜Ｐ５から出力された表示データを除いた表示データを送信データＳｄａｔａの最下位ビットまで移動することを意味する。その上で、空いたＳｄａｔａの上位６ビットに次のデータをセットするため、２バイト目の送信バッファＳｂｕｆ２の表示データを２ビット左シフトし、送信データＳｄａｔａとＯＲを取って結果を送信データＳｄａｔａにセットする。シフト処理をした時点でＳｄａｔａの上位６ビット、送信バッファＳｂｕｆ２を２ビット左シフトした値は下位２ビットは０となっているので、Ｓｄａｔａには１回目の送信の残り２ビットが下位に、次のデータ６ビットが上位にセットされた状態になる。マイクロコンピュータ９は、新たに設定された送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。その後、マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０は、出力端子Ｐ０〜Ｐ７のうち液晶表示ドライバのデータ入力端子Ｄ０，Ｄ１，Ｄ６，Ｄ７，Ｄ１１，Ｄ１２に接続された表示データ出力端子Ｐ０〜Ｐ５から出力される次の表示ドット３つ分（６ビット）の表示データを取り込む（ステップＳ６）。このとき、液晶表示ドライバ１０は、表示データから生成された階調コードを表示メモリ１２に記憶させる際、アドレスを表示ドット３つ分シフトさせた上で記憶する。
【０１９３】
次に、マイクロコンピュータ９は、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、２バイト目の送信バッファＳｂｕｆ２を４ビット分右シフトしたデータと３バイト目の送信バッファＳｂｕｆ３を６ビット分左シフトしたデータのＯＲを送信データＳｄａｔａに設定することで送信データＳｄａｔａの下位６ビットに次の送信データが準備される。そして、マイクロコンピュータ９はこの送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０は、表示データ出力端子Ｐ０〜Ｐ５から出力される次の表示ドット３つ分（３ビット）の表示データを取り込むこととなる（ステップＳ７）。このときも、液晶表示ドライバ１０は、表示データから生成された階調コードを表示メモリ１２に記憶させる際、アドレスを表示ドット３つ分シフトさせた上で記憶する。
【０１９４】
その後、マイクロコンピュータ９は、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、３バイト目の送信バッファＳｂｕｆ３を２ビット分右シフトしたデータを送信データＳｄａｔａに設定する。これで、送信バッファＳｂｕｆ１〜Ｓｂｕｆ３に読込まれた３バイト（１２ドット）分の最後の３ドット分の表示データが送信データＳｄａｔａの下位６ビットに準備されたことになる。そして、マイクロコンピュータ９はこの送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０は、表示データ出力端子Ｐ０〜Ｐ５から出力される次の表示ドット３つ分（３ビット）の表示データを取り込むこととなる（ステップＳ８）。このときも、液晶表示ドライバ１０は、表示データから生成された階調コードを表示メモリ１２に記憶させる際、アドレスを表示ドット３つ分シフトさせた上で記憶する。
【０１９５】
次に、マイクロコンピュータ９は、ポインタｐ＿ａｄｒを３バイト分ずらし、４バイト目の表示データ列の最下位ビットが先頭アドレスとなるように設定する（ステップＳ９）。
【０１９６】
次に、マイクロコンピュータ９は、送信済みの表示データがすべての表示データ数に達したか否かを判定する（ステップＳ１０）。具体的には、ポインタｐ＿ａｄｒが示すデータ数から表示データ列の先頭アドレスを差し引いた数が所定のデータ数（１２８ビット×６０バイト＝７６８０バイトの表示データを有する本実施の形態の場合、７６８０）以上となったか否かを判定する。すべての表示データ数に達していない場合（ステップＳ１０でＮｏの場合）、ステップＳ４〜Ｓ９を繰り返し、すべての表示データ数に達した場合（ステップＳ１０でＹｅｓの場合）、マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＬｏレベルにして（ステップＳ１１）、送信処理を終了する。
【０１９７】
このように、実際に液晶表示ドライバ１０に送られる表示データのビット数に拘わらず、マイクロコンピュータ９により階調表示データ記憶部１７に記憶された表示データ列から表示データが８ビット（１バイト）ずつ読み込まれ、８ビット分の表示データが８本の出力端子Ｐ０〜Ｐ７に割り当てられる。このとき、実際に液晶表示ドライバ１０に送られる表示データ以外の表示データが出力される出力端子Ｐ６〜Ｐ７は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを液晶表示ドライバ１０へ容易かつ迅速に送ることができる。
【０１９８】
さらに、本実施の形態におけるマイクロコンピュータ９は、階調表示データ記憶部１７の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から（３×ｎ）バイト（本実施の形態においてはｎ＝１）の表示データを読み出し、読み出された表示データを６ビットずつビットシフトさせながら表示データ出力端子Ｐ０〜Ｐ５から順次出力させるよう構成されている。これにより、読み出される表示データのビット数が、マイクロコンピュータ９から液晶表示ドライバ１０へ送られる表示データのビット数（６ビット）と出力端子Ｐ０〜Ｐ７から出力される表示データのビット数（８ビット）との最小公倍数の整数倍となるため、表示データの送信処理を３ビットシフト処理を３回行い４回出力することで１周期となる繰り返し態様（ステップＳ４〜Ｓ９）とすることができ、１周期ごとの終了判定（ステップＳ１０）も１／４とすることができる。従って、処理の演算量を少なくして処理時間を短縮することができる。
【０１９９】
なお、本実施の形態においては、表示データ列の下位のビットから送信するように構成されているが、これに限られず、表示データ列の上位のビットから送信するように構成されてもよい。
【０２００】
また、本実施の形態においては、表示データ出力端子Ｐ０〜Ｐ７（８本）から６ビットづつ４回単位で出力する構成について説明したが、（ｋ×３）本の表示データ出力端子を含む（ｋ×３）以上かつ８の整数倍で最小本数（ｍ×８）本の出力端子から、階調表示データ記憶部１７の表示イメージデータエリアに記憶された複数のｋビット階調のグレースケール表示データからなる表示データ列から（ｍ×８）と（ｋ×３）の最小公倍数の整数倍ビットの表示データを読み出し、読み出された表示データを（ｋ×３）ビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるようにしてもよい。この場合にも、上記と同様の効果を得ることができる。すなわち、読み出される表示データのビット数が、マイクロコンピュータ９から液晶表示ドライバ１０へ送られる表示データのビット数（ｋ×３ビット）と出力端子から出力される表示データのビット数（ｍ×８ビット）との最小公倍数の整数倍となるため、表示データの送信処理を繰り返し態様とすることができ、処理の演算量を少なくして処理時間を短縮することができる。
【０２０１】
（実施の形態２）
次に、３以上の多階調出力値に基づく表示を行うための本発明の実施の形態２に係る画像表示装置について説明する。図１５は３以上の多階調出力値に基づく表示を行うための本発明の実施の形態２における画像表示装置を示す概略回路図である。本実施の形態において実施の形態１と同様の構成については同じ符号を付し、説明を省略する。
【０２０２】
本実施の形態が上記実施の形態１と異なる点は、マイクロコンピュータ９ｂが、８本の命令コード出力端子Ｃ００〜Ｃ０７を有するとともに４本の表示データ出力端子Ｐ０〜Ｐ３を有し、当該４本の表示データ出力端子Ｐ０〜Ｐ３から表示データを４ビットずつ出力し、コントローラ１６は、４本の表示データ出力端子Ｐ０〜Ｐ３から４ビットの表示データが連続して２回分送られることによる８ビットの表示データから、２ビットの表示データと３ビットの固定値とで構成される５ビットの階調コードを表示ドット２つ分作成し、異なる回に異なる表示データ出力端子Ｐ０〜Ｐ３から送られた４ビットの表示データと１ビットの固定値とで構成される５ビットの諧調コードを表示ドット１つ分作成するよう構成されていることである。
【０２０３】
これに対応して、液晶表示ドライバ１０ｂのインターフェイス１５ｂは命令コードや表示データを取り込む８本のデータ入力端子Ｄ０〜Ｄ７を有している。インターフェイス１５ｂには、実施の形態１と同様に、データの入出力を制御する制御端子Ａ０，Ｒ／Ｗ，ＣＬＫも設けられている。すなわち、本実施の形態においては、実施の形態１における液晶表示ドライバ１０ｂ（１６ビットモード）を８ビットモードに切り替えることにより液晶表示ドライバ１０ｂを構成することが可能である。
【０２０４】
本実施の形態においては、データ入力端子Ｄ６，Ｄ７に表示データ出力端子Ｐ０，Ｐ１が、さらにデータ入力端子Ｄ１，Ｄ２に表示データ出力端子Ｐ２，Ｐ３が接続されている。すなわち、命令コード出力端子Ｃ０６，Ｃ０７が表示データ出力端子Ｐ０，Ｐ１と共通接続され、さらに命令コード出力端子Ｃ０１，Ｃ０２に表示データ出力端子Ｐ２，Ｐ３と共通接続されている。
【０２０５】
図１６Ａは図１５に示される画像表示装置のマイクロコンピュータの階調表示データ記憶部に記憶される表示データ列の例を示す図であり、図１６Ｂは図１５に示される画像表示装置の液晶表示ドライバの表示メモリに記憶される表示データ列の例を示す図であり、図１６Ｃは図１５に示される液晶表示パネルの各ドットを駆動する階調出力値の例を示す図である。また図１７は図１５に示される画像表示装置における液晶表示ドライバ１０ｂのデータ端子の割り付け例を示す図である。
【０２０６】
図１７に示されるように、本実施の形態においては、複数のデータ入力端子Ｄ０〜Ｄ７から表示データを連続して２回取り込むことにより、当該２回分の表示データ（１６ビット）を３つのセグメントＳＥＧ（ｎ），ＳＥＧ（ｎ＋１），ＳＥＧ（ｎ＋２）に対応させ、各セグメントごとのデータ入力端子Ｄ０〜Ｄ７が連続する２回のデータ取り込みにおいてそれぞれビット拡張後の５ビットのうちの２ビットまたは４ビットずつに割り付けられる。具体的には、第１回のデータ取り込みにおけるデータ入力端子Ｄ７〜Ｄ３に入力されるデータは、順にセグメントＳＥＧ（ｎ）の４ビット目〜０ビット目を表わし、第１回目のデータ取り込みにおけるデータ入力端子Ｄ２〜Ｄ０および第２回目のデータ取り込みにおけるデータ入力端子Ｄ７〜Ｄ６は、順にセグメントＳＥＧ（ｎ＋１）の４ビット目〜０ビット目を表わし、第２回目の割り付けにおけるデータ入力端子Ｄ４〜Ｄ０に入力されるデータは、順にセグメントＳＥＧ（ｎ＋２）の４ビット目〜０ビット目を表わすように構成されている。なお、データ入力端子Ｄ０〜Ｄ７のうちの第２回目のデータ取り込みにおけるデータ入力端子Ｄ５は、実施の形態１と同様に余った入力端子であり使用されない。なお、本実施の形態においても割り付け方は上記に限られず、種々好適に設定可能である。
【０２０７】
前述の通り、データ入力端子Ｄ６，Ｄ７には、表示データ出力端子Ｐ０，Ｐ１が接続され、さらにデータ入力端子Ｄ１，Ｄ２に表示データ出力端子Ｐ２，Ｐ３が接続されている。４本の前記表示データ出力端子Ｐ０〜Ｐ３から表示データを４ビットごとに出力することにより、当該表示データがデータ入力端子Ｄ６，Ｄ７およびＤ１，Ｄ２に入力されるとともに、他のデータ入力端子Ｄ０，Ｄ３〜Ｄ５には、固定値０が入力される。従って、液晶表示ドライバ１０ｂに入力されるデータのうち第１のセグメントＳＥＧ（ｎ）のビット３、ビット４、第２のセグメントＳＥＧ（ｎ＋１）のビット３、ビット４およびビット０、ビット１、第３のセグメントＳＥＧ（ｎ＋２）のビット１、ビット２のみが変化し（図１７において※で示すビットのみ）、その他のビットは固定値（０）となる。
【０２０８】
このようにして、液晶表示ドライバ１０ｂのコントローラ１６は、データ入力端子Ｄ０〜Ｄ７に入力されるデータから上記割り付けに応じてセグメントごとにデータを取り込むことにより、４本の表示データ出力端子Ｐ０〜Ｐ３から２回に分けて送られる８ビット（ただし、後述するように、そのうちの４ビットは同じ表示データ）の表示データから、２ビットの表示データと３ビットの固定値とで構成される５ビットの階調コードを表示ドット２つ分作成し、異なる回に異なる表示データ出力端子Ｐ０〜Ｐ３から送られた４ビットの表示データと１ビットの固定値とで構成される５ビットの諧調コードを表示ドット１つ分作成することにより、階調コードを合計３セグメント分作成する。本実施の形態においては、５ビットに変換された多階調表示データ（階調コード）は、図１６Ｂに示されるように、表示メモリ１２に記憶される。
【０２０９】
図１８は図１５に示される画像表示装置における液晶表示ドライバの階調変換テーブルの一設定例を示す図である。
【０２１０】
図１８に示されるように、本実施の形態における階調変換テーブルは、記憶された階調コードのうち第１の階調出力値を示す表示データを含む階調コード（本実施の形態においては０００００ｂ）が第１の階調出力値（本実施の形態においては０／５２レベル）に対応し、記憶された階調コードのうち第２の階調出力を示す表示データを含む階調コード（本実施の形態においては０００１０ｂ、０１０００ｂ、０１００１ｂ）が第２の階調出力値（２２／５２レベル）に対応し、記憶された階調コードのうち第３の階調出力を示す表示データを含む階調コード（本実施の形態においては００１００ｂ、１００００ｂ、１００１０ｂ）が第３の階調出力値（３０／５２レベル）に対応し、記憶された階調コードのうち第４の階調出力を示す表示データを含む階調コード（本実施の形態においては００１１０ｂ、１１０００ｂ、１１０１１ｂ）が第４の階調出力値（５２／５２レベル）に対応するように設定される。
【０２１１】
上述の通り、液晶表示ドライバ１０ｂに入力されるデータのうち第１のセグメントＳＥＧ（ｎ）のビット３、ビット４、第２のセグメントＳＥＧ（ｎ＋１）のビット０、ビット１およびビット３、ビット４、第３のセグメントＳＥＧ（ｎ＋２）のビット１、ビット２のみが変化し（０または１をとり）、その他のビットは固定値（０）となるとともに、連続する２回のデータ送信のうちの２回目（後半）のデータ送信時には後述するように表示データ列を１回目のデータ送信時に対して２ビット分だけ右シフトするため、第２のセグメントＳＥＧ（ｎ＋１）のビット０、ビット１とビット３、ビット４とは同じ値となる。従って、生成される階調コードは、０００００ｂ、０００１０ｂ、００１００ｂ、００１１０ｂ、０１０００ｂ、０１００１ｂ、１００００ｂ、１００１０ｂ、１１０００ｂまたは１１０１１ｂの何れかとなり（図１８において※で示す階調コードのみが生成され）、他の階調コードは原則として生成されることはない。従って、０００００ｂを第１の階調出力値に対応付け、０００１０ｂ、０１０００ｂおよび０１００１ｂを第２の階調出力値に対応付け、００１００ｂ、１００００ｂおよび１００１０ｂを第３の階調出力値に対応付け、００１１０ｂ、１１０００ｂおよび１１０１１ｂを第４の階調出力値に対応付けることで、もとの２ビットの表示データに基づいた２ビット４階調グレースケール表示が可能となる。ただし、ノイズなどの影響により、他の階調コードが誤って生成される可能性もあるため、他の階調コード（エラー発生時用の階調コード）も液晶表示パネル１１に表示される画像に影響がないような階調出力値に対応付けられている。
【０２１２】
本実施の形態においては、第１の階調出力値（暗表示）から第４の階調出力値（明表示）へ順次高い出力値とすることにより４階調の表示を可能としている。しかも、本実施の形態における階調変換テーブルは、第１の階調出力値が最小値である０／５２レベル（黒表示）に設定され、第４の階調出力値が最大値である５２／５２レベル（白表示）に設定されているため、液晶表示パネル１１に表示される画像のコントラストを最大にし、見易い表示とすることができる。なお、本実施の形態においては、もとの表示データが００ｂのときに第１の階調出力値（すなわち明表示）となり、もとの表示データが０１ｂのときに第２の階調出力値となり、もとの表示データが１０ｂのときに第３の階調出力値となり、もとの表示データが１１ｂのときに第４の階調出力値（すなわち暗表示）となるように設定されているが、もとの表示データが００ｂのときに第４の階調出力値（すなわち暗表示）となり、もとの表示データが０１ｂのときに第３の階調出力値となり、もとの表示データが１０ｂのときに第２の階調出力値となり、もとの表示データが１１ｂのときに第１の階調出力値（すなわち明表示）となるように設定されてもよい。
【０２１３】
上記構成によれば、マイクロコンピュータ９ｂの出力端子（命令コード出力端子）の数に余裕が無い場合においても、表示ドット３つ分に対応する３ビットの表示データに基づいて各表示ドットに対応する３つの階調コードを２回のデータ送信で作成することができるため、単純な処理でしかもデータ送信時間をより短縮しつつ様々な機器の表示装置に適用することができる。
【０２１４】
また、マイクロコンピュータ９ｂの命令コード出力端子Ｃ００，Ｃ０３〜Ｃ０５から出力される固定値は、すべて０でもよいし、すべて１でもよい。また、セグメントごとに予め定められた排他的パターンであれば、０と１とが両方含まれていてもよい。
【０２１５】
本実施の形態において、マイクロコンピュータ９ｂは、表示データ出力端子Ｐ０〜Ｐ３を含む８本の出力端子Ｐ０〜Ｐ７を備え、８本の出力端子Ｐ０〜Ｐ７のうち表示データ出力端子Ｐ０〜Ｐ３以外の出力端子Ｐ４〜Ｐ７はデータが何れにも入力されない非接続状態となっている。
【０２１６】
さらに、マイクロコンピュータ９ｂは、連続する２回の出力のうちの１回目の出力時に、階調表示データ記憶部１７の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から８ビットの表示データをそのうちの下位の４ビットの表示データが表示データ出力端子Ｐ０〜Ｐ３から出力されるように８本の出力端子Ｐ０〜Ｐ７に割り当てて表示データを出力し、２回目の出力時において、１回目の出力時に表示データ出力端子Ｐ０〜Ｐ３から出力された表示データのうち下位２ビットの表示データを除いた表示データ列を、当該表示データ列のうち下位から４ビットの表示データが表示データ出力端子Ｐ０〜Ｐ３から出力されるように再度割り当てて表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に表示データ出力端子Ｐ０〜Ｐ３から出力された表示データを除いた表示データ列を、前記表示データ列のうち下位から４ビットの表示データが表示データ出力端子から出力されるように再度割り当てるよう構成される。
【０２１７】
以下に、本実施の形態における画像表示装置において、マイクロコンピュータ９ｂが階調表示データ記憶部１７内の表示イメージデータエリアに記憶された表示データを送信する手段について説明する。
【０２１８】
図１９は図１５に示される画像表示装置における表示データ出力処理を示すフローチャートである。まず、マイクロコンピュータ９ｂは、階調表示データ記憶部１７の表示イメージデータエリアに記憶されている２ビット４階調グレースケール表示値の表示データ列の先頭アドレスをポインタｐ＿ａｄｒとして記憶する（ステップＳ１Ｂ）。続いて、マイクロコンピュータ９ｂは、制御端子であるクロック端子ＣＬＫの出力レベルをＬｏレベルにする（ステップＳ２Ｂ）。
【０２１９】
マイクロコンピュータ９ｂは、出力端子Ｐ０〜Ｐ７の出力を０にした上で、出力端子Ｐ０〜Ｐ７を出力状態に設定する。次に命令コード出力端子Ｃ０〜Ｃ７の出力を０にした上で、そのうちの命令コード出力端子Ｃ０１，Ｃ０２，Ｃ０６，Ｃ０７をハイインピーダンス状態（入力状態）に設定し、その他の命令コード出力端子Ｃ０１，Ｃ３〜Ｃ５を出力状態に設定する（ステップＳ３Ｂ）。
【０２２０】
次に、マイクロコンピュータ９ｂは、ポインタｐ＿ａｄｒとして記憶された先頭アドレスを読み出し、この先頭アドレスから３バイト分の表示データ列を読み出し、１バイトずつ送信バッファＳｂｕｆ１，Ｓｂｕｆ２，Ｓｂｕｆ３へ一時記憶する（ステップＳ４Ｂ）。そして、マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＬｏレベルに保持したまま、１バイト目の送信バッファＳｂｕｆ１を送信データＳｄａｔａに設定する。マイクロコンピュータ９ｂは、この送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。その後、マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０ｂは、出力端子Ｐ０〜Ｐ７のうち液晶表示ドライバのデータ入力端子Ｄ１，Ｄ２，Ｄ６，Ｄ７に接続された表示データ出力端子Ｐ０〜Ｐ３から出力される表示ドット２つ分（４ビット）の表示データを取り込み、第１回割り付けを行う（ステップＳ５Ｂ）。
【０２２１】
その後、マイクロコンピュータ９ｂは、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを２ビット分右シフト（下位ビット側へシフト）させる。その上で、マイクロコンピュータ９ｂは、新たに設定された送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。送信データＳｄａｔａは２ビット分表示データが少なくなっているので、出力端子Ｐ６，Ｐ７には０が出力されるがそもそも出力端子Ｐ６，Ｐ７は非接続状態であるため問題ない。また、ステップＳ５Ｂで送信済みの表示データのうち上位の表示データが再送されることとなるため、第２のセグメントＳＥＧ（ｎ＋１）のビット３、ビット４およびビット０、ビット１に割り付けられる表示データは同じ値となる。マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０ｂは、出力端子Ｐ０〜Ｐ７のうちデータ入力端子Ｄ１，Ｄ２，Ｄ６，Ｄ７に接続された表示データ出力端子Ｐ０〜Ｐ３から出力される表示ドット２つ分（４ビット）の表示データを取り込み、第２回割り付けを行う（ステップＳ６Ｂ）。液晶表示ドライバ１０ｂは、上述のように第１回割り付けおよび第２回割り付けに基づいて表示ドット３つ分の表示データ（そのうちの１つは第１回と第２回とで重複している表示データ）から３つの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。
【０２２２】
次に、マイクロコンピュータ９ｂは、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを４ビット分右シフトさせる。この状態でＳｄａｔａには２ビットしかデータは残っていないため、次のデータとしてＳｂｕｆ２のデータを２ビット左シフトした値とＯＲを取る。その上で、マイクロコンピュータ９ｂは、新たに設定された送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。次にマイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０ｂは、出力端子Ｐ０〜Ｐ７のうちデータ入力端子Ｄ１，Ｄ２，Ｄ６，Ｄ７に接続された表示データ出力端子Ｐ０〜Ｐ３から出力される表示ドット２つ分（４ビット）の表示データを取り込み、第１回割り付けを行う（ステップＳ７Ｂ）。
【０２２３】
その後、ステップＳ６Ｂと同様にして、マイクロコンピュータ９ｂは、送信データＳｄａｔａに設定されている表示データを２ビット分右シフトさせて、液晶表示ドライバ１０ｂへ表示データ出力端子Ｐ０〜Ｐ３から出力される表示ドット２つ分（２ビット）の表示データを送り、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、第２回割り付けを行わせる（ステップＳ８Ｂ）。液晶表示ドライバ１０ｂは、第１回割り付け（ステップＳ７Ｂ）および第２回割り付け（ステップＳ８Ｂ）に基づいて表示ドット３つ分の表示データから３つの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。
【０２２４】
次に、マイクロコンピュータ９ｂは、Ｓｂｕｆ２のデータを４ビット右シフトした値とＳｂｕｆ３のデータを４ビット左シフトした値のＯＲを送信データＳｄａｔａに設定する。次に、マイクロコンピュータ９ｂは、新たに設定された送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力し、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させる。このことにより液晶表示ドライバ１０ｂへ表示データ出力端子Ｐ０〜Ｐ３から表示ドット２つ分（４ビット）の表示データを送り、第１回割り付けを行わせる（ステップＳ９Ｂ）。
【０２２５】
その後、マイクロコンピュータ９ｂは、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａに設定されている表示データを２ビット分右シフトさせる。そして、マイクロコンピュータ９ｂはこの送信データＳｄａｔａの各表示データを出力端子Ｐ０〜Ｐ７に出力する。マイクロコンピュータ９ｂが、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０ｂは、表示データ出力端子Ｐ０〜Ｐ３から出力される表示ドット２つ分（４ビット）の表示データを取り込み、第２回割り付けを行う（ステップＳ１０Ｂ）。液晶表示ドライバ１０ｂは、第１回割り付け（ステップＳ９Ｂ）および第２回割り付け（ステップＳ１０Ｂ）に基づいて表示ドット３つ分の表示データから３つの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。
【０２２６】
その後、マイクロコンピュータ９ｂは、再びクロック端子ＣＬＫの出力レベルをＬｏレベルに遷移させるとともに、送信データＳｄａｔａにＳｂｕｆ３のデータを２ビット右シフトした値を設定し、この送信データＳｄａｔａの表示データを出力端子Ｐ０〜Ｐ７に出力する。マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、液晶表示ドライバ１０ｂは、表示データ出力端子Ｐ０〜Ｐ３から出力される表示ドット２つ分（４ビット）の表示データを取り込み、第１回割り付けを行う（ステップＳ１１Ｂ）。
【０２２７】
その後、ステップＳ６Ｂと同様にして、マイクロコンピュータ９ｂは、送信データＳｄａｔａに設定されている表示データを２ビット分右シフトさせて、液晶表示ドライバ１０ｂへ表示データ出力端子Ｐ０〜Ｐ３から出力される表示ドット２つ分（４ビット）の表示データを送り、クロック端子ＣＬＫの出力レベルをＨｉレベルに遷移させることにより、第２回割り付けを行わせる（ステップＳ１２Ｂ）。液晶表示ドライバ１０ｂは、第１回割り付け（ステップＳ１１Ｂ）および第２回割り付け（ステップＳ１２Ｂ）に基づいて表示ドット３つ分の表示データから３つの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。
【０２２８】
次に、マイクロコンピュータ９ｂは、ポインタｐ＿ａｄｒを３バイト分ずらし、４バイト目の表示データ列の最下位ビットが先頭アドレスとなるように設定する（ステップＳ１３Ｂ）。次に、マイクロコンピュータ９ｂは、実施の形態１と同様に、送信済みの表示データがすべての表示データ数に達したか否かを判定する（ステップＳ１４Ｂ）。すべての表示データ数に達していない場合（ステップＳ１４ＢでＮｏ）、ステップＳ４Ｂ〜Ｓ１３Ｂを繰り返し、すべての表示データ数に達した場合（ステップＳ１４ＢでＹｅｓ）、マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＬｏレベルにして（ステップＳ１５Ｂ）、送信処理を終了する。
【０２２９】
このように、本実施の形態においても、実際に液晶表示ドライバ１０ｂに送られる表示データのビット数に拘わらず、マイクロコンピュータ９ｂにより階調表示データ記憶部１７に記憶された表示データ列から表示データが８ビット（１バイト）ずつ読み込まれ、８ビット分の表示データが８本の出力端子Ｐ０〜Ｐ７に割り当てられる。このとき、実際に液晶表示ドライバ１０ｂに送られる表示データ以外の表示データが出力される出力端子Ｐ４〜Ｐ７は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを液晶表示ドライバ１０ｂへ容易かつ迅速に送ることができる。
【０２３０】
さらに、本実施の形態におけるマイクロコンピュータ９ｂは、階調表示データ記憶部１７の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から連続する２回の送信処理において、（３×ｎ）バイト（本実施の形態においてはｎ＝１）の表示データを読み出し、読み出された表示データを所定のビットずつビットシフトさせながら表示データ出力端子Ｐ０〜Ｐ３から順次出力させるよう構成されている。これにより、読み出される表示データのビット数が、マイクロコンピュータ９ｂから液晶表示ドライバ１０ｂへ連続する２回の間に送られる表示データのビット数（６ビット）と出力端子Ｐ０〜Ｐ７から出力される表示データのビット数（８ビット）との最小公倍数の整数倍となるため、３バイト単位の表示データ送信処理を等価的（実処理では処理を合理化するため単純なシフト処理にはなっていない）に第１回割り付けにおける４ビットシフト処理および第２回割り付けにおける２ビットシフト処理を含むビットシフト処理を８回行うことで１周期となる繰り返し態様（ステップＳ４Ｂ〜Ｓ１３Ｂ）とすることができ、１周期ごとの終了判定（ステップＳ１４Ｂ）も１／８とすることができる。従って、処理の演算量を少なくして処理時間を短縮することができる。
【０２３１】
また、本実施の形態ではデータ送信を２回（前半および後半）に分けて行うため、実施の形態１の構成に比べると２倍の時間が掛かるが、マイクロコンピュータ９ｂに必要な命令コード出力端子の数が実施の形態１に比べ半分となるので、他の機能に入出力端子が用いられ、命令コード出力端子に１６本も取れない場合、または他の機能における演算量が少なく処理時間に余裕がある場合には、本実施の形態のような構成とすることで、端子数の少ないより安価なマイクロコンピュータを使用することができる。
【０２３２】
以上、３以上の多階調出力値に基づく表示を行うように構成された本発明の実施の形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態における各構成要素を任意に組み合わせることとしてもよい。
【０２３３】
また、上記実施の形態１，２では表示データの送信に際し、３バイト単位で処理する例を示しているが、３バイトの整数倍であってもよい。１周期において処理される表示データのビット数（バイト数）が増えるほど処理時間の短縮を図ることができる。
【０２３４】
また、上記実施の形態１，２では１２８×２４０ドットの液晶表示パネル１１について例示しているため、１画面のバイト数が３８４０バイトで３の倍数となっているが、例えば１２８×２５６ドットの液晶表示パネルについても、本発明を適用可能である。具体的には、この場合、１画面のバイト数が４０９６バイトで３の倍数に対し１バイト余りとなる。このような場合は図１４において終了判定をしているステップＳ１０を１バイト目を送信完了したステップＳ６の後に移して行う構成にすることで、プログラムサイズを増やすことなく容易に対応することができる。
【０２３５】
また、上記実施の形態では、画像表示装置として、液晶表示装置を用いて説明したが、これに限定されない。画像表示装置は、複数の表示ドットに表示データを送って画像を表示する装置であればよい。画像表示装置は、例えば、有機ＥＬ、蛍光表示管などを用いた表示装置であってもよい。
【０２３６】
３．カラー表示を行うための画像表示装置
次に、本発明に係る画像表示装置においてカラー表示を行う場合について、以下に複数の実施形態を例示して説明する。
【０２３７】
（実施の形態１）
まず、カラー表示を行うための本発明の実施の形態１に係る画像表示装置について説明する。図２０は、カラー表示を行うための本発明の実施の形態１における画像表示装置を示す概略回路図である。
【０２３８】
図２０に示されるように、本実施の形態に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルであるカラー液晶表示パネル１１と、カラー液晶表示パネル１１を、表示を行うよう駆動する画像表示ドライバであるカラー液晶表示（ＬＣＤ）ドライバ１０と、液晶表示ドライバ１０に表示データを送り、液晶表示ドライバ１０を制御するマイクロコンピュータ９とを備えている。
【０２３９】
本実施形態において、カラー液晶表示パネル１１は、例えば１２８×２５６ドットの表示領域を有している。
【０２４０】
液晶表示ドライバ１０は、複数のデータ入力端子Ｄ０〜Ｄ１５を有するインターフェイス１５と、複数のデータ入力端子Ｄ０〜Ｄ１５から入力されたカラー液晶表示パネル１１の各表示ドットに対応する赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色各５ビットを有するカラー表示データとしての階調コードを記憶する表示メモリ１２と、階調コードをカラー液晶表示パネル１１の階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部１３と、複数のデータ入力端子Ｄ０〜Ｄ１５から入力される命令コードに従って階調変換テーブルを設定し、表示メモリ１２に記憶された階調コードを読み出し、階調変換テーブルを用いて階調コードを階調出力値に変換し、この変換された階調出力値に応じた階調で表示を行うよう駆動部１４を介してカラー液晶表示パネル１１を駆動するコントローラ１６とを備えている。表示メモリ１２および階調変換テーブル記憶部１３は、液晶表示ドライバ１０内に設けられたＲＡＭ等の記憶部により構成されている。コントローラ１６は、他の各構成要素と通信バス１８を介して接続されており、インターフェイス１５から入力されたデータおよび命令コードを表示メモリ１２および階調変換テーブル記憶部１３を含む記憶部に記憶し、種々の演算を行って駆動部１４を制御する。
【０２４１】
本実施の形態において、表示メモリ１２には、カラー液晶表示パネル１１の各表示ドットあたり５ビット（３２階調）×３色の表示データを記憶するために、少なくとも１２８×２５６×５×３ビットの記憶領域が設けられている。
【０２４２】
階調変換テーブル記憶部１３には５ビット（３２階調）に対応した３２種類の階調コードと当該階調コードに対応してカラー液晶表示パネル１１の各表示ドットに電圧印加する駆動レベルを示す階調出力値とが対応付けられた階調変換テーブルが設定され、記憶される。
【０２４３】
コントローラ１６は、表示メモリ１２に記憶された各表示ドットに対応した階調コードを順次読み出し、階調変換テーブル記憶部１３に記憶された階調変換テーブルを用いて当該階調コードを階調出力値に変換する。駆動部１４は、変換された階調出力値に基づいて対応する赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットの駆動レベルを制御し、カラー液晶表示パネル１１にカラー画像を表示するようになっている。
【０２４４】
インターフェイス１５に設けられたデータ入力端子Ｄ０〜Ｄ１５は、マイクロコンピュータ９から送られる表示データおよび命令コードを受け取る。さらに、インターフェイス１５には、表示データおよび命令コード等のデータの入出力を制御する制御端子Ａ０、Ｒ／Ｗ、ＣＬＫが設けられている。例えば、制御端子であるクロック端子ＣＬＫは、液晶表示ドライバ１０が表示データを取り込むタイミングを設定するものである。すなわち、液晶表示
ドライバ１０は、クロック端子ＣＬＫの入力レベルが第１のレベルであるＬｏレベルから第２のレベルであるＨｉレベルに遷移した時点で表示データを取り込むように構成されている。
【０２４５】
本実施の形態において、マイクロコンピュータ９は出力状態またはハイインピーダンス状態に切り替え可能な液晶表示ドライバ１０へ命令コードを出力する１６本の命令コード出力端子Ｃ００〜Ｃ０７、Ｃ１０〜Ｃ１７と、命令コード出力端子とは別に設けられ、出力状態またはハイインピーダンス状態に切り替え可能な赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データを出力する８本のカラー表示データ出力端子Ｐ０〜Ｐ７とを備えている。
【０２４６】
１６本の命令コード出力端子Ｃ００〜Ｃ０７、Ｃ１０〜Ｃ１７は液晶表示ドライバ１０のデータ入力端子Ｄ０〜Ｄ１５に１本対１本で接続される。また、カラー表示データ出力端子Ｐ０〜Ｐ７のうち、赤（Ｒ）の２ビット階調コードを出力するＰ６、Ｐ７は液晶表示ドライバ１０のデータ入力端子Ｄ０〜Ｄ１５のうち赤（Ｒ）の５ビット階調コードを入力するＤ１１〜Ｄ１５の下位２ビットに対応するＤ１１、Ｄ１２に命令コード出力端子Ｃ１３、Ｃ１４と共に接続され、緑（Ｇ）の３ビット階調コードを出力するＰ３〜Ｐ５は下位に接続した赤（Ｒ）の２ビットとはビット的に排他になるよう、液晶表示ドライバ１０のデータ入力端子Ｄ０〜Ｄ１５のうち緑（Ｇ）の５ビット階調コードを入力するＤ６〜Ｄ１０の上位３ビットに対応するＤ８〜Ｄ１０に命令コード出力端子Ｃ１０〜Ｃ１２と共に接続され、青（Ｂ）の３ビット階調コードを出力するＰ０〜Ｐ２も赤（Ｒ）の２ビットとはビット的に排他になるよう、液晶表示ドライバ１０のデータ入力端子Ｄ０〜Ｄ１５のうち青（Ｂ）の５ビット階調コードを入力するＤ０〜Ｄ４の上位３ビットに対応するＤ２〜Ｄ４に命令コード出力端子Ｃ０２〜Ｃ０４と共に接続されている。
【０２４７】
また、マイクロコンピュータ９にもデータ入出力制御用に制御端子Ａ０、Ｒ／Ｗ、ＣＬＫが割り付けられ、液晶表示ドライバ１０とのデータの入出力を制御するようになっている。
【０２４８】
さらに、マイクロコンピュータ９には、カラー液晶表示パネル１１の表示ドットに対応し、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色を１バイトのカラー表示データとして、赤（Ｒ）の階調コードを上位２ビットに、緑（Ｇ）の階調コードを次の３ビットに、青（Ｂ）の階調コードを下位３ビットに割り付け、カラー表示データ出力端子Ｐ０〜Ｐ７とも対応するようにしている。
【０２４９】
さらに、マイクロコンピュータ９には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットを１バイトのカラー表示データとして記憶するカラー表示イメージデータエリア（１２８×２５６バイト）を有するカラー表示データ記憶部１７が設けられている。カラー表示データ記憶部１７は例えばＲＡＭで構成されている。このカラー表示データ記憶部１７内に設けられた表示イメージデータエリアにカラー液晶表示パネル１１に表示するイメージデータを構成する表示データ列が作成されて記憶され、マイクロコンピュータ９は、この表示データ列を順次読み出して液晶表示ドライバ１０へ繰り返し送信することでカラー液晶表示パネル１１に動的に所定のイメージを表示するよう構成されている。
【０２５０】
マイクロコンピュータ９は、液晶表示ドライバ１０に命令コードを出力する場合、表示データ出力端子Ｐ０〜Ｐ７をハイインピーダンス状態にした上で、複数の命令コード出力端子Ｃ００〜Ｃ０７、Ｃ１０〜Ｃ１７から出力するよう構成される。ここで、表示データ出力端子Ｐ０〜Ｐ７をハイインピーダンス状態にするとは、表示データ出力端子Ｐ０〜Ｐ７を電気的に切り離した状態にすることを意味する。具体的には、例えば、表示データ出力端子Ｐ０〜Ｐ７に方向レジスタおよび出力端子が接続されているＣＭＯＳ回路において、１対の出力トランジスタが何れもオフとなる入力モードに設定することにより、対応する出力端子がフローティング状態となることにより実現される。
【０２５１】
このように表示データ出力端子Ｐ０〜Ｐ７をハイインピーダンス状態にすることにより、命令コード出力端子Ｃ００〜Ｃ０７、Ｃ１０〜Ｃ１７から命令コードを出力した際に、命令コード出力端子Ｃ００〜Ｃ０７、Ｃ１０〜Ｃ１７のうち表示データ出力端子Ｐ０〜Ｐ７と共通接続されている命令コード出力端子（本実施の形態においてはＣ０２〜Ｃ０４、Ｃ１０〜Ｃ１４）から表示データ出力端子Ｐ０〜Ｐ７へショート電流が流れるのを防止し、ポート破壊や誤動作が生じるのを防止するとともに、表示データ出力端子Ｐ０〜Ｐ７から命令コード出力端子へショート電流が流れることにより命令コード出力端子から出力される命令コードに影響を与えないようにしている。
【０２５２】
このようにして、マイクロコンピュータ９から液晶表示ドライバ１０に命令コードが送られることにより、階調変換テーブルが後述するように設定され、階調変換テーブル記憶部１３に記憶され、この階調変換テーブルに基づいてコントローラ１６により駆動部１４を介して、表示メモリ１２に記憶された階調コードに応じた階調出力値で表示を行うようカラー液晶表示パネル１１を駆動する制御が行われる。
【０２５３】
図２１は、図２０に示される画像表示装置のマイクロコンピュータ９のカラー表示データ記憶部１７および液晶表示ドライバ１０の表示メモリ１２にそれぞれ記憶される表示データ列、カラー液晶表示パネル１１を駆動する階調出力値の例を示す図である。図２１Ａは、マイクロコンピュータのカラー表示データ記憶部１７に記憶されるカラー表示データ列（１バイト／カラー表示ドット）の例を示す図である。図２１Ｂは、液晶表示ドライバ１０の表示メモリ１２に記憶される表示データ列（（５ビット×３）／カラー表示ドット）の例を示す図である。図２１Ｃは、カラー液晶表示パネル１１を駆動する階調出力値（輝度）の例を示す図である。
【０２５４】
図２１Ａに示されるように、マイクロコンピュータ９において、カラー表示データ記憶部１７の表示イメージデータエリアには、各表示ドットに対応するカラー表示データが１２８×２５６（３２Ｋバイト）の配列ＤＩＳＰＴＢＬ［ｃｏｍ、ｓｅｇ］として記憶され、各バイトの上位２ビットが赤（Ｒ）、次の３ビットが緑（Ｇ）、下位３ビットが青（Ｂ）の階調となっている。液晶表示ドライバ１０のコントローラ１６は、赤（Ｒ）に２ビット、緑（Ｇ）、青（Ｂ）に３ビットからなるカラー表示データをマイクロコンピュータ９の命令コード出力端子から出力された固定値とあわせて入力し、赤（Ｒ）、緑（Ｇ）、青（Ｂ）各５ビットの階調コードとして、図２１Ｂに示されるように、液晶表示ドライバ１０の表示メモリ１２に記憶させる。図２１Ｂにおいて下線を付した桁がマイクロコンピュータ９のカラー表示データ記憶部１７に記憶されているカラー表示データの各色の値に対応している。また、下線部以外はマイクロコンピュータ９の命令コード出力端子から出力された固定値０で埋められている。さらに、液晶表示ドライバ１０のコントローラ１６は、図２１Ｂに示される階調コードをもとに後述の階調変換テーブルで階調出力値に変換し、カラー液晶表示パネル１１の対応した表示セルを図２１Ｃに示される階調出力値で駆動する。例えばＣＯＭ１のＳＥＧ（ｎ）は赤Ｒ−ＳＥＧ（ｎ）が０／５２、緑Ｇ−ＳＥＧ（ｎ）が０／５２、青Ｇ−ＳＥＧ（ｎ）が０／５２となり、駆動バイアス電圧が０で３色とも輝度０となり結果表示される色は黒。またＣＯＭ３のＳＥＧ１は赤Ｒ−ＳＥＧ（ｎ）が５２／５２、緑Ｇ−ＳＥＧ（ｎ）が５２／５２、青Ｇ−ＳＥＧ（ｎ）が５２／５２となり、駆動バイアス電圧がフルバイアスで３色とも輝度フルとなり結果表示される色は白となる。当然のことながら赤（Ｒ）、緑（Ｇ）、青（Ｂ）の階調出力値が前記２パターン以外になった場合は３色の輝度に対応した色が表示されることになる。
【０２５５】
図２２は、図２０に示される画像表示装置における液晶表示ドライバ１０のデータ入力端子の割り付け例を示す図である。図２２に示されるように、本実施の形態においては、複数のデータ入力端子Ｄ０〜Ｄ１５を赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のそれぞれ５本の階調データ入力端子Ｒ−ＳＥＧ（ｎ）０〜Ｒ−ＳＥＧ（ｎ）４、Ｇ−ＳＥＧ（ｎ）０〜Ｇ−ＳＥＧ（ｎ）４、Ｂ−ＳＥＧ（ｎ）０〜Ｂ−ＳＥＧ（ｎ）０に割り付けられている。
【０２５６】
その内、マイクロコンピュータ９の赤（Ｒ）の２ビットはＰ６、Ｐ７から出力され液晶表示ドライバ１０のデータ入力端子Ｄ１１、Ｄ１２に入力され、Ｄ１３〜Ｄ１５はマイクロコンピュータ９の命令コード出力端子からの固定値０が入力される。次にマイクロコンピュータ９の緑（Ｇ）の３ビットはＰ３〜Ｐ５から出力され液晶表示ドライバ１０のデータ入力端子Ｄ８〜Ｄ１０に入力され、Ｄ６、Ｄ７はマイクロコンピュータ９の命令コード出力端子からの固定値０が入力される。さらに、マイクロコンピュータ９の青（Ｂ）の３ビットはＰ０〜Ｐ２から出力され液晶表示ドライバ１０のデータ入力端子Ｄ２〜Ｄ４に入力され、Ｄ０、Ｄ１はマイクロコンピュータ９の命令コード出力端子からの固定値０が入力される。
【０２５７】
このようにして、液晶表示ドライバ１０のコントローラ１６は、データ入力端子Ｄ０〜Ｄ１５に入力されるデータから上記割り付けに応じて赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データを２ビットの赤（Ｒ）と３ビットの緑（Ｇ）、青（Ｂ）を排他的にビット割付した状態で５ビットの階調コードにビット拡張して取り込み、図２１Ｂに示されるように、表示メモリ１２に記憶させる。
【０２５８】
図２３は、図２０に示される画像表示装置における液晶表示ドライバ１０の階調変換テーブルの一設定例を示す図である。
【０２５９】
図２３に示されるように、５ビットの階調コードは、２５＝３２種類のコードを表し得る。そして、階調変換テーブル記憶部１３には、この３２種類のコードに対し、５２段階の階調出力値からマイクロコンピュータ９の命令コードによって選択された値が階調変換テーブルとして設定され、記憶される。
【０２６０】
本実施の形態においては階調コード０００００ｂ〜０００１１ｂを下位２ビットに割り付けられた赤（Ｒ）用の階調変換テーブル、００１００ｂ〜１１１１１ｂを上位３ビットに割り付けられた緑（Ｇ）、青（Ｂ）用の階調変換テーブルとして使用し、階調出力値を設定する。また０００００ｂは赤（Ｒ）用の階調コードとしているので、緑（Ｇ）、青（Ｂ）用の階調変換テーブルはそれ以外の階調コードで下位２ビットが００ｂに固定された００１００ｂ、０１０００ｂ、０１１００ｂ、１００００ｂ、１０１００ｂ、１１０００ｂ、１１１００ｂの７階調となる。つまり、赤（Ｒ）４階調、緑（Ｇ）、青（Ｂ）がそれぞれ７階調で１９６色を表示できることになる。上記に示すように、階調の少ない赤（Ｒ）は独立して階調出力値を設定することができるようになっている。当然のことながら、マイクロコンピュータ９でのカラーイメージデータの階調コードは、赤（Ｒ）を００ｂ〜１１ｂで作成されるが、緑（Ｇ）及び、青（Ｂ）を００１ｂ〜１１１ｂで作成することになる。また、緑（Ｇ）、青（Ｂ）用の階調変換テーブルについては下位２ビットに関係なく、上位３ビットに対応した階調出力値を設定し、ノイズなどの影響によりありえない階調コードが入力された場合でもそれなりの階調出力値がでるようにしている。
【０２６１】
本実施の形態において、階調コード０００００ｂを階調の少ない赤（Ｒ）用としたが、赤（Ｒ）の階調より緑（Ｇ）、青（Ｂ）階調をより細かく表現したいというような用途によっては図２４に示すように０００００ｂを緑（Ｇ）、青（Ｂ）用の階調コードとし、赤（Ｒ）３階調、緑（Ｇ）、青（Ｂ）がそれぞれ８階調で１９２色を表示するようにしてもよい。当然のことながら、この場合はマイクロコンピュータ９でのカラーイメージデータの階調コードは緑（Ｇ）、青（Ｂ）については０００ｂ〜１１１ｂで作成されるが、赤（Ｒ）は０１ｂ〜１１ｂで作成することになる。
【０２６２】
上記構成によれば、液晶表示ドライバ１０の複数のデータ入力端子Ｄ０〜Ｄ１５に、マイクロコンピュータ９の表示データ出力端子Ｐ０〜Ｐ７から液晶表示ドライバ１０の赤（Ｒ）２ビット、緑（Ｇ）３ビット、青（Ｂ）３ビットのカラー表示データが送られるとともにマイクロコンピュータ９の表示データ出力端子Ｐ０〜Ｐ７と共通接続されていない複数の命令コード出力端子Ｃ００、Ｃ０１、Ｃ０５〜Ｃ０７、Ｃ１５〜Ｃ１７から予め定められた固定値が送られることにより、これを受け取った液晶表示ドライバ１０は、カラー表示データ出力端子Ｐ０〜Ｐ７から出力された赤（Ｒ）２ビット、緑（Ｇ）３ビット、青（Ｂ）３ビットのカラー表示データと、その他のビットに固定値を割り当てることにより、液晶表示ドライバ１０が処理可能な５ビットの階調コードを容易かつ短時間で作成することができる。従って、（５×３）ビットのカラー表示データに基づいて駆動する汎用の液晶表示ドライバ１０を用いて、８ビット（１バイト）のカラー表示データに応じたカラー表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができ、マイクロコンピュータ９でもビット拡張の特別な処理をする必要がないので、機器のリモコンや操作部に用いられ、モード切替処理、ブザー発生処理、音声処理、通信処理等を行うための従前のマイクロコンピュータで十分に迅速な処理を行わせることができる。
【０２６３】
また、１ドット当り５×３ビット必要なカラー表示データが、８ビットで構成できるので、液晶表示ドライバ１０の表示メモリ１２に記憶される表示データ列は１２８×２５６×５×３ビットであるのに対し、大量のデータを処理する必要のあるイメージデータエリアの構成は５ビットのデータに対し、８ビット単位で構成することが一般的で、液晶表示ドライバ１０にそのまま対応するために必要なマイクロコンピュータ９のカラー表示データ記憶部１７の容量は１２８×２５６×８×３ビット（１２８×２５６×３バイト）となる。それに対し、本実施の形態では１／３の１２８×２５６×８ビット（１２８×２５６バイト）のデータ量ですむので、より安価なマイクロコンピュータで実現することができる。
【０２６４】
また、１バイトに割り付けた赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のうち、階調の少ない１色について独立して階調変換テーブルを設け、階調出力値を設定できるので他の２色に関係なく単独で階調出力値を最適化できるので用途や表示デバイスの色特性等に応じてカラーバランス全体を効率的に最適化することができる。
【０２６５】
なお、本実施の形態において、生成される階調コード以外の階調コード（エラー発生時用の階調コード）は、緑（Ｇ）、青（Ｂ）の階調コードとしたが、上位３ビットを無視して赤（Ｒ）の階調コードとして階調出力値を設定してもよく、下位２ビット赤（Ｒ）の階調出力値と上位３ビット緑（Ｇ）、青（Ｂ）の階調出力値の中間値を設定してもよい。
【０２６６】
また、マイクロコンピュータ９の命令コード出力端子Ｃ０１〜Ｃ０５、Ｃ０７〜Ｃ１２、Ｃ１４〜Ｃ１７から出力される固定値は、すべて０でもよいし、すべて１でもよい。階調の少ない１色と、他の２色が排他的に階調変換テーブルを構成可能であれば、０と１とが両方含まれていてもよい。
【０２６７】
また、本実施の形態において、マイクロコンピュータ９では、１バイトの上位から２ビットを赤（Ｒ）、次の３ビットを緑（Ｇ）、下位の３ビットを青（Ｂ）としているが、画面を作成するための元の素材イメージデータ等にあわせて割り付けの順番を変えてもよい。ただし、出力処理を効率よくするために１バイトのカラー表示データをそのままカラー表示データ出力端子Ｐ０〜Ｐ７に出力するため、変更したビット割り付けにあわせて液晶表示ドライバのデータ入力端子への接続を変更する必要がある。
【０２６８】
以下に、本実施の形態における画像表示装置において、マイクロコンピュータ９がカラー表示データ記憶部１７内の表示イメージデータエリアに記憶されたカラー表示データを送信する手順について説明する。なお、本実施の形態における説明ではマイクロコンピュータ９と液晶表示ドライバ１０との間のデータの送受信に関する制御についての詳細な説明や階調変換テーブルの設定に関する詳細な説明については公知の技術であり、本発明と直接関係しないため省略する。
【０２６９】
図２５は、図２０に示される画像表示装置における表示データ出力処理を示すフローチャートである。まず、マイクロコンピュータ９は、まず制御端子であるクロック端子ＣＬＫの出力レベルをＬｏレベルにする（ステップＳ１）。
【０２７０】
次にマイクロコンピュータ９は、カラー表示データ記憶部１７内の表示イメージデータエリアＤＩＳＰＴＢＬ［ｃｏｍ，ｓｅｇ］の配列ポインターｓｅｇとｃｏｍを１に初期化し、出力端子Ｐ０〜Ｐ７を出力状態に設定する。次に出力端子Ｐ０〜Ｐ７と液晶表示ドライバのデータ入力端子で同一端子に接続されている命令コード出力端子Ｃ０２〜Ｃ０４、Ｃ１０〜Ｃ１４をハイインピーダンス状態（入力状態）に設定し、命令コード出力端子Ｃ００〜Ｃ０７、Ｃ１０〜Ｃ１７の出力を０にする。（ステップＳ２）。
【０２７１】
ここで表示データ出力処理を行う前に液晶表示ドライバ１０を制御するためマイクロコンピュータ９は命令コードを出力するためＣ００〜Ｃ０７、Ｃ１０〜Ｃ１７全て出力設定にしていることを前提としているため、ステップＳ２では入力設定のみを行っている。また、Ｃ００〜Ｃ０７、Ｃ１０〜Ｃ１７に一括して００ｈを出力しているが、当然のことながら入力設定されているＣ０２〜Ｃ０４、Ｃ１０〜Ｃ１４はハイインピーダンス状態のまま０（Ｌｏ）が出力されることはない。
【０２７２】
次に、マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＬｏレベルにし、１バイト目のカラー表示データＤＩＳＰＴＢＬ［１，１］を出力端子Ｐ０〜Ｐ７に出力する。その後、マイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＨｉレベルにすることにより、液晶表示ドライバ１０は、出力端子Ｐ０〜Ｐ７のカラー表示データを、命令コード出力端子Ｃ００、Ｃ０１、Ｃ０５〜Ｃ０７、Ｃ１５〜Ｃ１７から出力されている固定値０とともに液晶表示ドライバのデータ入力端子Ｄ０〜Ｄ１５から取り込む。さらに、マイクロコンピュータ９は配列ポインターｓｅｇをインクリメントする。（ステップＳ５）。液晶表示ドライバ１０は、上述のように赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色分のカラー表示データから各５ビットの階調コードを生成し、表示メモリ１２の対応するアドレスに記憶させる。
【０２７３】
その後、マイクロコンピュータ９は、配列ポインターｓｅｇをチェックし、２５６以下の場合は次のカラー出力データＤＩＳＰＴＢＬ［ｃｏｍ，ｓｅｇ］を順次出力するためにステップＳ３に戻る。配列ポインターｓｅｇをチェックし、２５６を超えた場合は次のステップに遷移する。（ステップＳ４）
次のステップでマイクロコンピュータ９は、配列ポインターｃｏｍをインクリメントし、配列ポインターｓｅｇを１に初期化する。（ステップＳ５）
その後、マイクロコンピュータ９は、配列ポインターｃｏｍをチェックし、１２８以下の場合は次のカラー出力データＤＩＳＰＴＢＬ［ｃｏｍ，ｓｅｇ］を順次出力するためにステップＳ３に戻る。配列ポインターｃｏｍをチェックし、１２８を超えた場合は１画面分の全てのカラー表示データを終了したとし、次のステップに遷移する。（ステップＳ６）
次にマイクロコンピュータ９は、クロック端子ＣＬＫの出力レベルをＬｏレベルにし（ステップＳ７）、一連のカラー表示データの出力処理を終了する。
【０２７４】
このように、カラー表示データは赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色が１バイトで構成され、１画面分が１２８×２５６の配列で構成されているので簡単な処理で液晶表示ドライバ１０に短時間で送信することが可能となる。従って、マイクロコンピュータ９はＳＷの検出、操作音（ブザー）駆動、モード遷移処理、画面イメージ作成等を行いつつ、作成されたカラー表示データを図２５に示したフローチャートの手順に従って液晶表示ドライバ１０に送信するという一連の処理を周期的に、例えば１００ｍｓ毎に行うことでＳＷ操作を受付、操作音を鳴らす等の処理を行いつつ、カラー液晶表示パネル１１の表示をダイナミックに変化させることができる。
【０２７５】
（実施の形態２）
次に、カラー表示を行うための本発明の実施の形態２に係る画像表示装置について説明する。
【０２７６】
図２６は、カラー表示を行うための本発明の実施の形態２における画像表示装置を示す概略回路図である。本実施の形態において実施の形態１と同様の構成については同じ符号を付し、説明を省略する。
【０２７７】
本実施の形態が上記実施の形態１と異なる点は、マイクロコンピュータ９ｂの８本のカラー表示データ出力端子Ｐ０〜Ｐ７のうち、赤（Ｒ）の２ビット階調コードを出力するＰ６、Ｐ７は液晶表示ドライバ１０のデータ入力端子Ｄ０〜Ｄ１５のうち赤（Ｒ）の５ビット階調コードを入力するＤ１１〜Ｄ１５の上位２ビットに対応するＤ１４、Ｄ１５に命令コード出力端子Ｃ１６、Ｃ１７と共に接続され、緑（Ｇ）の３ビット階調コードを出力するＰ３〜Ｐ５は上位に接続した赤（Ｒ）の２ビットとはビット的に排他になるよう、液晶表示ドライバ１０のデータ入力端子Ｄ０〜Ｄ１５のうち緑（Ｇ）の５ビット階調コードを入力するＤ６〜Ｄ１０の下位３ビットに対応するＤ６〜Ｄ８に命令コード出力端子Ｃ０６、Ｃ０７、Ｃ１０と共に接続され、青（Ｂ）の３ビット階調コードを出力するＰ０〜Ｐ２も赤（Ｒ）の２ビットとはビット的に排他になるよう、液晶表示ドライバ１０のデータ入力端子Ｄ０〜Ｄ１５のうち青（Ｂ）の５ビット階調コードを入力するＤ０〜Ｄ４の下位３ビットに対応するＤ０〜Ｄ２に命令コード出力端子Ｃ００〜Ｃ０２と共に接続されていることである。
【０２７８】
これに対応して、液晶表示ドライバ１０ｂの表示メモリ１２に取り込まれる階調コードデータ、またその階調コードデータを階調出力値に変換する階調変換テーブル記憶部１３に記憶される階調変換テーブルの設定も実施の形態１とは異なってくる。
【０２７９】
図２７Ａは、図２６に示される画像表示装置のマイクロコンピュータ９ｂのカラー表示データ記憶部１７に記憶される表示データ列の例を示す図であり、図２７Ｂは、図２６に示される画像表示装置の液晶表示ドライバ１０ｂの表示メモリ１２にそれぞれ記憶される表示データ列の例を示す図であり、図２７Ｃは、図２６に示されるカラー液晶表示パネル１１を駆動する階調出力値の例を示す図である。
【０２８０】
図２７Ａ〜図２７Ｃで液晶表示ドライバ１０ｂの表示メモリ１２に取り込まれる階調コードデータについて説明する。
【０２８１】
図２６で示したようにマイクロコンピュータ９ｂの赤（Ｒ）の２ビット階調コードを出力するＰ６、Ｐ７を液晶表示ドライバ１０ｂの赤（Ｒ）の５ビット階調コードを入力するＤ１１〜Ｄ１５の上位２ビットに対応するＤ１４、Ｄ１５に接続され、緑（Ｇ）の３ビット階調コードを出力するＰ３〜Ｐ５は上位に接続した赤（Ｒ）の２ビットとはビット的に排他になるよう、液晶表示ドライバ１０ｂの緑（Ｇ）の５ビット階調コードを入力するＤ６〜Ｄ１０の下位３ビットに対応するＤ６〜Ｄ８に接続され、青（Ｂ）の３ビット階調コードを出力するＰ０〜Ｐ２も赤（Ｒ）の２ビットとはビット的に排他になるよう、液晶表示ドライバ１０ｂの青（Ｂ）の５ビット階調コードを入力するＤ０〜Ｄ５の下位３ビットに対応するＤ０〜Ｄ２に接続されているので、図２７Ｂに示すように、液晶表示ドライバ１０ｂの表示メモリ１２には赤（Ｒ）の階調コードとして下位３ビットに０が付加された５ビットの階調コードとして記憶され、緑（Ｇ）、青（Ｂ）の階調コードとして上位２ビットに０が付加された５ビットの階調コードとして記憶されている。
【０２８２】
図２８は、図２６に示される画像表示装置における液晶表示ドライバ１０ｂのデータ入力端子の割り付け例を示す図である。データ入力端子の割り付けは実施の形態１の図２２と同じであるが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の階調コードが入力される端子を示す※の位置が赤（Ｒ）の２ビットの階調コードが５ビットの階調コードの上位２ビットに対応した端子に入力され、緑（Ｇ）、青（Ｂ）３ビットの階調コードが５ビットの階調コードの下位３ビットに対応した端子に入力されることを示している。
【０２８３】
図２９は、図２６に示される画像表示装置における液晶表示ドライバ１０ｂの階調変換テーブル記憶部１３に記憶される階調変換テーブルの一設定例を示す図である。
【０２８４】
２ビット階調コードの赤（Ｒ）が４階調、３ビット階調コードの緑（Ｇ）、青（Ｂ）が７階調で１９６色表示できるようにしたものである。０００００ｂを赤（Ｒ）の階調コードに使用しているので、００００１ｂ〜００１１１ｂで緑（Ｇ）、青（Ｂ）の階調設定をおこない、その他の階調コードで赤（Ｒ）の階調設定をおこなっている。
【０２８５】
赤（Ｒ）の階調コードで＊が付されている下位３ビットが０００ｂ以外の階調コードは下位３ビットを無視して赤（Ｒ）の階調出力値が設定されているが実施の形態１と同様に上位２ビットを無視して緑（Ｇ）、青（Ｂ）の階調出力値を設定してもよく、上位２ビットに対応した赤（Ｒ）の階調出力値と下位３ビットに対応した緑（Ｇ）、青（Ｂ）の階調出力値の中間値を設定してもよい。
【０２８６】
また図３０に示すように０００００ｂ〜００１１１ｂで緑（Ｇ）、青（Ｂ）の階調設定をおこない、その他の階調コードで赤（Ｒ）の階調設定をおこなって、赤（Ｒ）３階調、緑（Ｇ）、青（Ｂ）それぞれ８階調の１９２色表示にしてもよい。
【０２８７】
また、マイクロコンピュータ９の命令コード出力端子Ｃ０３〜Ｃ０５、Ｃ１１〜Ｃ１５から出力される固定値は、すべて０でもよいし、すべて１でもよい。階調の少ない１色と、他の２色が排他的に階調変換テーブルを構成可能であれば、０と１とが両方含まれていてもよい。
【０２８８】
また、本実施の形態において、マイクロコンピュータ９では、１バイトの上位から２ビットを赤（Ｒ）、次の３ビットを緑（Ｇ）、下位の３ビットを青（Ｂ）としているが、画面を作成するための元の素材イメージデータ等にあわせて割り付けの順番を変えてもよい。ただし、出力処理を効率よくするために１バイトのカラー表示データをそのままカラー表示データ出力端子Ｐ０〜Ｐ７に出力するため、変更したビット割り付けにあわせて液晶表示ドライバのデータ入力端子への接続を変更する必要がある。
【０２８９】
以下に、本実施の形態における画像表示装置において、マイクロコンピュータ９ｂがカラー表示データ記憶部１７内の表示イメージデータエリアに記憶された表示データを送信する手段について説明する。
【０２９０】
図３１は、図２６に示される画像表示装置における表示データ出力処理を示すフローチャートである。基本的には図２５のフローチャートと同じなので、同一ステップには同一符号を付して説明を省略する。
【０２９１】
実施の形態１と異なり、マイクロコンピュータ９ｂのカラー表示データ出力端子Ｐ０〜Ｐ７と共通に液晶表示ドライバ１０ｂのデータ入力端子に接続する命令コード出力端子がＣ００〜０２、Ｃ０６〜０７、Ｃ１０、Ｃ１６〜１７に変わったことで、ステップＳ２ｂで入力設定にする端子がＣ００〜０２、Ｃ０６〜０７、Ｃ１０、Ｃ１６〜１７に変化している。
【０２９２】
このように、本実施の形態においても、液晶表示ドライバ１０ｂの複数のデータ入力端子Ｄ０〜Ｄ１５に、マイクロコンピュータ９ｂの表示データ出力端子Ｐ０〜Ｐ７から液晶表示ドライバ１０ｂへ赤（Ｒ）２ビット、緑（Ｇ）３ビット、青（Ｂ）３ビットのカラー表示データが送られるとともにマイクロコンピュータ９ｂの表示データ出力端子Ｐ０〜Ｐ７と共通接続されていない複数の命令コード出力端子Ｃ０３〜Ｃ０５、Ｃ１１〜Ｃ１５から予め定められた固定値が送られることにより、これを受け取った液晶表示ドライバ１０ｂは、カラー表示データ出力端子Ｐ０〜Ｐ７から出力された赤（Ｒ）２ビット、緑（Ｇ）３ビット、青（Ｂ）３ビットのカラー表示データと、その他のビットに固定値を割り当てることにより、液晶表示ドライバ１０ｂが処理可能な５ビットの階調コードを容易かつ短時間で作成することができる。従って、（５×３）ビットのカラー表示データに基づいて駆動する汎用の液晶表示ドライバ１０ｂを用いて、８ビット（１バイト）のカラー表示データに応じたカラー表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができ、マイクロコンピュータ９ｂでもビット拡張処理等の特別な処理を行う必要がないので、機器のリモコンや操作部に用いられ、モード切替処理、ブザー発生処理、音声処理、通信処理等を行うための従前のマイクロコンピュータで十分に迅速な処理を行わせることができる。
【０２９３】
また、１ドット当り５×３ビット必要なカラー表示データが、８ビットで構成できるので、液晶表示ドライバ１０ｂの表示メモリ１２に記憶される表示データ列は１２８×２５６×５×３ビットであるのに対し、大量のデータを処理する必要のあるイメージデータエリアの構成は５ビットのデータに対し、８ビット単位で構成することが一般的で、液晶表示ドライバ１０ｂにそのまま対応するために必要なマイクロコンピュータ９ｂのカラー表示データ記憶部１７の容量は１２８×２５６×８×３ビット（１２８×２５６×３バイト）となる。それに対し、本実施の形態では１／３の１２８×２５６×８ビット（１２８×２５６バイト）のデータ量ですむので、より安価なマイクロコンピュータで実現することができる。
【０２９４】
また、１バイトに割り付けた赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のうち、階調の少ない１色について独立して階調変換テーブルを設け、階調出力値を設定できるので他の２色に関係なく単独で階調出力値を最適化できるので用途や表示デバイスの色特性等に応じてカラーバランス全体を効率的に最適化することができる。
【０２９５】
（実施の形態３）
次に、カラー表示を行うための本発明の実施の形態３に係る画像表示装置について説明する。
【０２９６】
図３２は、カラー表示を行うための本発明の実施の形態３における画像表示装置を示す概略回路図である。本実施の形態において実施の形態１と同様の構成については同じ符号を付し、説明を省略する。
【０２９７】
本実施の形態が上記実施の形態１と異なる点は、液晶表示ドライバ１０ｃが１色当り６ビット階調（６４階調）で全２６２，１４４色に対応している点である。
【０２９８】
このことによりインターフェイス１５ｃは６ビット×３色のカラー表示データを入力するため１８本のデータ入力端子Ｄ０〜Ｄ１７を有している。命令コードはデータ入力端子Ｄ０〜Ｄ１７のうちＤ０〜Ｄ１５（２バイト）から入力するようになっている。表示メモリ１２も１２８×２５６×６×３ビット構成となっている。さらに、階調変換テーブル記憶部１３も６ビット（６４階調コード）に対して階調出力値を対応させて記憶できるように構成されている。液晶表示ドライバ１０ｃの各構成要素が通信バス１８を介して接続され、コントローラ１６がインターフェイス１５ｃのデータ入力端子Ｄ０〜Ｄ１５から入力した命令コードに従って、階調変換テーブル記憶部１３の階調変換テーブルの設定を行ったり、表示メモリ１２に記憶された階調データと階調変換テーブル記憶部１３に記憶された階調変換テーブルの設定からカラー液晶表示パネル１１の各表示ドットに対応した階調出力値を駆動部１４に送って、カラー液晶表示パネル１１に所定のカラーイメージの表示を行うように構成されている点については実施の形態１の液晶表示ドライバ１０と同様である。
【０２９９】
またマイクロコンピュータ９ｃの８本のカラー表示データ出力端子Ｐ０〜Ｐ７のうち、赤（Ｒ）の２ビット階調コードを出力するＰ６、Ｐ７は液晶表示ドライバ１０ｃのデータ入力端子Ｄ０〜Ｄ１７のうち赤（Ｒ）の６ビット階調コードを入力するＤ１２〜Ｄ１７の上位２ビットに対応するＤ１６、Ｄ１７に接続され、緑（Ｇ）の３ビット階調コードを出力するＰ３〜Ｐ５は上位に接続した赤（Ｒ）の２ビットとはビット的に排他になるよう、液晶表示ドライバ１０ｃのデータ入力端子Ｄ０〜Ｄ１７のうち緑（Ｇ）の６ビット階調コードを入力するＤ６〜Ｄ１１の下位３ビットに対応するＤ６〜Ｄ８に命令コード出力端子Ｃ０６、Ｃ０７、Ｃ１０と共に接続され、青（Ｂ）の３ビット階調コードを出力するＰ０〜Ｐ２も赤（Ｒ）の２ビットとはビット的に排他になるよう、液晶表示ドライバ１０ｃのデータ入力端子Ｄ０〜Ｄ１７のうち青（Ｂ）の６ビット階調コードを入力するＤ０〜Ｄ５の下位３ビットに対応するＤ０〜Ｄ２に命令コード出力端子Ｃ００〜Ｃ０２と共に接続されていることである。
【０３００】
また、液晶表示ドライバ１０ｃの表示メモリ１２に取り込まれたとき赤（Ｒ）の６ビット階調コードと緑（Ｇ）、青（Ｂ）の６ビット階調コードが完全に排他的になるように、少なくとも赤（Ｒ）と緑（Ｇ）、青（Ｂ）とでビット割付がされていない本実施の形態ではビット３のデータを赤（Ｒ）と緑（Ｇ）、青（Ｂ）とで異なるようにマイクロコンピュータ９ｃの命令コード出力端子から固定値として出力する。
【０３０１】
例えば本実施の形態ではマイクロコンピュータ９ｃは８本のカラー表示データ出力端子Ｐ０〜Ｐ７にカラー表示データを出力する際に、カラー表示データ出力端子Ｐ０〜Ｐ７が接続されていない液晶表示ドライバ１０ｃのデータ入力端子に接続されているマイクロコンピュータ９ｃの命令コード出力端子Ｃ０３〜Ｃ０５に０００ｂを、Ｃ１１〜Ｃ１７に１１１１０００ｂを出力するようにしている。
【０３０２】
つまり、赤（Ｒ）の階調コードビット３に当るＣ１７は１、緑（Ｇ）の階調コードビット３に当るＣ１１は０、青（Ｂ）の階調コードビット３に当るＣ０３は０が出力されている。
【０３０３】
これに対応して、液晶表示ドライバ１０ｃの表示メモリ１２に取り込まれる階調コードデータ、またその階調コードデータを階調出力値に変換する階調変換テーブル記憶部１３に記憶される階調変換テーブルの設定も実施の形態１とは異なってくる。
【０３０４】
図３３Ａは、図３２に示される画像表示装置のマイクロコンピュータ９ｃのカラー表示データ記憶部１７に記憶される表示データ列の例を示す図であり、図３３Ｂは、図３２に示される画像表示装置の液晶表示ドライバ１０ｃの表示メモリ１２に記憶される表示データ列の例を示す図であり、図３３Ｃは、図３２に示されるカラー液晶表示パネル１１を駆動する階調出力値の例を示す図である。
【０３０５】
図３３Ａ〜図３３Ｃで液晶表示ドライバ１０ｃの表示メモリ１２に取り込まれる階調コードデータについて説明する。
【０３０６】
図３２で示したようにマイクロコンピュータ９ｃの赤（Ｒ）の２ビット階調コードを出力するＰ６、Ｐ７を液晶表示ドライバ１０ｃの赤（Ｒ）の６ビット階調コードを入力するＤ１２〜Ｄ１７の上位２ビットに対応するＤ１６、Ｄ１７に接続され、緑（Ｇ）の３ビット階調コードを出力するＰ３〜Ｐ５は上位に接続した赤（Ｒ）の２ビットとはビット的に排他になるよう、液晶表示ドライバ１０ｃの緑（Ｇ）の６ビット階調コードを入力するＤ６〜Ｄ１１の下位３ビットに対応するＤ６〜Ｄ８に接続され、青（Ｂ）の３ビット階調コードを出力するＰ０〜Ｐ２も赤（Ｒ）の２ビットとはビット的に排他になるよう、液晶表示ドライバ１０ｃの青（Ｂ）の６ビット階調コードを入力するＤ０〜Ｄ５の下位３ビットに対応するＤ０〜Ｄ２に接続され、マイクロコンピュータ９ｃの命令コード出力端子Ｃ０３〜Ｃ０５に０００ｂを、Ｃ１１〜Ｃ１７に１１１１０００ｂを出力するようにしているので、図３３Ｂに示すように、液晶表示ドライバ１０ｃの表示メモリ１２には赤（Ｒ）の階調コードとして下位４ビットに１が付加された６ビットの階調コードとして記憶され、緑（Ｇ）、青（Ｂ）の階調コードとして上位３ビットに０が付加された６ビットの階調コードとして記憶されている。
【０３０７】
また、後述の液晶表示ドライバ１０ｃの階調変換テーブル記憶部１３に記憶される階調変換テーブルに従って階調出力値に変換された値が図３３Ｃのようになりカラー液晶表示パネル１１に表示される。階調コードから変換される階調出力値は表示デバイスの特性の非線形性を補正するために階調コードの階調より大きい階調に設定されるのが一般的で本実施の形態の液晶表示ドライバ１０ｃでは６ビット階調コード（６４階調）に対して１２８階調の階調出力値に変換するようになっている。
【０３０８】
図３４は、図３２に示される画像表示装置における液晶表示ドライバ１０ｃのデータ入力端子の割り付け例を示す図である。液晶表示ドライバ１０ｃのデータ入力端子Ｄ０〜Ｄ１７の内、Ｄ０〜Ｄ５の６本が青（Ｂ）の階調データ入力用に、Ｄ６〜Ｄ１１の６本が緑（Ｇ）の階調データ入力用に、Ｄ１２〜Ｄ１７の６本が赤（Ｒ）の階調データ入力用に割り付けられ、そのうちマイクロコンピュータ９ｃの８本のカラー表示データ出力端子Ｐ０〜Ｐ７から出力された赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の階調データを取り込む端子に※印を付して、赤（Ｒ）は６ビットのうち上位２本から、緑（Ｇ）、青（Ｂ）に付いては下位３本から入力していることを示している。
【０３０９】
図３５は、図３２に示される画像表示装置における液晶表示ドライバ１０ｃの階調変換テーブル記憶部１３に記憶される階調変換テーブルの一設定例を示す図である。
【０３１０】
６ビットの階調コードに対応した６４の階調コードに対して、赤（Ｒ）の階調コードは下位４ビットに１１１１ｂが付加され、緑（Ｇ）、青（Ｂ）の階調コードには上位３ビットに０００ｂが付加された階調コード、つまり図３５の「＊」を付加した階調コードが赤（Ｒ）と緑（Ｇ）、青（Ｂ）の階調コードとして液晶表示ドライバ１０ｃの表示メモリ１２に取り込まれ階調変換テーブルによる階調出力値への変換対象となる。
【０３１１】
本実施の形態において６ビット階調コードのビット３が赤（Ｒ）と緑（Ｇ）、青（Ｂ）のいずれにも割り付けられていないため、マイクロコンピュータ９ｃの命令コード出力端子から出力される固定値による値のため、少なくとも赤（Ｒ）の階調コードのビット３を１、緑（Ｇ）、青（Ｂ）の階調コードのビット３を０にすることで、完全に赤（Ｒ）用の階調変換テーブル４段階と緑（Ｇ）、青（Ｂ）用の階調変換テーブル８段階に分けて設定することができるので、２ビット階調コードの赤（Ｒ）が４階調、３ビット階調コードの緑（Ｇ）、青（Ｂ）が８階調で２５６色表示できるようになる。
【０３１２】
実施の形態１、２同様に図３４において「＊」の付されていない階調コードに対する階調出力値については、上位２ビットに対応した赤（Ｒ）の階調出力値と下位３ビットに対応した緑（Ｇ）、青（Ｂ）の階調出力値の中間値を設定してもよい。
【０３１３】
以下に、本実施の形態における画像表示装置において、マイクロコンピュータ９ｃがカラー表示データ記憶部１７内の表示イメージデータエリアに記憶された表示データを送信する手段について説明する。
【０３１４】
図３６は、図３２に示される画像表示装置における表示データ出力処理を示すフローチャートである。基本的には図２５のフローチャートと同じなので、同一ステップには同一符号を付して説明を省略する。
【０３１５】
実施の形態１と異なり、マイクロコンピュータ９ｃのカラー表示データ出力端子Ｐ０〜Ｐ７と共通に液晶表示ドライバ１０ｃのデータ入力端子に接続する命令コード出力端子がＣ００〜０２、Ｃ０６〜０７、Ｃ１０に変わったことで、ステップＳ２ｃで入力設定にする端子がＣ００〜０２、Ｃ０６〜０７、Ｃ１０に変化している。
【０３１６】
また、赤（Ｒ）に付加する固定値と、緑（Ｇ）、青（Ｂ）に付加する固定値を変えるためにマイクロコンピュータ９ｃの命令コード出力端子Ｃ１０〜Ｃ１７に出力する値が変化している。具体的には赤（Ｒ）の階調コードの下位４ビットを１１１１ｂにするためにステップＳ２ｃで命令コード出力端子Ｃ１０〜Ｃ１７にＦ０ｈ（１１１１００００ｂ）を出力するように変化している。
【０３１７】
このように、本実施の形態においても、液晶表示ドライバ１０ｃの複数のデータ入力端子Ｄ０〜Ｄ１７に、マイクロコンピュータ９ｃの表示データ出力端子Ｐ０〜Ｐ７から液晶表示ドライバ１０ｃへ赤（Ｒ）２ビット、緑（Ｇ）３ビット、青（Ｂ）３ビットのカラー表示データが送られるとともにマイクロコンピュータ９ｃの表示データ出力端子Ｐ０〜Ｐ７と共通接続されていない複数の命令コード出力端子Ｃ０３〜Ｃ０５、Ｃ１１〜Ｃ１７から予め定められた固定値が送られることにより、これを受け取った液晶表示ドライバ１０ｃは、カラー表示データ出力端子Ｐ０〜Ｐ７から出力された赤（Ｒ）２ビット、緑（Ｇ）３ビット、青（Ｂ）３ビットのカラー表示データと、その他のビットに固定値を割り当てることにより、液晶表示ドライバ１０ｃが処理可能な６ビットの階調コードを容易かつ短時間で作成することができる。従って、１８ビットのカラー表示データに基づいて駆動する汎用の液晶表示ドライバ１０ｃを用いて、８ビット（１バイト）のカラー表示データに応じたカラー表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができ、マイクロコンピュータ９ｃでも特別なビット拡張処理等を行う必要がないので、機器のリモコンや操作部に用いられ、モード切替処理、ブザー発生処理、音声処理、通信処理等を行うための従前のマイクロコンピュータで十分に迅速な処理を行わせることができる。
【０３１８】
また、１ドット当り６×３ビット必要なカラー表示データが、８ビットで構成できるので、液晶表示ドライバ１０ｃの表示メモリ１２に記憶される表示データ列は１２８×２５６×６×３ビットであるのに対し、大量のデータを処理する必要のあるイメージデータエリアの構成は６ビットのデータに対し、８ビット単位で構成することが一般的で、液晶表示ドライバ１０ｃにそのまま対応するために必要なマイクロコンピュータ９ｃのカラー表示データ記憶部１７の容量は１２８×２５６×８×３ビット（１２８×２５６×３バイト）となる。それに対し、本実施の形態では１／３の１２８×２５６×８ビット（１２８×２５６バイト）のデータ量ですむので、より安価なマイクロコンピュータで実現することができる。
【０３１９】
また、１バイトに割り付けた赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のうち、階調の少ない１色について独立して階調変換テーブルを設け、階調出力値を設定できるので他の２色に関係なく単独で階調出力値を最適化できるので用途や表示デバイスの色特性等に応じてカラーバランス全体を効率的に最適化することができる。
【０３２０】
さらに本実施の形態では赤（Ｒ）に付加する４ビットの固定値と、緑（Ｇ）、青（Ｂ）に付加する３ビットの固定値を赤（Ｒ）と緑（Ｇ）、青（Ｂ）の６ビット階調コードが完全に排他コードとなるように設定することで２５６色のカラー表示を行うことができる。
【０３２１】
本実施の形態において赤（Ｒ）の２ビット階調コードを液晶表示ドライバ１０ｃのデータ入力端子の上位２ビットに割り付け、緑（Ｇ）、青（Ｂ）の３ビット階調コードを液晶表示ドライバ１０ｃのデータ入力端子の下位３ビットに割り付けたが、赤（Ｒ）と緑（Ｇ）、青（Ｂ）のビット割付が排他的になっている限りにおいて、割り付けを自由に変更してもよい。ただし、このときマイクロコンピュータ９ｃの命令コード出力単位が接続されていない、液晶表示ドライバ１０ｃのデータ入力端子Ｄ１６、Ｄ１７に固定値を入力するための回路を設ける必要がある。
【０３２２】
また、本実施の形態において赤（Ｒ）の階調コードの下位４ビットに固定値１１１１ｂを付加し、緑（Ｇ）、青（Ｂ）の上位２ビットに０００ｂを付加することで、赤（Ｒ）と緑（Ｇ）、青（Ｂ）の６ビット階調コードを完全排他にしているが、少なくとも６ビット階調コードのうち赤（Ｒ）と緑（Ｇ）、青（Ｂ）のいずれにも割り付けられていないビットの固定値が異なっている限りにおいて付加する固定値を変更してもよい。
【０３２３】
また、本実施の形態において液晶表示ドライバ１０ｃが入力するカラー表示データは６ビット階調コード場合で示しているが、８ビット階調コードで１６，７７７，２１６色表示可能な液晶表示ドライバ等、６ビット以上の階調コードに対応した液晶表示ドライバを使用してもよい。
【０３２４】
（実施の形態４）
次に、カラー表示を行うための本発明の実施の形態４に係る画像表示装置について説明する。
【０３２５】
図３７は、カラー表示を行うための本発明の実施の形態４における画像表示装置を示す概略回路図である。本実施の形態において実施の形態１と同様の構成については同じ符号を付し、説明を省略する。
【０３２６】
本実施の形態が上記実施の形態１と異なる点は、液晶表示ドライバ１０ｄが、階調コードを前記カラー液晶表示パネル１１の階調表示に対応した階調出力値に変換するための赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色に対応した複数の階調変換テーブルを記憶する複数の階調変換テーブル記憶部１３Ｒｄ、１３Ｇｄ、１３Ｂｄ、と、複数のデータ入力端子から入力される命令コードに従って前記複数の階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、読み出したデータの色に対応した前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記カラー液晶表示パネルを駆動するコントローラ１６とを備え、マイクロコンピュータ９ｄの８本のカラー表示データ出力端子Ｐ０〜Ｐ７のうち、赤（Ｒ）の２ビット階調コードを出力するＰ６、Ｐ７は液晶表示ドライバ１０のデータ入力端子Ｄ０〜Ｄ１５のうち赤（Ｒ）の５ビット階調コードを入力するＤ１１〜Ｄ１５の下位２ビットに対応するＤ１１、Ｄ１２に命令コード出力端子Ｃ１３、Ｃ１４と共に接続され、緑（Ｇ）の３ビット階調コードを出力するＰ３〜Ｐ５は液晶表示ドライバ１０ｄのデータ入力端子Ｄ０〜Ｄ１５のうち緑（Ｇ）の５ビット階調コードを入力するＤ６〜Ｄ１０の下位３ビットに対応するＤ６〜Ｄ８に命令コード出力端子Ｃ０６、Ｃ０７、Ｃ１０と共に接続され、青（Ｂ）の３ビット階調コードを出力するＰ０〜Ｐ２は液晶表示ドライバ１０ｄのデータ入力端子Ｄ０〜Ｄ１５のうち青（Ｂ）の５ビット階調コードを入力するＤ０〜Ｄ４の下位３ビットに対応するＤ０〜Ｄ２に命令コード出力端子Ｃ００〜Ｃ０２と共に接続されていることである。
【０３２７】
これに対応して、液晶表示ドライバ１０ｄの表示メモリ１２に取り込まれる階調コードデータ、またその階調コードデータを階調出力値に変換する階調変換テーブル記憶部１３Ｒｄ、１３Ｇｄ、１３Ｂｄに記憶される階調変換テーブルの設定も実施の形態１とは異なってくる。
【０３２８】
図３８Ａは、図３７に示される画像表示装置のマイクロコンピュータ９ｄのカラー表示データ記憶部１７に記憶される表示データ列を示す図であり、図３８Ｂは、図３７に示される画像表示装置の液晶表示ドライバ１０ｄの表示メモリ１２に記憶される表示データ列を示す図であり、図３８Ｃは、図３７に示されるカラー液晶表示パネル１１を駆動する階調出力値の例を示す図である。
【０３２９】
図３８Ａ〜図３８Ｃで液晶表示ドライバ１０ｄの表示メモリ１２に取り込まれる階調コードデータについて説明する。
【０３３０】
図３７で示したようにマイクロコンピュータ９ｄの赤（Ｒ）の２ビット階調コードを出力するＰ６、Ｐ７を液晶表示ドライバ１０ｂの赤（Ｒ）の５ビット階調コードを入力するＤ１１〜Ｄ１５の下位２ビットに対応するＤ１１、Ｄ１２に接続され、緑（Ｇ）の３ビット階調コードを出力するＰ３〜Ｐ５は液晶表示ドライバ１０ｄの緑（Ｇ）の５ビット階調コードを入力するＤ６〜Ｄ１０の下位３ビットに対応するＤ６〜Ｄ８に接続され、青（Ｂ）の３ビット階調コードを出力するＰ０〜Ｐ２は液晶表示ドライバ１０ｄの青（Ｂ）の５ビット階調コードを入力するＤ０〜Ｄ５の下位３ビットに対応するＤ０〜Ｄ２に接続されているので、図３８Ｂに示すように、液晶表示ドライバ１０ｄの表示メモリ１２には赤（Ｒ）の階調コードとして上位３ビットに０が付加された５ビットの階調コードとして記憶され、緑（Ｇ）、青（Ｂ）の階調コードとして上位２ビットに０が付加された５ビットの階調コードとして記憶されている。
【０３３１】
図３９は、図３７に示される画像表示装置における液晶表示ドライバ１０ｄのデータ入力端子の割り付け例を示す図である。データ入力端子の割り付けは実施の形態１の図２２と同じであるが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の階調コードが入力される端子を示す※の位置が赤（Ｒ）の２ビットの階調コードが５ビットの階調コードの下位２ビットに対応した端子に入力され、緑（Ｇ）、青（Ｂ）３ビットの階調コードが５ビットの階調コードの下位３ビットに対応した端子に入力されることを示している。
【０３３２】
図４０Ａおよび図４０Ｂは、図３７に示される画像表示装置における液晶表示ドライバ１０ｄの階調変換テーブル記憶部１３Ｒｄ、１３Ｇｄ、１３Ｂｄに記憶される階調変換テーブルの一設定例を示す図である。
【０３３３】
２ビット階調コードの赤（Ｒ）が４階調、３ビット階調コードの緑（Ｇ）、青（Ｂ）が８階調で２５６色表示できるようにしたものである。
【０３３４】
図４０Ａは、階調変換テーブル記憶部１３Ｒｄに記憶される赤（Ｒ）の階調コードで、上位３ビットに０００ｂが付されている「＊」を付したコードが実際に入力される階調コードでその他の階調コードには上位３ビットを無視し、下位２ビットの階調コードに対応した階調出力値が設定されている。「＊」が付されていない階調コードについては通常入力されることはないので他の階調出力値を設定してもよい。
【０３３５】
図４０Ｂは、階調変換テーブル記憶部１３Ｇｄ、１３Ｂｄに記憶される緑（Ｇ）、青（Ｂ）の階調コードで、上位２ビットに００ｂが付されている「＊」を付したコードが実際に入力される階調コードでその他の階調コードには上位２ビットを無視し、下位３ビットの階調コードに対応した階調出力値が設定されている。「＊」が付されていない階調コードについては通常入力されることはないので他の階調出力値を設定してもよい。
【０３３６】
また、階調変換テーブル記憶部１３Ｇｄ、１３Ｂｄに設定する階調出力値は必要に応じて緑（Ｇ）用、青（Ｂ）用に個別に設定してもよい。
【０３３７】
また、マイクロコンピュータ９ｄの命令コード出力端子Ｃ０３〜Ｃ０５、Ｃ１１〜Ｃ１５、Ｃ１５〜Ｃ１７から出力される固定値は、すべて０でもよいし、すべて１でもよい。０と１とが両方含まれていてもよい。
【０３３８】
また、本実施の形態において、マイクロコンピュータ９ｄでは、１バイトの上位から２ビットを赤（Ｒ）、次の３ビットを緑（Ｇ）、下位の３ビットを青（Ｂ）としているが、画面を作成するための元の素材イメージデータ等にあわせて割り付けの順番を変えてもよい。ただし、出力処理を効率よくするために１バイトのカラー表示データをそのままカラー表示データ出力端子Ｐ０〜Ｐ７に出力するため、変更したビット割り付けにあわせて液晶表示ドライバのデータ入力端子への接続を変更する必要がある。
【０３３９】
以下に、本実施の形態における画像表示装置において、マイクロコンピュータ９ｄがカラー表示データ記憶部１７内の表示イメージデータエリアに記憶された表示データを送信する手段について説明する。
【０３４０】
図４１は、図３７に示される画像表示装置における表示データ出力処理を示すフローチャートである。基本的には図２５のフローチャートと同じなので、同一ステップには同一符号を付して説明を省略する。
【０３４１】
実施の形態１と異なり、マイクロコンピュータ９ｄのカラー表示データ出力端子Ｐ０〜Ｐ７と共通に液晶表示ドライバ１０ｄのデータ入力端子に接続する命令コード出力端子がＣ００〜０２、Ｃ０６〜０７、Ｃ１０、Ｃ１１〜１２に変わったことで、ステップＳ２ｄで入力設定にする端子がＣ００〜０２、Ｃ０６〜０７、Ｃ１０、Ｃ１１〜１２に変化している。
【０３４２】
このように、本実施の形態においても、液晶表示ドライバ１０ｄの複数のデータ入力端子Ｄ０〜Ｄ１５に、マイクロコンピュータ９ｄの表示データ出力端子Ｐ０〜Ｐ７から液晶表示ドライバ１０ｄへ赤（Ｒ）２ビット、緑（Ｇ）３ビット、青（Ｂ）３ビットのカラー表示データが送られるとともにマイクロコンピュータ９ｄの表示データ出力端子Ｐ０〜Ｐ７と共通接続されていない複数の命令コード出力端子Ｃ０３〜Ｃ０５、Ｃ１１〜Ｃ１２、Ｃ１５〜Ｃ１７から予め定められた固定値が送られることにより、これを受け取った液晶表示ドライバ１０ｄは、カラー表示データ出力端子Ｐ０〜Ｐ７から出力された赤（Ｒ）２ビット、緑（Ｇ）３ビット、青（Ｂ）３ビットのカラー表示データと、その他のビットに固定値を割り当てることにより、液晶表示ドライバ１０ｄが処理可能な５ビットの階調コードを容易かつ短時間で作成することができる。従って、（５×３）ビットのカラー表示データに基づいて駆動する汎用の液晶表示ドライバ１０ｄを用いて、８ビット（１バイト）のカラー表示データに応じたカラー表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができ、マイクロコンピュータ９ｄでもビット拡張処理等の特別な処理を行う必要がないので、機器のリモコンや操作部に用いられ、モード切替処理、ブザー発生処理、音声処理、通信処理等を行うための従前のマイクロコンピュータで十分に迅速な処理を行わせることができる。
【０３４３】
また、１ドット当り５×３ビット必要なカラー表示データが、８ビットで構成できるので、液晶表示ドライバ１０ｂの表示メモリ１２に記憶される表示データ列は１２８×２５６×５×３ビットであるのに対し、大量のデータを処理する必要のあるイメージデータエリアの構成は５ビットのデータに対し、８ビット単位で構成することが一般的で、液晶表示ドライバ１０ｄにそのまま対応するために必要なマイクロコンピュータ９ｄのカラー表示データ記憶部１７の容量は１２８×２５６×８×３ビット（１２８×２５６×３バイト）となる。それに対し、本実施の形態では１／３の１２８×２５６×８ビット（１２８×２５６バイト）のデータ量ですむので、より安価なマイクロコンピュータで実現することができる。
【０３４４】
また、液晶表示ドライバ１０ｄの階調変換テーブル記憶部１３Ｒｄ、１３Ｇｄ、１３Ｂｄと赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色毎に独立して設けられているので、少なくとも階調の少ない１色について単独で階調変換テーブルの階調出力値を最適化でき、用途や表示デバイスの色特性等に応じてカラーバランス全体を効率的に最適化することができる。
【０３４５】
以上、カラー表示を行うよう構成された本発明の実施の形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態における各構成要素を任意に組み合わせることとしてもよい。
【０３４６】
また、上記実施の形態１、２、３において、赤（Ｒ）を２ビットの階調に割り付けているが、用途に応じて、例えば、暖色系の色を繊細に表示したい場合等は青（Ｂ）を２ビットの階調に割り付け、赤（Ｒ）、緑（Ｇ）を３ビットの階調に割り付けてもよい。
【０３４７】
また、上記実施の形態１、２、３において、階調コードについては小さい値を暗、大きい値を明としたが、逆に小さい値を明、大きい値を案とし、階調変換テーブルで反転してもよい。また、カラー液晶表示パネルの特性（ネガ）で反転させてもよい。
【０３４８】
また、上記実施の形態１、２、３において、表示データ行の下位のバイトから送信するように構成されているが、これに限られず、液晶表示ドライバ１０の設定を変えて表示データ列の上位のバイトから送信するように構成されてもよい。
【０３４９】
また、上記実施の形態では、画像表示装置として、液晶表示装置を用いて説明したが、これに限定されない。画像表示装置は、複数の表示ドットに表示データを送って画像を表示する装置であればよい。画像表示装置は、例えば、有機ＥＬ、蛍光表示管などを用いた表示装置であってもよい。
【０３５０】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０３５１】
２値の階調出力値に基づく表示を行うように構成された本発明の画像表示装置は、複数ビットに対応する階調数を有する表示データに基づいて駆動する汎用の液晶表示ドライバを用いて、２値の表示データに応じた２階調の表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うために有用である。【０３５２】
また、３以上の多階調出力値に基づく表示を行うように構成された本発明の画像表示装置は、複数ビットに対応する階調数を有する表示データに基づいて駆動する汎用の液晶表示ドライバを用いて、液晶表示ドライバで対応している階調数より少く、２ビット以上の階調の表示データに応じた低階調グレースケール表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うために有用である。【０３５３】
また、カラー表示を行うよう構成された本発明の画像表示装置は、複数ビットに対応する階調数を有する表示データに基づいて駆動する汎用の液晶表示ドライバを用いて、前記液晶表示ドライバより少ない階調のカラー表示データに応じた表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うために有用である。
【符号の説明】
【０３５４】
９，９ｂ，９ｃ，９ｄ  マイクロコンピュータ
１０，１０ｂ，１０ｃ，１０ｄ  液晶表示ドライバ（画像表示ドライバ）
１１  液晶表示パネル（画像表示パネル）
１２  表示メモリ
１３，１３Ｒｄ，１３Ｇｄ，１３Ｂｄ  階調変換テーブル記憶部
１４  駆動部
１５，１５ｂ，１５ｃ  インターフェイス
１６  コントローラ
１７  表示データ記憶部
Ｃ００〜Ｃ０７，Ｃ１０〜Ｃ１７，Ｃ０〜Ｃ７  命令コード出力端子
Ｄ０〜Ｄ１７  データ入力端子
Ｐ０〜Ｐ７  出力端子
【図１】
2012011278.tif 000003
【図２Ａ】
2012011278.tif 000004
【図２Ｂ】
2012011278.tif 000005
【図３】
2012011278.tif 000006
【図４】
2012011278.tif 000007
【図５】
2012011278.tif 000008
【図６】
2012011278.tif 000009
【図７】
2012011278.tif 000010
【図８】
2012011278.tif 000011
【図９】
2012011278.tif 000012
【図１０】
2012011278.tif 000013
【図１１Ａ】
2012011278.tif 000014
【図１１Ｂ】
2012011278.tif 000015
【図１１Ｃ】
2012011278.tif 000016
【図１２】
2012011278.tif 000017
【図１３】
2012011278.tif 000018
【図１４】
2012011278.tif 000019
【図１５】
2012011278.tif 000020
【図１６Ａ】
2012011278.tif 000021
【図１６Ｂ】
2012011278.tif 000022
【図１６Ｃ】
2012011278.tif 000023
【図１７】
2012011278.tif 000024
【図１８】
2012011278.tif 000025
【図１９】
2012011278.tif 000026
【図２０】
2012011278.tif 000027
【図２１Ａ】
2012011278.tif 000028
【図２１Ｂ】
2012011278.tif 000029
【図２１Ｃ】
2012011278.tif 000030
【図２２】
2012011278.tif 000031
【図２３】
2012011278.tif 000032
【図２４】
2012011278.tif 000033
【図２５】
2012011278.tif 000034
【図２６】
2012011278.tif 000035
【図２７Ａ】
2012011278.tif 000036
【図２７Ｂ】
2012011278.tif 000037
【図２７Ｃ】
2012011278.tif 000038
【図２８】
2012011278.tif 000039
【図２９】
2012011278.tif 000040
【図３０】
2012011278.tif 000041
【図３１】
2012011278.tif 000042
【図３２】
2012011278.tif 000043
【図３３Ａ】
2012011278.tif 000044
【図３３Ｂ】
2012011278.tif 000045
【図３３Ｃ】
2012011278.tif 000046
【図３４】
2012011278.tif 000047
【図３５】
2012011278.tif 000048
【図３６】
2012011278.tif 000049
【図３７】
2012011278.tif 000050
【図３８Ａ】
2012011278.tif 000051
【図３８Ｂ】
2012011278.tif 000052
【図３８Ｃ】
2012011278.tif 000053
【図３９】
2012011278.tif 000054
【図４０Ａ】
2012011278.tif 000055
【図４０Ｂ】
2012011278.tif 000056
【図４１】
2012011278.tif 000057
【図４２】
2012011278.tif 000058
【図４３】
2012011278.tif 000059
【図４４】
2012011278.tif 000060
【手続補正書】
【提出日】平成24年4月4日(2012.4.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
前記課題を解決するために、本発明の画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の２以上のビット数を有する階調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記画像表示パネルを駆動するコントローラと、を備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記命令コード出力端子に接続された前記複数のデータ入力端子のうちの少なくとも１本に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも１本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応する表示データを作成して記憶する表示イメージデータエリアを有する表示データ記憶部と、を備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の２以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、記憶された階調コードが階調出力値に対応するように設定するよう構成されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の２以上のビット数を有する階調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記画像表示パネルを駆動するコントローラと、を備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記命令コード出力端子に接続された前記複数のデータ入力端子のうちの少なくとも１本に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも１本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応する表示データを作成して記憶する表示イメージデータエリアを有する表示データ記憶部と、を備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の２以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、記憶された階調コードが階調出力値に対応するように設定するよう構成されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明のある形態に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の２以上のビット数を有する多階調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記画像表示パネルを駆動するコントローラとを備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記命令コード出力端子に接続された前記複数のデータ入力端子のうちの少なくとも１本に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも１本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応し、第１の階調出力値および前記第１の階調出力値とは異なる第２の階調出力値の何れかを示す２値の表示データを作成して記憶する表示イメージデータエリアを有する２値表示データ記憶部とを備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の２以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、記憶された階調コードのうち前記第１の階調出力値を示す表示データを含む階調コードが第１の階調出力値に対応し、記憶された階調コードのうち前記第２の階調出力値を示す表示データを含む階調コードが第２の階調出力値に対応するように設定するよう構成されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
さらに、第１の態様による画像表示装置において、前記画像表示ドライバは、１６本の前記データ入力端子を有し、前記階調コードは、５ビットのコードとして構成され、前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに３本の前記表示データ出力端子を有し、当該３本の前記表示データ出力端子から前記表示データを３ビットずつ出力するよう構成され、前記コントローラは、前記３本の表示データ出力端子から送られる３ビットの表示データから、１ビットの表示データと４ビットの前記固定値とで構成される階調コードを表示ドット３つ分作成するよう構成されてもよい。これにより、１６ビットの出力端子を有するマイクロコンピュータから表示ドット３つ分に対応する３ビットの表示データを同時に出力し、各表示ドットに対応する３つの階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
本発明の他の形態に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の３以上のビット数を有する多階調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記画像表示パネルを駆動するコントローラとを備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記複数のデータ入力端子のうちの少なくとも２本に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも２本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応し、前記表示メモリの階調コードのビット数より小さく、少なくとも２ビット以上で構成された階調表示データを作成して記憶する表示イメージデータエリアを有する階調表示データ記憶部とを備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の３以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、前記表示メモリに記憶され得る全ての階調コードに対応するよう階調出力値が設定されるように構成されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
さらに、第１の態様による画像表示装置において、前記画像表示ドライバは、１６本の前記データ入力端子を有し、前記階調コードは、５ビットのコードとして構成され、前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに、（ｋ×３）本の前記表示データ出力端子を有し、当該（ｋ×３）本の前記表示データ出力端子から１ドットあたり５ビットより少ない任意の整数ｋビット構成の前記表示データを３ドット単位で出力するよう構成され、前記コントローラは、前記（ｋ×３）本の表示データ出力端子から送られる（ｋ×３）ビットの表示データから、ｋビットの１ドット分の表示データと（５−ｋ）ビットの前記固定値とで構成される階調コードを表示ドット３つ分作成するよう構成されてもよい。これにより、１６ビットの出力端子を有するマイクロコンピュータから表示ドット３つ分に対応する５ビットより少ない任意の整数ｋビットの表示データ（ｋ×３）ビットを同時に出力し、各表示ドットに対応する３つの５ビット階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
液晶表示ドライバ１０は、複数のデータ入力端子Ｄ０〜Ｄ１５を有するインターフェイス１５と、複数のデータ入力端子Ｄ０〜Ｄ１５から入力された液晶表示パネル１１の各表示ドットに対応する２以上のビット数（例えば５ビット）を有する多階調表示データとしての階調コードを記憶する表示メモリ１２と、階調コードを液晶表示パネル１１の階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部１３と、複数のデータ入力端子Ｄ０〜Ｄ１５から入力される命令コードに従って階調変換テーブルを設定し、表示メモリ１２に記憶された階調コードを読み出し、階調変換テーブルを用いて階調コードを階調出力値に変換し、この変換された階調出力値に応じた階調で表示を行うよう液晶表示パネル１１を駆動するコントローラ１６とを備えている。表示メモリ１２および階調変換テーブル記憶部１３は、液晶表示ドライバ１０内に設けられたＲＡＭ等の記憶部により構成されている。コントローラ１６は、他の各構成要素と通信バス１８を介して接続されており、インターフェイス１５から入力されたデータおよび命令コードを表示メモリ１２および階調変換テーブル記憶部１３を含む記憶部に記憶し、種々の演算を行って駆動部１４を制御する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
このようにして、液晶表示ドライバ１０のコントローラ１６は、データ入力端子Ｄ０〜Ｄ１５に入力されるデータから上記割り付けに応じてセグメントごとにデータを取り込むことにより、３本の表示データ出力端子Ｐ０〜Ｐ２から送られる３ビットの表示データから、１ビットの表示データと４ビットの固定値とで構成される５ビットの階調コードを表示ドット３つ分（３セグメント分）作成する。５ビットに変換された表示データ（階調コード）は、図２Ｂに示されるように、表示メモリ１２に記憶される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【０１１０】
本実施の形態が上記実施の形態１と異なる点は、マイクロコンピュータ９ｂが、８本の命令コード出力端子Ｃ０〜Ｃ７を有するとともに２本の表示データ出力端子Ｐ０，Ｐ１を有し、当該２本の表示データ出力端子Ｐ０，Ｐ１から表示データを２ビットずつ出力し、コントローラ１６は、２本の表示データ出力端子Ｐ０，Ｐ１から２ビットの表示データが連続して２回分送られることによる４ビットの表示データから、１ビットの表示データと４ビットの固定値とで構成される５ビットの階調コードを表示ドット２つ分作成し、異なる回に異なる表示データ出力端子Ｐ０，Ｐ１から送られた２ビットの表示データと３ビットの固定値とで構成される５ビットの階調コードを表示ドット１つ分作成するよう構成されていることである。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１１５
【補正方法】変更
【補正の内容】
【０１１５】
このようにして、液晶表示ドライバ１０ｂのコントローラ１６は、データ入力端子Ｄ０〜Ｄ７に入力されるデータから上記割り付けに応じてセグメントごとにデータを取り込むことにより、２本の表示データ出力端子Ｐ０，Ｐ１から２回に分けて送られる４ビット（ただし、後述するように、そのうちの２ビットは同じ表示データ）の表示データから、１ビットの表示データと４ビットの固定値とで構成される５ビットの階調コードを表示ドット２つ分作成し、異なる回に異なる表示データ出力端子Ｐ０，Ｐ１から送られた２ビットの表示データと３ビットの固定値とで構成される５ビットの階調コードを表示ドット１つ分作成することにより、階調コードを合計３セグメント分作成する。５ビットに変換された多階調表示データ（階調コード）は、図２Ｂに示されるように、表示メモリ１２に記憶される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１３７
【補正方法】変更
【補正の内容】
【０１３７】
次に、マイクロコンピュータ９ｂは、ポインタｐ＿ａｄｒを３バイト分ずらし、４バイト目の表示データ列の最下位ビットが先頭アドレスとなるように設定する（ステップＳ２１Ｂ）。このとき、マイクロコンピュータ９ｂは、実施の形態１と同様に、送信済みの表示データがすべての表示データ数に達したか否かを判定する（ステップＳ２２Ｂ）。すべての表示データ数に達していない場合（ステップＳ２２ＢでＮｏ）、ステップＳ４Ｂ〜Ｓ２１Ｂを繰り返し、すべての表示データ数に達した場合（ステップＳ２２ＢでＹｅｓ）、マイクロコンピュータ９ｂは、クロック端子ＣＬＫの出力レベルをＬｏレベルにして送信処理を終了する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１７０
【補正方法】変更
【補正の内容】
【０１７０】
このようにして、液晶表示ドライバ１０のコントローラ１６は、データ入力端子Ｄ０〜Ｄ１５に入力されるデータから上記割り付けに応じてセグメントごとにデータを取り込むことにより、６本の表示データ出力端子Ｐ０〜Ｐ５から送られる６ビット（２ビット×３セグメント）の表示データから、２ビットの表示データと３ビットの固定値とで構成される５ビットの階調コードを表示ドット３つ分（３セグメント分）作成する。５ビットに変換された表示データ（階調コード）は、図１１Ｂに示されるように、表示メモリ１２に記憶される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０２０２
【補正方法】変更
【補正の内容】
【０２０２】
本実施の形態が上記実施の形態１と異なる点は、マイクロコンピュータ９ｂが、８本の命令コード出力端子Ｃ００〜Ｃ０７を有するとともに４本の表示データ出力端子Ｐ０〜Ｐ３を有し、当該４本の表示データ出力端子Ｐ０〜Ｐ３から表示データを４ビットずつ出力し、コントローラ１６は、４本の表示データ出力端子Ｐ０〜Ｐ３から４ビットの表示データが連続して２回分送られることによる８ビットの表示データから、２ビットの表示データと３ビットの固定値とで構成される５ビットの階調コードを表示ドット２つ分作成し、異なる回に異なる表示データ出力端子Ｐ０〜Ｐ３から送られた４ビットの表示データと１ビットの固定値とで構成される５ビットの階調コードを表示ドット１つ分作成するよう構成されていることである。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０２０８
【補正方法】変更
【補正の内容】
【０２０８】
このようにして、液晶表示ドライバ１０ｂのコントローラ１６は、データ入力端子Ｄ０〜Ｄ７に入力されるデータから上記割り付けに応じてセグメントごとにデータを取り込むことにより、４本の表示データ出力端子Ｐ０〜Ｐ３から２回に分けて送られる８ビット（ただし、後述するように、そのうちの４ビットは同じ表示データ）の表示データから、２ビットの表示データと３ビットの固定値とで構成される５ビットの階調コードを表示ドット２つ分作成し、異なる回に異なる表示データ出力端子Ｐ０〜Ｐ３から送られた４ビットの表示データと１ビットの固定値とで構成される５ビットの階調コードを表示ドット１つ分作成することにより、階調コードを合計３セグメント分作成する。本実施の形態においては、５ビットに変換された多階調表示データ（階調コード）は、図１６Ｂに示されるように、表示メモリ１２に記憶される。
【手続補正１５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表示ドットがマトリクス状に配置された画像表示パネルと、
前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、
前記画像表示ドライバを制御するマイクロコンピュータと、を備え、
前記画像表示ドライバは、
複数のデータ入力端子と、
前記画像表示パネルの各表示ドットに対応し所定の２以上のビット数を有する階調表示データとしての階調コードを記憶する表示メモリと、
前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、
前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記画像表示パネルを駆動するコントローラと、を備え、
前記マイクロコンピュータは、
前記画像表示ドライバの複数の前記データ入力端子に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、
前記命令コード出力端子とは別に設けられ、前記命令コード出力端子に接続された前記複数のデータ入力端子のうちの少なくとも１本に１本対１本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも１本の表示データ出力端子と、
前記画像表示パネルの表示ドットに対応する表示データを作成して記憶する表示イメージデータエリアを有する表示データ記憶部と、を備え、
前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、
前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の２以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、
前記階調変換テーブルを、記憶された階調コードが階調出力値に対応するように設定するよう構成されている、画像表示装置。
【請求項２】
前記表示データ記憶部は、前記画像表示パネルの表示ドットに対応し、第１の階調出力値および前記第１の階調出力値とは異なる第２の階調出力値の何れかを示す２値の表示データを作成して記憶する表示イメージデータエリアを有する２値表示データ記憶部として構成され、
前記階調変換テーブルは、記憶された階調コードのうち前記第１の階調出力値を示す表示データを含む階調コードが第１の階調出力値に対応し、記憶された階調コードのうち前記第２の階調出力値を示す表示データを含む階調コードが第２の階調出力値に対応するように設定されている、請求項１に記載の画像表示装置。
【請求項３】
前記画像表示ドライバは、１６本の前記データ入力端子を有し、
前記階調コードは、５ビットのコードとして構成され、
前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに３本の前記表示データ出力端子を有し、当該３本の前記表示データ出力端子から前記表示データを３ビットずつ出力するよう構成され、
前記コントローラは、前記３本の表示データ出力端子から送られる３ビットの表示データから、１ビットの表示データと４ビットの前記固定値とで構成される階調コードを表示ドット３つ分作成するよう構成されている、請求項２に記載の画像表示装置。
【請求項４】
前記画像表示ドライバは、８本の前記データ入力端子を有し、
前記階調コードは、５ビットのコードとして構成され、
マイクロコンピュータは、８本の前記命令コード出力端子を有するとともに２本の前記表示データ出力端子を有し、当該２本の前記表示データ出力端子から前記表示データを２ビットずつ出力し、
前記コントローラは、前記２本の表示データ出力端子から２ビットの表示データが連続して２回分送られることによる４ビットの表示データから、１ビットの表示データと４ビットの前記固定値とで構成される階調コードを表示ドット２つ分作成し、１回目の出力時に一方の前記表示データ出力端子から送られた１ビットの表示データと２回目の出力時に他方の前記データ出力端子から送られた１ビットの表示データと３ビットの前記固定値とで構成される階調コードを表示ドット１つ分作成するよう構成されている、請求項１に記載の画像表示装置。
【請求項５】
前記マイクロコンピュータは、前記表示データ出力端子と、前記データ入力端子に接続されておらず、データが何れにも入力されない非接続状態の出力端子とからなる８本の出力端子を備え、
前記マイクロコンピュータは、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データを順次読み出すことにより前記画像表示パネルに動的に所定のイメージを表示するために、当該複数の表示データを列に並べた表示データ列のうち列の並び順の下位から８ビットの表示データをそのうちの列の並び順の下位の３ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち列の並び順の下位から３ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項３に記載の画像表示装置。
【請求項６】
前記マイクロコンピュータは、前記表示データ出力端子および前記データ入力端子と接続されておらず、データが何れにも入力されない非接続状態の出力端子からなる８本の出力端子を備え、
前記マイクロコンピュータは、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データを順次読み出すことにより前記画像表示パネルに動的に所定のイメージを表示するために、当該複数の表示データを列に並べた表示データ列のうち列の並び順の上位から８ビットの表示データをそのうちの列の並び順の上位の３ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち列の並び順の上位から３ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項３に記載の画像表示装置。
【請求項７】
前記マイクロコンピュータは、前記表示データ出力端子と、前記データ入力端子に接続されておらず、データが何れにも入力されない非接続状態の出力端子とからなる８本の出力端子を備え、
前記マイクロコンピュータは、連続する２回の出力のうちの１回目の出力時に、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データを順次読み出すことにより前記画像表示パネルに動的に所定のイメージを表示するために、当該複数の表示データを列に並べた表示データ列のうち列の並び順の下位から８ビットの表示データをそのうちの列の並び順の下位の２ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、２回目の出力時において、１回目の出力時に前記表示データ出力端子から出力された表示データのうち列の並び順の最下位の表示データを除いた前記表示データ列を、当該表示データ列のうち列の並び順の下位から２ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、前記表示データ列のうち列の並び順の下位から２ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項４に記載の画像表示装置。
【請求項８】
前記マイクロコンピュータは、前記表示データ出力端子と、前記データ入力端子に接続されておらず、データが何れにも入力されない非接続状態の出力端子とからなる８本の出力端子を備え、
前記マイクロコンピュータは、連続する２回の出力のうちの１回目の出力時に、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データを順次読み出すことにより前記画像表示パネルに動的に所定のイメージを表示するために、当該複数の表示データを列に並べた表示データ列のうち列の並び順の上位から８ビットの表示データをそのうちの列の並び順の上位の２ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、２回目の出力時において、１回目の出力時に前記表示データ出力端子から出力された表示データのうち列の並び順の最上位の表示データを除いた前記表示データ列を、当該表示データ列のうち列の並び順の上位から２ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち列の並び順の上位から２ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項４に記載の画像表示装置。
【請求項９】
前記階調変換テーブルは、前記第１の階調出力値が最小値に設定され、前記第２の階調出力値が最大値に設定されている、請求項２に記載の画像表示装置。
【請求項１０】
前記マイクロコンピュータは、前記表示データ出力端子と、前記データ入力端子に接続されておらず、データが何れにも入力されない非接続状態の出力端子とからなる８本の出力端子を備え、
前記マイクロコンピュータは、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から（３×ｎ）バイトの表示データを読み出し、読み出された表示データを３ビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されている、請求項３に記載の画像表示装置。
【請求項１１】
前記マイクロコンピュータは、ｍ本の前記表示データ出力端子と、前記データ入力端子に接続されておらず、データが何れにも入力されない非接続状態の出力端子とからなる８本の出力端子を備え、
前記マイクロコンピュータは、前記２値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から、前記表示データ出力端子から出力されるビット数ｍと前記出力端子から出力されるビット数８との最小公倍数の整数倍のビット数分の表示データを読み出し、読み出された表示データをｍビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されている、請求項２に記載の画像表示装置。
【請求項１２】
前記表示メモリは、前記画像表示パネルの各表示ドットに対応し所定の３以上のビット数を有する階調表示データとしての階調コードを記憶するよう構成され、
前記表示データ出力端子は、前記複数のデータ入力端子のうちの少なくとも２本に１本対１本で接続された、少なくとも２本の表示データ出力端子を備え、
前記表示データ記憶部は、前記画像表示パネルの表示ドットに対応し、前記表示メモリの階調コードのビット数より小さく、少なくとも２ビット以上で構成された階調表示データを作成して記憶する表示イメージデータエリアを有する階調表示データ記憶部として構成され、
前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の３以上のビット数を有する階調コードとして前記表示メモリに記憶し、
前記階調変換テーブルは、前記表示メモリに記憶され得る全ての階調コードに対応するよう階調出力値が設定されている、請求項１に記載の画像表示装置。
【請求項１３】
前記画像表示ドライバは、１６本の前記データ入力端子を有し、
前記階調コードは、５ビットのコードとして構成され、
前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに、（ｋ×３）本の前記表示データ出力端子を有し、当該（ｋ×３）本の前記表示データ出力端子から１ドットあたり５ビットより少ない任意の整数ｋビット構成の前記表示データを３ドット単位で出力するよう構成され、
前記コントローラは、前記（ｋ×３）本の表示データ出力端子から送られる（ｋ×３）ビットの表示データから、ｋビットの１ドット分の表示データと（５−ｋ）ビットの前記固定値とで構成される階調コードを表示ドット３つ分作成するよう構成されている、請求項１２に記載の画像表示装置。
【請求項１４】
前記画像表示ドライバは、８本の前記データ入力端子を有し、前記階調コードは、５ビットのコードとして構成され、
前記マイクロコンピュータは、８本の前記命令コード出力端子を有するとともに（２×２）本の前記表示データ出力端子を有し、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データを順次読み出すことにより前記画像表示パネルに動的に所定のイメージを表示するために、当該（２×２）本の前記表示データ出力端子から１ドットあたり２ビット構成の前記表示データを２ドット単位の表示データ列で出力し、
前記コントローラは、前記（２×２）本の表示データ出力端子から１回目に２ドット分、２回目には１回目に送られた列の並び順の下位の１ドットを除く次の２ドット分の表示データが連続して２回に分けて送られることによる３ドット分の表示データから、１回目または２回目に１度に送られる２ドットの表示データについては２ビットの表示データと３ビットの前記固定値とで構成される階調コードを表示ドット２つ分作成し、１回目と２回目に分割して送られる１ドットの表示データについては表示データ出力端子から２回送られた４ビットの表示データと１ビットの前記固定値とで構成される階調コードを表示ドット１つ分作成するよう構成されている、請求項１２に記載の画像表示装置。
【請求項１５】
前記マイクロコンピュータは、前記（ｋ×３）本の表示データ出力端子と、前記データ入力端子に接続されておらず、データが何れにも入力されない非接続状態の出力端子とからなる（ｋ×３）以上かつ８の整数倍で最小本数（ｍ×８）本の出力端子を備え、
前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データを順次読み出すことにより前記画像表示パネルに動的に所定のイメージを表示するために、当該複数の表示データを列に並べた表示データ列のうち列の並び順の下位から（ｍ×８）ビットの表示データをそのうちの列の並び順の下位の（ｋ×３）ビットの表示データが前記表示データ出力端子から出力されるように前記（ｍ×８）本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち列の並び順の下位から（ｋ×３）ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項１３に記載の画像表示装置。
【請求項１６】
前記マイクロコンピュータは、前記（ｋ×３）本の表示データ出力端子と、前記データ入力端子に接続されておらず、データが何れにも入力されない非接続状態の出力端子とからなる（ｋ×３）以上かつ８の整数倍で最小本数（ｍ×８）本の出力端子を備え、
前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データを順次読み出すことにより前記画像表示パネルに動的に所定のイメージを表示するために、当該複数の表示データを列に並べた表示データ列のうち列の並び順の上位から（ｍ×８）ビットの表示データをそのうちの列の並び順の上位の（ｋ×３）ビットの表示データが前記表示データ出力端子から出力されるように前記（ｍ×８）本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち列の並び順の上位から（ｋ×３）ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項１３に記載の画像表示装置。
【請求項１７】
前記マイクロコンピュータは、前記表示データ出力端子と、前記データ入力端子に接続されておらず、データが何れにも入力されない非接続状態の出力端子とからなる８本の出力端子を備え、
前記マイクロコンピュータは、連続する２回の出力のうちの１回目の出力時に、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データを順次読み出すことにより前記画像表示パネルに動的に所定のイメージを表示するために、当該複数の表示データを列に並べた表示データ列のうち列の並び順の下位から８ビットの表示データの列の並び順の下位の２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、２回目の出力時において、１回目の出力時に前記表示データ出力端子から出力された表示データのうち列の並び順の最下位の１ドット分の表示データを除いた前記表示データ列のうち列の並び順の下位から２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列のうち列の並び順の下位から２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項１４に記載の画像表示装置。
【請求項１８】
前記マイクロコンピュータは、前記表示データ出力端子と、前記データ入力端子に接続されておらず、データが何れにも入力されない非接続状態の出力端子とからなる８本の出力端子を備え、
前記マイクロコンピュータは、連続する２回の出力のうちの１回目の出力時に、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データを順次読み出すことにより前記画像表示パネルに動的に所定のイメージを表示するために、当該複数の表示データを列に並べた表示データ列のうち列の並び順の上位から８ビットの表示データの列の並び順の上位の２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように前記８本の出力端子に割り当てて前記表示データを出力し、２回目の出力時において、１回目の出力時に前記表示データ出力端子から出力された表示データのうち列の並び順の最上位の１ドット分の表示データを除いた前記表示データ列のうち列の並び順の上位から２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する２回の出力のうちの１回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列のうち列の並び順の上位から２ドット分４ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項１４に記載の画像表示装置。
【請求項１９】
前記マイクロコンピュータは、前記（ｋ×３）本の表示データ出力端子と、前記データ入力端子に接続されておらず、データが何れにも入力されない非接続状態の出力端子とからなる（ｋ×３）以上かつ８の整数倍で最小本数（ｍ×８）本の出力端子を備え、
前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から（ｍ×８）と（ｋ×３）の最小公倍数の整数倍ビットの表示データを読み出し、読み出された表示データを（ｋ×３）ビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されている、請求項１３、１５および１６のいずれか１項に記載の画像表示装置。
【請求項２０】
前記マイクロコンピュータは、前記表示データ出力端子と、前記データ入力端子に接続されておらず、データが何れにも入力されない非接続状態の出力端子とからなる８本の出力端子を備え、前記表示データ出力端子から前記表示データを（２×３）ビットを２回に分けて繰り返し出力するよう構成され、
前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から３の整数倍バイトの表示データを読み出し、読み出された表示データを（２×３）ビット単位で前記表示データ出力端子から順次出力させるよう構成されている、請求項１４、１７および１８のいずれか１項に記載の画像表示装置。
【請求項２１】
前記階調変換テーブルは、前記表示データの最小コードに対応した階調コードの階調出力値が最小値に設定され、前記表示データの最大コードに対応した階調コードの階調出力値が最大値に設定され、最小コード、最大コードを除く中間のコードに対応した階調コードの階調出力値が前記画像表示パネルでの階調が視覚的に均等になるよう階調出力値が設定されている、請求項１２〜２０のいずれか１項に記載の画像表示装置。
【請求項２２】
前記画像表示パネルは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットが順番にマトリクス状に配置されたカラー画像表示パネルとして構成され、
前記複数のデータ入力端子は、複数ビットからなる命令コードと、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の各５ビット以上のカラー表示データとが入力される１５本以上のデータ入力端子として構成され、
前記表示メモリは、前記カラー画像表示パネルの各表示ドットに対応し、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色各５ビット以上の階調コードで構成されたカラー表示データを記憶するよう構成され、
前記表示データ出力端子は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の各５本以上で構成された前記データ入力端子のうち、１色のデータ入力端子は２本に１本対１本で接続され、他の２色はそれぞれのデータ入力端子３本ずつ前記１色のデータ入力端子とビット割り付けが排他になるように１本対１本で接続された、８本のカラー表示データ出力端子として構成され、
前記表示データ記憶部は、前記カラー画像表示パネルの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットに対応し、さらに前記カラー表示データ出力端子と対応するように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のうち１色に２ビット、他の２色に３ビット割り付け、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色からなる表示ドットの階調コードを１バイト構成とし、前記カラー画像表示パネルに表示するカラーイメージデータを作成して記憶する表示イメージデータエリアを有するカラー表示データ記憶部として構成され、
前記コントローラは、前記表示データ出力端子からのカラー表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色分の表示データをそれぞれ前記所定の５以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、
前記階調変換テーブルは、排他的にビット割付された階調コードに対して２ビットで構成された１色用の階調定義エリアと、３ビットで構成された２色用の階調定義エリアとが分割して設定されている、請求項１に記載の画像表示装置。
【請求項２３】
前記画像表示ドライバは、１６本の前記データ入力端子を有し、
前記階調コードは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれ５ビットずつのコードとして構成され、
前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに８本の前記カラー表示データ出力端子を有し、その内２本に割り付けられた１色分の出力端子を、前記画像表示ドライバの該当する色の５本のデータ入力端子の下位２ビットに対応する端子に接続し、他の２色に割り付けられたそれぞれ３本の出力端子を、前記画像表示ドライバの該当する色の５本のデータ入力端子の上位３ビットに対応する端子に接続し、当該８本の前記カラー表示データ出力端子から前記表示データを１バイトずつ出力するよう構成され、
前記コントローラは、前記８本のカラー表示データ出力端子から送られる２ビット及び３ビットの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色それぞれ５ビットで構成される階調コードを作成するよう構成されている、請求項２２に記載の画像表示装置。
【請求項２４】
前記画像表示ドライバは、１６本の前記データ入力端子を有し、
前記階調コードは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれ５ビットずつのコードとして構成され、
前記マイクロコンピュータは、１６本の前記命令コード出力端子を有するとともに８本の前記カラー表示データ出力端子を有し、その内２本に割り付けられた１色分の出力端子を、前記画像表示ドライバの該当する色の５本のデータ入力端子の上位２ビットに対応する端子に接続し、他の２色に割り付けられたそれぞれ３本の出力端子を、前記画像表示ドライバの該当する色の５本のデータ入力端子の下位３ビットに対応する端子に接続し、当該８本の前記カラー表示データ出力端子から前記表示データを１バイトずつ出力するよう構成され、
前記コントローラは、前記８本のカラー表示データ出力端子から送られる２ビット及び３ビットの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色それぞれ５ビットで構成される階調コードを作成するよう構成されている、請求項２２に記載の画像表示装置。
【請求項２５】
前記画像表示ドライバは、１８本以上の前記データ入力端子を有し、
前記階調コードは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれ６ビット以上ずつのコードとして構成され、
前記マイクロコンピュータは、複数本の前記命令コード出力端子を有するとともに８本の前記カラー表示データ出力端子を有し、その内２本に割り付けられた１色分の出力端子を、前記画像表示ドライバの該当する色のデータ入力端子の２ビットに対応する端子に接続し、他の２色に割り付けられたそれぞれ３本の出力端子を、前記画像表示ドライバの該当する色のデータ入力端子の３ビットに対応する端子に接続し、前記２ビット割り付けられた１色と、３ビット割り付けられた２色は６ビット以上に対応したデータ入力端子にビット的に重ならないように割り付けて接続し、それぞれの前記カラー表示データ出力端子が接続されていないデータ入力端子には前記２ビット割り付けられた１色と、３ビット割り付けられた２色とで排他的に設定された固定値を入力するように構成され、
前記コントローラは、前記８本のカラー表示データ出力端子から送られる２ビット及び３ビットの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色それぞれ６ビット以上で構成される階調コードを作成するよう構成されている、請求項２２に記載の画像表示装置。
【請求項２６】
前記画像表示パネルは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットが順番にマトリクス状に配置されたカラー画像表示パネルとして構成され、
前記複数のデータ入力端子は、複数ビットからなる命令コードと、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の各３ビット以上のカラー表示データを入力する９本以上のデータ入力端子として構成され、
前記表示メモリは、前記カラー画像表示パネルの各表示ドットに対応し、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色各３ビット以上の階調コードで構成されたカラー表示データを記憶するよう構成され、
前記階調変換テーブル記憶部は、前記階調コードを前記カラー画像表示パネルの階調表示に対応した階調出力値に変換するための赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色に対応した複数の階調変換テーブルを記憶するよう構成され、
前記コントローラは、前記複数のデータ入力端子から入力される命令コードに従って前記複数の階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、読み出したデータの色に対応した前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記カラー画像表示パネルを駆動するよう構成され、
前記表示データ出力端子は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の各３本以上で構成された前記データ入力端子のうち、１色のデータ入力端子は２本に１本対１本で接続され、他の２色はそれぞれのデータ入力端子３本ずつ１本対１本で接続された、８本のカラー表示データ出力端子として構成され、
前記表示データ記憶部は、前記カラー画像表示パネルの赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色の表示ドットに対応し、さらに前記カラー表示データ出力端子と対応するように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色のうち１色に２ビット、他の２色に３ビット割り付け、赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色からなる表示ドットの階調コードを１バイト構成とし、前記カラー画像表示パネルに表示するカラーイメージデータを作成して記憶する表示イメージデータエリアを有するカラー表示データ記憶部として構成され、
前記コントローラは、前記表示データ出力端子からのカラー表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて赤（Ｒ）、緑（Ｇ）、青（Ｂ）３色分の表示データをそれぞれ前記所定の３ビット以上の階調コードとして前記表示メモリに記憶するように構成されている、請求項１に記載の画像表示装置。
【国際調査報告】
2012011278.tif 000061
2012011278.tif 000062