(57)【要約】  ＧＩＰ回路、ＧＩＰ回路の駆動方法及びＧＩＰ回路を用いたフラットパネルディスプレイ装置を提供する。ＧＩＰ回路は、構造が簡単であり、ハイレベルをローレベルに切り換える際に、完全に引き下げることができるＧＩＰ信号を生成し、より高い駆動能力を有し、リプルが表示される問題を回避することができ、フラットパネルディスプレイ装置の表示効果を向上させることができる。【選択図】図３
2019504335.tif 000002
【特許請求の範囲】
【請求項１】
順次接続された複数の駆動ユニットを備え、各駆動ユニットが駆動制御線、第１のゲート線、第２のゲート線、第１のクロック信号線及び第２のクロック信号線に接続されているＧＩＰ（Gate in Panel）回路であって、
前記駆動ユニットは、第１乃至第８のトランジスタと、第１のコンデンサ及び第２のコンデンサとを含み、前記第１のトランジスタが、前記駆動制御線と第１のノードとの間に接続され、ゲートが前記第１のクロック信号線に接続され、前記第２のトランジスタが、前記第１のクロック信号線と第３のノードとの間に接続され、ゲートが前記第１のノードに接続され、前記第３のトランジスタが、前記第２のクロック信号線と第４のノードとの間に接続され、ゲートが前記第３のノードに接続され、前記第４のトランジスタが、第２のノードと前記第４のノードとの間に接続され、ゲートが第２のクロック信号線に接続され、前記第５のトランジスタが、前記第３のノードと前記第２のゲート線との間に接続され、ゲートが前記第１のクロック信号線に接続され、前記第６のトランジスタが、前記第１のゲート線と前記第２のノードとの間に接続され、ゲートが前記第１のノードに接続され、前記第７のトランジスタが、前記第１のゲート線と出力端子との間に接続され、ゲートが前記第２のノードに接続され、前記第８のトランジスタが、前記第２のゲート線と前記出力端子との間に接続され、ゲートが第１のノードに接続され、前記第１のコンデンサが、前記第３のノードと前記第４のノードとの間に接続され、前記第２のコンデンサが、前記第１のノードと前記出力端子との間に接続されているＧＩＰ回路。
【請求項２】
前記第１乃至第８のトランジスタのそれぞれは、Ｐ型薄膜トランジスタであることを特徴とする請求項1に記載のＧＩＰ回路。
【請求項３】
第１のトランジスタ及び第５のトランジスタは、それぞれ、前記第１のクロック信号線が提供する第１のクロック信号によってオン又はオフにされ、前記第４のトランジスタは、前記第２のクロック信号線が提供する第２のクロック信号によってオン又はオフにされ、前記第２のトランジスタ及び前記第６のトランジスタは、それぞれ、第１のノードにおける電位によってオン又はオフにされ、前記第３のトランジスタは、第３のノードにおける電位によってオン又はオフにされることを特徴とする請求項1に記載のＧＩＰ回路。
【請求項４】
前記第８のトランジスタは、前記第１のノードにおける電位によってオン又はオフにされ、前記第７のトランジスタは、前記第２のノードにおける電位によってオン又はオフにされることを特徴とする請求項1に記載のＧＩＰ回路。
【請求項５】
前記第１のゲート線によって提供される信号は、ハイレベルであり、前記第２のゲート線によって提供される信号は、ローレベルであることを特徴とする請求項1に記載のＧＩＰ回路。
【請求項６】
請求項１乃至５のいずれかにおいて、
第１の期間、第２の期間、第３の期間、第４の期間、及び第５の期間に亘って周期的走査を行うことを含み、
第１の期間では、前記第１のクロック信号線が提供する第１のクロック信号がハイレベルからローレベルに変化し、前記第２のクロック信号線が提供する第２のクロック信号がハイレベルであり、前記駆動制御線が提供する制御信号がハイレベルであり、前記第１のノードの電位がローレベルからハイレベルに変化し、前記第２のノードの電位がハイレベルに維持され、前記第７のトランジスタ及び前記第８のトランジスタがオフになることによって、前記出力端子の出力がローレベルになり、
前記第２の期間では、前記第１のクロック信号線が提供する前記第１のクロック信号がハイレベルであり、前記第２のクロック信号線が提供する前記第２のクロック信号がハイレベルからローレベルに変化し、前記駆動制御線によって提供される前記制御信号がハイレベルに維持され、前記第１のノードの電位がハイレベルに維持され、前記第２のノードの電位がハイレベルからローレベルに変化し、前記第７のトランジスタがオンになることによって、前記出力端子の出力がハイレベルになり、
前記第３の期間では、前記第１のクロック信号線が提供する前記第１のクロック信号がハイレベルからローレベルに変化し、前記第２のクロック信号線が提供する前記第２のクロック信号がハイレベルであり、前記駆動制御線によって提供される制御信号がハイレベルに維持され、前記第１のノードの電位がよりハイレベルに引き上げられ、前記第２のノードの電位がローレベルに維持さることによって、前記出力端子の出力がハイレベルに維持され、
前記第４の期間では、前記第１のクロック信号線が提供する前記第１のクロック信号がハイレベルであり、前記第２のクロック信号線が提供する前記第２のクロック信号がハイレベルからローレベルに変化し、前記駆動制御線が提供する前記制御信号がハイレベルからローレベルに変化し、前記第１のノードの電位がハイレベルに維持され、前記第２のノードの電位がローレベルに維持されることによって、前記出力端子の出力がハイレベルに維持され、
前記第５の期間では、前記第１のクロック信号線が提供する前記第１のクロック信号がハイレベルからローレベルに変化し、前記第２のクロック信号線が提供する前記第２のクロック信号がハイレベルであり、前記駆動制御線が提供する制御信号がローレベルに維持され、前記第１のノードの電位がハイレベルからローレベルに変化し、前記第２のノードの電位がローレベルからハイレベルに変化し、前記第８のトランジスタがオンになることによって、前記出力端子の出力がローレベルになるＧＩＰ回路の駆動方法。
【請求項７】
前記第１、第２、第３、第４、及び第５の期間の全体に亘って、前記第１のゲート線が提供する信号は、ハイレベルに維持され、前記第２のゲート線が提供する信号は、ローレベルに維持されることを特徴とする請求項６に記載のＧＩＰ回路の駆動方法。
【請求項８】
請求項１乃至５のいずれかに記載のＧＩＰ回路を備えることを特徴とするフラットパネルディスプレイ装置。
【請求項９】
前記ＧＩＰ回路は、前記フラットパネルディスプレイ装置の非表示領域に配置されることを特徴とする請求項８に記載のフラットパネルディスプレイ装置。
【請求項１０】
前記フラットパネルディスプレイ装置は、有機発光ディスプレイ装置、液晶ディスプレイ装置、プラズマディスプレイパネル装置、真空蛍光ディスプレイ装置、又はフレキシブルディスプレイ装置であることを特徴とする請求項８に記載のフラットパネルディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラットパネルディスプレイの分野に関し、特に、ゲートインパネル（gate-in-panel：ＧＩＰ）回路、ＧＩＰ回路の駆動方法、及びフラットパネルディスプレイ装置に関する。
【背景技術】
【０００２】
近年の情報技術、無線移動通信及び情報機器の急速な発展及び応用によって、人々の電子機器への依存度が益々高まり、様々なディスプレイ技術及び／又はディスプレイ装置も進化している。フラットパネルディスプレイ装置は、完全に平坦で、軽く、薄く、エネルギ効率が高い等の利点のために広範囲に使用されている。
【０００３】
現在、フラットパネルディスプレイ装置の製造コストを低減し、ベゼルを狭小化するために、通常、フラットディスプレイパネルにゲート駆動回路（すなわち、ＧＩＰ回路）を直接的に組み込むゲートインパネル（gate-in-panel：ＧＩＰ）技術が使用されている。このようなゲート駆動回路は、複数のレベルのＧＩＰ信号を生成するための複数の駆動ユニットを含む。
【０００４】
図１は、従来のフラットパネルディスプレイの部分図を示している。図１に示すように、この従来のフラットパネルディスプレイ１００は、マトリクス状に配置された複数の画素（図示せず）と、複数の走査線（Ｓ１〜Ｓｎ）と、それぞれがＧＩＰ信号を生成及び出力する複数のカスケード接続された駆動ユニット（図示せず）を含むＧＩＰ回路１０とを備え、ＧＩＰ信号は、第１行の画素のために走査線に供給される第１カスケードＧＩＰ信号、第２行の画素のために走査線に供給される第２カスケードＧＩＰ信号、…、第ｎ行の画素のために走査線に供給される第ｎカスケードＧＩＰ信号を含む。
【０００５】
フラットパネルディスプレイ１００内の画素は、走査線における関連するＧＩＰ信号に基づいてゲート制御され、異なるＧＩＰ信号の正確さは、フラットパネルディスプレイの表示品質に直接的に影響する。あるカスケードからのＧＩＰ信号が不正であると、対応する画素をゲート制御することができず、フラットパネルディスプレイ１００の表示画面に異常が生じ、例えば、画面の動作不良、画面を横切るラインの不正な表示、又は画像の正しい表示に続く異常な表示等が生じる。
【０００６】
しかしながら、従来のＧＩＰ回路１０の駆動ユニットは、通常、複雑で、比較的多数の薄膜トランジスタ（thin-film transistor：ＴＦＴ）が組み込まれた、いわゆる１０Ｔ３Ｃ構造の回路である。更に、駆動ユニットによって生成されるＧＩＰ信号は、ハイレベルからローレベルに完全に引き下げることができない。
【０００７】
図２は、シミュレートされた従来のＧＩＰ信号を示す図である。この図に示すように、あるカスケードからのＧＩＰ信号は、ハイレベルに切り換えられた後、ローレベルに引き下げられるが、完全には引き下げられず、次のカスケードからのＧＩＰ信号も、ハイレベルからローレベルに、完全には引き下げられていない。このためにリプルが生じ、フラットパネルディスプレイ装置の表示品質に深刻な影響が生じる可能性がある。
【０００８】
したがって、当分野では、構造が単純であり、ハイレベルからローレベルに切り換える際に、完全に引き下げることができるＧＩＰ信号を生成できるＧＩＰ回路が望まれている。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、構造が単純で、ハイレベルからローレベルに切り換える際に、完全に引き下げることができるＧＩＰ信号を生成することができるＧＩＰ回路、この回路の駆動方法、並びにフラットパネルディスプレイ装置を提供することである。
【課題を解決するための手段】
【００１０】
上述の技術的課題を解決するために、本発明は、順次接続された複数の駆動ユニットを備え、各駆動ユニットが駆動制御線、第１のゲート線、第２のゲート線、第１のクロック信号線及び第２のクロック信号線に接続されているＧＩＰ（Gate in Panel）回路を提供する。
【００１１】
駆動ユニットは、第１乃至第８のトランジスタと、第１のコンデンサ及び第２のコンデンサとを含む。第１のトランジスタは、駆動制御線と第１のノードとの間に接続され、ゲートが第１のクロック信号線に接続されている。第２のトランジスタは、第１のクロック信号線と第３のノードとの間に接続され、ゲートが第１のノードに接続されている。第３のトランジスタは、第２のクロック信号線と第４のノードとの間に接続され、ゲートが第３のノードに接続されている。第４のトランジスタは、第２のノードと第４のノードとの間に接続され、ゲートが第２のクロック信号線に接続されている。第５のトランジスタは、第３のノードと第２のゲート線との間に接続され、ゲートが第１のクロック信号線に接続されている。第６のトランジスタは、第１のゲート線と第２のノードとの間に接続され、ゲートが第１のノードに接続されている。第７のトランジスタは、第１のゲート線と出力端子との間に接続され、ゲートが第２のノードに接続されている。第８のトランジスタは、第２のゲート線と出力端子との間に接続され、ゲートが第１のノードに接続されている。第１のコンデンサは、第３のノードと第４のノードとの間に接続され、第２のコンデンサは、第１のノードと出力端子との間に接続されている。
オプションとして、このＧＩＰ回路において、第１乃至第８のトランジスタのそれぞれは、Ｐ型薄膜トランジスタであってもよい。
【００１２】
オプションとして、このＧＩＰ回路において、第１のトランジスタ及び第５のトランジスタは、それぞれ、第１のクロック信号線が提供する第１のクロック信号によってオン又はオフにされ、第４のトランジスタは、第２のクロック信号線が提供する第２のクロック信号によってオン又はオフにされ、第２のトランジスタ及び第６のトランジスタは、それぞれ、第１のノードにおける電位によってオン又はオフにされ、第３のトランジスタは、第３のノードにおける電位によってオン又はオフにされてもよい。
【００１３】
オプションとして、このＧＩＰ回路において、第８のトランジスタは、第１のノードにおける電位によってオン又はオフにされ、第７のトランジスタは、第２のノードにおける電位によってオン又はオフにされてもよい。
【００１４】
オプションとして、このＧＩＰ回路において、第１のゲート線によって提供される信号は、ハイレベルであり、第２のゲート線によって提供される信号は、ローレベルであってもよい。
【００１５】
したがって、本発明は、上で定義したＧＩＰ回路を駆動する方法も提供する。この方法は、第１の期間、第２の期間、第３の期間、第４の期間、及び第５の期間に亘って周期的走査を行うことを含む。
【００１６】
第１の期間では、第１のクロック信号線が提供する第１のクロック信号がハイレベルからローレベルに変化し、第２のクロック信号線が提供する第２のクロック信号がハイレベルであり、駆動制御線が提供する制御信号がハイレベルであり、第１のノードの電位がローレベルからハイレベルに変化し、第２のノードの電位がハイレベルに維持され、第７のトランジスタ及び第８のトランジスタがオフになることによって、出力端子の出力がローレベルになる。
【００１７】
第２の期間では、第１のクロック信号線が提供する第１のクロック信号がハイレベルであり、第２のクロック信号線が提供する第２のクロック信号がハイレベルからローレベルに変化し、駆動制御線によって提供される制御信号がハイレベルに維持され、第１のノードの電位がハイレベルに維持され、第２のノードの電位がハイレベルからローレベルに変化し、第７のトランジスタがオンになることによって、出力端子の出力がハイレベルになる。
【００１８】
第３の期間では、第１のクロック信号線が提供する第１のクロック信号がハイレベルからローレベルに変化し、第２のクロック信号線が提供する第２のクロック信号がハイレベルであり、駆動制御線によって提供される制御信号がハイレベルに維持され、第１のノードの電位がよりハイレベルに引き上げられ、第２のノードの電位がローレベルに維持さることによって、出力端子の出力がハイレベルに維持される。
【００１９】
第４の期間では、第１のクロック信号線が提供する第１のクロック信号がハイレベルであり、第２のクロック信号線が提供する第２のクロック信号がハイレベルからローレベルに変化し、駆動制御線が提供する制御信号がハイレベルからローレベルに変化し、第１のノードの電位がハイレベルに維持され、第２のノードの電位がローレベルに維持されることによって、出力端子の出力がハイレベルに維持さる。
【００２０】
第５の期間では、第１のクロック信号線が提供する第１のクロック信号がハイレベルからローレベルに変化し、第２のクロック信号線が提供する第２のクロック信号がハイレベルであり、駆動制御線が提供する制御信号がローレベルに維持され、第１のノードの電位がハイレベルからローレベルに変化し、第２のノードの電位がローレベルからハイレベルに変化し、第８のトランジスタがオンになることによって、出力端子の出力がローレベルになる。
【００２１】
オプションとして、このＧＩＰ回路の駆動方法において、第１、第２、第３、第４、及び第５の期間の全体に亘って、第１のゲート線が提供する信号は、ハイレベルに維持され、第２のゲート線が提供する信号は、ローレベルに維持されてもよい。
したがって、本発明は、上述のＧＩＰ回路が組み込まれたフラットパネルディスプレイ装置も提供する。
オプションとして、ＧＩＰ回路は、フラットパネルディスプレイ装置の非表示領域に配置してもよい。
【００２２】
オプションとして、フラットパネルディスプレイ装置は、有機発光ディスプレイ装置、液晶ディスプレイ装置、プラズマディスプレイパネル装置、真空蛍光ディスプレイ装置、又はフレキシブルディスプレイ装置であってもよい。
【００２３】
要約すれば、ここに提案するＧＩＰ回路、駆動方法、フラットパネルディスプレイは、構造が簡単で、ハイレベルからローレベルに完全に引き下げることができるＧＩＰできる新規なＧＩＰ回路を採用し、これにより、駆動が強化され、リプルが回避され、フラットパネルディスプレイ装置の表示品質が向上する。
【図面の簡単な説明】
【００２４】
【図１】従来のフラットパネルディスプレイの部分概略図である。
【図２】シミュレートされた従来のＧＩＰ信号を示す図である。
【図３】本発明の一実施形態に基づくＧＩＰ回路の概略図である。
【図４】本発明の一実施形態に基づくＧＩＰ回路を駆動する方法における波形のタイミング図である。
【図５】本発明の一実施形態に基づくシミュレートされたＧＩＰ信号を示す図である。
【発明を実施するための形態】
【００２５】
以下、添付の図面を参照する特定の実施形態を用いて、本発明が提案するＧＩＰ回路、駆動方法及びフラットパネルディスプレイ装置をより詳細に説明する。本発明の特徴及び利点は、以下の詳細な説明からより明らかになる。なお、これらの図は、非常に単純化された形式で示されており、必ずしも一定の縮尺を有さず、実施形態を説明する上での利便性と明瞭さのためのみに提供するものである。
【００２６】
図３は、本発明の一実施形態に基づくＧＩＰ回路を概略的に示している。図３に示すように、ＧＩＰ回路は、複数のカスケード接続された駆動ユニット２０を含み、これらは、それぞれ、駆動制御ラインＩＮ、第１のゲート線ＶＧＨ、第２のゲート線ＶＧＬ、第１のクロック信号線ＣＬＫ１及び第２のクロック信号線ＣＬＫ１Ｂに接続され、第１〜第８のトランジスタＭ１〜Ｍ８と、第１のコンデンサＣ１及び第２のコンデンサＣ２とを含む。第１のトランジスタＭ１は、駆動制御ラインＩＮと第１のノードＮ１との間に接続され、そのゲートは、第１のクロック信号線ＣＬＫ１に接続されている。第２のトランジスタＭ２は、第１のクロック信号線ＣＬＫ１と第３のノードＮ３との間に接続され、そのゲートは、第１のノードＮ１に接続されている。第３のトランジスタＭ３は、第２のクロック信号ラインＣＬＫ１Ｂと第４のノードＮ４との間に接続され、そのゲートは、第３のノードＮ３に接続されている。第４のトランジスタＭ４は、第２のノードＮ２と第４のノードＮ４との間に接続され、そのゲートは、第２のクロック信号線ＣＬＫ１Ｂに接続されている。第５のトランジスタＭ５は、第３のノードＮ３と第２のゲート線ＶＧＬとの間に接続され、そのゲートは、第１のクロック信号線ＣＬＫ１に接続されている。第６のトランジスタＭ６は、第１のゲート線ＶＧＨと第２のノードＮ２との間に接続され、そのゲートは、第１のノードＮ１に接続されている。第７のトランジスタＭ７は、第１のゲート線ＶＧＨと出力端子ＥＭＯＵＴとの間に接続され、そのゲートは、第２のノードＮ２に接続されている。第８のトランジスタＭ８は、第２のゲート線ＶＧＬと出力端子ＥＭＯＵＴとの間に接続され、そのゲートは、第１のノードＮ１に接続されている。第１のコンデンサＣ１は、第３のノードＮ３と第４のノードＮ４との間に接続され、第２のコンデンサＣ２は、第１のノードＮ１と出力端子ＥＭＯＵＴとの間に接続されている。
【００２７】
具体的には、ＧＩＰ回路は、順次接続された複数の駆動ユニットを含み、各駆動ユニットの出力端子は、後段の駆動ユニットの入力端子に接続されている。換言すれば、各駆動ユニットの出力端子は、後段の駆動ユニットの駆動制御ラインＩＮに接続されている。各駆動ユニットは、第１のゲート線ＶＧＨ、第２のゲート線ＶＧＬ、第１のクロック信号線ＣＬＫ１及び第２のクロック信号線ＣＬＫ１Ｂにも接続されている。第１のゲート線ＶＧＨが提供する信号は、常にハイレベルで維持され、第２のゲート線ＶＧＬが提供する信号は、常にローレベルに維持される。
【００２８】
各駆動ユニット２０は、８個のトランジスタと２個のコンデンサを含む８Ｔ２Ｃ構造であってもよく、この場合、第７及び第８のトランジスタＭ７、Ｍ８が駆動トランジスタとして機能し、第１のゲート線ＶＧＨと第２のゲート線ＶＧＬとの間に接続される。更に、駆動ユニットの出力端子ＥＭＯＵＴは、第７及び第８のトランジスタＭ７、Ｍ８の間に配置され、第１〜第６のトランジスタＭ１〜Ｍ６は、全てスイッチングトランジスタとして機能することができる。
この実施形態では、第１〜第８のトランジスタＭ１〜Ｍ８は、全てＰ型薄膜トランジスタであってもよい。
【００２９】
引き続き図３を参照して説明すると、第１及び第５のトランジスタＭ１、Ｍ５は、第１のクロック信号線ＣＬＫ１からの第１のクロック信号によってオン又はオフにされ、第４のトランジスタＭ４は、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号によってオン又はオフにされる。また、第２、第６及び第８のトランジスタＭ２、Ｍ６、Ｍ８は、第１のノードＮ１のレベルによってオン又はオフにされ、第３のトランジスタＭ３は、第３のノードＮ３のレベルによってオン又はオフにされる。また、第７のトランジスタＭ７は、第２のノードＮ２のレベルによってオン又はオフにされる。
【００３０】
従来の回路と比較して、ＧＩＰ回路内の駆動ユニット２０の８Ｔ２Ｃ構造（８つのトランジスタと２つのコンデンサを含む。）は、トランジスタとコンデンサの数が少ないため、より簡単である。更に、駆動ユニットが生成するＧＩＰ信号は、ハイレベルからローレベルに切り換える際に、ローレベルに完全に引き下げることができ、より強力でより優れた回路駆動が実現される。
【００３１】
したがって、本発明は、ＧＩＰ回路を駆動する方法も提供する。図３及び図４を参照して説明すると、この方法は、第１の期間ｔ１、第２の期間ｔ２、第３の期間ｔ３、第４の期間ｔ４及び第５の期間ｔ５にそれぞれ分割された周期的走査を実行することを含む。
【００３２】
第１の期間ｔ１では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルからローレベルに変化し、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルとなる。また、駆動制御線ＩＮは、ハイレベルの制御信号を出力し、第１のノードＮ１は、ローレベルからハイレベルに変化する。また、第２のノードＮ２は、ハイレベルを維持し、第７及び第８のトランジスタＭ７、Ｍ８は、オフにされる。この結果、出力端子ＥＭＯＵＴは、ローレベルを出力する。
【００３３】
第２の期間ｔ２では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルであり、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルからローレベルに変化する。更に、駆動制御線ＩＮが提供する制御信号は、ハイレベルに維持され、第１のノードＮ１もハイレベルに維持される。また、第２のノードＮ２は、ハイレベルからローレベルに変化し、第７のトランジスタＭ７がオンにされる。この結果、出力端子ＥＭＯＵＴからの出力がハイレベルに遷移する。図４に示す第１のクロック信号線ＣＬＫ１からの第１のクロック信号は、第１の期間ｔ１の終わりにローレベルからハイレベルに遷移しているが、本発明は、これに限定されるものではなく、第１のクロック信号が第２の期間ｔ２に亘ってハイレベルに維持される限り、ローレベルからハイレベルへの遷移は、第２の期間ｔ２の始めに生じてもよい。
【００３４】
第３の期間ｔ３では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルからローレベルに変化し、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルとなる。更に、駆動制御線ＩＮが提供する制御信号は、ハイレベルに維持され、第１のノードＮ１のレベルもハイレベルに維持される。また、第２のノードＮ２は、ローレベルに維持され、出力端子ＥＭＯＵＴからの出力は、ハイレベルに維持される。図４に示す第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号は、第２の期間ｔ２の終わりにローレベルからハイレベルに遷移しているが、本発明は、これに限定されるものではなく、第２のクロック信号が第３の期間ｔ３に亘ってハイレベルに維持される限り、ローレベルからハイレベルへの遷移は、第３の間隔ｔ３の始めに生じてもよい。
【００３５】
第４の期間ｔ４では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルであり、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルからローレベルに変化する。駆動制御線ＩＮが提供する制御信号は、ハイレベルからローレベルに変化し、第１のノードＮ１は、ハイレベルを維持する。第２のノードＮ２は、ローレベルに維持され、出力端子ＥＭＯＵＴからの出力は、ハイレベルに維持される。図４に示す第１のクロック信号線ＣＬＫ１からの第１のクロック信号は、第３の期間ｔ３の終わりにローレベルからハイレベルに遷移しているが、本発明は、これに限定されるものではなく、第１のクロック信号が第４の期間ｔ４に亘ってハイレベルに維持される限り、ローレベルからハイレベルへの遷移は、第４の期間ｔ４の始めに生じてもよい。
【００３６】
第５の期間ｔ５では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルからローレベルに変化し、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルとなる。駆動制御線ＩＮが提供する制御信号は、ローレベルに維持され、第１のノードＮ１は、ハイレベルからローレベルに変化する。第２のノードＮ２は、ローレベルからハイレベルに上昇し、第８のトランジスタＭ８がオンにされる。この結果、出力端子ＥＭＯＵＴからの出力は、ローレベルに変化する。図４に示す第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号は、第４の期間ｔ４の終わりにローレベルからハイレベルに遷移しているが、本発明は、これに限定されるものではなく、第２のクロック信号が第５の期間ｔ５に亘ってハイレベルに維持される限り、ローレベルからハイレベルへの遷移は、第５の間隔ｔ５の始めに生じてもよい。
具体的には、この方法では、第１のゲート線ＶＧＨは、常にハイレベルに維持され、第２のゲート線ＶＧＬは、常にローレベルに維持される。
【００３７】
第１の期間ｔ１では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルからローレベルになると、第１のクロック信号によって制御される第１及び第５のトランジスタＭ１、Ｍ５がオンになり、駆動制御ラインＩＮによって提供される制御信号が第１のトランジスタＭ１を介して第１のノードＮ１に伝達される。この結果、第１のノードＮ１がローレベルからハイレベルに引き上げられ、これにより、第６及び第８のトランジスタＭ６、Ｍ８がオフになる。したがって、第２のゲート線ＶＧＬからの信号は、第８のトランジスタＭ８を介して出力端子ＥＭＯＵＴに供給されなくなる。
【００３８】
第６のトランジスタＭ６がオフになる前に、第１のゲート線ＶＧＨによって提供される信号は、第６のトランジスタＭ６を介して、第２のノードＮ２に伝達され、第２のノードＮ２をハイレベルにする。第６のトランジスタＭ６がオフになった後も、第２のノードＮ２は、ハイレベルを維持し、これにより、第７のトランジスタＭ７がオフになる。この結果、第１のゲート線ＶＧＨからの信号は、第７のトランジスタＭ７を介して出力端子ＥＭＯＵＴに供給されなくなる。
【００３９】
この時点では、出力端子ＥＭＯＵＴは、ローレベルを出力する。同時に、第２のゲート線ＶＧＬからの信号は、第５のトランジスタＭ５を介して、第３のノードＮ３に供給され、第３のノードＮ３をローレベルに引き下げる。この結果、第３のノードＮ３のレベルによって制御される第３のトランジスタＭ３がオンになる。
【００４０】
第２の期間ｔ２では、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルからローレベルに変化すると、第２のクロック信号によって制御される第４のトランジスタＭ４がオンになる。これに続いて、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号が、第３及び第４のトランジスタＭ３、Ｍ４を介して、第２のノードＮ２に伝達され、第２のノードＮ２をハイレベルからローレベルに引き下げ、これにより、第７のトランジスタＭ７がオンになり、第１のゲート線ＶＧＨからの信号が出力端子ＥＭＯＵＴに供給される。この結果、出力端子ＥＭＯＵＴの出力がハイレベルになる。
【００４１】
第３の期間ｔ３では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルからローレベルに変化すると、第１のクロック信号によって制御される第１のトランジスタＭ１と第５のトランジスタＭ５が共にオンになる。駆動制御線ＩＮが提供する制御信号は、第１のトランジスタＭ１を介して、第１のノードＮ１に再び供給され、第１のノードＮ１がハイレベルにされ、第６及び第８のトランジスタＭ６、Ｍ８は、オフになる。この結果、第２のゲート線ＶＧＬからの信号は、第８のトランジスタＭ８を介して、出力端子ＥＭＯＵＴに供給されず、第２のノードＮ２は、ローレベルに維持される。
【００４２】
第２のノードＮ２がローレベルであることにより、第７のトランジスタＭ７がオンになり、第１のゲート線ＶＧＨからの信号は、第７のトランジスタＭ７を介して、出力端子ＥＭＯＵＴに供給される。したがって、出力端子ＥＭＯＵＴからの出力は、ハイレベルに維持される。
【００４３】
これと同時に、第２のゲート線ＶＧＬからの信号は、第５のトランジスタＭ５を介して第３のノードＮ３に再び供給され、第３のノードＮ３をローレベルに引き下げ、第３のノードＮ３のレベルによって制御される第３のトランジスタＭ３がオンになる。
【００４４】
第４の期間ｔ４では、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルからローレベルに変化すると、第２のクロック信号によって制御される第４のトランジスタＭ４がオンになる。第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号は、第３及び第４のトランジスタＭ３、Ｍ４を介して第２のノードＮ２に伝送され、第２のノードＮ２がローレベルに維持され、これにより、第７のトランジスタＭ７がオンになる。したがって、第１のゲート線ＶＧＨからの信号は、第７のトランジスタＭ７を介して出力端子ＥＭＯＵＴに供給され、出力端子ＥＭＯＵＴの出力がハイレベルに維持される。
【００４５】
第５の期間ｔ５では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルからローレベルに変化すると、第１のクロック信号によって制御される第１及び第５のトランジスタＭ１、Ｍ５が両方ともオンになる。したがって、駆動制御線ＩＮからの制御信号は、第１のトランジスタＭ１を介して、第１のノードＮ１に供給され、第１のノードＮ１がハイレベルからローレベルに引き下げられ、これにより、第６及び第８のトランジスタＭ６、Ｍ８がオンになる。この結果、第２のゲート線ＶＧＬからの信号が出力端子ＥＭＯＵＴに供給され、出力端子ＥＭＯＵＴからの出力がローレベルになる。
【００４６】
同時に、第１のゲート線ＶＧＨからの信号は、第６のトランジスタＭ６を介して第２のノードＮ２に供給され、第２のノードＮ２がローレベルからハイレベルに引き上げられ、第７のトランジスタＭ７がオフになる。この結果、第１のゲート線ＶＧＨからの信号は、第７のトランジスタＭ７を介して出力端子ＥＭＯＵＴに供給されなくなる。
【００４７】
以上のように、第８のトランジスタＭ８をオンにし、第２のゲート線ＶＧＬからのローレベルの信号を出力端子ＥＭＯＵＴに供給することによって、駆動ユニット２０の出力がローレベルになる。これにより、ハイレベルからローレベルへの完全な遷移が可能になる。
【００４８】
図５は、本発明の一実施形態に基づくシミュレートされたＧＩＰ信号を示す図である。図５に示すように、あるカスケードからのＧＩＰ信号は、ハイレベルに引き上げられた後、完全にローレベルに引き下げられ、次のカスケードからのＧＩＰ信号も、ハイレベルからローレベルに完全に引き下げられる。
【００４９】
したがって、従来のＧＩＰ回路及びこれに対応する駆動方法と比較して、本発明が提案するＧＩＰ回路及び方法は、リプルを回避し、フラットパネルディスプレイ装置の表示品質を向上させることができる。
【００５０】
したがって、本発明は、また、上述のようなＧＩＰ回路を組み込んだフラットパネルディスプレイ装置を提供する。装置の詳細については上記の説明を参照することができ、ここでは装置のより詳細な説明を省略する。
【００５１】
フラットパネルディスプレイ装置は、一般的に、ディスプレイ領域と、ディスプレイ領域を取り囲む非ディスプレイ領域とを含み、ＧＩＰ回路は、一般的に、フラットパネルディスプレイ装置の非表示領域に配置してもよい。
【００５２】
フラットパネルディスプレイ装置は、液晶ディスプレイ（liquid crystal display：ＬＣＤ）装置、プラズマディスプレイパネル（plasma display panel：ＰＤＰ）装置、真空蛍光ディスプレイ（vacuum fluorescent display：ＶＦＤ）装置、有機発光ディスプレイ（organic light-emitting display：ＯＬＥＤ）装置、フレキシブルディスプレイ装置又は他のタイプのディスプレイ装置であってもよく、本発明は、特定のタイプのディスプレイ装置に限定されない。
【００５３】
要約すれば、ここに提案するＧＩＰ回路、駆動方法、フラットパネルディスプレイは、構造が簡単で、ハイレベルからローレベルに完全に引き下げることができるＧＩＰ信号を生成できる新規なＧＩＰ回路を採用し、これにより、駆動が強化され、リプルが回避され、フラットパネルディスプレイ装置の表示品質が向上する。
【００５４】
上述の好ましい実施形態は、単なる例であり、本発明を限定するものではない。本明細書の教示に基づいて当業者によってなされる変更又は修正は、特許請求の範囲に含まれるとみなされる。
【図１】
2019504335.tif 000003
【図２】
2019504335.tif 000004
【図３】
2019504335.tif 000005
【図４】
2019504335.tif 000006
【図５】
2019504335.tif 000007
【国際調査報告】
2019504335.tif 000008
2019504335.tif 000009
2019504335.tif 000010
2019504335.tif 000011