(57)【要約】【課題】本発明の目的は、アレイ基板を提供することである。【解決手段】前記アレイ基板は、基板と、基板における低温多結晶シリコン薄膜トランジスタと、低温多結晶シリコン薄膜トランジスタを被覆する平坦化層と、スルーホールは低温多結晶シリコン薄膜トランジスタのドレイン電極に露出され、平坦化層におけるスルーホールと、タッチ段階において駆動電極として使用され、且つ一体に接続され、平坦化層において間隔を開けて配列する共通電極と受信電極と、共通電極、受信電極と平坦化層を被覆するパッシベーション層と、スルーホールを介してドレイン電極と接触し、パッシベーション層における画素電極と、を含む。本発明は、更に、該アレイ基板の製造方法を提供する。本発明は、アレイ基板の製造過程における１つの工程を省略し、製造コストを削減する。
2019504338.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルに用いられるアレイ基板であって、
基板と、
前記基板における低温多結晶シリコン薄膜トランジスタと、
前記低温多結晶シリコン薄膜トランジスタを被覆する平坦化層と、
前記低温多結晶シリコン薄膜トランジスタのドレイン電極に露出され、前記平坦化層におけるスルーホールと、
タッチ段階において駆動電極として使用され、且つ一体に接続され、前記平坦化層において間隔を開けて配列する共通電極と受信電極と、
前記共通電極、前記受信電極と前記平坦化層を被覆するパッシベーション層と、
前記スルーホールを介して前記ドレイン電極と接触し、前記パッシベーション層における画素電極と、
を含む、
ことを特徴とする液晶パネルに用いられるアレイ基板。
【請求項２】
前記アレイ基板は、更に、
前記共通電極に露出され、前記パッシベーション層における第３貫通孔と、
前記パッシベーション層における且つ前記画素電極と接触しない接続電極と、
を含み、
前記接続電極は前記第３貫通孔を介して前記共通電極と接触し、間隔を開けて切断された前記共通電極を一体に接続させる、
ことを特徴とする請求項１に記載のアレイ基板。
【請求項３】
前記共通電極と前記受信電極は同時に形成される、
ことを特徴とする請求項１に記載のアレイ基板。
【請求項４】
前記共通電極と前記受信電極は同時に形成される、
ことを特徴とする請求項２に記載のアレイ基板。
【請求項５】
前記画素電極と前記接続電極は同時に形成される、
ことを特徴とする請求項２に記載のアレイ基板。
【請求項６】
前記アレイ基板は、更に、
前記低温多結晶シリコン薄膜トランジスタに対向して設置し、前記基板と前記低温多結晶シリコン薄膜トランジスタの間における遮光層と、
前記遮光層及び前記基板を被覆し、前記遮光層と前記低温多結晶シリコン薄膜トランジスタの間における第１絶縁層と、を含む、
ことを特徴とする請求項１に記載のアレイ基板。
【請求項７】
前記低温多結晶シリコン薄膜トランジスタは、
前記第１絶縁層における多結晶シリコン層と、
前記第１絶縁層における且つ前記多結晶シリコン層を被覆する第２絶縁層と、
前記第２絶縁層におけるゲート電極と、
前記第２絶縁層における且つ前記ゲート電極を被覆する第３絶縁層と、
前記多結晶シリコン層の表面に露出され、前記第３絶縁層と前記第２絶縁層における第１貫通孔と第２貫通孔と、
前記第３絶縁層におけるソース電極とドレイン電極と、
を含み、
前記ソース電極は前記第１貫通孔を充填して前記多結晶シリコン層の表面と接触し、前記ドレイン電極は前記第２貫通孔を充填して前記多結晶シリコン層の表面と接触し、
前記平坦化層は前記第３絶縁層における且つ前記ソース電極と前記ドレイン電極を被覆する、
ことを特徴とする請求項５に記載のアレイ基板。
【請求項８】
液晶パネルに用いられるアレイ基板の製造方法であって、
基板を提供することと、
前記基板に低温多結晶シリコン薄膜トランジスタを形成することと、
前記低温多結晶シリコン薄膜トランジスタを被覆する平坦化層を形成することと、
前記平坦化層に前記低温多結晶シリコン薄膜トランジスタのドレイン電極に露出されるスルーホールを形成することと、
前記平坦化層にタッチ段階において駆動電極として使用され、且つ一体に接続され、間隔を開けて配列する共通電極と受信電極を同時に形成することと、
前記共通電極、前記受信電極と前記平坦化層を被覆するパッシベーション層を形成することと、
前記パッシベーション層に前記スルーホールを介して前記ドレイン電極と接触する画素電極を形成することと、
を含む、
ことを特徴とする液晶パネルに用いられるアレイ基板の製造方法。
【請求項９】
前記製造方法は、更に、
前記パッシベーション層を形成した後、前記パッシベーション層に前記共通電極に露出される第３貫通孔を形成することと、
前記画素電極を形成すると同時に前記パッシベーション層に前記画素電極と接触しない接続電極を形成することと、
を含み、
前記接続電極は前記第３貫通孔を介して前記共通電極と接触し、間隔を開けて切断された前記共通電極を一体に接続させる、
ことを特徴とする請求項８に記載の製造方法。
【請求項１０】
前記製造方法は、更に、
前記低温多結晶シリコン薄膜トランジスタを形成する前、前記基板に前記遮光層は前記低温多結晶シリコン薄膜トランジスタに対向して設置する遮光層を形成することと、
前記基板に前記遮光層を被覆する第１絶縁層を形成することと、
を含む、
ことを特徴とする請求項８に記載の製造方法。
【請求項１１】
前記製造方法は、更に、
前記低温多結晶シリコン薄膜トランジスタを形成する前、前記基板に前記遮光層は前記低温多結晶シリコン薄膜トランジスタに対向して設置する遮光層を形成することと、
前記基板に前記遮光層を被覆する第１絶縁層を形成することと、
を含む、
ことを特徴とする請求項９に記載の製造方法。
【請求項１２】
前記低温多結晶シリコン薄膜トランジスタの製造方法は、具体的に、
前記第１絶縁層に多結晶シリコン層を形成することと、
前記第１絶縁層に前記多結晶シリコン層を被覆する第２絶縁層を形成することと、
前記第２絶縁層にゲート電極を形成することと、
前記第２絶縁層に前記ゲート電極を被覆する第３絶縁層を形成することと、
前記多結晶シリコン層の表面に露出され、前記第３絶縁層と前記第２絶縁層に第１貫通孔と第２貫通孔を形成することと、
前記第３絶縁層にソース電極とドレイン電極を形成することと、
を含み、
前記ソース電極は前記第１貫通孔を充填して前記多結晶シリコン層の表面と接触し、前記ドレイン電極は前記第２貫通孔を充填して前記多結晶シリコン層の表面と接触し、
前記平坦化層は前記第３絶縁層における且つ前記ソース電極と前記ドレイン電極を被覆する、
ことを特徴とする請求項８に記載の製造方法。
【請求項１３】
前記低温多結晶シリコン薄膜トランジスタの製造方法は、具体的に、
前記第１絶縁層に多結晶シリコン層を形成することと、
前記第１絶縁層に前記多結晶シリコン層を被覆する第２絶縁層を形成することと、
前記第２絶縁層にゲート電極を形成することと、
前記第２絶縁層に前記ゲート電極を被覆する第３絶縁層を形成することと、
前記多結晶シリコン層の表面に露出され、前記第３絶縁層と前記第２絶縁層に第１貫通孔と第２貫通孔を形成することと、
前記第３絶縁層にソース電極とドレイン電極を形成することと、
を含み、
前記ソース電極は前記第１貫通孔を充填して前記多結晶シリコン層の表面と接触し、前記ドレイン電極は前記第２貫通孔を充填して前記多結晶シリコン層の表面と接触し、
前記平坦化層は前記第３絶縁層における且つ前記ソース電極と前記ドレイン電極を被覆する、
ことを特徴とする請求項９に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示技術分野に属し、具体的に、液晶パネルに用いられるアレイ基板及びその製造方法に関する。
【背景技術】
【０００２】
光電技術と半導体技術の発展に伴い、フラットパネルディスプレイ（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ）も盛んに発展しており、様々なフラットパネルディスプレイにおいて、液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、ＬＣＤと略称される）は高空間利用効率、低電力、無輻射及び低電磁干渉などの様々な優れた特性を有するため、既に市場の主流となっている。
【０００３】
現在、ＬＣＤのスイッチング素子として広範に用いたものはアモルファスシリコン薄膜トランジスタ（ａ−Ｓｉ  ＴＦＴ）であるが、ａ−Ｓｉ  ＴＦＴ  ＬＣＤは薄型、軽量、高精細度、高輝度、高信頼性、低電力などの要求を満たすために依然として制限されている。低温多結晶シリコン（Ｌｏｗｅｒ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙｃｒｙｓｔａｌ  Ｓｉｌｉｃｏｎ、ＬＴＰＳ）ＴＦＴ  ＬＣＤはａ−Ｓｉ  ＴＦＴ  ＬＣＤに比べ、上記要求を満たすために、顕著な利点を有する。
【０００４】
他方で、インテリジェント電子製品の普及に伴い、静電容量式タッチパネルは既に携帯電話、ブレットコンピュータなどの様々な電子製品に幅広く応用されている。現在、比較的一般的な静電容量式タッチパネルはＯＧＳ（Ｏｎｅ  Ｇｌａｓｓ  Ｓｏｌｕｔｉｏｎ、すなわち、統合型タッチ）、Ｏｎ−Ｃｅｌｌ（オンセル型）とＩｎ−Ｃｅｌｌ（インセル型）３種類の技術を有する。Ｉｎ−Ｃｅｌｌ技術はその製造プロセスにおける優位性のため、ＯＧＳ技術とＯｎ−Ｃｅｌｌ技術に比べ、更に薄く軽量で、光透過性が更に良く、構造が更に安定するなどの利点を有する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
研究によれば、現在Ｉｎ−Ｃｅｌｌ技術を用いるＬＴＰＳタッチパネルを製造する時、２つの工程を採用して駆動電極Ｔｘと受信電極Ｒｘの製造を完了する必要があるため、従来技術にはアレイ基板の製造過程が複雑すぎる技術的課題が存在する。
【課題を解決するための手段】
【０００６】
上記従来技術に存在する問題を解決するために、本発明の目的は液晶パネルに用いられるアレイ基板を提供することである。基板と、前記基板における低温多結晶シリコン薄膜トランジスタと、前記低温多結晶シリコン薄膜トランジスタを被覆する平坦化層と、前記低温多結晶シリコン薄膜トランジスタのドレイン電極に露出され、前記平坦化層におけるスルーホールと、タッチ段階において駆動電極として使用され、且つ一体に接続され、前記平坦化層において間隔を開けて配列する共通電極と受信電極と、前記共通電極、前記受信電極と前記平坦化層を被覆するパッシベーション層と、前記スルーホールを介して前記ドレイン電極と接触し、前記パッシベーション層における画素電極と、を含む。
【０００７】
更に、前記アレイ基板は、更に、前記共通電極に露出され、前記パッシベーション層における第３貫通孔と、前記第３貫通孔を介して前記共通電極と接触し、間隔を開けて切断された前記共通電極を一体に接続させ、前記パッシベーション層における且つ前記画素電極と接触しない接続電極と、を含む。
【０００８】
更に、前記共通電極と前記受信電極は同時に形成される。
【０００９】
更に、前記画素電極と前記接続電極は同時に形成される。
【００１０】
更に、前記アレイ基板は、更に、前記低温多結晶シリコン薄膜トランジスタに対向して設置し、前記基板と前記低温多結晶シリコン薄膜トランジスタの間における遮光層と、前記遮光層及び前記基板を被覆し、前記遮光層と前記低温多結晶シリコン薄膜トランジスタの間における第１絶縁層と、を含む。
【００１１】
更に、前記低温多結晶シリコン薄膜トランジスタは、前記第１絶縁層における多結晶シリコン層と、前記第１絶縁層における且つ前記多結晶シリコン層を被覆する第２絶縁層と、前記第２絶縁層におけるゲート電極と、前記第２絶縁層における且つ前記ゲート電極を被覆する第３絶縁層と、前記多結晶シリコン層の表面に露出され、前記第３絶縁層と前記第２絶縁層における第１貫通孔と第２貫通孔と、前記第３絶縁層におけるソース電極とドレイン電極と、を含み、前記ソース電極は前記第１貫通孔を充填して前記多結晶シリコン層の表面と接触し、前記ドレイン電極は前記第２貫通孔を充填して前記多結晶シリコン層の表面と接触し、前記平坦化層は前記第３絶縁層における且つ前記ソース電極と前記ドレイン電極を被覆する。
【００１２】
本発明の他の目的は、更に、液晶パネルに用いられるアレイ基板の製造方法を提供することである。基板を提供することと、前記基板に低温多結晶シリコン薄膜トランジスタを形成することと、前記低温多結晶シリコン薄膜トランジスタを被覆する平坦化層を形成することと、前記平坦化層に前記低温多結晶シリコン薄膜トランジスタのドレイン電極に露出されるスルーホールを形成することと、前記平坦化層にタッチ段階において駆動電極として使用され、且つ一体に接続され、間隔を開けて配列する共通電極と受信電極を同時に形成することと、前記共通電極、前記受信電極と前記平坦化層を被覆するパッシベーション層を形成することと、
【００１３】
前記パッシベーション層に前記スルーホールを介して前記ドレイン電極と接触する画素電極を形成することと、を含む。
【００１４】
更に、前記製造方法は、前記パッシベーション層を形成した後、前記パッシベーション層に前記共通電極に露出される第３貫通孔を形成することと、
【００１５】
前記画素電極を形成すると同時に前記パッシベーション層に前記画素電極と接触しない接続電極を形成することと、を含み、前記接続電極は前記第３貫通孔を介して前記共通電極と接触し、間隔を開けて切断された前記共通電極を一体に接続させる。
【００１６】
更に、前記製造方法は、前記低温多結晶シリコン薄膜トランジスタを形成する前、前記基板に前記遮光層は前記低温多結晶シリコン薄膜トランジスタに対向して設置する遮光層を形成することと、前記基板に前記遮光層を被覆する第１絶縁層を形成することと、を含む。
【００１７】
更に、前記低温多結晶シリコン薄膜トランジスタの製造方法は、具体的に前記第１絶縁層に多結晶シリコン層を形成することと、前記第１絶縁層に前記多結晶シリコン層を被覆する第２絶縁層を形成することと、前記第２絶縁層にゲート電極を形成することと、前記第２絶縁層に前記ゲート電極を被覆する第３絶縁層を形成することと、前記第３絶縁層と前記第２絶縁層に前記多結晶シリコン層の表面に露出される第１貫通孔と第２貫通孔を形成することと、前記第３絶縁層にソース電極とドレイン電極を形成することと、を含み、前記ソース電極は前記第１貫通孔を充填して前記多結晶シリコン層の表面と接触し、前記ドレイン電極は前記第２貫通孔を充填して前記多結晶シリコン層の表面と接触し、前記平坦化層は前記第３絶縁層における且つ前記ソース電極と前記ドレイン電極を被覆する。
【００１８】
本発明の好適な効果は、本発明は同じ工程でタッチ段階において駆動電極とされる共通電極と受信電極を形成し、従来技術における２つの工程で駆動電極と受信電極を形成しなければならないことに比べて、１つの工程を省略し、低温多結晶シリコン薄膜トランジスタアレイ基板の製造プロセスを簡略化させ、製造コストを削減する。
【図面の簡単な説明】
【００１９】
図面に合わせて行われた以下の説明によって、本発明の実施例の上記と他の態様、特徴と利点は更に明確になり、図面において、
【００２０】
【図１】本発明の実施例に基づく低温多結晶シリコン薄膜トランジスタアレイ基板の局所構成図である。
【図２】本発明の実施例に基づく液晶パネルの局所構成図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照して本発明の実施例を詳細に説明する。多くの異なる態様で本発明を実施することができ、且つ本発明はここで説明された具体的な実施例に限定されるものではない。逆に、提供されるこれらの実施例は、本発明の原理及びその実際的応用を解釈し、当業者が本発明の様々な実施例と所定の期待用途に適用される様々な修正を理解するためのものである。
【００２２】
図面において、デバイスを明確にするために、層と領域の厚さを拡大する。同じ番号は全体の明細書と図面において同じ素子を示すのに用いることができる。
【００２３】
理解すべきことは、ここで技術用語「第１」、「第２」、「第３」などを使用することで様々な素子を説明することができるが、これらの素子はこれらの技術用語に限定されるものではないことである。これらの技術用語は１つの素子と他の素子を区別するためのものに過ぎない。
【００２４】
理解すべきことは、１層において又は素子が他の層又は基板「の上」又は「上」において又はに形成されると称される時、それは直接的に該他の層又は基板において又はに形成することができ、又は中間層又は中間素子が存在してもよいことである。
【００２５】
図１は本発明の実施例に基づく低温多結晶シリコン薄膜トランジスタアレイ基板の局所構成図である。
【００２６】
図１に示すように、まず、基板１０１を提供する。本実施例において、基板１０１は透明なガラス基板であってもよいが、本発明は、これに限定されるものではなく、例えば、基板１０１は透明な樹脂基板などであってもよい。
【００２７】
その後、基板１０１に遮光層１０２を形成する。本実施例において、遮光層１０２は形成する低温多結晶シリコン薄膜トランジスタに対向して設置することで、遮光層１０２は低温多結晶シリコン薄膜トランジスタのチャネルに対する遮光を行うことによって、低温多結晶シリコン薄膜トランジスタが光で照射されることによるリーク電流の発生を防止する。
【００２８】
更に、遮光層１０２は低温多結晶シリコン薄膜トランジスタに対向して設置する。すなわち、図１において、下から上へ見る場合、遮光層１０２は形成する低温多結晶シリコン薄膜トランジスタを完全に遮断する。本実施例において、遮光層１０２は黒色金属材料、例えば、クロム、モリブデン又は両者の組み合わせを選択して形成することができるが、本発明は、これに限定されるものではない。
【００２９】
その後、基板１０１に遮光層１０２を被覆する第１絶縁層１０３を形成する。すなわち、遮光層１０２は基板１０１に直接的に形成され、第１絶縁層１０３は基板１０１に直接的に形成されて遮光層１０２を被覆し、形成する低温多結晶シリコン薄膜トランジスタは第１絶縁層１０３に直接的に形成される。本実施例において、第１絶縁層１０３は窒化ケイ素及び／又は酸化ケイ素で形成され、例えば、第１絶縁層１０３は下から上へ積層される窒化シリコン層と酸化ケイ素層を含むことができるが、本発明は、これに限定されるものではない。
【００３０】
以下、図１を参照して形成する低温多結晶シリコン薄膜トランジスタの構造を詳細に説明する。理解すべきことは、ここで提供される低温多結晶シリコン薄膜トランジスタの構造は一例に過ぎず、本発明の低温多結晶シリコン薄膜トランジスタの構造はこれに限定されるものではないことである。
【００３１】
図１に示すように、まず、第１絶縁層１０３に多結晶シリコン層１０４を形成し、多結晶シリコン層１０４はキャリア移動通路を形成するのに用いられる。ここで、多結晶シリコン層１０４の形成方法は従来技術における低温多結晶シリコンの形成方法を参照することができ、ここで重複を回避するために、詳細な説明を省略する。更に、ここで多結晶シリコン層１０４の両端に対するＮ型ドープを行うこともでき、そうすることで、形成するソース電極とドレイン電極はそれぞれ多結晶シリコン層１０４の両端のＮ型ドープ領域と接触する。
【００３２】
その後、第１絶縁層１０３に多結晶シリコン層１０４を被覆する第２絶縁層１０５を形成する。本実施例において、第２絶縁層１０５は窒化ケイ素及び／又は酸化ケイ素で形成され、例えば、第２絶縁層１０５は下から上へ積層される窒化シリコン層と酸化ケイ素層を含むことができるが、本発明は、これに限定されるものではない。
【００３３】
その後、第２絶縁層１０５にゲート電極１０６を形成する。ここで、ゲート電極１０６は導電金属材料、例えば、モリブデンで形成することができるが、本発明は、これに限定されるものではない。
【００３４】
その後、第２絶縁層１０５にゲート電極１０６を被覆する第３絶縁層１０７を形成する。本実施例において、第３絶縁層１０７は窒化ケイ素及び／又は酸化ケイ素で形成され、例えば、第３絶縁層１０７は下から上へ積層される窒化シリコン層と酸化ケイ素層を含むことができるが、本発明は、これに限定されるものではない。
【００３５】
その後、第３絶縁層１０７と第２絶縁層１０５に第１貫通孔１０８ａと第２貫通孔１０８ｂを形成し、第１貫通孔１０８ａと第２貫通孔１０８ｂは多結晶シリコン層１０４の表面に露出される。ここで、多結晶シリコン層１０４の両端に対するＮ型ドープを行う場合、第１貫通孔１０８ａと第２貫通孔１０８ｂの形成によってそれぞれ多結晶シリコン層１０４両端のＮ型ドープ領域を露出させる。更に、第３絶縁層１０７と第２絶縁層１０５に対する露光、現像を行う方法により第１貫通孔１０８ａと第２貫通孔１０８ｂを形成することができる。
【００３６】
最後、第３絶縁層１０７にソース電極１０９ａとドレイン電極１０９ｂを形成し、ソース電極１０９ａは第１貫通孔１０８ａを充填して多結晶シリコン層１０４の表面と接触し、ドレイン電極１０９ｂは第２貫通孔１０８ｂを充填して多結晶シリコン層１０４の表面と接触する。ここで、多結晶シリコン層１０４の両端に対するＮ型ドープを行う場合、ソース電極１０９ａとドレイン電極１０９ｂはそれぞれ多結晶シリコン層１０４両端のＮ型ドープ領域と接触する。更に、ソース電極１０９ａとドレイン電極１０９ｂはモリブデン／アルミニウム／モリブデンの合金材料で製造することができるが、本発明は、これに限定されるものではない。
【００３７】
以下、図１を参照して本発明の実施例に基づく低温多結晶シリコン薄膜トランジスタアレイ基板の製造を説明する。
【００３８】
図１に示すように、低温多結晶シリコン薄膜トランジスタの製造を完了した後、第３絶縁層１０７にソース電極１０９ａとドレイン電極１０９ｂを被覆する平坦化層１１０を形成する。本実施例において、平坦化層１１０は有機材料で形成することができるが、本発明は、これに限定されるものではない。
【００３９】
その後、平坦化層１１０にスルーホール１１０ａを形成し、前記スルーホール１１０ａは低温多結晶シリコン薄膜トランジスタのドレイン電極１０９ｂに露出される。本実施例において、露光、現像の方法を利用して平坦化層１１０にスルーホール１１０ａを形成することができるが、本発明は、これに限定されるものではない。
【００４０】
その後、平坦化層１１０に間隔を開けて配列する共通電極１１１ａと受信電極１１１ｂを同時に形成する。ここで、本発明の実施例に基づく低温多結晶シリコン薄膜トランジスタアレイ基板は使用中に表示とタッチの時分割走査を採用することができる。画像を表示する（すなわち、表示段階）時、共通電極１１１ａは対応する画素ユニットに共通電圧を提供し、共通電圧１１１ａと形成する画素電極との間に電場を形成し、且つ１つの共通電極１１１ａは１つ又は複数の画素ユニットに対応することができ、タッチ走査（すなわち、タッチ段階）時、共通電極１１１ａは駆動電極として使用され、駆動信号を発生するのに用いることができる。
【００４１】
更に、本実施例において、共通電極１１１ａと受信電極１１１ｂは酸化インジウムスズ（ＩＴＯ）材料で同時に製造することができるが、本発明は、これに限定されるものではなく、例えば、共通電極１１１ａと受信電極１１１ｂはグラフェン、カーボンナノチューブ、ナノ銀などの高透過率且つ低インピーダンスを有する材料で同時に製造することもできる。
【００４２】
その後、共通電極１１１ａ、受信電極１１１ｂと平坦化層１１０を被覆するパッシベーション層１１２を形成し、パッシベーション層１１２は共通電極１１１ａと受信電極１１１ｂの間の間隔を充填する。ここで、パッシベーション層１１２を形成する時スルーホール１１０ａに形成されず、又はパッシベーション層１１２を形成する時はスルーホール１１０ａに形成された後、スルーホール１１０ａにおけるパッシベーション層１１２を除去し、本発明は、特に限定されない。更に、パッシベーション層１１２は絶縁材料で形成される。
【００４３】
その後、パッシベーション層１１２に第３貫通孔１１２ａを形成し、該第３貫通孔１１２ａは共通電極１１１ａを露出させる。本実施例において、露光、現像の方法を利用してパッシベーション層１１２に第３貫通孔１１２ａを形成することができるが、本発明は、これに限定されるものではない。
【００４４】
その後、パッシベーション層１１２に相互に接触しない画素電極１１３ａと接続電極１１３ｂを同時に形成し、画素電極１１３ａはスルーホール１１０ａを介して低温多結晶シリコン薄膜トランジスタのドレイン電極１０９ｂと接触し、接続電極１１３ｂは第３貫通孔１１２ａを介して共通電極１１１ａと接触することによって、間隔を開けて切断された共通電極１１１ａを一体に接続させる。本実施例において、画素電極１１３ａと接続電極１１３ｂは酸化インジウムスズ（ＩＴＯ）材料で同時に製造することができるが、本発明は、これに限定されるものではなく、例えば、画素電極１１３ａと接続電極１１３ｂはグラフェン、カーボンナノチューブ、ナノ銀などの高透過率且つ低インピーダンスを有する材料で同時に製造することもできる。
【００４５】
前記のように、同じ工程でタッチ段階において駆動電極とされる共通電極１１１ａと受信電極１１１ｂを形成し、従来技術における２つの工程で駆動電極と受信電極を形成しなければならないことに比べて、１つの工程を省略し、低温多結晶シリコン薄膜トランジスタアレイ基板の製造プロセスを簡略化させ、製造コストを削減する。
【００４６】
図２は本発明の実施例に基づく液晶パネルの局所構成図である。
【００４７】
図２に示すように、本発明の実施例に基づく液晶パネルは、図１に示すような低温多結晶シリコン薄膜トランジスタアレイ基板１、低温多結晶シリコン薄膜トランジスタアレイ基板１に貼合せて設置されたカラーフィルター基板２、両者の間に介在される液晶層３を含み、液晶層３は複数の液晶分子を含む。
【００４８】
ここで、カラーフィルター基板２は一般的に、基板、基板におけるカラーフィルター、黒色マトリックス及び他の適切なタイプの部品を含み、いずれも従来技術であるため、従来技術のカラーフィルター基板の具体的な構造を参照することができ、ここで重複を回避するために、カラーフィルター基板２を詳細に説明しない。
【００４９】
既に実施例を参照して本発明を示して説明したが、当業者が理解すべきことは、請求項及びその均等物に限定される本発明の趣旨と範囲を逸脱しない限り、その形態と詳細における様々な変更を行うことができる。
【図１】
2019504338.tif 000003
【図２】
2019504338.tif 000004
【国際調査報告】
2019504338.tif 000005
2019504338.tif 000006
2019504338.tif 000007
2019504338.tif 000008