(57)【要約】  複数のプルアップレッグ（１６５）と複数のプルダウンレッグ（１７０）とを有する送信機（１００）が提供される。コントローラ（１４０）が、（ノード１１５において）ある範囲の論理ハイ出力電圧をサポートしながら、一定の出力インピーダンスが提供されるように、プルアップレッグおよびプルダウンレッグを制御する。
2019525539.tif 000002
【特許請求の範囲】
【請求項１】
出力信号端子と、
前記出力信号端子と、低い電源電圧を供給するための電源ノードとの間に並列に結合された複数のプルアップ経路と、ここにおいて、各プルアップ経路は、第２のプルアップトランジスタと直列にある第１のプルアップトランジスタを含む、
前記出力信号端子と接地との間に並列に結合された複数のプルダウン経路と、ここにおいて、各プルダウン経路は、第２のプルダウントランジスタと直列にある第１のプルダウントランジスタを含む、および
前記複数のプルアップ経路からの前記プルアップ経路のサブセットにおける前記第２のプルアップトランジスタをオンに切り替えることと、および入力データ信号の第１のバイナリ値に応答して、オンに切り替わるように前記プルアップ経路の前記サブセットにおける前記第１のプルアップトランジスタを構成することと、を行うように構成されたコントローラと、およびここにおいて、前記コントローラは、前記複数のプルダウン経路からの前記プルダウン経路のサブセットにおける前記第２のプルダウントランジスタをオンに切り替えることと、および前記入力データ信号の第２のバイナリ値に応答して、オンに切り替わるように前記プルダウン経路の前記サブセットにおける前記第１のプルダウントランジスタを構成することと、を行うようにさらに構成される、
を備える、送信機。
【請求項２】
各プルアップ経路の第１のプルアップトランジスタは、前記電源ノードに結合されたソースを有するＰＭＯＳトランジスタであり、および各プルアップ経路の第２のプルアップトランジスタは、前記プルアップ経路のＰＭＯＳトランジスタに関するドレインに結合されたソースと、および前記出力信号端子に結合されたドレインとを有するＮＭＯＳトランジスタである、請求項１に記載の送信機。
【請求項３】
各ＰＭＯＳトランジスタは、薄い酸化物トランジスタであり、および各ＮＭＯＳトランジスタは、厚い酸化物トランジスタであり、各厚い酸化物トランジスタに関するゲート酸化物層が、各薄い酸化物トランジスタに関するゲート酸化物層よりも厚い、請求項２に記載の送信機。
【請求項４】
前記ＮＭＯＳトランジスタに関する第１の復号器と、および
前記ＰＭＯＳトランジスタに関する第２の復号器と、ここにおいて、前記コントローラは、前記第１の復号器に提供される第１のセットの制御ビットを使用して、前記ＮＭＯＳトランジスタをオンに切り替えることと、および前記第２の復号器に提供される第２のセットの制御ビットを使用して、オンに切り替わるように前記ＰＭＯＳトランジスタを構成することと、を行うように構成される、
をさらに備える、請求項３に記載の送信機。
【請求項５】
前記第１の復号器および前記第２の復号器の両方が、温度計コード復号器である、請求項４に記載の送信機。
【請求項６】
両方が１対１ベースで前記複数のプルアップレッグに対応する複数の第１のマルチプレクサと複数の第２のマルチプレクサとをさらに備え、ここにおいて、各第１のマルチプレクサは、前記対応するプルアップレッグにおける前記ＮＭＯＳトランジスタのゲートを駆動するために、高い電源電圧と接地との間で選択するように構成され、およびここにおいて、各第２のマルチプレクサは、前記対応するプルアップレッグにおける前記ＰＭＯＳトランジスタのゲートを駆動するために、前記入力データ信号と前記低い電源電圧との間で選択するように構成され、およびここにおいて、前記高い電源電圧は、前記低い電源電圧よりも大きい、請求項３に記載の送信機。
【請求項７】
前記コントローラは、前記高い電源電圧を選択するように、プルアップレッグの前記サブセットにおける前記プルアップレッグに対応する前記第１のマルチプレクサを制御することと、および接地を選択するように、プルアップレッグの前記サブセットにおけるそれら以外の前記複数のプルアップレッグにおける前記プルアップレッグの残りに関する前記第１のマルチプレクサを制御することと、を行うように構成される、請求項６に記載の送信機。
【請求項８】
前記コントローラは、前記入力データ信号を選択するように、プルアップレッグの前記サブセットにおける前記プルアップレッグに対応する前記第２のマルチプレクサを制御することと、および前記低い電源電圧を選択するように、プルアップレッグの前記サブセットにおけるそれら以外の前記複数のプルアップレッグにおける前記プルアップレッグの残りに関する前記第２のマルチプレクサを制御することと、を行うように構成される、請求項６に記載の送信機。
【請求項９】
各プルダウンレッグにおける前記第２のプルダウントランジスタは、前記出力信号端子に結合されたドレインを有する厚い酸化物ＮＭＯＳトランジスタであり、および各プルダウンレッグにおける前記第１のプルダウントランジスタは、前記プルダウンレッグの厚い酸化物ＮＭＯＳトランジスタの前記ソースに結合されたドレインを有しかつ接地に結合されたソースを有する薄い酸化物ＮＭＯＳトランジスタであり、および各厚い酸化物ＮＭＯＳトランジスタに関するゲート酸化物の厚さが、各薄い酸化物ＮＭＯＳトランジスタに関するゲート酸化物の厚さよりも厚い、請求項１に記載の送信機。
【請求項１０】
両方が１対１ベースで前記複数のプルダウンレッグに対応する複数の第１のマルチプレクサと複数の第２のマルチプレクサとをさらに備え、ここにおいて、各第１のマルチプレクサは、前記対応するプルダウンレッグにおける前記厚い酸化物ＮＭＯＳトランジスタのゲートを駆動するために、高い電源電圧と接地との間で選択するように構成され、およびここにおいて、各第２のマルチプレクサは、前記対応するプルダウンレッグにおける前記薄い酸化物ＮＭＯＳトランジスタのゲートを駆動するために、前記入力データ信号と前記低い電源電圧との間で選択するように構成され、およびここにおいて、前記高い電源電圧は、前記低い電源電圧よりも大きい、請求項９に記載の送信機。
【請求項１１】
前記コントローラは、前記高い電源電圧を選択するように、プルダウンレッグの前記サブセットにおける前記プルダウンレッグに対応する前記第１のマルチプレクサを制御することと、および接地を選択するように、プルダウンレッグの前記サブセットにおけるそれら以外の前記複数のプルダウンレッグにおける前記プルダウンレッグの残りに関する前記第１のマルチプレクサを制御することと、を行うように構成される、請求項１０に記載の送信機。
【請求項１２】
前記コントローラは、前記入力データ信号を選択するように、プルダウンレッグの前記サブセットにおける前記プルダウンレッグに対応する前記第２のマルチプレクサを制御するように構成される、請求項１０に記載の送信機。
【請求項１３】
前記コントローラは、プルアップレッグの前記サブセットにおける前記第１のプルアップトランジスタがオンに切り替えられていながら、伝送線のインピーダンスに前記送信機に関するプルアップ出力インピーダンスを整合させるために、プルアップレッグの前記サブセットにおける前記第２のプルアップトランジスタをオンに切り替えるように構成され、および前記コントローラは、プルダウンレッグの前記サブセットにおける前記第１のプルダウントランジスタがオンに切り替えられていながら、前記伝送線のインピーダンスに前記送信機に関するプルダウン出力インピーダンスを整合させるために、プルダウンレッグの前記サブセットにおける前記第２のプルダウントランジスタをオンに切り替えるようにさらに構成される、請求項１に記載の送信機。
【請求項１４】
前記コントローラは、プルアップレッグの前記サブセットにおける第１の数の前記プルアップレッグにおいて前記第２のプルアップトランジスタをオフに切り替えることと、および前記伝送線のインピーダンスに対する前記プルアップ出力インピーダンスと前記プルダウン出力インピーダンスとの前記整合を維持しながら、前記送信機に関する論理ハイ出力電圧を低下させるために、プルダウンレッグの前記サブセットにおける第２の数のプルダウンレッグにおいて前記第１のプルダウントランジスタを連続的にオンに切り替えることと、を行うようにさらに構成される、請求項１３に記載の送信機。
【請求項１５】
前記コントローラは、プルアップレッグの前記第１の数が、プルダウンレッグの前記第２の数に等しくなるように構成される、請求項１４に記載の送信機。
【請求項１６】
第１の動作モードの間に、出力信号端子と、低い電源電圧を供給するための低い電源電圧ノードとの間に結合された第１の複数のプルアップレッグにおける各プルアップレッグにおいて第１のプルアップトランジスタをオンに切り替えることと、および前記出力信号端子と接地との間に結合された第１の複数のプルダウンレッグにおける各プルダウンレッグにおいて第１のプルダウントランジスタをオンに切り替えることと、
前記第１の動作モードの間に、入力データ信号の第１のバイナリ値に応答して、前記第１の複数のプルダウンレッグにおける各プルダウンレッグが非導通でありながら、前記低い電源電圧の第１の分数に前記出力信号端子を充電するために、前記第１の複数のプルアップレッグにおける各プルアップレッグにおいてプルアップデータトランジスタをオンに切り替えることと、
第２の動作モードの間に、前記入力データ信号の前記第１のバイナリ値に応答して、前記低い電源電圧の第２の分数に前記出力信号端子を充電するために、前記第１の複数のプルアップレッグのサブセットにおける各プルアップレッグにおいて前記プルアップデータトランジスタを、プルアップレッグの前記サブセットにおける前記プルアップレッグ以外の前記第１の複数のプルアップレッグにおける第１の数の前記プルアップレッグが非導通でありながら、および前記第１の複数のプルダウンレッグにおける第２の数の前記プルダウンレッグが導通していながら、オンに切り替えることと、ここにおいて、前記低い電源電圧の前記第２の分数は、前記低い電源電圧の前記第１の分数未満である、
を備える方法。
【請求項１７】
プルアップレッグの前記第１の数は、プルダウンレッグの前記第２の数に等しい、請求項１６に記載の方法。
【請求項１８】
前記第１のプルアップトランジスタを前記オンに切り替えることは、前記より低い電源電圧よりも大きい、高い電源電圧を用いて、各第１のプルアップトランジスタに関するゲートを駆動することを備え、および前記第１のプルダウントランジスタを前記オンに切り替えることは、前記高い電源電圧を用いて、各第１のプルダウントランジスタに関するゲートを駆動することを備える、請求項１６に記載の方法。
【請求項１９】
送信機であって、
複数のプルアップレッグと、各プルアップレッグは、薄い酸化物プルアップトランジスタと直列にある厚い酸化物プルアップトランジスタを含み、
複数のプルダウンレッグと、各プルダウンレッグは、薄い酸化物プルダウントランジスタと直列にある厚い酸化物プルダウントランジスタを含み、および
前記送信機に関する論理ハイ出力電圧における変動をサポートしながら、前記送信機に関する一定の出力インピーダンスを維持するために、前記プルアップレッグおよびプルダウンレッグを制御するための手段と、
送信機。
【請求項２０】
各薄い酸化物プルアップトランジスタは、薄い酸化物ＰＭＯＳトランジスタであり、各厚い酸化物プルアップトランジスタは、第１の厚い酸化物ＮＭＯＳトランジスタであり、各厚い酸化物プルダウントランジスタは、第２の厚い酸化物ＮＭＯＳトランジスタであり、および各薄い酸化物プルダウントランジスタは、薄い酸化物ＮＭＯＳトランジスタである、請求項１９に記載の送信機。
【発明の詳細な説明】
【関連出願の参照】
【０００１】
[0001]本願は、２０１６年６月２４日に出願された米国特許出願第１５／１９２，９２１号の優先権および利益を主張し、それは、その全体が参照により本明細書に組み込まれる。
【技術分野】
【０００２】
[0002]本願は、送信機に一般的に関し、およびより詳細には、可変の出力電圧制限（variable output voltage limits）を有する一定のインピーダンスの送信機に関する。
【背景技術】
【０００３】
[0003]モバイルデバイスは、典型的に、１つまたは複数のダイナミックランダムアクセスメモリ（ＤＲＡＭ）とともにパッケージ化されたシステムオンチップ（ＳＯＣ）を含む。電力を節約するために、様々な低電力ダブルデータレート（ＬＰＤＤＲ）プロトコルが、ＳＯＣと、対応するＤＲＡＭとの間のシグナリングに関して開発されてきた。ＬＰＤＤＲ動作モードに依存して、ＳＯＣとＤＲＡＭとの間でバイナリ１ビットを送信するために使用される論理ハイ出力電圧（Ｖｏｈ）は変動される。論理ハイ出力電圧におけるこの変動は、ＳＯＣに関する電源電圧（ＶＤＤ）に非依存である。ＳＯＣ電源電圧と、ＳＯＣから各ＤＲＡＭに送信されるデータに関する論理ハイ出力電圧との間の結果として生じる非依存性は、ＳＯＣ送信機に関して問題を引き起こす。具体的には、ＳＯＣ送信機は、典型的に、ＮＭＯＳトランジスタと直列にあるＰＭＯＳトランジスタを有するインバータを使用して形成される。出力電圧がＤＲＡＭ動作モードに依存して変化するので、ＮＭＯＳトランジスタは、飽和から三極管の動作モードに遷移し得、それは、各ＤＲＡＭにデータを伝搬する伝送線にＳＯＣ送信機をインピーダンス整合させることを困難にする。
【０００４】
[0004]したがって、当該技術分野においては、可変の論理ハイ出力電圧をサポートしながら一定のインピーダンスを有する送信機の必要性がある。
【発明の概要】
【０００５】
[0005]複数のプルアップレッグおよび複数のプルダウンレッグを有する送信機が提供される。各プルアップレッグおよびプルダウンレッグは、コントローラによってオンに切り替えられるときに抵抗器として機能する厚い酸化物トランジスタを有する。各プルアップレッグはまた、入力データ信号の第１のバイナリ状態に応答してオンに切り替わる薄い酸化物データトランジスタを有する。同様に、各プルダウンレッグは、入力データ信号の第２のバイナリ状態に応答してオンに切り替わるように構成可能である（configurable）薄い酸化物データトランジスタを有する。プルアップレッグは、低い電源電圧を供給する電源ノードと出力端子との間に並列に配置される。同様に、プルダウンレッグは、出力端子と接地との間に並列に配置される。
【０００６】
[0006]コントローラは、入力データ信号のバイナリ状態にかかわらず連続的にオン（continuously on）のままであるように、プルダウンレッグのうちの選択されたもの(selected ones)におけるデータトランジスタを制御するように構成される。オフに切り替えられた厚い酸化物トランジスタを有するプルダウンレッグの数の関数として（as a function of）、オンに切り替えられた厚い酸化物トランジスタを有するプルダウンレッグにおける連続的にオンに切り替えられたデータトランジスタの数を調整することによって、コントローラは、送信機に関する一定の出力インピーダンスを維持しながら、その論理ハイ出力電圧を変え得る。
【０００７】
[0007]これらおよび追加の利点は、以下の詳細な説明を通じてより良く理解され得る。
【図面の簡単な説明】
【０００８】
【図１】[0008]図１は、本開示の態様にしたがった、例となる送信機の回路図である。
【図２】[0009]図２は、その中でプルアップレッグおよびプルダウンレッグが、整合出力インピーダンスを有する（with）最大の論理ハイ出力電圧に関してイネーブルにされる(are enabled)、図１の送信機に関する簡略化された回路図である。
【図３】[0010]図３は、整合出力インピーダンスを有する低減された論理ハイ出力電圧に関するプルアップおよびプルダウンの間の図２の送信機に関する等価回路を例示する。
【図４】[0011]図４は、本開示の態様にしたがった、送信機に関する例となる動作の方法のためのフローチャートである。
【０００９】
[0012]本開示の様々な態様およびそれらの利点は、以下に続く詳細な説明を参照することによって、最良に理解される。同様の参照番号は、図のうちの１つまたは複数に例示される同様の要素を識別するために使用されることが理解されるべきである。
【詳細な説明】
【００１０】
[0013]様々な論理ハイ出力電圧をサポートしながら一定の出力インピーダンスを提供するために、共通の出力端子に関して並列に配置された複数の選択可能なセグメントを有する送信機が提供される。各セグメントは、プルアップ抵抗器として機能する非依存にイネーブルにされる厚い酸化物プルアップトランジスタを含む。セグメントのプルアップ抵抗器がイネーブルにされた（厚い酸化物プルアップトランジスタがオンに切り替えられている）場合、それは、セグメントに関するプルアップデータトランジスタと出力端子との間の抵抗性の導電路を提供する。各セグメントのプルアップデータトランジスタは、低い電源電圧を供給する電源ノードと、セグメントのプルアップ抵抗器との間に結合される。オンに切り替えられた（イネーブルにされた）プルアップ抵抗器を有するセグメントに関する入力データ信号のバイナリ状態に依存して、セグメントのプルアップデータトランジスタは、対応するイネーブルにされたプルアップ抵抗器を通じて出力端子を充電するためにオンに切り替わる。
【００１１】
[0014]出力端子を充電するイネーブルにされたセグメントは全て、並列にそれを行う。出力端子のプルアップの間の送信機に関する結果として生じる出力インピーダンスは、したがって、プルアップに関してイネーブルにされたセグメントの数で除算された、プルアップ抵抗器の抵抗に等しい。各プルアップ抵抗器の抵抗は、等しいと仮定され得、およびプロセスコーナー（process corner）に依存して変化することになる。この抵抗が約１．５ＫΩに等しいと仮定される場合には、出力端子のプルアップに関して３０個のセグメントをイネーブルにすることは、５０Ωの出力インピーダンスを提供する。５０Ωのような典型的な出力インピーダンスを満たすために必要なセグメントの数は、各厚い酸化物プルアップトランジスタおよび対応するプルアップデータトランジスタの寸法（dimensions）のみならず、特定のプロセス、電圧、および温度（ＰＶＴ）コーナーに依存するであろうことが理解されるであろう。３７Ωから６０Ωの範囲のような、可能な伝送線のいくつかの予期されるインピーダンス範囲にわたって変化され得る出力インピーダンスを提供するためには、十分な数のセグメントが望ましい。以下の議論は、４８個のセグメントを有する送信機に向けられるが、セグメントの総数は、所望の出力インピーダンスチューニング範囲、およびまた各セグメントにおけるプルアップおよびプルダウン経路のインピーダンスなどの、多くの要因に依存することが理解されるであろう。
【００１２】
[0015]出力端子のプルダウン（接地への放電）に関する出力インピーダンスの制御は、各セグメントが、プルダウン抵抗器として機能する非依存にイネーブルにされる厚い酸化物プルダウントランジスタを含むという点において、プルアップ制御に類似する。セグメントのプルダウン抵抗器がイネーブルにされる場合、それは、セグメントに関するプルダウンデータトランジスタと出力端子との間の抵抗性の導電路を提供する。各セグメントのプルダウンデータトランジスタは、接地とプルダウン抵抗器との間に結合される。入力データ信号のバイナリ状態に依存して、プルダウンデータトランジスタは、対応するイネーブルにされたプルダウン抵抗器を通じて出力端子を放電するためにオンに切り替わる。
【００１３】
[0016]出力端子を放電するイネーブルにされたセグメントは全て、並列にそれを行う。出力端子のプルダウンの間の送信機に関する結果として生じる出力インピーダンスは、したがって、プルアップに関してイネーブルにされたセグメントの数で除算された、プルダウン抵抗器の抵抗に等しい。この抵抗が約１．５ＫΩに等しいと仮定される場合には、出力端子のプルダウンに関して３０個のセグメントをイネーブルにすることは、５０Ωの出力インピーダンスを提供する。セグメントに関するプルアップデータトランジスタと厚い酸化物プルアップトランジスタとの直列の組合せは、プルアップレッグとしてここで示される。同様に、セグメントに関するプルダウンデータトランジスタと厚い酸化物プルダウントランジスタとの直列の組合せは、プルダウンレッグとしてここで示される。
【００１４】
[0017]プルアップおよびプルダウンデータトランジスタのさらなる制御なしでは、送信機に関する論理ハイ出力電圧は、出力インピーダンスが、各ＤＲＡＭに送信機に関する出力端子を結合している伝送線のインピーダンスに整合されていると仮定すると、送信機の電源電圧の２分の１になるであろう。送信機の電源電圧が相対的に高いが、所与のＤＲＡＭ動作モードに関する論理ハイ出力電圧の所望の値が相対的に低い場合、送信機のプルアップインピーダンスと伝送線インピーダンスとによって形成される電圧ディバイダ（voltage divider）による送信機の電源電圧の分圧は、所望のレベルよりも高い論理ハイ出力電圧をもたらし得る。一定の出力インピーダンスを維持しながら出力電圧を低減させるために、プルダウンに関してイネーブルにされたセグメントのうちのいくつかにおけるプルダウンデータトランジスタは、入力データ信号のバイナリ値にかかわらず、連続的にオンに維持され得る。出力端子のプルアップの間に一定の出力インピーダンスを維持するために、対応する数のプルアップ厚い酸化物トランジスタが、オフに切り替えられる。
【００１５】
[0018]例えば、５０Ωの回線インピーダンスが、イネーブルにされた３０個のプルダウンレッグと３０個のプルアップレッグと整合されていると仮定する。中間レール（mid-rail）（送信機の電源電圧の２分の１）よりも低く出力電圧を移動させるために、ある特定の数のプルダウンレッグが、連続的にオンのままにされる。プルアップおよびプルダウン抵抗が同じであると仮定すると、以前イネーブルにされた（formerly-enabled）プルアップレッグのセットにおける同じ数のプルアップレッグが、連続的にオフに切り替えられ得る。例えば、プルアップレッグのうちの１２個をオフに切り替えることが、残りのイネーブルにされたプルアップレッグの集合的なインピーダンス（collective impedance）を１００Ωに増大させると仮定する。連続的にオンに切り替えられたプルダウンレッグに関する集合的なインピーダンスもまた、１００Ωに等しくなるべきである。このような等価性（equality）は、各プルアップレッグのインピーダンスが各プルダウンレッグのインピーダンスに等しい実施形態に関して、永久的にオフに切り替えられている、以前にイネーブルにされた（previously-enabled）プルアップレッグの同じ数が、連続的にオンに切り替えられているイネーブルにされたプルダウンレッグの同じ数に等しい場合、保証される。
【００１６】
[0019]プルダウンレッグインピーダンスがプルアップレッグインピーダンスとは異なる場合、オフに切り替えられている、以前イネーブルにされたプルアップレッグの数の関数としての（as a function of）、連続的にオンに切り替えられているプルダウンレッグの数は、プルダウンレッグインピーダンスに対するプルアップレッグインピーダンスの比にしたがって調整され得る。以下の議論は、一般性を失うことなく、プルダウンレッグインピーダンスが、プルアップレッグインピーダンスに等しいと仮定する。整合インピーダンスが５０Ωであり、および中間レールの論理ハイ出力電圧が、３０個のプルアップレッグがプルアップの間にイネーブルにされることを必要とする、例となる実施形態を、再び考慮する。したがって、同じ数の３０個のプルダウンレッグが、プルダウン上でイネーブルにされることになる。そうすると、論理ハイ出力電圧が送信機の電源電圧の４分の１に低下されることになる場合、以前イネーブルにされたプルアップレッグのうちの１５個は、代わりにディセーブルにされ(are instead disabled)、一方、イネーブルにされたプルダウンレッグのうちの１５個は、連続的にオンに切り替えられる。プルアップに関しては、１５個の連続的にオンに切り替えられたプルダウンレッグは、回線インピーダンスと連続的にオンに切り替えられたプルダウンレッグインピーダンスとの結果として生じる並列の組合せが、残りの１５個のイネーブルにされたプルアップレッグに対して３３．３３Ωの抵抗を示すように、５０Ωの回線インピーダンスと並列である。１５個のイネーブルにされたプルアップレッグの並列の組合せは、１００Ωのインピーダンスを示す。論理ハイ出力電圧に関する結果として生じる電圧ディバイダは、所望の４分の１のレールの論理ハイ出力電圧（the desired one-quarter rail logic-high output voltage）が達成されるように、３３．３３／１３３．３３＝０．２５となる。しかしながら、プルアップの間、イネーブルにされたプルアップレッグの１００Ωのインピーダンスは、連続的にオンに切り替えられたプルダウンレッグの１００Ωのインピーダンスに関して並列であるので、出力インピーダンスは整合されたままであることに留意されたい。可変の論理ハイ出力電圧をサポートしながらの一定の出力インピーダンスのこの有利な維持は、以下の例となる実施形態を通じてより良く理解され得る。
【００１７】
[0020]次に図面を参照すると、例となる送信機１００が、図１に示される。例示の明確さのために、全部で４８個のセグメントから、最初の０番目のセグメント１０５と最後の４７番目のセグメント１１０のみが、図１に示される。各セグメントは、プルアップレッグ１６５とプルダウンレッグ１７０とを含む。これらのレッグは、イネーブルにされたプルアップレッグ１６５の数が、イネーブルにされたプルダウンレッグ１７０の数に結び付けられていないように、互いに非依存に動作する。各プルアップレッグ１６５は、共通の出力ノード１１５に結合されたソースを有する厚い酸化物ＮＭＯＳプルアップトランジスタＭ１を含む。加えて、各プルアップレッグ１６５は、１．０Ｖなどの低い電源電圧（送信機の電源電圧）を供給する電源ノードに結び付けられたソースを有する薄い酸化物ＰＭＯＳトランジスタＰ１を含む。このような電圧レベルは、代表的であり、および送信機１００に関する動作モードに依存して変化することになる。さらに、セグメントの数は、代表的であり、および所与の送信機の設計に関する所望の出力インピーダンス範囲に依存して変化することになる。各プルアップレッグ１６５に関して、対応するマルチプレクサ１３０が、選択された信号を用いてその厚い酸化物プルアップトランジスタＭ１のゲートを駆動するために、高い電源電圧（ｖｄｄｈｖ）と接地（ｖｓｓｘ）との間で選択する。高い電源電圧は、全ての動作モードにおいて、低い電源電圧よりも常に大きい。その名称によって暗示されるように、ここで開示される薄い酸化物トランジスタは、開示される厚い酸化物トランジスタよりも薄いゲート酸化物層を有する。したがって、厚い酸化物トランジスタは、高い電源電圧のような、より強いゲート電圧に耐え得る。対照的に、薄い酸化物トランジスタは、そのような上昇した電圧レベルに対してロバストではない。
【００１８】
[0021]各プルアップレッグ１６５はまた、入力データ信号１７５と低い電源電圧（ｖｄｄｉｏ）との間で選択するマルチプレクサ１３５と１対１ベースで対応する。コントローラ１４０が、各セグメントのマルチプレクサ１３０および１３５による選択を制御する。所与のプルアップレッグ１６５が論理ハイ出力電圧への（to）出力信号端子１１５の充電に寄与しない状況では、コントローラは、プルアップレッグの厚い酸化物プルアップトランジスタＭ１を遮断するために接地を選択するように、対応するマルチプレクサ１３０を駆動する。加えて、コントローラ１４０はまた、マルチプレクサ１３５に、対応する薄い酸化物プルアップトランジスタＰ１をオフに維持するために、低い電源電圧を選択することを強制し得る。しかしながら、厚い酸化物トランジスタＭ１を遮断することは、対応するプルアップレッグ１６５が導通するのを阻止するであろうことが理解されるであろう。したがって、マルチプレクサ１３５は、代替の実施形態において省略され得る。代替として、マルチプレクサ１３５は、静電放電保護（ＥＳＤ：electrostatic discharge protection）を提供するために、送信機１００に関する非アクティブな動作モードの間に薄い酸化物トランジスタＰ１をオンに維持するために、低い電源電圧の代わりに接地を選択するように構成され得る。
【００１９】
[0022]送信機１００において４８個のセグメントがあるので、全てのマルチプレクサ１３０または全てのマルチプレクサ１３５の制御は、それぞれ６ビットを必要とする。６個の制御ビットの各セットが温度計符号化（thermometer-encoded）される場合、それは有利である。したがって、マルチプレクサ１３０に関する６個の制御ビットは、プルアップ（ＰＵ）復号器１５０において温度計符号化される。したがって、復号器１５０からの結果として生じる温度計符号化された出力は、４８ビット幅であり、各マルチプレクサ１３０につき１ビットである。復号器１５０からのこの４８ビット幅の温度計符号化された出力におけるそのビットの状態に依存して、各マルチプレクサ１３０は、対応する厚い酸化物プルアップトランジスタＭ１をイネーブルにするまたはディセーブルにするために、高い電源電圧または接地のいずれかを選択する。同様に、マルチプレクサ１３５に関する６個の制御ビットは、各マルチプレクサ１３５がＰＵ復号器１４５からの４８ビット幅の出力における対応するビットによって制御されるように、ＰＵ復号器１４５によって温度計符号化される。
【００２０】
[0023]各プルダウンレッグ１７０は、各プルアップレッグ１６５と類似してインプリメントされる。具体的には、各プルダウンレッグ１７０は、出力信号端子１１５に結合されたドレインを有する厚い酸化物ＮＭＯＳプルダウントランジスタＭ２を含む。薄い酸化物ＮＭＯＳプルダウントランジスタＭ３は、そのソースが接地に結合され、およびドレインが対応する厚い酸化物プルダウントランジスタＭ２のソースに結合される。各プルダウンレッグ１７０の制御もまた、各セグメントにおけるマルチプレクサ１２５が、セグメントの厚い酸化物プルダウントランジスタＭ２のゲートを駆動するために、接地と高い電源電圧との間で選択するという点において、各プルアップレッグ１６５の制御に類似する。同様に、各セグメントにおけるマルチプレクサ１２０が、セグメントの薄い酸化物プルダウントランジスタＭ３のゲートを駆動するために、低い電源電圧ＶＤＤＩＯと入力データ信号１７５との間で選択する。コントローラ１４０は、プルダウン（ＰＤ）符号器１５５によって、４８ビット幅の温度計符号化された出力に復号される６個の制御ビットのセットを通じてマルチプレクサ１２５を制御する。各マルチプレクサ１２５による選択は、符号器１５５からのこの出力からの対応するビットによって制御される。
【００２１】
[0024]復号器１６０は、マルチプレクサ１２０による選択を制御する４８ビット幅の温度計符号化された出力を生成するために、復号器１４５によって受信されたのと同じ６個の制御ビットを復号する。これらの同じ６個の制御ビットは共有されるが、薄い酸化物プルアップトランジスタＰ１および薄い酸化物プルダウントランジスタＭ３による応答は、相補的である。具体的には、セグメントのマルチプレクサ１３５に関する温度計符号化されたビットが、それに、対応する薄い酸化物トランジスタＰ１のゲートを、このトランジスタを遮断するように、低い電源電圧を用いて駆動することを行わせると仮定する。この同じビットがまた、同じセグメントのマルチプレクサ１２０に、対応する薄い酸化物トランジスタＭ３のゲートを、このトランジスタをオンに切り替えるように、低い電源電圧を用いて駆動することを行わせる。この結果は、遮断される薄い酸化物プルアップトランジスタＰ１ごとに、対応する薄い酸化物トランジスタＭ３がオンに切り替えられることである。これらのトランジスタの制御間のこの結び付けは、ここでさらに説明されるように、出力信号端子１１５において、論理ハイ出力電圧における変動にかかわらず、有利な一定のインピーダンスをもたらす。
【００２２】
[0025]プルアップレッグ１６５およびプルダウンレッグ１７０の制御は、所望の出力インピーダンスおよび論理ハイ出力電圧に依存する。前述されたように、送信機１００がＤＲＡＭに送信している場合、ＤＲＡＭの動作モードが、適切な論理ハイ出力電圧レベルを決定する。しかしながら、送信機１００は、ＤＲＡＭに加えて、可変の論理ハイ出力電圧を必要とする他のタイプの受信機と共に使用され得ることが理解されるであろう。整合された出力インピーダンスに関する最も高い可変の論理ハイ出力電圧は、低い電源電圧の２分の１である。２分の１のレールの論理ハイ出力電圧に関する送信機１００の結果として生じる構成が、図２に簡略化された形で示される。出力信号端子１１５は、５０Ωの抵抗器（Ｒｔｅｒｍ）によって表される受信機に、５０Ωのインピーダンスを有する伝送線２１０を介して結合する。このインピーダンスに整合する以前に、コントローラ１４０（図１）は、プルアップレッグ１６５のサブセットを選択し、および既知のインピーダンスを駆動し得る。同様に、コントローラ１４０は、既知の量の電流を用いて電流源によって駆動されることになるプルダウンレッグ１７０のサブセットを選択し得る。両方のケースにおいて、出力信号端子１１５において結果として生じる電圧は、各プルアップレッグ１６５およびプルダウンレッグ１７０の個々のインピーダンスを容易に導出するために、コントローラ１４０によって使用され得る。その後、コントローラ１４０は、伝送線のインピーダンスに整合するために、プルアップに関してイネーブルにされることになるプルアップレッグ１６５の適切な数を選択することと、およびプルダウンに関してイネーブルにされることになるプルダウンレッグ１７０の適切な数を選択することとに進み得る。図２において、イネーブルにされたプルアップレッグの数は２５個であり、および集合的なプルアップレッグ２００によって表されている。同様に、同じ数のイネーブルにされたプルダウンレッグが、集合的なプルダウンレッグ２０５によって表されている。プルアップの間、プルダウンレッグ２０５は遮断され、一方、プルアップレッグ２００は導通している。プルアップに関する結果として生じる等価回路２２０もまた、図２に示される。このケースにおいて、低い電源電圧は、１．０Ｖに等しいと再び仮定される。プルアップレッグ２２０に関するインピーダンス（５０Ω）は、論理ハイ出力電圧が０．５Ｖ（低い電源電圧の２分の１）になるように、受信機（Ｒｔｅｒｍ）のそれと整合する。
【００２３】
[0026]プルダウンの間、プルアップレッグ２００は遮断され、一方、プルダウンレッグ２０５は、接地に出力信号端子１１５を放電するために導通している。プルダウンに関する結果として生じる等価回路２３０もまた、図２に示される。プルダウンレッグ２０５によって表されるイネーブルにされたプルダウンレッグの数は、プルアップレッグ２００によって表されるイネーブルにされたプルアップレッグの数とは非依存であることに留意されたい。この非依存性は、送信機１００がプルアップレッグインピーダンスとプルダウンレッグインピーダンスとの間の差（もしあれば）を考慮することを可能にする。
【００２４】
[0027]対応する厚い酸化物プルアップトランジスタＭ１のオンへの切り替えによって定義されるイネーブルにされたプルアップレッグ１６５の数および対応するプルダウントランジスタＭ２のオンへの切り替えによって定義されるイネーブルにされたプルダウンレッグ１７０の数は、２分の１の低い電源電圧の論理ハイ出力電圧を満たしながらの送信機１００のプルアップ出力インピーダンスおよびプルダウン出力インピーダンスを定義する。しかしながら、低減された論理ハイ電圧動作モードで動作しているＤＲＡＭに送信するときのような、そのような論理ハイ出力電圧レベルが高すぎる、受信機に関する動作モードが存在し得る。論理ハイ出力電圧を低減させるために、いくつかの以前にイネーブルにされたプルアップレッグ１６５がオフに切り替えられる。しかしながら、送信機１００に関する出力インピーダンスをその整合レベルから不変に保つために、対応する数のイネーブルにされたプルダウンレッグ１７０が、連続的にオンに切り替えられる。その点では、プルアップレッグ１６５またはプルダウンレッグ１７０は、その厚い酸化物トランジスタ（それぞれ、Ｍ１またはＭ２）がオンに切り替えられるとき、「イネーブルにされる（enabled）」と言える。イネーブルにされたプルダウンレッグ１７０は、そのマルチプレクサ１２０が、入力データ信号１７５ではなく、低い電源電圧を選択するとき、「連続的にオンに切り替えられる」とここでみなされる。そのケースにおいて、対応するプルダウンレッグ１７０は、それが出力信号端子１１５のプルダウンおよびプルアップの両方の間に導通するように、入力データ信号１７５のバイナリ状態にかかわらず、導通することになる。プルアップに関しては、各オフに切り替えられたプルアップレッグ１６５のインピーダンスは、対応する連続的にオンに切り替えられたプルダウンレッグ１７０によって置き換えられる。インピーダンスが異なる場合、連続的にオンに切り替えられた（continually-switched on）プルダウンレッグ１７０の数は、インピーダンスの差によって、（以前イネーブルにされたプルアップレッグ１６５のセットからの）オフに切り替えられたプルアップレッグ１６５の数に関して調整される。インピーダンスが実質的に同じである場合、各オフに切り替えられたプルアップレッグ１６５は、連続的にオンに切り替えられたプルダウンレッグ１７０によって置き換えられる。
【００２５】
[0028]４分の１の低い電源電圧の低減された論理ハイ出力電圧を提供するための、プルアップの間の送信機１００（図１）に関する例となる等価回路３００が、図３に示される。この例において、２分の１の低い電源電圧の論理ハイ出力電圧のための整合された出力インピーダンスを提供するための、イネーブルにされたプルアップレッグ１６５およびイネーブルにされたプルダウンレッグ１７５の数は、図２に関して議論されたとおりであり、それは、２５個のイネーブルにされたプルアップレッグ１６５および２５個のイネーブルにされたプルダウンレッグ１７０を必要とする。回路３００において、以前イネーブルにされたプルアップレッグのうちの１２個は、それらの薄い酸化物および厚い酸化物トランジスタの両方が遮断されるように、ディセーブルにされている。プルアップおよびプルダウンレッグインピーダンスが同一であると仮定すると、１２個のプルアップレッグをディセーブルにすることは、等価回路３００における静的なプルダウンレッグによって示されるような、連続的にオンに切り替えられたプルダウンレッグへの１２個のイネーブルにされたプルダウンレッグの変換と共に実行される。等価回路３００に関する結果として生じる出力インピーダンスは、残りのイネーブルにされたプルアップレッグの１００Ωの抵抗が、連続的にオンに切り替えられたプルダウンレッグの１００Ωの抵抗と並列であるので、依然として５０Ωに整合されている。しかしながら、等価回路３００に関する論理ハイ出力電圧は、低い電源電圧から論理ハイ出力電圧を生成することにおいて、等価回路３００によって実行される分圧に関して容易に示され得るように、低い電源電圧の４分の１でしかない。具体的には、連続的にオンに切り替えられたプルダウンレッグの１００Ωの抵抗は、受信機（Ｒｔｅｒｍ）の５０Ωの抵抗と並列であり、これは、３３．３３Ωの等価抵抗を生成する。等価回路３００に関する結果として生じる電圧ディバイダは、所望に応じて３３．３３／１３３．３３＝０．２５となる。等価回路３００において、低い電源電圧は、論理ハイ出力電圧が０．２５Ｖに等しくなるように、１．０Ｖに等しい。
【００２６】
[0029]プルダウンの間、全てのプルアップレッグは、等価回路３０５に関して示されるように非導通である。連続的にオンに切り替えられたプルダウンレッグの１００Ωの抵抗は、プルダウンの挙動（behavior）が図２に関して議論されたとおりであるように、５０Ωの整合された出力インピーダンスを提供するために、（入力データ信号のバイナリ状態によって決定されるような）動的にオンに切り替えられたプルダウンレッグの１００Ωの抵抗と並列である。
【００２７】
[0030]論理ハイ出力電圧を低減させるために、イネーブルにされたプルダウンレッグのセットからの追加のプルダウンレッグが、連続的にオンに切り替えられたプルダウンレッグに変換され得る。その後、イネーブルにされたプルアップレッグのセットからの対応する数のプルアップレッグが、オフに切り替えられたプルアップレッグに変換される。このプロセスを逆にすることは、いずれの以前イネーブルにされたプルダウンレッグも、オフに切り替えられなくなるまで、論理ハイ出力電圧を上昇させる。その時点で、論理ハイ出力電圧は、図２に関して議論されたように、２分の１の低い電源電圧に等しくなるであろう。整合された出力インピーダンスに関するこの最大レベルから論理ハイ出力電圧を上昇させることは、プルアップ出力インピーダンスが、伝送線および受信機インピーダンスに整合されていないことをもたらす。そうすると、コントローラ１４０（図１）は、所望の論理ハイ出力インピーダンスを提供するために、イネーブルにされたプルアップレッグ１６５の数を、整合インピーダンス数（the matching-impedance number）を超えて、必要に応じて増大させるであろう。結果として生じるインピーダンス制御は、厚い酸化物トランジスタＭ１およびＭ２の制御が、相対的に高速な入力データ信号経路の外部にあるという点において、かなり有利である。さらに、データ経路の制御は、ジッタ（jitter）および他の信号の保全性の問題が低減されるように、マルチプレクサ１３５および１２０の１つのレベルのみを必要とする。
【００２８】
[0031]コントローラ１４０、復号器１４５、１５０、１５５、および１６０、そしてまた、マルチプレクサ１２０、１２５、１３０、および１３５の組合せは、送信機１００に関する論理ハイ出力電圧における変動をサポートしながら、送信機１００に関する一定の出力インピーダンスを維持するために、プルアップレッグ１６５およびプルダウンレッグ１７０の両方を制御するための手段を形成するとみなされ得る。
【００２９】
[0032]送信機に関する例となる動作の方法が、ここで図４のフローチャートに関して議論される。方法は、第１の動作モードの間に、出力信号端子と、低い電源電圧を供給するための低い電源電圧ノードとの間に結合された第１の複数のプルアップレッグにおける各プルアップレッグにおいて第１のプルアップトランジスタをオンに切り替え、および出力信号端子と接地との間に結合された第１の複数のプルダウンレッグにおける各プルダウンレッグにおいて第１のプルダウントランジスタをオンに切り替える動作４００を含む。動作４００の例は、図２に関して議論されたように、厚い酸化物トランジスタＭ１およびＭ２の２５個をオンに切り替えることである。
【００３０】
[0033]方法はまた、第１の動作モードの間に、入力データ信号の第１のバイナリ値に応答して、第１の複数のプルダウンレッグにおける各プルダウンレッグが非導通でありながら、低い電源電圧の第１の分数に（to）出力信号端子を充電するために、第１の複数のプルアップレッグにおける各プルアップレッグにおいてプルアップデータトランジスタをオンに切り替える動作４０５を含む。図２における等価プルアップ回路２２０に関して示されたように、入力データ信号のバイナリゼロ値に応答して２５個の薄い酸化物トランジスタＰ１を動的にオンに切り替えることが、動作４０５の例である。
【００３１】
[0034]最後に、方法は、第２の動作モードの間に、入力データ信号の第１のバイナリ値に応答して、低い電源電圧の第２の分数に出力信号端子を充電するために、第１の複数のプルアップレッグのサブセットにおける各プルアップレッグにおいてプルアップデータトランジスタを、第１の複数のプルアップレッグにおけるプルアップレッグの残りが非導通でありながら、および第１の複数のプルダウンレッグにおけるプルダウンレッグのサブセットが導通していながら、オンに切り替える動作４１０を含み、ここにおいて、低い電源電圧の第２の分数は、低い電源電圧の第１の分数未満である。等価回路３００に関して議論されたように、静的なプルダウンレッグが導通していながら、残りのイネーブルにされたプルアップレッグにおいて薄い酸化物トランジスタＰ１をオンに切り替えることが、動作４１０の例である。
【００３２】
[0035]現時点で当業者が認識するように、および目前の特定のアプリケーションに依存して、多くの修正、置換および変形が、その範囲から逸脱することなく、本開示のデバイスの材料、装置、構成、および使用方法において、ならびにそれらに対してなされ得る。この点を踏まえると、本開示の範囲は、ここに例示および記述された特定の実施形態のそれに限定されるべきではなく、これは、それらが単にそれについてのいくつかの例にすぎないためであり、むしろ、以下に添付された特許請求の範囲およびそれらの機能的な同等物のそれに完全に相応すべきである。
【図１】
2019525539.tif 000003
【図２】
2019525539.tif 000004
【図３】
2019525539.tif 000005
【図４】
2019525539.tif 000006
【手続補正書】
【提出日】平成30年12月21日(2018.12.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
出力信号端子と、
前記出力信号端子と、低い電源電圧を供給するための電源ノードとの間に並列に結合された複数のプルアップ経路と、ここにおいて、各プルアップ経路は、第２のプルアップトランジスタと直列にある第１のプルアップトランジスタを含む、
前記出力信号端子と接地との間に並列に結合された複数のプルダウン経路と、ここにおいて、各プルダウン経路は、第２のプルダウントランジスタと直列にある第１のプルダウントランジスタを含む、および
前記複数のプルアップ経路からの前記プルアップ経路のサブセットにおける前記第２のプルアップトランジスタをオンに切り替えることと、および入力データ信号の第１のバイナリ値に応答して、オンに切り替わるように前記プルアップ経路の前記サブセットにおける前記第１のプルアップトランジスタを構成することと、を行うように構成されたコントローラと、およびここにおいて、前記コントローラは、前記複数のプルダウン経路からの前記プルダウン経路のサブセットにおける前記第２のプルダウントランジスタをオンに切り替えることと、および前記入力データ信号の第２のバイナリ値に応答して、オンに切り替わるように前記プルダウン経路の前記サブセットにおける前記第１のプルダウントランジスタを構成することと、を行うようにさらに構成され、ここにおいて、各プルアップ経路の第１のプルアップトランジスタは、前記電源ノードに結合されたソースを有するＰＭＯＳトランジスタであり、および、各プルアップ経路の第２のプルアップトランジスタは、前記プルアップ経路のＰＭＯＳトランジスタに関するドレインに結合されたドレインと、および前記出力信号端子に結合されたソースとを有するＮＭＯＳトランジスタである、
を備える、送信機。
【請求項２】
各ＰＭＯＳトランジスタは、薄い酸化物トランジスタであり、および各ＮＭＯＳトランジスタは、厚い酸化物トランジスタであり、各厚い酸化物トランジスタに関するゲート酸化物層が、各薄い酸化物トランジスタに関するゲート酸化物層よりも厚い、請求項１に記載の送信機。
【請求項３】
前記ＮＭＯＳトランジスタに関する第１の復号器と、および
前記ＰＭＯＳトランジスタに関する第２の復号器と、ここにおいて、前記コントローラは、前記第１の復号器に提供される第１のセットの制御ビットを使用して、前記ＮＭＯＳトランジスタをオンに切り替えることと、および前記第２の復号器に提供される第２のセットの制御ビットを使用して、オンに切り替わるように前記ＰＭＯＳトランジスタを構成することと、を行うように構成される、
をさらに備える、請求項２に記載の送信機。
【請求項４】
前記第１の復号器および前記第２の復号器の両方が、温度計コード復号器である、請求項３に記載の送信機。
【請求項５】
両方が１対１ベースで前記複数のプルアップレッグに対応する複数の第１のマルチプレクサと複数の第２のマルチプレクサとをさらに備え、ここにおいて、各第１のマルチプレクサは、前記対応するプルアップレッグにおける前記ＮＭＯＳトランジスタのゲートを駆動するために、高い電源電圧と接地との間で選択するように構成され、およびここにおいて、各第２のマルチプレクサは、前記対応するプルアップレッグにおける前記ＰＭＯＳトランジスタのゲートを駆動するために、前記入力データ信号と前記低い電源電圧との間で選択するように構成され、およびここにおいて、前記高い電源電圧は、前記低い電源電圧よりも大きい、請求項２に記載の送信機。
【請求項６】
前記コントローラは、前記高い電源電圧を選択するように、プルアップレッグの前記サブセットにおける前記プルアップレッグに対応する前記第１のマルチプレクサを制御することと、および接地を選択するように、プルアップレッグの前記サブセットにおけるそれら以外の前記複数のプルアップレッグにおける前記プルアップレッグの残りに関する前記第１のマルチプレクサを制御することと、を行うように構成される、請求項５に記載の送信機。
【請求項７】
前記コントローラは、前記入力データ信号を選択するように、プルアップレッグの前記サブセットにおける前記プルアップレッグに対応する前記第２のマルチプレクサを制御することと、および前記低い電源電圧を選択するように、プルアップレッグの前記サブセットにおけるそれら以外の前記複数のプルアップレッグにおける前記プルアップレッグの残りに関する前記第２のマルチプレクサを制御することと、を行うように構成される、請求項５に記載の送信機。
【請求項８】
各プルダウンレッグにおける前記第２のプルダウントランジスタは、前記出力信号端子に結合されたドレインを有する厚い酸化物ＮＭＯＳトランジスタであり、および各プルダウンレッグにおける前記第１のプルダウントランジスタは、前記プルダウンレッグの厚い酸化物ＮＭＯＳトランジスタの前記ソースに結合されたドレインを有しかつ接地に結合されたソースを有する薄い酸化物ＮＭＯＳトランジスタであり、および各厚い酸化物ＮＭＯＳトランジスタに関するゲート酸化物の厚さが、各薄い酸化物ＮＭＯＳトランジスタに関するゲート酸化物の厚さよりも厚い、請求項１に記載の送信機。
【請求項９】
両方が１対１ベースで前記複数のプルダウンレッグに対応する複数の第１のマルチプレクサと複数の第２のマルチプレクサとをさらに備え、ここにおいて、各第１のマルチプレクサは、前記対応するプルダウンレッグにおける前記厚い酸化物ＮＭＯＳトランジスタのゲートを駆動するために、高い電源電圧と接地との間で選択するように構成され、およびここにおいて、各第２のマルチプレクサは、前記対応するプルダウンレッグにおける前記薄い酸化物ＮＭＯＳトランジスタのゲートを駆動するために、前記入力データ信号と前記低い電源電圧との間で選択するように構成され、およびここにおいて、前記高い電源電圧は、前記低い電源電圧よりも大きい、請求項８に記載の送信機。
【請求項１０】
前記コントローラは、前記高い電源電圧を選択するように、プルダウンレッグの前記サブセットにおける前記プルダウンレッグに対応する前記第１のマルチプレクサを制御することと、および接地を選択するように、プルダウンレッグの前記サブセットにおけるそれら以外の前記複数のプルダウンレッグにおける前記プルダウンレッグの残りに関する前記第１のマルチプレクサを制御することと、を行うように構成される、請求項９に記載の送信機。
【請求項１１】
前記コントローラは、前記入力データ信号を選択するように、プルダウンレッグの前記サブセットにおける前記プルダウンレッグに対応する前記第２のマルチプレクサを制御するように構成される、請求項９に記載の送信機。
【請求項１２】
前記コントローラは、プルアップレッグの前記サブセットにおける前記第１のプルアップトランジスタがオンに切り替えられていながら、伝送線のインピーダンスに前記送信機に関するプルアップ出力インピーダンスを整合させるために、プルアップレッグの前記サブセットにおける前記第２のプルアップトランジスタをオンに切り替えるように構成され、および前記コントローラは、プルダウンレッグの前記サブセットにおける前記第１のプルダウントランジスタがオンに切り替えられていながら、前記伝送線のインピーダンスに前記送信機に関するプルダウン出力インピーダンスを整合させるために、プルダウンレッグの前記サブセットにおける前記第２のプルダウントランジスタをオンに切り替えるようにさらに構成される、請求項１に記載の送信機。
【請求項１３】
前記コントローラは、プルアップレッグの前記サブセットにおける第１の数の前記プルアップレッグにおいて前記第２のプルアップトランジスタをオフに切り替えることと、および前記伝送線のインピーダンスに対する前記プルアップ出力インピーダンスと前記プルダウン出力インピーダンスとの前記整合を維持しながら、前記送信機に関する論理ハイ出力電圧を低下させるために、プルダウンレッグの前記サブセットにおける第２の数のプルダウンレッグにおいて前記第１のプルダウントランジスタを連続的にオンに切り替えることと、を行うようにさらに構成される、請求項１２に記載の送信機。
【請求項１４】
前記コントローラは、プルアップレッグの前記第１の数が、プルダウンレッグの前記第２の数に等しくなるように構成される、請求項１３に記載の送信機。
【請求項１５】
第１の動作モードの間に、出力信号端子と、低い電源電圧を供給するための低い電源電圧ノードとの間に結合された第１の複数のプルアップレッグにおける各プルアップレッグにおいて第１のプルアップトランジスタをオンに切り替えることと、および前記出力信号端子と接地との間に結合された第１の複数のプルダウンレッグにおける各プルダウンレッグにおいて第１のプルダウントランジスタをオンに切り替えることと、
前記第１の動作モードの間に、入力データ信号の第１のバイナリ値に応答して、前記第１の複数のプルダウンレッグにおける各プルダウンレッグが非導通でありながら、前記低い電源電圧の第１の分数に前記出力信号端子を充電するために、前記第１の複数のプルアップレッグにおける各プルアップレッグにおいてプルアップデータトランジスタをオンに切り替えることと、
第２の動作モードの間に、前記入力データ信号の前記第１のバイナリ値に応答して、前記低い電源電圧の第２の分数に前記出力信号端子を充電するために、前記第１の複数のプルアップレッグのサブセットにおける各プルアップレッグにおいて前記プルアップデータトランジスタを、プルアップレッグの前記サブセットにおける前記プルアップレッグ以外の前記第１の複数のプルアップレッグにおける第１の数の前記プルアップレッグが非導通でありながら、および前記第１の複数のプルダウンレッグにおける第２の数の前記プルダウンレッグが導通していながら、オンに切り替えることと、ここにおいて、前記低い電源電圧の前記第２の分数は、前記低い電源電圧の前記第１の分数未満である、
を備える方法。
【請求項１６】
プルアップレッグの前記第１の数は、プルダウンレッグの前記第２の数に等しい、請求項１５に記載の方法。
【請求項１７】
前記第１のプルアップトランジスタを前記オンに切り替えることは、前記より低い電源電圧よりも大きい、高い電源電圧を用いて、各第１のプルアップトランジスタに関するゲートを駆動することを備え、および前記第１のプルダウントランジスタを前記オンに切り替えることは、前記高い電源電圧を用いて、各第１のプルダウントランジスタに関するゲートを駆動することを備える、請求項１５に記載の方法。
【請求項１８】
送信機であって、
複数のプルアップレッグと、各プルアップレッグは、薄い酸化物プルアップトランジスタと直列にある厚い酸化物プルアップトランジスタを含み、
複数のプルダウンレッグと、各プルダウンレッグは、薄い酸化物プルダウントランジスタと直列にある厚い酸化物プルダウントランジスタを含み、および
前記送信機に関する論理ハイ出力電圧における変動をサポートしながら、前記送信機に関する一定の出力インピーダンスを維持するために、前記プルアップレッグおよびプルダウンレッグを制御するための手段と、ここにおいて、各薄い酸化物プルアップトランジスタは、薄い酸化物ＰＭＯＳトランジスタであり、各厚い酸化物プルアップトランジスタは、第１の厚い酸化物ＮＭＯＳトランジスタであり、各厚い酸化物プルダウントランジスタは、第２の厚い酸化物ＮＭＯＳトランジスタであり、および各薄い酸化物プルダウントランジスタは、薄い酸化物ＮＭＯＳトランジスタである、
送信機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
[0035]現時点で当業者が認識するように、および目前の特定のアプリケーションに依存して、多くの修正、置換および変形が、その範囲から逸脱することなく、本開示のデバイスの材料、装置、構成、および使用方法において、ならびにそれらに対してなされ得る。この点を踏まえると、本開示の範囲は、ここに例示および説明された特定の実施形態のそれに限定されるべきではなく、これは、それらが単にそれについてのいくつかの例にすぎないためであり、むしろ、以下に添付された特許請求の範囲およびそれらの機能的な同等物のそれに完全に相応すべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］  出力信号端子と、
前記出力信号端子と、低い電源電圧を供給するための電源ノードとの間に並列に結合された複数のプルアップ経路と、ここにおいて、各プルアップ経路は、第２のプルアップトランジスタと直列にある第１のプルアップトランジスタを含む、
前記出力信号端子と接地との間に並列に結合された複数のプルダウン経路と、ここにおいて、各プルダウン経路は、第２のプルダウントランジスタと直列にある第１のプルダウントランジスタを含む、および
前記複数のプルアップ経路からの前記プルアップ経路のサブセットにおける前記第２のプルアップトランジスタをオンに切り替えることと、および入力データ信号の第１のバイナリ値に応答して、オンに切り替わるように前記プルアップ経路の前記サブセットにおける前記第１のプルアップトランジスタを構成することと、を行うように構成されたコントローラと、およびここにおいて、前記コントローラは、前記複数のプルダウン経路からの前記プルダウン経路のサブセットにおける前記第２のプルダウントランジスタをオンに切り替えることと、および前記入力データ信号の第２のバイナリ値に応答して、オンに切り替わるように前記プルダウン経路の前記サブセットにおける前記第１のプルダウントランジスタを構成することと、を行うようにさらに構成される、
を備える、送信機。
［Ｃ２］  各プルアップ経路の第１のプルアップトランジスタは、前記電源ノードに結合されたソースを有するＰＭＯＳトランジスタであり、および各プルアップ経路の第２のプルアップトランジスタは、前記プルアップ経路のＰＭＯＳトランジスタに関するドレインに結合されたソースと、および前記出力信号端子に結合されたドレインとを有するＮＭＯＳトランジスタである、Ｃ１に記載の送信機。
［Ｃ３］  各ＰＭＯＳトランジスタは、薄い酸化物トランジスタであり、および各ＮＭＯＳトランジスタは、厚い酸化物トランジスタであり、各厚い酸化物トランジスタに関するゲート酸化物層が、各薄い酸化物トランジスタに関するゲート酸化物層よりも厚い、Ｃ２に記載の送信機。
［Ｃ４］  前記ＮＭＯＳトランジスタに関する第１の復号器と、および
前記ＰＭＯＳトランジスタに関する第２の復号器と、ここにおいて、前記コントローラは、前記第１の復号器に提供される第１のセットの制御ビットを使用して、前記ＮＭＯＳトランジスタをオンに切り替えることと、および前記第２の復号器に提供される第２のセットの制御ビットを使用して、オンに切り替わるように前記ＰＭＯＳトランジスタを構成することと、を行うように構成される、
をさらに備える、Ｃ３に記載の送信機。
［Ｃ５］  前記第１の復号器および前記第２の復号器の両方が、温度計コード復号器である、Ｃ４に記載の送信機。
［Ｃ６］  両方が１対１ベースで前記複数のプルアップレッグに対応する複数の第１のマルチプレクサと複数の第２のマルチプレクサとをさらに備え、ここにおいて、各第１のマルチプレクサは、前記対応するプルアップレッグにおける前記ＮＭＯＳトランジスタのゲートを駆動するために、高い電源電圧と接地との間で選択するように構成され、およびここにおいて、各第２のマルチプレクサは、前記対応するプルアップレッグにおける前記ＰＭＯＳトランジスタのゲートを駆動するために、前記入力データ信号と前記低い電源電圧との間で選択するように構成され、およびここにおいて、前記高い電源電圧は、前記低い電源電圧よりも大きい、Ｃ３に記載の送信機。
［Ｃ７］  前記コントローラは、前記高い電源電圧を選択するように、プルアップレッグの前記サブセットにおける前記プルアップレッグに対応する前記第１のマルチプレクサを制御することと、および接地を選択するように、プルアップレッグの前記サブセットにおけるそれら以外の前記複数のプルアップレッグにおける前記プルアップレッグの残りに関する前記第１のマルチプレクサを制御することと、を行うように構成される、Ｃ６に記載の送信機。
［Ｃ８］  前記コントローラは、前記入力データ信号を選択するように、プルアップレッグの前記サブセットにおける前記プルアップレッグに対応する前記第２のマルチプレクサを制御することと、および前記低い電源電圧を選択するように、プルアップレッグの前記サブセットにおけるそれら以外の前記複数のプルアップレッグにおける前記プルアップレッグの残りに関する前記第２のマルチプレクサを制御することと、を行うように構成される、Ｃ６に記載の送信機。
［Ｃ９］  各プルダウンレッグにおける前記第２のプルダウントランジスタは、前記出力信号端子に結合されたドレインを有する厚い酸化物ＮＭＯＳトランジスタであり、および各プルダウンレッグにおける前記第１のプルダウントランジスタは、前記プルダウンレッグの厚い酸化物ＮＭＯＳトランジスタの前記ソースに結合されたドレインを有しかつ接地に結合されたソースを有する薄い酸化物ＮＭＯＳトランジスタであり、および各厚い酸化物ＮＭＯＳトランジスタに関するゲート酸化物の厚さが、各薄い酸化物ＮＭＯＳトランジスタに関するゲート酸化物の厚さよりも厚い、Ｃ１に記載の送信機。
［Ｃ１０］  両方が１対１ベースで前記複数のプルダウンレッグに対応する複数の第１のマルチプレクサと複数の第２のマルチプレクサとをさらに備え、ここにおいて、各第１のマルチプレクサは、前記対応するプルダウンレッグにおける前記厚い酸化物ＮＭＯＳトランジスタのゲートを駆動するために、高い電源電圧と接地との間で選択するように構成され、およびここにおいて、各第２のマルチプレクサは、前記対応するプルダウンレッグにおける前記薄い酸化物ＮＭＯＳトランジスタのゲートを駆動するために、前記入力データ信号と前記低い電源電圧との間で選択するように構成され、およびここにおいて、前記高い電源電圧は、前記低い電源電圧よりも大きい、Ｃ９に記載の送信機。
［Ｃ１１］  前記コントローラは、前記高い電源電圧を選択するように、プルダウンレッグの前記サブセットにおける前記プルダウンレッグに対応する前記第１のマルチプレクサを制御することと、および接地を選択するように、プルダウンレッグの前記サブセットにおけるそれら以外の前記複数のプルダウンレッグにおける前記プルダウンレッグの残りに関する前記第１のマルチプレクサを制御することと、を行うように構成される、Ｃ１０に記載の送信機。
［Ｃ１２］  前記コントローラは、前記入力データ信号を選択するように、プルダウンレッグの前記サブセットにおける前記プルダウンレッグに対応する前記第２のマルチプレクサを制御するように構成される、Ｃ１０に記載の送信機。
［Ｃ１３］  前記コントローラは、プルアップレッグの前記サブセットにおける前記第１のプルアップトランジスタがオンに切り替えられていながら、伝送線のインピーダンスに前記送信機に関するプルアップ出力インピーダンスを整合させるために、プルアップレッグの前記サブセットにおける前記第２のプルアップトランジスタをオンに切り替えるように構成され、および前記コントローラは、プルダウンレッグの前記サブセットにおける前記第１のプルダウントランジスタがオンに切り替えられていながら、前記伝送線のインピーダンスに前記送信機に関するプルダウン出力インピーダンスを整合させるために、プルダウンレッグの前記サブセットにおける前記第２のプルダウントランジスタをオンに切り替えるようにさらに構成される、Ｃ１に記載の送信機。
［Ｃ１４］  前記コントローラは、プルアップレッグの前記サブセットにおける第１の数の前記プルアップレッグにおいて前記第２のプルアップトランジスタをオフに切り替えることと、および前記伝送線のインピーダンスに対する前記プルアップ出力インピーダンスと前記プルダウン出力インピーダンスとの前記整合を維持しながら、前記送信機に関する論理ハイ出力電圧を低下させるために、プルダウンレッグの前記サブセットにおける第２の数のプルダウンレッグにおいて前記第１のプルダウントランジスタを連続的にオンに切り替えることと、を行うようにさらに構成される、Ｃ１３に記載の送信機。
［Ｃ１５］  前記コントローラは、プルアップレッグの前記第１の数が、プルダウンレッグの前記第２の数に等しくなるように構成される、Ｃ１４に記載の送信機。
［Ｃ１６］  第１の動作モードの間に、出力信号端子と、低い電源電圧を供給するための低い電源電圧ノードとの間に結合された第１の複数のプルアップレッグにおける各プルアップレッグにおいて第１のプルアップトランジスタをオンに切り替えることと、および前記出力信号端子と接地との間に結合された第１の複数のプルダウンレッグにおける各プルダウンレッグにおいて第１のプルダウントランジスタをオンに切り替えることと、
前記第１の動作モードの間に、入力データ信号の第１のバイナリ値に応答して、前記第１の複数のプルダウンレッグにおける各プルダウンレッグが非導通でありながら、前記低い電源電圧の第１の分数に前記出力信号端子を充電するために、前記第１の複数のプルアップレッグにおける各プルアップレッグにおいてプルアップデータトランジスタをオンに切り替えることと、
第２の動作モードの間に、前記入力データ信号の前記第１のバイナリ値に応答して、前記低い電源電圧の第２の分数に前記出力信号端子を充電するために、前記第１の複数のプルアップレッグのサブセットにおける各プルアップレッグにおいて前記プルアップデータトランジスタを、プルアップレッグの前記サブセットにおける前記プルアップレッグ以外の前記第１の複数のプルアップレッグにおける第１の数の前記プルアップレッグが非導通でありながら、および前記第１の複数のプルダウンレッグにおける第２の数の前記プルダウンレッグが導通していながら、オンに切り替えることと、ここにおいて、前記低い電源電圧の前記第２の分数は、前記低い電源電圧の前記第１の分数未満である、
を備える方法。
［Ｃ１７］  プルアップレッグの前記第１の数は、プルダウンレッグの前記第２の数に等しい、Ｃ１６に記載の方法。
［Ｃ１８］  前記第１のプルアップトランジスタを前記オンに切り替えることは、前記より低い電源電圧よりも大きい、高い電源電圧を用いて、各第１のプルアップトランジスタに関するゲートを駆動することを備え、および前記第１のプルダウントランジスタを前記オンに切り替えることは、前記高い電源電圧を用いて、各第１のプルダウントランジスタに関するゲートを駆動することを備える、Ｃ１６に記載の方法。
［Ｃ１９］  送信機であって、
複数のプルアップレッグと、各プルアップレッグは、薄い酸化物プルアップトランジスタと直列にある厚い酸化物プルアップトランジスタを含み、
複数のプルダウンレッグと、各プルダウンレッグは、薄い酸化物プルダウントランジスタと直列にある厚い酸化物プルダウントランジスタを含み、および
前記送信機に関する論理ハイ出力電圧における変動をサポートしながら、前記送信機に関する一定の出力インピーダンスを維持するために、前記プルアップレッグおよびプルダウンレッグを制御するための手段と、
送信機。
［Ｃ２０］  各薄い酸化物プルアップトランジスタは、薄い酸化物ＰＭＯＳトランジスタであり、各厚い酸化物プルアップトランジスタは、第１の厚い酸化物ＮＭＯＳトランジスタであり、各厚い酸化物プルダウントランジスタは、第２の厚い酸化物ＮＭＯＳトランジスタであり、および各薄い酸化物プルダウントランジスタは、薄い酸化物ＮＭＯＳトランジスタである、Ｃ１９に記載の送信機。
【国際調査報告】
2019525539.tif 000007
2019525539.tif 000008
2019525539.tif 000009
2019525539.tif 000010
2019525539.tif 000011