(57)【要約】  基板上に薄膜を形成する工程と、前記薄膜上に、楕円ホールパターンの形成されたフォトレジストマスクを形成するレジストマスク形成工程と、前記楕円ホールパターンの側壁に絶縁膜を形成することにより、前記楕円ホールパターンのホール径を縮小する縮小工程と、前記ホール径を縮小した楕円ホールパターンを形成する前記フォトレジスト層と前記絶縁膜をマスクとして前記薄膜をエッチングする工程とを備えた半導体装置の製造方法。
2011102140.tif 000002
【特許請求の範囲】
【請求項１】
基板上に薄膜を形成する工程と、
前記薄膜上に、楕円ホールパターンの形成されたフォトレジストマスクを形成するレジストマスク形成工程と、
前記楕円ホールパターンの側壁に絶縁膜を形成することにより、前記楕円ホールパターンのホール径を縮小する縮小工程と、
前記ホール径を縮小した楕円ホールパターンを形成する前記フォトレジスト層と前記絶縁膜をマスクとして前記薄膜をエッチングする工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
基板上に成膜された薄膜を第１のパターンに基づいてエッチングする第１のエッチング工程と、
前記薄膜に形成された前記第１のパターンを埋める第１の成膜工程と、
前記第１のパターンの上に、第２のパターンが形成されたフォトレジストマスクを形成するマスク形成工程と、
前記フォトレジストマスクの前記第２のパターン内の側壁に絶縁膜を形成することにより前記第２のパターンのホール径を縮小する縮小工程と、
前記ホール径の縮小した第２のパターンを形成する前記フォトレジスト層と前記絶縁膜をマスクとして前記薄膜をエッチングする工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記絶縁膜は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ２）、アモルファスシリコンのいずれかを含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜は、１４０℃以下の温度で形成されることを特徴とする請求項２又は３に記載の半導体装置の製造方法。
【請求項５】
前記縮小工程の前に、前記第２のパターンをスリミングするスリミング工程を含むことを特徴とする請求項２乃至４いずれか１項記載の半導体装置の製造方法。
【請求項６】
半導体ウエハ基板上に成膜されたポリシリコン膜を、前記ポリシリコン膜に形成した少なくとも一部が平行な第１のパターンを有するフォトレジストに基づいてエッチングすることで、前記第１の平行パターンを有するポリシリコンを形成する工程と、
前記ポリシリコンの第１のパターンを反射防止膜で埋める工程と、
前記第１のパターンの上に第２のパターンを有するフォトレジストを形成する工程と、
前記フォトレジストの上に絶縁膜を形成することにより前記第２のパターンのホールの径を縮小する工程と、
前記縮小した第２のパターンを形成する前記フォトレジストと前記絶縁膜をマスクとして前記ホールの底の前記絶縁膜と前記反射防止膜とをエッチングして前記ポリシリコン膜を露出させる露出工程と、
前記露出工程で得られた新たなホールに基づいて前記ポリシリコン膜をエッチングすることで、ポリシリコンのパターンを形成するエッチング工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項７】
前記絶縁膜は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ２）、アモルファスシリコンのいずれかを含むことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記絶縁膜は、１４０℃以下の温度で形成されることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
【請求項９】
前記ポリシリコン上の反射防止膜及びフォトレジストをアッシングとウェット洗浄により除去する工程
を備えたことを特徴とする請求項６乃至８いずれか１項記載の半導体装置の製造方法。
【請求項１０】
前記縮小工程の前に、前記第２のパターンをスリミングするスリミング工程を含むことを特徴とする請求項６乃至９いずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、半導体装置の製造工程では、フォトレジストを用いたフォトリソグラフィー技術により、微細な回路パターンの形成が行われている。また、回路パターンのさらなる微細化を行うために、サイドウォールトランスファー（ＳＷＴ（side wall transfer））プロセスや、その他のダブルパターニング（ＤＰ）プロセスが検討されている。【０００３】
上記のようなフォトリソグラフィーにおける微細化技術では、例えば、初めに形成したフォトレジストのパターンをハードマスクに転写し、ハードマスクとレジストマスクを用いる技術が知られている。【０００４】
また、フォトレジストパターンの開口を形成した後、フォトレジストをガラス転移点以上の温度に加熱して、開口部の寸法を縮小し、この縮小したフォトレジストパターンをマスクとしてエッチングする技術が知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１５０２２２公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のフォトリソグラフィーにおける微細化技術では、さらに効率良く所望の微細化パターンを精度良く形成できるようにし、半導体装置の生産効率を向上させることが求められている。【０００７】
本発明は、上記従来の事情に対処してなされたもので、従来に比べて効率良く所望の微細化パターンを精度良く形成することのできる半導体装置の製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の製造方法の一態様は、基板上に薄膜を形成する工程と、前記薄膜上に、楕円ホールパターンの形成されたフォトレジストマスクを形成するレジストマスク形成工程と、前記楕円ホールパターンの側壁に絶縁膜を形成することにより、前記楕円ホールパターンのホール径を縮小する縮小工程と、前記ホール径を縮小した楕円ホールパターンを形成する前記フォトレジスト層と前記絶縁膜をマスクとして前記薄膜をエッチングする工程とを備えたことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、従来に比べて効率良く所望の微細化パターンを精度良く形成することのできる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の半導体装置の製造方法の一実施形態の工程を説明するための図。
【図２】図１の半導体装置の製造方法の工程を示すフローチャート。
【図３】実施形態におけるポリシリコン膜の形状を示す電子顕微鏡写真。
【図４】実施形態における第２フォトレジストパターンの形状を示す電子顕微鏡写真。
【図５】実施形態におけるホール径を縮小した第２フォトレジストパターンの形状を示す電子顕微鏡写真。
【図６】実施形態におけるポリシリコン膜の形状を示す電子顕微鏡写真。
【図７】比較例の半導体装置の製造方法の工程を示すフローチャート。
【図８】他の比較例の半導体装置の製造方法の工程を示すフローチャート。
【図９】比較例におけるポリシリコン膜の形状を模式的に示す図。
【図１０】実施形態とケミカルシュリンクとの相違を示す電子顕微鏡写真。
【図１１】シュリンク量とホールサイズの関係を示すグラフ。
【図１２】他の実施形態におけるポリシリコン膜の形状を示す電子顕微鏡写真。
【図１３】他の実施形態におけるポリシリコン膜の形状を示す電子顕微鏡写真。
【図１４】他の実施形態の工程を説明するための図。
【発明を実施するための形態】
【００１１】
以下、本発明の詳細を、図面を参照して実施形態について説明する。
【００１２】
図１は、本発明の一実施形態に係る基板としての半導体ウエハの一部を拡大して模式的に示し、一実施形態にかかる半導体装置の製造方法の工程を示すものである。また、図２は、一実施形態にかかる半導体装置の製造方法の工程を示すフローチャートである。
【００１３】
図１（ａ）に示すように、半導体ウエハ１００の上には、被エッチング膜としてのポリシリコン膜１０１が形成されている。そして、このポリシリコン膜１０１の上に反射防止膜１０２を形成した後、反射防止膜１０２の上にフォトレジスト層を形成し、露光現像してラインアンドスペース形状の第１フォトレジストパターン１０３を形成する（図２の工程２０１）。なお、図１（ａ）の上部に、上面から見た第１フォトレジストパターン１０３の形状を模式的に示す。この第１フォトレジストパターン１０３のピッチは、例えば、８０ｎｍ〜１００ｎｍ（線幅４０ｎｍ〜５０ｎｍ）程度であり、このような第１フォトレジストパターン１０３の形成は、例えばＡｒＦ液浸露光等によって行うことができる。
【００１４】
次に、図１（ｂ）に示すように、上記の第１フォトレジストパターン１０３を基に、サイドウォールトランスファーによって、第１フォトレジストパターン１０３の約半分（略２０ｎｍ程度）の線幅のラインアンドスペースパターンのマスクを形成し、ポリシリコン膜１０１をラインアンドスペース状にエッチングする（図２の工程２０２）。なお、図１（ｂ）の上部に、上面から見たポリシリコン膜１０１の形状を模式的に示す。また、図３に、実際に作成したポリシリコン膜１０１の形状を写した電子顕微鏡写真を示す。
【００１５】
上記のサイドウォールトランスファーでは、まず、第１フォトレジストパターン１０３をスリミングし、その側壁部に二酸化シリコン膜等を形成した後第１フォトレジストパターン１０３を除去することによって、最初の第１フォトレジストパターン１０３の約半分以下の線幅及びピッチのラインアンドスペースパターンのマスクを形成することができる。なお、この工程では、サイドウォールトランスファーに限らず、周知のＬＬＥ（Litho-Litho-Etch）、ＬＥＬＥ（Litho-Etch-Litho-Etch）等の他のダブルパターニング技術を用いてもよい。
【００１６】
次に、図１（ｃ）に示すように、ラインアンドスペース状にエッチングしたポリシリコン膜１０１の上に、反射防止膜１０４を形成する（図２の工程２０３）。
【００１７】
次に、図１（ｄ）に示すように、反射防止膜１０４の上に、フォトレジスト層を形成し、露光現像してホール形状の第２フォトレジストパターン１０５を形成する（図２の工程２０４）。この第２フォトレジストパターン１０５のホール径は、例えば、５０ｎｍ程度であり、このような第２フォトレジストパターン１０５の形成は、例えばＡｒＦ液浸露光等によって行うことができる。図４に、実際に作成した第２フォトレジストパターン１０５の形状を写した電子顕微鏡写真を示す。この電子顕微鏡写真に示されるように、本実施形態ではホール形状は楕円状となっている。
【００１８】
次に、図１（ｅ）に示すように、第２フォトレジストパターン１０５のホール内を含めて二酸化シリコン（ＳｉＯ２）膜（絶縁膜）１０６を形成し、ホール径を縮小する縮小工程を行う（図２の工程２０５）。この工程では、低温（１４０℃以下）で二酸化シリコン膜１０６を形成することのできるＭＬＤ（Molecular Layer Deposition）法を用いることが好ましい。なお、ホール径を縮小する絶縁膜は、二酸化シリコン膜に限らず、絶縁膜の成膜時にフォトレジストにダメージを与えないようなレジストのガラス転移温度以下の温度で形成可能な膜であればよく、例えば、酸化アルミニウム（Ａｌ２Ｏ３）膜、窒化アルミニウム（ＡｌＮ）膜、酸化チタン（ＴｉＯ２）膜、アモルファスシリコン膜、又は、その他の酸化メタル（ＨｆＯ２、ＺｒＯ２等）、窒化シリコン（ＳｉＮ（枚葉プラズマで形成可能））、ＳｉＯＮ等でもよい。図５に、実際にホール径を縮小した第２フォトレジストパターン１０５の形状を写した電子顕微鏡写真を示す。図５に示す例の場合、ホール径が略２０ｎｍに縮小されている。
【００１９】
次に、図１（ｆ）に示すように、ＲＩＥによる異方性エッチングにより、ホール内の側壁部分の二酸化シリコン膜１０６を残して、第２フォトレジストパターン１０５上面及びホール底部の二酸化シリコン膜１０６と、ホール底部の反射防止膜１０４をエッチングにより除去する（図２の工程２０６）。
【００２０】
次に、図１（ｇ）に示すように、第２フォトレジストパターン１０５及びホール内の二酸化シリコン膜１０６をマスクとして、ポリシリコン層１０１をエッチングする（図２の工程２０７）。
【００２１】
次に、図１（ｈ）に示すように、第２フォトレジストパターン１０５及び反射防止膜１０４をエッチング（アッシング）により除去する（図２の工程２０８）。
【００２２】
上記の二酸化シリコン膜１０６と反射防止膜１０４のエッチング工程、ポリシリコン層１０１のエッチング工程、及び、第２フォトレジストパターン１０５及び反射防止膜１０４のエッチング（アッシング）工程は、例えば、上部電極と下部電極との間に高周波電力を印加してプラズマを発生させるＣＣＰエッチング装置を用いて以下のようなレシピにより、一連の連続した工程として行うことができる。
【００２３】
（二酸化シリコン膜と反射防止膜のエッチング）
処理ガス：ＣＦ４＝２００ｓｃｃｍ
高周波電力（上部電極／下部電極）：６００Ｗ／１００Ｗ
圧力：２．６６Ｐａ（２０ｍTorr）
温度(天井部／側壁部／ウエハ載置台):８０℃／６０℃／３０℃
時間：４５秒
【００２４】
（ポリシリコン層のエッチング）
処理ガス：ＨＢｒ／ＣＦ４／Ａｒ＝３８０／５０／１００ｓｃｃｍ
高周波電力（上部電極／下部電極）：３００Ｗ／１００Ｗ
圧力：２．６６Ｐａ（２０ｍTorr）
温度(天井部／側壁部／ウエハ載置台):８０℃／６０℃／６０℃
時間：１８０秒
【００２５】
（第２フォトレジストパターン及び反射防止膜のエッチング（アッシング））
処理ガス：Ｏ２＝３５０ｓｃｃｍ
高周波電力（上部電極／下部電極）：３００Ｗ／１００Ｗ
圧力：１３．３Ｐａ（１００ｍTorr）
温度(天井部／側壁部／ウエハ載置台):８０℃／６０℃／６０℃
時間：１８０秒
【００２６】
次に、図１（ｉ）に示すように、フッ酸、ＳＰＭ（硫酸／過酸化水素）、ＡＰＭ（アンモニア／過酸化水素）等を用いたウェット洗浄等により、残った二酸化シリコン膜１０６を除去する（図２の工程２０９）。
【００２７】
上記の工程によって、島状のパターンが所定の狭ピッチで多数配列されたポリシリコンのアイランドパターンを形成することができる。図６に実際に形成したポリシリコンのアイランドパターンの形状を写した電子顕微鏡写真を示す。この電子顕微鏡写真に示されるように、線幅及び間隔が略２０ｎｍのライン状のパターンを、間隔が略２０ｎｍとなるように切断した形状のポリシリコンのアイランドパターンを形成することができた。このようなポリシリコンのアイランドパターンは、例えば、ＳＲＡＭのゲート層として使用することができる。
【００２８】
以上のように、本実施形態によれば、従来に比べて効率良く所望の微細化パターンを精度良く形成することができる。
【００２９】
なお、上記の工程において、第２フォトレジストパターン１０５のホール内を含めて二酸化シリコン（ＳｉＯ２）膜（絶縁膜）１０６を形成し、ホール径を縮小する縮小工程（図２の工程２０５）を行う前に、第２フォトレジストパターン１０５のスリミングを行ってもよい。このようにスリミングを行うことによって、フォトレジストの中間露光領域が選択的に除去され、パターン形状を良好な形状とすることができるとともに、ホール底部のスカム（レジスト残渣）除去も行うことができる。
【００３０】
第２フォトレジストパターン１０５のホール形状の制御では、図５に示したホール径を縮小した第２フォトレジストパターン１０５の形状において、楕円状のホールの縦方向の寸法（長径）と横方向の寸法（短径）との比を制御することができ、スリミングを行うことによって、縮小工程後の形状をより細長い（横方向の寸法の短い）形状とすることができる。
【００３１】
例えば、縦方向の寸法／横方向の寸法＝２．１４（縦方向の寸法１３７．２ｎｍ、横方向の寸法６４．１ｎｍ）のフォトレジストパターンに対して、直接二酸化シリコン（ＳｉＯ２）膜（絶縁膜）を形成し、ホール径を縮小する縮小工程を行った場合、縦方向の寸法／横方向の寸法＝３．７４となった。これに対して、同一のフォトレジストパターンに対して、スリミング工程を実施した後、二酸化シリコン（ＳｉＯ２）膜（絶縁膜）を形成し、ホール径を縮小する縮小工程を行った場合、縦方向の寸法／横方向の寸法＝４．０２となった。
【００３２】
このスリミング工程は、第２フォトレジストパターン１０５の形成後に、塗布、現像装置によって連続的にウェットプロセスで行ってもよく、二酸化シリコン（ＳｉＯ２）膜（絶縁膜）１０６の形成前にバッチ処理炉によりドライプロセスで行ってもよい。ドライプロセスでは、酸素プラズマ（例えば、酸素ガス流量１０００ｓｃｃｍ、圧力２０Ｐａ（１５０ｍＴｏｒｒ）、高周波電力５０Ｗ程度の容量結合プラズマ）等を用いて行うことができる。また、ウェットプロセスでは、スリミング剤（直接レジストを融かさない溶剤）塗布、ベーク（７０℃前後（レジスト表層部分を若干酸性にする。））、ＴＭＡＨ（Tetra Methyl Ammonium Hydroxide）による現像処理（レジスト表層の酸性部分を溶解する）等の工程で実施することができる。
【００３３】
ところで、上記の実施形態における絶縁膜（二酸化シリコン膜）の形成によるホール径の縮小工程の代わりに、図７及び図８に示すフローチャートに示すように、化学薬品を使用したケミカルシュリンクを行った場合、ホール径の微細化に限界があり、また、ホール形状が、最初に楕円形状であると次第に真円形状に近付いてしまう。このため、楕円の短径を３０ｎｍ以下に制御することが難しく、図９に示すように、ライン状のパターンの間隔を略３０ｎｍ程度以下とすることができなかった。
【００３４】
なお、図７のフローチャートは、ケミカルシュリンク（図７の工程７０５）を行った後、反射防止膜のエッチング（図７の工程７０６）を行い、この後にポリシリコンのエッチング（図７の工程７０７）を行った場合を示している。また、図８のフローチャートは、反射防止膜のエッチング（図８の工程８０５）を行った後にケミカルシュリンクを行い（図８の工程８０６）、この後にポリシリコンのエッチング（図８の工程８０７）を行った場合を示している。他の工程については、図２のフローチャートに示した実施形態の場合と同様である。
【００３５】
図１０は、楕円形状のホールを、本実施形態における二酸化シリコン膜（ＳｉＯ２膜）のＭＬＤによってシュリンクさせた場合と、ケミカルシュリンクさせた場合の相違を調べた結果を示すもので、上段がケミカルシュリンク場合の顕微鏡写真及びホールのＸ，Ｙ方向のサイズ、下段が二酸化シリコン膜（ＳｉＯ２膜）のＭＬＤによるシュリンク場合の顕微鏡写真及びホールのＸ，Ｙ方向のサイズを示している。また、図１１は、縦軸をホールサイズ、横軸をシュリンク量として、シュリンク量とホールサイズの関係をグラフに示したものである。
【００３６】
なお、シュリンク前の初期のホールサイズは、Ｙ＝５４．５ｎｍ、Ｘ＝１１８．８ｎｍである。また、ケミカルシュリンクは、薬液としてＲＥＬＡＣＳ（商品名）を用い、処理温度１５０〜２００℃で処理を行った。
【００３７】
図１０，１１に示されるように、二酸化シリコン膜（ＳｉＯ２膜）のＭＬＤによるシュリンクの場合、楕円形状を維持しつつホールサイズをシュリンクさせることができるが、ケミカルシュリンクさせた場合、Ｘ方向のシュリンク量が大きくなり、ホール形状が真円形状に近付いてしまい、楕円形状を維持することができなかった。
【００３８】
以上、本発明を実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、各種の変形が可能であることは勿論である。例えば、上記した実施形態では、ＳＲＡＭのゲート層として使用するポリシリコンのアイランドパターンを形成する場合について説明したが、パターンの形状はこれに限定されるものではない。
【００３９】
例えば、上記実施形態では、ポリシリコン膜１０１を直線状のラインアンドスペースパターンとした場合について説明したが、図１２の電子顕微鏡写真に示すように、波打った形状のパターンとしてもよく、図１３の電子顕微鏡写真に示すように、略直角に曲がった形状のパターンとしてもよい。
【００４０】
さらに、例えば、図１４に示すように、ロジックのパターニング等にも使用することができる。図１４に示す例では、まず図１４（ａ）に示すように、略直角に曲がった形状のフォトレジストパターンを形成し、図１４（ｂ）に示すように、このパターンをサイドウォールトランスファーによって狭ピッチ化した後ポリシリコンをエッチングする。次に、図１４（ｃ）に示すように、パターンを切断するためのマスクをフォトレジストにより形成し、図１４（ｄ）に示すように、絶縁膜によってシュリンクさせた後このマスクを用いてポリシリコンをエッチングする。
【産業上の利用可能性】
【００４１】
本発明の半導体装置の製造方法は、半導体装置の製造分野等で利用することができる。したがって、産業上の利用可能性を有する。
【符号の説明】
【００４２】
１００……半導体ウエハ、１０１……ポリシリコン層、１０２……反射防止膜（ＢＡＲＣ）、１０３……第１フォトレジストパターン、１０４……反射防止膜（ＢＡＲＣ）、１０５……第２フォトレジストパターン、１０６……二酸化シリコン膜。
【図１】
2011102140.tif 000003
【図２】
2011102140.tif 000004
【図３】
2011102140.tif 000005
【図４】
2011102140.tif 000006
【図５】
2011102140.tif 000007
【図６】
2011102140.tif 000008
【図７】
2011102140.tif 000009
【図８】
2011102140.tif 000010
【図９】
2011102140.tif 000011
【図１０】
2011102140.tif 000012
【図１１】
2011102140.tif 000013
【図１２】
2011102140.tif 000014
【図１３】
2011102140.tif 000015
【図１４】
2011102140.tif 000016
【国際調査報告】
2011102140.tif 000017
2011102140.tif 000018
2011102140.tif 000019
2011102140.tif 000020