(57)【要約】  本発明の実施例は、高信頼性電子パッケージ構造、回路基板及びデバイスに関する。高信頼性電子パッケージ構造は、複数のパッケージ層及び機械的支持層を含む。電気的に機能するはんだ接合が、複数のパッケージ層のそれぞれの第１の区域に提供され、いずれか２つの隣接するパッケージ層は、電気的に機能するはんだ接合を使用することにより接続される。機械的支持層は、複数のパッケージ層のそれぞれの第２の区域に配置され、機械的支持層は、２つの隣接するパッケージ層を支持するように構成される。第１の区域は、第２の区域の周囲に提供される。本発明の実施例において提供される技術的解決策によれば、上部パッケージ層又は下部パッケージ層が機械的負荷を受けたときに、上部パッケージ層又は下部パッケージ層における内部シリコンチップが破損及び故障するという問題が解決できる。
2019518335.tif 000002
【特許請求の範囲】
【請求項１】
複数のパッケージ層及び機械的支持層を含む高信頼性電子パッケージ構造であって、
電気的に機能するはんだ接合が、前記複数のパッケージ層のそれぞれの第１の区域に提供され、いずれか２つの隣接するパッケージ層は、電気的に機能するはんだ接合を使用することにより接続され、
機械的支持層は、前記複数のパッケージ層のそれぞれの第２の区域に配置され、前記機械的支持層は、前記２つの隣接するパッケージ層を支持するように構成され、前記第１の区域は、前記第２の区域の周囲に提供される、高信頼性電子パッケージ構造。
【請求項２】
前記第１の区域は、各パッケージ層の上表面又は下表面に位置する、請求項１に記載の高信頼性電子パッケージ構造。
【請求項３】
前記機械的支持層は、電気的に機能しないはんだ接合又はエポキシ樹脂封止材を含む、請求項１又は２に記載の高信頼性電子パッケージ構造。
【請求項４】
PCB基板と、電子部品と、機械的支持層とを含む回路基板であって、
前記PCB基板は、前記PCB基板の第１の区域に提供されたパッドを使用することにより、前記電子部品の第１の区域に提供された電気的に機能するはんだ接合に接続され、
前記機械的支持層は、前記電子部品の第２の区域に配置され、前記第１の区域は、前記第２の区域の周囲に提供される、回路基板。
【請求項５】
請求項１乃至３のうちいずれか１項に記載の高信頼性電子パッケージ構造を含むデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子基板の分野に関し、特に高信頼性電子パッケージ構造、回路基板及びデバイスに関する。
【背景技術】
【０００２】
小型、軽量及び薄型の電子パッケージコンポーネントに対するポータブル及びウェアラブルデバイスの要件を満たすために、アプリケーションプロセッサ（Application  Processor,  AP）及びメモリは、パッケージ・オン・パッケージ（Package  on  Package,  PoP）を使用することにより、一緒にスタックされる。この解決策はより広く適用されている。端末製品内の最大のサイズを有する電子部品として、POPは、落下衝撃中及び周期的な温度負荷による基板レベルのはんだ接合（POPとメイン基板との間）の金属間化合物（Intermetallic  Compound,  IMC）又はリード（lead）の破損又は故障のような、厳しい機械的且つ環境的な信頼性リスクに直面している（図２参照）。
【０００３】
従来技術では、落下負荷、曲げ負荷、周期的な温度負荷等によるPOPの信頼性を改善するために、アンダーフィル（underfill）材が基板レベルのはんだ接合を保護するために広く使用されている。underfillは、部品の角のはんだ接合上に元々集中していた機械的応力及び熱応力を全てのはんだ接合に比較的均等に分散させるために使用され、それにより、POPの全体の信頼性を改善し得る。underfillの充填速度及び補修可能性を改善するために、通常では、フィラー（filler）のない低粘度のunderfillが現在の基板レベルのunderfillに選択されている。したがって、underfillがPOP下部パッケージ層と印刷回路基板（Printed  circuit  board,  PCB）との間に使用されるとき、underfillは、注入された接着剤の端から、POP下部パッケージ層と上部パッケージ層との間の局所領域に溢れる。この場合、POPが機械的負荷を受けたとき、溢れた接着剤の端の位置に集中した応力が生成される。したがって、上部パッケージ層においてシリコンチップの破損が最終的に引き起こされる。
【発明の概要】
【０００４】
本発明の実施例は、POP上部パッケージ構造及びPOP下部パッケージ構造を使用することにより、POP上部パッケージ層が局所的に充填されるため、POP上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決するための高信頼性電子パッケージ構造、回路基板及びデバイスに関する。
【０００５】
第１の態様によれば、本発明の実施例は高信頼性電子パッケージ構造を提供する。高信頼性電子パッケージ構造は、複数のパッケージ層及び機械的支持層を含む。電気的に機能するはんだ接合が、複数のパッケージ層のそれぞれの第１の区域に提供され、いずれか２つの隣接するパッケージ層は、電気的に機能するはんだ接合を使用することにより接続される。機械的支持層は、複数のパッケージ層のそれぞれの第２の区域に配置され、機械的支持層は、２つの隣接するパッケージ層を支持するように構成される。第１の区域は、第２の区域の周囲に提供される。
【０００６】
本発明のこの実施例では、機械的支持層は、複数のパッケージ層のいずれかの隣接するパッケージ層の第２の区域に配置される。したがって、複数のパッケージ層が機械的に変形したときに生成される変形が低減され、それにより、パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
【０００７】
可能な実施例では、機械的支持層は、各パッケージ層の上表面又は下表面に配置される。これは、パッケージ層の内部シリコンチップが破損及び故障するという問題を解決する。
【０００８】
可能な実施例では、機械的支持層は、ダミーのはんだボール又はエポキシ樹脂封止材を含む。
【０００９】
第２の態様によれば、本発明の実施例は回路基板を提供する。回路基板は、PCB基板と、電子部品と、機械的支持層とを含む。PCB基板は、PCB基板の第１の区域に提供されたパッドを使用することにより、電子部品の第１の区域に提供された電気的に機能するはんだ接合に接続される。機械的支持層は、電子部品の第２の区域に配置される。第１の区域は、第２の区域の周囲に提供される。
【００１０】
本発明のこの実施例では、機械的支持層は、電子部品の第２の区域に配置される。したがって、複数のパッケージ層が機械的に変形したときに生成される変形が低減され、それにより、パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
【００１１】
第３の態様によれば、本発明の実施例はデバイスを提供する。デバイスは、前述の高信頼性電子パッケージ構造を含む。
【００１２】
従来技術と比べて、本発明の実施例において提供される技術的解決策は、POP上部パッケージ層又はPOP下部パッケージ層が機械的負荷を受けたときに、POP上部パッケージ層又はPOP下部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決できる。
【図面の簡単な説明】
【００１３】
【図１（ａ−１）】従来技術における電子パッケージの概略構成図である。
【図１（ａ−２）】従来技術における電子パッケージの概略構成図である。
【図２】本発明の実施例による第１の高信頼性電子パッケージ構造の概略構成図である。
【図３（ａ）】本発明の実施例による第２の高信頼性電子パッケージ構造の概略構成図である。
【図３（ｂ）】本発明の実施例による第２の高信頼性電子パッケージ構造の概略構成図である。
【図４（ａ）】本発明の実施例による第３の高信頼性電子パッケージ構造の概略構成図である。
【図４（ｂ）】本発明の実施例による第３の高信頼性電子パッケージ構造の概略構成図である。
【図５（ａ）】本発明の実施例による第４の高信頼性電子パッケージ構造の概略構成図である。
【図５（ｂ）】本発明の実施例による第４の高信頼性電子パッケージ構造の概略構成図である。
【図５（ｃ）】本発明の実施例による第４の高信頼性電子パッケージ構造の概略構成図である。
【図５（ｄ）】本発明の実施例による第４の高信頼性電子パッケージ構造の概略構成図である。
【図６（ａ）】本発明の実施例による第５の高信頼性電子パッケージ構造の概略構成図である。
【図６（ｂ）】本発明の実施例による第５の高信頼性電子パッケージ構造の概略構成図である。
【図６（ｃ）】本発明の実施例による第５の高信頼性電子パッケージ構造の概略構成図である。
【図６（ｄ）】本発明の実施例による第５の高信頼性電子パッケージ構造の概略構成図である。
【図７（ａ）】回路基板の概略構成図である。
【図７（ｂ）】回路基板の概略構成図である。
【図７（ｃ）】回路基板の概略構成図である。
【図８】本発明の実施例によるデバイスの概略構成図である。
【発明を実施するための形態】
【００１４】
本発明の実施例において使用される用語は、単に具体的な実施例を説明する目的のために過ぎず、本発明の実施例を限定することを意図するものではない。文脈で明確な定めがない限り、本発明の実施例及び特許請求の範囲において使用される単数形の「１つ」、「当該」及び「前記」という用語はまた、複数形を含むことを意図する。この明細書において使用される「及び／又は」という用語は、１つ以上の関連する記載の項目のいずれか又は全ての可能な組み合わせを示して包含することも理解されるべきである。この明細書における「／」という文字は、通常では関係する対象物の間の「又は」の関係を示す。
【００１５】
図２は、本発明の実施例による高信頼性電子パッケージ構造の概略構成図である。図２に示すように、高信頼性電子パッケージ構造は、複数のパッケージ層及び機械的支持層を含む。複数のパッケージ層は少なくとも２つのパッケージ層を含む。電気的に機能するはんだ接合が、複数のパッケージ層のそれぞれの第１の区域に提供され、いずれか２つの隣接するパッケージ層は、電気的に機能するはんだ接合を使用することにより接続される。機械的支持層は、複数のパッケージ層のそれぞれの第２の区域に配置され、機械的支持層は、２つの隣接するパッケージ層を支持するように構成される。第１の区域は、第２の区域の周囲に提供される。パッケージ層210、パッケージ層220、パッケージ層230、パッケージ層240、パッケージ層250及び４つの機械的支持層が、図２において例として使用される。
【００１６】
具体的には、電気的に機能するはんだ接合が、パッケージ層210、パッケージ層220、パッケージ層230、パッケージ層240及びパッケージ層250の第１の区域に提供される。電気的に機能するはんだ接合は、パッケージ層210とパッケージ層220とを接続し、パッケージ層220とパッケージ層230とを接続し、パッケージ層230とパッケージ層240とを接続し、パッケージ層240とパッケージ層250とを接続するために別々に使用される。機械的支持層は、パッケージ層210、パッケージ層220、パッケージ層230、パッケージ層240及びパッケージ層250の第２の区域に配置される。第１の区域は、第２の区域の周囲に提供される。電気的に機能するはんだ接合は、複数のパッケージ層の間の電気接続を実現するために、言い換えると、物理接続を実現するために使用される。信号は、複数のパッケージ層の間で送信される。
【００１７】
可能な実施例では、第１の区域は、複数のパッケージ層のそれぞれの上表面又は下表面に位置する。
【００１８】
パッケージ層210及びパッケージ層220が説明のための例として使用される。具体的には、パッケージ層210の第１の区域は、パッケージ層210の下表面に提供され、パッケージ層220の第１の区域は、パッケージ層220の上表面に提供され、パッケージ層210の第１の区域は、パッケージ層220の第２の区域に対応する。
【００１９】
可能な実施例では、機械的支持層は、電気的に機能しないはんだ接合又はエポキシ樹脂封止材を含む。
【００２０】
機械的支持層は、電気的に機能しないはんだ接合、エポキシ樹脂封止材、又は同じ原理を有する他の構造若しくは材料を使用することにより等価置換されてもよい点に留意すべきである。電気的に機能しないはんだ接合は、電気的に機能するはんだ接合に対応し、電気的に機能しないはんだ接合は、いずれか２つのパッケージ層を支持するように構成される。電気的に機能しないはんだ接合は、ダミーのはんだ接合（Dummy  ball）又はエポキシ樹脂封止材（Epoxy  Mold  Compound,  EMC）でもよい。
【００２１】
可能な実施例では、複数のパッケージ層のそれぞれは規則的な形状である。例えば、複数のパッケージ層のそれぞれは正方形の形状である。第１の区域は複数のパッケージ層のそれぞれの周辺に位置し、第２の区域は複数のパッケージ層のそれぞれの中央の区域である。
【００２２】
可能な実施例では、高信頼性電子パッケージ構造を使用は、上部パッケージ層及び下部パッケージ層のような２つのパッケージ層を含む。
【００２３】
可能な実施例では、上部パッケージ層について、機械的支持層は、上部パッケージ層の下表面に配置される。
【００２４】
可能な実施例では、機械的支持層はdummy  ballである。
【００２５】
具体的には、dummy  ballが上部パッケージ層の下表面上の第１の区域に提供される。したがって、上部パッケージ層が機械的負荷を受けたときに上部パッケージ層に引き起こされる変形が低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。詳細が図３（ａ）及び図３（ｂ）に示されている。図３（ａ）は上部パッケージ層の底面図であり、図３（ｂ）は上部パッケージ層の側面図である。
【００２６】
本発明のこの実施例では、dummy  ballを上部パッケージ層の下表面上の第１の区域に追加することにより、機械的支持が増加する。したがって、上部パッケージ層が機械的負荷を受けたときに生成される変形が低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
【００２７】
本発明のこの実施例の実現性について、プロセスに関して説明する。dummy  ball及び上部パッケージ層の第１の区域に提供された電気的に機能するはんだ接合は、上部パッケージ層の基板（substrate）に同時にはんだ付けされてもよい。従来技術と比べて、更なるプロセスのステップが追加される必要はないが、ダミーのパッド（Dummy  pad）が下部パッケージ層の上表面上の対応する位置に追加される必要がある。
【００２８】
本発明のこの実施例の改善効果を検証するために、本発明のこの実施例及び従来技術の解決策において、上部パッケージ層が機械的負荷を受けたときの上部パッケージ層の応力レベルに対して有限要素解析が実行されてもよい。有限要素解析の負荷条件が50Nであることが仮定される。
【００２９】
以下の表は、本発明のこの実施例及び従来技術の解決策において、上部パッケージ層が機械的負荷を受けたときの上部パッケージ層の応力（MPa）を示す。
【表１】
2019518335.tif 000003
前述の表から、従来技術のものと比較して、本発明のこの実施例において、上部パッケージ層の上部応力が74.6%だけ低減されることが習得され得る。
【００３０】
本発明のこの実施例では、上部パッケージ層が機械的負荷を受けたときに、上部パッケージ層のいずれかの区域に対して応力解析が実行されてもよい。例えば、応力解析は、上部パッケージ層の左上角に対して実行されてもよい。上部パッケージ層がunderfillで充填しているとき、上部パッケージ層の左上角もunderfillで充填される。したがって、応力解析は、上部パッケージ層の左上角に対して実行されてもよい。
【００３１】
有限要素解析のプロセスは従来技術に属する点に留意すべきである。さらに、等価置換のため、有限要素解析と同じ機能を有するいずれかの解析が使用されてもよい。
【００３２】
本発明のこの実施例では、dummy  ballが上部パッケージ層の下表面上の第２の区域に追加される。したがって、上部パッケージ層が機械的負荷を受けたときに生成される変形が低減できる。接着剤が上部パッケージ層において溢れた場合、溢れた接着剤の端の近くの応力も明らかに低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
【００３３】
可能な実施例では、機械的支持層はEMCである。そのEMCを上部パッケージ層の上表面上のEMCと区別するために、以下では、機械的支持層はdummy  EMCと呼ばれる。詳細が図４（ａ）及び図４（ｂ）に示されている。図４（ａ）は上部パッケージ層の底面図であり、図４（ｂ）は上部パッケージ層の側面図である。
【００３４】
具体的には、dummy  EMCが上部パッケージ層の下表面上の第２の区域に提供される。したがって、上部パッケージ層が機械的負荷を受けたときに上部パッケージ層に引き起こされる変形が低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
【００３５】
本発明のこの実施例の実現性について、プロセスに関して説明する。dummy  EMC及び上部パッケージ層の上表面上にあるEMCは、上部パッケージ層のパッケージ基板（substrate）に同時又は別々に成形（molding）されてもよい。従来技術と比べて、本発明のこの実施例は更なるプロセスのステップを必要としない。
【００３６】
本発明のこの実施例の改善効果を検証するために、本発明のこの実施例及び従来技術の解決策において、上部パッケージ層が機械的負荷の応力を受けたときの上部パッケージ層の応力レベルに対して有限要素解析が実行されてもよい。有限要素解析の負荷条件が50Nであることが仮定される。
【００３７】
以下の表は、本発明のこの実施例及び従来技術の解決策において、上部パッケージ層が機械的負荷を受けたときの上部パッケージ層の応力（MPa）を示す。
【表２】
2019518335.tif 000004
前述の表から、従来技術のものと比較して、本発明のこの実施例において、上部パッケージ層の上表面の応力が96%だけ低減されることが習得され得る。
【００３８】
本発明のこの実施例では、dummy  EMCが上部パッケージ層の下表面上の第２の区域に追加される。したがって、上部パッケージ層が機械的負荷を受けたときに生成される変形が低減できる。接着剤が上部パッケージ層において溢れた場合、溢れた接着剤の端の近くの応力も明らかに低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。さらに、dummy  ballの点の支持と比べて、dummy  EMCの表面の支持は、上部パッケージ層の応力をより明らかに低減し得る。さらに、dummy  ballの点の支持と比べて、dummy  EMCの表面の支持は、上部パッケージ層においてunderfillがはんだ接合が存在しない区域に流れるのを妨げ、接着剤の溢れる区域を低減し得る。これは、下部パッケージ層の上表面の周囲でunderfill  filletの高さを確保し、それにより、下部パッケージ層の隙間における接着剤注入プロセスの品質の安定性を改善し、下表面上の空所（void）、成層（lamination）及び他の欠点の問題を回避する。
【００３９】
可能な実施例では、下部パッケージ層について、機械的支持層は、下部パッケージ層の上表面に配置される。
【００４０】
具体的には、機械的支持層は、下部パッケージ層の上表面上の第２の区域に配置される。
【００４１】
可能な実施例では、機械的支持層はdummy  ballである。詳細が図５（ａ）〜図５（ｄ）に示されている。図５（ａ）は下部パッケージ層の側面図であり、図５（ｂ）は側面図であり、図５（ｃ）は下部パッケージ層の上面図であり、図５（ｄ）は下部パッケージ層の底面図である。
【００４２】
具体的には、dummy  ballが下部パッケージ層の上表面上の第２の区域に提供される。したがって、上部パッケージ層が機械的負荷を受けたときに上部パッケージ層に引き起こされる変形が低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
【００４３】
本発明のこの実施例では、dummy  ballを下部パッケージ層の上表面上の第２の区域に追加することにより、機械的支持が増加する。したがって、上部パッケージ層が機械的負荷を受けたときに生成される変形が低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
【００４４】
本発明のこの実施例の実現性について、プロセスに関して説明する。dummy  ballは、リフロー（reflow）はんだ付け方式で下部パッケージ層の転写基板（transfer  board）の上部のdummy  padにはんだ付けされてもよい。dummy  ballに対応するdummy  padは、上部パッケージ層の下表面上の対応する位置に追加され、それにより、上部パッケージ層及び下部パッケージ層が、ダミーのはんだ接合（dummy  solder  joint）を形成するようにパッケージ化される。ダミーのはんだ接合は、PCB基板上にはんだ付けされたはんだ接合であるが、特定の電子デバイスに接続されない。
【００４５】
本発明のこの実施例では、dummy  ballが下部パッケージ層の第２の区域に追加される。したがって、上部パッケージ層が機械的負荷を受けたときに生成される変形が低減できる。接着剤が上部パッケージ層において溢れた場合、溢れた接着剤の端の近くの応力も明らかに低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
【００４６】
可能な実施例では、機械的支持層はdummy  EMCである。詳細が図６（ａ）〜図６（ｄ）に示されている。図６（ａ）は下部パッケージ層の側面図であり、図６（ｂ）は側面図であり、図６（ｃ）は下部パッケージ層の上面図であり、図６（ｄ）は下部パッケージ層の底面図である。
【００４７】
具体的には、dummy  EMCが下部パッケージ層の上表面上の第２の区域に提供される。したがって、上部パッケージ層が機械的負荷を受けたときに上部パッケージ層に引き起こされる変形が低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
【００４８】
本発明のこの実施例の実現性について、プロセスに関して説明する。dummy  EMC及び下部パッケージ層の中間パッケージ部分にあるEMCは、下部パッケージ層の転写基板に同時又は別々に成形（molding）されてもよい。
【００４９】
本発明のこの実施例では、dummy  EMCが下部パッケージ層の上表面上の第２の区域に追加される。したがって、上部パッケージ層が機械的負荷を受けたときに生成される変形が低減できる。接着剤が上部パッケージ層において溢れた場合、溢れた接着剤の端の近くの応力も明らかに低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。さらに、dummy  ballの点の支持と比べて、dummy  EMCの表面の支持は、上部パッケージ層の応力をより明らかに低減し得る。さらに、dummy  ballの点の支持と比べて、dummy  EMCの表面の支持は、上部パッケージ層においてunderfillがはんだ接合が存在しない区域に流れるのを妨げ、接着剤の溢れる区域を低減し得る。これは、下部パッケージ層の上表面の周囲でunderfill  filletの高さを確保し、それにより、下部パッケージ層の隙間における接着剤注入プロセスの品質の安定性を改善し、下表面上の空所、成層及び他の欠点の問題を回避する。
【００５０】
機械的支持層は、dummy  ball、dummy  EMC、同じ原理を有する他の構造若しくは材料を使用することにより等価置換されてもよい点に留意すべきである。
【００５１】
本発明のこの実施例では、dummy  ball及びdummy  EMCは、従来のPOPと比べてより広い放熱経路を有する。従来のPOP下部パッケージ層により生成される熱は、上部パッケージ層と下部パッケージ層との間の限られた周囲のはんだ接合を使用することによってのみ、上部パッケージ層に伝えられることができる。これに基づいて、この出願のこの実施例において提供されるdummy  ball及びdummy  EMCはまた、下部パッケージ層から上部パッケージ層に熱を伝える経路として使用されてもよい。
【００５２】
図７（ａ）〜図７（ｃ）は、回路基板の概略構成図である。図７（ａ）〜図７（ｃ）に示すように、回路基板は、PCB基板710と、機械的支持層720と、電子部品730とを含む。
【００５３】
具体的には、PCB基板は、PCB基板の第１の区域に提供されたパッドを使用することにより、電子部品の第１の区域に提供された電気的に機能するはんだ接合に接続される。機械的支持層は、電子部品の第２の区域に配置される。第１の区域は、第２の区域の周囲に提供される。
【００５４】
可能な実施例では、電子部品は、はんだ接合により囲まれた単一層のボールグリッドアレイ（Ball  Grid  Array,  BGA）でもよく、或いは中央領域に機械的支持層が備えられてもよい。詳細については、図７（ａ）〜図７（ｃ）を参照する。図７（ａ）では機械的支持層は配置されず、図７（ｂ）ではdummy  ballが提供され、図７（ｃ）ではdummy  EMCが提供される。したがって、BGAの内部シリコンチップが破損及び故障するという問題が解決できる。
【００５５】
BGAの第１の区域はBGAの周囲であり、第２の区域はBGAの中央の区域である点に留意すべきである。
【００５６】
本発明のこの実施例では、機械的支持層は、電子部品の第２の区域に配置される。したがって、複数のパッケージ層が機械的に変形したときに生成される変形が低減され、それにより、パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
【００５７】
図８は、本発明の実施例によるデバイスを示す。デバイスは、図１〜図６において提供される高信頼性電子パッケージ構造を含む。説明のために、３つの高信頼性電子パッケージ構造のみが図８において例として使用される。
【００５８】
可能な実施例では、高信頼性電子パッケージ構造は、印刷回路基板にはんだ付けされ、ポータブルデバイス、例えば、移動電話に適用されてもよい。
【００５９】
本発明の技術的解決策は以下の効果を有する。
【００６０】
1.上部パッケージ層の機械的支持が、dummy  ball又はdummy  EMCを使用することにより向上し、上部パッケージ層が外部負荷を受けたときに上部パッケージ層における内部シリコンチップが破損又は故障するリスクを低減する。さらに、dummy  EMCの解決策では、接着剤の注入の前に、完全な充填と同様の効果が上部パッケージ層と下部パッケージ層との間に形成され、underfillが上部パッケージ層と下部パッケージ層との間の隙間に上に溢れる可能性を低減し得る。
【００６１】
2.dummy  ball及びdummy  EMC、特に高い伝導率を有するEMCが、下部パッケージ層から上部パッケージ層への放熱経路を広げるために使用され、それにより、放熱、電気特性及び熱／機械的信頼性を改善し得る。
【００６２】
3.dummy  ballは、下部パッケージ層と上部パッケージ層との間の周辺で機能するはんだ接合に適用される機械的／熱応力を更に分担し得る。したがって、下部パッケージ層と上部パッケージ層との間の周辺のはんだ接合の信頼性が改善する。
【００６３】
4.dummy  EMCは、両側、すなわち、下部パッケージ層の基板又は上部パッケージ層の転写基板の上側及び下側において対称構造を形成する。これは、パッケージ内の様々な材料の熱膨張係数（Coefficient  of  Thermal  Expansion,  CTE）の間の差により引き起こされる下部パッケージ層と上部パッケージ層との間のゆがみ（Warpage）を改善し、warpageに密接に関係するアセンブリ生産力（assembly  yield）を増加させるのに役立つ。
【００６４】
当業者は、いずれかの前述の実施例における方法のステップの全部又は一部が、関係するハードウェアに命令するプログラムにより実現されてもよいことを理解し得る。プログラムは、flash又はEEPROMのようなデバイスの読み取り可能記憶媒体に記憶されてもよい。プログラムが実行するときに、プログラムは、前述のステップの全部又は一部を実行する。
【００６５】
前述の具体的な実現方式において、本発明の目的、技術的解決策及び利点について更に詳細に説明した。前述の説明は、単に本発明の具体的な実現方式に過ぎず、本発明の保護範囲を限定することを意図するものではないことが理解されるべきである。本発明の真意及び原理を逸脱することなく行われる如何なる変更、等価置換及び改善も、本発明の保護範囲内に入るものとする。
【図１（ａ−１）】
2019518335.tif 000005
【図１（ａ−２）】
2019518335.tif 000006
【図２】
2019518335.tif 000007
【図３（ａ）】
2019518335.tif 000008
【図３（ｂ）】
2019518335.tif 000009
【図４（ａ）】
2019518335.tif 000010
【図４（ｂ）】
2019518335.tif 000011
【図５（ａ）】
2019518335.tif 000012
【図５（ｂ）】
2019518335.tif 000013
【図５（ｃ）】
2019518335.tif 000014
【図５（ｄ）】
2019518335.tif 000015
【図６（ａ）】
2019518335.tif 000016
【図６（ｂ）】
2019518335.tif 000017
【図６（ｃ）】
2019518335.tif 000018
【図６（ｄ）】
2019518335.tif 000019
【図７（ａ）】
2019518335.tif 000020
【図７（ｂ）】
2019518335.tif 000021
【図７（ｃ）】
2019518335.tif 000022
【図８】
2019518335.tif 000023
【手続補正書】
【提出日】平成30年11月29日(2018.11.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
パッケージ層210及びパッケージ層220が説明のための例として使用される。具体的には、パッケージ層210の第１の区域は、パッケージ層210の下表面に提供され、パッケージ層220の第１の区域は、パッケージ層220の上表面に提供され、パッケージ層210の第１の区域は、パッケージ層220の第１の区域に対応する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
本発明のこの実施例の実現性について、プロセスに関して説明する。dummy  EMC及び上部パッケージ層の上表面上にあるEMCは、上部パッケージ層のパッケージ基板（substrate）に同時又は別々に成形されてもよい。従来技術と比べて、本発明のこの実施例は更なるプロセスのステップを必要としない。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
本発明のこの実施例の改善効果を検証するために、本発明のこの実施例及び従来技術の解決策において、上部パッケージ層が機械的負荷を受けたときの上部パッケージ層の応力レベルに対して有限要素解析が実行されてもよい。有限要素解析の負荷条件が50Nであることが仮定される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
前述の具体的な実現方式において、本発明の目的、技術的解決策及び利点について更に詳細に説明した。前述の説明は、単に本発明の具体的な実現方式に過ぎず、本発明の保護範囲を限定することを意図するものではないことが理解されるべきである。本発明の原理を逸脱することなく行われる如何なる変更、等価置換及び改善も、本発明の保護範囲内に入るものとする。
【国際調査報告】
2019518335.tif 000024
2019518335.tif 000025
2019518335.tif 000026
2019518335.tif 000027