(57)【要約】  １つ以上の改良された複合プログラム可能論理素子を含むデータ通信バスを含むシステムを開示しており、改良された複合プログラム可能論理素子は異なる通信速度でデータフレームを同時に伝送すべく適合されている。本発明の発展形態は、複数の通信レート／速度要件に関連付けられた１つ以上の異種スレーブ装置と相互接続された１つ以上のマスタ装置の使用、事前定義されたファームウェアプログラムの使用、センサおよび／またはアクチュエータの使用、１つ以上の高速且つ双方向性のシリアライザ／デシリアライザ回路の使用、ならびに低電圧差動信号アンプの使用を記述している。
2019511776.tif 000002
【特許請求の範囲】
【請求項１】
複合プログラム可能論理素子を含むデータ通信バスを含むシステムであって、前記複合プログラム可能論理素子が、異なる通信速度でデータフレームを同時に伝送すべく構成されているシステム。
【請求項２】
複数の通信レート／速度要件に関連付けられた１つ以上の異種スレーブ装置と相互接続された少なくとも１つのマスタ装置を更に含む、請求項１に記載のシステム。
【請求項３】
前記マスタ装置が、複数の事前定義されたファームウェアプログラムを格納すべく適合されていて、１つ以上のスレーブ装置が、少なくとも１つのファームウェアプログラムに適合された不揮発性メモリを含む、請求項２に記載のシステム。
【請求項４】
前記マスタ装置が、各々のファームウェアプログラムを送ることにより１つ以上のスレーブ装置を制御すべく適合されている、請求項３に記載のシステム。
【請求項５】
前記マスタ装置が、揮発性メモリバッファ、有効なクロック情報へのアクセス、マイクロプロセッサまたはマイクロコントローラを相互接続させるインターフェース、および前記揮発性メモリバッファにおける読出しおよび／または書込み動作を判定するためのトークンを収集すべく構成されたハードウェア回路を含む、請求項２〜４のいずれか１項に記載のシステム。
【請求項６】
前記マスタ装置が、通信インターフェースおよびフラッシュメモリを有するマイクロプロセッサを少なくとも含む、請求項２〜４のいずれか１項に記載のシステム。
【請求項７】
１つ以上のセンサおよび／または１つ以上のアクチュエータを更に含む、請求項１〜６のいずれか１項に記載のシステム。
【請求項８】
前記複合プログラム可能論理素子が、埋め込み論理および低電圧差動信号アンプを有する高速且つ双方向性のシリアライザ／デシリアライザを含む、請求項１〜７のいずれか１項に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本特許は、デジタルデータ処理の分野に関し、より詳細には、ロボットにおけるデータ通信のシステムおよび方法に関する。
【背景技術】
【０００２】
現在のロボットシステムにおいて、同一通信バスを共有する周辺装置は、同一通信速度でデータを交換しなければならない。異なる通信レート速度を実現するには異なるバスが必要である。
【０００３】
ロボットにおいて複数の通信バスを実装するのは高価であり、その結果複雑且つ潜在的に揮発性システムになる恐れがある。
【０００４】
既存の方式ではロボット（産業用または愛玩用ロボットの如何によらず）の使用に関し制約がある。
【０００５】
イーサネット（登録商標）等、いくつかの要素が標準化されているが、特定のクラスの相互接続された周辺機器または装置でのみ動作する。また、イーサネットは一般に、可変通信速度に適応するための機構を提供しない。ＰＨＹの使用は、ローエンドまたはコモディティ装置では動作しない。ＣＡＮ／ｆｌｅｘＲａｙ等の方式には帯域幅の制約が伴うため、これらの解決策は例えばビデオ用途に適していない。
【０００６】
ＥｔｈｅｒＣＡＴ（イーサキャット）等の方式はロボットでの使用に長短両面がある。ＥｔｈｅｒＣＡＴ（Ｅｔｈｅｒｎｅｔ  ｆｏｒ  Ｃｏｎｔｒｏｌ  Ａｕｔｏｍａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ）は、イーサネットを利用する「フィールドバス」システムである。フィールドバスは、ＩＥＣ６１１５８として標準化されたリアルタイム分散制御に用いる一連の産業用コンピュータネットワークプロトコルの名称である。複雑な自動化された産業用システムは通常、分散制御システム、すなわちコントローラシステムの組織化された階層を必要とする。制御連鎖の一部が、実際に作業を行うセンサ、アクチュエータ、電気モータ、コンソール照明、スイッチ、弁および接触器等の構成要素にＰＬＣを接続するフィールドバスである。いくつかの状況において、このＥｔｈｅｒＣＡＴ方式には制約が生じる。
【発明の概要】
【課題を解決するための手段】
【０００７】
１つ以上の複合プログラム可能論理素子を含むデータ通信バスを含むシステムを開示しており、複合プログラム可能論理素子は異なる通信速度でデータフレームを同時に伝送すべく適合または構成されている。本発明の発展形態は、複数の通信レート／速度要件に関連付けられた１つ以上の異種スレーブ装置と相互接続された１つ以上のマスタ装置の使用、事前定義されたファームウェアプログラムの使用、センサおよび／またはアクチュエータの使用、１つ以上の高速且つ双方向性のシリアライザ／デシリアライザ回路の使用、および低電圧差動信号アンプの使用を含む。
【０００８】
改良された複合プログラム可能論理素子ＣＰＬＤを含むデータ通信バスを含むシステムは開示しており、前記改良されたＣＰＬＤは異なる通信速度で同時にデータフレームを伝送すべく適合されている。
【０００９】
一発展形態において、本システムは、複数の通信レート／速度要件に関連付けられた１つ以上の異種スレーブ装置と相互接続された少なくとも１つのマスタ装置を更に含む。
【００１０】
一発展形態において、マスタ装置は、複数の事前定義されたファームウェアプログラムを格納すべく適合されていて、１つ以上のスレーブ装置は、少なくとも１つのファームウェアプログラムに適合された不揮発性メモリを含む。
【００１１】
一発展形態において、マスタ装置は、１つ以上のスレーブ装置を、各々のファームウェア（またはファームウェアプログラム）を送ることにより制御すべく適合されている。
【００１２】
一発展形態において、マスタ装置は、揮発性メモリバッファ、有効なクロック情報へのアクセス、マイクロプロセッサμＰまたはマイクロコントローラμＣを相互接続させるインターフェース、および揮発性メモリバッファにおける読出しおよび／または書込み動作を判定するためのトークンを収集するハードウェア回路を含む。
【００１３】
一発展形態において、マスタ装置は、少なくとも通信インターフェース（イーサネット、ＥｔｈｅｒＣＡＴ）およびフラッシュメモリを有するマイクロプロセッサを含む。一発展形態において、マスタ装置は他の周辺構成要素を含む。
【００１４】
一発展形態において、システムは１つ以上のセンサおよび／または１つ以上のアクチュエータを更に含む。
【００１５】
一発展形態において、改良されたＣＰＬＤは、埋め込み論理およびＬＶＤＳアンプを有する高速且つ双方向性のシリアライザ／デシリアライザを含む。
【００１６】
有利な特徴として、本発明による方法およびシステムは、前記装置の上方互換性を必要とすることなく、異なる帯域幅要件に関連付けられた周辺機器の共存を可能または容易にする。
【００１７】
有利な特徴として、本発明は、このような特定のイーサネットプロトコルに従い通信するイーサネットネットワークおよび／または装置に接続することができる。
【００１８】
有利な特徴として、本発明によるデータ通信バスは、同一ネットワーク内における異種装置の共存を可能にする。既存の通信バス（「フィールドバス」）の大多数は同期バスである。このようなバスは、他の世代の装置とのインターフェースを提供することができない（または、相互接続された全ての装置に共有される最小共通項にデータ通信レートを合わせなければならない）。本発明の一態様において、本発明によるデータ通信バスは、異なるクラスの装置の相互運用を可能にする。
【００１９】
有利な特徴として、本発明は同一トポロジネットワーク（例：低速装置と同時に対話する高速装置）上で異なる異種装置の相互作用を可能にすることにより、大域的ロボットシステムの最適化およびアーキテクチャ面のコスト削減を可能にする。
【００２０】
有利な特徴として、本発明によるバスは、複雑さが抑えられた専用ハードウェア回路を用いる。このようなデータ通信バスは、ＡＳＩＣ回路またはプログラム可能な構成要素と容易に一体化することができる。
【００２１】
本発明による実施形態について、同一参照符号で同一要素を指す添付図面を参照しながら以下に例示的に記述する。
【図面の簡単な説明】
【００２２】
【図１】本発明によるロボットのネットワークトポロジを示す。
【図２】本発明によるロボットのネットワークトポロジを示す。
【図３】本方法の一実施形態のいくつかの態様の詳細を示す。
【図４】本発明によるルータの例示的な一実施形態の詳細を示す。
【発明を実施するための形態】
【００２３】
特定の実施形態の理解を容易にすべく以下の定義を行う。
【００２４】
本発明に従いシステム内で交換されるデータは「ネットワークパケット」（パケット交換ネットワークにより搬送されるデータのフォーマット化された単位）または「データフレーム」あるいは信号または「ビットストリーム」（従来のポイントツーポイント遠隔通信リンク等）であってよい。
【００２５】
コンピューティングにおいて、用語「帯域幅」（ネットワーク帯域幅またはデータ帯域幅あるいはデジタル帯域幅）は、一般にビット／秒で表される利用可能なまたは消費された情報容量のビットレートを指す。
【００２６】
信号処理、無線通信、モデムデータ伝送、デジタル通信の分野において、用語「帯域幅」は、明確に定義された信号強度の障害レベルを満たしながら達成可能な最低および最高周波数の間の周波数範囲を示すヘルツ単位のアナログ信号帯域を指すのに使用される。ハートリーの法則によれば、物理通信リンクのデジタルデータレート制限、または通信路容量はヘルツ単位の帯域幅に比例する。
【００２７】
以下で「μＱｉ」と称する本発明によるバスは、特定のデータ通信バスである。
【００２８】
コンピュータアーキテクチャにおいて、「バス」とは、コンピュータ内の要素間またはコンピュータ間でデータを転送する通信システムを指す。この表現は、全ての関連ハードウェア要素（導線、光ファイバ等）および通信プロトコルを含むソフトウェアを包含している。
【００２９】
本発明によるバスは、低速および高速装置両方の、異種装置との双方向通信を可能にする。
【００３０】
このようなデータ通信バスにより、データ通信レートを所与の装置の帯域幅または通信レートに適合させることができる。この特性により、同一システム内で、重要な帯域幅を必要とするハイエンドのスレーブ装置と、高速通信が不可能なローエンドのスレーブ装置との共存が可能になる。
【００３１】
特に、バスは１つ以上のマスタ装置（またはノード）と１つ以上のスレーブ装置（またはノード）とを非同期的に相互接続可能にする。
【００３２】
一実施形態において、バスはイーサネットプロトコルに適合されたゲートウェイを含む。バスは従って、このプロトコルをサポートする任意の装置に接続することができる。有利な特徴として、この互換性特徴は経済的である。
【００３３】
バスは、１つ以上のマスタ装置および１つ以上のスレーブ装置と通信する。
【００３４】
マスタ装置は例えば、スレーブ装置と通信するマイクロプロセッサを含んでいてよい。このような実施形態において、マスタ装置はイーサネットインターフェースを含む。
【００３５】
一実施形態において、マスタ装置は、スレーブ装置の帯域幅要件に関する必要且つ充分な情報（特に、前記スレーブ装置の各々に関連付けられた通信速度レート）を含んでいてよい。ネットワークトポロジおよび構成要素の特性が既知のため、マスタ装置は関連付けられたスレーブ装置と同期的に通信することができる。
【００３６】
複数のマスタノードが同一バスを共有することができるが、各スレーブ装置は１つのマスタ装置だけと対話する。マスタ装置は、所与のスレーブ装置とデータを交換すべく用いる通信周波数がスレーブ装置の容量を上回らないことを保証する。データ通信周波数は、バスに関連付けられた最速スレーブ装置用に選択された最高速度に比例する。
【００３７】
本発明によるデータ通信バスは少なくとも２つの機能に関連付けられている。バスは、調整されたシステム（すなわちロボット）の一部をなす装置の異なるマザーボードまたはハードウェア回路を列挙（すなわち個数を数えてその特性を更に特徴付けるかまたは判定）すべく適合されている。バスはまた、異なる通信レートでデータを交換すべく適合されている。すなわちバックボーンが他の速度要因で動作する場合であっても、特にバスは、推奨されるまたは各装置が受容する通信レートに自動的に適合できる。
【００３８】
図１に、本発明によるロボットのネットワーク構造を示す。
【００３９】
同図は、連続的なスキームで配列された例示的な装置（１０１、１０２、１０３）を示す。スレーブ装置は直列に相互接続されており、バスはスレーブ装置に、前記スレーブ装置の入力および出力として接続される。
【００４０】
各装置は、伝搬された信号または伝送中のデータ（「ビットストリーム」）あるいは「フレーム」を解析して、別の解析に応じて、受信したデータまたはその一部を下流に伝搬すべきであるか否かを判定することができる。適用可能ならば、ビットストリームまたはその一部を隣接する要素またはノードへ伝送することができる。
【００４１】
更に、経路に沿う各装置はビットストリームまたは信号を変更することができる。例えば、この特徴に起因して、異なる装置の構造化されたアドレス指定をバス上で実行することができる。例えば、装置１がネットワークアドレスに関連付けられていなければ、装置は情報またはメッセージを一切転送しない。このようなアドレスが得られたならば装置は直ちに情報（すなわち通過させるビットストリーム）の伝送を許可することができる。
【００４２】
図２に、本発明による、バスを用いたロボット内のハードウェア回路のマッピングを示す。
【００４３】
１ステップ毎に、１装置毎に、１ピア毎に、大域的システムの各装置部分の各マザーボードに一意なアドレスを割り当てることができる。従って、ロボットの全てのハードウェア回路または部分の精密且つ正確なマッピングを決定することができる。
【００４４】
ロボットの異なる部分を列挙するステップの後で、各装置には通信バスに関して一意なアドレスが関連付けられる。
【００４５】
マスタ装置は、各スレーブ装置に対し、装置が動作している通信レートを検知する意図でリクエストを送ることができる。一実施形態において、通信レートがスレーブ装置から求められる。一実施形態において、通信レート範囲を示すことができる（例：測定エラー、許容範囲、準最適条件等）。
【００４６】
検知サイクルの終了時点で、マスタ装置はネットワークトポロジおよびネットワークの各部の要件を知っている。その結果、通信レートの個数は制限されず、マスタ装置は、ロボット内でのデータ伝送用に同時に用いる一組の離散的通信レートを決定することができる。
【００４７】
図２に示す例において、マスタ装置２０１は、ルータ２０２を介してスレーブ装置２１１、２１２、２１３および２１４を検知する。本発明によるルータ２０２は、ＯＳＩ層２（ネットワーク）ルータである。データリンク層は、ネットワークエンティティ間でデータを伝送する関数的および手続き的手段を提供する。この手段は、物理層で生じ得るエラーを検出し、恐らくは訂正することができる。
【００４８】
図３に、ロボット内で実装された装置の可能なアーキテクチャの一例を示す。
【００４９】
いくつかの実施形態において、本発明によるシステムは１つ以上のシリアライザ／デシリアライザ（ＳｅｒＤｅｓ）を用いることができる。
【００５０】
シリアライザ／デシリアライザ（ＳｅｒＤｅｓ）は、限られた入出力を補償すべく高速通信で用いられる一対の機能的ブロックである。これらのブロックは、直列データと並列インターフェースとの間でデータを各方向に変換する。用語「ＳｅｒＤｅｓ」は一般に、各種の技術およびアプリケーションで用いられるインターフェースを指す。ＳｅｒＤｅｓの主要な用途は、Ｉ／Ｏピンおよび相互接続の個数を最小化するために単一／差動ラインへのデータ伝送を行うことである。
【００５１】
本発明によれば、このようなＳｅｒＤｅｓ回路は、フィールドバスでの使用を可能にすべく既存且つ安価な市販装置から改良することができる。いくつかの既存システム（例：カメラ、ディスプレイ）は実際に低電圧差動バスを用いて通信タスクを実行する。
【００５２】
本発明による「ＳｅｒＤｅｓ」は、ｉ）埋め込み論理、ｉｉ）ＬＶＤＳアンプ、およびｉｉｉ）任意選択的ＥＭＩ（電磁干渉）フィルタを含み、これらはｂ）入出力インターフェースを備えたａ）高速ＳｅｒＤｅｓに追加される。
【００５３】
ＴＩＡ／ＥＩＡ−６４４としても知られる低電圧差動信号、すなわちＬＶＤＳは、差動の、直列通信プロトコルの電気的特徴を指定する技術的標準である。ＬＶＤＳは低電力で動作し、安価なツイストペア銅線を用いて極めて高速に動作可能である。
【００５４】
本発明に従い改良されたＳｅｒＤｅｓはクロック情報の送信に用いられる。
【００５５】
有利な特徴として、真の、または高信頼性のフィールドバスを得ることができ、これは有利な特徴としてａ）双方向、ｂ）電磁妨害に耐性があり、ｃ）高信頼性の同期／非同期のバスであって、ｄ）高価でない。
【００５６】
図３に示すように、例示的なスレーブ装置（２１１、２１２、２１３、２１４）は、例えば差動バス（ＬＶＤＳまたはＢＬＶＤＳ）に従いフィールドバスと通信（すなわち信号またはビットストリーム）すべくＳｅｒＤｅｓトランシーバ３００を含む。各スレーブ装置は有効なクロック情報を受信する。各スレーブ装置は、例えば直列または並列接続に従いマイクロプロセッサμＰまたはマイクロコントローラμＣへの／との相互接続を行うためのインターフェース３３０を含む。各スレーブ装置は、トークンを復号化してメモリ３２０内での読出しおよび／または書込み動作を判定するハードウェア回路３１０を含む。
【００５７】
本発明によるバスは、プログラム可能論理素子である改良された複合プログラム可能論理素子（ＣＰＬＤ）である。ＣＰＬＤは特に、不揮発性コンフィギュレーションメモリ（ＣＰＬＤはシステム起動直後に機能可能である）および利用可能な複数の論理ゲートを含む。非揮発性の特徴により、この能力を有していない他の装置に制御を渡す前に「ブートローダ」的な機能をＣＰＬＤ装置が実行できるようになる。「ブートローダ」は一般に、電源投入時セルフテストの終了後にソフトウェアプログラムをロードするコンピュータプログラムを示す。ブートローダは一般に、不揮発性メモリから主メモリにロードされる。このケースでは、不揮発性メモリは、電源投入時セルフテストの終了直後に、ＣＰＬＤ装置が準備完了状態になるようにできる。フィールドバスは、自身に接続されたμＰ／μＣの状態とは独立に通信準備が完了しており、特に自身の機能を実行可能になるためにマイクロコントローラ（μＣ）またはマイクロプロセッサ（μＰ）のリソースを使用しない。
【００５８】
図４に、本発明によるルータ２０２の一実施形態の詳細を示す。
【００５９】
ルータ２０２は、ＯＳＩ層２ルータである。このようなルータ２０２の一例を示す（図４のルータ２０２１）。例示的なルータ２０２１は、イーサネットＭＡＣ４１０（任意選択的に別のルータ２０２２に相互接続されている）によりマイクロプロセッサ３３０に接続されている。本発明によるシステムは、複数のスレーブ装置、複数のマスタ装置、および複数のルータをも含んでいてよい。ルータ２０２１はまた、メモリブロック４２０、ルータ論理４３０、および（スレーブバス４７０とのインターフェース４４１、４４２、４４３を備えた）スレーブバスルータ４４０を含んでいてもよく、各インターフェースはＳｅｒＤｅｓ（本例では４６１、４６２、４６３および４６４）を用いることができる。
【００６０】
開示する方法は、完全なハードウェア実施形態（例：ＦＰＧＡ）、完全なソフトウェア実施形態、またはハードウェアおよびソフトウェア要素の両方を含む実施形態の形式であってよい。ソフトウェア実施形態にはファームウェア、常駐ソフトウェア、マイクロコード等が含まれるがこれらに限定されない。本発明は、コンピュータまたは任意の命令実行システムにより、またはこれらと組み合わせて使用されるプログラムコードを提供されるコンピュータ使用可能またはコンピュータ可読媒体からアクセス可能なコンピュータプログラム製品の形式であってよい。コンピュータ使用可能またはコンピュータ可読は、命令実行システム、装置、または機器により、またはこれらと組み合わせて使用されるプログラムを包含、格納、通信、伝搬、または輸送可能な任意の装置であってよい。媒体は、電子、磁気、光学、電磁気、赤外線、または半導体システム（あるいは装置または機器）または伝搬媒体であってよい。
【図１】
2019511776.tif 000003
【図２】
2019511776.tif 000004
【図３】
2019511776.tif 000005
【図４】
2019511776.tif 000006
【国際調査報告】
2019511776.tif 000007
2019511776.tif 000008
2019511776.tif 000009