(57)【要約】  スイッチング素子（３ａ）〜（３ｄ）とインダクタ（４）とを有し上記スイッチング素子を所定のスイッチング周波数でオンオフ駆動して入力直流電源（１）の電圧を変換して蓄電手段（７）を充電するＤＣ／ＤＣ変換器と、インダクタ（４）に流れる電流を検出する電流検出手段（５）と、指令された所定の充電電力で蓄電手段（４）を充電するようＰＷＭ（パルス幅変調）制御によるオンオフ駆動信号を送出する制御手段（８）、（９）とを備え、制御手段（８）、（９）は、電流検出手段（５）で検出したインダクタ（４）の電流に応じて上記スイッチング素子に送出するオンオフ駆動信号のスイッチング周波数を変化させるようにした。
2011074154.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子とインダクタとを有し前記スイッチング素子を所定のスイッチング周波数でオンオフ駆動して入力直流電源の電圧を変換し蓄電手段に出力して当該蓄電手段を充電するＤＣ／ＤＣ変換器、
前記インダクタに流れる電流を検出する電流検出手段、
指令された所定の充電電力で前記蓄電手段を充電するようＰＷＭ（パルス幅変調）制御によるオンオフ駆動信号を前記スイッチング素子に送出する制御手段を備えたＤＣ／ＤＣコンバータにおいて、
前記制御手段は、前記電流検出手段で検出した前記インダクタの電流に応じて前記スイッチング素子に送出するオンオフ駆動信号のスイッチング周波数を変化させるようにしたＤＣ／ＤＣコンバータ。
【請求項２】
前記制御手段は、前記インダクタに流れる電流の増大に応じて前記スイッチング周波数をステップ状に変化させるようにした請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記制御手段は、前記インダクタに流れる電流の増大に応じて前記スイッチング周波数を前記電流の１次関数特性で変化させるようにした請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記制御手段は、前記インダクタに流れる電流の増大に応じて前記スイッチング周波数を前記電流の２次関数特性で変化させるようにした請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記電流検出手段は、前記インダクタと直列に接続され前記インダクタに流れる電流を直接検出する電流検出器である請求項１から請求項４のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記電流検出器で検出した出力をアナログ／デジタル変換するＡ／Ｄコンバータを備え、前記制御手段は、前記Ａ／Ｄコンバータで変換されたデジタル出力に応じて前記スイッチング周波数を変化させるようにした請求項５に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記電流検出手段は、前記蓄電手段の電圧を検出する電圧検出手段を備え、前記指令された所定の充電電力の値と前記蓄電手段の電圧の検出値とから前記インダクタに流れる電流を演算により検出する電流演算手段である請求項１から請求項４のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記電圧検出手段で検出した出力をアナログ／デジタル変換するＡ／Ｄコンバータを備え、前記電流検出手段は、前記指令された所定の充電電力の値と前記Ａ／Ｄコンバータで変換されたデジタル出力とから前記インダクタに流れる電流を演算により検出する電流演算手段であり、前記制御手段は、前記電流演算手段で演算されたデジタル出力に応じて前記スイッチング周波数を変化させるようにした請求項７に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気二重層キャパシタ等の大容量を特徴とする蓄電手段に大電流でエネルギーを蓄電するＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
電気二重層キャパシタ等の大容量を特徴とする蓄電手段に対して、大電流で充電を行うことにより大きなエネルギーを蓄電することが可能である。
従来、電気二重層キャパシタ等の蓄電手段への蓄電を行う場合、例えば、特許文献１に示されるような回路構成が用いられており、電気二重層キャパシタ等の蓄電手段への充電はエネルギー変換器であるＤＣ／ＤＣコンバータを介して行われる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０７−２３１５１１号公報（第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、蓄電手段として電気二重層キャパシタを使用する場合、その等価直列抵抗は、アルミ電解キャパシタなどの他のキャパシタに比べると圧倒的に大きいため、大きな高周波リプル電流を流すことができないという問題がある。そして、この電気二重層キャパシタに所定の電力で蓄電する場合、特に、電気二重層キャパシタ電圧が低い時に、ＤＣ／ＤＣコンバータから大きな充電電流を電気二重層キャパシタに供給する必要がある。
ＤＣ／ＤＣコンバータが電気二重層キャパシタに大きな充電電流を供給する際、ＤＣ／ＤＣコンバータの構成要素であるインダクタに大きな電流が流れることになり、その電流値に応じて急激なインダクタンス低下が発生する。その結果、電気二重層キャパシタへの充電電流でもあるＤＣ／ＤＣコンバータの出力電流のリプル分が大きくなり、電気二重層キャパシタの特性を大幅に悪化させ、または、電気二重層キャパシタの急激な温度上昇により故障に至ることがあるという問題があった。この問題は電気二重層キャパシタ以外の大容量の蓄電装置、例えばリチウムイオン電池等の２次電池でも発生することがある。【０００５】
本発明は上記の課題を解決するためになされたものであり、電気二重層キャパシタ等の蓄電手段への充電を行う場合、ＤＣ／ＤＣコンバータの出力電流が大きくなってもそのリプル分の増大を抑制して、電気二重層キャパシタ等の蓄電手段を効率良く確実に充電することができるＤＣ／ＤＣコンバータを提供することを目的としている。
【課題を解決するための手段】
【０００６】
この発明のＤＣ／ＤＣコンバータは、スイッチング素子とインダクタとを有しスイッチング素子を所定のスイッチング周波数でオンオフ駆動して入力直流電源の電圧を変換し蓄電手段に出力して当該蓄電手段を充電するＤＣ／ＤＣ変換器、インダクタに流れる電流を検出する電流検出手段、および指令された所定の充電電力で蓄電手段を充電するようＰＷＭ（パルス幅変調）制御によるオンオフ駆動信号をスイッチング素子に送出する制御手段を備え、
制御手段は、電流検出手段で検出したインダクタの電流に応じてスイッチング素子に送出するオンオフ駆動信号のスイッチング周波数を変化させるようにしたものである。
【発明の効果】
【０００７】
この発明のＤＣ／ＤＣコンバータによれば、制御手段が、電流検出手段で検出したインダクタの電流に応じてスイッチング素子に送出するオンオフ駆動信号のスイッチング周波数を変化させるようにしたので、インダクタに流れる電流が大きい範囲においてもその電流のリプル分の増大が抑制され、蓄電手段を効率良く確実に充電することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１によるＤＣ／ＤＣコンバータの構成を示す回路図である。
【図２】本発明の実施の形態１によるＤＣ／ＤＣコンバータの各部特性を模式的に示す図である。
【図３】本発明の実施の形態１によるＤＣ／ＤＣコンバータの各部特性を模式的に示す図である。
【図４】本発明の実施の形態２によるＤＣ／ＤＣコンバータの構成を示す回路図である。
【図５】本発明の実施の形態３によるＤＣ／ＤＣコンバータの構成を示す回路図である。
【図６】本発明の実施の形態３によるＤＣ／ＤＣコンバータにおいて、自己学習でインダクタ電流−インダクタンス特性を求める方法を説明するための図である。
【図７】本発明の実施の形態４によるＤＣ／ＤＣコンバータの構成を示す回路図である。
【図８】本発明の実施の形態６によるＤＣ／ＤＣコンバータの各部特性を模式的に示す図である。
【図９】本発明の実施の形態６によるＤＣ／ＤＣコンバータの各部特性を模式的に示す図である。
【図１０】本発明の実施の形態７によるインダクタのコア形状の種別を模式的に示す図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
先ず、本発明の実施の形態１におけるＤＣ／ＤＣコンバータの回路構成について、図１に基づいて説明する。
図１に示すように、入力直流電源１は必要な電圧範囲を有する直流安定化電圧をＤＣ／ＤＣコンバータに供給するために、ＤＣ／ＤＣコンバータの直流入力端子２ａおよび２ｂに接続されている。第１のスイッチング素子であるＭＯＳＦＥＴ３ａのドレイン端子が直流入力端子２ａに接続されており、第２のスイッチング素子であるＭＯＳＦＥＴ３ｂのソース端子が直流入力端子２ｂに接続されている。第１のスイッチング素子であるＭＯＳＦＥＴ３ａのソース端子と、第２のスイッチング素子であるＭＯＳＦＥＴ３ｂのドレイン端子と、インダクタ４の一方の端子とが接続されている。インダクタ４の他方の端子が、電流検出器５の端子５ａに接続されている。電流検出器５の端子５ｂと、第３のスイッチング素子であるＭＯＳＦＥＴ３ｃのソース端子と、第４のスイッチング素子であるＭＯＳＦＥＴ３ｄのドレイン端子とが接続されている。そして、第３のスイッチング素子であるＭＯＳＦＥＴ３ｃのドレイン端子が直流出力端子６ａに接続されており、第２のスイッチング素子であるＭＯＳＦＥＴ３ｂのソース端子と、第４のスイッチング素子であるＭＯＳＦＥＴ３ｄのソース端子と、直流出力端子６ｂとが接続され接地されている。
ここで、第１〜第４のスイッチング素子であるＭＯＳＦＥＴ３ａ〜３ｄとインダクタ４とにより、本願特許請求の範囲に示すＤＣ／ＤＣ変換器を構成する。
【００１０】
電気二重層キャパシタ７は、直流出力端子６ａ及び６ｂに接続されている。電流検出器５の端子５ｃが演算手段８の端子８ａと接続され、直流出力端子６ａが演算手段８の端子８ｂに接続されている。
演算手段８の端子８ｃは、ＰＷＭ制御手段９の端子９ｅに接続されている。第１のスイッチング素子であるＭＯＳＦＥＴ３ａのゲート端子とＰＷＭ制御手段９の端子９ａが接続され、第２のスイッチング素子であるＭＯＳＦＥＴ３ｂのゲート端子とＰＷＭ制御手段９の端子９ｂが接続され、第３のスイッチング素子であるＭＯＳＦＥＴ３ｃのゲート端子とＰＷＭ制御手段９の端子９ｃが接続され、第４のスイッチング素子であるＭＯＳＦＥＴ３ｄのゲート端子とＰＷＭ制御手段９の端子９ｄが接続されている。
ここで、演算手段８とＰＷＭ制御手段９とにより、本願特許請求の範囲に示す制御手段を構成する。
【００１１】
次に、本発明の実施の形態１におけるＤＣ／ＤＣコンバータの動作について図１〜図３を用いて説明する。なお、図２は、電気二重層キャパシタ７の両端電圧が低い時（ＶＣ１）の各部の特性を示し、図３は、電気二重層キャパシタ７の両端電圧が高い時（ＶＣ２）の各部の特性を示す。
【００１２】
入力直流電源１が直流入力端子２ａおよび２ｂに印加されると、その時点での電気二重層キャパシタ７の両端電圧が検出されて演算手段８に入力される。また、電流検出器５で検出された電流値と目標電流値からデューティ比（オンオフ比）を演算手段８で演算し、ＰＷＭ制御手段９を介してＰＷＭ（パルス幅変調）制御によるオンオフ駆動信号を生成する。このオンオフ駆動信号は、第１〜第４のスイッチング素子であるＭＯＳＦＥＴ３ａ〜３ｄのゲート端子に送出され、各スイッチング素子ＭＯＳＦＥＴ３ａ〜３ｄをオンオフ駆動させる。
【００１３】
電気二重層キャパシタ７への充電は、指令された所定の充電電力で行われる。これは、例えば、発電機等で発電する回生電力を電気二重層キャパシタ７に蓄電する様な場合を想定したものである。このため、図２及び図３の最上段のグラフに示すように、充電が進んで電気二重層キャパシタ７の両端電圧が上昇していくと、充電電流は減少していくという特有の特性がある。従って、電気二重層キャパシタ７の両端電圧が低い状態では、大きな充電電流を供給することになる。
【００１４】
また、インダクタ４は、それに使用されている鉄心の磁気特性から、図２及び図３の２段目のグラフに示すように、インダクタ４に一定以上の大きな電流が流れると、電流値に応じて急激なインダクタンス低下が発生する。
この結果、背景技術で既述したように、充電電流の大きい範囲でそのリプル分が増大し、電気二重層キャパシタ７に支障を及ぼすことになる。
【００１５】
そこで、本発明の実施の形態１では、図２及び図３の３段目のグラフに示すように、電流検出器５で検出された充電電流値と複数の切換基準電流値との比較を行い、充電電流値に応じてＰＷＭ制御のスイッチング周波数をステップ状に切換えていく。
これにより、充電電流値が大きいとき（インダクタ平均電流ＩＬ＝ＩＬ１：図２）は、スイッチング周波数が高くなり、早いタイミングでスイッチイング素子がオフされることで、リプル電流の増大を抑制できる。また、充電電流値が小さいとき（インダクタ平均電流ＩＬ＝ＩＬ２：図３）は、インダクタ４のインダクタンス低下が無いのでインダクタ電流のリプル分は一定の範囲に留まっており、スイッチング周波数は低いレベルとしてスイッチング損失の増加を抑制している。
図２及び図３の最下段のグラフは、充電電流値の大小に拘わらず、リプル電流分がほぼ一定の、電気二重層キャパシタ７の許容リプル電流範囲内に保たれていることを示している。
【００１６】
以上のように、本発明の実施の形態１におけるＤＣ／ＤＣコンバータにおいては、電流検出器５で検出される充電電流の増大に応じてＰＷＭ制御のスイッチング周波数をステップ状に増大させるようにしたので、充電電流のリプル分の増大が抑制され電気二重層キャパシタ７を効率良く確実に充電することができる。
【００１７】
なお、本発明の実施の形態１では、スイッチング素子としてＭＯＳＦＥＴを用いて説明を行ったが、バイポーラトランジスタ、または絶縁型バイポーラトランジスタ（ＩＧＢＴ）、さらに炭化珪素等のワイドバンドギャップ半導体により形成されたトランジスタ（ＩＧＢＴ）やＭＯＳＦＥＴを用いても同様の効果が得られる。
【００１８】
また、本発明の実施の形態１では、ＤＣ／ＤＣコンバータにおける主回路であるＤＣ／ＤＣ変換器として非絶縁型昇降圧コンバータ回路を用いた場合の説明を行ったが、本発明はそれ以外の種々のインダクタを用いる非絶縁形コンバータ回路あるいは絶縁形コンバータ回路にも適用できる。
【００１９】
なお、本発明の実施の形態１では、蓄電手段として電気二重層キャパシタを用いて説明を行ったが、２次電池を用いても同様の効果が得られる。
更に、本発明の実施の形態１では、インダクタの特性として所定の電流値まではインダクタンスは一定値で、所定の電流値以上ではインダクタンスが減少する特性のもので説明を行ったが、インダクタ電流の増加に伴って右肩下がりの減少傾向を示す特性のインダクタを用いても同様の効果が得られる。
【００２０】
また、従来は大きな電流が流れるインダクタは飽和対策のため大型化していたが、本発明の実施の形態１では、大電流領域でのインダクタンス低下は本ＤＣ／ＤＣコンバータで改善できるため、インダクタを小型化、また省エネ化できる効果も得られる。
【００２１】
実施の形態２．
図４は、本発明の実施の形態２におけるＤＣ／ＤＣコンバータの回路構成を示し、以下、先の実施の形態１と異なる部分を中心に説明する。
即ち、先の実施の形態１の図１では、インダクタ４に流れる電流、従って、電気二重層キャパシタ７への充電電流を、インダクタ４と直列に接続された電流検出器５により検出していたが、この実施の形態２の図３では、指令された所定の充電電力値と直流出力端子６ａから検出される電気二重層キャパシタ７の充電電圧検出値とから演算手段８により演算で求めている。
【００２２】
この充電電流値検出に係る構成以外の構成および充電に係る動作は、先の実施の形態１の場合と変わるところがないので、説明は省略する。
【００２３】
以上のように、本発明の実施の形態２におけるＤＣ／ＤＣコンバータにおいては、指令された所定の充電電力値と電気二重層キャパシタ７の充電電圧検出値とから演算により検出される充電電流の増大に応じてＰＷＭ制御のスイッチング周波数をステップ状に増大させるようにしたので、充電電流のリプル分の増大が抑制され電気二重層キャパシタ７を効率良く確実に充電することができる。
更に、電流検出器５が不要となるので、先の実施の形態１の場合に比較して、その分構成が簡単になりコストも低減するという利点がある。
【００２４】
なお、実施の形態１の巻末で触れた、スイッチング素子、ＤＣ／ＤＣ変換器、蓄電手段およびインダクタに関しての他の適用例の可能性に係る説明は、この実施の形態２の場合も同様に該当する。
【００２５】
実施の形態３．
図５は、本発明の実施の形態３におけるＤＣ／ＤＣコンバータの回路構成を示し、以下、先の実施の形態１と異なる部分を中心に説明する。
即ち、先の実施の形態１の図１では、インダクタ４に流れる電流を検出する電流検出器５および電気二重層キャパシタ７の電圧を検出する直流出力端子６ａからのアナログ出力を直接演算手段８に送出して処理していたが、この実施の形態３の図５では、新たに設けた、それぞれＡ／Ｄコンバータ１０およびＡ／Ｄコンバータ１１を介することでアナログ値をデジタル値に変換し、デジタル検出値を演算手段１２に送出して処理している。
【００２６】
これにより、演算手段１２での演算に高機能化を施すことが可能である。充電電流値とスイッチング周波数の相関関係を演算手段１２にプログラムしておくことにより、充電電流値に見合ったスイッチング周波数をステップ状に変化させることができる。
【００２７】
更に、アナログ処理からデジタル処理にすることで、インダクタ電流−インダクタンス特性を自己学習することができ、自己学習した特性を考慮に入れることで、スイッチング周波数切り換えによる充電電流のリプル分の抑制動作をより精度良く行うことができる。
インダクタ電流−インダクタンス特性を自己学習する方法としては、例えば、図６（ａ）に示すように、インダクタ４の電流波形からインダクタ電流の最大ポイントと最小ポイントを検出し、その情報を用いてインダクタンスＬを、下式にて演算する。
【００２８】
Ｌ＝（Ｖｉｎ−Ｖｏ）／（ΔＩＬ×Ｔ１）
但し、
Ｌ：インダクタ４のインダクタンス
Ｖｉｎ：入力直流電源１の電圧
Ｖｏ：電気二重層キャパシタ７の電圧
ΔＩＬ：電流リプル分
Ｔ１：リプル分の半周期の時間
【００２９】
以上の演算式に基づき、図６（ｂ）に示すように、インダクタ電流−インダクタンス特性を自己学習し、その結果、より適切なスイッチング周波数の切り換え処理を行うことができる。
【００３０】
このデジタル処理に係る構成以外の構成および充電に係る動作は、先の実施の形態１の場合と変わるところがないので、説明は省略する。
【００３１】
以上のように、本発明の実施の形態３におけるＤＣ／ＤＣコンバータにおいては、電流検出器５で検出され更にＡ／Ｄコンバータ１０でデジタル値に変換された充電電流の増大に応じてＰＷＭ制御のスイッチング周波数をステップ状に増大させるようにしたので、充電電流のリプル分の増大がより適切に抑制され電気二重層キャパシタ７を効率良く確実に充電することができる。
【００３２】
なお、実施の形態１の巻末で触れた、スイッチング素子、ＤＣ／ＤＣ変換器、蓄電手段およびインダクタに関しての他の適用例の可能性に係る説明は、この実施の形態３の場合も同様に該当する。
【００３３】
実施の形態４．
図７は、本発明の実施の形態４におけるＤＣ／ＤＣコンバータの回路構成を示し、以下、先の実施の形態２と異なる部分を中心に説明する。
即ち、先の実施の形態２の図４では、インダクタ４に流れる電流を、指令された所定の充電電力値と直流出力端子６ａから検出されアナログ検出値による電気二重層キャパシタ７の充電電圧検出値とから演算手段８により演算で求めていたが、この実施の形態４の図６では、Ａ／Ｄコンバータ１１を新たに設け、指令された所定の充電電力値と直流出力端子６ａから検出され、更に、Ａ／Ｄコンバータ１１によりデジタル検出値に変換して得られる電気二重層キャパシタ７の充電電圧検出値とから演算手段１２により演算で求めている。
【００３４】
この充電電流値検出に係る構成以外の構成および充電に係る動作は、先の実施の形態２の場合と変わるところがないので、説明は省略する。
【００３５】
以上のように、本発明の実施の形態４におけるＤＣ／ＤＣコンバータにおいては、指令された所定の充電電力値と電気二重層キャパシタ７の充電電圧検出値とから演算により検出される充電電流の増大に応じてＰＷＭ制御のスイッチング周波数をステップ状に増大させるようにしたので、充電電流のリプル分の増大が抑制され電気二重層キャパシタ７を効率良く確実に充電することができる。
更に、電気二重層キャパシタ７の充電電圧検出値をＡ／Ｄコンバータ１１を介して得られるデジタル検出値を用いて充電電流を演算するようにしたので、先の実施の形態２の場合に比較して、充電電流がより精度良く演算され充電電流のリプル分の増大がより適切に抑制され電気二重層キャパシタ７を効率良く確実に充電することができる。
【００３６】
なお、実施の形態１の巻末で触れた、スイッチング素子、ＤＣ／ＤＣ変換器、蓄電手段およびインダクタに関しての他の適用例の可能性に係る説明は、この実施の形態４の場合も同様に該当する。
【００３７】
実施の形態５．
本発明の実施の形態５におけるＤＣ／ＤＣコンバータの回路構成については、先の実施の形態３の図５で示したものと同様のため、説明を割愛する。
また、本発明の実施の形態５におけるＤＣ／ＤＣコンバータの動作についても、基本的には先の実施の形態３で説明したものと同様であるため、説明は割愛する。
【００３８】
異なる点は、図８に示すように、演算手段１２において、電流検出器５で検出された充電電流値に応じて、充電電流値とスイッチング周波数に１次関数の関係を持たせながらスイッチング周波数を連続的に可変させることである。これにより、更に精度良く適切に、電気二重層キャパシタ７に流れる高周波リプル電流を抑制することができる。
アナログ制御では、関数によりスイッチング周波数を連続的に変化させることは困難であるが、デジタル制御では容易に実現することができる。
【００３９】
また、図９に示すように、演算手段１２において、充電電流値とスイッチング周波数に２次関数の関係を持たせながら連続的に可変させることで、更に精度良く適切に、電気二重層キャパシタ７に流れる高周波リプル電流を抑制することができる。
【００４０】
以上のように、本発明の実施の形態５におけるＤＣ／ＤＣコンバータにおいては、電流検出器５で検出され更にＡ／Ｄコンバータ１０でデジタル値に変換された充電電流値とスイッチング周波数に１次関数または２次関数の関係を持たせながら連続的に変化させるようにしたので、充電電流のリプル分の増大がより適切に抑制され電気二重層キャパシタ７を効率良く確実に充電することができる。
【００４１】
なお、実施の形態１の巻末で触れた、スイッチング素子、ＤＣ／ＤＣ変換器、蓄電手段およびインダクタに関しての他の適用例の可能性に係る説明は、この実施の形態５の場合も同様に該当する。
【００４２】
実施の形態６．
本発明の実施の形態６におけるＤＣ／ＤＣコンバータの回路構成については、先の実施の形態４の図７で示したものと同様のため、説明を割愛する。
そして、この実施の形態６の演算手段１２では、指令された所定の充電電力値と電気二重層キャパシタ７の充電電圧検出値を更にＡ／Ｄコンバータ１１を介して得られるデジタル検出値とから演算により検出される充電電流に対して、先の実施の形態５の図８及び図９で説明したように、１次関数または２次関数の特性を持たせてスイッチング周波数を連続的に変化させている。
従って、充電電流のリプル分の増大がより適切に抑制され電気二重層キャパシタ７を効率良く確実に充電することができる。
【００４３】
なお、実施の形態１の巻末で触れた、スイッチング素子、ＤＣ／ＤＣ変換器、蓄電手段およびインダクタに関しての他の適用例の可能性に係る説明は、この実施の形態６の場合も同様に該当する。
【００４４】
実施の形態７．
この実施の形態７では、先の各実施の形態の図２及び図３や図８及び図９の第２段目のグラフで示した、インダクタ電流とインダクタンスの関係を満足するインダクタ４のコア形状の各種変形例を図１０を参照して説明する。
【００４５】
インダクタ電流とインダクタンスの間には、所定のインダクタ電流限度までは一定のインダクタンスを維持し、当該電流限度以上ではインダクタが徐々に飽和を行いインダクタンスが減少していく特性を実現させるインダクタのコア形状を図１０（ａ）〜図１０（ｆ）に示す。
図１０（ａ）は、２つのコア脚間に一定距離のギャップ層を設ける最も一般的なタイプであり、図１０（ｂ）は、一部分のみコア脚を接触させ残りの部分に一定距離のギャップを設けるタイプである。
【００４６】
図１０（ｃ）は、１つのコア脚に一定の傾斜をつけることでコアの対向場所に応じてギャップを変えるタイプであり、図１０（ｄ）は、２つのコア脚間に飽和しやすい磁性体１００を挟むタイプである。図１０（ｅ）は、１つのコア脚に谷形状を施すことでコア脚の対向場所に応じてギャップを変えるタイプであり、図１０（ｆ）は、１つのコア脚にＷ形状を施すことでコア脚の対向場所に応じてギャップを変えるタイプである。
また、図１０（ｆ）のＷ形状を施していないコア脚の対向場所に溝を切り込むことで、２つのコア位置合わせを容易にすることが可能になる。
【図１】
2011074154.tif 000003
【図２】
2011074154.tif 000004
【図３】
2011074154.tif 000005
【図４】
2011074154.tif 000006
【図５】
2011074154.tif 000007
【図６】
2011074154.tif 000008
【図７】
2011074154.tif 000009
【図８】
2011074154.tif 000010
【図９】
2011074154.tif 000011
【図１０】
2011074154.tif 000012
【国際調査報告】
2011074154.tif 000013
2011074154.tif 000014
2011074154.tif 000015
2011074154.tif 000016