(57)【要約】  デバイスは、第１の回路素子と、第１の回路素子と電気的に接触する第１の相互接続パッドと、第１の相互接続パッド上のバリア層と、バリア層上の超伝導バンプボンドと、第１の量子回路素子を有し、超伝導バンプボンドによって第１のチップに接合された第２のチップであって、超伝導バンプボンドが第１の回路素子と第１の量子回路素子との間の電気的接続を提供する、第２のチップと、を備える。
2019504511.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路素子と、前記第１の回路素子に電気的に接触する第１の相互接続パッドと、前記第１の相互接続パッド上のバリア層とを備える第１のチップと、
前記バリア層上の超伝導バンプボンドと、
第１の量子回路素子を備え、前記超伝導バンプボンドによって前記第１のチップに接合された第２のチップであって、前記超伝導バンプボンドが前記第１の回路素子と前記第１の量子回路素子との間に電気的接続を提供する、第２のチップと、を備えるデバイス。
【請求項２】
前記第１の相互接続パッドがアルミニウムである、請求項１に記載のデバイス。
【請求項３】
前記バリア層が窒化チタンである、請求項１に記載のデバイス。
【請求項４】
前記超伝導バンプボンドがインジウムである、請求項１に記載のデバイス。
【請求項５】
前記第１の回路素子が高速単一磁束量子（ＲＳＦＱ）デバイスを含む、請求項１に記載のデバイス。
【請求項６】
前記第１の回路素子が第２の量子回路素子を含む、請求項１に記載のデバイス。
【請求項７】
前記第１のチップおよび前記第２のチップの少なくとも１つがシリコン基板を含む、請求項１に記載のデバイス。
【請求項８】
前記第１のチップおよび前記第２のチップの少なくとも１つがサファイア基板を含む、請求項１に記載のデバイス。
【請求項９】
前記第１のチップの第１の表面が、前記第２のチップの第１の表面から離間されかつ対向してギャップを形成している、請求項１に記載のデバイス。
【請求項１０】
第１の回路素子を含む第１のチップを提供するステップと、
第１のアルミニウム相互接続パッドが前記第１の回路素子に電気的に接続されるように、前記第１のチップの第１の表面上に第１のアルミニウム相互接続パッドを形成するステップと、
前記第１のアルミニウム相互接続パッド上に第１の窒化チタンバリア層を形成するステップと、
第２の回路素子を含む第２のチップを提供するステップと、
インジウムバンプボンドを形成するステップと、
前記第１の回路素子が前記第２の回路素子に電気的に接続されるように、前記第１のチップを前記インジウムバンプボンドで前記第２のチップに接合するステップであって、前記第１のチップを前記第２のチップに接合するステップを室温で実行する、接合するステップと、を含む方法。
【請求項１１】
室温が略１８℃から略３０℃の間である、請求項１０に記載の方法。
【請求項１２】
前記第１の窒化チタンバリア層を形成する前に、前記第１のアルミニウム相互接続パッドから自然酸化物を除去するステップをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記自然酸化物を除去するステップが、前記第１のアルミニウム相互接続パッドの表面をイオンミリングするステップを含む、請求項１２に記載の方法。
【請求項１４】
前記第１の窒化チタンバリアを形成するステップが、前記第１のアルミニウム相互接続パッド上に窒化チタンを反応性スパッタリングするステップを含む、請求項１１に記載の方法。
【請求項１５】
前記第１のチップを前記第２のチップに接合する前に、前記第１の窒化チタンバリア層の表面をイオンミリングするステップをさらに含む、請求項１１に記載の方法。
【請求項１６】
前記インジウムバンプボンドの表面をＨ２プラズマに曝露するステップをさらに含む、請求項１１に記載の方法。
【請求項１７】
第２のアルミニウム相互接続パッドが前記第２の回路素子に電気的に接続されるように、前記第２のチップの第１の表面上に第２のアルミニウム相互接続パッドを形成するステップと、
前記第２のチップの前記第２のアルミニウム相互接続パッド上に第２の窒化チタンバリア層を形成するステップと、をさらに含む、請求項１１に記載の方法。
【請求項１８】
前記第２の窒化チタンバリア層を形成する前に、前記第２のチップの前記第２のアルミニウム相互接続パッドから自然酸化物を除去するステップをさらに含む、請求項１７に記載の方法。
【請求項１９】
前記第２のアルミニウム相互接続パッドから自然酸化物を除去するステップが、前記第２のアルミニウム相互接続パッドの表面をイオンミリングするステップを含む、請求項１８に記載の方法。
【請求項２０】
前記第２のアルミニウム相互接続パッド上に前記第２の窒化チタンバリア層を形成するステップが、前記第２のアルミニウム相互接続パッド上に窒化チタンを反応性スパッタリングするステップを含む、請求項１７に記載の方法。
【請求項２１】
前記第１のチップを前記第２のチップに接合する前に、前記第２の窒化チタンバリア層の表面をイオンミリングするステップをさらに含む、請求項１７に記載の方法。
【請求項２２】
前記インジウムバンプボンドを形成するステップが、前記第１の窒化チタンバリア上、前記第２の窒化チタンバリア上、または前記第１の窒化チタンバリアおよび前記第２の窒化チタンバリアの両方の上にインジウムを堆積させるステップを含む、請求項１７に記載の方法。
【請求項２３】
前記第１の回路素子が高速単一磁束量子（ＲＳＦＱ）デバイスを含み、前記第２の回路素子が量子回路素子を含む、請求項１１に記載の方法。
【請求項２４】
前記第１の回路素子が第１の量子回路素子を含み、前記第２の回路素子が第２の量子回路素子を含む、請求項１１に記載の方法。
【請求項２５】
第１のチップと第２のチップとを接合する超伝導バンプボンドを介して第１のチップと第２のチップとの間でデータを転送するステップを含む方法であって、
前記第１のチップが第１の量子回路素子を含み、前記第２のチップが第１の回路素子を含む、方法。
【請求項２６】
前記第１の量子回路素子を動作させてデータを生成するステップをさらに含み、前記データを転送するステップが、前記第１のチップの前記第１の量子回路素子から前記第２のチップの前記第１の回路素子にデータを転送するステップを含む、請求項２５に記載の方法。
【請求項２７】
前記第１の回路素子が第２の量子回路素子または古典的な回路素子を含む、請求項２６に記載の方法。
【請求項２８】
前記第１の回路素子を動作させてデータを生成するステップをさらに含み、前記データを転送するステップが、前記第２のチップの前記第１の回路素子から前記第１のチップの前記第１の量子回路素子にデータを転送するステップを含む、請求項２５に記載の方法。
【請求項２９】
前記第１の回路素子が、第２の量子回路素子または古典的な回路素子を含む、請求項２８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、超伝導バンプボンドに関する。
【背景技術】
【０００２】
量子コンピューティングは、古典的なデジタルコンピュータよりも効率的に特定の計算を実行するための基底状態の重ね合わせやエンタングルメントなど、量子効果を利用する比較的新しい計算方法である。量子コンピューティングシステムは、ビット（例えば、「１」または「０」）の形態で情報を格納および操作するデジタルコンピュータとは対照的に、量子ビットを使用して情報を操作することができる。量子ビットとは、複数の状態（例えば、「０」および「１」状態の両方のデータ）の重ね合わせおよび／または複数の状態におけるデータ自体の重ね合わせを可能にする量子デバイスを指すことができる。従来の用語によると、量子システムにおける「０」状態および「１」状態の重ね合わせは、例えば、α｜０＞＋β｜０＞として表すことができる。デジタルコンピュータの「０」および「１」状態は、それぞれ量子ビットの｜０＞および｜１＞基底状態に類似している。値｜α｜２は量子ビットが｜０＞状態にある確率を表し、値｜β｜２は量子ビットが｜１＞基底状態にある確率を表す。
【発明の概要】
【課題を解決するための手段】
【０００３】
一般に、いくつかの態様では、本開示は、第１の回路素子と、第１の回路要素と電気的に接触する第１の相互接続パッドと、第１の相互接続パッド上のバリア層とを含む第１のチップと、バリア層上の超伝導バンプボンドと、前記超伝導バンプボンドによって前記第１のチップに接合された第２のチップであって、前記超伝導バンプボンドが前記第１の回路素子と前記第１の量子回路素子との間に電気接続を提供する第１の量子回路素子を含む、第２のチップとを備える１つまたは複数のデバイスに関する。
【０００４】
デバイスの実装は、以下の特徴の１つまたは複数を含み得る。例えば、いくつかの実装では、第１の相互接続パッドはアルミニウムを含む。
【０００５】
いくつかの実装では、バリア層は窒化チタンを含む。
【０００６】
いくつかの実装では、超伝導バンプボンドはインジウムを含む。
【０００７】
いくつかの実装では、第１の回路素子は高速単一磁束量子（ＲＳＦＱ）デバイスを含む。
【０００８】
いくつかの実装では、第１の回路素子は第２の量子回路素子を含む。
【０００９】
いくつかの実装では、第１のチップおよび第２のチップの少なくとも１つは、シリコン基板を含む。
【００１０】
いくつかの実装では、第１のチップおよび第２のチップの少なくとも１つは、サファイア基板を含む。
【００１１】
いくつかの実装では、第１のチップの第１の表面は第２のチップの第１の表面から離間されかつ対向してギャップを形成し、第１のチップの第１の表面と第２のチップの第１の表面との間のギャップの厚さは、約５ミクロンから約１０ミクロンの間である。
【００１２】
いくつかの実装では、第１のチップの第１の表面は第２のチップの第１の表面から離間されかつ対向してギャップを形成し、第１のチップの第１の表面と第２のチップの第１の表面との間のギャップの厚さは、約１ミクロンである。
【００１３】
別の態様では、本開示の主題は、第１の回路素子を含む第１のチップを提供する段階と、第１のアルミニウム相互接続パッドが第１の回路素子に電気的に接続されるように、第１のチップの第１の表面上に第１のアルミニウム相互接続パッドを形成する段階と、第１のアルミニウム相互接続パッド上に第１の窒化チタンバリア層を形成する段階と、第２の回路素子を含む第２のチップを提供する段階と、インジウムバンプボンドを形成する段階と、第１の回路素子が第２の回路素子に電気的に接続されるように、インジウムバンプボンドで第１のチップを第２のチップに接合する段階であって、第１のチップを第２のチップに接合する段階が室温で実施される、接合する段階と、を含む方法において具体化され得る。
【００１４】
本方法の実装は、以下の特徴のうちの１つまたは複数を含み得る。例えば、いくつかの実装では、室温は約１８℃から約３０℃の間である。
【００１５】
いくつかの実装では、この方法は、第１の窒化チタンバリア層を形成する前に、第１のアルミニウム相互接続パッドから自然酸化物を除去する段階をさらに含む。自然酸化物を除去する段階は、第１のアルミニウム相互接続パッドの表面をイオンミリングする段階を含み得る。
【００１６】
いくつかの実装では、第１の窒化チタンバリア層を形成する段階は、第１のアルミニウム相互接続パッド上に窒化チタンを反応性スパッタリングする段階を含む。いくつかの実装では、この方法は、第１のチップを第２のチップに接合する前に、第１の窒化チタンバリア層の表面をイオンミリングする段階をさらに含む。
【００１７】
いくつかの実装では、この方法は、インジウムバンプボンドの表面をＨ２プラズマに曝露する段階をさらに含む。
【００１８】
いくつかの実装では、この方法は、第２のアルミニウム相互接続パッドが第２の回路素子に電気的に接続されるように、第２のアルミニウム相互接続パッドを第２のチップの第１の表面上に形成する段階と、第２のチップの第２のアルミニウム相互接続パッド上に第２の窒化チタンバリア層を形成する段階とをさらに含む。この方法は、第２の窒化チタンバリア層を形成する前に、第２のチップの第２のアルミニウム相互接続パッドから自然酸化物を除去する段階をさらに含み得る。第２のアルミニウム相互接続パッドから自然酸化物を除去する段階は、第２のアルミニウム相互接続パッドの表面をイオンミリングする段階を含み得る。
【００１９】
いくつかの実装では、第２のアルミニウム相互接続パッド上に第２の窒化チタンバリア層を形成する段階は、第２のアルミニウム相互接続パッド上に窒化チタンを反応性スパッタリングする段階を含む。
【００２０】
いくつかの実装では、本方法は、第１のチップを第２のチップに接合する前に、第２の窒化チタンバリア層の表面をイオンミリングする段階をさらに含む。
【００２１】
いくつかの実装では、インジウムバンプボンドを形成する段階は、第１の窒化チタンバリア上、第２の窒化チタンバリア上、または第１および第２の窒化チタンバリアの両方の上にインジウムを堆積させる段階を含む。
【００２２】
いくつかの実装では、第１の回路素子は、高速単一磁束量子（ＲＳＦＱ）デバイスを含み、第２の回路素子は、量子回路素子を含む。
【００２３】
いくつかの実装では、第１の回路素子は第１の量子回路素子を含み、第２の回路素子は第２の量子回路素子を含む。
【００２４】
一般に、別の態様では、本開示の主題は、第１の回路素子を含む第１のチップを提供する段階と、相互接続パッドが第１の回路素子に電気的に接続されるように第１のチップ上に相互接続パッドを形成する段階と、相互接続パッド上にバリア層を形成する段階と、量子回路素子を含む第２のチップを提供する段階と、超伝導バンプボンドを形成する段階と、超伝導バンプボンドを介して第１の回路素子が量子回路素子に電気的に接続されるように、超伝導バンプボンドで第１のチップを第２のチップに接合する段階を含む方法を包含する。
【００２５】
本方法の実施は、以下の特徴のうちの１つまたは複数を含み得る。例えば、いくつかの実装では、超伝導バンプボンド形成する段階は、第１のチップのバリア層上、第２のチップ上、または第１のチップのバリア層および第２のチップの両方の上に超伝導材料を堆積させる段階を含む。
【００２６】
一般に、別の態様では、本開示の主題は、超伝導バンプボンドを介して第１の量子回路素子を含む第２のチップに接続された第１の回路素子を含む第１のチップを備えるデバイスを動作させる１つまたは複数の方法において具体化することができ、前記１つまたは複数の方法は、超伝導バンプボンドを介して第２のチップと第１のチップとの間でデータを転送する段階を含む。第１のチップは、第１の回路素子と電気的に接触する第１の相互接続パッドと、第１の相互接続パッド上のバリア層とをさらに含むことができ、超伝導バンプボンドは、第１の回路素子と第１の量子回路素子との間に電気的接続を提供するために、バリア層上に配置される。
【００２７】
本方法の実施は、以下の特徴のうちの１つまたは複数を含み得る。例えば、いくつかの実装では、本方法は、データを生成するために第１の量子回路素子を動作させる段階をさらに含んでよく、データを転送する段階は、第２のチップの第１の量子回路素子から第１のチップの第１の回路素子へとデータを転送する段階を含む。いくつかの実装では、この方法は、データを生成するために第１の回路素子を動作させる段階をさらに含み、データを転送する段階は、第１のチップの第１の回路素子から第２のチップの第１の量子回路素子へとデータを転送する段階を含む。
【００２８】
様々な実施形態および実装は、以下の利点のうちの１つまたは複数を含み得る。例えば、いくつかの実装では、デバイスおよび方法は、３Ｄ集積化による量子ビット密度および／量子ビット結合の増加を可能にする。さらに、デバイスおよび方法は、いくつかの実装では、処理方法および材料に関連する損失を低減しつつ３Ｄ集積化を実現することを可能にする。
【００２９】
本発明の１つまたは複数の実施形態の詳細は、添付の図面および以下の説明に記載されている。本発明の他の特徴、目的、および利点は、説明および図面、ならびに特許請求の範囲から明らかになるであろう。
【図面の簡単な説明】
【００３０】
【図１】図１は、１つまたは複数の超伝導バンプボンドによって第２のチップに接合された第２のチップを含むデバイスの一例を示す概略図である。
【図２】図２は、超伝導バンプボンドを用いて第１のチップを第２のチップに接合してデバイスを形成するプロセスの一例を示すフローチャートである。
【図３Ａ】図２に示す製造プロセスを示す概略図である。
【図３Ｂ】図２に示す製造プロセスを示す概略図である。
【図３Ｃ】図２に示す製造プロセスを示す概略図である。
【図３Ｄ】図２に示す製造プロセスを示す概略図である。
【図３Ｅ】図２に示す製造プロセスを示す概略図である。
【発明を実施するための形態】
【００３１】
量子計算は、量子コンピュータの量子ビットに記憶された量子情報をコヒーレントに処理することを必要とする。量子アニーラなどの特定のタイプの量子計算プロセッサでは、量子プロセッサの量子ビットは、制御可能な方法で一緒に結合され、各量子ビットの量子状態は、それが結合される他の量子ビットの対応する量子状態に影響を及ぼす。プロセッサ設計に応じて、選択されたアーキテクチャは、結合に利用可能な量子ビットの密度および総数を制限することがあり、したがって、多数の量子ビットを必要とする複雑な問題をプロセッサが実行する能力を制限する。さらに、特定の量子計算設計では、量子ビットは、２つのレベルのシステムとの相互作用に起因するエネルギー損失およびデコヒーレンスを被る可能性がある。例えば、超伝導材料から形成された量子ビットを使用する量子コンピュータでは、例えば量子コンピュータが通信する古典的な回路素子から、および古典的な回路素子と量子回路素子との間の接続からの損失のある非超伝導材料の存在が、デコヒーレンスの増加をもたらし得る。超伝導量子回路素子を有する量子アニーラなどの量子プロセッサにおいて、量子ビット密度を増大させ、結合に利用可能な量子ビットの数を拡大するために、プロセッサおよび関連する回路素子は３Ｄ集積化を用いて構成され得る。すなわち、１次元および／または２次元（例えば、ｘ方向および／またはｙ方向）に沿って延びるチップの単一平面内にプロセッサの量子回路素子を製造する代わりに、第３の次元（例えば、ｚ方向）に沿って共に結合された複数のチップ内に量子回路素子を形成することもできる。損失の多い処理／誘電体を導入することなく３Ｄ集積化を達成するアプローチは、チップが超伝導バンプボンドによって互いに接合されるバンプ接合を使用してチップを結合することである。同様に、いくつかの実装では、古典的な回路要素を有するチップは、３Ｄ集積化および超伝導バンプボンドを使用して量子回路素子を含むチップに結合され得る。結合のために超伝導バンプボンドを用いることにより、損失のある非超伝導材料で生じ得るエネルギー損失およびデコヒーレンスの低減を達成することが可能である。さらに、超伝導バンプボンドとチップ上の下にある相互接続パッドとの間の合金の形成を避けるために、バンプボンドから相互接続パッドへのおよびその逆の材料の拡散を防止するためのバリア層が提供される。
【００３２】
図１は、１つまたは複数の超伝導バンプボンド１０６によって第２のチップ１０４に接合（例えば、接着）された第１のチップ１０２を備えるデバイス１００の一例を示す概略図である。各チップは、データ処理動作を実行するための１つまたは複数の回路素子を備え得る。例えば、第１のチップ１０２は、基板１１０上に形成された１つまたは複数の第１の回路素子１０８を備え得る。第１の回路素子１０８は、例えば、量子処理動作を実行する際に使用する量子回路素子を含み得る。すなわち、量子回路素子は、重ね合わせおよび絡み合いなどの量子力学的現象を利用して、非決定論的な方法でデータに対する演算を実行するように構成され得る。量子ビットなどの特定の量子回路素子は、複数の状態の情報を同時に表現して動作するように構成され得る。いくつかの実装では、量子回路素子は、例えば、超伝導コプレーナ導波路、量子ＬＣ発振器、磁束量子ビット、超伝導量子干渉デバイス（ＳＱＵＩＤＳ）（例えば、ＲＦ−ＳＱＵＩＤまたはＤＣ−ＳＱＵＩＤ）などの超伝導材料から部分的に形成された回路素子を含む。超伝導材料は、アルミニウム（例えば、１．２ケルビンの超伝導臨界温度）またはニオビウム（例えば、９．３ケルビンの超伝導臨界温度）などの対応する超伝導臨界温度以下で超伝導特性を示す材料を含む。回路素子１０８は、素子のタイプおよび設計に応じて、例えば超伝導材料および誘電体などの１つまたは複数の層で形成され得る。エネルギー損失およびデコヒーレンスを低減するために、量子回路素子用基板１１０は、単結晶シリコンまたはサファイアなどの低損失誘電材料から形成され得る。
【００３３】
第２のチップ１０４は、基板１１４上または基板１１４内に形成された１つまたは複数の第２の回路素子１１２を備える。第２の回路素子１１２はまた、本明細書で説明する量子回路素子を含み得る。同様に、基板１１４は、単結晶シリコンまたはサファイアなどの量子回路素子に適した低損失誘電材料から形成され得る。あるいは、第２の回路素子１１２は、古典的な回路素子を含む。古典的な回路素子は、一般に、決定論的な方法でデータを処理し、例えば高速単一磁束量子（ＲＳＦＱ）デバイスなどの回路素子を含む。ＲＳＦＱは、超伝導デバイス、すなわちジョセフソン接合を使用してデジタル信号を処理するデジタルエレクトロニクス技術である。ＲＳＦＱ論理では、情報は磁束量子の形態で保存され、単一磁束量子（ＳＦＱ）電圧パルスの形態で転送される。ジョセフソン接合は、トランジスタが半導体エレクトロニクスの能動素子であるように、ＲＦＳＱエレクトロニクスの能動素子である。ＲＳＦＱは、超伝導またはＳＦＱ論理の１つの群である。その他には、例えばレシプロカル量子論理（ＲＱＬ）や、バイアス抵抗を使用しないＲＳＦＱのエネルギー効率のよいバージョンであるＥＲＳＦＱなどがある。古典的な回路素子の他の例は、デジタルまたはアナログの相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを含む。デジタル回路素子によって操作されるデータは、典型的には、２つの異なる状態、例えば０または１のいずれかで表される。古典的な回路素子１１２は、アナログまたはデジタル形式で表されるデータに対する基本的な算術、論理、および入力／出力動作を実行することによってコンピュータプログラムの命令を集合的に実行するように構成され得る。いくつかの実装では、第２のチップ１０４の古典的な回路素子１１２を使用して、超伝導バンプボンド１０６によって確立された電気的接続を介して第１のチップ１０２上に製造された量子回路素子にデータを送信し、データを受信することができる。単一の部材として図１に示されているが、古典的な回路素子１１２は、標準的なＣＭＯＳ製造において知られているように、異なる材料（例えば、半導体、誘電体、および金属）の層を使用して構成することができる。これらの製造方法を使用することの利点は、配線が比較的複雑な３Ｄ形状で配線されることを可能にし、チップ１０２内の量子ビットの間でおよびボンド１０６を介してより多くの接続を可能にすることである。基板１１４は、シリコン、シリコンゲルマニウム、またはガリウムヒ素などの材料から形成され得る。
【００３４】
古典的な回路素子は、一般に、量子回路素子と同じチップ上またはその内部に形成されない。これは、少なくともいくつかの実装では、古典的な回路素子を製造するために使用される誘電体（例えば、ＳｉＯ２）および／または非超伝導金属が、量子回路素子を妨害するようなエネルギー損失およびデコヒーレンスの原因となる傾向があり、量子プロセッサの動作を非効率的かつ信頼できないものにする。しかしながら、第２のチップ１０４を第１のチップ１０２に超伝導バンプボンド１０６で結合することによって、古典的な回路素子および／または材料の量子回路素子に対するデコヒーレンス効果を低減することができる。超伝導バンプボンド１０６として使用するのに適した超伝導材料には、とりわけ、薄い金層を有するインジウム、鉛、レニウム、パラジウム、またはニオブが含まれる。
【００３５】
一般に、バンプボンドは、チップ１０２の回路素子およびチップ１０４の回路素子への電気的接続を提供する相互接続パッド１１６上に形成される。例えば、いくつかの実装では、第１のチップ１０２の相互接続パッド１１６は、基板１１０上および／または基板１１０内に形成された相互接続１１８を介して第１の回路素子１０８の１つまたは複数に電気的に接続される。第２のチップ１０４の相互接続パッド１１６は、基板１１４上および／または基板１１４内に形成された相互接続１１８を介して第２の回路素子１１２の１つまたは複数に電気的に接続される。相互接続１１８および回路素子１１２は、基板１１０を貫通するように示されているが、相互接続１１８および回路素子１１２は、基板表面上の単一層のメタライゼーションの一部として形成されてもよい（例えば、パッド１１６と同一平面上にある）。相互接続パッド１１６が量子回路素子を含むチップ上に配置される場合、パッド１１６は、デコヒーレンスおよびエネルギー損失を低減するために、超伝導材料から形成され得る。同様に、チップ１０４上のパッド１１６および相互接続１１８は、チップ１０４から発生する熱を低減するために、超伝導材料から形成され得る。例えば、チップ１０２上の相互接続パッド１１６および相互接続１１８は、量子回路素子の製造に使用される超伝導金属である、アルミニウムから形成され得る。パッド１１６および相互接続１１８に使用できるその他の超伝導材料には、例えばニオブまたは窒化チタンが含まれる。第２のチップ１０４の相互接続１１８およびパッド１１６はまた、アルミニウム、ニオブ、窒化チタンなどの超伝導材料、またはいくつかの実装では、非超伝導導電材料から形成され得る。
【００３６】
しかしながら、インジウムとアルミニウムを接触させて配置すると、インジウムとアルミニウムとの間の拡散により、デコヒーレンス効果を増大させる非超伝導合金が形成される。インジウムとアルミニウムの相互拡散はまた、デバイスの機械的故障、およびボイドやピッチングなどの問題を引き起こし得る。超伝導バンプボンド１０６と相互接続パッド１１６との間の合金の形成を回避するために、超伝導バンプボンド１０６と相互接続パッド１１６との間にバリア層１２０が配置される。バリア層１２０は、相互接続パッド１１６へのバンプボンド材料の拡散、および／またはその逆を阻止する導電性バリアとして作用する超伝導材料を含む。
【００３７】
図２は、図１の示すデバイス１００のようなデバイスを形成するために第１のチップを超伝導バンプボンドで第２のチップに接合するプロセス２００の例を示すフローチャートである。図３Ａ〜３Ｅは、図２に示す製造プロセスを示す概略図である。図３Ａ〜３Ｅに示す図は、層が頁の内外に延びる製造プロセスの側面図に対応する。図面に示された層のサイズは、一定の縮尺であることが意図されているわけではない。
【００３８】
プロセス２００では、第１の基板１１４が提供される（２０２）。図３Ａは、第１の基板１１４の一例を示す概略図である。第１の基板１１４は、例えば、１つまたは複数の回路素子１１２が形成された単結晶シリコンウェハを含み得る。代替的に、基板１１４および回路素子１１２は、ダイシングされたウェハから得られたダイに対応し得る。本明細書で説明するように、回路素子１１２は、量子回路素子または古典的な回路素子を含み得る。この例では、回路素子１１２は古典的な回路素子であり、基板１１４は単結晶シリコン基板であると想定される。回路素子１１２は、相互接続１１８を介して１つまたは複数の相互接続パッド１１６に電気的に接続され得る。相互接続１１８は、基板１１４内の開口部を画定するためのフォトリソグラフィ、ならびに相互接続材料で開口部を充填する蒸着および湿式または乾式エッチングなどの堆積および除去技術の組み合わせを用いて、例えば超伝導材料または他の導電性材料から形成され得る。基板１１４の本体内に形成することが図示されているが、相互接続１１８は、基板１１４の表面上に形成してもよい。相互接続パッド１１６は、例えば、アルミニウムまたは超伝導性の別の材料から形成され得る。相互接続パッド１１６はまた、フォトリソグラフィと、標準的な堆積および湿式または乾式エッチング技術との組み合わせを使用して堆積および画定することができる。
【００３９】
次に、相互接続パッド１１６の表面が準備される（２０４）。いくつかの実装では、金属相互接続パッドは、その表面に薄い自然酸化物層を有する。例えば、アルミニウムは、ＡｌＯｘの層を有し得る。薄い自然酸化物層は絶縁性であり、超伝導バンプボンドへの接続の導電性を低下させる。自然酸化物を除去するために、相互接続パッド１１６の表面は、イオンミリングプロセスに曝される。イオンミリングは、材料が表面からスパッタされるような角度から相互接続パッド１１６の表面にイオン（例えば、Ａｒイオン）を供給することを含む。典型的に、イオンミリングプロセスは、真空条件下で行われる。例えば、イオンミリングは、３ｍＴｏｒｒの真空圧力および約２８℃の温度で行われ得る。
【００４０】
自然酸化物層が除去されると、相互接続パッド１１６の準備された表面上にバリア層１２０が堆積される（２０６）。バリア層は、相互接続パッド１１６へのバンプボンド材料の拡散を阻止する材料、および／またはその逆の材料を含むが、超伝導性を保持する。バリア層はまた、好ましくは、相互接続パッド１１６または形成される超伝導バンプボンドのいずれかと合金を形成しない。バリア層によって近くの量子回路素子に誘起され得るデコヒーレンスを低減するために、バリア層材料は超伝導材料から形成され得る。例えば、バリア層材料は、窒化チタン（約４．２Ｋの超伝導臨界温度を有する）から形成され得る。あるいは、バリア層材料は、プラチナまたはタングステンなどの近接効果を介して超伝導になる金属を含み得る。バリア層の堆積は、例えば、反応性スパッタリングの実施を含み得る。反応性スパッタリングは、ターゲット材料と反応して異なる化学組成の被膜を形成するガスまたはガス混合物（例えば、ＡｒイオンまたはＮ２）の存在下で、ある化学組成のターゲットをスパッタリングするプロセスである。ほとんどの場合、アルゴンが主ガスであり、プロセスチャンバに導入される反応性ガスの量は、完全に反応した化合物を生成するように制御される。例として、約２×１０−８Ｔｏｒｒのベース圧力および約３ｍＴｏｒｒのバックグラウンド圧力および約２８℃の温度で、ＡｒおよびＮ２の混合物を用いて反応性スパッタリングが実施され得る。バリア層材料の堆積後、バリア層材料は、相互接続パッド１１６の表面をちょうど覆うようにパターニングされて、図３Ｂに示すような層１２０が形成され得る。バリア層材料のパターニングは、例えば、フォトリソグラフィを用いて、バリア層材料が除去されるべき領域におけるバリア層材料の湿式および／または乾式エッチングに続いて、バリア層材料が残る領域を画定することができる。あるいは、バリア層材料がパターン形成されたフォトレジストの層の上に堆積されるリフトオフプロセスが使用され得る。バリア層材料が除去される領域では、フォトレジストおよびバリア層材料の被膜を効果的に「リフトオフ」するために溶媒が使用される。いずれの場合でも、バリア層材料のパターニングに続いて、チップはＯ２プラズマに曝されて、チップの表面上に存在し得る残留フォトレジストおよび／または他の有機材料が除去される。
【００４１】
バリア層の堆積およびパターニングの後、バリア層１２０の露出した表面は、任意選択的にイオンミリングされ得る（２０８）。ミリングは、バリア層上の自然酸化物の痕跡を除去して、導電率を増加させ、超伝導接合部の信頼性を向上させる。続いて、超伝導バンプボンドを形成する超伝導材料の層が、バリア層の表面上に堆積される（２１０）。例えば、バンプボンドを形成する超伝導材料は、インジウム（約３．４Ｋの超伝導臨界温度）を含み得る。超伝導材料は、例えば真空（例えば、約１×１０−６Ｔｏｒｒ）での熱蒸発堆積プロセスを使用して堆積され得る。バリア層１２０と同様に、堆積された状態の超伝導材料１０６は、フォトリソグラフィと湿式または乾式エッチング技術の組み合わせを用いてパターン化されて、図３Ｃに示すバンプボンド領域１０６が画定され得る。あるいは、バンプボンドを形成する超伝導材料は、超伝導バンプボンド材料の堆積の前に、フォトレジスト層が堆積され、パターン化されるリフトオフプロセスを用いてパターン化される。次に、超伝導バンプボンド材料の堆積に続いて、レジストおよびレジストを覆うおよび望ましくない超伝導材料は、溶媒を用いて除去される。
【００４２】
図３Ｄの例に示すように、追加の基板１１０が提供される（２１２）。追加の基板１１０はまた、複数の回路素子１０８を含み得る。本明細書で説明するように、回路素子１０８は、量子ビットなどの量子回路素子、例えば超伝導コプレーナ導波路、量子ＬＣ発振器、磁束量子ビットまたはＳＱＵＩＤＳを含み得る。基板１１０は、サファイアまたは単結晶シリコンなどの低損失誘電体材料から形成することができ、ウェハまたはダイシングされたチップの形態であり得る。１つまたは複数の回路素子１０８は、基板１１０内またはその上に形成される相互接続１１８を介して１つまたは複数の相互接続パッド１１６に電気的に接続され得る。デコヒーレンスを低減するために、相互接続１１８および相互接続パッド１１６は、アルミニウムなどの超伝導材料から形成される。
【００４３】
図３Ｂ〜３Ｃに関して上述したような相互接続パッド１１６を準備し、バリア層１２０を形成するための同じプロセスが、追加の基板上にも実施され得る。例えば、相互接続パッド１１６の表面は、例えば、イオンミリングを使用して準備することができ、超伝導拡散バリア１２０が、相互接続パッド１１６の準備された表面上に堆積およびパターニングされ、バリア層の露出した表面は、さらにイオンミリングされ得る。さらに、超伝導バンプボンドを形成する超伝導材料の層は、バリア層の表面上に任意選択的に堆積され得る。本明細書で説明するように、バンプボンドを形成する超伝導材料は、例えば、熱蒸発堆積プロセスを用いて堆積され、フォトリソグラフィと湿式または乾式エッチング技術の組み合わせを使用して、またはリフトオフプロセスによってパターン化されたインジウムを含み得る。
【００４４】
次いで、一方または両方のチップ上にバンプボンド１０６を形成する材料の表面は、Ｈ２プラズマに曝露される（２１４）。プラズマは、インジウム表面からの酸化物の除去を助け、インジウムが純粋なインジウムに結合することを可能にし、次の接続の導電性を高め、接着を促進する。超伝導バンプボンド１０６をＨ２プラズマに曝露した後、２つのチップを一緒にし、図３Ｅに示すように（例えば、バンプボンダーを使用して）互いに接合して、積層されたデバイスを製造する（２１６）。加圧接合は、熱を印加しないで（例えば、室温で）実施され得る。ボンドを形成するために使用される圧力の一例は、６ｍｍ角のチップにおける１０００個のバンプに対して２５ニュートンである。室温（例えば、約１８℃から約３０℃の範囲）で接合を行う利点は、材料界面におけるヒロックおよびボイドの形成を低減できることである。そのようなヒロックおよびボイドは、別の方法では、近くの量子回路素子の動作を妨害する２レベルシステムの形成をもたらし、デコヒーレンス効果をもたらし得る。室温で接合を行うことによって、異なる材料間の界面にわたる材料拡散を低減することができ、量子回路素子におけるデコヒーレンスを生じさせることにも関係する。低温／室温加圧接合は、例えばＳＥＴＮＡ社から入手可能なＦＣ１５０を使用して実施することができる。いくつかの実装では、チップが接合される前に、ウェハが別々のチップにダイシングされる。
【００４５】
超伝導バンプボンド１０６の厚さは、第１のチップと第２のチップとが所望の量だけ離間するように設定され得る。例えば、第２のチップに面する第１のチップの面と対向する第２のチップ面との間の距離３００は、約０．５μｍから約１００μｍの間（例えば、約０．５μｍから約２０μｍ、約０．５μｍから約１５μｍ、約０．５μｍから約１０μｍ、約０．５μｍから約５μｍ、または約０．５μｍから約２．５μｍの間）に設定され得る。量子回路素子を含む第１のチップが量子回路素子を含む第２のチップに接合（例えば、接着）されるデバイスの場合、距離３００は前記範囲の下端にあることが好ましい。例えば、距離３００は、約０．５μｍから約１μｍの範囲内であり得る。チップ間の距離が減少するにつれて電気的結合が強化され、より大きな電気的結合が可能となるため、より低い範囲が望ましい。加えて、両方のチップが低損失の誘電体を有するので、チップ間の距離が減少するにつれて、量子回路素子における損失およびデコヒーレンスにつながる誘電体に対する懸念がより少なくなる。対照的に、量子回路素子を含むチップが古典的な回路素子を含むチップに接合（例えば接着）される場合、古典的な回路素子を有するチップは、量子回路素子を有するチップにおいて損失及びデコヒーレンスを誘発する損失性材料を含み得る。従って、これらの場合には、損失性材料が量子回路素子のデコヒーレンスをもたらす可能性を低減するために、（両方のチップが量子回路素子を含む場合の距離に対して）より大きい距離３００でチップを離間させることが望ましい。例えば、距離３００は、約５μｍから約１０μｍの範囲内とすることができる。あるいは、量子回路素子を含むチップが古典的な回路素子を含むチップに接合されている実装では、距離３００は、例えば約２．５μｍから約１５μｍの間、約５μｍから約１５μｍの間、または約７．５μｍから約１５μｍの間であり得る。おおよその厚さは、材料を堆積および／または除去するために使用される堆積技術ならびに厚さが測定される計測技術の精度および／または精度の限界に基づく不確実性の範囲内であり得る。本明細書に提示された例は、互いに接合された２つのチップのみを含む積層デバイスに関するものであるが、３つ以上のチップを含むチップスタックに拡張することができる。例えば、積層デバイスは、量子回路素子を有する２つのチップを含むことができ、ここで、各チップは、本明細書に記載されているような超伝導バンプボンドを使用して互いに接合され、２つのチップのうちの１つは、本明細書で説明するような超伝導バンプボンドを使用して、量子回路素子または古典的な回路素子のいずれかを含む第３のチップに接続される。
【００４６】
本明細書に記載される量子物質および量子動作の実施形態は、適切な量子回路、またはより一般的には、本明細書に開示される構造およびそれらの構造的同等物を含む量子計算システム、またはそれらの１つ以上の組み合わせにおいて実装され得る。「量子計算システム」という用語は、量子コンピュータ、量子情報処理システム、量子暗号システム、または量子シミュレータを含み得るが、それらに限定されない。
【００４７】
量子情報および量子データという用語は、量子システムによって運ばれ、そこに保持され、または格納される情報またはデータを指し、最小の非自明なシステムは量子ビット、すなわち量子情報の単位を定義するシステムである。「量子ビット」という用語は、対応する状況において２レベルシステムとして適切に近似され得るすべての量子システムを包含するものと理解される。そのような量子システムは、例えば２つまたはそれより多くのレベルを有するマルチレベルシステムを含み得る。一例として、このようなシステムは、原子、電子、光子、イオンまたは超伝導量子ビットを含み得る。多くの実装では、計算基礎状態は、基底状態および第１励起状態で識別されるが、計算状態がより高いレベルの励起状態で識別される他の設定も可能であることが理解される。量子メモリは、例えば、光が伝送に使用される光‐物質界面、および重ね合わせまたは量子コヒーレンスなどの量子データの量子特性を保存および保持する物質など、忠実度と効率が高く、量子データを長期保存することができるデバイスであることが理解される。
【００４８】
本明細書は多くの具体的な実装の詳細を含むが、これらは特許請求の範囲を限定するものではなく、むしろ特定の実施形態に特有であり得る特徴の説明として解釈されるべきである。別個の実施形態の文脈において本明細書で説明される特定の特徴は、単一の実施形態において組み合わせて実施されてもよい。逆に、単一の実施形態の文脈で記載されている様々な特徴は、複数の実施形態で別々にまたは任意の適切なサブコンビネーションで実施することもできる。さらに、特徴が、特定の組み合わせで作用するものとして上述されており、当初はそのように特許請求の範囲に記載されているものであっても、ある場合には、特許請求の範囲に記載された組み合わせからの１つまたは複数の特徴を組み合わせから切り出すことができ、かつ特許請求の範囲に記載された組み合わせは、サブコンビネーションもしくはサブコンビネーションのバリエーションを対象とすることができる。
【００４９】
同様に、動作は、特定の順序で図面に示されているが、これは、望ましい結果を達成するために、示された順序または順番どおりに、または図示されたすべての動作が実行されることを必要とするものと理解されるべきではない。例えば、特許請求の範囲に記載された動作は、異なる順序で実行され、依然として望ましい結果を達成することができる。特定の状況では、マルチタスク処理と並列処理が有利な場合がある。さらに、上述の実施形態における様々な構成要素の分離は、すべての実施形態においてそのような分離を必要とするものとして理解されるべきではない。
【００５０】
本主題の特定の実施形態について記載した。他の実施形態は、添付の特許請求の範囲内にある。
【図１】
2019504511.tif 000003
【図２】
2019504511.tif 000004
【図３Ａ】
2019504511.tif 000005
【図３Ｂ】
2019504511.tif 000006
【図３Ｃ】
2019504511.tif 000007
【図３Ｄ】
2019504511.tif 000008
【図３Ｅ】
2019504511.tif 000009
【手続補正書】
【提出日】平成29年10月13日(2017.10.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の回路素子と、前記第１の回路素子に電気的に接触する第１の相互接続パッドと、前記第１の相互接続パッド上のバリア層とを備える第１のチップであって、前記バリア層が窒化チタンである、第１のチップと、
前記バリア層上の超伝導バンプボンドと、
第１の量子回路素子を備え、前記超伝導バンプボンドによって前記第１のチップに接合された第２のチップであって、前記超伝導バンプボンドが前記第１の回路素子と前記第１の量子回路素子との間に電気的接続を提供する、第２のチップと、を備えるデバイス。
【請求項２】
前記第１の相互接続パッドがアルミニウムである、請求項１に記載のデバイス。
【請求項３】
前記超伝導バンプボンドがインジウムである、請求項１に記載のデバイス。
【請求項４】
前記第１の回路素子が高速単一磁束量子（ＲＳＦＱ）デバイスを含む、請求項１に記載のデバイス。
【請求項５】
前記第１の回路素子が第２の量子回路素子を含む、請求項１に記載のデバイス。
【請求項６】
前記第１のチップおよび前記第２のチップの少なくとも１つがシリコン基板を含む、請求項１に記載のデバイス。
【請求項７】
前記第１のチップおよび前記第２のチップの少なくとも１つがサファイア基板を含む、請求項１に記載のデバイス。
【請求項８】
前記第１のチップの第１の表面が、前記第２のチップの第１の表面から離間されかつ対向してギャップを形成している、請求項１に記載のデバイス。
【請求項９】
第１の回路素子を含む第１のチップを提供するステップと、
第１のアルミニウム相互接続パッドが前記第１の回路素子に電気的に接続されるように、前記第１のチップの第１の表面上に第１のアルミニウム相互接続パッドを形成するステップと、
前記第１のアルミニウム相互接続パッド上に第１の窒化チタンバリア層を形成するステップと、
第２の回路素子を含む第２のチップを提供するステップと、
インジウムバンプボンドを形成するステップと、
前記第１の回路素子が前記第２の回路素子に電気的に接続されるように、前記第１のチップを前記インジウムバンプボンドで前記第２のチップに接合するステップであって、前記第１のチップを前記第２のチップに接合するステップを室温で実行する、接合するステップと、を含む方法。
【請求項１０】
室温が略１８℃から略３０℃の間である、請求項１０に記載の方法。
【請求項１１】
前記第１の窒化チタンバリア層を形成する前に、前記第１のアルミニウム相互接続パッドから自然酸化物を除去するステップをさらに含む、請求項１１に記載の方法。
【請求項１２】
前記自然酸化物を除去するステップが、前記第１のアルミニウム相互接続パッドの表面をイオンミリングするステップを含む、請求項１２に記載の方法。
【請求項１３】
前記第１の窒化チタンバリアを形成するステップが、前記第１のアルミニウム相互接続パッド上に窒化チタンを反応性スパッタリングするステップを含む、請求項１１に記載の方法。
【請求項１４】
前記第１のチップを前記第２のチップに接合する前に、前記第１の窒化チタンバリア層の表面をイオンミリングするステップをさらに含む、請求項１１に記載の方法。
【請求項１５】
前記インジウムバンプボンドの表面をＨ２プラズマに曝露するステップをさらに含む、請求項１１に記載の方法。
【請求項１６】
第２のアルミニウム相互接続パッドが前記第２の回路素子に電気的に接続されるように、前記第２のチップの第１の表面上に第２のアルミニウム相互接続パッドを形成するステップと、
前記第２のチップの前記第２のアルミニウム相互接続パッド上に第２の窒化チタンバリア層を形成するステップと、をさらに含む、請求項１１に記載の方法。
【請求項１７】
前記第２の窒化チタンバリア層を形成する前に、前記第２のチップの前記第２のアルミニウム相互接続パッドから自然酸化物を除去するステップをさらに含む、請求項１７に記載の方法。
【請求項１８】
前記第２のアルミニウム相互接続パッドから自然酸化物を除去するステップが、前記第２のアルミニウム相互接続パッドの表面をイオンミリングするステップを含む、請求項１８に記載の方法。
【請求項１９】
前記第２のアルミニウム相互接続パッド上に前記第２の窒化チタンバリア層を形成するステップが、前記第２のアルミニウム相互接続パッド上に窒化チタンを反応性スパッタリングするステップを含む、請求項１７に記載の方法。
【請求項２０】
前記第１のチップを前記第２のチップに接合する前に、前記第２の窒化チタンバリア層の表面をイオンミリングするステップをさらに含む、請求項１７に記載の方法。
【請求項２１】
前記インジウムバンプボンドを形成するステップが、前記第１の窒化チタンバリア上、前記第２の窒化チタンバリア上、または前記第１の窒化チタンバリアおよび前記第２の窒化チタンバリアの両方の上にインジウムを堆積させるステップを含む、請求項１７に記載の方法。
【請求項２２】
前記第１の回路素子が高速単一磁束量子（ＲＳＦＱ）デバイスを含み、前記第２の回路素子が量子回路素子を含む、請求項１１に記載の方法。
【請求項２３】
前記第１の回路素子が第１の量子回路素子を含み、前記第２の回路素子が第２の量子回路素子を含む、請求項１１に記載の方法。
【国際調査報告】
2019504511.tif 000010
2019504511.tif 000011
2019504511.tif 000012