(57)【要約】疲労した強誘電体メモリセルの回復のための方法、システム、およびデバイスが記載される。回復電圧は、繰り返しのアクセス（読み出しもしくは書き込み）動作のために疲労した強誘電体メモリセルに印加され得る。回復電圧は、アクセス電圧よりも大きな振幅を有することができ、複数の電圧パルスまたは定電圧を含むことができる。回復動作は、メモリアレイ動作のバックグラウンドで行われても良くまたは、ホストデバイスがメモリアレイを活発に使用していないときに行われ得る。回復動作は定期的に実行され得るか、または、幾つかの出来事の間で分散された個別の一連のパルスを含み得る。【選択図】図４
2019521465.tif 000002
【特許請求の範囲】
【請求項１】
複数のアクセスサイクルの各サイクル中にメモリアレイの強誘電体メモリセルに第１の電圧を印加すること、
前記複数のアクセスサイクルのために前記第１の電圧を印加することに少なくとも部分的に基づいて、前記強誘電体メモリセルが疲労閾値に達したと判定すること、および
前記強誘電体メモリセルが前記疲労閾値に到達したと判定することに少なくとも部分的に基づいて、前記強誘電体メモリセルに第２の電圧を印加すること、
を含み、
前記第２の電圧の振幅は前記第１の電圧の振幅よりも大きく、
前記強誘電体メモリセルの前記疲労閾値に少なくとも部分的に基づく期間または繰り返し回数にわたって前記第２の電圧が印加される
方法。
【請求項２】
前記強誘電体メモリセルが前記疲労閾値に到達したと判定することに少なくとも部分的に基づいて、前記強誘電体メモリセルのロジック状態を判定すること、および
前記強誘電体メモリセルの前記ロジック状態を他のメモリセルに格納すること
をさらに含み、
前記他のメモリセルに前記強誘電体メモリセルの前記ロジック状態を格納した後、前記第２の電圧が前記強誘電体メモリセルに印加される
請求項１に記載の方法。
【請求項３】
前記第２の電圧を印加した後に前記他のメモリセルのロジック状態を判定すること、および、
前記他のメモリセルの前記ロジック状態を前記強誘電体メモリセルに書き込むこと
をさらに含む請求項２に記載の方法。
【請求項４】
前記強誘電体メモリセルが前記疲労閾値に到達したと判定することは、
タイマが閾値期間を超えていること、ここで、前記閾値期間は、前記疲労閾値に到達する時間に少なくとも部分的に基づく、
カウンタがカウント数の閾値を超えること、ここで、前記カウンタは、前記複数のアクセスサイクルのアクセスサイクル毎にインクリメントされる、
前記第１の電圧の前記振幅よりも小さい振幅を有するテストアクセス電圧を印加することに少なくとも部分的に基づいた前記強誘電体メモリセルの検知の失敗、
前記複数のアクセスサイクルの各サイクルに使用されるセンスウィンドウよりも小さいテストセンスウィンドウに少なくとも部分的に基づいた前記強誘電体メモリセルの検知の失敗、ここで、前記テストセンスウィンドウは、リファレンス電圧に少なくとも部分的に基づく、または、
誤り訂正符号が前記強誘電体メモリセルの破損したロジック値を検出すること
の少なくとも１つを検出することを含む
請求項１に記載の方法。
【請求項５】
前記強誘電体メモリセルが前記疲労閾値に到達したと判定することは、疲労回復動作を開始するためのコマンドを受信することを含む
請求項１に記載の方法。
【請求項６】
前記メモリアレイは、デバイスの素子を含み、前記第２の電圧を前記強誘電体メモリセルに印加することは、
前記デバイスの電源がオンになること、
前記デバイスの電源をオフにすること、または
前記デバイスを外部電源に接続すること
の少なくとも１つを含むイベントの間に、前記第２の電圧を前記強誘電体メモリセルに印加することを含む
請求項１に記載の方法。
【請求項７】
前記期間または前記繰り返し回数にわたって前記第２の電圧を印加することは、
イベントの複数の出来事の間に前記第２の電圧を印加することを含み、
前記期間のサブセットまたは前記繰り返し回数のサブセットが、前記イベントの各出来事に関連付けられる
請求項１に記載の方法。
【請求項８】
前記メモリアレイにアクセスするための要求を受信することに少なくとも部分的に基づいて、前記第２の電圧の前記印加を中断すること、および、
前記要求を完了することに少なくとも部分的に基づいて、前記第２の電圧の前記印加を再開すること
をさらに含む
請求項１に記載の方法。
【請求項９】
前記第２の電圧が印加されるたびにカウンタをインクリメントすること
をさらに含む
請求項１に記載の方法。
【請求項１０】
ロジック状態を前記強誘電体メモリセルに回復するリフレッシュ動作中に前記第２の電圧を印加すること
をさらに含み、
前記ロジック状態は、前記第１の電圧を印加することに少なくとも部分的に基づいて判定される
請求項１に記載の方法。
【請求項１１】
前記メモリアレイは複数の行を含み、
前記複数の行の各行は、複数の強誘電体メモリセルと電子的に通信するプレート線を含み、
前記第２の電圧を印加することは、前記第２の電圧を少なくとも１つのプレート線に印加することを含み、
前記少なくとも１つのプレート線に前記第２の電圧を印加することに、少なくとも部分的に基づいて、前記プレート線と電子的に通信する各強誘電体メモリセルに前記第２の電圧が印加される
請求項１に記載の方法。
【請求項１２】
前記第２の電圧を前記プレート線に印加することは、
前記第２の電圧を複数のプレート線に印加することを含む。
請求項１１に記載の方法。
【請求項１３】
前記強誘電体メモリセルの前記疲労閾値は、前記強誘電体メモリセルに蓄積された電荷と、前記強誘電体メモリセルおよびセンスコンポーネントと電子的に通信するデジット線の容量との間の関係に少なくとも部分的に基づく
請求項１に記載の方法。
【請求項１４】
前記強誘電体メモリセルの前記疲労閾値は、前記強誘電体メモリセルが残留分極閾値に達する全アクセスサイクル数に少なくとも部分的に基づく
請求項１３に記載の方法。
【請求項１５】
前記第２の電圧を印加した後に前記強誘電体メモリセルに蓄積された電荷は、前記第２の電圧を印加する前に前記強誘電体メモリセルに蓄積された電荷よりも大きいと判定すること
をさらに含み、
前記判定は、前記強誘電体メモリセルによって生成されたセンス電圧に少なくとも部分的に基づく
請求項１に記載の方法。
【請求項１６】
前記第２の電圧の印加の期間または繰り返し回数は、前記第２の電圧の前記振幅に少なくとも部分的に基づく
請求項１に記載の方法。
【請求項１７】
前記強誘電体メモリセルにアクセスするために前記第１の電圧を印加することは、
前記強誘電体メモリセルの読み出し、または前記強誘電体メモリセルへの書き込みを含む
請求項１に記載の方法。
【請求項１８】
前記第２の電圧は、
複数のバイポーラ電圧パルス、
複数のユニポーラ電圧パルス、または
一定の振幅を有する電圧
のうちの少なくとも１つを含む
請求項１に記載の方法。
【請求項１９】
複数の強誘電体メモリセルを含むメモリアレイ、および、
前記複数の強誘電体メモリセルのうちの少なくとも１つの強誘電体メモリセルで実行される疲労回復動作に基づいてリセット可能なカウンタ
を含むメモリデバイス。
【請求項２０】
前記メモリアレイは、前記メモリアレイのサブセットを含む複数のメモリブロックを含み、
前記複数の内の各メモリブロックは、少なくとも１つのカウンタに関連付けられる
請求項１９に記載のメモリデバイス。
【請求項２１】
前記疲労回復動作を実行するコントローラ
をさらに含み、
前記疲労回復動作は、
複数のアクセスサイクルのために少なくとも１つの強誘電体メモリセルに第１の電圧を印加することに少なくとも部分的に基づいて、前記少なくとも１つの強誘電体メモリセルが疲労閾値に達したと判定すること、および
前記少なくとも１つの強誘電体メモリセルが前記疲労閾値に到達したという前記判定に少なくとも部分的に基づいて、前記少なくとも１つの強誘電体メモリセルに前記第２の電圧を印加すること
を含み、
前記第２の電圧の振幅は前記第１の電圧の振幅より大きく、
前記第２の電圧は、前記少なくとも１つの強誘電体メモリセルの前記疲労閾値に基づく期間または繰り返し回数わたって印加される
請求項１９に記載のメモリデバイス。
【請求項２２】
前記複数の強誘電体メモリセルのうちの第１の強誘電体メモリセルに前記疲労回復動作を実行すること、および
前記第１の強誘電体メモリセルの前記疲労回復動作の間に、前記複数のうちの第２の強誘電体メモリセルにアクセス動作を行うこと
をするように構成されたコントローラをさらに含む
請求項１９に記載のメモリデバイス。
【請求項２３】
複数の強誘電体メモリセルを含むメモリアレイ、
前記メモリアレイと電子的に通信する複数の導電端子、および、
前記複数の強誘電体メモリセルの疲労回復動作をサポートする回復端子
を含み、
前記複数の導電端子は、前記回復端子を含み、
前記疲労回復動作は、
少なくとも１つの強誘電体メモリセルが疲労閾値に到達したという判定に少なくとも部分的に基づいて、前記複数のうちの前記少なくとも１つの強誘電体メモリセルに印加される回復電圧を含み、
前記回復電圧の振幅は、アクセス電圧の振幅よりも大きく、
前記回復電圧は、前記疲労閾値に基づく期間または繰り返し回数にわたって印加される
電子回路。
【請求項２４】
前記複数の導電端子は、
前記アクセス電圧を含み、前記強誘電体メモリセルのアクセス動作の間、前記メモリアレイの強誘電体メモリセルに印加することができる第１の電圧供給源と電子的に通信する第１の電力端子、および、
前記回復電圧を含み、前記強誘電体メモリセルの疲労回復動作中に、前記メモリアレイの前記強誘電体メモリセルに印加することができる第２の電圧供給源と電子的に通信する第２の電源端子
を含む請求項２３に記載の電子回路。
【請求項２５】
前記疲労回復動作は、
前記回復端子を介して、前記複数の強誘電体メモリセルの前記疲労回復動作を開始するための信号
を含む請求項２３に記載の電子回路。
【請求項２６】
前記疲労回復動作は、ユーザによってプログラム可能なパラメータを含む
を含む請求項２３に記載の電子回路。
【請求項２７】
複数のアクセスサイクルの各サイクル中にメモリアレイの強誘電体メモリセルに第１の電圧を印加するための手段、
前記複数のアクセスサイクルのために前記第１の電圧を印加することに少なくとも部分的に基づいて、前記強誘電体メモリセルが疲労閾値に到達したと判定する手段、および、
前記強誘電体メモリセルが前記疲労閾値に到達したと判定することに少なくとも部分的に基づいて、前記強誘電体メモリセルに第２の電圧を印加する手段
を含み、
前記第２の電圧の振幅は前記第１の電圧の振幅よりも大きく、
前記強誘電体メモリセルの前記疲労閾値に少なくとも部分的に基づく期間または繰り返し回数にわたって前記第２の電圧が印加される
電子メモリ装置。
【請求項２８】
前記強誘電体メモリセルが前記疲労閾値に到達したと判定することに少なくとも部分的に基づいて前記強誘電体メモリセルのロジック状態を判定するための手段、および、
前記強誘電体メモリセルの前記ロジック状態を他のメモリセルに格納するための手段
をさらに含み、
前記他のメモリセルに前記強誘電体メモリセルの前記ロジック状態を格納した後、前記第２の電圧が前記強誘電体メモリセルに印加される
請求項２７に記載の電子メモリ装置。
【請求項２９】
前記第２の電圧を印加した後に前記他のメモリセルのロジック状態を判定するための手段、および、
前記他のメモリセルの前記ロジック状態を前記強誘電体メモリセルに書き込むための手段
をさらに含む
請求項２８に記載の電子メモリ装置。
【請求項３０】
前記強誘電体メモリセルが前記疲労閾値に到達したことを判定するための手段は、
タイマが閾値期間を超えること、ここで、前記閾値期間は、前記疲労閾値に到達する時間に少なくとも部分的に基づく、
カウンタがカウント数の閾値を超えること、ここで、前記カウンタは、前記複数のアクセスサイクルのアクセスサイクル毎にインクリメントされる、
前記第１の電圧の前記振幅よりも小さい振幅を有するテストアクセス電圧を印加することに少なくとも部分的に基づいた前記強誘電体メモリセルの検知の失敗、
前記複数のアクセスサイクルの各サイクルに使用されるセンスウィンドウよりも小さいテストセンスウィンドウに少なくとも部分的に基づいた前記強誘電体メモリセルの検知の失敗、ここで、前記テストセンスウィンドウは、リファレンス電圧に少なくとも部分的に基づく、または、
誤り訂正符号が前記強誘電体メモリセルの破損したロジック値を検出すること
の少なくとも１つを検出する手段を含む
請求項２７に記載の電子メモリ装置。
【請求項３１】
前記期間または前記繰り返し回数にわたって前記第２の電圧を印加するための手段は、
イベントの複数の出来事の間に前記第２の電圧を印加するための手段を含み、
前記期間のサブセットまたは前記繰り返し回数のサブセットが、前記イベントの各出来事に関連付けられる
請求項２７に記載の電子メモリ装置。
【請求項３２】
前記メモリアレイにアクセスするための要求を受信することに少なくとも部分的に基づいて、前記第２の電圧の前記印加を中断するための手段、および、
前記要求を完了することに少なくとも部分的に基づいて、前記第２の電圧の前記印加を再開するための手段
をさらに含む
請求項２７に記載の電子メモリ装置。
【請求項３３】
前記第２の電圧が印加されるたびにカウンタをインクリメントするための手段
をさらに含む
請求項２７に記載の電子メモリ装置。
【請求項３４】
ロジック状態を前記強誘電体メモリセルに回復するリフレッシュ動作中に前記第２の電圧を印加するための手段をさらに含み、
前記ロジック状態は、前記第１の電圧を印加することに少なくとも部分的に基づいて判定される
請求項２７に記載の電子メモリ装置。
【請求項３５】
前記第２の電圧を印加した後に前記強誘電体メモリセルに蓄積された電荷は、前記第２の電圧を印加する前に前記強誘電体メモリセルに蓄積された電荷よりも大きいと判定するための手段
をさらに含み、
前記判定は、前記強誘電体メモリセルによって生成されたセンス電圧に少なくとも部分的に基づく
請求項２７に記載の電子メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
＜クロスリファレンス＞
本特許出願は「Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｍｅｍｏｒｙ  Ｃｅｌｌ  Ｒｅｃｏｖｅｒｙ」という名称のＭａｒｉａｎｉらによる２０１６年６月１０日に出願された米国特許出願番号１５／１７９，６９５号であって、本出願の譲受人に譲渡された該出願の優先権を主張する。
【０００２】
本発明は、一般にメモリデバイスに関し、より具体的には、疲労した強誘電性メモリセルの回復に関する。
【背景技術】
【０００３】
メモリデバイスは、例えばコンピュータ、無線通信デバイス、カメラ、及びデジタルディスプレイなどの様々な電子デバイス中に情報を格納するために広く使用されている。情報は、メモリデバイスの異なる状態にプログラミングすることで格納される。例えば、バイナリデバイスはよくロジック「１」もしくはロジック「０」でしばしば表される２つの状態を有する。他のシステムでは、３つ以上の状態が格納され得る。格納された情報にアクセスするために、電子デバイスはメモリデバイス中の格納された状態を読み出しもしくは検知（sense；センス）し得る。情報を格納するために、電子デバイスはメモリデバイスの状態を書き込みもしくはプログラムし得る。
【０００４】
ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナス・ダイナミックＲＡＭ（ＳＤＲＡＭ）、強誘電体ＲＡＭ（ＦｅＲＡＭ）、磁気ＲＡＭ（ＭＲＡＭ）、抵抗変化型ＲＡＭ（ＲＲＡＭ）、フラッシュメモリ、および、その他を含む様々な種類のメモリデバイスが存在する。メモリデバイスは揮発性もしくは不揮発性であり得る。例えばフラッシュメモリなどの不揮発メモリは、外部電源が存在しなくても長期間にわたってデータを格納できる。ＤＲＡＭなどの揮発性メモリデバイスは外部電源によって定期的にリフレッシュされないと、時間とともに格納されたそれらの状態を失い得る。バイナリメモリデバイスは、例えば、充電されたコンデンサもしくは放電されたコンデンサを含むことができる。しかし、充電されたコンデンサは時間とともにリーク電流により放電され得、その結果、格納された情報を失う。揮発性メモリのある機構は、読み出しもしくは書き込みの速度が速いことなどの有利な性能を提供し得るが、不揮発性メモリの機構は周期的なリフレッシュがなくてもデータを格納できることなどが有利である。
【０００５】
ＦｅＲＡＭは、揮発性メモリと同様のデバイス構造を使用し得るが、ストレージデバイスとして強誘電体コンデンサを使用しているために、不揮発性の性質を有し得る。このため、ＦｅＲＡＭデバイスは、他の不揮発性メモリデバイスおよび揮発性メモリデバイスに比べて優れた性能を有し得る。しかし、ＦｅＲＡＭの性能は、それらの寿命とともに劣化する可能性がある。例えば、強誘電体材料は、通常の動作中にメモリセルに対して実行される読み出しまたは書き込み動作による疲労を受ける可能性がある。疲労した強誘電体材料は、ＦｅＲＡＭセルの電荷を蓄積する能力を低減し、メモリセルを動作不能にする可能性がある。
【図面の簡単な説明】
【０００６】
本明細書の開示は以下の図面を参照し、含む。
【図１】本開示の様々な実施形態に従った、疲労した強誘電体メモリセルの回復をサポートするメモリアレイの例を説明する図である。
【図２】本開示の様々な実施形態に従った、疲労からの回復をサポートするメモリセルの回路の例を説明する図である。
【図３】本開示の様々な実施形態に従った、新品および疲労した強誘電体メモリセルのヒステリシスプロットの例を説明する図である。
【図４】本開示の様々な実施形態に従った、疲労した強誘電体メモリセルの回復をサポートする回復動作の例を説明する図である。
【図５】本開示の様々な実施形態に従った、疲労した強誘電体メモリセルの回復をサポートする分散動作の例を説明する図である。
【図６】本開示の様々な実施形態に従った、疲労した強誘電体メモリセルの回復をサポートする強誘電体メモリアレイの例を説明するブロック図である。
【図７】本開示の様々な実施形態に従った、疲労した強誘電体メモリセルの回復をサポートする強誘電体メモリアレイの例を説明するブロック図である。
【図８】本開示の様々な実施形態に従った、疲労した強誘電体メモリセルの回復をサポートする、メモリアレイを含むシステムの例を説明する図である。
【図９】本開示の様々な実施形態に従った、疲労した強誘電体メモリセルの回復のための方法を説明するフローチャートである。
【発明を実施するための形態】
【０００７】
サイクル誘起疲労を被っているものを含む、疲労した強誘電体メモリセルは、メモリセルに回復電圧を印加することにより回復させることができる。回復電圧は、サイクリング電圧（例えば、メモリセルを読み書きするために使用される電圧）よりも大きな振幅を有することができる。回復電圧は、複数の電圧パルスまたは定電圧ストレスを含むことができる。ホストデバイスの動作の中断を最小化するために、メモリデバイスがホストデバイスによって使用されていない間に回復動作を適用することができ、かつ、回復動作を経時的に分散または中断することができる。例えば、ホストデバイスが電源オンまたはオフになっている間に回復動作が実行されても良く、または、メモリアレイがアイドル状態である間にバックグラウンドで実行されてもよい。
【０００８】
サイクル誘起疲労は、強誘電体メモリセルの残留分極を減少させる可能性がある。残留分極は、メモリセルの読み出しまたは書き込み後に残る分極である。強誘電体メモリセルに蓄積される電荷はその残留分極に比例するので、残留分極が減少すると、メモリセルに蓄積される電荷が少なくなる。残留分極が閾値未満に低下した場合、メモリアレイは、疲労したメモリセルのロジック値を読み出すことができない可能性がある。すなわち、メモリアレイは、低減された電荷に基づいてロジック状態を決定するのに十分に敏感でない可能性がある。その結果、メモリセルは動作不能または壊れたと考えられ得る。
【０００９】
回復動作は、メモリセルの残留分極を回復することによって疲労に対抗することができる。例えば、印加された回復電圧は、強誘電体材料の残留分極を改善または回復することができる。回復動作の有効性は、回復電圧の振幅およびその持続時間に依存し得る。いくつかの例では、回復動作は、バイポーラ電圧パルス、ユニポーラ電圧パルス、または定電圧を含むことができる。
【００１０】
前に紹介した本開示の機構は、メモリアレイとの関連で以下にさらに記載される。そして、特定の例が疲労した強誘電体メモリセルの回復、およびこのような回復動作の様々な実装のために記載される。本開示のこれらおよび他の機構は、疲労した強誘電体メモリセルの回復に関連する装置図、システム図、およびフローチャートによりさらに説明され、これらを参照して記載される。
【００１１】
図１は、本開示の様々な実施形態に従った、疲労した強誘電体メモリセルの回復をサポートするメモリアレイ１００の例を説明する。メモリアレイ１００は、電子メモリ装置とも称され得る。メモリアレイ１００は、異なる状態を格納するようにプログラム可能なメモリセル１０５を含む。個々のメモリセル１０５は、ロジック０およびロジック１として示される２つの状態を格納するようにプログラムされ得る。いくつかのケースでは、メモリセル１０５は、３つ以上のロジック状態を格納するように構成される。メモリセル１０５は、プログラム可能な状態を表現する電荷を格納するためのコンデンサを含み得る。例えば、充電されたコンデンサおよび充電されていないコンデンサは、それぞれ２つのロジック状態を表わし得る。メモリセル１０５は、強誘電体材料を有するコンデンサを含むことができる。強誘電体材料は自発的な電気分極を有する。すなわち電界が存在しない場合にゼロではない分極を有する。強誘電体メモリセル１０５のいくつかの詳細および利点を以下に説明する。強誘電体コンデンサの異なるレベルの電荷は、異なるロジック状態を表すことができる。強誘電体メモリセル１０５が周期的に循環（cycle）される（例えば、読み出しまたは書き込み動作を介して循環される）につれて、その分極は疲労によって減少し得、蓄積された電荷を減少させ得る。メモリセル１０５の分極を回復させるために、回復動作をメモリセル１０５に適用することができる。
【００１２】
読み出しおよび書き込みなどの動作（すなわち、サイクリング）は、メモリセル１０５上で適切なアクセス線１１０またはデジット線１１５を活性化もしくは選択することによって行われ得る。アクセス線１１０はワード線１１０とも呼ばれることがあり、デジット線１１５はビット線１１５とも呼ばれることがある。ワード線１１０もしくはデジット線１１５を活性化または選択することは、個々の線に電圧を印加することを含むことができる。ワード線１１０およびデジット線１１５は、導電性材料で作られる。例えば、ワード線１１０およびデジット線１１５は、金属（例えば、銅、アルミニウム、金、タングステンなど）、金属合金、またはその他の導電性材料などから生成される。図１の例によると、メモリセル１０５の個々の行は１本のワード線１１０に接続され、メモリセル１０５の個々の列は１本のデジット線１１５に接続される。１本のワード線１１０と１本のデジット線１１５を活性化させる（例えば、ワード線１１０もしくはデジット線１１５に電圧を印加する）ことにより、それらの交点にある１つのメモリセル１０５がアクセスされ得る。ワード線１１０およびデジット線１１５の交点は、メモリセルのアドレスと称され得る。各アクセス動作は、メモリセル１０５の残留分極を低減する可能性があり、使用に伴ってアクセス動作の回数が増加すると、メモリセル１０５が疲労により動作不能になる可能性がある。
【００１３】
いくつかの構造では、例えばコンデンサなどのセルのロジック格納デバイスは、選択コンポーネントによってデジット線から電気的に分離され得る。ワード線１１０が選択コンポーネントに接続され得るし、選択コンポーネントを制御し得る。例えば、選択コンポーネントはトランジスタであっても良く、ワード線１１０はトランジスタのゲートに接続されても良い。ワード線１１０の活性化は、メモリセル１０５のコンデンサとメモリセル１０５の対応するデジット線１１５の間の電気的接続もしくは閉回路をもたらす。その後、デジット線はメモリセル１０５の読み出しもしくは書き込みのためにアクセスされ得る。選択デバイスとしてトランジスタを含まない他の構造が使用されてもよい。例えば、クロスポイントメモリアレイ構造を使用することができる。
【００１４】
メモリセル１０５へのアクセスは、行デコーダ１２０および列デコーダ１３０を通じて制御され得る。いくつかの例では、行デコーダ１２０はメモリコントローラ１４０から行アドレスを受信し、受信した行アドレスに基づいて適切なワード線１１０を活性化する。同様に、列デコーダ１３０はメモリコントローラ１４０から列アドレスを受信し、適切なデジット線１１５を活性化する。例えば、メモリアレイ１００は、ＷＬ＿１〜ＷＬ＿Ｍとラベル付けされた複数のワード線、およびＤＬ＿１〜ＤＬ＿Ｎとラベル付けされた複数のデジット線１１５を備えることができる。ここで、ＭおよびＮはアレイサイズに依存する。このため、ワード線１１０およびデジット線１１５（例えば、ＤＬ＿２およびＷＬ＿３）の活性化により、それらの交点のメモリセル１０５がアクセスされ得る。いくつかのケースでは、行、列、行もしくは列のいくつかの組み合わせ、またはアレイ全体に回復動作が適用され得る。他の場合では、メモリアレイ１００はメモリバンクであり得るし、回復動作はメモリバンクに適用され得る。
【００１５】
アクセスに際して、メモリセル１０５は、格納されているメモリセル１０５の状態を判定するためにセンスコンポーネント１２５によって読み出しもしくは検知され得る。例えば、メモリセル１０５にアクセスした後に、メモリセル１０５の強誘電体コンデンサは、その対応するデジット線１１５に放電され得る。強誘電体コンデンサを放電することは、強誘電体コンデンサにバイアスまたは電圧を印加することに基づくことができる。放電は、メモリセル１０５に格納された状態を判定するためにセンスコンポーネント１２５がリファレンス電圧（図示せず）と比較することができるデジット線１１５の電圧の変化を誘起することができる。例えば、デジット線１１５がリファレンス電圧よりも高い電圧を有する場合には、センスコンポーネント１２５は、メモリセル１０５中に記憶された状態がロジック１であったと判定でき、またその逆も可能である。センスコンポーネント１２５は、ラッチングと呼ぶことができる信号の差を検出し、増幅するために、様々なトランジスタまたは増幅器を含むことができる。メモリセル１０５の検出されたロジック状態は、出力１３５として列デコーダ１３０を介してその後出力され得る。いくつかのケースでは、検知動作は、メモリセル１０５が疲労閾値に達したことを決定することができる。例えば、センスコンポーネント１２５は、疲労に起因したメモリセル１０５の記憶された電荷の減少を判定することができる。その後、メモリセル１０５に対して回復動作が実行され得る。
【００１６】
メモリセル１０５は、関連したワード線１１０およびデジット線１１５を活性化することにより、設定もしくは書き込みされ得る。前述のように、ワード線１１０の活性化は、対応する行のメモリセル１０５をそれらの個々のデジット線１１５に電気的に接続する。ワード線１１０が活性化されている間に関連するデジット線１１５を制御することにより、メモリセル１０５は書き込みされ得る。すなわち、ロジック値がメモリセル１０５に格納され得る。列デコーダ１３０は、例えば、入力１３５などのメモリセル１０５に書き込まれるデータを受け付け得る。強誘電体メモリセル１０５は、強誘電体コンデンサにわたって電圧を印加することによって書き込まれ得る。いくつかの例では、回復電圧を同様の方法で印加することができる。すなわち、関連するワード線１１０およびデジット線１１５を活性化することにより、強誘電体コンデンサにわたって回復電圧を印加することができる。いくつかの実施例では、回復電圧は、以下でより詳細に説明するように、プレート線を使用して印加され得る。
【００１７】
ＤＲＡＭなどの、いくつかのメモリ構造では、メモリセル１０５への１つのアクセス動作は格納されたロジック状態を劣化もしくは破壊し得、メモリセル１０５に元のロジック状態を戻すために、再書き込み動作もしくはリフレッシュ動作が行われ得る。例えば、ＤＲＡＭでは、検知動作の間にコンデンサは部分的もしくは完全に放電され得、格納されたロジック状態が壊れる。このため、検知動作の後に、ロジック状態は再書き込みされ得る。さらに、１つのワード線１１０を活性化することは、その行の全てのメモリセルの放電をもたらし得、その行のいくつかもしくは全てのメモリセル１０５が再書き込みされる必要があり得る。
【００１８】
ＤＲＡＭを含むいくつかのメモリ構造では、外部電源によって定期的にリフレッシュされないと、時間とともにそれらに格納された状態を失い得る。例えば、充電されたコンデンサは時間とともにリーク電流により放電され得、その結果、格納された情報の喪失をもたらす。これらのいわゆる揮発性メモリ装置のリフレッシュレートは比較的高くなり得る。例えば、ＤＲＡＭアレイでは１秒間に１０回のリフレッシュ動作であり得る。それは、著しい電力消費をもたらす。メモリアレイがますます大きくなると、より大きな電力消費は、特に、バッテリーなどの有限の電力源に頼る移動デバイスに対するメモリアレイの配備もしくは動作を抑制し得る（例えば、電力供給、熱生成、材料の制限など）。後述するように、強誘電体メモリセル１０５は、他のメモリ構造と比較して改善された性能をもたらすことができる有益な特性を有し得る。強誘電体メモリセル１０５に対する回復動作を行うことにより、それらの寿命は延長され得る。
【００１９】
メモリコントローラ１４０は、例えば行デコーダ１２０、列デコーダ１３０、およびセンスコンポーネント１２５などの様々なコンポーネントを通じて、メモリセル１０５の動作（例えば、読み出し、書き込み、再書き込み、リフレッシュ、回復など）を制御し得る。メモリコントローラ１４０は、所望のワード線１１０およびデジット線１１５を活性化するために、行アドレス信号および列アドレス信号を生成し得る。メモリコントローラ１４０は、メモリアレイ１００の動作の間に使用される様々な電圧をさらに生成し得るし、制御し得る。一般的に、本明細書で論じられる印加電圧の振幅、形状、もしくは継続時間は、調整され得るか、または、変更され得るし、メモリアレイ１００に対する様々な動作で異なり得る。さらに、メモリアレイ１００中の１つ、複数、もしくは全てのメモリセル１０５は、同時にアクセスされ得る。例えば、全てのメモリセル１０５もしくは一群のメモリセル１０５が１つのロジック状態に設定されるリセット動作の間に、メモリアレイ１００の複数もしくは全てのセルが同時にアクセスされ得る。メモリコントローラ１４０は、複数の過程に回復動作を分散させることもでき、このことはホストデバイスの動作の中断を防止するのに役立つ可能性がある。
【００２０】
図２は、本開示の様々な実施形態に従った、メモリセル１０５を含み、疲労した強誘電体メモリセルの回復をサポートする回路２００の例を説明する。回路２００は、図１を参照しながら記述したメモリセル１０５、ワード線１１０、デジット線１１５、およびセンスコンポーネント１２５のそれぞれの例である強誘電体メモリセル１０５−ａ、ワード線１１０−ａ、デジット線１１５−ａ、およびセンスコンポーネント１２５−ａを含む。メモリセル１０５−ａは、第１のプレート（セルプレート２３０）および第２のプレート（セル底部２１５）を有するコンデンサ２０５などのロジック格納コンポーネントを含み得る。セルプレート２３０とセル底部２１５は、それらの間に位置する強誘電体材料を介して容量的に結合され得る。セルプレート２３０およびセル底部２１５の向きは、メモリセル１０５−ａの動作を変更することなく反転することができる。回路２００は、選択コンポーネント２２０およびリファレンス信号２２５も含む。図２の例では、セルプレート２３０は、プレート線２１０を介してアクセスされ得るし、セル底部２１５は、デジット線１１５−ａを介してアクセスされ得る。上述したように、コンデンサ２０５を充電または放電することによって、様々な状態が記憶され得る。例えば、プレート線２１０またはデジット線１１５−ａを用いて強誘電体コンデンサ２０５にわたって電圧を印加することにより、回復動作は、メモリセル１０５−ａに適用され得る。
【００２１】
格納されたコンデンサ２０５の状態は、回路２００に表わされている様々な素子の動作により、読み出しもしくは検知されることができる。コンデンサ２０５は、デジット線１１５−ａと電子的に通信し得る。例えば、選択コンポーネント２２０が非活性化されているときに、コンデンサ２０５はデジット線１１５−ａから分離されることができるし、選択コンポーネント２２０が活性化されているときに、コンデンサ２０５はデジット線１１５−ａに接続されることができる。選択コンポーネント２２０の活性化は、メモリセル１０５−ａの選択ということができる。いくつかのケースでは、選択コンポーネント２２０はトランジスタであり、その動作は、トランジスタの閾値の大きさ以上の大きさの電圧をトランジスタゲートに印加することによって制御される。ワード線１１０−ａは選択コンポーネント２２０を活性化し得る。例えば、ワード線１１０−ａに印加された電圧がトランジスタゲートに印加されることで、コンデンサ２０５をデジット線１１５−ａに接続する。代替的な実施形態では、選択コンポーネント２２０がプレート線２１０とセルプレート２３０の間に接続され、コンデンサ２０５がデジット線１１５−ａと選択コンポーネント２２０の他の端子の間にあるように、選択コンポーネント２２０とコンデンサ２０５の位置が入れ替えられ得る。この実施形態では、選択コンポーネント２２０はコンデンサ２０５を通じてデジット線１１５−ａと電子的に通信したままになり得る。この構成は読み出し動作および書込み動作の代替的なタイミングならびにバイアスに関連し得る。
【００２２】
コンデンサ２０５のプレート間の強誘電体材料のため、さらに詳しく以下で論じるように、コンデンサ２０５はデジット線１１５−ａとの接続時に放電しないことがあり得る。強誘電体コンデンサ２０５に記憶されたロジック状態を検知するために、メモリセル１０５−ａを選択するようにワード線１１０−ａがバイアスされ得るし、プレート線２１０に電圧が印加され得る。このバイアスは、選択コンポーネント２２０を活性化した後に印加することができ、またはバイアスが常にセルプレート２３０に印加されても良い。プレート線２１０をバイアスすることは、コンデンサ２０５にわたって電圧差を生じさせることができ、コンデンサ２０５に蓄積された電荷の変化をもたらすことができる。蓄積された電荷の変化の大きさは、コンデンサ２０５の初期状態（例えば、コンデンサの初期状態が記憶されたロジック１またはロジック０であるか）に依存し得る。これは、コンデンサ２０５に蓄積された電荷に基づいてデジット線１１５−ａの電圧の変化を誘起することができ、記憶されたロジック状態を決定するために使用され得る。
【００２３】
デジット線１１５−ａの電圧の変化は、その固有容量に依存する可能性がある。例えば、デジット線１１５−ａに電圧が加えられると、デジット線１１５−ａにいくつかの有限電荷が格納され得、結果として得られるデジット線の電圧は、デジット線１１５−ａの固有容量に依存し得る。固有容量は、デジット線１１５−ａの寸法を含む物理的特性に依存し得る。デジット線１１５−ａは、多数のメモリセル１０５を接続することができるので、デジット線１１５−ａは、無視できない容量（例えば、ピコファラッドのオーダー（ｐＦ））をもたらす長さを有し得る。その後、メモリセル１０５−ａ中の記憶されたロジック状態を決定するために、センスコンポーネント１２５−ａによって、得られたデジット線１１５−ａの電圧は、リファレンス信号２２５（例えば、リファレンス線の電圧）と比較され得る。メモリセル１０５−ａが疲労すると、メモリセル１０５−ａに蓄積される電荷が少なくなり得るので、デジット線１１５−ａの結果として生じる電圧は変化する可能性がある。このようにして、得られたデジット線１１５−ａ電圧をメモリセル１０５−ａがその疲労閾値に到達したか否かを判定するために使用することができる。
【００２４】
センスコンポーネント１２５−ａは、ラッチングと呼ぶことができる信号の差を検出し、増幅するために、様々なトランジスタまたは増幅器を含むことができる。センスコンポーネント１２５−ａは、デジット線１１５−ａの電圧を受信し、リファレンス電圧であり得るリファレンス信号２２５と比較するセンス増幅器を含むことができる。センスコンポーネント１２５−ａは、センス増幅器の出力またはデジット線１１５−ａの電圧、あるいは、両方をその後ラッチすることができる。ラッチされたメモリセル１０５−ａのロジック状態は、例えば、図１に関する出力１３５として列デコーダ１３０を介してその後出力する。
【００２５】
メモリセル１０５−ａに書き込むために、コンデンサ２０５にわたって電圧が印加され得る。様々な方法を使用することができる。いくつかの例では、選択コンポーネント２２０は、コンデンサ２０５をデジット線１１５−ａに電気的に接続するために、ワード線１１０−ａを介して活性化され得る。強誘電体コンデンサ２０５では、コンデンサ２０５にわたって正または負の電圧を印加するために、（プレート線２１０を介して）セルプレート２３０および（デジット線１１５−ａを介して）セル底部２１５の電圧を制御することにより、コンデンサ２０５にわたって電圧が印加され得る。
【００２６】
回復動作もまた、コンデンサ２０５にわたって電圧を印加することができる。例えば、選択コンポーネント２２０を活性化させることができ、プレート線２１０およびデジット線１１５−ａを使用してコンデンサ２０５にわたって電圧を印加することができる。いくつかの例では、プレート線２１０は複数のメモリセル１０５に接続されることができ、プレート線２１０に接続された各メモリセル１０５に回復動作が適用され得る。例えば、プレート線２１０は、メモリセル１０５の行に共通に接続され得、電圧をかけられたワード線１１０−ａは、図１に示すように、対応する行の全てのメモリセル１０５を選択することができる。従って、１本のワード線１１０−ａおよびプレート線２１０に電圧をかけることにより、複数のメモリセル１０５が回復され得る。
【００２７】
回復動作は、読み出しまたは書き込み動作中に使用される電圧振幅よりも大きい電圧振幅を使用することができる。いくつかのケースでは、より大きな回復電圧を生成するために、内部回路が使用され得る。他の場合では、プレート線２１０は、メモリセルアクセス動作に使用される電圧源とは異なる回復のために使用される電圧源と電子的に通信できる。
【００２８】
図３は、本開示の様々な実施形態に従った、疲労回復をサポートする強誘電体メモリセルのヒステリシスプロットの例を説明する図である。ヒステリシスプロット３００は、強誘電体コンデンサ（例えば、図２のコンデンサ２０５）に格納された電荷Ｑを、電圧差Ｖの関数として示している。電荷は強誘電体材料の分極に比例する。ヒステリシスプロット３００−ａは、強誘電体メモリセル１０５の書き込み動作の一例を示し、ヒステリシスプロット３００−ｂは、新品と疲労した強誘電体メモリセル１０５とを比較する。
【００２９】
強誘電体材料は、自発的な電気分極（すなわち、電界がなくても０ではない電気分極を維持する）によって特徴付けられる。強誘電体材料の例は、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、チタン酸ジルコン酸鉛（ＰＺＴ）、およびタンタル酸ストロンチウム・ビスマス（ＳＢＴ）を含む。本明細書に記載する強誘電体コンデンサは、これらの強誘電体材料もしくは他の強誘電体材料を含み得る。強誘電体コンデンサ中の電気分極は、強誘電体材料の表面に正味荷電をもたらし、コンデンサの端子を通じて反対の電荷を引き付ける。このため、電荷が強誘電体材料とコンデンサの端子の間の界面に格納される。比較的長時間にわたって（たとえ無期限にでも）外部から印加される電界がなくても電気分極が維持され得るため、例えばＤＲＡＭアレイで使用されているコンデンサと比べて、電荷のリークは著しく削減される。このことは、いくつかのＤＲＡＭ構造について前述したようなリフレッシュ動作を行う必要を少なくする。
【００３０】
ヒステリシスプロット３００はコンデンサの１つの端子の視点から理解され得る。例として、強誘電体が負の分極を有する場合、正の電荷が端子に蓄積される。同様に、強誘電体が正の分極を有する場合、負の電荷が端子に蓄積される。さらに、ヒステリシスプロット３００中の電圧はコンデンサにわたっての電圧の差を表わし、指向性があることも理解されるべきである。例えば、問題になっている端子（例えば、セルプレート２３０）に正の電圧を印加し、第２の端子（例えば、セル底部２１５）をグラウンド（もしくは、おおよそ０Ｖ）に維持することによって、正の電圧が実現され得る。問題になっている端子をグラウンドに維持し、第２の端子に正の電圧を印加すること（すなわち、問題になっている端子を負に分極させるように正の電圧が印加され得る）によって、負の電圧が印加され得る。同様に、２つの正の電圧、２つの負の電圧、もしくは正の電圧と負の電圧の任意の組み合わせが、ヒステリシスプロット３００中に示す電圧の差を生成するために、適切なコンデンサ端子に印加され得る。
【００３１】
ヒステリシスプロット３００−ａに描写したように、強誘電体材料は電圧の差が０の状態で正の分極もしくは負の分極を維持でき、２つの可能な充電状態（電荷状態３０５および電荷状態３１０）をもたらす。図３の例によると、電荷状態３０５はロジック０を表わし、電荷状態３１０はロジック１を表わす。いくつかの実施例では、各電荷状態のロジック値は、理解や動作を損なうことなく、逆にすることができる。
【００３２】
ロジック０もしくはロジック１は、電圧を印加することにより、強誘電体材料の電気分極（その結果として、コンデンサの端子の電荷）を制御することによって、メモリセルに書き込まれ得る。例えば、コンデンサにわたって正味の正電圧３１５を印加すると、電荷状態３０５−ａに達するまで電荷の蓄積が起こる。電圧３１５を除去すると、電荷状態３０５−ａは０電位での電荷状態３０５に達するまでパス３２０をたどる。同様に、電荷状態３１０−ａをもたらす正味の負電圧３２５を印加することにより、電荷状態３１０は書き込まれる。負電圧３２５を除去した後で、電荷状態３１０−ａは０電圧での電荷状態３１０に達するまでパス３３０をたどる。電荷状態３０５および３１０は、残留分極（Ｐｒ）値とも呼ばれることがある。すなわち、外部バイアス（例えば、電圧）を除去した際に残る分極（または電荷）である。
【００３３】
強誘電体コンデンサの格納された状態を読み出しもしくは検知するために、コンデンサにわたって電圧が印加される。それに応じて、格納された電荷Ｑが変化し、変化の度合いは初期の電荷状態に依存する。すなわち、最終的に格納された電荷（Ｑ）は、電荷状態３０５−ｂが最初に格納されているか、電荷状態３１０−ｂが最初に格納されているかに依存する。いくつかのケースでは、最終的に格納された電荷は、メモリセル１０５と電子的に通信するデジット線の電圧を変更し得る。デジット線電圧をリファレンス電圧と比較することにより、コンデンサの初期状態を決定することができる。
【００３４】
いくつかのケースでは、読み出し動作に続いて、最初に格納されたロジック値がメモリセル１０５に書き込まれるライトバック動作を実行することができる。すなわち、読み出し動作は、対象のメモリセル１０５に最初に格納されたロジック値を破壊する可能性がある。読み出しプロセスは、正の電圧を使用することができる。他の電圧が使用されてもよいが、例えば、電圧３１５がメモリセル１０５に印加され得る。ロジック１が最初に格納されている場合、例えば、（正確な検知スキームに応じて他の位置も可能ではあるが）電荷状態３０５−ａに到達するまで電荷状態３１０がヒステリシスプロット３００−ａに従う結果を読み出し電圧はもたらし得る。読み出し電圧が除去された後、電荷状態は、その元の状態（電荷状態３１０）に戻らないことがある。むしろ、例えば、パス３２０のような異なるパスに従って電荷状態３０５に確定することができる。言い換えると、ロジック１の読み出し動作は、ロジック０をメモリセルに書き込むことをもたらし得る。従って、最初に記憶されたロジック値をメモリセルに戻すためのライトバック動作が実行され得る。例えば、電圧３２５などの負の電圧が、元のロジック１の値をライトバックために印加され得る。
【００３５】
上述したように、残留分極は、強誘電体メモリセル１０５に適用されるサイクルまたはアクセス動作の数に伴って低下する可能性がある。ヒステリシスプロット３００−ｂは、新品と疲労した強誘電体メモリセル１０５とを比較する。新品のヒステリシスプロット３３５（破線）は、新品の強誘電体メモリセル１０５のヒステリシスプロットを示し、一方、疲労したヒステリシスプロット３４０（実線）は、疲労したメモリセル１０５のヒステリシスプロットを示す。疲労したヒステリシスプロット（電荷状態３０５−ｂおよび３１０−ｂによって示される）は、新品のヒステリシスプロット３３５（電荷状態３０５−ａおよび３１０−ａによって示される）の残留分極と比較してより低い残留分極を有する。
【００３６】
各アクセス動作は、メモリセルをさらに疲労させることがある。すなわち、両電荷状態３０５−ｂおよび３１０−ｂは、大きさが減少し続ける可能性がある。これは、メモリセル１０５中に記憶されたロジック状態を検知または読み出す能力に影響を及ぼす可能性がある。メモリセル１０５を読み出すことは、２つの電荷状態３０５および３１０の間を区別することを含むことができる。強誘電体コンデンサが疲労し続けると、電荷状態３０５および３１０の間の分離は減少し続ける。ある時点で、メモリアレイ（例えば、コントローラ、センス増幅器など）は、２つの電荷状態を適切に区別することができない可能性がある。すなわち、電荷状態３０５および３１０の間の最小の分離は、記憶されたロジック状態を読み出すために必要とされ得る。例えば、電荷状態３０５−ｂおよび電荷状態３１０−ｂとの間の差分は、センスコンポーネント１２５がメモリセル１０５を読み出すのに不十分である可能性がある。いくつかのケースでは、強誘電体材料に応じて、サイクル数が約１０８サイクルを超える場合に疲労限度が発生する可能性があるが、メモリアレイによって使用される検知方式に依存し得る。例えば、１０１３サイクルまでは疲労限度が発生しない場合がある。
【００３７】
回復動作は、残留分極を改善または回復し、従って、蓄積された電荷を増加させることができる。例えば、疲労したメモリセル１０５に回復電圧を印加することにより、疲労したヒステリシスプロット３４０を、新品ヒステリシスプロット３３５に回復することができる。それにより、残留分極を電荷状態３０５−ｂおよび電荷状態３１０−ｂから、電荷状態３０５−ａおよび電荷状態３１０−ａに、それぞれ増加させる。いくつかのケースでは、回復動作を、疲労閾値に達する前（例えば、１０１０サイクルで）に適用することができる。回復動作は、例えば１０４〜１０８等の大幅に少ないサイクルを含むことができるが、他の値が可能である。
【００３８】
図４は、プロット４００−ａ、プロット４００−ｂおよびプロット４００−ｃを用いた、本開示の様々な実施形態による、疲労した強誘電体メモリセルの回復をサポートする回復動作の例を示す。プロット４００は、強誘電体メモリセル１０５の電圧サイクルの例を時間とともに示す。プロット４００は、アクセス動作４０５、回復動作４１０、および回復測定動作４１５を含む。
【００３９】
メモリセル１０５は、メモリデバイスの動作中に、読み出しまたは書き込みを介して、循環され得る。いくつかの閾値（例えば、中でも時間、サイクル数、電荷検知）の後、図３を参照して説明したように、メモリセル１０５の残留分極を改善するために回復動作４１０が実行され得る。回復動作の後、回復測定動作４１５が回復動作４１０の有効性を判定することができる。いくつかのケースでは、回復測定動作４１５は行われなくてもよい。すなわち、回復動作４１０の後に通常のサイクリングが開始されてもよい。他のケースでは、回復測定動作４１５は、メモリセル１０５の単一のアクセス動作であってもよい。
【００４０】
各動作（アクセス動作４０５、回復動作４１０、回復測定動作４１５）は、１つ以上のメモリセル１０５に適用することができる。例えば、該動作は、メモリセル１０５の行、列、もしくは様々な行／列の組み合わせに適用されるそれぞれの動作を表すことができる。あるケースでは、メモリアレイ１００全体に対して該動作が実行され得る。アクセス動作４０５の間、複数のアクセスサイクルの各サイクル中に、第１の電圧が強誘電体メモリセル１０５に印加され得る。例えば、第１の電圧を印加することは、強誘電体メモリセル１０５への読み出しまたは書き込みを含むことができる。
【００４１】
いくつかのアクセス動作の後、アクセス動作４０５の間に第１の電圧を印加することに基づいて、強誘電体メモリセル１０５が疲労閾値に到達したと判定することができる。疲労閾値は、図３を参照して説明したように、強誘電体メモリセル１０５が残留分極閾値に達する全アクセスサイクル数に基づいてもよい。
【００４２】
いくつかのケースでは、メモリセル１０５が疲労閾値に達したことを判定することは、いくつかの可能なイベントのうちの１つを検出することを含むことができる。例えば、タイマが閾値時間を超えたことを検出することであって、閾値時間は、疲労閾値に到達する時間に基づき得る。いくつかのケースでは、疲労閾値に達する時間は、各アクセスサイクルの継続時間（例えば、メモリデバイスの平均動作または一定のアクセス動作の最悪の場合のシナリオに基づく期間）に基づくことができる。
【００４３】
別の例では、メモリセル１０５が疲労閾値に達したと判定することは、カウンタがカウント数の閾値を超えたと判定することを含み得る。ここで、カウンタは、複数のアクセスサイクルの各アクセスサイクル対してインクリメントされる。いくつかのケースでは、カウント数の閾値は、強誘電体メモリセル１０５の疲労閾値に達するためのアクセスサイクルの数に基づく。いくつかのケースでは、これは、ユーザによって予め定められていてもよいし、プログラムされていてもよい。
【００４４】
別の例では、メモリセル１０５が疲労閾値に達したと判定することは、アクセス動作４０５中の第１の電圧の振幅よりも小さい振幅を有するテストアクセス電圧を印加することに基づいてメモリセル１０５の検知の失敗を検出することを含んでもよい。例えば、強誘電体メモリセル１０５に、（例えば、プレート線２１０を用いて）より低いアクセス電圧が印加される可能性があり、図３を参照しながら記載したように、これは、デジット線１１５がより低い電圧を有する結果をもたらし得る。より低いデジット線１１５の電圧により、センスコンポーネント１２５は、メモリセル１０５を読み出すことができず、回復動作４１０を開始する可能性がある。すなわち、強誘電体メモリセル１０５の疲労閾値は、強誘電体メモリセル１０５に蓄積された電荷と、強誘電体メモリセル１０５およびセンスコンポーネント１２５と電子的に通信するデジット線１１５の容量との関係に基づくものであってもよい。典型的なアクセス電圧よりも小さい振幅を有するテスト電圧を使用することによって、メモリセル１０５は疲労により故障する前に回復することができ、メモリデバイスの動作の中断を防止することができる。
【００４５】
いくつかの例では、メモリセル１０５が疲労閾値に達したことを決定することは、複数のアクセスサイクルの各サイクルに使用されるセンスウィンドウよりも小さいテストセンスウィンドウに基づいて、強誘電体メモリセル１０５を検知することの失敗を検出することを含んでもよい。例えば、テストセンスウィンドウは、リファレンス電圧に基づき得るし、テストセンスウィンドウのサイズを変更するために異なるリファレンス電圧が使用され得る。
【００４６】
いくつかの例では、強誘電体メモリセル１０５の破損したロジック値を検出する誤り訂正符号が、メモリセル１０５がその疲労閾値に達したとの決定を引き起こし得る。例えば、センスコンポーネント１２５は、メモリセル１０５を読み出すことができない可能性があり、未知のロジック値は、誤り訂正符号によって訂正される可能性がある。メモリセル１０５がその疲労閾値に達したかどうかを判定するための他のイベントが可能あり得る。例えば、疲労回復動作を開始するためのコマンドを受信することができる。いくつかのケースでは、コマンドは、システム要求など、メモリアレイの外部で生成されてもよい。
【００４７】
強誘電体メモリセル１０５がその疲労閾値に達したと判定した後、例えば、回復動作４１０の間、第２の電圧が強誘電体メモリセル１０５に印加されてもよい。いくつかのケースにおいて、第２の電圧の振幅は、第１の電圧の振幅よりも大きくてもよい。第２の電圧は、強誘電体メモリセルの疲労閾値に基づく期間または繰り返し回数にわたって印加され得る。いくつかの例では、第２の電圧の期間もしくは繰り返し回数は、第２の電圧の振幅に基づく。いくつかのケースでは、第２の電圧が回復動作４１０の間に印加されるたびに、カウンタがインクリメントされてもよい。
【００４８】
いくつかの実施例では、第２の電圧は、ロジック状態を強誘電体記憶セル１０５に回復するリフレッシュ動作中に印加されてもよい。ここで、ロジック状態は、第１の電圧を印加することに基づいて決定される。例えば、アクセス動作４０５の間の読み出し動作に続いて、ライトバックまたはリフレッシュ動作が行われ得る。第２の電圧（回復動作４１０）は、ライトバック動作中に印加され得る。いくつかの実施例では、より高い電圧または一定の電圧ストレスにおけるいくつかのサイクルが、リフレッシュ動作中に適用され得る。
【００４９】
いくつかのケースでは、メモリアレイ１００は、例えば、モバイルデバイスまたは任意の他の電子デバイスであるデバイスの素子を含む。回復動作４１０の間に使用される第２の電圧は、少なくとも１つのデバイスの電源がオンにされること、デバイスの電源がオフにされること、または、デバイスが外部電源に接続されることを含むイベントの間、強誘電体メモリセル１０５に印加され得る。または、メモリアレイ１００は、例えばデバイスの別の素子から、回復動作を開始して第２の電圧を印加するためのコマンドを受け取ることができる。これは、ホストデバイスまたはその電源（例えば、そのバッテリ）の動作に対する回復動作４１０の影響を低減する可能性がある。いくつかのケースでは、回復動作４１０は、例えば、ホストデバイスが外部電源に充電されて接続されている場合に、一定のレートで実行される回復サイクルのバーストであってもよい。
【００５０】
いくつかの実施例では、回復動作４１０は、メモリアレイ全体に適用され得る。他の場合では、回復動作４１０は、メモリアレイのサブセットに適用され得る。例えば、ホストデバイスの動作に影響を与えることなく、回復動作４１０がバックグラウンドで行われることができるように、メモリアレイの一部は、アレイの残りが正常に動作する間に回復され得る。
【００５１】
回復動作４１０を実行した後、回復測定動作４１５が実行され得る。例えば、回復測定動作４１５は、回復動作４１０が、メモリセル１０５を疲労効果から回復したかを判定することができる。いくつかのケースでは、これは、例えば読み出し動作のようなテストアクセス動作を含むことができる。回復測定動作４１５は、第２の電圧を印加した後（すなわち、回復動作４１０の間）に、強誘電体メモリセル１０５に蓄積された電荷が、第２の電圧を印加する前に、メモリセル１０５に蓄積された電荷よりも大きいと判定できる。いくつかのケースでは、図３を参照して説明したように、判定はメモリセル１０５によって生成されたセンス電圧に基づくことができる。
【００５２】
プロット４００−ａ、プロット４００−ｂ、およびプロット４００−ｃは、異なる回復操作４１０を説明する。プロット４００−ａは、第２の電圧が複数のバイポーラ電圧パルスである回復動作４１０を説明する。他のケースでは、プロット４００−ｂの回復動作４１０−ａに示されるように、第２の電圧は、複数のユニポーラパルスであり得る。他の実施例では、プロット４００−ｃの回復動作４１０−ｂのように、第２の電圧は、一定の振幅を有する電圧であり得る。プロット４００−ｂおよびプロット４００−ｃでは正の振幅で示されているが、回復動作４１０−ａおよび回復動作４１０−ｂは、負の振幅を使用することができる。回復パルスの数は変化し得、例えば１０４〜１０８サイクルが使用され得るが、他の値も可能である。回復動作４１０−ｂの期間は、回復動作４１０および回復動作４１０−ａの電圧パルスが印加される総期間と同じであり得る。
【００５３】
回復動作４１０の効果は、第２の電圧の振幅およびパルスの数または定電圧の総時間長に依存し得る。すなわち、より大きな振幅を有するパルスは、より少ないパルスまたはより短い期間で、回復を達成することができる。例えば、１．５Ｖのアクセス動作によって疲労したメモリセル１０５は、１．８Ｖの回復電圧振幅を使用して１０７パルスによって回復される。別の実施例では、１．５Ｖのアクセス動作によって疲労したメモリセル１０５は、２．４Ｖの振幅を使用して１０４パルスによって回復される。他のアクセスおよび回復の振幅も可能であり、パルスの数も可能である。
【００５４】
いくつかの実施例では、回復動作４１０は、より高い数の回復サイクルでより効果的であり得る。他の実施例では、より遅い回復パルスは、より速いパルスと比較して回復効果を改善し得る。回復の有効性は、回復サイクル（回復動作４１０、および回復動作４１０−ａ）または一定の振幅（回復動作４１０−ｂ）の総持続時間の関数であり得る。
【００５５】
いくつかの実施例では、回復動作４１０は、メモリデバイスの動作中に変更され得る。例えば、回復動作４１０の振幅は、メモリセル１０５の寿命とともに変化し得る。例えば、より後の回復動作４１０は、より大きな振幅を使用してメモリセル１０５を回復することができる。いくつかのケースでは、第２の電圧のパルス数または期間も変化する可能性がある。例えば、より多くの回復パルスを、メモリセルの寿命のより後の方に使用することができる。
【００５６】
図５は、本開示の様々な実施形態に従って、プロット５００を使用して、疲労した強誘電体メモリセルの回復をサポートする分散回復動作の例を示す。図４を参照して説明したプロット４００の一例であり得るプロット５００は、強誘電体メモリセル１０５の時間に伴う電圧サイクリングの例を示す。プロット５００は、図４を参照しながら説明したアクセス動作４０５および回復動作４１０の例であり得る、アクセス動作４０５−ｃおよびアクセス動作４０５−ｄ、ならびに、回復動作４１０−ｃ、回復動作４１０−ｄ、および回復動作４１０−ｅを含む。回復動作４１０−ｃ、回復動作４１０−ｄ、および回復動作４１０−ｅは、図４を参照して説明したように、ユニポーラパルス、バイポーラパルス又は定振幅電圧の任意の組み合わせを使用することができる。説明したように、回復動作４１０は、メモリセル１０５の動作中に分散されてもよい。例えば、回復動作４１０は、例えば、メモリアレイを使用するホストデバイスのために中断されてもよく、回復動作４１０を一時停止させるようにしてもよい。回復動作は、周期的に適用または実行されてもよい。各アクセスまたは回復動作は、メモリアレイ１００全体を含むメモリセル１０５の行、列、もしくは、様々な行／列の組み合わせに適用することができる。いくつかのケースでは、図４を参照して説明したように、回復測定動作４１５は、回復動作４１０に続いて適用され得る。
【００５７】
アクセス動作４０５−ｃの間、複数のアクセスサイクルの各サイクル中に、第１の電圧が、強誘電体メモリセル１０５に印加され得る。例えば、強誘電体メモリセル１０５にアクセスするために第１の電圧を印加することは、強誘電体メモリ１０５の読み出しまたは書き込みを含むことができる。
【００５８】
いくつかのアクセス動作の後、強誘電体メモリセル１０５は、アクセス動作４０５−ｃ中に第１の電圧を印加することに基づいて、疲労閾値に到達したと判定され得る。いくつかの場合には、強誘電体メモリセル１０５が疲労閾値に到達したと判定することは、図４を参照して説明したようないくつかの可能なイベントのうちの１つを検出することを含むことができる。
【００５９】
強誘電体メモリセル１０５がその疲労閾値に達したことを決定した後、回復動作４１０−ｃの間、強誘電体メモリセル１０５に第２の電圧を印加することができる。いくつかのケースでは、第２の電圧の振幅は、第１の電圧の振幅よりも大きくてもよい。第２の電圧は、強誘電体メモリセルの疲労閾値に基づく期間または繰り返し回数だけ印加され得る。いくつかの実施例では、第２の電圧の期間または反復回数は、第２の電圧の振幅に基づく。
【００６０】
いくつかのケースでは、回復動作４１０は、回復動作４１０−ｃ、回復動作４１０−ｄ、および回復動作４１０−ｅなどの複数の回復動作の間で分散され得る。すなわち、第２の電圧は、イベントの複数の出来事の間の期間または反復回数に適用され得る。ここで、期間のサブセットまたは反復回数のサブセットが、イベントの各出来事に関連付けられる。例えば、回復動作４１０−ｃ、回復動作４１０−ｄ、および回復動作４１０−ｅは、イベントの複数の出来事を表すことができる。いくつかの実施例では、メモリアレイはデバイスの素子を含み、イベントは、デバイスの電源をオンにすること、デバイスの電源をオフにすること、または、デバイスが外部電源に接続されることのうちの少なくとも１つを含むことができる。あるいは、例えば、外部コマンドを受信することなど、回復動作を実行するためのコマンドを受信した後に、回復動作４１０が実行され得る。
【００６１】
メモリデバイスは、各回復動作４１０の間で正常に動作することができる。例えば、アクセス動作４０５−ｄは、デバイスが電源投入されているが、今のところはパワーダウンしていない期間の間の、メモリデバイスの動作を表すことができる。または、アクセス動作４０５−ｄは、デバイスが外部電源に接続されていない場合の動作を表すことができる。
【００６２】
いくつかのケースでは、アクセス動作４０５−ｄは、アレイのコンテンツにアクセスするためにメモリアレイによって受信されるコマンドを表すことができる。例えば、第２の電圧の印加は、メモリアレイにアクセスするための要求の受信に基づいて中断されてもよい。アクセス動作が完了した後、回復動作は、回復動作４１０−ｅに示されるように再開することができる。すなわち、要求の完了に基づいて第２の電圧の印加が再開され得る。
【００６３】
回復動作４１０−ｃ、回復動作４１０−ｄ、および回復動作４１０−ｅの間に、第２の電圧が印加されるたびに、カウンタがインクリメントされ得る。例えば、総回復動作は、いくつかの所定の数のパルスを含むことができ、カウンタは、分散回復動作４１０を通じて印加されるパルスの総数を追跡することができる。
【００６４】
図６は、本開示の様々な実施形態による、疲労した強誘電体メモリセルの回復をサポートするメモリアレイのブロック図６００である。メモリアレイ１００−ａは、電子メモリ装置と呼ばれることがあり、図１および図２を参照して説明したメモリコントローラ１４０およびメモリセル１０５の例であり得るメモリコントローラ１４０−ａと、メモリセル１０５−ｂとを含む。メモリセル１０５−ｂは、強誘電体メモリセルであり得る。メモリアレイ１００−ａは、カウンタ６０５、タイマ６１０、およびキャッシュ６１５を含む。キャッシュ６１５は、不揮発性または例えばＤＲＡＭセルなどの揮発性の任意のタイプのメモリセルであってもよいメモリセル１０５を含むことができる。
【００６５】
メモリアレイ１００−ａは、複数の強誘電体メモリセル１０５−ｂを含むことができる。カウンタ６０５は、複数の強誘電体メモリセル１０５−ｂのうちの少なくとも１つの強誘電体メモリセル１０５で実施された疲労回復動作に基づいてリセット可能である。他のケースでは、タイマ６１０は、カウンタ６０５の代わりにリセットされ得る。いくつかのケースでは、メモリアレイ１００−ａは、メモリアレイのサブセットを含む複数のメモリブロックを含むことができる。ここで、各メモリブロックは、少なくとも１つのカウンタ６０５またはタイマ６１０に関連付けられ得る。
【００６６】
メモリコントローラ１４０−ａは、疲労回復動作を実行するように構成され得る。疲労回復動作は、複数のアクセスサイクルのために少なくとも１つの強誘電体メモリセル１０５−ｂに第１の電圧を印加することに基づいて、少なくとも１つの強誘電体メモリセル１０５−ｂが疲労閾値に達したと判定することを含むことができる。いくつかの実施例では、メモリコントローラ１４０は、それに回復動作を実行するよう指示するコマンドを受け取ることができる。疲労回復動作はまた、強誘電体メモリセル１０５−ｂが疲労閾値に到達したという判定に基づいて、少なくとも１つの強誘電体メモリセル１０５−ｂに第２の電圧を印加することを含むことができる。ここで、第２の電圧の振幅は第１の電圧の振幅より大きい。第２の電圧は、強誘電体メモリセル１０５−ｂの疲労閾値に基づく期間または繰り返し回数だけ印加され得る。いくつかのケースは、メモリコントローラ１４０−ａは、カウンタ６０５をインクリメントまたはリセットすることができるか、あるいは、タイマ６１０を開始またはリセットすることができる。
【００６７】
いくつかのケースでは、他のメモリセル１０５が回復されている間に、いくつかのメモリセル１０５がアクセスされ得る。例えば、メモリコントローラ１４０−ａは、複数の強誘電体メモリセル１０５−ｂのうちの第１の強誘電体メモリセル１０５に疲労回復動作を実行することもでき、第１の強誘電体メモリセル１０５の疲労回復動作の間に、該複数のうちの第２の強誘電体メモリセル１０５に対してアクセス動作を行うことができる。
【００６８】
いくつかの実施例では、少なくとも１つのメモリセル１０５−ｂが、その疲労閾値に到達したと判定した後に、強誘電体メモリセル１０５−ｂのロジック状態は、他のメモリセル１０５（例えば、キャッシュ６１５）中に記憶され得る。回復動作が破壊的であり得るためである。キャッシングの後、第２の電圧を強誘電体メモリセル１０５−ｂに印加することができる。回復動作の後、（キャッシュ６１５内の）他のメモリセル１０５のロジック状態が判定され、回復した強誘電体メモリセル１０５−ｂに書き込まれ得る。このような動作は、複数のメモリセル１０５に対して行われ得る。
【００６９】
いくつかの実施例では、回復動作は、複数のメモリセル１０５に適用することができる。例えば、メモリセル１０５−ｂは、複数の行を含むことができる。ここで、各行は、複数の強誘電体メモリセル１０５と電子的に通信するプレート線２１０を含む。第２の電圧は、少なくとも１つのプレート線２１０に印加され得る。ここで、プレート線２１０と電子的に通信する各強誘電体メモリセル１０５に第２の電圧が印加される。いくつかのケースでは、第２の電圧は複数のプレート線に印加され得る。
【００７０】
図７は、本開示の様々な実施形態による疲労した強誘電体メモリセルの回復をサポートするメモリアレイ１００−ｂのブロック図７００を示す。メモリアレイ１００−ｂは、電子メモリ装置または電子回路と称されることがあり、図１、図２、および図６を参照して説明したメモリコントローラ１４０およびメモリセル１０５の例であり得る、メモリコントローラ１４０−ｂおよびメモリセル１０５−ｃを含むことができる。メモリコントローラ１４０−ｂは、図６に関するカウンタ６０５およびタイマ６１０の例であり得る、カウンタ６０５−ａと、タイマ６１０−ａを含むことができる。メモリコントローラ１４０−ｂは、バイアスコンポーネント７１０およびタイミングコンポーネント７１５をも含み、図１〜図６に記載されるように、メモリアレイ１００−ｂを動作させることができる。メモリコントローラ１４０−ｂは、図１もしくは図２を参照して記載したワード線１１０、デジット線１１５、センスコンポーネント１２５、およびプレート線２１０の一例であってもよいワード線１１０−ｂ、デジット線１１５−ｂ、センスコンポーネント１２５−ｂ、およびプレート線２１０−ａと電子的に通信することができる。メモリアレイ１００−ｂはまた、リファレンスコンポーネント７２０、ラッチ７２５、および端子７３０を含むことができる。ここで、端子７３０は、バス７３５と電子的に通信することができる。メモリアレイ１００−ｂのコンポーネントは、互いに電子的に通信することができ、図１〜図６を参照して説明した機能を実行することができる。いくつかのケースでは、リファレンスコンポーネント７２０、センスコンポーネント１２５−ｂ、およびラッチ７２５は、メモリコントローラ１４０−ｂのコンポーネントであり得る。
【００７１】
メモリコントローラ１４０−ｂは、ワード線１１０−ｂ、プレート線２１０−ａ、またはデジット線１１５−ｂをそれらの様々なノードに電圧を印加することにより活性化するように構成され得る。例えば、バイアスコンポーネント７１０は、上述したように、読み出し、書き込み、または回復動作を実行するために、メモリセル１０５−ｃを動作させるための電圧を印加するように構成され得る。いくつかのケースでは、メモリコントローラ１４０−ｂは、図１を参照して説明したように、行デコーダ、列デコーダ。またはそれら両方を含む。これは、メモリコントローラ１４０−ｂが１つ以上のメモリセル１０５にアクセスできるようにし得る。バイアスコンポーネント７１０はまた、センスコンポーネント１２５−ｂのためのリファレンス信号を生成するために、リファレンスコンポーネント７２０のための電圧源を提供することができる。さらに、バイアスコンポーネント７１０は、センスコンポーネント１２５−ｂの動作のための電圧を提供することができる
【００７２】
メモリアレイ１００−ｂは、複数の強誘電体メモリセル１０５−ｃを含むことができる。メモリアレイ１００−ｂは、メモリアレイと電子的に通信する複数の導電端子７３０も含むことができる。いくつかの実施例では、端子７３０は、強誘電体メモリセル１０５−ｃの疲労回復動作をサポートする回復端子を含むことができる。いくつかの実施例では、疲労回復動作は、強誘電体メモリセル１０５−ｃが疲労閾値に達したという判定に基づいて、少なくとも１つの強誘電体メモリセル１０５−ｃに印加される回復電圧を含むことができる。いくつかの実施例では、回復電圧の振幅は、アクセス電圧の振幅よりも大きくてもよく、回復電圧は、疲労閾値に基づく期間または繰り返し回数にわたって印加することができる。
【００７３】
いくつかのケースでは、端子７３０は、第１の電圧供給源と電子的に通信する第１の電力端子を含むことができる。第１の電圧は、アクセス電圧を印加するために使用することができ、強誘電体メモリセル１０５−ｃのアクセス動作の間、メモリアレイ１００−ｂの強誘電体メモリセル１０５−ｃに印加可能であり得る。端子７３０は、第２の電圧供給源と電子的に通信する第２の電源端子も含むことができる。第２の電圧は、回復電圧を印加するために使用することができ、強誘電体メモリセル１０５−ｃの疲労回復動作中に、強誘電体メモリセル１０５−ｃに印加することができる。
【００７４】
いくつかの実施例では、疲労回復動作は、回復端子を介して強誘電体メモリセル１０５−ｃの疲労回復動作を開始するためのコマンドを受信することを含むことができる。例えば、デバイスの別の素子は、メモリアレイに疲労回復動作を実行するように指示することができる。いくつかのケースでは、コマンドは、どのメモリセルが回復されるべきかを示すことができる（例えば、コマンドは、回復されるメモリセルのアドレスを含むことができる）。いくつかのケースでは、疲労回復動作を開始するためのコマンドはコントローラから受信され得る。コマンドは、ある間隔で受信されてもよく、または、例えばリフレッシュ動作等の特定のイベントによって引き起こされてもよい。
【００７５】
いくつかのケースでは、疲労回復動作は、ユーザまたはメモリアレイを含むデバイスを製造するデバイス製造業者などの第三者によってプログラム可能なパラメータを含むことができる。このようなプログラム可能なパラメータは、第２の電圧の期間もしくは繰り返し回数、または、第２の電圧の振幅を含み得る。他のプログラム可能なパラメータは、疲労閾値に達する閾値期間、疲労閾値に達するアクセスサイクルの閾値数、またはテストウィンドウサイズを含むことができる。いくつかのケースでは、プログラム可能なパラメータは、デバイスが電源オン、電源オフ、または外部電源に接続されている場合など、どのイベントに疲労回復動作が適用され得るかを決定することを含むことができる。
【００７６】
いくつかのケースではメモリコントローラ１４０−ｂは、その動作をタイミングコンポーネント７１５を用いて実行し得る。例えば、タイミングコンポーネント７１５は、本明細書で論じた読み出し、書き込み、および回復などのメモリ機能を実行するためのスイッチングならびに電圧の印加のタイミングを含む、様々なワード線選択もしくはプレートバイアスのタイミングを制御し得る。いくつかのケースでは、タイミングコンポーネント７１５はバイアスコンポーネント７１０の動作を制御し得る。
【００７７】
リファレンスコンポーネント７２０はセンスコンポーネント１２５−ｂのためのリファレンス信号を生成する様々なコンポーネントを含み得る。リファレンスコンポーネント７２０は、リファレンス信号を生成するように構成された回路を含み得る。いくつかのケースでは、リファレンスコンポーネント７２０は、他の強誘電体メモリセル１０５であり得る。いくつかの実施例では、リファレンスコンポーネント７２０は、図３を参照しながら記載したように、２つのセンス電圧（ｓｅｎｓｅ  ｖｏｌｔａｇｅ）の間の値を有する電圧を出力するように構成され得る。あるいは、リファレンスコンポーネント７２０は事実上のグラウンド（すなわち、およそ０Ｖ）を出力するように設計され得る。
【００７８】
センスコンポーネント１２５−ｂは、（デジット線１１５−ｂを介した）メモリセル１０５−ｅからの信号を、リファレンスコンポーネント７２０からのリファレンス信号と比較できる。ロジック状態を判定すると、センスコンポーネントは、その後、出力をラッチ７２５に格納でき、それはメモリアレイ１００−ｂが部品である電子デバイスの動作に従って使用され得る。他のケースでは、センスコンポーネント１２５−ｂは、メモリセル１０５−ｃが疲労閾値に到達したことを決定することができる。ここで、強誘電体メモリセル１０５−ｃの疲労閾値は、強誘電体メモリセル１０５−ｃに格納された電荷と、強誘電体メモリセル１０５−ｃおよびセンスコンポーネント１２５−ｂと電子的に通信するデジット線１１５−ｂの容量との関係に基づき得る。
【００７９】
図８は、本開示の様々な実施形態に従った、疲労した強誘電体メモリセルの回復をサポートするシステム８００を説明する。システム８００は、様々なコンポーネントに接続するためもしくは物理的にサポートするためのプリント基板であり得るかまたはプリント基板を含み得るデバイス８０５を含む。デバイス８０５は図１、図６、および図７を参照しながら記載したメモリアレイ１００の例であり得るメモリアレイ１００−ｄを含む。メモリアレイ１００−ｃは、図１、図６および図７を参照しながら記載したメモリコントローラ１４０の例、ならびに図１、図２、図６および図７を参照しながら記載したメモリセル１０５の例であり得る、メモリコントローラ１４０−ｃおよびメモリセル１０５−ｄを含み得る。デバイス８０５は、図７を参照して記載したバス７３５の一例であり得る、バス７３５−ａを含む。デバイス８０５は、プロセッサ８１０、ＢＩＯＳコンポーネント８１５、周辺コンポーネント８２０、入出力制御コンポーネント８２５も含み得る。装置８０５のコンポーネントはバス７３５−ａを介して互いに電子的に通信し得る。
【００８０】
プロセッサ８１０は、メモリコントローラ１４０−ｃを通じてメモリアレイ１００−ａを動作するように構成され得る。いくつかのケースでは、プロセッサ８１０は、図１および図７を参照しながら記載したメモリコントローラ１４０の機能を実行し得る。他のケースでは、メモリコントローラ１４０−ｃはプロセッサ８１０中に統合され得る。プロセッサ８１０は汎用のプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）もしくは他のプログラム可能なロジックデバイス、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェアコンポーネントであっても良く、または、プロセッサ８１０はこれらの種類のコンポーネントの組み合わせであっても良い。そして、プロセッサ８１０は、サイクリング摩耗した強誘電体メモリセルの回復を含む、本明細書に記載した様々な種類の機能を実行できる。プロセッサ８１０は、例えば、デバイス８０５に様々な機能やタスクを実行させるために、メモリアレイ１００−ｃに格納されたコンピュータ読み出し可能な命令を実行するように構成され得る。いくつかのケースでは、プロセッサ８１０は、記憶されたコンテンツにアクセスするために、メモリアレイ１００−ｃにコマンドを送ることができる。メモリアレイ１００−ｃは、コマンドに基づいて回復動作を中断することができ、命令された動作を実行した後に回復動作を再開することができる。
【００８１】
ＢＩＯＳコンポーネント８１５は、ファームウェアとして動作するベーシック・インプット／アウトプット・システム（ＢＩＯＳ）（システム８００の様々なハードウェアコンポーネントを初期化および動作させることができる）を含むソフトウェアコンポーネントであり得る。ＢＩＯＳコンポーネント８１５は、プロセッサ８１０と様々なコンポーネント（例えば、周辺コンポーネント８２０、入出力制御コンポーネント８２５など）の間のデータの流れも管理できる。ＢＩＯＳコンポーネント８１５は、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、もしくは、任意の他の不揮発性メモリに格納されたプログラムまたはソフトウェアを含み得る。
【００８２】
周辺コンポーネント８２０は、任意の入力デバイスもしくは出力デバイス、または、デバイス８０５に統合されるこれらのデバイスのインタフェースであり得る。例は、ディスクコントローラ、サウンドコントローラ、グラフィックコントローラ、イーサネットコントローラ、モデム、ユニバーサル・シリアル・バス（ＵＳＢ）コントローラ、シリアルポートもしくはパラレルポート、または周辺コンポーネントインターコネクト（ＰＣＩ）もしくはアクセラレーテッド・グラフィックス・ポート（ＡＧＰ）スロットなどの周辺カードスロットを含み得る。
【００８３】
入出力制御コンポーネント８２５は、プロセッサ８１０と周辺コンポーネント８２０、入力デバイス８３５、または出力デバイス８４５の間のデータ通信を管理することができる。入出力制御コンポーネント８２５は、デバイス８０５に統合されていない周辺装置を管理することもできる。いくつかのケースでは、入出力制御コンポーネント８２５は、外部周辺装置への物理的な接続もしくはポートを表すことができる。
【００８４】
入力８３５は、デバイス８０５もしくはデバイス８０５のコンポーネントに入力を提供するデバイスまたはデバイス８０５への外部信号を表し得る。これはユーザインタフェースまたは、他の装置とのインタフェースもしくは他の装置間のインタフェースを含み得る。いくつかのケースでは、入力８３５は周辺コンポーネント８２０を介してデバイス８０５と連動する周辺装置であり得、または、入出力制御コンポーネント８２５によって管理され得る。いくつかの実施例では、入力８３５は、ユーザが回復操作をプログラムすることを可能にすることができる。
【００８５】
出力８４０は、デバイス８０５もしくはデバイス８０５の任意のコンポーネントから出力を受信するように構成されたデバイスまたはデバイス８０５への外部信号を表し得る。出力８４０の例は、ディスプレイ、オーディオスピーカー、プリントデバイス、他のプロセッサ、もしくはプリント基板などを含み得る。いくつかのケースでは、出力８４０は周辺コンポーネント８２０を介してデバイス８０５と連動する周辺装置であり得、または、入出力制御コンポーネント８２５によって管理され得る。
【００８６】
メモリコントローラ１４０−ｃ、デバイス８０５、および、メモリアレイ１００−ｃのコンポーネントは、それらの機能を実行するために設計された回路により作り上げられても良い。これは、本明細書に記載された機能を実行するように構成された様々な回路素子（例えば、導電線、トランジスタ、コンデンサ、コイル、抵抗、増幅器、または、他の能動素子もしくは受動素子）を含み得る。
【００８７】
いくつかの実施例では、メモリアレイ１００−ｃは、複数のアクセスサイクルの各サイクル中にメモリアレイの強誘電体メモリセルに第１の電圧を印加するための手段、複数のアクセスサイクルに第１の電圧を印加することに少なくとも部分的に基づいて、強誘電体メモリセルが疲労閾値に達したと判定する手段、および、強誘電体メモリセルが疲労閾値に到達したと判定することに少なくとも部分的に基づいて、強誘電体メモリセルに第２の電圧を印加する手段を含むことができる。ここで、第２の電圧の振幅は第１の電圧の振幅よりも大きく、強誘電体メモリセルの疲労閾値に少なくとも部分的に基づく期間または繰り返し回数にわたって第２の電圧が印加される。
【００８８】
いくつかの実施例では、メモリアレイ１００−ｃは、強誘電体メモリセルが疲労閾値に到達したと判定することに少なくとも部分的に基づいて強誘電体メモリセルのロジック状態を判定するための手段を含むことができる。いくつかの実施例では、メモリアレイ１００−ｅは、強誘電体メモリセルのロジック状態を他のメモリセルに記憶する記憶手段を含むことができる。ここで、他のメモリセルに強誘電体メモリセルのロジック状態を記憶した後、第２の電圧が強誘電体メモリセルに印加される。
【００８９】
いくつかの実施例では、メモリアレイ１００−ｃは、第２の電圧を印加した後に、他のメモリセルのロジック状態を判定するための手段を含むことができる。
【００９０】
いくつかの実施例では、メモリアレイ１００−ｃは、他のメモリセルのロジック状態を強誘電体メモリセルに書き込むための手段を含むことができる。
【００９１】
いくつかの実施例では、強誘電体メモリセルがメモリアレイ１００−ｃの疲労閾値に到達したことを判定するための手段は、タイマが閾値期間を超えること（閾値期間は、疲労閾値に到達する時間に少なくとも部分的に基づく）、カウンタがカウント数の閾値を超えること（カウンタは、複数のアクセスサイクルの各アクセスサイクルでインクリメントされる）、第１の電圧の振幅よりも小さい振幅を有するテストアクセス電圧を印加することに少なくとも部分的に基づいた強誘電体メモリセルの検知の失敗、複数のアクセスサイクルの各サイクルに使用されるセンスウィンドウよりも小さいテストセンスウィンドウに少なくとも部分的に基づいた強誘電体メモリセルの検知の失敗（ここで、テストセンスウィンドウは、リファレンス電圧に少なくとも部分的に基づいている）、または強誘電体メモリセルの破損したロジック値を誤り訂正符号検出することの少なくとも１つを検出する手段を含むことができる。
【００９２】
いくつかの実施例では、強誘電体メモリセルがメモリアレイ１００−ｃの疲労閾値に到達したことを判定するための手段は、疲労回復動作を実行するコマンドを受信する手段を含むことができる。
【００９３】
いくつかの実施例では、メモリアレイ１００−ｃの期間または繰り返し回数にわたって第２の電圧を印加するための手段は、イベントの複数の出来事の間に第２の電圧を印加するための手段を含むことができる。ここで、期間のサブセットまたは反復回数のサブセットが、イベントの各出来事に関連付けられる。
【００９４】
いくつかの実施例では、メモリアレイ１００−ｃは、メモリアレイにアクセスするための要求を受信することに少なくとも部分的に基づいて、第２の電圧の印加を中断するための手段を含むことができる。いくつかの実施例では、メモリアレイ１００−ｃは、要求を完了することに少なくとも部分的に基づいて、第２の電圧の印加を再開するための手段を含むことができる。
【００９５】
いくつかの実施例では、メモリアレイ１００−ｃは、第２の電圧が印加されるたびにカウンタをインクリメントするための手段を含むことができる。
【００９６】
いくつかの実施例では、メモリアレイ１００−ｃは、ロジック状態を強誘電体メモリセルに回復するリフレッシュ動作中に第２の電圧を印加するための手段を含むことができる。ここで、ロジック状態は、第１の電圧を印加することに少なくとも部分的に基づいて決定される。
【００９７】
いくつかの実施例では、メモリアレイｉ００−ｃは、第２の電圧を印加した後に強誘電体メモリセルに蓄積された電荷は、第２の電圧を印加する前に強誘電体メモリセルに蓄積された電荷よりも大きいと判定するための手段を含むことができる。ここで、判定は、強誘電体メモリセルによって生成されたセンス電圧に少なくとも部分的に基づく。
【００９８】
いくつかの実施例では、メモリアレイ１００−ｃの強誘電体メモリセルにアクセスするために第１の電圧を印加する手段は、強誘電体メモリセルを読み出すまたは強誘電体メモリセルを書き込むための手段を含むことができる。
【００９９】
いくつかの実施例では、メモリアレイ１００−ｃは、複数の強誘電体メモリセル１０５−ｄのうちの強誘電体メモリセル１０５−ｄの疲労回復動作を開始するための手段を含むことができる。いくつかの実施例では、メモリアレイ１００−ａは、強誘電体メモリセル１０５−ｄが疲労閾値を満たしているという判定に少なくとも部分的に基づいて、複数の強誘電体メモリセル１０５−ｄのうちの強誘電体メモリセル１０５−ｄに回復電圧を印加する手段を含むことができる。ここで、回復電圧は、アクセス動作のアクセス電圧とは異なる。いくつかの実施例では、メモリアレイ１００−ａは、強誘電体メモリセル１０５−ｄが疲労閾値を満たしているという判定に少なくとも部分的に基づいて、強誘電体メモリセル１０５−ｄのロジック状態を決定するための手段を含むことができる。いくつかの実施例では、メモリアレイ１００−ａは、強誘電体メモリセル１０５−ｄのロジック状態を記憶するための手段を含むことができる。ここで、強誘電体メモリセル１０５−ｄのロジック状態を記憶した後に、強誘電体メモリセル１０５−ｄに回復電圧が印加される。いくつかの実施例では、メモリアレイ１００−ａは、回復電圧を印加した後に、ロジック状態を強誘電体メモリセル１０５−ｄに書き込むための手段を含むことができる。
【０１００】
図９は、本開示の様々な実施形態に従った、疲労した強誘電体メモリセルを回復する方法９００を説明するフローチャートを示す。方法９００の動作は、図１〜図７を参照しながら説明したように、メモリアレイ１００によって実行され得る。例えば、方法９００の動作は、図１、図６、図７および図８を参照しながら記述したように、メモリコントローラ１４０によって実行され得る。いくつかの実施例では、以下に記載する機能を実行するために、メモリコントローラ１４０は、メモリアレイ１００の機能素子を制御するためのコードのセットを実行できる。追加的もしくは代替的に、メモリコントローラ１４０は、特殊用途向けハードウェアを用いて以下に記載する機能を実行することができる。
【０１０１】
ブロック９０５において、図１〜図８を参照して説明したように、方法は、複数のアクセスサイクルの各サイクルの間に、第１の電圧を強誘電体メモリセルに印加することを含むことができる。いくつかのケースでは、強誘電体メモリセルにアクセスするために第１の電圧を印加することは、強誘電体メモリセルを読み出しまたは書き込みすることを含む。いくつか実施例では、ブロック９０５の動作は、図１、図６、図７、および図８を参照して説明したように、メモリコントローラ１４０によって実行または容易にすることができる。
【０１０２】
ブロック９１０において、方法は、図１〜図８を参照して説明したように、複数のアクセスサイクルのために第１の電圧を印加することに基づいて、強誘電体メモリセルが疲労閾値に到達したことを決定することを含むことができる。いくつかの実施例では、強誘電体メモリセルが疲労閾値に達したと判定することは、タイマが閾値期間を超えること（ここで、閾値時間は、疲労閾値に到達する時間の少なくとも一部に基づく）、カウンタがカウント数の閾値を超えること（ここで、カウンタは、複数のアクセスサイクルのアクセスサイクルごとにインクリメントされる）、第１の電圧の振幅よりも小さい振幅を有するテストアクセス電圧を印加することに基づいた強誘電体メモリセルの検知の失敗、複数のアクセスサイクルの各サイクルに使用されるセンスウィンドウよりも小さいテストセンスウィンドウに基づく強誘電体メモリセルの検知の失敗（ここで、テストセンスウィンドウは、リファレンス電圧の少なくとも一部に基づいている）、または、強誘電体メモリセルの破損したロジック値を誤り訂正符号が検出することの少なくとも１つを検出すること含む。いくつかの実施例では、強誘電体メモリセルが疲労閾値に到達したと判定することは、疲労回復動作を実行するためのコマンドを受信することを含む。ある実施例では、ブロック９１０の動作は、図１、図６、図７、および図８を参照して説明したように、メモリコントローラ１４０によって実行または容易にすることができるか、または図６および図７を参照して説明したように、カウンタ６０５またはタイマ６１０によって実行または容易にすることができる。
【０１０３】
ブロック９１５において、方法は、強誘電体メモリセルが疲労閾値に達したと判定することに少なくとも部分的に基づいて、第２の電圧を強誘電体メモリセルに印加することを含むことができる。ここで、第２の電圧の振幅が第１の電圧の振幅より大きく、図１〜図８を参照して説明したように、第２の電圧は、強誘電体メモリセルの疲労閾値に少なくとも部分的に基づく期間または繰り返し回数にわたって印加される。
【０１０４】
いくつかの実施例では、第２の電圧は、複数のバイポーラ電圧パルス、複数のユニポーラ電圧パルス、または一定の振幅を有する電圧のうちの少なくとも１つを含む。第２の電圧の期間または繰り返し回数は、第２の電圧の振幅に基づくことができる。いくつかの例では、方法は、第２の電圧が印加されるたびにカウンタをインクリメントすること、または、一定の振幅を有する電圧が印加されている間にタイマを始動させることを含み得る。
【０１０５】
いくつかのケースでは、期間または繰り返し回数にわたって第２の電圧を印加することは、イベントの複数の出来事の間に第２の電圧を印加することを含む。ここで、期間のサブセットもしくは反復回数のサブセットは、イベントの各出来事に関連付けられる。いくつかの実施例では、方法は、メモリアレイへのアクセスの要求の受信に基づいて第２の電圧の印加を中断すること、および、要求を完了することに基づいて第２の電圧の印加を再開することを含む。
【０１０６】
いくつかの実施例では、メモリアレイは、デバイスの素子であってもよく、第２の電圧を強誘電体メモリセルに印加することは、デバイスの電源がオンになること、デバイスの電源をオフにすること、またはデバイスを外部電源に接続することの少なくとも１つを含むイベントの間に、第２の電圧を強誘電体メモリセルに印加することを含むことができる。ある実施例では、図１、図６、図７、図８を参照して説明したように、ブロック９１５の動作は、メモリコントローラ１４０によって実行または容易にすることができる。
【０１０７】
いくつかの実施例では、方法は、強誘電体メモリセルが疲労閾値に達したという判定に基づいて、強誘電体メモリセルのロジック状態を決定すること、および、強誘電体メモリセルのロジック状態を他のメモリセルに記憶することを含むことができる。ここで、強誘電体メモリセルのロジック状態を他のメモリセル記憶した後に、第２の電圧が強誘電体メモリセルに印加される。方法は、第２の電圧を印加した後に他のメモリセルのロジック状態を判定し、他のメモリセルのロジック状態を強誘電体メモリセルに書き込むことを含み得る。
【０１０８】
方法は、ロジック状態を強誘電体メモリセルに回復するリフレッシュ動作中に第２の電圧を印加することを含むことができる。ここで、ロジック状態は、第１の電圧を印加することに少なくとも部分的に基づいて判定される。
【０１０９】
いくつかの実施例では、メモリアレイは複数の行を含み、複数の行の各行は、複数の強誘電体メモリセルと電子的に通信するプレート線を含む。第２の電圧を印加することは、第２の電圧を少なくとも１つのプレート線に印加することを含むことができる。ここで、プレート線と電子的に通信する各強誘電体メモリセルに第２の電圧が印加される。いくつかの実施例では、第２の電圧をプレート線に印加することは、第２の電圧を複数のプレート線に印加することを含む。
【０１１０】
方法のいくつかの実施例では、強誘電体メモリセルの疲労閾値は、強誘電体メモリセルに蓄積された電荷と、強誘電体メモリセルおよびセンスコンポーネントと電子的に通信するデジット線の容量との間の関係に基づくことができる。他の実施例では、強誘電体メモリセルの疲労閾値は、強誘電体メモリセルが残留分極閾値に達する全アクセスサイクル数に基づくことができる。
【０１１１】
方法は、第２の電圧を印加した後に強誘電体メモリセルに蓄積された電荷が、第２の電圧を印加する前に強誘電体メモリセルに蓄積された電荷よりも大きいと判定することをさらに含むことができる。ここで、判定は強誘電体メモリセルによって生成されたセンス電圧に基づく。
【０１１２】
従って、方法９００は、疲労した強誘電体メモリセルの回復を提供するためにメモリアレイを動作させる方法であり得る。方法９００は可能な実装を記述することに留意されたい。動作およびステップは、他の実装が可能であるように、再配置または他の方法に変更され得る。
【０１１３】
例えば、疲労した強誘電体メモリセルの回復を提供するためにメモリアレイを動作させる方法は、様々な組み合わせにおける以下の機構の少なくとも一部を含むことができる。方法は、アクセス動作中に強誘電体メモリセルの第１の電圧に少なくとも部分的に基づいてメモリアレイの強誘電体メモリセルが疲労閾値を満たしていると判定すること、および、強誘電体メモリセルが疲労閾値を満たしていると判定することに少なくとも部分的に基づいて、強誘電体メモリセルに第２の電圧を印加することを含むことができる。ここで、第２の電圧は、第１の電圧とは異なる。
【０１１４】
疲労した強誘電体メモリセルの回復を提供するためにメモリアレイを動作させるための装置は、様々な組み合わせにおいて、以下の機構のうちの少なくともいくつかを含むことができる。装置は、メモリセルと、メモリセルと電子的に通信するメモリコントローラとを含むことができる。ここで、メモリセルは、アクセス動作中に強誘電体メモリセルの第１の電圧に少なくとも部分的に基づいて、メモリアレイの強誘電体メモリセルが疲労閾値を満たしていると判定し、強誘電体メモリセルが疲労閾値を満たしていると判定することに少なくとも部分的に基づいて、第２の電圧を強誘電体メモリセルに印加するように動作可能である。ここで、第２の電圧は、第１の電圧とは異なる。いくつかの実施例では、装置は、本明細書で説明される機構の各々を実行するための手段を含むことができる。
【０１１５】
記述された方法および装置のいくつかの実施例は、強誘電体メモリセルが疲労閾値を満たしている可能性があると判定することに少なくとも部分的に基づいて、強誘電体メモリセルのロジック状態を決定するためのプロセス、機構、手段、もしくは命令をさらに含むことができる。記載された方法および装置のいくつかの実施例は、強誘電体メモリセルのロジック状態を記憶するための、プロセス、機構、手段、または命令をさらに含むことができる。ここで、強誘電体メモリセルのロジック状態を記憶した後、第２の電圧が強誘電体メモリセルに印加される。
【０１１６】
記載された方法および装置のいくつかの実施例は、第２の電圧を印加した後にロジック状態を強誘電体メモリセルに書き込むための、プロセス、機構、手段または命令をさらに含むことができる。
【０１１７】
記載された方法および装置のいくつかの実施例は、疲労閾値を満たす時間に少なくとも部分的に基づき得る閾値時間をタイマが超えたと検出することに少なくとも部分的に基づき得る、強誘電体メモリセルが疲労閾値を満たしている可能性があると判定するためのプロセス、機構、手段または命令をさらに含むことができる。
【０１１８】
記載された方法および装置のいくつかの実施例は、第１の電圧の振幅よりも小さい振幅を有するテストアクセス電圧を印加することに基づいた強誘電体メモリセルの検知の失敗、複数のアクセスサイクルの各サイクルに使用されるセンスウィンドウよりも小さい可能性があるテストセンスウィンドウに少なくとも部分的に基づく強誘電体メモリセルの検知の失敗（ここで、テストセンスウィンドウは、リファレンス電圧の少なくとも一部に基づいている）、または、強誘電体メモリセルの破損したロジック値を誤り訂正符号が検出するの少なくとも１つに部分的に基づき得る、強誘電体メモリセルが疲労閾値を満たしている可能性があると判定するためのプロセス、機構、手段または命令をさらに含むことができる。
【０１１９】
記載された方法および装置のいくつかの実施例は、疲労回復動作を実行するためのコマンドを受信することに少なくとも部分的に基づき得る、強誘電体メモリセルが疲労閾値を満たしている可能性があると判定するためのプロセス、機構、手段または命令をさらに含むことができる。
【０１２０】
記載された方法および装置のいくつかの実施例では、メモリアレイは、デバイスの素子を含む。ここで、第２の電圧を強誘電体メモリセルに印加することは、デバイスの電源がオンになること、デバイスの電源をオフにすること、またはデバイスを外部電源に接続すること、またはそれらの組み合わせの間に起こる。
【０１２１】
記載された方法および装置のいくつかの実施例では、第２の電圧を印加することは、イベントの複数の出来事の間の離散時間に第２の電圧を印加することを含み、期間または繰り返し回数はイベントの各出来事に関連付けられる。
【０１２２】
記載された方法および装置のいくつかの実施例では、メモリアレイは、強誘電体メモリセルと電子的に通信するプレート線、および、第２の強誘電体メモリセルを備える。ここで、第２の電圧を印加することは、第２の電圧をプレート線に印加することを含む。ここで、第２の電圧をプレート線に印加することに少なくとも部分的に基づいて、強誘電体メモリセル、およびプレート線と電子的に通信し得る第２の強誘電体メモリセルに、第２の電圧が印加され得る。
【０１２３】
記載された方法および装置のいくつかの実施例では、強誘電体メモリセルの疲労閾値は、強誘電体メモリセルに蓄積された電荷と、強誘電体メモリセルおよびセンスコンポーネントと電子的に通信するデジット線の容量に少なくとも部分的に基づいてもよい。
【０１２４】
記載された方法および装置のいくつかの実施例では、強誘電体メモリセルの疲労閾値は、強誘電体メモリセルが残留分極閾値に達し得るアクセスサイクルの数に少なくとも部分的に基づき得る。
【０１２５】
記載された方法および装置のいくつかの実施例において、第２の電圧の印加の期間、または、第２の電圧の印加の繰り返し回数、あるいはそれらの両方が、第２の電圧の振幅に少なくとも部分的に基づき得る。
【０１２６】
記載された方法および装置の実施例では、第２の電圧は、複数のバイポーラ電圧パルス、複数のユニポーラ電圧パルス、または一定の振幅を有する電圧のうちの少なくとも１つを含む。
【０１２７】
１つの実施形態では、デバイスまたはシステムは、複数の強誘電体メモリセルを含むメモリアレイを含むことができる。メモリコントローラは、複数の強誘電体メモリセルのうちの強誘電体メモリセルの疲労回復動作を開始し、強誘電体メモリセルが疲労閾値を満たしたという判定に少なくとも部分的に基づいて、複数の強誘電体メモリセルのうちの強誘電体メモリセルに回復電圧を印加するように動作可能である。ここで、回復電圧は、アクセス動作のアクセス電圧とは異なる。いくつかの実施例では、デバイスまたはシステムは、本明細書で説明される機能のそれぞれを実行するための手段を含むことができる。
【０１２８】
記載された装置またはシステムのいくつかの実施例では、強誘電体メモリセルのロジック状態を記憶した後に、強誘電体メモリセルに回復電圧が印加され得る。
【０１２９】
記載された装置またはシステムのいくつかの実施例では、メモリコントローラは、回復電圧を印加した後に、ロジック状態を強誘電体メモリセルに書き込むようにさらに動作可能であり得る。
【０１３０】
別の実施例では、疲労した強誘電体メモリセルの回復を提供するためにメモリアレイを動作させる方法は、様々な組み合わせにおける以下の機構を含むことができる。方法は、強誘電体メモリセルで実行されたアクセス動作の数に少なくとも部分的に基づいて、強誘電体メモリセルが疲労閾値を満たしていると判定すること、および、強誘電体メモリセルが疲労閾値を満たしていると判定することに少なくとも部分的に基づいて、強誘電体メモリセルに回復電圧を印加することを含むことができる。ここで、回復電圧は、アクセス動作の少なくともいくつかの間に使用されるアクセス電圧とは異なる。
【０１３１】
疲労した強誘電体メモリセルの回復を提供するためにメモリアレイを動作させるための装置は、様々な組み合わせにおける以下の機構を含むことができる。装置は、メモリセルと、メモリセルと電子的に通信するメモリコントローラとを含むことができる。ここで、メモリセルは、強誘電体メモリセルで実行されたアクセス動作の数に少なくとも部分的に基づいて、強誘電体メモリセルが、疲労閾値を満たしていると判定し、強誘電体メモリセルが疲労閾値を満たしていると判定することに少なくとも部分的に基づいて、強誘電体メモリセルに回復電圧を印加するように動作可能である。ここで、回復電圧は、アクセス動作の少なくともいくつかの間に使用されるアクセス電圧とは異なる。いくつかの実施例では、装置は、本明細書で説明される機能の各々を実行するための手段を含むことができる。
【０１３２】
記載された方法および装置のいくつかの実施例は、強誘電体メモリセル上でアクセス動作が実行されるたびに、カウンタをインクリメントするためのプロセス、機構、手段もしくは命令をさらに含むことができる。疲労閾値が満たされ得ることを決定することは、カウンタに少なくとも部分的に基づき得る。
【０１３３】
記載された方法および装置のいくつかの実施例は、回復電圧の印加の繰り返し回数が回復閾値を満たすまで回復電圧をパルシングするためのプロセス、機構、手段もしくは命令をさらに含むことができる。回復電圧を印加することは、少なくとも部分的に回復電圧のパルシングに基づくことができる。
【０１３４】
記載された方法および装置のいくつかの実施例は、カウンタがカウント数の閾値を超えたことを検出するためのプロセス、機構、手段もしくは命令をさらに含むことができる。ここで、カウンタは、強誘電体メモリセルに対するアクセス動作毎にインクリメントされ得る。強誘電体メモリセルが疲労閾値を満たしていると判定することは、カウンタがカウント数の閾値を超えたことを検出することに少なくとも部分的に基づき得る。
【０１３５】
本明細書で述べたことは例を提供するものであって、特許請求の範囲に記載された範囲、応用可能性、または例を限定するものではない。本開示の範囲から逸脱することなしに、上述した構成要素の機能や配置を変更してもよい。様々な例は、適宜、様々な手順もしくはコンポーネントを省略、置換、または追加するものであってもよい。また、ある例に関して述べた機構を、他の例で組み合わせるようにしてもよい。
【０１３６】
本明細書で添付図面と関連付けて説明したことは、例示的な構成を述べたものであって、実施可能なまたは請求項の範囲内にある全ての実施例を示したわけではない。ここで使用した「実施例」、「例示的な」、および「実施形態」という用語は、「実施例、実例、もしくは説明としての役割をなす」という意味であって、「好ましい」や「他の例よりも有利な」という意味ではない。詳細な説明は、記載する技術についての理解を提供するために、詳細な具体的詳細を含んでいる。しかし、これらの技術は、それらの詳細な具体的詳細なしでも実施され得る。ある実例では、記述した実施例の概念を不明瞭にするのを避けるために、周知の構造及び装置をブロック図の形で示している。
【０１３７】
添付図面において、同様なコンポーネントもしくは機構は、同じ参照符号を有し得る。さらに、同じタイプの様々なコンポーネントは、参照符号の後に、同様なコンポーネント間を区別するダッシュと第２の符号とを付すことによって、区別され得る。第１の参照符号が本明細書中で使用される場合、この記載は、第２の参照符号にかかわらず、同じ第１の参照符号を有する同様なコンポーネントのいずれか１つに適用され得る。
【０１３８】
本明細書に記載した情報および信号は、様々な異なる技術や技法のうちのいずれかを用いて表され得る。例えば、これまでの記載の全体にわたって参照された、データ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁気粒子、光場もしくは光粒子、あるいはそれらの任意の組み合わせによって表され得る。いくつかの図は、複数の信号を１つの信号として示し得るが、当業者であれば、その信号は信号のバス（ここで、バスは様々なビット幅を有している）を表し得る、と理解するであろう。
【０１３９】
本明細書に記載したように、「事実上のグラウンド（virtual ground）」という語は、おおよそ０ボルト（０Ｖ）の電圧を保持しているがグラウンドに直接接続されていない電子回路のノードを指す。従って、事実上のグラウンドの電圧は、一時的に変動し得るし、安定した状態でおおよそ０Ｖに戻り得る。事実上のグラウンドは、操作可能な増幅器および抵抗からなる分圧器などの様々な電子回路素子を用いて実装され得る。その他の実装も可能である。「事実上のグラウンドにする（Virtual grounding）」もしくは「事実上のグラウンドにされた（virtually grounded）」は、おおよそ０Ｖに接続されることを意味する。
【０１４０】
「電子的に通信（electronic communication）」という用語は、コンポーネント間の電子の流れをサポートする、コンポーネント間の関係を表している。これは、コンポーネント間の直接的な接続を含み得るし、あるいは、それらの中間のコンポーネントを含んでもよい。電子的に通信しているコンポーネントは、（例えば、電圧が印加された回路内で）電子または信号を動的に交換し得るし、あるいは、（例えば、電圧が印加されていない回路内で）電子または信号を動的に交換しないものであってよいが、回路に電圧が印加されることに応じて電子または信号を交換するように構成されるか、もしくはそのように動作可能であり得る。一例として、スイッチ（例えばトランジスタ）を介して物理的に接続された２つのコンポーネントは、そのスイッチの状態（すなわち、開状態もしくは閉状態）にかかわらず、電子的に通信している。
【０１４１】
「分離された（isolated）」という語は、コンポーネント間で電子が現在流れることができないコンポーネント間の関係を表わす。複数のコンポーネントは、それらの間に開回路がある場合、互いに分離される。例えば、スイッチによって物理的に接続された２つのコンポーネントは、スイッチが開いているとき、互いに分離され得る。
【０１４２】
本明細書で使用されるように、「短絡（shorting）」という語は、問題の２つのコンポーネント間の単一の中間コンポーネントの活性化を介して導電パスが形成されるコンポーネント間の関係を指す。例えば、第２のコンポーネントに短絡された第１のコンポーネントは、２つのコンポーネントの間のスイッチが閉じられたときに、電子を交換することができる。従って、短絡は、電子的に通信する複数のコンポーネント（または線）の間の電荷の流れを可能にする動的動作であり得る。
【０１４３】
物理的な値、信号または量に関連して使用される「振幅」および「大きさ」という語は、同義であってもよい。
【０１４４】
メモリアレイ１００を含む本明細書で論じられたデバイスは、シリコン、ゲルマニウム、シリコン−ゲルマニウム合金、砒化ガリウム、窒化ガリウム等のような半導体基板上に形成されてもよい。いくつかのケースでは、基板は半導体ウェハである。他のケースでは、基板は、シリコン・オン・グラス（ＳＯＧ）もしくはシリコン・オン・サファイア（ＳＯＰ）等のシリコン・オン・インシュレータ（ＳＯＩ）基板であってもよく、または、他の基板上の半導体材料のエピキシャル層であってもよい。基板もしくはその部分領域の導電性は、リン、ホウ素、または砒素を含むがこれらには限定されない様々な化学種を用いたドーピングによって、制御され得る。ドーピングは、基板の初期の形成又は成長中に、イオン注入もしくはその他の任意のドーピング手段によって行われ得る。
【０１４５】
本明細書で議論されたトランジスタは、電界効果トランジスタ（ＦＥＴ）を表わし得るし、ソース、ドレイン、およびゲートを含む３つ端子の装置を含み得る。端子は、導電性物質（例えば、金属）を通して他の電子素子に接続され得る。ソースおよびドレインは、導電性であっても良く、高濃度にドープされた（例えば、変性した）半導体領域を含み得る。ソースおよびドレインは低濃度にドープされた半導体領域もしくはチャネルから分離され得る。チャネルがｎ型（すなわち、主なキャリアは電子）である場合、ＦＥＴはｎ型ＦＥＴと称され得る。チャネルがｐ型（すなわち、主なキャリアは正孔）である場合、ＦＥＴはｐ型ＦＥＴと称され得る。チャネルは、絶縁するゲート酸化物によって覆われ得る。チャネルの導電性はゲートに電圧を印加することによって制御され得る。例えば、正の電圧もしくは負の電圧を、ｎ型ＦＥＴまたはｐ型ＦＥＴの各々に印加することは、チャネルを導電性にし得る。トランジスタは、トランジスタの閾値電圧以上の電圧がトランジスタゲートに印加されたとき、「動作開始（ｏｎ）」もしくは「活性化」される。トランジスタは、トランジスタの閾値電圧未満の電圧がトランジスタゲートに印加されたとき、「動作終了（ｏｆｆ）」もしくは「不活性化」される。
【０１４６】
本明細書での開示に関連して記載された様々な例示的なブロック、コンポーネント、およびモジュールは、本明細書に記載された機能を実行するように設計された、汎用プロセッサ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡもしくはその他のプログラマブルロジックデバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェアコンポーネント、あるいはそれらの任意の組み合わせを用いて、実施もしくは実行され得る。汎用プロセッサは、マイクロプロセッサであってもよいが、代替として、プロセッサは、いずれかの従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサは、また、コンピューティングデバイスの組み合わせ（例えば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと共同動作する１つ以上のマイクロプロセッサ、又は任意の他の同様な構成）として実装されてもよい。
【０１４７】
本明細書に記載された機能は、ハードウェア、プロセッサによって実行されるソフトウェア、ファームウェア、又はそれらの任意の組み合わせにおいて実装され得る。プロセッサによって実行されるソフトウェアにおいて実装される場合には、その機能は、コンピュータ読み取り可能媒体上の１つ以上の命令もしくはコードとして、記憶されるかまたは送信され得る。その他の実施例および実装も、本開示ならびに添付の請求項の範囲内である。例えば、ソフトウェアの性質上、上述した機能は、プロセッサによって実行されるソフトウェア、ハードウェア、ファームウェア、ハードワイヤリング、もしくはそれらのいずれかの組み合わせを用いて実施可能である。機能を実装する機構も様々な位置に物理的に配置されてよく、それは、機能の一部がそれぞれ異なる物理的位置で実施されるように分散されることを含む。また、請求項を含む本明細書中で使用されているように、項目のリスト（例えば、「・・・のうちの少なくとも１つ」もしくは「・・・のうちの１つ以上」のようなフレーズによって始まる項目のリスト）中で使用される「ｏｒ」は、包括的なリストを示す。例えば、Ａ、Ｂ、もしくはＣのうちの少なくとも１つというリストは、Ａ、またはＢ、またはＣ、またはＡＢ、またはＡＣ、またはＢＣ、またはＡＢＣ（すなわち、ＡおよびＢおよびＣ）を意味する。
【０１４８】
コンピュータ読み取り可能媒体は、非一時的コンピュータ記憶媒体と、コンピュータプログラムをある場所から他の場所へ転送することを容易なものにする何らかの媒体を含む通信媒体との両方を含む。非一時的記憶媒体は、汎用のもしくは特定用途向けのコンピュータによってアクセス可能な、任意の利用可能な媒体であってよい。一例として、非一時的コンピュータ読み取り可能媒体は、ＲＡＭ、ＲＯＭ、電気的消去可能なプログラマブル・リードオンリメモリ（ＥＥＰＲＯＭ）、コンパクトディスク（ＣＤ）ＲＯＭもしくはその他の光ディスク記憶デバイス、磁気ディスク記憶デバイスまたはその他の磁気記憶デバイス、あるいは、所望のプログラムコード手段を命令又はデータ構造の形式で担持しもしくは記憶するように使用可能であって、かつ、汎用もしくは特定用途向けのコンピュータ、あるいは、汎用又は特定用途向けのプロセッサによってアクセス可能である他の非一時的媒体を含み得るが、これらに限定されない。
【０１４９】
また、任意の接続が、適切にコンピュータ読み取り可能媒体と呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、又は、赤外、高周波、およびマイクロ波等の無線技術を用いて、ウェブサイト、サーバ、又はその他のリモートソースから送信される場合には、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、または、赤外、高周波、およびマイクロ波等の無線技術が、上記媒体の定義に含まれる。本明細書で使用されるディスク（disk）およびディスク（disc）は、ＣＤ、レーザディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピディスク、およびブルーレイディスクを含む。ディスク（disk）は通常データを磁気的に再生するのに対し、ディスク（disc）はデータをレーザで光学的に再生する。それらの組み合わせも、コンピュータ読み取り可能媒体の範囲内に含まれ得る。
【０１５０】
本明細書に述べたことは、当業者が本開示を実施または使用することを可能にするために提供される。本開示に対する様々な変更は、当業者にとって容易になし得るものであり、本明細書に定義された一般的な原理も、本開示の範囲から逸脱することなく、他の変形例に適用され得る。従って、本開示は、ここに述べた例や設計に限定されるべきものではなく、本明細書に述べた原理および新規な機構と矛盾しない最も広い範囲が本開示に認められるべきである。
【図１】
2019521465.tif 000003
【図２】
2019521465.tif 000004
【図３】
2019521465.tif 000005
【図４】
2019521465.tif 000006
【図５】
2019521465.tif 000007
【図６】
2019521465.tif 000008
【図７】
2019521465.tif 000009
【図８】
2019521465.tif 000010
【図９】
2019521465.tif 000011
【手続補正書】
【提出日】平成31年1月25日(2019.1.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
＜クロスリファレンス＞
本特許出願は、「Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｍｅｍｏｒｙ  Ｃｅｌｌ  Ｒｅｃｏｖｅｒｙ」という名称のＭａｒｉａｎｉらによる２０１６年６月１０日に出願された米国特許出願番号１５／１７９，６９５号であって、本出願の譲受人に譲渡された該出願の優先権を主張する、「Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｍｅｍｏｒｙ  Ｃｅｌｌ  Ｒｅｃｏｖｅｒｙ」という名称の２０１７年６月１日に出願されたＰＣＴ出願番号ＰＣＴ／ＵＳ２０１７／０３５４２３号の優先権を主張する。これらの出願は、明示的に参照することにより、その全体が本明細書に含まれる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
デジット線１１５−ａの電圧の変化は、その固有容量に依存する可能性がある。例えば、デジット線１１５−ａに電圧が加えられると、デジット線１１５−ａにいくつかの有限電荷が格納され得、結果として得られるデジット線の電圧は、デジット線１１５−ａの固有容量に依存し得る。固有容量は、デジット線１１５−ａの例えば寸法を含む物理的特性に依存し得る。デジット線１１５−ａは、多数のメモリセル１０５を接続することができるので、デジット線１１５−ａは、無視できない容量（例えば、ピコファラッドのオーダー（ｐＦ））をもたらす長さを有し得る。その後、メモリセル１０５−ａ中の記憶されたロジック状態を決定するために、センスコンポーネント１２５−ａによって、得られたデジット線１１５−ａの電圧は、リファレンス信号２２５（例えば、リファレンス線の電圧）と比較され得る。メモリセル１０５−ａが疲労すると、メモリセル１０５−ａに蓄積される電荷が少なくなり得るので、デジット線１１５−ａの結果として生じる電圧は変化する可能性がある。このようにして、得られたデジット線１１５−ａ電圧をメモリセル１０５−ａがその疲労閾値に到達したか否かを判定するために使用することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
メモリセル１０５−ａに書き込むために、様々な方法を使用してコンデンサ２０５にわたって電圧が印加され得る。いくつかの例では、選択コンポーネント２２０は、コンデンサ２０５をデジット線１１５−ａに電気的に接続するために、ワード線１１０−ａを介して活性化され得る。強誘電体コンデンサ２０５では、コンデンサ２０５にわたって正または負の電圧を印加するために、（プレート線２１０を介して）セルプレート２３０および（デジット線１１５−ａを介して）セル底部２１５の電圧を制御することにより、コンデンサ２０５にわたって電圧が印加され得る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
回復動作は、残留分極を改善または回復し、従って、蓄積された電荷を増加させることができる。例えば、疲労したメモリセル１０５に回復電圧を印加することにより、疲労したヒステリシスプロット３４０を、新品ヒステリシスプロット３３５に回復することができる。それにより、残留分極を電荷状態３０５−ｂおよび電荷状態３１０−ｂから、電荷状態３０５−ａおよび電荷状態３１０−ａに、それぞれ増加させる。いくつかのケースでは、回復動作を、疲労閾値に達する前（例えば、１０１０サイクルで）に適用することができる。回復動作は、例えば１０４〜１０８サイクル等の大幅に少ないサイクルを含むことができるが、他の値が可能である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
メモリセル１０５は、メモリデバイスの動作中に、読み出しまたは書き込みを介して、循環され得る。いくつかの閾値（例えば、中でも時間、サイクル数、電荷検知）の後、図３を参照して説明したように、メモリセル１０５の残留分極を改善するために回復動作４１０が実行され得る。回復動作の後、回復測定動作４１５が回復動作４１０の有効性を判定することができる。いくつかのケースでは、回復測定動作４１５は行われなくてもよく、回復動作４１０の後に通常のサイクリングが開始されてもよい。他のケースでは、回復測定動作４１５は、メモリセル１０５の単一のアクセス動作であってもよい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
いくつかの実施例では、回復動作４１０は、メモリデバイスの動作中に変更され得る。例えば、回復動作４１０の振幅は、メモリセル１０５の寿命とともに変化し得る。例えば、より後の回復動作４１０は、より大きな振幅を使用してメモリセル１０５を回復することができる。いくつかのケースでは、第２の電圧のパルス数または期間も変化する可能性がある。例えば、より多くの回復パルスを、メモリセル１０５の寿命のより後の方に使用することができる。
【国際調査報告】
2019521465.tif 000012
2019521465.tif 000013