(57)【要約】  本発明の一実施形態は、第１面および第１面に対向する第２面を有し、前記第２面にテストボードの電極端子に対応するピッチで形成された外部接続パッドを備えたベース層と、前記ベース層の表面に一部露出するように形成され、前記外部接続パッドに対応するピッチで再配置された複数の回路パターンと、前記第１面に前記回路パターンおよび半導体素子の外部接続端子と電気的に連結されるように形成され、前記外部接続端子に対応するピッチで配置された複数の電極パターンと、前記電極パターンの一部が露出するように電極パターンを囲む弾性層とを含む半導体素子のテストソケットを提供する。【選択図】図２
2019514019.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子とテストボードとの間の電気的連結のためのテストソケットにおいて、
第１面および第１面に対向する第２面を有し、前記第２面にテストボードの電極端子に対応するピッチで形成された外部接続パッドを備えたベース層と、
前記ベース層の表面に一部露出するように形成され、前記外部接続パッドに対応するピッチで再配置された複数の回路パターンと、
前記第１面に前記回路パターンおよび半導体素子の外部接続端子と電気的に連結されるように形成され、前記外部接続端子に対応するピッチで配置された複数の電極パターンと、
前記電極パターンの一部が露出するように電極パターンを囲む弾性層とを含む半導体素子のテストソケット。
【請求項２】
前記ベース層の材質は、ポリイミドであることを特徴とする請求項１に記載の半導体素子のテストソケット。
【請求項３】
前記回路パターンは、前記外部接続パッドと電気的に連結されるように再配置される第１回路パターンと、前記第１回路パターンおよび前記電極パターンと電気的に連結されるように一部が前記ベース層の第１面に露出する第２回路パターンとを含むことを特徴とする請求項１に記載の半導体素子のテストソケット。
【請求項４】
前記電極パターンは、前記回路パターンと電気的に連結される第１電極パターンと、前記第１電極パターンと電気的に連結されるビーム状の第２電極パターンと、前記第２電極パターンと電気的に連結される第３電極パターンと、前記第３電極パターンと電気的に連結され、前記弾性層の上面にビーム状に露出する第４電極パターンとを含むことを特徴とする請求項１に記載の半導体素子のテストソケット。
【請求項５】
前記弾性層の材質は、ＰＤＭＳ（Ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ）、ポリウレタン（ＰＵ）、ポリウレタンアクリレート（ＰＵＡ）、シリコンラバー（Ｓｉｌｉｃｏｎ  Ｒｕｂｂｅｒ）、ＰＭＭＡ（Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）のうちの少なくともいずれか１つを含むことを特徴とする請求項１に記載の半導体素子のテストソケット。
【請求項６】
前記外部接続パッドと隣接した外部接続パッドとの間のピッチは、前記電極パターンと隣接した電極パターンとの間のピッチより大きいことを特徴とする請求項１に記載の半導体素子のテストソケット。
【請求項７】
前記弾性層の内側および外側にそれぞれ配置されて弾性層を支持する内側ダムおよび外側ダムをさらに含むことを特徴とする請求項１に記載の半導体素子のテストソケット。
【請求項８】
前記内側ダムは、前記弾性層と隣接する第１内側ダムと、前記第１内側ダムから内側方向に離隔配置される第２内側ダムとを含むことを特徴とする請求項７に記載の半導体素子のテストソケット。
【請求項９】
前記内側ダムは、第１内側ダムと第２内側ダムとを連結する複数の連結ダムをさらに含むことを特徴とする請求項８に記載の半導体素子のテストソケット。
【請求項１０】
前記内側ダムおよび外側ダムを支持する複数の支持ダムをさらに含むことを特徴とする請求項９に記載の半導体素子のテストソケット。
【請求項１１】
前記支持ダムおよび支持ダムの間の間隔は、前記連結ダムおよび連結ダムの間の間隔より小さいことを特徴とする請求項１０に記載の半導体素子のテストソケット。
【請求項１２】
半導体素子とテストボードとの間の電気的連結のためのテストソケットの製造方法において、
基板を準備する基板準備ステップと、
前記基板の底面に複数の外部接続パッドを形成する外部接続パッド形成ステップと、
前記基板上にベース層を形成し、前記ベース層に外部接続パッドとの電気的な連結のために回路パターンを再配置する回路パターン形成ステップと、
前記回路パターンおよび半導体素子の外部接続端子と電気的に連結されるように前記ベース層上に電極パターンを形成する電極パターン形成ステップと、
前記ベース層上に前記電極パターンの一部が露出するように電極パターンを囲む弾性層を形成する弾性層形成ステップとを含むテストソケットの製造方法。
【請求項１３】
前記回路パターン形成ステップは、第１ベース層に外部接続パッド間の間隔に対応するように第１回路パターンを形成する第１回路パターン形成ステップと、第２ベース層に前記第１回路パターンと電気的に連結されるように第２回路パターンを形成する第２回路パターン形成ステップとを含むことを特徴とする請求項１２に記載のテストソケットの製造方法。
【請求項１４】
前記ベース層は、液状のポリイミド素材を塗布後に硬化させて製造されることを特徴とする請求項１２に記載のテストソケットの製造方法。
【請求項１５】
前記電極パターン形成ステップは、前記回路パターンと電気的に連結される第１電極パターンを形成する第１電極パターン形成ステップと、前記第１電極パターンと電気的に連結される第２電極パターンを形成する第２電極パターン形成ステップと、前記第２電極パターンと電気的に連結される第３電極パターンを形成する第３電極パターン形成ステップと、前記第３電極パターンと電気的に連結され、前記弾性層の上面に露出するように第４電極パターンを形成する第４電極パターン形成ステップとを含むことを特徴とする請求項１２に記載のテストソケットの製造方法。
【請求項１６】
前記弾性層を支持するための内側ダムおよび外側ダムを形成するステップをさらに含むことを特徴とする請求項１２に記載のテストソケットの製造方法。
【請求項１７】
前記内側ダムおよび外側ダムの互いに対向する方向に内側ダムおよび外側ダムを支持するための支持ダムを形成するステップをさらに含むことを特徴とする請求項１６に記載のテストソケットの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の電気的な信頼性を検査する半導体素子のテストソケットに関し、より詳細には、微細ピッチに対応可能な半導体素子のテストソケットに関する。
【背景技術】
【０００２】
半導体素子は、製造された後に、製品の信頼性を確認するために各種テストを行う。例えば、半導体素子のすべての入出力端子を検査信号発生回路と連結して正常な動作および断線の有無を検査する電気的特性テストと、半導体素子の電源入力端子などいくつかの入出力端子を検査信号発生回路と連結して正常な動作条件より高い温度、電圧および電流などでストレスを印加して半導体素子の寿命および欠陥発生の有無をチェックするバーンインテスト（Ｂｕｒｎ−Ｉｎ  Ｔｅｓｔ）とがある。
【０００３】
通常、信頼性検査は、テストソケットに半導体素子を搭載させた状態でテストが進行する。テストソケットは、基本的に、半導体素子の形態に応じてその形状が決定され、半導体素子の外部接続端子とテストソケットの電極との間の物理的または電気的な接触によって半導体素子を検査装備と連結する媒介体の役割を果たす。
【０００４】
このようなテスト工程を進行させるために、従来はポゴピン（Ｐｏｇｏ  Ｐｉｎ）タイプのテストソケットを用いて半導体素子をテストしたが、ポゴピンは半導体素子の外部接続端子に損傷を与えることがあり、これによって半導体素子と検査装備との間の信号流れを円滑にできない現象を引き起こすことがある。
【０００５】
また、最近の電子産業の傾向に合わせて、半導体素子も軽量化、小型化、高速化、高性能化および高い信頼性を有する製品が要求されており、これによって微細ピッチに対応可能なテストソケットが要求されているが、従来のポゴピンタイプのテストソケットはこの点で限界がある。
【０００６】
そして、ＢＧＡパッケージのソルダーボールは、ソケットピンにポゴピン接触方式で接触するが、ポゴピンのソルダーボールに対する接触程度に応じて接触抵抗の変化の幅が大きい問題点を抱えている。例えば、接触抵抗は数十ｍΩ〜数百ｍΩと変化の幅が大きい。前記問題は、ポゴピンの内部でソフトコンタクト（Ｓｏｆｔ  Ｃｏｎｔａｃｔ）をするポゴピン自体の特性によって発生する根本的な問題である。このような接触抵抗は、テスト工程時にノイズとして作用し、高周波信号伝達特性を低下させる要因として作用する。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、半導体素子と物理的、電気的接触によって検査装備との電気的な連結を円滑に行うことでテストの信頼性を向上させるようにした半導体素子のテストソケットを提供する。
【０００８】
また、本発明は、半導体素子の外部接続端子の微細ピッチに対応可能な半導体素子のテストソケットを提供する。
【０００９】
本発明の目的は、前述したところに制限されず、言及されていない本発明の他の目的および長所は下記の説明によって理解される。
【課題を解決するための手段】
【００１０】
本発明の一実施形態に係る半導体素子のテストソケットは、第１面および第１面に対向する第２面を有し、前記第２面にテストボードの電極端子に対応するピッチで形成された外部接続パッドを備えたベース層と、前記ベース層の表面に一部露出するように形成され、前記外部接続パッドに対応するピッチで再配置された複数の回路パターンと、前記第１面に前記回路パターンおよび半導体素子の外部接続端子と電気的に連結されるように形成され、前記外部接続端子に対応するピッチで配置された複数の電極パターンと、前記電極パターンの一部が露出するように電極パターンを囲む弾性層とを含むことができる。
【００１１】
一実施形態において、前記ベース層の材質は、ポリイミドであってもよい。
【００１２】
一実施形態において、前記回路パターンは、前記外部接続パッドと電気的に連結されるように再配置される第１回路パターンと、前記第１回路パターンおよび前記電極パターンと電気的に連結されるように一部が前記ベース層の第１面に露出する第２回路パターンとを含むことができる。
【００１３】
一実施形態において、前記電極パターンは、前記回路パターンと電気的に連結される第１電極パターンと、前記第１電極パターンと電気的に連結されるビーム状の第２電極パターンと、前記第２電極パターンと電気的に連結される第３電極パターンと、前記第３電極パターンと電気的に連結され、前記弾性層の上面にビーム状に露出する第４電極パターンとを含むことができる。
【００１４】
一実施形態において、前記弾性層の材質は、ＰＤＭＳ（Ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ）、ポリウレタン（ＰＵ）、ポリウレタンアクリレート（ＰＵＡ）、シリコンラバー（Ｓｉｌｉｃｏｎ  Ｒｕｂｂｅｒ）、ＰＭＭＡ（Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）のうちの少なくともいずれか１つを含むことができる。
【００１５】
一実施形態において、前記外部接続パッドと隣接した外部接続パッドとの間のピッチは、前記電極パターンと隣接した電極パターンとの間のピッチより大きく形成される。
【００１６】
一実施形態において、前記弾性層の内側および外側にそれぞれ配置されて弾性層を支持する内側ダムおよび外側ダムをさらに含んでもよい。
【００１７】
一実施形態において、前記内側ダムは、前記弾性層と隣接する第１内側ダムと、前記第１内側ダムから内側方向に離隔配置される第２内側ダムとを含むことができる。
【００１８】
一実施形態において、前記内側ダムは、第１内側ダムと第２内側ダムとを連結する複数の連結ダムをさらに含んでもよい。
【００１９】
一実施形態において、前記内側ダムおよび外側ダムを支持する複数の支持ダムをさらに含んでもよい。
【００２０】
一実施形態において、前記支持ダムおよび支持ダムの間の間隔は、前記連結ダムおよび連結ダムの間の間隔より小さく形成される。
【００２１】
また、本発明の一実施形態に係る半導体素子のテストソケットの製造方法は、基板を準備する基板準備ステップと、前記基板の底面に複数の外部接続パッドを形成する外部接続パッド形成ステップと、前記基板上にベース層を形成し、前記ベース層に外部接続パッドとの電気的な連結のために回路パターンを再配置する回路パターン形成ステップと、前記回路パターンおよび半導体素子の外部接続端子と電気的に連結されるように前記ベース層上に電極パターンを形成する電極パターン形成ステップと、前記ベース層上に前記電極パターンの一部が露出するように電極パターンを囲む弾性層を形成する弾性層形成ステップとを含むことができる。
【００２２】
一実施形態において、前記回路パターン形成ステップは、第１ベース層に外部接続パッド間の間隔に対応するように第１回路パターンを形成する第１回路パターン形成ステップと、第２ベース層に前記第１回路パターンと電気的に連結されるように第２回路パターンを形成する第２回路パターン形成ステップとを含むことができる。
【００２３】
一実施形態において、前記ベース層は、液状のポリイミド素材を塗布後に硬化させて製造される。
【００２４】
一実施形態において、前記電極パターン形成ステップは、前記回路パターンと電気的に連結される第１電極パターンを形成する第１電極パターン形成ステップと、前記第１電極パターンと電気的に連結される第２電極パターンを形成する第２電極パターン形成ステップと、前記第２電極パターンと電気的に連結される第３電極パターンを形成する第３電極パターン形成ステップと、前記第３電極パターンと電気的に連結され、前記弾性層の上面に露出するように第４電極パターンを形成する第４電極パターン形成ステップとを含むことができる。
【００２５】
一実施形態において、前記弾性層を支持するための内側ダムおよび外側ダムを形成するステップをさらに含んでもよい。
【００２６】
一実施形態において、前記内側ダムおよび外側ダムの互いに対向する方向に内側ダムおよび外側ダムを支持するための支持ダムを形成するステップをさらに含んでもよい。
【発明の効果】
【００２７】
本発明の実施形態によれば、配線などが微細ピッチで実現された半導体素子のテスト時に安定したテストを可能にし、高速動作が要求される高周波素子のテスト時に信号遅延や歪みを防止することにより、テストの信頼性を確保することができる。
【００２８】
本発明の効果は、上記の効果に限定されるものではなく、本発明の詳細な説明または特許請求の範囲に記載の発明の構成から推論可能なすべての効果を含むことが理解されなければならない。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態に係るテストソケットの平面図である。
【図２】図１の「Ａ−Ａ’」線を切り取った断面図である。
【図３】本発明の一実施形態に係るテストソケットの製造方法のうちベース層および回路パターンの製造工程を順次に示す断面図である。
【図４】本発明の一実施形態に係るテストソケットの製造方法のうちベース層および回路パターンの製造工程を順次に示す断面図である。
【図５】本発明の一実施形態に係るテストソケットの製造方法のうちベース層および回路パターンの製造工程を順次に示す断面図である。
【図６】本発明の一実施形態に係るテストソケットの製造方法のうちベース層および回路パターンの製造工程を順次に示す断面図である。
【図７】本発明の一実施形態に係るテストソケットの製造方法のうちベース層および回路パターンの製造工程を順次に示す断面図である。
【図８】本発明の一実施形態に係るテストソケットの製造方法のうちベース層および回路パターンの製造工程を順次に示す断面図である。
【図９】本発明の一実施形態に係るテストソケットの製造方法のうちベース層および回路パターンの製造工程を順次に示す断面図である。
【図１０】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図１１】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図１２】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図１３】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図１４】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図１５】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図１６】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図１７】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図１８】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図１９】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図２０】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図２１】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図２２】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図２３】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図２４】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図２５】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【図２６】本発明の一実施形態に係るテストソケットの製造方法のうち電極パターンおよび弾性層の製造工程を順次に示す断面図である。
【発明を実施するための形態】
【００３０】
以下、添付した図面を参照して本発明を説明する。しかし、本発明は種々の異なる形態で実現可能であり、したがって、ここで説明する実施形態に限定されるものではない。そして、図面において、本発明を明確に説明するために説明と関係のない部分は省略し、明細書全体にわたって類似の部分については類似の図面符号を付した。
【００３１】
明細書全体において、ある部分が他の部分と「連結」されているとする時、これは、「直接的に連結」されている場合のみならず、その中間に他の部材を挟んで「間接的に連結」されている場合も含む。また、ある部分がある構成要素を「含む」とする時、これは、特に反対の記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに備えることができることを意味する。
【００３２】
以下、添付した図面を参照して本発明の実施形態を詳細に説明する。
【００３３】
図１は、本発明の一実施形態に係るテストソケットの平面図であり、図２は、図１の「Ａ−Ａ’」線を切り取った断面図である。
【００３４】
図１および図２を参照すれば、本発明の一実施形態に係る半導体素子のテストソケット１００は、半導体検査装備に電気的に連結されるテストボードに搭載されるベース層１１０と、ベース層１１０内に形成される回路パターン１２０と、ベース層１１０上に形成される複数の電極パターンと、電極パターンを弾力的に支持する弾性層１４０とを含む。
【００３５】
ベース層１１０は、第１面１１０ａおよび第１面に対向する第２面１１０ｂを備え、平面からみて略四角形からなってもよい。第１面１１０ａには、電極パターン１３０および弾性層１４０が形成され、第２面１１０ｂは、テストボード（図示せず）に載置される。
【００３６】
ベース層１１０は、例えば、セラミック材質またはポリイミド（ＰＩ）材質で形成される。セラミック材質を用いてベース層１１０を製造する場合、ベース層１１０の製造時間が増加し、高価なセラミック材質によって価格負担が増加しうる。したがって、一実施形態では、セラミック材質とほぼ類似の性能を示しながらも製造時間を短縮することができ、価格も相対的に安価なポリイミド（ＰＩ）材質でベース層１１０を形成することが好ましい。ポリイミド（ＰＩ）は、主鎖にイミド結合（−ＣＯ−ＮＨ−ＣＯ−）を有する耐熱性樹脂の総称を示すが、このようなポリイミド（ＰＩ）材質の特徴は高い耐熱性にあり、特に高温で長期間使用しても特性が老化しないという利点を有する。また、セラミック材質は、半導体ウエハと熱膨張係数が異なり、これによってベース層１１０を半導体ウエハに対応させるのに困難があるが、ポリイミド（ＰＩ）材質は、高い耐熱性によって上記の問題点を克服することができる。
【００３７】
ベース層１１０の第２面１１０ｂには、複数の外部接続パッド１１４が形成される。それぞれの外部接続パッド１１４は、回路パターン１２０およびテストボードの電極端子と電気的に連結される。外部接続パッド１１４は、一定間隔または不規則な間隔で配置される。
【００３８】
ベース層１１０の内部には、導電性材質の回路パターン１２０がＭＥＭＳ方式で複数形成される。回路パターン１２０は、電極パターン１３０および半導体素子の外部接続端子と電気的に連結される。複数の回路パターン１２０は、一定間隔または不規則な間隔で形成される。
【００３９】
それぞれの回路パターン１２０は、例えば、ベース層１１０の内部に形成され、外部接続パッド１１４と電気的に連結される第１回路パターン１２１と、一端は第１回路パターン１２１と電気的に連結され、他端はベース層１１０上に露出して電極パターン１３０と電気的に連結される第２回路パターン１２２とを含むことができる。第１回路パターン１２１は、半導体素子において微細ピッチの外部接続端子が汎用のテストボード上の電極端子と連結されるように再配置されたものである。第１回路パターン１２１の配置形態、位置などは、テストするための半導体素子の外部接続端子の位置、構造などに応じて多様に変化可能である。第１回路パターン１２１は、導電性金属、例えば、ＣｕまたはＡｕで形成され、第２回路パターン１２２は、電極パターン１３０との接続および支持のためにＮｉまたはＮｉ−Ｃｏで形成される。
【００４０】
電極パターン１３０は、ベース層１１０の第１面１１０ａに複数形成され、回路パターン１２０および半導体素子の外部接続端子と電気的に連結されるように導電性材質で形成され、ＭＥＭＳ方式で形成される。複数の電極パターン１３０は、一定間隔または不規則な間隔で形成される。
【００４１】
それぞれの電極パターン１３０は、例えば、回路パターン１２０と電気的に連結される第１電極パターン１３１と、第１電極パターン１３１と電気的に連結され、ビーム（Ｂｅａｍ）状に形成される第２電極パターン１３２と、第２電極パターン１３２と電気的に連結される第３電極パターン１３３と、第３電極パターン１３３と電気的に連結され、弾性層１４０の上面に露出する第４電極パターン１３４とを含むことができる。第４電極パターン１３４の表面には、テストするための半導体素子の外部接続端子が物理的または電気的に接触できる。電極パターン１３０に使用される導電性素材としては、酸化などの外部要因に対して安定した機能を提供できるように、ニッケル（Ｎｉ）、ニッケルコバルト合金（Ｎｉ−Ｃｏ）などが使用できる。
【００４２】
電極パターン１３０は、その一部を除いて弾性層１４０によって密封形成される。すなわち、第１〜第３電極パターンは弾性層１４０によって密封され、第４電極パターン１３４は弾性層１４０の外部に露出して半導体素子の外部接続端子と電気的に連結される。弾性層１４０は、後述する内側ダムおよび外側ダムの高さと同一の高さを有することができ、弾性層１４０の高さは、第４電極パターン１３４の底面に対応するように形成される。弾性層１４０は、電極パターン１３０と半導体素子の外部接続端子との間の接続信頼性を向上させるように電極パターンに弾性力を付与できる材質、例えば、ＰＤＭＳ（Ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ）、ポリウレタン（ＰＵ）、ポリウレタンアクリレート（ＰＵＡ）、シリコンラバー（Ｓｉｌｉｃｏｎ  Ｒｕｂｂｅｒ）、ＰＭＭＡ（Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）などの各種合成ゴム（Ｒｕｂｂｅｒ）類および樹脂類が使用できる。したがって、テストのために電極パターンと半導体素子の外部接続端子との接触時、外部接続端子の損傷を最小化してテストの信頼性を向上させることができる。すなわち、外部圧力によって移動する半導体素子の外部接続端子が電極パターンと接触する場合、外部接続端子が第４電極パターン１３４に面接触し、弾性層１４０によって弾力的に支持されるので、外部接続端子に発生しうる損傷を最小化させることができる。
【００４３】
一実施形態に係るテストソケットは、外部接続パッド１１４と隣接した外部接続パッド１１４との間のピッチが、電極パターンと隣接した電極パターンとの間のピッチより大きく形成される。すなわち、電極パターンは、小型化および微細化を実現するための半導体素子の外部接続端子に対応するピッチで形成されているので、これをテストボードに直に連結してテストを進行させることに制約が発生しうる。したがって、外部接続パッド１１４をテストボードの電極端子に対応しながら電極パターン間のピッチより大きいピッチを有するように再配置することで、より信頼性のある半導体素子のテストを行うことができる。
【００４４】
一実施形態に係るテストソケットは、弾性層１４０の内側および外側にそれぞれ配置されて弾性層１４０を安定して支持する内側ダム１５０および外側ダム１６０をさらに含んでもよい。内側ダム１５０および外側ダム１６０は、例えば、Ｎｉ、Ｎｉ−Ｃｏ合金などが使用できる。
【００４５】
内側ダム１５０は、ベース層１１０の第１領域（I）と第２領域（II）との間に形成される。内側ダム１５０は、電極パターン１３０の高さに対応するか、それより低い高さを有することができる。例えば、内側ダム１５０の上端は、第４電極パターン１３４の底面の高さと等しく形成される。
【００４６】
内側ダム１５０は、複数形成されて相互間で離隔配置される。例えば、内側ダム１５０は、第１内側ダム１５１および第２内側ダム１５２を含むことができ、第１内側ダム１５１および第２内側ダム１５２は十分な離隔距離を有することができる。第１内側ダム１５１および第２内側ダム１５２は、連結ダム１７０で相互連結される。連結ダム１７０は、一定間隔または不均一な間隔で配置される。
【００４７】
外側ダム１６０は、ベース層１１０の第２領域（II）と第３領域（III）との間に形成される。外側ダム１６０は、内側ダムと同じく複数形成され、外側ダム１６０は、内側ダム１５０の高さと同一の高さを有することができる。第１内側ダム１５１および外側ダム１６０の互いに対向する方向にはそれぞれ支持ダム１８０が形成される。支持ダム１８０は、第１支持ダム１８１および第２支持ダム１８２を含むことができる。第１支持ダム１８１および第２支持ダム１８２は、一定間隔または不均一な間隔で配置される。第１支持ダム１８１と第１支持ダム１８１との間の間隔および第２支持ダム１８２と第２支持ダム１８２との間の間隔は、連結ダム１７０と連結ダム１７０との間の間隔より小さくてよい。例えば、第１支持ダム間の間隔および第２支持ダム間の間隔は、連結ダム間の間隔の１／２であってよい。
【００４８】
図３〜図９は、本発明の一実施形態に係るテストソケットの製造方法のうちベース層１１０および回路パターンの製造工程を順次に示す断面図である。図３〜図９は、図１の「Ａ−Ａ’」線を切り取ったものを基準として示されている。以下の工程はＭＥＭＳ方式で進行できる。
【００４９】
図３を参照すれば、ベース基板２００を準備する。ベース基板２００としては、セラミック、ガラスなどの絶縁体基板を用いることができる。この時、ベース基板２００の表面を洗浄および乾燥して、ベース基板２００に付着した異物などを除去する工程がさらに含まれてもよい。
【００５０】
図４を参照すれば、ベース基板２００の上部に、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、電気めっき、蒸着（ＣＶＤ）などを利用して第１シード層２１０を形成する。第１シード層は、１μｍ〜２μｍの厚さに形成される。第１シード層の材質としては、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）のうちの少なくともいずれか１つを使用することができる。また、第１シード層２１０は、下部層２１１と上部層２１２との複層構造で形成され、下部層２１１は、チタン（Ｔｉ）やクロム（Ｃｒ）で形成され、上部層２１２は、銅（Ｃｕ）で形成される。
【００５１】
図５および図６を参照すれば、第１シード層２１０の表面に外部接続パッド１１４を形成する。例えば、第１シード層２１０の表面にフォトレジスト（Ｐｈｏｔｏ  Ｒｅｓｉｓｔ）を塗布し、マスクパターンに沿って外部接続パッドが形成される部分の第１シード層２１０が露出するようにパッドホールを形成した後、パッドホールにＮｉまたはＮｉ−Ｃｏめっきを利用して外部接続パッド１１４を形成することができる。外部接続パッド１１４が形成された後、フォトレジストはエッチングなどによって除去される。
【００５２】
図７を参照すれば、外部接続パッド１１４を含むことで第１シード層２１０の表面に犠牲層３００を形成することができる。例えば、犠牲層３００は、外部接続パッド１１４周辺のフォトレジストを除去し、第１シード層および外部接続パッド１１４の表面に電気めっきにより形成される。その後、ポリッシングおよび平坦化工程により外部接続パッド１１４の上面が外部に露出するようにする。犠牲層３００としては、例えば、銅が使用できる。その後、外部接続パッド１１４の上面が露出するようにその上面に蒸着された犠牲層を除去するラッピング（Ｌａｐｐｉｎｇ）工程が進行できる。
【００５３】
図８を参照すれば、犠牲層３００および外部接続パッド１１４の上面に第１ベース層１１１および第１回路パターン１２１を形成する。第１ベース層１１１としては、ポリイミド（ＰＩ）材質が適用可能である。例えば、第１ベース層１１１は、液状のポリイミド（ＰＩ）素材を塗布後に硬化させることにより形成される。あるいは、固状のポリイミド（ＰＩ）素材を犠牲層３００の表面に圧着することにより、第１ベース層が形成される。
【００５４】
第１回路パターン１２１は、上部が第１ベース層上に露出し、下部は外部接続パッド１１４と電気的に連結されるように第１ベース層１１１内に形成される。例えば、マスクパターンに沿って外部接続パッド１１４に対応する部分の第１ベース層１１１をエッチングすることにより、第１回路パターン１２１が形成される部分にパターンホールを形成し、パターンホールに電気めっきなどの方式でＣｕまたはＡｕ素材を蒸着して第１回路パターン１２１を形成することができる。第１回路パターン１２１は、例えば、「Ｔ」状、「¬」状などの断面を有することができる。第１回路パターンの高さおよび長さは、必要に応じて増加または減少させることにより、後の外部接続パッドと電極パターンとの間の電気的な連結のための再配置パターンとして機能することができる。
【００５５】
図９を参照すれば、第１ベース層１１１上にポリイミド（ＰＩ）素材を塗布することにより、第２ベース層１１２を形成する。
【００５６】
そして、第２ベース層１１２上に上部が露出し、下部は第１回路パターン１２１の上部と電気的に連結されるようにＮｉまたはＮｉ−Ｃｏ材質の第２回路パターン１２２を形成する。第２回路パターン１２２は、例えば、「Ｔ」状、「¬」状などの断面を有することができ、その上部は電極パターンと電気的に連結される。
【００５７】
図１０〜図２６は、本発明の一実施形態に係るテストソケットの製造方法のうち電極パターン１３０および弾性層１４０の製造工程を順次に示す断面図である。図１０〜図２６は、図１の「Ａ−Ａ’」線を切り取ったものを基準として示されている。以下の工程はＭＥＭＳ方式で進行できる。
【００５８】
図１０を参照すれば、ベース層、特に、第２ベース層１１２上に第１電極パターン１３１を形成する。例えば、第２ベース層１１２の表面に第１ＰＲを塗布し、マスクパターンに沿って第１電極パターン１３１およびダムを形成する部分のＰＲをエッチングしてパターンホールおよびダムホールを形成する。パターンホールは、第２回路パターンと連結される位置に形成され、パターンホールには、ＮｉまたはＮｉ−Ｃｏ合金などを電気めっきを利用して第１電極パターン１３１を形成する。これとともに、ダムホールに内側ダムおよび外側ダムのための素材を電気めっきなどによって内側ダムおよび外側ダムを形成する。以下、内側ダムおよび外側ダムの形成過程は、電極パターンの形成過程と類似するので、それ以上の説明は省略する。
【００５９】
図１１〜図１３を参照すれば、第１ＰＲの上面に第２シード層２２０を形成する。例えば、第１電極パターン１３１の上部が露出するように第１ＰＲを所定の高さ除去する。その後、第１ＰＲ上に第２シード層の下部層２２１を形成する。次に、第２シード層の下部層２２１の表面に第２ＰＲを塗布し、第１電極パターン１３１の上端およびその周辺の一部が露出するように第２ＰＲを除去した後、第１電極パターン１３１と電気的に連結されるように第２ＰＲが除去されて露出した下部層２２１上に上部層２２２を形成する。
【００６０】
図１４を参照すれば、第１電極パターン１３１と電気的に連結されるように第１電極パターン１３１の露出した上面および上部層２２２の上面に第２電極パターン１３２を形成する。そして、第１電極パターン１３１および第２電極パターン１３２を含むことで、第２シード層２２０上に第３ＰＲを塗布する。
【００６１】
図１５を参照すれば、第２電極パターン１３２と電気的に連結されるように第３電極パターン１３３を形成する。例えば、第３ＰＲおよび第２電極パターン１３２の上面に第４ＰＲを塗布し、第２電極パターン１３２と電気的に連結されるように第３電極パターン１３３を形成する。例えば、第３ＰＲの表面に第４ＰＲを塗布し、マスクを用いて第３電極パターンを形成する部分の第２電極パターン１３２の表面をエッチング溶液で除去した後、ニッケルなどを電気めっきして第３電極パターン１３３を形成することができる。
【００６２】
図１６〜図１８を参照すれば、第４ＰＲの上面に第３シード層２３０を形成する。第３電極パターン１３３の上端が露出するように第４ＰＲを除去した後、第３シード層の下部層２３１を形成する。次に、第３電極パターン１３３の上端およびその周辺の一部が露出するように第４ＰＲを除去する。その後、第３電極パターン１３３と電気的に連結されるように第４ＰＲが除去されて露出した第３シード層の下部層２３１上に上部層２３２を形成する。
【００６３】
図１９を参照すれば、第４ＰＲ上に第３電極パターン１３３と電気的に連結されるように第４電極パターン１３４を形成する。例えば、第３シード層２３０および第３電極パターン１３３上に第５ＰＲを塗布した後、第３電極パターン１３３および第３電極パターンの周辺が露出するように第５ＰＲを除去し、露出した第３電極パターン１３３の上面および第３シード層の上部層２３２の上面に第４電極パターン１３４を形成する。
【００６４】
図２０〜図２４を参照すれば、電極パターンを除いたＰＲおよびシード層を積層された逆順に除去する。例えば、第５ＰＲを除去し、第３シード層を除去し、第４ＰＲおよび第３ＰＲを除去し、第２シード層を除去した後、第２ＰＲおよび第１ＰＲを除去して、ベース層上に電極パターンのみが形成されるようにする。
【００６５】
図２５を参照すれば、電極パターン１３０を囲むように形成して電極パターンを弾性支持できる弾性層１４０を形成する。例えば、第１内側ダム１５１および外側ダム１６０の内部に液状の弾性層１４０の素材を注入した後、焼成および硬化させることにより、弾性層１４０を形成することができる。弾性層１４０の材質としてはＰＤＭＳが適用可能である。
【００６６】
図２６を参照すれば、ベース基板２００上に犠牲層を介して形成されたベース層１１０をベース基板２００から分離してテストソケットの製造を完了する。
【００６７】
このように製造されたテストソケットは、電極パターン１３０が弾性層１４０によって弾力支持されるので、半導体素子の外部接続端子との接触時、外部接続端子に損傷を誘発することを最小化することができ、外部接続端子が微細ピッチで形成されてもベース層１１０に再配置された回路パターン１２０によって汎用のテストボードを介して安定的に対応接続してテストを進行させることができるので、テストの信頼性を高めることができる。
【００６８】
上述した本発明の説明は例示のためのものであり、本発明の属する技術分野における通常の知識を有する者は、本発明の技術的思想や必須の特徴を変更することなく他の具体的な形態で容易に変形可能であることを理解することができる。
【００６９】
すなわち、以上記述した実施形態はあらゆる面で例示的なものであり、限定的ではないと理解しなければならない。例えば、単一形に説明されている各構成要素は分散して実施されてもよいし、同様に分散したものとして説明されている構成要素も結合された形態で実施可能である。
【００７０】
したがって、本発明の範囲は後述する特許請求の範囲によって示され、特許請求の範囲の意味および範囲、そしてその均等概念から導出されるあらゆる変更または変形した形態が本発明の範囲に含まれると解釈されなければならない。
【符号の説明】
【００７１】
１００：テストソケット
１１０：ベース層
１１１：第１ベース層
１１２：第２ベース層
１１４：外部接続パッド
１２０：回路パターン
１２１：第１回路パターン
１２２：第２回路パターン
１３０：電極パターン
１３１：第１電極パターン
１３２：第２電極パターン
１３３：第３電極パターン
１３４：第４電極パターン
１４０：弾性層
１５０：内側ダム
１６０：外側ダム
１７０：連結ダム
１８０：支持ダム
２００：ベース基板
２１０：第１シード層
２２０：第２シード層
２３０：第３シード層
３００：犠牲層
【図１】
2019514019.tif 000003
【図２】
2019514019.tif 000004
【図３】
2019514019.tif 000005
【図４】
2019514019.tif 000006
【図５】
2019514019.tif 000007
【図６】
2019514019.tif 000008
【図７】
2019514019.tif 000009
【図８】
2019514019.tif 000010
【図９】
2019514019.tif 000011
【図１０】
2019514019.tif 000012
【図１１】
2019514019.tif 000013
【図１２】
2019514019.tif 000014
【図１３】
2019514019.tif 000015
【図１４】
2019514019.tif 000016
【図１５】
2019514019.tif 000017
【図１６】
2019514019.tif 000018
【図１７】
2019514019.tif 000019
【図１８】
2019514019.tif 000020
【図１９】
2019514019.tif 000021
【図２０】
2019514019.tif 000022
【図２１】
2019514019.tif 000023
【図２２】
2019514019.tif 000024
【図２３】
2019514019.tif 000025
【図２４】
2019514019.tif 000026
【図２５】
2019514019.tif 000027
【図２６】
2019514019.tif 000028
【国際調査報告】
2019514019.tif 000029
2019514019.tif 000030
2019514019.tif 000031
2019514019.tif 000032