(57)【要約】  対応する差動データ出力信号を駆動するための複数のドライバが、ドライバのうちの第１のドライバによって放電された第１の電流がドライバのうちの残りのドライバを通してリサイクルされるように、直列に配列される。
2019522289.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を供給するように構成された電源ノードと、
前記電源電圧よりも少ない第１の中間電圧に第１の中間電圧ノードをチャージするように構成された電力レギュレータと、
前記電源ノードと前記第１の中間電圧ノードとの間に結合された第１のドライバと、前記第１のドライバは、第１の差動データ入力信号の第１のバイナリ状態に応じて第１の出力ノードから第１の電流を流し込むように構成され、前記第１のドライバは、前記第１の差動入力データ入力信号の前記第１のバイナリ状態に応じて前記第１の電流を第２の出力ノードから前記第１の中間電圧ノードへと放電するようにさらに構成される、
前記第１の中間電圧ノードと第２の中間電圧ノードとの間に結合された第２のドライバと、ここにおいて、前記第２のドライバは、第２の差動データ入力信号の第１のバイナリ状態に応じて、前記第１の中間電圧ノードから前記第１の電流を実質的に受け取ることと、第３の出力ノードから前記第１の電流を流し込むこととを行うように構成され、前記第２のドライバは、前記第２の差動データ入力信号の前記第１のバイナリ状態に応じて、前記第１の電流を第４の出力ノードから前記第２の中間電圧ノードへと放電するようにさらに構成される、
を備える、データ送信機。
【請求項２】
前記第１のドライバは、前記第１の出力ノードと前記電源ノードとの間に結合された第１のスイッチを含み、前記第２の出力ノードと前記第１の中間電圧ノードとの間に結合された第２のスイッチを含み、前記第１のスイッチおよび前記第２のスイッチは両方、前記第１の差動データ入力信号の前記第１のバイナリ状態に応じて閉じるように構成され、前記第１の差動データ入力信号の第２のバイナリ状態に応じて開くように構成される、請求項１に記載のデータ送信機。
【請求項３】
前記第１のスイッチは第１のＰＭＯＳトランジスタを備え、前記第２のスイッチは第２のＰＭＯＳトランジスタを備える、請求項２に記載のデータ送信機。
【請求項４】
前記第１のドライバは、前記第１の出力ノードと前記第１のスイッチとの間に結合された第１の負荷レジスタをさらに含み、前記第２の出力ノードと前記第２のスイッチとの間に結合された第２の負荷レジスタを含む、請求項２に記載のデータ送信機。
【請求項５】
前記第１のドライバは、前記第２の出力ノードと前記電源ノードとの間に結合された第３のスイッチ、および前記第１の出力ノードと前記第１の中間電圧ノードとの間に結合された第４のスイッチをさらに含み、前記第３のスイッチおよび前記第４のスイッチは両方、前記第１の差動データ入力信号の前記第２のバイナリ状態に応じて閉じることと、前記第１の差動データ入力信号の前記第１のバイナリ状態に応じて開くこととを行うように構成される、請求項２に記載のデータ送信機。
【請求項６】
前記第３のスイッチは第１のＰＭＯＳトランジスタを備え、前記第４のスイッチは第２のＰＭＯＳトランジスタを備える、請求項５に記載のデータ送信機。
【請求項７】
前記電力レギュレータはリニアドロップアウトレギュレータ（ＬＤＯ）を備える、請求項１に記載のデータ送信機。
【請求項８】
前記第２の中間電圧ノードはグラウンドを備える、請求項１に記載のデータ送信機。
【請求項９】
前記ＬＤＯは、前記第１の中間電圧を前記電源電圧の２分の１に等しく維持するために、フィードバック電圧に、および基準電圧に応答するように構成される、請求項７に記載のデータ送信機。
【請求項１０】
前記ＬＤＯは、前記第１の中間電圧を出力するために前記フィードバック電圧と前記基準電圧との間の差を増幅するように構成された差動増幅器を備える、請求項９に記載のデータ送信機。
【請求項１１】
前記基準電圧は前記第１の中間電圧に等しい、請求項１０に記載のデータ送信機。
【請求項１２】
前記電力レギュレータは、前記第１の中間電圧に前記第１の中間電圧ノードをチャージすることと、前記第１の中間電圧よりも少ない第２の中間電圧に前記第２の中間電圧ノードをチャージすることとを行うように構成された多出力リニアドロップアウトレギュレータ（ＬＤＯ）であり、前記データ送信機は、
前記第２の中間電圧ノードとグラウンドとの間に結合された第３のドライバと、前記第３のドライバは、第３の差動データ入力信号の第１のバイナリ状態に応じて、前記第２の中間電圧ノードから前記第１の電流を実質的に受け取ることと、第５の出力ノードから前記第１の電流を流し込むこととを行うように構成され、前記第３のドライバは、前記第３の差動データ入力信号の前記第１のバイナリ状態に応じて前記第１の電流を第６の出力ノードを通してグラウンドへと放電するようにさらに構成される、
をさらに備える、請求項１に記載のデータ送信機。
【請求項１３】
前記第２のドライバは複数の送信ゲートを備え、前記第３のドライバは複数のＮＭＯＳトランジスタスイッチを備える、請求項１２に記載のデータ送信機。
【請求項１４】
前記多出力ＬＤＯは、
第１のＮＭＯＳトランジスタのドレインにおいて前記第１の中間電圧を生成するために前記第１のＮＭＯＳトランジスタのゲートを駆動するように構成された第１の差動増幅器を含む第１の単出力ＬＤＯと、
第１のＰＭＯＳトランジスタのドレインにおいて前記第２の中間電圧を生成するために前記第１のＰＭＯＳトランジスタのゲートを駆動するように構成された第２の差動増幅器を含む第２の単出力ＬＤＯと、
前記第１のＮＭＯＳトランジスタの前記ソースおよび前記第１のＰＭＯＳトランジスタの前記ソースを、前記第２の中間電圧よりも大きく、かつ前記第１の中間電圧よりも少ない第３の中間電圧にチャージするように構成された第３の単出力ＬＤＯと
を備える、請求項１２に記載のデータ送信機。
【請求項１５】
前記第３の単出力ＬＤＯは、前記第１のＰＭＯＳトランジスタの前記ソースおよび前記第１のＮＭＯＳトランジスタの前記ソースを前記電源電圧の２分の１にチャージするように構成される、請求項１４に記載のデータ送信機。
【請求項１６】
第１の中間電圧に第１の電圧ノードをチャージすることと、
第１の差動データ入力信号の第１のバイナリ状態に応じて、第１のドライバのための第１の出力ノードを電源電圧にチャージされた電源ノードに結合し、前記第１の出力ノードから第１の電流を流し込むことと、前記第１のドライバのための第２の出力ノードを前記第１の電圧ノードに結合し、前記第２の出力ノードからの前記第１の電流を前記第１の電圧ノードへと引き込むことと、ここにおいて、前記電源電圧は前記第１の中間電圧よりも大きい、
第２の差動データ入力信号の第１のバイナリ状態に応じて、第２のドライバのための第３の出力ノードを前記第１の電圧ノードに結合し、前記第３の出力ノードから第２の電流を流し込むことと、前記第２のドライバのための第４の出力ノードを第２の中間電圧にチャージされた第２の電圧ノードに結合し、前記第４の出力ノードからの前記第２の電流を前記第２の電圧ノードへと引き込むことと
を備え、
前記第１の中間電圧は前記第２の中間電圧よりも大きく、前記第２の電流は前記第１の電流に実質的に等しい、データ送信方法。
【請求項１７】
前記第１の差動データ入力信号の第２のバイナリ状態に応じて、前記第１のドライバのための前記第２の出力ノードを前記電源ノードに結合し、前記第２の出力ノードから前記第１の電流を流し込むことと、前記第１のドライバのための前記第１の出力ノードを前記第１の電圧ノードに結合し、前記第１の出力ノードからの前記第１の電流を前記第１の電圧ノードへと引き込むことと、
前記第２の差動データ入力信号の第２のバイナリ状態に応じて、前記第２のドライバのための前記第４の出力ノードを前記第１の電圧ノードに結合し、前記第４の出力ノードから前記第２の電流を流し込むことと、前記第２のドライバのための前記第３の出力ノードを前記第２の電圧ノードに結合し、前記第３の出力ノードからの前記第２の電流を前記第２の電圧ノードへと引き込むことと
をさらに備える、請求項１６に記載のデータ送信方法。
【請求項１８】
前記第１の中間電圧に前記第１の中間電圧ノードをチャージすることは、前記第１の中間電圧ノードを前記電源電圧の２分の１にチャージすることを備え、前記第２の中間電圧はグラウンド電圧である、請求項１６に記載のデータ送信方法。
【請求項１９】
前記第２の中間電圧に前記第２の中間電圧ノードをチャージすることと、ここにおいて、前記第２の中間電圧はグラウンドよりも大きい、
第３の差動データ入力信号の第１のバイナリ状態に応じて、第３のドライバのための第５の出力ノードを前記第２の中間電圧ノードに結合し、前記第５の出力ノードから第３の電流を流し込むことと、前記第３のドライバのための第６の出力ノードをグラウンドに結合し、前記第６の出力ノードからの前記第３の電流をグラウンドへと引き込むことと、ここにおいて、前記第３の電流は、前記第２の電流に実質的に等しい、
をさらに備える、請求項１６に記載のデータ送信方法。
【請求項２０】
前記第２の中間電圧に前記第２の中間電圧ノードをチャージすることは、前記第２の中間電圧ノードを前記電源電圧の３分の１にチャージすることを備える、請求項１９に記載のデータ送信方法。
【請求項２１】
前記第１の中間電圧に前記第１の中間電圧ノードをチャージすることは、前記第１の中間電圧ノードを前記電源電圧の３分の２にチャージすることを備える、請求項２０に記載のデータ送信方法。
【請求項２２】
電源電圧を供給するように構成された電源ノードと、
前記電源電圧よりも少ない中間電圧に中間電圧ノードをチャージするように構成された電力レギュレータと、
第１の差動データ入力信号に応じて第１の差動電流で出力ノードの第１のペアを駆動するための第１の手段と、前記第１の手段は、前記電源ノードと前記中間電圧ノードとの間に結合される、
第２の差動データ入力信号に応じて第２の差動電流で出力ノードの第２のペアを駆動するための第２の手段と、前記第２の手段は、前記第２の差動電流が前記第１の差動電流に実質的に等しいように、前記第１の手段と直列に前記中間電圧ノードとグラウンドとの間に結合される、
を備える、データ送信機。
【請求項２３】
前記電力レギュレータはリニアドロップアウトレギュレータ（ＬＤＯ）を備える、請求項２２に記載のデータ送信機。
【請求項２４】
前記ＬＤＯは、前記中間電圧を前記電源電圧の２分の１に等しく維持するために、フィードバック電圧に、および基準電圧に応答するように構成される、請求項２３に記載のデータ送信機。
【請求項２５】
前記ＬＤＯは、前記第１の中間電圧を出力するために前記フィードバック電圧と前記基準電圧との間の差を増幅するように構成された差動増幅器を備える、請求項２４に記載のデータ送信機。
【発明の詳細な説明】
【関連出願の参照】
【０００１】
[0001]  本願は、２０１６年６月２４日に出願された米国特許出願第１５／１９２，９１１号に対する優先権および利益を主張し、それはその全体が参照によって本明細書に組み込まれる。
【技術分野】
【０００２】
[0002]  本願は、概して送信機に関し、より具体的には、チャージリサイクル（charge recycling）を用いる電圧モードドライバ（voltage mode driver）に関する。
【背景技術】
【０００３】
[0003]  電力を節約するために、「低スイング（low-swing）」差動電圧信号を使用してデータを送信することが従来である。差動電圧が電源電圧よりも少ないという点で、シグナリング（signaling）は低スイングと考えられている。例えば、電源電圧は１Ｖであり得るが、低スイング差動電圧信号についての差動電圧は３００ｍＶ、または２４０ｍＶなどさらにより低いこともある。低スイング差動電圧信号は電源電圧に対して「フルレール（full rail）」で駆動されないので、電力が節約される。
【０００４】
[0004]  低スイング差動送信機のための低減された電圧を供給するために、低ドロップアウト（ＬＤＯ：low-drop-out）レギュレータを使用することが従来である。ＬＤＯレギュレータはレジスタとして作動し、その結果、それは低スイング差動発信のために使用される低減された電圧に電源電圧を変換する際に電力損失をもたらす。対応する複数の低スイング差動信号を使用してマルチビットワイドデジタルワード（multi-bit-wide digital word）を送信することが従来であるという点で、この電力損失は繰り返される。各信号は、それ自体の対応する電力損失をもたらすＬＤＯレギュレータから、それ自体の電流を導出する。
【０００５】
[0005]  したがって、電力消費が低減された差動低スイング発信の必要性が当該技術分野に存在する。
【発明の概要】
【０００６】
[0006]  低減された電力消費を提供するために、差動データ出力信号のための複数のドライバが、ドライバのうちの第１のドライバからの電流が残りのドライバを通してリサイクルされるように直列に結合される。第１のドライバは、第１の差動データ入力信号のバイナリ状態に依存して出力ノードのペアのチャージを交互に行う（alternate）ためのスイッチとして作動する複数のトランジスタに結合された出力ノードを含む。第１の差動データ入力信号が第１のバイナリ値を有する場合、出力ノードのうちの第１の出力ノードが電源電圧を供給する電源ノードに結合されるのに対して、出力ノードのうちの残りの出力ノードは、電源電圧よりも少ない中間電圧に電力変換器によってチャージされた中間電圧ノードに結合される。第１の差動データ入力信号が第２のバイナリ値を有する場合、第１の出力ノードが中間電圧ノードに結合され、残りの出力ノードが電源ノードに結合されるように、結合が切り替えられる。
【０００７】
[0007]  出力ノードは、送信ライン（transmission line）を通して受信機に結合して回路を形成し、その結果、電源電圧にチャージされた出力ノードが、第１の電流を駆動し、それを中間電圧にチャージされた出力ノードに受信機を通して戻す。この第１の電流は次いで、残りのドライバ（単数または複数）を通してリサイクルされる。例えば、２つのみのドライバがある場合、残りの第２のドライバは、中間電圧とグラウンドとの間でその出力ノードのペアのチャージを交互に行う。第１のドライバと同様に、第２のドライバは、第２のドライバの出力ノードを中間電圧ノードおよびグラウンドに選択的に結合するために、第２の差動データ入力信号に応答するスイッチとして機能する複数のトランジスタを含む。よって第１のドライバからの第１の電流は、中間電圧ノードに結合された出力ノードから流し込まれる（sourced）第２の電流として第２のドライバにおいてリサイクルされ、グラウンドに結合された残りの出力ノードによってグラウンドへと流される(conducted)。
【０００８】
[0008]  結果として生じる電流リサイクルは、電力節約に関してかなり有利である。これらの利点および追加の利点が、下記の詳細な説明を通してより良好に理解され得る。
【図面の簡単な説明】
【０００９】
【図１Ａ】[0009]  本開示の一態様に係る電流リサイクルのために構成された２ドライバのシステムの図。
【図１Ｂ】[0010]  本開示の一態様に係る電流リサイクルのために構成された３ドライバのシステムの図。
【図２】[0011]  図１Ａの２ドライバについての回路図。
【図３】[0012]  図１Ｂの中央のドライバについての回路図。
【図４Ａ】[0013]  本開示の第１の態様にしたがった図１Ａのシステムのためのリニアドロップアウトレギュレータ（ＬＤＯ：linear drop out regulator）の回路図。
【図４Ｂ】[0014]  本開示の第２の実施形態にしたがった図１ＡのシステムのためのＬＤＯの回路図。
【図４Ｃ】[0015]  本開示の第３の態様にしたがった図１ＡのシステムのためのＬＤＯの回路図。
【図５】[0016]  図１Ｂのシステムのための多出力ＬＤＯ（multiple-output LDO）の回路図。
【図６】[0017]  本開示の一態様にしたがった、差動データについての駆動のペア間での電流リサイクル方法のためフローチャート。
【００１０】
[0018]  本発明の実施形態およびそれらの利点は、以下に続く詳細な説明を参照することによって最良に理解される。同様の参照番号が、図の１つまたは複数に例示されている同様の要素を特定するために使用されていることが認識されるべきである。
【詳細な説明】
【００１１】
[0019]  電力を節約するために、差動データ出力信号のための複数のドライバについての直列結合が開示される。第１のドライバが、電源電圧を供給する電源ノードと中間電圧ノードとの間に結合する。リニアドロップアウトレギュレータ（ＬＤＯ）のような電圧レギュレータが、電源電圧よりも小さく、かつグラウンドよりも大きい中間電圧に中間電圧ノードをチャージする。よって電源電圧と中間電圧との間の差は、第１のドライバについての「電圧スイング（voltage swing）」を表す。それに関して、第１のドライバは、出力ノードのペアおよび複数のトランジスタスイッチを含む。トランジスタスイッチは、第１の差動データ入力信号に応答する。第１の差動データ入力信号のバイナリ状態に依存して、トランジスタスイッチは、第１の構成になるように、または第２の構成になるように駆動される。第１の構成では、トランジスタスイッチは、出力ノードのうちの１つが電源電圧にチャージされるように当該１つの出力ノードが電源ノードに結合するのに対して、出力ノードのうちの残りの１つが中間電圧にチャージされるように当該出力ノードのうちの残りの１つが中間電力ノードに結合するように構成される。第２の構成はまさに反対であり、その結果、出力ノードのうちの残りの出力ノードが電源電圧にチャージされるのに対して、出力ノードのうちの第１の出力ノードが中間電圧にチャージされる。
【００１２】
[0020]  第１のドライバの出力ノードは、それら出力ノードがそれらそれぞれの送信ラインと受信機とを通して回路を形成するように、それぞれの送信ラインを通して受信機に結合する。よって電源電圧にチャージされた出力ノードは、中間電圧にチャージされた出力ノードに受信機を通して逆流する第１の電流を流し込むことになる。出力ノードについての電圧および第１の電流の対応する方向は、第１のドライバによって駆動される第１の差動データ出力信号を定める。第１のドライバからの第１の電流は、第１のドライバと直列に結合された残りのドライバを通してリサイクルされる。例えば、２つのみのドライバを含むシステムでは、第２のドライバは、中間電圧ノードとグラウンドとの間に結合する。よって第２のドライバについてのスイング電圧は、中間電圧とグラウンドとの間の差によって定められる。第２のドライバは、第１のドライバに関して説明されたように類似して機能する、第２の差動データ入力信号のバイナリ状態に応答する複数のトランジスタスイッチを含む。よって第２のドライバのための第１の出力ノードが、中間電圧ノードまたはグラウンドのいずれかに結合されるのに対して、第２のドライバのための第２の出力ノードは相補的に結合されることになる。出力ノードのうちの１つを中間電圧に結果としてチャージすることは、第１の電流が、チャージされた出力ノードから対応する受信機を通して流し込まれ、出力ノードのうちの放電された１つによってグラウンドへと流されることを引き起こす。
【００１３】
[0021]  上記のように、ＬＤＯは、２つのドライバを共に結合する中間ノードをチャージする。このＬＤＯは、ドライバの出力ノードに対する出力インピーダンスよりもさらに高い何らかの入力インピーダンスを有する。よって、第１のドライバからの無視できる量の電流がＬＤＯに流れ込み、その結果それは、第２のドライバが、第１のドライバの出力ノードによって流された第１の電流に実質的に等しい第２の電流をその出力ノードから流すことをより正確に示すことになる。しかし一次には、第１の電流は、第２のドライバによって全体的にリサイクルされると考えられ得、それは著しい電力節約をもたらす。それに関して、第２のドライバに関して上述されたように構成された対応する２つのドライバを使用して２つの差動データ出力信号を生成することが従来であろう。換言すれば、従来の各ドライバは、中間電圧とグラウンドとの間の電圧スイングを有することになる。このような従来の配置では、ＬＤＯは、電源電圧から中間電圧への電圧ドロップに関して、そのドライバの出力電流へのレジスタとして機能する必要がある。よってＬＤＯによる結果として生じる電力消費は、ドライバ出力電流に比例する。よってこのような従来の各ドライバは、その出力ノードによって流された電流に比例する電力損失を有することになる。しかし本明細書で開示される電流リサイクルは、２つのドライバが、従来の１つのドライバと実質的に同じ電力消費を有することを可能にする。よって本明細書で開示される電流リサイクルは、対応する従来の２つのドライバの電力消費の２分の１で２つの差動データ出力信号の送信を提供する。
【００１４】
[0022]  本明細書でさらに説明されるように、３つ（またはそれ以上）のドライバの直列結合によって、さらにより大きい電力節約が得られ得る。結果として生じる有利な特徴が、以下の例となる実施形態を通してより良好に理解され得る。ここで図面を参照すると、図１Ａは、２ドライバのシステム１００を例示する。システム１００では、第１のドライバ１０５が、電源電圧ＶＤＤを供給する電源ノードと中間電圧ノードＶＬＤＯとの間に結合する。電源電圧ＶＤＤによって電力供給されるＬＤＯ１５５は、電源電圧ＶＤＤよりも少ないがグラウンドよりも大きい中間電圧に中間電圧ノードＶＬＤＯをチャージするために電圧基準ＶＲＥＦを使用する。これは、第１のドライバ１０５についての電圧スイングの大きさが第２のドライバ１１０についてのものと同じである場合に利点があり、そのケースでは、中間電圧はＶＤＤ／２に等しくなるが、その他の値が中間電圧のために使用されてもよいことが理解されよう。第１の差動データ入力信号Ｄ１のバイナリ状態に依存して、第１のドライバ１０５は、その出力ノード１１５および１２０のうちの一方を電源電圧ＶＤＤにチャージし、他方を中間電圧にチャージすることになる。例えば、第１の差動データ入力信号Ｄ１が第１のバイナリ値を有することに応答して、出力ノード１１５が電源電圧ＶＤＤにチャージされ、出力ノード１２０が中間電圧ＶＬＤＯにチャージされると想定する。次いで第１の電流Ｉ１が、出力ノード１１５を通して、および遠隔受信機（図示せず）を通して電源ノードから流れ、中間電圧ノードＶＬＤＯへと放電されるように出力ノード１２０出力ノードへと引き込む（sink）ことになる。反対に、差動データ入力信号Ｄ１が相補的な第２のバイナリ状態を有する場合、出力ノードのチャージは、出力ノード１２０が電源電圧ＶＤＤにチャージされ、出力ノード１１５が中間電圧にチャージされるように、反転される。第１の電流Ｉ１は次いで、出力ノード１２０によって流し込まれ、中間電圧ノードＶＬＤＯへと放電されるように出力ノード１１５を通して戻されることになる。第１のドライバ１０５のための出力ノードのチャージおよび第１の電流Ｉ１の結果として生じる方向は、受信機に第１のドライバ１０５によって駆動される差動データ出力信号Ｄ１のバイナリ状態を定める。
【００１５】
[0023]  第２のドライバ１１０は、中間電圧ノードＶＬＤＯとグラウンドとの間に結合される。差動データ入力信号Ｄ２のバイナリ状態に依存して、第２のドライバ１１０は、その出力ノード１２５および１３０のうちの１つを中間電圧にチャージし、その出力ノードのうちの残りの１つをグラウンドに放電することになる。第２の電流Ｉ２は次いで、中間電圧ノードＶＬＤＯから第２のドライバ１０５のためのチャージされた出力ノードを流れ出て、グラウンドへと放電されるように放電された出力ノードに戻ると（外部受信機（図示せず）を通過した後）グラウンドに放電されることになる。ＬＤＯ１５５のための高入力インピーダンスにより、第２の電流Ｉ２は、第１の電流Ｉ１に実質的に等しく、その結果、第１の電流Ｉ１が第２の電流Ｉ２として本質的にリサイクルされる。
【００１６】
[0024]  本開示の１つの態様では、第１のドライバ１０５は、第１の差動データ入力信号（Ｄ１）に応じた第１の差動電流を用いて出力ノード１１５および１２０の第１のペアを駆動するための第１の手段を形成すると考えられ得、第１の手段は、電源ノードと中間電圧ノードＶＬＤＯとの間に結合される。同様に、第２のドライバ１１０は、第２の差動データ入力信号（Ｄ２）に応じた第２の差動電流を用いて出力ノード１２５および１３０の第２のペアを駆動するための第２の手段を形成すると考えられ得、第２の手段は、第２の差動電流が第１の差動電流に実質的に等しいように、第１の手段と直列に中間電圧ノードＶＬＤＯとグラウンドとの間に結合される。
【００１７】
[0025]  類似した電流リサイクルが、図１Ｂに示される３ドライバのシステム１５０に生じる。システム１００に関して類似して説明されたように、第１のドライバ１０５は、電源ノードと第１の中間電圧ノードＶＬＤＯ１との間に結合し、第１の差動データ出力信号Ｄ１を駆動するために第１の差動データ入力信号Ｄ１に応答する。同様に、これもまたシステム１００に関して類似して説明されたように、第２のドライバ１１０は、第２の中間電圧ノードＶＬＤＯ２の間に結合し、第２の差動データ出力信号Ｄ２を駆動するために第２の差動データ入力信号Ｄ２に応答する。しかしながら、第１のドライバ１０５は、第２のドライバ１１０と直接的に直列ではない。そうではなく、第３のドライバ１４０が第１のドライバ１０５と第２のドライバ１１０との間に介在する。第３のドライバ１４０は、第１の中間電圧ノードＶＬＤＯ１と第２の中間電圧ノードＶＬＤＯ２との間に結合し、第３の差動データ出力信号Ｄ３を駆動するために第３の差動データ入力信号Ｄ３に応答する。多出力ＬＤＯ１６０は、第１の中間電圧ＶＬＤＯ１に第１の中間電圧ノードＶＬＤＯ１をチャージし、第２の中間電圧ＶＬＤＯ２に第２の中間電圧ノードＶＬＤＯ２をチャージする。第１の中間電圧ＶＬＤＯ１は、電源電圧ＶＤＤよりも少なく、かつ第２の中間電圧ＶＬＤＯ２よりも大きく、次にこの第２の中間電圧ＶＬＤＯ２はグラウンドよりも大きい。システム１００に関して説明されたように、これは、スイング電圧がシステム１５０における３つのすべてのドライバについて等しい場合に利点がある。このような一実施形態では、ＬＤＯ１６０は、第１の中間電圧ノードＶＬＤＯ１を（２／３）＊ＶＤＤにチャージし、第２の中間電圧ノードＶＬＤＯ２を（１／３）＊ＶＤＤにチャージする。よってドライバ１０５、１４０、および１１０についてのスイング電圧は、（１／３）＊ＶＤＤである。しかし代替の実施形態では異なるスイング電圧が使用されてもよいことが理解されよう。
【００１８】
[0026]  第３のドライバ１４０は、出力ノード１３５および出力ノード１４５を使用して差動データ出力信号Ｄ３を駆動する。差動データ入力信号Ｄ３のバイナリ値に依存して、第３のドライバ１４０は、出力ノード１３５および１４５のうちの１つを第１の中間電圧に、および出力ノードのうちの残りの１つを第２の中間電圧にチャージすることになる。よって第３の電流Ｉ３は、より低い電圧を有する出力電圧で受け取られるように、より高いチャージされた出力ノードから流し込まれることになる。多出力ＬＤＯ１６０は、第１の中間電圧ノードＶＬＤＯ１および第２の中間電圧ノードＶＬＤＯ２において高入力インピーダンスを提示するので、第３の電流Ｉ３は、第１の電流Ｉ１および第２の電流Ｉ２の両方に実質的に等しい。よって第１の電流Ｉ１は、第３のドライバ１４０および第２のドライバ１１０の両方を通して本質的にリサイクルされる。これに対して、従来の３つのドライバが（１／３）＊ＶＤＤの電圧スイングを有するように各々構成された場合、このような従来のシステムは、システム１５０によって使用される電力を３倍使用することになる。受信機の感度に依存して、さらにより多くの電力節約を達成するために代替の実施形態では４つ以上のドライバが直列に配列されてもよいことが理解されよう。
【００１９】
[0027]  システム１００における第１の出力ドライバ１０５および第２の出力ドライバ１１０内のトランジスタスイッチは、図２に示されるように配列され得る。第１のドライバ１０５が電源電圧ＶＤＤにその出力ノードのうちの１つを駆動するので、第１のドライバ１０５内のトランジスタスイッチすべてはＰＭＯＳトランジスタを備え得る。特に、第１のドライバ１０５は、ＰＭＯＳトランジスタＰ１およびＰ２のペアを含み、その両方は、電源電圧ＶＤＤを供給する電源ノードにそれらのソースが結合されている。入力データ信号Ｄ１が差動であるので、それは、正の差動入力データ信号Ｄ１Ｐｉｎおよび負の差動入力データ信号Ｄ１Ｎｉｎによって表される。入力信号Ｄ１ＰｉｎがトランジスタＰ１のゲートを駆動するのに対して、入力信号Ｄ１ＮｉｎがトランジスタＰ２のゲートを駆動する。トランジスタＰ１およびＰ２のためのドレインは各々、それぞれの負荷レジスタＲＬに結合する。一般に、抵抗ＲＬは、出力ノードを受信機（図示せず）に結合する送信ラインの特性インピーダンスを整合し得る。トランジスタＰ１のドレインが、その負荷レジスタＲＬを通して出力ノードＤ１Ｎｏｕｔ１２０に結合するのに対して、トランジスタＰ２のドレインは、その負荷レジスタＲＬを通して出力ノードＤ１Ｐｏｕｔ１１５に結合する。出力ノードＤ１Ｎｏｕｔ１２０は、別の負荷レジスタＲＬを通してＰＭＯＳトランジスタＰ３のソースに結合する。同様に、出力ノードＤ１Ｐｏｕｔ１１５は、別の負荷レジスタＲＬを通してＰＭＯＳトランジスタＰ４のソースに結合する。入力信号Ｄ１ＰｉｎがトランジスタＰ４のゲートを駆動するのに対して、入力信号Ｄ１ＮｉｎはトランジスタＰ３のゲートを駆動する。トランジスタＰ３およびＰ４の両方のためのドレインは、中間電圧ノードＶＬＤＯに結合する。
【００２０】
[0028]  差動データ入力信号Ｄ１Ｐｉｎが差動データ入力信号Ｄ１Ｎｉｎよりも十分高い（例えば、ＰＭＯＳトランジスタについての少なくともしきい値電圧だけより高い）場合、出力ノードＤ１Ｐｏｕｔ１１５が電源電圧ＶＤＤに向かってチャージされ、出力ノードＤ１Ｎｏｕｔ１２０が中間電圧ＶＬＤＯに向かってチャージされるように、トランジスタＰ２およびＰ３は導通しており、トランジスタＰ１およびＰ４はオフになる。第１の電流Ｉ１（図１Ａ）は次いで、出力ノードＤ１Ｐｏｕｔ１１５によって流し込まれ、出力ノードＤ１Ｎｏｕｔ１２０において受け取られることになる。反対に、差動データ入力信号Ｄ１Ｎｉｎが差動データ入力信号Ｄ１Ｐｉｎよりも電圧が十分高い場合、出力ノードＤ１Ｎｏｕｔ１２０が電源電圧ＶＤＤに向かってチャージされ、出力ノードＤ１Ｐｏｕｔ１１５が中間電圧ＶＬＤＯに向かってチャージされるように、トランジスタＰ１およびＰ４は導通しており、トランジスタＰ２およびＰ３はオフになる。そのケースでは、第１の電流Ｉ１は出力ノードＤ１Ｎｏｕｔ１２０によって流し込まれる。両方のケース（負荷抵抗ＲＴが送信ラインに整合されると仮定する）において、第１の電流Ｉ１はＶｓｗｉｎｇ／４＊ＲＬに等しく、ここで、Ｖｓｗｉｎｇ＝（ＶＤＤ−ＶＬＤＯ）である。例えば、出力ノードＤ１Ｐｏｕｔ１１５が第１の電流Ｉ１を流し込んでいる、トランジスタＰ２のドレインにおける負荷レジスタＲＬは、受信機への途中で送信ラインについての負荷抵抗ＲＬと直列である。第１の電流Ｉ１は次いで、送信ラインについての負荷抵抗ＲＬがトランジスタＰ３のソースにおける負荷レジスタＲＬと直列であるように、受信機から出力ノードＤ１Ｎｏｕｔ１２０に戻る。よって第１のドライバ電流Ｉ１が直面する総抵抗は、４＊ＲＬである。
【００２１】
[0029]  第２のドライバ１１０が、グラウンドに向かってその出力ノードのうちの１つを放電するので、第２のドライバ１１０内のトランジスタスイッチはすべてＮＭＯＳトランジスタを備え得る。特に、第２のドライバ１１０は、ＮＭＯＳトランジスタＭ１およびＭ２のペアを含み、その各々は、それらのドレインが中間電圧ノードＶＬＤＯに結合されている。差動データ入力信号Ｄ２は、差動データ入力信号Ｄ２Ｐｉｎおよび差動データ入力信号Ｄ２Ｎｉｎによって表される。差動データ入力信号Ｄ２ＰｉｎがトランジスタＭ１のゲートを駆動するのに対して、差動データ入力信号Ｄ２ＮｉｎがトランジスタＭ２のゲートを駆動する。トランジスタＭ１のソースは、負荷レジスタＲＬを通して出力ノードＤ２Ｐｏｕｔ１２５に結合する。同様に、トランジスタＭ２のソースは、負荷レジスタＲＬを通して出力ノードＤ２Ｎｏｕｔ１３０に結合する。出力ノードＤ２Ｐｏｕｔ１２５は、そのソースがグラウンドに結合されているＮＭＯＳトランジスタＭ３のドレインに、別の負荷レジスタＲＬを通して結合する。出力ノードＤ２Ｎｏｕｔ１３０は、そのソースがグラウンドに結合されているＮＭＯＳトランジスタＭ４のドレインに、別の負荷レジスタＲＬを通して結合する。差動データ入力信号Ｄ２ＰｉｎがトランジスタＭ４のゲートを駆動するのに対して、差動データ入力信号Ｄ２ＮｉｎがトランジスタＭ３のゲートを駆動する。差動データ入力信号Ｄ２のバイナリ状態に依存して、トランジスタＭ１およびＭ４は導通しているがトランジスタＭ２およびＭ３はオフであるか、またはトランジスタＭ２およびＭ３は導通しているがトランジスタＭ１およびＭ４はオフであるかのいずれかである。よって出力ノード１２５および１３０のうちの１つは第１の中間電圧ＶＬＤＯに向かってチャージされるが、出力ノード１２５および１３０のうちの残りの１つはグラウンドに向かって放電されることになる。チャージされた出力ノードは次いで、第２のドライバ電流Ｉ２（図１Ａ）を流し込むが、放電出力ノードは第２のドライバ電流Ｉ２を受け取る。負荷レジスタＲＬが送信ラインインピーダンスに整合されると仮定すると、第２のドライバ電流Ｉ２はＶＬＤＯ／４ＲＴに等しい。ＶＬＤＯが電源電圧ＶＤＤの２分の１に等しい場合、第１のドライバ電流Ｉ１が第２のドライバ電流Ｉ２としてリサイクルされるように、第１のドライバ電流Ｉ１は第２のドライバ電流Ｉ２に本質的に等しくなる。
【００２２】
[0030]  システム１５０が図３により詳細に示される。第１のドライバ１０５は、中間電圧ノードＶＬＤＯが第１の中間電圧ノードＶＬＤＯ１に置き換えられていることを除いて、図２に関して説明されたように形成され得る。同様に、第２のドライバ１１０は、中間電圧ノードＶＬＤＯが第２の中間電圧ノードＶＬＤＯ２に置き換えられていることを除いて、図２に関して説明されたように形成され得る。第１の出力ドライバ１０５および第２の出力ドライバ１１０とは対照的に、第３の出力ドライバ１４０は、電源電圧ＶＤＤへもグラウンドへもその出力ノードを駆動せず、中間電圧ＶＬＤＯ１およびＶＬＤＯ２にその出力ノードを駆動する。よって第３の出力ドライバ１４０内のスイッチは、これらの２つの中間電圧を適切に通すように送信ゲートを使用して形成され得る。例えば、第３の出力ドライバ１４０は、ＮＭＯＳトランジスタＭ５およびＰＭＯＳトランジスタＰ５によって形成される第１の送信ゲートを含む。トランジスタＰ５のソースおよびトランジスタＭ５のドレインの両方は、第１の中間電圧ノードＶＬＤＯ１に結合する。トランジスタＰ５のドレインおよびトランジスタＭ５のソースは、負荷レジスタＲＬを通して出力ノードＤ３Ｐｏｕｔ１４５に結合する。差動データ入力信号Ｄ３は、差動データ入力信号Ｄ３Ｐｉｎおよび差動データ入力信号Ｄ３Ｎｉｎによって表される。差動データ入力信号Ｄ３ＰｉｎがトランジスタＰ５のゲートを駆動するのに対して、差動データ入力信号Ｄ３ＮｉｎがトランジスタＭ５のゲートを駆動する。よって第１の送信ゲートは、差動データ入力信号Ｄ３Ｎｉｎが差動データ入力信号Ｄ３Ｐｉｎよりも電圧が十分高いとき、閉じられることになる。そのケースでは、出力ノードＤ３Ｐｏｕｔ１４５は、第１の中間電圧ＶＬＤＯ１に向かってチャージされ、第３のドライバ電流Ｉ３を流し込む。反対に、差動データ入力信号Ｄ３Ｐｉｎが差動データ入力信号Ｄ３Ｎｉｎよりも電圧が十分高いとき、第１の送信ゲートは閉じられる。
【００２３】
[0031]  第３の出力ドライバ１４０は、ＮＭＯＳトランジスタＭ６およびＰＭＯＳトランジスタＰ６によって形成される第２の送信ゲートを含む。トランジスタＰ６のソースおよびトランジスタＭ６のドレインの両方は、第１の中間電圧ノードＶＬＤＯ１に結合する。トランジスタＰ６のドレインおよびトランジスタＭ６のソースは、負荷レジスタＲＬを通して出力ノードＤ３Ｎｏｕｔ１３５に結合する。差動データ入力信号Ｄ３ＰｉｎがトランジスタＰ５のゲートを駆動するのに対して、差動データ入力信号Ｄ３ＮｉｎがトランジスタＭ５のゲートを駆動する。よって第２の送信ゲートは、差動データ入力信号Ｄ３Ｐｉｎが差動データ入力信号Ｄ３Ｎｉｎよりも電圧が十分高いとき、閉じられることになる。そのケースでは、出力ノードＤ３Ｎｏｕｔ１３５は、第１の中間電圧ＶＬＤＯ１に向かってチャージされ、第３のドライバ電流Ｉ３を流し込む。反対に、差動データ入力信号Ｄ３Ｎｉｎが差動データ入力信号Ｄ３Ｐｉｎよりも電圧が十分高いとき、第２の送信ゲートは閉じられる。
【００２４】
[0032]  出力ノードＤ３Ｐｏｕｔ１４５は、ＮＭＯＳトランジスタＭ７およびＰＭＯＳトランジスタＰ７によって形成される第３の送信ゲートに、別の負荷レジスタＲＬを通して結合する。トランジスタＰ７のソースおよびトランジスタＭ７のドレインの両方は、それらの負荷レジスタＲＬを通して出力ノードＤ３Ｐｏｕｔ１４５に結合する。トランジスタＰ７のドレインおよびトランジスタＭ７のソースは、第２の中間電圧ノードＶＬＤＯ２に結合する。差動データ入力信号Ｄ３ＰｉｎがトランジスタＭ７のゲートを駆動するのに対して、差動データ入力信号Ｄ３ＮｉｎがトランジスタＰ７のゲートを駆動する。よって第１の送信ゲートとは対照的に、第３の送信ゲートは、差動データ入力信号Ｄ３Ｎｉｎが差動データ入力信号Ｄ３Ｐｉｎよりも電圧が十分高いとき、開かれることになる。
【００２５】
[0033]  最後に、出力ノードＤ３Ｎｏｕｔ１３５は、ＮＭＯＳトランジスタＭ８およびＰＭＯＳトランジスタＰ８によって形成される第４の送信ゲートに、別の負荷レジスタＲＬを通して結合する。トランジスタＰ８のソースおよびトランジスタＭ８のドレインの両方は、それらの負荷レジスタＲＬを通して出力ノードＤ３Ｎｏｕｔ１３５に結合する。トランジスタＰ８のドレインおよびトランジスタＭ８のソースは、第２の中間電圧ノードＶＬＤＯ２に結合する。差動データ入力信号Ｄ３ＮｉｎがトランジスタＭ８のゲートを駆動するのに対して、差動データ入力信号Ｄ３ＰｉｎがトランジスタＰ８のゲートを駆動する。よって第２の送信ゲートとは対照的に、第４の送信ゲートは、差動データ入力信号Ｄ３Ｎｉｎが差動データ入力信号Ｄ３Ｐｉｎよりも電圧が十分高いとき、閉じられることになる。
【００２６】
[0034]  例となるいくつかのリニアドロップアウトレギュレータがここで説明される。例えば、ＬＤＯ１５５（図１Ａ）は、図４ＡのＬＤＯ４００について示されているもののような、いくつかの方法で実装され得る。差動増幅器４１０は、中間電圧ＶＬＤＯを基準電圧Ｖｒｅｆに等しく維持するために、基準電圧Ｖｒｅｆと中間電圧ＶＬＤＯとの間の差を増幅する。よってＬＤＯ４００では、基準電圧ソース（図示せず）は、１つの実施形態において、中間電圧ＶＬＤＯをＶＤＤ／２に維持するために、基準電圧ＶｒｅｆをＶＤＤ／２に維持することになる。
【００２７】
[0035]  代替的に、ＬＤＯ１５５は、図４ＢのＬＤＯ４０５について示されているもののように実装され得る。ＰＭＯＳトランジスタＰ９は、そのソースが、電源電圧ＶＤＤを供給するための電源電圧ノードに結合されている。トランジスタＰ９のドレインは、中間電圧出力ノードＶＬＤＯとして機能し、そのＶＬＤＯは次に、レジスタＲ１およびレジスタＲ２の直列の組合せによって形成される分圧器を通してグラウンドに結合する。分圧器は、フィードバック電圧を形成する。差動増幅器４１０は、トランジスタＰ９のゲートを駆動するために基準電圧Ｖｒｅｆとフィードバック電圧との間の差を増幅する。レジスタＲ１の抵抗がレジスタＲ２の抵抗に等しい場合、および基準電圧ＶｒｅｆがＶＤＤ／４である場合、中間出力電圧ＶＬＤＯはよって、ＶＤＤ／２に等しくなる。
【００２８】
[0036]  加えて、ＬＤＯ１５５は、図４ＣのＬＤＯ４１５について示されているもののように実装され得る。ＮＭＯＳトランジスタＭ９は、そのソースがグラウンドに結合されている。トランジスタＭ９のドレインは、中間電圧出力ノードＶＬＤＯとして機能し、そのＶＬＤＯは次に、レジスタＲ１およびレジスタＲ２の直列の組合せによって形成される分圧器を通して電源電圧ノードに結合する。分圧器は、フィードバック電圧を形成する。差動増幅器４１０は、トランジスタＭ９のゲートを駆動するために基準電圧Ｖｒｅｆとフィードバック電圧との間の差を増幅する。レジスタＲ１の抵抗がレジスタＲ２の抵抗に等しい場合、および基準電圧Ｖｒｅｆが（３／４）＊ＶＤＤである場合、中間出力電圧ＶＬＤＯはよって、ＶＤＤ／２に等しくなる。
【００２９】
[0037]  多出力ＬＤＯ１６０が図５により詳細に示される。ＬＤＯ４１５は、第１の中間電圧ＶＬＤＯ１を生成するために、図４Ｃに関して説明されたように類似して構成される。第１の中間電圧を（２／３）＊ＶＤＤに維持するために、ＬＤＯ４１５についての基準電圧は、（５／６）＊ＶＤＤに維持され得る。同様に、ＬＤＯ４０５は、第２の中間電圧ＶＬＤＯ２を生成するために、図４Ｂに関して説明されたように類似して構成される。第２の中間電圧を（１／３）＊ＶＤＤに維持するために、ＬＤＯ４０５についての基準電圧は、（１／６）＊ＶＤＤとして維持され得る。ＬＤＯ４１５内のトランジスタＭ９のソースは、ＬＤＯ４０５内のトランジスタＰ９のソースに結合する。さらなる安定性のために、ＬＤＯ４００は、ＶＤＤ／２に等しいといったミッドレンジの中間電圧でトランジスタＭ９およびＰ９のソースを駆動するように構成される。そのケースでは、ＬＤＯ４００についての基準電圧もまた、ＶＤＤ／２に等しくなる。
【００３０】
[0038]  所与の実施形態におけるドライバの数にかかわらず、対応する各差動データ出力信号についての共通モード電圧が異なることに留意されたい。よって受信機（図示せず）は、異なる共通モード電圧をフィルタリングして取り除くためにＡＣ結合を通して各差動データ出力信号を受け取り得る。差動出力ドライバにおける電流リサイクルのための一例となる動作方法がここで説明される。
【００３１】
[0039]  電流リサイクルのための一例となる動作方法が、図６のフローチャートによって提供される。本方法は、第１の電圧ノードを第１の中間電圧にチャージする動作６００を含む。システム１００におけるＬＤＯ４００によって中間電圧ノードＶＬＤＯをチャージすること、またはシステム１５０におけるＬＤＯ４００によってトランジスタＰ９およびＭ９のためのソースをチャージすることは、動作６００の一例である。
【００３２】
[0040]  本方法はまた、第１の差動データ入力信号の第１のバイナリ状態に応じる動作６０５も含み、動作６０５は、第１のドライバのための第１の出力ノードを電源電圧にチャージされた電源ノードに結合し、第１の出力ノードから第１の電流を流し込むことと、第１のドライバのための第２の出力ノードを第１の電圧ノードに結合し、第２の出力ノードからの第１の電流を第１の電圧ノードへと引き込むこととを含み、ここにおいて、電源電圧は第１の中間電圧よりも大きい。システム１００における動作６０５の一例は、出力ノードＤ１Ｐｏｕｔ１１５から第１の電流を流し込むように第１のドライバ１０５内のトランジスタＰ２を通して電源ノードに出力ノードＤ１Ｐｏｕｔ１１５を結合し、第１の電流を出力ノードＤ１Ｎｉｎ１２０へと引き込むようにトランジスタＰ３を通して中間電圧ノードＶＬＤＯに出力ノードＤ１Ｎｉｎ１２０を結合することである。中間電圧ノードＶＬＤＯがトランジスタＰ９およびＭ９のためのソースノードに置き換えられていることを除いて、同じ動作がシステム１５０内の第１のドライバ１０５によって繰り返される。
【００３３】
[0041]  最後に、本方法は、第２の差動データ入力信号の第１のバイナリ状態に応じる動作６１０を含み、動作６１０は、第２のドライバのための第３の出力ノードを第１の電圧ノードに結合し、第３の出力ノードから第２の電流を流し込むことと、第２のドライバのための第４の出力ノードを第２の中間電圧にチャージされた第２の電圧ノードに結合し、第４の出力ノードからの第２の電流を第２の電圧ノードへと引き込むこととを含み、ここにおいて、第１の中間電圧は第２の中間電圧よりも大きく、第２の電流は第１の電流に実質的に等しい。システム１００における動作６１０の一例は、出力ノードＤ２Ｐｏｕｔ１２５から第２の電流を流し込むように第２のドライバ１１０内のトランジスタＭ１を通して中間電圧ノードＶＬＤＯに出力ノードＤ２Ｐｏｕｔ１２５を結合し、第１の電流を出力ノードＤ２Ｎｉｎ１３０へと引き込むようにトランジスタＭ４を通してグラウンドに出力ノードＤ２Ｎｉｎ１３０を結合することである。よってシステム１００では、動作６１０の第２の中間電圧はグラウンドである。システム１５０における動作６１０の別の例は、第１の送信ゲート（トランジスタＭ５およびＰ５）が、第３の電流を流し込むように第１の中間電圧ノードＶＬＤＯ１に出力ノードＤ３Ｐｏｕｔ１４５を結合し、第４の送信ゲート（トランジスタＰ８およびＭ８）が、第３の電流を引き込むように第２の中間電圧ノードＶＬＤＯ２に出力ノードＤ３Ｎｏｕｔ１３５を結合するときに生じる。よってシステム１５０における動作６１０の第２の中間電圧はＶＬＤＯである。
【００３４】
[0042]  現時点までに当業者が認識するように、および目前の特定の用途に依存して、多くの修正、置換、および変形が、その範囲から逸脱することなく、本開示のデバイスの材料、装置、構成、および使用方法において、およびそれらに対して行われることができる。この点から、本開示の範囲は、本明細書で例示および説明された特定の実施形態がそのいくつかの例としてのものでしかないので、それらの範囲に限定されるべきではなく、むしろ、以下に添付される特許請求の範囲およびそれらの機能的同等物に十分に相応するべきである。
【図１Ａ】
2019522289.tif 000003
【図１Ｂ】
2019522289.tif 000004
【図２】
2019522289.tif 000005
【図３】
2019522289.tif 000006
【図４Ａ】
2019522289.tif 000007
【図４Ｂ】
2019522289.tif 000008
【図４Ｃ】
2019522289.tif 000009
【図５】
2019522289.tif 000010
【図６】
2019522289.tif 000011
【手続補正書】
【提出日】平成31年2月22日(2019.2.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源電圧を供給するように構成された電源ノードと、
前記電源電圧よりも少ない第１の中間電圧に第１の中間電圧ノードをチャージするように構成された電力レギュレータと、
前記電源ノードと前記第１の中間電圧ノードとの間に結合された第１のドライバと、前記第１のドライバは、第１の差動データ入力信号の第１のバイナリ状態に応じて第１の出力ノードから第１の電流を流し込むように構成され、前記第１のドライバは、前記第１の差動入力データ入力信号の前記第１のバイナリ状態に応じて前記第１の電流を第２の出力ノードから前記第１の中間電圧ノードへと放電するようにさらに構成され、前記第１のドライバは、前記第１の出力ノードと前記電源ノードとの間に結合された第１のスイッチを含み、前記第２の出力ノードと前記第１の中間電圧ノードとの間に結合された第２のスイッチを含み、また前記第１の出力ノードと前記第１のスイッチとの間に結合された第１の負荷レジスタを含み、前記第２の出力ノードと前記第２のスイッチとの間に結合された第２の負荷レジスタを含み、前記第１のスイッチおよび前記第２のスイッチは両方、前記第１の差動データ入力信号の前記第１のバイナリ状態に応じて閉じるように構成され、前記第１の差動データ入力信号の第２のバイナリ状態に応じて開くように構成される、
前記第１の中間電圧ノードと第２の中間電圧ノードとの間に結合された第２のドライバと、ここにおいて、前記第２のドライバは、第２の差動データ入力信号の第１のバイナリ状態に応じて、前記第１の中間電圧ノードから前記第１の電流を実質的に受け取ることと、第３の出力ノードから前記第１の電流を流し込むこととを行うように構成され、前記第２のドライバは、前記第２の差動データ入力信号の前記第１のバイナリ状態に応じて、前記第１の電流を第４の出力ノードから前記第２の中間電圧ノードへと放電するようにさらに構成される、
を備える、データ送信機。
【請求項２】
前記第１のスイッチは第１のＰＭＯＳトランジスタを備え、前記第２のスイッチは第２のＰＭＯＳトランジスタを備える、請求項１に記載のデータ送信機。
【請求項３】
前記第１のドライバは、前記第２の出力ノードと前記電源ノードとの間に結合された第３のスイッチ、および前記第１の出力ノードと前記第１の中間電圧ノードとの間に結合された第４のスイッチをさらに含み、前記第３のスイッチおよび前記第４のスイッチは両方、前記第１の差動データ入力信号の前記第２のバイナリ状態に応じて閉じることと、前記第１の差動データ入力信号の前記第１のバイナリ状態に応じて開くこととを行うように構成される、請求項１に記載のデータ送信機。
【請求項４】
前記第３のスイッチは第１のＰＭＯＳトランジスタを備え、前記第４のスイッチは第２のＰＭＯＳトランジスタを備える、請求項３に記載のデータ送信機。
【請求項５】
前記電力レギュレータはリニアドロップアウトレギュレータ（ＬＤＯ）を備える、請求項１に記載のデータ送信機。
【請求項６】
前記第２の中間電圧ノードはグラウンドを備える、請求項１に記載のデータ送信機。
【請求項７】
前記ＬＤＯは、前記第１の中間電圧を前記電源電圧の２分の１に等しく維持するために、フィードバック電圧に、および基準電圧に応答するように構成される、請求項５に記載のデータ送信機。
【請求項８】
前記ＬＤＯは、前記第１の中間電圧を出力するために前記フィードバック電圧と前記基準電圧との間の差を増幅するように構成された差動増幅器を備える、請求項７に記載のデータ送信機。
【請求項９】
前記基準電圧は前記第１の中間電圧に等しい、請求項８に記載のデータ送信機。
【請求項１０】
前記電力レギュレータは、前記第１の中間電圧に前記第１の中間電圧ノードをチャージすることと、前記第１の中間電圧よりも少ない第２の中間電圧に前記第２の中間電圧ノードをチャージすることとを行うように構成された多出力リニアドロップアウトレギュレータ（ＬＤＯ）であり、前記データ送信機は、
前記第２の中間電圧ノードとグラウンドとの間に結合された第３のドライバと、前記第３のドライバは、第３の差動データ入力信号の第１のバイナリ状態に応じて、前記第２の中間電圧ノードから前記第１の電流を実質的に受け取ることと、第５の出力ノードから前記第１の電流を流し込むこととを行うように構成され、前記第３のドライバは、前記第３の差動データ入力信号の前記第１のバイナリ状態に応じて前記第１の電流を第６の出力ノードを通してグラウンドへと放電するようにさらに構成される、
をさらに備える、請求項１に記載のデータ送信機。
【請求項１１】
前記第２のドライバは複数の送信ゲートを備え、前記第３のドライバは複数のＮＭＯＳトランジスタスイッチを備える、請求項１０に記載のデータ送信機。
【請求項１２】
前記多出力ＬＤＯは、
第１のＮＭＯＳトランジスタのドレインにおいて前記第１の中間電圧を生成するために前記第１のＮＭＯＳトランジスタのゲートを駆動するように構成された第１の差動増幅器を含む第１の単出力ＬＤＯと、
第１のＰＭＯＳトランジスタのドレインにおいて前記第２の中間電圧を生成するために前記第１のＰＭＯＳトランジスタのゲートを駆動するように構成された第２の差動増幅器を含む第２の単出力ＬＤＯと、
前記第１のＮＭＯＳトランジスタの前記ソースおよび前記第１のＰＭＯＳトランジスタの前記ソースを、前記第２の中間電圧よりも大きく、かつ前記第１の中間電圧よりも少ない第３の中間電圧にチャージするように構成された第３の単出力ＬＤＯと
を備える、請求項１０に記載のデータ送信機。
【請求項１３】
前記第３の単出力ＬＤＯは、前記第１のＰＭＯＳトランジスタの前記ソースおよび前記第１のＮＭＯＳトランジスタの前記ソースを前記電源電圧の２分の１にチャージするように構成される、請求項１２に記載のデータ送信機。
【請求項１４】
第１の中間電圧に第１の電圧ノードをチャージすることと、
第１の差動データ入力信号の第１のバイナリ状態に応じて、第１のドライバのための第１の出力ノードを電源電圧にチャージされた電源ノードに結合し、前記第１の出力ノードから第１の電流を流し込むことと、前記第１のドライバのための第２の出力ノードを前記第１の電圧ノードに結合し、前記第２の出力ノードからの前記第１の電流を前記第１の電圧ノードへと引き込むことと、ここにおいて、前記電源電圧は前記第１の中間電圧よりも大きい、
第２の差動データ入力信号の第１のバイナリ状態に応じて、第２のドライバのための第３の出力ノードを前記第１の電圧ノードに結合し、前記第３の出力ノードから第２の電流を流し込むことと、前記第２のドライバのための第４の出力ノードを第２の中間電圧にチャージされた第２の電圧ノードに結合し、前記第４の出力ノードからの前記第２の電流を前記第２の電圧ノードへと引き込むことと
を備え、
前記第１の中間電圧は前記第２の中間電圧よりも大きく、前記第２の電流は前記第１の電流に実質的に等しい、データ送信方法。
【請求項１５】
前記第１の差動データ入力信号の第２のバイナリ状態に応じて、前記第１のドライバのための前記第２の出力ノードを前記電源ノードに結合し、前記第２の出力ノードから前記第１の電流を流し込むことと、前記第１のドライバのための前記第１の出力ノードを前記第１の電圧ノードに結合し、前記第１の出力ノードからの前記第１の電流を前記第１の電圧ノードへと引き込むことと、
前記第２の差動データ入力信号の第２のバイナリ状態に応じて、前記第２のドライバのための前記第４の出力ノードを前記第１の電圧ノードに結合し、前記第４の出力ノードから前記第２の電流を流し込むことと、前記第２のドライバのための前記第３の出力ノードを前記第２の電圧ノードに結合し、前記第３の出力ノードからの前記第２の電流を前記第２の電圧ノードへと引き込むことと
をさらに備える、請求項１４に記載のデータ送信方法。
【請求項１６】
前記第１の中間電圧に前記第１の中間電圧ノードをチャージすることは、前記第１の中間電圧ノードを前記電源電圧の２分の１にチャージすることを備え、前記第２の中間電圧はグラウンド電圧である、請求項１４に記載のデータ送信方法。
【請求項１７】
前記第２の中間電圧に前記第２の中間電圧ノードをチャージすることと、ここにおいて、前記第２の中間電圧はグラウンドよりも大きい、
第３の差動データ入力信号の第１のバイナリ状態に応じて、第３のドライバのための第５の出力ノードを前記第２の中間電圧ノードに結合し、前記第５の出力ノードから第３の電流を流し込むことと、前記第３のドライバのための第６の出力ノードをグラウンドに結合し、前記第６の出力ノードからの前記第３の電流をグラウンドへと引き込むことと、ここにおいて、前記第３の電流は、前記第２の電流に実質的に等しい、
をさらに備える、請求項１４に記載のデータ送信方法。
【請求項１８】
前記第２の中間電圧に前記第２の中間電圧ノードをチャージすることは、前記第２の中間電圧ノードを前記電源電圧の３分の１にチャージすることを備える、請求項１７に記載のデータ送信方法。
【請求項１９】
前記第１の中間電圧に前記第１の中間電圧ノードをチャージすることは、前記第１の中間電圧ノードを前記電源電圧の３分の２にチャージすることを備える、請求項１８に記載のデータ送信方法。
【請求項２０】
電源電圧を供給するように構成された電源ノードと、
前記電源電圧よりも少ない中間電圧に中間電圧ノードをチャージするように構成された電力レギュレータと、
第１の差動データ入力信号に応じて第１の差動電流で出力ノードの第１のペアを駆動するための第１の手段と、前記第１の手段は、前記電源ノードと前記中間電圧ノードとの間に結合される、
第２の差動データ入力信号に応じて第２の差動電流で出力ノードの第２のペアを駆動するための第２の手段と、前記第２の手段は、前記第２の差動電流が前記第１の差動電流に実質的に等しいように、前記第１の手段と直列に前記中間電圧ノードとグラウンドとの間に結合される、
を備える、データ送信機。
【請求項２１】
前記電力レギュレータはリニアドロップアウトレギュレータ（ＬＤＯ）を備える、請求項２０に記載のデータ送信機。
【請求項２２】
前記ＬＤＯは、前記中間電圧を前記電源電圧の２分の１に等しく維持するために、フィードバック電圧に、および基準電圧に応答するように構成される、請求項２１に記載のデータ送信機。
【請求項２３】
前記ＬＤＯは、前記第１の中間電圧を出力するために前記フィードバック電圧と前記基準電圧との間の差を増幅するように構成された差動増幅器を備える、請求項２２に記載のデータ送信機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【関連出願の参照】
【０００１】
[0001]  本願は、２０１６年６月２４日に出願された米国特許出願第１５／１９２，９１１号に対する優先権および利益を主張し、それはその全体が参照によって本明細書に組み込まれる。
【技術分野】
【０００２】
[0002]  本願は、概して送信機に関し、より具体的には、チャージリサイクル（charge recycling）を用いる電圧モードドライバ（voltage mode driver）に関する。
【背景技術】
【０００３】
[0003]  電力を節約するために、「低スイング（low-swing）」差動電圧信号を使用してデータを送信することが従来である。差動電圧が電源電圧よりも少ないという点で、シグナリング（signaling）は低スイングと考えられている。例えば、電源電圧は１Ｖであり得るが、低スイング差動電圧信号についての差動電圧は３００ｍＶ、または２４０ｍＶなどさらにより低いこともある。低スイング差動電圧信号は電源電圧に対して「フルレール（full rail）」で駆動されないので、電力が節約される。
【０００４】
[0004]  低スイング差動送信機のための低減された電圧を供給するために、低ドロップアウト（ＬＤＯ：low-drop-out）レギュレータを使用することが従来である。ＬＤＯレギュレータはレジスタとして作動し、その結果、それは低スイング差動発信のために使用される低減された電圧に電源電圧を変換する際に電力損失をもたらす。対応する複数の低スイング差動信号を使用してマルチビットワイドデジタルワード（multi-bit-wide digital word）を送信することが従来であるという点で、この電力損失は繰り返される。各信号は、それ自体の対応する電力損失をもたらすＬＤＯレギュレータから、それ自体の電流を導出する。
【０００５】
[0005]  したがって、電力消費が低減された差動低スイング発信の必要性が当該技術分野に存在する。
【発明の概要】
【０００６】
[0006]  低減された電力消費を提供するために、差動データ出力信号のための複数のドライバが、ドライバのうちの第１のドライバからの電流が残りのドライバを通してリサイクルされるように直列に結合される。第１のドライバは、第１の差動データ入力信号のバイナリ状態に依存して出力ノードのペアのチャージを交互に行う（alternate）ためのスイッチとして作動する複数のトランジスタに結合された出力ノードを含む。第１の差動データ入力信号が第１のバイナリ値を有する場合、出力ノードのうちの第１の出力ノードが電源電圧を供給する電源ノードに結合されるのに対して、出力ノードのうちの残りの出力ノードは、電源電圧よりも少ない中間電圧に電力変換器によってチャージされた中間電圧ノードに結合される。第１の差動データ入力信号が第２のバイナリ値を有する場合、第１の出力ノードが中間電圧ノードに結合され、残りの出力ノードが電源ノードに結合されるように、結合が切り替えられる。
【０００７】
[0007]  出力ノードは、送信ライン（transmission line）を通して受信機に結合して回路を形成し、その結果、電源電圧にチャージされた出力ノードが、第１の電流を駆動し、それを中間電圧にチャージされた出力ノードに受信機を通して戻す。この第１の電流は次いで、残りのドライバ（単数または複数）を通してリサイクルされる。例えば、２つのみのドライバがある場合、残りの第２のドライバは、中間電圧とグラウンドとの間でその出力ノードのペアのチャージを交互に行う。第１のドライバと同様に、第２のドライバは、第２のドライバの出力ノードを中間電圧ノードおよびグラウンドに選択的に結合するために、第２の差動データ入力信号に応答するスイッチとして機能する複数のトランジスタを含む。よって第１のドライバからの第１の電流は、中間電圧ノードに結合された出力ノードから流し込まれる（sourced）第２の電流として第２のドライバにおいてリサイクルされ、グラウンドに結合された残りの出力ノードによってグラウンドへと流される(conducted)。
【０００８】
[0008]  結果として生じる電流リサイクルは、電力節約に関してかなり有利である。これらの利点および追加の利点が、下記の詳細な説明を通してより良好に理解され得る。
【図面の簡単な説明】
【０００９】
【図１Ａ】[0009]  本開示の一態様に係る電流リサイクルのために構成された２ドライバのシステムの図。
【図１Ｂ】[0010]  本開示の一態様に係る電流リサイクルのために構成された３ドライバのシステムの図。
【図２】[0011]  図１Ａの２ドライバについての回路図。
【図３】[0012]  図１Ｂの中央のドライバについての回路図。
【図４Ａ】[0013]  本開示の第１の態様にしたがった図１Ａのシステムのためのリニアドロップアウトレギュレータ（ＬＤＯ：linear drop out regulator）の回路図。
【図４Ｂ】[0014]  本開示の第２の実施形態にしたがった図１ＡのシステムのためのＬＤＯの回路図。
【図４Ｃ】[0015]  本開示の第３の態様にしたがった図１ＡのシステムのためのＬＤＯの回路図。
【図５】[0016]  図１Ｂのシステムのための多出力ＬＤＯ（multiple-output LDO）の回路図。
【図６】[0017]  本開示の一態様にしたがった、差動データについての駆動のペア間での電流リサイクル方法のためフローチャート。
【００１０】
[0018]  本発明の実施形態およびそれらの利点は、以下に続く詳細な説明を参照することによって最良に理解される。同様の参照番号が、図の１つまたは複数に例示されている同様の要素を特定するために使用されていることが認識されるべきである。
【詳細な説明】
【００１１】
[0019]  電力を節約するために、差動データ出力信号のための複数のドライバについての直列結合が開示される。第１のドライバが、電源電圧を供給する電源ノードと中間電圧ノードとの間に結合する。リニアドロップアウトレギュレータ（ＬＤＯ）のような電圧レギュレータが、電源電圧よりも小さく、かつグラウンドよりも大きい中間電圧に中間電圧ノードをチャージする。よって電源電圧と中間電圧との間の差は、第１のドライバについての「電圧スイング（voltage swing）」を表す。それに関して、第１のドライバは、出力ノードのペアおよび複数のトランジスタスイッチを含む。トランジスタスイッチは、第１の差動データ入力信号に応答する。第１の差動データ入力信号のバイナリ状態に依存して、トランジスタスイッチは、第１の構成になるように、または第２の構成になるように駆動される。第１の構成では、トランジスタスイッチは、出力ノードのうちの１つが電源電圧にチャージされるように当該１つの出力ノードが電源ノードに結合するのに対して、出力ノードのうちの残りの１つが中間電圧にチャージされるように当該出力ノードのうちの残りの１つが中間電力ノードに結合するように構成される。第２の構成はまさに反対であり、その結果、出力ノードのうちの残りの出力ノードが電源電圧にチャージされるのに対して、出力ノードのうちの第１の出力ノードが中間電圧にチャージされる。
【００１２】
[0020]  第１のドライバの出力ノードは、それら出力ノードがそれらそれぞれの送信ラインと受信機とを通して回路を形成するように、それぞれの送信ラインを通して受信機に結合する。よって電源電圧にチャージされた出力ノードは、中間電圧にチャージされた出力ノードに受信機を通して逆流する第１の電流を流し込むことになる。出力ノードについての電圧および第１の電流の対応する方向は、第１のドライバによって駆動される第１の差動データ出力信号を定める。第１のドライバからの第１の電流は、第１のドライバと直列に結合された残りのドライバを通してリサイクルされる。例えば、２つのみのドライバを含むシステムでは、第２のドライバは、中間電圧ノードとグラウンドとの間に結合する。よって第２のドライバについてのスイング電圧は、中間電圧とグラウンドとの間の差によって定められる。第２のドライバは、第１のドライバに関して説明されたように類似して機能する、第２の差動データ入力信号のバイナリ状態に応答する複数のトランジスタスイッチを含む。よって第２のドライバのための第１の出力ノードが、中間電圧ノードまたはグラウンドのいずれかに結合されるのに対して、第２のドライバのための第２の出力ノードは相補的に結合されることになる。出力ノードのうちの１つを中間電圧に結果としてチャージすることは、第１の電流が、チャージされた出力ノードから対応する受信機を通して流し込まれ、出力ノードのうちの放電された１つによってグラウンドへと流されることを引き起こす。
【００１３】
[0021]  上記のように、ＬＤＯは、２つのドライバを共に結合する中間ノードをチャージする。このＬＤＯは、ドライバの出力ノードに対する出力インピーダンスよりもさらに高い何らかの入力インピーダンスを有する。よって、第１のドライバからの無視できる量の電流がＬＤＯに流れ込み、その結果それは、第２のドライバが、第１のドライバの出力ノードによって流された第１の電流に実質的に等しい第２の電流をその出力ノードから流すことをより正確に示すことになる。しかし一次には、第１の電流は、第２のドライバによって全体的にリサイクルされると考えられ得、それは著しい電力節約をもたらす。それに関して、第２のドライバに関して上述されたように構成された対応する２つのドライバを使用して２つの差動データ出力信号を生成することが従来であろう。換言すれば、従来の各ドライバは、中間電圧とグラウンドとの間の電圧スイングを有することになる。このような従来の配置では、ＬＤＯは、電源電圧から中間電圧への電圧ドロップに関して、そのドライバの出力電流へのレジスタとして機能する必要がある。よってＬＤＯによる結果として生じる電力消費は、ドライバ出力電流に比例する。よってこのような従来の各ドライバは、その出力ノードによって流された電流に比例する電力損失を有することになる。しかし本明細書で開示される電流リサイクルは、２つのドライバが、従来の１つのドライバと実質的に同じ電力消費を有することを可能にする。よって本明細書で開示される電流リサイクルは、対応する従来の２つのドライバの電力消費の２分の１で２つの差動データ出力信号の送信を提供する。
【００１４】
[0022]  本明細書でさらに説明されるように、３つ（またはそれ以上）のドライバの直列結合によって、さらにより大きい電力節約が得られ得る。結果として生じる有利な特徴が、以下の例となる実施形態を通してより良好に理解され得る。ここで図面を参照すると、図１Ａは、２ドライバのシステム１００を例示する。システム１００では、第１のドライバ１０５が、電源電圧ＶＤＤを供給する電源ノードと中間電圧ノードＶＬＤＯとの間に結合する。電源電圧ＶＤＤによって電力供給されるＬＤＯ１５５は、電源電圧ＶＤＤよりも少ないがグラウンドよりも大きい中間電圧に中間電圧ノードＶＬＤＯをチャージするために電圧基準ＶＲＥＦを使用する。これは、第１のドライバ１０５についての電圧スイングの大きさが第２のドライバ１１０についてのものと同じである場合に利点があり、そのケースでは、中間電圧はＶＤＤ／２に等しくなるが、その他の値が中間電圧のために使用されてもよいことが理解されよう。第１の差動データ入力信号Ｄ１のバイナリ状態に依存して、第１のドライバ１０５は、その出力ノード１１５および１２０のうちの一方を電源電圧ＶＤＤにチャージし、他方を中間電圧にチャージすることになる。例えば、第１の差動データ入力信号Ｄ１が第１のバイナリ値を有することに応答して、出力ノード１１５が電源電圧ＶＤＤにチャージされ、出力ノード１２０が中間電圧ＶＬＤＯにチャージされると想定する。次いで第１の電流Ｉ１が、出力ノード１１５を通して、および遠隔受信機（図示せず）を通して電源ノードから流れ、中間電圧ノードＶＬＤＯへと放電されるように出力ノード１２０出力ノードへと引き込む（sink）ことになる。反対に、差動データ入力信号Ｄ１が相補的な第２のバイナリ状態を有する場合、出力ノードのチャージは、出力ノード１２０が電源電圧ＶＤＤにチャージされ、出力ノード１１５が中間電圧にチャージされるように、反転される。第１の電流Ｉ１は次いで、出力ノード１２０によって流し込まれ、中間電圧ノードＶＬＤＯへと放電されるように出力ノード１１５を通して戻されることになる。第１のドライバ１０５のための出力ノードのチャージおよび第１の電流Ｉ１の結果として生じる方向は、受信機に第１のドライバ１０５によって駆動される差動データ出力信号Ｄ１のバイナリ状態を定める。
【００１５】
[0023]  第２のドライバ１１０は、中間電圧ノードＶＬＤＯとグラウンドとの間に結合される。差動データ入力信号Ｄ２のバイナリ状態に依存して、第２のドライバ１１０は、その出力ノード１２５および１３０のうちの１つを中間電圧にチャージし、その出力ノードのうちの残りの１つをグラウンドに放電することになる。第２の電流Ｉ２は次いで、中間電圧ノードＶＬＤＯから第２のドライバ１０５のためのチャージされた出力ノードを通して流れ出て、放電された出力ノードに戻ると（外部受信機（図示せず）を通過した後）グラウンドに放電されることになる。ＬＤＯ１５５のための高入力インピーダンスにより、第２の電流Ｉ２は、第１の電流Ｉ１に実質的に等しく、その結果、第１の電流Ｉ１が第２の電流Ｉ２として本質的にリサイクルされる。
【００１６】
[0024]  本開示の１つの態様では、第１のドライバ１０５は、第１の差動データ入力信号（Ｄ１）に応じた第１の差動電流を用いて出力ノード１１５および１２０の第１のペアを駆動するための第１の手段を形成すると考えられ得、第１の手段は、電源ノードと中間電圧ノードＶＬＤＯとの間に結合される。同様に、第２のドライバ１１０は、第２の差動データ入力信号（Ｄ２）に応じた第２の差動電流を用いて出力ノード１２５および１３０の第２のペアを駆動するための第２の手段を形成すると考えられ得、第２の手段は、第２の差動電流が第１の差動電流に実質的に等しいように、第１の手段と直列に中間電圧ノードＶＬＤＯとグラウンドとの間に結合される。
【００１７】
[0025]  類似した電流リサイクルが、図１Ｂに示される３ドライバのシステム１５０に生じる。システム１００に関して類似して説明されたように、第１のドライバ１０５は、電源ノードと第１の中間電圧ノードＶＬＤＯ１との間に結合し、第１の差動データ出力信号Ｄ１を駆動するために第１の差動データ入力信号Ｄ１に応答する。同様に、これもまたシステム１００に関して類似して説明されたように、第２のドライバ１１０は、第２の中間電圧ノードＶＬＤＯ２の間に結合し、第２の差動データ出力信号Ｄ２を駆動するために第２の差動データ入力信号Ｄ２に応答する。しかしながら、第１のドライバ１０５は、第２のドライバ１１０と直接的に直列ではない。そうではなく、第３のドライバ１４０が第１のドライバ１０５と第２のドライバ１１０との間に介在する。第３のドライバ１４０は、第１の中間電圧ノードＶＬＤＯ１と第２の中間電圧ノードＶＬＤＯ２との間に結合し、第３の差動データ出力信号Ｄ３を駆動するために第３の差動データ入力信号Ｄ３に応答する。多出力ＬＤＯ１６０は、第１の中間電圧ＶＬＤＯ１に第１の中間電圧ノードＶＬＤＯ１をチャージし、第２の中間電圧ＶＬＤＯ２に第２の中間電圧ノードＶＬＤＯ２をチャージする。第１の中間電圧ＶＬＤＯ１は、電源電圧ＶＤＤよりも少なく、かつ第２の中間電圧ＶＬＤＯ２よりも大きく、次にこの第２の中間電圧ＶＬＤＯ２はグラウンドよりも大きい。システム１００に関して説明されたように、これは、スイング電圧がシステム１５０における３つのすべてのドライバについて等しい場合に利点がある。このような一実施形態では、ＬＤＯ１６０は、第１の中間電圧ノードＶＬＤＯ１を（２／３）＊ＶＤＤにチャージし、第２の中間電圧ノードＶＬＤＯ２を（１／３）＊ＶＤＤにチャージする。よってドライバ１０５、１４０、および１１０についてのスイング電圧は、（１／３）＊ＶＤＤである。しかし代替の実施形態では異なるスイング電圧が使用されてもよいことが理解されよう。
【００１８】
[0026]  第３のドライバ１４０は、出力ノード１３５および出力ノード１４５を使用して差動データ出力信号Ｄ３を駆動する。差動データ入力信号Ｄ３のバイナリ値に依存して、第３のドライバ１４０は、出力ノード１３５および１４５のうちの１つを第１の中間電圧に、および出力ノードのうちの残りの１つを第２の中間電圧にチャージすることになる。よって第３の電流Ｉ３は、より低い電圧を有する出力電圧で受け取られるように、より高いチャージされた出力ノードから流し込まれることになる。多出力ＬＤＯ１６０は、第１の中間電圧ノードＶＬＤＯ１および第２の中間電圧ノードＶＬＤＯ２において高入力インピーダンスを提示するので、第３の電流Ｉ３は、第１の電流Ｉ１および第２の電流Ｉ２の両方に実質的に等しい。よって第１の電流Ｉ１は、第３のドライバ１４０および第２のドライバ１１０の両方を通して本質的にリサイクルされる。これに対して、従来の３つのドライバが（１／３）＊ＶＤＤの電圧スイングを有するように各々構成された場合、このような従来のシステムは、システム１５０によって使用される電力を３倍使用することになる。受信機の感度に依存して、さらにより多くの電力節約を達成するために代替の実施形態では４つ以上のドライバが直列に配列されてもよいことが理解されよう。
【００１９】
[0027]  システム１００における第１の出力ドライバ１０５および第２の出力ドライバ１１０内のトランジスタスイッチは、図２に示されるように配列され得る。第１のドライバ１０５が電源電圧ＶＤＤにその出力ノードのうちの１つを駆動するので、第１のドライバ１０５内のトランジスタスイッチすべてはＰＭＯＳトランジスタを備え得る。特に、第１のドライバ１０５は、ＰＭＯＳトランジスタＰ１およびＰ２のペアを含み、その両方は、電源電圧ＶＤＤを供給する電源ノードにそれらのソースが結合されている。入力データ信号Ｄ１が差動であるので、それは、正の差動入力データ信号Ｄ１Ｐｉｎおよび負の差動入力データ信号Ｄ１Ｎｉｎによって表される。入力信号Ｄ１ＰｉｎがトランジスタＰ１のゲートを駆動するのに対して、入力信号Ｄ１ＮｉｎがトランジスタＰ２のゲートを駆動する。トランジスタＰ１およびＰ２のためのドレインは各々、それぞれの負荷レジスタＲＬに結合する。一般に、抵抗ＲＬは、出力ノードを受信機（図示せず）に結合する送信ラインの特性インピーダンスを整合し得る。トランジスタＰ１のドレインが、その負荷レジスタＲＬを通して出力ノードＤ１Ｎｏｕｔ１２０に結合するのに対して、トランジスタＰ２のドレインは、その負荷レジスタＲＬを通して出力ノードＤ１Ｐｏｕｔ１１５に結合する。出力ノードＤ１Ｎｏｕｔ１２０は、別の負荷レジスタＲＬを通してＰＭＯＳトランジスタＰ３のソースに結合する。同様に、出力ノードＤ１Ｐｏｕｔ１１５は、別の負荷レジスタＲＬを通してＰＭＯＳトランジスタＰ４のソースに結合する。入力信号Ｄ１ＰｉｎがトランジスタＰ４のゲートを駆動するのに対して、入力信号Ｄ１ＮｉｎはトランジスタＰ３のゲートを駆動する。トランジスタＰ３およびＰ４の両方のためのドレインは、中間電圧ノードＶＬＤＯに結合する。
【００２０】
[0028]  差動データ入力信号Ｄ１Ｐｉｎが差動データ入力信号Ｄ１Ｎｉｎよりも十分高い（例えば、ＰＭＯＳトランジスタについての少なくともしきい値電圧だけより高い）場合、出力ノードＤ１Ｐｏｕｔ１１５が電源電圧ＶＤＤに向かってチャージされ、出力ノードＤ１Ｎｏｕｔ１２０が中間電圧ＶＬＤＯに向かってチャージされるように、トランジスタＰ２およびＰ３は導通しており、トランジスタＰ１およびＰ４はオフになる。第１の電流Ｉ１（図１Ａ）は次いで、出力ノードＤ１Ｐｏｕｔ１１５によって流し込まれ、出力ノードＤ１Ｎｏｕｔ１２０において受け取られることになる。反対に、差動データ入力信号Ｄ１Ｎｉｎが差動データ入力信号Ｄ１Ｐｉｎよりも電圧が十分高い場合、出力ノードＤ１Ｎｏｕｔ１２０が電源電圧ＶＤＤに向かってチャージされ、出力ノードＤ１Ｐｏｕｔ１１５が中間電圧ＶＬＤＯに向かってチャージされるように、トランジスタＰ１およびＰ４は導通しており、トランジスタＰ２およびＰ３はオフになる。そのケースでは、第１の電流Ｉ１は出力ノードＤ１Ｎｏｕｔ１２０によって流し込まれる。両方のケース（負荷抵抗ＲＬが送信ラインに整合されると仮定する）において、第１の電流Ｉ１はＶｓｗｉｎｇ／４＊ＲＬに等しく、ここで、Ｖｓｗｉｎｇ＝（ＶＤＤ−ＶＬＤＯ）である。例えば、出力ノードＤ１Ｐｏｕｔ１１５が第１の電流Ｉ１を流し込んでいる、トランジスタＰ２のドレインにおける負荷レジスタＲＬは、受信機への途中で送信ラインについての負荷抵抗ＲＬと直列である。第１の電流Ｉ１は次いで、送信ラインについての負荷抵抗ＲＬがトランジスタＰ３のソースにおける負荷レジスタＲＬと直列であるように、受信機から出力ノードＤ１Ｎｏｕｔ１２０に戻る。よって第１のドライバ電流Ｉ１が直面する総抵抗は、４＊ＲＬである。
【００２１】
[0029]  第２のドライバ１１０が、グラウンドに向かってその出力ノードのうちの１つを放電するので、第２のドライバ１１０内のトランジスタスイッチはすべてＮＭＯＳトランジスタを備え得る。特に、第２のドライバ１１０は、ＮＭＯＳトランジスタＭ１およびＭ２のペアを含み、その各々は、それらのドレインが中間電圧ノードＶＬＤＯに結合されている。差動データ入力信号Ｄ２は、差動データ入力信号Ｄ２Ｐｉｎおよび差動データ入力信号Ｄ２Ｎｉｎによって表される。差動データ入力信号Ｄ２ＰｉｎがトランジスタＭ１のゲートを駆動するのに対して、差動データ入力信号Ｄ２ＮｉｎがトランジスタＭ２のゲートを駆動する。トランジスタＭ１のソースは、負荷レジスタＲＬを通して出力ノードＤ２Ｐｏｕｔ１２５に結合する。同様に、トランジスタＭ２のソースは、負荷レジスタＲＬを通して出力ノードＤ２Ｎｏｕｔ１３０に結合する。出力ノードＤ２Ｐｏｕｔ１２５は、そのソースがグラウンドに結合されているＮＭＯＳトランジスタＭ３のドレインに、別の負荷レジスタＲＬを通して結合する。出力ノードＤ２Ｎｏｕｔ１３０は、そのソースがグラウンドに結合されているＮＭＯＳトランジスタＭ４のドレインに、別の負荷レジスタＲＬを通して結合する。差動データ入力信号Ｄ２ＰｉｎがトランジスタＭ４のゲートを駆動するのに対して、差動データ入力信号Ｄ２ＮｉｎがトランジスタＭ３のゲートを駆動する。差動データ入力信号Ｄ２のバイナリ状態に依存して、トランジスタＭ１およびＭ４は導通しているがトランジスタＭ２およびＭ３はオフであるか、またはトランジスタＭ２およびＭ３は導通しているがトランジスタＭ１およびＭ４はオフであるかのいずれかである。よって出力ノード１２５および１３０のうちの１つは第１の中間電圧ＶＬＤＯに向かってチャージされるが、出力ノード１２５および１３０のうちの残りの１つはグラウンドに向かって放電されることになる。チャージされた出力ノードは次いで、第２のドライバ電流Ｉ２（図１Ａ）を流し込むが、放電された出力ノードは第２のドライバ電流Ｉ２を受け取る。負荷レジスタＲＬが送信ラインインピーダンスに整合されると仮定すると、第２のドライバ電流Ｉ２はＶＬＤＯ／４ＲＬに等しい。ＶＬＤＯが電源電圧ＶＤＤの２分の１に等しい場合、第１のドライバ電流Ｉ１が第２のドライバ電流Ｉ２としてリサイクルされるように、第１のドライバ電流Ｉ１は第２のドライバ電流Ｉ２に本質的に等しくなる。
【００２２】
[0030]  システム１５０が図３により詳細に示される。第１のドライバ１０５は、中間電圧ノードＶＬＤＯが第１の中間電圧ノードＶＬＤＯ１に置き換えられていることを除いて、図２に関して説明されたように形成され得る。同様に、第２のドライバ１１０は、中間電圧ノードＶＬＤＯが第２の中間電圧ノードＶＬＤＯ２に置き換えられていることを除いて、図２に関して説明されたように形成され得る。第１の出力ドライバ１０５および第２の出力ドライバ１１０とは対照的に、第３の出力ドライバ１４０は、電源電圧ＶＤＤへもグラウンドへもその出力ノードを駆動せず、中間電圧ＶＬＤＯ１およびＶＬＤＯ２にその出力ノードを駆動する。よって第３の出力ドライバ１４０内のスイッチは、これらの２つの中間電圧を適切に通すように送信ゲートを使用して形成され得る。例えば、第３の出力ドライバ１４０は、ＮＭＯＳトランジスタＭ５およびＰＭＯＳトランジスタＰ５によって形成される第１の送信ゲートを含む。トランジスタＰ５のソースおよびトランジスタＭ５のドレインの両方は、第１の中間電圧ノードＶＬＤＯ１に結合する。トランジスタＰ５のドレインおよびトランジスタＭ５のソースは、負荷レジスタＲＬを通して出力ノードＤ３Ｐｏｕｔ１４５に結合する。差動データ入力信号Ｄ３は、差動データ入力信号Ｄ３Ｐｉｎおよび差動データ入力信号Ｄ３Ｎｉｎによって表される。差動データ入力信号Ｄ３ＰｉｎがトランジスタＰ５のゲートを駆動するのに対して、差動データ入力信号Ｄ３ＮｉｎがトランジスタＭ５のゲートを駆動する。よって第１の送信ゲートは、差動データ入力信号Ｄ３Ｎｉｎが差動データ入力信号Ｄ３Ｐｉｎよりも電圧が十分高いとき、閉じられることになる。そのケースでは、出力ノードＤ３Ｐｏｕｔ１４５は、第１の中間電圧ＶＬＤＯ１に向かってチャージされ、第３のドライバ電流Ｉ３を流し込む。反対に、差動データ入力信号Ｄ３Ｐｉｎが差動データ入力信号Ｄ３Ｎｉｎよりも電圧が十分高いとき、第１の送信ゲートは開かれる。
【００２３】
[0031]  第３の出力ドライバ１４０は、ＮＭＯＳトランジスタＭ６およびＰＭＯＳトランジスタＰ６によって形成される第２の送信ゲートを含む。トランジスタＰ６のソースおよびトランジスタＭ６のドレインの両方は、第１の中間電圧ノードＶＬＤＯ１に結合する。トランジスタＰ６のドレインおよびトランジスタＭ６のソースは、負荷レジスタＲＬを通して出力ノードＤ３Ｎｏｕｔ１３５に結合する。差動データ入力信号Ｄ３ＰｉｎがトランジスタＭ６のゲートを駆動するのに対して、差動データ入力信号Ｄ３ＮｉｎがトランジスタＰ６のゲートを駆動する。よって第２の送信ゲートは、差動データ入力信号Ｄ３Ｐｉｎが差動データ入力信号Ｄ３Ｎｉｎよりも電圧が十分高いとき、閉じられることになる。そのケースでは、出力ノードＤ３Ｎｏｕｔ１３５は、第１の中間電圧ＶＬＤＯ１に向かってチャージされ、第３のドライバ電流Ｉ３を流し込む。反対に、差動データ入力信号Ｄ３Ｎｉｎが差動データ入力信号Ｄ３Ｐｉｎよりも電圧が十分高いとき、第２の送信ゲートは開かれる。
【００２４】
[0032]  出力ノードＤ３Ｐｏｕｔ１４５は、ＮＭＯＳトランジスタＭ７およびＰＭＯＳトランジスタＰ７によって形成される第３の送信ゲートに、別の負荷レジスタＲＬを通して結合する。トランジスタＰ７のソースおよびトランジスタＭ７のドレインの両方は、それらの負荷レジスタＲＬを通して出力ノードＤ３Ｐｏｕｔ１４５に結合する。トランジスタＰ７のドレインおよびトランジスタＭ７のソースは、第２の中間電圧ノードＶＬＤＯ２に結合する。差動データ入力信号Ｄ３ＰｉｎがトランジスタＭ７のゲートを駆動するのに対して、差動データ入力信号Ｄ３ＮｉｎがトランジスタＰ７のゲートを駆動する。よって第１の送信ゲートとは対照的に、第３の送信ゲートは、差動データ入力信号Ｄ３Ｎｉｎが差動データ入力信号Ｄ３Ｐｉｎよりも電圧が十分高いとき、開かれることになる。
【００２５】
[0033]  最後に、出力ノードＤ３Ｎｏｕｔ１３５は、ＮＭＯＳトランジスタＭ８およびＰＭＯＳトランジスタＰ８によって形成される第４の送信ゲートに、別の負荷レジスタＲＬを通して結合する。トランジスタＰ８のソースおよびトランジスタＭ８のドレインの両方は、それらの負荷レジスタＲＬを通して出力ノードＤ３Ｎｏｕｔ１３５に結合する。トランジスタＰ８のドレインおよびトランジスタＭ８のソースは、第２の中間電圧ノードＶＬＤＯ２に結合する。差動データ入力信号Ｄ３ＮｉｎがトランジスタＭ８のゲートを駆動するのに対して、差動データ入力信号Ｄ３ＰｉｎがトランジスタＰ８のゲートを駆動する。よって第２の送信ゲートとは対照的に、第４の送信ゲートは、差動データ入力信号Ｄ３Ｎｉｎが差動データ入力信号Ｄ３Ｐｉｎよりも電圧が十分高いとき、閉じられることになる。
【００２６】
[0034]  例となるいくつかのリニアドロップアウトレギュレータがここで説明される。例えば、ＬＤＯ１５５（図１Ａ）は、図４ＡのＬＤＯ４００について示されているもののような、いくつかの方法で実装され得る。差動増幅器４１０は、中間電圧ＶＬＤＯを基準電圧Ｖｒｅｆに等しく維持するために、基準電圧Ｖｒｅｆと中間電圧ＶＬＤＯとの間の差を増幅する。よってＬＤＯ４００では、基準電圧ソース（図示せず）は、１つの実施形態において、中間電圧ＶＬＤＯをＶＤＤ／２に維持するために、基準電圧ＶｒｅｆをＶＤＤ／２に維持することになる。
【００２７】
[0035]  代替的に、ＬＤＯ１５５は、図４ＢのＬＤＯ４０５について示されているもののように実装され得る。ＰＭＯＳトランジスタＰ９は、そのソースが、電源電圧ＶＤＤを供給するための電源電圧ノードに結合されている。トランジスタＰ９のドレインは、中間電圧出力ノードＶＬＤＯとして機能し、そのＶＬＤＯは次に、レジスタＲ１およびレジスタＲ２の直列の組合せによって形成される分圧器を通してグラウンドに結合する。分圧器は、フィードバック電圧を形成する。差動増幅器４１０は、トランジスタＰ９のゲートを駆動するために基準電圧Ｖｒｅｆとフィードバック電圧との間の差を増幅する。レジスタＲ１の抵抗がレジスタＲ２の抵抗に等しい場合、および基準電圧ＶｒｅｆがＶＤＤ／４である場合、中間出力電圧ＶＬＤＯはよって、ＶＤＤ／２に等しくなる。
【００２８】
[0036]  加えて、ＬＤＯ１５５は、図４ＣのＬＤＯ４１５について示されているもののように実装され得る。ＮＭＯＳトランジスタＭ９は、そのソースがグラウンドに結合されている。トランジスタＭ９のドレインは、中間電圧出力ノードＶＬＤＯとして機能し、そのＶＬＤＯは次に、レジスタＲ３およびレジスタＲ４の直列の組合せによって形成される分圧器を通して電源電圧ノードに結合する。分圧器は、フィードバック電圧を形成する。差動増幅器４１０は、トランジスタＭ９のゲートを駆動するために基準電圧Ｖｒｅｆとフィードバック電圧との間の差を増幅する。レジスタＲ３の抵抗がレジスタＲ４の抵抗に等しい場合、および基準電圧Ｖｒｅｆが（３／４）＊ＶＤＤである場合、中間出力電圧ＶＬＤＯはよって、ＶＤＤ／２に等しくなる。
【００２９】
[0037]  多出力ＬＤＯ１６０が図５により詳細に示される。ＬＤＯ４１５は、第１の中間電圧ＶＬＤＯ１を生成するために、図４Ｃに関して説明されたように類似して構成される。第１の中間電圧を（２／３）＊ＶＤＤに維持するために、ＬＤＯ４１５についての基準電圧ＶＨｉｇｈは、（５／６）＊ＶＤＤに維持され得る。同様に、ＬＤＯ４０５は、第２の中間電圧ＶＬＤＯ２を生成するために、図４Ｂに関して説明されたように類似して構成される。第２の中間電圧を（１／３）＊ＶＤＤに維持するために、ＬＤＯ４０５についての基準電圧ＶＬｏｗは、（１／６）＊ＶＤＤとして維持され得る。ＬＤＯ４１５内のトランジスタＭ９のソースは、ＬＤＯ４０５内のトランジスタＰ９のソースに結合する。さらなる安定性のために、ＬＤＯ４００は、ＶＤＤ／２に等しいといったミッドレンジの中間電圧でトランジスタＭ９およびＰ９のソースを駆動するように構成される。そのケースでは、ＬＤＯ４００についての基準電圧Ｖｍｄもまた、ＶＤＤ／２に等しくなる。
【００３０】
[0038]  所与の実施形態におけるドライバの数にかかわらず、対応する各差動データ出力信号についての共通モード電圧が異なることに留意されたい。よって受信機（図示せず）は、異なる共通モード電圧をフィルタリングして取り除くためにＡＣ結合を通して各差動データ出力信号を受け取り得る。差動出力ドライバにおける電流リサイクルのための一例となる動作方法がここで説明される。
【００３１】
[0039]  電流リサイクルのための一例となる動作方法が、図６のフローチャートによって提供される。本方法は、第１の電圧ノードを第１の中間電圧にチャージする動作６００を含む。システム１００におけるＬＤＯ４００によって中間電圧ノードＶＬＤＯをチャージすること、またはシステム１５０におけるＬＤＯ４００によってトランジスタＰ９およびＭ９のためのソースをチャージすることは、動作６００の一例である。
【００３２】
[0040]  本方法はまた、第１の差動データ入力信号の第１のバイナリ状態に応じる動作６０５も含み、動作６０５は、第１のドライバのための第１の出力ノードを電源電圧にチャージされた電源ノードに結合し、第１の出力ノードから第１の電流を流し込むことと、第１のドライバのための第２の出力ノードを第１の電圧ノードに結合し、第２の出力ノードからの第１の電流を第１の電圧ノードへと引き込むこととを含み、ここにおいて、電源電圧は第１の中間電圧よりも大きい。システム１００における動作６０５の一例は、出力ノードＤ１Ｐｏｕｔ１１５から第１の電流を流し込むように第１のドライバ１０５内のトランジスタＰ２を通して電源ノードに出力ノードＤ１Ｐｏｕｔ１１５を結合し、第１の電流を出力ノードＤ１Ｎｉｎ１２０へと引き込むようにトランジスタＰ３を通して中間電圧ノードＶＬＤＯに出力ノードＤ１Ｎｉｎ１２０を結合することである。中間電圧ノードＶＬＤＯがトランジスタＰ９およびＭ９のためのソースノードに置き換えられていることを除いて、同じ動作がシステム１５０内の第１のドライバ１０５によって繰り返される。
【００３３】
[0041]  最後に、本方法は、第２の差動データ入力信号の第１のバイナリ状態に応じる動作６１０を含み、動作６１０は、第２のドライバのための第３の出力ノードを第１の電圧ノードに結合し、第３の出力ノードから第２の電流を流し込むことと、第２のドライバのための第４の出力ノードを第２の中間電圧にチャージされた第２の電圧ノードに結合し、第４の出力ノードからの第２の電流を第２の電圧ノードへと引き込むこととを含み、ここにおいて、第１の中間電圧は第２の中間電圧よりも大きく、第２の電流は第１の電流に実質的に等しい。システム１００における動作６１０の一例は、出力ノードＤ２Ｐｏｕｔ１２５から第２の電流を流し込むように第２のドライバ１１０内のトランジスタＭ１を通して中間電圧ノードＶＬＤＯに出力ノードＤ２Ｐｏｕｔ１２５を結合し、第１の電流を出力ノードＤ２Ｎｉｎ１３０へと引き込むようにトランジスタＭ４を通してグラウンドに出力ノードＤ２Ｎｉｎ１３０を結合することである。よってシステム１００では、動作６１０の第２の中間電圧はグラウンドである。システム１５０における動作６１０の別の例は、第１の送信ゲート（トランジスタＭ５およびＰ５）が、第３の電流を流し込むように第１の中間電圧ノードＶＬＤＯ１に出力ノードＤ３Ｐｏｕｔ１４５を結合し、第４の送信ゲート（トランジスタＰ８およびＭ８）が、第３の電流を引き込むように第２の中間電圧ノードＶＬＤＯ２に出力ノードＤ３Ｎｏｕｔ１３５を結合するときに生じる。よってシステム１５０における動作６１０の第２の中間電圧はＶＬＤＯである。
【００３４】
[0042]  現時点までに当業者が認識するように、および目前の特定の用途に依存して、多くの修正、置換、および変形が、その範囲から逸脱することなく、本開示のデバイスの材料、装置、構成、および使用方法において、およびそれらに対して行われることができる。この点から、本開示の範囲は、本明細書で例示および説明された特定の実施形態がそのいくつかの例としてのものでしかないので、それらの範囲に限定されるべきではなく、むしろ、以下に添付される特許請求の範囲およびそれらの機能的同等物に十分に相応するべきである。
以下に、本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
電源電圧を供給するように構成された電源ノードと、
前記電源電圧よりも少ない第１の中間電圧に第１の中間電圧ノードをチャージするように構成された電力レギュレータと、
前記電源ノードと前記第１の中間電圧ノードとの間に結合された第１のドライバと、前記第１のドライバは、第１の差動データ入力信号の第１のバイナリ状態に応じて第１の出力ノードから第１の電流を流し込むように構成され、前記第１のドライバは、前記第１の差動入力データ入力信号の前記第１のバイナリ状態に応じて前記第１の電流を第２の出力ノードから前記第１の中間電圧ノードへと放電するようにさらに構成される、
前記第１の中間電圧ノードと第２の中間電圧ノードとの間に結合された第２のドライバと、ここにおいて、前記第２のドライバは、第２の差動データ入力信号の第１のバイナリ状態に応じて、前記第１の中間電圧ノードから前記第１の電流を実質的に受け取ることと、第３の出力ノードから前記第１の電流を流し込むこととを行うように構成され、前記第２のドライバは、前記第２の差動データ入力信号の前記第１のバイナリ状態に応じて、前記第１の電流を第４の出力ノードから前記第２の中間電圧ノードへと放電するようにさらに構成される、
を備える、データ送信機。
［Ｃ２］
前記第１のドライバは、前記第１の出力ノードと前記電源ノードとの間に結合された第１のスイッチを含み、前記第２の出力ノードと前記第１の中間電圧ノードとの間に結合された第２のスイッチを含み、前記第１のスイッチおよび前記第２のスイッチは両方、前記第１の差動データ入力信号の前記第１のバイナリ状態に応じて閉じるように構成され、前記第１の差動データ入力信号の第２のバイナリ状態に応じて開くように構成される、Ｃ１に記載のデータ送信機。
［Ｃ３］
前記第１のスイッチは第１のＰＭＯＳトランジスタを備え、前記第２のスイッチは第２のＰＭＯＳトランジスタを備える、Ｃ２に記載のデータ送信機。
［Ｃ４］
前記第１のドライバは、前記第１の出力ノードと前記第１のスイッチとの間に結合された第１の負荷レジスタをさらに含み、前記第２の出力ノードと前記第２のスイッチとの間に結合された第２の負荷レジスタを含む、Ｃ２に記載のデータ送信機。
［Ｃ５］
前記第１のドライバは、前記第２の出力ノードと前記電源ノードとの間に結合された第３のスイッチ、および前記第１の出力ノードと前記第１の中間電圧ノードとの間に結合された第４のスイッチをさらに含み、前記第３のスイッチおよび前記第４のスイッチは両方、前記第１の差動データ入力信号の前記第２のバイナリ状態に応じて閉じることと、前記第１の差動データ入力信号の前記第１のバイナリ状態に応じて開くこととを行うように構成される、Ｃ２に記載のデータ送信機。
［Ｃ６］
前記第３のスイッチは第１のＰＭＯＳトランジスタを備え、前記第４のスイッチは第２のＰＭＯＳトランジスタを備える、Ｃ５に記載のデータ送信機。
［Ｃ７］
前記電力レギュレータはリニアドロップアウトレギュレータ（ＬＤＯ）を備える、Ｃ１に記載のデータ送信機。
［Ｃ８］
前記第２の中間電圧ノードはグラウンドを備える、Ｃ１に記載のデータ送信機。
［Ｃ９］
前記ＬＤＯは、前記第１の中間電圧を前記電源電圧の２分の１に等しく維持するために、フィードバック電圧に、および基準電圧に応答するように構成される、Ｃ７に記載のデータ送信機。
［Ｃ１０］
前記ＬＤＯは、前記第１の中間電圧を出力するために前記フィードバック電圧と前記基準電圧との間の差を増幅するように構成された差動増幅器を備える、Ｃ９に記載のデータ送信機。
［Ｃ１１］
前記基準電圧は前記第１の中間電圧に等しい、Ｃ１０に記載のデータ送信機。
［Ｃ１２］
前記電力レギュレータは、前記第１の中間電圧に前記第１の中間電圧ノードをチャージすることと、前記第１の中間電圧よりも少ない第２の中間電圧に前記第２の中間電圧ノードをチャージすることとを行うように構成された多出力リニアドロップアウトレギュレータ（ＬＤＯ）であり、前記データ送信機は、
前記第２の中間電圧ノードとグラウンドとの間に結合された第３のドライバと、前記第３のドライバは、第３の差動データ入力信号の第１のバイナリ状態に応じて、前記第２の中間電圧ノードから前記第１の電流を実質的に受け取ることと、第５の出力ノードから前記第１の電流を流し込むこととを行うように構成され、前記第３のドライバは、前記第３の差動データ入力信号の前記第１のバイナリ状態に応じて前記第１の電流を第６の出力ノードを通してグラウンドへと放電するようにさらに構成される、
をさらに備える、Ｃ１に記載のデータ送信機。
［Ｃ１３］
前記第２のドライバは複数の送信ゲートを備え、前記第３のドライバは複数のＮＭＯＳトランジスタスイッチを備える、Ｃ１２に記載のデータ送信機。
［Ｃ１４］
前記多出力ＬＤＯは、
第１のＮＭＯＳトランジスタのドレインにおいて前記第１の中間電圧を生成するために前記第１のＮＭＯＳトランジスタのゲートを駆動するように構成された第１の差動増幅器を含む第１の単出力ＬＤＯと、
第１のＰＭＯＳトランジスタのドレインにおいて前記第２の中間電圧を生成するために前記第１のＰＭＯＳトランジスタのゲートを駆動するように構成された第２の差動増幅器を含む第２の単出力ＬＤＯと、
前記第１のＮＭＯＳトランジスタの前記ソースおよび前記第１のＰＭＯＳトランジスタの前記ソースを、前記第２の中間電圧よりも大きく、かつ前記第１の中間電圧よりも少ない第３の中間電圧にチャージするように構成された第３の単出力ＬＤＯと
を備える、Ｃ１２に記載のデータ送信機。
［Ｃ１５］
前記第３の単出力ＬＤＯは、前記第１のＰＭＯＳトランジスタの前記ソースおよび前記第１のＮＭＯＳトランジスタの前記ソースを前記電源電圧の２分の１にチャージするように構成される、Ｃ１４に記載のデータ送信機。
［Ｃ１６］
第１の中間電圧に第１の電圧ノードをチャージすることと、
第１の差動データ入力信号の第１のバイナリ状態に応じて、第１のドライバのための第１の出力ノードを電源電圧にチャージされた電源ノードに結合し、前記第１の出力ノードから第１の電流を流し込むことと、前記第１のドライバのための第２の出力ノードを前記第１の電圧ノードに結合し、前記第２の出力ノードからの前記第１の電流を前記第１の電圧ノードへと引き込むことと、ここにおいて、前記電源電圧は前記第１の中間電圧よりも大きい、
第２の差動データ入力信号の第１のバイナリ状態に応じて、第２のドライバのための第３の出力ノードを前記第１の電圧ノードに結合し、前記第３の出力ノードから第２の電流を流し込むことと、前記第２のドライバのための第４の出力ノードを第２の中間電圧にチャージされた第２の電圧ノードに結合し、前記第４の出力ノードからの前記第２の電流を前記第２の電圧ノードへと引き込むことと
を備え、
前記第１の中間電圧は前記第２の中間電圧よりも大きく、前記第２の電流は前記第１の電流に実質的に等しい、データ送信方法。
［Ｃ１７］
前記第１の差動データ入力信号の第２のバイナリ状態に応じて、前記第１のドライバのための前記第２の出力ノードを前記電源ノードに結合し、前記第２の出力ノードから前記第１の電流を流し込むことと、前記第１のドライバのための前記第１の出力ノードを前記第１の電圧ノードに結合し、前記第１の出力ノードからの前記第１の電流を前記第１の電圧ノードへと引き込むことと、
前記第２の差動データ入力信号の第２のバイナリ状態に応じて、前記第２のドライバのための前記第４の出力ノードを前記第１の電圧ノードに結合し、前記第４の出力ノードから前記第２の電流を流し込むことと、前記第２のドライバのための前記第３の出力ノードを前記第２の電圧ノードに結合し、前記第３の出力ノードからの前記第２の電流を前記第２の電圧ノードへと引き込むことと
をさらに備える、Ｃ１６に記載のデータ送信方法。
［Ｃ１８］
前記第１の中間電圧に前記第１の中間電圧ノードをチャージすることは、前記第１の中間電圧ノードを前記電源電圧の２分の１にチャージすることを備え、前記第２の中間電圧はグラウンド電圧である、Ｃ１６に記載のデータ送信方法。
［Ｃ１９］
前記第２の中間電圧に前記第２の中間電圧ノードをチャージすることと、ここにおいて、前記第２の中間電圧はグラウンドよりも大きい、
第３の差動データ入力信号の第１のバイナリ状態に応じて、第３のドライバのための第５の出力ノードを前記第２の中間電圧ノードに結合し、前記第５の出力ノードから第３の電流を流し込むことと、前記第３のドライバのための第６の出力ノードをグラウンドに結合し、前記第６の出力ノードからの前記第３の電流をグラウンドへと引き込むことと、ここにおいて、前記第３の電流は、前記第２の電流に実質的に等しい、
をさらに備える、Ｃ１６に記載のデータ送信方法。
［Ｃ２０］
前記第２の中間電圧に前記第２の中間電圧ノードをチャージすることは、前記第２の中間電圧ノードを前記電源電圧の３分の１にチャージすることを備える、Ｃ１９に記載のデータ送信方法。
［Ｃ２１］
前記第１の中間電圧に前記第１の中間電圧ノードをチャージすることは、前記第１の中間電圧ノードを前記電源電圧の３分の２にチャージすることを備える、Ｃ２０に記載のデータ送信方法。
［Ｃ２２］
電源電圧を供給するように構成された電源ノードと、
前記電源電圧よりも少ない中間電圧に中間電圧ノードをチャージするように構成された電力レギュレータと、
第１の差動データ入力信号に応じて第１の差動電流で出力ノードの第１のペアを駆動するための第１の手段と、前記第１の手段は、前記電源ノードと前記中間電圧ノードとの間に結合される、
第２の差動データ入力信号に応じて第２の差動電流で出力ノードの第２のペアを駆動するための第２の手段と、前記第２の手段は、前記第２の差動電流が前記第１の差動電流に実質的に等しいように、前記第１の手段と直列に前記中間電圧ノードとグラウンドとの間に結合される、
を備える、データ送信機。
［Ｃ２３］
前記電力レギュレータはリニアドロップアウトレギュレータ（ＬＤＯ）を備える、Ｃ２２に記載のデータ送信機。
［Ｃ２４］
前記ＬＤＯは、前記中間電圧を前記電源電圧の２分の１に等しく維持するために、フィードバック電圧に、および基準電圧に応答するように構成される、Ｃ２３に記載のデータ送信機。
［Ｃ２５］
前記ＬＤＯは、前記第１の中間電圧を出力するために前記フィードバック電圧と前記基準電圧との間の差を増幅するように構成された差動増幅器を備える、Ｃ２４に記載のデータ送信機。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１Ｂ
【補正方法】変更
【補正の内容】
【図１Ｂ】
2019522289.tif 000012
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2019522289.tif 000013
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2019522289.tif 000014
【国際調査報告】
2019522289.tif 000015
2019522289.tif 000016
2019522289.tif 000017