(57)【要約】  銅ピラーバンプ半導体実装方法は、銅ピラーバンプの下に形成された有機絶縁層を、銅ピラーバンプのみの周囲および近傍の領域にパターニングする。有機絶縁層、典型的には薄膜ポリマー層は、銅ピラーバンプに対するバリア層として作用して、銅ピラーフリップチップボンディング処理中に半導体ウェーハを保護する。銅ピラーバンプ半導体実装方法は、有機絶縁層が適用される領域を制限して、有機絶縁層によって半導体ウェーハに導入される応力を低減する。他の実施形態では、銅ピラーバンプ半導体実装方法は、銅ピラーバンプの下に形成された有機絶縁層を、大きく連続的な有機絶縁層を使用することなく銅ピラーバンプを囲む領域におよび再配線層の経路に沿ってパターニングする。
2019535135.tif 000002
【特許請求の範囲】
【請求項１】
銅ピラーバンプ半導体パッケージを形成する方法であって、
パッシベーション層が形成された半導体基板を含み、前記パッシベーション層が前記半導体基板の上面を覆いボンドパッドを露出する完成した半導体ウェーハを準備すること、
前記半導体ウェーハ上に有機絶縁層を形成すること、
前記ボンドパッドと前記パッシベーション層との界面の領域を覆うために前記有機絶縁層をパターニングすることであって、前記ボンドパッドを露出して前記半導体ウェーハの残りの領域から除去されるように前記有機絶縁層が除去される、ことと、
前記有機絶縁層および前記半導体ウェーハ上にシードメタル層を形成すること、
前記シードメタル層上かつ前記ボンドパッド上方に銅ピラーバンプを形成すること、
前記銅ピラーバンプの下に形成されていない前記シードメタル層を除去すること、および
前記銅ピラーバンプをリフローで接合すること、
を含む、方法。
【請求項２】
前記半導体ウェーハ上に前記有機絶縁層を形成することが、
薄膜ポリマー材料を含む前記半導体ウェーハ上に前記有機絶縁層を形成すること、
を含む、請求項１に記載の方法。
【請求項３】
前記有機絶縁層は、ポリイミド（ＰＩ）またはポリベンゾオキサゾール（ＰＢＯ）を含む、請求項２に記載の方法。
【請求項４】
前記ボンドパッドと前記パッシベーション層との前記界面の前記領域を覆うために前記有機絶縁層をパターニングすることは、
前記ボンドパッドと前記パッシベーション層との前記界面の前記領域を覆うために前記有機絶縁層をパターニングことであって、前記銅ピラーバンプに対する応力緩和層を提供するために前記有機絶縁層がある重なり幅で前記界面と重なり、前記ボンドパッドを露出して前記半導体ウェーハの残りの領域から除去されるように前記有機絶縁層が除去されること、
を含む、請求項１に記載の方法。
【請求項５】
前記ボンドパッドと前記パッシベーション層との前記界面の前記領域を覆うために前記有機絶縁層をパターニングすることは、
前記ボンドパッドと前記パッシベーション層との前記界面の前記領域を覆うために前記有機絶縁層を円形にパターニングすることであって、前記銅ピラーバンプに対する応力緩和層を提供するために前記有機絶縁層がある重なり幅で前記界面と重なり、前記ボンドパッドを露出して前記半導体ウェーハの残りの領域から除去されるように前記有機絶縁層が除去されること、
を含む、請求項４に記載の方法。
【請求項６】
前記ボンドパッドと前記パッシベーション層との前記界面の前記領域を覆うために前記有機絶縁層をパターニングすることは、
前記ボンドパッドと前記パッシベーション層との前記界面の前記領域を覆うために前記有機絶縁層を矩形状にパターニングすることであって、前記銅ピラーバンプに対する応力緩和層を提供するために前記有機絶縁層がある重なり幅で前記界面と重なり、前記ボンドパッドを露出して前記半導体ウェーハの残りの領域から除去されるように前記有機絶縁層が除去されること、
を含む、請求項４に記載の方法。
【請求項７】
前記半導体ウェーハ上に前記有機絶縁層を形成することと、前記ボンドパッドと前記パッシベーション層との前記界面の領域を覆うことは、
前記有機絶縁層を形成して前記半導体ウェーハの前記全面を覆うこと、および
前記ボンドパッドと前記パッシベーション層との前記界面の前記領域を除いて、前記半導体ウェーハの表面から前記有機絶縁層を除去するために前記有機絶縁層をパターニングすること、
を含む、請求項１に記載の方法。
【請求項８】
銅ピラーバンプ半導体パッケージを形成する方法であって、
パッシベーション層が形成された半導体基板を含み、前記パッシベーション層が前記半導体基板の上面を覆いボンドパッドを露出する完成した半導体ウェーハを準備すること、
前記半導体ウェーハ上に第１の有機絶縁層を形成すること、
前記第１の有機絶縁層をパターニングして前記ボンドパッドと前記パッシベーション層との界面の第１の領域を覆い、形成されるバンプパッドの第２の領域を覆い、前記ボンドパッドから前記バンプパッドまで形成される再配線層の経路に沿って前記第１の有機絶縁層のアイランドを形成し、前記第１の有機絶縁層は、前記ボンドパッドから、および前記第１の領域、前記第２の領域、および前記第１の有機絶縁層のアイランドの外側の前記半導体ウェーハの残りの領域から除去されること、
前記第１の有機絶縁層および前記半導体ウェーハ上に第１のシードメタル層を形成すること、
前記ボンドパッドおよび前記第１の有機絶縁層上方の前記半導体ウェーハ上に前記再配線層を形成し、前記再配線層は、前記ボンドパッドから離間した前記バンプパッドと、前記ボンドパッドを前記バンプパッドに接続する導電トレースとを含むように形成され、前記バンプパッドが前記第１の有機絶縁層の前記第２の領域上方に形成され、前記導電トレースが前記第１の有機絶縁層の前記アイランド上方に形成されること、
前記再配線層の下に形成されていない前記第１のシードメタル層を除去すること、
前記再配線層および前記半導体ウェーハ上に第２のシードメタル層を形成すること、
前記第２のシードメタル層上かつ前記バンプパッド上方に銅ピラーバンプを形成すること、
前記銅ピラーバンプの下に形成されていない前記第２のシードメタル層を除去すること、および
前記銅ピラーバンプをリフローで接合すること、
を含む、方法。
【請求項９】
前記半導体ウェーハ上に前記第１の有機絶縁層を形成することは、
前記半導体ウェーハ上に薄膜ポリマー材料を含む前記第１の有機絶縁層を形成すること
を含む、請求項８に記載の方法。
【請求項１０】
前記第１の有機絶縁層は、ポリイミド（ＰＩ）またはポリベンゾオキサゾール（ＰＢＯ）を含む、請求項９に記載の方法。
【請求項１１】
前記第１の有機絶縁層をパターニングして前記ボンドパッドと前記パッシベーション層との前記界面の前記第１の領域を覆うことは、
前記界面とある重なり幅で重なり、前記ボンドパッドから、および前記第１の領域、前記第２の領域、および前記第１の有機絶縁層のアイランドの外側の前記半導体ウェーハの残りの領域から除去される前記第１の有機絶縁層をパターニングして前記ボンドパッドと前記パッシベーション層との前記界面の前記第１の領域を覆うこと、
を含む、請求項８に記載の方法。
【請求項１２】
前記第１の有機絶縁層をパターニングして前記ボンドパッドと前記パッシベーション層との前記界面の前記第１の領域を覆うことは、
前記界面とある重なり幅で重なり、前記ボンドパッドから、および前記第１の領域、前記第２の領域、および前記第１の有機絶縁層のアイランドの外側の前記半導体ウェーハの残りの領域から除去される前記第１の有機絶縁層を円形にパターニングして前記ボンドパッドと前記パッシベーション層との前記界面の前記第１の領域を覆うこと、
を含む、請求項１１に記載の方法。
【請求項１３】
前記第１の有機絶縁層をパターニングして前記ボンドパッドと前記パッシベーション層との前記界面の前記領域を覆うことは、
前記第１の有機絶縁層を矩形状にパターニングして、前記ボンドパッドと前記パッシベーション層との前記界面の前記第１の領域を覆うことを含み、前記第１の有機絶縁層は前記界面とある重なり幅で重なり、前記第１の有機絶縁層は、前記ボンドパッドから、および前記第１の領域、前記第２の領域、および前記第１の有機絶縁層のアイランドの外側の前記半導体ウェーハの残りの領域から除去される、請求項１１に記載の方法。
【請求項１４】
前記半導体ウェーハ上に前記第１の有機絶縁層を形成し、前記第１の有機絶縁層をパターニングすることは、
前記第１の有機絶縁層を形成して前記半導体ウェーハの全面を覆うこと、および
前記第１の有機絶縁層をパターニングして、前記ボンドパッドと前記パッシベーション層との前記界面の前記第１の領域、形成される前記バンプパッドの前記第２の領域、および前記第１の有機絶縁層の前記アイランドを除いて、前記半導体ウェーハの前記表面から前記有機絶縁層を除去すること
を含む、請求項８に記載の方法。
【請求項１５】
前記半導体ウェーハ上に前記再配線層を形成することは、
前記半導体ウェーハをパターニングして前記再配線層が形成される領域を露出すること、および
めっきによって、前記露出領域に銅層を前記半導体ウェーハ上の前記再配線層として形成すること
を含む、請求項８に記載の方法。
【請求項１６】
前記第１のシードメタル層を除去した後で前記第２のシードメタル層を形成する前に、前記再配線層上方の前記半導体ウェーハ上に第２の有機絶縁層を形成すること、および
前記第２の有機絶縁層をパターニングして、前記ボンドパッド上方および周囲の第３の領域を覆い、前記バンプパッドの周囲の第４の領域を覆い、前記ボンドパッドから前記バンプパッドへの前記再配線層の前記経路に沿って前記第２の有機絶縁層のアイランドを形成することをさらに含み、前記第２の有機絶縁層は、前記バンプパッドから、および前記第３の領域および前記第４の領域の外側の前記半導体ウェーハの前記残りの領域から除去され、
前記第２のシードメタル層は、前記再配線層および前記第２の有機絶縁層によって形成された前記バンプパッド上方の半導体ウェーハ上に形成される、請求項８に記載の方法。
【請求項１７】
前記第２の有機絶縁層の前記アイランドは、前記第１の有機絶縁層の前記アイランドからオフセットして形成される、請求項１６に記載の方法。
【請求項１８】
前記再配線層上方の前記半導体ウェーハ上に前記第２の有機絶縁層を形成することは、
前記再配線層上方の前記半導体ウェーハ上に前記第２の有機絶縁層を形成することを含み、前記第２の有機絶縁層は薄膜ポリマー材料を含む、請求項１６に記載の方法。
【請求項１９】
前記第２の有機絶縁層は、ポリイミド（ＰＩ）またはポリベンゾオキサゾール（ＰＢＯ）を含む、請求項１８に記載の方法。
【請求項２０】
前記半導体ウェーハ上に前記第２の有機絶縁層を形成すること、および前記第２の有機絶縁層をパターニングすることは、
前記第２の有機絶縁層を形成して前記再配線層上方の前記半導体ウェーハの前記全面を覆うこと、および
前記第２の有機絶縁層をパターニングして、前記ボンドパッド上方および周囲の第３の領域、前記バンプパッドの周囲の第４の領域、および第２の有機絶縁層の前記アイランドを除いて、前記半導体ウェーハの前記表面から前記第２の有機絶縁層を除去すること
を含む、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
他の出願との相互参照
本出願は、２０１６年９月２３日に出願された米国特許仮出願第６２／３９９，１１１号（ウェーハレベルパッケージおよび方法）の優先権を主張するものであり、これはあらゆる目的のために参照により本明細書に組み込まれる。
【背景技術】
【０００２】
銅ピラーバンプフリップチップ相互接続技術を使用する半導体実装が広く採用されている。集積回路チップとパッケージ基板との間のフリップチップ相互接続として銅ピラーバンプが使用されている。銅ピラーバンプフリップチップ相互接続は、ウェーハ処理が完了した後であるがウェーハが個々の集積回路ダイにダイシングされる前に、銅ピラーバンプが集積回路ダイのボンドパッド上に形成されるタイプのウェーハレベルの実装である。より具体的には、ウェーハ処理の終わりに、ウェーハはパッシベーション層と呼ばれる最終誘電体層で被覆され、これはボンドパッドのみが露出する状態で集積回路の全ての能動回路を覆う。パッシベーション層は、典型的には、二酸化ケイ素または窒化ケイ素を用いて形成される。次いで、ウェーハのバックエンド処理を開始することができ、ここで、ウェーハを処理してウェーハの露出ボンドパッド上に銅ピラーバンプを形成する。銅ピラーバンプが形成された後、ウェーハは次いで個々の集積回路ダイにダイシングされ、各集積回路ダイはパッケージ基板上にフリップチップ構成で組み立てられ、ここで、銅ピラーバンプはパッケージ基板へのフリップチップ相互接続として使用される。
【０００３】
図１は、いくつかの例における銅ピラーバンプフリップチップ相互接続技術を使用するパッケージ集積回路の断面図である。図１を参照すると、集積回路ダイ１２がフリップチップ半導体パッケージ１０内にパッケージ化されている。能動回路と外部接続用のボンドパッドとを含む集積回路ダイ１２の前面は、パッケージ内で下方に向いている。銅ピラーバンプ１４は、集積回路１２のボンドパッド上に形成され、集積回路ダイ１２と通常プリント回路基板（ＰＣＢ）基板として形成されるパッケージ基板２０との間の電気的相互接続として使用される。集積回路ダイ１２はパッケージ基板２０にフリップチップ取り付けされる。アンダーフィル材料１６およびダム１８をフリップチップ取り付け処理で使用することができる。
【０００４】
ＰＣＢパッケージ基板２０は、単層または多層ＰＣＢであり得る。ＰＣＢパッケージ基板２０は、その上に印刷され、集積回路ダイ２０上に形成された銅ピラーバンプを受け、基板の上側に形成された銅ピラーバンプを、基板の下側に形成されたはんだボール２２のアレイに電気的に接続するためにＰＣＢ内に形成された導電トレースを含む。はんだボール２２は、半導体パッケージ１０の外部接続を形成する。
【０００５】
本図では、集積回路ダイはシリコンオンインシュレータ集積回路として形成されている。集積回路ダイが高電圧用途で使用される場合、集積回路ダイ１２の裏側の絶縁体基板上にかなりの電荷が蓄積する可能性がある。いくつかの例では、集積回路ダイ１２の裏側は接地される必要がある。したがって、導電性上部基板２６が集積回路ダイ１２の裏側に形成され、導電性接着剤２４を介して裏側に取り付けられる。ボンドワイヤ２８を使用して上部基板２６をパッケージ基板２０に電気的に接続して、電気接地接続する。次いで、構造全体をモールドコンパウンド２９内に封入して半導体パッケージ１０を形成する。
【０００６】
銅ピラーバンプフリップチップ相互接続処理において、ダイの反りによる実装故障が観察されている。図２は、一例におけるダイの反りによるパッケージの故障モードを示す。フリップチップ相互接続処理では、銅ピラーバンプがウェーハ上に形成された後、ウェーハはある所望のダイ厚みまで裏面研削される。例えば、ウェーハは７００μｍの厚みを有していてもよく、約１００μｍまで裏面研削される。次いで、ウェーハは個々のダイ１２にダイシングされる。ダイシングされた後、図２に示すように、集積回路ダイ１２上の特定の応力がダイを反らせる。ダイ１２上の反りは、ダイがパッケージ基板２０に適切に取り付けられるのを妨げる。特に、ダイの反りのために、銅ピラーバンプのいくつかはパッケージ基板２０上の導電トレースと物理的に接触することができず、図２に示すようにダイの隅に開放接続をもたらす。
【０００７】
ダイの反りの問題は、典型的には、１０ｍｍ×１０ｍｍなどの大きなダイサイズ、および１００μｍなどの薄いダイ厚みを有する集積回路ダイに影響を与える。場合によっては、ダイの反りは最大７０μｍになり得、これはダイの厚みの７０％である。ダイのサイズが大きいがダイの厚みが薄い集積回路ダイ上のダイの反りの問題は、プリント回路基板上へのフリップチップボンディングを不可能にする。
【発明の概要】
【０００８】
ダイの反りの問題に対する従来の解決策は、ウェーハのみを２００μｍまたは２５０μｍの厚みに裏面研削するなど、ダイの厚みを増加させることを伴う。しかし、ダイサイズを厚くすることは、パッケージの厚みも増加するため望ましくないことがあり、半導体パッケージを小型モバイル機器などの特定の用途に望ましくないものにする。場合によっては、ダイの反りは、銅ピラーバンプを形成するためのバックエンド処理中に集積回路ダイの前面に塗布されたポリイミド材料に起因すると考えられる。このように、ダイの反りの問題に対するいくつかの従来の解決策は、より低い硬化温度またはより低い曲げ弾性率特性を有するポリイミド材料を集積回路ダイ上に使用することを伴う。これらの代替材料は半導体パッケージのコストを増大させることがある。
【０００９】
本発明の様々な実施形態を、以下の詳細な説明および添付の図面に開示する。
【図面の簡単な説明】
【００１０】
【図１】いくつかの例における銅ピラーバンプフリップチップ相互接続技術を使用するパッケージ集積回路の断面図である。
【図２】一例におけるダイの反りによるパッケージ故障モードを示す。
【図３】図３（ａ）〜図３（ｉ）を含み、半導体ウェーハのボンドパッド上に銅ピラーバンプを形成するための従来のバックエンド処理ステップを示す。
【図４】図４（ａ）および図４（ｂ）を含み、半導体ウェーハ上に形成された銅ピラーバンプの断面図および図３の従来バックエンド処理ステップを使用して形成された銅ピラーバンプを有する集積回路ダイの上面図である。
【図５】図５（ａ）および図５（ｂ）を含み、いくつかの例において、再配線層上に形成された銅ピラーバンプの断面図および再配線層上に形成された銅ピラーバンプを有する集積回路ダイの上面図である。
【図６】図３および図４における半導体ウェーハの他の断面図であり、複数の銅ピラーバンプが形成されたウェーハの大部分を示す。
【図７】本発明の実施形態において半導体実装方法を使用して銅ピラーバンプが形成された半導体ウェーハの断面図である。
【図８】図８（ａ）を含み、本発明の実施形態において銅ピラーバンプを形成するための半導体実装方法を示すフローチャートである。
【図９】図９（ａ）〜図９（ｉ）を含み、図８の半導体実装方法を使用して半導体ウェーハのボンドパッド上に銅ピラーバンプを形成するためのバックエンド処理ステップを示す。
【図１０】図１０（ａ）および図１０（ｂ）を含み、半導体ウェーハ上に形成された銅ピラーバンプの断面図および図８のバックエンド半導体実装方法を使用して形成された銅ピラーバンプを有する集積回路ダイの上面図である。
【図１１】図１１（ａ）および１１（ｂ）を含み、再配線層を用いた銅ピラーバンプの断面図および本発明の一実施形態において半導体実装方法を用いて形成された集積回路ダイの上面図である。
【図１２】図１２（ａ）および図１２（ｂ）を含み、再配線層を用いた銅ピラーバンプの断面図および本発明の他の実施形態において半導体実装方法を用いて形成された集積回路ダイの上面図である。
【図１３】本発明の実施形態において再配線層を用いて銅ピラーバンプを形成するための半導体実装方法を示すフローチャートである。
【図１４】本発明の実施形態において再配線層を用いて銅ピラーバンプを形成するための半導体実装方法を示すフローチャートである。
【発明を実施するための形態】
【００１１】
本発明は、処理、装置、システム、および／または、物質の組成を含む種々の形態で実施できる。本明細書では、これらの実装または本発明が取り得る任意の他の形態を技術と呼ぶことがある。一般に、開示した処理のステップの順序は、本発明の範囲内で変更されてもよい。
【００１２】
以下では、本発明の原理を示す図面を参照しつつ、本発明の１つまたは複数の実施形態の詳細な説明を行う。本発明は、かかる実施形態に関連して説明されているが、どの実施形態にも限定されない。本発明の範囲は、特許請求の範囲によってのみ限定されるものであり、本発明は、多くの代替物、変形物、および、等価物を含む。以下の説明では、本発明の完全な理解を提供するために、多くの具体的な詳細事項が記載されている。これらの詳細事項は、例示を目的としたものであり、本発明は、これらの具体的な詳細事項の一部または全てがなくとも特許請求の範囲に従って実施可能である。明確にするために、本発明に関連する技術分野で公知の技術事項については、本発明が必要以上にわかりにくくならないように、詳細には説明していない。
【００１３】
本発明の実施形態によれば、銅ピラーバンプ半導体パッケージを形成する方法は、銅ピラーバンプの下に形成された有機絶縁層を、銅ピラーバンプのみの周囲およびその近傍の領域にパターニングすることを含む。有機絶縁層、典型的には薄膜ポリマー層は、銅ピラーバンプフリップチップボンディング処理中に、銅ピラーバンプ用のバリア層として使用されて半導体ウェーハを保護する。本発明の半導体実装方法は、有機絶縁層が適用される領域を制限して、有機絶縁層によって半導体ウェーハに導入される応力を低減する。
【００１４】
他の実施形態では、再配線処理を用いて銅ピラーバンプ半導体パッケージを形成する方法は、銅ピラーバンプおよび再配線層の下に形成された有機絶縁層をパターニングしてボンドパッドおよびバンプパッドを囲む領域を覆い、再配線層の経路に沿って有機絶縁層のアイランドを形成することを含む。第２の有機絶縁層が再配線層の上に使用される場合、第２の有機絶縁層は、またパターニングされてボンドパッドおよびバンプパッドを囲む領域を覆い、かつ第２の有機絶縁層のアイランドを形成することができる。第２の有機絶縁層のアイランドは、再配線層の下に形成された有機絶縁層のアイランドからオフセットされていてもよい。このようにして、１つまたは複数の有機絶縁層を使用して銅ピラーバンプ処理からの応力を除去する。しかし、有機絶縁層の大きな連続領域は形成されず、そのため有機絶縁層によって半導体ウェーハに誘起される応力は著しく減少する。
【００１５】
本明細書では、有機絶縁層とは、銅ピラーバンプを形成するためのバックエンド処理中に半導体ウェーハを保護するために半導体ウェーハに塗布または被覆される薄膜有機絶縁材料を称する。有機絶縁層は、半導体ウェーハがウェーハ製造処理を完了した後に適用されるので、ウェーハ処理後誘電層とも称し、ここで、半導体ウェーハは、最終誘電層（パッシベーション層）が半導体ウェーハの全面を覆い、ボンドパッドのみを露出する状態で形成される。より具体的には、パッシベーション層、典型的には二酸化シリコン層または窒化シリコン層は、ボンドパッドのみを露出する状態で半導体ウェーハ上に形成された集積回路ダイの全ての能動回路を覆う。半導体ウェーハのバックエンド処理は、半導体ウェーハの露出したボンドパッド上に銅ピラーバンプを形成して、半導体ウェーハ上に形成された集積回路ダイが、フリップチップ半導体パッケージなどの後にパッケージ化されることを可能にすることを含む。銅ピラーバンプが形成される前に、完成した半導体ウェーハ上に有機絶縁層が形成され、半導体ウェーハとその上に形成された銅ピラーバンプとの間に機械的応力緩和をもたらすために使用される。有機絶縁層は、典型的には、ポリイミド（ＰＩ）またはポリベンゾオキサゾール（ＰＢＯ）などの薄膜ポリマー材料である。
【００１６】
従来のバックエンド処理ステップでは、銅ピラーバンプ用のボンドパッド上に開口部が形成された状態で、半導体ウェーハの表面全体を有機絶縁材料で被覆する。図３は、図３（ａ）〜図３（ｉ）を含み、半導体ウェーハのボンドパッド上に銅ピラーバンプを形成するための従来のバックエンド処理ステップを示す。図４は、図４（ａ）および図４（ｂ）を含み、半導体ウェーハ上に形成された銅ピラーバンプの断面図および図３の従来バックエンド処理ステップを使用して形成された銅ピラーバンプを有する集積回路ダイの上面図である。図３および図４の両方を参照すると、フロントエンドウェーハ製造処理後、半導体ウェーハ５が形成され、能動回路が形成された半導体基板３０上にパッシベーション層３４が形成されている（図３（ａ））。図３は、半導体ウェーハ５の一部のみを示しており、ここで、ボンドパッド３２が半導体基板３０上に形成されている。半導体基板３０は、露出したボンドパッド３２を除いて全体がパッシベーション層３４によって覆われている。ボンドパッド３２は、典型的にはアルミニウムボンドパッドまたは銅ボンドパッドである。
【００１７】
バックエンド処理ステップの開始時に、半導体ウェーハ５に有機絶縁材料を被覆して有機絶縁層３５を形成する（図３（ｂ））。より具体的には、銅ピラーバンプフリップチップボンディング処理は、集積回路ダイに多くの応力を導入する。信頼性を高めるために、銅ピラーバンプが形成される前に、誘電体層、典型的には有機絶縁材料がウェーハに塗布されてボンドパッド開口部を封止する。有機絶縁層３５はウェーハ表面を被覆し、ボンドパッド３２のみを露出する。有機絶縁材料は、典型的にはポリイミドであり、有機絶縁層３５は本明細書ではポリイミド層と称する。
【００１８】
特に、ポリイミド層３５は、マスクを使用してフォトレジスト層３６をパターニングするなどによってパターニングして、ボンドパッド３２上に開口部３７を形成する。パターニング処理後、ポリイミド層３５はボンドパッド３２上の開口部３７を除いて半導体ウェーハ５全体を覆う（図３（ｃ））。次いで、シードメタル層３８がスパッタリングなどによって半導体ウェーハ５上に堆積される（図３（ｄ））。シードメタル層３８は、典型的には、チタン−銅（Ｔｉ−Ｃｕ）層、またはチタン−ニッケル−銅（Ｔｉ−Ｎｉ−Ｃｕ）層、またはチタン／タングステン−銅（ＴｉＷ−Ｃｕ）層、またはアルミニウム−ニッケル−銅（Ａｌ−Ｎｉ−Ｃｕ）層、またはクロム−クロム／銅−銅（Ｃｒ−ＣｒＣｕ−Ｃｕ）層のスパッタリングによって形成される。他の例では、シードメタル層３８は、ウェーハへの銅の無電解めっきによって堆積することができる。シードメタル層３８はめっきシード層として使用されて、金属ピラーおよび銅ピラーをピラーの最終厚みまでめっきする。
【００１９】
次いで、銅ピラーバンプ処理を開始できる。半導体ウェーハ５は、ボンドパッド３２上方の領域を露出するようにパターニングされたフォトレジスト層４０で被覆される（図３（ｅ））。フォトレジスト層４０の開口部に、典型的には金属めっきによって銅ピラーバンプ１４が形成される（図３（ｆ））。この例では、銅ピラーバンプ１４は、下部銅層４２、ニッケル接着層４４、およびはんだキャップ層４６を含む。金属めっき処理後、フォトレジスト層４０が除去される（図３（ｇ））。次いで、シードメタル層３８をエッチングして、露出している全てのシードメタル層３８を除去する。このように、銅ピラーバンプ１４の下のシードメタル層３８の一部のみが残る（図３（ｈ））。次いで、半導体ウェーハに対してはんだリフロー処理を施して、銅ピラーバンプ１４の形成が完了する。より具体的には、はんだリフロー処理ははんだキャップ層４６を丸めて銅ピラーバンプ用の丸形はんだキャップを形成する（図３（ｉ））。
【００２０】
従来のバックエンド処理ステップの結果として、銅ピラーバンプが形成されている場所を除いて、半導体ウェーハ全体がポリイミド層で被覆される。図６は、図３および図４の半導体ウェーハ５の他の断面図であり、複数の銅ピラーバンプ１４が形成されたウェーハの大部分を示している。図４（ｂ）および図６に示すように、半導体ウェーハ５上に形成された集積回路ダイ１２は、銅ピラーバンプ１４が形成されているボンドパッド領域３２を除いてその全表面がポリイミド層３５によって覆われる。ポリイミド層３５はバリア層として使用されて、銅ピラーバンプ処理中に半導体ウェーハを保護し、このように形成された集積回路の信頼性を向上する。しかし、ポリイミド層は、特に硬化処理中に、半導体ウェーハに応力を導入する。
【００２１】
より具体的には、ポリイミドとシリコンは、シリコンと比較してはるかに大きい温度に関する熱膨張および収縮を有するポリイミドとの間に熱膨張係数（ＣＴＥ）に大きな不整合を有する。例えば、シリコンのＣＴＥは４ｐｐｍであり、ポリイミドのＣＴＥは３５ｐｐｍである。ポリイミド層をシリコンウェーハ上に堆積させ、次いで３５０℃などの高温で硬化させる。硬化後、構造体の温度が下がると、ポリイミド層はシリコンウェーハよりもはるかに収縮し、それによってシリコンウェーハに応力がかかる。シリコンウェーハに誘起された応力は、ウェーハが裏面研削され、個々の集積回路ダイにダイシングされるまで明らかにならない可能性がある。したがって、基準として、ウェーハは銅ピラーバンプ処理を経て処理される。裏面研削およびウェーハダイシング後、ポリイミド層からの応力は、しばしば個々のダイに反りを生じさせ、ダイをパッケージ基板に取り付けることが不可能になる（図２）。
【００２２】
上述の例では、銅ピラーバンプはボンドパッド上に直接形成されている。他の例では、銅ピラーバンプ処理は再配線処理を使用して、ボンドパッドから離れて銅ピラーバンプを形成することができる。再配線層（ＲＤＬ）は銅などの金属層であり、ランナーまたはトレースとして使用するために集積回路ダイ上に形成されて、ボンドパッドを新しいバンプ位置に再決定する。このようにして、バンプ位置を集積回路ダイ上に再配置することができ、銅ピラーバンプの位置は、集積回路ダイ上のボンドパッドのレイアウトによって制限されない。図５は、図５（ａ）および図５（ｂ）を含み、いくつかの例において、再配線層上に形成された銅ピラーバンプの断面図および再配線層上に形成された銅ピラーバンプを有する集積回路ダイの上面図である。図５を参照すると、半導体ウェーハは、最初に、ボンドパッド３２を露出するようにパターニングされた第１のポリイミド層３５で被覆される。次いで、再配線層３９をウェーハ上および露出したボンドパッド領域に堆積する。再配線層３９は、通常、下にあるシードメタル層３８ａ上に銅をめっきすることによって形成される。再配線層３９は、銅ピラーバンプ１４が形成される半導体ウェーハ上の他の位置に金属トレースを形成する。半導体ウェーハは、銅ピラーバンプ１４を形成するためにバンプパッド領域に開口部を形成するようにパターニングされた第２のポリイミド層４０で被覆される。次いで、図３を参照して説明した処理を用いて銅ピラーバンプ１４を形成することができる。図５（ｂ）に示すように、集積回路ダイ１２は、ボンドパッド（第１のポリイミド層）およびバンプパッド領域（第２のポリイミド層）を除いてダイの全表面を覆う２つのポリイミド層３５および４０を有する。
【００２３】
本発明の実施形態によれば、銅ピラーバンプを形成するための半導体実装方法は、銅ピラーバンプのみの周囲およびその近傍のみの半導体ウェーハ上の有機絶縁層をパターニングする。有機絶縁層は半導体ウェーハの他の全ての領域から除去される。このようにして、有機絶縁層によって半導体ウェーハ上に誘発された応力が著しく低減されるかまたは取り除かれる。本発明の半導体実装方法は、大きなダイサイズおよび薄いダイ厚みに対しても銅ピラーバンプフリップチップ技術の使用を可能にする。例えば、本発明の半導体実装方法は、１０ｍｍ×１０ｍｍ程度のダイサイズおよび１００μｍのダイ厚みを有する集積回路ダイに適用することができる。銅ピラーバンプ処理からのバリア保護として必要でない領域から有機絶縁材料を除去することによってダイの反りが回避される。
【００２４】
図７は、本発明の実施形態において半導体実装方法を使用して銅ピラーバンプが形成された半導体ウェーハの断面図である。図７を参照すると、半導体ウェーハ６５は、能動回路が形成された半導体基板３０を含む。半導体ウェーハ６５はフロントエンドウェーハ製造処理を完了し、ウェーハ製造処理の最終誘電体層としてのパッシベーション層３４によって覆われる。外部接続のために露出しているボンドパッド３２を除いて、半導体ウェーハ６５の表面全体がパッシベーション層３４によって覆われる。本発明の半導体実装方法は、ボンドパッド３２上に銅ピラーバンプ１４を形成する。特に、完成した半導体ウェーハ６５上に有機絶縁層５５が最初に形成される。特に、有機絶縁層５５がパターニングされて、銅ピラーバンプが形成される領域の周囲およびその近傍を除く全ての領域から有機絶縁層５５を除去する。次いで、銅ピラーバンプ１４が形成され、各バンプ１４はシードメタル層３８上に形成され、各バンプは下部銅層４２、ニッケル接着層４４、およびはんだキャップ層４６を含む。
【００２５】
図６と図７との比較によって示すように、本発明の半導体実装方法は、銅ピラーバンプの下、周囲およびその近傍を除いて、実質的に全ての有機絶縁材料をウェーハ表面から除去する。このように、従来の方法（図６）のように半導体ウェーハ全体を有機絶縁材料で覆う代わりに、本発明の半導体実装方法は、有機絶縁材料が半導体ウェーハのごく一部のみを覆うように有機絶縁層を形成している。このようにして、有機絶縁材料によって半導体ウェーハ上に誘起される応力が大幅に減少または取り除かれ、応力によるダイの反りが回避される。
【００２６】
図８は、図８（ａ）を含み、本発明の実施形態において銅ピラーバンプを形成するための半導体実装方法を示すフローチャートである。図８の半導体実装方法を、図９に示す処理ステップおよび図１０に示す断面図および上面図を参照しながら説明する。図９は、図９（ａ）〜図９（ｉ）を含み、図８の半導体実装方法を使用して半導体ウェーハのボンドパッド上に銅ピラーバンプを形成するためのバックエンド処理ステップを示す。図１０は、図１０（ａ）および図１０（ｂ）を含み、半導体ウェーハ上に形成された銅ピラーバンプの断面図および図８のバックエンド半導体実装方法を使用して形成された銅ピラーバンプを有する集積回路ダイの上面図である。図８、９および１０を参照すると、本発明の半導体実装方法１００は、半導体ウェーハ６５がフロントエンドウェーハ製造処理を完了することから始める（１０２）。フロントエンドウェーハ製造処理の後、半導体ウェーハ６５が形成され、能動回路が形成された半導体基板３０上にパッシベーション層３４が形成される（図９（ａ））。図９は、ボンドパッド３２が半導体基板３０上に形成されている半導体ウェーハ６５の一部のみを示している。半導体基板３０は、露出したボンドパッド３２を除いて全体がパッシベーション層３４によって覆われている。ボンドパッド３２は、典型的にはアルミニウムボンドパッドまたは銅ボンドパッドである。
【００２７】
半導体実装方法１００は、図９（ｂ）に示すように、半導体ウェーハ６５に有機絶縁材料を被覆して有機絶縁層５５を形成することによりバックエンド処理を開始する（１０４）。有機絶縁材料は、ポリイミド（ＰＩ）またはポリベンゾオキサゾール（ＰＢＯ）または他の適切な薄膜ポリマー材料であり得る。次いで、図９（ｃ）に示すように、マスクを使用してフォトレジスト５６をパターニングするなどして、有機絶縁層５５をパターニングして、ボンドパッド３２とパッシベーション層３４との間の界面周辺の領域を除く全ての場所で有機絶縁層５５を除去する（１０６）。より具体的には、パターニング処理後、有機絶縁層５５はウェーハ表面上の全ての場所で除去されるが、ボンドパッド３２およびパッシベーション層３４の縁の周りの領域を覆う。有機絶縁層５５は、形成される銅ピラーバンプ用の応力緩和層として作用するのに十分な重なり幅「ｗ」で、ボンドパッドとパッシベーション層との界面領域を覆いかつ取り囲む。ボンドパッド３２が露出し、パッシベーション層３４の残りの部分も露出する。
【００２８】
次いで、図９（ｄ）に示すように、半導体ウェーハ６５上にシードメタル層３８が堆積される（１０８）。例えば、シードメタル層３８は、金属層のスパッタリングにより形成される。いくつかの例では、シードメタル層３８は、チタン−銅（Ｔｉ−Ｃｕ）層、またはチタン−ニッケル−銅（Ｔｉ−Ｎｉ−Ｃｕ）層、またはチタン／タングステン−銅（ＴｉＷ−Ｃｕ）層、またはアルミニウム−ニッケル−銅（Ａｌ−Ｎｉ−Ｃｕ）層、またはクロム−クロム／銅−銅（Ｃｒ−ＣｒＣｕ−Ｃｕ）層のスパッタリングによって形成される。他の例では、シードメタル層３８は、ウェーハへの銅の無電解めっきによって堆積することができる。シードメタル層３８はめっきシード層として使用されて、金属ピラーおよび銅ピラーをピラーの最終厚みまでめっきする。いくつかの例では、シードメタル層３８は０．１５μｍから０．５μｍの厚さを有する。
【００２９】
次いで、方法１００は、シードメタル層３８上かつボンドパッド上方に銅ピラーバンプを形成する（１１０）。一例では、図８（ａ）に示す方法を用いて銅ピラーバンプを形成することができ、ここで、図９（ｅ）に示すように、半導体ウェーハ６５は、ボンドパッド３２上方の領域を露出するようにパターニングされたフォトレジスト層４０で被覆される（１１２）。次いで、方法１００は、図９（ｆ）に示すように、金属めっきの使用などによって、フォトレジスト層４０の開口部に銅ピラーバンプ構造１４を形成する（１１４）。本実施形態では、銅ピラーバンプ１４は、下部銅層４２、ニッケル接着層４４、およびはんだキャップ層４６を含む。金属めっき処理後、フォトレジスト層４０が除去され（１１６）、図９（ｇ）に示すように銅ピラーバンプが形成される。銅ピラーバンプ１４が形成された後、方法１００は、続けてシードメタル層３８のエッチングをし、全ての露出したシードメタル層を除去する（１１８）。このように、図９（ｈ）に示すように、銅ピラーバンプ１４の下のシードメタル層３８の一部のみが残る。次いで、方法１００は、半導体ウェーハ６５にはんだリフロー処理を行って、銅ピラーバンプ１４の形成を完了する（１２０）。より具体的には、図９（ｉ）に示すように、はんだリフロー処理は、はんだキャップ層４６を丸めて銅ピラーバンプ用の丸形はんだキャップを形成する。
【００３０】
半導体実装方法１００の結果として、図１０（ｂ）に示すように、銅ピラーバンプが半導体ウェーハ６５上に形成され、ウェーハのごく一部のみが有機絶縁材料によって覆われる。特に、有機絶縁層５５はパターニングされて、ボンドパッドとパッシベーション層との界面を封止する。有機絶縁層５５は、ボンドパッドに適合する円形または正方形もしくは長方形の形状を有するようにパターニングすることができる。このように形成された有機絶縁層５５は、ボンドパッドとパッシベーション層との界面領域が、銅ピラーバンプフリップチップボンディング処理の応力からの保護を必要とし、有機絶縁層による保護から利益を得ることができる領域であるので、半導体ウェーハ６５に必要な保護をもたらす。半導体ウェーハの他の領域は、パッシベーション層によって覆われており、有機絶縁層５５の保護を必要としない。本発明の半導体実装方法は、有機絶縁層の応力によるダイの反りの問題を回避しながら、信頼性を犠牲にすることなく銅ピラーバンプフリップチップ技術の使用を可能にする。
【００３１】
上述の実施形態では、本発明の半導体実装方法が適用されて、半導体ウェーハのボンドパッド上に位置する銅ピラーバンプを形成する。他の実施形態では、本発明の半導体実装方法は、再配線層を用いて銅ピラーバンプ処理に適用して銅ピラーバンプを半導体ウェーハのボンドパッドから離して形成することができる。銅ピラーバンプが再配線層上に形成される場合、従来の処理は、図５に記載するように、２つのポリイミド層を使用する。本発明の実施形態によれば、半導体実装方法は、再配線層を用いる銅ピラーバンプ処理に適用され、ここで、１つまたは複数の有機絶縁層が、有機絶縁層の大きな連続領域が形成されないようにパターニングされる。いくつかの実施形態では、最上部の有機絶縁層は完全に除去される。
【００３２】
図１１は、図１１（ａ）および１１（ｂ）を含み、再配線層を用いた銅ピラーバンプの断面図および本発明の一実施形態において半導体実装方法を用いて形成された集積回路ダイの上面図である。図１３は、本発明の実施形態において再配線層を用いて銅ピラーバンプを形成するための半導体実装方法を示すフローチャートである。図１１および図１３を参照すると、本発明の半導体実装方法２００は、半導体ウェーハ８５がフロントエンドウェーハ製造処理を完了することから始める（２０２）。フロントエンドウェーハ製造処理後、半導体ウェーハ８５が形成され、能動回路が形成された半導体基板３０上にパッシベーション層３４が形成される。図１１は、ボンドパッド３２が半導体基板３０上に形成された半導体ウェーハ８５の一部のみを示している。半導体基板３０は、露出したボンドパッド３２を除いて全体がパッシベーション層３４によって覆われている。ボンドパッド３２は、典型的にはアルミニウムボンドパッドまたは銅ボンドパッドである。
【００３３】
半導体実装方法２００は、半導体ウェーハ８５に有機絶縁材料を被覆して第１の有機絶縁層７５を形成することによりバックエンド処理を開始する（２０４）。有機絶縁材料は、ポリイミド（ＰＩ）またはポリベンゾオキサゾール（ＰＢＯ）または他の適切な薄膜ポリマー材料であり得る。次いで、マスクを使用してフォトレジストをパターニングするなどして第１の有機絶縁層７５をパターニングして、ボンドパッド３２とパッシベーション層３４との間の界面の周囲の領域およびバンプパッドを形成する領域を除いて、全ての場所で第１の有機絶縁層７５を除去する（２０６）。第１の有機絶縁層７５はパターニングされて、ボンドパッドとパッシベーション層との界面を封止し、形成される銅ピラーバンプ用のバンプパッドとしてバッファ層を形成する。第１の有機絶縁層７５をさらにパターニングして、形成される再配線層の経路に沿って有機材料のアイランドを形成する。有機材料のアイランドは、約１ｍｍから５ｍｍのサイズを有し得る。より具体的には、有機絶縁層７５は、形成される銅ピラーバンプ用の応力緩和層として作用する領域に残る。図１１（ｂ）に示すように、ボンドパッド３２が露出し、パッシベーション層３４の残りの部分も露出する。
【００３４】
次いで、第１のシードメタル層３８ａが半導体ウェーハ８５上に堆積される（２０８）。いくつかの例では、第１のシードメタル層３８ａは、図８を参照して上述したのと同じ方法で、金属層のスパッタリングによって形成される。次いで、第１のシードメタル層３８ａの上の半導体ウェーハ８５上に再配線層３９が形成される（２１０）。いくつかの例では、半導体ウェーハ８５はフォトレジストを使用してパターニングされて、再配線層のランナーまたはトレーサが形成される領域を画定する。次いで、めっき処理を使用して、第１のシードメタル層３８ａ上に再配線メタライゼーションを形成する。このとき、第１のシードメタル層３８ａをエッチングして、再配線層３９の下を除く全ての場所で第１のシードメタル層を除去する。いくつかの例では、第１のシードメタル層３８ａは、０．１５μｍから０．５μｍの厚さを有する。一方、再配線層は５〜１０μｍの厚さを有する。
【００３５】
方法２００は、半導体ウェーハ８５上に第２の有機絶縁層８０を形成することを続けてもよい（２１２）。第２の有機絶縁層８０は、第１の有機絶縁層（２１４）と同様にしてパターニングされる。図１１に示す例では、第２の有機絶縁層８０がボンドパッドを覆って形成され、再配線層３９を露出し、その上に銅ピラーバンプが形成されるバンプパッドを画定する。さらに、第２の有機絶縁層８０をパターニングして、形成された再配線層の経路に沿って有機絶縁材料のアイランドを形成する。図１１に示すように、第２の有機絶縁層のアイランドは、第１の有機絶縁層のアイランドからオフセットされてもよい。
【００３６】
本発明の実施形態によれば、第１および第２の有機絶縁層は、銅ピラーバンプ処理からの応力緩和のために十分な領域の有機絶縁材料が設けられるようにパターニングされ、有機絶縁材料の大きな連続領域が形成されず、半導体ウェーハに応力を誘起する。図１１の半導体ウェーハ８５上に形成された有機絶縁層７５および８０のパターン、サイズおよび形状は例示的なものにすぎず、限定的なものではない。他の形状、サイズおよびパターンの有機絶縁層を使用して、ウェーハにさらなる応力を誘発することなく所望の応力緩和を達成し得る。
【００３７】
方法２００は、半導体ウェーハ８５上に第２のシードメタル層３８ｂを堆積することを続ける（２１６）。方法２００は、次いで、シードメタル層３８ｂ上かつバンプパッド上方に銅ピラーバンプを形成する（２１８）。一例では、銅ピラーバンプは、図８（ａ）に示し上述した方法を使用して形成することができる。銅ピラーバンプ１４が形成された後、方法２００はシードメタル層３８ｂのエッチングを続けて、全ての露出したシードメタル層３８ｂを除去する（２２０）。このように、図１１（ａ）に示すように、銅ピラーバンプ１４の下のシードメタル層３８ｂの一部のみが残る。次いで、方法２００は、半導体ウェーハ８５にはんだリフロー処理を行って、銅ピラーバンプ１４の形成を完了する（２２２）。より具体的には、はんだリフロー処理は、はんだキャップ層を丸めて銅ピラーバンプ用の丸形はんだキャップを形成する。
【００３８】
本発明の他の実施形態では、図１２に示すように、第２の有機絶縁層が完全に省略された再配線層を用いて半導体パッケージ方法を適用して銅ピラーバンプを形成する。図１２は、図１２（ａ）および図１２（ｂ）を含み、再配線層を用いた銅ピラーバンプの断面図および本発明の他の実施形態において半導体実装方法を用いて形成された集積回路ダイの上面図である。図１４は、本発明の実施形態において再配線層を用いて銅ピラーバンプを形成するための半導体実装方法を示すフローチャートである。図１２および図１４を参照すると、本発明の半導体実装方法２５０は、半導体ウェーハ９５がフロントエンドウェーハ製造処理を完了することから開始する（２５２）。フロントエンドウェーハ製造処理後、半導体ウェーハ９５が形成され、能動回路が形成された半導体基板３０上にパッシベーション層３４が形成される。図１２は、ボンドパッド３２が半導体基板３０上に形成されている半導体ウェーハ９５の一部のみを示す。半導体基板３０は、露出したボンドパッド３２を除いて全体がパッシベーション層３４によって覆われている。ボンドパッド３２は、典型的にはアルミニウムボンドパッドまたは銅ボンドパッドである。
【００３９】
半導体実装方法２５０は、半導体ウェーハ９５を有機絶縁材料で被覆して第１の有機絶縁層７５を形成することによってバックエンド処理を開始する（２５４）。有機絶縁材料は、ポリイミド（ＰＩ）またはポリベンゾオキサゾール（ＰＢＯ）または他の適切な薄膜ポリマー材料であり得る。次いで、マスクを使用してフォトレジストをパターニングするなどして第１の有機絶縁層７５をパターニングして、ボンドパッド３２とパッシベーション層３４との間の界面の周囲の領域およびバンプパッドを形成する領域を除いて全ての場所で第１の有機絶縁層７５を除去する（２５６）。第１の有機絶縁層７５をさらにパターニングして、形成される再配線層の経路に沿って有機材料のアイランドを形成する。一実施形態では、第１の有機絶縁層７５は、図１３を参照して上述したのと同じ方法でパターニングされる。
【００４０】
次いで、スパッタリングなどによって、第１のシードメタル層３８ａが半導体ウェーハ９５上に堆積される（２５８）。次いで、第１のシードメタル層３８ａの上の半導体ウェーハ９５上に再配線層３９が形成される（２６０）。いくつかの例では、半導体ウェーハ９５はフォトレジストを使用してパターニングされて、再配線層のランナーまたはトレーサが形成される領域を画定する。次いで、めっき処理を使用して、第１のシードメタル層３８ａ上に再配線メタライゼーションを形成する。このとき、第１のシードメタル層３８ａをエッチングして、再配線層３９の下を除く全ての場所で第１のシードメタル層を除去する。
【００４１】
次いで、方法２５０は、有機絶縁層をこれ以上使用せずに、半導体ウェーハ９５上に第２のシードメタル層３８ｂを堆積させることを続ける（２６２）。方法２５０は、次いで、シードメタル層３８ｂ上かつバンプパッド上方に銅ピラーバンプを形成する（２６４）。一例では、銅ピラーバンプは、図８（ａ）に示し上述した方法を使用して形成することができる。銅ピラーバンプ１４が形成された後、方法２５０は、シードメタル層３８ｂのエッチングを続けて、全ての露出したシードメタル層３８ｂを除去する（２６６）。このように、図１２（ａ）に示すように、銅ピラーバンプ１４の下のシードメタル層３８ｂの一部のみが残る。次いで、方法２５０は、半導体ウェーハ９５にはんだリフロー処理を行って、銅ピラーバンプ１４の形成を完了する（２６８）。より具体的には、はんだリフロー処理は、はんだキャップ層を丸めて銅ピラーバンプ用の丸形はんだキャップを形成する。
【００４２】
図１２に示す実施形態では、銅ピラーバンプ１４は、第２の有機絶縁層を使用せずに再配線層３９上に形成される。この実装段階では再配線層３９が半導体ウェーハ内で露出しているが、その後の実装処理は、エポキシ材料を使用するなどして集積回路ダイを封入し、それによって再配線層を封止および保護する。
【００４３】
上記の実施形態は、理解を明確にする目的で、ある程度詳細に説明されているが、本発明は提供された詳細に限定されない。本発明を実施する多くの代替方法がある。開示した実施形態は例示的であり限定的ではない。
【図１】
2019535135.tif 000003
【図２】
2019535135.tif 000004
【図３】
2019535135.tif 000005
【図４】
2019535135.tif 000006
【図５】
2019535135.tif 000007
【図６】
2019535135.tif 000008
【図７】
2019535135.tif 000009
【図８】
2019535135.tif 000010
【図８（ａ）】
2019535135.tif 000011
【図９】
2019535135.tif 000012
【図１０（ａ）】
2019535135.tif 000013
【図１０（ｂ）】
2019535135.tif 000014
【図１１（ａ）】
2019535135.tif 000015
【図１１（ｂ）】
2019535135.tif 000016
【図１２（ａ）】
2019535135.tif 000017
【図１２（ｂ）】
2019535135.tif 000018
【図１３】
2019535135.tif 000019
【図１４】
2019535135.tif 000020
【国際調査報告】
2019535135.tif 000021
2019535135.tif 000022
2019535135.tif 000023