(57)【要約】本開示は、アナログビームフォーマ多重ビーム給電（ＭＢＦ）を対象とする。アナログビームフォーマＭＢＦは、ＲＦ信号を受信し、符号化されたアナログ信号を生成する複数のエンコーダ要素を有する。ＲＦ信号は、ＣＤＭＡコードを用いて符号化され得る。アナログビームフォーマＭＢＦは、複数のエンコーダ要素から受信される符号化されたアナログ信号を結合する結合器と、その結合された符号化されたアナログ信号を受信し、複数の符号化されたアナログ出力を生成する分配器とを更に有する。アナログビームフォーマＭＢＦは、複数の符号化されたアナログ出力を受け、復号されたアナログ信号を生成する複数のデコーダ要素を更に有する。いくつかの実施形態で、ＲＦ信号はＣＤＭＡコードを用いて復号され得る。アナログビームフォーマＭＢＦは、復号されたアナログ信号に対応するビーム出力を生成するよう構成される複数のビームフォーマ要素を更に有する。
2019512926.tif 000002
【特許請求の範囲】
【請求項１】
ＲＦ信号を受信し、符号化されたアナログ信号を生成する複数のエンコーダ要素と、
前記複数のエンコーダ要素から受信された前記符号化されたアナログ信号を結合する結合器と、
前記結合された符号化されたアナログ信号を受信し、複数の符号化されたアナログ出力を生成する分配器と、
前記複数の符号化されたアナログ出力を受け、復号されたアナログ信号を生成する複数のデコーダ要素と、
前記復号されたアナログ信号に対応するビーム出力を生成するよう構成される複数のビームフォーマ要素と
を有するアナログビームフォーマシステム。
【請求項２】
前記複数のエンコーダ要素へ結合される複数のアンテナ要素を更に有し、
前記複数のアンテナ要素は、前記ＲＦ信号を受信するよう構成され、
前記複数のアンテナ要素のうちの所定数がアクティブである、
請求項１に記載のアナログビームフォーマシステム。
【請求項３】
前記所定数のアクティブなアンテナ要素は、ビームフォーマ要素の数及びビーム出力の数に対応する、
請求項２に記載のアナログビームフォーマシステム。
【請求項４】
前記複数のエンコーダ要素の総数は、ビームフォーマ要素の数及びビーム出力の数に対応する、
請求項１に記載のアナログビームフォーマシステム。
【請求項５】
前記エンコーダ要素の夫々は、バイフェーズ符号器である、
請求項１に記載のアナログビームフォーマシステム。
【請求項６】
前記エンコーダ要素の夫々は、集積回路へ結合されるミキサを有し、
前記ミキサは、少なくとも１つのＲＦ信号を受信する第１入力部と、前記集積回路から符号分割多重アクセス（ＣＤＭＡ）コードを受信する第２入力部とを具備する、
請求項１に記載のアナログビームフォーマシステム。
【請求項７】
前記集積回路は、直交ＣＤＭＡコードを生成し、
前記ＲＦ信号は、前記直交ＣＤＭＡコードに基づき符号化される、
請求項６に記載のアナログビームフォーマシステム。
【請求項８】
前記結合器と前記分配器との間に配置されるダウンコンバータモジュールを更に有し、
前記ダウンコンバータモジュールは、前記結合器から前記結合された符号化されたアナログ信号を受信し、該結合された符号化されたアナログ信号を中間周波数（ＩＦ）信号に変換するよう構成される、
請求項１に記載のアナログビームフォーマシステム。
【請求項９】
前記分配器は、前記ダウンコンバータモジュールから前記ＩＦ信号を受信し、該ＩＦ信号に基づき前記符号化されたアナログ出力を生成するよう構成される、
請求項８に記載のアナログビームフォーマシステム。
【請求項１０】
前記デコーダ要素の夫々は、アナログ離散時間アナログ処理符号器を有する、
請求項１に記載のアナログビームフォーマシステム。
【請求項１１】
前記デコーダ要素の夫々は、集積回路へ結合されるミキサを有し、
前記ミキサは、少なくとも１つの符号化されたアナログ信号を受信する第１入力部と、前記集積回路から符号分割多重アクセス（ＣＤＭＡ）コードを受信する第２入力部とを具備する、
請求項１に記載のアナログビームフォーマシステム。
【請求項１２】
前記ミキサの出力部へ結合されるサンプルホールド回路と、
前記サンプルホールド回路へ結合される加重和モジュールと
を更に有する、
請求項１１に記載のアナログビームフォーマシステム。
【請求項１３】
前記複数のデコーダ要素と前記複数のビームフォーマ要素との間に配置される重み付け回路を更に有し、
前記重み付け回路は、前記複数のビームフォーマ要素における加算の前に前記復号されたアナログ信号のための可変な重みを供給する、
請求項１に記載のアナログビームフォーマシステム。
【請求項１４】
複数のビーム給電を生成する方法であって、
複数のアンテナ要素を通じて複数のＲＦ信号を受信し、前記複数のアンテナ要素のうちの所定数はアクティブであり、
符号化されたアナログ信号を生成するよう前記ＲＦ信号を符号化し、
前記符号化されたアナログ信号を結合し、
前記結合された符号化されたアナログ信号を複数の符号化されたアナログ出力に分け、該符号化されたアナログ出力の数はアクティブなアンテナ要素の数に対応し、
復号されたアナログ信号を生成するよう前記符号化されたアナログ出力を復号し、前記復号されたアナログ信号の数はアクティブなアンテナ要素の数に対応し、
前記復号されたアナログ信号に対応するビーム出力を生成する
ことを有する方法。
【請求項１５】
前記受信されたＲＦ信号に対してバイフェーズ変調を実行することを更に有する、
請求項１４に記載の方法。
【請求項１６】
符号分割多重アクセス（ＣＤＭＡ）コードを用いて前記ＲＦ信号を変調することを更に有する、
請求項１４に記載の方法。
【請求項１７】
直交符号分割多重アクセス（ＣＤＭＡ）コードを用いて前記ＲＦ信号を符号化することを更に有する、
請求項１４に記載の方法。
【請求項１８】
前記結合された符号化されたアナログ信号を中間周波数（ＩＦ）信号に変換することを更に有する、
請求項１４に記載の方法。
【請求項１９】
前記ＩＦ信号を受信し、該ＩＦ信号に基づき前記符号化されたアナログ出力を生成することを更に有する、
請求項１８に記載の方法。
【請求項２０】
前記符号化されたアナログ出力に対してアナログ離散時間アナログ処理を実行することを更に有する、
請求項１４に記載の方法。
【請求項２１】
符号分割多重アクセス（ＣＤＭＡ）コードを用いて前記符号化されたアナログ出力を復調することを更に有する、
請求項１４に記載の方法。
【請求項２２】
前記復号されたアナログ信号に対してサンプルホールド技術を実行することを更に有する、
請求項１４に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
当該技術で知られているように、多重ビームアンテナ（Multiple  Beam  Antenna(s)）（ＭＢＡ）と呼ばれるマイクロ波アンテナの分類が存在する。受信ＭＢＡは、比較的に少ない要素数の多重ビーム給電（Multiple  Beam  Feed(s)）（ＭＢＦ）により大きなアンテナ開口を設けて、複数のビーム出力を電子ステアリングにより供給するよう、反射器及びレンズを使用する。ＭＢＦは、この電子ステアリングを、全アンテナ開口をカバーしない複数の放射要素と複数のビームとの間の相互接続を電子的に変えることによって生じさせる。ＭＢＡ  ＭＢＦは、全アンテナ開口をカバーする要素を具備する同等の開口の直接放射型電子式操舵アンテナ（Electronically  Steered  Antenna(s)）（ＥＳＡ）よりも要素数がずっと少ない。
【０００２】
ＭＢＦには２タイプあり、第１のタイプはアナログビームフォーマであり、第２のタイプはデジタルビームフォーマである。第１のタイプに関して、アナログビームフォーマを具備するＭＢＦの回路は、非常に複雑でありうる。アナログＭＢＦは、複素マイクロ波スイッチマトリクス（Microwave  Switch  Matrix）（ＭＳＭ）アプローチ又は複素フェーズドアレイ給電（Phased  Array  Feed）（ＰＡＦ）アプローチのいずれかを使用して、要素とビームとの間の相互接続を電子的に変化させることができる。例えば、１２７０個のアンテナ要素を具備するシステムでは、ＭＳＭアプローチは１００，０００〜２００，０００個のマイクロ波スイッチ、８０個のマイクロ波電力加算器（例えば、１２７０：１の電力加算器）、１，２７０個のマイクロ波電力分配器（例えば、１：８０の電力分配器）、及び複素マイクロ波相互接続トポロジを使用してよい。ＰＡＦアプローチは、５，０８０個のフェーザ及び減衰器、並びに４つの要素加算マニホールド（例えば、１２７０：１の加算マニホールド）を使用してよい。このように、ＭＳＭアプローチ及びＰＡＦアプローチの両方ともが、大きいアナログ部品点数及び複雑なトポロジを必要とし、斯様なＭＢＦのサイズ、重さ、ＤＣ電力、及びコストを増大させる。
【発明の概要】
【０００３】
本開示は、アナログビームフォーマ多重ビーム給電（Multiple  Beam  Feed）（ＭＢＦ）のコンポーネント複雑性を低減するアナログ符号分割多重アクセス（Code  Division  Multiple  Access）（ＣＤＭＡ）技術を対象とする。斯様なＭＢＦは、アナログビームフォーマシステムのコンポーネント複雑性を低減するよう、関連する低雑音増幅器（Low  Noise  Amplifiers）（ＬＮＡ）及びアナログＣＤＭＡ変調器を伴った入力要素と、ビームルーティングマニホールドへの受動素子、出力ビームアナログＣＤＭＡ復調器、並びに加算マニホールドを含むことができる。ＣＤＭＡ変調器（符号器）及びＣＤＭＡ復調器（復号器）は、要素とビームとの間の相互接続を能動的に変化させるための更に多くの複素マイクロ波スイッチマトリクス（ＭＳＭ）又は複素フェーズドアレイ給電（ＰＡＦ）の必要性を排除する。然るに、この特定の配置によれば、回路構成を削減され、よって複雑性が軽減されたアナログＭＢＦが提供される。
【０００４】
いくつかの実施形態において、アナログビームフォーマシステムは、関連する低雑音増幅器（ＬＮＡ）及びＣＤＭＡ符号器を具備する複数のアンテナ要素を含んでよい。しかし、要素ＬＮＡ及び符号器の一部しか、出力ビームフォーミングで実際に使用される低減された数の要素に適応するようどの時点でもアクティブでない。
【０００５】
本明細書で記載されるアナログＣＤＭＡ技術を用いて設計されたアナログビームフォーマシステムの一実施形態では、次のアナログビームフォーマシステムが提供され得る。アナログビームフォーマシステムは、関連するＲＦチェーン増幅器及びＣＤＭＡ符号器を含む全部でＮ個のアンテナ要素と、Ｂ個の所望の、電気的に操舵及び成形されたビームと、各ビームを形成する際に使用されるＤ個のアナログ要素と有してよい。アクティブにされたＢＤ個のアンテナ要素、増幅器及び符号器によれば、残りのアンテナ要素アセンブリは非アクティブであってよい。いくつかの実施形態において、アンテナ要素ＲＦ信号のＣＤＭＡ符号化は、直交ＣＤＭＡコードを生成するデジタル集積回路（例えば、制御特定用途向け集積回路（Application  Specific  Integrated  Circuit）（ＡＳＩＣ）又はフィールドプログラマブルゲートアレイ（Field  Programmable  Gate  Array）（ＦＰＧＡ））によって駆動されるバイフェーズ変調器として（アンテナＲＦで）動作するミキサを含んでよい。いくつかの実施形態において、コードチップ長はＬであってよい。Ｌは、ＢＤ個全てのアクティブな要素を直交符号化するために（ｌｏｇ２（ＢＤ＋１））以上の最小の正整数である。このコードのチップレート（Ｒｃ）は、アンテナ信号のアナログ帯域幅の２Ｌ倍であってよく、このアナログ信号を復号するためのナイキスト基準を満足することができる。いくつかの実施形態において、積算されたＲＦ信号は、その積算されたＲＦ信号を中間周波数（Intermediate  Frequency）（ＩＦ）に変換するダウンコンバータへ供給され得る。他の実施形態では、積算されたＲＦ信号は中間周波数（ＩＦ）に変換されなくてよく、代わりに、積算されたＲＦ信号は分配器へ直接供給されてよい。実施形態において、積算されたアナログ信号（例えば、積算されたＩＦ信号、積算されたＲＦ信号）は、ＢＤ個の出力に分けられ得る。それらの出力の夫々は、個々のＢＤ個の要素信号を回復するよう、ミキサ復調器及び離散時間アナログ処理（Discrete  Time  Analog  Processing）（ＤＴＡＰ）フィルタを用いてアナログ復号され得る。最後に、復号されたアナログ信号は、Ｂ個のビーム出力を生成するよう、Ｄ要素数のアナログビームフォーマへ送られ得る。
【０００６】
よって、上記のＭＳＭアプローチに関して、次の要素が、本明細書で記載されるアナログＣＤＭＡ技術を用いて除かれ得る：１００，０００〜２００，０００個のマイクロ波スイッチ、８０個のマイクロ波電力加算器（例えば、１２７０：１の電力加算器）、１，２７０個のマイクロ波電力分配器（例えば、１：８０の電力分配器）、及び複素マイクロ波相互接続トポロジ。上記のＰＡＦアプローチに関して、次の要素が、本明細書で記載されるアナログＣＤＭＡ技術を用いて除かれ得る：５，０８０個のフェーザ及び減衰器、並びに４つの要素加算マニホールド（例えば、１２７０：１の加算マニホールド）。
【０００７】
本明細書で記載されるシステム及び方法は、次の特徴のうちの１つ以上を独立して又は他の特徴と組み合わせて含んでよい。
【０００８】
１つの態様において、本開示は、アナログビームフォーマシステムを対象とする。アナログビームフォーマシステムは、ＲＦ信号を受信し、符号化されたアナログ信号を生成する複数のエンコーダ要素を含む。ＲＦ信号は、ゴールド（Gold）コード、ウォルシュ・アダマール（Walsh-Hadamard）コード、又は他の同様のコードのような疑似ランダムコードのような符号分割多重アクセス（ＣＤＭＡ）コードを用いて符号化され得る。アナログビームフォーマシステムは、複数のエンコーダ要素から受信される符号化されたアナログ信号を結合する結合器と、その結合された符号化されたアナログ信号を受信し、複数の符号化されたアナログ出力を生成する分配器とを更に含む。アナログビームフォーマシステムは、複数の符号化されたアナログ出力を受け、復号されたアナログ信号を生成する複数のデコーダ要素を含む。ＲＦ信号はＣＤＭＡコードを用いて復号され得る。アナログビームフォーマシステムは、復号されたアナログ信号に対応するビーム出力を生成するよう構成される複数のビームフォーマ要素を含む。
【０００９】
いくつかの実施形態において、システムは、複数のエンコーダ要素へ結合される複数のアンテナ要素を含んでよい。複数のアンテナ要素は、ＲＦ信号を受信するよう構成され得、複数のアンテナ要素のうちの所定数がアクティブであることができる。アクティブなアンテナ要素の所定数は、ビームフォーマ要素の数及びビーム出力の数に対応してよい。いくつかの実施形態では、複数のエンコーダ要素の総数がビームフォーマ要素の数及びビーム出力の数に対応する。
【００１０】
いくつかの実施形態において、エンコーダ要素の夫々はバイフェーズ符号器であってよい。エンコーダ要素の夫々は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、又は他の同様のデジタル回路デバイスへ結合されたミキサを含んでよい。ミキサは、少なくとも１つのＲＦ信号を受信する第１入力部と、ＡＳＩＣからＣＤＭＡコードを受信する第２入力部とを具備することができる。いくつかの実施形態において、ミキサは、１８０°ハイブリッドカプラへ結合される低雑音増幅器を含むことができる。ＡＳＩＣは直交ＣＤＭＡコードを生成してよい。
【００１１】
いくつかの実施形態において、システムは、結合器と分配器との間に配置されたダウンコンバータモジュールを含んでよい。ダウンコンバータモジュールは、結合された符号化されたアナログ信号を結合器から受信し、結合された符号化されたアナログ信号をＩＦ信号に変換するよう構成され得る。いくつかの実施形態において、分配器は、ダウンコンバータモジュールからＩＦ信号を受信し、符号化されたアナログ出力をＩＦ信号に基づき生成するよう構成され得る。
【００１２】
いくつかの実施形態において、デコーダ要素の夫々はアナログＤＴＡＰ符号器であってよい。デコーダ要素の夫々は、ＡＳＩＣへ結合されたミキサを含んでよい。ミキサは、少なくとも１つの符号化されたアナログ信号を受信する第１入力部と、ＡＳＩＣへ結合からＣＤＭＡコードを受信する第２入力部とを具備することができる。実施形態において、復号されたアナログ信号の数は、ビームフォーマ要素の数及びビーム出力の数に対応してよい。
【００１３】
いくつかの実施形態において、システムは、ミキサの出力部へ結合されたサンプルホールドモジュールと、サンプルホールドモジュールへ結合された加重和モジュールとを含んでよい。実施形態において、システムは、複数のデコーダ要素と複数のビームフォーマ要素との間に配置された位相シフタ回路を含んでよい。
【００１４】
他の態様において、本開示は、複数のビーム給電のための方法を対象とする。方法は、複数のアンテナ要素を通じて複数のＲＦ信号を受信することを含んでよい。いくつかの実施形態において、複数のアンテナ要素のうちの所定数がアクティブであることができ、複数のアンテナ要素のうちの所定数が非アクティブであることができる。方法は、符号化されたアナログ信号を生成するようＣＤＭＡコードを用いてＲＦ信号を符号化することと、符号化されたアナログ信号を結合することと、結合された符号化されたアナログ信号を多数の符号化されたアナログ出力に分けることとを含んでよい。符号化されたアナログ出力の数は、アクティブなアンテナ要素の数に対応してよい。方法は、復号されたアナログ信号を生成するよう、ＣＤＭＡコードを用いて、符号化されたアナログ出力を復号することと、復号されたアナログ信号に対応するビーム出力を生成することとを更に含んでよい。
【００１５】
いくつかの実施形態において、方法は、受信されたＲＦ信号に対してバイフェーズ変調を実行することを含んでよい。ＲＦ信号は、ＣＤＭＡコードを用いて変調されてよい。いくつかの実施形態において、ＲＦ信号は、直交ＣＤＭＡコードを用いて符号化されてよい。
【００１６】
実施形態において、方法は、結合された符号化されたアナログ信号をＩＦ信号に変換することを含んでよい。ＩＦ信号は、分配器要素によって受信されてよく、分配器要素は、符号化されたアナログ出力をＩＦ信号に基づき生成するよう構成され得る。
【００１７】
いくつかの実施形態において、方法は、符号化されたアナログ出力に対してアナログ離散時間アナログ処理を実行することを含んでよい。符号化されたアナログ出力は、ＣＤＭＡコードを用いて復調されてよい。いくつかの実施形態において、方法は、復号されたアナログ信号に対してサンプルホールド技術を実行することを含んでよい。
【００１８】
当然に、本明細書で記載される異なる実施形態の要素は、先に具体的に説明されなかった他の実施形態を形成するよう組み合わされてよい。１つの実施形態に関連して記載されている様々な要素はまた、別々に又は適切に組み合わせて提供されてよい。本明細書で具体的に記載されていない他の実施形態も、続く特許請求の範囲の適用範囲内にある。
【図面の簡単な説明】
【００１９】
上記の特徴は、図面の次の説明からより完全に理解され得る。
【図１】アナログビームフォーマ多重ビーム給電のブロック図である。
【図２】図１のアナログビームフォーマ多重ビーム給電のエンコーダ要素の実例となる実施形態のブロック図である。
【図２Ａ】図１のアナログビームフォーマ多重ビーム給電のエンコーダ部分の実例となる実施形態の回路図である。
【図３】図１のアナログビームフォーマ多重ビーム給電のデコーダ要素の実例となる実施形態のブロック図である。
【図４】アナログビームフォーマによりビーム出力を生成する方法のフロー図である。
【発明を実施するための形態】
【００２０】
これより図１を参照すると、スイッチレスのアナログビームフォーマ多重ビーム給電（ＭＢＦ）２の受信実装は、複数（ｎ）個の低雑音増幅器（ＬＮＡ）１４ａ〜１４ｎの各入力部へ結合された出力部を夫々が具備している複数のアンテナ要素１０ａ〜１０ｎを含む。各ＬＮＡの出力部は、スイッチレスアナログビームフォーマ回路１６のｍ個の入力部の夫々へ結合されている。スイッチレスアナログビームフォーマ回路１６は、各ビームフォーマ入力部にある複数のエンコーダ要素１８ａ〜１８ｎと、ｎ対１のＲＦ結合器２２と、任意の、単一のＲＦ−ＩＦダウンコンバータ２６と、１対ｔの分配器３２と、複数のデコーダ要素３６ａ〜３６ｔと、複数の重み付け回路４０ａ〜４０ｔと、複数のビームフォーマ４４ａ〜４４ｚとを含む。
【００２１】
図１の実例となる実施形態では、夫々のＬＮＡアンテナ要素１４ａ〜１４ｎは、エンコーダ要素１８ａ〜１８ｎの各々１つへ結合されている。夫々のエンコーダ要素１８ａ〜１８ｎの出力部は、結合器２２の入力部へ結合されている。結合器２２の出力部は、任意のダウンコンバータモジュール２６の入力部へ結合されている。ダウンコンバータモジュール２６の出力部は、分配器３２の入力部へ結合されている。ダウンコンバータ２６を含まない実施形態では、結合器２２は分配器３２へ直接結合され得る。
【００２２】
分配器３２は複数の出力部３４ａ〜３４ｔを具備してよい。出力部３４ａ〜３４ｔの夫々は、複数のデコーダ要素３６ａ〜３６ｔの１つの入力部へ結合され得る。図１の実例となる実施形態では、分配器３２の各出力部３４ａ〜３４ｔは、デコーダ要素３６ａ〜３６ｔの各々１つへ結合されている。夫々のデコーダ要素３６ａ〜３６ｔの出力部は、複数の重み付け回路４０ａ〜４０ｔのうちの１つの重み付け回路の１つの入力部へ結合されている。
【００２３】
実施形態において、夫々の重み付け回路４０ａ〜４０ｔの出力部は、複数のビームフォーマ４４ａ〜４４ｚのうちの１つのビームフォーマの１つの入力部へ結合されている。図１の実例となる実施形態では、複数の重み付け回路４０ａ〜４０ｔのうちの２つの重み付け回路の出力部が、ｚ＝ｔ／２であるように、ビームフォーマ４４ａ〜４４ｚのうちの１つのビームフォーマの２つの入力部へ結合されている。なお、当然に、他の実施形態では、ｙ個の重み付け回路４０が、ｚ＝ｔ／ｙであるように、夫々のビームフォーマ４４へ接続されてよい。ビームフォーマ４４ａ〜４４ｚの夫々は、１つのビーム出力４８ａ〜４８ｚを有してよい。
【００２４】
当然に、上記の要素を説明する際に、複数のアンテナ要素１０ａ〜１０ｎは、概してアンテナ要素１０と本明細書で呼ばれてよく、複数のＬＮＡ１４ａ〜１４ｎは、概してＬＮＡ１４と本明細書で呼ばれてよく、複数のエンコーダ要素１８ａ〜１８ｎは、概してエンコーダ要素１８と本明細書で呼ばれてよく、複数のデコーダ要素３６ａ〜３６ｔは、概してデコーダ要素３６と本明細書で呼ばれてよく、複数の重み付け回路４０ａ〜４０ｔは、概して重み付け回路４０と本明細書で呼ばれてよく、複数のビームフォーマ４４ａ〜４４ｚは、概してビームフォーマ４４と本明細書で呼ばれてよく、複数のビーム出力４８ａ〜４８ｚは、概してビーム出力４８と本明細書で呼ばれてよい。
【００２５】
アナログＭＢＦ２は複数のＲＦチェーンを含むことができる。各ＲＦチェーンは、アンテナ要素１０からビームフォーマ回路４４の出力４８までの信号経路に対応する（例えば、各ＲＦチェーンは、１つのアンテナ要素１０、１つのＬＮＡ１４、１つのエンコーダ要素１８、結合器モジュール２２の一部、分配器３２の一部、少なくとも１つのデコーダ要素３６、少なくとも１つの重み付け回路４０、及び少なくとも１つのビームフォーマ４４を含む。）。相互接続を電子的に変える斯様なＲＦチェーンのルーティングは、相互接続を切り替えることによるのではなく、所望のアンテナ要素１０及びエンコーダ要素１８のＣＤＭＡコードに整合するデコーダ要素３６でのＣＤＭＡコードを選択することによって決定され得る。
【００２６】
いくつかの実施形態において、ＬＮＡ１４及びエンコーダ要素１８のうちの所定数が電源を入れられてよい。例えば、実施形態において、ｎ個の所定数のアンテナ要素１０、ＬＮＡ１４及びエンコーダ要素１８のうちのｔ個しか、ＤＣ電力を節約するために電源を入れられなくてよい。これは、ｔ個の斯様なデバイスしか、ビームフォーマ４４のｚ個のビームを形成することに関与しないからである。
【００２７】
アンテナ要素１０の夫々の出力部は、受信されたＲＦ信号を最低限の信号対雑音劣化により増幅することが可能な１つのＬＮＡ１４又は他の増幅器回路の入力部へ結合されてよい。
【００２８】
ＬＮＡ１４の夫々の出力部は、エンコーダ要素１８の第１入力部へ結合されてよい。エンコーダ要素１８は、ＬＮＡ１４（又はアンテナ要素１０）からＲＦ信号を受信し、ＣＤＭＡ符号化されたアナログ信号出力を生成するよう構成される。各エンコーダ要素１８は、ゴールドコード、ウォルシュ・アダマールコード、又は同様の直交若しくは近直交コードのような疑似ランダムコードを生成するコード生成回路と、ＲＦ信号を符号化するバイフェーズ変調器とを含んでよい。エンコーダ要素１８については、図２乃至２Ａに関して以下で更に詳細に説明される。
【００２９】
エンコーダ要素１８の夫々の出力部は、結合器２２の入力部へ結合されてよい。結合器２２は、全てのエンコーダ要素１８からの入力信号を受動的に足し合わせて単一の出力信号を生成し、それによって、後の相互接続を簡単にする。
【００３０】
いくつかの実施形態において、結合器２２の出力部は、ダウンコンバータモジュール２６の入力部へ結合されてよい。ダウンコンバータモジュール２６は、結合器２２と分配器モジュール３２との間に配置されてよい。ダウンコンバータモジュール２６は、単一のアナログ信号出力（すなわち、結合された符号化されたアナログ信号）を結合器２２から受信し、その単一のアナログ信号出力を中間周波数（ＩＦ）に変換して、後の回路で固定の中間周波数（ＩＦ）によるアンテナのＲＦ帯域チューニングを可能にするよう構成されてよい。
【００３１】
代替的に、いくつかの実施形態において、アナログビームフォーマＭＢＦ２は、ダウンコンバータモジュール２６を含まなくてよく、よって、結合器２２の出力部は、分配器３２の入力部へ結合されてよい。分配器３２は、結合されたＲＦ信号を結合器２２から受信してよい。
【００３２】
分配器３２は、結合された符号化されたアナログ信号（ＩＦ信号又はＲＦ信号のいずれか）を受信し、複数の符号化されたアナログ出力を生成するよう構成され得る。いくつかの実施形態において、分配器３２は、結合されたアナログ信号を複数のアナログ信号に分割する受動分配器回路であってよい。符号化されたアナログ出力は、ＲＦ信号又はＩＦ信号であってよい。
【００３３】
分配器３２は複数の出力部３４を具備してよい。いくつかの実施形態において、生成される符号化されたアナログ出力の数は、アナログビームフォーマＭＢＦ２に含まれるアクティブなアンテナ要素１０の数に対応してよい。例えば、１つの実施形態では、Ｂ個の所望の、電子的に操舵及び成形されたビーム、並びにＤ個のビームフォーマを有するとして、出力部３４の数はＢ×Ｄであってよい。分配器３２の出力部３４の夫々は、次いで、デコーダ要素３６の１つの入力部へ結合されてよい。
【００３４】
デコーダ要素３６は、符号化されたアナログ出力を受け、復号されたアナログ信号を生成するよう構成され得る。いくつかの実施形態において、デコーダ要素３６の夫々は、ＣＤＭＡ復調器及びＣＤＭＡコード発生器（図１にはいずれも図示せず。）へ結合されてよい。斯様な実施形態では、ＣＤＭＡコード発生器は、復号化ＣＤＭＡコードを所望のアンテナ要素１０の符号化ＣＤＭＡコードと照合することによって、入力された結合信号において、所望のアンテナ要素１０の信号を選択し、残りのアンテナ要素１０の信号を拒絶することができる。このようにして、所望のアンテナ要素１０と問題になっているデコーダ要素３６との間の相互接続は、複素ＭＳＭ又はＰＡＦなしで電子的に変えられる。デコーダ要素３６については、図３に関して以下で更に詳細に説明される。
【００３５】
実施形態において、デコーダ要素３６の夫々の出力部は、重み付け回路４０の入力部へ結合されてよい。図１に表されているように、重み付け回路４０の夫々は、複数のデコーダ要素３６と複数のビームフォーマ４４との間に配置され得る。重み付け回路４０は、アナログ位相シフタ回路であってよい。例えば、いくつかの実施形態において、重み付け回路４０は、位相シフタ又は可変遅延及び減衰器回路を含んでよい。重み付け回路４０は、ビームフォーマ４４での加算の前に、入力された復号された信号のための可変な重み付けを供給するよう構成され得る。
【００３６】
重み付け回路４０の夫々の出力部は、少なくとも１つのビームフォーマ４４の入力部へ結合されてよい。いくつかの実施形態において、各ビームフォーマ４４は、１つ以上の重み付け回路４０の出力部へ結合されてよい。例えば、図１に表されているように、各ビームフォーマ４４は、２つの重み付け回路４０の出力部へ結合されている。
【００３７】
実施形態において、各ビームフォーマ４４は少なくとも１つのビーム出力４８を有する。ビーム出力４８は、電子的に操舵及び成形されたビームであることができる。当然に、図１は３つのビームフォーマを表すが、ビームフォーマ４４の数は、アナログビームフォーマＭＢＦ２の特定の用途及び出力４８の所望数に基づき選択されてよい。
【００３８】
当然に、図１の実例となる実施形態では、各アンテナ要素１０は、ＬＮＡ１４の各々１つへ結合され、各ＬＮＡアンテナ要素１４は、エンコーダ要素１８の各々１つへ結合され、分配器３２の各出力部３４は、デコーダ要素３６の各々１つへ結合され、各デコーダ要素３６は、重み付け回路４０の各々１つへ結合され、２つの重み付け回路４０は、ビームフォーマ４４の各々１つへ結合されている。
【００３９】
しかし、当然に、他の実施形態では、これはそうである必要がない。いくつかの実施形態において、ＤＦシステムの１レベルにおける要素の数は、ＤＦシステムの前及び／又は後のレベルにおける要素の数と異なってよい（例えば、異なる要素どうしの間で１：１の比でない。）。ＤＦシステムは、ＤＦシステムの特定の用途に基づき、上記の要素の夫々の様々な組み合わせ（異なる要素どうしの間の比）を有してよい。例えば、複数のアンテナ要素１０が単一のＬＮＡ１４へ結合されてよい。その上、又は代替的に、複数のＬＮＡ１４が単一のエンコーダ要素１８へ結合されてよい。その上、又は代替的に、複数の出力部３４が単一のデコーダ要素３６へ結合されてよい。その上、又は代替的に、複数のデコーダ要素３６が単一の重み付け回路４０へ結合されてよい。その上、又は代替的に、単一の重み付け回路４０が単一のビームフォーマ４４へ結合されてよい。
【００４０】
当然に、図１は受信器システムを表すが、アナログビームフォーマＭＢＦ２のような、明細書で記載されるシステム及び方法は、送信器システムとして使用されてよい。例えば、いくつかの実施形態において、アナログビームフォーマＭＢＦ２は、信号を受信するとともに信号を送信するよう構成されてよい。
【００４１】
これより図２を参照すると、符号器５０はミキサ５２及び集積回路５４を含む。実施形態において、符号器５０は、図１に関して上述されたエンコーダ要素１８と同じか又は実質的に類似し得る。
【００４２】
実施形態において、ミキサ５２は複数の入力部を具備することができる。ミキサ５２は、入力信号を結合し、変調された出力信号を生成するよう構成され得る。例えば、図２に表されているように、ミキサ５２は、第１入力部５１を通じてＲＦ信号を、及び第２入力部５４ａを通じて集積回路５４からの局所発振器（Local  Oscillator）（ＬＯ）信号を受信することができる。ＲＦ信号５１は、図１に関して上述されたアンテナ要素１０又はＬＮＡ１４のような１つ以上のアンテナ要素又はＬＮＡから受信されてよい。ＬＯ信号５４ａは、符号化されたアナログ信号を生成するために使用される符号化された信号であってよい。ミキサ５２は、ＲＦ信号５１及びＬＯ信号５４ａに基づき、変調された出力信号５２ａを生成するよう構成され得る。変調された出力信号５２ａは、符号化されたアナログ信号であってよい。
【００４３】
実施形態において、集積回路５４は、符号化された出力信号５４ａを生成し供給するよう構成された制御特定用途向け集積回路（ＡＳＩＣ）又はマイクロチップであることができる。いくつかの実施形態において、集積回路５４は、ＣＤＭＡコードを生成するよう構成される。いくつかの実施形態において、ＣＤＭＡコードは直交ＣＤＭＡコードであってよい。例えば、１つの実施形態において、ＣＤＭＡコードは、アダマール（Hadamard）行列の複数の行から形成された“アダマール”コード（ウォルシュ・アダマールコード又はより簡単にはウォルシュコードと呼ばれる。）であることができる。集積回路５４は、受信されたＲＦ信号と結合するために、符号化された信号５４ａをミキサ５２へ供給するよう構成され得る。このように、符号器５０は、符号化されたアナログ信号を生成するよう構成され得る。
【００４４】
これより図２Ａを参照すると、符号器６０は、アンテナ要素６２及びＬＮＡ６４へ結合されている。実施形態において、符号器６０、アンテナ要素６２及びＬＮＡ６４は、図１に関して上述されたアナログビームフォーマＭＢＦ２のような、アナログビームフォーマＭＢＦの第１部分又はフロントエンドを形成してよい。
【００４５】
実施形態において、アンテナ要素６２は、ＲＦ信号を受信するよう構成され得る。アンテナ要素６２は、１つ以上の放射体又は導体素子を含むことができる。アンテナ要素６２は、図１に関して上述されたアンテナ要素１０と同じか又は実質的に類似し得る。
【００４６】
アンテナ要素６２の出力部はＬＮＡ６４の入力部へ結合されており、アンテナ要素６２は、ＲＦ信号をＬＮＡ６４へ供給するよう構成され得る。ＬＮＡ６４は、様々なタイプのＬＮＡデバイス又は増幅器デバイスを含んでよい。ＬＮＡ６４は、図１に関して上述されたＬＮＡ１４と同じか又は実質的に類似し得る。いくつかの実施形態において、ＬＮＡ６４は、モノリシックマイクロ波集積回路（Monolithic  Microwave  Integrated  Circuit）（ＭＭＩＣ）ＬＮＡであってよい。
【００４７】
ＬＮＡ６４の出力部は、符号器６０の入力部へ結合されている。実施形態において、ＬＮＡ６４は、ＬＮＡ出力信号６４ａを生成し、そのＬＮＡ出力信号６４ａを符号器６０へ供給するよう構成される。
【００４８】
実施形態において、符号器６０は、ミキサ６６、第１トランジスタ６８ａ、第２トランジスタ６８ｂ、及び集積回路７０を含む。符号器６０は、図１に関して上述されたエンコーダ要素１８ａ〜１８ｎと同じか又は実質的に類似し得る。
【００４９】
ミキサ６６は、様々なタイプの非線形カプラデバイスを含んでよい。いくつかの実施形態において、ミキサ６６は１８０°ハイブリッドカプラを含んでよい。他の実施形態では、ミキサ６６はＭＭＩＣ３ビットフェーザ（phasor）を含んでよい。ミキサ６６は複数の入力部を具備することができる。例えば、図２に表されているように、ミキサ６６への第１入力部はＬＮＡ６４の出力部へ結合され、ミキサ６６の第２入力部は第１トランジスタ６８ａの出力部へ結合され、ミキサ６６の第３入力部は第２トランジスタ６８ｂの出力部へ結合されている。ミキサ６６は、ＬＮＡ６４からＲＦ信号を、及び集積回路７０から第１トランジスタ６８ａ及び第２トランジスタ６８ｂの一方又は両方を通じて局所発振器（ＬＯ）信号を受信することができる。ミキサ６６は、ＲＦ信号及びＬＯ信号に基づき、変調された出力信号を生成するよう構成され得る。いくつかの実施形態において、変調された出力信号は、新しい周波数又は、ミキサ６６へ入力された信号の周波数とは異なる周波数にあることができる。いくつかの実施形態において、ミキサ６６は、バイフェーズ変調された出力６６ａを生成するよう構成され得る。
【００５０】
実施形態において、集積回路７０は、図２に関して上述された集積回路５４と同じか又は実質的に類似し得る。集積回路７０は制御ＡＳＩＣであってよい。集積回路７０は、ＣＤＭＡコードを生成するよう構成され得る。集積回路７０は、符号化された信号７２ａ、７２ｂをミキサ６６へ第１トランジスタ６８ａ及び第２トランジスタ６８ｂの一方又は両方を通じて送るよう構成され得る。実施形態において、第１トランジスタ６８ａ及び第２トランジスタ６８ｂの夫々のゲート端子は、符号化された信号７２ａ、７２ｂを夫々集積回路７０から受けるよう集積回路７０の出力部へ結合されてよい。第１トランジスタ６８ａ及び第２トランジスタ６８ｂの夫々のドレイン端子は、符号化された信号７２ａ、７２ｂをミキサ６６へ供給するようミキサ６６の入力部へ結合されてよい。第１トランジスタ６８ａ及び第２トランジスタ６８ｂの夫々のソース端子は、基準電圧（すなわち、接地）へ結合されてよい。
【００５１】
いくつかの実施形態において、第１トランジスタ６８ａ及び第２トランジスタ６８ｂは電界効果トランジスタ（Field  Effect  Transistor(s)）（ＦＥＴ）であってよい。他の実施形態では、第１トランジスタ６８ａ及び第２トランジスタ６８ｂは、カプラ６６と集積回路７０との間に配置され、スイッチ機能を果たすよう構成された一対のダイオードによって置換されてよい。
【００５２】
ミキサ６６は、符号化されたアナログ信号６６ａを生成するよう構成され得る。よって、符号器６０の出力は、ミキサ６６の出力に対応することができ、符号器６０は、符号化されたアナログ信号６６ａを生成するよう構成され得る。
【００５３】
これより図３を参照すると、アナログ復号器８０は、ミキサ８２、集積回路８４、複数のサンプルホールド回路８６ａ〜８６ｎ及び９０、並びに加重和回路８８を含む。実施形態において、復号器８０は、図１に関して上述されたデコーダ要素３６と同じか又は実質的に類似し得る。復号器８０はアナログ離散時間アナログ処理（ＤＴＡＰ）フィルタであってよい。
【００５４】
実施形態において、ミキサ８２は、少なくとも２つの入力を受けるよう構成され得る。第１の入力８１は、符号化されたアナログ信号（例えば、図１の分配器３２からの符号化されたアナログ出力）であってよい。いくつかの実施形態において、符号化されたアナログ信号８１はＲＦ信号であってよい。他の実施形態では、符号化されたアナログ信号８１はＩＦ信号であってよい。ミキサ８２への第２の入力８４ａは、集積回路８４からのＬＯ信号（例えば、符号化された信号）であってよい。いくつかの実施形態において、集積回路８４は、ＣＤＭＡコードを生成するよう構成された制御ＡＳＩＣであることができる。集積回路８４は、ＬＯ信号８４ａの部分である符号化された信号をミキサ８２へ供給するよう構成される。
【００５５】
ミキサ８２は、受信された符号化されたアナログ信号８１及びＬＯ信号８４ａに基づき、復号されたアナログ信号を生成するよう構成され得る。いくつかの実施形態において、ミキサ８２は、復調された出力８２ａを生成するよう構成され得る。実施形態において、復調された出力８２ａは、複数のサンプルホールド回路８６ａ〜８６ｎへ供給され得る。図３の実例となる実施形態では、復調された出力８２ａをミキサ８２から受信する６個のサンプルホールド回路が設けられているが、当然ながら、サンプルホールド回路の数は、復号器回路８０の特定の用途及び復号器回路８０の所望の出力に基づき様々であってよい。
【００５６】
いくつかの実施形態において、サンプルホールド回路８６ａ〜８６ｎの夫々は、復調された出力信号８２ａをサンプリングし、それを、指定された最低限の時間保持するよう構成され得る。１つの実施形態において、サンプルホールド回路８６ａ〜８６ｎの夫々は、復調された出力信号８２ａを受信し、それを、指定された最低限の時間に基づく離散時間信号又は離散時間信号のサンプルに変えるよう構成され得る。
【００５７】
例えば、サンプルホールド回路８６ａ〜８６ｎの夫々は、クロック信号を受信するよう集積回路８４へ結合され得る。よって、サンプルホールド回路８６ａ〜８６ｎは、集積回路８４からのクロック信号の印加に基づき離散時間信号のサンプルを生成することができる。
【００５８】
サンプルホールド回路８６ａ〜８６ｎの夫々の出力部は、加重和回路８８へ結合され得る。加重和回路８８は、サンプルホールド回路８６ａ〜８６ｎの出力の加重和を生成するよう構成され得る。いくつかの実施形態において、加重和回路８８は、サンプルホールド回路８６ａ〜８６ｎの出力の夫々の平均に対応する信号を生成するよう構成され得る。
【００５９】
加重和回路８８の出力部８８ａは、サンプルホールド回路９０の入力部へ結合され得る。サンプルホールド回路９０は、クロック信号９２ａへ更に結合され得る。いくつかの実施形態において、クロック信号９２ａは、集積回路８４によって供給されてよい。サンプルホールド回路９０は、加重和回路８８の出力及びクロック信号９２ａに基づき、離散時間信号のサンプル９０ａを生成するよう構成され得る。いくつかの実施形態において、サンプルは、復号されたアナログ信号に対応する。実施形態において、復号器８０は、復号されたアナログ信号を生成するよう構成され得る。
【００６０】
これより図４を参照すると、アナログビームフォーマＭＢＦによりビーム出力を生成する方法４００のフロー図が与えられている。最初に、ブロック４０２で、複数のＲＦ信号が複数のアンテナ要素によって、例えば、図１に関して上述されたアンテナ要素１０によって、受信され得る。アンテナ要素は、アナログビームフォーマＭＢＦ（すなわち、アナログビームフォーマシステム）の第１部分を形成してよい。
【００６１】
実施形態において、アンテナ要素の全てが一度にアクティブでなくてよい。例えば、複数のアンテナ要素のうちの一部しかアクティブでなくてよい。残りのアンテナ要素は非アクティブであってよい。アンテナ要素の夫々は、各々のアンテナ要素とアナログビームフォーマの残りの部分との間の信号経路を有効に接続し又は切り離して、アンテナ要素を夫々アクティブ又は非アクティブにするためのスイッチ又は他の手段を含んでよい。
【００６２】
アクティブなアンテナ要素の数は、システムの所望の出力（例えば、電子的に操舵及び成形されたビーム）の数及びシステム内のビームフォーマの数に基づき選択されてよい。例えば、１つの実施形態において、Ｎ個のアンテナ要素、Ｂ個の所望のビーム、及びＤ個のビームフォーマを有するとすれば、システムは、Ｎ個のアンテナ要素のうち、Ｂ×Ｄ個のアクティブなアンテナ要素を有し得る。アンテナ要素の夫々は、図１に関して上述されたエンコーダ要素１８のような、エンコーダ要素へ結合されてよい。アンテナ要素は、ＲＦ信号をエンコーダ要素へ送信するよう構成されてよい。いくつかの実施形態では、ＬＮＡが、アンテナ要素の出力部とエンコーダ要素の入力部との間の信号経路上に配置されてよい（例えば、図１に関して上述されたＬＮＡ１４）。よって、アンテナ要素は、ＲＦ信号をエンコーダ要素へＬＮＡを通じて送信するよう構成されてよい。
【００６３】
ブロック４０４で、ＲＦ信号は、符号化されたアナログ信号を生成するよう符号化され得る。実施形態において、エンコーダ要素は、ミキサ及び、制御ＡＳＩＣ又はＦＰＧＡのような集積回路（例えば、図２乃至２Ａのミキサ５２、６６及びＩＣ５４、７０）を含むことができる。ミキサは、ＲＦ信号を第１入力部を通じて受信するよう構成され得る。ミキサの第２入力部は集積回路へ結合され得る。集積回路は、局所発振器（ＬＯ）信号をミキサへ供給することができる。実施形態において、ミキサは、ＲＦ信号をＬＯ信号と結合し、ＲＦ信号に対してバイフェーズ変調を実行するよう構成され得る。
【００６４】
いくつかの実施形態において、集積回路は、ＬＯ信号においてＣＤＭＡコードを供給し、ＲＦ信号は、符号化されたアナログ信号を生成するようＣＤＭＡコードを用いて符号化され得る。このように、ＲＦ信号は、ＣＤＭＡコードを用いて変調され得る。いくつかの実施形態において、ＣＤＭＡコードは直交ＣＤＭＡコードであることができる。
【００６５】
ブロック４０６で、符号化されたアナログ信号が結合され得る。いくつかの実施形態において、エンコーダ要素は、図１に関して上述された結合器２２のような、結合器へ結合される。結合器は、符号化されたアナログ信号を結合して単一のアナログ信号にするよう構成され得る。いくつかの実施形態において、結合器は受動加算器回路であってよい。
【００６６】
結合器の出力部は、図１に関して上述されたダウンコンバータ２６のような、ダウンコンバータ回路へ結合されてよい。ダウンコンバータ回路は、結合された符号化されたアナログ信号（すなわち、ＲＦ信号）をＩＦ信号に変換するよう構成され得る。他の実施形態では、結合器は、結合された符号化されたアナログ信号をＲＦ信号として分配器へ直接供給してよい。
【００６７】
ブロック４０８で、結合された符号化されたアナログ信号は、複数の符号化されたアナログ出力に分けられ得る。実施形態において、図１に関して上述された分配器３２のような、分配器は、結合された符号化されたアナログ信号を受信し、複数の符号化されたアナログ出力を生成するよう構成され得る。符号化されたアナログ出力は、分配器で受信された信号の周波数に応じて、ＲＦ信号又はＩＦ信号であってよい。いくつかの実施形態において、分配器は、複数の出力部を具備する受動分配器回路であってよい。生成される出力の数は、所望のビームの数Ｂ、及びシステム内のビームフォーマの数Ｄに対応してよい。よって、いくつかの実施形態において、分配器はＢ×Ｄ個の出力を有してよい。
【００６８】
ブロック４１０で、符号化されたアナログ出力は、復号されたアナログ信号を生成するよう復号され得る。実施形態において、少なくとも１つのデコーダ要素が、分配器の出力部のうちの少なくとも１つへ結合され得る。デコーダ要素は、ミキサ（例えば、図３のミキサ８２）及び、制御ＡＳＩＣ又はＦＰＧＡのような集積回路（例えば、図３のＩＣ８４）を含んでよい。ミキサは、符号化されたアナログ出力を第１入力部を通じて受けるよう構成され得る。ミキサの第２入力部は集積回路へ結合され得る。集積回路は、ＬＯ信号をミキサへ供給することができる。実施形態において、ミキサは、符号化されたアナログ出力をＬＯ信号と結合し、アナログ信号に対して変調を実行するよう構成され得る。
【００６９】
いくつかの実施形態において、符号化されたアナログ出力は、復号されたアナログ信号を生成するようＣＤＭＡコードを用いて復号され得る。例えば、集積回路は、ＬＯ信号においてＣＤＭＡコードを供給するよう構成され得、符号化されたアナログ出力は、復号されたアナログ信号を生成するようＣＤＭＡコードを用いて復号され得る。
【００７０】
いくつかの実施形態において、デコーダ要素は、符号化されたアナログ出力に対してアナログ離散時間アナログ処理を実行するよう構成される。例えば、デコーダ要素は、図３に関して上述されたサンプルホールド回路８６ａ〜８６ｎ及び加重和回路８８のような、複数のサンプルホールド回路及び加重和回路を含んでよい。複数のサンプルホールド回路は、ミキサの出力を受け、時間信号を生成し、その時間信号を加重和回路へ供給することができる。加重和回路は、符号化されたアナログ出力の和（例えば、平均）に対応する信号を生成するよう構成され得る。いくつかの実施形態において、加重和回路の出力は、更なる処理のために他のサンプルホールド回路へ供給され得る。そのサンプルホールド回路は、復号されたアナログ信号を生成することができる。
【００７１】
実施形態において、デコーダ要素は、当初受信されたＲＦ信号に基づき個々のＢＤ個の要素信号を回復するよう構成され得る。それらの回復された個々のＢＤ個の要素は、図１に関して上述された重み付け回路４０のような、複数の重み付け回路へ供給され得る。重み付け回路は、位相シフタ又は可変遅延及び減衰器を含んでよい。実施形態において、重み付け回路４０は、ビームフォーマでの加算の前に、入力された復号された信号のための可変な重み付けを供給するよう構成され得る。重み付け回路の出力は、図１に関して上述されたビームフォーマ４４のような、複数のビームフォーマへ供給され得る。
【００７２】
ブロック４１２で、復号されたアナログ信号に対応するビーム出力が生成され得る。複数のビームフォーマは、復号されたアナログ信号を受信するようデコーダ要素の少なくとも１つの出力部へ結合され得る。いくつかの実施形態において、各ビームフォーマは、２つの異なるデコーダ要素の出力部へ結合され得る。ビームフォーマは、決定されたアナログ信号に対応するビーム出力（例えば、図１に関して上述されたビーム出力４８）を生成するよう構成され得る。
【図１】
2019512926.tif 000003
【図２】
2019512926.tif 000004
【図２Ａ】
2019512926.tif 000005
【図３】
2019512926.tif 000006
【図４】
2019512926.tif 000007
【手続補正書】
【提出日】平成30年9月3日(2018.9.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＲＦ信号を受信し、直交符号化されたアナログ信号を生成するよう結合された複数のアナログ符号器と、
複数の入力ポートを具え、該複数の入力ポートの夫々が前記複数のアナログ符号器のうちの少なくとも１つへ結合される結合器であり、前記複数の入力ポートは、該複数の入力ポートへ供給された前記直交符号化されたアナログ信号が前記結合器の出力ポートで結合されるように、該出力ポートへ連続的に電気的に結合される、前記結合器と、
前記結合された直交符号化されたアナログ信号を受信し、複数の符号化されたアナログ出力信号を生成する分配器と、
前記複数の符号化されたアナログ出力信号を受信し、復号されたアナログ信号を生成するよう結合された複数のアナログ復号器と
を有し、
前記複数のアナログ復号器の夫々は、
複数の出力ポートのうちの第１出力ポートで直交コードを生成し、前記複数の出力ポートのうちの第２出力ポートの夫々でオフセットクロック信号を生成することができる符号化回路と、
前記符号化回路の前記複数の出力ポートのうちの前記第１出力ポートへ結合され、前記符号化回路から直交符号化されたアナログ信号を受信することができる第１入力ポートと、直交符号化されたアナログ信号を受信することができる第２入力ポートと、前記第１入力ポート及び前記第２入力ポートへ供給された直交符号化されたアナログ信号の和及び差に対応する復調された信号が供給される出力ポートとを具えるミキサと、
複数のサンプルホールド回路であり、該複数のサンプルホールド回路の夫々が、前記ミキサの出力ポートから前記復調された信号を受信するよう結合された第１入力部と、前記符号化回路によって供給される前記オフセットクロック信号の夫々１つを受信するように前記符号化回路の複数の出力ポートのうちの前記第２出力ポートの夫々１つへ結合された第２入力部とを具え、前記複数のサンプルホールド回路の夫々が、前記ミキサの出力ポートから受信された前記復調された信号をサンプリングし、前記符号化回路によって当該サンプルホールド回路に供給された各々のオフセットクロック信号に対応する期間にわたりサンプルを一定振幅レベルで保持して、復号されたアナログ信号のアナログサンプルに対応するサンプルホールド信号を当該サンプルホールド回路の出力部で供給するよう構成される、前記複数のサンプルホールド回路と、
前記複数のサンプルホールド回路の夫々から供給される前記復号されたアナログ信号を受信し結合し、和信号を出力部で供給する加算回路と、
クロック信号を受信するよう構成される第１入力部と、前記加算回路から前記和信号を受信するように該加算回路の出力部へ結合された第２入力部とを具えるサンプルホールド回路であり、該サンプルホールド回路に供給された前記クロック信号及び前記和信号に応答して、離散時間信号を出力部で供給する前記サンプルホールド回路と
を有する、アナログビームフォーマシステム。
【請求項２】
前記複数のアナログ符号器へ結合される複数のアンテナ要素を更に有し、
前記複数のアンテナ要素は、前記ＲＦ信号を受信するよう構成され、
前記複数のアンテナ要素のうちの所定数がアクティブである、
請求項１に記載のアナログビームフォーマシステム。
【請求項３】
前記所定数のアクティブなアンテナ要素は、当該アナログビームフォーマシステムのビームフォーマ要素の数及びビーム出力の数に対応する、
請求項２に記載のアナログビームフォーマシステム。
【請求項４】
前記複数のアナログ符号器の総数は、当該アナログビームフォーマシステムのビームフォーマ要素の数及びビーム出力の数に対応する、
請求項１に記載のアナログビームフォーマシステム。
【請求項５】
前記複数のアナログ符号器の夫々は、バイフェーズ符号器である、
請求項１に記載のアナログビームフォーマシステム。
【請求項６】
夫々のミキサの第１入力ポートは、少なくとも１つのＲＦ信号を受信するよう結合され、夫々のミキサの前記第２入力ポートは、前記符号化回路から符号分割多重アクセス（ＣＤＭＡ）コードを受信するよう結合され、
前記直交符号化された信号は、ＣＤＭＡ信号であり、前記符号化回路は、集積回路として設けられる、
請求項１に記載のアナログビームフォーマシステム。
【請求項７】
前記符号化回路は、直交ＣＤＭＡコードを生成し、
前記ＲＦ信号は、前記直交ＣＤＭＡコードに基づき符号化される、
請求項６に記載のアナログビームフォーマシステム。
【請求項８】
前記結合器と前記分配器との間に配置されるダウンコンバータモジュールを更に有し、
前記ダウンコンバータモジュールは、前記結合器から前記結合された直交符号化されたアナログ信号を受信し、該結合された直交符号化されたアナログ信号を中間周波数（ＩＦ）信号に変換するよう構成される、
請求項１に記載のアナログビームフォーマシステム。
【請求項９】
前記分配器は、前記ダウンコンバータモジュールから前記ＩＦ信号を受信し、該ＩＦ信号に基づき前記符号化されたアナログ出力信号を生成するよう構成される、
請求項８に記載のアナログビームフォーマシステム。
【請求項１０】
前記複数のアナログ復号器の夫々は、アナログ離散時間アナログ処理符号器を有する、
請求項１に記載のアナログビームフォーマシステム。
【請求項１１】
前記複数のアナログ復号器と複数のビームフォーマ要素との間に配置される重み付け回路を更に有し、
前記重み付け回路は、前記複数のビームフォーマ要素における加算の前に前記復号されたアナログ信号のための可変な重みを供給し、前記複数のビームフォーマ要素は、前記復号されたアナログ信号に対応するビーム出力を生成するよう構成される、
請求項１に記載のアナログビームフォーマシステム。
【請求項１２】
複数のビーム給電を生成する方法であって、
複数のアンテナ要素を通じて複数のＲＦ信号を受信し、前記複数のアンテナ要素のうちの所定数はアクティブであり、
直交符号化されたアナログ信号を生成するよう複数のアナログ符号器により前記ＲＦ信号を符号化し、
結合器によって前記直交符号化されたアナログ信号を結合し、前記結合器は、前記複数のアナログ符号器のうちの少なくとも１つへ結合された複数の入力ポートを具え、該複数の入力ポートは、該複数の入力ポートへ供給された前記直交符号化されたアナログ信号が前記結合器の出力ポートで結合されるように、該出力ポートへ連続的に電気的に結合され、
前記結合された直交符号化されたアナログ信号を複数の符号化されたアナログ出力信号に分け、該符号化されたアナログ出力信号の数はアクティブなアンテナ要素の数に対応し、
復号されたアナログ信号を生成するよう前記符号化されたアナログ出力信号を復号し、前記復号されたアナログ信号の数はアクティブなアンテナ要素の数に対応する
ことを有し、
前記符号化されたアナログ出力信号を復号することは、
符号化回路によって、複数の出力ポートのうちの第１出力ポートで直交コードを生成し、前記複数の出力ポートのうちの第２出力ポートの夫々でオフセットクロック信号を生成し、
ミキサによって、前記符号化回路の前記複数の出力ポートのうちの前記第１出力ポートへ結合された第１入力ポートで、前記符号化回路から直交符号化されたアナログ信号を受信し、第２入力ポートで、直交符号化されたアナログ信号を受信し、
前記ミキサによって、該ミキサの前記第１入力ポート及び前記第２入力ポートへ供給された直交符号化されたアナログ信号の和及び差に対応する復調された信号を出力ポートで生成し、
複数のサンプルホールド回路によって、第１入力部で、前記ミキサの出力ポートから前記復調された信号を受信し、
前記複数のサンプルホールド回路によって、前記符号化回路の複数の出力ポートのうちの前記第２出力ポートの夫々１つへ結合された第２入力部で、前記符号化回路によって供給される前記オフセットクロック信号を受信し、
前記複数のサンプルホールド回路の夫々によって、前記ミキサの出力ポートから受信された前記復調された信号をサンプリングし、前記符号化回路によって当該サンプルホールド回路に供給された各々のオフセットクロック信号に対応する期間にわたりサンプルを一定振幅レベルで保持して、復号されたアナログ信号のアナログサンプルに対応するサンプルホールド信号を当該サンプルホールド回路の出力部で供給し、
加算回路によって、前記複数のサンプルホールド回路の夫々から前記加算回路へ供給された前記復号されたアナログ信号を結合して、和信号を前記加算回路の出力部で供給し、
サンプルホールド回路によって、第１入力部でクロック信号を受信し、第２入力部で前記加算回路から前記和信号を受信し、当該サンプルホールド回路の出力部で離散時間信号を生成する
ことを有する、方法。
【請求項１３】
前記受信されたＲＦ信号に対してバイフェーズ変調を実行することを更に有する、
請求項１２に記載の方法。
【請求項１４】
符号分割多重アクセス（ＣＤＭＡ）コードを用いて前記ＲＦ信号を変調することを更に有する、
請求項１２に記載の方法。
【請求項１５】
直交符号分割多重アクセス（ＣＤＭＡ）コードを用いて前記ＲＦ信号を符号化することを更に有する、
請求項１２に記載の方法。
【請求項１６】
前記結合された直交符号化されたアナログ信号を中間周波数（ＩＦ）信号に変換することを更に有する、
請求項１２に記載の方法。
【請求項１７】
前記ＩＦ信号を受信し、該ＩＦ信号に基づき前記符号化されたアナログ出力信号を生成することを更に有する、
請求項１６に記載の方法。
【請求項１８】
前記符号化されたアナログ出力信号に対してアナログ離散時間アナログ処理を実行することを更に有する、
請求項１２に記載の方法。
【請求項１９】
符号分割多重アクセス（ＣＤＭＡ）コードを用いて前記符号化されたアナログ出力信号を復調することを更に有する、
請求項１２に記載の方法。
【請求項２０】
前記復号されたアナログ信号に対してサンプルホールド技術を実行することを更に有する、
請求項１２に記載の方法。
【国際調査報告】
2019512926.tif 000008
2019512926.tif 000009
2019512926.tif 000010
2019512926.tif 000011
2019512926.tif 000012