(57)【要約】  本開示は、回路と、回路を製作するための方法とを提供する。回路は、第１の表面と、第２の表面と、周囲とを有する絶縁体と、第１の表面上に配設された回路要素の第１のサブセットと、第２の表面上に配設された回路要素の第２のサブセットと、周囲上に配設された少なくとも１つの導電性側壁であって、回路要素の第１のサブセットを回路要素の第２のサブセットに電気的に結合する導電性側壁とを含んでもよい。
2019522915.tif 000002
【特許請求の範囲】
【請求項１】
第１の表面と、第２の表面と、周囲とを有する絶縁体と、
前記第１の表面上に配設された回路要素の第１のサブセットと、
前記第２の表面上に配設された回路要素の第２のサブセットと、
前記周囲上に配設された少なくとも１つの導電性側壁であって、前記少なくとも１つの導電性側壁が回路要素の前記第１のサブセットを回路要素の前記第２のサブセットに電気的に結合する少なくとも１つの導電性側壁とを備える回路装置。
【請求項２】
前記絶縁体はガラスを含み、
前記絶縁体の厚さは、回路要素の前記第１のサブセットの厚さよりも大きく、回路要素の前記第２のサブセットの厚さよりも大きい、請求項１に記載の回路装置。
【請求項３】
回路要素の前記第１のサブセットは、第１の周波数帯域をフィルタ処理するように構成され、回路要素の前記第２のサブセットは、第２の周波数帯域をフィルタ処理するように構成され、前記第２の周波数帯域は前記第１の周波数帯域よりも高い、請求項１に記載の回路装置。
【請求項４】
回路要素の前記第１のサブセットは、第１のインダクタと第１のキャパシタとを含み、
回路要素の前記第２のサブセットは、インダクタンスが前記第１のインダクタよりも低い第２のインダクタと、キャパシタンスが前記第１のキャパシタよりも低い第２のキャパシタとを含む、請求項１に記載の回路装置。
【請求項５】
前記第１のインダクタは第１のスパイラルインダクタであり、前記第２のインダクタは第２のスパイラルインダクタである、請求項４に記載の回路装置。
【請求項６】
前記絶縁体の前記第１の表面上の第１の中央絶縁体と、前記絶縁体の前記第２の表面上の第２の中央絶縁体とをさらに備え、
前記第１のインダクタは、前記第１の中央絶縁体と接触する第１の内側副導電層と、前記第１の内側副導電層と接触する第１の副絶縁層と、前記第１の副絶縁層と接触する第１の外側副導電層とを含み、
前記第２のインダクタは、前記第２の中央絶縁体と接触する第２の内側副導電層と、前記第２の内側副導電層と接触する第２の副絶縁層と、前記第２の副絶縁層と接触する第２の外側副導電層とを含む、請求項４に記載の回路装置。
【請求項７】
前記第１のキャパシタは、前記絶縁体の前記第１の表面と接触する第１の内側導電層と、前記第１の内側導電層と接触する第１の誘電体層と、前記第１の誘電体層と接触する第１の中央導電層とを含み、
前記第２のキャパシタは、前記絶縁体の前記第２の表面と接触する第２の内側導電層と、前記第２の内側導電層と接触する第２の誘電体層と、前記第２の誘電体層と接触する第２の中央導電層とを含む、請求項４に記載の回路装置。
【請求項８】
前記絶縁体の前記第１の表面上の第１の中央絶縁体と、前記絶縁体の前記第２の表面上の第２の中央絶縁体とをさらに備え、前記第１のキャパシタは、前記第１の中央絶縁体に埋め込まれ、前記第２のキャパシタは、前記第２の中央絶縁体に埋め込まれ、
前記第１のインダクタは、前記第１の中央絶縁体と接触する第１の内側副導電層と、前記第１の内側副導電層と接触する第１の副絶縁層と、前記第１の副絶縁層と接触する第１の外側副導電層とを含み、
前記第２のインダクタは、前記第２の中央絶縁体と接触する第２の内側副導電層と、前記第２の内側副導電層と接触する第２の副絶縁層と、前記第２の副絶縁層と接触する第２の外側副導電層とを含む、請求項７に記載の回路装置。
【請求項９】
前記第１の中央絶縁体内に配設され、前記第１のインダクタを前記第１のキャパシタに結合するように構成された１つまたは複数の第１のビアと、
前記第２の中央絶縁体内に配設され、前記第２のインダクタを前記第２のキャパシタに結合するように構成された１つまたは複数の第２のビアとをさらに備える、請求項８に記載の回路装置。
【請求項１０】
前記少なくとも１つの導電性側壁は１つまたは複数の回路接触面を含み、前記１つまたは複数の回路接触面は、
回路要素の前記第１のサブセットに電気的に結合された低周波数帯域接触面と、
回路要素の前記第２のサブセットに電気的に結合された高周波数帯域接触面と、
回路要素の前記第１のサブセットおよび回路要素の前記第２のサブセットのうちの１つまたは複数をアンテナに電気的に結合するように構成されたアンテナ接触面のうちの１つまたは複数を含む、請求項１に記載の回路装置。
【請求項１１】
回路装置を製造する方法であって、
第１の表面と、第２の表面と、周囲とを有する絶縁体を用意するステップと、
前記第１の表面上に回路要素の第１のサブセットを配設するステップと、
前記第２の表面上に回路要素の第２のサブセットを配設するステップと、
前記周囲上に少なくとも１つの導電性側壁を配設するステップであって、前記少なくとも１つの導電性側壁が回路要素の前記第１のサブセットを回路要素の前記第２のサブセットに電気的に結合する、ステップとを含む方法。
【請求項１２】
前記絶縁体はガラスを含み、
前記絶縁体の厚さは、回路要素の前記第１のサブセットの厚さよりも大きく、回路要素の前記第２のサブセットの厚さよりも大きい、請求項１１に記載の方法。
【請求項１３】
回路要素の前記第１のサブセットは、第１の周波数帯域をフィルタ処理するように構成され、回路要素の前記第２のサブセットは、第２の周波数帯域をフィルタ処理するように構成され、前記第２の周波数帯域は前記第１の周波数帯域よりも高い、請求項１１に記載の方法。
【請求項１４】
回路要素の前記第１のサブセットを配設するステップは、第１のインダクタと第１のキャパシタとを配設するステップを含み、
回路要素の前記第２のサブセットを配設するステップは、インダクタンスが前記第１のインダクタよりも低い第２のインダクタと、キャパシタンスが前記第１のキャパシタよりも低い第２のキャパシタとを配設するステップを含む、請求項１１に記載の方法。
【請求項１５】
前記第１のインダクタを配設するステップは、第１のスパイラルパターンをパターン化し、前記第１のスパイラルパターンに従って第１のスパイラルインダクタをめっきするステップを含み、
前記第２のインダクタを配設するステップは、第２のスパイラルパターンをパターン化し、前記第２のスパイラルパターンに従って第２のスパイラルインダクタをめっきするステップを含む、請求項１４に記載の方法。
【請求項１６】
前記絶縁体の前記第１の表面上に第１の中央絶縁体を配設し、前記絶縁体の前記第２の表面上に第２の中央絶縁体を配設するステップをさらに含み、
前記第１のインダクタを配設するステップは、前記第１の中央絶縁体と接触する第１の内側副導電層、前記第１の内側副導電層と接触する第１の副絶縁層、および前記第１の副絶縁層と接触する第１の外側副導電層をパターン化しめっきするステップを含み、
前記第２のインダクタを配設するステップは、前記第２の中央絶縁体と接触する第２の内側副導電層、前記第２の内側副導電層と接触する第２の副絶縁層、および前記第２の副絶縁層と接触する第２の外側副導電層をパターン化しめっきするステップを含む、請求項１４に記載の方法。
【請求項１７】
前記第１のキャパシタを配設するステップは、前記絶縁体の前記第１の表面と接触する第１の内側導電層をパターン化し金属化し、前記第１の内側導電層と接触する第１の誘電体層を塗布し、前記第１の誘電体層と接触する第１の中央導電層をパターン化し金属化するステップを含み、
前記第２のキャパシタを配設するステップは、前記絶縁体の前記第２の表面と接触する第２の内側導電層をパターン化し金属化し、前記第２の内側導電層と接触する第２の誘電体層を塗布し、前記第２の誘電体層と接触する第２の中央導電層をパターン化し金属化するステップを含む、請求項１４に記載の方法。
【請求項１８】
前記絶縁体の前記第１の表面上に第１の中央絶縁体を配設し、前記絶縁体の前記第２の表面上に第２の中央絶縁体を配設するステップであって、前記第１のキャパシタが、前記第１の中央絶縁体に埋め込まれ、前記第２のキャパシタが、前記第２の中央絶縁体に埋め込まれる、ステップをさらに含み、
前記第１のインダクタを配設するステップは、前記第１の中央絶縁体と接触する第１の内側副導電層をパターン化しめっきし、前記第１の内側副導電層と接触する第１の副絶縁層を塗布し、前記第１の副絶縁層と接触する第１の外側副導電層をパターン化しめっきするステップを含み、
前記第２のインダクタを配設するステップは、前記第２の中央絶縁体と接触する第２の内側副導電層をパターン化しめっきし、前記第２の内側副導電層と接触する第２の副絶縁層を塗布し、前記第２の副絶縁層と接触する第２の外側副導電層をパターン化しめっきするステップを含む、請求項１７に記載の方法。
【請求項１９】
前記第１の中央絶縁体にレーザーによって１つまたは複数の第１のビアをパターン化するステップであって、前記１つまたは複数の第１のビアが前記第１のインダクタを前記第１のキャパシタに結合するように構成される、ステップと、
前記第２の中央絶縁体にレーザーによって１つまたは複数の第２のビアをパターン化するステップであって、前記１つまたは複数の第２のビアが前記第２のインダクタを前記第２のキャパシタに結合するように構成される、ステップとをさらに含む、請求項１８に記載の方法。
【請求項２０】
前記周囲上に前記少なくとも１つの導電性側壁を配設するステップは、前記周囲を金属化して１つまたは複数の回路接触面を形成するステップを含み、前記１つまたは複数の回路接触面は、
回路要素の前記第１のサブセットに電気的に結合された低周波数帯域接触面と、
回路要素の前記第２のサブセットに電気的に結合された高周波数帯域接触面と、
回路要素の前記第１のサブセットおよび回路要素の前記第２のサブセットのうちの１つまたは複数をアンテナに電気的に結合するように構成されたアンテナ接触面のうちの１つまたは複数を含む、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の態様は、一般にワイヤレス通信デバイスに関し、より詳細には、両面回路に関する。
【背景技術】
【０００２】
ワイヤレス通信デバイスは従来、たとえば、１つまたは複数のマルチプレクサを含む多数の回路を含む。一般に、マルチプレクサは、着信信号または発信信号を複数の別個の周波数帯域に分離する場合がある。たとえば、ワイヤレス通信デバイスは、着信信号または発信信号をそれぞれに異なる帯域幅に関連する２つの帯域に分離するマルチプレクサを含むことがある。各帯域幅はそれぞれ、たとえば、第１の周波数および第２の周波数を中心とすることがあり、この場合、第１の周波数は第２の周波数よりも高い。これらの帯域幅はそれぞれ、高周波数帯域および低周波数帯域と呼ばれることがある。
【０００３】
各回路は、受動構成要素、たとえば、キャパシタおよびインダクタを含む場合がある。マルチプレクサにおいて、たとえば、受動構成要素は、着信信号または発信信号を高周波成分（すなわち、高周波数帯域内の信号成分）および低周波成分（すなわち、低周波数帯域内の信号成分）に分離するように構成されることがある。ワイヤレス通信デバイスは、複数のマルチプレクサ、たとえば、（たとえば、Ｗｉ−Ｆｉ接続プロトコルによる）ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）接続性用の第１のマルチプレクサおよび（たとえば、ロングタームエボリューションまたはＬＴＥ接続プロトコルによる）ワイヤレスワイドエリアネットワーク（ＷＷＡＮ）接続性用の第２のマルチプレクサを含む場合がある。
【０００４】
ワイヤレス通信デバイスの分野では、大型の受動構成要素（たとえば、インダクタなど）を有する傾向があるより小型の回路、特にマルチプレクサが必要である。
【０００５】
回路の性能を向上させる必要もある。たとえば、いくつかの既存のマルチプレクサ構成では、２つのインダクタが相対的に近接しているので、クロストークが生じる場合があり、それによって信号がマルチプレクサを通過するときに信号をひずませる。
【発明の概要】
【課題を解決するための手段】
【０００６】
一態様では、本開示は回路装置を提供する。回路装置は、第１の表面と、第２の表面と、周囲とを有する絶縁体と、第１の表面上に配設された回路要素の第１のサブセットと、第２の表面上に配設された回路要素の第２のサブセットと、周囲上に配設された少なくとも１つの導電性側壁であって、回路要素の第１のサブセットを回路要素の第２のサブセットに電気的に結合する導電性側壁とを含んでもよい。
【０００７】
別の態様では、本開示は、回路装置を製造する方法を提供する。この方法は、第１の表面と、第２の表面と、周囲とを有する絶縁体を用意するステップと、第１の表面上に回路要素の第１のサブセットを配設するステップと、第２の表面上に回路要素の第２のサブセットを配設するステップと、周囲上に少なくとも１つの導電性側壁を配設するステップであって、導電性側壁が、回路要素の第１のサブセットを回路要素の第２のサブセットに電気的に結合するステップとを含んでもよい。
【０００８】
本開示を限定するためではなく単に例示するために提示される添付図面とともに検討すると、以下の詳細な説明を参照することによって、本開示の態様およびその付随する利点の多くがより良く理解されるようになるので、それらに関するより完全な理解が容易に得られるであろう。
【図面の簡単な説明】
【０００９】
【図１】本開示の一態様によるマルチプレクサの概略図である。
【図２】マルチプレクサを実装するための従来の平面回路レイアウトを概略的に示す図である。
【図３Ａ】本開示の一態様によるマルチプレクサを実装するための両面回路レイアウトの概略的な上面等角図である。
【図３Ｂ】図３Ａの両面回路レイアウトの概略的な上面図である。
【図３Ｃ】図３Ａおよび図３Ｂの両面回路レイアウトの概略的な底面等角図である。
【図３Ｄ】図３Ａ〜図３Ｃの両面回路レイアウトの概略的な底面図である。
【図４】本開示の別の態様によるマルチプレクサ回路を実装するための両面回路レイアウトの概略的な側面図である。
【図５】本開示のまた別の態様によるマルチプレクサ回路を実装するための両面回路レイアウトの概略的な側面図である。
【図６】本開示のまた別の態様による、両面回路レイアウトを有するマルチプレクサを製造するための方法の概略的な流れ図である。
【図７】本開示の態様が有利に利用される場合がある例示的なワイヤレス通信システムを示す概略的なブロック図である。
【図８】開示される半導体ＩＣパッケージの回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示す概略的なブロック図である。
【発明を実施するための形態】
【００１０】
本開示の態様は、本開示の特定の態様を対象とした以下の説明および関連する図面の中で開示されている。本発明の範囲から逸脱することなく、代替の態様が考案されてもよい。追加として、本発明の関連する詳細を不明瞭にしないように、本発明のよく知られている要素は、詳細には説明しないかまたは省略される。
【００１１】
「例示的」および／または「例」という語は、本明細書では「例、事例、または例示として働くこと」を意味するために使用される。本明細書で「例示的」および／または「例」として説明するいかなる態様も、必ずしも他の態様よりも好ましいか、または有利であると解釈されるべきではない。同様に、「本発明の態様」という用語は、本発明のすべての態様が、説明する特徴、利点、または動作モードを含むことを必要としない。
【００１２】
本明細書で使用する「垂直」という用語は一般に、半導体パッケージが形成される基板またはキャリアの表面に対して定義される。基板またはキャリアは一般に、「水平」平面を画定し、垂直方向は、水平平面にほぼ直交する方向を近似する。
【００１３】
図１は、本開示の一態様による回路１００の概略図を示す。回路１００は、たとえば、マルチプレクサであってもよい。
【００１４】
回路１００は、回路要素１１１ａ〜１１１ｅの第１のサブセット（集合的に回路要素の第１のサブセット１１１と呼ぶこともある）と回路要素１２１ａ〜１２１ｇの第２のサブセット（集合的に回路要素の第２のサブセット１２１と呼ぶこともある）を含んでもよい。回路要素の第１のサブセット１１１および回路要素の第２のサブセット１２１の各々は、導電性トレースを介して互いに結合された複数の受動電気構成要素（たとえば、キャパシタおよびインダクタ）を含んでもよい。導電性トレースは、回路１００の様々な構成要素間の直接的な電気的結合部を形成するように構成されてもよい。
【００１５】
回路１００は、複数の端子１３１ａ〜１３１ｅ（集合的に端子１３１と呼ぶこともある）をさらに含んでもよい。図１に示すように、複数の端子１３１は、ＬＢ端子１３１ａ（“ＬＢ”は低周波数帯域を表す）と、ＨＢ端子１３１ｂ（“ＨＢ”は高周波数帯域を表す）と、アンテナ端子１３１ｃとを含んでもよい。複数の端子１３１は、１つまたは複数の接地端子、たとえば、第１の接地端子１３１ｄおよび第２の接地端子１３１ｅをさらに含んでもよい。
【００１６】
図１にさらに示すように、ＬＢ端子１３１ａは、回路要素の第１のサブセット１１１を介してアンテナ端子１３１ｃおよび１つまたは複数の接地端子に結合されてもよい。特に、ＬＢ端子１３１ａは、導電性トレースを介して第１のＬＢキャパシタ１１１ａ、第１のＬＢインダクタ１１１ｂ、および第２のＬＢキャパシタ１１１ｃに結合されてもよい。第１のＬＢキャパシタ１１１ａは、導電性トレースを介して１つまたは複数の接地端子、たとえば第２の接地端子１３１ｅに結合されてもよい。第１のＬＢインダクタ１１１ｂおよび第２のＬＢキャパシタ１１１ｃは、互いに並列に配設されてもよく、導電性トレースを介して第３のＬＢキャパシタ１１１ｄおよび第２のＬＢインダクタ１１１ｅに結合されてもよい。第３のＬＢキャパシタ１１１ｄは、導電性トレースを介して１つまたは複数の接地端子、たとえば第１の接地端子１３１ｄに結合されてもよい。第２のＬＢインダクタ１１１ｅは、導電性トレースを介してアンテナ端子１３１ｃに結合されてもよい。
【００１７】
回路要素の第１のサブセット１１１は、図１に示すように、第１のＬＢキャパシタ１１１ａ、第１のＬＢインダクタ１１１ｂ、第２のＬＢキャパシタ１１１ｃ、第３のＬＢキャパシタ１１１ｄ、および第２のＬＢインダクタ１１１ｅのうちの１つまたは複数を含んでもよいが、回路要素の第１のサブセット１１１は、図１に示されているよりも少ない構成要素を含んでもよく、または列挙された構成要素とは別により多くの構成要素を含んでもよいことが理解されよう。
【００１８】
ＨＢ端子１３１ｂは、回路要素の第２のサブセット１２１を介してアンテナ端子１３１ｃおよび１つまたは複数の接地端子に結合されてもよい。特に、ＨＢ端子１３１ｂは、導電性トレースを介して第１のＨＢキャパシタ１２１ａ、第１のＨＢインダクタ１２１ｂ、および第２のＨＢキャパシタ１２１ｃに結合されてもよい。第１のＨＢキャパシタ１２１ａは、導電性トレースを介して１つまたは複数の接地端子、たとえば第１の接地端子１３１ｄに結合されてもよい。第１のＨＢインダクタ１２１ｂおよび第２のＨＢキャパシタ１２１ｃは、互いに並列に配設されてもよく、導電性トレースを介して第３のＨＢキャパシタ１２１ｄ、第２のＨＢインダクタ１２１ｅ、および第４のＨＢキャパシタ１２１ｆに結合されてもよい。第３のＨＢインダクタ１２１ｄおよび第２のＨＢインダクタ１２１ｅは、互いに並列に配設されてもよく、導電性トレースを介して第５のＨＢキャパシタ１２１ｇに結合されてもよい。第５のＨＢキャパシタ１２１ｇは、１つまたは複数の接地端子、たとえば第２の接地端子１３１ｅに結合されてもよい。第４のＨＢキャパシタ１２１ｆは、導電性トレースを介してアンテナ端子１３１ｃに結合されてもよい。
【００１９】
回路要素の第２のサブセット１２１は、図１に示すように、第１のＨＢキャパシタ１２１ａ、第１のＨＢインダクタ１２１ｂ、第２のＨＢキャパシタ１２１ｃ、第３のＨＢキャパシタ１２１ｄ、第２のＨＢインダクタ１２１ｅ、第４のＨＢキャパシタ１２１ｆ、および第５のＨＢキャパシタ１２１ｇのうちの１つまたは複数を含んでもよいが、回路要素の第２のサブセット１２１は、図１に示されているよりも少ない構成要素を含んでもよく、または列挙された構成要素とは別により多くの構成要素を含んでもよいことが理解されよう。
【００２０】
いくつかの実装形態では、回路要素の第１のサブセット１１１は、ＬＢ端子１３１ａまたはアンテナ端子１３１ｃのいずれかから受信された信号をフィルタ処理するように構成されてもよい。さらに、回路要素の第２のサブセット１２１は、ＨＢ端子１３１ｂまたはアンテナ端子１３１ｃのいずれかから受信された信号をフィルタ処理するように構成されてもよい。回路要素の第１のサブセット１１１および／または回路要素の第２のサブセット１２１によって実行されるフィルタ処理は、特定の周波数帯域幅の外側にある信号成分を減少させる場合がある。たとえば、回路要素の第１のサブセット１１１は、第１の周波数を中心とするＬＢ周波数帯域幅の外側にある信号成分を減少させる場合があり、回路要素の第２のサブセット１２１は、第２の周波数を中心とするＨＢ周波数帯域幅の外側にある信号成分を減少させる場合があり、この場合、第２の周波数は第１の周波数よりも高い。ＬＢ周波数帯域幅とＨＢ周波数帯域幅は、重複のない帯域幅であってもよい。さらに、回路要素の第１のサブセットは、第１のインダクタと第１のキャパシタとを含んでもよく、回路要素の第２のサブセットは、第１のインダクタよりも低いインダクタンスを有する第２のインダクタと、第１のキャパシタよりも低いキャパシタンスを有する第２のキャパシタとを含んでもよい。
【００２１】
回路１００は、ＬＢ端子１３１ａおよび／またはＨＢ端子１３１ｂを介してワイヤレス通信デバイスの１つまたは複数のプロセッサ、１つまたは複数のメモリ、あるいは１つまたは複数の他の構成要素に結合されてもよい。回路１００は、アンテナ端子１３１ｃを介してアンテナに結合され、１つまたは複数の接地端子、たとえば、第１の接地端子１３１ｄおよび／または第２の接地端子１３１ｅを介してワイヤレス通信デバイスのグランドに結合されたマルチプレクサであってもよい。
【００２２】
図２は、回路、たとえば、マルチプレクサを実装するための従来の平面回路レイアウト２００を概略的に示す。図２に示す回路は、図１に示す構成要素に類似するいくつかの構成要素を有してもよい。たとえば、図２に示す回路は、第１のＬＢインダクタ２１１ａと第２のＬＢインダクタ２１１ｂとを含む回路要素の第１のサブセットを含んでもよい。図２に示す回路は、第１のＨＢインダクタ２２１ａと第２のＨＢインダクタ２２１ｂとを含む回路要素の第２のサブセットをさらに含んでもよい。図２に示す回路は、ＬＢ端子２３１ａと、ＨＢ端子２３１ｂと、アンテナ端子２３１ｃとをさらに含んでもよい。図２に示す様々な構成要素は、図１に示す様々な端子およびインダクタといくつかの点で類似してもよいことが理解されよう。
【００２３】
図２から理解されるように、第１のＬＢインダクタ２１１ａ、第２のＬＢインダクタ２１１ｂ、第１のＨＢインダクタ２２１ａ、および第２のＨＢインダクタ２２１ｂの各々は、基板２０１の第１の平坦面２０１ａ上に製作されるスパイラルインダクタとして実装される。第１の平坦面２０１ａの面積は、図２に示すスパイラルインダクタの各々を収容するのに十分な広さを有さなければならない。しかし、ワイヤレス通信デバイスの分野では、比較的大型の構成要素（たとえば、図２に示すインダクタなど）を有する傾向があるマルチプレクサのサイズを小さくする必要がある。したがって、たとえば、基板２０１の第１の平坦面２０１ａの面積を狭くする新しい回路レイアウトが必要である。
【００２４】
図２からさらに理解されるように、様々な構成要素は互いに極めて近接して配設される場合がある。たとえば、第１のＬＢインダクタ２１１ａは、第１のＨＢインダクタ２２１ａに比較的近接しており、第２のＬＢインダクタ２１１ｂは、第２のＨＢインダクタ２２１ｂに比較的近接している。その結果、各構成要素が極めて近接しているので、たとえば、クロストークが生じることがあり、それによって、信号がマルチプレクサを通過するときに信号がゆがむ。したがって、構成要素間の近接度を低くする新しい回路レイアウトが必要である。
【００２５】
図３Ａ〜図３Ｄは、本開示の態様による回路３００を実装するための両面回路レイアウトを概略的に示す。回路３００は、たとえば、マルチプレクサであってもよい。図３Ａおよび図３Ｂは回路３００の上から見た図であり、図３Ｃおよび図３Ｄは回路３００の下から見た図である。しかし、「上」および「下」などの用語が、厳密に互いに対して使用される相対的な用語であり、重力、回路３００を製造するために使用される製造デバイス、または回路３００の結合、取付けなどの対象となる何らかの他のデバイスに対する関係を明示または暗示するものではないことが理解されよう。
【００２６】
回路３００は絶縁体３０１を含む。絶縁体３０１は、絶縁体３０１の上部の第１の表面３０１ａと、絶縁体３０１の下部の第２の表面３０１ｄとを含んでもよい。第１の表面３０１ａおよび第２の表面３０１ｄの各々は実質的に平面状であってもよい。第１の表面３０１ａは図３Ａおよび図３Ｂに見ることができ、第２の表面３０１ｄは図３Ｃおよび図３Ｄに見ることができる。回路要素の第１のサブセットは、第１の表面３０１ａ上に配設されてもよく、回路要素の第２のサブセットは、第２の表面３０１ｄ上に配設されてもよい。
【００２７】
絶縁体３０１は、第１の表面３０１ａを第２の表面３０１ｄから分離する周囲をさらに含んでもよい。図３Ａに示すように、周囲は、第１の周囲面３０１ｂと第２の周囲面３０１ｃとを含んでもよい。２つの周囲面が示されており、他の２つの周囲面が推測される場合があるが、絶縁体３０１の周囲が任意の数の周囲面を含んでもよいことが理解されよう。第１の周囲面３０１ｂおよび第２の周囲面３０１ｃは、互いに直交する平坦面として示されているが、本開示の範囲から逸脱せずに他の構成が可能であることが理解されよう。
【００２８】
絶縁体３０１は、第１の表面３０１ａと第２の表面３０１ｄとの間の距離によって定められる絶縁体厚さを有してもよい。絶縁体３０１の絶縁体厚さは、絶縁体上に設けられる回路要素のそれぞれの厚さよりも大きくてもよい（このことについては以下にさらに詳しく説明する）。絶縁体３０１は、任意の適切な材料で形成されてもよい。たとえば、絶縁体３０１は、ガラスを含んでもよい。
【００２９】
絶縁体３０１の周囲上に１つまたは複数の導電性側壁が配設されてもよい。１つまたは複数の導電性側壁は端子として構成されてもよい。したがって、１つまたは複数の導電性側壁３３１は、ＬＢ端子３３１ａと、ＨＢ端子３３１ｂと、アンテナ端子３３１ｃと、１つまたは複数の接地端子、たとえば、第１の接地端子３３１ｄおよび第２の接地端子３３１ｅとを含んでもよい。ＬＢ端子３３１ａ、ＨＢ端子３３１ｂ、アンテナ端子３３１ｃ、第１の接地端子３３１ｄ、および第２の接地端子３３１ｅはそれぞれ、図１に示すＬＢ端子１３１ａ、ＨＢ端子１３１ｂ、アンテナ端子１３１ｃ、第１の接地端子１３１ｄ、および第２の接地端子１３１ｅと同様であってもよい。１つまたは複数の導電性側壁３３１はダミー端子３３１ｆをさらに含んでもよい。代替的に、ダミー端子３３１ｆは非導電性であってもよく、または完全に省略されてもよい。
【００３０】
図３Ａに示すように、回路要素の第１のサブセット３１１は、第１の表面３０１ａ上に配設されてもよい。回路要素の第１のサブセット３１１は、第１のＬＢキャパシタ３１１ａと、第１のＬＢインダクタ３１１ｂと、第２のＬＢキャパシタ３１１ｃと、第３のＬＢキャパシタ３１１ｄと、第２のＬＢインダクタ３１１ｅとを含んでもよい。図３Ａおよび図３Ｂに示す第１のＬＢキャパシタ３１１ａ、第１のＬＢインダクタ３１１ｂ、第２のＬＢキャパシタ３１１ｃ、第３のＬＢキャパシタ３１１ｄ、および第２のＬＢインダクタ３１１ｅはそれぞれ、図１に示す第１のＬＢキャパシタ１１１ａ、第１のＬＢインダクタ１１１ｂ、第２のＬＢキャパシタ１１１ｃ、第３のＬＢキャパシタ１１１ｄ、および第２のＬＢインダクタ１１１ｅと同様であってもよい。
【００３１】
図３Ａおよび図３Ｂにさらに示すように、ＬＢ端子３３１ａは、回路要素の第１のサブセット３１１を介してアンテナ端子３３１ｃおよび１つまたは複数の接地端子に結合されてもよい。特に、ＬＢ端子３３１ａは、導電性トレースを介して第１のＬＢキャパシタ３１１ａ、第１のＬＢインダクタ３１１ｂ、および第２のＬＢキャパシタ３１１ｃに結合されてもよい。第１のＬＢキャパシタ３１１ａは、導電性トレースを介して１つまたは複数の接地端子、たとえば第２の接地端子３３１ｅに結合されてもよい。第１のＬＢインダクタ３１１ｂおよび第２のＬＢキャパシタ３１１ｃは、互いに並列に配設されてもよく、導電性トレースを介して第３のＬＢキャパシタ３１１ｄおよび第２のＬＢインダクタ３１１ｅに結合されてもよい。第３のＬＢキャパシタ３１１ｄは、導電性トレースを介して１つまたは複数の接地端子、たとえば第１の接地端子３３１ｄに結合されてもよい。第２のＬＢインダクタ３１１ｅは、導電性トレースを介してアンテナ端子３３１ｃに結合されてもよい。
【００３２】
回路要素の第１のサブセット３１１は、図３Ａおよび図３Ｂに示すように、第１のＬＢキャパシタ３１１ａ、第１のＬＢインダクタ３１１ｂ、第２のＬＢキャパシタ３１１ｃ、第３のＬＢキャパシタ３１１ｄ、および第２のＬＢインダクタ３１１ｅのうちの１つまたは複数を含んでもよいが、回路要素の第１のサブセット３１１は、図３Ａおよび図３Ｂに示されているよりも少ない構成要素を含んでもよく、または列挙された構成要素とは別により多くの構成要素を含んでもよいことが理解されよう。
【００３３】
図３Ｃおよび図３Ｄに示すように、回路要素の第２のサブセット３２１は、第２の表面３０１ｄ上に配設されてもよい。回路要素の第２のサブセット３２１は、第１のＨＢキャパシタ３２１ａと、第１のＨＢインダクタ３２１ｂと、第２のＨＢキャパシタ３２１ｃと、第３のＨＢキャパシタ３２１ｄと、第２のＨＢインダクタ３２１ｅと、第４のＨＢキャパシタ３２１ｆと、第５のＨＢキャパシタ３２１ｇとを含んでもよい。図３Ｃおよび図３Ｄに示す第１のＨＢキャパシタ３２１ａ、第１のＨＢインダクタ３２１ｂ、第２のＨＢキャパシタ３２１ｃと、第３のＨＢキャパシタ３２１ｄ、第２のＨＢインダクタ３２１ｅ、第４のＨＢキャパシタ３２１ｆ、および第５のＨＢキャパシタ３２１ｇはそれぞれ、図１に示す第１のＨＢキャパシタ１２１ａ、第１のＨＢインダクタ１２１ｂ、第２のＨＢキャパシタ１２１ｃと、第３のＨＢキャパシタ１２１ｄ、第２のＨＢインダクタ１２１ｅ、第４のＨＢキャパシタ１２１ｆ、および第５のＨＢキャパシタ１２１ｇと同様であってもよい。
【００３４】
ＨＢ端子３３１ｂは、回路要素の第２のサブセット３２１を介してアンテナ端子３３１ｃおよび１つまたは複数の接地端子に結合されてもよい。特に、ＨＢ端子３３１ｂは、導電性トレースを介して第１のＨＢキャパシタ３２１ａ、第１のＨＢインダクタ３２１ｂ、および第２のＨＢキャパシタ３２１ｃに結合されてもよい。第１のＨＢキャパシタ３２１ａは、導電性トレースを介して１つまたは複数の接地端子、たとえば第１の接地端子３３１ｄに結合されてもよい。第１のＨＢインダクタ３２１ｂおよび第２のＨＢキャパシタ３２１ｃは、互いに並列に配設されてもよく、導電性トレースを介して第３のＨＢキャパシタ３２１ｄ、第２のＨＢインダクタ３２１ｅ、および第４のＨＢキャパシタ３２１ｆに結合されてもよい。第３のＨＢキャパシタ３２１ｄおよび第２のＨＢインダクタ３２１ｅは、互いに並列に配設されてもよく、導電性トレースを介して第５のＨＢキャパシタ３２１ｇに結合されてもよい。第５のＨＢキャパシタ３２１ｇは、１つまたは複数の接地端子、たとえば第２の接地端子３３１ｅに結合されてもよい。第４のＨＢキャパシタ３２１ｆは、導電性トレースを介してアンテナ端子３３１ｃに結合されてもよい。
【００３５】
回路要素の第２のサブセット３２１は、図３Ｃおよび図３Ｄに示すように、第１のＨＢキャパシタ３２１ａ、第１のＨＢインダクタ３２１ｂ、第２のＨＢキャパシタ３２１ｃ、第３のＨＢキャパシタ３２１ｄ、第２のＨＢインダクタ３２１ｅ、第４のＨＢキャパシタ３２１ｆ、および第５のＨＢキャパシタ３２１ｇのうちの１つまたは複数を含んでもよいが、回路要素の第２のサブセット３２１は、図３Ｃおよび図３Ｄに示されているよりも少ない構成要素を含んでもよく、または列挙された構成要素とは別により多くの構成要素を含んでもよいことが理解されよう。
【００３６】
いくつかの実装形態では、回路要素の第１のサブセット３１１は、ＬＢ端子３３１ａまたはアンテナ端子３３１ｃのいずれかから受信された信号をフィルタ処理するように構成されてもよい。さらに、回路要素の第２のサブセット３２１は、ＨＢ端子３３１ｂまたはアンテナ端子３３１ｃのいずれかから受信された信号をフィルタ処理するように構成されてもよい。回路要素の第１のサブセット３１１および／または回路要素の第２のサブセット３２１によって実行されるフィルタ処理は、特定の周波数帯域幅の外側にある信号成分を減少させる場合がある。たとえば、回路要素の第１のサブセット３１１は、第１の周波数を中心とするＬＢ周波数帯域幅の外側にある信号成分を減少させる場合があり、回路要素の第２のサブセット３２１は、第２の周波数を中心とするＨＢ周波数帯域幅の外側にある信号成分を減少させる場合があり、この場合、第２の周波数は第１の周波数よりも高い。ＬＢ周波数帯域幅とＨＢ周波数帯域幅は、重複のない帯域幅であってもよい。
【００３７】
回路３００は、ＬＢ端子３３１ａおよび／またはＨＢ端子３３１ｂを介してワイヤレス通信デバイスの１つまたは複数のプロセッサ、１つまたは複数のメモリ、あるいは１つまたは複数の他の構成要素に結合されてもよい。回路３００は、アンテナ端子３３１ｃを介してアンテナに結合されてもよく、１つまたは複数の接地端子、たとえば、第１の接地端子３３１ｄおよび／または第２の接地端子３３１ｅを介してワイヤレス通信デバイスのグランドに結合されてもよい。
【００３８】
いくつかの実装形態では、１つまたは複数の導電性側壁３３１は特定のフットプリントに整合してもよい。たとえば、回路３００のフットプリントは、第１の表面３０１ａおよび／または第２の表面３０１ｄの面積と実質的に等しい面積を有してもよい。さらに、回路３００のフットプリントは実質的に矩形であってもよい。矩形のフットプリントは、それぞれの長さが実質的にｘミリメートルに等しい２つの長辺と、それぞれの長さがｙミリメートルに等しい２つの短辺とを有してもよい。たとえば、矩形のフットプリントは、２．５ミリメートル×２．０ミリメートル、２．０ミリメートル×１．２５ミリメートル、１．６ミリメートル×０．８ミリメートル、または任意の他の適切なフットプリントであってもよい。
【００３９】
ＨＢ端子３３１ｂ、第１の接地端子３３１ｄ、およびＬＢ端子３３１ａは、図３Ｃおよび図３Ｄに示すように、矩形のフットプリントの第１の長辺上に配設されてもよく、アンテナ端子３３１ｃ、ダミー端子３３１ｆ、および第２の接地端子３３１ｅは、それぞれＨＢ端子３３１ｂ、第１の接地端子３３１ｄ、およびＬＢ端子３３１ａと反対側に位置する矩形のフットプリントの第２の長辺上に配設されてもよい。上述のように、いくつかの実装形態では、ダミー端子３３１ｆは非導電性であってもよく、または完全に省略されてもよい。
【００４０】
いくつかの実装形態では、第１の接地端子３３１ｄまたは第２の接地端子３３１ｅのいずれかが省略されてもよく、あるいは導電性ダミー端子または非導電性ダミー端子と交換されてもよい。たとえば、第１のＬＢキャパシタ３１１ａおよび第５のＨＢキャパシタ３２１ｇは、導電性トレースを介して第２の接地端子３３１ｅではなく第１の接地端子３３１ｄに結合されてもよく、第２の接地端子３３１ｅは、省略されてもよく、あるいはダミー端子３３１ｆと同様のダミー端子と交換されてもよい。代替的に、第１のＨＢキャパシタ３２１ａおよび第３のＬＢキャパシタ３１１ｄは、導電性トレースを介して第１の接地端子３３１ｄではなく第２の接地端子３３１ｅに結合されてもよく、第１の接地端子３３１ｄは、省略されてもよく、あるいはダミー端子３３１ｆと同様のダミー端子と交換されてもよい。たとえば、１つまたは複数の貫通ビアまたは導電性トレースが、絶縁体３０１の１つまたは複数の表面を貫通するように形成されてもよく、あるいは絶縁体３０１の１つまたは複数の表面上に配設されてもよい。
【００４１】
いくつかの実装形態（図３Ａ〜図３Ｄに示す実装形態など）では、絶縁体３０１は、第１の表面３０１ａから第２の表面３０１ｄまで延びる穴または貫通ビアを有さず、かつある周囲面から別の周囲面まで延びる穴または貫通ビアを有さない固体体積であってもよい。その代わり、第１の表面３０１ａと第２の表面３０１ｄとの間のすべての導電性相互接続部は、絶縁体３０１の周囲上に配設された導電性側壁３３１から形成される。他の実装形態では、絶縁体３０１は、導電性側壁３３１の代替としてまたは導電性側壁３３１に加えて絶縁体３０１内に配設された１つまたは複数の穴または導電性相互接続部を有してもよい。
【００４２】
図４は、本開示の別の態様による回路４００を実装するための両面回路レイアウトの側面図を概略的に示す。
【００４３】
回路４００は、たとえば、マルチプレクサであってもよい。回路４００は、第１の表面と第２の表面とを有する絶縁体４０１を含んでもよい。第１の表面および第２の表面はそれぞれ、図３Ａ〜図３Ｄに示す第１の表面３０１ａおよび第２の表面３０１ｄと同様であってもよい。第１の表面上に第１の内側導電層４２１が配設されてもよく、第２の表面上に第２の内側導電層４２２が配設されてもよい。第１の内側導電層４２１は、たとえば、第１のＬＢキャパシタ３１１ａ、第２のＬＢキャパシタ３１１ｃ、および／または第３のＬＢキャパシタ３１１ｄと同様の１つまたは複数のキャパシタの端子を形成してもよい。第２の内側導電層４２２は、たとえば、第１のＨＢキャパシタ３２１ａ、第２のＨＢキャパシタ３２１ｃ、第３のＨＢキャパシタ３２１ｄ、第４のＨＢキャパシタ３２１ｆ、および／または第５のＨＢキャパシタ３２１ｇと同様の１つまたは複数のキャパシタの端子を形成してもよい。第１の内側導電層４２１および第２の内側導電層４２２は、任意の適切な材料、たとえば、銅を含んでもよい。第１の内側導電層４２１および第２の内側導電層４２２は、任意の適切な厚さを有してもよく、たとえば２マイクロメートルであってもよく、絶縁体４０１よりも著しく薄くてもよい。
【００４４】
第１の内側導電層４２１上に第１の誘電体層４３１が配設されてもよく、第２の内側導電層４２２上に第２の誘電体層４３２が配設されてもよい。第１の誘電体層４３１は、たとえば、第１のＬＢキャパシタ３１１ａ、第２のＬＢキャパシタ３１１ｃ、および／または第３のＬＢキャパシタ３１１ｄと同様の１つまたは複数のキャパシタの誘電体層を形成してもよい。第２の誘電体層４３２は、たとえば、第１のＨＢキャパシタ３２１ａ、第２のＨＢキャパシタ３２１ｃ、第３のＨＢキャパシタ３２１ｄ、第４のＨＢキャパシタ３２１ｆ、および／または第５のＨＢキャパシタ３２１ｇと同様の１つまたは複数のキャパシタの誘電体層を形成してもよい。第１の誘電体層４３１および第２の誘電体層４３２は、任意の適切な材料、たとえば、酸化アルミニウムおよび／または窒化ケイ素を含んでもよい。
【００４５】
第１の誘電体層４３１上に第１の中央導電層４４１が配設されてもよく、第２の誘電体層４３２上に第２の中央導電層４４２が配設されてもよい。第１の中央導電層４４１は、たとえば、第１のＬＢキャパシタ３１１ａ、第２のＬＢキャパシタ３１１ｃ、および／または第３のＬＢキャパシタ３１１ｄと同様の１つまたは複数のキャパシタの端子を形成してもよい。第２の中央導電層４４２は、たとえば、第１のＨＢキャパシタ３２１ａ、第２のＨＢキャパシタ３２１ｃ、第３のＨＢキャパシタ３２１ｄ、第４のＨＢキャパシタ３２１ｆ、および／または第５のＨＢキャパシタ３２１ｇと同様の１つまたは複数のキャパシタの端子を形成してもよい。第１の中央導電層４４１および第２の中央導電層４４２は、任意の適切な材料、たとえば、銅を含んでもよい。第１の中央導電層４４１および第２の中央導電層４４２は、任意の適切な厚さを有してもよく、たとえば２マイクロメートルであってもよく、絶縁体４０１よりも著しく薄くてもよい。
【００４６】
第１の内側導電層４２１、第１の誘電体層４３１、および第１の中央導電層４４１は、第１の中央絶縁体４４５に埋め込まれてもよい。第１の内側導電層４２１、第１の誘電体層４３１、および第１の中央導電層４４１は、第２の中央絶縁体４４６に埋め込まれてもよい。第１の中央絶縁体４４５および第２の中央絶縁体４４６は、任意の適切な材料、たとえば、積層体を含んでもよい。
【００４７】
第１の中央絶縁体４４５には１つまたは複数の第１のビア４５１が形成されてもよく、第２の中央絶縁体４４６には１つまたは複数の第２のビア４５２が形成されてもよい。１つまたは複数の第１のビア４５１は、導電性を有してもよく、第１の内側導電層４２１および／または第１の中央導電層４４１に結合されてもよい。１つまたは複数の第２のビア４５２は、導電性を有してもよく、第２の内側導電層４２２および／または第２の中央導電層４４２に結合されてもよい。
【００４８】
第１の中央絶縁体４４５上に第１の外側導電層４６１が配設されてもよく、第２の中央絶縁体４４６上に第２の外側導電層４６２が形成されてもよい。第１の外側導電層４６１は、１つまたは複数の第１のビア４５１のうちの１つまたは複数と接触してもよく、第２の外側導電層４６２は、１つまたは複数の第２のビア４５２のうちの１つまたは複数と接触してもよい。第１の外側導電層４６１および第２の外側導電層４６２の一部は、スパイラルインダクタの形をしていてもよい。たとえば、図３Ａおよび図３Ｂに示す第１のＬＢインダクタ３１１ｂおよび／または第２のＬＢインダクタ３１１ｅは、第１の外側導電層４６１から形成されてもよく、第１のＨＢインダクタ３２１ｂおよび／または第２のＨＢインダクタ３２１ｅは、第２の外側導電層４６２から形成されてもよい。
【００４９】
第１の外側導電層４６１と第２の外側導電層４６２の各々が、３つの副層、すなわち、内側副導電層、ビアが貫通する副絶縁層、および外側副導電層を含んでもよい。
【００５０】
第１の外側絶縁層４９１は、第１の外側導電層４６１および／または第１の中央絶縁体４４５上に配設されてもよく、第２の外側絶縁層４９２は、第２の外側導電層４６２および／または第２の中央絶縁体４４６上に配設されてもよい。第１の外側絶縁層４９１および／または第２の外側絶縁層４９２はそれぞれ、第１の外側導電層４６１および／または第２の外側導電層４６２の１つまたは複数の部分を露出させるようにパターン化されてもよい。第１の外側絶縁層４９１および／または第２の外側絶縁層４９２は、はんだ抵抗材料を含んでもよい。
【００５１】
第１の外側絶縁層４９１および／または第２の外側絶縁層４９２上のボールグリッドアレイ（ＢＧＡ）内に１つまたは複数のはんだボール４９４が配設されてもよい。１つまたは複数のはんだボール４９４は、第１の外側導電層４６１および／または第２の外側絶縁層４９２の１つまたは複数の露出された部分に接触するように配置されてもよい。図４に示すように、１つまたは複数のはんだボール４９４は、第１の外側絶縁層４９１上に配設され、第１の外側導電層４６１の１つまたは複数の露出された部分と接触するように配置される。しかし、１つまたは複数のはんだボール４９４が回路４００のいずれの側に配置されてもよいことが理解されよう。
【００５２】
絶縁体４０１、第１の中央絶縁体４４５、および／または第２の中央絶縁体４４６の周囲上に１つまたは複数の導電性側壁４９９が配設されてもよい。１つまたは複数の導電性側壁４９９は、第１の内側導電層４２１、第１の中央導電層４４１、第１の外側導電層４６１、第２の内側導電層４２２、第２の中央導電層４４２、第２の外側導電層４６２、またはそれらの任意の組合せに接触してもよい。
【００５３】
図５は、本開示のまた別の態様による回路５００を実装するための両面回路レイアウトの側面図を概略的に示す。回路５００は、たとえば、マルチプレクサであってもよい。図５は、図４に関してすでに説明した要素と同様のいくつかの要素を含む。たとえば、回路５００は、絶縁体４０１と同様の絶縁体５０１と、それぞれ第１の内側導電層４２１および第２の内側導電層４２２と同様の第１の内側導電層５２１および第２の内側導電層５２２と、それぞれ第１の誘電体層４３１および第２の誘電体層４３２と同様の第１の誘電体層５３１および第２の誘電体層５３２と、それぞれ第１の中央導電層４４１および第２の中央導電層４４２と同様の第１の中央導電層５４１および第２の中央導電層５４２と、それぞれ第１の中央絶縁体４４５および第２の中央絶縁体４４６と同様の第１の中央絶縁体５４５および第２の中央絶縁体５４６と、それぞれ１つまたは複数の第１のビア４５１および１つまたは複数の第２のビア４５２と同様の１つまたは複数の第１のビア５５１および１つまたは複数の第２のビア５５２と、それぞれ第１の外側導電層４６１および第２の外側導電層４６２と同様の第１の外側導電層５６１および第２の外側導電層５６２と、それぞれ第１の外側絶縁層４９１および第２の外側絶縁層４９２と同様の第１の外側絶縁層５９１および第２の外側絶縁層５９２と、１つまたは複数の導電性側壁４９９と同様の１つまたは複数の導電性側壁５９９とを含んでもよい。
【００５４】
したがって、ここでは、回路５００と図４に示す回路４００との違いのみについて説明する。たとえば、回路５００は、ＢＧＡパッケージではなくランドグリッドアレイ（ＬＧＡ）パッケージとして構成されてもよい。第１の外側絶縁層５９１および／または第２の外側絶縁層５９２は、パターン化されなくてもよい。したがって、第１の外側導電層５６１および／または第２の外側導電層５６２は、回路５００の上面または下面に露出されなくてもよい。さらに、図４に示す１つまたは複数のはんだボール４９４は回路５００から省略される。はんだボール４９４ではなく、１つまたは複数の導電性側壁５９９が回路５００の端子として使用されてもよい。特に、１つまたは複数の導電性側壁５９９は、たとえば、図３Ａ〜図３Ｄに示す導電性側壁３３１のうちの１つまたは複数と同様であってもよい。
【００５５】
図６は、本開示のまた別の態様による、両面回路レイアウトを有する回路を製造するための方法６００を概略的に示す流れ図である。この回路は、たとえば、マルチプレクサであってもよい。方法６００に従って製造される回路は、図１、図３Ａ〜図３Ｄ、図４、および／または図５に示す回路のうちのいずれと同様であってもよい。しかし、方法６００については、図５に示す回路５００を製造するために実施されるものとして説明する。
【００５６】
方法６００の第１の部分６１０はパネル上で実行されてもよい。第１の部分６１０は、両面パッシブオンガラス（ＰｏＧ）プロセスとして実行されてもよい。
【００５７】
６１２において、方法６００は、パネルの両側に内側導電層をパターン化し金属化する。パネルは、絶縁体のシート、たとえば、ガラスのシートを含んでもよい。ガラスは、方法６００に従って製造される少なくとも１つの回路５００内の絶縁体５０１を形成してもよい。内側導電層は、第１の内側導電層５２１および第２の内側導電層５２２と同様であってもよい。
【００５８】
６１４において、方法６００では、パネルの両側に誘電体層を塗布する。誘電体層は、６１２においてパターン化され金属化された内側導電層の一部に選択的に塗布されてもよい。誘電体層は、第１の誘電体層５３１および第２の誘電体層５３２と同様であってもよい。
【００５９】
６１６において、方法６００では、パネルの両側に中央導電層をパターン化し金属化する。中央導電層は、第１の中央導電層５４１および第２の中央導電層５４２と同様であってもよい。内側導電層、誘電体層、および外側導電層は、パネルの両側にキャパシタを形成するように構成されてもよい。
【００６０】
６１８において、方法６００では、パネルの両側に中央絶縁体を塗布し、この中央絶縁体にレーザーによってビアをパターン化する。内側導電層、誘電体層、および外側導電層は、６１８において塗布された中央絶縁体に埋め込まれてもよい。中央絶縁体を塗布することは、積層することを含んでもよく、中央絶縁体は積層体を含んでもよい。中央絶縁体は、第１の中央絶縁体５４５および第２の中央絶縁体５４６と同様であってもよい。レーザーパターン化は、中央絶縁体にビアを形成することによって内側導電層および／または外側導電層の選択された部分を露出させることを含んでもよい。ビアには、任意の適切な導電性材料、たとえば、銅が充填されてもよい。
【００６１】
６２２において、方法６００では、パネルの両側に内側副導電層をパターン化しめっきする。内側副導電層の選択された部分は、６１８において形成されたビアに接触してもよい。したがって、内側副導電層は、内側導電層および／または外側導電層の選択された部分と電気的に接触してもよい。内側副導電層の一部は、スパイラルインダクタを形成するようにパターン化されてもよい。
【００６２】
６２４において、方法６００では、パネルの両側に副絶縁層を塗布し、この副絶縁層にレーザーによってビアをパターン化する。６２２においてパターン化されめっきされた内側副導電層は、６２４において塗布された中央絶縁体に埋め込まれてもよい。レーザーパターン化は、副絶縁層にビアを形成することによって内側副導電層の選択された部分を露出させることを含んでもよい。ビアには、任意の適切な導電性材料、たとえば、銅が充填されてもよい。
【００６３】
６２６において、方法６００では、パネルの両側に外側副導電層をパターン化しめっきする。外側副導電層の選択された部分は、６２４において形成されたビアに接触してもよい。したがって、外側副導電層の選択された部分は、内側副導電層の選択された部分と電気的に接触してもよい。外側副導電層の一部は、スパイラルインダクタを形成するようにパターン化されてもよい。特に、６２２においてパターン化されめっきされた内側副導電層、６２４においてレーザーによってパターン化されたビア、６２６においてパターン化されめっきされた外側副導電層は、パネルの両側にインダクタを形成するように構成されてもよい。６２２、６２４、および６２６において形成された３つの副層は、第１の外側導電層５６１および第２の外側導電層５６２と同様な外側導電層を形成してもよい。
【００６４】
６２８において、方法６００では、パネルの両側に外側絶縁層を塗布する。外側絶縁層は、第１の外側絶縁層５９１および第２の外側絶縁層５９２と同様であってもよい。
【００６５】
代替的に、方法６００によってＢＧＡパッケージを有する回路４００を製造する場合、外側絶縁層は、図４に示す第１の外側絶縁層４９１および第２の外側絶縁層４９２と同様であってもよい。したがって、方法６００では、場合によっては、はんだボールの配置のためにパネルの１つまたは複数の側に第１の外側絶縁層４９１および／または第２の外側絶縁層４９２をパターン化してもよい。
【００６６】
方法６００の第２の部分６４０は、配線工程であってもよい。
【００６７】
６４２において、方法６００では、場合によってははんだボールを配置する。上述のように、６４２においてはんだボールを配置することが必要になるのは、図４に示すようにＢＧＡパッケージを有する回路４００を製造するときだけである。６４２において配置されるはんだボールは、図４に示すはんだボール４９４と同様であってもよい。
【００６８】
６４４において、方法６００では、場合によってはパネルにシンギュレーションを施す。シンギュレーションは、パネル上に複数の回路が形成される場合に実行されてもよい。シンギュレーションは、パネルをスライスして複数の回路を互いに分離することを含んでもよい。
【００６９】
６４６および６４８において、方法６００では、回路５００の側壁を金属化する。金属化された側壁は、導電性側壁５９９と同様であってもよい。
【００７０】
６４６において、方法６００では、シャドーマスクの堆積を実行してもよい。シャドーマスクの堆積では、ドライケミストリー、たとえば、チタン（Ｔｉ）、クロム（Ｃｒ）、および／または別の適切な材料の金属蒸着またはスパッタリングを使用してもよい。
【００７１】
６４８において、方法６００では、シャドーマスク堆積物上にニッケル（Ｎｉ）、銅（Ｃｕ）、および／または別の適切な材料をシード層として堆積させ、次いで、たとえば無電解ニッケルめっきおよび／またははんだの電気めっきを実行してもよい。
【００７２】
追加または代替として、６４６および６４８における金属化は次のように実行されてもよい。６４６において、この方法６００では、たとえばスクリーンまたはステンシルを使用してペースト印刷を実行してもよい。次いで、６４８において、方法６００では、金属材料をスクリーン／ステンシル印刷可能にしたあらゆる有機物を除去してもよい。６４８における除去は、焼結またはリフロー（ペーストがはんだ材料である場合）を含んでもよい。
【００７３】
図７は、本開示の一態様が有利に使用される場合がある例示的なワイヤレス通信システム７００を示すブロック図である。説明の目的で、図７は、３つのリモートユニット７２０、７３０、および７５０と、２つの基地局７４０とを示す。ワイヤレス通信システムがこれよりも多くのリモートユニットおよび基地局を有してもよいことが認識されよう。リモートユニット７２０、７３０および７５０は、以下に開示するように集積回路（ＩＣ）デバイス７２５、７３５、および７５５を含む。ＩＣを含む任意のデバイスは、本明細書において開示するプロセスによって製造され、基地局、スイッチングデバイスおよびネットワーク機器を含む、開示する特徴および／または構成要素を有する半導体構成要素も含んでもよいことが認識されよう。図７は、基地局７４０からリモートユニット７２０、７３０、および７５０への順方向リンク信号７８０、ならびに、リモートユニット７２０、７３０、および７５０から基地局７４０への逆方向リンク信号７９０を示す。
【００７４】
図７では、リモートユニット７２０はモバイル電話として示され、リモートユニット７３０はポータブルコンピュータとして示され、リモートユニット７５０はワイヤレスローカルループシステム中の固定位置リモートユニットとして示されている。たとえば、リモートユニットは、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、およびコンピュータのようなデバイスであってもよい。図７は本開示の教示によるリモートユニットを示すが、本開示はこれらの例示的な示されたユニットに限定されない。本開示は、後述のように半導体構成要素を含む任意のデバイスにおいて好適に用いられてもよい。
【００７５】
本明細書で開示する回路は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、またはコンピュータなどのデバイス内に組み込まれてもよい。
【００７６】
図８は、本明細書に開示するような半導体部品の回路設計、レイアウト設計、および論理設計のための設計用ワークステーションを示すブロック図である。設計用ワークステーション８００は、オペレーティングシステムソフトウェアと、サポートファイルと、ＣａｄｅｎｃｅまたはＯｒＣＡＤなどの設計ソフトウェアが入っているハードディスクを含んでもよい。設計用ワークステーション８００は、回路および半導体ダイを含んでもよい半導体部品８１０の設計を容易にするディスプレイも含む。記憶媒体８０４が、半導体部品８１０を有形化して記憶するために設けられている。半導体部品８１０は、ＧＤＳＩＩまたはＧＥＲＢＥＲのようなファイルフォーマットで、記憶媒体８０４上に記憶されてもよい。記憶媒体８０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってもよい。さらに、設計用ワークステーション８００は、記憶媒体８０４から入力を受け取るか、または記憶媒体８０４に出力を書き込むための、ドライブ装置８０３を含む。
【００７７】
記憶媒体８０４上に記録されたデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または電子ビームリソグラフィなどのシリアル書込みツールのためのマスクパターンデータを指定してもよい。記憶媒体８０４にデータを供給すると、回路および半導体ダイを設計するためのプロセスの数が少なくなることによって、半導体部品８１０の設計が容易になる。
【００７８】
上記の説明では、キャパシタ、容量性、抵抗器、抵抗性、インダクタ、誘導性、導体、導電性などの個別の要素または特性を参照する場合がある。しかし、本明細書で開示する様々な態様が特定の要素に限定されず、様々な構成要素、要素、または構成要素もしくは要素の一部が１つまたは複数の個別の要素または特性の機能を実現するために使用されてもよいことが諒解されよう。たとえば、容量性構成要素または容量性要素は、個別のデバイスであってもよく、または誘電材料によって分離された導電性トレースの特定の構成によって形成されてもよく、あるいはそれらの組合せであってもよい。同様に、誘導性構成要素または誘導性要素は、個別のデバイスであってもよく、または導電性トレースおよび導電性材料（たとえば、エアコア、磁性材料、常磁性材料）の特定の構成によって形成されてもよく、あるいはそれらの組合せであってもよい。同様に、抵抗性構成要素または抵抗性要素は、個別デバイスであってもよく、あるいは半導体材料、導電性トレースの長さおよび／もしくは断面積を調整する絶縁材料、またはそれらの組合せによって形成されてもよい。さらに、導電性トレースおよび導電性材料の特定の構成が１つまたは複数の抵抗機能、容量機能、または誘導機能を実現してもよい。したがって、本明細書で開示する様々な構成要素または要素が詳細に説明した特定の態様および／または構成に限定されず、それらの態様および／または構成が例示的な例として示されているにすぎないことが諒解されよう。
【００７９】
上記の開示は本発明の例示的な態様を示すが、添付の特許請求の範囲によって規定されるような本発明の範囲から逸脱することなく、本明細書において様々な変更および変形を加えることができることに留意されたい。本明細書で説明した本開示の態様による方法クレームの機能、ステップ、および／またはアクションは、いかなる特定の順序で実行される必要もない。さらに、本開示の要素は、単数形で説明または特許請求されることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。
【符号の説明】
【００８０】
１００  回路
１１１  回路要素の第１のサブセット
１１１ａ  第１のＬＢキャパシタ
１１１ｂ  第１のＬＢインダクタ
１１１ｃ  第２のＬＢキャパシタ
１１１ｄ  第３のＬＢキャパシタ
１１１ｅ  第２のＬＢインダクタ
１２１  回路要素の第２のサブセット
１２１ａ  第１のＨＢキャパシタ
１２１ｂ  第１のＨＢインダクタ
１２１ｃ  第２のＨＢキャパシタ
１２１ｄ  第３のＨＢキャパシタ
１２１ｅ  第２のＨＢインダクタ
１２１ｆ  第４のＨＢキャパシタ
１２１ｇ  第５のＨＢキャパシタ
１３１ａ  ＬＢ端子
１３１ｂ  ＨＢ端子
１３１ｃ  アンテナ端子
１３１ｄ  第１の接地端子
１３１ｅ  第２の接地端子
２００  平面回路レイアウト
２１１ａ  第１のＬＢインダクタ
２１１ｂ  第２のＬＢインダクタ
２２１ａ  第１のＨＢインダクタ
２２１ｂ  第２のＨＢインダクタ
２３１ａ  ＬＢ端子
２３１ｂ  ＨＢ端子
２３１ｃ  アンテナ端子
３００  回路
３０１  絶縁体
３０１ａ  第１の表面
３０１ｂ  第１の周囲面
３０１ｃ  第２の周囲面
３０１ｄ  第２の表面
３１１  回路要素の第１のサブセット
３１１ａ  第１のＬＢキャパシタ
３１１ｂ  第１のＬＢインダクタ
３１１ｃ  第２のＬＢキャパシタ
３１１ｄ  第３のＬＢキャパシタ
３１１ｅ  第２のＬＢインダクタ
３２１  回路要素の第２のサブセット
３２１ａ  第１のＨＢキャパシタ
３２１ｂ  第１のＨＢインダクタ
３２１ｃ  第２のＨＢキャパシタ
３２１ｄ  第３のＨＢキャパシタ
３２１ｅ  第２のＨＢインダクタ
３２１ｆ  第４のＨＢキャパシタ
３２１ｇ  第５のＨＢキャパシタ
３３１ａ  ＬＢ端子
３３１ｂ  ＨＢ端子
３３１ｃ  アンテナ端子
３３１ｄ  第１の接地端子
３３１ｅ  第２の接地端子
４００  回路
４０１  絶縁体
４２１  第１の内側導電層
４２２  第２の内側導電層
４３１  第１の誘電体層
４３２  第２の誘電体層
４４１  第１の中央導電層
４４２  第２の中央導電層
４４５  第１の中央絶縁体
４４６  第２の中央絶縁体
４５１  第１のビア
４５２  第２のビア
４６１  第１の外側導電層
４６２  第２の外側導電層
４９１  第１の外側絶縁層
４９２  第２の外側絶縁層
４９４  はんだボール
４９９  導電性側壁
５００  回路
５０１  絶縁体
５２１  第１の内側導電層
５２２  第２の内側導電層
５３１  第１の誘電体層
５３２  第２の誘電体層
５４１  第１の中央導電層
５４２  第２の中央導電層
５４５  第１の中央絶縁体
５４６  第２の中央絶縁体
５５１  第１のビア
５５２  第２のビア
５６１  第１の外側導電層
５６２  第２の外側導電層
５９１  第１の外側絶縁層
５９２  第２の外側絶縁層
５９９  導電性側壁
７２０、７３０、７５０  リモートユニット
７２５、７３５、７５５  集積回路（ＩＣ）デバイス
７４０  基地局
７８０  順方向リンク信号
７９０  逆方向リンク信号
８００  設計用ワークステーション
８０３  ドライブ装置
８０４  記憶媒体
８１０  半導体部品
【図１】
2019522915.tif 000003
【図２】
2019522915.tif 000004
【図３Ａ】
2019522915.tif 000005
【図３Ｂ】
2019522915.tif 000006
【図３Ｃ】
2019522915.tif 000007
【図３Ｄ】
2019522915.tif 000008
【図４】
2019522915.tif 000009
【図５】
2019522915.tif 000010
【図６】
2019522915.tif 000011
【図７】
2019522915.tif 000012
【図８】
2019522915.tif 000013
【国際調査報告】
2019522915.tif 000014
2019522915.tif 000015
2019522915.tif 000016