(57)【要約】【解決手段】通信ノードで使用され得る解決法が提供される。カードモジュールを支持するケースが提供される。カードモジュールは、前部縁部及び後部縁部を有する回路基板を含み、前部縁部に隣接して取り付けられたチクレットを含む。ハウジングは、回路基板及びチクレット上に押し付けられ、ハウジングを定位置に保持することができる。ハウジングと後部縁部との間の回路基板には、トランスボックスが設けられ設けられている。ＰＯＥカードは、トランスボックスとハウジングとの間の回路基板に取り付けることができる。【選択図】図２５
2019516262.tif 000002
【特許請求の範囲】
【請求項１】
通信ノードであって、
複数のポートを有する第１の面を有するケースと、
前記前面の近傍に取り付けられたカードモジュールと、を備え、該カードモジュールが、
回路基板であって、前部縁部及び後部縁部、並びに前記前部縁部に位置付けされた複数のハウジングスロットを含む回路基板と、
２つのハウジングスロットの間の前記回路基板上に取り付けられたチクレットであって、複数の端子を有し、前記複数の端子の各々の端子が、前記回路基板に電気的に接続されたテールを含む、チクレットと、
複数のスロット壁部を有するハウジングを含むポートモジュールであって、前記スロット壁部が、前記ハウジングスロット内に位置付けされ、前記ハウジングが、前記複数の端子と整列したポート凹部を含む、ポートモジュールと、
前記回路基板上に取り付けられたトランスボックスであって、前記ポート凹部に関連付けられ、前記トランスのケーブル側とチップ側との間に磁気結合を提供するように構成され、前記後部縁部と前記ハウジングとの間に位置付けされている、トランスボックスと、を含む、通信ノード。
【請求項２】
前記回路基板上に取り付けられたパワーオーバーイーサネット（ＰＯＥ）カードをさらに備え、該ＰＯＥカードが、ＰＯＥ電力を供給するために前記ケーブル側上に設けられた中央タップに電力を注入するように構成されている、請求項１に記載の通信ノード。
【請求項３】
前記ＰＯＥカードが、前記トランスボックスと前記ハウジングとの間に位置付けされている、請求項２に記載の通信ノード。
【請求項４】
前記ＰＯＥカードが、垂直に位置付けされている、請求項３に記載の通信ノード。
【請求項５】
前記スロット壁部が、前記チクレットと係合する取り付けチャネルを含み、前記係合が、前記チクレットに前記ハウジングを固定するのを助ける、請求項１に記載の通信ノード。
【請求項６】
前記チクレットが、ノッチを含み、前記取り付けチャネルが、前記ノッチと圧入方式で係合するリブを含む、請求項４に記載の通信ノード。
【請求項７】
前記ハウジングが、前記ポート凹部内に前記端子を位置付けするように結合するコム及び端子壁部を含む、請求項１に記載の通信ノード。
【請求項８】
前記ポートモジュールが、前記ハウジングに取り付けられたシールドを含む、請求項１に記載の通信ノード。
【請求項９】
前記テールが、前記回路基板にはんだ付けされている、請求項１に記載の通信ノード。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、２０１６年３月１日に出願された米国仮出願第６２／３０１，９２６号の優先権の利益を主張するものであり、これはその全体が参照により本明細書に組み込まれる。
【０００２】
本開示は、ネットワークスイッチ分野に関し、より具体的には、性能の改善及びコストの低減を可能にするアーキテクチャに関する。
【背景技術】
【０００３】
スイッチ及びルータ並びに他の通信デバイス（本明細書では、集合的に通信ノードと称されるものとする）は、異なるコンピューティングデバイス間での通信を提供するために一般的に使用されている。様々な形態を取り得るコンピューティングデバイスは、サーバのラック内に配置されている場合があるか、又は同じサーバルーム内、同じ建物内、若しくは完全に別の場所に分散して配置されている場合がある。コンピューティングデバイスがどこにあるかにかかわらず、通信ノードは、ケーブルが通信ノードを様々なコンピューティングデバイスに接続することを可能にする複数のポートを含む。
【０００４】
図１は、典型的な通信ノード１０を例解する。通信ノード１０は、複数のポート１８を有する面１５を有するケース１４を含む。これらのポートは、限定されないが、ＱＳＦＰレセプタクル、ＳＦＰレセプタクル、８Ｐ８Ｃ（本明細書で使用される用語であるＲＪ４５として一般的に知られている）などの様々な異なる構成、又は他の望ましい構成であってもよく、積み重ねられているか、連動されているか、又は単一のポート構成であってもよい。理解され得るように、ポートが面１５上にあるように描写されているが、所望により、ポートは、ケース１４の他の（さらには複数の）面上にあってもよい。
【０００５】
ケース１４は、回路基板３０（マザーボードと称されることもある）を支持し、次いで、回路基板３０は、集積回路（ＩＣ）モジュール３５を支持する。ＩＣモジュール３５は、本業界で知られている様々な処理及びメモリ構成要素を含んでもよく、所望の機能レベルは、通信モードの意図される目的及び用途に依存する。回路基板３０は、ＰＨＹモジュール４５も支持する。ＰＨＹモジュール４５は、リンク層デバイス（媒体アクセス制御又はＭＡＣと称され得る）を銅ケーブル又は光ファイバなどの物理媒体に接続するように構成されている。したがって、ＰＨＹモジュール４５は、ＩＣモジュール３５からのデジタル信号を取り込み、これらの信号をケーブル及び光ファイバを介して伝送され得るアナログ信号に変換する。ＰＨＹモジュール４５は、アナログ信号も受信し、これらの信号をＩＣモジュール３５に提供され得るデジタル信号に変換する。理解され得るように、ＰＨＹモジュール４５は、サポートされている特定のプロトコル（複数可）をサポートするために必要に応じて組み合わせられ得るいくつかの機能回路を含み得る。
【０００６】
理解されるように、回路基板３０は、ＩＣモジュール３５（いくつかの異なるＡＳＩＣ、並びにメモリ及び他の所望の回路の組み合わせであり得る）を支持する必要があり、また、回路基板３０は、ＰＨＹモジュール４５（これは、ＩＣモジュール３５と通信する必要がある）も支持し、回路基板３０上に位置付けられた様々なＡＳＩＣを冷却し得るのに十分な空間を有する必要がある（この冷却には、対応するＡＳＩＣにヒートシンクを取り付ける必要があり得る）ため、比較的大きくなる傾向がある。回路基板は、ポート６０も支持する。
【０００７】
ポート６０は、回路基板３０上に取り付けられた業界標準のレセプタクルのうちの１つ以上の組み合わせなどであるが、これに限定されない様々な構成で提供され得る。可能な標準設計の例としては、ＳＦＰ、ＱＳＦＰ、ＣＸＰ、ＣＦＰ、ＯＣＵＬＩＮＫ、又は任意の他の望ましいコネクタ構成が挙げられるが、これらに限定されない。さらに理解され得るように、これらのポートは、特定の業界標準用に構成される必要はない。
【０００８】
現在のアーキテクチャに存在する１つの問題は、実装に費用がかかる傾向があることである。ＰＨＹモジュール４５は、ポート６０とはアナログ信号を使用して通信し、一方で、ＰＨＹモジュール４５は、ＩＣモジュール３５とはデジタル信号を使用して通信する（このため、ＰＨＹモジュール４５は、通信チャネルのデジタル部分とアナログ部分との間の遷移をもたらす）。これによりいくつかの問題が生じる。１つの問題は、通信チャネルのデジタル側が、ＩＣモジュール３５を構成する様々な回路間に適切な数の通信チャネルを提供するために、回路基板のより多くの層を必要とする傾向があることである。これは、より多くの数の層を有する回路基板をもたらす可能性があり、これにより、システム全体のコストが増大する。結果として、ある特定の個人は、通信ノード１０の構成のさらなる改善を高く評価するであろう。
【発明の概要】
【課題を解決するための手段】
【０００９】
通信ノードとして動作するように構成されたデバイスで使用するためのアーキテクチャが開示される。ボックスは、カードモジュールを支持する。カードモジュールは、回路基板及び回路基板の前部縁部に取り付けられたチクレット（chiclet ）を含む。チクレットは、嵌合コネクタと係合するよう構成された端子を含む。ハウジングは、チクレット上に取り付けられ、チクレットと係合し、一方で、端子を含むポートを画定する。トランスボックスは、取り付けられ得、回路基板は、ハウジングから回路基板の後部縁部に向かって離間されている。トランスボックス内のトランスは、トランスのケーブル側の端子に接続されたトレースをトランスのチップ側のトレースに連結する。トランスボックスとハウジングの間のカードモジュールに、パワーオーバーイーサネット（Power over Ethernet 、ＰＯＥ）カードを取り付けることができる。この設計は製造を容易にし、システムレベルのコストを改善する可能性がある。
【図面の簡単な説明】
【００１０】
本発明は、一例として例示され、添付図面に限定されるものではなく、図面中、同様の符号は、類似の要素を示す。
【００１１】
【図１】従来技術の通信ノードの実施形態の斜視図である。
【図２】従来技術の通信ノードの概略図である。
【図３Ａ】通信ノードの実施形態の概略図である。
【図３Ｂ】通信ノードの実施形態の別の概略図である。
【図３Ｃ】通信ノードの実施形態の別の概略図である。
【図４】通信ノードの実施形態の別の概略図である。
【図５】通信ノードの実施形態の別の概略図である。
【図６】ポートモジュール及び複数の回路基板の実施形態の斜視図である。
【図７】図６に描写された実施形態の別の斜視図である。
【図８】図６に描写された実施形態の斜視分解図である。
【図９】図６に描写された実施形態の簡略化した斜視図である。
【図１０】図９に描写された実施形態の別の斜視図である。
【図１１】図９に描写された実施形態の簡略化した斜視図である。
【図１２】図１１に描写された実施形態の拡大斜視図である。
【図１３】図１２に描写された実施形態の部分分解斜視図である。
【図１４】回路基板上に取り付けられたトランスボックスの実施形態の分解斜視図である。
【図１５】図１２に描写された実施形態の簡略化した斜視図である。
【図１６】線１６−１６に沿って切り取られた、図１５に描写された実施形態の斜視断面図である。
【図１７】図１６に描写された実施形態の部分分解斜視図である。
【図１８】トランスの実施形態の概略図である。
【図１９】トランスボックスの実施形態の斜視図である。
【図２０】図１９に描写された実施形態の別の斜視図である。
【図２１】図１９に描写された実施形態の別の斜視図である。
【図２２】ポートモジュール及び複数の回路基板の実施形態の簡略化した斜視概略図である。
【図２３】通信ノードの別の実施形態の斜視図である。
【図２４】上部カバーを取り外した状態の図２３に描写される実施形態の単純化された平面図である。
【図２５】カードモジュールの別の実施形態の部分分解斜視図である。
【図２６】図２５に描写される実施形態の斜視簡略図である。
【図２７】回路基板上に取り付けられたハウジングを有する図２５に描写される実施形態の斜視図である。
【図２８】線２８−２８に沿って切り取られた、図２７に描写された実施形態の斜視断面図である。
【図２９】線２９−２９に沿って切り取られた、図２７に描写された実施形態の斜視断面図である。
【図３０Ａ】ハウジングの実施形態の斜視図である。
【図３０Ｂ】図３０Ａに描写された実施形態の拡大図である。
【図３１】チクレットを取り除いた図２８に描写された実施形態の別の斜視図である。
【図３２】チクレットが除去されて、線３２−３２に沿って取られた、図２７に描写される実施形態の斜視断面図である。
【図３３】図３２に描写された実施形態の拡大斜視図である。
【図３４】チクレットが含まれた図３２に描写される実施形態の拡大した斜視図である。
【図３５】回路基板上に取り付けられたチクレットの実施形態の斜視断面図である。
【発明を実施するための形態】
【００１２】
以下の発明を実施するための形態は、例示的な実施形態を説明するものであり、開示された特徴は、明示的に開示された組み合わせ（複数可）に限定することを意図しない。したがって、別途記載のない限り、本明細書で開示される特徴は、一緒に組み合わせて、簡潔さのために別途示されることがなかった、さらなる組み合わせを形成することができる。
【００１３】
図３Ａ〜図５は、通信ノード１００の実施形態を概略的に例解する。図３Ａ〜図５に描写された概略図は、ケース内に位置付けられることが意図され、したがって、通信ノードをサーバラックに取り付けて他のデバイスと通信することができるようにする少なくとも外部インターフェースに関して、従来の通信ノード構成と互換性があることが期待される点に留意されたい。
【００１４】
これらの図を見ると、ケース１１４（導電性材料で形成されていてもよい）は、第１の回路基板１３０を支持し、これは、次いで、ＩＣモジュール１３５を支持する。実施形態では、回路基板１３０は、ケース１１４上の回路基板を支持する脚部１９５によって支持される。回路基板１３０は、典型的には６個以上の層を有し、必要に応じて２４個以上の層を含み得る。上述のとおり、ＩＣモジュール１３５は、互いに通信するデジタルプロセッサ、デジタル信号プロセッサ回路、メモリ、暗号化回路など、いくつかの別個の構成要素を含んでもよい。したがって、ＩＣモジュール１３５は、任意の望ましい方法で、所望の機能性を提供する任意の望ましいＡＳＩＣセットで構成されてもよく、これらの構成要素は、本明細書では集合的にＩＣモジュールと称される。
【００１５】
ケース１１４は、第２の回路基板１４０も支持する（描写されたとおり、第２の回路基板１４０は脚部１９５によって支持されるが、他の機械的構造によって支持されてもよい）。第２の回路基板１４０は、アナログ信号を送受信し、デジタル信号を送受信するように構成されたＰＨＹモジュール１４５を支持する。ＰＨＹモジュール１４５は、コネクタ１８０及び／又はコネクタ１８１を介して第１の回路基板１３０（ひいてはＩＣモジュール１３５）と通信し、これらの間にいくつかの通信チャネルを提供することができる。実施形態では、コネクタ（複数可）は、４０を超える通信チャネルを提供することができる。ＰＨＹモジュール１４５とＩＣモジュール１３５との間の信号がデジタルであるため、ＰＨＹモジュール１４５は、必要に応じて、かなりの距離（例えば、１３ｃｍを超える）、ＩＣモジュール１３５から離間し得る。
【００１６】
ＰＨＹモジュール１４５は、１つ以上の所望の構成の複数のポートであり得るポートモジュール１６０とも通信する。ポートモジュール１６０は、ＰＨＹモジュール１４５が外部構成要素と通信することができるインターフェースを提供する。
【００１７】
回路基板１４０は回路基板１３０から分離されているため、回路基板１４０上に設けられる層の数は、回路基板１３０上の層の数と異なってもよい。実施形態では、回路基板１４０は約６個の層を有することができ、回路基板１３０は８個以上の層を有することができる。
【００１８】
描写された分岐回路基板設計のもう１つの利点は、回路基板１４０をより高性能の材料で作製することができることである。既知のとおり、高速データ転送速度をサポートする場合、多くの場合１０以上のＧＨｚに近づく信号周波数を使用する必要がある。例えば、５０Ｇｂｐｓチャネルでは、２５ＧＨｚでのシグナル伝達の使用が必要になる場合がある（例えば、ＮＲＺ符号化が使用されている場合）。ＦＲ４などの典型的な回路基板材料は、こうした高周波にはあまり適しておらず、約１０ＧＨｚの周波数で大きな挿入損失を生じる。アナログ回路で一般的な高周波にかなり適しているが、実質的により高価になる傾向のある他の材料が存在する。例えば、ＮＥＬＣＯ−Ｎ４０００などの材料は、高い周波数ではるかに低い損失となる。
【００１９】
結果として、描写された設計により、材料の選択的な使用が可能になる。ＰＨＹモジュールがより高い周波数で動作する用途では、回路基板１４０の代替材料を使用して、ＦＲ４をデジタル回路に使用し続けながらＦＲ４が提供するよりも２５％以上低い損失とすることが可能である（ＦＲ４は多くの場合、アナログ回路に存在する問題が、それほど問題とはならない、デジタル回路に適している）。これにより、必要以上に多くの層又はより高価な材料を使用することなく、用途の要件に基づく材料の選択的使用が可能になる。回路基板１３０が、全ての通信チャネルを管理するためにより多くの層を必要とする状況では、回路基板１４０は、若干少ない層数（典型的には６層超えは必要とされない）から構成されてもよく、このため、回路基板１４０の全面にわたるコストの節約が可能になる。
【００２０】
理解され得るように、２つの回路基板が示されているが、追加の回路基板を加えることもできる。実施形態では、例えば、デジタル信号で動作するように意図された第１の回路基板は、ハウジング内に位置付けることができ、第２の回路基板及び第３の異なる回路基板に連結することができ、第２及び第３の回路基板は、アナログ信号を提供するように構成されている。第２及び第３の回路基板は、互いに隣接して位置付けられ得、第１の回路基板の２つの異なる側にも位置付けられ得る。したがって、描写された実施形態は、実質的なアーキテクチャの柔軟性をもたらす。
【００２１】
図３Ｂは、通信ノードに組み込むことができる追加の特徴を例解する。具体的には、これは、信号通信アセンブリ１９０を介して回路基板１４０上のＰＨＹモジュール１４５と通信する回路基板１３０によって支持されたＩＣモジュール１３５を含む。こうしたシステムにおいて信号通信アセンブリ１９０（コネクタ及びケーブルとしてもよい）を使用することで、信号通信アセンブリ１９０が回路基板材料を使用するよりも少ない損失を有する傾向があるため、回路基板１３０と回路基板１４０との間の損失を大幅に低減することが期待される。これにより、実質的な任意の距離にわたって信号を送信することについて案じる必要なく、回路基板１３０が所望の機能を提供することが可能になる。
【００２２】
追加の特徴は、送電アセンブリ１９１を用いて回路基板１４０に電力を供給することができる電源１３４を含む（ケーブル及びコネクタも含んでもよい）。図３Ａに示すように、ポートモジュール１６０は、通信ノードが外部デバイスと通信することができるように設けられる。電源レギュレータは、電源１３４によって供給される電力が確実に適切に制御されるようにＰＨＹモジュール１４５と共に含まれてもよい（特定の状況では、ポートモジュールをより効率よく動作させ得る）。追加の通信アセンブリ１９２は、ＰＨＹモジュール１４０を意図された様式で確実に動作させるために、所望の場合、様々な通信信号、制御信号及びタイミング信号を提供することによって、ＰＨＹモジュール１４０の動作の制御を補助するために使用されてもよい。
【００２３】
図３Ｃは、図３Ｂに描写された実施形態と類似しているが、それぞれ、ポートモジュール１４５ａ〜１４５ｄを支持する別個の回路基板１４０ａ〜１４０ｄを含む別の実施形態を例解する。各回路基板１４０ａ〜１４０ｄは、それぞれのＰＨＹモジュール１４５ａ〜１４５ｄ及びそれぞれのポートモジュール１６０ａ〜１６０ｄも支持する。送電伝達アセンブリ１９１及び信号伝達アセンブリ１９０も含まれるが、回路基板１４０ａ〜１４０ｄの各々に別個の経路が提供されるように構成されてもよい。制御通信アセンブリ１９２ａ〜１９２ｄは、２つの回路基板１４０ａ〜１４０ｄの間、又は回路基板１３０と回路基板１４０ａ〜１４０ｄのうちの１つ若しくはそれらのいくつかの組み合わせの間に延在させることができ、所望の場合、通信信号、制御信号及びタイミング信号をＰＨＹモジュール１４５ａ〜１４５ｄに対して提供できる。
【００２４】
図４は、図３Ａに描写された特徴の概略図を例解し、潜在的な物理的配向を例解する。理解され得るように、支持体１９５は、ポートモジュール１６０がケース１１４の面１１５上に位置付けられるように、ケース１１４内で回路基板１３０、１４０を支持するために使用され得る。上述したように、１つ以上のコネクタ１８０（ケーブルアセンブリ又は基板対基板コネクタなどの任意の所望の型のコネクタシステムとすることができる）を使用して、回路基板１３０、１４０の間に信号経路を提供することができる。
【００２５】
図５は、ポートモジュール１６０及びＰＨＹモジュール１４５の特徴を組み合わせて含む構成を有する実施形態の概略図を例解しているが、これは、特定の用途に有益であると決定された特定の物理的構成である。描写されているように、第１の回路基板２０２を含むカードモジュール２００は、第１の面上（及び描写されているように、任意に第２の面上に）接点及び磁気アセンブリ２０１を支持するように構成され、第１の回路基板は、信号変調回路２０６も支持する（信号変調回路は、典型的には、ＰＨＹモジュール１４５の一部である）。通信接続部２０５により、信号変調回路２０６がデジタル方式でＡＳＩＣと通信することが可能になり、電圧接続部２０８は、信号変調回路２０６を支持するために設けられている。
【００２６】
接点及び磁気アセンブリ２０１は、磁気２２１に接続されたラインインターフェース２２０（典型的にはポートモジュールの一部であり、ＲＪ４５コネクタ又は何らかの他の所望のインターフェースであってもよい）を含む。磁気２２１は、従来の様式で機能し、若干の電気的絶縁を提供しつつ、ラインインターフェース２２０とデバイスインターフェース２２２との間の信号通信が可能になる。描写されたとおり、ラインインターフェース２２０は、終端回路２０４（任意の所望の終端回路であってもよい）を介して、第２の回路基板２０３で終端する。デバイスインターフェース２２２は、第１の回路基板２０２に、ひいては信号変調回路２０６に接続される。このため、理解され得るように、信号変調回路２０６が磁気２２２を介してラインインターフェース２２０に信号を供給するように構成されている場合でも、ラインインターフェース２２０は第１の回路基板２０２から電気的に絶縁され得る。
【００２７】
描写された構成の１つの利点は、第２の回路基板２０３（別個の回路基板がＩＣモジュールに使用されたシステムにおける第３の回路基板である）が、電源接続部２０７を介して終端への電力注入部を含んでもよく、実施形態では、第１の回路基板２０２と第２の回路基板２０３との間に良好な電気的絶縁を確保した状態で、終端回路２０４などの終端回路を介して電力をツイストペアに挿入することができる（描写された実施形態から理解され得るように、２つの第２の回路基板２０３であってもよい）。これにより、絶縁コンデンサの必要性を潜在的に低減させることができ、絶縁コンデンサを使用した場合であっても、信号性能のために第１の回路基板２０２を最適化し、かつ／又は電気的絶縁を補償する必要がなく、より小さくすることができるため、性能の改善が可能になり得る。
【００２８】
第２の回路基板２０３は、通信接続部２０５及び調整回路２０９も含む。各回路は、他の構成要素への接続部を含んでもよく、したがって、描写された構成により、例解された回路へのワイヤ／ケーブルの接続が可能になることに留意されたい。
【００２９】
理解され得るように、第２の回路基板２０３は、第１の回路基板の２つの側に位置付けられ得る。パワーオーバーイーサネット（ＰＯＥ）を提供するための電力は、第２の回路基板２０３上に供給され得、それ故に、ＰＯＥ電力が第１の回路基板２０２から分離して維持され得る。描写された構成によって多くの利益を提供することができるが、ＰＯＥが必要でない実施形態では、ＰＯＥボードを省略することができる。
【００３０】
図６〜２２は、図５に概略的に表示されている実施形態の例示的構成を例解する。描写された実施形態は、使用される特定の回路が回路基板上に取り付けられたチップ並びに使用される最終アセンブリ及びチップ（複数）の所望の機能及び能力に依存するため、簡潔化するために全ての回路を示すものではないことに留意されたい。回路は、任意の望ましい構成を包含するよう意図されており、ＦＰＧＡチップ、ＰＨＹモジュール、トランシーバ、又は構成要素と集積回路との任意の望ましい組み合わせであり得るが、これらに限定されないことにも留意されたい。
【００３１】
描写されたカードモジュール３２５は、ハウジング３６１の周囲の周りに少なくとも部分的に延在するケージ３６２を有するハウジング３６１を含むポートモジュール３６０を含む。ポートモジュール３６０は、上部ポート３６０ａ及び下部ポート３６０ｂを画定する。典型的なフロントモジュールアセンブリは、積み重ね、連動された構成（描写されたとおり）において複数のポートを含み、ポートモジュールは、描写された６つのポートよりも多い、又は少ないポートを容易に含むことができ、代替的実施形態では、この構成は、積み重ねたポートを含むことができないことに留意されたい。理解され得るように、積み重ねられた構成の１つの利点は、以下にさらに議論するように、純粋に連動された構成と比較してコストを削減できることである。
【００３２】
描写されたカードモジュール３２５は、第１の回路基板３１２及び２つの第２の回路基板３１３を含む。第１の回路基板３１２は、信号を送受信する回路３１６を含むことができ、したがって、回路３１６は、典型的には、ＰＨＹモジュール、並びに送受信された信号をフィルタ処理及び修正し、かつシステムのデジタル部分と通信するために使用される他の望ましいチップ及び構成要素（媒体非依存性インターフェースチップ又はマイクロコントローラなど）を含むであろう。描写された構成では、第１の回路基板は、パワーオーバーイーサネット（ＰＯＥ）素子を含まず、その代わりに電力挿入回路（従来のＰＯＥ回路であってもよい）及び任意の所望の終端回路（例えばＢｏｂ−Ｓｍｉｔｈ終端として公知の終端）が第２の回路基板３１３上に含まれてもよい。理解され得るように、こうした構成では、電力挿入構成要素及び高電圧接触構成要素を第２の回路基板３１３上に提供することができ、このため第１の回路基板３１２上のより簡単な配置が可能になる。図３Ｃに描写された電力通信アセンブリ１９１などのケーブル接続部（図示せず）が、所望の場合、第２の回路基板３１３に電力を供給するために含まれてもよい。簡潔にするために図示していないが、第１の回路基板３１２は、第１の回路基板３１２が別の回路基板上に設けられたプロセッサと通信することができるように信号通信アセンブリ１９０も含むであろう。
【００３３】
理解され得るように、第１の回路基板３１２は、トランスボックス３４０を支持している。連動構成では、複数のトランスボックス３４０を第１の回路基板３１２上に並べて位置付けられ得る。連動構成では、トランスボックス３４０は、（図９に描写されたとおり）第１の回路基板の２つの側に位置付けられ得る。各トランスボックス３４０は、トランスハウジング３４０ａと、第１の端子セット３４１ａ、３４１ｂを支持する端子フレーム３４３と、を含み、所望の場合、トランスボックスは、第１の回路基板３１２の両側に同じように構成されてもよい。描写されたとおり、第１の端子セット３４１ａ、３４１ｂは端子３４２の列を提供し、端子フレーム３４３はトランスハウジング３４０ａと一体である。実施形態では、端子３４２の列は、ハウジング３６１によって提供される櫛部３６４内に位置付けられるが、このような構成は必要ではない。トランスボックス３４０は、１つ以上のライトパイプ３５９を任意で支持することができ、ＬＥＤがトランスボックス３４０によって覆われるように、対応する発光ダイオード（light emitting diode、ＬＥＤ）が回路基板３１２上に位置付けられ得る。
【００３４】
トランスボックス３４０は、第１の端子セット３４１ａ、３４１ｂ（ライン側から）から受信した信号を、回路基板３１２上のチップ（ＰＨＹモジュール内のチップなど）に接続することができる第２の端子セット３４４（例えば、チップ側に）に通過させるために使用する複数のトランス３４６を支持する。第１の端子セット３４１ａは、ワイヤに接続され得るテール３４３ａを含む。理解され得るように、トランスボックス３４０は、内部３４５を含み、第１の端子セット３４１ａ、３４１ｂのテール３４３ａに接続された信号線、第２の端子セット３４４のテール３４４ａに接続された信号線と磁気的に連結するトランス３４６（フェライトコア３４７ａ及び巻線３４７ｂを含む）を提供するように描写している。第２の端子セット３４４は、回路基板３１２にはんだ付けされ得るはんだテール３４４ｂも含む。トランスボックス３４０は、トランスボックス３４０をそれぞれの回路基板３１２、３１３に固定するために使用され得る基板保持部材３４８ａ、３４８ｂも含む。
【００３５】
所望の場合、トランスボックス３４０は、サイズを大きくし、１つ以上のフィルタ部品を支持するために使用することもできる。トランスボックス３４０は、第２の回路基板３１３内のビア３５５に係合するように構成された終端ピン３４９を含むものとしても描写されている。終端ピン３４９は、各ワイヤペアの中心タップに接続することができ、第２の回路基板３１３上に組み合わせて、ボブスミス（Ｂｏｂ−Ｓｍｉｔｈ）終端又はいくつかの他の所望の終端（前述のとおり）を提供することができる。したがって、終端ピン３４９は、ケーブル側上の図１８の中心タップＣＴに接続することができる（これは、当然のことながら、中心タップＣＴに電圧を印加することによりトランスに電力を挿入することができる）。このような電圧は、周知のように、（チップ側にある）中心タップＣＴ’から電気的に分離され、したがって、チップ側（Ｓ’＋、Ｓ’−、ＣＴ’）は、（２ｋＶのコンデンサによって提供され得る）高電圧分離を必要としない。ＰＯＥ規格に適合する信号連結及び電力挿入のためにトランスを使用することは周知であるため、これ以上の議論はここでは提供されない。理解され得るように、描写された構成は、信号が第１の回路基板上のトレースに供給され／通過させるようにトランスを通って通過する（ＰＨＹモジュールへの最終的な接続）間に、第２の回路基板３１３上で行われるライン側信号の終端が可能になる。当然のことながら、第２の基板が設けられていない場合（例えば、ＰＯＥが望ましくないか、又はＰＯＥが主回路基板に含まれているため）、次いで第１の回路基板３１２上で終端が起こる可能性があるが、そのような構成は、第１の回路基板３１２上のより広い空間を必要とする場合がある。
【００３６】
描写されたトランスボックス３４０は、前面開口３５２及び後面開口３５３を含む。第１の端子セット３４１ａ及び第２の端子セット３４４をトランスハウジング３４０ａにインサート成形できるように、前面開口３５２及び後面開口３５３を含むことは、トランスボックス３４０を形成するのに有益であることが判明している（開口は、端子を所望の位置に保持する方法を提供する）。実施形態では、第１及び第２の端子セットは各々、対応するテールセットと整列した開口から離れて曲がっている／延在しているそれぞれのテールを有する。所望の場合には、トランスボックスは、空気連通チャネルがテール３４４ａと整列された位置でトランスハウジング３４０ａを通ることを可能にするようにノッチ３５４を含むこともできる。これは、例えば、テール３４４ａも回路基板３１２にはんだ付けされている場合に望ましいことがある。トランスボックス３４０の内部構成要素が共に一旦電気的に接続されると、内部構成要素は所望の機能性を提供するために使用されるワイヤ／フェライトコアを固定して保護するのを補助するために所定の位置にエポキシ樹脂で接着されるか、又はポッティングできることに留意されたい。
【００３７】
図２２から理解され得るように、第１の回路基板３１２及び第２の回路基板３１３は、第１の回路基板が第１の平面３７１を画定することができ、第２の回路基板３１３が第２の平面３７２を画定することができ、かつトランス３４６が第３の平面３７３を画定することができ、第３の平面３７３は、トランス３４６の中心と整列し、平面３７１〜３７３の各々は互いに平行であり、第３の平面３７３は、第１の平面３７１に平行であり、かつ第１の平面３７１と第２の平面３７２との間にあるように、トランス３４６の反対側に位置付けされる。トランス３４６は、第１の端子セット３４１に電気的に接続されたライン側を含み、端子セット３４４に電気的に接続されたチップ側を含む。理解され得るように、電力は、第２の平面３７２において挿入することができ、したがって、第３の平面３７３により、第１の端子セット３４１ａに電力が供給され得るように、第２の平面３７２を第１の平面３７１に電気的に接続する。端子セット３４４は、第１の平面３７１上に位置付けられており、第１の端子セット３４１ａから電気的に絶縁されている。したがって、ライン側では、第２の平面３７２に電力を供給し、第１の平面３７１上でチップ側から隔離させた状態を維持しつつ、第３の平面３７３を通って第１の平面３７１まで通過させることができる。
【００３８】
図２３〜図３５は、ポート４１８を含む前面４１５を有するボックス４１４を含む通信ノード４１０の別の実施形態の特徴を例解する。回路基板４３０を有するカードモジュール４２０は、ボックス４１４内に位置付けされている（これは、簡潔のために図示されていない通常の構成要素が通信ノード４１０に含まれると予想されるので、図２４に簡略化して示す）。ポートモジュール４６０は、回路基板４３０上に取り付けられ、前面４１５に沿って位置付けられる。
【００３９】
描写された回路基板４３０は、内部に設けられたハウジングスロット４３４を有する前部縁部４３２を有し、脚部４２８及び締結具４２９によって、又は他の機械的構造を介して任意の所望の方法で支持することができる。コネクタ４３５ａ及び４３５ｂは、回路基板４３０に信号及び／又は電力を供給するために設けられ、１つ以上のＰＨＹチップ４３６は、回路基板４３０によって支持され得る。チクレット４５０は、２つのハウジングスロット４３４の間の前部縁部４３２に隣接して回路基板４３０上に取り付けられる。
【００４０】
描写されているように、任意のパワーオーバーイーサネット（ＰＯＥ）カード４４０が回路基板上に取り付けられ、ＰＯＥ基盤４４２を、回路基板４３０に接続するためのＰＯＥ基板４４２、ＰＯＥ回路４４４及びＰＯＥコネクタ４４６を含む。描写された実施形態では、ＰＯＥカードは、空間を節約するのを助けるために垂直方向に取り付けられることが有益である。
【００４１】
理解され得るように、ＰＯＥカード４４０は、トランスボックス４９０（上記のような慣習的なトランスの磁気を含むことができる）とポートモジュール４６０との間に位置付けされる。これにより、トランスのケーブル側に電力を容易に挿入することが可能となり、チップ側及び回路基板４３０に含まれ得る任意のＰＨＹチップとの絶縁が提供される。
【００４２】
ポートモジュール４６０は、ハウジング４６６に取り付けられるシールド４６２を含む。シールド４６２は、ＥＭＩガスケット又はそれがボックス４１４に電気的に接続されて受け入れ可能な電磁干渉（ＥＭＩ）保護／シールドを提供することを可能にする他の特徴を含むことができる。ハウジングは、前面４６６ａ、側４６６ｂ及び後面４６６ｃを含む。図示のように、シールド４６２は、ハウジング４６６の前面４６６ａ及び側４６６ｂに沿って延在するが、実施形態では前面４６６ａに沿って延在し、部分的にのみ側４６６ｂに沿って延在し得、適切なＥＭＩシールドを提供する一方、コストを低減する。ハウジング４６０は、適切なプラグコネクタ（例えば、ＲＪ４５コネクタ）を受け入れるように構成されたポート凹部４６８を提供する。ハウジング４６６は、ポート凹部４６８の底面を画定するのを助け、端子４５６を保護する前壁部４６７を含む。ハウジングはまた、傾斜した端子壁部４７０と、以下に説明する端子コム４７１とを含む。
【００４３】
理解されるように、フレーム４５１及び端子４５６を有するチクレット４５０は、はんだ付け方法によって回路基板４３０に取り付けられ、回路基板４３０に取り付けられた他の構成要素と共に処理され得る。チクレットは、嵌合コネクタの接点と係合するように構成された接触ビーム部分４５９と、端子壁部４７０に係合する端部４５８とを含むことができる。一旦チクレット４５０が取り付けられると、ハウジング４６０は、チクレット４５０上の前部縁部４３２に取り付けられる。具体的には、ハウジング４６０は、取り付けチャネル４７２（描写されているように、各々のチクレット４５０の両側に２つの対向する取り付けチャネル４７２がある）を有するスロット壁部４７９ａを含む。取り付けチャネル４７２は、ハウジングスロット４３４内に位置付けされて延在するように構成され、スロット４３４を画定する縁部４３４ａ上に延在するように構成された壁部４７２ａ、４７２ｂ及び４７２ｃを含む。実施形態では、壁部４７２ａ〜４７２ｃは、縁部４３４ａとわずかな隙間を有するように設計することができる。取り付けチャネル４７２はまた、チクレットフレーム４５１の面上又はその近傍に位置付けされるように構成された肩部４７７ａ、４７７ｂを含む。
【００４４】
ハウジング４６０を回路基板４３０上に取り付ける際、端子コム４７１は、端子４５６を通ってスリップし、一旦取り付けられると端子４５６を物理的に分離し、嵌合プラグコネクタの挿入中に端子４５６が損傷することも防止する。端子壁部４７０は、端部４５８をわずかに押し下げてビーム部分４５９の追加の位置精度を提供するように構成することができ、このような構成はまた、プラグコネクタの嵌合接点に適切な接触力を提供するのを助けることができる。
【００４５】
図３２から理解されるように、ハウジング４６６は、複数のスロット壁部４７９ａを含み、また端部スロット壁部４７９ｂを含む。端部スロット壁部４７９ｂは、ハウジング４６６が確実に正しい位置に取り付けられるように、スロット壁部４７９ａとは異なるように構成することができる。例えば、端部スロット壁部４７９ｂは、端部スロット壁部が適切な大きさのスロットにのみ挿入され得るように、スロット壁部４７９ａより長くすることができる。
【００４６】
ハウジング４６６の取り付けを容易にするために、傾斜面４７５及び傾斜面４５４などの傾斜面を設けることができる。ハウジング４６６は、前部縁部４３２上に、及びチクレット４５０の上に押し付けられる。このプロセスの間、取り付けチャネル４７２内のリブ４７６は、フレーム４５１のノッチ４５２と圧入方式で係合する（例えば、適所に嵌め込み）。リブ４７６とノッチ４５２との係合は、ハウジング４６６とチクレット４５０との間の最小の相対移動が確実に行われるようにするのに役立つ。フレーム４５１は、端子４５６のテール４５７からのはんだ付けを介して回路基板４３０にしっかりと取り付けることができるので、チクレット４５０は、回路基板４３０にしっかりと取り付けられる。さらなる構造的支持を提供するために、ペグ４５３は、チクレット開口４３８内に位置付けされ、ペグ４５３は、回路基板４３０の表面に沿ったチクレット４５０（及びハウジング４６６）の動きを実質的に制限するように構成される（例えば、回路基板面の面がＸ及びＹ軸を画定する場合、次いでＸ方向及びＹ方向の動きが実質的に制限される）。フレーム４５１の厚さは、取り付けチャネル４７２と係合することによってハウジング４６６がＺ方向に動くことを防止するのに役立つことができる。その結果、一旦設置されると、ハウジング４６６の動きは、取り付けチャネル４７２とフレーム４５１との間の嵌合によって実質的に制限される。
【００４７】
上記の開示から理解できるように、描写された設計は、いくつかの可能な設計反復を提供しながら適切な性能を提供する費用効果が高くかつ効率的なパッケージを可能にする。例えば、複数のハウジングを支持する単一のカードモジュールが描写されているが、カードモジュールは、単一のハウジングを提供するように構成することができ、複数のカードモジュールを単一のボックス内に位置付けすることができる。
【００４８】
本明細書で提供される開示は、その好ましい例示的な実施形態の観点で特徴を説明している。添付の請求項の範囲及び趣旨の範囲内で、数多くの他の実施形態、修正、及び変形が、本開示の検討から当業者に想起されるであろう。
【図１】
2019516262.tif 000003
【図２】
2019516262.tif 000004
【図３Ａ】
2019516262.tif 000005
【図３Ｂ】
2019516262.tif 000006
【図３Ｃ】
2019516262.tif 000007
【図４】
2019516262.tif 000008
【図５】
2019516262.tif 000009
【図６】
2019516262.tif 000010
【図７】
2019516262.tif 000011
【図８】
2019516262.tif 000012
【図９】
2019516262.tif 000013
【図１０】
2019516262.tif 000014
【図１１】
2019516262.tif 000015
【図１２】
2019516262.tif 000016
【図１３】
2019516262.tif 000017
【図１４】
2019516262.tif 000018
【図１５】
2019516262.tif 000019
【図１６】
2019516262.tif 000020
【図１７】
2019516262.tif 000021
【図１８】
2019516262.tif 000022
【図１９】
2019516262.tif 000023
【図２０】
2019516262.tif 000024
【図２１】
2019516262.tif 000025
【図２２】
2019516262.tif 000026
【図２３】
2019516262.tif 000027
【図２４】
2019516262.tif 000028
【図２５】
2019516262.tif 000029
【図２６】
2019516262.tif 000030
【図２７】
2019516262.tif 000031
【図２８】
2019516262.tif 000032
【図２９】
2019516262.tif 000033
【図３０Ａ】
2019516262.tif 000034
【図３０Ｂ】
2019516262.tif 000035
【図３１】
2019516262.tif 000036
【図３２】
2019516262.tif 000037
【図３３】
2019516262.tif 000038
【図３４】
2019516262.tif 000039
【図３５】
2019516262.tif 000040
【国際調査報告】
2019516262.tif 000041
2019516262.tif 000042