(57)【要約】アーチファクトの存在下で電気信号を記録するためのシステムおよび方法が本明細書において開示される。システムおよび方法は、より振幅が低い望ましい信号を維持しつつ大きく不要なアーチファクトを減衰させるために複数の手法を採用し得る。より大きなアーチファクトの存在下での電気信号の記録を改善し得る局面は、特定の電極配置および間隔、線形性の良い高ダイナミックレンジ増幅、および信号ブランキングを含む。所望の信号を維持しつつ信号アーチファクトの所望の減衰を達成するために、より多くのまたはより少ない手法の組み合わせを採用し得る。システムおよび方法は、電気刺激信号の存在下で神経信号を記録するために好適である。2019512363.tif 000004
2019512363.tif 000002
【特許請求の範囲】
【請求項１】
刺激信号を導入するように構成された刺激電極と；
電気信号を受信するように構成された記録電極と；
閉じるとキャパシタを効果的に短絡させるスイッチをキャパシタと並列に含む、該記録電極に電気的に結合したブランキング回路と；
スイッチが閉じると第1ゲインを有しかつスイッチが開くと第1ゲインより低い第2ゲインを有する、該ブランキング回路に電気的に結合し、電気信号を増幅するように構成された増幅器と；
該増幅器に電気的に結合し、該増幅器の出力をバッファリングするように構成されたドライバ
を含む、アーチファクトの存在下で電気信号を記録するためのシステム。
【請求項２】
刺激電極から放出された刺激信号が、記録電極では初期信号強度の約10分の1〜1000分の1のレベルまで減衰されるように、記録電極が刺激電極から離れて位置する、請求項1記載のシステム。
【請求項３】
刺激電極が第1電極および第2電極を含み、極性が逆である刺激信号を放出するように該第1電極および該第2電極が構成され、記録電極が該第1電極および該第2電極から実質的に等距離に位置する、請求項1記載のシステム。
【請求項４】
増幅器が：
第1差動増幅器を含む第1段と；
第2差動増幅器、該第2差動増幅器の第1出力に結合した第1プッシュプル回路、および該第2差動増幅器の第2出力に結合した第2プッシュプル回路を含む第2段と
を含む、請求項1記載のシステム。
【請求項５】
第1段が、第1入力FET、第2入力FET、該第1入力FETに結合した第1相補型FET、および該第2入力FETに結合した第2相補型FETを含み、第1入力FETおよび第2入力FETが第1相補型FETおよび第2相補型FETより低い熱ノイズを有するように、第1入力FETおよび第2入力FETが、第1相補型FETおよび第2相補型FETよりも大きい、請求項4記載のシステム。
【請求項６】
第1段が、第1容量フィードバック回路によって設定される第3ゲインを有し、第2段が、第2容量フィードバック回路によって設定される、第3ゲインより低い第4ゲインを有する、請求項4記載のシステム。
【請求項７】
第2段が、第1段よりも高い熱ノイズおよび/または低い電力を有する、請求項4記載のシステム。
【請求項８】
増幅器が、第1出力および第2出力を有する差動増幅器であり、
ドライバが：
第1出力に結合した第1相補型入力差動対と；
第2出力に結合した第2相補型入力差動対と；
該第1相補型入力差動対および該第2相補型入力差動対に結合したクラスA/B回路と；
該クラスA/B回路に結合したプッシュプル回路と
を含む、
請求項1記載のシステム。
【請求項９】
ドライバがユニティーゲインを有する、請求項8記載のシステム。
【請求項１０】
第1カットオフ周波数を有するローパスフィルタと、第1カットオフ周波数より低い第2カットオフ周波数を有するハイパスフィルタとをさらに含む、請求項1記載のシステム。
【請求項１１】
アーチファクトの存在下で電気信号を記録する方法であって、以下の工程を含む、方法：
関心領域に近接して配置した刺激電極によって、刺激信号を放出する工程；
関心領域に近接して配置した記録電極によって、該刺激信号に応答する電気信号を受信する工程；
該記録電極に電気的に結合した増幅器によって、電気信号を増幅する工程；
増幅器に電気的に結合したブランキングスイッチによって、増幅器のゲインを低減させる工程であって、ブランキング回路はスイッチをキャパシタと並列に含み、スイッチは閉じるとキャパシタを効果的に短絡し、増幅器は、スイッチが閉じると第1ゲインを有しかつスイッチが開くと第1ゲインよりも低い第2ゲインを有する、工程；
該増幅器に電気的に結合したドライバによって、増幅された信号をバッファリングする工程；および
バッファリングされた信号を記録する工程。
【請求項１２】
刺激電極から放出された刺激信号が、記録電極では初期信号強度の約10分の1〜1000分の1のレベルまで減衰されるように、刺激電極を刺激電極から離れて位置させる工程をさらに含む、請求項11記載の方法。
【請求項１３】
刺激電極が第1電極および第2電極を含み、極性が逆である刺激信号を放出するように該第1電極および該第2電極が構成され、記録電極を該第1電極および該第2電極から実質的に等距離に位置させる工程をさらに含む、請求項11記載の方法。
【請求項１４】
増幅器が：
第1差動増幅器を含む第1段と;
第2差動増幅器、該第2差動増幅器の第1出力に結合した第1プッシュプル回路、および該第2差動増幅器の第2出力に結合した第2プッシュプル回路を含む第2段と
を含む、請求項11記載の方法。
【請求項１５】
第1段が、第1入力FET、第2入力FET、該第1入力FETに結合した第1相補型FET、および該第2入力FETに結合した第2相補型FETを含み、第1入力FETおよび第2入力FETが第1相補型FETおよび第2相補型FETより低い熱ノイズを有するように、第1入力FETおよび第2入力FETが、第1相補型FETおよび第2相補型FETよりも大きい、請求項14記載の方法。
【請求項１６】
第1段が第1容量フィードバック回路によって設定される第3ゲインを有し、第2段が第2容量フィードバック回路によって設定される、第3ゲインより低い第4ゲインを有する、請求項14記載の方法。
【請求項１７】
第2段が、第1段よりも高い熱ノイズおよび/または低い電力を有する、請求項14記載の方法。
【請求項１８】
増幅器が、第1出力および第2出力を有する差動増幅器であり、
ドライバが：
第1出力に結合した第1相補型入力差動対と；
第2出力に結合した第2相補型入力差動対と；
該第1相補型入力差動対および該第2相補型入力差動対に結合したクラスA/B回路と；
該クラスA/B回路に結合したプッシュプル回路と
を含む、
請求項11記載の方法。
【請求項１９】
ドライバがユニティーゲインを有する、請求項18記載の方法。
【請求項２０】
増幅器に電気的に結合したフィルタによって電気信号をフィルタリングする工程をさらに含み、該フィルタが、第1カットオフ周波数を有するローパスフィルタと、第1カットオフ周波数より低い第2カットオフ周波数を有するハイパスフィルタとを含む、請求項11記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本願は、2016年2月23日に出願の「アーチファクトの存在下で神経信号を記録するための装置および方法」と題した米国仮特許出願第62/298,699号の優先権を主張する2016年5月20日に出願の「アーチファクトの存在下で神経信号を記録するための装置および方法」と題した米国特許出願第15/160,500号の優先権を主張する。両出願の内容はそれらの全体が参照により本明細書に組み入れられる。
【０００２】
政府のライセンス権
本発明は、国防高等研究計画局（DARPA）により拠出されたN66001-15-C-4019の下で政府の支援によって行われた。政府は本発明において一定の権利を有する。
【０００３】
開示の分野
本発明は、概して、より強い信号の存在下での弱い電気信号の検出、より具体的にはアーチファクトの存在下で神経信号を記録するためのシステムおよび方法に関する。
【背景技術】
【０００４】
開示の背景
末梢および皮質神経の刺激が増々一般的な疾患治療法になっている。これらの手法は、神経反応を生じさせるために標的領域にパルスを送達することによって機能する。例えば、末梢神経の刺激は、慢性疼痛および片頭痛を治療するために用い得る。最近の研究は、肢切断者の義肢システムを向上するために、義肢の閉ループ制御の開発に目を向けた末梢神経の刺激を採用することを模索してきた。皮質神経の刺激は、パーキンソン病およびうつ病を治療するために用い得る。
【０００５】
刺激中に神経信号を記録することは、神経応答を調べ、それに応じて刺激パラメータを調整するために重要である。文献に示されたほとんどの神経記録増幅器は、サイズおよびノイズ効率因子に焦点を当てている。これらの方策は、電力およびチップサイズの両方を埋め込みに妥当なものに保ちつつ電極の数をスケールアップすることを望んで推進されている。多くの例は、ボンディングまたはフリップチッププロセスによって増幅器を電極に直接的に接続させている。環境および刺激パルスからのアーチファクトは、記録の質を低下させかつ神経信号と重複することが多い。これにより、埋め込まれた神経用増幅器は、60Hz（および高調波）、末梢での適用における動作ノイズ、および神経刺激用の適用における刺激アーチファクトを含むいくつかのソースに由来する不要なアーチファクトに対処する必要がある。
【０００６】
そのようなアーチファクトの存在下で神経信号を記録する従来の方法にはいくつかの欠点があった。例えば、アーチファクトを考慮せずにノイズに対して増幅器ゲインを最適化すると優れたベンチマーク結果をもたらすがインビボ結果は悪くなる。同様に、神経信号の後処理は、ダイナミックレンジが非常に高い増幅器、典型的にはPCB上のディスクリートデバイスを想定しているため、埋め込まれた神経用増幅器では有効でない場合がある。したがって、当技術分野では、アーチファクトの存在下で神経信号を記録するための改善されたシステムおよび方法の必要性がある。
【発明の概要】
【０００７】
本開示のシステム、方法およびデバイスはそれぞれいくつかの革新的な局面を有し、これらの1つのみが本明細書において開示の望ましい特性を単独で担うものではない。
【０００８】
本開示において記載の主題の1つの革新的局面は、アーチファクトの存在下で電気信号を記録するためのシステムにおいて実施され得る。システムは、刺激信号を導入するように構成された刺激電極を含み得る。システムは、電気信号を受信するように構成された記録電極を含み得る。システムは、閉じるとキャパシタを効果的に短絡させるスイッチをキャパシタと並列に含む、記録電極に電気的に結合したブランキング回路を含み得る。システムは、スイッチが閉じると第1ゲインを有しかつスイッチが開くと第1ゲインより低い第2ゲインを有する、ブランキング回路に電気的に結合し電気信号を増幅するように構成された増幅器を含み得る。システムは、増幅器に電気的に結合し増幅器の出力をバッファリングするように構成されたドライバを含み得る。
【０００９】
いくつかの実施形態では、刺激電極から放出された刺激信号が、記録電極では初期信号強度の約10分の1〜1000分の1のレベルまで減衰されるように、記録電極は、刺激電極から離れて位置する。
【００１０】
いくつかの実施形態では、刺激電極は、第1電極および第2電極を含む。そのような実施形態では、第1電極および第2電極は、極性が逆である刺激信号を放出するように構成され、記録電極は、第1電極および第2電極から実質的に等距離に位置する。
【００１１】
いくつかの実装形態では、増幅器は、第1差動増幅器を含む第1段と、第2差動増幅器、第2差動増幅器の第1出力に結合した第1プッシュプル回路、および第2差動増幅器の第2出力に結合した第2プッシュプル回路を含む第2段と、を含む。
【００１２】
いくつかの実施形態では、第1段は、第1入力FET、第2入力FET、第1入力FETに結合した第1相補型FET、および第2入力FETに結合した第2相補型FETを含み、第1入力FETおよび第2入力FETが第1相補型FETおよび第2相補型FETより低い熱ノイズを有するように、第1入力FETおよび第2入力FETは、第1相補型FETおよび第2相補型FETよりも大きい。
【００１３】
いくつかの実施形態では、第1段は、第1容量フィードバック回路によって設定される第3ゲインを有し、第2段は、第2容量フィードバック回路によって設定される、第3ゲインより低い第4ゲインを有する。
【００１４】
いくつかの実施形態では、第2段は、第1段よりも高い熱ノイズおよび/または低い電力を有する。
【００１５】
いくつかの実施形態では、増幅器は、第1出力および第2出力を有する差動増幅器であり、ドライバは、第1出力に結合した第1相補型入力差動対と；第2出力に結合した第2相補型入力差動対と；第1相補型入力差動対および第2相補型入力差動対に結合したクラスA/B回路と；クラスA/B回路に結合したプッシュプル回路とを含む。
【００１６】
いくつかの実施形態では、ドライバは、ユニティーゲインを有する。
【００１７】
いくつかの実施形態では、システムは、第1カットオフ周波数を有するローパスフィルタと、第1カットオフ周波数より低い第2カットオフ周波数を有するハイパスフィルタとを含む。
【００１８】
本開示において記載の主題の別の革新的な局面は、アーチファクトの存在下で電気信号を階層的に記録する方法において実施され得る。方法は、関心領域に近接して配置した刺激電極によって刺激信号を放出する工程を含み得る。方法は、関心領域に近接して配置した記録電極によって、刺激信号に応答する電気信号を受信する工程を含み得る。方法は、記録電極に電気的に結合した増幅器によって電気信号を増幅する工程を含み得る。方法は、増幅器に電気的に結合したブランキングスイッチによって、増幅器のゲインを低減させる工程であって、ブランキング回路は、スイッチをキャパシタと並列に含み、スイッチは閉じるとキャパシタを効果的に短絡し、増幅器は、スイッチが閉じると第1ゲインを有しかつスイッチが開くと第1ゲインよりも低い第2ゲインを有する工程を含み得る。方法は、増幅器に電気的に結合したドライバによって、増幅された信号をバッファリングする工程を含み得る。方法は、バッファリングされた信号を記録する工程を含み得る。
【００１９】
いくつかの実施形態では、方法は、刺激電極から放出された刺激信号が、記録電極では初期信号強度の約10分の1〜1000分の1のレベルまで減衰されるように、刺激電極を刺激電極から離れて位置させる工程を含む。
【００２０】
いくつかの実施形態では、刺激電極は、第1電極および第2電極を含み、第1電極および第2電極は、極性が逆である刺激信号を放出するように構成される。そのような実施形態では、方法は、記録電極を第1電極および第2電極から実質的に等距離に位置させる工程をさらに含む。
【００２１】
いくつかの実施形態では、方法は、増幅器に電気的に結合したフィルタによって電気信号をフィルタリングする工程をさらに含み、フィルタは、第1カットオフ周波数と、第1カットオフ周波数より低い第2カットオフ周波数を有するハイパスフィルタとを含む。
【００２２】
本開示において記載の主題の1つまたは複数の実施形態の詳細を添付の図面および下の説明に記す。他の特徴、局面、および利点は、説明、図面および請求項から明らかになるであろう。以下の図面の相対的な寸法は縮尺通りに描かれていない場合があることに留意されたい。
【図面の簡単な説明】
【００２３】
システムおよび方法は、以下の図面を参照して以下の例示的な説明からよりよく理解される場合がある。
【００２４】
【図１】アーチファクトの存在下で神経信号を記録する方法を実施するための例示のシステムを示すブロック図である。
【図２】図2A〜2Cは、神経信号を記録するための例示の電極配置を示すブロック図である。
【図３】アーチファクトの減衰のための例示のブランキング回路を示すブロック図である。
【図４】神経信号を処理するための例示の増幅回路を示すブロック図である。
【図５】神経信号を処理するための例示の回路を示すブロック図である。
【図６】神経信号を処理するための例示の回路を示すブロック図である。
【図７】図7Aは、デバイスサイズに対する固定デバイス電流毎のノイズの例示のグラフを示す。図7Bは、神経信号を処理するための例示の回路におけるデバイス毎のデバイスサイズに対するノイズの例示のプロットを示すグラフである
【図８】様々な刺激信号の例示の強度-持続時間曲線を示すグラフである。
【図９】図9Aおよび9Bは、それぞれ飽和および不飽和を呈する増幅器出力の例を示すグラフである。
【図１０】アーチファクトの存在下で神経信号を記録する例示の試験結果のグラフを示す。
【図１１】アーチファクトの存在下で神経信号を記録する例示の方法を示すフローチャートである。
【発明を実施するための形態】
【００２５】
特定の例示的な態様の説明
発明の全体的な理解を提供するために、アーチファクトの存在下で神経信号を記録するためのシステムおよび方法を含む特定の例示的な態様をこれから記載する。しかしながら、当業者であれば、本明細書において記載のシステムおよび方法は、述べられている用途に適切なように適合されかつ改変されてもよいこと、本明細書において記載のシステムおよび方法は、他の好適な用途に採用されてもよいこと、ならびにそのような他の付加および改変は、システムおよび方法の範囲から逸脱しないことを理解するであろう。
【００２６】
神経の刺激および記録のためのシステムは、刺激信号回路と、1つまたは複数の刺激電極と、1つまたは複数の記録電極と、記録回路とを含み得る。刺激信号回路は、刺激信号を生成し得る。刺激電極は、組織または細胞に刺激信号を導入し得る。刺激信号は、刺激電極の近傍の組織または細胞から検出可能な応答を誘発し得る。記録電極は、応答信号を検出してもよい。記録回路は、検出された信号を処理し得る。1つの例示の用途では、関心の細胞は、刺激信号に応答して神経信号を放出し得るニューロンであってもよい。神経信号は、記録電極によって検出され得る。検出された神経信号は、振幅が低くてもよい。したがって、記録回路は検出された神経信号を増幅するための増幅器段を含んでもよい。
【００２７】
神経信号を検出することに加えて、記録電極は刺激信号の一部を検出することがある。検出された刺激信号は、記録された信号におけるアーチファクトにつながることがある。いくつかの場合では、検出された刺激信号は、検出された神経信号よりもはるかに高い振幅を有することがある。検出された刺激信号の振幅が十分に大きければ、記録回路の増幅器段を飽和させることがある。例えば、神経刺激信号は5mAの電流を有することがあり、これは刺激電極にて最大で10ボルトを発生し得る。対照的に、神経信号は数マイクロボルトほどの遥かに低い振幅を有することがある。記録のためのダイナミックレンジは、典型的には、検出される神経信号の振幅に合わせてあるので、検出された刺激信号が増幅器段を飽和し、検出された神経信号を歪ませるかまたは不明瞭にし得る。
【００２８】
単一のアプローチでは、10ボルトの刺激信号の存在下では1マイクロボルトまで低い神経応答信号の記録を可能にし得ない。したがって、本開示は、特徴の組み合わせを介した神経信号の保護を提供し得る階層化されたアプローチを提案する。そのような階層化されたアプローチは、各モート（moat）が刺激信号の影響を低減しつつ神経応答信号を通過させる一連の「モート」と考えられ得る。手法は全体としては、総合的には増幅器の飽和を回避するのに十分なように刺激信号アーチファクトの振幅を低減し得るいくつかの個別の手法を組み合わせ得る。いくつかのモートを採用したシステムは、神経応答信号に関連して刺激アーチファクトを、妥当なアナログ・デジタル変換器が両方の信号を同時に処理し得るレベルまで低減し得る。モートは、周到な電極配置、ブランキング、および高増幅器ダイナミックレンジと組み合わせた低増幅器ゲインを非限定的に含み得る。
【００２９】
本開示は、神経信号を記録するためのシステムおよび方法に個別にまたは様々な組み合わせで組み込まれてもよいいくつかの特徴を提案し、以下を非限定的に含む：
（1）各階層が部分的な解決策に寄与しかつ階層の組み合わせが全体的な解決策をもたらす、階層的に解決すべきシステム課題としてのアーチファクトの存在下での神経信号処理の検討。
（2）単離した神経信号についてのみ処理を最適化する従来のアプローチとは対照的な、アーチファクトの存在下での線形処理の最適化。
（3）ブランキングを実行するスイッチが、記録された神経信号を損なわない、神経用増幅器の集積回路構成のフレキシビリティを利用した向上した高速ブランキング。
（4）治療有効性と記録有効性とのバランスをとるための、神経刺激信号の周波数の最適化。
（5）神経信号間で共通しない周波数を排除するための、増幅器の異なる段階でのフィルタリング。
【００３０】
本開示における手法は、少なくとも以下の事象における使用のために提案される。
（1）記録中に刺激アーチファクトが存在する皮質閉ループ記録；例えば、PTSD、アルツハイマー病、および他の病気の治療。
（2）関心の感覚信号よりも最大で60dBまで高い場合があるEMG信号アーチファクトの存在下での末梢感覚神経記録。
【００３１】
図1は、アーチファクトの存在下で神経信号を記録する方法を実施するための例示のシステム100を示すブロック図である。例示のシステム100は、記録された神経信号におけるアーチファクトの存在を低減するための例示のセットの「階層」を示す。例示のシステム100は、電極配置110と、ブランキング120と、増幅器設定および任意のフィルタリング130とを含む。電極配置110は、図2A〜2Cに関連して下にさらに詳細に説明する。ブランキングスイッチ140を介したブランキング120は、図3に関連して下にさらに詳細に説明する。増幅器150のための増幅器設定130は、図4〜7に関連して下にさらに詳細に説明する。
【００３２】
アーチファクトの存在下で電気信号を記録するためのシステムは、刺激信号を導入するように構成された刺激電極と、電気信号を受信するように構成された記録電極と、記録電極から電気信号を受信し電気信号を増幅するように構成された増幅器と、増幅器の入力にあり増幅器のゲインを低減するように構成されたブランキングスイッチと、増幅器に電気的に結合し増幅器の出力をバッファリングするように構成されたドライバと、増幅された電気信号をフィルタリングするように構成された任意のフィルタとを含み得る。システムの要素の順序は異なってもよい。システムは、アーチファクトの存在下で神経信号の適切な処理をなお実施する一方で、これらの要素のサブセットのみを含んでもよい。システムは、性能、ユーザビリティ、または製造の容易さを改善するかまたは向上する追加の要素を含んでもよい。
【００３３】
図2A〜2Cは、神経信号を記録するための例示の電極配置201〜203を示すブロック図である。電極配置201〜203は、図1に示す電極配置110としての役割を果たし得る。図2A〜2Cは、アーチファクトの存在下で神経信号を記録する方法の例示の第1階層、つまり第1モートを表し得る。これらの電極配置アプローチは、効果的に用いられるには単独では不十分であるが、階層を追加すれば十分な、不要な信号を低減し得る1つの階層と認識される。電極配置は、信号処理経路に線形性を提供するのに役立ち得るが十分ではない場合がある。
【００３４】
図2Aは、神経信号を記録するための1つの例示の電極配置200を示すブロック図である。図2Aは、記録電極220によって検出されるあらゆる不要な信号を減衰するよう刺激電極215aおよび215bのバランスをとった、単一の神経線維210を示す。この構成では、刺激信号225は、分けられた刺激電極215aおよび215bを用いてバイポーラ様式で印加され得る。刺激電極215aおよび215bは記録電極220から等距離に位置し得、それぞれ極性が逆である刺激信号を放出し得る。それ故、記録電極220は、刺激信号の低電圧ノードにあり得るかまたはそれに接近し得る。したがって、記録電極220で見られる刺激信号はかなり減衰されたものであり得る。
【００３５】
刺激電極215aおよび215bならびに記録電極220の3つはすべて、一体型電極アセンブリ内にパッケージングされ得る。例えば、刺激電極215aおよび215bならびに記録電極220は、刺激電極215aと215bとの間に記録電極220が設けられた細長い棒状または帯状構造に沿って一直線に設け得る。別の実施形態では、電極は、三つ又または三角形の形状に設置し得る。電極は、一体型電極アセンブリの構造部品にしっかりと固定されるかまたは可撓性の接続部上でアセンブリから延在してもよい。増幅器150および他の電子機器は、電極に近接して一体型電極アセンブリに存在するか、または1つまたは複数の配線または他の相互接続によって一体型電極アセンブリに結合した別個の電子機器アセンブリに存在してもよい。したがって、アーチファクトの存在下で神経信号を記録するためのシステムは、第1電極215aおよび第2電極215bを有する刺激電極を含み得る。第1電極215aおよび第2電極215bは、極性が逆である刺激信号225を放出するように構成し得る。記録電極220は、第1電極215aおよび第2電極215bから実質的に等距離に位置し得る。刺激電極215aおよび215bは、約0.01mm〜10mmの距離だけ互いから離間し得る。電極配置のジオメトリーに応じて、記録電極220は、刺激電極215aと215bとの間でありかつ等距離に設置されるか、または約0.01mm〜10mmの距離だけ各刺激電極215aおよび215bから離間し得る。
【００３６】
図2Bは、神経信号を記録するための第2の例示の電極配置201を示すブロック図である。図2Bは、ニューロンのバスケットの周囲の細胞外液230における、より広い電極配置を示す。図2Bのアプローチは、記録電極220への不要な信号を低減するように刺激信号225のバランスをとることに関しては図2Aと同様である。図2Bは、不要な刺激信号を記録電極220の位置で減衰させるために刺激電極215aおよび215bと記録電極220とを物理的に離間するアプローチを示す。電極は、図2Aに関連して記述したように一体型電極アセンブリにパッケージングされ得る。刺激電極215aおよび215bは、約0.01mm〜10mmの距離だけ互いから離間し得る。電極配置のジオメトリーに応じて、記録電極220は、刺激電極215aと215bとの間でありかつ等距離に設けられるか、または約0.01mm〜10mmの距離だけ各刺激電極215aおよび215bから離間し得る。
【００３７】
図2Cは、神経信号を記録するための第3の例示の電極配置203を示すブロック図である。図2Cは、例示の単極性刺激電極構成を示す。単極性刺激電極構成は、単一の刺激電極235と、記録電極220とを含み得る。刺激信号の減衰は、刺激電極235に対する記録電極220の適切な配置によって達成し得る。すなわち、刺激信号の減衰は、刺激に応答した神経信号を取得するために関心領域への十分な接近を保ちつつ記録電極220を刺激電極235から離すことによって達成し得る。刺激電極235および記録電極220は、図2Aに関して記載したものと同様であるが第3電極がない一体型電極アセンブリにパッケージングし得る。
【００３８】
記録電極220での信号電圧は、刺激電極235での刺激電流、組織導電率、および記録電極220と刺激電極235との間の距離から、式：
V=IO/4πσR
を用いて推定し得、式中、σ=組織導電率（約3mS/cm）、IO=注入電流、およびR=メートルでの半径、である。よって、刺激電極235および記録電極220が1mmだけ離間した状態で組織中5mAのパルスでは、記録電極220で見られる電圧はおよそ250mVになることがある。図2におけるモート1である210を再び参照すると、1mmの電極間隔に起因する減衰は10V〜250mVであり得る。したがって、アーチファクトの存在下で神経信号を記録するためのシステムは、刺激電極235から放出された刺激信号225が記録電極220では初期信号強度の約10分の1〜1000分の1のレベルまで減衰されるように、刺激電極235から離れて位置する記録電極220を含み得る。別の実施形態では、刺激電極235から放出された刺激信号225が記録電極220では初期信号強度の約10分の1〜100分の1のレベルまで減衰されるように、記録電極220は刺激電極235から離れて位置し得る。別の実施形態では、刺激電極235から放出された刺激信号225が記録電極220では約32dBだけ減衰されるように、記録電極220は刺激電極235から離れて位置し得る。記録電極220は、各刺激電極235から約0.01mm〜10mmの距離だけ離間し得る。
【００３９】
図3は、例示のブランキング回路300を示すブロック図である。ブランキングを用いて強い刺激アーチファクトの影響を低減して増幅器およびフィルタなどの下流の電子機器の飽和またはクリッピングを防止するかまたは制限し得る。ブランキングは信号が既知である際に用い得る、すなわちブランキングは、刺激パルス中に発生するように同期させ得る際に適切である。ブランキングの従来の実施形態では、増幅器のフィードバック経路内でブランキングを実施していた。そのような実施形態は、刺激時でのシステムのゲインを低減し、刺激後に通常のゲインに戻ることによってアーチファクトを排除するように試みていた。この方法は、刺激信号がアナログ処理チェーンを通るのを回避し得るが、フィードバック経路における高インピーダンスノードを乱していた。これでは、システムが回復するには時間定数が大きく（long）なった。
【００４０】
ブランキング回路300は増幅器段のゲインを低下させることによってこの問題を回避するが、増幅器のフィードバック経路の外側にあるスイッチを用いる。このやり方では、神経信号を歪みなく通過させるために増幅器段および下流の電子機器が線形領域に保持され得る。例示の実施形態では、ブランキングスイッチ310を用い得、記録電極と増幅器330との間に入力キャパシタ320aが導入される。通常の動作では、ブランキングスイッチは閉じており、信号ゲインは高い。ブランキング期間中は、スイッチ310は開かれ、入力キャパシタ320aは入力キャパシタ320bと直列に配置される。入力キャパシタ320aの値Cbは、入力キャパシタ320bの値Ciに比べて比較的小さい。入力キャパシタ320aの導入は、増幅器330の反転ノードにつながる直列インピーダンスを増大させ、これは増幅器330の全体的な信号ゲインを低減する。これは、信号チェーンを通じて高振幅刺激アーチファクトを伝播させるが、高振幅刺激アーチファクトは、下流の増幅器段を飽和しないように減衰されている。このやり方でのブランキングは増幅器330のフィードバックループを乱さず、従来の方法と比べて回復時間がより速くなる。よって、回路300のやり方でのブランキングは、1ms程度の回復時間しか必要としない場合がある。対照的に、増幅器のフィードバック経路でブランキングを実施する従来の方法では、10ms程度の回復時間が必要になる場合がある。
【００４１】
ブランキングスイッチ310は、システムの任意の増幅器に加え得る。それは、任意の増幅器に対して、増幅器が大きな信号を受信することから回復する必要がないように増幅器のゲインを線形領域に制限するという、同じ機能を果たし得る。いくつかの実施形態では、システムの複数の増幅器がブランキングスイッチを採用し得る。ブランキングスイッチ310は、外部コントローラからの制御信号の受信に基づいて動作し得る。ブランキングスイッチ310は、用途に適した任意の種類のソリッドステートスイッチまたはリレーを含み得る。ブランキングスイッチ310は、図1に示す増幅器140およびフィルタ160とともにASICに組み込まれ得る。
【００４２】
図4は、神経信号を処理するための例示の増幅回路400を示すブロック図である。増幅回路400は、図1に示す増幅器150としての役割を果たし得る。増幅回路400は、増幅器設定130の要件を満たすようにゲイン、線形性、およびダイナミックレンジパラメータで設計され得る。増幅回路400は、増幅器410および出力ドライバ420を含み得る。増幅器410は、全周波数にわたって同じゲイン比を維持しつつ所望の周波数、例えば1kHzで入力インピーダンスを増大させるための容量フィードバック回路を備え得る。増幅器410は、第1段430および第2段440を含み得る。増幅器ブロック450は、組み合わせた第1段430および第2段440を表し得る。ドライバブロック470は、出力ドライバ回路460のバッファ増幅器を表し得る。
【００４３】
いくつかの実装形態では、例示の増幅回路400は、以下の目標および制約のうちの1つまたは複数またはすべてを考慮して設計し得る：
1）低ノイズフロントエンド：第1段430は、そのノイズが他の段よりもシステムの最終的なノイズに、より寄与することがあるので、様々な段のうちで最も低いノイズおよび最も高いゲインを有するのがよい。ノイズが低い第1段430を有することは、システム全体のダイナミックレンジを増大し得る。第1段430は、他の段と比べて穏やかな出力振幅も有し得る。
2）高出力電圧振幅第2段：第2段440は、より高い入力インピーダンスを達成するために容量フィードバックを用い得る。これは、第1段430からのゲインのより少ない減衰を提供する。入力信号に対するそのノイズ寄与が第1段430のゲインによって低減されるので第1段430よりも高いノイズを有し得る。第1段430と比べて、より高い出力電圧振幅を有する目的で省電力機能（power savings）を用い得る。第2段440のゲインは、第1段430よりも低くなり得る。
3）高入力インピーダンス出力バッファ：バッファ（またはドライバ）段420は、ユニティーゲインと、高入力インピーダンスと、レール・トゥ・レール入力および出力と、を有し得る。増大したダイナミックレンジを提供するために相補型入力差動FET対およびプッシュプル出力段を含み得る。
4）容量フィードバック：記録電極を囲む組織内のDC電流も防止しつつ入力インピーダンスを増大するために容量フィードバック回路を用い得る。そのようなDC電流は組織を傷め得る。
【００４４】
第1段430は、低ノイズまたは低電力ゲイン段を形成し得る。第1段430は、入力FET M1およびM2と相補型FET M3およびM4とを有する差動増幅器を含み得る。第1段430の図面は、簡略化のために増幅器ブロック450のフィードバック回路を省略している。第1段430では、入力電界効果トランジスタ（「FET」）M1およびM2のデバイスサイズは、所望の周波数でのノイズターゲットを達成するように設定され得る。図7Bは、容量がデバイスサイズに代用される、神経信号を処理するための例示の回路におけるデバイス毎の容量に対するノイズの例示のプロット701を示す。第1段430におけるM1およびM2の大きさは、M1およびM2が寄与する所望の周波数、例としては1kHzでの1/周波数ノイズ（ピンクノイズ）が所定の閾値を下回るように設定され得る。デバイスM1およびM2は、バイアス電流あたりのトランスコンダクタンスの比率が最も高い閾値下領域で動作し得る。これは、M1およびM2が寄与する熱ノイズを低減するのに役立ち得る。相補型FET M3およびM4は、M3およびM4のノイズ寄与がM1およびM2のものよりも少なくなるような大きさにするのがよい。
【００４５】
第2段440は、広振幅プッシュプル出力回路を含み得る。第2段440は、入力FET M1およびM2と相補型FET M3およびM4とを有する差動増幅器を含み得る。第2段440の図面は、簡略化のために増幅器ブロック450のフィードバック回路を省略している。第2段440は、FET M6およびM7を含む第1プッシュプル出力回路と、FET M8およびM9を含む第2プッシュプル出力回路とを含み得る。第1段430への第2段440の付加は、いくつかのメリットがある。プッシュプル構成は、増幅器410全体の線形性を向上し得る。第1段430と併用して実施されると、第2段440は、フルスケール出力で1％程度の低い全高調波歪率を達成し得る。低歪率と組み合わせた向上した線形性が、はるかに大きな刺激アーチファクト信号の存在下であっても、小さいが望ましい神経信号を歪みなく通過させ得る。第2段440の図面は第1段430のデバイスを含むが、簡略化のために増幅器ブロック450のフィードバック回路を省略している。第1段430および第2段440両方の図面は、簡略化のためにコモンモードフィードバック回路を省略している。
【００４６】
増幅回路400は、出力ドライバ420も含み得る。出力ドライバ420は、出力ドライバ回路460に示されるように、FET M1〜M4を含む相補型入力差動対を含み得る。相補型入力差動対は、クラスA/B回路480に結合し得る。出力ドライバ420は、高電圧出力が、電気信号を記録するために用いられるアナログ・デジタル変換器などの下流回路まで十分な電流を運ぶことを可能にし得る。
【００４７】
増幅器410は、専用のトランジスタを用いて、または集積回路内に、作製し得る。増幅器410は、単一のダイまたはASIC上で、ペアで作製し得る。ペアの各増幅器410は、記録電極から入力信号を受信し得る。ダイまたはASICは、出力ドライバ、ブランキングスイッチ、フィルタなどを含むシステムの他の要素を含み得る。
【００４８】
図5は、神経信号を処理するための例示の回路500を示すブロック図である。例示の回路500は、図4に示す増幅器ブロック450としての役割を果たし得るが、簡略化のためにシングルエンドで示されている。例示の回路500の設計上の考慮事項は、増大したダイナミックレンジおよび直線性である。増大したダイナミックレンジおよび直線性は、より小さな神経信号を歪ませるかまたは不明瞭にし得る増幅器の飽和またはクリッピングを起こすことなく、より大きな刺激アーチファクトが増幅器段を通過するのに十分なヘッドルームがある状態でより小さな神経信号をノイズフロアより上に留まらせ得る。よって、増幅器段を通過する信号は、所望の神経信号および不要な刺激アーチファクトの両方を含有する。
【００４９】
例示の回路は、増幅器510、フィードバックキャパシタCf、および入力キャパシタCiを含む。入力キャパシタCiおよびフィードバックキャパシタCfは、金属・絶縁体・金属（「MIM」）キャパシタとして作製され得る。最小フィードバック容量Cfは技術的な制約がある。最小のゲインが入力容量をg=Ci/Cf; Ci=g*Cfに設定する。よって、Ciは、最小の所望のゲインで乗算したCfに制約される。容量Ciは、所望のゲインを達成するためにこの制約を上回るレベルまで設定され得る。いくつかの実施形態では、ゲインは1〜100に設定され得る。いくつかの実装形態では、ゲインは50〜70に設定され得る。いくつかの実施形態では、第1段のゲインは10〜25であり得る。
【００５０】
図6は、神経信号を処理するための例示の回路600を示すブロック図である。寄生入力容量Cdを含む例示の回路600は、図4に示す増幅器410を表し得る。例示の回路600は、ノイズゲインが信号ゲインよりどの程度高くなり得るかを示し得る。例示の回路600では、入力FET Cdのゲート容量が、gn=1+（Ci+Cd）/Cfだけノイズゲインに寄与する。熱ノイズレベル（この例示の用途ではVn-10.7nV/√Hz）が、最小のデバイス入力トランスコンダクタンスgmを設定する。図7Bは、例示の回路600におけるデバイス毎の容量に対するノイズの例示のプロット701を示す。例示のプロット701はCiおよびCfに対するノイズを示し、合わせた容量Ci+Cfがデバイスサイズに代用される。概して、入力FETの大きさを増大するとそれらのノイズ寄与は低減することになるが、寄生容量Cdは増大する。ノイズゲインがシグナルゲインを大幅に上回らないようにするため、CiはCdよりも十分に大きくなるまで増大されなければならない。Ciを十分に大きな値にするには、
2019512363.tif 000003
である。よって、Cfおよび最小の所望のゲインによって制約されることに加えて、CiはCdにも制約される。
【００５１】
図8は、様々な刺激信号の例示の強度-持続時間曲線を示すグラフ800である。上に記載のような電極配置に加えて、刺激波形の綿密な設計によって記録電極220でのアーチファクトを低減し得る。従来のアプローチでは、刺激波形構造は、通常は、最適な治療を行うように改変されるのみであった。この制約されたシステムでは、刺激波形構造は、患者に対する好ましい効果と効果的な神経記録との両方にバランスをとり得る。電流密度、周波数、および持続時間がすべて電極配置に加えて考慮され得る。例えば、刺激波形の持続時間および強度を有効性の閾値の少し上に設定することにより、最も接近し最も大きな線維を活性化し得る。強度を増大することで、より小さな線維と、刺激電極からより遠くにある線維とを活性化し得る。同様に、刺激波形の持続時間を増やすことで、より小さな線維と、より遠くの線維とを活性化し得る；すなわち、同じ強度では刺激波形持続時間を増やすことにより（例としては、その周波数を低下することによって）より多くの線維を刺激し得る。よって、記録された信号における必要以上のアーチファクトの原因となることなく刺激の程度を最適化するように持続時間および強度が調節され得る。
【００５２】
図9Aおよび9Bは、不飽和（900）を呈する増幅器出力および飽和（901）を呈する増幅器出力の例を示すグラフである。図9Aのグラフ900は、そのダイナミックレンジ内で作動する増幅器の出力を示す。出力は歪んでいない。図9Bのグラフ901は、飽和を呈する増幅器の出力を示す。飽和が信号を高い正電圧と高い負電圧の両方でクリッピングさせる原因になる。神経応答信号の比較的低い振幅を収容するように、神経記録増幅器のダイナミックレンジは、典型的には小さい。したがって、神経刺激信号からのものなどのより大きなアーチファクトは、増幅器入力の飽和の原因となり得る。増幅器が一旦飽和すると、歪みのない信号を通過させるまでに一定の回復時間が必要となる。増幅器は、回復期間中は神経応答信号を効果的に処理することができない場合がある。よって、神経応答信号は歪んだりまたは不明瞭になる場合がある。
【００５３】
図10は、アーチファクトの存在下で神経信号を記録する例示の試験結果1000のグラフを示す。第1信号（A）は、ブランキングトリガを表す。第2信号（C）は、神経刺激信号を表す。第3信号（D）は、図3〜図7に記載のように設計され最適化された試験増幅器の出力を表す。第4信号（F）は、試験増幅器と同様の帯域幅を備えた市販の増幅器の出力を表す。
【００５４】
第1信号（A）は、神経刺激パルスの直前の時点（B）を示す。（B）では、第1信号（A）がハイに移行し、ブランキングトリガが開始される。その後すぐに第2信号（C）が負電圧スパイクの形で神経刺激パルスを示す。ブランキングトリガ（A）がハイ、この例では約2msである期間中は、第3信号（D）に示されるように試験増幅器出力の出力は平坦なままである。ブランキング期間の終了時にブランキングトリガが終わり第1信号（A）がローに戻った後、神経応答信号（E）を記録するまでに試験増幅器出力（D）が回復する。比較すると、市販の増幅器（F）は、刺激パルス中に飽和し、神経応答信号の受信中では依然として回復途上にある。市販の増幅器では、個々のパルスに対してブランキングするには回復時間が長すぎるため、刺激期間中にわたってブランキングする必要がある。
【００５５】
図11は、アーチファクトの存在下で神経信号を記録する例示の方法を示すフローチャートである。方法は、刺激信号を放出する工程（ステップ1110）を含み得る。方法は、刺激信号に応答する電気信号を受信する工程（ステップ1120）を含み得る。方法は、増幅器のゲインを低減するためにブランキングスイッチを開く工程（ステップ1130）を含み得る。方法は、所定のブランキング期間が経過するまでブランキングスイッチを開いたままにする工程（ステップ1140）を含み得る。方法は、ブランキング期間が経過したらブランキングスイッチを閉じるステップ（ステップ1150）を含み得る。方法は、電気信号を増幅する工程（ステップ1160）を含み得る。方法は、増幅された信号をバッファリングする工程（ステップ1170）を含み得る。方法は、電気信号をフィルタリングする工程（ステップ1180）を含み得る。方法は、バッファリングされた信号を記録する工程（ステップ1190）を含み得る。
【００５６】
方法は、刺激信号を放出する工程（ステップ1110）を含み得る。刺激信号は、関心領域に近接して配置された刺激電極によって放出され得る。図2A〜2Cおよび図8に関連して上に記述したように、刺激波形構造は、患者に対する好ましい効果と効果的な神経記録との両方にバランスをとり得る。次いで刺激波形は、モノポーラまたはバイポーラ様式で放出され得る。
【００５７】
方法は、刺激信号に応答する電気信号を受信する工程（ステップ1120）を含み得る。電気信号は、刺激信号に応答し得る。電気信号は、関心領域に近接して配置された記録電極によって受信され得る。受信された電気信号は、所望の神経応答信号および刺激信号アーチファクトの両方を含み得る。受信された電気信号は、運動ニューロンおよび骨格筋からの電気信号などのさらなるアーチファクトを含む場合がある。記録電極は、所望の信号の適切な受信と刺激信号の最適な減衰とのバランスをとるように刺激電極に対して位置させ得る。
【００５８】
いくつかの実施形態では、方法は、刺激電極から放出された刺激信号が記録電極では初期信号強度の約10分の1〜約1000分の1のレベルまで減衰されるように、刺激電極を刺激電極から離れて位置させる工程をさらに含み得る。いくつかの実施形態では、減衰は任意の他の望ましい範囲に設定され得る。
【００５９】
いくつかの実施形態では、刺激電極は、第1電極および第2電極を含み得る。第1電極および第2電極は、極性が逆である刺激信号を放出するように構成し得る。そのような実施形態では、方法は、記録電極を第1電極および第2電極から実質的に等距離に位置させる工程をさらに含み得る。第1電極および第2電極に対する記録電極のそのような位置決めは、刺激信号の有意な減衰を達成し得る。
【００６０】
方法は、増幅器のゲインを低減するためにブランキングスイッチを開く工程（ステップ1130）を含み得る。ブランキングスイッチは、所定のブランキング期間が経過するまで開いたままであってもよい（ステップ1140）。方法は、所定のブランキング期間が経過するとブランキングスイッチを閉じる工程（ステップ1150）を含み得る。ブランキングは、図3に関連して先に詳細に記載した。このやり方でブランキングすることで、記録電極での刺激信号の受信を原因とする電気信号における最初の過渡現象を低減し得る。
【００６１】
方法は、電気信号を増幅する工程（ステップ1160）を含み得る。電気信号は、記録電極に電気的に結合した増幅器によって増幅し得る。増幅器は、図4〜7に関連して上に記載のような増幅器を含み得る。増幅器は、高ダイナミックレンジおよび線形性ならびに低ノイズ向けに設計し得る。そのような増幅器は、はるかに大きなアーチファクトの存在下であっても歪み少ない小さな神経信号を通過させ得る。
【００６２】
方法は、増幅された信号をバッファリングする工程（ステップ1170）を含み得る。増幅された信号は、増幅器の出力部に電気的に結合したドライバによってバッファリングし得る。ドライバは、図4に関連して上に記載した出力ドライバ420などのドライバを含み得る。ドライバは、増幅器のように高ダイナミックレンジおよび線形性ならびに低ノイズ向けに設計し得る。ドライバは、神経信号を歪めるかまたはさらなるノイズの原因となり得るやり方で増幅器に負荷をかけることなく、高電圧出力がアナログ・デジタル変換器などの下流回路に十分な電流を運ぶことを可能にし得る。
【００６３】
方法は、電気信号をフィルタリングする工程（工程1180）を含み得る。フィルタリングは、関心の電気信号の周波数以外の周波数のノイズおよびアーチファクトを減衰し得る。関心の電気信号の周波数である程度のノイズおよびアーチファクトが存在する場合があるので、フィルタリングがアーチファクトの存在下で神経信号を記録することに対する完全な解決策とはならない場合があるが、フィルタリングはアーチファクトおよび/またはノイズの一部を減衰するのに役立ち得る。
【００６４】
フィルタリングは、ローパス、ハイパス、またはバンドパスフィルタで達成し得る。フィルタリングは、信号チェーンにおける異なる地点で複数のフィルタを採用することを含め、信号チェーンにおける異なる地点で実施し得る。例えば、ローパスフィルタおよびハイパスフィルタを信号チェーンの異なる地点、場合によっては別個の増幅器に配置し得る。フィルタリングの目的は、信号チェーンにおける増幅器の飽和を回避することである。信号チェーンの後半では増幅器またはフィルタはより飽和し易い場合があるので、より大きい不要な周波数を信号チェーンの前半で除去することが有益な場合がある。例えば、アーチファクトが関心の周波数よりも低い周波数で大き（louder）ければ、シグナルチェーンの前半でハイパスフィルタを実装するのが有益な場合がある。
【００６５】
フィルタリングは、1つまたは複数の増幅器に実装された1つまたは複数のアクティブフィルタによって実施し得る。フィルタリングは、システムの1つまたは複数の増幅器段と一体化されたか、その前にあるか、またはその後にある1つまたは複数のパッシブフィルタによって実施し得る。フィルタは、用途に適したパッシブ、アクティブ、アナログ、またはデジタルフィルタという任意のタイプを含み得る。フィルタは、増幅器およびドライバ段とともにASICに組み込まれ得る。
【００６６】
方法は、フィルタリングされた信号を記録する工程を含み得る（ステップ1190）。記録する工程は、概して、アナログ・デジタル変換器およびメモリによって実施し得る。しかしながら、方法がデジタルフィルタを採用するのであれば、信号は既にデジタル変換されており、このステップで信号を記録することは、デジタル化された信号をメモリに記憶することのみで済む場合がある。磁気テープなどのアナログ媒体に信号を記録することが可能であるが；しかしながら、アーチファクトの存在下での神経信号の処理は、デジタルドメインにおける信号処理を必要とする場合がある。方法は、この厳密な順序に限定されず、これらのステップのうちの1つまたは複数が繰り返されるか、削除されるか、または異なる順序で実施されてもよい。例えば、フィルタリングおよびブランキングは、すべて単一の増幅器で起きてもよいし、あるいは異なる増幅器を併用して、または増幅器とは全く離れて実施されてもよい。
【００６７】
本発明の態様を本明細書において示しかつ説明したが、そのような実施形態は単なる例として提供されていることが当業者には明らかであろう。発明から逸脱することなく当業者であれば多数のバリエーション、変更、および置き換えを思いつくであろう。本明細書において記載の発明の態様に対する様々な代替物が発明を実施する際に採用されてもよいことを理解されたい。以下のクレームが発明の範囲を規定すること、ならびにこれらのクレームの範囲内の方法および構造ならびにそれらの均等物がそれに包含されることが意図される。
【図１】
2019512363.tif 000005
【図２】
2019512363.tif 000006
【図３】
2019512363.tif 000007
【図４】
2019512363.tif 000008
【図５】
2019512363.tif 000009
【図６】
2019512363.tif 000010
【図７】
2019512363.tif 000011
【図８】
2019512363.tif 000012
【図９】
2019512363.tif 000013
【図１０】
2019512363.tif 000014
【図１１】
2019512363.tif 000015
【国際調査報告】
2019512363.tif 000016
2019512363.tif 000017
2019512363.tif 000018