(57)【要約】  記載される例は、スイッチングコンバータにおける過渡事象を検出するための過渡事象検出器回路（１００）を含み、過渡事象検出器回路（１００）は、スイッチングコンバータを動作させるために用いられるパルス幅変調信号（ＰＷＭ）のデューティサイクルの変化を検出するためのＤＬＬ回路（１１０、１２０、１３０）、及び、過渡事象が検出されないときステータス出力信号（ＳＳ）を第１の状態でを提供するため、及びパルス幅変調信号（ＰＷＭ）のデューティサイクルにおける検出された変化に応答して、スイッチングコンバータにおける過渡事象を示す第２の状態のステータス出力信号（ＳＳ）を提供するための出力回路を含む。
2019534678.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングコンバータにおける過渡事象を検出するための回路であって、
単安定マルチバイブレータ回路であって、
立ち上がりエッジ、立ち下がりエッジ、及び、前記スイッチングコンバータの所与のスイッチングサイクルにおける前記スイッチングコンバータのスイッチングデバイスのオン時間を表すデューティサイクルを有する第１の信号を受信するための信号入力、
前記第１の信号の前記立ち上がりエッジ、立ち下がりエッジ、及び、電圧制御パルス期間によりトリガされる立ち上がりエッジを有する出力パルス信号を提供するための出力、及び
前記出力パルス信号の前記パルス期間を制御するための電圧制御信号を受信するための制御入力、
を含む、前記単安定マルチバイブレータ回路、
位相検出器回路であって、
前記出力パルス信号を受信するための前記単安定マルチバイブレータ回路の前記出力と結合される第１の入力と、
前記第１の信号を受信するための前記単安定マルチバイブレータ回路の前記信号入力と結合される第２の入力と、
前記出力パルス信号の前記立ち下がりエッジを遅らせる前記第１の信号の前記立ち下がりエッジに応答して第１の位相検出器出力信号を第１の状態で提供するための第１の出力と、
前記出力パルス信号の前記立ち下がりエッジをリードする（leading）前記第１の信号の前記立ち下がりエッジに応答して第２の位相検出器出力信号を第１の状態で提供するための第２の出力と、
を含む、前記位相検出器回路、
前記単安定マルチバイブレータ回路の前記制御入力に接続されるコンデンサ、
前記第１の位相検出器出力信号が前記第１の状態にあるとき、第１の電流を前記制御入力に選択的にソースし、前記第２の位相検出器出力信号が前記第１の状態にあるとき、前記制御入力から第２の電流を選択的にシンクさせるように構成されるチャージポンプ回路、及び
前記第１及び第２の位相検出器出力信号のいずれも前記第１の状態にないとき、ステータス出力信号を第１の状態で提供するための出力回路であって、前記第１及び第２の位相検出器出力信号の一方が前記第１の状態にあることに応答して前記スイッチングコンバータにおける過渡事象を示す第２の状態で前記ステータス出力信号を提供する、前記出力回路、
を含む、回路。
【請求項２】
請求項１に記載の回路であって、前記出力回路が更に、
前記第１の位相検出器出力信号を受信するために前記位相検出器回路と結合される入力と、前記第１の位相検出器出力信号が前記第１の状態にあるとき、第１の状態を有する第１のフィルタされた出力信号を提供するための出力とを含む第１のローパスフィルタ回路、
前記第２の位相検出器出力信号を受信するために前記位相検出器回路と結合される入力と、前記第２の位相検出器出力信号が前記第１の状態にあるとき、第１の状態を有する第２のフィルタされた出力信号を提供するための出力とを含む第２のローパスフィルタ回路、及び
前記第１のローパスフィルタ回路の前記出力と結合される第１の入力と、前記第２のローパスフィルタ回路の前記出力と結合される第２の入力と、前記第１及び第２のフィルタされた出力信号のいずれも前記第１の状態にないとき、前記ステータス出力信号を前記第１の状態で提供するための出力とを備える、ＮＯＲゲート、
を含み、
前記第１及び第２のフィルタされた出力信号の一方が前記第１の状態にあるとき、前記ＮＯＲゲートの出力が、前記スイッチングコンバータにおける過渡事象を示す前記第２の状態の前記ステータス出力信号を提供する、
回路。
【請求項３】
請求項２に記載の回路であって、前記出力回路が、前記スイッチングコンバータの出力電流の増加を生じさせる過渡事象の検出を表すため前記第１の状態の前記第１のフィルタされた出力信号を提供し、前記スイッチングコンバータの前記出力電流における低下を生じさせる過渡事象の検出を表すため前記第１の状態の前記第２のフィルタされた出力信号を提供する、回路。
【請求項４】
請求項２に記載の回路であって、
前記単安定マルチバイブレータ回路、前記位相検出器回路、及び前記チャージポンプ回路が、前記出力パルス信号の前記立ち下がりエッジを、前記スイッチングコンバータの定常状態オペレーションにおける前記第１の信号の前記立ち下がりエッジと整合させるための遅延ロックループ（ＤＬＬ）回路を形成し、
前記ＤＬＬ回路が、前記スイッチングコンバータを動作させる制御回路の帯域幅に等しい帯域幅を有する、
回路。
【請求項５】
請求項１に記載の回路であって、
前記単安定マルチバイブレータ回路、前記位相検出器回路、及び前記チャージポンプ回路が、前記出力パルス信号の前記立ち下がりエッジを、前記スイッチングコンバータの定常状態オペレーションにおける前記第１の信号の前記立ち下がりエッジと整合させるための遅延ロックループ（ＤＬＬ）回路を形成し、
前記ＤＬＬ回路が、前記スイッチングコンバータを動作させる制御回路の帯域幅に等しい帯域幅を有する、回路。
【請求項６】
電力変換システムであって、
スイッチングコンバータであって、
電力入力ノード及びＤＣ出力ノード間に結合されるスイッチング回路であって、前記ＤＣ出力ノードにおいて出力電圧信号を提供するために入力電力信号を変換させるため前記スイッチング制御信号に従って作用し得る、前記スイッチング回路と、
前記スイッチングコンバータの前記出力電圧信号をレギュレートするためフィードバック信号に従ってパルス幅変調信号を生成するため、及び、前記パルス幅変調信号に従って前記スイッチング制御信号を生成するための変調器を含む制御回路と、
を含む、前記スイッチングコンバータ、及び
前記パルス幅変調信号のデューティサイクルの変化を検出し、過渡事象が検出されないときステータス出力信号を第１の状態で提供し、前記パルス幅変調信号の前記デューティサイクルにおける検出された変化に応答して前記スイッチングコンバータにおける過渡事象を示す第２の状態の前記ステータス出力信号を提供するための過渡事象検出器回路、
を含む、電力変換システム。
【請求項７】
請求項６に記載の電力変換システムであって、前記過渡事象検出器回路が、
前記パルス幅変調信号の第１のエッジによりトリガされる第１のエッジと、第２のエッジとを有するパルス出力信号を提供するための単安定マルチバイブレータ回路であって、制御入力における電圧制御信号に従って前記パルス出力信号のパルス期間を制御する、前記単安定マルチバイブレータ回路、
前記パルス出力信号の前記第２のエッジと前記パルス幅変調信号の第２のエッジとの間の位相差に従って、第１及び第２の位相検出器出力信号を提供するための位相検出器回路、
前記電圧制御信号を前記単安定マルチバイブレータ回路に提供するため前記制御入力に接続されるコンデンサ、
前記第１の位相検出器出力信号が第１の状態であるとき前記電圧制御信号を増大させるため第１の電流を前記制御入力に選択的にソースし、前記第２の位相検出器出力信号が第１の状態にあるとき前記電圧制御信号を減少させるため、前記制御入力から第２の電流を選択的にシンクさせるように構成される、チャージポンプ回路、及び
前記第１及び第２の位相検出器出力信号のいずれも前記第１の状態にないとき、前記ステータス出力信号を前記第１の状態で提供するための出力回路であって、前記第１及び第２の位相検出器出力信号の一方が前記第１の状態にあることに応答して前記第２の状態の前記ステータス出力信号を提供する、前記出力回路、
を含む、電力変換システム。
【請求項８】
請求項７に記載の電力変換システムであって、前記出力回路が、
前記第１の位相検出器出力信号を受信するための前記位相検出器回路と結合される入力と、前記第１の位相検出器出力信号が前記第１の状態にあるとき第１の状態を有する第１のフィルタされた出力信号を提供するための出力とを含む、第１のローパスフィルタ回路、
前記第２の位相検出器出力信号を受信するため前記位相検出器回路と結合される入力と、前記第２の位相検出器出力信号が前記第１の状態にあるとき第１の状態を有する第２のフィルタされた出力信号を提供するための出力とを含む、第２のローパスフィルタ回路、及び
前記第１のローパスフィルタ回路の前記出力と結合される第１の入力と、前記第２のローパスフィルタ回路の前記出力と結合される第２の入力と、前記第１及び第２のフィルタされた出力信号のいずれも前記第１の状態にないとき前記ステータス出力信号を前記第１の状態で提供するための出力とを有するＮＯＲゲート、
を含み、
前記ＮＯＲゲートの出力が、前記第１及び第２のフィルタされた出力信号の一方が前記第１の状態にあるとき前記スイッチングコンバータにおける過渡事象を示す前記第２の状態の前記ステータス出力信号を提供する、
電力変換システム。
【請求項９】
請求項８に記載の電力変換システムであって、前記出力回路が、前記スイッチングコンバータの出力電流の増加を生じさせる過渡事象の検出を表すため前記第１の状態の前記第１のフィルタされた出力信号を提供し、前記スイッチングコンバータの前記出力電流における低下を生じさせる過渡事象の検出を表すため前記第１の状態の前記第２のフィルタされた出力信号を提供する、電力変換システム。
【請求項１０】
請求項９に記載の電力変換システムであって、
前記単安定マルチバイブレータ回路、前記位相検出器回路、及び前記チャージポンプ回路が、前記出力パルス信号の前記立ち下がりエッジを、前記スイッチングコンバータの定常状態オペレーションにおける前記第１の信号の前記立ち下がりエッジに整合させるため、遅延ロックループ（ＤＬＬ）回路を形成し、
前記ＤＬＬ回路が、前記スイッチングコンバータを動作させる制御回路の帯域幅に等しい帯域幅を有する、
電力変換システム。
【請求項１１】
請求項７に記載の電力変換システムであって、
前記単安定マルチバイブレータ回路、前記位相検出器回路、及び前記チャージポンプ回路が、前記出力パルス信号の前記立ち下がりエッジを、前記スイッチングコンバータの定常状態オペレーションにおける前記第１の信号の前記立ち下がりエッジに整合させるため、遅延ロックループ（ＤＬＬ）回路を形成し、
前記ＤＬＬ回路が、前記スイッチングコンバータを動作させる制御回路の帯域幅に等しい帯域幅を有する、
電力変換システム。
【請求項１２】
請求項６に記載の電力変換システムであって、前記制御回路及び前記過渡事象検出器回路が単一集積回路に含まれる、電力変換システム。
【請求項１３】
請求項６に記載の電力変換システムであって、更に、
第２のスイッチングコンバータであって、
前記ＤＣ出力ノードにおいて前記出力電圧信号を提供するため前記入力電力信号を変換するために前記電力入力ノード及び前記ＤＣ出力ノード間に結合される第２のスイッチング回路と、
前記第２のスイッチングコンバータの前記出力電圧信号をレギュレートするため、第２のフィードバック信号に従って第２のパルス幅変調信号を生成するための第２の変調器を含む第２の制御回路と、
を含む、前記第２のスイッチングコンバータ、及び
前記第２の状態の前記ステータス出力信号を受信することに応答して負荷を駆動するための要求される負荷電流を提供するために、前記第２のスイッチングコンバータを選択的にイネーブル又はディセーブルするための制御信号を提供するためのマスターコントローラ、
を含む、電力変換システム。
【請求項１４】
請求項１３に記載の電力変換システムであって、前記出力回路が更に、
前記第１の位相検出器出力信号を受信するため前記位相検出器回路と結合される入力と、前記第１の位相検出器出力信号が前記第１の状態にあるとき、第１の状態を有する第１のフィルタされた出力信号を提供するための出力とを含む、第１のローパスフィルタ回路、
前記第２の位相検出器出力信号を受信するため前記位相検出器回路と結合される入力と、前記第２の位相検出器出力信号が前記第１の状態にあるとき第１の状態を有する第２のフィルタされた出力信号を提供するための出力とを含む、第２のローパスフィルタ回路、及び
前記第１のローパスフィルタ回路の前記出力と結合される第１の入力と、前記第２のローパスフィルタ回路の前記出力と結合される第２の入力と、前記第１及び第２のフィルタされた出力信号のいずれも前記第１の状態にないとき、前記ステータス出力信号を前記第１の状態で提供するための出力とを有するＮＯＲゲート、
を含み、
前記ＮＯＲゲートの出力が、前記第１及び第２のフィルタされた出力信号の一方が前記第１の状態にあるとき前記スイッチングコンバータにおける過渡事象を示す前記第２の状態の前記ステータス出力信号を提供し、
前記出力回路が、前記スイッチングコンバータの出力電流の増加を生じさせる過渡事象の検出を表すため前記第１の状態の前記第１のフィルタされた出力信号を提供し、前記スイッチングコンバータの前記出力電流における低下を生じさせる過渡事象の検出を表すため前記第１の状態の前記第２のフィルタされた出力信号を提供し、
前記マスターコントローラが、前記第１の状態の前記第１のフィルタされた出力信号を受信することに応答して前記第２のスイッチングコンバータをイネーブルするため、及び前記第１の状態の前記第２のフィルタされた出力信号を受信することに応答して前記第２のスイッチングコンバータをディセーブルするための前記制御信号を選択的に提供する、電力変換システム。
【請求項１５】
集積回路（ＩＣ）であって、
過渡事象検出器回路を含み、
前記過渡事象検出器回路が、
スイッチングコンバータを動作させるために用いられるパルス幅変調信号を受信するための入力と、
前記パルス幅変調信号のデューティサイクルの変化を検出するための遅延ロックループ（ＤＬＬ）回路と、
前記パルス幅変調信号デューティサイクルにおける変化が前記ＤＬＬ回路により検出されないとき、ステータス出力信号を第１の状態で提供するための出力回路と、
を含み、
前記ＤＬＬ回路が前記パルス幅変調信号デューティサイクルにおける変化を検出することに応答して、前記出力回路が、前記スイッチングコンバータにおける過渡事象を示す第２の状態で前記ステータス出力信号を提供する、
ＩＣ。
【請求項１６】
請求項１５に記載のＩＣであって、更に、前記スイッチングコンバータを動作させる制御回路を含み、
前記制御回路が、
前記スイッチングコンバータの出力電圧信号をレギュレートするためフィードバック信号に従って前記パルス幅変調信号を生成するための変調器と、
前記パルス幅変調信号に従って前記スイッチングコンバータを動作させるためのスイッチング制御信号を生成するためのドライバ回路と、
を含む、ＩＣ。
【請求項１７】
請求項１５に記載のＩＣであって、更に、前記第２の状態の前記ステータス出力信号を受信することに応答して負荷を駆動するため、要求される負荷電流を提供するため第２のスイッチングコンバータを選択的にイネーブル又はディセーブルするための制御信号を提供するためのマスターコントローラを含む、ＩＣ。
【請求項１８】
請求項１５に記載のＩＣであって、前記ＤＬＬ回路が、
前記パルス幅変調信号の第１のエッジによりトリガされる第１のエッジと、第２のエッジとを有するパルス出力信号を提供するための単安定マルチバイブレータ回路であって、制御入力における電圧制御信号に従って前記パルス出力信号のパルス期間を制御する、前記単安定マルチバイブレータ回路、
前記パルス出力信号の前記第２のエッジと前記パルス幅変調信号の第２のエッジとの間の位相差に従って、第１及び第２の位相検出器出力信号を提供するための位相検出器回路、
前記電圧制御信号を前記単安定マルチバイブレータ回路に提供するため前記制御入力に接続されるコンデンサ、及び
前記第１の位相検出器出力信号が第１の状態であるとき前記電圧制御信号を増大させるため第１の電流を前記制御入力に選択的にソースし、前記第２の位相検出器出力信号が第１の状態にあるとき前記電圧制御信号を減少させるため、前記制御入力から第２の電流を選択的にシンクさせるように構成される、チャージポンプ回路、
を含み、
前記第１及び第２の位相検出器出力信号のいずれも前記第１の状態にないとき、出力回路が、前記ステータス出力信号を第１の状態で提供し、前記第１及び第２の位相検出器出力信号の一方が前記第１の状態にあることに応答して前記ステータス出力信号を第２の状態で提供する、
ＩＣ。
【請求項１９】
請求項１８に記載のＩＣであって、前記出力回路が更に、
前記第１の位相検出器出力信号が前記第１の状態にあるとき、第１の状態を有する第１のフィルタされた出力信号を提供するための出力を含む第１のローパスフィルタ回路、
前記第２の位相検出器出力信号が前記第１の状態にあるとき、第１の状態を有する第２のフィルタされた出力信号を提供するための出力を含む第２のローパスフィルタ回路、及び
前記第１のローパスフィルタ回路の前記出力と結合される第１の入力と、前記第２のローパスフィルタ回路の前記出力と結合される第２の入力と、前記第１及び第２のフィルタされた出力信号のいずれも前記第１の状態にないとき、前記ステータス出力信号を前記第１の状態で提供するための出力とを備える、ＮＯＲゲート、
を含み、
前記ＮＯＲゲートの出力が、前記第１及び第２のフィルタされた出力信号の一方が前記第１の状態にあるとき前記スイッチングコンバータにおける過渡事象を示す前記第２の状態の前記ステータス出力信号を提供する、
ＩＣ。
【請求項２０】
請求項１８に記載のＩＣであって、
前記ＤＬＬ回路が、前記出力パルス信号の前記立ち下がりエッジを、前記スイッチングコンバータの定常状態オペレーションにおける前記第１の信号の前記立ち下がりエッジと整合させ、
前記ＤＬＬ回路が、前記スイッチングコンバータを動作させる制御回路の帯域幅に等しい帯域幅を有する、ＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
スイッチングコンバータは、スイッチング回路のオペレーションにより電力を一つの形態から別の形態に変換するために用いられる。その例には、ＤＣ入力電力を負荷を駆動するための制御されたＤＣ出力に変換するためのスイッチ回路を備えるＤＣ−ＤＣスイッチングコンバータが含まれる。単相システムは、負荷を駆動するため単一スイッチングコンバータを含む。多相システムは、負荷電流要件に応じて或るスイッチングコンバータをアクティベート又はディアクティベートする能力を有する、レギュレートされた出力電圧を提供するために互いに並列に接続される二つ又はそれ以上のスイッチングコンバータを含む。単一又は多相スイッチングコンバータシステムにおいて、ライン又は負荷変動などの過渡条件に反応することが望ましい。例えば、負荷電流要件の変化は、全体的なシステムエネルギー効率を高めるために、一つ又は複数の位相がオフにされるか又はディセーブルされることを可能にし得る。他の変化条件は、増大された負荷電流要件に対応するため一つ又は複数の位相のアクティベーションを必要とし得る。入力電圧レベルにおける変動などの入力電力条件を変えることは、同様に多相システムの位相を選択的にアクティベート又はディアクティベートすることにより対応され得る。個々のスイッチングコンバータ位相の出力において並列インダクタを用いることは、過渡応答を改善し得るが、これは、定常状態オペレーションにおけるエネルギー非効率性につながり得る。そのため、できるだけ速く過渡事象を検出すること、及びシステムが定常状態に戻ったときを知ることは、大きな利点となる。遷移事象は、典型的に、短く、或る事象の検出には非常に高速の回路要素を要し、これは、スイッチングコンバータ設計におけるコスト及びエネルギー効率の課題につながる。過渡事象の高速検出、及び、システムが定常状態オペレーションに戻ったことを高速で通知することにより、効率が高められ得、インテリジェントな位相管理が促進され得る。
【発明の概要】
【０００２】
記載される例は、電力変換システム、集積回路、及び、スイッチングコンバータにおける過渡事象を検出するための過渡事象検出器回路を含む。或る例において、過渡事象検出器回路は、スイッチングコンバータを動作させるために用いられるパルス幅変調（ＰＷＭ）信号デューティサイクルの変化を検出するための遅延ロックループ（ＤＬＬ）回路を含む。検出器回路は、過渡事象が検出されないとき、ステータス出力信号を第１の状態で提供する。検出器回路は、ＰＷＭ信号のデューティサイクルにおける検出された変化に応答して、スイッチングコンバータにおける過渡事象を示す第２の状態のステータス出力信号を提供する。一例において、ＤＬＬ回路は、ＰＷＭ信号の第１の信号のエッジによりトリガされるパルス出力を提供するための単安定マルチバイブレータ、及び、ＰＷＭ信号の第２のエッジとマルチバイブレータパルス出力信号の制御されたエッジとの間の位相差に従って第１及び第２の出力信号を提供するための位相検出器を含む。チャージポンプが、電圧制御信号を確立するため位相検出器出力に従ってコンデンサへ又はコンデンサから電流を選択的にソース又はシンクする。コンデンサは、マルチバイブレータパルス出力及びＰＷＭ信号の第２のエッジを整合させるため、電圧制御信号を制御入力としてマルチバイブレータに提供する。或る例において、ＤＬＬ回路は、両方のシステムが同じタイプの過渡事象に対してオーバースルーされる（over-slewed）ように、スイッチングコンバータを動作させる制御回路の帯域幅に等しい帯域幅を有する。これは、変化が生じているＰＷＭサイクル内で前の定常状態デューティサイクルが変更されたことの検出を促進する。高速過渡検出は、多相システムにおいて一つ又は複数の位相を選択的にアクティベート又はディアクティベートすることなど、単一及び／又は多相スイッチングコンバータシステムにおけるインテリジェントな調節をタイムリーに促進する。或る例において、過渡事象検出器回路は、位相検出器出力信号をフィルタし、フィルタされた位相検出器信号に従ってステータス出力信号を生成する。第１及び第２のフィルタされた位相検出器信号は、また、正及び負の過渡事象間で区別するために出力信号として提供され得る。或る例において、過渡事象検出器回路は、スイッチングコンバータを動作させるための制御回路と共に、スイッチングコントローラ集積回路（ＩＣ）において提供される。他の例において、過渡事象検出器回路は、ＰＷＭ信号デューティサイクルの変化に基づいて負荷及び／又はライン過渡事象を識別するために一つ又は複数の個々のスイッチングコンバータ制御回路からＰＷＭ信号を受信する多相コンバータマスターコントローラと統合される。
【図面の簡単な説明】
【０００３】
【図１】ＰＷＭ信号デューティサイクルにおける変化を検出するためのＤＬＬを備える過渡事象検出器回路の概略図である。
【０００４】
【図２】図１のＤＬＬにおける単安定マルチバイブレータの概略図である。
【０００５】
【図３】多相電力変換システムにおいて過渡事象検出器回路を備えるスイッチングコンバータコントローラＩＣの概略図である。
【０００６】
【図４】図１〜３の回路における種々の信号を示す波形図である。
【０００７】
【図５】信号をマスターコントローラに提供する過渡事象検出器を備える多相電力変換システムのシステム図である。
【０００８】
【図６】過渡事象検出器回路を含むマスターコントローラを備える多相電力変換システムのシステム図である。
【発明を実施するための形態】
【０００９】
図面において、全体を通じて同様の参照番号は同様の要素を指し、様々な特徴は必ずしも一定の縮尺で描かれていない。この記載において、「結合する」又は「結合される」という用語は、間接的又は直接的な電気的又は機械的接続、又はそれらの組み合わせを含む。例えば、第１のデバイスが第２のデバイスに結合する、又は第２のデバイスに結合される場合、その接続は、直接的な電気接続を介するものであり得、或いは一つ又は複数の介在デバイス及び接続を介する間接的な電気接続を介するものであり得る。
【００１０】
図１は、本明細書においてパルス幅変調信号ＰＷＭと称する、スイッチングコンバータ制御回路から第１の信号ＰＷＭを受信する入力１０２を含む過渡事象検出器回路１００を示す。また、過渡事象検出器回路１００は、それぞれ、ステータス出力信号ＳＳ、正の過渡信号ＴＲ＋、及び負の過渡信号ＴＲ−を提供する、信号出力１４２、１４４、及び１４６を含む。回路１００は、電力を一つの形態から別の形態に変換するために一つ又は複数のスイッチングコンバータ段を含む電力変換システムの任意の形態において用いることができる。例は、ＤＣ−ＤＣスイッチングコンバータに関連して図示され、後述されるが、本記載の手法は図示される例に限定されない。オペレーションにおいて、スイッチングコンバータは、ＰＷＭ信号に従って動作し、回路１００は、変化が生じているサイクル内でＰＷＭ信号の、前の定常状態デューティサイクルが変更されたことを急速に検出する。回路１００は、スイッチングコンバータの入力及び／又は出力における過渡事象を急速に識別するための解決策を提供し、タイムリーに、インテリジェントな対応策を可能にする。例えば、ライン又は負荷過渡事象に応答して多相電力変換システムにおいて個々のスイッチングコンバータ位相をイネーブルするため又はディセーブルするためのインテリジェントな負荷管理のためにコンバータ制御回路要素によって、出力ＳＳ、ＴＲ＋、及びＴＲ−の一つ又は複数が用いられ得る。
【００１１】
過渡事象検出器回路１００は、単安定マルチバイブレータ回路１１０、位相検出器回路１２０、及びチャージポンプ回路１３０によって形成される、遅延ロックループ（ＤＬＬ）回路を含む。受信した第１の信号ＰＷＭは、ＤＣ−ＤＣコンバータ回路を動作させる制御回路要素など、任意の適切なソースにより生成され得る。信号ＰＷＭは、立ち上がりエッジ、立ち下がりエッジ、及び、所与のコンバータスイッチングサイクルにおける関連するスイッチングコンバータのスイッチングデバイスのオン時間を表すデューティサイクルを有する。単安定マルチバイブレータ回路１１０は、信号ＰＷＭを受信する信号入力１０２と、ＰＷＭ信号の第１のエッジによりトリガされる第１のエッジを有するパルス出力信号ＴＩＭＥＲを生成する出力１１４とを含む。図示される例において、単安定マルチバイブレータ回路１１０は、ＰＷＭ信号の立ち上がりエッジによりトリガされる立ち上がりエッジを有する出力パルス信号ＴＩＭＥＲを提供する。パルス出力信号ＴＩＭＥＲの第２の（例えば、立ち下がり）エッジは、マルチバイブレータ１１０の制御入力１１２において受信される電圧制御信号ＶＣＴＲＬにより制御される。
【００１２】
位相検出器回路１２０は、ＴＩＭＥＲ信号を受信し、反転された信号ＴＩＭＥＲ’を出力１１８において提供する、第１の入力インバータ１１６を含む。位相検出器１２０の第２の入力において第２のインバータ１１７が提供される。インバータ１１７は、ＰＷＭ信号を受信し、反転された信号ＰＷＭ’を出力１１９において提供する。位相検出器１２０は、ＰＷＭ信号の第２のエッジとマルチバイブレータパルス出力信号ＴＩＭＥＲの制御された第２のエッジとの間の位相差に従って、第１及び第２の出力信号ＵＰ及びＤＯＷＮを提供するため、第１及び第２の出力１２８Ａ及び１２８Ｂを含む。インバータ１１６の出力１１８は、反転された信号ＴＩＭＥＲ’を、第１のデータ（Ｄ）フリップフロップ１２２のクロック入力に提供する。第２のＤフリップフロップ１２４が、反転された第１の信号ＰＷＭ’を受信するクロック入力を有する。フリップフロップ１２２及び１２４のデータ入力「Ｄ」は、供給電圧ＶＤＤ（この例では論理ハイ）に接続される。第１のフリップフロップ１２２の出力１２８Ａ（「Ｑ」フリップフロップ出力）は、出力パルス信号ＴＩＭＥＲの立ち下がりエッジに応答して、第１の状態（例えば、ハイ）で第１の位相検出器出力信号ＵＰを提供する。第２のフリップフロップ１２４の「Ｑ」出力は、位相検出器１２０の第２の出力１２８Ｂに接続される。出力１２８Ｂは、第１の信号ＰＷＭの立ち下がりエッジに応答して、第２の位相検出器出力信号ＤＯＷＮを第１の状態（例えば、ハイ）で提供する。図１においてフリップフロップ１２２及び１２４は、入力がフリップフロップ出力１２８Ａ及び１２８Ｂに接続される、ＮＡＮＤゲート１２６のアクティブロー出力によってリセットされる。
【００１３】
この構成において、位相検出器１２０は、ＴＩＭＥＲ信号の立ち下がりエッジを遅らせるＰＷＭ信号の立ち下がりエッジ（第２のエッジ）に応答して、アクティブ第１状態（ハイ）でＵＰ信号を提供する。この例ではＵＰ信号は、ＴＩＭＥＲ信号の立ち下がりエッジによりトリガされる立ち上がりエッジ、及び遅いＰＷＭ信号の立ち下がりエッジの受信によりトリガされる立ち下がりエッジを有する。位相検出器１２０は、ＴＩＭＥＲ信号の立ち下がりエッジをリードする（leading）ＰＷＭ信号の立ち下がりエッジに応答して、この例のＤＯＷＮ信号をアクティブ（ハイ）第１状態で提供する。結果のＤＯＷＮ信号は、ＰＷＭ信号の立ち下がりエッジによりトリガされる立ち上がりエッジ、及び、遅いＴＩＭＥＲ信号の立ち下がりエッジの受信によりトリガされる立ち下がりエッジを有する。定常状態オペレーションにおいて、ＴＩＭＥＲ及びＰＷＭ信号の第２のエッジは整合され得、ＵＰ及びＤＯＷＮ信号はいずれも概して、断続的なグリッチとは別にイナクティブ（ロー）である。しかし、ＰＷＭ信号におけるデューティサイクルの如何なる変更も、回路１００により検出され得、その場合、第１及び第２の位相検出器出力信号ＵＰ及びＤＯＷＮは、ＰＷＭ及びＴＩＭＥＲ信号の立ち下がりエッジ間の任意の位相差に従って生成される。
【００１４】
チャージポンプ回路１３０は、マルチバイブレータ制御入力１１２における電圧制御信号ＶＣＴＲＬを確立するためＵＰ及びＤＯＷＮ信号に従って、電流を選択的にコンデンサＣ１からソース又はコンデンサＣ１へシンクする。マルチバイブレータ１１０は、ＴＩＭＥＲ及びＰＷＭ信号の第２のエッジを整合するために、ＴＩＭＥＲパルスの期間を調節するように、電圧制御信号ＶＣＴＲＬに従ってフィードバック経路を提供する。チャージポンプ回路１３０は、第１の電流Ｉ１をコンデンサＣ１にソースするために第１の電流源１３１を制御入力１１２に接続するためＵＰ信号がハイであるときに動作する第１のスイッチング回路１３４を含む。電流源１３１は、第１のアナログ供給基準電圧ＶＤＤＡとスイッチング回路１３４との間に接続される。第２の位相検出器出力信号ＤＯＷＮがハイであるとき、コンデンサＣ１から第２の電流（例えば、この例ではこれもＩ１）をシンクするため、第２のスイッチング回路１３６が、第２の電流源１３２を制御入力１１２に選択的に接続する。第２の電流源１３２は、スイッチング回路１３６と第２のアナログ供給基準電圧ＶＳＳＡとの間に接続される。第１及び第２の電流は一例において等しく、いずれも、図１においてＩ１と示される値を有する。
【００１５】
第１及び第２の位相検出器出力信号ＵＰ、ＤＯＷＮのいずれも第１の状態（ハイ）にないとき、出力回路１４０が、出力１４２においてステータス出力信号ＳＳを第１の状態（ハイ）で提供する。第１及び第２の位相検出器出力信号ＵＰ又はＤＯＷＮの一方がアクティブ（ハイ）であるとき、出力回路１４０は、関連するスイッチングコンバータにおける過渡事象を示す第２の状態（ロー）でステータス出力信号ＳＳを提供する。図１において出力回路１４０は、ステータス出力信号ＳＳを生成するためＵＰ及びＤＯＷＮ信号をフィルタする。第１のローパスフィルタ回路が、一例において数ナノ秒の時定数を有するように選ばれる抵抗器ＲＦ１及びコンデンサＣＦ１により形成される。第１のフィルタ回路ＲＦ１、ＣＦ１は、位相検出器出力１２８ＡからＵＰ信号を受信し、第１の位相検出器出力信号ＵＰが充分な時間の間ハイであるとき第１の状態（ハイ）を有する第１のフィルタされた出力信号ＴＲ＋を提供するための出力１４４を含む。出力回路１４０はまた、第２の位相検出器出力信号ＤＯＷＮを受信するための位相検出器出力１２８Ｂと結合される入力を含む、第２のローパスフィルタ回路ＲＦ２、ＣＦ２を含む。第２の位相検出器出力信号ＤＯＷＮが、フィルタ回路ＲＦ２、ＣＦ２の時定数に従って充分な時間の間、ハイであるとき、第２のフィルタ回路の出力１４６が、第１の状態（ハイ）を有する第２のフィルタされた出力信号ＴＲ−を提供する。この例では出力回路１４０はまた、第１のローパスフィルタ回路ＲＦ１、ＣＦ１の出力１４４と結合される第１の入力と、第２のローパスフィルタ回路ＲＦ２、ＣＦ２の出力１４６と結合される第２の入力とを備える、ＮＯＲゲート１４１を含む。ＮＯＲゲートの出力１４２は、関連するスイッチングコンバータの定常状態オペレーションを示すため信号ＴＲ＋、ＴＲ−のいずれもハイではないとき、ステータス出力信号ＳＳを第１の状態（ハイ）で提供する。ＮＯＲゲート１４１は、第１及び第２のフィルタされた出力信号ＴＲ＋、ＴＲ−の一方がハイであるとき、スイッチングコンバータにおける過渡事象を示す第２の状態（ロー）でステータス出力信号ＳＳを提供する。
【００１６】
図２は、図１の過渡事象検出器回路１００において用いることができる例示の単安定マルチバイブレータ回路１１０を示す。マルチバイブレータ回路１１０は、過渡検出器入力１０２からＰＷＭ信号を受信するクロック入力２０２を備える、Ｄフリップフロップ２００を含む。フリップフロップ２００は、出力２０４において通常データ出力信号「Ｑ」を、及び第２の出力２０６において、反転された出力「Ｑ」を提供する。フリップフロップ２００のリセット入力（ＲＳＴ）が、単安定マルチバイブレータ回路１１０の出力１１４からのライン２０８上のＴＥＶＩＥＲ信号により駆動される。回路１１０はまた、ライン２１２におけるアナログ供給電圧ノードＶＤＤＡとライン２１４における第２のアナログ供給ＶＳＳＡとの間に接続されるコンパレータ回路２１０を含む。制御電圧信号ＶＣＴＲＬは、第１のコンパレータ入力２１６に提供される。トランジスタＭ２及びＭ３を含むＣＭＯＳ入力段が、電圧制御信号ＶＣＴＲＬを受信し、対応するＣＭＯＳ回路出力ノード２１８は、ＰＭＯＳトランジスタＭ４及びＭ５のゲート端子に及びＮＭＯＳトランジスタＭ６及びＭ７のゲートに接続される。第１のスイッチ２２１が、ノード２１８とＶＳＳＡとの間に接続され、コンパレータ回路２１０の制御入力側をリセットするようにＱ’信号に従って動作する。コンパレータ回路２１０は、スイッチ２２３及び抵抗器Ｒを介してＶＤＤＡに接続される第２の入力ノード２２０を含む。スイッチ２２３は、充電電流を第２の入力ノード２２０に選択的に搬送するため、フリップフロップ２００からのＱ信号に従って動作する。ノード２２０における電圧を制御するため、マルチバイブレータコンデンサＣ２が第２の入力ノード２２０とＶＳＳＡとの間に接続される。スイッチ２２２が、コンデンサＣ２と並列に、ノード２２０とＶＳＳＡとの間に接続される。スイッチ２２２は、第２の入力ノード２２０における電圧をリセットするためコンデンサＣ２を放電するためＱ’信号に従って動作する。Ｃ２の電圧は、Ｍ５及びＭ７間に接続されるＰＭＯＳトランジスタＭ８及びＮＭＯＳトランジスタＭ９によって形成されるＣＭＯＳ出力にゲート制御信号として提供される。出力トランジスタ対Ｍ８及びＭ９は、入力信号をＮＯＲゲート２２６に提供する出力ノード２２４に接続されるドレインを有する。Ｑ’信号はゲート２２６の他方の入力に提供され、ゲート２２６の出力は、マルチバイブレータ出力１１４においてＴＩＭＥＲ信号を提供する。
【００１７】
コンパレータ回路２１０がスイッチ２２１及び２２２によりリセットされた後、信号ＰＷＭの次の立ち上がりエッジは、フリップフロップＱ信号をハイに向かわせ、Ｑ’信号をローに向かわせる。この状態において、スイッチ２２３は、ＮＯＲゲート入力２２４における電圧をローにするためノード２２０における電圧がＭ９をオンにするまで、抵抗器Ｒを介する電流フローにコンデンサＣ２を充電させる。ＮＯＲゲート２２６の出力がハイに向かい、マルチバイブレータ出力１１４におけるＴＩＭＥＲ信号の立ち上がりエッジを生じさせる。ＴＩＭＥＲ信号のハイ状態はフリップフロップ２００をリセットし、Ｑ信号を再びローに向かわせ、Ｑ’信号ハイに向かわせる。これは、スイッチ２２１及び２２２を閉じ、スイッチ２２３を開くことにより、コンパレータ回路２１０をリセットする。マルチバイブレータ回路１１０は、電圧制御信号ＶＣＴＲＬのレベルに従ってＴＩＭＥＲ出力信号のパルス幅を制御する。図１のＤＬＬ回路の閉ループのオペレーションにおいて、電圧制御信号ＶＣＴＲＬを低減することは、ＴＩＭＥＲ信号パルス幅又はパルス期間を低減する。これは、コンデンサＣ２を、マルチバイブレータ回路１１０においてＶＣＴＲＬにより設定される対応するレベルまで充電するために必要とされる時間がより短いためである。反対に、ＶＣＴＲＬを増大させることは、一層長い時間の間コンデンサＣ２を充電させ得、そのため、ＴＩＭＥＲ信号パルスの期間を増大させる。
【００１８】
図１及び図２の例示の回路１００は、ＴＩＭＥＲ及びＰＷＭ信号の立ち下がりエッジを比較する。他の例において、立ち上がりエッジ比較は、対応する位相検出器回路１２０により用いられ得る。他の例において、位相コンパレータは、比較されたエッジ間の位相差に基づいて出力信号を選択的に提供するため、信号ＴＩＭＥＲ、ＰＷＭの一方の立ち上がりエッジを、他方の信号の立ち下がりエッジと比較し得る。図１における回路１００は、電圧制御された単安定マルチバイブレータ回路１１０と、可変単安定回路１１０の出力がＰＷＭ信号のデューティサイクルを追跡するＤＬＬを実装するためのフィードバックループとを用いる。状態信号ＳＳは、ＰＷＭ信号デューティサイクルの変化を識別し、それにより、対応するスイッチングコンバータにおける負荷又はライン過渡事象を検出するために、ホスト回路により用いられ得る。この例では、その出力信号の通常閉ループＰＷＭレギュレーションを介してスイッチングコンバータが過渡事象に反応する場合、対応するＰＷＭ信号のデューティサイクルが変化し得、このデューティサイクル変化は、過渡事象が起きている同じＰＷＭ制御サイクル内のＵＰ又はＤＯＷＮ信号により反映される。或る実装において、ＤＬＬ回路１１０、１２０、１３０は、対応するスイッチングコンバータを動作させる制御回路の帯域幅に等しい帯域幅を有する。これは、制御されたスイッチングコンバータ及びＤＬＬが同じタイプの検出可能な過渡事象に対して同様にオーバースルーされるようになることを確実にすることにより、過渡事象検出を向上させる。
【００１９】
図３は、過渡事象検出器回路１００が、制御されたＤＣ−ＤＣスイッチングコンバータ３２０及び関連するコンバータ制御回路３０２の組み合わせで用いられ得る例示の電力変換システム３００を示す。上述したように、ホストシステムが、システム３００において適切な応答アクションを開始するため過渡事象フラッグをつくるために状態信号ＳＳを用い得る。また、回路出力１４４及び１４６において提供されるＴＲ＋及びＴＲ−信号は、正及び負の過渡事象間で区別するために用いることもできる。図３の例において、整数Ｎ個のＤＣ−ＤＣスイッチングコンバータ３２０が、レギュレートされた出力電圧ＶＯを有する単一の負荷３３０を駆動するために用いられ、Ｎは１より大きい。対応するスレーブ制御信号ＳＣＬ１、ＳＣＬ２、．．．、ＳＣＬＮを用いてスイッチングコンバータ３２０のいずれかを選択的にイネーブル又はディセーブルするため、多相コンバータマスターコントローラ回路３４０が、ＳＳ、ＴＲ＋、及びＴＲ−信号を用いる。この例では、ＤＣ−ＤＣスイッチングコンバータ３２０の一つを動作させる制御回路３０２が、単一集積回路（ＩＣ）３０１において過渡事象検出器回路１００と共に含まれる。図１の回路１００は、種々の異なるＤＣ−ＤＣコンバータシステムとの組み合わせで用いることができる。図３は、ＤＣ−ＤＣコンバータ回路３２０を備える例示の多相バックＤＣ−ＤＣコンバータシステム３００を示し、システム３００は、一つ又は複数の付加的なコンバータ回路３２０（図３には示していない）を含む。
【００２０】
システム３００は、制御回路３０２からの入力１０２においてＰＷＭ信号を受信し、信号ＳＳ、ＴＲ＋、及びＴＲ−をマスターコントローラ３４０に提供する、上述したような過渡事象検出器回路１００を備えるＰＷＭコントローラ集積回路（ＩＣ）３０１を含む。制御回路３０２は、電流ＩＯを負荷３３０に搬送するため出力電圧ＶＯの閉ループ電圧制御を実装する。この例では制御回路３０２は、ＰＷＭ信号に従ってスイッチング制御信号ＳＣ１及びＳＣ２を生成することによって出力電圧信号ＶＯをレギュレートするため、一つ又は複数のフィードバック信号ＩＦＢ、ＶＦＢに従ってパルス幅変調信号ＰＷＭを生成する変調器回路３０４を含む。例示されるバックコンバータ例において、変調器３０４は、ＰＷＭ信号に概して従って信号を第１のドライバ回路３０６に提供することにより第１のスイッチング制御信号ＳＣ１を生成し、ＰＷＭ信号の反転に従って第２のドライバ回路３０８を介してローサイドスイッチング制御信号ＳＣ２を生成する。ドライバ３０６及び３０８は、それぞれ、ＤＣ−ＤＣスイッチングコンバータ３２０のハイ及びローサイドスイッチＳ１及びＳ２を動作させるため、ＩＣ出力３１４及び３１６において第１及び第２のスイッチング制御信号ＳＣ１及びＳＣ２を提供する。変調器回路３０４は、上述したようにＰＷＭ信号を過渡検出器回路１００の入力１０２に提供する出力３０５を含む。制御回路３０２は、ＤＣ−ＤＣコンバータ３２０の出力電圧ＶＯをレギュレートするため、電圧参照信号ＶＲをＩＣ入力３１９からのフィードバック電圧信号ＶＦＢと比較する第１のコンパレータ３１０を含む。また、第２のコンパレータ３１２が、電流閾値ＩＴＨを、ＤＣ−ＤＣコンバータ回路３２０からＩＣ入力３１８における受信される電流フィードバック信号ＩＦＢと比較する。ＤＣ−ＤＣコンバータスイッチングデバイスＳ１及びＳ２は、負荷３３０を駆動するための制御されたＤＣ出力電圧ＶＯを提供するためＤＣ入力電圧ＶＩＮを変換するためにスイッチング制御信号ＳＣ１及びＳＣ２に従って動作する。
【００２１】
第１又はハイサイドコンバータスイッチングデバイスＳ１は、入力電圧ノード３２２とスイッチングノード３２６との間に結合される。第２のスイッチングデバイスＳ２は、スイッチングノード３２６と出力基準電圧ノード３２４（図面においてＧＤと示される）との間に接続される。出力インダクタＬが、スイッチングノード３２６と出力ノード３２８との間に接続される。出力コンデンサＣＯが、出力ノード３２８と基準電圧ノード３２４との間に接続される。抵抗性ディバイダネットワークが、出力コンデンサＣＯと並列に互いに直列に接続される抵抗器Ｒ１及びＲ２を連結するノードにおける電圧として、電圧フィードバック信号ＶＦＢをコンパレータ３１０に提供する。オペレーションにおいて、制御回路３０２は、インダクタＬを磁化するためＳ１をオンにし、その後、比較的高い出力電流要件のためＣＣＭオペレーションにおいてＳ２をオンにする一方でＳ１をオフにするため、交番するパルス幅変調されたスイッチング制御信号ＳＣ１及びＳＣ２を提供する。インダクタＬは、出力コンデンサＣＯを充電するためスイッチングノード３２６から電流ＩＬを導通させる。Ｓ２をオンにすることにより、Ｓ１及びＳ２の交番するオペレーションがコンデンサＣＯの出力電圧ＶＯのレギュレートを維持した状態で、電流をインダクタＬ及び出力コンデンサＣＯを介して流すことが可能となる。コンパレータ３１２を介する閾値ＩＴＨとの比較のため電流フィードバック信号ＩＦＢをＩＣ入力３１８に提供するため、電流センサがインダクタ電流ＩＬを感知する。コンバータ回路３２０の制御されたオペレーションは、出力電流ＩＯで負荷３３０を駆動する。
【００２２】
更に図４を参照すると、波形図４００は、図３のＤＣ−ＤＣコンバータシステム３００及び図１の過渡事象検出器回路１００における種々の信号を図示する。ＰＷＭ信号は、第１の（例えば、立ち上がり）エッジ４１０ａ及び第２の（立ち下がり）エッジ４１０ｂを含む曲線４１０として示される。この例では、ＰＷＭ信号は、サイクル期間ＴＰＷＭを有する一連のＰＷＭサイクルの各々における立ち上がりエッジで始まる。単安定マルチバイブレータ出力パルス信号ＴＩＭＥＲは、変調信号ＰＷＭを有するパルスの第１のエッジ４１０ａによりトリガされる第１の（例えば、立ち上がり）エッジ４２０ａと、電圧制御信号ＶＣＴＲＬに従ってパルス出力信号ＴＩＭＥＲのパルス期間ＴＭＳを設定するためマルチバイブレータ回路１１０により制御される第２の（立ち下がり）エッジ４２０ｂとを含む曲線４２０として示される。曲線４３０及び４４０は、それぞれ、スイッチングコンバータ３２０における第１及び第２のスイッチング制御信号ＳＣ１及びＳＣ２を示す。この例では、スイッチングコンバータ３２０の出力負荷電流要件が、時間ｔの関数として変化する曲線４５０として示される。曲線４６０が、第１の状態（ハイ）のままであり、回路１００がＰＷＭ信号のデューティサイクル変化に従って過渡事象を検出することに基づいて時間Ｔ１、Ｔ２、Ｔ３、Ｔ４、及びＴ５においてローに向かうパルスを提供するステータス出力信号ＳＳを示す。正の過渡事象信号ＴＲ＋は曲線４７０として示され、負の過渡事象信号ＴＲ−は曲線４８０として示される。
【００２３】
図示される時間Ｔ０及びＴ１間で、出力電流ＩＯ要件曲線４５０は概して一定であり、従って、ＰＷＭ信号曲線４１０は、概して一定のデューティサイクル（例えば、この例では約５０％）を提供する。ＴＩＭＥＲ信号曲線４２０は、概して、Ｔ０及びＴ１間の定常状態オペレーションにおいてＰＷＭ信号曲線４１０を追跡し、スイッチング制御信号曲線４３０及び４４０は、概して、制御回路３０２のオペレーションによりＰＷＭ信号４１０を追跡する。Ｔ１のすぐ前に、出力電流要件曲線４５０が増大し、制御回路３０２にＰＷＭ信号のデューティサイクルを延長させる。Ｔ１において、回路１００は、ＰＷＭ信号の立ち下がりエッジがＴＩＭＥＲ信号の立ち下がりエッジを遅らせることを検出し、位相検出器出力１２８Ａ（図１）におけるＵＰ信号のアサーションを生じさせる。出力回路１４０はＵＰ信号をフィルタし、結果のフィルタされた信号が、ＴＲ＋信号曲線４７０においてハイに向かうパルスとして提供される。このＴＲ＋信号パルスは、ＮＯＲゲート１４１の出力を切り替え、これは、曲線４６０におけるステータス出力信号ＳＳにおけるローに向かうパルスを提供する。出力電流要件曲線４５０は、Ｔ１及びＴ２間で概してハイのままであり、スイッチングコンバータ制御回路３０２の閉ループオペレーションは、ＰＷＭ信号曲線４１０に従って、第１のスイッチングデバイスＳ１のオン時間ＴＯＮ１及びＳ２のオン時間ＴＯＮ２を制御する。
【００２４】
時間Ｔ２において、出力電流要件ＩＯは低減し、制御回路３０２のオペレーションによるＰＷＭ信号デューティサイクルの対応する低減を生じさせる。位相検出器回路１２０は、ＴＩＭＥＲ信号の立ち下がりエッジ４２０ｂをリードする（leading）ＰＷＭ信号の立ち下がりエッジ４１０ｂの検出に応答して、ＤＯＷＮ信号をアサートする。これはＤＯＷＮ信号においてハイに向かうパルスをつくり、これは、フィルタされ、ＴＲ−曲線４８０におけるハイに向かうパルスとして提供される。ＴＲ−パルスはＮＯＲゲート出力１４２を切り替え、これは、電力コンバータ３２０における過渡状態の検出を示すためのＳＳ信号曲線４６０における別のローに向かうパルスを提供する。Ｔ３における出力電流要件の更なる低減が、過渡事象検出器回路１００に、ＳＳ曲線４６０における別のローに向かうパルス、及びＴＲ−曲線４８０における対応するハイに向かうパルスを生成させる。この例では、電流要件はＴ４における更なる低減を受け、これは、それぞれ、ＳＳ及びＴＲ−曲線４６０及び４８０における更なるパルスとなる。図４における時間Ｔ５の前に、出力負荷電流要件が増大し、これは、ＰＷＭ及びＴＩＭＥＲ信号間の更なる位相差を生じさせる。この増大する負荷電流インスタンスにおいて、ＴＩＭＥＲ信号の立ち下がりエッジは、ＰＷＭ信号の対応する立ち下がりエッジをリードし、過渡検出器回路１００は、ＳＳ信号曲線４６０におけるローに向かうパルス、及びＴＲ＋曲線４７０における対応するハイに向かうパルスを生成する。
【００２５】
上述したように、過渡事象検出器回路１００は、有利なことに、スイッチングコンバータ３２０に関連する過渡事象の発生をホストシステムに示すため、一つ又は複数の信号ＳＳ、ＴＲ＋、ＴＲ−を提供する。また、回路１００は、過渡事象の高速な検出を提供し、過渡事象が生じる同じＰＷＭスイッチングサイクルにおいて信号ＳＳ、ＴＲ＋、ＴＲ−を提供する。これは、過渡事象を検出するため出力電圧を微分するためにオペアンプ回路を用いてつくられるコンパレータ及び微分器を用いていた他の解決策に対する著しい利点である。本願において説明される例は、著しい過渡検出速度改善を提供し、或る実装は、位相検出器回路１２０における幾つかのゲートのゲート遅延を表す数ナノ秒内で過渡事象を検出し得る。また、説明される回路１００は、検出速度を達成するために高速微分オペアンプ回路要素を用いる一方で妥当な量の電流を用いて達成され得ない低電力検出解決策を提供する。
【００２６】
更に図５及び６を参照すると、過渡事象検出器回路１００は、スイッチングコンバータシステムの任意の形態で用いることができ、また、有利なことに、マスターコントローラ及び／又はＰＷＭ制御チップ又はＩＣに統合され得る。図３に関連して上述したように、一つのあり得る実装は、関連するスイッチングコンバータ回路３２０を動作させるための制御回路３０２と、制御回路３０２からＰＷＭ信号を消費するオンボード過渡事象検出器とを有するスイッチングコンバータ制御チップ３０１を含み、内部使用のため又は外部の多相コンバータマスターコントローラ３４０による使用のため、信号ＳＳ、ＴＲ＋、ＴＲ−の一つ又は複数を生成する。マスターコントローラ３４０は、多相電力変換システムにおける一つ又は複数のコンバータ回路３２０のアクティベーション状態（例えば、イネーブル又はディセーブルされる）を制御する。図５は、多相ＤＣ−ＤＣ電力変換システム５００の別の例を示し、多相ＤＣ−ＤＣ電力変換システム５００は、整数Ｎ個のＤＣ−ＤＣスイッチングコンバータ回路３２０を含み、これらは、共用負荷３３０を駆動するための対応する出力電流ＩＯ１、ＩＯ２、．．．、ＩＯＮを提供するために（イネーブルされるとき）対応する出力インダクタＬＯ１、ＬＯ２、．．．、ＬＯＮにより各々接続される。この例では、個々のスイッチングコンバータ回路３２０は、対応する制御回路３０２からスイッチング制御信号ＳＣ１及びＳＣ２を受信する。本明細書において「位相」と称される、個々のコンバータシステムは、多相コンバータマスターコントローラ回路３４０からの対応するスレーブ制御信号ＳＣＬ１、ＳＣＬ２、．．．、ＳＣＬＮにより個々にイネーブルされる。この場合、マスターコントローラ３４０は、スレーブ制御信号ＳＣＬを個々の制御回路３０２に提供するために、整数Ｎ個の出力１４８を含む。一例において、スレーブ制御信号ＳＣＬは、対応するコントローラ３０２に、対応するスイッチングコンバータ３２０のオペレーションをイネーブル又はディセーブルさせる、２状態信号である。この場合、個々の制御回路３０２は、それらの対応するＰＷＭ信号、ＰＷＭ１、ＰＷＭ２、．．．ＰＷＭＮを、上述したように過渡事象検出器回路１００に提供する。一例において、過渡事象検出器回路１００、制御回路３０２は、スタンドアロンのコンバータ制御ＩＣであり、マスターコントローラ３４０は別個のＩＣである。この場合、過渡事象検出器回路ＩＣ１００は、所与の実装において制御回路３０２に、及び適切な回路基板接続（図示せず）によりマスターコントローラ３４０に接続される。図６は、過渡事象検出器回路１００及びマスターコントローラ３４０が単一集積回路実装に含まれる別のシステム６００を示す。別の代替の実装において、マスターコントローラ回路要素３４０、過渡事象検出器回路１００、及び単一又は複数のコンバータ制御回路３０２は、単一多相コントローラＩＣに提供され得る。
【００２７】
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。
【図１】
2019534678.tif 000003
【図２】
2019534678.tif 000004
【図３】
2019534678.tif 000005
【図４】
2019534678.tif 000006
【図５】
2019534678.tif 000007
【図６】
2019534678.tif 000008
【国際調査報告】
2019534678.tif 000009