(57)【要約】  プロセスコーナーを識別するための方法および装置が提供される。集積回路(IC)のプロセスコーナーを識別するための例示的な方法が提供される。ICは、低しきい値電圧(LVT)を有するプルアップトランジスタと、標準しきい値電圧(RVT)を有するプルダウントランジスタとを含む第1の非対称リング発振器(ARO1)を有し、RVTを有するプルアップトランジスタと、LVTを有するプルダウントランジスタとを含む第2の非対称リング発振器(ARO2)を有する。例示的な方法は、集積回路が誤作動の寸前付近で動作するようにする超低電力供給電圧をARO1およびARO2に印加するステップと、ARO1の出力周波数を測定するステップと、ARO2の出力周波数を測定するステップと、ARO1の出力周波数とARO2の出力周波数の計算される比を計算するステップと、プロセスコーナーを識別するために、計算された比を基準の比と比較するステップとを含む。
2019500575.tif 000002
【特許請求の範囲】
【請求項１】
低しきい値電圧(LVT)を有するプルアップトランジスタおよび標準しきい値電圧(RVT)を有するプルダウントランジスタを含む第1の非対称リング発振器(ARO1)と、RVTを有するプルアップトランジスタおよびLVTを有するプルダウントランジスタを含む第2の非対称リング発振器(ARO2)とを有する集積回路のプロセスコーナーを識別するための方法であって、
前記ARO1および前記ARO2に超低電源電圧を印加するステップであって、前記印加された超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加するステップと、
前記ARO1の出力周波数を測定するステップと、
前記ARO2の出力周波数を測定するステップと、
前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の計算される比を計算するステップと、
前記計算された比を基準の比と比較するステップであって、前記基準の比が、typical-typical(TT)プロセスコーナー、slow-slow(SS)プロセスコーナー、またはfast-fast(FF)プロセスコーナーにおける前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の比であり、前記計算された比が前記基準の比の第1の数の倍よりも大きい、または前記基準の比の第2の数の倍よりも小さい場合、前記集積回路の生成されたプロセスばらつきの値が、実質的に非対称プロセスコーナーにある、比較するステップと
を含む、方法。
【請求項２】
前記ARO1の前記出力周波数の、前記ARO2の前記出力周波数に対する前記比がデジタル値であり、前記基準の比がデジタル値である、請求項1に記載の方法。
【請求項３】
前記ARO1の前記出力周波数をしきい値と比較するステップであって、前記ARO1の前記出力周波数が前記しきい値よりも小さい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記ARO1の前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、比較するステップと、
前記ARO2の前記出力周波数を前記しきい値と比較するステップであって、前記ARO2の前記出力周波数が前記しきい値よりも小さい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記ARO2の前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、比較するステップと
のうちの少なくとも一方をさらに含む、請求項1に記載の方法。
【請求項４】
前記集積回路が、RVTを有するプルアップトランジスタおよびRVTを有するプルダウントランジスタを含む対称リング発振器(RO)をさらに含み、
前記ROに前記超低電源電圧を印加するステップであって、前記印加された超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加するステップと、
前記ROの出力周波数を測定するステップと、
前記ROの前記出力周波数の値をしきい値と比較するステップと
をさらに含み、
前記値が前記しきい値以下である場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記AROの前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、
請求項1に記載の方法。
【請求項５】
前記しきい値がデジタル値である、請求項4に記載の方法。
【請求項６】
前記集積回路の基板上に前記ARO1および前記ARO2を形成するステップをさらに含む、請求項1に記載の方法。
【請求項７】
モバイルデバイス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、タブレット、コンピュータ、またはそれらの組合せに、前記集積回路を組み込むステップをさらに含む、請求項1に記載の方法。
【請求項８】
集積回路のプロセスコーナーを識別するように構成された装置であって、
前記集積回路の一部として組み込まれた第1の非対称リング発振器(ARO1)であって、低しきい値電圧(LVT)を有するプルアップトランジスタおよび標準しきい値電圧(RVT)を有するプルダウントランジスタを含む、ARO1と、
前記集積回路の一部として組み込まれた第2の非対称リング発振器(ARO2)であって、RVTを有するプルアップトランジスタおよびLVTを有するプルダウントランジスタを含む、ARO2と、
前記ARO1および前記ARO2に超低電源電圧を印加するための手段であって、前記印加された超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加するための手段と、
前記ARO1の出力周波数を測定するための手段と、
前記ARO2の出力周波数を測定するための手段と、
前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の計算される比を計算するための手段と、
前記計算された比を基準の比と比較するための手段であって、前記基準の比が、typical-typical(TT)プロセスコーナー、slow-slow(SS)プロセスコーナー、またはfast-fast(FF)プロセスコーナーにおける前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の比であり、前記計算された比が前記基準の比の第1の数の倍よりも大きい、または前記基準の比の第2の数の倍よりも小さい場合、前記集積回路の生成されたプロセスばらつきの値が、実質的に非対称プロセスコーナーにある、比較するための手段と
を備える、装置。
【請求項９】
前記ARO1の前記出力周波数の前記ARO2の前記出力周波数に対する前記比がデジタル値であり、前記基準の比がデジタル値である、請求項8に記載の装置。
【請求項１０】
前記ARO1の前記出力周波数をしきい値と比較するための手段であって、前記ARO1の前記出力周波数が前記しきい値よりも小さい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記ARO1の前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、比較するための手段と、
前記ARO2の前記出力周波数を前記しきい値と比較するための手段であって、前記ARO2の前記出力周波数が前記しきい値よりも小さい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記ARO2の前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、比較するための手段と
のうちの少なくとも一方をさらに備える、請求項8に記載の装置。
【請求項１１】
前記集積回路に組み込まれた対称リング発振器(RO)であって、RVTを有するプルアップトランジスタおよびRVTを有するプルダウントランジスタを含む、ROと、
前記ROに前記超低電源電圧を印加するための手段であって、前記印加される超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加するための手段と、
前記ROの出力周波数を測定するための手段と、
前記ROの前記出力周波数の値をしきい値と比較するための手段と
をさらに備え、
前記値が前記しきい値以下である場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記AROの前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、
請求項8に記載の装置。
【請求項１２】
前記しきい値がデジタル値である、請求項8に記載の装置。
【請求項１３】
前記集積回路がその構成部分であるモバイルデバイス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、タブレット、コンピュータ、またはそれらの組合せをさらに含む、請求項8に記載の装置。
【請求項１４】
集積回路のプロセスコーナーを識別するように構成された装置であって、
前記集積回路の一部として組み込まれた第1の非対称リング発振器(ARO1)であって、低しきい値電圧(LVT)を有するプルアップトランジスタおよび標準しきい値電圧(RVT)を有するプルダウントランジスタを含む、ARO1と、
前記集積回路の一部として組み込まれた第2の非対称リング発振器(ARO2)であって、RVTを有するプルアップトランジスタおよびLVTを有するプルダウントランジスタを含む、ARO2と、
プロセッサと、
前記プロセッサに結合され、前記プロセッサに
前記ARO1および前記ARO2に超低電源電圧を印加することであって、前記印加された超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加すること、
前記ARO1の出力周波数を測定すること、
前記ARO2の出力周波数を測定すること、
前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の計算される比を計算すること、
前記計算された比を基準の比と比較することであって、前記基準の比が、typical-typical(TT)プロセスコーナー、slow-slow(SS)プロセスコーナー、またはfast-fast(FF)プロセスコーナーにおける前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の比であり、前記計算された比が前記基準の比の第1の数の倍よりも大きい、または前記基準の比の第2の数の倍よりも小さい場合、前記集積回路の生成されたプロセスばらつきの値が、実質的に非対称プロセスコーナーにある、比較すること
を行わせるように構成された、メモリと
を備える、装置。
【請求項１５】
前記ARO1の前記出力周波数の前記ARO2の前記出力周波数に対する前記比がデジタル値であり、前記基準の比がデジタル値である、請求項14に記載の装置。
【請求項１６】
前記メモリが、
前記ARO1の前記出力周波数をしきい値と比較することであって、前記ARO1の前記出力周波数が前記しきい値よりも小さい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記ARO1の前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、比較することと、
前記ARO2の前記出力周波数を前記しきい値と比較することであって、前記ARO2の前記出力周波数が前記しきい値よりも小さい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記ARO2の前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、比較することと
のうちの少なくとも一方を前記プロセッサに行わせるようにさらに構成される、請求項14に記載の装置。
【請求項１７】
前記集積回路に組み込まれた対称リング発振器(RO)であって、RVTを有するプルアップトランジスタおよびRVTを有するプルダウントランジスタを含む、ROをさらに備え、前記メモリが、
前記ROに前記超低電源電圧を印加することであって、前記印加された超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加することと、
前記ROの出力周波数を測定することと、
前記ROの前記出力周波数の値をしきい値と比較することと
を前記プロセッサに行わせるようにさらに構成され、
前記値が前記しきい値以下である場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記AROの前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、
請求項14に記載の装置。
【請求項１８】
前記しきい値がデジタル値である、請求項14に記載の装置。
【請求項１９】
前記プロセッサがその構成部分であるモバイルデバイス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、タブレット、コンピュータ、またはそれらの組合せをさらに含む、請求項14に記載の装置。
【請求項２０】
非一時的コンピュータ可読記憶媒体であって、
低しきい値電圧(LVT)を有するプルアップトランジスタおよび標準しきい値電圧(RVT)を有するプルダウントランジスタを含む第1の非対称リング発振器(ARO1)と、RVTを有するプルアップトランジスタおよびLVTを有するプルダウントランジスタを含む第2の非対称リング発振器(ARO2)とを有する集積回路のプロセスコーナーを、プロセッサに識別させるように構成されたプロセッサ実行可能命令を記憶しており、前記プロセッサ実行可能命令が、
前記ARO1および前記ARO2に超低電源電圧を印加することを開始することであって、前記印加された超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加することを開始することと、
前記ARO1の出力周波数を測定することを開始することと、
前記ARO2の出力周波数を測定することを開始することと、
前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の計算される比を計算することを開始することと、
前記計算された比を基準の比と比較することを開始することであって、前記基準の比が、typical-typical(TT)プロセスコーナー、slow-slow(SS)プロセスコーナー、またはfast-fast(FF)プロセスコーナーにおける前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の比であり、前記計算された比が前記基準の比の第1の数の倍よりも大きい、または前記基準の比の第2の数の倍よりも小さい場合、前記集積回路の生成されたプロセスばらつきの値が、実質的に非対称プロセスコーナーにある、比較することを開始することと
を前記プロセッサに行わせるように構成された、非一時的コンピュータ可読記憶媒体。
【請求項２１】
前記ARO1の前記出力周波数の前記ARO2の前記出力周波数に対する前記比がデジタル値であり、前記基準の比がデジタル値である、請求項20に記載の非一時的コンピュータ可読記憶媒体。
【請求項２２】
前記プロセッサ実行可能命令が、
前記ARO1の前記出力周波数をしきい値と比較することを開始することであって、前記ARO1の前記出力周波数が前記しきい値よりも小さい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記ARO1の前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、比較することを開始することと、
前記ARO2の前記出力周波数を前記しきい値と比較することを開始することであって、前記ARO2の前記出力周波数が前記しきい値よりも小さい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記ARO2の前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、比較することを開始することと
のうちの少なくとも一方を前記プロセッサに行わせる命令をさらに含む、請求項20に記載の非一時的コンピュータ可読記憶媒体。
【請求項２３】
前記集積回路が、RVTを有するプルアップトランジスタおよびRVTを有するプルダウントランジスタを含む対称リング発振器(RO)をさらに含み、前記プロセッサ実行可能命令が、
前記ROに前記超低電源電圧を印加することを開始することであって、前記印加された超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加することを開始することと、
前記ROの出力周波数を測定することを開始することと、
前記ROの前記出力周波数の値をしきい値と比較することを開始することと
を前記プロセッサに行わせる命令をさらに含み、
前記値が前記しきい値以下である場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記AROの前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、
請求項20に記載の非一時的コンピュータ可読記憶媒体。
【請求項２４】
しきい値がデジタル値である、請求項20に記載の非一時的コンピュータ可読記憶媒体。
【請求項２５】
コンピュータ可読記憶媒体が一体化されたモバイルデバイス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、タブレット、コンピュータ、またはそれらの組合せをさらに含む、請求項20に記載の非一時的コンピュータ可読記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般にエレクトロニクスに関し、より詳細には、限定はしないが、集積回路ウエハ上の回路のプロセスコーナーを識別する方法および装置に関する。
【背景技術】
【０００２】
消費者は、バッテリー寿命が長い電子デバイスを求める。バッテリー寿命は、より低い動作電圧を実現することによって延ばすことができる。集積回路の電力消費は、集積回路の動作電圧を下げることによって削減することができる。集積回路の動作電圧が、低すぎる値まで下げられる場合、集積回路は誤作動することになる。したがって、集積回路の最小動作電圧は、集積回路が機能することができる値に制限される。理想的な条件の下では、集積回路の複数のコピーが製造されるとき、集積回路の各々が、同じ最小動作電圧を有するであろう。しかしながら、実際には、複数の集積回路が製造され、各々の回路は、それぞれの各集積回路の内部特徴における自然発生的ばらつきにより、他の回路とわずかに異なる。ばらつきのいくつかは、領域におけるドーパント濃度のばらつき、構造寸法(たとえば、幅、長さ、層厚さなど)のばらつきなどを含むことがある。したがって、特定の集積回路が機能することができる、特定の集積回路のそれぞれの最小動作電圧が、同じ製造バッチにおける異なる集積回路の最小動作電圧とは異なることがある。したがって、特定の製造バッチについての機能的歩留まりが、最小動作電圧によって変動することがある。
【０００３】
機能的歩留まりを最適化するために、プロセスコーナーが決定される。プロセスコーナーは、集積回路が機能しない可能性がある、最低限必要な動作値の極限範囲である。動作値は、プロセス(P)、電圧(V)(たとえば、動作電圧)、および温度(T)を含むことができ、それらの頭文字「PVT」でも知られている。プロセスコーナーのプロットは、幾何学的形状として組み合わせ、グラフ化することができる。その幾何学的形状の範囲内である動作値を有するいかなる集積回路も機能するはずである。
【０００４】
プロセスコーナーは、2つの文字を使用して言及される。最初の文字は、Nチャネル金属酸化物シリコン電界効果トランジスタ(NMOS)コーナーを指し、2番目の文字は、Pチャネル金属酸化物シリコン電界効果トランジスタ(PMOS)コーナーを指す(たとえば、(NP))。2つの文字のいずれも、標準コーナー(T)、高速コーナー(F)、または低速コーナー(S)を指すことができる。したがって、2つのグループに5つのコーナーがある。第1のグループは、動作値が(たとえば、実質的に極値まで)異なるとき、NMOSおよびPMOSトランジスタが同様に動作する、対称コーナーを有する。第1のグループは、typical-typical(TT)、fast-fast(FF)、およびslow-slow(SS)を含む。第2のグループは、動作値が異なるとき、NMOSおよびPMOSトランジスタが同様に動作しない、非対称コーナーを有する。第2のグループは、fast-slow(FS)、およびslow-fast(SF)を含む。たとえば、非対称コーナー近く、または非対称コーナーで動作しているとき、集積回路のPMOSトランジスタは、同じ集積回路の相補型NMOSトランジスタよりもはるかに高速にスイッチする可能性があり、これは、不均衡なスイッチングにつながる。一例では、不均衡なスイッチングは、集積回路によって実行されるプロセスに正しくないデジタル論理値を投入し、伝えることがある。また、高速トランジスタは、低速トランジスタよりも高い電流(有効および漏れ)を有する。一般的には、回路は、対称プロセスコーナー(たとえば、SSまたはTT)において最適性能を得られるように設計される。したがって、分かれたコーナーでは、NMOSトランジスタとPMOSトランジスタとの間の電流比は、最適設計パラメータからはずれ、回路性能は劣化する。これは、設計の機能性が、NMOSとPMOSとの電流比の限られた許容範囲によって決まる、フリップフロップおよびメモリビットセルなどの「レシオ化(ratioed)」回路には、特に重要である。
【０００５】
集積回路(IC)がより小さい寸法で製造されるとき、トランジスタ特性上のプロセスばらつきの影響は、より顕著になり、個々のトランジスタのしきい値電圧は、単一の集積回路ウエハにおいてさえ、プロセスコーナーを超えてかなり変動する。プロセスコーナーは、集積回路ウエハ内のICのパラメータばらつきの極値を表す。
【０００６】
一般に、ウエハ上のICデバイスにはトレードオフがあり、ICデバイスは、高速および漏れがあるもの、または低速および漏れが少ないものとすることができる。これらの特性は、たとえば、それらのしきい値電圧を変えるために、トランジスタにボディバイアスをかけることによって調整することができる。アダプティブボディバイアス(ABB: Adaptive Body Biasing)が、個々のICベースで、ウエハ上のICの性能特性を変えることができ、それによって、デバイスばらつきを減少させ、ウエハ上のデバイスの有効歩留まりを上げる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
したがって、当技術分野では、集積回路ウエハ内のICの様々な特性を補償するために、そのようなプロセスコーナーを検出することができる必要がある。
【課題を解決するための手段】
【０００８】
本発明の概要は、本教示のいくつかの態様の基本的理解を可能にする。本発明の概要は、詳細において網羅的ではなく、すべての重要な特徴を特定するものでもなく、また特許請求の範囲を限定するものでもない。
【０００９】
集積回路のプロセスコーナーを識別するための例示的な方法および装置が提供される。例示的な方法では、集積回路が、低しきい値電圧(LVT)を有するプルアップトランジスタおよび標準しきい値電圧(RVT)を有するプルダウントランジスタを含む第1の非対称リング発振器(ARO1)と、RVTを有するプルアップトランジスタおよびLVTを有するプルダウントランジスタを含む第2の非対称リング発振器(ARO2)とを有する。例示的な方法は、ARO1およびARO2に超低電源電圧を印加するステップを含む。印加された超低電源電圧により、集積回路は誤作動の寸前付近で動作する。この方法はまた、ARO1の出力周波数を測定するステップと、ARO2の出力周波数を測定するステップと、ARO1の出力周波数とARO2の出力周波数の比を計算するステップと、計算された比を基準の比(fiduciary ratio)と比較するステップとを含む。基準の比は、Typical-Typical(TT)、Slow-Slow(SS)、またはFast-Fast(FF)プロセスコーナーでのARO1の出力周波数およびARO2の出力周波数の比である。計算された比が、基準の比の第1の数の倍よりも大きい、または基準の比の第2の数の倍よりも小さい場合、集積回路またはチップの(生成された)プロセスばらつきの値は、実質的に非対称プロセスコーナーにある。加えて、非対称性の方向を決定することができる。計算された比が、基準の比を掛けた定数「A」よりも大きい場合、非対称コーナーは、Fast-Slow(FS)である(すなわち、n型電界効果トランジスタ(NFET)は高速であり、p型電界効果トランジスタ(PFET)は低速である)。計算された比が、基準の比を掛けた定数「B」よりも小さい場合、非対称コーナーは、Slow-Fast(SF)である(すなわち、n型電界効果トランジスタ(NRET)は低速であり、p型電界効果トランジスタ(PFET)は高速である)。計算された比が、上記のテストを満たさない場合、集積回路またはチップの(生成された)プロセスばらつきの値は、実質的に対称プロセスコーナーにあり、この場合、ARO1またはARO2出力周波数を、TTダイについて測定されたベースライン周波数など、第1のしきい値周波数と比較することによって、プロセスコーナーがSSまたはFFにあるかどうかがわかる。ARO1またはARO2出力周波数が、第1のしきい値周波数よりも小さい場合、プロセスは、よりSSの方にある(たとえば、実質的にSSプロセスコーナーにあり、したがって実質的にSSプロセスコーナーにあると識別される)。ARO1またはARO2出力周波数が、第1のしきい値周波数よりも大きい場合、プロセスは、よりFFの方にある(たとえば、しきい値は実質的にFFプロセスコーナーにあり、したがって実質的にFFプロセスコーナーにあると識別される)。ARO1の出力周波数をARO2の出力周波数で割った比はデジタル値であり、基準の比はデジタル値である。任意で、集積回路が、標準しきい値電圧(RVT)を有するプルアップトランジスタおよびRVTを有するプルダウントランジスタを含む対称リング発振器(RO)をさらに含む場合、方法は、超低電源電圧をROに印加するステップと、ROの出力周波数を測定するステップと、ROの出力周波数の値を第2のしきい値周波数(たとえば、TTダイについて測定されたベースライン周波数)と比較するステップとを含むことができる。印加された超低電源電圧により、集積回路は誤作動の寸前付近で動作する。絶対RO出力周波数が、第2のしきい値周波数よりも小さい場合、プロセスは、よりSSの方���ある(たとえば、実質的にSSプロセスコーナーにあり、したがって実質的にSSプロセスコーナーにあると識別される)。絶対RO出力周波数が、第2のしきい値周波数よりも大きい場合、プロセスは、よりFFの方にある(たとえば、実質的にFFプロセスコーナーにあり、したがって実質的にFFプロセスコーナーにあると識別される)。方法は、任意に、集積回路の基板上にARO1およびARO2を形成するステップを含むことができる。方法は、任意に、モバイルデバイス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、タブレット、コンピュータ、同様のもの、またはそれらの組合せに、集積回路を組み込むステップを含むことができる。
【００１０】
さらなる一例では、前述の方法の少なくとも一部をプロセッサに開始させるように構成されたプロセッサ実行可能命令を記憶した、非一時的コンピュータ可読媒体が提供される。非一時的コンピュータ可読媒体は、モバイルデバイス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、タブレット、コンピュータ、同様のもの、またはそれらの組合せと一体化されることがある。
【００１１】
別の例では、集積回路のプロセスコーナーを識別するように構成された第1の装置が提供される。第1の装置は、集積回路の一部として組み込まれた第1の非対称リング発振器(ARO1)を含む。ARO1は、低しきい値電圧(LVT)を有するプルアップトランジスタと、標準しきい値電圧(RVT)を有するプルダウントランジスタとを含む。第1の装置はまた、集積回路の一部として組み込まれた第2の非対称リング発振器(ARO2)を含む。ARO2は、RVTを有するプルアップトランジスタと、LVTを有するプルダウントランジスタとを含む。第1の装置はまた、ARO1およびARO2に超低電源電圧を印加するための手段と、ARO1の出力周波数を測定するための手段と、ARO2の出力周波数を測定するための手段と、ARO1の出力周波数とARO2の出力周波数の計算される比を計算するための手段と、計算された比を基準の比と比較するための手段とを含む。印加された超低電源電圧により、集積回路は誤作動の寸前付近で動作する。基準の比は、TT、SS、またはFFプロセスコーナーでの、ARO1の出力周波数をARO2の出力周波数で割ったものである。計算された比が、基準の比の第1の数の倍よりも大きいまたは基準の比の第2の数の倍よりも小さい場合、集積回路およびチップの(生成された)プロセスばらつきの値は、実質的に非対称プロセスコーナーにある。計算された比が、上記のテストを満たさない場合、集積回路およびチップの(生成された)プロセスばらつきの値は、実質的に対称プロセスコーナーにある。加えて、第1の装置は、以下のステップを行うように構成された、非対称性の方向を決定するための手段を含むことができる。計算された比が、基準の比を掛けた定数「A」よりも大きい場合、非対称コーナーは、FS(NFET高速、PFET低速)である。計算された比が、基準の比を掛けた定数「B」よりも小さい場合、非対称コーナーは、SF(NFET低速、PFET高速)である。第1の装置は、以下のステップを行うように構成された、TTに対する対称プロセスコーナーの方向を決定するための手段を含むことができる。ARO1またはARO2出力周波数を、TTダイについて測定されたベースライン周波数などの第3のしきい値周波数と比較する。ARO1またはARO2出力周波数が、第3のしきい値周波数よりも小さい場合、プロセスは、よりSSの方にある(たとえば、実質的にSSプロセスコーナーにあり、したがって実質的にSSプロセスコーナーにあると識別される)。ARO1またはARO2出力周波数が、第3のしきい値周波数よりも大きい場合、プロセスは、よりFFの方にある(たとえば、実質的にFFプロセスコーナーにあり、したがって実質的にFFプロセスコーナーにあると識別される)。
【００１２】
第1の装置はまた、集積回路に組み込まれた対称リング発振器(RO)と、ROに超低電源電圧を印加するための手段と、ROの出力周波数を測定するための手段と、ROの出力周波数の値を第4のしきい値周波数(たとえば、TTダイについて測定されたベースライン周波数)、ARO1出力周波数、ARO2出力周波数、または任意の数のそれらと比較するための手段とを含むことができる。ROは、RVTを有するプルアップトランジスタと、RVTを有するプルダウントランジスタとを含み、印加された超低電源電圧により、集積回路は誤作動の寸前付近で動作する。対称(RVTのみ)ROでは、RO出力周波数を第4のしきい値周波数と比較することによってプロセスコーナーがSSまたはFFにあるかどうかがわかる。RO出力周波数が、TTダイについて測定されたベースライン周波数よりも小さい場合、プロセスは、よりSSの方にある(たとえば、実質的にSSプロセスコーナーにあり、したがって実質的にSSプロセスコーナーにあると識別される)。RO出力周波数が、TTダイについて測定されたベースライン周波数よりも大きい場合、プロセスは、よりFFの方にある(たとえば、実質的にFFプロセスコーナーにあり、したがって実質的にFFプロセスコーナーにあると識別される)。第1の装置の少なくとも一部が、半導体ダイに組み込まれ得る。さらに、第1の装置の少なくとも一部は、モバイルデバイス、基地局、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定位置データデバイス、コンピュータ、および/または上記の組合せなどのデバイスを含むことができ、第1の装置の一部が、そのデバイスの構成部分である。
【００１３】
別の例では、集積回路のプロセスコーナーを識別するように構成された第2の装置が提供される。第2の装置は、集積回路の一部として組み込まれた第1の非対称リング発振器(ARO1)を含む。ARO1は、低しきい値電圧(LVT)を有するプルアップトランジスタと、標準しきい値電圧(RVT)を有するプルダウントランジスタとを含む。第2の装置はまた、集積回路の一部として組み込まれた第2の非対称リング発振器(ARO2)を含む。ARO2は、RVTを有するプルアップトランジスタと、LVTを有するプルダウントランジスタとを含む。第2の装置はまた、プロセッサと、プロセッサに結合され、ARO1およびARO2に超低電源電圧を印加すること、ARO1の出力周波数を測定すること、ARO2の出力周波数を測定すること、ARO1の出力周波数とARO2の出力周波数の計算される比を計算すること、および計算された比を基準の比と比較することをプロセッサに行わせるように構成されたメモリとを含む。印加された超低電源電圧により、集積回路は誤作動の寸前付近で動作する。基準の比は、TT、SS、またはFFプロセスコーナーでの、ARO1の出力周波数およびARO2の出力周波数の比である。計算された比が、基準の比の第1の数の倍よりも大きいまたは基準の比の第2の数の倍よりも小さい場合、集積回路およびチップの(生成された)プロセスばらつきの値は、実質的に非対称プロセスコーナーにある。計算された比が、上記のテストを満たさない場合、集積回路およびチップの(生成された)プロセスばらつきの値は、実質的に対称プロセスコーナーにある。加えて、メモリは、プロセッサに以下のステップで非対称性の方向を決定させるようにさらに構成され得る。計算された比が、基準の比よりも大きい場合、非対称コーナーは、FS(NFET高速、PFET低速)である。計算された比が、基準の比よりも小さい場合、非対称コーナーは、SF(NFET低速、PFET高速)である。メモリはまた、プロセッサに以下のステップでTTに対して対称プロセスコーナーの方向を決定させるようにさらに構成され得る:ARO1またはARO2出力周波数を、TTダイについて測定されたベースライン周波数などの第5のしきい値周波数と比較する。ARO1またはARO2出力周波数が、第5のしきい値周波数よりも小さい場合、プロセスは、よりSSの方にある(たとえば、実質的にSSプロセスコーナーにあり、したがって実質的にSSプロセスコーナーにあると識別される)。ARO1またはARO2出力周波数が、第5のしきい値周波数よりも大きい場合、プロセスは、よりFFの方にある(たとえば、実質的にFFプロセスコーナーにあり、したがって実質的にFFプロセスコーナーにあると識別される)。任意で、第2の装置は、集積回路に組み込まれた対称リング発振器(RO)をさらに含む。ROは、RVTを有するプルアップトランジスタと、RVTを有するプルダウントランジスタとを含む。メモリは、ROに超低電源電圧を印加させることと、ROの出力周波数を測定することと、ROの出力周波数の値を第6のしきい値周波数(たとえば、TTダイについて測定されたベースライン周波数)、ARO1出力周波数、ARO2出力周波数、または任意の数のそれらと比較することとをプロセッサに行わせるようにさらに構成される。印加された超低電源電圧により、集積回路は誤作動の寸前付近で動作する。対称(RVTのみ)ROでは、RO出力周波数を第6のしきい値周波数と比較することによって、プロセスコーナーがSSまた��FFにあるかどうかがわかる。RO出力周波数が、TTダイについて測定されたベースライン周波数よりも小さい場合、プロセスは、よりSSの方にある(たとえば、実質的にSSプロセスコーナーにあり、したがって実質的にSSプロセスコーナーにあると識別される)。RO出力周波数が、TTダイについて測定されたベースライン周波数よりも大きい場合、プロセスは、よりFFの方にある(たとえば、実質的にFFプロセスコーナーにあり、したがって実質的にFFプロセスコーナーにあると識別される)。
【００１４】
上記の概要は、詳細な説明および図面をより十分に理解できるように、本教示の特徴および技術的利点のうちのいくつかを広く概説したものである。詳細な説明では追加的な特徴および利点についても説明する。概念および開示する例は、本教示の同じ目的を果たすために他のデバイスを修正または設計するための基礎として使用することができる。そのような等価な構成は、特許請求の範囲に記載された本教示の技術から逸脱しない。本教示を特徴付ける発明性がある特徴は、さらなる目的および利点とともに、詳細な説明および添付の図からより十分に理解される。図面の各々は例示および説明のみのために与えられ、本教示を限定しない。
【００１５】
添付の図面は、本教示の例について説明するために提示され、限定するためのものではない。
【図面の簡単な説明】
【００１６】
【図１】漏れ電流と実効電流との間の例示的な競合を示す図式図である。
【図２】リング発振器を有する例示的な集積回路を示す概略図である。
【図３Ａ】例示的な第1の非対称リング発振器と第2の非対称リング発振器とを有する例示的な集積回路を示す図式図である。
【図３Ｂ】例示的な第1の非対称リング発振器と第2の非対称リング発振器とを有する例示的な集積回路を示す図式図である。
【図４Ａ】集積回路のプロセスコーナーを識別する例示的な方法を示す流れ図である。
【図４Ｂ】集積回路のプロセスコーナーを識別する例示的な方法を示す流れ図である。
【図５】図4A〜図4Bの方法のシミュレートされた実行による例示的な結果を示すチャートである。
【発明を実施するための形態】
【００１７】
慣例に従って、図面に示される特徴は、一定の縮尺で描かれていない場合がある。したがって、示された特徴の寸法は、図を明快にするために、任意に拡大または縮小されている場合がある。慣例に従って、図面のうちのいくつかは、明快にするために簡略化されている。したがって、図面は、特定の装置または方法のすべての構成要素を示すとは限らない。さらに、同様の参照番号は、本明細書および図を通して同様の特徴を示す。
【００１８】
プロセスコーナーを監視する方法および装置が提供される。一例では、集積回路(IC)のプロセスコーナーを識別するための例示的な方法が提供される。ICは、低しきい値電圧(LVT)を有するプルアップトランジスタと、標準しきい値電圧(RVT)を有するプルダウントランジスタとを含む第1の非対称リング発振器(ARO1)を有し、RVTを有するプルアップトランジスタと、LVTを有するプルダウントランジスタとを含む第2の非対称リング発振器(ARO2)を有する。例示的な方法は、集積回路が誤作動の寸前付近で動作するようにする超低電源電圧をARO1およびARO2に印加するステップと、ARO1の出力周波数を測定するステップと、ARO2の出力周波数を測定するステップと、ARO1の出力周波数をARO2の出力周波数で割った比を計算するステップと、プロセスコーナーを識別するために、計算された比を基準の比と比較するステップとを含む。基準の比は、TT、SS、またはFFプロセスコーナーでの、ARO1の出力周波数およびARO2の出力周波数の比とすることができる。
【００１９】
さらなる一例では、ICのプロセスコーナーを識別するための例示的な方法は、デジタル非対称リング発振器のペア(たとえば、ARO1およびARO2)に印加される供給電圧(たとえば、Vdd)を下げ、デジタル非対称リング発振器のペアのそれぞれの出力周波数が急激に(たとえば、実質的には指数関数的に)増え始めることを引き起こす供給電圧の値を識別する。デジタル非対称リング発振器のペアのそれぞれの出力周波数の急激な増加は、非対称リング発振器のペアが、まさにかろうじてスイッチングしている、またはスイッチングを停止しようとしているトランジスタを含むことを示す。供給電圧の値が、デジタル非対称リング発振器のペアのそれぞれの出力周波数が急激に増え始めることを引き起こすとき、ICはプロセスコーナーにある。
【００２０】
本出願の本文および図面では、例が開示される。本開示の範囲から逸脱することなく、代替例が考案され得る。さらに、本教示の従来の要素は、本教示の態様を曖昧にすることを避けるために、詳細には説明されないことも、省略されることもある。
【００２１】
略語、頭文字、および用語の以下の例示的なリストは、本開示の理解を助けるために提供されるものであり、限定として提供されるものではない。
ARO - 非対称リング発振器
ARO1 - 第1の非対称リング発振器
ARO2 - 第2の非対称リング発振器
F - 高速(Fast)
Faro1 - ARO1の出力周波数
Faro2 - ARO2の出力周波数
Fro - ROの出力周波数
FF - Fast-Fastプロセスコーナー(NMOS高速、PMOS高速)
FS - Fast-Slowプロセスコーナー(NMOS高速、PMOS低速)
IC - 集積回路
Ieff - 実効電流
Ileak - 漏れ電流
LVT - 低しきい値電圧
NMOS - Nチャネル金属酸化物シリコン電界効果トランジスタ
PMOS - Pチャネル金属酸化物シリコン電界効果トランジスタ
PMU - 電力管理ユニット
RO - リング発振器
RVT - 標準しきい値電圧
S - 低速(Slow)
SF - Slow-Fastプロセスコーナー(NMOS低速、PMOS高速)
SS - Slow-Slowプロセスコーナー(NMOS低速、PMOS低速)
T - 標準(Typical)
Tfall_aro1 - ARO1の出力の立下がり時間
Tfall_aro2 - ARO2の出力の立下がり時間
Trise_aro1 - ARO1の出力の立上がり時間
Trise_aro2 - ARO2の出力の立上がり時間
TT - Typical-Typicalプロセスコーナー(NMOS標準、PMOS標準)
VDD - 電源電圧
【００２２】
本明細書で使用する「例示的な」という用語は、「例、実例、または例示として働くこと」を意味する。「例示的」として説明するどんな実施例も、他の実施例に比べて好ましいまたは有利であると必ずしも解釈されてはならない。同様に、「例」という用語は、すべての例が説明する特徴、利点または動作モードを含むことを必要としない。本明細書において「一例では」、「例」、「1つの特徴では」、および/または「特徴」という用語を使用する場合、必ずしも同じ特徴および/または例を指すとは限らない。さらに、特定の特徴および/または構造は、1つもしくは複数の他の特徴および/または構造と組み合わせることができる。その上、本明細書によって説明する装置の少なくとも一部分は、本明細書によって説明する方法の少なくとも一部分を実行するように構成することができる。
【００２３】
「接続される」、「結合される」という用語、およびそれらのいかなる変形形態も、要素間の直接的または間接的な任意の接続または結合を意味し、仲介要素を介して互いに「接続」または「結合」される2つの要素間の仲介要素の存在を含むことができることに留意されたい。要素間の結合および接続は、物理的、論理的、またはそれらの組合せであってもよい。要素は、たとえば、1つまたは複数のワイヤ、ケーブル、プリント電気接続、電磁エネルギーなどを使用することによって、互いに「接続」または「結合」することができる。電磁エネルギーは、実行可能な限り、無線周波数、マイクロ波周波数、可視光周波数、不可視光周波数などの波長を有することができる。これらは、いくつかの非限定的かつ非網羅的な例である。
【００２４】
「第1の」、「第2の」などの呼称を使用する言及は、それらの要素の数量または順序のいずれも限定しない。むしろ、これらの呼称は、2つ以上の要素、または要素のインスタンスを区別する便利な方法として使用される。したがって、第1および第2の要素への参照は、2つの要素のみを使用することができること、または第1の要素が第2の要素に必ず先行しなければならないことを意味しない。また、別段に記載されていない限り、一組の要素は、1つまたは複数の要素を備えることができる。さらに、本説明または特許請求の範囲において使用される「A、B、またはCのうちの少なくとも1つ」または「A、B、またはCのうちの1つまたは複数」または「A、B、およびCからなる群のうちの少なくとも1つ」という形の用語は、「AまたはBまたはCまたはこれらの要素の任意の組合せ」を意味するものと解釈され得る。たとえば、この用語は、A、またはB、またはC、または(AおよびB)、または(AおよびC)、または(BおよびC)、または(AおよびBおよびC)、または2つのA、または2つのB、または2つのCなどを含む場合がある。
【００２５】
本明細書で使用する用語は、特定の例について説明するためのものにすぎず、限定を意図するものではない。本明細書で使用する単数形「a」、「an」、および「the」は、文脈が明確にそうでないと示さない限り、複数形も含む。さらに、「備える」、「備えている」、「含む」、および「含んでいる」という用語は、特徴、整数、ステップ、ブロック、動作、要素、構成要素などの存在を明示するが、別の特徴、完全体、ステップ、ブロック、動作、要素、構成要素などの存在を必ずしも排除しない。
【００２６】
少なくとも1つの例では、提供される装置は、限定はしないが、モバイルデバイス、ナビゲーションデバイス(たとえば、グローバル測位システム受信機)、ワイヤレスデバイス、カメラ、オーディオプレーヤ、カムコーダ、およびゲーム機などの電子デバイスの一部である、および/または電子デバイスに結合されることがある。
【００２７】
「モバイルデバイス」という用語は、限定はしないが、モバイルフォン、モバイル通信デバイス、ページャ、携帯情報端末、個人情報マネージャ、個人データ端末、モバイルハンドヘルドコンピュータ、ポータブルコンピュータ、ワイヤレスデバイス、ワイヤレスモデム、通常個人によって持ち運ばれ、通信機能(たとえば、ワイヤレス、セルラー、赤外線、短距離無線など)を有する他のタイプの携帯型電子デバイス、および/またはポジションフィックスの決定に使用されるワイヤレス通信信号を受信することができる他のデバイスのうちの少なくとも1つを表すことができる。さらに、「ユーザ機器」(UE)、「モバイル端末」、「ユーザデバイス」、「モバイルデバイス」、および「ワイヤレスデバイス」という用語は、交換可能である場合がある。
【００２８】
図1は、FS(たとえば、fast-N、slow-P)およびSF(たとえば、slow-N、fast-P)などの非対称プロセスコーナーが、どのように集積回路の最小動作電圧に有害な影響を及ぼすことがあるかを示す。図1は、第1の回路100および第2の回路150におけるこの影響を示す。影響は、漏れ電流(Ileak)105、155、160と実効電流(Ieff)110、165、170との間での競合激化により発生する。したがって、非対称プロセスコーナー、対称プロセスコーナー、またはそれらの組合せを含むプロセスコーナーに関連付けられた、集積回路の最小動作電圧値を検出することが望ましい。
【００２９】
図2は、奇数個の反転段を有するリング発振器(RO)205を有する例示的な集積回路200を示す。図2はまた、電力管理ユニット(PMU)210およびコア215示す。RO205は、複数のセル220、250、245…を含む。セル220は、PMU出力電圧(VDD)235とグランド240との間に直列に結合され、インバータとして構成されたPMOSFET225およびNMOSFET230を含む。セル220の繰返しが直列に結合されてRO205を形成し、最後のセル245の出力(OUT)が最初のセル250の入力にフィードバックされてリングを形成する。動作中、各セルは、それぞれのハイまたはロー値を出力し、値はRO205においてセルの各繰返しを通って交互に伝搬する。したがって、RO205は、実質的に矩形波である波形を生成する。伝搬される値が最後のセル245の出力に到達すると、伝搬される値は、最初のセル250の入力に、したがって、リングを一周してリサイクルされる。最後のセル245の出力255は、電力管理ユニット210にも供給される。最後のセルの出力255は、RO205の出力であり、RO出力周波数(Fro)を有する。さらに、PMOSFET225のそれぞれのしきい値電圧、NMOSFET230のそれぞれのしきい値電圧、または両方を変えることによって、非対称リング発振器(ARO)が、RO205として製造され得る。
【００３０】
他の例では、RO205は、PMOSFET225およびNMOSFET230を使用する代わりとして、セル220に少なくとも1つの論理ゲート(たとえば、NAND、NOR、同様のもの、またはそれらの組合せ)を含む。
【００３１】
電力管理ユニット(PMU)210は、RO205の出力を受け取ることができ、RO205とコア215の両方に印加されるPMU出力電圧(VDD)235を制御することができる。例では、PMUは、オンダイまたはオフチップとすることができる。コア215は、プロセッサコアとすることができる。VDD235は、コア215が機能することができる最小電圧よりもVDD235が高くなるように調整することができる。VDD235の調整は、RO205の出力をVDD235と相関させるためにルックアップテーブルを使用することを含むことができる。一例では、PMU210は、RO205の出力を、コア215が機能できる最小電圧、コア215が機能できる電圧の範囲、同様のもの、またはそれらの実行可能な組合せと相関させることができる。ルックアップテーブルは、不揮発性メモリに記憶することができる。一例では、PMU210は、本明細書で説明する方法の少なくとも一部を行うことができ、したがってPMU210は、本明細書で説明する方法の少なくとも一部を行うための手段であることがある。
【００３２】
一例では、制御回路(たとえば、コントローラ、プロセッサ、同様のもの、またはそれらの組合せ)が、RO205から出力を受け取り、少なくとも1つのプロセスコーナーを決定し、PMU210がPMU出力電圧(VDD)235を調整することを要求することができる。一例では、制御回路の少なくとも一部分が、PMU210の構成部分であることがある。一例では、制御回路の少なくとも一部分が、PMU210の構成部分ではない。一例では、制御回路は、RO205の出力周波数を測定するための手段、RO205の出力周波数の値をしきい値と比較するための手段などであることがある。
【００３３】
図3Aは、例示的な第1の非対称リング発振器(ARO1)305、例示的な第2の非対称リング発振器(ARO2)310、電力管理ユニット(PMU)315、およびコア320を有する例示的な集積回路300を示す。一例では、PMU315は、本明細書で説明する方法の少なくとも一部を行うことができ、したがってPMU315は、本明細書で説明する方法の少なくとも一部を行うための手段であることがある(たとえば、PMU315は、測定するための手段、計算するための手段、比較するための手段などであることがある)。一例では、集積回路200および集積回路300は、同じデバイスである。一例では、PMU210およびPMU315は、同じデバイスである。一例では、コア215およびコア320は、同じデバイスである。
【００３４】
ARO1 305は、セル325と同様の複数のセルを含む。セル325は、PMU出力電圧(VDD)340とグランド345との間に直列に結合されたLVT PMOSFET 330およびRVT NMOSFET 335を含む。PMOSFET 330のLVTは、1.)(e)LVTデバイスを配置すること、2.)トランジスタに順方向ボディバイアスをかけること、または3.)両方により、実現することができる。セル325の繰返しが直列に結合されてARO1 305を形成し、(セル325の繰返しである)最後のセル355の出力350(OUT1)が(セル325の繰返しである)最初のセル360の入力にフィードバックされてリングを形成する。動作中、各セルは、それぞれのハイまたはロー値を出力し、値はARO1 305においてセル325の各繰返しを通して交互に伝搬する。したがって、ARO1 305は、実質的に矩形波であることがある波形を生成する。伝搬される値が最後のセル355のOUT1 350に到達すると、伝搬される値は、最初のセル360の入力に、したがって、ARO1 305のリングを一周してリサイクルされる。最後のセル355のOUT1 350は、電力管理ユニット315にも供給される。最後のセル355のOUT1 350は、ARO1 305の出力であり、ARO1出力周波数(Fro1)を有する。
【００３５】
超低電源電圧(たとえば、VDD340)がARO1 305に印加されると、RVT NMOSFET 335デバイスは、しきい値下の(sub-threshold)領域で動作し、したがって、RVT NMOSFET 335デバイスのしきい値下の動作に起因するARO1 305の段における遅延が、指数関数的に増える。さらに、超低電源電圧がARO1 305に印加されると、ARO1 305のLVT PMOSFET 330デバイスは、しきい値超の(super-threshold)領域またはしきい値付近の(near-threshold)領域で動作し、したがって、しきい値超の領域またはしきい値付近の領域で動作しているLVT PMOSFET 330デバイスに起因するARO1 305の段における遅延が、単に線形的に増える。したがって、ARO1 305は、SF非対称プロセスコーナーよりもFS非対称プロセスコーナーでより高い周波数を有するように構成され、したがって、ARO1 305は、SF非対称プロセスコーナーを示すように構成される。非限定的な例では、ARO1 305のOUT1 350は、tfall_aro1 >> trise_aro1となる出力信号を提供する(たとえば、VDD=1.0VDCと比較すると、VDD=0.3VDCでは約20倍大きい)。
【００３６】
一例では、しきい値超の領域は、トランジスタにおいて電流が流れるようにする(すなわち、トランジスタは「オン」である)供給電圧の第1の範囲であり、しきい値超の領域は、しきい値付近の領域の一部ではない。一例では、しきい値付近の領域は、トランジスタにおいて電流が流れるようにする(すなわち、トランジスタは「オン」である)供給電圧の第2の範囲であり、しきい値付近の領域は、しきい値超の領域の一部ではなく、しきい値付近の領域は、Vt(しきい値電圧)を含む。
【００３７】
ARO2 310は、複数のセル365を含む。セル365は、PMU出力電圧(VDD)340とグランド345との間に直列に結合されたRVT PMOSFET370およびLVT NMOSFET 375を含む。NMOSFET 375のLVTは、1.)(e)LVTデバイスを配置すること、2.)トランジスタに順方向ボディバイアスをかけること、または3.)両方により、実現することができる。セル365の繰返しが直列に結合されてARO2 310を形成し、(セル365の繰返しである)最後のセル385の出力380(OUT2)が(セル365の繰返しである)最初のセル390の入力にフィードバックされてリングを形成する。動作中、各セルは、それぞれのハイまたはロー値を出力し、値はARO2 310においてセル365の各繰返しを通って交互に伝搬する。したがって、ARO2 310は、実質的に矩形波であることがある波形を生成する。伝搬される値が最後のセル385のOUT2 380に到達すると、伝搬される値は、最初のセル390の入力に、したがって、ARO2 310のリングを一周してリサイクルされる。最後のセル385のOUT2 380は、電力管理ユニット315にも供給される。最後のセル385のOUT2 380は、ARO2 310の出力であり、ARO2出力周波数(Fro2)を有する。
【００３８】
超低電源電圧(たとえば、VDD340)が、ARO2 310に印加されると、RVT PMOS FET 370は、しきい値下の領域で動作し、したがって、RVT PMOS FET 370デバイスのしきい値下の動作に起因するARO2 310の段における遅延が、指数関数的に増え、たとえば、公称Vddよりも20倍大きくなり、しきい値下の領域に到達したことを示すことになり、Vddのさらなる低下は、電流を指数関数的に遅くするか、またはその動作が危うくされるもしくは停止されることになる。さらに、超低電源電圧がARO2 310に印加されると、ARO2 310のLVT NMOSFET 375デバイスは、しきい値超の領域またはしきい値付近の領域で動作し、したがって、しきい値超の領域またはしきい値付近の領域で動作しているLVT NMOSFET 375デバイスに起因するARO2 310の段における遅延が、単に線形的に増える。したがって、ARO2 310は、FS非対称プロセスコーナーよりもSF非対称プロセスコーナーでより高い周波数を有するように構成され、したがって、ARO2 310は、FS非対称プロセスコーナーを示すように構成される。非限定的な例では、ARO2 310のOUT2 380は、trise_aro2 >> tfall_aro2となる出力信号を提供する(たとえば、VDD=1.0VDCと比較すると、VDD=0.3VDCでは約20倍大きい)。
【００３９】
したがって、超低電源電圧をARO1 305およびARO2 310に印加すると、出力350(OUT1)および出力380(OUT2)から非対称の出力が生成される。図3Bは、25Cの温度での例示的なプロセスにおいて15段のROに異なる供給電圧(たとえば、VDD235)を印加した例示的なシミュレーション結果を示す。チャートからわかるように、VDDが(たとえば、1.0VDCから0.2VDCに)下がると、順方向ボディバイアスが適用されるLVTデバイスの組合せの出力周波数の、RVTデバイスの出力周波数に対する比は、(たとえば、1.6倍から27倍に)増大する。
【００４０】
一例では、制御回路(たとえば、コントローラ、プロセッサ、同様のもの、またはそれらの組合せ)が、ARO1 305およびARO2 310からそれぞれの出力を受け取り、少なくとも1つのプロセスコーナーを決定し、PMU315がPMU出力電圧(VDD)340を調整することを要求することができる。一例では、制御回路の少なくとも一部分が、PMU210の構成部分であることがある。一例では、制御回路の少なくとも一部分が、PMU210の構成部分ではない。一例では、制御回路は、超低電源電圧をARO1 305およびARO2 310に印加するための手段、ARO1 305の出力周波数を測定するための手段、ARO2 310の出力周波数を測定するための手段、ARO1 305の出力周波数とARO2 310の出力周波数の計算される比を計算するための手段、計算された比を基準の比と比較するための手段、ARO1 305の出力周波数をしきい値と比較するための手段、ARO2 310の出力周波数をしきい値と比較するための手段などであることがある。
【００４１】
図4A〜図4Bは、集積回路400のプロセスコーナーを識別する例示的な方法を示す。プロセスコーナーを識別する値がわかると、しきい値付近およびしきい値下のコンピューティングを実施する回路の最小動作電圧の限度が特定される。集積回路400のプロセスコーナーを識別する方法は、集積回路200の少なくとも一部分、集積回路300の少なくとも一部分、またはそれらの組合せなど、本明細書によって説明する装置によって行われ得る。集積回路400のプロセスコーナーを識別する方法では、集積回路は、1.)低しきい値電圧(LVT)を有するプルアップトランジスタおよび標準しきい値電圧(RVT)を有するプルダウントランジスタを含む第1の非対称リング発振器(ARO1)と、2.)RVTを有するプルアップトランジスタおよびLVTを有するプルダウントランジスタを含む第2の非対称リング発振器(ARO2)とを有する。
【００４２】
ブロック405において、超低電源電圧(たとえば、VDD)が、ARO1およびARO2に印加される。印加された超低電源電圧により、集積回路は誤作動の寸前付近で動作する。超低電源電圧がARO1およびARO2に印加されると、ARO1およびARO2のRVTデバイスは、しきい値下の領域で動作し、したがって、RVTデバイスのしきい値下の動作に起因するARO1およびARO2の段における遅延が、指数関数的に増える。さらに、超低電源電圧がARO1およびARO2に印加されると、ARO1およびARO2のLVTデバイスは、しきい値超の領域またはしきい値付近の領域で動作し、したがって、しきい値超の領域またはしきい値付近の領域で動作しているLVTデバイスに起因するARO1およびARO2の段における遅延が、単に線形的に増える。したがって、ARO1については、tfall_aro1 >> trise_aro1となる(たとえば、0.3VのVDDでは約20倍大きい)。さらに、ARO2については、trise_aro2 >> tfall_aro2となる(たとえば、0.3VのVDDでは約20倍大きい)。
【００４３】
ブロック410において、ARO1の出力周波数が測定される。
【００４４】
ブロック415において、ARO2の出力周波数が測定される。
【００４５】
ブロック420において、ARO1の出力周波数とARO2の出力周波数の計算される比が、計算される。fARO1 / fARO2は、実質的にtrise_aro2 / tfall_aro1に近いので、計算される比は、p/nデバイスミスマッチの実質的に正確なインジケータとして使用され得る。
【００４６】
ブロック425において、計算された比は、基準の比と比較される。基準の比は、対称プロセスコーナー(TT、SS、またはFF)における、ARO1の出力周波数の、ARO2の出力周波数に対する比である。FSおよびSFコーナーは、TT、SS、およびFFコーナーにおいて生じる比と比べて、不釣り合いに異常な(高いまたは低い)比を有する。計算された比が、基準の比の第1の数の倍(たとえば、1.5倍)よりも大きい、または基準の比の第2の数の倍(たとえば、0.75倍)よりも小さい場合、集積回路およびチップの(生成された)プロセスばらつきの値は、実質的に非対称プロセスコーナー(SFまたはFS)にある。そうでない場合、集積回路およびチップの(生成された)プロセスばらつきの値は、実質的に対称プロセスコーナー(たとえば、SS、TT、FF)にある。計算される比はデジタル値であり、基準の比はデジタル値である。計算される比、基準の比の第1の数の倍、および基準の比の第2の数の倍は各々、異なるプロセス技術によって、および異なる動作状態(電圧、温度など)によって変動する。これらの比は、シリコンが絶対的FS/SFコーナーにあるかどうかを示すだけでなく、これらの比は、プロセスのひずみを数量化するためにも使用され得る。量産およびポストシリコンの特性化では、基準の比の第1の数の倍および基準の比の第2の数の倍に対する固定しきい値(たとえば、1.5、1.25、0.75、0.5など)が決定され、製造されたチップを「ビン化する(bin)」ために使用され得る。
【００４７】
ブロック430〜440は任意であり、集積回路が、RVTを有するプルアップトランジスタおよびRVTを有するプルダウントランジスタを含む対称リング発振器(RO)をさらに含むとき、行われ得る。
【００４８】
任意のブロック430において、超低電源電圧は、ROに印加される。印加された超低電源電圧により、集積回路は誤作動の寸前付近で動作する。
【００４９】
任意のブロック435において、ROの出力周波数が測定される。
【００５０】
任意のブロック440において、ROの出力周波数の値は、TTダイについて測定されたベースライン周波数などのしきい値と比較される、またはARO1出力周波数、ARO2出力周波数、もしくは両方が、同じAROでTTダイについて測定されたベースライン周波数などのしきい値と比較される。RO、ARO1、またはARO2出力周波数が、同じROまたはARO回路で測定されたTTダイについてのベースライン周波数であることがあるしきい値よりも小さい場合、プロセスは、よりSSの方にある(たとえば、実質的にSSプロセスコーナーにあり、したがって実質的にSSプロセスコーナーにあると識別される)。RO出力周波数が、しきい値よりも大きい場合、プロセスは、よりFFの方にある(たとえば、実質的にFFプロセスコーナーにあり、したがって実質的にFFプロセスコーナーにあると識別される)。ROがプロセスコーナーで動作しているかどうかを決定することはまた、ROの出力をルックアップテーブルに記録された特徴付けデータと相関させるために、ルックアップテーブルを使用することを含むことができる。ルックアップテーブルは、不揮発性メモリに記憶することができる。
【００５１】
上記のブロックは、例を限定するものではない。実行可能な限り、ブロックは組み合わせることができ、かつ/または順序は並べ替えることができる。
【００５２】
図5は、ブロック405〜440のシミュレートされた実行による、例示的なシミュレーション結果500を示す。
【００５３】
さらに、本明細書で開示した例において説明する、例示的な論理ブロック、モジュール、回路、およびステップは、実行可能な限り、電子ハードウェア、またはハードウェアとソフトウェアの両方の組合せとして実装できることが、当業者には諒解されよう。
【００５４】
本明細書で開示した例に関して説明する方法、シーケンス、および/またはアルゴリズムの少なくとも一部分は、直接ハードウェアにおいて、プロセッサ(たとえば、本明細書によって説明するプロセッサ)によって実行されるソフトウェアにおいて、ハードウェアとの組合せにおいて、具現化され得る。一例では、プロセッサは複数の個別ハードウェア構成要素を含む。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、消去可能プログラマブル読取り専用メモリ(EPROM)、電気的消去可能プログラマブル読取り専用メモリ(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ(CD-ROM)、加入者識別モジュール(SIM)カード、汎用加入者識別モジュール(USIM)カード、および/または任意の他の形態の記憶媒体などの記憶媒体(たとえば、メモリデバイス)にあることがある。例示的な記憶媒体(たとえば、メモリデバイス)は、プロセッサが記憶媒体から情報を読み取り、かつ/または記憶媒体に情報を書き込むことができるように、プロセッサに結合され得る。一例では、記憶媒体はプロセッサと一体であることがある。
【００５５】
さらに、本明細書によって提供される例は、たとえば、コンピューティングデバイスの要素によって実行される一連のアクションに関して説明される。本明細書で説明するアクションは、特定の回路(たとえば、特定用途向け集積回路(ASIC))によって、1つもしくは複数のプロセッサによって実行されるプログラム命令によって、または両方の組合せによって実施され得る。加えて、本明細書で説明する一連のアクションは、実行されると、関連するプロセッサ(たとえば、専用プロセッサ)に本明細書で説明する機能の一部分を実行させる、対応するコンピュータ命令のセットを記憶した任意の形態のコンピュータ可読記憶媒体内に完全にあると考えることができる。したがって、例は、そのすべてが開示の範囲内であることが企図されたいくつかの異なる形態である場合がある。さらに、本明細書で説明する例の各々について、任意のそのような例の対応する電気回路を、本明細書では、たとえば、説明するアクションを実行する「ように構成された論理」として説明することがある。
【００５６】
開示するデバイスおよび方法は、非一時的な(すなわち、非過渡的な)コンピュータ可読媒体上に記憶され得る、Graphic Database System Two(GDSII)互換フォーマット、Open Artwork System Interchange Standard (OASIS)互換フォーマット、および/またはGERBER(たとえば、RS-274D、RS-274Xなど)互換フォーマットのコンピュータ実行可能ファイルとして設計かつ構成することができる。ファイルは、ファイルに基づいてリソグラフィデバイスで集積デバイスを製造する製造ハンドラ(fabrication handler)に提供され得る。本明細書で説明する構造の少なくとも一部分を形成するための材料の堆積は、物理気相堆積(PVD、たとえば、スパッタリング)、プラズマ強化化学気相堆積(PECVD)、熱化学気相堆積(熱CVD)、および/またはスピンコーティングなどの堆積技法を使用して実行され得る。本明細書で説明する構造の少なくとも一部分を形成するための材料のエッチングは、プラズマエッチングなどのエッチング技法を使用して実行され得る。一例では、集積デバイスは半導体ウエハ上にある。半導体ウエハは、半導体ダイとして切削され、半導体チップとしてパッケージ化されてよい。半導体チップは、本明細書で説明するデバイス(たとえば、モバイルデバイス、アクセスデバイス、および/または同様のもの)において使用され得る。
【００５７】
本明細書によって提供する少なくとも1つの例は、プロセッサ(たとえば、専用プロセッサ)に、プロセッサおよび任意の他の連携デバイスを、本明細書によって説明する機能および/または本明細書によって説明する方法の少なくとも一部を行うように構成された機械(たとえば、専用プロセッサ)に変換させるように構成されたプロセッサ実行可能命令を記憶した、非一時的(すなわち、非過渡的)機械可読媒体および/または非一時的(すなわち、非過渡的)コンピュータ可読媒体を含むことができる。本明細書によって説明する機能の少なくとも一部を行うことは、本明細書によって説明する機能の少なくとも一部を開始することを含むことができる。一例では、記憶された命令を実行すると、プロセッサおよび任意の他の連携デバイスを、本明細書によって説明する装置の少なくとも一部に変換することができる。非一時的(すなわち、非過渡的)機械可読媒体は、詳細には、一時的な伝搬信号を除外する。さらに、本発明の少なくとも1つの実施形態は、本明細書で説明する方法の少なくとも一部を具現化するコンピュータ可読媒体を含むことができる。したがって、本明細書で説明する機能を行うためのいかなる手段も、本発明の少なくとも1つの実施形態に含まれる。非一時的(すなわち、非過渡的)機械可読媒体は、詳細には、一時的な伝搬信号を除外する。
【００５８】
本出願において記述または図示するものは、いかなる構成要素、ステップ、ブロック、特徴、物体、利益、利点、または均等物も、特許請求の範囲に記載されているかどうかにかかわらず、それらの構成要素、ステップ、ブロック、特徴、物体、利益、利点、または均等物を公衆に献呈することを意図していない。
【００５９】
本開示は例を説明するが、添付の特許請求の範囲によって規定される範囲から逸脱することなく、本明細書で開示する例に変更および修正を行うことができる。本開示は、具体的に開示する例のみに限定されることを意図していない。
【符号の説明】
【００６０】
100  第1の回路
105  漏れ電流
110  実効電流
150  第2の回路
155  漏れ電流
160  漏れ電流
165  実効電流
170  実効電流
200  集積回路
205  リング発振器(RO)
210  電力管理ユニット(PMU)
215  コア
220  セル
225  PMOSFET
230  NMOSFET
235  PMU出力電圧(VDD)
240  グランド
245  セル
250  セル
255  出力
300  集積回路
305  第1の非対称リング発振器(ARO1)
310  第2の非対称リング発振器(ARO2)
315  電力管理ユニット(PMU)
320  コア
325  セル
330  LVT PMOSFET
335  RVT NMOSFET
340  PMU出力電圧(VDD)
345  グランド
350  出力(OUT1)
355  最後のセル
360  最初のセル
365  セル
370  RVT PMOSFET
375  LVT NMOSFET
380  出力(OUT2)
385  最後のセル
390  最初のセル
400  集積回路
【図１】
2019500575.tif 000003
【図２】
2019500575.tif 000004
【図３Ａ】
2019500575.tif 000005
【図３Ｂ】
2019500575.tif 000006
【図４Ａ】
2019500575.tif 000007
【図４Ｂ】
2019500575.tif 000008
【図５】
2019500575.tif 000009
【国際調査報告】
2019500575.tif 000010
2019500575.tif 000011
2019500575.tif 000012