(57)【要約】  不揮発性メモリシステム、不揮発性メモリコントローラ、及びメモリコントローラの待ち時間を低減する方法が開示される。閉じたブロックにおいて耐久イベント、保持タイマイベント、又は読み出し妨害イベントが発生すると、閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しが、オフセットにおいて実行されて、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定する。使用特性が使用特性閾値に合致すると決定される場合、読み出し回路は、閾値電圧シフト読み出し指示を使用して次のホストが要求する読み出しを実行し、閉じたブロックのページの読み出しは、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して実行される。【選択図】図５
2019522309.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリコントローラであって、
不揮発性メモリ装置の使用特性を決定するように構成されるステータス回路と、
前記ステータス回路に接続され、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生したとき、前記閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて前記閉じたブロックの各ページグループの前記代表ページのバックグラウンド読み出しを実行して、前記閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように構成されるバックグラウンド基準位置決め回路と、
前記更新された閾値電圧オフセット値の特定された組のそれぞれを格納するように構成されるメモリストレージと、
前記ステータス回路及び前記バックグラウンド基準位置決め回路に接続され、前記使用特性が使用特性閾値に合致するか否かを決定するように構成される読み出し回路であって、前記使用特性が前記使用特性閾値に合致すると決定される場合、前記読み出し回路は、読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組を使用して前記閉じたブロックのページの次のホストが要求する読み出しを実行するように構成される、読み出し回路と
を備える、不揮発性メモリコントローラ。
【請求項２】
前記メモリストレージは、前記更新された閾値電圧オフセット値の特定された組のそれぞれ及び対応するインデックス値を含むバックグラウンド基準位置決めテーブルを格納するように構成され、前記読み出し回路は、読み出し中の前記ページの前記ページグループに対応するインデックス値を使用して前記バックグラウンド基準位置決めテーブルを索引付けすることにより、前記次のホストが要求する読み出しで使用する閾値電圧オフセット値を特定するように構成される、請求項１に記載の不揮発性メモリコントローラ。
【請求項３】
前記メモリストレージは、複数のローカル基準位置決め訂正値を格納するように更に構成され、前記不揮発性メモリコントローラは、
前記読み出し回路に接続され、前記ローカル基準位置決め訂正値の１つを読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決めオフセット値の第１の組を得るように操作可能なローカル基準位置決め回路
を更に備え、
前記読み出し回路は、第１のデコードが失敗する場合、前記ローカル基準位置決めオフセット値の第１の組を使用して失敗したページを読み出すように操作可能である、請求項１に記載の不揮発性メモリコントローラ。
【請求項４】
前記ローカル基準位置決め訂正値は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値を含み、前記ローカル基準位置決め回路は、前記ローカル基準位置決め訂正値の１つを読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記閾値電圧のそれぞれに追加して、前記ローカル基準位置決め閾値電圧オフセット値の第１の組を得るように操作可能であり、さらに、前記ローカル基準位置決め回路は、前記耐久訂正値、前記保持タイミング訂正値、及び前記読み出し妨害訂正値の異なる１つを読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記オフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を得るように操作可能であり、さらに、前記読み出し回路は、第２のデコードが失敗する場合、前記ローカル基準位置決めオフセット値の第２の組を使用して前記失敗したページを読み出すように操作可能である、請求項３に記載の不揮発性メモリコントローラ。
【請求項５】
前記使用特性はプログラム及び消去サイクル数を含む、請求項２に記載の不揮発性メモリコントローラ。
【請求項６】
前記不揮発性メモリ装置のブロックは、複数のブロックグループにグループ化され、各ブロックグループ内のページは、複数のページグループにグループ化される、請求項１に記載の不揮発性メモリコントローラ。
【請求項７】
前記ステータス回路は、前記不揮発性メモリ装置の各ブロックのプログラム及び消去サイクル数を決定するように操作可能であり、前記バックグラウンド基準位置決め回路は、前記閉じたブロックの前記決定されたプログラム及び消去サイクル数が、プログラム及び消去サイクル閾値数に達する都度、耐久イベントが発生したと決定するように構成される、請求項２に記載の不揮発性メモリコントローラ。
【請求項８】
前記ステータス回路は、前記不揮発性メモリ装置の各閉じたブロックの閉じたブロック保持時間を決定するように操作可能であり、前記バックグラウンド基準位置決め回路は、前記閉じたブロック保持時間が閾値保持時間に達する都度、保持タイマイベントが発生したと決定するように構成される、請求項７に記載の不揮発性メモリコントローラ。
【請求項９】
前記ステータス回路は、前記不揮発性メモリ装置の各ブロックの読み出し数を決定するように操作可能であり、前記バックグラウンド基準位置決め回路は、前記閉じたブロックの読み出し数が読み出し閾値数に達する都度、読み出し妨害イベントが発生したと決定するように構成される、請求項８に記載の不揮発性メモリコントローラ。
【請求項１０】
前記読み出し回路は、優先順位の値を読み出し指示に割り当てるように操作可能であり、ホストコンピュータ装置からの読み出し要求に応答して生成された読み出し指示に割り当てられた優先順位よりも低い優先順位をバックグラウンド読み出し指示に割り当てることにより前記バックグラウンド読み出しを実行するように操作可能である、請求項１に記載の不揮発性メモリコントローラ。
【請求項１１】
前記読み出し回路は、高い優先順位の値、中間の優先順位の値、及び低い優先順位の値を含む優先順位の値を読み出し指示に割り当てるように操作可能であり、ホストコンピュータ装置からの読み出し要求に応答して生成された読み出し指示に高い優先順位の値を割り当てるように操作可能であり、前記中間の優先順位の値又は前記低い優先順位の値のいずれかを特定の読み出し指示に割り当てることにより、前記バックグラウンド読み出しとハウスキーピング操作の読み出し指示との間で優先順位を付けるように更に操作可能である、請求項１に記載の不揮発性メモリコントローラ。
【請求項１２】
不揮発性メモリシステムであって、
複数の不揮発性メモリ装置と、
前記不揮発性メモリ装置のそれぞれに接続されたメモリコントローラであって、前記メモリコントローラは、前記不揮発性メモリ装置のメモリセルに対してプログラム操作及び読み出し操作を実行するように構成される、メモリコントローラと
を備え、前記不揮発性メモリコントローラは、
不揮発性メモリ装置の少なくとも１つの使用特性を決定するように構成されるステータス回路と、
前記ステータス回路に接続され、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生したとき、前記閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて前記閉じたブロックの各ページグループの前記代表ページのバックグラウンド読み出しを実行して、前記閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように構成されるバックグラウンド基準位置決め回路と、
前記ステータス回路及び前記バックグラウンド基準位置決め回路に接続され、使用特性が使用特性閾値に合致するか否かを決定するように構成される読み出し回路であって、前記使用特性が前記使用特性閾値に合致すると決定される場合、前記読み出し回路は、読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組を使用して前記閉じたブロックのページの次のホストが要求する読み出しを実行するように構成される、読み出し回路と
を備える、不揮発性メモリシステム。
【請求項１３】
不揮発性メモリ装置の各ブロック内の複数のページグループの各ページグループの閾値電圧シフト読み出しパラメータ及び対応するインデックス値を含むバックグラウンド基準位置決めテーブルを格納するように構成されるメモリストレージ
を更に備え、
前記読み出し回路は、読み出し中の前記ページの前記ページグループの閾値電圧シフト読み出しパラメータを表示する閾値電圧シフト読み出し指示を使用して、前記閉じたブロックのページの前記次のホストが要求する読み出しを実行するように構成され、さらに、前記バックグラウンド基準位置決め回路は、前記更新された閾値電圧オフセット値の組を前記閉じたブロックの各ページグループの前記閾値電圧シフト読み出しパラメータのそれぞれに格納するように構成される、請求項１２に記載の不揮発性メモリシステム。
【請求項１４】
ローカル基準位置決め訂正値を含むローカル基準位置決めテーブルは、前記メモリストレージに格納され、前記不揮発性メモリコントローラは、
前記読み出し回路に接続され、前記メモリストレージに接続されるローカル基準位置決め回路を更に備え、前記ローカル基準位置決め回路は、前記ローカル基準位置決め訂正値の１つを読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記更新された閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を計算するように操作可能であり、前記ローカル基準位置決め訂正値の異なる１つを読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記更新された閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を計算するように操作可能であり、
前記読み出し回路は、第１のデコードが失敗する場合、前記ローカル基準位置決め閾値電圧オフセット値の第１の組を使用して失敗したページを読み出すように操作可能であり、第２のデコードが失敗する場合、前記ローカル基準位置決め閾値電圧オフセット値の第２の組を使用して前記失敗したページを読み出すように操作可能である、請求項１３に記載の不揮発性メモリシステム。
【請求項１５】
前記ローカル基準位置決め訂正値は、前記ローカル基準位置決め閾値電圧オフセット値の第１の組の計算に使用される第１のローカル基準位置決め訂正値、前記ローカル基準位置決め閾値電圧オフセット値の第２の組の計算に使用される第２のローカル基準位置決め訂正値、及び第３のローカル基準位置決め訂正値を含み、前記ローカル基準位置決め回路は、前記第３のローカル基準位置決め訂正値を読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記更新された閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第３の組を得るように操作可能であり、前記読み出し回路は、第３のデコードが失敗する場合、前記ローカル基準位置決め閾値電圧オフセット値の第３の組を使用して前記失敗したページを読み出すように操作可能である、請求項１４に記載の不揮発性メモリシステム。
【請求項１６】
前記ローカル基準位置決め訂正値は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値を含み、前記ローカル基準位置決め回路は、前記耐久訂正値、前記保持タイミング訂正値、及び前記読み出し妨害訂正値が、現在の保持時間、現在の読み出し数、及び現在のプログラム及び消去サイクル数に基づいて、デコードの失敗に適用されるべき順番を決定するように操作可能である、請求項１５に記載の不揮発性メモリシステム。
【請求項１７】
不揮発性メモリコントローラの待ち時間を低減する方法であって、
不揮発性メモリ装置の各ブロック内の複数のページグループを特定するステップと、
前記不揮発性メモリ装置のブロックが閉じた後、前記閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生するとき、前記閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて前記閉じたブロックの各ページグループの前記代表ページのバックグラウンド読み出しを実行して、前記閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するステップと、
前記不揮発性メモリ装置の使用特性が使用特性閾値に合致するか否かを決定するステップと、
使用特性が前記使用特性閾値に合致すると決定される場合、閾値電圧シフト読み出し指示を使用して及び読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組を使用して、前記閉じたブロックのページの次のホストが要求する読み出しを実行するステップと
を含む、方法。
【請求項１８】
複数のローカル基準位置決め訂正値を含むローカル基準位置決めテーブルを格納するステップと、
読み出し中の前記ページの現在のプログラム及び消去サイクル数が次の耐久閾値の近くにあるか否かを決定し、読み出し中の前記ページの現在の読み出しカウントが次の読み出し妨害閾値の近くにあるか否か及び現在の保持時間が次の保持時間閾値の近くにあるか否かを決定することにより、前記複数のローカル基準位置決め訂正値をデコードの失敗に適用すべき順番を決定するステップと、
前記決定された順番に基づいて、前記ローカル基準位置決め訂正値の第１の訂正値を読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るステップと、
前記決定された順番に基づいて、前記ローカル基準位置決め訂正値の第２の訂正値を読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を得るステップと、
前記決定された順番に基づいて、前記ローカル基準位置決め訂正値の第３の訂正値を読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第３の組を得るステップと、
読み出し中の前記ページの読み出しの第１のデコードの失敗の場合、前記ローカル基準位置決め閾値電圧オフセット値の第１の組を使用して失敗したページを読み出すステップと、
読み出し中の前記ページの読み出しの第２のデコードの失敗の場合、前記ローカル基準位置決め閾値電圧オフセット値の第２の組を使用して前記失敗したページを読み出すステップと、
読み出し中の前記ページの読み出しの第３のデコードの失敗の場合、前記ローカル基準位置決め閾値電圧オフセット値の第３の組を使用して前記失敗したページを読み出すステップと
を更に含む、請求項１７に記載の方法。
【請求項１９】
閾値電圧へのオフセットにおける各読み出しからのエラーを合計するステップと、
エラー数が最小の前記エラー合計を決定するステップと、
前記エラー数が最小であると決定された前記エラー合計に対応する前記閾値電圧オフセット値を含める前記更新された閾値電圧オフセット値の組を特定するステップと
を更に含む、請求項１７に記載の方法。
【請求項２０】
ブロックグループを特定するステップと、
前記閉じたブロックを含む前記ブロックグループの各ページグループの更新された閾値電圧オフセット値の組として、前記閉じたブロックの各ページグループの前記更新された閾値電圧オフセット値の組を格納するステップと
を更に含み、
不揮発性メモリ装置の各ブロック内の複数のページグループを特定するステップは、各ブロックグループ内の複数のページグループを特定するステップを更に含む、請求項１７に記載の方法。
【請求項２１】
不揮発性メモリコントローラの待ち時間を低減する方法であって、
不揮発性メモリ装置の各ブロック内の複数のページグループを特定するステップと、
所定のタイミング間隔で前記不揮発性メモリ装置の各ブロックの表示ページのバックグラウンド読み出しを実行するステップと、
各ブロックの前記表示ページの前記バックグラウンド読み出しにおけるエラー数を決定するステップと、
決定されたエラー数がエラー閾値を超えるブロックを外れ値ブロックとして特定するステップと、
前記外れ値ブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて前記外れ値ブロックの各ページグループの前記代表ページのバックグラウンド読み出しを実行して、前記外れ値ブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するステップと、
閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生する場合、前記閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて前記閉じたブロックの各ページグループの前記代表ページのバックグラウンド読み出しを実行して、前記閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するステップと、
使用特性が１つ以上の使用特性閾値に合致すると決定される場合、閾値電圧シフト読み出し指示を使用して及び読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組を使用して、前記１つ以上の使用特性閾値に合致する各ブロックのページの次のホストが要求する読み出しを実行するステップと
を含む、方法。
【請求項２２】
第１の使用特性は、前記表示ページの前記バックグラウンド読み出しにおけるエラー数であり、第１の使用特性閾値はエラー閾値であり、前記使用特性は、前記ブロックの表示ページの任意のバックグラウンド読み出しにおける前記エラー数が前記エラー閾値を超える場合、前記１つ以上の使用特性閾値に合致すると決定される、請求項２１に記載の方法。
【請求項２３】
プログラム及び消去サイクル数を含む第２の使用特性及びプログラム及び消去サイクル閾値である第２の使用特性閾値を更に含み、前記使用特性は、前記ブロックの前記プログラム及び消去サイクル数が前記プログラム及び消去サイクル閾値の前記プログラム及び消去サイクル数を超える場合、前記１つ以上の使用特性閾値に合致すると決定される、請求項２２に記載の不揮発性メモリコントローラ。
【請求項２４】
複数のローカル基準位置決め訂正値を含むローカル基準位置決めテーブルを格納するステップと、
読み出し中の前記ページの現在のプログラム及び消去サイクル数が次の耐久閾値の近くにあるか否かを決定し、読み出し中の前記ページの現在の読み出しカウントが次の読み出し妨害閾値の近くにあるか否か及び現在の保持時間が次の保持時間閾値の近くにあるか否かを決定することにより、前記複数のローカル基準位置決め訂正値をデコードの失敗に適用すべき順番を決定するステップと、
前記決定された順番に基づいて、前記ローカル基準位置決め訂正値の第１の訂正値を読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るステップと、
前記決定された順番に基づいて、前記ローカル基準位置決め訂正値の第２の訂正値を読み出し中の前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を得るステップと、
前記決定された順番に基づいて、前記ローカル基準位置決め訂正値の第３の訂正値を読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第３の組を得るステップと、
読み出し中の前記ページの読み出しの第１のデコードの失敗の場合、前記ローカル基準位置決め閾値電圧オフセット値の第１の組を使用して前記失敗したページを読み出すステップと、
読み出し中の前記ページの読み出しの第２のデコードの失敗の場合、前記ローカル基準位置決め閾値電圧オフセット値の第２の組を使用して前記失敗したページを読み出すステップと、
読み出し中の前記ページの読み出しの第３のデコードの失敗の場合、前記ローカル基準位置決め閾値電圧オフセット値の第３の組を使用して前記失敗したページを読み出すステップと
を更に含む、請求項２１に記載の方法。
【請求項２５】
閾値電圧へのオフセットにおける各読み出しからのエラーを合計するステップと、
エラー数が最小のエラー合計を決定するステップと、
前記エラー数が最小であると決定された前記エラー合計に対応する前記閾値電圧オフセット値を含める前記更新された閾値電圧オフセット値の組を特定するステップと
を更に含む、請求項２４に記載の方法。
【請求項２６】
不揮発性メモリコントローラであって、
不揮発性メモリ装置の使用特性を決定するように構成されるステータス回路と、
前記ステータス回路及びバックグラウンド基準位置決め回路に接続され、所定のタイミング間隔で前記不揮発性メモリ装置の各ブロックの表示ページのバックグラウンド読み出しを実行して、外れ値ブロックを特定するように構成される読み出し回路であって、ブロックは、前記ブロックの表示ページの前記バックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、外れ値ブロックとして特定される、読み出し回路と、
前記読み出し回路に接続されるバックグラウンド基準位置決め回路であって、前記バックグラウンド基準位置決め回路は、前記外れ値ブロックの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて前記外れ値ブロックの各ページグループの前記代表ページのバックグラウンド読み出しを実行して、前記外れ値ブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように構成され、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生する場合、前記読み出し回路は、前記閉じたブロックの各ページグループの前記代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて前記閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、前記閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように更に構成される、バックグラウンド基準位置決め回路と
を備え、
前記読み出し回路は、使用特性が１つ以上の使用特性閾値に合致するか否かを決定するように構成され、前記使用特性が前記１つ以上の使用特性閾値に合致すると決定される場合、前記読み出し回路は、閾値電圧シフト読み出し指示を使用して及び読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組を使用して、前記１つ以上の使用特性閾値に合致する各ブロックのページの次のホストが要求する読み出しを実行するように構成される、不揮発性メモリコントローラ。
【請求項２７】
１つ以上の使用特性の第１の使用特性は、前記表示ページの前記バックグラウンド読み出しにおける前記エラー数であり、第１の使用特性閾値は前記エラー閾値であり、前記１つ以上の使用特性は、前記ブロックの表示ページの任意のバックグラウンド読み出しにおける前記エラー数が前記エラー閾値を超える場合、前記１つ以上の使用特性閾値に合致すると決定される、請求項２６に記載の不揮発性メモリコントローラ。
【請求項２８】
プログラム及び消去サイクル数を含む第２の使用特性及びプログラム及び消去サイクル閾値である第２の使用特性閾値を更に含み、前記使用特性は、前記ブロックの前記プログラム及び消去サイクル数が前記プログラム及び消去サイクル閾値の前記プログラム及び消去サイクル数を超える場合、前記１つ以上の使用特性閾値に合致すると決定される、請求項２７に記載の不揮発性メモリコントローラ。
【請求項２９】
前記更新された閾値電圧オフセット値の特定された組のそれぞれ及び対応するインデックス値を含むバックグラウンド基準位置決めテーブルを格納するように構成されるメモリストレージを更に備え、前記読み出し回路は、読み出し中の前記ページの前記ページグループに対応するインデックス値を使用して前記バックグラウンド基準位置決めテーブルを索引付けることにより、前記次のホストが要求する読み出しにおいて使用すべき閾値電圧オフセット値を特定するように構成される、請求項２６に記載の不揮発性メモリコントローラ。
【請求項３０】
メモリストレージは、複数のローカル基準位置決め訂正値を格納するように更に構成され、前記不揮発性メモリコントローラは、
前記読み出し回路に接続され、前記ローカル基準位置決め訂正値の１つを読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決めオフセット値の第１の組を得るように操作可能なローカル基準位置決め回路
を更に備え、
前記読み出し回路は、第１のデコードの失敗の場合、前記ローカル基準位置決めオフセット値の第１の組を使用して失敗したページを読み出すように操作可能である、請求項２６に記載の不揮発性メモリコントローラ。
【請求項３１】
ローカル基準位置決め訂正値は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値を含み、ローカル基準位置決め回路は、前記ローカル基準位置決め訂正値の１つを読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記閾値電圧のそれぞれに追加して、前記ローカル基準位置決め閾値電圧オフセット値の第１の組を得るように操作可能であり、さらに、前記ローカル基準位置決め回路は、前記耐久訂正値、前記保持タイミング訂正値、及び前記読み出し妨害訂正値の異なる１つを読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記オフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を得るように操作可能であり、さらに、前記読み出し回路は、第２のデコードの失敗の場合、ローカル基準位置決めオフセット値の第２の組を使用して失敗したページを読み出すように操作可能である、請求項２８に記載の不揮発性メモリコントローラ。
【請求項３２】
前記不揮発性メモリ装置のブロックは、複数のブロックグループにグループ化され、各ブロックグループ内のページは複数のページグループにグループ化される、請求項２６に記載の不揮発性メモリコントローラ。
【請求項３３】
前記ステータス回路は、前記不揮発性メモリ装置の各閉じたブロックの閉じたブロック保持時間を決定するように操作可能であり、前記バックグラウンド基準位置決め回路は、前記閉じたブロック保持時間が閾値保持時間に達する都度、保持タイマイベントが発生したと決定するように構成される、請求項３２に記載の不揮発性メモリコントローラ。
【請求項３４】
前記ステータス回路は、前記不揮発性メモリ装置の各ブロックの読み出し数を決定するように操作可能であり、前記バックグラウンド基準位置決め回路は、前記閉じたブロックの読み出し数が読み出し閾値数に達する都度、読み出し妨害イベントが発生したと決定するように構成される、請求項３３に記載の不揮発性メモリコントローラ。
【請求項３５】
前記読み出し回路は、優先順位の値を読み出し指示に割り当てるように操作可能であり、ホストコンピュータ装置からの読み出し要求に応答して生成された読み出し指示に割り当てられた優先順位よりも低い優先順位をバックグラウンド読み出し指示に割り当てることにより前記バックグラウンド読み出しを実行するように操作可能である、請求項２６に記載の不揮発性メモリコントローラ。
【請求項３６】
不揮発性メモリシステムであって、
複数の不揮発性メモリ装置と、
前記不揮発性メモリ装置のそれぞれに接続されたメモリコントローラであって、前記メモリコントローラは、前記不揮発性メモリ装置のメモリセルに対してプログラム操作及び読み出し操作を実行するように構成される、メモリコントローラと
を備え、前記不揮発性メモリコントローラは、
不揮発性メモリ装置の使用特性を決定するように構成されるステータス回路と、
前記ステータス回路及びバックグラウンド基準位置決め回路に接続され、所定のタイミング間隔で前記不揮発性メモリ装置の各ブロックの表示ページのバックグラウンド読み出しを実行して、外れ値ブロックを特定するように構成される読み出し回路であって、ブロックは、前記表示ページの前記バックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、外れ値ブロックとして特定される、読み出し回路と、
前記読み出し回路に接続されるバックグラウンド基準位置決め回路であって、前記バックグラウンド基準位置決め回路は、前記外れ値ブロックの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて前記外れ値ブロックの各ページグループの前記代表ページのバックグラウンド読み出しを実行して、前記外れ値ブロックの更新された閾値電圧オフセット値の組を特定するように構成され、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生する場合、前記読み出し回路は、前記閉じたブロックの各ページグループの前記代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて前記閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、前記閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように更に構成される、バックグラウンド基準位置決め回路と
を備え、
前記読み出し回路は、使用特性が１つ以上の使用特性閾値に合致するか否かを決定するように構成され、前記使用特性が前記１つ以上の使用特性閾値に合致すると決定される場合、前記読み出し回路は、閾値電圧シフト読み出し指示を使用して及び読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組を使用して、前記１つ以上の使用特性閾値に合致する各ブロックのページの次のホストが要求する読み出しを実行するように構成される、不揮発性メモリシステム。
【請求項３７】
第１の使用特性は、前記表示ページの前記バックグラウンド読み出しにおける前記エラー数であり、第１の使用特性閾値は前記エラー閾値であり、前記使用特性は、ブロックの代表ページの任意のバックグラウンド読み出しにおける前記エラー数が前記エラー閾値を超える場合、１つ以上の使用特性閾値に合致すると決定される、請求項３６に記載の不揮発性メモリシステム。
【請求項３８】
前記更新された閾値電圧オフセット値の特定された組のそれぞれ及び対応するインデックス値を含むバックグラウンド基準位置決めテーブルを格納するように構成されるメモリストレージを更に備え、前記読み出し回路は、読み出し中の前記ページの前記ページグループに対応するインデックス値を使用して前記バックグラウンド基準位置決めテーブルを索引付けることにより、前記次のホストが要求する読み出しにおいて使用する閾値電圧オフセット値を特定するように構成される、請求項３７に記載の不揮発性メモリシステム。
【請求項３９】
複数のローカル基準位置決め訂正値を格納するように構成されるメモリストレージを更に備え、前記不揮発性メモリコントローラは、
前記読み出し回路に接続され、前記ローカル基準位置決め訂正値の１つを読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決めオフセット値の第１の組を得るように操作可能なローカル基準位置決め回路
を更に備え、
前記読み出し回路は、第１のデコードの失敗の場合、前記ローカル基準位置決めオフセット値の第１の組を使用して失敗したページを読み出すように操作可能である、請求項３６に記載の不揮発性メモリシステム。
【請求項４０】
前記ローカル基準位置決め訂正値は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値を含み、前記ローカル基準位置決め回路は、前記ローカル基準位置決め訂正値の１つを読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るように操作可能であり、さらに、前記ローカル基準位置決め回路は、前記耐久訂正値、前記保持タイミング訂正値、及び前記読み出し妨害訂正値の異なる１つを読み出し中の前記ページの前記ページグループに対応する前記更新された閾値電圧オフセット値の組内の前記オフセット値のそれぞれに追加して、前記ローカル基準位置決め閾値電圧オフセット値の第２の組を得るように操作可能であり、さらに、前記読み出し回路は、第２のデコードの失敗の場合、前記ローカル基準位置決めオフセット値の第２の組を使用して前記失敗したページを読み出すように操作可能である、請求項３９に記載の不揮発性メモリシステム。
【発明の詳細な説明】
【背景技術】
【０００１】
固体状態ドライブ（ＳＳＤ）デバイスは一般に、ＮＡＮＤフラッシュメモリチップ及びフラッシュコントローラを採用して、フラッシュメモリを管理し、フラッシュメモリとホストコンピュータとの間でデーを転送する。クライアント及び企業の固体状態ドライブ（ＳＳＤ）への訂正不可能なエラー発生率（ＵＢＥＲ）要件は非常に厳しく、クライアントＳＳＤの場合、１０-15のＵＢＥＲ及び企業ＳＳＤの場合、１０-16のＵＢＥＲが求められる。エラー訂正コードは、これらの低ＵＢＥＲ要件を達成するために求められる低ビットエラーレート（ＢＥＲ）を得るために広く採用されてきた。コストにより、ＮＡＮＤ業界はプロセス技術の縮小に向けて努力してきた。技術の縮小は、１ｍｍ2当たりのギガビット数の増大では成功したが、この成功は、ＮＡＮＤフラッシュメモリチップ及びＮＡＮＤフラッシュメモリチップを使用するＳＳＤのＢＥＲを増大させた。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
標準の読み出し操作は、ＳＳＤの寿命にわたって実行される。しかしながら、ＳＳＤ内のＮＡＮＤデバイスが年を経て、多くの読み出し、プログラム及び消去（Ｐ／Ｅ）サイクルを受けるにつれて、ＢＥＲは増大し、最終的には、格納されたコードワードを回復させるに当たりデコードプロセスが成功しないデコードの失敗が生じる。従来のフラッシュ管理技法は、標準の読み出し操作の失敗直後に読み出し再試行を実行し、ＳＳＤが、元の読み出し操作では回復できなかったコードワードを回復できるようにすることにより、ＳＳＤの寿命を延ばしてきた。しかしながら、ＳＳＤの寿命のこの延長のために支払われる犠牲は、読み出し待ち時間の増大である。デコードの失敗の結果として読み出し再試行がトリガーされる場合、ＳＳＤの待ち時間は、標準の読み出し操作の実行に必要な時間に加えて、読み出し再試行操作に必要な時間、増大する。これは問題を呈する。したがって、読み出し待ち時間を低減し、厳しいＵＢＥＲ要件に合致する方法及び機器が必要とされる。
【課題を解決するための手段】
【０００３】
不揮発性メモリ装置の少なくとも１つの使用特性を決定するように構成されるステータス回路を含む不揮発性メモリシステムが開示される。バックグラウンド基準位置決め回路は、ステータス回路に接続され、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生したとき、閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように構成される。読み出し回路は、ステータス回路及びバックグラウンド基準位置決め回路に接続される。読み出し回路は、使用特性が使用特性閾値に合致するか否かを決定するように構成される。使用特性が使用特性閾値に合致すると決定される場合、読み出し回路は、閾値電圧シフト読み出し指示を使用して不揮発性メモリデバイスの次のホストが要求する読み出しを実行するように構成され、ここで、閉じたブロックのページの次のホストが要求する読み出しは、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して実行される。
【０００４】
不揮発性メモリ装置の各ブロック内の複数のページグループを特定するステップを含む、不揮発性メモリコントローラの待ち時間を低減する方法が開示される。不揮発性メモリ装置のブロックが閉じた後、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生するとき、閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しは、閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて実行されて、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定する。本方法は、不揮発性メモリ装置の使用特性が使用特性閾値に合致するか否かを決定するステップと、使用特性が使用特性閾値に合致する場合、閾値電圧シフト読み出し指示を使用して及び読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して、閉じたブロックのページの次のホストが要求する読み出しを実行するステップとを更に含む。
【０００５】
【０００６】
添付図面は、本発明の更なる理解を提供するために含まれ、本明細書に組み込まれ、本明細書の一部をなす。図面は、本発明の実施形態を例示し、説明と共に本発明の原理を説明する役割を果たす。
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態による不揮発性メモリシステムを示すブロック図である。
【図２】本発明の一実施形態による不揮発性メモリコントローラ及び不揮発性メモリ装置を示す図であり、不揮発性メモリコントローラと不揮発性メモリ装置との間の通信を示す。
【図３】本発明の一実施形態によるメモリ論理編成を示すブロック図である。
【図４】本発明の一実施形態によるＮＡＮＤアレイを示す図である。
【図５】本発明の一実施形態による、メモリコントローラに接続された不揮発性メモリ装置の読み出しの待ち時間を低減する方法を示す流れ図である。
【図６】本発明の一実施形態によるバックグラウンド基準位置決め操作を実行するステップを示す流れ図である。
【図７】本発明の一実施形態による、ＴＬＣ  ＮＡＮＤデバイスの閾値電圧分布及びトリプルレベルセル不揮発性メモリ装置の下位ページで実行される例示的なバックグラウンド基準位置決め操作を示す図である。
【図８】本発明の一実施形態による、横軸に時間が示された例示的な耐久イベント、保持タイマイベント、及び読み出し妨害イベントを示す図である。
【図９】本発明の一実施形態による例示的なバックグラウンド読み出しを示す図である。
【図１０】本発明の一実施形態による、外れ値を特定し、外れ値として識別されたブロックのページグループの更新された閾値電圧オフセット値を生成する、不揮発性メモリ装置の読み出しの待ち時間を低減する方法を示す図である。
【発明を実施するための形態】
【００１７】
データを格納する複数の不揮発性メモリ装置２０に接続された不揮発性メモリコントローラ１１を含む不揮発性メモリシステム１を図１に示す。本実施形態では、不揮発性メモリ装置２０はＮＡＮＤデバイスであり、不揮発性メモリシステム１は、ホストコネクタレセプタクル１２、不揮発性メモリコントローラ１１、及び不揮発性メモリ装置２０が取り付けられる１つ以上の回路基板を含む固体状態ドライブ（ＳＳＤ）である。不揮発性メモリシステム１は、回路基板並びにホストコネクタレセプタクル１２、不揮発性メモリコントローラ１１、及び不揮発性メモリ装置２０の１つ又は複数に取り付けられる１つ以上のディスクリートデバイス１３を含むこともできる。
【００１８】
不揮発性メモリコントローラ１１は、図１のホストコネクタレセプタクル１２を通してホストコンピュータから読み出し指示及び書き込み指示を受信し、プログラム操作、消去操作、及び読み出し操作を不揮発性メモリ装置２０のメモリセルに対して実行して、ホストコンピュータからの指示を完了するように構成される。例えば、ホストコネクタレセプタクル１２を介してホストコンピュータから書き込み指示を受信すると、メモリコントローラ１１は、１つ以上の不揮発性メモリ装置２０に対してプログラム操作（及び求められた場合、消去操作）を実行することによりデータを不揮発性メモリシステム１に格納するように操作可能であり、読み出し指示を受信すると、不揮発性メモリコントローラ１１は、ホストが要求する読み出し操作を１つ以上の不揮発性メモリ装置２０に対して実行することにより不揮発性メモリシステム１からデータを読み出すように操作可能である。「ホストが要求する読み出し」なる用語は、本願で使用される場合、外部デバイスから受信される（例えば、ホストコネクタレセプタクル１２において受信される）指示に応答して実行される読み出しのみを含み、特に、ホストコンピュータ又は他の外部コンピュータデバイスから受信される読み出し要求を含む。ホストが要求する読み出しは、バックグラウンド基準位置決め操作中に実行されるバックグラウンド読み出しを含まず、又は限定ではなくガベージコレクション、ウェアレベリング、及びブロックリサイクル等のハウスキーピング操作に従って実行される読み出しを含まない。
【００１９】
本実施形態では、各不揮発性メモリ装置２０は、指示、データ、及び他の情報を各不揮発性メモリ装置２０と不揮発性メモリコントローラ１１との間で接続する導電性経路により不揮発性メモリコントローラ１１に接続されるパッケージングされた半導体ダイ又は「チップ」である。図２に示される実施形態では、各不揮発性メモリ装置２０は、レジスタ２４、マイクロコントローラ２５、及びメモリアレイ２６を含み、チップイネーブル信号線（ＣＥ＃）、コマンドラッチイネーブル（ＣＬＥ）信号線、読み出しイネーブル信号線（ＲＥ＃）、アドレスラッチイネーブル（ＡＬＥ）信号線、書き込みイネーブル信号線（ＷＥ＃）、読み出し／ビジー（Ｒ／Ｂ）信号線、及び入出力（ＤＱ）信号線により不揮発性メモリコントローラ１１に接続される。書き込み指示をホストコンピュータから受信すると、書き込み回路２は、対応するＮＡＮＤ書き込み指示と共にレジスタ２４に送信されるコードワードに受信データをエンコードするように操作可能である。マイクロコントローラ２５は、要求されたＮＡＮＤ書き込み指示を実行し、メモリアレイ２６のセルをプログラムすることによりコードワードをメモリアレイ２６に格納するように操作可能である。読み出し指示をホストコンピュータから受信することに応答して、読み出し回路９は、例示的なレジスタ２４に格納されたＮＡＮＤ２０に読み出し指示を送信するように操作可能である。マイクロコントローラ２５は、読み出し指示に応答してコードワードをメモリアレイ２６から読み出し、レジスタ２４においてコードワードを出力する。コードワードはデコーダ８に送信され、デコーダ８は、コードワードをデコードして、格納データを得るように操作可能である。
【００２０】
これより図３を参照すると、各不揮発性メモリ装置２０は、ブロック２２及びページ２３に編成されるＮＡＮＤメモリセルを含み、各ブロック２２は、同じグループのワードラインを共有するＮＡＮＤストリングで構成される。各論理ページ２３は、同じワードラインに属するセルで構成される。論理ブロック２２内の論理ページ２３の数は通常、１６の倍数（例えば、６４、１２８）である。本実施形態では、論理ページ２３は、ＮＡＮＤメモリへの読み書きのアドレス指定可能な最小単位であり、論理ブロック２２は消去可能な最小単位である。しかしながら、本発明の実施形態では、ＮＡＮＤアレイの構造に応じて、ページ全体未満へのプログラムが可能であり得ることが理解される。
【００２１】
例示的なメモリアレイ３０を図４に示し、例示的なメモリアレイ３０は、直列接続されてＮＡＮＤストリングを形成するＮＡＮＤメモリセルで作られる。各ＮＡＮＤストリングは、例えば、選択トランジスタ３１及び選択トランジスタ３２等の選択トランジスタによりアレイの残りの部分から分離される。複数のメモリセルは、ワードラインを通してゲート電圧（Ｖｇ）を共有し、あるメモリセルのドレーンは、隣接するメモリセルのソースである。例えば、図３のメモリセル３４〜３９はワードライン０（ＷＬ０）を共有する。メモリセル３４〜３９は、１ビットの情報をそれぞれ格納するシングルレベルセル又は１セル当たり２ビット、１セル当たり３ビット、若しくは１セル当たり４ビットを格納するＮＡＮＤデバイスであり得る。ＮＡＮＤアレイの構造は平坦又は３Ｄであり得る。
【００２２】
図１に示される実施形態では、不揮発性メモリコントローラ１１は、従来の読み出し指示及び閾値電圧シフト読み出し指示の両方を使用して不揮発性メモリ装置２０の読み出しを実行するように構成される読み出し回路９を含む。通常の読み出しとは、１つの読み出しが、メモリセルの１ビットの定義に求められる各閾値電圧で実行される「ハード読み出し指示」（例えば、読み出し指示）を使用して実行される読み出しのことである。閾値電圧シフト読み出し及びソフト読み出しは、通常の読み出しとは見なされない。ソフト読み出し指示に応答して、ＮＡＮＤデバイス２０は、コードワードに加えて、閾値電圧の読み出しからの読み出し結果及びオフセット閾値電圧を表示するソフト情報を生成する。
【００２３】
閾値電圧シフト読み出しは、読み出しを実行するに当たりＮＡＮＤデバイス２０が使用すべき１つ以上の閾値電圧オフセット値を含む閾値電圧シフト読み出し指示をＮＡＮＤデバイス２０に送信することにより実行される。閾値電圧オフセット値は、以下、単に「オフセット値」又は「オフセット」と呼ばれることもあり、読み出しの実行に使用される閾値電圧を対応するデフォルト閾値電圧からオフセットすべき量を表示し、ＮＡＮＤデバイス２０の製造業者によって指定される。本実施形態では、ＮＡＮＤデバイス２０は、オフセット値−２、−１、０、＋１、及び＋２を使用して閾値電圧シフト読み出しを実行する。ＭＬＣ  ＮＡＮＤデバイス及びＴＬＣ  ＮＡＮＤデバイスの場合、読み出しは、特定のビットの値を特定するために、２つ以上の閾値電圧において求められる。したがって、ＭＬＣ  ＮＡＮＤ又はＴＬＣ  ＮＡＮＤデバイス２０の閾値電圧シフト読み出し指示は２つ以上の閾値電圧オフセット値を含み、読み出し中の特定のビットの特定に求められる各電圧位置において１つの閾値電圧オフセット値を含む。求められる閾値電圧オフセット値を含む閾値電圧シフト読み出し指示の受信に応答して、ＮＡＮＤデバイス２０は、表示された閾値電圧オフセット値に対応する閾値電圧で読み出しを実行して、読み出し結果を表示するコードワードを生成するように操作可能である。
【００２４】
ＮＡＮＤ２０の消去されたブロックは、「自由ブロック」と呼ぶことができる。データがブロックにプログラムされる場合、そのブロックは、ブロックの全てのページがプログラムされるまで、「オープンブロック」と呼ばれる。ブロックの全ページがプログラムされると、そのブロックは、消去されるまで「閉じたブロック」と呼ばれる。
【００２５】
不揮発性メモリコントローラ１１は、書き込み回路２と、メモリストレージ４と、読み出し回路９に接続されるステータス回路３と、ステータス回路及び読み出し回路９に接続されるバックグラウンド基準位置決め（ＢＲＰ）回路６と、読み出し回路９に接続されるデコーダ回路８と、ローカル基準位置決め（ＬＲＰ）回路７とを含む。メモリストレージ４は、閾値電圧シフト読み出しパラメータ及び対応するインデックス値を表示するデータを格納するように構成される。一実施形態では、閾値電圧シフト読み出しパラメータ及び対応するインデックス値を表示するデータは、不揮発性メモリコントローラ１１のメモリストレージ４に格納される。代替的には、閾値電圧シフト読み出しパラメータ及び対応するインデックス値を表示するデータは、１つ以上の不揮発性メモリ装置２０又は例えば、ＤＲＡＭであり得る別個のディスクリートデバイス１３に格納することができる。本実施形態では、閾値電圧シフト読み出しパラメータは、バックグラウンド基準位置決め（ＢＲＰ）テーブル５として示される１つ以上のテーブルに格納される。
【００２６】
ステータス回路３は、不揮発性メモリ装置２０の使用特性を決定するように構成される。決定された使用特性は、不揮発性メモリコントローラ１１のメモリストレージ４に格納し得る。代替的には、決定された使用特性は、１つ以上の不揮発性メモリ装置２０又は例えば、ＤＲＡＭであり得る別個のディスクリートデバイス１３に格納することができる。本発明で使用される場合、「使用特性」なる用語は、限定ではなく、不揮発性メモリ装置２０のブロック又はブロックのグループのプログラム及び消去サイクル数又はビットエラーレート（ＢＥＲ）であり得る特定の時点までの不揮発性メモリ装置の使用履歴を表示する不揮発性メモリ装置の使用中に決定される値である。
【００２７】
図５は、ステップ１００に示されるように、プログラム及び消去サイクル数をカウントするステップを含む、不揮発性メモリコントローラの待ち時間を低減する方法を示す。本実施形態では、ステータス回路３は、各ＮＡＮＤデバイス２０の各ブロックのプログラム及び消去（Ｐ／Ｅ）サイクル数をカウントするように操作可能である。方法は、ステップ１０１に示されるように、不揮発性メモリ装置の各ブロック内の複数のページグループを特定するステップを更に含む。本実施形態では、各不揮発性メモリ装置２０の各ブロック２２は、同様のエラー特性を有するページを含むページグループに分割される。
【００２８】
ワードラインは、トポロジシフト挙動に従ってトポロジグループ（上位ページ、中間ページ、及び下位ページ）及びカテゴリにグループ化される。本実施形態では、トポロジシフト挙動は、異なるワードラインを異なるカテゴリに割り当てるステップによって分類される。例示的な一実施形態では、ワードラインは以下のカテゴリにグループ化される。
第１：ワードライン０〜ワードライン２４
第２：ワードライン２５〜ワードライン８４
第３：ワードライン８５〜ワードライン１１９
第４：ワードライン１２０〜ワードライン１２７
【００２９】
異なるワードライングループが必ずしも同数のワードライン又は同数のメモリセルを含むわけではないことを見て取ることができる。本実施形態では、ワードライングループは、研究室においてＮＡＮＤデバイスの特性を分析して、同様のエラー挙動を有するグループを特定することによって決定される。例示的な本実施形態では、不揮発性メモリ装置２０は、各メモリセルが異なる３ビットの情報を格納することができるＴＬＣ  ＮＡＮＤデバイスである。ＴＬＣ  ＮＡＮＤデバイスには３つのページタイプがあるため、これにより以下のページグループが与えられる。
ページグループ１：ワードライン０〜２４の上位ページ
ページグループ２：ワードライン０〜２４の中間ページ
ページグループ３：ワードライン０〜２４の下位ページ
ページグループ４：ワードライン２５〜８４の上位ページ
ページグループ５：ワードライン２５〜８４の中間ページ
ページグループ６：ワードライン２５〜８４の下位ページ
ページグループ７：ワードライン８５〜１１９の上位ページ
ページグループ８：ワードライン８５〜１１９の中間ページ
ページグループ９：ワードライン８５〜１１９の下位ページ
ページグループ１０：ワードライン１２０〜１２７の上位ページ
ページグループ１１：ワードライン１２０〜１２７の中間ページ
ページグループ１２：ワードライン１２０〜１２７の下位ページ
【００３０】
したがって、不揮発性メモリシステム１が１２８個の不揮発性メモリ装置を含み、１個の不揮発性メモリ装置当たり２０４８個のブロックを含む一実施形態では、システム１は３，１４５，７２８（１２８×２０４８×１２）個のページグループを含む。
【００３１】
一実施形態では、ページのグループ化に加えて、ブロックは、管理する必要があるページグループ数を低減するようにグループ化される。例示的な一実施形態では、各不揮発性メモリ装置のブロックは、不揮発性メモリシステム１のチャネルに対応し得る３２のブロックグループに分割され、各不揮発性メモリ装置２０のページグループ数を低減するとともに、不揮発性メモリシステム１のページグループ数を９８，３０４に低減する。
【００３２】
各不揮発性メモリ装置２０の各ブロックの読み出し数がカウントされる（１０２）。図１に示される実施形態では、ステータス回路３は、各ブロックの読み出し数（ブロック読み出しカウント）を決定し、各ブロックの読み出し数をメモリストレージ４に格納するように操作可能である。本実施形態では、各ブロックの読み出し数は、ブロックが開いている１０２〜１０３間及び閉じている間の両方で、ブロックのページが読み出される都度、インクリメントされ、ブロック読み出しカウンタは、ブロックが消去される１１５〜１１６までリセット１１６されない。
【００３３】
一実施形態では、ブロックが開いているとき、ブロックが開いている時間が決定され、ブロックが開いている時間が所定の閾値（例えば、１時間）を超える場合、ブロックは閉じられ、ブロックが長すぎる時間にわたり開かれた状態のままではないことを保証する。ブロックは、開かれたブロックの全ての未プログラムページにダミーデータをプログラムすることによって閉じ得る。また、本発明の実施形態では、ブロック読み出しカウントが所定のオープンブロック読み出しカウント閾値（例えば、１５０，０００回の読み出し）を超える場合、開いたブロックでの読み出しエラーを回避するために、ブロックはリクラメーションに送られ、コピーされ消去される。
【００３４】
ブロックが閉じられる（１０３）と、ブロック保持タイマが開始される（１０４）。図１に示される実施形態では、ステータス回路３は、各不揮発性メモリ装置２０の各ブロック２２が閉じられるときにタイミングを開始するブロック保持タイマを含む。各ブロック２２のブロック保持時間は、閉じられた各ブロックが閉じられたままであった時間を表示し、ブロックが消去されるとき等、ブロックが自由になる（１１５〜１１６、１２７）まで停止又はリセットされない。
【００３５】
閉じたブロックにおける耐久イベント１０５、保持タイマイベント１０６、及び読み出し妨害イベント１０７の１つ又は複数が発生すると、バックグラウンド基準位置決め操作が実行される（１１７）。図１に示される実施形態では、ＢＲＰ回路６は、不揮発性メモリ装置２０の１つの閉じたブロックにおいて、耐久イベントが発生したとき、保持タイマイベントが発生したとき、及び読み出し妨害イベントが発生したときを決定するように構成される。
【００３６】
一実施形態では、ステップ１０５は、ブロックＰ／Ｅカウントが耐久閾値を超えるか否かを決定することによって実行され、ステップ１０６は、ブロック保持時間が保持時間閾値を超えるか否かを決定することによって実行され、ステップ１０７は、ブロック読み出しカウントがブロック読み出し閾値を超えるか否かを決定することによって実行される。一実施形態では、耐久閾値、保持時間閾値、及びブロック読み出し閾値は、ユーザプログラム可能であり、したがって、異なるタイプのＮＡＮＤデバイス２０の特性に対応するように変更し得る。
【００３７】
ＢＲＰ回路６は、閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて、閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行することにより、バックグラウンド基準位置決め操作１１７を実行して、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように操作可能である。バックグラウンド基準位置決め操作１１７は、ブロックが線１２５で示されるように閉じられている限り、耐久イベント、保持タイマイベント、及び読み出し妨害イベント時に引き続き実行される。ブロックが消去されるとき等、ブロックが自由になる（１１５〜１１６）とき、バックグラウンド基準位置決め操作１１７及びローカル基準位置決め操作１１８はもはや、ブロックが再び閉じられる（１０３）まで、線１２１で示されるように実行されない。
【００３８】
本発明の実施形態では、ＢＲＰ回路６は、読み出し指示を読み出し回路９に送信することによりバックグラウンド読み出しを実行するように操作可能である。読み出し回路９は、指示を受信すると、ホストコンピュータ装置からの読み出し要求に応答して生成される読み出し指示に割り当てられる優先順位よりも低い優先順位をステップ１１７において実行されるバックグラウンド読み出し指示に割り当てることにより、読み出しを実行するように操作可能である。別の実施形態では、読み出し回路９は、高い優先順位の値、中間の優先順位の値、及び低い優先順位の値を含む優先順位の値を読み出し指示に割り当てるように操作可能であり、ホストコンピュータ装置からの読み出し要求に応答して生成される読み出し指示に高い優先順位の値を割り当てるように操作可能であり、中間の優先順位の値又は低い優先順位の値を特定の読み出し指示に割り当てることにより、ステップ１１７において実行されるバックグラウンド読み出し指示とハウスキーピング操作用の読み出し指示との間で優先順位を付けるように更に操作可能である。
【００３９】
図６は、本発明の一実施形態による例示的なバックグラウンド基準位置決め操作２００を示す。各バックグラウンド読み出しステップで使用すべき代表ページ数が決定される（２０１）。テストされるページ数が多いほど、精度が高くなる。しかしながら、ページが多いほど、各バックグラウンド基準位置決め操作にかかる時間は長くなることを意味する。本実施形態では、各ページグループから５つの代表ページが選ばれる。本実施形態では、各論理ページはワードラインであるため、それは、５つの代表ワードラインが各ページグループから読み出されることを意味する。より詳細には、バックグラウンド基準位置決めテストは、テストされる各ブロックの６０の例示的なページ（４×３×５）に対して実行される。
【００４０】
代表ページの読み出しに必要とされる閾値電圧へのオフセットは、前のバックグラウンド基準位置決め操作において決定されたオフセットに設定される（２０２）。前のバックグラウンド基準位置決め操作が実行されなかった場合、全ての閾値電圧オフセットはゼロに設定される。次に、代表ページの読み出しに必要とされる閾値電圧の１つは、更新されたと特定される（２０３）。代表ページのバックグラウンド読み出しは、特定された閾値電圧へのオフセットにおいて閾値電圧シフト読み出し指示を使用して実行される（２０４）。一実施形態では、ＢＲＰ回路６は、ステップ２０１〜２０３を実行するように操作可能であり、閾値電圧シフト読み出し指示を読み出し中のＮＡＮＤデバイス２０に送信するように操作可能な読み出し回路９にバックグラウンド読み出し指示を送信することによりステップ２０４を実行するように操作可能である。
【００４１】
ステップ２０４の読み出しにおけるエラー数が決定され（２０５）、決定されたエラー数は合計される（２０６）。本実施形態では、各読み出し操作の結果は、読み出し回路９において受信され、読み出し結果をデコードし、デコード操作で見つかったエラー数を決定するように操作可能なデコーダ８に送信される。
【００４２】
このプロセスは、全ての代表ページに対して繰り返され（２０８、２１６）、オフセット値は変更され（２０７）、プロセスは、全ての代表ページがステップ２０３において特定された閾値電圧の全てのオフセット値において読み出されるまで続けられる（２０９、２１７）（他の閾値電圧オフセットは、ステップ２０３において選択されるまで、ステップ２０２において決定された値のままである）。代表ページが全てのオフセット値において読み出された後、最小数のエラーを生成する閾値電圧オフセットが決定される（２１０）。一実施形態では、ステップ２１０は、オフセット電圧における各読み出しからのエラーを合計することからエラー合計を決定することと、最小数のエラーを有すると決定されたエラー合計に対応する閾値電圧オフセットを特定することとを含む。更新された閾値電圧オフセットは、特定された閾値電圧の更新された閾値電圧オフセット値として格納される（２１１）。選択された閾値電圧の閾値電圧オフセット値が更新された後、全ての閾値電圧が更新され（２１２）、プロセスプロセスが終了する（２１３）まで、プロセスは、バックグラウンド基準位置決め操作２００の次の読み出し２０４において、異なる決定された閾値電圧（２０３）においてステップ２１１において格納された更新された閾値電圧オフセットを使用して（ステップ２０２からの対応する閾値電圧オフセットの代わりに）繰り返される（２１８）。本実施形態では、ＢＲＰ回路６はステップ２０７〜２１２を実行するように操作可能である。
【００４３】
図７は、閾値電圧領域１〜７における読み出しによりビットを定義して、デフォルト閾値電圧４１〜４７を使用して電圧分布４０Ａを特定する、例示的なトリプルレベルセルＮＡＮＤデバイス２０の例示的なバックグラウンド基準位置決め操作２００の実行を示す。より詳細には、オフセット０を有する閾値電圧シフト読み出し指示がＮＡＮＤデバイス２０において受信される場合、デフォルト閾値電圧４１〜４７の２つ以上を使用して、格納されているコードワードを読み出す。本実施形態では、下位ページ閾値電圧は、電圧領域１及び５（デフォルト閾値電圧４１及び４５）において読み出され、上位ページビットは閾値電圧領域３及び７（デフォルト閾値電圧４３及び４７）において読み出されることにより定義され、中間ページビットは、閾値電圧領域２、４、及び６（デフォルト閾値電圧４２、４４、及び４６）における読み出しにより定義される。この例示的な実施形態では、ＮＡＮＤデバイス２０は、閾値電圧オフセット値−２、−１、０、＋１、及び＋２において閾値電圧シフト読み出しを実行することが可能である。
【００４４】
本例では、例示的なページグループ５０１として特定される、ステップ２０４において読み出し中のページグループは、下位ページのみからなる下位ページページグループである。したがって、バックグラウンド読み出し２０４における各ページの読み出しに必要とされる閾値電圧の組は、領域１及び５における下位ページ閾値電圧である。したがって、下位ページの各閾値電圧シフト読み出し指示は、２つの閾値電圧オフセットを含み、閾値電圧シフト読み出し指示はＢＲＰREAD（ＶO1，ＶO5）として表し得、ここで、「ＶO1」は領域１を読み出すための閾値電圧オフセットであり、「ＶO5」は領域５を読み出すための閾値電圧オフセットである。
【００４５】
例示的な本実施形態では、領域１の閾値電圧オフセット及び領域５の閾値電圧オフセットは両方とも、前のバックグラウンド基準位置決め操作２００において計算された更新された閾値電圧オフセットに基づいて、ステップ２０２において０に設定される。領域５の閾値電圧４５がまず、ステップ２０３における更新に選択される。図７に示される例４０Ｂでは、ステップ２０４において、第１のバックグラウンド読み出し（ＢＲＰREAD（０，−２））は、基準電圧４１、４９として示される、領域１では０のオフセットにおいて及び領域５では−２のオフセットにおいて実行されて、第１のコードワードを定義し、第１のコードワードはデコードされて、ページの読み出し２０５におけるエラー数を決定し、読み出しにおけるエラー数は合計されて（２０６）、電圧オフセットエラー合計ＸV5-1を得る。第２のページのバックグラウンド読み出しＢＲＰREAD（０，−２）を実行して（２０４）、第２のコードワードを定義し、第２のコードワードはデコードされて、ステップ２０５に示されるようにページの読み出しにおけるエラー数を決定し、エラー数を合計して（２０６）、電圧オフセットエラー合計ＳV5-1を得る。第３のページのバックグラウンド読み出しＢＲＰREAD（０，−２）を実行して（２０４）、第３のコードワードを定義し、第３のコードワードはデコードされて、ステップ２０５に示されるようにページの読み出しにおけるエラー数を決定し、エラー数を合計して（２０６）、電圧オフセットエラー合計ＳV5-1を得る。第４のページのバックグラウンド読み出しＢＲＰREAD（０，−２）を実行して、第４のコードワードを定義し、第４のコードワードはデコードされて、ステップ２０５に示されるようにページの読み出しにおけるエラー数を決定し、エラー数を合計して（２０６）、電圧オフセットエラー合計ＳV5-1を得る。第５のページのバックグラウンド読み出しＢＲＰREAD（０，−２）を実行して、第５のコードワードを定義し、第５のコードワードはデコードされて、ステップ２０５に示されるようにページの読み出しにおけるエラー数を決定し、エラー数を合計して（２０６）、第１のコードワード、第２のコードワード、第３のコードワード、第４のコードワード、及び第５のコードワードにおける全てのエラーの合計である最終的な電圧オフセットエラー合計ＳV5-1を得る。全てのページが読み出されると（２０８、２１６）、電圧オフセットは、前のバックグラウンド読み出し２０４で仕様した電圧オフセット値に１を追加することによって変更され（２０７）、ステップ２０３〜２０６は、全てのページが全てのオフセット２０９、２１７において読み出される（２０８、２１６）まで、前のステップ２０７の電圧オフセットを使用して繰り返される。例示的な実施形態４０Ｂでは、ステップ２０４〜２０７は、第１の電圧領域におけるオフセットを０に維持しながら、電圧領域５のその他の全てのオフセットに対して繰り返される。より詳細には、５つの例示的なページは、閾値電圧４１、５０として示されるＢＲＰREAD（０，−１）において読み出されて（２０４）、第２の電圧オフセットエラー合計ＳV5-2を計算する（２０６）。次の繰り返しにおいて、領域５のオフセットは０に変更され、５つの例示的なページは、閾値電圧４１、４５として示されるＢＲＰREAD（０，０）において読み出されて（２０４）、第３の電圧オフセットエラー合計ＳV5-3を計算する（２０６）。次の繰り返しにおいて、ステップ２０７において領域５のオフセットは＋１に変更され、５つの例示的なページは、閾値電圧４１、５１として示されるＢＲＰREAD（０，＋１）において読み出されて、第４の電圧オフセットエラー合計ＳV5-4を計算する（２０６）。次の繰り返しにおいて、ステップ２０７において領域５のオフセットは＋２に変更され、５つの例示的なページは、閾値電圧４１、５２として示されるＢＲＰREAD（０，＋２）において読み出されて、第５の電圧オフセットエラー合計ＳV5-5を計算する（２０６）。ステップ２１０において、最小数のエラーを有する閾値電圧オフセットが決定され、これは、エラー合計ＳV5-1、ＳV5-2、ＳV5-3、ＳV5-4、及びＳV5-5のうちの最小のものである。本例では、第１の電圧オフセットエラー合計ＳV5-1は、−２の閾値電圧オフセット値に対応する最小数のエラーを有すると決定され、閾値電圧オフセット値は、ページグループの更新された閾値電圧オフセット値の第１の値として格納される（２１１）（例えば、（ＶBRP5＝−２））。一実施形態では、更新された閾値電圧オフセット値は、ステップ２０２において設定された対応する閾値電圧オフセット値を上書きすることによって格納される。
【００４６】
領域１の閾値電圧４１は、次に更新すべきものとして特定され（２０３）、読み出しは、他の全ての領域への閾値電圧オフセットをステップ２１１からの更新された閾値オフセット又は特定の閾値電圧が更新にまだ選択されていない（２０３）場合、ステップ２０２において設定された値に維持しながら、５つ全てのページが線２１６〜２１７で示される可能な全てのオフセットで読み出されるまで、領域１における異なるオフセットにおいて実行される。図７に示される例４０Ｃでは、ステップ２０４〜２０７は、領域５のオフセットを−２（閾値電圧４９）に維持しながら、オフセット４１及び５４〜５７においてバックグラウンド読み出しを実行する。より詳細には、これより４０Ｃを参照すると、５つの例示的なページは、閾値電圧５４、４９として示されるＢＲＰREAD（−２，−２）において読み出されて（２０４）、第１の電圧オフセットエラー合計ＳV1-1を計算し（２０６）；５つの例示的なページは、閾値電圧５５、４９として示されるＢＲＰREAD（−１，−２）において読み出されて（２０４）、第２の電圧オフセットエラー合計ＳV1-2を計算し（２０６）；５つの例示的なページは、閾値電圧４１、４９として示されるＢＲＰREAD（０，−２）において読み出されて（２０４）、第３の電圧オフセットエラー合計ＳV1-3を計算し（２０６）；５つの例示的なページは、閾値電圧５６、４９として示されるＢＲＰREAD（＋１，−２）において読み出されて（２０４）、第４の電圧オフセットエラー合計ＳV1-4を計算する（２０６）。次の繰り返しにおいて、領域１のオフセットは、ステップ２０７において＋２に変更され、５つの例示的なページは、閾値電圧５７、４９として示されるＢＲＰREAD（＋２，＋２）において読み出されて、第５の電圧オフセットエラー合計ＳV1-5を計算する（２０６）。ステップ２１０において、最小数のエラーを有する閾値電圧オフセットが決定され、これは、エラー合計ＳV1-1、ＳV1-2、ＳV1-3、ＳV1-4、及びＳV1-5のうちの最小のものである。本例では、第５の電圧オフセットエラー合計ＳV1-5は、最小数のエラー（例えば、最小値）を有すると決定され、したがって、ＳV1-5に対応する閾値電圧オフセット値は、ページグループの更新された閾値電圧オフセット値の第２の値として格納される（２１１）（例えば、（ＶBRP1＝＋２））。本例では、下位ページは２つのみの基準電圧を含むため、全ての基準電圧がテストされた（２１３）。一実施形態では、ステップ２０１〜２１４の較正プロセスの結果は、テストされたページグループの更新された基準電圧オフセット値の組としてＢＲＰテーブル５に格納される。本実施形態では、結果は連結され、ページグループの更新された閾値電圧オフセットの最も新しく決定された組として、ページグループの閾値電圧シフトパラメータに格納され、ＶＢＲＰ501＝（ＶBRP1，ＶBRP5）の形態で表し得、この例では値ＶＢＲＰ501＝（＋２，−２））を有する。
【００４７】
読み出し２０４からのデータが訂正不可能であるか、又は決定されたエラー数２０５が特定の閾値を超える場合、閉じたブロックは「弱いブロック」としてマークし得、弱いブロックに対する次のステップ１０５から１０７において、保持時間閾値は半分になり、耐久閾値は半分になり、ブロック読み出し閾値は半分になる。代替的には、閉じたブロックは不良ブロックとマークし得る。
【００４８】
一実施形態では、更新された閾値電圧オフセット値は、耐久イベントの発生に基づいて決定される都度、ページグループのＶＢＲＰENDURANCE（ページグループの最も新しく決定された耐久閾値電圧オフセット値を表す）としてＢＲＰテーブル５に格納される。更新された閾値電圧オフセット値が、保持タイマイベント又は読み出し妨害イベントの発生に基づいて決定される都度、更新された閾値電圧オフセット値はページグループのＶＢＲＰRET_RDとして格納される。したがって、ページグループのＶＢＲＰRET_RDとして格納された閾値電圧オフセット値は、ページグループの最も新しく決定された更新された閾値電圧オフセット値を表し、耐久イベント、保持タイマイベント、又は読み出し妨害イベントからのものであり得、ブロックが閉じている間の閾値電圧への変更を考慮した一時的な電圧閾値オフセット値である。次の耐久イベントが発生すると、ページグループの計算されたＶＢＲＰは、ＶＢＲＰENDURANCEとして格納される（例えば、前のＶＢＲＰENDURANCE値を上書きすることにより）。そのＶＢＲＰENDURANCEが計算される都度、ＶＢＲＰENDURANCEはページグループのＶＢＲＰRET_RDとしても格納される（例えば、前のＶＢＲＰRET_RD値を上書きすることにより）。更新された閾値電圧オフセットは、保持タイマイベント又は読み出し妨害イベントの発生に基づいて決定される都度、ページグループのＶＢＲＰRET_RDとして格納される（例えば、前のＶＢＲＰRET_RD値を上書きすることにより）。
【００４９】
図８及び図９に示される一実施形態では、耐久閾値は、５００Ｐ／Ｅサイクル毎に耐久イベントが生じるように５００Ｐ／Ｅサイクルに設定され、保持閾値は、ブロックが閉じている１２時間後毎に保持タイマイベントが発生するように１２時間に設定される。この実施形態では、読み出し妨害閾値は、ブロック読み出しカウンタの５０，０００回の読み出し後毎に読み出し妨害イベントが発生するように５０，０００読み出しに設定される。図８は例示的なタイムラインを示し、図９は、幾つかの次のイベントに加えて図８のイベントを含むイベントマトリックスを示す。以下の例では、ＶＢＲＰ（ｘ，ｙ，ｚ）なる用語において、ｘは、ＶＢＲＰが計算される耐久閾値を表し、ｙはＶＢＲＰが計算される保持時間閾値を表し、ｚはＶＢＲＰが計算されるブロック読み出し閾値を表す。図９における各矢印は、バックグラウンド基準位置決め操作の開始点を表す。６１において、ブロックは開き、６２において、ブロックは閉じる。この例では、Ｐ／Ｅサイクルカウントは、ブロックが閉じたとき（６２）、５００を超え、したがって、ブロックが閉じたとき（６２）、耐久イベント７０が発生したと決定される。バックグラウンド基準位置決め操作が実行され、結果はＶＢＲＰENDURANCE及びＶＢＲPRET_RDの両方として格納される。ブロックを閉じた（６２）ときから１２時間後、第１の保持タイマイベント７１が発生したと決定される（１２時間保持タイマイベント）。保持タイマイベント及び読み出し妨害イベントの計算は、図６のステップ２０２における開始基準閾値電圧オフセットとしてＶＢＲＰRET_RDを使用するため、ステップ２０２において、５００Ｐ／ＥイベントからのＶＢＲＰRET_RDを使用して、新しい更新された閾値電圧オフセットＶＢＲＰ（５００，１２，０）を計算し、これはＶＢＲＰRET_RDとして格納される。第２の保持タイマイベント７２（２４時間保持タイマイベント）が発生すると、１２時間保持タイマイベント７１からのＶＢＲＰRET_RDを図６のステップ２０２における開始基準閾値電圧オフセットとして使用し、新しい更新されたオフセット値はＶＢＲＰRET_RD（５００，２４，０）として格納される。同様に、第３の保持タイマイベント７３（３６時間保持タイマイベント）が発生すると、（２４時間保持タイマイベント７２からの）ＶＢＲＰRET_RDを図６のステップ２０２における開始基準閾値電圧オフセットとして使用し、新しい更新されたオフセット値はＶＢＲＰRET_RD（５００，３６，０）として格納される。
【００５０】
耐久イベント時、ページグループの最も新しい耐久イベント（ＶＢＲＰENDURANCE）において計算されたＶＢＲＰは、図６のステップ２０２における開始基準閾値電圧オフセットとして使用される。したがって、第２の耐久イベント時（１，０００Ｐ／Ｅサイクルにおいて）、５００Ｐ／Ｅイベント７０からのＶＢＲＰENDURANCEが、ステップ２０２における開始基準閾値電圧オフセットとして使用される。
【００５１】
保持タイマイベントが発生すると、最も新しく計算された更新された閾値電圧オフセット値は、ステップ２０２における開始基準閾値電圧オフセットとして使用され、これは、耐久イベント、保持タイマイベント、又は読み出し妨害イベントの発生に応答して計算された、更新されたＶＢＲＰであることができる。耐久イベントから計算された各ＶＢＲＰは、ＶＢＲＰRET_RD及びＶＢＲＰENDURANCEの両方として格納されるため、値ＶＢＲＰRET_RDは常に、ページグループの最新の更新された閾値電圧オフセットを反映する。したがって、保持タイマイベント７５（１２時間保持タイマイベント）が発生すると、１０００Ｐ／Ｅイベント７４からのＶＢＲＰRET_RDは、ステップ２０２における開始基準閾値電圧オフセットとして使用される。第２の保持タイマイベント７６（２４時間保持タイマイベント）が発生すると、（１２時間保持タイマイベント７５からの）ＶＢＲＰRET_RDは、図６のステップ２０２における開始基準閾値電圧オフセットとして使用される。同様に、第３の保持タイマイベント７７（３６時間保持タイマイベント）が発生すると、（２４時間保持タイマイベント７６からの）ＶＢＲＰRET_RDは、図６のステップ２０２における開始基準閾値電圧オフセットとして使用される。
【００５２】
読み出し妨害イベント７９が発生すると、最も新しく計算された更新された閾値電圧オフセット値は、ステップ２０２における開始基準閾値電圧オフセットとして使用され、これは、耐久イベント、保持タイマイベント、又は読み出しイベントの発生に嘔吐して計算された更新されたＶＢＲＰであることができる。耐久イベントから計算された各ＶＢＲＰは、ＶＢＲＰRET_RD及びＶＢＲＰENDURANCEの両方として格納されるため、値ＶＢＲＰRET_RDは常に、ページグループの最新の更新された閾値電圧オフセットを反映する。したがって、例示的な５０，０００読み出しカウント読み出し妨害イベント７９において、ＶＢＲＰRET_RD（１Ｋ，３６，０）は、ステップ２０２における開始閾値電圧オフセットとして使用され、その結果生成されるＶＢＲＰ（１Ｋ，３６，５０Ｋ）はＶＢＲＰRET_RDとして格納される。
【００５３】
一実施形態では、耐久イベントは、Ｐ／Ｅカウントが耐久閾値よりも大きく、耐久マージン（各耐久閾値に追加される）内にある場合、発生したと決定される。例示的な一実施形態では、耐久マージンは３０であり、したがって、Ｐ／Ｅが５００〜５３０のＰ／Ｅサイクル、１，０００〜１０３０のＰ／Ｅサイクル、１５００〜１５３０のＰ／Ｅサイクル等である場合、耐久イベントは発生したと決定される。耐久イベントでバックグラウンド基準位置決め操作を実行する場合、読み出しカウントが高すぎないとき、よりよい結果が得られることが分かっている。したがって、本発明の実施形態では、バックグラウンド基準位置決め操作を実行すべきか否かを決定する際、読み出しカウント数への制限が適用される。一実施形態では、Ｐ／Ｅサイクル数が耐久マージン内であり、その他の点で耐久イベントを構成すると決定される場合、読み出しカウントが品質閾値（例えば、２５，０００回の読み出し）を超えるとき、バックグラウンド基準位置決めステップ１１７の計算は実行されない。
【００５４】
ブロックが自由であるとき（６３）、ＶＢＲＰRET_RDの前に決定された値はもはや、電圧閾値訂正の決定に有用ではない。したがって、ブロック消去直後のバックグラウンド基準位置決め操作１１７は、ＶＢＲＰ計算が耐久イベントについて、保持タイマイベントについて、それとも読み出し妨害イベントについてのものであるかに関係なく、図６のステップ２０２における開始基準閾値電圧オフセットとして、ページグループの最新耐久イベント（ＶＢＲＰENDURANCE）において計算されたＶＢＲＰを使用する。したがって、耐久イベントが、閉じたブロックイベント６５において発生したと決定されず、保持又は読み出し妨害イベント７８が発生したと決定される場合、１，０００Ｐ／Ｅイベント７４からのＶＢＲＰENDURANCEは、ステップ２０２における開始基準閾値電圧として使用され、計算されたＶＢＲＰはＶＢＲＰRET_RDとして格納される。
【００５５】
上述したように、ブロックが自由になった（６３３）後、ＶＢＲＰRET_RDの前に決定された値はもはや有用ではない。したがって、本発明の実施形態では、ブロックが閉じた後、及び閉じたブロックの最初のＶＢＲＰRET_RDが決定される前に読み出しが実行される場合、読み出しは、閉じたブロックイベント後に最初のＶＢＲＰRET_RDが決定されるまで、ページグループの最新の耐久イベント（ＶＢＲＰENDURANCE）において計算されたＶＢＲＰを使用して引き続き実行される。
【００５６】
一実施形態では、各閉じたブロックイベント時（ブロックが閉じる都度）、読み出しカウントがブロック読み出し閾値を超えるか否かを決定することにより、読み出し妨害イベントが発生したか否かが決定される。例示的な一実施形態では、読み出しカウントが５０，０００〜１００，０００である場合、５０，０００読み出しカウント読み出し妨害イベントが発生したと決定される。読み出しカウントが１００，０００〜１５０，０００である場合、１００，０００読み出しカウント読み出し妨害イベントが発生した決定される。
以下は、図８からの例示的な閉じたブロックイベント及び開いたブロック６４から閉じたブロック６５に移る際に実行される計算を示す例示的なプログラムセグメントである。
・Ｉｆ  ＶＢＲＰENDURANCEを計算する必要がある［すなわち、サイクルカウントが耐久イベントの３０Ｐ／Ｅサイクル内にある、例えば、１５００Ｐ／Ｅ〜１５３０Ｐ／Ｅにある場合］
・Ｉｆ  ＲＤ＜２５Ｋ，ｔｈｅｎ  較正，ｔｈｅｎ  ＶＢＲＰENDURANC及びＶＢＲＰRET_RD＝ＢＲＰ（１０００，０，０）［両レジスタが較正の結果で上書きされることを意味する］
・Ｅｌｓｅ  ｉｆ  ２５Ｋ＜ＲＤ＜５０Ｋ，較正しない
・Ｅｌｓｅ  ｉｆ  ５０ｋ＜ＲＤ＜１００Ｋ，ＶＢＲＰ（１Ｋ，０，０）から開始することにより較正，ｔｈｅｎ  ＶＢＲＰRET_RD＝ＶＢＲＰ（１Ｋ，０，５０Ｋ）
・Ｅｌｓｅ  ｉｆ  １００Ｋ＜ＲＤ＜１５０Ｋ，ＶＢＲＰ（１Ｋ，０，０）から開始することにより較正，ｔｈｅｎ  ＶＢＲＰRET_RD＝ＶＢＲＰ（１Ｋ，０，１００Ｋ）
・Ｅｌｓｅ［例えば、６５０Ｐ／Ｅサイクルにおいて］
・Ｉｆ  ＲＤ＜５０Ｋ，較正しない
・Ｅｌｓｅ  ｉｆ  ５０Ｋ＜ＲＤ＜１００Ｋ，ＶＢＲＰ（１Ｋ，０，０）から開始することにより較正，ｔｈｅｎ  ＶＢＲＰRET_RD＝ＶＢＲＰ（１Ｋ，０，５０Ｋ）
・Ｅｌｓｅ  ｉｆ  １００Ｋ＜ＲＤ＜１５０Ｋ，ＶＢＲＰ（１Ｋ，０，０）から開始することにより較正，ｔｈｅｎ  ＶＢＲＰRET_RD＝ＶＢＲＰ（１Ｋ，０，１００Ｋ）
【００５７】
これより図５のステップ１１８を参照すると、ローカル基準位置決め（ＬＲＰ）操作は、ステップ２０１〜２１３における更新された閾値電圧オフセット値の新しい組の各計算直後、バックグラウンドでＬＲＰ基準電圧オフセットを計算し格納するように操作可能なＬＲＰ回路７により実行される。本実施形態では、図１のメモリストレージ４は、ローカル基準位置決め閾値電圧訂正値の組と、耐久イベント、保持タイマイベント、及び読み出し妨害イベントの異なる組合せを特定する対応するインデックス値とを含むローカル基準位置決め（ＬＲＰ）テーブル１０を含む。この実施形態では、ローカル基準位置決め（ＬＲＰ）回路７は、閉じたブロックで発生している耐久イベント、保持タイマイベント、及び読み出し妨害イベントに対応するインデックス値を特定し、特定されたインデックス値を使用してＬＲＰテーブル１０を索引付けて、ローカル基準位置決め訂正値を得るように操作可能である。次に、ローカル基準位置決め回路７は、ローカル基準位置訂正値を更新された閾値電圧オフセット値の最も新しく決定された組に追加して、ローカル基準位置決め閾値電圧オフセット値の組を得るように操作可能である。
【００５８】
本実施形態では、ＬＲＰテーブル１０に格納されるＬＲＰ訂正値は、３つの値：耐久訂正値（シフト＿Ａ）、保持タイミング訂正値（シフト＿Ｂ）、及び読み出し妨害訂正値（シフト＿Ｃ）を含み、ＬＲＰ回路７は、耐久値、保持タイミング訂正値、又は読み出し妨害訂正値のいずれかを特定し、特定された値を閉じたブロックのページグループに対応する更新された閾値電圧オフセット値の組内の各閾値電圧の電圧シフト値に追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るように操作可能である。次に、耐久値、保持タイミング訂正値、及び読み出し妨害訂正値の異なる１つが特定され、閉じたブロックのページグループに対応する更新された閾値電圧オフセット値の組内の各閾値電圧の電圧シフト値に追加されて、第２のＬＲＰ閾値電圧オフセット値を得る。次に、まだ使用されていない耐久値、保持タイミング訂正値、及び読み出し妨害訂正値の１つが特定され、閉じたブロックのページグループに対応する更新された閾値電圧オフセット値の組内の各閾値電圧の電圧シフト値に追加されて、ＬＲＰ閾値電圧オフセット値の第３の組を得る。
【００５９】
以下は例示的なＬＲＰテーブルの論理を示すチャートである。
【表１】
2019522309.tif 000003
【００６０】
一実施形態では、ＬＲＰテーブル内の値は、ＮＡＮＤデバイス２０と同じ製造業者、同じ部品番号、及び好ましくは同じ製造バッチを有する多数の例示的なテストＮＡＮＤデバイスを特徴付けることにより、試験室において決定される。一実施形態では、ＬＲＰテーブル内の条件は、テストＮＡＮＤデバイスにおいて再現されて、最低ビットエラーレートを生成する対応する電圧シフトを特定する。シフト＿Ａは、耐久閾値電圧シフト値と呼ぶこともでき、次の耐久閾値に近いＰ／Ｅサイクル数の効果を表示する。シフト＿Ｂは、保持時間閾値電圧シフト値と呼ぶこともでき、次の保持時間閾値に近いブロック保持時間の効果を表示する。シフト＿Ｃは、読み出し妨害閾値シフト値と呼ぶこともでき、次のブロック読み出し閾値に近いブロック読み出しカウントの効果を表示する。シフト＿Ａ、シフト＿Ｂ、及びシフト＿Ｃの値は、閾値電圧シフト値への変更を表し、正又は負であり得る。
【００６１】
ＬＲＰ回路７は、閉じたブロックの耐久イベント、保持タイマイベント、及び読み出し妨害イベントを表示するインデックス値を生成するように操作可能である。一実施形態では、耐久インデックス（例えば、論理「１」又は論理「０」）は、以下の式Ｐ／Ｅ＞［ＰＥ（ＢＲＰ）＋ＰＥSTEP／２］を使用して計算し得る、閉じたブロックのＰ／Ｅサイクル数が前の耐久閾値又は次の耐久閾値に近いか否かを表示し、式中、Ｐ／Ｅは閉じたブロックの現在のＰ／Ｅサイクル数であり、ＰＥ（ＢＲＰ）は、閉じたブロックのＶＢＲＰENDURANCEの最新の計算におけるＰＥサイクル数であり、ＰＥSTEP／２は耐久イベントのステップサイズ（例えば、５００Ｐ／Ｅサイクル）である。一実施形態では、保持タイミングインデックス（例えば、論理「１」又は論理「０」）は、閉じたブロックの保持時間が前の保持時間閾値又は次の保持時間閾値に近いか否かを表示し、以下の式ＲＥＴＥＮＴＩＯＮ＿ＴＩＭＥ＞［ＲＴ（ＢＲＰ）＋ＲＴSTEP／２］を使用して計算し得、式中、ＲＥＴＥＮＴＩＯＮ＿ＴＩＭＥは、閉じたブロックの現在保持時間であり、ＲＴ（ＢＲＰ）は、保持イベントから生じた閉じたブロックのＶＢＲＰRET_RDの最新の計算の保持時間であり、ＲＴSTEP／２は保持イベントのステップサイズ（例えば、１２時間）である。一実施形態では、読み出し妨害インデックス（例えば、論理「１」又は論理「０」）は、閉じたブロックの読み出し数が前の読み出し妨害閾値又は次の読み出し妨害閾値に近いか否かを表示し、以下の式ＢＬＯＣＫ＿ＲＥＡＤ＿ＣＯＵＮＴ＞［ＲＤ（ＢＲＰ）＋ＲＤSTEP／２］を使用して計算し得、式中、ＢＬＯＣＫ＿ＲＥＡＤ＿ＣＯＵＮＴは閉じたブロックの読み出し数であり、ＲＤ（ＢＲＰ）は、読み出し妨害イベントから生じた閉じたブロックのＶＢＲＰRET_RDの計算の最新の計算の読み出し数であり、ＲＤSTEP／２は読み出し妨害イベントのステップサイズ（例えば、５０，０００読み出し）である。
【００６２】
ＬＲＰ回路７は、生成されたインデックス値を用いてテーブルを索引付けて、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るために、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の各閾値電圧オフセットに追加すべきローカル基準位置決め訂正値の１つを特定し、ローカル基準位置決め閾値電圧オフセット値の第２の組を得るために、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の各閾値電圧オフセットに追加すべきローカル基準位置決め訂正値の１つを特定し、ローカル基準位置決め閾値電圧オフセット値の第３の組を得るために、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の各閾値電圧オフセットに追加すべきローカル基準位置決め訂正値の１つを特定するようにも操作可能である。
【００６３】
一実施形態では、ローカル基準位置決め訂正値の特定に使用される１つのＬＲＰテーブル１０がある。代替的には、各ページグループにＬＲＰテーブル１０があり、ローカル基準位置訂正値の特定に使用されるＬＲＰテーブル１０は、ローカル基準位置決め閾値電圧オフセットが計算中のページグループに対応するＬＲＰテーブル１０である。
【００６４】
図７に示される例では、ＬＲＰ回路７は、第１のＬＲＰ訂正値（ＬＲＰ1）を閾値電圧オフセット値の組内の各閾値電圧オフセットに追加して、ＬＲＰ訂正電圧の第１の組（例えば、ＶＬＲＰ501-1＝（（＋２＋ＬＲＰ1,1），（−２＋ＬＲＰ1,5）））を得る。次に、ＬＲＰ計算は、第２のＬＲＰ訂正値（ＬＲＰ2）を閾値電圧オフセット値の組内の各閾値電圧オフセットに追加して、ＬＲＰ訂正電圧の第２の組（例えば、ＶＬＲＰ501-2＝（（＋２＋ＬＲＰ2,1），（−２＋ＬＲＰ2,5）））を得る。次に、ＬＲＰ計算は、第３のＬＲＰ訂正値（ＬＲＰ3）を閾値電圧オフセット値の組内の各閾値電圧オフセットに追加して、ＬＲＰ訂正電圧の第３の組（例えば、ＶＬＲＰ501-3＝（（＋２＋ＬＲＰ3,1），（−２＋ＬＲＰ3,5）））を得る。ＬＲＰ計算により、ＮＡＮＤデバイス２０の製造業者により許される最大オフセットよりも大きなオフセットになる場合、ＮＡＮＤデバイス２０に許される最大オフセットが使用され、ＬＲＰ計算により、ＮＡＮＤデバイス２０の製造業者により許される最小オフセットよりも小さなオフセットになる場合、ＮＡＮＤデバイス２０に許される最小オフセットが使用される。
【００６５】
一実施形態では、ＬＲＰ訂正電圧は、閾値電圧オフセット値の組に連結され、ページグループの閾値電圧読み出しパラメータ（ＶＲＥＡＤ）として格納される。例えば、ページグループ５０１では、閾値電圧読み出しパラメータは、ＶＲＥＡＤ501＝ＶＢＲＰ501、ＶＬＲＰ501-1、ＶＬＲＰ501-2、ＶＬＲＰ501-3として表現することができ、ＶＢＲＰ501、ＶＬＲＰ501-1、ＶＬＲＰ501-2、及びＶＬＲＰ501-3のそれぞれは、２つ以上の閾値電圧オフセット値の組を含む。
【００６６】
再び図５を参照すると、不揮発性メモリ装置の少なくとも１つの使用特性が決定される。本実施形態では、使用特性はプログラム及び消去サイクル数であり、閾値はプログラム及び消去サイクル数（プログラム及び消去サイクル閾値）である。図１に示される実施形態では、ステータス回路３は、不揮発性メモリ装置２０の使用特性を決定し、決定された使用特性をメモリストレージ４、１つ若しくは複数のＮＡＮＤデバイス２０、又はＲＡＭデバイス等のディスクリートデバイス１３に格納するように構成される。
【００６７】
使用特性が使用特性（ＵＣ）閾値に合致しない場合（１０８）、通常の読み出し操作（読み出し指示）が実行される（１０９）。使用特性が使用特性（ＵＣ）閾値に合致する場合（１０８）、次の読み出しは、閾値電圧シフト読み出し指示１１０を使用する閾値電圧シフト読み出し操作を使用して実行される。
【００６８】
図１に示される実施形態では、読み出し回路９は、不揮発性メモリ装置２０の使用特性が使用特性閾値に合致するか否かを決定し、閾値電圧シフト読み出し指示を使用して、使用特性閾値に合致する使用特性を有すると決定された各不揮発性メモリ装置の次のホストが要求する読み出しを実行し、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して、閉じたブロックのページの次のホストが要求する読み出しを実行するように構成される。
【００６９】
より詳細には、読み出し回路９は、ステータス回路３に問い合わせて使用特性を特定し、特定された使用特性をレジスタ又はメモリストレージ４に格納された使用特性閾値と比較することにより、不揮発性メモリ装置２０の使用特性が使用特性閾値に合致するか否かを決定するように構成される。一実施形態では、使用特性は、閉じたブロックのプログラム及び消去サイクル数であり、ブロックのプログラム及び消去サイクル数がプログラム及び消去サイクル閾値に達するまで、通常の読み出しが実行される。一実施形態では、６００のプログラム及び消去サイクルという閾値が使用される。別の実施形態では、使用特性は閉じたブロックのＢＥＲであり、閉じたブロックのＢＥＲがＢＥＲ閾値に達するまで、通常の読み出しが実行される。
【００７０】
不揮発性メモリ装置２０のブロック２２の使用特性閾値に達する（１０８）と、そのブロックのホストが要求する読み出しは、ブロックが自由になった後（１１５〜１１６、１２７）であっても、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用した閾値電圧シフト読み出し操作を使用して実行される。ステップ１０８〜１０９及び線１２９で示されるように、他の全てのブロックは引き続き、通常の読み出し指示及び従来のエラー回復操作を使用して読み出される。
【００７１】
使用特性閾値は、通常の読み出し指示を使用した読み出し１０９がデコードの失敗を生じさせ、エラー回復操作が必要になる前に、通常の読み出し操作１０９から閾値電圧シフト読み出し１１０に移るように選ばれる。それにより、通常の読み出し指示を使用した読み出し１０９からの待ち時間及び結果として生じるエラー回復操作の待ち時間は回避される。より詳細には、従来の読み出し失敗プロセスは、コードワードの回復に２つの読み出し：通常の読み出し及び次のエラー回復読み出し再試行の読み出しを求め、その結果、待ち時間は大きくなる。ＮＡＮＤデバイス２０からのデコードエラーが訂正不可能なビットエラーレートに達するビットエラーレート未満のビットエラーレートに使用特性閾値設定することにより、通常の読み出し指示１０９を使用した結果として発生するであろう待ち時間は回避され、待ち時間を低減し、不揮発性メモリ装置２０の有用寿命を延ばす方法及び機器を提供する。
【００７２】
一実施形態では、使用特性が使用特性閾値に合致すると決定される場合（１０８）、閉じたブロックのページの次のホストが要求する全ての読み出しは、ブロックが閉じている場合、ＶＢＲＤRET_RDを使用し、又はブロックが閉じていない場合、ＶＢＲＰENDURANCEを使用して、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用した閾値電圧シフト読み出し指示を使用して実行される。それにより、ブロックが閉じている間、ブロックの保持時間及び読み出し妨害からの電圧閾値の一時的な変動は、読み出しにおいて考慮され、ブロックが消去された後、ブロックが再び開くまで、電圧閾値のこれらの一時的な変動はもはや考慮されない。ブロックが開いているとき以外の時間では、Ｐ／Ｅサイクル数で表示されるように、経年劣化のより永久的な影響が、読み出しにおいて使用される。それにより、読み出しエラー数は低減する。さらに、ＢＥＲは低減し、訂正不可能なエラーが発生し始める前の各ＮＡＮＤデバイスが動作することができる時間は延び、それにより、不揮発性メモリコントローラ１の有用寿命は延びる。
【００７３】
代替の実施形態では、使用特性閾値は、ブロックグループ閾値（例えば、ブロックグループ内の全てのブロックのＰ／Ｅサイクル数又はグループ内の任意のブロックの最大のＰ／Ｅサイクル数を決定し、それを対応するブロックグループＰ／Ｅ閾値と比較する）であり、使用特性閾値に合致するブロックグループ内のブロックの全ての次の読み出しは、閾値電圧シフト読み出し指示を使用して実行される。
【００７４】
一実施形態では、使用特性が使用特性閾値に合致すると決定される場合（１０８）、閉じたブロックのページの次のホストが要求する全ての読み出しは、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用した閾値電圧シフト読み出し指示を使用して実行される。したがって、閉じたブロックのページに対する次のホストが要求する全ての読み出し及び次の全てのハウスキーピング操作は、ブロックが閉じている場合、ＶＢＲＤRET_RDを使用し、又はブロックが閉じていない場合、ＶＢＲＰENDURANCEを使用して、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用した閾値電圧シフト読み出し操作を使用して実行される。
【００７５】
読み出し回路９は、読み出し中のページに対応するインデックス値を用いてＢＲＰテーブルを索引付けて、読み出されるＮＡＮＤ２０デバイスに送信される対応する閾値電圧シフト読み出し指示の生成に使用される閾値電圧シフト読み出し操作で使用する閾値電圧シフト読み出しパラメータ（読み出し中のページグループの更新された閾値電圧オフセット値及びＬＲＰ閾値電圧）を得ることにより、閾値電圧シフト読み出し指示を使用して読み出しを実行するように操作可能である。
【００７６】
代替の実施形態では、メモリストレージ４は２つ以上のＢＲＰテーブルを含み、第１のテーブル（ページグループテーブル）は、ページを特定するインデックス値及び対応するページグループを特定するインデックスを含む。第２のテーブル（ＢＲＰページグループテーブル）は、ページグループを特定するインデックス値及び対応する閾値電圧シフト読み出しパラメータを含む。この実施形態では、閾値電圧シフト読み出しを実行するために、読み出し回路９は、読み出すべきページを特定するインデックス値を使用してページグループテーブルを索引付けて、読み出すべきページのページグループを特定するインデックス値を得るように操作可能である。次に、ページグループのインデックス値を使用して、ＢＲＰページグループテーブルを索引付けて、読み出し操作で使用すべき閾値電圧シフト読み出しパラメータを得る。
【００７７】
閉じたブロックのページの読み出しのデコードの失敗が発生する（１１１）場合、失敗したページのページグループのＬＲＰ閾値電圧オフセット値の組を使用した閾値電圧シフト読み出し操作を用いて失敗したページを読み出すことにより、ローカル基準位置決め読み出し操作が実行される（１１２）。ステップ１１１のデコードが失敗する場合、失敗数が決定され、ローカル基準位置決め（ＬＲＰ）限度と比較され（１１３）、ローカル基準位置決め読み出しは、ＬＲＰ限度に達するまで、ステップ１１２〜１１３に示されるように引き続き実行される。ＬＲＰ限度に達した後、従来のエラー回復操作が実行される（１１４）。従来のエラー回復操作１１４は、例えば、ソフト読み出し及び／又はＲＡＩＤ操作であることができる。
【００７８】
本実施形態では、読み出し回路９はステップ１１１〜１１３を実行するように操作可能である。より詳細には、読み出し回路９は、ステップ１１０の読み出しを実行する前、失敗したページのＬＲＰ閾値電圧オフセットの第１の組、ＬＲＰ閾値電圧オフセットの第２の組、及びＬＲＰ閾値電圧オフセットの第３の組、並びに更新された閾値電圧オフセット値の組を受信した。第１のデコードの失敗１１１において、読み出し回路９は、失敗したページのページグループのＬＲＰ閾値電圧オフセット値の第１の組を使用した閾値電圧シフト読み出し操作を用いて、失敗したページを読み出すように操作可能である。第２のデコードの失敗１１１において、読み出し回路９は、失敗したページのページグループのＬＲＰ閾値電圧オフセット値の第２の組を使用した閾値電圧シフト読み出し操作を用いて、失敗したページを読み出すように操作可能である。第３のデコードの失敗１１１において、読み出し回路９は、失敗したページのページグループのＬＲＰ閾値電圧オフセット値の第３の組を使用した閾値電圧シフト読み出し操作を用いて、失敗したページを読み出すように操作可能である。本実施形態では、３つのローカル基準位置決め限度がステップ１１３において使用される。本実施形態は３組のＬＲＰ閾値電圧オフセット値を使用するが、他の実施形態では、より多数又はより少数のＬＲＰ閾値電圧オフセット値を使用し得る。
【００７９】
本実施形態では、ステップ１１０の閾値電圧シフト読み出し指示を用いた読み出しが失敗する度、ステップ１１２〜１１４のローカルプリファレンス位置決め読み出しプロセスが使用される。したがって、使用特性が使用特性閾値に合致すると決定される場合（１０８）、閉じたブロックのページの全ての次の読み出しは、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用した閾値電圧シフト読み出し指示を使用して実行され、閉じたブロックのページの次の読み出しの全ての失敗は、ステップ１１２〜１１４のエラー回復プロセスを使用する。閉じたブロックのページの次のホストが要求する読み出しは全て、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用した閾値電圧シフト読み出し指示を使用して実行される実施形態では、閉じたブロックのページの次のホストが要求する読み出しの全ての失敗は、ステップ１１２〜１１４のエラー回復プロセスを使用する。
【００８０】
一実施形態では、図５の方法は、複数のローカル基準位置決め訂正値を含むローカル基準位置決めテーブルを格納するステップと、読み出し中のページの現在のプログラム及び消去サイクル数が次の耐久閾値に近いか否か、読み出し中のページの現在の読み出しカウントが次の読み出し妨害閾値に近いか否か、及び現在の保持時間が次の保持時間閾値に近いか否かを決定することにより、複数のローカル基準位置決め訂正値をデコードの失敗に適用すべき順番を決定するステップとを含む。決定された順番に基づいて、ローカル基準位置決め訂正値の第１の訂正値は、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の各閾値電圧オフセットに追加されて、ローカル基準位置決め閾値電圧オフセット値の第１の組を得る。決定された順番に基づいて、ローカル基準位置決め訂正値の第２の訂正値は、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の各閾値電圧オフセットに追加されて、ローカル基準位置決め閾値電圧オフセット値の第２の組を得る。決定された順番に基づいて、ローカル基準位置決め訂正値の第３の訂正値は、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の各閾値電圧オフセットに追加されて、ローカル基準位置決め閾値電圧オフセット値の第３の組を得る。読み出し中のページの読み出しの第１のデコードの失敗時、失敗したページは、ローカル基準位置決め閾値電圧オフセット値の第１の組を使用して読み出される。読み出し中のページの読み出しの第２のデコードの失敗時、失敗したページは、ローカル基準位置決め閾値電圧オフセット値の第２の組を使用して読み出される。読み出し中のページの読み出しの第３のデコードの失敗時、失敗したページは、ローカル基準位置決め閾値電圧オフセット値の第３の組を使用して読み出される。
【００８１】
ローカル基準位置決めテーブル１０を使用して、どのＬＲＰ訂正値をローカル基準位置決め閾値電圧オフセットの第１、第２、及び第３の組の生成に適用すべきかを決定することにより、ローカル基準位置決め回路７は、第１の読み出しでの使用に成功する可能性が最も高いＬＲＰ閾値電圧訂正値、第２の読み出しでの使用に成功する可能性が２番目に高いＬＲＰ閾値電圧訂正値、及び第３の読み出しでの使用に成功する可能性が３番目に高いＬＲＰ閾値電圧訂正値を特定する。さらに、最初に使用される訂正値は、読み出し中のＮＡＮＤデバイスの特定のブロックの現在状況に最も密に対応するため、第１のローカル基準位置決め読み出し１１２が成功する確率は、ローカル状況を考慮しない従来技術によるシステムでのエラー回復操作よりもはるかに高い。したがって、従来技術によるシステムでのエラー回復操作と比較して、求められるエラー回復関連読み出し操作は少数であり、待ち時間の低減に繋がる。
【００８２】
図５及び図６の方法はローカル差を考慮するにもかかわらず、図５及び図６の方法により訂正されず、予期されるエラーパターンに対応しないローカル状況の可能性が常にある。これらのローカル状況は、待ち時間を増大させるエラー回復の多すぎる使用を回避するために、可能な限り素早く特定されなければならない。各ブロックの特定のページが、他のページの前で失敗する傾向があることが分かっている。例えば、各ブロックのワードライン１２４が各ブロックの他のページの前で失敗する傾向があり、ワードライン１２４に格納されたページが、ブロックの健康状態の良好な表示であることが分かっている。図１０に示される実施形態では、例えば、ワードライン２４等の表示ページを使用して、これらのローカル状況を特定する。
【００８３】
図１０に示される実施形態では、外れ値ブロックがステップ３０２〜３０４に示されるように特定される方法３００が開示される。より詳細には、時間（Ｔ）は、システムクロック又は不揮発性メモリコントローラ１１に提供される他のタイミングデバイスを使用する等により決定され、時間が、グローバルタイミング間隔（ＧＴＩ）と呼ばれ得る所定のタイミング間隔に達する（３０２）都度、バックグラウンドブロックエラーテスト３０３が、全ての不揮発性メモリデバイス２０の全てのブロックで実行される。一実施形態では、２時間のタイミング間隔が使用され、それにより、各不揮発性メモリ装置２０の表示ページのバックグラウンド読み出しは、２時間毎に実行される。表示ページのバックグラウンド読み出しでのエラー数は、デコーダ回路８によって決定され、エラー閾値と比較される。表示ページのバックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、ステップ３０４において、ブロックは「外れ値ブロック」として特定される。「外れ値ブロック」とは、エラー閾値を超えるエラー数を有する任意のブロックである。エラー閾値は、予期されるエラー数（例えば、ＢＥＲ）を表し、不揮発性メモリ装置２０の寿命における１つ以上の特定のポイントで予期されるエラーレートを反映する、不揮発性メモリシステム１に格納される１つ以上の値であり得る。一実施形態では、エラー閾値及び対応するＰ／Ｅサイクルを有するテーブルが格納され、それにより、テスト中の装置２０の経年劣化に対応するエラー閾値を選ぶことができる。
【００８４】
ブロックが外れ値ブロックとして特定されると、バックグラウンド基準位置決め操作３０５及びローカル基準位置決め操作３０６を実行して、方法５及び６において開示されるのと同じように、外れ値ブロックの次の読み出しで使用すべき閾値電圧シフト読み出しパラメータの組を特定する。より詳細には、ステップ３０５において、外れ値ブロックの各ページグループの代表ページのバックグラウンド読み出しは、外れ値ブロックの各ページグループの代表ページの読み出しに必要とされる各位既知電圧へのオフセットにおいて実行されて、外れ値ブロックの各ページグループの更新された閾値電圧オフセット値の組を特定し、ステップ３０６において、ローカル基準位置決め閾値電圧オフセット値が決定され、ステップ３０７に示されるように、ＢＲＰ及びＬＲＰ閾値電圧オフセット値は格納される。一実施形態では、バックグラウンド基準位置決め操作３０５の結果は、ＶＢＲＰENDURANCE値として格納される。結果は、ＶＢＲＰRET_RD値として格納することもできる。
【００８５】
本実施形態では、ローカル基準位置決め操作３０６は、読み出し中のページの現在のプログラム及び消去サイクル数が次の耐久閾値に近いか否かを決定し、読み出し中のページの現在の読み出しカウントが次の読み出し妨害閾値に近いか否か及び現在の保持時間が次の保持時間閾値に近いか否かを決定することにより、ローカル基準位置決め訂正値の組をデコードの失敗に適用すべき順番を決定し、決定された順番に基づいて、ローカル基準位置決め訂正値をステップ３０５において得られた更新された閾値電圧オフセット値の組内の各閾値電圧に追加して、外れ値ブロックの各ページグループのステップ３０６におけるローカル基準位置決め閾値電圧オフセット値の組を得ることにより実行される。
【００８６】
ステップ３０８〜３１０に示されるように、バックグラウンド基準位置決め操作３０９及びローカル基準位置決め操作３１０は、閉じたブロックにおける耐久（Ｅ）イベント、保持タイマ（ＲＴ）イベント、及び読み出し妨害（ＲＤ）イベントの１つ又は複数の発生時に実行されて、図５及び図６と同じように閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定する。図１の示される実施形態では、読み出し回路９は、所定のタイミング間隔で不揮発性メモリ装置の各ブロックの表示ページのバックグラウンド読み出しを実行して、外れ値ブロックを特定するように構成される。この実施形態では、バックグラウンド基準位置決め回路６は、閉じたブロックで耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数の発生時にバックグラウンド基準位置決め操作を実行して、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定することに加えて、外れ値ブロックの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて外れ値ブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、外れ値ブロックの更新された閾値電圧オフセット値の組を特定するように構成され、ステップ３０９及び３１０からの結果はステップ３１１において格納される。
【００８７】
ホストが次に要求する読み出し操作が実行される都度、１つ以上の使用特性が１つ以上の使用特性閾値に合致すると決定されるまで、ブロック３１４及び線３２４に示されるように、通常の読み出しが使用される。１つ以上の使用特性閾値に合致すると、１つ以上の使用特性閾値に合致する各ブロックのページの次のホストが要求する読み出しの全ては、ステップ３１５により示されるように、閾値電圧シフト読み出し指示を使用して及び読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して実行される。本実施形態では、読み出し回路９は、使用特性が１つ以上の使用特性閾値に合致するか否かを決定するように構成され、使用特性が１つ以上の使用特性閾値に合致すると決定される場合、読み出し回路９は、閾値電圧シフト読み出し指示を使用して及び読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して、１つ以上の使用特性閾値に合致する各ブロックのページの次のホストが要求する読み出しを実行するように構成される。
【００８８】
ステップ３０４において外れ値ページとして特定された任意のページは、使用特性に合致すると決定され、外れ値ブロックの次のホストが要求する読み出しは全て、ステップ３１５により示されるように、閾値電圧シフト読み出し操作を使用して実行される。この実施形態では、第１の使用特性は、表示ページのバックグラウンド読み出しにおけるエラー数であり、第１の使用特性閾値はエラー閾値である。したがって、使用特性は、ブロックの表示ページの任意のバックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、１つ以上の使用特性閾値に合致する。
【００８９】
本実施形態では、プログラム及び消去サイクル数等の使用特性は、図５において考察されたのと同じように使用され、ステップ３１５において閾値電圧シフト読み出し指示を用いて、外れ値ブロックとして特定されないブロックを読み出すべきか否かを決定する。より詳細には、一実施形態では、プログラム及びエラーサイクル数は第２の使用特性として使用され、プログラム及び消去サイクル閾値と比較され、使用特性は、ブロックのプログラム及び消去サイクル数がプログラム及び消去サイクル閾値のプログラム及び消去サイクル数を超える場合、使用特性閾値に合致すると決定される。
【００９０】
ステップ３１６〜３１８、３２５により示されるようにデコードが失敗すると、失敗したページは、ステップ１１３に示されるように、ローカル基準位置決め読み出し３１７の数がローカル基準位置決め限度に達するまで、読み出される（３１７）。次に、従来のデコード失敗操作が実行される（３１９）。より詳細には、失敗したページは、ステップ３１８に示されるようにデコードの失敗の最大数に達するまで、ローカル基準位置決め操作３０６、３１０において決定された順番で読み出し中のページのページグループのローカル基準位置決め閾値電圧オフセット値の組を使用して、デコードの失敗を訂正して読み出される（３１７）。本実施形態では、ステップ３１６〜３１９のプロセスは、図５及び図６の方法において記載されるのと同じように実行される。
【００９１】
バックグラウンド基準位置決め及びローカル基準位置決めの両方を使用することにより、デコードエラーは少なくなり、ひいてはソフト読み出し操作が少なくなり、従来の読み出し操作を使用するシステムと比較して待ち時間を低減した不揮発性メモリシステム１を提供する。さらに、ＢＥＲが低減し、不揮発性メモリシステム１の寿命が延びる。
【００９２】
様々な実施形態では、本発明のシステムは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は特定用途向け集積回路（ＡＳＩＣ）において実施し得る。
【００９３】
本発明の代替の実施形態では、ステップ１１０の閾値電圧シフト読み出し指示は、ステップ１１０においてＵＣ閾値に達したか否かに関係なく実行され、そのような実施形態は、ステップ１００〜１０７及び１０９〜１１８の幾つか又は全てを含み得る。例えば、ステップ１１０の読み出しは、不揮発性メモリ装置の寿命全体中又は限定ではなくグローバルタイミングイベントであり得る何らかの他のトリガーイベント後のみに実行し得る。
【００９４】
不揮発性メモリコントローラの待ち時間を低減する方法が開示され、方法は、不揮発性メモリ装置の各ブロック内の複数のページグループを特定するステップと、所定のタイミング間隔で不揮発性メモリ装置の各ブロックの表示ページのバックグラウンド読み出しを実行するステップと、各ブロックの表示ページのバックグラウンド読み出しにおけるエラー数を決定するステップと、決定されたエラー数がエラー閾値を超えるブロックを外れ値ブロックとして特定するステップと、外れ値ブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて外れ値ブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、外れ値ブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するステップと、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生する場合、閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するステップと、使用特性が１つ以上の使用特性閾値に合致すると決定される場合、閾値電圧シフト読み出し指示を使用して及び読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して、１つ以上の使用特性閾値に合致する各ブロックのページの次のホストが要求する読み出しを実行するステップとを含む。
【００９５】
本発明の実施形態では、第１の使用特性は、表示ページのバックグラウンド読み出しにおけるエラー数であり、第１の使用特性閾値はエラー閾値であり、使用特性は、ブロックの表示ページの任意のバックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、１つ以上の使用特性閾値に合致すると決定される。
【００９６】
本発明の一実施形態は、プログラム及び消去サイクル数を含む第２の使用特性及びプログラム及び消去サイクル閾値である第２の使用特性閾値を更に含み、使用特性は、ブロックのプログラム及び消去サイクル数がプログラム及び消去サイクル閾値のプログラム及び消去サイクル数を超える場合、１つ以上の使用特性閾値に合致すると決定される。
【００９７】
本発明の実施形態は、複数のローカル基準位置決め訂正値を含むローカル基準位置決めテーブルを格納するステップと、読み出し中のページの現在のプログラム及び消去サイクル数が次の耐久閾値の近くにあるか否かを決定し、読み出し中のページの現在の読み出しカウントが次の読み出し妨害閾値の近くにあるか否か及び現在の保持時間が次の保持時間閾値の近くにあるか否かを決定することにより、複数のローカル基準位置決め訂正値をデコードの失敗に適用すべき順番を決定するステップと、決定された順番に基づいて、ローカル基準位置決め訂正値の第１の訂正値を読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るステップと、決定された順番に基づいて、ローカル基準位置決め訂正値の第２の訂正値を読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を得るステップと、決定された順番に基づいて、ローカル基準位置決め訂正値の第３の訂正値を読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第３の組を得るステップと、読み出し中のページの読み出しの第１のデコードの失敗の場合、ローカル基準位置決め閾値電圧オフセット値の第１の組を使用して失敗したページを読み出すステップと、読み出し中のページの読み出しの第２のデコードの失敗の場合、ローカル基準位置決め閾値電圧オフセット値の第２の組を使用して失敗したページを読み出すステップと、読み出し中のページの読み出しの第３のデコードの失敗の場合、ローカル基準位置決め閾値電圧オフセット値の第３の組を使用して失敗したページを読み出すステップとを更に含む。
【００９８】
本発明の実施形態では、方法は、閾値電圧へのオフセットにおける各読み出しからのエラーを合計するステップと、エラー数が最小のエラー合計を決定するステップと、エラー数が最小であると決定されたエラー合計に対応する閾値電圧オフセット値を含める更新された閾値電圧オフセット値の組を特定するステップとを更に含む。
【００９９】
不揮発性メモリコントローラが開示され、不揮発性メモリコントローラは、不揮発性メモリ装置の使用特性を決定するように構成されるステータス回路と、ステータス回路及びバックグラウンド基準位置決め回路に接続され、所定のタイミング間隔で不揮発性メモリ装置の各ブロックの表示ページのバックグラウンド読み出しを実行して、外れ値ブロックを特定するように構成される読み出し回路であって、ブロックは、ブロックの表示ページのバックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、外れ値ブロックとして特定される、読み出し回路と、読み出し回路に接続されるバックグラウンド基準位置決め回路であって、バックグラウンド基準位置決め回路は、外れ値ブロックの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて外れ値ブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、外れ値ブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように構成され、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生する場合、読み出し回路は、閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように更に構成される、バックグラウンド基準位置決め回路とを備え、読み出し回路は、使用特性が１つ以上の使用特性閾値に合致するか否かを決定するように構成され、使用特性が１つ以上の使用特性閾値に合致すると決定される場合、読み出し回路は、閾値電圧シフト読み出し指示を使用して及び読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して、１つ以上の使用特性閾値に合致する各ブロックのページの次のホストが要求する読み出しを実行するように構成される。
【０１００】
本発明の実施形態では、１つ以上の使用特性の第１の使用特性は、表示ページのバックグラウンド読み出しにおけるエラー数であり、第１の使用特性閾値はエラー閾値であり、１つ以上の使用特性は、ブロックの表示ページの任意のバックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、１つ以上の使用特性閾値に合致すると決定される。
【０１０１】
不揮発性メモリコントローラは、プログラム及び消去サイクル数を含む第２の使用特性及びプログラム及び消去サイクル閾値である第２の使用特性閾値を更に含み得、使用特性は、ブロックのプログラム及び消去サイクル数がプログラム及び消去サイクル閾値のプログラム及び消去サイクル数を超える場合、１つ以上の使用特性閾値に合致すると決定される。
【０１０２】
不揮発性メモリコントローラは、更新された閾値電圧オフセット値の特定された組のそれぞれ及び対応するインデックス値を含むバックグラウンド基準位置決めテーブルを格納するように構成されるメモリストレージを更に備え得、読み出し回路は、読み出し中のページのページグループに対応するインデックス値を使用してバックグラウンド基準位置決めテーブルを索引付けることにより、次のホストが要求する読み出しにおいて使用すべき閾値電圧オフセット値を特定するように構成される。
【０１０３】
不揮発性メモリコントローラは、複数のローカル基準位置決め訂正値を格納するように更に構成されるメモリストレージを更に備え得、不揮発性メモリコントローラは、読み出し回路に接続され、ローカル基準位置決め訂正値の１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決めオフセット値の第１の組を得るように操作可能なローカル基準位置決め回路を更に備え、読み出し回路は、第１のデコードの失敗の場合、ローカル基準位置決めオフセット値の第１の組を使用して失敗したページを読み出すように操作可能である。
【０１０４】
ローカル基準位置決め訂正値は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値を含み得、ローカル基準位置決め回路は、ローカル基準位置決め訂正値の１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るように操作可能であり、さらに、ローカル基準位置決め回路は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値の異なる１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内のオフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を得るように操作可能であり、さらに、読み出し回路は、第２のデコードの失敗の場合、ローカル基準位置決めオフセット値の第２の組を使用して失敗したページを読み出すように操作可能である。
【０１０５】
不揮発性メモリ装置のブロックは、複数のブロックグループにグループ化し得、各ブロックグループは複数のページグループにグループ化される。
【０１０６】
不揮発性メモリコントローラは、不揮発性メモリ装置の各閉じたブロックの閉じたブロック保持時間を決定するように操作可能なステータス回路を更に備え、バックグラウンド基準位置決め回路は、閉じたブロック保持時間が閾値保持時間に達する都度、保持タイマイベントが発生したと決定するように構成される。
【０１０７】
不揮発性メモリコントローラは、不揮発性メモリ装置の各ブロックの読み出し数を決定するように操作可能なステータス回路を更に備え得、バックグラウンド基準位置決め回路は、閉じたブロックの読み出し数が読み出し閾値数に達する都度、読み出し妨害イベントが発生したと決定するように構成される。
【０１０８】
不揮発性メモリコントローラは、優先順位の値を読み出し指示に割り当てるように操作可能でホストコンピュータ装置からの読み出し要求に応答して生成された読み出し指示に割り当てられた優先順位よりも低い優先順位をバックグラウンド読み出し指示に割り当てることによりバックグラウンド読み出しを実行するように操作可能な読み出し回路を更に備え得る。
【０１０９】
本発明の実施形態では、不揮発性メモリシステムが開示され、不揮発性メモリシステムは、複数の不揮発性メモリ装置と、不揮発性メモリ装置のそれぞれに接続されたメモリコントローラであって、メモリコントローラは、不揮発性メモリ装置のメモリセルに対してプログラム操作及び読み出し操作を実行するように構成される、メモリコントローラとを備え、不揮発性メモリコントローラは、不揮発性メモリ装置の使用特性を決定するように構成されるステータス回路と、ステータス回路及びバックグラウンド基準位置決め回路に接続され、所定のタイミング間隔で不揮発性メモリ装置の各ブロックの表示ページのバックグラウンド読み出しを実行して、外れ値ブロックを特定するように構成される読み出し回路であって、ブロックは、表示ページのバックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、外れ値ブロックとして特定される、読み出し回路と、読み出し回路に接続されるバックグラウンド基準位置決め回路であって、バックグラウンド基準位置決め回路は、外れ値ブロックの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて外れ値ブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、外れ値ブロックの更新された閾値電圧オフセット値の組を特定するように構成され、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生する場合、読み出し回路は、閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように更に構成される、バックグラウンド基準位置決め回路とを備え、読み出し回路は、使用特性が１つ以上の使用特性閾値に合致するか否かを決定するように構成され、使用特性が１つ以上の使用特性閾値に合致すると決定される場合、読み出し回路は、閾値電圧シフト読み出し指示を使用して及び読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して、１つ以上の使用特性閾値に合致する各ブロックのページの次のホストが要求する読み出しを実行するように構成される。
【０１１０】
不揮発性メモリコントローラは、表示ページのバックグラウンド読み出しにおけるエラー数である第１の使用特性を更に備え得、エラー閾値である第１の使用特性閾値を有し得、使用特性は、ブロックの代表ページの任意のバックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、１つ以上の使用特性閾値に合致すると決定される。
【０１１１】
不揮発性メモリコントローラは、更新された閾値電圧オフセット値の特定された組のそれぞれ及び対応するインデックス値を含むバックグラウンド基準位置決めテーブルを格納するように構成されるメモリストレージを更に備え得、読み出し回路は、読み出し中のページのページグループに対応するインデックス値を使用してバックグラウンド基準位置決めテーブルを索引付けることにより、次のホストが要求する読み出しにおいて使用する閾値電圧オフセット値を特定するように構成される。
【０１１２】
不揮発性メモリコントローラは、複数のローカル基準位置決め訂正値を格納するように構成されるメモリストレージを更に備え得、不揮発性メモリコントローラは、読み出し回路に接続され、ローカル基準位置決め訂正値の１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決めオフセット値の第１の組を得るように操作可能なローカル基準位置決め回路を更に備え、読み出し回路は、第１のデコードの失敗の場合、ローカル基準位置決めオフセット値の第１の組を使用して失敗したページを読み出すように操作可能である。
【０１１３】
不揮発性メモリコントローラは、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値を含むローカル基準位置決め訂正値を更に備え得、ローカル基準位置決め回路は、ローカル基準位置決め訂正値の１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るように操作可能であり、さらに、ローカル基準位置決め回路は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値の異なる１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内のオフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を得るように操作可能であり、さらに、読み出し回路は、第２のデコードの失敗の場合、ローカル基準位置決めオフセット値の第２の組を使用して失敗したページを読み出すように操作可能である。
【０１１４】
手短な概要として、この書面は、少なくとも以下の広い概念を開示した。
概念１．不揮発性メモリ装置の使用特性を決定するように構成されるステータス回路と、
ステータス回路に接続され、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生したとき、閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように構成されるバックグラウンド基準位置決め回路と、
更新された閾値電圧オフセット値の特定された組のそれぞれを格納するように構成されるメモリストレージと、
ステータス回路及びバックグラウンド基準位置決め回路に接続され、使用特性が使用特性閾値に合致するか否かを決定するように構成される読み出し回路であって、使用特性が使用特性閾値に合致すると決定される場合、読み出し回路は、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して閉じたブロックのページの次のホストが要求する読み出しを実行するように構成される、読み出し回路と
を備える、不揮発性メモリコントローラ。
概念２．メモリストレージは、更新された閾値電圧オフセット値の特定された組のそれぞれ及び対応するインデックス値を含むバックグラウンド基準位置決めテーブルを格納するように構成され、読み出し回路は、読み出し中のページのページグループに対応するインデックス値を使用してバックグラウンド基準位置決めテーブルを索引付けすることにより、次のホストが要求する読み出しで使用する閾値電圧オフセット値を特定するように構成される、概念１に記載の不揮発性メモリコントローラ。
概念３．メモリストレージは、複数のローカル基準位置決め訂正値を格納するように更に構成され、不揮発性メモリコントローラは、
読み出し回路に接続され、ローカル基準位置決め訂正値の１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決めオフセット値の第１の組を得るように操作可能なローカル基準位置決め回路
を更に備え、
読み出し回路は、第１のデコードが失敗する場合、ローカル基準位置決めオフセット値の第１の組を使用して失敗したページを読み出すように操作可能である、概念１に記載の不揮発性メモリコントローラ。
概念４．ローカル基準位置決め訂正値は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値を含み、ローカル基準位置決め回路は、ローカル基準位置決め訂正値の１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るように操作可能であり、さらに、ローカル基準位置決め回路は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値の異なる１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内のオフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を得るように操作可能であり、さらに、読み出し回路は、第２のデコードが失敗する場合、ローカル基準位置決めオフセット値の第２の組を使用して失敗したページを読み出すように操作可能である、概念３に記載の不揮発性メモリコントローラ。
概念５．使用特性はプログラム及び消去サイクル数を含む、概念２に記載の不揮発性メモリコントローラ。
概念６．不揮発性メモリ装置のブロックは、複数のブロックグループにグループ化され、各ブロックグループ内のページは、複数のページグループにグループ化される、概念１に記載の不揮発性メモリコントローラ。
概念７．ステータス回路は、不揮発性メモリ装置の各ブロックのプログラム及び消去サイクル数を決定するように操作可能であり、バックグラウンド基準位置決め回路は、閉じたブロックの決定されたプログラム及び消去サイクル数が、プログラム及び消去サイクル閾値数に達する都度、耐久イベントが発生したと決定するように構成される、概念２に記載の不揮発性メモリコントローラ。
概念８．ステータス回路は、不揮発性メモリ装置の各閉じたブロックの閉じたブロック保持時間を決定するように操作可能であり、バックグラウンド基準位置決め回路は、閉じたブロック保持時間が閾値保持時間に達する都度、保持タイマイベントが発生したと決定するように構成される、概念７に記載の不揮発性メモリコントローラ。
概念９．ステータス回路は、不揮発性メモリ装置の各ブロックの読み出し数を決定するように操作可能であり、バックグラウンド基準位置決め回路は、閉じたブロックの読み出し数が読み出し閾値数に達する都度、読み出し妨害イベントが発生したと決定するように構成される、概念８に記載の不揮発性メモリコントローラ。
概念１０．読み出し回路は、優先順位の値を読み出し指示に割り当てるように操作可能であり、ホストコンピュータ装置からの読み出し要求に応答して生成された読み出し指示に割り当てられた優先順位よりも低い優先順位をバックグラウンド読み出し指示に割り当てることによりバックグラウンド読み出しを実行するように操作可能である、概念１に記載の不揮発性メモリコントローラ。
概念１１．読み出し回路は、高い優先順位の値、中間の優先順位の値、及び低い優先順位の値を含む優先順位の値を読み出し指示に割り当てるように操作可能であり、ホストコンピュータ装置からの読み出し要求に応答して生成された読み出し指示に高い優先順位の値を割り当てるように操作可能であり、中間の優先順位の値又は低い優先順位の値を特定の読み出し指示に割り当てることにより、バックグラウンド読み出しとハウスキーピング操作の読み出し指示との間で優先順位を付けるように更に操作可能である、概念１に記載の不揮発性メモリコントローラ。
概念１２．複数の不揮発性メモリ装置と、
不揮発性メモリ装置のそれぞれに接続されたメモリコントローラであって、メモリコントローラは、不揮発性メモリ装置のメモリセルに対してプログラム操作及び読み出し操作を実行するように構成される、メモリコントローラと
を備え、
不揮発性メモリコントローラは、
不揮発性メモリ装置の少なくとも１つの使用特性を決定するように構成されるステータス回路と、
ステータス回路に接続され、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生したとき、閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように構成されるバックグラウンド基準位置決め回路と、
ステータス回路及びバックグラウンド基準位置決め回路に接続され、使用特性が使用特性閾値に合致するか否かを決定するように構成される読み出し回路であって、使用特性が使用特性閾値に合致すると決定される場合、読み出し回路は、読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して閉じたブロックのページの次のホストが要求する読み出しを実行するように構成される、読み出し回路と
を備える、不揮発性メモリシステム。
概念１３．不揮発性メモリ装置の各ブロック内の複数のページグループの各ページグループの閾値電圧シフト読み出しパラメータ及び対応するインデックス値を含むバックグラウンド基準位置決めテーブルを格納するように構成されるメモリストレージ
を更に備え、
読み出し回路は、読み出し中のページのページグループの閾値電圧シフト読み出しパラメータを表示する閾値電圧シフト読み出し指示を使用して、閉じたブロックのページの次のホストが要求する読み出しを実行するように構成され、さらに、バックグラウンド基準位置決め回路は、更新された閾値電圧オフセット値の組を閉じたブロックの各ページグループの閾値電圧シフト読み出しパラメータのそれぞれに格納するように構成される、概念１２に記載の不揮発性メモリシステム。
概念１４．ローカル基準位置決め訂正値を含むローカル基準位置決めテーブルは、メモリストレージに格納され、不揮発性メモリコントローラは、
読み出し回路に接続され、メモリストレージに接続されるローカル基準位置決め回路
を更に備え、
ローカル基準位置決め回路は、ローカル基準位置決め訂正値の１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の更新された閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を計算するように操作可能であり、ローカル基準位置決め訂正値の異なる１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の更新された閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を計算するように操作可能であり、
読み出し回路は、第１のデコードが失敗する場合、ローカル基準位置決め閾値電圧オフセット値の第１の組を使用して失敗したページを読み出すように操作可能であり、第２のデコードが失敗する場合、ローカル基準位置決め閾値電圧オフセット値の第２の組を使用して失敗したページを読み出すように操作可能である、概念１３に記載の不揮発性メモリシステム。
概念１５．ローカル基準位置決め訂正値は、ローカル基準位置決め閾値電圧オフセット値の第１の組の計算に使用される第１のローカル基準位置決め訂正値、ローカル基準位置決め閾値電圧オフセット値の第２の組の計算に使用される第２のローカル基準位置決め訂正値、及び第３のローカル基準位置決め訂正値を含み、ローカル基準位置決め回路は、第３のローカル基準位置決め訂正値を読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の更新された閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第３の組を得るように操作可能であり、読み出し回路は、第３のデコードが失敗する場合、ローカル基準位置決め閾値電圧オフセット値の第３の組を使用して失敗したページを読み出すように操作可能である、概念１４に記載の不揮発性メモリシステム。
概念１６．ローカル基準位置決め訂正値は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値を含み、ローカル基準位置決め回路は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値が、現在の保持時間、現在の読み出し数、及び現在のプログラム及び消去サイクル数に基づいて、デコードの失敗に適用されるべき順番を決定するように操作可能である、概念１５に記載の不揮発性メモリシステム。
概念１７．不揮発性メモリコントローラの待ち時間を低減する方法であって、
不揮発性メモリ装置の各ブロック内の複数のページグループを特定するステップと、
不揮発性メモリ装置のブロックが閉じた後、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生するとき、閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するステップと、
不揮発性メモリ装置の使用特性が使用特性閾値に合致するか否かを決定するステップと、
使用特性が使用特性閾値に合致すると決定される場合、閾値電圧シフト読み出し指示を使用して及び読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して、閉じたブロックのページの次のホストが要求する読み出しを実行するステップと
を含む、方法。
概念１８．複数のローカル基準位置決め訂正値を含むローカル基準位置決めテーブルを格納するステップと、
読み出し中のページの現在のプログラム及び消去サイクル数が次の耐久閾値の近くにあるか否かを決定し、読み出し中のページの現在の読み出しカウントが次の読み出し妨害閾値の近くにあるか否か及び現在の保持時間が次の保持時間閾値の近くにあるか否かを決定することにより、複数のローカル基準位置決め訂正値をデコードの失敗に適用すべき順番を決定するステップと、
決定された順番に基づいて、ローカル基準位置決め訂正値の第１の訂正値を読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るステップと、
決定された順番に基づいて、ローカル基準位置決め訂正値の第２の訂正値を読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を得るステップと、
決定された順番に基づいて、ローカル基準位置決め訂正値の第３の訂正値を読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第３の組を得るステップと、
読み出し中のページの読み出しの第１のデコードの失敗の場合、ローカル基準位置決め閾値電圧オフセット値第１の組を使用して失敗したページを読み出すステップと、
読み出し中のページの読み出しの第２のデコードの失敗の場合、ローカル基準位置決め閾値電圧オフセット値の第２の組を使用して失敗したページを読み出すステップと、
読み出し中のページの読み出しの第３のデコードの失敗の場合、ローカル基準位置決め閾値電圧オフセット値の第３の組を使用して失敗したページを読み出すステップと
を更に含む、概念１７に記載の方法。
概念１９．閾値電圧へのオフセットにおける各読み出しからのエラーを合計するステップと、
エラー数が最小のエラー合計を決定するステップと、
エラー数が最小であると決定されたエラー合計に対応する閾値電圧オフセット値を含める更新された閾値電圧オフセット値の組を特定するステップと
を更に含む、概念１７に記載の方法。
概念２０．ブロックグループを特定するステップと、
閉じたブロックを含むブロックグループの各ページグループの更新された閾値電圧オフセット値の組として、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を格納するステップと
を更に含み、
不揮発性メモリ装置の各ブロック内の複数のページグループを特定することは、各ブロックグループ内の複数のページグループを特定することを更に含む、概念１７に記載の方法。
概念２１．不揮発性メモリコントローラの待ち時間を低減する方法であって、
不揮発性メモリ装置の各ブロック内の複数のページグロックを特定するステップと、
所定のタイミング間隔で不揮発性メモリ装置の各ブロックの表示ページのバックグラウンド読み出しを実行するステップと、
各ブロックの表示ページのバックグラウンド読み出しにおけるエラー数を決定するステップと、
決定されたエラー数がエラー閾値を超えるブロックを外れ値ブロックとして特定するステップと、
外れ値ブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて外れ値ブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、外れ値ブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するステップと、
閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生する場合、閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するステップと、
使用特性が１つ以上の使用特性閾値に合致すると決定される場合、閾値電圧シフト読み出し指示を使用して及び読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して、１つ以上の使用特性閾値に合致する各ブロックのページの次のホストが要求する読み出しを実行するステップと
を含む、方法。
概念２２．第１の使用特性は、表示ページのバックグラウンド読み出しにおけるエラー数であり、第１の使用特性閾値はエラー閾値であり、使用特性は、ブロックの表示ページの任意のバックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、１つ以上の使用特性閾値に合致すると決定される、概念２１に記載の方法。
概念２３．プログラム及び消去サイクル数を含む第２の使用特性及びプログラム及び消去サイクル閾値である第２の使用特性閾値を更に含み、使用特性は、ブロックのプログラム及び消去サイクル数がプログラム及び消去サイクル閾値のプログラム及び消去サイクル数を超える場合、１つ以上の使用特性閾値に合致すると決定される、概念２２に記載の不揮発性メモリコントローラ。
概念２４．複数のローカル基準位置決め訂正値を含むローカル基準位置決めテーブルを格納するステップと、
読み出し中のページの現在のプログラム及び消去サイクル数が次の耐久閾値の近くにあるか否かを決定し、読み出し中のページの現在の読み出しカウントが次の読み出し妨害閾値の近くにあるか否か及び現在の保持時間が次の保持時間閾値の近くにあるか否かを決定することにより、複数のローカル基準位置決め訂正値をデコードの失敗に適用すべき順番を決定するステップと、
決定された順番に基づいて、ローカル基準位置決め訂正値の第１の訂正値を読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るステップと、
決定された順番に基づいて、ローカル基準位置決め訂正値の第２の訂正値を読み出し中のページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の組を得るステップと、
決定された順番に基づいて、ローカル基準位置決め訂正値の第３の訂正値を読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第３の組を得るステップと、
読み出し中のページの読み出しの第１のデコードの失敗の場合、ローカル基準位置決め閾値電圧オフセット値の第１の組を使用して失敗したページを読み出すステップと、
読み出し中のページの読み出しの第２のデコードの失敗の場合、ローカル基準位置決め閾値電圧オフセット値の第２の組を使用して失敗したページを読み出すステップと、
読み出し中のページの読み出しの第３のデコードの失敗の場合、ローカル基準位置決め閾値電圧オフセット値の第３の組を使用して失敗したページを読み出すステップと
を更に含む、概念２１に記載の方法。
概念２５．閾値電圧へのオフセットにおける各読み出しからのエラーを合計するステップと、
エラー数が最小のエラー合計を決定するステップと、
エラー数が最小であると決定されたエラー合計に対応する閾値電圧オフセット値を含める更新された閾値電圧オフセット値の組を特定するステップと
を更に含む、概念２４に記載の方法。
概念２６．不揮発性メモリ装置の使用特性を決定するように構成されるステータス回路と、
ステータス回路及びバックグラウンド基準位置決め回路に接続され、所定のタイミング間隔で不揮発性メモリ装置の各ブロックの表示ページのバックグラウンド読み出しを実行して、外れ値ブロックを特定するように構成される読み出し回路であって、ブロックは、ブロックの表示ページのバックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、外れ値ブロックとして特定される、読み出し回路と、
読み出し回路に接続されるバックグラウンド基準位置決め回路であって、バックグラウンド基準位置決め回路は、外れ値ブロックの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて外れ値ブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、外れ値ブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように構成され、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生する場合、読み出し回路は、閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように更に構成される、バックグラウンド基準位置決め回路と
を備え、
読み出し回路は、使用特性が１つ以上の使用特性閾値に合致するか否かを決定するように構成され、使用特性が１つ以上の使用特性閾値に合致すると決定される場合、読み出し回路は、閾値電圧シフト読み出し指示を使用して及び読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して、１つ以上の使用特性閾値に合致する各ブロックのページの次のホストが要求する読み出しを実行するように構成される、不揮発性メモリコントローラ。
概念２７．１つ以上の使用特性の第１の使用特性は、表示ページのバックグラウンド読み出しにおけるエラー数であり、第１の使用特性閾値はエラー閾値であり、１つ以上の使用特性は、ブロックの表示ページの任意のバックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、１つ以上の使用特性閾値に合致すると決定される、概念２６に記載の不揮発性メモリコントローラ。
概念２８．プログラム及び消去サイクル数を含む第２の使用特性及びプログラム及び消去サイクル閾値である第２の使用特性閾値を更に含み、使用特性は、ブロックのプログラム及び消去サイクル数がプログラム及び消去サイクル閾値のプログラム及び消去サイクル数を超える場合、１つ以上の使用特性閾値に合致すると決定される、概念２７に記載の不揮発性メモリコントローラ。
概念２９．更新された閾値電圧オフセット値の特定された組のそれぞれ及び対応するインデックス値を含むバックグラウンド基準位置決めテーブルを格納するように構成されるメモリストレージを更に備え、読み出し回路は、読み出し中のページのページグループに対応するインデックス値を使用してバックグラウンド基準位置決めテーブルを索引付けることにより、次のホストが要求する読み出しにおいて使用すべき閾値電圧オフセット値を特定するように構成される、概念２６に記載の不揮発性メモリコントローラ。
概念３０．メモリストレージは、複数のローカル基準位置決め訂正値を格納するように更に構成され、不揮発性メモリコントローラは、
読み出し回路に接続され、ローカル基準位置決め訂正値の１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決めオフセット値の第１の組を得るように操作可能なローカル基準位置決め回路
を更に備え、
読み出し回路は、第１のデコードの失敗の場合、ローカル基準位置決めオフセット値の第１の組を使用して失敗したページを読み出すように操作可能である、概念２６に記載の不揮発性メモリコントローラ。
概念３１．ローカル基準位置決め訂正値は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値を含み、ローカル基準位置決め回路は、ローカル基準位置決め訂正値の１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るように操作可能であり、さらに、ローカル基準位置決め回路は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値の異なる１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内のオフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を得るように操作可能であり、さらに、読み出し回路は、第２のデコードの失敗の場合、ローカル基準位置決めオフセット値の第２の組を使用して失敗したページを読み出すように操作可能である、概念２８に記載の不揮発性メモリコントローラ。
概念３２．不揮発性メモリ装置のブロックは、複数のブロックグループにグループ化され、各ブロックグループは複数のページグループにグループ化される、概念２６に記載の不揮発性メモリコントローラ。
概念３３．ステータス回路は、不揮発性メモリ装置の各閉じたブロックの閉じたブロック保持時間を決定するように操作可能であり、バックグラウンド基準位置決め回路は、閉じたブロック保持時間が閾値保持時間に達する都度、保持タイマイベントが発生したと決定するように構成される、概念３２に記載の不揮発性メモリコントローラ。
概念３４．ステータス回路は、不揮発性メモリ装置の各ブロックの読み出し数を決定するように操作可能であり、バックグラウンド基準位置決め回路は、閉じたブロックの読み出し数が読み出し閾値数に達する都度、読み出し妨害イベントが発生したと決定するように構成される、概念３３に記載の不揮発性メモリコントローラ。
概念３５．読み出し回路は、優先順位の値を読み出し指示に割り当てるように操作可能であり、ホストコンピュータ装置からの読み出し要求に応答して生成された読み出し指示に割り当てられた優先順位よりも低い優先順位をバックグラウンド読み出し指示に割り当てることによりバックグラウンド読み出しを実行するように操作可能である、概念２６に記載の不揮発性メモリコントローラ。
概念３６．複数の不揮発性メモリ装置と、
不揮発性メモリ装置のそれぞれに接続されたメモリコントローラであって、メモリコントローラは、不揮発性メモリ装置のメモリセルに対してプログラム操作及び読み出し操作を実行するように構成される、メモリコントローラと
を備え、
不揮発性メモリコントローラは、
不揮発性メモリ装置の使用特性を決定するように構成されるステータス回路と、
ステータス回路及びバックグラウンド基準位置決め回路に接続され、所定のタイミング間隔で不揮発性メモリ装置の各ブロックの表示ページのバックグラウンド読み出しを実行して、外れ値ブロックを特定するように構成される読み出し回路であって、ブロックは、表示ページのバックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、外れ値ブロックとして特定される、読み出し回路と、
読み出し回路に接続されるバックグラウンド基準位置決め回路であって、バックグラウンド基準位置決め回路は、外れ値ブロックの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて外れ値ブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、外れ値ブロックの更新された閾値電圧オフセット値の組を特定するように構成され、閉じたブロックにおいて耐久イベント、保持タイマイベント、及び読み出し妨害イベントの１つ又は複数が発生する場合、読み出し回路は、閉じたブロックの各ページグループの代表ページの読み出しに必要とされる各閾値電圧へのオフセットにおいて閉じたブロックの各ページグループの代表ページのバックグラウンド読み出しを実行して、閉じたブロックの各ページグループの更新された閾値電圧オフセット値の組を特定するように更に構成される、バックグラウンド基準位置決め回路と
を備え、
読み出し回路は、使用特性が１つ以上の使用特性閾値に合致するか否かを決定するように構成され、使用特性が１つ以上の使用特性閾値に合致すると決定される場合、読み出し回路は、閾値電圧シフト読み出し指示を使用して及び読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組を使用して、１つ以上の使用特性閾値に合致する各ブロックのページの次のホストが要求する読み出しを実行するように構成される、不揮発性メモリシステム。
概念３７．第１の使用特性は、表示ページのバックグラウンド読み出しにおけるエラー数であり、第１の使用特性閾値はエラー閾値であり、使用特性は、ブロックの代表ページの任意のバックグラウンド読み出しにおけるエラー数がエラー閾値を超える場合、１つ以上の使用特性閾値に合致すると決定される、概念３６に記載の不揮発性メモリシステム。
概念３８．更新された閾値電圧オフセット値の特定された組のそれぞれ及び対応するインデックス値を含むバックグラウンド基準位置決めテーブルを格納するように構成されるメモリストレージを更に備え、読み出し回路は、読み出し中のページのページグループに対応するインデックス値を使用してバックグラウンド基準位置決めテーブルを索引付けることにより、次のホストが要求する読み出しにおいて使用する閾値電圧オフセット値を特定するように構成される、概念３７に記載の不揮発性メモリシステム。
概念３９．複数のローカル基準位置決め訂正値を格納するように構成されるメモリストレージを更に備え、不揮発性メモリコントローラは、
読み出し回路に接続され、ローカル基準位置決め訂正値の１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧オフセット値のそれぞれに追加して、ローカル基準位置決めオフセット値の第１の組を得るように操作可能なローカル基準位置決め回路
を更に備え、
読み出し回路は、第１のデコードの失敗の場合、ローカル基準位置決めオフセット値の第１の組を使用して失敗したページを読み出すように操作可能である、概念３６に記載の不揮発性メモリシステム。
概念４０．ローカル基準位置決め訂正値は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値を含み、ローカル基準位置決め回路は、ローカル基準位置決め訂正値の１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内の閾値電圧のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第１の組を得るように操作可能であり、さらに、ローカル基準位置決め回路は、耐久訂正値、保持タイミング訂正値、及び読み出し妨害訂正値の異なる１つを読み出し中のページのページグループに対応する更新された閾値電圧オフセット値の組内のオフセット値のそれぞれに追加して、ローカル基準位置決め閾値電圧オフセット値の第２の組を得るように操作可能であり、さらに、読み出し回路は、第２のデコードの失敗の場合、ローカル基準位置決めオフセット値の第２の組を使用して失敗したページを読み出すように操作可能である、概念３９に記載の不揮発性メモリシステム。
【０１１５】
本発明は本発明の特定の実施形態を参照して説明されたが、本発明の趣旨から逸脱せずに、記載された実施形態への変更を行い得ることが当業者には明かである。したがって、本発明の範囲は、上記の詳細な説明ではなく、添付の特許請求の範囲によって規定される。
【図１】
2019522309.tif 000004
【図２】
2019522309.tif 000005
【図３】
2019522309.tif 000006
【図４】
2019522309.tif 000007
【図５】
2019522309.tif 000008
【図６】
2019522309.tif 000009
【図７】
2019522309.tif 000010
【図８】
2019522309.tif 000011
【図９】
2019522309.tif 000012
【図１０】
2019522309.tif 000013
【国際調査報告】
2019522309.tif 000014
2019522309.tif 000015
2019522309.tif 000016