(57)【要約】  本願は、ラインカードを変えずに複数伝送速度の信号を得ることができ、開発・保守費用の削減に役立つ、複数速度のデータを処理する方法および装置を提供する。本願で提供される方法は、データ処理装置により、伝送速度が第1速度である第1データと伝送速度が第2速度である第2データを受信するステップと、データ処理装置により、第1データに基づいてN1個の第3データとN2個の第4データを得るステップと、データ処理装置により、第2データに基づいてM1個の第5データとM2個の第6データを得るステップと、データ処理装置により、N1個の第3データとN2個の第4データと第1変調方式に基づいてシリアル第7データを得るステップと、データ処理装置により、M1個の第5データとM2個の第6データと第2変調方式に基づいてシリアル第8データを得るステップとを含む。
2019507517.tif 000002
【特許請求の範囲】
【請求項１】
複数速度のデータを処理する方法であって、前記方法は、
データ処理装置により、第1データと第2データを受信するステップであって、前記第1データの伝送速度は第1速度であり、前記第2データの伝送速度は第2速度であり、前記第1速度は前記第2速度と異なる、ステップと、
前記データ処理装置により、前記第1速度と前記第1データに基づいてN1個の第3データとN2個の第4データを得るステップであって、N1は1以上の整数であり、N2は0以上の整数である、ステップと、
前記データ処理装置により、前記第2速度と前記第2データに基づいてM1個の第5データとM2個の第6データを得るステップであって、M1は1以上の整数であり、M2は0以上の整数である、ステップと、
前記データ処理装置により、前記N1個の第3データと前記N2個の第4データと第1変調方式に基づいて第7データを得るステップであって、前記第7データはシリアル伝送データであり、前記第7データの伝送速度は前記第1速度である、ステップと、
前記データ処理装置により、前記M1個の第5データと前記M2個の第6データと第2変調方式に基づいて第8データを得るステップであって、前記第8データはシリアル伝送データであり、前記第8データの伝送速度は前記第2速度である、ステップと、
前記データ処理装置により、前記第7データと前記第8データを出力するステップと
を含む、方法。
【請求項２】
N1が1に等しく、N2が0に等しい場合、前記データ処理装置により、前記N1個の第3データと前記N2個の第4データと第1変調方式に基づいて第7データを得る前記ステップは、
前記データ処理装置により、前記第3データを前記第7データとして使用するステップであって、前記第1変調方式は前記第3データを透過的に伝送する、ステップ
を含む、請求項1に記載の方法。
【請求項３】
M1が1に等しく、M2が0に等しい場合、前記データ処理装置により、前記M1個の第5データと前記M2個の第6データと第2変調方式に基づいて第8データを得る前記ステップは、
前記データ処理装置により、前記第5データを前記第8データとして使用するステップであって、前記第2変調方式は前記第5データを透過的に伝送する、ステップ
を含む、請求項1または2に記載の方法。
【請求項４】
前記データ処理装置により、前記N1個の第3データと前記N2個の第4データと第1変調方式に基づいて第7データを得る前記ステップは、
前記データ処理装置により、前記第1変調方式に従って前記N1個の第3データと前記N2個の第4データを第9データに変調するステップであって、前記第9データの速度は前記第1速度である、ステップと、
前記第7データを得るため、前記データ処理装置により、前記第9データに対して光電変換を遂行するステップであって、前記第7データは光信号である、ステップと
を含む、請求項1から3のいずれか一項に記載の方法。
【請求項５】
前記データ処理装置により、前記M1個の第5データと前記M2個の第6データと第2変調方式に基づいて第8データを得る前記ステップは、
前記データ処理装置により、前記第2変調方式に従って前記M1個の第5データと前記M2個の第6データを第10データに変調するステップであって、前記第10データの速度は前記第2速度である、ステップと、
前記第8データを得るため、前記データ処理装置により、前記第10データに対して光電変換を遂行するステップであって、前記第8データは光信号である、ステップと
を含む、請求項1から4のいずれか一項に記載の方法。
【請求項６】
前記方法は、
前記データ処理装置により、前記第1データを受信するポートに基づいて前記第1速度を判断するステップと、前記第2データを受信するポートに基づいて前記第2速度を判断するステップであって、前記第1データを受信する前記ポートは前記第1速度に対応し、前記第2データを受信する前記ポートは前記第2速度に対応する、ステップと
をさらに含む、請求項1から5のいずれか一項に記載の方法。
【請求項７】
前記方法は、
前記データ処理装置により、第1光信号を伝送するのに必要な帯域幅に基づいて前記第1速度を判断するステップであって、前記第1光信号は前記第7データに対して光電変換が遂行された後に得られる信号である、ステップと、
前記データ処理装置により、第2光信号を伝送するのに必要な帯域幅に基づいて前記第2速度を判断するステップであって、前記第2光信号は前記第8データに対して光電変換が遂行された後に得られる信号である、ステップと
をさらに含む、請求項1から3のいずれか一項に記載の方法。
【請求項８】
データ処理装置であって、前記装置は、受信ユニットと、第1処理ユニットと、第2処理ユニットと、第1変調ユニットと、第2変調ユニットと、出力ユニットとを備え、
前記受信ユニットは第1データと第2データを受信し、前記第1データの伝送速度は第1速度であり、前記第2データの伝送速度は第2速度であり、前記第1速度は前記第2速度と異なる、ように構成され、
前記第1処理ユニットは、前記受信ユニットによって受信された前記第1データと前記第1速度に基づいてN1個の第3データとN2個の第4データを得、N1は1以上の整数であり、N2は0以上の整数である、ように構成され、
前記第2処理ユニットは、前記受信ユニットによって受信された前記第2データと前記第2速度に基づいてM1個の第5データとM2個の第6データを得、M1は1以上の整数であり、M2は0以上の整数である、ように構成され、
前記第1変調ユニットは、前記第1処理ユニットによって得られた前記N1個の第3データと前記N2個の第4データと第1変調方式に基づいて第7データを得、前記第7データはシリアル伝送データであり、前記第7データの伝送速度は前記第1速度である、ように構成され、
前記第2変調ユニットは、前記第2処理ユニットによって得られた前記M1個の第5データと前記M2個の第6データと第2変調方式に基づいて第8データを得、前記第8データはシリアル伝送データであり、前記第8データの伝送速度は前記第2速度である、ように構成され、
前記出力ユニットは前記第1変調ユニットによって得られた前記第7データと前記第2変調ユニットによって得られた前記第8データを出力するように構成される、
装置。
【請求項９】
N1が1に等しく、N2が0に等しい場合、前記第1変調ユニットは前記第3データを前記第7データとして使用し、前記第1変調方式は前記第3データを透過的に伝送する、ように具体的に構成される、請求項8に記載の装置。
【請求項１０】
M1が1に等しく、M2が0に等しい場合、前記第2変調ユニットは前記第5データを前記第8データとして使用し、前記第2変調方式は前記第5データを透過的に伝送する、ように具体的に構成される、請求項8または9に記載の装置。
【請求項１１】
前記第1変調ユニットは、
前記第1変調方式に従って、前記第1処理ユニットによって得られた前記N1個の第3データと前記N2個の第4データを第9データに変調し、前記第9データの速度は前記第1速度であり、
前記第7データを得るため、前記第9データに対して光電変換を遂行し、前記第7データは光信号である、
ように具体的に構成される、請求項8から10のいずれか一項に記載の装置。
【請求項１２】
前記第2変調ユニットは、
前記第2変調方式に従って、前記第2処理ユニットによって得られた前記M1個の第5データと前記M2個の第6データを第10データに変調し、前記第10データの速度は前記第2速度であり、
前記第8データを得るため、前記第10データに対して光電変換を遂行し、前記第8データは光信号である、
ように具体的に構成される、請求項8から11のいずれか一項に記載の装置。
【請求項１３】
前記装置は、
前記第1データを受信するポートに基づいて前記第1速度を判断し、前記第1データを受信する前記ポートは前記第1速度に対応する、ように構成された第1判断ユニットと、
前記第2データを受信するポートに基づいて前記第2速度を判断し、前記第2データを受信する前記ポートは前記第2速度に対応する、ように構成された第2判断ユニットと
をさらに備える、請求項8から12のいずれか一項に記載の装置。
【請求項１４】
前記装置は、
第1光信号を伝送するのに必要な帯域幅に基づいて前記第1速度を判断し、前記第1光信号は前記第7データに対して光電変換が遂行された後に得られる信号である、ように構成された第1判断ユニットと、
第2光信号を伝送するのに必要な帯域幅に基づいて前記第2速度を判断し、前記第2光信号は前記第8データに対して光電変換が遂行された後に得られる信号である、ように構成された第2判断ユニットと
をさらに備える、請求項8から10のいずれか一項に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、2015年12月26日に中国特許庁に提出された「複数速度のデータを処理する方法および装置」と題する中国特許出願第CN 201511000383．3号の優先権を主張し、同中国特許出願はその全体が参照により本願に組み込まれる。
【０００２】
本願は通信分野に関し、具体的には複数速度のデータを処理する方法および装置に関する。
【背景技術】
【０００３】
現在、ファイバを使って互いに通信する2つのネットワークデバイスの各々にはラインカード（英語：line card、略してLC）を配置する必要がある。送信されるべきデータは電気信号から特定の伝送速度の光信号に変換され、この光信号は、特定の伝送速度をサポートするイーサネット（登録商標）光インターフェースを用いて伝送される。伝送速度の異なる光信号については、光信号の伝送速度に応じて、光信号の伝送速度にマッチするラインカードを、ファイバを用いて通信を行うネットワークデバイスに設置する必要がある。その結果、開発・保守費用は比較的高い。
【発明の概要】
【０００４】
本願は、ラインカードを変えずに複数伝送速度の信号を得ることができ、開発・保守費用の削減に役立つ、複数速度のデータを処理する方法および装置を提供する。
【課題を解決するための手段】
【０００５】
本願の実施形態で提供される技術的解決手段は次の通りである。
【０００６】
第1の態様によると、複数速度のデータを処理する方法が提供され、該方法は、
データ処理装置により、第1データと第2データを受信するステップであって、第1データの伝送速度は第1速度であり、第2データの伝送速度は第2速度であり、第1速度は第2速度と異なる、ステップと、
データ処理装置により、第1速度と第1データに基づいてN1個の第3データとN2個の第4データを得るステップであって、N1は1以上の整数であり、N2は0以上の整数である、ステップと、
データ処理装置により、第2速度と第2データに基づいてM1個の第5データとM2個の第6データを得るステップであって、M1は1以上の整数であり、M2は0以上の整数である、ステップと、
データ処理装置により、N1個の第3データとN2個の第4データと第1変調方式に基づいて第7データを得るステップであって、第7データはシリアル伝送データであり、第7データの伝送速度は第1速度である、ステップと、
データ処理装置により、M1個の第5データとM2個の第6データと第2変調方式に基づいて第8データを得るステップであって、第8データはシリアル伝送データであり、第8データの伝送速度は第2速度である、ステップと、
データ処理装置により、第7データと第8データを出力するステップと
を含む。
【０００７】
前述した技術的解決手段で提供される方法で、データ処理装置は第1速度で伝送される第1データを複数個のデータに、例えばN1個の第3データとN2個の第4データに、分割でき、複数個のデータを変調することで、第1速度で伝送される第7データを得ることができる。データ処理装置は、ハードウェアやインターフェースを変えることなく、第2速度で伝送される第2データをM1個の第5データとM2個の第6データに分割し、M1個の第5データとM2個の第6データを第2速度で伝送される第8データに変調する。このように、データ処理装置はラインカードを変えることなく複数伝送速度の信号を得ることができ、開発・保守費用の削減に役立つ。
【０００８】
任意に選べることとして、N1が1に等しく、N2が0に等しい場合、データ処理装置により、N1個の第3データとN2個の第4データと第1変調方式に基づいて第7データを得るステップは、
データ処理装置により、第3データを第7データとして使用するステップであって、第1変調方式は第3データを透過的に伝送する、ステップ
を含む。
【０００９】
任意に選べることとして、M1が1に等しく、M2が0に等しい場合、データ処理装置により、M1個の第5データとM2個の第6データと第2変調方式に基づいて第8データを得るステップは、
データ処理装置により、第5データを第8データとして使用するステップであって、第2変調方式は第5データを透過的に伝送する、ステップ
を含む。
【００１０】
任意に選べることとして、データ処理装置により、N1個の第3データとN2個の第4データと第1変調方式に基づいて第7データを得るステップは、
データ処理装置により、第1変調方式に従ってN1個の第3データとN2個の第4データを第9データに変調するステップであって、第9データの速度は第1速度である、ステップと、
第7データを得るため、データ処理装置により、第9データに対して光電変換を遂行するステップであって、第7データは光信号である、ステップと
を含む。
【００１１】
任意に選べることとして、データ処理装置により、M1個の第5データとM2個の第6データと第2変調方式に基づいて第8データを得るステップは、
データ処理装置により、第2変調方式に従ってM1個の第5データとM2個の第6データを第10データに変調するステップであって、第10データの速度は第2速度である、ステップと、
第8データを得るため、データ処理装置により、第10データに対して光電変換を遂行するステップであって、第8データは光信号である、ステップと
を含む。
【００１２】
光電変換により、データ処理装置は第7データと第8データを光インターフェースに直接入力でき、第7データと第8データはファイバを使って伝送される。
【００１３】
任意に選べることとして、一例において、データ処理装置は第1データを受信するポートに基づいて第1速度を判断し、尚且つ第2データを受信するポートに基づいて第2速度を判断し、第1データを受信するポートは第1速度に対応し、第2データを受信するポートは第2速度に対応する。
【００１４】
データ処理装置は異なるポートを使って速度が異なる第1データと第2データをそれぞれ受信するため、データ処理装置はデータ受信時にポート情報に基づいて第1データの第1速度と第2データの第2速度を直接判断でき、実装の困難を軽減するのに役立つ。
【００１５】
任意に選べることとして、別の一例において、データ処理装置は第1光信号を伝送するのに必要な帯域幅に基づいて第1速度を判断し、第1光信号は第7データに対して光電変換が遂行された後に得られる信号であり、データ処理装置は第2光信号を伝送するのに必要な帯域幅に基づいて第2速度を判断し、第2光信号は第8データに対して光電変換が遂行された後に得られる信号である。
【００１６】
データ処理装置は光信号の帯域幅要求に基づいて第1データの第1速度と第2データの第2速度を事前に判断でき、データ処理装置において、第1データまたは第2データを処理するのに使われる命令を事前に構成でき、データ処理効率改善に役立つ。
【００１７】
第2の態様によると、複数速度のデータを処理する装置が提供され、該装置は、受信ユニットと、第1処理ユニットと、第2処理ユニットと、第1変調ユニットと、第2変調ユニットと、出力ユニットとを含み、
受信ユニットは第1データと第2データを受信し、第1データの伝送速度は第1速度であり、第2データの伝送速度は第2速度であり、第1速度は第2速度と異なる、ように構成され、
第1処理ユニットは、受信ユニットによって受信された第1データと第1速度に基づいてN1個の第3データとN2個の第4データを得、N1は1以上の整数であり、N2は0以上の整数である、ように構成され、
第2処理ユニットは、受信ユニットによって受信された第2データと第2速度に基づいてM1個の第5データとM2個の第6データを得、M1は1以上の整数であり、M2は0以上の整数である、ように構成され、
第1変調ユニットは、第1処理ユニットによって得られたN1個の第3データとN2個の第4データと第1変調方式に基づいて第7データを得、第7データはシリアル伝送データであり、第7データの伝送速度は第1速度である、ように構成され、
第2変調ユニットは、第2処理ユニットによって得られたM1個の第5データとM2個の第6データと第2変調方式に基づいて第8データを得、第8データはシリアル伝送データであり、第8データの伝送速度は第2速度である、ように構成され、
出力ユニットは第1変調ユニットによって得られた第7データと第2変調ユニットによって得られた第8データを出力するように構成される。
【００１８】
前述した技術的解決手段で提供されるデータ処理装置は、第1速度で伝送される第1データを複数個のデータに、例えばN1個の第3データとN2個の第4データに、分割し、複数個のデータを変調することで、第1速度で伝送される第7データを得る。データ処理装置は、ハードウェアやインターフェースを変えることなく、第2速度で伝送される第2データをM1個の第5データとM2個の第6データに分割し、M1個の第5データとM2個の第6データを第2速度で伝送される第8データに変調する。このように、データ処理装置はラインカードを変えることなく複数伝送速度の信号を得ることができ、開発・保守費用の削減に役立つ。
【００１９】
任意に選べることとして、N1が1に等しく、N2が0に等しい場合、第1変調ユニットは第3データを第7データとして使用し、第1変調方式は第3データを透過的に伝送する、ように具体的に構成される。
【００２０】
任意に選べることとして、M1が1に等しく、M2が0に等しい場合、第2変調ユニットは第5データを第8データとして使用し、第2変調方式は第5データを透過的に伝送する、ように具体的に構成される。
【００２１】
任意に選べることとして、第1変調ユニットは、第1変調方式に従って、第1処理ユニットによって得られたN1個の第3データとN2個の第4データを第9データに変調し、第9データの速度は第1速度であり、第7データを得るため、第9データに対して光電変換を遂行し、第7データは光信号である、ように具体的に構成される。
【００２２】
任意に選べることとして、第2変調ユニットは、第2変調方式に従って、第2処理ユニットによって得られたM1個の第5データとM2個の第6データを第10データに変調し、第10データの速度は第2速度であり、第8データを得るため、第10データに対して光電変換を遂行し、第8データは光信号である、ように具体的に構成される。
【００２３】
光電変換により、データ処理装置は第7データと第8データを光インターフェースに直接入力でき、第7データと第8データはファイバを使って伝送される。
【００２４】
任意に選べることとして、一例において、装置は、第1データを受信するポートに基づいて第1速度を判断し、第1データを受信するポートは第1速度に対応する、ように構成された第1判断ユニットと、第2データを受信するポートに基づいて第2速度を判断し、第2データを受信するポートは第2速度に対応する、ように構成された第2判断ユニットとをさらに含む。
【００２５】
データ処理装置は異なるポートを使って速度が異なる第1データと第2データをそれぞれ受信するため、データ処理装置はデータ受信時にポート情報に基づいて第1データの第1速度と第2データの第2速度を直接判断でき、実装の困難を軽減するのに役立つ。
【００２６】
任意に選べることとして、別の一例において、装置は、第1光信号を伝送するのに必要な帯域幅に基づいて第1速度を判断し、第1光信号は第7データに対して光電変換が遂行された後に得られる信号である、ように構成された第1判断ユニットと、第2光信号を伝送するのに必要な帯域幅に基づいて第2速度を判断し、第2光信号は第8データに対して光電変換が遂行された後に得られる信号である、ように構成された第2判断ユニットとをさらに含む。
【００２７】
データ処理装置は光信号の帯域幅要求に基づいて第1データの第1速度と第2データの第2速度を事前に判断でき、データ処理装置において、第1データまたは第2データを処理するのに使われる命令を事前に構成でき、データ処理効率改善に役立つ。
【図面の簡単な説明】
【００２８】
【図１】ラインカードの概略構造図である。
【図２ａ】本願の実施形態1による複数速度のデータを処理する方法の流れ図である。
【図２ｂ】本願の実施形態1による複数速度のデータを処理する方法の流れ図である。
【図３ａ】本願の実施形態2による複数速度のデータを処理する方法の流れ図である。
【図３ｂ】本願の実施形態2による複数速度のデータを処理する方法の流れ図である。
【図４】本願の実施形態3によるデータ処理装置の概略構造図である。
【図５】本願の実施形態4によるデータ処理装置の概略構造図である。
【図６】本願の実施形態5によるデータ処理装置の概略構造図である。
【図７】本願の実施形態6によるデータ処理装置の概略構造図である。
【発明を実施するための形態】
【００２９】
本願の実施形態の目的と技術的解決手段と利点をより明確にするため、これ以降は本願の実施形態の添付の図面を参照しながら本願の実施形態の技術的解決手段を説明する。当然ながら、説明する実施形態は本願の実施形態の全てではなく一部に過ぎない。
【００３０】
図1に示すように、一般的なラインカード100はデータ処理ユニット101と光電変換ユニット102とを含む。データ処理ユニット101は媒体アクセス制御（英語の完全名称：media access control、英語の略称MAC）モジュール101とシリアライザ／デシリアライザ（英語の完全名称：serializer／deserializer、英語の略称SerDes）インターフェース1012とを含む。
【００３１】
MACモジュール1011は1個のパラレル伝送データを受信する。MACモジュール1011はパラレル伝送データに対してMACカプセル化を遂行してカプセル化されたデータを得る。MACモジュール1011はカプセル化データをSerDesインターフェース1012へ出力する。SerDesインターフェース1012は受信したカプセル化データをN個のパラレル伝送電気信号に分割する。N個の電気信号の伝送速度は標準速度である。標準速度はイーサネット（登録商標）（英語：Ethernet）規格に定められた伝送速度であってよい。例えば、SerDesインターフェース1012は受信した40Gbit／sデータを4個の10Gbit／sデータに分割し、SerDesインターフェース1012は受信した100Gbit／sデータを4個の25Gbit／sデータに分割し、SerDesインターフェース1012は受信した100Gbit／sデータを10個の10Gbit／sデータに分割し、あるいはSerDesインターフェース1012は引き続き受信した10Gbit／sデータを10Gbit／sで伝送する。SerDesインターフェース1012はN個の電気信号を光電変換ユニット102へ出力する。光電変換ユニット102は、N個のパラレル光信号を得るため、N個の伝送される電気信号に対し光電変換を遂行するように構成される。光電変換ユニット102は、光電変換ユニット102へ接続されたファイバを使って伝送されるべき光信号を出力できる。
【００３２】
MACモジュール1011によって受信される1個のパラレル伝送データの伝送速度が10Gbit／sである一例を使用し、SerDesインターフェース1012は、MACモジュール1011によってカプセル化された1個のパラレルデータを1個のシリアルデータに変換する。カプセル化された1個のパラレルデータの伝送速度は10Gbit／sである。1個のシリアルデータの伝送速度は10Gbit／sである。SerDesインターフェース1012は光電変換ユニット102へ1個のシリアルデータを出力する。光電変換ユニット102は1個のシリアルデータを伝送速度が10Gbit／sである光信号に変換でき、ファイバを使って光信号を出力できる。光電変換モジュール102はスモール・フォーム・ファクタ・プラガブル・プラス（英語の完全名称：small form−factor pluggable plus、英語の略称SFP＋）光モジュールを使用でき、電気信号を受信するSFP＋光モジュールの入力インターフェースはシングル・チャネル・シリアル・インターフェースである。
【００３３】
MACモジュール1011によって受信される1個のパラレル伝送データの伝送速度が40Gbit／sである場合は、図1で3つのSerDesインターフェース1012を処理ユニット101に追加する必要がる。つまり、処理ユニット101はMACモジュール1011と4つのSerDesインターフェース1012とを含む。4つのSerDesインターフェース1012の各々は1個の10Gbit／sデータを出力する。相応に、光電変換ユニット102はクアド・スモール・フォーム・ファクタ・プラガブル・プラス（英語の完全名称：quad small form−factor pluggable plus、英語の略称QSFP＋）光モジュールである。QSFP＋光モジュールは処理ユニット101によって出力される4個の10Gbit／sデータに対して光電変換を遂行し、光電変換後に得た光信号をファイバを使って出力する。このように、様々な伝送速度をサポートするためには、ラインカード100のために、例えば4つのSerDesインターフェース1012とQSFP＋光モジュールのために、対応するハードウェアを設計する必要がある。一般的なラインカードは特定の伝送速度だけを処理できる。その結果、開発・保守費用は比較的高い。
【００３４】
前述した問題を踏まえ、本願の実施形態は、ラインカードを変えずに複数伝送速度の信号を得て開発・保守費用の削減に役立つ技術的解決手段の解決手段を提供する。解決手段は、データ処理装置により、第1データと第2データを受信するステップであって、第1データの伝送速度は第1速度であり、第2データの伝送速度は第2速度であり、第1速度は第2速度と異なる、ステップと、データ処理装置により、第1速度と第1データに基づいてN1個の第3データとN2個の第4データを得るステップであって、N1は1以上の整数であり、N2は0以上の整数である、ステップと、データ処理装置により、第2速度と第2データに基づいてM1個の第5データとM2個の第6データを得るステップであって、M1は1以上の整数であり、M2は0以上の整数である、ステップと、データ処理装置により、N1個の第3データとN2個の第4データと第1変調方式に基づいて第7データを得るステップであって、第7データはシリアル伝送データであり、第7データの伝送速度は第1速度である、ステップと、データ処理装置により、M1個の第5データとM2個の第6データと第2変調方式に基づいて第8データを得るステップであって、第8データはシリアル伝送データであり、第8データの伝送速度は第2速度である、ステップと、データ処理装置により、第7データと第8データを出力するステップとを含む。
【００３５】
本願の実施形態のデータ処理装置は、パケット転送ネットワーク（英語の完全名称：packet transport network、英語の略称PTN）デバイスや光転送ネットワーク（英語の完全名称：optical transport network、英語の略称OTN）デバイスや光伝送を用いるルーターや光伝送を用いるスイッチ等のデバイスに設置されてよい。例えば、データ処理装置はデバイスのラインカードに設置されてよい。
【００３６】
実施形態1
図2aはデータ処理装置によって第1データを処理する過程を示している。図2bはデータ処理装置によって第2データを処理する過程を示している。データ処理装置は第1データと第2データを同時に処理してよく、あるいは第1データと第2データを順次処理してもよい。第1データと第2データを処理する順序はここで限定されない。
【００３７】
図2aに見られるように、本願の実施形態1で提供される複数速度のデータを処理する方法はS201〜204を含む。図2bに見られるように、本願の実施形態1で提供される複数速度のデータを処理する方法はS205〜S208を含む。S201．データ処理装置は第1データを受信し、第1データの伝送速度は第1速度である。
【００３８】
S202．データ処理装置は第1速度と第1データに基づいてN1個の第3データとN2個の第4データを得、N1は1以上の整数であり、N2は0以上の整数である。
【００３９】
S203．データ処理装置はN1個の第3データとN2個の第4データと第1変調方式に基づいて第7データを得、第7データはシリアル伝送データであり、第7データの伝送速度は第1速度である。
【００４０】
S204．データ処理装置は第7データを出力する。
【００４１】
S205．データ処理装置は第2データを受信し、第2データの伝送速度は第2速度である。
【００４２】
S206．データ処理装置は第2速度と第2データに基づいてM1個の第5データとM2個の第6データを得、M1は1以上の整数であり、M2は0以上の整数である。
【００４３】
S207．データ処理装置はM1個の第5データとM2個の第6データと第2変調方式に基づいて第8データを得、第8データはシリアル伝送データであり、第8データの伝送速度は第2速度である。
【００４４】
S208．データ処理装置は第8データを出力する。
【００４５】
本願の本実施形態で第1データの「第1」と第2データの「第2」はデータの順序を表しておらず、「第1」と「第2」は第1データと第2データが異なるデータであることを示すために使われている。つまり、S201はS205の前または後に遂行されてよく、S201とS205が同時に遂行されてもよい。
【００４６】
例えば、データ処理装置は第1データと第2データを同時に受信してよく、あるいは第1データと第2データを経時的に受信してもよい。データ処理装置によって第1データを受信するポートとデータ処理装置によって第2データを受信するポートは同じポートであってよく、あるいは異なるポートであってもよい。データ処理装置が第1データと第2データを同時に受信する場合、データ処理装置によって第1データを受信するポートとデータ処理装置によって第2データを受信するポートは異なる。
【００４７】
可能な一実装において、データ処理装置によって第1データを受信するポートとデータ処理装置によって第2データを受信するポートが異なる場合、データ処理装置はポートと速度との対応関係を保管してよい。例えば、第1対応関係は第1速度と第1データを受信するポートとを含み、第2対応関係は第2速度と第2データを受信するポートとを含む。
【００４８】
任意に選べることとして、本願の実施形態1で提供される方法は、S201とS202との間に、データ処理装置により、第1データを受信するポートに基づいて第1速度を判断するステップをさらに含む。例えば、データ処理装置は第1対応関係と第1データを受信するポートに基づいて第1速度を得てよい。
【００４９】
任意に選べることとして、本願の実施形態1で提供される方法は、S205とS206との間に、データ処理装置により、第2データを受信するポートに基づいて第2速度を判断するステップをさらに含む。例えば、データ処理装置は第2対応関係と第2データを受信するポートに基づいて第2速度を得てよい。
【００５０】
例えば、データ処理装置は第1受信ポートと第2受信ポートとを含み、第1受信ポートのバス帯域幅と第2受信ポートの帯域幅は異なる。第1受信ポートのバス帯域幅は10Gbit／sであり、第2受信ポートのバス帯域幅は40Gbit／sである。データ処理装置は、第1受信ポートから第1データを受信する場合に、第1データの伝送速度が10Gbit／sであると判断する。データ処理装置は、第2受信ポートから第2データを受信する場合に、第2データの伝送速度が40Gbit／sであると判断する。
【００５１】
別の可能な一実装において、データ処理装置によって受信されるデータはファイバを使って伝送する必要があるため、データ処理装置は、ファイバを使って伝送される光信号に必要な帯域幅に基づいて受信データの速度を判断してよい。
【００５２】
任意に選べることとして、本願の実施形態1で提供される方法は、データ処理装置により、第1光信号を伝送するのに必要な帯域幅に基づいて第1速度を判断するステップであって、第1光信号は第7データに対して光電変換が遂行された後に得られる光信号である、ステップをさらに含む。本願の実施形態1において第7データは電気信号である。例えば、データ処理装置は、S201の前に、S201と同時に、またはS201の後でS202の前に、第1光信号に必要な帯域幅を読み取ることによって第1速度を判断してよい。例えば、データ処理装置は、第1光電変換装置のレジスタに保管された第1光信号に必要な帯域幅に関する情報を読み取ることによって、第1速度を判断する。第1光信号を得るため、第1光電変換装置はデータ処理装置によって出力される第7データに対して光電変換を遂行するように構成される。
【００５３】
任意に選べることとして、本願の実施形態1で提供される方法は、データ処理装置により、第2光信号を伝送するのに必要な帯域幅に基づいて第2速度を判断するステップであって、第2光信号は第8データに対して光電変換が遂行された後に得られる光信号である、ステップをさらに含む。本願の実施形態1において第8データは電気信号である。例えば、データ処理装置は、S205の前に、S205と同時に、またはS205の後でS206の前に、第2光信号に必要な帯域幅を読み取ることによって第2速度を判断してよい。例えば、データ処理装置は、第2光電変換装置のレジスタに保管された第2光信号に必要な帯域幅に関する情報を読み取ることによって、第2速度を判断する。第2光信号を得るため、第2光電変換装置はデータ処理装置によって出力される第8データに対して光電変換を遂行するように構成される。
【００５４】
例えば、S202は、第1データがNビットのパラレル伝送データである場合に、データ処理装置により、N1とN2に基づいて第1データをN1個の第3データとN2個の第4データに分割するステップを含む。N1とN2の合計はN以下である。第1データはNビットのパラレル伝送データである。
【００５５】
例えば、第3データの伝送速度と第4データの伝送速度は異なる。N1個の第3データは異なる内容を含む。例えば、N1が2であり、N2が0であり、第1データが16ビットのデータを含む場合、2個の第3データの1個の第3データは第1データの最初の8ビットを含み、2個の第3データのもう1個の第3データは第1データの最後の8ビットを含む。N2が0より大きい場合、N2個の第4データは異なる内容を含む。ここではこれを一例を用いて説明しない。
【００５６】
S206で、データ処理装置により、第2速度と第2データに基づいてM1個の第5データとM2個の第6データを得る具体的実装は、S202の実装原理と同じであり、ここでは詳細を再度説明しない。例えば、第5データの伝送速度と第6データの伝送速度は異なる。M1個の第5データは異なる内容を含み、M2個の第6データは異なる内容を含む。ここではこれを一例を用いて説明しない。
【００５７】
S203において、N1が1に等しく、N2が0に等しい場合、データ処理装置により、N1個の第3データとN2個の第4データと第1変調方式に基づいて第7データを得るステップは、データ処理装置により、第3データを第7データとして使用するステップであって、第1変調方式は第3データを透過的に伝送する、ステップを含む。例えば、データ処理装置は第3データを第7データとして透過的に伝送し、第3データの伝送速度を変えない。任意に選べることとして、データ処理装置は第3データに対して順方向誤り訂正（英語：forward error correction、略してFEC）等のライン符号化処理を遂行してよく、符号化処理後の第3データを第7データとして使用してよい。
【００５８】
S203において、N1とN2の合計が2以上である場合、データ処理装置により、N1個の第3データとN2個の第4データと第1変調方式に基づいて第7データを得るステップは、データ処理装置により、N1個の第3データとN2個の第4データを変調するステップと、第3データと第4データを1個のシリアルデータに組み合わせるステップであって、1個のシリアルデータは第7データである、ステップとを含む。第1変調方式はマルチレベルパルス振幅変調（英語の完全名称：multilevel pulse−amplitude modulation、英語の略称multilevel PAM）、ディスクリートマルチトーン変調（英語の完全名称：discrete multi−tone modulation、英語の略称DMT）、ダイレクト・ディテクション・ファスタ・ザン・ナイキスト変調（英語の完全名称：direct detection faster than Nyquist modulation、英語の略称DD−FTN）等であってよい。変調方式は一例に過ぎない。本願の本実施形態で提供される第1変調方式は複数の信号を1つの信号に変換する変調方式であってよい。ここではこれを一例を用いて説明しない。
【００５９】
例えば、N1は2である。つまり、2個の第3データがある。2個の第3データの1個の第3データは第1の第3データと呼ぶことができ、2個の第3データのもう1個の第3データは第2の第3データと呼ぶことができる。N2は3である。つまり、3個の第4データがある。3個の第4データの1個の第4データは第1の第4データと呼ぶことができ、3個の第4データのもう1個の第4データは第2の第4データと呼ぶことができ、3個の第4データの残りの1個の第4データは第3の第4データと呼ぶことができる。
【００６０】
データ処理装置は4振幅レベルによるパルス振幅変調（英語の完全名称：pulse−amplitude−modulation with four amplitude levels、英語の略称PAM−4）によって第1の第3データと第2の第3データを1個の第9データに変調する。第1の第3データと第2の第3データはいずれも低レベル表現0を使用してよく、第1の第3データと第2の第3データはいずれも高レベル表現1を使用してよい。第9データは、00、01、10、および11とそれぞれ表される4つの異なるパルス振幅を使用してよい。第9データの場合は1クロックサイクル内に2ビットが伝送される。第9データの振幅は、同じ1クロックサイクル内に伝送される第1の第3データの1ビットと第2の第3データの1ビットとを含むビット値に対応するパルス振幅である。例えば、1クロックサイクルにおいて、第1の第3データの伝送されるビットの値が0であり、第2の第3データの伝送されるビットの値が1である場合、このクロックサイクル内に伝送される第9データの2つのビットのビット値は01である。クロックサイクル内での第9データの振幅は、ビット値に、例えば01に、対応するパルス振幅である。
【００６１】
データ処理装置は8振幅レベルによるパルス振幅変調（英語：pulse−amplitude−modulation with four amplitude levels、略してPAM−8）によって第1の第4データと第2の第4データと第3の第4データを1個の第10データに変調する。8パルス振幅を用いて第10データの000、001、010、011、100、101、110、および111がそれぞれ表される。第10データの場合は1クロックサイクル内に3ビットが伝送される。第10データの振幅は、同じ1クロックサイクル内に伝送される第1の第4データの1ビットと第2の第4データの1ビットと第3の第4データの1ビットとを含むビット値に対応するパルス振幅である。
【００６２】
データ処理装置は第9データと第10データを1個の第7データに変調する。例えば、データ処理装置はクロック周波数を増加させることによって第9データと第10データを1個の第7データに変調する。第7データの1クロックサイクルは第1サブクロックサイクルと第2サブクロックサイクルとを含む。第1サブクロックサイクルの長さは第9データのクロックサイクルの長さの半分であり、第2サブクロックサイクルの長さは第10データのクロックサイクルの長さの半分である。第1サブクロックサイクル内に伝送されるビットはクロックサイクル内に伝送される第9データのビットと同じであり、第2サブクロックサイクル内に伝送されるビットはクロックサイクル内に伝送される第10データのビットと同じである。任意に選べることとして、N1個の第3データとN2個の第4データとを用いて第7データを得る過程では、第3データと第4データに対してFEC等のライン符号化処理が遂行されてよく、第1変調方式を用いて変調され符号化処理が遂行されるデータは第7データとして使用される。
【００６３】
S207において、M1が1に等しく、M2が0に等しい場合、データ処理装置により、M1個の第5データとM2個の第6データと第2変調方式に基づいて第8データを得るステップは、データ処理装置により、第5データを第8データとして使用するステップであって、第2変調方式は第5データを透過的に伝送する、ステップを含む。例えば、データ処理装置は第5データを第8データとして透過的に伝送し、第5データの伝送速度と第5データの伝送方式を変えない。
【００６４】
任意に選べることとして、データ処理装置は第5データに対してFEC等のライン符号化処理を遂行してよく、符号化処理後のデータを第8データとして使用してよい。
【００６５】
S207において、M1とM2の合計が2以上である場合、データ処理装置により、M1個の第5データとM2個の第6データと第2変調方式に基づいて第8データを得るステップは、データ処理装置により、M1個の第5データとM2個の第6データを変調するステップと、第5データと第6データを1個のシリアルデータに組み合わせるステップであって、1個のシリアルデータは第8データである、ステップとを含む。
【００６６】
第2変調方式の具体的実装はS203における第1変調方式の具体的実装と同様である。
【００６７】
例えば、M1は4である。つまり、4個の第5データがある。4個の第5データの1個の第5データは第1の第5データと呼ぶことができ、4個の第5データのもう1個の第5データは第2の第5データと呼ぶことができ、4個の第5データのもう1個の第5データは第3の第5データと呼ぶことができ、4個の第5データのもう1個の第5データは第4の第5データと呼ぶことができる。M2は0である。
【００６８】
データ処理装置はPAM−4によって第1の第5データと第2の第5データを1個の第11データに変調する。第1の第5データと第2の第5データはいずれも低レベル表現0を使用してよく、第1の第5データと第2の第5データはいずれも高レベル表現1を使用してよい。第11データは、00、01、10、および11とそれぞれ表される4つの異なるパルス振幅を使用してよい。第11データの場合は1クロックサイクル内に2ビットが伝送される。第11データの振幅は、同じ1クロックサイクル内に伝送される第1の第5データの1ビットと第2の第5データの1ビットとを含むビット値に対応するパルス振幅である。例えば、1クロックサイクル内で、第1の第5データの伝送されるビットの値が0であり、第2の第5データの伝送されるビットの値が1である場合、このクロックサイクル内に伝送される第11データの2つのビットのビット値は01である。同様に、データ処理装置はPAM−4によって第3の第5データと第4の第5データを1個の第12データに変調する。
【００６９】
データ処理装置は第11データと第12データを1個の第8データに変調する。例えば、データ処理装置はクロック周波数を増加させることによって第11データと第12データを1個の第8データに変調する。第8データの1クロックサイクルは第1サブクロックサイクルと第2サブクロックサイクルとを含む。第1サブクロックサイクルの長さと第2サブクロックサイクルの長さはクロックサイクルの長さの半分である。第1サブクロックサイクル内に伝送されるビットはクロックサイクル内に伝送される第11データのビットと同じであり、第2サブクロックサイクル内に伝送されるビットはクロックサイクル内に伝送される第12データのビットと同じである。
【００７０】
S203の第1変調方式とS207の第2変調方式はいずれも透過伝送であってよく、あるいは複数個のデータを1個のデータに組み合わせてもよい。代わりに、第1変調方式は透過伝送であってよく、第2変調方式は複数個のデータを1個のデータに組み合わせてよい。
【００７１】
データ処理装置はS204で第7データを出力する。第7データは電気信号である。例えば、データ処理装置は第1光電変換コンポーネントへ第7データを出力し、第1光電変換コンポーネントは第7データを第1光信号に変換し、第1光電変換コンポーネントは第1光信号を伝送のためファイバへ出力する。
【００７２】
データ処理装置はS208で第8データを出力する。第8データは電気信号である。例えば、データ処理装置は第2光電変換コンポーネントへ第8データを出力し、第2光電変換コンポーネントは第7データを第2光信号に変換し、第2光電変換コンポーネントは第2光信号を伝送のためファイバへ出力する。
【００７３】
本願の本実施形態で提供される方法で、データ処理装置は第1速度で伝送される第1データを複数個のデータに、例えばN1個の第3データとN2個の第4データに、分割でき、複数個のデータを変調することで、第1速度で伝送される第7データを得ることができる。データ処理装置は、ハードウェアやインターフェースを変えることなく、第2速度で伝送される第2データをM1個の第5データとM2個の第6データに分割し、M1個の第5データとM2個の第6データを第2速度で伝送される第8データに変調する。このように、データ処理装置はラインカードを変えることなく複数伝送速度の信号を得ることができ、開発・保守費用の削減に役立つ。
【００７４】
実施形態2
図3aはデータ処理装置によって第1データを処理する過程を示している。図3bはデータ処理装置によって第2データを処理する過程を示している。データ処理装置は第1データと第2データを同時に処理してよく、あるいは第1データと第2データを順次処理してもよい。第1データと第2データを処理する順序はここで限定されない。
【００７５】
図3aに見られるように、本願の実施形態1で提供される複数速度のデータを処理する方法はS301〜305を含む。図3bに見られるように、本願の実施形態1で提供される複数速度のデータを処理する方法はS306〜S310を含む。
【００７６】
S301．データ処理装置は第1データを受信し、第1データの伝送速度は第1速度である。
【００７７】
S302．データ処理装置は第1速度と第1データに基づいてN1個の第3データとN2個の第4データを得、N1は1以上の整数であり、N2は0以上の整数である。
【００７８】
S303．データ処理装置はN1個の第3データとN2個の第4データと第1変調方式に基づいて第9データを得、第9データの伝送速度は第1速度である。
【００７９】
S304．データ処理装置は第9データに対して光電変換を遂行することで第7データを得、第7データはシリアルデータであり、第7データは光信号である。
【００８０】
S305．データ処理装置は第7データを出力する。
【００８１】
S306．データ処理装置は第2データを受信し、第2データの伝送速度は第2速度である。
【００８２】
S307．データ処理装置は第2速度と第2データに基づいてM1個の第5データとM2個の第6データを得、M1は1以上の整数であり、M2は0以上の整数である。
【００８３】
S308．データ処理装置はM1個の第5データとM2個の第6データと第2変調方式に基づいて第10データを得、第10データの伝送速度は第2速度である。
【００８４】
S309．データ処理装置は第10データに対して光電変換を遂行することで第8データを得、第8データはシリアルデータであり、第8データは光信号である。
【００８５】
S310．データ処理装置は第8データを出力する。
【００８６】
本願の本実施形態で第1データの「第1」と第2データの「第2」はデータの順序を表しておらず、「第1」と「第2」は第1データと第2データが異なるデータであることを示すために使われている。つまり、S301はS306の前または後に遂行されてよく、S301とS306が同時に遂行されてもよい。
【００８７】
例えば、データ処理装置は第1データと第2データを同時に受信してよく、あるいは第1データと第2データを経時的に受信してもよい。データ処理装置によって第1データを受信するポートとデータ処理装置によって第2データを受信するポートは同じポートであってよく、あるいは異なるポートであってもよい。データ処理装置が第1データと第2データを同時に受信する場合、データ処理装置によって第1データを受信するポートとデータ処理装置によって第2データを受信するポートは異なる。
【００８８】
可能な一実装において、データ処理装置によって第1データを受信するポートとデータ処理装置によって第2データを受信するポートが異なる場合、データ処理装置はポートと速度との対応関係を保管してよい。例えば、第1対応関係は第1速度と第1データを受信するポートとを含み、第2対応関係は第2速度と第2データを受信するポートとを含む。
【００８９】
任意に選べることとして、本願の実施形態2で提供される方法は、S301とS302との間に、データ処理装置により、第1データを受信するポートに基づいて第1速度を判断するステップをさらに含む。例えば、データ処理装置は第1対応関係と第1データを受信するポートに基づいて第1速度を得てよい。
【００９０】
任意に選べることとして、本願の実施形態2で提供される方法は、S306とS307との間に、データ処理装置により、第2データを受信するポートに基づいて第2速度を判断するステップをさらに含む。例えば、データ処理装置は第2対応関係と第2データを受信するポートに基づいて第2速度を得てよい。
【００９１】
別の可能な一実装において、データ処理装置はファイバを使って伝送される光信号に必要な帯域幅に基づいて受信データの速度を判断してよい。
【００９２】
任意に選べることとして、本願の実施形態2で提供される方法は、データ処理装置により、第7データに必要な帯域幅に基づいて第1速度を判断するステップをさらに含む。例えば、データ処理装置は、S301の前に、S301と同時に、またはS301の後でS302の前に、第7データに必要な帯域幅を読み取ることによって第1速度を判断してよい。
【００９３】
任意に選べることとして、本願の実施形態2で提供される方法は、データ処理装置により、第8データに必要な帯域幅に基づいて第2速度を判断するステップをさらに含む。例えば、データ処理装置は、S306の前に、S306と同時に、またはS306の後でS307の前に、第8データに必要な帯域幅を読み取ることによって第2速度を判断してよい。
【００９４】
S302の具体的実装は実施形態1におけるS202の具体的実装を使用してよい。ここではこれを一例を用いて説明しない。S307の具体的実装は実施形態1におけるS206の具体的実装を使用してよい。ここではこれを一例を用いて説明しない。
【００９５】
S303で第9データを得る具体的実装は、実施形態1でS203で実施形態1で第7データを得る具体的実装を使用してよい。ここではこれを一例を用いて説明しない。S308で第10データを得る具体的実装は、実施形態1でS207で実施形態1で第8データを得る具体的実装を使用してよい。ここではこれを一例を用いて説明しない。
【００９６】
例えば、S304でデータ処理装置は第9データを光搬送波に載せ、第7データを得る。
【００９７】
例えば、S309でデータ処理装置は第10データを光搬送波に載せ、第8データを得る。
【００９８】
例えば、S305でデータ処理装置はファイバへ第7データを出力する。
【００９９】
例えば、S310でデータ処理装置はファイバへ第8データを出力する。
【０１００】
本願の本実施形態で提供される方法で、データ処理装置は第1速度で伝送される第1データを複数個のデータに、例えばN1個の第3データとN2個の第4データに、分割でき、複数個のデータを変調でき、複数個のデータに対して光電変換を遂行することで、第1速度で伝送される第7データを得ることができる。データ処理装置は、ハードウェアやインターフェースを変えることなく、第2速度で伝送される第2データをM1個の第5データとM2個の第6データに分割し、M1個の第5データとM2個の第6データを変調し、M1個の第5データとM2個の第6データに対して光電変換を遂行することで、第2速度で伝送される第8データを得る。このように、データ処理装置はラインカードを変えることなく複数伝送速度の信号を得ることができ、開発・保守費用の削減に役立つ。
【０１０１】
実施形態3
図4は本願の実施形態3によるデータ処理装置の概略構造図である。図4に見られるように、データ処理装置400は、受信ユニット401と、第1処理ユニット402と、第2処理ユニット403と、第1変調ユニット404と、第2変調ユニット405と、出力ユニット406とを含む。データ処理装置400は図2a、図2b、図3a、または図3bに対応する実施形態で提供される方法を遂行してよい。
【０１０２】
受信ユニット401は第1データと第2データを受信し、第1データの伝送速度は第1速度であり、第2データの伝送速度は第2速度であり、第1速度は第2速度と異なる、ように構成される。
【０１０３】
第1処理ユニット402は、受信ユニット401によって受信された第1データと第1速度に基づいてN1個の第3データとN2個の第4データを得、N1は1以上の整数であり、N2は0以上の整数である、ように構成される。
【０１０４】
第2処理ユニット403は、受信ユニット401によって受信された第2データと第2速度に基づいてM1個の第5データとM2個の第6データを得、M1は1以上の整数であり、M2は0以上の整数である、ように構成される。
【０１０５】
第1変調ユニット404は、第1処理ユニット402によって得られたN1個の第3データとN2個の第4データと第1変調方式に基づいて第7データを得、第7データはシリアル伝送データであり、第7データの伝送速度は第1速度である、ように構成される。
【０１０６】
第2変調ユニット405は、第2処理ユニット403によって得られたM1個の第5データとM2個の第6データと第2変調方式に基づいて第8データを得、第8データはシリアル伝送データであり、第8データの伝送速度は第2速度である、ように構成される。
【０１０７】
出力ユニット406は第1変調ユニット404によって得られた第7データと第2変調ユニット405によって得られた第8データを出力するように構成される。
【０１０８】
例えば、N1が1に等しく、N2が0に等しい場合、第1変調ユニット404は第3データを第7データとして使用し、第1変調方式は第3データを透過的に伝送する、ように具体的に構成される。
【０１０９】
例えば、M1が1に等しく、M2が0に等しい場合、第2変調ユニット405は第5データを第8データとして使用し、第2変調方式は第5データを透過的に伝送する、ように具体的に構成される。
【０１１０】
例えば、第1変調ユニット404は、第1変調方式に従って、第1処理ユニット402によって得られたN1個の第3データとN2個の第4データを第9データに変調し、第9データの速度は第1速度であり、第7データを得るため、第9データに対して光電変換を遂行し、第7データは光信号である、ように具体的に構成される。
【０１１１】
例えば、第2変調ユニット405は、第2変調方式に従って、第2処理ユニット403によって得られたM1個の第5データとM2個の第6データを第10データに変調し、第10データの速度は第2速度であり、第8データを得るため、第10データに対して光電変換を遂行し、第8データは光信号である、ように具体的に構成される。
【０１１２】
任意に選べることとして、データ処理装置400は第1判断ユニット407と第2判断ユニット408とをさらに含む。
【０１１３】
例えば、一実装において、第1判断ユニット407は第1データを受信するポートに基づいて第1速度を判断し、第1データを受信するポートは第1速度に対応する、ように構成される。第2判断ユニット408は第2データを受信するポートに基づいて第2速度を判断し、第2データを受信するポートは第2速度に対応する、ように構成される。
【０１１４】
例えば、別の一実装において、第1判断ユニット407は第1光信号を伝送するのに必要な帯域幅に基づいて第1速度を判断し、第1光信号は第7データに対して光電変換が遂行された後に得られる信号である、ように構成され、第2判断ユニット408は第2光信号を伝送するのに必要な帯域幅に基づいて第2速度を判断し、第2光信号は第8データに対して光電変換が遂行された後に得られる信号である、ように構成される。
【０１１５】
本願の本実施形態で提供されるデータ処理装置において、第1処理ユニットは第1速度で伝送される第1データを複数個のデータに、例えばN1個の第3データとN2個の第4データに、分割できる。第1変調ユニットは複数個のデータを変調することで、第1速度で伝送される第7データを得る。データ処理装置は、ハードウェアやインターフェースを変えることなく、第2速度で伝送される第2データを処理する。つまり、第2処理ユニットは第2速度で伝送される第2データをM1個の第5データとM2個の第6データに分割する。第2変調ユニットは、M1個の第5データとM2個の第6データを、第2速度で伝送される第8データに変調する。このように、データ処理装置はラインカードを変えることなく複数伝送速度の信号を得ることができ、開発・保守費用の削減に役立つ。
【０１１６】
実施形態4
図5は本願の実施形態4によるデータ処理装置の概略構造図である。図5に見られるように、データ処理装置500は、プロセッサ501と、メモリー502と、通信インターフェース503とを含む。プロセッサ501とメモリー502と通信インターフェース503は通信バス504を用いて接続される。
【０１１７】
メモリー502はプログラムを格納するように構成される。
【０１１８】
プロセッサ501はメモリー502から読み取られるプログラムに含まれた実行可能命令に従って下記操作を遂行するように構成される。
【０１１９】
プロセッサ501は通信インターフェース503を用いて第1データと第2データを受信し、第1データの伝送速度は第1速度であり、第2データの伝送速度は第2速度であり、第1速度は第2速度と異なる、ように構成される。
【０１２０】
プロセッサ501は第1速度と第1データに基づいてN1個の第3データとN2個の第4データを得、N1は1以上の整数であり、N2は0以上の整数である、ように構成される。
【０１２１】
プロセッサ501は第2速度と第2データに基づいてM1個の第5データとM2個の第6データを得、M1は1以上の整数であり、M2は0以上の整数である、ように構成される。
【０１２２】
プロセッサ501はN1個の第3データとN2個の第4データと第1変調方式に基づいて第7データを得、第7データはシリアル伝送データであり、第7データの伝送速度は第1速度である、ように構成される。
【０１２３】
プロセッサ501はM1個の第5データとM2個の第6データと第2変調方式に基づいて第8データを得、第8データはシリアル伝送データであり、第8データの伝送速度は第2速度である、ように構成される。
【０１２４】
プロセッサ501は通信インターフェース503を用いて第7データと第8データを出力するように構成される。
【０１２５】
さらに、プロセッサ501はメモリー502内の実行可能命令に従って通信インターフェース503と協働し、これにより図5に示されたデータ処理装置500は実施形態1または実施形態2のデータ処理装置によって遂行される操作を遂行する。
【０１２６】
図5に示されたデータ処理装置500と図4に示されたデータ処理装置400は同じ装置であってよく、例えばこれらはいずれも実施形態1または実施形態2のデータ処理装置である。図5はデータ処理装置に含まれる内容を物理的観点から示しており、図4はデータ処理装置に含まれる内容を論理的観点から示していると考えることができる。任意に選べることとして、図4に示された受信ユニット401と出力ユニット407は図5の通信インターフェース503を用いて実装されてよく、通信インターフェース503は少なくとも1つの物理的インターフェースを含んでよい。図4に示された第1処理ユニット402、第2処理ユニット403、第1変調ユニット404、第2変調ユニット405、第1判断ユニット407、および第2判断ユニット408は、メモリー502に格納された実行可能命令に従って図5に示されたプロセッサ501によって実装されてよい。プロセッサ501は少なくとも1つの物理的プロセッサを含んでよい。
【０１２７】
本願の本実施形態で提供されるデータ処理装置において、プロセッサは第1速度で伝送される第1データを複数個のデータに、例えばN1個の第3データとN2個の第4データに、分割できる。プロセッサは複数個のデータを変調することで、第1速度で伝送される第7データを得る。データ処理装置は、ハードウェアやインターフェースを変えることなく、第2速度で伝送される第2データを処理する。つまり、プロセッサは第2速度で伝送される第2データをM1個の第5データとM2個の第6データに分割する。プロセッサは、M1個の第5データとM2個の第6データを、第2速度で伝送される第8データに変調する。このように、データ処理装置はラインカードを変えることなく複数伝送速度の信号を得ることができ、開発・保守費用の削減に役立つ。
【０１２８】
実施形態5
図6は本願の実施形態5によるデータ処理装置の概略構造図である。
【０１２９】
データ処理装置600は、インターフェース回路601と、第1セレクタ604と、出力インターフェース605と、コントローラ606と、入力インターフェース607と、第2セレクタ608と、第1変調モジュール609と、第2変調モジュール610と、第3セレクタ611とを含む。任意に選べることとして、データ処理装置600は第1 MACモジュール602と第2 MACモジュール603とをさらに含む。
【０１３０】
インターフェース回路601、第1 MACモジュール602、第2 MACモジュール603、第1セレクタ604、出力インターフェース605、およびコントローラ606は第1チップ（図6に示さず）に集積されてよい。入力インターフェース607、第2セレクタ608、第1変調モジュール609、第2変調モジュール610、および第3セレクタ611は第2チップ（図6に示さず）に集積されてよい。
【０１３１】
データ処理装置600は実施形態1または実施形態3のデータ処理装置であってよい。インターフェース回路601は受信ユニット401の機能を実現い。第1セレクタ604と出力インターフェース605は第1処理ユニット402の機能を実現してよく、第2処理ユニット403の機能をさらに実現してよい。入力インターフェース607、第2セレクタ608、および第1変調モジュール609は第1変調ユニット404の機能を実現してよい。入力インターフェース607、第2セレクタ608、および第2変調モジュール610は第2変調ユニットの機能を実現してよい。第3セレクタ611は出力ユニット406の機能を実現してよい。任意に選べることとして、コントローラ606は第1判断ユニット407の機能を実現してよく、第2判断ユニット408の機能をさらに実現してよい。
【０１３２】
これ以降は、データ処理装置600が第1データを受信し、第1データの第1速度が10Gbit／sであり、データ処理装置600が第2データを受信し、第2データの第2速度が40Gbit／sである一例を用いて、データ処理装置600の動作原理を説明する。
【０１３３】
データ処理装置600において、インターフェース回路601の出力端は様々なポートを、例えば第1ポートと第2ポートとを、含む。第1ポートは第1データを受信するように構成され、第2ポートは第2データを受信するように構成される。第1ポートは第1セレクタ604へデータを伝送してよい。第2ポートは第1セレクタ604へデータを伝送してよい。
【０１３４】
任意に選べることとして、第1チップが第1 MACモジュール602と第2 MACモジュール603とをさらに含む場合、第1ポートと第1セレクタ604は第1 MACモジュール602を用いて接続され、第1 MACモジュール602は第1データに対してMACカプセル化を遂行するように構成され、第2ポートと第1セレクタ604は第2 MACモジュール603を用いて接続され、第2 MACモジュール603は第2データに対してMACカプセル化を遂行するように構成される。
【０１３５】
出力インターフェース605はシリアライザ／デシリアライザ（英語の完全名称：serializer／deserializer、英語の略称SerDes）インターフェースを用いて実装されてよく、第1セレクタ604は出力インターフェース605のパラレル入力インターフェースへデータを伝送してよい。出力インターフェース605は4つのシリアル出力インターフェースを、すなわち図6に示されたOUT1〜OUT4を、有する。
【０１３６】
第2チップにおいて、入力インターフェース607はSerDesインターフェースを用いて実装されてよく、SerDesインターフェースは4つのシリアル入力インターフェースを、すなわちIN1〜IN4を、有する。出力インターフェース605のOUT1〜OUT4は入力インターフェース607のIN1〜IN4へデータをそれぞれ伝送してよい。出力インターフェース605と入力インターフェース607は第1チップから第2チップへデータを伝送するように構成される。入力インターフェース607の4つのパラレル出力インターフェースは第2セレクタ608の4つの入力端へデータを伝送するようそれぞれ構成される。第2セレクタ608の出力端は第1変調モジュール609と第2変調モジュール610とへデータをそれぞれ伝送してよい。第1変調モジュール609は1個の10Gbit／sデータを透過的に伝送するように構成され、第2変調モジュール610は4個の10Gbit／sデータを変調して1個の40Gbit／sデータに組み合わせるように構成される。
【０１３７】
コントローラ606は通信バスを用いて第1セレクタ604、第2セレクタ608、および第3セレクタ611と個別に通信してよい。コントローラ606はデータ処理装置600の第1チップ、または第2チップ、または別のチップに集積されてよい。コントローラ606は複数の制御ユニットを含んでよく、複数の制御ユニットはデータ処理装置600の第1チップ、第2チップ、または別のチップに個別に集積される。
【０１３８】
インターフェース回路601は第1データを受信し、コントローラ606は第1速度が10Gbit／sであると判断する。例えば、第1データは1個のパラレルデータである。
【０１３９】
例えば、コントローラ606は実施形態1で第1速度を判断するいずれかの実装を用いて第1速度を判断してよい。インターフェース回路601は第1セレクタ604へ第1データを出力する。任意に選べることとして、インターフェース回路601はまず第1 MACモジュール602へ第1データを出力し、第1 MACモジュール602は第1データに対してMACカプセル化を遂行し、第1 MACモジュール602はカプセル化された第1データを第1セレクタ604へ出力する。
【０１４０】
例えば、一例において、コントローラ606はインターフェース回路601によって第1データを受信するポートを得、第1データを受信するポートに基づいて第1速度を判断する。
【０１４１】
例えば、別の一例において、コントローラ606はファイバを用いて伝送される光信号に必要な帯域幅に基づいて受信データの速度を判断する。例えば、コントローラ606は第1光電変換装置の帯域幅を読み取り、第1速度を得る。第1光電変換装置は、第1光信号を得るため、データ処理装置600によって出力される第7データに対して光電変換を遂行するように構成される。例えば、コントローラ606は、第1光電変換装置のレジスタ（英語の完全名称：register）に保管された帯域幅に関する情報をペリフェラルコンポーネントインターコネクト（英語の完全名称：peripheral component interconnect、英語の略称PCI）バスを用いて読み取る。
【０１４２】
例えば、第1セレクタ604は出力インターフェース605へ第1データを出力する。
【０１４３】
例えば、出力インターフェース605は第1命令に従って1個のパラレル第1データを1個のシリアル第3データに変換する。第1命令は、1個のパラレル第1データを1個のシリアル第3データに変換することを出力インターフェース605に命令するために使われる。例えば、第1命令はコントローラ606によって出力インターフェース605へ送信される命令である。出力インターフェース605はOUT1から第2チップへ1個のシリアル第3データを出力する。具体的に述べると、出力インターフェース605は入力インターフェース607のIN1を通じて第2チップへ1個の第3データを入力する。
【０１４４】
例えば、第2セレクタ608は第2命令に従って第1変調モジュール609へ1個の第3データを出力する。第2命令は、第1変調モジュール609へ1個の第3データを出力することを第2セレクタ608に命令するために使われる。例えば、第2命令はコントローラ606によって第2セレクタ608へ送信される。第1変調モジュール609は第3データを第7データとして透過的に伝送する。
【０１４５】
例えば、第3セレクタ611は第7データを出力する。一例において、第1変調モジュール609の出力端によって出力されるデータがパラレルデータである場合、第3セレクタ611の出力端はSerDesインターフェースへ接続されてよく、このSerDesインターフェースはデータ処理装置の出力インターフェースとして使用され、パラレルデータをシリアル第7データに変換し、第7データを出力する。別の一例において、第1変調モジュール609によって出力されるデータがシリアル第7データである場合、第3セレクタ611は第7データを直接出力してよい。
【０１４６】
インターフェース回路601は第2データを受信する。例えば、第2データは1個のパラレルデータである。コントローラ606は実施形態で第2速度を判断するいずれかの実装を用いて第2速度が40Gbit／sであると判断する。
【０１４７】
例えば、一例において、コントローラ606はインターフェース回路601によって第2データを受信するポートを得、第2データを受信するポートに基づいて第2速度を判断する。
【０１４８】
例えば、別の一例において、コントローラ606はファイバを用いて伝送される光信号に必要な帯域幅に基づいて受信データの速度を判断する。例えば、コントローラ606は第2光電変換装置の帯域幅を読み取り、第2速度を得る。第2光電変換装置は、第2光信号を得るため、データ処理装置600によって出力される第8データに対して光電変換を遂行するように構成される。例えば、コントローラ606は、第2光電装置のレジスタに保管された帯域幅に関する情報をPCIバスを用いて読み取る。
【０１４９】
さらに、第1光電変換装置と第2光電変換装置へデータ処理装置600を接続する方式は次の通りであってよい。データ処理装置600の出力端は異なる期間に第1光電変換装置と第2光電変換装置とへ個別に接続される。初期化プロセスでデータ処理装置600が第1光電変換装置または第2光電変換装置へ接続された後に、コントローラ606は第1光電変換装置または第2光電変換装置の帯域幅を得る。データ処理装置600は第1光電変換装置へ接続され、コントローラ606はインターフェース回路601によって受信される第1データの速度が第1速度であると判断する。データ処理装置500は第2光電変換装置へ接続され、コントローラ600はインターフェース回路601によって受信される第2データの速度が第2速度であると判断する。
【０１５０】
尚、データ処理装置600の出力端が第1光電変換装置へ接続されることは、データ処理装置600の出力端が第1光電変換装置へ直接接続される実装を含んでよく、あるいはデータ処理装置600の出力端と第1光電変換装置の入力端との間に別のエレメントが存在し、データ処理装置600がこの別のエレメントへデータを出力し、この別のエレメントが第1光電変換装置へデータを出力することを含んでもよい。データ処理装置600の出力端が第2光電変換装置へ接続されることは同じ実装を含む。
【０１５１】
例えば、インターフェース回路601は第1セレクタ604へ第2データを出力する。任意に選べることとして、インターフェース回路601はまず第2 MACモジュール603へ第2データを出力し、第2 MACモジュール603は第2データに対してMACカプセル化を遂行し、第2 MACモジュール602はカプセル化された第2データを第1セレクタ604へ出力する。
【０１５２】
例えば、第1セレクタ604は出力インターフェース605へ第2データを出力する。
【０１５３】
例えば、出力インターフェース605は第3命令に従って1個のパラレル40Gbit／s第2データを4個のシリアル10Gbit／s第5データに変換し、4個の第5データを出力インターフェース605のOUT1〜OUT4からそれぞれ出力する。例えば、第2データは32ビットのパラレルデータである。出力インターフェース605は、32ビットパラレルデータの最上位ビット（英語の完全名称：most significant bit、英語の略称MSB）から第1ビット〜第8ビットを1個の第5データに変換して、1個の第5データをOUT1から出力し、第9ビット〜第16ビットを別の第5データに変換して、この別の第5データをOUT2から出力し、第17ビット〜第24ビットを別の第5データに変換して、この別の第5データをOUT3から出力し、第25ビット〜第32ビットを別の第5データに変換して、この別の第5データをOUT4から出力する。例えば、第3命令はコントローラ606によって出力インターフェース605へ送信される。
【０１５４】
例えば、第2セレクタ608は第4命令に従って4個の第5データを第2変調モジュール610へ出力する。第2変調モジュール610は4個の第5データを1個の第8データに組み合わせる。例えば、第2変調モジュール610は実施形態1の変調方式を用いて1個の第8データを得てよい。
【０１５５】
例えば、第3セレクタ611は第8データを出力する。一例において、第2変調モジュール610の出力端によって出力されるデータがパラレルデータである場合、第3セレクタ611の出力端はSerDesインターフェースへ接続されてよく、このSerDesインターフェースはデータ処理装置600の出力インターフェースとして使用され、パラレルデータをシリアル第8データに変換し、第8データを出力する。別の一例において、第2変調モジュール610によって出力されるデータがシリアル第8データである場合、第3セレクタ611は第8データを直接出力してよい。
【０１５６】
例えば、図6に提供されたデータ処理装置600において、第1データと第2データはインターフェース回路601の異なるポートを用いて受信される。第1データと第2データが同じポートを用いて受信される場合、インターフェース回路601は第4セレクタ（図6に示さず）を用いて第1 MACモジュール602か第2 MACモジュール603へデータを伝送する。コントローラ606は第1データの速度が10Gbit／sであると判断し、第4セレクタのために第1命令を構成し、第4セレクタは第1 MACモジュール602へ第1データを伝送する。コントローラ606は第2データの速度が40Gbit／sであると判断し、第4セレクタのために第2命令を構成し、第4セレクタは第2 MACモジュール603へ第2データを伝送する。
【０１５７】
例えば、図6に提供されたデータ処理装置600が実施形態2のデータ処理装置であるなら、すなわち第7データが光信号であり、第8データが光信号であるなら、データ処理装置600は光電変換モジュールをさらに含む。第3セレクタ611は光電変換モジュールへデータを伝送してよく、光電変換モジュールの出力端は第7データと第8データを出力する。例えば、第1光電変換モジュールは第9データを光搬送波に載せ、第7データを得る。第2光電変換モジュールは第10データを光搬送波に載せ、第8データを得る。例えば、光搬送波は光電変換モジュールの光源によって生成されてよい。この光源はレーザーダイオード（laser diode、略してLD）であってよく、あるいは発光ダイオード（light emitting diode、略してLED）であってもよい。例えば、光電変換モジュールはホットプラギング（英語の完全名称：hot plugging）コンポーネントである。
【０１５８】
データ処理装置600の第1 MACモジュール602、第2 MACモジュール603、コントローラ606、第1変調モジュール609、および第2変調モジュール610は、中央演算処理装置（英語の完全名称：central processing unit、英語の略称CPU）を用いて実装されてよく、あるいはフィールドプログラマブルゲートアレー（英語の完全名称：field−programmable gate array、英語の略称FPGA）やコプロセッサ等のプログラム可能コンポーネントを用いて実装されてもよい。当然ながら、機能モジュールはソフトウェアとハードウェアの組み合わせで実装されてよい。
【０１５９】
本願の本実施形態で提供されるデータ処理装置は、第1速度で伝送される第1データを複数個のデータに、例えばN1個の第3データとN2個の第4データに、分割できる。データ処理装置は複数個のデータを変調することで、第1速度で伝送される第7データを得る。データ処理装置は、ハードウェアやインターフェースを変えることなく、第2速度で伝送される第2データを処理する。つまり、データ処理装置は第2速度で伝送される第2データをM1個の第5データとM2個の第6データに分割する。データ処理装置は、M1個の第5データとM2個の第6データを、第2速度で伝送される第8データに変調する。このように、データ処理装置はラインカードを変えることなく複数伝送速度の信号を得ることができ、開発・保守費用の削減に役立つ。
【０１６０】
実施形態6
図7は本願の実施形態6によるデータ処理装置の概略構造図である。
【０１６１】
データ処理装置700は、第1チップ701と、第2チップ702と、第3チップ703と、第1光電変換モジュール704と、第2光電変換モジュール705とを含む。
【０１６２】
第1チップ701は図6に示されたインターフェース回路601、第1セレクタ604、出力インターフェース605、およびコントローラ606を含んでよい。任意に選べることとして、第1チップ701は図6に示された第1 MACモジュール602と第2 MACモジュール603とをさらに含む。図7の第1チップ701と実施形態5の第1チップとの違いは、図7の第1チップ701が2つの出力インターフェース605を、例えば第1出力インターフェース605と第2出力インターフェース605（図7に示さず）とを、含む点にある。第1出力インターフェース605は第2チップ702へデータを伝送するように構成され、第2出力インターフェース605は第3チップ703へデータを伝送するように構成される。相応に、第1チップ701の第1セレクタ604は、第1出力インターフェース605と第2出力インターフェース605へデータを伝送するようにそれぞれ構成された2つの出力端を有する。
【０１６３】
第2チップ702は、図6の入力インターフェース607、第2セレクタ608、第1変調モジュール609、第2変調モジュール610、および第3セレクタ611を含む。第2チップ702で入力インターフェース607、第2セレクタ608、第1変調モジュール609、第2変調モジュール610、および第3セレクタ611を接続する方式は、図6に示された接続方式と同じである。
【０１６４】
第3チップ703は、図6の入力インターフェース607、第2セレクタ608、第1変調モジュール609、第2変調モジュール610、および第3セレクタ611を含む。第3チップ703で入力インターフェース607、第2セレクタ608、第1変調モジュール609、第2変調モジュール610、および第3セレクタ611を接続する方式は、図6に示された接続方式と同じである。
【０１６５】
第1チップ701のインターフェース回路601は様々なポートを、例えば第1ポートと第2ポートとを、含む。第1チップ701は第1ポートから第1データを受信し、第2ポートから第2データを受信する。第1データと第2データは同時に受信されてよく、あるいは経時的に受信されてもよい。
【０１６６】
例えば、第1チップ701は、構成された第1命令に従って第1セレクタ604から第1出力インターフェース605へ第1データを出力し、データを処理のため第2チップ702へ伝送する。第2チップ702はデータと構成された第2命令とに従ってシリアル電気信号を得、第1光電変換モジュール704へシリアル電気信号を出力する。第1光電変換モジュール704はシリアル電気信号に対して光電変換を遂行して、1個のシリアル第7データを得る。第7データは光信号である。
【０１６７】
例えば、第1チップ701は、構成された第3命令に従って第1セレクタ604から第2出力インターフェース605へ第2データを出力し、データを処理のため第3チップ703へ伝送する。第3チップ703はデータと構成された第4命令とに従ってシリアル電気信号を得、第2光電変換モジュール705へシリアル電気信号を出力する。第2光電変換モジュール705はシリアル電気信号に対して光電変換を遂行して、1個のシリアル第8データを得る。第8データは光信号である。
【０１６８】
第1チップ701と第2チップ702と第3チップ703とによってデータを処理する具体的実装は、実施形態6の具体的実装であってよい。第1光電変換モジュール704と第2光電変換モジュール705とによってシリアル電気信号をシリアル光信号に変換する具体的実装は、実施形態2の具体的実装であってよい。
【０１６９】
第1チップ701、第2チップ702、および第3チップ703の機能は3つの異なるチップにそれぞれ組み込まれるため、第2チップ702と第1光電変換モジュール704との距離は短縮でき、第2チップ702と第1光電変換モジュール704とのデータ伝送の質は改善され、第3チップ703と第2光電変換モジュール705との距離は短縮でき、第2チップ702と第1光電変換モジュール704とのデータ伝送の質は改善される。
【０１７０】
説明を簡便且つ簡潔にするため、前述したシステムと装置とユニットの詳しい作業プロセスについては、前述した方法の実施形態の該当するプロセスを参照できること、また詳細が再度説明されないことを、当業者は明確に理解できる。
【０１７１】
本願で提供されたいくつかの実施形態で開示されたシステムと装置と方法を別の様態で実装できることを理解されたい。例えば、説明されている装置の実施形態は一例に過ぎない。例えば、ユニットの分割は論理的な機能分割に過ぎず、実際の実装では別の分割であってもよい。例えば、複数のユニットやコンポーネントがまとめて別のシステムに組み込まれてもよく、一部の機能は無視されてもよく、遂行されなくてもよい。加えて、表示もしくは論述されている相互結合や直接結合や通信接続は何らかのインターフェースを用いて実装されてよい。装置またはユニット間の間接結合や通信接続は電子的形態や機械的形態やその他の形態で実装されてよい。
【０１７２】
単独部分として説明されているユニットは物理的に単独であってもなくてもよく、ユニットとして表示されている部分は物理的なユニットであってもなくてもよく、1ヶ所に置かれてもよく、複数のネットワークユニットに分散されてもよい。実施形態の解決手段の目的を達成するため、ユニットの一部または全部が実際の要求に応じて選ばれてよい。
【０１７３】
加えて、本願の実施形態の機能ユニットは1つの処理ユニットに統合されてよく、あるいはそれぞれのユニットが物理的に単独で存在してもよく、あるいは2つ以上のユニットが1つのユニットに統合される。統合されたユニットはハードウェアの形で実装されてよく、あるいはソフトウェア機能ユニットに加えてハードウェアの形で実装されてもよい。例えば、検出器、送信器、受信器、および取得ユニットは、一般的な中央演算処理装置CPU、特定用途向け集積回路（Application Specific Integrated Circuit、ASIC）、またはフィールドプログラマブルゲートアレー（Field−Programmable Gate Array、FPGA）を用いて実装されてよい。
【０１７４】
前述した統合ユニットがソフトウェア機能ユニットの形で実装される場合、統合ユニットはコンピュータ可読記憶媒体に記憶されてよい。ソフトウェア機能ユニットは記憶媒体に記憶され、本願の実施形態で説明されている方法のステップの一部を遂行することをコンピュータデバイス（パーソナルコンピュータ、サーバー、またはネットワークデバイスであってよい）に命じるいくつかの命令を含む。前述した記憶媒体は、USBフラッシュドライブ、リムーバブルハードディスク、読取専用メモリー（Read−Only Memory、略してROM）、ランダムアクセスメモリー（Random Access Memory、略してRAM）、磁気ディスク、光ディスク等、プログラムコードを記憶できる何らかの媒体を含む。
【０１７５】
最後に、前述の実施形態は本発明の技術的解決手段を一例を用いて説明するためのものに過ぎず、本発明を限定するものではないことに注意されたい。前述の実施形態を参照しながら本発明と本発明の利点を詳しく説明したが、当業者は、本発明の請求項の範囲から逸脱せずに前述の実施形態で説明されている技術的解決手段に変更を加えることができること、あるいは技術的解決手段の一部の技術的特徴を同等のものに差し替えることができることを理解すべきである。
【符号の説明】
【０１７６】
100  ラインカード
101  データ処理ユニット
102  光電変換ユニット
400  データ処理装置
401  受信ユニット
402  第1処理ユニット
403  第2処理ユニット
404  第1変調ユニット
405  第2変調ユニット
406  出力ユニット
407  第1判断ユニット
408  第2判断ユニット
500  データ処理装置
501  プロセッサ
502  メモリー
503  通信インターフェース
504  通信バス
600  データ処理装置
601  インターフェース回路
602  第1 MACモジュール
603  第2 MACモジュール
604  第1セレクタ
605  第1出力インターフェース、第2出力インターフェース
606  コントローラ
607  入力インターフェース
608  第2セレクタ
609  第1変調モジュール
610  第2変調モジュール
611  第3セレクタ
700  データ処理装置
701  第1チップ
702  第2チップ
703  第3チップ
704  第1光電変換モジュール
705  第2光電変換モジュール
1011  MACモジュール
1012  SerDesインターフェース
【図１】
2019507517.tif 000003
【図２ａ】
2019507517.tif 000004
【図２ｂ】
2019507517.tif 000005
【図３ａ】
2019507517.tif 000006
【図３ｂ】
2019507517.tif 000007
【図４】
2019507517.tif 000008
【図５】
2019507517.tif 000009
【図６】
2019507517.tif 000010
【図７】
2019507517.tif 000011
【手続補正書】
【提出日】平成30年8月3日(2018.8.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
図1に示すように、一般的なラインカード100はデータ処理ユニット101と光電変換ユニット102とを含む。データ処理ユニット101は媒体アクセス制御（英語の完全名称：media access control、英語の略称MAC）モジュール1011とシリアライザ／デシリアライザ（英語の完全名称：serializer／deserializer、英語の略称SerDes）インターフェース1012とを含む。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
データ処理装置はS204で第7データを出力する。第7データは電気信号である。例えば、データ処理装置は第1光電変換装置へ第7データを出力し、第1光電変換装置は第7データを第1光信号に変換し、第1光電変換装置は第1光信号を伝送のためファイバへ出力する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
データ処理装置はS208で第8データを出力する。第8データは電気信号である。例えば、データ処理装置は第2光電変換装置へ第8データを出力し、第2光電変換装置は第7データを第2光信号に変換し、第2光電変換装置は第2光信号を伝送のためファイバへ出力する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
図3aに見られるように、本願の実施形態2で提供される複数速度のデータを処理する方法はS301〜305を含む。図3bに見られるように、本願の実施形態2で提供される複数速度のデータを処理する方法はS306〜S310を含む。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１４９
【補正方法】変更
【補正の内容】
【０１４９】
さらに、第1光電変換装置と第2光電変換装置へデータ処理装置600を接続する方式は次の通りであってよい。データ処理装置600の出力端は異なる期間に第1光電変換装置と第2光電変換装置とへ個別に接続される。初期化プロセスでデータ処理装置600が第1光電変換装置または第2光電変換装置へ接続された後に、コントローラ606は第1光電変換装置または第2光電変換装置の帯域幅を得る。データ処理装置600は第1光電変換装置へ接続され、コントローラ606はインターフェース回路601によって受信される第1データの速度が第1速度であると判断する。データ処理装置600は第2光電変換装置へ接続され、コントローラ606はインターフェース回路601によって受信される第2データの速度が第2速度であると判断する。
【国際調査報告】
2019507517.tif 000012
2019507517.tif 000013
2019507517.tif 000014
2019507517.tif 000015