(57)【要約】  ２つのポリシリコン堆積物を使用して、対の不揮発性メモリセルを形成するための簡略化された方法。第１のポリシリコン堆積プロセスにおいて、第１のポリシリコン層を半導体基板上に形成し、そこから絶縁する。一対の離間した絶縁ブロックを第１のポリシリコン層上に形成する。一対の絶縁ブロックのうちの１つの下にそれぞれ配置された、第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、第１のポリシリコン層の露出した部分を除去する。第２のポリシリコン堆積プロセスにおいて、第２のポリシリコン層を基板及び一対の絶縁ブロック上に形成する。第１のポリシリコンブロック（一対の絶縁ブロック間に配置）、第２のポリシリコンブロック（一方の絶縁ブロックの外側に隣接して配置）、及び第３のポリシリコンブロック（他方の絶縁ブロックの外側に隣接して配置）を維持しながら、第２のポリシリコン層の部分を除去する。
2019516245.tif 000002
【特許請求の範囲】
【請求項１】
一対の不揮発性メモリセルを形成する方法であって、
半導体基板上に第１の絶縁層を形成することと、
第１のポリシリコン堆積プロセスにおいて前記第１の絶縁層上に第１のポリシリコン層を形成することと、
前記第１のポリシリコン層に一対の離間した絶縁ブロックを形成することであって、前記絶縁ブロックのそれぞれは互いに向き合う第１の側面と、互いに反対を向く第２の側面と、を有する、ことと、
前記一対の絶縁ブロックの下及び前記一対の絶縁ブロックの間に配置された前記第１のポリシリコン層の一部を維持しながら、前記第１のポリシリコン層の一部を除去することと、
前記一対の絶縁ブロックの間に配置された前記第１のポリシリコン層の一部の上に、前記第１の側面に隣接した一対の離間した絶縁スペーサを形成することと、
前記一対の絶縁ブロックのうちの１つ及び前記一対の絶縁スペーサのうちの１つの下にそれぞれ配置された前記第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、前記絶縁スペーサ間に配置された前記第１のポリシリコン層の一部を除去することと、
前記基板内かつ前記一対の絶縁ブロックの間にソース領域を形成することと、
前記一対の絶縁スペーサを除去することと、
少なくとも前記一対のポリシリコンブロックのそれぞれの端部に沿って延在する、絶縁材料を形成することと、
第２のポリシリコン堆積プロセスにおいて前記基板及び前記一対の絶縁ブロックの上に第２のポリシリコン層を形成することと、
前記第２のポリシリコン層の第１のポリシリコンブロック、第２のポリシリコンブロック、及び第３のポリシリコンブロックを維持しながら、前記第２のポリシリコン層の一部を除去することであって、
前記第１のポリシリコンブロックは、前記一対の絶縁ブロックの間及び前記ソース領域上に配置され、
前記第２のポリシリコンブロックは、前記絶縁ブロックのうちの１つの前記第２の側面に隣接して配置され、
前記第３のポリシリコンブロックは、前記絶縁ブロックのうちの別の１つの前記第２の側面に隣接して配置される、ことと、
前記基板内に前記第２のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、
前記基板内に前記第３のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む、方法。
【請求項２】
前記第１、第２及び第３のポリシリコンブロックの上面上にサリサイドを形成すること、を更に含む、請求項１に記載の方法。
【請求項３】
前記第１のポリシリコンブロックが、前記第１のポリシリコン層の前記一対のポリシリコンブロックに横方向に隣接した第１の部分と、前記第１のポリシリコン層の前記一対のポリシリコンブロック上で上方に延在する第２の部分と、を含む、請求項１に記載の方法。
【請求項４】
前記一対の離間した絶縁スペーサを形成するために使用するものと同じ堆積及びエッチングプロセスにおいて、前記第２の側面に隣接した一対の第２の絶縁スペーサを形成すること、を更に含む、請求項１に記載の方法。
【請求項５】
前記離間した絶縁ブロックが窒化物、酸化物、又は酸化物と窒化物との両方を含む層の複合体で形成されている、請求項１に記載の方法。
【請求項６】
前記第１の絶縁層が、酸化物又は窒化処理された酸化物で形成されている、請求項１に記載の方法。
【請求項７】
前記第２及び第３のポリシリコンブロックを除去することと、前記絶縁ブロックのうちの１つの前記第２の側面に隣接した第１の金属ブロックを形成することと、前記絶縁ブロックのうちの別の１つの前記第２の側面に隣接した第２の金属ブロックを形成することと、を更に含む、請求項１に記載の方法。
【請求項８】
前記第１の金属ブロックと前記絶縁ブロックのうちの１つの前記第２の側面との間に、高Ｋ絶縁材料の層を形成することと、前記第２の金属ブロックと前記絶縁ブロックのうちの別の１つの前記第２の側面との間に高Ｋ絶縁材料の層を形成することと、を更に含む、請求項７に記載の方法。
【請求項９】
一対の不揮発性メモリセルを形成する方法であって、
半導体基板上に第１の絶縁層を形成することと、
第１のポリシリコン堆積プロセスにおいて前記第１の絶縁層に第１のポリシリコン層を形成することと、
前記第１のポリシリコン層に一対の離間した絶縁ブロックを形成することであって、前記絶縁ブロックのそれぞれは、互いに向き合う第１の側面と互いに反対を向く第２の側面とを有する、ことと、
前記一対の絶縁ブロックのうちの１つの下にそれぞれ配置された前記第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、前記第１のポリシリコン層の一部を除去することと、
前記第１及び第２の側面に隣接した絶縁スペーサを形成することと、
前記第１の側面に隣接した前記絶縁スペーサを除去することと、
前記基板内かつ前記一対の絶縁ブロック間に、ソース領域を形成することと、
少なくとも前記第１の側面に沿って、かつ前記第２の側面に隣接した前記絶縁スペーサに沿って延在する、絶縁材料の層を形成することと、
第２のポリシリコン堆積プロセスにおいて前記基板及び前記一対の絶縁ブロック上に第２のポリシリコン層を形成することと、
前記第２のポリシリコン層の第１のポリシリコンブロック、第２のポリシリコンブロック、及び第３のポリシリコンブロックを維持しながら、前記第２のポリシリコン層の一部を除去することであって、
前記第１のポリシリコンブロックは、前記一対の絶縁ブロック間かつソース領域上に配置され、
前記第２のポリシリコンブロックは、前記絶縁ブロックのうちの１つの前記第２の側面に隣接して配置され、
前記第３のポリシリコンブロックは、前記絶縁ブロックのうちの別の１つの前記第２の側面に隣接して配置される、ことと、
前記基板内に前記第２のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、
前記基板内に前記第３のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む、方法。
【請求項１０】
前記第１のポリシリコンブロックが、
前記絶縁材料の層によって前記第１のポリシリコン層の前記一対のポリシリコンブロックから絶縁され、
前記第２のポリシリコンブロックが、前記絶縁材料の層と絶縁スペーサのうちの１つとによって前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの１つから絶縁され、
前記第３のポリシリコンブロックが、前記絶縁材料の層と前記絶縁スペーサのうちの１つとによって前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの１つから絶縁されている、請求項９に記載の方法。
【請求項１１】
前記離間した絶縁ブロックが、窒化物、酸化物、又は酸化物と窒化物との両方を含む層の複合体で形成されている、請求項９に記載の方法。
【請求項１２】
前記第１の絶縁層が、酸化物又は窒化処理された酸化物で形成されている、請求項９に記載の方法。
【請求項１３】
前記第２及び第３のポリシリコンブロックを除去することと、
前記絶縁ブロックのうちの１つの前記第２の側面に隣接した第１の金属ブロックを形成することと、
前記絶縁ブロックのうちの別の１つの前記第２の側面に隣接した第２の金属ブロックを形成することと、を更に含む、請求項９に記載の方法。
【請求項１４】
前記第１の金属ブロックと前記絶縁ブロックのうちの１つの前記第２の側面との間に、高Ｋ絶縁材料の層を形成することと、
前記第２の金属ブロックと前記絶縁ブロックのうちの別の１つの前記第２の側面との間に高Ｋ絶縁材料の層を形成することと、を更に含む、請求項１３に記載の方法。
【請求項１５】
一対の不揮発性メモリセルを形成する方法であって、
半導体基板上に第１の絶縁層を形成することと、
第１のポリシリコン堆積プロセスにおいて前記第１の絶縁層に第１のポリシリコン層を形成することと、
前記第１のポリシリコン層に一対の離間した絶縁ブロックを形成することであって、前記絶縁ブロックのそれぞれは、互いに向き合う第１の側面と互いに反対を向く第２の側面とを有する、ことと、
前記第１及び第２の側面に隣接した絶縁スペーサを形成することと、
前記第１の側面に隣接した前記絶縁スペーサの幅を縮小させることと、
前記一対の絶縁ブロックのうちの１つ及び前記１つの絶縁ブロックの前記第１及び第２の側面に隣接した前記絶縁スペーサの下にそれぞれ配置された、前記第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、前記第１のポリシリコン層の一部を除去することと、
前記基板内かつ前記一対の絶縁ブロック間にソース領域を形成することと、
前記絶縁スペーサを除去して前記第１のポリシリコン層の前記一対のポリシリコンブロックのそれぞれの端部を露出させることと、
少なくとも前記第１のポリシリコン層の前記一対のポリシリコンブロックのそれぞれの前記露出した端部に沿って延在する、絶縁材料の層を形成することと、
第２のポリシリコン堆積プロセスにおいて前記基板及び前記一対の絶縁ブロック上に第２のポリシリコン層を形成することと、
前記第２のポリシリコン層の第１のポリシリコンブロック、第２のポリシリコンブロック、及び第３のポリシリコンブロックを維持しながら、前記第２のポリシリコン層の一部を除去することであって、
前記第１のポリシリコンブロックは、前記一対の絶縁ブロック間かつ前記ソース領域上に配置され、
前記第２のポリシリコンブロックは、前記絶縁ブロックのうちの１つの前記第２の側面に隣接して配置され、
前記第３のポリシリコンブロックは、前記絶縁ブロックのうちの別の１つの前記第２の側面に隣接して配置される、ことと、
前記基板内に前記第２のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、
前記基板内に前記第３のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む、方法。
【請求項１６】
前記第１のポリシリコンブロックが、前記第１のポリシリコン層の前記一対のポリシリコンブロックに横方向に隣接した第１の部分と、前記第１のポリシリコン層の前記一対のポリシリコンブロック上で上方に延在する第２の部分と、を含み、
前記第２のポリシリコンブロックが、前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの１つに横方向に隣接した第１の部分と、前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの前記１つの上で上方に延在する第２の部分と、を含み、
前記第３のポリシリコンブロックが、前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの他の１つに横方向に隣接した第１の部分と、前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの前記他の１つの上で上方に延在する第２の部分と、を含む、請求項１５に記載の方法。
【請求項１７】
前記第１のポリシリコンブロックと前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちのいずれかとの間で垂直に重なる量が、前記第２のポリシリコンブロックと前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの前記１つとの間で垂直に重なる量よりも少なく、前記第３のポリシリコンブロックと前記第１のポリシリコン層の前記一対のポリシリコンブロックのうちの前記他の１つとの間で垂直に重なる量よりも少ない、請求項１６に記載の方法。
【請求項１８】
前記離間した絶縁ブロックが、窒化物、酸化物、又は酸化物と窒化物との両方を含む層の複合体で形成されている、請求項１５に記載の方法。
【請求項１９】
前記第１の絶縁層が、酸化物又は窒化処理された酸化物で形成されている、請求項１５に記載の方法。
【請求項２０】
前記第２及び第３のポリシリコンブロックを除去することと、前記絶縁ブロックのうちの１つの前記第２の側面に隣接した第１の金属ブロックを形成することと、前記絶縁ブロックのうちの別の１つの前記第２の側面に隣接した第２の金属ブロックを形成することと、を更に含む、請求項１５に記載の方法。
【請求項２１】
前記第１の金属ブロックと前記絶縁ブロックのうちの１つの前記第２の側面との間に、高Ｋ絶縁材料の層を形成することと、
前記第２の金属ブロックと前記絶縁ブロックのうちの別の１つの前記第２の側面との間に高Ｋ絶縁材料の層を形成することと、を更に含む、請求項２０に記載の方法。
【請求項２２】
一対の不揮発性メモリセルを形成する方法であって、
半導体基板上に第１の絶縁層を形成することと、
第１のポリシリコン堆積プロセスにおいて前記第１の絶縁層に第１のポリシリコン層を形成することと、
前記第１のポリシリコン層に、対向する第１及び第２の側面を有する絶縁ブロックを形成することと、
前記第１のポリシリコン層上に前記第１の側面に隣接した第１の絶縁スペーサと、前記第１のポリシリコン層上に前記第２の側面に隣接した第２の絶縁スペーサと、を形成することと、
前記絶縁ブロック並びに第１及び第２の絶縁スペーサの下に配置された前記第１のポリシリコン層のポリシリコンブロックを維持しながら、前記第１のポリシリコン層の一部を除去することと、
前記絶縁ブロックを除去することと、
前記第１及び第２の絶縁スペーサ間に配置された前記第１のポリシリコン層の一部を除去して、前記第１の絶縁スペーサの下に配置された前記第１のポリシリコン層の第１のポリシリコンブロックと、前記第２の絶縁スペーサの下に配置された前記第１のポリシリコン層の第２のポリシリコンブロックと、を形成することと、
前記基板内かつ前記第１及び第２の絶縁スペーサ間にソース領域を形成することと、
少なくとも前記第１のポリシリコン層の前記第１及び第２のポリシリコンブロックのそれぞれの端部に沿って延在する、絶縁材料を形成することと、
第２のポリシリコン堆積プロセスにおいて前記基板及び前記一対の絶縁スペーサ上に第２のポリシリコン層を形成することと、
前記第２のポリシリコン層の第３のポリシリコンブロック、第４のポリシリコンブロック、及び第５のポリシリコンブロックを維持しながら、前記第２のポリシリコン層の一部を除去することであって、
前記第３のポリシリコンブロックは、前記一対の絶縁スペーサ間かつ前記ソース領域上に配置され、
前記第４のポリシリコンブロックは、前記第１の絶縁スペーサに隣接して配置され、
前記第５のポリシリコンブロックは、前記第２の絶縁スペーサに隣接して配置される、ことと、
前記基板内に前記第４のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、
前記基板内に前記第５のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む、方法。
【請求項２３】
前記絶縁ブロックの前記除去前に、前記第１のポリシリコン層の上面に対してポリ傾斜エッチングを行い、前記上面が前記絶縁ブロックから離れて延在するにつれ、前記上面が下方に傾斜するようにすること、を更に含む、請求項２２に記載の方法。
【請求項２４】
前記第３のポリシリコンブロックが、前記第１のポリシリコン層の前記第１及び第２のポリシリコンブロックに横方向に隣接した第１の部分と、前記第１のポリシリコン層の前記第１及び第２のポリシリコンブロック上で上方に延在する第２の部分と、を含む、請求項２２に記載の方法。
【請求項２５】
前記絶縁ブロックが、窒化物、酸化物、又は酸化物と窒化物との両方を含む層の複合体で形成されている、請求項２２に記載の方法。
【請求項２６】
前記第１の絶縁層が、酸化物又は窒化処理された酸化物で形成されている、請求項２２に記載の方法。
【請求項２７】
前記第４及び第５のポリシリコンブロックを除去することと、前記第１の絶縁スペーサに隣接した第１の金属ブロックを形成することと、前記第２の絶縁スペーサに隣接した第２の金属ブロックを形成することと、を更に含む、請求項２２に記載の方法。
【請求項２８】
前記第１の金属ブロックと前記第１の絶縁スペーサとの間に、高Ｋ絶縁材料の層を形成することと、前記第２の金属ブロックと前記第２の絶縁スペーサとの間に高Ｋ絶縁材料の層を形成することと、を更に含む、請求項２７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
〔関連出願〕
本出願は、２０１６年４月２０日に出願された中国特許出願第２０１６１０２４７６６６．６号の利益を主張する。
本発明は、ワード線（ＷＬ）ゲートと、浮遊ゲートと、消去ゲートと、を有する不揮発性フラッシュメモリセルに関する。
【背景技術】
【０００２】
ワード線（ＷＬ）ゲート、浮遊ゲート、及び消去ゲートを有するスプリットゲート不揮発性フラッシュメモリセルは、当該技術分野において周知である。例えば、その全体が参照によって本明細書に援用される、米国特許第７，３１５，０５６号を参照されたい。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
不揮発性メモリセルのサイズが縮小されるにつれ、自己整合要素の面で、かつ少ない処理工程数（例えば、マスキング工程、ポリ堆積工程など）で、このようなメモリセルを製造することがより困難になる。したがって、メモリセルのサイズ縮小を継続しながら、製造プロセスを簡略化することが、本発明の目的の１つである。
【課題を解決するための手段】
【０００４】
一対の不揮発性メモリセルを形成するための簡略化された方法は、半導体基板上に第１の絶縁層を形成することと、第１のポリシリコン堆積プロセスにおいて第１の絶縁層上に第１のポリシリコン層を形成することと、第１のポリシリコン層に一対の離間した絶縁ブロックを形成することであって、絶縁ブロックのそれぞれは、互いに向き合う第１の側面と互いに反対を向く第２の側面とを有する、ことと、一対の絶縁ブロックの下及び一対の絶縁ブロック間に配置された第１のポリシリコン層の一部を維持しながら、第１のポリシリコン層の一部を除去することと、一対の絶縁ブロック間に配置された第１のポリシリコン層の一部の上に、第１の側面に隣接した一対の離間した絶縁スペーサを形成することと、一対の絶縁ブロックのうちの１つ及び一対の絶縁スペーサのうちの１つの下にそれぞれ配置された第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、絶縁スペーサ間に配置された第１のポリシリコン層の一部を除去することと、基板内に及び一対の絶縁ブロック間にソース領域を形成することと、一対の絶縁スペーサを除去することと、少なくとも一対のポリシリコンブロックのそれぞれの端部に沿って延在する、絶縁材料を形成することと、第２のポリシリコン堆積プロセスにおいて基板及び一対の絶縁ブロックの上に第２のポリシリコン層を形成することと、第２のポリシリコン層の第１のポリシリコンブロック、第２のポリシリコンブロック、及び第３のポリシリコンブロックを維持しながら（第１のポリシリコンブロックは、一対の絶縁ブロック間かつソース領域上に配置され、第２のポリシリコンブロックは、絶縁ブロックのうちの１つの第２の側面に隣接して配置され、第３のポリシリコンブロックは、絶縁ブロックのうちの別の１つの第２の側面に隣接して配置される）、第２のポリシリコン層の一部を除去することと、基板内に第２のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、基板内に第３のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む。
【０００５】
一対の不揮発性メモリセルを形成するための簡略化された方法は、半導体基板上に第１の絶縁層を形成することと、第１のポリシリコン堆積プロセスにおいて第１の絶縁層に第１のポリシリコン層を形成することと、第１のポリシリコン層に一対の離間した絶縁ブロックを形成することであって、絶縁ブロックのそれぞれは、互いに向き合う第１の側面と互いに反対を向く第２の側面とを有する、ことと、一対の絶縁ブロックのうちの１つの下にそれぞれ配置された第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、第１のポリシリコン層の一部を除去することと、第１及び第２の側面に隣接した絶縁スペーサを形成することと、第１の側面に隣接した絶縁スペーサを除去することと、基板内に及び一対の絶縁ブロック間にソース領域を形成することと、少なくとも第１の側面に沿って、かつ第２の側面に隣接した絶縁スペーサに沿って延在する絶縁材料の層を形成することと、第２のポリシリコン堆積プロセスにおいて基板及び一対の絶縁ブロックの上に第２のポリシリコン層を形成することと、第２のポリシリコン層の第１のポリシリコンブロック、第２のポリシリコンブロック、及び第３のポリシリコンブロックを維持しながら（第１のポリシリコンブロックは、一対の絶縁ブロック間かつソース領域上に配置され、第２のポリシリコンブロックは、絶縁ブロックのうちの１つの第２の側面に隣接して配置され、第３のポリシリコンブロックは、絶縁ブロックのうちの別の１つの第２の側面に隣接して配置される）、第２のポリシリコン層の一部を除去することと、基板内に第２のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、基板内に第３のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む。
【０００６】
一対の不揮発性メモリセルを形成するための簡略化された方法は、半導体基板上に第１の絶縁層を形成することと、第１のポリシリコン堆積プロセスにおいて第１の絶縁層に第１のポリシリコン層を形成することと、第１のポリシリコン層に一対の離間した絶縁ブロックを形成することであって、絶縁ブロックのそれぞれは、互いに向き合う第１の側面と互いに反対を向く第２の側面とを有する、ことと、第１及び第２の側面に隣接した絶縁スペーサを形成することと、第１の側面に隣接した絶縁スペーサの幅を縮小させることと、一対の絶縁ブロックのうちの１つ及びその１つの絶縁ブロックの第１及び第２の側面に隣接した絶縁スペーサの下にそれぞれ配置される、第１のポリシリコン層の一対のポリシリコンブロックを維持しながら、第１のポリシリコン層の一部を除去することと、基板内に及び一対の絶縁ブロック間にソース領域を形成することと、絶縁スペーサを除去して第１のポリシリコン層の一対のポリシリコンブロックのそれぞれの端部を露出させることと、少なくとも第１のポリシリコン層の一対のポリシリコンブロックのそれぞれの露出した端部に沿って延在する、絶縁材料の層を形成することと、第２のポリシリコン堆積プロセスにおいて基板及び一対の絶縁ブロックの上に第２のポリシリコン層を形成することと、第２のポリシリコン層の第１のポリシリコンブロック、第２のポリシリコンブロック、及び第３のポリシリコンブロックを維持しながら（第１のポリシリコンブロックは、一対の絶縁ブロック間かつソース領域上に配置され、第２のポリシリコンブロックは、絶縁ブロックのうちの１つの第２の側面に隣接して配置され、第３のポリシリコンブロックは、絶縁ブロックのうちの別の１つの第２の側面に隣接して配置される）、第２のポリシリコン層の一部を除去することと、基板内に第２のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、基板内に第３のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む。
【０００７】
一対の不揮発性メモリセルを形成するための簡略化された方法は、半導体基板上に第１の絶縁層を形成することと、第１のポリシリコン堆積プロセスにおいて第１の絶縁層に第１のポリシリコン層を形成することと、第１のポリシリコン層に、対向する第１及び第２の側面を有する絶縁ブロックを形成することと、第１のポリシリコン層上に第１の側面に隣接した第１の絶縁スペーサと、第１のポリシリコン層上に第２の側面に隣接した第２の絶縁スペーサと、を形成することと、絶縁ブロック並びに第１及び第２の絶縁スペーサの下に配置された第１のポリシリコン層のポリシリコンブロックを維持しながら、第１のポリシリコン層の一部を除去することと、絶縁ブロックを除去することと、第１及び第２の絶縁スペーサ間に配置された第１のポリシリコン層の一部を除去して、第１の絶縁スペーサの下に配置された第１のポリシリコン層の第１のポリシリコンブロックと、第２の絶縁スペーサの下に配置された第１のポリシリコン層の第２のポリシリコンブロックと、を形成することと、基板内に並びに第１及び第２の絶縁スペーサ間にソース領域を形成することと、少なくとも第１のポリシリコン層の第１及び第２のポリシリコンブロックのそれぞれの端部に沿って延在する、絶縁材料を形成することと、第２のポリシリコン堆積プロセスにおいて基板及び一対の絶縁スペーサの上に第２のポリシリコン層を形成することと、第２のポリシリコン層の第３のポリシリコンブロック、第４のポリシリコンブロック、及び第５のポリシリコンブロックを維持しながら（第３のポリシリコンブロックは、一対の絶縁スペーサの間でソース領域上に配置され、第４のポリシリコンブロックは、第１の絶縁スペーサに隣接して配置され、第５のポリシリコンブロックは、第２の絶縁スペーサに隣接して配置される）、第２のポリシリコン層の一部を除去することと、基板内に第４のポリシリコンブロックに隣接した第１のドレイン領域を形成することと、基板内に第５のポリシリコンブロックに隣接した第２のドレイン領域を形成することと、を含む。
【０００８】
本発明の他の目的及び特徴は、明細書、請求項、添付図面を精読することによって明らかになるであろう。
【図面の簡単な説明】
【０００９】
【図１Ａ】本発明の一対のメモリセルの形成における工程を示す断面図である。
【図１Ｂ】本発明の一対のメモリセルの形成における工程を示す断面図である。
【図１Ｃ】本発明の一対のメモリセルの形成における工程を示す断面図である。
【図１Ｄ】本発明の一対のメモリセルの形成における工程を示す断面図である。
【図１Ｅ】本発明の一対のメモリセルの形成における工程を示す断面図である。
【図１Ｆ】本発明の一対のメモリセルの形成における工程を示す断面図である。
【図１Ｇ】本発明の一対のメモリセルの形成における工程を示す断面図である。
【図１Ｈ】本発明の一対のメモリセルの形成における工程を示す断面図である。
【図１Ｉ】本発明の一対のメモリセルの形成における工程を示す断面図である。
【図２】本発明の一対のメモリセルを形成するための別の代替実施形態の断面図である。
【図３Ａ】本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。
【図３Ｂ】本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。
【図３Ｃ】本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。
【図３Ｄ】本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。
【図４Ａ】本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。
【図４Ｂ】本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。
【図４Ｃ】本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。
【図４Ｄ】本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。
【図５Ａ】本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。
【図５Ｂ】本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。
【図５Ｃ】本発明の一対のメモリセルを形成するための別の代替実施形態における工程を示す断面図である。
【図６】本発明の一対のメモリセルを形成するための別の代替実施形態の断面図である。
【図７】本発明の一対のメモリセルを形成するための別の代替実施形態の断面図である。
【発明を実施するための形態】
【００１０】
本発明は、少ない処理工程数（例えば、２つのポリシリコン堆積工程のみ）で対のメモリセルを作製する方法である。図１Ａ〜図１Ｉを参照すると、対のメモリセルを作製するプロセスにおける工程の断面図が示されている（一対のメモリセルの形成のみが図中に示されているが、このようなメモリセルの対の配列が同時に形成されることを理解されたい）。本プロセスは、Ｐ型単結晶シリコンの基板１０の上に、二酸化（酸化）シリコン１２の層を形成することから始まる。酸化物層１２は、８０〜１００Ａの厚さであってよい。その後、ポリシリコン（又はアモルファスシリコン）層１４を二酸化シリコン層１２上に形成する。ポリ層１４は、２００〜３００Ａの厚さであってよい。図１Ａに示すように、別の絶縁層１６（例えば、酸化物）をポリ層１４上に形成し、更に別の絶縁層１８（例えば、窒化シリコン（窒化物））を酸化物層１６上に形成する。酸化物層１６は、２０〜５０Ａの厚さであってよく、窒化物層１８は、約５００Ａの厚さであってよい。
【００１１】
フォトレジスト材料（図示せず）が構造体上に塗布され、フォトレジスト材料の選択された部分を露出させるマスキング工程が行われる。フォトレジストは、フォトレジストの一部が除去されるように現像する。残ったフォトレジストをマスクとして使用し、構造体をエッチングする。具体的には、図１Ｂに示すように（フォトレジストの除去後）、対の窒化物ブロック１８を残しながら、窒化物層１８及び酸化物層１６を異方性エッチング（エッチストップとしてポリ層１４を使用）する。窒化物ブロック１８間の空間は、本明細書では「内部領域」と呼ばれ、一対の窒化物ブロックの外側の空間は、本明細書では「外部領域」と呼ばれる。フォトレジスト材料を構造体上に再塗布し、マスキング工程及び現像工程を用いてパターン化して、内部領域を被覆する。次いで、図１Ｃに示すように（フォトレジストの除去後）、異方性ポリエッチングを使用して、外部領域内のポリ層１４の当該部分を除去する。
【００１２】
次いで、構造体の側面に酸化物スペーサ２０を形成する。スペーサの形成は、当該技術分野において既知である。当該形成においては、構造体の輪郭上に材料を堆積した後、異方性エッチング処理が行われる。その結果、当該材料は、構造体の水平面からは除去され、構造体の垂直配向面上においては（上面が丸みを帯びた状態で）大部分がそのまま残存する。この結果得られた構造体を図１Ｄに示す。次いで、ポリエッチングを使用して、内部領域内のポリ層１４の露出した部分を除去する。次いで、インプラントプロセス（例えば、インプランテーション及びアニール）を行い、内部領域内の基板にソース領域２２を形成する。この結果得られた構造体を図１Ｅに示す。
【００１３】
フォトレジストを構造体上に形成し、内部領域から除去し、酸化物エッチングを使用して、内部領域内の酸化物スペーサ２０及びソース領域上の酸化物層１２を除去する。フォトレジストを除去した後は、次いで、図１Ｆに示すように、内部領域内のポリ層１４の露出した部分を含む構造体上に、トンネル酸化物層２４を形成する（例えば、高温酸化物ＨＴＯによる）。ポリシリコンの厚い層２６を構造体上に形成し（図１Ｇを参照のこと）、次いで、図１Ｈに示すように、ポリブロック２６ａを内部領域に、及びポリブロック２６ｂを外部領域に残しながら、ポリエッチングを行う（例えば、エッチストップとして窒化物１８を使用したＣＭＰ）。任意のポリエッチングを使用して、ポリブロック２６ａ及び２６ｂの高さを減少させる（すなわち、窒化物ブロック１８の上部より下）ことができる。
【００１４】
フォトレジストを構造上に形成し、ポリブロック２６ｂの一部を露出させるようにパターン化し、次いで、ポリエッチングでポリブロック２６の露出した部分を除去する（すなわち、ポリブロック２６ｂの外側縁部を画定する）。次いで、インプラントを行って、ポリブロック２６ｂの外側縁部に隣接して基板の中にドレイン領域３０を形成する。次いで、ポリブロック２６ａ及び２６ｂの露出した上面上にサリサイド２８を形成する（伝導度の向上のため）。最終的な構造体は図１Ｉに示されており、一対のメモリセルを含む。各メモリセルは、ソース領域２２、ドレイン領域３０、ソース領域とドレイン領域との間の基板内にチャネル領域３２、チャネル領域３２の第１の部分上に配置され、そこから絶縁される浮遊ゲート１４、チャネル領域３２の第２の部分上に配置され、そこから絶縁されるワード線ゲート２６ｂ、及びソース領域２２上に配置され、そこから絶縁される消去ゲート２６ａを含む。消去ゲート２６ａは、浮遊ゲート１４に横方向に隣接した第１の部分と、浮遊ゲート１４の一部にわたってその上方に延在する第２の部分と、を有する。
【００１５】
上記の製造方法は、いくつかの利点を有する。まず、２つのポリ堆積のみを用いて、３つのゲート（浮遊１４、消去２６ａ、及びワード線２６ｂ）の全てが形成される。浮遊ゲート１４は、消去効率を高めるため、消去ゲート２６ａのノッチ２７に対向する鋭利な先端部又は縁部１４ａを有する。浮遊ゲート１４は相対的に薄いが、浮遊ゲート１４の上方の窒化物ブロック１８は相対的に厚く、信頼性の高いハードマスクの役割を果たし、ポリＣＭＰ停止層となる。
【００１６】
図２〜図７を参照すると、対のメモリセルを作製するための工程の代替実施形態の断面図が示されている（これらの図には、１つのメモリセルの形成のみが示されているが、このような一対のメモリセルの一部としてソース領域の他方の側に、ミラーメモリセルが同時に形成されることと、このようなメモリセルの対の配列が同時に形成されることと、を理解されたい）。
【００１７】
図２は、図１Ａ〜１Ｉのプロセスの代替実施形態を示しており、内部領域内の浮遊ゲート１４上に形成されるスペーサ４２は、製造プロセスを簡略化するために、消去ゲート５０ａの形成前のまま残される（すなわち、内部領域の酸化物エッチングなし）。
【００１８】
図３Ａ〜３Ｄは、図１Ａ〜１Ｉのプロセスの更に別の代替実施形態を示しており、プロセスは、上記の及び図１Ａに示された、同一の処理工程で開始する。ただし、図１Ｃに示すように、外部領域内のポリ層１４の露出した部分のみを除去するポリエッチングとは異なり、図３Ａに示すように、ポリエッチングを使用して、内部領域及び外部領域の両方のポリ層１４を除去する。好ましくは、窒化物ブロック１８上に付加的な酸化物層６０を形成する。図３Ｂに示すように、窒化物ブロック１８及びポリ層１４の側面に沿って、絶縁スペーサ６２（例えば、酸化物と窒化物との両方で形成される複合体、又は酸化物のみ）が形成される。フォトレジスト６４は、構造体上に形成され、内部領域から除去される。露出したＯＮ又は酸化物スペーサ６２を窒化物／酸化物エッチングによって除去する。次いで、図３Ｃに示すように、インプラントプロセスを使用して、ソース領域６６を形成する。フォトレジスト除去後に、酸化物層６８を構造体上に形成する。次いで、ポリ堆積、ＣＭＰ、及びポリエッチングを行い、消去ゲート７０ａ及びワード線ゲート７０ｂを形成する。次いで、インプラントを用いて、ドレイン７２を形成する。最終構造を図３Ｄに示す。本実施形態では、消去ゲート７０ａと浮遊ゲート１４と窒化物ブロック１８との間の間隔は、酸化物層６８のみによって規定される。
【００１９】
図４Ａ〜４Ｄは、図１Ａ〜１Ｉのプロセスの更に別の代替実施形態を示しており、プロセスは、上記の及び図１Ａに示された、同一の処理工程で開始する。絶縁材料（例えば酸化物）のスペーサ７４を窒化物ブロック１８の両側に形成する。フォトレジスト７６を構造体上に形成し、外部領域から選択的に除去する。ポリエッチングを使用して、ポリ層１４の露出した部分を除去する。図４Ａに示すように、ＷＬＶＴインプランテーションを使用して、外部領域に基材をインプラントする。フォトレジストの除去後、フォトレジスト７８を構造体上に形成し、内部領域から選択的に除去する。酸化物ウェットエッチングを行って、内部領域の露出したスペーサ７４を薄化する（消去ゲートと浮遊ゲートとの最終的な重なりを非依存的に制御する）。次いで、ポリエッチングを行って、内部領域のポリ層１４の露出した部分を除去する。次いで、図４Ｂに示すように、インプラントプロセスを行って、ソース領域８０を形成する。フォトレジストの除去後、酸化物エッチングを行い、スペーサ７４及び酸化物層１２の露出した部分を除去する。図４Ｃに示すように、熱酸化プロセスを使用して、ポリ層１４及び基板１０の露出した面に酸化物層８２を形成する。図４Ｄに示すように、ポリ堆積及びエッチングを使用して、消去ゲート８４ａ及びワード線ゲート８４ｂを形成し、インプラントを使用して、ドレイン領域８６を形成する。消去ゲート８４ａ及びワード線ゲート８４ｂの両方は、消去効率の向上及び容量結合のために、浮遊ゲートに横方向に隣接した第１の部分と、浮遊ゲート上で上方に延在する第２の部分と、を有する。ワード線ゲートに対して、消去ゲートが浮遊ゲートに重なる量は、酸化物スペーサ薄化プロセスによって非依存的に制御及び規定される。
【００２０】
図５Ａ〜５Ｃは、図１Ａ〜１Ｉのプロセスの更に別の代替実施形態を示しており、プロセスは、上記の及び図１Ａに示された、同一の処理工程で開始する。ただし、この実施形態では、消去ゲートは、窒化物ブロック１８の隣に形成する代わりにそれを置換する。具体的には、図５Ａに示すように、絶縁材料（例えば、任意のスペーサ８８の場合は酸化物−窒化物、スペーサ９０の場合は酸化物）のスペーサ８８（任意）及び９０を、窒化物ブロック１８の両側に形成する。ポリエッチングを使用して、窒化物ブロック１８並びにスペーサ８８及び９０によって保護されていないポリ層１４の部分を除去する。次いで、図５Ｂに示すように、絶縁材料（例えば、酸化物）のスペーサ９２を、ポリ層の露出した端部を含む、構造体の側面に形成する。窒化物エッチングを使用して、トレンチを残し、トレンチの底部にポリ層１４の一部を露出させながら、窒化物ブロック１８を除去する。ポリエッチングを使用して、ポリ層１４の露出した部分を除去する。インプラントプロセスを使用して、ソース領域９３を形成する。スペーサ８８を除去又は薄化するか、又は任意のスペーサ８８なしでスペーサ９０を薄化し、窒化物ブロック１８の除去によって残されたトレンチの側壁に沿って酸化物９４を形成する。ポリ堆積及びエッチングを行い、消去ゲート９６ａ及びワード線ゲート９６ｂを形成する。次いで、インプラントプロセスを使用して、ドレイン領域９８を形成する。この結果得られた構造体を図５Ｃに示す。
【００２１】
図６は、図５Ａ〜図５Ｃのプロセスの代替実施形態を示しており、スペーサ９０を形成する前に、ポリ傾斜エッチングを行って、ポリ層１４が、窒化物ブロック１８から離れて延在するにつれ、その上面が下方に傾斜するようにする。この結果、上方に傾斜する面を有するそれぞれの浮遊ゲートは、消去ゲートのノッチに対向するより鋭角な縁部で終端する。
【００２２】
図７は、図１〜図６のプロセスの別の代替実施形態を示しており、ワード線ゲートを形成するポリブロックをポリエッチングによって除去し、高Ｋ材料の（すなわち、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２など、酸化物よりも高い誘電率Ｋを有する）絶縁層及び金属材料のブロックに置換する。例えば、図２の実施形態に関して、ポリブロック５０ｂをポリエッチングによって除去し、図７に示すように、高Ｋ材料の絶縁層５６及び金属材料のブロック５８に置換する。金属で形成されたワード線ゲート５８を有することで、より高いゲート伝導率を実現することができる。同じことを図１Ｉのポリブロック２６ｂ、図３Ｄのポリブロック７０ｂ、図４Ｄのポリブロック８４ｂ、並びに図５Ｃ及び図６のポリブロック９６ｂに対して行うことができる。
【００２３】
本発明は、図示した上記実施形態（複数可）に限定されるものではなく、添付の請求の範囲にあるあらゆる全ての変形例も包含することが理解されよう。例えば、本明細書における本発明への言及は、いかなる特許請求の範囲又は特許請求の範囲の用語も限定することを意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上述の材料、プロセス、及び数値例は、単なる例示であり、請求項を限定するものと見なされるべきではない。例えば、窒化物ブロック１８は、代わりに酸化物又は酸化物−窒化物−酸化物又は酸化物−窒化物の複合層からなり得る。ワード線ゲート２６ｂ、５０ｂ、７０ｂ、８４ｂ、及び９６ｂの下の絶縁体は、酸化シリコン、又はＮＯ、Ｎ２Ｏアニール又はＤＰＮ（デカップルドプラズマ窒化）によって窒素処理された酸化物であり得るが、これらの例に限定されない。更に、特許請求及び明細書から明らかであるように、全ての方法の工程が例示又は請求した正確な順序で実施される必要はなく、むしろ任意の順序で本発明のメモリセルの適切な形成が可能である。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
【００２４】
本明細書で使用される場合、「の上方に（over）」及び「の上に（on）」という用語は両方とも、「の上に直接」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「の上に間接的に」（中間材料、要素、又は空間がそれらの間に配設される）を包括的に含むことに留意するべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「間接的に隣接した」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「に取付けられた」は、「に直接取付けられた」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「に間接的に取付けられた」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「電気的に結合された」は、「に直接電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にない）、及び「間接的に電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にある）を含む。例えば、要素を「基板の上方に」形成することは、その要素を基板の上に直接、中間材料／要素をそれらの間に何ら伴わずに、形成すること、並びにその要素を基板の上に間接的に、１つ以上の中間材料／要素をそれらの間に伴って、形成することを含み得る。
【図１Ａ】
2019516245.tif 000003
【図１Ｂ】
2019516245.tif 000004
【図１Ｃ】
2019516245.tif 000005
【図１Ｄ】
2019516245.tif 000006
【図１Ｅ】
2019516245.tif 000007
【図１Ｆ】
2019516245.tif 000008
【図１Ｇ】
2019516245.tif 000009
【図１Ｈ】
2019516245.tif 000010
【図１Ｉ】
2019516245.tif 000011
【図２】
2019516245.tif 000012
【図３Ａ】
2019516245.tif 000013
【図３Ｂ】
2019516245.tif 000014
【図３Ｃ】
2019516245.tif 000015
【図３Ｄ】
2019516245.tif 000016
【図４Ａ】
2019516245.tif 000017
【図４Ｂ】
2019516245.tif 000018
【図４Ｃ】
2019516245.tif 000019
【図４Ｄ】
2019516245.tif 000020
【図５Ａ】
2019516245.tif 000021
【図５Ｂ】
2019516245.tif 000022
【図５Ｃ】
2019516245.tif 000023
【図６】
2019516245.tif 000024
【図７】
2019516245.tif 000025
【国際調査報告】
2019516245.tif 000026