(57)【要約】  ＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路であって、縦続接続される複数のＧＯＡユニットを備え、各段のＧＯＡユニットはいずれも走査制御モジュール（３２）、出力モジュール（３４）、プルダウンモジュール（３６）及び出力調整モジュール（３８）を含む。第９、第１０、第１１、第１２薄膜トランジスタ（Ｔ９、Ｔ１０、Ｔ１１、Ｔ１２）で構成される出力調整モジュール（３８）を導入するため、順方向に走査する時又は逆方向に走査する時、第４ノード（Ｍ（ｎ））のレベルはいずれも、第２クロック信号（ＣＫ２）のハイおよびローレベル（ＶＧＨ、ＶＧＬ）の間をホッピングすると共に、同様にハイ、ローレベルをホッピングする。従来技術における出力端子（Ｇ（ｎ））のハイ・ローレベルは主に第２薄膜トランジスタ（Ｔ２）によって実現されることに比べ、ＬＴＰＳ薄膜トランジスタによるＧＯＡ回路は、同じ時間内に、出力端子（Ｇ（ｎ））の出力能力をある程度で向上させ、面内Ｐｉｘｅｌの充電率を向上させ、更に液晶パネルの表示効果を改善することができる。
2019512715.tif 000002
【特許請求の範囲】
【請求項１】
ＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路であって、
縦続接続される複数のＧＯＡユニットを備え、各段のＧＯＡユニットはいずれも走査制御モジュール、出力モジュール、プルダウンモジュール及び出力調整モジュールを含み、
ｎを正の整数とすると、１段目及び最終段のＧＯＡユニットを除き、ｎ段目のＧＯＡユニットにおいて、
前記走査制御モジュールは第１薄膜トランジスタ、第３薄膜トランジスタ及び第５薄膜トランジスタを備え、前記第１薄膜トランジスタのゲート電極が第１クロック信号に電気的に接続され、ソース電極が前段である第ｎ−１段のＧＯＡユニットの出力端子Ｇ（ｎ−１）に電気的に接続され、ドレイン電極が第３ノードに電気的に接続され、前記第３薄膜トランジスタのゲート電極が第３クロック信号に電気的に接続され、ソース電極が次段である第ｎ＋１段のＧＯＡユニットの出力端子Ｇ（ｎ＋１）に電気的に接続され、ドレイン電極が前記第３ノードに電気的に接続され、前記第５薄膜トランジスタのゲート電極が定電圧ハイレベルに電気的に接続され、ソース電極が前記第３ノードに電気的に接続され、ドレイン電極が第１ノードに電気的に接続され、
前記出力モジュールは第２薄膜トランジスタ及び第１ブートストラップコンデンサを備え、前記第２薄膜トランジスタのゲート電極が前記第１ノードに電気的に接続され、ソース電極が第２クロック信号に電気的に接続され、ドレイン電極が出力端子Ｇ（ｎ）に電気的に接続され、前記第１ブートストラップコンデンサの一端が前記第１ノードに電気的に接続され、他端が前記出力端子Ｇ（ｎ）に電気的に接続され、
前記プルダウンモジュールは第４薄膜トランジスタ、第６薄膜トランジスタ、第７薄膜トランジスタ、第８薄膜トランジスタ及び第２ブートストラップコンデンサを備え、前記第４薄膜トランジスタのゲート電極が第２ノードに電気的に接続され、ソース電極が定電圧ローレベルに電気的に接続され、ドレイン電極が前記出力端子Ｇ（ｎ）に電気的に接続され、前記第６薄膜トランジスタのゲート電極が前記第３ノードに電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記第２ノードに電気的に接続され、前記第７薄膜トランジスタのゲート電極が前記第２ノードに電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記第１ノードに電気的に接続され、前記第８薄膜トランジスタのゲート電極が第４クロック信号に電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記出力端子Ｇ（ｎ）に電気的に接続され、前記第２ブートストラップコンデンサの一端が前記第２ノードに電気的に接続され、他端が前記第２クロック信号に電気的に接続され、
前記出力調整モジュールは第９薄膜トランジスタ、第１０薄膜トランジスタ、第１１薄膜トランジスタ及び第１２薄膜トランジスタを備え、前記第９薄膜トランジスタのゲート電極が前記第２クロック信号に電気的に接続され、ソース電極が前記定電圧ハイレベルに電気的に接続され、ドレイン電極が第４ノードに電気的に接続され、前記第１０薄膜トランジスタのゲート電極が前記第１ノードに電気的に接続され、ソース電極が前記第４ノードに電気的に接続され、ドレイン電極が前記出力端子Ｇ（ｎ）に電気的に接続され、前記第１１薄膜トランジスタのゲート電極が前記出力端子Ｇ（ｎ−１）に電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記第４ノードに電気的に接続され、前記第１２薄膜トランジスタのゲート電極が前記出力端子Ｇ（ｎ＋１）に電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記第４ノードに電気的に接続され、かつ、
すべての薄膜トランジスタがいずれも低温ポリシリコン半導体薄膜トランジスタであり、前記第１クロック信号、前記第２クロック信号、前記第３クロック信号及び前記第４クロック信号のパルスが順次に出力されて、互いに重ならず、前記第４ノードのレベルは、前記第２クロック信号がハイ、ローレベルの間をホッピングすると共に、同様にハイ、ローレベルをホッピングするＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路。
【請求項２】
順方向に走査する時、前記第１薄膜トランジスタに電気的に接続される前記第１クロック信号及び前記出力端子Ｇ（ｎ−１）がハイレベルを同時に提供し、逆方向に走査する時、前記第３薄膜トランジスタに電気的に接続される前記第３クロック信号及び前記出力端子Ｇ（ｎ＋１）がハイレベルを同時に提供する請求項１に記載のＧＯＡ回路。
【請求項３】
ＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路であって、
縦続接続される複数のＧＯＡユニットを備え、各段のＧＯＡユニットはいずれも走査制御モジュール、出力モジュール、プルダウンモジュール及び出力調整モジュールを含み、
ｎを正の整数とすると、１段目及び最終段のＧＯＡユニットを除き、ｎ段目のＧＯＡユニットにおいて、
前記走査制御モジュールは第１薄膜トランジスタ、第３薄膜トランジスタ及び第５薄膜トランジスタを備え、前記第１薄膜トランジスタのゲート電極が第１クロック信号に電気的に接続され、ソース電極が前段である第ｎ−１段のＧＯＡユニットの出力端子Ｇ（ｎ−１）に電気的に接続され、ドレイン電極が第３ノードに電気的に接続され、前記第３薄膜トランジスタのゲート電極が第３クロック信号に電気的に接続され、ソース電極が次段である第ｎ＋１段のＧＯＡユニットの出力端子Ｇ（ｎ＋１）に電気的に接続され、ドレイン電極が前記第３ノードに電気的に接続され、前記第５薄膜トランジスタのゲート電極が定電圧ハイレベルに電気的に接続され、ソース電極が前記第３ノードに電気的に接続され、ドレイン電極が第１ノードに電気的に接続され、
前記出力モジュールは第２薄膜トランジスタ及び第１ブートストラップコンデンサを備え、前記第２薄膜トランジスタのゲート電極が前記第１ノードに電気的に接続され、ソース電極が第２クロック信号に電気的に接続され、ドレイン電極が出力端子Ｇ（ｎ）に電気的に接続され、前記第１ブートストラップコンデンサの一端が前記第１ノードに電気的に接続され、他端が前記出力端子Ｇ（ｎ）に電気的に接続され、
前記プルダウンモジュールは第４薄膜トランジスタ、第６薄膜トランジスタ、第７薄膜トランジスタ、第８薄膜トランジスタ及び第２ブートストラップコンデンサを備え、前記第４薄膜トランジスタのゲート電極が第２ノードに電気的に接続され、ソース電極が定電圧ローレベルに電気的に接続され、ドレイン電極が前記出力端子Ｇ（ｎ）に電気的に接続され、前記第６薄膜トランジスタのゲート電極が前記第３ノードに電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記第２ノードに電気的に接続され、前記第７薄膜トランジスタのゲート電極が前記第２ノードに電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記第１ノードに電気的に接続され、前記第８薄膜トランジスタのゲート電極が第４クロック信号に電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記出力端子Ｇ（ｎ）に電気的に接続され、前記第２ブートストラップコンデンサの一端が前記第２ノードに電気的に接続され、他端が前記第２クロック信号に電気的に接続され、かつ、
前記出力調整モジュールは第９薄膜トランジスタ、第１０薄膜トランジスタ、第１１薄膜トランジスタ及び第１２薄膜トランジスタを備え、前記第９薄膜トランジスタのゲート電極が前記第２クロック信号に電気的に接続され、ソース電極が前記定電圧ハイレベルに電気的に接続され、ドレイン電極が第４ノードに電気的に接続され、前記第１０薄膜トランジスタのゲート電極が前記第１ノードに電気的に接続され、ソース電極が前記第４ノードに電気的に接続され、ドレイン電極が前記出力端子Ｇ（ｎ）に電気的に接続され、前記第１１薄膜トランジスタのゲート電極が前記出力端子Ｇ（ｎ−１）に電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記第４ノードに電気的に接続され、前記第１２薄膜トランジスタのゲート電極が前記出力端子Ｇ（ｎ＋１）に電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記第４ノードに電気的に接続されるＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路。
【請求項４】
前記第４ノードのレベルは、前記第２クロック信号がハイ、ローレベルの間をホッピングすると共に、同様にハイ、ローレベルをホッピングする請求項３に記載のＧＯＡ回路。
【請求項５】
前記第１クロック信号、前記第２クロック信号、前記第３クロック信号及び前記第４クロック信号のパルスが順次に出力されて、互いに重ならない請求項３に記載のＧＯＡ回路。
【請求項６】
順方向に走査する時、前記第１薄膜トランジスタに電気的に接続される前記第１クロック信号及び前記出力端子Ｇ（ｎ−１）がハイレベルを同時に提供し、逆方向に走査する時、前記第３薄膜トランジスタに電気的に接続される前記第３クロック信号及び前記出力端子Ｇ（ｎ＋１）がハイレベルを同時に提供する請求項３に記載のＧＯＡ回路。
【請求項７】
すべての薄膜トランジスタがいずれも低温ポリシリコン半導体薄膜トランジスタである請求項３に記載のＧＯＡ回路。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示分野に関し、特にＧＯＡ回路出力点の出力能力を向上させることができるＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路に関する。
【背景技術】
【０００２】
ＧＯＡ（Ｇａｔｅ  Ｄｒｉｖｅｒ  ｏｎ  Ａｒｒａｙ、アレイ基板行駆動）技術は、従来のＴＦＴ−ＬＣＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ−Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、薄膜トランジスタ液晶ディスプレイ）アレイプロセスを利用してＧａｔｅ行走査駆動回路をアレイ基板に製造し、それによりＧａｔｅを一行ずつ走査する駆動方式技術である。ＧＯＡ技術は外部ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ、集積回路）の半田づけ（ｂｏｎｄｉｎｇ）のプロセスを簡素化することができ、生産能力を向上させ且つ製品コストを削減する可能性があり、且つ液晶表示パネルを狭額縁又は額縁なしの表示製品の製造に適することができる。
【０００３】
低温ポリシリコン（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−ｓｉｌｉｃｏｎ、ＬＴＰＳ）半導体薄膜トランジスタの発展に伴い、ＬＴＰＳ−ＴＦＴ液晶ディスプレイもますます人気があり、ＬＴＰＳ−ＴＦＴ液晶ディスプレイは解像度が高く、応答速度が速く、輝度が高く、開口率が高いなどの利点を有する。且つＬＴＰＳ半導体自体はキャリア移動度が極めて高いという特性を有するため、ＧＯＡ技術でゲートドライバを薄膜トランジスタアレイ基板に製造することにより、システム統合の目的を実現し、スペースを節約し且つドライバＩＣのコストを削減することができる。
【０００４】
図１は従来のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路の模式図である。前記ＧＯＡ回路は縦続接続される複数のＧＯＡユニットを備え、ｎを正整数として設定し、ｎ段目のＧＯＡユニットは、ゲート電極が第１クロック信号ＣＫ１に電気的に接続され、ソース電極が前段である第ｎ−１段のＧＯＡユニットの出力端子Ｇ（ｎ−１）に電気的に接続され、ドレイン電極が第３ノードＨ（ｎ）に電気的に接続される第１薄膜トランジスタＴ１と、ゲート電極が第１ノードＱ（ｎ）に電気的に接続され、ソース電極が第２クロック信号ＣＫ２に電気的に接続され、ドレイン電極が出力端子Ｇ（ｎ）に電気的に接続される第２薄膜トランジスタＴ２と、ゲート電極が第３クロック信号ＣＫ３に電気的に接続され、ドレイン電極が第３ノードＨ（ｎ）に電気的に接続され、ソース電極が次段である第ｎ＋１段のＧＯＡユニットの出力端子Ｇ（ｎ＋１）に電気的に接続される第３薄膜トランジスタＴ３と、ゲート電極が第２ノードＰ（ｎ）に電気的に接続され、ドレイン電極が出力端子Ｇ（ｎ）に電気的に接続され、ソース電極が定電圧ローレベルＶＧＬに電気的に接続される第４薄膜トランジスタＴ４と、ゲート電極が定電圧ハイレベルＶＧＨに電気的に接続され、ソース電極が第３ノードＨ（ｎ）に電気的に接続され、ドレイン電極が第１ノードＱ（ｎ）に電気的に接続される第５薄膜トランジスタＴ５と、ゲート電極が第３ノードＨ（ｎ）に電気的に接続され、ドレイン電極が第２ノードＰ（ｎ）に電気的に接続され、ソース電極が定電圧ローレベルＶＧＬに電気的に接続される第６薄膜トランジスタＴ６と、ゲート電極が第２ノードＰ（ｎ）に電気的に接続され、ドレイン電極が第１ノードＱ（ｎ）に電気的に接続され、ソース電極が定電圧ローレベルＶＧＬに電気的に接続される第７薄膜トランジスタＴ７と、ゲート電極が第２クロック信号ＣＫ２に電気的に接続され、ソース電極が出力端子Ｇ（ｎ）に電気的に接続され、ドレイン電極が定電圧ローレベルＶＧＬに電気的に接続される第８薄膜トランジスタＴ８と、一端が第１ノードＱ（ｎ）に電気的に接続され、他端が出力端子Ｇ（ｎ）に電気的に接続される第１コンデンサＣ１と、一端が第２ノードＰ（ｎ）に電気的に接続され、他端が第２クロック信号ＣＫ２に電気的に接続される第２コンデンサＣ２と、を備える。
【０００５】
図１に示すＧＯＡ回路は順方向に走査することができるだけでなく、逆方向に走査することもでき、順、逆方向に走査する動作プロセスが同様である。図１及び図２に示すように、順方向に走査することを例として説明し、図２は図１に示す従来のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路の順方向走査シーケンス図である。順方向に走査する時、その動作プロセスは、Ｇ（ｎ−１）及びＣＫ１がハイレベルを同時に提供し、Ｔ１が導通し、Ｔ５ゲート電極が定電圧ハイレベルＶＧＨに接続され、従って、Ｔ５が常に導通状態にあり、第３ノードＨ（ｎ）がハイレベルまで予備充電され、Ｔ６が導通し、第３ノードＨ（ｎ）及び第１ノードＱ（ｎ）のレベルが常に同じであり、第１ノードＱ（ｎ）がハイレベルまで予備充電され、第２ノードＰ（ｎ）が引き下げられ、Ｔ４、Ｔ７が遮断される予備充電段階１と、Ｇ（ｎ−１）及びＣＫ１がローレベルまでホッピングし、ＣＫ２がハイレベルを提供し、第１ノードＱ（ｎ）が第１コンデンサＣ１の貯蔵作用のためハイレベルを維持し、Ｔ２が導通し、ＣＫ２のハイレベルを出力端子Ｇ（ｎ）に出力し、それにより出力端子Ｇ（ｎ）がハイレベルを出力して、第１ノードＱ（ｎ）をより高いレベルまで引き上げるという出力端子Ｇ（ｎ）がハイレベルを出力する段階２と、ＣＫ３及びＧ（ｎ＋１）がハイレベルを同時に提供し、第１ノードＱ（ｎ）がハイレベルに維持され、ＣＫ２がローレベルまでホッピングし、ＣＫ２のローレベルを出力端子Ｇ（ｎ）に出力し、それにより出力端子Ｇ（ｎ）がローレベルを出力するという出力端子Ｇ（ｎ）がローレベルを出力する段階３と、ＣＫ１がハイレベルを再び提供し、Ｇ（ｎ−１）がローレベルを維持し、Ｔ１が導通して第１ノードＱ（ｎ）を定電圧ローレベルＶＧＬまで引き下げ、Ｔ６が遮断されるという第１ノードＱ（ｎ）を定電圧ローレベルＶＧＬまで引き下げる段階４と、ＣＫ２がハイレベルまでホッピングし、第２コンデンサＣ２のブートストラップ作用のため、第２ノードＰ（ｎ）がハイレベルまで充電され、Ｔ４、Ｔ７が導通することにより、第１ノードＱ（ｎ）及び出力端子Ｇ（ｎ）をローレベルに維持することができる第１ノードＱ（ｎ）及び出力端子Ｇ（ｎ）のローレベル維持段階５と、を含む。
【０００６】
上記従来のＧＯＡ回路において、出力端子Ｇ（ｎ）のハイ・ローレベルは主に薄膜トランジスタＴ２によって実現される。つまり、第１ノードＱ（ｎ）が予備充電された後、クロック信号ＣＫ２がハイである時、薄膜トランジスタＴ２によって出力端子Ｇ（ｎ）を引き上げ、クロック信号ＣＫ２がローである時、薄膜トランジスタＴ２によって出力端子Ｇ（ｎ）を引き下げる。一定の時間内に、薄膜トランジスタＴ２の対応する充電能力が限られ、特にインチあたりの画像画素数（Ｐｉｘｅｌ  Ｐｅｒ  Ｉｎｃｈ、ＰＰＩ）が多いほど、充電時間が急に短縮するため、出力端子Ｇ（ｎ）は予め要求される電位に達することができない恐れがあり、又は対応するＲＣ  Ｄｅｌａｙ（ＲＣ遅延）時間が長すぎる恐れがあり、以上の場合はいずれも面内画素（Ｐｉｘｅｌ）の充電結果に悪影響を与え、更に液晶パネルの表示効果に悪影響を与えてしまう。
【０００７】
このため、新しいＧＯＡ回路を提供し、ＧＯＡ回路出力点の出力能力を向上させることが強く要望されている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路を提供することであり、従来のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路に比べて、同じ時間内に、出力点Ｇ（ｎ）の出力能力を向上させ、面内画素の充電率を向上させ、負荷能力を向上させ、更に液晶パネルの表示効果を改善できることにある。
【課題を解決するための手段】
【０００９】
上記目的を実現するために、本発明はＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路を提供し、縦続接続される複数のＧＯＡユニットを備え、各段のＧＯＡユニットはいずれも走査制御モジュール、出力モジュール、プルダウンモジュール及び出力調整モジュールを含み、ｎを正の整数とすると、１段目及び最終段のＧＯＡユニットを除き、ｎ段目のＧＯＡユニットにおいて、前記走査制御モジュールは第１薄膜トランジスタ、第３薄膜トランジスタ及び第５薄膜トランジスタを備え、前記第１薄膜トランジスタのゲート電極が第１クロック信号に電気的に接続され、ソース電極が前段である第ｎ−１段のＧＯＡユニットの出力端子Ｇ（ｎ−１）に電気的に接続され、ドレイン電極が第３ノードに電気的に接続され、前記第３薄膜トランジスタのゲート電極が第３クロック信号に電気的に接続され、ソース電極が次段である第ｎ＋１段のＧＯＡユニットの出力端子Ｇ（ｎ＋１）に電気的に接続され、ドレイン電極が前記第３ノードに電気的に接続され、前記第５薄膜トランジスタのゲート電極が定電圧ハイレベルに電気的に接続され、ソース電極が前記第３ノードに電気的に接続され、ドレイン電極が第１ノードに電気的に接続され、前記出力モジュールは第２薄膜トランジスタ及び第１ブートストラップコンデンサを備え、前記第２薄膜トランジスタのゲート電極が前記第１ノードに電気的に接続され、ソース電極が第２クロック信号に電気的に接続され、ドレイン電極が出力端子Ｇ（ｎ）に電気的に接続され、前記第１ブートストラップコンデンサの一端が前記第１ノードに電気的に接続され、他端が前記出力端子Ｇ（ｎ）に電気的に接続され、前記プルダウンモジュールは第４薄膜トランジスタ、第６薄膜トランジスタ、第７薄膜トランジスタ、第８薄膜トランジスタ及び第２ブートストラップコンデンサを備え、前記第４薄膜トランジスタのゲート電極が第２ノードに電気的に接続され、ソース電極が定電圧ローレベルに電気的に接続され、ドレイン電極が前記出力端子Ｇ（ｎ）に電気的に接続され、前記第６薄膜トランジスタのゲート電極が前記第３ノードに電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記第２ノードに電気的に接続され、前記第７薄膜トランジスタのゲート電極が前記第２ノードに電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記第１ノードに電気的に接続され、前記第８薄膜トランジスタのゲート電極が第４クロック信号に電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記出力端子Ｇ（ｎ）に電気的に接続され、前記第２ブートストラップコンデンサの一端が前記第２ノードに電気的に接続され、他端が前記第２クロック信号に電気的に接続され、及び前記出力調整モジュールは第９薄膜トランジスタ、第１０薄膜トランジスタ、第１１薄膜トランジスタ及び第１２薄膜トランジスタを備え、前記第９薄膜トランジスタのゲート電極が前記第２クロック信号に電気的に接続され、ソース電極が前記定電圧ハイレベルに電気的に接続され、ドレイン電極が第４ノードに電気的に接続され、前記第１０薄膜トランジスタのゲート電極が前記第１ノードに電気的に接続され、ソース電極が前記第４ノードに電気的に接続され、ドレイン電極が前記出力端子Ｇ（ｎ）に電気的に接続され、前記第１１薄膜トランジスタのゲート電極が前記出力端子Ｇ（ｎ−１）に電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記第４ノードに電気的に接続され、前記第１２薄膜トランジスタのゲート電極が前記出力端子Ｇ（ｎ＋１）に電気的に接続され、ソース電極が前記定電圧ローレベルに電気的に接続され、ドレイン電極が前記第４ノードに電気的に接続される。
【発明の効果】
【００１０】
本発明の利点は、本発明に係るＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路に、第９、第１０、第１１、第１２薄膜トランジスタＴ９、Ｔ１０、Ｔ１１、Ｔ１２で構成される出力調整モジュールを導入するため、順方向に走査する時又は逆方向に走査する時、第４ノードＭ（ｎ）のレベルはいずれも、第２クロック信号ＣＫ２がハイ、ローレベルの間をホッピングすると共に、同様にハイ、ローレベルをホッピングする。従来技術において出力端子Ｇ（ｎ）のハイ・ローレベルは主に第２薄膜トランジスタＴ２によって実現されることに比べ、本発明に係るＬＴＰＳ薄膜トランジスタによるＧＯＡ回路は、同じ時間内に、出力端子Ｇ（ｎ）の出力能力をある程度向上させ、面内Ｐｉｘｅｌの充電率を向上させ、更に液晶パネルの表示効果を改善することができる。本発明に係るＧＯＡ回路は携帯電話、ディスプレイ、テレビのゲート駆動の分野に適用される。
【図面の簡単な説明】
【００１１】
【図１】図１は従来のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路の模式図である。
【図２】図２は図１に示す従来のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路の順方向走査シーケンス図である。
【図３】図３は本発明に記載のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路の模式図である。
【図４】図４は図３に示す本発明のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路の順方向走査シーケンス図である。
【図５】図５は図３に示す本発明のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路の逆方向走査シーケンス図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しながら本発明に係るＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路を詳しく説明する。
【００１３】
図３は本発明に記載のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路の模式図である。前記ＧＯＡ回路は縦続接続される複数のＧＯＡユニットを備え、各段のＧＯＡユニットはいずれも走査制御モジュール３２、出力モジュール３４、プルダウンモジュール３６及び出力調整モジュール３８を含む。
【００１４】
ｎを正の整数とすると、１段目及び最終段のＧＯＡユニットを除き、ｎ段目のＧＯＡユニットにおいて、前記走査制御モジュール３２は第１薄膜トランジスタＴ１、第３薄膜トランジスタＴ３及び第５薄膜トランジスタＴ５を備え、前記出力モジュール３４は第２薄膜トランジスタＴ２及び第１ブートストラップコンデンサＣ１を備え、前記プルダウンモジュール３６は第４薄膜トランジスタＴ４、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７、第８薄膜トランジスタＴ８及び第２ブートストラップコンデンサＣ２を備え、前記出力調整モジュール３８は第９薄膜トランジスタＴ９、第１０薄膜トランジスタＴ１０、第１１薄膜トランジスタＴ１１及び第１２薄膜トランジスタＴ１２を備える。
【００１５】
前記走査制御モジュール３２において、第１薄膜トランジスタＴ１のゲート電極が第１クロック信号ＣＫ１に電気的に接続され、ソース電極が前段である第ｎ−１段のＧＯＡユニットの出力端子Ｇ（ｎ−１）に電気的に接続され、ドレイン電極が第３ノードＨ（ｎ）に電気的に接続され、第３薄膜トランジスタＴ３のゲート電極が第３クロック信号ＣＫ３に電気的に接続され、ソース電極が次段である第ｎ＋１段のＧＯＡユニットの出力端子Ｇ（ｎ＋１）に電気的に接続され、ドレイン電極が第３ノードＨ（ｎ）に電気的に接続され、第５薄膜トランジスタＴ５のゲート電極が定電圧ハイレベルＶＧＨに電気的に接続され、ソース電極が第３ノードＨ（ｎ）に電気的に接続され、ドレイン電極が第１ノードＱ（ｎ）に電気的に接続される。
【００１６】
前記出力モジュール３４において、第２薄膜トランジスタＴ２のゲート電極が第１ノードＱ（ｎ）に電気的に接続され、ソース電極が第２クロック信号ＣＫ２に電気的に接続され、ドレイン電極が出力端子Ｇ（ｎ）に電気的に接続され、第１ブートストラップコンデンサＣ１の一端が第１ノードＱ（ｎ）に電気的に接続され、他端が出力端子Ｇ（ｎ）に電気的に接続される。
【００１７】
前記プルダウンモジュール３６において、第４薄膜トランジスタＴ４のゲート電極が第２ノードＰ（ｎ）に電気的に接続され、ソース電極が定電圧ローレベルＶＧＬに電気的に接続され、ドレイン電極が出力端子Ｇ（ｎ）に電気的に接続され、第６薄膜トランジスタＴ６のゲート電極が第３ノードＨ（ｎ）に電気的に接続され、ソース電極が定電圧ローレベルＶＧＬに電気的に接続され、ドレイン電極が第２ノードＰ（ｎ）に電気的に接続され、第７薄膜トランジスタＴ７のゲート電極が第２ノードＰ（ｎ）に電気的に接続され、ソース電極が定電圧ローレベルＶＧＬに電気的に接続され、ドレイン電極が第１ノードＱ（ｎ）に電気的に接続され、第８薄膜トランジスタＴ８のゲート電極が第４クロック信号ＣＫ４に電気的に接続され、ソース電極が定電圧ローレベルＶＧＬに電気的に接続され、ドレイン電極が出力端子Ｇ（ｎ）に電気的に接続され、第２ブートストラップコンデンサＣ２の一端が第２ノードＰ（ｎ）に電気的に接続され、他端が第２クロック信号ＣＫ２に電気的に接続される。
【００１８】
前記出力調整モジュール３８において、第９薄膜トランジスタＴ９のゲート電極が第２クロック信号ＣＫ２に電気的に接続され、ソース電極が定電圧ハイレベルＶＧＨに電気的に接続され、ドレイン電極が第４ノードＭ（ｎ）に電気的に接続され、第１０薄膜トランジスタＴ１０のゲート電極が第１ノードＱ（ｎ）に電気的に接続され、ソース電極が第４ノードＭ（ｎ）に電気的に接続され、ドレイン電極が出力端子Ｇ（ｎ）に電気的に接続され、第１１薄膜トランジスタＴ１１のゲート電極が出力端子Ｇ（ｎ−１）に電気的に接続され、ソース電極が定電圧ローレベルＶＧＬに電気的に接続され、ドレイン電極が第４ノードＭ（ｎ）に電気的に接続され、第１２薄膜トランジスタＴ１２のゲート電極が出力端子Ｇ（ｎ＋１）に電気的に接続され、ソース電極が定電圧ローレベルＶＧＬに電気的に接続され、ドレイン電極が第４ノードＭ（ｎ）に電気的に接続される。
【００１９】
具体的に、本発明に記載の各薄膜トランジスタはいずれも低温ポリシリコン半導体薄膜トランジスタである。
【００２０】
具体的に、前記ＧＯＡ回路の４つのクロック信号である前記第１クロック信号ＣＫ１、前記第２クロック信号ＣＫ２、前記第３クロック信号ＣＫ３及び前記第４クロック信号ＣＫ４のパルスは順次に出力されて、互いに重ならない。
【００２１】
特に、１段目のＧＯＡユニットにおいて、第１薄膜トランジスタＴ１のソース電極が回路開始信号ＳＴＶに電気的に接続され、最終段のＧＯＡユニットにおいて、第３薄膜トランジスタＴ３のソース電極が回路開始信号ＳＴＶに電気的に接続される。本発明に記載のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路は、１段目から最終段まで順に順方向に走査することができるだけでなく、最終段から１段目まで順に逆方向に走査することもできる。順方向に走査する時、まず、１段目のＧＯＡユニットにおける第１薄膜トランジスタＴ１に第１クロック信号（つまりＣＫ１がハイレベルである）及び回路開始信号ＳＴＶを提供し、つまり、順方向に走査する時、前記第１薄膜トランジスタＴ１に電気的に接続される第１クロック信号ＣＫ１及び前段である第ｎ−１段のＧＯＡユニットの出力端子Ｇ（ｎ−１）がハイレベルを同時に提供する。逆方向に走査する時、まず、最終段のＧＯＡユニットにおける第３薄膜トランジスタＴ３に第１クロック信号（つまりＣＫ３がハイレベルである）及び回路開始信号ＳＴＶを提供し、つまり、逆方向に走査する時、前記第３薄膜トランジスタに電気的に接続される第３クロック信号ＣＫ３及び次段である第ｎ＋１段のＧＯＡユニットの出力端子Ｇ（ｎ＋１）がハイレベルを同時に提供する。
【００２２】
本発明に記載のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路において、順方向に走査する時又は逆方向に走査する時、第４ノードＭ（ｎ）のレベルはいずれも、第２クロック信号ＣＫ２がハイ、ローレベルの間をホッピングすると共に、同様にハイ、ローレベルをホッピングする。従来技術に比べて、同じ時間内に、出力端子Ｇ（ｎ）の出力能力をある程度で向上させ、面内Ｐｉｘｅｌの充電率を向上させ、更に液晶パネルの表示効果を改善することができる。
【００２３】
図４は図３に示す本発明のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路の順方向走査シーケンス図である。順方向に走査する時、その動作プロセスは以下を含む。
【００２４】
段階１、予備充電
【００２５】
クロック信号ＣＫ１及び出力端子Ｇ（ｎ−１）がいずれもハイレベルを提供し、クロック信号ＣＫ２、ＣＫ３、ＣＫ４がいずれもローレベルを提供し、出力端子Ｇ（ｎ＋１）もローレベルを提供し、第１薄膜トランジスタＴ１がクロック信号ＣＫ１の制御によって導通し、第３ノードＨ（ｎ）がハイレベルまで予備充電され、第３ノードＨ（ｎ）により制御される第６薄膜トランジスタＴ６が導通し、第５薄膜トランジスタＴ５が定電圧ハイレベルＶＧＨの制御によって常に導通し、従って、第３ノードＨ（ｎ）及び第１ノードＱ（ｎ）のレベルが常に同じであり、第１ノードＱ（ｎ）がハイレベルまで予備充電され、第２ノードＰ（ｎ）が定電圧ローレベルＶＧＬまで引き下げられ、第２ノードＰ（ｎ）により制御される第４、第７薄膜トランジスタＴ４、Ｔ７が遮断され、同時に、出力端子Ｇ（ｎ−１）がハイレベルを提供するため、第１１薄膜トランジスタＴ１１が導通し、第４ノードＭ（ｎ）が引き下げられる。
【００２６】
段階２、出力端子Ｇ（ｎ）がハイレベルを出力する。
【００２７】
クロック信号ＣＫ１及び出力端子Ｇ（ｎ−１）がいずれもローレベルまでホッピングし、クロック信号ＣＫ２がハイレベルを提供し、クロック信号ＣＫ３、ＣＫ４及び出力端子Ｇ（ｎ＋１）が依然としてローレベルを提供し、第１ノードＱ（ｎ）が第１ブートストラップコンデンサＣ１の貯蔵作用のためハイレベルを維持し、第２薄膜トランジスタＴ２が導通し、クロック信号ＣＫ２のハイレベルを出力端子Ｇ（ｎ）に出力し、それにより出力端子Ｇ（ｎ）がハイレベルを出力して、第１ノードＱ（ｎ）をより高いレベルまで引き上げ、第６薄膜トランジスタＴ６が依然として導通し、第２ノードＰ（ｎ）が定電圧ローレベルＶＧＬを維持し、第２ノードＰ（ｎ）により制御される第４、第７薄膜トランジスタＴ４、Ｔ７が依然として遮断され、同時に、クロック信号ＣＫ２がハイレベルを提供するため、第９薄膜トランジスタＴ９が導通し、定電圧ハイレベルＶＧＨが第４ノードＭ（ｎ）を定電圧ハイレベルＶＧＨまで予備充電し、第１０薄膜トランジスタＴ１０が導通し、第４ノードＭ（ｎ）のハイレベルが出力端子Ｇ（ｎ）を充電する。
【００２８】
段階３、出力端子Ｇ（ｎ）がローレベルを出力する。
【００２９】
クロック信号ＣＫ２がローレベルまでホッピングし、クロック信号ＣＫ３及び出力端子Ｇ（ｎ＋１）がいずれもハイレベルを提供し、クロック信号ＣＫ１、ＣＫ４及び出力端子Ｇ（ｎ−１）が依然としてローレベルを提供し、クロック信号ＣＫ３により制御される第３薄膜トランジスタＴ３が導通し、第１ノードＱ（ｎ）がハイレベルを維持し、第２、第６薄膜トランジスタＴ２、Ｔ６が依然として導通し、第２ノードＰ（ｎ）が依然として定電圧ローレベルＶＧＬを維持し、第２ノードＰ（ｎ）により制御される第４、第７薄膜トランジスタＴ４、Ｔ７が依然として遮断され、第２薄膜トランジスタＴ２が依然として導通するため、クロック信号ＣＫ２のローレベルを出力端子Ｇ（ｎ）に出力し、それにより出力端子Ｇ（ｎ）を引き下げ、同時に、クロック信号ＣＫ２がローレベルを提供するため、第９薄膜トランジスタＴ９が遮断され、出力端子Ｇ（ｎ＋１）がハイレベルを提供するため、第１２薄膜トランジスタＴ１２が導通し、定電圧ローレベルＶＧＬが第４ノードＭ（ｎ）を定電圧ローレベルＶＧＬまで予備充電し、第１０薄膜トランジスタＴ１０が依然として導通状態にあり、第４ノードＭ（ｎ）のローレベルも出力端子Ｇ（ｎ）を引き下げる役割を果たす。
【００３０】
段階４、第１ノードＱ（ｎ）を定電圧ローレベルＶＧＬまで引き下げる。
【００３１】
クロック信号ＣＫ１がハイレベルを再び提供し、クロック信号ＣＫ２、ＣＫ３、ＣＫ４及び出力端子Ｇ（ｎ−１）がローレベルを提供し、クロック信号ＣＫ１により制御される第１薄膜トランジスタＴ１が導通し、第１ノードＱ（ｎ）を定電圧ローレベルＶＧＬまで引き下げることにより、第２、第６薄膜トランジスタＴ２、Ｔ６を遮断させる。
【００３２】
段階５、第１ノードＱ（ｎ）及び出力端子Ｇ（ｎ）のローレベル維持段階
【００３３】
クロック信号ＣＫ２がハイレベルを再び提供し、クロック信号ＣＫ１がローレベルまでホッピングし、クロック信号ＣＫ３、ＣＫ４及び出力端子Ｇ（ｎ−１）、Ｇ（ｎ＋１）がローレベルを提供し、第２ブートストラップコンデンサＣ２のブートストラップのため、第２ノードＰ（ｎ）がハイレベルまで充電され、第４、第７薄膜トランジスタＴ４、Ｔ７が導通し、それにより第１ノードＱ（ｎ）及び出力端子Ｇ（ｎ）をローレベルに維持する。
【００３４】
従来技術における出力端子Ｇ（ｎ）のハイ・ローレベルは主に第２薄膜トランジスタＴ２によって実現され、一定の時間内に第２薄膜トランジスタＴ２の対応する充電能力が限られることに比べて、本発明に係るＬＴＰＳ薄膜トランジスタによるＧＯＡ回路は、第１ノードＱ（ｎ）予備充電段階において、第９、第１０、第１１、第１２薄膜トランジスタＴ９、Ｔ１０、Ｔ１１、Ｔ１２で構成される出力調整モジュールによって、同じ時間内に、出力端子Ｇ（ｎ）の出力能力をある程度で向上させ、面内Ｐｉｘｅｌの充電率を向上させ、更に液晶パネルの表示効果を改善することができる。
【００３５】
図５は図３に示す本発明のＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路の逆方向走査シーケンス図であり、順、逆方向に走査する動作プロセスは同様であるため、以下では、逆方向に走査する動作プロセスを略述する。逆方向に走査する時、その動作プロセスは以下を含む。
【００３６】
段階１、予備充電
【００３７】
クロック信号ＣＫ３及び出力端子Ｇ（ｎ＋１）がいずれもハイレベルを提供し、第３薄膜トランジスタＴ３がクロック信号ＣＫ３の制御によって導通し、第３ノードＨ（ｎ）がハイレベルまで予備充電され、第３ノードＨ（ｎ）により制御される第６薄膜トランジスタＴ６が導通し、第５薄膜トランジスタＴ５が定電圧ハイレベルＶＧＨの制御によって常に導通し、従って、第３ノードＨ（ｎ）及び第１ノードＱ（ｎ）のレベルが常に同じであり、第１ノードＱ（ｎ）がハイレベルまで予備充電され、第２ノードＰ（ｎ）が定電圧ローレベルＶＧＬまで引き下げられ、第４、第７薄膜トランジスタＴ４、Ｔ７が遮断され、同時に、出力端子Ｇ（ｎ＋１）がハイレベルを提供するため、第１２薄膜トランジスタＴ１２が導通し、第４ノードＭ（ｎ）が引き下げられる。
【００３８】
段階２、出力端子Ｇ（ｎ）がハイレベルを出力する。
【００３９】
クロック信号ＣＫ２がハイレベルを提供し、第１ノードＱ（ｎ）が第１ブートストラップコンデンサＣ１の貯蔵作用のためハイレベルを維持し、第２薄膜トランジスタＴ２が導通し、クロック信号ＣＫ２のハイレベルを出力端子Ｇ（ｎ）に出力し、それにより出力端子Ｇ（ｎ）がハイレベルを出力して、第１ノードＱ（ｎ）をより高いレベルまで引き上げ、同時に、クロック信号ＣＫ２がハイレベルを提供するため、第９薄膜トランジスタＴ９が導通し、定電圧ハイレベルＶＧＨが第４ノードＭ（ｎ）を定電圧ハイレベルＶＧＨまで予備充電し、第１０薄膜トランジスタＴ１０が導通し、第４ノードＭ（ｎ）のハイレベルが出力端子Ｇ（ｎ）を充電する。
【００４０】
段階３、出力端子Ｇ（ｎ）がローレベルを出力する。
【００４１】
クロック信号ＣＫ２がローレベルまでホッピングし、クロック信号ＣＫ１及び出力端子Ｇ（ｎ−１）がいずれもハイレベルを提供し、第１ノードＱ（ｎ）が依然としてハイレベルであり、第２薄膜トランジスタＴ２が依然として導通し、クロック信号ＣＫ２のローレベルを出力端子Ｇ（ｎ）に出力し、それにより出力端子Ｇ（ｎ）がローレベルを出力し、同時に、クロック信号ＣＫ２がローレベルを提供するため、第９薄膜トランジスタＴ９が遮断され、出力端子Ｇ（ｎ−１）がハイレベルを提供するため、第１１薄膜トランジスタＴ１１が導通し、定電圧ローレベルＶＧＬが第４ノードＭ（ｎ）を定電圧ローレベルＶＧＬまで予備充電し、第１０薄膜トランジスタＴ１０が依然として導通状態にあり、第４ノードＭ（ｎ）のローレベルも出力端子Ｇ（ｎ）を引き下げる役割を果たす。
【００４２】
段階４、第１ノードＱ（ｎ）を定電圧ローレベルＶＧＬまで引き下げる。
【００４３】
クロック信号ＣＫ３がハイレベルを再び提供し、出力端子Ｇ（ｎ＋１）がローレベルを提供し、第３薄膜トランジスタＴ３が導通し、第１ノードＱ（ｎ）を定電圧ローレベルＶＧＬまで引き下げる。
【００４４】
段階５、第１ノードＱ（ｎ）及び出力端子Ｇ（ｎ）のローレベル維持段階
【００４５】
クロック信号ＣＫ２がハイレベルを再び提供し、クロック信号ＣＫ３がローレベルまでホッピングし、第２ブートストラップコンデンサＣ２のブートストラップのため、第２ノードＰ（ｎ）がハイレベルまで充電され、第４、第７薄膜トランジスタＴ４、Ｔ７が導通し、それにより第１ノードＱ（ｎ）及び出力端子Ｇ（ｎ）をローレベルに維持する。
【００４６】
従来技術における出力端子Ｇ（ｎ）のハイ・ローレベルは主に第２薄膜トランジスタＴ２によって実現され、一定の時間内に第２薄膜トランジスタＴ２の対応する充電能力が限られていることに比べ、本発明に係るＬＴＰＳ薄膜トランジスタによるＧＯＡ回路は、第１ノードＱ（ｎ）予備充電段階において、第９、第１０、第１１、第１２薄膜トランジスタＴ９、Ｔ１０、Ｔ１１、Ｔ１２で構成される出力調整モジュールによって、同じ時間内に、出力端子Ｇ（ｎ）の出力能力をある程度向上させ、面内Ｐｉｘｅｌの充電率を向上させ、更に液晶パネルの表示効果を改善することができる。
【００４７】
要するに、本発明に係るＬＴＰＳ半導体薄膜トランジスタによるＧＯＡ回路に、第９、第１０、第１１、第１２薄膜トランジスタＴ９、Ｔ１０、Ｔ１１、Ｔ１２で構成される出力調整モジュールを導入するため、順方向に走査する時又は逆方向に走査する時、第４ノードＭ（ｎ）のレベルはいずれも、第２クロック信号ＣＫ２がハイ、ローレベルの間をホッピングすると共に、同様にハイ、ローレベルをホッピングする。従来技術における出力端子Ｇ（ｎ）のハイ・ローレベルが主に第２薄膜トランジスタＴ２によって実現されることに比べ、本発明に係るＬＴＰＳ薄膜トランジスタによるＧＯＡ回路は、同じ時間内に、出力端子Ｇ（ｎ）の出力能力をある程度向上させ、面内Ｐｉｘｅｌの充電率を向上させ、更に液晶パネルの表示効果を改善することができる。本発明に係るＧＯＡ回路は携帯電話、ディスプレイ、テレビのゲート駆動の分野に適用される。
【００４８】
以上の説明は本発明の好適な実施形態であり、当業者であれば、本発明の原理を逸脱せずに、種々の改良及び修飾を行うことができ、これらの改良及び修飾は本発明の保護範囲内に含まれると見なされるべきである。
【図１】
2019512715.tif 000003
【図２】
2019512715.tif 000004
【図３】
2019512715.tif 000005
【図４】
2019512715.tif 000006
【図５】
2019512715.tif 000007
【国際調査報告】
2019512715.tif 000008
2019512715.tif 000009
2019512715.tif 000010
2019512715.tif 000011