(57)【要約】  第１のノード、第２のノード、シリアル相互接続システムにより直列に電気的に接続された複数の較正ノード、および複数の直列に接続された較正ノードに対応する複数の接続ノードであって、シリアル相互接続システムにより電気的に直列に接続された複数の接続ノードを有するシリアル相互接続システムに関わる方法であって、複数の較正ノードのそれぞれについて、対応基準信号をその較正ノード内へ注入することと、対応基準信号がその較正ノード内へ注入されている間に、第１および第２のノードに出現する信号の位相の和を決定することと、に関わる測定手順を実行する工程と、複数の較正ノードの決定された位相和から、複数の較正ノードのそれぞれについて位相補正値を計算する工程と；位相補正を対応する複数の接続ノードへ適用する工程とを含む方法。
2019535182.tif 000002
【特許請求の範囲】
【請求項１】
シリアル相互接続システムに関わる方法であって、当該シリアル相互接続システムは、第１のノード、第２のノード、前記シリアル相互接続システムによって電気的に直列に接続された複数の較正ノード、および複数の前記直列に接続された較正ノードに対応する複数の接続ノードであって、前記シリアル相互接続システムによって電気的に直列に接続された複数の接続ノードを有しており、
前記複数の較正ノードのそれぞれについて、以下の工程：
対応基準信号を前記較正ノード内へ注入すること；および、
前記対応基準信号が前記較正ノード内へ注入されている間に、前記第１および第２のノードに出現する信号の位相の和を決定すること；
を含む測定手順を実行すること；
前記複数の較正ノードに関して決定された前記位相和から、前記複数の較正ノードのそれぞれについて位相補正値を計算すること；および、
前記複数の較正ノードのそれぞれについて、計算された前記位相補正値を対応する前記複数の接続ノードへ適用すること；
を含む方法。
【請求項２】
第１の基準信号を前記第１のノード内へ注入すること；
前記第１の基準信号が前記第１のノード内に注入されている間に、前記第１の入力ノード内へ注入された前記第１の基準信号の位相と前記第２のノードに出現する信号の位相との和を決定すること；
をさらに含み、
前記複数の較正ノードのそれぞれについて位相補正値を計算する工程は、前記第１のノードの前記位相和を採用する、請求項１に記載の方法。
【請求項３】
前記複数の較正ノードのそれぞれについて、前記測定手順は、
前記対応基準信号が前記較正ノード内へ注入されている間に、前記第１および第２のノードに出現する前記信号の振幅の積を決定することを含み、
当該方法は、
前記複数の較正ノードの決定された前記振幅積から、前記複数の較正ノードのそれぞれについて振幅補正値を計算すること；および、
前記複数の較正ノードのそれぞれについて計算された前記振幅補正値を対応する前記複数の接続ノードへ適用すること；
をさらに含む、請求項１に記載の方法。
【請求項４】
第１の基準信号を前記第１のノード内へ注入すること；
前記第１の基準信号が前記第１のノード内に注入されている間に、注入された前記第１の基準信号と前記第２のノードに出現する信号との位相の和および振幅の積を決定すること；
をさらに含み、
前記複数の較正ノードのそれぞれについて位相および振幅補正値を計算する工程もまた、前記第１のノードの前記決定された位相和および前記決定された振幅積を採用する、請求項３に記載の方法。
【請求項５】
前記シリアル相互接続システムは、前記第１のノード、前記複数の接続ノード、および前記第２のノードを直列に相互接続する第１のシリアル相互接続を含み、ここで、前記複数の較正ノードは前記複数の接続ノードと同一である、請求項１に記載の方法。
【請求項６】
前記シリアル相互接続システムは、前記第１のノード、前記複数の較正ノード、および前記第２のノードを直列に相互接続する部分を有する第１のシリアル相互接続と、前記複数の接続ノードを直列に相互接続する部分を有する第２のシリアル相互接続とを含み、ここで、前記第１のシリアル相互接続および前記第２のシリアル相互接続は別個である、請求項１に記載の方法。
【請求項７】
前記複数の較正ノードを直列に相互接続する前記第１のシリアル相互接続の前記部分と前記複数の接続ノードを直列に相互接続する前記第２のシリアル相互接続の前記部分とは電気的に整合されている、請求項６に記載の方法。
【請求項８】
前記シリアル相互接続システムは、前記第２のノードと前記複数の較正ノードとを直列に相互接続する部分を有する第１のシリアル相互接続、前記第１のノードと前記複数の較正ノードとを直列に相互接続する部分を有する第２のシリアル相互接続、および前記複数の接続ノードを直列に相互接続する部分を有する第３のシリアル相互接続を含む、請求項１に記載の方法。
【請求項９】
前記複数の較正ノードを直列に相互接続する前記第１のシリアル相互接続の前記部分、前記複数の較正ノードを直列に相互接続する前記第２のシリアル相互接続の前記部分、および前記複数の接続ノードを直列に相互接続する前記第３のシリアル相互接続の前記部分は、電気的に整合されている、請求項８に記載の方法。
【請求項１０】
前記複数の較正ノードの任意の１つの較正ノードの前記測定手順を実行している間、いかなる他の基準信号も、前記複数の較正ノードのうちの他の較正ノードのうちの任意の較正ノードへ印可しない、請求項１に記載の方法。
【請求項１１】
前記複数の接続ノードは前記複数の較正ノードと同一である、請求項１に記載の方法。
【請求項１２】
前記複数の較正ノードの前記対応基準信号は同じ周波数を有する、請求項１に記載の方法。
【請求項１３】
前記シリアル相互接続システムはまた入力ノードを含み、
前記方法はさらに、
第１の基準信号を前記入力ノードおよび前記第１のノード内に注入すること；
前記第１の基準信号が前記入力ノードおよび前記第１のノード内に注入されている間に、前記入力ノードに注入された前記第１の基準信号の位相と前記第２のノードに出現する信号の位相との和を決定すること；
を含み、
前記複数の較正ノードのそれぞれについて位相補正値を計算する工程もまた前記入力ノードの決定された前記位相和を採用する、請求項１に記載の方法。
【請求項１４】
前記シリアル相互接続システムはまた入力ノードを含み、
前記方法はさらに、
第１の基準信号を前記入力ノードおよび前記第１のノード内に注入すること；
前記第１の基準信号が前記入力ノードおよび前記第１のノード内に注入されている間に、前記入力ノードにおける前記注入された第１の基準信号と前記第２のノードに出現する信号との位相の和および振幅の積を決定すること；
を含み、
前記複数の較正ノードのそれぞれについて位相および振幅補正値を計算する工程はまた、前記入力ノードの決定された前記位相和と決定された前記振幅積とを採用する、請求項３に記載の方法。
【請求項１５】
前記シリアル相互接続システムは、前記第１のノードと前記複数の較正ノードとを直列に相互接続する部分を有する第１のシリアル相互接続と、前記入力ノードと前記複数の接続ノードとを直列に相互接続する部分を有する第２のシリアル相互接続とを含む、請求項１３に記載の方法。
【請求項１６】
前記第１のノードおよび前記複数の較正ノードを直列に相互接続する前記第１のシリアル相互接続の前記部分と、前記入力ノードおよび前記複数の接続ノードを直列に相互接続する前記第２のシリアル相互接続の前記部分とは電気的に整合される、請求項１５に記載の方法。
【請求項１７】
シリアル相互接続システムに関わる方法であって、当該シリアル相互接続システムは、第１のノード、第２のノード、前記シリアル相互接続システムにより電気的に直列に接続された複数の較正ノード、および前記複数の直列に接続された較正ノードに対応する複数の接続ノードであって前記シリアル相互接続システムにより電気的に直列に接続された複数の接続ノードを有しており、
前記複数の較正ノードのそれぞれについて、以下の工程：
対応基準信号を前記較正ノード内へ注入すること；および、
前記対応基準信号が前記較正ノード内へ注入されている間に、前記第１および第２のノードに出現する信号の振幅の積を決定すること；
を含む測定手順を実行すること；
前記複数の較正ノードの決定された前記振幅積から前記複数の較正ノードのそれぞれについて振幅補正値を計算すること；
前記複数の較正ノードのそれぞれについて、計算された前記振幅補正値を前記対応する複数の接続ノードへ適用すること；
を含む方法。
【請求項１８】
第１の基準信号を前記第１のノード内へ注入すること；
前記第１の基準信号が前記第１のノード内に注入されている間に、前記第１の入力ノード内へ注入された前記第１の基準信号の振幅と前記第２のノードに出現する信号の振幅との積を決定すること；
をさらに含み、
前記複数の較正ノードのそれぞれについて振幅補正値を計算する工程はまた、前記第１のノードの決定された前記振幅積を採用する、請求項１７に記載の方法。
【請求項１９】
前記シリアル相互接続システムは、入力ノードをまた含み、
当該方法は、
第１の基準信号を前記入力ノードおよび前記第１のノード内に注入すること；
前記第１の基準信号が前記入力ノードおよび前記第１のノード内に注入されている間に、前記入力ノードに注入された前記第１の基準信号の振幅と前記第２のノードに出現する信号の振幅との積を決定すること、
をさらに含み、
前記複数の較正ノードのそれぞれについて振幅補正値を計算する工程はまた、前記入力ノードの決定された前記振幅積を採用する、請求項１７に記載の方法。
【請求項２０】
シリアル相互接続システムであって、第１のノード、第２のノード、前記シリアル相互接続システムにより電気的に直列に接続された複数の較正ノード、および前記複数の直列に接続された較正ノードに対応する複数の接続ノードであって、前記シリアル相互接続システムにより電気的に直列に接続された複数の接続ノードを有するシリアル相互接続システムと；
前記シリアル相互接続システムの前記第１および第２のノードへ電気的に接続され、前記第１および第２のノードにおいて感知された信号の位相の和を決定するための位相検出器と；
それぞれが前記複数の較正ノードのうちの異なる対応較正ノードへ接続された複数の切り替え可能制御型信号源と；
以下の機能：
前記複数の較正ノードのそれぞれについて、以下の工程：
前記較正ノードの前記切り替え可能制御型信号源に対応基準信号を前記較正ノード内へ注入させること；および、
前記対応基準信号が前記較正ノード内へ注入されている間に、前記位相検出器に前記第１および第２のノードに出現する信号の位相の和を決定させること；
を含む測定手順を実行する機能と；
前記複数の較正ノードの決定された前記位相和から、前記複数の較正ノードのそれぞれについて位相補正値を計算する機能と；
前記複数の較正ノードのそれぞれについて計算された前記位相補正値を前記対応する複数の接続ノードへ適用する機能と；
を実行するようにプログラムされたコントローラシステムと；
を含む装置。
【請求項２１】
前記第１のノードへ接続された第１の切り替え可能制御型信号源をさらに含み、
前記コントローラシステムはさらに、
前記第１の切り替え可能制御型信号源に第１の基準信号を前記第１のノード内へ注入させる機能と；
前記第１の基準信号が前記第１のノード内に注入されている間に、前記位相検出器に、前記注入された第１の基準信号の位相と前記第２のノードに出現する信号の位相との和を決定させる機能と；
を実行するようにプログラムされ、
前記複数の較正ノードのそれぞれについて位相補正値を計算する工程はまた、前記第１のノードの決定された前記位相和を採用する、請求項２０に記載の装置。
【請求項２２】
前記シリアル相互接続システムは、前記第１のノード、前記複数の接続ノード、および前記第２のノードを直列に相互接続する第１のシリアル相互接続を含み、
前記複数の較正ノードは前記複数の接続ノードと同一である、請求項２０に記載の装置。
【請求項２３】
前記シリアル相互接続システムは、前記第１のノード、前記複数の較正ノード、および前記第２のノードを直列に相互接続する部分を有する第１のシリアル相互接続と、前記複数の接続ノードを直列に相互接続する部分を有する第２のシリアル相互接続とを含み、
前記第１のシリアル相互接続および前記第２のシリアル相互接続は別個である、請求項２０に記載の装置。
【請求項２４】
前記複数の較正ノードを直列に相互接続する前記第１のシリアル相互接続の前記部分と前記複数の接続ノードを直列に相互接続する前記第２のシリアル相互接続の前記部分とは電気的に整合される、請求項２３に記載の装置。
【請求項２５】
前記シリアル相互接続システムは、前記第２のノードと前記複数の較正ノードとを直列に相互接続する部分を有する第１のシリアル相互接続、前記第２のノードと前記複数の較正ノードとを直列に相互接続する部分を有する第２のシリアル相互接続、および前記複数の接続ノードを直列に相互接続する部分を有する第３のシリアル相互接続を含む、請求項２０に記載の装置。
【請求項２６】
前記複数の較正ノードを直列に相互接続する前記第１のシリアル相互接続の前記部分、前記複数の較正ノードを直列に相互接続する前記第２のシリアル相互接続の前記部分、および前記複数の接続ノードを直列に相互接続する前記第３のシリアル相互接続の前記部分は、電気的に整合されている、請求項２５に記載の装置。
【請求項２７】
前記コントローラシステムはさらに、前記複数の較正ノードの前記切り替え可能制御型信号源に前記対応基準信号を前記複数の較正ノード内に一度に１回だけ注入させるようにプログラムされている、請求項２０に記載の装置。
【請求項２８】
前記複数の較正ノードの前記対応基準信号は、同一の周波数を有する、請求項２０に記載の装置。
【請求項２９】
シリアル相互接続システムであって、第１のノード、第２のノード、前記シリアル相互接続システムにより直列に電気的に接続された複数の較正ノード、および前記複数の直列に接続された較正ノードに対応する複数の接続ノードであって、また前記シリアル相互接続システムにより電気的に直列に接続された複数の接続ノードを有するシリアル相互接続システムと；
前記シリアル相互接続システムの前記第１および第２のノードへ電気的に接続され、前記第１および第２のノードにおいて感知された信号の位相の和を決定するための位相検出器と；
前記複数の接続ノードのうちのそれぞれの接続ノードを、前記複数の較正ノードのうちの対応する異なる較正ノードへ、切り替え可能に電気的に接続するための複数のスイッチと；
以下の機能：
前記複数の較正ノードのそれぞれについて、以下の工程：
前記較正ノードの前記スイッチに、対応基準信号を前記対応する接続ノードから前記較正ノード内へ注入させること；および、
前記対応基準信号が前記較正ノード内へ注入されている間に、前記位相検出器に、前記第１および第２のノードに出現する信号の位相の和を決定させること；
を含む測定手順を実行する機能；
前記複数の較正ノードの測定された前記位相和から、前記複数の較正ノードのそれぞれについて位相補正値を計算する機能；および、
前記複数の較正ノードのそれぞれについて、計算された前記位相補正値を前記対応する複数の接続ノードへ適用する機能；
を実行するようにプログラムされたコントローラシステムと；
を含む装置。
【請求項３０】
前記シリアル相互接続システムはまた、入力ノードを含み、
当該装置は、前記入力ノードへ電気的に接続された信号源をさらに含む、請求項２９に記載の装置。
【請求項３１】
前記入力ノードを前記第１のノードへ切り替え可能に電気的に接続するための第１のスイッチをさらに含み、
前記コントローラシステムはさらに、以下の機能：
前記第１のスイッチに信号を前記入力ノードから前記第１のノード内に注入させる機能；
前記信号が前記入力ノードから前記第１のノード内に注入されている間に、前記位相検出器に、前記入力ノードから前記第１のノード内に注入された前記信号の位相と、前記第２のノードに出現する信号の位相との和を決定させる機能；
を実行するようにプログラムされており、
前記複数の較正ノードのそれぞれについて位相補正値を計算する工程は、前記入力ノードの決定された前記位相和を採用する、請求項３０に記載の装置。
【請求項３２】
シリアル相互接続システムであって、第１のノード、第２のノード、当該シリアル相互接続システムにより電気的に直列に接続された複数の較正ノード、および前記複数の直列に接続された較正ノードに対応する複数の接続ノードであって、前記シリアル相互接続システムにより電気的に直列に接続された複数の接続ノード、を有するシリアル相互接続システムと；
前記シリアル相互接続システムの前記第１および第２のノードへ電気的に接続され、前記第１および第２のノードにおいて感知された信号の振幅の積を決定するための振幅検出器と；
それぞれが前記複数の較正ノードのうちの異なる対応較正ノードへ接続された複数の切り替え可能制御型信号源と；
以下の機能：
前記複数の較正ノードのそれぞれについて、以下の工程：
前記較正ノードの前記切り替え可能制御型信号源に対応基準信号を前記較正ノード内へ注入させること；および、
前記対応基準信号が前記較正ノード内へ注入されている間に、前記振幅検出器に、前記第１および第２のノードにおいて出現する信号の前記振幅の積を決定させること；
を含む測定手順を実行する機能；
前記複数の較正ノードの決定された前記振幅積から、前記複数の較正ノードのそれぞれについて振幅補正値を計算する機能；および、
前記複数の較正ノードのそれぞれについて計算された前記振幅補正値を、前記対応する複数の接続ノードへ適用する機能；
を実行するようにプログラムされたコントローラシステムと；
を含む装置。
【請求項３３】
前記第１のノードへ接続された第１の切り替え可能制御型信号源をさらに含み、
前記コントローラシステムはさらに、以下の機能：
前記第１の切り替え可能制御型信号源に第１の基準信号を前記第１のノード内へ注入させる機能；
前記第１の基準信号が前記第１のノード内に注入されている間に、前記振幅検出器に、前記注入された第１の基準信号の振幅と前記第２のノードに出現する信号の振幅との積を決定させる機能；
を実行するようにプログラムされており、
前記複数の較正ノードのそれぞれについて振幅補正値を計算する工程はまた、前記第１のノードの決定された前記振幅積を採用する、請求項３２に記載の装置。
【請求項３４】
シリアル相互接続システムであって、第１のノード、第２のノード、前記シリアル相互接続システムにより直列に電気的に接続された複数の較正ノード、および前記複数の直列に接続された較正ノードに対応する複数の接続ノードであって、また前記シリアル相互接続システムにより電気的に直列に接続された複数の接続ノードを有するシリアル相互接続システムと；
前記シリアル相互接続システムの前記第１および第２のノードへ電気的に接続され、前記第１および第２のノードにおいて感知された信号の振幅の積を決定するための振幅検出器と；
前記複数の接続ノードの各接続ノードを、前記複数の較正ノードのうちの対応する異なる較正ノードへ切り替え可能に電気的に接続するための複数のスイッチと；
以下の機能：
以下の工程：
前記複数の較正ノードのそれぞれについて、前記較正ノードの前記スイッチに対応基準信号を前記対応する接続ノードから前記較正ノード内へ注入させること；および、
前記対応基準信号が前記較正ノード内へ注入されている間に、前記振幅検出器に前記第１および第２のノードにおいて出現する信号の前記振幅の積を決定させること；
を含む測定手順を実行する機能；
前記複数の較正ノードの測定された前記振幅積から、前記複数の較正ノードのそれぞれについて振幅補正値を計算する機能；および、
前記複数の較正ノードのそれぞれについて計算された前記振幅補正値を、前記対応する複数の接続ノードへ適用する機能；
を実行するようにプログラムされたコントローラシステムと；
を含む装置。
【請求項３５】
前記シリアル相互接続システムはまた、入力ノードを含み、
前記装置は前記入力ノードへ電気的に接続された信号源をさらに含む、請求項３４に記載の装置。
【請求項３６】
前記入力ノードを前記第１のノードへ切り替え可能に電気的に接続するための第１のスイッチをさらに含み、
前記コントローラシステムは、以下の機能：
前記第１のスイッチに信号を前記入力ノードから前記第１のノード内に注入させる機能；
前記信号が前記入力ノードから前記第１のノード内に注入されている間に、前記振幅検出器に、前記入力ノードから前記第１のノード内に注入された前記信号の振幅と前記第２のノードに出現する信号の振幅との積を決定させる機能；
をさらに実行するようにプログラムされており、
前記複数の較正ノードのそれぞれについて振幅補正値を計算する工程はまた、前記入力ノードの決定された前記振幅積を採用する、請求項３４に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、米国特許法第３５巻１１９（ｅ）条の下、２０１６年９月２９日に出願の米国仮特許出願第６２／４０１，５０１号に基づく優先権を主張し、その全内容は参照として本明細書に包含される。
【０００２】
本発明の実施形態は、一般的には、信号分配ネットワークに関し、アナログフェイズドアレイの局部発振器（ＬＯ：Local Oscillator）分配、デジタルフェイズドアレイのサンプリングクロック分配、デジタル集積回路のクロック分配、または大きな回路基板のクロック分配などの用途において使用され得る。
【背景技術】
【０００３】
別個のシステムモジュール間のシリアル相互接続は、これらのモジュール間の最も単純な通信ネットワークを提供する。その単純性に起因して、このタイプのネットワークは費用および信頼性理由のために実際上有用である。一般的に、システムモジュールは、単一受動部品と同じぐらい単純な、またはフェーズロックループ（ＰＬＬ：Phased-Locked Loop）、無線全体、アンテナフェイズドアレイ、またはいくつかの他の複雑な回路と同じぐらい複雑な、任意のサブシステムであり得る。シリアル相互接続は、電気ケーブル、光ファイバ、ストリップライン、マイクロストリップライン、コプレーナライン、無線狭ビームなどの、一次元信号伝播特性を有する伝送媒体を利用する。直列接続されたシステムモジュールは、この伝送媒体へ取り付けられ、通常はプロトコルに従って信号を受信または送信する。例えば、単純なプロトコルは、信号を１つのモジュールからすべての他のモジュールへ分配することを包含する。より洗練されたプロトコルは、１つのモジュールから任意の他のモジュールまたは一組のモジュールへ、信号を送信することと受信することとの両方を包含し得る。
【０００４】
多くのアプリケーションでは、１つのモジュールから別のモジュールへのシリアル相互接続を伝播するときに、信号が受ける時間遅延を正確に知ることが重要である。例えば、多くの無線モジュールを含むフェイズドアレイ全体にわたってＬＯ（局部発振器）またはサンプリング信号をシリアルに分配する場合、各無線モジュールにおいて受信される信号間の伝搬遅延に起因する位相差を補正することが重要である。フェイズドアレイの本来の機能はすべての無線通信における信号の精密なグローバル位相アライメントに依存するため、「位相校正」とも呼ばれるこの補正無しでは、フェイズドアレイの正しい動作は損なわれるだろう。
【０００５】
同様に、いくつかのアプリケーションでは、時間遅延または位相シフトだけでなく送信損失または他の影響に起因する信号振幅変化も補正されなければならない。例えば、２０１３年１２月１７日出願の米国特許第８，６１１，９５９号に記載されその全内容が参照によって本明細書に包含される、アクティブアレイにおける中間周波数（ＩＦ）ラインは、位相シフトに加えて実質的損失を有する。これらの損失は、正しいシステム運用のためには補償される必要がある。振幅補正は「振幅較正」とも呼ばれる。
【０００６】
製造サンプルでは、シリアル相互接続上の信号搬送に起因する位相シフトおよび振幅変化を生じる時間遅延が、計算または直接測定され得る。しかし、このような方法は、シリアル相互接続の物理的実装が、製造後に所望精度まで予測可能でありかつ温度および湿度などの動作条件の予測変化に関して予測不能に変動しない伝送特性を有する場合だけ、位相／振幅較正に使用され得る。例えばシリアル相互接続の伝送特性が、所望精度を越えた製造バラツキに晒されると、製造サンプルのいかなる製造前計算およびシミュレーションまたはいかなる直接測定も製造されるすべてのユニットの伝送特性を正しく表現し得ない。
【０００７】
同様に、すべての製造ユニットが工場温度および湿度条件における予測可能な伝送特性を有しても、これらの特性は、フィールド動作条件にしたがって所望精度を越えて予測不能に変動し得る。このような場合、シリアル相互接続の時間遅延および振幅変化を識別するための上記方法は、フィールドにおける時間遅延および振幅変化を正しく補償するために使用することはできない。
【０００８】
シリアル相互接続の位相／振幅較正が必要とされる場合、通常の手法は、製造および動作条件全体にわたって予測可能特性を保証する材料および設計技術によりシリアル相互接続を製作することである。これはほとんどの場合大きなコスト上のペナルティを伴う。例えば大きな電気システム（すなわち動作周波数の波長と比較して大きな物理的寸法を有するシステム）であるフェイズドアレイを取り上げる。ＬＯ（局部発振器）信号などの高周波信号がシリアル相互接続上のフェイズドアレイを介し伝播すれば、非常に大きな（例えば数千度の）位相スキューが発生し、しかもこれらのスキューの補償（位相校正）は位相スキューをわずか数度まで低減しなければならない。これは、自然スキューがこのレベルの精度まで予測可能でなければ実現することができない。このような精密な特性を有する伝送ラインを製作するためには、高価な材料（例えば誘電体など）と高い製作公差（例えば線幅、厚さなど）が必要とされる。
【０００９】
固有な位相校正を有するシリアル相互接続を設計するための低コスト方法は、２００８年７月２１日出願の米国特許第８，２５９，８８４号明細書に記載されており、その全内容は参照により本明細書に包含される。同じ効果に対する他の手法も米国特許第８，２５９，８８４号に特定される従来技術に記載されている。これらの方法では、高価な材料および製作公差に依存するのではなく、設計は整合伝送ライン上で伝播する信号間の相互補償に依存する。これらの方法はさらに、様々な高精度アナログ回路に依存する。実際には、これらのアナログ回路は、高速での動作と高精度での動作を同時に必要とするので、設計が挑戦的であり、１つの実施形態から別の実施形態へスケーリングまたはポーティングするのは困難である。
【発明の概要】
【課題を解決するための手段】
【００１０】
ここで、我々は、それぞれのシリアル相互接続の予測可能な伝送特性に依存することなく位相および振幅が較正されるシリアル相互接続上で長い電気長までコヒーレント信号を分配する新しい方法を説明する。ほとんどの従来技術方法とは異なり、これらの新しい方法はまた、アナログ回路の代わりに低コスト、スケーラブル、およびポータブルであるデジタル回路による実施形態に当然適合する。さらに、新方法のうちいくつかは整合伝送ラインに依存しない。
【００１１】
明瞭かつ単純にするために、新概念は、連続波（ＣＷ：continuous wave）信号（すなわち単一周波数または単一トーンを含む信号）を使用することにより導入され説明される。しかし、これらの概念は、通信システムにおいて使用される変調された帯域通過信号などのより複雑な信号に有効である。例えば、１つの特定周波数における位相校正は通常、較正周波数に近い範囲の周波数全体にわたって有効である。
【００１２】
概して、一態様では、本発明は、第１のノード、第２のノード、シリアル相互接続システムにより直列に電気的に接続された複数の較正ノード、および複数の直列接続された較正ノードに対応する複数の接続ノードであって、シリアル相互接続システムにより電気的に直列接続された複数の接続ノードを有するシリアル相互接続システムに関わる方法を特徴とする。本方法は、複数の較正ノードのそれぞれについて、対応基準信号を当該較正ノード内へ注入することと、対応基準信号が当該較正ノード内へ注入されている間に、第１および第２のノードに出現する信号の位相の和を判断することとに係る測定手順を実行する工程と；複数の較正ノードの判断された位相和から複数の較正ノードのそれぞれについて位相補正値を計算する工程と；複数の較正ノードのそれぞれについて計算された位相補正値を対応する複数の接続ノードへ適用する工程とを含む。
【００１３】
概して、別の態様では、本発明は、複数の較正ノードのそれぞれについて、対応基準信号を当該較正ノード内へ注入することと、対応基準信号が当該較正ノード内へ注入されている間に、第１および第２のノードに出現する信号の振幅の積を判断することとに関わる測定手順を実行する工程と；複数の較正ノードの判断された振幅積から、複数の較正ノードのそれぞれについて振幅補正値を計算する工程と；複数の較正ノードのそれぞれについて計算された振幅補正値を対応する複数の接続ノードへ適用する工程とを含む方法を特徴とする。
【００１４】
他の実施形態は以下の特徴のうちの１つまたは複数を含む。本方法はまた、第１の基準信号を第１のノード内へ注入する工程と、第１の基準信号が第１のノード内へ注入されている間に、第１のノード内へ注入された第１の基準信号の位相と第２のノードに出現する信号の位相との和を判断する工程とを含む。複数の較正ノードのそれぞれについて位相補正値を計算する工程もまた、第１のノードの判断された位相和を採用する。複数の較正ノードのそれぞれについて、測定手順はまた、対応基準信号が当該較正ノード内へ注入されている間に、第１および第２のノードに出現する信号の振幅の積を判断する工程を含み、本方法はさらに、複数の較正ノードの判断された振幅積から、複数の較正ノードのそれぞれについて振幅補正値を計算する工程と；複数の較正ノードのそれぞれについて計算された振幅補正値を対応する複数の接続ノードへ適用する工程とを含む。本方法はさらに、第１の基準信号を第１のノード内へ注入する工程と；第１の基準信号が第１のノード内へ注入されている間に、注入された第１の基準信号と第２のノードに出現する信号との位相の和および振幅の積を判断する工程とを含み、複数の較正ノードのそれぞれについて位相および振幅補正値を計算する工程もまた、第１のノードの判断された位相和および判断された振幅積を採用する。
【００１５】
さらに他の実施形態は以下の特徴のうちの１つまたは複数を含む。複数の較正ノードの任意の１つの較正ノードの測定手順を実行している間に、いかなる他の基準信号も、複数の較正ノードのうちの他の較正ノードのうちの任意の較正ノードへ適用しないこと。複数の接続ノードは複数の較正ノードと同じである。複数の較正ノードの対応基準信号は同じ周波数を有する。シリアル相互接続システムはまた入力ノードを含む。本方法はさらに、第１の基準信号を入力ノードおよび第１のノード内に注入する工程と、第１の基準信号が入力ノードおよび第１のノード内に注入されている間に、入力ノードにおける上記注入された第１の基準信号の位相と第２のノードに出現する信号の位相との和を判断する工程とを含む。複数の較正ノードのそれぞれについて位相補正値を計算する工程もまた入力ノードの判断された位相和を採用する。シリアル相互接続システムはまた入力ノードを含む。本方法はさらに、第１の基準信号を入力ノードおよび第１のノード内に注入する工程と、第１の基準信号が入力ノードおよび第１のノード内に注入されている間に、入力ノードにおける上記注入された第１の基準信号の位相と第２のノードに出現する信号の位相との和および振幅の積を判断する工程とを含む。複数の較正ノードのそれぞれについて位相および振幅補正値を計算する工程はまた、入力ノードの判断された位相和と判断された振幅積とを採用する。
【００１６】
概して、依然としてさらに別の態様では、本発明は、第１のノード、第２のノード、シリアル相互接続システムにより直列に電気的に接続された複数の較正ノード、および複数の直列接続された較正ノードに対応する複数の接続ノードであって、シリアル相互接続システムにより電気的に直列接続された複数の接続ノードを有するシリアル相互接続システムと；第１および第２のノードにおいて感知された信号の位相の和を判断するためのシリアル相互接続システムの第１および第２のノードへ電気的に接続された位相検出器と；それぞれが複数の較正ノードのうちの異なる対応較正ノードへ接続された複数の切り替え可能制御型信号源と；コントローラシステムとを含む装置を特徴とする。コントローラシステムは、複数の較正ノードのそれぞれについて、当該較正ノードの切り替え可能制御型信号源に対応基準信号を当該較正ノード内へ注入させることと、対応基準信号が当該較正ノード内へ注入されている間に、位相検出器に第１および第２のノードに出現する信号の位相の和を判断させることとに関わる測定手順を実行する機能と；複数の較正ノードの判断された位相和から複数の較正ノードのそれぞれについて位相補正値を計算する機能と；複数の較正ノードのそれぞれについて計算された位相補正値を対応する複数の接続ノードへ適用する機能とを行うようにプログラムされる。
【００１７】
概して、別の態様では、本発明は、第１のノード、第２のノード、シリアル相互接続システムにより直列に電気的に接続された複数の較正ノード、および複数の直列接続された較正ノードに対応する複数の接続ノードであって、またシリアル相互接続システムにより電気的に直列接続された複数の接続ノードを有するシリアル相互接続システムと；第１および第２のノードにおいて感知された信号の位相の和を判断するためのシリアル相互接続システムの第１および第２のノードへ電気的に接続された位相検出器と；複数の接続ノードの各接続ノードを複数の較正ノードの対応する異なる較正ノードへ切り替え可能に電気的に接続するための複数のスイッチと；コントローラシステムとを含む装置を特徴とする。コントローラシステムは、複数の較正ノードのそれぞれについて、較正ノードのスイッチに対応基準信号を対応接続ノードから当該較正ノード内へ注入させることと、対応基準信号が当該較正ノード内へ注入されている間に、位相検出器に第１および第２のノードに出現する信号の位相の和を判断させることとに関わる測定手順を実行する機能と；複数の較正ノードの測定された位相和から、複数の較正ノードのそれぞれについて位相補正値を計算する機能と；複数の較正ノードのそれぞれについて計算された位相補正値を対応する複数の接続ノードへ適用する機能とを行うようにプログラムされる。
【００１８】
他の実施形態は以下の特徴のうちの１つまたは複数を含む。本装置はさらに、第１のノードへ接続された第１の切り替え可能制御型信号源を含む。コントローラシステムはさらに、第１の切り替え可能制御型信号源に第１の基準信号を第１のノード内へ注入させる機能と；第１の基準信号が第１のノード内へ注入されている間に位相検出器に、注入された第１の基準信号の位相と第２のノードに出現する信号の位相との和を判断させる機能とを行うようにプログラムされる。複数の較正ノードのそれぞれについて位相補正値を計算する工程もまた、第１のノードの判断された位相和を採用する。本装置はさらに、入力ノードを第１のノードへ切り替え可能に電気的に接続するための第１のスイッチを含む。コントローラシステムはさらに、第１のスイッチに信号を入力ノードから第１のノード内に注入させる機能と；信号が入力ノードから第１のノード内に注入されている間に位相検出器に、入力ノードから第１のノード内に注入された上記信号の位相と第２のノードに出現する信号の位相との和を判断させる機能とを行うようにプログラムされる。複数の較正ノードのそれぞれについて位相補正値を計算する工程もまた、入力ノードの判断された位相和を採用する。コントローラシステムはさらに、複数の較正ノードの切り替え可能制御型信号源に、対応基準信号を複数の較正ノード内に一度に１回だけ注入させるようにプログラムされる。シリアル相互接続システムはまた入力ノードを含む。本装置はさらに、入力ノードへ電気的に接続された信号源を含む。
【００１９】
さらに他の実施形態は以下の特徴のうちの１つまたは複数を含む。シリアル相互接続システムは、第１のノードを直列に相互接続する第１のシリアル相互接続、複数の接続ノード、および第２のノードを含む。複数の較正ノードは複数の接続ノードと同じである。代替的に、シリアル相互接続システムは、第１のノード、複数の較正ノード、および第２のノードを直列に相互接続する部分を有する第１のシリアル相互接続と、複数の接続ノードを直列に相互接続する部分を有する第２のシリアル相互接続とを含む。第１のシリアル相互接続および第２のシリアル相互接続は別個である。複数の較正ノードを直列に相互接続する第１のシリアル相互接続の部分と複数の接続ノードを直列に相互接続する第２のシリアル相互接続の部分とは電気的に整合される。代替的に、シリアル相互接続システムは、第２のノードと複数の較正ノードとを直列に相互接続する部分を有する第１のシリアル相互接続、第２のノードと複数の較正ノードとを直列に相互接続する部分を有する第２のシリアル相互接続、および複数の接続ノードを直列に相互接続する部分を有する第３のシリアル相互接続を含む。複数の較正ノードを直列に相互接続する第１のシリアル相互接続の部分、複数の較正ノードを直列に相互接続する第２のシリアル相互接続の部分、および複数の接続ノードを直列に相互接続する第３のシリアル相互接続の部分は電気的に整合される。
【００２０】
概して、依然としてさらに別の態様では、本発明は、第１のノード、第２のノード、シリアル相互接続システムにより直列に電気的に接続された複数の較正ノード、および複数の直列接続された較正ノードに対応する複数の接続ノードであって、シリアル相互接続システムにより電気的に直列接続された複数の接続ノードを有するシリアル相互接続システムと；第１および第２のノードにおいて感知された信号の振幅の積を判断するためのシリアル相互接続システムの第１および第２のノードへ電気的に接続された振幅検出器と；それぞれが複数の較正ノードのうちの異なる対応較正ノードへ接続された複数の切り替え可能制御型信号源と；コントローラシステムとを含む装置を特徴とする。コントローラシステムは、複数の較正ノードのそれぞれについて、当該較正ノードの切り替え可能制御型信号源に対応基準信号を当該較正ノード内へ注入させることと、対応基準信号が当該較正ノード内へ注入されている間に、振幅検出器に第１および第２のノードに出現する信号の振幅の積を判断させることとに関わる測定手順を実行する機能と；複数の較正ノードの判断された振幅積から、複数の較正ノードのそれぞれについて振幅補正値を計算する機能と；複数の較正ノードのそれぞれについて計算された振幅補正値を対応する複数の接続ノードへ適用する機能とを行うようにプログラムされる。
【００２１】
他の実施形態は第１のノードへ接続される第１の切り替え可能制御型信号源を含む。コントローラシステムはさらに、第１の切り替え可能制御型信号源に第１の基準信号を第１のノード内へ注入させる機能と；第１の基準信号が第１のノード内へ注入されている間に、振幅検出器に、注入された第１の基準信号の振幅と第２のノードに出現する信号の振幅との積を判断させる機能とを行うようにプログラムされる。複数の較正ノードのそれぞれについて振幅補正値を計算する工程もまた、第１のノードの判断された振幅積を採用する。
【００２２】
概して、依然として別の態様では、本発明は、第１のノード、第２のノード、シリアル相互接続システムにより直列に電気的に接続された複数の較正ノード、および複数の直列接続された較正ノードに対応する複数の接続ノードであって、シリアル相互接続システムにより電気的に直列接続された複数の接続ノードを有するシリアル相互接続システムと；第１および第２のノードにおいて感知された信号の振幅の積を判断するためのシリアル相互接続システムの第１および第２のノードへ電気的に接続された振幅検出器と；複数の接続ノードの各接続ノードを複数の較正ノードの対応する異なる較正ノードへ切り替え可能に電気的に接続するための複数のスイッチと；コントローラシステムとを含む装置を特徴とする。コントローラシステムは、複数の較正ノードのそれぞれについて、較正ノードのスイッチに対応基準信号を対応接続ノードから当該較正ノード内へ注入させることと；対応基準信号が当該較正ノード内へ注入されている間に、振幅検出器に第１および第２のノードに出現する信号の振幅の積を判断させることとに関わる測定手順を実行する機能と；複数の較正ノードの測定された振幅積から、複数の較正ノードのそれぞれについて振幅補正値を計算する機能と；複数の較正ノードのそれぞれについて計算された振幅補正値を対応する複数の接続ノードへ適用する機能とを行うようにプログラムされる。
【００２３】
他の実施形態は以下の特徴のうちの１つまたは複数を含む。シリアル相互接続システムはまた入力ノードを含む。本装置はさらに、入力ノードへ電気的に接続された信号源を含む。本装置はまた、入力ノードを第１のノードへ切り替え可能に電気的に接続するための第１のスイッチを含む。コントローラシステムはさらに、第１のスイッチに信号を入力ノードから第１のノード内に注入させる機能と；信号が入力ノードから第１のノード内に注入されている間に、振幅検出器に、入力ノードから第１のノード内に注入された当該信号の振幅と第２のノードに出現する信号の振幅との積を判断させる機能とを行うようにプログラムされる。複数の較正ノードのそれぞれについて振幅補正値を計算する工程はまた、入力ノードの判断された振幅積を採用する。
【図面の簡単な説明】
【００２４】
【図１】シリアル相互接続上でコヒーレント信号を分配する第１の方法の単純化概要図を描写する。
【図２】可能なＰＳ／ＭＰ検出器およびコントローラ（ＣＴＲ）の単純化概要図を描写する。
【図３】シリアル相互接続上でコヒーレント信号を分配する第２の方法の単純化概要図を描写する。
【図４】シリアル相互接続上でコヒーレント信号を分配する第３の方法の単純化概要図を描写する。
【図５】シリアル相互接続上でコヒーレント信号を分配する第４の方法の単純化概要図を描写する。
【図６】本明細書で説明するシリアル相互接続を校正するためのアルゴリズムのフローチャートである。
【図７】本明細書で説明される校正手法が使用され得るアナログフェイズドアレイのダイアグラムである。
【図８】本明細書で説明される校正手法がフェーズドアレイアンテナシステムへ適用されるシステムを示す。
【図９】本明細書で説明される校正手法がクロック信号をＶＬＳＩへ分配する工程へ適用されるシステムを示す。
【発明を実施するための形態】
【００２５】
［シリアル相互接続上でコヒーレント信号を分配する第１の方法］
シリアル相互接続上で長い電気長までコヒーレント信号を分配する第１の方法は図１に示されたシステムの支援により説明されることになるが、この方法の原理は図１に示された特定実装形態より一般的であるということを理解すべきである。シリアル相互接続１ａは２つの終点Ｘ、Ｙを、点Ｘ、Ｙから遠い電気長に互いに位置し得る中間点Ａ、Ｂへリンクする。システムへ入力信号を提供する入力信号生成器２は、スイッチ（Ｓ：switch）３を介し終点Ｘにおいてシリアル相互接続１ａへ結合される。スイッチ３がオン状態であれば、入力信号生成器２は、点Ｘ、Ａ、Ｂ、Ｙを含むこの直列リンク上の多くの点へシリアル相互接続１ａを介し信号を送信し得る。したがって、信号生成器２ｂはその信号をシリアル相互接続１ａ上のすべての点へ分配する。先に論述されたように、このようにして分配された信号の一部またはすべてはコヒーレントである（すなわち同じ振幅および位相を有するまたは既知の関係式で関係付けられた振幅および位相を有する）ことが多くのシステムにとって有益である。
【００２６】
入力信号生成器２により点Ｘにおいて印可された信号は、点Ｘにおける信号の位相および振幅と比較して位相差Φ１と点Ｘにおける信号の振幅に対する比がα１である振幅とを有して点Ａに到達する。この信号がさらに伝わると信号は、点Ａにおける信号の位相と比較して位相差Φ２と点Ａにおける信号の振幅に対する比がα２である振幅とを有して終点Ｙに到達する。Φ１、α１、Φ２、α２のこれらの定義によると、そして信号が点Ｘから点Ｙへ伝播するケースでは、我々は以下の関係式を有する：Φ１＝ΦＡ−ΦＸ、ここでΦＡはノードＡにおける位相であり、ΦＸはノードＸにおける位相である、Φ２＝ΦＹ−ΦＡ、ここでΦＹはノードＹにおける位相である、α１＝ＭＡ／ＭＸ、ここでＭＡはノードＡにおける振幅であり、ＭＸはノードＸにおける振幅である。α２＝ＭＹ／ＭＡ、ここでＭＹはノードＹにおける振幅である。ノードＡに関して、全ループ遅延はΦ１＋Φ２＝ΦＹ−ΦＸに等しく、これはすべてのノードに関し定数であるということを観察すべきである。全ループ利得はα１×α２＝ＭＹ／ＭＸに等しく、これもまたすべてのノードに関し一定であるということにも注意すべきである。
【００２７】
相対量Φ１、α１、Φ２、α２と絶対量ΦＸ、ΦＡ、ΦＹ、ＭＸ、ＭＡ、ＭＹとの間のこれらの関係式は、信号生成器２が信号をシリアル相互接続上のすべてのノードへ分配する場合に通常そうであるように信号がノードＸからノードＹへ伝播する場合だけに有効であるということにも気付くべきである。シリアル相互接続１ａ上の任意の他の信号伝播モードでは、相対量と絶対量間の対応関係式は上記関係式のとおりであるが異なる（適切な場合、逆伝搬に対応して異なる極性である）。
【００２８】
この分配方法の第１の目的は、シリアル相互接続１ａの伝送特性がシリアル相互接続１ａの全体または任意の一部分にわたって予測可能であるということを仮定すること無く量ΦＡ、ＭＡを判断することである。さらに、点Ｘ、Ａ、Ｂ、Ｙへ結合されたいかなる信号源または回路もいかなるグローバル位相および振幅基準へもアクセスしなく、したがって、どのようにそれぞれのノードにおける信号の位相および振幅が他のノードにおける位相および振幅に関係するかを判断する手段を有しないということを仮定する。これらの条件は直列接続が使用される多くの特定アプリケーションにおいて発生する。
【００２９】
本明細書において論述される第１の方法に関する追加の仮定は、図１のシステムにおける動作周波数がすべてのノードにおいて既知であるということである。これは、システムの初期化中に（いかなる位相／振幅較正プロセスも開始する前に）動作周波数が接続点ＸからＡ、Ｂ、Ｙを含むすべての他の接続点へシリアル相互接続１ａ上で伝達され得るので基本的なまたは厳しい制限ではない。これを行う１つのやり方は、システム初期化中に入力信号生成器２の周波数へ調整されるだろう調節可能周波数基準を点Ａ、Ｂ、Ｙ（図１に示さず）に加えることによるものである。このようにして、接続点Ａ、Ｂ、Ｙは接続点Ｘにおける動作周波数の知識を取得し維持する。動作周波数の知識を点ＸからＡ、Ｂ、Ｙへ転送することは上に述べたように単純明快であり、シリアル相互接続１ａ上で発生する位相および振幅変化は本出願において説明される方法が適用される前には未知のままであるということが強調される。
【００３０】
図１のシステムにおいてただ２つの中間点（Ａ、Ｂ）を使用することは、第１の分配方法および後で導入される他の分配方法を説明するのに十分である。しかし、本明細書で説明するこの第１および他の分配方法は、任意特定アプリケーションに適するために必要な限り多くの中間点を追加しても有効なままである。これは、本方法について説明した後に、より明らかになる。
【００３１】
シリアル相互接続１ａは、任意の他の受動または能動直列接続の両端において適切に終端された単純な伝送ラインであり得る。シリアル相互接続１ａの１つの要件は、信号を終点においてまたは任意の中間点において無反射で両方向に伝播させることである。別の要件は、中間点において注入された信号を、既知の相対的位相および振幅（例えば同じ位相、等しい振幅、または既知の位相差および既知の振幅比）を有する反対方向に発射する成分に分割することである。換言すれば、中間点においてシリアル相互接続１ａ内に注入されたいかなる信号も終点に向かって反対方向に伝搬する成分に予想可能に分割されると仮定される。これらの成分は他の中間点を通り過ぎて適切な終端により終点において十分に吸収されるので反射を生じない。信号が終点の一方において注入されれば、信号は他の端点に向かって伝わる単一成分だけを生成することになる。
【００３２】
図１のシステムはさらに、シリアル相互接続１ａの２つの終点へ結合され終点において信号間の位相和および振幅積を検出することができるサブシステム４を含む。このため、サブシステム４は位相和／振幅積検出器すなわちＰＳ／ＭＰ（phase-sum/magnitude-product）検出器４と呼ばれる。ＰＳ／ＭＰ検出器４は、シリアル相互接続１ａの終点から検出した位相和および振幅積値をコントローラ（ＣＴＲ）１０へ渡す。ＣＴＲ１０は、スイッチ３および（スイッチ制御型）信号源１００、１０１、１０２を独立に（例えば、別個のデジタルアドレスを使用して）オンおよびオフにするための制御バス１１を有する。これらの信号源１００、１０１、１０２は、接続点Ｘ、Ａ、Ｂそれぞれにおいてシリアル相互接続１ａへ結合されそして入力信号生成器２の信号と同じ動作周波数であるがいかなる相互関係も無い任意位相および振幅を有する動作周波数を有すると仮定される。シリアル相互接続１ａへのこれらの信号源の結合は、直接接続により、容量結合器により、誘導結合器により、または任意の他の無方向性信号結合方法により行われ得る。
【００３３】
また、制御バス１１を介し、ＣＴＲ１０は較正回路（Ｃ：calibration circuits）５の状態を独立に設定し得る。各較正回路５は、接続点ＡまたはＢにおいてシリアル相互接続１ａへそれぞれ結合され、このノードから信号を受信する。較正回路５は、位相をシフトし、受信信号の振幅をスケーリングし、その結果の信号をノードＡ１またはＢ１においてそれぞれ出力する。較正回路５の状態は、較正回路５により行われる位相シフトおよび振幅スケーリングの量を定義する。典型的な較正回路５は、プログラム可能位相シフトを有する可変利得増幅器（ＶＧＡ：Variable Gain Amplifier）または位相回転子回路の直列組み合わせである。
【００３４】
一般的に、ＰＳ／ＭＰ検出器４およびＣＴＲ１０は、アナログ、デジタル、混合信号回路を用いたそして恐らくソフトウェアによる様々なやり方で実現され得る。好適な実施形態が図２に示され、ここでは、ＰＳ／ＭＰ検出器４は２つのアナログデジタル変換器（ＡＤＣ：analog-to-digital converter）４１およびデジタルプロセッサ（ＤＰ：digital processor）４２を有し、ＣＴＲ（図１の１０）はデジタルコントローラ（ＤＣＴＲ：digital controller）１２である。ＤＰ４２およびＤＣＴＲ１２はデジタルシグナルプロセッサ（ＤＳＰ）２０上で走るソフトウェアで実現される。
【００３５】
２つのアナログデジタル変換器（ＡＤＣ）４１は、図１のシリアル相互接続１ａの終点Ｘ、Ｙから受信される２つの入力信号１３をデジタル化する。信号１３の直接デジタル化が非実用的（例えば使用されるＡＤＣのあまりに高い信号周波数）である場合、ダウンコンバータ（例えばミキサ）がデジタル化（図２に示さないが、ＡＤＣブロック４１内に含まれると仮定する）の前に追加される。ＤＰ４２は、２つのデジタル化信号（例えばフーリエ変換または同様な技術による）から位相値と利得値とを抽出し、位相和および振幅乗算を行う。ＤＣＴＲ１２は、シリアル相互接続１ａにおける位相および振幅変化を検出および補償するのに必要なシーケンス制御工程および計算を行う。これらの制御工程および計算は、次に説明されるが、図２に示す例示的実施形態のためだけのものではなく、ＰＳ／ＭＰ検出器４およびＣＴＲ１０の任意の他の実施形態に原理的に有効である。
【００３６】
図１のシリアル相互接続１ａにおける位相／振幅変化の検出は次のように行われる。ＣＴＲ１０は最初に、図１のスイッチ３をオフにして、入力信号がシリアル相互接続１内へ結合されるのを阻止する。次に、ＣＴＲ１０は、信号源１０１、１０２がオフである間に信号源１００をオンにする。ＰＳ／ＭＰ検出器４は、全位相和ＰＳ０＝ΦＸ＋ΦＸ＋Φ１＋Φ２および全振幅積ＭＰ０＝ＭＸ×ＭＸ×α１×α２を検出し、これらの値をＣＴＲ１０へ渡し、ＣＴＲ１０はこれらを記憶する。ＰＳ０およびＭＰ０に関する上記式は、ΦＹ＝ΦＸ＋Φ１＋Φ２およびＭＹ＝ＭＸ×α１×α２、という事実から単純に理解できる。
【００３７】
次に、ＣＴＲ１０は、信号源１００をオフにし、信号源１０１をオンにする。今回、信号源１０１の信号が、シリアル相互接続１ａ上を互いに反対方向に伝わる成分に等しく分割されると仮定すると、ＰＳ／ＭＰ検出器４は位相和ＰＳ１＝ΦＡ＋Φ１＋ΦＡ＋Φ２および振幅積ＭＰ１＝ＭＡ×α１×ＭＡ×α２を検出する。これらの式は、信号源１０１からの信号の伝搬条件から、そしてシリアル相互接続は相互的である（シリアル相互接続の任意の部分上の位相および振幅変化が両伝搬方向に関して同じである）という仮定から得られる。ＰＳ／ＭＰ検出器４は、再度、値ＰＳ１、ＭＰ１をＣＴＲ１０へ渡し、ＣＴＲ１０はこれらを記憶する。
【００３８】
今や使用可能である情報に基づき、ＣＴＲ１０は最初に、単純な減算および除算により量（ＰＳ１−ＰＳ０）＝２×（ΦＡ−ΦＸ）および（ＭＰ１／ＭＰ０）＝（ＭＡ／ＭＸ）２を計算する。相対量Φ１、Φ２、α１、α２が２つの新しい式から除外されたということに留意されたい。ΦＸ、ＭＸを位相および振幅のそれぞれの基準（例えばΦＸ＝０、ＭＸ＝１）と見做して、ＣＴＲ１０は、さらにΦＡ＝（１／２）×（ＰＳ１−ＰＳ０）およびＭＡ＝ＳＱＲＴ（ＭＰ１／ＭＰ０）を計算する。ここでＳＱＲＴ（ｘ）は平方根関数である。これらの結果に基づき、ＣＴＲ１０はまた、明らかに単純な式を介し量Φ１、Φ２、α１、α２を計算する（例えば、Φ１＝ΦＡ−ΦＸ、Φ２＝ΦＹ−ΦＡ、α１＝ＭＡ／ＭＸ、α２＝ＭＹ／ＭＡ）。
【００３９】
同じプロセスはΦＢ、ＭＢ（現段階では位相および振幅）を計算するために点Ｂへ適用される。この目的を達成するために、ＣＴＲ１０は信号源１０１をオフにし、信号源１０２をオンにして、点Ａに関しこの方法を繰り返す。一般的に、シリアル相互接続１ａ内の任意の他の点の位相および振幅は、この方法により計算され得る。フェーズドアンテナアレイ（図７を参照）などのいくつかのアプリケーションでは、１つのアンテナ素子から別のアンテナ素子までの（例えばシリアル相互接続１ａ上の１つの点から別の点までの）位相および振幅の相対的変化だけが重要である。これらのケースでは、信号源１００は必要でなく、したがって削除され得る。次に、信号源１００の役割は、ノードＸからノードＹへ伝搬する信号により遭遇されるシリアル相互接続１ａ内の第１の点における信号源により果たされる。
【００４０】
上述の方法に従って値ΦＡ、ΦＢ、ＭＡ、ＭＢおよびシリアル相互接続１ａ上のすべての分配点の追加の同様な量を判断した後、ＣＴＲ１０は、シリアル相互接続１ａ上の信号搬送に起因する点Ａ、Ｂ（これに加えて、図１に示さないすべての他の点）において発生する位相および振幅変化を反転するために較正回路５の状態を設定する。望ましい結果は、入力信号生成器２の信号がスイッチ３を介しシリアル相互接続１ａ内に切り替えられると信号は同相でかつ等しい振幅でもって点Ａ１、Ｂ１に到達するということである。ＣＲＴ１０は、ΦＡ、ΦＢ、ＭＡ、ＭＢの値から直接計算され得る適正値により較正回路５の位相シフトおよび振幅シフトを設定する。例えば、点Ｘに対する点Ａ１の等化は、点Ａへ接続された較正回路５においてＮ×π−ΦＡ位相シフト（ここで、Ｎは整数である）および１／ＭＡ振幅スケーリングを設定することにより実現される。このようにして、点Ａ１と点Ｘにおける位相および振幅は等しくなる。Ｎ×π位相シフトの追加は因果（位相が常に時間と共に進む）システムを有するということを保証するために実際上必要である。同様に、点Ｘに対する点Ｂ１の等化は、点Ｂへ接続された較正回路５においてＮ×π−ΦＢ位相シフトおよび１／ＭＢ振幅スケーリングを設定することにより実現される。
【００４１】
この第１の方法の重要な特性は、既に論述されたように、信号源１００、１０１、１０２の動作周波数を除きいかなるパラメータ、信号源、または他の部品同士のいかなる整合も必要としないということである。明らかに、同じ方法が、３以上の点を有するシリアル相互接続に使用され得る。また、この方法を上に論述されたケース以外のケース（入力信号生成器２がＸとは異なるノードへ接続される場合など）へ適用することは簡単である。これらの他のケースでは、量ΦＡ、ΦＢ、ＭＡ、ＭＢなどの検出プロセスは同じであるが、較正回路５の状態を補償する計算は、各ケースの特定伝搬条件から生じる異なる式に基づく。
【００４２】
［シリアル相互接続を校正する第２の方法］
上述の第１のコヒーレント分配方法の限界は、入力信号生成器２がシリアル相互接続１ａを駆動している間はシリアル相互接続１ａ上の位相／振幅値を検出することは可能ではないということである。さらに、信号源１００、１０１、または１０２のうちのいずれかをオンにすることは、入力信号生成器２からの信号の伝搬と干渉し、後者の信号はＰＳ／ＭＰ検出器４の出力の誤差を生じるだろう。明らかに、この問題は、同じシリアル相互接続が信号分配のためと位相／振幅値を感知するためとの両方に使用されるということの結果である。したがって、シリアル相互接続１ａの較正を反復または再照査することが必要であれば、信号生成器２はスイッチ３をオフにすることによりシリアル相互接続１ａから切り離されなければならない。いくつかのアプリケーションでは、これは許容可能ではない。例えば、シリアル相互接続１ａが、ライブ通信ネットワークにおいて使用される信号を搬送すれば、入力信号生成器２をオフにすることが通信を遮断する。しかも、フィールド作業条件が、位相／振幅較正プロセスの反復を必要とするシリアル相互接続１ａの伝送特性を変更し得る。第１の方法は、シリアル相互接続の動作を停止することなくシリアル相互接続を校正する可能性を提供しない。
【００４３】
次に説明する第２のコヒーレント分配方法は第１の方法の上記欠点を修正する。この第２の方法は図３に示すシステムの支援により説明されることになるが、この方法の原理は図３に示す実施形態より一般的である。単一シリアル相互接続を使用するのではなく、第２の方法は２つの整合シリアル相互接続（シリアル相互接続１とシリアル相互接続１ａ）を使用する。整合相互接続により意味するものは、これらが、シリアル相互接続上の区域Ｘ〜Ｗの伝搬特性とシリアル相互接続１ａ上の対応区域Ｘ’〜Ｗ’それぞれに関し伝搬特性がほぼ同一であるということである。整合シリアル相互接続の簡単な実用化は、互いに密な（平行な）近傍に配置された対称的レイアウトを使用した低コストプリント回路基板（ＰＣＢ：printed circuit board）上の整合伝送ラインによる。
【００４４】
図３のシステムと図１のものとの主要差異は感知用シリアル相互接続と分配用シリアル相互接続との分離である。シリアル相互接続１ａは、ＰＳ／ＭＰ検出器４および信号源１００、１０１、１０２を採用する第１の方法において使用されたものと同じ手順により点Ｘ’、Ａ’、Ｂ’、Ｙ’における位相および振幅を感知するために使用される。入力信号生成器２は、シリアル相互接続１を駆動し、シリアル相互接続１は信号をこの生成器から点Ｘ、Ａ、Ｂ、Ｗを含むシリアル相互接続１内のすべての点へ搬送する。感知動作はシリアル相互接続１ａ上でなされるのでいかなるスイッチも入力信号生成器２をシリアル相互接続１から切り離す必要はない。
【００４５】
シリアル相互接続１ａ内の点Ｘ’、Ａ’、Ｂ’、Ｗ’は、信号伝送の観点から点Ｘ、Ａ、Ｂ、Ｗと等価となるように選択される。この選択は、２つのシリアル相互接続が整合していると仮定されるので可能である。したがって、シリアル相互接続１ａ内の任意の点における位相および振幅値は、生成器１と生成器１００が同じ位相および振幅を有すると仮定すると、シリアル相互接続１内の等価点の位相値および利得値に等しい。要するに、シリアル相互接続１ａにおいて感知された位相値および利得値がシリアル相互接続１を校正するために使用され得る。実際の較正は、第１の方法に従って使用された手順と同じ手順を使用することによりＣＴＲ１０および較正回路５により行われる。明らかに、図３のシステムは、入力信号生成器２からの信号の流れを妨害することなく必要に応じた頻度でシリアル相互接続１の動作を校正し得る。加えて、入力信号生成器２の周波数は、それぞれ等価点Ｘ’、Ａ’、Ｂ’、Ｙ’に物理的に近いすべての点Ｘ、Ａ、Ｂ、Ｙにおいて自動的に入手可能である。
【００４６】
［シリアル相互接続を校正する第３の方法］
上述の第１の分配方法および第２の分配方法の両方では、シリアル相互接続上の点における位相値および利得値の感知は、それぞれの点からシリアル相互接続上の両方向に信号を送信することにより行われる。前に示したように、いかなる点においても信号のいかなる反射も無いということが必須であり、そうでなければ感知誤差が発生する。反射は、第１の方法の説明において与えられた式を、実際に予測することが非常に困難なやり方で変更する定在波パターンを生成する。有害な反射が実際に発生し得る最もクリティカルな点は、図３のシステムにおける終点Ｘ、Ｗ、Ｘ’、Ｙ’である。これらの反射はシリアル相互接続を終端する不完全な整合ネットワークによりトリガされる。これらの整合ネットワークはシリアル相互接続上を伝播する信号の全電力を吸収しなければならないので、小さな整合誤差ですら厄介な反射を依然として生成し得る。終点とは異なり、図３の中間点Ａ、Ｂ、Ａ’、Ｂ’は、小さな不整合の存在下ですら反射を自然に低減する低結合係数を有する結合器が設計され得るので、著しい反射を生成しにくい。第１および第２の較正方法に関し、終点反射の問題は優れた終端を使用することだけにより軽減され得る。
【００４７】
次に説明する第３のコヒーレント分配方法は、いくつかの反射がシリアル相互接続の終点において発生することが許容される場合に第１および第２の分配方法の概念を拡張する。この方法は、終端においてほぼ完全な整合（ほぼ零反射）を有するシリアル相互接続を構築することが、終端において良好であるが完全ではない整合を有するシリアル相互接続を構築することより困難かつ高価であるので，実際上重要である。この第３の方法は図４に示すシステムの支援により説明されることになるが、この方法の原理は図４に示すものより一般的である。
【００４８】
図４のシステムは３つの整合シリアル相互接続と無方向性結合器よりむしろ方向性結合器とを使用する。方向性結合器は、特定方向に伝播する信号だけを結合し、反対方向に伝播する信号を無視する。シリアル相互接続１は入力信号生成器２の信号を点Ａ、Ｂへ搬送する（前と同様に、一般性を失うことなく２点だけが考察される）。較正回路５は、シリアル相互接続１上を左から右へ伝播するいかなる信号も結合するように配置された方向性結合器を介しこれらの信号を受信する。方向性結合器を使用する利点は、右から左へ戻る終点Ｗからのいかなる反射も、結合器により無視（ほぼ減衰）され、較正回路５に入らない。これは基本的に、点Ｗにおいて完全な終端を有することと等価である。点Ｗからの反射が終点Ｘに到達すると、そして点Ｘにおける終端が完全でなければ、点Ｗからの反射は反射されて左から右方向へ戻る。理論的には、これらの二次反射は、較正回路５に入らないのでシステム内の位相および振幅誤差を生じる。しかし、実際上、入力信号生成器２の信号がシリアル相互接続１上を前方へ、後方へ、再び前方へ伝播する時までに、この長い経路上の損失および終点（完全ではないがかなり良好な終端を仮定する）における電力吸収は通常、残りの有害な反射を取るに足らないレベルまで低減する。
【００４９】
シリアル相互接続１上の位相および振幅変化の感知は、第１および第２の方法と全く同様にではあるが２つの整合シリアル相互接続（シリアル相互接続１ｂとシリアル相互接続１ｃ）および方向性結合器を使用することにより行われる。シリアル相互接続１ｂは信号を点Ｘ’と点Ｗ’間の区域内の左から右にだけ搬送し、シリアル相互接続１ｃは信号を点Ｘ”と点Ｗ”間の区域内の右から左へだけ搬送する。一組の点Ｘ、Ａ、Ｂ、Ｗは、シリアル相互接続１、１ｂ、１ｃが区域Ａ〜Ｗ、区域Ａ’〜Ｗ’、および区域Ａ”〜Ｗ”上で整合しているので一組の点Ｘ’、Ａ’、Ｂ’、Ｗ’と等価であり、また一組の点Ｘ”、Ａ”、Ｂ”、Ｗ”とも等価である。この実施形態では、接続点Ｘ’、Ａ’、Ｂ’および接続点Ｘ”、Ａ”、Ｂ”は、接続点Ｘ’、Ｘが一つのノードを表し、接続点Ａ’、Ａ”が他のノードを表し、接続点Ｂ’、Ｂ”がさらに別のノードを表すように、それぞれ互いに電気的に接続されてノードを表している。信号源１００、１０１、１０２は等価信号をシリアル相互接続１ｂ、１ｃ内に注入する。区域Ｘ〜Ｗ、Ｘ’〜Ｗ’、Ｘ”〜Ｗ”は整合しているので、シリアル相互接続１ｂ、１ｃにおいて感知された位相および振幅変化が、シリアル相互接続１を校正するために使用され得る。第１および第２の分配方法と比較して、追加利点は、シリアル相互接続１、１ｂ、１ｃ内のいかなる反射（過剰でない）も実際の誤差を生じないということである。
【００５０】
［シリアル相互接続を校正する第４の方法］
上述の第２および第３のコヒーレント分配方法では、我々は入力信号生成器２の信号を分配するために使用されるシリアル相互接続１とは異なるシリアル相互接続上の点における位相および振幅を感知する。この結果、シリアル相互接続１ａ、１ｂ、１ｃ上で使用される校正信号はシリアル相互接続１上で分配される信号とは異なり得る。例えば、入力信号生成器２の信号が帯域通過変調信号（例えば典型的通信信号）であれば、シリアル相互接続１ａ、１ｂ、１ｃ上の校正信号は単一の非変調トーンであり得る。このトーンの周波数は、システムにおいて使用されるすべての周波数におけるシリアル相互接続の伝送特性（位相および振幅変化）が、同じになるような周波数、または考察される一組の周波数内の１周波数において有効な値から導出され得るような周波数でなければならない。通常、これは、トーンの周波数が帯域通過変調信号の周波数に十分に近い場合と帯域通過変調信号の帯域が限られた範囲内である場合とである。
【００５１】
いくつかのケースでは、入力信号生成器２の信号が較正用信号としても使用される可能性がある。簡単な例は、入力信号生成器２がＣＷ（連続波）信号を生成する場合のＬＯ（局部発振器）分配である。このようなケースでは、第３の方法は第４の方法を得るために図５に示すように修正され得る。さらに具体的には、シリアル相互接続１、１ｂは、入力信号生成器２の信号を搬送し同時に第３の方法（図４を参照）におけるシリアル相互接続１ｂの校正機能を実行するシリアル相互接続１ｄにより置換される。スイッチ（ｓ：switch）６００、６０１、６０２および信号注入回路（ｉ：signal injection circuit）７００、７０１、７０１が、較正のために入力信号生成器２からの信号を使用する能力を提供するために追加される。スイッチ６００、６０１、６０２はＣＴＲ１０により制御される。信号注入回路７００、７０１、７０１は、スイッチ６００、６０１、６０２がそれぞれオンになるとシリアル相互接続１ｃ上の対応点から信号を受信し、これをシリアル相互接続１ｄ内に注入する。点Ｘ”、Ａ”、Ｂ”において注入された信号の位相および振幅は、周知の関係式で点Ｘ、Ａ、Ｂそれぞれにおける信号の位相および振幅に関係付けられなければない（例えば、これらがシリアル相互接続の整合部分であれば）。例えば点Ｘ”、Ａ”、Ｂ”において注入された信号は点Ｘ、Ａ、Ｂにおけるシリアル相互接続１上の信号と同じ位相および振幅を有する可能性がある。点Ｘ”、Ａ”、Ｂ”における有害な反射を最小化するためのより良い選択肢は、低減された振幅を有する信号を注入することだろう。
【００５２】
図５に示す第４の方法の動作は、以前に説明した他の方法の動作を真似するが、次の点が異なる：この場合、ＣＴＲ１０は、信号源１００、１０１、１０２（図１、２、４を参照）をオン／オフにする代わりに、他の方法の同じ方式に従ってスイッチ６００、６０１、６０２オン／オフにする。点Ｘ”、Ａ”、Ｂ”において注入された信号が点Ｘ、Ａ、Ｂそれぞれにおける信号に等しければ、第１の方法により使用される様々な位相および振幅間の関係式を記述する式は第４の方法にも同様に有効である。しかし、点Ｘ”、Ａ”、Ｂ”における信号がそれぞれ点Ｘ、Ａ、Ｂにおける信号に対して異なる関係式を有すれば、様々な位相および振幅間の関係式を記述する式はそれに応じて変化する。いずれにしても、式は簡単な初等代数学により解くことができる。
【００５３】
［一般化］
シリアル相互接続上のコヒーレント信号分配の上記４つの方法から始めて、他の可能性が導出され得る。例えば、第１の方法は、第２のシリアル整合相互接続が導入されれば方向性結合器により適用され得る。これは、スイッチ６００、６０１、６０２および信号注入回路７００、７０１、７０１を使用するのではなく等価信号を２つのシリアル相互接続内に注入する信号源１００、１０１、１０２による図５の第４の方法のシリアル相互接続１ｃ、１ｄを使用することと等価だろう。第１の方法のケースと全く同様に、この変形形態は、入力信号生成器２の信号を同時に校正および分配することができるだろう。
【００５４】
我々は、論述された４つの方法がＣＷ信号より複雑な信号により使用され得るということを既に述べた。例えば、第４の方法は変調された帯域通過信号により適用され得る。しかし、この場合、ＰＳ／ＭＰ検出器は、ＣＷ信号が使用中である場合に適用されるであろうものとは異なる適切な信号処理技術を行わなければならない。同様に、他の技術もまた、較正プロセス中に雑音を低減ししたがって較正の精度を増加するために信号源１００、１０１、１０２により提供される適切に変調された校正信号を使用する可能性がある。
【００５５】
［プログラムコントローラ］
例示的実施形態を描写する図６を参照すると、コントローラ（またはプロセッサシステム）は、シリアル相互接続システムを校正するために示された動作を行うようにプログラムされる。
【００５６】
最初に、コントローラは（必要に応じて）スイッチに信号源をシステムから切り離させる。信号源が切り離されると、コントローラは、基準信号をシリアル相互接続システムの一端の第１のノード内に注入させる（１０００）。いくつかの実施形態では、このノードは信号源が接続されたノードと同じである。基準信号が第１のノード内に注入されている間に、コントローラは、検出器に、注入された基準信号とシリアル相互接続システムの第２の端ノードに出現する信号との位相和および振幅積を測定させる（１０１０）。コントローラは、較正プロセスの終わりに使用するためにこれらの測定結果をメモリ内に記録する。
【００５７】
これらの初期測定を行った後、コントローラは、シリアル相互接続システムに沿ったノード毎に以下の動作を実行する。信号源が切り離されると、コントローラはノードを選択し（１０２０）、そして基準信号を選択ノード内だけに注入させる（１０３０）。換言すれば、いかなる基準信号も選択されたノード以外のいかなるノード内にも注入されない。基準信号が選択ノード内に注入されている間、コントローラは、検出器に、シリアル相互接続システムの第１のノードに出現する信号と第２の端ノードに出現する信号との位相和および振幅積を測定させる（１０４０）。コントローラは、較正プロセスの終わりに使用するためにこれらの測定結果をメモリ内に記録する。
【００５８】
この手順は、測定がノードのすべてに関してなされ記録される（１０５０）までシステム内のノード毎に繰り返される。
【００５９】
手順がすべてのノードに関して完了すると、コントローラは、第１のノードおよび複数の直列接続されたノードの測定された位相和および振幅積を使用し、複数の直列接続されたノードのノード毎に位相および振幅補正値を計算する（１０６０）。この計算は先に説明したように行われる。
【００６０】
直列接続されたノードのすべてのノードの位相および振幅補正値を計算した後、コントローラは、例えば適切に計算された補正値に従って位相回転子および利得増幅器を調整することによりこれらの補正値を直列接続されたノードへ適用する（１０７０）。
【００６１】
コントローラがこの一組の動作を完了した後、シリアル相互接続は校正される。環境条件が変化するとまたは単純に時間の経過の結果として、相互接続は較正値から離れるようにドリフトするため、手順を繰り返す必要がある。コントローラは、予め選択されたある遅延で周期的に、あるいは、較正値からのドリフトを生じる可能性がある変化（例えば、温度および／または湿度変化）を検知した場合に、次の較正プロセスをトリガし得る（１０８０）。
【００６２】
［フェーズドアレイアンテナシステム設計への応用］
コヒーレントかつ位相同期された等しい大きさの信号を分配するための上記手法はアナログおよびデジタルフェーズドアレイアンテナシステムを設計するための特定用途を有する。これらの概念が適用される可能性があるアクティブアナログフェイズドアレイの例を図７に示す。このアーキテクチャは、そのすべてが参照により本明細書に援用される米国特許第８，６１１，９５９号明細書に記載されたアーキテクチャと似ている。
【００６３】
アクティブアンテナアレイは、表面に対して線形、平面、または等角であり得るグリッド上に配置された複数のアンテナ素子１５０を含む。アンテナ素子の物理的分離は、アレイの動作周波数に関係し、非常に頻繁に、送信または受信される信号の平均波長の半分に等しい。このことは、低サイドローブを有する狭ビームをアレイが生成するために必要とされる。典型的アレイは多数の素子を有するので、基本的に大きな電気システムである。換言すれば、アレイシステムのサイズは使用される高周波（ＲＦ）波長に比して大きい。
【００６４】
アクティブアンテナアレイはまた、複数のアクティブＴｘ／Ｒｘモジュール２３４を含む。各Ｔｘ／Ｒｘモジュール２３４は、送信用のアンテナ素子１５０のうちの対応する１つを駆動し、受信用の当該アンテナ素子１５０から信号を受信する。この目的のために、各Ｔｘ／Ｒｘモジュール２３４は、増幅器、フィルタ、調整可能移相器３０、調整可能利得段４０、およびミキサ７０を含む。分配／集約ネットワーク５０は、ＩＦ信号をＴｘ／Ｒｘモジュール２３４へ分配（distribute）し、ＩＦ信号をＴｘ／Ｒｘモジュール２３４から集約（aggregate）する。別の分配ネットワーク（すなわちＬＯ分配ネットワーク６０）は、ＬＯ信号源８０からのＬＯ信号をＴｘ／Ｒｘモジュール２３４へ分配する。各Ｔｘ／Ｒｘモジュール２３４内のミキサ７は、アナログ送信ＩＦ信号をＲＦへアップコンバートするために分散ＬＯ信号を使用し、受信ＲＦ信号をＩＦへダウンコンバートするために分散ＬＯ信号を使用する。説明される実施形態では移相器３０（位相回転子とも呼ばれる）がＬＯ信号経路内に配置されるということを観察すべきである。これは、正弦波信号の位相をシフトすることが変調された信号の位相をシフトするよりはるかに簡単であるのでこれらの部品のはるかに簡単な設計を可能にする。
【００６５】
説明の簡潔性のために、分配／分配／統合ネットワークネットワーク５０は単一ネットワークとして示されるが、説明される実施形態では、実際には２つの別々のネットワーク、すなわち、ＩＦ信号をＴｘ／Ｒｘモジュール２３４へ分配するためのネットワークと、Ｔｘ／Ｒｘモジュール２３４から受信されたＩＦ信号を集約するためのネットワークと、である。同様に、また説明の簡潔性のために、Ｔｘ／Ｒｘモジュール２３４内の送信および受信経路は、単一経路として示されるが、説明される実施形態では、これらは別個の経路、すなわち、ＩＦ信号をＲＦへアップコンバートし、そのＲＦ信号を当該アンテナ素子１５０へ配送するための経路と、アンテナ素子１５０から受信されたＲＦをＩＦへダウンコンバートし、受信されたＩＦ信号を分配／集約ネットワーク５０の集約ネットワーク部分へ配送するための他の経路と、である。
【００６６】
アレイシステムはさらに、ベースバンドプロセッサ（ＢＰ：baseband processor）２００と送信側および受信側を有するＩＦ段９０を含む。送信中は、ベースバンドプロセッサ２００はデジタル信号をＩＦ段９０の送信側へ送信する。ＩＦ段９０はデジタルアナログ変換器およびフィルタを使用することによりこの信号をアナログＩＦ信号に変換し、このアナログＩＦ信号を分配／集約ネットワーク５０のＴｘ側の入力へ印加する。分配／集約ネットワーク５０は、ＩＦ信号をすべてのＴｘ／Ｒｘモジュール２３４へ分配する。受信中は、分配／集約ネットワーク５０のＲｘ側から集約された受信ＩＦ信号はＩＦ段９０の受信側へ配送され、ＩＦ段９０の受信側は、受信ＩＦ信号をデジタル信号へ変換し、これをベースバンドプロセッサ２００へ渡す。
【００６７】
ＩＦ段９０を通過するＩＦ信号がベースバンド信号（零ＩＦ）である場合、ＩＦ段９０およびミキサ７０は複雑なブロックである、すなわちこれらは同相（Ｉ）信号および直交（Ｑ）信号を処理する。本論述では、我々は非零ＩＦ値（すなわち、Ｉ／Ｑ処理無し）を仮定したが、この論述は零ＩＦの場合にも有効である。
【００６８】
Ｔｘ／Ｒｘモジュール２３４内の移相器３０および利得段４０のセッティングを別々にかつ独立に設定および／または変更するための２つの制御ブロック、Ｇ  ＣＴＲ１１０およびΦ  ＣＴＲ１２０、が存在する。これは通常、デジタル制御バス上で行われる。
【００６９】
ベースバンドプロセッサ２００（または、簡単のため図示しないいくつかの他のデジタルコントローラ）内で走るプログラムが制御ブロック１１０、１２０を駆動する。すべてのアンテナ素子の位相値と利得値との各組が、狭ビームまたはより複雑な形状などの特別な放射パターンを実現し、また先に説明したように計算される較正補正を実現する。位相値と利得値とのこれらの組を適切に変更することにより、アレイ放射（送信と受信との両方）は、可動ターゲットを追跡するためのビーム操舵、ビーム走査、ファンニング（ビームサイズを変更する）などの高度な機能を実現するために整形される。
【００７０】
上記校正手法はフェーズドアレイアンテナシステム内などのＬＯ分配ネットワークへだけでなくＴｘ／Ｒｘ分配ネットワークへも適用され得る。
【００７１】
［フェーズドアレイアンテナシステム較正への応用］
シリアル相互接続を校正するための上記手法はまた、フェイズドアレイ較正への特殊な応用を有する。この応用の例が図８のダイアグラムに示される。このダイアグラムのフェイズアレイシステムは、ベースバンドプロセッサ２００、アレイフレーム２０１、および複数のアンテナ素子１５０へ結合された複数のＴｘ／Ｒｘモジュール２３５で構成される。Ｔｘ／Ｒｘモジュール２３５は図７のブロック２３４と同様な標準的高周波（ＲＦ）モジュールである。アレイフレーム２０１はフェイズドアレイの特定実施形態のすべての必要な回路を含むブロックである。例えば、図７のアナログフェイズドアレイの場合、アレイフレーム２０１は、ネットワーク５０、ネットワーク６０、ＬＯ信号源８０、ＩＦ段９０、および制御ブロック１１０、１２０を含む。デジタルフェイズドアレイに関して、アレイフレーム２０１は、複数のデータ変換器、フィルタ、サンプリングクロック回路、デジタル搬送回路などを含む。ここで説明する応用は任意のタイプのフェイズドアレイ、すなわちアナログ、デジタル、またはハイブリッド（部分的にアナログおよび部分的にデジタル）フェイズドアレイに有効である。
【００７２】
一般的に、いかなるフェイズドアレイの実用化も、送信モードにおけるベースバンドプロセッサ２００からアンテナ素子１５０へのすべての信号経路、および受信モードにおけるアンテナ素子１５０からベースバンドプロセッサ２００へのすべての信号経路が伝搬位相シフトおよび振幅変動の観点でほぼ等しいということを必要とする。これは較正無しに実現するのが困難である。上記方法に従って校正されるシリアル相互接続システム２０２はこの目的のために使用され得る。これを図８に示す。結合器２１はアンテナ１５０をシリアル相互接続システム２０２へ結合する。シリアル相互接続システム２０２は、図１、３、４、または５の例のように較正のために必要な回路をすべて含む。ベースバンドプロセッサ２００はシリアル相互接続システム２０２を制御し、制御／通信手段２０３を介しそれと通信する。
【００７３】
フェイズアレイ送信サブシステムの較正のために、ベースバンドプロセッサ２００は、フェイズドアレイを介し校正信号をすべてのアンテナ素子へ順次（すなわち、一度に１つのアンテナへ）送信し、そしてシリアル相互接続システム２０２から戻るそれぞれの信号を受信する。これらの信号は結合器２１を介し接続システム２０２内に結合する。ベースバンドプロセッサ２００がこのプロセスを通して取得するすべての位相および振幅変動値に基づき、そしてシリアル相互接続システムが校正されるので、ベースバンドプロセッサ２００は、ベースバンドプロセッサからフェイズドアレイを介しそれぞれのアンテナ素子への伝送経路間の位相および振幅の差異を計算し得る。これらの計算値を使用することにより、ベースバンドプロセッサ２００は各送信経路の位相および振幅を等化するためにこれらを適切に調整する。
【００７４】
フェイズアレイ受信サブシステムの較正のために、ベースバンドプロセッサ２００は、シリアル相互接続システム２０２を介し校正信号をすべてのアンテナ素子へ順次（すなわち、一度に１つのアンテナへ）送信し、そしてフェイズドアレイを介し戻るそれぞれの信号を受信する。これらの信号は結合器２１を介しフェイズドアレイ内に結合する。ベースバンドプロセッサ２００がこのプロセスを通して取得するすべての位相および振幅変動値に基づき、そしてシリアル相互接続システムが校正されるので、ベースバンドプロセッサ２００は、それぞれのアンテナ素子からフェイズドアレイを介しベースバンドプロセッサへの受信経路間の位相および振幅の差異を計算し得る。これらの計算値を使用することにより、ベースバンドプロセッサ２００は、各受信経路の位相および振幅を等化するためこれらを適切に調整する。
【００７５】
［集積回路内のまたは回路基板上のクロック分配への応用］
シリアル相互接続上の信号のコヒーレント分配のための上記手法の別の応用はクロック分配のためのものである。ＶＬＳＩ（超大規模集積：Very Large Scale Integration）集積回路では、低位相誤差を有する高速クロック分配は良好な動的動作の重要なイネーブラの１つである。クロックツリーおよびクロックスパインを含む高速クロック分配のための古典的方法は、十分に確立されているが、高電力消費、制限された周波数スケーリング可能性、および長い設計サイクルに悩まされる。同様な困難はプロセッサアレイなどの大きな回路基板上の高速クロック分配において遭遇される。
【００７６】
図９は、本明細書で説明した方法のＶＬＳＩ内のまたはボード上のクロック分配への可能な応用のダイアグラムを示す。分配システムは、クロック生成器９００、シリアル相互接続９０１（例えば伝送ライン）、および複数の局所クロック生成回路９０２で構成される。単一局所クロック生成回路だけが簡単のために図９に示されるが、複数の回路９０２が通常は様々な点においてシリアル相互接続９０１へ接続される。局所クロック生成回路９０２は局所負荷９０３を駆動する。複数の回路９０２の各局所クロック生成回路９０２は異なる局所負荷９０３を駆動する。一般的に、このようにして負荷へ分配される信号は、システムが物理的および電気的特性において極めて非対称であるので互いに著しく異なる位相を有する。これらの位相値は通常、シリアル相互接続９０１の正確な伝送特性が未知であり、回路９０２の正確な電気的特性が未知であり、負荷の正確な値が未知であるので予測不能である。さらに、これらの部品の電気的特性は温度および湿度などの動作条件により変動する。図９のシステムの残り部分は、以前に説明された新しい方法に従って負荷において分配された信号の位相を測定および校正する。
【００７７】
局所クロック生成回路９０２は、負荷９０３を駆動するためのバッファ９０４と、デジタルバス９０７を介し中央デジタルコントローラ９０９により制御される移相器９０５とを含む。デジタルコントローラ９０９は、移相器９０５を通過するクロック信号の位相を十分な分解能を有する任意の値だけシフトするように移相器９０５の状態を設定し得る。高分解能を有するこのようなクロック信号移相器は、ＶＬＳＩ回路では一般的であり、しばしばデジタルインバータ（デジタル単位遅延）の単純鎖として実現される。位相シフト制御論理は、この単純鎖を通る全遅延を変更するために所望数のインバータを回路内へまたは所望数のインバータをそれから切り替え、これにより出力位相を変更する。同じ移相器集積回路設計が、ボード上のクロック分配のために図９の方式の実施形態に使用される可能性がある。局所クロック生成回路９０２はまた、デジタルバス９０７を介しデジタルコントローラ９０９により制御されるスイッチ９０６を含む。スイッチ９０６の実際の制御線は簡単のため図９に示されない。デジタルコントローラ９０９はシステム内のすべての移相器９０５およびスイッチ９０６を（例えばデジタルアドレスを介し）独立に制御する能力を有すると仮定される。
【００７８】
図９のシステムは感知用シリアル相互接続９０８および位相加算器９１０により完成される。シリアル相互接続９０８は局所クロック生成回路９０２が接続される距離全体にわたってシリアル相互接続９０１と整合していると仮定される。例えば、シリアル相互接続９０８、９０１は構造的に同一でありかつ互いに物理的に極めて近傍に存在する（例えばＶＬＳＩチップ内にまたは回路基板上に並列に走る２つの同一伝送ライン）と仮定される。本システムは次のように動作する。
【００７９】
最初に、デジタルコントローラはすべての移相器９０５を零位相シフトなどの初期状態に設定する。次に、デジタルコントローラ９０９は、単一局所クロック生成回路９０２（第１の局所クロック生成回路９０２であると考えられる）内のスイッチ９０６をオンにする（他のすべてのスイッチ９０６はオフである）。この結果、バッファ９０４の出力信号が、シリアル相互接続９０８内に注入され、２つの経路上を互いに反対方向に位相加算器９１０に向かって伝わる。位相加算器９１０は受信された位相を加算し、この結果をデジタルコントローラ９０９へ送信し、デジタルコントローラ９０９はこの結果を記憶する。次に、デジタルコントローラは、第１の局所クロック生成回路９０２のスイッチ９０６をオフにし、別の局所クロック生成回路９０２（第２の局所クロック生成回路と考えられる）のスイッチ９０６をオンにする。再度、位相加算器９１０は新しい入力位相を加算し、この結果をデジタルコントローラへ送信する。次に、このプロセスは、すべての局所クロック生成回路のスイッチ９０６がオンにされ、位相加算器９１０がそれぞれの入力位相を加算し、これらすべての結果をデジタルコントローラへ送信するまで繰り返される。このプロセスが終了した後、デジタルコントローラは、それらの出力位相を等化するために必要な各局所クロック生成回路における位相シフトを計算し、それに応じて移相器９０５の状態を設定する。
【００８０】
他の実施形態は以下の請求の範囲に含まれる。
【図１】
2019535182.tif 000003
【図２】
2019535182.tif 000004
【図３】
2019535182.tif 000005
【図４】
2019535182.tif 000006
【図５】
2019535182.tif 000007
【図６】
2019535182.tif 000008
【図７】
2019535182.tif 000009
【図８】
2019535182.tif 000010
【図９】
2019535182.tif 000011
【国際調査報告】
2019535182.tif 000012
2019535182.tif 000013