(57)【要約】  回路技法は、複数のレギュレータ回路を制御する。レギュレータ回路は、電圧制御サーキットリーを時分割方式で使用するように構成される。電圧制御サーキットリーは、電圧制御回路をレギュレータのうちの１つの選択された電圧調整ループと選択的に結合するためのスイッチの複数のセットを含み得る。
2019507439.tif 000002
【特許請求の範囲】
【請求項１】
回路であって、
各々が電圧制御信号を受信することと、調整された電圧信号を出力することとを行うように構成された複数のレギュレータ回路、各レギュレータ回路は、制御電圧を記憶するための電圧制御ノードと結合されたキャパシタを備える、と、
前記複数のレギュレータ回路の前記電圧制御ノードと結合された出力を有する電圧制御回路、前記電圧制御回路は、前記複数のレギュレータ回路の前記制御電圧を設定するために、前記複数のレギュレータ回路から出力された調整された電圧信号を感知することと、前記電圧制御信号を出力することとを行うように構成された入力を有する、と、
前記電圧制御回路の前記出力を前記複数のレギュレータ回路の前記電圧制御ノードのうちの選択された１つと選択的に結合するように構成されたスイッチの第１のセットと、
前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの選択された１つを前記電圧制御回路の前記入力と選択的に結合するように構成されたスイッチの第２のセットと
を備える、回路。
【請求項２】
前記電圧制御回路のノードをプリチャージするための、前記複数のレギュレータ回路の少なくとも１つの電圧制御ノードと結合されたバッファ回路入力および前記電圧制御回路と結合されたバッファ回路出力を有する少なくとも１つのバッファ回路をさらに備える、請求項１に記載の回路。
【請求項３】
前記電圧制御回路の前記出力をプリチャージするため、複数のバッファ回路を通して、前記複数のレギュレータ回路の前記電圧制御ノードを前記電圧制御回路の前記出力と選択的に結合するように構成されたスイッチの第３のセットをさらに備える、請求項２に記載の回路。
【請求項４】
前記複数のレギュレータ回路の前記電圧制御ノードを前記少なくとも１つのバッファ回路の入力端子と選択的に結合するように構成されたスイッチの第３のセット、前記少なくとも１つのバッファ回路の出力端子は、前記電圧制御回路の前記出力に結合される、をさらに備える、請求項２に記載の回路。
【請求項５】
前記少なくとも１つのバッファ回路は、第１の時間間隔の間、前記電圧制御回路の前記出力と結合され、前記複数のレギュレータ回路の前記電圧制御ノードのうちの前記選択された１つは、前記第１の時間間隔に続く第２の時間間隔の間、スイッチの前記第１のセットのうちの１つを通して、前記電圧制御回路の前記出力と結合され、および前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの前記選択された１つは、前記第１の時間間隔および前記第２の時間間隔にオーバーラップする第３の時間間隔の間、スイッチの前記第２のセットのうちの１つを通して、前記電圧制御回路の前記入力と結合される、請求項２に記載の回路。
【請求項６】
少なくとも１つのバッファ回路、前記少なくとも１つのバッファ回路は、前記電圧制御回路と前記レギュレータ回路との間のルーティング分離(routing separation)を提供するための前記電圧制御回路出力と結合されたバッファ回路入力および前記複数のレギュレータ回路のうちの１つに結合されたバッファ回路出力を有する、をさらに備える、請求項１に記載の回路。
【請求項７】
前記少なくとも１つのバッファ回路は、トランジスタの第２の端子と前記トランジスタの第１の端子との間に結合された電流調整ループ、前記電流調整ループは、複数のミラートランジスタを含む、を備える、請求項６に記載の回路。
【請求項８】
各レギュレータ回路は、前記レギュレータの前記出力において、前記調整された電圧信号を設定するための電圧制御ループにおいて構成されたバッファ回路出力および前記制御電圧を受信するための前記電圧制御ノードに結合されたバッファ回路入力を有するバッファ回路をさらに備える、請求項１に記載の回路。
【請求項９】
複数のクロック間隔、スイッチの前記第１のセットは、第１のクロック間隔の間、前記電圧制御回路の前記出力を前記電圧制御ノードのうちの前記選択された１つと選択的に結合し、スイッチの前記第２のセットは、少なくとも第２のクロック間隔の間、前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの前記選択された１つを前記電圧制御回路の前記入力と選択的に結合する、前記第２のクロック間隔は、前記第１のクロック間隔にオーバーラップする、をさらに備える、請求項１に記載の回路。
【請求項１０】
前記電圧制御回路は、前記複数のレギュレータ回路から前記調整された電圧信号のうちの前記選択された１つおよびフィードバック電圧信号を提供するように構成された出力を受信するための、前記第２の複数のスイッチと結合された入力を有する抵抗器デバイダ回路を備える、請求項１に記載の回路。
【請求項１１】
前記抵抗器デバイダ回路は、前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの前記選択された１つに基づいて抵抗値を調整するための可変抵抗要素を備える、請求項１０に記載の回路。
【請求項１２】
前記電圧制御回路は、
前記フィードバック電圧信号を受信するための前記抵抗器デバイダ回路と結合された第１の入力と、
基準電圧信号を受信するように結合された第２の入力と、
前記フィードバック電圧信号を前記基準電圧信号と比較することに基づいて前記電圧制御信号を生成するための出力と
を含む増幅器をさらに備える、請求項１０に記載の回路。
【請求項１３】
前記複数のレギュレータ回路のうちの第１の１つから出力された第１の調整された電圧信号は、前記複数のレギュレータ回路のうちの第２の１つから出力された第２の調整された電圧信号とは異なる、請求項１に記載の回路。
【請求項１４】
前記電圧制御回路、スイッチの前記第１のセットおよびスイッチの前記第２のセットは、前記複数のレギュレータの各々に関して、電圧調整ループを形成し、前記電圧調整ループは、前記複数のレギュレータ回路の前記電圧制御ノードの前記制御電圧を調整するように構成される、請求項１に記載の回路。
【請求項１５】
前記電圧調整ループは、異なる時間間隔において、前記複数のレギュレータ回路の各々に対して離散時間電圧調整ループを形成する、請求項１４に記載の回路。
【請求項１６】
１つまたは複数のレギュレータ回路は、電流制御回路をさらに備える、請求項１に記載の回路。
【請求項１７】
前記電流制御回路は、各レギュレータに関して、連続時間電流調整ループを形成し、ここにおいて、前記電流制御回路は、前記電圧制御回路の応答時間よりも早い応答時間を有する、請求項１６に記載の回路。
【請求項１８】
前記電流制御回路は、
選択されたレギュレータ回路に関して入力電圧を受信するための第１の端子、調整された出力電圧を前記選択されたレギュレータ回路の出力ノードに提供するための第２の端子、および制御端子を有するパストランジスタと、
前記レギュレータ回路の前記出力において、前記パストランジスタの前記第２の端子と結合された第１の端子、前記選択されたレギュレータ回路の前記出力ノードにおいて、負荷電流と相互補完的であるループ電流を出力するための第２の端子、および前記電圧制御回路から前記電圧制御信号を受信するための制御端子を有する電流感知トランジスタと、
前記電流感知トランジスタの前記第２の端子と前記パストランジスタの前記制御端子との間に結合された電流調整ループ、前記電流調整ループは、複数の電流ミラーおよび１つまたは複数の電流総和回路を備える、
を備える、請求項１６に記載の回路。
【請求項１９】
前記複数のレギュレータ回路は、線形レギュレータ回路である、請求項１に記載の回路。
【請求項２０】
前記複数のレギュレータ回路は、スイッチングレギュレータ回路である、請求項１に記載の回路。
【請求項２１】
少なくとも１つのスイッチングレギュレータ回路は、
前記電圧制御ノードに結合された入力を有する比較器と、
少なくとも１つのスイッチングトランジスタと、
前記少なくとも１つのスイッチングトランジスタの端子に結合されたインダクタと
を備える、請求項２０に記載の回路。
【請求項２２】
電流および前記比較器の第２の端子に結合された出力を感知するように構成された入力を有する電流制御回路をさらに備える、請求項２１に記載の回路。
【請求項２３】
方法であって、
複数のレギュレータ回路の各々から出力された調整された電圧信号を生成すること、ここにおいて、各レギュレータ回路は、制御電圧を記憶するための電圧制御ノードと結合されたキャパシタを備える、と、
前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの選択された１つを電圧制御回路の入力と選択的に結合することと
前記電圧制御回路の出力からの電圧制御信号を出力することと、
前記電圧制御回路の前記出力を前記複数のレギュレータ回路の前記電圧制御ノードのうちの選択された１つと選択的に結合することと
を備え、
ここにおいて、各レギュレータ回路は、前記制御電圧に設定するために前記電圧制御信号を受信することと、対応する調整された電圧信号を出力することとを行うように構成される、
方法。
【請求項２４】
回路であって、
調整された電圧を作り出すための複数のレギュレータ手段、各レギュレータ手段は、電圧制御信号を受信することと、調整された電圧信号を出力することとを行うように構成され、各レギュレータ手段は、電圧制御ノード上で制御電圧を記憶するための手段を備える、と、
前記複数のレギュレータ手段の前記電圧制御ノードと選択的に結合された出力を有する前記複数のレギュレータ手段を制御するための電圧制御手段、前記電圧制御手段は、前記複数のレギュレータ手段の前記制御電圧を設定するために、前記複数のレギュレータ手段から出力された調整された電圧信号を感知することと、前記電圧制御信号を出力することとを行うように構成された入力を有する、と、
前記電圧制御手段の前記出力を前記複数のレギュレータ手段の前記電圧制御ノードのうちの選択された１つと選択的に結合するための手段と、
前記複数のレギュレータ手段から出力された前記調整された電圧信号のうちの選択された１つを前記電圧制御手段の前記入力と選択的に結合するための手段と
を備える、回路。
【発明の詳細な説明】
【関連出願への相互参照】
【０００１】
[0001]本特許出願は、「Multiple Input Multiple Output Regulator Controller System」と題され、２０１６年３月２日に出願された、米国仮特許出願第６２／３０２，７２６号、および「Multiple Input Multiple Output Regulator Controller System」と題され、２０１６年５月１７日に出願された、米国仮特許出願第６２／３３７，５０２号の利益を主張し、それらの開示は、本明細書において、それら全体が参照により明確に組み込まれている。
【技術分野】
【０００２】
[0002]本開示は、一般に、電子回路に関し、さらに特には、複数のレギュレータ回路の間で共有された電圧制御回路を有する改良されたレギュレータ回路構成に関する。
【背景技術】
【０００３】
[0003]電子システムは、様々なサブシステムに電力を供給する（power）ために１つまたは複数の調整された電圧を使用し得る。レギュレータは、そのような調整された電圧を提供する回路である。レギュレータは、入力電圧を受信するように、およびそれに応答して、調整された出力電圧を生成するように構成される。ある１つの共通のタイプのレギュレータは、低ドロップアウト（low dropout）（ＬＤＯ）レギュレータである。ＬＤＯレギュレータは、入力（または供給）電圧が出力電圧に非常に近いとき、出力電圧を調整することができる直流（ＤＣ）線形電圧レギュレータである。他の共通のタイプのレギュレータ回路は、スイッチングレギュレータおよび線形レギュレータを含む。
【０００４】
[0004]レギュレータ回路は、電圧制御回路、電流コントローラ回路、または両方によって、制御され得る。従来のレギュレータに関連付けられた１つの共通の課題は、コントローラサーキットリーが、レギュレータの集積回路デバイスエリアの大部分を構成し得ることである。これは、レギュレータが小さい電力のハンドリングに対して定格であるとき、デバイスエリアのかなりの量になり得る。加えて、従来のレギュレータは、システムレベルの統合に関してモジュラベースで設計されている。よって、複数のレギュレータを利用するシステムにおいて、各レギュレータに関して、同じレギュレータ制御サーキットリーの複数のインスタンスが複製され（duplicated）、それは、利用可能な統合されたデバイスエリアのかなりの部分を占める。
【発明の概要】
【０００５】
[0005]本明細書において説明される態様は、レギュレータ回路において電圧調整を制御するための回路に関する。本開示の一態様において、回路が提示される。回路は、レギュレータ回路を含み、各々が電圧制御信号を受信し、それに従って、調整された電圧信号を出力するように構成される。各レギュレータ回路は、制御電圧を記憶するための電圧制御ノードと結合されたキャパシタを備える。回路はまた、レギュレータ回路の電圧制御ノードと結合された出力を有する電圧制御回路を含む。電圧制御回路は、レギュレータ回路の制御電圧を設定するために、レギュレータ回路から出力された調整された電圧信号を感知することと、電圧制御信号を出力することとを行うように構成された入力を有する。追加的に、回路は、電圧制御回路の出力を複数のレギュレータ回路の電圧制御ノードのうちの選択された１つと選択的に結合するように構成されたスイッチの第１のセットを含む。回路は、複数のレギュレータ回路からの出力を電圧制御回路の入力と選択的に結合するように構成されたスイッチの第２のセットをさらに含む。
【０００６】
[0006]一態様において、回路は、少なくとも１つのバッファ回路をさらに備える。（１つまたは複数の）バッファ回路は、電圧制御回路のノードをプリチャージするために、レギュレータ回路の１つまたは複数の電圧制御ノードと結合された入力および電圧制御回路と結合された出力を有する。
【０００７】
[0007]一態様において、回路は、少なくとも１つのバッファ回路をさらに備える。（１つまたは複数の）バッファ回路は、電圧制御回路とレギュレータ回路との間のルーティング分離を提供するための、電圧制御回路出力と結合されたバッファ回路入力および複数のレギュレータ回路のうちの１つのレギュレータ回路に結合されたバッファ回路出力を有する。
【０００８】
[0008]一態様において、（１つまたは複数の）少なくとも１つのバッファ回路は、トランジスタの第２の端子とトランジスタの第１の端子との間に結合された電流調整ループを備える。電流調整ループは、ミラートランジスタを含む。
【０００９】
[0009]一態様において、回路は、スイッチの第３のセットをさらに備える。スイッチの第３のセットは、電圧制御回路の出力ノードをプリチャージするために、バッファ回路を通して、レギュレータ回路の電圧制御ノードを電圧制御回路の出力ノードと選択的に結合するように構成される。
【００１０】
[0010]一態様において、回路は、レギュレータ回路の電圧制御ノードをバッファ回路の入力端子と選択的に結合するよう構成されたスイッチの第３のセットをさらに備える。バッファ回路の出力端子は、電圧制御回路の出力ノードに結合される。
【００１１】
[0011]一態様において、レギュレータ回路の電圧制御ノードのうちの選択された１つに結合された入力を有する（１つまたは複数の）バッファ回路は、第１の時間間隔の間、電圧制御回路の出力と結合される。レギュレータ回路の電圧制御ノードのうちの選択された１つは、第１の時間間隔に続く第２の時間間隔の間、スイッチの第１のセットのうちの１つを通して、電圧制御回路の出力と結合される。レギュレータ回路から出力された調整された電圧信号の選択された１つは、第１の時間インターナルおよび第２の時間間隔にオーバーラップする第３の時間間隔の間、スイッチの第２のセットのうちの１つを通して、電圧制御回路の入力と結合される。
【００１２】
[0012]一態様において、各レギュレータ回路は、レギュレータの出力において、調整された電圧信号を設定するために、電圧制御ループにおいて構成された制御電圧および出力を受信するための電圧制御ノードに結合された入力を有するバッファ回路をさらに備える。
【００１３】
[0013]一態様において、回路は、クロック間隔をさらに備える。スイッチの第１のセットは、第１のクロック間隔の間、電圧制御回路の出力を電圧制御ノードのうちの選択された１つと選択的に結合する。スイッチの第２のセットは、少なくとも第２のクロック間隔の間、レギュレータ回路から出力された調整された電圧信号の選択された１つを電圧制御回路の入力と選択的に結合する。第２のクロック間隔は、第１のクロック間隔にオーバーラップする。
【００１４】
[0014]一態様において、電圧制御回路は、抵抗器デバイダ回路を備える。抵抗器デバイダ回路は、レギュレータ回路から調整された電圧信号およびフィードバック電圧信号を提供するように構成された出力を受信するためのスイッチの第２のセットと結合された入力を有する。
【００１５】
[0015]一態様において、抵抗器デバイダ回路は、レギュレータ回路から出力された調整された電圧信号のうちの選択された１つに基づいて抵抗値を調整するための可変抵抗要素を備える。
【００１６】
[0016]一態様において、電圧制御回路は、増幅器をさらに備える。増幅器は、フィードバック電圧信号を受信するための抵抗器デバイダ回路と結合された第１の入力および基準電圧信号を受信するために結合された第２の入力を含む。増幅器はまた、フィードバック電圧信号を基準電圧信号と比較することに基づいて電圧制御信号を生成するための出力を含む。
【００１７】
[0017]一態様において、レギュレータ回路のうちの第１の１つから出力された第１の調整された電圧信号は、レギュレータ回路のうちの第２の１つから出力された第２の調整された電圧信号とは異なる。
【００１８】
[0018]一態様において、電圧制御回路およびスイッチの第１および第２のセットは、レギュレータの各々に関して、電圧調整ループを形成する。電圧調整ループは、レギュレータ回路の電圧制御ノードの制御電圧を調整するように構成される。一態様において、電圧調整ループは、異なる時間間隔において、レギュレータ回路の各々に関して、離散時間電圧調整ループを形成する。
【００１９】
[0019]一態様において、１つまたは複数のレギュレータ回路は、電流制御回路をさらに備える。電流制御回路は、各レギュレータに関して、連続時間電流調整ループを形成し得る。電流制御回路はまた、電圧制御回路の応答時間よりも速い応答時間を有し得る。
【００２０】
[0020]一態様において、電流制御回路は、パストランジスタを含む。パストランジスタは、選択されたレギュレータ回路に関して入力電圧を受信するための第１の端子、調整された出力電圧を選択されたレギュレータ回路の出力ノードに提供するための第２の端子、および制御端子を有する。電流制御回路はまた、電流感知トランジスタを含む。電流感知トランジスタは、レギュレータ回路の出力において、パストランジスタの第２の端子と結合された第１の端子を有する。電流感知トランジスタはまた、選択されたレギュレータ回路の出力ノードにおいて負荷電流と相互補完的であるループ電流を出力するための第２の端子、および電圧制御回路から電圧制御信号を受信するための制御端子を有する。電流制御回路は、電流感知トランジスタの第２の端子とパストランジスタ制御端子との間に結合された電流調整ループをさらに含む。電流調整ループは、電流ミラーおよび１つまたは複数の電流総和回路を備える。
【００２１】
[0021]一態様において、レギュレータ回路は、線形レギュレータ回路である。別の態様において、レギュレータ回路は、スイッチングレギュレータ回路である。一態様において、少なくとも１つのスイッチングレギュレータ回路は、電圧制御ノードに結合された入力を有する比較器、少なくとも１つのスイッチングトランジスタ、および（１つまたは複数の）スイッチングトランジスタの端子に結合されたインダクタを備える。一態様において、（１つまたは複数の）スイッチングレギュレータは、電流および比較器の第２の端子に結合された出力を感知するように構成された入力を有する電流制御回路をさらに備える。
【００２２】
[0022]本開示のさらに別の態様において、方法が提示される。方法は、レギュレータ回路のセットの各々から出力された調整された電圧信号を生成することを含む。各レギュレータ回路は、制御電圧を記憶するための電圧制御ノードと結合されたキャパシタを備える。方法はまた、レギュレータ回路から出力された調整された電圧信号のうちの選択された１つを電圧制御回路の入力と選択的に結合することを含む。さらに、方法は、電圧制御回路の出力からの電圧制御信号を出力することと、電圧制御回路の出力をレギュレータ回路の電圧制御ノードのうちの選択された１つと選択的に結合することとを含む。各レギュレータ回路は、制御電圧を設定するために、電圧制御信号を受信することと、およびそれに従って、対応する調整された電圧信号を出力することとを行うように構成される。
【００２３】
[0023]本開示のさらに別の態様において、回路が提示される。回路は、調整された電圧を作り出すためのレギュレータ手段を含む。各レギュレータ手段は、電圧制御信号を受信することと、およびそれに従って、調整された電圧信号を出力することとを行うように構成される。各レギュレータ手段は、電圧制御ノード上で制御電圧を記憶するための手段を備える。回路はまた、レギュレータ手段の電圧制御ノードと選択的に結合された出力を有するレギュレータ手段を制御するための電圧制御手段を含む。電圧制御手段は、レギュレータ手段の制御電圧を設定するために、レギュレータ手段から出力された調整された電圧信号を感知することと、電圧制御信号を出力することとを行うように構成された入力を有する。加えて、回路は、電圧制御手段の出力をレギュレータ手段の電圧制御ノードの選択された１つと選択的に結合するための手段を含む。回路は、レギュレータ手段から出力された調整された電圧信号のうちの選択された１つを電圧制御手段の入力と選択的に結合するための手段をさらに含む。
【００２４】
[0024]以下の詳細な説明および添付の図面は、本発明の性質および利点のより良い理解を提供する。
【図面の簡単な説明】
【００２５】
[0025]少なくともある特定の態様のよりよい理解のために、次の詳細な説明への参照がなされるが、それは、添付の図面とともに読まれるべきである。
【図１】[0026]図１は、本開示の態様に従った、レギュレータ回路間で時分割方式で使用される電圧制御回路を備える例示的な回路のブロック図を描く。
【図２Ａ】[0027]図２Ａは、本開示の態様に従った、構成された例示的な電圧制御回路のブロック図を描く。
【図２Ｂ】[0028]図２Ｂは、本開示の態様に従った、プリチャージ回路を含む例示的な回路のブロック図を描く。
【図２Ｃ】[0029]図２Ｃは、本開示の態様に従った、プリチャージ回路を含む別の例示的な回路のブロック図を描く。
【図２Ｄ】[0030]図２Ｄは、本開示の態様に従った、レギュレータコントローラとレギュレータ回路との間の拡張されたルーティングのための例示的なバッファ回路のブロック図を描く。
【図２Ｅ】[0031]図２Ｅは、本開示の態様に従った、一定の状態動作の間の、レギュレータコントローラとレギュレータ回路との間の拡張されたルーティングのためのバッファ回路のブロック図を描く。
【図２Ｆ】[0032]図２Ｆは、本開示の態様に従った、結合過渡状態動作の間の、レギュレータコントローラとレギュレータ回路との間の拡張されたルーティングのためのバッファ回路のブロック図を描く。
【図２Ｇ】[0033]図２Ｇは、本開示の態様に従った、ノーマル電力（ＮＰＭ）モードにおいて動作しているバッファ回路の例を描くブロック図である。
【図２Ｈ】[0034]図２Ｈは、本開示の態様に従った、低電力（ＬＰＭ）モードにおいて動作しているバッファ回路の例を描くブロック図である。
【図３Ａ】[0035]図３Ａは、本開示の態様に従った、レギュレータ回路を制御するための例示的な回路構成のブロック図を描く。
【図３Ｂ】図３Ｂは、本開示の態様に従った、レギュレータ回路を制御するための例示的な回路構成のブロック図を描く。
【図３Ｃ】図３Ｃは、本開示の態様に従った、レギュレータ回路を制御するための例示的な回路構成のブロック図を描く。
【図３Ｄ】[0036]図３Ｄは、本開示の態様に従った、レギュレータ回路を制御するための回路構成に関する例となる過渡応答のグラフを描く。
【図４Ａ】[0037]図４Ａは、本開示の態様に従った、異なる電圧レベルにおいて複数の調整された電圧を用いた使用のための共有された電圧制御回路構成の例となるブロック図を描く。
【図４Ｂ】[0038]図４Ｂは、本開示の態様に従った、スイッチングレギュレータを用いた使用のための例示的な共有された電圧制御回路構成のブロック図を描く。
【図４Ｃ】[0039]図４Ｃは、本開示の態様に従った使用のための例示的なスイッチングレギュレータのブロック図を描く。
【図５Ａ】[0040]図５Ａは、図３Ａ乃至３Ｃの回路構成を参照して説明される技法に従った、複数のレギュレータ回路にわたる電圧制御回路を時分割方式で使用するための例示的な処理フローチャートを描く。
【図５Ｂ】図５Ｂは、図３Ａ乃至３Ｃの回路構成を参照して説明される技法に従った、複数のレギュレータ回路にわたる電圧制御回路を時分割で使用するための例示的な処理フローチャートを描く。
【図６】[0041]図６は、本開示のある態様が有利に用いられ得る例示的な無線通信システムを示すブロック図である。
【詳細な説明】
【００２６】
[0042]説明を通して、説明の目的のために、本開示の完全な理解を提供するために、多数の特定の詳細が記載される。しかしながら、ここに説明される技法がこれらの特定の詳細のうちの一部がなく実現され得ることは、当業者には明らかであろう。他の実例では、周知の構造およびデバイスが、本開示の根底にある原理を曖昧にすることを避けるためにブロック図の形態で示され得る。
【００２７】
[0043]本教示に基づき、当業者は、本開示の範囲が、本開示のその他任意の態様と組み合わされて実装されようと、あるいはそれら独立して実装されようと、本開示の任意の態様をカバーするように意図されていることを理解すべきである。例えば、記載される任意の数の態様を使用して、装置が実装され得、または方法が実施され得る。加えて、本発明の範囲は、記載される本開示の様々な態様に加えて、またはそれ以外の、他の構造、機能、または構造と機能を使用して実施されるそのような装置または方法をカバーするように意図される。開示される本開示の任意の態様が、請求項の１つまたは複数の要素によって具現化され得ることが理解されるべきである。
【００２８】
[0044]本明細書において使用される「例示的な（exemplary）」という用語は、「例、実例、または例示を提供する」を意味する。「例示的な」としてここにおいて説明されるいずれの態様も、他の態様に対して、必ずしも好ましいまたは有利であるようには解釈されない。
【００２９】
[0045]この説明の全体で使用される「結合された」という用語は、「電気的、力学的、または別の方法であれ、介在する接続を通して直接的に、または間接的に接続されている」ことを意味し、それは、物理的な接続に必ずしも限定されない。加えて、接続は、オブジェクトが永久に接続されるかまたは、解放可能に接続されるようなものであることができる。
【００３０】
[0046]特定の態様が本明細書で説明されるが、これらの態様の多くの変形および置換が、本開示の範囲内に含まれる。好ましい態様のいくつかの利益および利点が述べられるが、本開示の範囲は、特定の利益、用途または目的に限定されるようには意図されない。むしろ、本開示の態様は、異なる技術、システム構成、ネットワークおよびプロトコルに広く適用可能であるように意図されており、それらのうちのいくつかは、図面において、および好ましい態様の以下の説明において、例として例示される。詳細な説明および図面は、限定ではなく、本開示の単なる例示であり、本開示の範囲は、添付された特許請求の範囲およびそれらの同等物によって定義されている。
【００３１】
[0047]加えて、本明細書において説明された態様は、電界効果トランジスタ（ＦＥＴ）技術を使用して実装される。しかしながら、本明細書において説明される回路技法は、いずれのタイプのトランジスタにも限定されないことが留意されるべきである。本明細書において説明される回路技法を実装するために、他のタイプトランジスタまたは同等のデバイスが使用され得ることは、当業者によって理解されるだろう。さらに、本明細書において説明される技法は、ＰＦＥＴトランジスタ構成に基づくが、当業者が、開示された回路の多くがまた、ＮＦＥＴトランジスタ構成に基づくことができることを理解するであろうということはさらに留意されるべきである。
【００３２】
[0048]従来の電圧レギュレータのためのコントローラ論理回路は、レギュレータサーキットリーのための全体の集積回路デバイスエリアの大部分を包含する（encompasses）。本開示のある特定の態様は、異なる時間間隔において、レギュレータ回路の電圧を制御するためにレギュレータ間で時分割方式で使用される電圧制御回路を有する改良されたレギュレータコントローラ回路構成を含む。電圧制御サーキットリーを共有することは、とりわけ、全体の集積回路（ＩＣ）デバイスエリアを減らすことに有利である。
【００３３】
[0049]少なくともある特定の態様において、連続時間電流調整ループを備える電流制御回路および離散時間電圧調整ループを備える共有された電圧制御回路を含むハイブリッド制御機構が開示される。電圧制御回路は、異なるレギュレータ回路から切り離され（separated）得、かつそれらの間で共有され得、各々は、潜在的に異なる調整された出力電圧を有する。共有された電圧コントローラサーキットリーは、レギュレータの電力ステージから切り離され得、およびそれらの間で時分割方式で使用され得る。具体的に言うと、レギュレータ回路のレギュレータコントローラハードウェアは、過渡負荷電流に関する高速過渡応答をハンドリングするための連続時間アナログ電流調整ループと、複数のレギュレータ間で時分割方式で使用される共有された離散時間電圧調整ループとに分けられ得る。
【００３４】
[0050]そのような時分割方式で使用される電圧制御回路構成は、集積回路デバイスエリアという観点で著しいコスト節約を提供し得、また、レギュレータコントローラサーキットリーのシステムレベルの配置に関して、回路設計者にさらなる柔軟性を提供し得る。コントローラの数が制限されているので、これはまた、より簡略化された設計になり（result in）得る。加えて、離散時間電圧調整ループは、無駄な集積デバイスエリアを減らすために、コントローラ間で共有され得る。
【００３５】
[0051]説明された態様がそれ上で実装され得る例となる回路の説明が以下に提供される。ある特定の要素が、別個のコンポーネントとして描かれ得るが、いくつかの実例において、コンポーネントのうちの１つまたは複数は、単一のコンポーネントまたはデバイスに組み合わされ得る。同様に、ある特定の機能性が、回路内の単一の要素またはコンポーネントによって行われるものとして説明され得るが、機能性は、いくつかの実例において、機能的に協調的したやり方において共同作用する複数の要素またはコンポーネントによって、実行され得る。
【００３６】
[0052]図１は、レギュレータ回路間で時分割方式で使用される共有された電圧制御回路を備える例示的な回路１００のブロック図を描く。例示された例において、回路１００は、レギュレータ回路レギュレータ＿１、レギュレータ＿２、．．．、レギュレータ＿Ｎと結合された出力ノードを有する共有された電圧制御回路１０５を備える。回路ノードは、例えば、ノードが直接的に接続されているかまたは、電圧または電流を介して信号パスに沿って、電気的に反応する（electrically responsive）とき、結合され得る。本開示の特徴および利点は、複数のレギュレータ回路を有するシステムを含み、ここで、レギュレータ回路のいくつかまたは全ては、電圧制御回路を共有し得る。この例において、レギュレータ１乃至Ｎの入力は各々、電圧制御ノードＶｃｔｌ＿１、Ｖｃｔｌ＿２、．．．、Ｖｃｔｌ＿Ｎ上のそれぞれの制御電圧と結合され、およびレギュレータ回路の出力は各々、それぞれ、出力負荷キャパシタンスＣＬ１ＣＬ２、．．．、ＣＬＮを含む。出力負荷キャパシタンスは、例えば、レギュレータ回路の出力負荷のキャパシタンスであり得る。出力負荷は、他のインピーダンスを有し得、および容量性負荷に制限されない。各レギュレータ回路１乃至Ｎは、それぞれ、電圧制御ノード、Ｖｃｔｌ＿１、Ｖｃｔｌ＿２、．．．、Ｖｃｔｌ＿Ｎ、および内部キャパシタンス、Ｃｈｏｌｄ１、Ｃｈｏｌｄ２、．．．、ＣｈｏｌｄＮ、を含む。電圧制御ノード、ノード、Ｖｃｔｌ＿１、Ｖｃｔｌ＿２、．．．、Ｖｃｔｌ＿Ｎ、の制御電圧は、レギュレータの各々に関して、それぞれ、内部キャパシタＣｈｏｌｄ１、Ｃｈｏｌｄ２、．．．、ＣｈｏｌｄＮにおいて記憶される。
【００３７】
[0053]例となる回路１００は、例えば、図１において示されるように、異なるフェーズを有する、クロック間隔、ｃｌｋ＿１、ｃｌｋ＿２、．．．、ｃｌｋ＿Ｎ、に分割された入力クロック信号をさらに含む。本開示の例において、クロック間隔は、等しい時間間隔に分割され得る。他の態様において、クロック間隔の持続時間は、特定の回路設計の様々なパラメータおよび制約に従って、個別に調整（adjusted）され得る。さらに、入力クロック信号間隔は、１つまたは複数のクロック生成器回路（例えば、以下の図２を参照）を使用して、生成され得る。入力クロック信号は、１つまたは複数の内部または外部クロック生成器回路によって生成され得る。一態様において、（１つまたは複数の）クロック生成器回路は、入力クロック信号をクロック間隔ｃｌｋ＿１、ｃｌｋ＿２、．．．、ｃｌｋ＿Ｎに分割するための構成されたクロックデバイダサーキットリーを含み得る。少なくともある特定の態様において、入力クロック信号間隔は、結果として生じる入力クロック信号を取得するために、１つまたは複数の異なるクロック信号から導出され得るか、またはそれらと組み合わせられ得る。入力クロック信号は、１つまたは複数の別個のクロック信号と組み合わせられ得る。例えば、入力クロック信号は、入力回路１００に直接的に入力されたクロック信号から、または、１つまたは複数の介在する組合せのまたは順次式論理回路を介して、導出され得る。
【００３８】
[0054]例示された例において、共有された電圧制御回路１０５の出力ノードにおける電圧制御信号Ｖｃｔｌ＿ｏｕｔは、レギュレータ回路１乃至Ｎまでの電圧を調整するために、スイッチ、Ｓ１ｂ、Ｓ２ｂ、．．．、ＳＮｂ、の第１のセットを介して、レギュレータの入力電圧制御ノード、Ｖｃｔｌ＿１、Ｖｃｔｌ＿２、．．．、Ｖｃｔｌ＿Ｎ、と選択的に結合される。スイッチ、Ｓ１ｂ、Ｓ２ｂ、．．．、ＳＮｂ、の第１のセットは、電気的な回路接続を選択的に確立することおよび遮断する（breaking）ことが任意のタイプの電気的なスイッチとして実装され得、および本明細書において説明された態様は、任意の特定のタイプのスイッチまたは電気的な切り替え技術に限定されない。スイッチ、Ｓ１ｂ、Ｓ２ｂ、．．．、ＳＮｂ、の第１のセットは、ＦＥＴデバイスを使用して、実装され得る。１つの態様において、スイッチ、Ｓ１ｂ、Ｓ２ｂ、．．．、ＳＮｂ、の第１のセットは、デマルチプレクサ回路として実装され得る。
【００３９】
[0055]スイッチ、Ｓ１ｂ、Ｓ２ｂ、．．．、ＳＮｂ、の第１のセットは、異なるクロック間隔ｃｌｋ＿１、ｃｌｋ＿２、．．．、ｃｌｋ＿Ｎにおいて、共有された電圧制御回路１０５から出力された電圧制御信号Ｖｃｔｌ＿ｏｕｔとレギュレータ１乃至Ｎまでの入力のうちの選択された１つを選択的に結合するように構成され得る。これを達成するために、スイッチ、Ｓ１ｂ、Ｓ２ｂ、．．．、ＳＮｂ、の第１のセットは、クロック間隔、ｃｌｋ＿１、ｃｌｋ＿２、．．．、ｃｌｋ＿Ｎのうちの１つによって、各々選択され得る。クロック間隔は、適切なクロック間隔の間、適切なレギュレータ回路を選択するように提供され得、例えば、非オーバーラップするクロックフェーズであり得る。この例において、クロック間隔ｃｌｋ＿１は、レギュレータ＿１のスイッチＳ１ｂを選択するために結合され得、クロック間隔ｃｌｋ＿２は、レギュレータ＿２のスイッチＳ２ｂを選択するために結合され得、クロック間隔ｃｌｋ＿Ｎは、レギュレータ＿ＮのスイッチＳＮｂを選択するために結合され得る。
【００４０】
[0056]回路１００は、レギュレータから出力された調整された電圧、Ｖｏｕｔ１、Ｖｏｕｔ２、．．．、ＶｏｕｔＮと、共有された電圧制御回路１０５の入力Ｖｉｎとの間に結合された電圧調整ループ１０１において、スイッチ、Ｓ１ａ、Ｓ２ａ、．．．、ＳＮａ、の第２のセットをさらに含む。スイッチ、Ｓ１ａ、Ｓ２ａ、．．．、ＳＮａ、の第２のセットは、それぞれの異なるクロック間隔ｃｌｋ＿１、ｃｌｋ＿２、．．．、ｃｌｋ＿Ｎのうちの１つの間、それぞれのレギュレータ１乃至Ｎから出力された、調整された電圧、Ｖｏｕｔ１、Ｖｏｕｔ２、．．．、ＶｏｕｔＮのうちの選択された１つを共有された電圧制御回路１０５の入力Ｖｉｎと選択的に結合し得る。
【００４１】
[0057]スイッチ、Ｓ１ａ、Ｓ２ａ、．．．、ＳＮａ、の第２のセットは、選択的に確立し、および電気的な回路接続を遮断する能力のある任意のタイプの電気的なスイッチとして実装され得、本明細書において説明された態様は、スイッチまたは電気的なスイッチング技術の任意の特定のタイプに限定されない。１つの態様において、スイッチ、Ｓ１ａ、Ｓ２ａ、．．．、ＳＮａ、の第２のセットは、マルチプレクサ回路として実装され得る。スイッチ、Ｓ１ａ、Ｓ２ａ、．．．、ＳＮａ、の第２のセットは、ＦＥＴデバイスを使用して、実装され得る。
【００４２】
[0058]レギュレータ回路１乃至Ｎの各々に関する、出力電圧、Ｖｏｕｔ１、Ｖｏｕｔ２、．．．、ＶｏｕｔＮの電圧調整は、レギュレータのうちの各々に関して、個別の電圧制御回路を使用することの代わりに、共有された電圧制御回路１０５から出力された電圧制御信号Ｖｃｔｌ＿ｏｕｔに基づいて、行われ得る。これは、とりわけ、電圧制御回路１０５の回路要素が、レギュレータ回路のうちの各々１つにつき複製されることを必要としないため、有利である。回路の実装形態において多くのレギュレータがある場合、この技法は、著しい集積回路デバイスエリアの節約をもたらし得る。
【００４３】
[0059]動作において、レギュレータ１乃至Ｎのうちの各々に関する入力は、時分割方式での使用ベースで、異なる個別のクロック間隔、ｃｌｋ＿１、ｃｌｋ＿２、．．．、ｃｌｋ＿Ｎにおいて、共有された電圧制御回路１０５から出力される電圧制御信号Ｖｃｔｌ＿ｏｕｔと選択的に結合され得る。例えば、第１のクロック間隔の間（例えば、ｃｌｋ＿１がアクティブであるとき）、スイッチＳ１ａおよびＳ１ｂは、接続を形成するために閉じられ得、一方で、スイッチｓ２ａ、ｓ２ｂ、ＳＮａおよびＳＮｂは、開かれ得る。この事例において、電圧制御回路１０５の電圧制御信号Ｖｃｔｌ＿ｏｕｔは、スイッチＳ１ｂを介して、レギュレータ＿１の電圧制御ノードＶｃｔｌ＿１と選択的に結合され得、一方で、電圧制御信号Ｖｃｔｌ＿ｏｕｔは、他の電圧制御ノードＶｃｔｌ＿２．．．、Ｖｃｔｌ＿Ｎから接続を絶たれ（disconnected）得る。加えて、レギュレータ＿１の調整された出力電圧Ｖｏｕｔ１は、スイッチＳ１ａを介して、共有された電圧制御回路１０５の入力Ｖｉｎに選択的に結合され得、一方で、レギュレータ＿２の調整された出力電圧Ｖｏｕｔ２およびレギュレータ＿ＮのＶｏｕｔＮは、共有された電圧制御回路１０５から接続を絶たれ得る。
【００４４】
[0060]同様に、第２のクロック間隔の間、（例えば、ｃｌｋ＿２ｂがアクティブのとき）、スイッチＳ２ａおよびＳ２ｂは、接続を形成するために閉じられ得、一方でスイッチＳ１ａ、Ｓ１ｂ、ＳＮａおよびＳＮｂは、開かれ得る。この事例において、電圧制御回路１０５の電圧制御信号Ｖｃｔｌ＿ｏｕｔは、スイッチＳ２ｂを介して、レギュレータ＿２の電圧制御ノードＶｃｔｌ＿２に選択的に結合され得、一方で、電圧制御信号Ｖｃｔｌ＿ｏｕｔは、他の電圧制御ノードＶｃｔｌ＿２．．．、Ｖｃｔｌ＿Ｎから接続を絶たれる。加えて、レギュレータ＿２の調整された出力電圧Ｖｏｕｔ２は、スイッチＳ２ａを介して、選択的に、共有された電圧制御回路１０５の入力Ｖｉｎと接続され得る。一方で、レギュレータ＿１の調整された出力電圧Ｖｏｕｔ１、．．．、レギュレータ＿ＮのＶｏｕｔＮは、共有された電圧制御回路１０５から接続を絶たれる。
【００４５】
[0061]このようなやり方で、電圧制御回路１０５の電圧制御信号Ｖｃｔｌ＿ｏｕｔを時分割方式で使用することによって、回路１００は、同じ時分割方式で使用される電圧制御回路サーキットリーを使用して、それぞれ、異なるレギュレータ１乃至Ｎの調整された出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、．．．、ＶｏｕｔＮを調整するために適切な制御電圧を提供するように動作可能である。いくつかの態様において、説明された技法を使用するレギュレータは、同じ出力電圧（例えば、Ｖｏｕｔ１＝Ｖｏｕｔ２）を使用し得、他の態様において、異なるレギュレータは、異なる出力電圧（例えば、Ｖｏｕｔ１≠Ｖｏｕｔ２）を有し得る。同じ電圧制御回路を使用する異なるレギュレータ上の同じまたは異なる出力電圧の組合せがまた、可能である。
【００４６】
[0062]図２Ａは、本開示の態様に従って構成された例示的な電圧制御回路２００Ａのブロック図を描く。図２Ａの例示された例において、回路２００Ａは、それぞれ、電圧制御スイッチ２１６のセットを介して、レギュレータ１および２の入力（例えば、Ｖｃｔｌ＿１およびＶｃｔｌ＿２）と結合された共有された電圧制御回路２０５を含む。電圧制御スイッチ２１６は、図１に従って上記で説明されたスイッチ、Ｓ１ｂ、Ｓ２ｂ、．．．、ＳＮｂ、の第１のセットに対応し得る。１つの態様において、電圧制御スイッチ２１６は、デマルチプレクサ回路として実装され得る。同様に、共有された電圧制御回路２０５は、それぞれ、調整された電圧スイッチ２１４のセットを介して、レギュレータ１および２の出力（例えば、Ｖｏｕｔ１およびＶｏｕｔ２）と結合される。調整された電圧スイッチ２１４は、図１に関して上記に説明され、スイッチＳ１ａ、Ｓ２ａ、．．．、ＳＮａ、の第２のセットに対応し得る。１つの態様において、電圧制御スイッチ２１６は、マルチプレクサ回路として実装され得る。
【００４７】
[0063]図２Ａにおいて示されるように、共有された電圧制御回路２０５は、抵抗器Ｒ１およびＲ２を備える抵抗器デバイダ回路を含む。抵抗器デバイダ回路は、レギュレータ１または２の選択された１つから調整された電圧出力を受信することと、それに応答して、フィードバック電圧信号Ｖｆｂを出力することとを行うように構成され得る。共有された電圧制御回路２０５は、エラー増幅器２２０をさらに備え得る。エラー増幅器２２０は、当業者にとって周知の動作可能な（operational）増幅器構成を使用して、実装され得る。
【００４８】
[0064]エラー増幅器２２０は、例えば、出力負荷電流から結果として生じるレギュレータ回路の出力電圧において、エラー（ＤＣオフセット）を検出するように構成され得る。エラー増幅器２２０は、第１の入力においてフィードバック電圧信号Ｖｆｂを受信し、第２の入力において基準電圧信号Ｖｒｅｆを受信するように構成され得る。１つの態様において、エラー増幅器２２０は、フィードバック電圧信号Ｖｆｂを基準電圧信号Ｖｒｅｆと比較することと、その比較に応答して出力電圧制御信号Ｖｃｔｌ＿ｏｕｔを提供することを行うように構成され得る。例えば、調整された電圧におけるエラーは、エラー増幅器２２０によって、第１の入力端子におけるフィードバック電圧Ｖｆｂを第２の入力端子における基準電圧Ｖｒｅｆと比較することによって、検出され得る。エラー増幅器２２０は、電圧ＶｆｂをＶｒｅｆと比較するとき、エラーを検出することに応答して、出力電圧エラーを補正するためのそれの出力ノードＶｃｔｌ＿ｏｕｔを導出するように構成され得る。エラー増幅器２２０は、エラー増幅器２２０の入力における電圧ＶｆｂとＶｒｅｆとの間の差に応答して、出力Ｖｃｔｌ＿ｏｕｔを駆動するように構成される。
【００４９】
[0065]図２Ａの例示された例において、共有された電圧制御回路２０５は、共有された電圧制御回路２０５の出力ノードと結合された補償器回路２２５をさらに備える。１つの態様において、補償器回路２２５は、異なる処理、電圧、温度、変形、出力負荷、外部キャパシタンス、および／または印刷回路板（ＰＣＢ：printed circuit board）の寄生変動にわたるエラー増幅器２２０の出力ノードにおける機能を安定させるために利用され得る単一の補償器キャパシタ（図示せず）を備え得る。補償キャパシタは、電圧調整ループを安定させるために、およびエラー増幅器２２０のステップ応答におけるオーバーシュートおよびリンギング（ringing）を制御するために、利用されることができる。
【００５０】
[0066]回路２００Ａは、例えば、クロック、Ｃｌｋ、からクロック信号間隔を生成するように構成された１つまたは複数のクロック間隔生成器回路２１７をさらに含む。１つの態様において、（１つまたは複数の）１つまたは複数の入力クロック信号は、クロック間隔のうちの１つの間、レギュレータの各々を選択する（例えば、チャネル選択）ために、電圧制御スイッチ２１６に提供されるためにクロック間隔に分割され得る。例えば、上記の図１において例示されるように、クロック間隔Ｃｌｋ＿１、．．．、Ｃｌｋ＿Ｎは、別個のクロック信号であり得、ここで、クロック信号のただ１つのみが、特定のスイッチをアクティベートするために、ある時間において高い状態にある。クロック間隔技法の広いレンジは、異なるレギュレータを共有された電圧制御回路に選択的に結合するように選択的に使用されることができることが理解されるべきである。（１つまたは複数の）クロック間隔生成器回路２１７は、例えば、入力クロック信号Ｃｌｋからのクロック間隔を生成するための１つまたは複数のクロックデバイダ回路を含み得る。回路２００Ａの入力クロック信号Ｃｌｋは、直接的に接続されたクロック信号であり得るか、１つまたは複数の異なるクロック信号から導出された信号であり得るか、または１つまたは複数の介在する組合せのまたは順次式論理回路を介して受信され得る。
【００５１】
[0067]図２Ａにおける例は、本開示の別の態様を例示する。いくつかの態様において、レギュレータ回路は、電流制御回路を含み得る。この例において、レギュレータ１は、電流制御回路２０６を備え、一方で、レギュレータ２は、電流制御回路２０７を備える。特定の態様の特徴および利点は、例えば、電圧制御ループを維持するための電圧制御サーキットリーを共有するレギュレータを含み得、特定のレギュレータが電圧制御サーキットリーから接続を絶たれたとき、レギュレータのうちのいくつかまたは全てにおける電流制御回路は、各レギュレータの出力における変化に応答するために電流制御ループを維持し得る。電流制御回路は、共有された電圧制御回路のより遅い応答時間（例えば、より低い帯域幅）よりも早い応答時間（例えば、より広い帯域幅）を有し得る。いくつかの実装形態において、異なるレギュレータにおける電流制御回路は、同じアーキテクチャを有し得、一方で、他の実装形態において、異なるレギュレータにおける電流制御回路は、異なるアーキテクチャを有する。各レギュレータにおいて共有された電圧制御サーキットリーおよび同じ電流制御回路を有するレギュレータの１つの例となる実装形態は、例示の目的で、下記に提供される。
【００５２】
[0068]図２Ｂは、本開示の態様に従った、プリチャージ回路を含む例示的な回路２００Ｂのブロック図を描く。本例は、別の特徴を例示する。ここで、レギュレータ１乃至Ｎは、共有された電圧制御回路２９９を使用して、調整された出力電圧を生成する。本開示の態様は、例えば、共有された電圧制御回路２９９がレギュレータ制御電圧と結合される前に、共有された電圧制御回路２９９の少なくとも１つのノードをプリチャージするためのプリチャージ回路を含み得る。この例において、プリチャージ回路は、Ｖｃｔｌ＿ｏｕｔが異なるレギュレータの異なる電圧制御ノードに結合される前に、Ｖｃｔｌ＿ｏｕｔの値をプリチャージする。
【００５３】
[0069]この例において、回路２００Ｂは、各々がレギュレータの電圧制御ノードＶｃｔｌ＿１、Ｖｃｔｌ＿２、．．．、Ｖｃｔｌ＿Ｎに結合された入力端子、およびスイッチＳ１ｃ、Ｓ２ｃ、．．．、ＳＮｃの第３のセットを介して、共有された電圧制御回路２９９から出力された電圧制御信号Ｖｃｔｌ＿ｏｕｔと選択的に結合されることができる出力端子を有するバッファ回路２５１、２５２、および２５３をさらに含む。１つの態様において、バッファは、例えば、制御電圧を感知し、およびＶｃｔｌ＿ｏｕｔを同じ電圧まで駆動する単位利得増幅器または他のサーキットリーを使用して、実装され得る。
【００５４】
[0070]スイッチＳ１ｃおよびＳ２ｃの第３のセットは、バッファ回路２５１乃至２５３を介して、それぞれのレギュレータ回路の電圧制御ノードの（内部キャパシタＣｈｏｌｄ１、Ｃｈｏｌｄ２、．．．、ＣｈｏｌｄＮにおいて記憶された）内部制御電圧、Ｖｃｔｌ＿１、Ｖｃｔｌ＿２、．．．、Ｖｃｔｌ＿Ｎを、共有された電圧制御回路２９９の電圧制御信号Ｖｃｔｌ＿ｏｕｔと選択的に結合するように構成され得る。これは、内部電圧制御ノード、Ｖｃｔｌ＿１またはＶｃｔｌ＿２またはＶｃｔｌ＿Ｎが、共有された電圧制御回路２９９の出力ノードと選択的に結合される前に、共有された電圧制御回路２９９の出力電圧制御ノードをプリチャージするために、なされ得る。
【００５５】
[0071]例示された例において、スイッチＳ１ｃは、バッファ回路２５１の出力端子と共有された電圧制御回路２９９の出力ノードとの間に選択的に結合され得る。同様に、スイッチＳ２ｃは、バッファ回路２５２の出力端子と共有された電圧制御回路２９９の出力ノードとの間に選択的に結合され得る。同様に、スイッチＳＮｃは、バッファ回路２５３の出力端子と共有された電圧制御回路２９９の出力ノードとの間に選択的に結合され得る。
【００５６】
[0072]スイッチＳ１ｃは、例えば、スイッチＳ１ｂが電圧制御信号Ｖｃｔｌ＿ｏｕｔをレギュレータ＿１の内部電圧制御ノードＶｃｔｌ＿１と選択的に結合するためにアクティベートされる前の、クロック間隔の間、電圧制御信号Ｖｃｔｌ＿ｏｕｔをＶｃｔｌ＿１の制御電圧に接近する値までプリチャージするために、レギュレータ＿１の内部制御ノードＶｃｔｌ＿１上の制御電圧を共有された電圧制御回路２９９のＶｃｔｌ＿ｏｕｔと選択的に結合するように構成され得る。クロック間隔Ｃｌｋ＿１は、スイッチＳ１ｃを閉じ得、およびクロック間隔Ｃｌｋ＿２は、Ｖｃｔｌ＿ｏｕｔ上の電圧が、スイッチＳ１ｂが閉じられる前に、制御電圧Ｖｃｔｌ＿１とおよそ等しいように、スイッチＳ１ｂを閉じ得る。
【００５７】
[0073]同様に、スイッチＳ２ｃは、スイッチＳ２ｂが電圧制御信号Ｖｃｔｌ＿ｏｕｔをレギュレータ＿２の内部電圧制御ノードＶｃｔｌ＿２に選択的に結合する前の、クロック間隔の間、電圧制御信号Ｖｃｔｌ＿ｏｕｔをＶｃｔｌ＿２の制御電圧に接近する値までプリチャージするために、レギュレータ＿２の内部制御ノードＶｃｔｌ＿２上の制御電圧を共有された電圧制御回路２９９のＶｃｔｌ＿ｏｕｔに選択的に結合するように構成され得る。
【００５８】
[0074]プリチャージすることが有利であり得る１つの理由は、異なるレギュレータの各々が、例えば、異なる入力電圧および／または出力電圧を有し得ることのため、および、異なる制御電圧レベルで動作し得ることのためである。よって、内部電圧制御ノード、Ｖｃｔｌ＿１、Ｖｃｔｌ＿２、．．．、Ｖｃｔｌ＿Ｎにおける電圧レベルのエラーを防止するために、内部電圧制御ノードが共有された電圧制御回路２９９から出力された電圧制御信号Ｖｃｔｌ＿ｏｕｔと最初に結合されるとき、バッファ回路の出力ノードは、異なるレギュレータ上で特定の電圧を調整するために、電圧制御信号Ｖｃｔｌ＿ｏｕｔを適切な値までプリチャージするために、スイッチＳ１ｃ、Ｓ２ｃ、．．．、ＳＮｃを介して、共有された電圧制御回路２９９の出力ノードと最初に選択的に結合され得る。
【００５９】
[0075]スイッチＳＸａ、ＳＸｂ、およびＳＸｃ、の３つのセットは、各レギュレータ出力において電圧を制御するために閉ざされた電圧フィードバックループにおいて各レギュレータを選択的に結合するように動作され得、ここでＸは、１からＮまでの数である（例えば、Ｓ１ａ、Ｓ１ｂ、およびＳ１ｃ、等）。例えば、第１のバッファ回路２５１は、Ｓ１ｃが閉じているとき、第１の時間間隔の間、レギュレータ＿１に関する電圧制御ノードＶｃｔｌ＿１に結合された入力、および電圧制御回路、Ｖｃｔｌ＿ｏｕｔ、の出力電圧と結合された出力を有する。Ｖｃｔｌ＿ｏｕｔは、次いで、第１の時間間隔に続く第２の時間間隔の間、スイッチＳ１ｂを通して電圧制御ノードＶｃｔｌ＿１に結合される。第２の時間間隔において、Ｓ１ｃは、例えば、開かれていることができ、Ｓ１ｂは閉じられている。１つの態様において、レギュレータ＿１から出力された調整された電圧Ｖｏｕｔ１は、第３の時間間隔の間、スイッチＳ１ａを通して、電圧制御回路の入力（例えば、Ｖｉｎ）と結合され、それは、第１の時間間隔および第２の時間間隔の合計におよそ等しくあり得る。図２Ｂを参照すると、クロック位相間隔Ｃｌｋ＿１は、スイッチＳ１ｃを閉じるための第１の時間間隔を設定し得、クロック位相間隔Ｃｌｋ＿２は、スイッチＳ１ｂを閉じるための第２の時間間隔を設定し得る。この例において、スイッチＳ１ａは、Ｃｌｋ＿１およびＣｌｋ＿２の両方の持続時間の間、閉じられる。各レギュレータに関して、プリチャージする（例えば、スイッチＳＸｃを閉じる）ために順次的な時間間隔をオーバーラップさせること、そして次に、制御電圧Ｖｃｔｌ＿Ｘを設定する（例えば、スイッチＳＸｂを閉じる）ことは、例えば、電圧過渡を減らし、電圧調整処理の速度を上げるために電圧ループを閉じる前に、Ｖｃｔｌ＿ｏｕｔが適した値に設定されることを確かにするために有利であり得る。クロック位相を使用して上記に言及された時間間隔を設定することは、時間間隔を確立するための１つの技法であることが理解されるべきである。レギュレータを共有された電圧制御回路と選択的に結合するための他の技法がまた、使用されることができる。
【００６０】
[0076]図２Ｃは、本開示の態様に従った、プリチャージ回路を含む別の例となる回路のブロック図を描く。この例において、複数のキャパシタ上の制御電圧は、プリチャージ動作のための１つまたは複数の共有されたバッファ回路を通して、選択的に結合される。この例において、Ｎスイッチ２６０乃至２６１の第３のセットは、Ｎレギュレータ回路のＮ電圧制御ノード２８０乃至２８１をバッファ回路２６２の入力端子と選択的に結合するように構成される。スイッチ２６０は、第１のスイッチであり、スイッチ２６１は、Ｎ番目のスイッチであり、電圧制御ノード２８０は、第１の電圧制御ノードであり、電圧制御ノード２８１は、Ｎ番目の電圧制御ノードである。バッファ回路２６２の出力端子は、電圧制御回路の出力ノードに結合され、それは、この例において、エラー増幅器（ＥＡ）の出力および補償器回路の端子である。スイッチ２６０乃至２６１は、共有された電圧制御回路の出力をプリチャージするために、電圧制御ノード２８０乃至２８１をバッファ回路２６２の入力に選択的に結合する。例えば、第１の時間間隔φ１Ａの間、スイッチ２６０は、閉じられ得、およびスイッチ２６１は、開かれ得る。従って、ノード２８０上の電圧は、バッファ回路２６２の入力に結合される。この例において、バッファ回路２６２の出力は、スイッチ２６３を通して、電圧制御回路におけるノードに結合され、それは、例えば、バッファ回路２６２が電圧制御サーキットリーに干渉することを防ぐために、ただプリチャージフェーズの間のみ閉じられ得、電圧制御回路（例えば、エラー増幅器）が閉ざされた電圧調整ループにあるとき、開かれ得る。図２Ｃにおいて例示されるように、スイッチ２６３は、時間間隔φ１Ｂ．．．φＮＢの間、開かれており、それらは、例えば、異なるレギュレータを有する異なる電圧調整ループにある状態の（being in）電圧制御回路に対応する（correspond to）。プリチャージの間、スイッチ２６３は、開かれており、電圧制御回路の出力は、スイッチを開くことによってレギュレータから切り離される（decoupled）。
【００６１】
[0077]図２Ｃは、別の例となる特徴をさらに例示する。この例において、各レギュレータ回路は、例えば、制御電圧を受信するための電圧制御ノードに結合された入力、およびレギュレータの出力において調整された電圧信号に設定するための電圧制御ループにおいて構成される出力、などを有する、バッファ回路２７１乃至２７２のような、バッファ回路をさらに備える。この例において、バッファ回路２７１は、Ｃｈｏｌｄ＿１上で制御電圧を受信するための電圧制御ノード２８０に結合された入力、およびレギュレータ＿１の出力において調整された電圧信号Ｖｏｕｔ１に設定するための電圧制御ループにおいて構成される出力を有する。同様に、バッファ回路２７２は、Ｃｈｏｌｄ＿２上で制御電圧を受信するための電圧制御ノード２８１に結合された入力、およびレギュレータ＿Ｎの出力において調整された電圧信号ＶｏｕｔＮに設定するための電圧制御ループにおいて構成される出力を有する。多くのそのようなレギュレータＮ、ここで、Ｎは、整数であるが、は、同じかまたは異なる出力電圧、Ｖｏｕｔを作り出すために、図２Ｃにおいて示されるように構成され得ることが理解されるべきである。さらに、上記で説明されるように、本明細書で示されるバッファ回路は、上記で例示されるように、例えば、単位利得増幅器、または、電圧制御回路の出力をプリチャージするため、または制御電圧を電圧制御ループに結合するための同等の回路、あるいは両方を使用して、実装され得る。
【００６２】
[0078]図２Ｄは、本開示の態様に従った、例示的なバッファ回路２７０のブロック図を描く。図２Ｄの例において、バッファ回路２７０は、入力バッファ電圧バッファ＿ｉｎを受信するためのバッファ回路入力（例えば、トランジスタＭＢ１の制御端子）を含み得る。バッファ回路入力は、例えば、電圧制御ノードＶｃｔｌ＿Ｎを介して、電圧制御回路（例えば、図２Ｂの共有された電圧制御回路２９９）と結合され得る。例えば、図２Ｂにおいて示されるように、Ｖｃｔｌ＿Ｎは、バッファ回路２５１乃至２５３をレギュレータ回路レギュレータ＿１乃至レギュレータ＿Ｎに結合する電圧制御ノードのセット（例えば、Ｖｃｔｌ＿１、Ｖｃｔｌ＿２、Ｖｃｔｌ＿Ｎ）のうちの１つであり得る。加えて、バッファ回路２７０は、例えば、バッファ回路２５１乃至２５３を介して、図２Ｂの共有された電圧制御回路２９９の電圧制御出力Ｖｃｔｌ＿ｏｕｔに結合され得る。
【００６３】
[0079]バッファ回路２７０は、バッファ回路出力（例えば、ノードＥ）においてバッファ回路出力電圧バッファ＿ｏｕｔをさらに提供し得る。ノードＥは、制御ノードＶＢを通して、レギュレータ回路レギュレータ＿Ｎ（例えば、図２Ｃのレギュレータ＿１乃至レギュレータ＿Ｎ）に結合されることができる。関連する態様において、および例として、バッファ回路２７０は、図２Ｃにおいて示されるようにバッファ回路２７１乃至２７２として、実装され得る。例えば、バッファ回路２７１乃至２７２は各々、ノードＥにおいて、出力電圧バッファ＿ｏｕｔを、ノードＶＢ＿Ｎに結合されたレギュレータ回路レギュレータ＿１乃至レギュレータ＿Ｎに、供給し得る。
【００６４】
[0080]バッファ回路２７０は、両者の間でのルーティング(routing)寄生およびチャネル結合を減らすために、電圧制御回路（例えば、図２Ｂの共有された電圧制御回路２９９）とレギュレータ回路（例えば、図２Ｂのレギュレータ＿１乃至レギュレータ＿Ｎ）との間の分離を提供する。特に、線形レギュレータ分離は、信号が実際にはアナログであり、アナログ信号を駆動させて高スイング結合を拒否するための低電力および低インピーダンスのバッファを生成することが難しいため、困難である（challenging）。本開示の態様に従って、バッファ回路２７０は、ルーティング(routing)距離を延長し得る。コントローラは、減らされたチャネル結合を有する電力ステージ（例えば、レギュレータ回路）から離れて置かれ得る。つまり、共に駐在する（reside together）（または、近いルーティングの近接における）従来のコントローラおよび電力ステージ（例えば、レギュレータ回路）とは異なり、バッファ回路２７０を使用することによって、コントローラ（例えば、図２Ｂの共有された電圧制御回路２９９）および電力ステージ（例えば、図２Ｂのレギュレータ＿１乃至レギュレータ＿Ｎ）は、ルーティングの寄生の増加（increased routing parasitics）なく印刷回路板上に間隔を開けられ（spaced apart）得る。
【００６５】
[0081]図２Ｄを参照すると、電圧制御ノードＶｃｔｌ＿Ｎは、バッファ回路入力（例えば、トランジスタＭＢ１の制御端子）に結合され得る。トランジスタＭＢ１の第１の端子は、電流ソースＩＢに結合され得、トランジスタＭＢ１の第２の端子は、入力電圧Ｖｉｎに結合され得る。バッファ回路２７０は、トランジスタＭＢ１の第２の端子とトランジスタＭＢ１の第１の端子との間に結合された電流調整ループをさらに備え得る。図２Ｄの例示された例において、電流調整ループは、電流ミラートランジスタＭＣ１／ＭＣ２、ＭＣ３／ＭＣ４、およびＭＣ５／ＭＣ６および電圧Ｖｉｎと結合された電流ソースＩＢ／Ｋ（Ｋ＞１）を備える電流ミラー回路を含む。
【００６６】
[0082]動作において、バッファ回路２７０は、ノードＥにおいて一定の出力電圧バッファ＿ｏｕｔを維持するために、電流ソースを使用して、電圧をプルアップまたはプルダウンする能力を有する。例えば、ノードＥにおける電圧の値が高くなるとき、トランジスタＭＢ１におけるドレイン電流は減らされる。ドレイン電流が基準電流（例えば、ＩＢ／Ｋ）より小さい場合、それは、ノードＥにおいて電圧の値をプルダウンするために、大きなプルダウン電流（例えば、トランジスタＭＣ３にわたる電流からトランジスタＭＣ６にわたる電流を差し引いたものに等しい）をアクティベートする。加えて、トランジスタＭＣ６にわたる電流は、トランジスタＭＣ２およびＭＣ３との間の電流の減法（subtraction）に起因してトランジスタＭＢ１にわたる電流とは反対の方向である。
【００６７】
[0083]バッファ回路２７０は、単に例示的であり、電圧モードの実装形態、電流モードの実装形態、または他の実装形態において実装されることができることが当該者にとって理解されるべきである。
【００６８】
[0084]図２Ｅは、一定の状態動作の間のバッファ回路２７０の例となるブロック図を描く。図２Ｅの例において描かれるように、電流ソースが変わらず、ルーティングキャパシタが３ｐＦの値にある一定の状態の間、トランジスタＭＣ１にわたる電圧は、ＩＢに等しく、トランジスタＭＣ２にわたる電圧は、ＩＢ／Ｋに等しく、ミラートランジスタＭＣ３／ＭＣ４およびＭＣ５／ＭＣ６にわたる電圧はゼロである。この例の目的のために、ルーティングキャパシタおよび一定の状態電流ソースは、モデル要素であり、同等の回路と取り替えられることができる。その上、ルーティングキャパシタ（３ｐＦ）のキャパシタンスの値は、単に、例示的なものであり限定的なものではない。
【００６９】
[0085]図２Ｆは、結合過渡状態動作の間のバッファ回路２７０の例となるブロック図を描く。結合過渡動作の間、（例えば、電流ソースからの５．５Ｖステップアップ電流に起因して、ノードＥにおける電圧が高くなるとき）、トランジスタＭＣ１にわたる電流は、ＩＢより少なく、トランジスタＭＣ２にわたる電圧は、ＩＢ／Ｋより少なく、ミラートランジスタＭＣ３／ＭＣ４およびＭＣ５／ＭＣ６にわたる電圧は、ゼロより大きい。これは、ノードＥにおいて出力電圧バッファ＿ｏｕｔにおけるいずれのスパイクも補償するために、プルダウン電流をアクティベートする。この例の目的のために、ルーティングキャパシタおよびセットアップ電流ソースは、モデル要素であり、同等の回路と取り替えられることができる。ルーティングキャパシタ（３ｐＦ）のキャパシタンスの値は、単に、例示的なものであり限定的なものではない。
【００７０】
[0086]図２Ｇは、通常の電力モード（ＮＰＭ）バイアス電流のための例示的なバッファ回路２７０のブロック図を描く。描かれるように、電流ソースＩＢが５．６μＡおよびＩＢ／Ｋが３．３μＡであるとき、トランジスタＭＣ１にわたる電圧は、５．６μＡに等しく、トランジスタＭＣ２にわたる電圧は、３．３μＡに等しく、ミラートランジスタＭＣ３／ＭＣ４およびＭＣ５／ＭＣ６にわたる電圧は、０μＡである。電流ソースＩＢおよびＩＢ／Ｋの値は、ただ例示的かつ非限定的なものであり、他の値が予期される（contemplated）。
【００７１】
[0087]図２Ｈは、低電力モード（ＬＰＭ）バイアス電流のための例示的なバッファ回路２７０のブロック図を描く。描かれるように、電流ソースＩＢが１．１μＡおよびＩＢ／Ｋが０．４μＡであるとき、トランジスタＭＣ１にわたる電圧は、１．１μＡに等しく、トランジスタＭＣ２にわたる電圧は、０．４μＡに等しく、ミラートランジスタＭＣ３／ＭＣ４およびＭＣ５／ＭＣ６にわたる電圧は、０μＡである。電流ソースＩＢおよびＩＢ／Ｋの値は、ただ例示的かつ非限定的なものであり、他の値が予期される。
【００７２】
[0088]図３Ａは、本開示の態様に従った、レギュレータ回路を制御するための例示的な回路３００のブロック図を描く。この例示された例において、回路３００は、レギュレータ回路１および２における入力において、Ｖｃｔｌ＿１およびＶｃｔｌ＿２、電圧制御ノードと結合された共有された電圧制御回路３０５を含む。共有された電圧制御回路３０５は、抵抗器Ｒ１およびＲ２、エラー増幅器３２０、および補償器回路３２５を備える抵抗器デバイダ回路を含み、各々は、例えば、図２Ａの共有された電圧制御回路２０５に関して上記に説明される機能を行うように動作可能である。
【００７３】
[0089]回路３００は、スイッチＳ１ｂおよびＳ２ｂの第１のセット、スイッチＳ１ａおよびＳ２ａの第２のセット、およびスイッチＳ１ｃおよびＳ２ｃの第３のセットをさらに含む。スイッチＳ１ｂおよびＳ２ｂの第１のセットは、異なるクロック間隔において、それぞれ、共有された電圧制御回路３０５から出力された電圧制御信号Ｖｃｔｌ＿ｏｕｔをレギュレータ１および２の電圧制御ノードＶｃｔｌ＿１およびＶｃｔｌ＿２のうちの選択された１つと選択的に結合するように構成され得る。例えば、共有された電圧制御回路３０５の出力ノードは、第１のクロック間隔の間、スイッチＳ１ｂを介して、レギュレータ１の入力電圧制御ノードＶｃｔｌ＿１と選択的に結合され得るか、または第２のクロック間隔の間、スイッチＳ２ｂを介して、レギュレータ２の入力電圧制御ノードＶｃｔｌ＿２と選択的に結合され得る。
【００７４】
[0090]スイッチＳ１ａおよびＳ２ａの第２のセットは、それぞれ、レギュレータ１および２から出力された調整された電圧Ｖｏｕｔ１およびＶｏｕｔ２と、入力クロック信号（図示せず）から導出される異なるクロック間隔における共有された電圧制御回路３０５の入力電圧Ｖｉｎとの間に結合され得る。例えば、共有された電圧制御回路３０５の入力ノードＶｉｎは、第１のクロック間隔の間、スイッチＳ１ａを介して、レギュレータ１の調整された出力電圧Ｖｏｕｔ１と選択的に結合され得るか、または第２のクロック間隔の間、スイッチＳ２ｂを介して、レギュレータ２の調整された出力電圧Ｖｏｕｔ２と選択的に結合され得る。
【００７５】
[0091]図３Ａにおいて示されるように、レギュレータ１は、入力電圧Ｖｉｎ１を受信するための入力電圧端子および出力負荷キャパシタンスＣＬ１を有する出力電圧端子を含む。レギュレータ１は、パストランジスタＭｐａｓｓを備える入力電力ステージをさらに備える。入力電圧Ｖｉｎ１は、入力電力ステージトランジスタＭｐａｓｓの第１の端子と結合され得、調整された出力電圧Ｖｏｕｔ１は、入力電力ステージトランジスタＭｐａｓｓの第２の端子と結合され得る。同様に、レギュレータ２は、入力電圧Ｖｉｎ２を受信するための入力電圧端子および出力負荷キャパシタンスＣＬ２を有する出力電圧端子を含む。レギュレータ２は、パストランジスタＭｐａｓｓを備える入力電力ステージをさらに備える。入力電圧Ｖｉｎ２は、入力電力ステージトランジスタＭｐａｓｓの第１の端子と結合され得、調整された出力電圧Ｖｏｕｔ２は、入力電力ステージトランジスタＭｐａｓｓの第２の端子と結合され得る。
【００７６】
[0092]この例において、レギュレータ１および２の各々は、電流調整ループを備える電流制御回路をさらに含む。図３Ａにおいて、レギュレータ１のコンポーネントは、（１）レギュレータ１の出力において、パストランジスタＭｐａｓｓの第２の端子と結合された第１の端子を有する電流感知トランジスタＭｓｅｎｓ、レギュレータ１の出力ノードにおいて、負荷電流と相互補完的であるループ電流Ｉ１を出力するための第２の端子、および共有された電圧制御回路３０５から電圧制御信号Ｖｃｔｌ＿ｏｕｔを受信するための電圧制御ノードＶｃｔｌ＿１と結合された制御端子をさらに備える。レギュレータ１のコンポーネントは、（２）電流感知トランジスタＭｓｅｎｓの第２の端子とパストランジスタＭｐａｓｓの制御端子との間に結合された電流調整ループをさらに備える。例示された例において、電流調整ループは、電流ミラートランジスタＭ２ａ／Ｍ２ｂ、Ｍ３ａ／Ｍ３ｂ、およびＭ４／Ｍｐａｓｓを備える電流ミラー回路および電圧ａＶｄｄと結合された電流ソースＩａを備える１つまたは複数の電流総和回路を含む。
【００７７】
[0093]同様に、この例において、レギュレータ２のコンポーネントは、（１）レギュレータ２の出力において、パストランジスタＭｐａｓｓの第２の端子と結合された第１の端子を有する電流感知トランジスタＭｓｅｎｓ、レギュレータ２の出力ノードにおいて、負荷電流と相互補完的であるループ電流Ｉ２を出力するための第２の端子、および共有された電圧制御回路３０５から電圧制御信号Ｖｃｔｌ＿ｏｕｔを受信するための電圧制御ノードＶｃｔｌ＿２と結合された制御端子をさらに含む。レギュレータ２のコンポーネントは、（２）電流感知トランジスタＭｓｅｎｓの第２の端子とパストランジスタＭｐａｓｓの制御端子との間に結合された電流調整ループをさらに含む。例示された例において、電流調整ループは、電流ミラートランジスタＭ２ａ／Ｍ２ｂ、Ｍ３ａ／Ｍ３ｂ、およびＭ４／Ｍｐａｓｓを備える電流ミラー回路および電圧ａＶｄｄと結合された電流ソースＩｂを備える１つまたは複数の電流総和回路を含む。他の周知の線形レギュレータトポロジーおよび電流制御回路が使用されることができることは理解されるべきである。この例において、異なる感知トランジスタを通る電流は、負荷電流が変化すると、感知トランジスタを通る電流が反対方向に変化する（例えば、レギュレータ１の負荷電流が増加する場合、電流Ｉ１は減少し、およびレギュレータ１の負荷電流が減少する場合、電流Ｉ１は増加する）という意味において、負荷電流と相互補完的である。
【００７８】
[0094]加えて、エラー増幅器３２０出力ノードＶｃｔｌ＿ｏｕｔは、それぞれの電圧制御ノード、Ｖｃｔｌ＿１またはＶｃｔｌ＿２を、レギュレータ１および２のそれぞれの出力電圧Ｖｏｕｔ１またはＶｏｕｔ２におけるエラーを補正するための値まで駆動するために、レギュレータ１および２の電流感知トランジスタＭｓｅｎｓのゲート端子と選択的に結合する。エラー増幅器３２０出力ノードは、レギュレータ出力電圧Ｖｏｕｔ１またはＶｏｕｔ２に基づいて、電流感知トランジスタＭｓｅｎｓの制御端子（例えば、ゲート端子）を駆動し得る。例えば、（例えば、負荷過渡に起因して）より多くの負荷電流が必要とされるとき、レギュレータ出力電圧Ｖｏｕｔ１またはＶｏｕｔ２は、減少し得る。それに応じて、共有された電圧制御回路３０５は、それぞれ、それのゲートソース電圧Ｖｇｓを減らすためにＭｓｅｎｓの制御端子をより高い値へ駆動し得、Ｍｓｅｎｓを通る電流を減らし得、および出力Ｖｏｕｔ１またはＶｏｕｔ２において出力電流を増加させ得、それは、過渡負荷電流によって導入された出力電圧エラーを補正する。
【００７９】
[0095]電流制御回路の構成および動作に関するさらなる詳細は、「Dual Loop Regulator Circuit」と題され、２０１５年１０月３０日に出願された米国特許出願第１４／９２８，７０３号、において見つけられることができ、それの開示は、それの全体が参照により本明細書に明示的に組み込まれる。
【００８０】
[0096]図２Ｂにおける回路２００Ｂと同様に、回路３００は、各々がレギュレータの電圧制御ノードＶｃｔｌ＿１またはＶｃｔｌ＿２に結合された入力端子およびスイッチＳ１およびＳ２の第３のセットを介して、共有された電圧制御回路３０５から出力された電圧制御信号Ｖｃｔｌ＿ｏｕｔと選択的に結合されることができる出力端子を有するバッファ回路３３０および３３２のセットをさらに含む。スイッチＳ１ｃおよびＳ２ｃの第３のセットは、バッファ回路３３０および３３２を介して、それぞれのレギュレータ回路の電圧制御ノードの内部制御電圧、Ｖｃｔｌ＿１またはＶｃｔｌ＿２を、共有された電圧制御回路３０５の電圧制御信号Ｖｃｔｌ＿ｏｕｔと選択的に結合するように構成され得る。これは、内部電圧制御ノード、Ｖｃｔｌ＿１またはＶｃｔｌ＿２が、共有された電圧制御回路３０５の出力ノードと選択的に結合される前に、共有された電圧制御回路３０５の出力電圧制御ノードをプリチャージするために、なされ得る。スイッチＳ１ｃは、バッファ回路３３０の出力端子と共有された電圧制御回路３０５の出力ノードとの間に選択的に結合され得、スイッチＳ２ｃは、バッファ回路３３２の出力端子と共有された電圧制御回路３０５の出力ノードとの間に選択的に結合され得る。スイッチＳ１ｃは、スイッチＳ１ｂが電圧制御信号Ｖｃｔｌ＿ｏｕｔをレギュレータ１の内部電圧制御ノードＶｃｔｌ＿１と選択的に結合するためにアクティベートされる前のクロック間隔の間、電圧制御信号Ｖｃｔｌ＿ｏｕｔをＶｃｔｌ＿１の制御電圧に接近する値までプリチャージするために、レギュレータ１の内部制御ノードＶｃｔｌ＿１上の制御電圧を、共有された電圧制御回路３０５のＶｃｔｌ＿ｏｕｔと選択的に結合するために構成され得る。同様に、スイッチＳ２ｃは、スイッチＳ２ｂが、電圧制御信号Ｖｃｔｌ＿ｏｕｔをレギュレータ２の内部電圧制御ノードＶｃｔｌ＿２と選択的に結合する前のクロック間隔の間、電圧制御信号Ｖｃｔｌ＿ｏｕｔをＶｃｔｌ＿２の制御電圧に接近する値までプリチャージするために、ギュレータ２の内部制御ノードＶｃｔｌ＿２上で制御電圧を共有された電圧制御回路３０５のＶｃｔｌ＿ｏｕｔと選択的に結合するために構成され得る。
【００８１】
[0097]例となるプリチャージ周期が図３Ｂにおいて示されるが、それは、本開示の態様に従って構成された回路３００に関する例示的なプリチャージ周期のブロック図を描く。例示された例において、プリチャージ周期は、第１のクロック間隔ｃｌｋ＿１ａの間、実装される。第１のクロック間隔ｃｌｋ＿１ａは、他のクロック間隔ｃｌｋ＿１ｂ、ｃｌｋ＿２ａ、およびｃｌｋ＿２ｂが非アクティブであると示される間、アクティブであると示される。ｃｌｋ＿１ａがアクティブであるとき、スイッチＳ１ｃは、接続を形成するために閉じられ得、一方でスイッチＳ１ｂ、Ｓ２ｂ、およびＳ２ｃは、開かれ得る。それに応じて、第１のバッファ回路３３０の出力は、この第１のクロック間隔ｃｌｋ＿１ａの間、スイッチＳ１ｃを介して、共有された電圧制御回路３０５の出力ノードと選択的に結合され得る。
【００８２】
[0098]示されるように、レギュレータ１の電圧Ｖｃｔｌ＿１は、Ｖｃｔｌ＿１における電圧に接近する値まで共有された電圧制御回路３０５の出力ノードをプリチャージするために、バッファ回路３３０を通して結合される。これは、電圧制御ノードＶｃｔｌ＿１が、後続のクロック間隔において、スイッチＳ１ｂを介して、電圧制御信号Ｖｃｔｌ＿ｏｕｔと選択的に結合される前の、クロック間隔の間になされ得る。加えて、スイッチＳ１ａは、調整された出力信号Ｖｏｕｔ１が共有された電圧制御回路３０５の出力ノードまでエラー増幅器３２０を通して伝搬するのに十分な時間を提供するために、第１のクロック間隔ｃｌｋ＿１ａならびに第２のクロック間隔ｃｌｋ＿１ｂの両方の間、閉じられ得る。
【００８３】
[0099]同様に、異なるクロック間隔の間、例えば、ｃｌｋ＿２ａ（図示せず）など、スイッチＳ２ｃは、接続を形成するために閉じられ得、一方でスイッチＳ１ｂ、Ｓ１ｃ、およびＳ２ｂは、開かれ得る。よって、スイッチＳ２ｃは、それをＶｃｔｌ＿２における電圧に接近する値までプリチャージするために、バッファ回路３３２の出力を共有された電圧制御回路３０５の出力ノードと選択的に結合し得る。加えて、スイッチＳ２ａは、調整された出力信号Ｖｏｕｔ２が共有された電圧制御回路３０５の出力ノードＶｃｔｌ＿ｏｕｔまでエラー増幅器３２０を通して伝搬するのに十分な時間を提供するために、第１のクロック間隔ｃｌｋ＿２ａおよび第２のクロック間隔ｃｌｋ＿２ｂの両方の間、閉じられ得る。
【００８４】
[00100]この例は、電流制御回路をさらに例示する。上記に述べられるように、レギュレータ１または２の出力において経験される過渡電流は、例えば、レギュレータの各々の電流調整ループを備える電流制御回路によって調整され得る。例えば、電流制御回路は、共有された電圧制御回路３０５が別のレギュレータを制御するとき、レギュレータの閉ざされたループ制御を維持し得る。これは、レギュレータ２の出力Ｖｏｕｔ２における過渡電流を調整するためのレギュレータ２の電流調整ループにおけるループ電流３３６によって描かれる。そのような過渡電流応答は、同様に、レギュレータ１の電流調整ループ（例えば、ループ電流３３４）において、アクティブであり得る。この例において、レギュレータ１および２の過渡電流応答は、例えば、プリチャージング周期、電圧制御周期の間、および特定のレギュレータが共有された電圧制御回路３０５から切り離されるとき、アクティブであり得る。
【００８５】
[00101]図３Ｃは、本開示の態様に従って構成された回路３００のための例となる電圧制御周期のブロック図を描く。例示された例において、電圧制御周期は、複数のクロック間隔の第２のクロック間隔ｃｌｋ＿１ｂの間、実装される。第２のクロック間隔ｃｌｋ＿１ｂは、他のクロック間隔ｃｌｋ＿１ａ、ｃｌｋ＿２ａ、およびｃｌｋ＿２ｂが非アクティブであると示される間、アクティブであると示される。
【００８６】
[00102]ｃｌｋ＿１ｂがアクティブであるとき、スイッチＳ１ｂは、接続を形成するために閉じられ得、一方でスイッチＳ１ｃ、Ｓ２ｂ、およびＳ２ｃが開かれ得る。それに応じて、共有された電圧制御回路３０５から出力された電圧制御信号Ｖｃｔｌ＿ｏｕｔは、この第２のクロック間隔ｃｌｋ＿１ｂの間、スイッチＳ１ｂを介して、レギュレータ１の入力電圧制御ノードＶｃｔｌ＿１と選択的に結合され得る。この事例において、共有された電圧制御回路３０５の出力ノードからのＶｃｔｌ＿ｏｕｔは、制御電圧ノードＶｃｔｌ＿１を電圧制御信号Ｖｃｔｌ＿ｏｕｔの値に応答してレギュレータ１の出力電圧Ｖｏｕｔ１を調整するための値に設定するために、レギュレータ１の電圧制御ノードＶｃｔｌ＿１に結合される。これは、上記で説明されるように、共有された電圧制御回路３０５の出力ノードがプリチャージされた後に、クロック間隔の間になされ得る。よって、第２のクロック間隔ｃｌｋ＿１ｂの間、電圧制御ノードＶｃｔｌ＿１は、スイッチＳ１ｂを介して、共有された電圧制御回路３０５の出力ノード上で、プリチャージされた電圧制御信号Ｖｃｔｌ＿ｏｕｔと選択的に結合し得る。上記のように、スイッチＳ１ａは、調整された出力信号Ｖｏｕｔ１が共有された電圧制御回路３０５の出力ノードまでエラー増幅器３２０を通して伝搬するのに十分な時間を提供するために、第１のクロック間隔ｃｌｋ＿１ａならびに続く第２のクロック間隔ｃｌｋ＿１ｂの両方の間、閉じられ得る。
【００８７】
[00103]同様に、異なるクロック間隔の間、例えば、ｃｌｋ＿２ｂ（図示せず）など、スイッチＳ２ｂは、接続を形成するために閉じられ得、一方で、スイッチＳ１ｂ、Ｓ１ｃ、およびＳ２ｂは開かれ得る。それに応じて、共有された電圧制御回路３０５から出力された電圧制御信号Ｖｃｔｌ＿ｏｕｔは、このクロック間隔ｃｌｋ＿２ｂの間、スイッチＳ２ｂを介して、レギュレータ２の入力電圧制御ノードＶｃｔｌ＿２と選択的に結合され得る。この事例において、共有された電圧制御回路３０５の出力ノードからの電圧制御信号Ｖｃｔｌ＿ｏｕｔは、電圧制御信号Ｖｃｔｌ＿ｏｕｔの値に応答して、制御電圧ノードＶｃｔｌ＿２をレギュレータ２の出力電圧Ｖｏｕｔ２に調整するための値に設定するために、レギュレータ２の電圧制御ノードＶｃｔｌ＿２に伝導されるだろう。これは、上記で説明されるように、共有された電圧制御回路３０５の出力ノードがプリチャージされた後に、クロック間隔の間になされ得る。よって、クロック間隔ｃｌｋ＿２ｂの間、電圧制御ノードＶｃｔｌ＿２は、スイッチＳ２ｂを介して、共有された電圧制御回路３０５の出力ノード上で、プリチャージされた電圧制御信号Ｖｃｔｌ＿ｏｕｔと選択的に結合し得る。加えて、調整された出力信号Ｖｏｕｔ２が共有された電圧制御回路３０５の出力ノードまでエラー増幅器３２０を通して伝搬するのに十分な時間を提供するために、スイッチＳ２ａは、第１のクロック間隔ｃｌｋ＿２ａならびに第２のクロック間隔ｃｌｋ＿２ｂの両方の間、閉じられ得る。
【００８８】
[00104]加えて、レギュレータ１または２の出力において経験される任意の過渡電流は、例えば、レギュレータの各々の電流調整ループを備える電流制御回路によって調整され得る。これは、レギュレータ１およびレギュレータ２の電流調整ループにおけるループ電流３３５および３３６によって、それぞれ、レギュレータの出力において、過渡電流を調整するために、描かれる。レギュレータ１および２のループ電流３３５および３３６（はまた、過渡応答電流とも呼ばれ得る）は、プリチャージング周期または電圧制御周期、または両方の間、伝導し得、および各レギュレータが、例えば、共有された電圧制御回路から接続を絶たれるとき、電流調整ループをさらに維持し得る。
【００８９】
[00105]図３Ｄは、本開示の態様に従って構成されたレギュレータ回路を制御するための回路３００に関する例となる過渡応答のグラフを描く。図３Ｄの例において、回路３００に関する過渡応答は、図３Ｂおよび３Ｃにおいて示されるクロック間隔ｃｌｋ＿１ｂに従って動作するレギュレータ１の調整された出力電圧信号Ｖｏｕｔ１および図３Ｂおよび３Ｃのクロック間隔ｃｌｋ＿２ｂに従って動作するレギュレータ２の調整された出力電圧信号Ｖｏｕｔ２のグラフを含む。
【００９０】
[00106]示されるように、クロック間隔ｃｌｋ＿１ｂおよびｃｌｋ＿２ｂは、各々、およそ０．０１ミリ秒（ｍｓ）のクロック期間を有し、各々、クロック期間のおよそ１／５のクロック間隔の間アクティブであり、クロック期間のその他の４／５の間、非アクティブである。この例において、レギュレータ１の調整された電圧Ｖｏｕｔ１は、ｃｌｋ＿１ｂがアクティブな状態ときの上限における３．３０４ボルトと、ｃｌｋ＿１ｂに関して非アクティブな状態の終わりの低限におけるおよそ３．３０２５との間で、変わる。同様に、レギュレータ２の調整された電圧Ｖｏｕｔ２は、異なる電圧、ｃｌｋ＿２ｂがアクティブな状態であるときの上限における１．８０３５ボルトと、ｃｌｋ＿２ｂに関する非アクティブ状態の終わりにおける低限におけるおよそ１．８０２５との間で、変わる。
【００９１】
[00107]上記に述べられた値は、例示的なものである。説明された態様は、複数の異なる調整された電圧を調整するように適合され得、それは、例えば、共有された電圧制御回路を使用する異なるクロック間隔における異なるレギュレータに関して、異なる値を有し得る。
【００９２】
[00108]図４Ａは、本開示の態様に従った、異なる電圧レベルにおいて複数の調整された電圧を用いた使用のための共有された電圧制御回路構成の例となるブロック図を描く。回路４００Ａは、共有された電圧制御回路４０５と結合された選択スイッチの複数のセットを含む。共有された電圧制御回路４０５は、調整された電圧入力Ｖｉｎ、入力電圧Ｖｉｎを受信するためおよびフィードバック電圧信号Ｖｆｂを提供するための可変抵抗器Ｒ１および抵抗器Ｒ２を備える抵抗器デバイダ、基準電圧入力Ｖｒｅｆ、およびエラー増幅器４２０を備える。
【００９３】
[00109]エラー増幅器４２０は、第１の入力における抵抗器デバイダ（例えば、Ｒ１およびＲ２）を通して、調整された電圧、Ｖｏｕｔ１、Ｖｏｕｔ２、．．．、ＶｏｕｔＮを受信することと、第２の入力において、対応する基準電圧、Ｖｒｅｆ１、Ｖｒｅｆ２、．．．、ＶｒｅｆＮを受信することと、入力された調整された電圧を対応する基準電圧と比較することと、および電圧を比較することに応答して、共有された電圧制御回路４０５の出力における電圧制御信号Ｖｃｔｌ＿ｏｕｔを提供することとを行うように適合され得る。共有された電圧制御回路４０５は、出力ノードと結合されおよび出力において電圧制御信号Ｖｃｔｌ＿ｏｕｔを安定させるために構成される補償器回路４２５をさらに備える。
【００９４】
[00110]レギュレータの調整された出力電圧が異なる電圧値にある場合において、異なる基準電圧、Ｖｒｅｆ１、Ｖｒｅｆ２、．．．、ＶｒｅｆＮ、は、共有された電圧制御回路４０５の基準電圧入力Ｖｒｅｆに供給され得る。基準電圧スイッチ４１０のセットは、エラー増幅器４２０の入力に適切な基準電圧を供給するために選択ロジック回路を提供し得る。基準電圧スイッチ４１０のセットは、例えば、基準電圧、Ｖｒｅｆ１、Ｖｒｅｆ２、．．．、ＶｒｅｆＮのうちの適切な１つを共有された電圧制御回路４０５の基準電圧入力と選択的に結合するために、選択信号、Ｓｅｌｅｃｔを受信するために、結合される。１つの態様において、基準電圧スイッチ４１０のセットは、マルチプレクサ回路として実装され得る。
【００９５】
[00111]この例において、フィードバック抵抗器における可変抵抗は、可変抵抗選択スイッチ４１２のセットを使用して調整され得る。可変抵抗器Ｒ１は、可変抵抗を提供するための任意の既知の技法を使用して、実装され得る。いくつかの態様において、抵抗器ラダー（図示せず）は、当業者によって理解される可変抵抗器Ｒ１の可変抵抗値を提供するために使用され得る。そのように、可変抵抗選択信号、Ｓｅｌｅｃｔ（選択）は、可変抵抗器Ｒ１に関する適切な抵抗値を提供するために、抵抗器ラダーにおいて、１つまたは複数の抵抗器をセレクトイン（select in）またはセレクトアウト（select out）するために利用され得る。
【００９６】
[00112]異なるレギュレータ回路が、異なる調整された出力電圧、Ｖｏｕｔ１、Ｖｏｕｔ２、．．．、ＶｏｕｔＮを生成している場合、所望の電圧において出力を調整するために、共有された電圧制御回路４０５を用いて異なるレギュレータ回路が閉ざされた電圧フィードバックループにおいて構成されるとき、フィードバックデバイダ比を修正すること、または基準電圧を修正することのいずれか、あるいは両方が、好ましい場合がある。例えば、第１のレギュレータが、共有された電圧制御回路４０５（例えば、Ｓｅｌｅｃｔ信号を変えることによって、それは、クロック間隔であり得るが）を有する閉ざされたループに切り替わる（switching into）とき、Ｖｏｕｔ１は、Ｖｉｎに結合され得る。同じ時間において、抵抗器デバイダ比または基準電圧のうちのいずれか、あるいは両方は、新しい値に切り替わり得る、そして、所望の出力電圧においてアクティブなレギュレータを維持するために、エラー増幅器がエラー信号、Ｖｃｔｌ＿ｏｕｔを作り出す。異なる出力電圧を有する異なるレギュレータが電圧制御ループに切り替わると、異なる抵抗器デバイダの値および／または異なる基準電圧が、例えば、異なるレギュレータ出力電圧を維持するために使用され得る。
【００９７】
[00113]図４Ｂは、複数のスイッチングレギュレータに選択的に結合された共有された電圧制御回路の例となるブロック図を描く。例示された例において、回路４００Ｂは、電圧制御スイッチ４１６のセットを介して、スイッチングレギュレータ１乃至Ｎと選択的に結合された構成された共有された電圧制御回路４０５を含む。共有された電圧制御回路４０５は、調整された電圧スイッチ４０４のセットを通して、例えば、電圧制御スイッチ４１６のセットに電圧制御信号Ｖｃｔｌ＿ｏｕｔを出力するために、調整された電圧、Ｖｏｕｔ１、．．．、ＶｏｕｔＮを選択的に受信するように構成される。
【００９８】
[00114]調整された電圧スイッチ４０４のセットは、スイッチングレギュレータの出力から調整された出力電圧Ｖｏｕｔ１、．．．、ＶｏｕｔＮを受信することと、調整された出力電圧の出力のうちの選択された１つを共有された電圧制御回路４０５の入力へ出力することとを行うように構成される。電圧制御スイッチ４１６のセットは、共有された電圧制御回路４０５から出力された電圧制御信号Ｖｃｔｌ＿ｏｕｔを受信することと、制御電圧、Ｖｃｔｌ＿１、．．．、Ｖｃｔｌ＿Ｎの選択された１つを異なるスイッチングレギュレータに出力することとを行うように構成される。スイッチ４０４および４１６は、例えば、上記に説明されるように、複数のクロック位相を使用して、制御され得る。従って、スイッチングレギュレータ回路１乃至Ｎは、異なる時間間隔において、閉ざされた電圧調整ループにおいて構成される。
【００９９】
[00115]例示された例において、スイッチングレギュレータＮは、電圧制御信号Ｖｃｔｌ＿Ｎを受信するように適合された入力電圧制御ノードおよび入力電圧制御ノードと結合された内部キャパシタンスＣｈｏｌｄＮを備える。受信された電圧制御信号Ｖｃｔｌ＿Ｎの値は、内部キャパシタンスＣｈｏｌｄＮによって、記憶され得る。制御電圧信号Ｖｃｔｌ＿Ｎは、比較器回路４４５の１つの入力によって、受信され得る。
【０１００】
[00116]比較器回路４４５の他の入力は、総和回路４５０から出力信号４４４（例えば、電圧）を受信し得る。総和回路４５０は、電流制御回路４７４から出力された感知された出力電流信号４７５に、補償ランプ４４０によって生成されたランプ信号を加算する（または差し引く）ように構成され得る。出力信号４４４は、このように、感知された出力電流信号４７５によって修正された（例えば、それに加算された、またはそれから差し引かれた）ランプ信号を備える。示されるように、比較器４４５は、増幅器回路を使用して実装され得る。
【０１０１】
[00117]比較器４４５の出力は、ゲートドライブ論理回路４６５に提供され、それは、スイッチングレギュレータＮのスイッチングステージ４７０を選択的にアクティベートまたは非アクティベートするために出力選択信号４５５を提供する。ゲートドライブ論理回路４６５は、例えば、設定／リセットラッチ、フリップフロップ、または他の組合せの論理回路を含む複数の順次式論理回路のうちのいずれかとして実装され得る。この例において、ゲートドライブ論理回路４６５は、比較器回路４４５の出力を入力クロック信号、ｃｌｋ＿Ｎと組み合わせる。
【０１０２】
[00118]スイッチングレギュレータＮのスイッチングステージ４７０は、入力電圧Ｖｉｎ＿Ｎを受信し、および出力電圧ＶｏｕｔＮを提供する。出力選択信号４５５は、出力電圧信号ＶｏｕｔＮを調整するためにスイッチングステージ４７０内で、１つまたは複数のスイッチ（図示せず）を開くかまたは閉じるように構成される。
【０１０３】
[00119]スイッチングレギュレータＮのスイッチングステージ４７０は、スイッチングレギュレータにおいて感知された電流に基づいて、フィードバック電流信号４７２を生成して、それを電流制御回路４７４に出力する。１つの態様において、電流制御回路４７４は、スイッチングレギュレータＮのスイッチングステージ４７０における電流を感知することと、それに応答して、感知された出力電流信号４７５を提供することとを行うように適合された電流感知回路（図示せず）を備える。この感知された出力電流信号４７５は、次いで、総和回路４５０に提供され、それは、感知された出力電流信号４７５を補償ランプ４４０から出力されたランプ信号と組み合わせる。結果として生じる信号４４４は、上記で説明されたように、次いで、比較器回路４４５のその他の入力に提供され、入力電圧制御信号Ｖｃｔｌ＿Ｎと比較される。
【０１０４】
[00120]比較器回路４４５の出力は、ゲートドライブ論理回路４６５に出力される。ゲートドライブ論理回路４６５は、入力クロック信号または１つまたは複数の部分を受信し、選択信号４５５を生成し、それは、スイッチングレギュレータＮのスイッチングステージ４７０へ出力される。
【０１０５】
[00121]図４Ｃは、本開示の態様に従った、使用のための例示的なスイッチングレギュレータのブロック図を描く。例示された例において、スイッチングレギュレータ４００Ｃは、共有された電圧制御回路４０５（図示せず）から出力された電圧制御信号Ｖｃｔｌを受信するように構成される。スイッチングレギュレータ４００Ｃは、電圧制御信号Ｖｃｔｌを受信するように適合された入力電圧制御ノードおよび入力電圧制御ノードと結合された内部キャパシタンスＣｈｏｌｄを備える。受信された電圧制御信号Ｖｃｔｌの値は、内部キャパシタンスＣｈｏｌｄによって記憶され得る。制御電圧信号Ｖｃｔｌは、総和回路４４５の１つの入力によって受信され得る。
【０１０６】
[00122]比較器回路４４５の他の入力は、総和回路４５０から出力信号４４４（例えば、電圧）を受信し得る。総和回路４５０は、補償ランプ４４０から出力されたランプ信号を、電流感知回路４８０からの感知された出力電流信号４７５上の、感知された電流Ｉｓｅｎｓに加算する（または差し引く）ように構成され得る。出力信号４４４は、このように、感知された出力電流Ｉｓｅｎｓによって修正された（例えば、それに加算された、またはそれから差し引かれた）ランプ信号を備える。
【０１０７】
[00123]この特定の例において、比較器４４５の出力は、設定／リセットラッチなどの、ゲートドライブ論理回路４６５に提供され、それは、スイッチングレギュレータ４００Ｃの１つまたは複数のスイッチＳを選択的にアクティベートまたは非アクティベートするために出力選択信号４５５を提供する。スイッチングレギュレータ４００Ｃは、入力電圧Ｖｉｎを受信することと、それに応答して、出力電圧Ｖｏｕｔを提供することとを行うように構成される。選択信号４５５は、出力電圧信号Ｖｏｕｔを調整するためにスイッチングレギュレータ４００Ｃ内で、スイッチＳを開くかまたは閉じるように構成される。
【０１０８】
[00124]スイッチングレギュレータ４００Ｃは、スイッチＳと出力電圧Ｖｏｕｔとの間に結合されたインダクタＬをさらに備える。インダクタＬは、スイッチング電圧ＶＤを有するスイッチングノードと結合された第１の端子および出力電圧Ｖｏｕｔと結合された第２の端子を有する。スイッチングレギュレータ４００Ｃはまた、スイッチＳが開いた位置にあるときおよび入力電圧Ｖｉｎが接続を絶たれたとき、インダクタ電流をインダクタに提供するためにスイッチングノードと接地との間に結合されたダイオードＤを備える。その代案としては、ダイオードＤは、スイッチ（例えば、低サイドスイッチングトランジスタ）として実装され得る。
【０１０９】
[00125]この例において、電流感知回路４８０は、インダクタＬの出力において例示されるが、異なる電流感知回路が、入力電流、出力電流、または当該技術で知られるスイッチングトランジスタのうちの１つにおける電流を感知し得ることが理解されるべきである。この例において、電流感知回路４８０は、インダクタＬにおいて導電（current conducting）を感知することと、感知された出力電流信号４７５上で感知された電流信号Ｉｓｅｎｓを総和回路４５０に提供することとを行うように構成される。スイッチングレギュレータ４００Ｃは、調整された出力電圧Ｖｏｕｔを保持する（hold）スイッチングレギュレータの出力にわたって結合されたキャパシタＣおよび負荷電流Ｉｌｏａｄを伝導する抵抗器Ｒとしてここでモデルにされる負荷をさらに備える。
【０１１０】
[00126]電流感知回路４８０は、インダクタＬにおいて導電を感知するように、および、それに応答して、感知された電流信号Ｉｓｅｎｓを提供するように適合される。この感知された電流Ｉｓｅｎｓは、総和回路４５０に信号４７５上で出力され、それは、補償ランプ４４０から出力されたランプ信号によって、感知された電流信号Ｉｓｅｎｓを修正する。結果として生じる信号４４４は、上記で説明されるように、次いで、比較器回路４４５のその他の入力に提供され、入力電圧制御信号Ｖｃｔｌと比較される。
【０１１１】
[00127]比較器回路４４５の出力は、設定／リセットラッチのような、ゲートドライブ論理回路４６５に提供する。ゲートドライブ論理回路４６５はまた、入力クロック信号Ｃｌｋ（またはそれの１つまたは複数の部分）を受信して、選択信号４５５を生成し、それは、スイッチングレギュレータ４００Ｃの１つまたは複数のスイッチＳの制御端子へ出力される。
【０１１２】
[00128]図５Ａ乃至５Ｂは、図３Ａ乃至３Ｃの回路構成を参照して説明される技法に従った、複数のレギュレータ回路にわたる電圧制御回路を時分割方式で使用するための例示的なプロセスのフローチャートを描く。次の図は、説明された技法に従って、調整された電圧を生成するためのプロセスの様々な態様を例示する例示的なフローチャートを描く。下記において説明される処理は、実際は例示的であり、例示的な目的のために提供され、本開示の範囲に限定するようには意図されないことが留意される。例えば、いくつかの態様に従った方法は、下記で説明される動作のいくつかまたは全てを含み得るかまたは省略し得、また説明されたものとは異なる順序におけるステップを含み得る。説明される特定の方法は、全ての他の潜在的な中間動作を除外する任意の特定の動作のセットに限定されることを意図しない。
【０１１３】
[00129]加えて、動作は、コンピュータ実行可能コードにおいて、実現され得、それは、汎用または専用コンピュータにある特定の機能的な動作を行わせる。他の実例において、これらの動作は、特定のハードウェアコンポーネントまたはハードワイヤードサーキットリーによって、またはプログラムされたコンピュータコンポーネントおよびカスタムハードウェアサーキットリーの任意の組合せによって、行われ得る。
【０１１４】
[00130]図５Ａは、入力電圧制御信号を受信することと、調整された電圧信号を出力することとを行うように各々構成された複数のレギュレータ回路を制御するための方法を描く。各レギュレータ回路は、制御電圧を記憶するための電圧制御ノードと結合されたキャパシタを備える。例示された例において、処理５００は、動作５０１において、開始し、レギュレータのうちの１つを選択する。処理５００は、個別のクロック間隔のうちの別個のもの（separate ones）の間、電圧制御回路の入力において、レギュレータ回路の各々から出力された調整された電圧信号を感知すること（動作５０２）と、調整された電圧信号を感知することに応答してレギュレータ回路の電圧を調整するためにレギュレータ回路の電圧制御ノードと結合された出力ノードを有する電圧制御回路から電圧制御信号を出力すること（動作５０３）とによって、継続する。処理５００は、電圧制御回路から出力された電圧制御信号をレギュレータ回路の電圧制御ノードの選択された１つと選択的に結合すること（動作５０４）と、およびレギュレータ回路から出力された調整された電圧信号のうちの選択された１つを電圧制御回路の入力と選択的に結合すること（動作５０５）とによって、継続する。いくつかの態様において、電圧制御回路の出力ノードはまた、電圧制御回路からの電圧制御信号を各電圧制御ノードに選択的に結合する前にプリチャージされ得る。
【０１１５】
[00131]処理５００は、図５Ｂにおいて継続し、それは、図３Ａ乃至３Ｃの回路構成を参照して説明される技法に従って、複数のレギュレータ回路にわたる電圧制御回路を時分割方式で使用するための例示的な処理のフローチャートを例示する。例示された例において、処理５００は、抵抗器デバイダ回路において、レギュレータ回路から出力された調整された電圧信号を受信すること（動作５０６）と、およびそれに応答して増幅器にフィードバック電圧信号を出力すること（動作５０７）とによって、継続する。処理５００は、次いで、抵抗器デバイダネットワークと結合された増幅器の第１の入力において、フィードバック電圧信号を受信し（動作５０８）得、増幅器の第２の入力において、基準電圧信号を受信し（動作５０９）得、フィードバック電圧信号を基準電圧信号と比較することに基づいて、電圧制御信号を出力し（動作５１０）得る。
【０１１６】
[00132]図６は、本開示のある態様が有利に用いられ得る例示的な無線通信システム６００を示すブロック図である。例示目的のために、図６は、３つの遠隔ユニット６２０、６３０、および６５０と２つの基地局６４０を示す。ワイヤレス通信システムは、より多くの遠隔ユニットおよび基地局を有し得ることが理解されるであろう。遠隔ユニット６２０、６３０、および６５０は、開示された共有された電圧制御回路を含むＩＣデバイス６２５Ａ、６２５Ｃ、および６２５Ｂを含む。他のデバイスがまた、基地局、スイッチングデバイス、およびネットワーク機器のような、開示された電圧制御回路を含み得ることが理解されるだろう。図６は、基地局６４０から遠隔ユニット６２０、６３０、および６５０への順方向リンク信号６８０、および遠隔ユニット６２０、６３０、および６５０から基地局６４０への逆方向リンク信号６９０を示す。
【０１１７】
[00133]図６において、遠隔ユニット６２０は、モバイル電話として示され、遠隔ユニット６３０は、携帯用コンピュータとして示され、遠隔ユニット６５０は、無線ローカルループシステムにおける固定ロケーションの遠隔ユニットとして示される。例えば、遠隔ユニットは、モバイル電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、パーソナルデジタルアシスタント（ＰＤＡ）のようなパーソナルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、ミュージックプレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取機器のような固定ロケーションデータユニット、あるいはデータまたはコンピュータ命令を記憶するまたは取り出す他の通信デバイス、あるいはそれらの組み合わせであり得る。図６は、本開示の教示にしたがった遠隔ユニットを例示しているが、本開示は、これらの例示的な例示されたユニットに限定されるものではない。本開示の態様は、多くのデバイスにおいて、適切に用いられ得、それらは、開示された共有された電圧制御回路を含む。
【０１１８】
[00134]前述の説明を通して、説明の目的のために、本発明の完全な理解を提供するために、多数の特定の詳細が記載される。しかしながら、これらの態様がこれらの特定の詳細の一部または全部がなく実現され得ることは、当業者にとって明らかであろう。上記の例および実施形態は、唯一の実施形態であるように見なされるべきではなく、本発明の柔軟性および利点を例示するために示された。他の配列、実施形態、実装形態および同等のものは、当業者にとって明らかであり、以下の特許請求の範囲によって定義された本発明の趣旨および範囲から逸脱することなく、用いられ得る。
【０１１９】
[00135]ファームウェアおよび／またはソフトウェアの実装形態の場合、これら方法論は、本明細書に説明された機能を行うモジュール（例えば、プロシージャ、機能等）で実装され得る。命令を有形に具現化する（tangibly embodying）任意の機械可読媒体は、本明細書に説明された方法論を実装する際に使用され得る。例えば、ソフトウェアコードは、メモリに記憶され、プロセッサユニットによって実行され得る。メモリは、プロセッサユニット内部でまたはプロセッサユニット外部で実装され得る。ここで使用される場合、「メモリ」という用語は、長期、短期、揮発性、不揮発性タイプ、またはその他のメモリを称し、特定のタイプのメモリまたはメモリの数、あるいはメモリが記憶される媒体のタイプに限定されるべきでない。
【０１２０】
[00136]ファームウェアおよび／またはソフトウェアで実装される場合、機能は、コンピュータ可読媒体上に、１つまたは複数の命令またはコードとして記憶され得る。例は、データ構造により符号化されたコンピュータ可読媒体、およびコンピュータプログラムにより符号化されたコンピュータ可読媒体を含む。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る利用可能な媒体であり得る。限定ではなく例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、データ構造または命令の形式で所望のプログラムコードを記憶するために使用されることができ、かつコンピュータによってアクセスされることができる他の媒体を含むことができる。ここで使用される場合、ディスク（disk）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多目的ディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびＢｌｕ−ｒａｙ（登録商標）ディスクを含み、ここでディスク（disks）は、通常磁気的にデータを再生し、一方ディスク（discs）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
【０１２１】
[00137]コンピュータ可読媒体上の記憶装置に加えて、命令および／またはデータは、通信装置に含まれる伝送媒体上の信号として提供され得る。例えば、通信装置は、命令およびデータを示す信号を有するトランシーバを含み得る。これら命令およびデータは、１つまたは複数のプロセッサに、特許請求の範囲において概説される機能を実装させるように構成される。
【０１２２】
[00138]本開示およびそれらの利点が詳細に説明されてきたが、添付の特許請求の範囲によって定義される本教示の技術から逸脱することなく、種々の変更、置換、および代替が、本明細書で行われ得ることが理解されるべきである。例えば、「上（above）」および「下（below）」といった相関用語が、基板または電子デバイスに関して使用される。当然ながら、基板または電子デバイスが反転している場合、上が下になり、逆もまた同様である。追加的に、横向きに傾けられている場合、上および下は、基板または電子デバイスの両端を指し得る。さらに、本願の範囲は、本明細書において説明されたプロセス、機械、製造物、組成物、手段、方法およびステップの特定の構成に限定されるようには意図されない。当業者が本開示から容易に理解するように、本明細書に説明された対応する構成と実質的に同じ機能を実行する、または実質的に同じ結果を達成する、既存の、または後に開発されるプロセス、機械、製造物、組成物、手段、方法、またはステップは、本開示に従って利用され得る。したがって、添付の特許請求の範囲は、このようなプロセス、機械、製造物、組成物、手段、方法、またはステップを、それの範囲内に含むように意図される。
【図１】
2019507439.tif 000003
【図２Ａ】
2019507439.tif 000004
【図２Ｂ】
2019507439.tif 000005
【図２Ｃ】
2019507439.tif 000006
【図２Ｄ】
2019507439.tif 000007
【図２Ｅ】
2019507439.tif 000008
【図２Ｆ】
2019507439.tif 000009
【図２Ｇ】
2019507439.tif 000010
【図２Ｈ】
2019507439.tif 000011
【図３Ａ】
2019507439.tif 000012
【図３Ｂ】
2019507439.tif 000013
【図３Ｃ】
2019507439.tif 000014
【図３Ｄ】
2019507439.tif 000015
【図４Ａ】
2019507439.tif 000016
【図４Ｂ】
2019507439.tif 000017
【図４Ｃ】
2019507439.tif 000018
【図５Ａ】
2019507439.tif 000019
【図５Ｂ】
2019507439.tif 000020
【図６】
2019507439.tif 000021
【手続補正書】
【提出日】平成30年11月1日(2018.11.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路であって、
各々が電圧制御信号を受信することと、調整された電圧信号を出力することとを行うように構成された複数のレギュレータ回路、各レギュレータ回路は、制御電圧を記憶するための電圧制御ノードと接地との間に結合されたキャパシタを備える、と、
前記複数のレギュレータ回路の前記電圧制御ノードと結合された出力を有する電圧制御回路、前記電圧制御回路は、前記複数のレギュレータ回路の前記制御電圧を設定するために、前記複数のレギュレータ回路から出力された調整された電圧信号を感知することと、前記電圧制御信号を出力することとを行うように構成された入力を有する、と、
前記電圧制御回路の前記出力を前記複数のレギュレータ回路の前記電圧制御ノードのうちの選択された１つと選択的に結合するように構成されたスイッチの第１のセットと、
前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの選択された１つを前記電圧制御回路の前記入力と選択的に結合するように構成されたスイッチの第２のセットと
を備える、回路。
【請求項２】
前記電圧制御回路のノードをプリチャージするための、前記複数のレギュレータ回路の少なくとも１つの電圧制御ノードと結合されたバッファ回路入力および前記電圧制御回路と結合されたバッファ回路出力を有する少なくとも１つのバッファ回路をさらに備える、請求項１に記載の回路。
【請求項３】
前記電圧制御回路の前記出力をプリチャージするため、複数のバッファ回路を通して、前記複数のレギュレータ回路の前記電圧制御ノードを前記電圧制御回路の前記出力と選択的に結合するように構成されたスイッチの第３のセットをさらに備える、請求項２に記載の回路。
【請求項４】
前記複数のレギュレータ回路の前記電圧制御ノードを前記少なくとも１つのバッファ回路の入力端子と選択的に結合するように構成されたスイッチの第３のセット、前記少なくとも１つのバッファ回路の出力端子は、前記電圧制御回路の前記出力に結合される、をさらに備える、請求項２に記載の回路。
【請求項５】
前記少なくとも１つのバッファ回路は、第１の時間間隔の間、前記電圧制御回路の前記出力と結合され、前記複数のレギュレータ回路の前記電圧制御ノードのうちの前記選択された１つは、前記第１の時間間隔に続く第２の時間間隔の間、スイッチの前記第１のセットのうちの１つを通して、前記電圧制御回路の前記出力と結合され、および前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの前記選択された１つは、前記第１の時間間隔および前記第２の時間間隔にオーバーラップする第３の時間間隔の間、スイッチの前記第２のセットのうちの１つを通して、前記電圧制御回路の前記入力と結合される、請求項２に記載の回路。
【請求項６】
少なくとも１つのバッファ回路、前記少なくとも１つのバッファ回路は、前記電圧制御回路と前記レギュレータ回路との間のルーティング分離(routing separation)を提供するための前記電圧制御回路出力と結合されたバッファ回路入力および前記複数のレギュレータ回路のうちの１つに結合されたバッファ回路出力を有する、をさらに備える、請求項１に記載の回路。
【請求項７】
前記少なくとも１つのバッファ回路は、トランジスタの第２の端子と前記トランジスタの第１の端子との間に結合された電流調整ループ、前記電流調整ループは、複数のミラートランジスタを含む、を備える、請求項６に記載の回路。
【請求項８】
各レギュレータ回路は、前記レギュレータの前記出力において、前記調整された電圧信号を設定するための電圧制御ループにおいて構成されたバッファ回路出力および前記制御電圧を受信するための前記電圧制御ノードに結合されたバッファ回路入力を有するバッファ回路をさらに備える、請求項１に記載の回路。
【請求項９】
複数のクロック間隔、スイッチの前記第１のセットは、第１のクロック間隔の間、前記電圧制御回路の前記出力を前記電圧制御ノードのうちの前記選択された１つと選択的に結合し、スイッチの前記第２のセットは、少なくとも第２のクロック間隔の間、前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの前記選択された１つを前記電圧制御回路の前記入力と選択的に結合する、前記第２のクロック間隔は、前記第１のクロック間隔にオーバーラップする、をさらに備える、請求項１に記載の回路。
【請求項１０】
前記電圧制御回路は、前記複数のレギュレータ回路から前記調整された電圧信号のうちの前記選択された１つおよびフィードバック電圧信号を提供するように構成された出力を受信するための、スイッチの前記第２のセットと結合された入力を有する抵抗器デバイダ回路を備える、請求項１に記載の回路。
【請求項１１】
前記抵抗器デバイダ回路は、前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの前記選択された１つに基づいて抵抗値を調整するための可変抵抗要素を備える、請求項１０に記載の回路。
【請求項１２】
前記電圧制御回路は、
前記フィードバック電圧信号を受信するための前記抵抗器デバイダ回路と結合された第１の入力と、
基準電圧信号を受信するように結合された第２の入力と、
前記フィードバック電圧信号を前記基準電圧信号と比較することに基づいて前記電圧制御信号を生成するための出力と
を含む増幅器をさらに備える、請求項１０に記載の回路。
【請求項１３】
前記複数のレギュレータ回路のうちの第１の１つから出力された第１の調整された電圧信号は、前記複数のレギュレータ回路のうちの第２の１つから出力された第２の調整された電圧信号とは異なる、請求項１に記載の回路。
【請求項１４】
前記電圧制御回路、スイッチの前記第１のセットおよびスイッチの前記第２のセットは、前記複数のレギュレータの各々に関して、電圧調整ループを形成し、前記電圧調整ループは、前記複数のレギュレータ回路の前記電圧制御ノードの前記制御電圧を調整するように構成される、請求項１に記載の回路。
【請求項１５】
前記電圧調整ループは、異なる時間間隔において、前記複数のレギュレータ回路の各々に対して離散時間電圧調整ループを形成する、請求項１４に記載の回路。
【請求項１６】
１つまたは複数のレギュレータ回路は、電流制御回路をさらに備える、請求項１に記載の回路。
【請求項１７】
前記電流制御回路は、各レギュレータに関して、連続時間電流調整ループを形成し、ここにおいて、前記電流制御回路は、前記電圧制御回路の応答時間よりも早い応答時間を有する、請求項１６に記載の回路。
【請求項１８】
前記電流制御回路は、
選択されたレギュレータ回路に関して入力電圧を受信するための第１の端子、調整された出力電圧を前記選択されたレギュレータ回路の出力ノードに提供するための第２の端子、および制御端子を有するパストランジスタと、
前記レギュレータ回路の前記出力において、前記パストランジスタの前記第２の端子と結合された第１の端子、前記選択されたレギュレータ回路の前記出力ノードにおいて、負荷電流と相互補完的であるループ電流を出力するための第２の端子、および前記電圧制御回路から前記電圧制御信号を受信するための制御端子を有する電流感知トランジスタと、
前記電流感知トランジスタの前記第２の端子と前記パストランジスタの前記制御端子との間に結合された電流調整ループ、前記電流調整ループは、複数の電流ミラーおよび１つまたは複数の電流総和回路を備える、
を備える、請求項１６に記載の回路。
【請求項１９】
前記複数のレギュレータ回路は、線形レギュレータ回路である、請求項１に記載の回路。
【請求項２０】
前記複数のレギュレータ回路は、スイッチングレギュレータ回路である、請求項１に記載の回路。
【請求項２１】
少なくとも１つのスイッチングレギュレータ回路は、
前記電圧制御ノードに結合された入力を有する比較器と、
少なくとも１つのスイッチングトランジスタと、
前記少なくとも１つのスイッチングトランジスタの端子に結合されたインダクタと
を備える、請求項２０に記載の回路。
【請求項２２】
電流および前記比較器の第２の端子に結合された出力を感知するように構成された入力を有する電流制御回路をさらに備える、請求項２１に記載の回路。
【請求項２３】
方法であって、
複数のレギュレータ回路の各々から出力された調整された電圧信号を生成すること、ここにおいて、各レギュレータ回路は、制御電圧を記憶するための電圧制御ノードと接地との間に結合されたキャパシタを備える、と、
前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの選択された１つを電圧制御回路の入力と選択的に結合することと
前記電圧制御回路の出力からの電圧制御信号を出力することと、
前記電圧制御回路の前記出力を前記複数のレギュレータ回路の前記電圧制御ノードのうちの選択された１つと選択的に結合することと
を備え、
ここにおいて、各レギュレータ回路は、前記制御電圧に設定するために前記電圧制御信号を受信することと、対応する調整された電圧信号を出力することとを行うように構成される、
方法。
【請求項２４】
回路であって、
調整された電圧を作り出すための複数のレギュレータ手段、各レギュレータ手段は、電圧制御信号を受信することと、調整された電圧信号を出力することとを行うように構成され、各レギュレータ手段は、電圧制御ノードと接地との間で制御電圧を記憶するための手段を備える、と、
前記複数のレギュレータ手段の前記電圧制御ノードと選択的に結合された出力を有する前記複数のレギュレータ手段を制御するための電圧制御手段、前記電圧制御手段は、前記複数のレギュレータ手段の前記制御電圧を設定するために、前記複数のレギュレータ手段から出力された調整された電圧信号を感知することと、前記電圧制御信号を出力することとを行うように構成された入力を有する、と、
前記電圧制御手段の前記出力を前記複数のレギュレータ手段の前記電圧制御ノードのうちの選択された１つと選択的に結合するための手段と、
前記複数のレギュレータ手段から出力された前記調整された電圧信号のうちの選択された１つを前記電圧制御手段の前記入力と選択的に結合するための手段と
を備える、回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１２２
【補正方法】変更
【補正の内容】
【０１２２】
[00138]本開示およびそれらの利点が詳細に説明されてきたが、添付の特許請求の範囲によって定義される本教示の技術から逸脱することなく、種々の変更、置換、および代替が、本明細書で行われ得ることが理解されるべきである。例えば、「上（above）」および「下（below）」といった相関用語が、基板または電子デバイスに関して使用される。当然ながら、基板または電子デバイスが反転している場合、上が下になり、逆もまた同様である。追加的に、横向きに傾けられている場合、上および下は、基板または電子デバイスの両端を指し得る。さらに、本願の範囲は、本明細書において説明されたプロセス、機械、製造物、組成物、手段、方法およびステップの特定の構成に限定されるようには意図されない。当業者が本開示から容易に理解するように、本明細書に説明された対応する構成と実質的に同じ機能を実行する、または実質的に同じ結果を達成する、既存の、または後に開発されるプロセス、機械、製造物、組成物、手段、方法、またはステップは、本開示に従って利用され得る。したがって、添付の特許請求の範囲は、このようなプロセス、機械、製造物、組成物、手段、方法、またはステップを、それの範囲内に含むように意図される。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［書類名］特許請求の範囲
［Ｃ１］
回路であって、
各々が電圧制御信号を受信することと、調整された電圧信号を出力することとを行うように構成された複数のレギュレータ回路、各レギュレータ回路は、制御電圧を記憶するための電圧制御ノードと結合されたキャパシタを備える、と、
前記複数のレギュレータ回路の前記電圧制御ノードと結合された出力を有する電圧制御回路、前記電圧制御回路は、前記複数のレギュレータ回路の前記制御電圧を設定するために、前記複数のレギュレータ回路から出力された調整された電圧信号を感知することと、前記電圧制御信号を出力することとを行うように構成された入力を有する、と、
前記電圧制御回路の前記出力を前記複数のレギュレータ回路の前記電圧制御ノードのうちの選択された１つと選択的に結合するように構成されたスイッチの第１のセットと、
前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの選択された１つを前記電圧制御回路の前記入力と選択的に結合するように構成されたスイッチの第２のセットと
を備える、回路。
［Ｃ２］
前記電圧制御回路のノードをプリチャージするための、前記複数のレギュレータ回路の少なくとも１つの電圧制御ノードと結合されたバッファ回路入力および前記電圧制御回路と結合されたバッファ回路出力を有する少なくとも１つのバッファ回路をさらに備える、Ｃ１に記載の回路。
［Ｃ３］
前記電圧制御回路の前記出力をプリチャージするため、複数のバッファ回路を通して、前記複数のレギュレータ回路の前記電圧制御ノードを前記電圧制御回路の前記出力と選択的に結合するように構成されたスイッチの第３のセットをさらに備える、Ｃ２に記載の回路。
［Ｃ４］
前記複数のレギュレータ回路の前記電圧制御ノードを前記少なくとも１つのバッファ回路の入力端子と選択的に結合するように構成されたスイッチの第３のセット、前記少なくとも１つのバッファ回路の出力端子は、前記電圧制御回路の前記出力に結合される、をさらに備える、Ｃ２に記載の回路。
［Ｃ５］
前記少なくとも１つのバッファ回路は、第１の時間間隔の間、前記電圧制御回路の前記出力と結合され、前記複数のレギュレータ回路の前記電圧制御ノードのうちの前記選択された１つは、前記第１の時間間隔に続く第２の時間間隔の間、スイッチの前記第１のセットのうちの１つを通して、前記電圧制御回路の前記出力と結合され、および前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの前記選択された１つは、前記第１の時間間隔および前記第２の時間間隔にオーバーラップする第３の時間間隔の間、スイッチの前記第２のセットのうちの１つを通して、前記電圧制御回路の前記入力と結合される、Ｃ２に記載の回路。
［Ｃ６］
少なくとも１つのバッファ回路、前記少なくとも１つのバッファ回路は、前記電圧制御回路と前記レギュレータ回路との間のルーティング分離(routing separation)を提供するための前記電圧制御回路出力と結合されたバッファ回路入力および前記複数のレギュレータ回路のうちの１つに結合されたバッファ回路出力を有する、をさらに備える、Ｃ１に記載の回路。
［Ｃ７］
前記少なくとも１つのバッファ回路は、トランジスタの第２の端子と前記トランジスタの第１の端子との間に結合された電流調整ループ、前記電流調整ループは、複数のミラートランジスタを含む、を備える、Ｃ６に記載の回路。
［Ｃ８］
各レギュレータ回路は、前記レギュレータの前記出力において、前記調整された電圧信号を設定するための電圧制御ループにおいて構成されたバッファ回路出力および前記制御電圧を受信するための前記電圧制御ノードに結合されたバッファ回路入力を有するバッファ回路をさらに備える、Ｃ１に記載の回路。
［Ｃ９］
複数のクロック間隔、スイッチの前記第１のセットは、第１のクロック間隔の間、前記電圧制御回路の前記出力を前記電圧制御ノードのうちの前記選択された１つと選択的に結合し、スイッチの前記第２のセットは、少なくとも第２のクロック間隔の間、前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの前記選択された１つを前記電圧制御回路の前記入力と選択的に結合する、前記第２のクロック間隔は、前記第１のクロック間隔にオーバーラップする、をさらに備える、Ｃ１に記載の回路。
［Ｃ１０］
前記電圧制御回路は、前記複数のレギュレータ回路から前記調整された電圧信号のうちの前記選択された１つおよびフィードバック電圧信号を提供するように構成された出力を受信するための、前記第２の複数のスイッチと結合された入力を有する抵抗器デバイダ回路を備える、Ｃ１に記載の回路。
［Ｃ１１］
前記抵抗器デバイダ回路は、前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの前記選択された１つに基づいて抵抗値を調整するための可変抵抗要素を備える、Ｃ１０に記載の回路。
［Ｃ１２］
前記電圧制御回路は、
前記フィードバック電圧信号を受信するための前記抵抗器デバイダ回路と結合された第１の入力と、
基準電圧信号を受信するように結合された第２の入力と、
前記フィードバック電圧信号を前記基準電圧信号と比較することに基づいて前記電圧制御信号を生成するための出力と
を含む増幅器をさらに備える、Ｃ１０に記載の回路。
［Ｃ１３］
前記複数のレギュレータ回路のうちの第１の１つから出力された第１の調整された電圧信号は、前記複数のレギュレータ回路のうちの第２の１つから出力された第２の調整された電圧信号とは異なる、Ｃ１に記載の回路。
［Ｃ１４］
前記電圧制御回路、スイッチの前記第１のセットおよびスイッチの前記第２のセットは、前記複数のレギュレータの各々に関して、電圧調整ループを形成し、前記電圧調整ループは、前記複数のレギュレータ回路の前記電圧制御ノードの前記制御電圧を調整するように構成される、Ｃ１に記載の回路。
［Ｃ１５］
前記電圧調整ループは、異なる時間間隔において、前記複数のレギュレータ回路の各々に対して離散時間電圧調整ループを形成する、Ｃ１４に記載の回路。
［Ｃ１６］
１つまたは複数のレギュレータ回路は、電流制御回路をさらに備える、Ｃ１に記載の回路。
［Ｃ１７］
前記電流制御回路は、各レギュレータに関して、連続時間電流調整ループを形成し、ここにおいて、前記電流制御回路は、前記電圧制御回路の応答時間よりも早い応答時間を有する、Ｃ１６に記載の回路。
［Ｃ１８］
前記電流制御回路は、
選択されたレギュレータ回路に関して入力電圧を受信するための第１の端子、調整された出力電圧を前記選択されたレギュレータ回路の出力ノードに提供するための第２の端子、および制御端子を有するパストランジスタと、
前記レギュレータ回路の前記出力において、前記パストランジスタの前記第２の端子と結合された第１の端子、前記選択されたレギュレータ回路の前記出力ノードにおいて、負荷電流と相互補完的であるループ電流を出力するための第２の端子、および前記電圧制御回路から前記電圧制御信号を受信するための制御端子を有する電流感知トランジスタと、
前記電流感知トランジスタの前記第２の端子と前記パストランジスタの前記制御端子との間に結合された電流調整ループ、前記電流調整ループは、複数の電流ミラーおよび１つまたは複数の電流総和回路を備える、
を備える、Ｃ１６に記載の回路。
［Ｃ１９］
前記複数のレギュレータ回路は、線形レギュレータ回路である、Ｃ１に記載の回路。
［Ｃ２０］
前記複数のレギュレータ回路は、スイッチングレギュレータ回路である、Ｃ１に記載の回路。
［Ｃ２１］
少なくとも１つのスイッチングレギュレータ回路は、
前記電圧制御ノードに結合された入力を有する比較器と、
少なくとも１つのスイッチングトランジスタと、
前記少なくとも１つのスイッチングトランジスタの端子に結合されたインダクタと
を備える、Ｃ２０に記載の回路。
［Ｃ２２］
電流および前記比較器の第２の端子に結合された出力を感知するように構成された入力を有する電流制御回路をさらに備える、Ｃ２１に記載の回路。
［Ｃ２３］
方法であって、
複数のレギュレータ回路の各々から出力された調整された電圧信号を生成すること、ここにおいて、各レギュレータ回路は、制御電圧を記憶するための電圧制御ノードと結合されたキャパシタを備える、と、
前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの選択された１つを電圧制御回路の入力と選択的に結合することと
前記電圧制御回路の出力からの電圧制御信号を出力することと、
前記電圧制御回路の前記出力を前記複数のレギュレータ回路の前記電圧制御ノードのうちの選択された１つと選択的に結合することと
を備え、
ここにおいて、各レギュレータ回路は、前記制御電圧に設定するために前記電圧制御信号を受信することと、対応する調整された電圧信号を出力することとを行うように構成される、
方法。
［Ｃ２４］
回路であって、
調整された電圧を作り出すための複数のレギュレータ手段、各レギュレータ手段は、電圧制御信号を受信することと、調整された電圧信号を出力することとを行うように構成され、各レギュレータ手段は、電圧制御ノード上で制御電圧を記憶するための手段を備える、と、
前記複数のレギュレータ手段の前記電圧制御ノードと選択的に結合された出力を有する前記複数のレギュレータ手段を制御するための電圧制御手段、前記電圧制御手段は、前記複数のレギュレータ手段の前記制御電圧を設定するために、前記複数のレギュレータ手段から出力された調整された電圧信号を感知することと、前記電圧制御信号を出力することとを行うように構成された入力を有する、と、
前記電圧制御手段の前記出力を前記複数のレギュレータ手段の前記電圧制御ノードのうちの選択された１つと選択的に結合するための手段と、
前記複数のレギュレータ手段から出力された前記調整された電圧信号のうちの選択された１つを前記電圧制御手段の前記入力と選択的に結合するための手段と
を備える、回路。
【国際調査報告】
2019507439.tif 000022
2019507439.tif 000023