(57)【要約】ゲート駆動回路は、下限クランプ回路と、上限クランプ回路と、平均化回路とを含む。下限クランプ回路は、トランジスタの入力ノードをトランジスタの共通ノードに対して最小電圧にクランプする一方、上限クランプ回路は、トランジスタの入力ノードをトランジスタの共通ノードに対して最大電圧にクランプし、平均化回路は、規定された時間周期にわたって、共通ノードに対して入力ノードの平均電圧を設定する。共通ノードと、出力ノードと、入力ノードとを含む、トランジスタは、入力信号を受信する。上限、下限、および平均値の制御は、下限と上限との間の高速遷移と併せて、入力信号のデューティサイクルを制御する。
2019537392.tif 000002
【特許請求の範囲】
【請求項１】
ゲート駆動回路であって、
駆動信号入力と、
出力ノードを含むトランジスタの入力ノードおよび共通ノードに結合される下限クランプ回路であって、前記入力ノードは、あるデューティサイクルにおいて、前記入力ノードと前記共通ノードとの間に印加される入力信号を受信する前記駆動信号入力に結合され、前記下限クランプ回路は、前記トランジスタの入力ノードを前記トランジスタの共通ノードに対して最小電圧にクランプし、前記下限クランプ回路は、第１のソースと前記入力ノードとの間に結合される、第１のダイオードを備える、下限クランプ回路と、
前記トランジスタの入力ノードおよび共通ノードに結合される上限クランプ回路であって、前記上限クランプ回路は、前記トランジスタの入力ノードを前記共通ノードに対して最大電圧にクランプし、前記上限クランプ回路は、第２のソースと前記入力ノードとの間に結合される第２のダイオードを備える、上限クランプ回路と、
前記トランジスタの入力ノードおよび共通ノードに結合される平均化回路であって、前記平均化回路は、直流電流バイアスを前記トランジスタの入力ノードにおいて提供し、前記共通ノードに対して前記入力ノードにおいて受信された前記入力信号の平均電圧を設定する、平均化回路と
を備える、ゲート駆動回路。
【請求項２】
前記入力信号は、正弦波信号を備え、前記ゲート駆動回路は、増幅器の一部を構成する、請求項１に記載のゲート駆動回路。
【請求項３】
前記トランジスタは、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）デバイスを備え、前記入力ノードは、前記ＧａＮ  ＨＥＭＴデバイスのゲートを構成する、請求項１に記載のゲート駆動回路。
【請求項４】
（削除）
【請求項５】
前記ゲート駆動回路は、別の回路の一部を構成し、前記第１のソースまたは前記第２のソースのうちの少なくとも１つは、前記別の回路の一部に給電するために使用される、請求項１に記載のゲート駆動回路。
【請求項６】
ゲート駆動回路であって、
駆動信号入力と、
出力ノードを含むトランジスタの入力ノードおよび共通ノードに結合される下限クランプ回路であって、前記入力ノードは、あるデューティサイクルにおいて、前記入力ノードと前記共通ノードとの間に印加される入力信号を受信する前記駆動信号入力に結合され、前記下限クランプ回路は、前記トランジスタの入力ノードを前記トランジスタの共通ノードに対して最小電圧にクランプする、下限クランプ回路と、
前記トランジスタの入力ノードおよび共通ノードに結合される上限クランプ回路であって、前記上限クランプ回路は、前記トランジスタの入力ノードを前記共通ノードに対して最大電圧にクランプする、上限クランプ回路と、
直流電流バイアスを前記トランジスタの入力ノードにおいて提供し、前記共通ノードに対して前記入力ノードにおいて受信された前記入力信号の平均電圧を設定する平均化回路と、
前記トランジスタの入力ノードと前記駆動信号入力との間に結合される変圧器であって、前記変圧器は、前記入力信号のバイアスを前記平均化回路によって提供される直流電流バイアスから隔離する、変圧器と
を備える、ゲート駆動回路。
【請求項７】
前記平均化回路と前記トランジスタの入力ノードとの間に結合される抵抗器をさらに備え、前記抵抗器は、前記トランジスタの入力ノードに提供される前記入力信号の振幅を減衰させる、請求項１に記載のゲート駆動回路。
【請求項８】
前記平均化回路と前記トランジスタの入力ノードとの間に結合されるコンデンサをさらに備え、前記コンデンサは、前記トランジスタの入力ノードに提供される前記入力信号の交流電流（ＡＣ）成分をバイパスする、請求項１に記載のゲート駆動回路。
【請求項９】
増幅器内に構成された請求項１に記載の複数のゲート駆動回路であって、各ゲート駆動回路の駆動信号入力は、駆動分散および入力整合ネットワークを通して、前記入力信号に結合され、各トランジスタの出力ノードは、出力整合および電力結合ネットワークを通して、負荷に結合される、複数のゲート駆動回路。
【請求項１０】
前記平均化回路は、第３の直流電流ソースを備え、直流電流（ＤＣ）バイアスを前記入力信号に印加し、前記入力信号のゼロボルト交差点を調節する、請求項１に記載のゲート駆動回路。
【請求項１１】
ゲート駆動方法であって、
入力ノード、共通ノード、および出力ノードを有する少なくとも１つのトランジスタによって、ある周波数における入力信号を受信し、増幅された出力信号を提供するステップと、
前記トランジスタの入力ノードおよび共通ノードに結合される下限クランプ回路を使用して、前記トランジスタの入力ノードを前記トランジスタの共通ノードに対して最小電圧にクランプするステップであって、前記下限クランプ回路は、第１のソースと前記入力ノードとの間に結合される第１のダイオードを備える、ステップと、
前記トランジスタの入力ノードおよび共通ノードに結合される上限クランプ回路を使用して、前記トランジスタの入力ノードを前記トランジスタの共通ノードに対して最大電圧にクランプするステップであって、前記上限クランプ回路は、第２のソースと前記入力ノードとの間に結合される第２のダイオードを備える、ステップと、
直流電流バイアスを前記トランジスタの入力ノードにおいて提供するステップと
を含む、方法。
【請求項１２】
前記入力信号を正弦波信号で駆動するステップをさらに含む、請求項１１に記載のゲート駆動方法。
【請求項１３】
前記トランジスタの入力ノードと前記入力信号との間に結合される変圧器を使用して、前記入力信号のバイアスを前記直流電流バイアスから隔離するステップをさらに含む、請求項１１に記載のゲート駆動方法。
【請求項１４】
前記トランジスタの入力ノードと直列に結合される抵抗器を使用して、前記トランジスタの入力ノードに提供される前記入力信号の振幅を減衰させるステップをさらに含む、請求項１１に記載のゲート駆動方法。
【請求項１５】
前記抵抗器と並列に結合されるコンデンサを使用して、前記トランジスタの入力ノードに提供される前記入力信号の交流電流（ＡＣ）成分をバイパスするステップをさらに含む、請求項１４に記載のゲート駆動方法。
【請求項１６】
電気回路であって、
増幅器であって、
第１のダイオードに結合される第１の直流電流（ＤＣ）ソースを備える下限クランプ回路であって、前記第１のダイオードは、入力ノード、共通ノード、および出力ノードを含むトランジスタの入力ノードに結合され、前記入力ノードは、ある周波数における入力信号を受信し、増幅された出力信号を前記出力ノードにおいて提供し、前記下限クランプ回路は、前記トランジスタの入力ノードを前記トランジスタの共通ノードに対して最小電圧にクランプする、下限クランプ回路と、
第２のダイオードに結合される第２のＤＣソースを備える上限クランプ回路であって、前記第２のダイオードは、前記トランジスタの入力ノードに結合され、前記上限クランプ回路は、前記トランジスタの入力ノードを前記トランジスタの共通ノードに対して最大電圧にクランプする、上限クランプ回路と、
前記トランジスタの入力ノードに結合される第３のＤＣソースを備える平均化回路であって、前記平均化回路は、直流電流バイアスを前記トランジスタの入力ノードにおいて提供する、平均化回路と
を備える、増幅器
を備える、電気回路。
【請求項１７】
前記トランジスタは、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）デバイスを備え、前記入力ノードは、前記ＧａＮ  ＨＥＭＴデバイスのゲートを構成する、請求項１６に記載の電気回路。
【請求項１８】
前記増幅器はさらに、前記トランジスタの入力ノードと前記入力信号との間に結合される変圧器を備え、前記変圧器は、前記入力信号のバイアスを前記平均化回路によって提供される直流電流バイアスから隔離する、請求項１６に記載の電気回路。
【請求項１９】
前記増幅器はさらに、前記平均化回路と前記トランジスタの入力ノードとの間に結合される抵抗器を備え、前記抵抗器は、前記トランジスタの入力ノードに提供される前記入力信号の振幅を減衰させる、請求項１６に記載の電気回路。
【請求項２０】
前記増幅器はさらに、前記平均化回路と前記トランジスタの入力ノードとの間に結合されるコンデンサを備え、前記コンデンサは、前記トランジスタの入力ノードに提供される前記入力信号のＡＣ成分をバイパスする、請求項１６に記載の電気回路。
【請求項２１】
前記最小電圧および前記最大電圧は、前記ＧａＮ  ＨＥＭＴのゲート／ソース絶縁破壊電圧に達することなく、前記ＧａＮ  ＨＥＭＴデバイスを動作させるように設定され、前記直流電流は、前記トランジスタの入力ノードにおいて、バイアスし、前記入力ノードにおいて受信された前記入力信号の平均電圧を設定し、前記デューティサイクルを制御する、請求項３に記載のゲート駆動回路。
【請求項２２】
前記最小電圧および前記最大電圧は、前記ＧａＮ  ＨＥＭＴデバイスのゲート／ソース絶縁破壊電圧に達することなく、前記ＧａＮ  ＨＥＭＴデバイスを動作させるように設定される、請求項１７に記載の電気回路。
【請求項２３】
前記下限クランプ回路は、第１の直流電流（ＤＣ）ソースと前記入力ノードとの間に結合される第１のダイオードを備え、前記上限クランプ回路は、第２の直流電流（ＤＣ）ソースと前記入力ノードとの間に結合される第２のダイオードを備える、請求項６に記載のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本願は、２０１６年１２月９日に出願され“ＧＡＴＥ  ＤＲＩＶＥ  ＣＩＲＣＵＩＴ  ＡＮＤ  ＭＥＴＨＯＤ  ＯＦ  ＯＰＥＲＡＴＩＮＧ  ＴＨＥ  ＳＡＭＥ”と題された米国出願第１５／３７４，２４２号に関連しており、該米国出願に対する優先権を主張するものであり、該米国出願の全体の内容は、あらゆる目的のために参照により本明細書中に援用される。
【０００２】
本開示の側面は、増幅器に関し、特に、ゲート駆動回路およびそれを動作させる方法に関する。
【背景技術】
【０００３】
増幅器は、入力信号が、信号から独立して、ソースからの電力を制御することを可能にし、したがって、入力信号に対してある関係を保有し、概して、それを上回る、出力を送達可能なデバイスである。電力増幅器に関して、主な考慮点は、出力電力および効率である。大部分の現代の電力増幅器は、３端子ソリッドステートデバイスを使用するが、真空技術が、依然として、使用される。これらの３端子デバイス（例えば、バイポーラ接合トランジスタ（ＢＪＴ）、縦型および横型ＭＯＳＦＥＴ、ＩＧＢＴ、ＧａＮ  ＨＥＭＴ等）は、典型的には、１つの端子が、低電力入力と高電力出力との間で共通であって、１つの端子が、低電力入力のみに接続し、１つの端子が、高電力出力のみに接続する、構成において使用される。例えば、一般的エミッタ構成において使用されるＢＪＴに関して、エミッタ端子は、共通端子である一方、基部は、低電力入力のみに接続され、コレクタは、高電力出力のみに接続する。共通ソース構成において接続されるＭＯＳＦＥＴに関して、ソースは、共通端子であって、ゲートは、低電力入力のみに接続し、ドレインは、高電力出力のみに接続する。多くの場合、２つの物理的接続は、共通端子に対して行われ、入力と出力との間の共通インダクタンスを回避する（例えば、Ｋｅｌｖｉｎ接続）。しかしながら、これは、３端子デバイスほどデバイスの特性を変化させない。３端子デバイスを採用する電力増幅器の出力電力能力および効率は、入力端子と共通端子との間の良好に制御された信号を提供する能力によって有意に影響される。
【発明の概要】
【課題を解決するための手段】
【０００４】
一側面によると、ゲート駆動回路は、下限クランプ回路と、上限クランプ回路と、平均化回路とを含む。下限クランプ回路は、トランジスタの入力ノードをトランジスタの共通ノードに対して最小電圧にクランプする一方、上限クランプ回路は、トランジスタの入力ノードをトランジスタの共通ノードに対して最大電圧にクランプし、平均化回路は、規定された時間周期にわたって、共通ノードに対して入力ノードの平均電圧を設定する。トランジスタは、共通ノードと、出力ノードと、入力信号を受信するための入力ノードとを含む。上限、下限、および平均値の制御は、下限と上限との間の高速遷移と併せて、入力信号のデューティサイクルを制御する。
【図面の簡単な説明】
【０００５】
本開示の技術の種々の特徴および利点は、付随の図面に図示されるように、それらの技術の特定の実施形態の以下の説明から明白となるであろう。図面は、必ずしも、正確な縮尺ではないことに留意されたい。しかしながら、強調が、代わりに、技術的概念の原理を例証するために置かれる。また、図面では、同様の参照文字は、異なる図全体を通して同一部品を指し得る。図面は、本開示の典型的実施形態のみを描写し、したがって、範囲の限定と見なされない。
【０００６】
【図１Ａ】図１Ａおよび１Ｂは、本開示の一実施形態による、例示的ゲート駆動回路と、ゲート駆動回路によって発生され得る、関連付けられた波形とを図示する。
【図１Ｂ】図１Ａおよび１Ｂは、本開示の一実施形態による、例示的ゲート駆動回路と、ゲート駆動回路によって発生され得る、関連付けられた波形とを図示する。
【０００７】
【図２】図２は、本開示の一実施形態による、別の例示的ゲート駆動回路を図示する。
【０００８】
【図３】図３は、本開示の一実施形態による、別の例示的ゲート駆動回路を図示する。
【０００９】
【図４】図４は、本開示の一実施形態による、別の例示的ゲート駆動回路を図示する。
【００１０】
【図５】図５は、本開示の一実施形態による、増幅器を形成するための２つのゲート駆動回路の例示的実装を図示する。
【発明を実施するための形態】
【００１１】
本開示の実施形態は、トランジスタの入力端子（例えば、ゲート）に印加され得る、最大、最小、および平均電圧レベルを含む、制御信号を制御するためのゲート駆動回路を提供する。回路からの制御信号は、負荷の変動、動作周波数の変動、周囲環境条件の変動、および同等物等の異なる動作条件において、トランジスタの比較的に効率的動作を提供し得る。ゲート駆動回路は、特に、そのターンオン電圧に比較的に近い入力絶縁破壊電圧を有するトランジスタである、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）等のあるトランジスタタイプに有用であり得る。
【００１２】
トランジスタは、トランジスタがそのオフおよび飽和状態で動作される、切替用途を実装するために使用されている。切替用途は、従来、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスを使用して、実装されている。しかしながら、これらの切替用途のためのＭＯＳＦＥＴの性能は、デバイス入力および出力静電容量と比較したその出力等価直列ソース／ドレイン抵抗および電力を消散させる能力に起因して、本質的に限定され、これは、多くの場合、増幅器性能を限定する。実施形態は、ＧａＮ  ＨＥＭＴデバイス等の他のトランジスタ設計の使用を可能にし得、その出力等価直列抵抗が、同一入力および出力静電容量に関して、そのＭＯＳＦＥＴ対応物を下回る、したがって、性能増加を可能にする、ゲート駆動回路を提供することによって、本限定に対する解決策を提供する。
【００１３】
高電子移動度トランジスタ（ＨＥＭＴ）は、概してＭＯＳＦＥＴデバイスの場合のようなドープされた領域の代わりに、チャネルとして異なるバンドギャップを伴う２つの材料間の接合（すなわち、ヘテロ接合）を組み込む、あるタイプの電界効果トランジスタ（ＦＥＴ）である。一般に使用される材料組み合わせは、ＧａＡｓとＡｌＧａＡｓ、ＧａＮとＡｌＧａＮ、およびＧａＩｎとＡｌＧａｌｎである。ＧａＮを使用するＨＥＭＴデバイスは、その高電力性能に起因して、有利であることが示されている。他のＦＥＴベースのデバイス同様に、ＨＥＭＴは、デジタルオン／オフスイッチとして集積回路内で使用される。これらのＨＥＭＴはまた、小電圧を制御信号として使用して、大量の電流のための増幅器として使用されることができる。これらの使用は両方とも、ＦＥＴの一意の電流／電圧特性によって可能にされる。
【００１４】
従来、無線周波数（ＲＦ）増幅器は、ＭＯＳＦＥＴトランジスタを使用して開発されている。しかしながら、これらのＭＯＳＦＥＴトランジスタは、主に、その出力等価直列抵抗に起因して、その高周波数性能において限定される。ＨＥＭＴトランジスタは、そのＭＯＳＦＥＴ対応物をはるかに下回る出力等価直列抵抗を有する。本特徴に起因して、ＨＥＭＴトランジスタは、多くの場合、ＭＯＳＦＥＴに対して物理的により小さく加工され、これは、ＨＥＭＴトランジスタの等価出力静電容量を低減させ、ひいては、その高周波数性能を増加させる。なお、サイズにおける本低減は、それらが消散し得る熱の量を限定する。したがって、ＨＥＭＴトランジスタの使用は、従来のＭＯＳＦＥＴ設計に優るその固有の利点が実現され得るように、効率的に動作するように構成されるはずである。
【００１５】
ＨＥＭＴトランジスタの別の課題は、その比較的に低いゲート／ソース絶縁破壊電圧レベルである。例えば、ＨＥＭＴデバイスによって被られる、典型的ゲート／ソース絶縁破壊電圧は、約±１０．０ボルトである。ＨＥＭＴデバイスを効率的に動作させるために、ゲートは、ＨＥＭＴデバイスをオンにするために、約７．０ボルトまで駆動され、ＨＥＭＴデバイスをオフにするために、−３．０ボルトまで下げられるべきである。したがって、比較的に狭い電圧範囲が、絶縁破壊電圧に達することなく、ＨＥＭＴデバイスをオンにし（例えば、７．０〜１０．０ボルト）、ＨＥＭＴデバイスをオフにする（例えば、−３．０〜−１０．０ボルト）ために存在する。これは、効率的動作のための典型的オン／オフレベルが、１０／０ボルトであって、絶縁破壊が±３０Ｖで生じる、ＭＯＳＦＥＴと対照的である。
【００１６】
図１Ａおよび１Ｂは、本開示の一実施形態による、例示的ゲート駆動回路１００と、ゲート駆動回路１００によって発生され得る、関連付けられた波形１０２とを図示する。ゲート駆動回路１００の実施形態は、上記に説明される課題だけではなく、比較的に低ゲート／ソース絶縁破壊電圧を有し得る、ＨＥＭＴデバイス等のトランジスタの使用と関連付けられた他の課題に対しても解決策を提供し得る。ゲート駆動回路１００は、トランジスタ１０４に接続されて示される。ゲート駆動回路１００は、示されるようにともに結合される、下限クランプ回路１０６と、上限クランプ回路１０８と、平均化回路１１０とを含む。特に、下限クランプ回路１０６、上限クランプ回路１０８、および平均化回路１１０は、トランジスタ１０４がオンおよびオフ切り替えられる方法を制御するために、トランジスタ１０４の入力ノード（例えば、ゲート）および共通ノード（例えば、ソース）に結合される。
【００１７】
本明細書の下記で詳細に説明されるであろうように、下限クランプ回路１０６は、入力信号ソース１１２によって提供される信号をトランジスタ１０４の共通ノード（例えば、ゲート／ソース）絶縁破壊電圧に対する負の入力より高くなるようにクランプする一方、上限クランプ回路１０８は、信号をトランジスタ１０４の共通ノード絶縁破壊電圧に対する正の入力未満となるようにクランプし、平均化回路１１０は、共通ノード電圧に対する平均（経時的）入力が制御されるように、共通ノード（例えば、ソース）に対して直流電流（ＤＣ）バイアスをトランジスタの入力ノード（例えば、ゲート）を提供する。１つの特定の実施例では、トランジスタ１０４は、ＨＥＭＴトランジスタであってもよい。
【００１８】
共通ノード電圧に対する入力の上限、下限、および平均値の制御は、トランジスタのデューティサイクルを制御する手段を提供する。例えば、ＶＨの上限と、ＶＬの下限と、ＶＭの平均値とを使用して、下限と上限との間の比較的に迅速遷移を仮定すると、トランジスタがオン状態である時間の割合（デューティサイクルＤ）は、トランジスタが共通ノード電圧に対する入力が高であるときにオンであると仮定して、方程式ＤＶＨ＋（１−Ｄ）ＶＬ＝ＶＭまたはＤ＝（ＶＭ−ＶＬ）／（ＶＨ−ＶＬ）を満たす。例えば、上限ＶＨ＝６および下限ＶＬ＝−３を伴う４０％デューティサイクルの標的化は、平均電圧ＶＭ＝０．６Ｖを要求し得る。多くの場合、図１Ａにおける電圧ソースＶｍが短絡回路によって置換され得るように、平均電圧をゼロにさせることが便宜的である。この場合、ＶＨ＝６およびＶＭ＝０を伴う４０％デューティサイクルの標的化は、下限ＶＬ＝−４Ｖを要求し得る。良好なデューティサイクル制御は、多くのタイプの増幅器の効率的動作に不可欠である。例えば、クラスＥ増幅器は、デューティサイクルが設計標的（典型的には、５０％）と等しい場合のみ、ゼロボルト切替を達成する。ソフト切替クラスＤ増幅器に関して、良好に制御された不感時間を有することが重要であって、これは、ひいては、各スイッチのデューティサイクルを制御することによって制御されることができる。トランジスタが、ゼロボルト切替様式で動作されるとき、効率は、改良される。加えて、電磁干渉（ＥＭＩ）の負の影響もまた、ゼロボルト切替によって低減され、したがって、増幅器のＥＭＩ性能を向上させることができる。
【００１９】
一実施形態では、平均化回路１１０は、適合可能なＤＣバイアス電圧を発生させ得る。増幅器に提示される負荷インピーダンスの変化または要求される出力電力の変化は、増幅器性能を最適化するために、共通ノード波形に対する入力の変化を要求し得る。性能最適化は、２つ挙げると、効率および安定性の最適化を含み得る。したがって、平均化回路１１０は、トランジスタ１０４の入力に印加されるＤＣバイアスを増加または減少させ、最適動作を確実にし得る。
【００２０】
示されるように、ゲート駆動回路１００はまた、入力整合ネットワーク１１６を含んでもよい。増幅器は、典型的には、出力整合ネットワーク１１８が、負荷１２０とトランジスタ１０４の出力を整合させることを要求する。出力ネットワーク１１８は、そこから増幅器が電力を引き出し、出力電力を生産する、電源を組み込むと仮定される。
【００２１】
ゲート駆動回路１００は、トランジスタ１０４の入力信号を増幅し、負荷１２０に提供される、トランジスタ１０４の出力信号を形成する、トランジスタ１０４を含む、増幅器として実装されて示されるが、ゲート駆動回路１００は、本開示の精神および範囲から逸脱することなく、他のトポロジを伴って実装されてもよいことが検討される。例えば、ゲート駆動回路１００は、ブラシレス直接電流（ＤＣ）モータを駆動するために使用される、切替回路、またはスイッチモード電力コンバータを駆動するために使用される、パルス幅変調（ＰＷＭ）回路を伴って実装されてもよい。
【００２２】
図１Ｂは、本開示の一実施形態による、ゲート駆動回路１００を使用して、トランジスタ１０４の共通ノード（例えば、ソース）に対して入力ノード（例えば、ゲート）に印加され得る入力信号の例示的波形１０２を図示する。一般に、波形１０２は、入力信号が上限ＶＨに近い、複数の継続高領域１２２と、信号が下限ＶＬに近い、複数の継続低領域１２４とを含む。高領域１２２は、入力信号が平均値ＶＭより高い時間量を表す、持続時間ＴＨを有する一方、低領域１２４は、入力信号が平均値ＶＭより低い時間量を表す、持続時間ＴＬを有する。デューティサイクルは、Ｄ＝ＴＨ／（ＴＨ＋ＴＬ）として定義される。
【００２３】
デューティサイクルを所望の値に制御するために、入力信号のＤＣバイアスは、平均化回路１１０によって増加または減少され得る。本特定の実施例に示されるように、上限クランプ回路１０８は、入力電圧を約ＶＨ＝６．４ボルトにクランプする一方、下限クランプ回路１０６は、入力電圧を約ＶＬ＝−３．４ボルトにクランプする。例えば、デューティサイクル４０％を達成するために、バイアス電力供給源（１１０、２１０、３１０、４１０、または５１０）によって設定される平均値ＶＭは、約ＤＶＨ＋（１−Ｄ）ＶＬ＝０．４×６．４＋（１−０．４）×−３．４＝０．５２Ｖであるべきである。単語「約」は、ＶＬとＶＨとの間の信号の遷移が比較的に高速であると仮定する際、近似が行われるために使用される。
【００２４】
例示的上限クランプ電圧、下限クランプ電圧、およびＤＣバイアスオフセットの具体的値が、図示および説明されるが、上限クランプ電圧、下限クランプ電圧、およびＤＣバイアスオフセットの任意の好適なレベルが、本開示の精神および範囲から逸脱することなく、使用されてもよいことを理解されたい。例えば、上限クランプ電圧、下限クランプ電圧、およびＤＣバイアスオフセットは、使用されるトランジスタのタイプに基づいて、または特定のタイプの加工プロセスに基づいて、選択されてもよい。
【００２５】
上限クランプ回路１０８は、上限電圧ソース１３２に結合されるダイオード１３０を含んでもよく、ダイオード１３０は、入力電圧が、上限電圧ソース１３２＋ダイオード１３０を横断した電圧降下と等しい上限電圧レベルを上回ると、電気を伝導させ始めるように構成される。加えて、下限クランプ回路１０６は、下限電圧ソース１３６に結合されるダイオード１３４を含んでもよく、ダイオード１３４は、入力電圧が、下限電圧ソース１３６＋ダイオード１３４を横断した電圧降下と等しい下限電圧レベルを下回ると、電気を伝導させ始めるように構成される。一実施形態では、ダイオード１３０および１３４は、その活性要素が炭化ケイ素材料から作製される、Ｓｃｈｏｔｔｋｙダイオードを備える。
【００２６】
上限電圧ソース１３２、下限電圧ソース１３６、および平均化回路１１０は、任意の好適なタイプの構成要素およびトポロジ構成を含んでもよい。例えば、上限電圧ソース１３２および下限電圧ソース１３６のいずれかまたは両方と平均化回路１１０は、抵抗器と直列構成において結合されるツェナーダイオードを含む、または短絡回路によって置換されてもよい。ゲート駆動回路１００が他の回路とともに構成される、一実施形態では、上限電圧ソース１３２および下限電圧ソース１３６のいずれかと平均化回路１１０は、他の回路の１つ以上の他の構成要素のための電力を提供し、全体的回路の効率を向上させるために使用されてもよい。クランプソース１３２および１３６は、一般に、電力のみを吸収し、本電力は、リサイクルまたは消散されることができる。バイアスソース１１０は、電力の送達または吸収のいずれかを行うことができ、ゼロボルトに設定されると、短絡回路によって置換され、したがって、電力の送達または吸収のいずれも行わなくてもよい。
【００２７】
図２は、本開示の別の実施形態による、別の例示的ゲート駆動回路２００を図示する。ゲート駆動回路２００は、トランジスタ２０４と接続されると、増幅器を形成する。ゲート駆動回路２００は、図１のゲート駆動回路１００を参照して上記に図示および説明されるように接続され、動作する、下限クランプ回路２０６と、上限クランプ回路２０８と、平均化回路２１０と、入力整合ネットワーク２１６と、出力整合ネットワーク２１８とを含む。しかしながら、図２のゲート駆動回路２００は、入力信号ソース１１２をトランジスタ２０４の入力ノードに結合する変圧器２８０を含むという点で異なる。変圧器２８０は、入力信号上に存在する任意のＤＣバイアスをゲート駆動回路２００に伝搬することから隔離するために含まれてもよい。したがって、変圧器２８０は、そうでなければ、所望のデューティサイクルを維持しないように平均化回路２１０の能力に悪影響を及ぼすであろう、随時摂動から平均化回路によって提供されるＤＣバイアスの耐性を向上させ得る。
【００２８】
図３は、本開示の別の実施形態による、別の例示的ゲート駆動回路３００を図示する。ゲート駆動回路３００は、トランジスタ３０４と接続されると、増幅器を形成する。ゲート駆動回路３００は、図２のゲート駆動回路２００を参照して上記に図示および説明されるように接続され、動作する、トランジスタ３０４と、下限クランプ回路３０６と、上限クランプ回路３０８と、平均化回路３１０と、入力整合ネットワーク３１６と、出力整合ネットワーク３１８と、変圧器３８０とを含む。しかしながら、図３のゲート駆動回路３００は、平均化回路３１０とトランジスタ３０４の入力（例えば、ゲート）との間に結合される、抵抗器３４２およびコンデンサ３４４を含むという点で異なる。
【００２９】
抵抗器３４２は、トランジスタ３０４の入力に提供される入力信号の振幅を減衰させるために含まれてもよい。すなわち、抵抗器３４２は、そうでなければ、トランジスタ３０４の入力を過駆動させ得る、過剰な入力信号振幅を限定することによって、ゲート駆動回路３００の性能を改良し得る。本質的に、抵抗器３４２は、改良された入力過駆動抑制のために、トランジスタ３０４の過渡オンおよびオフ時間の精密制御間のトレードオフをもたらし得る。
【００３０】
コンデンサ３４４は、入力信号ソース１１２からのＲＦ成分が増強される一方、そのＤＣ成分が抑制されるように、入力信号ソース１１２とトランジスタ３０４との間の高域フィルタを提供するために含まれてもよい。ある場合には、コンデンサ３４４の静電容量および抵抗器３４２の抵抗は、ゲート駆動回路３００が機能する予期される周波数範囲、入力信号ソース１１２の入力インピーダンス範囲、または負荷１２０の予期される出力インピーダンス範囲等のゲート駆動回路３００の性能特性を調整するために選択されてもよい。
【００３１】
図４は、本開示の別の実施形態による、別の例示的ゲート駆動回路４００を図示する。ゲート駆動回路４００は、複数のゲート駆動回路４０２を含み、それぞれ、入力信号を、それぞれが図１のゲート駆動回路１００を参照して上記に図示および説明されるように接続され動作する、トランジスタ４０４、下限クランプ回路４０６、上限クランプ回路４０８、平均化回路４１０に提供する。しかしながら、図４のゲート駆動回路４００は、複数の入力信号ソース１１２を各ゲート駆動回路４０２のトランジスタ４０４の入力に結合する、駆動分散および入力整合ネットワーク４１６と、トランジスタ４０４を負荷１２０に結合する、出力整合および電力結合ネットワーク４１８とを含むという点で異なる。
【００３２】
駆動分散および入力整合ネットワーク４１６は、入力信号ソース１１２のそれぞれの出力インピーダンスとゲート駆動回路４０２の入力インピーダンスを整合させる。ある場合には、駆動分散および入力整合ネットワーク４１６はまた、入力信号上に存在する任意のＤＣバイアスを各ゲート駆動回路４００に伝搬されることから隔離するために含まれてもよい。一方、出力整合および電力結合ネットワーク４１８は、トランジスタ４０４のそれぞれの出力インピーダンスと負荷１２０のインピーダンスを整合させ、また、負荷１２０に伝搬されないように、トランジスタ４０４上に存在する任意のＤＣバイアスの隔離を提供してもよい。
【００３３】
そのような構成は、別様に単一ゲート駆動構成によって提供され得るものより比較的に大きい増幅を提供するために有用であり得る。例えば、１つ以上のＨＥＭＴデバイスを共通統合基板上に一体的に形成することが有益であり得る。しかしながら、ＨＥＭＴデバイスが、そのような様式で構成されるとき、そのサイズは、その熱消散能力に起因して限定され、したがって、単一ＨＥＭＴデバイスによって提供される電力伝達能力を限定し得る。本開示の実施形態は、全体的電力伝達特性が向上されるように、複数のＨＥＭＴデバイスの電力伝達特性を組み合わせ得る、駆動分散および入力整合ネットワーク４１６と、出力整合および電力結合ネットワーク４１８との実装を介して、本問題に対する解決策を提供し得る。
【００３４】
図５は、本開示の別の実施形態による、プッシュ−プル構成を有する増幅器５００を形成するための２つのゲート駆動回路の例示的実装を図示する。増幅器５００は、示されるようにともに結合される、第１のゲート駆動回路５０２'と、第２のゲート駆動回路５０２"と、個別のトランジスタ５０４'および５０４"と、入力整合ネットワーク５１６と、入力変圧器５４０と、出力変圧器５４２と、出力整合ネットワーク５１８とを含む。増幅器５００は、示されるように、クラスＢ、Ｃ、Ｄ、Ｅ、および／またはＦ動作モード等の任意の好適なモードで動作してもよい。
【００３５】
ゲート駆動回路５０２'は、トランジスタ５０４'に結合される、下限クランプ回路５０６'と、上限クランプ回路５０８'と、抵抗器５３２'と、コンデンサ５３４'とを含む。ゲート駆動回路５０２"は、トランジスタ５０４"に結合される、下限クランプ回路５０６"と、上限クランプ回路５０８"と、抵抗器５３２"と、コンデンサ５３４"とを含む。入力平均化ソース５１０'は、両ゲート駆動回路に共通である。
【００３６】
示されるように、入力平均化回路５１０'および電力供給源５１０"はそれぞれ、電圧ソースを備える。なお、入力平均化回路５１０'および電力供給源５１０"はそれぞれ、本開示の精神および範囲から逸脱することなく、短絡回路との置換５１０'を含む、任意の好適なタイプおよび数の構成要素を含んでもよいことを理解されたい。
【００３７】
本開示の一実施形態によると、入力整合回路５０２'、５０２"および平均化ソース５１０'によって制御されるようなトランジスタデューティサイクルは、種々の他の構成要素の性質（例えば、出力変圧器５４２の磁化インダクタンス）の選択肢とともに、負荷１２０の範囲およびそれらの負荷に送達される電力レベルに関して、トランジスタ５０４'および５０４"のためのゼロボルト切替を維持する。負荷とそれらの負荷の中への電力レベルのあらゆる組み合わせに関してこれを達成するために、平均化ソース５１０'が、調節されてもよい。
【００３８】
本開示およびその付帯利点の多くは、前述の説明によって理解され、種々の変更が、開示される主題から逸脱することなく、またはその実質的利点の全てを犠牲にすることなく、構成要素の形態、構造、および配列に成されてもよいことが明白であろうと考えられる。説明される形態は、単に、説明であって、そのような変更を包含および含有することも、以下の請求項の意図である。
【００３９】
本開示は、種々の実施形態を参照して説明されたが、これらの実施形態は、例証であって、本開示の範囲は、それらに限定されないことを理解されたい。多くの変形例、修正、追加、および改良が、可能性として考えられる。より一般的には、本開示による実施形態は、特定の実装の文脈において説明されている。機能性は、本開示の種々の実施形態において、ブロック内で分離される、または異なるように組み合わせられる、または異なる専門用語を用いて説明されてもよい。これらおよび他の変形例、修正、追加、および改良は、続く請求項に定義されるような本開示の範囲内に入り得る。
（項目１）
ゲート駆動回路であって、
駆動信号入力と、
出力ノードを含むトランジスタの入力ノードおよび共通ノードに結合される下限クランプ回路であって、上記入力ノードは、上記入力ノードと上記共通ノードとの間に印加される入力信号を受信する上記駆動信号入力に結合され、上記下限クランプ回路は、上記トランジスタの入力ノードを上記トランジスタの共通ノードに対して最小電圧にクランプする、下限クランプ回路と、
上記トランジスタの入力ノードおよび共通ノードに結合される上限クランプ回路であって、上記上限クランプ回路は、上記トランジスタの入力ノードを上記共通ノードに対して最大電圧にクランプする、上限クランプ回路と、
上記トランジスタの入力ノードおよび共通ノードに結合される平均化回路であって、上記平均化回路は、直流電流バイアスを上記トランジスタの入力ノードにおいて提供し、上記共通ノードに対して上記入力ノードの時間平均された電圧を設定する、平均化回路と
を備える、ゲート駆動回路。
（項目２）
上記入力信号は、正弦波信号を備え、上記ゲート駆動回路は、増幅器の一部を構成する、項目１に記載のゲート駆動回路。
（項目３）
上記トランジスタは、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）デバイスを備え、上記入力ノードは、上記ＧａＮ  ＨＥＭＴデバイスのゲートを構成する、項目１に記載のゲート駆動回路。
（項目４）
上記下限クランプ回路は、第１の直流電流（ＤＣ）ソースと上記入力ノードとの間に結合される第１のダイオードを備え、上記上限クランプ回路は、第２の直流電流（ＤＣ）ソースと上記入力ノードとの間に結合される第２のダイオードを備える、項目１に記載のゲート駆動回路。
（項目５）
上記ゲート駆動回路は、別の回路の一部を構成し、上記下限クランプ回路および上記上限クランプ回路のうちの少なくとも一方の電圧ソースは、別の回路の一部に給電するために使用される、項目４に記載のゲート駆動回路。
（項目６）
上記トランジスタの入力ノードと駆動信号入力との間に結合される変圧器をさらに備え、上記変圧器は、上記信号入力に印加される上記入力信号の直接電流（ＤＣ）バイアスを上記平均化回路によって提供されるＤＣバイアスから隔離する、項目１に記載のゲート駆動回路。
（項目７）
上記平均化回路と上記トランジスタの入力ノードとの間に結合される抵抗器をさらに備え、上記抵抗器は、上記トランジスタの入力ノードに提供される上記入力信号の振幅を減衰させる、項目１に記載のゲート駆動回路。
（項目８）
上記平均化回路と上記トランジスタの入力ノードとの間に結合されるコンデンサをさらに備え、上記コンデンサは、上記トランジスタの入力ノードに提供される上記入力信号の交流電流（ＡＣ）成分をバイパスする、項目１に記載のゲート駆動回路。
（項目９）
増幅器内に構成された項目１に記載の複数のゲート駆動回路であって、各ゲート駆動回路の駆動信号入力は、駆動分散および入力整合ネットワークを通して、上記入力信号に結合され、各トランジスタの出力ノードは、出力整合および電力結合ネットワークを通して、負荷に結合される、複数のゲート駆動回路。
（項目１０）
上記平均化回路は、直流電流（ＤＣ）ソースを備え、ＤＣバイアスを上記入力信号に印加し、上記入力信号のゼロボルト交差点を調節する、項目１に記載のゲート駆動回路。
（項目１１）
ゲート駆動方法であって、
入力ノード、共通ノード、および出力ノードを有する少なくとも１つのトランジスタによって、ある周波数における入力信号を受信し、増幅された出力信号を上記出力ノードにおいて提供するステップと、
上記トランジスタの入力ノードおよび共通ノードに結合される下限クランプ回路を使用して、上記トランジスタの入力ノードを上記トランジスタの共通ノードに対して最小電圧にクランプするステップと、
上記トランジスタの入力ノードおよび共通ノードに結合される上限クランプ回路を使用して、上記トランジスタの入力ノードを上記トランジスタの共通ノードに対して最大電圧にクランプするステップと、
直流電流バイアスを上記トランジスタの入力ノードにおいて提供するステップと
を含む、方法。
（項目１２）
上記入力信号を正弦波信号で駆動するステップをさらに含み、上記ゲート駆動回路は増幅器の一部を構成する、項目１１に記載のゲート駆動方法。
（項目１３）
上記トランジスタの入力ノードと上記入力信号との間に結合される変圧器を使用して、上記入力信号の直接電流（ＤＣ）バイアスを上記平均化回路によって提供されるＤＣバイアスから隔離するステップをさらに含む、項目１１に記載のゲート駆動方法。
（項目１４）
上記平均化回路と上記トランジスタの入力ノードとの間に結合される抵抗器を使用して、上記トランジスタの入力ノードに提供される上記入力信号の振幅を減衰させるステップをさらに含む、項目１１に記載のゲート駆動方法。
（項目１５）
上記平均化回路と上記トランジスタの入力ノードとの間に結合されるコンデンサを使用して、上記トランジスタの入力ノードに提供される上記入力信号の交流電流（ＡＣ）成分をバイパスするステップをさらに含む、項目１１に記載のゲート駆動方法。
（項目１６）
電気回路であって、
増幅器であって、
第１のダイオードに結合される第１の直流電流（ＤＣ）ソースを備える下限クランプ回路であって、上記第１のダイオードは、入力ノード、共通ノード、および出力ノードを含む、トランジスタの入力ノードに結合され、上記入力ノードは、ある周波数における入力信号を受信し、増幅された出力信号を上記出力ノードにおいて提供し、上記下限クランプ回路は、上記トランジスタの入力ノードを上記トランジスタの共通ノードに対して最小電圧にクランプする、下限クランプ回路と、
第２のダイオードに結合される第２のＤＣソースを備える上限クランプ回路であって、上記第２のダイオードは、上記トランジスタの入力ノードに結合され、上記上限クランプ回路は、上記トランジスタの入力ノードを上記トランジスタの共通ノードに対して最大電圧にクランプする、上限クランプ回路と、
上記トランジスタの入力ノードに結合される第３のＤＣソースを備える平均化回路であって、上記平均化回路は、上記直流電流バイアスを上記トランジスタの入力ノードにおいて提供する、平均化回路と
を備える、増幅器
を備える、電気回路。
（項目１７）
上記トランジスタは、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）デバイスを備え、上記入力ノードは、上記ＧａＮ  ＨＥＭＴデバイスのゲートを構成する、項目１６に記載の電気回路。
（項目１８）
上記増幅器はさらに、上記トランジスタの入力ノードと上記入力信号との間に結合される変圧器を備え、上記変圧器は、上記入力信号の直接電流（ＤＣ）バイアスを上記平均化回路によって提供されるＤＣバイアスから隔離する、項目１６に記載の電気回路。
（項目１９）
上記増幅器はさらに、上記平均化回路と上記トランジスタの入力ノードとの間に結合される抵抗器を備え、上記抵抗器は、上記トランジスタの入力ノードに提供される上記入力信号の振幅を減衰させる、項目１６に記載の電気回路。
（項目２０）
上記増幅器はさらに、上記平均化回路と上記トランジスタの入力ノードとの間に結合されるコンデンサを備え、上記コンデンサは、上記トランジスタの入力ノードに提供される上記入力信号のＡＣ成分をバイパスする、項目１６に記載の電気回路。
【図１Ａ】
2019537392.tif 000003
【図１Ｂ】
2019537392.tif 000004
【図２】
2019537392.tif 000005
【図３】
2019537392.tif 000006
【図４】
2019537392.tif 000007
【図５】
2019537392.tif 000008
【国際調査報告】
2019537392.tif 000009