(57)【要約】【解決手段】いくつかの実施形態では、製造プロセスは、パラジウム触媒材料を基板に射出成型することと、その基板の外部露出表面に亘って銅薄膜を形成することと、基板から銅膜をアブレーション又は除去して銅膜の第１、第２及び任意選択の第３の部分並びにアブレーション区域を提供することと、各部分を電解めっきして金属めっきされた部分を形成することと、第１の部分を絶縁するために第２の部分をアブレーション又は除去することと、を含む。金属めっきされた第１の部分は成形相互接続デバイス（ＭＩＤ）の回路部分を構成し、金属めっきされた第３の部分はＭＩＤのファラデーケージ部分を構成する。ソフトエッチング工程を含んでもよい。はんだレジスト塗布工程を関連するはんだレジスト除去工程と共に追加することができる。【選択図】図１
2019526168.tif 000002
【特許請求の範囲】
【請求項１】
成形相互接続デバイス（ＭＩＤ）の形成方法であって、
ａ）パラジウム触媒材料を所望の形状のパラジウム触媒基板に射出成形する工程と、
ｂ）前記パラジウム触媒基板の外部露出面に亘って薄い銅膜を形成する工程と、
ｃ）前記パラジウム触媒基板から前記銅膜のいくらかをアブレーション又は除去して該銅膜の少なくとも第１及び第２の部分並びに１つ以上のアブレーション区域を提供する工程と、
ｄ）前記銅膜の第１及び第２の部分のそれぞれを電解めっきして少なくとも金属めっきされた第１及び第２の部分を形成する工程と、
ｅ）前記ＭＩＤの回路部分を構成する金属めっきされた第１の部分を絶縁するために前記第２の部分をアブレーション又は除去する工程と、を含む方法。
【請求項２】
工程ｃ）で前記銅膜の第３の部分が提供され、工程ｄ）で該銅膜の第３の部分が電解めっきされて金属めっきされた第３の部分が形成され、工程ｅ）が前記ＭＩＤのファラデーケージ部分を構成する金属めっきされた第３の部分をもたらす、請求項１に記載の方法。
【請求項３】
工程ｄ）が電解銅めっき、電解ニッケルめっき及び電解金めっきすることを更に含む、請求項１に記載の方法。
【請求項４】
ソフトエッチングしていずれの不要な銅も除去する工程を更に含み、該ソフトエッチング工程は前記電解銅めっき工程の後で電解ニッケルめっき工程の前に行われる、請求項３に記載の方法。
【請求項５】
工程ａ）で前記射出成型工程が複数のパラジウム触媒基板を有するシートを提供する、請求項１に記載の方法。
【請求項６】
ｆ）前記シートをダイシングして前記ＭＩＤを互いに分離する工程を更に含む、請求項５に記載の方法。
【請求項７】
成形相互接続デバイス（ＭＩＤ）の形成方法であって、
ａ）パラジウム触媒材料を所望の形状のパラジウム触媒基板に射出成形する工程と、
ｂ）前記パラジウム触媒基板の外部露出面に亘って薄い銅膜を形成する工程と、
ｃ）前記パラジウム触媒基板から前記銅膜のいくらかをアブレーション又は除去して該銅膜の第１及び第２の部分並びに１つ以上のアブレーション区域を提供する工程と、
ｄ）前記銅膜の第１の部分を第１のめっきで電解めっきしてアセンブリを形成する工程と、
ｅ）前記アセンブリ上にはんだレジストを非選択的に付加する工程と、
ｆ）前記第１の部分の１つ以上の個所から前記はんだレジストをアブレーション又は除去する工程と、
ｇ）前記第１の部分の前記１つ以上の個所に電解めっきして金属めっきされた第１の部分を形成する工程と、
ｈ）前記ＭＩＤの回路部分を構成する金属めっきされた第１の部分を絶縁するために、前記第２の部分上のはんだレジスト、前記第２の部分及び１つ以上のアブレーション区域からのはんだレジストをアブレーション又は除去する工程と、を含む方法。
【請求項８】
工程ｃ）が前記銅膜の第３の部分を提供し、工程ｄ）が前記銅膜の第３の部分を電解めっきして金属めっきされた第３の部分を形成し、工程ｈ）が前記ＭＩＤのファラデーケージ部分を構成する金属めっきされた第３の部分をもたらす、請求項７に記載の方法。
【請求項９】
前記１つ以上のアブレーション区域からはんだレジストをアブレーション又は除去する工程が工程ｆ）の間に行われる、請求項７に記載の方法。
【請求項１０】
工程ｄ）で前記めっきは銅めっきであり、工程ｇ）は電解ニッケルめっき工程及び電解金めっき工程を含む、請求項７に記載の方法。
【請求項１１】
ソフトエッチングしていずれの不要な銅も除去する工程を更に含み、該ソフトエッチング工程が工程ｄ）の後に行われる、請求項１０に記載の方法。
【請求項１２】
工程ａ）が複数のパラジウム触媒基板を有するシートを提供する、請求項７に記載の方法。
【請求項１３】
ｉ）前記シートをダイシングして前記ＭＩＤを互いに分離する工程を更に含む、請求項１２に記載の方法。
【請求項１４】
成形相互接続デバイス（ＭＩＤ）の形成方法であって、
ａ）パラジウム触媒材料を所望の形状のパラジウム触媒基板に射出成形する工程と、
ｂ）前記パラジウム触媒基板の外部露出面に亘って薄い銅膜を形成する工程と、
ｃ）前記パラジウム触媒基板から前記銅膜のいくらかをアブレーション又は除去して該銅膜の第１及び第２の部分、並びに１つ以上のアブレーション区域を提供する工程と、
ｄ）前記銅膜の第１の部分をめっきで電解めっきしてアセンブリを形成する工程と、
ｅ）前記アセンブリ上にはんだレジストを非選択的に付加する工程と、
ｆ）前記ＭＩＤの回路部分を構成する金属めっきされた第１の部分を絶縁するために、前記第２の部分上のはんだレジスト、前記第２の部分、前記第１の部分の１つ以上の区域からのはんだレジスト、及び１つ以上のアブレーション区域からのはんだレジストをアブレーション又は除去する工程と、を含む方法。
【請求項１５】
工程ｃ）が前記銅膜の第３の部分を提供し、工程ｄ）が該銅膜の第３の部分を電解めっきして、金属めっきされた第３の部分を形成し、工程ｇ）が前記ＭＩＤのファラデーケージ部分を構成する前記金属めっきされた第３の部分をもたらす、請求項１４に記載の方法。
【請求項１６】
前記１つ以上のアブレーション区域からはんだレジストをアブレーション又は除去する前記工程が工程ｆ）の間に行われる、請求項１４に記載の方法。
【請求項１７】
工程ｄ）が電解銅めっき工程、電解ニッケルめっき工程、及び電解金めっき工程を含む、請求項１４に記載の方法。
【請求項１８】
ソフトエッチングしていずれの不要な銅も除去する工程を更に含み、前記ソフトエッチング工程が前記電解銅めっき工程の後に行われる、請求項１７に記載の方法。
【請求項１９】
工程ａ）が複数のパラジウム触媒基板を有するシートを提供する、請求項１４に記載の方法。
【請求項２０】
ｈ）前記シートをダイシングして前記ＭＩＤを互いから分離する工程を更に含む、請求項１４に記載の方法。
【請求項２１】
成形相互接続デバイス（ＭＩＤ）であって、
パラジウム触媒基板と、
回路部分と、
該回路部分から絶縁されたファラデーケージ部分と、を備えるＭＩＤ。
【請求項２２】
前記回路部分及びファラデーケージ部分のそれぞれが前記パラジウム触媒基板に固定された金属化層及び金属化層に固定された電解金属めっき層を有する、請求項２１に記載のＭＩＤ。
【請求項２３】
前記金属化層が銅で形成されている、請求項２１に記載のＭＩＤ。
【請求項２４】
前記電解金属めっき層が電解銅めっき層、電解ニッケルめっき層、及び電解金めっき層で形成されている、請求項２１に記載のＭＩＤ。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、２０１６年７月７日に出願された米国特許仮出願第６２／３５９，３６５号、及び２０１６年１２月１６日に出願された米国特許仮出願第６２／４３５，３０５号に対する優先権を主張するものであり、これらの内容はその全体が本明細書に組み込まれる。
【背景技術】
【０００２】
成形相互接続デバイス（Molded interconnect device、「ＭＩＤ」）は、典型的には、プラスチック構成要素及び電子回路トレースを含む立体的に製造された部品である。プラスチック基板又はハウジングが生成され、電気回路及びデバイスが、プラスチック基板の上にめっきされるか、層状化されるか又は埋め込まれる。ＭＩＤは、典型的には、従来から製造されているデバイスよりも少ない部品を有し、これは、空間及び重量の節減をもたらす。ＭＩＤの用途として、携帯電話、現金自動預け払い機、自動車用のハンドル構成要素、ＲＦＩＤ構成要素、照明、医療デバイス並びに他の多くの消費者向け及び／又は市販用の製品が挙げられる。
【０００３】
ＭＩＤを製造するための現在のプロセスは、２個取り成形、レーザ直接構造化技術（laser direct structuring technology 、ＬＤＳ）、微細複合加工技術（microscopic integrated processing technology、ＭＩＰＴＥＣ）、レーザ成長添加物技術を含む。これらの製造工程のそれぞれは、当該技術分野においてしばらく知られているが、それらは、ＭＩＤの製造には更なる改良が有益であると多くの者が考えるような欠点を有する。
【０００４】
２個取り成形は、典型的には、１つがめっき可能であり、１つがめっき不可能である、２つの別個のプラスチック部分の使用を伴う。めっき可能な部分は、回路を形成し、めっき不可能な部分は、機械的機能を果たし、成形を完成させる。２つの部分は、共に融合され、回路が、無電解めっきの使用によって生成される。めっき可能なプラスチックは金属化され、一方、めっき不可能なプラスチックは非導電性のままとなる。
【０００５】
ＬＤＳ技術は、射出成形（ポリアミド、ポリカーボネート、液晶ポリマーを含む様々な熱可塑性誘電材料のいずれかを用いる）工程、熱可塑性材料のレーザ活性化工程、及び金属化（無電解めっき）工程を伴う。レーザは、その部分の上に配線パターンをエッチングし、それを金属化のために準備する。ＬＤＳでは、単一の熱可塑性材料のみを必要とするので、成形工程が１個取りプロセスになり、２個取り成形工程に比べて一般的に好ましい。
【０００６】
ＭＩＰＴＥＣ技術は、パナソニック株式会社によって提供され、成形段階、回路形成段階、めっき段階及び切断段階を伴う。
【０００７】
成形段階は、ポリフタルアミド（ＰＰＡ）などの熱可塑性樹脂を用いて意図した形状に射出成形することを含む。
【０００８】
回路形成段階は、２つの工程、すなわち、（１）金属化及び（２）パターン形成を含む。薄い銅膜はベース金属化プロセス（銅ストライク）で形成される。次いで、レーザが使用されて、基板に損傷を与えることなく銅の除去を実現するように最適化された波長及び露光時間で、銅及び回路パターンの輪郭が除去される。
【０００９】
めっき段階は、２つ又は３つの工程、すなわち、（１）電解銅めっき、（２）任意選択のソフトエッチング並びに（３）ニッケル及び金の電解めっき、を含む。まず、銅が電気めっきされて回路パターンが形成される。次いで、所望により、ソフトエッチングが加えられて回路形成段階でレーザによって除去されなかった不要な銅ストライクが除去される。最後に、電解めっき銅の上にニッケル及び金がめっきされて、回路パターンが形成され、酸化及び腐食の防止を助ける。
【００１０】
任意選択の切断段階は、次いで、シート形態を個々のＭＩＤにダイシングすることを含む。
【００１１】
よって、ＭＩＰＴＥＣ技術は、ＬＤＳ技術と同様に１個取り成形プロセスを有するだけでなく、微細なパターン形成及びベアチップ搭載が可能なＭＩＤも提供する。
【００１２】
レーザ成長添加物技術は、ＭＩＰＴＥＣ技術に類似しているが、ポリアミド（ＰＡ）、ポリカーボネート（ＰＣ）、及びアクリロニトリルブタジエンスチレン（ＡＢＳ）などの他の熱可塑性材料又は液晶ポリマー（liquid crystal polymer、ＬＣＰ）をプロセスに使用できるようにする。しかし、ポリフタルアミド（ＰＰＡ）のようにこれらの熱可塑性材料は全て誘電体材料であり、回路形成段階の前に表面活性化処理の別個の余分な工程を必要とする。この余分な工程は、これらの技術に時間と費用の両方を追加する。
【００１３】
ＭＩＰＴＥＣ及びＬＤＳの技術プロセスは、ラインオブサイトにないめっきの特徴に関して限界を有しており、ある状況では、不可能ですらある。例えば、図２５、図２６に示すように、貫通孔タイプのビア６０が図示されている。図２５に示すような貫通孔タイプのビア６０のめっきがＭＩＰＴＥＣの技術プロセスでは実現できなかったのは、プラスチックの表面に塗布される薬剤がビア６０の垂直な壁面にも塗布されねばならなかったからである。図２６に示すような貫通孔タイプのビア６０のめっきがＬＤＳの技術プロセスでは実現できなかったのは、垂直な壁面がレーザ活性化に必要な入射角のために実現できなかったからである。図２７は、ＭＩＰＴＥＣ及び／又はＬＤＳの技術プロセスでは不可能である可能性が高い、本明細書でオーバーハング又はアンダーカットと称される、異なるラインオブサイトの特徴７０を示す。
【発明の概要】
【課題を解決するための手段】
【００１４】
製造プロセスの第１の好ましい実施形態は、例えば樹脂又はエポキシの成形化合物などのパラジウム触媒材料を所望の形状のパラジウム触媒基板に射出成形する工程と、パラジウム触媒基板の外部露出面に亘って銅薄膜を形成する工程と、パラジウム触媒基板から銅膜のいくらかをアブレーション又は除去して銅膜の第１、第２及び任意選択の第３の部分を提供する工程と、銅膜の第１、第２及び第３の部分のそれぞれを電解めっきして金属めっきされた第１、第２及び第３の部分を形成する工程と、金属めっきされた第１の部分を金属めっきされた第３の部分から絶縁するために第２の部分をアブレーション又は除去する工程と、を含み、金属めっきされた第１の部分が成形相互接続デバイス（ＭＩＤ）の部分の回路部分を構成し、金属めっきされた第３の部分がＭＩＤのファラデーケージ部分を構成する。
【００１５】
製造プロセスの第２の好ましい実施形態は、例えば樹脂又はエポキシの成形化合物などのパラジウム触媒材料を所望の形状のパラジウム触媒基板に射出成形する工程と、パラジウム触媒基板の外部露出面に亘って銅薄膜を形成する工程と、パラジウム触媒基板から銅膜のいくらかをアブレーション又は除去して銅膜の第１、第２及び任意選択の第３の部分を提供する工程と、電解銅めっきする工程と、ソフトエッチングしていずれの不要な銅も除去する工程と、電解ニッケルめっきする工程と、電解金めっきする工程と、金属めっきされた第１の部分を金属めっきされた第３の部分から絶縁するために第２の部分をアブレーション又は除去する工程と、を含み、金属めっきされた第１の部分がＭＩＤの回路部分を構成し、金属めっきされた第３の部分がＭＩＤのファラデーケージ部分を構成する。
【００１６】
製造プロセスの第３の好ましい実施形態は、例えば樹脂又はエポキシの成形化合物などのパラジウム触媒材料を所望の形状のパラジウム触媒基板に射出成形する工程と、パラジウム触媒基板の外部露出面に亘って銅薄膜を形成する工程と、パラジウム触媒基板から銅膜のいくらかをアブレーション又は除去してアブレーション区域並びに銅膜の第１、第２及び任意選択の第３の部分を提供する工程と、銅めっきで銅膜の第１、第２及び第３の部分のそれぞれを電解めっきする工程と、はんだレジストを非選択的に付加する工程と、ＭＩＤを印刷回路板などの関連するデバイス又はアセンブリに接続するための接点を形成する第１の部分の個所及びアブレーション区域からはんだレジストを選択的に除去する工程と、ニッケルめっき及び金めっきで接点を電解めっきして金属めっきされた第１、第２及び第３の部分を形成する工程と、金属めっきされた第１の部分を金属めっきされた第３の部分から絶縁するために第２の部分をアブレーション又は除去する工程と、を含み、金属めっきされた第１の部分がＭＩＤの回路部分を構成し、金属めっきされた第３の部分がＭＩＤのファラデーケージ部分を構成する。
【００１７】
製造プロセスの第４の好ましい実施形態は、例えば樹脂又はエポキシの成形化合物などのパラジウム触媒材料を所望の形状のパラジウム触媒基板に射出成形する工程と、パラジウム触媒基板の外部露出面に亘って銅薄膜を形成する工程と、パラジウム触媒基板から銅膜のいくらかをアブレーション又は除去してアブレーション区域並びに銅膜の第１、第２及び任意選択の第３の部分を提供する工程と、銅めっき、ニッケルめっき及び金めっきで銅膜の第１、第２及び第３の部分のそれぞれを電解めっきする工程と、はんだレジストを非選択的に付加する工程と、ＭＩＤを印刷回路板などの関連するデバイス又はアセンブリに接続するための接点を形成する第１の部分の箇所とアブレーション区域とからはんだレジストを選択的に除去する工程と、金属めっきされた第１の部分を金属めっきされた第３の部分から絶縁するために第２の部分をアブレーション又は除去する工程と、を含み、金属めっきされた第１の部分がＭＩＤの回路部分を構成し、金属めっきされた第３の部分がＭＩＤのファラデーケージ部分を構成する。
【００１８】
各製造プロセスは、パラジウム触媒基板、回路部分及び任意選択のファラデーケージ部分を有するＭＩＤをもたらし、ファラデーケージ部分と回路部分とは互いに絶縁され得る。
【００１９】
本発明のこれらの及び他の態様並びに特徴を以下に更に詳細に説明する。
【図面の簡単な説明】
【００２０】
【図１】成形相互接続デバイス（ＭＩＤ）を製造するプロセスの第１の実施形態の工程を示すフローチャートである
【図２】製造プロセスの第１の実施形態の電解めっき工程の部分工程を示すフローチャートである。
【図３】シートの斜視図である。
【図４】シートから分離された基板のうちの１つの斜視図である。
【図５】図４の基板の平面図である。
【図６】図４の基板の底面図である。
【図７】第１のアセンブリの断面図である。
【図８】第２のアセンブリの斜視図である。
【図９】図８の第２のアセンブリの平面図である。
【図１０】図８の第２のアセンブリの底面図である。
【図１１】第３のアセンブリの斜視図である。
【図１２】図１１の第３のアセンブリの平面図である。
【図１３】図１１の第３のアセンブリの底面図である。
【図１４】一実施形態による図１１の第３のアセンブリの斜視断面図である。
【図１５】図１４の一部分の拡大図である。
【図１６】第４の実施形態の斜視図である。
【図１７】成形相互接続デバイス（ＭＩＤ）を製造するプロセスの第２の実施形態の工程を示すフローチャートである。
【図１８】成形相互接続デバイス（ＭＩＤ）を製造するプロセスの第３の実施形態の工程を示すフローチャートである。
【図１９】第３の実施形態による形成時のＭＩＤの部分斜視断面図である。
【図２０】第３の実施形態による形成時のＭＩＤの斜視図である。
【図２１】第３の実施形態による形成時のＭＩＤの斜視図である。
【図２２】成形相互接続デバイス（ＭＩＤ）を製造するプロセスの第４の実施形態の工程を示すフローチャートである。
【図２３】第４の実施形態による形成時のＭＩＤの部分斜視断面図である。
【図２４】第４の実施形態による形成時のＭＩＤの斜視図である。
【図２５】プロセスの任意の実施形態によってめっきすることができる貫通孔タイプのビア及びオーバーハング又はアンダーカットなどの先行技術におけるラインオブサイトの特徴の断面図を示す。
【図２６】プロセスの任意の実施形態によってめっきすることができる貫通孔タイプのビア及びオーバーハング又はアンダーカットなどの先行技術におけるラインオブサイトの特徴の断面図を示す。
【図２７】プロセスの任意の実施形態によってめっきすることができる貫通孔タイプのビア及びオーバーハング又はアンダーカットなどの先行技術におけるラインオブサイトの特徴の断面図を示す。
【発明を実施するための形態】
【００２１】
本開示は、成形相互接続デバイス（ＭＩＤ）５０を形成するための新規な製造プロセス１００、２００、３００、４００を対象とする。製造プロセス１００、２００、３００、４００は、プリント回路板、フレックス回路、コネクタ、熱管理フィーチャ、電磁干渉（electromagnetic interference、ＥＭＩ）シールド、高電流導体、無線周波数識別（radio frequency identification、ＲＦＩＤ）装置、アンテナ、無線電力、センサ、ＭＥＭＳ装置、ＬＥＤ、マイクロプロセッサ及びメモリ、ＡＳＩＣ、受動装置並びに他の電気及び電気機械装置などの生成に有用である。
【００２２】
ＭＩＤ５０の形成に用いられる製造プロセス１００の第１の実施形態に関連する図１〜図１６に着目する。図１は、製造プロセス１００の各工程を描写するフローチャートを示す。図２は、製造プロセス１００のサブプロセスの工程を描写するフローチャートを示す。製造プロセス１００は、成形段階、回路形成段階、めっき段階及び切断段階を含む。
【００２３】
製造プロセス１００の成形段階は、有利なことに、符号１１０で参照される単一の工程のみを含む。工程１１０は、例えば、樹脂又はエポキシの成形化合物などのパラジウム触媒材料（当該技術分野で時々パラジウム添加と呼ばれる）が、製造目的で（それぞれ意図した形状に形成された）複数の接続された基板１１４を含むシート１１２の形態に射出成形される射出成形工程である。各基板１１４は、所望の３次元形状に形成され得る。いくつかの実施形態では、各基板１１４は、同一の３次元形状に形成される。図３は、シート１１２が複数の基板１１４を含む工程１１０の完了後のＭＩＤ５０の形成を示す。図４〜図６は、単一にされた基板１１４を示す。射出成形される材料は、パラジウム触媒樹脂であるが、パラジウム（又は金属化を可能にするために表面処理する必要がない任意の同等な材料）が材料自体内に提供されるか又は注入される材料が含まれることが意図されている。
【００２４】
製造プロセス１００の回路形成段階は、工程１２０及び工程１３０と称される２つの工程を含む。
【００２５】
工程１２０は、銅薄膜１２２がパラジウム触媒基板１１４の外部露出面に亘って形成されて第１のアセンブリ１２３が形成される金属化工程である。金属化工程１２０は、一般に、銅ストライクと称される。図７は、基板１１４がその上に形成された銅膜１２２を有する工程１２０の完了後のＭＩＤ５０の形成を示す（基板１１４を分かり易く図示するために第１のアセンブリ１２３が断面で図示されている）。その上に形成された銅膜１２２を有しない区域１２４（分かり易くするために網掛けで図示されている）は、シート１１２内で基板１１４が隣接する基板１１４に結合されている場所である。区域１２４は説明のためだけに示されており、接続点として求められる位置を示していない。
【００２６】
工程１３０は、レーザ（図示せず）が第１のアセンブリ１２３から銅膜１２２の部分をアブレーション又は除去して基板１１４の部分１３１、１３２を露出させ、第２のアセンブリ１３３を形成する回路パターン形成工程である。この作用は、ＭＩＤ５０に提供されるべき残存する銅膜１２２内に回路パターンを画定し輪郭付けする。図８〜図１０は、工程１３０完了後のＭＩＤ５０の形成を示し、アブレーション／除去されなかった銅膜１２２が、好ましくは、以下で更に説明するようなめっき段階にかけられる第１、第２及び任意選択の選択的に寸法決めされ形作られた第３の部分１３４、１３６、１３８を含む。第１の部分１３４は回路パターンを形成し、第２の部分１３６は第１の部分１３４を第３の部分１３８（提供されていれば）に接続するバス部分を形成し、第３の部分１３８は（提供されていれば）一般にファラデーケージ部分となる（以後、第２の部分１３６は単一なものと言及されるが、１つ以上の第２の部分１３６が提供されてもよく、以後、第３の部分１３８は単一なものと言及されるが、１つ以上の第３の部分１３８が提供されてもよい）。残りの工程は、第３の部分１３８の寸法／形状は必要なら変更できるとの解釈及び第３の部分１３８は全く提供されないこともあるとの解釈のもとで第３の部分１３８を図示して説明され示される。
【００２７】
製造プロセス１００のめっき段階は、工程１４０、１５０と称される２つの工程を含む。
【００２８】
工程１４０は、プローブ（図示しない）が第１、第２及び第３の部分１３４、１３６、１３８のうちの１つに取り付け／接続され、電気が第１、第２及び第３の部分１３４、１３６、１３８を通過して流れ、所望の金属浴からの所望の金属分子が第１、第２及び第３の部分１３４、１３６、１３８の所望の金属めっきが所望の厚さに構築されるまで第１、第２及び第３の部分１３４、１３６、１３８に引き付けられ固着され、これによって、金属めっきされた第１、第２及び第３の部分１４４、１４６、１４８が形成され（金属めっきされた第３の部分１４８は第３の部分１３８が提供された場合だけに形成されることを理解すべきである）、それにより、第３のアセンブリ１４３が形成される。図１１〜図１３は、工程１４０の完了後のＭＩＤ５０の形成を示す。
【００２９】
電解めっき工程１４０は、任意の所望の金属の電解めっきを含むことができることを理解すべきである。好ましい実施形態では、図１４、図１５に示すように、電解めっき工程１４０は、第１、第２及び第３の部分１４４、１４６、１４８上に銅材料が電解めっきされて銅めっき１７３が形成される工程１４１から始まり、銅材料１７３の上にニッケル材料が電解めっきされてニッケルめっき１７４が形成される工程１７１が続き、ニッケル材料１４７の上に金材料が電解めっきされて金めっき１７５が形成される工程１７２が続く。
【００３０】
工程１５０は、形成された第２の（バス）部分１３６／１４６をレーザ（図示しない）が第１の部分１４４と第３の部分１４８との間に基板１１４の表面が提供される（第２の部分１４６から始まって第２の部分１３６で終わる）までアブレーション又は除去し、これによって、見ることができる基板１１４の部分１５２が提供され、したがって、第４のアセンブリ１５３が形成される回路絶縁工程である。アブレーション区域１５２は、第１の部分１４４（即ち、回路パターン）が第３の部分１４８（即ち、ファラデーケージ部分）から絶縁されるようにアブレーション区域１３２に接続又は連続している。図１６は工程１５０の完了後に形成されるＭＩＤ５０を示す。
【００３１】
工程１６０は、ＭＩＤ５０のそれぞれを分離するためにシート１１２がダイシングされる切断工程である。シート１１２は、のこぎりの通り道１６２（図４〜図１６に図示せず）に沿ってダイシングされることができ、これによって、区域１２４が露出される。
【００３２】
次いで、製造プロセス１００の工程１６０が行われる前又は後のいずれかで、１つ以上のＭＩＤ５０を所望のとおりに及びいくつかの既知の方法の任意のもので検査してＭＩＤ５０が意図した用途に適していることを確実にすることができる。次いで、ＭＩＤ５０は梱包されて輸送されてよい。必要なら、ＭＩＤ５０が梱包されて輸送される前に更なる電子部品を第１の部分１４４（即ち、回路部分）に電気的に接続し固定してもよい。ＭＩＤ５０のシート１１２は切断工程１６０が行われる前に梱包されて輸送され得たことを理解すべきである。
【００３３】
ＭＩＤ５０を形成するのに使用される製造プロセス２００の第２の実施形態に関係する図１７に着目する。図１７は製造プロセス２００の各工程を描写するフローチャートを示す。製造プロセス１００のように、製造プロセス２００は、成形段階、回路形成段階、めっき段階及び切断段階を含む。製造プロセス２００は、製造プロセス１００からの各工程１１０、１２０、１３０、１４０（工程１４１、１４２、１４３を含む）、１５０、１６０と同じ工程を含むが、好ましくはめっき工程の一部である更なる工程２４５も含む。工程２４５は、好ましくは、工程１４１の後だが工程１４２の前に行われるソフトエッチング工程である。ソフトエッチング工程２４５の一部として、ＭＩＤ５０の第１、第２及び第３の部分１４４、１４６、１４８の一部でない領域からいずれの不要な銅も除去し、かつ、いずれの不要なニッケル及び／又は金めっきも防止するためにソフトエッチングが加えられる。
【００３４】
ＭＩＤ５０を形成するのに使用される製造プロセス３００の第３の実施形態に関係する図１８〜図２１に着目する。図１８は、製造プロセス３００の各工程を描写するフローチャートを示す。製造プロセス１００のように、製造プロセス３００は、成形段階、回路形成段階、めっき段階及び切断段階を含む。製造プロセス３００は、製造プロセス１００からの各工程１１０、１２０、１３０、１４１、１４２、１４３、１５０、１６０と同じ工程を含み、工程１４１の後、工程１４２の前に工程３８０、３８１も含む。ソフトエッチング工程２４５が工程１４１の後に含まれてもよい。
【００３５】
工程３８０は、図１９に図示されるように、はんだレジスト３３７が、銅めっき１７３及びアブレーション区域１３１、１３２を含む全体のアセンブリ上に、非選択的に付加されるはんだレジスト付加工程である。工程３８０は、図２０に図示されるように、レーザ（図示せず）が、印刷回路板などの関連するデバイス又はアセンブリにＭＩＤ５０を接続するための接点を形成する第１の部分１３４を覆う銅めっき１７３の１つ以上の区域３３９からはんだレジスト３３７をアブレーション又は除去するはんだレジスト除去工程である。いくつかの実施形態では、アブレーション区域１３１、１３２及び第２の部分１３６上のはんだレジスト３３７も工程３８０で除去される。いくつかの実施形態では、アブレーション区域１３１、１３２を覆うはんだレジスト３３７の全てが除去される。いくつかの実施形態では、アブレーション区域１３１、１３２を覆うはんだレジスト３３７の一部分のみが除去される。代替的に、又は追加的に、工程１５０の間に、第２の部分１３６上のはんだレジスト３３７及びアブレーション区域１３１、１３２上に残存し第１の部分１４４の絶縁を妨げるはんだレジスト３３７が除去される。その後、工程１４２及び工程１４３で、図２１に図示されるように、ニッケルめっき１７４及び金めっき１７５のみが区域３３９上にめっきされる。この製造プロセス３００は、使用される貴金属の量を削減し、得られたＭＩＤ５０が一旦他の構成要素にはんだ付けされるとはんだの流れを制限する。
【００３６】
ＭＩＤ５０を形成するのに使用される製造プロセス４００の第４の実施形態に関係する図２２〜図２４に着目する。図２２は、製造プロセス４００の各工程を描写するフローチャートを示す。製造プロセス１００のように、製造プロセス４００は、成形段階、回路形成段階、めっき段階及び切断段階を含む。製造プロセス３００は、製造プロセス１００からの各工程１１０、１２０、１３０、１４１、１４２、１４３、１５０、１６０と同じ工程を含み、工程１４３の後、工程１５０の前に工程４９０、４９１も含む。ソフトエッチング工程２４５が工程１４１の後に含まれてもよい。
【００３７】
工程４９０は、図２３に図示されるように、はんだレジスト３３７が、金めっき１７５及びアブレーション区域１３１、１３２を含む全体のアセンブリ上に、非選択的に付加されるはんだレジスト付加工程である。工程４９１は、図２４に図示されるように、レーザ（図示せず）が、印刷回路板などの関連するデバイス又はアセンブリにＭＩＤ５０を接続するための接点を形成する第１の部分１３４を覆う金めっき１７５の１つ以上の区域４３９からはんだレジスト３３７をアブレーション又は除去するはんだレジスト除去工程である。いくつかの実施形態では、アブレーション区域１３１、１３２及び第２の部分１３６上のはんだレジスト３３７も工程４９１で除去される。いくつかの実施形態では、アブレーション区域１３１、１３２を覆うはんだレジスト３３７の全てが除去される。いくつかの実施形態では、アブレーション区域１３１、１３２を覆うはんだレジスト３３７の一部分のみが除去される。代替的に、又は追加的に、工程１５０の間に、第２の部分１３６上のはんだレジスト３３７及びアブレーション区域１３１、１３２上に残存し第１の部分１４４の絶縁を妨げるはんだレジスト３３７が除去される。この製造プロセス４００は、得られたＭＩＤ５０が一旦他の構成要素にはんだ付けされるとはんだの流れを制限する。
【００３８】
ＭＩＤ５０を形成する各製造プロセス１００、２００、３００、４００は、従来知られたＭＩＤ製造プロセスと比べて、特に、ＭＩＰＴＥＣ及びレーザ成長添加物技術と比べて有利である。より具体的には、射出成形材料がパラジウムを注入されたとき、従来知られたＭＩＤ製造プロセスで求められるタイプの基板１１４に対する表面活性化処理のいずれのタイプも行う必要がなくなる。これにより、各製造プロセス１００、２００、３００、４００は、従来知られたＭＩＤ製造プロセスの全てに必要とされた工程を取り除き、したがって、製造コスト及び製造時間の両方が節減される。
【００３９】
ＭＩＰＴＥＣ及びＬＤＳの技術プロセスも、ラインオブサイトにないめっきの特徴に関して、限界を有しており、ある状況では、不可能ですらある。例えば、図２５、図２６に示すように、貫通孔タイプのビア６０が図示されている。図２５に示すような貫通孔タイプのビア６０のめっきは、ＭＩＰＴＥＣの技術プロセスでは実現できなかった。なぜなら、プラスチックの表面に塗布される薬剤はビア６０の垂直な壁面にも塗布されねばならなかったからである。図２６に示すような貫通孔タイプのビア６０のめっきは、ＬＤＳの技術プロセスでは実現できなかった。なぜなら、垂直な壁面はレーザ活性化に必要な入射角のせいで実現できなかったからである。図２７は、ＭＩＰＴＥＣ及び／又はＬＤＳの技術プロセスでは不可能と思われる、本明細書でオーバーハング又はアンダーカットと称される、異なるラインオブサイトの特徴７０を示す。しかし、図２５〜図２７の貫通孔タイプのビア６０及びオーバーハング／アンダーカット７０は、本明細書で説明し示した各製造プロセス１００、２００、３００、４００で容易にめっきすることができる。
【００４０】
更に、各製造プロセス１００、２００、３００、４００は、従来知られたＭＩＤ製造プロセスと比べて向上しためっき密着性を提供し、したがって、製造プロセス１００、２００、３００、４００から形成されたＭＩＤ５０は従来知られたＭＩＤ製造プロセスから形成されたＭＩＤよりも頑丈で信頼性が高くなる。
【００４１】
有利なことに、各製造プロセス１００、２００、３００、４００は、第３の部分１４８が任意のパッケージ化された集積回路の用途に対してより良好なＥＭＩシールドを提供するのに役立つファラデーケージを提供するファラデーケージ構成を有するＭＩＤ５０を提供することができる。ファラデーケージ構成の提供を助けるために、シート１１２に提供される各基板１１４がのこぎり通路（即ち、工程１６０の間にシート１１２がダイシングされて個々のＭＩＤ５０が提供される場所）に沿って形成される１つ以上のビア（図示せず）を有してよい。これらのビアは、工程１２０及び１４０／１４０ａのＭＩＤ５０の全ての側面の金属化及び電解めっきをそれぞれ可能にする。提供されている場合、ファラデーケージ構成の寸法／形状は必要に応じて変化し得ることを理解すべきである。
【００４２】
本明細書に引用される刊行物、特許出願、及び特許を含む全ての参考文献は、各参考文献が参照によって組み込まれるように個々に及び具体的に示され、かつ本明細書にその全体が規定されるのと同程度に、参照によって本明細書に組み込まれる。
【００４３】
発明の説明の文脈における（特に、以下の特許請求の範囲の文脈における）「ａ」及び「ａｎ」及び「ｔｈｅ」及び「少なくとも１つの」という用語、並びに類似の指示物の使用は、本明細書に特に指示がない限り又は文脈と明確に相反しない限り、単数及び複数形の両方を包含するように解釈されるものとする。１つ以上の項目の一覧が後に続く「少なくとも１つ」という用語の使用（例えば、「Ａ及びＢのうちの少なくとも１つ」）は、本明細書に特に指示がない限り又は文脈と明確に相反しない限り、列記された項目（Ａ若しくはＢ）から選択された１つの項目又は列記された項目（Ａ及びＢ）の２つ以上の任意の組み合わせを意味するように解釈されるものとする。「備える」、「有する」、「含む」、及び「含有する」という用語は、特に記載がない限り、制限のない用語（すなわち、「〜が挙げられるが、それに限定されない」を意味する）として解釈されるものとする。本明細書における値の範囲の記述は、本明細書に特に指示がない限り、単に、範囲内にあるそれぞれの別個の値を個々に言及する簡略化法として機能することが意図され、それぞれの別個の値は、それが本明細書に個々に記述されたかのように明細書に組み込まれる。本明細書に説明される全てのプロセスは、本明細書に特に指示がない限り又は文脈と明確に相反しない限り、任意の好適な順序で行うことができる。本明細書に提供された任意の及び全ての例、又は例示的な文言（例えば、「〜など」）の使用は、単に、発明をより良好に明らかにすることが意図され、特に特許請求されない限り、発明の範囲への限定をもたらさない。明細書における文言は、発明の実施に欠かせないとして、いかなる特許請求されない要素も指示するものとして解釈されるべきではない。
【００４４】
本発明の好ましい実施形態は、本明細書に説明され、発明を実行するために発明者らに既知である最良の形態を含む。それらの好ましい実施形態の変形は、前述の説明を読んだ後に当業者に明らかになるであろう。発明者らは、当業者が、必要に応じてかかる変形を採用することを期待し、発明者らは、本明細書に具体的に説明されるようなもの以外に発明が実施されることを意図する。したがって、本発明は、適用法によって許容されるように、本明細書に添付された特許請求の範囲に記述された主題の全ての修正及び等価物を含む。その上、それらの全ての可能な変形における上記要素の任意の組み合わせは、本明細書に特に指示がない限り又は文脈と明確に相反しない限り、発明に包含される。
【図１】
2019526168.tif 000003
【図２】
2019526168.tif 000004
【図３】
2019526168.tif 000005
【図４】
2019526168.tif 000006
【図５】
2019526168.tif 000007
【図６】
2019526168.tif 000008
【図７】
2019526168.tif 000009
【図８】
2019526168.tif 000010
【図９】
2019526168.tif 000011
【図１０】
2019526168.tif 000012
【図１１】
2019526168.tif 000013
【図１２】
2019526168.tif 000014
【図１３】
2019526168.tif 000015
【図１４−１５】
2019526168.tif 000016
【図１６】
2019526168.tif 000017
【図１７】
2019526168.tif 000018
【図１８】
2019526168.tif 000019
【図１９】
2019526168.tif 000020
【図２０】
2019526168.tif 000021
【図２１】
2019526168.tif 000022
【図２２】
2019526168.tif 000023
【図２３】
2019526168.tif 000024
【図２４】
2019526168.tif 000025
【図２５】
2019526168.tif 000026
【図２６】
2019526168.tif 000027
【図２７】
2019526168.tif 000028
【国際調査報告】
2019526168.tif 000029
2019526168.tif 000030