(57)【要約】本発明は、支持基板上に圧電層を転写する方法に関する。また、本発明は、本方法の少なくとも一部を実行するための剥離チャンバに関する。支持基板上にドナー基板から圧電層を剥離する本発明の方法は、ａ）圧電ドナー基板内に所定の分割領域を設けるステップと、ｂ）圧電ドナー基板を支持基板に取り付けて複合体を形成するステップと、ｃ）電界を印加することを含む、圧電ドナー基板から圧電層を剥離するステップと、を含む。電界を用いることによって、剥離ステップを従来技術と比較して低温で行なうことができる。【選択図】  図２
2019527937.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に圧電層を転写する方法であって、
ａ）圧電ドナー基板（３）内に所定の分割領域（１）を設けるステップと、
ｂ）前記圧電ドナー基板（３）を支持基板（１１）に取り付けて複合体（１３）を形成するステップと、
ｃ）電界（１５）を印加することを含む、前記圧電ドナー基板（３）から前記圧電層（２１）を剥離するステップと、
を含む、方法。
【請求項２】
前記圧電ドナー基板がバルク圧電基板から作られている、請求項１に記載の方法。
【請求項３】
前記圧電ドナー基板がハンドル基板上に設けられた圧電材料の層から作られている、請求項１に記載の方法。
【請求項４】
ステップｂ）が最大１００℃、特に最大５０℃の温度での熱処理を含む、又は１５℃〜２５℃の室温で行われる、請求項１〜３のいずれか一項に記載の方法。
【請求項５】
ステップｂ）が１０−２ｍｂａｒ未満の圧力で行なわれる、請求項１〜４のいずれか一項に記載の方法。
【請求項６】
ステップｃ）が１００℃未満、より特に５０℃未満の温度で、さらにより特に１５℃〜２５℃の室温で行なわれる、請求項１〜５のいずれか一項に記載の方法。
【請求項７】
前記電界（１５）が少なくとも１つの電極を備えるチャックを使用して印加される、請求項１〜６のいずれか一項に記載の方法。
【請求項８】
前記複合体の前記圧電ドナー基板の表面が前記チャック上に配置されている、請求項７に記載の方法。
【請求項９】
前記チャックが電気的絶縁体、特にセラミックによって分離された互いにかみ合わされた複数の電極を備える、請求項８に記載の方法。
【請求項１０】
前記チャックに印加される電圧が最大１０ｋＶ、特に１ｋＶ〜５ｋＶの範囲にある、請求項９に記載の方法。
【請求項１１】
前記複合体が前記チャックと、特に第２のチャックに含まれている第２の電極との間に挟まれている、請求項７又は８に記載の方法。
【請求項１２】
前記静電チャックに印加される電圧が最大５ｋＶ、特に２００Ｖ〜１ｋＶの範囲にある、請求項１１に記載の方法。
【請求項１３】
前記電界線（１５）が前記圧電ドナー基板（３）の分極方向（１７）と本質的に平行である、請求項１〜１２のいずれか一項に記載の方法。
【請求項１４】
前記圧電ドナー基板（３）がＬｉＴａＯ３（ＬＴＯ）、ＡｌＮ、ＺｎＯ、Ｐｂ［ＺｒｘＴｉ１−ｘ］Ｏ３（０≦ｘ≦１）（ＰＺＴ）、及びＬｉＮｂＯ３（ＬＮＯ）のうちの１つである、請求項１〜１３のいずれか一項に記載の方法。
【請求項１５】
前記支持基板（１１）が半導体基板、特にＳｉウェーハ、又は絶縁体、特にサファイアウェーハ、又は金属、特にＭｏウェーハである、請求項１〜１４のいずれか一項に記載の方法。
【請求項１６】
圧電層に電界を印加するための第１及び／又は第２の電極を含む１つ或いは２つのチャックを備える、請求項１〜１５のいずれか一項に記載のステップｃ）を行うための剥離チャンバ。
【請求項１７】
前記チャックのうちの少なくとも１つが保持手段、特に真空及び／又は静電保持手段を備える、請求項１６に記載の剥離チャンバ。
【請求項１８】
前記第１及び／又は第２の電極が前記静電保持手段から独立している、請求項１７に記載の剥離チャンバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持基板上に圧電層を転写する方法に関する。また、本発明は、本方法の少なくとも一部を実行するための剥離チャンバに関する。
【背景技術】
【０００２】
薄い圧電層が取り付けられたシリコン又はサファイアのような支持基板を備える複合構造体への関心が高まっている。そのような複合構造体を得るために、シリコンオンインシュレータ基板から知られている、スマートカット（ＳｍａｒｔＣｕｔ）（商標）タイプのプロセスを使用することが提案されている。
【０００３】
本プロセスは、ドナー基板内部に所定の分割領域を有する圧電ドナー基板を利用することができる。所定の分割領域は、ドナー基板にイオンを注入することによって得ることができる。その後、ドナー基板は、支持基板に取り付けられ、ドナーと支持基板との間の接合を強化するために、及び所定の分割領域においてドナー基板の残りの部分を剥離するために熱処理にかけられ、以て支持基板上に圧電ドナー基板の層を転写する。
【０００４】
熱処理中のより高い温度の影響下で、注入されたイオンによって所定の分割領域に生成されたデフォルトが成長し、局部的なひずみをもたらし、このひずみが所与の熱収支において剥離をもたらし、以て支持基板上への層転写をもたらす。
【発明の概要】
【０００５】
しかしながら、圧電ドナー基板の場合は、層を破損させずに転写することは困難である。これは、圧電ドナー基板と支持基板との間の熱膨張係数の大きな差（ＣＴＥ不整合）に起因する。したがって、熱処理中にドナーと支持基板の界面にひずみが現われ、このひずみが剥離の瞬間に突然緩和され、転写された層の破損につながる。
【０００６】
したがって、本発明の目的は、ＣＴＥ不整合に起因する転写された圧電層の破損を低減させるために特に重要である代替の層転写方法を提供することである。
【０００７】
本目的は、本発明による支持基板上に圧電層を転写する方法によって達成され、本方法は、ａ）圧電ドナー基板内に所定の分割領域を設けるステップと、ｂ）圧電ドナー基板を支持基板に取り付けて複合体を形成するステップと、ｃ）電界を印加することを含む、圧電ドナー基板から圧電層を剥離するステップと、を含む。電界を印加することによって、電界が圧電ドナー基板内に変形をもたらし、補完的なひずみを構築することに起因して所定の分割領域のデフォルトの領域をさらに脆弱化するため、ドナー基板の圧電特性を用いて所定の分割領域を脆弱化する。結果として、剥離される圧電層を完全に剥離するのに必要な熱収支を下げることができる。
【０００８】
ある特定の実施形態によると、圧電ドナー基板は、単一の圧電材料、いわゆるバルク圧電基板から作られてもよい。他の実施形態によると、圧電ドナー基板は、ハンドル基板上に設けられた圧電材料の層から作られてもよい。第２の場合は、支持基板と同様のＣＴＥを有するハンドル基板を選択することができる。ハンドル基板と支持基板との間のＣＴＥの差が１０％未満であることは、２つのＣＴＥのうちの大きい方に対して、より大きなＣＴＥ差と比較して、及び／又は支持基板よりも大きなＣＴＥ差を有するバルク圧電基板の使用と比較して、上述の方法を支援する熱処理のための熱収支をより大きくすることを可能にする。
【０００９】
一実施形態によると、本方法は、所定の分割領域を形成するためのイオン注入ステップと、イオン注入された圧電ドナー基板の熱処理ステップと、をさらに含むことができ、熱処理ステップは、０℃〜２００℃の温度範囲で１時間〜２４時間の間行うことができる。熱処理ステップは、以て、所定の分割領域の欠陥を成長させることができる。
【００１０】
好ましい変形形態によると、ステップｂ）は、最大１００℃若しくは最大５０℃の温度での熱処理を含むことができ、又は一変形形態では、１５℃〜２５℃の室温で行うことができる。剥離が熱処理のみによって達成される製造プロセスでは、剥離ステップの前に接合界面を安定化させて、剥離の瞬間の望ましくない接合欠陥を防止する必要がある。従来技術では、接合の強化は、剥離前に複合体を加熱することによって得られる。既に上述したように、そのような熱処理は、圧電ドナー基板の場合は熱膨張係数の差に関連する問題を引き起こす。剥離中に電界を用いることによって、ドナー基板と支持基板との間の接合エネルギーを、熱誘起剥離のみに必要な接合エネルギーと比較して低くすることができる。これは、電界の存在に起因する機械的ひずみの影響が圧電ドナー基板に非常に限定されており、支持基板との界面への影響が少ないという事実による。
【００１１】
好ましい変形形態によると、ステップｂ）は、１０−２ｍｂａｒ未満の圧力で行なうことができる。
【００１２】
ステップｃ）は、１００℃未満、より特に５０℃未満の温度で、さらにより特に１５℃〜２５℃の室温で行うことができるのが好ましい。したがって、電界によって支援されない剥離プロセスと比較して、剥離を低温で得ることができる。
【００１３】
好ましい実施形態によると、電界は、少なくとも１つの電極を備えるチャックを使用して印加することができる。そのようなチャックを使用することによって、電界を簡単なやり方で利用可能にすることができる。チャックは、そのような電極から独立した、例えば、真空又は静電特性によって実施される保持手段を備えてもよい。
【００１４】
複合体の圧電ドナー基板の表面は、チャック上に配置することができるのが有利である。この構成では、プロセスを支持基板の電気的特性と無関係に行うことができる。
【００１５】
一変形形態によると、チャックは、電気的絶縁体、特にセラミックによって分離された互いにかみ合わされた複数の電極を備えることができる。この形状では、１つの電極のみを使用して適切な電界を生成することが可能である。これにより、処理チャンバの設計が簡単になる。
【００１６】
一実施形態によると、チャックに印加される電圧は、最大１０ｋＶ、特に１ｋＶ〜５ｋＶの範囲にある。この電圧範囲では、圧電ドナー基板を変形させるのに十分に強力な電界が形成され、これにより剥離がより低い熱収支で起こり得る。
【００１７】
一変形形態によると、ドナー基板−支持基板複合体は、チャックと、特に第２のチャックに含まれている第２の電極との間に挟まれていてもよい。複合体の両側に電極を使用する設計では、第１及び第２の電極に印加される電圧は、１つの電極のみの場合よりも低くすることができる。
【００１８】
本発明のこの変形形態では、静電チャックに印加される電圧は、最大５ｋＶ、特に２００Ｖ〜１ｋＶの範囲とすることができるのが好ましい。
【００１９】
一実施形態によると、電界線は、圧電ドナー基板の分極方向と本質的に平行にすることができる。電界を圧電ドナー基板の分極方向に整列させることによって、結果として生じるひずみの大きさを高めることができ、剥離ステップを容易にする。
【００２０】
圧電ドナー基板は、ＬｉＴａＯ３（ＬＴＯ）、ＡｌＮ、ＺｎＯ、Ｐｂ［ＺｒｘＴｉ１−ｘ］Ｏ３（０≦ｘ≦１）（ＰＺＴ）、及びＬｉＮｂＯ３（ＬＮＯ）のうちの１つとすることができるのが好ましい。支持基板は、半導体基板、特にＳｉウェーハ、絶縁体、特にサファイアウェーハ、又は金属、特にＭｏウェーハとすることができるのが好ましい。
【００２１】
また、本発明の目的は、上述したようなステップｃ）を実行するための、圧電層に電界を印加するための１つ又は２つのチャックを備える剥離チャンバによって達成される。剥離チャンバは、一変形形態によると、ステップｂ）を実行するためにも使用することができる。チャックの使用により、圧電基板の変形をもたらす電界を生成することができ、以て所定の分割領域を脆弱化することができる。結果として、剥離ステップに熱エネルギーのみを使用するプロセスと比較して、ドナー基板の残りの部分からの圧電層の剥離を実行するのに必要な熱収支を下げることができる。したがって、ドナー基板と支持基板との間の熱膨張係数の大きな差の悪影響を低減させることができる。
【００２２】
また、本発明の目的は、複合体を保持するための保持手段、特に真空及び／又は静電保持手段を備えるチャックと、複合体内部の所定の分割領域を脆弱化するために電界を印加するための電極とによって達成される。一変形形態によると、静電保持手段と電界を印加するための電極とは、互いに独立していてもよい。このようにして、本方法に関して上述したような保持作用及び脆弱化作用を互いに対して最適化することができる。
【００２３】
本発明は、添付の図面と併せて有利な例示的な実施形態を使用して、以下でより詳細に説明される。
【図面の簡単な説明】
【００２４】
【図１ａ】支持基板上に圧電層を転写する方法の実施形態を示す概略図である。
【図１ｂ】支持基板上に圧電層を転写する方法の実施形態を示す概略図である。
【図１ｃ】支持基板上に圧電層を転写する方法の実施形態を示す概略図である。
【図１ｄ】支持基板上に圧電層を転写する方法の実施形態を示す概略図である。
【図１ｅ】支持基板上に圧電層を転写する方法の実施形態を示す概略図である。
【図２】本発明の第２の実施形態による構成を示す概略図である。
【図３】本発明の第３の実施形態による構成を示す概略図である。
【発明を実施するための形態】
【００２５】
図１ａ〜図１ｅは、支持基板上に圧電層を転写する方法の実施形態を示す。
【００２６】
本発明による方法のステップａ）に対応する図１ａに示すプロセスステップでは、イオン５を注入することによって圧電ドナー基板３内に所定の分割領域１が生成される。
【００２７】
圧電ドナー基板３は、例えば、ＬｉＴａＯ３（ＬＴＯ）、ＡｌＮ、ＺｎＯ、Ｐｂ［ＺｒｘＴｉ１−ｘ］Ｏ３（０≦ｘ≦１）（ＰＺＴ）、及びＬｉＮｂＯ３（ＬＮＯ）とすることができる。以下では、単に本発明による一例として、圧電ドナー基板は、ＬＴＯから作られたバルク圧電基板である。一変形形態によると、ドナー基板は、上部に圧電層を有するハンドル基板を備えることができる。
【００２８】
圧電ドナー基板３内部に所定の分割領域１を得るために、５＊１０１６〜２＊１０１７のＨ＋若しくはＨｅ＋又はＨ＋／Ｈｅ＋の混合物のイオン／ｃｍ２が、所定の分割領域１の所望の深さｄに応じて約１０ｋｅＶ〜１ＭｅＶのエネルギーで注入される。上述した注入条件下では、深さｄは、６０ｎｍ〜６μｍ程度である。
【００２９】
図１ｂに示す次のステップは、イオン注入によって生成された所定の分割領域１を形成する欠陥７を成長させる第１の熱処理ステップである。表面９の粗さは、５ｎｍＲＭＳ未満である。本発明によると、この第１の熱処理ステップは、０℃〜２００℃の温度で約１〜２４時間の間行われる。
【００３０】
本発明によるステップｂ）を図１ｃに示す。このステップは、圧電ドナー基板３を支持基板１１に、特に接合によって取り付け、以て複合体１３を形成することからなる。支持基板１１は、Ｓｉウェーハのような半導体基板、又はサファイアのような絶縁体、或いはＭｏのような金属とすることができる。
【００３１】
接合ステップは、大気圧又は真空下で、典型的には、１０−２ｍｂａｒ未満、特に１０−３〜１０−４ｍｂａｒ程度の一次真空下で行われる。２つの基板３と１１との間の接合を強化するために、接合は、最大１００℃の温度で行われる。
【００３２】
図１ｄは、製造プロセスの次のステップを示す。このステップは、本発明によるステップｃ）に対応する。電界が複合体１３に印加され、電界線１５は、所定の分割領域１に対して本質的に垂直である。本発明の一態様によると、電界線１５は、圧電効果を最適化するために圧電ドナー基板３の分極軸１７（又はポーリング軸（ｐｏｌｉｎｇ  ａｘｉｓ））と本質的に平行である。圧電特性のために、電界１５の存在は、圧電支持基板３内部でｚ方向に機械的変形をもたらす。この変形は、所定の分割領域１をさらに脆弱化する。所望の電界を得るために、最大１０ｋＶの電圧が印加される（図２及び図３に関する以下の記載をさらに参照）。
【００３３】
電界の強度に応じて、支持基板１１及び転写された圧電層２１を含む改質された複合体１３’からの圧電ドナー基板の残りの部分１９の完全な剥離が、図１ｅに示すように所定の分割領域で起こり得る。
【００３４】
一変形形態によると、図１ｅに示すような剥離は、電界１５の印加中又は印加後に、複合体１３を加熱することによっても得ることができる。この第２の熱処理ステップでは、最大１００℃の温度が最終的な剥離に使用される。温度の選択は、第１の熱処理ステップの条件及び電界１５の強度に依存する。
【００３５】
本発明による方法を用いて、圧電層材料２１と支持基板１１との間の熱膨張係数の既存の大きな差にわずらわされることなく、薄い圧電層２１を支持基板１１上に転写することが可能になる。
【００３６】
次いで、圧電ドナー基板の残りの部分１９をドナー基板３として再利用して、図１ａ〜図１ｅに関して記載したようなプロセスを再開することができる。
【００３７】
図２は、本発明の第２の実施形態による構成を概略的に示す。図２は、図１ｄに示すような本発明による方法の少なくともステップｃ）を実行するために使用される剥離チャンバ３１を示す。
【００３８】
剥離チャンバは、第１の実施形態に関して詳細に記載したような圧電ドナー基板３及び支持基板１１を含む複合体１３に電界３９を印加することができるように、正極３５及び負極３７を含むチャック３３を備える。第１の実施形態の特徴の記載は、再び繰り返されないが、参照によりここに組み込まれる。チャックは、複合体１３を保持するためのさらなる手段、例えば、真空又は静電手段を備えることができる。本実施形態では、これらの手段は、電極３５及び３７から独立している。
【００３９】
複合体１３は、複合体１３の圧電ドナー基板３がチャック３３上に配置されるように、チャック３３上に位置決めされる。
【００４０】
正極３５及び負極３７は、電界３９が少なくとも圧電ドナー基板３の厚さｄ’内でチャック３３の表面に対して本質的に垂直になるように配置される。圧電ドナー基板の分極軸１７もチャック３３に対して垂直であることにより、圧電効果を最適化することができ、以て所定の分割領域１に機械的ひずみを生成し、さらに脆弱化をもたらすことができる。
【００４１】
一変形形態によると、特に電界が十分に強い場合は、チャック３３上に配置されるのは、支持基板とすることもできる。しかしながら、絶縁性支持基板１１については、圧電ドナー基板３をチャック３３上に配置することが好ましい。
【００４２】
一変形形態では、正極３５及び負極３７は、互いにかみ合わされ、電気的絶縁体（図示せず）、例えば、薄いセラミック層が間に配置される。
【００４３】
分割チャンバ３１の制御ユニットは、最大１０ｋＶ、好ましくは１ｋＶ〜５ｋＶの電圧を電極に印加することができるように構成されている。本実施形態では、１つの静電チャックのみが必要であり、これによって剥離チャンバ３１の設計が簡略化される。
【００４４】
図３は、本発明の第３の実施形態による構成を概略的に示す。図３は、図１ｄに示すような本発明による方法の少なくともステップｃ）を実行するために使用される剥離チャンバ５１の第２の実施形態を示す。第１及び第２の実施形態の特徴の記載は、再び繰り返されないが、参照によりここに組み込まれる。
【００４５】
本実施形態では、２つのチャック５３及び５５が使用されている。下部チャック５３は、正極５７を含み、上部チャック５５は、負極５９を含む。一変形形態によると、分極は、互いに入れ替えることができる。複合体１３は、２つのチャック５３と５５との間に挟まれている。
【００４６】
また、本構成では、電界線６１は、圧電効果を最適化するために圧電ドナー基板の分極方向１７と平行であり、所定の分割領域１において最適化された脆弱化をもたらす。
【００４７】
この電極構成では、最大５ｋＶ、特に２００Ｖ〜１ｋＶの電圧を電極５３及び５５に印加して、圧電ドナー基板３と支持基板１１の界面における剥離を観察することなく、所定の分割領域１において所望の効果を得ることができる。
【００４８】
第２及び第３の実施形態の剥離チャンバ３１及び５１は、さらなる変形形態によると、本発明による方法のステップｂ）に使用され、図１ｃに示すような取付けステップを実現することができる。さらに、剥離チャンバは、さらなる変形形態によると、熱処理を行うこと及び／又は真空下でのプロセスステップを行うことができるように加熱手段及び／又は真空ポンプを備えることもできる。
【００４９】
第１〜第３の実施形態のいずれか１つの特徴は、個々に、又は他の実施形態のいずれか１つとグループで組み合わされて、本発明による方法及び／又は分割チャンバのさらなる変形形態を形成することができる。
【図１ａ】
2019527937.tif 000003
【図１ｂ】
2019527937.tif 000004
【図１ｃ】
2019527937.tif 000005
【図１ｄ】
2019527937.tif 000006
【図１ｅ】
2019527937.tif 000007
【図２】
2019527937.tif 000008
【図３】
2019527937.tif 000009
【国際調査報告】
2019527937.tif 000010
2019527937.tif 000011