(57)【要約】  計測システムのための基準センタ回路が開示される。一実施形態では、回路は、ＩＣ全体にわたる複数のセンサと同一のトポロジ及び特性を有する基準センサを含む。基準センサとＩＣ上のセンサとの両方を使用して、電圧及び温度の測定を実行してもよい。基準センサは、高精度電圧源から電圧を受け取ってもよく、他のセンサを較正するための基準を提供するためのセンサとしても使用され得る。その後、他のセンサから取得された温度読み取り値を基準センサによって取得された読み取り値と相関付けて精度を向上させてもよい。基準センタ回路はまた、トランジスタのすべてがＩＣ上に実装されなかった場合、一部に結合され得るアナログプロセス監視回路も含む。【選択図】図１
2019502935.tif 000002
【特許請求の範囲】
【請求項１】
集積回路であって、
１つ以上の機能回路ブロックのうち対応する機能回路ブロックにおいて実装された複数のセンサと、
計測制御回路であって、
前記複数のセンサのそれぞれと同一の回路トポロジを使用して実装され、かつ前記複数のセンサのそれぞれと実質的に同一の動作特性を有する基準センサと、
既知の電圧値を前記基準センサに提供するように構成された高精度電圧発生回路と、
前記基準センサに近接した高精度温度感知回路と、
前記基準センサから受け取った読み取り値を前記高精度電圧発生回路及び前記高精度温度感知回路から受け取った電圧と相関付けるように構成されており、前記相関付けた読み取り値に基づいて前記複数のセンサのそれぞれを較正するように更に構成された処理回路と、を含む計測制御回路と、を備える、集積回路。
【請求項２】
前記基準センサと、前記複数のセンサのそれぞれとが、１つ以上のリングオシレータを含み、前記処理回路が、前記基準センサの前記１つ以上のリングオシレータのそれぞれから受け取った周波数情報を前記高精度電圧発生回路及び前記高精度温度感知回路から受け取った前記電圧と相関付けるように構成されている、請求項１に記載の集積回路。
【請求項３】
前記処理回路が、前記複数のセンサのそれぞれについて、前記基準センサの前記リングオシレータから受け取った周波数情報と前記高精度電圧発生回路及び前記高精度温度感知回路から受け取った前記電圧との相関に基づいて動作の数学的モデルを展開するように構成されている、請求項２に記載の集積回路。
【請求項４】
１つ以上の機能回路ブロックのうち対応する機能回路ブロックにおいて実装された前記複数のセンサのそれぞれが、前記機能回路ブロックのうちの前記対応する１つにおいて実装された前記機能回路ブロックに提供されているローカル電源電圧を受け取るように結合されている、請求項１に記載の集積回路。
【請求項５】
前記高精度電圧発生回路が、所望のアナログ電圧を表すデジタル値を受け取るように結合されたデジタル／アナログ変換器（ＤＡＣ）を含む、請求項１に記載の集積回路。
【請求項６】
前記高精度電圧発生回路が、前記ＤＡＣからアナログ電圧を受け取るように結合された低ドロップアウト電圧レギュレータを更に含み、前記既知の電圧を前記基準センサに提供するように結合されている、請求項５に記載の集積回路。
【請求項７】
前記ＤＡＣが、マルチプレクサから前記デジタル値を受け取るように結合されており、前記マルチプレクサが、前記計測制御回路内に実装されたバンドギャップ回路からの第１のデジタル値、及び前記集積回路の外部にある供給源からの第２のデジタル値を受け取るように結合されている、請求項５に記載の集積回路。
【請求項８】
前記計測制御回路が、前記集積回路上に実装された複数のトランジスタのうちの少なくともサブセットのそれぞれの動作特性を決定するように構成されたアナログプロセス監視回路を更に含み、アナログプロセス監視回路が、前記高精度電圧発生回路から入力電圧を受け取るように結合されている、請求項１に記載の集積回路。
【請求項９】
前記アナログプロセス監視回路が、選択されたトランジスタのゲート端子に電圧を提供するように構成されたデジタル／アナログ変換器（ＤＡＣ）を含む、請求項８に記載の集積回路。
【請求項１０】
前記アナログプロセス監視回路が、前記選択されたトランジスタの端子上に現れる第１の電圧を調整するように構成された可変抵抗器を含み、前記可変抵抗器が、シグマデルタアナログ／デジタル変換器（ΣΔＡＤＣ）に結合されて、前記可変抵抗器の両端に生成された第２の電圧が前記ΣΔＡＤＣに入力されるようになっている、請求項９に記載の集積回路。
【請求項１１】
前記アナログプロセス監視回路から第１のアナログ電圧を受け取るように結合された第１の入力と、温度フロントエンド回路から第２のアナログ電圧を受け取るように結合された第２の入力と、前記計測制御回路の外部にある１つ以上の対応する供給源から各アナログ信号を受け取るように結合された１つ以上の追加入力とを有するマルチプレクサを更に備える、請求項８に記載の集積回路。
【請求項１２】
前記マルチプレクサからの選択されたアナログ信号を受け取るように結合された高精度アナログ／デジタル変換器（ＡＤＣ）回路を更に備える、請求項１１に記載の集積回路。
【請求項１３】
方法であって、
高精度電圧発生回路を使用して既知の電圧を生成することと、
集積回路上に実装された基準センサに前記既知の電圧を提供することであって、前記基準センサが１つ以上のリングオシレータを含む、ことと、
前記基準センサに近接して前記集積回路上に実装された高精度温度感知回路を使用して温度を決定することと、
処理回路を使用して、前記基準センサの前記１つ以上のリングオシレータのそれぞれから取得された周波数を前記基準センサに提供された前記電圧と高精度温度感知回路によって決定された前記温度とに相関付けることと、
集積回路上に実装された複数のセンサであって、それぞれが前記基準センサと同一の回路トポロジを使用して実装され、かつ前記基準センサと同一の一組の動作特性を有する複数のセンサを較正することであって、前記複数のセンサを較正することが、前記基準センサから取得された周波数を前記基準センサに提供された前記電圧と高精度温度感知回路によって決定された前記温度とに相関付けたことから取得された読み取り値に基づいている、ことと、を含む、方法。
【請求項１４】
前記処理回路が、前記複数のセンサのそれぞれについて、前記基準センサから取得された周波数を前記基準センサに提供された前記電圧と前記高精度温度感知回路によって決定された前記温度とに相関付けたことに基づいて動作の数学的モデルを展開することを更に含み、前記複数のセンサのそれぞれを較正することが、前記複数のセンサのそれぞれのリングオシレータを多項式によって特徴付けることを含む、請求項１３に記載の方法。
【請求項１５】
前記高精度電圧発生回路がデジタル／アナログ変換器を含み、前記方法が、
デジタル値を前記ＤＡＣに提供することであって、前記デジタル値が前記既知の電圧の所望の値を示す、ことと、
前記デジタル値を前記既知の電圧に変換することと、を更に含む、請求項１３に記載の方法。
【請求項１６】
システムであって、
前記システムにおける１つ以上の機能回路ブロックのうち対応する機能回路ブロックにおいて実装された複数のセンサであって、前記複数のセンサのそれぞれが、同一の回路トポロジを有し、かつ１つ以上のリングオシレータを含む、複数のセンサと、
計測制御回路であって、
前記複数のセンサのそれぞれの前記回路トポロジを使用して実装された基準センサであって、前記基準センサと前記複数のセンサのそれぞれとの動作特性が実質的に同様である、当該基準センサと、
前記基準センサに近接して実装された基準温度センサと、
基準電圧を前記基準センサに提供するように結合された基準電圧発生器と、
前記基準センサの前記リングオシレータから取得された周波数読み取り値と、前記基準電圧と、前記基準温度センサによって決定された基準温度との相関付けに基づいて前記基準センサの動作の数学的モデルを生成するように構成された処理回路と、を含む計測制御回路と、備える、システム。
【請求項１７】
前記処理回路が、前記基準センサからの前記周波数読み取り値と、前記基準電圧と、前記基準温度との相関付けに基づいて前記複数のセンサのそれぞれを較正するように更に構成されている、請求項１６に記載のシステム。
【請求項１８】
前記計測制御回路が、前記集積回路上に実装された複数のトランジスタのうちの少なくともサブセットのそれぞれの動作特性を決定するように構成されたアナログプロセス監視回路を更に含み、前記アナログプロセス監視回路が、高精度電圧発生回路から入力電圧を受け取るように結合されており、前記アナログプロセス監視回路が、選択されたトランジスタのゲート端子にデジタル／アナログ変換器（ＤＡＣ）から電圧を提供するように構成されている、請求項１６に記載のシステム。
【請求項１９】
前記アナログプロセス監視回路が、前記選択されたトランジスタの端子上に現れる第１の電圧を調整するように構成された可変抵抗器を含み、前記可変抵抗器が、シグマデルタアナログ／デジタル変換器（ΣΔＡＤＣ）に結合されて、前記可変抵抗器の両端に生成された第２の電圧が前記ΣΔＡＤＣに入力されるようになっている、請求項１８に記載のシステム。
【請求項２０】
前記アナログプロセス監視回路及び前記高精度温度発生回路からのアナログ信号と、少なくとも１つ以上の追加アナログ測定信号とを受け取るように構成されたアナログ試験センタ回路を更に備え、前記アナログ試験センタ回路が、前記高精度温度発生回路及び前記アナログプロセス監視回路から受け取った信号と、前記１つ以上の追加アナログ測定信号とをデジタル形式に変換するように構成された高分解能アナログ／デジタル変換器（ＡＤＣ）を含み、前記アナログ試験センタ回路が、前記高分解能ＡＤＣによって提供された前記デジタル信号へのアクセスを提供するように構成されたインタフェースを更に含む、請求項１８に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、集積回路を対象とし、より詳細には、集積回路の動作中に温度及び電圧などのパラメータを監視するのに使用される計測システムのための基準回路を対象とする。
【背景技術】
【０００２】
形状サイズが小さくなると、それに応じて集積回路（integrated circuit、ＩＣ）上のトランジスタの数が増加する。単位面積当たりのトランジスタ数が増加すると、それに応じてＩＣの熱出力が増大する。また、単位面積当たりのトランジスタ数が増加すると、それに応じて、ＩＣ上の様々な機能回路に提供される電源電圧が低下する。これにより、結果として、ＩＣの性能、消費電力及び熱出力のバランスを取る際に重大な課題が生じる。この目的のために、多くのＩＣは、ＩＣの様々な指標（例えば、温度、電圧、電圧降下）を監視し、受け取った測定値に基づいて性能を調整するサブシステムを実装している。例えば、制御サブシステムは、予め定義された閾値を超える温度読み取り値に応答して、クロック周波数、電源電圧、又はその両方を低減してもよい。このことは、ＩＣの動作を特定の熱的制限内に維持するのに役立ち得る。このような制御システムはまた、測定された指標が制限内で余裕があるとき、ある機能回路の性能をブーストさせてもよい。
【０００３】
システムの指標に基づいて性能を制御するために使用されるＩＣサブシステムは、典型的には、１つ以上のセンサ及び少なくとも１つの制御システムを含む。プロセス、電圧及び温度変動などの要因により、このようなサブシステムのセンサの少なくとも一部は、ＩＣ内の機能回路に電力供給するために使用される供給源とは異なる供給源から電力を受け取るように結合され得る。
【発明の概要】
【０００４】
計測システムのための基準センタ回路が開示される。一実施形態では、回路は、ＩＣ全体にわたる複数のセンサと同一のトポロジ及び特性を有する基準センサを含む。基準センサとＩＣ上のセンサとの両方を使用して、電圧及び温度の測定を実行してもよい。基準センサは、高精度電圧源から電圧を受け取ってもよく、他のセンサを較正するための基礎を提供するためのセンサとしても使用され得る。その後、他のセンサから取得された温度読み取り値を基準センサによって取得された読み取り値と相関付けて精度を向上させてもよい。基準センタ回路はまた、トランジスタのすべてがＩＣ上に実装されなかった場合、一部に結合され得るアナログプロセス監視回路も含む。アナログプロセス監視回路は、ＩＣ上のトランジスタのアナログ特性を特徴付けるための機構を提供してもよい。アナログ試験センタは、基準温度センサ（上記の基準センサとは別であるが、これと共に使用される）から信号を抽出及びデジタル化するためのハブと、アナログプロセスモニタと、アナログバスを介して受け取った他のアナログ測定信号とを提供してもよい。得られたデジタル情報は、処理及び解析を行った後のために、チップ上の、又はチップから離れた他の回路に提供することができる。
【０００５】
一実施形態では、基準センサは、高精度電圧源及び高精度温度センサに関連付けられる。基準センサ及び他のセンサは、リングオシレータを用いて実装されてもよい。一実施形態では、センサのそれぞれは、互いに異なる特性を有する２つのリングオシレータを含む。リングオシレータによって生成された各周波数に基づき、感知された電圧及び温度を、較正手順中に導出された特性多項式に基づいて解いてもよい。基準センサは、高精度入力電圧を受け取ってもよく、基準温度センサに近接して配置されている。したがって、温度及び電圧の既知の値が基準センサに入力されてもよく、それに対して対応する特性多項式が生成されてもよい。基準センサは、他のセンサと同一のトポロジ及び実質的に同一の特性を有しているため、そこから受け取った読み取り値を基準センサの特性と相関付けることができる。基準センサへの温度及び電圧の入力は、低速かつ高分解能で動作するように構成された高精度アナログ／デジタル変換器によってデジタル化されてもよい。更なる精度のために、自動試験装置を使用して基準温度及び基準センサへの入力電圧を較正してもよい。基準電圧及び基準温度からのデータと、基準センサからの読み取り値とのデジタル化を利用して、アナログ非線形性のデジタル補正を実行してもよい。
【図面の簡単な説明】
【０００６】
以下の詳細な説明は、以下に簡単に記述する添付の図面を参照する。
【図１】ＩＣの一実施形態のブロック図である。
【図２】複数のセンサを有する機能回路ブロックの一実施形態のブロック図である。
【図３】２つのリングオシレータを用いたセンサの実施形態についての動作概念を示すブロック図である。
【図４】２つのリングオシレータを有するセンサの一実施形態のブロック図である。
【図５】単一のリングオシレータを有するセンサの一実施形態のブロック図である。
【図６】リングオシレータを実装する際に使用される回路の一実施形態の模式図である。
【図７】ＩＣ上のセンサを較正する方法の一実施形態のフロー図である。
【図８】２つのリングオシレータを使用してセンサによって示される電圧及び温度を決定する方法の一実施形態のフロー図である。
【図９】単一のリングオシレータを使用してセンサによって示される電圧及び温度を決定する方法の一実施形態のフロー図である。
【図１０】計測金製基準センタを含むＩＣの一実施形態のブロック図である。
【図１１】計測金製基準センタの一実施形態を示すブロック図である。
【図１２】ＩＣ上に実装されたアナログプロセスモニタの一実施形態を示すブロック図である。
【図１３】ＩＣ上に実施されたアナログ試験センタの一実施形態を示すブロック図である。
【図１４】温度感知回路の一実施形態を示すブロック図である。
【図１５】例示的なシステムの一実施形態のブロック図である。
【０００７】
開示される主題は、各種の変更及び代替形態を許容するが、その特定の実施形態が、図面に例として示されており、本明細書で詳しく記述されている。しかし、図面及びそれらの詳細な説明は、開示されている特定の形態に主題を限定することを意図しておらず、逆にその意図は、添付の請求項によって定義されるような開示される主題の趣旨及び範囲内に属するすべての変更、均等物及び代替物を網羅することであると理解されたい。本明細書において用いられる表題は、構成を目的とするに過ぎず、説明の範囲を制限するために用いることを意図していない。この出願全体を通じて用いられるとき、「〜してもよい（may）」という語は、義務的な意味（すなわち、〜しなければならない（must）を意味する）ではなく、許容的な意味（すなわち、〜する可能性を有することを意味する）で用いられる。同様に、単語「含む（include）」、「含む（including）」及び「含む（includes）」は、何かを含むことを意味するが、その何かには限定されない。
【０００８】
種々のユニット、回路、又は他の構成要素については、タスク（単数又は複数）を実行「するように構成されている（configured to）」ものとして述べる場合がある。このような状況では、「〜するように構成されている」は、動作中にタスク（単数又は複数）を実行する「回路を備えている（having circuitry）」ことを広く意味する構造の広義な記述である。よって、ユニット／回路／構成要素は、そのユニット／回路／構成要素が現在動作していないときでも、タスクを実施するように構成することができる。概して、「〜するように構成されている（configured to）」に対応する構造を形成する回路は、ハードウェア回路、及び／又は操作を実行するために実行可能なプログラム命令を記憶するメモリを含んでもよい。メモリは、スタティックランダムアクセスメモリ若しくはダイナミックランダムアクセスメモリ等の揮発性メモリ、及び／又は光ディスク記憶装置若しくは磁気ディスク記憶装置、フラッシュメモリ、プログラム可能読み出し専用メモリ等の不揮発性メモリ等を含むことができる。同様に、様々なユニット／回路／構成要素は、説明の中で、便宜上、タスク（単数又は複数）実行すると記述される場合がある。そのような説明は、「〜ように構成されている」という語句を含むものとして解釈されるべきである。１つ以上のタスクを実行するように構成されているユニット／回路／構成要素と表現することは、米国特許法第１１２条第（ｆ）項（又は旧米国特許法第６項）のユニット／回路／構成要素についての解釈を行使しないことを明示的に意図されている。
【発明を実施するための形態】
【０００９】
ここで図１に移ると、ＩＣの一実施形態のブロック図が示されている。図示した実施形態では、ＩＣ１０は、２つの機能回路ブロック、処理ユニット（processing unit、ＰＵ）１３０及びＰＵ１４０を備える。様々な実施形態では、ＰＵ１３０の追加インスタンスを含む他の機能回路ブロックが含まれてもよい。したがって、ＰＵ１３０及びＰＵ１４０は、ここでは例示的な機能回路ブロックとして示されているが、本開示の範囲を制限することは意図されていない。ＰＵ１３０及び１４０のそれぞれは、汎用プロセッサコア、グラフィックス処理ユニット、デジタル信号処理ユニット、又は処理機能を実行するように構成された実質的に任意の他の種類の機能ユニットであってもよい。本開示の範囲は、これらの種類の機能回路ブロックのいずれか、及び本明細書で明示的に言及されていない他のものに適用され得る。ここで示した機能回路ブロックの数も、本開示が何らかの特定の数に制限されないため、例示的である。
【００１０】
図示した実施形態におけるＰＵ１３０は、命令セットの命令を実行し、汎用の処理動作を実行するように構成された汎用プロセッサコアである。したがって、ＰＵ１３０の機能回路１３１は、様々な種類（整数、浮動小数点など）の実行ユニット、レジスタファイル、スケジューラ、命令フェッチユニット、様々なレベルのキャッシュメモリ、及びプロセッサコア内に実装され得る他の回路などの、様々な種類の回路を含んでもよい。ＰＵ１３０、及びその中のすべての回路は、この実施形態では電源電圧Ｖｄｄ１を受け取るように結合されている。ただし、複数の電力ドメイン、したがって複数の電源電圧が、ＰＵ１３０の様々な実施形態内に実装されてもよいことに注意されたい。更に、図示しない電源管理回路の制御により、ＰＵ１３０に提供される電源電圧が可変であってもよい。電力管理回路は、性能レベル、熱出力及び消費電力を制御するなど、様々な理由に対して電圧を調整する。
【００１１】
例示された実施形態におけるＧＰＵ１４０は、様々な種類のグラフィックス処理回路を実装し得る機能回路１４１を含む。これは、グラフィックス処理コア、様々な種類のメモリ及びレジスタなどを含んでもよい。図示した実施形態におけるＧＰＵ１４０は、ＰＵ１３０によって受け取られたＶｄｄ１とは別である第２の電源電圧Ｖｄｄ２を受け取るように結合されている。
【００１２】
ＰＵ１３０とＰＵ１４０の両方は、複数のセンサ１２０を含む。ここで示したセンサの特定の数は例示的であり、実際の実施形態では、より多くても、より少なくても、又は等しくてもよい。センサ１２０は、１つ以上の性能指標又はパラメータを感知するために構成されてもよい。この特定の実施形態では、センサは、電圧及び温度値を感知するように構成されている。次に、感知された電圧及び温度値を使用して、内部に実装された回路が制限内で動作しているか否か、かつ／又はより高い性能に対応可能であるか否かを決定してもよい。
【００１３】
図示した実施形態におけるセンサ１２０のそれぞれは、機能回路ブロックのそれぞれ１つの中の機能回路と同一の電圧源に結合されている。すなわち、ＰＵ１３０内の各センサ１２０は電源電圧Ｖｄｄ１を受け取るように結合されているのに対し、ＧＰＵ１４０内の各センサはＶｄｄ２を受け取るように結合されている。従来技術の実施形態では、このようなセンサは、典型的には、それらが近傍に実装されている機能回路の電源とは別の電源から電力を受け取るように結合されている。これにより、別の電圧源のための接続を配線する必要があるため、ＩＣ／機能回路ブロック内のセンサの配置が制限され得る。更に、従来技術の実施形態におけるセンサは、典型的には、本明細書で議論された実施形態において使用されているセンサよりも多い場合があり、したがってその数及び配置が更に制限され得る。これに対し、本明細書で実装されるセンサ１２０は、簡略化されたセンサとすることができる。したがって、従来のセンサよりもセンサ１２０を小さくすることができる。これにより、結果として、より多くのセンサをＩＣ上に配置することができる。更に、センサをより小さい領域内に配置して、その実装の自由度を高めることができる。一実施形態では、センサ１２０は、１つ以上のリングオシレータを使用して実施されてもよい。しかしながら、リングオシレータによって生成される周波数は、プロセス、電圧及び温度変動に対して大きな依存性を示し得るため、リングオシレータを較正することにより、その精度がこれらの依存性によって悪影響を受けないようにすることができる。様々な較正及び動作手法について、以下で更に詳細に議論する。各センサについての初期較正（及び特徴付け）は、既知の電圧及び温度における自動試験装置（automated test equipment、ＡＴＥ）を使用した試験中に実行されてもよい。後続の較正は、内部にＩＣ１０が実装されているシステムの起動及び／又は動作中に実行されてもよい。
【００１４】
図示した実施形態におけるＩＣ１０は、計測制御回路（metrology control circuitry、ＭＣＣ）１０５を含む。ＭＣＣ１０５は、ＩＣ１０の様々な機能回路ブロック内のセンサ１２０の動作に関係する様々な動作を実行してもよい。図示した実施形態では、ＭＣＣ１０５は、計測バス１３を介してセンサ１２０のそれぞれに結合されている。ＩＣ１０の動作中、センサ１２０のそれぞれは、例えば、各リングオシレータ（単数又は複数）の周波数の読み取りを実行し、その周波数読み取り値をデジタル形式に変換し、その情報をＭＣＣ１０５に伝達してもよい。この実施形態では、ＭＣＣ１０５はシリアルバスであり、スキャンチェーンの動作と同様の動作で情報を当該バス上にシフトさせることができる。しかしながら、センサとの通信のために異なる機構を利用する実施形態が可能であり、意図される。
【００１５】
ＭＣＣ１０５は、センサのそれぞれから、それに対応して結合された計測バス１３のインスタンスを介して周波数情報を受け取ってもよい。この周波数情報を使用して、ＭＣＣ１０５は、センサ１２０のそれぞれによって感知された電圧及び温度を決定することができる。図示した実施形態では、ＭＣＣ１０５は、サービスプロセッサ１１１及びメモリ１１２を含む。サービスプロセッサ１１１は、ソフトウェアルーチンの命令を実行して、センサ１２０のそれぞれから受け取った周波数情報に基づいて電圧及び温度値について解いてもよい。ソフトウェア命令を実行する代わりに専用回路がこれらのタスクを実行する実施形態も可能であり、意図される。メモリ１１２は、センサから受け取った周波数情報、決定された電圧及び温度情報、並びに計算の実行中に生成された中間情報を含む種々の情報を記憶するためにサービスプロセッサによって使用され得る。メモリ１１２はまた、センサ及び回路（例えば、リングオシレータ）を特徴付ける情報を内部に記憶してもよい。メモリ１１２は、揮発性メモリ、不揮発性メモリ、又はそれらの組み合わせを使用して実装されてもよい。
【００１６】
ＭＣＣ１０５はまた、基準回路１０７内に実装された、センサ１２０のインスタンスも含む。ＭＣＣ１０５のセンサ１２０は、電源電圧ＡＶｄｄを受け取るように結合されている。更に、センサ１２０は、ＩＣ１０上に実装されたセンサ１２０の他のインスタンスに従って構成されてもよい。センサ１２０のこの特定のインスタンスは、システム内の他のセンサ１２０の特性を決定するための基礎として使用される読み取り値を提供してもよい。図１には明示的に示されていないが、ＭＣＣ１０５のセンサ１２０の近傍に「金製」温度センサを実装してもよい。この温度センサは、高精度となるように設計することができる。同様に、ＡＶｄｄを提供する電源は、電圧が厳密に制御された高精度電源である。したがって、ＭＣＣ１０５のセンサ１２０を使用して決定される電圧及び温度のあらゆる誤差を、高い精度で計算することができる。次に、これらの誤差を、システム全体にわたって実装された他のセンサ１２０の較正及び特徴付けに使用することができる。更に、ＭＣＣ１０５のセンサ１２０から取得された読み取り値を使用して、他のセンサ１２０の再較正が必要とされ得るかどうか、かつ必要とされるときを決定することができる。
【００１７】
図２は、複数のセンサ１２０を有する機能回路ブロックの一実施形態のブロック図である。図示した実施形態では、機能回路ブロック（functional circuit block、ＦＣＢ）２１１は、ＩＣ上に実装された実質的に任意の種類の機能回路であってもよい。機能回路２１１には、デジタル回路、アナログ回路及び混合信号回路が含まれてもよい。ＦＣＢ２１１のセンサ１２０は、機能回路２１１の中及び周囲の様々な場所に実装されている。センサの設置面積が比較的小さいため、少なくともいくつかのセンサ１２０は、他の場合には機能回路２１１によって占有される領域内に実装されてもよく、他方、その他のセンサは、近傍に又は部分的に内部に実装されてもよい。本実施形態におけるセンサ１２０は、計測バス１３によって直列構成で結合されており、このバスを通じて、データ（例えば、リングオシレータのための周波数データ）をシフトさせることができる。図示した実施形態におけるセンサ１２０のそれぞれは、機能回路２１１によって受け取られたのと同一の電源電圧Ｖｄｄを受け取るように結合されている。
【００１８】
図３は、２つのリングオシレータを用いたセンサの実施形態についての動作概念を示すブロック図である。いくつかの実施形態では、各センサは、互いに異なる特性を有するように設計されている２つのリングオシレータを含んでいる。２つのリングオシレータは、互いに近接して実装され得るため、実質的に同一の電圧及び温度条件下で動作し得る。しかしながら、これらの特性は互いに異なるため、２つのリングオシレータは、同一の電圧及び温度条件下で異なる周波数にて動作し得る。この原理により、リングオシレータのそれぞれからの周波数読み取り値を用いてセンサにおける電圧及び温度を決定することができる。
【００１９】
例示した例では、２つのリングオシレータＲＯ１及びＲＯ２が、カウンタ１及びカウンタ２にそれぞれ結合されている。読み取り値を得る際、各リングオシレータは、それぞれに結合されたカウンタを所定の時間トグルさせるように許容され得る。所定の時間が経過した後、カウンタを停止してもよく、そのカウント値を提供して周波数を示してもよい。
【００２０】
リングオシレータのそれぞれは、多項式によって特徴付けることができる。より具体的には、各リングオシレータによって出力される周波数は、式１に示すように与えられた形の電圧及び温度の非線形関数によって特徴付けることができる。
【数１】
2019502935.tif 000003
したがって、ＲＯ１の周波数は以下のように特徴付けることができる。
【数２】
2019502935.tif 000004
他方、ＲＯ２の周波数は以下のように特徴付けることができる。
【数３】
2019502935.tif 000005
上記方程式における「ｆ」項は、周波数を表してもよく、又はその代わりに、発振周波数と位相数の積と基準周波数との比を表してもよい。所与のリングオシレータに対応してこの式における項数を決定することは、そのリングオシレータの特性に依存する。一般に、非線形項の数がより多いと、リングオシレータ周波数を多項式で表す精度が向上する。
【００２１】
出力周波数（又は上述した積）は、非線形方程式ソルバに提供されてもよい。リングオシレータを特徴付ける多項式を使用して、センサによって検出された電圧と温度の両方について連立方程式を解くことができる。一実施形態では、非線形方程式ソルバは、（図１の）サービスプロセッサ１１１を使用して実装されてもよく、それによってソフトウェア命令が実行されてもよい。より一般的には、非線形方程式ソルバは、ハードウェア、ソフトウェア、ファームウェア、及びそれらの任意の組み合わせを使用して実装されてもよい。更に、いくつかの実施形態では、非線形方程式を解くことが、対応する機能回路ブロック内で局所的に実行され得ることが可能であり、意図される。
【００２２】
上記の式中の係数は、所与の組の電圧及び温度値に対する実際のリングオシレータ周波数に基づいて計算されてもよい。９項の関数を使用して周波数が定義されるリングオシレータのモデルを、リングオシレータの特性を計算するために使用される２４個のデータ点（電圧、温度及び出力周波数）の組を用いて考察する。より多い数のデータ点を使用して係数を決定する場合、得られる関数は、対応するリングオシレータをより良好に特徴付けることができる。この技法は、リングオシレータの特性の曲面当てはめと呼ばれる場合があり、大きい組のデータ点を多項式にマッピングするために数値技法を使用することができる。
【００２３】
例として、リングオシレータの周波数が以下の式によって定義されているものとみなす。
【数４】
2019502935.tif 000006
リングオシレータの周波数の測定が
【数５】
2019502935.tif 000007
にて行われる場合、
以下の行列を形成することができる。
【数６】
2019502935.tif 000008
したがって、周波数ＦをＦ＝ＡＸ（８）と定義することができる。最小二乗推定を使用して項Ａを解いて、元の曲面に当てはまるすべての係数を計算することができる。
【００２４】
この概念は、上記のようにそれぞれを特徴付けることによって異なる組の特性を有する２つのリングオシレータに拡張することができる。したがって、互いに近接して配置され、同一の電源電圧を受け取り、かつ実質的に同一の局所的温度で動作する２つのリングオシレータは、以下のように２つの式によって特徴付けることができる。
【数７】
2019502935.tif 000009
上記は、等しい長さを有する多項式によって２つのリングオシレータが特徴付けられることを仮定しているが、このことは、すべてのインスタンスについて必ずしも必要とされない。
【００２５】
この連立方程式を解くことの複雑さは、区分線形（piecewise linear、ＰＷＬ）法を使用して低減することができる。この技法を使用することにより、リングオシレータの出力周波数に対する２次元非線形曲面を、一組のＰＷＬ関数を使用して記述することができる。電圧及び温度全体にわたる動作曲面を複数の三角形領域に分割することができ、それらの領域のそれぞれにおいて、対応する特性を電圧及び温度の線形関数を使用して記述することができる。したがって、全曲面を、以下のように記述される、整数数ｎのＰＷＬ領域に分けることができる。
【数８】
2019502935.tif 000010
【００２６】
ＰＷＬ関数のそれぞれに対する係数は、任意の所与の領域を記述する三角形の３つの頂点における出力周波数を使用して決定することができる。例えば、ＰＷＬ関数が、第１の軸上で温度Ｔ１と温度Ｔ２の間に及び、かつ第２の軸上で電圧Ｖ１と電圧Ｖ２の間に及ぶ三角形を記述しており、ｆ1、ｆ2及びｆ3によってそれぞれ与えられた（Ｔ1，Ｖ1）、（Ｔ1，Ｖ2）及び（Ｔ2，Ｖ1）で周波数が測定され、ＰＷＬのインデックスがｉとして与えられている場合、その領域の対応するＰＷＬ関数に対する係数を計算するために以下の一組の方程式を解くことができる。
【数９】
2019502935.tif 000011
これをすべての領域について繰り返すことにより、そのＰＷＬ特性を決定し、したがってリングオシレータの動作曲面を決定することができる。
【００２７】
両方のリングオシレータが一組のＰＷＬ関数でいったん特徴付けられると、一組の非線形方程式を解くことは、一組のＰＷＬ方程式を解くことに簡約化される。各ＰＷＬを計算するために解かれる方程式は、一般に以下のように記述することができる。
【数１０】
2019502935.tif 000012
これら２つの方程式を温度Ｔ及び電圧Ｖについて解くと、以下の結果が得られる。
【数１１】
2019502935.tif 000013
【００２８】
先に注記したように、本明細書で議論された計算は、ＭＣＣ１０５において実行されてもよく、特に、サービスプロセッサ１１１において実行されてもよい。これにより、周波数から電圧及び／又は温度への何らかの変換を実行する必要がないため、各センサ１２０を小さい領域内に実装することが可能となり得、その消費電力を制限することができる。より一般的には、周波数測定のために使用される特徴が各センサ１２０内に実装されてもよく、他方、ＰＷＬ計算、プロセス変動に対する較正、更には精度のために使用されるそれらの特徴がＭＣＣ１０５内に実装されてもよい。
【００２９】
各リングオシレータ（及びしたがってそれぞれのＰＷＬ表現）の曲面当てはめは、各プロセスコーナー上で変化する場合があり、また局所的なオンダイ変動を受ける場合もある。更に、エージングなどの影響によって所与のリングオシレータの精度が低下する場合がある。したがって、このようなリングオシレータに使用される較正スキームは、それぞれの特性を更新してもよい。これらの特性は、各リングオシレータからの限定された一組の正確な測定値に基づいて更新されてもよい。所与のリングオシレータに対する元の（ただし、正確ではない）モデルが
【数１２】
2019502935.tif 000014
である場合、一連の実際の測定を実行して、リングオシレータのより正確なモデルが以下のようになるように係数を更新してもよい。
【数１３】
2019502935.tif 000015
この較正は、元のモデルと一組の較正点との両方を考慮する。点の数が増加するほど、それに対応して精度が向上する。逆に、較正アルゴリズムの効率は、最小数のデータ点に基づいた較正後のモデルの精度によって決定されてもよい。
【００３０】
一実施形態では、本開示に係る較正アルゴリズムは、任意の較正点における誤差信号のスケーリングされた値を使用して係数を更新することを含む。較正点のいずれかについて、誤差信号（ｅ）は、実際の測定値とモデルによって予測された値との間の差として定義することができる。これは、
【数１４】
2019502935.tif 000016
について
【数１５】
2019502935.tif 000017
を意味する。
元のモデルにおける係数（αij）がＡ0として与えられるベクトルに集約される場合、単一の較正点毎にベクトルを更新する際に再帰的アプローチを利用することができる。
【数１６】
2019502935.tif 000018
【００３１】
一実施形態では、Ｇベクトルは、再帰的最小二乗（Recursive Least Squares、ＲＬＳ）法を使用して決定されてもよい。これにより、結果として、限定された一組の較正データに基づいて最終的な所望の値に比較的早く収束し得る。ＲＬＳ法を使用する際、各ステップの間、Ｇベクトルは再帰的に更新される。ＲＬＳ法は、以下のようにリングオシレータの交番特性を利用することができる。
【数１７】
2019502935.tif 000019
式中、Ｕは（ｉ＋１）（ｊ＋１）項のベクトルであり、すなわち、
【数１８】
2019502935.tif 000020
である。
これから、対角行列を形成することができる。
【数１９】
2019502935.tif 000021
任意の較正点について、以下の組の計算を実行することができる。
【数２０】
2019502935.tif 000022
式中、λは忘却因子であり、ｅは誤差である。
【００３２】
したがって、上述したものなどの再帰的最小二乗アルゴリズムを使用して、リングオシレータを特徴付ける多項式の係数を較正手順の間に更新することができる。このような較正は、ＭＣＣ１０５内の基準センサ１０７及びセンサ１２０が大きく変動したことなどに応答して、システム起動時などの様々な時間において、システム／ＩＣの寿命の間の選択された時間にて実行することができる。このように、小さい領域の設置面積を有する簡単なセンサの使用を可能にしつつ、リングオシレータ周波数に基づく電圧及び温度をシステムの寿命にわたって妥当な精度で決定することができる。
【００３３】
図４は、２つのリングオシレータを利用したセンサの一実施形態を示す図である。図示した実施形態では、センサ１４０は、互いに異なる特性を有し得るリングオシレータ１４１及び１４２を含む。この特定の実施形態では、リングオシレータ１４１は、直列に結合されたインバータを使用して実装されているのに対し、リングオシレータ１４２は、直列に結合されたＮＡＮＤゲートを使用して実装されている。リングオシレータ１４１とリングオシレータ１４２の両方は、同一の電源電圧Ｖｄｄ（ローカル）を受け取るように結合され、互いに近接して配置されている。しかしながら、種々の回路実施態様により、リングオシレータ１４１及び１４２は、同一の動作条件において異なる周波数にて発振することができる。上記の議論によれば、これにより、リングオシレータ１４１及び１４２によって生成される各周波数を、センサ１４０における電圧及び温度について解くための基礎とすることが可能となり得る。
【００３４】
リングオシレータ１４１及び１４２は、カウンタ１４３及び１４４にそれぞれ結合されている。これらのカウンタは、それらがそれぞれ結合されたリングオシレータ内の１つ以上のタップ点に結合されてもよい。測定を行っている間、カウンタ１４３及び１４４は、次にリングオシレータ１４１及び１４２によって生成された周波数を示し得る１つ以上のカウント値をそれぞれ追跡することができる。いくつかの実施形態では、カウンタ１４３及び１４４のそれぞれは、カウンタが測定中にカウントを累積することができるように実行時間を追跡する各タイマを含んでもよい。両方のカウンタに結合された別個のタイマが提供される他の実施形態が可能であり、意図される。
【００３５】
カウンタ１４３及び１４４は、レジスタ１４５にそれぞれ結合されている。使用のレジスタ１４４、（図１の）ＭＣＣ１０５は、カウンタに情報を入力してもよく、そこから情報を受け取ることもできる。例えば、対応して結合されたリングオシレータの発振によって生成されるカウント値を追跡するためのカウンタの実行時間を示す情報が、ＭＣＣ１０５からレジスタ１４５を介してカウンタに入力されてもよい。開始指示もレジスタ１４５を通じて入力され得る。カウンタ１４３及び１４４から、レジスタ１４５は、実際の測定中に生成されたカウント値を受け取ってもよい。図１に示した実施形態によれば、これらの値は、電圧及び温度値の計算に使用するために計測バス１３を通じてＭＣＣ１０５に直列にシフトされてもよい。レジスタ１４５がＭＣＣ１０５の実装態様に直接結合されている実施形態も可能であり、意図される。
【００３６】
図５は、単一のリングオシレータを利用したセンサの一実施形態を示す図である。この種類のセンサを使用して、電圧及び温度を多重感知技術を使用して決定することができる。その場合、種々の入力電圧で測定を実行しつつ、単一のリングオシレータを使用して測定が行われる。この特定の実施形態におけるリングオシレータ１５１は、バイアス電圧ＶBias及び選択可能な入力電圧Ｖinを受け取るように結合されている。バイアス電圧は、このような電圧を生成するための任意の適切な回路によって生成されてもよく、すべての測定について実質的に同一であってもよい。バイアス電圧を生成するための回路は、センサに対して局所的であってもよく、全体的に生成され、センサのそれぞれに分散されてもよい。入力電圧Ｖinは、選択回路１５５を通じて入力された電圧のいずれか１つであってもよい。一実施形態におけるこれらの電圧の発生について、図６を参照して更に説明する。これらの電圧を選択するための選択信号の制御は、ＭＣＣ１０５によって実行されてもよい。
【００３７】
図示した実施形態におけるリングオシレータ１５１は、１つ以上のタップ点を介してカウンタ１５２に結合されており、動作時にカウンタをトグルさせることができる。したがって、カウンタ１５２は、カウント値を追跡することができ、所定の期間の終了時にはカウントを中断し、レジスタ１５３にカウント値を提供することができる。次いで、カウント値を電圧及び温度計算のためにＭＣＣ１０５に転送することができる。同様に、カウンタ１５２は、図４の実施形態を参照して上述したものと同様に、レジスタ１５３を介してＭＣＣ１０５から情報を受け取ってもよい。
【００３８】
リングオシレータ１５１は、図３を参照して上述したものと同様に多項式によって特徴付けることができる。この技術は、複数の電圧及び周波数における複数の周波数測定のための曲面当てはめ法を含み得る。すなわち、電圧及び温度に関して、リングオシレータ１５１の周波数応答は、上記の方程式（１）及び（４）に従って特徴付けることができる。
【００３９】
電圧及び温度測定を実行するために、セレクタ１５５を通じて提供される４つの異なる入力電圧において周波数測定を行うことができる。以下の周波数測定：
【数２１】
2019502935.tif 000023
を行うことができる。
上記の組の方程式は、ａ1Ｖ及びａ2ＶがＶGS1及びＶGS2に近接するように選択され、その結果、リングオシレータの同一の線形化されたモデル（すなわち、ＫVCO、Ｖ0及びｆ0）をそれらのすべてについて使用することができることを前提としている。
上記の測定から、以下の方程式を推定することができる。
【数２２】
2019502935.tif 000024
サブスレッショルド領域では、ＶTｌｎＮ及びＶTをｋＴ／ｑと書き換えることができる。したがって、式２５を以下のように書き換えることができる。
【数２３】
2019502935.tif 000025
このことから、リングオシレータの特徴付けを以下のように簡約化することができる。
【数２４】
2019502935.tif 000026
【００４０】
方程式２７を使用して、温度Ｔを求め、多項式の特徴付けに再度代入して電圧Ｖについて解くことができる。
【００４１】
ＡＴＥを使用した較正の場合、周波数は、２つの温度及び２つの電源電圧において決定され得る。他の測定された周波数に対しては線形補間を使用することができる。追加の周波数測定により、曲面当てはめを向上させることができる。動作中、追加の測定を行い、その結果を使用して、所望の数が置き換えられるまで補間された値を置き換えてもよい。これにより、結果として、通常動作時に行われる測定の精度を向上させることができる。
【００４２】
図６は、センサ１５０内で、かつ当該センサと共に使用される回路要素の模式図を含む。図示した実施形態では、リングオシレータ１５１は、直列に結合された複数のインバータ１６１を含む。各インバータ１６１は、２つのＰＭＯＳトランジスタ（ｐチャネル金属酸化物半導体）と２つのＮＭＯＳトランジスタ（ｎチャネル金属酸化物半導体）との積層体を含む。ＰＭＯＳ積層体はＰ１及びＰ２を含むのに対し、ＮＭＯＳ積層体はＮ１及びＮ２を含む。動作中、Ｐ１のゲート端子は、図５を参照して上記で議論された入力電圧のうちの１つを受け取る。同様に、Ｎ１は、それぞれのゲート端子上でバイアス電圧ＶBiasを受け取る。Ｐ２及びＮ２は、それぞれ、入力ノードに結合された各ゲート端子と、出力ノードに結合された各ドレイン端子とを有する。したがって、Ｐ２及びＮ２は、実際のインバータ機能を実行するように動作する。Ｎ１は、Ｐ１が動作している間、Ｖinの種々の値を介してインバータの特性を設定するように動作して、インバータの特性を変化させる。リングオシレータ１５１の各インバータ１６１をこのように構成することができる。インバータ１６１のそれぞれのＰ１に提供される入力電圧を変化させる際、リングオシレータ１５１の特性及び当該リングオシレータによる周波数出力を変化させることができる。これにより、結果として、各センサによって検出される温度及び電圧（すなわち、電源電圧）を決定するように較正及び測定を実行することが可能となり得る。
【００４３】
図示した実施形態における基準回路１６２は、各インバータ１６１のＰ１にＶinとして提供され得る種々の電圧を生成するように構成されている。回路は、ＰＭＯＳトランジスタＰ３、Ｐ４及びＰ５、並びにＮＭＯＳトランジスタＮ３及びＮ４を含む。トランジスタＰ３は、Ｖｄｄ（ローカル）と、比較的大きい抵抗値を有する抵抗器Ｒ１との間に結合されている。この抵抗器は、Ｐ３、Ｐ４及びＰ５のゲート電圧を設定する。電圧ＶGS1及びＶGS2は、Ｐ４及びＰ５のドレイン端子からそれぞれ得られる。Ｐ４とＰ５との相対サイズは１：Ｎであり、したがって電圧ＶGS1と電圧ＶGS2とは異なっている（このことは、式２６における「Ｎ」項の根拠でもある）。大きい抵抗値をＲ１に使用することにより、Ｎ３及びＮ４に流れる電流が極めて小さくなり、したがってデバイスがサブスレッショルド領域で動作することが確実になる。これは、ＶGS1とＶGS2との間の差が絶対温度比例（proportional to absolute temperature、ＰＴＡＴ）電圧であることを保証する。他の２つの電圧ａ1Ｖ及びａ2Ｖは、抵抗ラダー１６３上のタップ点から生成される。
【００４４】
基準回路１６２は、様々な方法で実装することができる。一実施形態では、各センサは、そのセンサに専用の基準回路１６２を含んでもよい。別の実施形態では、各機能回路ブロックは、これらの電圧を各センサのリングオシレータ１５１に提供する基準回路１６２を有してもよい。更に別の実施形態では、それぞれ異なる電圧源（又は電圧レール）を基準回路１６２に関連付けて、この基準回路が、同一の供給源から電源電圧を受け取る各リングオシレータ１５１に種々の電圧を分配してもよい。
【００４５】
図７は、ＩＣ内のセンサ（単数又は複数）の較正を実行する方法の一実施形態のフロー図である。ここで、センサはリングオシレータを利用している。方法７００は、上記で議論された様々な回路実施形態のいずれかを使用して実行されてもよく、加えて、それに関連付けられたソフトウェア及び／又はファームウェアと共に実行されてもよい。方法７００を実行することも可能である本明細書で明示的に議論されていない他のハードウェア／ソフトウェア／ファームウェアの実施形態が可能であり、意図される。
【００４６】
方法７００は、Ｖ及びＴの既知の値を使用してＡＴＥ上で実行される初期センサ較正を開始する（ブロック７０５）。一実施形態では、各リングオシレータは、Ｖ及びＴの少なくとも２つの異なる点を使用して較正されてもよい。これらの点の間の補間は、各リングオシレータの初期特徴付けを完了する際に使用されてもよい。所望であれば、追加点を使用することもできる。較正のこの各部分で使用される点の数は、所望の精度、ＩＣの各ユニットに対するＡＴＥ上の許容時間、利用可能な処理能力、及び利用可能なメモリ能力に基づいて変えることができる。一般に、点の数が多いほど、初期較正がより正確になるが、これにより、典型的には、ＡＴＥ上のＩＣの各ユニットに対してより長い時間がかかる。
【００４７】
本明細書で実行される較正が、上記で議論された様々な数学的手法の実行を含み得ることに更に注意されたい。しかしながら、多項式又は他の数学関数を使用したリングオシレータの特徴付けを含む他の手法もまた可能であり、意図される。
【００４８】
ＡＴＥ較正で使用される点に基づいて、各リングオシレータは、電圧及び温度の関数として、リングオシレータの動作の周波数を表す多項式によって特徴付けることができる（ブロック７１０）。この多項式は、後続の較正のための開始点を提供してもよく、その較正に応答して更新されてもよい。
【００４９】
次の較正は、センサが実装されたＩＣを含むシステムのその後の起動時に実行されてもよい（ブロック７１５）。これらの後続の較正に応答して、各リングオシレータを特徴付ける多項式が更新されてもよい（ブロック７２０）。後続の次の起動の度に（ブロック７２５）、方法は、ブロック７１５に戻ってもよく、較正されたリングオシレータに対応する各多項式の別の更新と共に別の較正が実行される。
【００５０】
更新の実行は、上記で議論されたインスタンスに限定されない。例えば、較正はまた、一実施形態において動作中に周期的に実行されてもよい。別の実施形態では、ＭＣＣ１０５（又は等価回路／ユニット）内のセンサ及びより正確な基準センサによって検出されたＶ及びＴの値を監視してもよい。センサ（機能回路ブロック内のものとして構成されている）及び基準センサによって検出されたＶ及びＴの値が所定の値を超えて異なっている場合、それに応答して較正を実行してもよい。更に別の実施形態では、センサ及び基準センサによる検出されたＶ及びＴの値の間の差が急速に、又は所定の割合を超えて変化している場合に較正を実行してもよい。したがって、本明細書で議論された手法は、このような実施形態をその範囲内に含むように構成され得る。
【００５１】
図８は、２つのリングオシレータを使用してセンサによって示される電圧及び温度を決定する方法の一実施形態のフロー図である。本明細書で議論される方法８００の実施形態は、異なる特性を有する２つのリングオシレータをセンサが利用する実施形態のいずれかを使用して実行されてもよい。リングオシレータの構成は、上記で明示的に議論されたもの、及び本明細書で明示的に議論されていないものを含んでもよい。上記で議論された様々な数学的手法を使用して、特定の実施形態において用いられるリングオシレータを特徴付けてもよい。本明細書で明示的に議論されていない更なる数学的手法も、本開示の範囲内で利用することができる。
【００５２】
方法８００は、第１及び第２のリングオシレータから周波数値ｆ１及びｆ２をそれぞれ取得することで開始する（ブロック８０５）。これらの周波数値は、それらが生成された各リングオシレータを特徴付ける多項式に挿入されてもよい。リングオシレータは、互いに近接して配置され、したがって実質的に同一の電圧及び温度条件で動作することができるため、それらを特徴付ける対応する多項式は、連立方程式とみなすことができる。したがって、ｆ１及びｆ２の指示値に基づいて電圧及び温度について連立方程式を解くことができる（ブロック８１０）。
【００５３】
図９は、単一のリングオシレータを使用してセンサによって示される電圧及び温度を決定する方法の一実施形態のフロー図である。本明細書で議論される方法９００は、上記で議論されたように単一のリングオシレータを有するセンサを含む様々な実施形態を使用して実行されてもよい。他のハードウェア実施形態、並びに本明細書で明示的に議論されていない補助ソフトウェア及び／又はファームウェア実施形態も、方法９００の実行を可能にするものとして意図され、したがって本開示の範囲内に含まれる。
【００５４】
出力周波数が電圧及び温度の関数である多項式関数としてリングオシレータを特徴付ける（ブロック９０５）。特徴付けを実行した後、異なる値のＶinを使用して多重感知を実行し、周波数ｆ１〜ｆ４を測定する（ブロック９１０）。決定された周波数値を使用して、上記で議論された方程式（２６）に基づいて計算を行う（ブロック９１５）。これから、リングオシレータの特性は、上記で議論されたように方程式２７に簡約化することができ、ここで、電圧項のうちの１つが温度項で置き換えられる（ブロック９２０）。電圧項のうちの１つを温度項で置き換えた後、温度Ｔについて方程式２７を解き、それに基づいて電圧Ｖを計算することができる（ブロック９２５）。
【００５５】
図１０は、ＭＣＣ１０５のインスタンス内に実装された基準回路１０７の一実施形態、及び開示された計測システム全体とのその関係を示すブロック図である。図示した実施形態では、基準回路１０７（計測金製基準センタと呼ばれる場合もある）が、機能回路２１１内の複数のセンサ１２０に結合されている。機能回路２１１は、中央処理ユニット（central processing unit、ＣＰＵ）、グラフィックス処理ユニット（graphics processing unit、ＧＰＵ）、又はシステムオンチップ（system on a chip、ＳｏＣ；このチップは、ＧＰＵと、ＣＰＵのうちの１つ以上のインスタンスとを含み得る）を含んでもよい。少なくともいくつかの実施形態では、センサ１２０が、計測金製基準センタが実装されたＩＣの外部にある複数のＩＣ内に実装され得ることにも注意されたい。金製基準センタは、ＭＣＣ１０５を介してセンサに結合されている。
【００５６】
図示した実施形態における金製基準センタは、ＩＣ全体にわたって分散されたものと実質的に同一のセンサ１２１を含む。このセンサ１２１のインスタンスを、以下、基準センサと呼ぶ。基準センサ１２１は、システム内の他のセンサ１２０と全く同一のトポロジ及び実質的に同一の特性を有し、したがって、同等の動作条件に対して他のセンサと実質的に同一の応答をすることができる。基準センサ１２１は、ここではＡｖｄｄとして示される高精度電圧源からの電源電圧を受け取るように結合されている。この電圧源は、高品質電源（golden supply）と呼ばれる場合もある。同様に、基準センサの近傍には金製温度センサ１２７が実装されている。金製温度センサ１２７は、様々な回路トポロジ及び他の温度感知機構を使用して実装され得る高精度温度センサである。システム全体の温度センサのモデル化は、基準センサ１２１及び金製温度センサ１２７の動作と、高品質電源によって提供される電圧とに基づいてもよい。基準センサ１２１から取得されたデータは、高品質電源の電圧と金製温度センサ１２７から受け取った温度とに相関付けることができる。これらの相関に基づいて基準センサ１２１を較正してもよい。その後、基準センサ１２１から取得されたデータをシステム内の他のセンサ１２０と相関付けて、それらを較正し、それぞれの多項式特性を形成するようにしてもよい。
【００５７】
基準回路１０７はまた、アナログプロセスモニタ１２５及びアナログ試験センタ１２６も含む。これら２つのユニット内の回路は、ＩＣに対する追加の計測機能のために使用することができ、そのように接続されている場合、ＩＣの外部にある他の回路に対しても使用することができる。以下で議論されるように、アナログプロセスモニタ１２５を使用して、ＩＣ／システム全体にわたって分散された様々なデバイス（例えば、トランジスタ）の特性を取得することができる。アナログ試験センタ１２６は、電圧、電流、インピーダンス／抵抗、及びキャパシタンスなどの様々な回路パラメータを測定するための機構を提供するために、ＩＣ／システムの様々な部品からデータを受け取ることができる。アナログ試験センタ１２６は、ＩＣの他の部品による、又は当該ＩＣの外部にあるエンティティによるエクスポート及び解析のために、これらの値をデジタル化するように更に構成されてもよい。このようなエンティティは、センサ１２０／１２１の初期較正に使用される自動試験装置（ＡＴＥ）、及びＩＣと関連して使用され得る他の種類の試験装置を含み得るが、これに限定されない。アナログプロセスモニタ１２５とアナログ試験センタ１２６の両方について、以下で更に詳しく議論する。
【００５８】
図１１は、ＭＣＣ１０５の一実施形態を更に示すブロック図であり、このＭＣＣは、基準セル３００、基準センサ１２１及び金製温度センサ１２７を含む。基準セル３００には、基準センサ１２１に提供される高精度電圧を生成するための回路が含まれる。図示した実施形態では、電圧基準デジタル／アナログ変換器（voltage reference digital-to-analog converter、ＶＲＥＦ  ＤＡＣ）３０４がマルチプレクサ３０２及びＤＡＣ３０６を含む。ＤＡＣ３０６は、マルチプレクサ３０２を介して、計測基準電圧及び／又はバンドギャップ回路３０３からの出力を受け取るように結合されている。マルチプレクサ３０２は、バンドギャップ回路３０３及び外部基準電圧源などの様々な種類の回路に結合され得る。この例では、基準電圧源は、自動試験装置／電力管理ユニット（ＡＴＥ／ＰＭＵ）３１７である。他の電圧源もまた、マルチプレクサ３０２に入力を提供するように結合され得る。これらの供給源のそれぞれは、マルチプレクサ３０２を介してＤＡＣ３０６に提供される電圧（又は所望の電圧）を表すデジタル値を出力するための回路を含んでもよい。いくつかの場合、電圧は、最初にアナログ値として生成され、その後デジタルに変換されてＶＲＥＦ  ＤＡＣ３０４に伝達されてもよい。他の場合、電圧は、ＶＲＥＦ  ＤＡＣに伝達されるデジタル値として発生させてもよい。（例えば、ここで図示しない他の制御回路からの選択信号により）マルチプレクサ３０２によって入力が選択された後、ＤＡＣ３０６は、選択されたデジタル値をアナログ電圧に変換してもよい。
【００５９】
ＶＲＥＦ  ＤＡＣ３０４の出力は、低ドロップアウト（low dropout、ＬＤＯ）電圧レギュレータ３０７に提供されてもよい。ＶＲＥＦ  ＤＡＣ３０４とＬＤＯ電圧レギュレータ３０７との組み合わせを使用して、基準センサ１２１に提供される電圧を所望の値に正確に制御して特徴付けを行うことができる。更に、回路は、ＩＣ上で使用される様々な電圧に対応するために広範囲内の電圧を制御することができる。例えば、一実施形態は、ＬＤＯ電圧レギュレータ３０７からの電圧を、３．２５ｍＶの精度で０．５ボルトの値から１．１ボルトまで制御することができる。しかしながら、これらの値は例示的であり、本開示の範囲に関して限定的であるように意図されないことに注意されたい。ＬＤＯ電圧レギュレータ３０７から出力された電圧は、アナログプロセスモニタ（analog process monitor、ＡＰＭ）１２５にも供給され得る。このＡＰＭは、マルチプレクサ３２９の入力に結合されている。ＬＤＯ電圧レギュレータ３０７に対して出力される電圧の表現は、ＡＰＭ１２５から、マルチプレクサ３２９のそれぞれ結合された入力に伝送されてもよい。マルチプレクサ３２９の出力は、高精度アナログ／デジタル変換器（ＡＤＣ）３１１に結合されている。この特定の実施形態では、ＡＤＣ３１１は、シグマデルタ（又はΣΔＡＤＣ）であるが、所望であれば、他の種類の高精度ＡＤＣが使用され得る。一般に、使用されるＡＤＣは、低速、高精度ＡＤＣであってもよい。マルチプレクサ３２９の別の入力は、アナログバスに結合されており、基準セル３００外部にある供給源からアナログ試験信号を受け取ることができる。供給源は、同一のＩＣ上にあってもよく、又は当該ＩＣの外部にある回路からでもよい。アナログバスを通じて受け取ったアナログ試験信号は、ＩＣのエージング特性、プロセス、デバイス特性などを示す情報を含み得る。したがって、これにより効果的に、ＭＣＣ１０５を、複数の異なる供給源から未処理のアナログデータを受け取り、更なる処理及び／又は解析のために対応するデジタルデータを提供するハブとすることができる。これにより、ＩＣ（又はアナログバスを通じて情報を提供する外部回路）上で広範なデバッグ及び試験を実行することが可能となり得る。
【００６０】
高精度ＡＤＣ３１１は、マルチプレクサによって受け取られた信号のいずれかをデジタル形式に変換し、計測金製基準センタの外部にある送信先にそれらを出力してもよい。送信先は、オンチップ（例えば、図１に示すように、サービスプロセッサ１１１）、オフチップ（例えば、ＡＴＥ）、又はその両方であってよい。
【００６１】
基準セル３００はまた、温度フロントエンド（temperature front end、ＴＦＥ）回路３０９も含む。ＴＦＥ回路３０９は、高精度な温度測定値を生成するように構成されたアナログ回路である。この例で示したトポロジは、温度と共に出力が変化し得る電流源と、ダイオードとを含む。しかしながら実際には、高精度な温度読み取り値を生成することが可能な任意の種類の回路が本開示の範囲内に含まれ得る。ＴＦＥ回路３０９によって生成された読み取り値は、マルチプレクサ３２９を介して、高精度ＡＤＣ３１１に入力され、デジタル形式に変換され得る。得られたデータを基準センサ１２１によって取得された温度データと相関付けて、当該センサの較正及び多項式の特徴付けに使用することができる。
【００６２】
ＡＤＣの入力にアナログ信号を提供することに加えて、マルチプレクサはまた、外部装置との結合に適したインタフェースにアナログ信号を提供することもできる。例えば、マルチプレクサから出力されるアナログ信号は、自動試験装置又は他の実験装置に提供されてもよい。これにより、ＡＤＣから出力されたデジタル値と、それらのデジタル値を生成した対応するアナログ信号との間を比較するための有用な基準及び基礎が提供され得る。この特定の例では、マルチプレクサ３２９から出力された電圧は、外部アナログ電圧測定ユニット３２３に提供される。アナログ電圧測定ユニットによって得られた測定値を、高精度ＡＤＣ３１１からデジタル的に出力されたものと比較して、高精度ＡＤＣの精度を確認することができる。
【００６３】
図１２は、ＩＣ上に実装されたＡＰＭ１２５の一実施形態を示すブロック図である。この特定の実施形態はまた、図１１を参照して上記で議論された実施形態と比較して、ＤＡＣ３０６及びＬＤＯ電圧レギュレータ３０７の別個のインスタンスも示す。しかしながら、図１１の実施形態に示したＤＡＣ３０６及びＬＤＯ電圧レギュレータ３０７のインスタンスを利用する実施形態が可能であり、意図される。
【００６４】
ＡＰＭ１２５はまた、ここではＤＡＣ３３６としてラベル付けされた別個のＤＡＣも含む。ＤＡＣ３３６は、対応して結合されたトランジスタ上に加えられる所望のゲート電圧に対応するデジタル入力を受け取ってもよい。トランジスタは、ここでは被試験デバイス（device under test、ＤＵＴ）３３１として示されている。ＤＵＴ３３１として選択可能なトランジスタは、具体的な実施形態に応じて、ＩＣ上のトランジスタのいずれか（又はすべて）を実質的に含むことができる。一般的に言って、ＩＣ上に実装されたもののうちの少なくともサブセットを含む複数のトランジスタが、ＤＵＴ３３１として選択可能であってもよい（簡単にするために、ここでは選択回路が示されていないが、その存在が示唆される）。トランジスタのうちの特定の１つが、他のトランジスタを除いて、ＤＵＴ３３１であるとして選択されてもよい。この構成により、ＤＵＴ３３１のゲートを正確な電圧にすることが可能となり得るが、このＤＵＴは、ここでは可変抵抗器３２７に結合されるようにも示されている。この構成では、抵抗器３２７の可変抵抗の両端電圧を介して、ＤＵＴ３３１として選択されたトランジスタに流れるドレイン・ソース電流を測定することができる。これにより、結果として、ソース・ドレイン電流をゲート電圧の関数として測定することが可能となる。この値を使用して、トランスコンダクタンス、出力インピーダンスなど、ＤＵＴ３３１に関する他の値を導出することができる。これらの値は、（ゲートに印加される電圧を考慮して）可変抵抗器３２７の両端電圧に反映されてもよい。抵抗器の両端電圧は、高精度ＡＤＣ３１１（一実施形態では、上記で議論されたように低速・高分解能ΣΔＡＤＣであり得る）に入力され、更なる処理及び解析のためにデジタル出力として提供される。図示した構成により、ＡＰＭ１２５は、非常に少ない追加オーバーヘッドで、当該ＡＰＭに接続され得る任意のトランジスタのアナログ特性を生成することができる。したがって、ＡＰＭ１２５は、選択された個々のデバイス上で動作するように構成されているため、そのデバイスの各特性を取得することができる。このことは、ＩＣの個々のデバイスだけではなく、エージングなどの他の要因と共に全体的なプロセス、電圧及び温度変動も解析するときに有意な粒度を与えることができる。更に、この構成により、ＩＣ上の個々の回路のためのパラメータを、同様に高い粒度で較正することが可能となり得る。
【００６５】
ここで図１３に移ると、ＩＣ上に実装されたアナログ試験センタ１２６の一実施形態を示すブロック図が示されている。図示した実施形態では、アナログ試験センタ１２６は、３つの入力を有するマルチプレクサ３２９を含む。第１の入力は、温度感知フロントエンド（ＴＦＥ）回路３０９からである。ＴＦＥ回路３０９は、任意の好適な回路トポロジで実装され得る非常に高精度な温度センサである。第２の入力は、図１２を参照して上記で議論されたＡＰＭなどの、ＡＰＭ１２５の実施形態からである。第３の入力は、アナログ試験信号を他のアナログ測定システムユニットから伝送するようにシステム全体を通じて結合されたアナログバス（同一のＩＣ上、若しくは当該ＩＣの外部にある回路上に実施されてもよく、又はその何らかの組み合わせであってもよい）からである。マルチプレクサの出力は、上記で議論されたΣΔＡＤＣなどの低速・高分解能ＡＤＣ３１１に結合されている。したがって、（ＴＦＥ回路３０９からの）温度データ、（ＡＰＭ１２５からの）個々のトランジスタデータ、又は他のアナログ測定信号をデジタル形式に変換し、他のデジタル回路に出力して、更なる処理及び解析を行うことができる。ＡＤＣ３１１の分解能及びアナログ回路（温度感知フロントエンドなど）の精度により、高精度なデータを提供することができる。これにより、結果として、全体的に分散されたセンサ及び個々のトランジスタを含むＩＣの様々な構成要素をより良好に特徴付けることが可能となり得る。
【００６６】
一般に、ＡＴＣ１２６は、アナログ信号を集約してルーティングし、対応するデジタル情報を生成するためのハブを提供することができる。ＡＰＭ１２５及び他のアナログ測定信号を介して、ＩＣの実質的に任意の部分から、更にはいくつかの実施形態では当該ＩＣの外部にある回路から、データが提供され得る。したがって、ＡＴＣ１２６は、チップ及び／又は外部回路の動作に関する有意な量の情報を抽出することができるポートとして有効に作用し得る。
【００６７】
図１４は、ＭＣＣ１０５の実施形態において使用される金製温度センサ１２７内の温度感知回路の一実施形態を示す図である。図示した実施形態では、ＴＦＥ３０９は、感知された温度をアナログ電圧に変換するための回路トポロジを実装する。この特定の例では、２つの電流源と、それぞれ結合された２つのダイオードとを使用して、温度に応じた電圧差を生成する。しかしながら、このトポロジは例示的であり、高精度の読み取り値を提供するのに適した任意の温度感知回路を実装することができる。差動電圧は、任意選択のＡＤＣインタフェース３３７に提供されてもよく、その後、ＡＤＣ３４１に（又はその代わりに、上記で議論されたＡＤＣ３１１に）提供されてもよい。ＡＤＣ３４１は、アナログ電圧差をデジタル信号に変換するように構成されており、このデジタル信号は、デジタルバックエンド３４７に提供される。任意選択のデジタル前較正回路３４３が、ここで示されており、デジタルドメインにおいて任意の所望の前較正動作を実行してもよい。次いで、出力が、感知された温度に対して出力温度読み取り値を較正するためにデジタル較正エンジン３４５に提供される。デジタル較正エンジンからの出力は、外部の送信先、すなわちオンチップ又はオフチップのいずれかに（例えば、自動試験装置３９９に）提供されるＮビット出力であってもよい。自動試験装置３９９（又は他の外部送信先）はまた、より高い精度での閉ループ較正プロセスを可能にするためにデジタル較正エンジン３４５にフィードバックを提供することもできる。感知された温度のデジタル表現は、生成されたアナログ電圧を温度の関数として定義する、多項式の特徴付けを形成するのに使用されてもよい。
【００６８】
ここで、温度感知動作のアナログ部とデジタル部との間の機能の分割は例示的であり、本開示の範囲内に含まれるすべて実施形態に必ずしも適用されないことに注意されたい。一般に、いくつかの実施形態は、回路のアナログ部により重点を置いてもよく、他方、他の実施形態は、回路のデジタル部により重点を置いてもよい。
【００６９】
上記で議論された様々なシステム及び回路は、回路の設計、特徴付け及び動作において複数の利点を提供することができる。典型的な従来技術の回路では、アナログ設計の固有の欠点が、通常、補償のための過剰設計を招く。これにより、結果として、ＩＣ面積の消費量、消費電力、又はその両方が増大する可能性がある。上記で議論された回路は、アナログの欠点の原因を明らかにする情報を提供することにより、過剰設計の必要性を低減又は排除することができる。欠点の原因を理解することに基づき、過剰設計を少なくとも部分的に必要としない測定及び対応する補正を実行することができ、所望の性能目標を達成しつつ電力及び面積をより効果的にスケーリングすることが可能となる。
【００７０】
次に図１５に移ると、システム１５０の一実施形態のブロック図が示されている。例示された実施形態では、システム１５０は、外部メモリ１５８に結合された集積回路１０の少なくとも１つのインスタンスを含む。集積回路１０は、外部メモリ１５８に結合されているメモリコントローラを含んでもよい。集積回路１０は、１つ以上の周辺装置１５４、及び外部メモリ１５８に結合される。供給電圧を集積回路１０に供給するとともに、メモリ１５８及び／又は周辺装置１５４に１つ以上の供給電圧を供給する、電源供給部１５６も設けられる。一部の実施形態において、集積回路１０の１つよりも多いインスタンスが含まれてもよい（１つよりも多い外部メモリ１５８も含まれてもよい）。
【００７１】
周辺装置１５４は、システム１５０のタイプに応じて、任意の所望の回路を含んでもよい。例えば、一実施形態では、システム１５０は、モバイルデバイス（例えば、パーソナルデジタルアシスタント（personal digital assistant、ＰＤＡ）、スマートフォンなど）であり得、周辺装置１５４は、ＷｉＦｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、セルラー、全地球測位システムなどの各種の無線通信のためのデバイスを含み得る。周辺装置１５４はまた、ＲＡＭ記憶装置、ソリッドステート記憶装置、又はディスク記憶装置を含む追加記憶装置も含み得る。周辺装置１５４は、タッチディスプレイスクリーン又はマルチタッチディスプレイスクリーンを含むディスプレイスクリーン、キーボード又は他の入力デバイス、マイクロフォン、スピーカなどのユーザインタフェースデバイスを含み得る。他の実施形態では、システム１５０は、任意の種類のコンピューティングシステム（例えば、デスクトップパーソナルコンピュータ、ラップトップコンピュータ、ワークステーション、タブレットなど）とすることができる。
【００７２】
外部メモリ１５８は、任意の種類のメモリを含んでもよい。例えば、外部メモリ１５８は、ＳＲＡＭ、シンクロナスＤＲＡＭ（synchronous DRAM、ＳＤＲＡＭ）、ダブルデータレート（ＤＤＲ、ＤＤＲ２、ＤＤＲ３、ＬＰＤＤＲ１、ＬＰＤＤＲ２など）ＳＤＲＡＭ、ＲＡＭＢＵＳ（登録商標）ＤＲＡＭなどのダイナミックＲＡＭ（dynamic RAM、ＤＲＡＭ）などであってもよい。外部メモリ１５８は、シングルインラインメモリモジュール（single inline memory module、ＳＩＭＭ）、デュアルインラインメモリモジュール（dual inline memory module、ＤＩＭＭ）などの、メモリデバイスが搭載されている１つ以上のメモリモジュールを含んでもよい。
【００７３】
なお、上記の議論はセンサ１２０及び基準センサ１２１を対象としているが、本開示は、本明細書で述べられていない他の種類のセンサをＩＣ又はシステムが搭載することを除外するように意図されないことに注意されたい。したがって、「複数のセンサ」を対象とする請求項の文言は、同一の回路トポロジを有し、かつ基準センサとしての動作特性を有するセンサを包含するように意図されるが、同一のＩＣ上に、又は同一のシステム内に実装することもできる他の種類のセンサを除外するように意図されない。
【００７４】
上述の開示内容が十分に理解されれば、多くの変形及び修正が当業者にとって明らかになるであろう。以下の「特許請求の範囲」は、そのような変形及び修正のすべてを包含するように解釈されることを意図するものである。
【図１】
2019502935.tif 000027
【図２】
2019502935.tif 000028
【図３】
2019502935.tif 000029
【図４】
2019502935.tif 000030
【図５】
2019502935.tif 000031
【図６】
2019502935.tif 000032
【図７】
2019502935.tif 000033
【図８】
2019502935.tif 000034
【図９】
2019502935.tif 000035
【図１０】
2019502935.tif 000036
【図１１】
2019502935.tif 000037
【図１２】
2019502935.tif 000038
【図１３】
2019502935.tif 000039
【図１４】
2019502935.tif 000040
【図１５】
2019502935.tif 000041
【国際調査報告】
2019502935.tif 000042
2019502935.tif 000043
2019502935.tif 000044