(57)【要約】  本出願は、ワイヤレス通信分野に関し、既存の変調方法で生じる送信性能の劣化および送信信頼性の低下の問題を解決するために、LDPCコードの符号化および変調方法ならびに通信装置を開示する。方法は、具体的に、情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPC検査行列Hを使用して情報ビット列Sbを符号化するステップ、変調シンボル列SMを取得するためにコード列Scを変調するステップであって、コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる、ステップ、および変調シンボル列SMを受信端に送信するステップである。本出願において提供される技術的解決策によれば、変調シンボル列SM内のすべてのシンボルの信頼性は比較的高く均一である。このようにして、ビット誤り率を効果的に低減することができ、その結果、符号化性能が改善され、より信頼性が高い送信が実現される。
2019537378.tif 000002
【特許請求の範囲】
【請求項１】
情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPCチェック行列Hを使用して前記情報ビット列Sbを符号化するステップであって、前記LDPCチェック行列Hが、拡大率zを使用して基本行列Hbを拡大することによって生成され、zの値が正の整数である、ステップと、
変調シンボル列SMを取得するために前記コード列Scを変調するステップであって、前記コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる、ステップと、
前記変調シンボル列SMを受信端に送信するステップと
を含む、符号化および変調方法。
【請求項２】
前記コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされることが、
前記コード列Sc内の前記信頼性が最も低いコードブロック内の前記ビットが、前記変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビット位置にマッピングされることを含む、請求項1に記載の符号化および変調方法。
【請求項３】
前記方法が、前記コード列Sc内の信頼性が最も高いコードブロック内のビットを、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングするステップをさらに含む、請求項2に記載の方法。
【請求項４】
前記コード列Scが複数のコードブロックを備え、各コードブロックが符号度に対応し、最小の符号度値を有するコードブロックが前記信頼性が最も低いコードブロックである、請求項1に記載の方法。
【請求項５】
各コードブロックの前記符号度が、前記基本行列Hbの各列の列重みに基づいて計算を介して取得されるか、または各コードブロックの前記符号度が、前記チェック行列Hの各列の列重みに基づいて計算を介して取得される、請求項4に記載の方法。
【請求項６】
変調シンボル列SMを取得するために前記コード列Scを変調する前記ステップであって、前記コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる、前記ステップが、
前記コード列Sc内の前記複数のコードブロックを少なくとも2つのグループにグループ化するステップであって、1つのグループが信頼性が最も高いコードブロックを備え、別のグループが信頼性が最も低いコードブロックを備える、ステップと、
前記別のグループ内の前記信頼性が最も低いコードブロック内のビットを、コンステレーション変調に使用される前記信頼性が最も低くはないビット位置にマッピングするステップとを含む、請求項4または5に記載の方法。
【請求項７】
前記方法が、前記1つのグループ内の前記信頼性が最も高いコードブロック内のビットを、コンステレーション変調に使用される前記信頼性が最も低いビット位置にマッピングするステップをさらに含む、請求項6に記載の方法。
【請求項８】
情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPCチェック行列Hを使用して前記情報ビット列Sbを符号化するように構成されたプロセッサであって、前記LDPCチェック行列Hが、拡大率zを使用して基本行列Hbを拡大することによって生成され、zの値が正の整数であり、前記プロセッサが、変調シンボル列SMを取得するために前記コード列Scを変調するようにさらに構成され、前記コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる、プロセッサと、
変調を介して前記プロセッサによって取得された前記シンボル列SMを受信端に送信するように構成された送信機と
を備える、通信装置。
【請求項９】
前記コード列Sc内の前記信頼性が最も低いコードブロック内の前記ビットが、前記変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビット位置にマッピングされる、請求項8に記載の通信装置。
【請求項１０】
前記コード列Sc内の信頼性が最も高いコードブロック内のビットが、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされる、請求項8に記載の通信装置。
【請求項１１】
前記コード列Scが複数のコードブロックを備え、各コードブロックが符号度に対応し、最小の符号度値を有するコードブロックが前記信頼性が最も低いコードブロックである、請求項8に記載の通信装置。
【請求項１２】
各コードブロックの前記符号度が、前記基本行列Hbの各列の列重みに基づいて計算を介して取得されるか、または各コードブロックの前記符号度が、前記チェック行列Hの各列の列重みに基づいて計算を介して取得される、請求項11に記載の通信装置。
【請求項１３】
前記プロセッサが、前記コード列Sc内の前記複数のコードブロックを少なくとも2つのグループにグループ化することであって、1つのグループが信頼性が最も高いコードブロックを備え、別のグループが信頼性が最も低いコードブロックを備える、グループ化することと、前記別のグループ内の前記信頼性が最も低いコードブロック内のビットを、コンステレーション変調に使用される前記信頼性が最も低くはないビット位置にマッピングすることとを行う、請求項12に記載の通信装置。
【請求項１４】
前記プロセッサが、前記1つのグループ内の前記信頼性が最も高いコードブロック内のビットを、コンステレーション変調に使用される前記信頼性が最も低いビット位置にマッピングする、請求項13に記載の通信装置。
【請求項１５】
前記通信装置が、メモリおよびシステムバスをさらに備え、
前記メモリが、コンピュータ実行可能命令を記憶するように構成され、前記システムバスを使用して前記プロセッサに接続され、前記プロセッサが、前記メモリに記憶された前記コンピュータ実行可能命令を実行する、請求項14に記載の通信装置。
【請求項１６】
前記通信装置が、セルラ端末、デバイス間D2D端末、基地局、または制御ノードである、請求項8から15のいずれか一項に記載の通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、ワイヤレス通信技術の分野に関し、詳細には、符号化および変調方法ならびに通信装置に関する。
【背景技術】
【０００２】
通信システムは、符号化を介して雑音のある通信チャネルの通信信頼性を保証する。これらの通信チャネルは、理論上の上限（シャノン容量）を定義するために、特定の信号対雑音比（Signal−Noise Ratio，SNR）における各コード要素のビット数として示される固定容量を示す。したがって、符号化ソリューションは、シャノン容量に近いレートを取得することを目的とする。シャノン容量に近いコードのタイプは、低密度パリティチェック（Low−Density Parity−Check，LDPC）コードである。
【０００３】
従来技術では、LDPC符号化コードワードは、コンステレーションダイアグラム内のコンステレーションポイントにビット順で順次マッピングされる。発明者は、そのような符号化および変調の後に取得された信号の品質が時々比較的不十分であり、送信信頼性がそれほど高くないことを見出した。
【発明の概要】
【課題を解決するための手段】
【０００４】
本出願は、符号化および変調方法、装置、ならびにシステムを記載する。
【０００５】
本出願の実施形態の第1の態様によれば、符号化および変調方法が提供される。符号化および変調方法は、情報ビット列Sbを取得し、LDPC符号化コード列Scを取得するために低密度パリティチェックLDPC検査行列Hを使用して情報ビット列Sbを符号化するステップと、変調プロセスにおいて、コード列Sc内の信頼性が最も低いコードブロック内のビットを、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングするステップであって、その結果、信頼性が最も低いコードブロック内のビットが、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされないように防止することができ、変調されたLDPCコードのすべてのビットの信頼性が比較的均一であり、それによって符号化性能が改善される、ステップと、変調シンボル列SMを受信端に送信するステップであって、その結果、送信の信頼性を大幅に向上させることができる、ステップとを含む。
【０００６】
可能な設計では、コード列Sc内の信頼性が最も低いコードブロック内のビットは、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビット位置にマッピングされる。このようにして、信頼性が最も低いコードブロック内のビットが、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビットを使用して変調された後、信頼性が最も低いコードブロック内のビットの信頼性が著しく向上することが十分に保証されてもよく、それによってビット誤り率がさらに減少する。
【０００７】
可能な設計では、コード列Sc内の信頼性が最も高いコードブロック内のビットは、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされる。このようにして、コンステレーション変調に使用される信頼性が最も低いビット位置が、信頼性が最も低いコードブロック内のビットを変調するために使用されないことが保証されてもよく、その結果、変調性能も効果的に向上することができ、ビット誤り率が減少することができる。
【０００８】
第1の態様および上記の可能な実装形態を参照して、この実施形態において提供される符号化および変調方法は、ハイブリッド自動再送要求（Hybrid Automatic Repeat reQuest，HARQ）に適用され、
シンボル列SMが再送信される必要があると判断されたとき、再送信されるべき変調シンボル列SRを取得するために、再送信される必要があるコードブロック内のビットを変調し、次いで再送信されるべき変調シンボル列SRを受信端に送信するステップ
を含む。
【０００９】
可能な設計では、シンボル列SMが再送信される必要があると判断されたとき、コード列Sc内の再送信される必要があるコードブロック内のビットは、再送信されるべき変調シンボル列SRを取得するために、第1の態様に記載された変調方式で変調される。
【００１０】
別の可能な設計では、シンボル列SMが再送信される必要があると判断されたとき、コード列Sc内の再送信される必要があるコードブロック内のビットは、変調を実行して再送信されるべき変調シンボル列SRを取得するために、コンステレーション変調に使用されるビット位置に順次入力される。
【００１１】
場合によっては、コード列Sc内の再送信される必要があるコードブロック内のビットが変調される前に、再送信される必要があるコードブロック内のビットに対して反転処理がさらに実行されてもよい。
【００１２】
本出願において提供され、HARQ送信プロセスを参照して提供される技術的解決策によれば、異なる信頼性を有するビットは、結合利得を取得するために複数回送信され、それによって送信信頼性が向上する。
【００１３】
可能な設計では、本出願におけるコンステレーション変調は、16QAM、64QAM、128QAM、または256QAMのコンステレーション変調である。
【００１４】
本出願の実施形態の第2の態様によれば、
情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPC検査行列Hを使用して情報ビット列Sbを符号化することと、変調シンボル列SMを取得するためにコード列Scを変調することであって、コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる、変調することと
を行うように構成されたプロセッサと、
変調シンボル列SMを受信端に送信するように構成された送信機と
を含む、通信装置が提供される。
【００１５】
本出願の実施形態の第3の態様によれば、
情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPC検査行列Hを使用して情報ビット列Sbを符号化するように構成された符号化ユニットであって、LDPC検査行列Hが、拡大率Hbを使用して基本行列zを拡大することによって生成され、zの値が正の整数である、符号化ユニットと、
変調シンボル列SMを取得するために、符号化を介して符号化ユニットによって取得されたコード列Scを変調するように構成された変調ユニットであって、コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる、変調ユニットと、
変調シンボル列SMを受信端に送信するように構成された送信ユニットと
を含む、通信装置が提供される。
【００１６】
本出願の実施形態の第3の態様を参照して、可能な設計では、通信装置は、
シンボル列SMが再送信される必要があると判断されたとき、再送信されるべき変調シンボル列SRを取得するために、初期送信中に使用されたマッピング方式と同じマッピング方式で、コード列Sc内の再送信される必要があるコードブロック内のビットを変調するように構成された再変調ユニット
をさらに含む。
【００１７】
本出願の実施形態における通信装置は、セルラ端末、D2D端末、基地局、制御ノードなどであってもよい。通信装置の機能の具体的な実装形態については、第1の態様の可能な実装形態において提供された符号化および変調方法を参照されたい。詳細は本明細書では再び記載されない。
【００１８】
本出願において提供される符号化および変調方法ならびに通信装置によれば、信頼性が最も低いコードブロック内のビットは、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされ、その結果、信頼性が最も低いコードブロック内のビットが信頼性が低いビット位置にマッピングされないように防止することができる。たとえば、信頼性が最も低いコードブロック内のビットは、信頼性が2番目に低いかまたはより信頼性が高いビット位置にマッピングされる。あるいは、信頼性が最も低いコードブロック内のビットがコンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされないように防止するために、信頼性が最も高いコードブロック内のビットは、信頼性が最も低いビット位置にマッピングされ、その結果、変調されたLDPCコードのすべてのビットの信頼性は比較的高く均一であり、それによって符号化性能が改善される。このようにして、ビット誤り率を効果的に低減することができ、より信頼性が高い送信が実現される。
【００１９】
本出願の実施形態をより明確に記載するために、以下で、実施形態を記載するために必要とされる添付図面を簡単に記載する。明らかに、以下の説明における添付図面は本出願のいくつかの実施形態を示すにすぎず、当業者は、創造的な努力なしに、これらの添付図面から他の図面をさらに導出することができる。
【図面の簡単な説明】
【００２０】
【図１】16QAMコンステレーション変調図である。
【図２】64QAMコンステレーション変調図である。
【図３】本出願の一実施形態による、通信システムの概略図である。
【図４】本出願の一実施形態による、通信装置の概略構造図である。
【図５】本出願の一実施形態による、符号化および変調方法の実装シナリオの概略図である。
【図６】本出願の一実施形態による、符号化および変調方法の実施形態1の概略フローチャートである。
【図７】本出願の一実施形態による、コードブロックグループ化の概略図である。
【図８】本出願の一実施形態による、コードブロックグループ化の別の概略図である。
【図９】本出願の一実施形態による、コードブロックグループ化のまた別の概略図である。
【図１０】本出願の一実施形態による、コードブロックグループ化のさらに別の概略図である。
【図１１】本出願の一実施形態による、符号化および変調方法の実施形態2の概略フローチャートである。
【図１２】本出願の一実施形態による、通信装置の別の概略構造図である。
【発明を実施するための形態】
【００２１】
以下で、添付図面を参照して、本出願の実施形態における技術的解決策を記載する。
【００２２】
送信されるべき情報ビット列に対してLDPC符号化を実行するために、LDPC検査行列は、最初にワイヤレス通信デバイス向けに構築される必要がある。LDPCコードの典型的な検査行列は以下の通りである。
【００２３】
【数１】
2019537378.tif 000003
【００２４】
ワイヤレス通信システムでは、異なる送信要件に従って、異なるサイズの無線リソースブロック（resource block、RB）がワイヤレス通信デバイスに割り当てられてもよい。しかしながら、RBのサイズが異なると、ワイヤレス通信デバイスによってサポートすることができるLDPCコード長も異なる。
【００２５】
したがって、ワイヤレス通信デバイスが異なるコード長を有するLDPCと互換性をもつことを可能にするために、mb×nbの基本行列Hbがあらかじめ生成されてもよく、ここで、mbは基本行列Hbの行の数であり、nbは基本行列Hbの列の数であり、mb＝nb−kであり、kはLDPC内の情報ビット列の長さであり、mb、nb、およびkの値はすべて正の整数である。次いで、各LDPCコード長に対応する拡大率zが事前設定される。LDPCコード長が決定された後、データ送信デバイスは、最初にコード長に対応する拡大率を取得し、次いで、拡大率を使用して基本行列を拡大して、コード長に対応する検査行列Hを取得する。検査行列Hはm×nの行列であり、ここで、m＝z×mb、n＝z×nbであり、z、m、およびnの値はすべて正の整数である。このようにして、LDPCコード長が異なるときに基本行列に基づいて異なる検査行列が取得されてもよく、その結果、ワイヤレス通信デバイスは、異なるコード長を有するLDPCをサポートすることができる。
【００２６】
たとえば、基本行列Hbは
【００２７】
【数２】
2019537378.tif 000004
【００２８】
である。言い換えれば、mb＝2であり、nb＝3であり、Hbは2×3の基本行列である。基本行列Hbは、拡大率z＝2を使用して拡大され、Hbの要素「1」は、2×2の単位行列を右に1ビット回転して取得された行列と置き換えられ、要素「0」は2×2の単位行列と置き換えられ、要素「−1」は2×2のゼロ行列と置き換えられる。具体的には、拡大されたLDPC検査行列H＝m×n＝（z×mb）×（z×nb）＝（2×2）×（2×3）＝4×6は、以下の通りである。
【００２９】
【数３】
2019537378.tif 000005
【００３０】
送信されるべき情報ビット列に対してLDPC符号化が実行された後、符号化情報ビット列はコンステレーション変調を介して変調される。一般に使用されるコンステレーション変調方式は、16QAM、64QAMなどである。図1は、16QAM（QAM：Quadrature Amplitude Modulation、直交振幅変調）コンステレーションダイアグラムを示す。図1には全部で16個の黒点があり、16個の16QAMコンステレーションポイントを示しており、各16QAMコンステレーションポイントに4ビットコードワードがマッピングされてもよい。図2は、64QAM（QAM：Quadrature Amplitude Modulation、直交振幅変調）コンステレーションダイアグラムを示す。図2には全部で64個の黒点があり、64個の64QAMコンステレーションポイントを示しており、各64QAMコンステレーションポイントに6ビットコードワードがマッピングされてもよい。
【００３１】
上記のLDPC符号化およびコンステレーション変調後の信号の品質が送信信頼性を低下させるほど不十分であるという従来技術の技術問題を解決するために、本出願の一実施形態は、図3に示された通信システムに基づく解決策を提供して、ビット誤り率を低減し、送信信頼性を向上させる。
【００３２】
図3に示されたように、本出願の一実施形態は通信システム100を提供する。通信システム100は、少なくとも1つの基地局（base station，BS）および複数の端末を含む。基地局または端末が送信端として機能するとき、基地局または端末は、本出願の一実施形態における符号化および変調方法のプロセスを実行し、また本出願の一実施形態において提供される通信装置である。
【００３３】
通信システム100内の複数の端末は、D2D（Device to Device、デバイス間）通信で使用され得る2つの端末をさらに含んでもよく、場合によっては、セルラ通信で使用され得る端末をさらに含んでもよい。セルラ通信は、端末と基地局との間で実行される通信である。確かに、D2D端末はセルラ通信機能も有していてもよい。セルラ端末はD2D通信機能も有していてもよく、セルラ端末と別のD2D端末との間の通信が要求されているとき、別のD2D端末とD2D通信を実行することもできる。
【００３４】
セルラ通信中に、基地局は端末にダウンリンクデータを送信し、ここでデータに対してLDPC符号化が実行され、LDPC符号化データが変調され、次いで端末に送信される。端末は基地局にアップリンクデータを送信し、ここでアップリンクデータに対してもLDPC符号化が実行され、LDPC符号化データが変調され、次いで基地局に送信される。D2D通信中に、送信端のD2D端末が受信端のD2D端末にデータを送信するとき、そのデータに対してもLDPC符号化が実行されてもよく、LDPC符号化データが変調され、次いで受信端のD2D端末に送信される。
【００３５】
たとえば、図3では、アクセスリンク（Access Link）を使用して、端末1、端末2、および端末3の間でセルラ通信が実行され、基地局と端末1／端末2／端末3と間で送信されるべきデータに対してLDPC符号化および変調が実行される必要がある。端末4と端末5との間ではD2D通信が実行され、端末6と端末7との間ではD2D通信が実行される。端末4、端末5、端末6、および端末7は、すべてセルラ通信機能を有していてもよい。端末1、端末2、および端末3は、D2D通信機能も有していてもよい。
【００３６】
本出願のこの実施形態では、基地局に接続された制御ノード60は、システム内のリソースを集中的にスケジュールし、端末用のリソースを構成し、リソースの再使用決定を行い、干渉調整を実行することなどができる。
【００３７】
本出願のこの実施形態では、通信システム100は、様々な無線アクセス技術（radio access technology，RAT）を使用するシステム、たとえば、符号分割多元接続（code division multiple access，CDMA）システム、時分割多元接続（time division multiple access，TDMA）システム、周波数分割多元接続（frequency division multiple access，FDMA）システム、直交周波数分割多元接続（orthogonal frequency−division multiple access，OFDMA）システム、シングルキャリア周波数分割多元接続（single carrier FDMA，SC−FDMA）システム、または別のシステムであってもよい。「システム」という用語および「ネットワーク」という用語は互いに交換されてもよい。CDMAシステムは、ユニバーサル地上無線アクセス（universal terrestrial radio access，UTRA）またはCDMA2000などのワイヤレス技術を実装することができる。UTRAは、広帯域CDMA（wideband CDMA，WCDMA(登録商標)）技術およびCDMAから変容した別の技術を含んでもよい。CDMA2000は、暫定規格（interim standard，IS）2000（IS−2000）、IS−95規格、およびIS−856規格をカバーすることができる。TDMAシステムは、ワイヤレス技術、たとえば、モバイル通信用グローバルシステム（global system for mobile communications，GSM(登録商標)）を実装することができる。OFDMAシステムは、発展型ユニバーサル地上無線アクセス（evolved UTRA，E−UTRA）、ウルトラモバイルブロードバンド（ultra mobile broadband，UMB）、IEEE802．11（Wi−Fi）、IEEE802．16（WiMAX）、IEEE 802．20、またはFlash OFDMAなどのワイヤレス技術を実装することができる。UTRAおよびE−UTRAは、UMTSおよびUMTSの発展バージョンに属する。UMTSの新しいバージョン、すなわちE−UTRAは、3GPPロングタームエボリューション（long term evolution，LTE）およびLTEに基づいて進化した様々なバージョンで使用されている。加えて、通信システム100は、将来指向の通信技術にさらに適用可能である。本出願のこの実施形態において提供される技術的解決策は、通信システムがセルラ通信を含む限り、新しい通信技術を使用する任意の通信システムに適用可能である。本出願のこの実施形態において記載されるシステムアーキテクチャおよびサービスシナリオは、本出願のこの実施形態における技術的解決策をより明確に記載するために使用され、本出願のこの実施形態において提供される技術的解決策に対する制限を構成しない。当業者は、ネットワークアーキテクチャが進化し、新しいサービスシナリオが出現するにつれて、本出願のこの実施形態において提供される技術的解決策が、同様の技術的問題にも適用可能であることを知ることができる。
【００３８】
本出願のこの実施形態では、基地局は、端末にワイヤレス通信機能を提供するために、無線アクセスネットワーク上に配置される装置である。基地局は、マクロ基地局、（スモールセルとも呼ばれる）マイクロ基地局、中継局、またはアクセスポイントなどの様々な形態であってもよい。基地局機能を有するデバイスは、異なる無線アクセス技術を使用するシステムでは異なる名称を有してもよい。たとえば、基地局機能を有するデバイスは、LTEシステムでは発展型ノードB（evolved NodeB、eNB、またはeNodeB）、第3世代（3rd generation、3G）システムではノードB（NodeB）などと呼ばれる。説明を容易にするために、本出願のすべての実施形態では、端末にワイヤレス通信機能を提供する装置は、基地局またはBSと総称される。
【００３９】
図3に示された通信システムでは、制御ノードは複数の基地局に接続され、複数の基地局のカバレージ内で複数のD2D端末および複数のセルラ端末のためのリソースを構成することができる。たとえば、基地局はUMTSシステムにおけるNode Bであってもよく、制御ノードはネットワークコントローラであってもよい。別の例では、基地局はスモールセルであってもよく、制御ノードはスモールセルをカバーするマクロ基地局であってもよい。さらに別の例では、制御ノードはRAT間無線ネットワーク協調コントローラなどであってもよく、基地局は無線ネットワーク内の基地局である。これは、本出願のこの実施形態では限定されない。
【００４０】
説明を容易にするために、本明細書では、本出願において使用される概念およびシンボルの意味が最初に記載される。
【００４１】
本出願の実施形態では、Sbは情報ビット列、すなわち、LDPC検査行列を使用して符号化される必要があるシーケンスを表し、シーケンスは複数のビットを含み、ScはLDPC符号化ビット列、すなわち、情報ビット列SbがLDPC検査行列を使用して符号化された後に生成されるシーケンスを表す。SMは変調シンボル列を表し、SRは再送信されるべき再変調シンボル列である。
【００４２】
本出願において提供される通信システムにおいて実装される符号化および変調方法をさらに記載するために、本出願のこの実施形態におけるLDPC基本行列HbおよびLDPC検査行列Hがさらに記載される。
【００４３】
本実施形態における基本行列Hbについては、密度進化理論またはプログレッシブエッジ成長（progressive edge growth、略してPEG）法を使用することにより、基本行列の行の数mbおよび基本行列の列の数nbに基づいて、そのビットレートが
【００４４】
【数４】
2019537378.tif 000006
【００４５】
である基本行列が構築されてもよい。行の数mbの値および列の数の値は、ワイヤレス通信におけるデータ送信要件に従って決定されてもよい。基本行列Hbを生成または構築するための方法は、本明細書では再び記載されない。
【００４６】
LDPC検査行列Hは、1つの基本行列Hbに基づいて構築され、巡回置換行列を使用して拡大を実行することによって取得される。LDPC検査行列Hは以下のように表される。
【００４７】
【数５】
2019537378.tif 000007
【００４８】
ここでPは置換行列を表す。
【００４９】
基本行列Hbが拡大されると、基本行列Hb内の値が−1である各要素が拡大されて、サイズがz×zであるオールゼロの行列が得られ、値が「−1」ではない任意の他の要素は拡大されて、サイズがz×zである置換行列が得られ、ここで、zは実際の拡大率である。置換行列は、対応するシフト回数について単位行列を巡回シフトすることによって取得されてもよく、シフト回数は要素の値に対応する。具体的には、以下の式（1）に従って要素の値が変換されて、シフト回数が取得されてもよい。
【００５０】
【数６】
2019537378.tif 000008
【００５１】
式（1）において、Zoは拡大率の最大値であり、Zfは実際の拡大率であり、p（i，j）は基本行列のi行j列の要素の値であり、
【００５２】
【数７】
2019537378.tif 000009
【００５３】
は丸めを表し、p（f，i，j）はシフト回数を表す。
【００５４】
本出願において提供される技術的解決策は、一例として以下の基本行列Hbを使用することによって下記に記載される。
【００５５】
【数８】
2019537378.tif 000010
【００５６】
基本行列Hbの行の数mbは3に等しく、列の数nbは6に等しい。言い換えれば、基本行列Hbは3×6の行列である。
【００５７】
基本行列Hbが拡大されると、基本行列Hb内の要素「0」が単位行列を使用して置換され、要素「−1」がオールゼロの行列を使用して置換され、「0」でも「−1」でもない要素に対して、単位行列に基づいて巡回置換が実行される。たとえば、2行目の2番目の要素は2であり、実際の拡大率zは3に等しいことが想定される。この場合、対応する置換行列は、単位行列を2回右または左に巡回シフトすることによって取得される。
【００５８】
要素「0」を置換するための単位行列は以下の通りである。
【００５９】
【数９】
2019537378.tif 000011
【００６０】
要素「−1」を置換するためのオールゼロの行列は以下の通りである。
【００６１】
【数１０】
2019537378.tif 000012
【００６２】
要素「1」を置換するための行列は、単位行列を1ビットだけ左または右に巡回シフトすることによって取得され、右巡回シフトがここでの例として使用される。
【００６３】
【数１１】
2019537378.tif 000013
【００６４】
要素「2」を置換するための行列は、単位行列を2ビットだけ左または右に巡回シフトすることによって取得され、右巡回シフトがここでの例として使用される。
【００６５】
【数１２】
2019537378.tif 000014
【００６６】
拡大されたLDPC検査行列はm×nの行列であり、m＝z×mb＝3×3＝9であり、n＝z×nb＝3×6＝18である。具体的には、拡大されたLDPC検査行列は、以下のように9×18の行列である。
【００６７】
【数１３】
2019537378.tif 000015
【００６８】
言い換えれば、検査行列Hは、複数の3×3の置換行列を含む行列であり、LDPCのコード長は18であり、LDPC符号化の検査ビットの数は9である。
【００６９】
本出願の実施形態において提供される符号化および変調方法ならびに通信装置をさらに記載するために、本出願の実施形態における技術用語、すなわち、列重みおよび符号度が最初に下記に記載される。
【００７０】
列重み：基本行列Hbの場合、列重みは各列の「−1」ではない要素の数である。たとえば、基本行列Hbの列重みは下記の表1で計算される。
【００７１】
【表１】
2019537378.tif 000016
【００７２】
【数１４】
2019537378.tif 000017
【００７３】
検査行列Hの場合、列重みは各列の要素「1」の数である。たとえば、検査行列Hの列重みは下記の表2で計算される。
【００７４】
【表２】
2019537378.tif 000018
【００７５】
【数１５】
2019537378.tif 000019
【００７６】
LDPC検査行列Hが拡大率zを使用して基本行列Hbを拡大することによって生成された後、z個の拡大された列の列重み値はz個の拡大された列に対応する元の列の列重み値に等しいという原理に従って、検査行列Hの対応する列の列重み値は、基本行列Hbの各列の列重み値を計算することによって取得できることに留意されたい。たとえば、基本行列Hbの列1の列重み値は2である。拡大率z＝3を使用して基本行列Hbが拡大された後、列1は検査行列Hの列1、列2、および列3に拡大され、列1、列2、および列3の列重み値は、基本行列Hbの列1の列重み値2に等しい。
【００７７】
符号度：本出願の実施形態における符号度は以下のように取得される：LDPC検査行列Hを使用して送信されるべき情報ビット列Sbを符号化してコード列Scを取得することであって、コード列Sc内のビットが複数のコードブロックにグループ化され、たとえば、コード列Sc内のビットが拡大率zを使用して複数のコードブロックにグループ化される、取得すること、および各コードブロックの次数を計算して各コードブロックの符号度を取得すること。
【００７８】
本出願の実施形態では、符号度を計算する方式は柔軟かつ可変であってもよく、少なくとも以下の2つの方式を含んでもよい。
【００７９】
方式1：基本行列Hbの各列の列重みを計算し、各列の列重みに基づいて、各列に対応するコードブロックの次数を計算する。
【００８０】
方式2：検査行列Hの各列の列重みを計算し、各列の列重みに基づいて、各列に対応するコードブロックの次数を計算する。
【００８１】
9×18の検査行列Hを使用して符号化を介して取得され、18のコード長を有するコード列Scが一例として使用される。コード列Scは、ブロック当たりz＝3ビットを有する6つのブロック、すなわち、コードブロック1、コードブロック2、コードブロック3、コードブロック4、コードブロック5、およびコードブロック6に分割される。LDPC検査行列Hの列であり、各コードブロックに対応する列は、3つの3×3のブロック行列である。表3と行列の組合せが下記に示される。
【００８２】
具体的な実装中に符号度を計算する上記の2つの方式のための複数の可能な形態が存在する。
【００８３】
コード列Scの各コードブロックの符号度を計算する1つの方式では、対応するコードブロックの符号度は、基本行列Hbの各列の列重みを計算することにより、すなわち、基本行列Hbの各列内の「−1」ではない要素の数を計算することによって取得することができる。たとえば、基本行列Hbの列1の列重み値が2であることが計算を介して得られた後、コードブロック1の符号度は2として取得することができる。
【００８４】
コード列Scの各コードブロックの符号度を計算する別の方式では、対応するコードブロックの符号度は、基本行列Hbの各列の列重みを計算し、次いでその列重みに拡大率を乗算することによって取得することができる。たとえば、基本行列Hbの列1の列重み値が2であること計算を介して得られた後、列重み値2に拡大率3が乗算され、次いでコードブロック1の符号度が6として取得することができる。
【００８５】
コード列Scの各コードブロックの符号度を計算するまた別の方式では、コードブロックの符号度は、検査行列Hの各列の列重み値が検査行列Hの各列内の要素「1」の数を計算することによって取得された後に取得することができる。
たとえば、検査行列Hの列1〜3の列重み値が2であることが計算を介して得られた後、コードブロック1の符号度は2として取得することができる。
【００８６】
コード列Scの各コードブロックの符号度を計算するさらに別の方式では、コードブロックの符号度は、検査行列H内で、各コードブロックに対応する列の列重み値を加算することにより、または単一の列の列重みに拡大率を乗算することによって取得することができる。たとえば、検査行列Hの列1〜3の列重み値がすべて2であることが計算を介して得られた場合、コードブロック1の符号度は代替として、2＋2＋2＝6、または2×3＝6などであってもよい。
【００８７】
【表３】
2019537378.tif 000020
【００８８】
【数１６】
2019537378.tif 000021
【００８９】
上記に示されたように、LDPC符号化コード列Scは6つのコードブロックに分割され、各コードブロックの符号度は以下の通りである：コードブロック1の符号度は2であり、コードブロック2の符号度は3であり、コードブロック3の符号度は1であり、コードブロック4の符号度は3であり、コードブロック5の符号度は1であり、コードブロック6の符号度は2である。
【００９０】
表1を表2と比較することにより、各コードブロックの符号度値は、基本行列Hbの各列の列重み値と同じであり、拡大された検査行列Hの対応する列の列重み値に等しいことが分かる。
【００９１】
本出願において提供される通信システムに実装された符号化および変調方法をさらに記載するために、本出願のこの実施形態におけるLDPC符号化コード列内の各コードブロックの信頼性と各ブロックの列重み／符号度との間の関連付け関係が最初に記載される。
【００９２】
LDPC検査行列を使用して送信されるべき情報ビット列Sbに対してLDPC符号化が実行された後、コード列Scが取得され、コード列Scは複数のビットを含み、各ビットの信頼性は異なる。本出願のこの実施形態では、符号化ビットの信頼性は、その符号化ビットが属するコードブロックの符号度に関連付けられ、コードブロックの符号度は、基本行列Hbまたは検査行列Hの列重み値に正比例する。
【００９３】
具体的には、基本行列Hbの列の列重み値が高いと、その列に対応するコード列Sc内のコードブロックの信頼性が高く、コードブロックに属するビットの信頼性が高く、コードブロックが変調された後に実行されるべき送信のビット誤り率が低いことを示す。逆に、基本行列Hbの列の列重み値が低いと、その列に対応するコード列Sc内のコードブロックの信頼性が低く、コードブロックに属するビットの信頼性が低く、コードブロックが変調された後に実行されるべき送信のビット誤り率が低いことを示す。
【００９４】
具体的には、表4に示されたように、LDPC符号化コード列Scは、18ビット：S1、S2、S3、S4、S5．．．．．．S18を含み、拡大率zを使用して6つのコードブロックに分割されることが想定される。
【００９５】
本出願の上記実施形態において提供される計算方式での計算によれば、各コードブロックの符号度は以下の通りである：コードブロック1の符号度は2であり、コードブロック2の符号度は3であり、コードブロック3の符号度は1であり、コードブロック4の符号度は3であり、コードブロック5の符号度は1であろ、コードブロック6の符号度は2である。
【００９６】
本明細書では、対応するコードブロックの符号度として、基本行列Hbまたは検査行列Hの列の列重みが使用される。別の実装形態では、代替として、基本行列Hbの列の列重みに拡大率zが乗算されてもよく、積がコードブロックの符号度として使用されるか、またはコードブロックに対応するz個の列の列重みがコードブロックの符号度として加算される。
【００９７】
コードブロック2の符号度およびコードブロック4の符号度は比較的高く、したがって、コードブロック2およびコードブロック4は、信頼性が最も高いコードブロックと見なされてもよい。コードブロック2およびコードブロック4は、コード列Sc内のビットS4、S5、S6およびビットS10、S11、S12に対応し、それらの6つのビットは信頼性が最も高いと見なされてもよい。同様に、コード列Sc内の各ビットの信頼性が判定されてもよい。
【００９８】
【表４】
2019537378.tif 000022
【００９９】
以下では、図1から図12および表1から表4を参照して、本出願の実施形態において提供される符号化および変調方法が通信システム100内のセルラ端末、D2D端末基地局、および制御ノードに適用される実装プロセスを記載する。
【０１００】
図4は、本出願の一実施形態による、通信装置の構造図である。通信装置はプロセッサ40および送信機42を含む。
【０１０１】
プロセッサ40は、情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPC検査行列Hを使用して情報ビット列Sbを符号化し、変調シンボル列SMを取得するためにコード列Scを変調するように構成され、コード列Sc内の信頼性が最も低いコードブロック内のビットは、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる。これにより、信頼性が最も低いコードブロック内のビットをコンステレーション変調に使用される信頼性が最も低いビット位置にマッピングすることによって引き起こされる、不十分な変調効果および非常に高いビット誤り率の問題が回避され、その結果、変調シンボル列の信頼性は比較的高い。
【０１０２】
要件に従って、異なるデータまたはシグナリングを処理するように構成された複数のプロセッサが配置されてもよい。たとえば、プロセッサ41がさらに配置されてもよい。あるいは、複数のプロセッサが符号化および変調を別々に処理するように構成される。たとえば、プロセッサ40はLDPCエンコーダとして使用され、プロセッサ41はコンステレーション変調器として使用される。詳細については、図5を参照されたい。
【０１０３】
送信機42は、変調シンボル列SMを受信端に送信するように構成される。別の実装形態では、送信機42は、代替として、送信機、通信インターフェースなどであってもよい。
【０１０４】
通信装置は、コンピュータ実行可能命令を記憶するメモリ43、およびシステムバス44をさらに含む。システムバスは、プロセッサ40、プロセッサ41、メモリ43などに接続される。
【０１０５】
図5は、本出願の一実施形態のシナリオを示す。この実施形態では、通信装置は、具体的には端末および基地局である。端末は送信端として機能し、受信端として機能する基地局にデータまたはシグナリングを送信する。データおよびシグナリングは情報ビット列Sbとして具現化される。シナリオにおいて符号化および変調を実現するプロセスが図6を参照して記載される。
【０１０６】
ステップ100：情報ビット列Sbを取得し、端末のLDPCエンコーダ40が、低密度パリティチェックLDPC検査行列Hを使用して情報ビット列Sbを符号化して、符号化コード列Scを取得する。
【０１０７】
ステップ101：コンステレーション変調器41が、コード列Scを変調して変調シンボル列SMを取得し、信頼性が最も低いコードブロック内のビットは、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる。これにより、信頼性が最も低いコードブロック内のビットをコンステレーション変調に使用される信頼性が最も低いビット位置にマッピングすることによって引き起こされる、不十分な変調効果および非常に高いビット誤り率の問題が回避され、その結果、変調シンボル列の信頼性は比較的高い。
【０１０８】
ステップ102：端末の送信機42が、アップリンク送信を実行して変調シンボル列を基地局に送信する。
【０１０９】
変調シンボル列を受信した後、基地局の受信機47は、最初にコンステレーション変調器45を使用して変調シンボル列に対してコンステレーション復調を実行することができ、次いで、LDPCデコーダ46はLDPC復号を実行する。端末側では変調結果のビット誤り率が低い。したがって、基地局側で復調が実行された場合、復号は正しく実行することができ、それによって送信性能が改善される。
【０１１０】
場合によっては、端末はメモリ43をさらに含んでもよい。メモリ43はコンピュータ命令を記憶し、システムバス44を使用してLDPCエンコーダ40およびコンステレーション変調器41に接続される。LDPCエンコーダ40およびコンステレーション変調器41は、メモリ43に記憶された命令を実行して符号化および変調を完了する。基地局はメモリ48をさらに含んでもよい。メモリ48はコンピュータ命令を記憶し、システムバス49を使用してコンステレーション復調器45およびLDPCデコーダ46に接続される。コンステレーション復調器45およびLDPCデコーダ46は、メモリ48内の命令を実行して復調および復号を完了する。
【０１１１】
図5は、端末が送信端として機能し、基地局が受信端として機能する場合を示すことに留意されたい。本出願のこの実施形態におけるアプリケーションシナリオは、これに限定されず、基地局が送信端として機能し、端末が受信端として機能し、基地局がダウンリンクデータもしくはシグナリングを端末に送信するときにも適用可能であり、または、D2D端末の送信端がD2DデータもしくはシグナリングをD2D端末の受信端に送信するときにも適用可能であり、または基地局がデータもしくはシグナリングを別の基地局に送信するときにも適用可能であり、または制御ノードがデータもしくはシグナリングを基地局に送信するときなどにも適用可能である。本出願におけるLDPC符号化および変調の技術的解決策は、データまたはシグナリングの送信が一対の通信デバイス間で実行される限り適用されてもよい。
【０１１２】
本出願において提供される符号化および変調方法ならびに通信装置によれば、LDPC符号化中に異なる信頼性を有するコードブロック内のビットは、コンステレーション変調中に異なる信頼性を有するビットと一緒に変調されてもよく、信頼性が最も低いコードブロック内のビットは信頼性が最も低くはないビット位置にマッピングされて、LDPCコードの変調ビットの非常に不十分な信頼性が回避され、その結果、符号化性能が改善され、ビット誤り率を効果的に低減することができ、より信頼性が高い送信が実現される。
【０１１３】
可能な実装形態では、信頼性が最も低いコードブロック内のビットは、信頼性が2番目に低いかまたはより信頼性が高いビット位置にマッピングされてもよい。このようにして、信頼性が最も低いコードブロック内のビットが、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビットを使用して変調された後、信頼性が最も低いコードブロック内のビットの信頼性が著しく向上することが十分に保証されてもよく、それによってビット誤り率がさらに減少する。
【０１１４】
あるいは、別の可能な実装形態では、信頼性が最も低いコードブロック内のビットがコンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされないように防止するために、信頼性が最も高いコードブロック内のビットが、信頼性が最も低いビット位置にマッピングされる。このようにして、コンステレーション変調に使用される信頼性が最も低いビット位置が、信頼性が最も低いコードブロック内のビットを変調するために使用されないことが保証されてもよく、それによって変調性能が効果的に改善され、ビット誤り率が減少する。
【０１１５】
本出願のこの実施形態におけるコンステレーション変調は、16QAMコンステレーション変調、64QAMコンステレーション変調、128QAMコンステレーション変調、または256QAMコンステレーション変調である。コンステレーション変調の表現の形態はコンステレーションダイアグラムであってもよく、複数のコンステレーションポイントはコンステレーションダイアグラム内に分散され、各コンステレーションポイントは複数のビットを含み、各コンステレーションポイントは1つのシンボルに対応する。別の可能な実装形態では、コンステレーション変調はさらに、コンステレーションマッピングテーブルであってもよく、すなわち、コンステレーションダイアグラム内の各コンステレーションポイントに対応するビットおよびシンボルは、表現のために1つのテーブル内に描かれる。コンステレーションマッピングテーブルもしくはコンステレーションダイアグラムを取得するための方法、またはコンステレーションマッピングテーブルもしくはコンステレーションダイアグラムを構築する方式は、本明細書では再び記載されない。
【０１１６】
コンステレーション変調の表現の複数の形態が存在してもよく、コンステレーション変調の実際の変調プロセスは同じである。この実施形態では、コンステレーションダイアグラムの形態が説明に使用される。マッピング原理に従って他の形態が取得されてもよい。
【０１１７】
典型的な16QAMコンステレーションダイアグラムが図1に示され、典型的な64QAMコンステレーションダイアグラムが図2に示される。本出願のこの実施形態では、一例として2つのタイプのコンステレーション変調を使用して変調プロセスが詳細に記載される。他のコンステレーション変調形態の場合、変調プロセスは同様である。
【０１１８】
本出願のこの実施形態では、コンステレーション変調プロセスは、3つのシナリオを使用して記載される。
【０１１９】
第1のシナリオ：基本行列Hb内の各列の列重みが計算され、コード列Sc内のコードブロックであり、各列に対応するコードブロックの符号度が決定され、コード列Sc内のコードブロックの符号度に基づいてコンステレーション変調が実行されるプロセス。
【０１２０】
たとえば、LDPC検査行列Hを使用して情報ビット列Sbが符号化された後に取得されたコード列Scは、110 101 110 011 101 100であり、コードブロック1、コードブロック2、コードブロック3、コードブロック4、コードブロック5、およびコードブロック6に分割される。コードブロックの分割規則は前述されている。詳細は本明細書では再び記載されない。
【０１２１】
この実施形態では、基本行列Hbの各列の列重みが計算され、コード列Sc内のコードブロックであり、各列に対応するコードブロックの符号度が決定される。
【０１２２】
表5の対応関係に基づいて、コードブロック2の符号度およびコードブロック4の符号度は、基本行列Hbの列2および列3の列重み値3と同じであり、コードブロック2の信頼性およびコードブロック4の信頼性は最も高いと見なされてもよいことが分かる。言い換えれば、4番目〜6番目、10番目〜12番目のビット101011の信頼性は最も高い。コードブロック3の符号度およびコードブロック5の符号度は、基本行列Hbの列3および列5の列重み値1と同じであり、コードブロック3の信頼性およびコードブロック5の信頼性は最も低いと見なされてもよい。言い換えれば、7番目〜9番目、13番目〜15番目のビット110101の信頼性は最も低い。コードブロック1の符号度およびコードブロック6の符号度は、基本行列Hbの列1および列6の列重み値2と同じであり、コードブロック1の信頼性およびコードブロック1の信頼性は中程度であると見なされてもよい。言い換えれば、1番目〜3番目、16番目〜18番目のビット110100の信頼性は中程度である。
【０１２３】
【表５】
2019537378.tif 000023
【０１２４】
図1に示された16QAMコンステレーションダイアグラムを使用してコード列Sc 110 101 110 011 101 100が変調される場合、16QAMコンステレーションダイアグラム内の各コンステレーションポイントに4ビットがマッピングされてもよく、4ビットの1番目と2番目のビットは信頼性が高く、3番目と4番目のビットは信頼性が低い。コード列Sc内の信頼性が最も低いコードブロック内のビットは、16QAMコンステレーションダイアグラム内のコンステレーションポイントの信頼性が最も低くはないビット位置にマッピングされ、信頼性が最も低くはないビット位置は、具体的には1番目と2番目のビットの位置である。場合によっては、コード列Sc内の信頼性が最も高いコードブロック内のビットは、変調プロセスにおいて16QAMコンステレーションダイアグラム内のコンステレーションポイントの信頼性が最も低いビット位置にマッピングされ、信頼性が最も低いビット位置は、3番目と4番目のビットの位置である。加えて、コード列Sc内の信頼性が中程度のコードブロック内のビットは、コンステレーションポイントの1番目〜4番目のビットの位置にランダムにマッピングされるか、または信頼性が2番目に高いビットとして3番目と4番目のビットの位置にマッピングされるか、または信頼性が2番目に低いコードブロック内のビットとして1番目と2番目のビットの位置にマッピングされてもよい。
可能なマッピング関係が下記の表6に示される。
【０１２５】
【表６】
2019537378.tif 000024
【０１２６】
本出願のこの実施形態では、コード列Sc 110 101 110 011 101 100は、1つずつコンステレーションポイントにマッピングする方式をもはや使用しない。図1および表6を参照すると、信頼性が最も低いコードブロック3のシーケンス番号が7および8であるビット11は、16QAMコンステレーションダイアグラム内の1番目と2番目の信頼性が最も低くはないビットの位置にマッピングされる（ここでは、1番目と2番目のビットの位置は信頼性が最も高いビット位置である）。場合によっては、信頼性が中程度のコードブロック1のシーケンス番号が1および2であるビット11は、16QAMコンステレーションダイアグラム内の3番目と4番目の信頼性が最も低いビットの位置にマッピングされ、対応するコンステレーションポイントは1111であり、コンステレーションポイント1111に対応するシンボルは−1−jである。
【０１２７】
信頼性が最も低いコードブロック3のシーケンス番号が9であるビット0および信頼性が最も低いコードブロック5のシーケンス番号が13であるビット1は、16QAMコンステレーションダイアグラム内の1番目と2番目の信頼性が最も低くはないビットの位置にマッピングされる（ここでは、1番目と2番目のビットの位置は信頼性が最も高いビット位置である）。場合によっては、信頼性が中程度のコードブロック1および信頼性が最も高いコードブロック2のシーケンス番号が3および4であるビット01は、16QAMコンステレーションダイアグラム内の3番目と4番目の信頼性が最も低いビットの位置にマッピングされ、対応するコンステレーションポイントは0101であり、対応するシンボルは3−jである。
【０１２８】
信頼性が最も低いコードブロック5のシーケンス番号が14および15であるビット01は、16QAMコンステレーションダイアグラム内の1番目と2番目の信頼性が最も高いビットの位置にマッピングされる。場合によっては、信頼性が最も高いコードブロック2のシーケンス番号が5および6であるビット01は、16QAMコンステレーションダイアグラム内の3番目と4番目の信頼性が最も低いビットの位置にマッピングされ、対応するコンステレーションポイントは0101であり、コンステレーションポイント0101に対応するシンボルは3−jである。
【０１２９】
信頼性が中程度のコードブロック6のシーケンス番号が16および17であるビット01は、16QAMコンステレーションダイアグラム内の1番目と2番目の信頼性が最も高いビットの位置にマッピングされる。場合によっては、信頼性が最も高いコードブロック4のシーケンス番号が10および11であるビット01は、16QAMコンステレーションダイアグラム内の3番目と4番目の信頼性が最も低いビットの位置にマッピングされ、ビット01に対応するコンステレーションポイントは1001であり、対応するシンボルは−3＋jである。
【０１３０】
最後に、残りの信頼性が最も高いコードブロック4のシーケンス番号が12であるビット1、信頼性が中程度のコードブロック6のシーケンス番号が18であるビット0、および別のコードワード内の2ビットは、4つのビットグループを形成する。4つのビットグループは、16QAMコンステレーションダイアグラム内の対応するコンステレーションポイントにマッピングされる。
【０１３１】
上記の変調が実行された後、シンボル列−1−j、3−j、3−j、−3＋j．．．．としてSMが出力される。
【０１３２】
上記のすべてのマッピングプロセスにより、信頼性が最も低いコードブロック3および信頼性が最も低いコードブロック5のビットが、コンステレーション変調において信頼性が最も低くはないビット位置にすべてマッピングされることが保証される。したがって、信頼性が最も低いビットが、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされないことが保証されてもよく、それによって変調性能が改善され、ビット誤り率が増加する。
【０１３３】
可能な実施形態では、コード列Sc内の複数のコードブロック内のビットに対してコンステレーション変調を実行する前に、送信端はさらにコード列Scをグループ化することができる。たとえば、コード列Sc内の複数のコードブロックは少なくとも2つのグループにグループ化され、1つのグループは信頼性が最も高いコードブロックを含み、別のグループは信頼性が最も低いコードブロックを含み、別のグループ内の信頼性が最も低いコードブロック内のビットは、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる。このようにして、信頼性が最も高いコードブロックと信頼性が最も低いコードブロックがグループ化を介して互いに区別され、その結果、コンステレーション変調プロセスにおいてマッピング処理をより迅速に実行することができ、それによって変調効率が改善される。
【０１３４】
具体的な実装プロセスでは、図7に示されたように、コード列Sc内の信頼性が最も高いコードブロック2および信頼性が最も高いコードブロック4が1つのグループにグループ化されてもよく、信頼性が最も低いコードブロック3および信頼性が最も低いコードブロック5が別のグループにグループ化されてもよく、信頼性が中程度のコードブロック1および信頼性が中程度のコードブロック6は、高信頼性グループおよび低信頼性グループに分散される。
【０１３５】
あるいは、コード列Scは複数のグループに分割される。各グループは、少なくとも1つの信頼性が最も高いコードブロックおよび少なくとも1つの信頼性が最も低いコードブロックを含み、16QAMに対応して、グループの数は2であり、各グループに3つのコードブロックが存在する。図8に示されたように、グループ1は、信頼性が最も高いコードブロック2、信頼性が最も低いコードブロック5、および信頼性が中程度のコードブロック1を含み、グループ2は、信頼性が最も高いコードブロック4、信頼性が最も低いコードブロック3、および信頼性が中程度のコードブロック6を含む。
【０１３６】
図2にされた64QAMコンステレーションダイアグラムを使用してコード列Sc 110 101 110 011 101 100が変調される場合、64QAMコンステレーションダイアグラム内の各コンステレーションポイントに6ビットがマッピングされてもよく、6ビットの中の1番目と2番目のビットは信頼性が最も高く、3番目と4番目のビットは信頼性が中程度であり、または言い換えれば、3番目と4番目のビットは信頼性が2番目に高いかもしくは信頼性が2番目に低く、5番目と6番目のビットは信頼性が最も低い。変調プロセスでは、コード列Sc内の信頼性が最も高いコードブロック内のビットは、64QAMコンステレーションダイアグラム内のコンステレーションポイントの5番目と6番目のビットにマッピングされ、コード列Sc内の信頼性が最も低いコードブロック内のビットは、64QAMコンステレーションダイアグラム内のコンステレーションポイントの1番目と2番目のビットにマッピングされ、コード列Sc内の信頼性が中程度のコードブロック内のビットは、コンステレーションポイントの3番目および4番目のビットにマッピングされる。
可能なマッピング関係が下記の表7に示される。
【０１３７】
【表７】
2019537378.tif 000025
【０１３８】
本出願のこの実施形態では、コード列Sc 110 101 110 011 101 100は、1つずつコンステレーションポイントにマッピングする方式をもはや使用しない。図2を参照すると、信頼性が中程度のコードブロック1のシーケンス番号が1および2であるビット11は、64QAMコンステレーションダイアグラム内の3番目と4番目の信頼性が中程度のビットの位置にマッピングされ、信頼性が最も高いコードブロック2のシーケンス番号が4および5であるビット10は、64QAMコンステレーションダイアグラム内の5番目と6番目の信頼性が最も低いビットの位置にマッピングされ、信頼性が最も低いコードブロック3のシーケンス番号が7および8であるビット11は、64QAMコンステレーションダイアグラム内の1番目と2番目の信頼性が最も高いビットの位置にマッピングされ、対応するコンステレーションポイントは111110であり、コンステレーションポイント111110に対応するシンボルは−3−1jである。他のビットのマッピングも同様であり、ここでは列挙されない。
【０１３９】
同様に、変調効率を高めるために、具体的な実装プロセスでは、図9に示されたように、コード列Sc内の信頼性が最も高いコードブロック（コードブロック2およびコードブロック4）が1つのグループにグループ化されてもよく、信頼性が最も低いコードブロック（コードブロック3およびコードブロック5）が別のグループにグループ化されてもよく、信頼性が中程度のコードブロック（コードブロック1およびコードブロック6）が信頼性が中程度のグループにグループ化されてもよい。
【０１４０】
あるいは、コード列Scは複数のグループに分割され、各グループは、少なくとも1つの信頼性が最も高いコードブロック、1つの信頼性が最も低いコードブロック、および1つの信頼性が中程度のコードブロックを含む。
【０１４１】
たとえば、図10に示されたように、グループ1は、信頼性が最も高いコードブロック2、信頼性が最も低いコードブロック5、および信頼性が中程度のコードブロック6を含み、グループ2は、信頼性が最も高いコードブロック4、信頼性が最も低いコードブロック3、および信頼性が中程度のコードブロック1を含む。
【０１４２】
第2のシナリオ：LDPC検査行列H内の各列の列重みが計算され、コード列Sc内のコードブロックであり、各列に対応するコードブロックの符号度が決定され、コード列Sc内のコードブロックの符号度に基づいてコンステレーション変調が実行されるプロセス。
【０１４３】
表8を参照すると、この実施形態は、基本行列Hb内の各列の列重みを計算し、コード列Sc内にあり、各列に対応するコードブロックの符号度を決定するプロセスと同様である。加えて、LDPC検査行列H内の特定の列の列重みは、基本行列Hb内の対応する元の列の列重みに等しい。したがって、LDPC検査行列H内の特定の列に対応するコードブロックの符号度は、基本行列Hb内の対応する元の列に対応するコードブロックの符号度に等しく、コードブロック内の各ビット間のマッピング関係および16QAMおよび64QAMにおける高信頼性／低信頼性ビットも同じである。詳細については、表6および表7を参照されたい。したがって、変調シンボル列も同じである。そのプロセスは本明細書で再び記載されない。
【０１４４】
【表８】
2019537378.tif 000026
【０１４５】
確かに、ここでのコードブロックの符号度は、LDPC検査行列Hの単一の列の対応する列重みのさらにz倍であってもよく、z個の列の列重みの合計であってもよい。しかしながら、コード列のコードブロックの信頼性の対応関係は同じである。詳細は本明細書では再び記載されない。
【０１４６】
図1に示された16QAMコンステレーションダイアグラムまたは図2に示された64QAMコンステレーションダイアグラムを使用してコード列Sc 110 101 110 011 101 100が変調される場合、コード列Scのマッピング関係は、表6または表7に示されたマッピング関係と同じである。基本行列Hbの列重みはLDPC検査行列Hの列重みに対応するので、基本行列HbとLDPC検査行列Hで決定することができるビットの重み値も一致し、その後のマッピングおよび変調結果も同じである。詳細は本明細書では再び記載されない。
【０１４７】
16QAMコンステレーションダイアグラムまたは64QAMコンステレーションダイアグラムのどちらが使用されるかにかかわらず、コンステレーションポイントへのマッピングが実行されると、LDPC符号化された信頼性が最も低いコードブロック内のビットがコンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされることだけが必要とされる。場合によっては、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビット位置へのマッピングを実行する原理を使用することにより、均一な信頼性を実現することができ、それによって符号化性能の技術的効果が改善される。
【０１４８】
チャネル環境は複雑かつ可変であるため、チャネル符号化中に、通信システムの性能を改善するために、ハイブリッド自動再送要求（hybrid automatic repeat request，HARQ）技術を使用してコードワードが再送信される必要がある。HARQ技術は、2つのソリューション：チェイス結合（chase combining，CC）および増分冗長（incremental redundancy，IR）を含む。
【０１４９】
初期送信レートで送信端によって最初に送信されたLDPCコードを復号した後、受信端は、最初に送信されたLDPCコードが復号に成功したかどうかを判定することができ、最初に送信されたLDPCコードが復号に成功したと判定した場合、送信端に肯定応答（acknowledgment，ACK）命令を送信して、現在のデータ送信を完了する、または最初に送信されたLDPCコードが復号に失敗したと判定した場合、送信端に否定応答（negative acknowledgment，NACK）命令を送信し、その結果、受信端によって実行される復号が成功するか、または再送信回数が事前設定されたしきい値に達するまで、送信端が再送信を実行する。
【０１５０】
別の可能な実装形態では、受信端が第1の変換行列を使用して最初に送信されたLDPCコードを復号した後、受信端は最初に送信されたLDPCコードが復号に成功たかどうかを判定し、最初に送信されたLDPCコードが復号に成功したと判定した場合、送信端にACK命令を送信して、現在のデータ送信を完了する、または最初に送信されたLDPCコードが復号に失敗したと判定した場合、送信端にNACK命令を送信し、その結果、送信端はNACK命令に基づいて再送信されるべきビットを構築し、再送信レートで再送信されるべきビットを送信する。
【０１５１】
上記の可能な実装形態を参照して、本出願の技術的解決策がHARQ（HARQ：Hybrid Automatic Repeat reQuest、ハイブリッド自動再送要求）再送信に適用されると、図11に示されたように、本出願の一実施形態において提供される符号化および変調方法は以下の通りである。
【０１５２】
ステップ200：シンボル列SMが再送信される必要があると判断する。
【０１５３】
送信端がシンボル列SMを決定する方式は、以下の2つの方式を含むが、それらに限定されないことに留意されたい：1つの方式では、受信端によって送信されたNACK命令が受信された場合、再送信が必要であると考えられ、または他の方式では、受信端によって返信されたACK命令が所定の時間内に受信されない場合、再送信が必要であると考えられる。
【０１５４】
ステップ201：コンステレーション変調を介して、コード列Sc内の再送信される必要があるビットを変調して、再送信されるべき変調シンボル列SRを取得する。
【０１５５】
ステップ202：再送信されるべきシンボル列SRを受信端に送信する。
【０１５６】
再送信されるべきシンボル列SRを受信した後、受信端は再送信されるべきシンボル列SRを復調および復号する。
【０１５７】
ステップ201の具体的な実施中、少なくとも以下の3つの方式が存在する。
【０１５８】
第1の方式では、コード列Sc内の再送信される必要があるコードブロック内のビットは、再送信されるべき変調シンボル列SRを取得するために、初期再送信中に使用されたマッピング方式と同じマッピング方式で変調され、コード列Sc内の再送信される必要がある信頼性が最も低いコードブロック内のビットは、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる。場合によっては、コード列Sc内の信頼性が最も低いコードブロック内のビットは、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビット位置にマッピングされ、コード列Sc内の再送信される必要がある信頼性が最も高いコードブロック内のビットは、再送信されるべき変調シンボル列SRを取得するために、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされる。
【０１５９】
第2の方式では、コード列Sc内の再送信される必要があるコードブロック内のビットは、再送信されるべき変調シンボル列SRを取得するために、初期再送信中に使用されたマッピング方式とは異なるマッピング方式で変調される。言い換えれば、再送信される必要があるコードブロック内のビットは、コンステレーション変調のためのコンステレーションポイントのビット位置に順次マッピングされる。
【０１６０】
第3の方式では、再送信される必要があるLDPC符号化コードブロック内のビットは、ビットが上記の2つの方式のいずれかでマッピングされる前に反転される。たとえば、コードブロック2およびコードブロック3の中のビットが再送信される必要があり、信頼性が最も高いコードブロック2の1番目と2番目のビット10が反転されて01を取得し、信頼性が最も低いコードブロック5の1番目と2番目のビット10が反転されて01を取得し、次いで、01および01が結合された後にマッピングが実行される。マッピングプロセスは、上記の2つの方式のうちの1つであってもよい。
【０１６１】
端末が、受信端によって送信されたNACK命令を再び受信するか、または所定の時間内にACK命令をまだ受信しない場合、端末は、受信端によって送信された肯定応答ACK命令が受信されるか、または再送信回数が事前設定されたしきい値に達するまで、再送信されるべきシンボル列SRを再生成し、再送信されるべきシンボル列SRを受信端に送信することに留意されたい。
【０１６２】
本出願において提供され、HARQ送信プロセスを参照して提供される技術的解決策によれば、異なる信頼性を有するビットは、結合利得を取得するために複数回送信され、その結果、ビット誤り率がさらに低減され、それによって送信信頼性が向上する。
【０１６３】
上記は、通信システムの全体的な環境およびハードウェア装置の観点から、ならびに方法プロセスの観点から、本出願の実施形態において提供される解決策を主に記載している。上記の機能を実装するために、端末、基地局、および制御ノードなどのネットワーク要素は、機能を実行するための対応するハードウェア構造および／またはソフトウェアモジュールを含むことを理解されたい。当業者は、本明細書で開示された実施形態に記載された例と組み合わせて、本出願におけるハードウェアの形態で、またはコンピュータソフトウェアを結合するハードウェアの形態で、アルゴリズムステップが実装されてもよいことを非常に容易に理解するはずである。機能がハードウェアによって実行されるか、ハードウェアを駆動するコンピュータソフトウェアによって実行されるかは、特定の用途および技術的解決策の設計制約条件に依存する。当業者は、様々な方法を使用して、特定の用途ごとに記載された機能を実装することができるが、その実装形態が本出願の範囲を超えると考えられるべきではない。
【０１６４】
本出願の実施形態における方法例に従って、通信装置の機能モジュールが分割されてもよい。たとえば、機能モジュールは機能に基づいて分割されてもよく、または2つ以上の機能が1つの処理モジュールに統合されてもよい。上記の統合モジュールは、ハードウェアの形態で実装されてもよく、ソフトウェア機能モジュールの形態で実装されてもよい。本出願のこの実施形態におけるモジュール分割は一例であり、論理的な機能分割にすぎず、実際の実装形態では他の分割方式が存在してもよいことに留意されたい。
【０１６５】
本出願の実施形態において提供される通信装置は、セルラ端末、D2D端末、基地局、制御ノードなどであってもよい。通信装置の機能の具体的な実装形態については、第1の態様の可能な実装形態において提供された符号化および変調方法を参照されたい。
【０１６６】
機能モジュールが機能に基づいて分割されるとき、図12は、本出願の実施形態による通信装置の実施形態1の概略構成図である。
【０１６７】
この実施形態における通信装置は、
情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPC検査行列Hを使用して情報ビット列Sbを符号化するように構成された符号化ユニット10と、
変調シンボル列SMを取得するために、符号化を介して符号化ユニット10によって取得されたコード列Scを変調するように構成された変調ユニット11であって、コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされ、その結果、信頼性が最も低いコードブロック内のビットをコンステレーション変調に使用される信頼性が最も低いビット位置にマッピングすることによって引き起こされる不十分な変調効果および非常に高いビット誤り率の問題が回避され、変調シンボル列の信頼性が比較的高い、変調ユニット11と、変調を介して変調ユニット11によって取得されたシンボル列SMを受信端に送信するように構成された送信ユニット12と
を含む。
【０１６８】
対応する機能モジュールの機能説明については、上記の方法実施形態におけるステップのすべての関連する内容を参照することに留意されたい。詳細は本明細書では再び記載されない。
【０１６９】
通信装置は、前述された符号化および変調方法のプロセスを実行するように構成される。したがって、通信装置はまた、符号化および変調方法の技術的効果と同じ技術的効果を達成することができる。詳細は本明細書では再び記載されない。
【０１７０】
可能な実装形態では、符号化ユニット10、変調ユニット11、および送信ユニット12に加えて、通信装置は、シンボル列SMが再送信される必要があると判断されたとき、再送信されるべき変調シンボル列SRを取得するために、再送信される必要があるコードブロック内のビットを変調するように構成された再変調ユニット13をさらに含む。
【０１７１】
以下を含む、再変調ユニット13の少なくとも2つの可能な実装形態が存在する。
【０１７２】
可能な設計では、シンボル列SMが再送信される必要があると判断されたとき、再変調ユニット16は、再送信されるべき変調シンボル列SRを取得するために、初期送信中に使用されたマッピング方式と同じマッピング方式で、コード列Sc内の再送信される必要があるコードブロック内のビットを変調する。
【０１７３】
別の可能な設計では、シンボル列SMが再送信される必要があると判断されたとき、再変調ユニット16は、変調を実行して再送信されるべき変調シンボル列SRを取得するために、コンステレーション変調に使用されるビット位置に、コード列Sc内の再送信される必要があるコードブロック内のビットを順次入力する。
【０１７４】
場合によっては、コード列Sc内の再送信される必要があるコードブロック内のビットが変調される前に、再変調ユニット16は、再送信される必要があるコードブロック内のビットに対して反転処理をさらに実行することができる。
【０１７５】
通信装置が、受信端によって送信されたNACK命令を再び受信するか、または所定の時間内にまだACK命令を受信しない場合、再変調ユニット13は、受信端によって送信された肯定応答ACK命令が受信されるか、または再送信回数が事前設定されたしきい値に達するまで、再送信されるべきシンボル列SRを再生成し、再送信されるべきシンボル列SRを受信端に送信する。
【０１７６】
具体的な実施中、再変調ユニット13および変調ユニット11は、代替として同じ機能モジュールであってもよい。
【０１７７】
対応する機能モジュールの機能説明については、方法実施形態におけるステップのすべての関連する内容を参照することに留意されたい。詳細は本明細書では再び記載されない。
【０１７８】
本出願において提供された通信端末によれば、HARQ送信プロセスを参照すると、異なる信頼性を有するビットは、結合利得を取得するために複数回送信され、その結果、ビット誤り率がさらに低減され、それによって送信信頼性が向上する。
【０１７９】
本出願において提供される通信装置によれば、LDPC符号化中に異なる信頼性を有するビットは、変調中に異なる信頼性を有するビットと一緒に変調されてもよく、LDPC符号化された信頼性が高いビットは信頼性が低いビット位置にマッピングされ、信頼性が低いビットは信頼性が高いビット位置にマッピングされ、その結果、変調LDPCコードのすべてのビットの信頼性は比較的高く均一であり、それによって符号化性能が改善され、より信頼性が高い送信が実現される。
【０１８０】
プロセッサ20は、中央処理装置（central processing unit、略してCPU）、ネットワークプロセッサ（network processor、略してNP）、またはCPUとNPの組合せであってもよいことに留意されたい。プロセッサはハードウェアチップをさらに含んでもよい。ハードウェアチップは、特定用途向け集積回路（application−specific integrated circuit、略してASIC）、プログラマブル論理デバイス（programmable logic device、略してPLD）、またはそれらの組合せであってもよい。PLDは、複合プログラマブル論理デバイス（complex programmable logic device、略してCPLD）、フィールドプログラマブルゲートアレイ（field−programmable gate array、略してFPGA）、汎用アレイ論理（generic array logic、略してGAL）、またはそれらの任意の組合せであってもよい。
【０１８１】
メモリ21には、揮発性メモリ（volatile memory）、たとえば、ランダムアクセスメモリ（random−access memory、略してRAM）が含まれてもよい。あるいは、メモリには、不揮発性メモリ（non−volatile memory）、たとえば、フラッシュメモリ（flash memory）、ハードディスクドライブ（hard disk drive、略してHDD）、または半導体ドライブ（solid−state drive、略してSSD）が含まれてもよい。あるいは、メモリには、上記のタイプのメモリの組合せが含まれてもよい。
【０１８２】
通信インターフェース23は別のデバイスと通信するように構成される。通信インターフェースは、有線通信インターフェース、ワイヤレス通信インターフェース、またはそれらの組合せであってもよい。たとえば、有線通信インターフェースはイーサネット(登録商標)インターフェースであってもよい。イーサネット(登録商標)インターフェースは、光インターフェース、電気インターフェース、またはそれらの組合せであってもよい。ワイヤレス通信インターフェースは、ワイヤレスローカルエリアネットワーク（wireless local area networks、略してWLAN）インターフェース、セルラネットワーク通信インターフェース、またはそれらの組合せであってもよい。
【０１８３】
本出願の実施形態における端末には、様々なハンドヘルドデバイス、車載デバイス、ウェアラブルデバイス、またはワイヤレス通信機能を有するコンピューティングデバイス、もしくはワイヤレスモデムに接続された別の処理デバイスが含まれてもよい。あるいは、端末は、移動局（mobile station、略してMS）もしくは端末（terminal）と呼ばれてもよく、または加入者ユニット（subscriber unit）、携帯電話（cellular phone）、スマートフォン（smart phone）、ワイヤレスデータカード、携帯情報端末（personal digital assistant，PDA）コンピュータ、タブレットコンピュータ、ワイヤレスモデム（modem）、ハンドヘルド（handheld）デバイス、ラップトップコンピュータ（laptop computer）、コードレスフォン（cordless phone）、ワイヤレスローカルループ（wireless local loop，WLL）局、機械型通信（machine type communication，MTC）端末などを含んでもよい。説明を容易にするために、本出願のすべての実施形態において、前述されたデバイスは端末と総称される。
【０１８４】
実装形態に関する上記の説明により、当業者が、便利で簡潔な説明のために、上記の機能モジュールの分割が説明用の一例として使用されるにすぎないことを明確に理解することが可能になる。実際の用途では、上記の機能は、必要に応じて実装用の様々な機能モジュールに割り振られてもよく、すなわち、装置の内部構造は、前述された機能のすべてまたは一部を実装するために様々な機能モジュールに分割される。
【０１８５】
本出願において提供されたいくつかの実施形態では、開示された装置および方法は他の方式で実装されてもよいことを理解されたい。たとえば、記載された装置実施形態は一例にすぎない。たとえば、モジュール分割またはユニット分割は論理的な機能分割にすぎず、実際の実装形態では他の分割方式が存在してもよい。たとえば、複数のユニットまたは構成要素は組み合わされるか、もしくは別の装置に統合されてもよく、または、いくつかの機能は無視されるか、もしくは実行されなくてもよい加えて、表示または説明された相互結合または直接結合または通信接続は、いくつかのインターフェースを使用して実装されてもよい。装置間またはユニット間の間接結合または通信接続は、電気、機械、または他の形態で実装されてもよい。
【０１８６】
別々の部分として記載されたユニットは、物理的に分かれていても、分かれていなくてもよく、ユニットとして表示された部分は、1つもしくは複数の物理ユニットであってもよく、1つの場所に配置されてもよく、または様々な場所に分散されてもよい。ユニットの一部またはすべては、実施形態の解決策の目的を達成するために、実際の要件に応じて選択されてもよい。
【０１８７】
加えて、本出願の実施形態における機能ユニットは1つの処理ユニットに統合されてもよく、またはユニットの各々は物理的に単独で存在してもよく、または2つ以上のユニットが1つのユニットに統合されてもよい。統合ユニットは、ハードウェアの形態で実装されてもよく、ソフトウェア機能ユニットの形態で実装されてもよい。
【０１８８】
統合ユニットがソフトウェア機能ユニットの形態で実装され、独立した製品として販売または使用されるとき、統合ユニットは可読記憶媒体に記憶されてもよい。そのような理解に基づいて、本出願の技術的解決策は本質的に、または従来技術に寄与する部分は、または技術的解決策のうちのすべてもしくは一部は、ソフトウェア製品の形態で実装されてもよい。ソフトウェア製品は、記憶媒体に記憶され、本出願の実施形態に記載された方法のステップのうちのすべてまたは一部を実行するように、（シングルチップマイクロコンピュータ、チップなどであり得る）デバイスまたはプロセッサ（processor）に命令するためのいくつかの命令を含む。上記の記憶媒体には、USBフラッシュドライブ、リムーバルハードディスク、ROM、RAM、磁気ディスク、または光ディスクなどの、プログラムコードを記憶することができる任意の媒体が含まれる。
【０１８９】
上記の説明は、本出願の具体的な実装形態にすぎず、本出願の保護範囲を限定するものではない。本出願において開示された技術的範囲内で当業者が容易に考え付くいかなる変形または置換も、本出願の保護範囲内に入るべきである。したがって、本出願の保護範囲は、特許請求の範囲の保護範囲に従うべきである。
【符号の説明】
【０１９０】
1  端末、コードブロック
2  端末、コードブロック
3  端末、コードブロック
4  端末、コードブロック
5  端末、コードブロック
6  端末、コードブロック
7  端末
10  符号化ユニット
11  変調ユニット
12  送信ユニット
13  再変調ユニット
40  プロセッサ、LDPCエンコーダ
41  プロセッサ、コンステレーション変調器
42  送信機
43  メモリ
44  システムバス
45  コンステレーション復調器
46  LDPCデコーダ
47  受信機
48  メモリ
49  システムバス
60  制御ノード
100  通信システム
【図１】
2019537378.tif 000027
【図２】
2019537378.tif 000028
【図３】
2019537378.tif 000029
【図４】
2019537378.tif 000030
【図５】
2019537378.tif 000031
【図６】
2019537378.tif 000032
【図７】
2019537378.tif 000033
【図８】
2019537378.tif 000034
【図９】
2019537378.tif 000035
【図１０】
2019537378.tif 000036
【図１１】
2019537378.tif 000037
【図１２】
2019537378.tif 000038
【手続補正書】
【提出日】令和1年5月22日(2019.5.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、ワイヤレス通信技術の分野に関し、詳細には、符号化および変調方法ならびに通信装置に関する。
【背景技術】
【０００２】
通信システムは、符号化を介して雑音のある通信チャネルの通信信頼性を保証する。これらの通信チャネルは、理論上の上限（シャノン容量）を定義するために、特定の信号対雑音比（Signal−Noise Ratio，SNR）における各コード要素のビット数として示される固定容量を示す。したがって、符号化ソリューションは、シャノン容量に近いレートを取得することを目的とする。シャノン容量に近いコードのタイプは、低密度パリティチェック（Low−Density Parity−Check，LDPC）コードである。
【０００３】
従来技術では、LDPC符号化コードワードのビットは、コンステレーションダイアグラム内のコンステレーションポイントにビット順で順次マッピングされる。発明者は、そのような符号化および変調の後に取得された信号の品質が時々比較的不十分であり、送信信頼性がそれほど高くないことを見出した。
【発明の概要】
【課題を解決するための手段】
【０００４】
本出願は、符号化および変調方法、装置、ならびにシステムを記載する。
【０００５】
本出願の実施形態の第1の態様によれば、符号化および変調方法が提供される。符号化および変調方法は、情報ビット列Sbを取得し、LDPC符号化コード列Scを取得するために低密度パリティチェックLDPC行列Hを使用して情報ビット列Sbを符号化するステップと、変調プロセスにおいて、コード列Sc内の信頼性が最も低いコードブロック内のビットを、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングするステップであって、その結果、信頼性が最も低いコードブロック内のビットが、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされないように防止することができ、変調されたLDPCコードのすべてのビットの信頼性が比較的均一であり、それによって符号化性能が改善される、ステップと、変調シンボル列SMを受信端に送信するステップであって、その結果、送信の信頼性を大幅に向上させることができる、ステップとを含む。
【０００６】
可能な設計では、コード列Sc内の信頼性が最も低いコードブロック内のビットは、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビット位置にマッピングされる。このようにして、信頼性が最も低いコードブロック内のビットが、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビット位置を使用して変調された後、信頼性が最も低いコードブロック内のビットの信頼性が著しく向上することが十分に保証されてもよく、それによってビット誤り率がさらに減少する。
【０００７】
可能な設計では、コード列Sc内の信頼性が最も高いコードブロック内のビットは、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされる。このようにして、コンステレーション変調に使用される信頼性が最も低いビット位置が、信頼性が最も低いコードブロック内のビットを変調するために使用されないことが保証されてもよく、その結果、変調性能も効果的に向上することができ、ビット誤り率が減少することができる。
【０００８】
第1の態様および上記の可能な実装形態を参照して、この実施形態において提供される符号化および変調方法は、ハイブリッド自動再送要求（Hybrid Automatic Repeat reQuest，HARQ）に適用され、
シンボル列SMが再送信される必要があるとき、再送信されるべき変調シンボル列SRを取得するために、再送信される必要があるコードブロック内のビットを変調し、次いで再送信されるべき変調シンボル列SRを受信端に送信するステップ
を含む。
【０００９】
可能な設計では、シンボル列SMが再送信される必要があるとき、コード列Sc内の再送信される必要があるコードブロック内のビットは、再送信されるべき変調シンボル列SRを取得するために、第1の態様に記載された変調方式で変調される。
【００１０】
別の可能な設計では、シンボル列SMが再送信される必要があるとき、コード列Sc内の再送信される必要があるコードブロック内のビットは、変調を実行して再送信されるべき変調シンボル列SRを取得するために、コンステレーション変調に使用されるビット位置に順次入力される。
【００１１】
場合によっては、コード列Sc内の再送信される必要があるコードブロック内のビットが変調される前に、再送信される必要があるコードブロック内のビットに対して反転処理がさらに実行されてもよい。
【００１２】
本出願において提供され、HARQ送信プロセスを参照して提供される技術的解決策によれば、異なる信頼性を有するビットは、結合利得を取得するために複数回送信され、それによって送信信頼性が向上する。
【００１３】
可能な設計では、本出願におけるコンステレーション変調は、16QAM、64QAM、128QAM、または256QAMのコンステレーション変調である。
【００１４】
本出願の実施形態の第2の態様によれば、
情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPC行列Hを使用して情報ビット列Sbを符号化することと、変調シンボル列SMを取得するためにコード列Scを変調することであって、コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる、変調することと
を行うように構成されたプロセッサと、
変調シンボル列SMを受信端に送信するように構成された送信機と
を含む、通信装置が提供される。
【００１５】
本出願の実施形態の第3の態様によれば、
情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPC行列Hを使用して情報ビット列Sbを符号化するように構成された符号化ユニットであって、LDPC行列Hが、拡大率Hbを使用して基本行列zを拡大することによって生成され、zの値が正の整数である、符号化ユニットと、
変調シンボル列SMを取得するために、符号化を介して符号化ユニットによって取得されたコード列Scを変調するように構成された変調ユニットであって、コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる、変調ユニットと、
変調シンボル列SMを受信端に送信するように構成された送信ユニットと
を含む、通信装置が提供される。
【００１６】
本出願の実施形態の第3の態様を参照して、可能な設計では、通信装置は、
シンボル列SMが再送信される必要があるとき、再送信されるべき変調シンボル列SRを取得するために、初期送信中に使用されたマッピング方式と同じマッピング方式で、コード列Sc内の再送信される必要があるコードブロック内のビットを変調するように構成された再変調ユニット
をさらに含む。
【００１７】
本出願の実施形態における通信装置は、セルラ端末、D2D端末、基地局、制御ノードなどであってもよい。通信装置の機能の具体的な実装形態については、第1の態様の可能な実装形態において提供された符号化および変調方法を参照されたい。詳細は本明細書では再び記載されない。
【００１８】
本出願において提供される符号化および変調方法ならびに通信装置によれば、信頼性が最も低いコードブロック内のビットは、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされ、その結果、信頼性が最も低いコードブロック内のビットが信頼性が最も低いビット位置にマッピングされないように防止することができる。たとえば、信頼性が最も低いコードブロック内のビットは、信頼性が2番目に低いかまたはより信頼性が高いビット位置にマッピングされる。あるいは、信頼性が最も低いコードブロック内のビットがコンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされないように防止するために、信頼性が最も高いコードブロック内のビットは、信頼性が最も低いビット位置にマッピングされ、その結果、変調されたLDPCコードのすべてのビットの信頼性は比較的高く均一であり、それによって符号化性能が改善される。このようにして、ビット誤り率を効果的に低減することができ、より信頼性が高い送信が実現される。
【００１９】
本出願の実施形態をより明確に記載するために、以下で、実施形態を記載するために必要とされる添付図面を簡単に記載する。明らかに、以下の説明における添付図面は本出願のいくつかの実施形態を示すにすぎず、当業者は、創造的な努力なしに、これらの添付図面から他の図面をさらに導出することができる。
【図面の簡単な説明】
【００２０】
【図１】16QAMコンステレーション変調図である。
【図２】64QAMコンステレーション変調図である。
【図３】本出願の一実施形態による、通信システムの概略図である。
【図４】本出願の一実施形態による、通信装置の概略構造図である。
【図５】本出願の一実施形態による、符号化および変調方法の実装シナリオの概略図である。
【図６】本出願の一実施形態による、符号化および変調方法の実施形態1の概略フローチャートである。
【図７】本出願の一実施形態による、コードブロックグループ化の概略図である。
【図８】本出願の一実施形態による、コードブロックグループ化の別の概略図である。
【図９】本出願の一実施形態による、コードブロックグループ化のまた別の概略図である。
【図１０】本出願の一実施形態による、コードブロックグループ化のさらに別の概略図である。
【図１１】本出願の一実施形態による、符号化および変調方法の実施形態2の概略フローチャートである。
【図１２】本出願の一実施形態による、通信装置の別の概略構造図である。
【発明を実施するための形態】
【００２１】
以下で、添付図面を参照して、本出願の実施形態における技術的解決策を記載する。
【００２２】
送信されるべき情報ビット列に対してLDPC符号化を実行するために、LDPC行列は、最初にワイヤレス通信デバイス向けに構築される必要がある。典型的なLPCD行列は以下の通りである。
【００２３】
【数１】
2019537378.tif 000039
【００２４】
ワイヤレス通信システムでは、異なる送信要件に従って、異なるサイズの無線リソースブロック（resource block、RB）がワイヤレス通信デバイスに割り当てられてもよい。しかしながら、RBのサイズが異なると、ワイヤレス通信デバイスによってサポートすることができるLDPCコード長も異なる。
【００２５】
したがって、ワイヤレス通信デバイスが異なるコード長を有するLDPCと互換性をもつことを可能にするために、mb×nbの基本行列Hbがあらかじめ生成されてもよく、ここで、mbは基本行列Hbの行の数であり、nbは基本行列Hbの列の数であり、mb＝nb−kであり、kはLDPC内の情報ビット列の長さであり、mb、nb、およびkの値はすべて正の整数である。次いで、各LDPCコード長に対応する拡大率zが事前設定される。LDPCコード長が決定された後、ワイヤレス通信デバイスは、最初にコード長に対応する拡大率を取得し、次いで、拡大率を使用して基本行列を拡大して、コード長に対応する検査行列Hを取得する。検査行列Hはm×nの行列であり、ここで、m＝z×mb、n＝z×nbであり、z、m、およびnの値はすべて正の整数である。このようにして、LDPCコード長が異なるときに基本行列に基づいて異なる検査行列が取得されてもよく、その結果、ワイヤレス通信デバイスは、異なるコード長を有するLDPCをサポートすることができる。
【００２６】
たとえば、基本行列Hbは
【００２７】
【数２】
2019537378.tif 000040
【００２８】
である。言い換えれば、mb＝2であり、nb＝3であり、Hbは2×3の基本行列である。基本行列Hbは、拡大率z＝2を使用して拡大され、Hbの要素「1」は、2×2の単位行列を右に1ビット回転して取得された行列と置き換えられ、要素「0」は2×2の単位行列と置き換えられ、要素「−1」は2×2のオールゼロ行列と置き換えられる。具体的には、拡大されたLDPC行列H＝m×n＝（z×mb）×（z×nb）＝（2×2）×（2×3）＝4×6は、以下の通りである。
【００２９】
【数３】
2019537378.tif 000041
【００３０】
送信されるべき情報ビット列に対してLDPC符号化が実行された後、符号化情報ビット列はコンステレーション変調を介して変調される。一般に使用されるコンステレーション変調方式は、16QAM、64QAMなどである。図1は、16QAM（QAM：Quadrature Amplitude Modulation、直交振幅変調）コンステレーションダイアグラムを示す。図1には全部で16個の黒点があり、16個の16QAMコンステレーションポイントを示しており、各16QAMコンステレーションポイントに4ビットコードワードがマッピングされてもよい。図2は、64QAM（QAM：Quadrature Amplitude Modulation、直交振幅変調）コンステレーションダイアグラムを示す。図2には全部で64個の黒点があり、64個の64QAMコンステレーションポイントを示しており、各64QAMコンステレーションポイントに6ビットコードワードがマッピングされてもよい。
【００３１】
上記のLDPC符号化およびコンステレーション変調後の信号の品質が送信信頼性を低下させるほど不十分であるという従来技術の技術問題を解決するために、本出願の一実施形態は、図3に示された通信システムに基づく解決策を提供して、ビット誤り率を低減し、送信信頼性を向上させる。
【００３２】
図3に示されたように、本出願の一実施形態は通信システム100を提供する。通信システム100は、少なくとも1つの基地局（base station，BS）および複数の端末を含む。基地局または端末が送信端として機能するとき、基地局または端末は、本出願の一実施形態における符号化および変調方法のプロセスを実行し、また本出願の一実施形態において提供される通信装置である。
【００３３】
通信システム100内の複数の端末は、D2D（Device to Device、デバイス間）通信で使用され得る2つの端末をさらに含んでもよく、場合によっては、セルラ通信で使用され得る端末をさらに含んでもよい。セルラ通信は、端末と基地局との間で実行される通信である。確かに、D2D端末はセルラ通信機能も有していてもよい。セルラ端末はD2D通信機能も有していてもよく、セルラ端末と別のD2D端末との間の通信が要求されているとき、別のD2D端末とD2D通信を実行することもできる。
【００３４】
セルラ通信中に、基地局は端末にダウンリンクデータを送信し、ここでデータに対してLDPC符号化が実行され、LDPC符号化データが変調され、次いで端末に送信される。端末は基地局にアップリンクデータを送信し、ここでアップリンクデータに対してもLDPC符号化が実行され、LDPC符号化データが変調され、次いで基地局に送信される。D2D通信中に、送信端のD2D端末が受信端のD2D端末にデータを送信するとき、そのデータに対してもLDPC符号化が実行されてもよく、LDPC符号化データが変調され、次いで受信端のD2D端末に送信される。
【００３５】
たとえば、図3では、アクセスリンク（Access Link）を使用して、端末1、端末2、および端末3の間でセルラ通信が実行され、基地局と端末1／端末2／端末3と間で送信されるべきデータに対してLDPC符号化および変調が実行される必要がある。端末4と端末5との間ではD2D通信が実行され、端末6と端末7との間ではD2D通信が実行される。端末4、端末5、端末6、および端末7は、すべてセルラ通信機能を有していてもよい。端末1、端末2、および端末3は、D2D通信機能も有していてもよい。
【００３６】
本出願のこの実施形態では、基地局に接続された制御ノード60は、システム内のリソースを集中的にスケジュールし、端末用のリソースを構成し、リソースの再使用決定を行い、干渉調整を実行することなどができる。
【００３７】
本出願のこの実施形態では、通信システム100は、様々な無線アクセス技術（radio access technology，RAT）を使用するシステム、たとえば、符号分割多元接続（code division multiple access，CDMA）システム、時分割多元接続（time division multiple access，TDMA）システム、周波数分割多元接続（frequency division multiple access，FDMA）システム、直交周波数分割多元接続（orthogonal frequency−division multiple access，OFDMA）システム、シングルキャリア周波数分割多元接続（single carrier FDMA，SC−FDMA）システム、または別のシステムであってもよい。「システム」という用語および「ネットワーク」という用語は互いに交換されてもよい。CDMAシステムは、ユニバーサル地上無線アクセス（universal terrestrial radio access，UTRA）またはCDMA2000などのワイヤレス技術を実装することができる。UTRAは、広帯域CDMA（wideband CDMA，WCDMA(登録商標)）技術およびCDMAから変容した別の技術を含んでもよい。CDMA2000は、暫定規格（interim standard，IS）2000（IS−2000）、IS−95規格、およびIS−856規格をカバーすることができる。TDMAシステムは、ワイヤレス技術、たとえば、モバイル通信用グローバルシステム（global system for mobile communications，GSM(登録商標)）を実装することができる。OFDMAシステムは、発展型ユニバーサル地上無線アクセス（evolved UTRA，E−UTRA）、ウルトラモバイルブロードバンド（ultra mobile broadband，UMB）、IEEE802．11（Wi−Fi）、IEEE802．16（WiMAX）、IEEE 802．20、またはFlash OFDMAなどのワイヤレス技術を実装することができる。UTRAおよびE−UTRAは、UMTSおよびUMTSの発展バージョンに属する。UMTSの新しいバージョン、すなわちE−UTRAは、3GPPロングタームエボリューション（long term evolution，LTE）およびLTEに基づいて進化した様々なバージョンで使用されている。加えて、通信システム100は、将来指向の通信技術にさらに適用可能である。本出願のこの実施形態において提供される技術的解決策は、通信システムがセルラ通信を含む限り、新しい通信技術を使用する任意の通信システムに適用可能である。本出願のこの実施形態において記載されるシステムアーキテクチャおよびサービスシナリオは、本出願のこの実施形態における技術的解決策をより明確に記載するために使用され、本出願のこの実施形態において提供される技術的解決策に対する制限を構成しない。当業者は、ネットワークアーキテクチャが進化し、新しいサービスシナリオが出現するにつれて、本出願のこの実施形態において提供される技術的解決策が、同様の技術的問題にも適用可能であることを知ることができる。
【００３８】
本出願のこの実施形態では、基地局は、端末にワイヤレス通信機能を提供するために、無線アクセスネットワーク上に配置される装置である。基地局は、マクロ基地局、（スモールセルとも呼ばれる）マイクロ基地局、中継局、またはアクセスポイントなどの様々な形態であってもよい。基地局機能を有するデバイスは、異なる無線アクセス技術を使用するシステムでは異なる名称を有してもよい。たとえば、基地局機能を有するデバイスは、LTEシステムでは発展型ノードB（evolved NodeB、eNB、またはeNodeB）、第3世代（3rd generation、3G）システムではノードB（NodeB）などと呼ばれる。説明を容易にするために、本出願のすべての実施形態では、端末にワイヤレス通信機能を提供する装置は、基地局またはBSと総称される。
【００３９】
図3に示された通信システムでは、制御ノードは複数の基地局に接続され、複数の基地局のカバレージ内で複数のD2D端末および複数のセルラ端末のためのリソースを構成することができる。たとえば、基地局はUMTSシステムにおけるNode Bであってもよく、制御ノードはネットワークコントローラであってもよい。別の例では、基地局はスモールセルであってもよく、制御ノードはスモールセルをカバーするマクロ基地局であってもよい。さらに別の例では、制御ノードはRAT間無線ネットワーク協調コントローラなどであってもよく、基地局は無線ネットワーク内の基地局である。これは、本出願のこの実施形態では限定されない。
【００４０】
説明を容易にするために、本明細書では、本出願において使用される概念およびシンボルの意味が最初に記載される。
【００４１】
本出願の実施形態では、Sbは情報ビット列、すなわち、LDPC行列を使用して符号化される必要があるシーケンスを表し、シーケンスは複数のビットを含み、ScはLDPC符号化ビット列、すなわち、情報ビット列SbがLDPC行列を使用して符号化された後に生成されるシーケンスを表す。SMは変調シンボル列を表し、SRは再送信されるべき再変調シンボル列である。
【００４２】
本出願において提供される通信システムにおいて実装される符号化および変調方法をさらに記載するために、本出願のこの実施形態におけるLDPC基本行列HbおよびLDPC行列Hがさらに記載される。
【００４３】
本実施形態における基本行列Hbについては、密度進化理論またはプログレッシブエッジ成長（progressive edge growth、略してPEG）法を使用することにより、基本行列の行の数mbおよび基本行列の列の数nbに基づいて、そのビットレートが
【００４４】
【数４】
2019537378.tif 000042
【００４５】
である基本行列が構築されてもよい。行の数mbの値および列の数の値は、ワイヤレス通信におけるデータ送信要件に従って決定されてもよい。基本行列Hbを生成または構築するための方法は、本明細書では再び記載されない。
【００４６】
LDPC行列Hは、1つの基本行列Hbに基づいて構築され、巡回置換行列を使用して拡大を実行することによって取得される。LDPC行列Hは以下のように表される。
【００４７】
【数５】
2019537378.tif 000043
【００４８】
ここでPは置換行列を表す。
【００４９】
基本行列Hbが拡大されると、基本行列Hb内の値が−1である各要素が拡大されて、サイズがz×zであるオールゼロの行列が得られ、値が「−1」ではない任意の他の要素は拡大されて、サイズがz×zである置換行列が得られ、ここで、zは実際の拡大率である。置換行列は、対応するシフト回数について単位行列を巡回シフトすることによって取得されてもよく、シフト回数は要素の値に対応する。具体的には、以下の式（1）に従って要素の値が変換されて、シフト回数が取得されてもよい。
【００５０】
【数６】
2019537378.tif 000044
【００５１】
式（1）において、Zoは拡大率の最大値であり、Zfは実際の拡大率であり、p（i，j）は基本行列のi行j列の要素の値であり、
【００５２】
【数７】
2019537378.tif 000045
【００５３】
は丸めを表し、p（f，i，j）はシフト回数を表す。
【００５４】
本出願において提供される技術的解決策は、一例として以下の基本行列Hbを使用することによって下記に記載される。
【００５５】
【数８】
2019537378.tif 000046
【００５６】
基本行列Hbの行の数mbは3に等しく、列の数nbは6に等しい。言い換えれば、基本行列Hbは3×6の行列である。
【００５７】
基本行列Hbが拡大されると、基本行列Hb内の要素「0」が単位行列を使用して置換され、要素「−1」がオールゼロの行列を使用して置換され、「0」でも「−1」でもない要素に対して、単位行列に基づいて巡回置換が実行される。たとえば、2行目の2番目の要素は2であり、実際の拡大率zは3に等しいことが想定される。この場合、対応する置換行列は、単位行列を2回右または左に巡回シフトすることによって取得される。
【００５８】
要素「0」を置換するための単位行列は以下の通りである。
【００５９】
【数９】
2019537378.tif 000047
【００６０】
要素「−1」を置換するためのオールゼロの行列は以下の通りである。
【００６１】
【数１０】
2019537378.tif 000048
【００６２】
要素「1」を置換するための行列は、単位行列を1ビットだけ左または右に巡回シフトすることによって取得され、右巡回シフトがここでの例として使用される。
【００６３】
【数１１】
2019537378.tif 000049
【００６４】
要素「2」を置換するための行列は、単位行列を2ビットだけ左または右に巡回シフトすることによって取得され、右巡回シフトがここでの例として使用される。
【００６５】
【数１２】
2019537378.tif 000050
【００６６】
拡大されたLDPC行列はm×nの行列であり、m＝z×mb＝3×3＝9であり、n＝z×nb＝3×6＝18である。具体的には、拡大されたLDPC行列は、以下のように9×18の行列である。
【００６７】
【数１３】
2019537378.tif 000051
【００６８】
言い換えれば、検査行列Hは、複数の3×3の置換行列を含む行列であり、LDPCのコード長は18であり、LDPC符号化の検査ビットの数は9である。
【００６９】
本出願の実施形態において提供される符号化および変調方法ならびに通信装置をさらに記載するために、本出願の実施形態における技術用語、すなわち、列重みおよび符号度が最初に下記に記載される。
【００７０】
列重み：基本行列Hbの場合、列重みは各列の「−1」ではない要素の数である。たとえば、基本行列Hbの列重みは下記の表1で計算される。
【００７１】
【表１】
2019537378.tif 000052
【００７２】
【数１４】
2019537378.tif 000053
【００７３】
検査行列Hの場合、列重みは各列の要素「1」の数である。たとえば、検査行列Hの列重みは下記の表2で計算される。
【００７４】
【表２】
2019537378.tif 000054
【００７５】
【数１５】
2019537378.tif 000055
【００７６】
LDPC行列Hが拡大率zを使用して基本行列Hbを拡大することによって生成された後、z個の拡大された列の列重み値はz個の拡大された列に対応する元の列の列重み値に等しいという原理に従って、検査行列Hの対応する列の列重み値は、基本行列Hbの各列の列重み値を計算することによって取得できることに留意されたい。たとえば、基本行列Hbの列1の列重み値は2である。拡大率z＝3を使用して基本行列Hbが拡大された後、列1は検査行列Hの列1、列2、および列3に拡大され、列1、列2、および列3の列重み値は、基本行列Hbの列1の列重み値2に等しい。
【００７７】
符号度：本出願の実施形態における符号度は以下のように取得される：LDPC行列Hを使用して送信されるべき情報ビット列Sbを符号化してコード列Scを取得することであって、コード列Sc内のビットが複数のコードブロックにグループ化され、たとえば、コード列Sc内のビットが拡大率zを使用して複数のコードブロックにグループ化される、取得すること、および各コードブロックの次数を計算して各コードブロックの符号度を取得すること。
【００７８】
本出願の実施形態では、符号度を計算する方式は柔軟かつ可変であってもよく、少なくとも以下の2つの方式を含んでもよい。
【００７９】
方式1：基本行列Hbの各列の列重みを計算し、各列の列重みに基づいて、各列に対応するコードブロックの次数を計算する。
【００８０】
方式2：検査行列Hの各列の列重みを計算し、各列の列重みに基づいて、各列に対応するコードブロックの次数を計算する。
【００８１】
9×18の検査行列Hを使用して符号化を介して取得され、18ビットのコード長を有するコード列Scが一例として使用される。コード列Scは、ブロック当たりz＝3ビットを有する6つのブロック、すなわち、コードブロック1、コードブロック2、コードブロック3、コードブロック4、コードブロック5、およびコードブロック6に分割される。LDPC行列Hの列であり、各コードブロックに対応する列は、3つの3×3のブロック行列である。表3と行列の組合せが下記に示される。
【００８２】
具体的な実装中に符号度を計算する上記の2つの方式のための複数の可能な形態が存在する。
【００８３】
コード列Scの各コードブロックの符号度を計算する1つの方式では、対応するコードブロックの符号度は、基本行列Hbの各列の列重みを計算することにより、すなわち、基本行列Hbの各列内の「−1」ではない要素の数を計算することによって取得することができる。たとえば、基本行列Hbの列1の列重み値が2であることが計算を介して得られた後、コードブロック1の符号度は2として取得することができる。
【００８４】
コード列Scの各コードブロックの符号度を計算する別の方式では、対応するコードブロックの符号度は、基本行列Hbの各列の列重みを計算し、次いでその列重みに拡大率を乗算することによって取得することができる。たとえば、基本行列Hbの列1の列重み値が2であること計算を介して得られた後、列重み値2に拡大率3が乗算され、次いでコードブロック1の符号度が6として取得することができる。
【００８５】
コード列Scの各コードブロックの符号度を計算するまた別の方式では、コードブロックの符号度は、検査行列Hの各列の列重み値が検査行列Hの各列内の要素「1」の数を計算することによって取得された後に取得することができる。
たとえば、検査行列Hの列1〜3の列重み値が2であることが計算を介して得られた後、コードブロック1の符号度は2として取得することができる。
【００８６】
コード列Scの各コードブロックの符号度を計算するさらに別の方式では、コードブロックの符号度は、検査行列H内で、各コードブロックに対応する列の列重み値を加算することにより、または単一の列の列重みに拡大率を乗算することによって取得することができる。たとえば、検査行列Hの列1〜3の列重み値がすべて2であることが計算を介して得られた場合、コードブロック1の符号度は代替として、2＋2＋2＝6、または2×3＝6などであってもよい。
【００８７】
【表３】
2019537378.tif 000056
【００８８】
【数１６】
2019537378.tif 000057
【００８９】
表3に示されたように、LDPC符号化コード列Scは6つのコードブロックに分割され、各コードブロックの符号度は以下の通りである：コードブロック1の符号度は2であり、コードブロック2の符号度は3であり、コードブロック3の符号度は1であり、コードブロック4の符号度は3であり、コードブロック5の符号度は1であり、コードブロック6の符号度は2である。
【００９０】
表1を表2と比較することにより、各コードブロックの符号度値は、基本行列Hbの各列の列重み値と同じであり、拡大された検査行列Hの対応する列の列重み値に等しいことが分かる。
【００９１】
本出願において提供される通信システムに実装された符号化および変調方法をさらに記載するために、本出願のこの実施形態におけるLDPC符号化コード列内の各コードブロックの信頼性と各ブロックの列重み／符号度との間の関連付け関係が最初に記載される。
【００９２】
LDPC行列を使用して送信されるべき情報ビット列Sbに対してLDPC符号化が実行された後、コード列Scが取得され、コード列Scは複数のビットを含み、各ビットの信頼性は異なる。本出願のこの実施形態では、符号化ビットの信頼性は、その符号化ビットが属するコードブロックの符号度に関連付けられ、コードブロックの符号度は、基本行列Hbまたは検査行列Hの列重み値に正比例する。
【００９３】
具体的には、基本行列Hbの列の列重み値が高いと、その列に対応するコード列Sc内のコードブロックの信頼性が高く、コードブロックに属するビットの信頼性が高く、コードブロックが変調された後に実行されるべき送信のビット誤り率が低いことを示す。逆に、基本行列Hbの列の列重み値が低いと、その列に対応するコード列Sc内のコードブロックの信頼性が低く、コードブロックに属するビットの信頼性が低く、コードブロックが変調された後に実行されるべき送信のビット誤り率が低いことを示す。
【００９４】
具体的には、表4に示されたように、LDPC符号化コード列Scは、18ビット：S1、S2、S3、S4、S5．．．．．．S18を含み、拡大率zを使用して6つのコードブロックに分割されることが想定される。
【００９５】
本出願の上記実施形態において提供される計算方式での計算によれば、各コードブロックの符号度は以下の通りである：コードブロック1の符号度は2であり、コードブロック2の符号度は3であり、コードブロック3の符号度は1であり、コードブロック4の符号度は3であり、コードブロック5の符号度は1であろ、コードブロック6の符号度は2である。
【００９６】
本明細書では、対応するコードブロックの符号度として、基本行列Hbまたは検査行列Hの列の列重みが使用される。別の実装形態では、代替として、基本行列Hbの列の列重みに拡大率zが乗算されてもよく、積がコードブロックの符号度として使用されるか、またはコードブロックに対応するz個の列の列重みがコードブロックの符号度として加算される。
【００９７】
コードブロック2の符号度およびコードブロック4の符号度は比較的高く、したがって、コードブロック2およびコードブロック4は、信頼性が最も高いコードブロックと見なされてもよい。コードブロック2およびコードブロック4は、コード列Sc内のビットS4、S5、S6およびビットS10、S11、S12に対応し、それらの6つのビットは信頼性が最も高いと見なされてもよい。同様に、コード列Sc内の各ビットの信頼性が判定されてもよい。
【００９８】
【表４】
2019537378.tif 000058
【００９９】
以下では、図1から図12および表1から表4を参照して、本出願の実施形態において提供される符号化および変調方法が通信システム100内のセルラ端末、D2D端末、および制御ノードに適用される実装プロセスを記載する。
【０１００】
図4は、本出願の一実施形態による、通信装置の構造図である。通信装置はプロセッサ40および送信機42を含む。
【０１０１】
プロセッサ40は、情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPC行列Hを使用して情報ビット列Sbを符号化し、変調シンボル列SMを取得するためにコード列Scを変調するように構成され、コード列Sc内の信頼性が最も低いコードブロック内のビットは、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる。これにより、信頼性が最も低いコードブロック内のビットをコンステレーション変調に使用される信頼性が最も低いビット位置にマッピングすることによって引き起こされる、不十分な変調効果および非常に高いビット誤り率の問題が回避され、その結果、変調シンボル列の信頼性は比較的高い。
【０１０２】
要件に従って、異なるデータまたはシグナリングを処理するように構成された複数のプロセッサが配置されてもよい。たとえば、プロセッサ41がさらに配置されてもよい。あるいは、複数のプロセッサが符号化および変調を別々に処理するように構成される。たとえば、プロセッサ40はLDPCエンコーダとして使用され、プロセッサ41はコンステレーション変調器として使用される。詳細については、図5を参照されたい。
【０１０３】
送信機42は、変調シンボル列SMを受信端に送信するように構成される。別の実装形態では、送信機42は、代替として、送信機、通信インターフェースなどであってもよい。
【０１０４】
通信装置は、コンピュータ実行可能命令を記憶するメモリ43、およびシステムバス44をさらに含む。システムバスは、プロセッサ40、プロセッサ41、メモリ43などに接続される。
【０１０５】
図5は、本出願の一実施形態のシナリオを示す。この実施形態では、通信装置は、具体的には端末および基地局である。端末は送信端として機能し、受信端として機能する基地局にデータまたはシグナリングを送信する。データおよびシグナリングは情報ビット列Sbとして具現化される。シナリオにおいて符号化および変調を実現するプロセスが図6を参照して記載される。
【０１０６】
ステップ100：情報ビット列Sbを取得し、端末のLDPCエンコーダ40が、低密度パリティチェックLDPC行列Hを使用して情報ビット列Sbを符号化して、符号化コード列Scを取得する。
【０１０７】
ステップ101：コンステレーション変調器41が、コード列Scを変調して変調シンボル列SMを取得し、信頼性が最も低いコードブロック内のビットは、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる。これにより、信頼性が最も低いコードブロック内のビットをコンステレーション変調に使用される信頼性が最も低いビット位置にマッピングすることによって引き起こされる、不十分な変調効果および非常に高いビット誤り率の問題が回避され、その結果、変調シンボル列の信頼性は比較的高い。
【０１０８】
ステップ102：端末の送信機42が、アップリンク送信を実行して変調シンボル列を基地局に送信する。
【０１０９】
変調シンボル列を受信した後、基地局の受信機47は、最初にコンステレーション復調器45を使用して変調シンボル列に対してコンステレーション復調を実行することができ、次いで、LDPCデコーダ46はLDPC復号を実行する。端末側では変調結果のビット誤り率が低い。したがって、基地局側で復調が実行された場合、復号は正しく実行することができ、それによって送信性能が改善される。
【０１１０】
場合によっては、端末はメモリ43をさらに含んでもよい。メモリ43はコンピュータ命令を記憶し、システムバス44を使用してLDPCエンコーダ40およびコンステレーション変調器41に接続される。LDPCエンコーダ40およびコンステレーション変調器41は、メモリ43に記憶された命令を実行して符号化および変調を完了する。基地局はメモリ48をさらに含んでもよい。メモリ48はコンピュータ命令を記憶し、システムバス49を使用してコンステレーション復調器45およびLDPCデコーダ46に接続される。コンステレーション復調器45およびLDPCデコーダ46は、メモリ48内の命令を実行して復調および復号を完了する。
【０１１１】
図5は、端末が送信端として機能し、基地局が受信端として機能する場合を示すことに留意されたい。本出願のこの実施形態におけるアプリケーションシナリオは、これに限定されず、基地局が送信端として機能し、端末が受信端として機能し、基地局がダウンリンクデータもしくはシグナリングを端末に送信するときにも適用可能であり、または、D2D端末の送信端がD2DデータもしくはシグナリングをD2D端末の受信端に送信するときにも適用可能であり、または基地局がデータもしくはシグナリングを別の基地局に送信するときにも適用可能であり、または制御ノードがデータもしくはシグナリングを基地局に送信するときなどにも適用可能である。本出願におけるLDPC符号化および変調の技術的解決策は、データまたはシグナリングの送信が一対の通信デバイス間で実行される限り適用されてもよい。
【０１１２】
本出願において提供される符号化および変調方法ならびに通信装置によれば、LDPC符号化中に異なる信頼性を有するコードブロック内のビットは、コンステレーション変調中に異なる信頼性を有するビットと一緒に変調されてもよく、信頼性が最も低いコードブロック内のビットは信頼性が最も低くはないビット位置にマッピングされて、LDPCコードの変調ビットの非常に不十分な信頼性が回避され、その結果、符号化性能が改善され、ビット誤り率を効果的に低減することができ、より信頼性が高い送信が実現される。
【０１１３】
可能な実装形態では、信頼性が最も低いコードブロック内のビットは、信頼性が2番目に低いかまたはより信頼性が高いビット位置にマッピングされてもよい。このようにして、信頼性が最も低いコードブロック内のビットが、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビット位置を使用して変調された後、信頼性が最も低いコードブロック内のビットの信頼性が著しく向上することが十分に保証されてもよく、それによってビット誤り率がさらに減少する。
【０１１４】
あるいは、別の可能な実装形態では、信頼性が最も低いコードブロック内のビットがコンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされないように防止するために、信頼性が最も高いコードブロック内のビットが、信頼性が最も低いビット位置にマッピングされる。このようにして、コンステレーション変調に使用される信頼性が最も低いビット位置が、信頼性が最も低いコードブロック内のビットを変調するために使用されないことが保証されてもよく、それによって変調性能が効果的に改善され、ビット誤り率が減少する。
【０１１５】
本出願のこの実施形態におけるコンステレーション変調は、16QAMコンステレーション変調、64QAMコンステレーション変調、128QAMコンステレーション変調、または256QAMコンステレーション変調である。コンステレーション変調の表現の形態はコンステレーションダイアグラムであってもよく、複数のコンステレーションポイントはコンステレーションダイアグラム内に分散され、各コンステレーションポイントは複数のビットを含み、各コンステレーションポイントは1つのシンボルに対応する。別の可能な実装形態では、コンステレーション変調はさらに、コンステレーションマッピングテーブルであってもよく、すなわち、コンステレーションダイアグラム内の各コンステレーションポイントに対応するビットおよびシンボルは、表現のために1つのテーブル内に描かれる。コンステレーションマッピングテーブルもしくはコンステレーションダイアグラムを取得するための方法、またはコンステレーションマッピングテーブルもしくはコンステレーションダイアグラムを構築する方式は、本明細書では再び記載されない。
【０１１６】
コンステレーション変調の表現の複数の形態が存在してもよく、コンステレーション変調の実際の変調プロセスは同じである。この実施形態では、コンステレーションダイアグラムの形態が説明に使用される。マッピング原理に従って変調プロセスの他の形態が取得されてもよい。
【０１１７】
典型的な16QAMコンステレーションダイアグラムが図1に示され、典型的な64QAMコンステレーションダイアグラムが図2に示される。本出願のこの実施形態では、一例として2つのタイプのコンステレーション変調を使用して変調プロセスが詳細に記載される。他のコンステレーション変調形態の場合、変調プロセスは同様である。
【０１１８】
本出願のこの実施形態では、コンステレーション変調プロセスは、3つのシナリオを使用して記載される。
【０１１９】
第1のシナリオ：基本行列Hb内の各列の列重みが計算され、コード列Sc内のコードブロックであり、各列に対応するコードブロックの符号度が決定され、コード列Sc内のコードブロックの符号度に基づいてコンステレーション変調が実行されるプロセス。
【０１２０】
たとえば、LDPC行列Hを使用して情報ビット列Sbが符号化された後に取得されたコード列Scは、110 101 110 011 101 100であり、コードブロック1、コードブロック2、コードブロック3、コードブロック4、コードブロック5、およびコードブロック6に分割される。コードブロックの分割規則は前述されている。詳細は本明細書では再び記載されない。
【０１２１】
この実施形態では、基本行列Hbの各列の列重みが計算され、コード列Sc内のコードブロックであり、各列に対応するコードブロックの符号度が決定される。
【０１２２】
表5の対応関係に基づいて、コードブロック2の符号度およびコードブロック4の符号度は、基本行列Hbの列2および列3の列重み値3と同じであり、コードブロック2の信頼性およびコードブロック4の信頼性は最も高いと見なされてもよいことが分かる。言い換えれば、4番目〜6番目、10番目〜12番目のビット101011の信頼性は最も高い。コードブロック3の符号度およびコードブロック5の符号度は、基本行列Hbの列3および列5の列重み値1と同じであり、コードブロック3の信頼性およびコードブロック5の信頼性は最も低いと見なされてもよい。言い換えれば、7番目〜9番目、13番目〜15番目のビット110101の信頼性は最も低い。コードブロック1の符号度およびコードブロック6の符号度は、基本行列Hbの列1および列6の列重み値2と同じであり、コードブロック1の信頼性およびコードブロック6の信頼性は中程度であると見なされてもよい。言い換えれば、1番目〜3番目、16番目〜18番目のビット110100の信頼性は中程度である。
【０１２３】
【表５】
2019537378.tif 000059
【０１２４】
図1に示された16QAMコンステレーションダイアグラムを使用してコード列Sc 110 101 110 011 101 100が変調される場合、16QAMコンステレーションダイアグラム内の各コンステレーションポイントに4ビットがマッピングされてもよく、4ビットの1番目と2番目のビットは信頼性が高く、3番目と4番目のビットは信頼性が低い。コード列Sc内の信頼性が最も低いコードブロック内のビットは、16QAMコンステレーションダイアグラム内のコンステレーションポイントの信頼性が最も低くはないビット位置にマッピングされ、信頼性が最も低くはないビット位置は、具体的には1番目と2番目のビットの位置である。場合によっては、コード列Sc内の信頼性が最も高いコードブロック内のビットは、変調プロセスにおいて16QAMコンステレーションダイアグラム内のコンステレーションポイントの信頼性が最も低いビット位置にマッピングされ、信頼性が最も低いビット位置は、3番目と4番目のビットの位置である。加えて、コード列Sc内の信頼性が中程度のコードブロック内のビットは、コンステレーションポイントの1番目〜4番目のビットの位置にランダムにマッピングされるか、または信頼性が2番目に高いビットとして3番目と4番目のビットの位置にマッピングされるか、または信頼性が2番目に低いコードブロック内のビットとして1番目と2番目のビットの位置にマッピングされてもよい。
可能なマッピング関係が下記の表6に示される。
【０１２５】
【表６】
2019537378.tif 000060
【０１２６】
本出願のこの実施形態では、コード列Sc 110 101 110 011 101 100は、1つずつコンステレーションポイントにマッピングする方式をもはや使用しない。図1および表6を参照すると、信頼性が最も低いコードブロック3のシーケンス番号が7および8であるビット11は、16QAMコンステレーションダイアグラム内の1番目と2番目の信頼性が最も低くはないビットの位置にマッピングされる（ここでは、1番目と2番目のビットの位置は信頼性が最も高いビット位置である）。場合によっては、信頼性が中程度のコードブロック1のシーケンス番号が1および2であるビット11は、16QAMコンステレーションダイアグラム内の3番目と4番目の信頼性が最も低いビットの位置にマッピングされ、対応するコンステレーションポイントは1111であり、コンステレーションポイント1111に対応するシンボルは−1−jである。
【０１２７】
信頼性が最も低いコードブロック3のシーケンス番号が9であるビット0および信頼性が最も低いコードブロック5のシーケンス番号が13であるビット1は、16QAMコンステレーションダイアグラム内の1番目と2番目の信頼性が最も低くはないビットの位置にマッピングされる（ここでは、1番目と2番目のビットの位置は信頼性が最も高いビット位置である）。場合によっては、信頼性が中程度のコードブロック1および信頼性が最も高いコードブロック2のシーケンス番号が3および4であるビット01は、16QAMコンステレーションダイアグラム内の3番目と4番目の信頼性が最も低いビットの位置にマッピングされ、対応するコンステレーションポイントは0101であり、対応するシンボルは3−jである。
【０１２８】
信頼性が最も低いコードブロック5のシーケンス番号が14および15であるビット01は、16QAMコンステレーションダイアグラム内の1番目と2番目の信頼性が最も高いビットの位置にマッピングされる。場合によっては、信頼性が最も高いコードブロック2のシーケンス番号が5および6であるビット01は、16QAMコンステレーションダイアグラム内の3番目と4番目の信頼性が最も低いビットの位置にマッピングされ、対応するコンステレーションポイントは0101であり、コンステレーションポイント0101に対応するシンボルは3−jである。
【０１２９】
信頼性が中程度のコードブロック6のシーケンス番号が16および17であるビット01は、16QAMコンステレーションダイアグラム内の1番目と2番目の信頼性が最も高いビットの位置にマッピングされる。場合によっては、信頼性が最も高いコードブロック4のシーケンス番号が10および11であるビット01は、16QAMコンステレーションダイアグラム内の3番目と4番目の信頼性が最も低いビットの位置にマッピングされ、ビット01に対応するコンステレーションポイントは1001であり、対応するシンボルは−3＋jである。
【０１３０】
最後に、残りの信頼性が最も高いコードブロック4のシーケンス番号が12であるビット1、信頼性が中程度のコードブロック6のシーケンス番号が18であるビット0、および別のコードワード内の2ビットは、4つのビットグループを形成する。4つのビットグループは、16QAMコンステレーションダイアグラム内の対応するコンステレーションポイントにマッピングされる。
【０１３１】
上記の変調が実行された後、シンボル列−1−j、3−j、3−j、−3＋j．．．．としてSMが出力される。
【０１３２】
上記のすべてのマッピングプロセスにより、信頼性が最も低いコードブロック3および信頼性が最も低いコードブロック5のビットが、コンステレーション変調において信頼性が最も低くはないビット位置にすべてマッピングされることが保証される。したがって、信頼性が最も低いビットが、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされないことが保証されてもよく、それによって変調性能が改善され、ビット誤り率が増加する。
【０１３３】
可能な実施形態では、コード列Sc内の複数のコードブロック内のビットに対してコンステレーション変調を実行する前に、送信端はさらにコード列Scをグループ化することができる。たとえば、コード列Sc内の複数のコードブロックは少なくとも2つのグループにグループ化され、1つのグループは信頼性が最も高いコードブロックを含み、別のグループは信頼性が最も低いコードブロックを含み、別のグループ内の信頼性が最も低いコードブロック内のビットは、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる。このようにして、信頼性が最も高いコードブロックと信頼性が最も低いコードブロックがグループ化を介して互いに区別され、その結果、コンステレーション変調プロセスにおいてマッピング処理をより迅速に実行することができ、それによって変調効率が改善される。
【０１３４】
具体的な実装プロセスでは、図7に示されたように、コード列Sc内の信頼性が最も高いコードブロック2および信頼性が最も高いコードブロック4が1つのグループにグループ化されてもよく、信頼性が最も低いコードブロック3および信頼性が最も低いコードブロック5が別のグループにグループ化されてもよく、信頼性が中程度のコードブロック1および信頼性が中程度のコードブロック6は、高信頼性グループおよび低信頼性グループに分散される。
【０１３５】
あるいは、コード列Scは複数のグループに分割される。各グループは、少なくとも1つの信頼性が最も高いコードブロックおよび少なくとも1つの信頼性が最も低いコードブロックを含み、16QAMに対応して、グループの数は2であり、各グループに3つのコードブロックが存在する。図8に示されたように、グループ1は、信頼性が最も高いコードブロック2、信頼性が最も低いコードブロック5、および信頼性が中程度のコードブロック1を含み、グループ2は、信頼性が最も高いコードブロック4、信頼性が最も低いコードブロック3、および信頼性が中程度のコードブロック6を含む。
【０１３６】
図2にされた64QAMコンステレーションダイアグラムを使用してコード列Sc 110 101 110 011 101 100が変調される場合、64QAMコンステレーションダイアグラム内の各コンステレーションポイントに6ビットがマッピングされてもよく、6ビットの中の1番目と2番目のビットは信頼性が最も高く、3番目と4番目のビットは信頼性が中程度であり、または言い換えれば、3番目と4番目のビットは信頼性が2番目に高いかもしくは信頼性が2番目に低く、5番目と6番目のビットは信頼性が最も低い。変調プロセスでは、コード列Sc内の信頼性が最も高いコードブロック内のビットは、64QAMコンステレーションダイアグラム内のコンステレーションポイントの5番目と6番目のビットにマッピングされ、コード列Sc内の信頼性が最も低いコードブロック内のビットは、64QAMコンステレーションダイアグラム内のコンステレーションポイントの1番目と2番目のビットにマッピングされ、コード列Sc内の信頼性が中程度のコードブロック内のビットは、コンステレーションポイントの3番目および4番目のビットにマッピングされる。
可能なマッピング関係が下記の表7に示される。
【０１３７】
【表７】
2019537378.tif 000061
【０１３８】
本出願のこの実施形態では、コード列Sc 110 101 110 011 101 100は、1つずつコンステレーションポイントにマッピングする方式をもはや使用しない。図2を参照すると、信頼性が中程度のコードブロック1のシーケンス番号が1および2であるビット11は、64QAMコンステレーションダイアグラム内の3番目と4番目の信頼性が中程度のビットの位置にマッピングされ、信頼性が最も高いコードブロック2のシーケンス番号が4および5であるビット10は、64QAMコンステレーションダイアグラム内の5番目と6番目の信頼性が最も低いビットの位置にマッピングされ、信頼性が最も低いコードブロック3のシーケンス番号が7および8であるビット11は、64QAMコンステレーションダイアグラム内の1番目と2番目の信頼性が最も高いビットの位置にマッピングされ、対応するコンステレーションポイントは111110であり、コンステレーションポイント111110に対応するシンボルは−3−1jである。他のビットのマッピングも同様であり、ここでは列挙されない。
【０１３９】
同様に、変調効率を高めるために、具体的な実装プロセスでは、図9に示されたように、コード列Sc内の信頼性が最も高いコードブロック（コードブロック2およびコードブロック4）が1つのグループにグループ化されてもよく、信頼性が最も低いコードブロック（コードブロック3およびコードブロック5）が別のグループにグループ化されてもよく、信頼性が中程度のコードブロック（コードブロック1およびコードブロック6）が信頼性が中程度のグループにグループ化されてもよい。
【０１４０】
あるいは、コード列Scは複数のグループに分割され、各グループは、少なくとも1つの信頼性が最も高いコードブロック、1つの信頼性が最も低いコードブロック、および1つの信頼性が中程度のコードブロックを含む。
【０１４１】
たとえば、図10に示されたように、グループ1は、信頼性が最も高いコードブロック2、信頼性が最も低いコードブロック3、および信頼性が中程度のコードブロック6を含み、グループ2は、信頼性が最も高いコードブロック4、信頼性が最も低いコードブロック5、および信頼性が中程度のコードブロック1を含む。
【０１４２】
第2のシナリオ：LDPC検査行列H内の各列の列重みが計算され、コード列Sc内のコードブロックであり、各列に対応するコードブロックの符号度が決定され、コード列Sc内のコードブロックの符号度に基づいてコンステレーション変調が実行されるプロセス。
【０１４３】
表8を参照すると、この実施形態では、LDPC検査行列H内の各列の列重みを計算し、コード列Sc内にあり、各列に対応するコードブロックの符号度を決定するプロセス。加えて、LDPC行列H内の特定の列の列重みは、基本行列Hb内の対応する元の列の列重みに等しい。したがって、LDPC行列H内の特定の列に対応するコードブロックの符号度は、基本行列Hb内の対応する元の列に対応するコードブロックの符号度に等しく、コードブロック内の各ビット間のマッピング関係および16QAMおよび64QAMにおける高信頼性／低信頼性ビットも同じである。詳細については、表6および表7を参照されたい。したがって、変調シンボル列も同じである。そのプロセスは本明細書で再び記載されない。
【０１４４】
【表８】
2019537378.tif 000062
【０１４５】
確かに、ここでのコードブロックの符号度は、LDPC検査行列Hの単一の列の対応する列重みのさらにz倍であってもよく、z個の列の列重みの合計であってもよい。しかしながら、コード列のコードブロックの信頼性の対応関係は同じである。詳細は本明細書では再び記載されない。
【０１４６】
図1に示された16QAMコンステレーションダイアグラムまたは図2に示された64QAMコンステレーションダイアグラムを使用してコード列Sc 110 101 110 011 101 100が変調される場合、コード列Scのマッピング関係は、表6または表7に示されたマッピング関係と同じである。基本行列Hbの列重みはLDPC検査行列Hの列重みに対応するので、基本行列HbとLDPC検査行列Hで決定することができるビットの重み値も一致し、その後のマッピングおよび変調結果も同じである。詳細は本明細書では再び記載されない。
【０１４７】
16QAMコンステレーションダイアグラムまたは64QAMコンステレーションダイアグラムのどちらが使用されるかにかかわらず、コンステレーションポイントへのマッピングが実行されると、LDPC符号化された信頼性が最も低いコードブロック内のビットがコンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされることだけが必要とされる。場合によっては、LDPC符号化された信頼性が最も低いコードブロック内のビットを、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビット位置にマッピングする原理を使用することにより、均一な信頼性を実現することができ、それによって符号化性能の技術的効果が改善される。
【０１４８】
チャネル環境は複雑かつ可変であるため、チャネル符号化中に、通信システムの性能を改善するために、ハイブリッド自動再送要求（hybrid automatic repeat request，HARQ）技術を使用してコードワードが再送信される必要がある。HARQ技術は、2つのソリューション：チェイス結合（chase combining，CC）および増分冗長（incremental redundancy，IR）を含む。
【０１４９】
初期送信レートで送信端によって最初に送信されたLDPCコードを復号した後、受信端は、最初に送信されたLDPCコードが復号に成功したかどうかを判定することができ、最初に送信されたLDPCコードが復号に成功したと判定した場合、送信端に肯定応答（acknowledgment，ACK）命令を送信して、現在のデータ送信を完了する、または最初に送信されたLDPCコードが復号に失敗したと判定した場合、送信端に否定応答（negative acknowledgment，NACK）命令を送信し、その結果、受信端によって実行される復号が成功するか、または再送信回数が事前設定されたしきい値に達するまで、送信端が再送信を実行する。
【０１５０】
別の可能な実装形態では、受信端が第1の変換行列を使用して最初に送信されたLDPCコードを復号した後、受信端は最初に送信されたLDPCコードが復号に成功たかどうかを判定し、最初に送信されたLDPCコードが復号に成功したと判定した場合、送信端にACK命令を送信して、現在のデータ送信を完了する、または最初に送信されたLDPCコードが復号に失敗したと判定した場合、送信端にNACK命令を送信し、その結果、送信端はNACK命令に基づいて再送信されるべきビットを構築し、再送信レートで再送信されるべきビットを送信する。
【０１５１】
上記の可能な実装形態を参照して、本出願の技術的解決策がHARQ（HARQ：Hybrid Automatic Repeat reQuest、ハイブリッド自動再送要求）再送信に適用されると、図11に示されたように、本出願の一実施形態において提供される符号化および変調方法は以下の通りである。
【０１５２】
ステップ200：シンボル列SMが再送信される必要があると判断する。
【０１５３】
送信端が再送信される必要があるシンボル列SMを決定する方式は、以下の2つの方式を含むが、それらに限定されないことに留意されたい：1つの方式では、受信端によって送信されたNACK命令が受信された場合、再送信が必要であると考えられ、または他の方式では、受信端によって返信されたACK命令が所定の時間内に受信されない場合、再送信が必要であると考えられる。
【０１５４】
ステップ201：コンステレーション変調を介して、コード列Sc内の再送信される必要があるビットを変調して、再送信されるべき変調シンボル列SRを取得する。
【０１５５】
ステップ202：再送信されるべきシンボル列SRを受信端に送信する。
【０１５６】
再送信されるべきシンボル列SRを受信した後、受信端は再送信されるべきシンボル列SRを復調および復号する。
【０１５７】
ステップ201の具体的な実施中、少なくとも以下の3つの方式が存在する。
【０１５８】
第1の方式では、コード列Sc内の再送信される必要があるコードブロック内のビットは、再送信されるべき変調シンボル列SRを取得するために、初期再送信中に使用されたマッピング方式と同じマッピング方式で変調され、コード列Sc内の再送信される必要がある信頼性が最も低いコードブロック内のビットは、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる。場合によっては、コード列Sc内の信頼性が最も低いコードブロック内のビットは、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビット位置にマッピングされ、コード列Sc内の再送信される必要がある信頼性が最も高いコードブロック内のビットは、再送信されるべき変調シンボル列SRを取得するために、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされる。
【０１５９】
第2の方式では、コード列Sc内の再送信される必要があるコードブロック内のビットは、再送信されるべき変調シンボル列SRを取得するために、初期再送信中に使用されたマッピング方式とは異なるマッピング方式で変調される。言い換えれば、再送信される必要があるコードブロック内のビットは、コンステレーション変調のためのコンステレーションポイントのビット位置に順次マッピングされる。
【０１６０】
第3の方式では、再送信される必要があるLDPC符号化コードブロック内のビットは、ビットが上記の2つの方式のいずれかでマッピングされる前に反転される。たとえば、コードブロック2およびコードブロック3の中のビットが再送信される必要があり、信頼性が最も高いコードブロック2の1番目と2番目のビット10が反転されて01を取得し、信頼性が最も低いコードブロック5の1番目と2番目のビット10が反転されて01を取得し、次いで、01および01が結合された後にマッピングが実行される。マッピングプロセスは、上記の2つの方式のうちの1つであってもよい。
【０１６１】
端末が、受信端によって送信されたNACK命令を再び受信するか、または所定の時間内にACK命令をまだ受信しない場合、端末は、受信端によって送信された肯定応答ACK命令が受信されるか、または再送信回数が事前設定されたしきい値に達するまで、再送信されるべきシンボル列SRを再生成し、再送信されるべきシンボル列SRを受信端に送信することに留意されたい。
【０１６２】
本出願において提供され、HARQ送信プロセスを参照して提供される技術的解決策によれば、異なる信頼性を有するビットは、結合利得を取得するために複数回送信され、その結果、ビット誤り率がさらに低減され、それによって送信信頼性が向上する。
【０１６３】
上記は、通信システムの全体的な環境およびハードウェア装置の観点から、ならびに方法プロセスの観点から、本出願の実施形態において提供される解決策を主に記載している。上記の機能を実装するために、端末、基地局、および制御ノードなどのネットワーク要素は、機能を実行するための対応するハードウェア構造および／またはソフトウェアモジュールを含むことを理解されたい。当業者は、本明細書で開示された実施形態に記載された例と組み合わせて、本出願におけるハードウェアの形態で、またはコンピュータソフトウェアを結合するハードウェアの形態で、アルゴリズムステップが実装されてもよいことを非常に容易に理解するはずである。機能がハードウェアによって実行されるか、ハードウェアを駆動するコンピュータソフトウェアによって実行されるかは、特定の用途および技術的解決策の設計制約条件に依存する。当業者は、様々な方法を使用して、特定の用途ごとに記載された機能を実装することができるが、その実装形態が本出願の範囲を超えると考えられるべきではない。
【０１６４】
本出願の実施形態における方法例に従って、通信装置の機能モジュールが分割されてもよい。たとえば、機能モジュールは機能に基づいて分割されてもよく、または2つ以上の機能が1つの処理モジュールに統合されてもよい。上記の統合モジュールは、ハードウェアの形態で実装されてもよく、ソフトウェア機能モジュールの形態で実装されてもよい。本出願のこの実施形態におけるモジュール分割は一例であり、論理的な機能分割にすぎず、実際の実装形態では他の分割方式が存在してもよいことに留意されたい。
【０１６５】
本出願の実施形態において提供される通信装置は、セルラ端末、D2D端末、基地局、制御ノードなどであってもよい。通信装置の機能の具体的な実装形態については、本出願の実施形態において提供された符号化および変調方法を参照されたい。
【０１６６】
機能モジュールが機能に基づいて分割されるとき、図12は、本出願の実施形態による通信装置の実施形態1の概略構成図である。
【０１６７】
この実施形態における通信装置は、
情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPC行列Hを使用して情報ビット列Sbを符号化するように構成された符号化ユニット10と、
変調シンボル列SMを取得するために、符号化を介して符号化ユニット10によって取得されたコード列Scを変調するように構成された変調ユニット11であって、コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされ、その結果、信頼性が最も低いコードブロック内のビットをコンステレーション変調に使用される信頼性が最も低いビット位置にマッピングすることによって引き起こされる不十分な変調効果および非常に高いビット誤り率の問題が回避され、変調シンボル列の信頼性が比較的高い、変調ユニット11と、
変調を介して変調ユニット11によって取得されたシンボル列SMを受信端に送信するように構成された送信ユニット12と
を含む。
【０１６８】
対応する機能モジュールの機能説明については、上記の方法実施形態におけるステップのすべての関連する内容を参照することに留意されたい。詳細は本明細書では再び記載されない。
【０１６９】
通信装置は、前述された符号化および変調方法のプロセスを実行するように構成される。したがって、通信装置はまた、符号化および変調方法の技術的効果と同じ技術的効果を達成することができる。詳細は本明細書では再び記載されない。
【０１７０】
可能な実装形態では、符号化ユニット10、変調ユニット11、および送信ユニット12に加えて、通信装置は、シンボル列SMが再送信される必要があるとき、再送信されるべき変調シンボル列SRを取得するために、再送信される必要があるコードブロック内のビットを変調するように構成された再変調ユニット13をさらに含む。
【０１７１】
再変調ユニット13の少なくとも2つの可能な実装形態が存在する。
【０１７２】
可能な設計では、シンボル列SMが再送信される必要があるとき、再変調ユニット13は、再送信されるべき変調シンボル列SRを取得するために、初期送信中に使用されたマッピング方式と同じマッピング方式で、コード列Sc内の再送信される必要があるコードブロック内のビットを変調する。
【０１７３】
別の可能な設計では、シンボル列SMが再送信される必要があるとき、再変調ユニット13は、変調を実行して再送信されるべき変調シンボル列SRを取得するために、コンステレーション変調に使用されるビット位置に、コード列Sc内の再送信される必要があるコードブロック内のビットを順次入力する。
【０１７４】
場合によっては、コード列Sc内の再送信される必要があるコードブロック内のビットが変調される前に、再変調ユニット13は、再送信される必要があるコードブロック内のビットに対して反転処理をさらに実行することができる。
【０１７５】
通信装置が、受信端によって送信されたNACK命令を再び受信するか、または所定の時間内にまだACK命令を受信しない場合、再変調ユニット13は、受信端によって送信された肯定応答ACK命令が受信されるか、または再送信回数が事前設定されたしきい値に達するまで、再送信されるべきシンボル列SRを再生成し、再送信されるべきシンボル列SRを受信端に送信する。
【０１７６】
具体的な実施中、再変調ユニット13および変調ユニット11は、代替として同じ機能モジュールであってもよい。
【０１７７】
対応する機能モジュールの機能説明については、方法実施形態におけるステップのすべての関連する内容を参照することに留意されたい。詳細は本明細書では再び記載されない。
【０１７８】
本出願において提供された通信装置によれば、HARQ送信プロセスを参照すると、異なる信頼性を有するビットは、結合利得を取得するために複数回送信され、その結果、ビット誤り率がさらに低減され、それによって送信信頼性が向上する。
【０１７９】
本出願において提供される通信装置によれば、LDPC符号化中に異なる信頼性を有するビットは、変調中に異なる信頼性を有するビットと一緒に変調されてもよく、LDPC符号化された信頼性が高いビットは信頼性が低いビット位置にマッピングされ、信頼性が低いビットは信頼性が高いビット位置にマッピングされ、その結果、変調LDPCコードのすべてのビットの信頼性は比較的高く均一であり、それによって符号化性能が改善され、より信頼性が高い送信が実現される。
【０１８０】
プロセッサ40は、中央処理装置（central processing unit、略してCPU）、ネットワークプロセッサ（network processor、略してNP）、またはCPUとNPの組合せであってもよいことに留意されたい。プロセッサはハードウェアチップをさらに含んでもよい。ハードウェアチップは、特定用途向け集積回路（application−specific integrated circuit、略してASIC）、プログラマブル論理デバイス（programmable logic device、略してPLD）、またはそれらの組合せであってもよい。PLDは、複合プログラマブル論理デバイス（complex programmable logic device、略してCPLD）、フィールドプログラマブルゲートアレイ（field−programmable gate array、略してFPGA）、汎用アレイ論理（generic array logic、略してGAL）、またはそれらの任意の組合せであってもよい。
【０１８１】
メモリ43には、揮発性メモリ（volatile memory）、たとえば、ランダムアクセスメモリ（random−access memory、略してRAM）が含まれてもよい。あるいは、メモリには、不揮発性メモリ（non−volatile memory）、たとえば、フラッシュメモリ（flash memory）、ハードディスクドライブ（hard disk drive、略してHDD）、または半導体ドライブ（solid−state drive、略してSSD）が含まれてもよい。あるいは、メモリには、上記のタイプのメモリの組合せが含まれてもよい。
【０１８２】
通信インターフェースは別のデバイスと通信するように構成される。通信インターフェースは、有線通信インターフェース、ワイヤレス通信インターフェース、またはそれらの組合せであってもよい。たとえば、有線通信インターフェースはイーサネット(登録商標)インターフェースであってもよい。イーサネット(登録商標)インターフェースは、光インターフェース、電気インターフェース、またはそれらの組合せであってもよい。ワイヤレス通信インターフェースは、ワイヤレスローカルエリアネットワーク（wireless local area networks、略してWLAN）インターフェース、セルラネットワーク通信インターフェース、またはそれらの組合せであってもよい。
【０１８３】
本出願の実施形態における端末には、様々なハンドヘルドデバイス、車載デバイス、ウェアラブルデバイス、またはワイヤレス通信機能を有するコンピューティングデバイス、もしくはワイヤレスモデムに接続された別の処理デバイスが含まれてもよい。あるいは、端末は、移動局（mobile station、略してMS）もしくは端末と呼ばれてもよく、または加入者ユニット（subscriber unit）、携帯電話（cellular phone）、スマートフォン（smart phone）、ワイヤレスデータカード、携帯情報端末（personal digital assistant，PDA）コンピュータ、タブレットコンピュータ、ワイヤレスモデム（modem）、ハンドヘルド（handheld）デバイス、ラップトップコンピュータ（laptop computer）、コードレスフォン（cordless phone）、ワイヤレスローカルループ（wireless local loop，WLL）局、機械型通信（machine type communication，MTC）端末などを含んでもよい。説明を容易にするために、本出願のすべての実施形態において、前述されたデバイスは端末と総称される。
【０１８４】
実装形態に関する上記の説明により、当業者が、便利で簡潔な説明のために、上記の機能モジュールの分割が説明用の一例として使用されるにすぎないことを明確に理解することが可能になる。実際の用途では、上記の機能は、必要に応じて実装用の様々な機能モジュールに割り振られてもよく、すなわち、装置の内部構造は、前述された機能のすべてまたは一部を実装するために様々な機能モジュールに分割される。
【０１８５】
本出願において提供されたいくつかの実施形態では、開示された装置および方法は他の方式で実装されてもよいことを理解されたい。たとえば、記載された装置実施形態は一例にすぎない。たとえば、モジュール分割またはユニット分割は論理的な機能分割にすぎず、実際の実装形態では他の分割方式が存在してもよい。たとえば、複数のユニットまたは構成要素は組み合わされるか、もしくは別の装置に統合されてもよく、または、いくつかの機能は無視されるか、もしくは実行されなくてもよい加えて、表示または説明された相互結合または直接結合または通信接続は、いくつかのインターフェースを使用して実装されてもよい。装置間またはユニット間の間接結合または通信接続は、電気、機械、または他の形態で実装されてもよい。
【０１８６】
別々の部分として記載されたユニットは、物理的に分かれていても、分かれていなくてもよく、ユニットとして表示された部分は、1つもしくは複数の物理ユニットであってもよく、1つの場所に配置されてもよく、または様々な場所に分散されてもよい。ユニットの一部またはすべては、実施形態の解決策の目的を達成するために、実際の要件に応じて選択されてもよい。
【０１８７】
加えて、本出願の実施形態における機能ユニットは1つの処理ユニットに統合されてもよく、またはユニットの各々は物理的に単独で存在してもよく、または2つ以上のユニットが1つのユニットに統合されてもよい。統合ユニットは、ハードウェアの形態で実装されてもよく、ソフトウェア機能ユニットの形態で実装されてもよい。
【０１８８】
統合ユニットがソフトウェア機能ユニットの形態で実装され、独立した製品として販売または使用されるとき、統合ユニットは可読記憶媒体に記憶されてもよい。そのような理解に基づいて、本出願の技術的解決策は本質的に、または従来技術に寄与する部分は、または技術的解決策のうちのすべてもしくは一部は、ソフトウェア製品の形態で実装されてもよい。ソフトウェア製品は、記憶媒体に記憶され、本出願の実施形態に記載された方法のステップのうちのすべてまたは一部を実行するように、（シングルチップマイクロコンピュータ、チップなどであり得る）デバイスまたはプロセッサ（processor）に命令するためのいくつかの命令を含む。上記の記憶媒体には、USBフラッシュドライブ、リムーバルハードディスク、ROM、RAM、磁気ディスク、または光ディスクなどの、プログラムコードを記憶することができる任意の媒体が含まれる。
【０１８９】
上記の説明は、本出願の具体的な実装形態にすぎず、本出願の保護範囲を限定するものではない。本出願において開示された技術的範囲内で当業者が容易に考え付くいかなる変形または置換も、本出願の保護範囲内に入るべきである。したがって、本出願の保護範囲は、特許請求の範囲の保護範囲に従うべきである。
【符号の説明】
【０１９０】
1  端末、コードブロック
2  端末、コードブロック
3  端末、コードブロック
4  端末、コードブロック
5  端末、コードブロック
6  端末、コードブロック
7  端末
10  符号化ユニット
11  変調ユニット
12  送信ユニット
13  再変調ユニット
40  プロセッサ、LDPCエンコーダ
41  プロセッサ、コンステレーション変調器
42  送信機
43  メモリ
44  システムバス
45  コンステレーション復調器
46  LDPCデコーダ
47  受信機
48  メモリ
49  システムバス
60  制御ノード
100  通信システム
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPC行列Hを使用して前記情報ビット列Sbを符号化するステップであって、前記LDPC行列Hが、拡大率zを使用して基本行列Hbを拡大することによって生成され、zの値が正の整数である、ステップと、
変調シンボル列SMを取得するために前記コード列Scを変調するステップであって、前記コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる、ステップと、
前記変調シンボル列SMを受信端に送信するステップと
を含む、符号化および変調方法。
【請求項２】
前記コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされることが、
前記コード列Sc内の前記信頼性が最も低いコードブロック内の前記ビットが、前記変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビット位置にマッピングされることを含む、請求項1に記載の符号化および変調方法。
【請求項３】
前記方法が、前記コード列Sc内の信頼性が最も高いコードブロック内のビットを、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングするステップをさらに含む、請求項2に記載の方法。
【請求項４】
前記コード列Scが複数のコードブロックを備え、各コードブロックが符号度に対応し、最小の符号度値を有するコードブロックが前記信頼性が最も低いコードブロックである、請求項1に記載の方法。
【請求項５】
各コードブロックの前記符号度が、前記基本行列Hbの各列の列重みに基づいて計算を介して取得されるか、または各コードブロックの前記符号度が、前記チェック行列Hの各列の列重みに基づいて計算を介して取得される、請求項4に記載の方法。
【請求項６】
変調シンボル列SMを取得するために前記コード列Scを変調する前記ステップであって、前記コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる、前記ステップが、
前記コード列Sc内の前記複数のコードブロックを少なくとも2つのグループにグループ化するステップであって、1つのグループが信頼性が最も高いコードブロックを備え、別のグループが信頼性が最も低いコードブロックを備える、ステップと、
前記別のグループ内の前記信頼性が最も低いコードブロック内のビットを、コンステレーション変調に使用される前記信頼性が最も低くはないビット位置にマッピングするステップとを含む、請求項4または5に記載の方法。
【請求項７】
前記方法が、前記1つのグループ内の前記信頼性が最も高いコードブロック内のビットを、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングするステップをさらに含む、請求項6に記載の方法。
【請求項８】
情報ビット列Sbを取得し、符号化コード列Scを取得するために低密度パリティチェックLDPC行列Hを使用して前記情報ビット列Sbを符号化するように構成されたプロセッサであって、前記LDPC行列Hが、拡大率zを使用して基本行列Hbを拡大することによって生成され、zの値が正の整数であり、前記プロセッサが、変調シンボル列SMを取得するために前記コード列Scを変調するように構成され、前記コード列Sc内の信頼性が最も低いコードブロック内のビットが、変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も低くはないビット位置にマッピングされる、プロセッサと、
変調を介して前記プロセッサによって取得された前記シンボル列SMを受信端に送信するように構成された送信機と
を備える、通信装置。
【請求項９】
前記コード列Sc内の前記信頼性が最も低いコードブロック内の前記ビットが、前記変調プロセスにおいて、コンステレーション変調に使用される信頼性が最も高いかまたは信頼性が2番目に高いビット位置にマッピングされる、請求項8に記載の通信装置。
【請求項１０】
前記コード列Sc内の信頼性が最も高いコードブロック内のビットが、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングされる、請求項8に記載の通信装置。
【請求項１１】
前記コード列Scが複数のコードブロックを備え、各コードブロックが符号度に対応し、最小の符号度値を有するコードブロックが前記信頼性が最も低いコードブロックである、請求項8に記載の通信装置。
【請求項１２】
各コードブロックの前記符号度が、前記基本行列Hbの各列の列重みに基づいて計算を介して取得されるか、または各コードブロックの前記符号度が、前記チェック行列Hの各列の列重みに基づいて計算を介して取得される、請求項11に記載の通信装置。
【請求項１３】
前記プロセッサが、前記コード列Sc内の前記複数のコードブロックを少なくとも2つのグループにグループ化することであって、1つのグループが信頼性が最も高いコードブロックを備え、別のグループが信頼性が最も低いコードブロックを備える、グループ化することと、前記別のグループ内の前記信頼性が最も低いコードブロック内のビットを、コンステレーション変調に使用される前記信頼性が最も低くはないビット位置にマッピングすることとを行う、請求項12に記載の通信装置。
【請求項１４】
前記プロセッサが、前記1つのグループ内の前記信頼性が最も高いコードブロック内のビットを、コンステレーション変調に使用される信頼性が最も低いビット位置にマッピングする、請求項13に記載の通信装置。
【請求項１５】
前記通信装置が、メモリおよびシステムバスをさらに備え、
前記メモリが、コンピュータ実行可能命令を記憶するように構成され、前記システムバスを使用して前記プロセッサに接続され、前記プロセッサが、前記メモリに記憶された前記コンピュータ実行可能命令を実行する、請求項14に記載の通信装置。
【請求項１６】
前記通信装置が、セルラ端末、デバイス間D2D端末、基地局、または制御ノードである、請求項8から15のいずれか一項に記載の通信装置。
【国際調査報告】
2019537378.tif 000063
2019537378.tif 000064
2019537378.tif 000065
2019537378.tif 000066