(57)【要約】  本開示は、ＡＭＯＬＥＤ表示基板とその製作方法及び表示装置を開示する。ＡＭＯＬＥＤ表示基板は、並列接続される二つの蓄積キャパシタを含み、ワンタイムパターニングプロセスを通じてＴＦＴの活性層及び新規追加された蓄積キャパシタの一つの電極を形成し、前記電極は、導体材料により作られる。
2019526162.tif 000002
【特許請求の範囲】
【請求項１】
ＡＭＯＬＥＤ表示基板の製作方法であって、
複数の画素ユニットを形成するステップを含み、
各画素ユニットを形成するステップは、第１蓄積キャパシタ、薄膜トランジスタ及び発光ダイオードを形成することを含み、
ワンタイムパターニングプロセスを通じて前記薄膜トランジスタの活性層及び前記第１蓄積キャパシタの第１電極を形成し、
前記第１電極は、導体材料により作られる
ことを特徴とするＡＭＯＬＥＤ表示基板の製作方法。
【請求項２】
ワンタイムパターニングプロセスを通じて前記活性層及び第１電極を形成するステップは、
半導体膜層及び導電膜層を順次に形成し、前記半導体膜層及び導電膜層に対してワンタイムパターニングプロセスを行って、前記活性層及び第１電極を形成することを含み、
前記活性層は、前記半導体膜層により形成され、前記第１電極は、前記導電膜層により形成される
ことを特徴とする請求項１に記載の製作方法。
【請求項３】
前記半導体膜層及び導電膜層に対してワンタイムパターニングプロセスを行って、前記活性層及び第１電極を形成するステップは、
前記導電膜層上にフォトレジストを塗布するステップと、
ハーフトーン又はグレートーンのマスクを利用して前記フォトレジストに対して露光を行い、現像後、前記第１電極が所在する領域に対応するフォトレジストの完全保留領域、前記活性層が所在する領域に対応するフォトレジストの半分保留領域、及び他の領域に対応するフォトレジストの非保留領域を形成するステップと、
前記フォトレジストの非保留領域の導電膜層及び半導体膜層を除去するステップと、
アッシングプロセスを通じて前記フォトレジストの半分保留領域のフォトレジストを除去するステップと、
前記フォトレジストの半分保留領域の導電膜層を除去するステップと、
残りのフォトレジストを剥離して、前記活性層及び第１電極を形成するステップと、
を含むことを特徴とする請求項２に記載の製作方法。
【請求項４】
前記製作方法は、
前記活性層及び第１電極を覆い、ビアホールが含まれるエッチング阻止層を形成するステップと、
前記エッチング阻止層上に、前記ビアホールを介して前記活性層と電気的に接触される前記薄膜トランジスタのソース電極及びドレイン電極を形成するステップと、を更に含み、
前記ドレイン電極の前記表示基板が所在する平面における正投影と前記第１電極の前記表示基板が所在する平面における正投影は、オーバーレイ領域が存在し、前記第１蓄積キャパシタの第２電極は、前記ドレイン電極である、
ことを特徴とする請求項１乃至３のいずれか一項に記載の製作方法。
【請求項５】
前記画素ユニットは、第２蓄積キャパシタを更に含み、前記第２蓄積キャパシタの一つの電極は、前記ドレイン電極であることを特徴とする請求項４に記載の製作方法。
【請求項６】
前記製作方法は、
発光ダイオードの底部電極及び頂部電極を形成するステップを更に含み、前記底部電極が前記ドレイン電極と電気的に接続され、前記頂部電極が前記第１電極と電気的に接続され、前記第２蓄積キャパシタのもう一つの電極は、前記頂部電極であることを特徴とする請求項５に記載の製作方法。
【請求項７】
請求項１乃至６のいずれか一項に記載の製作方法により作られるＡＭＯＬＥＤ表示基板。
【請求項８】
前記第１電極の下方に前記第１電極のパターンと一致する半導体層のパターンを有し、前記半導体層及び前記活性層は、同一の膜層により作られることを特徴とする請求項７に記載のＡＭＯＬＥＤ表示基板。
【請求項９】
前記第１電極の前記表示基板が所在する平面における正投影と前記薄膜トランジスタのドレイン電極の前記表示基板が所在する平面における正投影は、オーバーレイ領域が存在し、前記第１電極と前記ドレイン電極の間にエッチング阻止層を有することにより、第１蓄積キャパシタを形成することを特徴とする請求項８に記載のＡＭＯＬＥＤ表示基板。
【請求項１０】
前記発光ダイオードは、底部電極と、頂部電極とを含み、前記底部電極が前記ドレイン電極と電気的に接続され、前記頂部電極が前記第１電極と電気的に接続され、前記頂部電極の前記表示基板が所在する平面における正投影と前記ドレイン電極の前記表示基板が所在する平面における正投影は、オーバーレイ領域が存在し、前記頂部電極と前記ドレイン電極の間に絶縁層を有することにより、第２蓄積キャパシタを形成することを特徴とする請求項９に記載のＡＭＯＬＥＤ表示基板。
【請求項１１】
請求項７乃至１０のいずれか一項に記載のＡＭＯＬＥＤ表示基板を含むことを特徴とする表示装置。
【請求項１２】
ベースと、
前記ベース上に設置されるゲート電極と、
前記ベース上に設置され、前記ゲート電極を覆うゲート絶縁層と、
前記ゲート絶縁層上に設置される活性層及び半導体層と、
前記半導体層上に直接設置される第１電極と、
前記ゲート絶縁層上に設置され、前記活性層及び前記第１電極を覆うエッチング阻止層と、
前記エッチング阻止層上に設置され、前記エッチング阻止層におけるビアホールを介して前記活性層と電気的に接触されるソース電極及びドレイン電極と、
蓄積キャパシタと、を含み、
前記第１電極と、前記ドレイン電極とは、前記ベースに垂直な方向において部分的に重複され、前記第１電極、前記ドレイン電極及び前記第１電極と前記ドレイン電極の間の前記エッチング阻止層は、前記蓄積キャパシタを形成すること
を特徴とするＡＭＯＬＥＤ表示基板。
【請求項１３】
前記第１電極の前記ベースにおける正投影と前記ドレイン電極の前記ベースにおける正投影は、オーバーレイ領域が存在することを特徴とする請求項１２に記載のＡＭＯＬＥＤ表示基板。
【請求項１４】
前記蓄積キャパシタと並列接続されるもう一つの蓄積キャパシタを更に含むことを特徴とする請求項１２に記載のＡＭＯＬＥＤ表示基板。
【請求項１５】
前記エッチング阻止層上に設置され、前記ソース電極及び前記ドレイン電極を覆う第１絶縁層と、
前記第１絶縁層上に設置され、底部電極と、頂部電極と、前記底部電極と前記頂部電極の間に位置する発光層とを含み、前記底部電極が前記第１絶縁層におけるビアホールを介して前記ドレイン電極と電気的に接続される発光ダイオードと、
前記第１絶縁層上に設置され、前記底部電極を覆い、前記底部電極に対応する箇所に開口が形成される第２絶縁層と、を更に含み、
前記発光層は、前記開口内に設置され、前記頂部電極は、前記第２絶縁層上に設置され、前記発光層と接触され、前記頂部電極と、前記ドレイン電極とは、前記ベースに垂直な方向において部分的に重複され、前記頂部電極、前記ドレイン電極、前記頂部電極と前記ドレイン電極の間に位置する前記第１絶縁層及び前記第２絶縁層は、もう一つの蓄積キャパシタを形成し、前記頂部電極が前記第１電極と電気的に接続されることを特徴とする請求項１２に記載のＡＭＯＬＥＤ表示基板。
【請求項１６】
前記頂部電極の前記ベースにおける正投影と前記ドレイン電極の前記ベースにおける正投影は、オーバーレイ領域が存在することを特徴とする請求項１５に記載のＡＭＯＬＥＤ表示基板。
【請求項１７】
前記活性層及び前記半導体層は、前記ゲート絶縁層上に直接形成され，前記活性層と前記半導体層は、同じ材料により作られることを特徴とする請求項１２乃至１６のいずれか一項に記載のＡＭＯＬＥＤ表示基板。
【請求項１８】
前記第１電極は、導体材料により作られることを特徴とする請求項１７に記載のＡＭＯＬＥＤ表示基板。
【請求項１９】
前記第１電極は、金属層であることを特徴とする請求項１７に記載のＡＭＯＬＥＤ表示基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２０１６年６月２４日に中国特許庁に提出された中国特許出願第２０１６１０４７３８０４.２号明細書の優先権を主張し、その全ての内容が援用により本願に取り込まれる。
本発明は、表示の技術分野に関し、特にＡＭＯＬＥＤ表示基板とその製作方法及び表示装置に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、ＯＬＥＤ）は、日本国内外で大変な人気を博している新興フラットパネルディスプレイ製品であるが、これは、ＯＬＥＤディスプレイが、自己発光、広い視野角、短い応答時間、高い発光効率、広い色再現域、低い動作電圧、薄いパネル、大型サイズのフレキシブルなパネルの製作可能及び簡単な製造過程等の特性を有し、しかもコストの低いポテンシャルを持つためである。
【０００３】
ＯＬＥＤは、駆動類型によって、パッシブ・マトリクス（ＰＭＯＬＥＤ）と、アクティブ・マトリクスＯＬＥＤ（ＡＭＯＬＥＤ）に区分できる。その内、ＡＭＯＬＥＤの駆動は、通常酸化物薄膜トランジスタ（Ｔｈｉｎ−ＦｉｌｍＴｒａｎｓｉｓｔｏｒ、略称ＴＦＴ）裏板又は低温ポリシリコンＴＦＴを利用する。酸化物ＴＦＴ裏板は、アモルファスシリコンＴＦＴに比べ、比較的に高い移動度を持ち、ＥＳＬ構造(エッチング停止構造)のＴＦＴは、低温ポリシリコンＴＦＴに対して、製造プロセスが簡単であり、マスクの使用数量が少なく、量産プロセスを容易に実現する。
【０００４】
ＥＳＬ構造のＴＦＴにおいて、ＴＦＴの寄生容量Ｃｇｓが比較的大きく、表示機能を正常にするためには、十分大きい蓄積キャパシタＣｓｔを必要とする。
【発明の概要】
【０００５】
本開示は、ＡＭＯＬＥＤ表示基板とその製作方法及び表示装置を提供することにより、簡単なプロセスを提供し、画素ユニットごとに一つの蓄積キャパシタを追加しようとする。
【０００６】
上記の技術問題を解決するために、本開示の実施例は、ＡＭＯＬＥＤ表示基板の製作方法を提供する。前記ＡＭＯＬＥＤ表示基板の製作方法は、複数の画素ユニットを形成するステップを含み、各画素ユニットを形成するステップは、第１蓄積キャパシタ、薄膜トランジスタ及び発光ダイオードを形成することを含み、ワンタイムパターニングプロセス（One-time patterning process）を通じて前記薄膜トランジスタの活性層及び前記第１蓄積キャパシタの第１電極を形成し、前記第１電極は、導体材料により作られる。
【０００７】
本開示の実施例は、上記の製作方法により作られるＡＭＯＬＥＤ表示基板を更に提供する。
【０００８】
本開示の実施例は、上記のＡＭＯＬＥＤ表示基板を含む表示装置を更に提供する。
【０００９】
本開示の上記の技術方案の有益的な効果は、下記のとおりである。
【００１０】
上記の技術方案において、ＡＭＯＬＥＤ表示基板は、並列接続される二つの蓄積キャパシタを含み、ワンタイムパターニングプロセスを通じてＴＦＴの活性層及び新規追加された蓄積キャパシタの一つの電極を形成し、前記電極は、導体材料により作られ、導体化等の別途の処理を行う必要がなく、製作プロセスを簡素化し、コストを低下させる。
【００１１】
本開示の実施例又は関連技術における技術方案をより明確に説明するために、以下、実施例又は関連技術の記載に使用するべき図面を簡単に紹介する。言うまでもなく、以下に記載される図面は、ただ本開示の一部の実施例であり、当業者にとって、創造的な労働をせずに、これらの図面によって他の図面を更に得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本開示の実施例における各画素ユニットの蓄積キャパシタの構造を示す模式図である。
【図２】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の一である。
【図３】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の一である。
【図４】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の一である。
【図５】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の一である。
【図６】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の一である。
【図７】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の一である。
【図８】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の二である。
【図９】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の二である。
【図１０】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の二である。
【図１１】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の二である。
【図１２】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の二である。
【図１３】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の二である。
【図１４】本開示の実施例におけるＡＭＯＬＥＤ表示基板の製作過程を示す模式図の二である。
【図１５】本開示の実施例におけるＡＭＯＬＥＤ表示基板の各画素ユニットの局部的な構造を示す模式図である。
【図１６】本開示の別の実施例におけるＡＭＯＬＥＤ表示基板の各画素ユニットの局部構造を示す模式図である。
【発明を実施するための形態】
【００１３】
本開示は、ＡＭＯＬＥＤ表示基板及びその製作方法を提供する。前記表示基板は、複数の画素ユニットを含み、各画素ユニットは、薄膜トランジスタと、発光ダイオードとを含み、前記発光ダイオードは、底部電極と、頂部電極と、底部電極と頂部電極の間に位置する発光層とを含む。前記底部電極が前記薄膜トランジスタのドレイン電極と電気的に接続され、データ信号が薄膜トランジスタを通じて底部電極に伝送され、前記発光ダイオードを駆動して発光させる。各画素ユニットは、１フレーム画面の表示時間内で前記底部電極の電圧を維持し、画面表示を実現するための蓄積キャパシタを更に含む。
【００１４】
寄生容量の干渉を克服するためには、蓄積キャパシタの容量を増加させる必要があるが、本開示は、前記蓄積キャパシタが並列接続される第１蓄積キャパシタと、第２蓄積キャパシタとを含むように設置するが、そうすると、前記蓄積キャパシタの容量は、第１蓄積キャパシタと、第２蓄積キャパシタとの容量の和になる。
【００１５】
ここで、前記第２蓄積キャパシタは、前記薄膜トランジスタのドレイン電極、前記発光ダイオードの頂部電極及びドレイン電極と頂部電極との間に位置する第１媒体層により形成される。前記第１蓄積キャパシタは、前記第２蓄積キャパシタに対して、第１電極を追加し、前記第１電極、前記ドレイン電極及び前記第１電極とドレイン電極の間に位置する第２媒体層により形成され、第１蓄積キャパシタと、第２蓄積キャパシタとを並列接続させ、より大きな容量を提供し、１フレーム画面の表示時間内で前記底部電極における電圧を維持する。
【００１６】
前記頂部電極に印加される電圧は、共用電圧であり、前記第１電極は、前記頂部電極と電気的に接続されても良い。
【００１７】
以下、図面及び実施例を結合して、本開示の具体的な実施形態について更に詳細に記載する。下記の実施例は、本開示を説明するためのものであり、本開示の範囲を限定するものではない。
【００１８】
本実施例におけるＡＭＯＬＥＤ表示基板の製作方法は、複数の画素ユニットを形成するステップを含み、各画素ユニットを形成するステップは、薄膜トランジスタ、発光ダイオード及び第１蓄積キャパシタを形成することを含み、ワンタイムパターニングプロセスを通じて前記薄膜トランジスタの活性層及び前記第１蓄積キャパシタの第１電極を形成し、前記第１電極は、導体材料により作られる。
【００１９】
上記の製作方法は、ワンタイムパターニングプロセスを通じて前記薄膜トランジスタの活性層及び前記第１蓄積キャパシタの第１電極を形成し、単独な製作プロセスを追加して前記第１蓄積キャパシタの第１電極を形成する必要がなく、第１電極の材料は、導体材料であるので、導体化等の追加的な処理を行う必要がなくなり、製作プロセスを簡素化し、コストを低下させる。
【００２０】
前記薄膜トランジスタの活性層は、シリコン半導体材料、例えば、アモルファスシリコン、多結晶シリコンにより作られても良く、金属酸化物半導体材料、例えば、ＺｎＯ、ＩＺＯ、ＩＧＺＯ、ＩＴＺＯにより作られても良い。
【００２１】
その内、ワンタイムパターニングプロセスを通じて前記活性層及び第１電極を形成するステップは、半導体膜層及び導電膜層を順次に形成し、前記半導体膜層及び導電膜層に対してワンタイムパターニングプロセスを行って、前記活性層及び第１電極を形成することを含み、前記活性層は、前記半導体膜層により形成され、前記第１電極は、前記導電膜層により形成される。
【００２２】
更に、図２〜図７に示すように、ワンタイムパターニングプロセスを通じて前記活性層及び第１電極を形成するステップは、具体的には、
図２及び図３に示すように、半導体膜層１１及び導電膜層１２を順次に形成するステップと、
図４に示すように、導電膜層１２上に第１フォトレジスト２０を塗布するステップと、
図４及び図５に示すように、ハーフトーン又はグレートーンのマスク３０を利用して第１フォトレジスト２０に対して露光を行い、現像後、第１フォトレジストの完全保留領域２１、第１フォトレジストの半分保留領域２２及び第１フォトレジストの非保留領域２３を形成し、第１フォトレジストの完全保留領域２１は、前記第１電極が所在する領域に対応し、第１フォトレジストの半分保留領域２２は、前記活性層が所在する領域に対応し、前記第１フォトレジストの非保留領域２３は、他の領域に対応するステップと、
前記第１フォトレジストの非保留領域２３における導電膜層及び半導体膜層を除去するステップと、
図６に示すように、アッシングプロセスを通じて第１フォトレジストの半分保留領域２２における第１フォトレジストを除去するステップと、
第１フォトレジストの半分保留領域２２の導電膜層を除去するステップと、
図７に示すように、残りのフォトレジストを剥離して、活性層１及び第１電極３を形成するステップと、を含む。
【００２３】
上記のステップは、ハーフトーン又はグレートーンマスクを利用してフォトエッチングプロセスを行い、同時に薄膜トランジスタの活性層１及び第１蓄積キャパシタの第１電極３を形成する。作られた第１電極３の下方に第１電極３のパターンと一致する半導体層２のパターンを有する。
【００２４】
もちろん、実際の応用過程においても、図８〜図１４及び図７に示すように、以下のステップを通じて薄膜トランジスタの活性層及び第１蓄積キャパシタの第１電極を形成しても良い。具体的には、
【００２５】
図８に示すように、半導体膜層１１を形成し、
【００２６】
図９に示すように、半導体膜層１１上に第２フォトレジスト４０を形成し、
【００２７】
図１１に示すように、第１マスク３０を利用して第２フォトレジスト４０に対して露光を行い、現像後，第２フォトレジストの保留領域４１及び第２フォトレジストの非保留領域４２を形成し、第２フォトレジストの保留領域４１は、薄膜トランジスタの活性層及び第１蓄積キャパシタの第１電極が所在する領域に対応し、第２フォトレジストの非保留領域４２は、他の領域に対応し、
【００２８】
図１２に示すように、第２フォトレジストの非保留領域４２の半導体膜層を除去し、残りのフォトレジストを剥離して、薄膜トランジスタの活性層１及び半導体層２のパターンを形成し、
【００２９】
図１３に示すように、活性層１上に導電膜層１２を形成し、導電膜層１２上に第３フォトレジスト５０を塗布し、第３マスク６０を利用して第３フォトレジスト５０に対して露光を行い、
【００３０】
図１４に示すように、現像後、第３フォトレジストの保留領域５１及び第３フォトレジスト非保留領域５２を形成し、第３フォトレジストの保留領域５１は、第１蓄積キャパシタの第１電極が所在する領域に対応し、第３フォトレジストの非保留領域５２は、他の領域に対応し、第３フォトレジストの非保留領域５２の半導体膜層を除去し、
【００３１】
図７に示すように、残りのフォトレジストを剥離して、薄膜トランジスタの第１蓄積キャパシタの第１電極３を形成する。
【００３２】
具体的には、ドライエッチングにより半導体膜層を除去し、ウェットエッチングにより導電膜層を除去する。
【００３３】
上記のステップを通じて作られた第１蓄積キャパシタの第１電極３は、導電膜層により作られ、その材料は、導体材料であり、導体化等の追加的な処理を行う必要がなく、ワンタイムパターニングプロセスを通じて同時に第１電極３及び活性層１を形成し、製作プロセスを簡素化し、コストを低下できる。且つ、作られた第１電極１の下方に第１電極３のパターンと一致する半導体層２のパターンを有する。半導体層２及び活性層１は、同一の膜層により作られる。
【００３４】
前述した内容において、主に如何に第１蓄積キャパシタの第１電極３を製作するかについて紹介したが、第１蓄積キャパシタの第２電極は、薄膜トランジスタのドレイン電極であってもよく、金属電極は、より大きな容量を提供できる。
【００３５】
本実施例における薄膜トランジスタは、エッチング阻止構造の薄膜トランジスタであってもよいが、これに限定されない。以下、エッチング阻止構造の薄膜トランジスタを例にして、本開示の技術方案を具体的に紹介することにする。
【００３６】
エッチング阻止構造の薄膜トランジスタについて、図１５に示すように、前記製作方法は、活性層１及び第１電極３を覆うエッチング阻止層１３を形成し、エッチング阻止層１３にはビアホールが含まれるステップと、エッチング阻止層１３上に前記薄膜トランジスタのソース電極４及びドレイン電極５を形成し、ソース電極４及びドレイン電極５は、前記ビアホールを介して活性層１と電気的に接触されるステップと、を更に含み、
【００３７】
ドレイン電極５のベース１０における投影と第１電極３のベース１０における投影は、オーバーレイ領域が存在し、前記第１蓄積キャパシタの第２電極は、ドレイン電極５である。
【００３８】
上記のステップを通じて第１蓄積キャパシタの媒体層（エッチング阻止層）及び第２電極５の製作を完了する。
【００３９】
図１５に模式的に示されるエッチング阻止構造の薄膜トランジスタは、ボトムゲート型であり、薄膜トランジスタを形成するステップは、具体的には、
【００４０】
ベース１０上にゲート電極６を形成するステップと、ゲート電極６を覆うゲート絶縁層１４を形成するステップと、ゲート絶縁層１４上に活性層１を形成するステップと、活性層１を覆うエッチング阻止層１３を形成するステップと、エッチング阻止層１３にビアホールを形成するステップと、エッチング阻止層１３上にソース電極４及びドレイン電極５を形成し、ソース電極４及びドレイン電極５は、前記ビアホールを介して活性層１と電気的に接触されるステップと、を含む。
【００４１】
表示基板の製作プロセスについて、上記のステップにおいて、活性層１を形成すると同時に、第１蓄積キャパシタの第１電極３を形成するが、その具体的なプロセス過程は、既に上記内容にて紹介したので、ここで重複して詳述しないことにする。第１電極３、ドレイン電極５及び第１電極３とドレイン電極５の間に位置するエッチング阻止層１３は、第１蓄積キャパシタを形成する。
【００４２】
本開示の技術方案は、エッチング阻止構造の薄膜トランジスタに適用されるだけでなく、他の構造の薄膜トランジスタにも適用される。前記薄膜トランジスタは、ボトムゲート型、トップゲート型又はコプレーナ型であってもよく、活性層１を形成する同時に第１電極３を形成し、第１電極３とドレイン電極５の間に絶縁層を形成して、第１蓄積キャパシタを形成すれば良い。
【００４３】
寄生容量の干渉を克服するためには、蓄積キャパシタの容量を増加する必要があるが、本実施例において、各画素ユニットを形成するステップは、図１が示すように、第１蓄積キャパシタＣｓｔ１と並列接続される第２蓄積キャパシタＣｓｔ２を形成するステップを更に含むが、そうすると、各画素ユニットの蓄積キャパシタの容量は、第１蓄積キャパシタＣｓｔ１の容量と、第２蓄積キャパシタＣｓｔ２の容量との和になり、十分大きい容量を提供できる。
【００４４】
薄膜トランジスタのドレイン電極５は、同時に第１蓄積キャパシタＣｓｔ１及び第２蓄積キャパシタＣｓｔ２の一つの電極として機能して、第１蓄積キャパシタＣｓｔ１と、第２蓄積キャパシタＣｓｔ２との並列接続を実現する。
【００４５】
第２蓄積キャパシタＣｓｔ２のもう一つの電極は、発光ダイオードの頂部電極７であってもよく、頂部電極７に共用電圧が印加され、発光ダイオードの底部電極は、薄膜トランジスタのドレイン電極５と接続され、必要なデータ信号電圧は、薄膜トランジスタを通じて底部電極に伝送され、発光ダイオードの発光層を駆動して発光させる。更に、図１に示すように、第１電極３と頂部電極７とが電気的に接続される。
【００４６】
本実施例のおける発光ダイオードは、ボトム発光型でも良く、トップ発光型又は両面発光型でも良く、且つ具体的な類型によってベース１０、底部電極及び頂部電極の材料を選び、例えば、ボトム発光型については、ベース１０は、透明ベース、例えば、石英ベース、ガラスベースを選び、頂部電極は、反射材料、例えば、Ａｇを選ぶ。
【００４７】
同一の発明構想に基づいて、本実施例は、上記の製作方法により作られるＡＭＯＬＥＤ表示基板を提供し、具体的には、ワンタイムパターニングプロセスを通じて前記薄膜トランジスタの活性層及び前記第１蓄積キャパシタの第１電極を形成し、前記第１電極は、導体材料により作られ、単独な製作プロセスを追加して前記第１蓄積キャパシタの第１電極を形成する必要がなく、前記第１電極に対して導体化等の追加的な処理を行う必要がなくなり、製作プロセスを簡素化し、生産コストを低下させる。
【００４８】
本実施例において、図１５に示すように、第１電極３の下方に第１電極３のパターンと一致する半導体層２のパターンを有し、半導体層２及び活性層１は、同一の膜層により作られ、従って、ハーフトーン又はグレートーンマスクを利用してフォトエッチングプロセスを一度だけ行なうことで、同時に活性層１及び第１電極３を形成できる。
【００４９】
第１電極３の前記表示基板が所在する平面における正投影と前記薄膜トランジスタのドレイン電極５の前記表示基板が所在する平面における正投影は、オーバーレイ領域が存在し、前記第１電極と前記ドレイン電極の間にエッチング阻止層を有することにより、第１蓄積キャパシタを形成する。
【００５０】
寄生容量の干渉を克服するためには、蓄積キャパシタの容量を増加する必要があるが、本実施例における各画素ユニットは、第１蓄積キャパシタと並列接続される第２蓄積キャパシタを更に含む。具体的には、前記発光ダイオードは、底部電極と、頂部電極とを含み、前記頂部電極に共用電圧が印加され、前記底部電極と、前記ドレイン電極とは、電気的に接続される。図１に示すように、頂部電極７と、第１電極３とは、電気的に接続され、頂部電極７の前記表示基板が所在する平面における正投影とドレイン電極５の前記表示基板が所在する平面のおける正投影には、オーバーレイ領域が存在し、頂部電極７とドレイン電極５の間に絶縁層を有することにより、第２蓄積キャパシタＣｓｔ２を形成する。ここで、ドレイン電極５は、同時に第１蓄積キャパシタＣｓｔ１及び第２蓄積キャパシタＣｓｔ２の一つの電極として機能して、第１蓄積キャパシタＣｓｔ１と、第２蓄積キャパシタＣｓｔ２との並列接続を実現し、各画素ユニットの蓄積キャパシタの容量を増加する。
【００５１】
具体的に、図１６は、本開示の一つの実施例におけるＡＭＯＬＥＤ表示基板の各画素ユニットの局部的な構造を示す。図１６に示すように、前記表示基板の各画素ユニットは、薄膜トランジスタ１１０と、発光ダイオード１２０とを含む。薄膜トランジスタ１１０の構造は、上記の実施例における薄膜トランジスタの構造と同じであり、例えば、薄膜トランジスタ１１０は、ゲート電極６と、活性層１と、ソース電極４と、ドレイン電極５とを含んでもよい。
【００５２】
前記発光ダイオード１２０は、底部電極８０と、頂部電極７と、底部電極８０と頂部電極７の間に位置する発光層８２とを含む。前記底部電極８０と、ドレイン電極５とは、電気的に接続され、データ信号は、薄膜トランジスタ１１０を通じて底部電極８０に伝送され、前記発光ダイオード１２０を駆動して発光させる。
【００５３】
なお、各画素ユニットは、第１絶縁層８４と、第２絶縁層８６とを更に含む。その内、第１絶縁層８４は、ソース電極４及びドレイン電極５を覆う。第１絶縁層８４上にビアホール８８が形成される。底部電極８０は、第１絶縁層８４上に設置され、ビアホール８８を通じてドレイン電極５と電気的に接続される。第２絶縁層８６は、第１絶縁層８４に設置され、底部電極８０を覆う。第２絶縁層８６上の底部電極８０に対応する箇所に開口８９が形成される。発光層８２は、開口８９内に設置される。頂部電極７は、第２絶縁層８６上に設置され、発光層８２と接触される。
【００５４】
また、各画素ユニットは、１フレーム画面の表示時間内で底部電極８０における電圧を維持して、画面表示を実現するための蓄積キャパシタを更に含む。図１６に示す実施例において、蓄積キャパシタは、第１蓄積キャパシタと、第１蓄積キャパシタと並列接続される第２蓄積キャパシタとを含む。
【００５５】
第１蓄積キャパシタは、第１電極３と、ドレイン電極５と、第１電極３とドレイン電極５の間に位置するエッチング阻止層１３とを含む。その内、第１電極３と、ドレイン電極５とは、ベース１０に垂直な方向において部分的に重複され、即ち、第１電極３のベース１０における正投影とドレイン電極５のベース１０における正投影には、オーバーレイ領域が存在し、第１電極３は、直接半導体層２に形成され、半導体層２及び活性層１は、ゲート絶縁層１４上に形成される。一つの実施例において、第１電極３は、導体材料により直接半導体層２上に形成されても良く、例えば、第１電極３は、直接半導体層２上に形成される金属層でもよい。
【００５６】
第２蓄積キャパシタは、頂部電極７と、ドレイン電極５と、頂部電極７とドレイン電極５の間に位置する第１絶縁層８４と、第２絶縁層８６を含む。その内、頂部電極７と、ドレイン電極５とは、ベース１０に垂直な方向において部分的に重複され、即ち、図１に示すように、頂部電極７のベース１０における正投影とドレイン電極５のベース１０における正投影には、オーバーレイ領域が存在し、頂部電極７と、第１電極３とは、電気的に接続される。
【００５７】
なお、本実施例は、上記の表示基板を含む表示装置により、製作プロセスを簡素化し、コストを低下させ、表示品質を保証しようとする。
【００５８】
上記はただ本開示の選択可能な実施形態であり、言っておくことは、当業者にとって、本開示の技術原理を逸脱せずに、若干の改良及び切替えを行うことができ、これらの改良及び切替えは、本開示の保護範囲に含まれるとみなすべきである。
【図１】
2019526162.tif 000003
【図２】
2019526162.tif 000004
【図３】
2019526162.tif 000005
【図４】
2019526162.tif 000006
【図５】
2019526162.tif 000007
【図６】
2019526162.tif 000008
【図７】
2019526162.tif 000009
【図８】
2019526162.tif 000010
【図９】
2019526162.tif 000011
【図１０】
2019526162.tif 000012
【図１１】
2019526162.tif 000013
【図１２】
2019526162.tif 000014
【図１３】
2019526162.tif 000015
【図１４】
2019526162.tif 000016
【図１５】
2019526162.tif 000017
【図１６】
2019526162.tif 000018
【国際調査報告】
2019526162.tif 000019
2019526162.tif 000020
2019526162.tif 000021
2019526162.tif 000022