(57)【要約】  電子デバイス１０は、ディスプレイパネル１８を備える。ディスプレイパネル１８は、複数の画素６２を含み、これらの画素のそれぞれは、駆動用薄膜トランジスタ（ＴＦＴ）及び発光ダイオードを含む。ディスプレイパネル１８の外部の補償回路１５２は、複数の画素の各画素の画素データに対し、画素データが複数の画素に提供される前にオフセットデータを適用する。
2019510274.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスであって、
ディスプレイパネルと、
ここで、前記ディスプレイパネルは複数の画素を有し、
前記複数の画素の各画素が、
個々の画素の画素データを受け取るように構成された駆動用薄膜トランジスタ（ＴＦＴ）と、
前記個々の画素に提供された前記画素データに基づいて光を放出するように構成された発光ダイオードと、を含む；
前記複数の画素の各画素の前記画素データに対し、前記画素データを前記個々の画素に提供する前にオフセットデータを適用するように構成されている、補償回路と、
を備える、電子デバイス。
【請求項２】
処理ユニットを更に備え、前記オフセットデータが、ＳＯＣ内で前記画素データに加算されてオフセット画素データになる、請求項１に記載の電子デバイス。
【請求項３】
前記電子デバイスが、前記オフセット画素データをガンマ領域に前記処理ユニット内でマッピングして、前記ディスプレイパネルに提供されるべきオフセット濃度レベルデータを得るように構成されている、請求項２に記載の電子デバイス。
【請求項４】
前記オフセット濃度レベルデータを電圧データに変換するように構成されたガンマ・デジタル−アナログ変換器（ＤＡＣ）を更に備え、
前記電圧データが、前記駆動用ＴＦＴに適用されて、前記発光ダイオードに印加される電流を生じさせ、前記発光ダイオードによる発光を生じさせる、請求項３に記載の電子デバイス。
【請求項５】
処理ユニットと、
ドライバ集積回路（ＩＣ）とを備え、
ここで、ドライバ集積回路は、
ガンマ・デジタル−アナログ変換器（ＤＡＣ）と、
オフセットＤＡＣとを含む、
前記処理ユニットが、
前記画素データを前記ドライバＩＣの前記ガンマＤＡＣに提供し、
前記オフセットデータを前記ドライバＩＣの前記オフセットＤＡＣに提供するように、構成され、
前記ドライバＩＣが、前記ガンマＤＡＣの出力と前記オフセットＤＡＣの前記出力とを加算することにより、補償された画素データを提供するように構成され、
前記補償された画素データが前記複数の画素に提供され、各画素の前記発光ダイオードが前記補償された画素データに基づいて光を放出する、請求項１に記載の電子デバイス。
【請求項６】
前記補償された画素データが、前記駆動用ＴＦＴに適用される補償された電圧測定値を含むことにより、前記発光ダイオードに印加される電流を生じさせ、前記発光ダイオードによる発光を生じさせる、請求項５に記載の電子デバイス。
【請求項７】
前記ガンマＤＡＣの前記出力と前記オフセットＤＡＣの前記出力とを加算するように構成された１つ以上の演算増幅器を更に備える、請求項５に記載の電子デバイス。
【請求項８】
前記補償された画素データが、前記駆動用ＴＦＴに適用される補償された電圧測定値に変換される補償された電流測定値を含むことにより、前記発光ダイオードに印加される電流を生じさせ、前記発光ダイオードによる発光を生じさせる、請求項５に記載の電子デバイス。
【請求項９】
ソースドライバであって、
フィードバック経路と、
前記フィードバック経路内に配置された第１のプログラマブル抵抗器と、を含むソースドライバを備え、
前記ガンマＤＡＣの前記出力が、前記ソースドライバへの入力として提供される電圧であり、
前記オフセットＤＡＣの前記出力が、前記フィードバック経路に提供される電流である、請求項５に記載の電子デバイス。
【請求項１０】
前記フィードバック経路内に配置された第２のプログラマブル抵抗器を更に備え、
前記オフセットＤＡＣの前記出力が、前記フィードバック経路に提供される複数の電流にセグメント化される、請求項９に記載の電子デバイス。
【請求項１１】
ソースドライバであって、
フィードバック経路と、
前記フィードバック経路内に配置された第１のプログラマブル抵抗器と、を含むソースドライバを更に備え、
前記ガンマＤＡＣの前記出力が、半分にされ、前記ソースドライバへの入力として提供される第１の電圧であり、
前記オフセットＤＡＣの前記出力が、２倍にされ、かつ、前記フィードバック経路に電気的に結合されている第２のプログラマブル抵抗器に電気的に結合される、第２の電圧である、請求項５に記載の電子デバイス。
【請求項１２】
ディスプレイパネルを備えた電子デバイスを動作させる方法であって、
前記電子デバイスの前記ディスプレイパネルの複数の画素の各画素の画素データに対し、前記画素データを前記複数の画素に提供する前に、オフセットデータを適用して、補償された画素データを得ることと、
前記複数の画素のそれぞれの駆動用薄膜トランジスタ（ＴＦＴ）にて、前記補償された画素データに基づいている補償された電圧データを適用して、補償された電流を生じさせることと、
前記複数の画素のそれぞれにおける対応するダイオードに前記補償された電流を印加することと、を含む方法。
【請求項１３】
前記電子デバイスの処理ユニット内で前記オフセットデータを前記画素データに適用することを更に含む、請求項１２に記載の方法。
【請求項１４】
前記電子デバイスの駆動用集積回路（ＩＣ）内で前記オフセットデータを前記画素データに適用することを更に含む、請求項１２に記載の方法。
【請求項１５】
前記補償された画素データが電流を含むとき、前記電流を前記補償された電圧に変換することを更に含む、請求項１４に記載の方法。
【請求項１６】
電子ディスプレイ回路であって、
ディスプレイパネルと、
前記ディスプレイパネルの複数の画素の各画素の画素データに対し、前記画素データを前記複数の画素に提供する前にオフセットデータを適用することにより、補償された電圧を各画素の駆動用薄膜トランジスタ（ＴＦＴ）に印加して、各画素の発光ダイオードに印加される補償された電流を生じさせるように構成された補償回路と、
を備える、電子ディスプレイ回路。
【請求項１７】
外部補償回路を含むドライバ集積回路（ＩＣ）を更に備える、請求項１６に記載の電子ディスプレイ回路。
【請求項１８】
前記画素データを受け取るように構成された第１のデジタル−アナログ変換器（ＤＡＣ）と、
前記オフセットデータを受け取るように構成された第２のＤＡＣと、を更に備え、
前記第１のＤＡＣの出力が前記第２のＤＡＣの出力に加算されて、補償された画素データとなる、請求項１６に記載の電子ディスプレイ回路。
【請求項１９】
前記第１のＤＡＣ、前記第２のＤＡＣ、又はその両方が、電流を出力するように構成された電流モードＤＡＣである、請求項１８に記載の電子ディスプレイ回路。
【請求項２０】
前記電流を前記補償された電圧に変換するように構成された電流変換回路を更に備える、請求項１９に記載の電子ディスプレイ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
(関連出願の相互参照)
本出願は、２０１６年６月３０日に出願された、「ＳＹＳＴＥＭ  ＡＮＤ  ＭＥＴＨＯＤ  ＦＯＲ  ＥＸＴＥＲＮＡＬ  ＰＩＸＥＬ  ＣＯＭＰＥＮＳＡＴＩＯＮ」と題する米国仮特許出願６２／３５７，０５９号の特許出願であり、本出願は参照によって本明細書に組み込まれる。
【０００２】
本開示は、ディスプレイパネルの動作パラメータのずれに対する外部補償に関する。より具体的には、本開示は、これらの動作パラメータがずれたときに外部補償を実行することに関する。
【背景技術】
【０００３】
この節では、後述し及び／又は請求される本技術の様々な態様に関連し得る様々な態様を閲覧者に紹介する。本論考は、本開示の様々な態様の、より良好な理解を容易にするための背景技術を閲覧者に提供する際に、助けとなるものと考えられる。したがって、これらの記述は、上述の観点から読まれるべきであり、先行技術の承認として読まれるべきではないことを、理解するべきである。
【０００４】
多くの電子デバイスは、異なる色の画素のアレイから放出される光の量を変えることによって画像を表示する電子ディスプレイを含む。有機発光ダイオード（organic light emitting diode、ＯＬＥＤ）などの自発光素子を使用している画素の場合、発光ダイオード（light-emitting diode、ＬＥＤ）の電圧変化（例えば、Ｖｏｌｅｄ）及び／又はＬＥＤの電流変化（例えば、Ｉｏｌｅｄ）によって画素の不均一が起こり得る。これら画素の不均一は、画素が経時的に変化するにつれて画質の低下を招く可能性がある。画素の変化は、多くの異なる要因によって生じる場合がある。例えば、画素の変化は、ディスプレイの温度変化、ディスプレイのエージング（例えば、薄膜トランジスタ（thin-film-transistor、ＴＦＴ）のエージング）、ある特定の表示処理の動作、及び他の要因によって生じる場合がある。
【０００５】
ディスプレイの変化によって生じる画像の低下を打ち消すために、その変化に対する画素内又は画素毎補償を実施することが望ましい場合がある。更に、ピクセル・パー・インチ（pixel per inch、ＰＰＩ）が増大すると共に、これらの変化に対する画素内又は画素毎補償論理が一層限定化される場合がある。例えば、高ピクセル・パー・インチ・ディスプレイは、より小さい画素回路用設置面積を含み得る。これにより、画素内又は画素毎補償回路のサイズが限定因子となり得る。更に、これらの高ＰＰＩディスプレイのタイミング制約により、画素内又は画素毎補償回路に対するタイミング制限が生じ得る。
【発明の概要】
【０００６】
本明細書に開示される特定の実施形態の要約を以下に示す。これらの態様が、これらの特定の実施形態の概要を読者に提供するためだけに提示され、これらの態様が、この開示の範囲を限定するものではないことを理解されたい。実際に、本開示は、以下に記載されない種々の態様を包含し得る。
【０００７】
画質及び整合性を改善するために、外部補償回路を使用して、画素内の変動（例えば、閾値電圧（Ｖｔｈ）のずれ）によって生じる負のアーチファクトを打ち消すことができる。更に、外部補償回路を使用して、経時的に発生し得る発光ダイオード（ＬＥＤ）（例えば、有機発光ダイオード）の電圧のずれからの負のアーチファクトを打ち消すことができる。本実施形態では、データ電圧（Ｖｄａｔａ）及び／又は基準電圧（Ｖｒｅｆ）を伝達する線を使用して、画素回路の外部にある後続の補償のために使用され得る閾値電圧（Ｖｔｈ）、ＬＥＤ電圧（Ｖｏｌｅｄ）及び／又はＬＥＤ電流（例えばＩｏｌｅｄ）を感知することができる。例えば、Ｖｔｈ、Ｖｏｌｅｄ及び／又はＩｏｌｅｄの値に基づくオフセットデータを、ディスプレイの画素間の不整合に基づいてディスプレイ出力を調整する補償論理において使用することができる。
【０００８】
上記のように、画素内補償を用いて、画素の不均一を補正することができる。このような補償は、画素に関連するデータを記憶するために画素のコンデンサを利用し得る。この記憶されたデータは、次に、別のステップにおいて画素補償のために使用され得る。残念ながら、画素内補償は、時として遅く、データを記憶し、次いでそのデータを利用して画素補償を行うためにかなりの時間を利用し得る。加えて、画素内補償のためのハードウェア要件は、ある特定の電子デバイス（特に、集積回路の設置面積が小さい電子デバイス）にとって重要となり得る。例えば、画素情報を記憶するために使用される蓄積コンデンサは、非常に大きく、限られた集積回路用設置面積のうちのかなりの量の回路面積を必要とし得る。
【０００９】
したがって、本明細書に記載のいくつかの実施形態では、外部補償技術が、（例えば、画素回路の外部の）ディスプレイパネルに到達する前に、ディスプレイパネルに関するある特定の情報を取得し、ディスプレイパネルに提供される入力データを変更することができる。入力データの変更は、ディスプレイパネルに関して取得された情報に基づいて不均一を効果的に補償する。例えば、現在の技術を用いて補正され得る不均一は、同様のデータを有するが、異なる輝度を有する隣接画素、隣接画素間の色の不均一、画素行の不整合、画素列の不整合などを含み得る。以下でより詳細に述べられるように、オフセット・デジタル−アナログ変換器を使用して、オフセットデータを画素データに適用することにより、ディスプレイパネルに対して実施するための外部補償された画素データを得ることができる。
【００１０】
本開示の様々な態様に関連して、上述の特徴部の様々な改良が存在し得る。更なる特徴部もまた、これらの様々な態様に、同様に組み込むことができる。これらの改良及び追加的特徴部は、個別に、又は任意の組み合わせで存在し得る。例えば、例示される実施形態のうちの１つ以上に関連して以下で論じられる様々な特徴部は、本開示の上述の態様のうちのいずれにも、単独で、又は任意の組み合わせで、組み込むことができる。前述の概要は、請求内容を限定することなく読者に本開示の実施形態のある態様及び文脈を理解させるためだけのものである。
【図面の簡単な説明】
【００１１】
以下の「発明を実施するための形態」を読了し、かつ以下の図面を参照することにより、本開示の様々な態様を、より良好に理解することができる。
【００１２】
【図１】一実施形態に係る、ディスプレイを含む電子デバイスの概略ブロック図である。
【００１３】
【図２】一実施形態に係る、図１の電子デバイスの一実施形態を表すノートブックコンピュータの斜視図である。
【００１４】
【図３】一実施形態に係る、図１の電子デバイスの別の実施形態を表すハンドヘルドデバイスの正面図である。
【００１５】
【図４】一実施形態に係る、図１の電子デバイスの別の実施形態を表す別のハンドヘルドデバイスの正面図である。
【００１６】
【図５】一実施形態に係る、図１の電子デバイスの別の実施形態を表すデスクトップコンピュータの正面図である。
【００１７】
【図６】一実施形態に係る、図１の電子デバイスの別の実施形態を表す装着型電子デバイスの正面図である。
【００１８】
【図７】一実施形態に係る、図１のディスプレイの画素のマトリックスのうちの一部を示す回路図である。
【００１９】
【図８】一実施形態に係る、画素の外部補償のためのプロセス及びディスプレイパネルにおける後続処理を示す概略図である。
【００２０】
【図９】一実施形態に係る、ドライバ集積回路内で適用されるオフセットデータを示す概略図である。
【００２１】
【図１０】一実施形態に係る、電流領域内でのオフセットデータの適用を示す概略図である。
【００２２】
【図１１】一実施形態に係る、ソースドライバ内でオフセットデータを適用する回路を示す概略図である。
【００２３】
【図１２】一実施形態に係る、図１１に示した実施形態のより粒度の粗いバージョンを示す概略図である。
【００２４】
【図１３】一実施形態に係る、第２の相の電圧感知を示す回路図である。
【発明を実施するための形態】
【００２５】
本開示の１つ以上のある特定の実施形態を以下に述べる。これらの述べる実施形態は、本明細書で開示されている技術の実施例に過ぎない。更に、これらの実施形態の簡潔な説明を提供するために、本明細書に実際の実施態様の全ての特徴が示されるとは限らない。いずれの工学プロジェクト又は設計プロジェクトの場合とも同様に、いずれのそのような実際的な実装の開発に際しても、実装ごとに異なり得る、システム関連及びビジネス関連の制約の準拠などの、開発者の具体的な目的を達成するために、実装に固有の多数の決定を行わなければならないことを理解するべきである。更に、開発努力は複雑で時間がかかる可能性があるが、それでも、本開示の利益を有する当業者には、設計、製作、及び製造の通常業務であり得ることを理解されたい。
【００２６】
本開示の様々な実施形態の要素を紹介するときに、冠詞「ａ」、「ａｎ」、及び「ｔｈｅ」は、１つ以上の要素があることを意味する。用語「を備える（comprising）」、「を含む（including）」、及び「を有する（having）」は、包括的であることを意図し、列挙した要素以外の付加的な要素がある可能性があることを意味する。更に、本開示の「一実施形態」又は「実施形態」の参照は、列挙した特徴を組み込む追加の実施形態を除外するように解釈されることを意図したものではないことを理解されたい。
【００２７】
この開示は、ディスプレイパネル内に生じ得る不均一に対する外部補償に関する。より具体的には、本実施形態は、オフセットデータが画素レベルでの不均一を記述している場合、画素外でオフセットデータを適用するための技術について説明する。
【００２８】
最初に図１に注目すると、本開示の一実施形態に係る電子デバイス１０は、特に、１つ以上のプロセッサ（単数又は複数）を有するプロセッサコア複合体１２、メモリ１４、不揮発性記憶装置１６、ディスプレイ１８、入力構造２２、入出力（Ｉ／Ｏ）インタフェース２４、ネットワークインタフェース２６及び電源２８を備えてもよい。図１に示された様々な機能ブロックは、ハードウェア要素（回路を含む）、ソフトウェア要素（コンピュータ可読媒体上に記憶されたコンピュータコードを含む）、又はハードウェア要素とソフトウェア要素両方の組み合わせを含むことがある。図１が、特定の実施態様の一実施例に過ぎず、電子デバイス１０内にあることがある構成要素のタイプを示すものであることに注意されたい。
【００２９】
例として、電子デバイス１０は、図２に示されたノートブックコンピュータ、図３に示されたハンドヘルドデバイス、図４に示されたデスクトップコンピュータ、図５に示された装着型電子デバイス、又は類似デバイスのブロック図を表すことがある。プロセッサコア複合体１２及び／又は他のデータ処理回路は、本明細書で総称して「データ処理回路」と呼ばれることがあることに留意されたい。そのようなデータ処理回路は、全体的に又は部分的に、ソフトウェア、ファームウェア、ハードウェア、又はこれらの任意の組み合わせとして実施されてもよい。更に、データ処理回路は、単一の収容された処理モジュールでもよく、全体的又は部分的に電子デバイス１０内の他の要素のうちのいずれかの要素内に組み込まれてもよい。
【００３０】
図１の電子デバイス１０において、プロセッサコア複合体１２及び／又は他のデータ処理回路は、様々なアルゴリズムを実行するために、メモリ１４及び不揮発性記憶装置１６と動作可能に結合されてもよい。プロセッサコア複合体１２によって実行されるそのようなプログラム又は命令は、メモリ１４及び不揮発性記憶装置１６などの命令又はルーチンを少なくとも集合的に記憶する１個以上の実体のあるコンピュータ可読媒体を含み得る任意の適切な製品に記憶されてもよい。メモリ１４と不揮発性記憶装置１６は、ランダムアクセスメモリ、読み出し専用メモリ、書き換え可能フラッシュメモリ、ハードディスク、及び光ディスクなどのデータ及び実行可能命令を記憶するための任意の適切な製品を含んでもよい。また、そのようなコンピュータプログラム製品上で符号化されたプログラム（例えば、オペレーティングシステム）はまた、電子デバイス１０が様々な機能を提供することを可能にするためにプロセッサコア複合体１２によって実行されることがある命令を含んでもよい。
【００３１】
更に以下で述べられるように、ディスプレイ１８は、有機発光ダイオード（organic light emitting diode、ＯＬＥＤ）、マイクロ発光ダイオード（micro-light-emitting-diode、μ−ＬＥＤ）、又は任意の他の発光ダイオード（light emitting diode、ＬＥＤ）などの画素を含んでもよい。更に、ディスプレイ１８は、特定の画素の種類に限定されない。というのは、本明細書に開示された回路及び方法は、任意の画素の種類に適用され得るためである。したがって、特定の画素構造が本開示に示され得るが、本開示は、ディスプレイデバイス内の広範囲の発光構成要素及び／又は画素回路に関し得る。
【００３２】
以下でより詳細に述べられるように、外部補償回路１９は、このディスプレイ１８（又はディスプレイ１８の画素部分）に表示データが到達する前に、ディスプレイ１８に供給される表示データを変更することができる。この表示データの変更により、ディスプレイ１８の画素の不均一を効果的に補償することができる。例えば、現在の技術を使用して補正され得る不均一は、同様のデータを有するが、異なる輝度を有する隣接画素、隣接画素間の色の不均一、画素行の不整合、画素列の不整合などを含み得る。
【００３３】
電子デバイス１０の入力構造２２は、ユーザが、電子デバイス１０と対話することを可能にすることがある（例えば、ボタンを押して音量レベルを増減する）。Ｉ／Ｏインタフェース２４は、電子デバイス１０が、ネットワークインタフェース２６のように、様々な他の電子デバイスと接続することを可能にすることがある。ネットワークインタフェース２６には、例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標）ネットワークなどのパーソナルエリアネットワーク（personal area network、ＰＡＮ）のためのインタフェース、ローカルエリアネットワーク（local area network、ＬＡＮ）若しくは８０２．１１ｘ  Ｗｉ−Ｆｉネットワークなどの無線ローカルエリアネットワーク（wireless local area network、ＷＬＡＮ）のためのインタフェース、及び／又は第３世代（3rd generation、３Ｇ）セルラーネットワーク、第４世代（4th generation、４Ｇ）セルラーネットワーク若しくはロングタームエボリューション（long term evolution、ＬＴＥ）セルラーネットワークなどの広域ネットワーク（wide area network、ＷＡＮ）のためのインタフェースが含まれ得る。ネットワークインタフェース２６は、例えば、ブロードバンド固定無線アクセスネットワーク（ＷｉＭＡＸ（登録商標））、モバイルブロードバンド無線ネットワーク（モバイルＷｉＭＡＸ（登録商標））、非同期デジタル加入者線（例えば、１５ＳＬ、ＶＤＳＬ）、地上デジタルビデオ放送（digital video broadcasting-terrestrial、ＤＶＢ−Ｔ）及びその拡張版であるＤＶＢハンドヘルド（DVB Handheld、ＤＶＢ−Ｈ）、超広帯域（ultra Wideband、ＵＷＢ）、交流（１４）電力線などのためのインタフェースも含んでもよい。
【００３４】
特定の実施形態では、電子デバイス１０が、コンピュータ、ポータブル電子デバイス、装着型電子デバイス、又は他の種類の電子デバイスの形態を取ってもよい。このようなコンピュータには、一般的にポータブルなコンピュータ（例えば、ラップトップ、ノートブック、及びタブレットコンピュータ）並びに一般的に１つの場所で使用されるコンピュータ（従来のデスクトップコンピュータ、ワークステーション及び／又はサーバなど）が挙げられる。特定の実施形態では、コンピュータの形態の電子デバイス１０は、Ａｐｐｌｅ  Ｉｎｃ．から入手可能なＭａｃＢｏｏｋ（登録商標）、ＭａｃＢｏｏｋ（登録商標）Ｐｒｏ、ＭａｃＢｏｏｋ  Ａｉｒ（登録商標）、ｉＭａｃ（登録商標）、Ｍａｃ（登録商標）ｍｉｎｉ、又はＭａｃ  Ｐｒｏ（登録商標）のモデルであってもよい。例として、本開示の一実施形態に係る、ノートブックコンピュータ３０Ａの形態を取る電子デバイス１０が、図２に示される。示されたコンピュータ３０Ａは、筐体又はエンクロージャ３２、ディスプレイ１８、入力構造２２、及びＩ／Ｏインタフェース２４のポートを含んでもよい。一実施形態では、入力構造２２（キーボード及び／又はタッチパッドなど）が、コンピュータ３０Ａと対話して、コンピュータ３０Ａ上で動作するＧＵＩ又はアプリケーションの起動、制御、又は操作などを行うために使用されてもよい。例えば、キーボード及び／又はタッチパッドは、ユーザが、ディスプレイ１８に表示されたユーザインタフェース又はアプリケーションインタフェースを移動することを可能にする。
【００３５】
図３は、電子デバイス１０の一実施形態を表すハンドヘルドデバイス３０Ｂの正面図を示す。ハンドヘルドデバイス３４は、例えば、携帯電話、メディアプレーヤ、個人データオーガナイザ、ハンドヘルドゲームプラットホーム、又はそのようなデバイスの任意の組み合わせを表してもよい。例として、ハンドヘルドデバイス３４は、Ａｐｐｌｅ  Ｉｎｃ．（Ｃｕｐｅｒｔｉｎｏ，Ｃａｌｉｆｏｒｎｉａ）から入手可能なｉＰｏｄ（登録商標）又はｉＰｈｏｎｅ（登録商標）のモデルである。
【００３６】
ハンドヘルドデバイス３０Ｂは、内部構成要素を物理的破損から守り、電磁干渉から遮蔽するエンクロージャ３６を含んでもよい。エンクロージャ３６は、インジケータアイコン３９を表示し得るディスプレイ１８を取り囲んでもよい。インジケータアイコン３９は、特に、セル信号強度、Ｂｌｕｅｔｏｏｔｈ（登録商標）接続、及び／又はバッテリ寿命を示し得る。Ｉ／Ｏインタフェース２４は、エンクロージャ３６を通して開放されてもよく、かつ例えば、Ａｐｐｌｅ  Ｉｎｃ．によって提供されているＬｉｇｈｔｎｉｎｇ（登録商標）コネクタ、ユニバーサルサービスバス（ＵＳＢ）などの標準的なコネクタ及びプロトコル、又は他の類似するコネクタ及びプロトコルを用いた充電及び／又は、コンテンツ操作のための配線接続を目的としたＩ／Ｏポートを含んでもよい。
【００３７】
ユーザ入力構造４２は、ディスプレイ１８との組み合わせで、ユーザがハンドヘルドデバイス３０Ｂを制御することを可能にしてもよい。例えば、入力構造４０は、ハンドヘルドデバイス３０Ｂを活性化又は非活性化し、入力構造４２は、ユーザインタフェースをホーム画面、ユーザ設定可能アプリケーション画面に移動してもよく、及び／又はハンドヘルドデバイス３０Ｂの音声認識機能を活性化してもよく、入力構造４２は、音量制御を提供してもよく、振動モードとリングモードとの間をトグルしてもよい。入力構造４２は、様々な音声関連機能のためにユーザの音声を取得し得るマイクロフォンを含んでもよく、かつスピーカは、音声再生及び／又は特定の電話機能を有効にしてもよい。入力構造４２は、外部スピーカ及び／又はヘッドホンへの接続を提供し得るヘッドホン入力も含んでもよい。
【００３８】
図４は、電子デバイス１０の別の実施形態を表す別のハンドヘルドデバイス３０Ｃの正面図を示す。ハンドヘルドデバイス３０Ｃは、例えば、タブレットコンピュータ、又は各種ポータブルコンピューティングデバイスのうちの１つを表し得る。例として、ハンドヘルドデバイス３０Ｃは、電子デバイス１０のタブレットサイズの実施形態であってもよく、この実施形態は、例えば、カリフォルニア州クパチーノのＡｐｐｌｅ  Ｉｎｃ．から入手可能なｉＰａｄ（登録商標）のモデルであってもよい。
【００３９】
図５に移ると、コンピュータ３０Ｄは、図１の電子デバイス１０の別の実施形態を表してもよい。コンピュータ３０Ｄは、デスクトップコンピュータ、サーバ、又はノートブックコンピュータなどの任意のコンピュータであってもよいが、スタンドアロンのメディアプレーヤ又はビデオゲーミングマシンであってもよい。例として、コンピュータ３０Ｄは、ｉＭａｃ（登録商標）、ＭａｃＢｏｏｋ（登録商標）、又はＡｐｐｌｅ  Ｉｎｃ．の他の同様のデバイスであってもよい。コンピュータ３０Ｄは、別の製造業者のパーソナルコンピュータ（personal computer、ＰＣ）も表してもよいことに留意されたい。同様のエンクロージャ３６が、ディスプレイ１８などのコンピュータ３０Ｄの内部構成要素を保護及び収容するために提供されてもよい。ある特定の実施形態では、コンピュータ３０Ｄのユーザが、有線及び／又は無線Ｉ／Ｏインタフェース２４を介してコンピュータ３０Ｄに接続され得る入力構造２２又はマウス３８などの様々な周辺入力デバイスを用いて、コンピュータ３０Ｄと対話してもよい。
【００４０】
同様に、図６は、本明細書に記載されている技術を用いて動作するように構成され得る、図１の電子デバイス１０の別の実施形態を表す、装着型電子デバイス３０Ｅを示す。例として、リストバンド４３を含み得る装着型電子デバイス３０Ｅは、Ａｐｐｌｅ，Ｉｎｃ．のＡｐｐｌｅ  Ｗａｔｃｈ（登録商標）を含んでもよい。ただし、他の実施形態では、装着型電子デバイス３０Ｅが、例えば、装着型運動監視デバイス（例えば、歩数計、加速度計、心拍数モニタ）などの任意の装着型電子デバイス、又は別の製造業者の他のデバイスを含んでもよい。装着型電子デバイス３０Ｅのディスプレイ１８は、ユーザが装着型電子デバイス３０Ｅのユーザインタフェースと対話することを可能にし得るタッチスクリーンを含んでもよい。
【００４１】
電子デバイス１０用のディスプレイ１８は、発光回路を含む画素のマトリックスを含んでもよい。したがって、図７は、ディスプレイ１８の画素のマトリックスのうちの一部を含む回路図を示す。図示したように、ディスプレイ１８は、ディスプレイパネル６０を含んでもよい。更に、ディスプレイパネル６０は、複数の単位画素６２を含んでもよく、単位画素６２は、画像が表示され得るディスプレイ１８の視認可能な領域を集合的に形成する単位画素６２の複数の行及び列を定めるアレイ又はマトリックスとして配列されている（ここでは、６個の単位画素６２Ａ、６２Ｂ、６２Ｃ、６２Ｄ、６２Ｅ及び６２Ｆが示されている）。このようなアレイでは、各単位画素６２は、図示されたゲート線６４（「走査線」とも呼ばれる）とデータ線６６（「ソース線」とも呼ばれる）とによってそれぞれここで表された行と列との交点によって定められてもよい。加えて、電源線６８は、単位画素６２のそれぞれに電力を提供してもよい。
【００４２】
参照数字６２ａ〜６２ｆによってそれぞれ個々に参照される６個の単位画素６２のみが示されているが、実際の実施態様では、各データ線６６及びゲート線６４が、数百個又は更には数千個のこのような単位画素６２を含んでもよいことを理解されたい。例として、１０２４ｘ７６８のディスプレイ解像度を有するカラーディスプレイパネル６０では、画素アレイの列を定め得る各データ線６６は、７６８個の単位画素を含んでもよいのに対し、画素アレイの行を定め得る各ゲート線６４は、１０２４組の単位画素を含んでもよく、このとき、各群は、赤色、青色及び緑色の画素を含み、したがって、単位画素は、ゲート線６４毎に合計３０７２個となる。更なる例として、パネル６０は、４８０ｘ３２０又は９６０ｘ６４０の解像度を有してもよい。現在示された例では、単位画素６２は、赤色画素（６２Ａ）、青色画素（６２Ｂ）及び緑色画素（６２Ｃ）を有する画素群を表してもよい。単位画素群６２Ｅ、６２Ｅ及び６２Ｆを同様に配列してもよい。加えて、産業界では、用語「画素」が、隣接する異なる着色画素群（例えば、赤色画素、青色画素及び緑色画素）を指すと共に、群内の個々の着色画素のそれぞれを「サブ画素」と呼んでもよいこともまた一般的である。 
【００４３】
ディスプレイ１８は、ソースドライバ集積回路（integrated circuit、ＩＣ）９０も含み、このＩＣは、プロセッサ又はＡＳＩＣなどのチップを含んでもよい。このチップは、ディスプレイ１８及びパネル６０の各種態様を制御するように構成されている。例えば、ソースドライバＩＣ９０は、プロセッサコア複合体９２から画像データ１２を受け取り、対応する画像信号をパネル６０の単位画素６２に送ってもよい。ソースドライバＩＣ９０は、ゲートドライバＩＣ９４に結合することもできる。このＩＣは、ゲート活性化信号を提供／解除して単位画素６２の行をゲート線６４を介して活性化／非活性化するように構成され得る。ソースドライバＩＣ９０は、タイミング情報／画像信号９６を決定し、それをゲートドライバＩＣ９４に送って、単位画素６２の個々の行の活性化及び非活性化を容易にするタイミングコントローラを含んでもよい。他の実施形態では、タイミング情報は、その他のやり方で（例えば、ソースドライバＩＣ９０とは別のタイミングコントローラを使用して）ゲートドライバＩＣ９４に提供されてもよい。更に、図７は単一のソースドライバＩＣ９０のみを示しているが、他の実施形態は、複数のソースドライバＩＣ９０を利用してタイミング情報／画像信号９６を単位画素６２に提供し得ることを理解されたい。例えば、追加の実施形態は、パネル６０における１つ以上の縁部に沿って配置された複数のソースドライバＩＣ９０を含んでもよい。その際、各ソースドライバＩＣ９０は、データ線６６及び／又はゲート線６４のサブセットを制御するように構成されている。
【００４４】
動作中、ソースドライバＩＣ９０は、プロセッサコア複合体１２又はディスクリートディスプレイコントローラから画像データ９２を受け取り、受け取ったデータに基づき、単位画素６２を制御するための信号を出力する。単位画素６２がソースドライバＩＣ９０によって制御されるとき、単位画素６２内の回路は、電源９８と単位画素６２の光素子との間の回路を完成させることができる。加えて、ディスプレイ１８の動作パラメータを測定するために、以下で詳細に述べられるように、測定回路１００が、ディスプレイ１８の様々な電圧及び電流の特性を読み取るためにソースドライバＩＣ９０内に位置してもよい。
【００４５】
測定回路１００からの測定値（又は他の情報）を使用して、個々の画素（例えば、６２Ａ〜Ｆ）についてオフセットデータを決定してもよい。オフセットデータは、同様のデータを有するが、異なる輝度を有する隣接画素、隣接画素間の色の不均一、画素行の不整合、画素列の不整合などの、画素間の不均一を表し得る。更に、オフセットデータを、画素（例えば、６２Ａ〜Ｆ）を制御するデータに適用することにより、これらの不整合を効果的に除去し得る補償された画素データを得ることができる。
【００４６】
これを考慮して、図８は、一実施形態に係る、画素６２の外部補償のためのプロセス１５０及びディスプレイ１８における後続処理１５１のブロック図を示す。システムオンチップ（system on chip、ＳＯＣ）１５２などの回路を使用して、データがディスプレイパネル６０に到達する前に画素データの前処理を行ってもよい。ＳＯＣ１５２内の画素データは、デジタル処理領域内にある。ＳＯＣ１５２側では、画素６２間の不均一又は不一致を表すオフセットデータ１５４を、１５５で、Ｎバイトの入力データ１５８を使用して決定されている画素の濃度レベルデータ１５６（電圧値）に加算する。このオフセットデータ１５４の濃度レベルデータ１５６に対する加算により、各画素についてＮ＋Ｍバイトのオフセット濃度レベルデータが得られる。ブロック１５９に示すように、オフセット濃度レベルデータをガンマ領域にマッピングする。このプロセス１５０を、ディスプレイパネル６０の各画素６２について実施する。次に、各画素６２のマッピングされたオフセット濃度レベルデータ１６０（例えば、各画素６２の外部補償されたデータ）を、１６１でディスプレイパネル６０に提供する。
【００４７】
次に、ディスプレイパネル６０は、ディスプレイパネル６０の処理１５１を実行してもよい。最初に、ディスプレイパネル６０は、ブロック１６４に示すように、線形デジタル−アナログ変換を実行して、データ１６０を（例えば、ガンマＤＡＣ１６３を介して）濃度レベルデータ（Ｇ）から電圧（ｖ）１６２に変換してもよい。ブロック１６８に示すように、電圧１６２を駆動用ＴＦＴ１６５に印加すると、電流（Ｉ）１６６が生じ得る。次に、ブロック１７２に示すように、画素６２のダイオードに電流１６６を印加することにより、画素６２のダイオード１７１にて出力光又は輝度（Ｌｖ）１７０が生じる。
【００４８】
ＳＯＣ１５２内の変換は、複雑な場合があり、時として更なる誤差が生じる可能性がある。これらの誤差は、色の不一致などの、画素６２の不均一に関与し得る。更に、入力データサイズ（例えば、Ｎ＋Ｍバイトデータ）が増大すると、結果として、より高い帯域幅を使用し、したがって、ＤＡＣ１６３によって処理されるべき精度の増大と共に、より多くの電力を使用するインタフェースとなり得る。
【００４９】
いくつかの実施形態では、オフセット情報を画素補償のためにドライバ集積回路内で適用することが有用となり得る。図９は、回路２００のこのような実施形態を示す。この場合、オフセットデータは、ＳＯＣ１５２内でも画素６２内でもなく、ドライバ集積回路内で適用される。上記のように、図８の実施形態では、ＳＯＣ１５２は、１５５で、オフセットデータ１５４を濃度レベルデータ１５６に加えることができるように修正されている。更に、図８の実施形態はデジタル領域内で処理を実行するので、線形ＤＡＣを使用してデジタル濃度レベルデータ１６０を電圧に変換する。換言すれば、非線形データは、線形データにマッピングされた後に非線形データに戻る。したがって、ドライバＩＣ９４内でオフセットデータ１５４の加算を実施する図９の実施形態は、ディスプレイパイプラインアーキテクチャが外部補償によって影響を受けない場合があるという点で有用となり得る。例えば、ＳＯＣ１５２及び画素６２は、影響を受けないままとなり得る。更に、図９に示すように、２つの並列インタフェースが、画素６２毎に、画素６２のデータ１５８及びオフセットデータ１５４を送ることにより、処理速度を向上させてもよい。
【００５０】
外部補償を実行するために、点線ボックス２０４内に提供されるドライバＩＣ９４の外部補償動作を実行するように回路が追加される。図９に示すように、各画素６２のデータ１５８が、非線形ガンマＤＡＣ２０５に提供される。直列又は並列に、各画素６２のオフセットデータ１５４が、ドライバＩＣ９４の線形オフセットＤＡＣ２０６に提供される。このデジタル−アナログ変換により、アナログオフセット情報（Ｖｔｈ情報）２０８が得られる。Ｖｔｈ情報２０８は、加算２１０機能を介して、ドライバＩＣ９４内でＤＡＣ２０５の出力電圧に加算される。補償された電圧は加算２１０機能から画素６２に送られ、そこで、電圧が駆動用ＴＦＴ１６５に印加されて電流１６６が生じる（ブロック１６８）。電流１６６は、ダイオード１７１に印加されて、ダイオード１７１によって放出される光又は輝度（Ｌｖ）１７０を生じさせる。
【００５１】
図９の処理は、電流領域又は電圧領域のいずれかにおいて完了し得る。図１０は、電流領域内で図９の処理を実施する回路２３０を示す。図１０の回路２３０では、処理ステップ及び回路構成要素のそれぞれは図９のものと同様である。ただし、非線形ガンマＤＡＣ２０５’及び線形オフセットＤＡＣ２０６’が電流モードである点を除く。更に、駆動用ＴＦＴ１６５が電圧で動作するので、電流−電圧（Ｉ２Ｖ）変換回路２３２は、補償された電流を電圧に変換して、電圧がＴＦＴ１６５に提供されるようにしてもよい。いくつかの実施形態では、加算２１０の前に、電流−電圧変換をＤＡＣ２０５及び２０６の出力のそれぞれに対して行ってもよい。
【００５２】
ここで電圧領域の実施に移ると、ドライバＩＣ内で電圧データをオフセットするように実施され得る多くの技術がある。一実施形態では、演算増幅器（operational amplifier、ＯＰＡＭＰ）を使用して、２つのＤＡＣ２０５及び２０６の電圧出力を加算してもよい。しかしながら、このアプローチは、画素６２毎に追加の増幅器を使用し得るので、より大きい電力及び回路面積を利用し得る。
【００５３】
代替的に又は追加的に、いくつかの実施形態では、オフセットＤＡＣ２０６は、ソースドライバＩＣ９０内に組み込まれてもよい。上記のように、ソースドライバＩＣ９０は、画素６２の列のそれぞれを駆動する。図１１及び図１２は、オフセットＤＡＣ２０６がソースドライバＩＣ９０内に組み込まれている実施形態を示す。図１１の回路２５０に示すように、ガンマＤＡＣ２０５は、入力電圧（Ｖｉｎ）をソースドライバＩＣ９０に提供してもよい。更に、オフセットＤＡＣ２０６’及び抵抗器２５２が、ソースドライバＩＣ９０のフィードバック経路２５４に電気的に結合されている。抵抗器２５２は、電圧オフセット（ＶＯＦＦＳＥＴ）によって定められるプログラマブルな抵抗値を利用することができる。この構成を使用して、ブロック２５６に示すように、電流−電圧変換（Ｉ２Ｖ）と共に、オフセットＤＡＣ２０６’とガンマＤＡＣ２０５’との和を提供することができる。
【００５４】
図１２は、図１１の組み込まれたオフセットＤＡＣ２０６’の技術を実施する回路２７０を示す。ここでは、微調整のために、セグメント化電流がソースドライバＩＣ９０のフィードバック経路２５４に提供される。図示したように、電流出力２７２及び２７４は、セグメント化され、フィードバック経路２５４に別々に結合される。各セグメント化電流出力２７２及び２７４に対して、対応する抵抗器２５２’及び２５２’’が使用される。本実施形態は２つのセグメント化電流出力２７２及び２７４を示しているが、微調整の必要に応じて、任意の数の電流セグメントを使用してもよい。
【００５５】
いくつかの実施形態では、ガンマＤＡＣ２０５とオフセットＤＡＣ２０６とが共に電圧を提供する。図１３は、一実施形態に係る、ガンマＤＡＣ２０５とオフセットＤＡＣ２０６とを加算するための回路を示す。図１３に示すように、ガンマＤＡＣ２０５の電圧は、半分にされ、入力電圧（Ｖｉｎ１／２）としてソースドライバＩＣ９０に提供される。オフセットＤＡＣ２０６には抵抗器３０２が付加されており、ソースドライバＩＣ９０のフィードバック経路２５４には抵抗器３０４が付加されている。抵抗器３０２が付加されたオフセットＤＡＣ２０６は、抵抗器３０４の後のフィードバック２５４内に組み込まれている。この構成を使用すると、出力３０６は、ガンマＤＡＣ２０５の出力に加算されたオフセットＤＡＣ２０６の出力となる。
【００５６】
上述の具体的な実施形態は、例として示されたものであり、これらの実施形態は、様々な修正形態及び代替形態の影響を受けやすいものであり得ることを理解するべきである。更に、特許請求の範囲が、開示された特定の形態に限定されず、むしろこの開示の趣旨と意図の範囲にある全ての修正物、均等物、及び代替物を対象として含むことを理解されたい。
【図１】
2019510274.tif 000003
【図２】
2019510274.tif 000004
【図３】
2019510274.tif 000005
【図４】
2019510274.tif 000006
【図５】
2019510274.tif 000007
【図６】
2019510274.tif 000008
【図７】
2019510274.tif 000009
【図８】
2019510274.tif 000010
【図９】
2019510274.tif 000011
【図１０】
2019510274.tif 000012
【図１１】
2019510274.tif 000013
【図１２】
2019510274.tif 000014
【図１３】
2019510274.tif 000015
【国際調査報告】
2019510274.tif 000016
2019510274.tif 000017