(57)【要約】集積回路構造を製造するコンピュータ実行方法は、標準セルライブラリから第１セル（２００）を選択することであって、第１セルはセル境界（２１２）を有し、金属セグメントを金属層の第１金属トラック（２２２）に備え、金属セグメントは、方向に沿って延在し、セル境界の第１端部を越えた特定の距離（２２８）の位置において終端する。方法は、第１セルを、集積回路構造用の物理レイアウトの第１位置に配置することをさらに含む。【選択図】図２
2019526170.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の直交する第１方向及び第２方向に沿って延在し、セル境界（２１２）を有する第１セル（２００）を備え、
前記第１セルは、
前記第１方向に沿って延在し、前記セル境界の第１端部（２４２）を越えた特定の第１距離（２２８）の位置において終端する第１金属セグメント（２５２）を、金属層の第１金属トラック（２２２）に含む、
集積回路構造。
【請求項２】
前記第１セルは、
前記第１方向に沿って延在し、前記第１端部の前方の少なくとも特定の第２距離（２２６）の位置において終端する第２金属セグメント（２５３）を、前記金属層の第２金属トラック（２２３）に含む、
請求項１の集積回路構造。
【請求項３】
前記第１距離と前記第２距離とが実質的に等しい、
請求項２の集積回路構造。
【請求項４】
前記第１金属セグメントは、前記セル境界の第２端部の前方の少なくとも前記第２距離の位置において終端し、前記第２端部は前記第１端部の反対側にある、
請求項２の集積回路構造。
【請求項５】
前記第２金属セグメントは、前記セル境界の前記第２端部の前方の少なくとも前記第２距離の位置において終端する、
請求項４の集積回路構造。
【請求項６】
前記第１距離と前記第２距離とが実質的に等しい、
請求項５の集積回路構造。
【請求項７】
前記第１方向及び第２方向に沿って延在し、前記第１セルの前記セル境界の前記第１端部に隣接する第２端部（３１０）を有するセル境界（３０６）を含む第２セル（３０２）を備え、
前記第１金属セグメントは、前記金属層の前記第２セルの第１金属トラック内に延在する、
請求項１の集積回路構造。
【請求項８】
前記第２セルは、
前記第１方向に沿って延在し、前記第２端部を越えた前記特定の第１距離の位置において終端する第２金属セグメント（３４４）を、前記金属層の第２金属トラック（３２４）に含み、
前記第２金属セグメントは、前記金属層の前記第１セルの第２金属トラック（３５４）内に延在する、
請求項７の集積回路構造。
【請求項９】
前記第１セルの前記第１金属トラックの残りの部分は、前記金属層で金属が欠けている、
請求項７の集積回路構造。
【請求項１０】
前記第２セルの前記第１金属トラックの残りの部分は、前記金属層においてスタブ配線を含む、
請求項７の集積回路構造。
【請求項１１】
標準セルライブラリを使用して集積回路構造を製造するコンピュータ実行方法であって、
前記標準セルライブラリから第１セル（２００）を選択することであって、前記第１セルは、直交する第１方向及び第２方向に沿って延在するセル境界（２１２）を有し、第１金属セグメント（２５２）を金属層の第１金属トラック（２２２）に備え、前記第１金属セグメントは、第１方向に沿って延在し、前記セル境界の第１端部（２４２）を越えた特定の第１距離（２２８）の位置において終端する、ことと、
前記第１セルを、前記集積回路構造用の物理レイアウトの第１位置に配置することと、を含む、
方法。
【請求項１２】
前記第１セルは、
前記第１方向に沿って延在し、前記第１端部の前方の特定の第２距離（２２６）の位置において終端する第２金属セグメント（２５３）を、前記金属層の第２金属トラック（２２３）に含む、
請求項１１の方法。
【請求項１３】
前記第１金属セグメントは、前記セル境界の第２端部の前方の前記第２距離の位置において終端し、前記第２端部は前記第１端部の反対側にある、
請求項１２の方法。
【請求項１４】
前記第２金属セグメントは、前記セル境界の前記第２端部の前方の前記第２距離の位置において終端する、
請求項１３の方法。
【請求項１５】
前記第１距離と前記第２距離とが実質的に等しい、
請求項１４の方法。
【請求項１６】
前記標準セルライブラリから第２セル（３０２）を選択することと、
前記第２セルのセル境界（３０６）の第２端部（３１０）が、前記第１セルの前記セル境界の前記第１端部に隣接するように、前記第２セルを前記物理レイアウトの第２位置に配置することと、を含み、
前記第１金属セグメントは、前記金属層の前記第２セルの第１金属トラック内に延在する、
請求項１１の方法。
【請求項１７】
前記第１方向に沿って延在し、前記第２端部を越えた前記特定の第１距離の位置において終端する第２金属セグメント（３４４）を、前記金属層の第２金属トラック（３２４）に含み、
前記第２セルを前記第２位置に配置することは、前記第２金属セグメントが前記金属層の前記第１セルの第２金属トラック内に延在するように、前記第２セルを前記第２位置に配置することを含む、
請求項１６の方法。
【請求項１８】
前記第１金属トラックの残りの部分を使用して、前記金属層にスタブを配線することを含む、
請求項１６の方法。
【請求項１９】
一部のプロセスを実行して集積回路構造の少なくとも一部を設計するようにコンピュータシステムを操作するための実行可能命令のセットを具現化するコンピュータ可読記憶媒体であって、
前記実行可能命令のセットは、
標準セルライブラリから第１セル（２００）を選択することであって、前記第１セルは、直交する第１方向及び第２方向に延在するセル境界（２１２）を有し、第１金属セグメント（２５２）を金属層の第１金属トラック（２２２）に備え、前記第１金属セグメントは、第１方向に沿って延在し、前記セル境界の第１端部（２４２）を越えた特定の第１距離の位置において終端する、ことと、
前記第１セルを、前記集積回路構造用の物理レイアウトの第１位置に配置することと、
を行うように前記コンピュータシステムを操作するための命令を含む、
コンピュータ可読記憶媒体。
【請求項２０】
前記実行可能命令のセットは、
前記標準セルライブラリから第２セル（３０２）を選択することと、
前記第２セルのセル境界（３０６）の第２端部（３１０）が、前記第１セルの前記セル境界の前記第１端部に隣接するように、前記第２セルを前記物理レイアウトの第２位置に配置すること、
を行うように前記コンピュータシステムを操作するための命令を含み、
前記第１金属セグメントは、前記金属層の前記第２セルの第１金属トラック内に延在する、
請求項１９のコンピュータ可読記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、集積回路デバイスに関し、より詳細には、標準セルベースの設計及び集積回路デバイスの製造に関する。
【背景技術】
【０００２】
セルベースの設計方法は、特定用途向け集積回路（ＡＳＩＣ）、システムオンチップ（ＳｏＣ）及び他の複雑な集積回路（ＩＣ）構造を、ＩＣ構造のデジタル機能を抽象化することによって効率的に設計することを可能にする。このような方法において、標準セルは、機能レベルで標準化されたゲートレベル要素及び相互接続構造の集まりである。通常、事前設計及び事前検証され、その後ライブラリに集められる、異なる機能を提供するいくつかの標準セルがある。電子設計自動化（ＥＤＡ）ツールは、この標準セルライブラリを使用して、集積回路（ＩＣ）の物理レイアウトを設計することができる。このようなＥＤＡツールの１つは、標準セルライブラリによって表されるセルからＩＣ設計の物理レイアウトを構築する配置配線ツールである。配置配線ツールは、セルを並べて配置し、配線ツールを使用して、指定された方法でセルを電気的に接続し、ＩＣ設計の対応するロジックを実装する。
【０００３】
標準セルを使用したＩＣ設計を半導体製造工場で製造できるようにするには、通常、半導体製造工場は、特定の技術プロセスに適用される設計規則のセットを設計者に提供する。これらの設計規則は、ＩＣ設計の物理レイアウト内の物理要素の間隔、幅、囲い及び延長に関する様々なパラメータを指定する。したがって、設計規則チェック（ＤＲＣ）ツールは、指定された設計規則をＩＣ設計に適用して、全ての設計規則が満たされていることを確認し、これにより、指定された技術プロセスを使用して設計通りにＩＣを製造することができる。
【０００４】
添付の図面を参照することによって本開示をより良く理解することができ、その多数の特徴及び利点が当業者には明らかとなるであろう。異なる図面における同じ参照記号の使用は、類似又は同一のアイテムを示す。
【図面の簡単な説明】
【０００５】
【図１】いくつかの実施形態による、設計規則チェック違反のある例示的な２セルレイアウトと、設計規則チェック違反を緩和するための対応する従来の標準セル設計を示す図である。
【図２】いくつかの実施形態による、セル境界を越えて金属セグメントの延長を可能にする金属トラックを有する例示的なセルレイアウトを示す図である。
【図３】いくつかの実施形態による、金属トラックと重なる金属セグメントを有する２つの隣接セルの例示的なレイアウトを示す図である。
【図４】いくつかの実施形態による、図２のセルレイアウトによって促進された、金属１（Ｍ１）層から金属２（Ｍ２）層への接続部の拡張を示す図である。
【図５】いくつかの実施形態による、集積回路構造の設計及び製造方法を示すフロー図である。
【発明を実施するための形態】
【０００６】
セルベースの方法を使用するＩＣ構造の設計及び製造プロセスは、通常、特定の技術プロセスのために半導体製造工場によって提供される様々な設計規則を考慮して、ＩＣ設計の物理レイアウトの検証が必要となる。これらの設計規則は、金属１（Ｍ１）層で隣接するセルの金属セグメント間の間隔及び他の相互作用に関する設計規則のサブセットを含むことが多い。図１は、そのような設計規則の例と、そのような規則に従うための標準セル設計への従来のアプローチと、を示している。
【０００７】
図１の符号１００の平面図によって示すように、セルベースの方法を使用するＩＣ構造の物理レイアウトは、通常、図示した隣接する標準セル１０１，１０２（図１の向きに対して垂直に配置されている列を有する）等の２つ以上の標準セルを一列に配置することを含む。通常、各標準セルは、ＩＣ設計の対応する機能（例えば、ブール論理機能又は記憶機能）を表し、トランジスタ素子及びセルの様々なトランジスタ素子を接続する導電性相互接続から形成される。したがって、各セルは、半導体基板内に形成された１つ以上のＰ型又はＮ型の活性領域を含むセル境界、又は、シリコンオンインシュレータ（ＳＯＩ）実装の場合、ドープ又は非ドープの半導体材料のエピタキシャル層を含むセル境界を有する。基板及びその内部に含まれる活性領域上に形成された多結晶シリコン（ポリシリコン）セグメント（又は、金属ゲートセグメント）は、活性領域及び他の構造（図示省略）と共に、トランジスタ又はセルの他の回路素子を形成する。
【０００８】
次に、１つ以上の金属層を活性領域上に形成し、１つ以上の層に金属セグメントを形成するようにパターニングすることによって、これらの金属セグメントは、セル内の回路素子を相互接続するか、セル間の回路素子を相互接続するように機能する。各セルは、所定の金属層において金属セグメントが占有し得る位置及び寸法を画定する複数の金属トラックを含む。例示すると、符号１００で示すように、セル１０１は、金属１（Ｍ１）層に対して、セル１０１のセル境界１１０の端部１０７から反対側の端部１０８まで延在する金属トラック１０３，１０４，１０５，１０６を含む。一方、セル１０２は、Ｍ１層に対して、セル１０２のセル境界１１６の端部１１４から反対側の端部１１５まで延在する金属トラック１１１，１１２，１１３を含む。
【０００９】
多くのリソグラフィ製造プロセスでは、少なくとも１つの金属セグメントを含む金属トラックが金属で充填され、次に、１つ以上の切断マスク（又は「トリム」マスク）を使用して金属トラック内に金属をパターニングすることによって、意図したパターンの金属セグメントを所定の金属層に形成する。これらのカットマスクは、隣接するセルの金属セグメント間の短絡又は他の望ましくない電気的相互作用を防ぐために、セル境界で金属を切断するためにも使用される。例示すると、１つ以上のカットマスクは、セル１０１のＭ１金属セグメントをセル１０２のＭ１金属セグメントから電気的に絶縁するように、セル境界１１０，１１６に対して金属カット１１７，１１８を導入することができ、逆も同様である。
【００１０】
セル１０１，１０２を含むＩＣ構造を製造するために使用するように指定された特定の技術プロセスに関連して、半導体製造工場は、様々な境界金属カットの位置に関する金属セグメントの終端に関する設計規則を含む設計規則のセットを提供することができる。例えば、設計規則のセットは、隣接するセル内の同じトラック内の２つの金属セグメントの先端部が互いに直接隣接していない（すなわち、金属が、隣接するセル境界を連続的に横切っていない）限り、先端部同士が最小距離（典型的には、金属カット層の幅を表す）だけ離れていなければならないことを指定する先端部間の最小距離の要件を含むことができる。そうではなく、先端部の間隔が金属カットによって生成されない場合、設計者は、先端部を、カット層の幅よりも通常大きい、場合によってはかなり大きい適切な距離だけ離間して配置しなければならない。上述したように、金属が連続的であることによって、カット層で切断されるのを保証することは必ずしもできない。そのような場合、通常の先端部間の間隔が守られるようにしなければならない。符号１００で示す平面図を使用して説明すると、セル１０２の対応する金属トラック１１１内に金属セグメントの隣接する先端部がない一方で、金属セグメント１２２の先端部が金属カット１１８の領域で終端するため、セル１０１の金属トラック１０４内の金属セグメント１２２が、セル境界設計規則違反１２４を引き起こす。同様に、金属セグメント１２６，１２８の各々の対向する先端部が、（連続した金属セグメントが金属カット１１８を横切って形成されるように、それらが直接隣接していないことを考えると）最小指定距離だけ離れていないので、セル１０１の金属トラック１０６内の金属セグメント１２６と、セル１０２の金属トラック１１３内の金属セグメント１２８とが共に、先端部間の最小距離の設計規則違反１３０を引き起こす。対照的に、金属トラック１０５内の金属セグメント１３２及び金属トラック１１２内の金属セグメント１３４の両方の対向する先端部が金属カット１１８の領域で終端していても、金属セグメント１３２，１３４の先端部が互いに接触することによって、共に、金属カット１１８を横切って連続する連続金属セグメントを形成し、これにより、金属セグメントの先端部及びセル境界でのカットの寸法関係に関する設計規則違反を回避する。
【００１１】
Ｍ１層に対するこれらの境界関連設計規則によって、図１の符号１４０によって例示的に示すように、標準セルの従来のＭ１層アプローチが得られる。符号１４０によって表されるレイアウト図で示すように、従来の標準セル設計は、同じ列内で別のセルに隣接する可能性があるセル１４２の各端部の隣接オフセットゾーン（例えば、セル境界１５２の両端部１４８，１５０の各々での隣接オフセットゾーン１４４，１４６）を使用することによって、境界関連設計規則を決定する。このアプローチでは、金属セグメントは、セル境界（例えば、金属セグメント１５４）で終端、又は、隣接オフセットゾーン（例えば、金属セグメント１５６，１５８）の手前で終端することができるが、隣接オフセットゾーン内で終端することができない。隣接オフセットゾーンの長さは、設計規則で要求される最小先端部間間隔の約半分に設定されている。したがって、最小先端部間間隔を１２０ナノメートル（ｎｍ）と仮定すると、隣接オフセットゾーンの長さは約６０ｎｍに設定されてもよく、したがって、２つのセルが隣接する位置に配置されている場合、２つの対向する隣接オフセットゾーンは、合わせて１２０ｎｍの最小先端部間間隔となる。
【００１２】
境界関連設計規則に対応する一方で、この従来のＭ１設計アプローチは、様々な非効率性をもたらす。一例としては、１つの金属トラック内の金属セグメントがセル境界の端部で終端する場合、この端部で隣接するセルもまた、金属が金属カットを横切って連続的に延在しなければならないという設計規則を満たすために、対応するトラック内の端部境界で終端する金属セグメントを有する必要がある。これにより、標準セル設計の柔軟性が制限される。１つの解決手段は、全てのＭ１金属セグメントを、セル境界の端部から端部まで延在させることである。しかしながら、この場合には、全ての金属セグメントをセル境界でカットしなければならず、金属トラックを完全に占有する必要があるので、金属トラック内のＭ１配線の使用が妨げられる。逆に、対向する隣接オフセットゾーンの手前で終端する、より短いＭ１金属セグメントを使用すると、境界切断設計規則の違反を回避し、先端部間間隔設計規則に従うことができるが、これらの比較的短い金属セグメントは、図４を参照して以下により詳細に説明するように、その比較的短い長さによって、より高い金属層（金属２（Ｍ２）以上）へのピンアクセスが比較的制限される。
【００１３】
図２は、いくつかの実施形態による、Ｍ１配線及びより高い金属層へのピンアクセスの向上を容易にしながら、境界カット設計規則及び先端部間間隔設計規則に準拠する改善された標準セル設計アプローチを示す図である。図２に表す物理レイアウトで示すように、セル２００は、１つ以上の活性領域（例えば、活性領域２０２，２０４）と、ポリシリコンセグメント（例えば、ポリシリコンセグメント２０６，２０７，２０８，２０９，２１０，２１１）と、半導体基板２０１（又は、ＳＯＩ基板）上に形成され、セル境界２１２内に含まれる他の回路素子と、を含む。セルレイアウトは、図示したように、直交するＸ方向及びＹ方向の両方に延在する。セル２００は、Ｍ１金属層において、例えば金属トラック２２１，２２２，２２３，２２４，２２５等のように、Ｙ方向に沿って延在する複数の金属トラックをさらに含む。
【００１４】
従来のセル設計アプローチと同様に、各金属トラックは、金属セグメントを欠いているか、対応する金属トラック内で延在する１つ以上の金属セグメントを含む。しかし、従来のセル設計アプローチとは異なり、セル２００の設計には、セル境界又はセル境界からの最小距離の何れかで金属先端部の終端を必要とする隣接除外ゾーンが組み込まれていない。むしろ、図２の例に示すように、セル２００の設計は、Ｍ１金属セグメントの先端部が、（１）セル境界２１２の対応する端部から少なくとも指定された最小距離２２６で終端するか、（２）セル境界２１２の対応する端部を越えて指定された距離２２８だけ延在する必要があることを規定している。すなわち、セル２００の設計アプローチは、セルのセル境界内に完全に含まれる隣接オフセットゾーンを使用するのではなく、セル境界２１２の両端部２３０，２３２において、対応する先端部除外ゾーン２３４，２３６を使用する。先端部除外ゾーン２３４，２３６は、セル境界２１２内からセル境界を越えて、対応する境界端部から指定された距離２２８の平面まで延在する。各先端部除外ゾーンについては、金属セグメントが境界内端部２４０又はその前方で終端するように指定されるか、金属セグメントが境界外端部２４２にてセル境界２１２の外側で終端する必要がある。
【００１５】
説明のために、セル２００の図示された実施例は、４つの金属セグメント（すなわち、先端部除外ゾーン２３４の境界外端部２４２で終端する先端部と先端部除外ゾーン２３６の境界外端部２４２で終端する先端部とを有する、トラック２２２内の金属セグメント２５２と、先端部除外ゾーン２３４の境界外端部２４２で終端する先端部と先端部除外ゾーン２３６の境界内端部２４０又はその手前で終端する先端部とを有する、トラック２２３内の金属セグメント２５３と、先端部除外ゾーン２３４の境界外端部２４２で終端する先端部と先端部除外ゾーン２３６の境界外端部２４２で終端する先端部とを有する、トラック２２４内の金属セグメント２５４と、先端部除外ゾーン２３４の境界内端部２４０又はその手前で終端する先端部と先端部除外ゾーン２３６の境界内端部２４０又はその手前で終端する先端部とを有する、トラック２２５内の金属セグメント２５５と）を含む。したがって、４つの金属セグメント２５２〜２５５によって示すように、セル２００の金属セグメントは、境界内エッジ２４０又はその手前で終端するか、セル境界２１２から境界外端部２４２まで延在するかの何れかである。
【００１６】
この設計アプローチには、多くの利点がある。金属セグメントの先端部がセル境界端部から少なくとも最小距離２２６で終端するか、セル境界端部を越えて距離２２８だけ延在することを確実にすることによって、この設計アプローチを使用する２つの隣接セルは、１つのセル内の任意の金属セグメントに対して、この金属セグメントの先端部間の距離が、他のセルの対応するトラック内の金属セグメントの対向する先端部から少なくとも最小の指定された先端部間の距離であるか、一方のセルの金属セグメントの先端部が他方のセルの対応するトラック内に延在するという、２つのセルの物理レイアウトをもたらす。したがって、Ｍ１金属が、金属カット領域内の隣接トラックのセットから完全に存在しないか、隣接トラックのセットに対して金属カット領域を完全に横切って延在する必要があることを指定する設計規則に従う。さらに、少なくとも一実施形態では、以下により詳細に示すように、セルのセル境界の端部から距離２２６で終端する先端部を有する１つのセル内の金属セグメントが、隣接セルのセル境界の対応する端部から距離２２８だけ延在する金属セグメントの先端部に隣接するように、距離２２６，２２８がほぼ等しくなるように設定される。
【００１７】
図３は、いくつかの実施形態による、上で概説したセル設計アプローチの有益な実施例を示す図である。この例では、ＩＣ構造３００（例えば、ＡＳＩＣ又はシステムオンチップ（ＳＯＣ））は、ＩＣ構造３００の物理レイアウト内の隣接する位置に配置された２つのセル３０１，３０２を含み、セル３０１，３０２は、標準セルの列の一部を形成する（この列は、図１の向きに対して垂直である）。セル３０１は、セル境界３０４内に画定された回路素子を含み、セル３０２は、セル境界３０６内に画定された回路素子を同様に含む。セル境界３０４，３０６の各々は、境界端部３０８，３１０において隣接する。セル３０１は、Ｍ１層において金属トラック３１１，３１２，３１３，３１４，３１５を含み、セル３０２は、Ｍ１層において対応する金属トラック３２１，３２２，３２３，３２４，３２５を含む。
【００１８】
この例では、セル３０１は、トラック３１１，３１２，３１５の各々に金属セグメント３３１，３３２，３３５を含み、金属トラック３１３，３１４は、セル３０１によって使用されていない。セル３０２は、トラック３２２，３２３，３２４，３２５の各々に金属セグメント３４２，３４３，３４４，３４５を含み、金属トラック３２１は、セル３０２によって使用されていない。セル３０１，３０２は、上述したように、これらの対向する列境界において先端部除外ゾーンを使用する。したがって、このセル設計に従って、金属セグメント３３１は、（境界端部３０８の反対側の）境界端部３１６から距離２２６（図２）の位置又はその手前のセル境界３０４内で終端する１つの先端部と、セル境界３０４を越えて境界端部３０８から距離２２８（図２）だけ延在する反対側の先端部と、を有する。金属セグメント３３２は、境界端部３０８から距離２２６の位置又はその手前のセル境界３０４内で終端する１つの先端部と、セル境界３０４を越えて境界端部３１６から距離２２８だけ延在する反対側の先端部と、を有する。金属セグメント３３５は、境界端部３０８，３１６の各々から距離２２６の位置又はその手前のセル境界３０４内で終端する両先端部を有する。セル３０２を見ると、金属セグメント３４２は、境界端部３１０から距離２２８の位置でセル境界３０６の外側で終端する１つの先端部と、（境界端部３１０の反対側の）境界端部３１８から距離２２８だけセル境界３０６の外側で終端する反対側の端部と、を有する。金属セグメント３４３は、境界端部３１０から距離２２６の位置又はその手前のセル境界３０６内で終端する１つの先端部と、境界端部３１８から距離２２８だけセル境界部３０６の外側で終端する反対側の端部と、を有する。金属セグメント３４４は、境界端部３１０から距離２２８だけセル境界３０６の外側で終端する１つの先端部と、境界端部３１８から距離２２８だけセル境界３０６の外側で終端する反対側の先端部と、を有する。金属セグメント３４５は、境界端部３１０，３１６から距離２２６の位置又はその手前の境界３０６内で終端する両先端部を有する。
【００１９】
セル３０１，３０２の金属セグメントの上述した構成を考えると、図３に示すようにセル３０１，３０２がＩＣ構造３００のレイアウトの隣接する位置に配置される場合、金属セグメント３３１は、境界端部３０８からセル３０２のトラック３２１の一部まで延在し、これにより、セル３０１，３０２の金属セグメントを互いに電気的に絶縁するために使用される金属カット３５０に適用される境界切断設計規則に従う。同様に、金属セグメント３４２は、セル３０２からセル３０１の金属トラック３１２の非占有領域まで延在し、これにより、金属カット３５０に適用される境界切断設計規則に従う。さらに、この例では、距離２２６，２２８が等しいので、金属セグメント３４２の境界外先端部は、これに対向する金属セグメント３３２の境界内先端部に隣接又は重なり、これにより、金属カット３５０が実行されるまで、両方のトラック３１２，３２２にまたがる単一の金属セグメントを形成する。また、金属セグメント３４３は、金属カット３５０の外側で終端しており、これにより、境界カット設計規則に従う。金属セグメント３４４は、セル３０２からセル３０１の対応するトラック３１４内、及び、金属カット３５０の幅に及ぶ範囲まで延在し、これにより、金属セグメント３４４が境界カット設計規則に従うのを保証する先端部を有する。金属セグメント３３５，３４５の各々は、それぞれ隣接する境界端部３０８，３１０の手前の少なくとも距離２２６の位置で終端する。したがって、距離２２６が、設計規則によって指定された最小先端部間距離の少なくとも半分になるように設定されていると仮定すると、金属セグメント３３５の先端部と、これに対向する金属セグメント３４５の先端部との間隔は、この最小先端部間隔に従う。したがって、上記で概説され、図３の例で使用されているセル設計アプローチは、上述した境界関連設計規則への準拠を容易にする。
【００２０】
さらに、このセル設計アプローチは、セル間配線及びセル内配線に関する追加の利点を有する。例示すると、金属セグメント３３５，３４５は、何れの境界においても切断されていないので、セル３０１，３０２の他のＭ１セグメント（図示省略）の各々を、金属トラック３１５，３２５の未使用部分のこれらのセグメントに接続するように配線することができる。さらに、出力ピン配線は、ピン接続用の１つの境界に到達するために対応するＭ１セグメントを必要とする場合があるが、金属トラックの反対側を、Ｍ１スタブ配線用に使用することができる。例示すると、トラック３１１，３１３，３１４，３１５，３２１，３２５の各々は、Ｍ１スタブ配線（例えば、領域３５３内の金属スタブ３５６）に利用可能な未使用領域３５１，３５３，３５４，３５５，３６１，３６５を有している。したがって、このセル設計の利点は、ピンに接続するためにＭ２層の使用を強制するのではなく、Ｍ１層を使用してセルのＭ１ピンに接続できることである。よって、例えば、セグメント３３５，３４５を接続したい場合、１つのＭ１セグメントを使用して接続を形成することができる。この設計アプローチがなければ、Ｍ１セグメントが境界上で延長されカットされるため、接続は、強制的にＭ２層（水平方向）まで上がり、垂直のＭ３金属のセグメントが、２つの水平のＭ２セグメントを接続することになる。これにより、貴重なＭ２及びＭ３配線リソースをブロックするだけでなく、ピンに抵抗及び容量が加えられる。
【００２１】
また、セル境界を越えて延在する金属セグメントを利用するセル設計アプローチは、より大きい境界内長さを有する金属セグメントをもたらし、したがって、Ｍ２層においてより多くの水平（Ｘ方向）金属セグメントと交差することができ、Ｍ２層へのより多くのピンアクセスを提供することができる。例示すると、図４は、Ｍ２層が、セル４００のセル境界４０８内で水平方向に延在する複数のＭ２金属セグメント４０１，４０２，４０３，４０４，４０５，４０６，４０７を含む例示的な標準セル４００を示す図である。さらに、セル４００は、垂直方向（Ｙ方向）に沿って延在し、これにより、セル４００の図示された平面図の観点から１つ以上のＭ２金属セグメントと直交する金属セグメント４１０，４１１，４１２，４１３を含む。金属セグメント４１０〜４１３は、上述したセル設計アプローチに従っており、したがって、金属セグメント４１０，４１１，４１２は、セル境界４０８の端部を越えて設定距離だけ延在している。対照的に、金属セグメント４１３は、セル境界４０８の端部の手前の少なくとも距離２２６の位置で両端が終端しており、これにより、標準セルのＭ１金属設計に対する従来のアプローチで通常見られるような金属セグメントを表している。図示したように、金属セグメント４１３の比較的短い長さ、及び、ビア形成用のＭ１金属セグメントとＭ２金属セグメントとの間の最小寸法要件によって、金属セグメント４１３は、ビア（例えば、ビア４１４）を使用して１つのＭ２金属セグメント（Ｍ２金属セグメント４０４）のみに接続することができる。一方、金属セグメント４１１は、セル境界４０８の下端部を越えて延在することにより、対応するビアを使用して最大３つのＭ２金属セグメント（Ｍ２金属セグメント４０４，４０５，４０６）に接続することができる。金属セグメント４１０，４１２は、セル境界４０８の上端部及び下端部の両方を越えて延在することにより、対応するビアを使用して最大５つのＭ２金属セグメント（Ｍ２金属セグメント４０２，４０３，４０４，４０５，４０６）に接続することができる。したがって、金属セグメントがセル境界を越えて延在するのを可能にすることによって全体がより長くなったおかげで、本明細書に記載のセル設計アプローチは、Ｍ１金属セグメントがより多くのＭ２金属セグメントの下で延在するのを可能にし、したがって、より大きなＭ１〜Ｍ２配線リソースを容易にする。
【００２２】
図５は、いくつかの実施形態による、１つ以上の態様を実施するＡＳＩＣ、ＳｏＣ又は他のＩＣ構造の設計及び製造のための例示的な方法５００を示すフロー図である。上述したように、以下のプロセスの各々に対して生成されたコードは、対応する設計ツール又は製造ツールによるアクセス及び使用のために、非一時的なコンピュータ可読記憶媒体に記憶されてもよいし、他の方法で具現化されてもよい。
【００２３】
ブロック５０２では、ＩＣ構造の機能仕様が生成される。機能仕様（多くの場合、ＭＡＳ（Micro Architecture Specification）と呼ばれる）は、Ｃ、Ｃ＋＋、ＳｙｓｔｅｍＣ、Ｓｉｍｕｌｉｎｋ又はＭＡＴＬＡＢを含む様々なプログラミング言語又はモデリング言語で表すことができる。
【００２４】
ブロック５０４では、機能仕様を使用して、ＩＣ構造のハードウェアを表すハードウェア記述コードを生成する。いくつかの実施形態では、ハードウェア記述コードは、ＩＣ構造の回路の形式的記述及び設計のための様々なコンピュータ言語、仕様言語、モデリング言語の何れかを含む少なくとも１つのハードウェア記述言語（ＨＤＬ）を用いて表される。生成されたＨＤＬコードは、通常、ＩＣ構造の回路の動作と、回路の設計及び構成と、シミュレーションを通じてＩＣ構造の正しい動作を検証するためのテストと、を表す。ＨＤＬの例には、アナログＨＤＬ（ＡＨＤＬ）、Ｖｅｒｉｌｏｇ  ＨＤＬ、ＳｙｓｔｅｍＶｅｒｉｌｏｇ  ＨＤＬ及びＶＨＤＬが含まれる。同期デジタル回路を実装するＩＣ構造の場合、ハードウェア記述コードは、同期デジタル回路の動作の抽象表現を提供するためのレジスタ転送レベル（ＲＴＬ）コードを含むことができる。他の種類の回路の場合、ハードウェア記述コードは、回路の動作の抽象表現を提供するための動作レベルコードを含むことができる。ハードウェア記述コードによって表されるＨＤＬモデルは、通常、設計検証に合格するために１回以上のシミュレーション及びデバッグを受ける。
【００２５】
ハードウェア記述コードによって表される設計を検証した後、ブロック５０６では、合成ツールを使用してハードウェア記述コードを合成し、ＩＣ構造の回路の初期の物理的実装を表現又は定義するコードを生成する。いくつかの実施形態では、合成ツールは、回路デバイスインスタンス（例えば、ゲート、トランジスタ、レジスタ、コンデンサ、インダクタ、ダイオード等）及び回路デバイスインスタンス間のネット又は接続を含む、１つ以上のネットリストを生成する。或いは、ネットリストの全部又は一部を、合成ツールを使用せずに手動で生成してもよい。ネットリストは、ハードウェア記述コードと同様に、１つ以上のネットリストの最終セットが生成される前に、１つ以上のテスト及び検証プロセスを受ける場合がある。
【００２６】
或いは、回路図エディタツールを使用してＩＣ構造の回路図の概略図を作成し、次に、結果として得られた回路図を、回路図キャプチャツールを用いてキャプチャし、回路図のコンポーネント及び接続性を表す１つ以上のネットリスト（コンピュータ可読媒体に記憶される）を生成する。キャプチャされた回路図は、テスト及び検証のために１回以上のシミュレーションを受ける場合がある。
【００２７】
ブロック５０８では、１つ以上のＥＤＡツールは、ブロック５０６で生成されたネットリストを使用して、ＩＣ構造の回路の物理レイアウトを表すコードを生成する。このプロセスは、例えば、配置配線ツールが、ネットリストを使用してＩＣ構造の回路の各素子の位置を決定又は固定することを含む。さらに、配線ツールは、配置プロセスに基づいて、ネットリストに従って、回路素子の接続に必要な配線を追加及び配線する。生成されたコードは、ＩＣ構造の三次元モデルを表す。コードは、例えば、グラフィックデータベースシステムＩＩ（ＧＤＳＩＩ）フォーマット等のデータベースファイルフォーマットで表される。このフォーマットのデータは、通常、幾何学的形状、テキストラベル、及び、回路レイアウトに関する他の情報を階層形式で表している。
【００２８】
ブロック５１０では、物理レイアウトコード（例えば、ＧＤＳＩＩコード）が半導体製造工場に提供される。半導体製造工場では、物理レイアウトコードを使用して（例えば、マスクワークを通じて）半導体製造工場の製造ツールを構成又は適応させて、ＩＣ構造を製造する。すなわち、物理レイアウトコードは、１つ以上のコンピュータシステムにプログラムされ、製造工場のツールの動作又はその内部で行われる製造動作を全体的又は部分的に制御することができる。
【００２９】
ブロック５０８に戻ると、サブプロセス５１２は、上述したように、Ｍ１層に対して先端部除外ゾーンアプローチを採用する標準セル方法を用いた物理レイアウトコードの生成を示している。サブプロセス５１２のブロック５１４では、配置配線ツールは、ネットリストを使用して、表された設計によって実行される機能（例えば、ロジック又はストレージ）を識別し、ブロック５１６では、配置配線ツールは、１つ以上の標準セルライブラリにアクセスして、識別された機能に対応する標準セルを識別する。標準セルは、先端部除外ゾーンを組み込んだセル設計を含む。したがって、ブロック５１８では、配置配線ツールは、選択された標準セルを配置するためにＩＣ設計の物理レイアウトの列内の位置を識別し、物理レイアウト内のこの選択された位置に標準セルを配置する。この配置の一部として、標準セルのセル境界を越えて延在する金属セグメントは、上述したように、列の両側でセルに隣接する標準セルの対応する金属トラックの空の／未使用の部分に延在することができる。次に、５１４〜５１８のプロセスは、ネットリストにおいて識別された機能毎又はその一部毎に繰り返すことができる。標準セルの配置が完了した後、ブロック５２０では、配置配線ツールは、標準セル内のセル内部の配線及び標準セル間のセル間配線を実行することができ、上述したように、セル境界を越えて延在する金属セグメントを有する金属トラックの未使用部分が、Ｍ１スタブ配線のために使用される。
【００３０】
コンピュータ可読記憶媒体は、命令及び／又はデータをコンピュータシステムに提供するために、使用中にコンピュータシステムによってアクセス可能な任意の非一時的な記憶媒体、又は、非一時的な記憶媒体の組み合わせを含むことができる。かかる記憶媒体には、限定されないが、光媒体（例えば、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（登録商標）ディスク）、磁気媒体（例えば、フロッピー（登録商標）ディスク、磁気テープ、磁気ハードドライブ）、揮発性メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）、キャッシュ）、不揮発性メモリ（例えば、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ）、又は、微小電気機械システム（ＭＥＭＳ）ベースの記憶媒体が含まれ得る。コンピュータ可読記憶媒体は、コンピュータシステム（例えば、システムＲＡＭ又はＲＯＭ）に内蔵されてもよいし、コンピュータシステム（例えば、磁気ハードドライブ）に固定的に取り付けられてもよいし、コンピュータシステム（例えば、光学ディスク又はユニバーサルシリアルバス（ＵＳＢ）ベースのフラッシュメモリ）に着脱可能に取り付けられてもよいし、有線又は無線のネットワークを介してコンピュータシステム（例えば、ネットワークアクセス可能なストレージ（ＮＡＳ））に接続されてもよい。
【００３１】
いくつかの実施形態では、上述した技術の特定の態様は、ソフトウェアを実行する処理システムの１つ以上のプロセッサによって実装されてもよい。ソフトウェアは、非一時的なコンピュータ可読記憶媒体に記憶され、又は、有形に実装された１つ以上の実行可能命令のセットを含む。ソフトウェアは、１つ以上のプロセッサによって実行された場合に、１つ以上のプロセッサを操作して、上述した技術の１つ以上の態様を実行する命令及び特定のデータを含むことができる。非一時的なコンピュータ可読記憶媒体は、例えば、磁気若しくは光ディスクストレージデバイス、フラッシュメモリ、キャッシュ、ランダムアクセスメモリ（ＲＡＭ）、又は、他の不揮発性メモリデバイス等のソリッドステート記憶デバイス等を含むことができる。非一時的なコンピュータ可読記憶媒体に記憶された実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、又は、１つ以上のプロセッサによって解釈若しくは実行可能な他の命令フォーマットであってもよい。
【００３２】
上述したものに加えて、概要説明において説明した全てのアクティビティ又は要素が必要とされているわけではなく、特定のアクティビティ又はデバイスの一部が必要とされない場合があり、１つ以上のさらなるアクティビティが実行される場合があり、１つ以上のさらなる要素が含まれる場合があることに留意されたい。さらに、アクティビティが列挙された順序は、必ずしもそれらが実行される順序ではない。また、概念は、特定の実施形態を参照して説明された。しかしながら、当業者であれば、特許請求の範囲に記載されているような本発明の範囲から逸脱することなく、様々な変更及び変形を行うことができるのを理解するであろう。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味で考慮されるべきであり、これらの変更形態の全ては、本発明の範囲内に含まれることが意図される。
【００３３】
利益、他の利点及び問題に対する解決手段を、特定の実施形態に関して上述した。しかし、利益、利点、問題に対する解決手段、及び、何かしらの利益、利点若しくは解決手段が発生又は顕在化する可能性のある機能は、何れか若しくは全ての請求項に重要な、必須の、又は、不可欠な機能と解釈されない。さらに、開示された発明は、本明細書の教示の利益を有する当業者には明らかな方法であって、異なっているが同様の方法で修正され実施され得ることから、上述した特定の実施形態は例示にすぎない。添付の特許請求の範囲に記載されている以外に本明細書に示されている構成又は設計の詳細については限定がない。したがって、上述した特定の実施形態は、変更又は修正されてもよく、かかる変更形態の全ては、開示された発明の範囲内にあると考えられることが明らかである。したがって、ここで要求される保護は、添付の特許請求の範囲に記載されている。
【図１】
2019526170.tif 000003
【図２】
2019526170.tif 000004
【図３】
2019526170.tif 000005
【図４】
2019526170.tif 000006
【図５】
2019526170.tif 000007
【手続補正書】
【提出日】平成31年4月9日(2019.4.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板の直交する第１方向及び第２方向に沿って延在し、セル境界を有する第１セルを備え、
前記第１セルは、
前記第１方向に沿って延在し、前記セル境界の第１端部を越えた特定の第１距離の位置において終端する第１金属セグメントを、金属層の第１金属トラックに含む、
集積回路構造。
【請求項２】
前記第１セルは、
前記第１方向に沿って延在し、前記第１端部の前方の少なくとも特定の第２距離の位置において終端する第２金属セグメントを、前記金属層の第２金属トラックに含む、
請求項１の集積回路構造。
【請求項３】
前記第１距離と前記第２距離とが実質的に等しい、
請求項２の集積回路構造。
【請求項４】
前記第１金属セグメントは、前記セル境界の第２端部の前方の少なくとも前記第２距離の位置において終端し、前記第２端部は前記第１端部の反対側にある、
請求項２の集積回路構造。
【請求項５】
前記第２金属セグメントは、前記セル境界の前記第２端部の前方の少なくとも前記第２距離の位置において終端する、
請求項４の集積回路構造。
【請求項６】
前記第１方向及び第２方向に沿って延在し、前記第１セルの前記セル境界の前記第１端部に隣接する第２端部を有するセル境界を含む第２セルを備え、
前記第１金属セグメントは、前記金属層の前記第２セルの第１金属トラック内に延在する、
請求項１の集積回路構造。
【請求項７】
前記第２セルは、
前記第１方向に沿って延在し、前記第２端部を越えた前記特定の第１距離の位置において終端する第２金属セグメントを、前記金属層の第２金属トラックに含み、
前記第２金属セグメントは、前記金属層の前記第１セルの第２金属トラック内に延在する、
請求項６の集積回路構造。
【請求項８】
前記第１セルの前記第１金属トラックの残りの部分は、前記金属層で金属が欠けている又は前記金属層においてスタブ配線を含む、
請求項６の集積回路構造。
【請求項９】
標準セルライブラリを使用して集積回路構造を製造するコンピュータ実行方法であって、
前記標準セルライブラリから第１セルを選択することであって、前記第１セルは、直交する第１方向及び第２方向に沿って延在するセル境界を有し、第１金属セグメントを金属層の第１金属トラックに備え、前記第１金属セグメントは、第１方向に沿って延在し、前記セル境界の第１端部を越えた特定の第１距離の位置において終端する、ことと、
前記第１セルを、前記集積回路構造用の物理レイアウトの第１位置に配置することと、を含む、
方法。
【請求項１０】
前記第１セルは、
前記第１方向に沿って延在し、前記第１端部の前方の特定の第２距離の位置において終端する第２金属セグメントを、前記金属層の第２金属トラックに含む、
請求項９の方法。
【請求項１１】
前記第１金属セグメントは、前記セル境界の第２端部の前方の前記第２距離の位置において終端し、前記第２端部は前記第１端部の反対側にある、
請求項１０の方法。
【請求項１２】
前記第２金属セグメントは、前記セル境界の前記第２端部の前方の前記第２距離の位置において終端する、
請求項１１の方法。
【請求項１３】
前記標準セルライブラリから第２セルを選択することと、
前記第２セルのセル境界の第２端部が、前記第１セルの前記セル境界の前記第１端部に隣接するように、前記第２セルを前記物理レイアウトの第２位置に配置することと、を含み、
前記第１金属セグメントは、前記金属層の前記第２セルの第１金属トラック内に延在する、
請求項９の方法。
【請求項１４】
前記第１方向に沿って延在し、前記第２端部を越えた前記特定の第１距離の位置において終端する第２金属セグメントを、前記金属層の第２金属トラックに含み、
前記第２セルを前記第２位置に配置することは、前記第２金属セグメントが前記金属層の前記第１セルの第２金属トラック内に延在するように、前記第２セルを前記第２位置に配置することを含む、
請求項１３の方法。
【請求項１５】
前記第１金属トラックの残りの部分を使用して、前記金属層にスタブを配線することを含む、
請求項１３の方法。
【国際調査報告】
2019526170.tif 000008
2019526170.tif 000009