(57)【要約】  本発明は、キャリア基板上にシリコン層をエピタキシャル成長させる方法ステップ、及び、シリコンウェーハとしてのシリコン層をキャリア基板から剥離する方法ステップを含んでなる、電子部品のためのシリコンウェーハの製造方法であって、エピタキシャル成長の間に少なくとも一つのｐドーパント及び少なくとも一つのｎドーパントがシリコン層に組み込まれるように構成された方法に関する。本発明は、シリコン層へのドーパントの組込みが、シリコン層がそれぞれ１×１０１４ｃｍ−３を上回る電気的活性ｐドーピング及び電気的活性ｎドーピングを有して形成されるようにして行われることを特徴とする。
2019519094.tif 000002
【特許請求の範囲】
【請求項１】
キャリア基板（１）上にシリコン層（２）をエピタキシャル成長させる方法ステップ、及び、シリコンウェーハとしての前記シリコン層（２）を前記キャリア基板から剥離する方法ステップを含んでなる、電子部品のためのシリコンウェーハの製造方法であって、
前記エピタキシャル成長の間に少なくとも一つのｐドーパント及び少なくとも一つのｎドーパントが前記シリコン層（２）に組み込まれるように構成された方法において、
前記シリコン層（２）への前記ドーパントの組込みが、前記シリコン層（２）がそれぞれ１×１０１３ｃｍ−３を上回る電気的活性ｐドーピング及び電気的活性ｎドーピングを有して形成されるようにして行われることを特徴とする方法。
【請求項２】
前記シリコン層（２）は、当該シリコンウェーハが１Ωｃｍを上回る、好ましくは５Ωｃｍを上回る、特に２０Ωｃｍを上回る層抵抗を有するように電気的活性正味ドーピングを有するように形成されている、及び／又は、前記シリコンウェーハは、少なくとも１×１０１４ｃｍ−３、特に、１×１０１４ｃｍ−３、から１×１０１６ｃｍ−３の範囲、好ましくは、５×１０１４ｃｍ−３から１×１０１５ｃｍ−３の範囲の電気的活性正味ドーピングを有するようにして形成されることを特徴とする、請求項１に記載の方法。
【請求項３】
前記シリコン層（２）は、厚さ方向において基本的に一定の電気的活性正味ドーピングを有して形成されることを特徴とする、請求項１又は２のいずれか一項に記載の方法。
【請求項４】
前記シリコン層（２）は、それぞれ５×１０１４ｃｍ−３、好ましくは１×１０１５ｃｍ−３、特に５×１０１５ｃｍ−３、を上回る前記ｐドーピング及び前記ｎドーピングの電気的活性濃度を有して形成されることを特徴とする、請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記エピタキシャルに組み込まれたシリコン層（２）は、少なくとも５０μｍ、特に、少なくとも１００μｍの厚さを有することを特徴とする、請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記シリコン層（２）をエピタキシャル成長させるために、前記ｎドーパント、前記ｐドーパント及びシリコンを含んだガスが同時にプロセスチャンバ（３）内に導入されることを特徴とする、請求項１から５のいずれか一項に記載の方法。
【請求項７】
少なくとも一つのｐドーパントによるｐドーピング及び少なくとも一つのｎドーパントによるｎドーピングを有する、電子部品を製造するためのシリコンウェーハであって、
前記ｐドーピング及び前記ｎドーピングの電気的活性濃度が、それぞれ１×１０１４ｃｍ−３を上回っていることを特徴とするシリコンウェーハ。
【請求項８】
前記シリコンウェーハは、当該シリコンウェーハが１Ωｃｍを上回る、好ましくは５Ωｃｍを上回る、特に２０Ωｃｍを上回る層抵抗を有するように電気的活性正味ドーピングを有する、及び／又は、
当該シリコンウェーハは、少なくとも５×１０１４ｃｍ−３、特に、５×１０１４ｃｍ−３から１×１０１６ｃｍ−３の範囲、好ましくは５×１０１４ｃｍ−３から５×１０１５ｃｍ−３の範囲の電気的活性正味ドーピングを有することを特徴とする、請求項７に記載のシリコンウェーハ。
【請求項９】
前記シリコンウェーハは、厚さ方向において基本的に一定の電気的活性正味ドーピングを有することを特徴とする、請求項７又は８のいずれか一項に記載のシリコンウェーハ。
【請求項１０】
前記シリコンウェーハは、厚さ方向において階段状の推移又は直線状の推移を有する電気的活性正味ドーピングを有することを特徴とする、請求項７又は８のいずれか一項に記載のシリコンウェーハ。
【請求項１１】
前記電気的活性正味ドーピングは、厚さ方向において非指数関数状の推移を有し、特に、シャイルの法則に基づく推移を有しないことを特徴とする、請求項７から１０のいずれか一項に記載のシリコンウェーハ。
【請求項１２】
前記ｐドーピング及び前記ｎドーピングの電気的活性密度は、それぞれ５×１０１４ｃｍ−３、好ましくは１×１０１５ｃｍ−３、特に５×１０１５ｃｍ−３、を上回ることを特徴とする、請求項７から１１のいずれか一項に記載のシリコンウェーハ。
【請求項１３】
当該シリコンウェーハは光起電性の太陽電池の製造のために形成され、
特に、前記シリコンウェーハは少なくとも１０×１０ｃｍ２の面積を覆い、及び／又は、前記シリコンウェーハは少なくとも３００μｓ、好ましくは５００μｓの電荷キャリア寿命を有し、及び／又は、前記シリコンウェーハは３０μｍから３００μｍの範囲、特に、５０μｍから２００μｍの範囲の厚さを有することを特徴とする、請求項７から１２のいずれか一項に記載のシリコンウェーハ。
【請求項１４】
キャリア基板を収容するためのプロセスチャンバ（３）、前記プロセスチャンバ（３）を加熱するための加熱装置（５）、及び、前記プロセスチャンバ（３）内への少なくとも一つのガス流入口（４）を有し、
少なくとも一つのｐドーパントによるｐドーピング、及び、少なくとも一つのｎドーパントによるｎドーピングにより、当該ｐドーピング及び当該ｎドーピングの電気的活性濃度が、それぞれ１×１０１３ｃｍ−３を上回り、好ましくはそれぞれ１×１０１４ｃｍ−３を上回るシリコンウェーハを製造するためのシリコン層（２）をエピタキシャル製造するための装置の使用方法。
【請求項１５】
光起電性の太陽電池を製造するための、少なくとも一つのｐドーパントによるｐドーピング及び少なくとも一つのｎドーパントによるｎドーピングにより、当該ｐドーピング及び当該ｎドーピングの電気的活性密度が、それぞれ１×１０１３ｃｍ−３を上回り、好ましくはそれぞれ１×１０１４ｃｍ−３を上回るシリコンウェーハの使用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項７のプリアンブルに記載の、電子部品を製造するためのシリコンウェーハ並びに請求項１のプリアンブルに記載のその製造方法に関する。
【背景技術】
【０００２】
大面積の電子部品、例えば大面積の発光素子又は光起電性の太陽電池には、その種のデバイスにおいて、半導体ウェーハの材料コストが製品全体のコストの大きな部分を占めるために高品質で低コストの半導体ウェーハに対する需要が存在する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１２／０８４１８７号
【特許文献２】独国特許第１０２０１５１１８０４２号明細書
【非特許文献】
【０００４】
【非特許文献１】アール．ブレンデル（Ｒ．Ｂｒｅｎｄｅｌ）著、「リビュー  オブ  レイアー  トランスファ  プロセスズ  フォー  クリスタリン  シン−フィルム  シリコン  ソーラー  セルズ（Ｒｅｖｉｅｗ  ｏｆ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ  Ｐｒｏｃｅｓｓｅｓ  ｆｏｒ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｔｈｉｎ−Ｆｉｌｍ  Ｓｉｌｉｃｏｎ  Ｓｏｌａｒ  Ｃｅｌｌｓ．）」、ジャパニーズ  ジャーナル  オブ  アプライド  フィジックス（Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ）、２００１年、４０巻、７Ｒ号、ｐ．４４３１
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、半導体ウェーハの品質を改善することである。
【課題を解決するための手段】
【０００６】
この目的は、請求項１に記載の方法、請求項７に記載のシリコンウェーハ及び請求項１４に記載のシリコン層をエピタキシャル製造するための装置の使用方法によって達成される。
【０００７】
本発明によるシリコンウェーハは、好ましくは本発明による方法によって、特にその好ましい実施形態によって、製造される。本発明による方法は、好ましくは、本発明によるシリコンウェーハを製造するために、特に、その好ましい実施形態を製造するために形成されている。
【０００８】
本発明は、上記シリコンウェーハの電気的活性正味ドーピングが、この種のウェーハの製造に際する決定的な目標数値であり、それは、従来、高い精度でプリセットすることができずあるいは、コスト集約的な方法ステップを不可欠とするものであった、との認識を基礎としている。特に、低い電気的活性正味ドーピングを有するシリコンウェーハの製造、又は、極端なケースにおいて、電気的活性正味ドーピングのないシリコンウェーハの製造は、高い精度で行うことができず、又は、コスト集約的な方法ステップを不可欠とした。
【０００９】
この場合、当該電気的活性正味ドーピングとは、当該半導体層に組み込まれたすべてのドーパント原子の当該総和を表す総ドーピングとは異なって、当該半導体材料の導電率に寄与する当該ドーパントの当該濃度を表す。この場合、当該正味ドーピングは、もはや導電率に寄与しない反対極性を有するドーパント原子（ｎドーパント及びｐドーパント）の当該相殺に基づいて、当該総ドーピングよりも常に低い。
【００１０】
従来の製造方法に際する調査及び問題分析から、シリコンウェーハのｐドーピング又はｎドーピングに係わる望ましくない副次的効果がその製造に際して生ずることが判明した。特に、処理されるべき当該出発材料中又は当該処理環境中におけるドーパントの痕跡によって、阻止することも影響を及ぼすことも困難な、当該ウェーハ中における当該ドーパントの組成がもたらされることになる。これにより、特に、低い電気的活性正味ドーピングが所望される場合、又は、極端なケースにおいて、電気的活性ドーピングなしのシリコンウェーハの製造が目的とされる場合にあって、当該シリコンウェーハの電気的活性目標ドーピングのプリセットに際して、精度の低下を甘受せざるを得ないか、若しくは、当該製造方法のうちに、特に、シリコンがシリコンウェーハに加工されるプロセスチャンバのうちに、ドーピングされる物質が含まれていることを、コスト増を結果する方法によって回避するしかなかった。
【００１１】
それゆえ、従来のシリコンウェーハ製造理論によれば、常に、もっぱら電気的活性ドーパントを当該所望の電気的活性正味ドーピング環境中に設けることが試みられた。これは、特に、上述した当該短所が、特に、個々の当該ドーパントの偏析係数の相違によって出現するために、当該公知のインゴット製造方法の場合に当てはまる。これらの短所は、特に、当該正味ドーパント濃度の望ましくない変動をもたらす。
【００１２】
これに対して、本発明による、電子部品を製造するためのシリコンウェーハは、少なくとも一つのｐドーパントによるｐドーピング及び少なくとも一つのｎドーパントによるｎドーピングを有する。
【００１３】
重要なのは、当該ｐドーピング及び当該ｎドーピングの当該電気的活性濃度が、それぞれ１×１０１３ｃｍ−３を上回っていることである。
【００１４】
したがって、本発明によるシリコンウェーハの場合には、１×１０１３ｃｍ−３を上回る電気的活性濃度による、少なくとも一つのｐドーパント及び一つのｎドーパントの比較的高い割合が形成される。相反するドーピングタイプのこれらのドーパントの使用によって当該電気的活性ドーピングの相殺が生ずるために、当該電気的活性正味ドーピングは、近似的に、当該双方の相反するドーピングの当該電気的活性密度の当該差によって与えられる。
【００１５】
したがって、これによって、少なくとも１×１０１３ｃｍ−３というベースレベルが与えられ、当該ウェーハの電気的活性正味ドーピングは、ｐドーパント濃度に対するｎドーパント濃度の当該差又はその逆の差を介して決定される。
【００１６】
これによって、大幅な利点が得られる。
【００１７】
１×１０１３ｃｍ−３というベースレベルによって、このベースレベルを著しく下回る不純物は、当該半導体層の当該導電率に何ら影響を及ぼさないか若しくは無視し得る程度の影響しか及ぼさない。したがって、当該シリコンウェーハの当該製造時におけるプロセスチャンバ内のドーピング物質の当該存在に関するかなり大きな不正確性も、それから結果する、製造された当該シリコンウェーハの当該電気的活性密度が１×１０１３ｃｍ−３というベースレベルに比較して小さい限りで、許容可能である。これにより、この種のプロセスチャンバ内の当該ガス組成の当該正確度に関する要件が著しく緩和されるとともに、それによってコスト節減が生ずる。
【００１８】
さらに、本発明により、電気的活性正味ドーピングをまったく又はほとんど有さないシリコンウェーハの当該製造が、高精度かつ低コストの方法で可能となる。つまり、少なくとも１×１０１４ｃｍ−３というドーピングレベルにおいて当該電気的活性ｐドーピング及び当該電気的活性ｎドーピングを形成し、ないし、低い電気的活性正味ドーピングを形成するために当該ｐ及びｎドーピング間の差を僅かにすることは、プロセス技術的に大幅に容易化される。これは、一方で、電気的活性ドーピングを結果する既述した当該不純物によって裏付けられている。
【００１９】
ｐドーパントの当該存在及びｎドーパントの当該存在に関して、１×１０１４ｃｍ−３を上回る電気的活性ドーピングをもたらすとともに、従来所定の値に比べて比較的大きな値が与えられるのであれば、同じく、プロセスチャンバ内の当該ドーパントの当該組成を制御技術的に一層容易に操作することが可能である。したがって、総じて、当該材料フロー、特に、プロセスチャンバへのドーピング物質の導入に際する当該ガスフローは、少なくとも１×１０１４ｃｍ−３という当該ベースレベルを達成するために比較的大きなｐドーパント及びｎドーパント濃度が選択されるために、本発明においてきわめて容易に操作することが可能である。
【００２０】
冒頭に述べた目的は、さらに、請求項１に記載の、電子部品のためのシリコンウェーハの製造方法によって達成される。本発明による方法は、キャリア基板上にシリコン層をエピタキシャル成長させる方法ステップ、及び、シリコンウェーハとしての当該シリコン層を当該キャリア基板から剥離する方法ステップを有する。当該エピタキシャル成長の間に、電気的活性ドーピングを形成するために、少なくとも一つのｐドーパント及び少なくとも一つのｎドーパントが当該シリコン層に組み込まれる。
【００２１】
重要な点は、当該シリコン層への当該ドーパントの組込みが、当該シリコン層がそれぞれ１×１０１３ｃｍ−３を上回る電気的活性ｐドーピング及び電気的活性ｎドーピングを有して形成されるようにして行われることである。
【００２２】
したがって、こうして製造されたシリコンウェーハは先述した一連の利点を有する。さらに、キャリア基板上へのシリコン層のエピタキシャル成長及び当該キャリア基板からのシリコンウェーハとしての当該シリコン層の剥離という上述した方法は、この種のシリコンウェーハの製造に特に適している。
【００２３】
シリコンウェーハの製造には、従来、シリコンブロック（“インゴット”）から鋸断法によって半導体ウェーハを製造する方法が普及している。このインゴットは、当該半導体の溶融体から結晶させられる。
【００２４】
この結晶生成は、シャイルの式に基づいて当該結晶中における当該ドーパントの不均等分布を結果する拡散プロセスに従っている。この場合、当該濃度の当該変化は元素固有であり、連続的な結晶生成プロセスにおいて、大幅なコストと労力をかけてしかそれに影響を及ぼすことはできない。したがって、ｎドーパント並びにｐドーパントに関する当該ベースドーピングレベルの引き上げは、結晶生成に際し、大幅な技術的コストと労力をかけてしか、安定した正味ドーピングに至ることはなく、むしろ、当該結晶の当該長さ全体に及ぶ著しく強度な当該ドーピングレベルの不均一性を招来する。
【００２５】
キャリア基板上にシリコン層をエピタキシャル成長させ、続いて、シリコンウェーハとしての当該シリコン層を剥離するという方法は、それ自体公知に属し、例えば、アール．ブレンデル（Ｒ．Ｂｒｅｎｄｅｌ）著、「リビュー  オブ  レイアー  トランスファ  プロセスズ  フォー  クリスタリン  シン−フィルム  シリコン  ソーラー  セルズ（Ｒｅｖｉｅｗ  ｏｆ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ  Ｐｒｏｃｅｓｓｅｓ  ｆｏｒ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｔｈｉｎ−Ｆｉｌｍ  Ｓｉｌｉｃｏｎ  Ｓｏｌａｒ  Ｃｅｌｌｓ．）」、ジャパニーズ  ジャーナル  オブ  アプライド  フィジックス（Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ）、２００１年、４０巻、７Ｒ号、ｐ．４４３１に述べられている。
【００２６】
したがって、本発明による方法は、エピタキシャル成長によるシリコンウェーハの当該公知の製造方法を、当該成長の間に少なくとも一つのｐドーパント並びに少なくとも一つのｎドーパントのいずれもが、当該シリコン層に少なくとも１×１０１３ｃｍ−３の電気的活性ｐドーピング及び少なくとも１×１０１３ｃｍ−３の電気的活性ｎドーピングが形成されるようにして供給されることによって改良するものである。
【００２７】
好ましい一実施形態において、もっと高いベースレベルの当該電気的活性ｐ及びｎドーピングが選択される場合、特に、当該シリコンウェーハが、それぞれ５×１０１４ｃｍ−３、好ましくは１×１０１５ｃｍ−３、特に５×１０１５ｃｍ−３、を上回る当該ｐドーピング及び当該ｎドーピングの電気的活性濃度を有することにより、上述した一連の当該長所は強化される。特に、当該ｐドーピング及び当該ｎドーピングの当該電気的活性濃度が１×１０１４ｃｍ−３から１×１０１６ｃｍ−３の範囲にあるのが好適である。同じく、本発明によるシリコンウェーハ製造方法をこの種のパラメータで形成するのが好適である。
【００２８】
既述したように、もっと高い精度若しくは少なくとも大幅に低いコストで、電気的活性正味ドーピングを少なくとも１×１０１４ｃｍ−３というｐドーピング及びｎドーピングのベースレベルでつくり出すことが可能である。したがって、本発明によるシリコンウェーハは、好ましくは、いわゆる高抵抗性ウェーハとして形成されている。この好適な実施形態において、当該シリコンウェーハは、当該シリコンウェーハが１Ωｃｍを上回る、好ましくは５Ωｃｍを上回る、特に２０Ωｃｍを上回る比電気抵抗を有するような電気的活性正味ドーピングを有する。この種の高抵抗性ウェーハは、明かりの下で当該導電率が、光吸収によって生じた電荷キャリアによって決定されるとともに、当該材料中に組み込まれたドーパント原子によって二次的に決定されるにすぎないような、高効率太陽電池としての使用に特に有用である。
【００２９】
別法として又はさらに加えて、当該シリコンウェーハは、好ましくは、少なくとも５×１０１４ｃｍ−３、特に、５×１０１４ｃｍ−３から１×１０１６ｃｍ−３の範囲、好ましくは、５×１０１４ｃｍ−３から５×１０１５ｃｍ−３の範囲の電気的活性正味ドーピングを有するように形成されている。当該電気的活性正味ドーピングは、当該電気的活性ｐドーピングと当該電気的活性ｎドーピングと間の当該差を表し、その際、（高い方の当該ドーピングを有する当該ドーピングタイプの）当該電気的活性正味ドーピングを決定するために、それぞれ、低い方の当該ドーピングを有する当該ドーピングタイプが高い方の当該ドーピングを有する当該ドーピングタイプから差し引かれる。
【００３０】
相応して、好適な実施形態において、上記方法は、上述した当該パラメータによってシリコンウェーハを製造するようにして形成されている。
【００３１】
電子部品の当該製造にあたって望ましいのは、正確に定められたドーピング、特に、正確に定められた電気的活性正味ドーピングを見出すことであるが、それはこれらの重要な電子的特性が、例えば、電荷キャリア移動度又は電荷キャリア再結合速度に影響を与え得るからである。
【００３２】
それゆえ、本発明によるウェーハにおける少なくとも１×１０１４ｃｍ−３という電気的活性ｐ及びｎドーピングの当該ベースレベルにより、上述したように、特に厚さ方向、すなわち、当該シリコンウェーハの表側面に対して垂直をなす方向、における当該電気的活性正味ドーピングの当該推移の正確なプリセットも可能となる。したがって、当該シリコンウェーハは、厚さ方向において基本的に一定の電気的活性正味ドーピングを有しているのが好適である。したがって、本方法は好適には、当該シリコン層が、厚さ方向において基本的に一定の電気的活性正味ドーピングを有して形成されるようにして形成されている。
【００３３】
ただし、別法として、当該電気的活性正味ドーピングを正確にプリセットし得ることにより、厚さ方向における当該電気的活性ドーピングの当該推移を的確にプリセットする可能性も切り開かれる。例えば、好適な一実施形態において、当該シリコンウェーハは、厚さ方向において階段状の推移又は直線状の推移を有する電気的活性正味ドーピングを有する。これは、光起電性の太陽電池において、当該ウェーハ表面ないしバルクにおいて電荷キャリア再結合を効果的に減少させ得る、いわゆる“裏面電界（Ｂａｃｋ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄｓ）”（ＢＳＦ）又はドリフト電界を形成するのに、特に好適である。これは、いわゆる“表面電界（Ｆｒｏｎｔ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄｓ）”（ＦＳＦ）についても同様である。
【００３４】
したがって、本発明による方法は、好ましくは、当該シリコン層がこうした推移の当該電気的活性正味ドーピングを有するようにして形成されている。
【００３５】
したがって、特に、厚さ方向において、インゴットからのシリコンウェーハ製造時の典型的な推移とは異なる、電気的活性正味ドーピングの推移を達成することが可能である。上記の典型的な指数関数状の推移、特に、シャイルの法則に基づく推移は、多くの場合、望むらくは回避されなければならない。それゆえ、本発明によるシリコンウェーハは、好適には、厚さ方向において非指数関数状の推移を有する電気的活性正味ドーピングを有し、特に、シャイルの法則に基づく推移を何ら有していない。この種のシリコンウェーハの当該形成は、特に、本発明による方法によって可能である。
【００３６】
本発明による方法において、好ましくは、当該シリコン層は、少なくとも５０μｍ、特に少なくとも１００μｍの厚さ、特に好ましくは５０μｍから３５０μｍの範囲の厚さで被着される。相応して、本発明によるシリコンウェーハは、好適には、少なくとも５０μｍ、特に少なくとも１００μｍの厚さ、特に好ましくは、５０μｍから３５０μｍの範囲の厚さを有する。
【００３７】
本発明による方法の好ましい一実施形態において、当該シリコン層をエピタキシャル成長させるために、ｎドーパント、ｐドーパント及びシリコンを含んだガスがプロセスチャンバ内に同時に導入されるのが、方法技術的に特に容易であり、したがって、低コストである。
【００３８】
方法技術的に同じく容易かつ低コストなのは、好ましい一実施形態において、少なくとも一つのドーパントを、固体ドーピング源、例えば、リンガラス又はホウ素ガラス又はリン又はホウ素を含んだセラミックスを介して、当該プロセス中に導入することである。
【００３９】
本発明によるシリコンウェーハは、特に、大面積半導体デバイス、例えば大面積発光素子、例えばＬＥＤの形成に適している。
【００４０】
好ましくは、本発明によるシリコンウェーハは光起電性の太陽電池の製造に使用されるが、それは、特に光起電性の太陽電池にあっては、当該総コストが、使用された当該半導体層の当該品質及び当該コストに大幅に左右されるとともに、特に光起電性の太陽電池の場合には、当該電気的活性正味ドーピングの正確なプリセットが望ましいからである。したがって、好適には、当該シリコンウェーハは光起電性の太陽電池を製造するために形成されており、特に、当該シリコンウェーハは少なくとも１０×１０ｃｍ２の面積を覆うために、当該シリコンウェーハの表側面及び裏側面はそれぞれ少なくとも１０×１０ｃｍ２の面積を有する。別法として又はさらに加えて、当該シリコンウェーハは少なくとも３００μｓ、好ましくは少なくとも５００μｓの電荷キャリア寿命を有し、及び／又は、当該シリコンウェーハは３０μｍから３００μｍの範囲の厚さ、特に５０μｍから２００μｍの範囲の厚さを有しているのが好適である。
【００４１】
先述したように、キャリア基板上にシリコン層をエピタキシャル成長させるための装置は既に公知に属する。したがって、冒頭に述べた当該目的はさらに、シリコン層をエピタキシャル製造するための装置の使用方法によって達成され、その際、当該装置は、キャリア基板を収容するためのプロセスチャンバ並びに当該プロセスチャンバを加熱するための加熱装置及び当該プロセスチャンバ内への少なくとも一つのガス流入口を有している。当該装置は、少なくとも一つのｐドーパントによるｐドーピング及び少なくとも一つのｎドーパントによるｎドーピングを有し、その際、当該ｐドーピング及び当該ｎドーピングの当該電気的活性密度がそれぞれ１×１０１４ｃｍ−３を上回っているシリコンウェーハを製造するために形成されている。
【００４２】
以下、その他の好ましい特徴及び実施形態を、当該実施例の当該図面を参照して説明する。
【００４３】
その際、図面は以下を示している。
【図面の簡単な説明】
【００４４】
【図１】本発明による方法の一実施例を実施するための装置の一実施例を示す図である。
【発明を実施するための形態】
【００４５】
図１は、シリコン層をエピタキシャル製造するための装置を示す。当該装置は、一つのキャリア基板を収容するための一つのプロセスチャンバ３を有している。キャリア基板１は、コンベアベルトとして形成されたコンベア装置６によって、プロセスチャンバ３内に搬入及び搬出される。そのため、プロセスチャンバ３はエアロックを有している。
【００４６】
プロセスチャンバ３は、加熱装置５によって加熱可能である。さらに、一つのガス流入口４を介して、ガス流をプロセスチャンバ３の内部に導入することが可能である。ガスは、一つのガス流出口を介して、当該プロセスチャンバから排出可能である。
【００４７】
図１に示した当該装置及びその運転は、基本的に公知の方法で行うことが可能であり、特に、国際公開第２０１２／０８４１８７号又は独国特許第１０２０１５１１８０４２号明細書の開示内容と同様にして行うことが可能である。
【００４８】
本発明による方法の一実施例において、キャリア基板１の（図１において上側の）表面が、最初に多孔質化される。キャリア基板の当該多孔質化は、それ自体公知に属しており、特に、当該キャリア基板からエピタキシャル成長させられた当該シリコン層を剥離することができる。当該キャリア基板自体も、同じく、シリコンから形成されている。
【００４９】
上記のようにして前処理された当該キャリア基板は、コンベア装置６によって、図１に示した大略中央の当該ポジションに到達するまでプロセスチャンバ３内に搬入される。続いて、シリコン層２のエピタキシャル成長が行われ、その際、プロセスチャンバ３は加熱装置５によって加熱されるとともに、ガス流入口４を介して、シリコンを含んだシランガス又はクロロシランガス、並びに、例えば、ｐドーパントとしてのホウ素を含んだジボランガス、及び、ｎドーパントとしてのリンを含んだホスフィンガスが導入される。別法として、複数のガス流入口が設けられていてもよく、特に、それぞれのガス用に一個又は複数の独立したガス流入口が設けられていてもよい。
【００５０】
シリコン層２の当該エピタキシャル成長は、それ自体として基本的に公知のプロセスパラメータを用いて行われる。重要な相違点は、ｐドーパント及びｎドーパントを含んだガスが、本実施例のシリコン層が、本実施例において１×１０１４ｃｍ−３の電気的活性ｐドーピング、及び、本実施例において６×１０１４ｃｍ−３の電気的活性ｎドーピングを有して形成されるような、高濃度で供給される点にある。
【００５１】
当該シリコン層は、したがって、５×１０１４ｃｍ−３のｎ型ドーピングという電気的活性正味ドーピングを有し、それゆえ、約１０Ωｃｍという高抵抗性シリコン層として形成されている。
【００５２】
このプロセスに使用し得る代表的なプロセスパラメータは、１０５０℃のプロセス温度、水素が５０標準リットル／分の流量、クロロシランが１標準リットル／分の流量、水素に溶解したホスフィンが０．００２標準リットル／分の流量、及び、水素に溶解したジボランが０．００１標準リットル／分の流量である。
【００５３】
続いて、シリコン層２を有したキャリア基板１は、コンベア装置６によって、プロセスチャンバ３から搬出されて、シリコン層２がキャリア基板１から剥離される。したがって、剥離されたシリコン層２は、本発明によるシリコンウェーハの一実施例に等しい。
【００５４】
当該キャリア基板は、本実施例において、辺長１０ｃｍの大略正方形の表面を有しており、そのため、こうして生じた当該シリコンウェーハも大略同じ寸法を有する。こうして生じた当該シリコンウェーハは、本実施例において、１００μｍの厚さを有している。
【００５５】
上記実施例において、ｎドーパント並びにｐドーパントの当該濃度は、当該エピタキシャル成長の間、一定に保たれたために、シリコン層２は、（図１において上側に位置する、シリコン層２の当該表側面に対して垂直をなす）厚さ方向において、一定の活性正味ドーピングを有している。
【００５６】
別法として、さらに別な一実施例において、当該エピタキシャル成長の間、当該ガス流量を変化させることができるために、シリコン層２は、厚さ方向に階段状の推移又は直線状の推移を示す電気的活性正味ドーピングを有する。この場合、好ましい推移とは、当該キャリア基板に面するシリコン層２の当該表面における１×１０１４ｃｍ−３という電気的活性正味ドーピングから出発して、キャリア基板１とは反対に面するシリコン層２の側（シリコン層２の当該表側面）における１×１０１５ｃｍ−３という電気的活性正味ドーピングに至るまでの階段状又は直線状の推移である。
【００５７】
階段状推移にあっては、低い方の当該ドーピングレベルから出発して、１０〜３０％の相対濃度変化を有する階段状推移が好適である。
【００５８】
これら三つの上述した、一定の、階段状の又は直線状の活性正味ドーピングの推移に共通している点は、インゴット製造に際して典型的な指数関数状の推移が存在しないこと、特に、シャイルの法則に基づく推移が存在しないことである。
【図１】
2019519094.tif 000003
【国際調査報告】
2019519094.tif 000004
2019519094.tif 000005
2019519094.tif 000006
2019519094.tif 000007
2019519094.tif 000008
2019519094.tif 000009
2019519094.tif 000010
2019519094.tif 000011