(57)【要約】【課題】 【解決手段】  デュアルコンバセーションゲイン読み出し回路を備えたＣＭＯＳピクセルであって、少なくとも１つの第１のフォトダイオード（ＰＤ１）と、少なくとも１つの該第１のフォトダイオード（ＰＤ１）の電荷を受け入れるための第１のキャパシタンス（ＣＦＤ）を備えたディフュージョン領域（ＦＤ）とを有しており、この場合、前記デュアルコンバセーション読み出し回路は、前記ディフュージョン領域（ＦＤ）の電荷を第１の増幅ファクタおよび第２の増幅ファクタによって読み出すために構成されており、前記ＣＭＯＳピクセルが少なくとも１つの第２のフォトダイオード（ＰＤ２）を有しており、前記ディフュージョン領域（ＦＤ）がさらに、少なくとも１つの第２のフォトダイオード（ＰＤ２）の電荷を受け入れるために構成されていて、前記デュアルコンバージョンゲイン読み出し回路は、前記ディフュージョン領域（ＦＤ）の電荷を少なくとも１つの第３の増幅ファクタおよび少なくとも１つの第４の増幅ファクタによって読み出すために構成されている。【選択図】  図２
2019523589.tif 000002
【特許請求の範囲】
【請求項１】
デュアルコンバセーションゲイン読み出し回路を備えたＣＭＯＳピクセルであって、少なくとも１つの第１のフォトダイオード（ＰＤ１）と、少なくとも１つの前記第１のフォトダイオード（ＰＤ１）の電荷を受け入れるための第１のキャパシタンス（ＣＦＤ）を備えたディフュージョン領域（ＦＤ）とを有しており、前記デュアルコンバセーションゲイン読み出し回路は、前記ディフュージョン領域（ＦＤ）の電荷を第１の増幅ファクタおよび第２の増幅ファクタによって読み出すために構成されている形式のものにおいて、
前記ＣＭＯＳピクセルが少なくとも１つの第２のフォトダイオード（ＰＤ２）を有しており、前記ディフュージョン領域（ＦＤ）がさらに、少なくとも１つの前記第２のフォトダイオード（ＰＤ２）の電荷を受け入れるために構成されていて、前記デュアルコンバージョンゲイン読み出し回路は、前記ディフュージョン領域（ＦＤ）の電荷を少なくとも１つの第３の増幅ファクタおよび少なくとも１つの第４の増幅ファクタによって読み出すために構成されていることを特徴とする、ＣＭＯＳピクセル。
【請求項２】
前記デュアルコンバージョンゲイン読み出し回路が、特にコンデンサによる第２のキャパシタンス（ＣＤＣＧ）を有しており、前記デュアルコンバージョンゲイン読み出し回路が、前記第２のキャパシタンス（ＣＤＣＧ）によって前記第２の増幅ファクタを形成するために構成されている、請求項１記載のＣＭＯＳピクセル。
【請求項３】
前記ディフュージョン領域と前記コンデンサとの間に、スイッチ、特にトランジスタ（ＴＤＣＧ）が配置されている、請求項２記載のＣＭＯＳピクセル。
【請求項４】
少なくとも１つの第１のフォトダイオード（ＰＤ１）と少なくとも１つの第２のフォトダイオード（ＰＤ２）とが異なる大きさを有しており、特に少なくとも１つの前記第１のフォトダイオード（ＰＤ１）が、少なくとも１つの前記第２のフォトダイオード（ＰＤ２）よりも小さい、請求項１から３までのいずれか１項記載のＣＭＯＳピクセル。
【請求項５】
少なくとも１つの前記第１のフォトダイオード（ＰＤ１）が第１のフォトダイオードキャパシタンスを有していて、少なくとも１つの前記第２のフォトダイオード（ＰＤ２）が第２のフォトダイオードキャパシタンスを有しており、前記第１のフォトダイオードキャパシタンスが前記第２のフォトダイオードキャパシタンスよりも小さい、請求項１から４までのいずれか１項記載のＣＭＯＳピクセル。
【請求項６】
前記デュアルコンバセーションゲイン読み出し回路が、少なくとも１つの前記第１のフォトダイオード（ＰＤ１）の前記第１のフォトダイオードキャパシタンスのために設計されている、請求項５記載のＣＭＯＳピクセル。
【請求項７】
少なくとも１つの前記第１のフォトダイオード（ＰＤ１）が、前記デュアルコンバージョンゲイン読み出し回路の前記第１のフォトダイオードキャパシタンスを提供するために構成されており、前記デュアルコンバージョンゲイン読み出し回路が、少なくとも１つの前記第３の増幅ファクタを、前記第１のキャパシタンス（ＣＦＤ）によってまたは前記第１のキャパシタンス（ＣＦＤ）と前記第１のフォトダイオードキャパシタンスとによって形成し、かつ少なくとも１つの前記第４の増幅ファクタを、前記第１のキャパシタンス（ＣＦＤ）と前記第２のキャパシタンス（ＣＤＣＧ）とによってまたは前記第１のキャパシタンス（ＣＦＤ）と前記第２のキャパシタンス（ＣＤＣＧ）と前記第１のフォトダイオードキャパシタンスとによって形成するために構成されており、特に、前記第１のフォトダイオード（ＰＤ１）は、前記第１のフォトダイオードキャパシタンスおよび前記第１のキャパシタンス（ＣＦＤ）が、前記デュアルコンバージョンゲイン読み出し回路を少なくとも１つの前記第２のフォトダイオード（ＰＤ２）用に設計するために適しているように構成されている、請求項５または６記載のＣＭＯＳピクセル。
【請求項８】
少なくとも１つの第１のフォトダイオード（ＰＤ１）と前記ディフュージョン領域（ＦＤ）との間に第２のスイッチ、特にトランジスタ（ＴＸ１）が配置されている、請求項７記載のＣＭＯＳピクセル。
【請求項９】
画像センサであって、請求項１から８までのいずれか１項記載のＣＭＯＳピクセルを有する画像センサ。
【請求項１０】
カメラであって、請求項９記載の画像センサを有するカメラ。
【請求項１１】
請求項１から１０までのいずれか１項記載のＣＭＯＳピクセルを、デュアルコンバージョンゲイン回路によって読み出すための方法において、
少なくとも１つの第１のフォトダイオード（ＰＤ１）の電荷をディフュージョン領域（ＦＤ）から第１の増幅ファクタによって読み出すステップと、
少なくとも１つの前記第１のフォトダイオード（ＰＤ１）の電荷を前記ディフュージョン領域（ＦＤ）から第２の増幅ファクタによって読み出すステップと、
前記デュアルコンバージョンゲイン読み出し回路および前記第１のフォトダイオード（ＰＤ１）をリセットするステップと、
少なくとも１つの前記第２のフォトダイオード（ＰＤ２）の電荷を前記ディフュージョン領域（ＦＤ）から第３の増幅ファクタによって読み出すステップと、
少なくとも１つの前記第２のフォトダイオード（ＰＤ２）の電荷を前記ディフュージョン領域（ＦＤ）から第４の増幅ファクタによって読み出すステップと、
を有している、ＣＭＯＳピクセルを読み出すための方法。
【請求項１２】
前記第１の増幅ファクタによる読み出しステップで、読み出しのために第１のキャパシタンス（ＣＦＤ）を使用する、請求項９記載の方法。
【請求項１３】
前記第２の増幅ファクタによる読み出しステップで、読み出しのために前記第１のキャパシタンス（ＣＦＤ）および第２のキャパシタンス（ＣＤＣＧ）を使用する、請求項９または１０記載の方法。
【請求項１４】
前記第３の増幅ファクタによる読み出しステップで、読み出しのために、前記第１のキャパシタンス（ＣＦＤ）を使用するか、または前記第１のキャパシタンス（ＣＦＤ）と第１のフォトダイオードキャパシタンスとを使用する、請求項９から１１までのいずれか１項記載の方法。
【請求項１５】
前記第４の増幅ファクタによる読み出しステップで、読み出しのために、前記第１のキャパシタンス（ＣＦＤ）と前記第２のキャパシタンス（ＣＤＣＧ）とを使用するか、または前記第１のキャパシタンス（ＣＦＤ）と前記第２のキャパシタンス（ＣＤＣＧ）と前記第１のフォトダイオードキャパシタンスとを使用する、請求項９から１２までのいずれか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳピクセル、画像センサおよびカメラ、並びにＣＭＯＳピクセルを読み出すための方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ画像センサは、様々なピクセル設計で製造される。ピクセル毎に４つから６つまでのトランジスタおよび１つまたは２つのフォトダイオードを有する設計が一般的である。
【０００３】
この場合、４つのトランジスタおよび１つの“ｐｉｎｎｅｄ  Ｐｈｏｔｏｄｉｏｄｅ「埋め込みフォトダイオード」”を有する設計が公知である。“ｐｉｎｎｅｄ”とは、本明細書ではフォトダイオードがシリコンプロセスによって、フォトダイオードと金属とが接続しないように、製造される、ということを意味する。
【０００４】
さらに、５つのトランジスタと、１つの埋め込みフォトダイオードと、１つのデュアルコンバージョンゲイン読み出し回路とを有する設計が公知である。デュアルコンバージョンゲイン読み出し回路とは、ここでは、一般的には、紫外線および赤外性の波長範囲を含む光の波長範囲内の、フォトダイオードによって検出された電磁放射線を算出するために、フォトダイオードの電荷を少なくとも２つの異なる増幅ファクタによって読み出すために設計された回路のことである。
【０００５】
さらに、５つのトランジスタおよび２つの埋め込みフォトダイオードを備えた設計が公知である。
【０００６】
さらに、６つのトランジスタを備えた設計が公知である。この設計は、一般的に、グローバルシャッターを備えた画像センサを使うために用いられる。
【０００７】
ピクセル設計における挑戦は、できるだけ少ないトランジスタで間に合わせ、それにも拘わらずパフォーマンスに対する要求を満たすことができる回路を設計することである。
【０００８】
できるだけ少ないトランジスタを使用するという要求は、フォトダイオードもトランジスタも同じ担体若しくは基板上に収容されていて、トランジスタによって占められている面が大きければ大きいほど、フォトダイオードの発光効率が小さくなるということに基づいている。それに応じて、ピクセルの感光性若しくは暗感度が低下する。
【０００９】
できるだけ高いコントラストを得るために、１つより多くのフォトダイオード、一般的には２つのフォトダイオードが使用されるか、またはデュアルコンバージョンゲイン読み出し回路が使用される。
【００１０】
カラーセンサのために、４つのピクセル（例えば“Ｂａｙｅｒ−Ｍｕｓｔｅｒ「バイヤーパターン」”、つまりレッド、グリーン、ブルー、グリーン）を有するクラスタ内でトランジスタを繰り返し使用することによって（トランジスタ分割）、トランジスタの数を平均して３つに減少させることができる。
【００１１】
特許文献１から、本発明の前提部に記載したＣＭＯＳピクセルは公知である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許出願公開第２００４／０２５１３９４号明細書
【発明の概要】
【００１３】
以上のような背景から、ここでは、デュアルコンバージョンゲイン読み出し回路を備えたＣＭＯＳピクセルであって、少なくとも１つの第１のフォトダイオードと、この少なくとも１つの第１のフォトダイオードの電荷を受け入れるための第１のキャパシタンスを備えたディフュージョン領域とを有しており、この場合、デュアルコンバージョンゲイン読み出し回路は、ディフュージョン領域の電荷を第１の増幅ファクタおよび第２の増幅ファクタによって読み出すために構成されている形式のものにおいて、ＣＭＯＳピクセルが少なくとも１つの第２のフォトダイオードを有しており、ディフュージョン領域がさらに、少なくとも１つの第２のフォトダイオードの電荷を受け入れるために構成されていて、デュアルコンバージョンゲイン読み出し回路は、ディフュージョン領域の電荷を少なくとも１つの第３の増幅ファクタおよび少なくとも１つの第４の増幅ファクタによって読み出すために構成されている。
【００１４】
本発明のピクセルでは、分割ピクセル、つまり１つより多いフォトダイオード、通常は２つのフォトダイオードを有するピクセルが、デュアルコンバージョンゲイン読み出し回路と組み合わせられる。
【発明の効果】
【００１５】
本発明によるピクセルは、高いコントラスト（＞１４０ｄＢ）と良好な暗感度を有するピクセルが提供されるという利点を有している。
【００１６】
高いコントラストは、例えば、高い暗部および高い明部を有する画像を記録するときに必要である。このような画像が記録される典型的な状況は、明るい昼間にトンネル内に入るときである。
【００１７】
本発明のピクセルの実施例によれば、ＣＭＯＳピクセルのデュアルコンバージョンゲイン読み出し回路が、デュアルコンバージョンゲインキャパシタンスを有しており、この場合、デュアルコンバージョンゲイン読み出し回路が、第２の増幅ファクタをデュアルコンバージョンゲインキャパシタンスによって形成するために構成されている。
【００１８】
通常は、デュアルコンバージョンゲインキャパシタンスは、デュアルコンバージョンゲインコンデンサによって提供される。
【００１９】
ＣＭＯＳピクセルの好適な実施例では、少なくとも１つの第１のフォトダイオードと少なくとも１つの第２のフォトダイオードとは異なる大きさを有している。
【００２０】
フォトダイオードの大きさが異なっていることによって、異なる感度が得られる。２つのフォトダイオードの信号の組み合わせによって、より高いコントラストが得られる。
【００２１】
この実施例の変化例では、少なくとも１つの第１のフォトダイオードが少なくとも１つの第２のフォトダイオードよりも小さい。
【００２２】
フォトダイオードの大きさ若しくは面の差ができるだけ大きければ、コントラストはより大きくなる。
【００２３】
具体的な実施態様では、少なくとも１つの第１のフォトダイオードと少なくとも１つの第２のフォトダイオードとの間の大きさ比若しくは面比は、１：８が好適であることが分かった。
【００２４】
ピクセルの一実施例では、少なくとも１つの第１のフォトダイオードが第１のフォトダイオードキャパシタンスを有していて、少なくとも１つの第２のフォトダイオードが第２のフォトダイオードキャパシタンスを有しており、この場合、第１のフォトダイオードキャパシタンスが第２のフォトダイオードキャパシタンスよりも小さい。
【００２５】
具体的な実施態様では、第１のフォトダイオードキャパシタンスが５，０００ｅ−（電子）のキャパシタンスを有していて、第２のフォトダイオードキャパシタンスが１０，０００ｅ−（電子）のキャパシタンスを有していることが、好適であることが分かった。
【００２６】
ピクセルの一実施例では、ディフュージョン領域と第１のコンデンサとの間に、スイッチ、特にトランジスタが配置されている。
【００２７】
好適な実施例では、デュアルコンバージョンゲイン読み出し回路は、少なくとも１つの第１のフォトダイオードの第１のフォトダイオードキャパシタンスのために設計されている。
【００２８】
少なくとも１つの第１のフォトダイオードと少なくとも１つの第２のフォトダイオードとが異なる大きさ若しくは面を有していることによって、これらのフォトダイオードは異なるフォトダイオードキャパシタンスも有している。少なくとも１つの第２のフォトダイオードに対する少なくとも１つの第１のフォトダイオードの大きさ若しくは面の差が大きければ大きいほど、ピクセルのコントラストがより良好になることによって、それに応じてフォトダイオードキャパシタンスの差が大きくなる。これによって、デュアルコンバージョンゲイン読み出し回路によってフォトダイオードを読み出すために、フォトダイオードのそれぞれのフォトダイオードキャパシタンスのために設計された読み出し回路が設けられることになる。
【００２９】
デュアルコンバージョンゲイン読み出し回路を２つのフォトダイオードキャパシタンスの小さい方に設計することによって、同じデュアルコンバージョンゲイン読み出し回路を２つのフォトダイオードキャパシタンスのより大きい方のためにも使用することができる、という利点が得られる。
【００３０】
これによって、個別のピクセルのためにトランジスタの数を少なくすることができ、その結果、ピクセルのより多くの面を少なくとも１つの第１のフォトダイオードおよび少なくとも１つの第２のフォトダイオードのために設けることができる。これによって、ピクセルの暗感度が改善される。
【００３１】
ピクセルの好適な実施例では、少なくとも１つの第１のフォトダイオードが、デュアルコンバージョンゲイン読み出し回路の第１のフォトダイオードキャパシタンスを提供するために構成されており、デュアルコンバージョンゲイン読み出し回路が、少なくとも１つの第３の増幅ファクタを、第１のキャパシタンスによってまたは第１のキャパシタンスと第１のフォトダイオードキャパシタンスとによって形成し、かつ少なくとも１つの第４の増幅ファクタを、第１のキャパシタンスと第２のキャパシタンスとによってまたは第１のキャパシタンスと第２のキャパシタンスと第１のフォトダイオードキャパシタンスとによって形成するために構成されている。
【００３２】
この実施例の好適な変化例では、第１のフォトダイオードは、第１のフォトダイオードキャパシタンスおよび第１のキャパシタンスが、デュアルコンバージョンゲイン読み出し回路を少なくとも１つの第２のフォトダイオード用に設計するために適しているように構成されている。
【００３３】
大きさ比若しくは面比、および少なくとも１つの第１のフォトダイオードと少なくとも１つの第２のフォトダイオードとの間のフォトダイオードキャパシタンス比間の最大値を得るために、少なくとも１つの第１のフォトダイオードのドーピングが第１のフォトダイオードのできるだけ高い若しくは所望のフォトダイオードキャパシタンスを生ぜしめるように、少なくとも１つの第１のフォトダイオードを製造するためのシリコンプロセスが調節される。
【００３４】
この変化例は、少なくとも１つの第１のフォトダイオードのためにまた少なくとも１つの第２のフォトダイオードのために、１つの共通のデュアルコンバージョンゲイン読み出し回路だけが設けられているにも関わらず、２つのフォトダイオード若しくはフォトダイオードキャパシタンスのために最適に設計された読み出しが得られる、という利点を提供する。
【００３５】
ピクセルの一実施例では、少なくとも１つの第１のフォトダイオードとディフュージョン領域との間に第２のスイッチ、特にトランジスタが配置されている。
【００３６】
本発明の別の態様は本発明によるＣＭＯＳピクセルを読み出すための方法であって、この方法は、
少なくとも１つの第１のフォトダイオードの電荷をディフュージョン領域から第１の増幅ファクタによって読み出すステップと、
少なくとも１つの第１のフォトダイオードの電荷をディフュージョン領域から第２の増幅ファクタによって読み出すステップと、
デュアルコンバージョンゲイン読み出し回路および第１のフォトダイオードをリセットするステップと、
少なくとも１つの第２のフォトダイオードの電荷をディフュージョン領域から第３の増幅ファクタによって読み出すステップと、
少なくとも１つの第２のフォトダイオードの電荷をディフュージョン領域から第４の増幅ファクタによって読み出すステップと、
を有している。
【００３７】
本発明のこの態様は、読み出そうとするフォトダイオードキャパシタンスと、デュアルコンバージョンゲイン読み出し回路がフォトダイオードを読み出すキャパシタンスとの比から、それぞれの増幅ファクタが得られる、という認識からもたらされる。
【００３８】
それに応じて、デュアルコンバージョンゲイン読み出し回路が１つの同じキャパシタンス若しくは複数の同じキャパシタンスを使用し、これに対して読み出そうとするフォトダイオードが別のフォトダイオードキャパシタンスを有していても、別の増幅ファクタが得られる。
【００３９】
この方法の一実施例では、第２の増幅ファクタによる読み出しステップで、読み出しのために第１のキャパシタンスおよび第２のキャパシタンスが使用される。
【００４０】
この実施例は、第１のフォトダイオードを読み出すために、デュアルコンバージョンゲイン回路の第２のキャパシタンスを加えることによって第２の増幅ファクタを提供する。
【００４１】
この方法の一実施例では、第３の増幅ファクタによる読み出しステップで、読み出しのために、第１のキャパシタンスを使用するか、または第１のキャパシタンスと第１のフォトダイオードキャパシタンスとを使用する。
【００４２】
この方法の別の実施例では、第４の増幅ファクタによる読み出しステップで、読み出しのために、第１のキャパシタンスと第２のキャパシタンスとを使用するか、または第１のキャパシタンスと第２のキャパシタンスと第１のフォトダイオードキャパシタンスとを使用する。
【００４３】
少なくとも１つの第２のフォトダイオードが、少なくとも１つの第１のフォトダイオードのために設計されたデュアルコンバージョンゲイン読み出し回路で読み出されると、特に強い増幅ファクタが得られる。それとともに、特に光度の弱い物体もピクセルを介して検出され得る。
【００４４】
少なくとも１つの第１のフォトダイオードのフォトダイオードキャパシタンスを加えることによって、読み出し回路は、少なくとも１つの第１のフォトダイオードのために設計されたデュアルコンバージョンゲイン読み出し回路が少なくとも１つの第２のフォトダイオードのために設計されるように、同調がずらされる。この実施例は、少なくとも１つの第２のフォトダイオードのフォトダイオードキャパシタンスとデュアルコンバージョンゲイン読み出し回路との間の、第２のフォトダイオードを読み出すために最適である比を得るために、少なくとも１つの第１のフォトダイオードがそのフォトダイオードキャパシタンスをデュアルコンバージョンゲイン読み出し回路に提供することができる、という認識に基づいている。
【００４５】
この場合、少なくとも１つの第１のフォトダイオードのフォトダイオードキャパシタンスが、デュアルコンバージョンゲイン読み出し回路と協働して、少なくとも１つの第２のフォトダイオードキャパシタンスを読み出すために最適であるキャパシタンスが読み出し回路側に発生するように、選定されていれば、特に良好な結果が得られる。
【図面の簡単な説明】
【００４６】
【図１】従来技術による、デュアルコンバージョンゲイン読み出し回路なしの４つのトランジスタを備えたＣＭＯＳピクセルを示す図である。
【図２】本発明による、デュアルコンバージョンゲイン読み出し回路を有するＣＭＯＳピクセルを示す図である。
【図３】本発明による、ＣＭＯＳピクセルを読み出すための方法のフローチャートである。
【発明を実施するための形態】
【００４７】
本発明の実施例が、図面を用いて以下に示されかつ説明されている。
【００４８】
図１は、従来技術による、４つのトランジスタを備えたＣＭＯＳピクセルを示す。ＣＭＯＳピクセルは、フォトダイオードＰＤと、所属のキャパシタンスＣＦＤを備えたディフュージョン領域ＦＤとを有している。ディフュージョン領域ＦＤとフォトダイオードＰＤとの間に、トランジスタがトランスファゲートＴＸとして配置されている。トランスファゲートＴＸを介して、フォトダイオードＰＤの電荷が読み出しのためにディフュージョン領域ＦＤに伝送される。ピクセルをリセットするために、ディフュージョン領域ＦＤとピクセルの電圧供給部ＶＡＡ＿ＰＩＸとの間にトランジスタがリセットトランジスタ（Ｒｅｓｅｔ  Ｔｒａｎｓｉｓｔｏｒ）ＴＲとして配置されている。電圧供給部ＶＡＡ＿ＰＩＸとアースとの間に、２つのトランジスタが、増幅のためのソースフォロワトランジスタＴＳＦとして、および例えばＣＭＯＳピクセルより成るＣＭＯＳ画像センサのローリングシャッター作動中に読み出されたピクセル行を選択するための行選択トランジスタＴＲＳとして、配置されている。
【００４９】
電圧点ＶＯＵＴを介して、ピクセルを介して検出された電磁放射線、一般的に紫外線から赤外線範囲までの光が、電圧値によって表された値として読み出され得る。
【００５０】
次いで、このようにして検出された電磁放射線は後処理装置に供給される。後処理装置は、一般的にデジタル化回路、および画像情報を提供するための後続の処理装置である。
【００５１】
図２は、本発明による、デュアルコンバージョンゲイン読み出し回路を備えたＣＭＯＳピクセルを示す。同じまたは同じ作用を有する構成要素には同じまたは類似の符号がつけられている。図示のピクセルは、第１のフォトダイオードＰＤ１および第２のフォトダイオードＰＤ２を有している。２つのフォトダイオードＰＤ１，ＰＤ２は、共通のディフュージョン領域ＦＤに対応配設されている。各フォトダイオードＰＤ１，ＰＤ２に、それぞれ１つのトランスファゲートトランジスタＴＸ１，ＴＸ２が対応配設されている。トランスファゲートトランジスタＴＸ１，ＴＸ２を介して、フォトダイオードＰＤ１，ＰＤ２若しくはフォトダイオードキャパシタンスがディフュージョン領域ＦＤに接続可能である。
【００５２】
図２には示されていないが、ディフュージョン領域ＦＤのキャパシタンスＣＦＤが設けられている。
【００５３】
図１で既に記載された構成要素の他に、図示のピクセルは、少なくとも１つの第１の増幅ファクタと第２の増幅ファクタとを形成するデュアルコンバージョンゲイン読み出し回路を有している。デュアルコンバージョンゲイン読み出し回路は、デュアルコンバージョンゲイントランジスタＴＤＣＧとしてのトランジスタより成っており、このデュアルコンバージョンゲイントランジスタＴＤＣＧは、ディフュージョン領域ＦＤと、同様にデュアルコンバージョンゲイン読み出し回路に対応配設されたキャパシタンスＣＤＣＧとの間に配置されている。デュアルコンバージョンゲインキャパシタンスＣＤＣＧは、図示のＣＭＯＳピクセル内で、デュアルコンバージョンゲイントランジスタＴＤＣＧとアースとの間に配置されたコンデンサとして提供される。
【００５４】
図２には示されていないが、デュアルコンバージョンゲイン読み出し回路および２つのフォトダイオードＰＤ１，ＰＤ２の、上下に重ねて設計されたキャパシタンスは、本発明によるＣＭＯＳピクセルの図示の実施例に属している。
【００５５】
一実施例によれば、第１のフォトダイオードＰＤ１の大きさ若しくは面は、第２のフォトダイオードＰＤ２の大きさ若しくは面よりも１：８の割合で小さい。それに応じて、第１のフォトダイオードＰＤ１は、より小さいフォトダイオードキャパシタンスを有している。フォトダイオードＰＤ１，ＰＤ２を製造するためのシリコンプロセスを相応に適合させることによって、第１のフォトダイオードＰＤ１のフォトダイオードキャパシタンスが５，０００ｅ−（電子）となり、第２のフォトダイオードＰＤ２のフォトダイオードキャパシタンスが１０，０００ｅ−となる、つまりフォトダイオードキャパシタンスの比は１：２となることが達成され得る。デュアルコンバージョンゲイン読み出し回路は、第１のフォトダイオードＰＤ１のフォトダイオードキャパシタンスのために設計されていて、第１のフォトダイオードＰＤ１の電荷を読み出すために、強い増幅ファクタ（“ｈｉｇｈ  Ｃｏｎｖｅｒｓａｔｉｏｎ  Ｇａｉｎ「ハイコンバセーションゲイン」”）と弱い増幅ファクタ（“ｌｏｗ  Ｃｏｎｖｅｒｓａｔｉｏｎ  Ｇａｉｎ「ローコンバセーションゲイン」”）とを提供する。
【００５６】
デュアルコンバセーションゲイン読み出し回路は第１のフォトダイオードのために設計されているので、第２のフォトダイオードの読み出しのための増幅ファクタは必ずしも最適ではない。
【００５７】
本発明は、第２のフォトダイオードＰＤ２を読み出すために、第１のフォトダイオードＰＤ１の最適化されたフォトダイオードキャパシタンスがデュアルコンバージョンゲイン読み出し回路によって利用され得ることに基づいている。
【００５８】
このために、第１のフォトダイオードＰＤ１の読み出し後に、フォトダイオードＰＤ１がリセットトランジスタＴＲを介してリセットされる。もちろん、第２のフォトダイオードＰＤ２の読み出しのために、第１のフォトダイオードのトランスファゲートＴＸ１は閉鎖されない、つまり非導電性に設定されず、さらに開放維持される、つまり導電性に設定される。
【００５９】
これは特に、フォトダイオードの露光時間の比較時に読み出し過程が非常に短時間中断し、従って第１のフォトダイオードＰＤ１の露光が第２のフォトダイオードＰＤ２の読み出し中に負に低下するか若しくは低下したものが有効とされることはないので、可能である。これは、第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２との間の最大化された大きさの差によっても促進される。
【００６０】
図示の実施例のＣＭＯＳピクセルによって、第１のフォトダイオードＰＤ１のフォトダイオードキャパシタンスにより第２のフォトダイオードＰＤ２を読み出すためにデュアルコンバージョンゲイン読み出し回路をファクタ２だけ同調をずらすことができ、これによって、デュアルコンバージョンゲイン読み出し回路を第２のフォトダイオードＰＤ２のために設計することができる。
【００６１】
前記値比若しくは面比およびキャパシタンス比は、本発明によるＣＭＯＳピクセルの可能な実施例である。使用分野に応じて、別の値比若しくは面比およびキャパシタンス比も可能である。
【００６２】
さらに、第１のフォトダイオードＰＤ１のフォトダイオードキャパシタンスが第２のフォトダイオードＰＤ２を読み取る際に考慮されないことも可能であり、場合によって望まれてもいる。次いで、第１のフォトダイオードＰＤ１上に配置されたデュアルコンバージョンゲイン読み出し回路が、第２のフォトダイオードＰＤ２を読み出すために利用される。これによって、超低および超高コンバージョンゲインと呼ばれる極端な増幅ファクタが生じる。
【００６３】
図３は、本発明によるＣＭＯＳピクセルを読み出すための方法のフローチャートを示す。
【００６４】
ステップ３０１で、第１の増幅ファクタを有する第１のフォトダイオードＰＤ１が読み出される。このために、図２に関連して、リセットトランジスタＴＲ、デュアルコンバージョンゲイントランジスタＴＤＣＧ並びに、第２のフォトダイオードのトランスファゲートトランジスタＴＸ２が閉鎖されていてよい。第１のフォトダイオードのトランスファゲートトランジスタＴＸ１はそれに応じて開放されている。
【００６５】
ステップ３０２で、第２の増幅ファクタを有する第１のフォトダイオードＰＤ１が読み出される。このために、図２に関連して、リセットトランジスタＴＲ並びに第２のフォトダイオードのトランスファゲートトランジスタＴＸ２が閉鎖されていてよい。第１のフォトダイオードのトランスファゲートトランジスタＴＸ１およびデュアルコンバージョンゲイントランジスタＴＤＣＧはそれに応じて開放されている。
【００６６】
ステップ３０３で、第１のフォトダイオードＰＤ１およびデュアルコンバージョンゲイン読み出し回路がリセットされる。このために、リセットトランジスタＴＲ、デュアルコンバージョンゲイントランジスタＴＤＣＧ、並びに第１のフォトダイオードＰＤ１のトランスファゲイントランジスタＴＸ１が開放される。第２のフォトダイオードＰＤ２のトランスファゲートトランジスタＴＸ２は閉鎖されている。
【００６７】
ステップ３０４で、第３の増幅ファクタを有する第２のフォトダイオードＰＤ２が読み出される。このために、図２に関連して、リセットトランジスタＴＲ、デュアルコンバージョンゲイントランジスタＴＤＣＧは閉鎖されていてよい。第１および第２のフォトダイオードＰＤ１，ＰＤ２のトランスファゲートトランジスタＴＸ１，ＴＸ２は相応に開放されている。これによって、第２のフォトダイオードＰＤ２を読み出すための強い増幅ファクタ（ｈｉｇｈ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ「ハイコンバージョンゲイン」）が得られる。選択的に、第１のフォトダイオードＰＤ１のトランスファゲートトランジスタＴＸ１も閉鎖されていてよい。これによって、極端に強い増幅ファクタ（ｕｌｔｒａ  ｈｉｇｈ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ「ウルトラハイコンバージョンゲイン」）が得られる。
【００６８】
ステップ３０５で、第４の増幅ファクタを有する第２のフォトダイオードＰＤ２が読み出される。このために、図２に関連してリセットトランジスタは閉鎖されていてよい。第１のフォトダイオードのトランスファゲートトランジスタＴＸ１および第２のフォトダイオードのトランスファゲートトランジスタＴＸ２並びにデュアルコンバージョンゲイントランジスタＴＤＣＧは、それに応じて開放されている。これによって、第２のフォトダイオードＰＤ２を読み出すための極端に弱い増幅ファクタ（ｕｌｔｒａ  ｌｏｗ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ「ウルトラローコンバージョンゲイン」）が得られる。選択的に、第１のフォトダイオードＰＤ１のトランスファゲートトランジスタＴＸ１も閉鎖されていてよい。これによって、弱い増幅ファクタ（ｌｏｗ  Ｃｏｎｖｅｒｓｉｏｎ  Ｇａｉｎ「ローコンバージョンゲイン」）が得られる。
【符号の説明】
【００６９】
３０１，３０２，３０３，３０４，３０５  ステップ
ＣＤＣＧ  デュアルコンバージョンゲインキャパシタンス、第２のキャパシタンス
ＣＦＤ  キャパシタンス
ＦＤ  ディフュージョン領域
ＰＤ  フォトダイオード
ＰＤ１  第１のフォトダイオード
ＰＤ２  第２のフォトダイオード
ＴＤＣＧ  デュアルコンバージョンゲイントランジスタ
ＴＲ  リセットトランジスタ
ＴＲＳ  行選択トランジスタ
ＴＳＦ  ソースフォロワトランジスタ
ＴＸ，ＴＸ１，ＴＸ２  トランスファゲート、トランスファゲートトランジスタ
ＶＡＡ＿ＰＩＸ  ピクセルの電圧供給部
ＶＯＵＴ  電圧点
【図１】
2019523589.tif 000003
【図２】
2019523589.tif 000004
【図３】
2019523589.tif 000005
【国際調査報告】
2019523589.tif 000006
2019523589.tif 000007
2019523589.tif 000008
2019523589.tif 000009