(57)【要約】  リソグラフィマスクを製造するためのアプローチが説明される。実施例において、半導体回路をパターン形成するためのリソグラフィマスクは、基板を含む。インダイ領域は、基板上に配置される。インダイ領域は、基板と直接接触するパターン形成されたシフタ材料を含む。パターン形成されたシフタ材料は、側壁を有するフィーチャを含む。フレーム領域は基板上に配置され、インダイ領域を包囲する。フレーム領域は、基板と直接接触する吸収体層を含む。
2019510253.tif 000002
【特許請求の範囲】
【請求項１】
半導体回路をパターン形成するためのリソグラフィマスクであって、前記リソグラフィマスクは、
基板と、
前記基板上に配置され、前記基板と直接接触するパターン形成されたシフタ材料を有するインダイ領域であって、前記パターン形成されたシフタ材料は、側壁を有するフィーチャを含む、インダイ領域と、
前記基板上に配置され、前記インダイ領域を包囲し、前記基板と直接接触する吸収体層を有するフレーム領域と
を備えるリソグラフィマスク。
【請求項２】
前記基板上に配置され、前記インダイ領域及び前記フレーム領域の隣接部分を有するダイフレームインターフェース領域をさらに備え、前記ダイフレームインターフェース領域は、下層上に配置される上層を有し、前記上層は、前記フレーム領域の前記吸収体層と同じ材料を含み、前記下層は、前記インダイ領域の前記パターン形成されたシフタ材料の層と同じ材料を含む、
請求項１に記載のリソグラフィマスク。
【請求項３】
前記基板は、前記パターン形成されたシフタ層の前記フィーチャ間の位置にリセスされる、
請求項１又は２に記載のリソグラフィマスク。
【請求項４】
前記パターン形成されたシフタ材料の前記フィーチャの前記側壁は、その上に側壁材料を有し、前記側壁材料は、前記吸収体層と同じ材料を含む、
請求項１から３のいずれか一項に記載のリソグラフィマスク。
【請求項５】
前記基板は、石英である、
請求項１から４のいずれか一項に記載のリソグラフィマスク。
【請求項６】
前記吸収体層は、クロムである、
請求項１から５のいずれか一項に記載のリソグラフィマスク。
【請求項７】
前記パターン形成されたシフタ層の前記フィーチャの最上面は、前記ダイフレームインターフェース領域のフィーチャの最上面と異なり、かつ前記フレーム領域の前記フィーチャの最上面と異なる高さを有し、前記ダイフレームインターフェース領域の前記フィーチャの前記最上面の前記高さは、前記フレーム領域の前記フィーチャの前記最上面の前記高さと異なる、
請求項２に記載のリソグラフィマスク。
【請求項８】
シフタ層は、ＭｏＳｉ、ＳｉＮ、ＳｉＯＮ、ＭｏＳｉＮ及びＭｏＳｉＯＮから成る群から選択される材料を含む、
請求項１から７のいずれか一項に記載のリソグラフィマスク。
【請求項９】
フォトマスクを製造する方法であって、
基板上にシフタ層を形成する段階と、
前記シフタ層上に第１のパターン形成されたレジスト層を形成する段階と、
前記レジスト層により露出される前記シフタ層の領域を除去することによりパターン形成されたシフタ層を形成する段階であって、前記パターン形成されたシフタ層は、側壁を有するフィーチャを含む、段階と、
前記パターン形成されたシフタ層上と、前記基板上とに吸収体層を形成する段階と、
前記基板上に直接第１の部分と、前記パターン形成されたシフタ層の部分上に第２の部分とを有するパターン形成された吸収体層を形成すべく前記吸収体層をパターン形成する段階と
を備える方法。
【請求項１０】
前記シフタ層の前記フィーチャの前記側壁は、傾斜がつけられている、
請求項９に記載の方法。
【請求項１１】
前記吸収体層をパターン形成する段階は、前記吸収体層をエッチングする段階を有し、前記エッチングする段階は、前記パターン形成されたシフタ層の前記フィーチャの前記側壁に隣接する吸収体材料の側壁スペーサを残す、
請求項９又は１０に記載の方法。
【請求項１２】
前記吸収体材料の前記側壁スペーサを除去する段階をさらに備える、
請求項１１に記載の方法。
【請求項１３】
前記吸収体材料の前記側壁スペーサを除去する段階の間に前記基板をリセスする段階をさらに備える、
請求項１２に記載の方法。
【請求項１４】
前記基板上に前記シフタ層を形成する段階は、石英基板上に前記シフタ層を形成する段階を有する、
請求項９から１３のいずれか一項に記載の方法。
【請求項１５】
フォトマスクを製造する方法であって、
基板上にシフタ層を形成する段階と、
前記シフタ層上にハードマスク層を形成する段階と、
前記ハードマスク層上に第１のパターン形成されたレジスト層を形成する段階と、
前記レジスト層により露出される前記ハードマスク層の領域を除去することによりパターン形成されたハードマスク層を形成する段階と、
前記ハードマスク層により露出される前記シフタ層の領域を除去することによりパターン形成されたシフタ層を形成する段階と、
前記パターン形成されたハードマスク層を除去する段階と、
前記ハードマスク層を除去する段階に続いて、前記パターン形成されたシフタ層上と、前記基板上とに吸収体層を形成する段階と、
前記基板上に直接第１の部分と、前記パターン形成されたシフタ層の部分上に第２の部分とを有するパターン形成された吸収体層を形成すべく前記吸収体層をパターン形成する段階と
を備える方法。
【請求項１６】
前記シフタ層のフィーチャの側壁は、傾斜がつけられている、
請求項１５に記載の方法。
【請求項１７】
前記吸収体層を除去する段階は、前記吸収体層をエッチングする段階を有し、前記エッチングする段階は、前記シフタ層のフィーチャの側壁に隣接する吸収体材料の側壁スペーサを残す、
請求項１５又は１６に記載の方法。
【請求項１８】
前記吸収体材料の前記側壁スペーサを除去する段階をさらに備える、
請求項１７に記載の方法。
【請求項１９】
前記吸収体材料の前記側壁スペーサを除去する段階の間に前記基板をリセスする段階をさらに有する、
請求項１８に記載の方法。
【請求項２０】
前記基板上に前記シフタ層を形成する段階は、石英基板上に前記シフタ層を形成する段階を備える、
請求項１５から１９のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、集積回路の製造分野において、特に、高分解能及び信頼できるフォトマスク又はレチクルの製造に対するアプローチに関する。
【背景技術】
【０００２】
過去数十年にわたり、集積回路におけるフィーチャのスケーリングは、成長を続ける半導体産業を後押しする原動力であった。ますます微細なフィーチャへとスケーリングすることは、半導体チップの限られた面積で機能ユニットの密度の増大を可能にする。例えば、トランジスタサイズを縮小することは、より多くの数のメモリデバイスをチップ上に組み込むことを可能にするので、容量の増大した製品の製造につながる。しかしながら、これまで以上の容量を目指すには、問題がないわけではない。スケーリングにより課される非常に密な空間要件を満たすべく、革新的なフォトリソグラフィ技術に大きく依存することがますます重要になってきている。
【０００３】
フォトリソグラフィは、フォトレジスト層にパターンを形成するための製造プロセスにおいて通常使用される。フォトリソグラフィプロセスにおいて、フォトレジスト層は、エッチングされるべく下地層上に堆積される。典型的には、下地層は、半導体層であるが、任意のタイプのハードマスク又は絶縁材料でもよい。次に、フォトレジスト層は、フォトマスク又はレチクルを介して放射線に選択的にさらされる。次に、フォトレジストは現像され、「ポジ型」フォトレジストの場合には、放射線にさらされたフォトレジストのそれらの部分が除去される。
【０００４】
ウェハをパターン形成するために使用されるフォトマスク又はレチクルは、一般に「ステッパ」として知られるフォトリソグラフィ露光ツール内に設置される。ステッパ機において、フォトマスク又はレチクルは、放射線源とウェハとの間に設置される。フォトマスク又はレチクルは、石英基板上に設置されるパターン形成されたクロム（吸収体層）から通常形成される。放射線は、クロムがない位置のフォトマスク又はレチクルの石英部を介して実質的な減衰なく通過する。対照的に、放射線は、マスクのクロム部分を通過しない。マスクに入射する放射線は、石英部分を完全に通過するか、又はクロム部分により完全に遮蔽されるかなので、このタイプのマスクは、バイナリマスクと呼ばれる。放射線がマスクを選択的に通過した後、マスク上のパターンは、一連のレンズを介してフォトレジストにマスクの画像を投影することによりフォトレジストに転写される。
【０００５】
フォトマスク又はレチクル上のフィーチャ同士が、だんだん近くなるにつれて、回折効果は、マスク上のフィーチャのサイズが光源の波長と同等である場合に効き始める。回折は、フォトレジストの上へ投影される画像をにじませ、分解能が不十分になる。
【０００６】
回折パターンがフォトレジストの所望のパターン形成と干渉するのを防止する１つの最新技術の方法は、シフタとして知られている透明層で、フォトマスク又はレチクルの選択された開口部を被覆することである。シフタは、露光線セットの１つを、隣接する別のセットで位相をずらしてシフトさせ、回折による干渉パターンを無効にする。このアプローチは、位相シフトマスク（ＰＳＭ）アプローチと呼ばれる。それにもかかわらず、マスク製作時に欠陥を低減しスループットを増大する代替的なマスク製造スキームは、リソグラフィプロセス開発の重要なフォーカス領域である。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態によるリソグラフィマスク構造の断面図を示す。
【０００８】
図２Ａ−図２Ｅは、本発明の実施形態によるフォトマスクを製造する方法における様々な工程を表す断面図を示す。
【０００９】
【図２Ａ】基板上に配置されたシフタ層上に形成されたレジストパターンを示す。
【００１０】
【図２Ｂ】パターン形成されたシフタ層を形成すべく、レジストパターンをシフタ層に転写するために使用されるエッチングプロセス後の図２Ａの構造を示し、レジスト除去が続く。
【００１１】
【図２Ｃ】パターン形成されたシフタ層上及び基板上の吸収体層の形成後の図２Ｂの構造を示す。
【００１２】
【図２Ｄ】吸収体層上のレジストパターンの形成後の図２Ｃの構造を示す。
【００１３】
【図２Ｅ】他の領域にあらかじめパターン形成されたシフタ層を露出している間に、一部の領域にパターン形成された吸収体層を形成するために使用されるエッチングプロセス後の図２Ｄの構造を示し、レジスト除去が続く。
【００１４】
図３Ａ−図３Ｅは、本発明の実施形態によるフォトマスクを製造する方法の様々な工程を表す断面図を示す。
【００１５】
【図３Ａ】基板上に形成されたシフタ層の上方のハードマスクを含むデュアルスタック上に形成されたレジストパターンを示す。
【００１６】
【図３Ｂ】（ｉ）レジストパターンをハードマスク層に転写するために使用されるエッチングプロセス、及び（ｉｉ）レジスト除去後の図３Ａの構造を示す。
【００１７】
【図３Ｃ】（ｉ）パターン形成されたシフタ層を形成すべく、ハードマスクパターンをシフタ層に転写するために使用されるエッチングプロセス、及び（ｉｉ）ハードマスク層の除去後の図３Ｂの構造を示す。
【００１８】
【図３Ｄ】パターン形成されたシフタ層上及び基板上の吸収体層の形成後の図３Ｃの構造を示す。
【００１９】
【図３Ｅ】吸収体層上のレジストパターンの形成後の図３Ｄの構造を示す。
【００２０】
【図３Ｆ】（ｉ）一部の領域に吸収体層をパターン形成し、他の領域にあらかじめパターン形成されたシフタ層を露出するために使用されるエッチングプロセス、及び（ｉｉ）レジスト除去後の図３Ｅの構造を示す。
【００２１】
図４Ａ−図４Ｃは、本発明の様々な実施形態を表す断面図を示す。
【００２２】
【図４Ａ】図２Ｅの構造を示し、吸収体層のエッチングにより、シフタ層のフィーチャの側壁に隣接して吸収体材料の側壁スペーサを残す。
【００２３】
【図４Ｂ】図４Ａのダイ及びダイフレームインターフェース領域の部分の拡大図を示し、吸収体材料の側壁スペーサは、パターン形成されたシフタフィーチャの側壁に隣接して形成される。
【００２４】
【図４Ｃ】図４Ｂからのスペーサ除去の結果として基板に形成されたリセスの断面図を示す。
【００２５】
図５Ａ−図５Ｃは、本発明の実施形態によるフォトマスクを製造する方法の様々な工程を表す断面図を示す。
【００２６】
【図５Ａ】パターン形成されたシフタ層上及び基板上の吸収体層の形成後の図２Ｂの構造を示し、インダイ領域上のシフタの最上面は、フレーム領域のシフタの最上面と同一平面である。
【００２７】
【図５Ｂ】吸収体層上のレジストパターンの形成後の図５Ａの構造を示す。
【００２８】
【図５Ｃ】（ｉ）一部の領域に吸収体層をパターン形成するために使用され、他の領域にあらかじめパターン形成されたシフタ層を露出するために使用されるエッチングプロセス、及び（ｉｉ）レジスト除去後の図５Ｂの構造を示す。
【００２９】
【図６】従来のフォトマスクの断面図を示す。
【００３０】
【図７】本発明の実施形態によるトランジスタ及び関連したメモリ素子の概略を示し、それらの各々がフォトマスク又はレチクルを使用して製造され得る。
【００３１】
【図８】本発明の実施形態による電子システムのブロック図を示す。
【００３２】
【図９】本発明の１つの実施形態による、コンピューティングデバイスを示す。
【００３３】
【図１０】本発明の１又は複数の実施形態を含むインターポーザを示す。
【発明を実施するための形態】
【００３４】
リソグラフィマスクを製造するためのアプローチが説明される。以下の説明では、本発明の実施形態の十分な理解を提供するために、例えば、新規な構造上のスキーム及び詳細な製造方法などの多数の具体的な詳細が述べられる。本発明の実施形態は、これらの具体的な詳細がなくても実施され得ることは当業者には明らかであろう。他の例では、位相シフトマスク工程の詳細などの周知のフィーチャは、本発明の実施形態を不必要に不明瞭にしないために、詳細には説明されない。さらには、図に示される様々な実施形態は、例示的な表示であって、必ずしも縮尺通りに描写されるものではないことを理解されたい。
【００３５】
本発明の１又は複数の実施形態は、リソグラフィマスクと、結果として生じるリソグラフィマスクとを製造するための方法に向けられる。
【００３６】
背景を提供するとしたら、半導体産業により規定される積極的なデバイススケーリング目標を達成するための要件は、より小さいフィーチャを高忠実度でパターン形成するリソグラフィマスクの能力を拠り所にしている。しかしながら、フィーチャをますます小さくパターン形成するアプローチは、マスク製造のために大変な課題を提起する。ただし、今日広く使用されているリソグラフィマスクは、フィーチャをパターン形成する位相シフトマスク（ＰＳＭ）技術の概念を当てにする。しかしながら、ますます小さくパターンを作成しつつ欠陥を減少することで、マスク製造時の最も大きい障害のうちの１つは残る。位相シフトマスクの使用は、複数の不利な点があり得る。第１に、位相シフトマスクの設計は、相当なリソースを必要とする比較的複雑な手順である。第２に、位相シフトマスクの特性のせいで、欠陥が位相シフトマスクに存在するかどうかを調べることが困難である。位相シフトマスクのそのような欠陥は、マスクそれ自体を製作すべく使用されている現在の統合スキームから生じる。従来の位相シフトマスクは、厚い光吸収材料をパターン形成し、次に位相シフト化において助力する二次層にパターンを転写すべく面倒で多少欠陥のありがちなアプローチを採用する。面倒なことに、吸収体層はプラズマエッチングを二度受け、その結果、ローディング効果、反応性イオンエッチングラグ、帯電及び複写可能効果（ｒｅｐｒｏｄｕｃｉｂｌｅ  ｅｆｆｅｃｔ）などのプラズマエッチングによる不要な効果がマスク製作の欠陥をもたらす。
【００３７】
位相シフトマスク（ＰＳＭ）の製造のための従来技術は、図６に示されるように、吸収体層の下方に直接配置されるシフタ層により微細なフィーチャを画定すべくエッチングに有害な吸収体層のパターン形成を使用する。図６はまた、２つの領域内にパターン形成されたシフタ層を示す。ダイ領域６１０は、２０〜１０００ｎｍに及ぶ寸法を有する限界フィーチャで基板６００上に配置されるパターン形成されたシフタ層６０２を含む。フレーム領域６２０はダイ領域を直接包囲し、１００〜２０００ｎｍに及ぶフィーチャを含み、フィーチャは、シフタ層６０２上に直接、吸収体層６０４を有するデュアル層スタックである。しかしながら、マスクとしてその上方に直接パターン形成された吸収体層を使用するシフタ層のパターン形成は、マスク製造中のプロセスエラー及び製作問題につながり得る。
【００３８】
それゆえに、欠陥のないリソグラフィマスクを製造する材料の革新及び新規な統合は、デバイススケーリングを可能にすることに高い優先度を維持する。したがって、位相シフトマスク技術の利点全体を活用すべく、（ｉ）高忠実度でシフタ層をパターン形成すること、及び（ｉｉ）製造の最終段階までの間に一度だけ吸収体をパターン形成することを採用する新規な統合スキームが必要とされ得る。さらに、そのような製造スキームはまた、材料選択の順応性、製造中の基板損傷の低下、マスク製造のスループット増加などの他の利点を提供し得る。
【００３９】
図１は、本発明の実施形態によるリソグラフィマスク構造１０１の断面図を示す。リソグラフィマスク１０１は、インダイ領域１１０、フレーム領域１２０及びダイフレームインターフェース領域１３０を含む。ダイフレームインターフェース領域１３０は、インダイ領域１１０及びフレーム領域１２０の隣接部分を含む。インダイ領域１１０は、基板１００上に直接配置されるパターン形成されたシフタ層１０６を含み、パターン形成されたシフタ層は、側壁を有するフィーチャを有する。フレーム領域１２０は、インダイ領域１１０を包囲し、基板１００上に直接配置されるパターン形成された吸収体層１０２を含む。 
【００４０】
基板１００上に配置されたダイフレームインターフェース領域１３０は、デュアル層スタック１４０を含む。デュアル層スタック１４０は、下側のパターン形成されたシフタ層１０６上に配置される上層１０４を含む。デュアル層スタック１４０の上層１０４は、フレーム領域１２０のパターン形成された吸収体層１０２と同じ材料で構成される。
【００４１】
実施形態において、パターン形成されたシフタ層１０６のフィーチャの最上面１０８は、ダイフレームインターフェース領域のフィーチャの最上面１１２と異なり、フレーム領域のフィーチャの最上面１１４と異なる高さを有する。さらに、実施形態において、ダイフレームインターフェース領域のフィーチャの最上面１１２の高さは、フレーム領域のフィーチャの最上面１１４の高さと異なる。位相シフタ層１０６の通常の厚さは、４０〜１００ｎｍに及ぶ一方、吸収体層の通常の厚さは、３０〜１００ｎｍに及ぶ。実施形態において、フレーム領域１２０の吸収体層１０２の厚さは、５０ｎｍであり、ダイフレームインターフェース領域１３０のシフタ層１０６上に配置される吸収体層１０４の合わせた厚さは、１２０ｎｍであり、フレーム領域の吸収体の厚さは、７０ｎｍである。実施形態において、基板１００は石英であり、パターン形成されたシフタ層は、限定されないが、例えば、モリブデンシリサイド、モリブデン酸窒化ケイ素、モリブデン窒化ケイ素、酸窒化ケイ素又は窒化ケイ素のような材料を含み、吸収体材料は、クロムである。
【００４２】
図２Ａ〜２Ｅは、本発明の実施形態によるリソグラフィマスク１０１を製造する方法における様々な工程を表す断面図を示す。図２Ａ〜２Ｅに概説される製造プロセスは、２つの別個のリソグラフィ工程及びエッチングプロセス工程により特徴づけられる従来の２フェーズプロセスを示す。製造プロセスの第１のフェーズは、ダイ領域１１０のフィーチャを画定し、フィーチャは、２０〜１０００ｎｍの範囲に及ぶ幅で高分解能リソグラフィにパターン形成されたデバイスを含む。製造プロセスの第２のフェーズは、フレーム領域１２０のフィーチャを画定し、フィーチャは、通常回路又はデバイスと関連付けられていない比較的低分解能のリソグラフィパターンを含むが、位置合わせマーク及びメトロロジ構造などの他のプロセス特有の関連構造を含み得る。実施形態において、そのような低分解能のフィーチャは、１００〜２０００ｎｍに及ぶ幅を有する。 
【００４３】
図２Ａは、基板２００上に配置されたシフタ層２０２上に形成されるレジストパターン２０４を示す。シフタ層２０２は、位相シフタとして当技術分野で周知の材料である。パターン形成されたシフタ層は、限定されないが、モリブデンシリサイド又は窒化ケイ素のような材料を含み得る。シフタ層２０２のための厚さは通常、５０〜８０ｎｍに及ぶ。リソグラフィマスク１０１の工程中に、パターン形成されたシフタ層を介した光伝播により生成される干渉パターンを制御する要件が、この層の厚さを決定し得る。
【００４４】
図２Ａを再び参照すると、フォトレジスト材料がシフタ層２０２上に形成され、パターン形成されたフォトレジスト層２０４を形成すべくパターン形成される。パターン形成されたフォトレジスト層２０４は、基板２００上の２つの別個の領域、（ｉ）インダイ領域、及び（ｉｉ）フレーム領域を画定する。フォトレジスト層２０４は、フォトレジスト材料に加えて、又はそれの代わりに、反射防止コーティング（ＡＲＣ）などの他のパターン形成材料と、空隙充填及び平坦化材料とを含み得る。フォトレジスト層２０４は、シフタ層２０２をパターン形成する間、そのプロファイルを保持するのに十分な厚さに形成されるが、やはりフォトリソグラフィパターン形成が、使用されるフォトリソグラフィシステム及びプロセスで可能な最小寸法（すなわち、限界寸法）になるのを防止する程度の厚さには形成されない。２０〜１００ｎｍを画定する要件を考慮に入れると、実施形態において、そのような高分解能のパターン形成は、電子ビームリソグラフィ技術を使用して通常実行される。
【００４５】
図２Ｂは、それに形成されるパターンでシフタ層２０２からパターン形成されたシフタ層２０６を示す。異方性プラズマエッチングプロセスは、レジストパターンをシフタ層に転写するために使用され得る。エッチングは、レジスト剥離と、エッチング残渣を除去する洗浄が続き得る。実施形態において、エッチングプロセスは、フォトレジストにより覆われていない基板と直接接触するシフタ層２０２の材料の全てを除去する。すなわち、エッチングは基板２００を露出させ、その上で停止する。 
【００４６】
図２Ｂを再び参照すると、フォトレジスト材料とシフタ材料との間のエッチング選択比が４：１より大きくなることが望ましくなり得る。言い換えれば、シフタ材料２０２の除去レートは、パターン形成されたシフタ層２０６を作成すべくフォトレジストの浸食レートの４倍より大きくなるべきである。プラズマエッチングプロセスにおいて利用される化学エッチャントは、エッチングされるシフタ層２０２の材料組成に依存するであろう。シフタ層がＭｏＳｉ又はＳｉＮである他の実施形態において、エッチャントは限定されないが、ＣＨｘＦｙ、ＳＦ６、Ｏ２、Ａｒ、Ｎ２及びＣＦ４を含み得る。パターン形成されたシフタ層のフィーチャ２０６のフィーチャの側壁は、１又は複数の実施形態において、当技術分野で周知の使用されるエッチング条件のタイプに依存して基板２０２の表面から８０〜９０度で変動すべく調整され得る。さらに、シフタ層２０２をパターン形成している間の下地基板２００に対するエッチング選択比は、リソグラフィマスク１０１の干渉特性を画定するためにも重要である。パターン形成されたシフタ層２０６と基板２００との組み合わせを介して透過される光と、基板２００だけを介して透過される光との間の相対的な位相差が、リソグラフィマスク１０１のパターン形成忠実度を左右するので、ダイ領域２１０の様々な位置で基板の均一の厚さを維持することは重要である。
【００４７】
再び図２Ｂを参照すると、パターン形成されたシフタ層２０６を形成した後、フォトレジスト層２０４は除去される。実施形態において、プラズマベースのフォトレジスト除去プロセス又はプラズマアッシング後、パターン形成されたシフタ層２０６の最上面が露出される。Ｏ２、Ｈ２／Ｎ２を含む気体から成り得るアッシングプロセスは、シフタ層２０２及び露出された基板２００に対して選択的にフォトレジスト２０４を除去する。ウェット化学洗浄プロセス又はウェット洗浄は、異方性プラズマエッチング及びアッシングプロセス中に生成される任意の残渣及び欠陥を除去すべくその後に利用され得る。１つの実施形態において、バッファードフッ化水素酸、水及び過酸化物を含む混合物は、残渣を除去するために使用され、パターン形成されたシフタ層２０６のフィーチャの増加を最小化する。
【００４８】
図２Ｃは、パターン形成されたシフタ層２０６上及び基板２００上の吸収体層の形成後の図２Ｂの構造を示す。実施形態において、本発明によれば、吸収体層２０８のプロファイルは、パターン形成されたシフタ材料２０６にコンフォーマルである。すなわち、シフタ層２０６上に形成される吸収体層２０８の最上面は、パターン形成されたシフタ層２０６により露出された基板２００上に形成される吸収体層２０８の最上面より高レベルにある。吸収体層の厚さは、３０〜１００ｎｍに及ぶ。吸収体層の目的は、名前が示唆するように、後のリソグラフィ工程でリソグラフィマスクのフレーム領域２２０に光線遮蔽性（ｌｉｇｈｔ  ｏｐａｃｉｔｙ）を提供することである。プロセス工程がパターン形成のために１９３ｎｍのリソグラフィ波長を採用する実施形態において、吸収体層２０８は、限定されないが、クロム、タンタル及びチタン窒化物のような材料を含み得る。そのような吸収体層２０８が、極端紫外線リソグラフィでパターン形成するために実装される実施形態において、タンタル窒化物材料が使用される。
【００４９】
図２Ｄは、第２のリソグラフィ工程後の図２Ｃの構造を示す。第２のリソグラフィ工程は、吸収体層２０８上のパターン形成されたレジスト層２１６へとレジスト材料をパターン形成し、フレーム領域２２０のフィーチャを画定する。フォトレジスト層２１６は、吸収体層２０８をパターン形成する間、そのプロファイルを保持するのに十分な厚さに形成される。フレーム領域２２０の１００ｎｍより大きいフィーチャを画定する要件を考慮に入れると、フォトレジスト層２１６についての厚さ要件は、ダイ領域２１０により微細なフィーチャをパターン形成するために使用されるフォトレジスト層２０４の厚さと比較して緩和され得ることが、理解されるべきである。当技術分野で周知のように、１００ｎｍより大きいフィーチャを画定するフォトレジストのパターン形成は、フラッド露光技術を使用して通常実行される。第２のレジスト層２１６が上に形成される吸収体層の最上面は、地形的に平坦な基板ではないことが、さらに理解されるべきである。それゆえ、吸収体層２０８の厚さの追加の微調整、ならびに、限定されないが、レジストの厚さ、焦点深度及びパターン形成線量のようなリソグラフィパラメータの微調整は、本発明の仕様に適合すべく、フレームエリアにフィーチャを形成するために必要とされ得る。本発明のさらなる実施形態において、レジスト層２１６とパターン形成されたシフタ層２０６の縦方向の側壁２１８との間の位置ずれは、フレームエリアの追加のマスク効果につながり得ることが、理解されるべきである。そのような１つの実施形態において、マスク効果に起因するフィーチャサイズの向上が、シフタ層２０２を画定するリソグラフィパターン形成プロセスの間に補償され得る。
【００５０】
図２Ｅは、インダイ領域２１０及びフレーム領域２２０を画定するフィーチャを有するリソグラフィマスク２０１の構造を示す。異方性プラズマエッチングプロセスは、ダイ領域２１０にあらかじめパターン形成されたシフタ層２０６を露出するが、フレーム領域２２０の基板上のパターン形成された吸収体層２１２と、ダイフレームインターフェース領域２３０のパターン形成された吸収体層２１４とを形成するために使用され得る。１つの実施形態において、プラズマエッチングプロセス後のレジスト剥離及びウェット洗浄が、残っているフォトレジストを除去しエッチング残渣を取り除くべく実行される。
【００５１】
実施形態において、プラズマエッチングプロセスがクロム吸収体層をパターン形成するために使用され、Ｃｌ２、Ｏ２、Ｎ２及びＡｒを含むエッチャントを利用する。実施形態において、吸収体層は、フォトレジストにより覆われた領域以外の領域からどこでも除去される。その後、そのような１つの実施形態において、吸収体層２０８のコンフォーマルな性質に起因して、２つの異なる材料面、（ｉ）ダイ領域２１０のシフタ層２０６の最上面、及び（ｉｉ）フレーム領域の基板２００の最上面、ならびにダイ領域２１０のパターン形成されたシフタ層２０６のパターン形成されたフィーチャにおける基板２００の最上面が、吸収体層２０８をエッチングしている間に同時に露出される。干渉及び回折効果がリソグラフィマスクの性能をドライブすると仮定すると、厚さ及びエッジに関連した欠陥は、制御されることが必要とされる重要なパターン形成されたシフタ層のフィーチャである。実施形態において、吸収体層２０８のパターン形成は、パターン形成されたシフタ層２０６のフィーチャの最上面及び側壁に対して高選択性で実行される。１つの実施形態において、シフタ層２０６に対して選択的にクロム吸収体層２０８をパターン形成することは、パターン形成されたシフタ層２０６のフィーチャを保持すべく、著しくなだらかなクロムオーバエッチングを除いてエネルギー的に好ましいクロムエッチングを作り出すようにＣｌ２混合物のＯ２及びＡｒの流量を制御する多面的なレシピの使用を含む。下地基板２００に対する選択性は、等しく重要であり得る。パターン形成されたシフタ層２０６及びパターン形成された吸収体層２１２により覆われていない基板２００の領域は、２回目のプラズマイオンの衝突による猛撃（ｏｎｓｌａｕｇｈｔ）にさらされ得る。ただし、実施形態において、クロム含有の吸収体層の最後の２〜３ｎｍは、酢酸、水及び硝酸セリウムアンモニウムを含む混合物においてウェットエッチングにより除去され得る。
【００５２】
レジストマスクを使用してシフタ層をパターン形成することは、クロムマスクを使用してシフタをパターン形成することを通じてプロセスの利点を提供し得る一方、代替的な実施形態は、シフタ層をパターン形成すべくハードマスクの使用を含み得る。ハードマスクは通常、パターン形成された薄いフォトレジストより大きい程度までプラズマイオン衝突による浸食効果に耐え得るので、そのような実施形態は、ラインエッジラフネスをハードマスクとしてさらに改善するための利益を提供し得る。ムーアの法則の猛撃に適応するために、フィーチャサイズの積極的なスケーリングを考慮して、ハードマスクの実装は、所与のフィーチャの限界寸法と比較してラインエッジラフネスの全体比率を低下させるのに役立つ。
【００５３】
ただし、図３Ａ〜図３Ｆは、リソグラフィマスク１０１を製造する方法における様々な工程を表わす断面図を示し、シフタ層のパターン形成は、ハードマスク層のパターン形成により先行される。
【００５４】
図３Ａは、基板３００に形成されたシフタ層３０２の上方のハードマスク３０４を含むデュアル層スタック上に形成されるレジストパターン３０６を示す。シフタ層３０２は、限定されないが、モリブデンシリサイド、モリブデン窒化ケイ素又は窒化ケイ素のような材料を含み得る。ハードマスク層３０４は、限定されないが、クロム、二酸化ケイ素又は窒化ケイ素等の材料を含み得る。ハードマスク層３０４の厚さは、３ｎｍ〜５０ｎｍに及び得るが、ハードマスク材料、プロセスフロー及びパターン形成されるフィーチャの最小寸法の選択に依存することとなる。
【００５５】
再び図３Ａを参照すると、フォトレジスト材料はハードマスク層３０４上に形成され、パターン形成されたレジスト層３０６を形成すべくパターン形成される。パターン形成されたレジスト層３０６は、ウェハ上の（ｉ）インダイ領域３１０及び（ｉｉ）フレーム領域３２０の２つの別個の領域を画定する。パターン形成されたフォトレジスト層３０６は、フォトレジスト材料に加えて、又はそれの代わりに、反射防止コーティング（ＡＲＣ）などの他のパターン形成材料と、空隙充填及び平坦化材料とを含み得る。実施形態において、パターン形成されたフォトレジスト層３０６は、ハードマスク層３０４をパターン形成する間、そのプロファイルを保持するのに十分な厚さに形成されるが、やはり、使用されるフォトリソグラフィシステム及びプロセスで可能なリソグラフィパターン形成が最小寸法（すなわち、限界寸法）になることを防止すべく、あまり厚く形成されない。２０〜１００ｎｍを画定する所与の要件のために、実施形態において、そのような高分解能のパターン形成は、電子ビームリソグラフィ技術を使用して通常実行される。
【００５６】
図３Ｂは、ハードマスク層３０４のパターン形成後にパターン形成されたハードマスク層３０８を形成する図３Ａの構造を示す。実施形態において、異方性プラズマエッチングプロセスが、レジストパターンをハードマスク層３０４に転写するために使用され、レジスト剥離及び洗浄が、エッチング残渣を除去するために使用される。実施形態において、窒化ケイ素又は二酸化ケイ素のハードマスクのパターン形成は、Ａｒ、Ｏ２及びＮ２と組み合わされたフッ素を含む気体を使用してフォトレジストに対する優れた選択性で実行され得る。しかしながら、シフタ層３０２に選択性のある要件は、多少緩和され得る。実施形態において、フォトレジスト層３０６を除去し、基板を洗浄するプロセスは、ハードマスク層３０４のエッチングに続くが、シフタ層３０２のエッチングに先行する。しかしながら、フォトレジストは、シフタ層３０２がパターン形成されるまで所定の位置に残り得る。
【００５７】
図３Ｃは、パターン形成されたシフタ層３０９を提供すべく、シフタ層３０２のパターン形成後の図３Ｂの構造を示す。実施形態において、プロセスは、パターン形成されたハードマスク３０８のパターンをシフタ層３０２に転写するために使用される異方性プラズマエッチングプロセスに続く。実施形態において、エッチングプロセスは、パターン形成されたハードマスク層３０８により覆われていない基板と直接接触するシフタ層３０２の材料全てを除去する。すなわち、エッチングは基板３００を露出しその上で停止する。シフタ層３０２をパターン形成するハードマスクの存在はまた、ハードマスクの浸食のより微細な制御に起因して、パターン形成されたシフタ層３０９のフィーチャの縦方向のプロファイルをもたらし得る。
【００５８】
パターン形成されたシフタ層３０９の形成後、実施形態において、パターン形成されたハードマスク層３０８は、当技術分野で周知のプラズマエッチング又はウェットエッチング方法を使用してシフタ層３０２及び基板３００に対して選択的に除去される。別の実施形態において、パターン形成されたハードマスク層３０８がクロムの超薄型の３ｎｍ層である場合、ハードマスク層は、パターン形成されたシフタ層３０９上に残り得る。
【００５９】
図３Ｄは、パターン形成されたシフタ層３０９上及び基板上の吸収体層３１１の形成後の図３Ｃの構造を示す。実施形態において、本発明によれば、吸収体層３１１のプロファイルは、パターン形成されたシフタ層３０９にコンフォーマルである。すなわち、パターン形成されたシフタ層３０９上に形成される吸収体層３１１の最上面は、パターン形成されたシフタ層３０９により露出される基板３００の領域に形成される吸収体層３１の最上面よりも高いレベルにある。実施形態において、吸収体層３１１の厚さは、３０〜１００ｎｍに及ぶ。１つの実施形態において、吸収体層３１１の目的は、名前が示唆するように、後のリソグラフィ工程でリソグラフィマスクのフレーム領域３２０に光線遮蔽性を提供することである。プロセス工程がパターン形成のために１９３ｎｍのリソグラフィ波長を採用する実施形態において、吸収体層３１１は、限定されないが、クロム、タンタル及びチタン窒化物のような材料を含み得る。そのような吸収体層３１１が、極端紫外線リソグラフィでパターン形成するために実装される実施形態において、タンタル窒化物材料が使用される。
【００６０】
図３Ｅは、第２のリソグラフィ工程後の図３Ｄの構造を示す。プロセス工程は、吸収体層３１１上にパターン形成されたレジスト層３１６を提供し、フレーム領域３２０にフィーチャを画定する。実施形態において、パターン形成されたフォトレジスト層３１６は、吸収体層３１１をパターン形成している間、そのプロファイルを保持するのに十分な厚さに形成される。実施形態において、フレーム領域３２０の１００ｎｍより大きいフィーチャを画定する要件を考慮すれば、パターン形成されたフォトレジスト層３１６についての厚さ要件は、ダイ領域３１０により微細なフィーチャをパターン形成するために使用されるフォトレジスト層３０６の厚さと比較してさらに緩和され得ることが、理解されるべきである。
【００６１】
当技術分野で周知のように、１００ｎｍより大きいフィーチャを画定するフォトレジストのパターン形成は、フラッド露光技術を使用して通常実行される。第２のレジスト層３１６が上に形成される吸収体層の最上面は、地形的に平坦な基板ではないことが、さらに理解されるべきである。それゆえ、吸収体層３１１の厚さの追加の微調整、ならびに、限定されないがレジストの厚さ、焦点深度及びパターン形成線量などのリソグラフィパラメータの微調整が、本発明の仕様に適合すべくフレームエリアにフィーチャを形成するために必要とされ得る。本発明のさらなる実施形態において、レジスト層３１６とパターン形成されたシフタ層３０９の縦方向の側壁３１８との間の位置ずれは、フレームエリアの追加のマスク効果につながり得ることが、理解されるべきである。そのような１つの実施形態において、マスク効果に起因するフィーチャサイズの向上は、シフタ層のパターン形成中に補償され得る。 
【００６２】
図３Ｆは、インダイ領域３１０及びフレーム領域３２０を画定するフィーチャを有するリソグラフィマスク３０１の構造を示す。実施形態において、異方性プラズマエッチングプロセスは、フレーム領域３２０の基板上のパターン形成された吸収体層３１２と、ダイフレームインターフェース領域３３０のパターン形成された吸収体層３１４とを形成するために使用され、ダイ領域３１０にあらかじめパターン形成されたシフタ層３０９を露出する。１つの実施形態において、プラズマエッチングプロセス後のレジスト剥離及びウェット洗浄が、残っているフォトレジストを除去しエッチング残渣を取り除くべく実行される。
【００６３】
実施形態において、プラズマエッチングプロセスは、クロム吸収体層をパターン形成するために使用され、Ｃｌ２、Ｏ２、Ｎ２及びＡｒを含むエッチャントを利用する。実施形態において、吸収体層は、フォトレジストにより覆われる領域以外の領域からどこでも除去される。その後、そのような１つの実施形態において、吸収体層３１１のコンフォーマルな性質に起因して、２つの異なる材料面、（ｉ）ダイ領域３１０のパターン形成されたシフタ層３０９の最上面、及び（ｉｉ）フレーム領域の基板３００の最上面、ならびにダイ領域３１０のパターン形成されたシフタ層３０９のパターン形成されたフィーチャにおける基板３００の最上面が、吸収体層２０８をエッチングしている間に同時に露出される。干渉及び回折効果がリソグラフィマスクの性能をドライブすると仮定すると、厚さ及びエッジに関連した欠陥は、被制御が必要とされる重要なパターン形成されたシフタ層のフィーチャである。実施形態において、吸収体層３１１のパターン形成は、パターン形成されたシフタ層３０９のフィーチャの最上面及び側壁に対して高選択性で実行される。１つの実施形態において、ＭｏＳｉシフタ層３０９に対して選択的にクロム吸収体層３１１をパターン形成することは、パターン形成されたシフタ層３０９のフィーチャを保持すべく、著しくなだらかなクロムオーバエッチングを除いてエネルギー的に好ましいクロムエッチングを作り出すようにＣｌ２混合物のＯ２及びＡｒの流量を制御する多面的なレシピの使用を含む。下地基板３００に対する選択性は、等しく重要であり得る。パターン形成されたシフタ層３０９及びパターン形成された吸収体層３１２により覆われていない基板３００の領域は、２回目のプラズマイオンの衝突による猛撃にさらされ得る。ただし、実施形態において、吸収体層を含むクロムの最後の２〜３ｎｍは、酢酸、水及び硝酸セリウムアンモニウムを含む混合物のウェットエッチングにより除去され得る。
【００６４】
図２Ｅ及び図３Ｆに示される構造と対照的に、側壁に隣接したコンフォーマルな膜のエッチング はまた、側壁上のスペーサの形成につながり得る。図４Ａ〜図４Ｃは、本発明の実施形態によるシフタ層４０６のフィーチャの側壁上の吸収体材料の側壁スペーサ４１６及びそれらの関連した除去を表す断面図を示す。
【００６５】
図４Ａを参照すると、コンフォーマルな吸収体層４１６が異方性エッチングされた場合、吸収体材料４１６から成るスペーサが通常形成される。ダイ領域４１０及びダイフレームインターフェース領域４３０からのリソグラフィマスクの部分４１２が強調され、以下に提示される。
【００６６】
図４Ｂは、図４Ａからの部分４１２の拡大図を示し、吸収体層から作られる側壁スペーサ４１６は、パターン形成されたシフタフィーチャ４０６の側壁に隣接して形成される。実施形態において、ぎっしり詰まった空間は、スペーサよりもむしろ空隙充填に似たフィーチャを呈し得、また、プラズマエッチングに対して異なる反応を呈し得るので、パターン形成されたシフタ層４２５のフィーチャの幅は、ある程度まで、形成される側壁スペーサ４１６の高さを決定することとなる。それゆえ、フレーム領域４２０のパターン形成されたシフタ４０６の側壁に配置される側壁スペーサ４１６は、ダイ領域４１０の密に詰まったフィーチャ内部のスペーサ４１６より高くなり得る。吸収体層４１６と同じ材料で構成される側壁スペーサ４１６の高さに関わらず、側壁スペーサ４１６は不透明な光フィルタとして機能し、それゆえ、その名称は光吸収体又は単に吸収体である。ただし、リソグラフィマスクとして効果のある機能と、形成されている不要な構造の除去とに関して、吸収層４１６から成るこれらのスペーサは、除去する必要があり得る。実施形態において、スペーサの除去は、小さいデバイスフィーチャがパターン形成されているダイ領域のために最も重要である。
【００６７】
吸収体層４１４の層をエッチングすることが課題を提起する一方、パターン形成されたシフタ層４０６の側壁からの側壁スペーサ４１６の除去は、より大変な課題を提起し得る。しかしながら、１つの実施形態において、吸収体層はクロム材料であり、下地基板に対して非腐食性であるウェットエッチングにより除去され得る。別の実施形態において、吸収体スペーサ４１６は、プラズマエッチングを介して除去される。そのような１つの実施形態によれば、図４Ｃは、プラズマエッチングプロセスを用いた側壁スペーサ４１６の除去の結果として基板４００に形成された小さいリセス４１８を示す。
【００６８】
本発明の別の実施形態において、理想的な吸収体層の概念が提示される。図５Ａ−５Ｃは、図２Ｂの開始点からフォトマスクを製造する方法の様々な工程を表す断面図を示す。図５Ａは、パターン形成されたシフタ層５０６上及び基板５００上の吸収体層５０８の形成後の図２Ｂの構造を示し、インダイ領域５１０上のパターン形成されたシフタ層５０６の最上面は、フレーム領域５２０のパターン形成されたシフタ層５０６の最上面と同一平面上にある。１つの実施形態において、そのような共平面性は、吸収体層５０８がどこでも平坦であるようなリソグラフィの利点を提供する。実施形態において、吸収体は、図２Ｃに示されるように、起伏又はトポグラフィを除去すべく平坦化され、平坦な面５０７を作り出す。
【００６９】
図５Ｂは、吸収体層５０８上のレジストパターン５１０の形成後の図５Ａの構造を示す。レジストパターン形成の性質は、図２Ｄに関連して説明されている。しかしながら、この実施形態において、フレーム領域５２０を露出すべくフラッド露光中のレジスト層５１０のパターン形成の忠実度は、図２Ｄに関連して説明されるレジストパターン形成に対する改善を構成し得る。
【００７０】
図５Ｃは、吸収体層５０８のパターン形成後の図５Ｂの構造を示す。実施形態において、異方性プラズマエッチングプロセスは、ダイ領域５１０にあらかじめパターン形成されたシフタ層を露出する間にフレーム領域５２０の吸収体層５０８をパターン形成するために使用される。１つの実施形態において、エッチングは、エッチング残渣を除去すべくレジスト剥離及びウェット洗浄が続く。実施形態において、図２Ｅと比較したこの工程の対照的なフィーチャは、パターン形成されたシフタ層５０６の最上面がプラズマエッチングプロセス中に最初に露出された場合、吸収体層５０８は、レジスト層５１０により覆われたわずかなエリア以外のどこでも同一平面である。そのようなプロセス技術は、パターン形成されたシフタ層５０６の露出された最上面を攻撃することよりもむしろ吸収体層５０８の除去を対象とするエッチャントとしてエッチング選択性の利点を提供し得る。さらなるエッチング時に、吸収体層５０８の材料は、パターン形成されたシフタ層５０６のフィーチャの充填エリアから除去され、リソグラフィマスクとなる。図５Ｃの吸収体層５１２は、従来のリソグラフィマスクの図６のフレーム領域６２０における吸収体６１６とは対照的にフレーム領域の真の吸収体であることが、理解されるべきである。
【００７１】
図１と関連するリソグラフィマスク１０１は、本発明の実施形態における位相変化マスクの例として説明されている。半導体領域においてリソグラフィマスク１０１は無数の利用法があるが、非常に重要な１つの用途は、トランジスタ及び／又はメモリ素子のような、集積回路の異なるコンポーネントをパターン形成できることである。３次元トランジスタの作成と関連したスケーリングの複雑さと共に増大するスケーリングの複雑さにより、リソグラフィ工程の数が多重に増大している。本発明の実施形態によれば、そのようなトランジスタの単純な表現が図７に示される。
【００７２】
図を参照すると、トランジスタ７３０は、基板７０５に形成される。磁気ランダムアクセスメモリ（ＭＲＡＭ）又はダイナミックランダムアクセスメモリ（ＤＲＡＭメモリ素子）等のメモリ素子７４０が、トランジスタ７３０に結合される。
【００７３】
実施形態において、下地半導体基板７０５は、集積回路を製造するために使用される一般的な加工対象物を表す。半導体基板は、多くの場合、シリコンもしくは他の半導体材料のウェハ又は他の部品を含む。適した半導体基板は、限定されないが、単結晶シリコン、多結晶シリコン及びシリコンオンインシュレータ（ＳＯＩ）、ならびに他の半導体材料で形成された同様の基板を含む。基板はまた、半導体材料、金属、誘電体、ドーパント、又は半導体基板に一般に見られる他の材料を含み得る。１つの実装において、半導体基板は、バルクシリコン又はシリコンオンインシュレータ基礎構造を使用して形成される結晶性基板であり得る。他の実装において、半導体基板は、シリコンと組み合わせられてよく、又は組み合わせられなくてもよい代替的な材料を使用して形成されてよく、この材料は、限定されないが、ゲルマニウム、アンチモン化インジウム、テルル化鉛、ヒ化インジウム、リン化インジウム、ガリウムヒ素、インジウムガリウムヒ素、アンチモン化ガリウム、又はＩＩＩ−Ｖ族もしくはＩＶ族材料の他の組み合わせを含む。基板が形成され得る材料の少数の例がここで説明されるが、半導体デバイスが構築され得る基礎として機能し得るあらゆる材料は、本発明の趣旨及び範囲に属する。
【００７４】
実施形態において、基板７０５と関連したトランジスタは、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ、又は単にＭＯＳトランジスタ）であり、基板７０５上に製造される。本発明の様々な実装において、ＭＯＳトランジスタは、プレーナ型トランジスタ、非プレーナ型トランジスタ、又はその両方の組み合わせであり得る。非プレーナ型トランジスタは、ダブルゲートトランジスタ及びトライゲートトランジスタ、ならびにナノリボン及びナノワイヤトランジスタのようなラップアラウンド又はオールアラウンドゲートトランジスタのようなＦｉｎＦＥＴトランジスタを含む。
【００７５】
実施形態において、基板７０５の各ＭＯＳトランジスタ７３０は、少なくとも２つの層、ゲート誘電体層及びゲート電極層で形成されるゲートスタックを含む。ゲート誘電体層は１つの層又は複数の層のスタックを含み得る。１又は複数の層は、酸化ケイ素、二酸化ケイ素（ＳｉＯ２）及び／又は高誘電率（ｈｉｇｈ−ｋ）の誘電体材料を含み得る。高誘電率の誘電体材料は、ハフニウム、シリコン、酸素、チタン、タンタル、ランタン、アルミニウム、ジルコニウム、バリウム、ストロンチウム、イットリウム、鉛、スカンジウム、ニオビウム及び亜鉛のような元素を含み得る。ゲート誘電体層に用いられ得る高誘電率材料の例としては、限定されないが、酸化ハフニウム、ハフニウムケイ素酸化物、酸化ランタン、ランタンアルミニウム酸化物、酸化ジルコニウム、ジルコニウムケイ素酸化物、酸化タンタル、酸化チタン、バリウムストロンチウムチタン酸化物、バリウムチタン酸化物、ストロンチウムチタン酸化物、酸化イットリウム、酸化アルミニウム、タンタル酸鉛スカンジウム酸化物及び亜鉛ニオブ酸鉛を含む。いくつかの実施形態において、高誘電率材料が用いられる場合に、アニールプロセスがゲート誘電体層において実行され、その品質を向上させ得る。いくつかの実装例において、ゲート誘電体層の一部は、基板の表面に対して実質的に平行な底部と、基板の上面に対して実質的に垂直な２つの側壁部とを含む「Ｕ」字形構造で構成されてよい。
【００７６】
基板７０５の各ＭＯＳトランジスタのゲート電極層は、ゲート誘電体層上に形成され、トランジスタがＰＭＯＳ又はＮＭＯＳトランジスタであるかに応じて、少なくとも１つのＰ型仕事関数金属又はＮ型仕事関数金属からなり得る。いくつかの実装において、ゲート電極層は、２つ又はそれより多くの金属層のスタックからなり得、１又は複数の金属層は、仕事関数金属層であり、少なくとも１つの金属層は、導電性の充填層である。
【００７７】
ＰＭＯＳトランジスタでは、ゲート電極に使用され得る金属は、限定されないが、ルテニウム、パラジウム、プラチナ、コバルト、ニッケル、及び導電性の金属酸化物、例えばルテニウム酸化物を含む。Ｐ型金属層は、仕事関数が約４．９ｅＶから約５．２ｅＶまでの間であるＰＭＯＳゲート電極の形成を可能にするであろう。ＮＭＯＳトランジスタでは、ゲート電極に使用され得る金属は、限定されないが、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、これらの金属の合金、ならびにハフニウム炭化物、ジルコニウム炭化物、チタン炭化物、タンタル炭化物、及びアルミニウム炭化物のようなこれらの金属の炭化物を含む。Ｎ型金属層は、仕事関数が約３．９ｅＶから約４．２ｅＶまでの間であるＮＭＯＳゲート電極の形成を可能にするであろう。
【００７８】
いくつかの実装において、ゲート電極は、基板の表面に対し実質的に平行な底部及び基板の上面に対し実質的に垂直な２つの側壁部を有する「Ｕ」字形構造で構成され得る。別の実装例において、ゲート電極を形成する金属層のうちの少なくとも１つは、基板の上面に対して実質的に平行であり、基板の上面に対して実質的に垂直な側壁部を含まない単に平坦な層であってよい。本発明のさらなる実装において、ゲート電極は、Ｕ字形構造及びプレーナ型の非Ｕ字形構造の組み合わせから構成され得る。例えば、ゲート電極は、１又は複数の平坦な、非Ｕ字形の層上に形成される１又は複数のＵ字形の金属層で構成され得る。
【００７９】
本発明のいくつかの実装において、ゲートスタックを囲む側壁スペーサのペアは、ゲートスタックに対向する側に形成され得る。側壁スペーサは、窒化ケイ素、酸化ケイ素、炭化ケイ素、炭素でドープされた窒化ケイ素、酸窒化ケイ素のような材料から形成され得る。側壁スペーサを形成するためのプロセスは、当技術分野において周知であり、一般に、堆積及びエッチングプロセス工程を含む。代替的な実装例において、複数のスペーサ対が用いられてよく、例えば、側壁スペーサのうちの２つの対、３つの対又は４つの対がゲートスタックの反対側に形成されてよい。
【００８０】
当技術分野において周知なように、ソース及びドレイン領域は、各ＭＯＳトランジスタのゲートスタックに隣接する基板内に形成される。ソース及びドレイン領域は、注入／拡散プロセスプロセス又はエッチング／堆積処理のいずれかを使用して一般に形成される。前者のプロセスにおいて、ホウ素、アルミニウム、アンチモン、リン、又はヒ素のようなドーパントは、基板にイオン注入され、ソース及びドレイン領域を形成し得る。ドーパントを活性化させ、これらを基板へとさらに拡散させるアニールプロセスは、通常イオン注入プロセスに続く。後者のプロセスにおいて、基板が最初にエッチングされ、ソース及びドレイン領域の位置にリセスを形成し得る。ソース及びドレイン領域を製造するために使用される材料でリセスを充填するエピタキシャル成長プロセスが、次に実行され得る。いくつかの実装において、ソース及びドレイン領域は、シリコンゲルマニウム又は炭化ケイ素のようなシリコン合金を使用して製造され得る。いくつかの実装において、エピタキシャルに堆積されるシリコン合金は、ホウ素、ヒ素、又はリンのようなドーパントにより、その場でドープされ得る。さらなる実施形態において、ソース及びドレイン領域は、ゲルマニウムもしくはＩＩＩ−Ｖ族材料又は合金のような１又は複数の代替的な半導体材料を使用して形成され得る。さらなる実施形態において、金属及び／又は金属合金の１又は複数の層は、ソース及びドレイン領域を形成するために使用され得る。
【００８１】
図８は、本発明の実施形態による電子システム８００のブロック図を示す。電子システム８００は、例えば、携帯システム、コンピュータシステム、プロセス制御システム、又はプロセッサ及び関連メモリを利用する任意の他のシステムに対応し得る。電子システム８００は、（プロセッサ８０４及びコントロールユニット８０６を有する）マイクロプロセッサ８０２、メモリデバイス８０８、及び入出力デバイス８１０を含み得る（電子システム８００は、様々な実施形態において複数のプロセッサ、コントロールユニット、メモリデバイスユニット及び／又は入出力デバイスを有し得ることが、理解されるべきである）。１つの実施形態において、電子システム８００は、プロセッサ８０４によりデータに対して実行されるべきである工程、ならびにプロセッサ８０４、メモリデバイス８０８、及び入出力デバイス８１０間の他のトランザクションを定義する命令のセットを有する。コントロールユニット８０６は、命令がメモリデバイス８０８から読み出され、実行されるようにさせる工程のセットを巡回することにより、プロセッサ８０４、メモリデバイス８０８、及び入出力デバイス８１０の工程を調整する。本明細書に説明されるように、メモリデバイス８０８は、論理プロセッサに組み込まれるＳＴＴ−ＭＲＡＭメモリアレイを含み得る。実施形態において、メモリデバイス８０８は、図８に示されるように、マイクロプロセッサ８０２に埋め込まれる。実施形態において、電子システム８００の上記のコンポーネントの１又は複数は、本明細書に説明される、及び／又は製造されるリソグラフィマスクを使用して製造される。
【００８２】
図９は、本発明の１つの実施形態による、コンピューティングデバイス９００を示す。コンピューティングデバイス９００は、ボード９０２を収容する。ボード９０２は、限定されないが、プロセッサ９０４と少なくとも１つの通信チップ９０６とを含む、複数のコンポーネントを含み得る。プロセッサ９０４は、ボード９０２に物理的かつ電気的に結合される。いくつかの実装において、少なくとも１つの通信チップ９０６はまた、ボード９０２に物理的かつ電気的に結合される。さらなる実装において、通信チップ９０６はプロセッサ９０４の一部である。
【００８３】
その用途に応じて、コンピューティングデバイス９００は、物理的かつ電気的にボード９０２に結合されても、されなくてもよい他のコンポーネントを含み得る。これらの他のコンポーネントは、限定されないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、映像コーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、及び大容量ストレージデバイス（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）など）を含む。
【００８４】
通信チップ９０６は、コンピューティングデバイス９００との間でデータを伝送するための無線通信を可能にする。「無線」という用語及びその派生語は、非固体媒体を介する変調電磁放射を用いることによりデータを通信し得る回路、デバイス、システム、方法、技術、通信チャネル等を説明するべく使用され得る。当該用語は、関連デバイスが全くワイヤを含まないことを示唆するものではないが、いくつかの実施形態においてはそうではないこともあり得る。通信チップ９０６は、限定されないが、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生物、ならびに３Ｇ、４Ｇ、５Ｇ及びそれ以降の世代として指定された任意の他の無線プロトコルを含む多数の無線規格又はプロトコルのいずれかを実装し得る。コンピューティングデバイス９００は、複数の通信チップ９０６を含み得る。例えば、第１の通信チップ９０６は、Ｗｉ−Ｆｉ（登録商標）及びＢｌｕｅｔｏｏｔｈ（登録商標）などの短距離の無線通信専用であり得、第２の通信チップ９０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯなどの長距離の無線通信専用であり得る。
【００８５】
コンピューティングデバイス９００のプロセッサ９０４は、プロセッサ９０４内にパッケージされた集積回路ダイを含む。本発明の実施形態のいくつかの実装において、プロセッサの集積回路ダイは、１又は複数のアレイを含み、そのようなロジックプロセッサは、本発明の実施形態によれば、本明細書に説明される、及び／又は製造されるリソグラフィマスクを使用して製造される。「プロセッサ」という用語は、レジスタ及び／又はメモリからの電子データを処理して、その電子データをレジスタ及び／又はメモリに格納され得る他の電子データへと変換する任意のデバイス又はデバイスの一部を指してよい。
【００８６】
通信チップ９０６はまた、通信チップ９０６内にパッケージされた集積回路ダイを含む。本発明の実施形態の別の実装によれば、通信チップの集積回路ダイは、本発明の実施形態による、本明細書に説明される、及び／又は製造されるリソグラフィマスクを使用して製造される。
【００８７】
さらなる実装において、コンピューティングデバイス９００内に収容された別のコンポーネントは、本発明の実施形態による、本明細書に説明される、及び／又は製造されるリソグラフィマスクを使用して製造されるスタンドアローンの集積回路メモリダイを含み得る。
【００８８】
様々な実装において、コンピューティングデバイス９００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤー又はデジタルビデオレコーダであり得る。さらなる実装において、コンピューティングデバイス９００は、データを処理する任意の他の電子デバイスであり得る。
【００８９】
したがって、本発明の１又は複数の実施形態は、埋込み超小型電子メモリの製造に概して関連する。超小型電子メモリは不揮発性であり得、当該メモリは、たとえ電力供給されなくても格納された情報を保持することができる。本発明の１又は複数の実施形態は、本発明の実施形態による、本明細書に説明される、及び／又は製造されるリソグラフィマスクを使用して製造される論理プロセッサの製造に関する。
【００９０】
図１０は、本発明の１又は複数の実施形態を含むインターポーザ１０００を示す。インターポーザ１０００は、第１の基板１００２と第２の基板１００４とのブリッジになるために用いられる介在基板である。第１の基板１００２は、例えば、集積回路ダイであり得る。第２の基板１００４は、例えば、メモリモジュール、コンピュータマザーボード、又は他の集積回路ダイであり得る。概して、インターポーザ１０００の目的は、接続をより幅広いピッチに広げること、又は接続を異なる接続にリルートすることである。例えば、インターポーザ１０００は、後で第２の基板１００４と連結され得るボールグリッドアレイ（ＢＧＡ）１００６に、集積回路ダイを連結し得る。いくつかの実施形態において、第１及び第２の基板１００２／１００４は、インターポーザ１０００に対向する側に取り付けられる。他の実施形態において、第１及び第２の基板１００２／１００４は、インターポーザ１０００と同じ側に取り付けられる。さらなる実施形態において、３つ又はそれより多くの基板は、インターポーザ１０００によって相互接続される。
【００９１】
インターポーザ１０００は、エポキシ樹脂、ガラス繊維強化エポキシ樹脂、セラミック材料、又はポリイミドなどのポリマ材料で形成され得る。さらなる実装において、インターポーザは、シリコン、ゲルマニウム、ならびに他のＩＩＩ−Ｖ族及びＩＶ族材料のような、半導体基板に用いられる上述された材料と同じ材料を含み得る代替的な剛性又は可撓性のある材料で形成され得る。
【００９２】
インターポーザは、金属相互接続１００８、及び限定されないが、シリコン貫通ビア（ＴＳＶ）１０１２を含むビア１０１０を含み得る。インターポーザ１０００は、受動デバイス及び能動デバイスの両方を含む埋め込みデバイス１０１４をさらに含み得る。そのようなデバイスは、限定されないが、キャパシタ、デカップリングキャパシタ、抵抗器、インダクタ、ヒューズ、ダイオード、変圧器、センサ、及び静電放電（ＥＳＤ）デバイスを含む。無線周波数（ＲＦ）デバイス、電力増幅器、電力管理デバイス、アンテナ、アレイ、センサ、及びＭＥＭＳデバイスのようなより複雑なデバイスも、インターポーザ１０００上に形成され得る。本発明の実施形態によれば、本明細書において開示される装置又はプロセスは、インターポーザ１０００の製造において使用され得る。実施形態において、インターポーザ１０００又はそれの一部は、本明細書に説明される、及び／又は製造されるリソグラフィマスクを使用して製造される。
【００９３】
従って、本明細書に説明される実施形態は、リソグラフィマスクを製造するためのアプローチを含む。
【００９４】
実施形態において、半導体回路をパターン形成するためのリソグラフィマスクは、基板を含む。インダイ領域は、基板上に配置される。インダイ領域は、基板と直接接触するパターン形成されたシフタ材料を含む。パターン形成されたシフタ材料は、側壁を有するフィーチャを含む。フレーム領域は基板上に配置され、インダイ領域を包囲する。フレーム領域は、基板と直接接触する吸収体層を含む。
【００９５】
１つの実施形態において、リソグラフィマスクはさらに、基板上に配置されるダイフレームインターフェース領域を含む。ダイフレームインターフェース領域は、インダイ領域及びフレーム領域の隣接部分を含む。ダイフレームインターフェース領域は、下層上に配置される上層を含む。上層は、フレーム領域の吸収体層と同じ材料を含み、下層は、インダイ領域のパターン形成されたシフタ材料層と同じ材料を含む。
【００９６】
１つの実施形態において、基板は、パターン形成されたシフタ層のフィーチャ間の位置にリセスされる。
【００９７】
１つの実施形態において、パターン形成されたシフタ材料のフィーチャの側壁は、その上に側壁材料を有し、側壁材料は、吸収体層と同じ材料を含む。
【００９８】
１つの実施形態において、基板は、石英である。
【００９９】
１つの実施形態において、吸収体層は、クロムである。
【０１００】
１つの実施形態において、パターン形成されたシフタ層のフィーチャの最上面は、ダイフレームインターフェース領域のフィーチャの最上面と異なり、フレーム領域のフィーチャの最上面と異なる高さを有し、ダイフレームインターフェース領域のフィーチャの最上面の高さが、フレーム領域のフィーチャの最上面の高さと異なる。
【０１０１】
１つの実施形態において、シフタ層は、ＭｏＳｉ、ＳｉＮ、ＳｉＯＮ、ＭｏＳｉＮ及びＭｏＳｉＯＮから成る群から選択される材料を含む。
【０１０２】
実施形態において、フォトマスクを製造する方法は、基板上にシフタ層を形成する段階を含む。第１のパターン形成されたレジスト層は、シフタ層上に形成される。パターン形成されたシフタ層は、レジスト層により露出されるシフタ層の領域を除去することにより形成され、パターン形成されたシフタ層は、側壁を有するフィーチャを含む。吸収体層は、パターン形成されたシフタ層上と、基板上とに形成される。吸収体層は、基板上に直接第１の部分と、パターン形成されたシフタ層の部分上に第２の部分とを有するパターン形成された吸収体層を形成すべくパターン形成される。
【０１０３】
１つの実施形態において、シフタ層のフィーチャの側壁は、傾斜がつけられている。
【０１０４】
１つの実施形態において、吸収体層をパターン形成する段階は、吸収体層をエッチングする段階を有し、エッチングする段階は、パターン形成されたシフタ層のフィーチャの側壁に隣接する吸収体材料の側壁スペーサを残す。
【０１０５】
１つの実施形態において、方法はさらに、吸収体材料の側壁スペーサを除去する段階を有する。
【０１０６】
１つの実施形態において、方法はさらに、吸収体材料の側壁スペーサを除去する段階の間に基板をリセスする段階を有する。
【０１０７】
１つの実施形態において、基板上にシフタ層を形成する段階は、石英基板上にシフタ層を形成する段階を含む。
【０１０８】
実施形態において、フォトマスクを製造する方法は、基板上にシフタ層を形成する段階を含む。ハードマスク層は、シフタ層上に形成される。第１のパターン形成されたレジスト層は、ハードマスク層上に形成される。パターン形成されたハードマスク層は、レジスト層により露出されるハードマスク層の領域を除去すること形成される。パターン形成されたシフタ層は、ハードマスク層により露出されるシフタ層の領域を除去することにより形成される。パターン形成されたハードマスク層は、除去される。ハードマスク層を除去する段階に続いて、パターン形成されたシフタ層上と、基板上とに吸収体層が形成される。吸収体層は、基板上に直接第１の部分と、パターン形成されたシフタ層の部分上に第２の部分とを有するパターン形成された吸収体層を形成すべくパターン形成される。
【０１０９】
１つの実施形態において、シフタ層のフィーチャの側壁は、傾斜がつけられている。
【０１１０】
１つの実施形態において、吸収体層を除去する段階は、吸収体層をエッチングする段階を有し、エッチングする段階は、シフタ層のフィーチャの側壁に隣接する吸収体材料の側壁スペーサを残す。
【０１１１】
１つの実施形態において、方法はさらに、吸収体材料の側壁スペーサを除去する段階を有する。
【０１１２】
１つの実施形態において、方法はさらに、吸収体材料の側壁スペーサの除去の間に基板をリセスする段階を有する。
【０１１３】
１つの実施形態において、基板は、石英基板である。
【図１】
2019510253.tif 000003
【図２Ａ−２Ｅ】
2019510253.tif 000004
【図３Ａ−３Ｆ】
2019510253.tif 000005
【図４Ａ】
2019510253.tif 000006
【図４Ｂ】
2019510253.tif 000007
【図４Ｃ】
2019510253.tif 000008
【図５Ａ−５Ｃ】
2019510253.tif 000009
【図６】
2019510253.tif 000010
【図７】
2019510253.tif 000011
【図８】
2019510253.tif 000012
【図９】
2019510253.tif 000013
【図１０】
2019510253.tif 000014
【国際調査報告】
2019510253.tif 000015
2019510253.tif 000016