(57)【要約】  本発明は、検出器モジュールに関し、検出器モジュールは、入射光子を電気信号に変換する直接変換結晶１０であって、第１の表面上に堆積されるカソードメタライゼーション１００及び第２の表面上に堆積されるアノードメタライゼーション１０１を有する、直接変換結晶と、前記直接変換結晶と電気的に通信する集積回路（１２）であって、前記集積回路が前記直接変換結晶より小さい幅を有し、それにより前記集積回路の側面に幅方向の凹部１２０を形成する、集積回路と、前記直接変換結晶と前記集積回路との間に配置され、前記直接変換結晶と前記集積回路との間の電気通信を提供するインタポーザ１１、１１ａであって、前記集積回路に面した、前記直接変換結晶のアノードメタライゼーション１０１と接着され、はんだ付けされ、又は接合される別個の素子として形成されるインタポーザ１１、１１ａと、複数のケーブルを提供するマルチリードフレックスケーブル１３、１３ａ、１３ｂ、１３ｃ、１３ｄであって、マルチリードフレックスケーブルは、一方の面が前記直接変換結晶に接続され、他方の面が前記集積回路１２に接続される第１の部分１３１、１３１ａ、１３１ｂ、１３１ｃ、１３１ｄ、及び第１の部分に対し曲げられ及び前記凹部内に配される第２の部分１３１を有する、マルチリードフレックスケーブルと、を有する。
2019523402.tif 000002
【特許請求の範囲】
【請求項１】
入射光子を電気信号に変換する直接変換結晶であって、第１の表面上に堆積されたカソードメタライゼーション及び第２の表面上に堆積されたアノードメタライゼーションを有する直接変換結晶と、
前記直接変換結晶と電気的に通信する集積回路であって、前記集積回路は、前記直接変換結晶の幅よりも小さい幅を有し、それにより前記集積回路の側面に、幅方向の凹部を形成する、集積回路と、
前記直接変換結晶と前記集積回路との間に配され、前記直接変換結晶と前記集積回路との間の電気通信を提供するインタポーザであって、前記インタポーザは、前記集積回路に面する前記直接変換結晶のアノードメタライゼーションと接着され、はんだ付けされ、又は接合される別個の要素として形成される、インタポーザと、
複数の出力経路を提供するマルチリードフレックスケーブルであって、一方の面が前記直接変換結晶に接続され、他方の面が前記集積回路に接続された第１の部分及び前記第１の部分に対し曲げられ前記凹部内に配された第２の部分を有する、マルチリードフレックスケーブルと、
を有する検出器モジュール。
【請求項２】
前記集積回路は、前記インタポーザの、前記集積回路と向き合う面に接着され、はんだ付けされ、又は接合される、請求項１に記載の検出器モジュール。
【請求項３】
前記インタポーザは、キャビティを有し、前記マルチリードフレックスケーブルの第１の部分は、前記キャビティ内に少なくとも部分的に配される、請求項１に記載の検出器モジュール。
【請求項４】
前記インタポーザが剛性素子として構成される、請求項１に記載の検出器モジュール。
【請求項５】
前記マルチリードフレックスケーブルの前記第１の部分は、前記インタポーザと前記集積回路との間に配され、前記インタポーザと前記集積回路との間の電気通信を提供する、請求項１に記載の検出器モジュール。
【請求項６】
前記マルチリードフレックスケーブルの前記第１の部分が、前記集積回路の全幅にわたって前記インタポーザと前記集積回路との間に挿入されている、請求項５に記載の検出器モジュール。
【請求項７】
前記第１部分と前記インタポーザとが一体化されて、フレックスインタポーザを形成する、請求項１に記載の検出器モジュール。
【請求項８】
前記集積回路の、前記インタポーザと反対側の面に配されるヒートシンクを更に有する、請求項１に記載の検出器モジュール。
【請求項９】
前記マルチリードフレックスケーブルの前記第１の部分が、前記インタポーザの、前記集積回路と向き合う面に接着され、はんだ付けされ、又は接合される、請求項５又は７に記載の検出器モジュール。
【請求項１０】
前記マルチリードフレックスケーブルの前記第１の部分又は前記インタポーザは、前記直接変換結晶の結晶ピクセル接点を、前記集積回路の集積回路ピクセル接点と接続する再配線接続を有する、請求項１に記載の検出器モジュール。
【請求項１１】
検出器モジュールの平面アレイを形成するよう互いに隣接して配された複数の請求項１に記載の検出器モジュールを有する検出器。
【請求項１２】
請求項１１に記載の検出器を有するイメージング装置。
【請求項１３】
請求項１に記載の検出器モジュールを製造する方法であって、
インタポーザを個別の素子として形成するステップと、
入射光子を電気信号に変換する直接変換結晶のアノードメタライゼーションに前記インタポーザを、接着、はんだ付け又は接合によって接触させるステップであって、前記直接変換結晶は、その第１の表面上に堆積されたカソードメタライゼーション及び第２の表面上に堆積されたアノードメタライゼーションを有する、ステップと、
前記インタポーザの、前記直接変換結晶と反対側の面に集積回路を配するステップであって、前記インタポーザは、前記集積回路と前記直接変換結晶との間の電気通信を提供し、前記集積回路は、前記直接変換結晶の幅より小さい幅を有し、それにより前記集積回路の側面に幅方向の凹部を形成する、ステップと、
複数の出力経路を提供するマルチリードフレックスケーブルを前記凹部内に配するステップであって、前記マルチリードフレックスケーブルの第１の部分は、一方の面が前記直接変換結晶に接続され、他方の面が前記集積回路の対向する表面に接続され、前記第１の部分に対し曲げられる第２の部分が、前記凹部内に配される、ステップと、
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出器モジュール、検出器、イメージング装置、及び検出器モジュールの製造方法に関する。
【背景技術】
【０００２】
４面バッタビリテイ(4-side-buttability、四方隙間のない構造)を有する検出器モジュールは、例えば医療又は工業イメージング用のＸ線及びＣＴイメージング装置において使用されるような大面積検出器を構築するために必要不可欠である。エネルギー積分検出器の場合、この問題は、フォトダイオードアレイのアノード接点の、集積回路（一般にＡＳＩＣ）への再配線(redistribution)を提供する（セラミック）インタポーザを使用することによって解決される。この集積回路は、（背面照射される）フォトダイオードアレイよりも小さい。より進歩したアプローチでは、（高価な）セラミックインタポーザが回避されることができるように、再配線機能が、フォトダイオードアレイアノード上に実装される。より進歩したアプローチは、アノードコンタクトとＡＳＩＣ上の対応する入力パッドとの間の短いトラック長をもたらす。トラック長を短くすると、ＡＳＩＣの入力パッドから見た容量性負荷が減るため、ノイズを減らすことができるが、利用可能なアナログ読み出しチャネルは、長いトラック長に起因するＳＮＲに容易に対処することができる。低減される容量性負荷のためＳＮＲが一層高くなるので、トラック長が短いほど、ＡＳＩＣの消費電力を低減することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
例えばＣＴシステムで使用されるような光子計数スペクトル検出器の場合、直接変換結晶（例えばＣＺＴ）センサピクセルと読み出しＡＳＩＣの入力パッドとの間の長いトラック長は認容できない。これは、結果的に生じるノイズが、受け入れられない程度にエネルギー分離能力を制限するからである。非常に高速のアナログ増幅器及び単位面積あたり一層多くのピクセル数が、１ピクセルあたりの消費電力を制限するので、エネルギー積分読み出しシステムよりも小さい容量性負荷しか認容できない。しかしながら、更に重要なことに、長いトラックは更に、ピクセルの活動に依存してピクセル間クロストークを引き起こす。
【０００４】
最小のトラック長を伴って相互接続を提供する直接的なアプローチは、ＴＳＶ（シリコン貫通ビア）を使用してＡＳＩＣを設計することである。特定の量産品（携帯電話カメラ、スタックメモリ装置など）の場合、ＴＳＶは、安価に入手できるが、比較的少ない生産量の高性能医用イメージング装置の場合、ＴＳＶは、受け入れ可能な価格で容易に入手できない。更に、ＴＳＶの場合、あるピクセル用のエレクトロニクス及びすべてのピクセルに共通のエレクトロニクスが、選ばれたＣＭＯＳ技術において利用できるすべてのスペースを必要とし得ないとしても、ＡＳＩＣは、センサと同じ大きさでなければならず、したがって、ＴＳＶによって提供される背面コンタクトを支援するためだけに、高価なダイ面積が或る程度消費されうる。最後に、ＡＳＩＣを機械的にロバスト（アセンブルの最中、有用である）にするようＴＳＶに関して十分な厚さのＡＳＩＣを得るために、ＴＳＶ処理はＣＭＯＳ処理の後に行う必要があり、これは、多くの場合、二次サプライヤを必要とする。
【０００５】
米国特許出願公開第2010/327173A1号公報は、入射光子を電気信号に変換するための直接変換結晶であって、第１の表面上に堆積されたアノード層と第２の表面上に堆積されたカソード層とを有する直接変換結晶と、アノード層上に堆積され、直接変換結晶のパッドアレイレイアウトを所定のリードパターンに適合させるよう構成される再配線層と、直接変換結晶と電気的に通信する集積回路と、再配線層に接続され、イメージングモジュールと他の相互接続レベルとの間の接続を提供する複数の入力／出力電気経路と、を有する検出器モジュールを開示している。フレックスピッグテールは、再配線層上の１又は複数の対応する再配線周縁パッドにはんだ付けされ、集積回路のための複数の入力／出力電気経路を提供することができる。
【０００６】
米国特許出願公開第2009/080601A1号公報は、Ｘ線を受け取ると電荷を発生するように構成される直接変換材料と、直接変換材料において生成された電荷を収集するように構成される複数の金属化されたアノードと、少なくとも１つの読み出し装置と、複数の金属化されたアノードから少なくとも１つの読み出し装置へ電荷を送るように構成される複数の電気経路を有する再配線層と、を有するＣＴ検出器を開示している。
【０００７】
国際公開第2016/066850A1号公報は、放射線信号を検出するためのセンサ装置を開示している。４面バッタブルの能力を維持しながら高い信号完全性及び費用効果を可能にするために、センサ装置は、複数の検出器を有するセンサアレイと、受信した放射線信号を電気信号に変換するセンサ素子と、第１の側面と第２の側面との間に横方向に延びるインタポーザ素子と、集積素子とを有する。
【０００８】
本発明の目的は、ＴＳＶを使用せずに４面バッタブルを可能にしながらも、安価に製造することができる検出器モジュールを提供することである。本発明のさらなる目的は、検出器、イメージング装置、及び検出器モジュールを製造する方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の第１の態様において、入射光子を電気信号に変換する直接変換結晶であって、第１の表面上に堆積されたカソードメタライゼーション及び第２の表面上に堆積されたアノードメタライゼーションを有する直接変換結晶と、直接変換結晶と電気的に通信する集積回路であって、直接変換結晶よりも小さい幅を有し、それによって集積回路の側面に、幅方向に凹部を形成する集積回路と、直接変換結晶と集積回路との間に配置され、直接変換結晶と集積回路との間の電気通信を提供するインタポーザであって、集積回路に面する直接変換結晶のアノードメタライゼーションと接着され、はんだ付けされ又は接合される個別の素子として設けられるインタポーザと、複数の出力経路を提供するマルチリードフレックスケーブルであって、一方の面が直接変換結晶に接続され、他方の面が集積回路に接続される第１の部分と、第１の部分に対して曲げられ及び凹部内に配置される第２の部分と、を有するマルチリードフレックスケーブルと、を有する検出器モジュールが提示される。
【００１０】
本発明の他の態様において、検出器モジュールの平面アレイを形成するように互いに隣接して配置された本明細書に開示される複数の検出器モジュールを有する検出器が提示される。
【００１１】
本発明の他の態様において、本明細書に開示される検出器を有するイメージング装置が提示される。
【００１２】
本発明の他の態様において、検出器モジュールを製造する方法であって、インタポーザを個別の素子として製作するステップと、入射光子を電気信号に変換するように構成される直接変換結晶のアノードメタライゼーションに、インタポーザを、接着、はんだ付け又は接合によって接触させるステップであって、直接変換結晶は、第１の表面に堆積されたカソードメタライゼーション及び第２の表面に堆積されたアノードメタライゼーションを有する、ステップと、直接変換結晶と反対側のインタポーザの面に集積回路を配置するステップであって、インタポーザは、集積回路と直接変換結晶との間の電気通信を提供し、集積回路の幅は、直接変換結晶の幅より小さく、それにより集積回路の側面に、幅方向の凹部を形成する、ステップと、複数の出力経路を提供するマルチリードフレックスケーブルを凹部内に配置するステップであって、マルチリードフレックスケーブルの第１の部分は、一方の面が直接変換結晶に接続され、他方の面が集積回路の対向する面に配置され、第１部分に対し曲げられる第２部分が、凹部内に配置される、ステップと、を有する方法が提示される。
【００１３】
本発明の好適な実施形態は従属請求項に規定される。特許請求の範囲に記載の検出器、イメージング装置、及び方法は、特許請求の範囲に記載の検出器モジュール、特に従属請求項に規定され、本明細書に開示される検出器モジュールと同様の及び／又は同一の好適な実施形態を有する。
【００１４】
本発明の構成要素の１つは、小さい曲げ半径を可能にする細いマルチリードフレックスケーブルである。曲げ半径が小さいため、フレックスケーブルを収容するのに必要なスペースはほんのわずかであり、したがって、フレックスケーブルは、集積回路に形成された凹部内に少なくとも部分的に（すなわちその第２の部分が）配置されることができるので、隣接する検出器モジュール間のスペースを最小にし、又は非常に小さく（例えば２００μｍ）保つことができる。
【００１５】
本発明の別の構成要素は、別個の製作ステップにおいて直接変換結晶のアノードメタライゼーションに取り付けられる別個の要素としてのインタポーザ、特にトラック長を最小にするテーラードインタポーザの構造であり、すなわちインタポーザは、直接変換結晶のアノードメタライゼーション上に堆積されない。結晶材料は多くの場合最大許容処理温度を制限し、この制限を超えると、結晶のイメージング性能が低下するので、直接変換結晶上に再配線層を堆積することは困難であり複雑である。従って、本発明によれば、米国特許出願公開第2010/327173A1号公報に開示された検出器モジュールの製造と比較して、さまざまな素子の異なる取り扱い及び異なる製造技術が、検出器モジュールを製造するために使用される。
【００１６】
本発明によれば、インタポーザは、集積回路に面する直接変換結晶のアノードメタライゼーションに接着され、はんだ付けされ又は接合される。これは一般に、例えば熱圧着、常温接着、接着と組み合わせたスタッドバンプ接合などを含む、接着、はんだ付け、及び接合の任意の形態を含み得る。接点を形成し、或る素子を他の素子に取り付けるこれらの方法は、安価であり、素子の取り扱いを容易にする。
【００１７】
別の好適な実施形態において、集積回路は、集積回路に面するインタポーザの表面に接着され、はんだ付けされ又は接合される。この場合、フレックスケーブルの第１の部分は一般に短く、インタポーザと集積回路との間の端部にのみ配置される。
【００１８】
別の実施形態において、インタポーザはキャビティを有し、マルチリードフレックスケーブルの第１の部分が、キャビティ内に少なくとも部分的に配置される。これは、スペースを節約する配置を提供する。
【００１９】
インタポーザは、好適には、検出器モジュールの安定性をもたらす剛性素子として構成される。
【００２０】
一実施形態において、マルチリードフレックスケーブルの第１の部分は、インタポーザと集積回路との間の電気通信を提供するために、インタポーザと集積回路との間に配置され、好適には集積回路の全幅にわたって配置される。これは更に安定性を向上させる。したがって、マルチリードフレックスケーブルは、インタポーザと集積回路との間の信号を再配線するためにも使用され得る。
【００２１】
別の実施形態において、第１の部分とインタポーザとが一体化されてフレックス（可撓性の）インタポーザを形成する。このようにして、再配線は、フレックスインタポーザの内部に提供されることができる。
【００２２】
好適には、検出器モジュールは、集積回路の、インタポーザと反対側の面に配置されるヒートシンクを更に有する。これは、検出器モジュールの冷却、特に集積回路の冷却を提供する。
【００２３】
マルチリードフレックスケーブルの第１の部分は、集積回路に面するインタポーザの表面に接着され、はんだ付けされ又は接合されることができる。
【００２４】
更に別の実施形態において、マルチリードフレックスケーブルの第１の部分又はインタポーザは、直接変換結晶の結晶ピクセル接点を集積回路の集積回路ピクセル接点と接続する再配線接続を有する。これは、異なるピクセル間の接続を提供する簡単でありながら効率的な方法を提供する。
【図面の簡単な説明】
【００２５】
【図１】検出器モジュールの第１の実施形態を示す断面図。
【図２】検出器モジュールの第２の実施形態を示す断面図。
【図３】検出器モジュールの第３の実施形態を示す断面図。
【図４】検出器モジュールの第４の実施形態を示す断面図。
【図５】検出器モジュールの第５の実施形態を示す断面図。
【図６】検出器モジュールの第６の実施形態を示す断面図。
【図７】検出器モジュールの第７の実施形態を示す断面図。
【図８】第１の実施形態による２つの検出器モジュールを有する検出器の一実施形態を示す断面図。
【発明を実施するための形態】
【００２６】
本発明のこれら及び他の態様は、以下に記載される実施形態から明らかになり、それらを参照して説明される。
【００２７】
図１は、検出器モジュール１の第１の実施形態の断面図を示す。検出器モジュール１は、入射光子を電気信号に変換するための、例えばＣＺＴ及び／又はＣｄＴｅ又は他の材料で作られた直接変換結晶１０（以下、ＤｉＣＯとも呼ばれる）を有する。直接変換結晶は、第１の表面に堆積されたカソードメタライゼーション１００（カソード層とも呼ばれる）及び第２の表面に堆積されたアノードメタライゼーション１０１（アノード層とも呼ばれる）を有する。
【００２８】
検出器モジュール１は更に、直接変換結晶１０と電気的に通信する集積回路１２（例えばＡＳＩＣ）を有する。この実施形態において２つの集積回路１２、１２'が設けられており、それぞれの集積回路１２、１２'が、凹部１２０、１２０'を有するが、これは一般に必要ではない。集積回路は、直接変換結晶よりも小さい幅を有し、したがって一方の側面に幅方向の凹部１２０を形成する。
【００２９】
インタポーザ１１は、直接変換結晶１０と集積回路１２、１２'との間の電気的通信を提供するために、直接変換結晶１０と集積回路１２、１２'との間に配置される。インタポーザ１１は剛性素子あり、集積回路１２、１２'に面する直接変換結晶１０のアノードメタライゼーション１０１と接触する個別の素子として形成される。この実施形態では、インタポーザ１１は、はんだボール１４によって直接変換結晶１０のアノードメタライゼーション１０１にはんだ付けされる。インタポーザ１１は更に、直接変換結晶１０に面するＡＳＩＣ１２、１２'の表面に、はんだボール１５によってはんだ付けされる。インタポーザ１１が別個の素子として形成され扱われることができる限り、はんだ付け以外の接続を形成する他のやり方も可能である。例えば、熱圧着、室温接着、スタッドバンプ接合などを含む、任意の形態の接着、はんだ付け及び接合が使用されることができる。
【００３０】
好適には、剛性インタポーザ１１は再配線機能を有し、ＲＤＬインタポーザとも呼ばれる。この目的のために、剛性インタポーザ１１は、再配線接続１６を有する。したがって、剛性インタポーザ１１は、ＡＳＩＣ１２、１２'のピクセル接点を直接変換結晶１０のピクセルに接続する。
【００３１】
複数の出力経路を提供するマルチリードフレックスケーブル１３、１３'が提供される（この実施形態では、２つのフレックスケーブル１３、１３'が提供されるが、これは一般に必要ではない）。マルチリードフレックスケーブル１３、１３'はそれぞれ、直接変換結晶１０に接続される第１の部分１３１、１３１'と、第１の部分１３１、１３１'に対し曲げられた第２の部分１３２、１３２'とを有する。第１の部分１３１、１３１'は、集積回路の幅に沿う方向であって、集積回路の長さに垂直な方向に配置される。第２の部分１３２、１３２'は、それぞれの凹部１２０、１２０'内に配置される。フレックスケーブル（例えばＣｕトラックを有する）１３、１３'は、例えばポリイミドで形成されることができ、したがって非常に小さい曲げ半径を有することができる。フレックスケーブル１３、１３'は、ＡＳＩＣ１２、１２'を外界に接続するＡＳＩＣ  Ｉ／Ｏ／Ｐ（入力／出力／電力）パッドに接触する。
【００３２】
はんだボールを用いて接触させるためには、ボールサイズと融解温度の両方の階層（hierarchy、序列）が適用されることができる。温度の階層は、個々の異なるはんだ合金によって達成されることができる：フレックスケーブル１３、１３'はまず、温度Ｔ１で融解する合金１５ａではんだ付けされ、次に、インタポーザ１１が、Ｔ２＜Ｔ１で融解するはんだボール１５により、ＡＳＩＣ１２、１２'のピクセルに接触され、最後のステップにおいて、低温で処理しなければならないＤｉＣＯ結晶１０が、Ｔ３＜Ｔ２で融解するはんだボール１４により、インタポーザ１１の上側パッドに接触される。
【００３３】
任意には、図１に示すように、共通のヒートシンク１７、例えばアルミニウムブロックが、インタポーザ１１と反対側を向くＡＳＩＣ１２、１２'の表面１２１に配置される。ＡＳＩＣ１２、１２'とは反対側を向く表面側から、空気流１８が冷却目的で供給されることができる。
【００３４】
図２は、検出器モジュール２の第２の実施形態の断面図を示す。検出器モジュール１の第１の実施形態とは異なり、検出器モジュール２は単一のＡＳＩＣ１２と単一のフレックスケーブル１３とを有する。インタポーザ１１の表面１１０にはキャビティ１１１が形成されている。キャビティ１１１内には、フレックスケーブル１３の第１の部分１３１が配置される。キャビティ１は、インタポーザ１１のコストを増大させうるが、インタポーザ１１内のキャビティ１１１（又はミルドダウン領域）は、はんだボール１５及び１５ａと同じボールサイズを使用するために必要なスペースを提供するので、検出器モジュール２のこの実施形態では、融解温度の階層のみが必要とされる。
【００３５】
検出器モジュール１、２の短いフレックスケーブル１１、１１'の場合、少数のはんだボール１５ａが、フレックスケーブル１１、１１'を曲げる曲げプロセスにおいて印加される力を受け入れなければならないので、機械的安定性が制限される。剛性ＲＤＬインタポーザ１１は、例えばセラミック又はガラスで形成されることができる。
【００３６】
図３は、可撓材料で形成された１対１インタポーザ（すなわちＲＤＬ機能なし）を有する検出器モジュール３の第３の実施形態の断面図を示す。この１対１インタポーザ１３１ａは、これにより、フレックスケーブル１３ａの第１の部分によって形成される。１対１インタポーザ１３１ａの上には、剛性ＲＤＬインタポーザ１１が、はんだボール１９を使用するはんだ付けによって取り付けられる。
【００３７】
フレックスケーブル１３ａは、Ｉ／Ｏ／Ｐ接点を検出器モジュール３の外界にもっていくという目的を果たす。ＲＤＬインタポーザ１１の上には、ＤｉＣＯ材料１０が、はんだボール１４によってはんだ付けされる。この場合、非常に長いフレックスケーブル１３ａにより、可撓性部分の機械的安定性が最大にされる。欠点は、１対１インタポーザ１３１ａの上下に２組のはんだボール１５、１９があることである。更にこの実施形態では、３つの異なる融解温度を有する融解温度階層が必要とされ得る。
【００３８】
図４は、検出器モジュール４の第４の実施形態の断面図を示す。この実施形態では、可撓性インタポーザ１３１ｂ（すなわち、フレックスケーブル１３ｂの第１の部分）が、ＲＤＬ機能をも実現し、すなわち、可撓性インタポーザ１３１ｂは、フレックスケーブルの第１の部分（１：１インタポーザ）及び剛性インタポーザの機能をあわせもつ。そのような検出器モジュール４は、それがセラミックで形成される場合、剛性ＲＤＬインタポーザを使用する検出器モジュールよりも優れたクロストーク低減を示すことさえできる。
【００３９】
ＤｉＣＯ結晶１０とフレックスインタポーザ１３１ｂとの間のはんだボール１４の行による接続は、曲げ中に加えられる力に耐える必要があり、これは２つの点において重要である。はんだ接続が破損し、及び／又はやや脆いＤｉＣＯ結晶１０が曲げ中に損傷を受け、及び／又は結晶材料が、ＤｉＣＯ結晶ブロックから引きはがされることがありうる。更に、接続はんだボールのＤｉＣＯ結晶端部に近接しているため、必要なモジュール間スペース（すなわち、隣接する検出器モジュール間のスペース）は、第１の実施形態よりもいくらか大きくなり得、第１の実施形態では、剛性インタポーザ１１が、ＡＳＩＣ１２上に延在し、インタポーザ１１とＤｉＣＯ結晶１０との間のこの第１の行のはんだボール１４を「保護」する。これは特に、第１の行のＤｉＣＯ結晶アノードがＤｉＣＯ結晶１０の端部に非常に近い場合に当てはまる。ＤｉＣＯ結晶アノードは、一般に、相互接続用の面積よりもはるかに大きいので、第１の行のはんだマスクは、曲げのためのいくらかのスペースを獲得するためにＤｉＣＯ結晶の内側に向けてシフトされることができる。すなわち、アノードのピッチは維持されるが、第１の行のはんだボール１４は、意図的にシフトされ、その結果、次の行までのピッチがわずかに小さくなる。
【００４０】
図５は、検出器モジュール５の第５の実施形態の断面図を示す。この実施形態では、後者の問題が、１対１フレックスケーブル１３ｃ、具体的にはその第１の部分１３１ｃを、剛性ＲＤＬインタポーザ１１に接合することによって、一層洗練された態様で解決される。そのような接合を得るために多数の方法が存在し、それらには以下が含まれる。
・結果的に得られる直列抵抗が低く保たれる限り（例えば、１０オームより小さい）、両方の基板をＡＣＦ（異方性導電接着剤）で接着する。
・熱圧着。
・常温接合（商業サプライヤによって提供される）；この接合プロセスでは、レーザが、２つの部分の互いに接触する表面を局所的に加熱し、その結果、プラズマ層をもたらし、それにより接合を形成する。このプロセスは、基板を接合するだけでなく、電気的接続も形成する（"No-Compromise multi-material solutions with ATB ambient temperature bonding". Richard Bijlard, CMN Vol. 8 No. 7を参照）。
【００４１】
剛性ＲＤＬインタポーザ１１は、第１の行のはんだボール１４を良好に保護する。剛性ＲＤＬインタポーザ１１が、上述したトラックの許容密度の制限を伴ってセラミックで製造される場合、欠点は、剛性ＲＤＬインタポーザ１１のより大きなクロストーク容量であり得る；フレックス１対１インタポーザ１３ｃに結合されるガラス製のＲＤＬインタポーザの組み合わせは、より低いクロスカップリングキャパシタンスを提供し、したがって、これは、ＤｉＣＯ結晶１０が曲げ中の力に対し良好に保護されるとともに、ＤｉＣＯ結晶１０からはんだボールを引き離すことが、インタポーザ１１によって防止されるので、良い解決策である。
【００４２】
図６は、反対の組み合わせ、すなわち剛性の１対１インタポーザ１１ａに低温接合されるフレックスＲＤＬインタポーザ１３１ｄを利用する検出器モジュール６の第６の実施形態の断面図を示す。これは、フレックスインタポーザのクロストークキャパシタンスの減少に関して利益を提供し、脆いＤｉＣＯ結晶１０に曲げによるダメージを与えるリスクを排除する。曲げの間に、はんだボール１４の第１の行１４ａに及ぼされる力が、１：１インタポーザ１１ａ（セラミック又はガラス製）とフレックスケーブル１３ｄとの間の接合接続に損傷を与えるという問題がありうる。１対１インタポーザ１１ａの第１の行１４のところにのみ小さなＲＤＬ機能を導入することによって、この問題は大幅に軽減されることができる。この選択肢では、セラミック製の１対１インタポーザ１１ａが、フレックスケーブル１３ｄと組み合わされて使用されることができる；ガラスは、その機械的特性のために回転ガントリ上では十分に信頼できないことがありうる。
【００４３】
図７は、検出器モジュール７の第７の実施形態の断面図を示す。この実施形態では、フレックスインタポーザ１３１ｄが、はんだボール２０の行によって剛性インタポーザ１１ａに接触される。
【００４４】
図８は、第１の実施形態１による（あるいは任意の他の実施形態に従う）２つの検出器モジュール１、１'を有する検出器５０の実施形態の断面図を示す。図８に示されるように、検出器モジュール１、１'は、それらの間に空いたスペースがほとんどない状態で、互いに非常に接近して互いに隣接して配置され得る。
【００４５】
本発明が、図面及び前述の説明において詳しく図示され説明されたが、そのような図示及び説明は、例示的又は説明的であり、限定的なものではないと考えられるべきである。本発明は、開示された実施形態に限定されない。開示される実施形態に対する他の変更は、図面、開示、及び添付の特許請求の範囲の検討から、請求項に記載の発明を実施する際に当業者によって理解され、達成されることができる。
【００４６】
特許請求の範囲において、「含む、有する（comprising）」という語は、他の構成要素又はステップを除外するものではなく、不定冠詞「a」又は「an」は複数性を除外しない。単一の構成要素又は他のユニットが特許請求の範囲に記載のいくつかのアイテムの機能を果たすことができる。特定の手段が互いに異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせが有利に使用されることができないことを示すものではない。
【００４７】
請求項中の如何なる参照符号も本発明の範囲を限定するものとして解釈されるべきでない。
【図１】
2019523402.tif 000003
【図２】
2019523402.tif 000004
【図３】
2019523402.tif 000005
【図４】
2019523402.tif 000006
【図５】
2019523402.tif 000007
【図６】
2019523402.tif 000008
【図７】
2019523402.tif 000009
【図８】
2019523402.tif 000010
【国際調査報告】
2019523402.tif 000011
2019523402.tif 000012