(57)【要約】  フォトダイオードＤｐと、メモリノードＭＮと、読み出しノードＳＮと、を備えるアクティブピクセル・センサにおいて、メモリノードが、集積化期間の終了時にフォトダイオードによって発生した電荷を含んでいるように設けられていることで、グローバルシャッタモード、および関連二重サンプリングでの集積化が可能になり、それぞれの集積化期間において、フォトダイオードからメモリノードへの少なくとも１回の電荷の転送（２）を行い、続いて、集積化期間の開始後であるが、メモリノードへの電荷の最後の転送（４）の前に中間電圧ｔ１でメモリノードに含まれている電荷量を、集積化期間の終了時にクリッピング（３）することを想定している。ピクセルは、その後、関連二重サンプリングＣＤＳによって、１行ずつ読み出しされる。集積化期間の間の、クリッピングによるメモリノードへの１つまたは複数の中間転送により、低レベルの環境光に対する良好な感度を維持しながら、センサのダイナミックレンジを高レベルの環境光にまで拡張することが可能になる。
2019502323.tif 000002
【特許請求の範囲】
【請求項１】
１行ずつピクセルを読み出しするフェーズの前に、前記ピクセルのすべてに共通の集積化期間を適用する、アクティブピクセル・イメージセンサにおける画像キャプチャ方法であって、各ピクセルが、感光性エレメント（Ｄｐ）と前記ピクセルの読み出しノード（ＳＮ）との間のメモリノードであって、第１の電荷転送トランジスタ（ＴＲ１）が、前記感光性エレメントと前記メモリノードとの間に配置され、第２の電荷転送トランジスタ（ＴＲ２）が、前記メモリノードと前記読み出しノードとの間に配置されたメモリノード（ＭＮ）を備える画像キャプチャ方法において、それぞれの新たな集積化期間において、前記ピクセルのすべてにわたって同時に、以下の制御ステップ、すなわち、
−前記第１の転送トランジスタのすべてのゲートに対して、
−前記集積化期間の開始（ｔ０）と終了との間の中間電圧（ｔ１）で、フォトダイオードから前記メモリノードへの電荷の転送を制御する、少なくとも１回の第１の電圧パルス（Ｐ１ａ）、および
−前記集積化期間の前記終了時の最終電圧パルスであって、前記パルスの終了が目下の集積化期間の終了を示し、前記フォトダイオードから前記メモリノードへの電荷の最終転送を制御する最終電圧パルス（Ｐｆ）を印加するステップと、
−前記第２の転送トランジスタのすべてのゲート（ＴＲ２−ｇ）に対して、それぞれの第１の電圧パルス（Ｐ１ａ）の後であり、かつ、前記最終電圧パルス（Ｐｆ）の前に、第２の電圧パルス（Ｐ２ａ）を印加し、前記第２の電圧パルス（Ｐ２ａ）が、前記メモリノードの電位（ＶＭＮ）に対して、前記第２のトランジスタの前記ゲートの下の電位障壁の高さ（ｈａ）を設定することで、前記メモリノードにおいて保持可能な電荷の最大量（Ｑ０）を超える前記メモリノードにおける前記電荷が、クリッピング可能であるようにするステップと、
を含むことを特徴とする方法。
【請求項２】
請求項１に記載の方法において、１つの集積化期間につき、Ｎが少なくとも１に等しい整数である、Ｎ回の第１のパルスおよび第２のパルスの印加を含むとともに、集積化期間の間に印加された前記Ｎ回の第１の電圧パルスが、前記集積化期間を、長さが次第に小さくなっていくＮ＋１回の連続的な集積化継続時間に分割し、前記Ｎ回の第２の関連付けされた電圧パルスが、前記集積化期間にわたって増加し続ける、前記メモリノードにおけるＮ回のクリッピングの閾値（Ｑ０，Ｑ’０）を規定することを特徴とする方法。
【請求項３】
請求項２に記載の方法において、Ｎ＝２であることを特徴とする方法。
【請求項４】
Ｎが、環境光の測定値に従って、好ましくは１および２から選択された値で設定される、請求項２に記載の方法。
【請求項５】
それぞれの第１のパルスの印加の時間、および／またはそれぞれの第２のパルスに関連付けされた前記クリッピングの閾値（Ｑ０，Ｑ’０）が、前記環境光の測定値に従って決定される、請求項１〜４のいずれか一項に記載の方法。
【請求項６】
１つの行の前記ピクセルのそれぞれを前記読み出しするフェーズが、基準レベルの第１のサンプリング（ＳＨＲ）が前記読み出しノードの初期化に対応し、次に、信号レベルの第２のサンプリング（ＳＨＳ）が、前記集積化期間の前記終了時に前記メモリノードに含まれている前記電荷であって、かつ、読み出しのために前記読み出しノードに転送された前記電荷に対応する関連二重サンプリングをピクセルごとに適用する、請求項１〜５のいずれか一項に記載の方法。
【請求項７】
アクティブピクセルの少なくとも１つの行を備えるアクティブピクセル・イメージセンサであって、アクティブピクセルがそれぞれ、感光性エレメント（Ｄｐ）と前記ピクセルの読み出しノード（ＳＮ）との間のメモリノードであって、第１の電荷転送トランジスタ（ＴＲ１）が、前記感光性エレメントと前記メモリノードとの間に配置され、第２の電荷転送トランジスタ（ＴＲ２）が、前記メモリノードと前記読み出しノードとの間に配置されたメモリノード（ＭＮ）と、画像キャプチャに必要な信号を順番に並べるためのシーケンシング回路であって、前記ピクセルのすべてに共通の集積化期間、および各行の前記ピクセルを連続的に読み出しするフェーズを含むシーケンシング回路（ＳＱ）と、を備えるとともに、前記シーケンシング回路が、請求項１〜６のいずれか一項に記載の制御方法を実施するように構成されていることを特徴とする、アクティブピクセル・イメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ技術を用いるアクティブピクセルに基づいて動作する電子イメージセンサに関する。より正確には、本発明は、アクティブピクセルを構成する様々なトランジスタを制御するための方法に関する。
【背景技術】
【０００２】
アクティブピクセルは、たいていの場合、受光した光子を電荷に変換するフォトダイオードと、この電荷の読み出し、およびその電圧への変換を制御可能にする複数のＭＯＳ型トランジスタと、を備える。マトリクスアレイ・センサでは、ピクセルの行は、個別にアドレスされ、ピクセルによって出力された電圧は、所与の列のピクセルに共通の列導体に印加される。列の下部の読み出し回路により、アドレスされたピクセルの行ごとに、列に存在する電圧をサンプリングすることが可能になる。サンプリングは、読み出し回路のキャパシタに蓄積される。次に、サンプリングは、アナログ−デジタル変換器（例えば、ピクセルの列ごとに１つの変換器）によってデジタル形式に変換される。
【０００３】
フォトダイオードを用いるアクティブピクセルは、概して、少なくとも４つのトランジスタを備える。すなわち、フォトダイオードから、読み出しノードと呼ばれる容量性電荷蓄積ノードに電荷を転送する役目を果たす転送トランジスタ、電圧フォロワー構成で接続され、かつ、ゲートが読み出しノードに接続されて、ソースにこのノードの電圧を表す電圧をもたらすようになっている読み出しトランジスタ、行導体によって制御された、ピクセルの行全体を選択するための行選択トランジスタであって、ピクセルのフォロワートランジスタの出力部を対応する列導体に接続可能にすることにより、列の下部の読み出し回路に接続可能にする選択トランジスタ、そして読み出しノードの電位を基準値にリセットすることを可能にするリセットトランジスタである。
【０００４】
これらのアクティブピクセル構造により、グローバルシャッタ技術と呼ばれる技術を用いて画像をキャプチャすることが可能になる。すなわち、ピクセルはすべて、ピクセルのすべてに共通の集積化期間中に、光によって発生した電荷を集積する。次に、ピクセルは、１行ずつ順次読み出しされる。このキャプチャ技術は、特に、移動物体の画像をキャプチャするときに歪み効果を回避することが可能になるので、ローリングシャッタ技術と呼ばれる集積化技術と比較して有利である。
【０００５】
共通の集積化フェーズにおけるピクセル制御シーケンスは以下の通りである。
−初期化制御パルスの間、すべてのフォトダイオードから電荷が押し出される。パルスの終了により、フォトダイオードの集積化期間が開始される。すなわち、フォトダイオードは、露光される光の影響下で発生した電荷を再び蓄積することができる。これは、初期化パルスの間、転送トランジスタおよび読み出しノードのリセットトランジスタが同時にオンにされ、次に、リセットトランジスタのドレインを介して、電荷を取り除くことによって実現することができる。しかしながら、概して、特別な第５のトランジスタを用いてフォトダイオードをリセットすることが好ましい。第５のトランジスタのソースは、ピクセルのフォトダイオードに接続され、このトランジスタのドレインを介して電荷が取り除かれる。
−転送トランジスタのゲートに印加される制御パルスの間、すべての転送トランジスタが同時にオンにされている。目下の集積化期間の開始から各フォトダイオードによって蓄積された電荷は、関連付けされた読み出しノードに転送される。この転送制御パルスの終了により、ピクセルのすべてについての集積化期間が終了する。
【０００６】
それぞれの集積化期間の後に、ピクセルを読み出しするフェーズを開始することができる。ピクセルは、１行ずつ順次読み出しされる。行のピクセルのそれぞれについて、選択制御パルスの間、ピクセルの選択トランジスタがオンにされ、この間に、
−列導体に適用される信号レベルが、ピクセルの列の下部の読み出し回路においてサンプリングされ、次に、
−読み出しノードの初期化トランジスタが、リセット制御パルスの間オンにされ、列導体に適用される基準レベルが、読み出し回路においてサンプリングされる。
【０００７】
読み出し回路は、出力として、ピクセルの信号レベルと基準レベルとの間の差の測定値をピクセルごとに送達する。しかしながら、ｋＴＣノイズと呼ばれるランダムノイズが排除されていないので、このレベルは、フォトダイオードで発生した電荷量の正確な測定値ではない。実際、このノイズは、リセットトランジスタによる読み出しノードのリセットによって発生し、読み出しノードに印加される電位がまったく確かではないことを意味する。この不確実性の排除を可能にして、当該集積化期間の間、ピクセルのフォトダイオードで発生した電荷量を正確に測定できるようにするためには、まず、基準電位レベルをサンプリングするように、しかも、（転送）信号レベルを確定した後にのみ、このサンプリングを行うように、読み出しノードを初期化できることが必要である。これは、関連二重サンプリング（ＣＤＳ：ｃｏｒｒｅｌａｔｅｄ  ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ）読み出しと呼ばれる。上述のような４つまたは５つのトランジスタ構造を用いて、すべてのピクセル上で同時に共通の集積化シーケンスを実行するときにＣＤＳ読み出しが可能であることは知られていない。
【０００８】
したがって、従来技術では、フォトダイオードと読み出しノードとの間にメモリノードを備える構造が提案されてきた。メモリノードにより、すべてのピクセルに共通のそれぞれの集積化期間の後にフォトダイオードによって発生した電荷を蓄積し、それにかかる時間の間、ピクセルの各行において、ピクセルのそれぞれの読み出しノードを初期化し、また、行のピクセルのそれぞれの読み出し回路において対応する基準レベルをサンプリングし、次に、メモリノードから読み出しノードに電荷を転送し、読み出し回路において信号レベルをサンプリングすることが可能になる。このとき、対応するアクティブピクセル構造は、２つの転送トランジスタ（またはゲート）を備える。フォトダイオードとメモリノードとの間の第１の転送トランジスタ、およびメモリノードと読み出しノードとの間の第２の転送トランジスタである。このとき、フォトダイオードとメモリノードとの間の第１の転送トランジスタは、ピクセルのすべてについてそれぞれの集積化期間の終了を同時に制御するトランジスタである。なおこの終了は、メモリノードにおける転送制御パルスの終了と同時に起こる。第２の転送トランジスタは、一連のピクセル行の読み出しフェーズで用いられる。
【０００９】
これらのアクティブピクセル構造は、例えば、特許文献仏国特許第２９６１６３１号明細書および特開２００６−３１１５１５０号公報において提案されており、同一の集積化期間において、すべてのピクセルにより同時に画像をキャプチャすること、およびピクセルを１行ずつＣＤＳ読み出しすること、の両方を可能にすることで、下限で最適化されたダイナミックレンジを提供する。なぜなら、それらは低読み出しノイズ構造（ＣＤＳ読み出し）であるからである。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】仏国特許第２９６１６３１号明細書
【特許文献２】特開２００６−３１１５１５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、ピクセルのサイズは、主としてフォトダイオードが占める面積によって決定されるが、ピクセルのサイズを大きくせずに、高レベルの環境光用にピクセルの上限ダイナミックレンジを向上させることもまた求められる。
【００１２】
提案されている１つの解決策は、複数の画像を様々な集積時間で連続的にキャプチャし、ピクセルごとに、得られた信号の中から最も適した信号を決定するというものである。しかしながら、これでは全体の取得および処理時間が長くなる。別の解決策は、飽和照射の場合に、光レベルについての情報をそこから推論するために、ピクセルが飽和されるのにかかる時間を決定するというものである。これには、より複雑な構造のピクセル、および関連する処理が存在することが前提となる。別の解決策は、集積化期間の間にフォトダイオードの初期化トランジスタを用いて、このトランジスタのゲートをトランジスタの閾値電圧を下回る設定電圧にバイアスすることにより、フォトダイオードから過剰な電荷を取り除いて、ゲートの下の半導体領域の障壁の電位を調節できるようにするというものである。このとき、ピクセルの応答は、ある一定の光度閾値を超えた対数になる。しかしながら、この解決策は、技術的ばらつき（トランジスタの閾値電圧、フォトダイオードの開回路電位）の影響を受けやすい。
【課題を解決するための手段】
【００１３】
本発明は、ピクセルの構造やサイズを修正せずに、センサのダイナミックレンジを拡張可能にする別の方法を提案する。より具体的には、本発明は、ピクセルに共通の集積化期間中に、第１の転送トランジスタを介してフォトダイオードからメモリノードへの、少なくとも１回の電荷の転送を行い、第２の転送トランジスタによって設定された閾値と比較してメモリノードに含まれている電荷量をクリッピングする動作により、この電荷をクリッピングする閾値に対応する光束の強度を超えた応答曲線の傾きの変化を可能にすることを想定している。
【００１４】
本発明は、イメージセンサのアクティブピクセルを制御するための方法であって、アクティブピクセル構造が、感光性エレメントと、感光性エレメントと読み出しノードとの間の読み出しノードおよびメモリノードと、感光性エレメントとメモリノードとの間の第１の電荷転送トランジスタ、およびメモリノードと読み出しノードとの間の第２の電荷転送トランジスタと、ゲートが読み出しノードに接続されたフォロワートランジスタと、少なくとも１つの、読み出しノードの初期化トランジスタと、を備える方法に関する。
【００１５】
それぞれの新たな集積化期間において、制御方法は、ピクセルのすべてに同時に適用される以下のステップ、すなわち、
−第１の転送トランジスタのすべてのゲートに対して、
−集積化期間の開始と終了との間の中間電圧で、フォトダイオードからメモリノードへの電荷の中間転送を制御する、少なくとも１回の第１の電圧パルス、および
−集積化期間の終了時の最終電圧パルスであって、フォトダイオードからメモリノードへの電荷の最終転送を制御する、最終電圧パルスを印加するステップと、
−第２の転送トランジスタのすべてのゲートに対して、それぞれの第１の電圧パルスの後であり、かつ、最終電圧パルスの前に、第２の電圧パルスを印加し、第２の電圧パルスが、メモリノードの電位に対する前記第２のトランジスタのゲートの下の電位障壁の高さを設定することで、前記メモリノードにおいて保持可能な電荷の最大量を超える前記メモリノードにおける電荷が、クリッピング可能であるようにするステップと、
を含む。
【００１６】
好ましくは、方法は、１つの集積化期間につき、Ｎが少なくとも１に等しい整数である、Ｎ回の第１のパルスおよび第２のパルスの印加を含むとともに、集積化期間の間に印加されたＮ回の第１の電圧パルスが、前記集積化期間を、長さが次第に短くなっていくＮ＋１回の連続的な集積化継続時間に分割し、Ｎ回の第２の関連付けされた電圧パルスが、集積化期間にわたって増加し続ける、メモリノードにおけるＮ回のクリッピングの閾値を規定する。
【００１７】
Ｎは、２に等しくなるように選択されると有利である。そうでなければ、Ｎは、環境光の測定値に従って、好ましくは１および２から選択された値で設定される。
【００１８】
１つの変形例では、それぞれの第１のパルスの印加の時間、および／またはそれぞれの第２のパルスに関連付けされたクリッピングの閾値が、環境光の測定値に従って決定される。
【００１９】
１つの行のピクセルのそれぞれを読み出しするフェーズでは、方法は、基準レベルの第１のサンプリングが読み出しノードの初期化に対応し、次に、信号レベルの第２のサンプリングが、集積化期間の終了時にメモリノードに含まれている電荷であって、読み出しのために前記読み出しノードに転送された電荷に対応する関連二重サンプリングをピクセルごとに有利に適用する。
【００２０】
本発明は、アクティブピクセルの少なくとも１つの行を備えるイメージセンサであって、ピクセル構造が、感光性エレメントとピクセルの読み出しノードとの間のメモリノードであって、第１の電荷転送トランジスタが感光性エレメントとメモリノードとの間に配置され、第２の電荷転送トランジスタがメモリノードと読み出しノードとの間に配置されたメモリノードと、画像キャプチャに必要な信号を順番に並べるためのシーケンシング回路であって、ピクセルのすべてに共通の集積化期間、および各行のピクセルを連続的に読み出しするフェーズを含むシーケンシング回路と、を備えるとともに、このシーケンシング回路が、このような制御方法を実施するように構成されているイメージセンサにもまた関する。
【００２１】
本発明の他の特徴および利点は、添付の図面を参照しながら以下の説明に提示される。
【図面の簡単な説明】
【００２２】
【図１】本発明が適用され得るアクティブピクセルの全般的な構造を図示する。
【図２】画像キャプチャサイクルにおいてピクセルを制御するための制御信号のタイミング図であり、本発明の第１の例示的な実施態様では、１つのサイクルにつき１回の転送／クリッピング動作を行っている。
【図３ａ】集積化期間のサイクルのフェーズ１〜８のそれぞれについての、ピクセルの構造における対応する電位の図を示す。
【図３ｂ】集積化期間のサイクルのフェーズ１〜８のそれぞれについての、ピクセルの構造における対応する電位の図を示す。
【図３ｃ】集積化期間のサイクルのフェーズ１〜８のそれぞれについての、ピクセルの構造における対応する電位の図を示す。
【図３ｄ】集積化期間のサイクルのフェーズ１〜８のそれぞれについての、ピクセルの構造における対応する電位の図を示す。
【図３ｅ】集積化期間のサイクルのフェーズ１〜８のそれぞれについての、ピクセルの構造における対応する電位の図を示す。
【図３ｆ】集積化期間のサイクルのフェーズ１〜８のそれぞれについての、ピクセルの構造における対応する電位の図を示す。
【図３ｇ】集積化期間のサイクルのフェーズ１〜８のそれぞれについての、ピクセルの構造における対応する電位の図を示す。
【図３ｈ】集積化期間のサイクルのフェーズ１〜８のそれぞれについての、ピクセルの構造における対応する電位の図を示す。
【図４】ピクセルの対応する応答曲線であり、読み出しノードにおける電荷量を、光束の関数として示している。
【図５ａ】ピクセルのＣＤＳ読み出しシーケンスのフェーズ９〜１１のそれぞれについての、ピクセルの構造における対応する電位の図を示す。
【図５ｂ】ピクセルのＣＤＳ読み出しシーケンスのフェーズ９〜１１のそれぞれについての、ピクセルの構造における対応する電位の図を示す。
【図５ｃ】ピクセルのＣＤＳ読み出しシーケンスのフェーズ９〜１１のそれぞれについての、ピクセルの構造における対応する電位の図を示す。
【図６】１つの画像キャプチャのサイクルにつき２回の転送／クリッピング動作を行う別の例示的な実施態様についての、ピクセルの信号タイミング図を示す。
【図７】１つの画像キャプチャのサイクルにつき２回の転送／クリッピング動作を行う別の例示的な実施態様についての、ピクセルの対応する応答曲線を示す。
【発明を実施するための形態】
【００２３】
本発明は、ピクセル構造がフォトダイオードと読み出しノードとの間にメモリノードを備える、アクティブピクセル・イメージセンサによる画像キャプチャ方法に関する。本発明の方法の後続の説明を容易にするためには、このような構造の詳細な説明を提供することもまた必要である。
【００２４】
ピクセルの構造
アクティブピクセルは、ドープされた（例えば、ｐドープされた）アクティブ半導体層においてＣＭＯＳ技術を用いて生成され、さらに、原則的にはピン止めフォトダイオードと呼ばれるフォトダイオードと、容量性蓄積ノードと、トランジスタと、を備える。その実施形態は、当業者によく知られている様々なＣＭＯＳ技術を用いる。状況としては、基板がｐドープされたアクティブ半導体層を有する状況であり、基板はゼロ基準電位にバイアスされ、基板の回路には、Ｖｄｄで表示される正の電源電圧が供給されている。ピクセルの様々なトランジスタは、ゲートの下のｐ型チャネルの両側のｎ型拡散である、ソース領域およびドレイン領域を有するＮＭＯＳトランジスタである。当業者であれば、ｎドープされたアクティブ半導体層を有する基板の状況において必要な適合を行うことが可能であろう。
【００２５】
図１は、感光性エレメントと読み出しノードとの間にメモリノードを有する例示的な構造のアクティブピクセルの回路図である。ピクセルＰＩＸは、フォトダイオードＤｐと、容量性蓄積ノードであるメモリノードＭＮと、やはり容量性蓄積ノードである読み出しノードＳＮと、フォトダイオードＤｐとメモリノードＭＮとの間の第１の転送トランジスタＴＲ１、およびメモリノードＭＮと読み出しノードＳＮとの間の第２の転送トランジスタＴＲ２と、を備える。
【００２６】
ピクセルは、やはり従来のように、読み出しノードＳＮをリセットするためのリセットトランジスタであって、そのソースが読み出しノードに電気的に接続され、そのドレインが正の電源電圧Ｖｄｄに接続されているリセットトランジスタＲＳＴと、フォロワートランジスタであって、そのゲートが読み出しノードＳＮに電気的に接続され、そのドレインが電源電圧ＶｄｄにバイアスされているフォロワートランジスタＳＦもまた備える。本例では、ピクセルは、選択トランジスタＳＥＬを備える。この選択トランジスタのゲートは、ピクセルの行の選択を可能にする行導体ＣＬに接続され、ドレインは、フォロワートランジスタのソースに電気的に接続され、またソースは、マトリクスアレイの列導体ＣＣに接続されており（ピクセルは、マトリクス状に整列されており、１からｎに等しいランクｊのｎ行、かつ、１からｍに等しいランクｋのｍ列にある）、各列導体ＣＣは、列の下部で、列のピクセルのすべてに共通の読み出し回路ＣＲに接続されている。
【００２７】
本例では、第６のトランジスタＡＢもまた設けられており、これにより、そのドレインを介して電荷を取り除くことによって、フォトダイオードを初期化することが可能になっている。これが設けられていない場合には、フォトダイオードは、トランジスタＴＲ１、ＴＲ２およびＲＳＴをともに各ピクセルにおいてアクティブにする（すなわち、オンにする）ことによって初期化される。
【００２８】
実際には、これらのトランジスタすべてが、必ずしも従来のやり方で、ピクセルの他の要素とは独立して構築されているわけではなく、図１に示されるように、ソース領域、ドレイン領域、ドレインからソースを分離しているチャネル領域、およびチャネルの上方に絶縁ゲートを有する。ある一定のトランジスタは、現実には、実質的に絶縁ゲートで構成され、そこに制御電位を印加することができる。したがって、例えば、第１の転送トランジスタＴＲ１は、フォトダイオードＤｐのｎ型領域（ＴＲ１のソース）と、メモリノードＭＮのｎ型領域（ＴＲ１のドレイン）との間に位置するｐ型チャネル領域を乗り越えて、基板から絶縁された単純な転送ゲートＴＲ１−ｇで構成することができる。同様に、第２の転送トランジスタＴＲ２は、メモリノードＭＮのｎ型領域（ＴＲ２のソース）と、読み出しノードＳＮのｎ型領域（ＴＲ２のドレイン）との間に位置するｐ型チャネル領域を乗り越えて、基板から絶縁された単純な転送ゲートＴＲ２−ｇで構成することができる。さらに、初期化トランジスタＡＢのソースは、光によって発生した電荷を蓄積するフォトダイオードのｎ型領域とすることができる。また、ＲＳＴトランジスタのソースは、読み出しノードのｎ型領域とすることができる。以降の説明全体にわたって、「ゲート」という用語は、これらのトランジスタを指すように用いることができる。
【００２９】
最後に、これらのトランジスタのうちの少なくともいくつかは、複数のピクセルに共通とすることができる。特に、選択トランジスタＳＥＬ、フォロワートランジスタＳＦ、および／またはフォトダイオードの初期化トランジスタＡＢは、複数のピクセル、またはすべてのピクセルに共通とすることができる。さらに、上述したように、初期化トランジスタＡＢは、省略することができる。最後に、選択トランジスタは存在しなくてもまたよく、そのときには、選択機能は、読み出しフェーズ外からフォロワートランジスタをオフにすることが可能なドレインバイアス電圧命令を介して、リセットトランジスタによって提供される。この場合、フォロワートランジスタのソースは、列導体に直接接続されている。アクティブピクセルのこれらの構造の変形例はすべて、当業者には既知である。図１の構造に関して説明する本発明は、これらの様々な変形例にもまた適用可能である。
【００３０】
ピクセルのフォトダイオードＤｐは、通常、技術によって規定される、Ｖｐｉｎで表示された電圧にピン止めされた、ピン止めフォトダイオードであり、すなわち、ｎ型拡散領域上に表面的なｐ型拡散領域を備え、この表面的な領域が、基板の基準電位（ゼロ）にする。所与の技術ごとに、フォトダイオードの蓄積容量がその面積によって規定される。
【００３１】
読み出しノードＳＮは、概して、ｎドープされた浮遊半導体領域で構成されている。この読み出しノードの電荷蓄積容量は、そのドーパント濃度およびその幾何学的形状によって決まる。
【００３２】
メモリノードは、読み出しノードの浮遊拡散とは異なるやり方で生成しなければならない。なぜなら、読み出しフェーズにおいて、読み出しノードの基準電位レベルの事前サンプリングを各ピクセルで可能にする間に、集積化期間の終了時のフォトダイオードの電荷を蓄積するための中間蓄積ノードとして使用できるように、その電位が設定可能でなければならないからである。しかしながら、その蓄積容量は、読み出しノードの蓄積容量と等価でなければならない。当業者は、この目的のために、様々な読み出しノード技術を利用することが可能である。一例では、読み出しノードは、ゲートが乗り越えている半導体領域によって生成され、このゲートが、フォトダイオードのＶｐｉｎレベルとＶｄｄとの中間の、決められたレベルの電位で、メモリノードの半導体領域をゲートの下に構成可能にする電位にバイアスされる。したがって、集積化期間の終了時にフォトダイオードからメモリノードに電荷を転送することが可能である。また、結果として、読み出しフェーズにおいて、メモリノードに含まれている電荷を読み出しノードに転送することが可能である。印加される電位は、該当するフェーズに従って変わり得るが、以下の説明を簡単にするために、メモリノードＭＮの電位は、以下では確定した固定値ＶＭＮであるとみなすことにする。メモリノードの電荷蓄積容量は、この例では、ゲート容量（したがって、その幾何学形状）、ドーパント濃度などに依存している。
【００３３】
他のメモリノード構造、例えば、特許文献国際公開第２００６１３０４４３号パンフレット、米国特許第５９８６２９号明細書、または仏国特許第２９６１６３１号明細書に記載されているような構造を用いることも可能であろう。
【００３４】
制御方法
説明してきたようなピクセル構造は、特に、画像キャプチャサイクルがピクセルのすべてに共通の１つの集積化期間を含み、その後にピクセルの１行ずつの読み出し、すなわち関連二重サンプリング読み出し（ＣＤＳ読み出し）が続く画像キャプチャ方法に適している。ピクセルは、通常、ピクセルの行および列からなるマトリクスに整列されることが規定される。
【００３５】
集積化
本発明に従って、継続時間Ｔｉの共通の集積化期間に、フォトダイオードからメモリノードへの少なくとも１回の電荷の転送を、集積化期間の開始と終了との間の中間電圧で行い、これらの中間転送のそれぞれに続いて、決められた閾値に対して、メモリノードに含まれている電荷量をクリッピングすることが提案されている。フォトダイオードは、第１の転送に続いて、再び電荷の蓄積を開始する。集積化期間の終了時に、この新たな電荷は、メモリノードに転送され、集積化期間中に行われた１回または複数回の転送、およびクリッピング動作の後にメモリノードにすでに含まれている電荷に追加される。中間電圧でのメモリノードへの電荷の転送は、第１の電圧パルスを第１の転送ゲートに印加することにより制御される。メモリノードに含まれている電荷のクリッピングは、この第１のパルスの後に、第２の電圧パルスを第２の転送ゲートに印加することにより実現される。また、このパルスの電圧は、メモリノードの電位に対して第２の転送トランジスタのゲートの下の半導体領域の電位障壁の高さを設定することにより、クリッピング閾値、すなわち、メモリノードに保持可能な電荷の最大量を設定する決められたレベルにある。
【００３６】
これについて、ここで図２のタイミング図、および図３の各図を用いて、詳細に説明することにする。これらの図は、本発明の１つの例示的な実施態様における集積化期間の様々なフェーズ（１）〜（５）についての、図１のピクセル構造における電位を示す。この実施態様では、集積化期間中に、かつ、すべてのピクセルに同時に、Ｎ＝１回の転送が行われ、これに続いて、メモリノードに含まれている電荷を１回クリッピングする動作が行われる。
【００３７】
図３のこれらの図では、様々なトランジスタゲートは、矩形で表されており、その背景色は、印加されたゲート電位の値を表示する。すなわち、白＝ゼロ、黒＝Ｖｄｄ、グレー＝ゼロとＶｄｄとの間の中間電位を表示する。
【００３８】
初期状態（図示せず）は、転送トランジスタがオフ状態にあるところから開始される。集積化期間の間、読み出しノードの初期化トランジスタは、概して（Ｖｄｄでのゲート）オンになり、読み出しノードＳＮを電源電圧Ｖｄｄに接続する。
【００３９】
集積化サイクルは、フォトダイオードをすべて初期化するフェーズ（１）から始まる。本例では、電圧パルスＰｉが、フォトダイオードの初期化ゲートＡＢ−ｇに印加され（図２および図３ａ）、これにより、初期化トランジスタＡＢが完全にオンになり、初期化トランジスタのドレインＤＡＢを介してすべての電荷のフォトダイオードが空になるようにする。初期化パルスＰｉの終了により、これらのトランジスタＡＢが再びオフになり、新たな画像キャプチャサイクルのピクセルに共通の集積化期間の開始電圧ｔ０を設定する（図３ｂ）。
【００４０】
本発明によれば、フォトダイオードによって電荷を集積化する期間に、中間電圧で、フォトダイオードからメモリノードＭＮに電荷を転送するフェーズ（２）の少なくとも１つのシーケンスが想定され、この後、メモリノードに電荷を転送する最終フェーズ（４）の前に、メモリノードＭＮに含まれている電荷をクリッピングするフェーズ（３）が続く。
【００４１】
このシーケンスは以下のように進行する。
−中間転送フェーズ（２）（図３ｃおよび図３ｄ）：集積化期間の開始（時間ｔ０）後、時間ｔ１において、第１の電圧パルスＰ１ａが、ピクセルのすべての第１の転送ゲートＴＲ１−ｇに同時に印加され、また、電圧パルスは、フォトダイオードからメモリノードへの電荷の転送が十分可能になるまで、ゲートＴＲ１−ｇの下の半導体領域の電位障壁を低下させる。実際には、電圧パルスＰ１ａは、ＶｐｉｎとＶｄｄとの間になり、技術によって決定されることになる。時間ｔ０からフォトダイオードに蓄積され、かつ、フォトダイオードが発生し続ける電荷はすべて、メモリノードＭＮに転送される（図３ｃ）。このパルスの（時間ｔ２における）終了時に、フォトダイオードは、メモリノードからもう一度隔離され、光生成電荷の蓄積（維持）をもう一度開始する（図３ｄ）。
−クリッピングフェーズ（３）（図３ｅおよび図３ｆ）：第１のパルスの終了後、時間ｔ３において、第２の電圧パルスＰ２ａが、ピクセルのすべての第２の転送ゲートＴＲ２−ｇに印加される。このパルスの電圧は、メモリノードの電位ＶＭＮに対して第２のゲートの下に電位障壁の高さｈａを構成する中間電圧Ｖａである。この障壁の高さが、メモリノードに保持可能な電荷の最大量Ｑ０（図３ｅにおいて斜線のパターンで表示されている）を設定する。過剰な電荷は、集積化期間の少なくともこの時間の間はオンにされている、読み出しノードＳＮおよびリセットトランジスタを介して、電力供給源Ｖｄｄの方向に取り除かれる。実際には、Ｖａは、好ましくは０〜ＶＭＮの電圧であり、所望の閾値Ｑ０（ＶＭＮを超えると、有意なクリッピング効果がなくなる）を得るための技術に応じて規定される。第２のパルスＰ２ａの終了時に、メモリノードは、もう一度読み出しノードＳＮおよびフォトダイオードから完全に隔離される（図３ｆ）。
【００４２】
読み出しノード、および読み出しノードのリセットトランジスタＲＳＴが、過剰な電荷をメモリノードから取り除くための自然な経路を提供していることに留意されたい。しかしながら、実施態様の他のやり方では、専用のトランジスタを有する特定の除去構造を想定することができ、このトランジスタの場合であれば、アクティブなクリッピングフェーズ（３）でオンになっている。
【００４３】
集積化期間の転送のこのシーケンス、およびクリッピングフェーズの後に、集積化期間の終了を示す、最終転送フェーズ（４）が続く（図３ｇおよび図３ｈ）。このフェーズ（４）では、電圧パルスＰｆは、時間ｔｆにおいて、第１の転送トランジスタのゲートに印加され、この最終パルスの終了（立ち下がりエッジ）が、時間ｔ０＋Ｔｉにおいて、ピクセルのすべてについての集積化期間が終了したことを示す。このパルスにより、第１の転送パルスの終了以来フォトダイオードによって蓄積された電荷を、メモリノードＭＮに転送することが可能になる。この電荷は、転送フェーズ（２）およびクリッピングフェーズ（３）の後にメモリノードに保持された電荷に追加され、ピクセルによってキャプチャされた信号レベルを表す電荷量を構成する（図３ｇ）。読み出しフェーズにおいて、次に読み出しされるのは、このレベルであるが、それは、従来のやり方で、関連二重サンプリングで行うことが好ましい。
【００４４】
集積化期間中の時間ｔ１における転送フェーズ（２）により、集積化期間Ｔｉは、２つの連続した集積化継続時間ＴｉａおよびＴｉｂに分割され、第１の集積化継続時間Ｔｉａの終了時に行われる後続のクリッピングフェーズ（３）により、次に、ピクセルのダイナミックレンジの拡張、すなわち、低レベルの照度に対する感度を変化させずに、高レベルの照度の場合に、飽和を避けるピクセルの容量の拡張が可能になる。
【００４５】
これは、図４の対応する応答曲線によって示されている。応答曲線は、１つの集積化期間の終了時に得られた電荷量、したがって、メモリノードにおける電荷の最終的な量を、光束Ｆの関数として表している。
【００４６】
具体的には、２つの可能性がある。すなわち、
−第１の集積化期間中にフォトダイオードが受光した光束Ｆがかなり小さいことで、光生成電荷量Ｑａ（図２）が電荷量Ｑ０以下になっているか、
−光束Ｆが、時間Ｔｉａの後に電荷量Ｑ０を生成する閾値Ｆ０よりも大きいか、のいずれかである。
【００４７】
第１の場合では、第２のゲートＴＲ２−ｇの下に構成された電位障壁によって閉じ込められるので、フェーズ（２）中にメモリノードに転送された電荷量Ｑａは、クリッピングフェーズ（３）の終了時にメモリノードにとどまり、この量Ｑａは、ＦおよびＴｉａに正比例する。電荷の蓄積は、第１の転送の終了時に再開され、継続時間Ｔｉｂの間続き、ＦおよびＴｉｂに正比例する電荷Ｑｂを発生させる。最終転送フェーズ（４）において、第２の集積化継続時間Ｔｉｂ中にフォトダイオードに蓄積された電荷は、メモリノードＭＮに転送され、それ以前の電荷に追加される。継続時間Ｔｉｂの終了時には、メモリノードには、電荷量Ｑａ＋Ｑｂが含まれているが、これは、光束の強度Ｆ、および合計集積化継続時間Ｔｉ＝Ｔｉａ＋Ｔｉｂに正比例する。また、次のピクセル読み出しシーケンスにおいて読み出しされるのは、この電荷量Ｑａ＋Ｑｂである。
【００４８】
したがって、光束が閾値Ｆ０未満であるとき、ピクセルの出力信号を形成する、ピクセルに蓄積された電荷量は、強度Ｆ、および合計集積化継続時間Ｔｉ＝Ｔｉａ＋Ｔｉｂに正比例する。図４に示された、Ｆの関数としての合計電荷Ｑ＝Ｑａ＋Ｑｂの応答曲線は、合計継続時間Ｔｉ＝Ｔｉａ＋Ｔｉｂによって決定される傾きを有する第１の、直線の区分（Ｅ＜Ｅ０の間）を有する。
【００４９】
第２の場合では、第１の集積化継続時間Ｔｉａ中にフォトダイオードによって光生成された電荷量Ｑａは、閾値Ｑ０よりも大きい。その後、余分な電荷は、クリッピングフェーズ（３）において空にされ、このフェーズの終了時には、閾値Ｑ０だけがメモリノードに残されている。第２の集積化継続時間Ｔｉｂ中に、フォトダイオードは、光束の強度Ｆ、および継続時間Ｔｉｂに正比例する、新たに光生成された電荷量Ｑｂを蓄積する。第２の集積化継続時間Ｔｉｂの終了時における、最終転送フェーズ（４）の結果としての、この結論は、メモリノードＭＮがＱ０＋Ｑｂの合計である電荷量を含むということである。別の言い方をすれば、最終的な電荷量は、Ｆ０．Ｔｉａ＋Ｆ．Ｔｉｂに正比例する。これは、Ｆ０．（Ｔｉａ＋Ｔｉｂ）＋（Ｆ−Ｆ０）．Ｔｉｂのように書いてもまたよい。このとき、Ｆは、Ｆ０を超えて受光した光束であり、Ｆ０は、電荷閾値Ｑ０までの光束である。
【００５０】
したがって、Ｆ０を超えると応答曲線は直線であり、その傾きは、比率Ｔｉｂ／（Ｔｉａ＋Ｔｉｂ）に関して、Ｆ０未満の直線の傾きよりも緩やかである。
【００５１】
全体として、照度の関数としての合計電荷量の曲線は、２つの連続した傾きを有する折れ線の直線であり、第１の傾きが急であることで、センサが低レベルの光束に対して良好な感度を維持することが可能になっており、また、第２の傾きが緩やかであることで、センサのダイナミックレンジを高レベルの光束まで拡張することが可能になっている。フォトダイオードが電荷量Ｑｓに対して飽和していると仮定すると、この電荷量は、曲線が第１の傾きだけを含む場合（この場合には、フォトダイオードは、図４で参照した光束Ｆｓ０に対して飽和している）よりも高いレベルの光束Ｆｓ１に達していることがわかる。したがって、ダイナミックレンジ、すなわち、高レベルの照度（曲線の第２の部分）の場合に飽和を回避するピクセルの容量は、低レベルの照度（曲線の第１の部分）に対する感度を低下させることなく、Ｆｓ０からＦｓ１に増大している。
【００５２】
拡張されたダイナミックレンジにおける応答曲線は、このように、決められた継続時間Ｔｉ（この値Ｔｉが第１の直線の傾きを決定している）の集積化期間の間、値ＶａおよびＴｉｂによって調整することができる。フェーズ（３）における第２の転送ゲートＴＲ２−ｇに印加される電位Ｖａの選択により、Ｑ０に対して選択された値で傾きが変化する点が決まる。また、第２の集積化継続時間Ｔｉｂは、第１の継続時間Ｔｉａよりも短時間であることが好ましいが、この継続時間により第２の直線の傾きが決まる。通常、Ｔｉａの５〜１０％に等しい第２の集積化継続時間Ｔｉｂを選択することが可能である。
【００５３】
一般には、Ｎ回の中間転送／クリッピング動作とすることが可能である。例えば、図７は、図６のタイミング図に従って、Ｑ’０に対する第２の転送／クリッピング動作が、Ｑ０に対する第１の転送／クリッピング動作の後であり、かつ、最終転送の前に行われていれば、生じ得る応答曲線の変化を図示している。すなわち、このとき、集積化期間の合計継続時間Ｔｉにおいて、転送フェーズ（２）およびクリッピングフェーズ（３）のシーケンスが、集積化期間が終了する前に、Ｎ＝２回繰り返されている。しかしながら、第１のクリッピングによって規定された電荷Ｑ０よりも高い電荷Ｑ’０をメモリノードで維持するために、１回目と比較して、２回目のクリッピングは少なくなる。したがって、第２の転送ゲートＴＲ２−ｇに印加された第２のパルスＰ２ｂは、１回目に印加されたレベルＶａよりも低い電圧レベルＶｂを有する。このレベルＶｂは、第１のシーケンスの高さｈａよりも高い、これらの第２ゲートの下の電位障壁の高さを規定する。電圧Ｖｂによってこのように規定された電荷Ｑ’０は、第２の照明閾値Ｆ’０に対応する。次に、集積化期間Ｔｉは、３つの連続した集積化継続時間Ｔｉａ、ＴｉｂおよびＴｉｃに分かれ、それらは、長さが次第に短くなっていくことが好ましい。さらに、応答曲線は、１つではなく、点（Ｑ０，Ｆ０）、および点（Ｑ’０，Ｆ’０）に対応する２つの区切り点を含む。
【００５４】
照度Ｆ’０のレベルを超え、ピクセルを飽和させる値Ｆｓ’１未満では、第２のクリッピング動作の後にメモリノードＭＮに存在する電荷の総量は、Ｆ０．（Ｔｉａ＋Ｔｉｂ＋Ｔｉｃ）＋（Ｆ’０−Ｆ０）．（Ｔｉｂ＋Ｔｉｃ）＋（Ｆ−Ｆ’０）．Ｔｉｃに正比例する。第１の傾きは、合計集積化継続時間Ｔｉによって規定される。第２の傾きは、継続時間Ｔｉｂ＋Ｔｉｃによって規定される。第３の傾きは、継続時間Ｔｉｃによって規定される。図６の曲線から、点（Ｆ０，Ｑ０）と飽和点（Ｆ’ｓ１，Ｑｓ）との間で単一の直接の傾きを選択した場合のみ、Ｆ０とＦ’０との間の部分で高い感度を維持しながら、飽和照度値Ｆ’ｓ１を前回の値Ｆｓ１よりも大きくすることが可能であることがわかる。
【００５５】
理論上は、制御方法は、一般には、最終転送の前のＮ回の転送／クリッピング動作とすることが可能である。しかしながら、実際には、全範囲にわたって感度を最適化して、Ｎ＝２回の転送／クリッピング動作を選択することが有利である。Ｎ＝２を超えると、設定可能なクリッピング閾値に対する技術的制約がかなり大きい。
【００５６】
環境光の測定値に従って、好ましくは値１および２からＮの値を設定するようにしてもまたよい。例えば、平均的な環境光の状況で１に等しくなり、かつ、より極端なレベルの環境光が測定され得る場合には、２に等しくなるようにＮが選択されるようにすることが可能である。
【００５７】
読み出し
集積化期間が終了すると、ピクセルを読み出しするフェーズを開始することができる。読み出しは、従来技術の通常の方法で、１行ずつ順次実行される。読み出しは、関連二重サンプリング式であることが好ましい。図２および図５によって図示されるように、読み出しは以下のように実行される。
−ランクｊ（ｊ＝１〜ｎ）のピクセルの各行は、本例では、選択トランジスタＳＥＬのゲートＳＥＬ−ｇに印加されるそれぞれの選択制御パルスＳＥＬ＜ｊ＞によって、一度に１つずつ選択される。行の各ピクセルに対するこの選択の効果は、フォロワートランジスタＳＦのソースを、関連付けされた列導体ＣＣ＜ｋ＞に、したがって、列の下部の読み出し回路ＣＲ（図１）に、電気的に接続することである。ピクセルのＣＤＳ読み出しは、電源電圧Ｖｄｄから読み出しノードを隔離しながら（選択された行のピクセルのゲートＲＳＴ−ｇの電位を０にする）、この選択時間中に行われ、一連の以下のフェーズ（５）〜（７）を含む。
−フェーズ（５）：読み出しノードＳＮの基準電位が、列の下部の読み出し回路においてサンプリングされる。このサンプリングは、図２および図５ａに命令ＳＨＲによって表されている。
−フェーズ（６）：選択された行のピクセルの第２の転送トランジスタＴＲＡ２が、それらのゲートＴＲＡ２−ｇに印加された、レベルＶｄｄの電圧パルスによって完全にオンにされることで、メモリノードＭＮに保持されたすべての電荷が、読み出しノードＳＮ（図２、図５ｂおよび図５ｃのＳＨＳ）に転送可能になっている。
−フェーズ（７）：この転送パルスの終了時に、列導体ＣＣ＜ｋ＞の電位は、読み出しノード内の電荷の量を表す信号レベルで設定され、この信号レベルは、列の下部の読み出し回路においてサンプリングされる。
【００５８】
この読み出しシーケンスは、選択された行のピクセルのすべてに同時に適用され、次に、最後の行まで、センサのピクセルの行のそれぞれについて、連続的に繰り返される。
【００５９】
新たな集積化サイクルの新たな集積化期間、およびその後の読み出しは、新たなフォトダイオードのリセットフェーズ（１）から開始することができる。実際には、フェーズ（４）によって規定された最後の最終転送が終了次第、新たなサイクルを開始することができる。
【００６０】
様々なシーケンスの様々な制御信号が、センサの供給信号およびクロック信号に基づいて、マトリクスのピクセル（図１）を順番に並べるためのシーケンシング回路ＳＱによって、従来の方法で送達される。
【００６１】
説明してきた本発明は、ピン止めフォトダイオード技術により可能になるものよりも実質的に大きな単位面積当たり容量を提示するメモリノード技術を用いて本発明を実施することがさらに想定される場合には、小型化したセンサに特に有利である。
【図１】
2019502323.tif 000003
【図２】
2019502323.tif 000004
【図３ａ】
2019502323.tif 000005
【図３ｂ】
2019502323.tif 000006
【図３ｃ】
2019502323.tif 000007
【図３ｄ】
2019502323.tif 000008
【図３ｅ】
2019502323.tif 000009
【図３ｆ】
2019502323.tif 000010
【図３ｇ】
2019502323.tif 000011
【図３ｈ】
2019502323.tif 000012
【図４】
2019502323.tif 000013
【図５ａ】
2019502323.tif 000014
【図５ｂ】
2019502323.tif 000015
【図５ｃ】
2019502323.tif 000016
【図６】
2019502323.tif 000017
【図７】
2019502323.tif 000018
【国際調査報告】
2019502323.tif 000019
2019502323.tif 000020
2019502323.tif 000021
2019502323.tif 000022