(57)【要約】  １００ｋＨｚ乃至１００ＭＨｚの範囲の信号を受信／送信する受信器と送信器とを備える通信装置が提示される。コントローラは、受信器及び送信器の一方によって使用されるクロック信号を、受信器及び送信器の他方によって使用されるクロック信号に対してオフセットさせるように構成される。入力部と出力部との間、及び、受信器と送信器との間にスイッチ構成が設けられる。スイッチ構成は、クロックサイクルの間に受信器と送信器とを切り替えるように構成されているので、使用中にクロックサイクルの一部が信号送信に利用可能であり、クロックサイクルの一部が信号受信に利用可能である。
2019519145.tif 000002
【特許請求の範囲】
【請求項１】
通信装置であって、
１００ｋＨｚ乃至１００ＭＨｚの範囲にある信号を受信するように構成された入力部と、
前記入力部からの前記信号を受信するように構成された受信部と、
１００ｋＨｚ乃至１００ＭＨｚの範囲にある信号を出力するように構成された出力部と、
前記出力部に前記信号を供給するように構成された送信部と、
前記受信部と前記送信部との一方によって使用されるクロック信号を、前記受信部と前記送信部との他方によって使用されるクロック信号に対してオフセットさせるように構成されたコントローラと、
前記入力部と前記出力部との間、及び、前記受信部と前記送信部との間に設けられたスイッチ構成と、
を有し、
前記スイッチ構成は、使用中、信号送信のためにクロックサイクルの一部が利用可能であるとともに信号受信のために前記クロックサイクルの一部が利用可能であるように、前記クロックサイクルの間、前記受信部と前記送信部との間を切り替えるように構成される、通信装置。
【請求項２】
前記入力部が、身体結合信号を受信するように構成され、前記出力部が、身体結合信号を出力するように構成され、前記入力部及び前記出力部が、１又は複数の共通身体結合通信電極に結合されるように構成される、請求項１記載の通信装置。
【請求項３】
前記スイッチ構成が、少なくとも１つのトランジスタを有する、請求項１又は２に記載の通信装置。
【請求項４】
前記スイッチ構成が、複数のトランジスタ構成を有し、少なくとも１つのトランジスタ構成が、前記入力部と前記受信部との間に設けられるとともに、少なくとも１つのトランジスタ構成が、前記送信部と前記出力部との間に設けられる、請求項３記載の通信装置。
【請求項５】
前記入力部と前記受信部との間に設けられた少なくとも１つのトランジスタ構成が、第１の導電タイプのトランジスタを有し、前記送信部と前記出力部との間に設けられた少なくとも１つのトランジスタ構成が、異なる第２の導電タイプのトランジスタを有する、請求項３記載の通信装置。
【請求項６】
少なくとも１つのトランジスタ構成が、相補型ＭＯＳトランジスタ対を有する、請求項４記載の通信装置。
【請求項７】
前記送信部が、異なる装置に送信される信号が異なるタイムスロットで送信されるように構成される、請求項１乃至６のいずれか１項に記載の通信装置。
【請求項８】
前記コントローラが、使用中、複数の信号の各々がクロックサイクルにおいて送信及び受信されるように、前記受信部と前記送信部との一方によって使用される前記クロック信号が前記受信部と前記送信部との他方によって使用される前記クロック信号に対して複数の異なるオフセットを持つように構成される、請求項１乃至７のいずれか１項に記載の通信装置。
【請求項９】
前記コントローラが、前記装置を制御するように構成され、使用中、前記装置は、第１の初期モードと第２のモードとを持ち、前記第１の初期モードにおいて前記装置は半二重モードで動作し、前記第２のモードにおいて前記装置は全二重モードで動作する、請求項１乃至８のいずれか１項に記載の通信装置。
【請求項１０】
前記コントローラが、前記第１モードの動作において、前記クロック信号のための時間オフセットを決定するように構成される、請求項９記載の通信装置。
【請求項１１】
前記送信部及び前記受信部によって使用されるクロック信号を供給するように構成されたローカル発振器を有する、請求項１乃至１０のいずれか１項に記載の通信装置。
【請求項１２】
送信される前記信号及び前記受信信号が遷移ベースの方式で符号化される、請求項１乃至１１のいずれか１項に記載の通信装置。
【請求項１３】
前記コントローラが、前記スイッチ構成を制御するための少なくとも１つの制御信号を供給するように構成され、前記少なくとも１つの制御信号は、前記クロック信号の速度を持つ、請求項１乃至１２のいずれか１項に記載の通信装置。
【請求項１４】
請求項１乃至１３のいずれか１項に記載の装置を有する、身体結合通信装置。
【請求項１５】
第１のクロック信号を用いて、１００ｋＨｚ乃至１００ＭＨｚの範囲にある信号を受信するステップと１００ｋＨｚ乃至１００ＭＨｚの範囲にある信号を送信するステップとの一方と、
前記第１のクロック信号に対してオフセットされたクロック信号を用いて、１００ｋＨｚ乃至１００ＭＨｚの範囲にある信号を受信するステップと１００ｋＨｚ乃至１００ＭＨｚの範囲にある信号を送信するステップとの他方に切り替えるステップと、
を有し、
前記切り替えるステップは、クロックサイクルの間、前記クロックサイクルの一部が前記信号を送信するために使用され、前記クロックサイクルの一部が前記信号を受信するために使用されるようにする、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
幾つかの実施形態は、通信装置及び通信方法に関し、特に排他的ではないが、身体結合通信をサポートする通信装置及び通信方法に関する。
【背景技術】
【０００２】
電気電子技術者協会（IEEE）の802.15.6タスクグループによって標準化されたBAN（Body Area Networks）の基礎として、BCC（Body-Coupled Communications）又は身体ベースの通信が提案されている。BCCは、ヒト又は動物の身体に又はその近傍にある複数のデバイス間で情報の交換を可能にする。これは、身体表面への低エネルギー電界の容量結合又はガルバニック結合によって達成することができる。
【０００３】
身体結合通信（BCC）システムでは、情報は、送信デバイスから受信デバイスに、ユーザの身体を横切る信号を介して送信される。身体結合通信は、電界を利用して情報を送信することができる。身体結合通信（BCC）は、人体を通信チャネルとして使用する。その人体と接触しているデバイス間で、人体を介した無線通信を可能にする。信号は、空気の代わりに身体の上を伝わる。このように、通信は身体に近い領域に限定される。従って、身体の上に位置するか、接続されるか、又は、身体の近くに配置されるデバイス間で通信が可能である。
【０００４】
身体結合通信（BCC）では、信号は、身体の近く又は身体の上に配置されたカプラを介して送信される。これらのカプラは、データ信号を、例えば、電気的に又は容量的に身体に伝達する。身体チャネルの伝達特性は、約100kHzから約100MHzまでの周波数に対して良好であることが示されている。ノイズは低周波で最も高く、環境に応じて1次?3次のロールオフで低下する。従って、より低い周波数は、身体のチャネルにおける静電的干渉によってより影響され得る。100MHzを超える周波数では、波長、すなわち3m未満の波長が人体の長さの範囲に入り、人体はアンテナとして働き始める。その結果、異なる身体に位置するBCCノードは、「人体アンテナ」を使用して互いに通信することが可能である。さらに高い周波数では、カプラもアンテナとして動作し始める。従って、通信は、（人間の）身体が通信媒体として存在しない場合にも起こり得る。同じ（人間の）身体の上又はその近くに配置されたデバイスだけが通信するはずであるため、両方の効果は望ましくない。
【０００５】
交互の送信サイクルと受信サイクルがある場合、半二重方式を使用することが提案されている。これは、送信が受信機の性能に影響を与えないようにするためである。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
幾つかのアプリケーションでは、同じクロックサイクルの間に送信及び受信することができるデバイスを有することが望ましいことがある。
【課題を解決するための手段】
【０００７】
一態様によれば、１００ｋＨｚ乃至１００ＭＨｚの範囲にある信号を受信するように構成された入力部と、前記入力部からの前記信号を受信するように構成された受信部と、１００ｋＨｚ乃至１００ＭＨｚの範囲にある信号を出力するように構成された出力部と、前記出力部に前記信号を供給するように構成された送信部と、前記受信部と前記送信部との一方によって使用されるクロック信号を、前記受信部と前記送信部との他方によって使用されるクロック信号に対してオフセットさせるように構成されたコントローラと、前記入力部と前記出力部との間、及び、前記受信部と前記送信部との間に設けられたスイッチ構成と、を有し、前記スイッチ構成は、使用中、信号送信のためにクロックサイクルの一部が利用可能であるとともに信号受信のために前記クロックサイクルの一部が利用可能であるように、前記クロックサイクルの間、前記受信部と前記送信部との間を切り替えるように構成される、通信装置が提供される。
【０００８】
幾つかの実施形態は、半二重動作と比較してチャネル帯域幅を完全に利用できるという利点を有することができる。
【０００９】
幾つかの実施形態は、送信中に送信信号の受信部への直接結合を回避することができる。これにより良好な分離が得られる。
【００１０】
幾つかの実施形態は、ハードウェアリソースの効率的な使用で比較的単純に実装され得る。
【００１１】
入力部は、身体結合信号を受信するように構成され、出力部は、身体結合信号を出力するように構成されてもよく、前記入力部及び出力部は、１又は複数の共通身体結合通信電極に結合されるように構成されてもよい。幾つかの実施形態では、同じ電極を受信及び送信に使用することができる。
【００１２】
スイッチ構成は、少なくとも１つのトランジスタを有していてもよい。
【００１３】
幾つかの実施形態では、装置は、集積回路によって少なくとも部分的に実施されてもよい。代替的に又は追加的に、迅速な切り替えを達成することができる。
【００１４】
スイッチ構成は、複数のトランジスタ構成を含み、前記入力部と前記受信部との間に少なくとも１つのトランジスタ構成が設けられ、前記送信部と前記出力部との間に少なくとも１つのトランジスタ構成が設けられてもよい。
【００１５】
前記入力部と前記受信部との間に設けられた少なくとも１つのトランジスタ構成は、第１の導電タイプのトランジスタを備え、前記送信部と前記出力部との間に設けられた少なくとも１つのトランジスタ構成は、第２の異なる導電タイプのトランジスタを含む。
【００１６】
これにより、送信器部分と受信器部分との間の信号結合を低減又は回避することができる。
【００１７】
少なくとも１つのトランジスタ構成は、相補型MOSトランジスタ対を含むことができる。
【００１８】
これは、電荷注入及び非対称のデューティサイクルのような影響を最小化することができる。
【００１９】
送信部は、異なるデバイスに送信される信号が異なるタイムスロットで送信されるように構成することができる。
【００２０】
これにより、通信装置は、複数の異なる装置と通信することができる。
【００２１】
コントローラは、受信部及び送信部のうちの一方によって使用されるクロック信号が、受信部及び送信部の他方によって使用されるクロック信号に対して複数の異なるオフセットを有するように構成されてもよく、使用中、それぞれの複数の信号は、クロックサイクルで送受信される信号の１つである。
【００２２】
これにより、遅延なしで、同じ装置が複数の異なる装置と通信することが可能になる。
【００２３】
コントローラは、使用中に、前記装置が第１の初期モードと第２のモードとを有するように前記装置を制御するように構成されてもよく、第１の初期モードにおいて前記装置は半二重モードで動作し、前記第２のモードにおいて装置は、全二重モードで動作する。
【００２４】
半二重は、全二重モードが使用される前に、装置間で同期するために使用され得る。
【００２５】
コントローラは、前記第１動作モードで前記クロック信号の時間オフセットを決定するように構成することができる。
【００２６】
これは、受信信号と送信信号との間の適切なオフセットが容易に決定されることを確実にすることができる。
【００２７】
通信装置は、送信部及び受信部によって使用されるクロック信号を提供するように構成されたローカル発振器を備えることができる。
【００２８】
２つを使用する半二重構成と比較して、単一の発振器を使用することができる。
【００２９】
送信されるべき信号及び前記受信された信号は、遷移に基づく方式で符号化されてもよい。
【００３０】
これにより、信号はバックグラウンドノイズの影響を受けにくくなる。
【００３１】
コントローラは、スイッチ構成を制御するための少なくとも１つの制御信号を提供するように構成されてもよく、前記少なくとも１つの制御信号は前記クロック信号の速度を有する。
【００３２】
これは、信号の受信と送信との間の迅速な移行を支援することができる。
【００３３】
身体結合通信装置は、上述の装置を備えることができる。
【００３４】
他の態様によれば、身体結合信号を受信するように構成された入力部と、前記入力部からの前記身体結合信号を受信するように構成された受信部と、身体結合信号を出力するように構成された出力部と、前記出力部に前記身体結合信号を供給するように構成された送信部と、前記受信部と前記送信部との一方によって使用されるクロック信号を、前記受信部と前記送信部との他方によって使用されるクロック信号に対してオフセットさせるように構成されたコントローラと、前記入力部と前記出力部との間、及び、前記受信部と前記送信部との間に設けられたスイッチ構成と、を有し、前記スイッチ構成は、使用中、信号送信のためにクロックサイクルの一部が利用可能であるとともに信号受信のために前記クロックサイクルの一部が利用可能であるように、前記クロックサイクルの間、前記受信部と前記送信部との間を切り替えるように構成される、通信装置が提供される。
【００３５】
上記の特徴のいずれか１又は複数をこの態様と併せて使用することができる。
【００３６】
他の態様によれば、第１のクロック信号を用いて、１００ｋＨｚ乃至１００ＭＨｚの範囲にある信号を受信するステップと１００ｋＨｚ乃至１００ＭＨｚの範囲にある信号を送信するステップとの一方と、前記第１のクロック信号に対してオフセットされたクロック信号を用いて、１００ｋＨｚ乃至１００ＭＨｚの範囲にある信号を受信するステップと１００ｋＨｚ乃至１００ＭＨｚの範囲にある信号を送信するステップとの他方に切り替えるステップ（３０４）と、を有し、前記切り替えるステップは、クロックサイクルの間、前記クロックサイクルの一部が前記信号を送信するために使用され、前記クロックサイクルの一部が前記信号を受信するために使用されるようにする、方法が提供される。
【００３７】
本発明のこれらの態様及び他の態様は、以下に記載される実施形態から明らかであり、以下に記載される実施形態を参照して説明される。
【００３８】
本発明の上述のオプション、実施態様、及び／又は、態様の２つ以上が、有用と考えられる任意の方法で組み合わせることができることが理解されよう。
【図面の簡単な説明】
【００３９】
幾つかの実施形態は、単なる例示として、添付の図面を参照して以下に説明される。
【図１】図１は、身体結合通信BCCシステムの一実施形態を概略的に示している。
【図２】図２は、半二重広帯域BCCアーキテクチャを示している。
【図３】図３は、一実施形態のBCC送受信アーキテクチャを示している。
【図４】図４は、図３のアーキテクチャを用いた方法フローを示している。
【図５】図５は、図３のBCCアーキテクチャの１つのより詳細な実装を示している。
【図６】図６は、図３のアーキテクチャの信号の幾つかのタイミングを示している。
【図７】図７は、幾つかの実施形態のスイッチ構成を示している。
【発明を実施するための形態】
【００４０】
幾つかの実施形態は、100kHz乃至100MHzの範囲の信号を受信するように構成された入力部と、前記入力部から信号を受信するように構成された受信部と、100kHz乃至100MHzの範囲の信号を出力するように構成された出力部と、前記出力部に前記信号を供給するように構成された送信部と、前記受信部及び前記送信部のうちの一方によって使用されるクロック信号を、前記受信部及び前記送信部の他方によって使用されるクロック信号に対してオフセットさせるように構成されたコントローラと、前記入力部と出力部との間、及び、前記受信部と前記送信部との間に設けられたスイッチ構成とを備え、前記スイッチ構成は、クロックサイクルの間に受信部と送信部との間を切り替えるように構成され、使用中、クロックサイクルの一部が信号送信に利用可能であり、クロックサイクルの一部が信号受信に利用可能であるように構成される。
【００４１】
幾つかの実施形態は、半二重動作と比較してチャネル帯域幅を完全に利用できるという利点を有することができる。
【００４２】
幾つかの実施形態は、送信中に送信信号の受信部への直接結合を回避することができる。これにより良好な分離が得られる。
【００４３】
幾つかの実施形態は、ハードウェア資源の効率的な使用で実施するのが比較的簡単である。
【００４４】
幾つかの実施形態では、帯域内全二重（FD）無線通信、すなわち同じチャネルでの同一周波数での同時送信および受信は、スペクトル効率の2倍のオーダを提供することができる。利点は、より高いネットワーク層で達成することができる。幾つかの実施形態は、送信電力が、受信される最も弱い信号よりも典型的に>100dB強いので、送信機から受信機への強い帯域内漏れ（すなわち、自己干渉（SI））の問題に対処する。
【００４５】
身体結合通信のために送受信機の全二重動作を達成することができる幾つかの実施形態が説明され得る。
【００４６】
入力部は、身体結合信号を受信するように構成され、出力部は、身体結合信号を出力するように構成されてもよく、入力部及び出力部は、１又は複数の共通身体結合通信電極に結合されるように構成されてもよい。幾つかの実施形態では、同じ電極を受信及び送信に使用することができる。これらの電極はカプラーと呼ばれることもある。
【００４７】
幾つかの実施形態は、身体結合通信のために記載されているが、例えば信号が上述の範囲内の周波数を有する場合、他のタイプの通信に他の実施形態を使用してもよいことを理解されたい。
【００４８】
この方法は、TXビット又はRXビットごとにRXモードとTXモードとの間のトランシーバの時間インターリーブスイッチングに基づいている。このようにして、同じカプラを自己干渉なしに送信及び受信に使用することができる。適切な時間アラインメントのために、全二重動作は半二重モードで初期ハンドシェークを開始する必要がある。
【００４９】
ここで、第１のＢＣＣデバイス１０１と第２のＢＣＣデバイス１０２とを備える無線身体エリアネットワーク（WBAN）１００を示す図１を参照する。幾つかの実施形態では、３以上のＢＣＣデバイスが利用される。第１のＢＣＣ装置１０１は、人１０４の身体における通信チャネル１０３を介して第２のＢＣＣ装置１０２と通信することができる。例えば、第１のＢＣＣ装置１０１は送信器１を含み、第２のＢＣＣ装置１０２は、受信器２を含む。実際には、第１のＢＣＣ装置１０１は送信器と受信器との両方を有することを理解されたい。第２のＢＣＣ装置１０２も、送信器と受信器との両方を有する。
【００５０】
送受信装置の概略ブロック図を示す図２を参照する。これは、送信と受信とが時間多重化されている半二重構成で使用される。
【００５１】
半二重システムでは、送信（TX）及び受信（RX）は多くのクロックサイクルを含む期間である。例えば、一方の装置は送信中であり、他方の装置は受信中のみである。デバイスがTX機能とRX機能との両方を持つ場合、送信器モードと受信器モードとを切り替えるために必要なクロックサイクル数は最小限に抑えられる。
【００５２】
送受信装置は、２つのＢＣＣカプラ２０１，２０２を備えるか、又は、それらに接続することができ、そこでは、グランドカプラ２０２をローカルグランド（LGND）に接続することができる。スイッチ又はスイッチ構成２１２が、受信器装置の入力部でスイッチベースのフィルタリングのために設けられる。スイッチングは、タイミング制御回路（TCTRL）２１０によって生成されたクランプ信号CLに応答してBCCカプラ２０１，２０２を短絡することによって達成され得る。スイッチされた入力信号を増幅するために増幅器２０４を設けることができる。図２の構成では、カプラの１つ（即ちグランドカプラ２０２）が基準電位と見なされるローカルグランドに接続されているため、増幅器２０４はシングルエンド増幅を実行するように実装されていることは注目に値する。もちろん、カプラ２０１及び２０２の両方がBCC信号を受信するか、又は、差動入力として使用される他の構成も可能である。
【００５３】
次いで、受信された信号は、データ相関器（DC）２０６において、期待される到来信号（例えば、形状又は他のパラメータにおける高い尤度）に関連するテンプレート信号又は基準信号と相関されて、受信信号における（干渉又は雑音などの）不要な成分を抑制することができる。相関は、例えば、所望のビットエラーレート（BER）を達成するために必要なフィルタリングのレベルに応じて、選択されたコードに続くチップレベル又はシンボルレベルで実行することができる。ここで、「チップ」は、単一のRX周期でコード化された情報又はコード部分と呼ばれる。即ち、全てのビットは、１又は複数のチップを含むことができるシンボルでコード化されてもよい。データ相関器２０６の出力DATAoutは、例えば、結果が所望の受信ビットストリームを形成する（１つの比較器（図示せず）を使用することによって）１ビットアナログ−デジタル変換を適用することによって適切にスライスされてもよい。
【００５４】
さらに、図２の構成では、入力信号と局所的に生成されたテンプレート（即ち、参照信号）との間の良好な相関を有するために、受信側と送信側との間の同期が提供される。これは、入来信号と同期パターンとの間の相関を実行する同期相関器（SC）２０８において別の相関を計算することによって達成することができる。この相関は各RX期間ごとに実行されてもよく、この相関演算の結果は、テンプレート（即ち、同期パターン）と入力信号との間の位相差に関する情報SYNCHoutであってもよい。得られた（位相）情報SYNCHoutはタイミング制御回路２１０に供給され、受信回路と送信側との間の所望の同期を達成するために内部周波数を調整するために使用される。
【００５５】
身体チャネルの特性と関心のある帯域幅とを考えると、ＢＣＣの１つのオプションは、デジタルワイドバンド信号の人体への直接的な結合であり、何らかの変調又はアップコンバージョンを伴わない。これは、図２の構成によってサポートされる。受信装置の入力部において、スイッチベースのハイパスフィルタリングは、ＢＣＣプレートを短絡することによって実施される。その後、フィルタリングされた受信信号は、増幅され、期待される入力信号と可能な限り同一であるべきテンプレート信号と相関され、望ましくないあらゆる成分（干渉又はノイズなど）の有益な抑制につながる。上述したように、良好な同期が提供され、これは入来信号と同期パターンとの間の相関を実行する別の相関ブロックによって可能にされる。入力段の出力は、単一ビットのデジタル信号と容易に相関することができる一連の方形、正又は負のパルスであるので、スイッチベースのフィルタリング及び相関の使用は効率的であり得る。
【００５６】
半二重システムはデータレートを制限する。データレートを増加させるために周波数を増加させるオプションは、身体がアンテナになり、信号損失を招く結果となる可能性がある。
【００５７】
さらに、より高い動作周波数は、より高いエネルギー消費に関連する可能性があり、タイミングエラーが発生しやすくなる可能性がある。広帯域変調方式は、達成可能なデータレートを潜在的に増加させる可能性があるが、広帯域ノイズの影響を受ける可能性がある。
【００５８】
全二重システムは、一般に、送信器側と受信器側との間の分離を必要とすると考えられている。一般に、このようなシステムは、異なるチャネル／周波数が必要とされるので、２つの発振器クロックシステムを必要とする。これにより、ハードウェアが潜在的に複雑になる。アイソレータが、アンテナ／カプラで必要になる場合がある。幾つかの実施形態は、１又は複数の問題に対処することができる。
【００５９】
幾つかの実施形態は、送信器クロックのレートで切り替わる送信器／受信器スイッチを利用する送信器を使用することができる。クロックのオフセットは、受信器データエッジと送信器データエッジとが同じ時間ウィンドウ内にあることを保証するために使用される。ウィンドウはクロックサイクルであってもよい。これにより、２つの発振器とアイソレータとの必要性がなくなる。
【００６０】
幾つかの実施形態は、「１」及び「０」を示すために高から低へ、又は、その逆への遷移が使用される符号化方式を使用することができる。符号化方式は、マンチェスタ符号化又は任意の他の適切な符号化方式とすることができる。
【００６１】
通信装置は、送信部及び受信部によって使用されるクロック信号を提供するように構成されたローカル発振器を備えることができる。
【００６２】
２つを使用してもよい半二重構成と比較して、単一の発振器を使用することができる。
【００６３】
コントローラは、少なくとも１つの制御信号を提供して、スイッチ構成を制御し、少なくとも１つの制御信号は、クロック信号の速度を有するように構成することができる。
【００６４】
これは、信号の受信と送信との間の迅速な移行を支援することができる。
【００６５】
一実施形態では、全二重動作をサポートすることができるＢＣＣトランシーバアーキテクチャを示す図３を参照する。図３の構成は、第１のカプラ２０１及び第２のカプラ２０２を含む。第１及び第２のカプラは、全二重スイッチ３０４に受信信号を提供するように構成される。第１及び第２のカプラは、送信すべき信号を全二重スイッチ３０４から受信するように構成される。
【００６６】
全二重スイッチ３０４は、カプラ２０１及び２０２から受信した信号を受信器３０８に提供するように構成される。受信器３０８の出力は、クロック同期器３１２への入力として供給される。クロック同期器３１２は、ローカル発振器３１４に出力を供給するとともに、ローカル発振器３１４からの入力を受信するように構成される。クロック同期器の出力は、制御機能３１６への入力を提供するように構成される。制御機能３１６は、第１の制御出力を全二重スイッチ３０４に供給するとともに、第２の制御出力を送信時間オフセットコントローラ３１０に供給するように構成される。送信時間オフセットコントローラ３１０の出力は、送信器符号器及びバッファ３０６への入力として提供される。送信器符号器及びバッファ３０６は、送信時間オフセットコントローラによって規定されたタイミングを使用して全二重スイッチ３０４に送信される信号を出力するように構成される。
【００６７】
同期化されたクロックは、以下の１又は複数のために使用される。受信データの取得、同期クロックの周波数の少なくとも２倍の周波数で全二重スイッチを制御／スイッチする制御ブロックの入力として、そして、送信器データをクロックするための制御されたオフセットの後に行なわれる。
【００６８】
時間オフセットコントローラは、例えばインバータタイプの回路を介して、同期のために反対のクロックエッジが使用される、単純なものであってもよい。より高い精度を必要とする場合、時間オフセットコントローラは、２つの信号の高精度（時間における）オフセットを保証するデジタル位相ロックループを用いて実施することができる。
【００６９】
実施形態は、送信器及び受信器のタイミングを制御するために１つの発振器を使用する。送信器と受信器とのタイミングは同じだが、固定の時間オフセットがそれらの間に導入される。固定時間オフセットは、送信時間オフセットコントローラ３１０によって制御され、受信器チェーンにおける入力のエッジと同期した後、送信信号は、ロックインされた信号に関して時間オフセットで現れるように時間的にシフトされる。送信器のタイミングは、受信器のタイミングに関してオフセットされてもよく、又は、その逆であってもよいことを理解されたい。
【００７０】
幾つかの実施形態では、信号のうちの１つが応答信号であり、信号の１つが質問信号であると考えることができる。一般に、応答信号は、質問信号に対してオフセットされる。質問信号は、受信信号と送信信号とのうちの一方であり、応答信号は、送信信号と受信信号とのうちの他方である。
【００７１】
送信されるべき信号及び受信された信号は、遷移に基づく方式で符号化されてもよい。
【００７２】
これにより、信号はバックグラウンドノイズの影響を受けにくくなる。
【００７３】
送信された信号及び／又は受信された多分マンチェスタ符号化された符号化又は任意の他のタイプの遷移ベースの符号化が、例えば、各チップ期間のための少なくとも１つの電圧遷移を達成するためにこのビットストリームに適用され得る。
【００７４】
一部の実施形態では、信号は、DCフリー（例えばマンチェスター）符号化信号であってもよい。
【００７５】
幾つかの実施形態では、周波数範囲は１９ＭＨｚ以下であってもよい。
【００７６】
スイッチは、各クロックサイクル中に送信TXモードと受信RXモードとの間で切り換えられ、従って、半二重構成と比較してはるかに高速で動作する。速度は、少なくとも２倍高くてもよい。
【００７７】
スイッチは、スイッチング中に送信部と受信部との間の信号の結合を防止するように実施される。スイッチが受信器ライン又は送信器ラインのいずれかを完全に切断するので、カップリングは寄生的、例えば、スイッチにおける寄生容量によるものであり得る。
【００７８】
方法フロー及び幾つかのタイミング図をそれぞれ示す図４及び図６を参照する。この例では、デバイス１はデバイス２と通信している。各デバイスは、図３に示すような構造を有する。通信は、第１のデバイスであるデバイス１によって開始される。
【００７９】
ステップS1において、通信は半二重モードで開始される。デバイス１では、送信は半二重モードで開始される。言い換えれば、デバイス１は、所与のクロックサイクルでのみ送信又は受信することになる。
【００８０】
ステップS2において、送信される信号のデバイス１におけるローカル発振器（電圧制御発振器ＶＣ０であってもよい）との送信符号化及び同期化がある。このステップはオプションであってもよいことを理解されたい。通信を開始するデバイスは、すべてのデバイス内の各VCOに時間参照を提供することもできる。これらは時間オフセットの有無にかかわらずロックしている。このオプションのステップは、タイムアライメントを支援するために使用できる。
【００８１】
ステップS3において、デバイス１からデバイス２へ送信すべき信号が送信される。
【００８２】
ステップS4において、送信された信号は、半二重モードでも動作している第２のデバイスで受信される。
【００８３】
ステップS5において、第１のデバイスの送信クロックに対する第２のデバイスのクロックの同期が受信される。
【００８４】
ステップS6において、全二重モードの動作のために時間オフセットが生成される。換言すれば、第２のデバイスからの送信信号（0と1との間の遷移によって表される）が、第１のデバイスからの受信信号（0と1との間の遷移によって表される）から時間的にオフセットされるように、送信時間オフセットが生成される。
【００８５】
ステップS7において、第２のデバイスは全二重モードに切り替わり、オフセットによって制御される時間にデバイス１に送信する。
【００８６】
ステップS8において、第１のデバイスは第２のデバイスから信号を受信する。第１のデバイスは、まだ半二重モードになっている。
【００８７】
ステップS9において、第１のデバイスにおけるクロックの、第２のデバイスの送信クロックに対する同期の受信が行なわれる。
【００８８】
ステップS10において、ステップS6に関連して説明したように、第１のデバイスの全二重動作モードに対して時間オフセットが生成される。
【００８９】
ステップS11において、第１及び第２のデバイスは、互いに送受信するときに、全二重モードで動作する。第１のデバイス、デバイス１、送信タイミングTX及び受信タイミングRXを示す図６を参照する。見て分かるように、受信タイミングのクロックエッジは、受信タイミングのクロックエッジと比較してΔだけ遅延される。同様に、図６は、第２のデバイスであるデバイス２について、送信タイミングTX及び受信タイミングRXを示す。見て分かるように、送信タイミングのクロックエッジは、送信タイミングのクロックエッジと比較してΔだけ遅延される。Δは送信時間オフセットを表す。タイミング図は、同期後、各デバイスのTXのタイミングが、他のデバイスのRXのタイミングと一致することを示している。
【００９０】
Δは、２つのデバイスにおいて同じであっても異なっていてもよい。Δは、受信信号又は送信信号の一方又は他方を前進又は後退させる。これは、受信信号と送信信号との遷移が一致しないためである。Δは、0とT/2との間の値を有する。ここで、Tは、クロックサイクルの時間長である。幾つかの実施形態では、オフセットは送信器側で提供されてもよい。これにより、受信器は常にロック状態を維持することができる。もちろん、他の実施形態では、受信器側にオフセットを設けてもよい。
【００９１】
コントローラは、使用中に、デバイスが第１の初期モードと第２のモードとを有するようにデバイスを制御するように構成されてもよく、デバイスは、第１の初期モードでは半二重モードで動作し、前記第２のモードでは全二重モードで動作する。
【００９２】
半二重は、全二重モードが使用される前に、デバイス間で同期するために使用され得る。
【００９３】
コントローラは、上記第１の動作モードで前記クロック信号の時間オフセットを決定するように構成することができる。
【００９４】
これは、受信信号と送信信号との間の適切なオフセットが容易に決定されることを確実にすることができる。
【００９５】
幾つかの実施形態では、TXとRXとの間の時間同期は、半二重モード中に達成される。その後、トランシーバは、全二重モードに入り、半クロック周期の持続時間でRX及び送信器インターバルをインタリーブすることができる。従って、送信器信号は、受信器信号に対して時間オフセットで適切にロックされる。
【００９６】
送信部は、異なるデバイスに送信される信号が異なるタイムスロットで送信されるように構成することができる。これにより、通信装置は、複数の異なるデバイスと通信することができる。
【００９７】
コントローラは、受信部及び送信部のうちの一方によって使用されるクロック信号が、受信部及び送信部の他方によって使用されるクロック信号に対して複数の異なるオフセットを有するように構成されてもよく、使用中、それぞれの複数の信号は、クロックサイクルで送受信される信号のうちの１つである。
【００９８】
これにより、同一の装置が遅延なく複数の異なるデバイスと通信することが可能になる。従って、幾つかの実施形態は、システム内に３つ以上のノードを有することができる。この例では、ピア・ツー・ピア通信を全二重にすることができ、ネットワークは複数のデバイスを許容するために時間インターリーブされる。
【００９９】
幾つかの実施形態では、スイッチがより高いクロック周波数で制御され、送信器遅延もまた比較的高い精度で制御され得る場合、１つのTXは、１つの受信器１と全二重通信を同期させ、異なる時間オフセットを有する別の受信器２に送信する。この追加信号は、デバイス間の迅速な切り替えを可能にするために非常に有用である。
【０１００】
幾つかの実施形態では、各追加デバイスはクロックを１増加させるので、N個の追加デバイスがある場合、クロック周波数は、デバイスが他の１つのデバイスと通信する場合に比べてN倍大きい。
【０１０１】
幾つかの実施形態では、装置は全二重モードで開始する。例えば、両方の装置は、比較的高精度のタイミング基準であってもよい。そのタイミング基準は、例えば水晶発振器であってもよい。デバイスが基準と同じ又は既知の値を持つ場合、オフセットはあらかじめ計算されていてもよい。
【０１０２】
スイッチは、少なくとも１つのトランジスタを有していてもよい。
【０１０３】
幾つかの実施形態では、これにより、装置は、集積回路によって少なくとも部分的に実施されてもよい。代替的又は追加的に、迅速な切り替えを達成することができる。
【０１０４】
スイッチは、複数のトランジスタ構成を含み、前記入力部と前記受信部との間に少なくとも１つのトランジスタ構成が設けられ、前記送信部と前記出力部との間に少なくとも１つのトランジスタ構成が設けられてもよい。
【０１０５】
前記入力部と前記受信部との間に設けられた少なくとも１つのトランジスタ構成は、第１の導電タイプのトランジスタを備え、前記送信部と前記出力部との間に設けられた少なくとも１つのトランジスタ構成は、第２の異なる導電タイプのトランジスタを含む。
【０１０６】
これにより、送信器部分と受信器部分との間の信号結合を低減又は回避することができる。
【０１０７】
少なくとも１つのトランジスタ構成は、相補型MOSトランジスタ対を含むことができる。
【０１０８】
これは、電荷注入及び非対称のデューティサイクルのような影響を最小化することができる。
【０１０９】
幾つかの実施形態では、スイッチはトランジスタのセットで実現することができる。スイッチの１つの実装形態を示す図７を参照する。例えば、４つのトランジスタ３０４ａ，３０４ｂ，３０４ｃ、及び、３０４ｄが設けられる。各トランジスタはスイッチとして機能する。トランジスタ３０４ａは、第１カプラ２０１と送信部３０６との間に設けられる。トランジスタ３０４ｂは、第１カプラ２０１と受信部３０８との間に設けられる。トランジスタ３０４ｃは、第２カプラ２０２と送信部３０６との間に設けられる。トランジスタ３０４ｄは、第２カプラ２０２と受信部３０８との間に設けられる。第１及び第３のトランジスタは、P型及びN型の一方であり、第２及び第４のトランジスタは、P型及びN型の他方である。コントローラ３１６の制御信号は、第１及び第３のトランジスタをオン及びオフの一方に制御し、第２及び第４のトランジスタをオン及びオフの他方に制御する。従って、２つのトランジスタが閉じられて、カプラを接続する。他方の２つは開かれて例えばカプラから送信器部分を切断する（又は、その逆が行なわれる）。
【０１１０】
CMOSプロセスでは、このタイプのスイッチングは、送信器部分と受信器部分との間の信号結合を導入しない可能性があることを理解されたい。
【０１１１】
幾つかの実施形態では、電荷注入及び非対称デューティサイクルなどの影響を最小にするために、各トランジスタを相補型MOS対として実装することができる。
【０１１２】
幾つかの実施形態では、送信器及び受信器の部分に別々のローカルアースを設けることができる。これにより、グランドラインを介した信号結合を回避することができる。
【０１１３】
加えて、スイッチングは、例えば受信器が完全に差動であり、送信器がプレートの１つを接地に接続するように実現することができる。完全差動の場合、RXとTXとの両方に、内部グランドに対して差動信号を処理する２つの信号端子がある。シングルエンドの代替では、これらの端子の１つは接地され、第２の端子のリファレンスとして使用される。TXの場合、これは、TXバッファが全く差動である必要がないことを意味する。RXの場合、差動アンプの一方の端子は単に接地される。
【０１１４】
BCCトランシーバのより詳細な概略ブロック図を示す図５を参照する。これは、図３に示す構成の１つの実装をより詳細に示している。
【０１１５】
BCCトランシーバの送信器符号器及びバッファ３０６は、選択された拡散符号に従って、かつ、各チップのために少なくとも１つの信号を有するという要件に従って、別のデジタルビットストリームで送信されるビットストリームを符号化する符号器又は符号化回路（C）３２１を備える。次に、このビットストリームは、デジタルバッファ（DB）３２０を介して本体に結合される（必要に応じて、デジタルバッファ３２０は帯域幅制限も提供する）。さらに、全二重スイッチ３０４は、デジタルバッファ３２０を身体カプラ又は電極２０１，２０２に接続することができるように設けられている。
【０１１６】
レシーバモードが選択されたとき、この実施形態では、身体カプラ又は電極２０１，２０２が差動カプラとして配置される。
【０１１７】
スイッチ３０４の下流の受信経路への入力に入力増幅器（例えば、低雑音増幅器（LNA））３２３を設けることができる。この増幅器は、デジタルコントローラ３１６によって制御することができる。
【０１１８】
他の構成も可能であり、多段増幅器を実現するために、上記の受信器入力ブロックのうちの２つ以上をカスケード接続することができる。
【０１１９】
増幅された信号は、次に、データ検出及び同期のために使用される２つの相関器回路に供給される。この例では、両方の相関器は、デジタルテンプレート（例えば、同期用の同期パターンとして１ビットテンプレートST、データ検出用の基準信号としての１ビットテンプレートDT）のアナログ乗算によって、入力信号同期テンプレートが「１」である場合、増幅された信号は、同期乗算器３２５において「１」（即ち、正、定数、乗算係数）によって乗算される。同期テンプレートが「０」である場合、増幅された信号は、同期乗算器３２５で「−１」（即ち、負の一定の乗算係数によって）乗算される。乗算の結果は、実際に各データ又は同期相関を計算するため、受信期間（例えば、チップ期間）に亘ってそれぞれのデータ又は同期積分器３３４，３２６に積分される。積分出力は、所望のデータ及び同期情報に対応する。
【０１２０】
チップレベル同期ループSLを閉じるために、サンプリング及びパルス振幅変調（PAM）回路（S/PAM）３２７によって積分期間の終了時に、同期テンプレートと入力信号との間の相関がサンプリングされる。サンプリングされたPAM値は、入力データに従って正しい極性を保証するために、検出されたデータ（CPS）の極性に従って「+1」または「-1」によってさらなる乗算器３２８で乗算されることができる。上述の同期シーケンス中、極性選択は、送信機サブシステムによって生成された同期シーケンスに準拠した固定同期パターンを使用することによって実行することができる。従って、さらなる乗算器３２８は、検出されたデータの極性（即ち、デコードされた信号）に従って、第２の相関器の出力値の極性を制御する極性制御要素として働く。乗算器３２８からの信号は、ループフィルタ（LF）２３４でフィルタリングされ、電圧制御発振器（VCO）３１４に供給される。電圧制御発振器（VCO）３１４は、その入力に基づいて、デジタル制御器３１６で制御信号及びテンプレート信号（例えば、クランプ信号CL、同期テンプレートST、基準テンプレートDT、クロック信号CLK）を生成する。このように、同期情報のフィルタリングは、サンプリングされた信号は、その後、ループフィルタ３２９でフィルタリングされる。
【０１２１】
データ検出ブランチに関して、データ相関器における相関は、チップレベルで実行することができ、比較器３３１を使用してデジタルビットストリームCPSに変換し、シンボルレベルを実行するデジタル相関器（DIC）３３０に供給することができる。さらに、シンボルレベルでのアナログ相関が信頼性の理由で必要とされる場合には、チップレベル相関器のアナログ出力をシンボル長にわたってさらに積分することができるアナログアキュムレータ３３３に供給し、デジタル相関器３３０は、アナログ相関器リセット信号CRSTを生成し、アナログアキュムレータ３３３に供給することによって、シンボルにわたる蓄積時間を制御することができる。次に、シンボルレベル相関は、比較器３３２を用いることによって、受信ビットの所望のビットストリームBSを提供するために、ディジタルに変換される。信頼性に問題がなければ、アナログアキュムレータを省略することができ、デジタル相関器をシンボルレベル相関に使用することができる。
【０１２２】
付加的な選択肢として、アナログシンボルレベル相関器から来る出力ビットストリームBSとデジタル相関器によって生成される期待ビットストリームとの間の比較を、チップエラーレート信号CERとして参照されて出力される入力信号の品質の尺度として使用することができる。
【０１２３】
送信信号及び受信信号は、１００ｋＨｚ乃至１００ＭＨｚの周波数範囲内にあり得る。
【０１２４】
送信信号及び受信信号は、同じ周波数又は異なる周波数を有することができる。
【０１２５】
上記の構成は、集積回路、チップセット、一緒に又は異なるパッケージにパッケージされた１又は複数のダイ、個別回路、あるいは、これらオプションの任意の組み合わせによって少なくとも部分的に実施されてもよいことを理解されたい。
【０１２６】
異なる変形例を有する様々な実施形態を上で説明した。当業者は、これらの様々な実施形態及び変形例の様々な要素を組み合わせることができることに留意されたい。
【０１２７】
そのような変更、修正、及び、改良は、本開示の一部であることが意図されており、本発明の範囲内にあるものとする。従って、前述の説明は単なる例示であり、限定を意図するものではない。本発明は、添付の特許請求の範囲及びそれと等価なものに限定されるものとしてのみ限定される。
【図１】
2019519145.tif 000003
【図２】
2019519145.tif 000004
【図３】
2019519145.tif 000005
【図４】
2019519145.tif 000006
【図５】
2019519145.tif 000007
【図６】
2019519145.tif 000008
【図７】
2019519145.tif 000009
【国際調査報告】
2019519145.tif 000010
2019519145.tif 000011
2019519145.tif 000012