(57)【要約】  方法及び構造が開示される。構造は、基板と、基板のアクティブ・デバイス半導体領域にあるアクティブ・デバイスと、アクティブ・デバイスに電気的に接続される基板にあるマイクロ波伝送線路と、基板にあるマイクロ波エネルギ吸収「ダミー」フィル・エレメントとを有する。方法は構造を提供し、構造は、基板と、基板の表面におけるアクティブ・デバイス領域と、アクティブ・デバイス領域にあるオーミック・コンタクト材料と、ラピッド・サーマル・アニール処理中に基板の一様な加熱をもたらすように基板の表面にある複数の「ダミー」フィル・エレメントとを有し、オーミック・コンタクト材料と「ダミー」フィル・エレメントとは同じ放射エネルギ反射率を有する。ラピッド・サーマル・アニール処理は、オーミック・コンタクト材料とアクティブ・デバイス領域との間にオーミック・コンタクトを形成すると共に、「ダミー」フィル・エレメントをマイクロ波損失「ダミー」フィル・エレメントに変換する。
2019523567.tif 000002
【特許請求の範囲】
【請求項１】
基板；
前記基板のアクティブ・デバイス半導体領域にあるアクティブ・デバイス；
前記基板にあるマイクロ波伝送線路であって、前記アクティブ・デバイスに電気的に接続される導電体を有するマイクロ波伝送線路；及び
前記基板にある複数のマイクロ波エネルギ吸収「ダミー」フィル・エレメント；
を有する構造。
【請求項２】
前記マイクロ波エネルギ吸収「ダミー」フィル・エレメントは、前記導電体の抵抗率より少なくとも一桁大きな抵抗率を有する、請求項1に記載の構造。
【請求項３】
前記マイクロ波エネルギ吸収「ダミー」フィル・エレメント及び前記マイクロ波伝送線路のストリップ導体は、前記基板の表面にある、請求項1に記載の構造。
【請求項４】
前記マイクロ波エネルギ吸収「ダミー」フィル・エレメントの一部分は、パッシブ・コンポーネントの下に配置されている、請求項1に記載の構造。
【請求項５】
前記パッシブ・コンポーネントは、前記マイクロ波伝送線路のストリップ導体である、請求項4に記載の構造。
【請求項６】
オーミック・コンタクトを形成する方法であって：
構造を提供するステップであって、前記構造は：基板と、前記基板の表面の一部分のアクティブ・デバイス領域と、前記アクティブ・デバイス領域にあるオーミック・コンタクト材料と、前記基板のアニール処理中に前記基板の一様な加熱をもたらすように前記基板の前記表面にある複数の「ダミー」フィル・エレメントとを有する、ステップ；及び
前記基板の前記表面を放射エネルギ源による前記アニール処理に委ね、オーミック・コンタクト材料と前記アクティブ・デバイス領域との間にオーミック・コンタクトを形成すると共に、前記複数の「ダミー」フィル・エレメントをマイクロ波損失「ダミー」フィル・エレメントに変換するステップ；
を有する方法。
【請求項７】
前記複数の「ダミー」フィル・エレメントは、前記基板の前記アニール処理中に前記基板の一様な加熱をもたらす、請求項6に記載の方法。
【請求項８】
前記複数の「ダミー」フィル・エレメントは、前記アニール処理の後に、導電体の抵抗率より少なくとも一桁大きな抵抗率を有する、請求項7に記載の方法。
【請求項９】
提供される電気的に絶縁される「ダミー」フィル・エレメントは、前記アニール処理の前では、放射エネルギに対して、オーミック・コンタクト材料の電気コンタクトの反射率と10パーセントの範囲内にある反射率を有する、請求項6に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は一般にラピッド・サーマル・アニール(RTA)、一様ラピッド・サーマル・アニール補償要素に関連し、特にRAT一様性補償要素を有するモノリシック集積回路に関連する。
【背景技術】
【０００２】
当該技術分野で知られているように、ラピッド・サーマル・アニール(RTA)装置は長年にわたって半導体業界で使用されている。初期の頃、本装置は、製造工程のインプランテーション活性化段階の際のシリコン・ウェファ処理に使用されていた。装置を使用するそのような配置の一例では、シリコン・ウェファが、一組の水平に配置された上位加熱ランプと一組の水平に配置された下位熱ランプとの間に配置される。
【０００３】
より最近では、RTA装置は、アクティブ・デバイスに対するオーミック・コンタクト、例えばGaNやGaAsのような化合物半導体材料に形成される電界効果トランジスタ(FETs)のためのソース及びドレイン・コンタクトを形成する等の場合のメタルを合金化するために使用されている。数例のアプリケーションでは、グラファイト・サセプタのようなサセプタが、ハロゲン加熱ランプの上下のセットからの放射により受けた熱を吸収する。サセプタは、放射を吸収し、そしてその熱を、伝導及び再放射の双方によりサセプタ内に包囲されているウェファに伝えてウェファを加熱し、それにより半導体材料とともにメタルを合金化し、オーミック・コンタクトを形成する。
【０００４】
当該技術分野でも知られているように、ディジタル/RFタイプ回路を製造するためにバルクCMOS、SOIプロセスのようなプレーナ・シリコン・ベース・プロセスによるシリコン・ウェファのより一様な加熱を生じさせるために、様々な技術が使用されており、この点については例えば非特許文献1-4に示されている。例えば、使用される技術の1つは、物理的に隔てられた「ダミー」フィル/エレメントのアレイ；スタンド・アローンの熱吸収パッド又はエレメントのような、幾らかの熱を吸収するために使用されるRTA一様性補償エレメントを提供し、これによりウェファにわたってより大きな加熱の一様性を提供するものである。
【発明の概要】
【０００５】
本発明によれば構造が提供され、構造は：基板；基板のアクティブ・デバイス半導体領域にあるアクティブ・デバイス；基板にあるマイクロ波伝送線路であって、アクティブ・デバイスに電気的に接続される導電体を有するマイクロ波伝送線路；及び基板にある複数のマイクロ波エネルギ吸収「ダミー」フィル・エレメント(a  plurality  of  microwave  energy  absorbing  “dummy”  fill  elements  on  the  substrate)を有する。
【０００６】
一実施形態において、「ダミー」フィル・エレメントは、導電体の抵抗率より少なくとも一桁大きな抵抗率を有する。
【０００７】
一実施形態において、マイクロ波エネルギ吸収「ダミー」フィル・エレメント及びマイクロ波伝送線路のストリップ導体は、基板の表面にある。
【０００８】
一実施形態において、マイクロ波エネルギ吸収「ダミー」フィル・エレメントの一部分は、パッシブ・コンポーネントの下に配置されている。
【０００９】
一実施形態において、パッシブ・コンポーネントは、マイクロ波伝送線路のストリップ導体である。
【００１０】
一実施形態ではオーミック・コンタクトを形成するための方法が提供され、方法は：構造を提供するステップであって、構造は：基板と、基板の表面の一部分のアクティブ・デバイス領域と、アクティブ・デバイス領域にあるオーミック・コンタクト材料と、基板のアニール処理中に基板の一様な加熱をもたらすように基板の表面にある複数の「ダミー」フィル・エレメントとを有する、ステップ；及び基板の表面を放射エネルギ源によるアニール処理に委ね、オーミック・コンタクト材料とアクティブ・デバイス領域との間にオーミック・コンタクトを形成すると共に、複数の「ダミー」フィル・エレメントをマイクロ波損失「ダミー」フィル・エレメントに変換するステップを有する。
【００１１】
一実施形態において、複数の「ダミー」フィル・エレメントは、基板のアニール処理中に基板の一様な加熱をもたらす。
【００１２】
一実施形態において、「ダミー」フィル・エレメントは、アニール処理の後に、導電体の抵抗率より少なくとも一桁大きな抵抗率を有する。
【００１３】
一実施形態において、提供される「ダミー」フィル・エレメントは、アニール処理の前では、放射エネルギに対して、オーミック・コンタクト材料の電気コンタクトの反射率と10パーセントの範囲内にある反射率を有する。
【００１４】
そのような方法及び構造により、オーミック・コンタクト合金化の問題及びマイクロ波カップリングの問題の双方は、マイクロ波損失「ダミー」フィル・エレメントを利用することにより同時に解決され、そのエレメントは半導体アクティブ・デバイス領域とのオーミック・コンタクトを形成するために使用される材料と実質的に同じ放射反射性(the  same  radiation  reflectivity)を有する。
【００１５】
より具体的には、トランジスタ(例えば、電界効果トランジスタ)のようなアクティブ・デバイスを他のアクティブ及びパッシブ・デバイスにマイクロ波伝送線路により相互接続するためにマイクロ波伝送線路を利用するマイクロ波回路(例えば、モノリシック・マイクロ波集積回路(MMIC))を利用する場合、マイクロ波伝送線路と「ダミー」フィル・エレメントとの間に電磁カップリングが生じ、これにより複数の「ダミー」フィル・エレメント(DF)とマイクロ波伝送線路との間に適切な十分大きな隔たりを必要としていることを、発明者等は認識した。アイソレーションに必要なこのスペースは、複数の「ダミー」フィル・エレメントで使用されるエレメントに或る材料を持たせことにより削減されることが可能であり、その材料は、RTA装置からの入射放射の波長範囲に対して、合金化されるメタル構造の光学的な反射特性及び吸収特性に合致し、それにより適切なオーミック・メタル−半導体合金化を達成でき、且つマイクロ波損失材料(マイクロ波エネルギを吸収する材料)に、「ダミー」フィル・エレメントと「ダミー」フィル・エレメントとの間の電気カップリングを減少させ(又は、減衰を増加させ)、及び「ダミー」フィル・エレメントとマイクロ波伝送線路との間の間隔を減少させ、それにより追加的な回路のためにMMICチップの追加的な表面エリアを解放できることを発明者等は更に認識した。
【００１６】
より具体的には、AlGaN半導体材料に対するオーミック・メタル・コンタクトのラピッド・サーマル・アニール(RTA)の最中に、加熱特性は次の事実に起因して非一様であり、その事実とは、熱伝導が放射性(赤外線)であること、及びオーミック・メタル特性は典型的には集積回路にわたって一様には分布しておらず、回路のアクティブ・デバイス領域においてのみ存在することである。このことは、ウェファにわたって非一様な合金化を招く。更に、ある回路設計について良く機能するRTAプロセスを設定することは、メタル・トポロジを異ならせる別の設計に適用される場合に不可避的に変動を招き、なぜならRTAシステムからの入射赤外線エネルギに対するウェファの光学的な特性(吸収、反射、及び伝搬)は著しく変化し得るからである。上述したように、この問題に対する1つのソリューションは、MMICの空白スペースに(一形態では、パッシブ・コンポーネントの下方に)「ダミー」フィル・エレメントを追加することである。そのような構造を追加することで、所与の任意のウェファの光学特性を特化することが可能になり、RTAプロセスを利用する場合に、ウェファにわたる及びデバイス毎の加熱変動を大幅に削減することを可能にする。光学特性を特化することにより、DC/RF/視覚的イールド(visual  yield)、ゲート漏れ電流、及びMMICの形態は改善され、MMIC/cm2のコストは削減されることが可能である。しかしながら、上述したように、そのような構造をMMIC設計に追加することは、回路エレメントと「ダミー」フィル・エレメントとの間の電磁カップリング損失に起因して望まれないRFパフォーマンス劣化を誘発するかもしれない。RFパフォーマンス劣化は、減少したゲイン、効率、出力パワー、ノイズ指数等の形式を取り得る。
【００１７】
そこで上述したように発明者等は、マイクロ波損失性材料を「ダミー」フィル・エレメントに導入し、そのエレメントは、任意の所与のウェファにわたるRTA加熱一様性を改善すること、及びRFパフォーマンスに対する有害な影響を最小化することの双方を行う。マイクロ波損失材料は、回路エレメントから「ダミー」フィル・エレメントへの任意の非所望の電磁カップリングを軽減するように「ダミー」フィル・エレメントに使用され、その軽減はフィル・エレメントの導入に起因する何らかの回路パフォーマンスの影響を軽減する。従って、上述したように、ここでマイクロ波損失材料「ダミー」フィル・エレメントは、回路にRFパフォーマンス劣化を導入することなく、加熱一様性の問題を同時に解決するために使用され、それにより「ダミー」フィル・エレメントに必要とされるエリアが、FETバンドに結合されるマイクロ波回路に近付くことを可能にし、追加的な回路のためにチップ上に追加的な表面エリアを解放し及び/又はそれでもMMIC/cm2のコストを削減する。
【００１８】
従って、本開示はラピッド・サーマル・アニール(RTA)処理の最中における改善された加熱一様性のためにウェファ上の補償要素(「ダミー」フィル・エレメント)を提供し、そのような要素は、無線周波数(RF)モノリシック・マイクロ波集積回路(MMIC)技術により統合される場合に、改善されたコンパクト化を許容する電気特性を有する。
【００１９】
本開示の1つ以上の実施形態の詳細が添付図面及び以下の説明において述べられる。本開示の他の特徴、課題、及び利点は本記述及び図面から並びに特許請求の範囲から明らかであろう。
【図面の簡単な説明】
【００２０】
図1A及び1Bはそれぞれ、基板の半導体アクティブ・デバイス領域と電界効果トランジスタ(FET)アクティブ・デバイスのソース及びドレイン・コンタクトに使用される材料との間にオーミック・コンタクトを形成するためのラピッド・サーマル・アニール(RTA)処理に先立つモノリシック・マイクロ波集積回路(MMIC)構造基板表面レイアウトの平面概略図及び断面概略図であり、基板の表面は、本開示による半導体アクティブ・デバイス領域とのオーミック・コンタクトを形成するために使用される材料と実質的に同じ放射反射性を有する「ダミー」フィル・エレメントを有し、図1Bの断面図は図1Aにおける1B-1B線に沿うものである。
【００２１】
図2は、本開示による図1A及び図1Bのモノリシック・マイクロ波集積回路構造基板を有するウェファを処理するためのラピッド・サーマル・アニール(RTA)装置の概略図である。
【００２２】
図3A及び図3Bはそれぞれ、本開示に従って基板の半導体アクティブ・デバイス領域と電界効果トランジスタ(FET)アクティブ・デバイスのソース及びドレイン・コンタクトに使用される材料との間にオーミック・コンタクトを形成するRTA装置を経た後の、図1A及び図1Bのモノリシック・マイクロ波集積回路(MMIC)構造基板の平面概略図及び断面概略図であり、図1Bの断面図は図3Aの3B-3B線に沿うものであり、RAT処理は、本開示に従って図3A及び図3Bの「ダミー」フィル・エレメントをマイクロ波損失「ダミー」フィル・エレメント(microwave  lossy  “dummy”  fill  elements)に変換している。
【００２３】
図4A及び図4Bはそれぞれ、本開示に従って、FETの基板の半導体アクティブ・デバイス領域に対するゲート・ショットキー・コンタクトを形成した後であって、ソース及びドレイン・オーミック・コンタクトに接続される基板上のマイクロ波伝送線路を形成した後の、図3A及び図3Bのモノリシック・マイクロ波集積回路(MMIC)構造基板の平面概略図及び断面概略図である。
【００２４】
図5A及び図5Bはそれぞれ、半導体アクティブ・デバイス領域とのオーミック・コンタクトを形成するために使用される材料と同じ材料の「ダミー」フィル・エレメントを有するモノリシック・マイクロ波集積回路(MMIC)構造基板の平面概略図及び断面概略図であり、その概略図は図4A及び図4Bに対して表面上で節約されるスペースを比較するために使用され、図5Bの断面図は図5A-5B線に沿うものである。
【００２５】
図6A及び6Bはそれぞれ、基板の半導体アクティブ・デバイス領域と電界効果トランジスタ(FET)アクティブ・デバイスのソース及びドレイン・コンタクトに使用される材料との間にオーミック・コンタクトを形成するためのラピッド・サーマル・アニール(RTA)処理に先立つ、本開示の別の実施形態によるモノリシック・マイクロ波集積回路(MMIC)構造基板表面レイアウトの平面概略図及び断面概略図であり、基板の表面は、本開示による半導体アクティブ・デバイス領域とのオーミック・コンタクトを形成するために使用される材料と実質的に同じ放射反射性を有する「ダミー」フィル・エレメントを有し、図1Bの断面図は図1Aにおける1B-1B線に沿うものであり、「ダミー」フィル・エレメントの一部分は、代替実施形態に従ってソース及びドレイン・コンタクトに接続されるマイクロ波伝送線路の下に位置に配置される。
【００２６】
図7A及び図7Bはそれぞれ、本開示の別の実施形態に従って基板の半導体アクティブ・デバイス領域と電界効果トランジスタ(FET)アクティブ・デバイスのソース及びドレイン・コンタクトに使用される材料との間にオーミック・コンタクトを形成する図2のRTA装置を経た後の、図6A及び図6Bのモノリシック・マイクロ波集積回路(MMIC)構造基板の平面概略図及び断面概略図である。
【００２７】
図8A及び図8Bはそれぞれ、本開示の別の実施形態に従って、FETの基板の半導体アクティブ・デバイス領域に対するゲート・ショットキー・コンタクトを形成した後であって、ソース及びドレイン・オーミック・コンタクトに接続される基板上のマイクロ波伝送線路を形成した後の、図7A及び図7Bのモノリシック・マイクロ波集積回路(MMIC)構造基板の平面概略図及び断面概略図である。
【００２８】
図9は本開示による図5A及び図5B並びに図8A及び図8BのMMICsを形成するために使用されるプロセスのフローチャートである。
【００２９】
様々な図面における同様な参照符号は同様な要素を示す。
【発明を実施するための形態】
【００３０】
図1A及び図1Bをここで参照すると、モノリシック・マイクロ波集積回路10が示されている。構造10は、アクティブ・デバイス領域15を有する例えばシリコン・カーバイド(SiC)である基板を含み、アクティブ・デバイス領域15は例えば基板12の上位表面16の一部分におけるアルミニウム・ガリウム・ナイトライド(AlGaN)領域である。基板10は、基板12上に、ここでは例えば図示されるようにアクティブ領域15上に配置されるTi/Al/Ni/Auスタック(チタニウムの底層、チタニウム層上のアルミニウム層、アルミニウム層上のニッケル層、及びニッケル層上の金の上位層)であるソース(S)コンタクト材料17及びドレイン(D)コンタクト材料19を含む。基板12は、図示されるようにここでは例えばアクティブ領域15外側の3つのアレイ25内に配置される複数の「ダミー」フィル・エレメント26’(DF’のようにも示される)も含む。ここで、例えば「ダミー」フィル・エレメント26’の各自は、図1Bに示されるようにここではTi/Alのスタック(チタニウムの下位層、及びアルミニウムの上位層)であり、基板12の上位表面16上に配置され、ここでは例えばアクティブ・デバイス領域１5からずれた位置にある。「ダミー」フィル・エレメント26は、基板12の放射反射性及び吸収性を局所的に設定するように上位表面16上で物理的に隔てられ、孤立させられ又は配置されており、図2に示されるRTA装置に関連して説明されるラピッド・サーマル・アニール(RTA)の最中にソース(S)及びドレイン(D)コンタクト材料17、19それぞれの一様な加熱を促進し；RTAプロセスは、ソース及びドレイン・メタル・コンタクト材料17、19を半導体アクティブ領域15へ合金化し、従ってアクティブ・デバイス領域15の半導体材料に対するソース(S)及びドレイン(D)電極それぞれに対するオーミック・コンタクトを形成するために使用され；オーミック・コンタクトは例えばここではTi(Ti/Al/Ni/Auスタック17，19の底層)とアクティブ・デバイス領域15のAlGaNとの間にある。
【００３１】
図3Ａ及び図3Ｂに関連して説明されるように、RTAプロセスは、「ダミー」フィル・エレメント26’(図1A及び図1B)のTi/Al材料を混合し、その結果、RTAアニール・プロセスは、マイクロ波損失「ダミー」フィル・エレメント26(図3A及び図3B)であるポストRTA「ダミー」フィル・エレメント26(図3A及び図3B)を作成する。RTAプロセスの初期部分において「ダミー」フィル・エレメント26’に使用される材料は、RTAハロゲン加熱ランプの放射エネルギ波長に対して、ソース(S)及びドレイン(D)電極材料17，19の反射率と10パーセントの範囲内の反射率を有することに留意を要する。例えば、RTAからの入射する放射エネルギに対して80％の反射率を有するソース(S)及びドレイン(D)電極材料は、「ダミー」フィル・エレメント26’が、70％ないし90％の間の反射率を有することを求める。基板12の上位表面16は、図3A及び図3Bに関連して説明されるRTAプロセスに委ねられ；ここであえて言うなら、基板12の上位表面16は、図2に関連して説明される放射エネルギ源にさらされ、ソース(S)及びドレイン(D)電極17，19とアクティブ・デバイス領域15に使用される半導体材料(例えばここでは、AlGaN)との間のオーミック・コンタクトを形成すること、及び「ダミー」フィル・エレメント26’のTi/Al材料(図1B)を混合することでそれらをマイクロ波損失「ダミー」フィル・エレメント26(図3A及び図3B)に変換することの双方を同時に行う。より具体的には、ここでの「ダミー」フィル・エレメント26’は、500オングストローム(Å)の厚いチタニウム層と1500オングストロームの厚いアルミニウム層とを含み、ここでは800℃ないし900℃の範囲内の温度で加熱され、単位面積当たり9オームの抵抗率を有するTi/Al合金を形成する。従って、チタニウム自体は単位面積当たり6オームの抵抗率を有し、アルミニウム自体は単位面積当たり220ミリオームの抵抗率を有するが、チタニウム/アルミニウムの合金は単位面積当たり9オームの抵抗率を有する。チタニウム単独で損失性を有するが、オーミック・メタルに対して貧弱な反射率合致性しか提供しない。アルミニウム単独で良好な反射率合致性を提供するが、抵抗率が非常に低いので、マイクロ波損失材料として多くのアプリケーションに有効ではない。アルミニウム及びチタニウムの合金を形成するこれら2つの元素の加熱した組み合わせは、双方の基準を満足することが可能であり、加熱した組み合わせ材料の結果の抵抗率は、合金化される材料個々の構成要素より大きい。抵抗率は、合金化される材料、材料の厚み、及び合金化する温度の関数であることに留意を要する。損失「ダミー」フィル・エレメント26にマイクロ波損失材料を利用することは、マイクロ波損失「ダミー」フィル・エレメント26に関して図4A及び図4Bに関連して説明されるようなストリップ導体28，29，31の間、及び損失「ダミー」フィル・エレメント26それら自身の間で任意の非所望の電磁カップリングを減らし、マイクロ波損失「ダミー」フィル・エレメントが、ストリップ導体28，29，31の近くに配置されることを可能にし、それにより図5A及び図5Bに示されるように更なる回路のためにスペースを解放することが可能になる点にも留意を要し、ここで「ダミー」26’フィル・エレメント(DF’)は、図4A及び4Bにおける「利用可能なスペース」30のような、ソース及びドレイン・��ーミック・コンタクト材料と同じ材料(Ti/Al/Ni/Au)である。ここで例えば図1Bに示されるように、チタニウム/アルミニウム・メタル・スタックが、例えばここでは2000オングストローム未満の厚みのものが「ダミー」フィル・エレメント26’として使用され、Ti/Al/Ni/Auのソース(S)及びドレイン(D)コンタクトとコンパチブルな実質的に同じ光学的反射性及び吸収性を有する。「ダミー」フィル・エレメント26’がRTA処理に委ねられ、マイクロ波損失「ダミー」フィル・エレメント26に変換された後、マイクロ波損失「ダミー」フィル・エレメント26は、図4A及び図4Bに関連して説明されるような、マイクロ波伝送線路30，32においてそれぞれ使用されるストリップ導体28，29，31のものより3桁大きな電気インピーダンス又は抵抗を有することになる。更に、RTA後の損失「ダミー」フィル・エレメント26の抵抗率は、単位面積当たり2オーム以上であってもよい一方、図4A及び図4Bに関連して説明されるマイクロ波伝送線路30，32，36で使用されるストリップ導体28，29，31は、ストリップ導体28，29，31に使用される厚み及び材料に依存して、単位面積当たり数ミリオームの抵抗率を有する。何れにせよ、損失「ダミー」フィル・エレメント26の抵抗率は、マイクロ波伝送線路30，32，36のストリップ導体28，29，31の抵抗率より少なくとも2桁大きい。
【００３２】
図2をここで参照すると、RATチェンバー40が示されている。図1A及び図1Bに関連して上述されたMMICとともに基板10(図1A及び図1B)を有するウェファ42は、グラファイト・サセプタ46の下位トレイ44上に挿入される。グラファイト・サセプタ46の蓋又はカバー48(グラファイトも)は、ウェファ42に対するトレイ44に配置される。包囲されたウェファ42を有するサセプタ46は、図示されるように、上位及び下位ハロゲン・ランプのペアの間のチェンバーに挿入される。窒素N2の流れが、矢印53により示されるように、入口バルブ52及び出口バルブ56の間で挿入されたサセプタ46を越えてチェンバー40を通過する。そして、ランプ50がターン・オンされる。ランプ50からの放射エネルギはグラファイト・サセプタ46により吸収される。グラファイト・サセプタ46は、吸収された放射エネルギにより加熱され、サセプタ46により吸収される熱は、包囲されたウェファを、伝導及び再放射(conduction  and  re-radiation)の双方により加熱する。即ち、加熱されたサセプタ46は、放射エネルギを吸収する黒体(a  black  body)として機能し、吸収されたエネルギの一部分を、ウェファ42を加熱するためにウェファ42の上位表面16(図1B)における放射エネルギとして再放射する。加熱されたウェファ42は、ソース(S)及びドレイン(D)電極とアクティブ・デバイス領域15の半導体材料(図1A及び図1B)との間の合金化を引き起こすのと同時に、「ダミー」フィル・エレメントをマイクロ波損失「ダミー」フィル・エレメント26に変換するようにアルミニウム及びチタニウムを合金化することを引き起こす。
【００３３】
図4A及び図4Bを参照すると、RTAチェンバー40(図2)からウェファ41を取り出した後に、ゲート(G)電極が、FET34の基板12の半導体アクティブ・デバイス領域15に対するショットキー・コンタクトにより形成され、マイクロ波伝送線路30，32，36が、ソース(S)及びドレイン(D)オーミック・コンタクト材料15，17(図1A及び図1B)並びにゲート材料に接続される基板12上に形成される。ここで例えばマイクロ波伝送線路30，32，36は、基板12の上位表面16に形成されるストリップ導体28，29，31と、基板12の下位表面に形成されるグランド平面導体24とを有するマイクロストリップ伝送線路である。上述したように、「ダミー」フィル・エレメント26’がRTA処理に委ねられ、マイクロ波損失「ダミー」フィル・エレメント26に変換された後、マイクロ波損失「ダミー」フィル・エレメント26は、マイクロ波伝送線路30，32，36に使用されるストリップ導体28，29，31のものより3桁高い大きさの電気インピーダンス又は抵抗を有する。更に、上述したように、上記のTi/Alの例に関し、RTA後の損失「ダミー」フィル・エレメント26の抵抗率は単位面積当たり9オームであるのに対して、ストリップ導体28，29，31(図4A及び図4B)は、ストリップ導体28，29，31に使用される厚み及び材料に依存して、単位面積当たり数ミリオームの抵抗率を有する。何れにせよ、損失「ダミー」フィル・エレメント26の抵抗率は、マイクロ波伝送線路30，32，36のストリップ導体28，29，31の抵抗率より少なくとも2桁大きい。
【００３４】
上述したように、マイクロ波損失「ダミー」フィル・エレメント26にマイクロ波損失材料を利用することは、マイクロ波「ダミー」フィル・エレメント26に対する、ストリップ導体28，29，31の間、及びマイクロ波「ダミー」フィル・エレメント26それら自身の間での(例えば、隣接するマイクロ波「ダミー」フィル・エレメント26同士の間での)任意の非所望の電磁カップリングを減らし、マイクロ波損失「ダミー」フィル・エレメント26のためのマイクロ波損失材料が、隣接するマイクロ波損失「ダミー」フィル・エレメント26及びストリップ導体28，29，31の近くに配置されることを可能にし、図4A及び図4Bを図5A及び図5Bと比較することにより示されるように更なる回路のためにスペースを解放する。例えば、ソース(S)及びドレイン(D)電極に使用されるのと同じ材料の代わりに、「ダミー」フィル・エレメント26にマイクロ波損失材料を利用することは、ストリップ導体28，29，31とマイクロ波損失「ダミー」フィル・エレメント26との間の隔たりを減らす。従って、マイクロ波損失メタル「ダミー」フィル・エレメント26は、回路内でRFパフォーマンス劣化を誘発することなく加熱の一様性の問題を同時に解決するために使用され、それにより「ダミー」フィル・エレメント26’に必要なエリアが、FET34に接続されるマイクロ波ストリップ導体28，29，31に更に近付くことを可能にし(図4A及び図4Bに関連して説明される)、更なる回路のために、基板12の上位表面16においてチップの更なる表面領域を解放する。従って、本開示は、ラピッド・サーマル・アニール(RTA)処理中の改善された加熱の一様性のために、ウェファ上の補償要素(「ダミー」フィル・エレメント)を提供し、そのような「ダミー」フィル・エレメントは、無線周波数(RF)モノリシック・マイクロ波集積回路(MMIC)技術により統合される場合に、改善されたコンパクト化を許容する電気特性を有する。
【００３５】
図4A及び図4Bを再び参照すると、FET15は、図示されるように、ソース電極(S)とオーミック・コンタクトを為すソース領域と、ドレイン電極(D)とオーミック・コンタクトを為すドレイン領域との間のアクティブ・デバイス領域を通過するキャリアの流れを制御するために、アクティブ・デバイス領域15とショットキー・コンタクトを為すゲート(G)を含む。
【００３６】
マイクロ波伝送線路30，32，36(図示されるように、基板12によりグランド平面導体(図4B)(ここでは例えば金)から隔てられているストリップ導体28，29，31(ここでは例えば金)を有するマイクロ波伝送ライン)が、RTA処理後に提供される。3つのストリップ導体28，29，31はそれぞれ図示されるようにソース(S)、ドレイン(D)、及びゲート(G)電極に接続される。
【００３７】
図6A及び図6Bをここで参照すると、モノリシック・マイクロ波集積回路(MMIC)構造は、基板12の半導体アクティブ・デバイス領域15と電界効果トランジスタ(FET)アクティブ・デバイス34のソース及びドレイン・コンタクトに使用される材料17，19との間にオーミック・コンタクトを形成するためのラピッド・サーマル・アニール(RTA)処理に先立つ、本開示の別の実施形態による基板12の表面レイアウトを含む。ここで再び、基板12の上位表面16は、半導体アクティブ・デバイス領域15とのオーミック・コンタクトを形成するために使用される材料17，19と実質的に同じ放射反射性を有する「ダミー」フィル・エレメント26’を有する。しかしながらここで図示される「ダミー」フィル・エレメント26’である「ダミー」フィル・エレメント26’の部分は、ソース及びドレイン・コンタクト材料17，19並びにゲート電極Gにそれぞれ接続されるストリップ導体28，29，31の下の位置に配置される。
【００３８】
図7A及び7Bをここで参照すると、図6A及び図6Bのモノリシック・マイクロ波集積回路(MMIC)構造基板12が、基板の半導体アクティブ・デバイス領域15と電界効果トランジスタ(FET)アクティブ・デバイス34のソース及びドレイン・コンタクトに使用される材料17，19との間にオーミック・コンタクトを形成する図2のRTA装置を経た後の状態で示されている。
【００３９】
図8A及び図8Bをここで参照すると、図7A及び図7Bのモノリシック・マイクロ波集積回路(MMIC)構造基板12が、FET34の基板12の半導体アクティブ・デバイス領域15に対するゲート(G)ショットキー・コンタクトを形成した後であって、ソース及びドレイン・オーミック・コンタクト材料17，19並びにゲート電極Gにそれぞれ接続されるマイクロ波伝送線路ストリップ導体28，29，31を形成した後の状態で示されている。ストリップ導体28，29，31は、例えば二酸化シリコンのような誘電体層37により「ダミー」フィル・エレメント26bから隔てられているが、この場合において図8Bに示されるようにストリップ導体28，29，31はそれぞれソース(S)及びドレイン(D)コンタクト材料17，19並びにゲート電極Gのトップに電気的な接触を為すことに留意を要する。
【００４０】
図9をここで参照すると、本開示による図1A，1B  ，2，3A，3B，4A，4B及び図6A，6B，7A，7B，8A，8BのMMICsを形成するのに使用されるプロセスのフローチャートが示されている。プロセスは：基板12の表面16上に「ダミー」フィル・エレメント26’とオーミック・コンタクト材料17，19とを形成するステップであって、「ダミー」フィル・エレメント26’及びオーミック・コンタクト材料17，19の双方は、放射エネルギに対して実質的に同じ反射性を有する、ステップ(100)；オーミック・コンタクト材料17，19と基板12の下方部分との間にオーミック・コンタクト(S)，(D)を形成するためにラピッド・サーマル・アニール・プロセス中に基板12を放射エネルギにさらすと共に、「ダミー」フィル・エレメント26’をマイクロ波エネルギ吸収「ダミー」フィル・エレメント26に変換するステップ(200)；及び形成されたオーミック・コンタクト(S)，(D)に電気的に接続されるマイクロ波伝送線路28，29を基板上に形成するステップ(300)を含む。
【００４１】
本開示の多くの実施形態が説明されてきた。しかしながら、本開示の精神及び範囲から逸脱することなく、様々な変形が為されてよいことは理解されるであろう。例えば、ソース及びドレイン・コンタクト材料にTa/Al/Taのスタックを利用することにより、マイクロ波損失基準及び反射性合致基準の双方を充足する「ダミー」フィル・エレメントは、タンタル又はタンタル・ナイトライドの薄膜であってもよい。そのような例では、「ダミー・フィル」の抵抗率は、純粋なタンタル薄膜の場合にはその厚みにより、或いは高抵抗のタンタル・ナイトライドを形成するために堆積中における窒素のタンタルへの制御された導入により、設定されることが可能である。更に、アクティブ・デバイス領域15の半導体材料は、例えばGaN、シリコン・カーバイド、ダイヤモンド、酸化亜鉛、III-V族材料のように、AlGaN以外の半導体材料であってもよい。更に、例えばコプレナ・ウェーブガイド(coplanar  waveguide：CPW)又はストリップライン伝送線路のような他のタイプのマイクロ波伝送線路が使用されてもよい。更に、「ダミー」フィル・エレメントの一部分は、上述したようにマイクロ波伝送線路のストリップ導体のようなパッシブ・コンポーネントのストリップ導体の下に形成されてもよい一方、「ダミー」フィル・エレメントの一部分は、図8Aに示されるような誘電体層37により又はそのような誘電体層27なしに各自を隔てることにより、キャパシタ又はインダクタのような他のパッシブ・コンポーネントの上に形成されてもよく、その理由は「ダミー」フィル・エレメント26’は損失材料に変換されているからである。従って、他の実施形態も添付の特許請求の範囲内に属する。
【先行技術文献】
【非特許文献】
【００４２】
【非特許文献１】“Temperature  non-uniformities  during  rapid  thermal  processing  of  patterned  wafers”  by  Peter  Vandenabeele  and  Karen  Maex,  Interuniversity  Micro-electronic  Center  (IMEC)  Kapeldreef  75,  3030  Leuven,  Belgium
【非特許文献２】“Thermal  Performance  Challenges  for  Rapid  Thermal  Processing”,  by  Jeff  Hebb,  Axcelis  Techmologies,  Inc.  Beverly,  MA,  11th  IEEE  International  Conference  on  Advanced  Processing  of  Semiconductors-RTP2003
【非特許文献３】“Origin  of  Local  Temperature  Variation  During  Spike  Anneal  and  Millisecond  Anneal”  by  R.  Beneyton,  A.Colin,  H.Bono,  F.Cacho,  M.Didaud,  B.Dumont,  P.Morin,  K.Barla,  16th  IEEE  International  Conference  on  Advanced  Thermal  Processing  of  Semiconductore-RTP2008
【非特許文献４】“Pattern  effects  in  Thermal  Processing”,  by  P.J.Timans  and  Y.  Lee,  Mattson  Technology
【図１Ａ】
2019523567.tif 000003
【図１Ｂ】
2019523567.tif 000004
【図２】
2019523567.tif 000005
【図３Ａ】
2019523567.tif 000006
【図３Ｂ】
2019523567.tif 000007
【図４Ａ】
2019523567.tif 000008
【図４Ｂ】
2019523567.tif 000009
【図５Ａ】
2019523567.tif 000010
【図５Ｂ】
2019523567.tif 000011
【図６Ａ】
2019523567.tif 000012
【図６Ｂ】
2019523567.tif 000013
【図７Ａ】
2019523567.tif 000014
【図７Ｂ】
2019523567.tif 000015
【図８Ａ】
2019523567.tif 000016
【図８Ｂ】
2019523567.tif 000017
【図９】
2019523567.tif 000018
【国際調査報告】
2019523567.tif 000019
2019523567.tif 000020
2019523567.tif 000021