(57)【要約】電気スイッチング技術は、導電性フィラメントを形成するために、別の面では望ましくない結晶材料における線欠陥を用いる。スイッチングセルは、活性電極と別の電極との間に配置される結晶層を含む。結晶層は、結晶層の一方の表面から他方の表面まで延びている線欠陥等の少なくとも１つのチャネルを有する。２つの電極に対する電圧の印加時、活性電極は、活性電極から他方の電極に線欠陥に沿って移動し得る金属イオンを提供し、それによって、導電性フィラメントを形成する。スイッチングセルは、導電性フィラメントを線欠陥内に精密に配置し、デバイス間スイッチング均一性を増加させることができる。
2019523999.tif 000002
【特許請求の範囲】
【請求項１】
電気スイッチングのための装置であって、前記装置は、
第１の側と、前記第１の側と対向する第２の側とを有する結晶層であって、前記結晶層は、前記第１の側から前記第２の側まで延びている少なくとも１つのチャネルを有する、結晶層と、
前記結晶層の第１の側上に配置されている第１の電極であって、前記第１の電極は、前記結晶層において１％未満の第１の固溶性を有する、第１の電極と、
前記結晶層の第２の側上に配置されている第２の電極であって、前記第２の電極は、前記結晶層において１％未満の第２の固溶性を有する、第２の電極と、
を備え、
前記第１の電極は、活性材料を備え、前記活性材料は、前記第１の電極および前記第２の電極を横切って印加される第１の電圧に応答して、前記少なくとも１つのチャネルに沿って移動する少なくとも１つの金属イオンを提供する、装置。
【請求項２】
前記結晶層は、半導体を備えている、請求項１に記載の装置。
【請求項３】
前記半導体は、ＩＶ族半導体、ＩＩＩ−Ｖ族半導体、ＩＩＩ族窒化物半導体、またはＩＩ−ＶＩ族半導体のうちの少なくとも１つを備えている、請求項２に記載の装置。
【請求項４】
前記結晶層は、約２ｎｍ〜約１μｍの厚さを有する、請求項１に記載の装置。
【請求項５】
前記少なくとも１つのチャネルは、少なくとも１つの線欠陥を備えている、請求項１に記載の装置。
【請求項６】
前記少なくとも１つの線欠陥は、約０．１ｎｍ〜約３０ｎｍの横寸法を有する、請求項５に記載の装置。
【請求項７】
前記少なくとも１つの線欠陥は、１平方ミクロンあたり約１０２本の線欠陥〜１平方ミクロンあたり約１０６本の線欠陥の密度を有する線欠陥のアレイを備えている、請求項５に記載の装置。
【請求項８】
前記活性材料は、Ａｇ、Ａｌ、Ａｕ、Ｉｎ、Ｓｎ、またはＺｎのうちの少なくとも１つを備えている、請求項１に記載の装置。
【請求項９】
前記第１の固溶性または前記第２の固溶性のうちの少なくとも１つは、室温において０．１％未満である、請求項１に記載の装置。
【請求項１０】
前記少なくとも１つの金属イオンは、複数の金属イオンを備え、前記複数の金属イオンは、前記第１の電極と前記第２の電極との間に印加される第１の電圧に応答して、前記少なくとも１つのチャネル内に導電性フィラメントを形成する、請求項１に記載の装置。
【請求項１１】
前記導電性フィラメントは、前記第１の電圧の除去時、前記少なくとも１つのチャネル内に留まるように構成されている、請求項１０に記載の装置。
【請求項１２】
前記複数の金属イオンは、前記第１の電極および前記第２の電極を横切って印加される第２の電圧に応答して、前記第１の電極に戻るように後退するように構成され、前記第２の電圧は、前記第１の電圧の第１の極性と反対の第２の極性を有する、請求項１０に記載の装置。
【請求項１３】
前記装置のバルク漏洩電流を低減させるために、前記結晶層と前記第２の電極との間に配置された抵抗層をさらに備えている、請求項１に記載の装置。
【請求項１４】
前記抵抗層は、真性半導体を備えている、請求項１３に記載の装置。
【請求項１５】
前記抵抗層は、約１ｎｍ〜約５ｎｍの厚さを有する、請求項１３に記載の装置。
【請求項１６】
前記装置のバルク漏洩電流を低減させるために、前記結晶層と前記第１の電極との間に配置された遮断層をさらに備えている、請求項１に記載の装置。
【請求項１７】
前記遮断層および前記結晶層は、ｐ−ｎ接合を形成するようにドープされている、請求項１６に記載の装置。
【請求項１８】
デバイスを作動させる方法であって、
前記デバイスは、結晶層の第１の側から前記結晶層の第２の側まで延びている少なくとも１つのチャネルを有する結晶層と、前記結晶層の第１の側上に配置されている活性材料を備えている第１の電極と、前記結晶層の第２の側上に配置されている第２の電極とを備え、
前記方法は、前記第１の電極および前記第２の電極を横切って、第１の符号を有する第１の電圧を印加することを含み、
前記第１の電圧は、前記少なくとも１つのチャネルに沿って前記第１の電極と前記第２の電極との間に延びている導電性フィラメントを形成することを前記活性材料の複数の金属イオンに行わせる、方法。
【請求項１９】
前記第１の符号と反対の第２の符号を有する第２の電圧を前記第１の電極と前記第２の電極との間に印加し、前記複数の金属イオンに前記第１の電極に戻るように後退させることをさらに含む、請求項１８に記載の方法。
【請求項２０】
前記第１の電圧は、約４Ｖ〜約６Ｖである、請求項１８に記載の方法。
【請求項２１】
前記第１の電圧の除去時、前記少なくとも１つのチャネル内に前記導電性フィラメントを維持することをさらに含む、請求項１８に記載の方法。
【請求項２２】
電気スイッチングデバイスであって、前記電気スイッチングデバイスは、
結晶性ＳｉＧｅを備えているスイッチング媒体であって、前記スイッチング媒体は、第１の側と、第２の側とを有し、前記スイッチング媒体は、約１０ｎｍ〜約１００ｎｍの厚さおよび前記第１の側から前記第２の側まで延びている少なくとも１つの線欠陥を有し、前記少なくとも１つの線欠陥は、約０．１ｎｍ〜約３０ｎｍの幅を有する、スイッチング媒体と、
活性材料を備えている第１の電極であって、前記第１の電極は、前記スイッチング媒体の第１の側上に配置されており、前記第１の電極は、前記スイッチング媒体において１％未満の第１の固溶性を有する、第１の電極と、
前記結晶層の第２の側上に配置されている第２の電極であって、前記第２の電極は、前記結晶層において１％未満の第２の固溶性を有する、第２の電極と
を備え、
前記第１の電極からの複数の金属イオンが、前記第１の電極と前記第２の電極との間に印加される第１の電圧に応答して前記少なくとも１つの線欠陥に沿って移動し、前記少なくとも１つの線欠陥内に導電性フィラメントを形成するように構成され、
前記複数の金属イオンは、前記第１の電極と前記第２の電極との間に印加される第２の電圧に応答して、前記第１の電極に戻るように後退するように構成され、前記第２の電圧は、前記第１の電圧の第１の極性と反対の第２の極性を有する、
電気スイッチングデバイス。
【請求項２３】
電気スイッチングデバイスを製作する方法であって、前記方法は、
導電性基板上に結晶層を形成することであって、前記結晶層は、前記導電性基板上の第１の側と、前記第１の側と対向する第２の側とを有し、前記結晶層は、前記第１の側から前記第２の側まで延びている少なくとも１つのチャネルを有する、ことと、
前記結晶層の第２の側上に活性材料を備えている電極を形成することであって、前記電極は、前記結晶層において１％未満の第１の固溶性を有する、ことと
を含む、方法。
【請求項２４】
前記結晶層を形成することは、前記導電性基板上に前記結晶層をエピタキシャル成長させることを含む、請求項２３に記載の方法。
【請求項２５】
前記結晶層を形成することは、少なくとも１つの線欠陥を備えている少なくとも１つのチャネルを製作するように、前記結晶層に対して格子不整合を有するように前記導電性基板を選択することを含む、請求項２４に記載の方法。
【請求項２６】
前記少なくとも１つの線欠陥は、複数の線欠陥を備え、
前記結晶層を形成することは、前記導電性基板と前記結晶層との間の格子不整合を変化させ、前記複数の線欠陥の面密度を変化させることをさらに含む、請求項２５に記載の方法。
【請求項２７】
前記結晶層を形成することは、選択的エッチングを介して、前記少なくとも１つの線欠陥の横寸法を変化させることをさらに含む、請求項２６に記載の方法。
【請求項２８】
前記選択的エッチングは、ＳｃｈｉｍｍｅｌエッチングまたはＳｅｃｃｏエッチングのうちの少なくとも１つを備えている、請求項２７に記載の方法。
【請求項２９】
前記結晶層と前記導電性基板との間に抵抗層を形成することをさらに含み、前記抵抗層は、真性半導体を備えている、請求項２３に記載の方法。
【請求項３０】
前記結晶層と前記第１の電極との間に遮断層を形成することをさらに含み、前記遮断層は、前記遮断層および前記結晶層がｐ−ｎ接合を形成するように、ドープされた半導体を備えている、請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の引用）
本願は、米国出願第６２／３５２，３０６号（２０１６年６月２０日、名称「ＰＲＥＣＩＳＥ  ＣＯＮＦＩＮＥＭＥＮＴ  ＯＦ  ＣＯＮＤＵＣＴＩＶＥ  ＦＩＬＡＭＥＮＴ  ＩＮ  ＥＣＭ  （ＥＬＥＣＴＲＯＣＨＥＭＩＣＡＬ  ＭＥＴＡＬＬＩＺＡＴＩＯＮ）  ＲＲＡＭ  （ＲＡＮＤＯＭ  ＲＥＡＤ  ＡＣＣＥＳＳ  ＭＥＭＯＲＹ）」）に対する優先権を主張し、上記出願は、その全体が参照により本明細書に引用される。
【背景技術】
【０００２】
現在の最新技術の非揮発性メモリの大部分は、その高密度および低コストに起因して、シリコンベースのフラッシュメモリである。しかしながら、フラッシュメモリは、低動作速度（例えば、約１ｍ秒／０．１ｍ秒の書込／消去時間）、耐久性不良（例えば、約１０６回の書込／消去サイクル）、および高書込電圧（例えば、１０Ｖを上回る）等のいくつかの不利点を有する。さらに、フラッシュメモリは、大きい漏洩電流に起因して、近い将来に小型化限界に到達し得る。
【０００３】
フラッシュメモリの不利点を克服し得る１つの技術は、抵抗ランダムアクセスメモリ（ＲＲＡＭ（登録商標））である。概して、ＲＲＡＭ（登録商標）セルは、２つの導体間に挟まれた絶縁体または半導体を含む。ＲＲＡＭ（登録商標）の基本的な物理的機構は、通常、抵抗スイッチング（ＲＳ）であり、それは、セルが、外部電気刺激下で、高抵抗状態（ＨＲＳまたはオフ状態）または低抵抗状態（ＬＲＳまたはオン状態）に自由にプログラムされることを可能にする。殆どの場合、電流は、ＨＲＳにおいてデバイスを通して均一に流動し、ＬＲＳにおいて導電性フィラメント（ＣＦ）として公知の高コンダクタンスを伴う局所領域に制限される。ＲＲＡＭ（登録商標）の単純な構造は、４Ｆ２の小さいサイズを伴う受動的クロスバーアレイにおける容易な統合を可能にする（Ｆは、最小フィーチャサイズ）。サイズは、垂直に積層された３次元（３−Ｄ）アーキテクチャ内で４Ｆ２／ｎまでさらに縮小されることができる（ｎは、クロスバーアレイの積層数である）。
【０００４】
しかしながら、ＲＲＡＭ（登録商標）は、それら自身の限定を有する。例えば、現在のＲＲＡＭ（登録商標）は、典型的には、電極間に配置されるスイッチング媒体として非晶質物を使用する。スイッチング事象中、導電性フィラメントが、非晶質物内のいずれかの場所に形成され得る。その結果、導電性フィラメントを正確に配置すること、または閉じ込めることは、困難であり得る。加えて、ＲＲＡＭ（登録商標）における導電性フィラメントのランダム形成は、異なるセル間の性能の均一性も低減させ得る（および分散を増加させ得る）。ＲＲＡＭ（登録商標）セルの増加した個々の変動は、次に、広範囲の用途を限定し得る。
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明の実施形態は、電気スイッチングのための装置、システム、および方法を含む。一例では、電気スイッチングのための装置が、第１の側と、第１の側と対向する第２の側とを有する結晶層を含む。結晶層は、第１の側から第２の側まで延びている少なくとも１つのチャネルを有する。装置は、結晶層の第１の側上に配置される第１の電極と、結晶層の第２の側上に配置される第２の電極とも含む。第１の電極は、結晶層において１％未満の第１の固溶性を有し、第２の電極は、結晶層において１％未満の第２の固溶性を有する。第１の電極は、第１の電極および第２の電極を横切って印加される第１の電圧に応答して、少なくとも１つのチャネルに沿って移動する少なくとも１つの金属イオンを提供するための活性材料を含む。
【０００６】
別の例では、電気スイッチングのデバイスを作動させる方法が、開示される。デバイスは、結晶層の第１の側から結晶層の第２の側まで延びている少なくとも１つのチャネルを有する結晶層と、活性材料を含み、第１の側上に配置されている第１の電極と、第２の側上に配置されている第２の電極とを含む。方法は、第１の電極と第２の電極との間に、第１の符号を有する第１の電圧を印加することを含む。第１の電圧は、複数の金属イオンに、少なくとも１つのチャネルに沿って第１の電極と第２の電極との間に延びている導電性フィラメントを形成させる。
【０００７】
なお別の例では、電気スイッチングデバイスが、結晶性ＳｉＧｅを備えているスイッチング媒体を含み、スイッチング媒体は、第１の側と、第２の側とを有する。スイッチング媒体は、約１０ｎｍ〜約１００ｎｍの厚さおよび第１の側から第２の側まで延びている少なくとも１つの線欠陥を有する。少なくとも１つの線欠陥は、約０．１ｎｍ〜約５ｎｍの幅を有する。電気スイッチングデバイスはまた、活性材料を含み、スイッチング媒体の第１の側上に配置されている第１の電極を含む。第１の電極は、スイッチング媒体において１％未満の第１の固溶性を有する。電気スイッチングデバイスは、第２の電極も含み、第２の電極は、結晶層の第２の側上に配置されている。第２の電極は、結晶層において１％未満の第２の固溶性を有する。第１の電極からの複数の金属イオンが、第１の電極と第２の電極との間に印加される第１の電圧に応答して、少なくとも１つの線欠陥に沿って移動し、少なくとも１つの線欠陥内に導電性フィラメントを形成するように構成されている。複数の金属イオンは、第１の電極と第２の電極との間に印加される第２の電圧に応答して、第１の電極に戻るように後退するように構成され、第２の電圧は、第１の電圧の第１の極性と反対の第２の極性を有する。
【０００８】
なお別の例では、電気スイッチングデバイスを製作する方法が、導電性基板上に結晶層を形成することを含む。結晶層は、導電性基板上の第１の側と、第１の側と対向する第２の側とを有する。結晶層は、第１の側から第２の側まで延びている少なくとも１つのチャネルを有する。方法は、結晶層の第２の側上に活性材料を備えている電極を形成することも含む。電極は、結晶層において１％未満の第１の固溶性を有する。
【０００９】
下記でより詳細に議論される前述の概念および追加の概念の全ての組み合わせ（そのような概念は、互いに矛盾しないことを前提とする）は、本明細書に開示される本発明の主題の一部と見なされることを理解されたい。特に、本開示の最後に見られる請求される主題の全ての組み合わせは、本明細書に開示される本発明の主題の一部と見なされる。参照することによって組み込まれる任意の開示にも見られ得る本明細書で明示的に採用される専門用語が、本明細書に開示される特定の概念と最も一貫した意味が与えられるべきであることも理解されたい。
【図面の簡単な説明】
【００１０】
当業者は、図面が、主として、例証を目的とし、本明細書に説明される本発明の主題の範囲を限定するように意図されないことを理解するであろう。図面は、必ずしも、縮尺通りではなく、いくつかの事例では、本明細書に開示される本発明の主題の種々の側面は、異なる特徴の理解を促進するために、図面において誇張または拡大されて示され得る。図面では、同様の参照文字は、概して、同様の特徴（例えば、機能的類似および／または構造的類似要素）を指す。
【００１１】
【図１】図１Ａおよび１Ｂは、導電性フィラメントの誘導および形成のために線欠陥を使用する、それぞれ、オンおよびオフ状態における電気スイッチ装置の概略図を示す。
【００１２】
【図２】図２は、スイッチング媒体の導電率を制御するために抵抗層を含む電気スイッチ装置の概略図を示す。
【００１３】
【図３】図３は、バルク漏洩電流を減少させるために遮断層を含む電気スイッチ装置の概略図を示す。
【００１４】
【図４−１】図４Ａ−４Ｅは、線欠陥を含む電気スイッチ装置を製作する方法を図示する。
【図４−２】図４Ａ−４Ｅは、線欠陥を含む電気スイッチ装置を製作する方法を図示する。
【００１５】
【図５−１】図５Ａ−５Ｇは、線欠陥を含む電気スイッチ装置のアレイを製作する方法を図示する。
【図５−２】図５Ａ−５Ｇは、線欠陥を含む電気スイッチ装置のアレイを製作する方法を図示する。
【図５−３】図５Ａ−５Ｇは、線欠陥を含む電気スイッチ装置のアレイを製作する方法を図示する。
【００１６】
【図６−１】図６Ａ−６Ｇは、アレイにおける各電気スイッチ装置のための個々の活性電極を伴う電気スイッチ装置のアレイを製作する方法を図示する。
【図６−２】図６Ａ−６Ｇは、アレイにおける各電気スイッチ装置のための個々の活性電極を伴う電気スイッチ装置のアレイを製作する方法を図示する。
【図６−３】図６Ａ−６Ｇは、アレイにおける各電気スイッチ装置のための個々の活性電極を伴う電気スイッチ装置のアレイを製作する方法を図示する。
【００１７】
【図７−１】図７Ａ−７Ｇは、コンパクトな個々の活性電極を伴う電気スイッチ装置のアレイを製作する方法を図示する。
【図７−２】図７Ａ−７Ｇは、コンパクトな個々の活性電極を伴う電気スイッチ装置のアレイを製作する方法を図示する。
【図７−３】図７Ａ−７Ｇは、コンパクトな個々の活性電極を伴う電気スイッチ装置のアレイを製作する方法を図示する。
【００１８】
【図８】図８Ａおよび８Ｂは、金属補助エッチングを介してスイッチング媒体を製作する方法を図示する。
【００１９】
【図９】図９は、電気化学エッチングを介してスイッチング媒体を製作する方法を図示する。
【００２０】
【図１０−１】図１０Ａ−１０Ｆは、補助的結晶金属層を使用することを介してスイッチング媒体を製作する方法を図示する。
【図１０−２】図１０Ａ−１０Ｆは、補助的結晶金属層を使用することを介してスイッチング媒体を製作する方法を図示する。
【図１０−３】図１０Ａ−１０Ｆは、補助的結晶金属層を使用することを介してスイッチング媒体を製作する方法を図示する。
【００２１】
【図１１−１】図１１Ａ−１１Ｄは、結晶層を直接包囲する活性材料を伴うスイッチング媒体を製作する方法を図示する。
【図１１−２】図１１Ａ−１１Ｄは、結晶層を直接包囲する活性材料を伴うスイッチング媒体を製作する方法を図示する。
【００２２】
【図１２Ａ】図１２Ａは、図１に示されるようなスイッチングデバイスにおける単一のスイッチング動作の電流−電圧プロットである。
【００２３】
【図１２Ｂ】図１２Ｂは、図１のスイッチングデバイスの動作の複数のサイクルの電流−電圧プロットを示す。
【００２４】
【図１２Ｃ】図１２Ｃは、デバイス間均一性を実証するための複数のスイッチングデバイスにおける設定電圧の分布を示す。
【００２５】
【図１２Ｄ】図１２Ｄは、４．５時間を上回る連続動作にわたるオンおよびオフ状態における図１に示されるスイッチングデバイスの電流を示すプロットである。
【００２６】
【図１２Ｅ】図１２Ｅは、図１に示されるスイッチングデバイスの電流コンプライアンスの関数としてのコンダクタンスを示す。
【００２７】
【図１２Ｆ】図１２Ｆは、図１に示されるスイッチングデバイスのパルス数の関数としてのコンダクタンスを示すプロットである。
【００２８】
【図１３】図１３Ａ−１３Ｃは、線欠陥のサイズに対する制御を実証する異なる量の選択的エッチング後の結晶層の走査電子顕微鏡（ＳＥＭ）画像である。
【００２９】
【図１４】図１４は、異なる選択的エッチング時間を用いて作製された結晶層を使用するスイッチングデバイスの電流−電圧プロットを示す。
【００３０】
【図１５】図１５Ａおよび１５Ｂは、異なるパーセンテージのゲルマニウムを有する結晶性ＳｉＧｅフィルムのＳＥＭ画像である。
【００３１】
【図１６】図１６は、ニューロモルフィックコンピューティングにおけるスイッチングセルを図示する。
【００３２】
【図１７】図１７は、ニューロモルフィックコンピューティングのためのスイッチングセルの大規模アレイの概略図を示す。
【００３３】
【図１８】図１８は、動作の複数のサイクル後の図１７に示されるスイッチングセルのコンダクタンスを示す。
【発明を実施するための形態】
【００３４】
閉じ込められた導電性フィラメントを伴う電気スイッチング
【００３５】
ＲＲＡＭ（登録商標）における導電性フィラメントのランダム形成から生じる問題に対処するために、本明細書に説明される装置、システム、および方法は、導電性フィラメントを形成するために、別の面では望ましくない結晶材料における線欠陥（転位とも称される）を用いる。このアプローチに基づいて、スイッチングセル（スイッチング要素、スイッチングデバイス、またはスイッチとも称される）が、活性電極と別の電極との間に配置される結晶層を含む。結晶層は、結晶層の一方の表面から他方の表面に延びている少なくとも１つの線欠陥を有する。２つの電極を横切って電圧を印加することは、金属イオンに線欠陥に沿って活性電極から他方の電極に移動させ、それによって、線欠陥内に導電性フィラメントを形成させる。
【００３６】
導電性フィラメントの成長は、スイッチングセルの全体的抵抗を変調し、それによって、スイッチングセルのスイッチングステータスを制御する。概して、導電性フィラメントの形成は、スイッチングセルをオン状態にする。異なる符号の別の電圧の印加時、イオンは、活性電極に戻るように移動し、それによって、スイッチングセルをオフ状態にする。転位を導電性フィラメントのためのチャネルとして使用することは、導電性フィラメントの場所およびサイズを精密に制御することができる。明確に定義された導電性フィラメントは、次に、デバイス間均一性を改良することができる。加えて、各デバイスの性能の均一性も、改良されることができる。
【００３７】
図１Ａおよび１Ｂは、それぞれ、オンおよびオフ状態における電気スイッチングのための装置１００の概略図を示す。装置１００は、第１の側１１１（第１の表面１１１とも称される）と、第２の側１１３（第２の表面１１３とも称される）とを有する結晶層１１０（スイッチング媒体とも称される）を含む。活性電極１２０が、結晶層１１０の第１の側１１１上に配置され、ベース電極１３０が、結晶層１１０の第２の側１１３上に配置される。結晶層１１０における活性電極１２０の固溶性は、活性電極１２０と結晶層１１０との間の化合物形成を低減させるために、１％未満の。同様に、結晶層１２０におけるベース電極１３０の固溶性も、１％未満の。結晶層１１０は、実質的に結晶層１１０の厚さを通して延びている、線欠陥１１５等のチャネル１１５を有する（図１Ｂ参照）。
【００３８】
活性電極１２０は、活性材料から作製され、それは、印加された電圧に応答してイオンを提供し得る任意の材料として定義されることができる。言い換えると、２つの電極１２０および１３０を横切って電圧を印加することは、イオンに線欠陥１１５に沿って活性電極１２０から移動させ、線欠陥１１５内に導電性フィラメント１１８を形成させる（図１Ａ参照）。図１Ａに図示されるように、導電性フィラメントの形成は、結晶層１１０の抵抗率を減少させ、それによって、装置１００がオン状態であるようにする（すなわち、スイッチをオンにする）ことができる。
【００３９】
２つの電極１２０および１３０間に印加される電圧の除去時、導電性フィラメントは、通常、線欠陥１１５内に留まる。したがって、スイッチ装置１００から作製されるメモリは、非揮発性であり得る。これは、メモリの電力供給を除去すると、各スイッチセルのスイッチング状態（例えば、オンまたはオフ）の形態における記憶された情報（例えば、０または１）が、メモリ内に留まるからである。言い換えると、メモリは、停電時、メモリ内に記憶されたデータを消去しない。
【００４０】
装置１００は、反対の極性（反対の符号とも称される）を有する別の電圧を印加することによって、オフに切り替えられることができる。反対の極性の電圧に応答して、導電性フィラメントを形成する金属イオンは、活性電極１２０に戻るように後退し、それによって、図１Ｂに示されるように、実質的に空の線欠陥１１５を残す。導電性フィラメントのこの溶解は、結晶層１１０の抵抗率を増加させ、それによって、装置１００がオフ状態であるようにする。
【００４１】
種々の材料が、結晶層１１０を形成するために使用されることができる。一例では、結晶層１１０は、絶縁体を含む。別の例では、結晶層１１０は、とりわけ、単結晶シリコンおよび単結晶ゲルマニウム等のＩＶ族半導体を含む。なお別の例では、結晶層１１０は、とりわけ、窒化ホウ素（ＢＮ）、窒化ガリウム（ＧａＮ）、砒化ガリウム（ＧａＡｓ）、窒化インジウム（ＩｎＮ）、リン化インジウム（ＩｎＰ）、または砒化インジウム（ＩｎＡｓ）等のＩＩ−Ｖ族半導体（ＩＩＩ族窒化物半導体を含む）を含む。なお別の例では、結晶層１１０は、とりわけ、セレン化カドミウム（ＣｄＳｅ）、酸化亜鉛（ＺｎＯ）、セレン化亜鉛（ＺｎＳ）、または硫化亜鉛等のＩＩ−ＶＩ族半導体を含む。
【００４２】
結晶層１１０の厚さは、約２ｎｍ〜約１μｍ（例えば、その間の任意の値および部分的範囲を含む、約２ｎｍ、約５ｎｍ、約１０ｎｍ、約２０ｎｍ、約５０ｎｍ、約１００ｎｍ、約２００ｎｍ、約５００ｎｍ、または約１μｍ）であり得る。結晶層１１０の厚さはまた、結果として生じるスイッチの所望の性能に応じて、２ｎｍを下回ることも、１μｍを上回ることもある。例えば、結晶層１１０の厚さを減少させることは、金属イオンがベース電極１３０に到達するために活性電極１２０から移動する距離を減少させ、それによって、スイッチング速度を増加させることができる。一方、結晶層１１０の厚さを増加させることは、例えば、放電に起因する線欠陥１１５の外側の場所における導電性フィラメント形成の確率を減少させることができる。これは、次に、結果として生じるスイッチの安定性を改良することができる。
【００４３】
一例では、線欠陥１１５は、結晶層１１０を貫通する。言い換えると、線欠陥１１５は、結晶層１１０の第１の側１１１から、結晶層１１０の第２の側１１２まで延びている（すなわち、線欠陥１１５の長さは、結晶層１１０の厚さと実質的に同一である）。別の例では、線欠陥１１５は、実質的に結晶層１１０を通して延びている。別の言い方をすれば、線欠陥１１５の長さは、結晶層１１０の厚さを下回り得る。結晶層１１０の厚さに対する線欠陥１１５の長さの比率は、約５０％〜約９９％（例えば、その間の任意の値および部分的範囲を含む、約５０％、約６０％、約７０％、約８０％、約９０％、約９５％、約９７％、または約９９％）であり得る。
【００４４】
線欠陥１１５の横寸法（直径または幅等の側方サイズとも称される）は、約０．１ｎｍ〜約３０ｎｍ（例えば、その間の任意の値および部分的範囲を含む、約０．１ｎｍ、約０．２ｎｍ、約０．５ｎｍ、約１ｎｍ、約２ｎｍ、約３ｎｍ、約４ｎｍ、約５ｎｍ、約１０ｎｍ、約２０ｎｍ、または約３０ｎｍ）であり得る。線欠陥１１５の断面は、例えば、丸形、正方形、多角形、または任意の他の適切な形状であり得る。
【００４５】
図１に示される装置１００は、１つのみの線欠陥１１５を含む。実践では、装置１００は、複数の線欠陥１１５を含むことができる。装置１００から作製されるメモリは、通常、装置１００のアレイを含む。各装置１００は、少なくとも１つの線欠陥を含み、メモリ内の線欠陥の集合も、アレイを形成することができる。いずれの場合も、線欠陥の密度は、μｍ２あたり約１０２本の線欠陥〜μｍ２あたり約１０６本の線欠陥（例えば、その間の任意の値および部分的範囲を含む、１０２μｍ−２、１０３μｍ−２、１０４μｍ−２、１０５μｍ−２、または約１０６μｍ−２）であり得る。
【００４６】
概して、活性電極１２０が結晶層１１０と化合物を形成する確率を低減させるように、結晶層１１０における活性電極１２０の固溶性が１％（原子百分率）を下回ることが、有益であり得る。一例では、結晶層１１０における活性電極１２０の固溶性は、室温において１％を下回る。別の例では、結晶層１１０における活性電極１２０の固溶性は、高温において（例えば、約４００Ｋ、約５００Ｋ、約７５０Ｋ、約１，０００Ｋにおいて、またはそれを上回って）１％を下回る。なお別の例では、結晶層１１０における活性電極１２０の固溶性は、室温において０．１％を下回る（例えば、その間の任意の値および部分的範囲を含む、０．１％を下回る、０．０５％を下回る、０．０２％を下回る、または０．０１％を下回る）。なお別の例では、結晶層１１０における活性電極１２０の固溶性は、高温において（例えば、約４００Ｋ、約５００Ｋ、約７５０Ｋ、約１，０００Ｋにおいて、またはそれを上回って）０．１％を下回る。
【００４７】
活性電極１２０における活性材料は、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、または当分野で公知の任意の他の活性材料等の金属を含むことができる。
【００４８】
活性電極１２０の厚さは、約５ｎｍ〜約１０μｍ（例えば、その間の任意の値および部分的範囲を含む約５ｎｍ、約１０ｎｍ、約２０ｎｍ、約５０ｎｍ、約１００ｎｍ、約２００ｎｍ、約５００ｎｍ、約１μｍ、約２μｍ、約３μｍ、約４μｍ、または約５μｍ）であり得る。
【００４９】
一例では、装置１００におけるベース電極１３０は、受動電極であり得、その場合、ベース電極１３０は、結晶層１１０内にフィラメントを形成するために、導電性イオン（または他の荷電粒子）を提供しない。別の例では、ベース電極１３０も、活性電極であり得る。ベース電極１３０の材料は、広範囲の材料から選択されることができる。一例では、ベース電極１３０は、金、白金銅、タンタル、スズ、タングステン、チタン、タングステン、コバルト、クロム、銀、ニッケル、もしくはアルミニウム、またはこれらの導電性材料のいずれかの二元もしくは三元系等の金属材料を含む。別の例では、ベース電極は、とりわけ、ＴｉＮ、ＴｉＢ２、ＭｏＳｉ２、ｎ−ＢａＴｉＯ３、（Ｆｅ，Ｔｉ）２Ｏ３、ＲｅＯ３、ＲｕＯ２、およびＩｒＯ２等の導電性金属酸化物を含む。なお別の例では、ベース電極１３０は、グラフェン等の炭素系導電性材料を含むことができる。
【００５０】
結晶層１１０におけるベース電極１３０の固溶性は、１％を下回り得る（例えば、その間の任意の値および部分的範囲を含む、１％を下回る、０．５％を下回る、０．２％を下回る、０．１％を下回る、０．０５％を下回る、または０．０１％を下回る）。この低可溶性は、室温において、または高温において（例えば、約４００Ｋ、約５００Ｋ、約７５０Ｋ、約１，０００Ｋにおいて、またはそれを上回って）であり得る。
【００５１】
一例では、結晶層１１０における活性電極１２０の固溶性（第１の固溶性と称される）は、結晶層１１０におけるベース電極１３０の固溶性（第２の固溶性と称される）と同一であり得る。別の例では、第１の固溶性は、第２の固溶性とは異なり得る。
【００５２】
ベース電極１３０の厚さは、約５ｎｍ〜約１０μｍ（例えば、その間の任意の値および部分的範囲を含む、約５ｎｍ、約１０ｎｍ、約２０ｎｍ、約５０ｎｍ、約１００ｎｍ、約２００ｎｍ、約５００ｎｍ、約１μｍ、約２μｍ、約３μｍ、約４μｍ、または約５μｍ）であり得る。一例では、２つの電極１２０および１３０は、同一の厚さを有することができる。別の例では、２つの電極１２０および１３０は、異なる厚さを有することができる。
【００５３】
抵抗層を伴う電気スイッチング
【００５４】
図２は、装置２００の抵抗率を制御するための抵抗層２４０を含む装置２００の概略図を示す。装置２００は、活性電極２２０と抵抗層２４０との間に配置される結晶層２１０を含む。ベース電極２３０が、抵抗層２４０上に配置される。結晶層２１０は、実質的に結晶層２１０の厚さを通して延びている線欠陥２１５を有する。対照的に、抵抗層２４０は、線欠陥を有していない。その結果、線欠陥２１５内に形成される導電性フィラメント２１８は、抵抗層２４０において、またはその前で停止することとなる。装置２００は、そのオン状態において図１の装置１００よりも高い抵抗率を有する。
【００５５】
抵抗層２４０は、真性半導体（例えば、真性シリコン）から作製されることができ、ベース電極２３０は、ドープされた半導体（例えば、ｐ＋シリコン）から作製されることができる。この構成では、抵抗層２４０は、２つの電極２２０および２３０間の放電を低減させることによって、装置２００のバルク漏洩電流を低減させる。
【００５６】
抵抗層２４０の厚さは、約１ｎｍ〜約５ｎｍ（例えば、その間の任意の値および部分的範囲を含む、約１ｎｍ、約２ｎｍ、約３ｎｍ、約４ｎｍ、または約５ｎｍ）であり得る。
【００５７】
遮断層を伴う電気スイッチング
【００５８】
図３は、装置３００のバルク漏洩電流を低減させるために遮断層３５０を含む、装置３００の概略図を示す。装置３００は、遮断層３５０と基層３３０との間に配置される結晶層３１０を含む。活性電極３２０が、遮断層３５０上に配置される。結晶層３１０は、実質的に結晶層３１０の厚さを通して延びている線欠陥３１５を有する。遮断層３５０は、線欠陥３１５と整列させられた開口部３５５（線欠陥でもあり得る）も有し、したがって、連続的導電性フィラメント３１８が、２つの電極３２０および３３０間に形成されることができる。遮断層３５０は、線欠陥３１５の外側の場所における２つの電極３２０および３３０間の放電の可能性を低減させ、それによって、装置３００のバルク漏洩電流を低減させることができる。
【００５９】
一例では、遮断層３５０および結晶層３１０は、ｐ−ｎ接合を形成することができる。例えば、遮断層３５０は、ｐ型ドーパントを用いてドープされることができ、結晶層３１０は、ｎ型ドーパントを用いてドープされることができる。別の例では、遮断層３５０は、ｎ型ドーパントを用いてドープされることができ、結晶層３１０は、ｐ型ドーパントを用いてドープされることができる。ｐ−ｎ接合は、装置３００のバルク漏洩電流をさらに低減させることができる。
【００６０】
遮断層３５０の厚さは、約１ｎｍ〜約５ｎｍ（例えば、その間の任意の値および部分的範囲を含む、約１ｎｍ、約２ｎｍ、約３ｎｍ、約４ｎｍ、または約５ｎｍ）であり得る。
【００６１】
一例では、装置３００は、１つのみの遮断層３５０を含むことができる。別の例では、装置３００は、複数の遮断層３５０を含むことができる。例えば、装置３００は、ドープされた遮断層および真性遮断層を含む２つの遮断層３５０を含み得、したがって、それらは、結晶層３１０とともにＰＩＮ接合を形成することができる。なお別の例では、結晶層３１０は、２つの遮断層３５０間に挟まれることができる（一方が結晶層３１０の上部上にあり、他方がその底部上にある）。
【００６２】
装置３００は、図２に示され、上で説明される抵抗層２４０と実質的に同じである抵抗層（図３に図示せず）も含むことができる。
【００６３】
他のタイプのチャネルを伴う電気スイッチング
【００６４】
それぞれ、図１−３に示され、上で説明される装置１００、２００、および３００では、導電性フィラメントの閉じ込めは、結晶層内の線欠陥（すなわち、１１５、２１５、および３１５）に沿ったイオン移動によって達成される。代替として、導電性フィラメントの精密な閉じ込めは、スイッチング媒体内の他のチャネルを使用して達成されることもできる。
【００６５】
一例では、結晶層（すなわち、図１−３に示される１１０、２１０、および３１０）は、多孔性シリコン層によって置換されることができる。多孔性シリコン層における細孔が、活性電極（すなわち、１２０、２２０、および３２０）からの金属イオンが１つ以上の導電性フィラメントを形成するためのチャネルとして使用されることができる。
【００６６】
別の例では、金ナノ粒子触媒エッチングが、シリコン等の材料内にチャネルを作成するために使用されることができる（下記に説明される）。作成されたチャネルは、次いで、活性電極（すなわち、１２０、２２０、および３２０）からのイオンが導電性フィラメントを形成するための経路を提供することができる。
【００６７】
なお別の例では、結晶層（すなわち、図１−３に示される１１０、２１０、および３１０）は、陽極処理アルミニウムから作製された層によって置換されることができる。当分野で理解されるように、陽極処理アルミニウムは、多孔性であり、それによって、導電性フィラメントを形成するためのイオン移動チャネルを提供することができる。
【００６８】
線欠陥に基づいてスイッチングデバイスを製作する方法
【００６９】
図４Ａ−４Ｅは、導電性フィラメントを生成するために線欠陥を使用する、スイッチングデバイスを製作する方法４００を図示する。図４に示されるように、方法４００は、基板４１０を調製することを含み、それは、上で説明されるようなベース電極１３０において使用され得る導電性材料（例えば、金属、導電性金属酸化物、炭素系材料等）から作製されることができる。基板４１０は、格子構造を伴うエピタキシャル層であり得る。
【００７０】
図４Ｂは、結晶層４２０（スイッチング媒体とも称される）が基板４１０上でエピタキシャル成長させられることを示す。結晶層４２０も、基板４１０の格子構造とは異なる格子構造を有し、それによって、結晶層４２０内に１つ以上の線欠陥４２５を作成する。線欠陥４２５の密度は、結晶層４２０と基板４１０との間の格子不整合を変化させることによって調節されることができる。概して、より大きい格子不整合は、より高い密度の線欠陥４２５をもたらすことができる。
【００７１】
転位開放の随意のステップも、ＳｃｈｉｍｍｅｌエッチングまたはＳｅｃｃｏエッチング等の選択的エッチング技法を介して実施されることができる。ＳｉおよびＧｅでは、ＳｃｈｉｍｍｅｌエッチングおよびＳｅｃｃｏエッチングが、バルク材料にわたって線欠陥を優先的にエッチングすることができる。選択エッチングは、上方に配置される活性電極から金属イオンを受け取ることによって導電性フィラメントの形成を促進するように、線欠陥４２５が結晶層４２０の上面に開口部を有することを確実にすることができる（例えば、図４Ｅおよび下記の説明参照）。選択的エッチングは、線欠陥４２５の横寸法を制御することもできる（例えば、線欠陥４２５の開口部を拡大する）。概して、エッチング時間を増加させることは、線欠陥４２５の横寸法を増加させる。
【００７２】
抵抗層を形成する別の随意のステップ（図４Ｂに図示せず）も、結晶層４２０が成長させられる前に実施されることができる。抵抗層は、図２に示され、上で説明される抵抗層２４０と実質的に同じであり得る。
【００７３】
図４Ｃは、絶縁層４３０が結晶層４２０上に配置されることを示す。一例では、絶縁層４３０は、化学的堆積を介して配置されることができる。別の例では、絶縁層４３０は、物理的堆積を介して配置されることができる。なお別の例では、絶縁層４３０は、エピタキシャル成長を介してスイッチング媒体上に配置されることができる。なお別の例では、絶縁層４３０は、電着を介して配置されることができる。なお別の例では、絶縁層４３０は、熱酸化を介して配置されることができる。
【００７４】
絶縁層４３０は、誘電材料、多結晶材料、およびポリマー等の種々のタイプの材料を含むことができる。例えば、絶縁層４３０は、ＳｉＯ２を含むことができる。別の例では、絶縁層４３０は、Ａｌ２Ｏ３を含むことができる。なお別の例では、絶縁層４３０は、ＨｆＯ２を含むことができる。なお別の例では、絶縁層４３０は、ポリシリコンを含むことができる。なお別の例では、絶縁層４３０は、磁気類を含むことができる。なお別の例では、絶縁層４３０は、エチレンプロピレンゴム（ＥＰＭ）を含むことができる。なお別の例では、絶縁層４３０は、エチレンプロピレンジエンゴム（ＥＰＤＭ）を含むことができる。
【００７５】
図４Ｄでは、開口部４２５（空洞４２５とも称される）が、絶縁層４２０内に作成される。一例では、開口部４２５は、湿式エッチングを介して作成されることができる。別の例では、開口部４２５は、乾式エッチングを介して作成されることができる。開口部４２５は、活性電極を形成する等のさらなる処理のために、少なくとも１つの線欠陥４２５を露出する。
【００７６】
図４Ｅでは、活性材料が、開口部４２５の中に堆積され、活性電極４４０を形成する。活性材料は、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、または当分野で公知の任意の他の活性材料を含むことができる。
【００７７】
遮断層を形成する随意のステップが、活性電極４４０が形成される前に実施されることができる。遮断層は、結晶層４２０上に堆積されることができる。活性材料が、次いで、遮断層上に堆積される。遮断層は、図３に示され、上で説明される遮断層３５０と実質的に同じであり得る。
【００７８】
スイッチングデバイスのアレイを製作する方法
【００７９】
図５Ａ−５Ｇは、例えば、スイッチングデバイスの大量生産を可能にするようにスイッチングデバイスのアレイを製作する方法５００を図示する。図５Ａに示されるように、基板５１０が、調製される。基板５１０は、真性または非導電性エピタキシャル材料を含み、製作の後続ステップのためのプラットフォームとして機能することができる。
【００８０】
図５Ｂは、導電性層５２０が基板５１０上でエピタキシャル成長させられることを示す。導電性層５２０（または導電性層５２０の少なくとも一部）は、結果として生じる電気スイッチにおけるベース電極（例えば、ベース電極１３０）として機能することができる。
【００８１】
図５Ｃは、結晶層５３０が導電性層５２０上でエピタキシャル成長させられることを示す。結晶層５３０および導電性層５２０は、結晶層５３０が線欠陥５３５を有するように、格子不整合を有する。不整合の量は、線欠陥５３５の密度を変化させるように調節されることができる。加えて、エッチングステップが、線欠陥５３５の開口部を作成するために、および／または線欠陥５３５の側方サイズを変化させるために実行されることができる。
【００８２】
図５Ｄでは、導電性層５２０および結晶層５３０のアセンブリが、分離されたアイランドにエッチングされ（１つのアイランドが図５Ｄに示される）、それらの各々が、個々のスイッチングセルに製作されることができる。このように、方法５００は、複数のスイッチングデバイスを同時に生産し、それによって、大量生産または少なくともバッチ製作を可能にすることができる。図５Ｄに示されるエッチングステップは、例えば、当分野で公知であるような乾式エッチングまたは湿式エッチングであり得る。
【００８３】
図５Ｅは、絶縁層５４０が導電性層５２０および結晶層５３０のアセンブリ上およびその周囲に配置されることを示す。言い換えると、絶縁層５３０は、導電性層５２０および結晶層５３０を包囲する。絶縁層５３０は、原子層堆積（ＡＬＤ）、化学蒸着、または当分野で公知の任意の他の共形コーティング方法等の共形コーティングもしくは堆積技法を介して配置されることができる。
【００８４】
図５Ｆは、開口部５４５が絶縁層５４０内に作成され、さらなる処理のために少なくとも１つの線欠陥５３５を露出することを示す。開口部５４５は、乾式エッチングまたは湿式エッチングを介して作成されることができる。活性材料が、次いで、図５Ｇに示されるように、活性電極５５０を形成するように、開口部５４５の中に配置される。随意に、キャッピング層５６０が、活性電極５５０上に配置されることができる。実践では、キャッピング層５６０は、Ａｇ等の活性材料の望ましくない拡散を遮断することができる。
【００８５】
図５Ｇに示されるような活性電極５５０は、絶縁層５４０内の開口部５４５を充填するだけではなく、絶縁層５４０の有意な部分の上部も被覆する。この場合、バッチ製作されるスイッチングデバイスは、共通の活性電極５４０を共有することができる。代替として、活性電極５５０は、真下の結晶層５３０にのみ電気的に接続され、隣接する結晶層に電気的に接続されない個々の活性電極５５０であり得る（例えば、下記の図６Ｇ参照）。
【００８６】
図６Ａ−６Ｇは、スイッチングデバイスのアレイを製作する方法６００を図示し、アレイにおける各個々のスイッチデバイスは、個々の活性電極を有する。図６Ａ−６Ｆに図示されるような方法６００の第１のステップは、図５Ａ−５Ｆに図示される方法５００の第１のステップと実質的に類似する。方法６００では、基板６１０が、調製され（図６Ａ）、導電性層６２０が、基板６１０上に配置される（図６Ｂ）。結晶層６３０が、導電性層６２０上でエピタキシャル成長させられる（図６Ｃ）。結晶層６３０と導電性層６２０との間の格子不整合は、結晶層６３０内に線欠陥６３５を作成し、かつ線欠陥６３５の密度を制御する。図６Ｄでは、導電性層６２０および結晶層６３０は、乾式エッチングまたは湿式エッチングを介して個々のアセンブリにセグメント化される。導電性層６２０および結晶層６３０の各個々のアセンブリは、図６Ｅに示されるように、絶縁層６４０によって包囲される。開口部６４５が、図６Ｆに示されるように、導電性層６２０および結晶層６３０の個々のアセンブリ毎に作成される。
【００８７】
図６Ｇは、活性材料が開口部６４５内に配置され、活性電極６５０を形成することを示す。図５Ｇに示される活性電極５５０と対照的に、活性電極６５０は、開口部６４５の近傍にのみ延びている。この場合、各結晶層６３０は、基板６１０上の他のスイッチングデバイスと共通の活性電極を共有する代わりに、個々の活性電極６５０を有することができる。随意のキャッピング層６６０も、活性電極６５０および絶縁層６４０上に配置されることができる。
【００８８】
図７Ａ−７Ｇは、スイッチングデバイスのアレイを製作する方法７００を図示する。アレイにおける各スイッチングデバイスは、スイッチング媒体のみを被覆する個々の活性電極を有する。図７Ａ−７Ｆに図示されるような方法７００の第１のステップは、図５Ａ−５Ｆに図示される方法５００の第１のステップと実質的に類似する。方法７００では、基板７１０が、調製され（図７Ａ）、導電性層７２０が、基板６１０上に配置される（図７Ｂ）。結晶層７３０が、導電性層７２０上でエピタキシャル成長させられる（図７Ｃ）。結晶層７３０と導電性層７２０との間の格子不整合は、結晶層７３０内に線欠陥７３５を作成し、かつ線欠陥７３５の密度を制御する。図７Ｄでは、導電性層７２０および結晶層７３０のアセンブリは、乾式エッチングまたは湿式エッチングを介して個々のアセンブリにセグメント化される。導電性層７２０および結晶層７３０の各個々のアセンブリは、図７Ｅに示されるように、絶縁層７４０によって包囲される。
【００８９】
図７Ｆは、開口部７４５が導電性層７２０および結晶層７３０の各個々のアセンブリのために作成されることを示す。活性材料が、開口部７４５内に配置され、活性電極７５０を形成し、それは、結晶層７３０から垂直に延び、絶縁層７４０の上面を被覆しない。図６Ｇの活性電極６５０と比較して、活性電極７５０は、よりコンパクトであり得、活性材料の量を削減することによって、結果として生じるデバイスのコストを削減し得る。図７Ｇでは、キャッピング層７６０が、活性電極７５０および絶縁層７４０上に配置される。キャッピング層７６０は、異なる個々のスイッチングデバイス内の個々の活性電極７５０を電気的にともに結合するように、導電性であり得る。
【００９０】
他のチャネルに基づいてスイッチングデバイスを製作する方法
【００９１】
上で説明されるように、材料内の他のチャネルも、導電性フィラメントの形成および閉じ込めを促進するために使用されることができる。図８Ａ−８Ｂは、金属補助エッチングを使用して、スイッチング媒体内にチャネルを作成する方法８００を図示する。図８Ａでは、金属ナノ粒子８２０が、エピタキシャル層であり得る基板８１０上に配置される。一例では、金属ナノ粒子８２０は、金ナノ粒子を含む。別の例では、金属ナノ粒子８２０は、銀ナノ粒子を含む。なお別の例では、金属ナノ粒子８２０は、銅ナノ粒子を含む。金属ナノ粒子８２０のサイズは、約１ｎｍ〜約５ｎｍ（例えば、その間の任意の値および部分的範囲を含む、約１ｎｍ、約２ｎｍ、約３ｎｍ、約４ｎｍ、または約５ｎｍ）であり得る。
【００９２】
金属ナノ粒子８２０は、スピンコーティング技法を介して基板８１０上に配置されることができる。随意に、金属ナノ粒子８２０は、末端チオール化ポリスチレン（例えば、各金属ナノ粒子を包囲するポリマーシェルを形成する）を用いて被覆されることができる。ポリマーシェルは、自己組立を介して、金属ナノ粒子８２０の高秩序のアレイの形成を促進することができる。
【００９３】
図８Ｂは、複数のチャネル８１５を形成するように、エッチングプロセスが金属ナノ粒子８２０の真下の基板８１０の部分をエッチングするように実行されることを示す。これらのチャネル８１５は、導電性フィラメントの形成および閉じ込めを可能にする。故に、チャネル８１５を含む基板８１０は、スイッチング媒体として使用されることができる。エッチングは、当分野で公知であるようなフッ化水素（ＨＦ）およびＨ２Ｏ２の混合物を使用することができる。追加のステップが、ナノ粒子８２０を包囲する可能なポリマーシェルを除去するために実施されることができる。一例では、ポリマーシェルは、プラズマ処理によって除去されることができる。別の例では、ポリマーシェルは、炎焼なましによって除去されることができる。
【００９４】
方法８００は、チャネル８１５の形成後に金属ナノ粒子８２０を除去する随意のステップをさらに含むことができる。除去は、例えば、ヨウ素およびヨウ化カリウムの水性溶液における室温エッチングによって達成されることができる。
【００９５】
図９は、多孔性シリコンを製作するためのシステム９００を図示し、それも、上で説明されるようなスイッチング媒体として使用され得る。システム９００は、ＨＦ−エタノールまたはＨＦ−Ｈ２Ｏ２等の電解質９２０を保持するための容器９３０を含む。真性シリコン領域９１２およびｐ＋型シリコン領域９１４を含むシリコンサンプル９１０が、少なくとも部分的に、電解質９２０中に浸漬される。２つの電極９４０ａおよび９４０ｂが、容器９３０の２つの側に配置され、電解質９２０と直接接触する。電流源９５０が、シリコンサンプルの電気化学的陽極酸化を実施するように、２つの電極９４０ａおよび９４０ｂに電気的に結合される。電解質を通して流動する電流の印加時、細孔が、ｐ＋シリコン領域９１４において作成されることができ、それは、次いで、細孔内に導電性フィラメントを作成し、閉じ込めるためのスイッチング媒体として使用されることができる。
【００９６】
補助的金属層を使用してスイッチングデバイスを製作する方法
【００９７】
図１０Ａ−１０Ｆは、補助的金属層を使用してスイッチングデバイスを製作する方法１０００を図示する。図１０Ａは、絶縁体であり得る基板１０１０上に配置される導電性結晶層１０２０を示す。図１０Ｂは、導電性結晶層１０２０が、例えば、スイッチング媒体のその後の成長のためのエリアを画定するようにパターン化されることを示す。図１０Ｃは、結晶層１０３０がエッチングされた導電性結晶層１０２０上にコンフォーマルに堆積されることを示す。結晶層１０３０は、少なくとも１つの線欠陥１０３５を含む。図１０Ｄでは、絶縁層１０４０が、結晶層１０３０上に配置される。絶縁層１０４０は、例えば、上部電極から底部電極への直接電流を遮断することができる。図１０Ｅでは、開口部１０４５が、湿式エッチングまたは乾式エッチングを介して絶縁層１０４０内に作成される。開口部１０４５は、次のステップを促進するように、少なくとも１つの線欠陥１０３５を露出する。図１０Ｅでは、活性材料１０５０が、上部電極を画定するように、開口部１０４５の中に充填され、かつ絶縁層１０４０の上方に配置される。随意のキャッピング層１０６０が、次いで、活性材料１０５０上に配置される。
【００９８】
図１１Ａ−１１Ｄは、結晶層を包囲する活性材料を伴うスイッチングデバイスを製作する方法１１００を図示する。図１１Ａは、絶縁体であり得る基板１１１０上に配置される導電性結晶層１１２０を示す。図１１Ｂは、導電性結晶層１１２０が、例えば、スイッチング媒体のその後の成長のためのエリアを画定するようにパターン化されることを示す。図１１Ｃは、結晶層１１３０がエッチングされた導電性結晶層１１２０上にコンフォーマルに堆積されることを示す。結晶層１１３０は、少なくとも１つの線欠陥１１３５を含む。図１１Ｄでは、活性材料１１４０が、結晶層１１３０上に直接配置され、結晶層１１３０全体を包囲し、上部電極を画定する。随意のキャッピング層１１５０が、次いで、活性材料１１４０上に配置される。
【００９９】
線欠陥を含むスイッチングデバイスの特性評価
【０１００】
図１２Ａは、図１に示されるようなスイッチングデバイスの代表的電流−電圧プロットである。図１２Ａから分かり得るように、スイッチングデバイスは、約４ボルトにおける設定電圧を有する。電圧の除去時、電流は、高いままであり、スイッチングデバイスが非揮発性であることを実証する。逆の電圧を印加することは、次いで、スイッチングデバイスをオフ状態（高抵抗率）に戻すように設定することができる。図１２Ａは、スイッチングデバイスが１０４を上回るオン／オフ比を有することも示す。
【０１０１】
図１２Ｂは、書き込みおよび消去の複数のサイクル後のスイッチングデバイスの電流−電圧プロットを示す。平均設定電圧μは、約３．９８Ｖであり、変動σは、約０．０８Ｖである。スイッチングデバイスの均一性は、σ／μとして定義されることができ、それは、０．０２と低い。
【０１０２】
図１２Ｃは、デバイス間均一性を例証するための異なるスイッチングデバイス間の設定電圧の分布を示す。平均設定電圧μは、約４Ｖであり、変動σは、約０．１２Ｖである。スイッチングデバイスの均一性は同様に、σ／μとして定義されることができ、それは、０．０３と低い。対照的に、従来のスイッチングデバイスは、通常、約０．０８またはそれを上回る均一性（σ／μ）を有する。
【０１０３】
図１２Ｄは、４．５時間を上回る連続動作後のオンおよびオフ状態における電流を示すプロットである。オン電流およびオフ電流の両方が、顕著な低減を伴わずに安定した値を維持する。オン／オフ比も、試験期間全体にわたって１０５を上回るレベルに留まった。
【０１０４】
図１２Ｅは、スイッチングデバイスのコンプライアンス電流の関数としてのコンダクタンスのプロットであり、電流コンプライアンスによる自己限定フィラメント成長からのマルチレベル記憶能力を実証する。図１２Ｅは、異なる電流コンプライアンス値を使用した結果である。外部電流コンプライアンスは、フィラメントの導電率を調整し、マルチレベル電流レベルを提供することができる。マルチレベル電流は、次に、マルチレベル記憶能力を提供することができる。
【０１０５】
図１２Ｆは、図１に示されるスイッチングデバイスのパルス数の関数としてのコンダクタンスを示すプロットである。デバイスのアナログスイッチング挙動は、シナプス機能の効果的実装を提供することができる。デバイスは、ニューロモルフィックコンピューティング用途のために好適な中間状態へのより容易なアクセスを伴う大きいダイナミックレンジも示す。図１２は、１００個のリセットパルスが続く１００個のセットパルスのパルス列の結果であり、非摂動的リード電圧パルスが全てのセット／リセットパルス間に印加される。コンダクタンスは、リードパルス中に測定され、印加されたリードパルス数の関数としてプロットされる。図１２Ｆは、マルチレベル記憶が可能な連続的コンダクタンス変化を示す。
【０１０６】
図１３Ａ−１３Ｃは、異なる量の選択的エッチング後の結晶層の走査電子顕微鏡（ＳＥＭ）画像であり、線欠陥のサイズに対する制御を実証する。エッチング時間が０秒（エッチングなし、図１３Ａ）から５秒（図１３Ｂ）に増加し、次いで、１０秒（図１３Ｃ）に増加するにつれて、線欠陥の側方サイズ（直径）は、顕著に増加する。
【０１０７】
図１４は、異なる量の選択的エッチング後の結晶層を使用するスイッチングデバイスの電流−電圧プロットを示す。言い換えると、図１４は、結晶層内に異なるサイズの線欠陥を伴うスイッチングデバイスの電流−電圧プロットを示す。より長い期間の選択的エッチングが、負バイアス形態においてより少ない漏洩電流をもたらし得ることが分かり得る。これは、次に、スイッチング媒体におけるより少ない抜け道を意味する。
【０１０８】
図１５Ａ−１５Ｂは、結晶層がエピタキシャル成長させられるシリコン基板に対して異なる格子不整合を有する結晶層のＳＥＭ画像である。図１５Ａは、１０％ゲルマニウムを有するＳｉＧｅ層を示し、図１５Ｂは、３０％ゲルマニウムを有するＳｉＧｅ層を示す。ＳｉＧｅフィルムにおけるゲルマニウムのより多い部分は、ＳｉＧｅフィルムとシリコン基板との間のより大きい格子不整合を意味する。したがって、図１５Ａ−１５Ｂは、ＳｉＧｅフィルムにおけるより低いＧｅパーセンテージが、より小さい転位密度を生産し得ることを示す。
【０１０９】
電気スイッチングの用途
【０１１０】
本明細書に説明される電気スイッチングは、種々の用途を有することができる。例えば、電気スイッチングは、メモリとして使用されることができ、それは、次に、他のデバイスの中でもとりわけ、コンピュータ、タブレット、スマートフォン、ソリッドステートドライブ（ＳＳＤ）、およびサムドライブにおいて普及している。
【０１１１】
別の例では、電気スイッチングは、バッテリ用途のために使用されることができる。導電性フィラメントは、それがリチウム等のイオン材料を貯蔵し得るので、固体バッテリとして使用されることができる。この場合、スイッチングは、イオン移動を介して起こる。バッテリ用途では、バッテリも、カソードとアノードとの間でイオンを交換することによって動作することができる。
【０１１２】
電気スイッチングは、ニューロモルフィックコンピューティング用途においても使用されることができる。通常、ニューロモルフィックコンピューティングは、長い記憶力、良好な耐久性、高オン／オフ電流比、および良好な均一性を有することが望ましく、それらは全て、本明細書に説明される電気スイッチングに存在する。
【０１１３】
図１６は、ニューロモルフィックコンピューティングのためのスイッチングセル１６００の概略図を図示する。スイッチングセル１６００は、２つのナノワイヤ１６２０および１６３０間に配置されるスイッチング媒体１６１０を含む。２つのナノワイヤは、２つのニューロンをシミュレートすることができ、スイッチング媒体１６１０は、２つのニューロン間の経路をシミュレートすることができる。スイッチングセル１６００のアナログスイッチング挙動は、シナプス機能を効果的に実装し、効率的なニューロモルフィックシステムを可能にすることができる。長い記憶力および耐久性（例えば、図１２Ｄ参照）を伴う高オン／オフ電流比（例えば、図１２Ａおよび図１２Ｄ参照）は、大規模アレイニューロモルフィックコンピューティングおよび活動電位タイミング依存性シナプス可塑性（ＳＴＤＰ）等の基本シナプス学習規則の実証のためにも好適である。
【０１１４】
図１７は、ニューロモルフィックコンピューティングのためのスイッチングセルの大規模アレイを含むシステム１７００の概略図を示す。システム１７００は、異なる高さにおいて配置される水平電極１７１０のアレイおよび垂直電極１７２０のアレイを含む。１つの水平電極１７１０および１つの垂直電極１７２０の各断面は、スイッチングセル１７３０を画定する。各スイッチングセル１７３０において、挿入画像に示されるように、スイッチング媒体１７３５が、１つの水平電極１７１０と１つの垂直電極１７２０との間に配置される。スイッチング媒体１７３５は、例えば、線欠陥を伴う結晶層（例えば、結晶層１１０）、多孔性シリコン層、人為的に作成されたチャネルを有する基板、または陽極処理アルミニウムを含むことができる。
【０１１５】
図１８は、動作の複数のサイクル後のスイッチングセル１７３０のコンダクタンスを示す。コンダクタンス曲線は、１０７回を上回るパルス後に同一の形状を実質的に維持し、スイッチングセル１７３０の優れた耐久性およびニューロモルフィックコンピューティングにおけるその好適性を実証する。
【０１１６】
結論
【０１１７】
種々の発明的実施形態が、本明細書に説明および図示されたが、当業者は、本明細書に説明される機能を実施する、および／または結果ならびに／もしくは利点のうちの１つ以上のものを取得するための種々の他の手段および／または構造を容易に想定し、そのような変形例ならびに／もしくは修正の各々は、本明細書に説明される発明的実施形態の範囲内であると見なされる。より一般的には、当業者は、本明細書に説明される全てのパラメータ、寸法、材料、および構成が、例示的であることを意味し、実際のパラメータ、寸法、材料、および／または構成が、発明的教示が使用される１つもしくは複数の具体的用途に依存するであろうことを容易に理解するであろう。当業者は、日常的にすぎない実験を使用して、本明細書に説明される具体的な発明的実施形態の多くの均等物を認識すること、または確認することが可能であるであろう。したがって、前述の実施形態は、例としてのみ提示され、添付される請求項およびその均等物の範囲内で、発明的実施形態が、具体的に説明および請求されるものとは別様に実践され得ることを理解されたい。本開示の発明的実施形態は、本明細書に説明される各個々の特徴、システム、物品、材料、キット、および／または方法を対象とする。加えて、そのような特徴、システム、物品、材料、キット、および／または方法が、互いに矛盾しない場合、２つもしくはそれを上回るそのような特徴、システム、物品、材料、キット、および／または方法の任意の組み合わせが、本開示の発明的範囲内に含まれる。
【０１１８】
上で説明される実施形態は、多数の方法のうちのいずれかで実装されることができる。例えば、本明細書に開示される技術を設計および作製する実施形態は、ハードウェア、ソフトウェア、またはそれらの組み合わせを使用して実装され得る。ソフトウェアにおいて実装されるとき、ソフトウェアコードは、単一のコンピュータにおいて提供されるか、または複数のコンピュータ間で分散されるかを問わず、任意の好適なプロセッサもしくはプロセッサの集合上で実行されることができる。
【０１１９】
さらに、コンピュータは、ラックマウント式コンピュータ、デスクトップコンピュータ、ラップトップコンピュータ、またはタブレットコンピュータ等のいくつかの形態のうちのいずれかにおいて具現化され得る。加えて、コンピュータは、携帯情報端末（ＰＤＡ）、スマートフォン、または任意の他の好適なポータブルもしくは固定電子デバイスを含む、概して、コンピュータと見なされないが、好適な処理能力を伴うデバイス内に埋設され得る。
【０１２０】
さらに、コンピュータは、１つ以上の入力および出力デバイスを有し得る。これらのデバイスは、とりわけ、ユーザインターフェースを提示するために使用されることができる。ユーザインターフェースを提供するために使用され得る出力デバイスの例は、出力の視覚提示のためのプリンタまたはディスプレイスクリーンと、出力の可聴提示のためのスピーカまたは他の音声発生デバイスとを含む。ユーザインターフェースのために使用され得る入力デバイスの例は、キーボードと、マウス、タッチパッド、およびデジタル化タブレット等のポインティングデバイスとを含む。別の例として、コンピュータは、音声認識を通して、または他の可聴フォーマットにおいて入力情報を受信し得る。
【０１２１】
そのようなコンピュータは、企業ネットワーク等のローカルエリアネットワークまたは広域ネットワーク、およびインテリジェントネットワーク（ＩＮ）もしくはインターネットを含む、任意の好適な形態における１つ以上のネットワークによって相互接続され得る。そのようなネットワークは、任意の好適な技術に基づき得、任意の好適なプロトコルに従って動作し得、無線ネットワーク、有線ネットワーク、または光ファイバネットワークを含み得る。
【０１２２】
本明細書で概説される種々の方法またはプロセスは、種々のオペレーティングシステムもしくはプラットフォームのうちのいずれか１つを用いる１つ以上のプロセッサ上で実行可能であるソフトウェアとしてコード化され得る。加えて、そのようなソフトウェアは、いくつかの好適なプログラミング言語および／またはプログラミングもしくはスクリプトツールのうちのいずれかを使用して書き込まれ得、フレームワークまたは仮想マシン上で実行される実行可能機械言語コードもしくは中間コードとしてコンパイルされ得る。
【０１２３】
この点で、種々の発明的概念が、１つ以上のコンピュータもしくは他のプロセッサ上で実行されると、上で議論される本発明の種々の実施形態を実装する方法を実施する１つ以上のプログラムを用いてエンコードされるコンピュータ読み取り可能な記憶媒体（または複数のコンピュータ読み取り可能な記憶媒体）（例えば、コンピュータメモリ、１つ以上のフロッピディスク、コンパクトディスク、光学ディスク、磁気テープ、フラッシュメモリ、フィールドプログラマブルゲートアレイもしくは他の半導体デバイス内の回路構成、または他の非一過性媒体もしくは有形コンピュータ記憶媒体）として具現化され得る。コンピュータ読み取り可能な媒体または複数の媒体は、その上に記憶されたプログラムまたは複数のプログラムが、上で議論されるような本発明の種々の側面を実装するために１つ以上の異なるコンピュータもしくは他のプロセッサ上にロードされ得るように、トランスポート可能であり得る。
【０１２４】
用語「プログラム」または「ソフトウェア」用語は、上で議論されるような実施形態の種々の側面を実装するようにコンピュータもしくは他のプロセッサをプログラムするために採用され得る任意のタイプのコンピュータコードまたはコンピュータ実行可能命令の組を指すように、一般的な意味において本明細書で使用される。加えて、一側面によると、実行されると本発明の方法を実施する１つ以上のコンピュータプログラムは、単一のコンピュータもしくはプロセッサ上に常駐する必要はないが、本発明の種々の側面を実装するように、いくつかの異なるコンピュータまたはプロセッサ間でモジュール方式で分散され得ることを理解されたい。
【０１２５】
コンピュータ実行可能命令は、１つ以上のコンピュータもしくは他のデバイスによって実行されるプログラムモジュール等の多くの形態であり得る。概して、プログラムモジュールは、特定のタスクを実施する、または特定の抽象データタイプを実装する、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造等を含む。典型的には、プログラムモジュールの機能性は、種々の実施形態では、所望に応じて組み合わせられるか、または分散され得る。
【０１２６】
データ構造も、任意の好適な形態においてコンピュータ読み取り可能な媒体内に記憶され得る。例証を簡易化するために、データ構造は、データ構造内の場所を通して関連するフィールドを有するように示され得る。そのような関係は、同様に、フィールド間の関係を伝えるコンピュータ読み取り可能な媒体内の場所を伴うフィールドのために記憶を割り当てることによって達成され得る。しかしながら、任意の好適な機構が、データ要素間の関係を確立するポインタ、タグ、または他の機構の使用を通してを含め、データ構造のフィールド内の情報間の関係を確立するために使用され得る。
【０１２７】
さらに、種々の発明的概念が、１つ以上の方法として具現化され得、その例が、提供されている。方法の一部として実施される行為は、任意の好適な方法で順序付けられ得る。故に、行為が例証されるものと異なる順序で実施される実施形態が、構築され得、それは、例証的実施形態では連続的行為として示されても、いくつかの行為を同時に実施するステップを含み得る。
【０１２８】
本明細書で定義および使用されるような全ての定義は、辞書の定義、参照することによって組み込まれる文献の定義、および／または定義された用語の通常の意味よりも優先されることを理解されたい。
【０１２９】
本明細書および請求項で使用されるような不定冠詞「ａ」および「ａｎ」は、そうでないことが明確に示されない限り、「少なくとも１つ」を意味することを理解されたい。
【０１３０】
本明細書および請求項で使用されるような語句「および／または」は、そのように結合された要素、すなわち、いくつかの場合には結合的に存在し、他の場合には離接的に存在する要素の「一方または両方」を意味するように理解されるべきである。「および／または」を用いて列挙された複数の要素は、同一の方式で、すなわち、そのように結合された要素のうちの「１つ以上のもの」として解釈されるべきである。「および／または」節によって具体的に識別される要素以外に、具体的に識別されるそれらの要素に関係するか、または無関係かを問わず、他の要素が、随意に存在し得る。したがって、非限定的例として、「Ａおよび／またはＢ」の言及は、「〜を備えている」等の非限定的言語と併用されると、一実施形態では、Ａのみ（随意に、Ｂ以外の要素を含む）、別の実施形態では、Ｂのみ（随意に、Ａ以外の要素を含む）、また別の実施形態では、ＡおよびＢの両方（随意に、他の要素を含む）等を指すことができる。
【０１３１】
本明細書および請求項で使用されるように、「または」は、上で定義されるような「および／または」と同一の意味を有することを理解されたい。例えば、リスト内の項目を分離するとき、「または」もしくは「および／または」は、包括的である、すなわち、少なくとも１つの包含であるが、いくつかの要素または要素のリストのうちの１つを上回るもの、随意に、追加の列挙されていない項目を含むものとして解釈されるものとする。「〜のうちの１つのみ」もしくは「〜のうちの厳密に１つ」または請求項において使用されるとき、「〜から成る」等のそうでないことが明確に示される用語のみが、いくつかの要素または要素のリストの厳密に１つの要素の包含を指すであろう。概して、本明細書で使用されるような用語「または」は、「いずれか」、「〜のうちの１つ」、「〜のうちの１つのみ」、または「〜のうちの厳密に１つ」等の排他性の用語が先行するときに、排他的代替物（すなわち、「両方ではなく一方または他方」）を示すものとしてのみ解釈されるものとする。「本質的に〜から成る」は、請求項で使用されるとき、特許法の分野で使用されるようなその通常の意味を有するものとする。
【０１３２】
本明細書および請求項で使用されるように、１つ以上の要素のリストに関する語句「少なくとも１つ」は、要素のリスト内の要素の１つ以上のものから選択される少なくとも１つの要素を意味するように理解されるべきであるが、必ずしも、要素のリスト内に具体的に列挙されるあらゆる要素のうちの少なくとも１つを含むわけではなく、要素のリスト内の要素の任意の組み合わせを除外するわけではない。この定義は、具体的に識別されるそれらの要素に関係するか、または無関係かを問わず、語句「少なくとも１つ」が指す要素のリスト内の具体的に識別される要素以外の要素が随意に存在し得ることも可能にする。したがって、非限定的例として、「ＡおよびＢのうちの少なくとも１つ」（もしくは同等に「ＡまたはＢのうちの少なくとも１つ」、もしくは同等に「Ａおよび／またはＢのうちの少なくとも１つ」）は、一実施形態では、いずれのＢも存在しない、随意に、１つを上回るものを含む少なくとも１つのＡ（および随意に、Ｂ以外の要素を含む）、別の実施形態では、いずれのＡも存在しない、随意に、１つを上回るものを含む少なくとも１つのＢ（および随意に、Ａ以外の要素を含む）、また別の実施形態では、随意に、１つを上回るものを含む少なくとも１つのＡ、および随意に、１つを上回るものを含む少なくとも１つのＢ（および随意に、他の要素を含む）等を指すことができる。
【０１３３】
請求項ならびに上記の本明細書では、「ｃｏｍｐｒｉｓｉｎｇ（〜を備えている）」、「ｉｎｃｌｕｄｉｎｇ（〜を含む）」、「ｃａｒｒｙｉｎｇ（〜をもつ）」、「ｈａｖｉｎｇ（〜を有する）」、「ｃｏｎｔａｉｎｉｎｇ（〜を含む）」、「ｉｎｖｏｌｖｉｎｇ（〜を伴う）」、「ｈｏｌｄｉｎｇ（〜を保持する）」、「ｃｏｍｐｏｓｅｄ  ｏｆ（〜から構成される）」、および同等物等の全ての移行句は、非限定的である、すなわち、「限定ではないが、〜を含む」を意味するように理解されるべきである。米国特許商標庁の米国特許審査手続便覧の第２１１１．０３節に記載されるように、移行句「ｃｏｎｓｉｓｔｉｎｇ  ｏｆ（〜から成る）」および「ｃｏｎｓｉｓｔｉｎｇ  ｅｓｓｅｎｔｉａｌｌｙ  ｏｆ（本質的に〜から成る）」のみが、それぞれ、限定的または半限定的移行句であるものとする。
【図１Ａ】
2019523999.tif 000003
【図１Ｂ】
2019523999.tif 000004
【図２】
2019523999.tif 000005
【図３】
2019523999.tif 000006
【図４−１】
2019523999.tif 000007
【図４−２】
2019523999.tif 000008
【図５−１】
2019523999.tif 000009
【図５−２】
2019523999.tif 000010
【図５−３】
2019523999.tif 000011
【図６−１】
2019523999.tif 000012
【図６−２】
2019523999.tif 000013
【図６−３】
2019523999.tif 000014
【図７−１】
2019523999.tif 000015
【図７−２】
2019523999.tif 000016
【図７−３】
2019523999.tif 000017
【図８】
2019523999.tif 000018
【図９】
2019523999.tif 000019
【図１０−１】
2019523999.tif 000020
【図１０−２】
2019523999.tif 000021
【図１０−３】
2019523999.tif 000022
【図１１−１】
2019523999.tif 000023
【図１１−２】
2019523999.tif 000024
【図１２Ａ】
2019523999.tif 000025
【図１２Ｂ】
2019523999.tif 000026
【図１２Ｃ】
2019523999.tif 000027
【図１２Ｄ】
2019523999.tif 000028
【図１２Ｅ】
2019523999.tif 000029
【図１２Ｆ】
2019523999.tif 000030
【図１３】
2019523999.tif 000031
【図１４】
2019523999.tif 000032
【図１５】
2019523999.tif 000033
【図１６】
2019523999.tif 000034
【図１７】
2019523999.tif 000035
【図１８】
2019523999.tif 000036
【国際調査報告】
2019523999.tif 000037
2019523999.tif 000038
2019523999.tif 000039