(57)【要約】  集積回路が開示されている。当該集積回路は、シリコン基板（２１）と、バルク弾性波共振器（７）、およびバルク弾性波共振器と基板との間に配置された音響ミラー（８）を有するセンサ（６）と、基板によって支持され、センサに動作可能に接続されたＣＭＯＳ回路（１６）とを備える。
2019537242.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
バルク弾性波共振器、および
前記バルク弾性波共振器と前記シリコン基板との間に配置された音響ミラー
を有するセンサと、
前記シリコン基板によって支持され、前記センサに動作可能に接続されたＣＭＯＳ回路と
を備える
集積回路または集積デバイス。
【請求項２】
ＣＭＯＳプロセス画定層を備え、
前記ＣＭＯＳプロセス画定層は、前記音響ミラーを有する、
請求項１に記載の集積回路または集積デバイス。
【請求項３】
前記音響ミラーと前記シリコン基板との間に配置されたヒータ
をさらに備える
請求項１または２に記載の集積回路または集積デバイス。
【請求項４】
前記ヒータは、導電材料のループを有する、
請求項３に記載の集積回路または集積デバイス。
【請求項５】
前記音響ミラーと前記シリコン基板との間に配置された温度センサ
をさらに備える
請求項１から４のいずれか一項に記載の集積回路または集積デバイス。
【請求項６】
バルク弾性波共振器、および
当該バルク弾性波共振器と前記シリコン基板との間に配置された音響ミラー
を有する基準センサ
をさらに備える
請求項１から５のいずれか一項に記載の集積回路または集積デバイス。
【請求項７】
前記シリコン基板は、前記センサを懸架するための、前記シリコン基板を貫通する孔を含む、
請求項１から６のいずれか一項に記載の集積回路または集積デバイス。
【請求項８】
前記集積回路または集積デバイスは、センサである、
請求項１から７のいずれか一項に記載の集積回路または集積デバイス。
【請求項９】
前記集積回路または集積デバイスは、ガスを感知するセンサ、および／または、１または複数の粒子を感知するセンサである、
請求項１から８のいずれか一項に記載の集積回路または集積デバイス。
【請求項１０】
請求項１から９のいずれか一項に記載の集積回路または集積デバイスと、
前記集積回路に動作可能に接続され、前記集積回路または前記集積デバイスから信号を受け取り、および／または、前記集積回路または集積デバイスに制御信号を提供するよう構成されるコントローラと
を備える
システム。
【請求項１１】
請求項１から９のいずれか一項に記載の集積回路または集積デバイスを動作させるための方法であって、
前記ＣＭＯＳ回路が、前記センサを駆動する段階と、前記センサからの信号を測定する段階と
を備える
方法。
【請求項１２】
前記集積回路または集積デバイスはヒータを備え、
前記方法は、
前記ヒータに流す電流を調節して前記センサの温度を調節する段階
をさらに備える
請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バルク弾性波共振器型センサに関する。
【背景技術】
【０００２】
バルク弾性波（ＢＡＷ）デバイスは、マイクロメートルサイズおよびサブマイクロメートルサイズの浮遊粒子の感知に使用することができる。ＢＡＷデバイスは、２つの電極に挟まれた薄い圧電材料層を含む共振器を備える。２つの電極は、圧電層に交流電場を印加し、共振器内に機械的な波を発生させるのに使用される。共振器は、とりわけ質量負荷に応じた共振周波数を示す。粒子が共振器上に落ちると質量負荷が変化する。それにより、共振周波数が変化し、その変化を周波数感知回路で検出することができる。
【０００３】
薄膜バルク弾性波共振器（ＦＢＡＲ）では、共振器は基板の上部に作られ、共振器を空隙に懸架することによって基板と音響的に分離される。空隙は、例えば、共振器の下方の基板の背面側をエッチングすることによって形成され得る。
【０００４】
ＳＭＲ（ｓｏｌｉｄｌｙ  ｍｏｕｎｔｅｄ  ｒｅｓｏｎａｔｏｒ）では、共振器は、音響インピーダンスが高い材料および音響インピーダンスが低い材料、例えば、交互に配され得る金属層および誘電体層、の積層体を備えるブラッグ反射器（または「音響ミラー」）上に支持されている。 
【０００５】
ＳＭＲ粒子センサの例が、Ｓ．Ｔｈｏｍａｓ他による"Ｐａｒｔｉｃｌｅ  Ｓｅｎｓｏｒ  Ｕｓｉｎｇ  Ｓｏｌｉｄｌｙ  Ｍｏｕｎｔｅｄ  Ｒｅｓｏｎａｔｏｒｓ"、ＩＥＥＥ  Ｓｅｎｓｏｒｓ  Ｊｏｕｒｎａｌ、１６巻８号２２８２から２２８９ページまで（２０１６）に説明されており、当該説明は参照により本明細書に組み込まれる。また、国際公開第９８／１６９５７  Ａ１号も参照する。
【発明の概要】
【０００６】
本発明の第１態様において、集積回路または集積デバイスを提供する。当該集積回路または集積デバイスは、シリコン基板と、バルク弾性波共振器、およびバルク弾性波共振器と基板との間に配置された音響ミラーを有するセンサと、基板によって支持され、センサに動作可能に接続されたＣＭＯＳ回路とを備える。
【０００７】
集積回路または集積デバイスは、音響ミラーを有するＣＭＯＳプロセス画定層を備えてよい。
【０００８】
集積回路または集積デバイスは、音響ミラーと基板との間に配置されたヒータをさらに備えてよい。ヒータは、温度制御のために使用されてよい。ヒータは、センサの温度を調節するために使用されてよい。ヒータは、揮発性有機化合物（ＶＯＣ）を検出するときに、例えば感度を向上させること、および／または、選択性の提供を支援することによってセンサ性能を高めるために使用され得る。集積回路または集積デバイスは、ガス、粒子、被検物質、または他の対象物の感知または検出に使用されてよい。
【０００９】
加熱要素（例えば、導電材料のループまたはコイル）が、当該ミラーの周縁の内側または実質的に内側に位置してよい。加熱要素は、共振器の周縁の内側または実質的に内側に位置してよい。集積回路または集積デバイスは、ヒータの下方または上方に配置された熱拡散プレートをさらに備えてよい。
【００１０】
ヒータは、例えば金属もしくは金属合金または半導体といった導電材料のループまたはコイルを有してよい。
【００１１】
集積回路または集積デバイスは、音響ミラーと基板との間に配置された温度センサをさらに備えてよい。
【００１２】
集積回路または集積デバイスは、バルク弾性波共振器を有する基準センサと、バルク弾性波共振器と基板との間に配置された音響ミラーとをさらに備えてよい。
【００１３】
シリコン基板は、センサを懸架するための、基板を貫通する孔を含んでよい。
【００１４】
集積回路または集積デバイスは、ガスセンサおよび／または粒子センサなどのセンサであってよい。
【００１５】
本発明の第２態様において、システムを提供する。当該システムは、本発明の第１態様に係る集積回路または集積デバイスと、集積回路または集積デバイスに動作可能に接続され、集積回路から信号を受け取り、および／または、集積回路に制御信号を提供するよう構成されるコントローラとを備える。
【００１６】
本発明の第３態様において、本発明の第１態様に係るデバイスまたは集積回路を動作させるための方法を提供する。当該方法は、ＣＭＯＳ回路が、センサを駆動する段階と、センサからの信号を測定する段階とを備える。 
【００１７】
集積回路または集積デバイスはヒータを備えてよく、当該方法は、ヒータに流す電流を調節してセンサの温度を調節する段階をさらに備えてよい。
【図面の簡単な説明】
【００１８】
これより、以下の添付図面を参照して、本発明の特定の実施形態を例として説明する。
【図１】ヒータ、温度センサ、音響ミラー、およびバルク弾性波共振器を含むセンサとインタフェース回路とを有する集積回路と、コントローラとを備えるバルク弾性波共振器型感知システムの概略ブロック図である。
【図２】ヒータ、温度センサ、音響ミラー、およびインタフェース回路が設けられるＣＭＯＳプロセス画定層と、バルク弾性波共振器および空隙が設けられるＣＭＯＳプロセス後画定層と、基板とを含む、図１に示す集積回路の一部の断面図である。
【図３】図２に示すヒータおよび温度センサの平面図である。
【図４】図２に示すバルク弾性波共振器の平面図である。
【図５】図１に示すインタフェース回路の一部の概略ブロック図である。
【図６】集積回路を製造するための方法のプロセスフロー図である。
【発明を実施するための形態】
【００１９】
［ＢＡＷ共振器型感知システム１］
図１を参照すると、バルク弾性波（ＢＡＷ）共振器型感知システム１（本明細書では単に「感知システム」と呼ぶ）が示されている。感知システム１は、マイクロメートルサイズおよびサブマイクロメートルサイズの浮遊粒子、特に直径が１０μｍに等しいかまたはそれより小さい粒子、および直径が２．５μｍに等しいかまたはそれより小さい粒子と、超微小粒子と、揮発性有機化合物と、生物試料および／または生物液体との感知または検出に使用することができる。
【００２０】
感知システム１は、集積回路または集積デバイス２（または「集積デバイス」）とコントローラ５とを備える。当該集積回路または集積デバイスは、感知チップとして機能し、（マイクロメートルサイズの浮遊粒子などの）被検物質４感知用の感知面３を有する。感知面３は、特定の被検物質に結合させるのに適したレセプタ（図示せず）でコーティングしてよい。
【００２１】
集積回路２はセンサ６を有し、センサ６は、音響ミラー８上に支持され、ヒータ９および温度センサ１０が設けられたＢＡＷ共振器７を含む。集積回路２は基準デバイス１１も有し、基準デバイス１１は、ＢＡＷ共振器１２、音響ミラー１３、ヒータ１４、および温度センサ１５を含む、対応するデバイスを含む。基準デバイス１１は、キャップ（図示せず）で覆われているが、密封されてはいない。キャップ（図示せず）は、基準デバイス１１を周囲条件、すなわち温度および湿度、にさらしながらも、基準デバイス１１の感知面（図示せず）の上に粒子が落ちるのを防ぐ。 
【００２２】
センサ６および基準デバイス１１は、オンチップインタフェース回路１６に接続されている。 
【００２３】
システム１は、ヒータ９、１４用集積ＣＭＯＳ駆動回路を含み、例えばパルス幅変調、定電圧駆動、または定電流駆動を使用してヒータ１４を駆動する。温度センサ用読み出し回路（図示せず）、例えば定電流源を使用したもの、が含まれてよい。閉制御ループ、ランプまたは予め設定した周期で温度センサを使用する温度制御回路（図示せず）が集積されてよい。ＢＡＷ共振器７の性能（例えば感度）を高めるよう、温度が調節されてよい。ヒータおよび温度センサ用制御回路および駆動回路は図示されていない。
【００２４】
インタフェース回路１６は、相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタ１７、１８と、ＣＭＯＳ製造段階中にＣＭＯＳ製造プロセスを使用して製造される他のＣＭＯＳ関連構造１９（配線など）とを含む。後により詳細に説明するが、音響ミラー８は、タングステン（Ｗ）および二酸化シリコン（ＳｉＯ２）などのＣＭＯＳ適合材料を含み、ＣＭＯＳ製造段階中に形成される。
【００２５】
図２も参照すると、集積回路２は、主面２２（本明細書では「おもて面」と呼ばれる）および背面２３（本明細書では「裏面」と呼ばれる）を有するシリコン基板２１を含む。
【００２６】
基板２１は、側壁２５によって囲まれた、基板２１を貫通する、おもて面２２と裏面２３との間のエッチングによる貫通孔２４（本明細書では、「空隙」とも呼ばれる）を含んでよく、貫通孔２４は上側に配される層２７、２８における膜領域２６を画定する。空隙２４の直径ｄａは、６００μｍである。
【００２７】
集積回路２は概して、標準的なＣＭＯＳ製造プロセスによって画定される層２７（「ＣＭＯＳプロセス画定層」）と、ＣＭＯＳ製造後のプロセスによって画定される層２８（「ＣＭＯＳプロセス後画定層」）とで構成される。 
【００２８】
ＣＭＯＳトランジスタ１７、１８は、集積回路１６のインタフェース回路部１６におけるＣＭＯＳプロセス画定層２７に形成される。音響ミラー８、ヒータ９、および温度センサ１０も、ＣＭＯＳプロセス画定層２７に形成される。
【００２９】
ＣＭＯＳプロセス画定層２７は、複数の二酸化シリコン（ＳｉＯ２）層２９を含む。図２では、分かり易くするために、ＳｉＯ２層２９は一括して示されている。
【００３０】
さらに図２を参照し、また図３も参照すると、ＣＭＯＳプロセス画定層２７は、パターニングされた高ドープｐ型シリコン（すなわちｐ＋シリコン）層３０を含む。ｐ＋シリコン層３０は、厚さｔＳｉＯ１が１μｍのＳｉＯ２層２９１上に位置する。ｐ＋シリコン層３０の厚さｔｈは、２５０ｎｍである。 
【００３１】
特に図３を参照すると、ｐ＋シリコン層３０は、ヒータ９となる３回巻きループ３１を含む。ループ３１は、直径ｄｈが１５０μｍであり、ループ３１の各端に接続され、ループ３１から離れるように、互いに反対方向に外側に伸びる一対の金属トラック３２を有する。 
【００３２】
金属トラック３２の幅は、３０μｍである。ヒータトラックの幅は、約３０μｍである。金属トラック３２は他の幅を有してよく、すなわち、より厚くてもより薄くてもよく、ヒータトラックはそれぞれ、異なる角度を有してよい。静電容量の損失を抑制するべく、幅の狭いトラックが使用され得る。
【００３３】
図２および図３を参照すると、ＣＭＯＳプロセス画定層２７は、ヒータ９と同一平面上に、パターニングされた高ドープｎ型シリコン（すなわちｎ＋シリコン）層３３とパターニングされた高ドープｐ型シリコン（すなわちｐ＋シリコン）層３４とを含み、この両層は、界面３５を形成して温度センサ１０となる。温度センサ１０は、ヒータループ３１の内部に位置する。
【００３４】
加熱要素（すなわち、ヒータ９における主として加熱機能を提供する部分）は、この場合はヒータループ３１であるが、共振器７および音響ミラー８付近に、例えば、主に共振器７および音響ミラー８の下方に、位置する。特にヒータ９は、共振器７の横方向境界（すなわち「周縁」）、すなわち、パターニングされた圧電材料層４９の横方向縁の内側または実質的に内側、かつ、ミラー８の横方向縁、すなわち、パターニングされた誘電材料層４１１、４１２、４１３の横方向縁の内側または実質的に内側に位置する。加熱要素は、例えば、トランジスタ１７、１８、および他の制御回路の下方には延在しない。これが、トランジスタなどの、加熱の必要はないと思われるシステムの他の部分の加熱の抑制に寄与し、そして、ヒータ９に供給される電力をセンサ応答の温度調節のためにより有効に使用できる。このように、ヒータ９は、集積回路２全体の温度制御に使用されるのではなく、むしろ、センサ６を調節して、センサの選択性および感度を高めるために使用される。ヒータ９を使用するということは、基準デバイス１１を省略できるということを意味し得る。
【００３５】
再度図２を参照すると、ＣＭＯＳプロセス画定層２７は、音響ミラー８となる、交互に配された金属層および誘電体層４１１，２９３，４１２，２９４，４１３，２９５の積層体４０を含む。音響ミラー８は、厚さｔＳｉＯ２が１μｍのＳｉＯ２層２９２上に位置する。 
【００３６】
積層体４０は、３つのタングステン（Ｗ）層４１１、４１２、４１３と、３つのＳｉＯ２層２９３、２９４、２９５とを含む。タングステン層４１１の厚さｔＷ１は３００ｎｍに等しく、タングステン層４１２の厚さｔＷ２は３００ｎｍに等しく、タングステン層４１３の厚さｔＷ３は５００ｎｍに等しい。ＳｉＯ２層２９３の厚さｔＳｉＯ３は６５０ｎｍに等しく、ＳｉＯ２層２９４の厚さｔＳｉＯ４は９００ｎｍに等しく、ＳｉＯ２層２９５の厚さｔＳｉＯ５は２００ｎｍに等しい。
【００３７】
ＣＭＯＳ金属層４１１、４１２、４１３の厚さ、およびＳｉＯ２層２９３、２９４、２９５の厚さは、半導体製造工場で利用可能なＣＭＯＳ製造プロセスの設計ルールによって決まる。これらの厚さに応じて圧電層の適切な厚さが選択され、それによって、音響ミラーは、共振器の音響エネルギーを効果的に閉じ込めることができる。共振周波数は、圧電薄膜の厚さに依存する。音響ミラーに使用される金属層の数は、３層より多くてよい。電極の材料および厚さは、選択可能である。ＢＡＷ共振器の共振周波数が２ＧＨｚの、工業用ＣＭＯＳプロセスを使用したシミュレーションおよびモデル化が行われてきた。
【００３８】
埋め込まれたヒータ９および温度センサ１０との接触は、縦に積層された一連のビア４３によって実現される。当該ビアは、ＳｉＯ２層２９に形成され、またポリシリコン４４で充填されており、複数層のタングステン領域４１を相互接続する。
【００３９】
ＳｉＯ２層２９の上面４５は、上層４７を有する窒化シリコン（Ｓｉ３Ｎ４）のパッシベーション層４６で覆われている。パッシベーション層４６は、ＰＥＣＶＤによる窒化シリコン（Ｓｉ３Ｎ４）とすることができ、または、二酸化シリコン（ＳｉＯ２）などの別の適切な材料で形成することができる。パッシベーション層４６は、デバイスをダイシングし、取り扱うことなどの後処理に起因する汚染物質と損傷の危険とからデバイス表面を保護する。接続用パッドを露出させるために、パッシベーション層を貫通する開口部が使用される。金属接触パッド４８が、パッシベーション層４８の開口内において、最上部の二酸化シリコン層２９５の表面に配置される。
【００４０】
図４も参照すると、ＢＡＷ共振器７が、パッシベーション層４６の上面４７に配置されており、下側電極５０と上側電極５１との間に挟まれた圧電材料層４９を含む。圧電材料は、酸化亜鉛（ＺｎＯ）である。圧電層４９の厚さｔｐは、１．２μｍである。電極５０、５１はアルミニウム（Ａｌ）を含み、その厚さｔＡｌは２００ｎｍである。電極５０、５１は、２００μｍの幅ｗで重なり合っており、感知面３の範囲を画定する。
【００４１】
［インタフェース回路１６］
粒子が堆積することによって誘発された音響波の乱れが、バルク波の減衰および速度変化として現れる。
【００４２】
図５を参照すると、インタフェース回路１６の一部が示されている。高周波信号（例えば１ＧＨｚ程度）をより低い周波数の信号（例えば１０ＭＨｚ程度）にダウンコンバートし、プロセッサ２が処理できるよう矩形波信号を生成するのに、当該回路の第１の部分が使用される。
【００４３】
ＣＭＯＳ材料とＣＭＯＳ適合材料とを使用して音響ミラー８および回路１８を実装するためのＣＭＯＳプロセスを使用することによって、ＢＡＷデバイス６とインタフェース回路１６とを同一チップ２上に作ることが可能である。 
【００４４】
ＢＡＷデバイス６、１１用インタフェース回路１６は、アナログの位相または周波数に基づく測定システムであってよい。周波数測定システムの場合、ＢＡＷデバイス６、１１の駆動用発振回路は、ＣＭＯＳインバータで実現される、単純なＲＦアンプ、またはコルピッツ型もしくはピアース型の発振器６１、６２などのより複雑な回路を含んでよい。発振器信号はそれぞれ、例えばＣＭＯＳインバータアンプ６３、６４を使用して増幅される。これらの信号は、アナログミキサ６５と、コンパレータ６７に送る差動出力を提供するローパスフィルタ６６とに供給され得る。コンパレータ６７の出力信号の周波数は、マイクロコントローラまたはデータ取得ボードが提供する周波数カウンタ６８を使用することによって外部で測定され得る。信号を処理するべく、当該ＣＭＯＳチップにデジタル回路（図示せず）も集積させることができる。 
【００４５】
発振回路の例がピアース型発振器であり、当該発振器では、利得段として、カスケード接続された３つのＣＭＯＳインバータアンプがＭＯＳＦＥＴによって実現されている。
【００４６】
［製造］
図２および図６を参照して、これより集積回路／デバイスを製造するための方法を説明する。
【００４７】
シリコンウェハ（図示せず）を皮切りに、ＣＭＯＳデバイス製造を開始する（段階Ｓ１）。
【００４８】
製造は、ヒータ９および温度センサ１０が形成される段階（段階Ｓ２）と、インタフェース回路１６および音響ミラー８が形成される段階（段階Ｓ３）とが行われる連続する製造段階を備える。 
【００４９】
それぞれの段階は、１または複数の層を堆積する段階（図示せず）、フォトリソグラフィを使用して１または複数の層をパターニングする段階（図示せず）、１または複数の層をエッチングする段階（図示せず）、および／または１または複数の層にドーパントを注入する段階（図示せず）を有してよい。 
【００５０】
音響ミラー８、ヒータ９、温度センサ１０、またはＣＭＯＳ回路要素１７、１８、１９などの構造を画定すべく、いくつかの段階を必要としてよい。２つの異なる構造を画定するとき、一般に１または複数の段階が使用されてよい。例えば、配線１９およびタングステン層４１を画定するのに、同一の段階が使用されてよい。
【００５１】
最後のＣＭＯＳデバイス製造が終了した（段階Ｓ４）後、ＣＭＯＳ後の処理が実行され、当該ＣＭＯＳ後の処理中に、空隙２３が形成され（段階Ｓ５）、共振器７が形成される（段階Ｓ６）。 
【００５２】
膜２６は円形（平面図において）であり、シリコン基板２１をエッチバックすることによって形成される。これは、例えばＫＯＨエッチングまたは深堀り反応性イオンエッチング（ＤＲＩＥ）を使用して、等方性エッチングまたは異方的エッチングによって行われてよい。 
【００５３】
底部電極５０は、スパッタリングまたは蒸着によって、例えばアルミニウム、金、もしくは他の適切な金属または他の導電材料といった底部電極材料を堆積しパターニングすることによって形成される。 
【００５４】
圧電薄膜４９が底部電極の上に堆積されパターニングされ、上部電極５１は、金属を堆積しパターニングすることによって圧電材料上に形成される。
【００５５】
［動作］
図１から図５を参照して、これより集積回路／デバイス２を動作させるための方法を説明する。
【００５６】
当該システムは、デュアルモード構成で動作し、当該構成において、第１のＢＡＷデバイス６は、圧力、温度、および湿度などのコモンモード干渉抑制用の感知デバイスとして使用され、第２のＢＡＷデバイス１１は、基準として使用される。 
【００５７】
ＣＭＯＳ発振器６１、６２およびインタフェース回路に接続されたＢＡＷデバイス６、１１は、電源（図示せず）に接続される。
【００５８】
感知デバイス６のヒータ９および基準デバイス１１のヒータ１４に電流駆動を供給して、温度を制御する。温度センサ１０、１１からの信号が、実際のセンサ温度を制御するために使用され得る。温度は、感度を向上させるためなど、性能を高めるために調節されてよい。 
【００５９】
両センサからの出力振動信号は混合され、フィルタリングされて、より低い差動周波数出力が得られ、当該出力は高い分解能で測定され得る。差動信号はコンパレータ６７に入力され、矩形の当該信号の周波数が、マイクロコントローラまたは周波数カウンタ６８を使用して測定される。 
【００６０】
感知デバイスのアクティブ領域３上に堆積した粒子４すなわち被検物質の合計質量は、第１のＢＡＷデバイス６の共振周波数の変化を引き起こす。この周波数の変化は、粒子の合計質量またはガス濃度に関連し得る。
【００６１】
センサ面３は、飽和によって信号品質が損なわれるのを回避するべく、時々、清浄化する必要があり得る。センサ面３上の粒子４を取り除き、デバイス寿命を延ばすよう、ヒータ温度を、高温、例えば１００℃に等しいかまたはそれより高い温度、に上げてよい。
【００６２】
［変更形態］
ここまで説明してきた実施形態に対して様々な変更を施し得ることが理解されよう。そのような変更は、バルク音響共振器、微小電気機械システム（ＭＥＭＳ）、粒子センサおよびガスセンサ、ならびにそれらの構成部品の設計、製造、および使用において既に公知であり、かつ、本明細書において既に説明した特徴、の代わりにまたはそれに加えて使用されてよい、均等な特徴および他の特徴を含んでよい。１つの実施形態の特徴は、別の実施形態の特徴で置換または補足されてよい。
【００６３】
音響ミラー８、１３の金属層４１１、４１２、４１３は、タングステン、アルミニウム、もしくはチタンなどのＣＭＯＳ材料、または、窒化チタンもしくは窒化タングステンなどのＣＭＯＳ適合材料で形成され得る。 
【００６４】
ヒータ領域のジオメトリまたは形状は異なっていてよく、例えば、円形もしくは矩形、蛇行形、らせん形、くし形であってよく、または同心円状のリングで形成されてよい。
【００６５】
ヒータ９、１４は、ポリシリコン、単結晶シリコン、アルミニウム、タングステン、もしくはチタンなどのＣＭＯＳ金属、または、窒化チタンなどのＣＭＯＳ適合材料で作製され得る。 
【００６６】
感知デバイスおよび基準デバイスの加熱要素は、温度分布を良くするべく、ポリシリコン、単結晶シリコン、または金属で作成された熱拡散プレートを含んでよい。 
【００６７】
温度センサ１０、１５は、ＣＭＯＳ金属、ＣＭＯＳ適合金属、単結晶シリコン、またはポリシリコンで作製されたシリコンオンインシュレータダイオードまたは抵抗器であり得る。 
【００６８】
膜２６の形状は、円形または矩形などの様々な形状であり得る。機械的応力を抑制するべく、角部は、円形または丸みを帯びたものであることが好ましい。
【００６９】
本出願では特定の特徴の組み合わせに対して特許請求の範囲が考案されているが、本発明の開示範囲は、本明細書において明示的にまたは暗示的に開示されているあらゆる新規の特徴もしくはあらゆる新規の特徴の組み合わせ、または、それらのあらゆる一般化も含み、ここで、それが本明細書のいずれかの請求項おいて特許請求されているものと同一の発明に関連しているか否か、および、本発明が軽減するものと同一の技術的課題のうちの一部または全部を軽減するか否かには関係ないことを理解されたい。本出願人らは、本出願または本出願から派生する任意のさらなる出願の係属中に、そのような特徴および／またはそのような特徴の組み合わせに対して新しい特許請求の範囲が考案され得ることを申し添えておく。
【図１】
2019537242.tif 000003
【図２】
2019537242.tif 000004
【図３】
2019537242.tif 000005
【図４】
2019537242.tif 000006
【図５】
2019537242.tif 000007
【図６】
2019537242.tif 000008
【国際調査報告】
2019537242.tif 000009
2019537242.tif 000010
2019537242.tif 000011