(57)【要約】  本願は、サブ画素回路に関連するキャリブレーション装置、ソース電極駆動回路、及びデータラインとセンスラインに関連するサブ画素回路のデータラインに印加されるデータ電圧を補償する方法を開示する。キャリブレーション装置は、センスラインに関連するキャパシタンス測定電圧を出力するキャパシタンス測定回路と、データラインに基準データ電圧が印加されるとセンスラインにおけるチャージ電圧を検出するチャージ検出回路と、キャパシタンス測定電圧、基準データ電圧及びチャージ電圧に基づきサブ画素回路内の駆動トランジスタのパラメータを算出し、ソース電極駆動回路の駆動トランジスタの電気的パラメータのドリフトを確定して、電気的パラメータのドリフトに起因する輝度の不均一性を補償する補償データ電圧を確定するように構成されるパラメータキャリブレータとを含む。
2019519800.tif 000002
【特許請求の範囲】
【請求項１】
データラインに結合されるゲート及びセンスラインに結合されるドレインを有して発光素子を駆動する駆動トランジスタを含むサブ画素回路に関連するキャリブレーション装置であって、
前記キャリブレーション装置は、
パルス電圧源に結合され、前記パルス電圧源により供給されるパルス電圧に基づき寄生容量をチャージし、前記寄生容量及び前記パルス電圧に関連するキャパシタンス測定電圧を出力するように構成されるキャパシタンス測定回路と、
前記データラインに印加された基準データ電圧に応じて前記センスラインにおけるチャージ電圧を検出するように構成されるチャージ検出回路と、
前記キャパシタンス測定電圧、前記パルス電圧、前記基準データ電圧及び前記チャージ電圧に基づき、前記駆動トランジスタの電気的パラメータを算出するように構成されるパラメータキャリブレータとを含む、サブ画素回路に関連するキャリブレーション装置。
【請求項２】
前記チャージ検出回路は、導線を含み、前記データラインに印加された第１基準データ電圧に応じて前記センスラインにおける第１チャージ電圧を検出し、前記データラインに印加された第２基準データ電圧に応じて前記センスラインにおける第２チャージ電圧を検出するように構成され、
前記パラメータキャリブレータは、前記キャパシタンス測定電圧、前記パルス電圧、前記第１基準データ電圧、前記第１チャージ電圧、前記第２基準データ電圧及び前記第２チャージ電圧に基づき、前記駆動トランジスタの電気的パラメータを算出することを特徴とする、請求項１に記載のキャリブレーション装置。
【請求項３】
前記電気的パラメータは、閾値電圧及びキャリア移動度を含む、請求項１に記載のキャリブレーション装置。
【請求項４】
前記キャパシタンス測定回路は、
第２電源端末に接続される第１端末及び前記パルス電圧を出力する第２端末を有する前記パルス電圧源と、
前記パルス電圧源の前記第２端末に接続される非反転入力端末、前記センスラインに接続される反転入力端末、及び前記キャパシタンス測定電圧を出力する出力端末を有する電圧コンパレータと、
前記電圧コンパレータの前記出力端末に接続される第１端末、及び前記電圧コンパレータの前記反転入力端末に接続される第２端末を有するフィードバック回路と、を含む、請求項２に記載のキャリブレーション装置。
【請求項５】
前記フィードバック回路は、前記電圧コンパレータの反転入力端末に接続される第１共通端末及び前記電圧コンパレータの出力端末に接続される第２共通端末を有する第１レジスタと第１キャパシタとを含み、
前記パルス電圧のパルス周波数が所定の閾値周波数を超えると、前記キャパシタンス測定電圧と前記パルス電圧の差異は、前記センスラインの前記寄生容量に比例し、前記パルス電圧に比例し、前記第１キャパシタのキャパシタンスに反比例する、請求項４に記載のキャリブレーション装置。
【請求項６】
画素アレイ内の対応するサブ画素回路各々のデータ電圧を発生させるように構成され、前記画素アレイは、複数のサブ画素、複数の第１スキャンライン、複数の第２スキャンライン、複数のデータライン、及び複数のセンスラインを含み、各サブ画素は、駆動トランジスタ、第１スイッチングトランジスタ、第２スイッチングトランジスタ及び発光素子を含むサブ画素回路を備え、前記センスラインは、寄生容量を含むソース電極駆動回路であって、
前記ソース電極駆動回路は、
前記画素アレイ内の各センスラインを選択するように構成される第１マルチプレクサと、
前記第１マルチプレクサの出力端末に接続され、パルス電圧源を含み、前記パルス電圧源により発生したパルス電圧に基づき前記第１マルチプレクサにより選択された前記センスラインをチャージするように構成され、前記パルス電圧及び前記第１マルチプレクサにより選択された前記センスラインの前記寄生容量に関連するキャパシタンス測定電圧を出力するように構成される、キャパシタンス測定回路と、
前記画素アレイ内の各センスラインを選択するように構成される複数の入力ライン、及びチャージ電圧を出力して選択された前記センスラインをチャージするように構成される出力ラインを含む第２マルチプレクサと、
前記第２マルチプレクサの前記出力ラインに結合され、前記第２マルチプレクサにより選択された前記センスラインに対応する前記キャパシタンス測定電圧に基づき、及び前記データラインに印加される基準データ電圧と前記第２マルチプレクサにより選択された前記センスラインをチャージする前記チャージ電圧に基づき、前記第２マルチプレクサにより選択された前記センスラインに対応するサブ画素回路内の前記駆動トランジスタの電気的パラメータを算出するように構成されるパラメータキャリブレータとを含む、ソース電極駆動回路。
【請求項７】
前記画素アレイは、画素のＭ個の行及びＮ個の列を含み、各画素は、少なくともひとつのサブ画素を含み、サブ画素の各行は第１スキャンライン及び第２スキャンラインを共有し、サブ画素の各列はデータライン及びセンスラインを共有する、請求項６に記載のソース電極駆動回路。
【請求項８】
前記キャパシタンス測定回路から受け取り、キャパシタンス測定モードで作動するように前記ソース電極駆動回路を制御する前記キャパシタンス測定電圧、又は前記第２マルチプレクサから受け取り、充電検出モードで作動するように前記ソース電極駆動回路を制御する前記チャージ電圧のいずれかひとつを選択するように構成される第３マルチプレクサをさらに含む、請求項６に記載のソース電極駆動回路。
【請求項９】
前記第３マルチプレクサの出力端末に接続され、前記キャパシタンス測定電圧又は前記チャージ電圧のいずれかに関連するアナログ信号をデジタル信号に変換するアナログ・デジタル・コンバータと、
前記サブ画素回路の前記データラインに印加される既定のデータ電圧及び前記パラメータキャリブレータにより取得された前記サブ画素回路の前記駆動トランジスタの電気的パラメータに基づき、前記画素アレイ内の各サブ画素回路の補償データ電圧を確定するように構成されるデータ電圧コンペンセータと、
前記補償データ電圧を発生させ、前記サブ画素回路に接続された前記データラインに印加するように構成されるデータ電圧ジェネレータとをさらに含む、請求項８に記載のソース電極駆動回路。
【請求項１０】
前記パラメータキャリブレータ及び前記データ電圧コンペンセータの各々は、デジタル形式の前記電気的パラメータ及び前記補償データ電圧を処理するデジタル信号プロセッサを含む、請求項９に記載のソース電極駆動回路。
【請求項１１】
前記データ電圧ジェネレータは、前記データ電圧コンペンセータにより確定されたデジタル形式の前記補償データ電圧をアナログ信号に変換し、アナログ形式の前記補償データ電圧を前記サブ画素回路に接続される前記データラインに印加するように構成されるデジタル・アナログ・コンバータを含む、請求項９に記載のソース電極駆動回路。
【請求項１２】
前記第２マルチプレクサは、前記画素アレイから選択されたサブ画素回路の行から前記第２マルチプレクサにより順番に選択されたセンスラインに対応する第１チャージ電圧を出力し、サブ画素回路の前記行に接続される各データラインに第１基準データ電圧が印加されるように構成され、
前記第２マルチプレクサは、前記画素アレイから選択されたサブ画素回路の行から前記第２マルチプレクサにより順番に選択されたセンスライン対応する第２チャージ電圧を出力し、サブ画素回路の前記行に接続される各データラインに第２基準データ電圧が印加されるようにさらに構成され、
前記パラメータキャリブレータは、前記キャパシタンス測定回路により測定された前記サブ画素回路に接続された前記センスラインにおける前記キャパシタンス測定電圧、前記サブ画素回路に接続された対応するデータラインに印加された前記第１基準データ電圧、前記サブ画素回路に接続された対応するセンスラインにおける前記第１チャージ電圧、対応するデータラインに印加された前記第２基準データ電圧、及び対応するセンスラインにおける前記第２チャージ電圧に基づき前記画素アレイにおける各サブ画素回路の前記駆動トランジスタの電気的パラメータを確定するように構成され、前記第１基準データ電圧及び前記第２基準データ電圧は異なる時間周期において対応するデータラインに印加される、請求項１１に記載のソース電極駆動回路。
【請求項１３】
前記電気的パラメータは、前記サブ画素回路内の駆動トランジスタに関連する閾値電圧及びキャリア移動度を含む、請求項６に記載のソース電極駆動回路。
【請求項１４】
前記キャパシタンス測定回路は、
接地する第１端末及び前記パルス電圧を出力する第２端末を有する前記パルス電圧源と、
前記パルス電圧源の前記第２端末に接続される非反転入力端末、前記センスラインに接続される反転入力端末、及び前記キャパシタンス測定電圧を出力する出力端末を有する電圧コンパレータと、
前記電圧コンパレータの前記出力端末に接続される第１端末、及び前記電圧コンパレータの前記反転入力端末に接続される第２端末を有するフィードバック回路とを含む、請求項６に記載のソース電極駆動回路。
【請求項１５】
前記フィードバック回路は、前記電圧コンパレータの前記反転入力端末に接続される第１共通端末及び前記電圧コンパレータの前記出力端末に接続される第２共通端末を有する第１レジスタと第１キャパシタとを含み、
前記パラメータキャリブレータは、前記キャパシタンス測定回路により前記センスラインについて測定された前記キャパシタンス測定電圧及び関連するパルス電圧、前記第１キャパシタの前記キャパシタンス、前記サブ画素回路に接続された前記データラインに印加された前記基準データ電圧、並びに前記センスラインをチャージする前記チャージ電圧に基づき、前記第２マルチプレクサにより選択された前記センスラインに対応する前記サブ画素回路の前記駆動トランジスタの電気的パラメータを確定するように構成される、請求項１４に記載のソース電極駆動回路。
【請求項１６】
前記キャパシタンス測定回路から受け取った前記キャパシタンス測定電圧を前記第３マルチプレクサにより選択して前記キャパシタンス測定モードで作動するように前記ソース電極駆動回路を制御し、前記キャパシタンス測定電圧は、前記第１マルチプレクサにより選択された前記センスラインの前記寄生容量に関連し、前記第１マルチプレクサは、前記選択されたサブ画素回路の行に関連する各センスラインを順次選択する工程と、
第１周期において第１基準データ電圧を前記デジタル電圧ジェネレータから各データラインに次々と順次出力して、前記画素アレイから選択されたサブ画素回路の行の前記第２マルチプレクサにより順次選択された対応するセンスラインにおける充電中の電圧から読み取った各サブ画素回路の第１チャージ電圧を取得する工程と、
第２周期において第２基準データ電圧を前記デジタル電圧ジェネレータから各データラインに次々と順次出力して、前記画素アレイから選択されたサブ画素回路の行の前記第２マルチプレクサにより順次選択された対応するセンスラインにおける充電中の電圧から読み取った各サブ画素回路の第２チャージ電圧を取得する工程と、
対応するセンスラインに関して測定された前記キャパシタンス測定電圧、前記第１時間周期及び前記第２時間周期においてそれぞれ取得された対応するセンスラインに関連する各サブ画素回路の前記第１チャージ電圧及び前記第２チャージ電圧に基づき、前記画素アレイから選択された各サブ画素回路の行の各々における駆動トランジスタの電気的パラメータを前記パラメータキャリブレータにより算出する工程と、
前記サブ画素回路の対応するデータラインに印加された既定のデータ電圧及び前記サブ画素回路内の前記駆動トランジスタの電気的パラメータに基づき、前記サブ画素回路の補償データ電圧を前記データ電圧コンペンセータにより確定し、前記補償データ電圧を発生させて前記サブ画素回路に接続された前記データラインに印加する工程とを含む、請求項９に記載のソース電極駆動回路により駆動されるサブ画素回路の選択された行の各データラインに印加されるデータ電圧を補償する方法。
【請求項１７】
第１基準データ電圧を各データラインに出力し、対応するセンスラインの各々から第１チャージ電圧を取得する工程は、
対応するデータラインの各々に前記第１基準データ電圧を順次出力しながら、前記画素アレイ内の前記センスラインを基準電圧端末に接続する工程と、
前記サブ画素回路によりチャージされる前記センスラインを前記基準電圧端末から切断する工程と、
前記第２マルチプレクサにより各センスラインを順次選択し、その時点の前記センスラインにおける充電電圧を出力として読み取る工程と、
前記充電検出モードにおいて前記第３マルチプレクサにより前記出力を選択し、前記第１チャージ電圧として前記出力を出力する工程をさらに含む、請求項１６に記載の方法。
【請求項１８】
第２基準データ電圧を各データラインに出力し、対応するセンスラインの各々から第２チャージ電圧を取得する工程は、
対応するデータラインの各々に前記第２基準データ電圧を順次出力しながら、前記画素アレイ内の前記センスラインを基準電圧端末に接続する工程と、
前記サブ画素回路によりチャージされる前記センスラインを前記基準電圧端末から切断する工程と、
前記第２マルチプレクサにより各センスラインを順次選択し、その時点の前記センスラインにおける充電電圧を出力として読み取る工程と、
前記充電検出モードにおいて前記第３マルチプレクサにより前記出力を選択し、前記第２チャージ電圧として前記出力を出力する工程とをさらに含む、請求項１６に記載の方法。
【請求項１９】
前記サブ画素回路の補償データ電圧を確定する工程は、前記サブ画素回路の前記データラインに印加された前記既定のデータ電圧及び前記サブ画素回路内の前記駆動トランジスタの対応する電気的パラメータに関連するデジタル信号を処理してデジタル電圧信号を算出する工程と、前記データ電圧ジェネレータにより前記デジタル電圧信号をアナログ電圧信号に変換する工程と、前記アナログ電圧信号を補償データ電圧として前記サブ画素回路の前記データラインに出力する工程とを含む、請求項１６に記載の方法。
【請求項２０】
前記駆動トランジスタの電気的パラメータは、前記サブ画素回路内の前記駆動トランジスタに関連する閾値電圧及びキャリア移動度を含む、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は２０１６年６月１７日に提出した中国特許出願Ｎｏ．２０１６１０４４０６０４．７の優先権を主張し、その内容が全て本出願に援用される。
【０００２】
本発明は有機発光ディスプレイ技術に関し、特に各サブ画素回路に関連するキャリブレーション装置、ソース電極駆動回路、及び有機発光ディスプレイ装置において用いられるデータ電圧の補償方法に関する。
【背景技術】
【０００３】
有機発光ダイオード（ＯＬＥＤ）は、高性能表示装置に用いられる電流ソースベースの発光素子として広く利用されている。具体的には、アクティブマトリクス式ＯＬＥＤディスプレイにおいて、ディスプレイを１行ずつスキャンすることで画素アレイの各行が順次ターンオンされる。ターンオンされた画素の各行にデータ電圧が印加され、これに基づきＯＬＥＤ電流が発生し、画素の行におけるダイオードが発光してデータ電圧により制御された画像が表示される。
【発明の概要】
【０００４】
ひとつの方面において、本発明は、データラインに結合されるゲート及びセンスラインに結合されるドレインを有して発光素子を駆動する駆動トランジスタを含むサブ画素回路に関連するキャリブレーション装置であって、前記キャリブレーション装置は、パルス電圧源に結合され、前記パルス電圧源により供給されるパルス電圧に基づき寄生容量をチャージし、前記寄生容量及び前記パルス電圧に関連するキャパシタンス測定電圧を出力するように構成されるキャパシタンス測定回路と、前記データラインに印加された基準データ電圧に応じて前記センスラインにおけるチャージ電圧を検出するように構成されるチャージ検出回路と、前記キャパシタンス測定電圧、前記パルス電圧、前記基準データ電圧及び前記チャージ電圧に基づき、前記駆動トランジスタの電気的パラメータを算出するように構成されるパラメータキャリブレータとを含む、サブ画素回路に関連するキャリブレーション装置を提供する。
【課題を解決するための手段】
【０００５】
前記チャージ検出回路は、導線を含み、前記データラインに印加された第１基準データ電圧に応じて前記センスラインにおける第１チャージ電圧を検出し、前記データラインに印加された第２基準データ電圧に応じて前記センスラインにおける第２チャージ電圧を検出するように構成され、前記パラメータキャリブレータは、前記キャパシタンス測定電圧、前記パルス電圧、前記第１基準データ電圧、前記第１チャージ電圧、前記第２基準データ電圧及び前記第２チャージ電圧に基づき、前記駆動トランジスタの電気的パラメータを算出することにしてもよい。
【０００６】
電気的パラメータは、閾値電圧及びキャリア移動度を含んでもよい。
【０００７】
前記キャパシタンス測定回路は、第２電源端末に接続される第１端末及び前記パルス電圧を出力する第２端末を有する前記パルス電圧源と、前記パルス電圧源の前記第２端末に接続される非反転入力端末、前記センスラインに接続される反転入力端末、及び前記キャパシタンス測定電圧を出力する出力端末を有する電圧コンパレータと、前記電圧コンパレータの前記出力端末に接続される第１端末、及び前記電圧コンパレータの前記反転入力端末に接続される第２端末を有するフィードバック回路と、を含んでもよい。
【０００８】
前記フィードバック回路は、前記電圧コンパレータの反転入力端末に接続される第１共通端末及び前記電圧コンパレータの出力端末に接続される第２共通端末を有する第１レジスタと第１キャパシタとを含み、前記パルス電圧のパルス周波数が所定の閾値周波数を超えると、前記キャパシタンス測定電圧と前記パルス電圧の差異は、前記センスラインの前記寄生容量に比例し、前記パルス電圧に比例し、前記第１キャパシタのキャパシタンスに反比例してもよい。
【０００９】
別の方面において、本発明は、画素アレイ内の対応するサブ画素回路各々のデータ電圧を発生させるように構成され、前記画素アレイは、複数のサブ画素、複数の第１スキャンライン、複数の第２スキャンライン、複数のデータライン、及び複数のセンスラインを含み、各サブ画素は、駆動トランジスタ、第１スイッチングトランジスタ、第２スイッチングトランジスタ及び発光素子を含むサブ画素回路を備え、前記センスラインは、寄生容量を含むソース電極駆動回路であって、前記ソース電極駆動回路は、前記画素アレイ内の各センスラインを選択するように構成される第１マルチプレクサと、前記第１マルチプレクサの出力端末に接続され、パルス電圧源を含み、前記パルス電圧源により発生したパルス電圧に基づき前記第１マルチプレクサにより選択された前記センスラインをチャージするように構成され、前記パルス電圧及び前記第１マルチプレクサにより選択された前記センスラインの前記寄生容量に関連するキャパシタンス測定電圧を出力するように構成される、キャパシタンス測定回路と、前記画素アレイ内の各センスラインを選択するように構成される複数の入力ライン、及びチャージ電圧を出力して選択された前記センスラインをチャージするように構成される出力ラインを含む第２マルチプレクサと、前記第２マルチプレクサの前記出力ラインに結合され、前記第２マルチプレクサにより選択された前記センスラインに対応する前記キャパシタンス測定電圧に基づき、及び前記データラインに印加される基準データ電圧と前記第２マルチプレクサにより選択された前記センスラインをチャージする前記チャージ電圧に基づき、前記第２マルチプレクサにより選択された前記センスラインに対応するサブ画素回路内の前記駆動トランジスタの電気的パラメータを算出するように構成されるパラメータキャリブレータとを含む、ソース電極駆動回路を提供する。
【００１０】
前記画素アレイは、画素のＭ個の行及びＮ個の列を含み、各画素は、少なくともひとつのサブ画素を含み、サブ画素の各行は第１スキャンライン及び第２スキャンラインを共有し、サブ画素の各列はデータライン及びセンスラインを共有してもよい。
【００１１】
前記ソース電極駆動回路は、前記キャパシタンス測定回路から受け取り、キャパシタンス測定モードで作動するように前記ソース電極駆動回路を制御する前記キャパシタンス測定電圧、又は前記第２マルチプレクサから受け取り、充電検出モードで作動するように前記ソース電極駆動回路を制御する前記チャージ電圧のいずれかひとつを選択するように構成される第３マルチプレクサをさらに含んでもよい。
【００１２】
前記ソース電極駆動回路は、前記第３マルチプレクサの出力端末に接続され、前記キャパシタンス測定電圧又は前記チャージ電圧のいずれかに関連するアナログ信号をデジタル信号に変換するアナログ・デジタル・コンバータと、前記サブ画素回路の前記データラインに印加される既定のデータ電圧及び前記パラメータキャリブレータにより取得された前記サブ画素回路の前記駆動トランジスタの電気的パラメータに基づき、前記画素アレイ内の各サブ画素回路の補償データ電圧を確定するように構成されるデータ電圧コンペンセータと、前記補償データ電圧を発生させ、前記サブ画素回路に接続された前記データラインに印加するように構成されるデータ電圧ジェネレータとをさらに含んでもよい。
【００１３】
前記パラメータキャリブレータ及び前記データ電圧コンペンセータの各々は、デジタル形式の前記電気的パラメータ及び前記補償データ電圧を処理するデジタル信号プロセッサを含んでもよい。
【００１４】
前記データ電圧ジェネレータは、前記データ電圧コンペンセータにより確定されたデジタル形式の前記補償データ電圧をアナログ信号に変換し、アナログ形式の前記補償データ電圧を前記サブ画素回路に接続される前記データラインに印加するように構成されるデジタル・アナログ・コンバータを含んでもよい。
【００１５】
前記第２マルチプレクサは、前記画素アレイから選択されたサブ画素回路の行から前記第２マルチプレクサにより順番に選択されたセンスラインに対応する第１チャージ電圧を出力し、サブ画素回路の前記行に接続される各データラインに第１基準データ電圧が印加されるように構成され、前記第２マルチプレクサは、前記画素アレイから選択されたサブ画素回路の行から前記第２マルチプレクサにより順番に選択されたセンスライン対応する第２チャージ電圧を出力し、サブ画素回路の前記行に接続される各データラインに第２基準データ電圧が印加されるようにさらに構成され、前記パラメータキャリブレータは、前記キャパシタンス測定回路により測定された前記サブ画素回路に接続された前記センスラインにおける前記キャパシタンス測定電圧、前記サブ画素回路に接続された対応するデータラインに印加された前記第１基準データ電圧、前記サブ画素回路に接続された対応するセンスラインにおける前記第１チャージ電圧、対応するデータラインに印加された前記第２基準データ電圧、及び対応するセンスラインにおける前記第２チャージ電圧に基づき前記画素アレイにおける各サブ画素回路の前記駆動トランジスタの電気的パラメータを確定するように構成され、前記第１基準データ電圧及び前記第２基準データ電圧は異なる時間周期において対応するデータラインに印加されてもよい。
【００１６】
前記電気的パラメータは、前記サブ画素回路内の駆動トランジスタに関連する閾値電圧及びキャリア移動度を含んでもよい。
【００１７】
前記キャパシタンス測定回路は、接地する第１端末及び前記パルス電圧を出力する第２端末を有する前記パルス電圧源と、前記パルス電圧源の前記第２端末に接続される非反転入力端末、前記センスラインに接続される反転入力端末、及び前記キャパシタンス測定電圧を出力する出力端末を有する電圧コンパレータと、前記電圧コンパレータの前記出力端末に接続される第１端末、及び前記電圧コンパレータの前記反転入力端末に接続される第２端末を有するフィードバック回路とを含んでもよい。
【００１８】
前記フィードバック回路は、前記電圧コンパレータの前記反転入力端末に接続される第１共通端末及び前記電圧コンパレータの前記出力端末に接続される第２共通端末を有する第１レジスタと第１キャパシタとを含み、前記パラメータキャリブレータは、前記キャパシタンス測定回路により前記センスラインについて測定された前記キャパシタンス測定電圧及び関連するパルス電圧、前記第１キャパシタの前記キャパシタンス、前記サブ画素回路に接続された前記データラインに印加された前記基準データ電圧、並びに前記センスラインをチャージする前記チャージ電圧に基づき、前記第２マルチプレクサにより選択された前記センスラインに対応する前記サブ画素回路の前記駆動トランジスタの電気的パラメータを確定するように構成されてもよい。
【００１９】
別の方面において、本発明は、前記キャパシタンス測定回路から受け取った前記キャパシタンス測定電圧を前記第３マルチプレクサにより選択して前記キャパシタンス測定モードで作動するように前記ソース電極駆動回路を制御し、前記キャパシタンス測定電圧は、前記第１マルチプレクサにより選択された前記センスラインの前記寄生容量に関連し、前記第１マルチプレクサは、前記選択されたサブ画素回路の行に関連する各センスラインを順次選択する工程と、第１周期において第１基準データ電圧を前記デジタル電圧ジェネレータから各データラインに次々と順次出力して、前記画素アレイから選択されたサブ画素回路の行の前記第２マルチプレクサにより順次選択された対応するセンスラインにおける充電中の電圧から読み取った各サブ画素回路の第１チャージ電圧を取得する工程と、第２周期において第２基準データ電圧を前記デジタル電圧ジェネレータから各データラインに次々と順次出力して、前記画素アレイから選択されたサブ画素回路の行の前記第２マルチプレクサにより順次選択された対応するセンスラインにおける充電中の電圧から読み取った各サブ画素回路の第２チャージ電圧を取得する工程と、対応するセンスラインに関して測定された前記キャパシタンス測定電圧、前記第１時間周期及び前記第２時間周期においてそれぞれ取得された対応するセンスラインに関連する各サブ画素回路の前記第１チャージ電圧及び前記第２チャージ電圧に基づき、前記画素アレイから選択された各サブ画素回路の行の各々における駆動トランジスタの電気的パラメータを前記パラメータキャリブレータにより算出する工程と、前記サブ画素回路の対応するデータラインに印加された既定のデータ電圧及び前記サブ画素回路内の前記駆動トランジスタの電気的パラメータに基づき、前記サブ画素回路の補償データ電圧を前記データ電圧コンペンセータにより確定し、前記補償データ電圧を発生させて前記サブ画素回路に接続された前記データラインに印加する工程とを含む、前記ソース電極駆動回路により駆動されるサブ画素回路の選択された行の各データラインに印加されるデータ電圧を補償する方法を提供する。
【００２０】
第１基準データ電圧を各データラインに出力し、対応するセンスラインの各々から第１チャージ電圧を取得する工程は、対応するデータラインの各々に前記第１基準データ電圧を順次出力しながら、前記画素アレイ内の前記センスラインを基準電圧端末に接続する工程と、前記サブ画素回路によりチャージされる前記センスラインを前記基準電圧端末から切断する工程と、前記第２マルチプレクサにより各センスラインを順次選択し、その時点の前記センスラインにおける充電電圧を出力として読み取る工程と、前記充電検出モードにおいて前記第３マルチプレクサにより前記出力を選択し、前記第１チャージ電圧として前記出力を出力する工程をさらに含んでもよい。
【００２１】
第２基準データ電圧を各データラインに出力し、対応するセンスラインの各々から第２チャージ電圧を取得する工程は、対応するデータラインの各々に前記第２基準データ電圧を順次出力しながら、前記画素アレイ内の前記センスラインを基準電圧端末に接続する工程と、前記サブ画素回路によりチャージされる前記センスラインを前記基準電圧端末から切断する工程と、前記第２マルチプレクサにより各センスラインを順次選択し、その時点の前記センスラインにおける充電電圧を出力として読み取る工程と、前記充電検出モードにおいて前記第３マルチプレクサにより前記出力を選択し、前記第２チャージ電圧として前記出力を出力する工程とをさらに含んでもよい。
【００２２】
前記サブ画素回路の補償データ電圧を確定する工程は、前記サブ画素回路の前記データラインに印加された前記既定のデータ電圧及び前記サブ画素回路内の前記駆動トランジスタの対応する電気的パラメータに関連するデジタル信号を処理してデジタル電圧信号を算出する工程と、前記データ電圧ジェネレータにより前記デジタル電圧信号をアナログ電圧信号に変換する工程と、前記アナログ電圧信号を補償データ電圧として前記サブ画素回路の前記データラインに出力する工程とを含んでもよい。
【００２３】
前記駆動トランジスタの電気的パラメータは、前記サブ画素回路内の前記駆動トランジスタに関連する閾値電圧及びキャリア移動度を含んでもよい。
【００２４】
以下の図面は開示された様々な実施形態を例示したものに過ぎず、本発明の範囲を限定するものではない。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態によるキャリブレーション装置に関連するサブ画素回路を示す。
【図２】本発明の一実施形態による図１のサブ画素回路に関連する概略タイミング波形図である。
【図３】本発明の一実施形態によるサブ画素回路におけるキャリブレーション装置を示すブロック図である。
【図４Ａ】本発明の一実施形態によるキャリブレーション装置内のキャパシタンス測定回路を示すブロック図である。
【図４Ｂ】本発明の一実施形態によるキャパシタンス測定回路の電気回路図である。
【図５】本発明の一実施形態によるＡＭＯＬＥＤディスプレイパネルを示す模式図である。
【図６Ａ】本発明の一実施形態によるソース電極駆動回路を示す模式図である。
【図６Ｂ】本発明の別の実施形態による別のソース電極駆動回路を示す模式図である。
【図７】本発明の一実施形態によるデータ電圧ジェネレータを示す模式図である。
【図８】本発明の一実施形態によるサンプルホールド回路内のサンプルホールドチャネルの電気回路図である。
【図９】本発明の一実施形態によるソース電極駆動回路からのデータ電圧を補償する方法を示すフローチャートである。
【発明を実施するための形態】
【００２６】
以下では、実施形態を参照しつつ、本開示について更に具体的に説明する。なお、いくつかの実施形態に関する以下の説明は例示及び説明としてのものに過ぎず、全てを網羅している訳ではなく、また、開示されるそのままの形態に本発明を限定するものでもない。
【００２７】
アクティブマトリクス式ＯＬＥＤディスプレイ装置では、通常、低温ポリシリコン（ＬＴＰＳ）薄膜トランジスタ（ＴＦＴ）又は酸化物ＴＦＴにより、ＯＬＥＤ電流を供給する各サブ画素回路を構築する。代表的なアモルファスシリコンＴＦＴと比べ、ＬＴＰＳ  ＴＦＴ又は酸化物ＴＦＴはその特性としてキャリア移動度がより高く、安定性に優れていることから、ＡＭＯＬＥＤディスプレイに一層適している。複数のＬＴＰＳ  ＴＦＴを大きなガラス基板上に製造する結晶過程における制限のために、閾値電圧やキャリア移動度等のいくつの電気的パラメータはＴＦＴ間で不均一になってしまう。同一のデータ電圧が印加されても、キャリア移動度又は閾値電圧の不均一性のためにＯＬＥＤの電流及び輝度に人の目で知覚できるほどの差異が生じる。或いは、酸化物ＴＦＴについては、広い面積において製造工程がより均一であっても、データ電圧が相当長時間印加された後、又は高温環境において、その閾値電圧がアモルファスシリコンＴＦＴの場合のようにドリフトする。ディスプレイの画像が異なれば、ＡＭＯＬＥＤディスプレイパネルの各部分における各酸化Ｔ物ＦＴの閾値電圧のドリフト値も異なる。従って、同一のデータ電圧を印加しても、各酸化ＴＦＴにおける閾値電圧のドリフトが異なるために、各サブ画素におけるＯＬＥＤ電流が異なり、結果として、ＡＭＯＬＥＤディスプレイの各部分において輝度が不均一になってしまう。
【００２８】
加えて、大型ＡＭＯＬＥＤディスプレイに応用する際、ソース電極駆動回路のデータ電圧出力ポートに対する各サブ画素回路の距離が異なるため、またサブ画素回路をソース電極駆動回路に接続するデータラインのレジスタのため、各サブ画素回路における実際のデータ電圧もソース電極駆動回路が供給する原始データ電圧と異なる。同様に、各サブ画素回路に印加される電源電圧（ＡＲＶＤＤ）も電源の出力における原始電源電圧と異なる。ソース電極駆動回路から同一のデータ電圧が出力されれば、各サブ画素回路における各データ電圧及び電源電圧も、大型ディスプレイパネルの各部分においてＯＬＥＤの電流及び輝度を異なせる。このため、ＡＭＯＬＥＤディスプレイ装置における様々な不均一性に起因するＯＬＥＤサブ画素回路電流の不均一性を補償するキャリブレーション装置を含むソース電極駆動回路が望まれている。
【００２９】
そこで、本発明は特に、従来技術における制限及び欠点に起因する一つ以上の課題を実質的に解消する、各サブ画素回路に関連するキャリブレーション装置、ソース電極駆動回路、及び有機発光ディスプレイ装置に使用されるデータ電圧の補償方法を提供する。ひとつの方面において、本開示は、ＡＭＯＬＥＤディスプレイパネルにおけるサブ画素回路に関連するキャリブレーション装置を提供する。ここで、サブ画素回路は、駆動トランジスタ、第１スイッチングトランジスタ、第２スイッチングトランジスタ及び発光素子を含み、第１スイッチングトランジスタは、第１スキャンラインに接続されるゲート、データラインと駆動トランジスタのゲートとにそれぞれ接続される第１端末及び第２端末を有し、第２スイッチングトランジスタは、第２スキャンラインに接続されるゲート、センスラインと駆動トランジスタの第２端末とにそれぞれ接続される第１端末及び第２端末を有し、駆動トランジスタは第１電源端末に接続される第１端末をさらに有し、発光素子は駆動トランジスタの第２端末及び第２電源端末にそれぞれ接続されるアノード及びカソードを有し、センスラインは寄生容量を含む。いくつかの実施形態において、キャリブレーション装置は、パルス電圧源に結合され、パルス電圧源が供給するパルス電圧を基に寄生容量をチャージし、寄生容量に関連するキャパシタンス測定電圧とパルス電圧を出力するように構成されるキャパシタンス測定回路と、データラインに印加された基準データ電圧に応じてセンスラインにおけるチャージ電圧を検出するように構成されるチャージ検出回路と、キャパシタンス測定電圧、パルス電圧、基準データ電圧及びチャージ電圧に基づき駆動トランジスタの電気的パラメータを算出するように構成されるパラメータキャリブレータとを含む。
【００３０】
図１は、本発明の一実施形態によるキャリブレーション装置に関連するサブ画素回路を示す。不均一性の問題を解決するため補償データ電圧を供給するキャリブレーション装置は、ＡＭＯＬＥＤディスプレイの図１におけるサブ画素回路に関連するように構成される。図１に示すように、サブ画素回路は、駆動トランジスタＤＴ、第１スイッチングトランジスタＴ１、第２スイッチングトランジスタＴ２及び発光素子ＥＬを含むＮ型ＴＦＴトランジスタを用いて構築される。
【００３１】
図１を参照すると、第１スイッチングトランジスタＴ１はデータラインＤＡＴＡに接続される第１端末を有する。第２スイッチングトランジスタは駆動トランジスタＤＴのゲートに接続される第２端末を有する。第１スイッチングトランジスタＴ１のゲートは第１スキャンラインＧ１に接続される。駆動トランジスタＤＴは第１電源端末ＥＬＶＤＤに接続される第１端末を有する。ＥＬＶＤＤは高圧端末であってもよい。駆動トランジスタＤＴは、第２電源端末ＥＬＶＳＳに接続されるカソードを有する、発光素子ＥＬのアノードに接続される第２端末を有する。ＥＬＶＳＳは低圧端末であってもよい。ＥＬＶＳＳは接地していてもよい。第２スイッチングトランジスタＴ２は、駆動トランジスタＤＴの第２端末に接続される第１端末と、センスラインＳＥＮＳＥに接続される第２端末とを有する。第２スイッチングトランジスタＴ２は第２スキャンラインＧ２に接続されるゲートをさらに有する。図１を参照すると、センスラインＳＥＮＳＥはセンスラインキャパシタを形成する寄生容量ＣＳＥＮＳＥを含む。
【００３２】
図２は、本発明の一実施形態による図１のサブ画素回路に関連する概略タイミング波形図である。タイミング波形は、サブ画素回路がＡＭＯＬＥＤディスプレイのひとつのユニットとしてどのように作動するかを示している。図２を参照すると、第１時間周期ｔ１（リセット時間周期）において、第１スキャンラインＧ１に高電圧レベルが供給され、第２スキャンラインＧ２にも高電圧レベルが供給される。データラインＤＡＴＡはデータ電圧Ｖｇにより与えられる。センスラインＳＥＮＳＥはＶｒｅｆが供給される基準電圧端末に接続される。高電圧レベルにより、導通状態にある第１スイッチングトランジスタＴ１は駆動トランジスタＤＴのゲートにデータ電圧Ｖｇを印加することができ、また、導通状態にある第２スイッチングトランジスタＴ２は駆動トランジスタＤＴの第２端末を基準電圧端末に接続させることができる。この第１時間周期ｔ１において、駆動トランジスタＤＴのゲート・ソース電圧はＶｇ−Ｖｒｅｆである。基準電圧端末はＥＬＶＳＳと接続するか、或いは接地するか、又は任意の他の低圧端末であってもよい。
【００３３】
図２を参照すると、第２時間周期ｔ２（検出時間周期）において、第１スキャンラインＧ１は低電圧レベルにあり、第２スキャンラインＧ２は高電圧レベルにある。センスラインＳＥＮＳＥは基準電圧端末から切断されている。Ｇ１における電圧レベルが低いため第１スイッチングトランジスタＴ１は遮断状態にあり、Ｇ２における電圧レベルが高いため第２スイッチングトランジスタＴ２は導通状態を維持する。ｔ２の開始時において、駆動トランジスタのゲート・ソース電圧はＶｇ−Ｖｒｅｆである。駆動トランジスタＤＴを通過する駆動電流ｉＤＴは以下のように表される。
【数１】
2019519800.tif 000003
ここで、Ｖｔｈは駆動トランジスタＤＴの閾値電圧であり、ｋは駆動トランジスタのキャリア移動度に比例する係数である。第２時間周期ｔ２において、センスラインキャパシタは駆動電流ｉＤＴによってチャージされ、これによりセンスラインにおける電圧（即ち、駆動トランジスタＤＴの第２端末における電圧）はＶｒｅｆ+ｉＤＴ×Dｔ/ＣＳＥＮＳＥとなる。センスラインにおける電圧の変動ｉＤＴ×Dｔ/ＣＳＥＮＳＥがデータ電圧Ｖｇより相当小さくて、駆動電流ｉＤＴの変動が特定の範囲、例えば、０〜２０％に限定されると仮定すると、ｔ２の終わりにおいて、センスラインにおける電圧はおよそ以下のように表される。
【数２】
2019519800.tif 000004
ここで、ｔ２は第２時間周期のタイム・スパンを示す。
【００３４】
寄生容量ＣＳＥＮＳＥが既知であると仮定すると、上記公式（２）を利用して駆動トランジスタＤＴの閾値電圧Ｖｔｈ及びキャリア移動度等の電気的パラメータのドリフトを確定できる。しかしながら、ＡＭＯＬＥＤディスプレイの処理における不均一性のために、各センスラインに関連する寄生容量は異なり、個別に確定する必要がある。
【００３５】
一実施形態において、センスラインの寄生容量は、センスラインに接続される対応するサブ画素回路内における駆動トランジスタの電気的パラメータのドリフトの前に初めて測定される。一方、容量値を取得するためにセンスラインにおける寄生容量の測定を直接行う必要はなく、替わりに、容量値を反映する代替電気的パラメータを測定してもよい。例えば、センスラインキャパシタにおける電圧レベルを測定してもよい。
【００３６】
図３は、本発明の一実施形態によるサブ画素回路におけるキャリブレーション装置のブロック図である。キャリブレーション装置は、上記サブ画素回路と関連付けられ、サブ画素回路内における駆動トランジスタの電気的パラメータのｅドリフトを少なくとも部分的に補償するデータ電圧補償を提供する。図３を参照すると、サブ画素回路に関連するキャリブレーション装置３００は、キャパシタンス測定回路３０１、チャージ検出回路３０２及びパラメータキャリブレータ３０３を含む。
【００３７】
キャパシタンス測定回路３０１は、パルス電圧源が供給するパルス電圧を用いてセンスラインキャパシタをチャージし、センスラインキャパシタのキャパシタンス及びパルス電圧に関連するキャパシタンス測定電圧を出力するように構成される。
【００３８】
チャージ検出回路３０２は、同一のサブ画素回路の対応するデータラインに基準データ電圧が印加された場合の、センスラインキャパシタにおける充電中の電圧を検出するように構成される。チャージ検出回路３０２は、センスラインキャパシタからパラメータキャリブレータ３０３へ充電電圧を直接送る導線であってもよい。
【００３９】
パラメータキャリブレータ３０３は、上記したキャパシタンス測定電圧、パルス電圧、基準データ電圧及びチャージ電圧に基づき、サブ画素回路の駆動トランジスタの電気的パラメータを算出するように構成される。駆動トランジスタの電気的パラメータは、閾値電圧とキャリア移動度を含む。
【００４０】
図４Ａは、本発明の一実施形態によるキャリブレーション装置内のキャパシタンス測定回路を示すブロック図である。図４Ａを参照すると、キャパシタンス測定回路３０１は、パルス電圧源、電圧コンパレータＣＯＭＰ及びフィードバック回路ＦＢを含む。パルス電圧源は、接地する第１端末及びパルス電圧Ｖｉｎを出力する第２端末を有する。電圧コンパレータＣＯＭＰは、パルス電圧源の第２端末に接続される非反転入力端末、及びセンスラインＳＥＮＳＥに接続される反転入力端末を有する。フィードバック回路ＦＢは、電圧コンパレータＣＯＭＰの出力端末に接続される第１端末、及び電圧コンパレータＣＯＭＰの反転入力端末に接続される第２端末を有する。
【００４１】
特定の実施形態において、図４Ｂに示した電気回路図のように、フィードバック回路ＦＢは、並列接続される第１レジスタＲｆ及び第１キャパシタＣｆを含む。第１レジスタＲｆの第１端末及び第１キャパシタＣｆの第１端末は、電圧コンパレータＣＯＭＰの反転入力端末に共通に接続される。第１レジスタＲｆの第２端末及び第２キャパシタＣｆの第２端末は電圧コンパレータＣＯＭＰの出力端末に共通接続される。
【００４２】
第１レジスタＲｆ、第１キャパシタＣｆ及び電圧コンパレータＣＯＭＰに関連する電気回路接続はハイパスフィルタを形成して低周波騒音を有効に除去する。
【００４３】
図４Ｂを参照すると、電気回路図において、電流は反転入力端末と非反転入力端末を通過しない。従って、センスラインキャパシタＣＳＥＮＳＥを通過する電流はフィードバック回路ＦＢを通過する電流と同じものである。センスラインキャパシタＣＳＥＮＳＥはパルス電圧Ｖｉｎと等しい電圧レベルまでチャージされる。パルス電圧Ｖｉｎと電圧コンパレータＣＯＭＰの出力電圧Ｖｏｕｔとの間の関係は次の公式により表される。
【数３】
2019519800.tif 000005
【数４】
2019519800.tif 000006
ここで、ｊωＣＳＥＮＳＥはセンスラインキャパシタのインピーダンスであり、ω=２πｆにおいてｆはパルス電圧Ｖｉｎの基底周波数であり、ｊは虚数単位である。
【００４４】
パルス電圧Ｖｉｎの基底周波数ｆが十分高く、例えば、所定の周波数閾値より高い場合、公式（４）はほぼ次のように表される。
【数５】
2019519800.tif 000007
上記公式は次のように簡単化される。
【数６】
2019519800.tif 000008
【数７】
2019519800.tif 000009
【００４５】
公式（６）から分かるように、パルス電圧の周波数が周波数閾値を上回る際、電圧コンパレータＣＯＭＰの出力端末で出力されるキャパシタンス測定電圧Ｖｏｕｔとパルス電圧Ｖｉｎとの差異は、センスラインの寄生容量ＣＳＥＮＳＥに比例し、パルス電圧Ｖｉｎに比例し、第１キャパシタのキャパシタンスＣｆに反比例する。
【００４６】
公式（７）から分かるように、パルス電圧の周波数が周波数閾値を上回る際、第１キャパシタの容量値Ｃｆ、及び電圧コンパレータＣＯＭＰの出力端末におけるキャパシタンス測定電圧Ｖｏｕｔとパルス電圧Ｖｉｎの割合に基づき、寄生容量ＣＳＥＮＳＥを算出できる。
【００４７】
いくつかの実施形態において、センスラインキャパシタンスＣＳＥＮＳＥが確定された後、駆動トランジスタＤＴの（対応するドリフトを有する）電気的パラメータを、図１と図２に示す次の関係を用いて確定することができる。
【数８】
2019519800.tif 000010
【００４８】
特定の実施形態において、センスラインキャパシタンスＣＳＥＮＳＥの値が確定された後、チャージ検出回路３０２は、対応するデータラインＤＡＴＡに第１基準データ電圧Ｖｇ１が印加された際の、センスラインＳＥＮＳＥにおける第１チャージ電圧ＶＳ１を検出する。さらに別の時間周期において、チャージ検出回路３０２は、対応するデータラインＤＡＴＡに第２基準データ電圧Ｖｇ２が印加された際の、センスラインＳＥＮＳＥにおける第２チャージ電圧ＶＳ２を検出する。
【００４９】
具体的に当該実施形態においては、図１と図２を参照すると、第１時間周期（第１休止周期）において、第１スキャンラインＧ１は高電圧レベルにあり、第２スキャンラインＧ２も高電圧レベルにある。データラインＤＡＴＡにはＶｇ１が印加される。センスラインＳＥＮＳＥは基準電圧端末に接続される。導通状態にある第１スイッチングトランジスタＴ１はデータ電圧Ｖｇ１を駆動トランジスタＤＴのゲートまで送る。導通状態にある第２スイッチングトランジスタＴ２は、センスラインＳＥＮＳＥから駆動トランジスタＤＴの第２端末まで基準電圧Ｖｒｅｆを送る。従って、駆動トランジスタＤＴのゲート・ソース電圧はＶｇ１−Ｖｒｅｆである。第２時間周期（第１検出周期）において、第１スキャンラインＧ１は低電圧レベルにあり、第２スキャンラインＧ２は高電圧レベルにある。センスラインＳＥＮＳＥは基準電圧端末から切断されている。第１スイッチングトランジスタＴ１は遮断状態に、第２スイッチングトランジスタＴ２は導通状態にあるので、第１電源端末ＥＬＶＤＤ及び駆動トランジスタＤＴから送られてきた電圧により寄生センスラインキャパシタＣＳＥＮＳＥがチャージされる。第３時間周期（第１読取周期）において、第１スキャンラインＧ１は低電圧レベルにあり、第２スキャンラインＧ２も低電圧レベルにある。センスラインは基準電圧端末から切断されたままである。チャージ検出回路３０２は充電中の電圧（即ち、センスラインキャパシタにおけるチャージ電圧）を第１チャージ電圧ＶＳ１として読み取る。
【００５０】
図１と図２を再び参照すると、第４時間周期（第２リセット周期。図２に示すｔ１の周期と実質的に同一である）において、第１スキャンラインＧ１は高電圧レベルにあり、第２スキャンラインＧ２も高電圧レベルにある。データラインＤＡＴＡにデータ電圧Ｖｇ２を与える。センスラインＳＥＮＳＥは基準電圧端末Ｖｒｅｆに接続される。導通状態にある第１スイッチングトランジスタＴ１により駆動トランジスタＤＴのゲートにデータ電圧Ｖｇ２を印加することが可能となる。導通状態にある第２スイッチングトランジスタＴ２により駆動トランジスタＤＴの第２端末に基準電圧Ｖｒｅｆを印加することが可能となり、ＤＴのゲート・ソース電圧がＶｇ２−Ｖｒｅｆとなる。第５時間周期（第２検出周期）において、第１スキャンラインＧ１は低電圧レベルにあり、第２スキャンラインＧ２は高電圧レベルにある。センスラインＳＥＮＳＥは基準電圧端末から切断されている。第１スイッチングトランジスタＴ１は遮断状態にあり、第２スイッチングトランジスタＴ２は導通状態にある。センスラインキャパシタＣＳＥＮＳＥは第１電源電圧端末ＥＬＶＤＤ及び駆動トランジスタＤＴから送られてくる電圧によりチャージされる。第６時間周期（第２読取周期）においては、第１スキャンラインＧ１と第２スキャンラインＧ２の両方とも低電圧レベルにある。センスラインＳＥＮＳＥは基準電圧端末から切断されたままである。チャージ検出回路３０２は充電中の電圧（即ち、センスラインキャパシタにおけるチャージ電圧）を第１チャージ電圧ＶＳ２として読み取る。
【００５１】
それ故、パラメータキャリブレータ３０３は、キャパシタンス測定電圧Ｖｏｕｔ、パルス電圧Ｖｉｎ、第１基準データ電圧Ｖｇ１、第１チャージ電圧ＶＳ１、第２基準データ電圧Ｖｇ２、第２チャージ電圧ＶＳ２に基づき、駆動トランジスタＤＴの電気的パラメータを算出できる。
【００５２】
パラメータキャリブレータ３０３は、キャパシタンス測定回路３０１が出力するキャパシタンス測定電圧及びキャパシタンス測定回路３０１が受け取るパルス電圧Ｖｉｎに基づき、センスラインキャパシタＣＳＥＮＳＥの容量値を確定してもよい。すると、パラメータキャリブレータ３０３はセンスラインキャパシタのキャパシタンス、第１基準データ電圧Ｖｇ１、第１チャージ電圧ＶＳ１、第２基準データ電圧Ｖｇ２及び第２チャージ電圧ＶＳ２を用いて駆動トランジスタＤＴの電気的パラメータを算出できる。具体的には、閾値電圧及び駆動トランジスタＤＴのキャリア移動度等の電気的パラメータが取得される。
【００５３】
上記第４時間周期を第３時間周期の直後に設けてもよい。第４時間周期と第３時間周期との間に上記その他の時間周期の少なくともひとつを設けてもよい。
【００５４】
代替実施形態において、キャパシタンス測定電圧Ｖｏｕｔを測定した後、又はセンスラインキャパシタンスＣＳＥＮＳＥを確定した後、チャージ検出回路３０２は、対応するデータラインＤＡＴＡに第１基準データ電圧Ｖｇ１が印加された状態で、検出時間周期であるｔ２に続き、センスラインＳＥＮＳＥにおける第１チャージ電圧ＶＳ１を検出する。さらに、チャージ検出回路３０２は、対応するデータラインＤＡＴＡに第１基準データ電圧Ｖｇ１が印加された状態で、検出時間周期（ｔ２+ｔ４）に続き、センスラインＳＥＮＳＥにおける第２チャージ電圧ＶＳ２を検出する。
【００５５】
具体的には当該実施形態において、図１と図２を参照すると、第１時間周期（第１休止周期）において、第１スキャンラインＧ１は高電圧レベルにあり、第２スキャンラインＧ２も高電圧レベルにある。データラインＤＡＴＡにはＶｇ１が印加される。センスラインＳＥＮＳＥは基準電圧端末に接続される。導通状態にある第１スイッチングトランジスタＴ１はデータ電圧Ｖｇ１を駆動トランジスタＤＴのゲートまで送る。導通状態にある第２スイッチングトランジスタＴ２は基準電圧ＶｒｅｆをセンスラインＳＥＮＳＥから駆動トランジスタＤＴの第２端末まで送る。従って、駆動トランジスタＤＴのゲート・ソース電圧はＶｇ１−Ｖｒｅｆである。第２時間周期（第１検出周期）において、第１スキャンラインＧ１は低電圧レベルにあり、第２スキャンラインＧ２は高電圧レベルにある。センスラインＳＥＮＳＥは基準電圧端末から切断されている。第１スイッチングトランジスタＴ１は遮断状態にあり、第２スイッチングトランジスタＴ２は導通状態にあるため、寄生センスラインキャパシタＣＳＥＮＳＥが第１電源端末ＥＬＶＤＤ及び駆動トランジスタＤＴから送られてくる電圧によりチャージされる。第３時間周期（第１読取周期）において、第１スキャンラインＧ１は低電圧レベルにあり、第２スキャンラインＧ２も低電圧レベルにある。センスラインは基準電圧端末から切断されたままである。チャージ検出回路３０２は充電中の電圧（即ち、センスラインキャパシタにおけるチャージ電圧）を第１チャージ電圧ＶＳ１として読み取る。
【００５６】
図１と図２を再び参照すると、第４時間周期（第２検出周期）において、第１スキャンラインＧ１は低電圧レベルにあり、第２スキャンラインＧ２は高電圧レベルにある。センスラインＳＥＮＳＥは基準電圧端末から切断されている。第１スイッチングトランジスタＴ１は遮断状態にあり、第２スイッチングトランジスタＴ２は導通状態にある。従って、センスラインキャパシタＣＳＥＮＳＥは第１電源端末ＥＬＶＤＤ及び駆動トランジスタＤＴから送られてくる電圧によりチャージされる。例えば、第４時間周期は、第２時間周期（即ち、上記第１検出周期）に関連するタイム・スパンｔ２と等しくても異なってもよい、タイム・スパンｔ４を含む。第５時間周期（第２読取周期）において、第１スキャンラインＧ１は低電圧レベルにあり、第２スキャンラインＧ２は低電圧レベルにある。センスラインＳＥＮＳＥは基準電圧端末から切断されたままである。チャージ検出回路３０２は、検出キャパシタにおける充電電圧を第２チャージ電圧ＶＳ２として読み取る。
【００５７】
それ故、パラメータキャリブレータ３０３は、キャパシタンス測定電圧Ｖｏｕｔ（又はセンスラインキャパシタＣＳＥＮＳＥのキャパシタンス）、第１基準データ電圧Ｖｇ１、第２時間周期におけるタイム・スパンｔ２、第１チャージ電圧ＶＳ１、第４時間周期におけるタイム・スパンｔ４、及び第２チャージ電圧ＶＳ２に基づき、駆動トランジスタＤＴの電気的パラメータを算出できる。例えば、駆動トランジスタＤＴの閾値電圧及びキャリア移動度が取得される。
【００５８】
図５は、本発明の一実施形態によるＡＭＯＬＥＤディスプレイパネルを示す模式図である。図５を参照すると、ＡＭＯＬＥＤディスプレイパネルはＭ個の行とＮ個の列の画素を有する画素アレイを含む。各画素はサブ画素を少なくともひとつ含む。サブ画素の各行は第１スキャンラインと第２スキャンラインを共有する。サブ画素の各列はデータラインとセンスラインを共有する。
【００５９】
例えば、各画素がサブ画素を３つ含み、ＡＭＯＬＥＤディスプレイパネルの画素アレイにデータ電圧を提供するｎ個のソース電極駆動回路があると仮定する。各ソース電極駆動回路はｍ個のデータライン及びｍ個のセンスラインを含む。ここで、３Ｎ=ｍ×ｎである。ｍとｎは１以上の整数である。本明細書の以下のセクションでは、ディスプレイパネルの画素アレイにデータ電圧を提供するにあたり、ひとつのソース電極駆動回路、即ち、ｎ=１のみを選択する。本発明がこのような選択に制限されないのは言うまでもない。
【００６０】
図６Ａは本発明の一実施形態によるソース電極駆動回路を示す模式図である。図６Ａを参照すると、ソース電極駆動回路は、第１マルチプレクサ（ＭＵＸ１）６０１、第２マルチプレクサ（ＭＵＸ２）６０２、キャパシタンス測定回路６０３及びパラメータキャリブレータ６０４を含む。
【００６１】
第１マルチプレクサ６０１は、ｍ個のセンスラインにそれぞれ接続されるｍ個の選択入力ポートを有し、画素アレイにおける各センスライン、例えば、Ｓ１、Ｓ２、…、Ｓｍ−１及びＳｍを順次選択するように構成される。
【００６２】
キャパシタンス測定回路６０３は、第１マルチプレクサ６０１の出力ポートに接続され、パルス電圧源を接続することでパルス電圧を使用して第１マルチプレクサ６０１により選択された任意のセンスラインをチャージし、パルス電圧及び第１マルチプレクサ６０１により選択されるセンスラインの容量値に関連するキャパシタンス測定電圧を出力する。キャパシタンス測定回路６０３は図３に示すキャパシタンス測定回路３０１と実質的に同一であってもよい。
【００６３】
第１マルチプレクサ６０１が選択する任意のセンスラインについて、パラメータキャリブレータ６０４は、キャパシタンス測定電圧及びパルス電圧に基づき、選択されたセンスラインに関連するセンスラインキャパシタの容量値を確定できる。具体的には、図４Ｂに示すように、パラメータキャリブレータ６０４は、選択されたセンスラインにおけるキャパシタンス測定電圧Ｖｏｕｔ、パルス電圧Ｖｉｎ及びフィードバックキャパシタＣｆに基づき、センスラインキャパシタの容量値を確定できる。
【００６４】
第２マルチプレクサ（ＭＵＸ２）６０２は、ｍ個のセンスラインにそれぞれ接続されるｍ個の選択入力ポートを有する。ＭＵＸ２は、画素アレイにおける各センスラインＳ１、Ｓ２、…、Ｓｍ−１及びＳｍを順次選択し、選択されたセンスラインにおけるチャージ電圧を出力するように構成される。
【００６５】
パラメータキャリブレータ６０４は、ＭＵＸ２の出力ポートをさらに接続する。ＭＵＸ２が選択した各センスラインに関し、パラメータキャリブレータ６０４は現在選択中のセンスラインに関連する現在選択中のサブ画素回路の駆動トランジスタの電気的パラメータを算出できる。当該算出は、選択されたセンスラインのキャパシタンス測定電圧（又はセンスラインキャパシタンス）、（同一の選択されたサブ画素回路に関連する）対応するデータラインに印加された基準データ電圧、及びＭＵＸ２により選択されたセンスラインにおけるチャージ電圧に基づいて行われる。例えば、閾値電圧及び駆動トランジスタのキャリア移動度等の電気的パラメータが取得される。
【００６６】
図６Ｂは、本発明の別の実施形態による別のソース電極駆動回路を示す模式図である。ソース電極駆動回路は、第３マルチプレクサ（ＭＵＸ３）６０６、アナログ・デジタル・コンバータ（ＡＤＣ）６０７、データ電圧コンペンセータ６０８及びデータ電圧ジェネレータ６０９をさらに含む。ＭＵＸ３  ６０６の２つの選択入力は、ＭＵＸ２  ６０２の出力とキャパシタンス測定回路６０３の出力にそれぞれ接続される。ＭＵＸ３  ６０６は、ＭＵＸ２  ６０２から出力されて充電検出モードで作動するようにソース電極駆動回路を制御するチャージ電圧、又はキャパシタンス測定回路６０３から出力されてキャパシタンス測定モードで作動するようにソース電極駆動回路を制御するキャパシタンス測定電圧のいずれかを選択するように構成される。ＭＵＸ３  ６０６の２つの選択入力は、ＭＵＸ２  ６０２の出力及びキャパシタンス測定回路６０３の出力にそれぞれ接続される。キャパシタンス測定モードにある間、ＭＵＸ３  ６０６の出力はキャパシタンス測定回路６０３から出力されたキャパシタンス測定電圧を出力する。充電検出モードにある間、ＭＵＸ３  ６０６の出力は、ＭＵＸ２  ６０２から出力されたチャージ電圧を出力する。
【００６７】
アナログ・デジタル・コンバータ６０７は、ＭＵＸ３の出力に接続されて、ＭＵＸ３６０６の出力で受け取ったアナログ信号をデジタル信号に変換する入力端末を有する。具体的には、ソース電極駆動回路がキャパシタンス測定モードにある際に、キャパシタンス測定回路の出力からＭＵＸ３  ６０６がキャパシタンス測定電圧を選択すると、アナログ・デジタル・コンバータ６０７はキャパシタンス測定回路６０３から出力されたキャパシタンス測定電圧をＭＵＸ  ６０６から受け取り、このキャパシタンス測定電圧をデジタル形式の信号に変換する。ソース電極駆動回路が充電検出モードにある際に、第２マルチプレクサの出力からＭＵＸ３  ６０６がチャージ電圧を選択すると、ＡＤＣ６０７はＭＵＸ２  ６０２から出力されたチャージ電圧をＭＵＸ  ６０６から受け取り、このチャージ電圧をデジタル信号に変換する。
【００６８】
ＡＭＯＬＥＤディスプレイパネルの画素アレイ内の各サブ画素回路について、データ電圧コンペンセータ６０８は、データラインにおける既定のデータ電圧、及びパラメータキャリブレータ６０４により確定されるサブ画素回路の対応する駆動トランジスタの関連電気的パラメータに基づき、サブ画素回路に関連する補償データ電圧を算出するように構成される。パラメータキャリブレータ６０４及びデータ電圧コンペンセータ６０８はデジタル信号プロセッサを用いてそれぞれ構成される。従って、データ電圧コンペンセータ６０８は、デジタル形式の出力信号として補償データ電圧を出力できる。
【００６９】
図６Ｂを参照すると、データ電圧ジェネレータ６０９は、対応するデータ電圧を出力するｍ個のデータラインＤ１、Ｄ２、…、Ｄｍ−１及びＤｍにそれぞれ接続されるｍ個の出力端末を有する。画素アレイ内の各サブ画素回路について、データ電圧ジェネレータ６０９は、データ電圧コンペンセータ６０８により算出される補償データ電圧に基づき補償データ電圧を発生させ、サブ画素回路に接続される対応するデータラインに補償データ電圧をさらに印加するように構成される。
【００７０】
次に、ひとつのサブ画素回路を例として、デジタル信号形式を扱うパラメータキャリブレータ６０４の作動について説明する。ＡＤＣ６０７は入力アナログ電圧をｎ−ビットデジタル信号に変換する。具体的には、ＡＤＣ６０７は変換ベース電圧Ｖｂａｓｅを有する。入力アナログ電圧がＶｂａｓｅと等しくなると、ＡＤＣ６０７から出力されるデジタル信号のｎ−ビットはすべて１になる。キャパシタンス測定電圧Ｖｏｕｔについて、ＡＤＣ６０７は入力されたキャパシタンス測定電圧Ｖｏｕｔをｎ−ビットデジタル信号Ｅｖｃに変換する。従って、キャパシタンス測定電圧Ｖｏｕｔとデジタル信号Ｅｖｃの関係は、次の公式により表すことができる。
【数９】
2019519800.tif 000011
よって、公式（７）は次のように書き直すことができる。
【数１０】
2019519800.tif 000012
一方、センスラインキャパシタにおけるチャージ電圧ＶＳＥＮＳＥについて、ＡＤＣ６０７は入力されたチャージ電圧ＶＳＥＮＳＥをｎ−ビットデジタル信号Ｅｖｓに変換する。従って、チャージ電圧ＶＳＥＮＳＥとデジタル信号Ｅｖｓの間の関係は、次の公式により表される。
【数１１】
2019519800.tif 000013
公式（１１）と（２）を組み合わせると、以下のようになる。
【数１２】
2019519800.tif 000014
上記方程式を簡単化するために、基準電圧Ｖｒｅｆを０と仮定すると、次の公式が得られる。
【数１３】
2019519800.tif 000015
公式（１０）を公式（１３）に置き換えると、次のようになる。
【数１４】
2019519800.tif 000016
ここで、
【数１５】
2019519800.tif 000017
である。特定のキャパシタンス測定回路６０３、サブ画素回路及びＡＤＣ６０７において、ｋ１及びｋ２は定数である。
【００７１】
本明細書で前述したように、第１基準データ電圧Ｖｇ１がデータラインに印加された状態において、チャージ検出回路３０２は対応するセンスラインにおける第１チャージ電圧ＶＳＥＮＳＥ１を検出する。同様に、第１基準データ電圧Ｖｇ２がデータラインに印加された別の状態において、チャージ検出回路３０２は、対応するセンスラインにおける第１チャージ電圧ＶＳＥＮＳＥ２を検出する。このため、次の方程式が推測される。
【数１６】
2019519800.tif 000018
画素アレイ内の各センスラインは、キャパシタンス測定回路６０３により発生されたキャパシタンス測定電圧をＡＤＣ６０７がデジタル信号Ｅｖｃに変換した後、デジタル信号Ｅｖｃのみを記憶することができ、デジタル信号Ｅｖｃに基づきセンスラインに関連するキャパシタンスを算出する必要がない。加えて、各サブ画素回路について、第１チャージ電圧と第２チャージ電圧にそれぞれ対応するデジタル信号Ｅｖｓ１とＥｖｓ２を取得した後、パラメータキャリブレータ６０４は、サブ画素回路に対応するセンスラインに関連するデジタル信号Ｅｖｃと、デジタル信号Ｅｖｓ１及びＥｖｓ２とに基づき、サブ画素回路の対応する駆動トランジスタの関連電気的パラメータを直接算出できる。例えば、上記方法を用いて、閾値電圧及び駆動トランジスタのキャリア移動度を算出することができる。
【００７２】
図６Ｂをさらに参照すると、ソース電極駆動回路はｍ個のサンプルホールドチャネルを有する第１サンプルホールド回路（Ｓ＆Ｈ１）６０５をさらに含む。各サンプルホールドチャネルはひとつの入力とひとつの出力を有する。Ｓ＆Ｈ１  ６０５は、ｍ個のセンスラインＳ１、Ｓ２、…、Ｓｍ−１及びＳｍにそれぞれ接続されるｍ個の入力と、第２マルチプレクサＭＵＸ２のｍ個の選択入力ポートにそれぞれ接続されるｍ個の出力とを有する。
【００７３】
いくつかの実施形態において、図３におけるパラメータキャリブレータ３０３は、図６Ｂにおけるアナログ・デジタル・コンバータ６０７及びパラメータキャリブレータ６０４を含んでもよい。いくつかの実施形態において、図３におけるチャージ検出回路３０２は、図６Ｂにおけるサンプルホールド回路６０５のチャネルのひとつ、第２マルチプレクサＭＵＸ２  ６０２の選択チャネルのひとつ及び第３マルチプレクサＭＵＸ３  ６０６の選択チャネルのひとつを含んでもよい。
【００７４】
図７は、本発明の一実施形態によるデータ電圧ジェネレータを示す模式図である。図７を参照すると、データ電圧ジェネレータ６０９は、デジタル・アナログ・コンバータ（ＤＡＣ）７０１、第４マルチプレクサ（ＭＵＸ４）７０２及び第２サンプルホールド回路（Ｓ＆Ｈ２）７０３を含む。画素アレイ内の各サブ画素回路について、ＤＡＣ７０１は、データ電圧コンペンセータ６０８から出力されたサブ画素回路の補償データ電圧をデジタル信号からアナログ信号に変換するように構成される。第４マルチプレクサＭＵＸ４  ７０２は、ＤＡＣ７０１の出力に接続される入力と、ｍ個の選択出力ポートを有する。ＭＵＸ４  ７０２は、ｍ個の出力ポートのひとつを選択してＤＡＣ７０１から受け取ったアナログ信号を出力する。Ｓ＆Ｈ２回路７０３は、ｍ個のサンプルホールドチャネルを含む。各サンプルホールドチャネルはひとつの入力とひとつの出力を有する。Ｓ＆Ｈ２回路７０３のｍ個の入力は、ＭＵＸ４  ７０２のｍ個の選択出力ポートにそれぞれ接続される。Ｓ＆Ｈ２回路７０３のｍ個の出力は画素アレイのｍ個のデータラインにそれぞれ接続される。
【００７５】
Ｓ＆Ｈ２回路７０３の各サンプルホールドチャネルについて、サンプルホールドチャネルの入力に接続されるＭＵＸ４  ７０２の選択出力ポートが選択されると、サンプルホールドチャネルの入力はＤＡＣ７０１から出力されたアナログ信号形式の補償データ電圧を受け取り、サンプリング処理を行ってサンプリングされた補償データ電圧を維持する。
【００７６】
図８は、本発明の一実施形態によるサンプルホールド回路内のサンプルホールドチャネルの電気回路図である。図８を参照すると、サンプルホールドチャネルは、入力端末ｉｎ、サンプリングスイッチＳＷ１、維持キャパシタＣ、出力スイッチＳＷ２及び出力端末ｏｕｔを含む。図８はサンプルホールドチャネルの簡単な例に過ぎず、本発明はこれに限定されない。
【００７７】
図９は、本発明の一実施形態によるソース電極駆動回路からのデータ電圧を補償する方法を示すフローチャートである。いくつかの実施形態において、この方法は図６Ａ及び図６Ｂに示すソース電極駆動回路に基づき実施される。キャパシタンスの測定周期において、ソース電極駆動回路をキャパシタンス測定モードに設定した際、（図６Ｂの）ＭＵＸ３  ６０６はキャパシタンス測定回路からの出力を選択してもよい。ＭＵＸ１  ６０１は画素アレイ内の各センスラインを順次選択する。ＭＵＸ１  ６０１により選択された各センスラインについて、キャパシタンス測定回路６０３は、センスラインキャパシタンス及びパルス電圧源により供給されるパルス電圧に関連するキャパシタンス測定電圧を出力する。このため、この周期において、画素アレイ内のセンスラインの各々に関連する対応するキャパシタンス測定電圧が取得される。具体的な作動については図４Ｂを参照すれば分かるように、各センスラインは基準電圧端末から切断され、各サブ画素回路内の第２スイッチングトランジスタは遮断状態にある。
【００７８】
図９を参照すると、第１チャージ電圧検出周期において、画素アレイ内のサブ画素回路の各行がひとつずつ選択される。第１時間周期において、現在選択中のサブ画素回路の行の各々について、ＭＵＸ３  ６０６は作動せず、画素アレイ内のセンスラインがすべて基準電圧端末の各々に接続される。データ電圧ジェネレータ６０９は、画素アレイの各データラインに第１基準データ電圧を順次出力する。そして第２時間周期において、センスラインが基準電圧端末の各々と切断されているため、ＭＵＸ３  ６０６は作動しない。それ故、（寄生キャパシタを有する）各センスラインは、サブ画素回路の選択された行内の対応するサブ画素回路によりチャージされる。続いて第３時間周期において、ソース電極駆動回路を充電検出モードに設定した際、ＭＵＸ３  ６０６を作動させてＭＵＸ２  ６０２の出力からのチャージ電圧を選択する。ＭＵＸ２  ６０２は画素アレイ内の各センスラインを順次選択して、サブ画素回路の現在選択中の行の各サブ画素回路に対応する第１チャージ電圧を読み取る。第２時間周期における具体的な作動については上記図２を参照できる。この方法は、第１チャージ電圧検出周期において、画素アレイ内のサブ画素回路の各行を順次選択し、サブ画素回路の選択された各行につき第１時間周期、第２時間周期及び第３時間周期における上記操作を順次実施してもよい。
【００７９】
一実施例では、上記操作は、第１時間周期において、第１スキャンラインＧ１を高電圧レベルに設定し、第２スキャンラインＧ２を高電圧レベルに設定し、第２時間周期において、第１スキャンラインＧ１を低電圧レベルに設定し、第２スキャンラインＧ２を高電圧レベルに設定し、第３時間周期において、第１スキャンラインＧ１と第２スキャンラインＧ２の両方を低電圧レベルに設定することを含む。
【００８０】
図９を参照すると、第２チャージ電圧検出周期において、画素アレイ内のサブ画素回路の各行が順次選択される。現在選択中のサブ画素回路の行について、この方法は、いくつかの異なる操作を除き、第１時間周期、第２時間周期及び第３時間周期において第１チャージ電圧検出周期と実質的に同一の操作を含む。異なる操作には、第１時間周期において、データ電圧ジェネレータ６０９により各データラインへ第２基準データ電圧を順次出力する操作と、第３時間周期において、サブ画素回路の選択された行における各サブ画素回路に対応する第２チャージ電圧を順次読み取る操作が含まれる。第２チャージ電圧検出周期における具体的な操作については図２を参照することができる。
【００８１】
図９を再び参照すると、パラメータキャリブレーション周期において、パラメータキャリブレータ６０４を作動させて、キャパシタンス測定周期に取得された対応するセンスライン各々のキャパシタンス測定電圧、第１チャージ電圧検出周期に取得された各サブ画素回路の第１チャージ電圧、及び第２チャージ電圧検出周期に取得された各サブ画素回路の第２チャージ電圧に基づき、各サブ画素回路（又は選択された行）における駆動トランジスタの電気的パラメータを算出する。例えば、閾値電圧及び駆動トランジスタのキャリア移動度が算出される。この周期における具体的な作動については図６Ｂを参照できる。
【００８２】
いくつかの実施形態において、この方法では、ＡＭＯＬＥＤディスプレイの画素アレイにおいて、キャパシタンス測定周期、第１チャージ電圧検出周期、第２チャージ電圧検出周期及びパラメータキャリブレーション周期におけるすべての操作を定期的に実施する。例えば、この方法では、半年ごと、１年ごとに操作を行い、或いはＡＭＯＬＥＤディスプレイが作動し始めるたびにこれらの操作を行う。
【００８３】
いくつかの実施形態において、この方法は、画素アレイ内における各サブ画素回路の駆動トランジスタの電気的パラメータを記憶する工程を含む。いくつかの実施形態において、キャパシタンス測定周期は、第１チャージ電圧検出周期及び第２チャージ電圧検出周期の前に設ける必要はないが、第１チャージ電圧検出周期と第２チャージ電圧検出周期の間、又は第１チャージ電圧検出周期及び第２チャージ電圧検出周期の後に設けることができる。
【００８４】
図９を参照すると、データ電圧補償周期において、画素アレイ内のサブ画素回路の各行が順次選択される。サブ画素回路の選択された行における各サブ画素回路について、データ電圧コンペンセータ６０８が作動して、サブ画素回路の既定のデータ電圧、及びパラメータキャリブレーション周期において取得したサブ画素回路の対応する電気的パラメータに基づき、サブ画素回路の補償データ電圧を算出する。さらに、アナログ信号形式の補償データ電圧が発生し、サブ画素回路の対応するデータラインに出力される。データ電圧補償周期に関連する具体的な作動については図７を参照できる。
【００８５】
本発明が提供する各サブ画素回路に関連するキャリブレーション装置、ソース電極駆動回路、及びデータ電圧の補償方法に基づき、センスラインのキャパシタンス電圧を測定し、基準データ電圧が対応するデータラインに印加された状態においてセンスラインキャパシタにおけるチャージ電圧を検出することで、関連する電気的パラメータ及び選択された各サブ画素回路の駆動トランジスタのドリフトを確定できる。さらに、データラインに印加されたデータ電圧を駆動トランジスタの電気的パラメータの確定されたドリフトに基づいて調整することで、異なるサブ画素回路同士における電気的パラメータのドリフトに起因する画素輝度の不均一性を補償できる。
【００８６】
本発明の実施形態に関する以上の記載は例示と説明を目的としており、全てを網羅している訳ではなく、また開示された形態そのものに本発明を限定するものでもない。それ故、上記記載は限定ではなく例示を目的としていると見なすべきであり、多くの変更や変形は当業者にとって明らかであろう。本発明の原理とそれが実際に適用される最良の形態を最も説明しやすいような実施形態を選択しそれについて記載することで、特定の用途又は想定される適用に適した本発明の様々な実施形態及び様々な変更を当業者に理解させることを目的としている。本開示に付した請求項及びその均等物により本発明の範囲を定義することが意図され、別途示唆しない限り、すべての用語は合理的な範囲内で最も広く解釈されるべきである。従って、「本発明」、「本開示」又はこれに類する用語は請求項の範囲を必ずしも特定の実施形態に限定せず、本発明の例示的実施形態に対する参照は本発明への限定を示唆するものではなく、かかる限定を推論すべきではない。本発明は付属する請求項の構想と範囲のみにより限定される。さらに、これらの請求項では後に名詞又は要素を伴って「第１」「第２」等という表現を用いる場合がある。特定の数量が示されていない限り、このような用語は専用語であると理解すべきであり、修飾された要素の数量が上記専用語により限定されると解釈してはならない。記載した効果及び利点はいずれも本発明のすべての実施形態に適用されるとは限らない。当業者であれば、以下の請求項により定義される本発明の範囲から逸脱せずに、記載した実施形態を変形できることが理解されよう。さらに、以下の請求項に明記されているか否かを問わず、本開示の要素及び部品のいずれも公衆に捧げる意図はない。
【符号の説明】
【００８７】
３００  キャリブレーション装置
３０１  キャパシタンス測定回路
３０２  チャージ検出回路
３０３  パラメータキャリブレータ
６０１  マルチプレクサ
６０２  マルチプレクサ
６０３  キャパシタンス測定回路
６０４  パラメータキャリブレータ
６０５  サンプルホールド回路
６０６  マルチプレクサ
６０７  アナログ・デジタル・コンバータ
６０８  データ電圧コンペンセータ
６０９  データ電圧ジェネレータ
７０１  デジタル・アナログ・コンバータ
７０２  マルチプレクサ
【図１】
2019519800.tif 000019
【図２】
2019519800.tif 000020
【図３】
2019519800.tif 000021
【図４Ａ】
2019519800.tif 000022
【図４Ｂ】
2019519800.tif 000023
【図５】
2019519800.tif 000024
【図６Ａ】
2019519800.tif 000025
【図６Ｂ】
2019519800.tif 000026
【図７】
2019519800.tif 000027
【図８】
2019519800.tif 000028
【図９】
2019519800.tif 000029
【国際調査報告】
2019519800.tif 000030
2019519800.tif 000031