(57)【要約】  セーフティクリティカルデバイスにおけるセーフティロジック（１００）のためのセルフテストロジックの記載される例において、セーフティロジック（１００）は、セーフティクリティカルデバイスにおいてマスターモジュール（３００）及び比較モジュール（３０２）に結合されるコンパレータロジックを含み、セルフテストロジックは、コンパレータロジックをテストするように構成される。セルフテストロジックは、単一サイクルパラレルビット反転アプローチ、マルチサイクルシリアルビット反転アプローチ、又は単一サイクルテストパターン注入アプローチとして実装され得る。
2019529887.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
複数の信号対を生成するように構成される被試験回路（ＣＵＴ）であって、各信号対に対し、前記信号対における第１の信号が、前記信号対における第２の信号と同一であることが予期される、前記ＣＵＴ、
前記ＣＵＴをテストするため前記ＣＵＴセーフティロジックに結合されるであって、前記セーフティロジックが複数のコンパレータを含み、各コンパレータが、それぞれの信号対に結合され、前記それぞれの信号対の前記第１の信号の第１の信号ビット値と前記第２の信号のそれぞれの第２の信号ビット値とが同じであるとき第１のビット値を出力し、前記第１及び第２の信号ビット値が異なるとき第２のビット値を出力するように構成され、前記第２のビット値が前記ＣＵＴにおける欠陥を示す、前記セーフティロジック、及び
前記セーフティロジックをテストするため前記セーフティロジックに結合されるセルフテストロジック、
を含み、
前記セルフテストロジックがイネーブルされるとき、前記セルフテストロジックが、前記複数のコンパレータの少なくとも一つのコンパレータに前記第２のビット値を出力させるように構成される、
装置。
【請求項２】
請求項１に記載の装置であって、
前記セルフテストロジックが複数のインバータを含み、
各インバータが、
前記ＣＵＴと前記複数のコンパレータのそれぞれのコンパレータとの間に結合されて、前記それぞれのコンパレータに結合される前記信号対の前記第１の信号及び前記第２の信号の１つの信号を受信するようになっており、
また、前記それぞれのコンパレータに前記第２のビット値を出力させるようにイネーブルされると、前記一つの信号の信号ビット値を反転するように構成される、
装置。
【請求項３】
請求項２に記載の装置であって、
前記セーフティロジックが、前記複数のコンパレータの出力に結合されるコンセントレータを含み、前記コンセントレータが、前記複数のコンパレータの出力ビット値を組み合わせるように構成されて、前記出力ビット値が全て前記第１のビット値であるとき、前記第１のビット値が前記コンセントレータにより出力され、前記出力ビット値の少なくとも一つが前記第２のビット値であるとき前記第２のビット値が出力されるようにし、及び
前記セルフテストロジックが前記複数のインバータに結合されるシフトレジスタを含み、前記シフトレジスタが、前記セルフテストロジックがイネーブルされるとき各インバータを順にイネーブルするように構成され、一つのインバータが、前記一つのインバータ結合された前記コンパレータに前記第２のビット値を出力させるため、クロックサイクルにおいてイネーブルされ、
前記コンセントレータによる前記第１のビット値の出力が、前記セーフティロジックにおける欠陥を示す、
装置。
【請求項４】
請求項２に記載の装置であって、前記セルフテストロジックが、
前記複数のインバータに結合されるセルフテストイネーブルラインであって、単一クロックサイクルにおいて前記インバータの全てをイネーブルするように構成される、前記セルフテストイネーブルライン、及び
前記複数のコンパレータの出力に結合されるコンセントレータ、
を含み、
前記コンセントレータが、前記複数のコンパレータ出力ビット値を組み合わせるように構成されて、前記出力ビット値が全て前記第２のビット値であるとき、前記第１のビット値が前記コンセントレータにより出力され、前記出力ビット値の少なくとも一つが前記第１のビット値であるとき前記第２のビット値が出力されるようにし、
前記コンセントレータによる前記第２のビット値の出力が、前記セーフティロジックにおける欠陥を示す、
装置。
【請求項５】
請求項４に記載の装置であって、前記コンセントレータの前記出力が反転される、装置。
【請求項６】
請求項１に記載の装置であって、前記セルフテストロジックが、
テストパターンを生成するように構成されるテストパターン生成器であって、前記テストパターンが、各コンパレータに対する入力ビット値の対を含み、入力ビット値の各対に対して、一方の入力ビット値が前記第１のビット値であり、他方の入力ビット値が前記第２のビット値である、前記テストパターン生成器、
前記信号対を受信するように前記ＣＵＴと前記複数のコンパレータとの間に結合され、及び前記テストパターンを受信するように前記テストパターン生成器に結合される信号選択ロジックであって、前記信号選択回路要素が、前記セルフテストロジックがイネーブルされないとき、各信号対を前記それぞれのコンパレータに送るように、及び前記セルフテストロジックがイネーブルされるとき、前記テストパターンの入力ビット値のそれぞれの対を前記複数のコンパレータの各コンパレータに送るように構成される、前記信号選択ロジック、及び
前記複数のコンパレータの出力に結合されるコンセントレータ、
を含み、
前記コンセントレータが、前記複数のコンパレータの出力ビット値を組み合わせるように構成されて、前記出力ビット値が全て前記第２のビット値であるとき、前記コンセントレータにより前記第１のビット値が出力され、前記出力ビット値の少なくとも一つが前記第１のビット値であるとき、前記第２のビット値が出力されるようにし、
前記コンセントレータによる前記第２のビット値の出力が、前記セーフティロジックにおける欠陥を示す、
装置。
【請求項７】
請求項１に記載の装置であって、前記ＣＵＴが、デュアルロックステップセーフティクリティカル（dual lockstep safety critical）モジュールを含む、装置。
【請求項８】
請求項７に記載の装置であって、前記デュアルロックステップセーフティクリティカルモジュールが、レーダーシステムにおける複製されたタイミングエンジンである、装置。
【請求項９】
請求項１に記載の装置であって、前記ＣＵＴが、複数の組み合わせロジックを含み、各組み合わせロジックに結合されるパリティロジックが、前記複数の信号対のそれぞれの信号対を生成する、装置。
【請求項１０】
請求項９に記載の装置であって、前記複数の組み合わせロジックが、レーダーシステムのディメーションフィルタチェーンを含む、装置。
【請求項１１】
セーフティロジックに結合される被試験回路（ＣＵＴ）のセルフテストのための方法であって、前記方法が、
前記セーフティロジックにおける複数のコンパレータの少なくとも一つのコンパレータに第２のビット値を出力させることであって、前記複数のコンパレータの各コンパレータが、前記ＣＵＴにより生成される複数の信号対のそれぞれの信号対に結合され、前記それぞれの信号対の第１の信号の第１の信号ビット値と前記それぞれの信号対の第２の信号のそれぞれの第２の信号ビット値とが同じであるとき、第１のビット値を出力するように構成され、前記第１及び第２の信号ビット値が異なるとき前記第２のビット値を出力させ、前記複数のコンパレータの少なくとも一つのコンパレータに第２のビット値を出力させることが、前記セーフティロジックに結合されるセルフテストロジックによって実施されること、及び
コンセントレータにおいて前記複数のコンパレータの出力を組み合わせることであって、前記コンセントレータにより出力されるビット値が、前記セーフティロジックに欠陥が存在するか否かを示すこと、
を含む、方法。
【請求項１２】
請求項１１に記載の方法であって、前記複数のコンパレータの少なくとも一つのコンパレータに第２のビット値を出力させることが、前記第１の信号ビット値及び前記それぞれの第２の信号ビット値の一方を反転させることを更に含む、方法。
【請求項１３】
請求項１２に記載の方法であって、前記コンセントレータが、前記セーフティロジックにあり、及び、前記複数のコンパレータの出力ビット値を組み合わせるように構成されて、前記出力ビット値が全て前記第１のビット値であるとき、前記第１のビット値が前記コンセントレータにより出力され、前記出力ビット値の少なくとも一つが前記第２のビット値であるとき、前記第２のビット値が出力されるようにし、前記セルフテストロジックがイネーブルされるとき、前記コンセントレータによる前記第１のビット値の出力が、前記セーフティロジックにおける欠陥を示す、方法。
【請求項１４】
請求項１３に記載の方法であって、前記複数のコンパレータの少なくとも一つのコンパレータに第２のビット値を出力させることが、一つのクロックサイクルにおいて前記複数のコンパレータの一つのコンパレータに前記第２のビット値を出力させ、後続のクロックサイクルにおいて前記複数のコンパレータの別のコンパレータに前記第２のビット値を出力させることを更に含む、方法。
【請求項１５】
請求項１２に記載の方法であって、前記複数のコンパレータの少なくとも一つのコンパレータに第２のビット値を出力させることが、単一クロックサイクルにおいて前記コンパレータの全てに前記第２のビット値を出力させ、前記コンセントレータが、前記セルフテストロジックにあり、及び、前記複数のコンパレータの出力ビット値を組み合わせるように構成されて、前記出力ビット値が全て前記第２のビット値であるとき、前記第１のビット値が前記コンセントレータにより出力され、前記出力ビット値の少なくとも一つが前記第１のビット値であるとき、前記第２のビット値が出力されるようにし、前記コンセントレータによる前記第２のビット値の出力が、前記セーフティロジックにおける欠陥を示すことを更に含む、方法。
【請求項１６】
請求項１１に記載の方法であって、前記複数のコンパレータの少なくとも一つのコンパレータに第２のビット値を出力させることが、単一クロックサイクルにおいてテストパターンから前記複数のコンパレータの各コンパレータにそれぞれの２つのテストビット値を送ることを更に含み、前記それぞれの２つのテストビット値の一方のテストビット値が前記第１のビット値であり、他方のテストビット値が前記第２のビット値であり、前記コンセントレータが、前記セルフテストロジックにあり、及び、前記複数のコンパレータ出力ビット値を組み合わせるように構成されて、前記出力ビット値が全て前記第２のビット値であるとき、前記第１のビット値が前記コンセントレータにより出力され、前記出力ビット値の少なくとも一つが前記第１のビット値であるとき、前記第２のビット値が出力されるようにし、前記コンセントレータによる前記第２のビット値の出力が、前記セーフティロジックにおける欠陥を示す、方法。
【請求項１７】
請求項１１に記載の方法であって、前記ＣＵＴが、デュアルロックステップセーフティクリティカルモジュールを含む、方法。
【請求項１８】
請求項１７に記載の方法であって、前記デュアルロックステップセーフティクリティカルモジュールが、レーダーシステムにおける複製されたタイミングエンジンである、方法。
【請求項１９】
請求項１１に記載の方法であって、前記ＣＵＴが、複数の組み合わせロジックを含み、各組み合わせロジックに結合されるパリティロジックが、前記複数の信号対のそれぞれの信号対を生成する、方法。
【請求項２０】
請求項１９に記載の方法であって、前記複数の組み合わせロジックがレーダーシステムのディメーションフィルタチェーンにある、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してセーフティクリティカルデバイスに関し、更に特定して言えば、セーフティクリティカルデバイスにおけるセーフティロジックのセルフテストに関連する。
【背景技術】
【０００２】
オートモーティブレーダーシステム及びインダストリアル制御などのセーフティクリティカルシステムは、埋め込みシステムとして実装され得る。このような埋め込みシステムのハードウェア、例えば、一つ又は複数のシステムオンチップ（ＳＯＣ）及び／又はマイクロコントローラ（ＭＣＵ）、及びソフトウェアは、典型的に、ビルトインセルフテストメカニズム、即ち、ハードウェアロジックにおける欠陥を識別するためのセーフティロジック、を有することを含む機能的セーフティ要件を満たすことが要求される。また、セーフティロジックにおける欠陥を識別するためにテストメカニズムが必要とされる。
【発明の概要】
【０００３】
記載される例において、装置が、信号対を生成するように構成される被試験回路（ＣＵＴ）を含み、各信号対に対し、信号対における第１の信号が、信号対における第２の信号と同一であることが予期され、セーフティロジックが、ＣＵＴをテストするためにＣＵＴに結合され、セーフティロジックはコンパレータを含み、各コンパレータは、それぞれの信号対に結合され、それぞれの信号対の第１の信号の第１の信号ビット値と第２の信号のそれぞれの第２の信号ビット値とが同じであるとき、第１のビット値を出力するように、及び、第１及び第２の信号ビット値が異なるとき、第２のビット値を出力するように構成され、第２のビット値が、ＣＵＴにおける欠陥を示し、セルフテストロジックがセーフティロジックをテストするためセーフティロジックに結合され、セルフテストロジックは、セルフテストロジックがイネーブルされるとき、コンパレータの少なくとも一つに、第２のビット値を出力させるように構成される。
【０００４】
被試験回路（ＣＵＴ）に結合されるセーフティロジックのセルフテストのための記載される例において、この方法は、セーフティロジックにおける複数のコンパレータの少なくとも一つに第２のビット値を出力させることを含み、コンパレータの各々が、ＣＵＴにより生成される複数の信号対のそれぞれの信号対に結合され、それぞれの信号対の第１の信号の第１の信号ビット値とそれぞれの信号対の第２の信号のそれぞれの第２の信号ビット値とが同じであるとき第１のビット値を出力するように、及び第１及び第２の信号ビット値が異なるとき第２のビット値を出力するように構成され、複数のコンパレータの少なくとも一つに第２のビット値を出力させることが、セーフティロジックに結合されるセルフテストロジックによって実施され、この方法は更に、コンセントレータにおけるコンパレータの出力を組み合わせることを含み、コンセントレータによるビット値出力が、セーフティロジックに欠陥が存在するか否かを示す。
【図面の簡単な説明】
【０００５】
【図１】単一サイクルパラレルビット反転セルフテストロジックの一実施例を含む例示のセーフティロジックのブロック図である。
【０００６】
【図２】マルチサイクルシリアルビット反転セルフテストロジックの一実施例を含む例示のセーフティロジックのブロック図である。
【０００７】
【図３】図１のセーフティロジックに結合されるロックステップセーフティクリティカルモジュールのブロック図である。
【０００８】
【図４】図２のセーフティロジックに結合されるロックステップセーフティクリティカルモジュールのブロック図である。
【０００９】
【図５】図１のセーフティロジックに結合されるパリティロジックのブロック図である。
【００１０】
【図６】図１及び図２のセルフテストロジックが用いられ得る例示の周波数変調連続波（ＦＭＣＷ）レーダーシステムの実施例のブロック図である。
【００１１】
【図７】図６のＦＭＣＷレーダーシステムに含まれる例示のレーダーシステムオンチップ（ＳＯＣ）のブロック図である。
【００１２】
【図８】図７のレーダーＳＯＣのデジタルフロントエンドのディメーションフィルタチェーンのための例示のアーキテクチャのブロック図である。
【００１３】
【図９】セーフティロジックのセルフテストのための方法のフローチャートである。
【図１０】セーフティロジックのセルフテストのための方法のフローチャートである。
【００１４】
【図１１】セルフテストロジックを含む例示のセーフティロジックのブロック図である。
【００１５】
【図１２】セーフティロジックのセルフテストのための方法のフローチャートである。
【発明を実施するための形態】
【００１６】
図面において、一貫性を保つため、同様の要素は同様の参照数字で示す。
【００１７】
上述したように、システムオンチップ（ＳＯＣ）又はマイクロコントローラ（ＭＣＵ）などの埋め込みセーフティクリティカルデバイスは、ハードウェアロジックにおける欠陥を識別するためのビルトインセーフティロジック、及びセーフティロジック自体における欠陥を識別するためのビルトインテストメカニズムを有することが要求される。例示の実施例は、ロックステップデュアルモジュールコンパレータセーフティロジック及びパリティ比較セーフティロジックなど、セーフティロジックの或るタイプのビルトインセルフテストを提供する。幾つかの実施例において、セルフテストロジックは、セーフティロジックの約７５％をカバーする単一サイクルパラレルビット反転アプローチとして実装される。このアプローチにおいて、カバーされたセーフティロジックにおける欠陥が単一サイクルにおいて識別される。幾つかの実施例において、セルフテストロジックは、セーフティロジックの１００％をカバーするマルチサイクルシリアルビット反転アプローチとして実装される。そのような実施例において、テスト時間は、入力ビットの数に基づいて線形に増大し、シリアルビット反転を実装するために用いられるシフトレジスタを実装するために、エリアオーバーヘッドが増大される。幾つかの実施例において、セルフテストロジックは、セーフティロジックの約７５％をカバーする単一サイクルテストパターン注入アプローチとして実装される。
【００１８】
図１は、単一サイクルパラレルビット反転セルフテストロジックの一実施例を含む例示のセーフティロジック１００のブロック図である。セーフティロジック１００は、具体的には図示していない被試験回路（ＣＵＴ）に結合される。セーフティロジック１００は、Ｎ個のコンパレータ１０２、１０４、１０６、１０８を含み、コンパレータの各々は、ＣＵＴから、それぞれのマスター信号と比較信号とを受信するように結合される２つの入力、及び論理ＯＲツリーコンセントレータ１１０に結合される単一出力を有する。コンパレータの数Ｎは、ＣＵＴに対してテストされるべき信号の数に依存する。各コンパレータ１０２、１０４、１０６、１０８は、単一クロックサイクルにおいてそれぞれのマスター及び比較信号の対応するビット値を比較するように、及びマスタービット及び比較ビットが同じであるか否かを示すビット値を出力するように構成される。より具体的には、各コンパレータ１０２、１０４、１０６、１０８は、２つの入力ビット値が異なるときの１のビット値を出力し、２つの入力ビット値が同じであるときゼロのビット値を出力する、他的ＯＲ（ＸＯＲ）ゲートである。２つの入力ビット値が異なる場合、ＣＵＴにおいて欠陥が生じている。
【００１９】
論理ＯＲツリーコンセントレータ１１０は、ＯＲゲートのツリーを用いて、コンパレータ１０２、１０４、１０６、１０８の複数の出力ビット値を単一ビット値出力、即ち、セルフテストエラーインジケータに組み合わせる。欠陥がない場合、コンパレータ１０２、１０４、１０６、１０８の出力ビット値はゼロであることが予期され、論理ＯＲツリーコンセントレータ１１０の出力ビット値はゼロであることが予期される。
【００２０】
また、セーフティロジック１００は、欠陥についてセーフティロジック１００をテストするための単一サイクルパラレルビット反転セルフテストロジックを含む。セルフテストロジックは、論理ＡＮＤツリーコンセントレータ１１２、及びセルフテストイネーブルライン１２２に結合されるＮ個のインバータ１１４、１１６、１１８、１２０を含む。Ｎ個のインバータ１１４、１１６、１１８、１２０の各々は、ＣＵＴからのそれぞれの比較信号とそれぞれのコンパレータ１０２、１０４、１０６、１０８の比較信号入力との間に結合される。セルフテストイネーブルライン１２２は、セーフティロジックのセルフテストのためにイネーブルされる。インバータ１１４、１１６、１１８、１２０の各々は、セルフテストイネーブルライン１２２がイネーブルされるとき、比較ビット値を反転するように構成され、即ち、比較ビット値がゼロである場合、ビット値が１に変えられ、比較ビット値が１である場合、ビット値がゼロに変えられる。更に、インバータ１１４、１１６、１１８、１２０の各々は、セルフテストイネーブルライン１２２がイネーブルされないときビット値を変えることなく、それぞれのコンパレータ１０２、１０４、１０６、１０８の比較信号入力に比較ビット値を渡すように構成される。
【００２１】
また、コンパレータ１０２、１０４、１０６、１０８の出力は、論理ＡＮＤツリーコンセントレータ１１２に結合される。論理ＡＮＤツリーコンセントレータ１１２は、ＡＮＤゲートのツリーを用いて、コンパレータ１０２、１０４、１０６、１０８の複数の出力ビット値を単一ビット値出力、即ち、セーフティロジックエラーインジケータに組み合わせる。セルフテストイネーブルライン１２２がアクティブにされるとき、コンパレータ１０２、１０４、１０６、１０８の出力ビット値は、コンパレータにおける欠陥がない場合１であることが予期され、ＡＮＤツリーコンセントレータ１１２の出力ビット値は最終的な反転の後、ゼロであることが予期される。
【００２２】
図２は、マルチサイクルシリアルビット反転セルフテストロジックの一実施例を含む例示のセーフティロジック２００のブロック図である。セーフティロジック２００は、具体的には図示していない被試験回路（ＣＵＴ）に結合される。セーフティロジック２００は、Ｎ個のコンパレータ２０２、２０４、２０６、２０８を含み、各々が、ＣＵＴから、それぞれのマスター信号と比較信号とを受信するように結合される２つの入力、及び論理ＯＲツリーコンセントレータ２１０に結合される単一出力を有する。コンパレータの数Ｎは、ＣＵＴに対してテストされるべき信号の数に依存する。各コンパレータ２０２、２０４、２０６、２０８は、単一クロックサイクルにおいてそれぞれのマスター及び比較信号の対応するビット値を比較するように、及びマスタービット値及び比較ビット値が同じであるか否かを示すビット値を出力するように構成される。より具体的には、各コンパレータ２０２、２０４、２０６、２０８は、２つの入力ビット値が異なるとき１のビット値を、２つの入力ビット値が同じであるときゼロのビット値を出力する、排他的ＯＲ（ＸＯＲ）ゲートである。２つの入力ビット値が異なる場合、ＣＵＴにおいて欠陥が生じている。
【００２３】
論理ＯＲツリーコンセントレータ２１０は、ＯＲゲートのツリーを用いて、コンパレータ２０２、２０４、２０６、２０８の複数の出力ビット値を単一ビット値出力、即ち、セルフテストエラーインジケータに組み合わせる。欠陥がない場合及びセーフティロジックのセルフテストがイネーブルされないとき、コンパレータ２０２、２０４、２０６、２０８の出力ビット値は０であることが予期され、論理ＯＲツリーコンセントレータ２１０の出力ビット値はゼロであることが予期される。
【００２４】
また、セーフティロジック２００は、欠陥についてセーフティロジック２００をテストするためのマルチサイクルシリアルビット反転セルフテストロジックを含む。セルフテストロジックは、シフトレジスタ２１２のそれぞれのビット出力に結合されるＮ個のインバータ２１４、２１６、２１８、２２０、及びシフトレジスタ２１２に結合されるセルフテストイネーブルライン２２２を含む。また、Ｎ個のインバータ２１４、２１６、２１８、２２０の各々は、ＣＵＴからのそれぞれの比較信号とそれぞれのコンパレータ２０２、２０４、２０６、２０８の比較信号入力との間に結合される。インバータ２１４、２１６、２１８、２２０の各々は、シフトレジスタ２１２によりイネーブルされるとき、比較ビット値を反転するように構成され、即ち、比較ビット値がゼロである場合、ビット値が１に変えられ、比較ビット値が１である場合、ビット値がゼロに変えられる。更に、インバータ２１４、２１６、２１８、２２０の各々は、セルフテストイネーブルライン２２０がイネーブルされずシフトレジスタ２１２がアクティブにされないとき値を変えることなく、比較ビット値をそれぞれのコンパレータ２０２、２０４、２０６、２０８の比較信号入力に渡すように構成される。
【００２５】
セルフテストイネーブルライン２２０は、セーフティロジックのセルフテストを開始するために用いられ、これがシフトレジスタ２１２をアクティブにする。アクティブにされた後、シフトレジスタ２１２は、後続のクロックサイクルにおいて各インバータをイネーブルし、即ち、各クロックサイクルにおいて一つの比較ビット値のみが反転される。一つのコンパレータのみの出力が各セルフテストクロックサイクルにおいて１であることが予期されるので、論理ＯＲツリーコンセントレータ２１０の出力は、各セルフテストクロックサイクルの間、１であることが予期される。コンパレータ出力又はＯＲツリーコンセントレータ２１０出力の任意のものがゼロにされる場合、ＯＲツリーコンセントレータ２１０の出力ビット値はゼロとなり、セーフティロジックにおける欠陥を示す。
【００２６】
図１及び図２のセルフテストロジックは、例えば、ロックステップセーフティクリティカルモジュールのためのセーフティロジック、及びセーフティクリティカルモジュールにおけるパリティ比較のためのセーフティロジックなど、ＯＲツリーコンセントレータを含むセーフティロジックをテストするために用いられ得る。ロックステップアーキテクチャにおいて、マスターモジュール及びロックステップ又は比較モジュールと称され得る２つの同一のハードウェアモジュールが、同じ入力に基づいて同じオペレーションを実施し、それぞれの出力信号は、各クロックサイクルにおいて一貫性についてチェックされる。これらのモジュールのそれぞれの出力間の如何なる不一致も、モジュールの一つにおける欠陥を示す。
【００２７】
図３は、図１のセーフティロジック１００に結合されるロックステップセーフティクリティカルモジュールのブロック図であり、図４は、図２のセーフティロジックに結合されるロックステップセーフティクリティカルモジュールのブロック図である。上述したように、セーフティロジック１００は、単一サイクルパラレルビット反転セルフテストロジックを含み、セーフティロジック２００は、マルチサイクルシリアルビット反転セルフテストロジックを含む。マスターモジュール３００及び比較モジュール３０２の対応する出力信号が、セーフティロジック１００に結合され、マスターモジュール４００及び比較モジュール４０２の対応する出力信号が、セーフティロジック２００に結合される。マスター及び比較モジュールは、ロックステップで、例えば、デュアルコアプロセッサのコア又はセーフティクリティカル応用例において用いられるレーダーシステムの複製されたモジュールにおいて動作する任意の複製されたセーフティモジュールであり得る。更に、マスター及び比較モジュール間で比較されるべき特定の信号は、全体的な安全性に関する任意の信号であり得る。
【００２８】
図５は、図１のセーフティロジック１００に結合されるパリティロジックのブロック図である。簡潔にするため、図５は、組み合わせロジック５００及び組み合わせロジック５０２の２つの構成要素について、セーフティロジック１００のパリティロジックの出力への結合を図示する。この例及び図１の上述の記載に従って、パリティロジックを有するＮ個の構成要素は、セーフティロジック１００に結合され得る。
【００２９】
各組み合わせロジック５００、５０２は、多数のビットを出力し、各々により出力されるビットの数は異なり得る。各組み合わせロジック５００、５０２の出力は、出力ビットをストアするそれぞれのレジスタ５０４、５０６に結合される。更に、各組み合わせロジック５００、５０２の出力は、単一パリティビットを生成するために出力ビットの論理ＸＯＲを実施するように構成されるそれぞれのパリティＸＯＲロジック５１２、５１４の入力に結合される。パリティＸＯＲロジック５１２、５１４の出力は、単一パリティビットをストアするそれぞれのパリティデータフリップフロップ５１６、５１８に結合される。各パリティデータフリップフロップ５１６、５１８が、セーフティロジック１００におけるそれぞれのコンパレータの入力に結合され、即ち、各パリティデータフリップフロップ５１６、５１８は、セーフティロジック１００においてマスター信号をそれぞれのコンパレータに提供する。
【００３０】
レジスタ５０４、５０６の出力は、単一パリティビットを生成するためにそれぞれのレジスタ５０４、５０６にストアされたビットの論理ＸＯＲを実施するように構成されるそれぞれのパリティＸＯＲロジック５０８、５１０の入力に結合される。パリティＸＯＲロジック５１２、５１４の出力は、セーフティロジック１００におけるそれぞれのインバータに結合され、即ち、各パリティＸＯＲロジック５１２、５１４は、比較ビットをセーフティロジック１００におけるそれぞれのインバータに提供する。
【００３１】
ＦＭＣＷレーダーシステムの文脈において、本明細書における下記の例は、オートモーティブセーフティシステム応用例における使用のために構成されている。実施例の例は、ＦＭＣＷレーダーシステム又はオートモーティブセーフティシステム応用例に限定されない。ＦＭＣＷレーダーは、一つ又は複数の送信アンテナを介して、チャープと称される無線周波数（ＲＦ）周波数ランプを送信する。更に、複数のチャープが、フレームと称されるユニットにおいて送信され得る。送信されたチャープは、レーダーの視野（ＦＯＶ）における任意のオブジェクトから反射され、一つ又は複数の受信アンテナにより受信される。各受信アンテナに対する受信信号が、中間周波数（ＩＦ）信号にダウンコンバートされ、その後デジタル化される。フレーム全体に対するデジタル化されたデータが受信された後、データは、ＦＯＶにおける任意のオブジェクトを検出するため、及び検出されたオブジェクトのレンジ、速度、及び到来角を識別するために処理される。
【００３２】
図６は、図１及び図２のセルフテストロジックの実施例が用いられ得る例示のＦＭＣＷレーダーシステム６００のブロック図である。例示のＦＭＣＷレーダーシステム６００は、車両において用いるために構成され、レーダーシステムオンチップ（ＳＯＣ）６０２、処理ユニット６０４、及びネットワークインタフェース６０６を含む。レーダーＳＯＣ６０２の例示のアーキテクチャを図７を参照して説明する。
【００３３】
レーダーＳＯＣ６０２は、高速シリアルインタフェースを介して処理ユニット６０４に結合される。図７を参照して更に説明するように、レーダーＳＯＣ６０２は、高速シリアルインタフェースを介して処理ユニット６０４に提供される複数のデジタル中間周波数（ＩＦ）信号（或いは、デチャープされた信号、ビート信号、又は生レーダー信号と称される）を生成する機能を含む。
【００３４】
処理ユニット６０４は、任意の検出されたオブジェクトの距離、速度、及び角度を判定するために、受信したレーダー信号を処理することなど、レーダー信号処理を実施する機能を含む。処理ユニット６０４は、レーダーデータを用いる応用例の処理スループットに必要とされるように、任意の適切なプロセッサ又はプロセッサの組み合わせを含み得る。例えば、処理ユニット６０４は、デジタルシグナルプロセッサ（ＤＳＰ）、マイクロコントローラ（ＭＣＵ）、ＤＳＰ及びＭＣＵ処理両方を組み合わせるＳＯＣ、又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）及びＤＳＰを含み得る。幾つかの実施例において、処理ユニット６０４は、セーフティ用途のために２つのコアがロックステップで動作するデュアルコアプロセッサであり得る。そのような実施例において、デュアルコアは、図１又は図２のセーフティロジックに結合され得、即ち、一つのコアがマスターモジュール３００、４００であり得、他のコアが比較モジュール３０２、４０２であり得る。例えば、セーフティロジック１００、２００に結合されるデュアルコアからの出力信号は、データ、アドレス、及び制御信号であり得る。
【００３５】
処理ユニット６０４は、ネットワークインタフェース４０８を介して車両における１つ又は複数の電子制御ユニットに必要とされるような制御情報を提供する。電子制御ユニット（ＥＣＵ）は、車両において１つ又は複数の電気的システム又はサブシステムを制御する、車両における任意の埋め込みシステムに対する一般的な用語である。ＥＣＵの例示のタイプには、電子／エンジン制御モジュール（ＥＣＭ）、パワートレイン制御モジュール（ＰＣＭ）、送信制御モジュール（ＴＣＭ）、ブレーキ制御モジュール（ＢＣＭ又はＥＢＣＭ）、中央制御モジュール（ＣＣＭ）、中央タイミングモジュール（ＣＴＭ）、ジェネラルエレクトリックモジュール（ＧＥＭ）、ボディ制御モジュール（ＢＣＭ）、及びサスペンション制御モジュール（ＳＣＭ）が含まれる。
【００３６】
ネットワークインタフェース６０６は、コントローラエリアネットワーク（ＣＡＮ）プロトコル、ＦｌｅｘＲａｙプロトコル、又はイーサネットプロトコルなど、任意の適切なプロトコルを実装し得る。
【００３７】
図７は、例示のレーダーＳＯＣ６０２のブロック図である。レーダーＳＯＣ６０２は、ＦＭＣＷ信号を送信するための複数の送信チャネル７０４、及び反射された送信信号を受信するための複数の受信チャネル７０２を含み得る。送信チャネル７０４は、同一であり、送信された信号を増幅するための電力増幅器７０５、７０７、及びアンテナを含む。受信チャネルが、適切なレシーバ及びアンテナを含む。また、受信チャネル７０２の各々が、同一であり、受信信号を増幅するための低ノイズ増幅器（ＬＮＡ）７０６、７０８、アナログ中間周波数（ＩＦ）信号、中間周波数（ＩＦ）信号（或いは、デチャープされた信号、ビート信号、又は生レーダー信号と称される）を生成するため、ＳＯＣ６０２において伝送生成回路要素により生成された信号を受信信号とミキシングするためのミキサ７１０、７１２、アナログＩＦ信号をフィルタするためのベースバンドバンドパスフィルタ７１４、７１６、フィルタされたＩＦ信号を増幅するための可変利得増幅器７１５、７１７、及びアナログＩＦ信号をデジタルＩＦ信号に変換するためのアナログデジタルコンバータ（ＡＤＣ）７１８、７２０を含む。ミキサ７１０、７１２は、いずれも無線周波数（ＲＦ）信号である低ノイズ増幅器７０６、７０８及び伝送生成回路要素から受信した入力の周波数間の差に等しい周波数を有する、出力信号を生成するダウンコンバータとして機能する。受信チャネルのバンドパスフィルタ、ＶＧＡ、及びＡＤＣは、ベースバンドチェーン又はベースバンドフィルタチェーンと総称され得る。また、バンドパスフィルタ及びＶＧＡは、ＩＦ増幅器と総称され得る。
【００３８】
受信チャネル７０２は、デジタルＩＦ信号をＤＦＥ７２２に提供するために、ＡＤＣ７１８、７２０を介してデジタルフロントエンド（ＤＦＥ）構成要素７２２に結合される。ＤＦＥ７２２は、データ転送レートを低減するためにデジタルＩＦ信号に対してディメーションフィルタリングを実施する機能を含む。また、ＤＦＥ７２２は、例えば、ＲＸ間利得不均衡非理想性、ＲＸ間位相不均衡非理想性、及び他の非理想性など、受信チャネルにおける非理想性のデジタル補償など、デジタルＩＦ信号に対する他のオペレーションを実施し得る。ＤＦＥ７２２は、デシメートされたデジタルＩＦ信号を処理ユニット６０６に搬送するために、高速シリアルインタフェース（Ｉ／Ｆ）７２４に結合される。図８を参照して更に説明するように、ＤＦＥ７２２は、ディメーションフィルタチェーンを含み、ディメーションフィルタチェーンにおけるモジュールの安全な機能を検証するために、（図５を参照して上述したように）セーフティロジックに結合されるパリティロジックが含まれる。
【００３９】
シリアル・ペリフェラル・インタフェース（ＳＰＩ）７２６は、処理ユニット６０６との通信のためのインタフェースを提供する。例えば、処理ユニット６０６は、例えば、チャープのタイミング及び周波数、出力電力レベル、モニタリング機能のトリガなどの制御情報を、制御モジュール７２８に送るためにＳＰＩ７２６を用い得る。
【００４０】
制御モジュール７２８は、レーダーＳＯＣ６０２のオペレーションを制御する機能を含む。例えば、制御モジュール７２８は、ＤＦＥ７２２出力サンプルをストアするためのバッファ、バッファコンテンツのスペクトル情報を演算するためのＦＦＴ（高速フーリエ変換）エンジン、及びレーダーＳＯＣ６０２のオペレーションを制御するためのファームウェアを実行するＭＣＵを含み得る。
【００４１】
プログラマブルタイミングエンジン７３２は、制御モジュール７２８からレーダーフレームにおけるチャープのシーケンスのためのチャープパラメータ値を受信し、パラメータ値に基づいてフレームにおけるチャープの送信及び受信を制御するチャープ制御信号を生成する機能を含む。チャープパラメータは、レーダーシステムアーキテクチャにより定義され、その例は、どのトランスミッタをイネーブルするかを示すためのトランスミッタイネーブルパラメータ、チャープ周波数開始値、チャープ周波数勾配、チャープ期間、送信チャネルがいつ送信すべきか、及び更なるレーダー処理のためにいつＤＦＥ出力デジタルが収集されるべきか、のインジケータなどを含み得る。これらのパラメータの一つ又は複数はプログラム可能であり得る。タイミングエンジン７３２により出力されるチャープ制御信号は、チャープのための所望の瞬時周波数（Ｆｒｅｑｕｅｎｃｙ）、トランスミッタをイネーブルする制御信号（ＴＸ  Ｐｏｗｅｒ  Ｏｎ）、トランスミッタ極性制御信号（ＴＸ  Ｐｏｌａｒｉｔｙ）、ＡＤＣの出力が有効であることを示す制御信号（ＡＤＣ  Ｏｕｔｐｕｔ  Ｖａｌｉｄ）、周波数シンセサイザー制御信号（ＳＹＮＴＨ  Ｃｏｎｔｒｏｌ）、トランスミッタ制御信号（ＴＸ  Ｃｏｎｔｒｏｌ）、ソフトウェア割り込みなどを含み得る。
【００４２】
幾つかの実施例において、タイミングエンジン７３２は、安全のため複製され、２つのタイミングエンジンがロックステップで動作する。そのような実施例において、２つのタイミングエンジンは、図１又は図２のセーフティロジックに結合され得、即ち、一方のタイミングエンジンがマスターモジュール３００、４００であり得、他方のタイミングエンジンが比較モジュール３０２、４０２であり得る。例えば、セーフティロジック１００、２００に結合された２つのタイミングエンジンからの出力信号は、上述したチャープ制御信号であり得る。
【００４３】
無線周波数シンセサイザー（ＳＹＮＴＨ）７３０は、タイミングエンジン７３２からのチャープ制御信号に基づいて伝送のためＦＭＣＷ信号を生成する機能を含む。幾つかの実施例において、ＳＹＮＴＨ７３０は、電圧制御発振器（ＶＣＯ）を備える位相ロックループ（ＰＬＬ）を含む。
【００４４】
クロック乗算器７７０は、伝送信号（ＬＯ信号）の周波数を、ミキサ７１０、７１２のＬＯ周波数まで増大させる。クリーンアップＰＬＬ（位相ロックループ）７３４は、外部低周波数基準クロック（図示せず）の信号の周波数を、ＳＹＮＴＨ７３０の周波数まで及びクロック信号外のフィルタ基準クロック位相ノイズまで増大させるように動作する。
【００４５】
クロック乗算器７７０、シンセサイザー７３０、タイミングエンジン７３２、及びクリーンアップＰＬＬ７３４は、伝送生成回路要素の一例である。伝送生成回路要素は、無線周波数（ＲＦ）信号を、送信チャネルへの入力として及びクロック乗算器を介する受信チャネルにおけるミキサへの入力として生成する。伝送生成回路要素の出力は、ＬＯ（局部発振器）信号又はＦＭＣＷ信号と称され得る。
【００４６】
図８は、図７のＤＦＥ７２２のディメーションフィルタチェーンのための例示のアーキテクチャのブロック図である。上述したように、ＤＦＥ７２２は、受信チャネル７０２のＡＤＣから受信したデジタルＩＦ信号に対してディメーションフィルタリングを実施する。図示されたディメーションフィルタチェーンは、ＡＤＣと可変レートリサンプラーとの間に直列に結合される、下記のデシメーションフィルタモジュール、即ち、Ｓｉｎｃフィルタ、Ｓｉｎｃフィルタの出力を２でデシメートするように構成されるフィルタＡ１、フィルタＡ１の出力を２でデシメートするように構成されるフィルタＡ２、フィルタＡ２の出力を２でデシメートするように構成されるフィルタＡ３、フィルタＡ３の出力を２でデシメートするように構成されるフィルタＡ４、フィルタＡ４の出力を２でデシメートするように構成されるフィルタＡ５、及びフィルタＡ５の出力を２でデシメートするように構成されるフィルタＡ６を含む。
【００４７】
ＤＣ補正モジュールは、フィルタＡ１の出力からＤＣ値を減じるように構成される。ＩＱミスマッチ補正モジュールは、ＤＣ補正モジュールの出力におけるＩ（同相）及びＱ（直交）チャネル間の振幅及び位相における如何なる不均衡も補正するように構成される。可変レートリサンプラーは、フィルタＡ６の出力のサンプリングレートを改変するように構成される。
【００４８】
図８には具体的に示さないが、モジュールの出力がクロックサイクル上でレジスタにストアされ、チェーンにおける次のモジュールが、次のクロックサイクル上でレジスタから読み出すためにレジスタに結合されるように、チェーンにおけるモジュールの各々の間にレジスタが結合される。また、レジスタは、内部値をストアするために存在し得る。安全のため、ＤＦＥ７２２のディメーションフィルタチェーンのモジュールの各々の出力及びレジスタの出力は、図５を参照して説明したようにセーフティロジックに結合されるパリティロジックに結合され得る。従って、ディメーションフィルタチェーンのモジュールの各々は、図５に示すような組み合わせロジックであり得る。
【００４９】
図９は、図１を参照して説明したようなセーフティロジックのセルフテストのための方法のフローチャートである。この方法を、図９及び図１両方を参照して説明する。初期的に、セルフテストロジックは、セルフテストイネーブルライン１２２を介してイネーブルされる（９００）。図１を参照して説明したように、セルフテストロジックのイネーブルは、単一クロックサイクルにおいてＣＵＴからの比較ビット値の反転を起こす。ＣＵＴからのマスタービット値及び反転された比較ビット値が、同じクロックサイクルにおいてセーフティロジックにおけるそれぞれのコンパレータ１０２、１０４、１０６、１０８において受信される（９０２）。対応するマスタービット値及び反転された比較ビット値は、それぞれのコンパレータ１０２、１０４、１０６、１０８において比較され（９０４）、各コンパレータは、同じクロックサイクルにおける比較の結果を示す出力ビット値を出力する。コンパレータにおける欠陥がない場合、コンパレータの出力ビット値は１であることが予期される。出力ビット値は、セーフティロジックに欠陥が存在するか否かを示す出力ビット値を生成するために、同じクロックサイクルにおいてＡＮＤツリーコンセントレータ１１２において組み合わされる（９０６）。
【００５０】
図１０は、図２を参照して説明したようなセーフティロジックのセルフテストのための方法のフローチャートである。この方法は、図１０及び図２両方を参照して説明される。初期的に、セルフテストロジックは、セルフテストイネーブルライン２２２を介してイネーブルされる（１０００）。図２を参照して説明したように、セルフテストロジックのイネーブルは、連続するクロックサイクルにおいて各インバータ２１４、２１６、２１８、２２０をイネーブルするシフトレジスタをアクティブにする。そのため、一つのクロックサイクルにおいて、比較ビットを反転させるためにコンパレータの比較信号に結合されるインバータがイネーブルされる（１００２）。ＣＵＴからのマスタービット値、及び反転された比較ビット値を含む比較ビット値が、同じクロックサイクルにおいてセーフティロジックにおけるそれぞれのコンパレータ２０２、２０４、２０６、２０８において受信される（１００４）。セーフティロジックに欠陥が存在するか否かを示す出力ビット値を生成するため、同じクロックサイクルにおいてＯＲツリーコンセントレータ２１０において出力ビット値が組み合わされる（１００８）。工程１００２〜１００８は、全てのインバータがイネーブルされるまで、後続のクロックサイクルにおいて反復される（１０１０）。
【００５１】
図１１は、単一サイクルテストパターン注入セルフテストロジックの一実施例を含む例示のセーフティロジック１１００のブロック図である。セーフティロジック１１００は、具体的には図示していない被試験回路（ＣＵＴ）に結合される。ＣＵＴは、ロックステップセーフティクリティカルモジュール又はパリティロジックであり得る。セーフティロジック１１００は、Ｎ個のコンパレータ１１０２、１１０４、１１０６、１１０８を含み、各々が、ＣＵＴからの、それぞれのマスター信号と比較信号とを受信するように結合される２つの入力、及び論理ＯＲツリーコンセントレータ１１１０に結合される単一出力を有する。コンパレータの数Ｎは、ＣＵＴに対してテストされるべき信号の数に依存する。各コンパレータ１１０２、１１０４、１１０６、１１０８は、単一クロックサイクルにおいてそれぞれのマスター及び比較信号の対応するビット値を比較し、マスタービット値及び比較ビット値が同じであるか否かを示すビット値を出力するように構成される。より具体的には、各コンパレータ１１０２、１１０４、１１０６、１１０８は、２つの入力ビットが異なるとき１のビット値を出力し、２つの入力ビットが同じであるときゼロのビット値を出力する、排他的ＯＲ（ＸＯＲ）ゲートである。２つの入力ビット値が異なる場合、ＣＵＴにおいて欠陥が生じている。
【００５２】
論理ＯＲツリーコンセントレータ１１１０は、ＯＲゲートのツリーを用いて、コンパレータ１１０２、１１０４、１１０６、１１０８の複数の出力ビット値を、単一ビット値出力、即ち、セルフテストエラーインジケータに組み合わせる。欠陥がない場合、コンパレータ１１０２、１１０４、１１０６、１１０８の出力ビット値がゼロであることが予期され、論理ＯＲツリーコンセントレータ１１１０の出力ビット値がゼロであることが予期される。
【００５３】
また、セーフティロジック１１００は、欠陥についてセーフティロジック１１００をテストするために単一サイクルテストパターン注入セルフテストロジックを含む。セルフテストロジックは、論理ＡＮＤツリーコンセントレータ１１１２、セルフテストイネーブルライン１１２２に結合されるＮ対のマルチプレクサ（ｍｕｘ）１１１３、１１１４、１１１５、１１１６、１１１７、１１１８、１１１９、１１２０、及びテストパターン生成器１１２４を含む。
【００５４】
各ＭＵＸ対において、一方のＭＵＸ１１１３、１１１５、１１１７、１１１９が、ＣＵＴからのそれぞれのマスター信号と、それぞれのコンパレータ１１０２、１１０４、１１０６、１１０８のマスター信号入力との間に結合され、他方のＭＵＸ１１１４、１１１６、１１１８、１１２０が、ＣＵＴからのそれぞれの比較信号と、それぞれのコンパレータ１１０２、１１０４、１１０６、１１０８の比較信号入力との間に結合される。また、各ＭＵＸ対において、一方のＭＵＸ１１１３、１１１５、１１１７、１１１９の入力が、データパターン生成器１１２４のマスターパターン出力に結合され、他方のＭＵＸ１１１４、１１１６、１１１８、１１２０の入力が、データパターン生成器１１２４の比較パターン出力に結合される。テストパターン生成器１１２４は、各比較ＭＵＸ１１１４、１１１６、１１１８、１１２０に提供された各比較テストパターンビットが、各マスターＭＵＸ１１１３、１１１５、１１１７、１１１９に提供されたマスターテストパターンビットの反転された値であるように、マスター及び比較テストパターンを生成するように構成される。
【００５５】
例示のＭＵＸ１１２６に図示するように、各ＭＵＸは、３つの入力Ａ、Ｂ、Ｓ、及び、それぞれのコンパレータの入力に結合される単一出力Ｙを有する。入力Ｓは、セルフテストイネーブルライン１１２２に結合され、入力Ａは、ＣＵＴから比較信号又はマスター信号を受信するように結合され、入力Ｂは、データパターン生成器１１２４から比較パターン入力又はマスターパターン入力を受信するように結合される。各ＭＵＸは、Ｓ＝０（セルフテストロジックがイネーブルされない）の場合、Ｙ＝Ａであり、Ｓ＝１（セルフテストロジックがイネーブルされる）の場合、Ｙ＝Ｂであるように動作する。
【００５６】
また、コンパレータ１１０２、１１０４、１１０６、１１０８の出力は、論理ＡＮＤツリーコンセントレータ１１１２に結合される。論理ＡＮＤツリーコンセントレータ１１１２は、ＡＮＤゲートのツリーを用いて、コンパレータ１１０２、１１０４、１１０６、１１０８の複数の出力ビット値を、単一ビット値出力、即ち、セーフティロジックエラーインジケータに組み合わせる。セルフテストイネーブルライン１１２２がアクティブにされるとき、コンパレータにおける欠陥がない場合はコンパレータ１１０２、１１０４、１１０６、１１０８の出力は１であることが予期され、ＡＮＤツリーコンセントレータ１１１２の出力は、最終的な反転の後ゼロであることが予期される。
【００５７】
図１２は、図１１を参照して説明したようなセーフティロジックのセルフテストのための方法のフローチャートである。この方法は図１１及び図１２両方を参照して説明される。初期的に、セルフテストロジックは、セルフテストイネーブルライン１１２２を介してイネーブルされる（１２００）。図１1を参照して説明したように、セルフテストロジックのイネーブルは、単一クロックサイクルにおいてマスター及び比較テストパターンをコンパレータ１１０２、１１０４、１１０６、１１０８に入力させる。マスターテストパターンビット値及び比較テストパターンビット値は、同じクロックサイクルにおいてセーフティロジックにおけるそれぞれのコンパレータ１１０２、１１０４、１１０６、１１０８において受信される（１２０２）。対応するマスターテストパターンビット値及び比較テストパターンビット値は、それぞれのコンパレータ１１０２、１１０４、１１０６、１１０８において比較され（１２０４）、各コンパレータは、同じクロックサイクルにおける比較の結果を示す出力ビット値を出力する。コンパレータにおける欠陥がない場合、コンパレータの出力ビット値は１であることが予期される。出力ビット値は、セーフティロジックに欠陥が存在するか否かを示す出力ビット値を生成するために、同じクロックサイクルにおいてＡＮＤツリーコンセントレータ１１２において組み合わされる（１２０６）。
【００５８】
他の実施例
例示の実施例を本明細書では車両における埋め込みレーダーシステムの文脈で説明してきたが、監視及びセキュリティ応用例、及び工場や倉庫におけるロボットの操作、及び工業流位感知等、埋め込みレーダーシステムの他の応用例に対する実施例も可能である。また、レーダーシステム以外のシステムのための実施例が可能である。
【００５９】
インバータが比較信号を受信するように結合される例示の実施例を本明細書で説明してきたが、インバータがマスター信号を受信するように結合される実施例が可能である。
【００６０】
欠陥が生じたか否かを示す単一ビット値を生成するために、論理ＯＲツリーコンセントレータ及び論理ＡＮＤツリーコンセントレータが複数のコンパレータの出力ビット値を組み合わせるために用いられる例示の実施例を本明細書において説明してきたが、コンセントレータが、例えば、ＮＡＮＤゲート、ＮＯＲゲートなどを用いるなど、機能的に等価のロジックと共に実装される実施例が可能である。
【００６１】
論理ＡＮＤツリーコンセントレータの出力ビット値が反転される例示の実施例を本明細書において説明してきたが、出力ビット値が反転されない実施例が可能である。また、コンパレータがＸＯＲゲートとして実装される例示の実施例を本明細書において説明してきたが、コンパレータが機能的に等価のロジックにおいて実装される実施例が可能である。
【００６２】
マスター及び比較テストパターンからのビット値と、マスター及び比較信号からのビット値との間で選択するためにマルチプレクサが用いられる例示の実施例を本明細書において説明してきたが、機能的に等価の信号選択ロジックが用いられる実施例が可能である。また、テストパターンが単一テストパターンである実施例が可能である。
【００６３】
処理ユニットがレーダーＳＯＣの外部にある例示の実施例を本明細書において説明してきたが、処理ユニットがレーダーＳＯＣに含まれる実施例が可能である。また、パリティロジックが図１のセーフティロジックに結合される例示の実施例を本明細書において説明してきたが、パリティロジックが、図２又は図３のセーフティロジックに結合される実施例が可能である。
【００６４】
ロックステップセーフティクリティカルモジュールが図１及び図２のセーフティロジックに結合される例示の実施例を本明細書において説明してきたが、ロックステップセーフティクリティカルモジュールが図３のセーフティロジックに結合される実施例が可能である。また、ＦＭＣＷレーダーシステムを参照して例示の実施例を本明細書において説明してきたが、例示の実施例はＦＭＣＷレーダーシステムに限定されない。
【００６５】
本記載において、「結合する」という用語は、間接的、直接的、光学的、及び／又は、無線の電気接続を意味する。そのため、第１のデバイスが第２のデバイスに結合する場合、その接続は、直接的電気接続を介するものであり得、或いは、他のデバイス及び接続を介する間接的電気接続を介するもの、光学的電気接続を介するもの、及び／又は、無線の電気接続を介するものであり得る。
【００６６】
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。
【図１】
2019529887.tif 000003
【図２】
2019529887.tif 000004
【図３】
2019529887.tif 000005
【図４】
2019529887.tif 000006
【図５】
2019529887.tif 000007
【図６】
2019529887.tif 000008
【図７】
2019529887.tif 000009
【図８】
2019529887.tif 000010
【図９】
2019529887.tif 000011
【図１０】
2019529887.tif 000012
【図１１】
2019529887.tif 000013
【図１２】
2019529887.tif 000014
【国際調査報告】
2019529887.tif 000015