(57)【要約】  整流低周波ＡＣライン電圧入力及びＤＣ出力を有する高力率バックブーストコンバータが提供される。コンバータは、磁気素子（１０３）と、ゲート端子と、磁気素子に接続されたドレイン端子とを有する制御スイッチ（１０２）と、磁気素子に接続された整流器（ダイオード１０５）と、整流ダイオードに接続された出力平滑コンデンサ（１０６）と、繰り返して、該制御スイッチを第１期間にわたってオフにし、第２期間にわたってオンにするために、制御スイッチのゲート端子に接続された出力を有する制御回路（１９９）と、を備えていてもよい。第２期間は、第２期間の直前の第１期間の関数として決定されてもよい。
2019508009.tif 000002
【特許請求の範囲】
【請求項１】
整流低周波ＡＣライン電圧入力及びＤＣ出力を有する高力率バックブーストコンバータであって、
磁気素子と、
ゲート端子と、前記磁気素子に接続されたドレイン端子とを有する制御スイッチと、
前記磁気素子に接続された整流ダイオードと、
前記整流ダイオードに接続された出力平滑コンデンサと、
前記制御スイッチを、繰り返して、第１期間にわたってオフにし、第２期間にわたってオンにするために、前記制御スイッチの前記ゲート端子に接続された出力を有する制御回路と、
を備え、
前記第２期間は、前記第２期間の直前の前記第１期間の関数として決定される、高力率バックブーストコンバータ。
【請求項２】
前記制御スイッチの前記ドレイン端子における電圧の導通後振動バレーを検出するよう構成されたバレー検出回路をさらに備え、
前記バレー検出回路は、前記制御回路によって前記制御スイッチを制御するために用いられる制御信号を出力する、請求項１に記載の高力率バックブーストコンバータ。
【請求項３】
一旦、前記バレー検出回路から前記制御信号が受信されると、前記制御回路が前記制御スイッチをオンにさせる、請求項２に記載の高力率バックブーストコンバータ。
【請求項４】
前記整流ダイオードが逆バイアスになるや否や、前記制御回路が前記制御スイッチをオンにする、請求項１に記載の高力率バックブーストコンバータ。
【請求項５】
前記第２期間の前記２乗と、前記第１及び第２期間の前記合計との前記商が、前記整流ＡＣライン電圧の少なくとも１つのサイクルにわたって実質的に一定となるように、前記制御回路が前記第２期間を決定する、請求項１に記載の高力率バックブーストコンバータ。
【請求項６】
前記出力平滑コンデンサからの出力電圧と、参照電圧とを入力として受け取り、前記出力電圧と前記参照電圧との前記差に等しい差分電圧を出力するよう構成されたエラー検出回路をさらに備える、請求項１に記載の高力率バックブーストコンバータ。
【請求項７】
前記第１期間及び前記第２期間を決定するために、前記制御回路が前記差分電圧を用いる、請求項６に記載の高力率バックブーストコンバータ。
【請求項８】
前記差分電圧の時間積分である制御電圧を生成するよう構成された積分回路をさらに備え、
前記制御電圧に基づいて、前記制御回路が前記第１期間及び前記第２期間を決定する、請求項７に記載の高力率バックブーストコンバータ。
【請求項９】
当該高力率バックブーストコンバータの出力電流を測定し、当該高力率バックブーストコンバータの測定された出力電流に比例するセンス電圧を出力するよう構成された電流センス回路と、
前記センス電圧と参照電圧とを入力として受け取るよう構成されたエラー検出回路と、
をさらに備え、
前記エラー検出回路が、前記センス電圧と前記参照電圧との前記差に等しい差分電圧を出力するよう構成されている、請求項１に記載の高力率バックブーストコンバータ。
【請求項１０】
前記出力平滑コンデンサからの出力電圧と、参照電圧とを入力として受け取り、前記出力電圧と前記参照電圧との前記差に等しい差分電圧を出力するよう構成されたアナログ差動積分器をさらに備え、
前記アナログ差動積分器が、前記差分電圧の時間積分である制御電圧を生成するよう構成されている、請求項１に記載の高力率バックブーストコンバータ。
【請求項１１】
前記制御回路が、
前記制御スイッチをオンオフに高い頻度で繰り返して切り替えるよう構成されたフリップフロップ回路と、
前記制御電圧に比例するスルーレートを有する線形電圧ランプを生成するよう構成された制御ランプ生成部と、
前記フリップフロップ回路の出力のアクティブ状態の期間に比例するスルーレートを有する二次電圧ランプを生成するよう構成された固定ランプ生成部と、
前記線形電圧ランプと前記二次電圧ランプとを比較するよう構成されたコンパレータ回路と、
を備える、請求項１０に記載の高力率バックブーストコンバータ。
【請求項１２】
前記フリップフロップ回路の前記出力が非アクティブ状態に入るのに応答して、前記固定ランプ生成部が前記二次ランプ電圧を初期レベルにリセットする、請求項１１に記載の高力率バックブーストコンバータ。
【請求項１３】
前記コンパレータ回路が、前記フリップフロップ回路のリセット入力に接続された出力を含み、
前記二次電圧ランプが前記線形電圧ランプを上回るのに応答して、前記コンパレータ回路の前記出力が、前記フリップフロップ回路の前記出力の前記アクティブ状態を終了させ、かつ、前記線形電圧ランプを初期レベルにリセットするよう構成されている、請求項１１に記載の高力率バックブーストコンバータ。
【請求項１４】
前記制御回路が、
前記制御スイッチをオンオフに高い頻度で繰り返して切り替えるよう構成されたフリップフロップ回路と、
前記制御電圧を受け取り、初期電圧レベルを有する出力電圧を生成するよう構成された結合信号生成部と、
前記結合信号生成部によって生成された前記出力電圧と前記初期電圧レベルとを比較するよう構成されたコンパレータ回路と、
を備える、請求項１０に記載の高力率バックブーストコンバータ。
【請求項１５】
前記結合信号生成部の前記出力電圧を前記初期電圧にリセットするために、前記コンパレータ回路の出力が、前記結合信号生成部のリセット入力に接続される、請求項１４に記載の高力率バックブーストコンバータ。
【請求項１６】
ＤＣＭバックブーストコンバータにおいて高力率を達成する方法であって、
前記バックブーストコンバータの制御スイッチをオフにする工程と、
線形信号ランプを生成する工程と、
前記制御スイッチに接続された磁気素子が不連続導通モードであるかを判断する工程と、
前記磁気素子が不連続導通モードであると判断することに応答して、前記制御スイッチの非通電状態の期間が前記非通電状態の終了に到達したかを判断する工程と、
前記制御スイッチの前記非通電状態の前記期間が前記非通電状態の前記終了に到達したと判断することに応答して、前記制御スイッチをオンにする工程と、
二次信号ランプを生成する工程と、
前記二次信号ランプが前記線形信号ランプを上回るかを判断する工程と、
前記二次信号ランプが前記線形信号ランプを上回ると判断することに応答して、前記制御スイッチをオフにする工程と、
を備える、方法。
【請求項１７】
ＤＣＭバックブーストコンバータにおいて高力率を達成する方法であって、
前記バックブーストコンバータの制御スイッチをオフにする工程と、
前記制御スイッチに接続された磁気素子が不連続導通モードであるかを判断する工程と、
前記磁気素子が不連続導通モードであると判断することに応答して、前記制御スイッチの非通電状態の期間が前記非通電状態の終了に到達したかを判断する工程と、
前記制御スイッチの前記非通電状態の前記期間が前記非通電状態の前記終了に到達したと判断することに応答して、前記非通電状態の前記期間の関数として前記制御スイッチの通電状態の期間を算出する工程と、
を備える、方法。
【請求項１８】
整流低周波ＡＣライン電圧入力及びＤＣ出力を有する高力率バックブーストコンバータであって、
磁気素子と、
ゲート端子と、前記磁気素子に接続されたドレイン端子とを有する制御スイッチと、
前記磁気素子に接続された整流ダイオードと、
前記整流ダイオードに接続された出力平滑コンデンサと、
繰り返して、第１期間にわたって前記制御スイッチをオフにし、前記第１期間の直後の第２期間にわたって前記制御スイッチをオンにし、前記第１期間の直前の第３期間にわたって前記制御スイッチをオンにするために、前記制御スイッチの前記ゲート端子に接続された出力を有する制御回路と、
を備え、
前記第１期間は、前記整流ダイオードの非通電状態の期間を含み、
前記第２期間は、前記第３期間と前記整流ダイオードの非通電状態の前記期間との関数として決定される、高力率バックブーストコンバータ。
【請求項１９】
瞬時出力電圧と瞬時入力電圧とを有する、請求項１８に記載の高力率バックブーストコンバータであって、
前記制御回路が、前記第３期間と、前記瞬時入力電圧と前記瞬時出力電圧との前記商との積として第４期間を生成し、
前記第２期間の前記２乗と、前記第４期間及び前記整流ダイオードの非通電状態の前記期間及び第２期間の前記合計との前記商が、前記整流ＡＣライン電圧の少なくとも１つのサイクルにわたって実質的に一定となるように、前記制御回路が前記第２期間を決定する、高力率バックブーストコンバータ。
【請求項２０】
前記磁気素子はが、巻数比を有する一次巻線と二次巻線を有し、
前記制御回路が、前記第３期間と、前記入力電圧と前記巻数比により前記一次巻線に反射した前記出力電圧との前記商との積として前記第４期間を生成する、請求項１９に記載の高力率バックブーストコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１６年３月１１日に出願された米国特許仮出願第６２／３０７，０５６号、及び、２０１７年２月２７日に出願された米国特許出願第１５／４４２，８８６号の優先権を主張するものであり、その全内容を参照によりここに援用する。
【０００２】
本開示は、概して、高力率バックブースト（フライバック）コンバータと制御回路及びそれに用いられる方法に関するものである。
【背景技術】
【０００３】
図１は、整流ＡＣライン電圧源１００から入力電圧ＶＩＮを受け取り、出力負荷１９０に対して安定化ＤＣ出力電圧ＶＯＵＴを供給する関連技術の高力率の不連続導通モード（ＤＣＭ）のフライバックコンバータを示す。図１のフライバックコンバータは、一次巻線ＰＲＩ及び二次巻線ＳＥＣを有する磁気素子１０３と、ゲート端子及びドレイン端子を有する制御スイッチ１０２と、整流ダイオード１０５と、出力フィルタリングコンデンサ１０６とを備えている。
【０００４】
図１のフライバックコンバータは、ＶＯＵＴと参照電圧ＶＲＥＦの差を積分する反転及び非反転入力と、その結果として得られる積分電圧を供給する出力とを有する積分器１０７を含む制御回路も含む。この制御回路は、クロック信号ＣＬＫと、線形ランプ電圧ＶＲＡＭＰ源と、出力と反転及び非反転入力とを有し、積分器１０７の出力電圧とランプ電圧ＶＲＡＭＰとを比較するコンパレータ１０８とも含む。また、制御回路は、スイッチ１０２のゲートに接続された出力Ｑと、クロック信号ＣＬＫを受信し、ＣＬＫを受信すると出力Ｑをオンに切り替えるセット入力Ｓと、コンパレータ１０８の出力を受け取り、出力Ｑをオフに切り替えるリセット入力Ｒとを有し、制御スイッチ１０２のオンオフを高い頻度で繰り返し行うフリップフロップ回路１０９も含んでいてもよい。
【０００５】
図２は、スイッチ１０２のゲートにおける電圧のゲート波形２０２と、スイッチ１０２のドレインにおけるドレイン電圧ＶＤのドレイン電圧波形２０１とを示す。図１のコンバータは、クロック信号ＣＬＫによって定められた固定スイッチング周期ＴＳＷで動作する。時間間隔ＴＯＮは、スイッチ１０２の通電状態を示す。非通電状態は、ドレイン電圧２０１の導通後振動が後に続くダイオード１０５の導通によって表される。
【０００６】
積分器１０７の積分時定数は、整流ＡＣライン電圧１００の周期よりはるかに大きくなるよう選択されるので、時間間隔ＴＯＮは、個々のＡＣラインサイクルにわたって一定であると考えられる。１つのスイッチングサイクルで平均したＤＣＭフライバックコンバータの入力電流は、
【数１】
2019508009.tif 000003
と表すことができ、ここで、Ｒｅｆｆ＝ＬＰＲＩ・ＴＳＷ／ＴＯＮ２は、実効入力抵抗である。図１のコンバータは、ＴＯＮとＴＳＷがいずれも固定なので、自然力率１を特徴とする。
【０００７】
しかしながら、この図１の自然高力率フライバックコンバータは、深い不連続導通モードで動作を行う。その結果、スイッチ１０２は、高いピーク及びＲＭＳ電流によって高導通及びターンオフ損失が生じ、ストレスを受けてしまうことになる。スイッチ１０２にわたってスイッチング周波数が高く（又はＴＳＷが低く）、電圧ＶＤが高いと、スイッチ１０２の出力容量や他の寄生容量に蓄えられた大きな寄生エネルギーに起因してターンオン損失も大きくなる。
【０００８】
図３は、クロック信号ＣＬＫが、ドレイン電圧２０１の導通後振動バレーを検出し、バレー検出時にセット入力Ｓをトリガしてスイッチ１０２をオンにするバレー検出回路１０１に置き換えられていることを除いては図１のコンバータのすべての要素を含んでいる、他の関連技術の高力率の不連続導通モード（ＤＣＭ）のフライバックコンバータを示している。この最小電圧バレースイッチングは、図４に示すスイッチ１０２のドレイン電圧波形２１０によって示される。
【０００９】
図３のコンバータは、ＤＣＭコンバータで最小限のピーク及びＲＭＳ電流を実現し、それにわたって最小限の電圧でスイッチ１０２をオンにするため、図１のコンバータに比べて効率が改善されている。しかしながら、スイッチング周期ＴＳＷが入力電圧１００のＡＣラインサイクルにわたって変化できることになり、実効入力抵抗Ｒｅｆｆが一定ではなくなってしまうため、入力電流に歪みが生じてしまう。よって、図３のコンバータにおける一定ＴＯＮ制御の欠点を克服するために制御回路が必要となる。
【発明の概要】
【００１０】
一つ以上の例示実施例の態様によれば、整流ＡＣライン電圧源から入力電圧を受け取り、出力負荷に対して安定化ＤＣ出力電圧を供給する高力率バックブーストコンバータであって、磁気素子と、ゲート端子と、磁気素子に接続されたドレイン端子とを有する制御スイッチと、磁気素子に接続された整流ダイオードと、整流ダイオードに接続された出力平滑コンデンサと、制御スイッチを、繰り返して、第１期間にわたってオフにし、第２期間にわたってオンにするために、制御スイッチのゲート端子に接続された出力を有する制御回路とを含んでいてもよい、高力率バックブーストコンバータが提供される。第２期間は、第２期間の直前の第１期間の関数として決定されてもよい。
【００１１】
高力率バックブーストコンバータは、制御スイッチのドレイン端子における電圧の導通後振動バレーを検出するよう構成されたバレー検出回路をさらに含んでいてもよく、バレー検出回路は、制御回路によって制御スイッチを制御するために用いられ得る制御信号を出力してもよい。一旦、バレー検出回路から制御信号が受信されると、制御回路が制御スイッチをオンにさせてもよい。
【００１２】
制御回路は、整流ダイオードが逆バイアスになるや否や、制御スイッチをオンにしてもよい。制御回路は、第２期間の２乗と、第１及び第２期間の合計との商が、整流ＡＣライン電圧の１サイクルにわたって実質的に一定となるように、第２期間を決定してもよい。
【００１３】
一つ以上の例示実施例の態様によれば、高力率バックブーストコンバータは、出力平滑コンデンサからの出力電圧と、参照電圧とを入力として受け取り、出力電圧と参照電圧との差に等しい差分電圧を出力するよう構成されたエラー検出回路を含んでいてもよい。制御回路は、第１期間と第２期間を決定するために、差分電圧を用いてもよい。また、高力率バックブーストコンバータは、差分電圧の時間積分である制御電圧を生成するよう構成された積分回路をさらに含んでいてもよく、制御回路は、制御電圧に基づいて、第１期間と第２期間を決定してもよい。
【００１４】
一つ以上の例示実施例の態様によれば、高力率バックブーストコンバータは、高力率バックブーストコンバータの出力電流を測定し、高力率バックブーストコンバータの測定された出力電流に比例するセンス電圧を出力するよう構成された電流センス回路をさらに含んでいてもよい。エラー検出回路は、センス電圧と参照電圧とを入力として受け取るよう構成されていてもよい。エラー検出回路は、センス電圧と参照電圧との差に等しい差分電圧を出力するよう構成されていてもよい。
【００１５】
一つ以上の例示実施例の他の態様によれば、高力率バックブーストコンバータは、出力平滑コンデンサからの出力電圧と、参照電圧とを入力として受け取り、出力電圧と参照電圧との差に等しい差分電圧を出力するよう構成されたアナログ差動積分器をさらに含んでいてもよく、アナログ差動積分器は、差分電圧の時間積分である制御電圧を生成するよう構成されている。
【００１６】
一つ以上の例示実施例のさらに他の態様によれば、制御回路は、制御スイッチをオンオフに高い頻度で繰り返して切り替えるよう構成されたフリップフロップ回路と、制御電圧に比例するスルーレートを有する線形電圧ランプを生成するよう構成された制御ランプ生成部と、フリップフロップ回路の出力のアクティブ状態の期間に比例するスルーレートを有する二次電圧ランプを生成するよう構成された固定ランプ生成部と、線形電圧ランプと二次電圧ランプとを比較するよう構成されたコンパレータ回路とを含んでいてもよい。
【００１７】
固定ランプ生成部は、フリップフロップ回路の出力が非アクティブ状態に入るのに応答して、二次ランプ電圧を初期レベルにリセットしてもよい。コンパレータ回路は、フリップフロップ回路のリセット入力に接続された出力を含み、コンパレータ回路の出力は、二次電圧ランプが線形電圧ランプを上回るのに応答して、フリップフロップ回路の出力のアクティブ状態を終了させ、かつ、線形電圧ランプを初期レベルにリセットするよう構成されていてもよい。
【００１８】
一つ以上の例示実施例のさらに他の態様によれば、高力率バックブーストコンバータは、制御電圧を受け取り、出力電圧を生成するよう構成された結合信号生成部と、結合信号生成部によって生成された出力電圧と初期電圧レベルとを比較するよう構成されたコンパレータ回路とを含んでいてもよい。コンパレータ回路の出力は、結合信号生成部の出力電圧を初期電圧レベルにリセットするために、結合信号生成部のリセット入力に接続されてもよく、結合信号生成部は、フリップフロップ回路の出力に接続された入力を含んでいてもよい。
【００１９】
一つ以上の例示実施例の他の態様によれば、ＤＣＭバックブーストコンバータにおいて高力率を達成する方法が提供される。この方法は、バックブーストコンバータの制御スイッチをオフにする工程と、線形信号ランプを生成する工程と、制御スイッチに接続された磁気素子が不連続導通モードであるかを判断する工程と、磁気素子が不連続導通モードであると判断することに応答して、制御スイッチの非通電状態の期間が非通電状態の終了に到達したかを判断する工程と、制御スイッチの非通電状態の期間が非通電状態の終了に到達したと判断することに応答して、制御スイッチをオンにする工程と、二次信号ランプを生成する工程と、二次信号ランプが線形信号ランプを上回るかを判断する工程と、二次信号ランプが線形信号ランプを上回ると判断することに応答して、制御スイッチをオフにする工程と、を含んでいてもよい。
【００２０】
一つ以上の例示実施例のさらに他の態様によれば、ＤＣＭバックブーストコンバータにおいて高力率を達成する方法が提供される。この方法は、バックブーストコンバータの制御スイッチをオフにする工程と、制御スイッチに接続された磁気素子が不連続導通モードであるかを判断する工程と、磁気素子が不連続導通モードであると判断することに応答して、制御スイッチの非通電状態の期間が非通電状態の終了に到達したかを判断する工程と、制御スイッチの非通電状態の期間が非通電状態の終了に到達したと判断することに応答して、非通電状態の期間の関数として制御スイッチの通電状態の期間を算出する工程と、を含んでいてもよい。
【００２１】
一つ以上の例示実施例の態様によれば、磁気素子と、ゲート端子と、磁気素子に接続されたドレイン端子とを有する制御スイッチと、磁気素子に接続された整流ダイオードと、整流ダイオードに接続された出力平滑コンデンサと、繰り返して、第１期間にわたって制御スイッチをオフにし、第１期間の直後の第２期間にわたって制御スイッチをオンにし、第１期間の直前の第３期間にわたって制御スイッチをオンにするために、制御スイッチのゲート端子に接続された出力を有する制御回路と、を含んでいてもよい高力率バックブーストコンバータが提供される。第１期間は、整流ダイオードの非通電状態の期間を含んでもよく、第２期間は、第３期間と整流ダイオードの非通電状態の期間との関数として決定されてもよい。
【００２２】
制御回路は、第３期間と、入力電圧と出力電圧との商との積として第４期間を生成してもよい。制御回路は、第２期間の２乗と、第４期間及び整流ダイオードの非通電状態の期間及び第２期間の合計との商が、整流ＡＣライン電圧の１サイクルにわたって実質的に一定となるように、第２期間を決定してもよい。
【００２３】
磁気素子は、巻数比を有する一次巻線と二次巻線を有していてもよい。制御回路は、第３期間と、入力電圧と巻数比により一次巻線に反射した出力電圧との商との積として第４期間を生成してもよい。
【図面の簡単な説明】
【００２４】
【図１】関連技術に係るフライバックコンバータを示す。
【図２】図１に示すフライバックコンバータの電圧波形を示す。
【図３】関連技術に係る他のフライバックコンバータを示す。
【図４】図３に示すフライバックコンバータの電圧波形を示す。
【図５】例示実施例に係るフライバックコンバータを示す。
【図５ａ】他の例示実施例に係るフライバックコンバータを示す。
【図６】図５の例示のフライバックコンバータの性能を示す波形図である。
【図７】例示実施例に係るフライバックコンバータの制御方法を示すフローチャートである。
【図８】他の例示実施例に係るフライバックコンバータを示す。
【図９】例示実施例に係るフライバックコンバータのリアルタイム制御方法を示すフローチャートである。
【図１０】さらに他の例示実施例に係るフライバックコンバータを示す。
【図１１】図１０の例示のフライバックコンバータの性能を示す波形図である。
【図１２】さらに他の例示実施例に係るフライバックコンバータを示す。
【図１３】図１２の例示のフライバックコンバータの性能を示す波形図である。
【発明を実施するための形態】
【００２５】
次に、同様の符号は同様の要素を示す添付図面に示す以下の例示実施例について詳細に説明する。例示実施例は、ここに示す例示実施例に限らず、様々な態様に具体化できる。周知の部分については、記述を明確にするため、その説明を省略している。
【００２６】
図５は、本開示の例示実施例に係る高力率の不連続導通モード（ＤＣＭ）のフライバックコンバータを示す。図５を参照すると、本例示実施例のフライバックコンバータは、整流ＡＣライン電圧源１００から入力電圧ＶＩＮを受け取り、出力負荷１９０に対して安定化ＤＣ出力電圧ＶＯＵＴを供給することができる。図５のフライバックコンバータは、一次巻線ＰＲＩ及び二次巻線ＳＥＣを有する磁気素子１０３と、ゲート端子及びドレイン端子を有する制御スイッチ１０２と、整流ダイオード１０５と、出力平滑コンデンサ１０６と、スイッチ１０２のゲート端子に接続されたＴＯＮ出力を有し、そのスイッチのオンオフを高い頻度で繰り返し行う制御回路１９９とを含んでいてもよい。また、図５のフライバックコンバータは、バレー検出部１０１を含んでいてもよい。また、制御回路１９９は、このバレー検出部１０１に接続されたクロック入力ＣＬＫを含んでいてもよい。
【００２７】
図５ａは、図５の例示実施例に類似した他の例示実施例に係るコンバータを示すが、磁気素子１０３が単一の巻線を有するインダクタ３０３に置き換えられている。
【００２８】
図６は、図５の例示のフライバックコンバータの動作を示す。波形２０２は、スイッチ１０２のゲートを制御する出力ＴＯＮにおける電圧を示し、ここで、ＴＯＮ，ｎは、スイッチ１０２の通電状態であり、ＴＯＦＦ，ｎ−１は、ＴＯＮ，ｎの直前の非通電状態である。波形２１０は、スイッチ１０２の例示的なドレイン電圧ＶＤを示す。
【００２９】
不連続導通モード（ＤＣＭ）を維持するために、制御回路１９９は、ダイオード１０５が逆バイアスになるや否やスイッチ１０２の通電状態ＴＯＮ，ｎを可能にする。この条件は、設計によって、又は既知のゼロ電流検出方法の一つを用いることで、満たすことができる。ＤＣＭ動作が保証されると、スイッチ１０２は、以下の制御法則に従って算出された期間ＴＯＮ，ｎにわたって通電し、
【数２】
2019508009.tif 000004
ここで、ＴＯは、整流ＡＣライン電圧のサイクルにわたってほぼ一定の時定数である。
【００３０】
式（２）に示すように、この制御法則は、任意のスイッチングサイクルのＴＯＮ，ｎが先行するサイクルにおけるＴＯＦＦ，ｎ−１によって決まり、それがＴＯＮ，ｎ−１の陽関数であるため、反復的である。また、制御法則式（２）において、ＴＯＦＦ，ｎ−１を（ｍＲ−１ＴＯＮ，ｎ−１＋ΔＴ）で直接置き換えることができ、式（２ａ）となり、
【数３】
2019508009.tif 000005
【００３１】
ＴＯＮ、ＴＯＦＦ、ＴＳＷ＝ＴＯＮ＋ＴＯＦＦの定常値を式（２）に代入すると、以下の式（３）が得られる。
【数４】
2019508009.tif 000006
【００３２】
式（３）は、ＴＯＮやＴＳＷが個々に変化するにもかかわらず、ＤＣＭフライバックコンバータの力率１を保証する。そして、式（１）によって得られる対応する実効抵抗は、Ｒｅｆｆ＝ＬＰＲＩ／ＴＯと表すことができる。なお、ＤＣＭが保証される限り、式（２）の高力率制御法則は、時間ＴＯＮ，ｎが開始する特定の時点に関係なく成立する。
【００３３】
式（２）は、スイッチ１０２の通電状態の前に算出することにより、ＴＯＮ，ｎについて予測的に解いてもよい。これは、式（４）に示すように、既知のブラケティングや開放式の根を求める反復法のいずれかを用いたり、根を直接計算したりすることにより行うことができる。
【数５】
2019508009.tif 000007
【００３４】
引き続き図６を参照すると、電圧レベル２９９はＶＤ＝ＶＩＮ＋ＶＯＲを示し、ここで、ＶＯＲ＝ｎ・ＶＩＮであり、ｎ＝ＮＰＲＩ／ＮＳＥＣは、磁気素子１０３のＰＲＩ対ＳＥＣの巻数比である。電圧レベル２００はＶＤ＝ＶＩＮ＋ｋ・ＶＯＲを示し、ｋは１未満の一定係数である。波形２０５は、ＴＯＦＦ，ｎ−１内の、ドレイン電圧ＶＤが電圧レベル２００を下回る期間ΔＴを示す。波形２０３は、バレー検出部１０１から受信した制御回路１９９のＣＬＫにおける例示的な信号を示す。
【００３５】
動作時、ＣＬＫにおいて信号２０３を受信すると、スイッチ１０２がオンになる。このスイッチ１０２は、式（２）に従って算出された時間ＴＯＮ，ｎにわたって通電する。ＴＯＮ，ｎの予測的な計算には、限られた時間が必要となる場合がある。制御回路１９９は、時間ΔＴを使ってこの計算を行ってもよい。その場合、制御回路１９９は、以下の式（５）に示す式（２）の変形版を用いてもよく、
【数６】
2019508009.tif 000008
ここで、ＴＣ，ｎ−１＝ＴＯＦＦ，ｎ−１−ΔＴが代わりに測定され、ΔＴは既知と仮定される。あるいは、ΔＴは、先行するスイッチングサイクルから求められてもよい。
【００３６】
図７は、本開示の例示実施例に係るＤＣＭフライバックコンバータで高力率を達成する制御方法を示す。本例示実施例の方法は、ステップ７０１でスイッチ１０２をオフにする工程を含んでいてもよい。ステップ７０２では、磁気素子が不連続導通モードであるかどうかを判断する。そうでない場合、この方法では、磁気素子１０３が不連続導通モードであるかどうかのチェックが継続して行われる。磁気素子１０３が不連続導通モードであると判断すると、この方法は、ステップ７０３において、いずれかの既知の基準により定められた任意の時点で非通電状態を終了させる。非通電状態が終了すると、式（２）により、スイッチ１０２の通電状態に必要な時間を算出する。式（２）は、ブラケティングや開放式の、既知の根を求める反復法のいずれかを用いたり、根を直接計算したりすることにより解くことができる。
【００３７】
図８は、出力電圧ＶＯＵＴと参照電圧ＶＲＥＦを受け取り、差分電圧ＶＲＥＦ−ＶＯＵＴを生成するエラー検出器１０７と、その差分電圧の時間積分ＶＥＲＲを生成する積分器１９１とをさらに含んでいてもよく、制御回路１９９は、ＶＥＲＲを受け取る入力ＶＣをさらに含む、図５の高力率フライバックコンバータを示す。
【００３８】
図８の制御回路１９９は、下記の式（５ａ）の制御法則を用いてもよく、
【数７】
2019508009.tif 000009
ここで、αは一定係数である。制御回路１９９は、式（５ａ）の制御法則を用いることにより、出力電圧ＶＯＵＴの参照ＶＲＥＦへの制御を行ってもよい。あるいは、エラー検出器１０７は、フライバックコンバータの測定出力電流に比例した電圧を電流センス素子１９４から受け取ってもよい。
【００３９】
ＴＯＮ，ｎの予測的な計算とは対照的に、式（２）をリアルタイムで解くことができる。図９は、本開示の例示実施例に係るＤＣＭフライバックコンバータで高力率を達成するリアルタイム制御方法を示す。この方法は、以下のステップを含んでいてもよい。ステップ９０１では、線形信号ランプＶ１（ｔ）＝α１・ｔを生成してもよく、ここで、α１は一定係数であり、「ｔ」はスイッチ１０２をオフに切り替える時点で初期値ｔ＝０を有する時間変数である。ステップ９０２では、磁気素子が不連続導通モードであるかどうかを判断する。そうでない場合、この方法では、ステップ９０１で線形信号ランプを生成し、磁気素子１０３が不連続導通モードであるかどうかのチェックが継続して行われる。一度、磁気素子１０３が不連続導通モードであると判断すると、ステップ９０３で、この方法は、いずれかの既知の基準により定められた任意の時点で非通電状態を終了させる。スイッチ１０２の非通電状態の期間が経過すると、ステップ９０４でスイッチ１０２をオンにする。ステップ９０５では、二次信号ランプＶ２（ｔ）が以下の式（６）に従って生成される。
Ｖ２（ｔ）＝α２・（ｔ−ＴＯＦＦ）２    （６）
【００４０】
ステップ９０６で、二次信号ランプＶ２（ｔ）が線形信号ランプＶ１（ｔ）を上回るかどうかを判断する。二次信号ランプＶ２（ｔ）が線形信号ランプＶ１（ｔ）を上回ると判断すると、ステップ９０７でスイッチ１０２がオフされる。
【００４１】
図１０は、エラー検出器１０７と積分器１９１とがアナログ差動積分器回路３１１によって表されてもよく、制御回路１９９は、出力Ｑと、その出力Ｑをアクティブにするバレー検出部１０１に接続されたセット入力Ｓと、出力Ｑを非アクティブにするリセット入力Ｒとを有し、制御スイッチ１０２のオンオフを高い頻度で繰り返し行うフリップフロップ回路３１３と、積分器３１１の出力電圧ＶＥＲＲに比例するスルーレートを有する線形電圧ランプを生成するよう構成された制御ランプ生成部３０９と、出力Ｑがアクティブ状態にある期間に比例するスルーレートを有する二次電圧ランプを生成するよう構成され、出力Ｑが一旦非アクティブになるとランプ電圧３１０をその初期レベルにリセットする固定ランプ生成部３１０と、電圧ランプ３０９と３１０とを比較するために入力の差動対を有していてもよく、Ｑのアクティブ状態を終了させ、ランプ電圧３１０が一旦ランプ電圧３０９を上回るとランプ電圧３０９をその初期レベルにリセットするためにフリップフロップ３１３のリセット入力Ｒに接続された出力を含んでいてもよいコンパレータ３１２とを備えたアナログ回路であってもよい、図８の高力率フライバックコンバータを示す。
【００４２】
図１１は、図１０に示す例示実施例の動作を示す。図１１を参照すると、波形２０１は、スイッチ１０２のドレイン電圧ＶＤであり、波形２０２は、フリップフロップ回路３１３の出力Ｑにおける電圧であり、波形２５１、２５２は、ランプ電圧３０９、３１０をそれぞれ示す。
【００４３】
ランプ２５１は、出力Ｑの各アクティブ状態に先行する期間ＴＯＦＦ（ｎ−１）から始まるのに対して、二次ランプ２５２は、出力Ｑのアクティブ状態から始まる。この出力Ｑのアクティブ状態は、ランプ電圧２５２がランプ電圧２５１を上回った時点で終了する。その結果として得られる制御式は、式（７）に示すように表記することができ、
【数８】
2019508009.tif 000010
ここで、α１、α２は一定係数である。α＝α２／α１を式（７）に代入すると、式（５ａ）が得られる。
【００４４】
図１２は、制御ランプ生成部３０９と固定ランプ生成部３１０とが単一の結合信号生成部３１５に置き換えられ、コンパレータ３１２が、その信号生成部３１５の出力電圧と初期電圧レベル２５５とを比較する入力差動対を有する、図１０の高力率フライバックコンバータを示す。信号生成部３１５は、コンパレータ３１２の非反転入力に接続された出力と、フリップフロップ回路３１３の出力Ｑに接続された入力ＴＯＮと、コンパレータ３１２の出力に接続されて、生成部３１５の出力を初期電圧レベル２５５にリセットするリセット入力と、積分器３１１の出力に接続された入力ＶＥＲＲとを含んでいてもよい。
【００４５】
図１３は、図１２に示す例示実施例の動作を示す。図１３を参照すると、波形２０１は、スイッチ１０２のドレイン電圧ＶＤであり、波形２０２は、フリップフロップ回路３１３の出力Ｑにおける電圧であり、波形２６１は、信号生成部３１５の出力電圧であり、点線２６５は、初期電圧レベル２５５を示す。波形２６１は、図１１の波形２５１、２５２の差分電圧として構成されている。
【００４６】
本開示の発明概念について、その例示実施例に関して説明及び例示してきたが、本明細書に開示された例示実施例に限定されるものではなく、発明概念の範囲を逸脱することなく変形を加えてもよい。
【図１】
2019508009.tif 000011
【図２】
2019508009.tif 000012
【図３】
2019508009.tif 000013
【図４】
2019508009.tif 000014
【図５】
2019508009.tif 000015
【図５ａ】
2019508009.tif 000016
【図６】
2019508009.tif 000017
【図７】
2019508009.tif 000018
【図８】
2019508009.tif 000019
【図９】
2019508009.tif 000020
【図１０】
2019508009.tif 000021
【図１１】
2019508009.tif 000022
【図１２】
2019508009.tif 000023
【図１３】
2019508009.tif 000024
【国際調査報告】
2019508009.tif 000025
2019508009.tif 000026
2019508009.tif 000027