(57)【要約】  本開示の技術は、第１の金属層Ｍｎ、その上に形成された金属層の一部分を露出させるキャビティを有する基板、及びキャビティ内に形成された相関電子材料（１３０４、１３０６）；又は、基板（１３０８）、その上に形成された不連続部を有する金属層Ｍｎ、及び相関電子材料（１３０４、１３０６）の層並びに不連続部内に形成された金属ビアＶＩＡｎ＋１；の何れかを含む、デバイス及びそれらの製造方法に関する。
2019532508.tif 000002
【特許請求の範囲】
【請求項１】
第１の金属層の少なくとも一部分を露出させる第１のキャビティを形成するために基板の少なくとも一部分をエッチングするステップと、
前記キャビティを少なくとも部分的に充填するＣＥＭ構造を形成するために前記キャビティの上方に１つ又は複数のＣＥＭ層を形成するステップと、
を含む方法。
【請求項２】
前記キャビティの上方に前記１つ又は複数のＣＥＭ層を形成するステップの前に、前記キャビティの上方に１つ又は複数の電極材料層を堆積させるステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記電極材料は、窒化チタン、白金、チタン、銅、アルミニウム、コバルト、ニッケル、タングステン、窒化タングステン、ケイ化コバルト、酸化ルテニウム、クロム、金、パラジウム、酸化インジウムスズ、タンタル、銀又はイリジウム、又はそれらの任意の組み合わせを含む、請求項２に記載の方法。
【請求項４】
前記１つ又は複数のＣＥＭ層のうちの少なくとも１つの層は連続スイッチング領域を形成し、前記１つ又は複数の層のうちの少なくとも２つは少なくとも２つの導電領域を形成する、請求項１から３の何れか１項に記載の方法。
【請求項５】
前記１つ又は複数のＣＥＭ層のうちの少なくとも１つの層は２つ以上の不連続スイッチング領域を形成し、前記１つ又は複数の層のうちの少なくとも２つは少なくとも２つの導電領域を形成する、請求項１から３の何れか１項に記載の方法。
【請求項６】
前記２つ以上の不連続スイッチング領域は真性ＣＥＭを含み、前記２つ以上の導電領域はｐ型ドープＣＥＭを含む、請求項５に記載の方法。
【請求項７】
前記２つ以上の不連続スイッチング領域はｐ型ドープＣＥＭを含み、前記２つ以上の導電領域は真性ＣＥＭを含む、請求項５に記載の方法。
【請求項８】
前記ＣＥＭ構造の上方に第２の金属層を形成するステップをさらに含む、請求項１から７の何れか１項に記載の方法。
【請求項９】
前記ＣＥＭ構造において第２のキャビティをエッチングするステップと、
前記第２のキャビティにおいて前記第２のキャビティを少なくとも部分的に充填する金属構造を形成するステップと、
をさらに含む、請求項１から８の何れか１項に記載の方法。
【請求項１０】
前記キャビティを少なくとも部分的に充填するＣＥＭ構造を形成するために前記キャビティの上方に１つ又は複数のＣＥＭ層を形成するステップは、前記キャビティの上方に前記１つ又は複数のＣＥＭ層を堆積させるステップをさらに含む、請求項１から９の何れか１項に記載の方法。
【請求項１１】
第１の金属層と、
前記第１の金属層上に形成された、前記第１の金属層の少なくとも一部分を露出させる第１のキャビティを含む基板と、
前記キャビティ内に形成された相関電子材料（ＣＥＭ）構造であって、前記キャビティを少なくとも部分的に充填し、前記第１の金属層の少なくとも露出された部分上に形成された１つ又は複数のＣＥＭ層を含む、相関電子材料（ＣＥＭ）構造と、
を含むデバイス。
【請求項１２】
前記ＣＥＭ構造上に形成された第２の金属層をさらに含む、請求項１１に記載のデバイス。
【請求項１３】
前記ＣＥＭ構造内に形成された第２のキャビティ内に形成された金属構造をさらに含む、請求項１１に記載のデバイス。
【請求項１４】
金属層の一部分をエッチングして前記金属層の残りの部分の間に不連続部を形成するステップと、
前記金属層の残りの部分及び前記不連続部の上方に１つ又は複数の相関電子材料（ＣＥＭ）層を形成するステップと、
前記１つ又は複数のＣＥＭ層の上方において前記不連続部内に金属ビアを形成するステップと、
を含む方法。
【請求項１５】
前記１つ又は複数のＣＥＭ層を形成するステップの前に、前記金属層の残りの部分の上方に１つ又は複数の電極材料層を堆積させるステップをさらに含む、請求項１４に記載の方法。
【請求項１６】
前記電極材料は窒化チタンを含む、請求項１５に記載の方法。
【請求項１７】
前記金属層の残りの部分及び前記不連続部の上方に１つ又は複数の相関電子材料（ＣＥＭ）層を形成するステップは、前記１つ又は複数の層を堆積させるステップをさらに含む、請求項１４に記載の方法。
【請求項１８】
基板と、
前記基板上に形成された金属層であって、少なくとも１つの不連続部を含む、金属層と、
前記不連続部内に形成された１つ又は複数の相関電子材料（ＣＥＭ）層と、
前記不連続部内に形成された金属ビアと、
を含むデバイス。
【請求項１９】
前記１つ又は複数のＣＥＭ層は、スイッチング領域を形成するための少なくとも１つ以上のＣＥＭ層と、２つ以上の導電領域を形成するための２つ以上のＣＥＭ層と、を含む、請求項１８に記載のデバイス。
【請求項２０】
前記スイッチング領域は真性ＣＥＭを含み、前記２つ以上の導電領域はｐ型ドープＣＥＭを含む、請求項１９に記載のデバイス。
【請求項２１】
前記スイッチング領域はｐ型ドープＣＥＭを含み、前記２つ以上の導電領域は真性ＣＥＭを含む、請求項１９に記載のデバイス。
【請求項２２】
前記金属ビアと前記１つ又は複数のＣＥＭ層との間に形成された１つ又は複数の電極材料層をさらに含む、請求項１８に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、相関電子スイッチデバイス（ｃｏｒｒｅｌａｔｅｄ  ｅｌｅｃｔｒｏｎ  ｓｗｉｔｃｈ  ｄｅｖｉｃｅｓ）の適用を含む、相関電子スイッチデバイスに関する。
【背景技術】
【０００２】
例えば電子スイッチングデバイスなどの集積回路デバイスは、広範囲の電子デバイスタイプに見ることができる。例えば、メモリ及び／又は論理デバイスは、コンピュータ、デジタルカメラ、携帯電話、タブレットデバイス、携帯情報端末などに使用され得る電子スイッチを組み込んでもよい。任意の特定の用途に対する適合性を考慮する際に設計者にとって関心があり得る、メモリ及び／又は論理デバイス内に組み込まれ得るような電子スイッチングデバイスに関連する因子は、例えば、物理サイズ、記憶密度、動作電圧、及び／又は電力消費を含み得る。設計者にとって興味があり得る他の例示的な因子は、製造コスト、製造の容易さ、スケーラビリティ、及び／又は信頼性を含み得る。また、より低い電力及び／又はより高速の特性を示すメモリ及び／又は論理デバイスに対する必要性がますます高まっているように思われる。
【発明の概要】
【課題を解決するための手段】
【０００３】
特許請求の範囲に記載された主題は、本明細書の結論部分において特に指摘され、明確に請求されている。しかしながら、その目的、特徴、及び／又は利点と共に、構成及び／又は動作方法に関しては、添付の図面と共に読む場合、以下の詳細な説明を参照することによって最もよく理解することができる。
【図面の簡単な説明】
【０００４】
【図１Ａ】一実施形態による、相関電子材料を含む相関電子スイッチデバイスの例示的な一実施形態のブロック図である。
【図１Ｂ】相関電子スイッチの例示的な記号を示す図である。
【図２】一実施形態による、相関電子スイッチの等価回路の概略図である。
【図３】一実施形態による、相関電子スイッチの電圧に対する電流密度のプロットを示す図である。
【図４Ａ】一実施形態による、異なる構造寸法を有する相関電子材料（ＣＥＭ）を使用して形成されたＣＥＳデバイスを示す図である。
【図４Ｂ】一実施形態による、異なる構造寸法を有する相関電子材料（ＣＥＭ）を使用して形成されたＣＥＳデバイスを示す図である。
【図４Ｃ】一実施形態による、異なる構造寸法を有する相関電子材料（ＣＥＭ）を使用して形成されたＣＥＳデバイスを示す図である。
【図４Ｄ】一実施形態による、異なる構造寸法を有する相関電子材料（ＣＥＭ）を使用して形成されたＣＥＳデバイスを示す図である。
【図４Ｅ】一実施形態による、異なる構造寸法を有する相関電子材料（ＣＥＭ）を使用して形成されたＣＥＳデバイスを示す図である。
【図４Ｆ】ドーピングによるＣＥＭの抵抗率の変化を示すプロット図である。
【図５Ａ】一実施形態による、ＣＥＭから形成されたデバイスのドーピング部分への異なるアプローチを示す図である。
【図５Ｂ】一実施形態による、ＣＥＭから形成されたデバイスのドーピング部分への異なるアプローチを示す図である。
【図５Ｃ】一実施形態による、ＣＥＭから形成されたデバイスのドーピング部分への異なるアプローチを示す図である。
【図５Ｄ】一実施形態による、ＣＥＭから形成されたデバイスのドーピング部分への異なるアプローチを示す図である。
【図６Ａ】一実施形態による、明確なスイッチング領域なしで単一のバルク材料内に相関電子材料ＣＥＭを使用して形成されたデバイスを示す図である。
【図６Ｂ】一実施形態による、明確なスイッチング領域なしで単一のバルク材料内に相関電子材料ＣＥＭを使用して形成されたデバイスを示す図である。
【図６Ｃ】一実施形態による、明確なスイッチング領域なしで単一のバルク材料内に相関電子材料ＣＥＭを使用して形成されたデバイスを示す図である。
【図６Ｄ】一実施形態による、明確なスイッチング領域なしで単一のバルク材料内に相関電子材料ＣＥＭを使用して形成されたデバイスを示す図である。
【図６Ｅ】一実施形態による、明確なスイッチング領域なしで単一のバルク材料内に相関電子材料ＣＥＭを使用して形成されたデバイスを示す図である。
【図７Ａ】一実施形態による、３つ以上の端子を有するＣＥＭから形成されたデバイスを示す図である。
【図７Ｂ】一実施形態による、３つ以上の端子を有するＣＥＭから形成されたデバイスを示す図である。
【図７Ｃ】一実施形態による、３つ以上の端子を有するＣＥＭから形成されたデバイスを示す図である。
【図８Ａ】一実施形態による、露光によって影響を受ける可能性がある状態を有するＣＥＭから形成されたデバイスを示す図である。
【図８Ｂ】一実施形態による、露光によって影響を受ける可能性がある状態を有するＣＥＭから形成されたデバイスを示す図である。
【図９Ａ】一実施形態による、動作回路内で変化しない抵抗又はインピーダンス状態を有するＣＥＭから形成されたデバイスを含む構造を示す図である。
【図９Ｂ】一実施形態による、動作回路内で変化しない抵抗又はインピーダンス状態を有するＣＥＭから形成されたデバイスを含む構造を示す図である。
【図１０Ａ】一実施形態によるＣＥＭから形成されたデバイスの構造を示す図である。
【図１０Ｂ】一実施形態によるＣＥＭから形成されたデバイスの構造を示す図である。
【図１０Ｃ】一実施形態によるＣＥＭから形成されたデバイスの構造を示す図である。
【図１０Ｄ】一実施形態によるＣＥＭから形成されたデバイスの構造を示す図である。
【図１１】一実施形態による、半導体上に形成された１つ又は複数のＣＥＭ層を含む構造の図である。
【図１２】図１２Ａ〜図１２Ｃは、特定の実施形態による、論理トランジスタをＣＥＭから形成されたデバイスと統合する構造の図である。
【図１３Ａ】特定の実施形態によるＣＥＭの堆積から形成された構造を示す図である。
【図１３Ｂ】特定の実施形態によるＣＥＭの堆積から形成された構造を示す図である。
【図１３Ｃ】特定の実施形態によるＣＥＭの堆積から形成された構造を示す図である。
【図１３Ｄ】特定の実施形態によるＣＥＭの堆積から形成された構造を示す図である。
【図１３Ｅ】特定の実施形態によるＣＥＭの堆積から形成された構造を示す図である。
【図１３Ｆ】特定の実施形態によるＣＥＭの堆積から形成された構造を示す図である。
【図１３Ｇ】特定の実施形態によるＣＥＭの堆積から形成された構造を示す図である。
【図１４】特定の実施形態による特定のデバイスを形成するためのプロセスのフロー図である。
【図１５】特定の実施形態による特定のデバイスを形成するためのプロセスのフロー図である。
【発明を実施するための形態】
【０００５】
以下の詳細な説明において、本明細書の一部を形成する添付の図面を参照するが、全体を通して、対応する及び／又は類似の構成要素を示すために同様の番号は同様の部分を指すことがある。図に示されている構成要素は、説明を単純かつ／又は明確にするなどのために、必ずしも一定の縮尺で描かれていないことが理解されよう。例えば、幾つかの構成要素の寸法は、他の構成要素に対して誇張されていることがある。さらに、他の実施形態を利用することができることを理解されたい。さらに、特許請求の範囲に記載された主題から逸脱することなく、構造的及び／又は他の変更を行うことができる。また、例えば上（ｕｐ）、下（ｄｏｗｎ）、上部（ｔｏｐ）、底部（ｂｏｔｔｏｍ）などの方向及び／又は参照は、図面の検討を容易にするために使用されることがあり、かつ／又は、特許請求の範囲に記載された主題の適用を制限することを意図していないことに留意されたい。従って、以下の詳細な説明は、特許請求の範囲に記載された主題及び／又は均等物を限定するものと解釈されるべきではない。
【０００６】
本明細書を通して、一実装例（ｏｎｅ  ｉｍｐｌｅｍｅｎｔａｔｉｏｎ）、一実装例（ａｎ  ｉｍｐｌｅｍｅｎｔａｔｉｏｎ）、一実施形態（ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）、実施形態（ａｎ  ｅｍｂｏｄｉｍｅｎｔ）などへの言及は、特定の実装例及び／又は実施形態に関連して説明された特定の特徴、構造、及び／又は特性が、特許請求の範囲に記載された主題の少なくとも１つの実装例及び／又は実施形態に含まれることを意味する。従って、例えば、本明細書全体の様々な場所でのそのような句の出現は、同じ実装例又は説明された任意の１つの特定の実装例を指すことを必ずしも意図するものではない。さらに、説明された特定の特徴、構造、及び／又は特性は、１つ又は複数の実装例において様々な方法で組み合わせることができ、従って、例えば意図された特許請求の範囲内にあることを理解されたい。一般に、当然のことながら、これらの問題やその他の問題は文脈によって異なる。従って、説明及び／又は使用法の特定の文脈は、引き出される推論に関する有用な指針を提供する。
【０００７】
本明細書で使用される場合、用語「結合された（ｃｏｕｐｌｅｄ）」、「接続された（ｃｏｎｎｅｃｔｅｄ）」、及び／又は同様の用語は、総称的に使用される。これらの用語は同義語として意図されていないことを理解されたい。むしろ、「接続された」は一般に、２つ以上の構成要素が例えば、電気的接触を含む直接的で物理的な接触状態にあることを示すために使用される；一方で、「結合された」は一般に、２つ以上の構成要素が潜在的に電気的接触を含む直接的で物理的な接触状態にあることを意味する；しかしながら、「結合された」はまた、一般に、２つ以上の構成要素が必ずしも直接的に接触している必要はなく、働き合う（ｃｏ−ｏｐｅｒａｔｅ）及び／又は相互に作用する（ｉｎｔｅｒａｃｔ）ことができることも意味するように使用される。結合されたとの用語はまた、適切な文脈において、例えば間接的に接続されていることを意味するとも一般的に理解されている。
【０００８】
本明細書で使用される場合、用語「及び」、「又は」、「及び／又は」、及び／又は同様の用語は、このような用語が使用される特定の文脈に少なくとも部分的に依存するとも予想される様々な意味を含む。典型的に、Ａ、Ｂ又はＣなどのリストを関連付けるために使用される場合、「又は」は、ここでは包括的な意味で使用されるＡ、Ｂ、及びＣ、並びにここでは排他的な意味で使用されるＡ、Ｂ又はＣを意味することが意図される。さらに、用語「１つ又は複数」及び／又は同様の用語は、単数形で任意の特性、構造、及び／又は特徴を説明するために使用され、かつ／又は、特性、構造、及び／又は特徴の複数及び／又は幾つかの他の組み合わせを説明するためにも使用される。同様に、用語「基づく（ｂａｓｅｄ  ｏｎ）」及び／又は同様の用語は、必ずしも排他的な１組の因子を伝えることを意図するものではなく、必ずしも明示的に記載されていないさらなる因子の存在を可能にするものとして理解される。当然のことながら、前述のすべてについて、説明及び／又は使用法の特定の文脈は、引き出される推論に関する有用な指針を提供する。以下の説明は単に、１つ又は複数の例示的な例を提供するものであり、特許請求の範囲に記載された主題はこれらの１つ又は複数の例示的な例に限定されないことに留意されたい；しかしながら、やはり、説明及び／又は使用法の特定の文脈は、引き出される推論に関する有用な指針を提供する。
【０００９】
本開示の特定の実施形態は、例えばメモリ及び／又は論理デバイス内などに相関電子スイッチ（ＣＥＳ）を形成するために、相関電子材料（ＣＥＭ）を組み込んでいる。ＣＥＳデバイスはまた、例えば、フィルタ回路、データ変換器、位相同期ループ回路、及び高速トランシーバのような広範囲の他の電子回路タイプにおいて利用されてもよいが、特許請求の範囲に記載された主題の範囲はこれらの点での範囲に限定されない。これに関連して、ＣＥＳは、固体状態構造相変化（例えば、相変化メモリ（ＰＣＭ）デバイスにおける結晶質／非晶質又は抵抗ＲＡＭデバイスにおけるフィラメント形成及び伝導）ではなく、電子相関から生じる実質的に急激な導体／絶縁体転移を示すことができる。一実施形態では、ＣＥＳにおける実質的に急激な導体／絶縁体転移は、例えば、溶融／凝固又はフィラメント形成とは対照的に、量子力学的現象に応答することができる。ＣＥＳにおける導電状態と絶縁状態との間、及び／又は第１のインピーダンス状態と第２のインピーダンス状態との間のそのような量子力学的転移は、幾つかの態様のうちの何れか１つにおいて理解され得る。本明細書で使用される場合、用語「導電状態」、「低インピーダンス状態」、及び／又は「金属状態」は互換可能であり得、及び／又は時には、「導電／低インピーダンス状態」と呼ばれることがある。同様に、用語「絶縁状態」及び「高インピーダンス状態」は、本明細書では互換的に使用されることがあり、及び／又は時には、「絶縁／高インピーダンス状態」と呼ばれることがある。
【００１０】
絶縁／高インピーダンス状態と導電／低インピーダンス状態との間の相関電子スイッチ材料の量子力学的転移は、モット転移（Ｍｏｔｔ  ｔｒａｎｓｉｔｉｏｎ）に関して理解することができる。モット転移では、モット転移条件が発生すると、材料は絶縁／高インピーダンス状態から導電／低インピーダンス状態に切り替わることがある。モット基準は、（ｎＣ）１／３ａ≒０．２６で定義され、ここで、ｎＣは電子の濃度であり、「ａ」はボーア半径である。モット基準が満たされるように臨界キャリア濃度が達成されると、モット転移が起こり、ＣＥＳの状態は、高抵抗／高キャパシタンス状態（すなわち、絶縁／高インピーダンス状態）から低抵抗／低キャパシタンス状態（すなわち、導電／低インピーダンス状態）に変化する。
【００１１】
モット転移は、電子の局在化によって制御することができる。キャリアが局在化すると、電子間の強いクーロン相互作用がＣＥＭのバンドを分割して絶縁体を作り出す。電子がもはや局在化しなくなると、弱いクーロン相互作用が支配的となり、バンド分裂が解消されて金属（導電）バンドが生じる。これは時折、「混雑したエレベータ（ｃｒｏｗｄｅｄ  ｅｌｅｖａｔｏｒ）」現象として説明される。エレベータ内に少数の人しかいない場合、人は容易に動き回ることができるが、これは、導電／低インピーダンス状態に類似している。一方で、エレベータ内が特定の人口密度に達すると、人はもはや動くことができなくなり、これは、絶縁／高インピーダンス状態に類似している。しかしながら、例示目的で提供されたこの古典的な説明は、量子現象の全ての古典的な説明と同様に、不完全な類推に過ぎず、特許請求の範囲に記載された主題はこの点に関して限定されないことを理解されたい。
【００１２】
さらに、一実施形態では、絶縁／高インピーダンス状態から導電／低インピーダンス状態への切り替えは、抵抗の変化に加えて容量の変化を引き起こし得る。例えば、ＣＥＳは、可変容量の特性と共に可変抵抗の特性を含むことができる。すなわち、ＣＥＳデバイスのインピーダンス特性は、抵抗成分と容量成分の両方を含み得る。例えば、金属状態では、ＣＥＭは実質的にゼロの電場、従って実質的にゼロの容量を有し得る。同様に、（自由電子の密度が低いために電子の遮蔽（ｓｃｒｅｅｎｉｎｇ）が非常に不完全である可能性がある）絶縁／高インピーダンス状態では、外部電場はＣＥＭを貫通することができ、従ってＣＥＭは、ＣＥＭの誘電関数の物理的変化による容量を有する。従って、例えば、一態様では、ＣＥＳにおける絶縁／高インピーダンス状態から導電／低インピーダンス状態への転移は、結果として抵抗及び容量の両方の変化をもたらし得る。
【００１３】
一実施形態では、ＣＥＳデバイスは、ＣＥＳデバイスのＣＥＭの体積の大部分におけるモット転移に応答してインピーダンス状態を切り替えることができる。一実施形態では、ＣＥＳデバイスは「バルクスイッチ」を含むことができる。本明細書で使用される場合、用語「バルクスイッチ」は、例えばモット転移に応答してインピーダンス状態を切り替えるＣＥＳデバイスのＣＥＭの少なくとも大部分の体積を指す。例えば、一実施形態では、ＣＥＳデバイスのＣＥＭの実質的に全てが、モット転移に応答して、絶縁／高インピーダンス状態から導電／低インピーダンス状態へ、又は導電／低インピーダンス状態から絶縁／高インピーダンス状態へ切り替わることができる。一実施形態では、ＣＥＭは、１種以上の遷移金属酸化物、１種以上の希土類酸化物、周期表の１種以上のｆ−ブロック元素の１種以上の酸化物、１種以上の希土類遷移金属酸化物ペロブスカイト、イットリウム、及び／又はイッテルビウムを含み得るが、特許請求の範囲に記載された主題は、この点における範囲に限定されない。一実施形態では、ＣＥＳデバイスなどのデバイスは、アルミニウム、カドミウム、クロム、コバルト、銅、金、鉄、マンガン、水銀、モリブデン、ニッケル、パラジウム、レニウム、ルテニウム、銀、スズ、チタン、バナジウム、及び亜鉛（酸素又は他の種類の配位子などのカチオンに結合していてもよい）、又はそれらの組み合わせを含む群から選択される１つ又は複数の材料を含むＣＥＭを含むことができるが、特許請求の範囲に記載された主題は、この点における範囲に限定されない。
【００１４】
図１ａは、導電端子１０１及び１０３などの導電端子間に挟まれた材料１０２などのＣＥＭを含むＣＥＳデバイスの例示的な実施形態１００を示す。一実施形態では、ＣＥＳデバイス１００などのＣＥＳデバイスは、可変インピーダデバイスを含むことができる。本明細書で使用される場合、用語「相関電子スイッチ」及び「可変インピーダ」は、交換可能であり得る。少なくとも部分的に、導電端子１０１と１０３との間などの端子間に臨界電圧及び臨界電流を印加することによって、材料１０２などのＣＥＭは、前述の導電／低インピーダンス状態と絶縁／高インピーダンス状態との間で転移することができる。上述のように、ＣＥＳデバイス１００などの可変インピーダデバイス内の材料１０２などのＣＥＭは、以下でより詳細に説明されるように、印加臨界電圧及び印加臨界電流の結果としての相関電子スイッチ材料の量子力学的転移により、第１のインピーダンス状態と第２のインピーダンス状態との間で転移することができる。また、上述のように、可変インピーダデバイス１００などの可変インピーダデバイスは、可変抵抗と可変容量の両方の特性を示すことができる。
【００１５】
特定の実施形態では、ＣＥＳデバイス１００などの可変インピーダデバイスは、相関電子スイッチ材料の量子力学的転移による絶縁／高インピーダンス状態と導電／低インピーダンス状態との間のＣＥＭの少なくとも大部分の転移に少なくとも部分的に基づいて、複数の検出可能なインピーダンス状態の間又はそれらの中で転移することができるＣＥＭを含むことができる。例えば、一実施形態では、ＣＥＳデバイスの実質的に全てのＣＥＭが、モット転移に応答して、絶縁／高インピーダンス状態から導電／低インピーダンス状態へ、又は導電／低インピーダンス状態から絶縁／高インピーダンス状態へ切り替えることができるという点で、ＣＥＳデバイスはバルクスイッチを含み得る。これに関連して、「インピーダンス状態」は、ほんの数例を挙げると、値、記号、パラメータ、及び／又は条件を示す可変インピーダデバイスの検出可能状態を意味する。１つの特定の実施形態では、後述するように、ＣＥＳデバイスのインピーダンス状態は、読み取り及び／又は検出動作においてＣＥＳデバイスの端子上で検出された信号に少なくとも部分的に基づいて検出され得る。別の特定の実施形態では、後述するように、ＣＥＳデバイスを特定のインピーダンス状態に配置して、特定の値、記号、及び／又はパラメータを表すか記憶し、かつ／又は、例えば、「書き込み」及び／又は「プログラム」動作においてＣＥＳデバイスの端子間に１つ又は複数の信号の印加することによってＣＥＳデバイスの特定の容量値を達成することができる。当然のことながら、特許請求の範囲に記載された主題の範囲は、本明細書に記載された特定の例示的実施形態に限定されない。
【００１６】
図１ｂは、例えば電気回路概略図においてＣＥＳ／可変インピーダデバイスを示すために利用され得る例示的な記号１１０を示す。例示的な記号１１０は、ＣＥＳデバイス１００などのＣＥＳ／可変インピーダデバイスの可変抵抗及び可変容量特性を観察者に思い出させることを意図している。例示的な記号１１０は、実際の回路図を表すことを意図しておらず、単に電気回路図の記号としての意味である。当然のことながら、特許請求の範囲に記載された主題の範囲は、これらの点に限定されない。
【００１７】
図２は、ＣＥＳデバイス１００などの例示的なＣＥＳ／可変インピーダデバイスの等価回路の概略図を示す。上述のように、ＣＥＳ／可変インピーダデバイスは、可変抵抗と可変容量の両方の特性を含むことができる。すなわち、ＣＥＳデバイス１００などのＣＥＳ／可変インピーダデバイスのインピーダンス特性は、少なくとも部分的には、デバイスの抵抗及び容量特性に依存することがある。例えば、可変インピーダデバイスの等価回路は、一実施形態では、可変キャパシタ２２０などの可変キャパシタと並列の可変レジスタ２１０などの可変レジスタを備えることができる。可変レジスタ２１０及び可変キャパシタ２２０を別々の要素を構成するとして図２に示しているが、当然のことながら、ＣＥＳ１００などの可変インピーダデバイスは、ＣＥＭ１０２などの実質的に均質なＣＥＭを含むことができ、ここで、ＣＥＭは、可変容量及び可変抵抗の特性を含む。
【００１８】
以下の表１は、ＣＥＳデバイス１００などの例示的な可変インピーダデバイスに対する例示的な真理値表を示す。
【００１９】
【表１】
2019532508.tif 000003
【００２０】
一実施形態では、表１の例示的な真理値表は、ＣＥＳデバイス１００などの可変インピーダデバイスの抵抗が、少なくとも部分的にＣＥＭの両端に印加される電圧の関数である低抵抗状態と高抵抗状態との間で転移し得ることを示す。一実施形態では、低抵抗状態の抵抗は、高抵抗状態の抵抗よりも１０〜１００，０００倍低いことがあるが、特許請求の範囲に記載された主題の範囲はこの点において限定されない。同様に、表１の例示的な真理値表は、ＣＥＳデバイス１００などの可変インピーダデバイスの容量が、少なくとも部分的にＣＥＭの両端に印加される電圧の関数である、例示的な実施形態ではほぼゼロ、又はごく僅かな容量を含むことがある低容量状態と、高容量状態との間で転移し得ることを示す。また、表１に見られるように、高抵抗／高容量状態から低抵抗／低容量状態への可変インピーダデバイスの転移は、高インピーダンス状態から低インピーダンス状態への転移として表すことができる。同様に、低抵抗／低容量状態から高抵抗／高容量状態への転移は、低インピーダンス状態から高インピーダンス状態への転移として表すことができる。
【００２１】
ＣＥＳ１００などの可変インピーダは純粋にレジスタではなく、むしろ可変容量と可変抵抗の両方の特性を有するデバイスを含むことに留意されたい。一実施形態では、抵抗値及び／又は容量値、従ってインピーダンス値は、少なくとも部分的に印加電圧に依存する。
【００２２】
図３は、一実施形態による、例示的なＣＥＳデバイス１００などのＣＥＳデバイスについての、導電端子１０１及び１０３などの導電端子間の電圧に対する電流密度のプロットを示す。（例えば、書き込み動作において）可変インピーダデバイス１００などの可変インピーダデバイスの端子に印加される電圧に少なくとも部分的に基づいて、ＣＥＭ１０２などのＣＥＭを導電／低インピーダンス状態又は絶縁／高インピーダンス状態に配置することができる。例えば、電圧Ｖｒｅｓｅｔ及び電流密度Ｊｒｅｓｅｔの印加により、ＣＥＳデバイスを絶縁／高インピーダンス状態に配置することができ、電圧Ｖｓｅｔ及び電流密度Ｊｓｅｔの印加により、ＣＥＳデバイスを導電／低インピーダンス状態に配置することができる。すなわち、一実施形態において、「セット」条件は、ＣＥＳデバイス１００などの可変インピーダデバイスを導電／低インピーダンス状態に配置することができ、「リセット」条件は、ＣＥＳデバイス１００などの可変インピーダデバイスを絶縁／高インピーダンス状態に配置することができる。低インピーダンス状態又は高インピーダンス状態へのＣＥＳデバイスの配置に続いて、少なくとも部分的に、（例えば、読み取り動作において）電圧Ｖｒｅａｄを印加することにより、また、ＣＥＳデバイス１００などの可変インピーダデバイスの導電端子１０１及び１０３などの端子における電流又は電流密度を検出することにより、ＣＥＳデバイスの特定の状態を検出することができる。
【００２３】
一実施形態では、ＣＥＳデバイスのＣＥＭは、例えば、ペロブスカイト（ｐｅｒｏｓｋｏｖｉｔｅ）、モット絶縁体、電荷交換絶縁体、及び／又はアンダーソン無秩序絶縁体などの任意のＴＭＯを含むことができる。特定の実施形態では、ＣＥＳデバイスは、ほんの数例を挙げると、酸化ニッケル、酸化コバルト、酸化鉄、酸化イットリウム、クロム（Ｃｒ）ドープチタン酸ストロンチウム、チタン酸ランタンなどのペロブスカイト、及びマンガン酸プラセオジム（ｐｒａｅｓｙｄｉｕｍ）カルシウム及びマンガン酸プラセオジムランタンを含むマンガナイト族などのＣＥＭから形成することができる。一実施形態では、不完全なｄ及びｆ軌道殻を有する元素を組み込んだ酸化物が、ＣＥＳデバイスで使用するためのＣＥＭとして機能するのに十分なインピーダンススイッチング特性を示すことがある。一実施形態において、ＣＥＳは電鋳（ｅｌｅｃｔｒｏｆｏｒｍｉｎｇ）なしで調製することができる。他の実施形態は、特許請求の範囲に記載された主題から逸脱することなく、他の遷移金属化合物を使用することができる。例えば、｛Ｍ（ｃｈｘｎ）２Ｂｒ｝Ｂｒ２（ここで、Ｍは白金（Ｐｔ）、パラジウム（Ｐｄ）、又はニッケル（Ｎｉ）を含むことができ、ｃｈｘｎは１Ｒ，２Ｒ−シクロヘキサンジアミンを含む）、及び他のそのような金属錯体を、特許請求の範囲に記載された主題から逸脱することなく使用してもよい。
【００２４】
一態様では、図１のＣＥＳデバイスは、ＴＭＯ金属酸化物可変インピーダンス材料を含むＣＥＭを含むことができるが、これらは例示的なものにすぎず、特許請求の範囲に記載された主題の範囲を限定することを意図するものではないことを理解されたい。特定の実装例は、他の可変インピーダンス材料も使用することができる。１つの特定のＴＭＯとして、酸化ニッケル、ＮｉＯが開示されている。本明細書で論じられるＮｉＯ材料は、一実施形態では、界面を不動態化して調整可能な電圧及びインピーダンスを可能にすることによって可変インピーダンス特性を安定化することができる外因性配位子でドープすることができる。特定の実施形態において、本明細書に開示されているＮｉＯ可変インピーダンス材料は、ＮｉＯ（Ｃｘ）で示すことができる炭素含有配位子を含んでもよい。ここで、当業者は、一実施形態において、単に原子価をバランスさせることによって、任意の特定の炭素含有配位子、及び炭素含有配位子とＮｉＯとの任意の特定の組み合わせに対してｘの値を決定することができる。別の特定の例示的な実施形態では、外因性配位子でドープしたＮｉＯをＮｉＯ（Ｌｘ）として表すことができ、ここで、Ｌｘは配位子元素又は化合物であり、ｘは１単位のＮｉＯに対する配位子の単位数を示す。当業者は、一実施形態において、単に原子価をバランスさせることによって、任意の特定の配位子、及び配位子とＮｉＯ又は任意の他の遷移金属との任意の特定の組み合わせに対してｘの値を決定することができる。
【００２５】
一実施形態では、ＣＥＳデバイスは、最初は導電／低インピーダンス状態で製造することができる。また、一実施形態では、さらなるプログラミングが実行されるまでＣＥＳデバイスがそれぞれのインピーダンス状態を維持し得るという点で、ＣＥＳデバイスは不揮発性であってもよい。例えば、一実施形態によれば、（例えばバンド分割電位を超える）十分なバイアスが印加され、前述のモット条件が満たされる（注入された電子正孔＝スイッチング領域内の電子）場合、ＣＥＳデバイスはモット転移を介して、導電／低インピーダンス状態から絶縁状態へ急速に切り替わることができる。これは、図３におけるプロットの点３０８で起こり得る。この時点で、電子はもはや遮蔽されず局在化し始める。この相関はバンドを分割して絶縁体を形成する。ＣＥＳデバイスのＣＥＭが依然として絶縁／高インピーダンス状態にある間、正孔の輸送によって電流が発生する可能性がある。十分なバイアスがＣＥＳデバイスの端子間に印加されると、電子は金属−絶縁体−金属（ＭＩＭ）デバイスの電位障壁を越えてＭＩＭダイオードに注入され得る。セット条件を達成するために十分な電子が注入されて十分な電位が端子間に印加される場合、電子の増加により電子が遮蔽され、電子の局在化が解消される可能性があり、そのことはバンド分割電位を崩壊させて金属を形成することがあり、それによってＣＥＳデバイスを導電／低インピーダンス状態に配置する。
【００２６】
一実施形態によれば、ＣＥＳデバイスのＣＥＭ内の電流は、セット条件を達成してＣＥＳデバイスを導電／低インピーダンス状態に配置するために書き込み動作中に制限された外部電流に少なくとも部分的に基づいて決定された外部から適用される「コンプライアンス」条件によって制御されることがある。この外部から印加されるコンプライアンス電流もまた、その後のリセット条件の電流密度要件を設定する。図３の特定の実装例に示すように、ＣＥＳデバイスを導電／低インピーダンス状態に配置するために点３１６で書き込み動作中に印加される電流密度Ｊｃｏｍｐは、後続の書き込み動作においてＣＥＳを絶縁／高インピーダンス状態に配置するためのコンプライアンス条件を決定することができる。図示されるように、ＣＥＳデバイスのＣＥＭは、その後、点３０８において電圧Ｖｒｅｓｅｔで電流密度Ｊｒｅｓｅｔ≧Ｊｃｏｍｐを印加することによって絶縁／高インピーダンス状態に配置されることができ、ここで、一実施形態において、Ｊｃｏｍｐは外部から印加されてもよい。
【００２７】
従って、外部から印加されるコンプライアンス電流などのコンプライアンス電流は、モット転移のために正孔によって「捕捉」されるべきＣＥＳデバイスのＣＥＭ内の電子の数を設定することができる。換言すれば、ＣＥＳデバイスを導電／低インピーダンス状態に配置するために書き込み動作において印加される電流は、後にＣＥＳデバイスを絶縁／高インピーダンス状態に転移させるためのＣＥＳデバイスのＣＥＭに注入される正孔の数を決定し得る。以下により完全に議論するように、コンプライアンス電流は動的に印加されてもよい。
【００２８】
上記で指摘したように、点３０８でのモット転移に応答して、絶縁／高インピーダンス状態への転移が起こり得る。上記で指摘したように、そのようなモット転移は、電子の濃度ｎが電子正孔の濃度ｐに等しいというＣＥＳデバイスのＣＥＭ内の条件で起こり得る。この条件は、以下の式（１）（数１）によって表されるように、以下のモット基準が満たされるときに発生する。ここで、λＴＦはトーマスフェルミ遮蔽長であり、Ｃはモット転移に対する約０．２６に等しい定数である。
【００２９】
【数１】
2019532508.tif 000004
【００３０】
一実施形態によれば、図３に示すプロットの領域３０４内の電流又は電流密度は、ＣＥＳデバイス１００などの可変インピーダデバイスの端子１０１及び１０３などの端子間に印加される電圧信号からの正孔の注入に応答して存在し得る。ここで、ＣＥＳデバイス１００などの可変インピーダデバイスの端子１０１及び１０３などの端子間に臨界電圧ＶＭＩが印加される場合、正孔の注入は、電流ＩＭＩにおける導電体から絶縁体への転移に対するモット転移基準を満たす。これは、以下の式（２）（数２）に従ってモデル化され得る。ここで、Ｑ（ＶＭＩ）は注入された電荷（正孔又は電子）であり、印加電圧の関数である。本明細書で使用される場合、表記「ＭＩ」は金属から絶縁体への転移を意味し、表記「ＩＭ」は絶縁体から金属への転移を意味する。すなわち、「ＶＭＩ」はＣＥＭを導電／低インピーダンス状態から絶縁／高インピーダンス状態に転移させるための臨界電圧を指し、「ＩＭＩ」はＣＥＭを導電／低インピーダンス状態から絶縁／高インピーダンス状態に転移させるための臨界電流を指す。同様に、「ＶＩＭ」はＣＥＭを絶縁／高インピーダンス状態から導電／低インピーダンス状態に転移させるための臨界電圧を指し、「ＩＩＭ」はＣＥＭを絶縁／高インピーダンス状態から導電／低インピーダンス状態に転移させるための臨界電流を指す。
【００３１】
【数２】
2019532508.tif 000005
【００３２】
モット転移を可能にするための正孔の注入は、バンド間で、そして臨界電圧ＶＭＩ及び臨界電流ＩＭＩに応答して起こり得る。式（１）に従って式（２）においてＩＭＩによって注入される正孔によるモット転移をもたらすために必要な電荷濃度と電子濃度ｎを等しくすることによって、そのような臨界電圧ＶＭＩのトーマスフェルミ遮蔽長λＴＦへの依存性を以下の式（３）（数３）に従ってモデル化することができる。ここで、ＡＣＥＭは、ＣＥＳデバイス１００などの可変インピーダデバイスのＣＥＭ１０２などのＣＥＭの断面積であり、例示的プロット３００の点３０８に示されるＪｒｅｓｅｔ（ＶＭＩ）は、ＣＥＳデバイスのＣＥＭを絶縁／高インピーダンス状態に配置するために臨界電圧ＶＭＩでＣＥＭに印加される、ＣＥＭ１０２などのＣＥＭを通る電流密度である。一実施形態では、ＣＥＭは、少なくとも部分的には不均化（ｄｉｓｐｒｏｐｏｒｔｉｏｎａｔｉｏｎ）反応によって、導電／低インピーダンス状態と絶縁／高インピーダンス状態との間で切り替えられ得る。
【００３３】
【数３】
2019532508.tif 000006
【００３４】
一実施形態によれば、ＣＥＳデバイス１００などの可変インピーダデバイスのＣＥＭ１０２などのＣＥＭは、モット転移基準を満たすのに十分な数の電子の注入によって、（例えば、絶縁／高インピーダンス状態から転移することによって）導電／低インピーダンス状態に配置され得る。
【００３５】
ＣＥＳデバイスのＣＥＭを導電／低インピーダンス状態に転移させる際に、十分な電子が注入されて可変インピーダデバイスの端子間の電位が臨界スイッチング電位（例えばＶｓｅｔ）を超えると、注入された電子は二重占有電子（ｄｏｕｂｌｅ−ｏｃｃｕｐｉｅｄ  ｅｌｅｃｔｒｏｎ）を遮蔽して非局在化し始め、不均衡（ｄｉｓｐｒｏｐｏｒｔｉｏｎ）反応を逆転させてバンドギャップを閉じる。導電／低インピーダンス状態への転移を可能にする臨界電圧ＶＭＩでの金属−絶縁体モット転移においてＣＥＳデバイスのＣＥＭを導電／低インピーダンス状態に転移させるための、図３の点３１４に示す電流密度Ｊｓｅｔ（ＶＭＩ）は、以下の式（４）（数４）に従って表すことができる。ここで、ａＢはボーア半径である。
【００３６】
【数４】
2019532508.tif 000007
【００３７】
一実施形態によれば、読み取り動作においてＣＥＳデバイスのメモリ状態を検出するための「読み取りウィンドウ」３０２は、読み取り電圧Ｖｒｅａｄにおいて、ＣＥＳデバイスのＣＥＭが絶縁／高インピーダンス状態にある間の図３のプロットの部分３０６と、ＣＥＳデバイスのＣＥＭが導電／低インピーダンス状態にある間の図３のプロットの部分３０４との差として設定されてもよい。特定の実装例では、読み取りウィンドウ３０２を使用して、ＣＥＳデバイス１００などの可変インピーダデバイスの相関電子スイッチ材料１０２などのＣＥＭのトーマスフェルミ遮蔽長λＴＦを決定することができる。例えば、電圧Ｖｒｅｓｅｔにおいて、電流密度Ｊｒｅｓｅｔ及びＪｓｅｔは、以下の式（５）（数５）に従って関連付けることができる。ここで、Ｊｏｆｆは、Ｖｒｅｓｅｔでの絶縁／高インピーダンス状態におけるＣＥＭの電流密度を示す。例えば、図３の点３０９参照。
【００３８】
【数５】
2019532508.tif 000008
【００３９】
別の実施形態では、書き込み動作においてＣＥＳデバイスのＣＥＭを絶縁／高インピーダンス又は導電／低インピーダンス状態に配置するための「書き込みウィンドウ」３１０を、ＶｒｅｓｅｔとＶｓｅｔとの間の差分として設定することができる。｜Ｖｓｅｔ｜＞｜Ｖｒｅｓｅｔ｜を確立することにより、導電／低インピーダンス状態と絶縁／高インピーダンス状態との間の切り替えが可能になり得る。Ｖｒｅｓｅｔは、相関によって生じるおおよそバンド分割電位を含むことができ、Ｖｓｅｔは、約２倍のバンド分割電位を含むことができ、それによって読み取りウィンドウはおおよそバンド分割電位を含むことができる。特定の実装例では、書き込みウィンドウ３１０のサイズは、少なくとも部分的には、ＣＥＳデバイスのＣＥＭの材料及びドーピングによって決定され得る。
【００４０】
一実施形態では、ＣＥＳデバイス１００などの可変インピーダデバイスのインピーダンス状態として表される値を読み取るためのプロセスは、ＣＥＳデバイスのＣＥＭに印加されている電圧を含むことができる。ＣＥＳデバイスのＣＥＭ内の電流及び／又は電流密度のうちの少なくとも１つが測定され得、ＣＥＳデバイスのＣＥＭのインピーダンス状態を、一実施形態では、少なくとも部分的に測定された電流及び／又は電流密度に基づいて決定することができる。
【００４１】
さらに、一実施形態では、インピーダンス状態のインピーダンスは、ＣＥＳデバイスのＣＥＭの容量と抵抗の組み合わせに少なくとも部分的に依存し得る。一実施形態では、決定されたインピーダンス状態は、複数のインピーダンス状態のうちの１つを含むことができる。例えば、第１のインピーダンス状態は、より低い抵抗及びより低い容量を含むことができ、第２のインピーダンス状態は、より高い抵抗及びより高い容量を含むことができる。また、一実施形態では、複数のインピーダンス状態のインピーダンスの比は、ＣＥＳデバイスのＣＥＭの物理的特性に比例し得る。一実施形態では、ＣＥＳデバイスのＣＥＭの物理的特性は、トーマスフェルミ遮蔽長及びボーア半径のうちの少なくとも１つを含むことができる。さらに、一実施形態では、複数のインピーダンス状態のうちの個々のインピーダンス状態をデータ値と関連付けることができる。加えて、一実施形態では、所定の電圧における第１のインピーダンス状態と第２のインピーダンス状態との間の電流の差が、読み取りウィンドウの表示を提供する。しかしながら、特許請求の範囲に記載された主題の範囲は、これらの点で限定されない。
【００４２】
一実施形態では、ＣＥＳが第１のインピーダンス状態に入るように、複数の電子をＣＥＳデバイスのＣＥＭに供給することができる。ＣＥＳが第２のインピーダンス状態に入るように、複数の正孔をＣＥＭに供給することができる。また、一実施形態では、複数の電子はＣＥＳの両端の電圧をセット電圧閾値よりも大きくすることができ、複数の正孔はＣＥＳの両端の電圧をリセット電圧閾値以上にすることができる。さらに、一実施形態では、ＣＥＭの両端の電圧は、ＣＥＭ内の電流密度をセット電流密度及び／又はセット電流以上にすることができ、ＣＥＭの両端の電圧は、ＣＥＭ内の電流密度をリセット電流密度及び／又はリセット電流以上にすることができる。
【００４３】
また、一実施形態では、ＣＥＭの両端間のセット電圧及びＣＥＳデバイスのＣＥＭを通るセット電流密度を超えることがある。加えて、ＣＥＭの両端間のリセット電圧及びＣＥＳデバイスのＣＥＭを通るリセット電流密度を超えることがある。さらに、一実施形態では、複数のインピーダンス状態のうちの個々のインピーダンス状態をデータ値と関連付けることができる。
【００４４】
一実施形態では、リセット電圧、セット電圧、及びセット電圧とリセット電圧との間の差のうちの少なくとも１つは、ＣＥＳデバイスのＣＥＭの物理的特性に比例する。ＣＥＭの物理的特性は、例えば、局在化による強い電子電位、及び／又は電子の相関のうちの少なくとも１つを含み得る。また、一実施形態では、セット電圧とリセット電圧との差が、書き込み／プログラムウィンドウのうちの少なくとも１つのサイズの表示を提供することができる。
【００４５】
上述のように、可変インピーダデバイス１００などの可変インピーダデバイスとも呼ばれるＣＥＳデバイスは、広範囲の電子デバイスタイプで実装することができる。例えば、可変インピーダデバイス１００などの可変インピーダデバイスは、論理回路、メモリ回路、フィルタ回路などで利用することができる。一般的に言えば、可変インピーダデバイス１００などの可変インピーダデバイスは、可変インピーダデバイスの可変抵抗及び／又は可変容量特性から恩恵を受ける可能性がある、現在存在している又は将来存在し得るあらゆる回路又はデバイスで利用することができる。
【００４６】
例えば、一実施形態では、可変インピーダデバイス１００などのＣＥＳデバイスは、例えばメモリセル内に実装することができる。１つ又は複数の実施形態では、ＣＥＳメモリは、以下のものを含むことができる：ＣＥＳを含む可変インピーダメモリセル；メモリデバイスに供給される信号に応じて可変インピーダメモリセルを第１のインピーダンス状態又は第２のインピーダンス状態に配置するための書き込み回路；及び、メモリセルのインピーダンス状態を検知し、検知されたメモリセルの状態に対応する電気信号を提供するための読み取り回路。一態様では、第２のメモリセル状態におけるＣＥＳのインピーダンスは、第１のメモリセル状態におけるインピーダンスよりも著しく大きい可能性がある。
【００４７】
本明細書で論じられる例示的な集積回路などの集積回路は、基板上に構築することができる複数の材料層を含むことができる。材料層は、回路デバイスと相互接続することができる「金属」層及び／又は「金属化（ｍｅｔａｌｌｉｚａｔｉｏｎ）」層と呼ばれることがある１つ又は複数の導電層を含むことができる。本明細書で使用される場合、用語「金属層」及び／又は「金属化層」は、導電性材料から形成され得る、そうでなければ「ライン」とも呼ばれる導電性電極を指す。金属層又は金属化層のための例示的な材料は、ほんの数例を挙げると、例えば、アルミニウム及び／又は銅を含み得る。金属化層間に形成されるビアも、例えば、ポリシリコン、タングステン、銅、及び／又はアルミニウムなどの導電性材料で形成することができる。当然のことながら、特許請求の範囲に記載された主題は、これらの特定の例に限定されない。
【００４８】
また、本明細書で使用される場合、用語「基板」は、シリコンオンインシュレータ（ＳＯＩ）又はシリコンオンサファイア（ＳＯＳ）技術、ドープ及び／又はアンドープ半導体、ベース半導体基礎によって支持されたシリコンのエピタキシャル層、従来の金属酸化物半導体（ＣＭＯＳ）、例えば金属バックエンドを有するＣＭＯＳフロントエンド、及び／又は、例えばＣＥＳデバイスを含む他の半導体構造及び／又は技術を含むことができる。例えば、プログラマブルファブリック及び／又はメモリアレイを動作させることに関連する、ドライバ及び／又はデコード回路などの様々な回路を基板内及び／又は基板上に形成することができる。さらに、以下の説明において「基板」に言及するとき、前のプロセスステップは、ベース半導体構造又は基礎に領域及び／又は接合部を形成するために利用されていてもよい。
【００４９】
さらに、一実施形態では、ＣＥＳデバイスは、集積回路に対するミドルオブライン（ＭＯＬ）プロセス及び／又はバックエンドオブライン（ＢＥＯＬ）プロセスで実装することができる。例えば、ＣＥＳデバイスは集積回路デバイスに形成されたトランジスタのソース及び／又はドレイン領域上に直接形成することができ、またＣＥＳデバイスは金属層の導電線に直接結合することもできるので、ＣＥＳデバイスは、例えば、ソース及び／又はドレイン領域と金属層の導電線との間の一種のコネクタとして機能することができる。従って、以下の例に見られるように、ＣＥＳデバイスは、集積回路デバイスの幾つかの層のうちの何れかに実装することができ、広範囲の構成のうちの何れかで実装することもできる。
【００５０】
一実施形態によれば、構造又はデバイスの「層」は、任意の特定のプロセスを使用して任意の材料を使用して形成することができる。一例では、材料（例えばＣＥＭ、半導体材料又は金属）の層は、例えば化学蒸着又はスパッタ堆積などの幾つかのプロセスのうちの何れか１つを使用してウェハの上方に形成することができる。さらに、マスキング及びエッチングなどの技術を使用して、構造又はデバイスに局所的な変動を作り出すことができる（例えば、１つ又は複数の予備成形層を通るビアの形成）。一実施形態によれば、表面又は基板上にＣＥＭを堆積させることでＣＥＭ層を形成して、ＣＥＭデバイス（例えば、ＣＥＳ又はＣｅＲＡＭデバイス）を形成することができる。ゲート、トランジスタなどの追加の構造は、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを形成するための追加のプロセスを使用して、ＣＥＭデバイスと共に形成することができる。
【００５１】
図４Ａ〜図４Ｅは、一実施形態による、異なる構造寸法を有する相関電子材料（ＣＥＭ）を使用して形成されたデバイスを示す図である。上記で指摘したように、デバイスは、１つ又は複数のＣＥＭ層と導電端子とから形成することができる。図４Ａでは、例えば、（例えば、ＴＭＯ又は限定することなく上で論じられた他のＣＥＭを含む）１つ又は複数のＣＥＭ層は、端子４０２間に形成され、ここで、層４２２がｐ型ドーパントを有するＣＥＭを含み、層４１２が真性（ｉｎｔｒｉｎｓｉｃ）ＣＥＭ（例えばノンドープ）部分を含む。上記で指摘したように、図４Ａのデバイスは、可変レジスタ又はインピーダデバイスとして構成され得る。
【００５２】
一実施形態によれば、図４ＡのＣＥＭデバイスは、このＣＥＭデバイスが（例えば、図３を参照して上述したように）低インピーダンス又は導電状態と高インピーダンス及び絶縁状態との間で切り替え可能であり得るという点で、回路内でＣＥＳとして作用するように形成され得る。ここで、層４１２は、（例えばセット又はリセット条件に応答して）モット転移又はモット様転移が起こり得る「スイッチング領域」を含むことができる。層４１２によって形成されたスイッチング領域の局部インピーダンスは、動作回路内で高インピーダンスと低インピーダンスとの間で切り替わることができるが、一方で層４２２は、動作回路内で同じ導電状態に留まり、デバイス内に「導電領域」をもたらすことができる。しかしながら、導電領域を形成する層４２２を分離するスイッチング領域を形成する層４１２を有する図４Ａのデバイスの特定の構造は、単にＣＥＳを形成するための例示的な構造に過ぎず、特許請求の範囲に記載された主題から逸脱することなく他の異なる構造を使用できることを理解されたい。例えば、以下の図６Ａ〜図６Ｅに示す実施形態は、異なってドープされたＣＥＭ層によって形成された導電領域を分離する１つ又は複数のＣＥＭ層によって形成された明確なスイッチング領域を有さないＣＥＳを形成するために使用され得る構造の例である。
【００５３】
実施形態によれば、デバイス４Ａの抵抗又はインピーダンスＲは、以下の式（６）（数６）に従って、デバイスの寸法及び端子４０２間に形成されたＣＥＭ層の抵抗に少なくとも部分的に基づいて決定され得る。ここで、
ρは端子４０２間に層を形成するために使用されたＣＥＭの抵抗率であり；
Ａはデバイスの断面積であり；そして、
ｌ（エル）はデバイスの長さである。
【００５４】
【数６】
2019532508.tif 000009
【００５５】
デバイス内のＣＥＭ層の抵抗率ρは、少なくとも部分的には、使用される特定のＣＥＭ（例えば、ＴＭＯの種類）及び適用される任意のドーパントに基づいて決定され得る。図４Ｆは、デバイス内のＣＥＭに適用された特定の異なるドーパントについての異なる結果を示す。特定の実施形態では、図４Ａのデバイスの抵抗又はインピーダンスは、（式（６）によって示された）デバイスの寸法及びｐ型ドープ部分４２２に対する真性部分４１２の厚さを変えることによって変更することができる。例えば、図４Ｃのデバイスは、より長いｐ型ドープ層４２６を有する（ｐ型ドープ部分４２６に対してｌ（エル）の値を増加させる）ことによって、図４Ａのデバイスよりも長く、より大きなインピーダンス又は抵抗を付与することが示されている。図４Ｂのデバイスは、より長い真性部分４１４を有する（真性ノンドープ部分４１４に対してｌ（エル）の値を増加させる）ことによって、図４Ａのデバイスよりも長く、同様に、より大きなインピーダンス又は抵抗を付与する。図４Ｄのデバイスは、（例えばＡの値を増大させることによって）図４Ａのデバイスよりも幅が広く、より小さい抵抗を付与することが示されている。反対に、図４Ｅのデバイスは、（例えばＡの値を減少させることによって）図４Ｂのデバイスよりも幅が狭く、より大きな抵抗を付与することが示されている。
【００５６】
図５Ａ〜図５Ｄの特定の実施形態では、ＣＥＭデバイスの抵抗又はインピーダンスは、デバイスの端子５０２間の個々の層におけるドーピングに影響を与えることによってさらに影響を受ける可能性がある。図５Ａのデバイスは、ｐ型ドープ層５０６と、真性ノンドープＣＥＭから形成された層５０４とを含む。上記で指摘したように、図５Ａのデバイスは、スイッチング領域として層５０４を形成し、導電領域として層５０６を形成することによって、ＣＥＳとして形成することができる。図５Ｂのデバイスでは、層５０８がｐ型ドープされている一方で、層５１０は真性ノンドープ層として形成されている。図５Ｃのデバイスでは、層５１２はｐ型ドープされており、層５１６は異なるドーパント（例えば、ｎ型ドーパント又は異なるｐ型ドーパント）でドープされている。図５Ｄのデバイスでは、層５０４は真性又はノンドープのままであるが、層５１４は、図５Ａのデバイス内の層５０６を形成するのに使用されたドーパントとは異なるドーパントで形成されている。
【００５７】
図５Ａ〜図５Ｄのデバイスの何れかは、動作回路においてＣＥＳとして作用するように形成することができる。例えば、図５Ａのデバイスは、スイッチング領域として層５０４を形成し、導電領域として層５０６を形成することによって、ＣＥＳとして形成することができる。図５Ｂ及び図５Ｃのデバイスの層５０８及び５１６は同様に、スイッチング領域として形成されることができ、一方で層５１０及び５１２は、導電領域として形成されることができる。
【００５８】
図５Ａ〜図５Ｄに示すように、ＣＥＳは、デバイスの導電領域を形成するために使用されるＣＥＭ層とは異なるようにドープされた１つ又は複数のＣＥＭ層を含むスイッチング領域を含んでもよい。例えば、導電領域をｐ型ドープＣＥＭで形成することができ、一方で導電領域を分離するスイッチング領域を、真性／ノンドープＣＥＭ（例えば図５Ａのデバイス）又はｎ型でドープされたＣＥＭ（例えば図５Ｃに示されるデバイス）で形成することができる。あるいは、導電領域は真性／ノンドープＣＥＭから形成されてもよく、一方でスイッチング領域はｐ型ドープＣＥＭ（例えば図５Ｂに示すデバイス）又はｎ型ドープＣＥＭから形成され、一方でスイッチング領域は真性／ノンドープＣＥＭ（例えば図５Ｄ）又はｐ型ドープＣＥＭから形成される。
【００５９】
図６Ａ〜図６Ｅは、一実施形態による、異なる構造寸法を有する単一のバルク材料内において相関電子材料（ＣＥＭ）を使用して形成されたデバイスを示す図である。図６Ａ〜図６Ｅのデバイスは、端子６０２間に形成されたＣＥＭ部分６０４を異なる寸法で有するように示されている。ＣＥＭ部分６０４は、いかなる特定の介在スイッチング領域もなしに、プロファイルに従ってドープされた端子６０２間の単一の連続導電領域を含む。図６Ａ〜図６Ｅに示すデバイスを形成する１つの例示的なプロセスでは、例えば、第１の（又は底部の）端子６０２は、例えば、幾つかの金属堆積技術のうちの何れか１つを使用するなどの、第１の電極材料層の形成によって形成され得る。ここで、電極材料は、限定ではなく例として、例えばＣＥＳデバイス又は他のタイプのＣＥＭベースのデバイスで使用するために層状に製造された、窒化チタン（ＴｉＮ）などのチタン系及び／又はチタン含有基板を含むことができる。他の実施形態では、電極材料は、窒化チタン、白金、チタン、銅、アルミニウム、コバルト、ニッケル、タングステン、窒化タングステン、ケイ化コバルト、酸化ルテニウム、クロム、金、パラジウム、酸化インジウムスズ、タンタル、銀、イリジウム、又はそれらの任意の組み合わせなどの他の種類の導電性材料を含むことができるが、特許請求の範囲に記載された主題は、電極材料の任意の特定の組み合わせに限定されない。部分６０４は、（例えば、ＣＥＭの堆積前に金属層上に他の介在材料が堆積されていない状態で）第１の金属層上に直接ＣＥＭを連続堆積させることによって形成され得る。第２の（又は上部の）端子６０２は、（例えば、第２の金属層の形成のためにその部分上に他の介在材料が堆積されていない状態で）部分６０４上に直接電極材料の第２の層を形成することによって形成され得る。観察され得るように、部分６０４は、いかなる特定の介在スイッチング層なしに（例えば、図５Ａ〜図５Ｄに示すスイッチング層５０４、５０８及び５１６によって示されるようなノンドープ又は異なってドープされたＣＥＭの堆積によって形成されたスイッチング層なしに）、端子６０２に隣接する単一の連続導電部分を含む。
【００６０】
上記で指摘したように、導電部分６０４は、幾つかの適切な堆積技術のうちの何れか１つを使用して、ｐ型ドープＣＥＭから形成されてもよい。他の代替実装例では、導電部分６０４は、ｎ型ドープＣＥＭから形成されてもよい。一実施形態では、部分６０４の形成において適用されるｐ型ドーパントの濃度は、端子４０２間で均一であり得る。他の実施形態では、端子６０２間の部分でのｐ型ドーパントの濃度は変化し得る。例えば、部分６０４におけるｐ型ドーパントの濃度は、第１の端子６０２から第２の端子６０２への勾配に従って増減することができる。
【００６１】
特定の実装例では、図６Ａ〜図６Ｅに示すデバイスは、ＣＥＳデバイス、ＣｅＲＡＭデバイス、又は形成されたＣＥＭデバイスの任意の他の適切な用途として機能するように実装又は構成され得る。例えば、層６０４は、（例えば、モット転移又はモット様転移に応答して）動作回路において導電又は低インピーダンス状態と絶縁又は高インピーダンス状態との間で切り替え可能なインピーダンス状態を有するように形成されてもよい。従って、本明細書で行われるＣＥＳ、ＣｅＲＡＭ、相関電子デバイスなどへの言及は、図４Ａ〜図４Ｄ及び図５Ａ〜図５Ｄに示すようなスイッチング領域によって分離された導電領域を含む構造に限定されず、図６Ａ〜図６Ｅに示すような（例えば、１つ又は複数のＣＥＭ層によって形成された導電領域を分離する介在スイッチング領域なしで）単一のものから形成されたデバイスを含むことができる。  
【００６２】
一実施形態によれば、（例えば、図６Ａ〜図６Ｅに示すような）デバイスは、第１及び第２の端子と、第１の端子と第２の端子との間に形成された相関電子材料（ＣＥＭ）の連続領域であって、第１及び第２の端子と隣接しており、ｐ型ドープされている、相関電子材料（ＣＥＭ）の連続領域と、を含むことができる。１つの代替実装例では、ＣＥＭの連続領域におけるｐ型ドーパントの濃度は、第１の端子と第２の端子との間で不均一である。別の代替実装例では、ＣＥＭの連続領域におけるｐ型ドーパントの濃度は、第１の端子から第２の端子への増加勾配に従う。代替実施形態では、ＣＥＭの連続領域はｎ型ドープされていてもよい。
【００６３】
一実施形態によれば、（例えば、図６Ａ〜図６Ｅに示すような）デバイスは、デバイスの第１の電極を含む第１の金属層を形成するステップと、第１の層の上に１つ又は複数の相関電子材料（ＣＥＭ）の層を堆積させるステップと、１つ又は複数のＣＥＭ層上に第２の電極を含む第２の金属層を形成するステップと、によって形成されてもよく、ここで、１つ又は複数のＣＥＭ層は、第１の電極と第２の電極との間に連続したｐ型ドープ領域を含む。一代替実施形態では、ＣＥＭの連続領域はｎ型ドープされていてもよい。特定の一実装例では、ＣＥＭの連続領域内のドーパントの濃度は、第１の端子と第２の端子との間で不均一である。別の特定の実装例では、ＣＥＭの連続領域内のｐ型ドーパントの濃度は、第１の端子から第２の端子への増加勾配に従う。
【００６４】
図７Ａ、図７Ｂ及び図７Ｃは、一実施形態による、３つ以上の端子を有するＣＥＭから形成されたデバイスを示す図である。ここで、スイッチング領域７０６は、（例えば電極材料の堆積からの）電極端子として形成された端子７０２間に形成された導電領域７０４間に形成され得る（例えば、ここで、スイッチング領域７０６が導電領域７０４とは異なってドープされている）。図７Ａにおいて、デバイスは、スイッチング領域７０６に結合されたゲート端子７０８をさらに含む。一実施形態によれば、図７Ａのデバイスは、電極端子７０２で検出可能な特定の状態、例えばインピーダンス状態（例えば、絶縁又は高インピーダンス状態、又は導電又は低インピーダンス状態）などを有することができる。一実施形態によれば、ゲート端子７０８に印加される（及びスイッチング領域７０６に印加される）信号は、検出可能な状態に影響を及ぼす可能性がある。例えば、ゲート端子７０８に印加される特定の電圧は、スイッチング領域７０６において材料のモット転移又はモット様転移を誘導して、検出可能状態を導電又は低インピーダンス状態と絶縁又は高インピーダンス状態との間で変化させることができる。特定の実施形態では、図７Ａのデバイスは、多状態論理デバイスとして回路内に実装することができる。
【００６５】
図７Ｂにおけるデバイスの例示的実施形態では、ゲート端子７０８は、デバイスの検出可能な状態に影響を及ぼす信号を受信することができる一対のゲート端子７１０と置き換えることができる。図７Ｃにおけるデバイスの例示的な実施形態では、ゲート端子７０８は、デバイスの検出可能な状態に影響を及ぼす信号を受信することができる３つ以上のゲート端子７１２と置き換えることができる。
【００６６】
一実施形態によれば、（例えば、図７Ａ〜図７Ｃに示すような）デバイスは、第１及び第２の電極端子と、第１の端子と第２の端子との間に形成された１つ又は複数のＣＥＭ層と、１つ又は複数のＣＥＭ層に結合された１つ又は複数のゲート端子と、を含むことができ、ここで、１つ又は複数のＣＥＭ層の状態は、１つ又は複数のゲート端子に印加される１つ又は複数の信号に応答して、複数の状態の間又はそれらの中で切り替え可能である。特定の一実装例では、１つ又は複数のＣＥＭ層の状態は、第１の電極端子と第２の電極端子との間のインピーダンスを変えるように切り替え可能である。
【００６７】
一実施形態によれば、（例えば、図７Ａ〜図７Ｃに示すような）デバイスは、第１の電極端子と第２の電極端子との間に１つ又は複数のＣＥＭ層を形成するステップと、複数の状態の間又はそれらの中での１つ又は複数のＣＥＭ層の状態の切り替えを可能にするように１つ又は複数のＣＥＭ層に結合される１つ又は複数のゲート端子を形成するステップと、によって形成されてもよい。一実施形態によれば、１つ又は複数のゲート端子は、導電領域間に形成された１つ又は複数の層のスイッチング領域内に形成されるか又はそれに結合されてもよい。特定の実装例では、スイッチング領域は１つ又は複数の真性ＣＥＭ層から形成することができ、一方で導電性領域は１つ又は複数のｐ型ドープＣＥＭ層から形成される。１つの代替実装例では、スイッチング領域は１つ又は複数のｐ型ドープＣＥＭ層から形成することができ、一方で導電領域は１つ又は複数の真性ＣＥＭ層から形成される。
【００６８】
図８Ａ及び図８Ｂは、一実施形態による、露光による影響を受ける可能性がある状態を有するＣＥＭから形成されたデバイスを示す図である。図８Ａは、端子８０２間に形成されたスイッチング領域８０６によって分離された導電領域８０４を含むＣＥＭ（例えば、ＣＥＳ素子、ＣｅＲＡＭ素子など）から形成されたデバイスを示す。図８Ａのデバイスは、例えば（図３に示すような）導電又は低インピーダンス状態、又は絶縁又は低インピーダンス状態など、端子８０２で検出可能な複数の状態のうちの何れか１つを有することができる。特定の検出可能な状態は、上記のようなモット転移又はモット様転移に応答して（例えば、端子８０２間に特定の電圧及び電流を印加することを含むセット又はリセット操作に応答して）、影響を受けるか又は変更され得る。
【００６９】
図８Ｂの特定の実装例では、端子８０２は、隣接する導電部分８０４の１つの上方に形成された少なくとも部分的に光透過性の電極８１２で置き換えられてもよい。この文脈において、光透過性の電極は、構造の表面に衝突する光がその構造の少なくとも一部分を通過することを許容する材料の構造を含む。光透過性の電極８１２はまた、導電領域８０４と接触する導電部分を含んでもよい。特定の実装例では、少なくとも部分的に光透過性の電極８１２は、例えばスパッタ又はＣＶＤ堆積技術を使用して、特定の波長又はスペクトル帯（可視又はその他）の光を可能にする材料を堆積させることによって形成されてもよい。光透過性の電極８１２で受信された光信号８１０は、導電部分８０４内のＣＥＭを励起して、スイッチング領域８０６の検出可能な状態に影響を及ぼす電流／電圧を生成することができる。例えば、光透過性の電極８１２の反対側の端子８０２は、特定の電圧に維持されることができ、一方で、光信号８１０に応答してスイッチング領域８０６に電圧／電流が印加され、モット又はモット様転移（例えば、導電又は低インピーダンス状態と絶縁又は高インピーダンス状態との間の変化）がもたらされる。図８Ｂのデバイスは、例えば、光検出器又は他の感光論理デバイスとして実装することができる。
【００７０】
一実施形態によれば、（例えば、図８Ｂに示すような）デバイスは、１つ又は複数の相関電子材料（ＣＥＭ）の層と、１つ又は複数ＣＥＭの層に結合された１つ又は複数の電極と、１つ又は複数の層の上方に形成された少なくとも部分的に光透過性の電極と、を含むことができ、ここで、１つ又は複数のＣＥＭ層は、少なくとも部分的に光透過性の接触面に衝突する光に応答して、１つ又は複数の電極で検出可能な状態を変化させるように適合されている。特定の実装例では、スイッチング領域は１つ又は複数の真性ＣＥＭ層から形成することができ、一方で、導電性領域は１つ又は複数のｐ型ドープＣＥＭ層から形成される。代替実装例では、スイッチング領域は１つ又は複数のｐ型ドープＣＥＭ層から形成されることができ、一方で、導電領域は１つ又は複数の真性ＣＥＭ層から形成される。
【００７１】
一実施形態によれば、（例えば、図８Ｂに示すような）デバイスは、１つ又は複数の相関電子材料（ＣＥＭ）の層を形成するステップと、１つ又は複数のＣＥＭ層に結合された１つ又は複数の電極を形成するステップと、１つ又は複数のＣＥＭ層の上方に少なくとも部分的に光透過性の接触面を形成するステップと、によって形成することができ、ここで、１つ又は複数のＣＥＭ層は、少なくとも部分的に光透過性の接触面に衝突する光に応答して、１つ又は複数の電極で検出可能な状態を変化させるように適合されている。
【００７２】
特定の実装例では、図４Ａ〜図４Ｄ、図５Ａ〜図５Ｄ、及び図６Ａ〜図６Ｅに示すように形成されたデバイスは、特定の事象に応答して変化する検出可能な状態（例えば、セット又はリセット操作に応答したインピーダンス状態の変化など）を有するＣＥＳ、ＣｅＲＡＭ又は他のデバイス（例えば、他の論理デバイス）として回路内に実装することができる。他の実装例では、デバイスは、端子間で１つ又は複数のＣＥＭ層から形成されて、端子間に静的インピーダンス又は抵抗などの静的状態を有することができる。特定の実装例では、プロセスは、切り替え可能状態を有するＣＥＭを含むデバイス（例えば、ＣＥＳ、ＣｅＲＡＭ又は他の論理デバイス）、及び静的状態を有するＣＥＭを含むデバイス（例えば、静的インピーダンス又は抵抗を有するデバイス）を形成し得る。図９Ａに示すように、デバイス９０２は、切り替え可能なインピーダンス状態を有するように形成されてもよく、一方で、デバイス９０４は静的インピーダンス状態を有するように形成されてもよい。同様に、図９Ｂに示すように、デバイス９１２は切り替え可能なインピーダンス状態を有するように形成されてもよく、一方で、デバイス９０６は静的インピーダンス状態を有するように形成されてもよい。
【００７３】
一実施形態によれば、図９Ａ及び図９Ｂに示す構造は、切り替え可能なインピーダンスを有する１つ又は複数のＣＥＭ層（例えば、部分９０２及び９１２）と直列した静的インピーダンスを有する１つ又は複数のＣＥＭ層（例えば、部分９０４及び９０６）で形成された部分を含む可変レジスタ又は可変インピーダとして動作するように構成されてもよい。
【００７４】
デバイスは、堆積層に適用されるドーピングに影響を与えることによって、切り替え可能状態（例えば、図９Ａ及び図９Ｂに示す部分９０２及び９１２）又は静的状態（例えば、図９Ａ及び図９Ｂに示す部分９０４又は９０６）を有するように、１つ又は複数の特定のＣＥＭ層から形成されてもよい。図１０Ａ及び図１０Ｃに示すＣＥＭから形成されたデバイスの特定の例示的な構造は、切り替え可能状態を有するように回路内に実装することができる。図１０Ａのデバイスは、ｐ型ドープ導電領域と、真性／ノンドープスイッチング領域と、を含む。図１０Ｃのデバイスは、真性／ノンドープ導電領域と、ｐ型ドープスイッチング領域と、を含む。しかしながら、図１０Ａ及び図１０Ｂに示す構造は、動作回路内で切り替え可能な状態を有するデバイスの単なる例示的な構造に過ぎず、特許請求に記載された主題はこの点に関して限定されないことを理解されたい。
【００７５】
図１０Ｂ及び図１０Ｄに示すＣＥＭから形成されたデバイスの特定の例示的な構造は、静的又は切り替え不可能な状態（例えば、静的抵抗又はインピーダンス状態）を有するように回路内に実装されてもよい。図１０Ｂのデバイスは、ｎ型ドープ導電領域と、真性／ノンドープスイッチング領域と、を含む。図１０Ｃのデバイスは、真性／ノンドープ導電領域と、ｎ型ドープスイッチング領域と、を含む。しかしながら、図１０Ｂ及び図１０Ｄに示す構造は、動作回路内で切り替え不可能な静的状態を有するデバイスの単なる例示的な構造に過ぎず、特許請求に記載された主題はこの点に関して限定されないことを理解されたい。
【００７６】
一実施形態によれば、図１０Ｂ又は図１０Ｄに示すデバイスは、１つ又は複数の相関電子材料（ＣＥＭ）の層と、１つ又は複数のＣＥＭ層に結合された第１及び第２の端子と、を含むことができ、ここで、１つ又は複数の層は、デバイスが特定の動作回路内に実装されている場合に１つ又は複数のＣＥＭ層のインピーダンス状態が実質的に変化しないように形成される。一代替実装例では、ＣＥＭは、ｎ型ドープ遷移金属酸化物を含むことができる。別の代替実装例では、１つ又は複数の層は、デバイスが特定の動作回路に実装されている間にモット転移又はモット様転移を抑制するように形成される。
【００７７】
一実装例では、図１０Ｂに示すデバイスは、１つ又は複数の第１のｎ型ドープＣＥＭ層を堆積し、続いて１つ又は複数の第１のｎ型ドープＣＥＭ層の上に１つ又は複数の真性ＣＥＭ層を堆積し、続いて１つ又は複数の真性ＣＥＭ層の上に１つ又は複数の第２のｎ型ドープＣＥＭ層を堆積することによって形成されてもよい。別の実装例では、図１０Ｄに示すデバイスは、１つ又は複数の第１の真性ＣＥＭ層を堆積し、続いて１つ又は複数の第１の真性ＣＥＭ層の上に１つ又は複数のｎ型ドープＣＥＭ層を堆積し、続いて１つ又は複数のｎ型ドープＣＥＭ層の上に１つ又は複数の第２の真性ＣＥＭ層を堆積することによって形成されてもよい。
【００７８】
上述の幾つかの実装例では、ＣＥＳ又はＣｅＲＡＭデバイスなどのデバイスは、金属層によって形成された端子間に形成されたＣＥＭ層を含むことができる。図１１に示すように、デバイスの第１の端子１１０２は、電極材料から形成された初期層の堆積から形成されてもよい。電極材料の初期層の堆積に続いて、１つ又は複数のＣＥＭ層を、（例えば、導電領域１１０８及び導電領域１１０８を分離する介在スイッチング領域１１０６を形成するために、）電極材料の初期層の上に堆積させてもよい。第２の電極材料層は、デバイスの第２の端子１１０２を形成するために、１つ又は複数のＣＥＭ層の上に形成されてもよい。
【００７９】
一実施形態によれば、１つ又は複数のＣＥＭ層が金属などの電極材料から形成される介在端子なしで半導体デバイス（例えばＣＭＯＳデバイス）上に直接形成されるように、（例えば電極材料の堆積から形成される）端子１１０２の一方又は両方を省略することができる。例えば、端子１１０２を省略して、トランジスタ又は他の論理デバイスなどの半導体デバイスの領域１１０４で置き換えてもよい。特定の一実装例では、デバイス（例えば、ＣＥＳデバイス、ＣｅＲＡＭデバイス、又は他の論理デバイス）の１つ又は複数のＣＥＭ層は、介在する金属層なしに、ＣＭＯＳ  ＦＥＴのソース又はドレイン領域として形成された領域１１０４上に直接形成されてもよい。同様に、デバイスの１つ又は複数のＣＥＭ層は、介在する金属層なしに、ＣＭＯＳバイポーラ接合トランジスタのエミッタ又はコレクタ領域として形成された領域１１０４上に直接形成されてもよい。さらに図１１に示すように、第２の端子１１０２も同様に、介在する金属層なしに、半導体デバイスのある領域で置き換えることができる。
【００８０】
図１１に示す実施形態によれば、デバイスは、１つ又は複数の相関電子材料（ＣＥＭ）の層と、介在する金属層なしに１つ又は複数のＣＥＭ層の上に形成される１つ又は複数の半導体材料層と、を含むことができる。一代替実装例では、１つ又は複数の半導体材料層は、１つ又は複数のＣＥＭ層と接触している電界効果トランジスタのソース又はドレイン領域を含む。別の代替実装例では、１つ又は複数の半導体材料層は、１つ又は複数のＣＥＭ層と接触している電界効果トランジスタのソース又はドレイン領域を含んでもよい。別の代替実装例では、１つ又は複数の半導体材料層は、１つ又は複数のＣＥＭ層と接触しているバイポーラ接合トランジスタのエミッタ又はコレクタ領域を含むことができる。別の代替実装例では、１つ又は複数の半導体材料層は、相関電子スイッチ（ＣＥＳ）の第１の端子を含むことができ、デバイスはさらに、１つ又は複数のＣＥＭ層と接触する金属層を含み、ＣＥＳの第２の端子を提供することができる。特定の実装例では、スイッチング領域は１つ又は複数の真性ＣＥＭ層から形成されることができ、一方で、導電領域は１つ又は複数のｐ型ドープＣＥＭ層から形成される。別の代替実装例では、スイッチング領域は１つ又は複数のｐ型ドープＣＥＭ層から形成されることができ、一方で、導電領域は１つ又は複数の真性ＣＥＭ層から形成される。
【００８１】
図１２Ａ〜図１２Ｃは、特定の実施形態による、論理トランジスタをＣＥＭから形成されたデバイスと一体化する構造の図である。図１２Ａにおいて、論理トランジスタ１２０２は、金属層Ｍ１、Ｍ２、及びＭ３を含む複数の介在層を有するＣＥＭデバイス１２０４と一体化されている。ＣＥＭデバイスは、（金属層として形成され得る）電極部分１２０３の間に１つ又は複数のＣＥＭ層を含むように示されている。図１２Ａの特定の実装例では、金属層Ｍ３は、金属層Ｍ３の上方又は下方に形成された構造間に水平接続を形成するための平面構造を含み、かつ／又は金属ビアを含むことができる。第１の電極材料層を金属層Ｍ３の上に堆積して第１の電極１２０３を形成し、続いてＣＥＭ層を堆積してスイッチング領域１２０４及び導電領域１２０５を形成し、続いて第２の電極材料層を堆積して第２の電極１２０３を形成してもよい。一実施形態によれば、層Ｍ３とＭ４との間に堆積された層の一部をエッチングして、図示のように「スタック」構造を形成することができる。次いで、金属層Ｍ４を第２の電極１２０３上に形成することができる。
【００８２】
図１２Ｂの特定の実装例では、１つ又は複数のＣＥＭ層１２０８は、介在する追加の接触層又は端子層（例えば、介在する電極材料層）なしに、（例えば、ＣＭＯＳ、ゲルマニウムなどの半導体から形成された）論理トランジスタ１２１２の一部分の上に直接形成されるデバイスのスイッチング領域によって分離された導電領域を形成する。特定の実装例では、スイッチング領域は１つ又は複数の真性ＣＥＭ層から形成されることができ、一方で、導電領域は１つ又は複数のｐ型ドープＣＥＭ層から形成される。代替実装例では、スイッチング領域は１つ又は複数のｐ型ドープＣＥＭ層から形成されることができ、一方で、導電領域は１つ又は複数の真性ＣＥＭ層から形成される。図１２Ｂはまた、電極１２０６が金属層Ｍ１の形成前に１つ又は複数のＣＥＭ層１２０８の上に形成され得ることを示す。図１２Ｃの特定の実装例では、１つ又は複数のＣＥＭ層１２１０が同様に、論理トランジスタ１２１４上に直接形成される。しかしながら、１つ又は複数のＣＥＭ層１２１０と金属層Ｍ１との間に電極は形成されていない。
【００８３】
図１３Ａ〜図１３Ｇは、特定の実施形態による、ＣＥＭの堆積から形成された構造を示す図である。図１３Ａは、金属層ＭｎとＭｎ＋１との間にスタックを形成するために堆積及びエッチング技術によって形成された特定の構造を示す。金属層Ｍｎ及びＭｎ＋１は、（例えば、層Ｍｎ及びＭｎ＋１の堆積及びそれに続くエッチングから）平面内で構造間に導電接続を提供するために形成され得る。第１の電極１３０２は金属層Ｍｎ上に第１の電極材料層を堆積することから形成され得、続いて層を堆積して第１の導電領域１３０６を形成し、続いて層を堆積してスイッチング領域１３０４を形成し、続いて層を堆積して第２の導電領域１３０６を形成し、続いて第２の電極材料層を堆積して第２の電極１３０２を形成し、その後、第２の電極１３０２の末端に金属層Ｍｎ＋１を形成する。電極１３０２、導電領域１３０６、及びスイッチング領域１３０４は、図４Ａ〜図４Ｄ及び図５Ａ〜図５Ｄに関連して上で論じた技術などの幾つかの異なる技術のうちの何れか１つを使用して形成されてもよい。特定の実装例では、金属層Ｍｎ＋１の形成前に、電極１３０２を形成するための電極材料層と、スイッチング領域１３０４及び導電領域１３０６を形成するためのＣＥＭ層と、をエッチングして、金属層ＭｎとＭｎ＋１との間に「スタック」構造を形成することができる。次いで、エッチングされた部分からの空隙は、他の材料（例えば、半導体材料又は絶縁材料）で充填されてもよい。
【００８４】
図１３Ｂの特定の実装例では、図１３Ａのデバイスの電極１３０２が省略されている。ここで、第１の導電領域１３０６を介在する電極材料層なしに金属層Ｍｎ上に直接堆積して、端子を形成することができる。同様に、金属層Ｍｎ＋１は、介在する電極材料層なしに、第２の導電領域１３０６上に直接形成されてもよい。これにより、図１３Ａのデバイスの電極１３０２を形成するために電極材料層を堆積する処理ステップを排除することができる。
【００８５】
図１３Ｃ及び図１３Ｄの特定の実装例では、導電領域１３０６及びスイッチング領域１３０４をエッチングされたキャビティ内にＣＥＭ構造として形成することができる。例えば、酸化シリコン又は他の基板を（例えば堆積を用いて）金属層Ｍｎの上方に形成し、続いて形成された基板をマスキング及びエッチングしてキャビティを形成することができる。導電領域１３０６及びスイッチング領域１３０４を含む構造は、堆積、マスキング及びエッチング、それに続く堆積の適切なステップによって形成することができる。次いで、形成されたスイッチング領域１３０４及び導電領域１３０６の上方の平坦な表面上に直接、（例えば堆積によって）金属層Ｍｎ＋１を形成することができる。図１３Ｃ及び図１３Ｄのデバイスはそれぞれ、単一の連続スイッチング領域１３０４を含む。図１３Ｄのデバイスは２つの異なる導電領域１３０６を含み、一方で、図１３Ｃのデバイスは単一の導電領域１３０６を含む。
【００８６】
図１３Ｃ及び図１３Ｄにおけるデバイスは、導電領域１３０６上の平坦面の上方に形成された金属層Ｍｎ＋１を含む。図１３Ｅ及び図１３Ｆに示すデバイスは、金属層部分Ｍｎ＋１がエッチングされたキャビティ内に金属構造として少なくとも部分的に形成されている点で、図１３Ｃ及び図１３Ｄに示すデバイスとは異なる。ここで、導電領域１３０６の一部分をマスキング及びエッチングする追加のステップは、金属部分Ｍｎ＋１を形成するための後続の堆積ステップで充填されるべきキャビティを作り出すことができる。代替実装例では、電極材料を金属層Ｍｎの上方に堆積して、金属層Ｍｎとスイッチング領域１３０４及び導電領域１３０６を形成するためのＣＥＭ層との間に電極層を形成することができる。同様に、別の代替実装例では、導電領域１３０６を形成する１つ又は複数のＣＥＭ層の上に電極材料を堆積して、電極層を形成してもよい。
【００８７】
図１４は、特定の実施形態による、図１３Ｃ、図１３Ｄ、図１３Ｅ、及び図１３Ｆに示すデバイスを形成するための例示的なプロセスである。基板は、堆積などの幾つかの技術のうちの何れか１つを使用して金属層の上方に形成されてもよい。例えば、基板は、金属層Ｍｎの上方に材料を堆積することによって形成することができる。金属層の上方に形成された基板の少なくとも一部分を、金属層を露出させる（例えば、金属層Ｍｎの一部分を露出させる）キャビティを形成するために、ブロック１４０４でエッチングしてもよい。例えば、ブロック１４０４は、局所エッチングがキャビティを形成することを可能にするために露出される部分を残して、基板の一部分をマスキングすることを含み得る。ブロック１４０６は、ブロック１４０４で形成されたキャビティの上方（及び金属層Ｍｎの露出部分上）に１つ又は複数のＣＥＭ層を堆積させて、キャビティを少なくとも部分的に充填するＣＥＭ構造を形成することができる。特定の例示的実装例では、ブロック１４０６は、堆積プロセスを含むがこれに限定されない幾つかのプロセスのうちの何れか１つを使用して、１つ又は複数のＣＥＭ層を形成することができる。このような堆積プロセスは、ＣＥＭデバイスを形成するために、ほんの数例を挙げると、例えば、原子層堆積、化学蒸着、プラズマ化学蒸着、スパッタ堆積、物理蒸着、ホットワイヤ化学蒸着、レーザ強化化学蒸着、レーザ強化原子層堆積、急速熱化学蒸着、スピン・オン・デポジションなどを含むことができる。図１３Ｃ、図１３Ｄ、図１３Ｅ、及び図１３Ｆの特定の例に示すように、ブロック１４０６で形成されるＣＥＭは、導電領域１３０６及びスイッチング領域１３０４を形成するために様々なドーパント及びドーピング濃度で堆積させることができる。ここで、これは、図１３Ｃ、図１３Ｄ、図１３Ｅ、及び図１３Ｆに示す特定のパターンの導電領域１３０６及びスイッチング領域１３０４を形成するために、マスキング、エッチング、及び（例えば堆積を使用した）層形成の繰り返しステップを使用して達成されてもよい。
【００８８】
ブロック１４０６に続いて、図１３Ｃ及び図１３Ｄに示すように、ブロック１４０６で形成されたＣＥＭ構造の表面の上方に、平坦な層として金属部分Ｍｎ＋１が形成されてもよい。あるいは、ブロック１４０６でＣＥＭ構造を形成した後に、形成された金属構造をマスキング及びエッチングして、図１３Ｅ及び図１３Ｆに示すように、第２のキャビティを形成して、第２のキャビティを充填する金属構造として金属部分Ｍｎ＋１を形成してもよい。この特定の例では、ブロック１４０６で形成された金属構造の上方に、別の基板（図示せず）などの別の層を形成することができる。次いで、キャビティをエッチングして、図１３Ｅ及び図１３Ｆに示すように金属部分Ｍｎ＋１で充填してもよい。
【００８９】
図１３Ｇのデバイスにおいて、導電領域１３０６及びスイッチング領域１３０４は、金属層Ｍｎ内にエッチングされたキャビティ内に形成されている。次いで、金属層Ｍｎ＋１は、金属層Ｍｎ内にエッチングされたキャビティ内に形成された金属ビアＶＩＡｎ＋１で置き換えられる。例示的なプロセスでは、基板１３０８の上方への堆積によって金属層Ｍｎを形成することができる。次いで、形成された金属層Ｍｎをマスキング及びエッチングして、キャビティを形成することができる。次いで、導電領域１３０６及びスイッチング領域１３０４を一連の堆積、マスキング及びエッチングのステップによって形成することができる。（例えば堆積を用いた）層形成及び第２の導電領域１３０６のマスキングに続く最終エッチングステップにより、後続の堆積ステップにおいてＶＩＡｎ＋１を形成するように充填されるキャビティが提供される。別の実装例では、電極材料をＣＥＭの上部層の上に堆積させて、上部層と金属ビアＶＩＡｎ＋１との間に電極層を形成することができる。
【００９０】
図１３Ａ〜図１３Ｇに示す例示的な実装例では、スイッチング領域１３０４は１つ又は複数の真性ＣＥＭ層から形成することができ、一方で、導電性領域１３０６は１つ又は複数のｐ型ドープＣＥＭ層から形成される。代替実装例では、スイッチング領域１３０４は１つ又は複数のｐ型ドープＣＥＭ層から形成することができ、一方で、導電領域１３０６は１つ又は複数の真性ＣＥＭ層から形成される。
【００９１】
図１５は、特定の実施形態による、図１３Ｇに示すデバイスを形成するための例示的なプロセスである。ブロック１５０２で、基板上に形成された金属層の一部分をエッチングして、金属層の残りの部分の間に不連続部を形成することができる。図１３Ｇに示すように、例えば、基板１３０８上に形成された金属層Ｍｎの一部分をエッチングして、基板１３０８によって支持されたＭｎの残りの部分の不連続部を形成することができる。特定の例示的実装例において、ブロック１５０４は、例えば限定することなく、堆積プロセスを含む幾つかの異なる技術のうちの何れか１つを使用してＣＥＭの層を形成する技術を使用することができる。このような堆積プロセスは、ＣＥＭデバイスを形成するために、ほんの数例を挙げると、例えば、原子層堆積、化学蒸着、プラズマ化学蒸着、スパッタ堆積、物理蒸着、ホットワイヤ化学蒸着、レーザ強化化学蒸着、レーザ強化原子層堆積、急速熱化学蒸着、スピン・オン・デポジションなどを含むことができる。一実施形態によれば、（例えば堆積を用いた）形成、マスキング及びエッチングの繰り返しステップを用いて、第１の導電層１３０６、スイッチング層１３０４、続いて第２の導電層１３０６を形成することができる。ブロック１５０４に続く後続のエッチングステップは、ブロック１５０２で形成された不連続部内にブロック１５０４において形成されたＣＥＭの少なくとも一部分を除去することができる。次いで、ブロック１５０６は、例えば堆積を用いて、不連続部内のビアとして金属部分ＶＩＡｎ＋１を形成することができる。
【００９２】
本明細書で前述したものなどの特定の実施形態では、複数のＣＥＭデバイスを形成して、例えば第１のＣＥＭを有する第１の相関電子デバイス及び第２の相関電子材料を有する第２の相関電子デバイスを含み得る集積回路デバイスをもたらすことができ、ここで、第１及び第２のＣＥＭは、実質的に異なるインピーダンス特性を含むことができる。また、一実施形態では、第１のＣＥＭデバイス及び第２のＣＥＭデバイスを集積回路の特定の層内に形成してもよい。さらに、一実施形態では、集積回路の特定の層内に第１及び第２のＣＥＭデバイスを形成することは、選択エピタキシャル堆積によって少なくとも部分的にＣＥＭデバイスを形成することを含んでもよい。別の実施形態では、集積回路の特定の層内の第１及び第２のＣＥＭデバイスは、例えば、第１及び／又は第２のＣＥＭデバイスのインピーダンス特性を変えるなどのために、少なくとも部分的にイオン注入によって形成され得る。
【００９３】
また、一実施形態では、２つ以上のＣＥＭデバイスを集積回路の特定の層内に、少なくとも部分的にＣＥＭの原子層堆積によって形成することができる。さらなる実施形態では、第１の相関電子スイッチ材料の複数の相関電子スイッチデバイスのうちの１つ又は複数及び第２の相関電子スイッチ材料の複数の相関電子スイッチデバイスのうちの１つ又は複数を、少なくとも部分的に、ブランケット堆積と選択的エピタキシャル堆積の組み合わせによって形成することができる。さらに、一実施形態では、第１及び第２のアクセスデバイスを、それぞれ第１及び第２のＣＥＭデバイスに実質的に隣接して配置してもよい。
【００９４】
さらなる実施形態では、一実施形態において、第１の金属化層の導電線と第２の金属化層の導電線との１つ又は複数の交点で、複数のＣＥＭデバイスのうちの１つ又は複数を個別に集積回路内に配置してもよい。第１の金属化層の導電線と第２の金属化層の導電線との１つ又は複数の交点のそれぞれに、１つ又は複数のアクセスデバイスを配置してもよく、ここで一実施形態では、アクセスデバイスをそれぞれのＣＥＭデバイスと対にすることができる。
【００９５】
一実施形態によれば、ＣＥＭデバイス（例えば、ＣＥＭスイッチ、ＣＥＲＡＭメモリデバイス、及び／又は１つ又は複数の相関電子材料を含む様々な他の電子デバイスを形成するために利用され得るＣＥＳ）を、例えばモット転移基準を満たすのに十分な量の電子を注入することにより、例えば比較的高インピーダンス状態から転移することによって、比較的低インピーダンスのメモリ状態に配置することができる。ＣＥＭデバイスを比較的低インピーダンス状態に転移させる際に、十分な電子が注入されてＣＥＭデバイスの端子間の電位が閾値スイッチング電位（例えばＶｓｅｔ）を超える場合、注入された電子は遮蔽し始める。遮蔽は、二重占有電子を非局在化してバンド分割電位を崩壊させることにより比較的低インピーダンス状態をもたらすように動作し得る。
【００９６】
１つ又は複数の実施形態では、例えば上述のような比較的低インピーダンス状態から実質的に異なる高インピーダンス状態へのＣＥＭデバイスのインピーダンス状態の変化は、Ｎｉｘ：Ｎｙ（ここで、下付き文字「ｘ」及び「ｙ」は整数を含む）を含む化合物の電子の「逆供与（ｂａｃｋ−ｄｏｎａｔｉｏｎ）」によりもたらされ得る。本明細書で使用される場合、用語「逆供与」は、格子構造の隣接分子（すなわち配位子又はドーパント）による遷移金属、遷移金属酸化物、又はそれらの任意の組み合わせへの１つ又は複数の電子（すなわち電子密度）の供給と、同時に、金属の中心から配位子／ドーパント上の空いているπ＊反結合性軌道への電子密度の供与と、を指す。電子逆供与材料は、カルボニル（ＣＯ）、ニトロシル（ＮＯ）、イソシアニド（ＲＮＣ、ここでＲはＨ、Ｃ１−Ｃ６アルキル又はＣ６−Ｃ１０−アリールである）、アルケン（例えばエテン）、アルキン（例えばエチン）、又はトリフェニルホスフィンなどのホスフィン（Ｒ３Ｐ、ここでＲはＣ１−Ｃ６アルキル又はＣ６−Ｃ１０アリールである）などのπ逆結合配位子であり得る。逆供与は、遷移金属、遷移金属酸化物、又はそれらの組み合わせが印加電圧の影響下で電気伝導に好ましいイオン化状態を維持することを可能にする。１つ又は複数の実施形態では、例えば相関電子材料における逆供与は、カルボニル（ＣＯ）などのドーパントの使用に応答して発生し、例えば動作中に、ニッケルなどの遷移金属又は遷移金属酸化物の伝導帯に制御可能かつ可逆的に電子を「供与」することができる。例えば酸化ニッケル材料（例えばＮｉＯ：ＣＯ）では、逆供与を逆転させることができ、それによって、酸化ニッケル材料がデバイス動作中に高インピーダンス特性を示すように切り替わることを可能にすることができる。従って、この文脈では、逆供与材料は、材料の伝導帯への及びそれからの電子の供与及び電子供与の逆転を制御するための印加電圧の影響に少なくとも部分的に基づいて、例えば第１のインピーダンス状態から実質的に異なる第２のインピーダンス状態への（例えば、比較的低インピーダンス状態から比較的高インピーダンス状態への、又はその反対の）スイッチングなどのインピーダンススイッチング特性を示す材料を指す。
【００９７】
幾つかの実施形態では、逆供与として、遷移金属又は遷移金属酸化物を含むＣＥＭデバイスは、例えばニッケルなどの遷移金属が２＋の酸化状態に配置されると（例えば、ＮｉＯ：ＣＯなどの材料においてＮｉ２＋になると）、低インピーダンス特性を示すことがある。反対に、例えばニッケルなどの遷移金属が１＋又は３＋の何れかの酸化状態に配置されると、電子の逆供与は逆転し得る。従って、逆供与は「不均化」をもたらす可能性があり、これは、以下の式（７）（数７）などの実質的に同時の酸化及び還元反応を含み得る：
２Ｎｉ２＋→Ｎｉ１＋＋Ｎｉ３＋    ・・・（７）。
この場合、このような不均化は、式（７）に示すようなＮｉ１＋＋Ｎｉ３＋としてのニッケルイオンの形成を指し、これは例えば、ＣＥＭデバイスの動作中に比較的高インピーダンス状態をもたらし得る。一実施形態では、カルボニル分子（ＣＯ）などの炭素含有配位子は、不均化反応及びその反転を可能にするように、ＣＥＭデバイスの動作中に電子の共有を可能にし得る：
Ｎｉ１＋＋Ｎｉ３＋→２Ｎｉ２＋    ・・・（８）。
前述のように、式（８）に示す不均化反応の反転は、１つ又は複数の実施形態において、ニッケル系ＣＥＭが比較的低インピーダンス状態に戻ることを可能にし得る。
【００９８】
１つ又は複数の実施形態では、例えばおよそ０．１％〜１０．０％の原子百分率の範囲内の値から変動し得るＮｉＯ：ＣＯ中の炭素の原子濃度に応じて、Ｖｒｅｓｅｔ及びＶｓｅｔは、図１Ａに示すように、Ｖｓｅｔ≧Ｖｒｅｓｅｔという条件の下では、およそ０．１Ｖ〜１０．０Ｖの範囲内で変動し得る。例えば、１つの可能な実施形態では、Ｖｒｅｓｅｔはおよそ０．１Ｖ〜１．０Ｖの範囲内の電圧で発生することがあり、Ｖｓｅｔはおよそ１．０Ｖ〜２．０Ｖの範囲内の電圧で発生することがある。しかしながら、Ｖｓｅｔ及びＶｒｅｓｅｔの変動は、少なくとも部分的には、ＮｉＯ：ＣＯなどの逆供与材料及びＣＥＭデバイスに存在する他の材料の原子濃度、並びに他のプロセスの変動などの様々な要因に基づいて生じる可能性があり、特許請求の範囲に記載された主題はこれらの点において限定されないことに留意されたい。
【００９９】
一実施形態によれば、ＮｉＯ：ＣＯなどの酸化ニッケル材料を含むフィルムを形成して、回路環境におけるデバイスの動作中の電子の逆供与を許容し、例えば低インピーダンス状態を起こすために、例えば原子層堆積などの幾つかの堆積技術のうちの何れか１つを使用して、上で論じた実施形態においてＣＥＭ層を堆積させることができる。また、回路環境における動作中に例えば電子の逆供与を逆転させて、例えば高インピーダンス状態などを起こすことができる。特定の実施形態において、原子層堆積は、例えばＮｉＯ：ＣＯ、又は他の遷移金属酸化物、遷移金属化合物もしくはそれらの組み合わせの成分を導電基板上に堆積するために、２つ以上の「前駆」源を利用することができる。一実施形態において、ＣＥＭデバイスの層は、以下の式（９）に従って、別々の分子ＡＸ及びＢＹを利用して堆積され得る：
ＡＸ（気体）＋ＢＹ（気体）＝ＡＢ（固体）＋ＸＹ（気体）    ・・・（９）。
ここで、式（９）の「Ａ」は、遷移金属、遷移金属酸化物、又はそれらの任意の組み合わせに対応する。一実施形態では、遷移金属酸化物はニッケルを含み得るが、例えばアルミニウム、カドミウム、クロム、コバルト、銅、金、鉄、マンガン、水銀、モリブデン、ニッケルパラジウム、レニウム、ルテニウム、銀、スズ、チタン、バナジウムなどの他の遷移金属及び／又は遷移金属酸化物も含み得る。
【０１００】
特定の実施形態では、チタン酸イットリウム（ＹＴｉＯ３）などの２つ以上の遷移金属酸化物を含むＣＥＭ化合物も利用することができる。式（９）の「Ｘ」は、アミジナート（ＡＭＤ）、ジシクロペンタジエニル（Ｃｐ）２、ジエチルシクロペンタジエニル（ＥｔＣｐ）２、ビス（２，２，６，６−テトラメチルヘプタン−３，５−ジオナト）（（ｔｈｄ）２）、アセチルアセトネート（ａｃａｃ）、ビス（メチルシクロペンタジエニル）（（ＣＨ３Ｃ５Ｈ４）２）、ジメチルグリオキシマート（ｄｍｇ）２、２−アミノ−ペンタ−２−エン−４−オナト（ａｐｏ）２、（ｄｍａｍｂ）２（ここで、ｄｍａｍｂは１−ジメチルアミノ−２−メチル−２−ブタノレート）、（ｄｍａｍｐ）２（ここで、ｄｍａｍｐ＝１−ジメチルアミノ−２−メチル−２−プロパノレート）、ビス（ペンタメチルシクロペンタジエニル）（Ｃ５（ＣＨ３）５）２、及びテトラカルボニル（ＣＯ）４などのカルボニルを含む有機配位子などの配位子を含むことができる。従って、幾つかの実施形態では、ニッケル系前駆体ＡＸは、ほんの数例を挙げると、例えば、その例がＮｉ（ＭｅＣ（ＮＢｕ）２）２であるニッケルアミジナート（Ｎｉ（ＡＭＤ））、ニッケルジシクロペンタジエニル（Ｎｉ（Ｃｐ）２）、ニッケルジエチルシクロペンタジエニル（Ｎｉ（ＥｔＣｐ）２）、ビス（２，２，６，６−テトラメチルヘプタン−３，５−ジオナト）Ｎｉ（ＩＩ）（Ｎｉ（ｔｈｄ）２）、ニッケルアセチルアセトネート（Ｎｉ（ａｃａｃ）２）、ビス（メチルシクロペンタジエニル）ニッケル（Ｎｉ（ＣＨ３Ｃ５Ｈ４）２、ニッケルジメチルグリオキシマート（Ｎｉ（ｄｍｇ）２）、ニッケル２−アミノ−ペンタ−２−エン−４−オナト（Ｎｉ（ａｐｏ）２）、Ｎｉ（ｄｍａｍｂ）２（ここで、ｄｍａｍｂは１−ジメチルアミノ−２−メチル−２−ブタノレート）、Ｎｉ（ｄｍａｍｐ）２（ここで、ｄｍａｍｐは１−ジメチルアミノ−２−メチル−２−プロパノレート）、ビス（ペンタメチルシクロペンタジエニル）ニッケル（Ｎｉ（Ｃ５（ＣＨ３）５）２、及びニッケルテトラカルボニル（Ｎｉ（ＣＯ）４）を含むことができる。
【０１０１】
式（９）において、「ＢＹ」は、ほんの数例を挙げると、酸素（Ｏ２）、オゾン（Ｏ３）、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ２Ｏ）、過酸化水素（Ｈ２Ｏ２）、水（Ｈ２Ｏ）などの酸化剤を含むことができる。一実施形態において、ＡＸ化合物は、遷移金属酸化物又は遷移金属化合物を含むことができる。ＢＹは、式（９）に示す反応がＡＢを形成し得るように選択された種を含むことができ、ここで、ＡＢはプロセスによって形成されたＣＥＭを表す。他の実施形態では、プラズマを酸化剤と共に使用して、酸素ラジカル又は他の活性種を形成し、１つ又は複数のＣＥＭ層を形成することができる。他の実施形態では、１つ又は複数のＣＥＭ層は、任意の種類の化学蒸着を使用して、又はスパッタ堆積もしくは物理蒸着によって堆積することができる。従って、幾つかの実施形態では、（ＡＢのターゲットからのスパッタリング、又はＡのターゲットとＢのターゲットからの同時スパッタリング、又はＢを含む大気環境下でのＡのターゲットからのスパッタリングなどの場合、）Ｘ及び／又はＹはＡＢを形成するために必要とされない。ＡＸ及びＢＹなどの前駆体の原子濃度などの濃度は、約０．１〜１０．０％の間のカルボニル形態などでの炭素の最終原子濃度をもたらすために調節され得ることに留意されたい。しかしながら、特許請求の範囲に記載された主題は、必ずしも上記の前駆体及び／又は濃度に限定されるものではない。むしろ、特許請求の範囲に記載された主題は、ＣＥＭデバイスの製造に利用される原子層堆積、化学蒸着、プラズマ化学蒸着、スパッタ堆積、物理蒸着、ホットワイヤ化学蒸着、レーザ強化化学蒸着、レーザ強化原子層堆積、急速熱化学蒸着などにおいて利用される全てのこのような前駆体を含むことが意図される。
【０１０２】
原子層堆積を利用する実施形態などの特定の実施形態では、基板は、例えばおよそ２０．０℃〜１０００．０℃の範囲の温度、又はある実施形態ではおよそ２０．０℃〜５００．０℃の範囲の温度の間に達することができる加熱チャンバ内で、前駆体に暴露されることがある。ＮｉＯ：ＣＯの原子層堆積が行われる特定の一実施形態では、およそ２０．０℃〜４００．０℃の温度範囲が利用され得る。前駆体供給源への暴露の後、そのような供給源は加熱チャンバからパージされてもよく、パージはおよそ０．５秒〜１８０．０秒の範囲の期間にわたって行われてもよい。しかしながら、これらは潜在的に適切な温度及び曝露時間の単なる例に過ぎず、特許請求の範囲に記載された主題はこの点において限定されないことに留意されたい。
【０１０３】
特定の実施形態において、原子層堆積を利用する単一の２前駆体サイクルは、およそ０．６Å〜１．５Åの範囲の厚さを含むＣＥＭデバイス層をもたらし得る。従って、一実施形態では、層が約０．６Åの厚さを含む原子層堆積プロセスを利用して約５００Åの厚さを含むＣＥＭデバイスフィルムを形成するために、例えば式（９）のＡＸ＋ＢＹなどの２前駆体サイクルを８００〜９００回利用することができる。別の実施形態では、層が約１．５Åの厚さを含む原子層堆積プロセスを利用して、例えばＡＸ＋ＢＹなどの２前駆体サイクルを３００〜３５０回利用することができる。原子層堆積を利用して、例えばおよそ１．５ｎｍ〜１５０．０ｎｍの範囲の厚さなどの他の厚さを有するＣＥＭデバイスフィルムを形成することができ、特許請求の範囲に記載された主題はこの点において限定されないことに留意されたい。
【０１０４】
前述の説明では、有形の構成要素（及び／又は同様に有形の材料）が論じられている状況などの特定の使用状況において、「上（ｏｎ）」にあることと「上方（ｏｖｅｒ）」にあることとの間には区別が存在する。一例として、基板の「上」への物質の堆積は、この後者の例では堆積された物質と基板との間に中間物質（例えば、介在プロセス操作中に形成される中間物質など）のような中間体なしで直接的な物理接触及び有形接触を含む堆積を指す；それにもかかわらず、基板の「上方」への堆積は、（「上」にあることはまた「上方」にあるとしても正確に説明され得るので、）基板の「上」への堆積を潜在的に含むと理解されているが、堆積された物質と基板との間に１つ又は複数の中間物質などの１つ又は複数の中間体が存在する状況を含み、従って堆積された物質が必ずしも基板と直接的な物理接触及び有形接触をしている必要はないと理解される。
【０１０５】
有形の材料及び／又は有形の構成要素が「下（ｂｅｎｅａｔｈ）」にあることと「下方（ｕｎｄｅｒ）」にあることとの間で論じられているような適切な特定の用法の文脈において同様の区別がなされる。このような特定の用法の文脈では、「下」は必ず物理的接触及び有形接触を意味するように意図しているが（上述の「上」と同様）、「下方」は直接的な物理接触及び有形接触がある状況を潜在的に含むが、例えば１つ又は複数の中間物質などの１つ又は複数の中間体が存在する場合など、必ずしも直接的な物理接触及び有形接触を意味するわけではない。従って、「上」は「すぐ上方（真上）」であることを意味すると理解され、「下」は「すぐ下方（真下）」であることを意味すると理解される。
【０１０６】
「上方」、「下方」などの用語は、前述の「上（ｕｐ）」、「下（ｄｏｗｎ）」、「上部（ｔｏｐ）」、「底部（ｂｏｔｔｏｍ）」などの用語と同様の方法で理解されることも同様に理解されよう。これらの用語は、検討を容易にするために使用されることがあるが、特許請求の範囲に記載された主題の範囲を必ずしも制限することを意図するものではない。例えば、一例として、用語「上方」は、例えば逆さまになっている実施形態と比較して、上下関係が正しい実施形態である状況だけに特許請求の範囲が限定されることを示唆することを意味するものではない。一例としてフリップチップが挙げられ、ここでは例えば、様々な時点での（例えば製造中の）向きが必ずしも最終製品の向きに対応するとは限らない。従って、一例として、ある物体が特定の向き、例えば逆さまである向きで適用可能な特許請求の範囲内にある場合、一例としては同様に、たとえ適用可能な文字上の特許請求の範囲の表現が別の方法で解釈される可能性があるとしても、それはまた別の向き、例えば上下関係が正しい向きでも適用可能な特許請求の範囲内に含まれると解釈されることが意図され、逆もまた同様である。当然のことながら、やはり、特許出願の明細書において常にそうであるように、説明及び／又は使用法の特定の文脈は、描かれるべき合理的な推論に関して有用な指針を提供する。
【０１０７】
特に断らない限り、本開示の文脈において、用語「又は」は、Ａ、Ｂ、又はＣなどのリストを関連付けるために使用される場合、ここでは包括的な意味で使用されるＡ、Ｂ、及びＣ、並びにここでは排他的な意味で使用されるＡ、Ｂ、又はＣを意味することを意図する。この理解の下で、「及び」は包括的な意味で使用され、Ａ、Ｂ、及びＣを意味することを意図する；一方で、「及び／又は」は、前述の意味のすべてが意図されていることを明確にするために十分な注意を払って使用することができるが、そのような使用は必須ではない。加えて、用語「１つ又は複数」及び／又は類似の用語は、単数形で任意の特徴、構造、特性などを説明するために使用され、「及び／又は」はまた、複数の特徴、構造、特性など及び／又はそれらの幾つかの他の組み合わせを説明するためにも使用される。さらに、「第１」、「第２」、「第３」などの用語は、明示的に示されていない限り、一例として、数値の制限を与える又は特定の順序を示唆するのではなく、異なる構成要素などの異なる態様を区別するために使用される。同様に、「基づく」及び／又は類似の用語は、必ずしも要素の網羅的なリストを伝えることを意図するものではなく、必ずしも明示的に説明されていない追加の因子の存在を許容するものとして理解される。
【０１０８】
さらに、特許請求の範囲に記載された主題の実施に関連し、かつ度合いに関する試験、測定、及び／又は仕様の対象となる状況については、以下のように理解されることが意図されている。一例として、所与の状況において、物理的特性の値が測定されるべきであると仮定する。実施例を続ける少なくとも特性に関しての度合いに関する試験、測定、及び／又は仕様に対する代替的な合理的アプローチが、少なくとも実施目的のために当業者に合理的に生じる可能性がある場合、特に断りのない限り、特許請求の範囲に記載された主題はそれらの代替的な合理的アプローチを網羅することが意図される。一例として、ある領域にわたる測定値のプロットが作成され、特許請求の範囲に記載された主題の実施がその領域にわたる勾配の測定値を用いることを意味するが、その領域にわたる勾配を推定するための様々な合理的かつ代替技術が存在する場合、別段の明示的な指示がない限り、それらの合理的な代替技術が同一の値、同一の測定値又は同一の結果を提供しない場合であっても、特許請求の範囲に記載された主題はそれらの合理的な代替技術を網羅することが意図される。
【０１０９】
さらに、単純な例として「光学」又は「電気」を使用する、特徴、構造、特性などとともに使用される場合の用語「タイプ（型、ｔｙｐｅ）」及び／又は「類似（様、ｌｉｋｅ）」は、特徴、構造、特性などの少なくとも一部及び／又はそれに関連するものを、小さい変化がその特徴、構造、特性などが存在するこのような変化とともに依然として優勢に存在すると見なされるように十分小さい場合、たとえ特徴、構造、特性などと完全に一致していないと見なされる可能性のある変化であってもその小さな変化により一般的にその特徴、構造、特性などが「タイプ（型）」である及び／又は「類似（様）」であること（例えば「光学型」である又は「光学様」であることなど）から妨げられないように意味することに留意されたい。従って、この例を続けると、光学型及び／又は光学様特性との用語は、必然的に光学特性を含むことを意図している。同様に、別の例として、電気型及び／又は電気様性質との用語は、必然的に電気性質を含むことを意図している。本開示の明細書は単に１つ又は複数の例示的な例を提供するものであり、特許請求の範囲に記載された主題は１つ又は複数の例示的な例に限定されないことが意図されることに留意されたい；しかしながら、やはり、特許出願の明細書において常にそうであるように、説明及び／又は使用法の特定の文脈は、描かれるべき合理的な推論に関して有用な指針を提供する。前述の説明では、特許請求の範囲に記載された主題の様々な態様が説明されてきた。説明の目的のために、例として、量、システム及び／又は構成などの詳細が述べられた。他の例では、特許請求の範囲に記載された主題を不明瞭にしないように、よく知られている特徴は省略及び／又は簡略化した。本明細書では特定の特徴を例示及び／又は説明してきたが、今や当業者には多くの修正、置換、変更及び／又は均等物が思い浮かぶであろう。従って、添付の特許請求の範囲は、特許請求の範囲に記載された主題の中に含まれるすべての修正及び／又は変更を網羅するように意図されていることを理解されたい。
【符号の説明】
【０１１０】
１００          ＣＥＳデバイス
１０１、１０３  導電端子
１０２          材料、ＣＥＭ
１１０          例示的な記号
２１０          可変レジスタ
２２０          可変キャパシタ
４０２、５０２、６０２、７０２、８０２、１１０２  端子
４１２          スイッチング領域を形成する層、真性部分
４１４          真性部分
４２２          導電領域を形成する層、ｐ型ドープ部分
４２６          ｐ型ドープ層
５０４、５１０  真性ノンドープＣＥＭから形成された層
６０４          ＣＥＭ部分
５１４、５１６  異なるドーパントで形成された層
７０４、８０４、１１０８、１２０５、１３０６  導電領域、導電部分
７０６、８０６、１１０６、１２０４、１３０４  （介在）スイッチング領域
７０８          ゲート端子
７１０          一対のゲート端子
７１２          ３つ以上のゲート端子
８１２          少なくとも部分的に光透過性の電極
９０２、９０４、９０６、９１２  デバイス
１１０４        半導体デバイスの領域
１２０２、１２１２、１２１４  論理トランジスタ
１２０３、１２０６、１３０２  電極部分、電極
１２０４        ＣＥＭデバイス
１２０５        導電領域
１２０８、１２１０  １つ又は複数のＣＥＭ層
１３０８        基板
【図１Ａ】
2019532508.tif 000010
【図１Ｂ】
2019532508.tif 000011
【図２】
2019532508.tif 000012
【図３】
2019532508.tif 000013
【図４Ａ】
2019532508.tif 000014
【図４Ｂ】
2019532508.tif 000015
【図４Ｃ】
2019532508.tif 000016
【図４Ｄ】
2019532508.tif 000017
【図４Ｅ】
2019532508.tif 000018
【図４Ｆ】
2019532508.tif 000019
【図５Ａ】
2019532508.tif 000020
【図５Ｂ】
2019532508.tif 000021
【図５Ｃ】
2019532508.tif 000022
【図５Ｄ】
2019532508.tif 000023
【図６Ａ】
2019532508.tif 000024
【図６Ｂ】
2019532508.tif 000025
【図６Ｃ】
2019532508.tif 000026
【図６Ｄ】
2019532508.tif 000027
【図６Ｅ】
2019532508.tif 000028
【図７Ａ】
2019532508.tif 000029
【図７Ｂ】
2019532508.tif 000030
【図７Ｃ】
2019532508.tif 000031
【図８Ａ】
2019532508.tif 000032
【図８Ｂ】
2019532508.tif 000033
【図９Ａ】
2019532508.tif 000034
【図９Ｂ】
2019532508.tif 000035
【図１０Ａ】
2019532508.tif 000036
【図１０Ｂ】
2019532508.tif 000037
【図１０Ｃ】
2019532508.tif 000038
【図１０Ｄ】
2019532508.tif 000039
【図１１】
2019532508.tif 000040
【図１２】
2019532508.tif 000041
【図１３Ａ】
2019532508.tif 000042
【図１３Ｂ】
2019532508.tif 000043
【図１３Ｃ】
2019532508.tif 000044
【図１３Ｄ】
2019532508.tif 000045
【図１３Ｅ】
2019532508.tif 000046
【図１３Ｆ】
2019532508.tif 000047
【図１３Ｇ】
2019532508.tif 000048
【図１４】
2019532508.tif 000049
【図１５】
2019532508.tif 000050
【国際調査報告】
2019532508.tif 000051
2019532508.tif 000052
2019532508.tif 000053
2019532508.tif 000054
2019532508.tif 000055