(57)【要約】  本発明は、薄膜トランジスタアレイ基板及び表示パネルに関する。共通線とデータ線によって寄生容量が形成され、比較的に大きな抵抗値を有する接続線に接続されるデータ線と、対応する共通線によって形成される寄生容量の容量値は、比較的に小さな容量値を有する接続線に接続されるデータ線と、対応する共通線によって形成される寄生容量の容量値によりも小さい。これによって、表示される画像に輝度ムラが生じた帯状の光ストリップの発生を回避することができる。【選択図】図３
2019536093.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタアレイ基板であって、前記薄膜トランジスタアレイ基板の非表示領域に位置する複数のファンアウト領域と、第一方向に延在する複数本の走査線と、複数のデータ線の組み合わせと、複数の共通線の組み合わせと、複数の接続線の組み合わせと、を含み、
前記薄膜トランジスタアレイ基板の表示領域は、前記複数のファンアウト領域に対応して複数のサブ表示領域に分割され、前記サブ表示領域と前記ファンアウト領域とは一対一に対応して分布され、
前記データ線の組み合わせ毎に、前記第一方向に対して垂直な第二方向に延在する複数本のデータ線を含み、前記共通線の組み合わせは、前記データ線と交差して設けられた複数本の共通線を含み、前記共通線と前記データ線との重畳領域によって寄生容量が形成され、
前記複数の接続線の組み合わせにおける各組み合わせは、それぞれ一つの前記ファンアウト領域内に位置し、前記接続線の組み合わせは、前記データ線に接続された複数本の接続線を含み、
大きな抵抗値を有する接続線に接続されたデータ線と、対応する前記共通線によって形成された前記寄生容量の容量値は、小さな抵抗値を有する接続線に接続されたデータ線と、対応する前記共通線によって形成された前記寄生容量の容量値よりも小さく、
前記接続線の抵抗値は、前記ファンアウト領域の中央領域から前記ファンアウト領域の両側領域に向かって徐々に増大し、
前記ファンアウト領域の中央領域に位置する前記接続線は、前記サブ表示領域の中央領域に位置する前記データ線に接続され、前記ファンアウト領域の両側領域に位置する前記接続線は、前記サブ表示領域の両側領域に位置する前記データ線に接続され、
前記データ線の組み合わせと前記共通線の組み合わせによって構成された、複数の前記寄生容量の容量値は、前記サブ表示領域の中央領域から前記サブ表示領域の両側領域に向かって徐々に減少し、
前記共通線は、前記データ線に対して平行である第一サブラインと、前記走査線に対して平行である、少なくとも一本の第二サブラインとを含み、前記第二サブラインと前記走査線のいずれも第一金属層で形成され、前記第一サブラインと前記データ線のいずれも第二金属層で形成され、前記第一サブラインと前記第二サブラインは、前記走査線と前記データ線との間の絶縁層に穿設されたビアを介して接続され、前記寄生容量は、前記データ線と前記共通線の前記第二サブラインによって構成されることを特徴とする薄膜トランジスタアレイ基板。
【請求項２】
請求項１に記載の薄膜トランジスタアレイ基板において、
前記接続線の組み合わせは、少なくとも一本の第一接続線と、少なくとも一本の第二接続線と、少なくとも一本の第三接続線とを含み、前記データ線の組み合わせは、少なくとも一本の第一データ線と、少なくとも一本の第二データ線と、少なくとも一本の第三データ線とを含み、前記共通線の組み合わせは、少なくとも一本の第一共通線と、少なくとも一本の第二共通線と、少なくとも一本の第三共通線とを含み、
前記第一接続線は前記ファンアウト領域の中央領域に位置し、前記第二接続線と前記第三接続線のそれぞれが、前記ファンアウト領域の両側領域に位置し、
前記第一データ線と前記第一共通線のいずれも、前記サブ表示領域の中央領域に位置し、前記第二データ線と前記第二共通線のいずれも、前記サブ表示領域の一方の側に位置し、前記第三データ線と前記第三共通線のいずれも、前記サブ表示領域の他方の側に位置し、
前記第一データ線は前記第一接続線に接続され、前記第二データ線は前記第二接続線に接続され、前記第三データ線は前記第三接続線に接続され、
前記第一共通線と前記第一データ線によって構成される第一寄生容量の第一容量値は、前記第一接続線の第一抵抗値とマッチングし、前記第二共通線と前記第二データ線によって構成される第二寄生容量の第二容量値は、前記第二接続線の第二抵抗値とマッチングし、前記第三共通線と前記第三データ線によって構成される第三寄生容量の第三容量値は、前記第三接続線の第三抵抗値とマッチングすることを特徴とする薄膜トランジスタアレイ基板。
【請求項３】
請求項１に記載の前記薄膜トランジスタアレイ基板において、
前記ファンアウト領域の中央領域に位置する前記接続線の抵抗値は、前記ファンアウト領域の両側領域に位置する前記接続線の抵抗値よりも小さく、前記サブ表示領域の中央領域に位置する前記寄生容量の容量値は、前記サブ表示領域の両側領域に位置する前記寄生容量の容量値よりも大きいことを特徴とする薄膜トランジスタアレイ基板。
【請求項４】
請求項１に記載の薄膜トランジスタアレイ基板において、
前記接続線の抵抗値は前記ファンアウト領域の中央領域から前記ファンアウト領域の両側領域に向かって徐々に増大し、前記接続線に対応して接続された前記データ線と前記共通線との重畳面積は前記サブ表示領域の中央領域から前記サブ表示領域の両側領域に向かって減少することを特徴とする薄膜トランジスタアレイ基板。
【請求項５】
請求項１に記載の薄膜トランジスタアレイ基板において、
前記接続線の抵抗値は前記ファンアウト領域の中央領域から前記ファンアウト領域の両側領域に向かって徐々に増大し、前記接続線に対応して接続された前記データ線と前記共通線との間の絶縁層の厚さは、前記サブ表示領域の中央領域から前記サブ表示領域の両側領域に向かって徐々に増大することを特徴とする薄膜トランジスタアレイ基板。
【請求項６】
薄膜トランジスタアレイ基板であって、前記薄膜トランジスタアレイ基板の非表示領域に位置する複数のファンアウト領域と、第一方向に延在する複数本の走査線と、複数のデータ線の組み合わせと、複数の共通線の組み合わせと、複数の接続線の組み合わせと、を含み、
前記薄膜トランジスタアレイ基板の表示領域は、前記複数のファンアウト領域に対応して複数のサブ表示領域に分割され、前記サブ表示領域と前記ファンアウト領域とは一対一に対応して分布され、
前記データ線の組み合わせ毎に、前記第一方向に対して垂直な第二方向に延在する複数本のデータ線を含み、前記共通線の組み合わせは、前記データ線と交差して設けられた複数本の共通線を含み、前記共通線と前記データ線との重畳領域によって寄生容量が形成され、
前記複数の接続線の組み合わせにおける各組み合わせは、それぞれ一つの前記ファンアウト領域内に位置し、前記接続線の組み合わせは、前記データ線に接続された複数本の接続線を含み、
大きな抵抗値を有する接続線に接続されたデータ線と、対応する前記共通線によって形成された前記寄生容量の容量値は、小さな抵抗値を有する接続線に接続されたデータ線と、対応する前記共通線によって形成された前記寄生容量の容量値よりも小さい薄膜トランジスタアレイ基板。
【請求項７】
請求項６に記載の薄膜トランジスタアレイ基板において、
前記接続線の抵抗値は、前記ファンアウト領域の中央領域から前記ファンアウト領域の両側領域に向かって徐々に増大し、
前記ファンアウト領域の中央領域に位置する前記接続線は、前記サブ表示領域の中央領域に位置する前記データ線に接続され、前記ファンアウト領域の両側領域に位置する前記接続線は、前記サブ表示領域の両側領域に位置する前記データ線に接続され、
前記データ線の組み合わせと前記共通線の組み合わせによって構成された、複数の前記寄生容量の容量値は、前記サブ表示領域の中央領域から前記サブ表示領域の両側領域に向かって徐々に減少することを特徴とする薄膜トランジスタアレイ基板。
【請求項８】
請求項６に記載の薄膜トランジスタアレイ基板において、
上記薄膜トランジスタアレイ基板において、前記共通線は、前記データ線に対して平行である第一サブラインと、
前記走査線に対して平行である、少なくとも一本の第二サブラインとを含み、
前記第二サブラインと前記走査線のいずれも第一金属層で形成され、前記第一サブラインと前記データ線のいずれも第二金属層で形成され、前記第一サブラインと前記第二サブラインは、前記走査線と前記データ線との間の絶縁層に穿設されたビアを介して接続され、
前記寄生容量は、前記データ線と前記共通線の前記第二サブラインによって構成されることを特徴とする薄膜トランジスタアレイ基板。
【請求項９】
請求項６に記載の薄膜トランジスタアレイ基板において、
前記接続線の組み合わせは、少なくとも一本の第一接続線と、少なくとも一本の第二接続線と、少なくとも一本の第三接続線とを含み、前記データ線の組み合わせは、少なくとも一本の第一データ線と、少なくとも一本の第二データ線と、少なくとも一本の第三データ線とを含み、前記共通線の組み合わせは、少なくとも一本の第一共通線と、少なくとも一本の第二共通線と、少なくとも一本の第三共通線とを含み、
前記第一接続線は前記ファンアウト領域の中央領域に位置し、前記第二接続線と前記第三接続線のそれぞれが、前記ファンアウト領域の両側領域に位置し、
前記第一データ線と前記第一共通線のいずれも、前記サブ表示領域の中央領域に位置し、前記第二データ線と前記第二共通線のいずれも、前記サブ表示領域の一方の側に位置し、前記第三データ線と前記第三共通線のいずれも、前記サブ表示領域の他方の側に位置し、
前記第一データ線は前記第一接続線に接続され、前記第二データ線は前記第二接続線に接続され、前記第三データ線は前記第三接続線に接続され、
前記第一共通線と前記第一データ線によって構成される第一寄生容量の第一容量値は、前記第一接続線の第一抵抗値とマッチングし、前記第二共通線と前記第二データ線によって構成される第二寄生容量の第二容量値は、前記第二接続線の第二抵抗値とマッチングし、前記第三共通線と前記第三データ線によって構成される第三寄生容量の第三容量値は、前記第三接続線の第三抵抗値とマッチングすることを特徴とする薄膜トランジスタアレイ基板。
【請求項１０】
請求項９に記載の薄膜トランジスタアレイ基板において、
前記第一共通線と前記第一データ線の重畳部分は第一面積を有し、前記第二共通線と前記第二データ線との重畳部分は第二面積を有し、前記第三共通線と前記第三データ線の重畳部分は第三面積を有し、
前記第一共通線と前記第一データ線の重畳部分は第一ピッチを有し、前記第二共通線と前記第二データ線の重畳部分は第二ピッチを有し、前記第三共通線と前記第三データ線の重畳部分は第三ピッチを有し、
前記第一面積と前記第一ピッチとの比である第一の比は、前記第二面積と前記第二ピッチとの比である第二の比、及び前記第三面積と前記第三ピッチとの比である第三の比よりも大きいことを特徴とする薄膜トランジスタアレイ基板。
【請求項１１】
請求項６に記載の薄膜トランジスタアレイ基板において、
前記ファンアウト領域の中央領域に位置する前記接続線の抵抗値は、前記ファンアウト領域の両側領域に位置する前記接続線の抵抗値よりも小さく、前記サブ表示領域の中央領域に位置する前記寄生容量の容量値は、前記サブ表示領域の両側領域に位置する前記寄生容量の容量値よりも大きいことを特徴とする薄膜トランジスタアレイ基板。
【請求項１２】
請求項６に記載の薄膜トランジスタアレイ基板において、
前記接続線の抵抗値は、前記ファンアウト領域の中央領域から前記ファンアウト領域の両側領域に向かって徐々に増大し、
前記接続線に対応して接続された前記データ線と前記共通線との重畳面積は前記サブ表示領域の中央領域から前記サブ表示領域の両側領域に向かって減少することを特徴とする薄膜トランジスタアレイ基板。
【請求項１３】
請求項６に記載の薄膜トランジスタアレイ基板において、
前記接続線の抵抗値は前記ファンアウト領域の中央領域から前記ファンアウト領域の両側領域に向かって徐々に増大し、
前記接続線に対応して接続された前記データ線と前記共通線との間の絶縁層の厚さは、前記サブ表示領域の中央領域から前記サブ表示領域の両側領域に向かって徐々に増大することを特徴とする薄膜トランジスタアレイ基板。
【請求項１４】
請求項６に記載の薄膜トランジスタアレイ基板において、
前記サブ表示領域内において、大きな抵抗値を有する接続線に接続されたデータ線と前記共通線との間の重畳面積は、小さな抵抗値を有する接続線に接続されたデータ線と前記共通線との間の重畳面積よりも小さいことを特徴とする薄膜トランジスタアレイ基板。
【請求項１５】
請求項６に記載の薄膜トランジスタアレイ基板において、
前記サブ表示領域内において、大きな抵抗値を有する接続線に接続されたデータ線と前記共通線との間の絶縁層の厚さは、小さな抵抗値を有する接続線に接続されたデータ線と前記共通線との間の絶縁層の厚さよりも大きいことを特徴とする薄膜トランジスタアレイ基板。
【請求項１６】
請求項６に記載の薄膜トランジスタアレイ基板において、
前記サブ表示領域内において、前記複数本のデータ線によって伝送されるデータ信号の電流強度が所定範囲内になることを保証できるように、大きな抵抗値を有する接続線に接続される前記寄生容量の容量値が比較的に小さなものであることを特徴とする薄膜トランジスタアレイ基板。
【請求項１７】
請求項６に記載の薄膜トランジスタアレイ基板において、
前記サブ表示領域は長尺状であり、前記サブ表示領域の長さ方向は前記第二方向に対して平行であり、少なくとも二つの前記サブ表示領域は、前記第一方向に一次元アレイの形で配列され、前記ファンアウト領域は前記サブ表示領域の一端に位置することを特徴とする薄膜トランジスタアレイ基板。
【請求項１８】
請求項６に記載の薄膜トランジスタアレイ基板において、
前記走査線と前記第二サブラインのいずれも前記基板に設置されており、
前記薄膜トランジスタアレイ基板は、さらに絶縁層を備え、該絶縁層は前記走査線と、前記第二サブラインと前記基板に設置されており、
前記データ線と前記第一サブラインのいずれも、前記絶縁層に設置されていることを特徴とする薄膜トランジスタアレイ基板。
【請求項１９】
請求項６に記載の薄膜トランジスタアレイ基板において、
前記ファンアウト領域における前記接続線の抵抗値は前記接続線の長さに対応しており、前記ファンアウト領域の中央領域に位置する前記接続線の長さは、前記ファンアウト領域の両側領域に位置する前記接続線の長さよりも短いことを特徴とする薄膜トランジスタアレイ基板。
【請求項２０】
請求項６〜請求項１９のいずれか一項に記載の薄膜トランジスタアレイ基板を備えることを特徴とする表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示の技術分野に関し、特に薄膜トランジスタアレイ基板及び表示パネルに関する。
【背景技術】
【０００２】
従来の薄膜トランジスタアレイ基板は、一般的に、少なくとも一部が前記薄膜トランジスタアレイ基板のファンアウト（Ｆａｎ−ｏｕｔ）領域に配置されたデータ線を含む。ところで、ファンアウト領域の空間に限りがあるため、前記データ線を前記ファンアウト領域に規則的に設置するために、一部のデータ線の長さをその他の部分のデータ線の長さよりも長く設定する必要がある。しかし、異なるデータ線の長さが異なるため、異なるデータ線の抵抗値が異なり、比較的に短いデータ線の抵抗値が小さく、比較的に長いデータ線の抵抗値が大きくなる。このため、異なる長さを持つデータ線によって伝送されたデータ信号の電流強度が異なり、相応的に、異なる長さを持つデータ線に対応する画素列に表示される画像の輝度が異なる。この場合、前記薄膜トランジスタアレイ基板を含む表示パネルによって表示される画像に垂直な白黒チェッカーのような帯状の光ストリップが現れる。
【０００３】
よって、上記技術的課題を解決するために、新たな技術案を提供する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、表示される画像に輝度ムラが生じた帯状の光ストリップの発生を回避することができる薄膜トランジスタアレイ基板及び表示パネルを提供することである。
【課題を解決するための手段】
【０００５】
上記問題を解決するために、本発明の技術案は以下のものである。
【０００６】
薄膜トランジスタアレイ基板であって、前記薄膜トランジスタアレイ基板の非表示領域に位置する複数のファンアウト領域と、第一方向に延在する複数本の走査線と、複数のデータ線の組み合わせと、複数の共通線の組み合わせと、複数の接続線の組み合わせと、を備え、
前記薄膜トランジスタアレイ基板の表示領域は、前記複数のファンアウト領域に対応して複数のサブ表示領域に分割され、前記サブ表示領域と前記ファンアウト領域とは一対一に対応して分布され、
前記データ線の組み合わせ毎に、前記第一方向に対して垂直な第二方向に延在する複数本のデータ線を含み、前記共通線の組み合わせは、前記データ線と交差して設けられた複数本の共通線を含み、前記共通線と前記データ線との重畳領域によって寄生容量が形成され、
複数の接続線の組み合わせにおける各組み合わせは、それぞれ一つの前記ファンアウト領域内に位置し、前記接続線の組み合わせは、前記データ線に接続された複数本の接続線を含み、
大きな抵抗値を有する接続線に接続されたデータ線と、対応する前記共通線によって形成された前記寄生容量の容量値は、小さな抵抗値を有する接続線に接続されたデータ線と、対応する前記共通線によって形成された前記寄生容量の容量値よりも小さく、
前記接続線の抵抗値は、前記ファンアウト領域の中央領域から前記ファンアウト領域の両側領域に向かって徐々に増大し、
前記ファンアウト領域の中央領域に位置する前記接続線は、前記サブ表示領域の中央領域に位置する前記データ線に接続され、前記ファンアウト領域の両側領域に位置する前記接続線は、前記サブ表示領域の両側領域に位置する前記データ線に接続され、
前記データ線の組み合わせと前記共通線の組み合わせによって構成された、複数の前記寄生容量の容量値は、前記サブ表示領域の中央領域から前記サブ表示領域の両側領域に向かって徐々に減少し、
前記共通線は、前記データ線に対して平行である第一サブラインと、前記走査線に対して平行である、少なくとも一本の第二サブラインとを含み、前記第二サブラインと前記走査線のいずれも第一金属層で形成され、前記第一サブラインと前記データ線のいずれも第二金属層で形成され、前記第一サブラインと前記第二サブラインは、前記走査線と前記データ線との間の絶縁層に穿設されたビアを介して接続され、前記寄生容量は、前記データ線と前記共通線の前記第二サブラインによって構成されることを特徴とする。
【０００７】
上記薄膜トランジスタアレイ基板において、
前記接続線の組み合わせは、少なくとも一本の第一接続線と、少なくとも一本の第二接続線と、少なくとも一本の第三接続線とを含み、前記データ線の組み合わせは、少なくとも一本の第一データ線と、少なくとも一本の第二データ線と、少なくとも一本の第三データ線とを含み、前記共通線の組み合わせは、少なくとも一本の第一共通線と、少なくとも一本の第二共通線と、少なくとも一本の第三共通線とを含み、前記第一接続線は前記ファンアウト領域の中央領域に位置し、前記第二接続線と前記第三接続線のそれぞれが、前記ファンアウト領域の両側領域に位置し、前記第一データ線と前記第一共通線のいずれも、前記サブ表示領域の中央領域に位置し、前記第二データ線と前記第二共通線のいずれも、前記サブ表示領域の一方の側に位置し、前記第三データ線と前記第三共通線のいずれも、前記サブ表示領域の他方の側に位置し、前記第一データ線は前記第一接続線に接続され、前記第二データ線は前記第二接続線に接続され、前記第三データ線は前記第三接続線に接続され、前記第一共通線と前記第一データ線によって構成される第一寄生容量の第一容量値は、前記第一接続線の第一抵抗値とマッチングし、前記第二共通線と前記第二データ線によって構成される第二寄生容量の第二容量値は、前記第二接続線の第二抵抗値とマッチングし、前記第三共通線と前記第三データ線によって構成される第三寄生容量の第三容量値は、前記第三接続線の第三抵抗値とマッチングする。
【０００８】
上記薄膜トランジスタアレイ基板において、前記ファンアウト領域の中央領域に位置する前記接続線の抵抗値は、前記ファンアウト領域の両側領域に位置する前記接続線の抵抗値よりも小さく、前記サブ表示領域の中央領域に位置する前記寄生容量の容量値は、前記サブ表示領域の両側領域に位置する前記寄生容量の容量値よりも大きい。
【０００９】
上記薄膜トランジスタアレイ基板において、前記接続線の抵抗値は前記ファンアウト領域の中央領域から前記ファンアウト領域の両側領域に向かって徐々に増大し、前記接続線に対応して接続された前記データ線と前記共通線との重畳面積は前記サブ表示領域の中央領域から前記サブ表示領域の両側領域に向かって減少する。
【００１０】
上記薄膜トランジスタアレイ基板において、前記接続線の抵抗値は前記ファンアウト領域の中央領域から前記ファンアウト領域の両側領域に向かって徐々に増大し、前記接続線に対応して接続された前記データ線と前記共通線との間の絶縁層の厚さは、前記サブ表示領域の中央領域から前記サブ表示領域の両側領域に向かって徐々に増大する。
【００１１】
薄膜トランジスタアレイ基板であって、前記薄膜トランジスタアレイ基板の非表示領域に位置する複数のファンアウト領域と、第一方向に延在する複数本の走査線と、複数のデータ線の組み合わせと、複数の共通線の組み合わせと、複数の接続線の組み合わせと、を備え、
【００１２】
前記薄膜トランジスタアレイ基板の表示領域は、前記複数のファンアウト領域に対応して複数のサブ表示領域に分割され、前記サブ表示領域と前記ファンアウト領域とは一対一に対応して分布され、
【００１３】
前記データ線の組み合わせ毎に、前記第一方向に対して垂直な第二方向に延在する複数本のデータ線を含み、前記共通線の組み合わせは、前記データ線と交差して設けられた複数本の共通線を含み、前記共通線と前記データ線との重畳領域によって寄生容量が形成され、
【００１４】
複数の接続線の組み合わせにおける各組み合わせは、それぞれ一つの前記ファンアウト領域内に位置し、前記接続線の組み合わせは、前記データ線に接続された複数本の接続線を含み、
【００１５】
大きな抵抗値を有する接続線に接続されたデータ線と、対応する前記共通線によって形成された前記寄生容量の容量値は、小さな抵抗値を有する接続線に接続されたデータ線と、対応する前記共通線によって形成された前記寄生容量の容量値よりも小さい。
【００１６】
上記薄膜トランジスタアレイ基板において、前記接続線の抵抗値は、前記ファンアウト領域の中央領域から前記ファンアウト領域の両側領域に向かって徐々に増大し、前記ファンアウト領域の中央領域に位置する前記接続線は、前記サブ表示領域の中央領域に位置する前記データ線に接続され、前記ファンアウト領域の両側領域に位置する前記接続線は、前記サブ表示領域の両側領域に位置する前記データ線に接続され、前記データ線の組み合わせと前記共通線の組み合わせによって構成された、複数の前記寄生容量の容量値は、前記サブ表示領域の中央領域から前記サブ表示領域の両側領域に向かって徐々に減少する。
【００１７】
上記薄膜トランジスタアレイ基板において、前記共通線は、前記データ線に対して平行である第一サブラインと、前記走査線に対して平行である、少なくとも一本の第二サブラインとを含み、前記第二サブラインと前記走査線のいずれも第一金属層で形成され、前記第一サブラインと前記データ線のいずれも第二金属層で形成され、前記第一サブラインと前記第二サブラインは、前記走査線と前記データ線との間の絶縁層に穿設されたビアを介して接続され、前記寄生容量は、前記データ線と前記共通線の前記第二サブラインによって構成される。
【００１８】
上記薄膜トランジスタアレイ基板において、前記接続線の組み合わせは、少なくとも一本の第一接続線と、少なくとも一本の第二接続線と、少なくとも一本の第三接続線とを含み、前記データ線の組み合わせは、少なくとも一本の第一データ線と、少なくとも一本の第二データ線と、少なくとも一本の第三データ線とを含み、前記共通線の組み合わせは、少なくとも一本の第一共通線と、少なくとも一本の第二共通線と、少なくとも一本の第三共通線とを含み、前記第一接続線は前記ファンアウト領域の中央領域に位置し、前記第二接続線と前記第三接続線のそれぞれが、前記ファンアウト領域の両側領域に位置し、前記第一データ線と前記第一共通線のいずれも、前記サブ表示領域の中央領域に位置し、前記第二データ線と前記第二共通線のいずれも、前記サブ表示領域の一方の側に位置し、前記第三データ線と前記第三共通線のいずれも、前記サブ表示領域の他方の側に位置し、前記第一データ線は前記第一接続線に接続され、前記第二データ線は前記第二接続線に接続され、前記第三データ線は前記第三接続線に接続され、前記第一共通線と前記第一データ線によって構成される第一寄生容量の第一容量値は、前記第一接続線の第一抵抗値とマッチングし、前記第二共通線と前記第二データ線によって構成される第二寄生容量の第二容量値は、前記第二接続線の第二抵抗値とマッチングし、前記第三共通線と前記第三データ線によって構成される第三寄生容量の第三容量値は、前記第三接続線の第三抵抗値とマッチングする。
【００１９】
上記薄膜トランジスタアレイ基板において、前記第一共通線と前記第一データ線の重畳部分は第一面積を有し、前記第二共通線と前記第二データ線との重畳部分は第二面積を有し、前記第三共通線と前記第三データ線の重畳部分は第三面積を有して、前記第一共通線と前記第一データ線の重畳部分は第一ピッチを有し、前記第二共通線と前記第二データ線の重畳部分は第二ピッチを有し、前記第三共通線と前記第三データ線の重畳部分は第三ピッチを有して、前記第一面積と前記第一ピッチとの比である第一の比は、前記第二面積と前記第二ピッチとの比である第二の比、及び前記第三面積と前記第三ピッチとの比である第三の比よりも大きい。
【００２０】
上記前記薄膜トランジスタアレイ基板において、前記ファンアウト領域の中央領域に位置する前記接続線の抵抗値は、前記ファンアウト領域の両側領域に位置する前記接続線の抵抗値よりも小さく、前記サブ表示領域の中央領域に位置する前記寄生容量の容量値は、前記サブ表示領域の両側領域に位置する前記寄生容量の容量値よりも大きい。
【００２１】
上記前記薄膜トランジスタアレイ基板において、前記接続線の抵抗値は、前記ファンアウト領域の中央領域から前記ファンアウト領域の両側領域に向かって徐々に増大し、前記接続線に対応して接続された前記データ線と前記共通線との重畳面積は前記サブ表示領域の中央領域から前記サブ表示領域の両側領域に向かって減少する。
【００２２】
上記前記薄膜トランジスタアレイ基板において、前記接続線の抵抗値は前記ファンアウト領域の中央領域から前記ファンアウト領域の両側領域に向かって徐々に増大し、前記接続線に対応して接続された前記データ線と前記共通線との間の絶縁層の厚さは、前記サブ表示領域の中央領域から前記サブ表示領域の両側領域に向かって徐々に増大する。
【００２３】
上記薄膜トランジスタアレイ基板において、前記サブ表示領域内において、大きな抵抗値を有する接続線に接続されたデータ線と前記共通線との間の重畳面積は、小さな抵抗値を有する接続線に接続されたデータ線と前記共通線との間の重畳面積よりも小さい。
【００２４】
上記薄膜トランジスタアレイ基板において、前記サブ表示領域内において、大きな抵抗値を有する接続線に接続されたデータ線と前記共通線との間の絶縁層の厚さは、小さな抵抗値を有する接続線に接続されたデータ線と前記共通線との間の絶縁層の厚さよりも大きい。
【００２５】
上記薄膜トランジスタアレイ基板において、前記複数本のデータ線によって伝送されるデータ信号の電流強度が所定範囲内になることを保証できるように、大きな抵抗値を有する接続線に接続される前記寄生容量の容量値が比較的に小さなものである。
【００２６】
上記薄膜トランジスタアレイ基板において、前記サブ表示領域は長尺状であり、前記サブ表示領域の長さ方向は前記第二方向に対して平行であり、少なくとも二つの前記サブ表示領域は、前記第一方向に一次元アレイの形で配列され、前記ファンアウト領域は前記サブ表示領域の一端に位置する。
【００２７】
上記薄膜トランジスタアレイ基板において、前記走査線と前記第二サブラインのいずれも前記基板に設置されており、前記薄膜トランジスタアレイ基板は、さらに絶縁層を備え、該絶縁層は前記走査線と、前記第二サブラインと前記基板に設置されており、前記データ線と前記第一サブラインのいずれも、前記絶縁層に設置されている
【００２８】
上記薄膜トランジスタアレイ基板において、前記ファンアウト領域における前記接続線の抵抗値は前記接続線の長さに対応しており、前記ファンアウト領域の中央領域に位置する前記接続線の長さは、前記ファンアウト領域の両側領域に位置する前記接続線の長さよりも短い。
【００２９】
前記薄膜トランジスタアレイ基板を含むことを特徴とする表示パネル。
【発明の効果】
【００３０】
本発明は、従来の技術と比べて、表示された画像に輝度が一致しない帯状光ストリップが現れることを回避することができる。
【図面の簡単な説明】
【００３１】
本発明の上記内容をより分かりやすくするために、好ましい実施例を以下に挙げ、図面を参照しながら以下のように詳細に説明する。
【図１】本発明の薄膜トランジスタアレイ基板を示す図である。
【図２】図１のエリアＡを示す図である。
【図３】図１又は図２のファンアウト領域の接続線の抵抗値とサブ表示領域の寄生容量の容量値との関係を示す図である。
【図４】図１又は図２のサブ表示領域の中央領域及び両側領域に位置するデータ線、共通線、画素単位における信号の波形図である。
【発明を実施するための最良の形態】
【００３２】
本明細書で使用される用語「実施形態」は、実例、例示又は例証である。また、本明細書及び添付の請求の範囲に使用される冠詞「一」は、特段に指定しない限り、又は前後文から「一つ」であることを明確に特定できる場合以外に、一般的に“一つ又は複数”と解釈されることができる。
【００３３】
本発明の表示パネルは、ＴＦＴ―ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ／薄膜トランジスタ液晶表示パネル）であってもよい。
【００３４】
前記表示パネルは、薄膜トランジスタアレイ基板、液晶層とカラーフィルム基板を含み、前記液晶層は前記薄膜トランジスタアレイ基板と前記カラーフィルム基板との間に設置される。
【００３５】
図１、図２、図３と図４を参照し、図１は本発明の薄膜トランジスタアレイ基板を示す図であり、図２は図１のエリアＡを示す図であり、図３は、図１又は図２のファンアウト領域１０３の接続線（２０６、２０７、２０８、２０９、２１０）の抵抗値とサブ表示領域１０２１の寄生容量（３０７、３０８、３０９）の容量値との関係を示す図であり、図４は図１又は図２のサブ表示領域１０２１の中央領域１０２１１及び両側領域（１０２１２、１０２１３、１０２１４、１０２１５）に位置するデータ線（２０１、２０２、２０３、２０４、２０５）、共通線、画素単位３１１における信号の波形図である。
【００３６】
前記薄膜トランジスタアレイ基板は、基板１０１と、少なくとも二本の走査線３１０と、少なくとも一本のデータ線の組み合わせと、少なくとも一本の共通線の組み合わせと、少なくとも六つの画素単位３１１と、少なくとも一本の接続線の組み合わせとを含む。前記接続線の組み合わせは、前記データ線の組み合わせに対応する。
【００３７】
前記薄膜トランジスタアレイ基板は、表示領域１０２と、少なくとも一つのファンアウト領域１０３とを含み、前記表示領域１０２は、少なくとも一つのサブ表示領域１０２１を含み、前記ファンアウト領域１０３は前記表示領域１０２の一方の側に位置し、即ち、前記ファンアウト領域１０３は前記薄膜トランジスタアレイ基板の非表示領域に位置し、前記非表示領域は前記表示領域１０２の外側に位置する。前記サブ表示領域と前記ファンアウト領域とは一対一に分布する。前記走査線３１０に対応する直線は、第一方向３１３に対して平行であり、即ち、走査線３１０は、第１方向３１３に沿って延在する。前記データ線の組み合わせは、少なくとも三本のデータ線（２０１、２０２、２０３、２０４、２０５）を含み、前記データ線（２０１、２０２、２０３、２０４、２０５）に対応する直線は、前記第一方向３１３に垂直な第二方向３１４に対して平行であり、即ち、前記データ線（２０１、２０２、２０３、２０４、２０５）は、前記第二方向３１４に沿って延在する。前記共通線の組み合わせは少なくとも三本の共通線を含み、前記共通線に対応する直線は前記第二方向３１４に対して平行であり、前記共通線は前記データ線と交差して設けられている。
【００３８】
前記接続線の組み合わせは、少なくとも三本の接続線（２０６、２０７、２０８、２０９、２１０）を含み、前記接続線（２０６、２０７、２０８、２０９、２１０）が、前記データ線（２０１、２０２、２０３、２０４、２０５）に接続され、前記接続線（２０６、２０７、２０８、２０９、２１０）が、さらにデータ駆動回路１０４に接続される。前記走査線３１０は前記表示領域１０２に設置され、前記データ線の組み合わせと前記共通線の組み合わせは前記サブ表示領域１０２１に設置され、前記接続線の組み合わせは、前記ファンアウト領域１０３内に設置され、前記ファンアウト領域１０３の中央領域に位置する前記接続線２０６の抵抗値は、前記ファンアウト領域１０３の両側領域に位置する前記接続線（２０７、２０８、２０９、２１０）の抵抗値よりも小さく、前記共通線と前記データ線（２０１、２０２、２０３、２０４、２０５）は、寄生容量（３０７、３０８、３０９）を構成し、即ち、前記共通線と前記データ線（２０１、２０２、２０３、２０４、２０５）の重畳領域は寄生容量（３０７、３０８、３０９）を形成し、前記サブ表示領域１０２１の中央領域１０２１１の前記寄生容量３０７の容量値は前記サブ表示領域１０２１の両側領域（１０２１２、１０２１３、１０２１４、１０２１５）の前記寄生容量（３０８、３０９）の容量値よりも小さい。
【００３９】
具体的には、前記ファンアウト領域１０３内の全ての前記接続線（２０６、２０７、２０８、２０９、２１０）の材質はいずれも同じであり、前記ファンアウト領域１０３内の全ての前記接続線（２０６、２０７、２０８、２０９、２１０）の断面の面積はいずれも同じであり、前記ファンアウト領域１０３における前記接続線（２０６、２０７、２０８、２０９、２１０）の抵抗値は前記接続線（２０６、２０７、２０８、２０９、２１０）の長さに対応しており、前記ファンアウト領域１０３の中央領域に位置する前記接続線２０６の長さは、前記ファンアウト領域１０３の両側領域に位置する前記接続線（２０７、２０８、２０９、２１０）の長さよりも短い。
【００４０】
前記画素単位３１１は、薄膜トランジスタスイッチと画素電極を含む。前記薄膜トランジスタスイッチは、前記走査線３１０と、前記データ線（２０１、２０２、２０３、２０４、２０５）と前記画素電極に接続されている。
【００４１】
前記サブ表示領域１０２１は長尺状であり、前記サブ表示領域１０２１の長さ方向は前記第二方向３１４に対して平行であり、少なくとも二つの前記サブ表示領域１０２１は、前記第一方向３１３に一次元アレイの形で配列されている。前記ファンアウト領域１０３は前記サブ表示領域１０２１の一端に位置する。
【００４２】
少なくとも二本の前記走査線３１０が、前記第二方向３１４に一次元アレイの形で配列されている。少なくとも三本の前記データ線（２０１、２０２、２０３、２０４、２０５）が、前記第一方向３１３に一次元アレイの形で配列されている。少なくとも三本の前記共通線は前記第一方向３１３に一次元アレイの形で配列される。
【００４３】
少なくとも六つの前記画素単位３１１が、二次元アレイの形で配列されている。
【００４４】
本発明の前記薄膜トランジスタアレイ基板において、前記接続線の組み合わせにおける少なくとも三本の前記接続線（２０６、２０７、２０８、２０９、２１０）の抵抗値は、前記ファンアウト領域１０３の中央領域から前記ファンアウト領域１０３の両側領域に向かって徐々に増大する。即ち、抵抗値の大きい接続線に接続されるデータ線と、対応する前記共通線とによって形成される前記寄生容量の容量値は、小さな抵抗値を有する接続線に接続されるデータ線と、対応する前記共通線によって形成される前記寄生容量の容量値よりも小さい。
【００４５】
前記ファンアウト領域１０３の中央領域に位置する前記接続線２０６は、前記サブ表示領域１０２１の中央領域１０２１１に位置する前記データ線２０１に接続され、前記ファンアウト領域１０３の両側領域に位置する前記接続線（２０７、２０８、２０９、２１０）は、前記サブ表示領域１０２１の両側領域（１０２１２、１０２１３、１０２１４、１０２１５）に位置する前記データ線（２０２、２０３、２０４、２０５）に接続されている。
【００４６】
前記データ線の組み合わせと前記共通線の組み合わせによって構成された、少なくとも三つの前記寄生容量（３０７、３０８、３０９）の容量値は、前記サブ表示領域１０２１の中央領域１０２１１から前記サブ表示領域１０２１の両側領域（１０２１２、１０２１３、１０２１４、１０２１５）に向かって徐々に減少する。
【００４７】
前記データ線の組み合わせと前記共通線の組み合わせによって構成された、少なくとも三つの前記寄生容量（３０７、３０８、３０９）において、前記データ線（２０１、２０２、２０３、２０４、２０５）と前記共通線との重畳面積は、前記サブ表示領域１０２１の中央領域１０２１１から前記サブ表示領域１０２１の両側領域（１０２１２、１０２１３、１０２１４、１０２１５）に向かって徐々に減少する。
【００４８】
本発明の前記薄膜トランジスタアレイ基板において、前記共通線は、第一サブライン（３０１、３０２、３０３）と、少なくとも一本の第二サブライン（３０４、３０５、３０６）とを含む。前記第二サブライン（３０４、３０５、３０６）は、前記走査線３１０に対して平行である。前記第一サブライン（３０１、３０２、３０３）は、前記データ線（２０１、２０２、２０３、２０４、２０５）に対して平行である。
【００４９】
第二サブライン（３０４、３０５、３０６）及び前記走査線３１０のいずれも、第一金属層で形成され、前記第一サブライン（３０１、３０２、３０３）及び前記データ線（２０１、２０２、２０３、２０４、２０５）のいずれも、第二金属層で形成され、前記第一サブライン（３０１、３０２、３０３）及び前記第二サブライン（３０４、３０５、３０６）は、ビア３１２を介して接続され、前記ビア３１２は、前記走査線３１０と前記データ線（２０１、２０２、２０３、２０４、２０５）との間の絶縁層に穿設される。具体的には、前記第一サブライン（３０１、３０２、３０３）の一部及び/又は前記第二サブライン（３０４、３０５、３０６）の一部は、前記ビア３１２内に設置されている。
【００５０】
前記寄生容量（３０７、３０８、３０９）は、前記データ線（２０１、２０２、２０３、２０４、２０５）と前記共通線の前記第二サブライン（３０４、３０５、３０６）とを上下に重ね合わせて構成される。
【００５１】
前記走査線３１０と前記第二サブライン（３０４、３０５、３０６）のいずれも、前記基板１０１に設置されている。前記薄膜トランジスタアレイ基板は、さらに絶縁層を含み、該絶縁層は前記走査線３１０と、前記第二サブライン（３０４、３０５、３０６）と前記基板１０１に設置されている。前記データ線（２０１、２０２、２０３、２０４、２０５）及び前記第一サブライン（３０１、３０２、３０３）のいずれも、前記絶縁層に設置されている。
【００５２】
本発明の前記薄膜トランジスタアレイ基板において、少なくとも三本の前記接続線（２０６、２０７、２０８、２０９、２０５）が、少なくとも一本の第一接続線２０６と、少なくとも一本の第二接続線２０７と少なくとも一本の第三接続線２０８とを含む。少なくとも三本のデータ線（２０１、２０２、２０３、２０４、２０５）が、少なくとも一本の第一データ線２０１と、少なくとも一本の第二データ線２０２と、少なくとも一本の第三データ線２０３とを含み、少なくとも三本の前記共通線は、少なくとも一本の第一共通線と、少なくとも一本の第二共通線と少なくとも一本の第三共通線とを含む。
【００５３】
前記第一接続線２０６は前記ファンアウト領域１０３の中央領域に位置し、前記第二接続線２０７と前記第三接続線２０８は、それぞれ前記ファンアウト領域１０３の両側領域に位置する。
【００５４】
前記第一データ線２０１及び前記第一共通線のいずれも、前記サブ表示領域１０２１の中央領域１０２１１に位置し、前記第二データ線２０２及び前記第二共通線のいずれも、前記サブ表示領域１０２１の一方の側に位置し、前記第三データ線２０３と前記第三共通線のいずれも、前記サブ表示領域１０２1の他方の側に位置する。
【００５５】
前記第一データ線２０１は前記第一接続線２０６に接続され、前記第二データ線２０２は前記第二接続線２０７に接続され、前記第三データ線２０３は前記第三接続線２０８に接続される。
【００５６】
前記第一共通線と前記第一データ線２０１によって構成された第一寄生容量３０７の第一容量値は、前記第一接続線２０６の第一抵抗値とマッチングし、前記第二共通線と前記第二データ線２０２によって構成された第二寄生容量３０８の第二容量値は前記第二接続線２０７の第二抵抗値とマッチングし、前記第三共通線と前記第三データ線２０３によって構成された第三寄生容量３０９の第三容量値は前記第三接続線２０８の第三抵抗値とマッチングする。
【００５７】
前記ファンアウト領域１０３の中央領域に位置する前記接続線の抵抗値は前記ファンアウト領域１０３の両側領域に位置する前記接続線の抵抗値よりも小さく、前記サブ表示領域１０２１の中央領域に位置する前記寄生容量の容量値は前記サブ表示領域１０２１の両側領域に位置する前記寄生容量の容量値よりも大きい。
【００５８】
前記接続線の抵抗値は、前記ファンアウト領域１０３の中央領域から前記ファンアウト領域１０３の両側の領域に向かって徐々に増大する。前記接続線に対応して接続された前記データ線と前記共通線との重畳面積は、前記サブ表示領域１０２１の中央領域から前記サブ表示領域１０２１の両側領域に向かって減少する。
【００５９】
前記接続線の抵抗値は、前記ファンアウト領域１０３の中央領域から前記ファンアウト領域１０３の両側の領域に向かって徐々に増大する。前記接続線に対応して接続された前記データ線と前記共通線との間の絶縁層の厚さは前記サブ表示領域１０２１の中央領域から前記サブ表示領域１０２１の両側領域に向かって徐々に増大する。
【００６０】
前記サブ表示領域１０２１内において、大きな抵抗値を有する接続線に接続されたデータ線と前記共通線との間の重畳面積は、小さな抵抗値を有する接続線に接続されたデータ線と前記共通線との間の重畳面積よりも小さい。又は、
【００６１】
前記サブ表示領域１０２１内において、大きな抵抗値を有する接続線に接続されたデータ線と前記共通線との間の絶縁層の厚さは、小さな抵抗値を有する接続線に接続されたデータ線と前記共通線との間の絶縁層の厚さよりも大きい。
【００６２】
前記複数本のデータ線によって伝送されたデータ信号の電流強度のいずれも所定の範囲内になるように、前記サブ表示領域１０２１内において、大きな抵抗値を有する接続線に接続された前記寄生容量の容量値が比較的に小さい。
【００６３】
前記第一共通線と前記第一データ線２０１の重畳部分は第一面積を有し、前記第二共通線と前記第二データ線２０２との重畳部分は第二面積を有し、前記第三共通線と前記第三データ線２０３の重畳部分は第三面積を有する。
【００６４】
前記第一共通線と前記第一データ線２０１の重畳部分は第一ピッチを有する。前記第二共通線と前記第二データ線２０２の重畳部分は第二ピッチを有し、前記第三共通線と前記第三データ線２０３の重畳部分は第三ピッチを有する。
【００６５】
前記第一面積と前記第一ピッチとの比（第一の比）は、前記第二面積と前記第二ピッチとの比（第二の比）及び、前記第三面積と前記第三ピッチとの比（第三の比）よりも大きい。
【００６６】
本実施例において、第一面積、第二面積及び第三面積が異なるため、製造工程を簡略化するために、前記第一ピッチ、前記第二ピッチ及び前記第三ピッチを、同じ値にすることが好ましい。第一面積、第二面積及び第三面積は、第二サブラインとデータ線の製造工程において、各フォトマスク（ｐｈｏｔｏｍａｓｋ）の対応する位置のパターンを修正することによって第二サブラインとデータ線との重畳面積を調整することにより得られる。本実施例において、好ましくは、一のサブ表示領域１０２１は一のファンアウト領域１０３に対応し、第二サブラインとデータ線の製造工程において、接続線の、ファンアウト領域１０３内における中央から両側への方向に沿って、前記接続線に対応して接続されたデータ線の幅又は局部幅を徐々に減少させることに応じて、データ線と重畳する共通線の幅又は局部幅を徐々に減少させる。これによって、寄生容量３０８がサブ表示領域の両側から前記サブ表示領域の中央に向けて徐々に増大することを実現する。
【００６７】
他の実施例において、ハーフグレーマスク（Ｈａｌｆ ｇｒａｙ ｍａｓｋ）を利用して絶縁層の厚さに不均一設置を実現することができ、即ち、第一ピッチ、前記第二ピッチ及び前記第三ピッチが不均一であることを実現する。サブ表示領域の両側からサブ表示領域の中央までに位置する寄生容量の容量値を調整するために、さらに、第一面積、第二面積及び第三面積が等しい前提で（データ線と共通線の重畳面積が等しい）、データ線と共通線との間の絶縁層の厚さがサブ表示領域の両側からサブ表示領域の中央領域まで徐々に減少するように、絶縁層のアッシング工程を直接に増やしてもよい。
【００６８】
当然ながら、他の実施例においても、データ線と共通線との重畳面積及び絶縁層の大きさを同時に変えることができ、協働して寄生容量の大きさの変化を実現することができる。ただし、この技術案においては、工程を多く増やす必要あり、コストが大きくなるため、ここでは説明を省略する。
【００６９】
本発明の前記薄膜トランジスタアレイ基板において、前記第一寄生容量３０７は、前記第一データ信号Ｄａｔａ１の電流強度が所定の範囲内になるように、前記第一データ線２０１が伝送する第一データ信号Ｄａｔａ１の電流強度を調整するためのものである。
【００７０】
前記第二寄生容量３０８は、前記第二データ信号Ｄａｔａ２の電流強度が前記所定範囲内になるように、前記第二データ線２０２が伝送する第二データ信号Ｄａｔａ２の電流強度を調整するためのものである。
【００７１】
前記第三寄生容量３０９は、前記第三データ信号Ｄａｔａ３の電流強度が前記所定範囲内になるように、前記第三データ線２０３が伝送する第三データ信号Ｄａｔａ３の電流強度を調整するためのものである。
【００７２】
即ち、前記第一寄生容量３０７、前記第二寄生容量３０８、前記第三寄生容量３０９は、共同して前記サブ表示領域１０２１内の任意の二つの画素単位の列に入力された二つの画素単位３１１の電流強度の差分が所定値よりも小さくするためのものである。
【００７３】
したがって、ファンアウト領域の接続線の抵抗値の差異については、共通線とデータ線との重畳面積又はピッチを調整することにより、人為的に異なる列に位置する寄生容量の容量値を選定する。大きな抵抗値を有する接続線に接続される寄生容量の容量値が比較的に小さいものであり、小さな抵抗値を有する接続線に接続された寄生容量の容量値が比較的に大きなものであることを保証する。このように、列ごとの画素単位３１１の表示輝度を正確に調整することによって、垂直モノクロ帯域を改善するという目的を達成することができる。
【００７４】
本発明において、第一共通線（ＣＯＭ１）、第二共通線（ＣＯＭ２）と第三共通線（ＣＯＭ３）のそれぞれを利用して、第一データ線２０１、第二データ線２０２、第三データ線２０３のそれぞれと、第一寄生容量３０７、第二寄生容量３０８と第三寄生容量３０９のそれぞれを形成する。これによって、第一寄生容量３０７、第二寄生容量３０８と第三寄生容量３０９のそれぞれを利用して、前記第一データ線２０１によって伝送された第一データ信号Ｄａｔａ１の電流強度、前記第二データ線２０２によって伝送された第二データ信号Ｄａｔａ２の電流強度と前記第三データ線２０３によって伝送された第三データ信号Ｄａｔａ２の電流強度のそれぞれを調整する。これによって、前記サブ表示領域１０２１に入力された任意の二つの画素単位の列における二つの画素単位３１１の電流強度（Ｐｉｘｅｌ１、Ｐｉｘｅｌ２、Ｐｉｘｅｌ３）のいずれも、所定の範囲内になり、即ち、サブ表示領域１０２１内の任意の二つの画素単位の列に入力された二つの画素単位３１１の電流強度（Ｐｉｘｅｌ１，Ｐｉｘｅｌ２，Ｐｉｘｅｌ３）の差分が所定値よりも小さくすることができる。
【００７５】
したがって、本発明は異なるサブ表示領域内の共通線とデータ線との間の寄生容量の大きさの変化を利用してファンアウト領域の接続線抵抗値の違いによる輝度が一致しない帯状光ストリップを改善する。
【００７６】
前記のように、本発明は好ましい実施例として開示されたが、上記好ましい実施例は本発明を限定するものでなく、本発明の精神及び範囲から逸脱しない範囲で、いずれも様々な変更及び修飾をすることができるため、本発明の保護範囲は請求項によって定義される範囲を基準とする。
【図１】
2019536093.tif 000003
【図２】
2019536093.tif 000004
【図３】
2019536093.tif 000005
【図４】
2019536093.tif 000006
【国際調査報告】
2019536093.tif 000007
2019536093.tif 000008
2019536093.tif 000009
2019536093.tif 000010