(57)【要約】  スイッチモード電源コントローラが、入力電圧源、ＵＳＢタイプＣのＰＤコントローラ、及び出力負荷の状況におけるフライバックベースのスイッチモード電源を含む回路を制御する。スイッチモード電源コントローラを、測定した磁化インダクタンス放電時間に基づいて入力電圧を推定するように構成してもよい。さらに、スイッチモード電源コントローラを、測定した磁化インダクタンス放電時間及び推定した入力電圧に基づいて出力電圧を推定するように構成してもよい。さらにまた、推定した電圧をスイッチモード電源コントローラが用いて、ある電流を限定し、電力効率を最適化してもよい。さらになお、推定及び測定した値をスイッチモード電源コントローラが用いて、電圧低下状態を推定して示してもよい。
2019533980.tif 000002
【特許請求の範囲】
【請求項１】
スイッチモード電源に対する入力電圧を推定する方法であって、
前記スイッチモード電源に対する複数の入力電圧に複数の磁化インダクタンス放電時間を関連づけるルックアップテーブルに値を代入することと、
磁化インダクタンス放電時間を測定することと、
前記ルックアップテーブルにおいて、前記磁化インダクタンス放電時間に関連づけられた入力電圧を検索することであって、前記関連づけられた入力電圧は前記入力電圧の推定値を与える、前記検索することと、を含む前記方法。
【請求項２】
スイッチモード電源に対する出力電圧を推定する方法であって、
前記スイッチモード電源に対する複数の出力電圧に複数のペアを関連づけるルックアップテーブルに値を代入することであって、前記複数のペアの中の各ペアは磁化インダクタンス放電時間及び入力電圧を含む、前記代入することと、
請求項１に記載の方法により、前記磁化インダクタンス放電時間を取得することと、
請求項１に記載の方法により、前記スイッチモード電源に対する前記入力電圧の推定値を取得することと、
前記ルックアップテーブルにおいて、特定のペアに関連づけられた前記出力電圧を検索することであって、前記ペアは、
前記磁化インダクタンス放電時間と、
前記入力電圧の前記推定値と、を含む前記検索することと、を含む前記方法。
【請求項３】
フライバックセルスイッチング素子オン時間値の制御を通して電流制限を実施する方法であって、
前記スイッチモード電源に対する複数の最大オン時間値に複数の入力電圧を関連づけるルックアップテーブルに値を代入することと、
請求項１に記載の方法により、前記スイッチモード電源に対する入力電圧の推定値を決定することと、
前記ルックアップテーブルにおいて、前記入力電圧の前記推定値に関連づけられた最大のフライバックセルスイッチング素子オン時間値を検索することと、
前記最大のフライバックセルスイッチング素子オン時間値を所定のフライバックセルスイッチング素子オン時間と比較することと、
前記最大のフライバックセルスイッチング素子オン時間値が前記所定のフライバックセルスイッチング素子オン時間値以上であるという判定に応じて、前記最大のフライバックセルスイッチング素子オン時間値に前記所定のフライバックセルスイッチング素子オン時間値を割り当てることと、を含む前記方法。
【請求項４】
電圧低下推定に対する方法であって、
フライバックセルスイッチング素子オン時間の決定を繰り返すことと、
請求項１に記載の方法により、前記磁化インダクタンス放電時間を繰り返して取得することと、
請求項１に記載の方法により、前記スイッチモード電源に対する入力電圧の前記推定値を繰り返して取得することと、
フライバックセルスイッチング素子オン時間が増加していて前記磁化インダクタンス放電時間が一定である時間を検出することと、
前記検出に応じて、前記入力電圧推定の前記推定値をしきい電圧値と比較することと、
前記入力電圧推定の前記推定値が前記しきい電圧値よりも低いという判定に応じて、電圧低下信号を高に駆動することと、を含む方法。
【請求項５】
スイッチモード電源を制御するための装置であって、
ゼロ電圧検出器と、
プロセッサであって、
前記スイッチモード電源に対する複数の入力電圧に複数の磁化インダクタンス放電時間を関連づけるルックアップテーブルに値を代入することと、
前記ゼロ電圧検出器から受け取った入力に基づいて、磁化インダクタンス放電時間を測定することと、
前記ルックアップテーブルにおいて、前記磁化インダクタンス放電時間に関連づけられた入力電圧を検索することであって、前記関連づけられた入力電圧は前記スイッチモード電源に対する電圧入力の推定値を与える、前記検索することと、を行うように構成された前記プロセッサと、を含む前記装置。
【請求項６】
電力効率最適化の方法であって、
入力電圧、出力電圧、及び最小のフライバックセルスイッチング素子オフ時間の複数の組み合わせに対する複数の理論上の電力処理効率曲線を生成することと、
入力電圧、出力電圧、及び最小のフライバックセルスイッチング素子オフ時間の前記複数の組み合わせに対する複数の加重電力処理効率の平均値を決定することと、
入力電圧及び出力電圧の複数の固有のペアの各固有のペアに対して、最大の平均加重効率を有する特定のフライバックセルスイッチング素子オフ時間を選択することと、
それぞれの特定のフライバックセルスイッチング素子オフ時間が対応の固有のペアに対応付けられている２次元のルックアップテーブルに値を代入することと、
所定の入力電圧及び所定の出力電圧を伴うオンライン動作の間、前記２次元のルックアップテーブルを用いて有用なフライバックセルスイッチング素子オフ時間を取得することと、を含む前記方法。
【請求項７】
２０％の最大出力負荷電力における加重電力処理効率を決定することをさらに含む請求項６に記載の方法。
【請求項８】
５０％の最大出力負荷電力における加重電力処理効率を決定することをさらに含む請求項６に記載の方法。
【請求項９】
１００％の最大出力負荷電力における加重電力処理効率を決定することをさらに含む請求項６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１６年１０月１１日に出願された米国仮特許出願第６２／４０６，５８９号の継続出願である。この出願の内容は、参照により本明細書に組み込まれる。
【０００２】
本出願は一般に、スイッチモード電源に関し、より詳細には、このようなスイッチモード電源の入出力電圧推定及び制御に関する。
【背景技術】
【０００３】
スイッチモード電源（ＳＭＰＳ）は最新の電子デバイスにおいて重要な電力管理コンポーネントである。スイッチモード電源によって、とりわけ、オンライン電力処理効率の最適化が得られ、電池寿命の向上及び電力損失の減少が可能になる。電力損失の減少によって、動作温度の低下、冷却溶液の減少、部品表の減少及び／またはＳＭＰＳ体積の減少が可能になる。
【０００４】
しかし、信頼性が高く普遍的なオンライン電力処理効率の最適化を実施するためには、正確で、制約された、ノイズ耐性が高く滑らかなコントローラモード遷移が必要となる場合がある。このようなコントローラを実際に具体化することは通常、高価で、電力消費量が少なく、及び／または特定用途向けの混合信号回路及びアルゴリズムを用いて実現される。
【０００５】
既存のシステムに伴うさらなる問題は本開示を考慮して理解され得る。
次に１つ以上の実施形態例について、単に一例として添付図を参照して説明する。
【図面の簡単な説明】
【０００６】
【図１】入力電圧源（交流（ＡＣ）または直流（ＤＣ）であってもよい）、ユニバーサルシリアルバス（ＵＳＢ）タイプＣの電源供給（ＰＤ）コントローラ、出力負荷、及びスイッチモード電源コントローラの状況におけるフライバックベースのスイッチモード電源を概略的に例示する。
【図２】入力電圧源、同期整流モジュール、オンライン電力処理効率最適化を伴うマルチモードコントローラ、及び出力負荷を伴う図１のフライバックベースのスイッチモード電源を概略的に例示する。
【図３】エネルギーが一次側から二次側に伝達される１つのスイッチング周期の間のフライバック磁化インダクタンス電流及び差動電圧の進展を示す典型的な曲線のグラフである。
【図４】マルチモードコントローラが入力電圧及び出力電圧を推定する時間を含むＵＳＢタイプＣの電源供給動作の間の出力電圧及び出力負荷電流の進展を示す典型的な曲線のグラフである。
【図５】１つのスイッチングサイクル中の図２のマルチモードコントローラの種々の動作モードを表す状態図である。
【図６】複数の谷を伴う中間出力負荷に対するフライバック磁化インダクタンス電流及びフライバック磁化電圧ｖＬｍの進展を示す典型的な曲線のグラフである。
【図７】電圧低下より前または電圧ロックアウト（ＵＶＬＯ）状態下での入力電圧、出力電圧、及び一次側制御信号電圧の進展を示す典型的な曲線のグラフである。
【図８】電圧低下状態の開始を検出する方法における典型的なステップを例示する。
【図９】入力電圧、出力電圧、及び最小のフライバックセルスイッチング素子オフ時間の複数の組み合わせに対する平均加重電力処理効率を伴うオンライン動作に対する最小のフライバックセルスイッチング素子オフ時間の２次元ルックアップテーブルを生成する方法における典型的なステップを例示する。
【図１０】マルチモードコントローラを初始動から通常動作へ動作させる方法における典型的なステップを例示し、入力電圧推定、出力電圧推定、最小のフライバックセルスイッチング素子オフ時間選択、及び最大オン時間選択を含む。
【発明を実施するための形態】
【０００７】
これらの図は、説明を目的とした典型的な実施形態、及び変形、代替的な構成を示しており、代替的なコンポーネント及び変更をこれらの典型的な図に施してもよい。
【０００８】
本出願の態様は、スイッチモード電源と普遍的なスイッチモード電源の制御とに関する。さらなる態様は、既知のＵＳＢタイプＣの電源供給（ＵＳＢ−ＰＤ）プロトコルを用いるスイッチモード電源のタイプに関する。他のさらなる態様は、自律型の同期整流を用いる高効率スイッチモード電源のタイプに関する。
【０００９】
本出願の態様によれば、スイッチモード電源に対する入力電圧を推定する方法が提供される。本方法は、スイッチモード電源に対する複数の入力電圧に複数の磁化インダクタンス放電時間を関連づけるルックアップテーブルに値を代入することと、磁化インダクタンス放電時間を測定することと、ルックアップテーブルにおいて、磁化インダクタンス放電時間に関連づけられた入力電圧を検索することであって、関連づけられた入力電圧は入力電圧の推定値を与える、検索することと、を含む。
【００１０】
本出願の態様によれば、電力効率最適化の方法が提供される。本方法は、入力電圧、出力電圧、及び最小のフライバックセルスイッチング素子オフ時間の複数の組み合わせに対する複数の理論上の電力処理効率曲線を生成することと、入力電圧、出力電圧、及び最小のフライバックセルスイッチング素子オフ時間の複数の組み合わせに対する複数の加重電力処理効率の平均値を決定することと、入力電圧及び出力電圧の複数の固有のペアの各固有のペアに対して、最大の平均加重効率を有する特定のフライバックセルスイッチング素子オフ時間を選択することと、それぞれの特定のフライバックセルスイッチング素子オフ時間が対応の固有のペアに対応付けられている２次元のルックアップテーブルに値を代入することと、所定の入力電圧及び所定の出力電圧を伴うオンライン動作の間、２次元のルックアップテーブルを用いて有用なフライバックセルスイッチング素子オフ時間を取得することと、を含む。
【００１１】
図１に、入力電圧源１０２（ＡＣまたはＤＣであってもよい）、ＵＳＢタイプＣのＰＤコントローラ１０８、出力負荷１１０、及びスイッチモード電源コントローラ１０６の状況におけるフライバックベースのスイッチモード電源１０４を含む回路１００を概略的に例示する。図１の回路１００は一次側１００Ｐ及び二次側１００Ｓを有する。
【００１２】
スイッチモード電源コントローラ１０６を、広範囲の入力電圧、出力電圧、及び出力負荷電流上でのオンライン効率最適化を実現するためのマルチモード動作機能を伴って実施してもよい。スイッチモード電源コントローラ１０６は、たとえば、自律型の二次側同期整流を用いてもよいし用いなくてもよいＵＳＢ−ＰＤ準拠のフライバックベースのスイッチモード電源に適していてもよい。
【００１３】
図１に例示するのは、オンライン効率最適化を伴うＵＳＢタイプＣのＰＤインターフェースコントローラ１０８とスイッチモード電源コントローラ１０６とに結合されたフライバックベースのスイッチモード電源１０４の最上位レベルのブロック図である。
【００１４】
図２に例示するのは、同期整流モジュール２０３を含むフライバックベースのスイッチモード電源１０４のコンポーネントである。同期整流モジュール２０３をスイッチモード電源コントローラ１０６によって制御してもよい。詳細には、同期整流モジュール２０３を、オンラインで、電力処理の、効率最適化マルチモードコントローラ２０４によって制御してもよい。フライバックベースのスイッチモード電源１０４は、ｋ個のフライバックセル、第１のフライバックセル２０１ａ、第２のフライバックセル２０１ｂ、及び第ｋのフライバックセル２０１ｋを含んでいる。ｋ個のフライバックセルを、別個にまたは一括して、参照数字２０１によって参照してもよい。またフライバックベースのスイッチモード電源１０４は、ｋ個の入力キャパシタ、第１のフライバックセル２０１ａの入力の両端の第１の入力キャパシタ２１２ａ、第２のフライバックセル２０１ｂの入力の両端の第２の入力キャパシタ２１２ｂ、及び第ｋのフライバックセル２０１ｋの入力の両端の第ｋの入力キャパシタ２１２ｋを含む。
【００１５】
例示していないが、スイッチモード電源の当業者であれば容易に分かるように、各フライバックセル２０１はスイッチング素子とフライバック変圧器２０２に対する一次側巻線とを含んでいる。別個の一次側巻線を、各フライバックセル２０１に対応付けて例示しているが、別個には標示していない。マルチモードコントローラ２０４によって、ｋ制御信号ｃ１、ｃ２、．．．及びｃｋが生成される。ｋ制御信号の各１つは、対応するフライバックセルスイッチング素子に対応付けられる。
【００１６】
フライバック変圧器２０２の二次側巻線は、同期整流モジュール２０３と直列に配列されている。フライバック変圧器２０２の二次側巻線と同期整流モジュール２０３との直列組み合わせは、出力キャパシタ２１４の両端のフライバックベースのスイッチモード電源１０４の出力を与える。ＵＳＢタイプＣのＰＤコントローラ１０８から出力される複数ｎの基準電圧が、フライバックベースのスイッチモード電源１０４の出力と一緒にフィードバック補償要素ネットワーク２１０において受け取られる。
【００１７】
フィードバック補償要素ネットワーク２１０は、フライバックベースのスイッチモード電源１０４の出力における出力電圧ｖｏｕｔと、ＵＳＢタイプＣのＰＤコントローラ１０８から出力された複数の基準電圧の中の１つの基準電圧との間の差を表す内部誤差信号を発生する。フィードバック補償要素ネットワーク２１０は、内部比例積分（ＰＩ）または比例積分微分（ＰＩＤ）補償要素を通して、差を処理する。フィードバック補償要素ネットワーク２１０からの出力を、二次側１００Ｓから一次側１００Ｐへアイソレーター２０８を通してミラーリングする。アイソレーター２０８によってマルチモードコントローラ２０４に制御信号電圧ｖｐｒｉｃが与えられる。
【００１８】
フライバックセルスイッチング素子が動作した（たとえば、閉じた）ときに、付随する一次巻線を磁化インダクタンス値Ｌｍによって特徴付けてもよい。
【００１９】
図３に例示するのは、いわゆる「第１の谷スイッチング」を伴ういわゆる不連続導通モード（ＤＣＭ）の動作の間のフライバック磁化インダクタンス電流ｉＬｍに対する波形、及びフライバック磁化電圧ｖＬｍに対する波形である。
【００２０】
マルチモードコントローラ２０４を、いくつかのパラメータの知識に基づいて入力電圧ｖｉｎを推定するための方法を実行するハードウェア効率的なシステムとして実装してもよい。パラメータとしては、出力電圧ｖｏｕｔ、磁化インダクタンス充電時間ｔｏｎ、及び磁化インダクタンス放電時間ｔｄｉｓｃｈａｒｇｅの測定値が挙げられる。フライバックベースのスイッチモード電源１０４に対するこれらのパラメータ（図１及び図２に例示する）の間の関係は、以下の等式によって与えられる。
【００２１】
ｉｐｅａｋ＝ｍｒ・ｔｏｎ＝−ｍｆ・ｔｄｉｓｃｈａｒｇｅ                （１ａ）
ｍｒ／ｍｆ≒ｖｉｎ／ｖｏｕｔ                （１ｂ）
ｖｉｎ＝ｋ・ｖｏｕｔ・（ｔｄｉｓｃｈａｒｇｅ／ｔｏｎ）＝Ｆ１（ｔｄｉｓｃｈａｒｇｅ）                （２）
等式（１ａ）、（１ｂ）及び（２）において、値ｍｒは、磁化インダクタンス電流が上昇している間の時間周期ｔｏｎにおける磁化インダクタンス電流ｉＬｍに対する波形の勾配（アンペア（Ａ）／秒（ｓ）すなわち「Ａ／ｓ」で表現）を表している（図３を参照）。値ｍｆは、磁化インダクタンス電流が落ちている間の時間周期ｔｄｉｓｃｈａｒｇｅにおける磁化インダクタンス電流ｉＬｍに対する波形の勾配（Ａ／ｓで表現）を表す（図３を参照）。等式（２）は、入力電圧ｖｉｎを推定する方法を表している。等式（２）を用いることを通して入力電圧を推定することは、ハードウェア効率的で正確であるという両方を示す場合がある。等式（２）によって表される入力電圧推定は、磁化インダクタンス放電時間ｔｄｉｓｃｈａｒｇｅの測定値とともに一次元（「１−Ｄ」）ルックアップテーブルを用いることが伴ってもよい。
【００２２】
ＵＳＢ−ＰＤ準拠に対して、始動直後及び負荷が接続されていない時間のある時間、出力電圧を５ｖに調整する。図４では出力電圧調整をグラフ形式で例示する。図４において、出力電圧波形及び出力負荷電流波形を、始動中及び出力電圧基準の変化前、変化中、変化後の汎用的なＵＳＢタイプＣのＰＤ準拠のスイッチモード電源に対して例示する。入力電圧Ｖｉｎを推定する時点４０２と出力電圧Ｖｏｕｔを推定する２つの時点４０４、４０６とを、波線のボックスを用いて強調する。軽負荷動作モード中に、マルチモードコントローラ２０４は固定のフライバックセルスイッチング素子オン時間ｔｍｉｎｏｎで動作してもよい。すなわち、マルチモードコントローラ２０４は適切な制御信号ｃを用いて、フライバックセル２０１の１つにおけるスイッチング素子を、固定時間ｔｍｉｎｏｎの間ターンオンしてもよい。
【００２３】
図５に例示するのは、マルチモードコントローラ２０４の種々の動作モードを表す状態図である。種々の動作モードには、ＤＣＭをサポートするための第１の動作モード（モード５０２）、谷スイッチングに対する第２の動作モード（モード５０８）、スキップパルス動作モード（モード５１６）が含まれる。
【００２４】
図５に例示するように、始動時に、マルチモードコントローラ２０４は第１の動作モード（モード５０２）であってもよい。カウント（ｃｎｔ）を増加させた後に、マルチモードコントローラ２０４のプロセッサ（図示せず）が、カウントがｔｏｎより小さいことを判定してもよい（ステップ５０４）。カウントがｔｏｎより小さいと判定したら、マルチモードコントローラ２０４は第１の動作モードに留まる（モード５０２）。カウントがｔｏｎ以上であると判定したら、マルチモードコントローラ２０４のプロセッサは、カウントを再初期化してゼロにし（ステップ５０６）、マルチモードコントローラ２０４は第２の動作モード（モード５０８）に入る。
【００２５】
カウントを増加させた後に、マルチモードコントローラ２０４のプロセッサは、カウントがｔｍｉｎｏｆｆより小さいか否かを判定してもよい（ステップ５１０）。カウントがｔｍｉｎｏｆｆより小さいと判定したら（ステップ５１０）、マルチモードコントローラ２０４は第２の動作モードに留まる（モード５０８）。カウントがｔｍｉｎｏｆｆ以上であると判定したら（ステップ５１０）、マルチモードコントローラ２０４のプロセッサは、フライバック磁化電圧ｖＬｍにおいて谷点に到達したか否かを判定する（ステップ５１２）。谷点に到達していないと判定したら（ステップ５１２）、マルチモードコントローラ２０４は第２の動作モードに留まる（モード５０８）。
【００２６】
谷点に到達したか否かを判定したら（ステップ５１２）、マルチモードコントローラ２０４はカウントを再初期化してゼロにし（ステップ５１４）、ｔｏｎがｔｍｉｎｏｎより小さいか否かを判定する（ステップ５１８）。ｔｏｎがｔｍｉｎｏｎより小さいと判定したら（ステップ５１８）、マルチモードコントローラ２０４は第３のモード（モード５１６）の動作に入る。ｔｏｎがｔｍｉｎｏｎ以上であると判定したら（ステップ５１８）、マルチモードコントローラ２０４は第１の動作モード（モード５０２）に再び入る。
【００２７】
多くの場合に、ｖｏｕｔ及びｔｏｎは既知であり、放電時間ｔｄｉｓｃｈａｒｇｅを決定してもよい。詳細には、放電時間ｔｄｉｓｃｈａｒｇｅを、図２に例示するゼロ電圧検出器２０６を用いた測定によって決定してもよい。最小のｔｏｎを複数の制約に基づいて予め決めることができる。複数の制約はたとえば、リミットサイクル振動（最小のｔｏｎにおいて最悪である）を最小限にするｔｏｎの分解能、最小限の同期コントローラオフ時間（最小のｔｏｎに対する）、及び超軽負荷における電力処理効率である。
【００２８】
等式（２）によって表される決定は、パラメータｔｏｎの追跡を、始動と始動後の軽負荷動作の第１の状況との間の時間を測定する（たとえば、固定の最小ｔｏｎを検出する）ことによって行なうことと、ｔｄｉｓｃｈａｒｇｅの測定を、軽負荷動作の第１の状況とフライバック磁化インダクタンス電流ｉＬｍがゼロに落ちる時点との間の時間を測定することによって行うことと、を伴っていてもよい。後者の時点はゼロ電圧検出器２０６または同様のデバイスを用いて検出してもよい。入力電圧は、等式（２）を、始動直後の出力電圧は５Ｖ付近に厳密に調整される（ＵＳＢ−ＰＤによって規定されるように）という知識、及びフライバックセル２０１の数は固定されているという知識に結びつけて決定してもよい。この方法の決定ステップを、ハードウェア効率的な１次元ルックアップテーブル（関数「Ｆ１」によって表し得る）を用いて実施してもよい。
【００２９】
図６に例示するのは、第２の動作モード（モード５０８）の間のフライバック磁化インダクタンス電流ｉＬｍに対する波形とフライバック磁化電圧ｖＬｍに対する波形とである。第１の谷点（モード５１２）（１ｓｔと指定する）は、マルチモードコントローラ２０４が、カウントがｔｍｉｎｏｆｆ以上であるか否かを判定する（ステップ５１０）前に生じる。マルチモードコントローラ２０４のプロセッサが、フライバック磁化電圧ｖＬｍにおいて谷点（１ｓｔ）に到達したか否かを判定する（ステップ５１２、図５）ことを思い出されたい。したがって、フライバック磁化電圧ｖＬｍにおいて別の谷点（２ｎｄ）に到達したか否かをマルチモードコントローラ２０４が判定する（ステップ５１２、図５）まで、マルチモードコントローラ２０４は第２の動作モード（モード５０８）に留まる。
【００３０】
図７に例示するのは、電圧低下状態（低電圧ロックアウト（ＵＶＬＯ）状態と呼ばれることもある）前後での入力電圧ｖｉｎのプロット、制御信号電圧ｖｐｒｉｃのプロット、及び出力電圧ｖｏｕｔのプロットである。図７を見直すと、入力電圧ｖｉｎの減少が、制御信号電圧ｖｐｒｉｃの増加に対応付けられることが分かり得る。本出願の態様において、以前に説明した等式（２）に基づく入力電圧の推定を、入力電圧低下状態の検出をカバーするように拡張してもよい。電圧低下／ＵＶＬＯ前及び中の入力電圧のプロット例、出力電圧のプロット例、及び制御信号電圧のプロット例（それぞれ図７に示す）において、電圧低下／ＵＶＬＯ前に、制御信号電圧ｖｐｒｉｃが増加していて、出力電圧が比較的一定であることに注意してもよい。比較的一定の出力電圧の１つの結果は、比較的一定の磁化インダクタンス放電時間ｔｄｉｓｃｈａｒｇｅである。
【００３１】
最終的には、制御信号電圧ｖｐｒｉｃは増加を終えてゼロに落ち、電圧低下状態の開始となる。実験的に、どんな入力電圧値でこの落下が起こるかを見出してもよい。
【００３２】
図７のプロットを念頭において、電圧低下状態の開始を検出する方法を考えることを、本明細書では提案する。本方法をマルチモードコントローラ２０４が行ってもよく、本方法には制御信号電圧が増加している間に入力電圧が減少していると判定することが伴ってもよい。代替的に、本方法には、マルチモードコントローラ２０４が、磁化インダクタンス放電時間ｔｄｉｓｃｈａｒｇｅがほぼ一定に留まっているにもかかわらず、入力電圧が減少していると判定することが伴ってもよい。
【００３３】
入力電圧が減少していると判定することは、たとえば、入力電圧の推定値を繰り返して取得することを、推定または測定した出力電圧値ｖｏｕｔと、フライバックセル２０１の数（たとえば、ｋ）と、等式（２）を用いることによるｔｄｉｓｃｈａｒｇｅとｔｏｎとの間の比と、を用いて行なうことを伴ってもよい。等式（２）を以下に再び記載する。
【００３４】
ｖｉｎ＝ｋ・ｖｏｕｔ・（ｔｄｉｓｃｈａｒｇｅ／ｔｏｎ）                （２）
出力電圧ｖｏｕｔを推定するハードウェア効率的な方法では、入力電圧推定の推定値ｖｉｎ（等式（２）を用いて決定）フライバックセル２０１の数（たとえば、ｋ）、固定された磁化インダクタンス充電時間ｔｏｎ、及び測定した放電時間ｔｄｉｓｃｈａｒｇｅを用いる。
【００３５】
入力電圧を推定することには、動作モードがスキップパルス動作モード（図５のモード５１６を参照）であるときに、出力電圧が変化する間、出力負荷電流が低い（図４に示すように）ということに関する情報を用いることが伴ってもよい。
【００３６】
したがって、以下に続く等式（３）を用いて見出される別個の出力電圧推定を、ハードウェア効率的な２次元（「２−Ｄ」）ルックアップテーブル（関数「Ｆ４」で表してもよい）を用いて実施してもよい。等式（３）を、出力電圧Ｖｏｕｔ推定に対してハードウェア効率的で正確であると示してもよい。等式（３）には、１つの２−Ｄルックアップテーブルの使用、磁化インダクタンス放電時間ｔｄｉｓｃｈａｒｇｅの測定、及び入力電圧ｖｉｎの推定が伴ってもよい。
【００３７】
ｖｏｕｔ＝（ｖｉｎ／ｋ）・（ｔｏｎ／ｔｄｉｓｃｈａｒｇｅ）＝Ｆ４（ｖｉｎ、ｔｄｉｓｃｈａｒｇｅ）                （３）
電圧低下状態の開始を検出する方法では、出力電圧ｖｏｕｔの推定値（たとえば、等式（３）を介して取得する）、検出された磁化インダクタンス放電時間ｔｄｉｓｃｈａｒｇｅ、及びフライバックセルスイッチング素子オン時間ｔｏｎの測定値を用いてもよい。
【００３８】
電圧低下状態の開始を検出する方法におけるステップ例を図８に例示する。入力電圧ｖｉｎが減少していて、制御信号電圧ｖｐｒｉｃが増加している一方で、放電時間ｔｄｉｓｃｈａｒｇｅが比較的一定である時間に、フライバックベースのスイッチモード電源１０４が動作しているという判定がなされたら（ステップ８０２）、マルチモードコントローラ２０４は等式（２）のパラメータを用いて入力電圧ｖｉｎを推定してもよい（ステップ８０４）。入力電圧を推定すること（ステップ８０４）の各繰り返しの後で、マルチモードコントローラ２０４は、推定した入力電圧が、電圧低下状態が始まる入力電圧を表すと（たとえば実験的に）判定された所定の電圧値よりも大きいか否かを判定してもよい（ステップ８０６）。推定した入力電圧が所定の電圧値よりも大きいと判定すること（ステップ８０６）に応じて、マルチモードコントローラ２０４はＵＶＬＯ／電圧低下信号を高に駆動してもよい（ステップ８０８）。推定した入力電圧が所定の電圧値よりも小さいと判定すること（ステップ８０６）に応じて、マルチモードコントローラ２０４は再び入力電圧を推定してもよい（ステップ８０４）。
【００３９】
出力電圧推定は低負荷動作の間に行うため、ＡＣ１００〜１２０Ｈｚリップルに起因する入力電圧変化の効果は最小限である。特に、出力電圧推定の精度をフィードバック補償要素ネットワーク２１０の調整精度によって限定してもよい。
【００４０】
平均電力処理効率を最大にするために、最小のフライバックセルスイッチング素子オフ時間ｔｍｉｎｏｆｆを選択することが有用であると分かり得る。図９に例示するのは、最小のフライバックセルスイッチング素子オフ時間を入力電圧及び出力電圧のペアに関連づけるルックアップテーブルのオフライン生成及びオンライン利用の方法におけるステップ例である。
【００４１】
最初のステップ（ステップ９０２）として、プロセッサが特定のコンピュータプログラムを実行すると複数の理論上の電力処理効率曲線が生じる。複数の曲線には個々の曲線が含まれる。それぞれの個々の曲線を、関数「η」によって表してもよく、複数の組み合わせの中の１つの組み合わせに対して生成してもよい。各組み合わせには、入力電圧、出力電圧、及び最小のフライバックセルスイッチング素子オフ時間ｔｍｉｎｏｆｆが含まれる。スイッチモード電源の当業者には明らかなように、フライバックセルスイッチング素子オフ時間は典型的に制約される。最小のフライバックセルスイッチング素子オフ時間は、たとえば、最大のスイッチング損失によって制約され得る。最大のフライバックセルスイッチング素子オフ時間は、たとえば、ピーク磁化インダクタンス電流ｉｐｅａｋ（図３を参照）によって制約され得る。理論上の電力処理効率曲線の生成は、部分的に、マルチモードコントローラ２０４の動作が、図５に例示する状態図に整合するように行われるという想定に基づいてもよい。
【００４２】
同じプロセッサが次に、複数の組み合わせの各組み合わせに対して平均加重電力処理効率ηａｖｇを決定してもよい（ステップ９０４）。たとえば、プロセッサは、２０％負荷レベル、５０％負荷レベル、及び１００％負荷レベルにおける電力処理効率値を決定してもよい。これらの３つの電力処理効率値を次に、重み付けしてもよい。平均値を見出すために、３つの加重値を合計した後に３で割ってもよい。
【００４３】
プロセッサは次に、最小のフライバックセルスイッチング素子オフ時間ｔｍｉｎｏｆｆが最高の平均加重効率、ηａｖｇに対応づけられるｖｉｎ及びｖｏｕｔの固有のペアに対して考えてもよい。プロセッサは次に、最高の平均加重効率に対応付けられる最小のオフ時間ｔｍｉｎｏｆｆを選択してもよい（ステップ９０６）。プロセッサは次に、固有のペアに対して選択したｔｍｉｎｏｆｆを、ルックアップテーブル（固有のペアのｖｉｎ及びｖｏｕｔに対応付けられる）に挿入してもよい（ステップ９０８）。ルックアップテーブルを、関数「Ｆ２」として表してもよい（下の等式（４）に例示する）。
【００４４】
ｔｍｉｎｏｆｆ＝Ｆ２（ｖｏｕｔ、ｖｉｎ）                （４）
マルチモードコントローラ２０４の動作時に有用であるならば、マルチモードコントローラ２０４のプロセッサは、所定のｖｉｎ及びｖｏｕｔの組み合わせに対応付けられるｔｍｉｎｏｆｆを読み出すことを通して、ｔｍｉｎｏｆｆを判定してもよい。
【００４５】
最大のフライバックセルスイッチング素子オン時間ｔｍａｘｏｎを、ピーク磁化インダクタンス電流ｉｍａｘｐｅａｋがフライバック変圧器２０２の飽和電流より下方に留まるように決定してもよい。最大のフライバックセルスイッチング素子オン時間は、下の等式（５）により、推定した入力電圧ｖｉｎに基づいてもよい。
【００４６】
ｔｍａｘｏｎ＝ｉｍａｘｐｅａｋ・（Ｌｍ／ｖｉｎ）＝Ｆ３（ｖｉｎ）        （５）
等式（５）を、関数「Ｆ３」で表したルックアップテーブルを用いることを通して単純化してもよい。
【００４７】
図１０に例示するのは、入力電圧ｖｉｎ、出力電圧ｖｏｕｔ、最大オン時間ｔｍａｘｏｎ、及び最小のオフ時間ｔｍｉｎｏｆｆを推定する方法におけるステップ例を例示する最上位レベルのフローチャートである。
【００４８】
最初は、ｖｏｕｔが５Ｖでｖｉｎが最大であると想定する。最大オン時間ｔｍａｘｏｎ及び最小のオフ時間ｔｍｉｎｏｆｆに対する初期値を、その想定に基づいて事前に選択してもよい。
【００４９】
マルチモードコントローラ２０４のプロセッサは、出力電圧ｖｏｕｔが基準電圧ｖｒｅｆより小さいか否かを判定する（ステップ１００２）。出力電圧ｖｏｕｔが基準電圧ｖｒｅｆより低いと判定したら（ステップ１００２）、プロセッサはフライバックセルスイッチング素子オン時間ｔｏｎを増加させる（ステップ１０１２）。プロセッサは判定を繰り返して（ステップ１００２）、出力電圧ｖｏｕｔが基準電圧ｖｒｅｆよりも大きいとプロセッサが判定するまで（ステップ１００２）、増加させる（ステップ１０１２）。プロセッサはｖｉｎ、ｔｍａｘｏｎ、及びｔｍｉｎｏｆｆを推定する（ステップ１００４）。
【００５０】
プロセッサは等式（１）を用いて、ｔｄｉｓｃｈａｒｇｅに基づいてｖｉｎを推定してもよい（ステップ１００４）。
【００５１】
プロセッサは等式（４）を用いて、ｖｏｕｔを５Ｖに設定した状態で、推定したｖｉｎに基づいてｔｍｉｎｏｆｆを推定してもよい（ステップ１００４）。
【００５２】
プロセッサは、等式（５）を用いて、推定したｖｉｎに基づいてｔｍｉｎｏｆｆを推定してもよい（ステップ１００４）。
【００５３】
プロセッサは次に、スイッチングサイクルを実施してもよい（ステップ１００６）。
プロセッサは次に、スキップパルス動作モード（モード５１６）が可能になっているか否かを判定してもよい（ステップ１００８）。スキップパルス動作モード（モード５１６）が可能になっているか否かを判定すること（ステップ１００８）は、たとえば、フライバックセルスイッチング素子オン時間ｔｏｎが、フライバックセルスイッチング素子オン時間ｔｓｋｉｐｏｎ（スキップパルス動作モード（モード５１６）にすでに対応付けられている）に到達したことを判定することを伴ってもよい。
【００５４】
スキップパルス動作モード（モード５１６）が可能になっていると判定したら、プロセッサは、たとえば等式（３）を用いることを通して、新しい出力電圧を推定し（ステップ１０１０）、たとえば等式（４）を用いることを通して、新しい出力電圧を用いて、新しいｔｍｉｎｏｆｆを見出す。そしてプロセッサは戻って、別のスイッチングサイクルを実施する（ステップ１００６）。同様に、スキップパルス動作モード（モード５１６）が可能になっていないと判定したら、プロセッサは別のスイッチングサイクルを実施することに戻る（ステップ１００６）。
【００５５】
第１の態様では、たった１つの１Ｄルックアップテーブル、磁化インダクタンス放電時間の測定が必要なハードウェア効率的で正確な入力電圧推定方法が提供される。等式（２）を参照のこと。
【００５６】
第２の態様では、たった１つの２−Ｄルックアップテーブル、磁化インダクタンス放電時間の測定、及び入力電圧の推定（第１の態様を介して）が必要なハードウェア効率的で正確な出力電圧推定方法が提供される。等式（３）を参照のこと。
【００５７】
さらなる態様では、最大オン時間の強制を介したオンライン電流制限実施に対する方法であって、１）入力電圧推定（第１の態様を介して）と、２）１Ｄルックアップテーブルから入力電圧依存の最大オン時間を検索する（等式（５）を参照）ことと、３）比較及び、適用可能ならば、発した一次側スイッチオン時間をルックアップテーブル読み出し最大オン時間値以下に制限すること、とを含む方法が提供される。
【００５８】
さらなる態様では、最小の一次側オフ時間／二次側オン時間の選択を介したオンライン電力効率最適化に対する方法であって、１）コンピュータプログラムとスイッチモード電源のモデルとを用いて図３で説明したコントローラ動作に対する入力電圧、出力電圧、及び最小の一次側オフ時間／二次側オン時間のすべての組み合わせに対する電力処理効率曲線を生成することと、２）すべての組み合わせの平均加重効率（＠２０％、５０％、１００％の最大出力負荷電力）を計算することと、３）最高の平均加重効率を伴うオフ時間を選択することと、４）特定の入力電圧及び出力電圧の組み合わせに対するオフ時間を伴う２Ｄルックアップテーブルに値を代入することと、５）オンライン動作の間に、入力電圧及び出力電圧の組み合わせ及び図５のフローチャートにより、適切なルックアップテーブルオフ時間エントリを用いることと、を含む方法が提供される。
【００５９】
さらなる態様では、出力電圧推定（第２の態様を介して）、磁化インダクタンス放電時間測定、及び一次側スイッチオン時間知識を介した堅固な電圧低下／ＵＶＬＯ推定に対する方法が提供される。本方法に以下が含まれる。１）入力電圧が減少している時間、すなわち、一次側スイッチオン時間が増加していて／飽和しており、放電時間が比較的一定である時間を検出すること、２）これまでに列記した測定／推定パラメータと第１の態様とを用いて入力電圧を推定すること、３）ＵＶＬＯ／入力電圧推定値が所定の電圧値より低いときに電圧低下信号を高に駆動すること。
【００６０】
実施形態例は、ルックアップテーブルを用いることにより、ハードウェア効率を与えると理解してもよい。ハードウェア効率を、以下の少なくとも一部または全部に関して考えることができる。１）１Ｄ及び２ＤルックアップテーブルをＡＳＩＣまたはＦＰＧＡ上で簡潔に実施することができるという事実（シリコン面積及び／またはルックアップテーブルメモリ空間は無視できる）、２）ルックアップテーブルは本来的に低出力であり、ルックアップテーブルには乗算、加算などがなく（電力消費量が少ないことが知られている）、またルックアップテーブルは低伝搬時間であり、ルックアップテーブルは非常に速い動作周波数で動作することができる、３）ルックアップテーブルサイズは、始動の間及び電圧が変化した後に既知の負荷及び出力電圧値を利用することの提案によって最小限である（第１の動作モード５０２（図５）を参照）、及び／または４）ゼロ電圧検出器２０６（図２）を、単純で費用対効果の高い混合信号（集積またはディスクリート）回路（たとえば、コンパレータ、抵抗分割器、及びダイオード）を用いて実装することができる。
【００６１】
いくつかの実施形態例では、本明細書においてテーブルに言及した場合、好適な論理的構成（たとえば、マップ、マッピング、単一のパラメータもしくは複数のパラメータのコンピュータ変数、または入力変数（複数可）に基づいた任意の離散値ルックアップ方法）を含むことができる。
【００６２】
実施形態例では、必要に応じて、それぞれの例示したブロックまたはモジュールは、ソフトウェア、ハードウェア、またはハードウェア及びソフトウェアの組み合わせを表してもよい。さらに、他の実施形態例においてブロックまたはモジュールのいくつかを組み合わせてもよく、他の実施形態例においてより多いかより少ないブロックまたはモジュールが存在してもよい。さらに、他の実施形態において、ブロックまたはモジュールのいくつかを多くのサブブロックまたはサブモジュールに分離してもよい。
【００６３】
本実施形態のいくつかを方法に関して説明しているが、当業者であれば分かるように、本実施形態はまた、ハードウェアコンポーネント、ソフトウェア、または２つの任意の組み合わせによってまたは任意の他の仕方で、説明した方法の態様及び特徴の少なくとも一部を行うためのコンポーネントを含む種々の装置（たとえば、サーバ装置）に関する。また、装置とともに用いるための製造品、たとえば、事前に記録した記憶デバイスまたは他の同様の非一時的なコンピュータ可読媒体にプログラム命令を記録したもの、またはコンピュータ可読なプログラム命令を保持するコンピュータデータ信号が、説明した方法の実施を容易にするように装置に命令を出してもよい。当然のことながら、このような装置、製造品、及びコンピュータデータ信号も本実施形態例の範囲内に入る。
【００６４】
前述した例のいくつかについて特定の順番で行うと説明してきたが、当業者であれば分かるように、任意の所定のステップの順番を変えた結果が以後のステップの出現を阻止することも損なうこともないという条件で、ステップまたはプロセスのいくつかを異なる順番で行ってもよい。さらに、他の実施形態では、前述したステップのいくつかを取り除くかまたは組み合わせてもよく、他の実施形態では、前述したステップのいくつかを多くのサブステップに分離してもよい。さらになお、やり取りのステップの一部または全部を、必要に応じて繰り返してもよい。方法またはステップとして説明した要素がシステムまたはサブコンポーネントに同様に適用され、逆もまた同様である。
【００６５】
実施形態例では、場合に応じて、スイッチモード電源コントローラ１０６を、たとえば、以下のシステムの１つ以上によって実施することも実行することもできる。プログラマブルロジックコントローラ（ＰＬＣ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ハードウェア、及び／またはソフトウェア。スイッチモード電源コントローラ１０６にはプロセッサ（図示せず）を含めることができる。プロセッサは、コンピュータ可読媒体たとえばメモリ（図示せず）に記憶された命令を実行するように構成されている。
【００６６】
用語「コンピュータ可読媒体」には、本明細書で用いる場合、コンピュータまたは他のコンピューティング装置が用いるかまたは実行するための命令、プログラムステップなどを格納することができる任意の媒体が含まれる。用語「コンピュータ可読媒体」としては、本明細書で用いる場合、限定することなく以下が挙げられる。磁気媒体（たとえば、ディスケット、ディスクドライブ、磁気ドラム、光磁気ディスク、磁気テープ、磁気コアメモリなど）、電子記憶装置（たとえば、任意のタイプのランダムアクセスメモリ（ＲＡＭ）、たとえば、スタティックＲＡＭ、ダイナミックＲＡＭ、同期ダイナミックＲＡＭ（ＳＤＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、任意のタイプのプログラム可能な読み出し専用メモリ、たとえば、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＦＬＡＳＨ、ＥＡＲＯＭ、いわゆる「ソリッドステートディスク」）、任意のタイプの他の電子記憶装置、たとえば、電荷結合素子（ＣＣＤ）、または磁気バブルメモリ、任意のタイプの携帯型電子データキャリングカード、たとえば、ＣＯＭＰＡＣＴ  ＦＬＡＳＨ（登録商標）、ＳＥＣＵＲＥ  ＤＩＧＩＴＡＬ（ＳＤ−ＣＡＲＤ）、ＭＥＭＯＲＹ  ＳＴＩＣＫなど、及び光媒体、たとえばコンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、またはＢＬＵ−ＲＡＹ（登録商標）ディスク。
【００６７】
いくつかの実施形態例に対して変形を施してもよく、これには前述のいずれかの組み合わせ及び部分組み合わせが含まれていてもよい。前述した種々の実施形態は単に例であり、本開示の範囲を限定することは決して意図されていない。本明細書で説明した実施形態例の変形は当業者には明らかであり、このような変形は本開示の意図する範囲内である。詳細には、前述した実施形態の１つ以上から得られる特徴を、明示的には前述していない場合がある特徴の部分組み合わせから構成される代替的な実施形態を形成するように選択してもよい。加えて、前述した実施形態の１つ以上から得られる特徴を、明示的には前述していない場合がある特徴の組み合わせから構成される代替的な実施形態を形成するように選択及び組み合わせてもよい。本開示を全体として見直せば、このような組み合わせ及び部分組み合わせに適した特徴が当業者には容易に明らかであろう。本明細書で説明する主題はすべての好適な技術変化に及びそれらを受け入れることが意図されている。
【００６８】
説明した実施形態のある適応及び変更を形成することができる。したがって前述の実施形態は例示的であって限定的でないと考えられる。
【図１】
2019533980.tif 000003
【図２】
2019533980.tif 000004
【図３】
2019533980.tif 000005
【図４】
2019533980.tif 000006
【図５】
2019533980.tif 000007
【図６】
2019533980.tif 000008
【図７】
2019533980.tif 000009
【図８】
2019533980.tif 000010
【図９】
2019533980.tif 000011
【図１０】
2019533980.tif 000012
【国際調査報告】
2019533980.tif 000013
2019533980.tif 000014