(57)【要約】  アレイ基板の製造方法を提供する。アレイ基板の製造方法は、基板の上にゲート電極、ゲート絶縁層、導体緩衝層及び金属層を順次に形成するステップと、金属層及び導体緩衝層をパターニングして、金属層にソース電極、ドレイン電極、及び両者の間に位置するチャネルを形成し、導体緩衝層の一部はチャネルから露出されるステップと、チャネルから露出された導体緩衝層を半導体化して、チャネル内に半導体領域を形成するステップと、を備える。本発明は、既存のアレイ基板構造の金属酸化物半導体層を省略して、製造コストを低減することができる。さらに、チャネルを形成する過程で導体緩衝層をエッチングすることを必要としないので、エッチング工程を簡素化し、エッチングの困難さが低減され、アレイ基板の製造コストがいっそう低減される。本発明のアレイ基板は製造コストを低減することができる。【選択図】図９
2019536284.tif 000002
【特許請求の範囲】
【請求項１】
基板の上にゲート電極、ゲート絶縁層、導体緩衝層及び金属層を順次に形成するステップと、
前記金属層及び前記導体緩衝層をパターニングして、前記金属層にソース電極、ドレイン電極、及び両者の間に位置するチャネルを形成し、前記導体緩衝層の一部は前記チャネルから露出されるステップと、
前記チャネルから露出された前記導体緩衝層を半導体化して、前記チャネル内に半導体領域を形成するステップと、
を備えることを特徴とするアレイ基板の製造方法。
【請求項２】
前記金属層及び前記導体緩衝層をパターニングして、前記金属層にソース電極、ドレイン電極、及び両者の間に位置するチャネルを形成し、前記導体緩衝層の一部は前記チャネルから露出されるステップは、
前記金属層の上にフォトレジストを塗布するステップと、
マルチグレイマスクを提供し、前記マルチグレイマスクを利用して前記フォトレジストをパターニングして、前記フォトレジストに半露光領域を形成するステップと、
前記フォトレジストを遮蔽層として、前記金属層及び前記導体緩衝層をエッチングして、エッチングされた前記金属層及び前記導体緩衝層がソース電極パターン及びドレイン電極パターンを有することにするステップと、
前記フォトレジストの前記半露光領域を全露光領域に変換するステップと、
エッチングされた前記金属層における前記全露光領域に露出された部分をエッチングしてチャネルを形成し且つ前記導体緩衝層を露出させるステップと、
を備えることを特徴とする請求項１に記載のアレイ基板の製造方法。
【請求項３】
前記導体緩衝層を半導体化して、前記導体緩衝層における前記チャネルから露出される部分に半導体領域を形成するステップは、
前記フォトレジストを遮蔽層として、前記導体緩衝層における前記チャネルから露出された部分に対してプラズマ処理又は高温酸化雰囲気処理を行って、前記導体緩衝層における前記チャネルから露出された部分に前記半導体領域を形成させることを備えることを特徴とする請求項２に記載のアレイ基板の製造方法。
【請求項４】
前記方法は、前記半導体領域を形成した後、灰化処理又は剥離法によって前記フォトレジストを除去するステップをさらに備えることを特徴とする請求項２に記載のアレイ基板の製造方法。
【請求項５】
前記フォトレジストの前記半露光領域を全露光領域に変換するステップは、
前記フォトレジストに対して灰化処理を行って、前記半露光領域を前記全露光領域に変換させることを備えることを特徴とする請求項２に記載のアレイ基板の製造方法。
【請求項６】
前記フォトレジストを遮蔽層として、前記金属層及び前記導体緩衝層をエッチングして、エッチングされた前記金属層及び前記導体緩衝層がソース電極パターン及びドレイン電極パターンを有することにするステップは、
前記金属層及び前記導体緩衝層をエッチング液でエッチングすることを備えることを特徴とする請求項２に記載のアレイ基板の製造方法。
【請求項７】
前記エッチング液は、Ｈ２Ｏ２、金属キレート剤又は有機酸から選択することができることを特徴とする請求項６に記載のアレイ基板の製造方法。
【請求項８】
前記マルチグレイマスクは、ハーフトーンマスク又はグレイトーンマスクであることを特徴とする請求項２に記載のアレイ基板の製造方法。
【請求項９】
前記基板の上にゲート電極、ゲート絶縁層、導体緩衝層及び金属層を順次に形成するステップは、
スパッタリング又は熱蒸着によってゲート絶縁層の上に導体緩衝層を堆積することを備えることを特徴とする請求項１に記載のアレイ基板の製造方法。
【請求項１０】
前記基板の上にゲート電極、ゲート絶縁層、導体緩衝層及び金属層を順次に形成するステップは、
ＰＥＣＶＤ法によって前記ゲート絶縁層を堆積することを備えることを特徴とする請求項１に記載のアレイ基板の製造方法。
【請求項１１】
基板の上にゲート電極、ゲート絶縁層、導体緩衝層及び金属層を順次に積層してなるアレイ基板であって、
前記導体緩衝層は半導体領域及び導体領域を備え、前記金属層はソース電極及びドレイン電極を備え、前記ソース電極と前記ドレイン電極との間にはチャネルが設置されており、前記ソース電極及び前記ドレイン電極は前記導体領域に対向しており、前記半導体領域は前記チャネルから露出されることを特徴とするアレイ基板。
【請求項１２】
前記導体緩衝層の材料は金属酸化物であることを特徴とする請求項１１に記載のアレイ基板。
【請求項１３】
前記金属酸化物はＩＧＺＯであることを特徴とする請求項１２に記載のアレイ基板。
【請求項１４】
前記金属層は銅又は銅合金からなることを特徴とする請求項１１に記載のアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示技術分野に関するものであり、特にアレイ基板及びアレイ基板の製造方法に関するものである。
【背景技術】
【０００２】
薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）アレイ基板は、異なるタイプの表示装置に広く応用されている。従来の技術のアレイ基板において、ソース/ドレイン層は半導体層の上に形成される。ソース/ドレイン層は、金属層及び導体緩衝層を備える。金属層と半導体層との間は導体緩衝層によって分離される。このように設置する目的は、ソース/ドレイン層の金属層が半導体層に拡散することを防止し、金属層と半導体層との間の接触抵抗を低減し、金属パンクなどのような欠陥を避ける。
【０００３】
アレイ基板にチャネルを形成している過程で、金属半導体層を露出させるために、金属層及び導体緩衝層を順次にエッチングすることを必要とする。そのため、従来の技術のエッチング工程は複雑且つ困難であるので、アレイ基板の製造コストを高める。
【発明の概要】
【０００４】
本発明の目的は、エッチング工程を簡素化して、アレイ基板の製造コストを低減することができるアレイ基板の製造方法を提供することである。
【０００５】
本発明の他の目的は、上述した製造方法によって製造されたアレイ基板を提供することである。
【０００６】
上述した目的を実現するために、本発明は以下の技術方案を提供する。
本発明によって提供されるアレイ基板の製造方法は、
基板の上にゲート電極、ゲート絶縁層、導体緩衝層及び金属層を順次に形成するステップと、
金属層及び導体緩衝層をパターニングして、金属層にソース電極、ドレイン電極、及び両者の間に位置するチャネルを形成し、導体緩衝層の一部はチャネルから露出されるステップと、
チャネルから露出された導体緩衝層を半導体化して、チャネル内に半導体領域を形成するステップと、を備える。
【０００７】
その中において、金属層及び導体緩衝層をパターニングして、金属層にソース電極、ドレイン電極、及び両者の間に位置するチャネルを形成し、導体緩衝層の一部はチャネルから露出されるステップは、
金属層の上にフォトレジストを塗布するステップと、
マルチグレイマスクを提供し、マルチグレイマスクを利用してフォトレジストをパターニングして、フォトレジストに半露光領域を形成するステップと、
フォトレジストを遮蔽層として、金属層及び導体緩衝層をエッチングして、エッチングされた金属層及び導体緩衝層がソース電極パターン及びドレイン電極パターンを有することにするステップと、
フォトレジストの半露光領域を全露光領域に変換するステップと、
エッチングされた金属層における全露光領域に露出された部分をエッチングしてチャネルを形成し且つ導体緩衝層を露出させるステップと、
を備える。
【０００８】
その中において、導体緩衝層を半導体化して、導体緩衝層におけるチャネルから露出される部分に半導体領域を形成するステップは、
フォトレジストを遮蔽層として、導体緩衝層におけるチャネルから露出された部分に対してプラズマ処理又は高温酸化雰囲気処理を行って、導体緩衝層におけるチャネルから露出された部分に半導体領域を形成させることを備える。
【０００９】
その中において、前記方法は、半導体領域を形成した後、灰化処理又は剥離法によってフォトレジストを除去するステップをさらに備える。
【００１０】
その中において、フォトレジストの半露光領域を全露光領域に変換するステップは、フォトレジストに対して灰化処理を行って、半露光領域を全露光領域に変換させることを備える。
【００１１】
その中において、フォトレジストを遮蔽層として、金属層及び導体緩衝層をエッチングして、エッチングされた金属層及び導体緩衝層がソース電極パターン及びドレイン電極パターンを有することにするステップは、金属層及び導体緩衝層をエッチング液でエッチングすることを備える。
【００１２】
その中において、エッチング液は、Ｈ２Ｏ２、金属キレート剤又は有機酸から選択することができる。
【００１３】
その中において、マルチグレイマスクは、ハーフトーンマスク又はグレイトーンマスクである。
【００１４】
その中において、基板の上にゲート電極、ゲート絶縁層、導体緩衝層及び金属層を順次に形成するステップは、スパッタリング又は熱蒸着によってゲート絶縁層の上に導体緩衝層を堆積することを備える。
【００１５】
その中において、基板の上にゲート電極、ゲート絶縁層、導体緩衝層及び金属層を順次に形成するステップは、ＰＥＣＶＤ法によってゲート絶縁層を堆積することを備える。
【００１６】
本発明によって提供されるアレイ基板は、基板の上にゲート電極、ゲート絶縁層、導体緩衝層及び金属層を順次に積層してなり、その中において、導体緩衝層は半導体領域及び導体領域を備え、金属層はソース電極及びドレイン電極を備え、ソース電極とドレイン電極との間にはチャネルが設置されており、ソース電極及びドレイン電極は導体領域に対向しており、半導体領域はチャネルから露出される。
【００１７】
その中において、導体緩衝層の材料は金属酸化物である。
【００１８】
その中において、金属酸化物はＩＧＺＯである。
【００１９】
その中において、金属層は銅又は銅合金からなる。
【００２０】
本発明の実施形態は以下の美点又は有益な効果を有する。
本発明のアレイ基板において、金属層にソース電極、ドレイン電極、及び両者の間に位置するチャネルが形成され、導体緩衝層の一部がチャネルから露出されており、導体緩衝層を半導体化して、導体緩衝層におけるチャネルから露出された部分に半導体領域を形成し、ソース電極とドレイン電極との間は順次に導体領域及び半導体領域によって電気的に接続されるので、既存のアレイ基板構造の金属酸化物半導体層を省略して、製造コストを低減する。さらに、チャネルを形成する過程で導体緩衝層をエッチングすることを必要としないので、エッチング工程を簡素化し、エッチングの困難さが低減され、アレイ基板の製造コストがいっそう低減される。本発明のアレイ基板は製造コストを低減することができる。
【図面の簡単な説明】
【００２１】
以下、本発明の実施形態又は従来の技術に係る技術的方案をより明確に説明するために、本発明の実施形態の説明に使用される図面について簡単に説明する。明らかに、以下説明される図面は、本発明の一部の実施形態だけのものであり、当業者であれば、これらの図面から創造的な努力なしに他の図面を得ることができる。
【図１】図１は、本発明の実施形態に係わるアレイ基板の製造方法のフローチャートである。
【図２】図２は、図１に示されたアレイ基板の製造方法における各製造ステップの概略図である。
【図３】図３は、図１に示されたアレイ基板の製造方法における各製造ステップの概略図である。
【図４】図４は、図１に示されたアレイ基板の製造方法における各製造ステップの概略図である。
【図５】図５は、図１に示されたアレイ基板の製造方法における各製造ステップの概略図である。
【図６】図６は、図１に示されたアレイ基板の製造方法における各製造ステップの概略図である。
【図７】図７は、図１に示されたアレイ基板の製造方法における各製造ステップの概略図である。
【図８】図８は、図１に示されたアレイ基板の製造方法における各製造ステップの概略図である。
【図９】図９は、本発明の実施形態に係わるアレイ基板を示す概略図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態の添付の図面を参照しながら、本発明の実施形態の技術的方案を明確且つ完全に説明する。明らかに、説明される実施形態は、本発明の一部の実施形態だけのものであり、全ての実施形態ではない。本明細書に説明される実施形態から創造的な努力なしに当業者が得ることができるすべての別の実施形態は、本発明の範囲に入るものとする。
【００２３】
本発明の以下の実施形態で採用される序数修飾語「第一」、「第二」などは、ただ本発明の類似した特徴を明確に説明するための区別性用語であり、対応する特徴の配列順序又は使用順序を代表しない。
【００２４】
本発明の製造方法によって製造されたアレイ基板は、液晶ディスプレイスクリーン又は有機ディスプレイスクリーンに適用することができる。本発明の実施形態に係わるフレキシブルディスプレイスクリーンは、携帯電話、タブレットコンピュータ、パームトップコンピュータ（ｐａｌｍｔｏｐ  ｃｏｍｐｕｔｅｒ）、携帯情報端末（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ，ＰＤＡ）、又は電子リーダーなどに使用されるが、これらに限定されるものではなく、本発明の実施例はこれに対して具体的に限定しない。
【００２５】
図１を参照すると、図１は本発明の実施形態に係わるアレイ基板の製造方法のフローチャートである。本発明によって提供される製造方法は、主に以下のステップを含む。
【００２６】
ステップＳ００１：基板の上にゲート電極、ゲート絶縁層、導体緩衝層及び金属層を順次に形成する。
【００２７】
具体的には、図２を一緒に参照してください。図２に示されたように、基板１０は透明ガラス基板である。基板１０の上に第一金属薄膜を堆積する。第一金属薄膜は、Ｃｒ、Ｗ、Ｃｕ、Ｔｉ、Ｔａ、Ｍｏなどの金属又は合金から選択することができ、多層金属からなるゲート金属層も需要を満たすことができる。パターニング工程によって通常のフォトレジスト層を使用して、ゲート線（図示せず）、共通電極線（図示せず）及びゲート電極２０のパターンを形成する。それから、ＰＥＣＶＤ（プラズマ化学気相成長）法によってゲート絶縁層３０を堆積する。ゲート絶縁層３０は、酸化物、窒化物、酸素窒素化合物などから選択することができる。
【００２８】
次に、スパッタリング又は熱蒸着によってゲート絶縁層の上に導体緩衝層４０を堆積する。導体緩衝層４０は、インジウムガリウム亜鉛酸化物（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ，ＩＧＺＯ）、ＨＩＺＯ、ＩＺＯ、ａ‐ＩｎＺｎＯ、ａ‐ＩｎＺｎＯ、ＺｎＯ：Ｆ、Ｉｎ２Ｏ３：Ｓｎ、Ｉｎ２Ｏ３：Ｍｏ、Ｃｄ２ＳｎＯ４、ＺｎＯ：Ａｌ、ＴｉＯ２：Ｎｂ、Ｃｄ‐Ｓｎ‐Ｏ又は他の金属酸化物からなる。好ましくは、導体バッファ層４０はＩＧＺＯからなる。
【００２９】
次に、スパッタリング又は熱蒸着によって導体緩衝層４０の上に金属層５０を形成する。導体緩衝層４０の作用は、金属層５０が半導体領域（図５の符号４１）に直接に接触して、金属層５０の金属が半導体領域に拡散することを防止し、従って金属パンクなどのような欠陥を避けて、アレイ基板の性能を向上させる。
【００３０】
ステップＳ００２：金属層及び導体緩衝層をパターニングして、金属層にソース電極、ドレイン電極、及び両者の間に位置するチャネルを形成し、導体緩衝層の一部はチャネルから露出される。
【００３１】
具体的には、ステップＳ００２はステップＳ００２１〜Ｓ００２５を備える。
【００３２】
ステップＳ００２１：金属層５０の上にフォトレジスト６０を塗布する。
【００３３】
ステップＳ００２２：マルチグレイマスクを提供し、マルチグレイマスクを利用してフォトレジストをパターニングして、フォトレジストに半露光領域を形成する。
【００３４】
具体的には、図３を一緒に参照してください。マルチグレイマスク７０は、フォトレジスト６０の上方に配置される。選択的に、マルチグレイマスク７０は、ハーフトーンマスク（Ｈａｌｆ  ｔｏｎｅ  ｍａｓｋ）又はグレイトーンマスク（Ｇｒａｙ  ｔｏｎｅ  ｍａｓｋ）であることができる。フォトレジスト６０を露光、現像（即ち、パターニング）する。マルチグレイマスク７０には、全光透過領域７１、半光透過領域７２及び非光透過領域７３が設けられている。露光光線はマルチグレイマスク７０を通過してからフォトレジスト６０に対してフォトエッチングを行う。図４に示されたように、全光透過領域７１の下方のフォトレジスト６０は完全にフォトエッチングされて全露光領域６１を形成し、全露光領域６１の下方の金属層５０はフォトレジスト６０に露出される。半光透過領域７２の下方のフォトレジスト６０は部分的にフォトエッチングされて半露光領域６２を形成する。非光透過領域７３の下方のフォトレジスト６０は保留される。即ち、フォトレジスト６０はパターニングされてから、その上に半露光領域７１が形成される。
【００３５】
ステップＳ００２３：フォトレジストを遮蔽層として、金属層及び導体緩衝層をエッチングして、エッチングされた金属層及び導体緩衝層がソース電極パターンとドレイン電極パターンを有することにする。
【００３６】
図５を参照してください。さらに具体的には、フォトレジスト６０の上にエッチング液をスプレーすることができる。金属層５０及び導体緩衝層４０がソース電極パターン及びドレイン電極パターンを有するまで、エッチング液はフォトレジスト６０の全露光領域６１によって金属層５０及び導体バッファ層４０を順次にエッチングする。最後に、エッチング液が除去される。これにより、金属層５０のパターニング過程が完了する。このステップにおいて、金属層５０に形成されたパターンと導体緩衝層４０に形成されたパターンは同じであると理解されるべきである。金属層５０及び導体緩衝層４０はドライエッチングによってエッチングされることができると理解されるべきであるが、これに対して限定しない。
【００３７】
ステップＳ００２４：フォトレジストの半露光領域を全露光領域に変換する。
【００３８】
図６を参照してください。具体的には、フォトレジスト６０に対して灰化処理（ａｓｈｉｎｇ  ｔｒｅａｔｅｄ）を行って、半露光領域６２を全露光領域に変換することができる。「灰化処理」とは、酸素をプラズマに励起して、酸素とフォトレジストとの反応によって、フォトレジスト６０全体が薄くなる。フォトレジスト６０全体を薄くした後、半露光領域６２のフォトレジストは先ず完全に除去され、即ち半露光領域が全露光領域６２に変換されると理解されるべきである。このとき、金属層５０の一部が全露光領域６２に露出される。
【００３９】
ステップＳ００２５：エッチングされた金属層における全露光領域に露出された部分をエッチングしてチャネルを形成し且つ導体緩衝層を露出させる。
【００４０】
図７を参照してください。このステップにおいて、金属層５０に、ソース電極５１、ドレイン電極５２、及びソース電極５１とドレイン電極５２との間に位置するチャネル５３を形成することを必要とする。具体的には、フォトレジスト６０の上にエッチング液をスプレーすることができる。金属層５０における全露光領域６２の直下方に位置する部分が完全にエッチングされてチャネル５３を形成し且つチャネル５３から導体緩衝層４０を露出させるまで、エッチング液はフォトレジスト６０の全露光領域６２によって金属層５０をエッチングする。このとき、チャネル５３の底部は導体緩衝層４０であると理解されるべきである。チャネル５３は台形であると理解されるべきである。これはエッチング液が全露光領域６２を通って金属層５０の表面に入ってから両側に向かって拡散するためである。上へ行けば行くほど、金属層５０がエッチング液と接触する時間が長くなり、エッチング液が両側に向かってエッチングする量も多くなるので、金属層５０に台形のチャネル５３が形成される。
【００４１】
好ましくは、エッチング液は、Ｈ２Ｏ２、金属キレート剤（ｍｅｔａｌ  ｃｈｅｌａｔｉｎｇ  ａｇｅｎｔ）又は有機酸などを選択することができる。
【００４２】
ステップＳ００３：チャネルから露出された導体緩衝層を半導体化して、チャネル内に半導体領域を形成する
【００４３】
具体的には、図８を参照してください。フォトレジスト６０を遮蔽層として、導体緩衝層４０におけるチャネル５３から露出された部分４１に対してプラズマ処理又は高温酸化雰囲気処理を行う。導体緩衝層におけるチャネルから露出された部分は、プラズマ処理又は高温酸化雰囲気処理によって半導体領域４１を形成する。導体緩衝層４０におけるフォトレジスト層６０によって覆われた領域の導電特性は変化しなくそのままであるので、依然として導体領域４２であると理解されるべきである。換言すると、半導体化された導体緩衝層４０は半導体領域４１及び導体領域４２を備える。
【００４４】
導体緩衝層４０の導体領域４２は、それぞれソース電極５１及びドレイン電極５２に接続されている。ソース電極５１とドレイン電極５２との間は、順次に導体領域４２及び半導体領域４１によって電気的に接続されるので、既存のアレイ基板構造の金属酸化物半導体層を省略して、製造コストを低減することができる。さらに、チャネルを形成する過程で導体緩衝層をエッチングすることを必要としないので、エッチングの困難さが低減され、アレイ基板の製造コストがいっそう低減される。
【００４５】
図９を参照してください。半導体領域４１が形成された後、フォトレジスト６０を除去することができ、それから後続のステップを続けてアレイ基板の製造を完了する。後続のステップは本発明の保護要点ではないので、本明細書では詳細に説明しない。
【００４６】
フォトレジスト６０は、ウェットエッチング法を用いた剥離方法により除去することができる。この過程は、従来の技術のフォトレジスト剥離方法を使用することができ、本明細書では詳細に説明しない。又は、上述した灰化処理によってフォトレジストを除去することもできる。
【００４７】
本発明に係るアレイ基板の製造方法において、金属層にソース電極、ドレイン電極、及び両者の間に位置するチャネルが形成され、導体緩衝層の一部がチャネルから露出されており、導体緩衝層を半導体化して、導体緩衝層におけるチャネルから露出された部分に半導体領域を形成し、ソース電極とドレイン電極との間は順次に導体領域及び半導体領域によって電気的に接続されるので、既存のアレイ基板構造の金属酸化物半導体層を省略して、製造コストを低減する。さらに、チャネルを形成する過程で導体緩衝層をエッチングすることを必要としないので、エッチング工程を簡素化し、エッチングの困難さが低減され、アレイ基板の製造コストがいっそう低減される。
【００４８】
図９を参照してください。本発明はアレイ基板１００をさらに提供する。アレイ基板１００は、基板１０の上に順次に積層されたゲート電極２０、ゲート絶縁層３０、導体緩衝層４０及び金属層５０を備える。金属層５０は、ソース電極５１及びドレイン電極５２を備え、ソース電極５１とドレイン電極５２との間にはチャネル５３が設置されている。導体緩衝層４０は、半導体領域４１及び導体領域４２を備え、半導体領域４１はチャネル５３から露出されている。ソース電極５１及びドレイン電極５２は、それぞれ導体領域４２に対向している。
【００４９】
本発明のアレイ基板において、導体緩衝層の半導体領域は、ソース電極とドレイン電極との間に位置するチャネルから露出されている。ソース電極とドレイン電極との間は順次に導体緩衝層の導体領域と半導体領域によって電気的に接続されるので、既存のアレイ基板構造の金属酸化物半導体層を省略して、製造コストを低減することができる。さらに、チャネルを形成する過程で導体緩衝層をエッチングすることを必要としないので、エッチングの困難さが低減され、アレイ基板の製造コストがいっそう低減される。
【００５０】
具体的には、チャネル５３は、台形のチャネルである。これは、ウェットエッチングによってチャネル５３を形成する際、エッチング液が全露光領域６２を通って金属層５０の表面に入ってから両側に向かって拡散するためである。上へ行けば行くほど、金属層５０がエッチング液と接触する時間が長くなり、エッチング液が両側に向かってエッチングする量も多くなるので、金属層５０に台形のチャネル５３が形成される。
【００５１】
選択的に、金属層５０は、Ｃｒ、Ｗ、Ｃｕ、Ｔｉ、Ｔａ、Ｍｏなどの金属又は合金から選択することができる。多層金属からなるゲート金属層も需要を満たすことができる。好ましくは、金属層５０は、銅又は銅合金材料からなることができる。
【００５２】
導体緩衝層４０は、インジウムガリウム亜鉛酸化物（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ，ＩＧＺＯ）、ＨＩＺＯ、ＩＺＯ、ａ‐ＩｎＺｎＯ、ａ‐ＩｎＺｎＯ、ＺｎＯ：Ｆ、Ｉｎ２Ｏ３：Ｓｎ、Ｉｎ２Ｏ３：Ｍｏ、Ｃｄ２ＳｎＯ４、ＺｎＯ：Ａｌ、ＴｉＯ２：Ｎｂ、Ｃｄ‐Ｓｎ‐Ｏ又は他の金属酸化物からなることができる。好ましくは、導体バッファ層４０はＩＧＺＯからなることができる。
【００５３】
以上、本発明の実施形態を詳細に紹介し、本明細書は具体例を用いて本発明の原理及び実施態様を説明したが、上述した実施形態の説明は、ただ本発明の方法及び重要な概念を理解するのを助けるために用いられ、当業者であれば、本発明の原理を逸脱しない範囲内で具体的な実施形態及び適用範囲に対して同等の変更を行うことができ、上述したように、本明細書の内容は本発明を限定するものではないと理解されるべきである。
【図１】
2019536284.tif 000003
【図２】
2019536284.tif 000004
【図３】
2019536284.tif 000005
【図４】
2019536284.tif 000006
【図５】
2019536284.tif 000007
【図６】
2019536284.tif 000008
【図７】
2019536284.tif 000009
【図８】
2019536284.tif 000010
【図９】
2019536284.tif 000011
【手続補正書】
【提出日】令和1年5月16日(2019.5.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
アレイ基板にチャネルを形成している過程で、半導体層を露出させるために、金属層及び導体緩衝層を順次にエッチングすることを必要とする。だから、従来の技術のエッチング工程は複雑且つ困難であるので、アレイ基板の製造コストを高める。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
その中において、チャネルから露出された導体緩衝層を半導体化して、チャネル内に半導体領域を形成するステップは、
フォトレジストを遮蔽層として、導体緩衝層におけるチャネルから露出された部分に対してプラズマ処理又は高温酸化雰囲気処理を行って、導体緩衝層におけるチャネルから露出された部分に半導体領域を形成させることを備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
次に、スパッタリング又は熱蒸着によってゲート絶縁層３０の上に導体緩衝層４０を堆積する。導体緩衝層４０は、インジウムガリウム亜鉛酸化物（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ，ＩＧＺＯ）、ＨＩＺＯ、ＩＺＯ、ａ‐ＩｎＺｎＯ、ＺｎＯ：Ｆ、Ｉｎ２Ｏ３：Ｓｎ、Ｉｎ２Ｏ３：Ｍｏ、Ｃｄ２ＳｎＯ４、ＺｎＯ：Ａｌ、ＴｉＯ２：Ｎｂ、Ｃｄ‐Ｓｎ‐Ｏ又は他の金属酸化物からなる。好ましくは、導体バッファ層４０はＩＧＺＯ材料からなる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
具体的には、図３を一緒に参照してください。マルチグレイマスク７０は、フォトレジスト６０の上方に配置される。選択的に、マルチグレイマスク７０は、ハーフトーンマスク（Ｈａｌｆ  ｔｏｎｅ  ｍａｓｋ）又はグレイトーンマスク（Ｇｒａｙ  ｔｏｎｅ  ｍａｓｋ）であることができる。フォトレジスト６０を露光、現像（即ち、パターニング）する。マルチグレイマスク７０には、全光透過領域７１、半光透過領域７２及び非光透過領域７３が設けられている。露光光線はマルチグレイマスク７０を通過してからフォトレジスト６０に対してフォトエッチングを行う。図４に示されたように、全光透過領域７１の下方のフォトレジスト６０は完全にフォトエッチングされて全露光領域６１を形成し、全露光領域６１の下方の金属層５０はフォトレジスト６０に露出される。半光透過領域７２の下方のフォトレジスト６０は部分的にフォトエッチングされて半露光領域６２を形成する。非光透過領域７３の下方のフォトレジスト６０は保留される。即ち、フォトレジスト６０はパターニングされてから、その上に半露光領域６２が形成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
図６を参照してください。具体的には、フォトレジスト６０に対して灰化処理（ａｓｈｉｎｇ  ｔｒｅａｔｅｄ）を行って、半露光領域６２を全露光領域に変換することができる。「灰化処理」とは、酸素をプラズマに励起して、酸素とフォトレジスト６０との反応によって、フォトレジスト６０全体が薄くなる。フォトレジスト６０全体を薄くした後、半露光領域６２のフォトレジスト６０は先ず完全に除去され、即ち半露光領域６２が全露光領域に変換されると理解されるべきである。このとき、金属層５０の一部が全露光領域６２に露出される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
具体的には、図８を参照してください。フォトレジスト６０を遮蔽層として、導体緩衝層４０におけるチャネル５３から露出された部分に対してプラズマ処理又は高温酸化雰囲気処理を行う。導体緩衝層４０におけるチャネル５３から露出された部分は、プラズマ処理又は高温酸化雰囲気処理によって半導体領域４１を形成する。導体緩衝層４０におけるフォトレジスト層６０によって覆われた領域の導電特性は変化しなくそのままであるので、依然として導体領域４２であると理解されるべきである。換言すると、半導体化された導体緩衝層４０は半導体領域４１及び導体領域４２を備える。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
導体緩衝層４０は、インジウムガリウム亜鉛酸化物（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ，ＩＧＺＯ）、ＨＩＺＯ、ＩＺＯ、ａ‐ＩｎＺｎＯ、ＺｎＯ：Ｆ、Ｉｎ２Ｏ３：Ｓｎ、Ｉｎ２Ｏ３：Ｍｏ、Ｃｄ２ＳｎＯ４、ＺｎＯ：Ａｌ、ＴｉＯ２：Ｎｂ、Ｃｄ‐Ｓｎ‐Ｏ又は他の金属酸化物からなることができる。好ましくは、導体バッファ層４０はＩＧＺＯからなることができる。
【手続補正８】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項３
【補正方法】変更
【補正の内容】
【請求項３】
前記チャネルから露出された前記導体緩衝層を半導体化して、前記チャネル内に半導体領域を形成するステップは、
前記フォトレジストを遮蔽層として、前記導体緩衝層における前記チャネルから露出された部分に対してプラズマ処理又は高温酸化雰囲気処理を行って、前記導体緩衝層における前記チャネルから露出された部分に前記半導体領域を形成させることを備えることを特徴とする請求項２に記載のアレイ基板の製造方法。
【手続補正９】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】
前記エッチング液は、Ｈ２Ｏ２、金属キレート剤又は有機酸から選択することを特徴とする請求項６に記載のアレイ基板の製造方法。
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2019536284.tif 000012
【国際調査報告】
2019536284.tif 000013
2019536284.tif 000014
2019536284.tif 000015
2019536284.tif 000016