(57)【要約】  本明細書において開示する主題は、炭化ケイ素（ＳｉＣ）パワーデバイスに関する。特に、本開示は、最適化層と組み合わせて使用するためのシールディング領域に関する。開示したシールディング領域は、逆バイアス下で半導体デバイスの隣り合うデバイスセルのウェル領域同士の間に存在する電界を小さくする。開示したシールディング領域は、隣接するデバイスセル同士の間のＪＦＥＴ領域の一部分を占有し、隣り合うデバイスセルの角同士が出会うＪＦＥＴ領域の最も広い部分における最適化層の連続性を分断する。開示したシールディング領域およびデバイスレイアウトは、依然として同様な信頼性（例えば、逆バイアスにおける長期安定性、高温安定性）を提供しながら、同等の寸法の従来のストリップデバイスに対して優れた性能を可能にする。【選択図】図６
2019517148.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型を有する半導体デバイス層（２）内に少なくとも部分的に配置された複数のデバイスセル（５０、５４）であって、前記複数のうちの各デバイスセルが、
第１の導電型を有するドリフト層（１６）と、
前記半導体デバイス層の表面から前記ドリフト層まで拡がりかつ前記第１の導電型を有する最適化層（３００２）であり、前記最適化層が前記ドリフト層の平均ドーピング濃度よりも大きな平均ドーピング濃度を有する、最適化層と、
前記最適化層内に少なくとも部分的に配置された前記第１の導電型を有するソース領域（２０）と、
前記ソース領域に隣接して前記最適化層内に少なくとも部分的に配置された第２の導電型を有するチャネル領域（２８）と、
前記複数のデバイスセルの前記チャネル領域同士に間の前記最適化層内に配置され、前記第１の導電型で第２のドーピング濃度を有するＪＦＥＴ領域（２９）であり、前記ＪＦＥＴ領域が前記デバイスセルのウェル領域（１８）と隣り合うデバイスセル（５０、５４）のウェル領域の平行部分との間に平行ＪＦＥＴ幅（４９）を有する、ＪＦＥＴ領域と、
を備える、複数のデバイスセルと、
前記第１の導電型で前記第１のドーピング濃度を有する前記最適化層内に配置された複数のシールディング領域（ＳＲＯＬ）（３０１４）であって、前記複数のＳＲＯＬが前記複数のデバイスセルの隣り合うデバイスセルの前記チャネル領域同士の間の前記ＪＦＥＴ領域の一部分内に少なくとも部分的に配置される、前記最適化層内に配置された複数のシールディング領域と
を具備する、デバイス（１０）。
【請求項２】
前記最適化層の前記平均ドーピング濃度が、前記ドリフト層の前記平均ドーピング濃度よりも２倍と１５倍との間で大きい、請求項１記載のデバイス。
【請求項３】
前記複数のＳＲＯＬの各々が、前記ドリフト層のドーピング濃度と実質的に同じであるドーパント濃度を有する、請求項１記載のデバイス。
【請求項４】
前記最適化層が、前記半導体デバイス層の表面（４）のところの第１のドーパント濃度から前記半導体デバイス層の前記表面から第１の深さのところの第２の濃度までの間でドーピング濃度が増加するレトログレードドーピングプロファイルを有し、かつ前記第１の深さと前記半導体層の前記ドリフト領域との間で前記第２の濃度を維持し、前記第２のドーパント濃度が、前記第１のドーパント濃度よりも４倍と１０倍との間で大きい、請求項１記載のデバイス。
【請求項５】
前記第１の深さが０．１５μｍと０．３μｍとの間であり、前記第２のドーパント濃度が５ｘ１０１５ｃｍ−３と５ｘ１０１６ｃｍ−３との間であり、第３のドーパント濃度が５ｘ１０１６ｃｍ−３と１ｘ１０１７ｃｍ−３との間である、請求項４記載のデバイス。
【請求項６】
前記第２のドーパント濃度が、前記チャネル領域の平均ドーパント濃度の２０％未満である、請求項４記載のデバイス。
【請求項７】
前記半導体層が、炭化ケイ素（ＳｉＣ）半導体デバイス層である、請求項１記載のデバイス。
【請求項８】
前記複数のＳＲＯＬの各々が、前記複数のデバイスセルのうちの少なくとも１個のデバイスセルの前記ウェル領域の一部分と重なる、請求項１記載のデバイス。
【請求項９】
前記複数のＳＲＯＬの各々が、前記複数のデバイスセルのうちの少なくとも２個のデバイスセルの前記ウェル領域の一部分と重なる、請求項８記載のデバイス。
【請求項１０】
前記複数のＳＲＯＬの各々が、前記複数のデバイスセルのうちの少なくとも３個のデバイスセルの前記ウェル領域の一部分と重なる、請求項９記載のデバイス。
【請求項１１】
前記複数のＳＲＯＬが、前記複数のデバイスセルの前記ソース領域の一部分とさらに重なる、請求項８記載のデバイス。
【請求項１２】
前記複数のＳＲＯＬが、前記複数のデバイスセルの前記ウェル領域とは重ならない、請求項１記載のデバイス。
【請求項１３】
前記複数のＳＲＯＬが、前記複数のデバイスセルの各々の面積のほぼ１％とほぼ３０％との間を占有する、請求項１記載のデバイス。
【請求項１４】
前記複数のＳＲＯＬが、前記複数のデバイスセルの各々の前記面積のほぼ５％とほぼ２０％との間を占有する、請求項１３記載のデバイス。
【請求項１５】
前記複数のＳＲＯＬが、前記複数のデバイスセルの各々の前記面積のほぼ７％とほぼ１５％との間を占有する、請求項１４記載のデバイス。
【請求項１６】
前記複数のＳＲＯＬの各々が、ほぼ０．５μｍとほぼ５μｍとの間であるそれぞれの幅を有する、請求項１記載のデバイス。
【請求項１７】
前記それぞれの幅が、ほぼ１μｍとほぼ３μｍとの間である、請求項１６記載のデバイス。
【請求項１８】
前記複数のＳＲＯＬが、実質的に三角形、円形、卵形、六角形、長方形、または不規則な形状を有する、請求項１記載のデバイス。
【請求項１９】
前記デバイスが、金属−酸化物−半導体電界トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、または絶縁ベースＭＯＳ制御サイリスタ（ＩＢＭＣＴ）である、請求項１記載のデバイス。
【請求項２０】
半導体層（２）の表面（４）の一部分をマスキングするステップであって、前記半導体層が第１の導電型の初期ドーピング濃度を有する、マスキングするステップと、
最適化層（３００２）を形成するために前記第１の導電型のドーパントを用いて前記半導体層をドーピングするステップであって、前記最適化層が前記半導体層の前記表面の中へと第１の深さ拡がり、前記初期ドーピング濃度よりも大きなピークドーピング濃度を有し、前記初期ドーピング濃度を有する前記最適化層内の複数のシールディング領域（ＳＲＯＬ）（３０１４）を含む、ドーピングするステップと、
前記最適化層内に複数のデバイスセル（５０、５４）のウェル領域（１８）およびソース領域（２０）を注入するステップであって、前記ウェル領域が前記半導体層の前記表面の中へと前記第１の深さよりも小さい第２の深さ拡がり、前記ウェル領域が前記複数のデバイスセルのチャネル領域を画定し、前記複数のＳＲＯＬが、前記複数のデバイスセルの隣り合うデバイスセルの前記チャネル領域の一部分同士の間に配置される、注入するステップと
を含む、製造方法。
【請求項２１】
前記最適化領域の前記ピークドーピング濃度が、注入後の前記ウェル領域内のドーピング濃度の少なくとも２０％小さい、請求項２０記載の方法。
【請求項２２】
前記最適化層を形成するために前記半導体層をドーピングするステップが、ドーピングするステップの前に前記半導体層の一部分をマスキングするステップであって、前記半導体層の前記マスキングした部分が前記最適化層を形成した後には前記複数のＳＲＯＬを形成する、マスキングするステップを含む、請求項２０記載の方法。
【請求項２３】
マスキングするサブステップが、パターニングしたフォトレジスト層を使用してマスキングすることを含み、ドーピングするステップが、５００℃未満の温度で前記ドーパントを用いて前記半導体層に注入することを含む、請求項２２記載の方法。
【請求項２４】
マスキングするステップが、ハードマスク材料を使用して前記半導体層の前記一部分をマスキングするステップであって、前記ハードマスク材料が、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮｘ）、金属、またはこれらの組み合せからなる、前記半導体層の前記一部分をマスキングするステップを含む、請求項２２記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書において開示する主題は、電界トランジスタ（例えば、ＭＯＳＦＥＴ、ＤＭＯＳＦＥＴ、ＵＭＯＳＦＥＴ、ＶＭＯＳＦＥＴ、トレンチＭＯＳＦＥＴ、等）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、および絶縁ベースＭＯＳ制御サイリスタ（ＩＢＭＣＴ）を含め、炭化ケイ素（ＳｉＣ）パワーデバイスなどの半導体パワーデバイスに関する。
【背景技術】
【０００２】
このセクションは、下記に説明するおよび／または権利を主張する本開示の様々な態様に関係し得る技術の様々な態様を読者に紹介するものである。この考察は、本開示の様々な態様をより良く理解することを容易にするために背景情報として読者に提供する際に役立つと考えている。したがって、これらの記述は、この観点で読まれるべきであり、先行技術の承認としてではないことを理解すべきである。
【０００３】
パワー変換デバイスは、電力を負荷によって消費する目的で１つの形態から別の形態へと変換するために、現代の電気システム全体にわたり広く使用されている。多くのパワー電子システムは、サイリスタ、ダイオード、ならびに様々なタイプのトランジスタ（例えば、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、および他の適切なトランジスタ）などの様々な半導体デバイスおよび半導体部品を利用している。
【０００４】
高周波用途、高電圧用途、および／または大電流用途に関して具体的に、炭化ケイ素（ＳｉＣ）デバイスは、高温動作、導電損失およびスイッチング損失の低減、ならびに対応するシリコン（Ｓｉ）デバイスよりも小さなダイサイズの点から多数の利点を提供することができる。しかしながら、ＳｉＣはまた、ＳｉＣデバイス製作中の小さなドーパント拡散および動作中の（例えば、逆バイアス下での）ＳｉＣデバイス内の高電界などの、Ｓｉに対して多数の技術的難題および設計上の難題も提示している。ＳｉＣデバイスのＳｉＣ部分をこれらの高電界に対して強固にできる一方で、シリコン酸化物（ＳｉＯ２）誘電体層などのＳｉＣデバイスの他の部分は、これらの高電界下で故障することがある。したがって、高電界を小さくするＳｉＣデバイス設計を開発して、デバイス性能を実質的に低下させずにデバイス信頼性を向上させることが望ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第２０１４／２３１８６７号
【発明の概要】
【課題を解決するための手段】
【０００６】
１つの実施形態では、デバイスは、第１の導電型を有する半導体デバイス層内に少なくとも部分的に配置された複数のデバイスセルを含む。各デバイスセルは、第１の導電型を有するドリフト層と、上記半導体デバイス層の表面から上記ドリフト層まで拡がりかつ上記第１の導電型を有する最適化層とを含み、上記最適化層が上記ドリフト層の平均ドーピング濃度よりも大きな平均ドーピング濃度を有する。各デバイスセルは、上記最適化層内に少なくとも部分的に配置された上記第１の導電型を有するソース領域と、上記ソース領域に隣接して上記最適化層内に少なくとも部分的に配置された第２の導電型を有するチャネル領域と、上記複数のデバイスセルの上記チャネル領域同士の間の上記最適化層内に配置され、上記第１の導電型で第２のドーピング濃度を有するＪＦＥＴ領域とをやはり含み、上記ＪＦＥＴ領域が上記デバイスセルのウェル領域と隣り合うデバイスセルのウェル領域の平行な部分との間に平行ＪＦＥＴ幅を有する。上記デバイスは、上記第１の導電型で上記第１のドーピング濃度を有し上記最適化層内に配置された複数のシールディング領域（ＳＲＯＬ）をさらに含み、上記複数のＳＲＯＬが上記複数のデバイスセルの隣り合うデバイスセルの上記チャネル領域同士の間の上記ＪＦＥＴ領域の一部分内に少なくとも部分的に配置される。
【０００７】
もう１つの実施形態では、製造方法は、半導体層の表面の一部分をマスキングするステップを含み、上記半導体層が第１の導電型の初期ドーピング濃度を有する。上記方法は、最適化層を形成するために上記第１の導電型のドーパントを用いて上記半導体層をドーピングするステップを含み、上記最適化層が、上記半導体層の上記表面の中へと第１の深さ拡がり、上記初期ドーピング濃度よりも高いピークドーピング濃度を有し、上記初期ドーピング濃度を有する上記最適化層内に複数のシールディング領域（ＳＲＯＬ）を含む。上記方法は、上記最適化層内に複数のデバイスセルのウェル領域およびソース領域を注入するステップをさらに含み、上記ウェル領域が上記半導体層の上記表面の中へと上記第１の深さよりも小さい第２の深さ拡がり、上記ウェル領域が上記複数のデバイスセルのチャネル領域を画定し、上記複数のＳＲＯＬが、上記複数のデバイスセルの隣り合うデバイスセルの上記チャネル領域の一部分同士の間に配置される。
【０００８】
本発明のこれらのおよびその他の特徴、態様および長所は、添付した図面を参照して下記の詳細な説明を読むと、より良く理解されるようになるであろう。図面では、類似の参照符号は、図面全体を通して類似の構成要素を表している。
【図面の簡単な説明】
【０００９】
【図１Ａ】典型的なプレーナＭＯＳＦＥＴデバイスの模式図である。
【図１Ｂ】典型的なＭＯＳＦＥＴデバイスの様々な領域についての抵抗を図示する模式図である。
【図２】ストリップセルレイアウトを有する典型的なＭＯＳＦＥＴデバイス構造を含むＳｉＣ層の表面のトップダウン図である。
【図３】多数の正方形半導体デバイスセルを含むＳｉＣ層の表面のトップダウン図である。
【図４】多数の千鳥状の正方形半導体デバイスセルを含むＳｉＣ層の表面のトップダウン図である。
【図５】多数の六角形半導体デバイスセルを含むＳｉＣ層の表面のトップダウン図である。
【図６】本技術の実施形態による、最適化層を有するＭＯＳＦＥＴデバイスの一部分の断面模式図である。
【図７】本技術の実施形態による、最適化層と最適化層内に配置したシールディング領域（ＳＲＯＬ）とを有するＭＯＳＦＥＴデバイスの一部分の断面模式図である。
【図８】本技術の実施形態による、最適化層を有しかつＳＲＯＬの別の実施形態を有するＭＯＳＦＥＴデバイスの一部分の断面模式図である。
【図９】本技術の実施形態による、最適化層を有する半導体デバイス層内に配置された多数の正方形デバイスセルを含み、かつＳＲＯＬをさらに含むデバイスレイアウトのトップダウン図である。
【図１０】本技術の実施形態による、最適化層を有するＳｉＣ層の一部分内およびＳｉＣ層を覆って配置された誘電体層の一部分内の規格化した電界強度を描いているグラフであり、ここではＳｉＣ層の一部分が逆バイアスで動作するときにＳＲＯＬによってシールドされる正方形デバイスセルのウェル領域の角同士の間に配置される。
【図１１】本技術の実施形態による、最適化層を有するＳｉＣ層の一部分内およびＳｉＣ層の上方に配置された誘電体層の一部分内の規格化した電界強度を描いているグラフであり、ここではＳｉＣ層の一部分が逆バイアスで動作するときにＳＲＯＬによってシールドされない正方形デバイスセルのウェル領域の角同士の間に配置される。
【図１２Ａ】本技術の実施形態による、最適化層を有するＭＯＳＦＥＴデバイスについておよびＳＲＯＬによってシールドされている最適化層を有するＭＯＳＦＥＴデバイスについてのドレイン電流（任意単位で）対ドレイン電圧（逆バイアス、ボルトで）を描いているグラフである。
【図１２Ｂ】本技術の実施形態による、最適化層を有するＭＯＳＦＥＴデバイスについておよびＳＲＯＬによってシールドされている最適化層を有するＭＯＳＦＥＴデバイスについてのドレイン電流（任意単位で）対ドレイン電圧（順バイアス、ボルトで）を描いているグラフである。
【図１３】本技術の実施形態による、最適化層をともなう半導体デバイス層内に配置された多数の正方形デバイスセルを含み、かつＳＲＯＬの異なる例をさらに含むデバイスレイアウトのトップダウン図である。
【図１４】本技術の実施形態による、最適化層をともなう半導体デバイス層内に配置された多数の正方形デバイスセルを含み、かつＳＲＯＬの異なる例をさらに含むデバイスレイアウトのトップダウン図である。
【図１５】本技術の実施形態による、最適化層を有する半導体デバイス層内に配置された多数の六角形デバイスセルを含み、かつＳＲＯＬの異なる例をさらに含むデバイスレイアウトのトップダウン図である。
【図１６】本技術の実施形態による、最適化層を有する半導体デバイス層内に配置された多数の細長い六角形デバイスセルを含み、かつＳＲＯＬの異なる例をさらに含むデバイスレイアウトのトップダウン図である。
【図１７】本技術の実施形態による、最適化層を有する半導体デバイス層内に配置された多数の細長い六角形デバイスセルを含み、かつＳＲＯＬの異なる例をさらに含むデバイスレイアウトのトップダウン図である。
【図１８】本技術の実施形態による、最適化層を有する半導体デバイス層内に配置された多数の細長い長方形デバイスセルを含み、かつＳＲＯＬの異なる例をさらに含むデバイスレイアウトのトップダウン図である。
【図１９】本技術の実施形態による、最適化層を有する半導体デバイス層内に配置された多数の細長い長方形デバイスセルを含み、かつＳＲＯＬの異なる例をさらに含むデバイスレイアウトのトップダウン図である。
【発明を実施するための形態】
【００１０】
１つまたは複数の具体的な実施形態を下記に説明しよう。これらの実施形態の簡潔な説明を与えることを目指して、実際の実装形態のすべての特徴を明細書中では記述しない場合がある。いずれかのこのような実際の実装形態の開発において、任意のエンジニアリングプロジェクトまたは設計プロジェクトにおけるように、システムに関係する制約およびビジネスに関係する制約に伴うコンプライアンスなどの、実装形態ごとに変わることがあり得る開発者に特有なゴールを達成するために、数多くの実装形態に特有な判断を行わなければならないことを、認識すべきである。その上、このような開発の試みは、複雑でありかつ長時間を必要とするはずであるが、それにもかかわらず、この開示の恩恵を受ける当業者にとっては設計、製作、および製造の日常的な仕事であるはずであることを、認識すべきである。
【００１１】
本発明の様々な実施形態の要素を導入するときに、「１つ（ａ）」、「１つ（ａｎ）」、および「その（ｔｈｅ）」という冠詞は、複数の要素のうちの１つまたは複数があることを意味するものとする。「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」および「有する（ｈａｖｉｎｇ）」という用語は、包括的であり、列挙した要素の他にさらなる要素があり得ることを意味するものとする。加えて、本開示の「１つの実施形態（ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」または「ある実施形態（ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」への言及は、詳述した構成をやはり組み込んでいるさらなる実施形態の存在を排除するように解釈すべきではないものとする。ここに開示する構成の形状、位置、およびアライメントを、簡素化のために、比較的理想的（例えば、完全に直線的な構成および整列した構成をともなう正方形セル、長方形セル、および六角形セルならびにシールディング領域）であるように図示し説明していることを認識することができる。しかしながら、当業者によって認識され得るように、プロセス変動および技術的限界は、理想的な形状に満たないまたは異常な構成をともなうセル設計を結果としてもたらすことがあり、依然として本技術の意図内であり得る。それはそうとして、構成の形状、位置、またはアライメントを記述するために本明細書において使用するように「実質的な（ｓｕｂｓｔａｎｔｉａｌｌｙ）」という用語は、理想的なまたは目標とする形状、位置、およびアライメントならびに、当業者なら認識でき得るような半導体製作プロセスにおける変動性からもたらされる不完全に実装された形状、位置、およびアライメントを包含することを意味する。加えて、半導体デバイスセルを、半導体層の「表面のところに」、「表面内に」、「表面上に」、または「表面に沿って」配置されるまたは製作されるように本明細書において説明し、これは、半導体層のバルク内に配置された一部分、半導体層の表面に近接して配置された一部分、半導体層の表面にさえ配置された一部分、および／または半導体層の表面の上方にもしくは最上部に配置された一部分を有する半導体デバイスセルを含むものとする。
【００１２】
最新のパワー電子機器の不可欠な構成ブロックのうちの１つが、電界効果トランジスタ（ＦＥＴ）デバイスである。例えば、図１Ａは、プレーナｎチャネル電界効果トランジスタ、すなわちＤＭＯＳＦＥＴ、以降ＭＯＳＦＥＴデバイス１０の能動セルを図示している。ＭＯＳＦＥＴデバイス１０、ならびに下記に論じる他のデバイスのある種の構成要素をより明確に図説するために、ある種の一般に理解されている設計要素（例えば、最上部メタライゼーション、パッシベーション、エッジ終端、等）を省略できることを認識することができる。
【００１３】
図１Ａに図示したＭＯＳＦＥＴデバイス１０は、第１の表面４および第２の表面６を有する半導体デバイス層２（例えば、エピタキシャルＳｉＣ層）を含む。半導体デバイス層２は、第１の導電型を有するドリフト領域１６（例えば、ｎ型ドリフト層１６）、ドリフト領域１６に隣接して配置されかつ第１の表面４に近接する第２の導電型を有するウェル領域１８（例えば、ｐウェル１８）を含む。半導体デバイス層２は、ウェル領域１８に隣接しかつ第１の表面４に近接する第１の導電型を有するソース領域２０（例えば、ｎ型ソース領域２０）をやはり含む。誘電体層２４（やはり、ゲート絶縁層またはゲート誘電体層とも呼ばれる）を、半導体デバイス層２の第１の表面４の一部分上に配置し、ゲート電極２６を誘電体層２４上に配置する。半導体デバイス層２の第２の表面６は、基板層１４（例えば、ＳｉＣ基板層）であり、ドレインコンタクト１２を基板層１４に沿ってデバイス１０の底部に配置する。
【００１４】
オン状態の動作中に、（例えば、ＭＯＳＦＥＴデバイス１０のしきい値電圧（ＶＴＨ）以上の）適切なゲート電圧が、反転層をチャネル領域２８内に形成させ、ならびにキャリアのアキュムレーションにより接合電界効果トランジスタ（ＪＦＥＴ）領域２９内に導電性経路をエンハンスさせることができ、電流がドレインコンタクト１２（すなわち、ドレイン電極）からソースコンタクト２２（すなわち、ソース電極）へと流れることを可能にする。本明細書において論じるＭＯＳＦＥＴデバイスに関して、チャネル領域２８を、ゲート電極２６およびゲート誘電体２４の下方に配置されたウェル領域１８の上部部分として一般に画定することができることを認識すべきである。さらにその上、本手法がＳｉＣ  ＭＯＳＦＥＴデバイスの文脈で下記に論じられることがある一方で、本手法を他のタイプの材料系（例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、ガリウムひ素（ＧａＡｓ）、ダイアモンド（Ｃ）、またはいずれかの他の適したワイドバンドギャップ半導体）ならびにｎチャネル設計およびｐチャネル設計の両者を利用している他のタイプのデバイス構造（例えば、ＵＭＯＳＦＥＴ、ＶＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、絶縁ベースＭＯＳ制御サイリスタ（ＩＢＭＣＴ）、またはいずれかの他の適したＦＥＴおよび／もしくはＭＯＳデバイス）に適用できることを認識すべきである。
【００１５】
図１Ｂは、図１ＡのＳｉＣデバイス１０の模式的断面図である。図１Ｂに図示したＭＯＳＦＥＴデバイス１０のソースコンタクト２２は、一般にソース電極へのオーミック接続を与え、ソース領域２０の一部分とウェル領域１８の一部分との両方にまたがって配置される。ソースコンタクト２２は、一般に、ＭＯＳＦＥＴデバイス１０のこれらの半導体部分と金属性ソース電極との間に位置する１つまたは複数の金属層を含む金属的界面である。明確にするために、コンタクト２２の下方に配置されたＭＯＳＦＥＴデバイス１０のソース領域２０（例えば、ｎ＋ソース領域２０）の一部分を、ＭＯＳＦＥＴデバイス１０のソースコンタクト領域４２と本明細書ではより具体的に呼ぶことができる。同様に、ウェル領域１８の残りの部分よりも高いレベルにドーピングすることができるＭＯＳＦＥＴデバイス１０のウェル領域１８の一部分を、ＭＯＳＦＥＴデバイス１０のボディ領域３９（例えば、ｐ＋ボディ領域３９）と本明細書ではより具体的に呼ぶことができる。明確にするために、コンタクト２２の下方に（例えば、覆われて、直接電気的に接続されて）配置されるボディ領域３９の一部分を、ＭＯＳＦＥＴデバイス１０のボディコンタクト領域４４（例えば、ｐ＋ボディコンタクト領域４４）と本明細書ではより具体的に呼ぶことができる。
【００１６】
図１Ｂに図示したように、ＭＯＳＦＥＴデバイス１０の様々な領域は、各々付随する抵抗、およびこれらの抵抗の各々の合計として表すことができるＭＯＳＦＥＴデバイス１０の全抵抗（例えば、オン状態抵抗、Ｒｄｓ（ｏｎ））を有することができる。例えば、図１Ｂに図示したように、ＭＯＳＦＥＴデバイス１０のオン状態抵抗、Ｒｄｓ（ｏｎ）を、抵抗Ｒｓ３０（例えば、ソース領域２０の抵抗およびコンタクト２２の抵抗）、抵抗Ｒｃｈ３２（例えば、図１Ａに図示した領域２８の反転チャネル抵抗）、抵抗Ｒａｃｃ３４（例えば、ゲート酸化物２４と、ウェル領域１８同士の間に位置するドリフト層１６の一部分との間のアキュムレーション層の抵抗）、抵抗ＲＪＦＥＴ３６（例えば、ウェル領域１８同士の間の空乏化していないネック領域の抵抗）、抵抗Ｒｄｒｉｆｔ３８（例えば、ドリフト層１６付近の抵抗）、および抵抗Ｒｓｕｂ４０（基板層１４付近の抵抗）の合計として近似することができる。図１Ｂに図示した抵抗が網羅的ではないものであり、他の抵抗（例えば、ドレインコンタクト抵抗、拡がり抵抗、等）が半導体デバイス１０内に潜在的に存在し得ることに留意すること。
【００１７】
ある種のケースでは、図１Ｂに図示した１つまたは２つの抵抗成分が半導体デバイス１０の導電損失に支配的であることがあり、これらの要因を扱うことは、Ｒｄｓ（ｏｎ）に著しく影響を与えることがある。例えば、ドリフト抵抗３８、基板抵抗４０およびコンタクト抵抗３０が（他の抵抗成分と比較して）重要ではなく、低電圧デバイスまたは低い反転層移動度に苦しんでいるデバイス（例えば、ＳｉＣデバイス）などのデバイスに関しては、チャネル抵抗（Ｒｃｈ３２）が、デバイス導電損失の重要な部分を占めることがある。さらなる例として、中間電圧および高電圧デバイスでは、ＪＦＥＴ領域抵抗（ＲＪＦＥＴ３６）が、全導電損失の重要な部分を占めることがある。
【００１８】
図２は、従来のストリップセルレイアウトを有するＭＯＳＦＥＴデバイス構造４１を含む半導体デバイス層２のトップダウン図を図示している。寸法の点から、従来のＭＯＳＦＥＴデバイス構造４１を、特定のチャネル長（Ｌｃｈ４３）、チャネル領域からオーミック領域までの長さ（Ｌｃｈ＿ｔｏ＿ｏｈｍ４５）、オーミック領域の幅（Ｗｏｈｍ４７）、およびＪＦＥＴ領域の幅（ＷＪＦＥＴ４９）を有するとして説明することができる。図２に図示した従来のストリップセルレイアウトが優れた信頼性（例えば、長期性能および高温性能）を提供するが、ＭＯＳＦＥＴデバイス構造４１の比較的高いチャネル抵抗（Ｒｃｈ３２）およびＪＦＥＴ抵抗（ＲＪＦＥＴ３６）が結果として比較的大きなＲｄｓ（ｏｎ）をもたらし、これがデバイスの電気的性能を低下させる。
【００１９】
チャネル抵抗（Ｒｃｈ３２）およびＪＦＥＴ抵抗（ＲＪＦＥＴ３６）を半導体デバイスに関して減少させることができる１つの方法は、セル方式のデバイス設計を通してである。図３〜図５は、異なる従来のセル方式の設計およびレイアウトを有する半導体デバイス層２のトップダウン図を図示している。これらの従来の設計を、下記に論じる本技術のシールド型デバイスセルに対して非シールド型であるように説明することができる。図３〜図５に関して、同様に下記に提示するデバイスセルのトップダウン図に関して、半導体デバイス層２の表面に妨げるもののない図を提供するために、デバイスセルのある種の構成（例えば、ゲートコンタクト２６、誘電体層２４、コンタクト２２）が省略されることを認識することができる。特に、図３は、整列したレイアウト５１での正方形デバイスセル５０を図示し、一方で図４は、千鳥状またはオフセットレイアウト５２での正方形セル方式のデバイスセル５０を図示している。図５は、整列したレイアウト５５での六角形デバイスセル５４を図示している。一般に、図３〜図５に図説される図示したセル設計およびレイアウトは、図２に図示したようなストリップセルレイアウトに対してチャネル抵抗（Ｒｃｈ３２）とＪＦＥＴ抵抗（ＲＪＦＥＴ３６）との両方を減少させることによってＲｄｓ（ｏｎ）低減を可能にする。例えば、図３の正方形デバイスセル５０は、同様のプロセス／技術が制限する寸法（例えば、同じＬｃｈ４３、Ｌｃｈ＿ｔｏ＿ｏｈｍ４５、Ｗｏｈｍ４７およびＷＪＦＥＴ４９）を仮定すると、図２のストリップデバイス４１よりもほぼ２０％低いＲｄｓ（ｏｎ）を与える。２〜３のデバイスセルを使用して本明細書に図示したレイアウトが半導体表面２上の半導体デバイスの多数のデバイスセルの部分集合を表していることを認識することができる。
【００２０】
図３〜図５では、図示した従来の正方形デバイスセル５０および六角形デバイスセル５４は各々、図１Ｂに図示したように、ウェル領域１８の一部である各セルの中心６５に配置されたボディコンタクト領域４４を含む。ボディコンタクト領域４４は、ソース領域２０によって囲まれる。より具体的に、各セルのボディコンタクト領域４４を、ソース領域２０のソースコンタクト領域４２によって囲むことができ、ここではソースコンタクト領域４２のドーピングをソース領域２０の残りの部分と同じにすることができる。各セルのソース領域２０は、チャネル領域２８によって囲まれ、チャネル領域２８はまた、図１Ａおよび図１Ｂに図示したように、ウェル領域１８の一部でもある。チャネル領域２８は、順にＪＦＥＴ領域２９によって囲まれる。一般に、ＪＦＥＴ領域２９の特定の部分の幅を、ＪＦＥＴ領域２９のドーピング型（例えば、ｎ型）に比して反対のドーピング型（例えば、ｐ型）を有する領域同士の間の最短距離として定義する。各デバイスセルがセルの周囲の周りにＪＦＥＴ領域２９を含むとしても、これらのＪＦＥＴ領域２９を、時には、簡単にするために半導体デバイス層２のＪＦＥＴ領域２９と包括的に呼ぶことができる。半導体デバイス層２、ソースコンタクト領域４２を含むソース領域２０、およびＪＦＥＴ領域２９は、第１の導電型（例えば、ｎ型）を有し、一方で、ボディコンタクト領域４４およびチャネル領域２８を含めウェル領域１８が第２の導電型（例えば、ｐ型）を有することをやはり認識することができる。本明細書で使用するように、２つのデバイスセルを、２つのセルの境界の任意の部分が（例えば、デバイスセルの境界の辺６８に沿ってまたは角６９のところで接触するときには隣り合うセルまたは隣接するセルと呼ぶことができる。それはそうとして、図３の各正方形デバイスセル５０には、８個の隣り合うセルまたは隣接するセルがあり、一方で、図４の各千鳥状の正方形セル５０および図５の各六角形デバイスセル５４には、６個の隣り合うセルまたは隣接するセルがあることを認識することができる。
【００２１】
図３〜図５に図示したセル方式の設計が図２に図示したようなストリップセルレイアウトに対してより低いＲｄｓ（ｏｎ）を可能にできる一方で、このようなセル方式の設計が、ブロッキング条件下で隣り合うデバイスセルのウェル領域の角同士の間のＪＦＥＴ領域２９の一部分内に実質的により大きな電界を有することがあることがここで認識される。ＳｉＣ  ＭＯＳデバイスに関して、（図１および図２に図示した）ＪＦＥＴ領域２９を覆って配置した誘電体層２４（例えば、ＳｉＯ２）内の電界は、デバイスセルが逆バイアス下で動作するとＳｉデバイス内の電界と比較してほぼ１０倍大きくなることがある。ＳｉＣがより大きな電界の方に一般に強い一方で、誘電体層２４は、長期間の動作中に破壊を経験することがあり、ＳｉＣデバイスセル５０および５４についての信頼性問題に帰結する。
【００２２】
特に、逆バイアス下でのＳｉＣ  ＭＯＳＦＥＴでは、図３〜図５に図示した隣り合うデバイスセル５０および５４のウェル領域の角同士の間のＪＦＥＴ領域２９の最も広い部分内に存在する電界は、ＪＦＥＴ領域２９の他の部分内よりも実質的に大きい。図３に図示したように、デバイスセル５０のチャネル領域２８の角同士の間の斜めの距離６０は、隣り合うデバイスセル５０のチャネル領域２８の平行な部分同士の間の距離（すなわち、ＷＪＦＥＴ，ｐａｒａｌｌｅｌ４９）よりも大きい。結果として、誘電体層２４内のピーク電界は、隣り合うデバイスセル５０のウェル領域１８の角同士の間で（例えば、隣り合うデバイスセルのチャネル領域２８の角同士の間で、隣り合うセル同士が出会う角６９のところで）より大きく、このピーク電界がこのような非シールド型デバイスセル５０に関する長期信頼性問題を結果的にもたらすことがある。
【００２３】
本手法の実施形態に関して、半導体デバイス層２は、ドリフト層１６と半導体デバイス層２の表面との間に一般に配置される最適化層を含み、最適化層はデバイス性能を向上させる。最適化層３００２を有する半導体デバイス３０００（例えば、ＭＯＳＦＥＴ３０００）の一部分の断面模式図を、図６に図示している。ある種の実施形態では、最適化層３００２は、「半導体デバイスおよびその作成方法（ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＤＥＶＩＣＥ  ＡＮＤ  ＭＥＴＨＯＤ  ＯＦ  ＭＡＫＩＮＧ  ＴＨＥＲＥＯＦ）」という名称で、２０１６年５月２６日出願の、同時係属中の米国特許出願第１５／１６４，９２８号に開示した１つまたは複数の特徴を含むことができ、この出願はすべての目的のためにその全体が引用によって組み込まれている。
【００２４】
一般に、開示した最適化層３００２は、デバイス３０００のドリフト領域１６と同じ導電型（例えば、ｎ型）を有し、ドリフト領域１６よりも高い（例えば、ほぼ２倍と１５倍との間で大きい）ドーピング濃度である。開示した最適化層３００２は、ＪＦＥＴ領域２９およびドリフト層の一部分の抵抗を一般に低下させ、これが導電損失を減少させることによってデバイス性能を向上させる。加えて、ある種の実施形態では、最適化層３００２は、十分に高い表面ドーピングを有することができ、調節層と同様に働き、ウェル領域１８の反対のドーピング（例えば、ｐ型）を補償することによってＭＯＳＦＥＴ３０００のしきい値電圧を下げることができる。典型的な調節層とは異なり、開示した最適化層３００２は、ウェル領域１８の深さ３００６以上である深さ３００４を有することができ、そしてさらに、デバイスセルの能動領域および終端領域の両者を、最適化層３００２内に配置する（例えば、囲む）できることを認識することができる。
【００２５】
ある種の実施形態では、最適化層３００２を、注入プロセスまたは拡散プロセス（例えば、ブランケットドーピングプロセス）によって形成することができ、このプロセスは、デバイスセルの他の構成（例えば、ウェル領域１８、ソース領域２０）の形成の前に、後で、または間に存在することができる。最適化層３００２内の平均ドーパント濃度を、ドリフト領域１６の平均ドーパント濃度よりも約２倍と約１５倍との間で大きくすることができる。加えて、ある種の実施形態では、最適化層３００２は、レトログレードドーピングプロフイルを有することができる。
【００２６】
レトログレードドーピングプロファイルでは、最適化層３００２のドーパント濃度は、最適化層３００２の表面３００３のところの（例えば、半導体デバイス層２の表面のところの）第１の低い方のドーパント濃度から、最適化層３００２の表面３００３から第１の深さ３００５（例えば、０．２μｍ）のところの第２のピークドーパント濃度（例えば、４倍と１０倍との間で高い）まで増加することがある。第１の深さ３００５と最適化層３００２の底部３００７（例えば、そこで最適化層３００２とドリフト領域１６とが接する）との間では、最適化層３００２は、ピークドーピング濃度（例えば、表面３００３のところでのドーピング濃度よりも４ｘ〜１０ｘ高い）を維持することができる。ある種の実施形態では、最適化層３００２の低い方のドーパント濃度を、約５ｘ１０１５ｃｍ−３と約５ｘ１０１６ｃｍ−３との間（例えば、約８ｘ１０１５ｃｍ−３と約２ｘ１０１６ｃｍ−３との間、またはほぼ１ｘ１０１６ｃｍ−３）とすることができ、一方で最適化層３００２のピークドーパント濃度を、約５ｘ１０１６ｃｍ−３と約１ｘ１０１７ｃｍ−３との間とすることができる。加えて、ある種の実施形態では、最適化層３００２のピークドーピング濃度を、デバイス３０００のウェル領域１８およびチャネル領域２８のドーピング濃度のほぼ２０％未満とすることができる。
【００２７】
最適化層３００２を含むデバイス設計およびレイアウトは、最適化層３００２のないデバイス設計およびレイアウトと比較してより狭いＪＦＥＴ領域２９（例えば、より小さなＷＪＦＥＴ，ｐａｒａｌｌｅｌ４９）を典型的には有し、そしてより狭いＪＦＥＴ領域２９は図３〜図５に関して上に論じた電界を大きくすることがあることをやはり認識することができる。これを念頭に置いて、本実施形態は、最適化層３００２を含み、かつＲｄｓ（ｏｎ）を著しく増加させずに隣り合うデバイスセルの角６９同士が出会う場所のＪＦＥＴ領域２９内の（ならびに、図１Ｂに図示したゲート誘電体層２４内の）電界を小さくする１つまたは複数のシールディング領域を組み込んでいるセル方式のデバイス設計の方に向けられている。
【００２８】
「最適化層内のシールディング領域」または（ＳＲＯＬ）と本明細書では一般に呼ばれるここに開示するシールディング領域は、隣り合うデバイスセルの角６９同士が出会うＪＦＥＴ領域２９の最も広い部分に最適化層がない（例えば、最適化層３００２の連続性を分断する）半導体層の領域である。例えば、ある種の実施形態では、ＳＲＯＬは、最適化層ドーピングプロセス中にマスクされ、それゆえドーピングされない半導体デバイス層２のエピドープト領域である。下記に論じるように、開示したＳＲＯＬを、ＪＦＥＴ領域２９の最も広い部分内の電界がＪＦＥＴ領域の平行な部分内の電界以下であるように設計する。本設計が、同等の寸法（例えば、同じＬｃｈ、Ｌｃｈ＿ｔｏ＿ｏｈｍ、Ｗｏｈｍ）を有する従来のストリップデバイス（例えば、図２のストリップセルデバイス４１）のもの以上のチャネル領域幅および／またはＪＦＥＴ領域濃度を維持することを認識することができる。それはそうとして、ここに開示するシールド型デバイスセルは、同様の信頼性（例えば、長期安定性、高温安定性）を依然として提供しながら、同等の寸法の従来のストリップセルに対して優れた性能を提供する。さらにその上、ＳＲＯＬを、デバイスセルの他の構成と同時に注入することができ、そうであるから、製作の複雑さまたはコストを上昇させない。
【００２９】
例えば、図７は、最大幅６０（例えば、隣り合うデバイスセルの角６９同士が出会う場所）を有する図６に図示した半導体デバイス３０００のＪＦＥＴ領域２９の一部分の断面模式図を図示している。図示したように、ＳＲＯＬ３０１４をＪＦＥＴ領域２９の最も広い部分に配置し、最適化層３００２の連続性を分断する。加えて、図７に図示したＳＲＯＬ３０１４は、ＪＦＥＴ領域２９の最も広い部分における隣り合うデバイスセルのウェル領域１８同士の間の距離６０よりも大きな寸法３０１６（例えば、幅３０１６）を有する。それはそうとして、ＳＲＯＬ３０１４は、デバイスセルのウェル領域１８の一部分へと拡がるまたは重なる。言い換えると、図７に図示した実施形態に関して、ウェル領域１８の一部分は、最適化層３００２の内側に配置され（例えば、中に配置され、その一部分を占有し）、一方でウェル領域１８の他の部分を最適化層３００２の外側に（例えば、越えて、中ではなく）配置する。それはそうとして、図７に図示したＳＲＯＬ３０１４を、ウェル領域１８へと部分的に拡がるように（例えば、重なるように）本明細書では記述することができる、または代わりに、ウェル領域１８を、ＳＲＯＬ３０１４の部分的に内側に（例えば、中に）あるように本明細書では記述することができる。他の実施形態では、ＳＲＯＬ３０１４の寸法３０１６は、ウェル領域１８へとは拡がらないまたは重ならないことがある。例えば、図８は、ＳＲＯＬ３０１４がＪＦＥＴ領域２９の最も広い部分に配置され、かつＪＦＥＴ領域２９の最適化層３００２を分断している半導体デバイス３０００の一部分の断面模式図を図示している。しかしながら、図８に図示した実施形態に関して、ＳＲＯＬ３０１４の寸法３０１６（例えば、幅３０１６）は、ＪＦＥＴ領域２９の最も広い部分では隣り合うデバイスセルのウェル領域１８同士の間の距離６０よりも小さい。それはそうとして、図８に図示したＳＲＯＬ３０１４は、ウェル領域１８へとは拡がらないまたは重ならない。
【００３０】
上記を考慮して、図９および図１２〜図１９は、最適化層３００２と、および隣り合うデバイスセルのウェル領域同士の間のＪＦＥＴ領域の部分における電界を小さくするための１つまたは複数のＳＲＯＬ３０１４を含む様々なデバイスセルおよびレイアウトを有する半導体デバイス層２の実施形態のトップダウン図を図示している。より具体的に、本手法の実施形態にしたがって、図９、図１３、および図１４は、正方形デバイスセルならびに様々な形状およびサイズのＳＲＯＬの例のレイアウトを図示し、図１５は、六角形デバイスセルならびに様々な形状およびサイズのＳＲＯＬの例のレイアウトを図示し、図１６および図１７は、細長い六角形デバイスセルならびに様々な形状およびサイズのＳＲＯＬの例のレイアウトを図示し、図１８および図１９は、細長い長方形デバイスセルならびに様々な形状およびサイズのＳＲＯＬの例のレイアウトを図示している。図１８〜図１９の細長い長方形デバイスセルおよび図１６と図１７の細長い六角形デバイスセルは、同時係属中の米国特許出願第１４／３１３，７８５号および第１４／３１３，８２０号、両者とも「半導体デバイスのためのセル方式のレイアウト（ＣＥＬＬＵＬＡＲ  ＬＡＹＯＵＴ  ＦＯＲ  ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＤＥＶＩＣＥＳ）」という名称であり、両者とも２０１４年６月２４日に出願の特許文献に記載の１つまたは複数の特徴を含むことができ、これらはすべての目的のためにその全体が本明細書に引用によって組み込まれている。デバイス設計およびレイアウトの多数の異なる例の実施形態を提示しているとはいえ、これらは例であるように単に意図していることを認識することができる。それはそうとして、他の実施形態では、本手法のＳＲＯＬは、本手法の効果を否定することなく他の形状（例えば、細長い形状、不規則な形状、または歪んだ形状）を有することができる。効率に関して、多数の異なる例のＳＲＯＬ形状が、図示したデバイス例に含まれることにやはり留意することができる。ある種の実施形態では、特定のデバイスレイアウトのＳＲＯＬは、単一の形状を有するＳＲＯＬだけを含むことができ、ところが他の実施形態では、特定のデバイスレイアウトは、本開示にしたがって、任意の適した数の異なる形状を有するＳＲＯＬを含むことができる。図９および図１２〜図１９に図示した開示のセル方式のレイアウト実施形態のチャネル濃度および／またはＪＦＥＴ濃度は、同じプロセス／技術が制限する設計パラメータを有し、図２に図示したようなストリップデバイスレイアウト４１のものよりも一般に大きいことをやはり認識することができる。
【００３１】
図９は、本技術の実施形態による、最適化層３００２内に配置された多数の正方形デバイスセル３０１２および正方形形状のＳＲＯＬ３０１４を含むデバイスレイアウト３０１０を図示している。ＳＲＯＬ３０１４が最適化層３００２およびＪＦＥＴ領域２９と同じ導電型（例えば、ｎ型）を有することに留意することができる。さらに、ＳＲＯＬ３０１４を、（例えば、ドリフト領域１６と同様のドーピング濃度を有する）図９の残りの最適化層３００２およびＪＦＥＴ領域２９よりも低い（例えば、１／２倍〜１／４倍の大きさ）レベルでドーピングする。上記で論じた図６は、線６−６に沿って取った図９に図示した半導体表面２の断面図に一般に対応し、一方で図７は線７−７に沿って取った断面図に一般に対応することにやはり留意することができる。上に記したように、最適化層３００２の連続性はＳＲＯＬ３０１４によって分断され、そしてＳＲＯＬ３０１４の寸法３０１６（例えば、幅３０１６）がＪＦＥＴ領域２９の最も広い部分における隣り合うデバイスセル同士の間の距離６０よりも大きいので、ＳＲＯＬ３０１４は、隣接するデバイスセル３０１２の各々のウェル領域チャネル領域２８／ウェル領域１８の一部分と重なるまたは一部分へと拡がる。述べたように、ある種の実施形態では、最適化層３００２を、半導体デバイス層２のブランケット堆積によって形成することができ、そしてこのような実施形態に関して、最適化層３００２を形成するために半導体デバイス層２をドーピングする（例えば、注入する）前に半導体デバイス層２の一部分をマスキングすることによって、ＳＲＯＬ３０１４を形成することができる。例えば、ある種の実施形態では、マスキングすることは、パターニングしたフォトレジスト層を使用することを含むことができ、半導体デバイス層２を、５００℃未満の温度での注入を介して引き続いてドーピングすることができる。ある種の実施形態では、より高エネルギー／高温注入を可能にできる酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ）、金属、またはこれらの組み合わせなどのハードマスキング材料を使用することができる。特に、ある種の実施形態では、このドーピングを、半導体デバイス層２の第１のドーピング（例えば、エピ後ドーピング）とすることができる。隣り合うデバイスセルのウェル領域１８同士の間のＪＦＥＴ領域２９の一部分のドーピング濃度を低下させることによって、ＳＲＯＬ３０１４は、逆バイアス下で隣り合うデバイスセルのウェル領域１８同士の間の電界の大きさを一般に小さくし、これによってデバイス信頼性を向上させる。
【００３２】
図９に図示したＳＲＯＬ３０１４は、ＷＪＦＥＴ，ｐａｒａｌｌｅｌ４９よりも実質的に大きな寸法３０１６（例えば、幅３０１６）を有し、これゆえ、ＳＲＯＬ３０１４は隣接するデバイスセル３０１２のウェル領域１８の端部に交わるまで拡がる（例えば、中へと拡がる）。他の実施形態では、ＳＲＯＬ３０１４は、隣接するデバイスセル３０１２のウェル領域１８の一部分と接しないまたは重ならないことがある。ある種の実施形態では、ＳＲＯＬ３０１４は、各デバイスセル３０１２の面積のほぼ１％とほぼ３０％との間（例えば、ほぼ５％とほぼ２０％との間、ほぼ７％とほぼ１５％との間）を占有することがある。本明細書において使用するように、ＳＲＯＬの「幅」は、半導体デバイス層２の表面から見たときにＳＲＯＬの最も大きな（例えば、最も広い、最も長い）寸法を言う。ある種の実施形態では、開示したＳＲＯＬの幅３０１６（例えば、多角形のシールディング領域の対角線、円形のシールディング領域の直径、三角形のシールディング領域の最も長い辺または高さ、不規則な形状の最も大きな寸法、等）を、ほぼ３μｍ未満（例えば、ほぼ０．５μｍとほぼ２．５μｍとの間、ほぼ１μｍとほぼ３μｍとの間）とすることができる。
【００３３】
述べたように、図９に図示したＳＲＯＬ３０１４は、隣り合うデバイスセル３０１２のウェル領域１８同士の間のＪＦＥＴ領域２９の一部分の電界を一般に小さくする。この効果を図説するために、図１０は、逆バイアス下でのＳｉＣデバイスセル３０１２の実施形態についてのＪＦＥＴ領域２９内の（任意単位（ａ．ｕ．）での）規格化した電界強度をプロットしたグラフ３０２０であり、ここでは、図示した曲線が図９に図示した斜めの矢印３０１８に沿ったデバイス内の電界を表している。図１０のグラフ３０２０は、Ｖｄｓ＝１２００Ｖにおける例のＳｉＣデバイスセル３０１２（すなわち、８ｘ１０１５ｃｍ−３のエピドーピング、１１μｍ厚のドリフト層、ＷＪＦＥＴ，ｐａｒａｌｌｅｌ４９＝１．３μｍ、ピッチ＝８．２μｍ、１．３μｍｘ１．３μｍの寸法を有するＳＲＯＬを有する、１２００Ｖ  ＳｉＣ  ＭＯＳＦＥＴ正方形デバイスセル）について、半導体デバイス層２内の電界を図示する第１の曲線３０２２を含み、（図８に図示したような）半導体デバイス層２を覆って配置された誘電体層２４内の電界を図示する第２の曲線３０２４を含む。比較のために、図１１は、Ｖｄｓ＝１２００Ｖにおける例のＳｉＣデバイスセル５０について、図３に図示した斜めの矢印６６に沿った（任意単位（ａ．ｕ．）での）規格化した電界強度をプロットするグラフ３０３０であり、ここではＳｉＣデバイスセル５０にはＳＲＯＬ３０１４がないことを除いて、ＳｉＣデバイスセル５０は（最適化層３００２を含んでいる）図１０に表したものと同じである。図１１のグラフ３０３０は、半導体デバイス層２内の電界を図示する第１の曲線３０３２を含み、（図８に図示したような）半導体デバイス層２を覆って配置された誘電体層２４内の電界を図示する第２の曲線３０３４を含む。図１０と図１１とを比較して、ＳＲＯＬ３０１４は、隣り合うＳｉＣデバイスセル３０１２のウェル領域１８同士の間のＪＦＥＴ領域２９の一部分内の電界の実質的な低下（例えば、ほぼ２５％から５０％の低下）を提供する。
【００３４】
開示したＳＲＯＬ３０１４が、デバイスの性能に著しく強い影響を与えずに隣り合うデバイスセル３０１２のウェル領域１８同士の間のＪＦＥＴ領域２９の一部分内の電界を小さくすることを認識することができる。例えば、図１２Ａおよび図１２Ｂは、それぞれ開示したＳＲＯＬ３０１４有りおよびなしの１２００Ｖ  ＳｉＣ  ＭＯＳＦＥＴデバイスの実施形態についての逆方向および順方向ＩＶ特性を図示している。特に、図１２Ａは、それぞれ、図９に図示したデバイスレイアウト３０１０についての（曲線３０４２によって表した）およびＳＲＯＬ３０１４のない同じデバイスレイアウトについての（曲線３０４４によって表した）ドレイン電流（任意単位（ａ．ｕ．）で）対ドレイン電圧（ボルトで）を図示するグラフ３０４０である。グラフ３０４０中に線３０４２によって示したように、ＳＲＯＬ３０１４を含むデバイスレイアウトの破壊電圧は、デバイスセル３０１２のウェル領域１８の角のより優れたシールディングのためにわずかに高い。図１２Ｂは、図９に図示したデバイスレイアウト３０１０についての（直線３０４７によって表した）およびＳＲＯＬ３０１４のない同じデバイスレイアウトについての（曲線３０４８によって表した）ドレイン電流（任意単位（ａ．ｕ．）で）対ドレイン電圧（ボルトで）を図示するグラフ３０４６である。したがって、図９に図示したＳＲＯＬ３０１４が図示したデバイスレイアウト３０１０のＲｄｓ（ｏｎ）に著しく強い影響を与えない（例えば、０．１％未満の変化）ことを認識することができる。
【００３５】
図１３は、本技術の実施形態による、最適化層３００２内に配置された多数の正方形デバイスセル３０５２ならびに様々なサイズおよび形状の多数のＳＲＯＬ３０１４を含むデバイスレイアウト３０５０を図示している。より具体的に、ＳＲＯＬ３０１４Ａは、実質的に卵形であり、長軸に沿った幅３０１６Ａを有し、そして４個の（例えば、すべての）隣接するデバイスセル３０５２のウェル領域１８の角と重なる。ＳＲＯＬ３０１４Ｂは、実質的に丸いまたは円形であり、幅３０１６Ｂを有し、そして隣接するデバイスセル３０５２の角とは重ならない。ＳＲＯＬ３０１４Ｃは、実質的に正方形の形状であり、幅３０１６Ｃを有し、そして隣接するデバイスセル３０５２の角とは重ならない。ＳＲＯＬ３０１４Ｄは、実質的に正方形の形状であり、３０１６Ｄの幅を有し、そして４個の（例えば、すべての）隣接するデバイスセル３０５２のウェル領域１８の角と重なる。ＳＲＯＬ３０１４Ｅは、実質的に不規則な形状であり、３０１６Ｅの幅を有し、そして４個の（例えば、すべての）隣接するデバイスセル３０５２のウェル領域１８の角と重なる。ＳＲＯＬ３０１４Ｆは、実質的に長方形であり、３０１６Ｆの幅を有し、１個の隣接するデバイスセル３０５２の角と重なる。他の実施形態では、図示したＳＲＯＬ３０１４Ａ、３０１４Ｂ、３０１４Ｃ、３０１４Ｄ、３０１４Ｅ、または３０１４Ｆの各々を、本開示にしたがって、単独でまたは異なるサイズおよびもしくは形状のＳＲＯＬと組み合わせて使用できることを認識することができる。したがって、ＳＲＯＬ３０１４Ａ〜３０１４Ｆは、隣り合うデバイスセル３０５２のウェル領域の角同士の間のＪＦＥＴ領域２９の一部分内の電界を小さくする。
【００３６】
図１４は、本技術の実施形態による、最適化層３００２内に配置された多数の千鳥状の正方形デバイスセル３０６２ならびに様々なサイズおよび形状の多数のＳＲＯＬ３０１４を含むデバイスレイアウト３０６０を図示している。より具体的に、ＳＲＯＬ３０１４Ａは、実質的に三角形であり、幅３０１６Ａを有し、そして３個の（例えば、すべての）隣接するデバイスセル３０６２のウェル領域１８の一部分と接するまたは重なる。ＳＲＯＬ３０１４Ｂは、実質的に三角形であり、幅３０１６Ｂを有し、そして隣接するデバイスセル３０６２の一部分とは重ならない。ＳＲＯＬ３０１４Ｃは、実質的に卵形であり、幅３０１６Ｃを有し、そして３個の（例えば、すべての）隣接するデバイスセル３０６２のウェル領域１８の一部分と接するまたは重なる。ＳＲＯＬ３０１４Ｄは、実質的に三角形であり、幅３０１６Ｄを有し、そして３個の（例えば、すべての）隣接するデバイスセル３０６２のウェル領域１８の一部分と重なる。ＳＲＯＬ３０１４Ｅは、実質的に正方形の形状であり、幅３０１６Ｅを有し、そして３個の（例えば、すべての）隣接するデバイスセル３０６２のウェル領域１８の一部分と接するまたは重なる。ＳＲＯＬ３０１４Ｆは、実質的に不規則な形状であり、幅３０１６Ｆを有し、そして３個の（例えば、すべての）隣接するデバイスセル３０６２のウェル領域１８の一部分と接するまたは重なる。したがって、ＳＲＯＬ３０１４Ａ〜３０１４Ｆは、隣り合うデバイスセル３０６２のウェル領域の角同士の間のＪＦＥＴ領域２９の一部分内の電界を小さくする。
【００３７】
図１５は、本技術の実施形態による、最適化層３００２内に配置された多数の千鳥状の六角形デバイスセル３０８２ならびに様々なサイズおよび形状の多数のＳＲＯＬ３０１４を含むデバイスレイアウト３０８０を図示している。より具体的に、ＳＲＯＬ３０１４Ａは、実質的に円形であり、幅３０１６Ａを有し、そして３個の（例えば、すべての）隣接するデバイスセル３０８２のウェル領域１８の一部分と接する。ＳＲＯＬ３０１４Ｂは、やはり実質的に円形であり、幅３０１６Ｂを有し、そして３個の（例えば、すべての）隣接するデバイスセル３０８２の一部分と重なる。ＳＲＯＬ３０１４Ｃは、実質的に三角形であり、幅３０１６Ｃを有し、そして３個の（例えば、すべての）隣接するデバイスセル３０８２のウェル領域１８の一部分およびソース領域２０の一部分と重なる。ＳＲＯＬ３０１４Ｄは、実質的に三角形であり、幅３０１６Ｄを有し、そして隣接するデバイスセル３０８２のウェル領域１８の一部分とは重ならない。ＳＲＯＬ３０１４Ｅは、実質的に六角形であり、幅３０１６Ｅを有し、そして３個の（例えば、すべての）隣接するデバイスセル３０８２のウェル領域１８の一部分と重なる。ＳＲＯＬ３０１４Ｆは、実質的に不規則な形状であり、幅３０１６Ｆを有し、そして３個の（例えば、すべての）隣接するデバイスセル３０８２のウェル領域１８の一部分と接するまたは重なる。したがって、ＳＲＯＬ３０１４Ａ〜３０１４Ｆは、隣り合うデバイスセル３０８２のウェル領域の角同士の間のＪＦＥＴ領域２９の一部分内の電界を小さくする。
【００３８】
図１６は、本技術の実施形態による、最適化層３００２内に配置された多数の細長い六角形デバイスセル３１０２ならびに様々なサイズおよび形状の多数のＳＲＯＬ３０１４を含むデバイスレイアウト３１００を図示している。より具体的に、ＳＲＯＬ３０１４Ａは、実質的に円形であり、幅３０１６Ａを有し、そして３個の隣接するデバイスセル３１０２のうちの２個のウェル領域１８の一部分と接する。ＳＲＯＬ３０１４Ｂは、やはり実質的に円形であり、幅３０１６Ｂを有し、そして３個の（例えば、すべての）隣接するデバイスセル３１０２の一部分と重なる。ＳＲＯＬ３０１４Ｃは、実質的に三角形であり、幅３０１６Ｃを有し、そして３個の（例えば、すべての）隣接するデバイスセル３１０２のウェル領域１８の一部分と重なる。ＳＲＯＬ３０１４Ｄは、細長い六角形であり、幅３０１６Ｄを有し、そして３個の隣接するデバイスセル３１０２のうちの２個のウェル領域１８の一部分と重なる。ＳＲＯＬ３０１４Ｅは、実質的に三角形であり、幅３０１６Ｅを有し、そして隣接するデバイスセル３１０２のウェル領域１８の一部分とは重ならない。ＳＲＯＬ３０１４Ｆは、実質的に三角形の形状であり、幅３０１６Ｆを有し、そして３個の隣接するデバイスセル３１０２のうちの２個のウェル領域１８の一部分と接するまたは重なる。ＳＲＯＬ３０１４Ｇは、実質的に長方形であり、幅３０１６Ｇを有し、そして３個の（例えば、すべての）隣接するデバイスセル３１０２のウェル領域１８の一部分と接する。したがって、ＳＲＯＬ３０１４Ａ〜３０１４Ｇは、隣り合うデバイスセル３１０２のウェル領域の角同士の間のＪＦＥＴ領域２９の一部分内の電界を小さくする。
【００３９】
図１７は、本技術の実施形態による、最適化層３００２内に配置された多数の細長い六角形デバイスセル３１２２ならびに様々なサイズおよび形状の多数のＳＲＯＬ３０１４を含むデバイスレイアウト３１２０を図示している。より具体的に、ＳＲＯＬ３０１４Ａは、実質的に正方形の形状であり、幅３０１６Ａを有し、そして隣接するデバイスセル３１２２のウェル領域１８とは接しないまたは重ならない。ＳＲＯＬ３０１４Ｂは、実質的に円形であり、幅３０１６Ｂを有し、そして３個の（例えば、すべての）隣接するデバイスセル３１２２の一部分と重なる。ＳＲＯＬ３０１４Ｃは、実質的に三角形であり、幅３０１６Ｃを有し、そして隣接するデバイスセル３１２２のウェル領域１８の一部分とは接しないまたは重ならない。ＳＲＯＬ３０１４Ｄは、不規則な形状を有し、幅３０１６Ｄを有し、そして３個の（例えば、すべての）隣接するデバイスセル３１２２のウェル領域１８の一部分と重なる。ＳＲＯＬ３０１４Ｅは、実質的に円形であり、幅３０１６Ｅを有し、そして隣接するデバイスセル３１２２のウェル領域１８の一部分とは重ならない。ＳＲＯＬ３０１４Ｆは、実質的に長方形であり、幅３０１６Ｆを有し、そして３個の（例えば、すべての）隣接するデバイスセル３１２２のウェル領域１８の一部分と接するまたは重なる。したがって、ＳＲＯＬ３０１４Ａ〜３０１４Ｆは、隣り合うデバイスセル３１２２のウェル領域の角同士の間のＪＦＥＴ領域２９の一部分内の電界を小さくする。
【００４０】
図１８は、本技術の実施形態による、最適化層３００２内に配置された多数の千鳥状の細長い長方形デバイスセル３１４２ならびに様々なサイズおよび形状の多数のＳＲＯＬ３０１４を含むデバイスレイアウト３１４０を図示している。より具体的に、ＳＲＯＬ３０１４Ａは、実質的に正方形の形状であり、幅３０１６Ａを有し、そして隣接するデバイスセル３１４２のウェル領域１８とは接しないまたは重ならない。ＳＲＯＬ３０１４Ｂは、実質的に台形であり、幅３０１６Ｂを有し、そして３個の（例えば、すべての）隣接するデバイスセル３１４２の一部分と重なる。ＳＲＯＬ３０１４Ｃは、実質的に円形であり、幅３０１６Ｃを有し、そして隣接するデバイスセル３１４２のウェル領域１８の一部分とは接しないまたは重ならない。ＳＲＯＬ３０１４Ｄは、実質的に三角形であり、幅３０１６Ｄを有し、そして隣接するデバイスセル３１４２のウェル領域１８の一部分とは重ならない。ＳＲＯＬ３０１４Ｅは、不規則な形状であり、幅３０１６Ｅを有し、そして３個の（例えば、すべての）隣接するデバイスセル３１４２のウェル領域１８の一部分と接するまたは重なる。ＳＲＯＬ３０１４Ｆは、実質的に円形であり、幅３０１６Ｆを有し、そして３個の（例えば、すべての）隣接するデバイスセル３１４２のウェル領域１８の一部分と接するまたは重なる。したがって、ＳＲＯＬ３０１４Ａ〜３０１４Ｆは、隣り合うデバイスセル３１４２のウェル領域の角同士の間のＪＦＥＴ領域２９の一部分内の電界を小さくする。
【００４１】
図１９は、本技術の実施形態による、最適化層３００２内に配置された多数の整列した細長い長方形デバイスセル３１６２ならびに様々なサイズおよび形状の多数のＳＲＯＬ３０１４を含むデバイスレイアウト３１６０を図示している。より具体的に、ＳＲＯＬ３０１４Ａは、実質的に正方形の形状であり、幅３０１６Ａを有し、そして隣接するデバイスセル３１６２のウェル領域１８とは接しないまたは重ならない。ＳＲＯＬ３０１４Ｂは、実質的に卵形であり、幅３０１６Ｂを有し、そして４個の（例えば、すべての）隣接するデバイスセル３１６２のウェル領域１８の一部分と接するまたは重なる。ＳＲＯＬ３０１４Ｃは、実質的に不規則な形状を有し、幅３０１６Ｃを有し、そして４個の（例えば、すべての）隣接するデバイスセル３１６２のウェル領域１８の一部分と重なる。ＳＲＯＬ３０１４Ｄは、実質的に正方形の形状であり、幅３０１６Ｄを有し、そして４個の（例えば、すべての）隣接するデバイスセル３１６２のウェル領域１８の一部分と重なる。したがって、ＳＲＯＬ３０１４Ａ〜３０１４Ｄは、隣り合うデバイスセル３１６２のウェル領域の角同士の間のＪＦＥＴ領域２９の一部分内の電界を小さくする。
【００４２】
本開示の技術的な効果は、最適化層と最適化層内の１つまたは複数のシールディング領域（ＳＲＯＬ）とを組み込んだセル方式デバイス設計を含み、ＳＲＯＬは、Ｒｄｓ（ｏｎ）を著しく大きくせずに、隣り合うデバイスセルのウェル領域同士の間のＪＦＥＴ領域の最も広い部分内で生じるはずの電界を小さくする。開示したＳＲＯＬは、同等の寸法の従来のストリップデバイスのものよりも大きなチャネル領域幅および／またはＪＦＥＴ領域濃度を維持しながら、ＪＦＥＴ領域のこの部分内の電界を小さくする。したがって、ここに開示したシールド型デバイスセルは、依然として同様な信頼性（例えば、逆バイアスでの長期安定性、高温安定性）を提供しながら、同等の寸法の従来のストリップデバイスに対して優れた性能を提供する。
【符号の説明】
【００４３】
２  半導体デバイス層
４  第１の表面
６  第２の表面
１０  ＭＯＳＦＥＴデバイス
１２  ドレインコンタクト
１４  基板層
１６  ドリフト領域
１８  ウェル領域
２０  ソース領域
２２  ソースコンタクト
２４  誘電体層
２６  ゲート電極
２８  チャネル領域
２９  ＪＦＥＴ領域
３０  コンタクト抵抗（Ｒｓ）
３２  チャネル抵抗（Ｒｃｈ）
３４  抵抗Ｒａｃｃ
３６  ＪＦＥＴ抵抗（ＲＪＦＥＴ）
３８  ドリフト抵抗（Ｒｄｒｉｆｔ）
３９  ボディ領域
４０  基板抵抗（Ｒｓｕｂ）
４１  ストリップデバイス
４２  ソースコンタクト領域
４３  チャネル長（Ｌｃｈ）
４４  ボディコンタクト領域
４５  チャネル領域からオーミック領域までの長さ（Ｌｃｈ＿ｔｏ＿ｏｈｍ）
４７  オーミック領域の幅（Ｗｏｈｍ）
４９  ＪＦＥＴ領域の幅（ＷＪＦＥＴ）
５０  正方形デバイスセル
５１  整列したレイアウト
５４  六角形デバイスセル
５５  整列したレイアウト
６０  距離、幅
６５  中心
６６  斜めの矢印
６８  辺
６９  角
３０００  半導体デバイス（ＭＯＳＦＥＴ）
３００２  最適化層
３００３  表面
３００４  深さ
３００５  第１の深さ
３００６  ウェル領域の深さ
３００７  底部
３０１０  デバイスレイアウト
３０１４  ＳＲＯＬ
３０１６  幅
３０１８  斜めの矢印
３０２０  グラフ
３０２２  第１の曲線
３０２４  第２の曲線
３０３０  グラフ
３０３２  第１の曲線
３０３４  第２の曲線
３０４０  グラフ
３０４２  曲線
３０４４  曲線
３０４６  グラフ
３０４７  直線
３０４８  曲線
３０５０  デバイスレイアウト
３０５２  隣接するデバイスセル
３０６０  デバイスレイアウト
３０６２  隣接するデバイスセル
３０８０  デバイスレイアウト
３０８２  隣接するデバイスセル
３１００  デバイスレイアウト
３１０２  隣接するデバイスセル
３１２０  デバイスレイアウト
３１２２  隣接するデバイスセル
３１４０  デバイスレイアウト
３１４２  隣接するデバイスセル
３１６０  デバイスレイアウト
３１６２  隣接するデバイスセル
【図１Ａ】
2019517148.tif 000003
【図１Ｂ】
2019517148.tif 000004
【図２】
2019517148.tif 000005
【図３】
2019517148.tif 000006
【図４】
2019517148.tif 000007
【図５】
2019517148.tif 000008
【図６】
2019517148.tif 000009
【図７】
2019517148.tif 000010
【図８】
2019517148.tif 000011
【図９】
2019517148.tif 000012
【図１０】
2019517148.tif 000013
【図１１】
2019517148.tif 000014
【図１２Ａ】
2019517148.tif 000015
【図１２Ｂ】
2019517148.tif 000016
【図１３】
2019517148.tif 000017
【図１４】
2019517148.tif 000018
【図１５】
2019517148.tif 000019
【図１６】
2019517148.tif 000020
【図１７】
2019517148.tif 000021
【図１８】
2019517148.tif 000022
【図１９】
2019517148.tif 000023
【国際調査報告】
2019517148.tif 000024
2019517148.tif 000025
2019517148.tif 000026