(57)【要約】記載された実施形態は、内部に配置された信号経路を備えるインターポーザを含む。インターポーザは、パターン配置されたサイトのセットを含み、各サイトは接続点のセットを含む。各サイトの各接続点は、対応する１つの信号経路に接続されている。集積回路チップレットは、サイトに取り付けられてもよく、取り付けられた集積回路チップレットの信号コネクタは、対応するサイトの接続点の一部又は全てに接続されてもよく、これにより、チップレットを対応する信号経路に接続することができる。そして、チップレットは、接続点及び信号経路を介して信号を送受信してもよい。いくつかの実施形態では、各サイトの接続点のセットは同じである（すなわち、同じ物理レイアウトを有する）。他の実施形態では、各サイトの接続点のセットは、２つ以上の物理レイアウトのうち１つのレイアウトで配置されている。【選択図】図１
2019503588.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上にパターン配置された複数のサイトであって、各サイトは接続点のセットを備え、前記各サイトの接続点のセットは、１つ以上のレイアウトのうち１つのレイアウトで配置されている、複数のサイトと、
前記基板内の１つ以上の信号経路であって、前記各サイトの各接続点は、前記基板内の前記１つ以上の信号経路のうち対応する１つの信号経路に接続されている、信号経路と、を備える、
インターポーザ。
【請求項２】
前記各サイトの接続点のセットは、前記接続点のセットの一致するレイアウトが前記各サイトで繰り返されるように、同じレイアウトで配置されている、請求項１のインターポーザ。
【請求項３】
前記各サイトの同じ物理位置に存在する各接続点は、同じタイプの信号経路に接続されている、請求項２のインターポーザ。
【請求項４】
前記各サイトの接続点のセットは、前記接続点のセットの一致するレイアウトが前記サイトの２つ以上のサブセットで繰り返されるように、２つ以上の異なるレイアウトのうち１つのレイアウトで配置されている、請求項１のインターポーザ。
【請求項５】
前記各サイトのうち１つ以上のサイトに接続されたチップレットを備え、前記チップレットは、前記インターポーザに取り付けられる要素を含む、請求項１のインターポーザ。
【請求項６】
前記チップレットは１つ以上の信号コネクタを備え、前記１つ以上の信号コネクタは、前記各サイトのうち１つ以上のサイトの少なくとも一部の接続点に接続されている、請求項５のインターポーザ。
【請求項７】
前記各サイトは同じ物理サイズ及び形状である、請求項１のインターポーザ。
【請求項８】
前記各サイトの接続点のセットは、機械コネクタ及び電磁コネクタのうち１つ以上を備える、請求項１のインターポーザ。
【請求項９】
前記基板内の１つ以上の信号経路は、通信信号経路、電力信号経路及び制御信号経路のうち１つ以上を備える、請求項１のインターポーザ。
【請求項１０】
前記基板内の１つ以上の回路素子を備え、前記１つ以上の回路素子は、前記基板内の１つ以上の信号経路に接続されており、前記１つ以上の前記信号経路上で信号と相互作用するように構成されている、請求項１のインターポーザ。
【請求項１１】
基板を形成することであって、前記基板内の１つ以上の信号経路を形成することを含む、ことと、
前記基板上にパターン配置された複数のサイトを形成することであって、各サイトの接続点のセットを形成することを含む、ことと、を含み、
前記各サイトの接続点のセットは、１つ以上のレイアウトのうち１つのレイアウトで配置されており、前記各サイトの各接続点は、前記基板内の前記１つ以上の信号経路のうち対応する１つの信号経路に接続されている、
インターポーザの製造方法。
【請求項１２】
前記各サイトの接続点のセットを形成することは、前記接続点のセットの一致するレイアウトが前記各サイトで繰り返されるように、同じレイアウトで配置された接続点を形成することを含む、請求項１１のインターポーザの製造方法。
【請求項１３】
前記各サイトの同じ物理位置に存在する各接続点と、同じタイプの信号経路と、を物理的に接続することを含む、請求項１２のインターポーザの製造方法。
【請求項１４】
前記各サイトの接続点のセットを形成することは、前記接続点のセットの一致するレイアウトが前記サイトの２つ以上のサブセットで繰り返されるように、２つ以上の異なるレイアウトのうち１つのレイアウトで配置された接続点を形成することを含む、請求項１１のインターポーザの製造方法。
【請求項１５】
前記基板内に１つ以上の回路素子を形成することであって、前記１つ以上の回路素子を１つ以上の信号経路の１つ以上に接続することを含む、ことをさらに含む、請求項１１のインターポーザの製造方法。
【請求項１６】
チップレットをインターポーザに取り付ける方法であって、前記チップレットは前記インターポーザに取り付けられる要素を備え、
前記インターポーザの表面上にパターン配置された複数のサイトのうち１つ以上のサイトに前記チップレットを取り付けることであって、前記各サイトは基板内の１つ以上の信号経路に接続された接続点のセットを備え、前記各サイトの接続点のセットは、１つ以上のレイアウトのうち１つのレイアウトで配置されている、ことを含む、
方法。
【請求項１７】
前記チップレットは１つ以上の信号コネクタを備え、前記チップレットを取り付けることは、前記チップレットの前記１つ以上の信号コネクタを、前記１つ以上のサイトの少なくとも一部の接続点に接続することを含む、請求項１６の方法。
【請求項１８】
前記インターポーザは、前記１つ以上のサイトの少なくとも一部の接続点に接続される１つ以上の回路素子を備え、前記１つ以上の信号コネクタを接続することは、前記チップレット内の１つ以上の対応する回路を、前記１つ以上の回路素子に接続することを含む、請求項１７の方法。
【請求項１９】
前記各サイトの接続点は、前記接続点のセットの一致するレイアウトが前記各サイトで繰り返されるように、同じレイアウトで配置されている、請求項１６の方法。
【請求項２０】
前記各サイトの接続点は、前記接続点のセットの一致するレイアウトが前記サイトの２つ以上のサブセットで繰り返されるように、２つ以上の異なるレイアウトのうち１つのレイアウトで配置されている、請求項１６の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
記載された実施形態は、インターポーザに関する。より具体的には、記載された実施形態は、集積回路チップレットを取り付けるためのサイトのパターンを有するインターポーザに関する。
【背景技術】
【０００２】
２つ以上の集積回路チップが互いに相互作用することが可能なマルチチップ集積化は、設計者が長年に亘って直面してきた設計課題である。例えば、マルチチップモジュール、システムインパッケージ（ＳｉＰ）及び３次元チップスタッキングを使用する等のように、マルチチップ集積化のいくつかの技術が提案されている。既存の技術は、一般的にマルチチップ集積化を可能にするが、電力消費、設計の複雑さ、専用／カスタム要素、及び／又は、不十分な性能の点で欠点を有する。したがって、マルチチップ集積化には、課題が残っている。
【図面の簡単な説明】
【０００３】
【図１】いくつかの実施形態による、インターポーザを例示するブロック図である。
【図２】いくつかの実施形態による、インターポーザの等角図である。
【図３】いくつかの実施形態による、サイトを例示するブロック図である。
【図４】いくつかの実施形態による、インターポーザ内の信号経路を例示するブロック図である。
【図５】いくつかの実施形態による、インターポーザ上に取り付けられたチップレットを例示するブロック図である。
【図６】いくつかの実施形態による、インターポーザ内の回路素子を例示するブロック図である。
【図７】いくつかの実施形態による、インターポーザの製造プロセスを例示するフロー図である。
【図８】いくつかの実施形態による、チップレットをインターポーザに取り付けるプロセスを例示するフロー図である。
【発明を実施するための形態】
【０００４】
図面及び説明全体に亘って、同様の参照番号は同じ図面要素を指す。
【０００５】
以下の説明は、当業者が、記載された実施形態を製造し使用するのを可能にするために提示され、特定の用途及びその要件の文脈において提供される。記載された実施形態に対する様々な変更は、当業者には容易に明らかであり、本明細書で定義された一般的原理は、記載された実施形態の範囲から逸脱することなく、他の実施形態及び用途に適用され得る。したがって、記載された実施形態は、示された実施形態に限定されず、本明細書に開示される原理及び特徴と一致する最も広い範囲が与えられるべきである。
【０００６】
（概要）
記載された実施形態は、内部に配置された信号経路を有するインターポーザを含む。インターポーザの表面は、パターンに配置されたサイトであって、接続点（すなわち、導電性接続点、電磁接続点等）のセットを有するサイトのセットを含む。各サイト内の各接続点は、対応する１つの信号経路に接続されている。集積回路チップレットは、サイトに取り付けられ、サイトの接続点の一部又は全てに接続される。これにより、チップレットを、対応する信号経路に接続することができる。そして、チップレットは、接続点及び信号経路を介して信号（データ信号、制御信号、電力／接地等）を送受信することができる。
【０００７】
いくつかの実施形態では、各サイト内の接続点のセットは同じである（すなわち、同じ物理レイアウトを有する）。これらの実施形態では、各サイト内の接続点が同じであるため、１つのサイトに接続可能なチップレットを、何れかのサイトに交換可能に接続することができる。他の実施形態では、各サイトの接続点のセットは、２つ以上の物理レイアウトのうち１つに配置されている（すなわち、サイトの２つ以上のサブセットは、接続点の異なるレイアウトを有する）。これらの実施形態のいくつかでは、２つ以上の物理レイアウトの各々を有するサイトがパターン（例えば、均一なパターン、繰り返しパターン等）に配置されている。例えば、サイトは、（接続点の）第１レイアウトと第２レイアウトとの間で碁盤目状に交互に配置されてもよく、特定の領域（行、物理領域等）のサイトが第１レイアウトを有し、隣接領域のサイトが第２レイアウトを有する等であってもよい。
【０００８】
いくつかの実施形態では、インターポーザは、サイトの一部又は全ての接続点に接続され、及び／又は、対応する信号経路に接続された回路素子を含む。例えば、いくつかの実施形態では、インターポーザは、ネットワーク処理回路（スイッチ、ルータ等）、リピーター回路、処理回路、ディスクリート素子（コンデンサ、抵抗器等）、及び／又は、他の回路素子のうち１つ以上を含む。これらの実施形態では、回路素子は、サイトに取り付けられたチップレットと相互作用する（すなわち、チップレットから受信した信号やデータ、又は、チップレット宛ての信号やデータ等に基づいて動作を実行する）ように構成されている。
【０００９】
インターポーザは、チップレットを取り付けるサイトのパターンを有しているので、各サイトは接続点の特定のレイアウトを有し、チップレットの製造者（設計者、製造業者等）は、標準化された物理インタフェースを有するチップレットを製造することができる。したがって、製造者は、インターポーザ及び／又はカスタマイズされたチップレットインタフェースの設計に労力を費やすのではなく、チップレットの設計に集中することができる。これにより、セミカスタムのチップレットインターポーザシステム、チップレット及びインターポーザの市場投入時間の短縮、複数のプロセスサイトの統合、シリコン知的財産（ＩＰ）の再利用等を可能にすることによって、マルチチップ集積化の改善が可能になる。
【００１０】
（チップレット）
上述したように、記載された実施形態は、チップレットが取り付けられるインターポーザを含む。一般に、チップレットは、本明細書で説明するように、インターポーザに取り付け可能な任意のタイプのチップ、パッケージデバイス、モジュール等を含む。いくつかの実施形態では、チップレットは、集積回路及び／又は他の回路素子で構成されている。例えば、いくつかの実施形態では、チップレットは、中央処理装置（ＣＰＵ）及びグラフィックス処理装置（ＧＰＵ）等の計算論理、特定用途向け集積回路（ＡＳＩＣ）、キャッシュ及びキャッシュコントローラ、コプロセッサ又は計算アクセラレータブロック、例えばフィールドプログラマブルゲートアレイ（ＦＰＧＡ）等のプログラマブルロジック、揮発性又は不揮発性のメモリモジュール、スクラッチパッドモジュール（例えば、アドレス可能な低レイテンシの一時的データストア）、例えばコントローラ、シェーパ、フィルタ及びルータ／スイッチ等のネットワークトラフィック処理回路、例えば携帯電話又はＷｉ−Ｆｉ（登録商標）素子等のアナログ回路部品、例えばコンデンサ、抵抗器等のディスクリート回路素子、センサ／センサアレイ、メディアプロセッサ、及び／又は、他の回路素子を含む。いくつかの実施形態では、チップレットは、冷却／絶縁インサート、熱インサート、物理スペーサ、光源、外部信号（例えば、ネットワーク、データバス等）コネクタ若しくはインタフェース、チップ間ソケット、及び／又は、他のコンポーネント等の能動的又は受動的な機械的コンポーネントを含む。
【００１１】
ここで、インターポーザに取り付けられるチップレットの説明において、「チップレット」という用語は、裸の半導体チップに限定されるものではなく、チップが収容されるパッケージも包含するものとする。さらに、上述したように、「チップレット」には、半導体チップを含まないものや、他の素子と共に半導体チップを含むものもある。このような「チップレット」の場合、この用語は、単に便宜上使用される。一般に、チップレットは、本明細書で使用される場合、インターポーザ上に取り付けられる素子を意味する。
【００１２】
（インターポーザ）
図１は、いくつかの実施形態による、インターポーザ１００を例示するブロック図である。図２は、いくつかの実施形態による、インターポーザ１００の等角図である。一般に、インターポーザ１００は、多数のサイト１０２を提供するデバイスである。チップレットは、インターポーザ１００を介して相互作用するのを可能にするために、及び／又は、インターポーザ１００と相互作用するのを可能にするために、サイト１０２に取り付けられてもよい。
【００１３】
図１に示すように、インターポーザ１００は、基板１０４を含む。基板１０４は、半導体材料、プラスチック材料、セラミック若しくはガラス材料、及び／又は、別の材料等の１つ以上の材料のパーツから製造されている。いくつかの実施形態では、基板１０４が製造される材料は、信号経路（例えば、電気信号、電磁信号等）を基板１０４内又は基板１０４上に配置することができるように選択される。例えば、いくつかの実施形態では、基板１０４は、電気絶縁体の特性を有する材料から全体的又は部分的に製造される。さらに、いくつかの実施形態では、回路素子が形成／製造され、及び／又は、基板１０４に配置される。
【００１４】
サイト１０２は、接続点のセットを対応するレイアウト内に有することによって、少なくとも部分的に特徴付けられる基板１０４の領域である。図３は、いくつかの実施形態による、サイト１０２を例示するブロック図である。図３に示すように、サイト１０２は、９つの正方形の接続点３００を含む（明確にするために、左側の３つの接続点３００のみに符号が付されている）。図３のサイト１０２内の接続点３００は、電力及び接地接続である「電力」及び「接地」と、クロック及び冗長／バックアップクロックであるｃｌｏｃｋ「ＣＬＫ」及びｃｌｏｃｋ＿ｒ「ＣＬＫ＿Ｒ」と、ネットワーク通信制御である通信「ＣＯＭＭ」と、個々のデータ接続である「データ［１］」〜「データ［４］」と、を含む。各接続点は、サイトに取り付けられたチップレット用の信号コネクタをインターポーザ１００内の対応する信号経路に接続するための１つ以上の電気、電磁気及び／又は他の機構を含む。例えば、いくつかの実施形態では、接続点３００は、導電性接続機構（例えば、はんだバンプ、入出力パッド、シリコン貫通電極（ＴＳＶ）、ソケット等）、誘導性若しくは容量性接続領域、及び／又は、他の機構を備える。
【００１５】
いくつかの実施形態では、インターポーザ１００上の各サイト１０２は、同じレイアウトの接続点を含む。例えば、いくつかの実施形態では、各サイトは、図３に示すレイアウトの接続点３００を含む。これらの実施形態では、インターポーザ１００上の任意の１つのサイト１０２に取り付け可能なチップレットは、任意の他のサイト１０２に交換可能に取り付けることができる。換言すると、チップレットが何れのサイト１０２に取り付けられていたとしても、当該チップレットを、サイト１０２内の接続点に接続することができる。これらの実施形態では、異なるタイプのチップレットを、共通の接続点レイアウトに接続するためのインタフェースを用いて設計することができるので、チップレットがインターポーザ１００の何れの場所に配置されるかに基づいて、チップレットのインタフェースをカスタマイズすること、及び／又は、インターポーザ１００上のサイトの接続点をカスタマイズすることが不要になる。
【００１６】
いくつかの実施形態では、インターポーザ１００上の各サイトは、接続点の２つ以上のレイアウトのうち１つを含む。例えば、いくつかの実施形態では、接続点の第１レイアウトは、図３に示す接続点３００を含み、接続点の第２レイアウトは、接続点の異なる構成（異なる数、配置及び／又はタイプの接続点を有し得る）を含む。例えば、いくつかの実施形態では、接続点の第１レイアウトは、高帯域幅又は高速データ相互接続（若しくは特定のクロック、余分な電力接続点等）の接続点を含み、第２レイアウトは、低帯域幅又は低速相互接続を含む。これらの実施形態では、異なるタイプのチップレットを、（例えば、チップレットが特定の帯域幅を有するバスにアクセスできるように）チップレットのいくつかのカスタマイズを可能にする、接続点の２つ以上のレイアウトのうち１つに接続するように設計することができる一方で、チップレット及び／又はインターポーザ１００のインタフェースをカスタマイズする必要性を低減する。
【００１７】
インターポーザ１００上のサイト１０２が接続点の１つ又は２つ以上の異なるレイアウトを含む実施形態では、異なるレイアウトを有するサイト１０２を様々な方法でインターポーザ１００上に配置してもよい。例えば、いくつかの実施形態では、インターポーザ１００上のサイト１０２の左端の列のサイト１０２は、上述した第１レイアウトとの接続点を含み、サイト１０２の残りの列は、第２レイアウトと第１レイアウトとの間で交互になり、この結果、列は交互のレイアウトを有する。別の例として、いくつかの実施形態では、所定の位置のサイト１０２（１つおきのサイト１０２、インターポーザ１００の中央の１つ以上のサイト１０２、インターポーザ１００のコーナーのサイト１０２等）の接続点のレイアウトは、第１レイアウトとの接続点を含み、残りのサイト１０２は、第２レイアウトとの接続点を有する。さらに別の例として、いくつかの実施形態では、いくつかのサイト１０２は、他のサイト１０２のサブセットのみの接続点に接続された信号経路に接続する接続点を含み、これらの接続点は、対応するサイト１０２と他のサイト１０２のサブセットとの間の低レイテンシ又は高帯域幅アクセス（すなわち、高速接続）を可能にする。
【００１８】
いくつかの実施形態では、接続点の一部又は全てが、インターポーザ１００内に配置された（埋め込まれ、ルーティングされた等）信号経路に接続されている。例えば、いくつかの実施形態では、インターポーザ１００は、１つ以上の導電性（例えば、金属等）トレース、電磁（例えば、光学、電磁波等）パス、及び／又は、インターポーザ１００内若しくはインターポーザ１００上に製造された他の信号経路を含む。これらの実施形態では、接点、導波路、ビア及び／又は他のコネクタが、各接続点から対応する信号経路まで延在し、接続点と、対応する信号が通信可能な信号経路との間の電気的接続、光学的接続、機械的接続等を形成する。例えば、図３に示す電力接続点は、接点又はビアを介してインターポーザ１００内の母線（power rail）に接続してもよく、データ［１］〜データ［４］の接続点は、接点、ビア、導波路等を介してインターポーザ１００内の対応するデータバスのリンク等に接続してもよい。
【００１９】
図４は、いくつかの実施形態による、インターポーザ内の信号経路を例示するブロック図である。図４では、インターポーザ１００上のサイト１０２のセットが、信号経路４００〜４０４を不明瞭にするのを避けるために、点線を使用して接続点４０６と共に示されている。（図４では、明瞭にするために、１つのサイト１０２のみがラベル付けされ、少数の接続点４０６のみがラベル付けされている）。さらに、信号経路４００〜４０４の各々と、信号経路４００〜４０４の各々が接続する接続点４０６のセットは、同様のパターンを使用して網掛けされている。例えば、信号経路４００及び対応する接続点４０６（サイト１０２のサブセット内の左上の接続点４０６である）は、左から右に傾く間隔の広いハッシュマークパターンを使用して網掛けされている。
【００２０】
図４に示すように、信号経路４００は、インターポーザ１００の上端及び左端に沿ってサイト内の左上部の接続点４０６間を進行する。この実施形態では、信号経路４００は、対応する接続点４０６の各々に接続されており、これにより、対応する接続点４０６の各々に同じ信号（例えば、特定の電圧の定常信号である電力信号）を提供することが可能になる。さらに、信号経路４０２は、インターポーザ１００の上端及び左端に沿ってサイト内の中央上部の接続点４０６間を進行する。この実施形態では、信号経路４０２は、対応する接続点４０６の各々に接続されており、これにより、同じ信号（例えば、クロック信号）を、接続点４０６の各々に提供すること、及び／又は、所定の１つの接続点４０６から信号経路４０２に接続された他の接続点４０６の各々に送信することが可能になる。例えば、いくつかの実施形態では、インターポーザの右上部のサイト１０２上に取り付けられたチップレットは、信号経路４０２を介して、信号経路４０２が接続された他のサイト１０２の各々の対応する接続点４０６に提供されるクロック信号を生成する。
【００２１】
信号経路４００〜４０４は、インターポーザ１００の上端及び左端のサイト１０２の接続点４０６にのみ接続されているように示されているが、いくつかの実施形態では、特定のタイプ（電力、データ等）の各接続点４０６は、対応する信号経路を介して、インターポーザ１００内の少なくともいくつかのサイト１０２の他の接続点４０６に接続されている。例えば、いくつかの実施形態では、電力信号をルーティングし得る信号経路４００を、インターポーザ１００内の各サイト１０２内の少なくとも１つの接続点４０６に接続し、対応する信号を、各サイト１０２に取り付けられたチップレットに提供することができる。別の例として、いくつかの実施形態では、各サイト１０２のデータ接続点４０６は、対応する信号経路（例えば、ネットワークバス）を介して互いに接続されており、これにより、各サイト１０２に取り付けられたチップレットが、インターポーザ１００上の他のサイトに取り付けられた他のチップレットの各々にデータ／情報を通信するのを可能にする。いくつかの実施形態では、データ接続点４０６／信号経路は、一部又は全てのサイト１０２間のネットワーク（例えば、リング、メッシュ、ツリー及び／又は別のネットワークトポロジ）を形成する。
【００２２】
いくつかの実施形態では、全てのサイト１０２が、接続点４０６の同一の／一致するレイアウトを有する。これらの実施形態のいくつかでは、対応する信号経路が、各接続点４０６間でルーティングされ、接続点４０６の各タイプ（電力、データ等）の信号経路のグリッド、ツリー等を形成する。しかしながら、いくつかの実施形態では、サイト１０２のサブセットは、接続点４０６の異なるレイアウトを有する。これらの実施形態では、１つ以上の信号経路が、同じタイプの接続点４０６間でルーティングされる。
【００２３】
上述したように、いくつかの実施形態では、信号経路は、インターポーザ１００内のネットワークを形成する。換言すると、一部又は全てのサイト１０２の接続点４０６は、インターポーザ１００内の信号経路に接続された接続点４０６であって、２つ以上のサイト１０２間の通信用ネットワークを形成する接続点４０６を含む。これらの実施形態では、一部又は全てのサイト１０２は、ネットワーク（リング、メッシュ、ツリー又はその他）の一部であって、ＩＤを有し、インターポーザ１００内の回路素子又はチップレット内の回路は、これに応じて、ネットワーク上の通信をルーティングする。
【００２４】
いくつかの実施形態では、一部又は全てのサイト１０２は、例えばはんだ／接着パッド若しくは領域、機械コネクタ（ソケット／プラグ、レシーバ、クランプ、ネジ、磁石等）、位置合わせ機構（ガイド、突起／凹部等）、及び／又は、他の取り付け機構等のように、チップレットをサイトに取り付けるための１つ以上の機構を含む。
【００２５】
インターポーザ１００は、図１〜図４（及び本願の他の図面）において、特定の数及び形状のサイト１０２を有するように示されているが、いくつかの実施形態では、異なる数のサイト１０２及び／又は異なる形状のサイト１０２が、インターポーザ１００上で利用可能であってもよい。例えば、サイト１０２は、円形、三角形、十字形等であってもよく、任意の対応するパターンで配置されてもよい。さらに、インターポーザ１００は、長方形状で示されているが、いくつかの実施形態では、別の形状であってもよい。また、特定の数、配置及び形状の接続点が図３に示されているが、いくつかの実施形態では、異なる数、配置、タイプ及び／又は形状の接続点が使用されてもよい。例えば、いくつかの実施形態では、サイト１０２のいくつかの接続点は、６４、１２８又は別の数の円形のメモリシステムバス接続点を含む。
【００２６】
図１は、同じサイズ及び形状のサイト１０２を示しているが、いくつかの実施形態では、サイト１０２は、２つ以上のサイズ及び／又は形状であってもよい。例えば、いくつかの実施形態では、サイトは、任意の一様で、必ずしも繰り返さないパターンで配置されてもよい。例えば、サイトの外周は、第１形状（例えば、長方形、円形、多角形等）を有してもよく、サイトの内側領域は、第２形状（例えば、Ｌ字形、正方形、円形、三角形等）を有してもよい。別の例として、いくつかの実施形態では、サイト１０２は、正方形のサイト１０２の２つの側面が覆われたＬ字形のサイト１０２等のように、メインパターン／全体パターンで繰り返されるサブパターンの２つ以上の形状を含み、正方形のメインパターン内に正方形のサブパターンを形成する。いくつかの実施形態では、サイト１０２の２つ以上のパターンがインターポーザ１００上に存在してもよい。例えば、１つ以上のサイト１０２は異なる形状であり、サイト１０２の他のものとは異なるパターンを形成する。これらの実施形態では、任意の数のサイトが特定の形状を有してもよく、任意の数の他のサイトが１つ以上の他の形状／異なる形状を有してもよい。例えば、いくつかの実施形態では、１つ以上のサイトが第１形状を有してもよく、残りのサイトが第２形状を有してもよい。
【００２７】
インターポーザは、任意のタイプの電子デバイスであってもよく、及び／又は、任意のタイプの電子デバイスで使用されてもよい。例えば、インターポーザは、デスクトップコンピュータ、サーバコンピュータ、スマートフォン、玩具、ネットワーク機器、オーディオ／ビジュアル機器（プロジェクタ、テレビ、ステレオ受信機等）、乗り物（自動車、トラック、ボート等）、産業用コントローラ、ロボット、及び／若しくは、他の電子デバイスであってもよく、並びに／又は、これらで使用されてもよい。
【００２８】
（インターポーザ上に取り付けられたチップレット）
図５は、いくつかの実施形態による、インターポーザ上に取り付けられたチップレットを例示するブロック図である。図５では、明確にするために、利用可能なサイト１０２のうちいくつかのみが示されているが、インターポーザ１００上に４×４配列のサイト１０２が存在する。さらに、明確にするために、図５には接続点が示されていないが、上述したように、インターポーザ１００上の各サイト１０２において接続点のセットが利用可能である。以下に示す例では、各サイト１０２内の接続点は、図３に示すものと同じであると仮定する。しかしながら、いくつかの実施形態では、インターポーザ１００は、異なる数、形状及び／若しくは配置のサイト１０２、並びに／又は、接続点を含むことを想起されたい。
【００２９】
図５に示すように、チップレット５００〜５１０は、インターポーザ１００のサイト１０２に取り付けられている。チップレット５００，５０２は、チップレット５００〜５０２がインターポーザ１００上の単一サイトにのみ取り付けられ、複数のサイト１０２に亘っていない点において、「１×１」のチップレットである。チップレット５００，５０２は、対応するサイト１０２の接続点に接続された１つ以上の信号コネクタを含み得る。例えば、いくつかの実施形態では、チップレット５００は、いくつかの計算回路を含み、対応するサイト１０２内の各接続点に接続されており、これにより、チップレット５００の電力及び接地信号コネクタが対応する接続点に接続され、チップレット５００のデータ信号コネクタがデータ［１］〜データ［４］接続点等に接続される。ただし、いくつかの実施形態では、所定のサイトの一部又は全ての接続点が未使用であってもよい（すなわち、サイト１０２に取り付けられたチップレット上の信号コネクタに接続されなくてもよい）ことに留意されたい。例えば、いくつかの実施形態では、チップレット５０２は、計算回路を含むが、内部生成クロックを使用するので、ｃｌｏｃｋ及び／又はｃｌｏｃｋ＿ｒの信号コネクタを含まない。別の例として、いくつかの実施形態では、チップレット５０２は、信号コネクタのない熱スペーサであり、したがって、チップレット５０２は、対応するサイト１０２内の何れの接続点にも接続しない。
【００３０】
チップレット５０４〜５１０は、チップレット５０４〜５１０及び／又はチップレットパッケージがインターポーザ１００上の複数のサイト１０２に亘っているので、マルチサイトチップレットである。例えば、図５に示すように、チップレット５０４は、６つのサイト１０２に亘る２×３チップレットであり（すなわち、パッケージが６つのサイト１０２に亘っており）、チップレット５０８は、不規則な形状の３つのサイト１０２に亘るＬ字形の２×１チップレットである。チップレットは、チップレット回路及び／又はパッケージングのために１つのサイトよりも多くのスペースを使用すること、加熱又は冷却目的等によってより多くのスペースを使用すること等を含む様々な理由によって、複数のサイト１０２に亘ることができる。いくつかの実施形態では、チップレットは、追加のサイト１０２によって提供される追加の接続点を当該チップレットが使用できるように、サイト１０２に及ぶ。例えば、チップレット５０４が、単一の電力接続点によって提供されるよりも多くの電力を使用する計算回路又はメモリ回路を含むと仮定した場合に、チップレット５０４は、当該チップレット５０４が複数のサイトの各々において電力接続点を使用できるように、複数のサイトに及んでもよい。別の例として、チップレット５０４は、単一サイト内のネットワーキング接続点によって提供されるよりも広い帯域幅（例えば、広いバス、高速なデータ速度等）を使用するネットワーキング回路を含むと仮定した場合、当該チップレット５０４が複数のサイトの各々においてネットワーク接続点を使用できるように、複数のサイトに及んでもよい。上述したように、チップレット５０４は、様々なサイト１０２内の全ての接続点を使用してもよいし、使用しなくてもよい。
【００３１】
１つのサイト１０２は空であることに留意されたい。いくつかの実施形態では、チップレットは、インターポーザ１００及び／又はこれに取り付けられたチップレットが動作するために、全てのサイト又は特定のサイトの全てに取り付けられる必要がない。例えば、いくつかの実施形態では、サイト１０２を部分的に覆うことが許可される。これらの実施形態では、例えば、チップレット５０２は、空のサイト１０２の一部を覆うように拡張されてもよく、チップレット５０２の信号コネクタは、サイト１０２内の対応する接続点に接続されてもよい。
【００３２】
いくつかの実施形態では、チップレットのスタックは、インターポーザ１００に接続される。例えば、ＤＲＡＭメモリチップは、スタックされ、（ＴＳＶ、誘導性又は容量性通信等を介して）互いに通信可能に接続されてもよく、ＤＲＡＭメモリチップのスタックは、インターポーザ１００上の１つ以上のサイトに取り付けられてもよい。これらの実施形態では、チップレットのスタックは、本明細書で説明するインターポーザ１００を使用するように構成されている。
【００３３】
上述したように、図５は、同じサイズ及び形状のサイト１０２を示しているが、いくつかの実施形態では、サイト１０２は、２つ以上のサイズ及び／又は形状であってもよい。例えば、いくつかの実施形態では、サイトは、任意の一様で、必ずしも繰り返さないパターンに配置されてもよい。別の例として、いくつかの実施形態では、サイト１０２の２つ以上のパターンがインターポーザ１００上に存在してもよい。これらの実施形態では、上述したように、チップレットは、インターポーザ１００上の対応するサイト１０２に取り付けられてもよい。
【００３４】
（インターポーザの回路素子）
いくつかの実施形態では、インターポーザ１００は、一部又は全てのサイト１０２に取り付けられたチップレットと相互作用する能動的又は受動的な回路素子を含む。図６は、いくつかの実施形態による、インターポーザ１００の回路素子６００を例示するブロック図である。図６では、回路素子６００を不明瞭にするのを避けるために、いくつかのサイト１０２を点線で示しており、明確にするために接続点が示されていない。
【００３５】
いくつかの実施形態では、回路素子６００は、一部又は全てのサイト１０２の１つ以上の接続点に接続され、及び／又は、対応する信号経路に接続されている。回路素子は、ネットワーキング回路、リピータ回路、処理回路、ディスクリート素子（コンデンサ、抵抗器等）、及び／又は、他の回路素子等のように、チップレットと相互作用可能な任意の回路素子を含んでもよい。本明細書で使用する「相互作用」とは、チップレットから信号、データ等を取得し、信号、データ等に少なくとも部分的に基づいて１つ以上の動作を行うことを意味する。例えば、回路素子は、チップレットから受信した及び／又はチップレット宛ての信号、データ等に対して、計算動作、信号反復、スケーリング又はルーティング、論理又はビット演算、デジタル信号処理、プロトコル変換、差分信号処理等を行ってもよい。
【００３６】
上述したように、いくつかの実施形態では、インターポーザ１００内の一部の信号経路は、インターポーザ１００内にネットワークを形成する。例えば、信号経路は、取り付けられたチップレット及び／又はインターポーザ間の通信を交換するために対応するネットワーク技術（アドレス設定、パケット化等）が使用されるバスのビット、ライン又はリンクを形成してもよい。これらの実施形態のいくつかでは、回路素子６００は、ネットワーク上の通信を処理するネットワーク処理回路（スイッチ、ルータ等）の一部又は全てを含む。例えば、ネットワーク処理回路は、第１サイト１０２に取り付けられたチップレットからの通信を受信してもよく、第１サイト１０２に取り付けられたチップレットからの通信を処理（パーティション化、パケット化等）してもよく、第２サイト１０２に取り付けられたチップレットに対して処理済みの通信を転送してもよい。これらの実施形態のいくつかでは、一方又は両方のチップレットは、ネットワーク処理回路を含まなくてもよく、ネットワークが通信を転送するために使用されていることを認識しなくてもよい（すなわち、ネットワークを使用して通信するように構成されていなくてもよい）。これらの実施形態の他の実施形態では、一方又は両方のチップレットがネットワーク処理回路の一部又は全てを有し、インターポーザ１００内のネットワーク処理回路は、チップレットから受信した通信を、さらなる処理を伴って又は伴わずに、単に転送してもよい。
【００３７】
いくつかの実施形態では、インターポーザ１００内の回路素子は、所定のＩＤ又はアドレスで、インターポーザ１００を構成するチップレットからのコマンド又は要求（例えば、インターポーザ１００の構成ネットワークルーティングパラメータ、電力パラメータ等）を受信する処理回路を含む。これらの実施形態では、チップレットは、インターポーザ１００を認識しており（すなわち、インターポーザ１００と相互作用するように構成された処理回路を含む）、インターポーザ１００内の回路素子と相互作用して、インターポーザ１００が特定の動作を実行し、設定環境変数（電力、電圧、クロック周波数、バス速度等）の指定されたレベルへの設定等を実行するように構成することができる。
【００３８】
インターポーザ１００が回路素子及び／又はネットワークのための信号経路を含むいくつかの実施形態では、チップレットは、様々な方法でネットワークを使用することができる。例えば、いくつかの実施形態では、チップレットは、単一のサイトのみを使用して情報を通信する。これらの実施形態では、インターポーザ１００内の回路素子は、チップレットの対応する信号接続を介して、チップレットからのパケット又は他のネットワーク通信をチップレットに戻すようにスイッチ／ルーティングすることができる。
【００３９】
（インターポーザの製造）
記載された実施形態では、インターポーザ１００は、製造プロセス中のいくつかの工程で製造される。インターポーザ１００を製造するために使用される製造プロセスの詳細は、基板１０４を形成する材料（半導体、プラスチック、セラミック又はガラス等）に依存する。以下の製造例では、基板１０４が半導体材料から形成される製造プロセスについて説明する。
【００４０】
図７は、いくつかの実施形態による、インターポーザ１００の製造プロセスを例示するフロー図である。図７に示す工程は、いくつかの実施形態によって実行される工程の一般的な例として表されることに留意されたい。他の実施形態によって実行される工程は、異なる工程及び／又は異なる順序で実行される工程を含む。さらに、特定のメカニズム／要素（例えば、インターポーザ１００、基板１０４等）が工程の説明に使用されるが、いくつかの実施形態では、他のメカニズムが工程を実行し、及び／又は、工程が他のメカニズム／要素に対して実行される。
【００４１】
図７に示すように、製造プロセスは、基板１０４を形成することを含む（ステップ７００）。いくつかの実施形態では、この工程は、例えば、投入材料を溶解又は混合し、それから半導体材料のブロックを形成し、半導体材料をドーピングする等の既知の技術を使用して、半導体材料を形成することを含む。基板を形成する場合に、信号経路が基板に形成される。信号経路のタイプ（電気、電磁気等）に応じて、信号経路を形成するために様々な既知の技術を使用することができる。例えば、電気／導電性材料（例えば、金属）の信号経路の場合、形成は、導電性材料の堆積、エッチング及びルート充填等の工程を含むことができる。別の例として、電磁（例えば、光学）信号経路の場合、形成は、信号経路／導波路を基板内に製造すること等を含むことができる。
【００４２】
また、製造プロセスは、基板上にパターン配置された複数のサイト１０２を形成することを含む（ステップ７０２）。いくつかの実施形態では、この工程は、例えば、チップレットが嵌め込まれる凹部／窪みを形成することと、基板内又は基板上に１つ以上の取り付け要素又は案内要素（突起／凹部、ファスナー等）を形成することと、取り付けられたチップレットをサイト１０２に接着するために接着剤を塗布可能な領域を各サイトに形成することと等によって、個々のサイトを形成することを含む。しかしながら、いくつかの実施形態では、各サイトは、接続点を除いて、基板１０４の残りの部分から実質的に変化しない（すなわち、各サイトは、単に、それぞれ接続点のセットを含む基板１０４の物理領域であってもよい）。
【００４３】
いくつかの実施形態では、サイトは、インターポーザ１００上に「均一な」パターンで配置されており、特定の形状のサイト及び／又は接続点のセットの配置には、ある規則性を少なくとも有する。いくつかの実施形態では、２つ以上の均一なパターン及び／又は２つ以上の形状のサイトが存在する。例えば、サイトの外周は、第１形状（例えば、長方形、円形、多角形等）を有してもよく、サイトの内側領域は、第２形状（例えば、Ｉ字形、円形、三角形等）を有してもよい。これらの実施形態では、任意の数のサイトが特定の形状を有してもよく、任意の数の他のサイトが１つ以上の他の形状／異なる形状を有してもよい。例えば、いくつかの実施形態では、１つ以上のサイトが第１形状を有してもよく、残りのサイトが第２形状を有してもよい。
【００４４】
サイトを形成する場合及び／又は基板を形成する場合、接続点のセットが各サイトに形成される。対応する信号経路のタイプ（電気、電磁気等）に応じて、接続点を形成するために様々な既知の技術を使用することができる。例えば、電気／導電性材料の信号経路の場合、接続点の形成は、例えば、導電性材料の堆積、エッチング又は穿孔、インターポーザ１００の表面上での導電性パッドの形成等の工程を含むことができる。別の例として、電磁信号経路の場合、形成は、信号経路／導波路をエッチング又は他の方法で形成することと、インターポーザ１００の表面上に電磁受信領域を形成することと等を含むことができる。各サイト内の接続点のセットは、接続点を、ビア、導波路等を使用して、対応する信号経路に物理的に接続することによって、基板内の１つ以上の信号経路に接続される。例えば、信号経路４０２等の信号経路は、複数のサイト１０２内の対応する接続点に電気的、光学的等に接続されてもよい。
【００４５】
本明細書で説明するように、各サイト内の接続点のセットは、１つ以上のレイアウトのうち１つのレイアウトで配置される。いくつかの実施形態では、各サイトは同じ接続点のセットを有し、各サイトに接続点のセットを形成することは、各サイトに一致する接続点のセットを形成することを含む。これらの実施形態では、各サイト内の同じ位置の各接続点は、基板内の同じタイプの信号経路に接続される。例えば、各サイト内の所定の位置における電力接続点は、インターポーザ１００内の１つ以上の母線（電力信号経路）のうち１つに接続されてもよい。
【００４６】
他の実施形態では、各サイトの接続点は、２つ以上の異なるレイアウトのうち１つのレイアウトで配置され、接続点のセットの一致するレイアウトが、サイトの２つ以上のサブセットで繰り返される。例えば、いくつかの実施形態では、インターポーザ１００は、対応するサイト１０２間で通信するための高速バス又は高帯域幅のバスへの接続点を含むサイト１０２のサブセットを有してもよく、残りのサイトは、低速バスの接続点を有し、及び／又は、バス接続を有しなくてもよい。別の例として、いくつかの実施形態では、サイト１０２のサブセットは、対応する電力要件を有するチップレットがこれらのサイト１０２に取り付けられるように、電力及び／又は接地に対してより多くの接続点を有してもよい。
【００４７】
いくつかの実施形態では、基板１０４を形成する場合、基板１０４内に１つ以上の回路素子が形成される。基板１０４に使用される材料に応じて、回路素子を形成するために、様々な既知の技術を使用することができる。例えば、基板１０４が半導体材料から形成される場合、集積回路又はディスクリート回路素子（抵抗器、コンデンサ等）を基板１０４に形成するために、材料堆積、エッチング及び充填等の工程を実行してもよい。別の例として、基板がセラミック、プラスチック等から形成される場合、基板１０４が形成されると、様々な回路素子を基板１０４に配置することができる。
【００４８】
（インターポーザへのチップレットの取り付け）
記載された実施形態では、チップレットをインターポーザ１００に取り付けることができる。一般に、チップレットをインターポーザ１００に「取り付ける」際に、チップレットは、インターポーザ１００を用いた１つ以上の動作、インターポーザ１００のための１つ以上の動作、及び／又は、インターポーザ１００と共に行う１つ以上の動作を実行することができるように、インターポーザ１００に固定的／恒久的又は取り外し可能／一時的に接続される。例えば、取り付けられたチップレットは、インターポーザ１００内の信号経路を使用して、インターポーザ１００上に取り付けられた他のチップレットと、インターポーザ１００自体（例えば、インターポーザ１００内の回路素子）と、及び／又は、インターポーザ１００に接続された外部デバイスと、信号、データ等を交換してもよい。別の例として、取り付けられたヒートシンクチップレットは、インターポーザ１００からの熱、インターポーザ１００に取り付けられた他のチップレットからの熱、及び／又は、インターポーザ１００の外部デバイスからの熱を吸収してもよい。
【００４９】
図８は、いくつかの実施形態による、インターポーザ１００へのチップレットの取り付けプロセスを例示するフロー図である。図８に示す工程は、いくつかの実施形態によって実行される工程の一般的な例として表されることに留意されたい。他の実施形態によって実行される工程は、異なる工程及び／又は異なる順序で実行される工程を含む。さらに、特定のメカニズム／要素（例えば、インターポーザ１００等）が工程の説明に使用されるが、いくつかの実施形態では、他のメカニズムが工程を行う、及び／又は、工程が他のメカニズム／要素に対して実行される。
【００５０】
図８に示すように、プロセスは、インターポーザの表面上にパターン配置された複数のサイト１０２のうち１つ以上のサイト１０２にチップレットを取り付けること（ステップ８００）を含む。記載された実施形態では、各サイト１０２は、基板内の１つ以上の信号経路に接続された接続点のセットを備え、各サイトの接続点のセットは、１つ以上のレイアウトのうち１つのレイアウトで配置される。例えば、各サイト内の接続点を同じレイアウトで配置してもよく、各サイト内で接続点のセットの一致するレイアウトを繰り返すようにしてもよい。代替的には、各サイト内の接続点は、２つ以上の異なるレイアウトのうち１つのレイアウトで配置されてもよく、この結果、接続点のセットの一致するレイアウトが、サイトの２つ以上のサブセットで繰り返される。
【００５１】
いくつかの実施形態では、チップレットのタイプに応じて、チップレットを複数のサイト１０２のうち１つ以上のサイトに取り付ける場合に、チップレットの１つ以上の信号コネクタが、サイト１０２内の１つ以上の対応する接続点に接続される（ステップ８０２）。例えば、チップレットが、インターポーザに接続される電力信号コネクタを有する場合には、電力信号コネクタを、サイト内の電力接続点に接続することができる。別の例として、チップレットが、データバス用の１つ以上の信号コネクタを有する場合には、データバス用の信号コネクタを、サイト１０２内のデータ接続点に接続することができる。本明細書で使用される「接続される」とは、物理的／機械的接続点が使用される接続点に対するはんだ付け、接着等によって、電磁的な接続点（光学的、容量性等）のための通信領域に近接して位置合わせ又は配置すること等によって、チップレット上の信号コネクタが直接的又は間接的に、電気的、電磁的等に接続点に接続されることを意味する。
【００５２】
いくつかの実施形態では、チップレットを取り付けることは、インターポーザ１００からのチップレットの除去を意図しておらず、チップレット及び／又はインターポーザ１００に損傷を与えることなく除去するのが困難又は不可能な方法で、チップを化学接着剤で接着、はんだ付け等によって、チップレットをインターポーザ１００に固定的に／恒久的に取り付けることを意味する。いくつかの実施形態では、チップレットを取り付けることは、例えば、消耗した場合に取り換えるためにメモリチップレットをインターポーザ１００に一時的に固定する等のようにインターポーザ１００からのチップレットの除去を意図した方法で、チップを可逆的な化学接着剤で接着、はんだ付け、クランプ／締結等によって、チップレットをインターポーザ１００に取り外し可能／一時的に取り付けることを意味する。
【００５３】
いくつかの実施形態では、チップレットをインターポーザ１００に取り付けることは、インターポーザ１００内の回路素子が、接続点及び信号経路を介して、インターポーザ１００の回路素子に接続されることを意味する。このようにして、取り付けられたチップレットは、インターポーザ１００内の回路素子と相互作用するように構成される。
【００５４】
いくつかの実施形態では、コンピューティングデバイスは、コンピュータ可読記憶媒体に記憶されたコード及び／又はデータを使用して、本明細書に記載された動作の一部又は全てを実行する。より具体的には、コンピューティングデバイスは、コンピュータ可読記憶媒体からコード及び／又はデータを読み取り、説明した動作を行う場合にコードを実行し、及び／又は、データを使用する。例えば、インターポーザ１００の回路素子及び／又はインターポーザ１００に取り付けられた１つ以上のチップレットは、インターポーザ１００及び／又は１つ以上のチップレットに記憶されたコード及び／又はデータを使用して、説明した動作を実行してもよい。
【００５５】
コンピュータ可読記憶媒体は、コンピューティングデバイスによって使用されるコード及び／又はデータを記憶する任意のデバイス若しくは媒体又はこれらの組み合わせであってもよい。例えば、コンピュータ可読記憶媒体は、揮発性メモリ又は不揮発性メモリ（フラッシュメモリ、ランダムアクセスメモリ（ｅＤＲＡＭ、ＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、ＤＤＲ、ＤＤＲ２／ＤＤＲ３／ＤＤＲ４  ＳＤＲＡＭ等）、読み取り専用メモリ（ＲＯＭ）を含む）、及び／又は、磁気若しくは光学記憶媒体（例えば、ディスクドライブ、磁気テープ、ＣＤ、ＤＶＤ）を含むことができるが、これらに限定されない。記載された実施形態では、コンピュータ可読記憶媒体は、一時的な信号（transitory signals）等の非法定コンピュータ可読記憶媒体を含まない。
【００５６】
いくつかの実施形態では、１つ以上のハードウェアモジュールは、本明細書に記載された動作を実行するように構成されている。例えば、ハードウェアモジュールは、１つ以上のチップレット及び／又はインターポーザ１００を含むことができるが、これらに限定されない。このようなハードウェアモジュールが起動すると、ハードウェアモジュールは、動作の一部又は全てを実行する。いくつかの実施形態では、ハードウェアモジュールは、動作を実行するための命令（プログラムコード、ファームウェア等）を実行することによって構成された１つ以上の汎用回路を含む。
【００５７】
いくつかの実施形態では、本明細書に記載された構造及びメカニズム（例えば、インターポーザ１００及び／又はその一部）の一部又は全てを表すデータ構造は、データベース又は他のデータ構造を含むコンピュータ可読記憶媒体に記憶され、コンピューティングデバイスによって読み取られ、構造及びメカニズムを備えるハードウェアを製造するために、直接的又は間接的に使用され得る。例えば、データ構造は、Ｖｅｒｉｌｏｇ又はＶＨＤＬ等のハイレベル設計言語（ＨＤＬ）におけるハードウェア機能の動作レベル記述又はレジスタ転送レベル（ＲＴＬ）記述であってもよい。記述は、合成ツールによって読み取られてもよく、合成ツールは、記述を合成して、上述した構造及びメカニズムを備えるハードウェアの機能を表す合成ライブラリからのゲート／回路素子のリストを含むネットリストを生成してもよい。次に、ネットリストを配置及びルーティングして、マスクに適用される幾何学的形状を記述するデータセットを生成してもよい。次いで、マスクは、上述した構造及びメカニズムに対応する１つ以上の半導体回路を製造するために、様々な半導体製造工程で使用されてもよい。代替的には、コンピュータアクセス可能な記憶媒体上のデータベースは、所望により、ネットリスト（合成ライブラリ有り若しくは無し）又はデータセットであってもよいし、グラフィックデータシステム（ＧＤＳ）ＩＩデータであってもよい。
【００５８】
上述した実施形態の説明は、例示及び説明のためにのみ提示されたものである。これらは網羅的であることを意図するものではないし、実施形態を開示された形態に限定することを意図するものでもない。したがって、当業者には多くの修正及び変更が明らかであろう。さらに、上記の開示は、実施形態を限定するものではない。実施形態の範囲は、添付の特許請求の範囲によって定義される。
【図１】
2019503588.tif 000003
【図２】
2019503588.tif 000004
【図３】
2019503588.tif 000005
【図４】
2019503588.tif 000006
【図５】
2019503588.tif 000007
【図６】
2019503588.tif 000008
【図７】
2019503588.tif 000009
【図８】
2019503588.tif 000010
【国際調査報告】
2019503588.tif 000011
2019503588.tif 000012