(57)【要約】補償回路を有する２進重み付け減衰器である。いくつかの実施形態において、無線周波数（ＲＦ）減衰器回路が、入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックを含み得る。複数の減衰ブロックはそれぞれがバイパス経路を含む。ＲＦ減衰器回路はさらに、それぞれのバイパス経路を有する複数の減衰ブロックの少なくともいくつかのそれぞれに対して実装された位相補償回路を含み得る。位相補償回路は、対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成することができる。
2019532596.tif 000002
【特許請求の範囲】
【請求項１】
無線周波数の減衰器回路であって、
入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックであって、それぞれがバイパス経路を含む複数の減衰ブロックと、
それぞれのバイパス経路を有する前記減衰ブロックの少なくともいくつかのそれぞれに対して実装された位相補償回路と
を含み、
前記位相補償回路は、対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成される減衰器回路。
【請求項２】
前記減衰ブロックは２進重み付け減衰値を有する請求項１の減衰器回路。
【請求項３】
前記２進重み付け減衰値はＮ個の値を含み、
ｉ番目の値がＡ２ｉ−１となり、
ここで、Ａはステップ減衰値であり、ｉは１からＮの正の整数である請求項２の減衰器回路。
【請求項４】
前記ステップ減衰値Ａは近似的に１ｄＢである請求項３の減衰器回路。
【請求項５】
数量Ｎは２、３、４、５、６、７又は８を含む請求項３の減衰器回路。
【請求項６】
前記減衰ブロックの少なくとも一つには位相補償回路が存在しない請求項１の減衰器回路。
【請求項７】
前記位相補償回路が存在しない少なくとも一つの減衰ブロックは、最低の減衰値を有する減衰ブロックを含む請求項６の減衰器回路。
【請求項８】
前記減衰ブロックの少なくとも一つはπ型減衰器として構成される請求項１の減衰器回路。
【請求項９】
前記π型減衰器を有する少なくとも一つ減衰ブロックは、最高の減衰値を有する減衰ブロックを含む請求項８の減衰器回路。
【請求項１０】
前記π型減衰器を有する減衰ブロックのバイパス経路は、前記減衰ブロックがバイパスモードにあるときにオンとされて減衰モードにあるときにオフとされるべく構成されたバイパススイッチングトランジスタを含み、
前記バイパススイッチングトランジスタは前記減衰モードにあるときにオフ容量を与える請求項８の減衰器回路。
【請求項１１】
前記π型減衰器を有する減衰ブロックの位相補償回路は、前記減衰器ブロックが前記減衰モードにあるときに前記オフ容量を補償するべく構成された位相補償回路を含む請求項１０の減衰器回路。
【請求項１２】
前記π型減衰器は、
抵抗と、
前記抵抗の一端とグランドとの間に実装された第１シャント経路と、
前記抵抗の他端と前記グランドとの間に実装された第２シャント経路と
を含み、
前記第１シャント経路及び第２シャント経路はそれぞれがシャント抵抗を含む請求項１１の減衰器回路。
【請求項１３】
前記π型減衰器に関連付けられる位相補償回路は、
前記第１シャント抵抗に電気的に並列されるように配列された第１補償容量と、
前記第２シャント抵抗に電気的に並列されるように配列された第２補償容量と
を含む請求項１２の減衰器回路。
【請求項１４】
前記バイパススイッチングトランジスタの前記オフ容量は、位相進み変化をもたらし、
前記位相補償回路は、前記位相進み変化を補償する位相遅れ変化を与えるべく構成される請求項１３の減衰器回路。
【請求項１５】
前記第１シャント抵抗及び第２シャント抵抗は実質的に同じ値を有し、
前記第１補償容量及び第２補償容量は実質的に同じ値を有する請求項１４の減衰器回路。
【請求項１６】
前記位相進み変化は
【数１】
2019532596.tif 000015
として計算される量だけであり、
前記位相遅れ変化は
【数２】
2019532596.tif 000016
として計算される量だけであり、
ここで、ωは２π倍の周波数であり、ＲＬは負荷インピーダンスであり、Ｒ１は前記抵抗であり、ＣＣは前記第１ローカル補償容量であり、Ｒ２’は前記第１シャント抵抗と前記負荷インピーダンスとの並列配列体の等価抵抗である請求項１５の減衰器回路。
【請求項１７】
前記第１補償容量の値は、前記位相遅れ変化の大きさが前記位相進み変化の大きさと実質的に同じとなるように選択される請求項１６の減衰器回路。
【請求項１８】
前記補償容量の値は、前記減衰ブロックの利得が、選択された周波数範囲にわたって近似的に平坦となるように選択される請求項１６の減衰器回路。
【請求項１９】
前記減衰ブロックの少なくとも一つはブリッジＴ型減衰器として構成される請求項１の減衰器回路。
【請求項２０】
前記ブリッジＴ型減衰器を有する減衰ブロックのバイパス経路は、前記減衰ブロックがバイパスモードにあるときにオンとなり、減衰モードにあるときにオフとなるように構成されたバイパススイッチングトランジスタを有し、
前記バイパススイッチングトランジスタは、前記減衰モードにあるときにオフ容量を与える請求項１９の減衰器回路。
【請求項２１】
前記ブリッジＴ型減衰器を有する減衰ブロックの位相補償回路は、前記減衰器ブロックが前記減衰モードにあるときに前記オフ容量を補償するべく構成された位相補償回路を含む請求項２０の減衰器回路。
【請求項２２】
前記ブリッジＴ型減衰器は、
直列に接続された２つの第１抵抗と、
前記２つの第１抵抗の直列組み合わせに電気的に並列に接続された第２抵抗と、
グランドと前記２つの第１抵抗間のノードとの間に実装されたシャント経路と
を含み、
前記シャント経路はシャント抵抗を含む請求項２１の減衰器回路。
【請求項２３】
前記ブリッジＴ型減衰器に関連付けられる位相補償回路は、前記シャント抵抗に電気的に並列に配列された補償容量を含む請求項２２の減衰器回路。
【請求項２４】
前記バイパススイッチングトランジスタのオフ容量は位相進み変化をもたらし、
前記位相補償回路は、前記位相進み変化を補償する位相遅れ変化を与えるべく構成される請求項２３の減衰器回路。
【請求項２５】
前記位相進み変化は
【数３】
2019532596.tif 000017
として計算される量だけであり、前記位相遅れ変化は
【数４】
2019532596.tif 000018
として計算される量だけであり、
ここで、ωは２π倍の周波数であり、ＲＬは負荷インピーダンスであり、Ｒ１は前記第１抵抗であり、Ｒ２は前記第２抵抗であり、ＣＣは前記補償容量であり、Ｒ３’は、前記シャント抵抗、及び前記第１抵抗と前記負荷インピーダンスとの直列組み合わせの並列配列体の等価抵抗である請求項２４の減衰器回路。
【請求項２６】
前記補償容量の値は、前記位相遅れ変化の大きさが前記位相進み変化の大きさと実質的に同じになるように選択される請求項２５の減衰器回路。
【請求項２７】
前記補償容量の値は、前記減衰ブロックの利得が、選択された周波数範囲にわたって近似的に平坦となるように選択される請求項２５の減衰器回路。
【請求項２８】
グローバルバイパスモードにあるときにオンとなり、グローバル減衰モードにあるときにオフとなるように構成されたグローバルバイパススイッチングトランジスタを含むグローバルバイパス経路をさらに含み、
前記グローバルバイパススイッチングトランジスタは、前記グローバル減衰モードにあるときにグローバルオフ容量を与える請求項１の減衰器回路。
【請求項２９】
前記減衰器回路が前記グローバル減衰モードにあるときに前記グローバルオフ容量を補償するべく構成されたグローバル位相補償回路をさらに含む請求項２８の減衰器回路。
【請求項３０】
前記グローバル位相補償回路は、前記入力ノードと前記出力ノードとの間に直列に配列された第１グローバル補償抵抗及び第２グローバル補償抵抗を含み、
前記グローバル位相補償回路はさらに、グランドと前記第１グローバル補償抵抗及び第２グローバル補償抵抗間のノードとの間に実装されたグローバル補償容量を含む請求項２９の減衰器回路。
【請求項３１】
前記グローバルバイパススイッチングトランジスタのグローバルオフ容量は位相進み変化をもたらし、
前記グローバル位相補償回路は、前記位相進み変化を補償する位相遅れ変化を与えるべく構成される請求項３０の減衰器回路。
【請求項３２】
前記第１グローバル補償抵抗及び第２グローバル補償抵抗は実質的に同じ値である請求項３１の減衰器回路。
【請求項３３】
前記位相進み変化は
【数５】
2019532596.tif 000019
として計算される量だけであり、前記位相遅れ変化は
【数６】
2019532596.tif 000020
として計算される量だけであり、
ここで、ωは２π倍の周波数であり、ＲＬは負荷インピーダンスであり、ＲＧ１は前記第１グローバル補償抵抗であり、ＣＧは前記グローバル補償容量である請求項３２の減衰器回路。
【請求項３４】
前記第１グローバル補償抵抗及び前記グローバル補償容量の値は、前記位相遅れ変化の大きさが前記位相進み変化の大きさと実質的に同じになるように選択される請求項３３の減衰器回路。
【請求項３５】
前記グローバル補償容量の値は、前記減衰器回路のグローバル利得が、選択された周波数範囲にわたって近似的に平坦となるように選択される請求項３３の減衰器回路。
【請求項３６】
無線周波数回路を有する半導体ダイであって、
半導体基板と、
前記半導体基板に実装された減衰器回路と
を含み、
前記減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックを含み、
前記複数の減衰ブロックはそれぞれがバイパス経路を含み、
前記減衰器回路はさらに、前記減衰ブロックの、それぞれのバイパス経路を有する少なくともいくつかのそれぞれに対して実装された位相補償回路を含み、
前記位相補償回路は、前記対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成される半導体ダイ。
【請求項３７】
無線周波数モジュールであって、
複数のコンポーネントを受容するべく構成されたパッケージ基板と、
前記パッケージ基板に実装された無線周波数減衰器回路と
を含み、
前記減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックを含み、
前記複数の減衰ブロックはそれぞれがバイパス経路を含み、
前記減衰器回路はさらに、前記減衰ブロックの、それぞれのバイパス経路を有する少なくともいくつかのそれぞれに対して実装された位相補償回路を含み、
前記位相補償回路は、前記対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成される無線周波数モジュール。
【請求項３８】
前記無線周波数減衰器回路の一部又はすべてが半導体ダイに実装される請求項３７の無線周波数モジュール。
【請求項３９】
前記無線周波数減衰器回路の実質的にすべてが前記半導体ダイに実装される請求項３８の無線周波数モジュール。
【請求項４０】
前記無線周波数モジュールは、受信した無線周波数信号を処理するべく構成される請求項３７の無線周波数モジュール。
【請求項４１】
前記無線周波数モジュールはダイバーシティ受信モジュールである請求項４０の無線周波数モジュール。
【請求項４２】
前記無線周波数減衰器回路と通信する制御器をさらに含み、
前記制御器は、前記無線周波数減衰器回路の動作のための制御信号を与えるべく構成される請求項３７の無線周波数モジュール。
【請求項４３】
前記制御器は、モバイル産業用プロセッサインタフェイス制御信号を与えるべく構成される請求項４２の無線周波数モジュール。
【請求項４４】
無線デバイスであって、
無線周波数信号を受信するべく構成されたアンテナと、
前記アンテナと通信する送受信器と、
前記アンテナと前記送受信器との間の信号経路と、
前記信号経路に沿って実装された無線周波数減衰器回路と
を含み、
前記減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックを含み、
前記複数の減衰ブロックはそれぞれがバイパス経路を含み、
前記減衰器回路はさらに、前記減衰ブロックの、それぞれのバイパス経路を有する少なくともいくつかのそれぞれに対して実装された位相補償回路を含み、
前記位相補償回路は、前記対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成される無線デバイス。
【請求項４５】
前記無線周波数減衰器回路と通信する制御器をさらに含み、
前記制御器は、前記無線周波数減衰器回路の動作のための制御信号を与えるべく構成される請求項４４の無線デバイス。
【請求項４６】
前記制御器は、モバイル産業用プロセッサインタフェイス制御信号を与えるべく構成される請求項４５の無線デバイス。
【請求項４７】
信号減衰器回路であって、
入力ノードと出力ノードとの間に直列に配列された複数のローカル２進重み付け減衰ブロックであって、それぞれがローカルバイパス経路を含む減衰ブロックと、
前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路と、
前記一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路と
を含み、
前記ローカル位相補償回路は、前記それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される信号減衰器回路。
【請求項４８】
前記グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路をさらに含む請求項４７の信号減衰器回路。
【請求項４９】
半導体ダイであって、
半導体基板と、
前記半導体基板に実装された信号減衰器回路と
を含み、
前記信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数のローカル２進重み付け減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記信号減衰器回路はさらに、
前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路と、
前記一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路と
を含み、
前記ローカル位相補償回路は、前記それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される半導体ダイ。
【請求項５０】
無線周波数モジュールであって、
複数のコンポーネントを受容するべく構成されたパッケージ基板と、
前記パッケージ基板に実装された信号減衰器回路と
を含み、
前記信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数のローカル２進重み付け減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記信号減衰器回路はさらに、
前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路と、
前記一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路と
を含み、
前記ローカル位相補償回路は、前記それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される無線周波数モジュール。
【請求項５１】
無線デバイスであって、
無線周波数信号を受信するべく構成されたアンテナと、
前記アンテナと通信する送受信器と、
前記アンテナと前記送受信器との間の信号経路と、
前記信号経路に沿って実装された信号減衰器回路と
を含み、
前記信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数のローカル２進重み付け減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記信号減衰器回路はさらに、
前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路と、
前記一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路と
を含み、
前記ローカル位相補償回路は、前記それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される無線デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電子アプリケーション用の減衰器に関する。
【０００２】
関連出願の相互参照
本願は、２０１６年８月３０日に出願された「補償回路を有する２進重み付け減衰器」との名称の米国仮出願第６２／３８１，３７６号の優先権を主張する。その開示は、参照によりその対応する全体がここに明示的に組み入れられる。
【背景技術】
【０００３】
無線周波数（ＲＦ）アプリケーションのような電子アプリケーションにおいて、信号を増幅し又は減衰させることが望まれることがある。例えば、送信予定の信号を電力増幅器により増幅することができ、受信した信号を低雑音増幅器により増幅することができる。他例において、一つ以上の減衰器を、前述した送信経路及び受信経路のいずれか一方又はその双方に沿って、それぞれの信号を減衰させる必要又は所望に応じて実装することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１５／０３２６２０５（Ａ１）号明細書
【特許文献２】米国特許出願公開第２０１６／０１３４２５９（Ａ１）号明細書
【発明の概要】
【０００５】
いくつかの実装によれば、本開示は、入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックを含む無線周波数減衰器回路に関する。当該複数の減衰ブロックはそれぞれがバイパス経路を含む。減衰器回路はさらに、それぞれのバイパス経路を有する減衰ブロックの少なくともいくつかのそれぞれに対し実装された位相補償回路を含む。位相補償回路は、対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【０００６】
いくつかの実施形態において、減衰ブロックは２進重み付け減衰値を有し得る。２進重み付け減衰値は、ｉ番目の値がＡ２ｉ−１となるＮ個の値を含み得る。ここで、Ａはステップ減衰値であり、ｉは１からＮの正の整数である。ステップ減衰値Ａは、例えば、近似的に１ｄＢとしてよい。数量Ｎは、例えば、２、３、４、５、６、７又は８を含んでよい。
【０００７】
いくつかの実施形態において、減衰ブロックの少なくとも一つは、位相補償回路なしでもよい。位相補償回路の少なくとも一つの減衰ブロックは、最低減衰値を有する減衰ブロックを含み得る。
【０００８】
いくつかの実施形態において、減衰ブロックの少なくとも一つは、π型減衰器として構成することができる。π型減衰器を有する少なくとも一つの減衰ブロックは、最高減衰値を有する減衰ブロックを含み得る。
【０００９】
いくつかの実施形態において、π型減衰器を有する減衰ブロックのバイパス経路は、バイパススイッチングトランジスタを含み得る。バイパススイッチングトランジスタが、減衰ブロックがバイパスモードにあるときオンとなり、減衰モードにあるときにオフとなるように構成される。バイパススイッチングトランジスタは、減衰モードにあるときにオフ容量を与える。π型減衰器を有する減衰ブロックの位相補償回路は、減衰器ブロックが減衰モードにあるときにオフ容量を補償するべく構成された位相補償回路を含み得る。π型減衰器は、抵抗と、当該抵抗の一端とグランドとの間に実装された第１シャント経路と、当該抵抗の他端と当該グランドとの間に実装された第２シャント経路とを含み得る。第１シャント経路及び第２シャント経路はシャント抵抗を含み得る。
【００１０】
いくつかの実施形態において、π型減衰器に関連付けられる位相補償回路は、第１シャント抵抗に電気的に並列されるように配列された第１補償容量と、第２シャント抵抗に電気的に並列されるように配列された第２補償容量とを含み得る。バイパススイッチングトランジスタのオフ容量は、位相進み変化をもたらし得るので、位相補償回路は、当該位相進み変化を補償するべく位相遅れ変化を与えるように構成され得る。第１シャント抵抗及び第２シャント抵抗は実質的に同じ値を有し、第１補償容量及び第２補償容量は実質的に同じ値を有する。
【００１１】
いくつかの実施形態において、位相進み変化は
【数１】
2019532596.tif 000003
として計算される量だけとなり、位相遅れ変化は
【数２】
2019532596.tif 000004
として計算される量だけとなり得る。ここで、ωは２π倍の周波数であり、ＲＬは負荷インピーダンスであり、Ｒ１は抵抗であり、ＣＣは第１ローカル補償容量であり、Ｒ２’は、第１シャント抵抗と負荷インピーダンスとの並列配列体の等価抵抗である。第１補償容量の値は、位相遅れ変化の大きさが位相進み変化の大きさと実質的に同じになるように選択することができる。補償容量の値は、減衰ブロックの利得が、選択された周波数範囲にわたって近似的に平坦となるように選択することができる。
【００１２】
いくつかの実施形態において、減衰ブロックの少なくとも一つは、ブリッジＴ型減衰器として構成することができる。ブリッジＴ型減衰器を有する減衰ブロックのバイパス経路は、バイパススイッチングトランジスタは、減衰ブロックがバイパスモードにあるときにオンとなり、減衰モードにあるときにオフとなるように構成される。バイパススイッチングトランジスタは、減衰モードにあるときにオフ容量を与える。ブリッジＴ型減衰器を有する減衰ブロックの位相補償回路は、減衰器ブロックが減衰モードにあるときにオフ容量を補償するべく構成された位相補償回路を含み得る。
【００１３】
いくつかの実施形態において、ブリッジＴ型減衰器は、直列に接続された２つの第１抵抗と、当該２つの第１抵抗の直列組み合わせに電気的に並列された第２抵抗と、グランドと当該２つの第１抵抗間のノードとの間に実装されたシャント経路とを含み得る。シャント経路はシャント抵抗を含む。ブリッジＴ型減衰器に関連付けられる位相補償回路は、シャント抵抗に電気的に並列に配列された補償容量を含み得る。
【００１４】
いくつかの実施形態において、バイパススイッチングトランジスタのオフ容量は、位相進み変化をもたらし得るので、位相補償回路は、当該位相進み変化を補償するべく位相遅れ変化を与えるように構成され得る。位相進み変化は
【数３】
2019532596.tif 000005
として計算される量だけとなり、位相遅れ変化は
【数４】
2019532596.tif 000006
として計算される量だけとなり得る。ここで、ωは２π倍の周波数であり、ＲＬは負荷インピーダンスであり、Ｒ１は第１抵抗であり、Ｒ２は第２抵抗であり、ＣＣは補償容量であり、Ｒ３’は、シャント抵抗と第１抵抗及び負荷インピーダンスの直列組み合わせとの並列配列体の等価抵抗である。補償容量の値は、位相遅れ変化の大きさが位相進み変化の大きさと実質的に同じになるように選択することができる。補償容量の値は、減衰ブロックの利得が、選択された周波数範囲にわたって近似的に平坦となるように選択することができる。
【００１５】
いくつかの実施形態において、減衰器回路はさらに、グローバルバイパスモードにあるときにオンとなり、グローバル減衰モードにあるときにオフとなるべく構成されたグローバルバイパススイッチングトランジスタを含むグローバルバイパス経路を含み得る。グローバルバイパススイッチングトランジスタは、グローバル減衰モードにあるときにグローバルオフ容量を与える。いくつかの実施形態において、減衰器回路はさらに、減衰器回路がグローバル減衰モードにあるときにグローバルオフ容量を補償するべく構成されたグローバル位相補償回路を含み得る。グローバル位相補償回路は、入力ノードと出力ノードとの間に直列に配列された第１グローバル補償抵抗及び第２グローバル補償抵抗を含み得る。グローバル位相補償回路はさらに、グランドと第１グローバル補償抵抗及び第２グローバル補償抵抗間のノードとの間に実装されたグローバル補償容量を含み得る。グローバルバイパススイッチングトランジスタのグローバルオフ容量は位相進み変化をもたらし得るので、グローバル位相補償回路は、当該位相進み変化を補償するべく位相遅れ変化を与えるように構成される。第１グローバル補償抵抗及び第２グローバル補償抵抗は、実質的に同じ値を有してよい。
【００１６】
いくつかの実施形態において、位相進み変化は
【数５】
2019532596.tif 000007
として計算される量だけとなり、位相遅れ変化は
【数６】
2019532596.tif 000008
として計算される量だけとなり得る。ここで、ωは２π倍の周波数であり、ＲＬは負荷インピーダンスであり、ＲＧ１は第１グローバル補償抵抗であり、ＣＧはグローバル補償容量である。第１グローバル補償抵抗及びグローバル補償容量の値は、位相遅れ変化の大きさが位相進み変化の大きさと実質的に同じになるように選択することができる。グローバル補償容量の値は、減衰器回路のグローバル利得が、選択された周波数範囲にわたって近似的に平坦となるように選択することができる。
【００１７】
いくつかの教示において、本開示は、無線周波数回路を有する半導体ダイに関する。半導体ダイは、半導体基板と、当該半導体基板に実装された減衰器回路とを含む。減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックを含み、当該複数の減衰ブロックはそれぞれがバイパス経路を含む。減衰器回路はさらに、それぞれのバイパス経路を有する減衰ブロックの少なくともいくつかのそれぞれに対し実装された位相補償回路を含む。位相補償回路は、対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００１８】
いくつかの教示によれば、本開示は、複数のコンポーネントを受容するべく構成されたパッケージ基板と、当該パッケージ基板に実装された無線周波数減衰器回路とを含む無線周波数モジュールに関する。減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックを含み、当該複数の減衰ブロックはそれぞれがバイパス経路を含む。減衰器回路はさらに、それぞれのバイパス経路を有する減衰ブロックの少なくともいくつかのそれぞれに対し実装された位相補償回路を含む。位相補償回路は、対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００１９】
いくつかの実施形態において、無線周波数減衰器回路の一部又はすべてを半導体ダイに実装してよい。いくつかの実施形態において、無線周波数減衰器回路の実質的にすべてを半導体ダイに実装してよい。
【００２０】
いくつかの実施形態において、無線周波数モジュールは、受信した無線周波数信号を処理するべく構成することができる。無線周波数モジュールは、例えば、ダイバーシティ受信モジュールとしてよい。
【００２１】
いくつかの実施形態において、無線周波数モジュールはさらに、無線周波数減衰器回路と通信して当該無線周波数減衰器回路の動作のために制御信号を与えるべく構成された制御器を含み得る。制御器は、例えば、モバイル産業用プロセッサインタフェイス制御信号を与えるべく構成することができる。
【００２２】
いくつかの実装によれば、本開示は、無線周波数信号を受信するべく構成されたアンテナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された無線周波数減衰器回路を含む。減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数の減衰ブロックを含み、当該複数の減衰ブロックはそれぞれがバイパス経路を含む。減衰器回路はさらに、それぞれのバイパス経路を有する減衰ブロックの少なくともいくつかのそれぞれに対し実装された位相補償回路を含む。位相補償回路は、対応するバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００２３】
いくつかの実施形態において、無線デバイスはさらに、無線周波数減衰器回路と通信して当該無線周波数減衰器回路の動作のために制御信号を与えるべく構成された制御器を含み得る。制御器は、例えば、モバイル産業用プロセッサインタフェイス制御信号を与えるべく構成することができる。
【００２４】
いくつかの実装において、本開示は、入力ノードと出力ノードとの間に直列に配列された複数のローカル２進重み付け減衰ブロックを含む信号減衰器回路に関する。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路と、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路とを含み得る。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するように構成される。
【００２５】
いくつかの実施形態において、信号減衰器回路はさらに、グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含み得る。
【００２６】
いくつかの実装において、本開示は、半導体基板と、当該半導体基板に実装された信号減衰器回路とを含む半導体ダイに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された複数のローカル２進重み付け減衰ブロックを含み、各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路と、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路とを含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００２７】
いくつかの実装において、本開示は、複数のコンポーネントを受容するべく構成されたパッケージ基板と、当該パッケージ基板に実装された信号減衰器回路とを含む無線周波数モジュールに関する。信号減衰器回路はさらに、入力ノードと出力ノードとの間に直列に配列された複数のローカル２進重み付け減衰ブロックを含み、各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路と、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路とを含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００２８】
いくつかの実装において、本開示は、無線周波数信号を受信するべく構成されたアンテナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された信号減衰器回路を含む。これは、入力ノードと出力ノードとの間に直列に配列された複数のローカル２進重み付け減衰ブロックを含み、各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路と、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路とを含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００２９】
本開示をまとめる目的で、本発明の所定の態様、利点、及び新規な特徴がここに記載されてきた。理解すべきことだが、かかる利点のすべてが必ずしも、本発明の任意の特定実施形態によって達成できるわけではない。すなわち、本発明は、ここに教示される一つの利点又は複数の利点の群を、ここに教示され又は示唆され得る他の利点を達成する必要なしに、達成又は最適化する態様で具体化し又は実行することができる。
【図面の簡単な説明】
【００３０】
【図１】入力ノードにおいて信号を受信して出力ノードにおいて減衰された信号を生成するべく構成された減衰器回路を描く。
【図２】２進重み付け構成で実装された複数の減衰ブロックを有する減衰回路のブロック図を示す。
【図３】図２の減衰回路の具体的な例となり得る減衰回路を示す。
【図４】図３の第４減衰ブロックを単独で示す。
【図５】様々なスイッチングトランジスタがオフ容量又はオン抵抗のいずれかとして表される図４の減衰ブロック例の回路表現を示す。
【図６】図３の第２減衰ブロック及び第３減衰ブロックのいずれかを表し得る個々の減衰ブロックを示す。
【図７】様々なスイッチングトランジスタがオフ容量又はオン抵抗のいずれかとして表される図６の減衰ブロック例の回路表現を示す。
【図８Ａ】近似的に０ｄＢの合計減衰を与えるべく、各減衰ブロックがバイパスされた図３の減衰回路に対する動作モードを示す。
【図８Ｂ】近似的に１ｄＢの合計減衰を与えるべく、減衰が第１減衰ブロックにより与えられて第２〜第４減衰ブロックのそれぞれがバイパスされる図３の減衰回路に対する動作モードを示す。
【図８Ｃ】近似的に２ｄＢの合計減衰を与えるべく、減衰が第２減衰ブロックにより与えられて第１、第３及び第４減衰ブロックのそれぞれがバイパスされる図３の減衰回路に対する動作モードを示す。
【図８Ｄ】近似的に３ｄＢの合計減衰を与えるべく、減衰が第１及び第２減衰ブロックにより与えられて第３及び第４減衰ブロックのそれぞれがバイパスされる図３の減衰回路に対する動作モードを示す。
【図８Ｅ】近似的に１４ｄＢの合計減衰を与えるべく、減衰が第２〜第４減衰ブロックのそれぞれにより与えられて第１減衰ブロックがバイパスされる図３の減衰回路に対する動作モードを示す。
【図８Ｆ】近似的に１５ｄＢの合計減衰を与えるべく、減衰が４つの減衰ブロックにより与えられる図３の減衰回路に対する動作モードを示す。
【図９】図９Ａは、ローカル補償容量を含む補償経路を示す。図９Ｂは、いくつかの実施形態において、図９Ａの容量が、所望の容量値を与えるべく構成されたトランジスタデバイスとして実装可能であることを示す。
【図１０】いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路が、制御器により制御可能であることを示す。
【図１１】いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路の一部又はすべてが、半導体ダイに実装可能であることを示す。
【図１２】ここに記載される一つ以上の特徴を有する減衰回路の一部又はすべてが、パッケージ状モジュールに実装可能である一例を示す。かかるパッケージ状モジュールは図１１の例と同様の半導体ダイを含み得る。
【図１３】ここに記載される一つ以上の特徴を有する減衰回路の一部又はすべてがパッケージ状モジュールに実装可能である他例を示す。かかるパッケージ状モジュールは複数の半導体ダイを含み得る。
【図１４】ここに記載される一つ以上の特徴を有する減衰器が、どのようにすれば無線周波数システムに実装可能となるかの非限定例を示す。
【図１５】ここに記載される一つ以上の特徴を有する減衰器を含むダイバーシティ受信モジュールの一例を示す。
【図１６】ここに記載される一つ以上の有利な特徴を有する無線デバイスの一例を描く。
【発明を実施するための形態】
【００３１】
ここに与えられる見出しは、たとえあったとしても、便宜のみのためであって、必ずしも請求項に係る発明の範囲又は意味に影響するわけではない。
【００３２】
ここに開示されるのは、例えば無線周波数（ＲＦ）アプリケーションにおいて利用可能な減衰器に関する回路、デバイス及び方法の様々な例である。様々な例がＲＦアプリケーションの文脈でここに記載されるにもかかわらず、減衰器に関する回路、デバイス及び方法が他の電子アプリケーションのためにも利用可能であることが理解される。
【００３３】
図１は、入力ノード（ＩＮ）においてＲＦ信号を受信して出力ノード（ＯＵＴ）において減衰されたＲＦ信号を生成するべく構成された減衰器回路１００を描く。かかる減衰器回路は、位相シフト補償、利得補償、及び／又は低損失バイパス能力のような所望の機能を与えるべく、ここに記載される一つ以上の特徴を含み得る。ここに記載されるように、かかる位相補償は、例えば、減衰ブロック及び／又は減衰器回路自体からもたらされる近似的にゼロの位相シフトを与えることができる。またもここに記載されるように、かかる利得補償は、例えば、一定周波数範囲にわたり近似的に平坦な利得を与えることができる。
【００３４】
留意されることだが、入力信号が減衰器を通過するときの位相ばらつき及び利得勾配は一般に望ましくない。このような効果は、通信リンクにおける性能劣化を引き起こし得るからである。いくつかの実施形態において、図１の減衰回路１００は、位相ばらつき問題に対処するべくローカル補償スキームを含み得る。いくつかの実施形態において、かかる減衰回路はまた、位相ばらつき問題に対処するべくグローバル補償スキームも含み得る。ここに記載されるように、かかる補償スキームは、かかる位相ばらつきのソースに対処するべく構成することができる。またもここに記載されるように、かかる補償スキームはまた、相対的に広い周波数範囲にわたる近似的に平坦な利得を与えることもできる。またもここに記載されるように、かかる補償スキームはまた、いくつかの状況において（例えば減衰経路が使用されていない場合）、信号減衰を最小限に維持するのに望ましい相対的に低い損失を有するバイパス経路を与えることができる。
【００３５】
記載の目的上、減衰回路はまた、減衰器アセンブリ又は単に減衰器とも称する。かかる減衰回路、減衰器アセンブリ、減衰器等の記載は、一つ以上の減衰ブロック（ここではローカル減衰とも称する）、減衰回路全体（ここではグローバル減衰とも称する）、又はこれらの任意の組み合わせに当てはまる。
【００３６】
図２は、入力ノード（ＩＮ）においてＲＦ信号を受信して出力ノード（ＯＵＴ）において出力ＲＦ信号を与えるべく構成された減衰回路１００のブロック図を示す。かかる出力ＲＦ信号は、一つ以上の減衰値だけ減衰され、又は減衰が望まれない場合は（例えばバイパス機能を介して）入力ＲＦ信号と実質的に同じとされ得る。かかる減衰値及びバイパス機能をどのようにして実装することができるのかの複数例が、ここに詳述される。またもここに記載されるのは、位相補償をどのようにして、ローカル減衰レベル、グローバルレベル、又はこれらの任意の組み合わせで実装することができるのかの複数例である。
【００３７】
図２の例において、複数の減衰ブロックが、２進重み付け構成で実装されるように示される。例えば、４つの減衰ブロック（１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ）が、入力ノード（ＩＮ）と出力ノード（ＯＵＴ）との間に直列に配列されるように示され、それぞれが１ｄＢ、２ｄＢ、４ｄＢ、８ｄＢの減衰を与えるように示される。かかる減衰（及び／又はバイパス）の異なる組み合わせにより、減衰回路１００は、１ｄＢ増分での合計減衰０ｄＢ〜１５ｄＢを与えることができる。かかる異なる合計減衰をどのようにして取得することができるのかの複数例が、ここに詳述される。
【００３８】
図２の例において、及び図２に基づく他例において、４つの２進重み付け減衰ブロックが利用される。しかしながら、本開示の一つ以上の特徴はまた、これよりも多い又は少ない数の減衰ブロックを有する減衰回路にも実装可能であることが理解される。例えば、１ｄＢの増分で０ｄＢ〜７ｄＢの減衰値を与えるべく、３つの減衰ブロックを利用することができる。他例において、１ｄＢの増分で０ｄＢ〜３１ｄＢの減衰値を与えるべく、５つの減衰ブロックを利用することができる。
【００３９】
ここに記載される様々な例において、ステップ減衰値は１ｄＢと仮定される。しかしながら、かかるステップ減衰値は、１ｄＢ以外の値を有し得ることも理解される。したがって、本開示の一つ以上の特徴が、２進重み付けスキームに基づいて減衰値を与えることができる複数の減衰ブロックを有する減衰回路に実装可能であることが理解される。ここで、ｉ番目の減衰ブロックはＡ２ｉ−１の減衰を与えることができ、Ａはステップ減衰値（例えば０．５ｄＢ、１ｄＢ、２ｄＢ等）である。例えば、図２の例において、Ａ＝１ｄＢであり、第１減衰ブロック（ｉ＝１）は、１ｄＢ×２０＝１ｄＢの減衰を与え、第２減衰ブロック（ｉ＝２）は、１ｄＢ×２１＝２ｄＢの減衰を与え、以下同様となる。
【００４０】
他例において、図２の例と同様の減衰範囲（例えば０〜１５．５ｄＢ）に対し細かい減衰粒度（例えば０．５ｄＢ）が望まれると仮定する。かかる例において、第１減衰ブロック（ｉ＝１）は０．５ｄＢ×２０＝０．５ｄＢの減衰を与え、第２減衰ブロック（ｉ＝２）は０．５ｄＢ×２１＝１．０ｄＢの減衰を与え、第３減衰ブロック（ｉ＝３）は０．５ｄＢ×２２＝２．０ｄＢの減衰を与え、第４減衰ブロック（ｉ＝４）は０．５ｄＢ×２３＝４．０ｄＢの減衰を与え、第５減衰ブロック（ｉ＝５）は０．５ｄＢ×２４＝８．０ｄＢの減衰を与えることができる。かかる５つの２進重み付け減衰ブロックによれば、０．５ｄＢの増分で０ｄＢ〜１５．５ｄＢの減衰値が与えられる。
【００４１】
図２の例において、減衰ブロック１０２ａ、１０２ｂ、１０２ｃ、１０２ｄはそれぞれが、それぞれの位相補償回路（１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ）を含むように示される。かかる位相補償回路の複数例が、ここに詳述される。図２の例において、減衰ブロックのすべてが、それぞれの位相補償回路を有するように示される。しかしながら、いくつかの実施形態において、一つ以上の減衰ブロックが、かかる位相補償回路を有してもよく、有しなくてもよいことが理解される。
【００４２】
図２の例において、減衰ブロック１０２ａ、１０２ｂ、１０２ｃ、１０２ｄが、同様の減衰構成を有してもよく、有しなくてもよいことが理解される。例えば、減衰ブロックの一つ以上がＴ型減衰構成を有し、当該減衰ブロックの一つ以上がπ型減衰構成を有してよい。すなわち、図２の減衰回路１００は、複数の減衰ブロック間に一つ以上のタイプの減衰構成を含み得ることが理解される。他のタイプの減衰構成が一つ以上の減衰ブロックに実装可能であることも理解される。
【００４３】
図３は、図２の減衰回路１００の詳しい例となり得る減衰回路１００を示す。図３の例において、３つの減衰ブロック１０２ａ、１０２ｂ、１０２ｃはそれぞれが、ブリッジＴ型減衰器構成及び対応するバイパス経路（１０５ａ、１０５ｂ又は１０５ｃ）を含むように示される。例えば、第１減衰ブロック１０２ａは、ブリッジＴ型構成で配列された抵抗Ｒ１Ａ、Ｒ１’Ａ、Ｒ２Ａ、Ｒ３Ａを含むように示される。抵抗Ｒ１Ａ及びＲ１’Ａは、第１減衰ブロック１０２ａの入力ノードと出力ノードとの間に直列に実装されるように示される。抵抗Ｒ２Ａは、入力ノードと出力ノードとの間にＲ１Ａ及びＲ１’Ａの直列組み合わせと電気的に並列に実装されるように示される。抵抗Ｒ３Ａは、グランドとＲ１Ａ及びＲ１’Ａ間のノード（ここではＴ型ノードとも称する）との間に実装されるように示される。
【００４４】
同様に、第２減衰ブロック１０２ｂは、ブリッジＴ型構成で配列された抵抗Ｒ１Ｂ、Ｒ１’Ｂ、Ｒ２Ｂ、Ｒ３Ｂを含むように示される。抵抗Ｒ１Ｂ及びＲ１’Ｂは、第１減衰ブロック１０２ｂの入力ノードと出力ノードとの間に直列に実装されるように示される。抵抗Ｒ２Ｂは、入力ノードと出力ノードとの間にＲ１Ｂ及びＲ１’Ｂの直列組み合わせに電気的に並列に実装されるように示される。抵抗Ｒ３Ｂは、グランドとＲ１Ｂ及びＲ１’Ｂ間のノード（ここではＴ型ノードとも称する）との間に実装されるように示される。
【００４５】
同様に、第３減衰ブロック１０２ｃは、ブリッジＴ型構成で配列された抵抗Ｒ１Ｃ、Ｒ１’Ｃ、Ｒ２Ｃ、Ｒ３Ｃを含むように示される。抵抗Ｒ１Ｃ及びＲ１’Ｃは、第１減衰ブロック１０２ｃの入力ノードと出力ノードとの間に直列に実装されるように示される。抵抗Ｒ２Ｃは、入力ノードと出力ノードとの間にＲ１Ｃ及びＲ１’Ｃの直列組み合わせに電気的に並列に実装されるように示される。抵抗Ｒ３Ｃは、グランドとＲ１Ｃ及びＲ１’Ｃ間のノード（ここではＴ型ノードとも称する）との間に実装されるように示される。
【００４６】
図３の例において、第４減衰ブロック１０２ｄは、π型構成で配列された抵抗Ｒ１Ｄ、Ｒ２Ｄ、Ｒ３Ｄを含むように示される。抵抗Ｒ１Ｄは、第４減衰ブロック１０２ｄの入力ノードと出力ノードとの間に実装されるように示される。抵抗Ｒ２Ｄは、入力ノードとグランドとの間に実装されるように示される。同様に、抵抗Ｒ３Ｄは、出力ノードとグランドとの間に実装されるように示される。
【００４７】
図３の３つの減衰ブロック１０２ａ、１０２ｂ、１０２ｃそれぞれのブリッジＴ型構成において、スイッチングＦＥＴ（Ｍ２Ａ、Ｍ２Ｂ又はＭ２Ｃ）は、対応するＴ型ノードとシャント抵抗（Ｒ３Ａ、Ｒ３Ｂ又はＲ３Ｃ）の一端との間に設けることができる。シャント抵抗の他端はグランドに結合される。かかるスイッチングＦＥＴ（Ｍ２Ａ、Ｍ２Ｂ又はＭ２Ｃ）は、対応する減衰ブロックに対して減衰が有効になるとＯＮにされ、対応するバイパス経路（１０５ａ、１０５ｂ又は１０５ｃ）を介して減衰がバイパスされるとＯＦＦにされる。かかるバイパス経路は、例えば、対応する減衰ブロックに対して減衰が有効になるとＯＦＦにされ、バイパス経路を介して減衰がバイパスされるとＯＮにされる対応するスイッチングＦＥＴ（Ｍ１Ａ、Ｍ１Ｂ又はＭ１Ｃ）を含み得る。
【００４８】
図３の第４減衰ブロック１０２ｄのπ型構成において、スイッチングＦＥＴ Ｍ２Ｄを、入力ノードと抵抗Ｒ２Ｄの一端との間に設けることができる。抵抗Ｒ２Ｄの他端はグランドに結合される。同様に、スイッチングＦＥＴ Ｍ３Ｄを、出力ノードと抵抗Ｒ３Ｄの一端との間に設けることができる。抵抗Ｒ３Ｄの他端はグランドに結合される。かかるスイッチングＦＥＴ（Ｍ２Ｄ及びＭ３Ｄ）は、第４減衰ブロック１０２ｄに対して減衰が有効にされるとＯＮにされ、減衰がバイパス経路１０５ｄを介してバイパスされるとＯＦＦにされ得る。かかるバイパス経路（１０５ｄ）は、例えば、スイッチングＦＥＴ Ｍ１Ｄを含み得る。スイッチングＦＥＴ Ｍ１Ｄは、第４減衰ブロック１０２ｄに対して減衰が有効にされるとＯＦＦにされ、バイパス経路１０５ｄを介して減衰がバイパスされるとＯＮにされる。
【００４９】
図３の第２減衰ブロック１０２ｂのブリッジＴ型構成において、容量Ｃ２が、抵抗Ｒ３Ｂと電気的に並列となるように設けられる。ここに記載されるように、かかる容量は、ＲＦ信号が減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
【００５０】
同様に、図３の第３減衰ブロック１０２ｃのブリッジＴ型構成において、容量Ｃ４は、抵抗Ｒ３Ｃと電気的に並列となるように設けることができる。ここに記載されるように、かかる容量は、ＲＦ信号が減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
【００５１】
図３の第４減衰ブロック１０２ｄのπ型構成において、容量Ｃ８が、抵抗Ｒ２Ｄと電気的に並列となるように設けられる。同様に、容量Ｃ８’が、抵抗Ｒ３Ｄと電気的に並列になるように設けられる。ここに記載されるように、かかる容量は、ＲＦ信号が減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
【００５２】
留意されることだが、図３の例において、第１減衰ブロック１０２ａは補償容量を含まない。いくつかの実施形態において、低い減衰値を有する減衰ブロックは、有意な量の位相シフトをもたらさないかもしれない。したがって、補償回路（例えば補償容量）は有意な補償利益を与えてもよく、与えなくてもよい。
【００５３】
減衰ブロック１０２ｂにおいて、容量Ｃ２が抵抗Ｒ３Ｂと並列して存在することにより、ここに記載されるように位相補償を実装することができる。またもここに記載されるように、かかる位相補償はまた、スイッチングトランジスタＭ２Ｂのオン抵抗値（Ｒｏｎ）と同様に、減衰ブロック１０２ｂに関連付けられる一つ以上の抵抗の値にも依存し得る。したがって、１０４ｂとして示される囲みが、それぞれの位相補償回路の回路素子のいくつか又はすべてを含み、又はかかる位相補償に影響を与え得る回路素子のいくつか又はすべてを含むことが理解される。
【００５４】
同様に、減衰ブロック１０２ｃにおいて、抵抗Ｒ３Ｃと並列に容量Ｃ４が存在することにより、ここに記載されるように位相補償を実装することができる。またもここに記載されるように、かかる位相補償はまた、スイッチングトランジスタＭ２Ｃのオン抵抗値（Ｒｏｎ）と同様に、減衰ブロック１０２ｃに関連付けられる一つ以上の抵抗の値にも依存し得る。したがって、１０４ｃとして示される囲みが、それぞれの位相補償回路の回路素子のいくつか又はすべてを含み、又はかかる位相補償に影響を与え得る回路素子のいくつか又はすべてを含むことが理解される。
【００５５】
減衰ブロック１０２ｄにおいて、容量Ｃ８及びＣ８’がそれぞれの抵抗Ｒ２Ｄ及びＲ３Ｄと並列に存在することにより、ここに記載される位相補償が許容される。またもここに記載されるように、かかる位相補償はまた、スイッチングトランジスタＭ２Ｄ及びＭ３Ｄのオン抵抗値（Ｒｏｎ）と同様に、抵抗Ｒ２Ｄ及びＲ３Ｄの値にも依存し得る。したがって、１０４ｄとして示される囲みが、それぞれの位相補償回路の回路素子のいくつか又はすべてを含み、又はかかる位相補償に影響を与え得る回路素子のいくつか又はすべてを含むことが理解される。
【００５６】
図３の例において、様々なスイッチングＦＥＴのいくつか又はすべてを、例えば、シリコンオンインシュレータ（ＳＯＩ）デバイスとして実装することができる。理解されることだが、かかる様々なスイッチングＦＥＴがＮＦＥＴとして描かれる一方、本開示の一つ以上の特徴はまた、他のタイプのＦＥＴを利用して実装することができる。またも理解されることだが、図３の例における様々なスイッチは、非ＦＥＴトランジスタを含む他のタイプのトランジスタとして実装してもよい。
【００５７】
図４及び５は、図３の例の減衰ブロック１０２ｄのための位相補償をどのようにして実装することができるのかの一例を示す。図６及び７は、位相補償をどのようにして図３の例の減衰ブロック１０２ｂ、１０２ｃそれぞれに対して実装することができるのかの一例を示す。
【００５８】
図４は、減衰ブロック１０２ｄを単独で示し、かかる減衰ブロックは、図３の第４減衰ブロック１０２ｄを表し得る。図４の例において、減衰ブロック１０２ｄは減衰モードにある。ローカル入力ノード（ＩＮ）において受信したＲＦ信号が減衰され、ローカル出力ノード（ＯＵＴ）において与えられる。したがって、バイパス経路１０５ｄのバイパススイッチングＦＥＴ Ｍ１ＤがＯＦＦになり、回路１０４ｄのスイッチングＦＥＴ Ｍ２Ｄ及びＭ３ＤがＯＮになる。
【００５９】
図５は、図４の減衰ブロック例１０２ｄの回路表現１２０を示す。様々なスイッチングＦＥＴは、オフ容量又はオン抵抗のいずれかとして表される。例えば、Ｍ１ＤのＯＦＦ状態はオフ容量Ｃｏｆｆとして表され、Ｍ２Ｄ及びＭ３ＤそれぞれのＯＮ状態がオン抵抗Ｒｏｎとして表される。記載の目的上、図４のπ型減衰器構成は一般に対称的であると仮定する。したがって、Ｍ２ＤはＭ３Ｄと同様になり得る。Ｍ２ＤのＲｏｎがＭ３ＤのＲｏｎと近似的に同じとなるので、図５は、Ｍ２Ｄ及びＭ３ＤそれぞれをＲｏｎとして描く。同様に、図４の抵抗Ｒ２Ｄ及びＲ３Ｄは近似的に同じと仮定されるので、図５は、Ｒ２Ｄ及びＲ３Ｄそれぞれを、抵抗Ｒ２を有するものとして描く。同様に、図４の容量Ｃ８及びＣ８’は近似的に同じと仮定されるので、図５は、Ｃ８及びＣ８’のそれぞれを、補償容量Ｃｃを有するものとして描く。
【００６０】
図５において、回路表現１２０は、ローカル入力（ＩＮ）においてソースインピーダンスＲｓを有し、ローカル出力（ＯＵＴ）において負荷インピーダンスＲＬを有するように示される。かかるインピーダンス値は同じであっても、そうでなくてもよい。しかしながら、記載の目的上、Ｒｓ及びＲＬの値は、特性インピーダンスＺ０（例えば５０Ω）において同じとなるように仮定される。前述の仮定により、図５の例におけるＲ１及びＲ２の値は、以下のように取得することができる。
【数７】
2019532596.tif 000009
式１及び２において、パラメータＫは、減衰ブロック１２０の減衰値を表す。留意されることだが、減衰が大きくなるにつれ、Ｒ１は一般に増加し、Ｒ２は一般に減少する。
【００６１】
図５を参照して、Ｍ２Ｄ及びＭ３Ｄそれぞれのオン抵抗Ｒｏｎが近似的にゼロと仮定すると、ネットワーク１として示される減衰ブロック１２０の一部分は、以下のように減衰ブロック１２０のフォワード利得及び位相シフト（例えば位相進み）に寄与し得る。
【数８】
2019532596.tif 000010
【００６２】
図５において、ネットワーク２として示される減衰ブロック１２０の一部分は、以下のように減衰ブロック１２０のフォワード利得及び位相シフト（例えば位相遅れ）に寄与し得る。
【数９】
2019532596.tif 000011
式３〜６においてω＝２πｆである。ここで、ｆは周波数であり、Ｒ２’は、Ｒ２及びＲＬの並列配列体の抵抗値である。
【００６３】
留意されることだが、図４及び５並びに式４及び６を参照すると、パラメータω、ＲＬ、Ｃｏｆｆ、Ｒ１及びＲ２は典型的に、所与の周波数、特性インピーダンス、スイッチングＦＥＴ構成及び減衰値に対して設定される。しかしながら、いくつかの実施形態において、補償容量Ｃｃの値は、式６の位相遅れが式４の位相進みを補償するように調整することができる。かかる位相補償により、図４及び５の減衰ブロック１０２ｄ／１２０に関連付けられる位相が所望の値となり又はその近くとなり得る。例えば、減衰ブロック１０２ｄ／１２０に関連付けられる補償済み位相は、基準モードにおいてのような実質的に同じ位相ばらつきを有し得る。
【００６４】
留意されることだが、図４及び５を参照すると、ＣｏｆｆがＲ１と並列配列にあることにより、インピーダンス１／（（ｊωＣｏｆｆ））によって、入力ノードと出力ノードとの間の等価直列インピーダンスが、周波数が増加するにつれて小さくなる。その結果、周波数が高ければ高いほど減衰が小さくなる。逆に、減衰が高ければ高いほど、周波数が低くなる結果となる。
【００６５】
さらに留意されることだが、補償容量Ｃｃが、対応するシャント抵抗Ｒ２に並列に配列される。よって、補償容量Ｃｃのインピーダンス（１／（（ｊωＣｃ）））により、シャントアームの等価インピーダンスが小さくなり、その結果、減衰ブロックの減衰が大きくなる。すなわち、いくつかの実施形態において、補償容量Ｃｃは、利得に対するＣｏｆｆの影響を補償するべく選択することができる。これにより、減衰ブロックに対して広い周波数範囲にわたる所望の利得プロファイル（例えば近似的に平坦なプロファイル）が達成される。いくつかの実施形態において、補償容量Ｃｃは、減衰ブロックのために、ここに記載される少なくともある程度の利得補償を与えるのと同様に、ここに記載される少なくともある程度の位相補償を与えるべく、選択することができる。
【００６６】
図６及び７は、図３の例の減衰ブロック１０２ｂ、１０２ｃのそれぞれに対して位相補償がどのようにして実装され得るのかの一例を示す。図６は、個々の減衰ブロック１０２示す。かかる減衰ブロックは、図３の２つの減衰ブロック例１０２ｂ、１０２ｃのそれぞれを表し得る。したがって、減衰ブロック１０２の様々な素子の参照番号は、添え字なしで示される。
【００６７】
図６の例において、減衰ブロック１０２が減衰モードにある結果、ローカル入力ノード（ＩＮ）において受信したＲＦ信号が減衰され、ローカル出力ノード（ＯＵＴ）に与えられる。したがって、バイパス経路１０５のバイパススイッチングＦＥＴ Ｍ１がＯＦＦになり、回路１０４のスイッチングＦＥＴ Ｍ２がＯＮになる。
【００６８】
図７は、様々なスイッチングＦＥＴがオフ容量又はオン抵抗のいずれかとして表される図６の減衰ブロック例１０２の回路表現１３０を示す。例えば、Ｍ１のＯＦＦ状態はオフ容量Ｃｏｆｆとして表され、Ｍ２のＯＮ状態はオン抵抗Ｒｏｎとして表される。記載の目的上、図６のブリッジＴ型減衰器構成は一般に対称的であると仮定する。したがって、図６の抵抗Ｒ１及びＲ１’は近似的に同じと仮定されるので、図７は、Ｒ１及びＲ１’それぞれを、抵抗Ｒ１を有するものとして描く。図７において、図６の容量Ｃ２は、補償容量Ｃｃを有すると仮定される。
【００６９】
図７において、回路表現１３０は、ローカル入力（ＩＮ）においてソースインピーダンスＲｓを有し、ローカル出力（ＯＵＴ）において負荷インピーダンスＲＬを有するように示される。かかるインピーダンス値は同じであっても、そうでなくてもよい。しかしながら、記載の目的上、Ｒｓ及びＲＬの値は、特性インピーダンスＺ０（例えば５０Ω）において同じであることが仮定される。さらに、抵抗Ｒ１は、同じ特性インピーダンスＺ０（例えば５０Ω）を有すると仮定してよい。前述の仮定により、図７の例におけるＲ２及びＲ３の値は、以下のように取得することができる。
【数１０】
2019532596.tif 000012
式７及び８において、パラメータＫは、減衰ブロック１３０の減衰値を表す。留意されることだが、減衰が大きくなるにつれて、Ｒ２は一般に増加し、Ｒ３は一般に減少する。
【００７０】
図７を参照して、Ｍ２のオン抵抗Ｒｏｎが近似的にゼロと仮定すると、ネットワーク１として示される減衰ブロック１３０の一部分は、以下のように減衰ブロック１３０のフォワード利得及び位相シフト（例えば位相進み）に寄与し得る。
【数１１】
2019532596.tif 000013
【００７１】
図７において、ネットワーク２として示される減衰ブロック１３０の一部分は、以下のように減衰ブロック１３０のフォワード利得及び位相シフト（例えば位相遅れ）に寄与し得る。
【数１２】
2019532596.tif 000014
式９〜１２において、ω＝２πｆである。ここで、ｆは周波数であり、Ｒ３’は、Ｒ３及び（Ｒ１＋ＲＬ）の並列配列体の抵抗値である。
【００７２】
留意されることだが、図６及び７並びに式１０及び１２を参照すると、パラメータω、ＲＬ、Ｃｏｆｆ、Ｒ１，Ｒ２、及びＲ３が典型的に、所与の周波数、特性インピーダンス、スイッチングＦＥＴ構成、及び減衰値に対して設定される。しかしながら、いくつかの実施形態において、補償容量Ｃｃの値は、式１２の位相遅れが式１２の位相進みを補償するように調整することができる。かかる位相補償により、図６及び７の減衰ブロック１０２／１３０に関連付けられる位相が所望の値となり又はその近くとなり得る。例えば、減衰ブロック１０２／１３０に関連付けられる補償済み位相は、基準モードと実質的に同じ位相ばらつきを有し得る。
【００７３】
留意されることだが、図６及び７を参照すると、ＣｏｆｆがＲ２と並列配列にあることにより、インピーダンス１／（（ｊωＣｏｆｆ））によって、入力ノードと出力ノードとの間の等価直列インピーダンスが、周波数が増加するにつれて小さくなる。その結果、周波数が高ければ高いほど減衰が小さくなる。逆に、減衰が高ければ高いほど、周波数は低くなる。
【００７４】
さらに留意されることだが、補償容量Ｃｃは、対応するシャント抵抗Ｒ３に並列に配列される。よって、補償容量Ｃｃのインピーダンス（１／（（ｊωＣｃ）））により、シャントアームの等価インピーダンスが小さくなり、その結果、減衰ブロックの減衰が大きくなる。すなわち、いくつかの実施形態において、補償容量Ｃｃは、利得に対するＣｏｆｆの影響を補償するべく選択することができる。これにより、減衰ブロックに対して広い周波数範囲にわたる所望の利得プロファイル（例えば近似的に平坦なプロファイル）が達成される。いくつかの実施形態において、補償容量Ｃｃは、減衰ブロックのために、ここに記載される少なくともある程度の利得補償を与えるのと同様に、ここに記載される少なくともある程度の位相補償を与えるべく、選択することができる。
【００７５】
図８Ａ〜８Ｆは、図３の減衰回路１００に対して実装可能な異なる動作モードの例を示す。図８Ａにおいて、減衰回路１００は、減衰回路１００が近似的に０ｄＢの合計減衰を与える全面的バイパスモードにあるように示される。かかるモードにおいて、バイパススイッチＭ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１ＤそれぞれがＯＮになり、シャントスイッチＭ２Ａ、Ｍ２Ｂ、Ｍ２Ｃ、Ｍ２Ｄそれぞれが（図３においてＭ２ＤがＭ３Ｄと実質的に同じと仮定すれば）ＯＦＦとなる。したがって、ＲＦ信号は、経路１４０により示されるように引き回されることが図示される。かかるモードにおいて、ＲＦ信号は一般にＣｏｆｆ容量に従わず、ひいては、望しくない位相シフトが一般に生じない。
【００７６】
図８Ｂにおいて、減衰回路１００は、近似的に１ｄＢの合計減衰を与えるモードにあるように示される。かかるモードにおいて、バイパススイッチＭ１ＡがＯＦＦになり、残りのバイパススイッチＭ１Ｂ、Ｍ１Ｃ、Ｍ１ＤそれぞれがＯＮになる。さらに、シャントスイッチＭ２ＡがＯＮになり、残りのシャントスイッチＭ２Ｂ、Ｍ２Ｃ、Ｍ２ＤそれぞれがＯＦＦになる。したがって、ＲＦ信号は、経路１４２に示されるように引き回されることが図示される。かかるモードにおいて、ＲＦ信号は一般に、バイパススイッチＭ１ＡのＣｏｆｆ容量のみに従い、ここに記載されるように、かかるモードは位相補償を必要としてもよく、しなくてもよい。
【００７７】
図８Ｃにおいて、減衰回路１００は、近似的に２ｄＢの合計減衰を与えるモードにあるように示される。かかるモードにおいて、バイパススイッチＭ１ＢはＯＦＦになり、残りのバイパススイッチＭ１Ａ、Ｍ１Ｃ、Ｍ１ＤそれぞれがＯＮになる。さらに、シャントスイッチＭ２ＢがＯＮになり、残りのシャントスイッチＭ２Ａ、Ｍ２Ｃ、Ｍ２ＤそれぞれがＯＦＦになる。したがって、ＲＦ信号は、経路１４４に示されるように引き回されることが図示される。かかるモードにおいて、ＲＦ信号は一般にバイパススイッチＭ１ＢのＣｏｆｆ容量に従い、ここに記載されるように、容量Ｃ２に適切な値を与えることにより位相補償が実装可能となる。
【００７８】
図８Ｄにおいて、減衰回路１００は、近似的に３ｄＢの合計減衰を与えるモードにあるように示される。かかるモードにおいて、バイパススイッチＭ１Ａ、Ｍ１ＢのそれぞれがＯＦＦになり、残りのバイパススイッチＭ１Ｃ、Ｍ１ＤそれぞれがＯＮになる。さらに、シャントスイッチＭ２Ａ、Ｍ２ＢのそれぞれがＯＮになり、残りのシャントスイッチＭ２Ｃ、Ｍ２ＤそれぞれがＯＦＦになる。したがって、ＲＦ信号は、経路１４６により示されるように引き回されることが図示される。かかるモードにおいて、ＲＦ信号は一般にバイパススイッチＭ１Ａ、Ｍ１ＢのそれぞれのＣｏｆｆ容量に従い、ここに記載されるように、容量Ｃ２に適切な値を与えることにより位相補償が実装可能となる。
【００７９】
高い減衰値は、２進重み付け減衰ブロックの異なる組み合わせによる１ｄＢステップで増加させることにより同様の態様で与えることができる。このような減衰の増加を続けることにより、図８Ｅに示されるように、減衰回路１００を介して近似的に１４ｄＢの合計減衰を与えることができる。かかるモードにおいて、バイパススイッチＭ１Ｂ、Ｍ１Ｃ、Ｍ１ＤそれぞれがＯＦＦになり、残りのバイパススイッチＭ１ＡがＯＮになる。さらに、シャントスイッチＭ２Ｂ、Ｍ２Ｃ、Ｍ２ＤそれぞれがＯＮになり、残りのシャントスイッチＭ２ＡがＯＦＦになる。したがって、ＲＦ信号は、経路１４８により示されるように引き回されることが図示される。かかるモードにおいて、ＲＦ信号は一般にバイパススイッチＭ１Ｂ、Ｍ１Ｃ、Ｍ１ＤそれぞれのＣｏｆｆ容量に従い、ここに記載されるように、容量Ｃ２、Ｃ４、Ｃ８に適切な値を与えることにより位相補償が実装可能となる。
【００８０】
図８Ｆに示されるように、近似的に１５ｄＢの合計減衰を、減衰回路１００によって与えることができる。かかるモードにおいて、バイパススイッチＭ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１ＤそれぞれがＯＦＦになり、シャントスイッチＭ２Ａ、Ｍ２Ｂ、Ｍ２Ｃ、Ｍ２ＤそれぞれがＯＮとなる。したがって、ＲＦ信号は、経路１５０に示されるように引き回されることが図示される。かかるモードにおいて、ＲＦ信号は一般にバイパススイッチＭ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１ＤのＣｏｆｆ容量に従い、ここに記載されるように、容量Ｃ２、Ｃ４、Ｃ８に適切な値を与えることにより位相補償が実装可能となる。
【００８１】
ここに記載されるように、補償回路（例えば図３の１０４ｂ、１０４ｃ、１０４ｃ）は、補償容量（例えば図３のＣ２、Ｃ４、Ｃ８、図５及び７のＣｃ）を含み得る。図９Ａは、かかるローカル補償容量（Ｃとして示す）を含む補償経路１７０を示す。かかる補償経路はまた、Ｃと並列する抵抗Ｒを有するように示される。
【００８２】
図９Ｂは、いくつかの実施形態において、図９Ａの容量Ｃが、所望の容量値Ｃを与えるべく構成されたＦＥＴデバイス１７２として（例えばＭＯＳＦＥＴデバイスとして）実装可能なことを示す。例えば、ＦＥＴデバイス１７２のソース及びドレインを、抵抗Ｒの２つの端に接続することができ、ＦＥＴデバイス１７２のゲートを、ゲートバイアスなしでグランドすることができる。その結果、ＦＥＴデバイス１７２は、図９ＡのＣと同様の容量として作用する。
【００８３】
補償容量が図９Ｂの例のように実装されると、一定数の所望の特徴を達成することができる。例えば、補償容量素子は、様々なＦＥＴ（例えば図３におけるバイパスＦＥＴ Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄ）と本質的に一緒に作製することができる。他例において、前述の作製プロセス共通点を仮定すれば、容量として作用するＦＥＴデバイス１７２は、本質的に同じプロセスのばらつきにより影響を受ける。このばらつきは、他のＦＥＴ（ローカルバイパスＦＥＴ Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄを含む）にも影響を与える。したがって、例えばＦＥＴデバイス１７２と他のＦＥＴとの間で、プロセスの独立性を達成することができる。
【００８４】
図１０は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路１００がさらに、グローバルバイパス経路１０６及びグローバル位相補償回路１０８を含み得ることを示す。かかるグローバルバイパス経路は、入力ノード（ＩＮ）において受信したＲＦ信号がグローバルバイパス経路１０６を介して出力ノード（ＯＵＴ）へと引き回されることを許容することによりアクティブにすることができる。かかるグローバルバイパスモードにおいて、入力ノード及び第１ノード１１０間の第１スイッチＳ１と、第２ノード及び出力ノード間の第２スイッチＳ２とが開にされ、複数の２進重み付け減衰ブロック（まとめて１０２として示す）及びその中の一つ以上のローカル位相補償回路（まとめて１０４として示す）が分離され得る。
【００８５】
減衰回路１００が減衰モードにあると、２進重み付け減衰ブロック１０２及びその中のローカル位相補償回路１０４が、ここに記載されるように動作し、グローバルバイパス経路１０６は無効となり得る。すなわち、入力ノード（ＩＮ）において受信したＲＦ信号を、閉の第１スイッチＳ１、２進重み付け減衰ブロック１０２、及び閉の第２スイッチＳ２を介して出力ノード（ＯＵＴ）へと引き回すことができる。かかる減衰モードにおいて、無効にされたグローバルバイパス経路１０６に関連付けられる位相シフト（例えば位相進み）の一部又はすべてを、グローバル位相補償回路１０８によって補償することができる。かかるグローバルバイパス経路及びグローバル位相補償に関する付加的な詳細は、「位相シフト及び利得補償回路を有する減衰器」との名称の米国特許出願第１５／６８７，４７５号に記載されている。その開示は、本願と同じ日に出願されてその全体がここに参照により組み入れられ、本願の明細書の一部としてみなされる。
【００８６】
図１０はさらに、いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路１００が、制御器１８０により制御可能であることを示す。かかる制御器は、例えば、様々な減衰モードを（例えば図８Ａ〜８Ｆのように）達成するべく様々なスイッチを動作させる様々な制御信号を与えることができる。いくつかの実施形態において、制御器１８０は、ＭＩＰＩ（モバイル産業用プロセッサインタフェイス）機能を含むように構成することができる。
【００８７】
図１１は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路１００の一部又はすべてが、半導体ダイ２００に実装可能なことを示す。かかるダイは、基板２０２を含み、位相／利得補償回路２０４（例えば図３の位相補償回路１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ）の少なくとも一部を基板２０２に実装することができる。例えば、補償容量Ｃ２、Ｃ４、Ｃ８、Ｃ８’のいくつか又はすべてを、オンダイキャパシタとして実装することができる。
【００８８】
図１２及び１３は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路１００の一部又はすべてが、パッケージ状モジュール３００に実装可能なことを示す。かかるモジュールは、一つ以上のダイ及び一つ以上の受動コンポーネントのような複数のコンポーネントを受容するべく構成されたパッケージ基板３０２を含み得る。
【００８９】
図１２は、いくつかの実施形態において、パッケージ状モジュール３００が、図１１の例と同様の半導体ダイ２００を含み得ることを示す。したがって、かかるダイは、位相／利得補償回路２０４（例えば図３の位相補償回路１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ）の少なくともある程度がダイ２００に実装された減衰回路１００の一部又はすべてを含み得る。
【００９０】
図１３は、いくつかの実施形態において、パッケージ状モジュール３００が、減衰回路１００の一部を有する第１半導体ダイ２１０を含み得る一方、減衰回路１００の残りは、他のダイ２１２に、ダイの外側に（例えばパッケージ基板３０２に）、又はこれらの任意の組み合わせで実装される。かかる構成において、位相／利得補償回路２０４（例えば図３の位相補償回路１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ）の一部を第１ダイ２１０に実装し、位相／利得補償回路２０４の残りを他のダイ２１２に、ダイの外側に（例えばパッケージ基板３０２に）、又はこれらの任意の組み合わせで実装することができる。
【００９１】
図１４は、ここに記載される一つ以上の特徴を有する減衰器がどのようにしてＲＦシステム４００に実装可能となるかの非限定例を示す。かかるＲＦシステムは、ＲＦ信号の受信及び／又は送信を容易にするべく構成されたアンテナ４０２を含み得る。受信の文脈において、アンテナ４０２が受信したＲＦ信号は、（例えば帯域通過フィルタ４１０により）フィルタリングされ、減衰器１００を通過した後に低雑音増幅器（ＬＮＡ）４１２によって増幅される。かかるＬＮＡにより増幅されたＲＦ信号は、（例えば帯域通過フィルタ４１４により）フィルタリングされ、減衰器１００を通過して混合器４４０へと引き回される。混合器４４０は、中間周波数（ＩＦ）信号をもたらすべく発振器（図示せず）とともに動作し得る。かかるＩＦ信号は、（例えば帯域通過フィルタ４４２により）フィルタリングされ、減衰器１００を通過した後に中間周波数（ＩＦ）増幅器４１６へと引き回される。受信経路に沿った前述の減衰器１００のいくつか又はすべては、ここに記載される一つ以上の特徴を含み得る。
【００９２】
送信の文脈において、ＩＦ信号は、ＩＦ増幅器４２０に与えられる。ＩＦ増幅器４２０の出力は、（例えば帯域通過フィルタ４４４）によりフィルタリングされ、減衰器１００を通過した後に混合器４４６へと引き回される。混合器４４６は、ＲＦ信号をもたらすべく発振器（図示せず）とともに動作し得る。かかるＲＦ信号は、（例えば帯域通過フィルタ４２２により）フィルタリングされ、減衰器１００を通過した後に電力増幅器（ＰＡ）４２４へと引き回される。ＰＡにより増幅されたＲＦ信号は、送信を目的として減衰器１００及びフィルタ（例えば帯域通過フィルタ４２６）を介してアンテナ４０２へと引き回される。送信経路に沿った前述の減衰器１００のいくつか又はすべては、ここに記載される一つ以上の特徴を含み得る。
【００９３】
いくつかの実施形態において、ＲＦシステム４００に関連付けられる様々な動作を、システム制御器４３０により制御し及び／又は容易にすることができる。かかるシステム制御器は、例えば、プロセッサ４３２と、非一時的コンピュータ可読媒体（ＣＲＭ）４３４のような記憶媒体とを含み得る。いくつかの実施形態において、ＲＦシステム４００における一つ以上の減衰器１００の動作に関連付けられる少なくともいくつかの制御機能を、システム制御器４３０により行うことができる。
【００９４】
いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路は、受信（Ｒｘ）チェーンに沿って実装することができる。例えば、ダイバーシティ受信（ＤＲｘ）モジュールは、受信した信号の処理をダイバーシティアンテナの近くで達成可能とするように実装することができる。図１５は、かかるＤＲｘモジュールの一例を示す。
【００９５】
図１５において、ダイバーシティ受信器モジュール３００が、図１２及び１３のジュール３００の一例となり得る。いくつかの実施形態において、かかるＤＲｘモジュールは、オフモジュールフィルタ５１３に結合することができる。ＤＲｘモジュール３００は、複数のコンポーネントを受容するべく構成されたパッケージ基板５０１と、パッケージ基板５０１に実装された受信システムとを含み得る。ＤＲｘモジュール３００は、ＤＲｘモジュール３００から出るように引き回されてシステムインテグレータ、設計者又は製造者にとって任意の所望帯域のためのフィルタをサポートするべく利用可能とされる一つ以上の信号経路を含み得る。
【００９６】
図１５のＤＲｘモジュール３００は、ＤＲｘモジュール３００の入力部と出力部との間に一定数の経路を含むように示される。ＤＲｘモジュール３００はまた、入力部と出力部との間に、ＤＲｘ制御器５０２が制御するバイパススイッチ５１９によりアクティブにされるバイパス経路を含む。図１５が単数のバイパススイッチ５１９を描くにもかかわらず、いくつかの実装において、バイパススイッチ５１９は、多重スイッチ（例えば入力部の物理的近くに設けられた第１スイッチ、及び出力部の物理的近くに設けられた第２スイッチ）を含んでよい。図１５に示されるように、バイパス経路は、フィルタ又は増幅器を含まない。
【００９７】
ＤＲｘモジュール３００は、第１マルチプレクサ５１１及び第２マルチプレクサ５１２を含む一定数のマルチプレクサ経路を含むように示される。マルチプレクサ経路は、第１マルチプレクサ５１１と、パッケージ基板５０１に実装された帯域通過フィルタ６１３ａ〜６１３ｄと、パッケージ基板５０１に実装された増幅器６１４ａ〜６１４ｄと、第２マルチプレクサ５１２とを含む一定数のオンモジュール経路を含む。マルチプレクサ経路は、第１マルチプレクサ５１１と、パッケージ基板５０１の外に実装された帯域通過フィルタ５１３と、増幅器５１４と、第２マルチプレクサ５１２とを含む一つ以上のオフモジュール経路を含む。増幅器５１４は、パッケージ基板５０１に実装された広帯域増幅器としてよく、パッケージ基板５０１の外に実装されてもよい。いくつかの実施形態において、増幅器６１４ａ〜６１４ｄ、５１４は、可変利得増幅器及び／又は可変電流増幅器としてよい。
【００９８】
ＤＲｘ制御器５０２は、入力と出力との間にある複数の経路の一つ以上を選択的にアクティブにするべく構成することができる。いくつかの実装において、ＤＲｘ制御器５０２は、複数の経路の一つ以上を、ＤＲｘ制御器５０２が（例えば通信制御器から）受信した帯域選択信号に基づいて選択的にアクティブにするべく構成することができる。ＤＲｘ制御器５０２は、例えば、バイパススイッチ５１９の開閉により、増幅器６１４ａ〜６１４ｄ、５１４の有効化若しくは無効化により、マルチプレクサ５１１、５１２の制御により、又は他のメカニズムにより、当該経路を選択的にアクティブにすることができる。例えば、ＤＲｘ制御器５０２は、（例えばフィルタ６１３ａ〜６１３ｄ、５１３と増幅器６１４ａ〜６１４ｄ、５１４との間の）経路に沿って、又は増幅器６１４ａ〜６１４ｄ、５１４の利得を実質的にゼロに設定することにより、スイッチを開閉することができる。
【００９９】
図１５のＤＲｘモジュール例３００において、増幅器６１４ａ〜６１４ｄ、５１４のいくつか又はすべてには、ここに記載される一つ以上の特徴を有する減衰回路１００を設けることができる。例えば、かかる増幅器はそれぞれが、入力側に実装された減衰回路１００を有するように示される。いくつかの実施形態において、所与の増幅器が、入力側及び／又は出力側に減衰回路を有し得る。
【０１００】
いくつかの実装において、ここに記載される一つ以上の特徴を有するアーキテクチャ、デバイス及び／又は回路は、無線デバイスのようなＲＦデバイスに含めることができる。かかるアーキテクチャ、デバイス及び／又は回路は、無線デバイスに直接、ここに記載される一つ以上のモジュラー形態で、又はこれらの何らかの組み合わせで実装することができる。いくつかの実施形態において、かかる無線デバイスは、例えば、携帯電話機、スマートフォン、電話機能あり又はなしのハンドヘルド無線デバイス、無線タブレット、無線ルータ、無線アクセスポイント、無線基地局等を含み得る。理解されることだが、無線デバイスの文脈で記載されているにもかかわらず、本開示の一つ以上の特徴は、基地局のような他のＲＦシステムに実装することもできる。
【０１０１】
図１６は、ここに記載される一つ以上の有利な特徴を有する無線デバイス例７００を描く。図１４及び１５を参照して記載されるように、ここに記載される一つ以上の特徴を有する一つ以上の減衰器は、かかる無線デバイスにおいて一定数の場所に実装可能である。例えば、いくつかの実施形態において、かかる有利な特徴は、一つ以上の低雑音増幅器（ＬＮＡ）を有するダイバーシティ受信（ＤＲｘ）モジュール３００のようなモジュールに実装可能である。かかるＤＲｘモジュールは、図１２、１３及び１５を参照してここに記載されるように構成することができる。いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰器は、ＬＮＡの前及び／又は後ろにおいてＲＦ信号経路に沿って実装可能である。
【０１０２】
図１６の例において、ＰＡモジュール７１２における電力増幅器（ＰＡ）は、それぞれのＲＦ信号を、増幅及び送信対象のＲＦ信号を生成するべく構成し及び動作させることができる送受信器７１０から受信し、受信した信号を処理することができる。送受信器７１０は、ユーザに適切なデータ及び／又は音声信号と送受信器７１０に適切なＲＦ信号との間の変換を与えるべく構成されたベース帯域サブシステム７０８と相互作用をするように示される。送受信器７１０は、無線デバイス７００の動作を目的として電力を管理するべく構成された電力管理コンポーネント７０６に接続されるように示される。かかる電力管理はまた、無線デバイス７００のベース帯域サブシステム７０８及び他のコンポーネントの動作を制御することができる。
【０１０３】
ベース帯域サブシステム７０８は、ユーザに与えられ及びユーザから受信する音声及び／又はデータの様々な入力及び出力を容易にするべくユーザインタフェイス７０２に接続されるように示される。ベース帯域サブシステム７０８はまた、無線デバイスの動作を容易にし及び／又はユーザのための情報記憶を与えるデータ及び／又は命令を記憶するように構成されたメモリ７０４に接続することもできる。
【０１０４】
図１６の例において、ＤＲｘモジュール３００は、一つ以上のダイバーシティアンテナ（例えばダイバーシティアンテナ７３０）とＡＳＭ７１４との間に実装することができる。かかる構成により、ダイバーシティアンテナ７３０を介して受信されたＲＦ信号を、ダイバーシティアンテナ７３０からのＲＦ信号の損失がほとんど若しくは全く存在せず、及び／又は当該ＲＦ信号への雑音の付加がほとんど若しくは全く存在せず、処理することができる（いくつかの実施形態においてＬＮＡによる増幅を含む）。ＤＲｘモジュール３００からの当該処理済み信号はその後、一つ以上の信号経路を介してＡＳＭへと引き回すことができる。
【０１０５】
図１６の例において、主要アンテナ７２０は、例えば、ＰＡモジュール７１２からのＲＦ信号の送信を容易にするべく構成することができる。いくつかの実施形態において、受信動作もまた、主要アンテナを介して達成することができる。
【０１０６】
一定数の他の無線デバイス構成が、ここに記載される一つ以上の特徴を利用し得る。例えば、無線デバイスは、多重帯域デバイスとする必要がない。他例において、無線デバイスは、ダイバーシティアンテナのような付加的なアンテナ、並びにＷｉ−Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）及びＧＰＳのような付加的な接続特徴を含んでよい。
【０１０７】
本明細書及び特許請求の範囲全体にわたり、文脈上そうでないことが明らかでない限り、「含む」等の用語は、排他的又は網羅的な意味とは反対の包括的意味に、すなわち「〜を含むがこれらに限られない」との意味に解釈すべきである。ここで一般に使用される用語「結合」は、直接接続されるか又は一つ以上の中間要素を介して接続されるかいずれかとなり得る２以上の要素を言及する。加えて、用語「ここ」、「上」、「下」及び同様の趣旨の用語は、本願において使用される場合、本願全体を言及し、本願の任意の特定部分を言及するわけではない。文脈が許容する場合、単数又は複数を使用する上述の詳細な説明における用語はそれぞれ、複数又は単数をも含み得る。２つ以上の項目のリストを参照する用語「又は」及び「若しくは」について、当該用語は以下の解釈のすべてをカバーする。すなわち、当該リストの任意の項目、当該リストのすべての項目、及び当該リストの項目の任意の組み合わせである。
【０１０８】
本発明の実施形態の上記詳細な説明は、排他的であることすなわち本発明を上記開示の正確な形態に制限することを意図しない。本発明の及びその例の特定の実施形態が例示を目的として上述されたが、当業者が認識するように、本発明の範囲において様々な均等の修正も可能である。例えば、プロセス又はブロックが所与の順序で提示されるが、代替実施形態は、異なる順序でステップを有するルーチンを行うこと又はブロックを有するシステムを用いることができ、いくつかのプロセス又はブロックは削除、移動、追加、細分化、結合、及び／又は修正することができる。これらのプロセス又はブロックはそれぞれが、様々な異なる態様で実装することができる。また、プロセス又はブロックが直列的に行われるように示されることがあるが、これらのプロセス又はブロックは、その代わりに、並列して行い又は異なる時に行うこともできる。
【０１０９】
ここに与えられた本発明の教示は、必ずしも上述のシステムに限られることがなく、他のシステムにも適用することができる。上述の様々な実施形態要素及び行為は、さらなる実施形態を与えるべく組み合わせることができる。
【０１１０】
本発明のいくつかの実施形態が記載されたが、これらの実施形態は、例のみとして提示されており、本開示の範囲を制限することを意図しない。実際のところ、ここに記載される新規な方法及びシステムは、様々な他の形態で具体化することができる。さらに、ここに記載される方法及びシステムの形態における様々な省略、置換及び変更が、本開示の要旨から逸脱することなくなし得る。添付の特許請求の範囲及びその均等物が、本開示の範囲及び要旨に収まるかかる形態又は修正をカバーすることが意図される。
【図１】
2019532596.tif 000021
【図２】
2019532596.tif 000022
【図３】
2019532596.tif 000023
【図４】
2019532596.tif 000024
【図５】
2019532596.tif 000025
【図６】
2019532596.tif 000026
【図７】
2019532596.tif 000027
【図８Ａ】
2019532596.tif 000028
【図８Ｂ】
2019532596.tif 000029
【図８Ｃ】
2019532596.tif 000030
【図８Ｄ】
2019532596.tif 000031
【図８Ｅ】
2019532596.tif 000032
【図８Ｆ】
2019532596.tif 000033
【図９Ａ】
2019532596.tif 000034
【図９Ｂ】
2019532596.tif 000035
【図１０】
2019532596.tif 000036
【図１１】
2019532596.tif 000037
【図１２】
2019532596.tif 000038
【図１３】
2019532596.tif 000039
【図１４】
2019532596.tif 000040
【図１５】
2019532596.tif 000041
【図１６】
2019532596.tif 000042
【国際調査報告】
2019532596.tif 000043
2019532596.tif 000044