(57)【要約】位相シフト回路及び利得補償回路を有する減衰器である。いくつかの実施形態において、無線周波数（ＲＦ）減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含み、各減衰ブロックはローカルバイパス経路を含み得る。ＲＦ減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含み得る。ＲＦ減衰器回路はさらに、グローバルバイパス経路及び一つ以上のローカルバイパス経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相補償回路を含み得る。
2019533400.tif 000002
【特許請求の範囲】
【請求項１】
無線周波数の減衰器回路であって、
入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックであって、それぞれがローカルバイパス経路を含む減衰ブロックと、
前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路と、
前記グローバルバイパス経路及び前記一つ以上のローカルバイパス経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相補償回路と
を含む減衰器回路。
【請求項２】
前記グローバルバイパス経路は、グローバルバイパスモードにあるときにオンとなり、グローバル減衰モードにあるときにオフとなるように構成されたグローバルバイパススイッチングトランジスタを含み、
前記グローバルバイパススイッチングトランジスタは、前記グローバル減衰モードにあるときにグローバルオフ容量を与える請求項１の減衰器回路。
【請求項３】
前記位相補償回路は、前記無線周波数減衰器回路が前記グローバル減衰モードにあるときに前記グローバルオフ容量を補償するべく構成されたグローバル位相補償回路を含む請求項２の減衰器回路。
【請求項４】
前記グローバル位相補償回路は、前記入力ノードと前記出力ノードとの間に直列に配列された第１グローバル補償抵抗及び第２グローバル補償抵抗を含み、
前記グローバル位相補償回路はさらに、グランドと前記第１グローバル補償抵抗及び第２グローバル補償抵抗間のノードとの間に実装されたグローバル補償容量を含む請求項３の減衰器回路。
【請求項５】
前記グローバルバイパススイッチングトランジスタのグローバルオフ容量は位相進み変化をもたらし、
前記グローバル位相補償回路は、前記位相進み変化を補償する位相遅れ変化を与えるべく構成される請求項４の減衰器回路。
【請求項６】
前記第１グローバル補償抵抗及び第２グローバル補償抵抗は実質的に同じ値である請求項５の減衰器回路。
【請求項７】
前記位相進み変化は
【数１】
2019533400.tif 000012
として計算される量だけであり、
前記位相遅れ変化は
【数２】
2019533400.tif 000013
として計算される量だけであり、
ここで、ωは２π倍の周波数であり、ＲＬは負荷インピーダンスであり、ＲＧ１は前記第１グローバル補償抵抗であり、ＣＧは前記グローバル補償容量である請求項６の減衰器回路。
【請求項８】
前記第１グローバル補償抵抗及び前記グローバル補償容量の値は、前記位相遅れ変化の大きさが前記位相進み変化の大きさと実質的に同じになるように選択される請求項７の減衰器回路。
【請求項９】
前記グローバル補償容量の値は、前記減衰器回路のグローバル利得が、選択された周波数範囲にわたって近似的に平坦となるように選択される請求項７の減衰器回路。
【請求項１０】
前記グローバル補償容量は、一つ以上のプロセスばらつきにより前記グローバルバイパススイッチングトランジスタと実質的に同じ影響を受けるように構成される請求項４の減衰器回路。
【請求項１１】
前記グローバル補償容量はトランジスタ系デバイスとして構成される請求項１０の減衰器回路。
【請求項１２】
前記グローバル補償容量及び前記グローバルバイパススイッチングトランジスタの各トランジスタ系デバイスはＭＯＳＦＥＴデバイスとして実装される請求項１１の減衰器回路。
【請求項１３】
前記ローカルバイパス経路は、ローカルバイパスモードにあるときにオンとなり、ローカル減衰モードにあるときにオフとなるように構成されたローカルバイパススイッチングトランジスタを含み、
前記ローカルバイパススイッチングトランジスタは、前記ローカル減衰モードにあるときにローカルオフ容量を与える請求項１の減衰器回路。
【請求項１４】
前記位相補償回路は、前記無線周波数減衰器回路が前記ローカル減衰モードにあるときに前記ローカルオフ容量を補償するべく構成されたローカル位相補償回路を含む請求項１３の減衰器回路。
【請求項１５】
前記減衰ブロックは、
ローカル抵抗と、
前記ローカル抵抗の一端とグランドとの間に実装された第１シャント経路と、
前記ローカル抵抗の前記一端と前記グランドとの間に実装された第２シャント経路と
を有するπ型減衰器として構成され、
前記第１シャント経路及び第２シャント経路はそれぞれがシャント抵抗を有する請求項１４の減衰器回路。
【請求項１６】
前記ローカル位相補償回路は、
第１シャント抵抗に電気的に並列されるように配列された第１ローカル補償容量と、
第２シャント抵抗に電気的に並列されるように配列された第２ローカル補償容量と
を含む請求項１５の減衰器回路。
【請求項１７】
前記ローカルバイパススイッチングトランジスタのローカルオフ容量は位相進み変化をもたらし、
前記ローカル位相補償回路は、前記位相進み変化を補償する位相遅れ変化を与えるべく構成される請求項１６の減衰器回路。
【請求項１８】
前記第１シャント抵抗及び第２シャント抵抗は実質的に同じ値を有し、
前記第１ローカル補償容量及び第２ローカル補償容量は実質的に同じ値を有する請求項１７の減衰器回路。
【請求項１９】
前記位相進み変化は
【数３】
2019533400.tif 000014
として計算される量だけであり、
前記位相遅れ変化は
【数４】
2019533400.tif 000015
として計算される量だけであり、
ここで、ωは２π倍の周波数であり、ＲＬは負荷インピーダンスであり、Ｒ１は前記ローカル抵抗であり、ＣＣは前記第１ローカル補償容量であり、Ｒ２’は前記第１シャント抵抗と前記負荷インピーダンスとの並列配列体の等価抵抗である請求項１８の減衰器回路。
【請求項２０】
前記第１ローカル補償容量の値は、前記位相遅れ変化の大きさが前記位相進み変化の大きさと実質的に同じとなるように選択される請求項１９の減衰器回路。
【請求項２１】
前記ローカル補償容量の値は、前記減衰ブロックのローカル利得が、選択された周波数範囲にわたって近似的に平坦となるように選択される請求項１９の減衰器回路。
【請求項２２】
前記第１ローカル補償容量及び第２ローカル補償容量はそれぞれが、一つ以上のプロセスばらつきにより前記ローカルバイパススイッチングトランジスタと実質的に同じ影響を受けるように構成される請求項１６の減衰器回路。
【請求項２３】
前記第１ローカル補償容量及び第２ローカル補償容量はそれぞれがトランジスタ系デバイスとして構成される請求項２２の減衰器回路。
【請求項２４】
前記第１ローカル補償容量及び第２ローカル補償容量のトランジスタ系デバイスと前記ローカルバイパススイッチングトランジスタとはそれぞれがＭＯＳＦＥＴデバイスとして実装される請求項２３の減衰器回路。
【請求項２５】
前記一つ以上の減衰ブロックは、２進重み付け減衰値を有する複数減衰ブロックを含む請求項１の減衰器回路。
【請求項２６】
無線周波数回路を有する半導体ダイであって、
半導体基板と、
前記半導体基板に実装された減衰器回路と
を含み、
前記減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記減衰器回路はさらに、前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路を含み、
前記減衰器回路はさらに、前記グローバルバイパス経路及び前記一つ以上のローカルバイパス経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相補償回路を含む半導体ダイ。
【請求項２７】
無線周波数モジュールであって、
複数のコンポーネントを受容するべく構成されたパッケージ基板と、
前記パッケージ基板に実装された無線周波数減衰器回路と
を含み、
前記減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記減衰器回路はさらに、前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路を含み、
前記減衰器回路はさらに、前記グローバルバイパス経路及び前記一つ以上のローカルバイパス経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相補償回路を含む無線周波数モジュール。
【請求項２８】
前記無線周波数減衰器回路の一部又はすべてが半導体ダイに実装される請求項２７の無線周波数モジュール。
【請求項２９】
前記無線周波数減衰器回路の実質的にすべてが前記半導体ダイに実装される請求項２８の無線周波数モジュール。
【請求項３０】
前記無線周波数モジュールは、受信した無線周波数信号を処理するべく構成される請求項２７の無線周波数モジュール。
【請求項３１】
前記無線周波数モジュールはダイバーシティ受信モジュールである請求項３０の無線周波数モジュール。
【請求項３２】
前記無線周波数減衰器回路と通信する制御器をさらに含み、
前記制御器は、前記無線周波数減衰器回路の動作のための制御信号を与えるべく構成される請求項２７の無線周波数モジュール。
【請求項３３】
前記制御器は、モバイル産業用プロセッサインタフェイス制御信号を与えるべく構成される請求項３２の無線周波数モジュール。
【請求項３４】
無線デバイスであって、
無線周波数信号を受信するべく構成されたアンテナと、
前記アンテナと通信する送受信器と、
前記アンテナと前記送受信器との間の信号経路と、
前記信号経路に沿って実装された無線周波数減衰器回路と
を含み、
前記減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記減衰器回路はさらに、前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路を含み、
前記減衰器回路はさらに、前記グローバルバイパス経路及び前記一つ以上のローカルバイパス経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相補償回路を含む無線デバイス。
【請求項３５】
前記無線周波数減衰器回路と通信する制御器をさらに含み、
前記制御器は、前記無線周波数減衰器回路の動作のための制御信号を与えるべく構成される請求項３４の無線デバイス。
【請求項３６】
前記制御器は、モバイル産業用プロセッサインタフェイス制御信号を与えるべく構成される請求項３５の無線デバイス。
【請求項３７】
信号減衰器回路であって、
入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックであって、それぞれがローカルバイパス経路を含むローカル減衰ブロックと、
前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路と、
前記グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路と
を含む信号減衰器回路。
【請求項３８】
信号減衰器回路であって、
入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックであって、それぞれがローカルバイパス経路を含むローカル減衰ブロックと、
前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路と、
前記一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路と
を含み、
前記ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される信号減衰器回路。
【請求項３９】
信号減衰器回路であって、
入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックであって、それぞれがローカルバイパス経路を含むローカル減衰ブロックと、
前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路と、
前記グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路と、
前記一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路と
を含み、
前記ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される信号減衰器回路。
【請求項４０】
半導体ダイであって、
半導体基板と、
前記半導体基板に実装された信号減衰器回路と
を含み、
前記信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上ローカル減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記信号減衰器回路はさらに、前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路を含み、
前記信号減衰器はさらに、前記グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含む半導体ダイ。
【請求項４１】
半導体ダイであって、
半導体基板と、
前記半導体基板に実装された信号減衰器回路と
を含み、
前記信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記信号減衰器回路はさらに、前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路を含み、
前記信号減衰器回路はさらに、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される半導体ダイ。
【請求項４２】
半導体ダイであって、
半導体基板と、
前記半導体基板に実装された信号減衰器回路と
を含み、
前記信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記信号減衰器回路はさらに、
前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路と、
前記グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル補償回路と
を含み、
前記信号減衰器回路はさらに、前記一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含み、
前記ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される半導体ダイ。
【請求項４３】
無線周波数モジュールであって、
複数のコンポーネントを受容するべく構成されたパッケージ基板と、
前記パッケージ基板に実装された信号減衰器回路と
を含み、
前記信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上ローカル減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記信号減衰器回路はさらに、前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路を含み、
前記信号減衰器はさらに、前記グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含む無線周波数モジュール。
【請求項４４】
無線周波数モジュールであって、
複数のコンポーネントを受容するべく構成されたパッケージ基板と、
前記パッケージ基板に実装された信号減衰器回路と
を含み、
前記信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記信号減衰器回路はさらに、前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路を含み、
前記信号減衰器回路はさらに、前記一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含み、
前記ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される無線周波数モジュール。
【請求項４５】
無線周波数モジュールであって、
複数のコンポーネントを受容するべく構成されたパッケージ基板と、
前記パッケージ基板に実装された信号減衰器回路と
を含み、
前記信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記信号減衰器回路はさらに、
前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路と、
前記グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル補償回路と
を含み、
前記信号減衰器回路はさらに、前記一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含み、
前記ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される無線周波数モジュール。
【請求項４６】
無線デバイスであって、
無線周波数信号を受信するべく構成されたアンテナと、
前記アンテナと通信する送受信器と、
前記アンテナと前記送受信器との間の信号経路と、
前記信号経路に沿って実装された信号減衰器回路と
を含み、
前記減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記信号減衰器回路はさらに、前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路を含み、
前記信号減衰器はさらに、前記グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含む無線デバイス。
【請求項４７】
無線デバイスであって、
無線周波数信号を受信するべく構成されたアンテナと、
前記アンテナと通信する送受信器と、
前記アンテナと前記送受信器との間の信号経路と、
前記信号経路に沿って実装された信号減衰器回路と
を含み、
前記信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記信号減衰器回路はさらに、前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路を含み、
前記信号減衰器回路はさらに、前記一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含み、
前記ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される無線デバイス。
【請求項４８】
無線デバイスであって、
無線周波数信号を受信するべく構成されたアンテナと、
前記アンテナと通信する送受信器と、
前記アンテナと前記送受信器との間の信号経路と、
前記信号経路に沿って実装された信号減衰器回路と
を含み、
前記信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックを含み、
各減衰ブロックはローカルバイパス経路を含み、
前記信号減衰器回路はさらに、
前記入力ノードと前記出力ノードとの間に実装されたグローバルバイパス経路と、
前記グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル補償回路と
を含み、
前記信号減衰器回路はさらに、前記一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含み、
前記ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される無線デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電子アプリケーション用の減衰器に関する。
【０００２】
関連出願の相互参照
本願は、２０１６年８月３０日に出願された「位相シフト回路及び利得補償回路を有する減衰器」との名称の米国仮出願第６２／３８１，３６７号の優先権を主張する。その開示は、参照によりその対応する全体がここに明示的に組み入れられる。
【背景技術】
【０００３】
無線周波数（ＲＦ）アプリケーションのような電子アプリケーションにおいて、信号を増幅し又は減衰させることが望まれることがある。例えば、送信予定の信号を電力増幅器により増幅することができ、受信した信号を低雑音増幅器により増幅することができる。他例において、一つ以上の減衰器を、前述した送信経路及び受信経路のいずれか一方又はその双方に沿って、それぞれの信号を減衰させる必要又は所望に応じて実装することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１６／０１３４２５９（Ａ１）号明細書
【特許文献２】米国特許出願公開第２０１５／０３２６２０５（Ａ１）号明細書
【発明の概要】
【０００５】
一定数の実装によれば、本開示は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む無線周波数（ＲＦ）減衰器回路に関する。各減衰ブロックはローカルバイパス経路を含む。ＲＦ減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。ＲＦ減衰器回路はさらに、グローバルバイパス経路及び一つ以上のローカルバイパス経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相補償回路を含む。
【０００６】
いくつかの実施形態において、グローバルバイパス経路は、グローバルバイパスモードにあるときにオンとなり、グローバル減衰モードにあるときにオフとなるべく構成されたグローバルバイパススイッチングトランジスタを含み得る。グローバルバイパススイッチングトランジスタは、グローバル減衰モードにあるときにグローバルオフ容量を与える。位相補償回路は、無線周波数減衰器回路がグローバル減衰モードにあるときにグローバルオフ容量を補償するべく構成されたグローバル位相補償回路を含み得る。
【０００７】
いくつかの実施形態において、グローバル位相補償回路は、入力ノードと出力ノードとの間に直列に配列された第１グローバル補償抵抗及び第２グローバル補償抵抗と、グランドと第１グローバル補償抵抗及び第２グローバル補償抵抗間のノードとの間に実装されたグローバル補償容量を含み得る。グローバルバイパススイッチングトランジスタのグローバルオフ容量は位相進み変化をもたらし得るので、グローバル位相補償回路は、当該位相進み変化を補償するべく位相遅れ変化を与えるように構成される。第１グローバル補償抵抗及び第２グローバル補償抵抗は、実質的に同じ値を有してよい。位相進み変化は
【数１】
2019533400.tif 000003
として計算される量だけとなり、位相遅れ変化は
【数２】
2019533400.tif 000004
として計算される量だけとなり得る。ここで、ωは２π倍の周波数であり、ＲＬは負荷インピーダンスであり、ＲＧ１は第１グローバル補償抵抗であり、ＣＧはグローバル補償容量である。第１グローバル補償抵抗及びグローバル補償容量の値は、位相遅れ変化の大きさが位相進み変化の大きさと実質的に同じになるように選択することができる。グローバル補償容量の値は、減衰器回路のグローバル利得が、選択された周波数範囲にわたって近似的に平坦となるように選択することができる。
【０００８】
いくつかの実施形態において、グローバル補償容量は、グローバルバイパススイッチングトランジスタと実質的に同じく、一つ以上のプロセスばらつきにより影響を受けるように構成され得る。グローバル補償容量は、トランジスタ系デバイスとして構成することができる。グローバル補償容量のトランジスタ系デバイスとグローバルバイパススイッチングトランジスタとはそれぞれが、ＭＯＳＦＥＴデバイスとして実装可能である。
【０００９】
いくつかの実施形態において、ローカルバイパス経路は、ローカルバイパスモードにあるときにオンとなり、ローカル減衰モードにあるときにオフとなるべく構成されたローカルバイパススイッチングトランジスタを含み得る。ローカルバイパススイッチングトランジスタは、ローカル減衰モードにあるときにローカルオフ容量を与える。位相補償回路は、無線周波数減衰器回路がローカル減衰モードにあるときにローカルオフ容量を補償するべく構成されたローカル位相補償回路を含み得る。
【００１０】
いくつかの実施形態において、減衰ブロックは、ローカル抵抗と、当該ローカル抵抗の一端とグランドとの間に実装された第１シャント経路と、当該ローカル抵抗の当該端とグランドとの間に実装された第２シャント経路とを有するπ型減衰器として構成することができる。第１シャント経路及び第２シャント経路はそれぞれがシャント抵抗を含む。ローカル位相補償回路は、第１シャント抵抗に電気的に並列されるように配列された第１ローカル補償容量と、第２シャント抵抗に電気的に並列されるように配列された第２ローカル補償容量とを含み得る。
【００１１】
いくつかの実施形態において、ローカルバイパススイッチングトランジスタのローカルオフ容量は、位相進み変化をもたらし得るので、ローカル位相補償回路は、当該位相進み変化を補償する位相遅れ変化を与えるべく構成され得る。第１シャント抵抗及び第２シャント抵抗が実質的に同じ値を有し、第１ローカル補償容量及び第２ローカル補償容量が実質的に同じ値を有し得る。位相進み変化は
【数３】
2019533400.tif 000005
として計算される量だけとなり、位相遅れ変化は
【数４】
2019533400.tif 000006
として計算される量だけとなり得る。ここで、ωは２π倍の周波数であり、ＲＬは負荷インピーダンスであり、Ｒ１はローカル抵抗であり、ＣＣは第１ローカル補償容量であり、Ｒ２’は、第１シャント抵抗と負荷インピーダンスとの並列配列体の等価抵抗である。第１ローカル補償容量の値は、位相遅れ変化の大きさが位相進み変化の大きさと実質的に同じになるように選択することができる。ローカル補償容量の値は、減衰ブロックのローカル利得が、選択された周波数範囲にわたって近似的に平坦となるように選択することができる。
【００１２】
いくつかの実施形態において、第１ローカル補償容量及び第２ローカル補償容量はそれぞれが、ローカルバイパススイッチングトランジスタと実質的に同じく、一つ以上のプロセスばらつきにより影響を受けるように構成され得る。第１ローカル補償容量及び第２ローカル補償容量はそれぞれが、トランジスタ系デバイスとして構成され得る。第１ローカル補償容量及び第２ローカル補償容量のトランジスタ系デバイスと、ローカルバイパススイッチングトランジスタとはそれぞれが、ＭＯＳＦＥＴデバイスとして実装され得る。
【００１３】
いくつかの実施形態において、一つ以上減衰ブロックは、２進重み付け減衰値を有する複数の減衰ブロックを含み得る。
【００１４】
いくつかの教示において、本開示は、無線周波数回路を有する半導体ダイに関する。半導体ダイは、半導体基板と、当該半導体基板に実装された減衰器回路とを含む。減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。減衰器回路はさらに、グローバルバイパス経路及び一つ以上のローカルバイパス経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相補償回路を含む。
【００１５】
一定数の実装において、本開示は、複数のコンポーネントを受容するべく構成されたパッケージ基板と、当該パッケージ基板に実装された無線周波数減衰器回路とを含む無線周波数モジュールに関する。減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。減衰器回路はさらに、グローバルバイパス経路及び一つ以上のローカルバイパス経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相補償回路を含む。
【００１６】
いくつかの実施形態において、無線周波数減衰器回路の一部又はすべてを半導体ダイに実装してよい。いくつかの実施形態において、無線周波数減衰器回路の実質的にすべてを半導体ダイに実装してよい。
【００１７】
いくつかの実施形態において、無線周波数モジュールは、受信した無線周波数信号を処理するべく構成することができる。無線周波数モジュールは、ダイバーシティ受信モジュールとしてよい。
【００１８】
いくつかの実施形態において、無線周波数モジュールはさらに、無線周波数減衰器回路と通信して当該無線周波数減衰器回路の動作のために制御信号を与えるべく構成された制御器を含み得る。制御器は、例えば、モバイル産業用プロセッサインタフェイス制御信号を与えるべく構成することができる。
【００１９】
いくつかの実装によれば、本開示は、無線周波数信号を受信するべく構成されたアンテナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された無線周波数減衰器回路を含む。減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。減衰器回路はさらに、グローバルバイパス経路及び一つ以上のローカルバイパス経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相補償回路を含む。
【００２０】
いくつかの実施形態において、無線デバイスはさらに、無線周波数減衰器回路と通信して当該無線周波数減衰器回路の動作のために制御信号を与えるべく構成された制御器を含み得る。制御器は、例えば、モバイル産業用プロセッサインタフェイス制御信号を与えるべく構成することができる。
【００２１】
いくつかの実装において、本開示は、入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックを含む信号減衰器回路に関する。各減衰ブロックはローカルバイパス経路を含む。信号減衰回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。信号減衰回路はさらに、グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含む。
【００２２】
いくつかの実装において、本開示は、入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックを含む信号減衰器回路に関する。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００２３】
いくつかの実装によれば、本開示は、入力ノードと出力ノードとの間に直列に配列された一つ以上のローカル減衰ブロックを含む信号減衰器回路に関する。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。信号減衰器回路はさらに、グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００２４】
一定数の実装によれば、本開示は、半導体基板と、当該半導体基板に実装された信号減衰器回路とを含む半導体ダイに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。信号減衰器はさらに、グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含む。
【００２５】
一定数の実装によれば、本開示は、半導体基板と、当該半導体基板に実装された信号減衰器回路とを含む半導体ダイに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００２６】
一定数の実装によれば、本開示は、半導体基板と、当該半導体基板に実装された信号減衰器回路とを含む半導体ダイに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路と、当該グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路とを含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００２７】
いくつかの実装において、本開示は、複数のコンポーネントを受容するべく構成されたパッケージ基板と、当該パッケージ基板に実装された信号減衰器回路とを含む無線周波数モジュールに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。信号減衰器はさらに、グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含む。
【００２８】
いくつかの実装において、本開示は、複数のコンポーネントを受容するべく構成されたパッケージ基板と、当該パッケージ基板に実装された信号減衰器回路とを含む無線周波数モジュールに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００２９】
いくつかの実装において、本開示は、複数のコンポーネントを受容するべく構成されたパッケージ基板と、当該パッケージ基板に実装された信号減衰器回路とを含む無線周波数モジュールに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路と、当該グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路とを含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００３０】
いくつかの実装において、本開示は、無線周波数信号を受信するべく構成されたアンテナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された信号減衰器回路を含む。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。信号減衰器はさらに、グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含む。
【００３１】
いくつかの実装において、本開示は、無線周波数信号を受信するべく構成されたアンテナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された信号減衰器回路を含む。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００３２】
いくつかの実装において、本開示は、無線周波数信号を受信するべく構成されたアンテナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された信号減衰器回路を含む。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路と、当該グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路とを含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【００３３】
本開示をまとめる目的で、本発明の所定の態様、利点、及び新規な特徴がここに記載されてきた。理解すべきことだが、かかる利点のすべてが必ずしも、本発明の任意の特定実施形態によって達成できるわけではない。すなわち、本発明は、ここに教示される一つの利点又は複数の利点の群を、ここに教示され又は示唆され得る他の利点を達成する必要なしに、達成又は最適化する態様で具体化し又は実行することができる。
【図面の簡単な説明】
【００３４】
【図１】入力ノードにおいて信号を受信して出力ノードにおいて減衰された信号を生成するべく構成された減衰器回路を描く。
【図２】バイパス経路、グローバル位相補償回路及びローカル位相補償回路を有する減衰回路のブロック図を示す。
【図３】図２の減衰回路の具体的な例となり得る減衰回路を示す。
【図４】図３の３つの減衰ブロック例のそれぞれを表し得る個別のローカル減衰ブロックを示す。
【図５】様々なスイッチングトランジスタがオフ容量又はオン抵抗のいずれかとして表される図４の減衰ブロック例の回路表現を示す。
【図６】図３の例と同様であるが、ローカル減衰ブロックを一緒にまとめて描いた減衰回路を示す。
【図７】図６のグローバルバイパス経路及びグローバル位相補償回路の回路表現を示す。
【図８】図５の回路表現と同様の回路表現を示す。
【図９】プロセスばらつきがどのようにして減衰器回路における位相変化に影響を与えるのか、及びかかる位相変化がどのようにして補償され得るのか、の一例を示す。
【図１０】図３の減衰回路のためのグローバルバイパス動作モードの一例を示す。
【図１１】図３の減衰回路のための減衰動作モードの一例を示す。ここで、減衰は第１減衰ブロックにより与えられ、第２減衰ブロック及び第３減衰ブロックはそれぞれがバイパスされる。
【図１２】図３の減衰回路のための減衰動作モードの他例を示す。ここで、減衰は第２減衰ブロック及び第３減衰ブロックにより与えられ、第１減衰ブロックはバイパスされる。
【図１３】いくつかの実施形態において、グローバルバイパススイッチトランジスタが、幅及び長さの寸法を有し、所与の長さに対しては、グローバルバイパススイッチトランジスタ（ＯＮの場合）における挿入損失が、数量幅が増加するにつれて一般に減少することを示す。
【図１４】減衰回路の不整合レベルが、グローバルバイパススイッチトランジスタのサイズが増加するにつれて所定の均一レベルから有意に変化し得ることを示す。
【図１５】トランジスタのサイズが増加するにつれて、減衰レベルが、望ましいレベルから減少するプロットを示す。
【図１６】いくつかの実施形態において、トランジスタのサイズが増加するにつれて、減衰レベルが、高い周波数に対しては、望ましいレベルから早期に減少し得ることを示す。
【図１７】図１７Ａは、ローカル補償容量を含むローカル補償経路を示す。図１７Ｂは、いくつかの実施形態において、図１７Ａの容量が、望ましい容量値を与えるべく構成されたトランジスタデバイスとして実装され得ることを示す。
【図１８】いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路が、制御器によって制御され得ることを示す。
【図１９】いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路の一部又はすべてが半導体ダイに実装され得ることを示す。
【図２０】ここに記載される一つ以上の特徴を有する減衰回路の一部又はすべてがパッケージ状モジュールに実装され、かかるパッケージ状モジュールが、図１９の例と同様の半導体ダイを含み得る一例を示す。
【図２１】ここに記載される一つ以上の特徴を有する減衰回路の一部又はすべてがパッケージ状モジュールに実装され、かかるパッケージ状モジュールが複数の半導体ダイを含み得る他例を示す。
【図２２】ここに記載される一つ以上の特徴を有する減衰器が、どのようにすれば無線周波数システムに実装可能となるかの非限定例を示す。
【図２３】ここに記載される一つ以上の特徴を有する減衰器を含むダイバーシティ受信モジュールの一例を示す。
【図２４】ここに記載される一つ以上の有利な特徴を有する無線デバイスの一例を描く。
【発明を実施するための形態】
【００３５】
ここに与えられる見出しは、たとえあったとしても、便宜のみのためであって、必ずしも請求項に係る発明の範囲又は意味に影響するわけではない。
【００３６】
ここに開示されるのは、例えば無線周波数（ＲＦ）アプリケーションにおいて利用可能な減衰器に関する回路、デバイス及び方法の様々な例である。様々な例がＲＦアプリケーションの文脈でここに記載されるにもかかわらず、減衰器に関する回路、デバイス及び方法が他の電子アプリケーションのためにも利用可能であることが理解される。
【００３７】
図１は、入力ノード（ＩＮ）においてＲＦ信号を受信して出力ノード（ＯＵＴ）において減衰されたＲＦ信号を生成するべく構成された減衰器回路１００を描く。かかる減衰器回路は、位相シフト補償、利得補償、及び低損失バイパス能力のような所望の機能を与えるべく、ここに記載される一つ以上の特徴を含み得る。ここに記載されるように、かかる位相補償は、例えば、減衰ブロック及び／又は減衰器回路自体からもたらされる近似的にゼロの位相シフトを与えることができる。またもここに記載されるように、かかる利得補償は、例えば、一定周波数範囲にわたり近似的に平坦な利得を与えることができる。
【００３８】
留意されることだが、入力信号が減衰器を通過するときの位相ばらつき及び利得勾配は一般に望ましくない。このような効果は、通信リンクにおける性能劣化を引き起こし得るからである。いくつかの実施形態において、図１の減衰回路１００は、位相ばらつき問題に対処するべくグローバル補償スキーム及び／又はローカル補償スキームを含み得る。ここに記載されるように、かかる補償スキームは、かかる位相ばらつきのソースに対処するべく構成することができる。またもここに記載されるように、かかる補償スキームはまた、相対的に広い周波数範囲にわたる近似的に平坦な利得を与えることもできる。またもここに記載されるように、かかる補償スキームはまた、いくつかの状況において（例えば減衰経路が使用されていない場合）、信号減衰を最小限に維持するのに望ましい相対的に低い損失を有するバイパス経路を与えることができる。
【００３９】
記載の目的上、減衰回路はまた、減衰器アセンブリ又は単に減衰器とも称する。かかる減衰回路、減衰器アセンブリ、減衰器等の記載は、一つ以上の減衰ブロック（ここではローカル減衰とも称する）、減衰回路全体（ここではグローバル減衰とも称する）、又はこれらの任意の組み合わせに当てはまる。
【００４０】
図２は、入力ノード（ＩＮ）においてＲＦ信号を受信して出力ノード（ＯＵＴ）において出力ＲＦ信号を与えるべく構成された減衰回路１００のブロック図を示す。かかる出力ＲＦ信号は、一つ以上の減衰値だけ減衰され、又は減衰が望まれない場合は（例えばバイパス機能を介して）入力ＲＦ信号と実質的に同じとされ得る。かかる減衰値及びバイパス機能をどのようにして実装することができるのかの複数例が、ここに詳述される。またもここに記載されるのは、位相補償をどのようにして、ローカル減衰レベル、グローバルレベル、又はこれらの任意の組み合わせで実装することができるのかの複数例である。
【００４１】
図２の例において、減衰回路１００の入力ノード（ＩＮ）及び出力ノード（ＯＵＴ）は、一つ以上減衰ブロック１０２ａ、１０２ｂ、１０２ｃを介して、又はバイパス経路１０６を介して結合され得る。前者を達成するべく、２つのスイッチＳ１、Ｓ２はそれぞれが閉とされ、バイパス経路１０６が適切に構成され得る。後者を達成するべく、当該スイッチＳ１、Ｓ２はそれぞれが開とされ、バイパス経路１０６が適切に構成され得る。かかる減衰ブロック及びバイパス経路の複数例がここに詳述される。
【００４２】
図２の例において、及び他の図において、減衰経路は、３つの減衰ブロック例Ａ、Ｂ及びＣを有するように示される。しかしながら、本開示の一つ以上の特徴はまた、これよりも多い又は少ない数の減衰ブロックを有する減衰回路にも実装可能であることが理解される。またも理解すべきことだが、ここに記載される一つ以上の特徴を有する減衰回路は、逆に動作することもできる。
【００４３】
図２を参照すると、第１例の減衰ブロック１０２ａが、ＡｄＢの減衰を与えるべく示される。同様に、第２減衰ブロック１０２ｂ及び第３減衰ブロック１０２ｃがそれぞれ、ＢｄＢ及びＣｄＢの減衰を与えるべく示される。すなわち、かかる減衰ブロックを利用することにより、一定数の合計減衰値（例えばＡｄＢ、ＢｄＢ、ＣｄＢ、（Ａ＋Ｂ）ｄＢ、（Ａ＋Ｃ）ｄＢ、（Ｂ＋Ｃ）ｄＢ、（Ａ＋Ｂ＋Ｃ）ｄＢ）を達成することができる。
【００４４】
図２の例において、減衰ブロック１０２ａ、１０２ｂ、１０２ｃはそれぞれが、それぞれのローカル位相補償回路（１０４ａ、１０４ｂ又は１０４ｃ）を含むように示される。かかるローカル位相補償回路に関する複数例が、ここに詳述される。図２の例において、減衰ブロックのすべてが、それぞれのローカル位相補償回路を有するように示される。しかしながら、いくつかの実施形態において、一つ以上の減衰ブロックが、かかるローカル位相補償回路を有してもよく、有しなくてもよいことが理解される。
【００４５】
図２の例において、減衰回路１００はまた、グローバル位相補償回路１０８も含むように示される。かかるグローバル位相補償回路は、減衰ブロック（１０２ａ、１０２ｂ、１０２ｃ）の前のノード（１１０）と後ろのノード（１１２）との間に実装することができる。かかるグローバル位相補償回路に関する複数例が、ここに詳述される。
【００４６】
いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰ブロック（例えば図２の１０２ａ、１０２ｂ、１０２）は、２進重み付け構成で実装することができる。かかる２進重み付け構成に関する複数例は、「補償回路を有する２進重み付け減衰器」との名称の米国特許出願第１５／６８７，４７６号明細書に記載される。その開示は、本願と同じ日に出願され、その全体が参照によりここに組み入れられ、本願の明細書の一部とみなされる。
【００４７】
図３は、図２の減衰回路１００の詳しい例となり得る減衰回路１００を示す。図３の例において、スイッチＳ１及びＳ２を、例えば電界効果トランジスタ（ＦＥＴ）として実装することができる。したがって、Ｓ１を入力ノード（ＩＮ）と第１ノード１１０との間に実装することができ、Ｓ２を出力ノード（ＯＵＴ）と第２ノード１１２との間に実装することができる。
【００４８】
図３の例において、３つの減衰ブロック１０２ａ、１０２ｂ、１０２ｃはそれぞれが、π型構成及びローカルバイパス経路（１０５ａ、１０５ｂ又は１０５ｃ）を含むように示される。例えば、第１減衰ブロック１０２ａは、π型構成で配列された抵抗Ｒ１Ａ、Ｒ２Ａ、Ｒ３Ａを含むように示される。抵抗Ｒ１Ａは、第１減衰ブロック１０２ａの入力ノードと出力ノードとの間に実装されるように示される。抵抗Ｒ２Ａは、入力ノードとグランドとの間に実装されるように示される。同様に、抵抗Ｒ３Ａは、出力ノードとグランドとの間に実装されるように示される。
【００４９】
図３の第１減衰ブロック１０２ａのπ型構成において、スイッチングＦＥＴ Ｍ２Ａを、入力ノードと抵抗Ｒ２Ａの一端との間に設けることができる。抵抗Ｒ２Ａの他端はグランドに結合される。同様に、スイッチングＦＥＴ Ｍ３Ａを、出力ノードと抵抗Ｒ３Ａの一端との間に設けることができる。抵抗Ｒ３Ａの他端はグランドに結合される。かかるスイッチングＦＥＴ（Ｍ２Ａ及びＭ３Ａ）は、第１減衰ブロック１０２ｄに対して減衰が有効にされるとＯＮにされ、減衰がバイパス経路１０５ａを介してバイパスされるときにＯＦＦにされ得る。かかるローカルバイパス経路（１０５ａ）は、例えば、スイッチングＦＥＴ Ｍ１Ａを含み得る。スイッチングＦＥＴ Ｍ１Ａは、第１減衰ブロック１０２ａに対して減衰が有効にされるとＯＦＦにされ、ローカルバイパス経路１０５ａを介して減衰がバイパスされるとＯＮにされる。
【００５０】
図３の第１減衰ブロック１０２ａのπ型構成において、容量Ｃ２Ａは、抵抗Ｒ２Ａと電気的に並列となるように設けることができる。同様に、容量Ｃ３Ａが、抵抗Ｒ３Ａと電気的に並列になるように設けられる。ここに記載されるように、かかる容量は、ＲＦ信号が減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
【００５１】
図３の例において、第２減衰ブロック１０２ｂは、π型構成で配列された抵抗Ｒ１Ｂ、Ｒ２Ｂ、Ｒ３Ｂを含むように示される。抵抗Ｒ１Ｂは、第２減衰ブロック１０２ｂの入力ノードと出力ノードとの間に実装されるように示される。抵抗Ｒ２Ｂは、入力ノードとグランドとの間に実装されるように示される。同様に、抵抗Ｒ３Ｂは、出力ノードとグランドとの間に実装されるように示される。
【００５２】
図３の第２減衰ブロック１０２ｂのπ型構成において、スイッチングＦＥＴ Ｍ２Ｂを、入力ノードと抵抗Ｒ２Ｂの一端との間に設けることができる。抵抗Ｒ２Ｂの他端はグランドに結合される。同様に、スイッチングＦＥＴ Ｍ３Ｂを、出力ノードと抵抗Ｒ３Ｂの一端との間に設けることができる。抵抗Ｒ３Ｂの他端はグランドに結合される。かかるスイッチングＦＥＴ（Ｍ２Ｂ及びＭ３Ｂ）は、第２減衰ブロック１０２ｂに対して減衰が有効にされるとＯＮにされ、減衰がバイパス経路１０５ａを介してバイパスされるとＯＦＦにされ得る。かかるローカルバイパス経路（１０５ｂ）は、例えば、スイッチングＦＥＴ Ｍ１Ｂを含み得る。スイッチングＦＥＴ Ｍ１Ｂは、第２減衰ブロック１０２ｂに対して減衰が有効にされるとＯＦＦにされ、ローカルバイパス経路１０５ｂを介して減衰がバイパスされるとＯＮにされる。
【００５３】
図３の第２減衰ブロック１０２ｂのπ型構成において、容量Ｃ２Ｂが、抵抗Ｒ２Ｂと電気的に並列となるように設けられる。同様に、容量Ｃ３Ｂが、抵抗Ｒ３Ｂと電気的に並列になるように設けられる。ここに記載されるように、かかる容量は、ＲＦ信号が減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
【００５４】
図３の例において、第３減衰ブロック１０２ｃは、π型構成で配列された抵抗Ｒ１Ｃ、Ｒ２Ｃ、Ｒ３Ｃを含むように示される。抵抗Ｒ１Ｃは、第３減衰ブロック１０２ｃの入力ノードと出力ノードとの間に実装されるように示される。抵抗Ｒ２Ｃは、入力ノードとグランドとの間に実装されるように示される。同様に、抵抗Ｒ３Ｃは、出力ノードとグランドとの間に実装されるように示される。
【００５５】
図３の第３減衰ブロック１０２ｃのπ型構成において、スイッチングＦＥＴ Ｍ２Ｃを、入力ノードと抵抗Ｒ２Ｃの一端との間に設けることができる。抵抗Ｒ２Ｃの他端はグランドに結合される。同様に、スイッチングＦＥＴ Ｍ３Ｃを、出力ノードと抵抗Ｒ３Ｃの一端との間に設けることができる。抵抗Ｒ３Ｃの他端はグランドに結合される。かかるスイッチングＦＥＴ（Ｍ２Ｃ及びＭ３Ｃ）は、第３減衰ブロック１０２ｃに対して減衰が有効にされるとＯＮにされ、減衰がバイパス経路１０５ｃを介してバイパスされるとＯＦＦにされ得る。かかるローカルバイパス経路（１０５ｃ）は、例えば、スイッチングＦＥＴ Ｍ１Ｃを含み得る。スイッチングＦＥＴ Ｍ１Ｃは、第３減衰ブロック１０２ｃに対して減衰が有効にされるとＯＦＦにされ、ローカルバイパス経路１０５ｃを介して減衰がバイパスされるとＯＮにされ得る。
【００５６】
図３の第３減衰ブロック１０２ｃのπ型構成において、容量Ｃ２Ｃは、抵抗Ｒ２Ｃと電気的に並列となるように設けることができる。同様に、容量Ｃ３Ｃが、抵抗Ｒ３Ｃと電気的に並列になるように設けられる。ここに記載されるように、かかる容量は、ＲＦ信号が減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
【００５７】
減衰ブロック１０２ａ、１０２ｂ、１０２ｃにおいて、容量Ｃ２及びＣ３’がそれぞれの抵抗Ｒ２及びＲ３と並列に存在することにより、ここに記載される位相補償が許容される。またもここに記載されるように、かかる位相補償はまた、スイッチングトランジスタＭ２及びＭ３のオン抵抗値（Ｒｏｎ）と同様に、抵抗Ｒ２及びＲ３の値にも依存し得る。したがって、１０４ａ、１０４ｂ又は１０４ｃとして示される囲みが、それぞれのローカル位相補償回路の回路素子のいくつか又はすべてを含み、又はかかるローカル位相補償に影響を与え得る回路素子のいくつか又はすべてを含むことが理解される。
【００５８】
図３の例において、ＲＦ信号が前述の減衰ブロック（１０２ａ、１０２ｂ、１０２ｃ）をバイパスするのを許容するべく、入力ノード（ＩＮ）と出力ノード（ＯＵＴ）との間にバイパス経路１０６を設けることができる。好ましくは、かかるバイパス経路はまた、スイッチＳ１及びＳ２もバイパスして、かかるスイッチに関連付けられ得るいずれの損失も生じさせない。
【００５９】
いくつかの実施形態において、バイパス経路１０６は、減衰ブロック（１０２ａ、１０２ｂ、１０２ｃ）のバイパスが望ましいときにＯＮにされるように実装されたスイッチングＦＥＴ ＳＢｙｐａｓｓを含み得る。かかる状態において、スイッチＳ１及びＳ２はそれぞれがＯＦＦとされ得る。スイッチングＦＥＴ ＳＢｙｐａｓｓは、減衰ブロックの一つ以上による減衰が望ましいときにＯＦＦにされ得る。かかる状態において、スイッチＳ１及びＳ２はそれぞれがＯＮとされ得る。
【００６０】
図３の例において、前述のバイパス回路１０６からもたらされる位相シフトを補償するべく、グローバル位相補償回路１０８を設けることができる。例えば、スイッチングＦＥＴ ＳＢｙｐａｓｓがＯＦＦ状態（減衰モード）にあるとき、オフ容量値Ｃｏｆｆが存在し、かかるＣｏｆｆは、減衰対象のＲＦ信号に位相シフトを引き起こし得る。
【００６１】
いくつかの実施形態において、グローバル位相補償回路１０８は、第１ノード１１０と第２ノード１１２との間に実装された第１抵抗ＲＧ１及び第２抵抗ＲＧ２を含み得る。さらに、グランドとＲＧ１及びＲＧ２間のノードとの間に容量ＣＧを設けることができる。かかる抵抗値及び容量値を、所望の位相補償を与えるべくどのようにして選択することができるのかの複数例が、ここに詳述される。
【００６２】
図３の例において、様々なスイッチングＦＥＴのいくつか又はすべてを、例えば、シリコンオンインシュレータ（ＳＯＩ）デバイスとして実装することができる。理解されることだが、かかる様々なスイッチングＦＥＴがＮＦＥＴとして描かれる一方、本開示の一つ以上の特徴はまた、他のタイプのＦＥＴを利用して実装することもできる。またも理解されることだが、図３の例における様々なスイッチは、非ＦＥＴトランジスタを含む他のタイプのトランジスタとして実装してもよい。
【００６３】
図４及び５は、所与のローカル減衰ブロック１０２に対して位相補償がどのようにして実装できるのかの一例を示す。図６及び７は、グローバル位相補償をどのようにして実装できるのかの一例を示す。
【００６４】
図４は、個別のローカル減衰ブロック１０２を示し、かかる減衰ブロックは、図３の３つの減衰ブロック例１０２ａ、１０２ｂ、１０２ｃのそれぞれを表す。したがって、減衰ブロック１０２の様々な素子の参照番号は、添え字なしで示される。
【００６５】
図４の例において、ローカル減衰ブロック１０２が減衰モードにある結果、ローカル入力ノード（ＩＮ）において受信したＲＦ信号が減衰され、ローカル出力ノード（ＯＵＴ）に与えられる。したがって、ローカルバイパス経路１０５のローカルバイパススイッチングＦＥＴＭ１がＯＦＦにされ、回路１０４のスイッチングＦＥＴ  Ｍ２及びＭ３のそれぞれがＯＮにされる。
【００６６】
図５は、様々なスイッチングＦＥＴがオフ容量又はオン抵抗のいずれかとして表される図４の減衰ブロック例１０２の回路表現１２０を示す。例えば、Ｍ１のＯＦＦ状態はオフ容量Ｃｏｆｆとして表され、Ｍ２及びＭ３それぞれのＯＮ状態がオン抵抗Ｒｏｎとして表される。記載の目的上、図４のπ型減衰器構成は一般に対称的であると仮定する。したがって、Ｍ２はＭ３と同様になり得る。Ｍ２のＲｏｎがＭ３のＲｏｎと近似的に同じとなるので、図５は、Ｍ２及びＭ３それぞれをＲｏｎとして描く。同様に、図４の抵抗Ｒ２及びＲ３は近似的に同じと仮定されるので、図５は、Ｒ２及びＲ３それぞれを、抵抗Ｒ２を有するものとして描く。同様に、図４の容量Ｃ２及びＣ３は近似的に同じと仮定されるので、図５は、Ｃ２及びＣ３のそれぞれを、補償容量Ｃｃを有するものとして描く。
【００６７】
図５において、回路表現１２０は、ローカル入力（ＩＮ）においてソースインピーダンスＲｓを有し、ローカル出力（ＯＵＴ）において負荷インピーダンスＲＬを有するように示される。かかるインピーダンス値は同じであっても、そうでなくてもよい。しかしながら、記載の目的上、Ｒｓ及びＲＬの値は、特性インピーダンスＺ０（例えば５０Ω）において同じであることが仮定される。
【００６８】
前述の仮定により、図５の例におけるＲ１及びＲ２の値は、以下のように取得することができる。
【数５】
2019533400.tif 000007
式１及び２において、パラメータＫは、減衰ブロック１２０の減衰値を表す。留意されることだが、減衰が大きくなるにつれ、Ｒ１は一般に増加し、Ｒ２は一般に減少する。
【００６９】
図５を参照して、Ｍ２及びＭ３それぞれのオン抵抗Ｒｏｎが近似的にゼロと仮定すると、ネットワーク１として示される減衰ブロック１２０の一部分は、以下のように減衰ブロック１２０のフォワード利得及び位相シフト（例えば位相進み）に寄与し得る。
【数６】
2019533400.tif 000008
【００７０】
図５において、ネットワーク２として示される減衰ブロック１２０の一部分は、以下のように減衰ブロック１２０のフォワード利得及び位相シフト（例えば位相遅れ）に寄与し得る。
【数７】
2019533400.tif 000009
式３〜６においてω＝２πｆである。ここで、ｆは周波数であり、Ｒ２’は、Ｒ２及びＲＬの並列配列体の抵抗値である。
【００７１】
留意されることだが、図４及び５並びに式４及び６を参照すると、パラメータω、ＲＬ、Ｃｏｆｆ、Ｒ１及びＲ２は典型的に、所与の周波数、特性インピーダンス、スイッチングＦＥＴ構成及び減衰値に対して設定される。しかしながら、いくつかの実施形態において、補償容量Ｃｃの値は、式６の位相遅れが式４の位相進みを補償するように調整することができる。かかる位相補償により、図４及び５の減衰ブロック１０２／１２０に関連付けられる位相が所望の値となり又はその近くとなり得る。例えば、減衰ブロック１０２／１２０に関連付けられる補償済み位相は、基準モードと実質的に同じ位相ばらつきを有し得る。
【００７２】
留意されることだが、図４及び５を参照すると、ＣｏｆｆがＲ１と並列配列にあることにより、インピーダンス１／（（ｊωＣｏｆｆ））によって、入力ノードと出力ノードとの間の等価直列インピーダンスが、周波数が増加するにつれて小さくなる。その結果、周波数が高ければ高いほど減衰が小さくなる。逆に、減衰が高ければ高いほど、周波数は低くなる。
【００７３】
さらに留意されることだが、補償容量Ｃｃが、対応するシャント抵抗Ｒ２に並列に配列される。よって、補償容量Ｃｃのインピーダンス（１／（（ｊωＣｃ）））により、シャントアームの等価インピーダンスが小さくなり、その結果、減衰ブロックの減衰が大きくなる。すなわち、いくつかの実施形態において、補償容量Ｃｃは、Ｃｏｆｆの利得に対する影響を補償するべく選択することができる。これにより、減衰ブロックに対し、広い周波数範囲にわたる所望の利得プロファイル（例えば近似的に平坦なプロファイル）が達成される。いくつかの実施形態において、補償容量Ｃｃは、減衰ブロックのために、ここに記載される少なくともある程度の利得補償を与えるのと同様に、ここに記載される少なくともある程度の位相補償を与えるべく、選択することができる。
【００７４】
図６は、図３の例と同様であるが、単純さを目的としてまとめて１０２として示されるローカル減衰ブロックを有する減衰回路を示す。バイパス経路１０６及びグローバル位相補償回路１０８は、図３の例と実質的に同じである。
【００７５】
図６の例において、減衰回路は、減衰モードにあってよい。グローバル入力ノード（ＩＮ）において受信したＲＦ信号は、減衰されてグローバル出力ノード（ＯＵＴ）において与えられる。かかる減衰モードにおいて、バイパス経路１０６のグローバルバイパススイッチングＦＥＴ ＳＢｙｐａｓｓは、Ｃｏｆｆのグローバルオフ容量を与えるべくＯＦＦにされてよい。
【００７６】
図７は、図６のグローバルバイパス経路１０６及びグローバル位相補償回路１０８の回路表現１３０を示す。記載の目的上、グローバル位相補償回路１０８の抵抗ＲＧ１及びＲＧ２が実質的に同じであると仮定する。
【００７７】
図７において、回路表現１３０は、グローバル入力（ＩＮ）においてソースインピーダンスＲｓを有し、グローバル出力（ＯＵＴ）において負荷インピーダンスＲＬを有するように示される。かかるインピーダンス値は同じであっても、そうでなくてもよい。しかしながら、記載の目的上、Ｒｓ及びＲＬの値は、特性インピーダンスＺ０（例えば５０Ω）において同じであることが仮定される。さらに、抵抗ＲＧ１（及びひいては前述の仮定におけるＲＧ２）もまた、５０Ωの値を有すると仮定される。
【００７８】
前述の仮定により、ネットワーク１として示される回路１３０の一部分が、以下のように回路１３０のフォワード利得及び位相シフト（例えば位相進み）に寄与し得る。
【数８】
2019533400.tif 000010
【００７９】
図７において、ネットワーク２として示される回路１３０の一部分は、以下のように回路１３０のフォワード利得及び位相シフト（例えば位相遅れ）に寄与し得る。
【数９】
2019533400.tif 000011
【００８０】
留意されることだが、図６及び７並びに式８及び１０を参照すると、パラメータω、ＲＬ及びＣｏｆｆは典型的に、所与の周波数、特性インピーダンス及びグローバルバイパススイッチＦＥＴ（ＳＢｙｐａｓｓ）構成に対して設定される。しかしながら、いくつかの実施形態において、グローバル補償抵抗ＲＧ１及び補償容量ＣＧの値のいずれか一方又はその双方は、式１０の位相遅れが式８の位相進みを補償するように調整することができる。かかる位相補償により、図６及び７の回路１３０に関連付けられる位相が所望の値となり又はその近くとなり得る。
【００８１】
留意されることだが、図６及び７を参照すると、Ｃｏｆｆが２ＲＧ１と並列配列にあることにより、インピーダンス１／（（ｊωＣｏｆｆ））によって、入力ノードと出力ノードとの間の等価直列インピーダンスが、周波数が増加するにつれて小さくなる。その結果、周波数が高ければ高いほど減衰が小さくなる。逆に、減衰が高ければ高いほど、周波数は低くなる。
【００８２】
さらに留意されることだが、グローバル補償容量ＣＧは単独で、シャント容量とされる。すなわち、グローバル補償容量ＣＧのインピーダンス（１／（（ｊωＣＧ）））により、シャントアームの等価インピーダンスが小さくなる。その結果、グローバル減衰回路に対する減衰が大きくなる。すなわち、いくつかの実施形態において、グローバル補償容量ＣＧは、利得に対するＣｏｆｆの影響を補償するべく選択することができる。これにより、グローバル減衰回路に対し、広い周波数範囲にわたる所望の利得プロファイル（例えば近似的に平坦プロファイル）が達成される。いくつかの実施形態において、グローバル補償容量ＣＧは、グローバル減衰回路のために、ここに記載される利得補償の少なくとも一部を与えるのと同様に、ここに記載される位相補償の少なくとも一部を与えるように選択することができる。
【００８３】
いくつかの実施形態において、ここに記載される一つ以上特徴を有する位相補償回路は、プロセスばらつきの説明をつけるべく構成することができる。一例によれば、図８は、図５の回路表現１２０（これは、図４の減衰ブロック例１０２に対応する）と同様の回路表現１２０を示す。ここに記載されるように、バイパス容量のオフ容量（Ｃｏｆｆ）は、補償容量Ｃｃによって補償され得る位相変化をもたらす。図８の例のオフ容量（Ｃｏｆｆ）は、（例えば一つのウェハ上に一緒に作製された一定数のデバイス間の）プロセスばらつきを被り得るバイパススイッチトランジスタのＯＦＦ状態からもたらされる。すなわち、バイパススイッチトランジスタの、Ｃｏｆｆを含む一つ以上の電気的特性が、かかるプロセスばらつきに起因して変わり得る。したがって、かかるＣｏｆｆ（例えば式４又は８のような）に起因する位相変化も変わり得る。
【００８４】
図８は、かかるプロセスばらつき及び関連するＣｏｆｆの効果が、位相補償回路において説明可能であることを示す。例えば、シャントアームにおける複数の補償容量Ｃｃは、バイパススイッチトランジスタの容量（Ｃｏｆｆ）と同様に、プロセスばらつきによる影響を受けるように構成され得る。いくつかの実施形態において、かかる補償容量Ｃｃは、トランジスタ又はトランジスタ系デバイスとして構成することができる。その結果、バイパススイッチトランジスタ（Ｃｏｆｆ）に影響を与える任意のプロセスばらつきが、さらに補償容量Ｃｃにも影響を与える。例えば、適切なＣｏｆｆを有するバイパススイッチトランジスタがＭＯＳＦＥＴデバイスとして実装される場合、複数の補償容量Ｃｃはそれぞれが、ＭＯＳＦＥＴ又はＭＯＳＦＥＴ系デバイスとして実装され得る。したがって、バイパススイッチＭＯＳＦＥＴにおける任意のプロセス関連ばらつきもまた、補償容量ＣｃのＭＯＳＦＥＴデバイスに、ひいては、補償容量Ｃｃの、プロセスばらつきへの（例えばバイパススイッチＭＯＳＦＥＴにおいて現れるプロセスばらつきへの）依存性の実質的な除去又は低減に、影響を与える。
【００８５】
図８において、バイパススイッチＭＯＳＦＥＴ（Ｃｏｆｆ）及びＭＯＳＦＥＴデバイス間の前述の共通プロセスばらつきは、まとめて１２４として描かれる。様々な抵抗間のかかる共通プロセスばらつきも実装され得る。例えば、抵抗Ｒ１、Ｒ２（まとめて１２２として描く）も、同じプロセスばらつきを受ける同じタイプの抵抗器として実装され得る。
【００８６】
図８の例において、回路表現１２０及び関連プロセスばらつきは、個別の減衰ブロック及びそのバイパス経路の文脈において記載される。理解されることだが、一般にプロセスばらつきから独立した位相補償もまた、グローバルバイパス経路及び対応グローバル位相補償回路に実装することができる。
【００８７】
図９は、プロセスばらつきがどのようにして減衰器回路における位相変化に影響を与えるのか、及びかかる位相変化がどのようにして補償され得るのか、の一例を示す。図９において、周波数の関数としての（例えば式４においてのような）位相進みが、３つの異なるプロセスコーナーＦＦ、ＴＴ、ＳＳからもたらされる３つの異なるＲＣ値例に対して描かれる。
【００８８】
ここに記載されるように、かかる位相進みは典型的に、抵抗と容量との何らかの組み合わせ（例えばＲＣ）に依存する。すなわち、図８を参照して記載されるように、所与のバイパス回路及び対応位相補償回路間の容量及び抵抗へのプロセス依存性を除去又は低減することにより、位相補償の実効性を高めることができる。図９の例において、プロセス依存性の除去又は低減により、周波数軸に関して、位相遅れの形態で得られる位相補償（破線）の、対応位相進みとの対称性を高めることができる。いくつかの実施形態において、バイパス経路に起因する所与の位相進みと、補償回路に起因して得られる位相遅れとを実質的に対称とすることができるので、一定範囲の周波数に対し、正味の位相変化が近似的にゼロとなる。例えば、ＦＦ位相進みとＦＦ位相遅れとを、周波数軸について実質的に対称にすることができるので、所与の減衰ブロックにおける正味位相変化が、一定範囲の周波数に対して近似的にゼロになる。他例において、ＴＴ位相進み（プロセスばらつきに起因してＦＦ位相進みとは異なる）を、一定範囲の周波数にわたり実質的にゼロの位相変化を与えるべく、ＴＴ位相遅れによって補償することができる。
【００８９】
図１０〜１２は、図３の減衰回路１００に対して実装可能な異なる動作モードの例を示す。図１０において、減衰回路１００は、グローバルバイパススイッチＳＢｙｐａｓｓがＯＮとなりスイッチＳ１及びＳ２それぞれがＯＦＦとなるグローバルバイパスモードにあるように示される。したがって、ＲＦ信号は、経路１４０により示されるように引き回されることが図示される。かかるモードにおいて、ＲＦ信号は一般にＣｏｆｆ容量に従わず、ひいては、望しくない位相シフトが一般に生じない。
【００９０】
図１１において、減衰回路１００は、ＡｄＢの減衰が第１減衰ブロックにより与えられて第２減衰ブロック及び第３減衰ブロックそれぞれがバイパスされる減衰モードにあるように示される。したがって、グローバルバイパススイッチＦＥＴ ＳＢｙｐａｓｓがＯＦＦにされ、スイッチＳ１及びＳ２それぞれがＯＮにされる。さらに、第１ローカルバイパススイッチＦＥＴ Ｍ１ＡがＯＦＦにされ、シャントアームスイッチＦＥＴ Ｍ２Ａ、Ｍ３ＡそれぞれがＯＮにされる一方、第２ローカルバイパススイッチＦＥＴ Ｍ１Ｂ及び第３ローカルバイパススイッチＦＥＴ Ｍ１ＣそれぞれがＯＮにされる。
【００９１】
かかるモードにおいて、グローバルバイパススイッチＦＥＴ ＳＢｙｐａｓｓはグローバルＣｏｆｆを表し、得られるグローバル位相シフトは、ここに記載されるように、グローバル位相補償回路１０８によって補償することができる。ローカルレベルにおいて、第１ローカルバイパススイッチＦＥＴ Ｍ１ＡはローカルＣｏｆｆを表し、得られるローカル位相シフトは、ここに記載されるように、一般に１０４ａとして示されるローカル位相補償回路によって補償することができる。
【００９２】
図１２において、減衰回路１００は、（Ｂ＋Ｃ）ｄＢの減衰が第２減衰ブロック及び第３減衰ブロックにより与えられて第１減衰ブロックがバイパスされる減衰モードにあるように示される。したがって、グローバルバイパススイッチＦＥＴ ＳＢｙｐａｓｓがＯＦＦにされ、スイッチＳ１及びＳ２それぞれがＯＮにされる。さらに、第２ローカルバイパススイッチＦＥＴ Ｍ１Ｂ及び第３ローカルバイパススイッチＦＥＴ Ｍ１ＣそれぞれがＯＦＦにされ、シャントアームスイッチＦＥＴ Ｍ２Ｂ、Ｍ３Ｂ、Ｍ２Ｃ、Ｍ３ＣそれぞれがＯＮにされる一方、第１ローカルバイパススイッチＦＥＴ Ｍ１ＡがＯＮにされる。
【００９３】
かかるモードにおいて、グローバルバイパススイッチＦＥＴ ＳＢｙｐａｓｓはグローバルＣｏｆｆを表し、得られるグローバル位相シフトは、ここに記載されるように、グローバル位相補償回路１０８によって補償することができる。ローカルレベルにおいて、第１ローカルバイパススイッチＦＥＴ Ｍ１Ｂ及び第２ローカルバイパススイッチＦＥＴ Ｍ１Ｃそれぞれが、それぞれのローカルＣｏｆｆを表し、得られるローカル位相シフトは、ここに記載されるように、一般に１０４ｂ又は１０４ｃとして示されるそれぞれのローカル位相補償回路によって補償することができる。
【００９４】
図１３〜１６は、ここ（例えば図３及び１０〜１２）に記載されるグローバルバイパススイッチＦＥＴ（ＳＢｙｐａｓｓ）が、グローバルバイパスモードにあるとき及び減衰モードにあるときに、どのようにして望ましい性能を与えるべく構成することができるのかの例を示す。例えば、図１３は、いくつかの実施形態において、グローバルバイパススイッチＦＥＴ（ＳＢｙｐａｓｓ）が幅（Ｗ）寸法及び長さ（Ｌ）寸法を有し、所与のＬに対し、（ＯＮのときの）グローバルバイパススイッチＦＥＴにおける挿入損失が一般に、数量Ｗ／Ｌが増加するにつれて減少すること（プロット１５０に示される）を示す。すなわち、グローバルバイパスモード中に低い挿入損失が望ましい場合、グローバルバイパススイッチＦＥＴは、相対的に大きくなり得る。例えば、いくつかの実施形態において、グローバルバイパススイッチＦＥＴの幅Ｗは、約１〜２ｍｍもの大きさとなり得る。
【００９５】
いくつかの実施形態において、グローバルバイパススイッチＦＥＴは、相対的に大きなデバイスとなり得るので、ＯＦＦ状態にあるとき（例えば減衰モードにおいて）相対的に大きな寄生容量を与え得る。かかる寄生容量は、補償されない場合、何らかの望ましくない効果を引き起こし得る。
【００９６】
例えば、図１４は、グローバルバイパススイッチＦＥＴのサイズ（例えば所与のＬに対するＷ／Ｌ）が増加すると、減衰回路（例えば図３の１００）の不整合レベルが所定の均一レベルから有意に変化することを示す。図１４の例において、かかる均一レベルからの偏差は、曲線１５２として描かれる。
【００９７】
ここに記載されるように、（例えば図３における）バイパス補償容量ＣＧの使用により、曲線１５４に示されるようにさらに均一な不整合レベルを与えることもできる。かかる不整合の補償は、グローバルバイパススイッチＦＥＴが大きくなればなるほど有意になる。
【００９８】
図１３及び１４の例に基づくと、ここに記載される一つ以上特徴を有する減衰回路において、グローバルバイパススイッチＦＥＴのようなバイパススイッチＦＥＴは、挿入損失を低減するべく相対的に大きくなるように実装することができる。かかる大きなＦＥＴを使用することにより、増加した不整合レベルはいずれも、グローバル位相補償回路のような位相補償回路によって補償することができる。
【００９９】
ここに記載されるように、図３の例のような減衰回路が、利得ばらつきの補償と同様に、位相ばらつきの補償も与えることができる。いくつかの実施形態において、かかる利得ばらつきは、少なくとも部分的にグローバルバイパススイッチＦＥＴ（ＳＢｙｐａｓｓ）の寄生容量に起因し得る。他の視点から見れば、（減衰モードにあるときの）減衰回路により与えられる減衰レベルは、サイズ（例えば所与のＬに対してＷ／Ｌ）が変わるにつれて、望ましいレベルから変わり得る。
【０１００】
例えば、図１５は、ＦＥＴサイズ（Ｗ／Ｌ）が増加するにつれて望ましいレベルから減少する減衰レベルのプロット１５６を示す。かかる効果は典型的に、減衰回路がグローバルバイパス補償なしで動作しているときに生じる。減衰回路が、ここに記載されるグローバルバイパス補償回路を含むとき、減衰回路が与える減衰は、ＦＥＴサイズ（Ｗ／Ｌ）が増加しても（プロット１５８により描かれるように）有意に均一なままとなる。
【０１０１】
留意されることだが、前述の減衰効果が少なくとも部分的にグローバルバイパススイッチＦＥＴのオフ状態容量に起因するので、かかる減衰効果もまた、信号の周波数が減衰されるにつれて変化し得る。図１６は、いくつかの実施形態において、ＦＥＴのサイズが増加するにつれて、減衰レベルが、高い周波数に対しては、望ましいレベルから早期に減少し得ることを示す。動作周波数ｆ１、ｆ２、ｆ３及びｆ４が、ｆ１＜ｆ２＜ｆ３＜ｆ４となる値を有すると仮定する。かかる状況において、１６０として示されるように、最大周波数（ｆ４）の信号の減衰がまず、ＦＥＴサイズが増加するにつれて偏向し始める。２番目に大きな周波数（ｆ３）が次に、ＦＥＴサイズが増加するにつれて偏向し始める。３番目に大きな周波数（ｆ２）、それに引き続いて最小周波数（ｆ１）が同様に、ＦＥＴサイズが増加するにつれて偏向し始める。
【０１０２】
すなわち、いくつかの実施形態において、減衰回路が、ここに記載されるグローバルバイパス補償回路とともに動作するとき、図１６の例に示されるように、減衰レベルは、広い範囲の動作周波数に対して有意に均一のままとなる。かかる近似的に均一な減衰レベルは、一定の周波数範囲及び一定のＦＥＴサイズ範囲にわたってプロット１６２のように描かれる。
【０１０３】
ここに記載されるように、ローカル補償回路（例えば図３における１０４ａ、１０４ｂ、１０４ｃ）はローカル補償容量（例えば図３におけるＣ２Ａ、Ｃ３Ａ、Ｃ２Ｂ、Ｃ３Ｂ、Ｃ２Ｃ、Ｃ３Ｃ、及び図８におけるＣｃ）を含み得る。図１７Ａは、かかるローカル補償容量（Ｃ２として示される）を含むローカル補償経路１７０を示す。かかるローカル補償経路はまた、Ｃ２と並列の抵抗Ｒ２を有するように示される。
【０１０４】
図１７Ｂは、いくつかの実施形態において、図１７ＡのキャパシタンスＣ２が、所望のキャパシタンス値Ｃ２を与えるべく構成されたＦＥＴデバイス１７２として（例えばＭＯＳＦＥＴデバイスとして）実装可能なことを示す。例えば、ＦＥＴデバイス１７２のソース及びドレインを、抵抗Ｒ２の２つの端に接続することができ、ＦＥＴデバイス１７２のゲートを、ゲートバイアスなしでグランドすることができる。その結果、ＦＥＴデバイス１７２は、図１７ＡのＣ２と同様のキャパシタンスとして作用する。
【０１０５】
ローカル補償キャパシタンスが図１７Ｂの例のように実装されると、一定数の所望の特徴を達成することができる。例えば、ローカル補償容量素子は、様々なＦＥＴ（例えば図３におけるローカルバイパスＦＥＴ Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ）と本質的に一緒に作製することができる。他例において、前述の作製プロセス共通点を仮定すれば、キャパシタンスとして作用するＦＥＴデバイス１７２は、本質的に同じプロセスばらつきにより影響を受ける。このばらつきは、他のＦＥＴ（ローカルバイパスＦＥＴ Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃを含む）にも影響を与える。したがって、例えばＦＥＴデバイス１７２と他のＦＥＴとの間で、プロセスの独立性を達成することができる。
【０１０６】
図１８は、いくつかの実施形態において、ここに記載される一つ以上特徴を有する（例えば図２の減衰回路１００のような）減衰回路１００が、制御器１８０によって制御され得ることを示す。かかる制御器は、例えば、（例えば図１０においてのような）バイパスモードを達成するべく、又は（例えば図１１及び１２においてのような）様々な減衰モードを与えるべく、様々なスイッチを動作させる様々な制御信号を与えることができる。いくつかの実施形態において、制御器１８０は、ＭＩＰＩ（モバイル産業用プロセッサインタフェイス）機能を含むように構成することができる。
【０１０７】
図１９は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路１００の一部又はすべてが、半導体ダイ２００に実装可能なことを示す。かかるダイは、基板２０２を含み、位相／利得補償回路２０４（例えば図３のグローバル位相補償回路１０８及びローカル位相補償回路１０４ａ、１０４ｂ、１０４ｃのいずれか一方又はその双方）の少なくとも一部を基板２０２に実装することができる。例えば、グローバル補償容量ＣＧ及びローカル補償容量Ｃ２Ａ、Ｃ３Ａ、Ｃ２Ｂ、Ｃ３Ｂ、Ｃ２Ｃ、Ｃ３Ｃの一部又はすべてを、オンダイキャパシタとして実装することができる。
【０１０８】
図２０及び２１は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路１００の一部又はすべてが、パッケージ状モジュール３００に実装可能なことを示す。かかるモジュールは、一つ以上のダイ及び一つ以上の受動コンポーネントのような複数のコンポーネントを受容するべく構成されたパッケージ基板３０２を含み得る。
【０１０９】
図２０は、いくつかの実施形態において、パッケージ状モジュール３００が、図１９の例と同様の半導体ダイ２００を含み得ることを示す。したがって、かかるダイは、減衰回路１００の一部又はすべてを含み得る。位相／利得補償回路２０４（例えば図３のグローバル位相補償回路１０８及びローカル位相補償回路１０４ａ、１０４ｂ、１０４ｃのいずれか一方又はその双方）の少なくとも一部がダイ２００に実装される。
【０１１０】
図２１は、いくつかの実施形態において、パッケージ状モジュール３００が、減衰回路１００の一部を有する第１半導体ダイ２１０を含み得る一方、減衰回路１００の残りは、他のダイ２１２に、ダイの外側に（例えばパッケージ基板３０２に）、又はこれらの任意の組み合わせで実装される。かかる構成において、位相／利得補償回路２０４（例えば図３のグローバル位相補償回路１０８及びローカル位相補償回路１０４ａ、１０４ｂ、１０４ｃ）の一部を第１ダイ２１０に実装し、位相／利得補償回路２０４の残りを他のダイ２１２に、ダイの外側に（例えばパッケージ基板３０２に）、又はこれらの任意の組み合わせで実装することができる。
【０１１１】
図２２は、ここに記載される一つ以上の特徴を有する減衰器がどのようにしてＲＦシステム４００に実装可能となるかの非限定例を示す。かかるＲＦシステムは、ＲＦ信号の受信及び／又は送信を容易にするべく構成されたアンテナ４０２を含み得る。受信の文脈において、アンテナ４０２が受信したＲＦ信号は、（例えば帯域通過フィルタ４１０により）フィルタリングされ、減衰器１００を通過した後に低雑音増幅器（ＬＮＡ）４１２によって増幅される。かかるＬＮＡにより増幅されたＲＦ信号は、（例えば帯域通過フィルタ４１４により）フィルタリングされ、減衰器１００を通過して混合器４４０へと引き回される。混合器４４０は、中間周波数（ＩＦ）信号をもたらすべく発振器（図示せず）とともに動作し得る。かかるＩＦ信号は、（例えば帯域通過フィルタ４４２により）フィルタリングされ、減衰器１００を通過した後に中間周波数（ＩＦ）増幅器４１６へと引き回される。受信経路に沿った前述の減衰器１００のいくつか又はすべては、ここに記載される一つ以上の特徴を含み得る。
【０１１２】
送信の文脈において、ＩＦ信号は、ＩＦ増幅器４２０に与えられる。ＩＦ増幅器４２０の出力は、（例えば帯域通過フィルタ４４４）によりフィルタリングされ、減衰器１００を通過した後に混合器４４６へと引き回される。混合器４４６は、ＲＦ信号をもたらすべく発振器（図示せず）とともに動作し得る。かかるＲＦ信号は、（例えば帯域通過フィルタ４２２により）フィルタリングされ、減衰器１００を通過した後に電力増幅器（ＰＡ）４２４へと引き回される。ＰＡにより増幅されたＲＦ信号は、送信を目的として減衰器１００及びフィルタ  （例えば帯域通過フィルタ４２６）を介してアンテナ４０２へと引き回される。送信経路に沿った前述の減衰器１００のいくつか又はすべては、ここに記載される一つ以上の特徴を含み得る。
【０１１３】
いくつかの実施形態において、ＲＦシステム４００に関連付けられる様々な動作を、システム制御器４３０により制御し及び／又は容易にすることができる。かかるシステム制御器は、例えば、プロセッサ４３２と、非一時的コンピュータ可読媒体（ＣＲＭ）４３４のような記憶媒体とを含み得る。いくつかの実施形態において、ＲＦシステム４００における一つ以上の減衰器１００の動作に関連付けられる少なくともいくつかの制御機能を、システム制御器４３０により行うことができる。
【０１１４】
いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路は、受信（Ｒｘ）チェーンに沿って実装することができる。例えば、ダイバーシティ受信（ＤＲｘ）モジュールは、受信した信号の処理をダイバーシティアンテナの近くで達成可能とするように実装することができる。図２３は、かかるＤＲｘモジュールの一例を示す。
【０１１５】
図２３において、ダイバーシティ受信器モジュール３００が、図２０及び２１のジュール３００の一例となり得る。いくつかの実施形態において、かかるＤＲｘモジュールは、オフモジュールフィルタ５１３に結合することができる。ＤＲｘモジュール３００は、複数のコンポーネントを受容するべく構成されたパッケージ基板５０１と、パッケージ基板５０１に実装された受信システムとを含み得る。ＤＲｘモジュール３００は、ＤＲｘモジュール３００から出るように引き回されてシステムインテグレータ、設計者又は製造者にとって任意の所望帯域のためのフィルタをサポートするべく利用可能とされる一つ以上の信号経路を含み得る。
【０１１６】
図２３のＤＲｘモジュール３００は、ＤＲｘモジュール３００の入力部と出力部との間に一定数の経路を含むように示される。ＤＲｘモジュール３００はまた、入力部と出力部との間に、ＤＲｘ制御器５０２が制御するバイパススイッチ５１９によりアクティブにされるバイパス経路を含む。図２３が単数のバイパススイッチ５１９を描くにもかかわらず、いくつかの実装において、バイパススイッチ５１９は、多重スイッチ（例えば入力部の物理的近くに設けられた第１スイッチ、及び出力部の物理的近くに設けられた第２スイッチ）を含んでよい。図２３に示されるように、バイパス経路は、フィルタ又は増幅器を含まない。
【０１１７】
ＤＲｘモジュール３００は、第１マルチプレクサ５１１及び第２マルチプレクサ５１２を含む一定数のマルチプレクサ経路を含むように示される。マルチプレクサ経路は、第１マルチプレクサ５１１と、パッケージ基板５０１に実装された帯域通過フィルタ６１３ａ〜６１３ｄと、パッケージ基板５０１に実装された増幅器６１４ａ〜６１４ｄと、第２マルチプレクサ５１２とを含む一定数のオンモジュール経路を含む。マルチプレクサ経路は、第１マルチプレクサ５１１と、パッケージ基板５０１の外に実装された帯域通過フィルタ５１３と、増幅器５１４と、第２マルチプレクサ５１２とを含む一つ以上のオフモジュール経路を含む。増幅器５１４は、パッケージ基板５０１に実装された広帯域増幅器としてよく、パッケージ基板５０１の外に実装されてもよい。いくつかの実施形態において、増幅器６１４ａ〜６１４ｄ、５１４は、可変利得増幅器及び／又は可変電流増幅器としてよい。
【０１１８】
ＤＲｘ制御器５０２は、入力と出力との間にある複数の経路の一つ以上を選択的にアクティブにするべく構成することができる。いくつかの実装において、ＤＲｘ制御器５０２は、複数の経路の一つ以上を、ＤＲｘ制御器５０２が（例えば通信制御器から）受信した帯域選択信号に基づいて選択的にアクティブにするべく構成することができる。ＤＲｘ制御器５０２は、例えば、バイパススイッチ５１９の開閉により、増幅器６１４ａ〜６１４ｄ、５１４の有効化若しくは無効化により、マルチプレクサ５１１、５１２の制御により、又は他のメカニズムにより、当該経路を選択的にアクティブにすることができる。例えば、ＤＲｘ制御器５０２は、（例えばフィルタ６１３ａ〜６１３ｄ、５１３と増幅器６１４ａ〜６１４ｄ、５１４との間の）経路に沿って、又は増幅器６１４ａ〜６１４ｄ、５１４の利得を実質的にゼロに設定することにより、スイッチを開閉することができる。
【０１１９】
図２３のＤＲｘモジュール例３００において、増幅器６１４ａ〜６１４ｄ、５１４のいくつか又はすべてには、ここに記載される一つ以上の特徴を有する減衰回路１００を設けることができる。例えば、かかる増幅器はそれぞれが、入力側に実装された減衰回路１００を有するように示される。いくつかの実施形態において、所与の増幅器が、入力側及び／又は出力側に減衰回路を有し得る。
【０１２０】
いくつかの実装において、ここに記載される一つ以上の特徴を有するアーキテクチャ、デバイス及び／又は回路は、無線デバイスのようなＲＦデバイスに含めることができる。かかるアーキテクチャ、デバイス及び／又は回路は、無線デバイスに直接、ここに記載される一つ以上のモジュラー形態で、又はこれらの何らかの組み合わせで実装することができる。いくつかの実施形態において、かかる無線デバイスは、例えば、携帯電話機、スマートフォン、電話機能あり又はなしのハンドヘルド無線デバイス、無線タブレット、無線ルータ、無線アクセスポイント、無線基地局等を含み得る。理解されることだが、無線デバイスの文脈で記載されているにもかかわらず、本開示の一つ以上の特徴は、基地局のような他のＲＦシステムに実装することもできる。
【０１２１】
図２４は、ここに記載される一つ以上の有利な特徴を有する無線デバイス例７００を描く。図２２及び２３を参照して記載されるように、ここに記載される一つ以上の特徴を有する一つ以上の減衰器は、かかる無線デバイスにおいて一定数の場所に実装可能である。例えば、いくつかの実施形態において、かかる有利な特徴は、一つ以上の低雑音増幅器（ＬＮＡ）を有するダイバーシティ受信（ＤＲｘ）モジュール３００のようなモジュールに実装可能である。かかるＤＲｘモジュールは、図２０、２１及び２３を参照してここに記載されるように構成することができる。いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰器は、ＬＮＡの前及び／又は後ろにおいてＲＦ信号経路に沿って実装可能である。
【０１２２】
図２４の例において、ＰＡモジュール７１２における電力増幅器（ＰＡ）は、それぞれのＲＦ信号を、増幅及び送信対象のＲＦ信号を生成するべく構成し及び動作させることができる送受信器７１０から受信し、受信した信号を処理することができる。送受信器７１０は、ユーザに適切なデータ及び／又は音声信号と送受信器７１０に適切なＲＦ信号との間の変換を与えるべく構成されたベース帯域サブシステム７０８と相互作用をするように示される。送受信器７１０は、無線デバイス７００の動作を目的として電力を管理するべく構成された電力管理コンポーネント７０６に接続されるように示される。かかる電力管理はまた、無線デバイス７００のベース帯域サブシステム７０８及び他のコンポーネントの動作を制御することができる。
【０１２３】
ベース帯域サブシステム７０８は、ユーザに与えられ及びユーザから受信する音声及び／又はデータの様々な入力及び出力を容易にするべくユーザインタフェイス７０２に接続されるように示される。ベース帯域サブシステム７０８はまた、無線デバイスの動作を容易にし及び／又はユーザのための情報記憶を与えるデータ及び／又は命令を記憶するように構成されたメモリ７０４に接続することもできる。
【０１２４】
図２４の例において、ＤＲｘモジュール３００は、一つ以上のダイバーシティアンテナ（例えばダイバーシティアンテナ７３０）とＡＳＭ７１４との間に実装することができる。かかる構成により、ダイバーシティアンテナ７３０を介して受信されたＲＦ信号を、ダイバーシティアンテナ７３０からのＲＦ信号の損失がほとんど若しくは全く存在せず、及び／又は当該ＲＦ信号への雑音の付加がほとんど若しくは全く存在せず、処理することができる（いくつかの実施形態においてＬＮＡによる増幅を含む）。ＤＲｘモジュール３００からの当該処理済み信号はその後、一つ以上の信号経路を介してＡＳＭへと引き回すことができる。
【０１２５】
図２４の例において、主要アンテナ７２０は、例えば、ＰＡモジュール７１２からのＲＦ信号の送信を容易にするべく構成することができる。いくつかの実施形態において、受信動作もまた、主要アンテナを介して達成することができる。
【０１２６】
一定数の他の無線デバイス構成が、ここに記載される一つ以上の特徴を利用し得る。例えば、無線デバイスは、多重帯域デバイスとする必要がない。他例において、無線デバイスは、ダイバーシティアンテナのような付加的なアンテナ、並びにＷｉ−Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）及びＧＰＳのような付加的な接続特徴を含んでよい。
【０１２７】
本明細書及び特許請求の範囲全体にわたり、文脈上そうでないことが明らかでない限り、「含む」等の用語は、排他的又は網羅的な意味とは反対の包括的意味に、すなわち「〜を含むがこれらに限られない」との意味に解釈すべきである。ここで一般に使用される用語「結合」は、直接接続されるか又は一つ以上の中間要素を介して接続されるかいずれかとなり得る２以上の要素を言及する。加えて、用語「ここ」、「上」、「下」及び同様の趣旨の用語は、本願において使用される場合、本願全体を言及し、本願の任意の特定部分を言及するわけではない。文脈が許容する場合、単数又は複数を使用する上述の詳細な説明における用語はそれぞれ、複数又は単数をも含み得る。２つ以上の項目のリストを参照する用語「又は」及び「若しくは」について、当該用語は以下の解釈のすべてをカバーする。すなわち、当該リストの任意の項目、当該リストのすべての項目、及び当該リストの項目の任意の組み合わせである。
【０１２８】
本発明の実施形態の上記詳細な説明は、排他的であることすなわち本発明を上記開示の正確な形態に制限することを意図しない。本発明の及びその例の特定の実施形態が例示を目的として上述されたが、当業者が認識するように、本発明の範囲において様々な均等の修正も可能である。例えば、プロセス又はブロックが所与の順序で提示されるが、代替実施形態は、異なる順序でステップを有するルーチンを行うこと又はブロックを有するシステムを用いることができ、いくつかのプロセス又はブロックは削除、移動、追加、細分化、結合、及び／又は修正することができる。これらのプロセス又はブロックはそれぞれが、様々な異なる態様で実装することができる。また、プロセス又はブロックが直列的に行われるように示されることがあるが、これらのプロセス又はブロックは、その代わりに、並列して行い又は異なる時に行うこともできる。
【０１２９】
ここに与えられた本発明の教示は、必ずしも上述のシステムに限られることがなく、他のシステムにも適用することができる。上述の様々な実施形態要素及び行為は、さらなる実施形態を与えるべく組み合わせることができる。
【０１３０】
本発明のいくつかの実施形態が記載されたが、これらの実施形態は、例のみとして提示されており、本開示の範囲を制限することを意図しない。実際のところ、ここに記載される新規な方法及びシステムは、様々な他の形態で具体化することができる。さらに、ここに記載される方法及びシステムの形態における様々な省略、置換及び変更が、本開示の要旨から逸脱することなくなし得る。添付の特許請求の範囲及びその均等物が、本開示の範囲及び要旨に収まるかかる形態又は修正をカバーすることが意図される。
【図１】
2019533400.tif 000016
【図２】
2019533400.tif 000017
【図３】
2019533400.tif 000018
【図４】
2019533400.tif 000019
【図５】
2019533400.tif 000020
【図６】
2019533400.tif 000021
【図７】
2019533400.tif 000022
【図８】
2019533400.tif 000023
【図９】
2019533400.tif 000024
【図１０】
2019533400.tif 000025
【図１１】
2019533400.tif 000026
【図１２】
2019533400.tif 000027
【図１３】
2019533400.tif 000028
【図１４】
2019533400.tif 000029
【図１５】
2019533400.tif 000030
【図１６】
2019533400.tif 000031
【図１７Ａ】
2019533400.tif 000032
【図１７Ｂ】
2019533400.tif 000033
【図１８】
2019533400.tif 000034
【図１９】
2019533400.tif 000035
【図２０】
2019533400.tif 000036
【図２１】
2019533400.tif 000037
【図２２】
2019533400.tif 000038
【図２３】
2019533400.tif 000039
【図２４】
2019533400.tif 000040
【国際調査報告】
2019533400.tif 000041
2019533400.tif 000042