(57)【要約】  本書に記載の実施形態は、基板処理システムのパルス制御システムに関する。パルス制御システムは、電源、システムコントローラ、及びパルス形状コントローラを含む。パルス形状コントローラは電源に連結され、システムコントローラと通信を行う。パルス形状コントローラは、第１のスイッチアセンブリと第２のスイッチアセンブリを含む。第１のスイッチアセンブリは、第１の端部と第２の端部を有する第１のスイッチを含む。第１のスイッチは開放状態と閉鎖状態との間で設定可能である。第２のスイッチアセンブリは、第１の端部と第２の端部を有する第２のスイッチを含む。第１のスイッチは閉鎖状態にあり、第２のスイッチは開放状態にある。閉鎖状態にある第１のスイッチは、電源によって供給されるパルスが、パルス形状コントローラを介して伝わることができるように構成されている。【選択図】図２
2019532173.tif 000002
【特許請求の範囲】
【請求項１】
パルス制御システムであって、前記パルス制御システムは、
電源と、
システムコントローラと、
前記電源と連結され、前記システムコントローラと通信を行うパルス形状コントローラを備え、前記パルス形状コントローラは、
連結された第１の端部と第２の端部を備える第１のスイッチであって、開放状態と閉鎖状態との間で設定可能な第１のスイッチを有する第１のスイッチアセンブリと、
第１の端部と第２の端部を備える第２のスイッチであって、前記開放状態と前記閉鎖状態との間で設定可能な第２のスイッチを有する第２のスイッチアセンブリとを備え、前記第１のスイッチは前記閉鎖状態にあり、前記第２のスイッチは開放状態にあり、また、前記閉鎖状態にある前記第１のスイッチは、前記電源によって供給されるパルスが、前記パルス形状コントローラを介して伝播することができるように構成されており、
前記パルス形状コントローラは、前記システムコントローラが前記パルスの終端を判定すると、前記第１のスイッチを前記閉鎖状態と前記開放状態との間で変化させ、かつ前記第２のスイッチを前記開放状態と前記閉鎖状態との間で変化させるように構成される、パルス制御システム。
【請求項２】
前記第１のスイッチアセンブリは更に、
前記第１のスイッチと並列な第１のダイオードを備える、請求項１に記載のパルス制御システム。
【請求項３】
前記第２のスイッチアセンブリは更に、
前記第２のスイッチと並列な第２のダイオードを備える、請求項２に記載のパルス制御システム。
【請求項４】
前記パルス形状コントローラは更に、
前記第１のスイッチと前記第２のスイッチとを少なくとも部分的に取り囲む冷却システムを備える、請求項１に記載のパルス制御システム。
【請求項５】
前記冷却システムは更に、
前記第１のスイッチを少なくとも部分的に取り囲むように配置された第１の流入口と第１の排出口を有する第１のハウジングと
前記第２のスイッチを少なくとも部分的に取り囲む第２の流入口と第２の排出口を有する第２のハウジングと
ポンプと、
前記第１のハウジングと前記ポンプとの間に延在する第１の導管と、
前記ポンプと前記第２のハウジングとの間に延在する第２の導管と、
前記第１のハウジングと前記第２のハウジングとの間に延在する第３の導管と、
を備える、請求項４に記載のパルス制御システム。
【請求項６】
前記冷却システムは更に、
前記ポンプと前記第２のハウジングとの間に配置された熱交換器を備える、請求項５に記載のパルス制御システム。
【請求項７】
基板処理チャンバであって、
側壁と底部を有するチャンバ本体、
内部空間を形成する側壁の上に配置されたリッドアセンブリであって、基板の表面上にスパッタリングして堆積することができる材料源を提供するように構成されたターゲットを有するリッドアセンブリ、及び、
前記リッドアセンブリの下方の前記内部空間に配置された基板支持アセンブリであって、処理中に基板を支持するように構成された基板支持アセンブリ、
を備える基板処理チャンバと、
パルス制御システムであって、
電源、
システムコントローラ、及び
前記電源及び前記基板処理チャンバに連結されたパルス形状コントローラであって、前記システムコントローラと通信を行うパルス形状コントローラ、
を備えるパルス制御システムと、
を備える基板処理システムであって、
前記パルス形状コントローラは、
前記電源に連結された第１の端部と前記ターゲットに連結された第２の端部とを備える第１のスイッチであって、開放状態と閉鎖状態との間で設定可能な第１のスイッチを有する第１のスイッチアセンブリ、及び、
接地に連結された第１の端部と前記ターゲットに連結された第２の端部とを有する第２のスイッチアセンブリであって、前記第２のスイッチは前記開放状態と前記閉鎖状態との間で設定可能で、前記第１のスイッチは前記閉鎖状態にあり、前記第２のスイッチは開放状態にあり、また、前記閉鎖状態にある前記第１のスイッチは、前記電源によって供給されるパルスが、前記パルス形状コントローラを介して前記ターゲットまで伝播できるように構成される、第２のスイッチアセンブリを備え、
前記パルス形状コントローラは、前記パルス形状コントローラが前記パルスの終端に対応するパルスピークを検出することに応答して、前記第１のスイッチを前記閉鎖状態と前記開放状態との間で変化させ、かつ前記第２のスイッチを前記開放状態と前記閉鎖状態との間で変化させるように構成される、基板処理システム。
【請求項８】
前記第１のスイッチアセンブリは更に、
前記第１のスイッチと並列な第１のダイオードを備える、請求項７に記載の基板処理システム。
【請求項９】
前記第２のスイッチアセンブリは更に、
前記第２のスイッチと並列な第２のダイオードを備える、請求項８に記載の基板処理システム。
【請求項１０】
前記パルス形状コントローラは更に、
前記第１のスイッチと前記第２のスイッチとを少なくとも部分的に取り囲む冷却システムを備える、請求項７に記載の基板処理システム。
【請求項１１】
前記冷却システムは更に、
前記第１のスイッチを少なくとも部分的に取り囲むように配置された第１の流入口と第１の排出口を有する第１のハウジングと、
前記第２のスイッチを少なくとも部分的に取り囲む第２の流入口と第２の排出口を有する第２のハウジングと
ポンプと、
前記第１のハウジングと前記ポンプとの間に延在する第１の導管と、
前記ポンプと前記第２のハウジングとの間に延在する第２の導管と、
前記第１のハウジングと前記第２のハウジングとの間に延在する第３の導管と、
を備える、請求項１０に記載の基板処理システム。
【請求項１２】
前記冷却システムは更に、
前記ポンプと前記第２のハウジングとの間に配置された熱交換器を備える、請求項１１に記載の基板処理システム。
【請求項１３】
ダイオードは、前記第２のスイッチの前記第１の端部と接地との間に配置される、請求項７に記載の基板処理システム。
【請求項１４】
前記電源は、
第１の端部と、前記パルス形状コントローラと通信を行う第２の端部を有するスイッチと、
前記第１の端部に連結されたＤＣ電源と、
を備える、請求項７に記載の基板処理システム。
【請求項１５】
高電力インパルスマグネトロンスパッタリング中にパルスを成形する方法であって、
第１のスイッチが閉鎖状態にあり、第２のスイッチが開放状態にあるように、前記第１のスイッチと前記第２のスイッチを有するパルス形状コントローラを初期化することと、
前記パルス形状コントローラを介して基板処理チャンバのターゲットに提供されたパルスの終端に対応してパルスピークが発生したかどうかを判定すること、及び、
前記パルスピークが発生したという判定に応答して、前記第１のスイッチを前記閉鎖状態から前記開放状態に切り替え、前記第２のスイッチを前記開放状態から前記閉鎖状態に切り替えることによって、前記ターゲットを放電すること
を含む、パルスを成形する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
［０００２］  本書に記載の実施形態は概して基板処理システムに関し、より具体的には、処理チャンバで使用するためのパルス形状システムに関する。
【背景技術】
【０００２】
［０００３］  関連技術の説明
［０００４］  半導体産業がより高い性能とより優れた機能性を有する新世代の集積回路（ＩＣ）を導入するにつれ、このようなＩＣを形成する要素の密度は増大し、その一方で、個々の部品又は要素の寸法、サイズ及び間隔は減少している。これまで、このような減少は、フォトリソグラフィを用いて構造を画定する能力によってのみ制限されていたが、マイクロメートル又はナノメートル単位で測定される寸法を有するデバイスの幾何学的形状は、導電性インターコネクトの導電率、インターコネクト間に使用される絶縁材料の誘電率、小さな構造のエッチング、或いは、３Ｄ  ＮＡＮＤフォーム処理又はＤＲＡＭフォーム処理における他の課題など、新たな限定要因を生み出している。このような制限は、より耐久性があり、熱伝導率がより高く、硬度がより高いハードマスクによって利益が得られることがある。
【０００３】
［０００５］  高電力インパルスマグネトロンスパッタリング（ＨｉＰＩＭＳ）堆積中には、最大−２ｋＶの２５μｓパルスが、２〜８ｋＨｚの周波数でターゲットに印加されうる。カーボンターゲットでは、基板処理チャンバの電流は、最大１５０Ａピークまで急上昇することがある。金属ターゲットでは、処理チャンバの電流は、最大４００Ａピークまで急上昇することがある。パルスの電源が切られたとき、システムには十分なエネルギーが残っており、ターゲットに印加される電圧が放電されるまで、スパッタリングと堆積が継続する。典型的な場合には、これが更に２５μｓ継続可能である。この放電中、電圧の低下はイオンエネルギーの低下を引き起こす。したがって、低エネルギーイオン堆積は、基板上に形成される膜の密度を低下させる結果となる。従来の処理は、ハードアーク（ｈａｒｄ  ａｒｃｓ）及びターゲット表面上でのマイクロアーク（ｍｉｃｒｏ−ａｒｃｉｎｇ）によって生じる粒子に悩まされている。再堆積による小結節又は不純物がターゲット表面上に形成され、電荷を増大させ、マイクロ放電を引き起こし、粒子を生む結果となる。
【０００４】
［０００６］  したがって、基板処理システムを改善する必要がある。
【発明の概要】
【０００５】
［０００７］  本書に示した実施形態は概して、基板処理システムのためのパルス制御システムに関する。パルス制御システムは、電源、システムコントローラ、及びパルス形状コントローラを含む。パルス形状コントローラは電源に連結され、システムコントローラと通信を行う。パルス形状コントローラは、第１のスイッチアセンブリと第２のスイッチアセンブリを含む。第１のスイッチアセンブリは、第１の端部と第２の端部を有する第１のスイッチを含む。第１のスイッチは開放状態と閉鎖状態との間で設定可能である。第２のスイッチアセンブリは、第１の端部と第２の端部を有する第２のスイッチを含む。第２のスイッチは開放状態と閉鎖状態との間で設定可能である。第１のスイッチは閉鎖状態にあり、第２のスイッチは開放状態にある。閉鎖状態にある第１のスイッチは、電源によって供給されるパルスが、パルス形状コントローラを介して伝わることができるように構成される。コントローラは、第１のスイッチを閉鎖状態と開放状態との間で変化させ、かつ第２のスイッチを開放状態と閉鎖状態との間で変化させるように構成される。
【０００６】
［０００８］  別の実施形態では、基板処理システムが本書で開示される。基板処理システムは、基板処理チャンバと、基板処理チャンバに連結されたパルス制御システムとを含む。基板処理チャンバは、チャンバ本体、リッドアセンブリ、及び基板支持アセンブリを含む。チャンバ本体は、側壁及び底部を有する。リッドアセンブリは、内部空間を形成する側壁の上に配置される。リッドアセンブリは、スパッタされて基板の表面上に堆積しうる材料源を提供するように構成されている。基板支持アセンブリは、リッドアセンブリ下方の内部空間に配置される。基板支持アセンブリは、処理中に基板を支持するように構成される。パルス制御システムは、電源、コントローラ、及びパルス形状コントローラを含む。パルス形状コントローラは、電源及び基板処理チャンバに連結される。パルス形状コントローラはコントローラと通信を行う。パルス形状コントローラは、第１のスイッチアセンブリと第２のスイッチアセンブリを含む。第１のスイッチアセンブリは、第１の端部と第２の端部を有する第１のスイッチを有する。第１の端部は電源に連結され、第２の端部はターゲットに連結される。第１のスイッチは開放状態と閉鎖状態との間で設定可能である。第２のスイッチアセンブリは、第１の端部と第２の端部を有する第２のスイッチを含む。第２のスイッチの第１の端部は接地に連結される。第２のスイッチの第２の端部はターゲットに連結される。第１のスイッチは閉鎖状態にある。第２の状態は開放状態にある。閉鎖状態にある第１のスイッチは、電源によって供給されるパルスが、パルス形状コントローラを介してターゲットまで伝播することができるように構成される。コントローラは、ターゲットに供給されたパルスのパルスピークの検出に応答して、第１のスイッチを閉鎖状態と開放状態との間で変化させ、かつ第２のスイッチを開放状態と閉鎖状態との間で変化させるように構成される。
【０００７】
［０００９］  別の実施形態では、高電力インパルスマグネトロンスパッタリング中にパルスを成形する方法が本書で開示される。コントローラは、第１のスイッチが閉鎖状態にあり、かつ第２のスイッチが開放状態にあるように、第１のスイッチと第２のスイッチを有するパルス形状コントローラを初期化する。コントローラは、パルス形状コントローラを介して基板処理チャンバのターゲットに提供されたパルスに応答して、パルスピークが発生したかどうかを判定する。パルスピークが発生したという判定に応答して、コントローラは、第１のスイッチを閉鎖状態から開放状態に切り替え、第２のスイッチを開放状態から閉鎖状態に切り替えることによって、ターゲットを放電する。
【０００８】
［００１０］  上述の本開示の特徴を詳細に理解しうるように、上記で簡単に要約された本開示のより具体的な説明が、実施形態を参照することによって得られ、一部の実施形態は、付随する図面に例示されている。しかし、添付の図面は本開示の典型的な実施形態のみを示すものであり、したがって、本開示の範囲を限定するものと見なすべきではなく、本開示は他の等しく有効な実施形態も許容しうることに留意されたい。
【図面の簡単な説明】
【０００９】
【図１】一実施形態による、高電力インパルスマグネトロンスパッタリング（ＨｉＰＩＭＳ）プロセスを用いた、材料のスパッタ堆積に適した物理的気相堆積（ＰＶＤ）処理チャンバを示す。
【図２】一実施形態による、パルス形状コントローラシステムを示す。
【図３】一実施形態による、ＨｉＰＩＭＳ堆積でパルスを成形するアセンブリ方法を示す。
【発明を実施するための形態】
【００１０】
［００１４］  明確にするために、適用可能である場合には、図に共通する同一の要素を示すのに同一の参照番号を使用した。また、一実施形態の要素を、本書に記載の他の実施形態で利用するために有利に適合させることがある。
【００１１】
［００１５］  図１は、高電力インパルスマグネトロンスパッタリング（ＨＩＰＩＭＳ）処理を使用して材料をスパッタ堆積するのに適した、物理的気相堆積（ＰＶＤ）処理チャンバ１００（例えば、スパッタ処理チャンバ）を示す。処理チャンバ１００は、処理領域１０４を画定するチャンバ本体１０２を含む。チャンバ本体１０２は、側壁１０６及び底部１０８を含む。チャンバリッドアセンブリ１１０は、チャンバ本体１０２の最上部に装着される。チャンバ本体１０２は、アルミニウム又は他の適切な材料から製造されうる。基板アクセスポート１１２は、チャンバ本体１０２の側壁１０６を通って形成され、基板１０１の処理チャンバ１００内外への移送を促進する。アクセスポート１１２は、移送チャンバ及び／又は基板処理システムの他のチャンバに連通していてよい。
【００１２】
［００１６］  チャンバリッドアセンブリ１１０は概して、ターゲット１２０と、ターゲット１２０に連結された接地シールドアセンブリ１２２とを含む。ターゲット１２０は、ＰＶＤ処理中に基板１０１の表面にスパッタ及び堆積させることができる材料源を提供する。ターゲット１２０は、ＤＣスパッタリング中にプラズマ回路のカソードとして機能する。ターゲット１２０は、堆積層に用いられる材料、又はチャンバの中で形成される堆積層の要素から製造されうる。電源１２４（図２でより詳細に説明される）などの高電圧電源は、ターゲットからの材料のスパッタリングを促進するためにターゲット１２０に接続される。一実施形態では、ターゲット１２０は、グラファイト、アモルファスカーボン、それらの組み合わせなどを含む、炭素含有材料から製造されうる。
【００１３】
［００１７］  ターゲット１２０は概して、周辺部分１２６及び中央部分１２８を含む。周辺部分１２６は、チャンバ１００の側壁１０６上に配置されている。ターゲット１２０の中央部分１２８は、基板支持体１３０の上に配置された基板１０１の表面に向かってわずかに延びる湾曲面を有しうる。一実施形態では、ターゲット１２０と基板支持体１３０との間の間隔は、約５０ｍｍから約２５０ｍｍの間に維持される。
【００１４】
［００１８］  チャンバリッドアセンブリ１１０は、マグネトロンカソード１３２を更に含みうる。一実施形態では、マグネトロンカソード１３２は、ターゲット１２０の上方に装着され、処理中にターゲット１２０からの材料の効率的なスパッタリングを強化する。マグネトロンカソード１３２は、基板１０１全域にわたり一貫したターゲットエロージョン及び均一な堆積を保証しつつ、効率的な処理制御及び調整された膜特性を可能にする。
【００１５】
［００１９］  リッドアセンブリ１１０の接地シールドアセンブリ１２２は、接地フレーム１３４及び接地シールド１３６を含む。接地シールド１３６は、接地フレーム１３４によって周辺部分１２６に連結されており、処理空間１０４内で、ターゲット１２０の中央部分１２８の下に上部処理領域１３８を画定している。接地フレーム１３４は、接地シールド１３６をターゲット１２０から電気的に絶縁し、その一方で側壁１０６を通して処理チャンバ１００のチャンバ本体１０２への接地経路を提供する。接地シールド１３６は、上部処理領域１３８内部での処理中に生成されるプラズマを抑制し、ターゲット源材料をターゲット１２０の制限された中央部分１２８から除去し、これにより、除去されたターゲット源材料が、主にチャンバ側壁１０６ではなく基板表面に堆積可能となる。
【００１６】
［００２０］  処理チャンバ１００は更に、内部に配置された基板支持アセンブリ１４０を含む。基板支持アセンブリ１４０は、シャフト１４２及びシャフト１４２に連結された基板支持体１４４を含む。基板支持体１４４は、処理中に基板１０１を支持するように構成された基板受容面１４６を含む。シャフト１４２はチャンバ本体１０２の底部１０８を通って延在し、リフト機構１５６に連結される。リフト機構１５６は、下部の移送位置と上部の処理位置との間で基板支持体１４４を移動させるように構成される。ベローズ１４８はシャフト１４２に外接し、チャンバ本体１０２とシャフト１４２との間に可撓性の密閉を提供するように構成される。
【００１７】
［００２１］  基板支持体１４４は、静電チャックであってよく、電極１７０を有しうる。基板支持体１４４は、静電チャック（ＥＳＣ）の実施形態を用いる際に、絶縁導電両型基板１０１を保持するために、反対電荷の引力を使用し、ＤＣ電源１７２により電力供給される。基板支持体１４４は、誘電体本体内部に埋設された電極を含むことができる。ＤＣ電源１７２は、約２００ボルトから約２０００ボルトのＤＣチャッキング電圧を電極に供給しうる。ＤＣ電源１７２はまた、基板１０１をチャック及びデチャックするためのＤＣ電流を電極へ向けることによって電極１７０の動作を制御するためのシステムコントローラを含みうる。加えて、基板１０１が堆積処理の一又は複数の段階において、プラズマ内に形成されたイオンと衝突するように、バイアスは、源１７８から基板支持体１４４のバイアス電極１７６に提供されうる。
【００１８】
［００２２］  処理チャンバ１００は更に、シャドウフレーム１５０及びチャンバシールド１５２を含みうる。シャドウフレームは、基板支持体アセンブリ１４０の外縁上に配置される。シャドウフレーム１５０は、ターゲット１２０から基板表面の所望の位置までスパッタされる源材料の堆積を制限するように構成される。チャンバシールド１５２は、チャンバ本体１０２の内壁に配置される。チャンバシールド１５２は、処理空間１０４に向かって内向きに延在するリップ１５４を含む。リップ１５４は、基板支持アセンブリ１４０の周囲に配置されたシャドウフレーム１５０を支持するように構成される。基板支持体１４４が処理のために上部位置まで上昇すると、基板受容面１４６に配置された基板１０１の外側エッジがシャドウフレーム１５０によって係合され、シャドウフレーム１５０は持ち上げられ、チャンバシールド１５２から離間される。基板支持体１４４がアクセスポート１１２に隣接した移送位置まで下げられると、シャドウフレーム１５０は、チャンバシールド１５２まで後退する。基板１０１を基板支持体１４４の上方に持ち上げて、移送機構による基板１０１へのアクセスを容易にするために、リフトピン（図示せず）は、基板支持体１４４を通って選択的に動かされる。
【００１９】
［００２３］  処理空間１０４内に処理ガスを供給するため、ガス源１１４はチャンバ本体１０２に連結される。一実施形態では、処理ガスは、不活性ガス、非反応性ガス、及び必要であれば反応性ガスを含みうる。ガス源１１４によって供給される処理ガスの例には、限定するものではないが、アルゴンガス（Ａｒ）、ヘリウム（Ｈｅ）、ネオンガス（Ｎｅ）、クリプトン（Ｋｒ）などが含まれる。
【００２０】
［００２４］  処理チャンバ１００は、ポンピングポート１１６及びポンピング装置１１８を更に含む。ポンピングポート１１６は、チャンバ本体１０２の底部１０８を通って形成されうる。ポンピング装置１１８は、内部を排気し圧力制御するために処理空間１０４に連結される。一実施例では、ポンピング装置１１８は、約１ｍＴｏｒｒから約５００ｍＴｏｒｒの間の圧力で処理チャンバ１００を維持するように構成されうる。
【００２１】
［００２５］  システムコントローラ１９０は処理チャンバ１００に連結される。システムコントローラ１９０は、中央処理装置（ＣＰＵ）１９２、メモリ１９４、及び支援回路１９６を含む。システムコントローラ１９０は、ガス源１１４からのガス流の制御、及びターゲット１２０のイオン衝撃の制御を行って、処理シーケンスを制御するために用いられる。ＣＰＵ１９２は、工業環境で使用することができる汎用コンピュータプロセッサの任意の形態になりうる。ソフトウェアルーチンは、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、フロッピー若しくはハードディスクドライブ、又はデジタルストレージの他の形態などのメモリ１９４に記憶することができる。支援回路１９６は、通常、ＣＰＵ１９２に連結される。ソフトウェアルーチンは、ＣＰＵ１９２によって実行されると、本開示に従って処理が実行されるよう、ＣＰＵを処理チャンバ１００を制御する特定目的のコンピュータ（システムコントローラ１９０）に変換する。ソフトウェアルーチンはまた、処理チャンバ１００から離れて配置された第２のコントローラ（図示されず）によって格納及び／又は実行されてもよい。処理中に、材料がターゲット１２０からスパッタされ、基板１０１の表面に堆積される。幾つかの構成では、ターゲット１２０は、ガス源１１４により供給される処理ガスから形成されるプラズマを生成及び維持するために電源１２４によって、接地又は基板支持体１４４に対してバイアスされる。プラズマで発生したイオンは、ターゲット１２０に向かって加速され、ターゲット１２０に衝突し、ターゲット材料がターゲット１２０から除去されるようにする。除去されたターゲット材料は、基板１０１に所望の結晶構造及び／又は組成物を有する層を形成する。ＲＦ、ＤＣ又は高速スイッチングパルスＤＣ電源又はそれらの組み合わせは、ナノ結晶ダイヤモンド材料にスパッタリング組成及び堆積速度の正確な制御のための調整可能なターゲットバイアスを提供する。
【００２２】
［００２６］  処理チャンバ１００は更に、パルス形状コントローラ１８０を含む。パルス形状コントローラ１８０は、電源１３２とターゲット１２０との間に配置される。パルス形状コントローラ１８０は、システムコントローラ１９０と通信を行う。ＨｉＰＩＭＳ堆積中、最大−２ｋＶの２５μｓパルスが、２００Ｈｚ〜４０ｋＨｚの周波数でターゲットに印加されうる。カーボンターゲットの場合、処理チャンバ１００の電流は最大１５０Ａピークまで急上昇する。金属ターゲットの場合、処理チャンバ１００の電流は最大４００Ａピークまで急上昇する。パルスの電源１３２が切られたとき、システムには十分なエネルギーが残っており、ターゲット１２０に印加される電圧が放電されるまで、スパッタリングと堆積が継続する。典型的な場合には、これが更に２５μｓ継続可能である。この放電中、電圧の低下はイオンエネルギーの低下を引き起こす。したがって、低エネルギーイオンの堆積は、基板１０１上に形成される膜の密度を低下させる結果となる。従来の処理は、ハードアーク及びターゲット表面上でのマイクロアークによって生じる粒子に悩まされている。再堆積による小結節又は不純物がターゲット表面上に形成され、電荷を増大させ、マイクロ放電を引き起こし、粒子を生む結果となる。パルス形状コントローラ１８０は、パルス間でエネルギーを放電することによって、ＨｉＰＩＭＳパルス間の望ましくない堆積を取り除くように、パルスの終端でシステムを接地することによってＨｉＰＩＭＳパルスの終端で発生するハードアークを取り除くように、並びに、各パルス間でターゲットを放電することによってターゲット１２０のマイクロアークを緩和するように構成されており、これによって、基板上に形成される膜の品質を高める。
【００２３】
［００２７］  図２は、一実施形態による、パルス形状コントローラシステム２００を示している。パルス形状コントローラシステム２００は、パルス形状コントローラ１８０、電源１２４、及びシステムコントローラ１９０を含む。この実施形態では、パルス形状コントローラ１８０はシステムコントローラ１９０から切り離されて示されている。幾つかの実施形態では、パルス形状コントローラ１８０はシステムコントローラ１９０と一体化されうる。
【００２４】
［００２８］  パルス形状コントローラ１８０は、ＨｉＰＩＭＳパルスが発生した後、処理チャンバ１００内で生成されたプラズマを放電するように構成される。パルス形状コントローラ１８０は、電源１２４とターゲット１２０との間に配置される。パルス形状コントローラ１８０は、少なくとも第１のスイッチアセンブリ２０２、第２のスイッチアセンブリ２０４、及び冷却システム２１０を含む。第１のスイッチアセンブリ２０２は、第１のスイッチ２０６と第１のダイオード２０８を含む。第１のスイッチ２０６は第１の（例えば、負の）端部２１２と第２の（例えば、正の）端部２１４を有する。スイッチ２０６の第１の端部２１２が、電源１３２に連結される。一実施例では、電源１３２は負の高電圧パルスＤＣ電源になりうる。スイッチの第２の端部２１４は、第２のスイッチアセンブリ２０４と電気的につながっている。第１のダイオード２０８は、第１のスイッチ２０６の周囲に配置される。第１のダイオード２０８は、アノード２１６（正）とカソード２１８（負）を含む。第１のダイオード２０８のアノード２１６は、ノードＡで第１のスイッチ２０６に連結される。第１のダイオード２０８のカソード２１８は、ノードＢで第１のスイッチ２０６に連結される。一実施形態では、第１のスイッチ２０６は５０ｋＨｚの周波数に耐えるように構成される。第１のダイオード２０８は、第１のスイッチ２０６回路を保護するように構成される。例えば、第１のダイオード２０８を第１のスイッチと並列に配置することによって、第１のダイオード２０８は、スイッチ２０６が決して逆バイアスされないこと、すなわち、スイッチ２０６の第２の端部（すなわち、正の端子）２１４での電圧は、スイッチ２０６の第１の端部（すなわち、負の端子）２１２を決して下回らないことを保証する。
【００２５】
［００２９］  第２のスイッチアセンブリ２０４は、第２のスイッチ２２０と第２のダイオード２２２を含む。第２のスイッチ２２０は、第１の（例えば、負の）端部２２４と第２の（例えば、正の）端部２２６を有する。スイッチ２２０の第１の端部２２４は、ターゲット１２０に連結される。スイッチの第２の端部２２６は、第３のダイオード２９０を介して接地２０１に連結される。第２のダイオード２２２は、第２のスイッチ２２０の周囲に配置される。第２のダイオード２２２は、アノード（負）２２５とカソード（正）２２８含む。第２のダイオード２２２のアノード２２５は、ノードＤで第２のスイッチ２２０に連結される。第２のダイオード２２２のカソード２２８は、ノードＥで第２のスイッチ２２０に連結される。一実施形態では、第２のスイッチ２２０は５０ｋＨｚの周波数に耐えるように構成される。第２のダイオード２２２は、第２のスイッチ２２０回路を保護するように構成される。例えば、第２のダイオード２２２を第２のスイッチ２２０と並列に配置することによって、第２のダイオード２２２は、スイッチ２２０が決して逆バイアスされないこと、すなわち、スイッチ２２０の第２の端部（すなわち、正の端子）２２６での電圧は、スイッチ２２０の第１の端部（すなわち、負の端子）２２４を決して下回らないことを保証する。
【００２６】
［００３０］  パルス形状コントローラ１８０は、ノードＣでターゲット１２０に連結される。動作中、パルス形状コントローラ１８０は最初、第１の状態（すなわち、電力供給状態）にある。電力供給状態では、第１のスイッチ２０６は閉鎖位置にあり、第２のスイッチ２２０は開放位置にある。電力供給状態により、電源１２４で生成されたＤＣパルス（例えば、負のＤＣパルス）は、パルス形状コントローラ１８０を経由してターゲット１２０まで移動する。ターゲットに供給されたパルスの終了が確定されると、パルス形状コントローラ１８０は電力供給状態から第２の状態（例えば、システム放電状態）に変化することがある。システム放電状態により、ターゲット１２０の接地が可能になり、その結果、ターゲット１２０はより迅速に放電され、放電時間中に典型的に起こる不要な堆積を減少させることができる。システム放電状態では、第１のスイッチ２０６は閉鎖位置から開放位置に変化し、第２のスイッチ２２０は開放位置から閉鎖位置に切り替わる。この際、第１のスイッチ２０６の開放はターゲット１２０に印加された任意の電圧を遮断し、また、ターゲット１２０がパルス形状コントローラ１８０の接地２０１と電気的につながっている状態にする。
【００２７】
［００３１］  一実施形態では、パルス形状コントローラ１８０は更に冷却システム２１０を含みうる。冷却システム２１０は、各スイッチ２０６、２２０を経由して冷却流体を流すことによって、スイッチ２０６、２２０が過熱状態になるのを防ぐように構成されている。冷却システム２１０は、第１のスイッチ２０６の上方に配置された第１のハウジング２２７と、第２のスイッチ２２０の上方に配置された第２のハウジング２２９を含む。第１のハウジング２２７は、流入口２３１と排出口２３３を含む。第２のハウジング２２９は、流入口２３５と排出口２３７を含む。冷却システム２１０は、一又は複数の流体導管２３０、ポンプ２３２、及び熱交換器２３４を含む。一又は複数の流体導管２３０のうちの第１の流体導管２３６は、第１のハウジング２２７とポンプ２３２との間に延在する。例えば、第１の流体導管２３６はポンプから第１のハウジング２２７の流入口２３１まで延在する。第２の流体導管２３８はポンプ２３２から熱交換器２３４まで延在する。一実施形態では、熱交換器はポンプ２３２と排出口２３７との間に配置されうる。第３の流体導管２４０は、第１のハウジング２２７と第２のハウジング２２９の間に延在しうる。第３の流体導管２４０は、第１のハウジング２２７の排出口２３３を第２のハウジング２２９の流入口２３５に連結する。構築されているように、処理中に所望の温度を維持するため、冷却流体は第１のスイッチ２０６及び第２のスイッチ２２０の周囲を流れうる。
【００２８】
［００３２］  既に述べたように、パルス形状コントローラは、ターゲット１２０に送られるパルスを生成する電源１２４に接続されている。電源１２４は、ＤＣ電源２５０とスイッチ２５２を含む。ＤＣ電源２５０は、第１の（例えば、正の）端部２５４と第２の（例えば、負の）端部２５６を含む。第１の端部２５４は接地２５１に連結されている。第２の端部２５６は、ノードＦでスイッチ２５２の第１の端部２５８に連結されている。スイッチ２５２の第２の端部２５９は、パルス形状コントローラ１８０とつながっている。別の実施形態では、電源１２４はダイオード２６０を更に含む。ダイオード２６０は、ノードＧでスイッチにつながっている２６２、及び、接地２５１と接地２５３につながっているカソード２６４を含む。ダイオード２６０は、負の端子Ｇが電源１３２の接地端子よりも高くならないように、逆バイアスからの電源を防ぐように構成されている。
【００２９】
［００３３］  図３は、一実施形態による、ＨｉＰＩＭＳ堆積のパルスを形成する方法３００を示す。ブロック３０２では、システムコントローラ１９０はパルス形状コントローラ１８０を最初の位置に初期化する。初期位置では、第１のスイッチ２０６は閉鎖位置にあり、第２のスイッチ２２０は開放位置にある。したがって、システムコントローラ１９０は、電源によって生成されたパルスがパルス形状コントローラ１８０を通ってターゲット１２０まで伝播できるように、パルス形状コントローラ１８０を初期化する。
【００３０】
［００３４］  ブロック３０４では、システムコントローラ１９０はパルスピークが発生したかどうかを判定する。例えば、システムコントローラ１９０はターゲット１２０に印加された電圧をモニタし、パルスピークがいつ発生したかを決定する。パルスピークは発生しなかったとシステムコントローラ１９０が判定した場合には、システムコントローラ１９０はパルス形状コントローラの位置を変更しない。すなわち、システムコントローラ１９０は、ターゲット１２０に電圧を印加できるようにパルス形状コントローラ１８０を初期位置に維持する（ブロック３０６）。パルスピークが発生したとシステムコントローラ１９０が判定した場合には、コントローラはパルス形状コントローラの位置を変更する。すなわち、コントローラはパルス形状コントローラ１８０を初期位置から第２の位置に変更する（ブロック３０８）。第２の位置では、第１のスイッチ２０６は閉鎖位置から開放位置に切り替えらｆれ、第２のスイッチ２２０は開放位置から閉鎖位置に切り替えられる。第２の位置では、第１のスイッチ２０６が開放位置にあるため、電源１３２はターゲット１２０から分離されている。その代わりに、第２のスイッチ２２０が閉鎖位置にあるときには、ターゲット１２０を接地に電気的に連結することによって、ターゲット１２０は接地されている。ターゲット１２０を接地することによって、ターゲット１２０はより迅速に放電される。パルス間に不要な堆積はもはやないため、これによって結果的に堆積速度が低下する。加えて、パルス間に低エネルギーの堆積はもはやないため、膜の密度は増大する。しかも、場合によっては、ターゲットの放電、並びに基板からの正イオンの反発によって更に支援するため、第２のスイッチは接地の代わりに約０〜２００ＶのＤＣ電源に接続して、材料密度を改善することができる。
【００３１】
［００３５］  以上の説明は特定の実施形態を対象としているが、本開示の基本的な範囲を逸脱せずに他の実施形態及び更なる実施形態を考案してもよく、本開示の範囲は、添付の特許請求の範囲によって定められる。
【図１】
2019532173.tif 000003
【図２】
2019532173.tif 000004
【図３】
2019532173.tif 000005
【手続補正書】
【提出日】平成31年4月15日(2019.4.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パルス制御システムであって、前記パルス制御システムは、
ターゲットに複数のパルスを供給するように動作可能な電源と、
システムコントローラと、
前記電源と連結され、前記システムコントローラと通信を行うパルス形状コントローラを備え、前記パルス形状コントローラは、
連結された第１の端部と第２の端部を備える第１のスイッチであって、前記パルス形状コントローラによって開放状態と閉鎖状態との間で設定可能な第１のスイッチを有する第１のスイッチアセンブリと、
前記ターゲットに連結された第１の端部と接地に連結された第２の端部を備える第２のスイッチであって、前記パルス形状コントローラによって前記開放状態と前記閉鎖状態との間で設定可能な第２のスイッチを有する第２のスイッチアセンブリとを備え、前記パルス形状コントローラは、前記第１のスイッチを前記開放状態から閉鎖状態に変更することによって、また、前記第２のスイッチを前記閉鎖状態から前記開放状態に変更することによって、前記複数のパルスの各パルスが前記パルス形状コントローラを介して伝播することができるように動作可能であり、
前記パルス形状コントローラは、前記システムコントローラが各パルスの各終端を判定すると、前記第１のスイッチを前記閉鎖状態から前記開放状態に変化させ、かつ前記第２のスイッチを前記開放状態から前記閉鎖状態に変化させることによって、前記複数のパルスの各パルス間で放電するように動作可能である、パルス制御システム。
【請求項２】
前記第１のスイッチアセンブリは更に、
前記第１のスイッチと並列な第１のダイオードを備える、請求項１に記載のパルス制御システム。
【請求項３】
前記第２のスイッチアセンブリは更に、
前記第２のスイッチと並列な第２のダイオードを備える、請求項２に記載のパルス制御システム。
【請求項４】
前記パルス形状コントローラは更に、
前記第１のスイッチと前記第２のスイッチとを少なくとも部分的に取り囲む冷却システムを備える、請求項１に記載のパルス制御システム。
【請求項５】
前記冷却システムは更に、
前記第１のスイッチを少なくとも部分的に取り囲むように配置された第１の流入口と第１の排出口を有する第１のハウジングと
前記第２のスイッチを少なくとも部分的に取り囲む第２の流入口と第２の排出口を有する第２のハウジングと
ポンプと、
前記第１のハウジングと前記ポンプとの間に延在する第１の導管と、
前記ポンプと前記第２のハウジングとの間に延在する第２の導管と、
前記第１のハウジングと前記第２のハウジングとの間に延在する第３の導管と、
を備える、請求項４に記載のパルス制御システム。
【請求項６】
前記冷却システムは更に、
前記ポンプと前記第２のハウジングとの間に配置された熱交換器を備える、請求項５に記載のパルス制御システム。
【請求項７】
基板処理チャンバであって、
側壁と底部を有するチャンバ本体、
内部空間を形成する側壁の上に配置されたリッドアセンブリであって、基板の表面上にスパッタリングして堆積することができる材料源を提供するように構成されたターゲットを有するリッドアセンブリ、及び、
前記リッドアセンブリの下方の前記内部空間に配置された基板支持アセンブリであって、処理中に基板を支持するように構成された基板支持アセンブリ、
を備える基板処理チャンバと、
パルス制御システムであって、
ターゲットに複数のパルスを供給するように動作可能な電源、
システムコントローラ、及び
前記電源及び前記基板処理チャンバに連結されたパルス形状コントローラであって、前記システムコントローラと通信を行うパルス形状コントローラ、
を備えるパルス制御システムと、
を備える基板処理システムであって、
前記パルス形状コントローラは、
前記電源に連結された第１の端部と前記ターゲットに連結された第２の端部とを備える第１のスイッチであって、開放状態と閉鎖状態との間で設定可能な第１のスイッチを有する第１のスイッチアセンブリ、及び、
ターゲットに連結された第１の端部と接地に連結された第２の端部とを有する第２のスイッチアセンブリであって、前記第２のスイッチは前記パルス形状コントローラによって前記開放状態と前記閉鎖状態との間で設定可能で、前記第１のスイッチを前記開放状態から前記閉鎖状態に変更することによって、また、前記第２のスイッチを前記閉鎖状態から前記開放状態に変更することによって、前記複数のパルスの各パルスが、前記パルス形状コントローラを介して前記ターゲットまで伝播できるように構成される、第２のスイッチアセンブリを備え、
前記パルス形状コントローラは、前記複数のパルスの各パルスのパルスピークを前記システムコントローラが判定すると、前記第１のスイッチを前記閉鎖状態から前記開放状態に変化させ、かつ前記第２のスイッチを前記開放状態から前記閉鎖状態に変化させることによって前記ターゲットを放電するように動作可能である、基板処理システム。
【請求項８】
前記第１のスイッチアセンブリは更に、
前記第１のスイッチと並列な第１のダイオードを備える、請求項７に記載の基板処理システム。
【請求項９】
前記第２のスイッチアセンブリは更に、
前記第２のスイッチと並列な第２のダイオードを備える、請求項８に記載の基板処理システム。
【請求項１０】
前記パルス形状コントローラは更に、
前記第１のスイッチと前記第２のスイッチとを少なくとも部分的に取り囲む冷却システムを備える、請求項７に記載の基板処理システム。
【請求項１１】
前記冷却システムは更に、
前記第１のスイッチを少なくとも部分的に取り囲むように配置された第１の流入口と第１の排出口を有する第１のハウジングと、
前記第２のスイッチを少なくとも部分的に取り囲む第２の流入口と第２の排出口を有する第２のハウジングと
ポンプと、
前記第１のハウジングと前記ポンプとの間に延在する第１の導管と、
前記ポンプと前記第２のハウジングとの間に延在する第２の導管と、
前記第１のハウジングと前記第２のハウジングとの間に延在する第３の導管と、
を備える、請求項１０に記載の基板処理システム。
【請求項１２】
前記冷却システムは更に、
前記ポンプと前記第２のハウジングとの間に配置された熱交換器を備える、請求項１１に記載の基板処理システム。
【請求項１３】
ダイオードは、前記第２のスイッチの前記第１の端部と接地との間に配置される、請求項７に記載の基板処理システム。
【請求項１４】
前記電源は、
第１の端部と、前記パルス形状コントローラと通信を行う第２の端部を有するスイッチと、
前記第１の端部に連結されたＤＣ電源と、
を備える、請求項７に記載の基板処理システム。
【請求項１５】
高電力インパルスマグネトロンスパッタリング中にパルスを成形する方法であって、
第１のスイッチが閉鎖状態にあり、第２のスイッチが開放状態にあるように、前記第１のスイッチと前記第２のスイッチを有するパルス形状コントローラを初期化することと、
前記パルス形状コントローラを介して基板処理チャンバのターゲットに提供されたパルスの終端に対応してパルスピークが発生したかどうかを判定すること、及び、
前記パルスピークが発生したという判定に応答して、前記第１のスイッチを前記閉鎖状態から前記開放状態に切り替え、前記第２のスイッチを前記開放状態から前記閉鎖状態に切り替えることによって、前記ターゲットを放電すること
を含む、パルスを成形する方法。
【国際調査報告】
2019532173.tif 000006
2019532173.tif 000007
2019532173.tif 000008