(57)【要約】  アレイ基板及びタッチパネルである。上記アレイ基板は、画素電極層（３１）と、第１タッチ電極層（３２）と、第１タッチ電極層（３２）上に順次積層して設けられた絶縁層（３３）及び第２タッチ電極層（３４）とを含み、画素電極層（３１）は第１タッチ電極層（３２）及び第２タッチ電極層（３４）のうちの少なくとも一方に重ならず、且つ画素電極層（３１）の垂直投影区域に絶縁層（３３）がない。このようにして、液晶コンデンサ及び蓄積コンデンサの大きさに影響を与えることなく、タッチ電極間の寄生容量を低減することができる。
2019503512.tif 000002
【特許請求の範囲】
【請求項１】
画素電極層と、第１タッチ電極層と、前記第１タッチ電極層上に順次積層して設けられた絶縁層及び第２タッチ電極層と、を含むタッチパネル用のアレイ基板であって、
前記画素電極層は、前記第１タッチ電極層及び前記第２タッチ電極層のうちの少なくとも一方と重ならず、且つ少なくとも前記画素電極層の垂直投影領域に前記絶縁層がなく、
前記第１タッチ電極層は、共通電極層であり、前記第２タッチ電極層は、ブラックマトリックスの垂直投影領域内に位置するタッチパネル用のアレイ基板。
【請求項２】
パッシベーション層をさらに含み、
前記画素電極層は、前記第２タッチ電極層と重ならず、複数の画素電極ストリップを含み、前記絶縁層は、前記第１タッチ電極層上に間隔を置いて並んだ複数の絶縁層を含み、前記第２タッチ電極層は、１つの前記絶縁層に位置し、前記パッシベーション層は、前記第２タッチ電極層上、及び絶縁層間の第１タッチ電極層上に設けられ、前記複数の画素電極ストリップは、それぞれ絶縁層間の前記パッシベーション層上に設けられ、各前記画素電極ストリップの垂直投影領域に前記絶縁層がない請求項１に記載のアレイ基板。
【請求項３】
パッシベーション層をさらに含み、
前記画素電極層は、前記第２タッチ電極層と重ならず、複数の画素電極ストリップを含み、前記絶縁層は、前記第１タッチ電極層の一部を覆い、前記パッシベーション層は、前記第２タッチ電極層上、及び前記絶縁層で覆われていない前記第１タッチ電極層上に設けられ、前記複数の画素電極ストリップは、前記パッシベーション層上に設けられ、各前記画素電極ストリップの垂直投影領域及び画素電極ストリップ間に前記絶縁層がない請求項１に記載のアレイ基板。
【請求項４】
画素電極層と、第１タッチ電極層と、前記第１タッチ電極層上に順次積層して設けられた絶縁層及び第２タッチ電極層と、を含むタッチパネル用のアレイ基板であって、
前記画素電極層は、前記第１タッチ電極層及び前記第２タッチ電極層のうちの少なくとも一方と重ならず、且つ少なくとも前記画素電極層の垂直投影領域に前記絶縁層がないタッチパネル用のアレイ基板。
【請求項５】
パッシベーション層をさらに含み、
前記画素電極層は、前記第２タッチ電極層と重ならず、複数の画素電極ストリップを含み、前記絶縁層は、前記第１タッチ電極層上に間隔を置いて並んだ複数の絶縁層を含み、前記第２タッチ電極層は、１つの前記絶縁層に位置し、前記パッシベーション層は、前記第２タッチ電極層上、及び絶縁層間の第１タッチ電極層上に設けられ、前記複数の画素電極ストリップは、それぞれ絶縁層間の前記パッシベーション層上に設けられ、各前記画素電極ストリップの垂直投影領域に前記絶縁層がない請求項４に記載のアレイ基板。
【請求項６】
パッシベーション層をさらに含み、
前記画素電極層は、前記第２タッチ電極層と重ならず、複数の画素電極ストリップを含み、前記絶縁層は、前記第１タッチ電極層の一部を覆い、前記パッシベーション層は、前記第２タッチ電極層上、及び前記絶縁層で覆われていない前記第１タッチ電極層上に設けられ、前記複数の画素電極ストリップは、前記パッシベーション層に設けられ、各前記画素電極ストリップの垂直投影領域及び画素電極ストリップ間に前記絶縁層がない請求項４に記載のアレイ基板。
【請求項７】
前記第１タッチ電極層は、共通電極層である請求項４に記載のアレイ基板。
【請求項８】
前記第２タッチ電極層は、ブラックマトリックスの垂直投影領域内に位置する請求項４に記載のアレイ基板。
【請求項９】
アレイ基板と、カラーフィルタ基板と、前記アレイ基板と前記カラーフィルタ基板との間に位置する液晶層と、を含むタッチパネルであって、
前記アレイ基板は、画素電極層と、第１タッチ電極層と、前記第１タッチ電極層上に順次積層して設けられた絶縁層及び第２タッチ電極層と、を含み、
前記画素電極層は、前記第１タッチ電極層及び前記第２タッチ電極層のうちの少なくとも一方と重ならず、且つ少なくとも前記画素電極層の垂直投影領域に前記絶縁層がないタッチパネル。
【請求項１０】
前記アレイ基板は、パッシベーション層をさらに含み、
前記画素電極層は、前記第２タッチ電極層と重ならず、複数の画素電極ストリップを含み、前記絶縁層は、前記第１タッチ電極層上に間隔を置いて並んだ複数の絶縁層を含み、前記第２タッチ電極層は、１つの前記絶縁層に位置し、前記パッシベーション層は、前記第２タッチ電極層上、及び絶縁層間の第１タッチ電極層上に設けられ、前記複数の画素電極ストリップは、それぞれ絶縁層間の前記パッシベーション層上に設けられ、各前記画素電極ストリップの垂直投影領域に前記絶縁層がない請求項９に記載のタッチパネル。
【請求項１１】
前記アレイ基板は、パッシベーション層をさらに含み、
前記画素電極層は、前記第２タッチ電極層と重ならず、複数の画素電極ストリップを含み、前記絶縁層は、前記第１タッチ電極層の一部を覆い、前記パッシベーション層は、前記第２タッチ電極層上、及び前記絶縁層で覆われていない前記第１タッチ電極層上に設けられ、前記複数の画素電極ストリップは、前記パッシベーション層上に設けられ、各前記画素電極ストリップの垂直投影領域及び画素電極ストリップ間に前記絶縁層ながい請求項９に記載のタッチパネル。
【請求項１２】
前記第１タッチ電極層は、共通電極層である請求項９に記載のタッチパネル。
【請求項１３】
前記カラーフィルタ基板は、ブラックマトリックスを含み、前記第２タッチ電極層は、前記ブラックマトリックスの垂直投影領域内に位置する請求項９に記載のタッチパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タッチ技術分野に関し、特にアレイ基板及びタッチパネルに関する。
【背景技術】
【０００２】
電子技術の継続的な発展に伴い、タッチパネルは徐々に人々の生活に普及している。タッチパネルは、堅牢で耐久性があり、応答速度が速く、スペースを節約し、コミュニケーションが簡単であるなどの利点を有する。タッチパネルを使用することにより、ユーザーは、指で画面上のパターンや文字を軽くタッチすれば、ホストに対する操作を実現できることで、ヒューマン・コンピュータ・インタラクションがより便利になる。
【０００３】
タッチパネルには、オンセルタッチパネル（Ｏｎ−ｃｅｌｌ  Ｔｏｕｃｈ  Ｐａｎｅｌ）及びインセルタッチパネル（Ｉｎ−ｃｅｌｌ  Ｔｏｕｃｈ  Ｐａｎｅｌ）が含まれる。インセルタッチパネルは、タッチセンシング機能を冶金画素中に埋め込むことにより、パネルの薄型化及び軽量化をより良く実現することができるので、製造業者に好まれている。
【０００４】
図１は、従来技術における液晶パネルの構造模式図である。液晶パネルは、上基板１１と、下基板１２と、上基板１１と下基板１２との間にある液晶層１３と、を含む。下基板１２には、薄膜トランジスタＴＦＴのソース／ドレイン金属層１２１、有機絶縁層１２２、共通電極層１２３、パッシベーション層１２４、及び画素電極層１２５が形成されている。
【０００５】
図２は、従来技術におけるインセルタッチパネルの構造模式図である。従来のインセルタッチパネルでは、通常、下基板１２上にタッチ電極層２１及び絶縁層２２が追加される。タッチ電極層２１及び共通電極層１２３は誘導電極としてタッチパネルのタッチセンシング機能を実現するものである。絶縁層２２は、共通電極層１２３を覆い、タッチ電極層２１は、絶縁層２２上の一部に位置し、パッシベーション層１２４は、タッチ電極層２１及び絶縁層２２を覆っている。画素電極層１２５は、パッシベーション層１２４上に位置する。タッチ電極層２１と共通電極層１２３との間に寄生容量が発生するため、従来技術において、寄生容量が大きくなり過ぎることを防止するために、比較的厚い絶縁層２２を形成することにより、タッチ電極層２１と共通電極層１２３との間の寄生容量を低減していた。
【０００６】
しかしながら、図２に示すように、絶縁層２２の厚さにより、画素電極層１２５と上基板１１との距離及び画素電極１２５と共通電極層１２３との距離が変化することから、タッチ電極の寄生容量を低減するために絶縁層２２の厚さを増加させると、液晶コンデンサ及び蓄積コンデンサの大きさが影響を受けることで、表示品質が低下する場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、液晶コンデンサ及び蓄積コンデンサの大きさに影響を与えず、タッチ電極間の寄生容量を低減できるアレイ基板及びタッチパネルを提供することを主な技術的課題とする。
【０００８】
上記の技術問題を解決するために、本発明が採用する技術的解決策は、タッチパネル用のアレイ基板を提供することである。このアレイ基板は、画素電極層と、第１タッチ電極層と、上記第１タッチ電極層上に順次積層して設けられた絶縁層及び第２タッチ電極層と、を含む。上記画素電極層は、上記第１タッチ電極層及び上記第２タッチ電極層のうちの少なくとも一方と重ならず、且つ少なくとも上記画素電極層の垂直投影領域に上記絶縁層がない。上記第１タッチ電極層は共通電極層であり、上記第２タッチ電極層はブラックマトリックスの垂直投影領域内に位置する。
【０００９】
上記アレイ基板は、パッシベーション層をさらに含む。上記画素電極層は、上記第２タッチ電極層と重ならず、複数の画素電極ストリップを含む。上記絶縁層は、上記第１タッチ電極層上に間隔を置いて並んだ複数の絶縁層を含み、上記第２タッチ電極層は、１つの上記絶縁層に位置する。上記パッシベーション層は、上記第２タッチ電極層上、及び絶縁層間の第１タッチ電極層上に設けられている。上記複数の画素電極ストリップは、それぞれ絶縁層間の上記パッシベーション層上に設けられ、上記画素電極ストリップの垂直投影領域に上記絶縁層がない。
【００１０】
上記アレイ基板は、パッシベーション層をさらに含む。上記画素電極層は、上記第２タッチ電極層と重ならず、複数の画素電極ストリップを含む。上記絶縁層は、上記第１タッチ電極層の一部を覆い、上記パッシベーション層は、上記第２タッチ電極層上、及び上記絶縁層で覆われていない上記第１タッチ電極層上に設けられている。上記複数の画素電極ストリップは、上記パッシベーション層上に設けられ、各上記画素電極ストリップの垂直投影領域及び画素電極ストリップ間に上記絶縁層がない。
【００１１】
上記の技術問題を解決するために、本発明が採用する別の技術的解決策は、タッチパネル用のアレイ基板を提供することである。このアレイ基板は、画素電極層と、第１タッチ電極層と、上記第１タッチ電極層上に順次積層して設けられた絶縁層及び第２タッチ電極層と、を含む。上記画素電極層は、上記第１タッチ電極層及び上記第２タッチ電極層のうちの少なくとも一方と重ならず、且つ少なくとも上記画素電極層の垂直投影領域に上記絶縁層がない。
【００１２】
上記アレイ基板は、パッシベーション層をさらに含む。上記画素電極層は、上記第２タッチ電極層と重ならず、複数の画素電極ストリップを含む。上記絶縁層は、上記第１タッチ電極層上に間隔を置いて並んだ複数の絶縁層を含む。上記第２タッチ電極層は、１つの上記絶縁層に位置する。上記パッシベーション層は、上記第２タッチ電極層上、及び絶縁層間の第１タッチ電極層上に設けられている、上記複数の画素電極ストリップは、それぞれ絶縁層間の上記パッシベーション層上に設けられ、各上記画素電極ストリップの垂直投影領域に上記絶縁層がない。
【００１３】
上記アレイ基板は、パッシベーション層をさらに含む。上記画素電極層は、上記第２タッチ電極層と重ならず、複数の画素電極ストリップを含む。上記絶縁層は、上記第１タッチ電極層の一部を覆い、上記パッシベーション層は、上記第２タッチ電極層上、及び上記絶縁層で覆われていない上記第１タッチ電極層上に設けられている。上記複数の画素電極ストリップは、上記パッシベーション層上に設けられ、各上記画素電極ストリップの垂直投影領域及び画素電極ストリップ間に上記絶縁層がない。
【００１４】
上記第１タッチ電極層は、共通電極層である。
上記第２タッチ電極層は、ブラックマトリックスの垂直投影領域内に位置する。
【００１５】
上記の技術問題を解決するために、本発明が採用する別の技術的解決策は、タッチパネルを提供することである。このタッチパネルは、アレイ基板と、カラーフィルタ基板と、上記アレイ基板と上記カラーフィルタ基板との間に位置する液晶層と、を含む。上記アレイ基板は、画素電極層と、第１タッチ電極層と、上記第１タッチ電極層上に順次積層して設けられた絶縁層及び第２タッチ電極層と、を含む。上記画素電極層は、上記第１タッチ電極層及び上記第２タッチ電極層のうちの少なくとも一方と重ならず、且つ少なくとも上記画素電極層の垂直投影領域に上記絶縁層がない。
【００１６】
上記アレイ基板は、パッシベーション層をさらに含む。上記画素電極層は、上記第２タッチ電極層と重ならず、複数の画素電極ストリップを含む。上記絶縁層は、上記第１タッチ電極層上に間隔を置いて並んだ複数の絶縁層を含み、上記第２タッチ電極層は、１つの上記絶縁層に位置する。上記パッシベーション層は、上記第２タッチ電極層上、及び絶縁層間の第１タッチ電極層上に設けられている。上記複数の画素電極ストリップは、それぞれ絶縁層間の上記パッシベーション層に設けられ、各上記画素電極ストリップの垂直投影領域に上記絶縁層がない。
【００１７】
上記アレイ基板は、パッシベーション層をさらに含む。上記画素電極層は、上記第２タッチ電極層と重ならず、複数の画素電極ストリップを含む。上記絶縁層は、上記第１タッチ電極層の一部を覆い、上記パッシベーション層は、上記第２タッチ電極層上、及び上記絶縁層で覆われていない上記第１タッチ電極層上に設けられている。上記複数の画素電極ストリップは、上記パッシベーション層に設けられ、各上記画素電極ストリップの垂直投影領域及び画素電極ストリップ間に上記絶縁層がない。
【００１８】
上記第１タッチ電極層は、共通電極層である。
上記カラーフィルタ基板は、ブラックマトリックスを含む。上記第２タッチ電極層は、上記ブラックマトリックスの垂直投影領域内に位置する。
【００１９】
本発明の有益な効果は以下の通りである。従来技術に比べて、本発明は、第１タッチ電極層と第２タッチ電極層の間に絶縁層が設けられ、且つ画素電極層の垂直投影領域に上記絶縁層が設けられていないこと、即ち、第１タッチ電極層と第２タッチ電極層との間の絶縁層が画素電極層の垂直投影領域内に形成されていないことにより、第１タッチ電極層と第２タッチ電極層との間の絶縁層の厚さは、画素電極と別の基板上の共通電極との距離に影響を与えず、また画素電極とアレイ基板上の共通電極との距離に影響を与えないので、第１タッチ電極層と第２タッチ電極層との間の絶縁層の厚さを増加させてタッチ電極層間の寄生容量を低減する時に、液晶コンデンサ及び蓄積コンデンサに対する影響を避けることができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、従来技術における液晶パネルの構造模式図である。
【図２】図２は、従来技術におけるインセルタッチパネルの構造模式図である。
【図３】図３は、本発明の一実施形態のタッチパネル用アレイ基板の構造模式図である。
【図４】図４は、本発明の別の実施形態のタッチパネル用アレイ基板の構造模式図である。
【図５】図５は、本発明の一実施形態のタッチパネルの構造模式図である。
【発明を実施するための形態】
【００２１】
以下、図面及び実施形態により本発明を詳しく説明する。
本発明を説明する前に、本発明に適用されるアレイ基板の液晶パネルを説明する。アレイ基板とカラーフィルタ基板とを互いに対向して貼り付け、次いで、アレイ基板とカラーフィルタ基板との間に液晶を加えて液晶パネルを得る。アレイ基板上の画素電極及びカラーフィルタ基板上の共通電極で形成された平行板コンデンサは液晶コンデンサであり、アレイ基板上の画素電極及びアレイ基板上の共通電極で形成された平行板コンデンサは蓄積コンデンサである。
【００２２】
図３に示すように、本発明の一実施形態において、アレイ基板は、画素電極層３１と、第１タッチ電極層３２と、第１タッチ電極層３２上に順次積層して設けられた絶縁層３３及び第２タッチ電極層３４とを含む。つまり、絶縁層３３は、第１タッチ電極層３２と第２タッチ電極層３４との間に位置する。
【００２３】
タッチ機能を実行するときに、第１タッチ電極層３２は駆動電極であり、第２タッチ電極層３４は誘導電極であり得る。両者は協働してタッチ検出を実現する。
【００２４】
画素電極層３１は、第２タッチ電極層３４と重ならず、且つ画素電極層３１の垂直投影領域に絶縁層３３が設けられない。つまり、第１タッチ電極層３２と第２タッチ電極層３４との間に形成された絶縁層３３が画素電極層３１の垂直投影領域内に形成されていない。それによって、アレイ基板と別のカラーフィルタ基板とを対向して貼り付ける時に、第１タッチ電極層３２と第２タッチ電極層３４との間に形成された絶縁層３３の厚さが画素電極層３１とカラーフィルタ基板上の共通電極層との距離に影響を与えず、画素電極層３１とアレイ基板上の共通電極層との距離にも影響を与えることはない。それによって、第１タッチ電極層３２と第２タッチ電極層３４との間の絶縁層３３の厚さを増加させることでタッチ電極層３２、３４間の寄生容量を低減する時に、液晶コンデンサ及び蓄積コンデンサの大きさに対する影響を回避でき、表示品質を保証できる。
【００２５】
さらに、本発明の実施形態において、アレイ基板は、パッシベーション層３５をさらに含む。第１タッチ電極層３２は、アレイ基板の共通電極層である。画素電極層３１は、第２タッチ電極層３４と重なっていない。画素電極層３１は、第１タッチ電極層３２と部分的に重なり、第１タッチ電極層３２上に位置する。絶縁層３３は、第１タッチ電極層３２上に間隔を置いて並んだ複数の絶縁層３３を含み、第２タッチ電極層３４は、１つの絶縁層３３上に位置し、絶縁層３３間の第１タッチ電極層３２上に絶縁層３３がない。
【００２６】
パッシベーション層３５は、第２タッチ電極層３４、絶縁層３３間の第１タッチ電極層３２、及び第２タッチ電極層３４で覆われていない絶縁層３３上に位置する。画素電極層３１は、複数の画素電極ストリップ３１１を含み、複数の画素電極ストリップ３１１は、それぞれ絶縁層３３間のパッシベーション層３５上に位置し、つまり、複数の画素電極ストリップ３１１は、第１タッチ電極層３２を直接覆っているパッシベーション層３５上に位置し、且つ画素電極ストリップ３１１は、パッシベーション層３５と直接接触することにより、画素電極ストリップ３１１の垂直投影領域内に絶縁層３３がない。
【００２７】
従って、この実施形態において、画素電極ストリップ３１１間に絶縁層３３が設けられ、画素電極ストリップ３１１間の絶縁層３３上にもパッシベーション層３５が設けられている。
【００２８】
アレイ基板は、ベース３６と、ベース３６上に順次形成されたゲート絶縁層３７、ＩＬＤ層（Ｉｎｓｕｌａｔｏｒ  ｌａｙｅｒ，絶縁層）３８、ソース／ドレイン金属層３９及び有機絶縁層４０とをさらに含む。第１タッチ電極層３１は、有機絶縁層４０上に形成されている。
【００２９】
本実施形態のアレイ基板は、以下のステップを含む方法により完成されることができる。
ステップＳ４１：ベース３６を提供する。
ステップＳ４２：ベース３６上にゲート絶縁層３７、ＩＬＤ層３８、ソース／ドレイン金属層３９、及び有機絶縁層４０を順次形成する。
ステップＳ４３：有機絶縁層４０上に第１タッチ電極層３２を形成する。
ステップＳ４４：第１タッチ電極層３２上に第１タッチ電極層３２を覆うように絶縁層３３を形成する。
ステップＳ４５：絶縁層３３の一部を除去して第１タッチ電極層３２上に間隔を置いて並んだ複数の絶縁層３３を形成し、絶縁層３３間の第１タッチ電極層３２を露出させる。
ステップＳ４６：１つの絶縁層３３上に第２タッチ電極層３４を形成する。
ステップＳ４７：第２タッチ電極層３４、絶縁層３３間に位置する第１タッチ電極層３２、及び第２タッチ電極層３４で覆われていない絶縁層３３上にパッシベーション層３５を形成する。
ステップＳ４８：絶縁層３３間のパッシベーション層３５上に画素電極ストリップ３１１を形成する。
【００３０】
ステップＳ４５及びステップＳ４６において、第１タッチ電極層３２上に絶縁層３３を形成した後、まず絶縁層３３上に第２タッチ電極層３４を形成してから、第２タッチ電極層３４を自己整合マスクとして第２タッチ電極層３４で覆われていない絶縁層３３の一部を除去することにより、第１タッチ電極層３２上に間隔を置いて並んだ複数の絶縁層３３を形成し、絶縁層３３間の第１タッチ電極層３２を露出させることができる。
【００３１】
上記の方法によって、画素電極ストリップ３１１の垂直投影領域内に絶縁層３３がないため、絶縁層３３を設けること又は厚さが異なる絶縁層３３を設けることで第１タッチ電極層３２と第２タッチ電極層３４との間の寄生容量を低減する必要がある場合に、絶縁層３３の液晶コンデンサ及び蓄積コンデンサの大きさに対する影響を回避することができる。また、画素電極ストリップ３１１を絶縁層３３間に形成されることにより、絶縁層３３の高さを基準として各画素電極ストリップ３１１を形成することができ、これによって、各画素電極ストリップ３１１の平坦度を保証することに有利である。なお、上記平坦度とは、各画素電極ストリップの高さの一致性をいう。
【００３２】
図４に示される本発明の別の実施形態のアレイ基板は、第２タッチ電極層３４と対応する位置に絶縁層３３が形成されている以外、第１タッチ電極層３２の他の位置に絶縁層３３が形成されず、つまり、画素電極ストリップ１１間に絶縁層３３が設けられていないという点で図３に示される実施形態と相違する。
【００３３】
従って、本実施形態のアレイ基板のステップにおいて、第１タッチ電極層３２を形成した後、第１タッチ電極層３２上に絶縁層３３を形成し、次いで絶縁層３３上に第２タッチ電極層３４を形成し、その後、第２タッチ電極層３４を自己整合マスクとして絶縁層３３を暴露することにより、第２タッチ電極層３４で覆われている絶縁層３３以外の他の絶縁層を除去することができる。さらに、第２タッチ電極層３４上及び露出した第１タッチ電極層３２上にパッシベーション層３５を形成し、次いで第１タッチ電極層３２と直接接触するパッシベーション層３５上に複数の画素電極ストリップ３１１を形成し、ここで、複数の画素電極ストリップ３１１は、第２タッチ電極層３４と重ならず、それによって画素電極ストリップ３１１の垂直投影領域に絶縁層３３がなく、絶縁層３３は第１タッチ電極層３２と第２タッチ電極層３３との間にのみ位置する。
【００３４】
本実施形態のアレイ基板は、第２タッチ電極層３４で覆われている絶縁層３３以外の他の絶縁層を除去することにより、プロセスを簡単化することができる。
【００３５】
本発明のアレイ基板の実施形態において、第２タッチ電極層３４は、ブラックマトリックスが対応する垂直投影領域内に位置し、つまり、第２タッチ電極層３４は画素単位間に位置し、上記ブラックマトリックスはカラーフィルタ基板上に位置し、１つの上記画素単位は、カラーフィルタ基板上の１つの赤色カラーレジスト層（Ｒ）、１つの緑色カラーレジスト層（Ｇ）又は１つの青色カラーレジスト層（Ｂ）に対応する。
【００３６】
別の実施形態において、第１タッチ電極層３２は、タッチセンシングを実現するためにアレイ基板に別途追加するタッチ電極層であってもよい。この場合、画素電極層３１は、第１タッチ電極層３２、３４のいずれにも重ならなくてもよい。
【００３７】
図５に示すように、本発明のタッチパネルの一実施形態において、タッチパネルは、タッチ機能を有する液晶ディスプレイである。タッチパネルは、アレイ基板５１、カラーフィルタ基板５２、及びアレイ基板とカラーフィルタ基板５２との間に位置する液晶層５３を含む。
【００３８】
アレイ基板５１は、上記のいずれかの実施形態に記載されたアレイ基板である。ここで、図３に示されるアレイ基板を例に説明する。本実施形態のタッチパネルでは、液晶層５３にスペーサー５３１が設けられることで液晶の隙間を保証する。アレイ基板５１は、画素電極層３１と、第１タッチ電極層３２と、第１タッチ電極層３２上に順次積層して設けられた絶縁層３３及び第２タッチ電極層３４を含み、つまり、絶縁層３３は第１タッチ電極層３２と第２タッチ電極層３４との間に位置する。
【００３９】
画素電極層３１は、第２タッチ電極層３４と重ならず、且つ画素電極層３１の垂直投影領域に絶縁層３３が設けられていない。つまり、第１タッチ電極層３２と第２タッチ電極層３４との間に形成された絶縁層３３は、画素電極層３１の垂直投影領域内に形成されていない。それによって、アレイ基板５１とカラーフィルタ基板５２とを対向して貼り付けるときに、第１タッチ電極層３２と第２タッチ電極層３４との間に形成された絶縁層３３の厚さは画素電極層３１とカラーフィルタ基板５２上の共通電極層との距離に影響を与えず、画素電極層３１とアレイ基板５１上の共通電極層との距離に影響を与えない。それによって、第１タッチ電極層３２と第２タッチ電極層３４との間の絶縁層３３の厚さを増加させることによりタッチ電極層３２、３４間の寄生容量を低減する必要がある場合に、液晶コンデンサ及び蓄積コンデンサの大きさに対する影響を回避することができ、表示品質を保証することができる。
【００４０】
さらに、アレイ基板５１は、パッシベーション層３５をさらに含む。第１タッチ電極層３２は、アレイ基板５１の共通電極層である。画素電極層３１は、第２タッチ電極層３４と重ならず、且つ画素電極層３１は、第１タッチ電極層３２と部分的に重なり、第１タッチ電極層３２上に位置する。絶縁層３３は、第１タッチ電極層３２上に間隔を置いて並んだ複数の絶縁層３３を含み、第２タッチ電極層３４は、１つの絶縁層３３上に位置し、絶縁層３３間の第１タッチ電極層３２上に絶縁層３３がない。
【００４１】
パッシベーション層３５は、第２タッチ電極層３４、絶縁層３３間の第１タッチ電極層３２、及び第２タッチ電極層３４で覆われていない絶縁層３３上に設けられている。画素電極層３１は、複数の画素電極ストリップ３１１を含む。複数の画素電極ストリップ３１１は、それぞれ絶縁層３３間のパッシベーション層３５上に位置する。つまり、複数の画素電極ストリップ３１１は、第１タッチ電極層３２を直接覆っているパッシベーション層３５上に位置し、且つ画素電極ストリップ３１１は、パッシベーション層３５と直接接触することにより、画素電極ストリップ３１１の垂直投影領域内に絶縁層３３がない。
【００４２】
アレイ基板５１は、ベース３６及びベース３６上に順次形成されたゲート絶縁層３７、ＩＬＤ（Ｉｎｓｕｌａｔｏｒ  ｌａｙｅｒ，絶縁層）層３８、ソース／ドレイン金属層３９、有機絶縁層４０をさらに含む。第１タッチ電極層３１は、有機絶縁層４０上に形成されている。
【００４３】
カラーフィルタ基板５２は、ガラスベース５２１及びガラスベース上に形成されたカラーレジスト層を含む。上記カラーレジスト層は、赤色カラーレジスト層、緑色カラーレジスト層、青色カラーレジスト層を含む。各カラーレジスト層は、アレイ基板５１上の１つの画素単位に対応する。なお、図には、赤色カラーレジスト層５２３及び緑色カラーレジスト層５２４のみを示している。カラーフィルタ基板５２は、カラーレジスト層間にあるブラックマトリックス５２２及び平坦化層５２５をさらに含む。平坦化層５２５は透明な平坦化層である。カラーフィルタ基板５２に共通電極層（図示せず）がさらに設けられている。
【００４４】
スペーサー５３１は、ブラックマトリックス５２２の垂直投影領域内の液晶層５３に位置する。
アレイ基板５１の第２タッチ電極層３４は、ブラックマトリックス５２２の垂直投影領域内に位置する。
【００４５】
この実施形態のタッチパネルは、画素電極層の垂直投影領域に絶縁層３３が設けられないことにより、第１タッチ電極層３２と第２タッチ電極層３４との間に絶縁層３３を設けるか、又は厚さが異なる絶縁層３３を設けることで第１タッチ電極層３２と第２タッチ電極層３４の間の寄生容量を低減する必要がある場合に、絶縁層３３の液晶コンデンサ及び蓄積コンデンサのサイズに対する影響を回避することができる。
【００４６】
上記内容は、本発明の実施形態に過ぎず、本発明の範囲を制限するものではない。本発明の明細書及び図面の内容に基づいて行われる等価構造又は等効フローの変換を、他の関連する技術分野に使用することは、すべて本発明の特許請求の範囲に含まれる。
【図１】
2019503512.tif 000003
【図２】
2019503512.tif 000004
【図３】
2019503512.tif 000005
【図４】
2019503512.tif 000006
【図５】
2019503512.tif 000007
【国際調査報告】
2019503512.tif 000008
2019503512.tif 000009
2019503512.tif 000010
2019503512.tif 000011