(57)【要約】高効率熱経路およびモールドアンダーフィル材料を有する半導体ダイアセンブリ。一実施形態においては、半導体ダイアセンブリは、第一のダイと複数の第二のダイとを含む。第一のダイは第一の機能を有し、横方向領域と、積層部位とを有する。第二のダイは、第一のダイとは異なる機能を有し、第二のダイは、第一のダイの積層部位に取り付けられた底部の第二のダイと、ダイ積層の最上部表面を画定する最上部の第二のダイとを含むダイ積層内にある。熱伝達構造は、少なくとも第一のダイの横方向領域に取り付けられ、第二のダイが配置される空洞を有する。空洞内のアンダーフィル材料は、第二のダイと熱伝達構造との間の空洞内にあり、アンダーフィル材料は、ダイ積層の最上部表面を覆う。【選択図】図１
2019532514.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ支持基板と、
前記パッケージ支持基板に取り付けられた第一の半導体ダイであって、積層部位と、前記積層部位から横方向に伸びる横方向領域と、を有する、前記第一の半導体ダイと、
相互の上に積み重ねられた複数の第二の半導体ダイを含むダイ積層であって、前記ダイ積層は、前記第一のダイの前記積層部位に取り付けられた底部の第二の半導体ダイと、前記ダイ積層の最上部表面積を画定する最上部表面を有する最上部の第二の半導体ダイと、側面と、を有する、前記ダイ積層と、
前記第一のダイの前記横方向領域に取り付けられ、前記ダイ積層を包囲する熱伝達構造であって、前記複数の第二のダイが配置された空洞を有し、前記ダイ積層の前記最上部表面より大きい開口を有する、前記熱伝達構造と、
前記複数の第二の半導体ダイと、前記熱伝達構造との間の前記空洞内のモールドアンダーフィル材料であって、前記ダイ積層の前記側面を前記ダイ積層の少なくとも前記最上部表面まで覆う、前記モールドアンダーフィル材料と、
を含む半導体ダイアセンブリ。
【請求項２】
前記熱伝達構造は、前記ダイ積層の前記側面から横方向に離隔された内部側壁と、最上部の前記第二の半導体ダイの前記最上部表面またはその上方の上部表面とを含む、請求項１に記載の半導体ダイアセンブリ。
【請求項３】
前記熱伝達構造の前記内部側壁は、前記熱伝達構造の前記開口を画定する、請求項２に記載の半導体ダイアセンブリ。
【請求項４】
前記熱伝達構造の前記上部表面は、最上部の前記第二の半導体の前記最上部表面の上方の高さに配置され、
前記アンダーフィル材料は、最上部の前記第二の半導体ダイの前記最上部表面を覆う、請求項２に記載の半導体ダイアセンブリ。
【請求項５】
前記アンダーフィル材料は、最上部の前記第二の半導体ダイの前記最上部表面に直接接触し、前記熱伝達構造の前記上部表面と少なくとも実質的に同一平面の高さに伸びる、請求項４に記載の半導体ダイアセンブリ。
【請求項６】
前記アンダーフィル材料は、前記第二の半導体ダイの前記最上部表面を覆う、請求項１に記載の半導体ダイアセンブリ。
【請求項７】
前記熱伝達構造はフレームを含む、請求項１に記載の半導体ダイアセンブリ。
【請求項８】
前記フレームは、金属、金属合金、またはセラミックである、請求項７に記載の半導体ダイアセンブリ。
【請求項９】
前記フレームは銅である、請求項８に記載の半導体ダイアセンブリ。
【請求項１０】
前記空洞は、上端を有する側壁を有し、前記開口は前記側壁の前記上端によって画定される、請求項１に記載の半導体ダイアセンブリ。
【請求項１１】
パッケージ支持基板と、
前記パッケージ支持基板に取り付けられた第一の半導体ダイであって、横方向領域と積層領域とを有する、前記第一の半導体ダイと、
前記第一のダイの前記積層領域に取り付けられた底部の第二のダイと、ダイ積層の最上
部表面を画定する最上部の第二のダイとを含む複数の第二の半導体ダイを有する前記ダイ積層と、
前記ダイ積層の周囲の熱伝導性フレームであって、前記ダイ積層の前記最上部表面周囲の開口と、前記第一の半導体ダイの前記横方向領域に取り付けられた底部表面と、最上部の前記第二のダイの前記最上部表面の上方の高さの上部表面とを有する、前記熱伝導性フレームと、
前記熱伝導性フレームと前記ダイ積層との間の注入されたアンダーフィル材料であって、前記熱伝導性フレームの前記上部表面に伸びる高さを有する、注入された前記アンダーフィル材料と、
を含む半導体ダイアセンブリ。
【請求項１２】
前記フレームの前記開口は、最上部の前記第二のダイの前記最上部表面よりも大きい、請求項１１に記載の半導体ダイアセンブリ。
【請求項１３】
最上部の前記第二のダイの前記最上部表面は外周を有し、前記フレームの前記開口は、間隙によって、最上部の前記第二のダイの前記最上部表面の前記外周から横方向に離隔される、請求項１１に記載の半導体ダイアセンブリ。
【請求項１４】
前記フレームは、金属、金属合金、またはセラミックを含む、請求項１１に記載の半導体ダイアセンブリ。
【請求項１５】
前記フレームは銅を含む、請求項１１に記載の半導体ダイアセンブリ。
【請求項１６】
第一の機能を有する第一のダイであって、横方向領域と積層部位とを有する、第一のダイと、
前記第一のダイとは異なる第二の機能を有する複数の第二のダイであって、前記第一のダイの前記積層部位に取り付けられた底部の第二のダイと、ダイ積層の最上部表面を画定する最上部の第二のダイとを含む、前記ダイ積層内に配置される、前記複数の第二のダイと、
前記第一のダイの少なくとも前記横方向領域に取り付けられた熱伝達構造であって、前記複数の第二のダイが配置される空洞を有する、熱伝達構造と、
前記複数の第二のダイと、前記熱伝達構造との間の前記空洞内のアンダーフィル材料であって、前記ダイ積層の前記最上部表面を覆う、前記アンダーフィル材料と、
を含む半導体ダイアセンブリ。
【請求項１７】
前記熱伝達構造は、最上部の前記第二のダイの前記最上部表面の外周よりも大きい開口を有するフレームを含む、請求項１６に記載の半導体ダイアセンブリ。
【請求項１８】
前記フレームは金属を含む、請求項１６に記載の半導体ダイアセンブリ。
【請求項１９】
前記フレームは上部表面を有し、前記アンダーフィル材料は、前記フレームの前記上部表面と同一平面にある、請求項１６に記載の半導体ダイアセンブリ。
【請求項２０】
第一の半導体ダイの外部領域に熱伝達フレームを取り付けることであって、前記熱伝達フレームは空洞を有し、前記第一の半導体ダイ上に取り付けられた複数の第二の半導体ダイのダイ積層は、前記熱伝達フレームの前記空洞内にある、ことと、
アンダーフィル材料が、前記ダイ積層の少なくとも最上部表面に伸びるように、前記アンダーフィル材料で前記空洞を充填することと、
を含む、半導体デバイスを製造する方法。
【請求項２１】
前記フレームは上部表面を有し、前記アンダーフィル材料を充填することは、前記フレームの前記上部表面に相対してモールドプラテンを配置することと、前記空洞に前記アンダーフィル材料を注入することとを含む、請求項２０に記載の方法。
【請求項２２】
前記モールドプラテンは、前記ダイ積層内の最上部の第二の半導体ダイの最上部表面から離隔され、前記アンダーフィル材料は、最上部の前記第二の半導体ダイの前記最上部表面を覆う、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示された実施形態は半導体ダイアセンブリに関する。より詳細には、本技術は、高効率熱経路およびモールドアンダーフィル材料を有する積層型半導体ダイアセンブリと、それに関連付けられるシステムおよび方法に関する。
【背景技術】
【０００２】
メモリチップ、マイクロプロセッサチップおよびイメージャチップを含むパッケージ化された半導体ダイは、基板上に取り付けられ、プラスチック保護カバー内に収容された半導体ダイを典型的に含む。ダイは、メモリセル、プロセッサ回路、イメージャデバイスといった機能的機構を、その機能的機構に電気的に接続されたボンドパッドとともに含む。ボンドパッドは、ダイをより高レベルの回路に接続するために、保護カバーの外部にある端子に電気的に接続されることができる。
【０００３】
動作パラメータを満たすために各パッケージの機能的容量を増加させつつ、電子デバイスの空間的制約に適合するように、半導体製造者は、ダイパッケージのサイズを縮小するよう努力している。パッケージによって覆われる表面積（すなわち、“フットプリント”）を実質的に増加させることなく、半導体パッケージの処理能力および／または記憶容量を増加させるための一つのアプローチは、単一のパッケージ内で相互に複数の半導体ダイを垂直方向に積み重ねることである。このように垂直方向に積み重ねられたパッケージ内のダイは、シリコン貫通ビア（ＴＳＶ）を用いて、隣接するダイのボンドパッドと個々のダイのボンドパッドを電気的に結合することによって相互接続されることができる。ハイブリッドメモリキューブ（ＨＭＣ）は、論理ダイの上に積み重ねられた複数のメモリダイを含む特に有用なデバイスの一つである。
【図面の簡単な説明】
【０００４】
【図１】本技術の実施形態に従う半導体ダイアセンブリを図示する断面図である。
【図２Ａ】本技術の実施形態に従う半導体ダイアセンブリを製造する方法の一態様を図示する断面図である。
【図２Ｂ】本技術の実施形態に従う半導体ダイアセンブリを製造する方法の一態様を図示する上面図である。
【図２Ｃ】本技術の実施形態に従う半導体ダイアセンブリを製造する方法の一態様を図示する断面図である。
【図２Ｄ】本技術の実施形態に従う半導体ダイアセンブリを製造する方法の一態様を図示する上面図である。
【図２Ｅ】本技術の実施形態に従う半導体ダイアセンブリを製造する方法の一態様を図示する断面図である。
【図２Ｆ】本技術の実施形態に従う半導体ダイアセンブリを製造する方法の一態様を図示する上面図である。
【図２Ｇ】本技術の実施形態に従う半導体ダイアセンブリを製造する方法の一態様を図示する断面図である。
【図２Ｈ】本技術の実施形態に従う半導体ダイアセンブリを製造する方法の一態様を図示する上面図である。
【図２Ｉ】本技術の実施形態に従う半導体ダイアセンブリを製造する方法の一態様を図示する断面図である。
【図２Ｊ】本技術に従う半導体ダイアセンブリを製造する方法の一態様を図示する断面図である。
【図３】本技術の実施形態に従う半導体ダイアセンブリを図示する断面図である。
【図４】本技術の実施形態に従う半導体ダイアセンブリを図示する上面図である。
【図５】本技術の実施形態に従って構成された半導体ダイアセンブリを含むシステムの概略図である。
【発明を実施するための形態】
【０００５】
高効率熱経路およびモールドアンダーフィル材料を有する積層型半導体ダイアセンブリの幾つかの実施形態の具体的な詳細事項が、関連づけられるシステムおよび方法とともに、以下に記述される。用語“半導体ダイ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｉｅ）”は、集積回路もしくはコンポーネント、データストレージ素子、処理コンポーネント、および／または半導体基板上に製造された他の機構を有するダイを一般的に指す。例えば、半導体ダイは、集積メモリ回路および／または論理回路を含むことができる。二つの構造が、例えば、伝導、対流、および／または放射を介して、熱を通じてエネルギーを交換することができる場合に、半導体ダイおよび／または半導体ダイパッケージ内の他の機構は、相互に“熱的接触（ｔｈｅｒｍａｌ  ｃｏｎｔａｃｔ）”しているといわれることができる。本技術はさらなる実施形態を有し得、また、本技術は、図１〜図５を参照して以下に記述される実施形態の詳細事項のうちの幾つかがなくても実施され得ることは、当業者にはまた、理解されるだろう。
【０００６】
本明細書で用いられるように、用語“垂直方向（ｖｅｒｔｉｃａｌ）”、“横方向（ｌａｔｅｒａｌ）”、“より上（ｕｐｐｅｒ）”、および“より下（ｌｏｗｅｒ）”は、図面内に図示された方向から見て、半導体ダイアセンブリ内の機構の相対的な方向または位置を指すことができる。例えば、“より上”または“最上（ｕｐｐｅｒｍｏｓｔ）”は、別の機構よりもページの最上部により近く配置された機構を指すことができる。しかしながら、これらの用語は、逆にされるか、または傾斜された方向付けといった他の方向付けを有する半導体デバイスを含むように、広く解釈されるべきであり、そこでは、最上部／底部（ｔｏｐ／ｂｏｔｔｏｍ）、上／下（ｏｖｅｒ／ｕｎｄｅｒ）、より上／より下（ａｂｏｖｅ／ｂｅｌｏｗ）、上／下（ｕｐ／ｄｏｗｎ）、および左／右（ｌｅｆｔ／ｒｉｇｈｔ）は、方向付けによっては、入れ替えられることができる。
【０００７】
論理ダイの最上部に取り付けられた複数のメモリダイの積層を有するＨＭＣなどの積層型のダイの配置は、幾つかの製造上の課題を有する。例えば、垂直方向に積み重ねられたダイパッケージでは、個々のダイからの熱は累積的であり、集約された熱は放散し難い。これは、個々のダイ、ダイ間の接合、およびパッケージ全体の動作温度を上昇させ、それが、積層型ダイをそれらの最大動作温度（Ｔｍａｘ）を超えた温度に到達させ得る。問題点は、また、パッケージ内のダイの密度が増加するにつれて深刻化する。さらに、ダイ積層内に異なる種類のダイが存在するとき、デバイス全体のＴ（ｍａｘ）は、最低のＴ（ｍａｘ）を有するダイのＴ（ｍａｘ）に限定される。
【０００８】
積層型ダイアセンブリの別の課題は、ダイからの熱の十分な放散が可能なパッケージングは、製造するためのコストが高いことである。多くの既存の設計は、ダイ間に液体分配アンダーフィル材料を最初に流し、その後、メモリダイ積層の最上面および側面を完全に包囲する熱伝導性を有する“蓋（ｌｉｄ）”でダイ積層を覆う。しかしながら、このプロセスは、完成したデバイスのコスト全体のうち、かなりの部分を構成する。
【０００９】
これらの課題を処理するために、本技術の一実施形態は、パッケージ支持基板と、パッケージ支持基板に搭載された第一の半導体ダイと、相互に積み重ねられた複数の第二の半導体ダイを含むダイ積層と、を含む半導体ダイアセンブリである。第一の半導体ダイは、積層部位と、積層部位から横方向に伸びる横方向領域とを有する。ダイ積層は、第一の半導体ダイの積層部位に取り付けられた底部の第二の半導体ダイと、ダイ積層の最上部表面
積を画定する最上部表面を有する最上部の第二の半導体ダイと、側面と、を有する。半導体ダイアセンブリは、第一の半導体ダイの横方向領域に取り付けられた熱伝達構造をさらに含み、熱伝達構造は、ダイ積層を包囲する。熱伝達構造は、第二の半導体ダイが配置された空洞と、ダイ積層の最上部表面積よりも大きい開口と、を有する。半導体ダイアセンブリは、第二の半導体ダイと熱伝達構造との間の空洞内にモールドアンダーフィル材料をさらに含む。アンダーフィル材料は、ダイ積層の側面を覆う。
【００１０】
本技術の別の実施形態は、パッケージ支持基板と、パッケージ支持基板に取り付けられた第一の半導体ダイと、複数の第二の半導体ダイを有するダイ積層と、を含む半導体ダイアセンブリである。第一の半導体ダイは、横方向領域と、横方向領域の内部の積層領域とを有し、ダイ積層は、第一のダイの積層領域に取り付けられた底部の第二の半導体ダイと、最上部表面を有する最上部の第二の半導体ダイと、を含む。この実施形態の半導体ダイアセンブリは、また、ダイ積層周囲の熱伝導性フレームと、熱伝導性フレームとダイ積層との間の注入されたアンダーフィル材料も含む。熱伝導性フレームは、第一の半導体ダイの横方向領域に取り付けられた底部表面と、最上部の第二のダイの最上部表面、またはその上方の高さにある最上部表面と、を有する。注入されたアンダーフィル材料は、熱伝導性フレームの上部表面と少なくとも同一平面の高さを有する。幾つかの実施形態においては、注入されたアンダーフィル材料は、最上部の第二の半導体ダイの最上部表面を覆うことができる。
【００１１】
図１は、本技術の一実施形態に従う、半導体ダイアセンブリ１００（“アセンブリ１００”）を図示する断面図である。アセンブリ１００は、パッケージ支持基板１０２と、パッケージ支持基板１０２に取り付けられた第一の半導体ダイ１１０と、中心領域、または中心からずれた領域といった第一のダイ１１０の積層領域１１１で積層１２２内に配置された複数の第二の半導体ダイ１２０と、を含む。第一のダイ１１０は、第一のダイ１１０の少なくとも一側面上の第二のダイ１２０の横方向の外側に少なくとも一つの横方向領域１１２をさらに含む。図１に図示された実施形態においては、第一のダイ１１０は、ダイ積層１２２の対向側面の外側に二つの横方向領域１１２を有する。ダイ積層１２２は、第一のダイ１１０に取り付けられた底部の第二のダイ１２０ａと、最上部表面１２４を有する最上部の第二のダイ１２０ｂとを含むことができる。最上部表面１２４は、ある高さＥ１でダイ積層１２２の最上部表面積を画定する。
【００１２】
アセンブリ１００は、ダイ積層１２２周囲の熱伝達構造（ＴＴＳ）１３０をさらに含むことができる。図１に図示された実施形態においては、ＴＴＳ１３０は、接着剤１３３によって第一のダイ１１０の横方向領域１１２および支持基板１０２に接着された底部表面１３２と、ある高さＥ２での上部表面１３４と、内部側壁１３６と、を有するフレームである。上部表面１３４の高さＥ２は、図示された実施例においては、最上部の第二のダイ１２０ｂの最上部表面１２４の高さＥ１より上方にある。他の実施形態においては、上部表面１３４は、最上部表面１２４と少なくとも実質的に同一平面であり得る。内部側壁１３６は、第二のダイ１２０が配置される空洞１３８と、側壁１３６が上部表面１３４とぶつかる上部端１３９によって画定される開口とを画定する。図１に図示された開口は、最上部表面１２４の最上部表面積よりも大きい。ＴＴＳ１３０は、銅、アルミニウム、シリコン、または他の適切な熱伝導性材料など、高い熱伝導性を有する材料から製造される。幾つかの実施形態においては、ＴＴＳ１３０は、また、第一のダイ１１０から効率的に熱を伝達するために、高い熱伝導性を有しつつ、通常使用での温度サイクリング中に引き起こされるダイ１１０／１２０上の応力を減少させるために、第一のダイ１１０の基板材料のＣＴＥに類似の熱膨張係数（ＣＴＥ）を有する。これによって、ダイ１１０／１２０におけるひび割れまたはＴＴＳ１３０の層間剥離の軽減が期待される。ＴＴＳ１３０用の適切なＣＴＥ適合材料は、モリブデン（Ｍｏ）、銅・タングステン（Ｃｕ−Ｗ）の合金、銅・モリブデン（Ｃｕ−Ｍｏ）の合金、シリコン炭化物（ＳｉＣ）、および／またはアルミ
ニウム窒化物（ＡｌＮ）を含むがそのいずれにも限定されない。幾つかの実施例においては、これらの材料は、また、銅よりも軽くなり得、結果として、顕著に軽いパッケージをもたらし得る。ＴＴＳ１３０が金属から製造されるとき、ＴＴＳ１３０は、開口を形成し、ダイ積層１２２の第二のダイ１２０を包囲するために、適切な形状にプレス加工されるか、またはレーザカットされることができる。接着剤１３３は、熱界面材料（“ＴＩＭ”）または別の適切な接着剤とすることができる。例えば、ＴＩＭおよび他の接着剤は、シリコンベースのグリース、ゲル、または導電性材料をドープされた接着剤（例えば、カーボンナノチューブ、はんだ材料、ダイアモンド状炭素（ＤＬＣ）など）を相変化材料とともに含むことができる。
【００１３】
アセンブリ１００は、第二のダイ１２０の各々の間、ならびに第一のダイ１１０と底部の第二のダイ１２０ａとの間に、アンダーフィル材料１６０（個々の部分が参照番号１６０ａおよび１６０ｂで其々識別される）をさらに含む。図１に図示されたアンダーフィル材料１６０の実施形態は、ダイ積層１２２の側面に伸びるか、またはダイ積層１２２の側面を覆う側面アンダーフィル部分１６０ａと、最上部の第二のダイ１２０ｂの最上部表面１２４の上の最上部アンダーフィル部分１６０ｂと、を有する。最上部アンダーフィル部分１６０ｂは、最上部の第二のダイ１２０ｂの最上部表面１２４に直接接触することができる。
【００１４】
アセンブリ１００は、接着剤１７２によって、ＴＴＳ１３０の上部表面１３４および最上部アンダーフィル部分１６０ｂに接着された熱伝導性蓋１７０を任意で含むことができる。導電性蓋１７０は、銅、アルミニウム、シリコン、または他の適切な材料といった高い熱伝導性を有する材料から製造されたプレートとすることができる。
【００１５】
アセンブリ１００は、第一のダイ１１０および第二のダイ１２０の積層１２２からの熱の向上した熱放散を提供することが期待される。例えば、ＴＴＳ１３０は、高い熱伝導性を有する材料から製造され、ＴＩＭを介して、第一のダイ１１０の横方向領域１１２に直接取り付けられるため、第一のダイ１１０の横方向領域１１２から熱性蓋１７０への直接の経路に沿って熱を効率的に伝達する。ＴＴＳ１３０は、また、単純で、設置が容易であるため、第一のダイ１１０の高温の横方向部分１１２から熱を効率的に放散するための単純かつ費用効率の高い方法を提供する。さらに、空洞１３８にモールドアンダーフィル材料１６０を注入することも容易である。なぜなら、ＴＴＳ１３０内の大きな開口が、単純な注入モールドプラテンをＴＴＳ１３０上に直接配置することを可能とするからである。
【００１６】
図１に図示されたアセンブリ１００の幾つかの実施形態は、これに応じて、それらがその指定された最大温度（Ｔｍａｘ）を超えないままであるようにアセンブリ１００内の個々のダイ１１０、１２０の動作温度を低下させることができる。これは、アセンブリ１００がＨＭＣとして配置されるときに非常に有用となり得る。なぜなら、第一のダイ１１０は一般的により大きな論理ダイであり、第二のダイ１２０は一般的にメモリダイであり、論理ダイはメモリダイよりも非常に高い電力レベル（例えば、０．６２８Ｗと比較すると５．２４Ｗ）で典型的に動作するからである。論理ダイＨＭＣ構造は、一般的に、第一のダイ１１０の横方向領域１１２で顕著な量の熱を集中させる。論理ダイは、また、横方向領域１１２でより高い電力密度を有し得、これは、熱をさらに集中させることになり、それによって横方向領域１１２において、より高い温度を生成する。このように、第一のダイ１１０の横方向領域１１２の大部分を接着剤１３３を介して高い伝導性のＴＴＳ１３０に直接結合することによって、熱は、第一のダイの横方向領域１１２から効率的に除去されることができる。
【００１７】
図２Ａ〜図２Ｊは、本技術の実施形態に従う、アセンブリ１００を製造する方法の連続的な態様を図示する。図２Ａは、ＴＴＳおよびアンダーフィル材料が設置される前のアセ
ンブリ１００の断面図であり、図２Ｂはその上面図である。図２Ａを参照すると、パッケージ支持基板１０２は、より高レベルのパッケージングの外部電気コンポーネント（図示せず）に、第一および第二のダイ１１０、１２０を接続するように構成される。例えば、パッケージ支持基板１０２は、半導体コンポーネント（例えば、ドープされたシリコンウェーハもしくはヒ化ガリウムウェーハ）、非導電性コンポーネント（例えば、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）などの様々なセラミック基板）、および／または導電性部分（例えば、相互接続回路、ＴＳＶなど）を含むインターポーザまたはプリント回路基板とすることができる。図２Ａに図示された実施形態においては、パッケージ支持基板１０２は、複数の第一の電気コネクタ１０４ａを介してパッケージ支持基板１０２の第一の側面１０３ａで、第一のダイ１１０に電気的に結合され、複数の第二の電気コネクタ１０４ｂ（“電気コネクタ１０４”とまとめて呼ばれる）を介して、パッケージ支持基板１０２の第二の側面１０３ｂで外部回路（図示せず）に電気的に結合される。電気コネクタ１０４は、はんだボール、導電性バンプおよびピラー、導電性エポキシ、ならびに／または他の適切な導電性素子とすることができる。様々な実施形態においては、パッケージ支持基板１０２は、第一の半導体ダイ１１０の裏面での熱放散を高めるために、比較的高い熱伝導性を有する材料から製造されることができる。
【００１８】
図２Ａおよび図２Ｂに図示されるように、第一のダイ１１０は、積み重ねられた第二のダイ１２０よりも大きいフットプリントを有することができる。第一および第二のダイ１１０、１２０は、長方形、円形、および／または他の適切な形状とすることができ、様々な異なる寸法を有し得る。図２Ｂを参照すると、例えば、第一のダイ１１０は、長さＬ１および幅Ｗ１を有することができ、個々の第二のダイ１２０は、長さＬ２および幅Ｗ２を各々有することができる。第一のダイ１１０の各横方向領域１１２（“ポーチ（ｐｏｒｃｈ）”または“シェルフ（ｓｈｅｌｆ）”として当業者に周知）は、第一および第二のダイ１１０、１２０の相対的な寸法と、第一のダイ１１０の前方表面１１４（図２Ａ）上のダイ積層１２２の位置とによって画定されることができる。図２Ａおよび図２Ｂに図示された実施形態においては、横方向領域１１２が等しい距離で積層１２２の二つの対向側面を越えて横方向に伸びるように、ダイ積層１２２は、第一のダイ１１０の長さＷ１について中心にある。第一のダイ１１０の幅および長さの双方が中央にあるダイ積層１２２の幅および長さよりも大きい実施形態においては、連続的な横方向領域１１２は、第二のダイ１２０の全周囲の周りに伸び得る。他の実施形態においては、一つだけの横方向領域１１２が積層１２２の一側面のみから外側に伸びるように、積層１２２は、第一のダイ１１０の前方表面１１４（図２Ａ）についてずらされ得る。更なる実施形態においては、第一および第二のダイ１１０、１２０は円形とすることができ、それによって、第一および第二のダイ１１０、１２０の相対的な直径は、横方向領域１１２を画定する。
【００１９】
第一および第二のダイ１１０、１２０は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、フラッシュメモリ、他の形式の集積回路メモリ、処理回路、イメージングコンポーネント、および／または他の半導体機構など、様々な種類の半導体コンポーネントおよび機能的機構を含むことができる。様々な実施形態においては、例えば、アセンブリ１００はＨＭＣとして構成され、該ＨＭＣにおいて、積み重ねられた第二のダイ１２０はデータストレージを提供するメモリダイであり、第一のダイ１１０は、ＨＭＣ内のメモリ制御（例えば、ＤＲＡＭ制御）を提供する高速論理ダイである。他の実施形態においては、第一および第二のダイ１１０、１２０は、他の半導体コンポーネントを含み得、および／または積層１２２内の個々の第二のダイ１２０の半導体コンポーネントは異なり得る。
【００２０】
図２Ａに図示されるように、第二のダイ１２０は、積層１２２内で相互に、また、隣接するダイ１１０、１２０間に配置された複数の導電性素子１２５によって下にある第一のダイ１１０に、電気的に結合されることができる。図２Ａに図示された積層１２２は互い
に電気的に結合された８つの第二のダイ１２０を含むが、他の実施形態においては、積層１２２は、８つよりも多いか、８つ未満のダイ（例えば、２〜４つのダイ、または少なくとも９つのダイ）を含むことができる。導電性素子１２５は、ピラー、列、スタッズ、バンプなどの様々な適切な構造を有することができ、銅、ニッケル、はんだ（例えば、ＳｎＡｇベースのはんだ）、導体充填エポキシ、および／または他の導電性材料から製造されることができる。選択された実施形態においては、例えば、導電性素子１２５は銅ピラーとすることができ、他の実施形態においては、導電性素子１２５は、バンプ・オン・窒化物構造などのより複雑な構造を含むことができる。
【００２１】
図２Ａにさらに図示されるように、個々の第二のダイ１２０は、第二のダイ１２０の対向側面で電気的接続を提供するために、対応する導電性素子１２５と片側、または両側で配列された複数のＴＳＶ１２６を各々含むことができる。各ＴＳＶ１２６は、個々の第二のダイ１２０を完全に通る導電性材料（例えば、銅）と、第二のダイ１２０の残りからＴＳＶ１２６を電気的に絶縁するための導電性材料を包囲する電気的に絶縁性の材料と、を含むことができる。図２Ａには図示されていないが、第一のダイ１１０は、また、より高レベルの回路に第一のダイ１１０を電気的に結合するための複数のＴＳＶを含むことができる。電気的通信によって、ＴＳＶ１２６および導電性素子１２５は、熱が、第一および第二のダイ１１０、１２０から伝達されることができる熱コンジットを提供する。幾つかの実施形態においては、導電性素子１２５および／またはＴＳＶ１２６の寸法は、積層１２２を垂直方向に通る熱伝達を高めるために増加することができる。例えば、個々の導電性素子１２５は、ダイ１１０、１２０を通る熱経路を向上させるために、約１５−３０μｍ、または他の適切な寸法の直径を各々有することができる。他の実施形態においては、第二のダイ１２０は、積層１２２を通る熱経路をも提供し得る他の種類の電気コネクタ（例えば、ワイヤボンド）を用いて、相互に、また第一のダイ１１０に電気的に結合されることができる。
【００２２】
様々な実施形態においては、アセンブリ１００は、導電性素子１２５の間の隙間に配置された複数の熱伝導素子１２８（破線で図示される）を任意で含む。個々の熱伝導素子１２８は、導電性素子１２５（例えば、銅ピラー）と少なくともほぼ類似の構造および組成とすることができる。しかしながら、熱伝導素子１２８は、ダイ１１０および１２０のＴＳＶ１２６または他の電気的にアクティブなコンポーネントに電気的に結合されていないため、熱伝導素子１２８は、第二のダイ１２０間の電気的接続は提供しない。その代わりに、熱伝導素子１２８は、ダイ積層１２２を上方に通る熱伝達を高めるために、積層１２２を通る全体の熱伝導性を増加させる電気的に絶縁された“ダンプ素子”である。例えば、アセンブリ１００がＨＭＣとして構成される実施形態においては、導電性素子１２５の間の熱伝導素子１２８の追加は、何度か（例えば、約６−７℃）ＨＭＣの動作温度を低下させるために図示されている。
【００２３】
図２Ｃは、ＴＴＳ１３０が第一のダイ１１０およびパッケージ支持基板１０２に取り付けられた後のアセンブリ１００を図示する断面図であり、図２Ｄはその上面図である。図２Ｃを参照すると、ＴＴＳ１３０の内部は、第一のダイ１１０の横方向領域１１２の上に配置されるように構成される。ＴＴＳ１３０の側壁１３６は、最上部の第二のダイ１２０ｂの最上部表面１２４の高さ、またはその上方の高さにある第二のダイ１２０の積層１２２に関する高さ（Ｈ１）に伸びる。ＴＴＳ１３０が横方向領域１１２の大部分を覆い、端部１３９によって画定される開口が最上部の第二のダイ１２０ｂの最上部表面１２４の表面積よりも大きくなるように、側壁１３６は、また、間隙（Ｇ）によって第二のダイ１２０の積層１２２から離隔される。接着剤１３３はＴＩＭとすることができる。図２Ｄに図示された実施形態においては、ＴＴＳ１３０は、第二のダイ１２０を完全に包囲し、最上部の第二のダイ１２０ｂの最上部表面１２４を露出するフレームまたはリングである。
【００２４】
図２Ｅは、モールドプラテン２１０がＴＴＳ１３０の上部表面１３４に相対して配置された後のアセンブリ１００を製造する方法の別の段階を図示する断面図であり、図２Ｆは、第一のダイ１１０、ダイ積層１２０、およびＴＴＳ１３０の上のモールドプラテン２１０の上面図である。モールドプラテンは、そこを通って、ＴＴＳ１３０によって画定された空洞１３８（図２Ｅ）への圧力下でアンダーフィル材料が注入されることができる、注入口２１２を有する。モールドプラテン２１０は、また、注入口２１２に対してダイ積層１２２の対向側面に、排出口２１４（図２Ｆ）も含むことができる。
【００２５】
図２Ｇは、アンダーフィル材料１６０が注入口２１２を通って空洞１３８に注入されるときのアセンブリ１００を図示する断面図である。アンダーフィル材料１６０が（ａ）第二のダイ１２０の各々の間、（ｂ）第一のダイ１１０と底部の第二のダイ１２０ａとの間、（ｃ）ダイ積層１２２の側面とＴＴＳ１３０の内部側壁１３６との間、にあるまで、アンダーフィル材料１６０は、ダイ積層１２２の側面に沿って、最上部の第二のダイ１２０ｂの最上部表面１２４の上に流れる。アンダーフィル材料１６０は、典型的には、注入可能なモールドアンダーフィル材料である。
【００２６】
図２Ｈは、図２Ｇの段階における本方法を図示する上面図である。図２Ｈに図示されるように、モールドアンダーフィル材料１６０は、最上部の第二のダイ１２０ｂ（矢印Ｆ）の最上部表面にわたって流れる。なぜなら、モールドプラテン２１０は、最上部の第二のダイ１２０ｂの最上部表面から離隔されているからである。モールドアンダーフィル材料１６０は、したがって、最上部の第二のダイ１２０ｂの最上部表面に沿って伝搬する前縁（ｌｅａｄｉｎｇ  ｅｄｇｅ）１６２を有する。モールドアンダーフィル材料１６０は、空洞１３８（図２Ｇ）を充填すると、空洞１３８から排出された空気は、排出口２１４の外へ流出する。
【００２７】
図２Ｉは、アンダーフィル材料１６０がモールドプラテン２１０の底部に到達するまで空洞に注入された後のアセンブリ１００を図示する断面図である。結果として、モールドプラテン２１０の底部表面は、幾つかの実施形態においては、アンダーフィル材料の最上部表面を画定することができる。他の実施形態においては、モールドプラテン２１０の底部表面は、ＴＴＳ１３０の上部表面１３４の高さ、またはその下方の高さ、またはその上方の高さのいずれかで、アンダーフィル材料１６０の最上部表面の所望の高さを作成するために形成されることができる。
【００２８】
図２Ｊは、モールドプラテン２１０が除去された後のアセンブリ１００を図示する断面図である。最上部アンダーフィル部分１６０ｂは、これに応じて、最上部の第二のダイ１２０ｂの最上部表面１２４を覆い、最上部アンダーフィル部分１６０ｂの最上部表面は、ＴＴＳ１３０の上部表面１３４と少なくとも実質的に同一平面にある。側面アンダーフィル部分１６０ａは、ダイ積層１２２中の全ての第二のダイの側面を完全に覆い、第二のダイ１２０間の隙間の空間と、第一のダイ１１０と底部の第二のダイ１２０ａとの間の空間とを含む空洞１３８の残りを充填する。図１に図示された熱伝導性蓋１７０などの熱伝導性蓋は、接着剤（例えば、ＴＩＭ）を用いて、ＴＴＳ１３０の上部表面１３４および最上部アンダーフィル部分１６０ｂの最上部表面１６３に任意で取り付けられることができる。
【００２９】
図２Ａ〜図２Ｊに図示されたアセンブリ１００を製造するプロセスは、第一のダイ１１０によって生成される熱を効率的に放散するために、高い熱伝導性を有するパッケージ化されたハイブリッド半導体デバイスを経済的に作成することが期待される。第二のダイのダイ積層の側面を完全に収容し、最上部を覆う従来の蓋の代わりに、アセンブリ１００のＴＴＳ１３０は、製造が安価であり、再利用可能なモールドプラテン２１０を直接通じてアンダーフィル材料１６０の容易な注入モールディングを可能とし、また、設置が容易で
ある。これは、パッケージ化されたハイブリッド半導体デバイスを製造するコストを削減することが期待される。さらに、ＴＴＳ１３０は、アンダーフィル材料１６０が空洞１３８に注入される前に、熱伝導性接着剤を介して第一のダイ１１０の横方向領域１１２に接着されるため、ＴＴＳ１３０は、第一のダイ１１０の横方向領域１１２の大部分と接触することが可能である。これは、第一のダイ１１０からの熱の除去の熱効率をさらに高めることが期待される。
【００３０】
図３は、本技術の別の実施形態に従う半導体ダイアセンブリ３００の断面図である。類似の参照番号は、図１および図３中の類似のコンポーネントを指す。アセンブリ１００とアセンブリ３００との間の差は、アセンブリ３００のＴＴＳ１３０の上部表面１３４が最上部の第二のダイ１２０ｂの最上部表面１２４と同一平面にあることである。結果として、モールドアンダーフィル材料１６０は、最上部の第二のダイ１２０ｂの最上部表面１２４ではなく、ダイ積層１２２の側面を完全に覆う。最上部の第二のダイ１２０ｂの最上部表面１２４の上にモールドキャップがないことにより、接着剤１７２によって最上部の第二のダイ１２０ｂの最上部表面１２４に直接熱伝導性蓋１７０を接着することを可能とする。アセンブリ３００を製造するプロセスは、図２Ａ〜図２Ｊにおけるアセンブリ１００を参照して上述されたものと類似しているが、モールドプラテンは、注入モールディングプロセス中に、ＴＴＳ１３０の上部表面１３４および最上部の第二のダイ１２０ｂの最上部表面１２４の直接上に存在することができるか、または、ＴＴＳ１３０のモールドプレート２１０と最上部の第二のダイ１２０ｂの最上部表面１２４との間には除去可能な薄い保護フィルムが存在することができる。アンダーフィル材料１６０は、したがって、ダイ積層１２２の側面の周囲に流れるように限定される。結果として、アセンブリ３００は、ダイ積層１２２から熱伝導性蓋１７０の中心部分への直接的な熱伝達を高める。
【００３１】
図４は、上述された半導体ダイアセンブリ１００および３００に類似の半導体ダイアセンブリ４００を製造する一態様の上面図である。この実施形態においては、モールドプラテン４１０は、一端に注入口４１２を有するが、他端には排出口はない。モールドプラテン４１０を通じて排出口を提供する代わりに、第一のダイ１１０にＴＴＳ１３０を接着する接着剤１３３が、デバイスの一端で排出口チャネル４１４を有する。アンダーフィル材料は、したがって、図２Ｇ、図２Ｈおよび図３を参照して上述されたように、ＴＴＳ１３０によって画定される空洞を通じて流れることができるが、空気は、接着剤１３３における排出口チャネル４１４を通じて空洞から排出される。
【００３２】
図１〜図４を参照して上述された積層型半導体ダイアセンブリのうちの任意のものは、より大きなおよび／またはより複雑な多数のシステムのうちの任意のシステムに組み入れられることができ、その代表的な実施例が図５に概略的に図示されたシステム５００である。システム５００は、半導体ダイアセンブリ５１０、電源５２０、ドライバ５３０、プロセッサ５４０、および／または他のサブシステムもしくはコンポーネント５５０を含むことができる。半導体ダイアセンブリ５１０は、上述された積層型半導体ダイアセンブリの機構とほぼ類似の機構を含むことができ、したがって、熱放散を高める第一のダイ１１０の横方向領域１１２を十分にカバーする複数の熱経路を含むことができる。結果として生じるシステム５００は、メモリストレージ、データプロセシング、および／または他の適切な機能などの様々な広範囲の機能のうちの任意の機能を実施することができる。したがって、代表的なシステム５００は、ハンドヘルドデバイス（例えば、携帯電話、タブレット、デジタルリーダ、およびデジタル音声プレイヤ）、コンピュータおよび家電製品を含むことができるが、そのいずれにも限定されない。システム５００のコンポーネントは、単一ユニットに収容され得るか、または（例えば、通信ネットワークを通じて）複数の相互接続されたユニットに分散され得る。システム５００のコンポーネントは、また、リモートデバイスを含むことができ、様々な広範囲のコンピュータ可読媒体のうちの任意のものを含むことができる。
【００３３】
前述から、本技術の具体的な実施形態が例示の目的で本明細書に記述されてきたが、本開示から逸脱することなく様々な改変が行われてもよいことが理解されるだろう。例えば、半導体ダイアセンブリの実施形態のうちの多くがＨＭＣについて記述されたが、他の実施形態においては、半導体ダイアセンブリは、他のメモリデバイス、または他の種類の積層型ダイアセンブリとして構成されることができる。さらに、図１〜図５に図示された半導体ダイアセンブリは、第一の半導体ダイ上に積層で配列された複数の第二の半導体ダイを有するが、他の実施形態は、第二の半導体ダイのうちの一つ以上の上に積み重ねられた一つの第一の半導体ダイを有することができる。特定の実施形態の文脈で記述された新規技術のある態様は、また、他の実施形態においては、組み合わせられてもよいし、排除されてもよい。さらに、新規技術のある実施形態に関連付けられた利点がそれらの実施形態の文脈で記述されてきたが、他の実施形態がこの利点を示してもよく、本技術の範囲内にあるために必ずしもこの利点を全ての実施形態が示す必要はない。したがって、本開示および関連付けられる技術は、本明細書に明確に図示されていないか、記述されていない他の実施形態を包含することができる。
【図１】
2019532514.tif 000003
【図２Ａ】
2019532514.tif 000004
【図２Ｂ】
2019532514.tif 000005
【図２Ｃ】
2019532514.tif 000006
【図２Ｄ】
2019532514.tif 000007
【図２Ｅ】
2019532514.tif 000008
2019532514.tif 000009
【図２Ｇ】
2019532514.tif 000010
【図２Ｈ】
2019532514.tif 000011
【図２Ｉ】
2019532514.tif 000012
【図２Ｊ】
2019532514.tif 000013
【図３】
2019532514.tif 000014
【図４】
2019532514.tif 000015
【図５】
2019532514.tif 000016
【手続補正書】
【提出日】令和1年5月20日(2019.5.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パッケージ支持基板と、
前記パッケージ支持基板に取り付けられた第一の半導体ダイであって、積層部位と、前記積層部位から横方向に伸びる横方向領域と、を有する、前記第一の半導体ダイと、
相互の上に積み重ねられた複数の第二の半導体ダイを含むダイ積層であって、前記ダイ積層は、前記第一のダイの前記積層部位に取り付けられた底部の第二の半導体ダイと、前記ダイ積層の最上部表面積を画定する最上部表面を有する最上部の第二の半導体ダイと、側面と、を有する、前記ダイ積層と、
前記第一のダイの前記横方向領域に取り付けられ、前記ダイ積層を包囲する熱伝達構造であって、前記複数の第二の半導体ダイが配置された空洞を有し、前記ダイ積層の前記最上部表面より大きい開口を有する、前記熱伝達構造と、
前記複数の第二の半導体ダイと、前記熱伝達構造との間の前記空洞内のモールドアンダーフィル材料であって、前記ダイ積層の前記側面を前記ダイ積層の少なくとも前記最上部表面まで覆う、前記モールドアンダーフィル材料と、
を含む半導体ダイアセンブリ。
【請求項２】
前記熱伝達構造は、前記ダイ積層の前記側面から横方向に離隔された内部側壁と、最上部の前記第二の半導体ダイの前記最上部表面またはその上方の上部表面とを含む、請求項１に記載の半導体ダイアセンブリ。
【請求項３】
前記熱伝達構造の前記内部側壁は、前記熱伝達構造の前記開口を画定する、請求項２に記載の半導体ダイアセンブリ。
【請求項４】
前記熱伝達構造の前記上部表面は、最上部の前記第二の半導体の前記最上部表面の上方の高さに配置され、
前記アンダーフィル材料は、最上部の前記第二の半導体ダイの前記最上部表面を覆う、
請求項２に記載の半導体ダイアセンブリ。
【請求項５】
前記アンダーフィル材料は、最上部の前記第二の半導体ダイの前記最上部表面に直接接触し、前記熱伝達構造の前記上部表面と少なくとも実質的に同一平面の高さに伸びる、請求項４に記載の半導体ダイアセンブリ。
【請求項６】
前記アンダーフィル材料は、最上部の前記第二の半導体ダイの前記最上部表面を覆う、請求項１に記載の半導体ダイアセンブリ。
【請求項７】
前記熱伝達構造はフレームを含む、請求項１に記載の半導体ダイアセンブリ。
【請求項８】
前記フレームは、金属、金属合金、またはセラミックである、請求項７に記載の半導体ダイアセンブリ。
【請求項９】
前記フレームは銅である、請求項８に記載の半導体ダイアセンブリ。
【請求項１０】
前記空洞は、上端を有する側壁を有し、前記開口は前記側壁の前記上端によって画定される、請求項１に記載の半導体ダイアセンブリ。
【請求項１１】
パッケージ支持基板と、
前記パッケージ支持基板に取り付けられた第一の半導体ダイであって、横方向領域と積層領域とを有する、前記第一の半導体ダイと、
前記第一のダイの前記積層領域に取り付けられた底部の第二のダイと、ダイ積層の最上部表面を画定する最上部の第二のダイとを含む複数の第二の半導体ダイを有する前記ダイ積層と、
前記ダイ積層の周囲の熱伝導性フレームであって、前記ダイ積層の前記最上部表面周囲の開口と、前記第一の半導体ダイの前記横方向領域に取り付けられた底部表面と、最上部の前記第二のダイの前記最上部表面の上方の高さの上部表面とを有する、前記熱伝導性フレームと、
前記熱伝導性フレームと前記ダイ積層との間の注入されたアンダーフィル材料であって、前記熱伝導性フレームの前記上部表面に伸びる高さを有する、注入された前記アンダーフィル材料と、
を含む半導体ダイアセンブリ。
【請求項１２】
前記フレームの前記開口は、最上部の前記第二のダイの前記最上部表面よりも大きい、請求項１１に記載の半導体ダイアセンブリ。
【請求項１３】
最上部の前記第二のダイの前記最上部表面は外周を有し、前記フレームの前記開口は、間隙によって、最上部の前記第二のダイの前記最上部表面の前記外周から横方向に離隔される、請求項１１に記載の半導体ダイアセンブリ。
【請求項１４】
前記フレームは、金属、金属合金、またはセラミックを含む、請求項１１に記載の半導体ダイアセンブリ。
【請求項１５】
前記フレームは銅を含む、請求項１１に記載の半導体ダイアセンブリ。
【請求項１６】
第一の機能を有する第一のダイであって、横方向領域と積層部位とを有する、第一のダイと、
前記第一のダイとは異なる第二の機能を有する複数の第二のダイであって、前記第一のダイの前記積層部位に取り付けられた底部の第二のダイと、ダイ積層の最上部表面を画定する最上部の第二のダイとを含む、前記ダイ積層内に配置される、前記複数の第二のダイと、
前記第一のダイの少なくとも前記横方向領域に取り付けられた熱伝達構造であって、前記複数の第二のダイが配置される空洞を有する、熱伝達構造と、
前記複数の第二のダイと、前記熱伝達構造との間の前記空洞内のアンダーフィル材料であって、前記ダイ積層の前記最上部表面を覆う、前記アンダーフィル材料と、
を含む半導体ダイアセンブリ。
【請求項１７】
前記熱伝達構造は、最上部の前記第二のダイの前記最上部表面の外周よりも大きい開口を有するフレームを含む、請求項１６に記載の半導体ダイアセンブリ。
【請求項１８】
前記フレームは金属を含む、請求項１６に記載の半導体ダイアセンブリ。
【請求項１９】
前記フレームは上部表面を有し、前記アンダーフィル材料は、前記フレームの前記上部表面と同一平面にある、請求項１６に記載の半導体ダイアセンブリ。
【請求項２０】
第一の半導体ダイの外部領域に熱伝達フレームを取り付けることであって、前記熱伝達フレームは空洞を有し、前記第一の半導体ダイ上に取り付けられた複数の第二の半導体ダイのダイ積層は、前記熱伝達フレームの前記空洞内にある、ことと、
アンダーフィル材料が、前記ダイ積層の少なくとも最上部表面に伸びるように、前記アンダーフィル材料で前記空洞を充填することと、
を含む、半導体デバイスを製造する方法。
【請求項２１】
前記フレームは上部表面を有し、前記アンダーフィル材料を充填することは、前記フレームの前記上部表面に相対してモールドプラテンを配置することと、前記空洞に前記アンダーフィル材料を注入することとを含む、請求項２０に記載の方法。
【請求項２２】
前記モールドプラテンは、前記ダイ積層内の最上部の第二の半導体ダイの最上部表面から離隔され、前記アンダーフィル材料は、最上部の前記第二の半導体ダイの前記最上部表面を覆う、請求項２１に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
論理ダイの最上部に取り付けられた複数のメモリダイの積層を有するＨＭＣなどの積層型のダイの配置は、幾つかの製造上の課題を有する。例えば、垂直方向に積み重ねられたダイパッケージでは、個々のダイからの熱は累積的であり、集約された熱は放散し難い。これは、個々のダイ、ダイ間の接合、およびパッケージ全体の動作温度を上昇させ、それが、積層型ダイをそれらの最大動作温度Ｔ（ｍａｘ）を超えた温度に到達させ得る。問題点は、また、パッケージ内のダイの密度が増加するにつれて深刻化する。さらに、ダイ積層内に異なる種類のダイが存在するとき、デバイス全体のＴ（ｍａｘ）は、最低のＴ（ｍａｘ）を有するダイのＴ（ｍａｘ）に限定される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
図２Ａおよび図２Ｂに図示されるように、第一のダイ１１０は、積み重ねられた第二のダイ１２０よりも大きいフットプリントを有することができる。第一および第二のダイ１１０、１２０は、長方形、円形、および／または他の適切な形状とすることができ、様々な異なる寸法を有し得る。図２Ｂを参照すると、例えば、第一のダイ１１０は、長さＬ１および幅Ｗ１を有することができ、個々の第二のダイ１２０は、長さＬ２および幅Ｗ２を各々有することができる。第一のダイ１１０の各横方向領域１１２（“ポーチ（ｐｏｒｃｈ）”または“シェルフ（ｓｈｅｌｆ）”として当業者に周知）は、第一および第二のダイ１１０、１２０の相対的な寸法と、第一のダイ１１０の前方表面１１４（図２Ａ）上のダイ積層１２２の位置とによって画定されることができる。図２Ａおよび図２Ｂに図示された実施形態においては、横方向領域１１２が等しい距離で積層１２２の二つの対向側面を越えて横方向に伸びるように、ダイ積層１２２は、第一のダイ１１０の幅Ｗ１について中心にある。第一のダイ１１０の幅および長さの双方が中央にあるダイ積層１２２の幅および長さよりも大きい実施形態においては、連続的な横方向領域１１２は、第二のダイ１２０の全周囲の周りに伸び得る。他の実施形態においては、一つだけの横方向領域１１２が積層１２２の一側面のみから外側に伸びるように、積層１２２は、第一のダイ１１０の前方表面１１４（図２Ａ）についてずらされ得る。更なる実施形態においては、第一および第二のダイ１１０、１２０は円形とすることができ、それによって、第一および第二のダイ１１０、１２０の相対的な直径は、横方向領域１１２を画定する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
図３は、本技術の別の実施形態に従う半導体ダイアセンブリ３００の断面図である。類似の参照番号は、図１および図３中の類似のコンポーネントを指す。アセンブリ１００とアセンブリ３００との間の差は、アセンブリ３００のＴＴＳ１３０の上部表面１３４が最上部の第二のダイ１２０ｂの最上部表面１２４と同一平面にあることである。結果として、モールドアンダーフィル材料１６０は、最上部の第二のダイ１２０ｂの最上部表面１２４ではなく、ダイ積層１２２の側面を完全に覆う。最上部の第二のダイ１２０ｂの最上部表面１２４の上にモールドキャップがないことにより、接着剤１７２によって最上部の第二のダイ１２０ｂの最上部表面１２４に直接熱伝導性蓋１７０を接着することを可能とする。アセンブリ３００を製造するプロセスは、図２Ａ〜図２Ｊにおけるアセンブリ１００を参照して上述されたものと類似しているが、モールドプラテンは、注入モールディングプロセス中に、ＴＴＳ１３０の上部表面１３４および最上部の第二のダイ１２０ｂの最上部表面１２４の直接上に存在することができるか、または、ＴＴＳ１３０のモールドプラテン２１０と最上部の第二のダイ１２０ｂの最上部表面１２４との間には除去可能な薄い保護フィルムが存在することができる。アンダーフィル材料１６０は、したがって、ダイ積層１２２の側面の周囲に流れるように限定される。結果として、アセンブリ３００は、ダイ積層１２２から熱伝導性蓋１７０の中心部分への直接的な熱伝達を高める。
【国際調査報告】
2019532514.tif 000017
2019532514.tif 000018