(57)【要約】  実施例は、第１導電型半導体層、第２導電型半導体層、前記第１導電型半導体層と前記第２導電型半導体層間に配置される活性層、および前記第２導電型半導体層および前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される第１リセスを含む複数個の半導体構造物、前記複数個の半導体構造物の間に配置される第２リセス、前記第１リセスに配置されて前記第１導電型半導体層と電気的に連結される第１電極、前記第２導電型半導体層の下部に配置される反射層および前記第２リセス上に配置され、前記半導体構造物の上面より高く突出した突出部を含み、前記第１リセス内で前記第１電極と前記第１導電型半導体層が接触する表面から前記半導体構造物の上面までの距離が３００ｎｍ〜５００ｎｍである半導体素子を開示する。  【選択図】図２
2019536274.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体層、第２導電型半導体層、前記第１導電型半導体層と前記第２導電型半導体層間に配置される活性層、および前記第２導電型半導体層および前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される第１リセスを含む複数個の半導体構造物；
前記複数個の半導体構造物の間に配置される第２リセス；
前記第１リセスに配置されて前記第１導電型半導体層と電気的に連結される第１電極；
前記第２導電型半導体層の下部に配置される反射層；および
前記第２リセス上に配置される突出部；を含み、
前記突出部は上面が前記半導体構造物の上面より上部に配置され、
前記第１リセス内で前記第１電極と前記第１導電型半導体層が接触する表面から前記半導体構造物の上面までの距離が３００ｎｍ〜５００ｎｍである、半導体素子。
【請求項２】
隣接した前記第２導電型半導体層の間の最短距離は９μｍ以上７４μｍ以下である、請求項１に記載の半導体素子。
【請求項３】
前記反射層の厚さは０．５μｍ〜１μｍである、請求項１に記載の半導体素子。
【請求項４】
前記第２リセスは段差部を含み、
前記第２電極の上面と前記段差部の間の距離は、前記第２電極の上面と前記第１電極が前記第１導電型半導体層と接する面の間の距離と同じである、請求項１に記載の半導体素子。
【請求項５】
前記第２導電型半導体層と前記反射層の間に配置される第２電極をさらに含み、
前記反射層は前記第２電極と電気的に連結される、請求項１に記載の半導体素子。
【請求項６】
前記反射層と第１リセスを覆う絶縁層；
前記絶縁層、前記第１リセスおよび前記第１電極の下部に配置される接合層；および
前記接合層の下部に配置されて前記接合層と電気的に連結される基板をさらに含む、請求項１に記載の半導体素子。
【請求項７】
前記第２リセス、前記反射層、前記絶縁層および前記接合層の一面は前記半導体構造物の上面と同一面である、請求項６に記載の半導体素子。
【請求項８】
前記第２リセス、前記反射層、前記絶縁層および前記接合層の一面は前記半導体構造物の上面と同一面である、請求項６に記載の半導体素子。
【請求項９】
前記第１導電型半導体層は、前記活性層と隣接して配置された第１−２導電型半導体層と前記第１−２導電型半導体層上に配置される第１−１導電型半導体層を含み、
前記第１−１導電型半導体層は前記第１−２導電型半導体層よりＡｌ含量が高く、
前記第１電極は前記第１−２導電型半導体層の下部に配置される、請求項１に記載の半導体素子。
【請求項１０】
前記第１導電型半導体層は、前記活性層と隣接して配置された第１−２導電型半導体層と前記第１−２導電型半導体層上に配置される第１−１導電型半導体層を含み、
前記第１−１導電型半導体層は前記第１−２導電型半導体層よりＡｌ含量が高く、
前記第１電極は前記第１−２導電型半導体層の下部に配置される、請求項１に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
実施例は半導体素子に関する。
【背景技術】
【０００２】
ＧａＮ、ＡｌＧａＮなどの化合物を含む半導体素子は広くて調整が容易なバンドギャップエネルギーを有するなどの多くの長所を有しているため、発光素子、受光素子および各種ダイオードなどで多様に使われ得る。
【０００３】
特に、半導体の３−５族または２−６族化合物半導体物質を利用した発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）やレーザーダイオード（Ｌａｓｅｒ  Ｄｉｏｄｅ）のような発光素子は、薄膜成長技術および素子材料の開発によって赤色、緑色、青色および紫外線などの多様な色を具現することができ、蛍光物質を利用したり色を組み合わせることによって効率の良い白色光線も具現が可能であり、蛍光灯、白熱灯などの既存の光源と比べて低消費電力、半永久的な寿命、迅速な応答速度、安全性、環境親和性の長所を有する。
【０００４】
それだけでなく、光検出器や太陽電池のような受光素子も半導体の３−５族または２−６族化合物半導体物質を利用して製作する場合、素子材料の開発により多様な波長領域の光を吸収して光電流を生成することによって、ガンマ線からラジオ波長領域までの多様な波長領域の光を利用することができる。また、迅速な応答速度、安全性、環境親和性および素子材料の容易な調節の長所を有しているため、電力制御または超高周波回路や通信用モジュールにも容易に利用することができる。
【０００５】
したがって、半導体素子は光通信手段の送信モジュール、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）表示装置のバックライトを構成する冷陰極管（ＣＣＦＬ：Ｃｏｌｄ  Ｃａｔｈｏｄｅ  Ｆｌｕｏｒｅｓｃｅｎｃｅ  Ｌａｍｐ）を代替する発光ダイオードバックライト、蛍光灯や白熱電球を代替できる白色発光ダイオード照明装置、自動車ヘッドライトおよび信号灯およびＧａｓや火災を感知するセンサなどにまで応用が拡大している。また、半導体素子は高周波応用回路やその他電力制御装置、通信用モジュールにまで応用が拡大され得る。
【０００６】
特に、紫外線波長領域の光を放出する発光素子は硬化作用や殺菌作用ができるため、硬化用、医療用、および殺菌用として使われ得る。
【０００７】
従来の半導体素子は、活性層で生成した光が活性層の上部方向だけでなく側面や下部方向にも進行され得る。特に、Ａｌの組成が高くなるほど側面に放出される光量が高くなり得る。したがって、半導体素子から放出された光の光進行経路が長くなったり半導体構造物の内部で吸収される問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
実施例は光抽出効率が向上した半導体素子を提供する。
【０００９】
実施例は光出力が向上し、動作電圧が減少する半導体素子を提供する。
【００１０】
実施例はフレキシブルな半導体素子を提供する。
【課題を解決するための手段】
【００１１】
本発明の一実施例に係る半導体素子は、第１導電型半導体層、第２導電型半導体層、前記第１導電型半導体層と前記第２導電型半導体層間に配置される活性層、および前記第２導電型半導体層および前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される第１リセスを含む複数個の半導体構造物；前記複数個の半導体構造物の間に配置される第２リセス；前記第１リセスに配置されて前記第１導電型半導体層と電気的に連結される第１電極；前記第２導電型半導体層の下部に配置される反射層；および前記第２リセス上に配置され、前記半導体構造物の上面より高く突出した突出部；を含み、前記第１リセス内で前記第１電極と前記第１導電型半導体層が接触する表面から前記半導体構造物の上面までの距離が３００ｎｍ〜５００ｎｍである。
【００１２】
隣接した前記第２導電型半導体層の間の最短距離は９μｍ以上７４μｍ以下であり得る。
【００１３】
前記反射層の厚さは０．５μｍ〜１μｍであり得る。
【００１４】
前記反射層と電気的に連結される第２電極パッドを含むことができる。
【００１５】
前記第２導電型半導体層と前記反射層の間に配置される第２電極をさらに含むことができる。
【００１６】
前記反射層は前記第２電極と電気的に連結され得る。
【００１７】
前記反射層と第１リセスを覆う絶縁層をさらに含むことができる。
【００１８】
前記絶縁層、前記第１リセスおよび前記第１電極の下部に配置される接合層をさらに含むことができる。
【００１９】
前記接合層の下部に配置されて前記接合層と電気的に連結される基板をさらに含むことができる。
【００２０】
前記第２リセス、前記反射層、前記絶縁層および前記接合層の一面は前記半導体構造物の上面と同一面であり得る。
【００２１】
前記半導体構造物は紫外線波長帯の光を生成することができる。
【００２２】
前記第１導電型半導体層は、前記活性層と隣接して配置された第１−２導電型半導体層と前記第１−２導電型半導体層上に配置される第１−１導電型半導体層を含み、前記第１−１導電型半導体層は前記第１−２導電型半導体層よりＡｌ含量が高く、前記第１電極は前記第１−２導電型半導体層の下部に配置され得る。
【００２３】
前記第２リセスは段差部を含むことができる。前記第２電極の上面と前記段差部の間の距離は、前記第２電極の上面と前記第１電極が前記第１導電型半導体層と接する面の間の距離と同じであり得る。
【００２４】
前記第２リセスが区画する第１領域と前記第１リセスが区画する第２領域の面積比は１：０．１〜１：０．４であり得る。
【００２５】
本発明の一実施例に係る半導体素子は、第１導電型半導体層、第２導電型半導体層、前記第１導電型半導体層と前記第２導電型半導体層間に配置される活性層、および前記第２導電型半導体層および前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される第１リセスを含み、上面と下面を有する複数個の半導体構造物；前記複数個の半導体構造物の間に配置される第２リセス；前記半導体構造物の下面から前記半導体構造物の上面に延長され、前記半導体構造物の上面で露出する光抽出構造を含み、前記第１導電型半導体層と前記第１電極が接触する表面から前記半導体構造物の上面までの距離は３００ｎｍ〜５００ｎｍであり得る。
【００２６】
本発明の一実施例に係る電子素子は前記半導体素子および前記半導体素子を収容するケースを含む。
【発明の効果】
【００２７】
実施例によると、光抽出効率が向上し得る。
【００２８】
また、光出力が向上し得る。
【００２９】
また、動作電圧が改善され得る。
【００３０】
また、フレキシブルとなり得る。
【００３１】
本発明の多様かつ有益な長所と効果は前述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されるはずである。
【図面の簡単な説明】
【００３２】
【図１】第１実施例に係る半導体素子の平面図。
【図２】図１のＡＡ’方向に第１実施例に係る半導体素子の断面図。
【図３】図１の一部拡大図。
【図４ａ】図２における厚さおよび距離を説明するための断面図。
【図４ｂ】図４ａに図示した半導体素子の変形例の断面図。
【図４ｃ】図４ａに図示した半導体素子の変形例の断面図。
【図４ｄ】図４ａに図示した半導体素子の変形例の断面図。
【図４ｅ】図４ａに図示した半導体素子の変形例の断面図。
【図５】第２実施例に係る半導体素子の平面図。
【図６】図５のＢＢ’方向に第２実施例に係る半導体素子の断面図。
【図７】図６におけるＤの拡大図。
【図８】図５のＣＣ’方向に第２実施例に係る半導体素子の断面拡大図。
【図９】図５におけるＥの拡大図。
【図１０ａ】本発明の第１実施例に係る半導体素子の製造方法を図示した図面。
【図１０ｂ】本発明の第１実施例に係る半導体素子の製造方法を図示した図面。
【図１０ｃ】本発明の第１実施例に係る半導体素子の製造方法を図示した図面。
【図１０ｄ】本発明の第１実施例に係る半導体素子の製造方法を図示した図面。
【図１０ｅ】本発明の第１実施例に係る半導体素子の製造方法を図示した図面。
【図１０ｆ】本発明の第１実施例に係る半導体素子の製造方法を図示した図面。
【図１１ａ】本発明の第２実施例に係る半導体素子の製造方法を図示した図面。
【図１１ｂ】本発明の第２実施例に係る半導体素子の製造方法を図示した図面。
【発明を実施するための形態】
【００３３】
本実施例は他の形態に変形または多様な実施例が互いに組み合わせられ得、本発明の範囲は以下で説明するそれぞれの実施例に限定されるものではない。
【００３４】
特定の実施例で説明された事項が他の実施例で説明されておらずとも、他の実施例でその事項と反対または矛盾する説明がない限り、他の実施例に関連した説明と理解され得る。
【００３５】
例えば、特定の実施例で構成Ａに対する特徴を説明し、他の実施例で構成Ｂに対する特徴を説明したのであれば、構成Ａと構成Ｂが結合された実施例が明示的に記載されておらずとも反対または矛盾する説明がない限り、本発明の技術的範囲に属するものと理解されるべきである。
【００３６】
実施例の説明において、いずれか一つのｅｌｅｍｅｎｔが他のｅｌｅｍｅｎｔの「上（うえ）または下（した）（ｏｎ  ｏｒ  ｕｎｄｅｒ）」に形成されるものと記載される場合において、上（うえ）または下（した）（ｏｎ  ｏｒ  ｕｎｄｅｒ）は両ｅｌｅｍｅｎｔが互いに直接（ｄｉｒｅｃｔｌｙ）接触したり一つ以上の他のｅｌｅｍｅｎｔが前記両ｅｌｅｍｅｎｔの間に配置されて（ｉｎｄｉｒｅｃｔｌｙ）形成されるものをすべて含む。また「上（うえ）または下（した）（ｏｎ  ｏｒ  ｕｎｄｅｒ）」と表現される場合、一つのｅｌｅｍｅｎｔを基準として上側方向だけでなく下側方向の意味も含み得る。
【００３７】
以下では、添付した図面を参照して本発明の実施例について本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。
【００３８】
図１は第１実施例に係る半導体素子の平面図であり、図２は図１のＡＡ’方向に第１実施例に係る半導体素子の断面図であり、図３は図１の一部拡大図である。
【００３９】
図１〜図３を参照すると、本発明の第１実施例に係る半導体素子は複数個の半導体構造物を含むことができる。半導体構造物の数は多様に適用され得、これに応じて、半導体素子の大きさも変形され得る。
【００４０】
図２を詳察すると、第１実施例に係る半導体素子は、複数個の半導体構造物１２０、第１絶縁層１３０、第１リセス１２５、第２リセス１２６、反射層１４０、第２絶縁層１５０、接合層１６０、基板１７０を含むことができる。
【００４１】
半導体構造物１２０は、第１導電型半導体層１２２、第２導電型半導体層１２４、第１導電型半導体層１２２と第２導電型半導体層１２４の間に配置される活性層１２３および第２導電型半導体層１２４および活性層１２３を貫通して第１導電型半導体層１２２の一部の領域まで配置される第１リセス１２５を含むことができる。
【００４２】
実施例に係る半導体構造物１２０は紫外線波長帯の光を生成することができる。
【００４３】
例示的に、半導体構造物１２０は近紫外線波長帯の光ＵＶ−Ａを出力することもでき、遠紫外線波長帯の光ＵＶ−Ｂを出力することもでき、深紫外線波長帯の光ＵＶ−Ｃを放出することができる。紫外線波長帯は半導体構造物１２０のＡｌの組成比によって決定され得る。
【００４４】
例示的に、近紫外線波長帯の光ＵＶ−Ａは３２０ｎｍ〜４２０ｎｍ範囲の波長を有することができ、遠紫外線波長帯の光ＵＶ−Ｂは２８０ｎｍ〜３２０ｎｍ範囲の波長を有することができ、深紫外線波長帯の光ＵＶ−Ｃは１００ｎｍ〜２８０ｎｍ範囲の波長を有することができる。
【００４５】
第１導電型半導体層１２２は半導体構造物１２０の上部に配置され得る。第１導電型半導体層１２２は活性層１２３と隣接して配置された第１−２導電型半導体層１２２ｂと第１−２導電型半導体層１２２ｂ上に配置される第１−１導電型半導体層１２２ａを含むことができる。
【００４６】
第１−１導電型半導体層１２２ａのＡｌ組成は第１−２導電型半導体層１２２ｂのＡｌ組成が互いに異なり得る。一例として、第１−１導電型半導体層１２２ａはＡｌ組成が高い層であり得、第１−２導電型半導体層１２２ｂはＡｌ組成が低い層であり得る。第１−１導電型半導体層１２２ａの下面は第１電極１８２の上面と接触して電気的に連結され得る。
【００４７】
第１導電型半導体層１２２は−Ｖ族、−ＶＩ族などの化合物半導体で具現され得、第１導電型半導体層１２２に第１ドーパントがドーピングされ得る。第１導電型半導体層１２２は、Ｉｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｘ１＋ｙ１≦１）の組成式を有する半導体材料、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなどから選択され得る。そして、第１ドーパントはＳｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅのようなｎ型ドーパントであり得る。第１ドーパントがｎ型ドーパントである場合、第１ドーパントがドーピングされた第１導電型半導体層１２２はｎ型半導体層であり得る。
【００４８】
第１−１導電型半導体層１２２ａはＡｌの組成が５５％〜７０％であり得、第１−２導電型半導体層１２２ｂはＡｌの組成が４０％〜５５％であり得る。第１−２導電型半導体層１２２ｂは活性層１２３と隣接して配置され得る。
【００４９】
この時、Ａｌ組成が高くなると半導体構造物１２０内で電流拡散特性が低下し得る。また、活性層１２３はＧａＮ基盤の青色発光素子に比べて側面に放出する光量が増加するようになる（ＴＭモード）。このようなＴＭモードは紫外線半導体素子で発生し得る。
【００５０】
活性層１２３は第１導電型半導体層１２２と第２導電型半導体層１２４の間に配置され得る。活性層１２３は第１導電型半導体層１２２を通じて注入される電子（または正孔）と第２導電型半導体層１２４を通じて注入される正孔（または電子）が会う層である。活性層１２３は電子と正孔が再結合することによって低いエネルギー準位に遷移し、それに相応する波長を有する光を生成することができる。
【００５１】
活性層１２３は単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸（Ｍｕｌｔｉ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ；ＭＱＷ）構造、量子ドット構造または量子細線構造のうちいずれか一つの構造を有することができ、活性層１２３の構造はこれに限定されない。活性層１２３はＡｌを含むことができる。
【００５２】
第２導電型半導体層１２４は活性層１２３の下部に配置され得る。第２導電型半導体層１２４は第２電極１８６と電気的に連結され得る。
【００５３】
第２導電型半導体層１２４は−Ｖ族、−ＶＩ族などの化合物半導体で具現され得る。そして、第２導電型半導体層１２４に第２ドーパントがドーピングされ得る。第２導電型半導体層１２４はＩｎｘ５Ａｌｙ２Ｇａ１−ｘ５−ｙ２Ｎ（０≦ｘ５≦１、０≦ｙ２≦１、０≦ｘ５＋ｙ２≦１）の組成式を有する半導体物質またはＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのうち選択された物質で形成され得る。第２ドーパントがＭｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどのようなｐ型ドーパントである場合、第２ドーパントがドーピングされた第２導電型半導体層１２４はｐ型半導体層であり得る。
【００５４】
第１リセス１２５は、第２導電型半導体層１２４および活性層１２３を貫通して第１導電型半導体層１２２の一部の領域まで配置され得る。第１リセス１２５は半導体構造物１２０内で少なくとも一つ以上であり得る。第１電極１８２は第１リセス１２５の内部に配置され、第１導電型半導体層１２２と電気的に連結され得る。
【００５５】
第２リセス１２６は複数個の半導体構造物１２０の間に配置され得る。第２電極１８６は第２リセス１２６と第１リセス１２５の間に配置され得る。また、第２電極１８６は第２導電型半導体層１２４の下部に配置され、第２導電型半導体層１２４と電気的に連結され得る。
【００５６】
図３を参照すると、半導体素子は第２リセス１２６により区画される複数個の第１領域Ｓ１を含むことができる。第１電極１８２および第２電極１８６は第１領域Ｓ１にそれぞれ配置され得る。第１領域Ｓ１は六角形、八角形、四角形などのような多角の形状であるか曲率を含む形状であり得る。ただし、これに限定されない。
【００５７】
半導体素子は、第１リセス１２５の内部で第１導電型半導体層が表れる領域である第２領域Ｓ２を含むことができる。第２領域Ｓ２は六角形、八角形、四角形などのような多角の形状であるか曲率を含む形状であり得る。ただし、これに限定されない。第２領域Ｓ２内に第１電極１８２が配置され得る。第１領域Ｓ１と第２領域Ｓ２の面積比は１：０．１以上〜１：０．４以下であり得る。
【００５８】
第１領域と第２領域の面積比が１：０．１未満の場合、第１リセス１２５の内部に配置される第１電極１８２の面積が狭くなって動作電圧が上昇する問題点が発生し得る。
【００５９】
そして、第１領域と第２領域の面積比が１：０．４を超過する場合、活性層１２３および第２導電型半導体層の面積が狭くなるため半導体構造物で発光する光束が低下する問題点が発生し得る。
【００６０】
第２リセス１２６は段差部１２６ａを含むことができる。第２電極１８６の上面と段差部１２６ａの間の距離は、第２電極１８６の上面と第１電極１８２が第１導電型半導体層１２２に接する面の間の距離と同じであり得る。ただし、これに限定されるものではない。また、第２リセス１２６は段差部１２６ａを含まなくてもよい。第２リセス１２６は第１導電型半導体層１２２を貫通して配置され得る。
【００６１】
第２リセス１２６は半導体構造物１２０の下面から半導体構造物１２０の上面より高く配置される突出部１９０を含むことができる。第２リセス１２６の内部には反射層１４０が配置され得、反射層１４０の上面は半導体構造物１２０の上面より高く配置され得る。これとは異なり、反射層１４０の上面は半導体構造物１２０の上面より低く配置され得るためこれに限定されない。
【００６２】
突出部１９０の上面から反射層１４０の上面までの距離は突出部１９０の厚さであり得る。突出部１９０の厚さは第２リセス１２６の上面の中心から第１方向に沿って第２リセスの外郭に行くほど薄くなり得る。突出部１９０の上面は曲率を有することができる。ここで、第１方向はＸ１またはＸ２方向であり得る。そして、第２方向はＹ１またはＹ２方向であり得る。第２方向は半導体構造物の積層方向であり、第１方向は第２方向に垂直な方向である。
【００６３】
突出部１９０は半導体構造物１２０の間に放出される光の指向角を調節して、全体の半導体素子で発光する光束を均一にすることができる。突出部１９０が曲率を有する場合、レンズの役割をすることができ、突出部１９０の厚さと形状を調節して半導体構造物１２０の間に放出される光の指向角を調節することができる。したがって、前記突出部１９０の厚さと形状を調節して半導体素子が放出する光束の均一度を制御することができる。
【００６４】
突出部１９０は反射層１４０および／または第１絶縁層１３０を含むことができる。
【００６５】
突出部１９０の内部に配置された第１絶縁層１３０の厚さは、第２導電型半導体層１２４の下面に配置された第１絶縁層１３０の厚さより小さくてもよい。ここで、突出部１９０の厚さはＹ２方向に第１導電型半導体層１２２の上面と突出部１９０の上面の距離であり得る。突出部１９０は第２リセス１２６の内部に配置された反射層１４０の上面が外部に露出することを防止して外部の湿気や汚染物質から反射層１４０の上面を保護することができる。
【００６６】
また、突出部１９０の厚さは、半導体素子が放出する光束の均一度を向上させることができるようにするために、０．０５μｍ〜０．７μｍであり得る。突出部１９０の厚さが０．０５μｍ未満の場合、前記第２リセス１２６の内部に配置された反射層１４０の上面が外部の湿気や汚染物質から前記反射層１４０の上面を保護する特性が低下し得る。突出部１９０の厚さが０．７μｍ超過の場合、半導体素子のフレキシブル特性が低下し得る。
【００６７】
第１絶縁層１３０は半導体構造物１２０の下部から第１リセス１２５の内部および第２リセス１２６の内部に延びて配置され得る。第１絶縁層１３０は第１導電型半導体層１２２と第２導電型半導体層１２４を電気的に分離することができる。
【００６８】
第１絶縁層１３０の厚さは０．１μｍ〜０．７μｍであり得るが、これに限定されるものではない。第１絶縁層１３０の厚さが０．１μｍ以下であると、電気的信頼性が弱化し得る。その反対に、第１絶縁層１３０の厚さが０．７μｍ以上であると、反射層１４０と第１絶縁層１３０の熱膨張係数（ＣＴＥ）の差または反射層１４０と第１絶縁層１３０の間の熱応力によって、反射層１４０が剥離やクラックを誘発し得、半導体素子の電気的信頼性が悪化したり光抽出効率が低下する問題点を引き起こし得る。
【００６９】
第１絶縁層１３０はシリコンオキサイド（Ｓｉｌｃｏｎ  ｏｘｉｄｅ、ＳｉＯｘ）、シリコンナイトライド（Ｓｉｌｉｃｏｎ  Ｎｉｔｒｉｄｅ、ＳｉｘＮｙ）、アルミニウムオキサイド（Ａｌｕｍｉｎｕｍ  Ｏｘｉｄｅ、ＡｌｘＯｙ）のうち少なくとも一つからなり得るが、これに限定されるものではない。
【００７０】
そして、第１絶縁層１３０は半導体構造物１２０より低い屈折率を有する物質を含むことができる。このような構成によって、突出部１９０が第１絶縁層１３０と同じ物質で配置される場合、半導体構造物１２０の屈折率より突出部１９０の屈折率が低いので半導体素子の光抽出効率が向上し得る。
【００７１】
反射層１４０は第１絶縁層１３０と第２導電型半導体層１２４の下部に配置され得る。反射層１４０は第２導電型半導体層１２４と電気的に連結され得る。また、反射層１４０は第２電極１８６を覆い、第２電極１８６と電気的に連結され得る。
【００７２】
反射層１４０は第２導電型半導体層１２４の下面から第１リセス１２５の一部の領域まで延びて配置され得る。また、反射層１４０は第２導電型半導体層１２４の下面から第２リセス１２６の内部まで延びて配置され得る。
【００７３】
反射層１４０は第２導電型半導体層１２４の下面に配置されて活性層１２３から放出される光を半導体構造物１２０の上部に反射され得る。
【００７４】
また、反射層１４０は第１リセス１２５および第２リセス１２６の内部に延びて活性層１２３から放出される光を半導体構造物１２０の上部に反射することができる。したがって、反射層１４０は半導体素子が放出する光束を向上させることができ、半導体素子の指向角を制御することができる。
【００７５】
反射層１４０が第１リセス１２５の一部の領域まで延びて配置される場合、反射層１４０は第１リセス１２５の内部に配置される第１電極１８２および接合層１６０と直接接触しないように配置され得る。したがって、第１リセス１２５の側面および上面に放出される光を半導体構造物１２０の上部に反射することができる。
【００７６】
反射層１４０は第１電極１８２および接合層１６０と直接接触する場合、第１電極１８２と第２電極１８６が短絡され得る。また、第１電極１８２と接合層１６０が短絡することもある。これにより、半導体構造物１２０に電流が注入されないため半導体素子は誤作動する可能性がある。
【００７７】
したがって、反射層１４０は第１リセス１２５の上面の一部の領域まで配置され得る。そして、反射層１４０と第１電極１８２の間の最短離隔距離は１μｍ〜１５μｍ以内であり得る。反射層１４０と第１電極１８２の間の距離が１μｍ未満の場合、反射層１４０と第１電極１８２の間の距離を確保するための工程マージンが足りないため、半導体素子の歩留まりが低下し得る。反射層１４０と第１電極１８２が離隔距離を有さない場合、第１電極１８２と反射層１４０が電気的に連結されて半導体素子が誤作動する恐れがある。
【００７８】
また、半導体素子が長時間動作する時、反射層１４０のマイグレーション（ｍｉｇｒａｔｉｏｎ）による第１電極１８２と反射層１４０の短絡問題が発生し得る。反射層１４０と第１電極１８２の間の距離が１５μｍ超過の場合、第１リセス１２５の上面の面積が大きくなるため、半導体構造物１２０の活性層１２３の面積が減少して半導体構造物１２０および半導体素子が放出する光束が低下し得る。
【００７９】
また、反射層１４０は第２電極パッド１４６と電気的に連結され得る。このような構成によって、第２電極パッド１４６から供給された電源は、反射層１４０および第２電極１８６を通じて第２導電型半導体層１２４に提供され得る。反射層１４０の厚さは０．０３μｍ〜１μｍであり得る。好ましくは、反射層１４０の厚さは０．８μｍ〜１μｍであり得る。
【００８０】
反射層１４０は紫外線波長帯で反射率が高い物質が選択され得る。反射層１４０は導電性物質を含むことができる。例示的に、反射層１４０はアルミニウム（Ａｌ）を含むことができる。
【００８１】
第２絶縁層１５０は反射層１４０と第１リセス１２５の下部に配置され得る。第２絶縁層１５０は接合層１６０を反射層１４０と電気的に絶縁することができる。また、第２絶縁層１５０は基板１７０を反射層１４０と電気的に絶縁させることができる。第２絶縁層１５０の厚さは０．５μｍ〜１μｍであり得るが、これに限定されるものではない。
【００８２】
第２絶縁層１５０の厚さは０．５μｍより小さいと、半導体素子の動作時に電気的信頼性が悪化し得る。第２絶縁層１５０の厚さが１μｍ以上であると、工程時に素子に加えられる圧力や熱的ストレスによって半導体素子の信頼性が低下し、光抽出効率が低下する問題を引き起こし得る。
【００８３】
接合層１６０は第２絶縁層１５０の下部や第１電極１８２の下部に配置され得る。接合層１６０は第１電極１８２と電気的に連結され得る。接合層１６０と反射層１４０の間には第２絶縁層１５０が配置され得る。第２絶縁層１５０は反射層１４０と接合層１６０が電気的に分離され得るように配置され得る。接合層１６０は半導体構造物１２０の下部に配置される基板１７０と半導体構造物１２０を接合することができる。
【００８４】
接合層１６０は導電性材料を含むことができる。例示的に接合層１６０は、金、錫、インジウム、アルミニウム、シリコン、銀、ニッケル、および銅から構成される群から選択される物質またはこれらの合金を含むことができる。
【００８５】
基板１７０は接合層１６０の下部に配置され得る。基板１７０は金属などの導電性物質で構成され得る。基板１７０は接合層１６０と電気的に連結され得る。例示的に基板１７０は金属または半導体物質を含むことができる。基板１７０は電気伝導度および／または熱電導度が優秀な金属であり得る。この場合、半導体素子の動作時に発生する熱を迅速に外部に放出することができる。
【００８６】
基板１７０はシリコン、モリブデン、シリコン、タングステン、銅およびアルミニウムから構成される群から選択される物質またはこれらの合金を含むことができる。ただし、これに限定されるものではない。
【００８７】
第１電極１８２は第１リセス１２５の内部に配置され得る。そして、第１電極１８２は第１−２導電型半導体層１２２ｂの下面に接するように配置され得る。このような構成によって、半導体素子は比較的円滑な電流注入特性を確保することができる。第１−１導電型半導体層１２２ａはＡｌの組成が高くて第１−２導電型半導体層１２２ｂに比べて電流拡散特性および電流注入特性が相対的に低い場合もあり得るため、第１電極１８２は第１−２導電型半導体層１２２ｂの下面に配置され得る。
【００８８】
第１電極１８２は第１導電型半導体層１２２と電気的に連結され得る。第１電極１８２の厚さは０．２μｍ〜０．３μｍであり得る。ただし、これに限定されるものではない。
【００８９】
第１電極１８２の厚さは第１絶縁層１３０の厚さより薄くてもよい。第１絶縁層１３０と第１電極１８２は離隔して配置され得る。第１絶縁層１３０と第１電極１８２の離隔最短距離は０．３μｍ〜０．５μｍであり得る。離隔最短距離が０．３μｍ未満の場合、離隔最短距離に配置される第２絶縁層１４０が配置されるための距離が過度に狭いため、第２絶縁層１４０の配置が困難であり得る。このため、第２絶縁層１４０にクラックや剥離が発生し得る。半導体素子の信頼性が低下し得る。
【００９０】
離隔最短距離が０．５μｍを超過する場合、第１リセス１２５の面積が過度に広くなるため、半導体構造物１２０の活性層１２３の面積が減少して半導体構造物１２０から放出する光束が低下し得る。第１電極１８２の厚さは第１絶縁層１３０の厚さの４０％〜８０％であり得る。
【００９１】
第１電極１８２の厚さは第１絶縁層１３０の厚さの４０％〜８０％であり得る。第１電極１８２の厚さが第１絶縁層１３０の厚さの４０％未満である場合、下部電極を配置する時に発生するステップカバレッジ特性の低下による剥離およびクラックなどの問題点が発生し得る。
【００９２】
第１電極１８２の厚さが第１絶縁層１３０の厚さの８０％超過である場合、第２絶縁層１４０が第１絶縁層１３０と第１電極１８２の間の離隔距離内に配置され得る。この時、第２絶縁層１４０のギャップフィル（Ｇａｐ−ｆｉｌ）特性が低下して、第２絶縁層１４０にクラックや剥離が発生し得る。
【００９３】
第２電極１８６は第２導電型半導体層１２４と反射層１４０の間に配置され得る。第２電極１８６は反射層１４０と電気的に連結され得る。そして、第２電極１８６は反射層１４０を通じて第２電極パッド１４６と電気的に連結され得る。
【００９４】
第２電極パッド１４６と半導体構造物１２０の間の距離は５μｍ〜３０μｍであり得る。５μｍより小さいと、工程マージンを確保することが難しく、３０μｍより大きいと全体素子で第２電極パッド１４６が配置される面積が広くなって、活性層１２３の面積が減少し、光量が減少し得る。
【００９５】
第２電極パッド１４６の凸部の高さは活性層１２４より高くてもよい。したがって、第２電極パッド１４６は活性層１２４から素子の水平方向に放出される光を上部に反射して光抽出効率を向上させ、指向角を制御することができる。
【００９６】
第１電極１８２と第２電極１８６は、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＺＴＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｔｉｎ  ｏｘｉｄｅ）、ＩＡＺＯ（ｉｎｄｉｕｍ  ａｌｕｍｉｎｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＧＺＯ（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＧＴＯ（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＡＺＯ（ａｌｕｍｉｎｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＡＴＯ（ａｎｔｉｍｏｎｙ  ｔｉｎ  ｏｘｉｄｅ）、ＧＺＯ（ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＺＯＮ（ＩＺＯ  Ｎｉｔｒｉｄｅ）、ＡＧＺＯ（Ａｌ−Ｇａ  ＺｎＯ）、ＩＧＺＯ（Ｉｎ−Ｇａ  ＺｎＯ）、ＺｎＯ、ＩｒＯｘ、ＲｕＯｘ、ＮｉＯ、ＲｕＯｘ／ＩＴＯ、Ｎｉ／ＩｒＯｘ／Ａｕ、またはＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯ、Ａｇ、Ｎｉ、Ｃｒ、Ｔｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｓｎ、Ｉｎ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆのうち少なくとも一つを含んで形成され得るが、このような材料に限定されない。
【００９７】
第２電極パッド１４６は導電性物質で構成され得る。第２電極パッド１４６は単層または多層構造を有することができ、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）および金（Ａｕ）を含むことができる。例示的に第２電極パッド１４６はＴｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ／Ａｕの構造を有することができる。
【００９８】
第２電極パッド１４６は中央部分が陥没して上面が凹部と凸部を有することができる。上面の凹部にはワイヤー（図示されず）がボンディングされ得る。したがって、接着面積が広くなって第２電極パッド１４６とワイヤーがさらに堅固にボンディングされ得る。
【００９９】
第２電極パッド１４６は光を反射する作用ができるため、第２電極パッド１４６は半導体構造物１２０と近いほど光抽出効率が向上し得る。
【０１００】
半導体構造物１２０の上部面には凹凸が形成され得る。このような凹凸は半導体構造物１２０から出射する光の抽出効率を向上させることができる。凹凸は紫外線の波長により平均高さが異なり得、ＵＶ−Ｃの場合、３００ｎｍ〜８００ｎｍ程度の高さを有し、平均５００ｎｍ〜６００ｎｍ程度の高さを有する時に光抽出効率が向上し得る。
【０１０１】
図４ａは図２における厚さおよび距離を説明するための断面図であり、図４ｂ〜図４ｅは図４ａに図示した半導体素子の変形例の断面図である。
【０１０２】
図４ａを参照すると、第１リセス１２５内で第１電極１８２と第１−２導電型半導体層１２２ｂが接触する面から半導体構造物１２０の上面までの距離である第１距離ｈ１は、３００ｎｍ〜５００ｎｍであり得る。
【０１０３】
第１距離ｈ１は第１リセス１２５の上面から半導体構造物１２０の上面までの最短距離であり得る。
【０１０４】
第１電極１８２と第１導電型半導体層１２２が接触する面は、第１−１導電型半導体層１２２ａと第１−２導電型半導体層１２２ｂの境界面と同一面であってもよいが、必ずしもこれに限定されない。
【０１０５】
第１距離ｈ１が３００ｎｍより小さいと、第１導電型半導体層１２２の厚さが薄くなって電流スプレッディングが低下し得る。これによって、半導体素子の光束が低下し得る。
【０１０６】
第１距離ｈ１が５００ｎｍより大きいと第１導電型半導体層１２２に多数の光が閉じ込められ得る。これによって、半導体素子の光強度が低くなり得る。
【０１０７】
第２導電型半導体層１２４の下部から第１リセス１２５の上面の間の距離である第２距離ｈ２は０．７μｍ〜１μｍであり得る。
【０１０８】
第２距離ｈ２が０．７μｍより小さいと、第１導電型半導体層１２２の厚さが過度に薄いため、電流拡散特性が低下して半導体構造物１２０に注入される電流の均一度が低下し得、第１リセス１２５の周辺に電流または熱が集中して半導体素子の電気的、光学的特性および信頼性が低下し得る。
【０１０９】
これとは異なり、第２距離ｈ２が１μｍより大きいと、半導体構造物１２０内で活性層１２３から放出される光の経路が長くなり、半導体構造物１２０の内部で吸収される光量が多くなって半導体素子の光束が低下し得る。
【０１１０】
そして、半導体構造物１２０の下部面と半導体構造物１２０の下部面に延びる第２リセス１２６の間の角度θ１は、９０°〜１２０°であり得る。第２リセス１２６と半導体構造物１２０の下面の間の第１角度θ１が１２０°を超過する場合、第２リセス１２６の上面の幅が過度に狭いため、反射層１４０を配置する時にギャップフィル（Ｇａｐ−ｆｉｌｌ）特性が低下し得る。そして、反射層１４０の上面と突出部１９０の下面の間でボイドまたはクラックが発生し得、これによって半導体素子の信頼性および光抽出効率が低下し得る。
【０１１１】
第２リセス１２６は段差部１２６ａを含むことができる。段差部１２６ａから半導体構造物１２０の下面までの高さｈ３は第１リセス１２５の上面から半導体構造物１２０の下面までの高さｈ２と同じであり得る。
【０１１２】
第１リセス１２５および第２リセス１２６は半導体工程が適用される場合、乾式食刻または湿式食刻を通じて配置することができる。半導体構造物１２０を貫通する第２リセス１２６を半導体工程を通じて配置する場合、半導体構造物１２０の厚さが厚いため、多様な段階の工程を経て第２リセス１２６が配置され得る。したがって、段差部１２６ａから半導体構造物１２０の下面までの高さｈ３と第１リセス１２５の上面で半導体構造物１２０の高さｈ２が同じである場合、複数の食刻工程を通じて第１リセス１２５および第２リセス１２６を配置して工程数を減らすことができる。そして、歩留まりおよび半導体素子の原価を節減できる。
【０１１３】
また、段差部１２６ａの幅Ｌ５は０．５μｍ〜３μｍであり得る。段差部１２６ａは隣接した半導体構造物１２０の間に配置された第２リセス１２６の第１方向への中心を基準として、対称に形成され得る。
【０１１４】
ただし、これに限定されず、段差部１２６ａは第２リセス１２６の第１方向への中心を基準として、いずれか一方にのみ形成され得る。図４ａにおいて、第２リセス１２６の第１方向への中心を基準として、Ｘ１方向側とＸ２方向側に同一の段差部１２６ａが配置されるものを図示したが、例示的にＸ１方向側とＸ２方向側に配置される段差部１２６ａの幅は異なり得る。
【０１１５】
また、活性層１２３から放出される光は半導体構造物１２０内の段差部１２６ａで散乱が発生し得る。これにより、半導体構造物１２０の内部で発生する内部全反射確率が低くなり、半導体素子の光抽出効率が向上し得る。
【０１１６】
そして、第１角度θ１は９０°〜１２０°であり得る。ここで、第１角度θ１は半導体構造物１２０の下部面と半導体構造物１２０の下部面に延びた第２リセス１２６の間の角度であり得る。ただし、これに限定されるものではない。
【０１１７】
第２角度θ２は９０°〜１２０°であり得る。ここで、第２角度θ２は、第２リセス１２６が含む段差部１２６ａと、段差部１２６ａで半導体構造物１２０の上面と接し、第２リセス１２６に延びた第１導電型半導体層１２２の側面がなす角度であり得る。
【０１１８】
第２角度θ２が１２０°を超過する場合、第２リセス１２６の上面の幅が過度に狭いため、反射層１４０を配置する時にギャップフィル（Ｇａｐ−ｆｉｌｌ）特性が低下して反射層１４０の上面と突出部１９０の下面の間でボイドまたはクラックが発生し得、これによって半導体素子の信頼性および光抽出効率が低下し得る。
【０１１９】
第１角度θ１と第２角度θ２は同じでもよく、互いに異なってもよい。半導体構造物１２０の指向角は、第１角度θ１と第２角度θ２を同一または異なるように調節して制御され得る。
【０１２０】
第１−１導電型半導体層１２２ａでＡｌの組成が高くなると、電流分散効果が弱くなり得る。したがって、それぞれの第１電極１８２の付近にのみ電流が分散して、第１電極１８２の中心部から距離が遠い地点では電流密度が急激に低くなり得る。したがって、有効発光領域が狭くなり得る。
【０１２１】
第１電極１８２の中心部から距離が遠い低電流密度領域は、電流密度が低いため発光にあまり寄与できない可能性もある。したがって、実施例は電流密度が低い領域に反射層１４０を形成して光抽出効率を向上させることができる。
【０１２２】
しかし、低電流密度領域の全体面積に反射層１４０を形成することは非効率的である。したがって、反射層１４０を形成する領域のみを残し、残りの領域には第１電極１８２をできる限り稠密に配置することが光出力を高めるのに有利であり得る。
【０１２３】
また、第１リセス１２５と第２リセス１２６の間に配置される第２導電型半導体層１２４の下部面の最短長さＬ１は１０μｍ〜３５μｍであり得る。
【０１２４】
第２−１リセス１２６に形成された段差部１２６ａから隣接した第２−２リセス１２６の段差部１２６ａまでの最短距離Ｌ３は４５μｍ〜１００μｍであり得る。
【０１２５】
露出した第２−１リセス１２６の上面の中心部から隣接した第２−２リセス１２６の上面の中心部までの最短距離Ｌ２は５０μｍ〜１１０μｍであり得る。
【０１２６】
そして、第１領域で配置された前記第２導電型半導体層１２４の間の最短距離Ｌ４は９μｍ以上７４μｍ以下であり得る。
【０１２７】
第２リセス１２６は第１導電型半導体層１２２を貫通して配置され得る。また、第１導電型半導体層１２２の上面と半導体構造物１２０の下面までの距離は、第２リセス１２６の内部に配置された第１絶縁層１３０の上面と半導体構造物１２０の下面までの距離より小さくてもよい。このような場合、突出部１９０の上面は半導体構造物１２０の上面より高く配置され得る。そして、半導体構造物１２０の上面は突出部１９０の上面と反射層１４０の上面の間に位置することができる。
【０１２８】
これとは異なって、図４ｂを参照すると、突出部１９０の上面は前述した通り、曲率を有することができる。このような構成によると、半導体素子が放出する光束の均一度が向上し得る。
【０１２９】
図４ｃを参照すると、半導体構造物１２０の上面は第２リセス１２６の内部に配置された第１絶縁層１３０の上面と同一面をなすことができる。これとは異なり、図４ｄを参照すると、食刻の程度により半導体構造物１２０の上面は、第２リセス１２６の内部に配置された第１絶縁層１３０の上面と第２リセス１２６の内部に配置された反射層１４０の上面の間に配置され得る。
【０１３０】
図４ｅを参照すると、半導体構造物１２０の上面は第２リセス１２６の内部に配置された反射層１４０の上面と第２リセス１２６の内部に配置された第２絶縁層１５０の上面の間に位置することができる。食刻の程度により半導体構造物１２０の上面は多様な位置に配置され得る。
【０１３１】
図５は第２実施例に係る半導体素子の平面図であり、図６は図５のＢＢ’方向に第２実施例に係る半導体素子の断面図であり、図７は図６におけるＤの拡大図であり、図８は図５のＣＣ’方向に第２実施例に係る半導体素子の断面拡大図であり、図９は図５におけるＥの拡大図である。
【０１３２】
図５〜図９を参照すると、本発明の第２実施例に係る半導体素子は、半導体構造物１２０、第１絶縁層１３０、第２リセス１２６、反射層１４０、第２絶縁層１５０、接合層１６０、基板１７０を含むことができる。
【０１３３】
まず、第２実施例に係る半導体素子は複数個で半導体構造物１２０を含むことができる。半導体構造物１２０の数は多様に適用され得、これに伴い、半導体素子の大きさも変形され得る。ただし、これに限定されるものではない。
【０１３４】
そして、半導体構造物１２０は、第１導電型半導体層１２２、第２導電型半導体層１２４、第１導電型半導体層１２２と第２導電型半導体層１２４の間に配置される活性層１２３および第２導電型半導体層１２４および活性層１２３を貫通して第１導電型半導体層１２２の一部の領域まで配置される第１リセス１２５を含むことができる。
【０１３５】
第１導電型半導体層１２２は半導体構造物１２０内で上部に配置され得る。第１導電型半導体層１２２は、活性層１２３と隣接して配置された第１−２導電型半導体層１２２ｂと第１−２導電型半導体層１２２ｂ上に配置される第１−１導電型半導体層１２２ａを含むことができる。
【０１３６】
第１−１導電型半導体層１２２ａと第１−２導電型半導体層１２２ｂはＡｌの組成が互いに異なり得る。一例として、第１−１導電型半導体層１２２ａはＡｌ組成が高い層であり得、第１−２導電型半導体層１２２ｂはＡｌ組成が低い層であり得る。第１−１導電型半導体層１２２ａの下面は第１電極１８２の上面と接触して電気的に連結され得る。
【０１３７】
活性層１２３は第１導電型半導体層１２２と第２導電型半導体層１２４の間に配置され得る。活性層１２３は第１導電型半導体層１２２を通じて注入される電子（または正孔）と第２導電型半導体層１２４を通じて注入される正孔（または電子）が会う層である。活性層１２３は電子と正孔が再結合することによって低いエネルギー準位に遷移し、それに相応する波長を有する光を生成することができる。
【０１３８】
第２導電型半導体層１２４は活性層１２３の下部に配置され得る。第２導電型半導体層１２４は第２電極１８６と電気的に連結され得る。
【０１３９】
第１リセス１２５は、第２導電型半導体層１２４および活性層１２３を貫通して第１導電型半導体層１２２の一部の領域まで配置され得る。第１リセス１２５は半導体構造物内で少なくとも一つ以上であり得る。第１電極１８２は第１リセス１２５の内部に配置され、第１導電型半導体層１２２と電気的に連結され得る。
【０１４０】
第２リセス１２６は複数個の半導体構造物１２０の間に配置され得る。第２リセス１２６と第１リセス１２５の間には第２電極１８６が配置され得る。
【０１４１】
第２リセス１２６は段差部１２６ａを含むことができる。第２電極１８６の上面と段差部１２６ａの間の距離は第２電極１８６の上面と第１電極１８２が第１導電型半導体層１２２に接する面の間の距離と同じであり得る。
【０１４２】
ただし、これに限定されるものではない。また、第２リセス１２６は段差部１２６ａを含まなくてもよい。第２リセス１２６は第１導電型半導体層１２２を貫通して配置され得る。
【０１４３】
第２リセス１２６は第１導電型半導体層１２２を貫通して露出され得る。第２リセス１２６と反射層１４０は半導体構造物１２０の上面と同一面に一部露出され得る。ただし、これに限定されるものではなく、半導体構造物１２０の上面は第２リセス１２６と反射層１４０の露出面の上または下に位置することができる。また、第２絶縁層１５０と接合層１６０の一部も露出され得る。第２リセス１２６、反射層１４０、第２絶縁層１５０、接合層１６０により露出する上面は同一面であり得る。
【０１４４】
露出する面は複数の半導体構造物１２０の間の境界面を含むことができる。境界面の中心は半導体素子を曲げたり折り畳む場合、ストレスによって第２リセス１２６および第２絶縁層１５０が容易に破損し得る。この時、異物や湿気などが侵入して半導体素子は誤作動する恐れがある。
【０１４５】
また、反射層１４０がこわれる場合、第２電極１８６間の電気的連結が遮断されて、アレイされた複数の半導体素子が点灯され得る。したがって、外部のストレスに弱い第２リセス１２６は露出する面上で反射層１４０を覆わないようにすることができる。このような構成によって、反射層１４０の上部に加えられるストレスによって第２絶縁層１５０が損傷する問題を防止することができる。
【０１４６】
第１絶縁層１３０は半導体構造物１２０の下部から第１リセス１２５の内部および第２リセス１２の内部に延びて配置され得る。第１絶縁層１３０は第１導電型半導体層１２２と第２導電型半導体層１２４を電気的に分離することができる。第１絶縁層１３０の厚さは０．１μｍ〜０．７μｍであり得るが、これに限定されるものではない。反射層１４０は第１絶縁層１３０と第２導電型半導体層１２４の下部に配置され得る。
【０１４７】
反射層１４０は第２導電型半導体層１２４と電気的に連結され得る。また、反射層１４０は第２電極１８６を覆い、第２電極１８６と電気的に連結され得る。また、反射層１４０は第２導電型半導体層１２４の下面から第１リセス１２５の一部の領域まで延びて配置され得、第２導電型半導体層１２４の下面から第２リセス１２６の内部まで延びて配置され得る。
【０１４８】
反射層１４０が第１リセス１２５の一部の領域まで延びて配置される場合、反射層１４０は第１リセス１２５の内部に配置される第１電極１８２および接合層１６０と直接接触しないように配置され得る。したがって、第１リセス１２５の側面および上面の一部の領域の方向に放出される光を半導体構造物１２０の上部に反射することができる。
【０１４９】
反射層１４０は第１電極１８２および接合層１６０と直接接触する場合、第１電極１８２と第２電極１８６が短絡し得る。これによって、半導体構造物１２０に電流が注入されないため半導体素子が誤作動する恐れがある。
【０１５０】
したがって、第１リセス１２５の上面の一部の領域まで配置された反射層１４０と第１電極１８２の間の距離は１μｍ〜１５μｍ以内である離隔距離を有することができる。反射層１４０と第１電極１８２の間の距離が１μｍ未満の場合、反射層１４０と第１電極１８２の間の距離を確保するための工程マージンが足りないため、半導体素子の歩留まりが低下し得る。また、半導体素子が長時間動作する時、反射層１４０のマイグレーションによる第１電極１８２と反射層１４０の短絡の問題が発生し得る。
【０１５１】
反射層１４０と第１電極１８２の間の距離が１５μｍ超過の場合、第１リセス１２５の上面の面積が大きくなるため、半導体構造物１２０の活性層１２３の面積が減少して半導体構造物１２０および半導体素子が放出する光束が低下し得る。
【０１５２】
第２絶縁層１５０は反射層１４０と第１リセス１２５の下部に配置され得る。第２絶縁層１５０は接合層１６０、基板１７０を反射層１４０と電気的に絶縁させることができる。第２絶縁層１５０の厚さは０．８μｍ〜１μｍであり得るが、これに限定されるものではない。
【０１５３】
接合層１６０は第２絶縁層１５０の下部に配置され得る。そして、接合層１６０は第２絶縁層１５０の下面および第１電極１８２の下部に配置され得、第１電極１８２と電気的に連結され得る。接合層１６０と反射層１４０の間には第２絶縁層１５０が配置され得る。
【０１５４】
第２絶縁層１５０は反射層１４０と接合層１６０が電気的に分離され得るように配置され得る。接合層１６０は半導体構造物１２０の下部に配置される基板１７０と半導体構造物１２０を接合することができる。
【０１５５】
基板１７０は接合層１６０の下部に配置され得る。基板１７０は金属などの導電性物質で構成され得る。基板１７０は接合層１６０と電気的に連結され得る。例示的に基板１７０は、金属または半導体物質を含むことができる。基板１７０は電気伝導度および／または熱電導度が優秀な金属であり得る。この場合、半導体素子の動作時に発生する熱を迅速に外部に放出することができる。
【０１５６】
基板１７０は、シリコン、モリブデン、シリコン、タングステン、銅およびアルミニウムから構成される群から選択される物質またはこれらの合金を含むことができる。ただし、これに限定されるものではない。
【０１５７】
第１電極１８２は第１リセス１２５の内部に配置され得る。そして、第１電極１８２は第１−２導電型半導体層１２２ｂ上に配置され得る。このような構成によって、半導体素子は比較的円滑な電流注入特性を確保することができる。
【０１５８】
第１−１導電型半導体層１２２ａはＡｌの組成が高くて第１−２導電型半導体層１２２ｂに比べて電流拡散特性および電流注入特性が相対的に低い場合もあり得るため、第１電極１８２は第１−２導電型半導体層１２２ｂの下面に配置され得る。
【０１５９】
第２電極１８６は第２導電型半導体層１２４と反射層１４０の間に配置され得る。第２電極１８６は反射層１４０と電気的に連結され得る。
【０１６０】
図７を参照すると、第１導電型半導体層１２２の上面と同一面に、第２リセス１２６、反射層１４０、第２絶縁層１５０、接合層１６０の一部が露出され得る。基板１７０は露出した面の中心Ｃを含むことができる。ここで、中心Ｃは露出した基板１７０の上面を第１方向に両分する中心点である。
【０１６１】
そして、中心Ｃを基準として隣接した半導体素子は区分され得る。また、中心Ｃを基準として半導体素子は曲げたり折り畳むことができる。第２リセス１２６と第２絶縁層１５０は中心を基準として分離され得る。中心Ｃに第２リセス１２６および第２絶縁層１５０が存在しないこともあり得る。このような構成によると、半導体素子が折り畳みまたは曲げに対してストレスを少なく受けることができる。これによって、実施例に係る半導体素子はフレキシブル装置に容易に利用することができる。
【０１６２】
接合層１６０が露出する幅ｄ１は５μｍ〜１１μｍであり得る。中心Ｃを基準として、半導体素子は隣接した半導体素子とフレキシブル効果を有するために、５μｍ以上の幅を有することが好ましい。
【０１６３】
図８を参照すると、半導体素子の上面は一部が露出され得る。このような構成によって、半導体素子の反射層１４０は一部の領域で分離された形状であり得る。
【０１６４】
図１０ａ〜図１０ｆは、本発明の第１実施例に係る半導体素子の製造方法を図示した図面である。
【０１６５】
図１０ａ〜図１０ｆを参照すると、成長基板１上に半導体構造物を配置する段階、半導体構造物の一部の領域を除去して第１リセスおよび第２リセスを配置する段階、第１リセスの内部に第１電極、第２導電型半導体層上面に第２電極、第１絶縁層を形成する段階、第１絶縁層上に反射層を配置する段階、反射層上に第２絶縁層を配置する段階、第２絶縁層上に接合層を配置する段階、接合層上に基板１７０を配置する段階を含むことができる。次いで、成長基板１を分離し、第１導電型半導体層を所定の厚さ範囲に食刻する段階を含むことができる。
【０１６６】
図１０ａを参照すると、第１導電型半導体層１２２、活性層１２３および第２導電型半導体層１２４は成長基板１上に順に配置されて、半導体構造物１２０を製作することができる。
【０１６７】
第１導電型半導体層１２２は、成長基板１と接する第１−１導電型半導体層１２２ａと第１−１導電型半導体層１２２ａ上に配置される第１−２導電型半導体層１２２ｂを含むように形成することができる。第１−１導電型半導体層１２２ａは第１−２導電型半導体層１２２ｂよりＡｌの組成が高くてもよい。
【０１６８】
第１導電型半導体層と基板１７０の間にバッファー層（図示されず）がさらに備えられ得る。バッファー層（図示されず）は、第１導電型半導体層１２２、活性層１２３および第２導電型半導体層１２４と基板１７０の間の格子不整合を緩和することができる。バッファー層は族と族の元素が結合された形態であるか、ＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮのうちいずれか一つを含むことができる。バッファー層にはドーパントがドーピングされてもよいが、これに限定されない。
【０１６９】
第１導電型半導体層１２２、活性層１２３および第２導電型半導体層１２４は、有機金属化学蒸着法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ）、化学蒸着法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）、プラズマ化学蒸着法（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）、分子線成長法（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ；ＭＢＥ）、水素化物気相成長法（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ；ＨＶＰＥ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）等の方法を利用して形成することができるが、これに限定されない。
【０１７０】
図１０ｂを参照すると、１次食刻で第２導電型半導体層１２４、活性層１２３および第１導電型半導体層１２２の一部を除去することができる。食刻は第１導電型半導体層１２２の一部まで行われ得る。食刻で第２導電型半導体層１２４、活性層１２３および第１導電型半導体層１２２は露出され得る。
【０１７１】
図１０ｃを参照すると、２次食刻で第１−１導電型半導体層１２２ａの上面まで第１導電型半導体層１２２の一部を除去することができる。２次食刻は第１−１導電型半導体層１２２ａの一部まで行われ得る。これによって、成長基板１は露出されない。２次食刻は第１−１導電型半導体層１２２ａの下部領域の一部まで露出され得る。１次食刻および２次食刻を通じて、第１導電型半導体層１２２、活性層１２３および第２導電型半導体層１２４が露出され得る。半導体構造物１２０は２回のメサエッチングされた構造であり得る。
【０１７２】
図１０ｄを参照すると、第１絶縁層１３０は第１導電型半導体層１２２、活性層１２３および第２導電型半導体層１２４上に位置することができる。第１電極１８２は第１−２導電型半導体層１２２ｂと接する面上に蒸着することができる。そして、第２電極１８６は第２導電型半導体層１２４の上部に蒸着することができる。
【０１７３】
また、第１電極１８２および第２電極１８６は、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆなどのような不透明金属で形成され得る。この場合、第１電極１８２の面積だけ発光面積が小さくなるので、第１電極１８２の大きさは小さく形成することが好ましい。
【０１７４】
第１電極１８２および第２電極１８６を形成する方法は、スパッタリング、コーティング、蒸着などのように通常的に使われる電極形成方法がすべて適用され得る。第１電極１８２および第２電極１８６の形成時に反射層とオーミック層をさらに形成することができる。
【０１７５】
第１リセス１２５は第１電極１８２と第２電極１８６の間に形成され、第２リセス１２６は２次食刻によって露出した第１−１導電型半導体層１２２ａで第２導電型半導体層１２４の露出した上面の間に形成され得る。
【０１７６】
第１電極１８２および第２電極１８６はオーミック電極であり得る。第１電極１８２と第２電極１８６は、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＺＴＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｔｉｎ  ｏｘｉｄｅ）、ＩＡＺＯ（ｉｎｄｉｕｍ  ａｌｕｍｉｎｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＧＺＯ（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＧＴＯ（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＡＺＯ（ａｌｕｍｉｎｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＡＴＯ（ａｎｔｉｍｏｎｙ  ｔｉｎ  ｏｘｉｄｅ）、ＧＺＯ（ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＺＯＮ（ＩＺＯ  Ｎｉｔｒｉｄｅ）、ＡＧＺＯ（Ａｌ−Ｇａ  ＺｎＯ）、ＩＧＺＯ（Ｉｎ−Ｇａ  ＺｎＯ）、ＺｎＯ、ＩｒＯｘ、ＲｕＯｘ、ＮｉＯ、ＲｕＯｘ／ＩＴＯ、Ｎｉ／ＩｒＯｘ／Ａｕ、またはＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯ、Ａｇ、Ｎｉ、Ｃｒ、Ｔｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｓｎ、Ｉｎ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆのうち少なくとも一つを含んで形成され得るが、このような材料に限定されない。
【０１７７】
反射層１４０は第２リセス１２６、第２電極１８６上に形成され得る。ただし、反射層１４０は第１電極１８２と電気的に分離され得る。反射層１４０は第２電極１８６の下部に配置され、第２電極１８６と電気的に連結され得る。
【０１７８】
第２絶縁層１５０は反射層１４０、第１リセス１２５の下部に配置され得る。このような構成によって、反射層１４０と第１電極１８２は電気的に絶縁され得る。
【０１７９】
図１０ｅを参照すると、接合層１６０は第２絶縁層１５０の下部に配置され得る。そして、接合層１６０は第２絶縁層１５０の下部および第１電極１８２の下部に配置され得、第１電極１８２と電気的に連結され得る。
【０１８０】
そして、接合層１６０の上面に基板１７０を形成することができる。そして、成長基板１は除去することができる。基板１７０を除去する方法は特に制限されない。一例として、ＬＬＯ（Ｌａｓｅｒ  Ｌｉｆｔ−Ｏｆｆ）工程で成長基板１を除去することができるが、これに限定されるものではない。
【０１８１】
接合層１６０は半導体構造物１２０の下部に配置される基板１７０と半導体構造物１２０を接合することができる
【０１８２】
図１０ｆを参照すると、食刻により第１絶縁層１３０の上面と半導体構造物１２０の上面は多様な配置関係をなすことができる。まず、第１絶縁層１３０は半導体構造物１２０の上面と同一面をなすことができる。
【０１８３】
また、食刻を通じて第１絶縁層１３０は半導体構造物１２０の下面から半導体構造物１２０の上面より高く配置される突出部１９０を含むことができる。すなわち、半導体構造物１２０の上面は突出部１９０の上面と反射層１４０の上面の間に位置することができる。
【０１８４】
また、食刻を通じて半導体構造物１２０の上面と反射層１４０の上面は同一面をなして平坦な面を形成することができる。それだけでなく、食刻を通じて半導体構造物１２０の上面は反射層１４０の上面の下部に位置することもできる。
【０１８５】
図１１ａ〜図１１ｂは、本発明の第２実施例に係る半導体素子の製造方法を図示した図面である。
【０１８６】
図１１ａを参照すると、図１０ｅと同じであるため、本発明の第２実施例に係る半導体素子の製造方法は図１０ｅまで前述した部分と同じである。
【０１８７】
図１１ｂを参照すると、接合層１６０の上面までエッチングすることができる。第１−１導電型半導体層１２２ａは接合層１６０の上面と同一にエッチングすることができる。これに伴い、接合層１６０、第２絶縁層１５０、反射層１４０、第２リセス１２６の一部は露出され得る。
【０１８８】
半導体素子はパッケージで構成され、樹脂（ｒｅｓｉｎ）、レジスト（ｒｅｓｉｓｔ）、ＳＯＤまたはＳＯＧの硬化用として使われ得る。または半導体素子は治療用医療用として使われたり空気清浄器や浄水器などの殺菌に使われてもよい。
【０１８９】
また、半導体素子は照明システムの光源として使われたり、映像表示装置の光源や照明装置の光源として使われ得る。すなわち、半導体素子はケースに配置されて光を提供する多様な電子素子に適用され得る。例示的に、半導体素子とＲＧＢ蛍光体を混合して使う場合、演色性（ＣＲＩ）が優秀な白色光を具現することができる。
【０１９０】
前述した半導体素子は発光素子パッケージで構成され、照明システムの光源として使われ得るが、例えば映像表示装置の光源や照明装置などの光源として使われ得る。
【０１９１】
映像表示装置のバックライトユニットとして使われる時にエッジタイプのバックライトユニットとして使われたり、直下タイプのバックライトユニットとして使われ得、照明装置の光源として使われる時に照明器具やバルブタイプで使われ得、また、移動端末の光源として使われてもよい。
【０１９２】
発光素子は前述した発光ダイオードの他にレーザーダイオードがある。
【０１９３】
レーザーダイオードは、発光素子と同様に、前述した構造の第１導電型半導体層と活性層および第２導電型半導体層を含むことができる。そして、ｐ−型の第１導電型半導体とｎ−型の第２導電型半導体を接合させた後、電流を流した時に光が放出されるｅｌｅｃｔｒｏ−ｌｕｍｉｎｅｓｃｅｎｃｅ（電界発光）現象を利用するが、放出される光の方向性と位相において差異点がある。すなわち、レーザーダイオードは励起放出（ｓｔｉｍｕｌａｔｅｄ  ｅｍｉｓｓｉｏｎ）という現象と補強干渉現象などを利用して一つの特定の波長（単色光、ｍｏｎｏｃｈｒｏｍａｔｉｃ  ｂｅａｍ）を有する光が同じ位相を有して同じ方向に放出され得、このような特性によって光通信や医療用装備および半導体工程装備などに使われ得る。
【０１９４】
受光素子としては、光を検出してその強度を電気信号に変換する一種のトランスデューサーである光検出器（ｐｈｏｔｏｄｅｔｅｃｔｏｒ）を挙げることができる。このような光検出器として、光電池（シリコン、セレン）、光導電素子（硫化カドミウム、セレン化カドミウム）、フォトダイオード（例えば、ｖｉｓｉｂｌｅ  ｂｌｉｎｄ  ｓｐｅｃｔｒａｌ  ｒｅｇｉｏｎやｔｒｕｅ  ｂｌｉｎｄ  ｓｐｅｃｔｒａｌ  ｒｅｇｉｏｎでピーク波長を有するＰＤ）、フォトトランジスタ、光電子増倍管、光電管（真空、ガス封入）、ＩＲ（Ｉｎｆｒａ−Ｒｅｄ）検出器などがあるが、実施例はこれに限定されない。
【０１９５】
また、光検出器のような半導体素子は、一般的に光変換効率が優秀な直接遷移半導体（ｄｉｒｅｃｔ  ｂａｎｄｇａｐ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を利用して製作され得る。または光検出器は構造が多様であり、最も一般的な構造としては、ｐ−ｎ接合を利用するｐｉｎ型光検出器と、ショットキー接合（Ｓｃｈｏｔｔｋｙ  ｊｕｎｃｔｉｏｎ）を利用するショットキー型光検出器と、ＭＳＭ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｍｅｔａｌ）型光検出器などがある。
【０１９６】
フォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ）は発光素子と同様に、前述した構造の第１導電型半導体層と活性層および第２導電型半導体層を含むことができ、ｐｎ接合またはｐｉｎ構造からなる。フォトダイオードは逆バイアスあるいはゼロバイアスを加えて動作するようになり、光がフォトダイオードに入射すると電子と正孔が生成されて電流が流れる。この時、電流の大きさはフォトダイオードに入射する光の強度にほぼ比例し得る。
【０１９７】
光電池または太陽電池（ｓｏｌａｒ  ｃｅｌｌ）はフォトダイオードの一種であって、光を電流に変換することができる。太陽電池は、発光素子と同様に、前述した構造の第１導電型半導体層と活性層および第２導電型半導体層を含むことができる。
【０１９８】
また、ｐ−ｎ接合を利用した一般的なダイオードの整流特性を通じて電子回路の整流器として利用され得、超高周波回路に適用されて発振回路などに適用され得る。
【０１９９】
また、前述した半導体素子は必ずしも半導体でのみ具現されず、場合により金属物質をさらに含むこともできる。例えば、受光素子のような半導体素子は、Ａｇ、Ａｌ、Ａｕ、Ｉｎ、Ｇａ、Ｎ、Ｚｎ、Ｓｅ、Ｐ、またはＡｓのうち少なくとも一つを利用して具現され得、ｐ型やｎ型ドーパントによってドーピングされた半導体物質や真性半導体物質を利用して具現されてもよい。
【０２００】
以上、実施例を中心に説明したがこれは単に例示に過ぎず、本発明を限定するものではなく、本発明が属する分野の通常の知識を有する者であれば本実施例の本質的な特性を逸脱しない範囲で、以上に例示されていない多様な変形と応用が可能であることが分かるはずである。例えば、実施例に具体的に示された各構成要素は変形して実施できるものである。そして、このような変形と応用に関係した差異点は、添付された特許請求の範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。
【図１】
2019536274.tif 000003
【図２】
2019536274.tif 000004
【図３】
2019536274.tif 000005
【図４ａ】
2019536274.tif 000006
【図４ｂ】
2019536274.tif 000007
【図４ｃ】
2019536274.tif 000008
【図４ｄ】
2019536274.tif 000009
【図４ｅ】
2019536274.tif 000010
【図５】
2019536274.tif 000011
【図６】
2019536274.tif 000012
【図７】
2019536274.tif 000013
【図８】
2019536274.tif 000014
【図９】
2019536274.tif 000015
【図１０ａ】
2019536274.tif 000016
【図１０ｂ】
2019536274.tif 000017
【図１０ｃ】
2019536274.tif 000018
【図１０ｄ】
2019536274.tif 000019
【図１０ｅ】
2019536274.tif 000020
【図１０ｆ】
2019536274.tif 000021
【図１１ａ】
2019536274.tif 000022
【図１１ｂ】
2019536274.tif 000023
【手続補正書】
【提出日】令和1年5月13日(2019.5.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型半導体層、第２導電型半導体層、および前記第１導電型半導体層と前記第２導電型半導体層間に配置される活性層を含む複数個の半導体構造物；
前記複数個の半導体構造物の下部に沿って配置されて前記複数個の半導体構造物の間に配置される絶縁層；
前記第１導電型半導体層と電気的に連結される第１電極；および
前記第２導電型半導体層の下部に配置される反射層；を含み、
前記絶縁層は、前記半導体構造物の上部に配置される突出部を含み、
前記複数個の半導体構造物の上面は、互いに離間配置される半導体素子。
【請求項２】
前記複数個の半導体構造物は、前記活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される第１リセスを含み、
前記複数個の半導体構造物の間に配置される第２リセスをさらに含む半導体素子。
【請求項３】
隣接した前記第２導電型半導体層の間の最短距離は９μｍ以上７４μｍ以下であり、
前記反射層の厚さは０．５μｍ〜１μｍである、請求項１に記載の半導体素子。
【請求項４】
前記第２導電型半導体層と前記反射層の間に配置される第２電極をさらに含み、
前記第２リセスは段差部を含み、
前記第２電極の上面と前記段差部の間の距離は、前記第２電極の上面と前記第１電極が前記第１導電型半導体層と接する面の間の距離と同じである、請求項２に記載の半導体素子。
【請求項５】
前記第２導電型半導体層と前記反射層の間に配置される第２電極をさらに含み、
前記反射層は前記第２電極と電気的に連結される、請求項１に記載の半導体素子。
【請求項６】
前記絶縁層、前記第１リセスおよび前記第１電極の下部に配置される接合層；および
前記接合層の下部に配置されて前記接合層と電気的に連結される基板をさらに含む、請求項２に記載の半導体素子。
【請求項７】
前記第２リセス、前記反射層、前記絶縁層および前記接合層の一面は前記半導体構造物の上面と同一面である、請求項６に記載の半導体素子。
【請求項８】
前記突出部の下部に配置された前記反射層の厚さは前記絶縁層の厚さよりも小さい、請求項６に記載の半導体素子。
【請求項９】
前記第１導電型半導体層は、前記活性層と隣接して配置された第１−２導電型半導体層と前記第１−２導電型半導体層上に配置される第１−１導電型半導体層を含み、
前記第１−１導電型半導体層は前記第１−２導電型半導体層よりＡｌ含量が高く、
前記第１電極は前記第１−２導電型半導体層の下部に配置される、請求項１に記載の半導体素子。
【請求項１０】
前記第１導電型半導体層は、前記活性層と隣接して配置された第１−２導電型半導体層と前記第１−２導電型半導体層上に配置される第１−１導電型半導体層を含み、
前記第１−１導電型半導体層は前記第１−２導電型半導体層よりＡｌ含量が高く、
前記第１電極は前記第１−２導電型半導体層の下部に配置される、請求項１に記載の半導体素子。
【国際調査報告】
2019536274.tif 000024
2019536274.tif 000025
2019536274.tif 000026
2019536274.tif 000027