(57)【要約】  機械的に剛性のある基体は、１つの凹部を備え、この凹部に１つのＥＳＤ保護デバイスが、少なくとも部分的に埋設されており、そして結合剤を用いて機械的に固定されている。この保護素子の電気的接続端子（複数）は、基体および保護素子の上に戴置されたパターニングされた金属層を介して、この基体の上面上の接続端子（複数）に接続されている。【選択図】  図１
2019508884.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイス用の担体板であって、
機械的に剛性のある基体（ＧＫ）を有し、当該基体は、その下面（ＵＳ）上に複数の外部接続部（ＡＫ）を備え、そしてその上面（ＯＳ）上には、前記デバイス（ＢＥ）用の複数の接続面（ＡＦ）を備え、
１つの凹部を有し、当該凹部の中に１つのＥＳＤ素子（ＳＥ）が少なくとも部分的に埋設されており、当該保護素子の複数の電気的な接続端子が、前記基体の上面または下面からアクセス可能であり、
前記保護素子は、１つの結合剤（ＶＭ）を用いて前記基体の前記凹部で機械的に固定されており、
前記保護素子の複数の前記電気的な接続端子は、１つのパターニングされた金属層（ＭＳ）を介して前記上面上の複数の前記接続面（ＡＦ）に接続され、または前記下面上の複数の外部接続部（ＡＫ）に接続されている、
ことを特徴とする担体板。
【請求項２】
前記保護デバイス（ＳＥ）は、１つのバリスタ，１つのツェナーダイオード，１つのＴＶＳデバイス，または１つの他の非線形デバイスであることを特徴とする、請求項１に記載の担体板。
【請求項３】
前記結合剤（ＶＭ）は、プラスチック、またはセラミック材料、ガラス、または金属を含むことを特徴とする、請求項１または２に記載の担体板。
【請求項４】
請求項１乃至３のいずれか１項に記載の担体板において、
前記保護素子（ＳＥ）の外側に向いた表面が、前記基体（ＧＫ）の１つの表面と面一に繋がっており、
前記パターニングされた金属層（ＳＭ）は、面一の前記２つの表面上に戴置されている、
ことを特徴とする担体板。
【請求項５】
請求項１乃至４のいずれか１項に記載の担体板において、
複数の前記外部接続部（ＡＫ）および複数の前記接続面（ＡＦ）は、複数の貫通接続部（ＤＫ）を介して電気的に接続されており、
前記基体（ＧＫ）は、１つの多層構造を備え、
前記基体の内部に１つの配線層（ＭＳ）が設けられている、
ことを特徴とする担体板。
【請求項６】
請求項１乃至５のいずれか１項に記載の担体板において、
前記凹部（ＡＮ）は、前記デバイス（ＢＥ）用の複数の前記接続面（ＡＦ）の間、または当該接続面の下に配設されており、
前記保護素子（ＳＥ）は、前記デバイスを少なくとも部分的に前記保護素子（ＳＥ）の上に取り付けることができるように、前記基体（ＧＫ）へ深く沈み込んでいる、
ことを特徴とする担体板。
【請求項７】
前記凹部（ＡＮ）は、１つの溝として形成されており、当該溝は基体（ＧＫ）に渡って横断して延伸していることを特徴とする、請求項１乃至６のいずれか１項に記載の担体板。
【請求項８】
請求項１乃至７のいずれか１項に記載の担体板において、
前記凹部（ＡＮ）は、横方向で前記基体（ＧＫ）によって包囲されており、
前記凹部（ＡＮ）は、前記基体（ＧＫ）全部を垂直に貫通している、
ことを特徴とする担体板。
【請求項９】
請求項１乃至８のいずれか１項に記載の担体板において、
前記担体板上には、複数の接続面（ＡＦ）を有する複数のデバイス領域が設けられており、そしてそれぞれ少なくとも１つの凹部（ＡＮ）が設けられており、
前記担体板（ＴＰ）は、個々の担体に分割可能となっており、当該個々の担体上にそれぞれ１つ以上のデバイス（ＢＥ）用の１つのデバイス領域が設けられている、
ことを特徴とする担体板。
【請求項１０】
デバイス用の担体板を製造するための方法であって、
結晶質、セラミック質、金属質、またはガラス質の基体（ＧＫ）が設けられ、
前記基体の１つの表面上に、１つの保護素子（ＳＥ）を収容するための１つの凹部（ＡＮ）が生成され、
１つの保護素子（ＳＥ）が少なくとも部分的に前記凹部に配設され、そして１つの結合剤（ＶＭ）を用いて機械的に固定され、
基体（ＧＫ）および保護素子（ＳＥ）の表面上に設置される、パターニングされた金属層（ＳＭ）が生成され、
前記基体（ＧＫ）の上面（ＯＳ）上には、前記デバイス（ＢＥ）用の複数の電気的接続面（ＡＦ）が設けられ、
前記パターニングされた金属層（ＳＭ）は、複数の前記接続端子および複数の前記接続面（ＡＦ）に重なり、そしてこれらを電気的に導通して接続しており、
または、前記パターニングされた金属層（ＳＭ）は、複数の前記接続面（ＡＦ）を形成し、複数の当該接続面がそれぞれ前記保護素子（ＳＥ）の複数の前記電気的接続端子の１つに重なるように、パターニングされている、
ことを特徴とする方法。
【請求項１１】
前記保護素子（ＳＥ）は、前記凹部（ＡＮ）での固定の後、および前記パターニングされた金属層（ＳＭ）の取り付けの前に、前記保護素子（ＳＥ）の上面が前記基体（ＧＫ）の上面と面一に繋がる程度に、前記上面（ＯＳ）側からグラインディングされることを特徴とする、請求項１０に記載の方法。
【請求項１２】
前記凹部（ＡＮ）は、前記基体（ＧＫ）への切り込み，フライス加工、エッチング、またはレーザードリリング，を用いて生成されることを特徴とする、請求項１０または１１に記載の方法。
【請求項１３】
請求項１０乃至１２のいずれか１項に記載の方法において、
前記パターニングされた金属層（ＳＭ）の生成は、少なくとも１つの以下のステップ、
導電性のペーストをインプリントするステップ、
導電性のペーストを焼成するステップ、
ガス相から下地メタライジング部を取り付け、そして当該下地金属層の電解メッキによって厚膜化するステップ、またはスパッタリングまたは蒸着によって下地メタライジング部を取り付けるステップ、
導電性の粒子を含むインクをインクジェット印刷するステップ、
を備えることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、電子デバイス用の保護機能を有し、小さな部品高を有する基板に関する。
【０００２】
ＥＳＤ（Electro Static Discharge）によって影響を受けやすい装置、デバイス、および電源の保護のために、バリスタが使用され得る。ここでこのバリスタは非線形デバイスであり、印加された電圧が所定の電圧を越えた場合にその抵抗は大きく低下する。このためバリスタは、過電圧パルスを損害無くバイパスするのに適している。バリスタは結晶粒構造を有する酸化亜鉛セラミックスから製造される。
【０００３】
バリスタは、多層セラミックスへの組み込みに手間がかかり、したがって通常ディスクリートなデバイスとして使用される。
【０００４】
しかしながら、ディスクリートなバリスタは、基本的に幾何形状的な利点を有し、たとえば非常に薄く製造することができる。ただしこれはこのようなパネルでは破損危険性を大きくする。
【０００５】
バリスタ機能を有するかまたは原理的にＥＳＤ保護機能を有するディスクリートなデバイスは、セラミック基板、リードフレーム、プリント基板、または回路基板上に直接はんだ付けされて保護されるデバイスに電気的に接続される。
【０００６】
このような保護素子をその製造の際に１つの積層体に組み込むことも可能である。
【０００７】
さらにこの保護素子を基板、担体板、または積層体の凹部に、他のデバイスとの接続のために設けられている他の導電性のパターンと隣接するように配置することが可能である。これはより小さなデバイス高をもたらすが、ただし十分な取り付け面積を必要とする。
【０００８】
１つのバリスタセラミックをデバイス基板として使用すること、そしてこの基板の中に上記の保護機能を組込むことも可能である。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の課題は、１つの電子デバイスへの保護機能すなわち１つの保護素子の組込みをさらに改善することである。
【課題を解決するための手段】
【００１０】
この課題は、請求項１に記載の特徴を有する担体板によって解決される。本発明の有利な実施形態ならびに担体板の製造のための方法が他の請求項に示されている。
【００１１】
１つの担体板が提示され、この担体板は、たとえば公知の担体板では一般的である、機械的に剛性のある基体を備える。  この基体の下面上には外部接続部（複数）が設けられており、そして上面上には、上記のデバイス用の接続面（複数）が設けられている。
【００１２】
１つのＥＳＤ保護素子の配置用には、本発明では１つの凹部が設けられており、この凹部の中にこのＥＳＤ素子が少なくとも部分的に埋設されている。ここでこの保護素子の電気的な接続端子（複数）は、上記の基体の上面または下面からアクセス可能である。１つの代替の実施形態においては、この保護素子は、上記の凹部の底部で電気的に接続される。保護素子と上記のデバイスとの間の電気的接続は、上記の基体の内側に延在する１つのメタライジング部を介して行われる。これに対応する接続端子（複数）を、ビアを介してこの基体の表面に引き出すことも可能である。
【００１３】
上記の保護素子は、１つの結合剤を用いて上記の凹部で機械的に固定されている。この固定はほんの数点で行うことができる。
【００１４】
上記の保護素子は、上記の上面上の接続面（複数）または上記の基体の下面上の外部接続部（複数）に、１つのパターニングされ金属層を介して電気的に接続されている。
【００１５】
このような担体板は、上記の保護素子を、大きな技術的なコスト無しに上記の基体の中に埋設することができるという利点を有する。上記の結合剤は、この結合剤だけで上記の凹部での機械的固定が行われるように選択することができる。好ましくはこの結合剤は、後のプロセス技術、具体的には後でデバイスを上記の接続面に取り付ける際に、具体的にははんだ付けによって取り付ける際に、これに適合するように選択される。
【００１６】
この結合剤も接着剤と同様に機能し、上記の保護素子の固定の前または固定の間に、上記の凹部に少なくとも一旦液状状態または粘性状態が完了する。この結合剤は、保護素子と上記の凹部の外壁との間に残っている隙間全部を充填する必要はない。上記の保護素子を上記の結合剤を用いて上記の凹部に固定することが、数個の点での固定によって行うことができることで充分である。
【００１７】
上記の保護素子の少なくとも部分的な埋設を用いると、上記の担体板の全高は、大きくならないかあるいは殆ど大きくならない。さらに以上により基体と保護素子との間で面一の表面とすることが可能となり、これらの表面には、保護素子および接続面（複数）の電気的接続のためのパターニングされた金属層を簡単に取り付けることができる。このようなパターニングされた金属層は、両方の表面のほんの僅かな段差を乗り越えるだけなので、基体および保護素子の両方の表面の上に簡単に取り付けるあるいは取り付けられることもできる。
【００１８】
上記の保護素子の上記の凹部での配設は他の利点である、この保護素子の位置決めを大きな許容範囲で行うことができ、きっちりと合わせ込む必要がないという利点を有する。さらに、上記の基体に適合して選択された、１つの良好な熱伝導性の材料によって、全体として、基体と保護素子との組み合わせた場合に非常に小さな熱抵抗を実現することができる。
【００１９】
上記の保護素子は、過電圧をバイパスするように構成されているどのようなデバイスであってもよい。好ましくはこの保護デバイスは、１つのバリスタであり、ただし１つのツェナーダイオード、１つのＴＶＳデバイス、または１つの他の非線形デバイスであってもよい。
【００２０】
バリスタが好ましいが、これはこのバリスタが一方で比較的小さなデバイス体積で良好なバイパス機能を備える。他方でバリスタが安価となりそして大幅に小型化され、こうして上記の担体板の総体積は、上記の埋設された保護素子によって大きくならないかあるいはほとんど大きくならない。
【００２１】
上記の結合剤は、電気的に絶縁性であっても、あるいは導電性であってもよい。この結合剤は、プラスチック、セラミック材料、ガラス、または金属から選択され、あるいはこのような材料を含む。セラミック材料が好ましく、これはペースト状で使用でき、そして最後に焼結することができる。ガラスフリットも適しており、これはガラスの融解によって上記の保護素子を堅固に固定するのに適している。金属の結合剤は、たとえばはんだであってよく、後のデバイスの接続面（複数）への取り付けに耐えるように、あるいはこの条件で再融解しないように、または融解の際に自動センタリング（表面張力による自動アライメント）が、少なくとも適切な位置に保持されるように、その融点は高く設定されている。しかしながら上記の結合剤は、プラスチックであってもよく、このプラスチックは以上に対応して温度的に安定かつプロセス的に安定したものであってよく、たとえばエポキシ樹脂またはポリイミドであってよい。
【００２２】
上記の保護素子の外側に向いた表面が、上記の基体の１つの表面と面一に繋がっている場合、とりわけ簡単な製造が可能となる。ここでは上記の金属層を両方の表面上に段差の形成無しに設置することができ、そしてしたがってとりわけ簡単に取り付けることができるからである。
【００２３】
上記の保護素子は、上記の基体の上面に繋がっていてよく、そして上記の上面上の接続面（複数）と電気的に接続されていてよい。しかしながら、上記の保護素子が、上記の基体の下面と繋がること、そしてここでこの基体の外部接続部に上記の金属のパターニングされた層を介して接続されることも可能である。外部接続部（複数）および接続面（複数）は、少なくとも貫通接続部（複数）を介して電気的に互いに接続されているので、上記の保護素子をこれらの外部接続部に回路接続することは、同時に上記の基体の上面上の接続面（複数）に回路接続することになる。
【００２４】
外部接続部（複数）および接続面（複数）は、貫通接続部（複数）を介して直接接続されていてよい。しかしながら内部に設置された少なくとも１つのメタライジング層を備える多層基体を設けることも可能である。このメタライジング層は、配線層となるようにパターニングされていてよく、この配線層において異なる接続面間あるいは外部接続部間の回路接続部が設けられている。この配線層は、上記の担体板の上面上に取り付けられたデバイス（複数）を互いに回路接続するように設けられていてよい。
【００２５】
デバイス（複数）を上記の基体の多層構造の中に組込むことも可能であり、ここで上記の配線層は組み込まれる抵抗（複数）用の導電路部分、組み込まれるキャパシタンス用の金属面、または場合により組込まれるインダクタンスを実現するための曲げられたあるいはスパイラル形状の導電路部分となるように、パターニングされる。上記の多層基体の個々の層は、それぞれこれらの組み込まれる受動的素子に適した異なる誘電体を含んでよい。
【００２６】
上記の担体板の上面上への上記の凹部の配置は任意に行われてよい。しかしながら好ましくはこの凹部は、上記のデバイス用の接続面（複数）の間、またはさらに有利には上記のデバイス用の接続面（複数）の下に設けられている。後で取り付けられる、少なくとも２つの接続面上に着座するデバイスは、こうして少なくとも部分的に上記の保護素子の上に配設されている。これは上記の保護素子が上記の基体へ充分に深く沈み込んでいることにより可能となるものであり、こうしてこの保護素子のこの基体の上面を越える突出は、最大でも上記のデバイスがこの基体の上面を越える距離に相当し、そしてこうして上記のデバイスの取り付けの邪魔にならない。
【００２７】
１つの有利な実施形態においては、上記の担体板の接続面（複数）は、パターニングされた金属層から形成されており、そしてこの場合これらの接続面は上記の保護素子の直上および隣接するこの基体の上面上に取り付けることができる。このようにしてこの保護素子はこの基体上でさらなる表面を必要とせず、こうして保護素子およびデバイスを横方向で隣接して配置することが必要で無くなり、設置面積を節約することができる。
【００２８】
上記の凹部は、これが少なくとも上記の保護素子の設置面を収容するように形成されている。この保護素子の設置面および凹部は互いに最適に合わせ込まれており、こうしてこの凹部あるいはこの保護素子に対して最小の必要な面積となるようになっている。最適な合わせ込みのもう１つの利点は、簡単に固定することができることであり、この固定はより少ない遊びで僅かな結合剤すなわち僅かな結合点が必要となるだけである。
【００２９】
しかしながら、上記の凹部を、これが技術的に僅かな手間で製造することができるようにすることも可能である。上記の凹部は、容易に、たとえば切り込みまたはフライス加工される。上記の基体全体に渡って充分に多くの溝をこの基体への切り込みによって生成することは特に簡単である。上記の基体は上記の保護素子よりも大きな設置面積を有しているが、このためとりわけ簡単にそしてより大きな許容誤差で製造することができる。
【００３０】
機械的強度に関しては、凹部が横方向でこの基体の４つの側面で囲われていることが好ましい。
【００３１】
上記の凹部の深さが上記の基体の厚さよりも小さい場合は、これより上記の保護素子もこの凹部の底部上に配置することができる。しかしながらこの凹部がこの基体全部を垂直に貫通するようにすることも可能である。このような凹部は、ドリル加工、フライス加工、エッチング、または熱的処理、たとえばレーザー、を用いて生成することができる。
【００３２】
担体板は特に安価に製造することができ有利である。さらにこの担体板は、それぞれ接続面（複数）および少なくとも１つの凹部を有する複数のデバイス領域を備える。こうして各々の凹部には、１つの保護素子が設けられており、上記の担体板は後で複数の個々の担体に分割可能となっており、これらの個々の担体上にそれぞれ１つ以上のデバイス用の１つのデバイス領域が設けられている。
【００３３】
少なくとも上記の凹部の生成および上記の金属のパターニングされた層の取り付けは、上記の大面積の担体板全体に対して容易に組み込まれて行うことができる。保護素子の取り付けも同様に大面積の担体板上で容易となる。
【００３４】
本発明による担体板の製造のために、結晶質、セラミック質、金属質、またはガラス質の基体が設けられる。この基体は、層構造を備えていてもよく、この層構造では個々の層の異なる材料が加工されている。
【００３５】
次のステップにおいて、上記の基体の上面に、１つの保護素子を収容するための１つの凹部が生成される。これは、上述のように、ドリル加工、フライス加工、エッチング、切り込み、または熱的な材料除去によって行うことができる。続いて１つの保護素子が少なくとも部分的にこの凹部に置かれ、そして１つの結合剤を用いて機械的に固定される。この固定は、１つの熱的な工程を含んでよく、この工程では、上記の結合剤が融解され、焼結または熱的に硬化される。
【００３６】
次のステップにおいて、基体および保護素子の上面上に設置される、パターニングされた金属層が生成される。ここに上記の基体の上面上のデバイス用に生成される電気的接続面（複数）が接続されてよい。
【００３７】
このパターニングされた金属層は、これが上記の基体上の上記の保護素子の接続端子（複数）および上記の接続面（複数）に重なり、そしてこの際これらを電気的に導通して接続するように、取り付けることができる。代替として、上記のパターニングされた金属層は、上記の保護素子の接続端子（複数）の上に取り付けられてよく、そしてこの際にあるいは後で、上記のデバイスを後に取り付けるための接続面となるように、形成される。
【００３８】
１つの方法変形例においては、上記の保護素子は、上記の凹部での固定の後、および上記のパターニングされた金属層の取り付けの前に、上記の保護素子の上面が上記の基体の上面と面一に繋がるように、上記の上面側からグラインディングされる。この変形例は、一方で上記の凹部の正確な深さが重要ではなく、そしてこの深さが上記の保護素子の高さよりも小さくてもよいという利点を有する。他方でこの変形例は、上記の保護素子が当初は機械的に剛性がありそして確実に加工できる厚さであるという利点を有する。この際上記の凹部での固定により、上記の保護素子はグラインディングによって実際にもたらされる剛性の損失が影響しないように良好に機械的に固定されている。この際この保護素子は、個々に加工可能なデバイスとしてはもはや取り扱うことができない、すなわちもはや機械的に剛性の無いような高さまでグラインディングされ得る。以上によりこの保護素子に対して必要な体積が最小化される。上記の凹部をより小さな深さで生成することによって、上記の基体の機械的剛性も、従来の部品高を有する保護素子を収容するために必要である凹部よりも損なわれることが少ない。ここでは当然ながら、平坦で面一に繋がった、基体および保護素子の表面（複数）が実現される。
【００３９】
面一の表面上には、上記のパターニングされた金属層を容易に取り付けることができる。この層の生成は、本発明によれば少なくとも以下のステップの内の１つを含む。
ａ）導電性のペーストをインプリントするステップ。
ｂ）導電性のペーストを焼成するステップ。
ｃ）ガス相からの下地メタライジング部の取り付けステップ、たとえば蒸着またはスパッタリングを用いた取り付けステップ。
ｄ）下地メタライジング部を電解メッキ補強するステップ。
ｅ）導電性の粒子を含むインクをインクジェット印刷するステップ。
【００４０】
変形処理例ａ）による印刷は、たとえばシルクスクリーン印刷によって行われてよい。ペーストはそれ自体既に導電性であってよく、そして硬化によってその最終的なパターニングされた金属層に変化することができる。しかしながらこの印刷されたペーストを変形処理例ｂ）のように焼成し、そしてこの際にバインダを除去するか、または導電性の粒子を含んでいる場合にはこれを焼結によって互いに結合させることも可能である。おおまかにパターニングされたメタライジングは、レーザーアブレーションによって微細パターニングすることもできる。
【００４１】
純粋な金属のパターニングされた層は、１つの第１の副層を備えてよく、ここでこの副層は、変形処理例ｃ）のように、上記のガス相から取り付けられる下地メタライジング部である。この副層は、変形処理例ｄ）により、電解メッキまたは無電解メッキで補強されてよい。ここで上記のパターニングが既にこの下地層のベース上で行われてよく、もしくはここでメタライジングされない表面領域がこの下地メタライジング部から露出される。代替として、この下地メタライジング部および／または具体的には後の補強部がマスキングされて取り付けられ、こうしてこの金属層は、このマスクを除去した後で、最終的なパターニングされたものとなる。
【００４２】
上記の変形例ａ）およびｅ）による印刷を用いたこの取り付け処理は、既にこの印刷ステップの間に対応するパターニングをもたらす。印刷による１つの好ましい取り付けステップは、インクジェット印刷によって行われる。ここで導電性の粒子を含むインクの微細な液滴が、適合した印刷ヘッドを用いて上記の表面に塗布される。このインクジェット印刷は、高いパターニング精度で行うことができ、こうして上記のパターニングされた金属層も同様に高いパターニング精度を有する。上記の印刷ヘッドの前進速度により、印刷される層の厚さも制御することができる。印刷される表面領域に渡って多数回走査し、そしてこれによって印刷される層の層厚を大きくすることも可能である。
【００４３】
以下で実施形態例とこれに関連した図を用いて、本発明をより詳細に説明する。これらの図は、単に概略的に作図されたものであり、したがって縮尺は正確なものでない。見易くするために、これらの図では個別の部分が取り除かれていることがある。同一かまたは同様に機能する部分は、同じ参照番号で示されている。
【図面の簡単な説明】
【００４４】
【図１】１つの担体板の概略斜視図を示し、この担体板では上記の保護素子が、上記の接続面に隣接した１つの凹部に配設されている。
【図２】１つの担体板の概略斜視図を示し、この担体板では１つの保護素子が２つの接続面の間に配設されている。
【図３】１つの担体板の概略斜視図を示し、この担体板では保護素子が、上記の接続面の下に配設されている。
【図４】連続して延伸する凹部を有する１つの基体を斜視図で示す。
【図５】１つの溝に配設され、接続面（複数）に対して隣接して配設されている保護素子を有する１つの担体板を概略斜視図で示す。
【図６】接続面（複数）の下に溝状の１つの凹部を有する１つの担体板を示す。
【図７】１つの保護素子を斜視図及び断面図で示す。
【図８】図７に対して異なる方向での、保護素子の斜視図および断面図を示す。
【図９Ａ】保護素子を凹部に固定した後の、１つの変形処理における処理ステップで得られる担体板を示す。
【図９Ｂ】保護素子を凹部に固定した後の、別の１つの変形処理における処理ステップで得られる担体板を示す。
【図１０】上面を平坦化するための加工ステップ後の構造を示す。
【図１１】パターニングされたメタライジング部を取り付けた後の構造を示す。
【図１２】１つの担体板の上面図を示す。
【図１３】１つの担体板の１つの断面を、概略斜視図と共に示す。
【図１４】１つの担体板を、その上に取り付けられたデバイスと共に示す。
【００４５】
図１は、本発明による１つの担体板ＴＰの上面図を示す。この担体板は１つの基体ＧＫを備え、この基体は機械的に剛性のある１つの材料、具体的には１つのセラミックから製造されている。この基体ＧＫは、多層に形成されていてよい。この基体は、その上面上に、後に取り付けられるデバイス用の接続面（複数）ＡＦを備える。その下面上にはこの基体は、外部接続部（複数）を備え、これらは貫通接続部（複数）を介して（不図示）、上記の接続面（ＡＦ）に接続されている。１つのＥＳＤ保護素子ＳＥが、この基体の上面上の１つの凹部に配設されて、そこで固定されている。この保護素子ＳＥの接続端子（複数）は、１つのパターニングされたメタライジング部ＳＭを介して、上記の基体ＧＫ上で隣接する上記の接続面（複数）ＡＦに電気的に導通して接続されている（不図示）。内部電極の有り無しのそれぞれの実施形態に応じて、１つのバリスタとして形成されている保護素子の寸法は、たとえば４６６×４４６×８０，２５０×２５０×１００，または最も小さな実施形態（超小型）においては、２５０×１００×８０μｍとなり得る。
【００４６】
図示されている実施形態においては、上記のパターニングされたメタライジング部ＳＭは、独立した素子として実装されている。しかしながら接続面（複数）ＡＦおよびこのパターニングされたメタライジング部を１つの共通な処理ステップにおいて同じ金属層から形成することも可能である。まず上記のパターニングされた金属層ＳＭを生成し、そして次に漸く上記の接続面（複数）ＡＦを生成することも可能である。
【００４７】
上記の保護素子ＳＥを収容する上記の凹部は、ここでは個別に示されていない。いずれにしろこの凹部は、この保護素子ＳＥを少なくとも部分的に収容するように十分な大きさとなっており、こうしてこの保護素子は少なくとも部分的に基体ＧＫの上面の表面において沈み込んでいる。好ましくはこの保護素子ＳＥは、完全にこの基体ＧＫの中に埋設されている。
【００４８】
図１の実施形態に示された保護素子ＳＥは、基体ＧＫの上面ＯＳ上に取り付けられている１つの凹部に配設されているが、１つの変形例においてはこの保護素子は、この基体ＧＫの下面に取り付けられている凹部に配設されていてもよい。１つのパターニングされたメタライジング部を介して、ここでこの保護素子はこの下面上の外部接続部（複数）に接続されており、これらの外部接続部は、さらに貫通接続部（複数）を介して、基体ＧＫの上面上の接続面（複数）ＡＦに接続されている。
【００４９】
図２は、もう１つの実施形態を示し、この実施形態では、保護素子ＳＥを有する上記の凹部は、基体ＧＫの上面上の２つの接続面ＡＦの間に配設されている。ここでも保護素子ＳＥの接続端子（複数）は、１つのパターニングされた金属層（ＳＭ）を介してこれらの接続面ＡＦに電気的に導通して接続されている。ここでも、パターニングされた金属層および接続面ＡＦ（複数）は、製造および材料に関して別々にとりつけられることが適用され、または代替として１つの一体的にパターニングされた金属層として取り付けられ、これが同時に、最終的なデバイスのこれらの接続面を形成する。ここでも保護素子ＳＥの上面を基体ＧＫの上面の上に突出させることも、後にデバイスＢＥを接続面（複数）ＡＦ上に固定することを妨げないように、この突出が充分小さくなっている限りは、可能である。さらに１つのバンプ接続部が設置されると、これにより突出は数十μｍにまで達することが可能となる。１つの例示的な実施形態においては、１つのバンプは、接続パッドを含めて約７０μｍの全高を有し、こうしてこの保護素子は、この７０μｍを僅かに下回る高さまで、この基体の上面の表面を越えて突出することが可能となるであろう。
【００５０】
図３はもう１つの実施形態を示し、この実施形態では、保護素子ＳＥを有する凹部は、接続面（複数）ＡＦの下側に配設されている。ここに図示される実施形態においては、この保護素子ＳＥは、これらの接続面に対して横方向の向きとなっており、ただし本発明から逸脱することなく、部分的または完全な重なりのどのような任意の混合形態とすることが可能である。この場合には、接続面（複数）ＡＦを、保護素子の凹部への設置および固定の後に漸く生成することができることが明らかであり、こうして上記のパターニングされた金属層がこの保護素子ＳＥおよび基体ＧＫの一部の上に、２つ以上の接続面の形態でとりつけられる。
【００５１】
図１〜３に示す実施形態が保護素子ＳＥに合わせられた凹部を備えているが、この凹部ＡＮは、この保護素子ＳＥの大きさから大幅に異なっていてもよく、たとえば長さ、幅、および深さが異なっていてもよい。
【００５２】
図４は、たとえば中央に設けられた１つの凹部ＡＮを有する１つの基体ＧＫを示し、この凹部は、この基体を上面から貫通してこの基体の下面まで達している。このような実施形態は、この基体が充分な機械的剛性を有し、そして保護素子ＳＥが十分に小型化可能である場合に、面積を節約する実施形態が得られるという利点を有する。この凹部はここでは垂直方向の側壁（複数）および直角のエッジを有しているが、これから変形されて、傾斜した側壁および、丸められているかまたは他の形状となっている角を備えていてもよい。
【００５３】
図５は、もう１つの実施形態を示し、この実施形態では、凹部ＡＮの生成のために、１つのとりわけ簡単に実施できる方法を使用することができる。ここではこの凹部ＡＮは、１つの溝として実装されており、この溝は基体ＧＫに渡って横断して均等な幅および深さで延伸している。このような溝あるいはこのような溝形状の凹部ＡＮは、フライス盤または鋸刃を用いて容易に生成することができる。鋸刃を用いて、保護素子ＳＥの外形寸法に合わせた矩形の溝断面も容易に生成することができる。この保護素子自体はこの溝の全長を越えて延伸することはなく、むしろ好ましくは接続面ＡＦに合わせて揃えられており、この保護素子は、１つのパターニングされた金属層ＳＭを介してこれらの接続面に電気的に接続されている。ここでもパターニングされた金属層ＳＭおよび接続面ＡＦは、同じ材料から成っており、また１つの一様な層から成っている。
【００５４】
図６に示す実施形態は、溝形状の凹部ＡＮが接続面（複数）ＡＦの下を通って延伸していることだけが図５の実施形態と異なっている。この実施形態においては、保護素子の上面の表面が基体ＧＫの上面の表面に面一に繋がっていると有利である。これは続いて接続面ＡＦをこれら両方の上面の表面に渡って取り付けられなければならないからである。
【００５５】
上記で説明した図においては、保護素子ＳＥは、好ましくは平坦に、比較的小さな高さで形成されている素子として示されている。本発明によれば、この素子は、ここに示す向きとは異なる向きで基体に埋め込まれていてもよく、そしてここでたとえば直立した向きであってよく、これよりこの素子はこの基体の上面の表面に対して垂直となる。
【００５６】
図７は、左側に、１つの保護素子ＳＥの概略斜視図を示し、この保護素子はたとえばバリスタとして形成されている。この保護バリスタ素子ＳＥは１つの多層構造を備え、この多層構造では、電極層（複数）として用いられるパターニングされた金属層（複数）ＭＥの間にバリスタセラミックからなる層（複数）が配設されている。これらの金属層ＭＥは、交互に電気的接続端子ＡおよびＢに接続されており、これらの電気的接続端子はこの保護素子ＳＥの表面まで引き出されている。
【００５７】
ここに図示する実施形態においては、上記の金属層（複数）ＭＥは、垂直に配設されており、そしてその接続端子（複数）は、上記の保護素子ＳＥの表面に取り付けられており、これらの金属層はこれらの接続端子を横切っている。図示されている右側の部分には、２つの電極層が平面視で示されている。これらの金属層は、これらがこの保護素子ＳＥの表面の１つのエッジの近くでこの保護素子の表面を横切って、そこで上記の接続端子Ａと接続され、他方これと同じ表面上で、反対側にあるエッジの近くでは、上記の接続端子Ｂに接続されている金属層のみがこの表面を横切っている。これは２つの電極を有するデバイスの接続を容易にする。上記の保護素子ＳＥの電気的接続端子（複数）は、他のやり方で上記の金属層（複数）ＭＥに接続されていてもよい。
【００５８】
図８は、１つの多層の保護素子ＳＥ、たとえばバリスタの１つの構成を示し、この保護素子では金属層（複数）ＭＥが、上記の接続端子ＡおよびＢを有する表面に対して平行に延在しており、後の基体ＧＫへの固定の際には上記の担体板の上面に対して平行に揃えられている。図８の右側には、ここでも保護素子ＳＥの１つの断面および金属層（複数）ＭＥが図示されている。この図から明らかなように、これらの金属層ＭＥは交互に１つの貫通接続部のようなものすなわち１つの集電接続部に接続されており、この集電接続部はこれに接続された全ての金属層ＭＥをそれぞれ、この保護素子ＳＥの上面上の１つの接続端子Ａ，Ｂに接続している。
【００５９】
図９Ａは、本発明の１つの実施形態を示し、製造における１つの方法ステップの際の１つの担体板の概略断面図を示す。この担体板の基体ＧＫには、すでに貫通接続部（複数）ＤＫが設けられており、これらは基体ＧＫの上面上の１つの上側合流部と、下面上の１つの下側合流部とを接続している。すでに１つの早い段階の処理ステップにおいて、この下面上で、これらの貫通接続部の上に外部接続部ＡＫが取り付けられていてよい。
【００６０】
基体ＧＫの上面にはここで１つの凹部が生成され、この凹部は任意の、好ましくは保護素子ＳＥの外形寸法に対応した断面を備える。ここで結合剤ＶＭを用いて、１つの保護素子ＳＥが、基体ＧＫの上面を越えて突出しないかまたはほんの僅かに突出するように凹部ＡＮに設置される。たとえばこの凹部ＡＮに投入される結合剤ＶＭは、保護素子ＳＥの取り付けの際に押し込まれ、そして隙間から上側に洩れ、そこで図に示すように盛り上がりを形成する。
【００６１】
図９Ｂは、これに同様な構造を示し、ここでは保護素子ＳＥはより深く凹部ＡＮの中に埋設されているが、このため結合剤ＶＭの残りの部分が基体ＧＫの上面を越えて突出している。このような構成は、保護素子ＳＥが僅かな点でのみ結合剤を用いて凹部ＡＮに固定され、そしてすぐにこれに続いて、残った隙間が結合剤を用いて充填された場合にも得られる。
【００６２】
次のステップにおいては、平坦な表面が生成され、ここで１つの材料除去処理を用いて、図９に矢印で示すように、この表面が機械的に加工され、そしてこれにより平坦化される。これには純粋に機械的なグラインディング、あるいは化学的機械研磨（ＣＭＰ）を使用することができる。代替としてこの表面は平坦にフライス加工することもできる。
【００６３】
図１０は、このような表面の平坦化の後の構造を示し、この構造では、保護素子ＳＥの上面が基体ＧＫの上面と平坦かつ面一に繋がり、そして結合剤も保護素子と基体との間の隙間から突出しない、あるいは溢れ出していない。
【００６４】
好適にはペースト状または液状の形態で使用される結合剤ＶＭを投入した後、続いて硬化処理が行われるかあるいは促進されて行われて、一方で保護素子ＳＥの基体への機械的固定および他方では以前の液状またはペースト状の結合剤ＶＭが硬化した状態に変換され、この状態は後のさらなる加工のための処理ステップに対して、具体的には接続面の取り付けの際およびデバイスのはんだ付けの際に、充分安定となっているようにされる。
【００６５】
次のステップにおいて、基体および保護素子ＳＥの上面上に、１つのパターニングされた金属層ＳＭが取り付けられ、この金属層が後の担体板の接続面（複数）ＡＦを保護素子ＳＥの電気的接続端子（複数）に接続する。通常この保護素子ＳＥは２つの電極を有するものであり、そしてこれと接続されている接続面ＡＦは、偶数で存在し、この保護素子ＳＥの各々の接続端子は、上記のパターニングされた金属層ＳＭによって１つの接続面ＡＦに接続される。代替として、上記のパターニングされた金属層ＳＭは、１つの接続面を形成し、この接続面が上記の保護素子ＳＥの１つの接続端子にそれぞれ接続するように、パターニングされる。このような実施形態がたとえば図１１に示されている。
【００６６】
上記のパターニングされた金属層ＳＭは、導電性のペーストの形態で生成することができ、この導電性のペーストは、焼成によって直接良好な導電性の電極層に転換することができる。金属粒子を出来る限り小さな粒子の形状で塗布し、そして加熱によって連続した金属層に転換することも可能である。この方法は、この塗布を大幅に低い温度、この金属層の本来の融点よりはるかに低い温度で行うことができるという利点を有し、ここで上記の金属粒子は、１つの材料あるいは１つの層に転換され、これが大幅に高い温度で漸く融解され、このため高い温度でもなお安定して存在することができる。
【００６７】
上記のパターニングされた金属層ＳＭを上記のガス相によって取り付け可能な下地メタライジングから形成し、続いてこの下地メタライジングが電解メッキまたは無電解めっき処理によって良好な導電性を有する金属で厚膜化されることも可能である。こうしてたとえば、金または白金，Ｔｉ，Ｃｒ，Ｃｕ，Ｎｉ，Ａｇ，または他の金属を、薄い層でスパッタリングし、そしてパターニングすることが可能である。このパターニングは、塗膜されてはならない領域をエッチング除去またはレーザーアブレーションすることによって行われてよい。しかしながら塗膜されてはならない領域上に１つのマスクを取り付けることも可能である。このマスクは上記の下地メタライジングを生成する前にとりつけられ、そしてパターニングすることができ、あるいはこの下地メタライジングを生成した後に初めて取り付けられてよい。
【００６８】
上記のパターニングされた金属層ＳＭの厚膜化をもたらす上記の下地メタライジングの電解メッキまたは無電解メッキの厚膜化の後で、上記のマスクはこの上にある（リフトオフ処理の）下地金属層、あるいはこの下にある下地金属層と共に除去することができ、こうして所望のパターニングが、たとえば上記の保護素子ＳＥの接続面（複数）およびこれらの接続面への接続配線（複数）の形態で得られる。無電解メッキの厚膜化には、任意の導電性金属、たとえば銅，ニッケル，または金あるいはパラジウムも使用することができる。
【００６９】
図１２は、１つの担体板を上から見た概略上面図を示し、この担体板では接続面（複数）ＡＦが、これらの接続面ＡＦの下側に配設されている保護素子ＳＥに部分的に重なっている。この重なりにより同時に、この保護素子の接続端子への電気的接続が生成される。
【００７０】
保護素子ＳＥの接続端子Ｂに接続されているメタライジング層（複数）ＭＥの設置面が点線によって示されている。これらのメタライジング層は、保護素子ＳＥの接続端子ＡおよびＢに交互に接続されている。
【００７１】
図１３は、図１０に示す、製造における１つの処理ステップでの１つの担体板を断面と共に示し、ここでこの断面は斜視図的に三次元的な表示に拡張されている。この断面は、基体ＧＫ，貫通接続部ＤＫ，保護素子ＳＥ，および接続端子の接続部（複数）ＡＫを通っている。この斜視図においては、保護素子ＳＥの電気的接続端子ＡおよびＢのみが示されている。貫通接続部ＤＫは、下面上のこれらの外部接続部ＡＫを電気的に導通して上面に接続しており、この上面で今度は、この後のまだ図示されていない処理ステップにおいて、接続面（複数）ＡＦに接続される。パターニングされた金属層の取り付けの後、保護素子ＳＥの各々の接続端子Ａ，Ｂは、それぞれ１つの接続面に配設されている、２つの貫通接続部ＤＫの１つに接続される。これらの外部接続部ＡＫは、上面に配設されている接続面ＡＦ用の、すなわち保護素子ＳＥ用および後にこれらの接続面ＡＦ上に取り付けられるデバイス用の、下側にある電気的接続端子となっている。
【００７２】
図１４は、概略断面で１つの担体板を示し、この担体板では、パターニングされた金属層ＳＭから形成され得る接続面（複数）ＡＦ上に、１つの電子デバイスＢＥが取り付けられている。このデバイスの接続端子（複数）と担体板の接続面（複数）ＡＦとの間の電気的に導通した接続として、たとえば１つのバンプ接続部が使用されてよい。このデバイスＢＥをＳＭＤデバイスとして直接はんだ付けすること、または導電性の接着剤を用いて接続することも可能である。
【００７３】
このデバイスＢＥは、たとえば１つのＬＥＤであり、このＬＥＤは１つのセラミック基体の上面上に取り付けられており、この基体には、保護素子ＳＥとして１つのバリスタが埋設され、そして接続面（複数）ＡＦに接続されている。次にこの保護素子ＳＥは、上記のデバイスＢＥあるいは上記のＬＥＤの接続端子（複数）に並列に回路接続されており、こうしてこれらは、たとえば静電気放電（ＥＳＤ）で発生し得る大きな突入電流の際に保護される。この保護素子ＳＥは電流ピークを、電流または電圧に依存して、損傷が起こらないようにバイパスし、こうして上記のデバイスあるいは上記のＬＥＤがこの過電圧によって損傷され得ないようにする。
【００７４】
本発明は、限られた数の実施形態および図を参照して説明することができたが、本発明はここに示した実施形態に制限されるものではない。特に上記の凹部は、基体ＧＫの上面または下面に任意に配設されていてよく、あるいはこの基体全部を全く貫通してもよい。この凹部は、この基体の任意の深さまで設けられてよく、そして好ましくは、この基体の機械的剛性がこれによって損なわれないようになっている。接続面ＡＦの数は、好ましくは２つであり、ただしもっと多くてもよい。複数の接続面が保護デバイスの同じ接続端子に接続されていてよい。接続面（複数）が１つ以上のデバイス用に設けられていてもよく、そして同じ保護素子に接続されていてもよい。
【００７５】
上記のパターニングされた金属層は、任意の導電性の金属を含む材料から形成されていてよく、そして上記の接続面への単一の接続部または複合的な接続部および接続面として、または単独で上記の保護素子の接続端子（複数）に直接接続している接続面として形成されていてよい。
【００７６】
貫通接続部ＤＫの総数は、上記のように設けられ、少なくとも保護素子ＳＥに接続されている接続面の総数に対応し、ただし好ましくはこれより多く設定されて、損失の少ない、あるいは損失の無い、担体板の上面と下面との電気的接続を保証する。
【００７７】
上記の保護素子は、ぴったりと合って上記の凹部に埋設することができ、そして結合剤ＶＭを用いて上記の隙間を完全に充填することができる。しかしながらこの保護素子ＳＥを、ほんの数点で固定することも可能である。残っている隙間は、後の加工工程において、任意の充填材、具体的には１つの絶縁性の材料を用いて、そしてたとえば１つのモールド可能なペーストを用いて充填することができる。これは図１４に示すデバイスを後にカプセル封止する際に行われてよく、または既にこれ以前に、上記の接続面の取り付けあるいはこのデバイスのはんだ付けの前に行われてもよい。
【００７８】
上記の基体は、直方体形状で平坦に実装されていてよい。この基体は、複数のデバイス領域を備えてよく、これらのデバイス領域の内、上記の図では１つのみが示されており、これは丁度１つのデバイスＢＥ用の１つの担体に対応している。しかしながら１つの担体は、複数のデバイスＢＥを担持してもよく、すなわち複数のデバイス用の接続面（複数）を備えてもよい。デバイス当たり１つの保護素子が設けられていてよい。しかしながら複数のデバイスを１つの保護素子に並列に回路接続することも可能である。
【符号の説明】
【００７９】
Ａ，Ｂ：   保護素子の接続端子
ＡＦ  ：   基体ＧＫの上面ＯＳ上の接続面
ＡＫ  ：   基体ＧＫの上面ＯＳ上の外部接続部部 
ＡＮ  ：   凹部
ＢＥ  ：   電子デバイス
ＢＵ  ：   バンプ
ＤＫ  ：   貫通接続部
ＧＫ  ：   以下のものを有する基体
ＭＥ  ：   配線層／メタライジング層／金属層
ＯＳ  ：   基体ＧＫの上面
ＳＥ  ：   保護素子
ＳＭ  ：   パターニングされた金属層
ＴＰ  ：   担体板、場合により担体に個々に分離可能。
ＵＳ  ：   基体ＧＫの下面
ＶＭ  ：   結合剤
【図１】
2019508884.tif 000003
【図２】
2019508884.tif 000004
【図３】
2019508884.tif 000005
【図４】
2019508884.tif 000006
【図５】
2019508884.tif 000007
【図６】
2019508884.tif 000008
【図７】
2019508884.tif 000009
【図８】
2019508884.tif 000010
【図９Ａ】
2019508884.tif 000011
【図９Ｂ】
2019508884.tif 000012
【図１０】
2019508884.tif 000013
【図１１】
2019508884.tif 000014
【図１２】
2019508884.tif 000015
【図１３】
2019508884.tif 000016
【図１４】
2019508884.tif 000017
【国際調査報告】
2019508884.tif 000018
2019508884.tif 000019
2019508884.tif 000020
2019508884.tif 000021