(57)【要約】本出願はポーラーコード符号化方法を提供する。本方法は、送信デバイスによってパンクチャドビットのサブチャネルを判定し、テーブルルックアップを通してＪ’個の第２タイプアシスタントビットのサブチャネルを判定し、第１タイプアシスタントビットのサブチャネルおよび情報ビットのサブチャネルを判定するステップと、符号化されるべきシーケンス上でポーラー符号化を実施するステップとを含む。このようにして、リアルタイム信頼性計算のオーバーヘッドが効果的に低減され、時間が節約され、遅延が低減される。
2019533946.tif 000002
【特許請求の範囲】
【請求項１】
ポーラーｐｏｌａｒ符号化方法であって、符号化処理において使用されるマザーコード長がＮであり、符号化の後に取得されるコード長がＭであり、情報ビットの量がＫであり、第１タイプアシスタントビットの量がＪであり、第２タイプアシスタントビットの量がＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、前記符号化方法は、
前記Ｋ個の情報ビット、前記Ｊ個の第１タイプアシスタントビット、および前記Ｊ’個の第２タイプアシスタントビットを送信するために送信デバイスによってＭ個のサブチャネルからＫ’個のサブチャネルを選択するステップであって、前記Ｋ’個のサブチャネルのいずれか１つの信頼性が、残りのＭ−Ｋ’個のサブチャネルのいずれか１つの信頼性以上である、ステップと、
前記Ｊ個の第１タイプアシスタントビットに対応するサブチャネルの位置、前記Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルの位置、および前記Ｋ個の情報ビットに対応するサブチャネルの位置に基づいて前記送信デバイスによって、符号化されるべきシーケンス上でポーラー符号化を実施するステップと、
前記送信デバイスによって、符号化されたシーケンスを送るステップと
を含む、ポーラーｐｏｌａｒ符号化方法。
【請求項２】
前記第２タイプアシスタントビットはパリティチェックビットである請求項１に記載の方法。
【請求項３】
Ｊ’＝３である請求項２に記載の方法。
【請求項４】
Ｎ＝６４および１９≦Ｋ’＜３８であるとき、前記Ｊ’個のパリティチェックビットを送信するために使用されるサブチャネルの番号は、番号｛５６，５２，５０，４９，４４，４２，４１，３８，３７，３５，２８，２６，２５，２２，２１，１９，１４，１３，１１，７｝のうちのＪ’個である請求項２または３に記載の方法。
【請求項５】
前記符号化において使用されるコードレートはＲであり、Ｒ＝Ｋ／Ｍである請求項１乃至４のいずれか一項に記載の方法。
【請求項６】
Ｎ＞Ｍであるとき、前記方法は、前記送信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択するステップをさらに含む請求項１乃至５のいずれか一項に記載の方法。
【請求項７】
前記方法は、前記パンクチャドサブチャネルに基づいてレートマッチングを実施するステップをさらに含む請求項６に記載の方法。
【請求項８】
第２タイプアシスタントビットの前記量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である
請求項１乃至７のいずれか一項に記載の方法。
【請求項９】
Ｃは、値０、１、−１、２、および−２のうちのいずれか１つである請求項８に記載の方法。
【請求項１０】
前記Ｊ’個の第２タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである請求項１乃至９のいずれか一項に記載の方法。
【請求項１１】
前記送信デバイスは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、前記Ｊ’個の番号に対応するサブチャネルは、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用される請求項１乃至９のいずれか一項に記載の方法。
【請求項１２】
前記事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である請求項１１に記載の方法。
【請求項１３】
前記Ｊ’個の第２タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、前記Ｋ’個のサブチャネルの最小の行重みである請求項１乃至９のいずれか一項に記載の方法。
【請求項１４】
Ｗｍｉｎ＝２t+Dであり、Ｄは定数ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である請求項１３に記載の方法。
【請求項１５】
前記送信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する前記行重み遷移点インデックスを選択し、前記事前記憶された表は、前記行重み遷移点インデックスと、異なるマザーコード長における前記Ｔ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす請求項１４に記載の方法。
【請求項１６】
前記事前記憶された表は、表３の一部または全部の内容である請求項１５に記載の方法。
【請求項１７】
前記送信デバイスは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、前記送信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、前記事前記憶された表は、Ｗｍｉｎと、前記異なるマザーコード長における前記Ｔ個の行重み遷移点と、前記Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、前記第ｔの行重み遷移点に対応する前記サブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する前記行重み遷移点インデックスであり、Ｔは正の整数である請求項１６に記載の方法。
【請求項１８】
前記事前記憶された表は、表４の一部または全部の内容である請求項１７に記載の方法。
【請求項１９】
Ｗｍｉｎが判定された後に、前記方法は、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、前記保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択するステップをさらに含み、前記Ｊ’個の位置番号に対応するサブチャネルは、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用される請求項１３乃至１８のいずれか一項に記載の方法。
【請求項２０】
Ｗｍｉｎが判定された後に、前記方法は、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の前記保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択するステップをさらに含み、前記Ｊ’個の位置番号に対応するサブチャネルは、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用される請求項１３乃至１８のいずれか一項に記載の方法。
【請求項２１】
Ｎｍａｘ＝５１２であり、前記異なる行重みに対応する前記マザーコード長Ｎｍａｘの前記事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である請求項１９または２０に記載の方法。
【請求項２２】
Ｎｍａｘ＝１０２４であり、前記異なる行重みに対応する前記マザーコード長Ｎｍａｘの前記事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である請求項１９または２０に記載の方法。
【請求項２３】
前記送信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、前記事前記憶された表が、前記行重み遷移点インデックスと、異なるマザーコード長における前記Ｔ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、前記位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、前記保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、前記Ｊ’個の位置番号に対応するサブチャネルが、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う請求項１乃至９のいずれか一項に記載の方法。
【請求項２４】
前記事前記憶された表は、表３の一部または全部の内容である請求項２３に記載の方法。
【請求項２５】
Ｎｍａｘ＝５１２であり、前記異なるインデックスに対応する前記マザーコード長Ｎｍａｘの前記事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である請求項２３または２４に記載の方法。
【請求項２６】
Ｎｍａｘ＝１０２４であり、前記異なるインデックスに対応する前記マザーコード長Ｎｍａｘの前記事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である請求項２３または２４に記載の方法。
【請求項２７】
前記第１タイプアシスタントビットはＣＲＣビットである請求項１乃至２６のいずれか一項に記載の方法。
【請求項２８】
符号化装置であって、前記符号化装置は、
符号化されるべきシーケンスを判定するように構成され、Ｋ個の情報ビット、Ｊ個の第１タイプアシスタントビット、およびＪ’個の第２タイプアシスタントビットを送信するためにＭ個のサブチャネルからＫ’個のサブチャネルを選択するように特に構成された第１のモジュールであって、前記Ｋ’個のサブチャネルのいずれか１つの信頼性が、残りのＭ−Ｋ’個のサブチャネルのいずれか１つの信頼性以上であり、Ｍが、符号化の後に取得されるコード長であり、Ｋが前記情報ビットの量であり、Ｊが前記第１タイプアシスタントビットの量であり、Ｊ’が前記第２タイプアシスタントビットの量であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’である、第１のモジュールと、
前記Ｊ個の第１タイプアシスタントビットに対応するサブチャネルの位置、前記Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルの位置、および前記Ｋ個の情報ビットに対応するサブチャネルの位置に基づいて、前記符号化されるべきシーケンス上でポーラーｐｏｌａｒ符号化を実施するように構成された第２のモジュールであって、ポーラーコードのマザーコード長がＮである、第２のモジュールと、
符号化されたシーケンスを送るように構成された第３のモジュールと
を備える、符号化装置。
【請求項２９】
前記第２タイプアシスタントビットはパリティチェックビットである請求項２８に記載の装置。
【請求項３０】
Ｊ’＝３である請求項２９に記載の装置。
【請求項３１】
Ｎ＝６４および１９≦Ｋ’＜３８であるとき、前記Ｊ’個のパリティチェックビットを送信するために使用されるサブチャネルの番号は、番号｛５６，５２，５０，４９，４４，４２，４１，３８，３７，３５，２８，２６，２５，２２，２１，１９，１４，１３，１１，７｝のうちのＪ’個である請求項２９または３０に記載の装置。
【請求項３２】
前記符号化において使用されるコードレートはＲであり、Ｒ＝Ｋ／Ｍである請求項２８乃至３１のいずれか一項に記載の装置。
【請求項３３】
Ｎ＞Ｍであるとき、前記方法は、送信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択するステップをさらに含む請求項２８乃至３２のいずれか一項に記載の装置。
【請求項３４】
前記装置は、前記パンクチャドサブチャネルに基づいてレートマッチングを実施するように構成されたレートマッチングモジュールをさらに備える請求項３３に記載の装置。
【請求項３５】
第２タイプアシスタントビットの前記量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である
請求項２８乃至３４のいずれか一項に記載の装置。
【請求項３６】
Ｃは、値０、１、−１、２、および−２のうちのいずれか１つである請求項３５に記載の装置。
【請求項３７】
前記Ｊ’個の第２タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである請求項２８乃至３６のいずれか一項に記載の装置。
【請求項３８】
前記第１のモジュールは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、前記Ｊ’個の番号に対応するサブチャネルは、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用される請求項２８乃至３６のいずれか一項に記載の装置。
【請求項３９】
前記事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である請求項３８に記載の装置。
【請求項４０】
前記Ｊ’個の第２タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、前記Ｋ’個のサブチャネルの最小の行重みである請求項２８乃至３６のいずれか一項に記載の装置。
【請求項４１】
Ｗｍｉｎ＝２t+Dであり、Ｄは定数ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である請求項４０に記載の装置。
【請求項４２】
前記第１のモジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する前記行重み遷移点インデックスを選択し、前記事前記憶された表は、前記行重み遷移点インデックスと、異なるマザーコード長における前記Ｔ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす請求項４１に記載の装置。
【請求項４３】
前記事前記憶された表は、表３の一部または全部の内容である請求項４２に記載の装置。
【請求項４４】
前記第１のモジュールは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、前記第１のモジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、前記事前記憶された表は、Ｗｍｉｎと、前記異なるマザーコード長における前記Ｔ個の行重み遷移点と、前記Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、前記第ｔの行重み遷移点に対応する前記サブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する前記行重み遷移点インデックスであり、Ｔは正の整数である請求項４３に記載の装置。
【請求項４５】
前記事前記憶された表は、表４の一部または全部の内容である請求項４４に記載の装置。
【請求項４６】
Ｗｍｉｎを判定した後に、前記第１のモジュールは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、前記保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、前記Ｊ’個の位置番号に対応するサブチャネルは、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用される請求項４０乃至４５のいずれか一項に記載の装置。
【請求項４７】
Ｗｍｉｎを判定した後に、前記第１のモジュールは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の前記保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、前記Ｊ’個の位置番号に対応するサブチャネルは、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用される請求項４０乃至４５のいずれか一項に記載の装置。
【請求項４８】
Ｎｍａｘ＝５１２であり、前記異なる行重みに対応する前記マザーコード長Ｎｍａｘの前記事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である請求項４６または４７に記載の装置。
【請求項４９】
Ｎｍａｘ＝１０２４であり、前記異なる行重みに対応する前記マザーコード長Ｎｍａｘの前記事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である請求項４６または４７に記載の装置。
【請求項５０】
前記第１のモジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、前記事前記憶された表が、前記行重み遷移点インデックスと、異なるマザーコード長における前記Ｔ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、前記位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、前記保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、前記Ｊ’個の位置番号に対応するサブチャネルが、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う請求項２８乃至３６のいずれか一項に記載の装置。
【請求項５１】
前記事前記憶された表は、表３の一部または全部の内容である請求項５０に記載の装置。
【請求項５２】
Ｎｍａｘ＝５１２であり、前記異なるインデックスに対応する前記マザーコード長Ｎｍａｘの前記事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である請求項５０または５１に記載の装置。
【請求項５３】
Ｎｍａｘ＝１０２４であり、前記異なるインデックスに対応する前記マザーコード長Ｎｍａｘの前記事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である請求項５０または５１に記載の装置。
【請求項５４】
前記第１タイプアシスタントビットはＣＲＣビットである請求項２８乃至５３のいずれか一項に記載の装置。
【請求項５５】
符号化装置であって、前記符号化装置は、
符号化されるべきシーケンス上でポーラー符号化を実施するように構成されたプロセッサであって、ポーラーコードのマザーコード長がＮであり、前記符号化されるべきシーケンスが、第１タイプアシスタントビット、第２タイプアシスタントビット、および情報ビットを含む、プロセッサ
を備え、
前記プロセッサは、Ｋ個の情報ビット、Ｊ個の第１タイプアシスタントビット、およびＪ’個の第２タイプアシスタントビットを送信するためにＭ個のサブチャネルからＫ’個のサブチャネルを選択するようにさらに構成され、前記Ｋ’個のサブチャネルのいずれか１つの信頼性は、残りのＭ−Ｋ’個のサブチャネルのいずれか１つの信頼性以上であり、Ｍは、符号化の後に取得されるコード長であり、Ｋは前記情報ビットの量であり、Ｊは前記第１タイプアシスタントビットの量であり、Ｊ’は前記第２タイプアシスタントビットの量であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’である、
符号化装置。
【請求項５６】
前記装置は、前記プロセッサによって実行されるべきプログラムを記憶するように構成されたメモリをさらに備える請求項５５に記載の装置。
【請求項５７】
前記第２タイプアシスタントビットはパリティチェックビットである請求項５５または５６に記載の装置。
【請求項５８】
Ｊ’＝３である請求項５７に記載の装置。
【請求項５９】
Ｎ＝６４および１９≦Ｋ’＜３８であるとき、前記Ｊ’個のパリティチェックビットを送信するために使用されるサブチャネルの番号は、番号｛５６，５２，５０，４９，４４，４２，４１，３８，３７，３５，２８，２６，２５，２２，２１，１９，１４，１３，１１，７｝のうちのＪ’個である請求項５７または５８に記載の装置。
【請求項６０】
前記符号化において使用されるコードレートはＲであり、Ｒ＝Ｋ／Ｍである請求項５５乃至５９のいずれか一項に記載の装置。
【請求項６１】
Ｎ＞Ｍであるとき、前記方法は、送信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択するステップをさらに含む請求項５５乃至６０のいずれか一項に記載の装置。
【請求項６２】
前記プロセッサは、前記パンクチャドサブチャネルに基づいてレートマッチングを実施するようにさらに構成された請求項６１に記載の装置。
【請求項６３】
第２タイプアシスタントビットの前記量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの前記量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である
請求項５５乃至６２のいずれか一項に記載の装置。
【請求項６４】
Ｃは、値０、１、−１、２、および−２のうちのいずれか１つである請求項６３に記載の装置。
【請求項６５】
前記Ｊ’個の第２タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである請求項５５乃至６４のいずれか一項に記載の装置。
【請求項６６】
前記プロセッサは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、前記Ｊ’個の番号に対応するサブチャネルは、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用される請求項５５乃至６４のいずれか一項に記載の装置。
【請求項６７】
前記事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である請求項６６に記載の装置。
【請求項６８】
前記Ｊ’個の第２タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、前記Ｋ’個のサブチャネルの最小の行重みである請求項５５乃至６４のいずれか一項に記載の装置。
【請求項６９】
Ｗｍｉｎ＝２t+Dであり、Ｄは定数ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である請求項６８に記載の装置。
【請求項７０】
前記プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する前記行重み遷移点インデックスを選択し、前記事前記憶された表は、前記行重み遷移点インデックスと、異なるマザーコード長における前記Ｔ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす請求項６９に記載の装置。
【請求項７１】
前記事前記憶された表は、表３の一部または全部の内容である請求項７０に記載の装置。
【請求項７２】
前記プロセッサは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、前記プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、前記事前記憶された表は、Ｗｍｉｎと、前記異なるマザーコード長における前記Ｔ個の行重み遷移点と、前記Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、前記第ｔの行重み遷移点に対応する前記サブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する前記行重み遷移点インデックスであり、Ｔは正の整数である請求項７１に記載の装置。
【請求項７３】
前記事前記憶された表は、表４の一部または全部の内容である請求項７２に記載の装置。
【請求項７４】
Ｗｍｉｎを判定した後に、前記プロセッサは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、前記保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、前記Ｊ’個の位置番号に対応するサブチャネルは、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用される請求項６８乃至７３のいずれか一項に記載の装置。
【請求項７５】
Ｗｍｉｎを判定した後に、前記プロセッサは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の前記保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、前記Ｊ’個の位置番号に対応するサブチャネルは、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用される請求項６８乃至７３のいずれか一項に記載の装置。
【請求項７６】
Ｎｍａｘ＝５１２であり、前記異なる行重みに対応する前記マザーコード長Ｎｍａｘの前記事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である請求項７４または７５に記載の装置。
【請求項７７】
Ｎｍａｘ＝１０２４であり、前記異なる行重みに対応する前記マザーコード長Ｎｍａｘの前記事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である請求項７４または７５に記載の装置。
【請求項７８】
前記プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、前記事前記憶された表が、前記行重み遷移点インデックスと、異なるマザーコード長における前記Ｔ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、前記位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、前記保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、前記Ｊ’個の位置番号に対応するサブチャネルが、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う請求項５５乃至６４のいずれか一項に記載の装置。
【請求項７９】
前記事前記憶された表は、表３の一部または全部の内容である請求項７８に記載の装置。
【請求項８０】
Ｎｍａｘ＝５１２であり、前記異なるインデックスに対応する前記マザーコード長Ｎｍａｘの前記事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である請求項７８または７９に記載の装置。
【請求項８１】
Ｎｍａｘ＝１０２４であり、前記異なるインデックスに対応する前記マザーコード長Ｎｍａｘの前記事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である請求項７８または７９に記載の装置。
【請求項８２】
前記第１タイプアシスタントビットはＣＲＣビットである請求項５５乃至８０のいずれか一項に記載の装置。
【請求項８３】
前記装置は、前記ポーラー符号化の後に取得される、符号化されたシーケンスを送るように構成された送信機をさらに備える請求項５５乃至８２のいずれか一項に記載の装置。
【請求項８４】
復号方法であって、復号処理において使用されるマザーコード長がＮであり、受信された復号されるべきシーケンスの長さがＭであり、情報ビットの量がＫであり、第１タイプアシスタントビットの量がＪであり、第２タイプアシスタントビットの量がＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、前記復号方法は、
前記Ｋ個の情報ビット、前記Ｊ個の第１タイプアシスタントビット、および前記Ｊ’個の第２タイプアシスタントビットを送信するために受信デバイスによってＭ個のサブチャネルからＫ’個のサブチャネルを選択するステップであって、前記Ｋ’個のサブチャネルのいずれか１つの信頼性が、残りのＭ−Ｋ’個のサブチャネルのいずれか１つの信頼性以上である、ステップと、
前記Ｊ個の第１タイプアシスタントビットに対応するサブチャネルの位置、前記Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルの位置、および前記Ｋ個の情報ビットに対応するサブチャネルの位置に基づいて前記受信デバイスによって、前記復号されるべきシーケンス上でポーラー復号を実施するステップと
を含む、復号方法。
【請求項８５】
復号装置であって、復号処理において使用されるマザーコード長がＮであり、コードレートがＲであり、符号化の後に取得されるコード長がＭであり、情報ビットの量がＫであり、第１タイプアシスタントビットの量がＪであり、第２タイプアシスタントビットの量がＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、前記復号装置は、
復号されるべきシーケンスを取得するように構成された第１のモジュールと、
前記Ｋ個の情報ビット、前記Ｊ個の第１タイプアシスタントビット、および前記Ｊ’個の第２タイプアシスタントビットを送信するためにＭ個のサブチャネルからＫ’個のサブチャネルを選択するように構成された第２のモジュールであって、前記Ｋ’個のサブチャネルのいずれか１つの信頼性が、残りのＭ−Ｋ’個のサブチャネルのいずれか１つの信頼性以上である、第２のモジュールと、
前記選択されたＫ’個のサブチャネルに基づいて、前記復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するように構成された第３のモジュールと
を備える、復号装置。
【請求項８６】
復号装置であって、復号処理において使用されるマザーコード長がＮであり、コードレートがＲであり、符号化の後に取得されるコード長がＭであり、情報ビットの量がＫであり、第１タイプアシスタントビットの量がＪであり、第２タイプアシスタントビットの量がＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、前記復号装置は、
復号されるべきシーケンスを取得し、前記Ｋ個の情報ビット、前記Ｊ個の第１タイプアシスタントビット、および前記Ｊ’個の第２タイプアシスタントビットを送信するためにＭ個のサブチャネルからＫ’個のサブチャネルを選択するように構成されたプロセッサであって、前記Ｋ’個のサブチャネルのいずれか１つの信頼性が、残りのＭ−Ｋ’個のサブチャネルのいずれか１つの信頼性以上である、プロセッサ
を備え、
前記プロセッサは、前記選択されたＫ’個のサブチャネルに基づいて、前記復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するようにさらに構成された、
復号装置。
【請求項８７】
前記装置は、前記プロセッサによって実行されるべきプログラムを記憶するように構成されたメモリをさらに備える請求項８６に記載の装置。
【請求項８８】
コンピュータ可読記憶媒体であって、前記媒体はコンピュータ実行可能命令を記憶し、送信デバイスの少なくとも１つのプロセッサが前記コンピュータ実行可能命令を実行したとき、前記送信デバイスは、請求項１乃至２７のいずれか一項に記載の符号化方法を実行する、コンピュータ可読記憶媒体。
【請求項８９】
コンピュータ可読記憶媒体であって、前記媒体はコンピュータ実行可能命令を記憶し、受信デバイスの少なくとも１つのプロセッサが前記コンピュータ実行可能命令を実行したとき、前記受信デバイスは、請求項８４に記載の符号化方法を実行する、コンピュータ可読記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、通信技術に関し、特に、ポーラー（ｐｏｌａｒ）コード符号化方法および装置、ならびにポーラーコード復号方法および装置に関する。
【背景技術】
【０００２】
ポーラーコード（Ｐｏｌａｒ  Ｃｏｄｅ）は、２００８年にＥ．Ａｒｉｋａｎによって提案された新しいタイプのチャネル符号化である。ポーラーコードは、チャネル分極（Ｃｈａｎｎｅｌ  Ｐｏｌａｒｉｚａｔｉｏｎ）に基づいて設計されており、チャネル容量を達成するために厳密な数学的方法を通して証明されることができる最初の建設的な符号化方式である。ポーラーコードは線形ブロックコードである。ポーラーコードの生成行列はＧNであり、ポーラーコードの符号化処理は
【０００３】
【数１】
2019533946.tif 000003
【０００４】
であり、
【０００５】
【数２】
2019533946.tif 000004
【０００６】
は長さＮ（すなわち、コード長）のバイナリ行ベクトルであり、ＧNはＮ×Ｎ行列であり、
【０００７】
【数３】
2019533946.tif 000005
【０００８】
である。ここで、
【０００９】
【数４】
2019533946.tif 000006
【００１０】
であり、
【００１１】
【数５】
2019533946.tif 000007
【００１２】
はｌｏｇ2Ｎ個の行列Ｆ2のクロネッカー（Ｋｒｏｎｅｃｋｅｒ）積として定義される。
【００１３】
【数６】
2019533946.tif 000008
【００１４】
ポーラーコード符号化処理では、
【００１５】
【数７】
2019533946.tif 000009
【００１６】
中のいくつかのビットは、情報を搬送するために使用され、情報ビットと呼ばれ、これらのビットのインデックスセットはＡとしてマークされる。他のビットは、受信端部および送信端部によって事前に合意された（固定ビットと呼ばれる）固定値に設定され、これらのビットのインデックスセットはＡの相補セットＡCによって表される。概して、これらの固定ビットは通常０に設定される。固定ビットシーケンスが、受信端部および送信端部によって事前に合意されたようにランダムに設定され得る。したがって、ポーラーコードの符号化出力は
【００１７】
【数８】
2019533946.tif 000010
【００１８】
として簡略化され得る。ここで、ｕAは
【００１９】
【数９】
2019533946.tif 000011
【００２０】
中の情報ビットセットであり、ｕAは長さＫの行ベクトルであり、言い換えれば、｜Ａ｜＝Ｋであり、｜・｜はセット中の要素の量を表し、Ｋは情報ブロックサイズである。ＧN（Ａ）は、セットＡ中のインデックスに対応する行列ＧN中の行から取得された部分行列であり、ＧN（Ａ）はＫ×Ｎ行列である。ポーラーコード構築処理は、セットＡを選択する処理であり、ポーラーコード性能を決定する。
【００２１】
ポーラーコード性能を改善するために、通常は最初に情報ビット上でチェックプリコーディングが実施され、次いでポーラー符号化が実施される。ＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ、巡回冗長検査）カスケードポーラー符号化およびＰＣ（Ｐａｒｉｔｙ  Ｃｈｅｃｋ、パリティチェック）カスケードポーラー符号化という、２つの通例のチェックプリコーディング様式がある。ＣＲＣビットとＰＣビットの両方はアシスタントビット（assistant bit）であると考えられ得る。概して、ＣＲＣビットは、特殊な情報ビットと通常見なされ、情報ビットよりも信頼できるサブチャネル上に配置されるが、ＰＣビット位置選択はまだ定義されていない。従来技術では、アシスタントビット位置は通常、通常リアルタイムで計算される各サブチャネルの信頼性または行重みに基づいて判定され、これは時間がかかり、迅速な実装に寄与しない。本発明は、符号化遅延または復号遅延を低減するために、アシスタントビット位置を迅速に判定するための解決策を提供する。
【発明の概要】
【００２２】
本出願は、ＰＣビットを含む第２タイプアシスタントビットの位置を迅速に判定するための、ポーラーコード符号化方法および装置、ならびにポーラーコード復号方法および装置を提供する。
【００２３】
本出願の第１の態様は符号化方法を提供する。符号化処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、符号化方法は、
Ｋ個の情報ビット、Ｊ個の第１タイプアシスタントビット、およびＪ’個の第２タイプアシスタントビットを送信するために送信デバイスによってＭ個のサブチャネルからＫ’個のサブチャネルを選択するステップであって、Ｋ’個のサブチャネルのいずれか１つの信頼性が、残りのＭ−Ｋ’個のサブチャネルのいずれか１つの信頼性以上である、ステップと、
Ｊ個の第１タイプアシスタントビットに対応するサブチャネルの位置、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルの位置、およびＫ個の情報ビットに対応するサブチャネルの位置に基づいて送信デバイスによって、符号化されるべきシーケンス上でポーラー符号化を実施するステップと、
送信デバイスによって、符号化されたシーケンスを送るステップと
を含む。
【００２４】
この解決策では、Ｊ’個の第２タイプアシスタントビットは、信頼性ランキングもしくはサブチャネル番号ランキングまたは事前記憶された表に基づいて直接選択され、したがって、迅速な位置特定が実装されることができ、符号化遅延および復号遅延が効果的に低減されることができる。
【００２５】
可能な一実装では、Ｎ＞Ｍであるとき、本方法は、送信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択するステップをさらに含む。
【００２６】
可能な一実装では、
第２タイプアシスタントビットの量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である。
【００２７】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。この方法は、より単純でより直観的である。
【００２８】
可能な一実装では、送信デバイスは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、Ｊ’個の番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００２９】
可能な一実装では、事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である。
【００３０】
このテーブルルックアップ様式では、リアルタイム行重み計算および信頼性計算のオーバーヘッドが回避され、符号化処理が加速され、計算オーバーヘッドおよび遅延が低減される。
【００３１】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、Ｋ’個のサブチャネルの最小の行重みである。
【００３２】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｈｍｉｎは、Ｋ’個のサブチャネルの最小のハミング重みであり、最小のハミング重みＨｍｉｎ＝ｌｏｇ2Ｗｍｉｎである。
【００３３】
可能な一実装では、Ｗｍｉｎ＝２t+Dであり、Ｄは定数であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である。
【００３４】
可能な一実装では、Ｄ＝０である。
【００３５】
可能な一実装では、送信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす。
【００３６】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【００３７】
可能な一実装では、送信デバイスは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、送信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、事前記憶された表は、Ｗｍｉｎと、異なるマザーコード長におけるＴ個の行重み遷移点と、Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｔは正の整数である。
【００３８】
可能な一実装では、事前記憶された表は、表４の一部または全部の内容である。
【００３９】
可能な一実装では、Ｗｍｉｎが判定された後に、本方法は、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択するステップをさらに含み、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００４０】
可能な一実装では、Ｗｍｉｎが判定された後に、本方法は、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択するステップをさらに含み、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００４１】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である。
【００４２】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である。
【００４３】
可能な一実装では、送信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、Ｊ’個の位置番号に対応するサブチャネルが、Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う。
【００４４】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【００４５】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である。
【００４６】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である。
【００４７】
可能な一実装では、Ｊ’個の位置番号に対応するサブチャネル番号はＮ−Ｘであり、ＸはＪ’個の位置番号である。
【００４８】
可能な一実装では、第１タイプアシスタントビットはＣＲＣビットである。
【００４９】
可能な一実装では、第２タイプアシスタントビットはＰＣビットである。
【００５０】
本出願の第２の態様は復号方法を提供する。復号処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、復号方法は、
マザーコード長Ｎ、コード長Ｍ、および情報ビットの量Ｋに基づいて、情報ビット、第１タイプアシスタントビット、および第２タイプアシスタントビットの位置を受信デバイスによって判定するステップであって、Ｎが２の整数乗であり、ＭおよびＫが正の整数である、ステップと、
情報ビット、パンクチャドビット、第１タイプアシスタントビット、および第２タイプアシスタントビットの位置に基づいて、復号されるべきシーケンスを復号するステップと
を含む。
【００５１】
可能な一実装では、Ｎ＞Ｍであるとき、本方法は、受信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択するステップをさらに含む。
【００５２】
可能な一実装では、
第２タイプアシスタントビットの量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である。
【００５３】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。
【００５４】
可能な一実装では、受信デバイスは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、Ｊ’個の番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００５５】
可能な一実装では、事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である。
【００５６】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、Ｋ’個のサブチャネルの最小の行重みである。
【００５７】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｈｍｉｎは、Ｋ’個のサブチャネルの最小のハミング重みであり、最小のハミング重みＨｍｉｎ＝ｌｏｇ2Ｗｍｉｎである。
【００５８】
可能な一実装では、Ｗｍｉｎ＝２t+Dであり、Ｄは定数であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である。
【００５９】
可能な一実装では、Ｄ＝０である。
【００６０】
可能な一実装では、受信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす。
【００６１】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【００６２】
可能な一実装では、受信デバイスは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、受信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、事前記憶された表は、Ｗｍｉｎと、異なるマザーコード長におけるＴ個の行重み遷移点と、Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｔは正の整数である。
【００６３】
可能な一実装では、事前記憶された表は、表４の一部または全部の内容である。
【００６４】
可能な一実装では、Ｗｍｉｎが判定された後に、本方法は、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択するステップをさらに含み、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００６５】
可能な一実装では、Ｗｍｉｎが判定された後に、本方法は、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択するステップをさらに含み、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００６６】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である。
【００６７】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である。
【００６８】
可能な一実装では、受信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持の整数化した商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、Ｊ’個の位置番号に対応するサブチャネルが、Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う。
【００６９】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【００７０】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である。
【００７１】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である。
【００７２】
可能な一実装では、Ｊ’個の位置番号に対応するサブチャネル番号はＮ−Ｘであり、ＸはＪ’個の位置番号である。
【００７３】
可能な一実装では、第１タイプアシスタントビットはＣＲＣビットである。
【００７４】
可能な一実装では、第２タイプアシスタントビットはＰＣビットである。
【００７５】
本出願の第３の態様は符号化装置を提供する。符号化処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、符号化装置は、
符号化されるべきシーケンス上でポーラー符号化を実施するように構成された符号化モジュール４１であって、ポーラーコードのマザーコード長がＮであり、符号化されるべきシーケンスが、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、および情報ビットを含む、符号化モジュール４１と、
凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、および情報ビットに対応するサブチャネルを判定するように構成された判定モジュール４２であって、判定モジュール４２が、第１タイプアシスタントビットおよび第２タイプアシスタントビットの値を判定するようにさらに構成された、判定モジュール４２と、
符号化されたシーケンスを送るように構成された送信モジュール４３と
を含む。
【００７６】
可能な一実装では、Ｎ＞Ｍであるとき、判定モジュールは、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択する。
【００７７】
可能な一実装では、
第２タイプアシスタントビットの量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である。
【００７８】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。
【００７９】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、Ｊ’個の番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００８０】
可能な一実装では、事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である。
【００８１】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、Ｋ’個のサブチャネルの最小の行重みである。
【００８２】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｈｍｉｎは、Ｋ’個のサブチャネルの最小のハミング重みであり、最小のハミング重みＨｍｉｎ＝ｌｏｇ2Ｗｍｉｎである。
【００８３】
可能な一実装では、Ｗｍｉｎ＝２t+Dであり、Ｄは定数であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である。
【００８４】
可能な一実装では、Ｄ＝０である。
【００８５】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす。
【００８６】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【００８７】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、判定モジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、事前記憶された表は、Ｗｍｉｎと、異なるマザーコード長におけるＴ個の行重み遷移点と、Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｔは正の整数である。
【００８８】
可能な一実装では、事前記憶された表は、表４の一部または全部の内容である。
【００８９】
可能な一実装では、Ｗｍｉｎを判定した後に、判定モジュールは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００９０】
可能な一実装では、Ｗｍｉｎを判定した後に、判定モジュールは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００９１】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である。
【００９２】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である。
【００９３】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持の整数化した商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、Ｊ’個の位置番号に対応するサブチャネルが、Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う。
【００９４】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【００９５】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である。
【００９６】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である。
【００９７】
可能な一実装では、Ｊ’個の位置番号に対応するサブチャネル番号はＮ−Ｘであり、ＸはＪ’個の位置番号である。
【００９８】
可能な一実装では、第１タイプアシスタントビットはＣＲＣビットである。
【００９９】
可能な一実装では、第２タイプアシスタントビットはＰＣビットである。
【０１００】
本出願の第４の態様は受信装置を提供する。復号処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、受信装置は、
復号されるべきシーケンスを取得するように構成された取得モジュール５１と、
凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成された判定モジュール５２と、
受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するように構成された復号モジュール５３と
を含む。
【０１０１】
可能な一実装では、Ｎ＞Ｍであるとき、判定モジュールは、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択する。
【０１０２】
可能な一実装では、
第２タイプアシスタントビットの量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である。
【０１０３】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。
【０１０４】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、Ｊ’個の番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１０５】
可能な一実装では、事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である。
【０１０６】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、Ｋ’個のサブチャネルの最小の行重みである。
【０１０７】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｈｍｉｎは、Ｋ’個のサブチャネルの最小のハミング重みであり、最小のハミング重みＨｍｉｎ＝ｌｏｇ2Ｗｍｉｎである。
【０１０８】
可能な一実装では、Ｗｍｉｎ＝２t+Dであり、Ｄは定数であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である。
【０１０９】
可能な一実装では、Ｄ＝０である。
【０１１０】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす。
【０１１１】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【０１１２】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、判定モジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、事前記憶された表は、Ｗｍｉｎと、異なるマザーコード長におけるＴ個の行重み遷移点と、Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｔは正の整数である。
【０１１３】
可能な一実装では、事前記憶された表は、表４の一部または全部の内容である。
【０１１４】
可能な一実装では、Ｗｍｉｎを判定した後に、判定モジュールは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１１５】
可能な一実装では、Ｗｍｉｎを判定した後に、判定モジュールは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１１６】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である。
【０１１７】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である。
【０１１８】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、Ｊ’個の位置番号に対応するサブチャネルが、Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う。
【０１１９】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【０１２０】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である。
【０１２１】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である。
【０１２２】
可能な一実装では、Ｊ’個の位置番号に対応するサブチャネル番号はＮ−Ｘであり、ＸはＪ’個の位置番号である。
【０１２３】
可能な一実装では、第１タイプアシスタントビットはＣＲＣビットである。
【０１２４】
可能な一実装では、第２タイプアシスタントビットはＰＣビットである。
【０１２５】
本出願の第５の態様は符号化装置を提供する。符号化処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、符号化装置は、
実行命令を記憶するように構成されたメモリ１１０１と、
メモリに記憶された実行命令を実行するように構成されたプロセッサ１１０２であって、プロセッサが、符号化されるべきシーケンス上でポーラー符号化を実施するように構成され、ポーラーコードのマザーコード長がＮであり、符号化されるべきシーケンスが、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、および情報ビットを含む、プロセッサ１１０２と
を含み、
プロセッサは、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、および情報ビットに対応するサブチャネルを判定するようにさらに構成され、プロセッサは、第１タイプアシスタントビットおよび第２タイプアシスタントビットの値を判定するようにさらに構成される。
【０１２６】
可能な一実装では、プロセッサがハードウェアによって実装されたとき、メモリは必要とされないことがある。
【０１２７】
可能な一実装では、符号化装置の送信機は、符号化されたシーケンスを送るように構成される。
【０１２８】
可能な一実装では、Ｎ＞Ｍであるとき、プロセッサは、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択する。
【０１２９】
可能な一実装では、
第２タイプアシスタントビットの量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である。
【０１３０】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。
【０１３１】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、Ｊ’個の番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１３２】
可能な一実装では、事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である。
【０１３３】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、Ｋ’個のサブチャネルの最小の行重みである。
【０１３４】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｈｍｉｎは、Ｋ’個のサブチャネルの最小のハミング重みであり、最小のハミング重みＨｍｉｎ＝ｌｏｇ2Ｗｍｉｎである。
【０１３５】
可能な一実装では、Ｗｍｉｎ＝２t+Dであり、Ｄは定数であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である。
【０１３６】
可能な一実装では、Ｄ＝０である。
【０１３７】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす。
【０１３８】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【０１３９】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、事前記憶された表は、Ｗｍｉｎと、異なるマザーコード長におけるＴ個の行重み遷移点と、Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｔは正の整数である。
【０１４０】
可能な一実装では、事前記憶された表は、表４の一部または全部の内容である。
【０１４１】
可能な一実装では、Ｗｍｉｎを判定した後に、プロセッサは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１４２】
可能な一実装では、Ｗｍｉｎを判定した後に、プロセッサは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１４３】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である。
【０１４４】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である。
【０１４５】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、Ｊ’個の位置番号に対応するサブチャネルが、Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う。
【０１４６】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【０１４７】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である。
【０１４８】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である。
【０１４９】
可能な一実装では、Ｊ’個の位置番号に対応するサブチャネル番号はＮ−Ｘであり、ＸはＪ’個の位置番号である。
【０１５０】
可能な一実装では、第１タイプアシスタントビットはＣＲＣビットである。
【０１５１】
可能な一実装では、第２タイプアシスタントビットはＰＣビットである。
【０１５２】
本出願の第６の態様は復号装置を提供する。復号処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、復号装置は、
実行命令を記憶するように構成されたメモリ１２０１であって、メモリがフラッシュ（フラッシュメモリ）であり得る、メモリ１２０１と、
メモリに記憶された実行命令を実行するように構成されたプロセッサ１２０２であって、プロセッサが、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成され、プロセッサが、受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するようにさらに構成された、プロセッサ１２０２と
を含む。
【０１５３】
可能な一実装では、プロセッサがハードウェアによって実装されたとき、メモリは必要とされないことがある。
【０１５４】
可能な一実装では、本装置は、復号されるべき信号または復号されるべきシーケンスを受信するように構成された受信機をさらに含む。
【０１５５】
可能な一実装では、Ｎ＞Ｍであるとき、プロセッサは、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択する。
【０１５６】
可能な一実装では、
第２タイプアシスタントビットの量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である。
【０１５７】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。
【０１５８】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、Ｊ’個の番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１５９】
可能な一実装では、事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である。
【０１６０】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、Ｋ’個のサブチャネルの最小の行重みである。
【０１６１】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｈｍｉｎは、Ｋ’個のサブチャネルの最小のハミング重みであり、最小のハミング重みＨｍｉｎ＝ｌｏｇ2Ｗｍｉｎである。
【０１６２】
可能な一実装では、Ｗｍｉｎ＝２t+Dであり、Ｄは定数であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である。
【０１６３】
可能な一実装では、Ｄ＝０である。
【０１６４】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす。
【０１６５】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【０１６６】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、事前記憶された表は、Ｗｍｉｎと、異なるマザーコード長におけるＴ個の行重み遷移点と、Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｔは正の整数である。
【０１６７】
可能な一実装では、事前記憶された表は、表４の一部または全部の内容である。
【０１６８】
可能な一実装では、Ｗｍｉｎを判定した後に、プロセッサは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１６９】
可能な一実装では、Ｗｍｉｎを判定した後に、プロセッサは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１７０】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である。
【０１７１】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である。
【０１７２】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、Ｊ’個の位置番号に対応するサブチャネルが、Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う。
【０１７３】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【０１７４】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である。
【０１７５】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である。
【０１７６】
可能な一実装では、Ｊ’個の位置番号に対応するサブチャネル番号はＮ−Ｘであり、ＸはＪ’個の位置番号である。
【０１７７】
可能な一実装では、第１タイプアシスタントビットはＣＲＣビットである。
【０１７８】
可能な一実装では、第２タイプアシスタントビットはＰＣビットである。
【０１７９】
本出願の第７の態様はコンピュータ可読記憶媒体を提供する。コンピュータ可読記憶媒体はコンピュータ実行可能命令を記憶し、送信デバイスの少なくとも１つのプロセッサがコンピュータ実行可能命令を実行したとき、送信デバイスは、第１の態様または第１の態様の様々な実装において提供されるデータ送信方法を実行する。
【０１８０】
本出願の第８の態様はコンピュータ可読記憶媒体を提供する。コンピュータ可読記憶媒体はコンピュータ実行可能命令を記憶し、受信デバイスの少なくとも１つのプロセッサがコンピュータ実行可能命令を実行したとき、受信デバイスは、第２の態様または第２の態様の様々な実装において提供されるデータ受信方法を実行する。
【０１８１】
本出願の第９の態様はコンピュータプログラム製品を提供する。コンピュータプログラム製品はコンピュータ実行可能命令を含み、コンピュータ実行可能命令はコンピュータ可読記憶媒体に記憶される。送信デバイスの少なくとも１つのプロセッサは、コンピュータ可読記憶媒体からコンピュータ実行可能命令を読み取り得、少なくとも１つのプロセッサはコンピュータ実行可能命令を実行し、それにより、送信デバイスは、第１の態様または第１の態様の様々な実装において提供されるデータ送信方法を実装する。
【０１８２】
本出願の第１０の態様はコンピュータプログラム製品を提供する。コンピュータプログラム製品はコンピュータ実行可能命令を含み、コンピュータ実行可能命令はコンピュータ可読記憶媒体に記憶される。受信デバイスの少なくとも１つのプロセッサは、コンピュータ可読記憶媒体からコンピュータ実行可能命令を読み取り得、少なくとも１つのプロセッサはコンピュータ実行可能命令を実行し、それにより、受信デバイスは、第２の態様または第２の態様の様々な実装において提供されるデータ受信方法を実装する。
【図面の簡単な説明】
【０１８３】
【図１】本出願によるデータ送信方法またはデータ受信方法のシステムアーキテクチャの概略図である。
【図２】本出願によるデータ送信方法の実施形態１の概略フローチャートである。
【図３】本出願によるデータ受信方法の実施形態１の概略フローチャートである。
【図４】本出願による符号化装置の一実施形態の概略構造図である。
【図５】本出願による受信装置の一実施形態の概略構造図である。
【図６】本出願による符号化エンティティ装置の一実施形態の概略構造図である。
【図７】本出願による復号エンティティ装置の一実施形態の概略構造図である。
【発明を実施するための形態】
【０１８４】
概して、ＣＲＣビットは第１タイプアシスタントビットと見なされてよく、ＰＣビットなどは第２タイプアシスタントビットと見なされる。いくつかの場合には、いくつかのＣＲＣビットは第２タイプアシスタントビットと見なされてもよく、これは本明細書では限定されない。
【０１８５】
アシスタントビット位置を判定するためにリアルタイム計算および探索を通して最小の行重みＷｍｉｎが判定されたときに引き起こされる遅延を回避するために、本出願は、事前記憶された表に基づいてアシスタントビット位置を判定するための方法を提供する。特に、（分極重み、ガウス近似、および他のタイプの信頼性を含む）信頼性またはサブチャネル番号のみに基づいてアシスタントビットを選択するための方法がさらに使用され得る。特定の実装では、任意選択で、最小のハミング重みが判定され得る。最小のハミング重みＨｍｉｎは、Ｗｍｉｎを使用することによって計算され得、具体的には、Ｈｍｉｎ＝ｌｏｇ2Ｗｍｉｎであり、したがって、これら２つは本質的に等価である。概して、最小の行重みは、本出願では処理対象として使用されるが、もちろん、最小のハミング重みが処理対象として使用される様式も使用することができる。
【０１８６】
本出願の技術的解決策は、ＷｉＦｉおよび５Ｇなどの通信システムに適用することができる。図１は、本出願によるデータ送信方法またはデータ受信方法のシステムアーキテクチャの概略図である。図１に示されているように、システムアーキテクチャは、セルラーネットワーク中に（基地局などの）ネットワークデバイスおよび端末を含むか、またはＷｉＦｉアクセスポイント、ＷｉＦｉ端末などを含む。ネットワークデバイスの量および端末の量は、この解決策では限定されない。ネットワークデバイスが端末にダウンリンク信号を送信するとき、ポーラー符号化または他のチャネル符号化が実施され得る。ポーラーコード符号化はアップリンク送信においても使用されてもよい。後で提供される方法は、アップリンクデータ送信処理とダウンリンクデータ送信処理の両方において使用することができる。
【０１８７】
上記のアーキテクチャでは、ネットワークデバイスは、ネットワーク側の基地局であるかまたは基地局機能を提供することができる別のデバイスであり、端末デバイスに通信サービスを提供する。端末は、ユーザ側でアップリンクおよびダウンリンクデータ対話を実施する必要があるデバイス、たとえば、モバイルフォンまたはタブレットコンピュータである。特に、Ｄ２Ｄ（英語：Ｄｅｖｉｃｅ−ｔｏ−Ｄｅｖｉｃｅ、デバイス間）通信では、ネットワークデバイスは、基地局機能を受け持つ端末でであってもよい。加えて、基地局は、無線アクセスネットワーク（Ｒａｄｉｏ  Ａｃｃｅｓｓ  Ｎｅｔｗｏｒｋ、ＲＡＮ）デバイスとも呼ばれ、端末をワイヤレスネットワークに接続するデバイスである。上記のアーキテクチャでは、基地局は、ロングタームエボリューション（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ、ＬＴＥ）における発展型ノードＢ（Ｅｖｏｌｖｅｄ  Ｎｏｄｅ  Ｂ、ｅＮＢもしくはｅノードＢ）、リレー局、もしくはアクセスポイント、または５Ｇネットワーク中の基地局などであり得る。これは本明細書では限定されない。
【０１８８】
図２は、本出願によるポーラー符号化方法の概略フローチャートである。図２に示されているように、図１に示されている概略適用例図に基づいて、ネットワークデバイスと端末の両方が送信デバイスとして使用され得る。本方法は以下のステップを特に含む。
【０１８９】
２１０．マザーコード長Ｎ、コード長Ｍ、および情報ビット量Ｋに基づいて情報ビット、パンクチャドビット、ＣＲＣビット、およびＰＣビットの位置を判定し、Ｎが２の整数乗であり、ＭおよびＫが正の整数である。概して、ここでは、ＣＲＣビットは第１タイプアシスタントビットの一例であり、ＰＣビットは第２タイプアシスタントビットの一例である。
【０１９０】
いくつかの場合には、送信デバイスは、Ｎ、Ｍ、およびコードレートＲに基づいてこれらのビットの位置を判定することがあり、ＲはＲ＝Ｋ／Ｍを満たすことに留意されたい。
【０１９１】
ステップ２１０は以下のサブステップにさらに分割され得る。
【０１９２】
２１１．Ｎ個のサブチャネルの信頼性順序を取得する：（ａ）サブチャネル信頼性シーケンスを計算するかまたは取り出し、（ｂ）信頼性によってサブチャネルをランク付けして信頼性ランキングシーケンスＱを取得し、Ｑが、昇順で信頼性をランク付けすることによって取得されるサブチャネル番号シーケンスである。もちろん、Ｑは、代替として、降順で信頼性をランク付けすることによって取得されるサブチャネル番号シーケンスであり得る。概して、昇順のランキングが、本出願における説明のための例として使用される。
【０１９３】
２１２．パンクチャドサブチャネルとして、パンクチャドシーケンスの順序でＮ−Ｍ個のパンクチャドビットに対応するサブチャネルを選択する。このステップは、Ｎ＞Ｍであるときのみ実施さる。Ｎ＝Ｍであるとき、このステップはスキップされ得る。
【０１９４】
２１３．（ａ）パラメータを計算するかまたは取り出す：アシスタントビットの行重みＷｍｉｎを判定し、Ｗｍｉｎが、（情報ビット、ＣＲＣビット、およびＰＣビットを含む）Ｋ’ビットに対応する最小の行重みであり、Ｋ’＝Ｋ＋Ｊ＋Ｊ’であり、
（ｂ）パラメータを計算するかまたは取り出す：ＣＲＣビットの量ＪおよびＰＣビットの量Ｊ’を判定する。
【０１９５】
２１４．ＰＣビットおよびＣＲＣビットの位置を判定する。
【０１９６】
２１５．情報ビットを送信するために信頼性の降順でＫ個のサブチャネルを選択し、パンクチャドビット、ＰＣビット、およびＣＲＣビットの位置がスキップされる。
【０１９７】
２１６．凍結ビットの位置として非パンクチャドサブチャネルのすべての残りの選択されない位置を使用する。
【０１９８】
ステップ２１５とステップ２１６は交換され得ることに留意されたい。具体的には、凍結ビットの位置が最初に選択され、すなわち、凍結ビットのサブチャネルとして信頼性の昇順でＮ−Ｍ−Ｋ’個のサブチャネルが選択され、パンクチャドビット、ＰＣビット、およびＣＲＣビットの位置がスキップされる。非パンクチャドサブチャネルの残りの位置は情報ビットの位置として使用される。
【０１９９】
２２０．符号化されるべき情報ビットシーケンス上でＣＲＣ符号化を実施し、取得されたＣＲＣビットをＣＲＣビットの選択された位置に挿入する。
【０２００】
２３０．第２タイプアシスタントビット（たとえば、ＰＣビット）の値を計算し、選択された位置にＰＣビットを挿入して、符号化されるべきシーケンスを取得する。
【０２０１】
２４０．符号化されるべきビットシーケンス上でＡｒｉｋａｎポーラー符号化を実施する。
【０２０２】
２５０．パンクチャドビットの選択された位置に基づいてレートマッチングを実施する。本出願では、パンクチャ（ｐｕｎｃｔｕｒｅ）および短縮（ｓｈｏｒｔｅｎ）は区別されないことに留意されたい。これら２つの間の差異は本出願の内容に関係しないので、説明ではパンクチャドビットが使用される。
【０２０３】
対応して、図３は、本出願によるポーラー復号方法の概略フローチャートである。図３に示されているように、図１に示されている概略適用例図に基づいて、ネットワークデバイスと端末の両方が受信デバイスとして使用され得る。本方法は以下のステップを特に含む。
【０２０４】
３１０．マザーコード長Ｎ、コード長Ｍ、および情報ビット量Ｋに基づいて情報ビット、パンクチャドビット、ＣＲＣビット、およびＰＣビットの位置を判定し、Ｎが２の整数乗であり、ＭおよびＫが正の整数である。同様に、概して、ここでは、ＣＲＣビットは第１タイプアシスタントビットの一例であり、ＰＣビットは第２タイプアシスタントビットの一例である。
【０２０５】
いくつかの場合には、受信デバイスは、Ｎ、Ｍ、およびコードレートＲに基づいてこれらのビットの位置を判定することがあり、ＲはＲ＝Ｋ／Ｍを満たすことに留意されたい。
【０２０６】
ステップ３１０は以下のサブステップにさらに分割され得る。
【０２０７】
３１１．Ｎ個のサブチャネルの信頼性順序を取得する：（ａ）サブチャネル信頼性シーケンスを計算するかまたは取り出し、（ｂ）信頼性ランキングシーケンスＱを取得し、Ｑが、昇順で信頼性をランク付けすることによって取得されるサブチャネル番号シーケンスである。もちろん、Ｑは、代替として、降順で信頼性をランク付けすることによって取得されるサブチャネル番号シーケンスであり得る。概して、昇順のランキングが、本出願における説明のための例として使用される。
【０２０８】
３１２．パンクチャドサブチャネルとして、パンクチャドシーケンスの順序でＮ−Ｍ個のパンクチャドビットに対応するサブチャネルを選択する。このステップは、Ｎ＞Ｍであるときのみ実施さる。Ｎ＝Ｍであるとき、このステップはスキップされ得る。送信端部におけるのと同様に、ここではパンクチャ（ｐｕｎｃｔｕｒｅ）および短縮（ｓｈｏｒｔｅｎ）は区別されず、説明ではパンクチャドビットが使用される。
【０２０９】
３１３．（ａ）パラメータを計算するかまたは取り出す：アシスタントビットの行重みＷｍｉｎを判定し、Ｗｍｉｎが、（情報ビット、ＣＲＣビット、およびＰＣビットを含む）Ｋ’ビットに対応する最小の行重みであり、Ｋ’＝Ｋ＋Ｊ＋Ｊ’であり、
（ｂ）パラメータを計算するかまたは取り出す：ＣＲＣビットの量ＪおよびＰＣビットの量Ｊ’を判定する。
【０２１０】
３１４．ＰＣビットおよびＣＲＣビットの位置を判定する。
【０２１１】
３１５．情報ビットを送信するために信頼性の降順でＫ個のサブチャネルを選択し、パンクチャドビット、ＰＣビット、およびＣＲＣビットの位置がスキップされる。
【０２１２】
３１６．凍結ビットの位置として非パンクチャドサブチャネルのすべての残りの選択されない位置を使用する。
【０２１３】
送信端部と同様に、ステップ３１５とステップ３１６は交換され得る。具体的には、凍結ビットの位置が最初に選択され、すなわち、凍結ビットのサブチャネルとして信頼性の昇順でＮ−Ｍ−Ｋ’個のサブチャネルが選択され、パンクチャドビット、ＰＣビット、およびＣＲＣビットの位置がスキップされる。非パンクチャドサブチャネルの残りの位置は情報ビットの位置として使用される。
【０２１４】
３２０．復号されるべきシーケンス上でＡｒｉｋａｎポーラー復号を実施し、復号されたシーケンスを出力する。
【０２１５】
ステップ２１３およびステップ３１３において、ＣＲＣビットの量Ｊは通常プリセットされる。たとえば、Ｊは通常、１６または２４である。もちろん、Ｊは一時的に指定され得る。ＰＣビット（または第２タイプアシスタントビット）の量Ｊ’は、事前構成され得るか、または以下の式のうちの１つを使用することよって計算され得、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、または四捨五入演算を表し、Ｃは一定の整数であり、たとえば、Ｃ＝０、１、−１、２、または−２である。
【０２１６】
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）
【０２１７】
概して、ＣＲＣビットは、通常、情報ビットとともに配置され、高い信頼性をもつサブチャネルを占有する。したがって、ステップ２１４およびステップ３１４では、第２タイプアシスタントビットの位置のみが考慮されることがあり、ステップ２１５およびステップ３１５ではＫ＋Ｊ個のサブチャネルが選択される。
【０２１８】
ステップ２１３、２１４、３１３、および３１４では、Ｗｍｉｎを取得し、Ｊ’個の第２タイプアシスタントビット（たとえば、ＰＣビット）の位置を選択するために、以下の方法が使用される。
【０２１９】
方法１：Ｊ’個の第２タイプアシスタントビットのサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。この様式では、Ｗｍｉｎは既知である必要がない。したがって、任意選択で、ステップ２１３の（ａ）は省略され得る。
【０２２０】
方法２：Ｊ’個の第２タイプアシスタントビットのサブチャネルは、Ｎ、Ｋ’、および事前記憶された表に基づいて判定される。ＮおよびＫ’に基づいて、対応する可能な第２タイプアシスタントビットサブチャネル番号シーケンスが、事前記憶された表中に発見され、パンクチャドサブチャネルのものでないＪ’個のサブチャネル番号が、左から右への順序で連続的に選択される。もちろん、ここでの左から右への順序は、表中の記憶フォーマットに関係する。具体的には、サブチャネル番号は、信頼性の降順にまたはサブチャネル番号の降順にランク付けされる。サブチャネル番号が昇順にランク付けされる場合、Ｊ’個のサブチャネル番号は、右から左への順序で選択される必要がある。しかしながら、最終的に選択することができるサブチャネルはこれら２つの順序において確実に一致するので、これは本発明の本質に影響を及ぼさない。これは以下の他の表において同様であり、詳細について再び説明されない。
【０２２１】
表１および表２は、１０２４以下の様々なマザーコード長における可能な第２タイプアシスタントビットサブチャネル番号シーケンスの例を示す。表１は、Ｎと、Ｋ’と、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビットサブチャネル番号との対応表であり、表２は、Ｎと、Ｋ’と、サブチャネル信頼性の降順でランク付けされた、可能な第２タイプアシスタントビットサブチャネル番号との対応表である。表１の例では、Ｋ’＝２０およびＮ＝３２である場合、可能な第２タイプアシスタントビットサブチャネル番号は、連続的に［２４，２０，１８，１７，１２，１０，９，６，５，３］である。Ｊ’＝３であり、サブチャネル２４が、パンクチャドビットに対応するサブチャネルである場合、［２０，１８，１７］が、第２タイプアシスタントビットを送信するために使用される選択されたＪ’個のサブチャネル番号である。
【０２２２】
方法３：Ｗｍｉｎ分布ルールからは、マザーコード長Ｎが与えられたとき、Ｋ’が増加すると、Ｗｍｉｎは漸進的に減少することを理解することができる。Ｗｍｉｎは２の整数乗にすぎないので、マザーコード長Ｎのポーラーコードでは、Ｗｍｉｎはｌｏｇ2Ｎ倍だけ減少され、ｌｏｇ2Ｎ個の遷移点に対応するＫ’の位置のみが事前記憶される必要がある。したがって、Ｋ’に対応する行重み遷移点Ｋtおよびこの行重み遷移点のインデックスｔは、Ｎ、Ｋ’、および事前記憶された表に基づいて判定され得、ここで、Ｋt≦Ｋ’＜Ｋt-1であり、およびＫ’≧Ｋ1である場合、ｔ＝１である。ここでの行重み遷移点Ｋtは以下のように定義され得る。シーケンスＱにおいて降順でランク付けされた第Ｋtのサブチャネルの行重みは、シーケンスＱにおいて降順でランク付けされたＫt−１個のサブチャネルの最小の行重みの１／２である。Ｋ’に対応するＷｍｉｎは、取得されたｔに基づいて計算される：Ｗｍｉｎ＝２t+D、ここで、Ｄは定数であり、たとえば、Ｄ＝０、０．５、または１、およびｔ＝１、２、…、またはＴ。
【０２２３】
たとえば、表３に示されているように、表３は、１０２４以下の異なるマザーコード長における行重み遷移点分布を示す。Ｋ’＝２０およびＮ＝３２が一例としてやはり使用される。Ｄ＝０である場合、遷移点番号ｔ＝２である。Ｗｍｉｎは、Ｗｍｉｎ＝２t＝４の式を使用することによって取得され得る。次いで、Ｊ’個の第２タイプアシスタントビットを送信するために、Ｋ’個のサブチャネル中で行重み４をもつサブチャネルから、パンクチャドサブチャネルでなく、サブチャネル番号の降順でランク付けされた最初のＪ’個のサブチャネル、またはパンクチャドサブチャネルでなく、信頼性の降順でランク付けされた最初のＪ’個のサブチャネルが選択される。
【０２２４】
方法４：さらに、Ｗｍｉｎは、方法３に基づくテーブルルックアップを通して直接選択される。Ｋ’に対応する行重み遷移点Ｋtおよび対応するＷｍｉｎは、Ｎ、Ｋ’、および事前記憶された表に基づいて判定される。たとえば、表４を参照すると、表４は、１０２４以下の異なるマザーコード長における行重み遷移点分布および対応するＷｍｉｎを示す。やはりＫ’＝２０およびＮ＝３２の例では、Ｗｍｉｎ＝４であり、それにより、オンライン計算ステップがスキップされることができ、リアルタイム計算量がさらに低減されることができる。次いで、Ｊ’個の第２タイプアシスタントビットを送信するために、Ｋ’個のサブチャネル中で行重みＷｍｉｎをもつサブチャネルから、パンクチャドサブチャネルでなく、サブチャネル番号の降順でランク付けされた最初のＪ’個のサブチャネル、またはパンクチャドサブチャネルでなく、信頼性の降順でランク付けされた最初のＪ’個のサブチャネルが選択される。
【０２２５】
方法５：Ｗｍｉｎ分布ルールについて探索することによって、記憶の負担がさらに低減されることができることを理解することができる。実際には、最大のマザーコード長における、Ｗｍｉｎと、可能な第２タイプアシスタントビット位置番号との間の対応表のみが記憶される必要があり、次いで、プリセットされたルールに従って第２タイプアシスタントビット位置が選択される。たとえば、Ｋ’に対応するＷｍｉｎが、上記の方法のうちの１つを使用することによってリアルタイム計算またはテーブルルックアップを通して最初に取得される。次いで、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスがＮｍａｘ／Ｎで除算され、整数化した商が保持され、パンクチャドサブチャネルのものでないＪ’個の位置番号が、左から右への順序で、保持された整数の商から連続的に選択される。Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。このルールを満たす位置番号はサブチャネル番号の逆順であることに留意されたい。したがって、位置番号Ｘが取得された後に、第２タイプアシスタントビットのサブチャネル番号は、Ｎ−Ｘに基づいて取得される必要がある。
【０２２６】
たとえば、表５は、Ｎｍａｘ＝５１２の場合において、Ｗｍｉｎと、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。Ｋ’＝２４２およびＮ＝２５６が一例として使用され、表４を探索することによってＷｍｉｎ＝２が取得され得る。表５中のＷｍｉｎ＝２に対応する位置番号シーケンスは［２５６，３８４，４４８，４８０，４９６，５０４，５０８，５１０，５１１］であり、このシーケンス中の各要素はＮｍａｘ／Ｎ＝５１２／２５６＝２で除算され、したがって［１２８，１９２，２２４，２４０，２４８，２５２，２５４，２５５，２５５．５］が取得されることができる。非整数の商は削除され、整数の商が保持される。この場合、取得された対応する位置番号は［１２８，１９２，２２４，２４０，２４８，２５２，２５４，２５５］であり、対応するサブチャネル番号シーケンスは［１２８，６４，３２，１６，８，４，２，１］である。この結果は表１と完全に一致することを理解することができる。したがって、この様式では記憶空間がより効果的に節約されることができる。Ｊ’＝３であり、ここでの位置番号１９２がパンクチャドサブチャネルである場合、第２タイプアシスタントビット位置番号はＸ＝［１２８，２２４，２４０］であり、Ｊ’個の第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘ＝［１２８，３２，１６］である。
【０２２７】
方法６：この方法は方法５の原理と同様であるが、Ｎｍａｘに対応する位置番号シーケンスから位置番号を選択する様式がわずかに異なる。Ｗｍｉｎが判定された後に、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号が保持され、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号が連続的に選択される。Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０２２８】
方法５の例では、Ｋ’＝２４２、Ｎ＝２５６であり、対応するＷｍｉｎ＝２である。表５は、Ｗｍｉｎ＝２×Ｎｍａｘ／Ｎ＝２×２＝４をもつ位置番号シーケンスについて探索され、位置番号シーケンスは［１２８，１９２，２２４，２４０，２４８，２５２，２５４，２５５，３２０，３５２，３６８，３７６，３８０，３８２，３８３，４１６，４３２，４４０，４４４，４４６，４４７，４６４，４７２，４７６，４７８，４７９，４８８，４９２，４９４，４９５，５００，５０２，５０３，５０６，５０７，５０９］である。Ｎ＝２５６よりも大きい位置番号は削除され、［１２８，１９２，２２４，２４０，２４８，２５２  ２５４，２５５］が取得されることができ、したがって、対応するサブチャネル番号シーケンスは［１２８，６４，３２，１６，８，４，２，１］である。この結果は方法５および表１と完全に一致することを理解することができる。したがって、この様式でも記憶空間がより効果的に節約されることができる。
【０２２９】
同様に、表６は、Ｎｍａｘ＝５１２の場合において、Ｗｍｉｎと、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。表７は、Ｎｍａｘ＝１０２４の場合において、Ｗｍｉｎと、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。表８は、Ｎｍａｘ＝１０２４の場合において、Ｗｍｉｎと、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。これらの表は方法５および方法６にも適用可能である。
【０２３０】
方法７：方法５および方法６に基づいて、Ｗｍｉｎはブリッジ機能のみを果たすことを理解することができる。実際のシステムでは、Ｊ’個の第２タイプアシスタントビットの位置番号は、Ｗｍｉｎを計算または判定する必要なしに取得されることができる。詳細は以下の通りである。
【０２３１】
最大のマザーコード長における可能な第２タイプアシスタントビット位置番号と、遷移点インデックス番号との間の対応表のみがシステムに記憶される必要があり、次いで、プリセットされたルールに従ってＪ’個の第２タイプアシスタントビットの位置番号が選択される。たとえば、Ｋ’に対応する遷移点インデックス番号ｔが、上記の方法のうちの１つを使用することによってリアルタイム計算またはテーブルルックアップを通して最初に取得される。次いで、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中のインデックス番号ｔに対応するシーケンスがＮｍａｘ／Ｎで除算され、整数の商が保持され、パンクチャドサブチャネルのものでないＪ’個の位置番号が、左から右への順序で、保持された整数の商から連続的に選択される。Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。このルールを満たす位置番号はサブチャネル番号の逆順であることに留意されたい。したがって、位置番号Ｘが取得された後に、第２タイプアシスタントビットのサブチャネル番号は、Ｎ−Ｘに基づいて取得される必要がある。
【０２３２】
たとえば、表９は、Ｎｍａｘ＝５１２の場合において、インデックス番号と、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。Ｋ’＝２４２およびＮ＝２５６が一例としてやはり使用され、表３を探索することによってインデックス番号ｔ＝１が取得され得る。表９中のｔ＝１に対応する位置番号シーケンスは［２５６，３８４，４４８，４８０，４９６，５０４，５０８，５１０，５１１］であり、このシーケンス中の各要素はＮｍａｘ／Ｎ＝５１２／２５６＝２で除算され、したがって［１２８，１９２，２２４，２４０，２４８，２５２，２５４，２５５，２５５．５］が取得されることができる。非整数の商は削除され、整数の商が保持される。この場合、取得された対応する位置番号は［１２８，１９２，２２４，２４０，２４８，２５２，２５４，２５５］であり、対応するサブチャネル番号シーケンスは［１２８，６４，３２，１６，８，４，２，１］である。この結果は方法５、方法６、および表１と完全に一致することを理解することができる。
【０２３３】
同様に、表１０は、Ｎｍａｘ＝５１２の場合において、インデックス番号と、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。表１１は、Ｎｍａｘ＝１０２４の場合において、インデックス番号と、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。表１２は、Ｎｍａｘ＝１０２４の場合において、インデックス番号と、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。これらの表は方法５および方法６にも適用可能である。
【０２３４】
表５から表１２に示されている「Ｋ’の値範囲」はＮｍａｘにのみ適用可能であることに留意されたい。別のマザーコード長およびＫ’、Ｗｍｉｎ、または遷移点インデックス番号の間の関係は表３または表４に従う。
【０２３５】
実際に、表３および表４中の遷移点インデックス番号の値は、Ｋ’個のサブチャネルに対応する最小のハミング距離に厳密に等しいことを理解することができる。これは、Ｗｍｉｎの昇順でＫ’を判定する様式で表が作られるからであり、これにより、同じ列中のＫ’は同じＷｍｉｎに対応し、ｔ＝ｌｏｇ2Ｗｍｉｎが厳密に満たされることが保証される。
【０２３６】
加えて、表１から表１２に示されている異なるマザーコード長は例にすぎず、他のマザーコード長または他のランキング様式も、同様の様式でそのような表に作られてもよい。実際の適用例では、表中の一部の内容のみが使用されることがある。
【０２３７】
図４は、本出願によるポーラーコード符号化装置の概略図である。装置４０は、符号化モジュール４１、判定モジュール４２、および送信モジュール４３を含む。
【０２３８】
符号化モジュール４１は、符号化されるべきシーケンス上でポーラー符号化を実施するように構成され、ポーラーコードのマザーコード長はＮであり、符号化の後に取得されるシーケンス長はＭであり、符号化されるべきシーケンスは、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、パンクチャドビット、および情報ビットを含む。
【０２３９】
判定モジュール４２は、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成される。第２タイプアシスタントビットを選択するための方法は、限定はされないが、上記の実施形態のステップ２１３およびステップ２１４において説明された７つの方法を含む。判定モジュール４２は、第１タイプアシスタントビットおよび第２タイプアシスタントビットの値を判定するようにさらに構成される。
【０２４０】
送信モジュール４３は、符号化されたシーケンスを送るように構成される。
【０２４１】
符号化処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’である。
【０２４２】
Ｎ＝Ｍであるとき、パンクチャドビットはなく、パンクチャドビットのサブチャネルを判定する動作は実施される必要がない。
【０２４３】
第２タイプアシスタントビットの量Ｊ’がプリセットされないとき、判定モジュール４３は、Ｊ’の値を計算するようにさらに構成される。特定の方法は、限定はされないが、上記の実施形態のステップ２１３における方法を含む。
【０２４４】
特定のレートマッチング様式は本出願に関係しないので、レートマッチングモジュールなどは図に示されておらず、詳細について説明されないことに留意されたい。
【０２４５】
図５は、本出願によるポーラーコード復号装置の概略図である。装置５０は、取得モジュール５１、判定モジュール５２、および復号モジュール５３を含む。
【０２４６】
取得モジュール５１は、復号されるべきシーケンスを取得するように構成される。
【０２４７】
判定モジュール５２は、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成される。第２タイプアシスタントビットを選択するための方法は、限定はされないが、上記の実施形態のステップ３１３およびステップ３１４において説明された７つの方法を含む。
【０２４８】
復号モジュール５３は、受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するように構成され、ポーラーコードのマザーコード長はＮである。
【０２４９】
復号処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’である。
【０２５０】
第２タイプアシスタントビットの量Ｊ’がプリセットされないとき、判定モジュール５２は、Ｊ’の値を計算するようにさらに構成される。特定の方法は、限定はされないが、上記の実施形態のステップ３１３における方法を含む。
【０２５１】
図６は、本出願による符号化エンティティ装置の概略図である。装置１１００は、メモリ１１０１およびプロセッサ１１０２を含む。
【０２５２】
メモリ１１０１は、実行命令を記憶するように構成される。メモリはフラッシュ（フラッシュメモリ）であり得る。
【０２５３】
プロセッサ１１０２は、メモリに記憶された実行命令を実行して、図２に示されている符号化方法のステップを実装するように構成される。詳細については、上記の方法実施形態における関係する説明を参照されたい。
【０２５４】
任意選択で、メモリ１１０１は、独立していることがあるか、またはプロセッサ１１０２と一体化され得る。
【０２５５】
プロセッサ１１０２がハードウェアによって、たとえば、論理回路または集積回路によって実装されたとき、プロセッサ１１０２は、インターフェースを使用することによって他のハードウェアに接続され、メモリは、この場合必要とされないことがある。
【０２５６】
メモリ１１０１が、プロセッサ１１０２から独立した構成要素であるとき、装置１１００は、
メモリとプロセッサとを接続するように構成されたバス１１０３をさらに含み得る。図６の符号化装置は、ポーラー符号化を通してプロセッサ１１０２によって符号化されたシーケンスを送るように構成された送信機（図に示されていない）をさらに含み得る。
【０２５７】
上記の送信デバイス中には、少なくとも１つのプロセッサがあり、この少なくとも１つのプロセッサは、メモリに記憶されたコンピュータ実行可能命令を実行するように構成され、それにより、送信デバイスは、通信インターフェースを使用することによって受信デバイスとデータを交換して、上記の様々な実装において提供される送信方法を実施する。
【０２５８】
図７は、本出願による復号エンティティ装置の概略図である。装置１２００は、メモリ１２０１およびプロセッサ１２０２を含む。
【０２５９】
メモリ１２０１は、実行命令を記憶するように構成される。メモリはフラッシュ（フラッシュメモリ）であり得る。
【０２６０】
プロセッサ１２０２は、メモリに記憶された実行命令を実行して、図３に示されている復号方法のステップを実装するように構成される。詳細については、上記の方法実施形態における関係する説明を参照されたい。
【０２６１】
任意選択で、メモリ１２０１は、独立していることがあるか、またはプロセッサ１２０２と一体化され得る。
【０２６２】
プロセッサ１２０２がハードウェアによって、たとえば、論理回路または集積回路によって実装されたとき、プロセッサ１１０２は、インターフェースを使用することによって他のハードウェアに接続され、メモリは、この場合必要とされないことがある。
【０２６３】
図７の復号装置は、復号されるべき信号を受信し、復号されるべき信号をプロセッサ１２０２に送るように構成された受信機（図に示されていない）をさらに含み得る。
【０２６４】
上記の受信デバイス中には、少なくとも１つのプロセッサがあり、この少なくとも１つのプロセッサは、メモリに記憶されたコンピュータ実行可能命令を実行するように構成され、それにより、受信デバイスは、通信インターフェースを使用することによって送信デバイスとデータを交換して、上記の様々な実装において提供される受信方法を実施する。
【０２６５】
本出願は、コンピュータ可読記憶媒体をさらに提供する。コンピュータ可読記憶媒体はコンピュータ実行可能命令を記憶し、送信デバイスの少なくとも１つのプロセッサがコンピュータ実行可能命令を実行したとき、送信デバイスは、上記の様々な実装において提供されるデータ送信方法を実行する。
【０２６６】
本出願は、コンピュータ可読記憶媒体をさらに提供する。コンピュータ可読記憶媒体はコンピュータ実行可能命令を記憶し、受信デバイスの少なくとも１つのプロセッサがコンピュータ実行可能命令を実行したとき、受信デバイスは、上記の様々な実装において提供されるデータ受信方法を実行する。
【０２６７】
本出願は、コンピュータプログラム製品をさらに提供する。コンピュータプログラム製品はコンピュータ実行可能命令を含み、コンピュータ実行可能命令はコンピュータ可読記憶媒体に記憶される。送信デバイスの少なくとも１つのプロセッサは、コンピュータ可読記憶媒体からコンピュータ実行可能命令を読み取り得、少なくとも１つのプロセッサはコンピュータ実行可能命令を実行し、それにより、送信デバイスは、上記の様々な実装において提供されるデータ送信方法を実装する。
【０２６８】
本出願は、コンピュータプログラム製品をさらに提供する。コンピュータプログラム製品はコンピュータ実行可能命令を含み、コンピュータ実行可能命令はコンピュータ可読記憶媒体に記憶される。受信デバイスの少なくとも１つのプロセッサは、コンピュータ可読記憶媒体からコンピュータ実行可能命令を読み取り得、少なくとも１つのプロセッサはコンピュータ実行可能命令を実行し、それにより、受信デバイスは、上記の様々な実装において提供されるデータ受信方法を実装する。
【０２６９】
送信デバイスまたは受信デバイスの実施形態において、プロセッサは、中央処理ユニット（英語：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ、略してＣＰＵ）であり得るか、または別の汎用プロセッサ、デジタル信号プロセッサ（英語：Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ、略してＤＳＰ）、特定用途向け集積回路（英語：Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ、略してＡＳＩＣ）などであり得ることを理解されたい。汎用プロセッサはマイクロプロセッサであり得るか、またはプロセッサは任意の通常のプロセッサなどであり得る。本出願に関して開示される方法のステップは、ハードウェアプロセッサによって直接実行され得るか、またはプロセッサ中のハードウェアとソフトウェアモジュールとの組合せを使用することによって実施され得る。
【０２７０】
上記の方法実施形態の全部または一部のステップは、関係するハードウェアに命令するプログラムを使用することによって実装され得る。プログラムはコンピュータ可読メモリに記憶され得る。プログラムが実行されたとき、上記の方法実施形態のステップが実施される。上記のメモリ（記憶媒体）は、読取り専用メモリ（英語：ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙ、略してＲＯＭ）、ＲＡＭ、フラッシュメモリ、ハードディスク、ソリッドステートドライブ、磁気テープ（英語：ｍａｇｎｅｔｉｃ  ｔａｐｅ）、フロッピーディスク（英語：ｆｌｏｐｐｙ  ｄｉｓｋ）、光ディスク（英語：ｏｐｔｉｃａｌ  ｄｉｓｃ）、およびそれらの任意の組合せを含む。
【０２７１】
最後に、解決策について上記の実施形態に関して詳細に説明されたが、当業者は、依然として、本出願の実施形態の技術的解決策の範囲から逸脱することなく、上記の実施形態において説明された技術的解決策に変更を加えるか、またはそれらの一部もしくは全部の技術的特徴に均等の交換を行い得ることを理解されたいことに留意されたい。
【０２７２】
上記の実施形態において説明された表は以下の通りである。
【０２７３】
表１：Ｎと、Ｋ’と、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビットサブチャネル番号との対応表
【０２７４】
表２：Ｎと、Ｋ’と、サブチャネル信頼性の降順でランク付けされた、可能な第２タイプアシスタントビットサブチャネル番号との対応表
【０２７５】
表３：異なるマザーコード長における行重み遷移点分布
【０２７６】
表４：異なるマザーコード長における行重み遷移点分布およびＷｍｉｎ分布
【０２７７】
表５：Ｎｍａｘ＝５１２の場合における、Ｗｍｉｎと、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２７８】
表６：Ｎｍａｘ＝５１２の場合における、Ｗｍｉｎと、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２７９】
表７：Ｎｍａｘ＝１０２４の場合における、Ｗｍｉｎと、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２８０】
表８：Ｎｍａｘ＝１０２４の場合における、Ｗｍｉｎと、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２８１】
表９：Ｎｍａｘ＝５１２の場合における、インデックスと、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２８２】
表１０：Ｎｍａｘ＝５１２の場合における、インデックスと、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２８３】
表１１：Ｎｍａｘ＝１０２４の場合における、インデックスと、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２８４】
表１２：Ｎｍａｘ＝１０２４の場合における、インデックスと、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２８５】
表は順に以下の通りである。
【０２８６】
【表１−１】
2019533946.tif 000012
【０２８７】
【表１−２】
2019533946.tif 000013
【０２８８】
【表１−３】
2019533946.tif 000014
【０２８９】
【表１−４】
2019533946.tif 000015
【０２９０】
【表１−５】
2019533946.tif 000016
【０２９１】
【表１−６】
2019533946.tif 000017
【０２９２】
【表１−７】
2019533946.tif 000018
【０２９３】
【表１−８】
2019533946.tif 000019
【０２９４】
【表１−９】
2019533946.tif 000020
【０２９５】
【表２−１】
2019533946.tif 000021
【０２９６】
【表２−２】
2019533946.tif 000022
【０２９７】
【表２−３】
2019533946.tif 000023
【０２９８】
【表２−４】
2019533946.tif 000024
【０２９９】
【表２−５】
2019533946.tif 000025
【０３００】
【表２−６】
2019533946.tif 000026
【０３０１】
【表２−７】
2019533946.tif 000027
【０３０２】
【表２−８】
2019533946.tif 000028
【０３０３】
【表２−９】
2019533946.tif 000029
【０３０４】
【表３】
2019533946.tif 000030
【０３０５】
注：Ｎの異なる値が表中にある行中の番号は行重み遷移点Ｋtを表す。
【０３０６】
【表４】
2019533946.tif 000031
【０３０７】
注：Ｎの異なる値が表中にある行中の番号は行重み遷移点Ｋtを表す。
【０３０８】
【表５−１】
2019533946.tif 000032
【０３０９】
【表５−２】
2019533946.tif 000033
【０３１０】
【表５−３】
2019533946.tif 000034
【０３１１】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３１２】
【表６−１】
2019533946.tif 000035
【０３１３】
【表６−２】
2019533946.tif 000036
【０３１４】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３１５】
【表７−１】
2019533946.tif 000037
【０３１６】
【表７−２】
2019533946.tif 000038
【０３１７】
【表７−３】
2019533946.tif 000039
【０３１８】
【表７−４】
2019533946.tif 000040
【０３１９】
【表７−５】
2019533946.tif 000041
【０３２０】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３２１】
【表８−１】
2019533946.tif 000042
【０３２２】
【表８−２】
2019533946.tif 000043
【０３２３】
【表８−３】
2019533946.tif 000044
【０３２４】
【表８−４】
2019533946.tif 000045
【０３２５】
【表８−５】
2019533946.tif 000046
【０３２６】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３２７】
【表９−１】
2019533946.tif 000047
【０３２８】
【表９−２】
2019533946.tif 000048
【０３２９】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３３０】
【表１０−１】
2019533946.tif 000049
【０３３１】
【表１０−２】
2019533946.tif 000050
【０３３２】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３３３】
【表１１−１】
2019533946.tif 000051
【０３３４】
【表１１−２】
2019533946.tif 000052
【０３３５】
【表１１−３】
2019533946.tif 000053
【０３３６】
【表１１−４】
2019533946.tif 000054
【０３３７】
【表１１−５】
2019533946.tif 000055
【０３３８】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３３９】
【表１２−１】
2019533946.tif 000056
【０３４０】
【表１２−２】
2019533946.tif 000057
【０３４１】
【表１２−３】
2019533946.tif 000058
【０３４２】
【表１２−４】
2019533946.tif 000059
【０３４３】
【表１２−５】
2019533946.tif 000060
【０３４４】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【図１】
2019533946.tif 000061
【図２】
2019533946.tif 000062
【図３】
2019533946.tif 000063
【図４】
2019533946.tif 000064
【図５】
2019533946.tif 000065
【図６】
2019533946.tif 000066
【図７】
2019533946.tif 000067
【手続補正書】
【提出日】平成31年4月19日(2019.4.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ポーラー符号化方法であって、符号化処理において使用されるマザーコード長がＮであり、符号化の後に取得されるコード長がＭであり、情報ビットの量がＫであり、第１タイプアシスタントビットの量がＪであり、第２タイプアシスタントビットの量がＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、前記符号化方法は、
前記Ｋ個の情報ビット、前記Ｊ個の第１タイプアシスタントビット、および前記Ｊ’個の第２タイプアシスタントビットを送信するために送信デバイスによってＭ個のサブチャネルから、前記サブチャネルの信頼性に基づいて、Ｋ’個のサブチャネルを選択するステップと、
前記Ｊ個の第１タイプアシスタントビットに対応するサブチャネルの位置、前記Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルの位置、および前記Ｋ個の情報ビットに対応するサブチャネルの位置に基づいて前記送信デバイスによって、符号化されるべきシーケンス上でポーラー符号化を実施するステップと、
前記送信デバイスによって、符号化されたシーケンスを送るステップと
を含む、ポーラー符号化方法。
【請求項２】
前記第２タイプアシスタントビットはパリティチェックビットである請求項１に記載の方法。
【請求項３】
Ｊ’＝３である請求項２に記載の方法。
【請求項４】
Ｎ＝６４および１９≦Ｋ’＜３８であるとき、前記Ｊ’個のパリティチェックビットを送信するために使用されるサブチャネルの番号は、番号｛５６，５２，５０，４９，４４，４２，４１，３８，３７，３５，２８，２６，２５，２２，２１，１９，１４，１３，１１，７｝のうちのＪ’個である請求項２または３に記載の方法。
【請求項５】
Ｎ＞Ｍであるとき、前記方法は、前記送信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択するステップをさらに含む請求項１乃至４のいずれか一項に記載の方法。
【請求項６】
前記方法は、前記パンクチャドサブチャネルに基づいてレートマッチングを実施することをさらに含む請求項５に記載の方法。
【請求項７】
前記送信デバイスは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、前記Ｊ’個の番号に対応するサブチャネルは、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用され、前記事前記憶された表は、表
【表１−１】
2019533946.tif 000068
【表１−２】
2019533946.tif 000069
【表１−３】
2019533946.tif 000070
【表１−４】
2019533946.tif 000071
【表１−５】
2019533946.tif 000072
【表１−６】
2019533946.tif 000073
【表１−７】
2019533946.tif 000074
【表１−８】
2019533946.tif 000075
【表１−９】
2019533946.tif 000076
の一部または全部の内容である請求項１乃至６のいずれか一項に記載の方法。
【請求項８】
前記Ｊ’個の第２タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、前記Ｋ’個のサブチャネルの最小の行重みである請求項１乃至７のいずれか一項に記載の方法。
【請求項９】
前記第１タイプアシスタントビットはＣＲＣビットである請求項１乃至８のいずれか一項に記載の方法。
【請求項１０】
符号化装置であって、前記符号化装置は、
符号化されるべきシーケンスを判定するように構成され、Ｋ個の情報ビット、Ｊ個の第１タイプアシスタントビット、およびＪ’個の第２タイプアシスタントビットを送信するためにＭ個のサブチャネルから、前記サブチャネルの信頼性に基づいて、Ｋ’個のサブチャネルを選択するように構成された第１のモジュールであって、Ｍが、符号化の後に取得されるコード長であり、Ｋが前記情報ビットの量であり、Ｊが前記第１タイプアシスタントビットの量であり、Ｊ’が前記第２タイプアシスタントビットの量であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’である、第１のモジュールと、
前記Ｊ個の第１タイプアシスタントビットに対応するサブチャネルの位置、前記Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルの位置、および前記Ｋ個の情報ビットに対応するサブチャネルの位置に基づいて、前記符号化されるべきシーケンス上でポーラー符号化を実施するように構成された第２のモジュールであって、ポーラーコードのマザーコード長がＮである、第２のモジュールと、
符号化されたシーケンスを送るように構成された第３のモジュールと
を備える、符号化装置。
【請求項１１】
前記第２タイプアシスタントビットはパリティチェックビットである請求項１０に記載の装置。
【請求項１２】
Ｊ’＝３である請求項１１に記載の装置。
【請求項１３】
Ｎ＝６４および１９≦Ｋ’＜３８であるとき、前記Ｊ’個のパリティチェックビットを送信するために使用されるサブチャネルの番号は、番号｛５６，５２，５０，４９，４４，４２，４１，３８，３７，３５，２８，２６，２５，２２，２１，１９，１４，１３，１１，７｝のうちのＪ’個である請求項１１または１２に記載の装置。
【請求項１４】
Ｎ＞Ｍであるとき、前記装置は、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルをさらに選択する請求項１０乃至１３のいずれか一項に記載の装置。
【請求項１５】
前記装置は、前記パンクチャドサブチャネルに基づいてレートマッチングを実施するように構成されたレートマッチングモジュールをさらに備える請求項１４に記載の装置。
【請求項１６】
前記第１のモジュールは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、前記Ｊ’個の番号に対応するサブチャネルは、前記Ｊ’個の第２タイプアシスタントビットを送信するために使用され、前記事前記憶された表は、表
【表２−１】
2019533946.tif 000077
【表２−２】
2019533946.tif 000078
【表２−３】
2019533946.tif 000079
【表２−４】
2019533946.tif 000080
【表２−５】
2019533946.tif 000081
【表２−６】
2019533946.tif 000082
【表２−７】
2019533946.tif 000083
【表２−８】
2019533946.tif 000084
【表２−９】
2019533946.tif 000085
の一部または全部の内容である請求項１０乃至１５のいずれか一項に記載の装置。
【請求項１７】
前記Ｊ’個の第２タイプアシスタントビットに対応する前記サブチャネルは、パンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、前記Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、前記Ｋ’個のサブチャネルの最小の行重みである請求項１０乃至１６のいずれか一項に記載の装置。
【請求項１８】
前記第１タイプアシスタントビットはＣＲＣビットである請求項１０乃至１７のいずれか一項に記載の装置。
【請求項１９】
符号化装置であって、前記符号化装置は、
請求項１乃至９のいずれか一項に記載の方法を実施するように構成された少なくとも１つのプロセッサ
を備える、符号化装置。
【請求項２０】
前記装置は、前記少なくとも１つのプロセッサによって実行されるべきプログラムを記憶するように構成された少なくとも１つのメモリをさらに備える請求項１９に記載の装置。
【請求項２１】
復号方法であって、復号処理において使用されるマザーコード長がＮであり、受信された復号されるべきシーケンスの長さがＭであり、情報ビットの量がＫであり、第１タイプアシスタントビットの量がＪであり、第２タイプアシスタントビットの量がＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、前記復号方法は、
前記Ｋ個の情報ビット、前記Ｊ個の第１タイプアシスタントビット、および前記Ｊ’個の第２タイプアシスタントビットを送信するために受信デバイスによってＭ個のサブチャネルから、前記サブチャネルの信頼性に基づいて、Ｋ’個のサブチャネルを選択するステップと、
前記Ｊ個の第１タイプアシスタントビットに対応するサブチャネルの位置、前記Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルの位置、および前記Ｋ個の情報ビットに対応するサブチャネルの位置に基づいて前記受信デバイスによって、前記復号されるべきシーケンス上でポーラー復号を実施するステップと
を含む、復号方法。
【請求項２２】
前記第２タイプアシスタントビットはパリティチェックビットである請求項２１に記載の方法。
【請求項２３】
Ｊ’＝３である請求項２２に記載の方法。
【請求項２４】
Ｎ＝６４および１９≦Ｋ’＜３８であるとき、前記Ｊ’個のパリティチェックビットを送信するために使用されるサブチャネルの番号は、番号｛５６，５２，５０，４９，４４，４２，４１，３８，３７，３５，２８，２６，２５，２２，２１，１９，１４，１３，１１，７｝のうちのＪ’個である請求項２２または２３に記載の方法。
【請求項２５】
復号装置であって、復号処理において使用されるマザーコード長がＮであり、コードレートがＲであり、符号化の後に取得されるコード長がＭであり、情報ビットの量がＫであり、第１タイプアシスタントビットの量がＪであり、第２タイプアシスタントビットの量がＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、前記復号装置は、
復号されるべきシーケンスを取得するように構成された第１のモジュールと、
前記Ｋ個の情報ビット、前記Ｊ個の第１タイプアシスタントビット、および前記Ｊ’個の第２タイプアシスタントビットを送信するためにＭ個のサブチャネルから、前記サブチャネルの信頼性に基づいて、Ｋ’個のサブチャネルを選択するように構成された第２のモジュールと、
前記選択されたＫ’個のサブチャネルに基づいて、前記復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するように構成された第３のモジュールと
を備える、復号装置。
【請求項２６】
前記第２タイプアシスタントビットはパリティチェックビットである請求項２５に記載の装置。
【請求項２７】
Ｊ’＝３である請求項２６に記載の装置。
【請求項２８】
Ｎ＝６４および１９≦Ｋ’＜３８であるとき、前記Ｊ’個のパリティチェックビットを送信するために使用されるサブチャネルの番号は、番号｛５６，５２，５０，４９，４４，４２，４１，３８，３７，３５，２８，２６，２５，２２，２１，１９，１４，１３，１１，７｝のうちのＪ’個である請求項２６または２７に記載の装置。
【請求項２９】
復号装置であって、前記復号装置は、
請求項２１乃至２４のいずれか一項に記載の方法を実施するように構成された少なくとも１つのプロセッサ
を備える、復号装置。
【請求項３０】
前記装置は、前記少なくとも１つのプロセッサによって実行されるべきプログラムを記憶するように構成された少なくとも１つのメモリをさらに備える請求項２９に記載の装置。
【請求項３１】
コンピュータ可読記憶媒体であって、前記媒体はコンピュータ実行可能命令を記憶し、送信デバイスの少なくとも１つのプロセッサが前記コンピュータ実行可能命令を実行したとき、前記送信デバイスは、請求項１乃至９のいずれか一項に記載の符号化方法を実行する、コンピュータ可読記憶媒体。
【請求項３２】
コンピュータ可読記憶媒体であって、前記媒体はコンピュータ実行可能命令を記憶し、受信デバイスの少なくとも１つのプロセッサが前記コンピュータ実行可能命令を実行したとき、前記受信デバイスは、請求項２１乃至２４のいずれか一項に記載の復号方法を実行する、コンピュータ可読記憶媒体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、通信技術に関し、特に、ポーラー（ｐｏｌａｒ）コード符号化方法および装置、ならびにポーラーコード復号方法および装置に関する。
【背景技術】
【０００２】
ポーラーコードは、２００８年にＥ．Ａｒｉｋａｎによって提案された新しいタイプのチャネル符号化である。ポーラーコードは、チャネル分極に基づいて設計されており、チャネル容量を達成するために厳密な数学的方法を通して証明されることができる最初の建設的な符号化方式である。ポーラーコードは線形ブロックコードである。ポーラーコードの生成行列はＧNであり、ポーラーコードの符号化処理は
【０００３】
【数１】
2019533946.tif 000086
【０００４】
であり、
【０００５】
【数２】
2019533946.tif 000087
【０００６】
は長さＮ（すなわち、コード長）のバイナリ行ベクトルであり、ＧNはＮ×Ｎ行列であり、
【０００７】
【数３】
2019533946.tif 000088
【０００８】
である。ここで、
【０００９】
【数４】
2019533946.tif 000089
【００１０】
であり、
【００１１】
【数５】
2019533946.tif 000090
【００１２】
はｌｏｇ2Ｎ個の行列Ｆ2のクロネッカー（Ｋｒｏｎｅｃｋｅｒ）積として定義される。
【００１３】
【数６】
2019533946.tif 000091
【００１４】
ポーラーコード符号化処理では、
【００１５】
【数７】
2019533946.tif 000092
【００１６】
中のいくつかのビットは、情報を搬送するために使用され、情報ビットと呼ばれ、これらのビットのインデックスセットはＡとしてマークされる。他のビットは、受信端部および送信端部によって事前に合意された（固定ビットと呼ばれる）固定値に設定され、これらのビットのインデックスセットはＡの相補セットＡCによって表される。概して、これらの固定ビットは通常０に設定される。固定ビットシーケンスが、受信端部および送信端部によって事前に合意されたようにランダムに設定され得る。したがって、ポーラーコードの符号化出力は
【００１７】
【数８】
2019533946.tif 000093
【００１８】
として簡略化され得る。ここで、ｕAは
【００１９】
【数９】
2019533946.tif 000094
【００２０】
中の情報ビットセットであり、ｕAは長さＫの行ベクトルであり、言い換えれば、｜Ａ｜＝Ｋであり、｜・｜はセット中の要素の量を表し、Ｋは情報ブロックサイズである。ＧN（Ａ）は、セットＡ中のインデックスに対応する行列ＧN中の行から取得された部分行列であり、ＧN（Ａ）はＫ×Ｎ行列である。ポーラーコード構築処理は、セットＡを選択する処理であり、ポーラーコード性能を決定する。
【００２１】
ポーラーコード性能を改善するために、通常は最初に情報ビット上でチェックプリコーディングが実施され、次いでポーラー符号化が実施される。ＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ、巡回冗長検査）カスケードポーラー符号化およびＰＣ（Ｐａｒｉｔｙ  Ｃｈｅｃｋ、パリティチェック）カスケードポーラー符号化という、２つの通例のチェックプリコーディング様式がある。ＣＲＣビットとＰＣビットの両方はアシスタントビット（assistant bit）であると考えられ得る。概して、ＣＲＣビットは、特殊な情報ビットと通常見なされ、情報ビットよりも信頼できるサブチャネル上に配置されるが、ＰＣビット位置選択はまだ定義されていない。従来技術では、アシスタントビット位置は通常、通常リアルタイムで計算される各サブチャネルの信頼性または行重みに基づいて判定され、これは時間がかかり、迅速な実装に寄与しない。本実施形態は、符号化遅延または復号遅延を低減するために、アシスタントビット位置を迅速に判定するための解決策を提供する。
【発明の概要】
【００２２】
本出願は、ＰＣビットを含む第２タイプアシスタントビットの位置を迅速に判定するための、ポーラーコード符号化方法および装置、ならびにポーラーコード復号方法および装置を提供する。
【００２３】
本出願の第１の態様は符号化方法を提供する。符号化処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、符号化方法は、
Ｋ個の情報ビット、Ｊ個の第１タイプアシスタントビット、およびＪ’個の第２タイプアシスタントビットを送信するために送信デバイスによってＭ個のサブチャネルからＫ’個のサブチャネルを選択するステップであって、Ｋ’個のサブチャネルのいずれか１つの信頼性が、残りのＭ−Ｋ’個のサブチャネルのいずれか１つの信頼性以上である、ステップと、
Ｊ個の第１タイプアシスタントビットに対応するサブチャネルの位置、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルの位置、およびＫ個の情報ビットに対応するサブチャネルの位置に基づいて送信デバイスによって、符号化されるべきシーケンス上でポーラー符号化を実施するステップと、
送信デバイスによって、符号化されたシーケンスを送るステップと
を含む。
【００２４】
この解決策では、Ｊ’個の第２タイプアシスタントビットは、信頼性ランキングもしくはサブチャネル番号ランキングまたは事前記憶された表に基づいて直接選択され、したがって、迅速な位置特定が実装されることができ、符号化遅延および復号遅延が効果的に低減されることができる。
【００２５】
可能な一実装では、Ｎ＞Ｍであるとき、本方法は、送信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択するステップをさらに含む。
【００２６】
可能な一実装では、
第２タイプアシスタントビットの量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である。
【００２７】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。この方法は、より単純でより直観的である。
【００２８】
可能な一実装では、送信デバイスは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、Ｊ’個の番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００２９】
可能な一実装では、事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である。
【００３０】
このテーブルルックアップ様式では、リアルタイム行重み計算および信頼性計算のオーバーヘッドが回避され、符号化処理が加速され、計算オーバーヘッドおよび遅延が低減される。
【００３１】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、Ｋ’個のサブチャネルの最小の行重みである。
【００３２】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｈｍｉｎは、Ｋ’個のサブチャネルの最小のハミング重みであり、最小のハミング重みＨｍｉｎ＝ｌｏｇ2Ｗｍｉｎである。
【００３３】
可能な一実装では、Ｗｍｉｎ＝２t+Dであり、Ｄは定数であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である。
【００３４】
可能な一実装では、Ｄ＝０である。
【００３５】
可能な一実装では、送信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす。
【００３６】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【００３７】
可能な一実装では、送信デバイスは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、送信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、事前記憶された表は、Ｗｍｉｎと、異なるマザーコード長におけるＴ個の行重み遷移点と、Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｔは正の整数である。
【００３８】
可能な一実装では、事前記憶された表は、表４の一部または全部の内容である。
【００３９】
可能な一実装では、Ｗｍｉｎが判定された後に、本方法は、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択するステップをさらに含み、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００４０】
可能な一実装では、Ｗｍｉｎが判定された後に、本方法は、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択するステップをさらに含み、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００４１】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である。
【００４２】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である。
【００４３】
可能な一実装では、送信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、Ｊ’個の位置番号に対応するサブチャネルが、Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う。
【００４４】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【００４５】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である。
【００４６】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である。
【００４７】
可能な一実装では、Ｊ’個の位置番号に対応するサブチャネル番号はＮ−Ｘであり、ＸはＪ’個の位置番号である。
【００４８】
可能な一実装では、第１タイプアシスタントビットはＣＲＣビットである。
【００４９】
可能な一実装では、第２タイプアシスタントビットはＰＣビットである。
【００５０】
本出願の第２の態様は復号方法を提供する。復号処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、復号方法は、
マザーコード長Ｎ、コード長Ｍ、および情報ビットの量Ｋに基づいて、情報ビット、第１タイプアシスタントビット、および第２タイプアシスタントビットの位置を受信デバイスによって判定するステップであって、Ｎが２の整数乗であり、ＭおよびＫが正の整数である、ステップと、
情報ビット、パンクチャドビット、第１タイプアシスタントビット、および第２タイプアシスタントビットの位置に基づいて、復号されるべきシーケンスを復号するステップと
を含む。
【００５１】
可能な一実装では、Ｎ＞Ｍであるとき、本方法は、受信デバイスによって、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択するステップをさらに含む。
【００５２】
可能な一実装では、
第２タイプアシスタントビットの量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である。
【００５３】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。
【００５４】
可能な一実装では、受信デバイスは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、Ｊ’個の番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００５５】
可能な一実装では、事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である。
【００５６】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、Ｋ’個のサブチャネルの最小の行重みである。
【００５７】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｈｍｉｎは、Ｋ’個のサブチャネルの最小のハミング重みであり、最小のハミング重みＨｍｉｎ＝ｌｏｇ2Ｗｍｉｎである。
【００５８】
可能な一実装では、Ｗｍｉｎ＝２t+Dであり、Ｄは定数であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である。
【００５９】
可能な一実装では、Ｄ＝０である。
【００６０】
可能な一実装では、受信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす。
【００６１】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【００６２】
可能な一実装では、受信デバイスは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、受信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、事前記憶された表は、Ｗｍｉｎと、異なるマザーコード長におけるＴ個の行重み遷移点と、Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｔは正の整数である。
【００６３】
可能な一実装では、事前記憶された表は、表４の一部または全部の内容である。
【００６４】
可能な一実装では、Ｗｍｉｎが判定された後に、本方法は、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択するステップをさらに含み、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００６５】
可能な一実装では、Ｗｍｉｎが判定された後に、本方法は、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択するステップをさらに含み、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００６６】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である。
【００６７】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である。
【００６８】
可能な一実装では、受信デバイスは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持の整数化した商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、Ｊ’個の位置番号に対応するサブチャネルが、Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う。
【００６９】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【００７０】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である。
【００７１】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である。
【００７２】
可能な一実装では、Ｊ’個の位置番号に対応するサブチャネル番号はＮ−Ｘであり、ＸはＪ’個の位置番号である。
【００７３】
可能な一実装では、第１タイプアシスタントビットはＣＲＣビットである。
【００７４】
可能な一実装では、第２タイプアシスタントビットはＰＣビットである。
【００７５】
本出願の第３の態様は符号化装置を提供する。符号化処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、符号化装置は、
符号化されるべきシーケンス上でポーラー符号化を実施するように構成された符号化モジュール４１であって、ポーラーコードのマザーコード長がＮであり、符号化されるべきシーケンスが、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、および情報ビットを含む、符号化モジュール４１と、
凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、および情報ビットに対応するサブチャネルを判定するように構成された判定モジュール４２であって、判定モジュール４２が、第１タイプアシスタントビットおよび第２タイプアシスタントビットの値を判定するようにさらに構成された、判定モジュール４２と、
符号化されたシーケンスを送るように構成された送信モジュール４３と
を含む。
【００７６】
可能な一実装では、Ｎ＞Ｍであるとき、判定モジュールは、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択する。
【００７７】
可能な一実装では、
第２タイプアシスタントビットの量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である。
【００７８】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。
【００７９】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、Ｊ’個の番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００８０】
可能な一実装では、事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である。
【００８１】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、Ｋ’個のサブチャネルの最小の行重みである。
【００８２】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｈｍｉｎは、Ｋ’個のサブチャネルの最小のハミング重みであり、最小のハミング重みＨｍｉｎ＝ｌｏｇ2Ｗｍｉｎである。
【００８３】
可能な一実装では、Ｗｍｉｎ＝２t+Dであり、Ｄは定数であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である。
【００８４】
可能な一実装では、Ｄ＝０である。
【００８５】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす。
【００８６】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【００８７】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、判定モジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、事前記憶された表は、Ｗｍｉｎと、異なるマザーコード長におけるＴ個の行重み遷移点と、Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｔは正の整数である。
【００８８】
可能な一実装では、事前記憶された表は、表４の一部または全部の内容である。
【００８９】
可能な一実装では、Ｗｍｉｎを判定した後に、判定モジュールは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００９０】
可能な一実装では、Ｗｍｉｎを判定した後に、判定モジュールは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【００９１】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である。
【００９２】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である。
【００９３】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持の整数化した商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、Ｊ’個の位置番号に対応するサブチャネルが、Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う。
【００９４】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【００９５】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である。
【００９６】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である。
【００９７】
可能な一実装では、Ｊ’個の位置番号に対応するサブチャネル番号はＮ−Ｘであり、ＸはＪ’個の位置番号である。
【００９８】
可能な一実装では、第１タイプアシスタントビットはＣＲＣビットである。
【００９９】
可能な一実装では、第２タイプアシスタントビットはＰＣビットである。
【０１００】
本出願の第４の態様は受信装置を提供する。復号処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、受信装置は、
復号されるべきシーケンスを取得するように構成された取得モジュール５１と、
凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成された判定モジュール５２と、
受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するように構成された復号モジュール５３と
を含む。
【０１０１】
可能な一実装では、Ｎ＞Ｍであるとき、判定モジュールは、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択する。
【０１０２】
可能な一実装では、
第２タイプアシスタントビットの量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である。
【０１０３】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。
【０１０４】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、Ｊ’個の番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１０５】
可能な一実装では、事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である。
【０１０６】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、Ｋ’個のサブチャネルの最小の行重みである。
【０１０７】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｈｍｉｎは、Ｋ’個のサブチャネルの最小のハミング重みであり、最小のハミング重みＨｍｉｎ＝ｌｏｇ2Ｗｍｉｎである。
【０１０８】
可能な一実装では、Ｗｍｉｎ＝２t+Dであり、Ｄは定数であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である。
【０１０９】
可能な一実装では、Ｄ＝０である。
【０１１０】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす。
【０１１１】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【０１１２】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、判定モジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、事前記憶された表は、Ｗｍｉｎと、異なるマザーコード長におけるＴ個の行重み遷移点と、Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｔは正の整数である。
【０１１３】
可能な一実装では、事前記憶された表は、表４の一部または全部の内容である。
【０１１４】
可能な一実装では、Ｗｍｉｎを判定した後に、判定モジュールは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１１５】
可能な一実装では、Ｗｍｉｎを判定した後に、判定モジュールは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１１６】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である。
【０１１７】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である。
【０１１８】
可能な一実装では、判定モジュールは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、Ｊ’個の位置番号に対応するサブチャネルが、Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う。
【０１１９】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【０１２０】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である。
【０１２１】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である。
【０１２２】
可能な一実装では、Ｊ’個の位置番号に対応するサブチャネル番号はＮ−Ｘであり、ＸはＪ’個の位置番号である。
【０１２３】
可能な一実装では、第１タイプアシスタントビットはＣＲＣビットである。
【０１２４】
可能な一実装では、第２タイプアシスタントビットはＰＣビットである。
【０１２５】
本出願の第５の態様は符号化装置を提供する。符号化処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、符号化装置は、
実行命令を記憶するように構成されたメモリ１１０１と、
メモリに記憶された実行命令を実行するように構成されたプロセッサ１１０２であって、プロセッサが、符号化されるべきシーケンス上でポーラー符号化を実施するように構成され、ポーラーコードのマザーコード長がＮであり、符号化されるべきシーケンスが、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、および情報ビットを含む、プロセッサ１１０２と
を含み、
プロセッサは、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、および情報ビットに対応するサブチャネルを判定するようにさらに構成され、プロセッサは、第１タイプアシスタントビットおよび第２タイプアシスタントビットの値を判定するようにさらに構成される。
【０１２６】
可能な一実装では、プロセッサがハードウェアによって実装されたとき、メモリは必要とされないことがある。
【０１２７】
可能な一実装では、符号化装置の送信機は、符号化されたシーケンスを送るように構成される。
【０１２８】
可能な一実装では、Ｎ＞Ｍであるとき、プロセッサは、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択する。
【０１２９】
可能な一実装では、
第２タイプアシスタントビットの量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である。
【０１３０】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。
【０１３１】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、Ｊ’個の番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１３２】
可能な一実装では、事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である。
【０１３３】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、Ｋ’個のサブチャネルの最小の行重みである。
【０１３４】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｈｍｉｎは、Ｋ’個のサブチャネルの最小のハミング重みであり、最小のハミング重みＨｍｉｎ＝ｌｏｇ2Ｗｍｉｎである。
【０１３５】
可能な一実装では、Ｗｍｉｎ＝２t+Dであり、Ｄは定数であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である。
【０１３６】
可能な一実装では、Ｄ＝０である。
【０１３７】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす。
【０１３８】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【０１３９】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、事前記憶された表は、Ｗｍｉｎと、異なるマザーコード長におけるＴ個の行重み遷移点と、Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｔは正の整数である。
【０１４０】
可能な一実装では、事前記憶された表は、表４の一部または全部の内容である。
【０１４１】
可能な一実装では、Ｗｍｉｎを判定した後に、プロセッサは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１４２】
可能な一実装では、Ｗｍｉｎを判定した後に、プロセッサは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１４３】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である。
【０１４４】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である。
【０１４５】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、Ｊ’個の位置番号に対応するサブチャネルが、Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う。
【０１４６】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【０１４７】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である。
【０１４８】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である。
【０１４９】
可能な一実装では、Ｊ’個の位置番号に対応するサブチャネル番号はＮ−Ｘであり、ＸはＪ’個の位置番号である。
【０１５０】
可能な一実装では、第１タイプアシスタントビットはＣＲＣビットである。
【０１５１】
可能な一実装では、第２タイプアシスタントビットはＰＣビットである。
【０１５２】
本出願の第６の態様は復号装置を提供する。復号処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’であり、復号装置は、
実行命令を記憶するように構成されたメモリ１２０１であって、メモリがフラッシュ（フラッシュメモリ）であり得る、メモリ１２０１と、
メモリに記憶された実行命令を実行するように構成されたプロセッサ１２０２であって、プロセッサが、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成され、プロセッサが、受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するようにさらに構成された、プロセッサ１２０２と
を含む。
【０１５３】
可能な一実装では、プロセッサがハードウェアによって実装されたとき、メモリは必要とされないことがある。
【０１５４】
可能な一実装では、本装置は、復号されるべき信号または復号されるべきシーケンスを受信するように構成された受信機をさらに含む。
【０１５５】
可能な一実装では、Ｎ＞Ｍであるとき、プロセッサは、パンクチャドサブチャネルとしてマザーコードシーケンス中のＮ−Ｍビットに対応するサブチャネルを選択する。
【０１５６】
可能な一実装では、
第２タイプアシスタントビットの量Ｊ’は事前構成されるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数であるか、または
第２タイプアシスタントビットの量Ｊ’はＪ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）を満たし、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、もしくは四捨五入演算を表し、Ｃは一定の整数である。
【０１５７】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。
【０１５８】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいて、左から右への順序で、事前記憶された表からパンクチャドサブチャネルのものでないＪ’個の番号を連続的に選択し、Ｊ’個の番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１５９】
可能な一実装では、事前記憶された表は、表１の一部もしくは全部の内容または表２の一部もしくは全部の内容である。
【０１６０】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中の行重みＷｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｗｍｉｎは、Ｋ’個のサブチャネルの最小の行重みである。
【０１６１】
可能な一実装では、Ｊ’個の第２タイプアシスタントビットに対応するサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中のハミング重みＨｍｉｎをもつサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルであり、Ｈｍｉｎは、Ｋ’個のサブチャネルの最小のハミング重みであり、最小のハミング重みＨｍｉｎ＝ｌｏｇ2Ｗｍｉｎである。
【０１６２】
可能な一実装では、Ｗｍｉｎ＝２t+Dであり、Ｄは定数であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、Ｔは正の整数である。
【０１６３】
可能な一実装では、Ｄ＝０である。
【０１６４】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスを選択し、事前記憶された表は、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たす。
【０１６５】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【０１６６】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいてＷｍｉｎを判定し、特に、プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応するＷｍｉｎを選択し、事前記憶された表は、Ｗｍｉｎと、異なるマザーコード長におけるＴ個の行重み遷移点と、Ｔ個の行重み遷移点と１対１の対応にあるサブチャネル量との間の対応を表すために使用され、Ｋ’はＫt≦Ｋ’＜Ｋt-1を満たし、Ｋtは、第ｔの行重み遷移点に対応するサブチャネル量であり、ｔ＝１、２、…、またはＴであり、ｔは、Ｋ’に対応する行重み遷移点インデックスであり、Ｔは正の整数である。
【０１６７】
可能な一実装では、事前記憶された表は、表４の一部または全部の内容である。
【０１６８】
可能な一実装では、Ｗｍｉｎを判定した後に、プロセッサは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１６９】
可能な一実装では、Ｗｍｉｎを判定した後に、プロセッサは、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号を保持し、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択し、Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０１７０】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表５の一部もしくは全部の内容または表６の一部もしくは全部の内容である。
【０１７１】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表７の一部もしくは全部の内容または表８の一部もしくは全部の内容である。
【０１７２】
可能な一実装では、プロセッサは、Ｋ’およびＮに基づいて、事前記憶された表からＫ’に対応する行重み遷移点インデックスｔを選択することであって、事前記憶された表が、行重み遷移点インデックスと、異なるマザーコード長におけるＴ個の行重み遷移点との間の対応を表すために使用され、Ｔが正の整数であり、Ｋ’がＫt≦Ｋ’＜Ｋt-1を満たす、選択することと、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスを選択し、位置番号シーケンスをＮｍａｘ／Ｎで除算し、整数の商を保持し、左から右への順序で、保持された整数の商からパンクチャドサブチャネルのものでないＪ’個の位置番号を連続的に選択することであって、Ｊ’個の位置番号に対応するサブチャネルが、Ｊ’個の第２タイプアシスタントビットを送信するために使用される、選択することとを行う。
【０１７３】
可能な一実装では、事前記憶された表は、表３の一部または全部の内容である。
【０１７４】
可能な一実装では、Ｎｍａｘ＝５１２であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表９の一部もしくは全部の内容または表１０の一部もしくは全部の内容である。
【０１７５】
可能な一実装では、Ｎｍａｘ＝１０２４であり、異なるインデックスに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンスは、表１１の一部もしくは全部の内容または表１２の一部もしくは全部の内容である。
【０１７６】
可能な一実装では、Ｊ’個の位置番号に対応するサブチャネル番号はＮ−Ｘであり、ＸはＪ’個の位置番号である。
【０１７７】
可能な一実装では、第１タイプアシスタントビットはＣＲＣビットである。
【０１７８】
可能な一実装では、第２タイプアシスタントビットはＰＣビットである。
【０１７９】
本出願の第７の態様はコンピュータ可読記憶媒体を提供する。コンピュータ可読記憶媒体はコンピュータ実行可能命令を記憶し、送信デバイスの少なくとも１つのプロセッサがコンピュータ実行可能命令を実行したとき、送信デバイスは、第１の態様または第１の態様の様々な実装において提供されるデータ符号化方法を実行する。
【０１８０】
本出願の第８の態様はコンピュータ可読記憶媒体を提供する。コンピュータ可読記憶媒体はコンピュータ実行可能命令を記憶し、受信デバイスの少なくとも１つのプロセッサがコンピュータ実行可能命令を実行したとき、受信デバイスは、第２の態様または第２の態様の様々な実装において提供されるデータ復号方法を実行する。
【０１８１】
本出願の第９の態様はコンピュータプログラム製品を提供する。コンピュータプログラム製品はコンピュータ実行可能命令を含み、コンピュータ実行可能命令はコンピュータ可読記憶媒体に記憶される。送信デバイスの少なくとも１つのプロセッサは、コンピュータ可読記憶媒体からコンピュータ実行可能命令を読み取り得、少なくとも１つのプロセッサはコンピュータ実行可能命令を実行し、それにより、送信デバイスは、第１の態様または第１の態様の様々な実装において提供されるデータ符号化方法を実装する。
【０１８２】
本出願の第１０の態様はコンピュータプログラム製品を提供する。コンピュータプログラム製品はコンピュータ実行可能命令を含み、コンピュータ実行可能命令はコンピュータ可読記憶媒体に記憶される。受信デバイスの少なくとも１つのプロセッサは、コンピュータ可読記憶媒体からコンピュータ実行可能命令を読み取り得、少なくとも１つのプロセッサはコンピュータ実行可能命令を実行し、それにより、受信デバイスは、第２の態様または第２の態様の様々な実装において提供されるデータ復号方法を実装する。
【図面の簡単な説明】
【０１８３】
【図１】本出願によるデータ符号化方法またはデータ復号方法のシステムアーキテクチャの概略図である。
【０１８４】
【図２】本出願によるデータ符号化方法の実施形態１の概略フローチャートである。
【０１８５】
【図３】本出願によるデータ復号方法の実施形態１の概略フローチャートである。
【０１８６】
【図４】本出願による符号化装置の一実施形態の概略構造図である。
【０１８７】
【図５】本出願による受信装置の一実施形態の概略構造図である。
【０１８８】
【図６】本出願による符号化エンティティ装置の一実施形態の概略構造図である。
【０１８９】
【図７】本出願による復号エンティティ装置の一実施形態の概略構造図である。
【発明を実施するための形態】
【０１９０】
概して、ＣＲＣビットは第１タイプアシスタントビットと見なされてよく、ＰＣビットなどは第２タイプアシスタントビットと見なされる。いくつかの場合には、いくつかのＣＲＣビットは第２タイプアシスタントビットと見なされてもよく、これは本明細書では限定されない。
【０１９１】
アシスタントビット位置を判定するためにリアルタイム計算および探索を通して最小の行重みＷｍｉｎが判定されたときに引き起こされる遅延を回避するために、本出願は、事前記憶された表に基づいてアシスタントビット位置を判定するための方法を提供する。特に、（分極重み、ガウス近似、および他のタイプの信頼性を含む）信頼性またはサブチャネル番号のみに基づいてアシスタントビットを選択するための方法がさらに使用され得る。特定の実装では、任意選択で、最小のハミング重みが判定され得る。最小のハミング重みＨｍｉｎは、Ｗｍｉｎを使用することによって計算され得、具体的には、Ｈｍｉｎ＝ｌｏｇ2Ｗｍｉｎであり、したがって、これら２つは本質的に等価である。概して、最小の行重みは、本出願では処理対象として使用されるが、もちろん、最小のハミング重みが処理対象として使用される様式も使用することができる。
【０１９２】
本出願の技術的解決策は、ＷｉＦｉおよび５Ｇなどの通信システムに適用することができる。図１は、本出願によるデータ送信方法またはデータ受信方法のシステムアーキテクチャの概略図である。図１に示されているように、システムアーキテクチャは、セルラーネットワーク中に（基地局などの）ネットワークデバイスおよび端末を含むか、またはＷｉＦｉアクセスポイント、ＷｉＦｉ端末などを含む。ネットワークデバイスの量および端末の量は、この解決策では限定されない。ネットワークデバイスが端末にダウンリンク信号を送信するとき、ポーラー符号化または他のチャネル符号化が実施され得る。ポーラーコード符号化はアップリンク送信においても使用されてもよい。後で提供される方法は、アップリンクデータ送信処理とダウンリンクデータ送信処理の両方において使用することができる。
【０１９３】
上記のアーキテクチャでは、ネットワークデバイスは、ネットワーク側の基地局であるかまたは基地局機能を提供することができる別のデバイスであり、端末デバイスに通信サービスを提供する。端末は、ユーザ側でアップリンクおよびダウンリンクデータ対話を実施する必要があるデバイス、たとえば、モバイルフォンまたはタブレットコンピュータである。特に、Ｄ２Ｄ（英語：Ｄｅｖｉｃｅ−ｔｏ−Ｄｅｖｉｃｅ、デバイス間）通信では、ネットワークデバイスは、基地局機能を受け持つ端末でであってもよい。加えて、基地局は、無線アクセスネットワーク（Ｒａｄｉｏ  Ａｃｃｅｓｓ  Ｎｅｔｗｏｒｋ、ＲＡＮ）デバイスとも呼ばれ、端末をワイヤレスネットワークに接続するデバイスである。上記のアーキテクチャでは、基地局は、ロングタームエボリューション（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ、ＬＴＥ）における発展型ノードＢ（Ｅｖｏｌｖｅｄ  Ｎｏｄｅ  Ｂ、ｅＮＢもしくはｅノードＢ）、リレー局、もしくはアクセスポイント、または５Ｇネットワーク中の基地局などであり得る。これは本明細書では限定されない。
【０１９４】
図２は、本出願によるポーラー符号化方法の概略フローチャートである。図２に示されているように、図１に示されている概略適用例図に基づいて、ネットワークデバイスと端末の両方が送信デバイスとして使用され得る。本方法は以下のステップを特に含む。
【０１９５】
２１０．マザーコード長Ｎ、コード長Ｍ、および情報ビット量Ｋに基づいて情報ビット、パンクチャドビット、ＣＲＣビット、およびＰＣビットの位置を判定し、Ｎが２の整数乗であり、ＭおよびＫが正の整数である。概して、ここでは、ＣＲＣビットは第１タイプアシスタントビットの一例であり、ＰＣビットは第２タイプアシスタントビットの一例である。
【０１９６】
いくつかの場合には、送信デバイスは、Ｎ、Ｍ、およびコードレートＲに基づいてこれらのビットの位置を判定することがあり、ＲはＲ＝Ｋ／Ｍを満たすことに留意されたい。
【０１９７】
ステップ２１０は以下のサブステップにさらに分割され得る。
【０１９８】
２１１．Ｎ個のサブチャネルの信頼性順序を取得する：（ａ）サブチャネル信頼性シーケンスを計算するかまたは取り出し、（ｂ）信頼性によってサブチャネルをランク付けして信頼性ランキングシーケンスＱを取得し、Ｑが、昇順で信頼性をランク付けすることによって取得されるサブチャネル番号シーケンスである。もちろん、Ｑは、代替として、降順で信頼性をランク付けすることによって取得されるサブチャネル番号シーケンスであり得る。概して、昇順のランキングが、本出願における説明のための例として使用される。
【０１９９】
２１２．パンクチャドサブチャネルとして、パンクチャドシーケンスの順序でＮ−Ｍ個のパンクチャドビットに対応するサブチャネルを選択する。このステップは、Ｎ＞Ｍであるときのみ実施さる。Ｎ＝Ｍであるとき、このステップはスキップされ得る。
【０２００】
２１３．（ａ）パラメータを計算するかまたは取り出す：アシスタントビットの行重みＷｍｉｎを判定し、Ｗｍｉｎが、（情報ビット、ＣＲＣビット、およびＰＣビットを含む）Ｋ’ビットに対応する最小の行重みであり、Ｋ’＝Ｋ＋Ｊ＋Ｊ’であり、
（ｂ）パラメータを計算するかまたは取り出す：ＣＲＣビットの量ＪおよびＰＣビットの量Ｊ’を判定する。
【０２０１】
２１４．ＰＣビットおよびＣＲＣビットの位置を判定する。
【０２０２】
２１５．情報ビットを送信するために信頼性の降順でＫ個のサブチャネルを選択し、パンクチャドビット、ＰＣビット、およびＣＲＣビットの位置がスキップされる。
【０２０３】
２１６．凍結ビットの位置として非パンクチャドサブチャネルのすべての残りの選択されない位置を使用する。
【０２０４】
ステップ２１５とステップ２１６は交換され得ることに留意されたい。具体的には、凍結ビットの位置が最初に選択され、すなわち、凍結ビットのサブチャネルとして信頼性の昇順でＮＫ’個のサブチャネルが選択され、パンクチャドビット、ＰＣビット、およびＣＲＣビットの位置がスキップされる。非パンクチャドサブチャネルの残りの位置は情報ビットの位置として使用される。
【０２０５】
２２０．符号化されるべき情報ビットシーケンス上でＣＲＣ符号化を実施し、取得されたＣＲＣビットをＣＲＣビットの選択された位置に挿入する。
【０２０６】
２３０．第２タイプアシスタントビット（たとえば、ＰＣビット）の値を計算し、選択された位置にＰＣビットを挿入して、符号化されるべきシーケンスを取得する。
【０２０７】
２４０．符号化されるべきビットシーケンス上でＡｒｉｋａｎポーラー符号化を実施する。
【０２０８】
２５０．パンクチャドビットの選択された位置に基づいてレートマッチングを実施する。本出願では、パンクチャおよび短縮は区別されないことに留意されたい。これら２つの間の差異は本出願の内容に関係しないので、説明ではパンクチャドビットが使用される。
【０２０９】
対応して、図３は、本出願によるポーラー復号方法の概略フローチャートである。図３に示されているように、図１に示されている概略適用例図に基づいて、ネットワークデバイスと端末の両方が受信デバイスとして使用され得る。本方法は以下のステップを特に含む。
【０２１０】
３１０．マザーコード長Ｎ、コード長Ｍ、および情報ビット量Ｋに基づいて情報ビット、パンクチャドビット、ＣＲＣビット、およびＰＣビットの位置を判定し、Ｎが２の整数乗であり、ＭおよびＫが正の整数である。同様に、概して、ここでは、ＣＲＣビットは第１タイプアシスタントビットの一例であり、ＰＣビットは第２タイプアシスタントビットの一例である。
【０２１１】
いくつかの場合には、受信デバイスは、Ｎ、Ｍ、およびコードレートＲに基づいてこれらのビットの位置を判定することがあり、ＲはＲ＝Ｋ／Ｍを満たすことに留意されたい。
【０２１２】
ステップ３１０は以下のサブステップにさらに分割され得る。
【０２１３】
３１１．Ｎ個のサブチャネルの信頼性順序を取得する：（ａ）サブチャネル信頼性シーケンスを計算するかまたは取り出し、（ｂ）信頼性ランキングシーケンスＱを取得し、Ｑが、昇順で信頼性をランク付けすることによって取得されるサブチャネル番号シーケンスである。もちろん、Ｑは、代替として、降順で信頼性をランク付けすることによって取得されるサブチャネル番号シーケンスであり得る。概して、昇順のランキングが、本出願における説明のための例として使用される。
【０２１４】
３１２．パンクチャドサブチャネルとして、パンクチャドシーケンスの順序でＮ−Ｍ個のパンクチャドビットに対応するサブチャネルを選択する。このステップは、Ｎ＞Ｍであるときのみ実施さる。Ｎ＝Ｍであるとき、このステップはスキップされ得る。送信端部におけるのと同様に、ここではパンクチャおよび短縮は区別されず、説明ではパンクチャドビットが使用される。
【０２１５】
３１３．（ａ）パラメータを計算するかまたは取り出す：アシスタントビットの行重みＷｍｉｎを判定し、Ｗｍｉｎが、（情報ビット、ＣＲＣビット、およびＰＣビットを含む）Ｋ’ビットに対応する最小の行重みであり、Ｋ’＝Ｋ＋Ｊ＋Ｊ’であり、
（ｂ）パラメータを計算するかまたは取り出す：ＣＲＣビットの量ＪおよびＰＣビットの量Ｊ’を判定する。
【０２１６】
３１４．ＰＣビットおよびＣＲＣビットの位置を判定する。
【０２１７】
３１５．情報ビットを送信するために信頼性の降順でＫ個のサブチャネルを選択し、パンクチャドビット、ＰＣビット、およびＣＲＣビットの位置がスキップされる。
【０２１８】
３１６．凍結ビットの位置として非パンクチャドサブチャネルのすべての残りの選択されない位置を使用する。
【０２１９】
送信端部と同様に、ステップ３１５とステップ３１６は交換され得る。具体的には、凍結ビットの位置が最初に選択され、すなわち、凍結ビットのサブチャネルとして信頼性の昇順でＮＫ’個のサブチャネルが選択され、パンクチャドビット、ＰＣビット、およびＣＲＣビットの位置がスキップされる。非パンクチャドサブチャネルの残りの位置は情報ビットの位置として使用される。
【０２２０】
３２０．復号されるべきシーケンス上でＡｒｉｋａｎポーラー復号を実施し、復号されたシーケンスを出力する。
【０２２１】
ステップ２１３およびステップ３１３において、ＣＲＣビットの量Ｊは通常プリセットされる。たとえば、Ｊは通常、１６または２４である。もちろん、Ｊは一時的に指定され得る。ＰＣビット（または第２タイプアシスタントビット）の量Ｊ’は、事前構成され得るか、または以下の式のうちの１つを使用することよって計算され得、ｉｎｔｅｇｅｒ（）は切り上げ演算、切り捨て演算、または四捨五入演算を表し、Ｃは一定の整数であり、たとえば、Ｃ＝０、１、−１、２、または−２である。
【０２２２】
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ）＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｎ−Ｋ−Ｊ）＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ，Ｋ））＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｎ−Ｋ−Ｊ，Ｋ））＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ）＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（Ｍ−Ｋ−Ｊ）＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ，Ｋ））＋Ｃ）、または
Ｊ’＝ｉｎｔｅｇｅｒ（ｌｏｇ2（ｍｉｎ（Ｍ−Ｋ−Ｊ，Ｋ））＋Ｃ）
【０２２３】
概して、ＣＲＣビットは、通常、情報ビットとともに配置され、高い信頼性をもつサブチャネルを占有する。したがって、ステップ２１４およびステップ３１４では、第２タイプアシスタントビットの位置のみが考慮されることがあり、ステップ２１５およびステップ３１５ではＫ＋Ｊ個のサブチャネルが選択される。
【０２２４】
ステップ２１３、２１４、３１３、および３１４では、Ｗｍｉｎを取得し、Ｊ’個の第２タイプアシスタントビット（たとえば、ＰＣビット）の位置を選択するために、以下の方法が使用される。
【０２２５】
方法１：Ｊ’個の第２タイプアシスタントビットのサブチャネルは、パンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中でサブチャネル番号の降順にランク付けされた最初のＪ’個のサブチャネルであるか、またはパンクチャドサブチャネルでなく、Ｋ’個のサブチャネル中で信頼性の降順にランク付けされた最初のＪ’個のサブチャネルである。この様式では、Ｗｍｉｎは既知である必要がない。したがって、任意選択で、ステップ２１３の（ａ）は省略され得る。
【０２２６】
方法２：Ｊ’個の第２タイプアシスタントビットのサブチャネルは、Ｎ、Ｋ’、および事前記憶された表に基づいて判定される。ＮおよびＫ’に基づいて、対応する可能な第２タイプアシスタントビットサブチャネル番号シーケンスが、事前記憶された表中に発見され、パンクチャドサブチャネルのものでないＪ’個のサブチャネル番号が、左から右への順序で連続的に選択される。もちろん、ここでの左から右への順序は、表中の記憶フォーマットに関係する。具体的には、サブチャネル番号は、信頼性の降順にまたはサブチャネル番号の降順にランク付けされる。サブチャネル番号が昇順にランク付けされる場合、Ｊ’個のサブチャネル番号は、右から左への順序で選択される必要がある。しかしながら、最終的に選択することができるサブチャネルはこれら２つの順序において確実に一致するので、これは本実施形態の本質に影響を及ぼさない。これは以下の他の表において同様であり、詳細について再び説明されない。
【０２２７】
表１および表２は、１０２４以下の様々なマザーコード長における可能な第２タイプアシスタントビットサブチャネル番号シーケンスの例を示す。表１は、Ｎと、Ｋ’と、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビットサブチャネル番号との対応表であり、表２は、Ｎと、Ｋ’と、サブチャネル信頼性の降順でランク付けされた、可能な第２タイプアシスタントビットサブチャネル番号との対応表である。表１の例では、Ｋ’＝２０およびＮ＝３２である場合、可能な第２タイプアシスタントビットサブチャネル番号は、連続的に［２４，２０，１８，１７，１２，１０，９，６，５，３］である。Ｊ’＝３であり、サブチャネル２４が、パンクチャドビットに対応するサブチャネルである場合、［２０，１８，１７］が、第２タイプアシスタントビットを送信するために使用される選択されたＪ’個のサブチャネル番号である。
【０２２８】
方法３：Ｗｍｉｎ分布ルールからは、マザーコード長Ｎが与えられたとき、Ｋ’が増加すると、Ｗｍｉｎは漸進的に減少することを理解することができる。Ｗｍｉｎは２の整数乗にすぎないので、マザーコード長Ｎのポーラーコードでは、Ｗｍｉｎはｌｏｇ2Ｎ倍だけ減少され、ｌｏｇ2Ｎ個の遷移点に対応するＫ’の位置のみが事前記憶される必要がある。したがって、Ｋ’に対応する行重み遷移点Ｋtおよびこの行重み遷移点のインデックスｔは、Ｎ、Ｋ’、および事前記憶された表に基づいて判定され得、ここで、Ｋt≦Ｋ’＜Ｋt-1であり、およびＫ’≧Ｋ1である場合、ｔ＝１である。ここでの行重み遷移点Ｋtは以下のように定義され得る。シーケンスＱにおいて降順でランク付けされた第Ｋtのサブチャネルの行重みは、シーケンスＱにおいて降順でランク付けされたＫt−１個のサブチャネルの最小の行重みの１／２である。Ｋ’に対応するＷｍｉｎは、取得されたｔに基づいて計算される：Ｗｍｉｎ＝２t+D、ここで、Ｄは定数であり、たとえば、Ｄ＝０、０．５、または１、およびｔ＝１、２、…、またはＴ。
【０２２９】
たとえば、表３に示されているように、表３は、１０２４以下の異なるマザーコード長における行重み遷移点分布を示す。Ｋ’＝２０およびＮ＝３２が一例としてやはり使用される。Ｄ＝０である場合、遷移点番号ｔ＝２である。Ｗｍｉｎは、Ｗｍｉｎ＝２t＝４の式を使用することによって取得され得る。次いで、Ｊ’個の第２タイプアシスタントビットを送信するために、Ｋ’個のサブチャネル中で行重み４をもつサブチャネルから、パンクチャドサブチャネルでなく、サブチャネル番号の降順でランク付けされた最初のＪ’個のサブチャネル、またはパンクチャドサブチャネルでなく、信頼性の降順でランク付けされた最初のＪ’個のサブチャネルが選択される。
【０２３０】
方法４：さらに、Ｗｍｉｎは、方法３に基づくテーブルルックアップを通して直接選択される。Ｋ’に対応する行重み遷移点Ｋtおよび対応するＷｍｉｎは、Ｎ、Ｋ’、および事前記憶された表に基づいて判定される。たとえば、表４を参照すると、表４は、１０２４以下の異なるマザーコード長における行重み遷移点分布および対応するＷｍｉｎを示す。やはりＫ’＝２０およびＮ＝３２の例では、Ｗｍｉｎ＝４であり、それにより、オンライン計算ステップがスキップされることができ、リアルタイム計算量がさらに低減されることができる。次いで、Ｊ’個の第２タイプアシスタントビットを送信するために、Ｋ’個のサブチャネル中で行重みＷｍｉｎをもつサブチャネルから、パンクチャドサブチャネルでなく、サブチャネル番号の降順でランク付けされた最初のＪ’個のサブチャネル、またはパンクチャドサブチャネルでなく、信頼性の降順でランク付けされた最初のＪ’個のサブチャネルが選択される。
【０２３１】
方法５：Ｗｍｉｎ分布ルールについて探索することによって、記憶の負担がさらに低減されることができることを理解することができる。実際には、最大のマザーコード長における、Ｗｍｉｎと、可能な第２タイプアシスタントビット位置番号との間の対応表のみが記憶される必要があり、次いで、プリセットされたルールに従って第２タイプアシスタントビット位置が選択される。たとえば、Ｋ’に対応するＷｍｉｎが、上記の方法のうちの１つを使用することによってリアルタイム計算またはテーブルルックアップを通して最初に取得される。次いで、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎに対応するシーケンスがＮｍａｘ／Ｎで除算され、整数化した商が保持され、パンクチャドサブチャネルのものでないＪ’個の位置番号が、左から右への順序で、保持された整数の商から連続的に選択される。Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。このルールを満たす位置番号はサブチャネル番号の逆順であることに留意されたい。したがって、位置番号Ｘが取得された後に、第２タイプアシスタントビットのサブチャネル番号は、Ｎ−Ｘに基づいて取得される必要がある。
【０２３２】
たとえば、表５は、Ｎｍａｘ＝５１２の場合において、Ｗｍｉｎと、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。Ｋ’＝２４２およびＮ＝２５６が一例として使用され、表４を探索することによってＷｍｉｎ＝２が取得され得る。表５中のＷｍｉｎ＝２に対応する位置番号シーケンスは［２５６，３８４，４４８，４８０，４９６，５０４，５０８，５１０，５１１］であり、このシーケンス中の各要素はＮｍａｘ／Ｎ＝５１２／２５６＝２で除算され、したがって［１２８，１９２，２２４，２４０，２４８，２５２，２５４，２５５，２５５．５］が取得されることができる。非整数の商は削除され、整数の商が保持される。この場合、取得された対応する位置番号は［１２８，１９２，２２４，２４０，２４８，２５２，２５４，２５５］であり、対応するサブチャネル番号シーケンスは［１２８，６４，３２，１６，８，４，２，１］である。この結果は表１と完全に一致することを理解することができる。したがって、この様式では記憶空間がより効果的に節約されることができる。Ｊ’＝３であり、ここでの位置番号１９２がパンクチャドサブチャネルである場合、第２タイプアシスタントビット位置番号はＸ＝［１２８，２２４，２４０］であり、Ｊ’個の第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘ＝［１２８，３２，１６］である。
【０２３３】
方法６：この方法は方法５の原理と同様であるが、Ｎｍａｘに対応する位置番号シーケンスから位置番号を選択する様式がわずかに異なる。Ｗｍｉｎが判定された後に、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中の行重みＷｍｉｎ×Ｎｍａｘ／Ｎに対応するシーケンスのためにＮ以下の位置番号が保持され、左から右への順序で、Ｎ以下の保持された位置番号からパンクチャドサブチャネルのものでないＪ’個の位置番号が連続的に選択される。Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。
【０２３４】
方法５の例では、Ｋ’＝２４２、Ｎ＝２５６であり、対応するＷｍｉｎ＝２である。表５は、Ｗｍｉｎ＝２×Ｎｍａｘ／Ｎ＝２×２＝４をもつ位置番号シーケンスについて探索され、位置番号シーケンスは［１２８，１９２，２２４，２４０，２４８，２５２，２５４，２５５，３２０，３５２，３６８，３７６，３８０，３８２，３８３，４１６，４３２，４４０，４４４，４４６，４４７，４６４，４７２，４７６，４７８，４７９，４８８，４９２，４９４，４９５，５００，５０２，５０３，５０６，５０７，５０９］である。Ｎ＝２５６よりも大きい位置番号は削除され、［１２８，１９２，２２４，２４０，２４８，２５２  ２５４，２５５］が取得されることができ、したがって、対応するサブチャネル番号シーケンスは［１２８，６４，３２，１６，８，４，２，１］である。この結果は方法５および表１と完全に一致することを理解することができる。したがって、この様式でも記憶空間がより効果的に節約されることができる。
【０２３５】
同様に、表６は、Ｎｍａｘ＝５１２の場合において、Ｗｍｉｎと、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。表７は、Ｎｍａｘ＝１０２４の場合において、Ｗｍｉｎと、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。表８は、Ｎｍａｘ＝１０２４の場合において、Ｗｍｉｎと、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。これらの表は方法５および方法６にも適用可能である。
【０２３６】
方法７：方法５および方法６に基づいて、Ｗｍｉｎはブリッジ機能のみを果たすことを理解することができる。実際のシステムでは、Ｊ’個の第２タイプアシスタントビットの位置番号は、Ｗｍｉｎを計算または判定する必要なしに取得されることができる。詳細は以下の通りである。
【０２３７】
最大のマザーコード長における可能な第２タイプアシスタントビット位置番号と、遷移点インデックス番号との間の対応表のみがシステムに記憶される必要があり、次いで、プリセットされたルールに従ってＪ’個の第２タイプアシスタントビットの位置番号が選択される。たとえば、Ｋ’に対応する遷移点インデックス番号ｔが、上記の方法のうちの１つを使用することによってリアルタイム計算またはテーブルルックアップを通して最初に取得される。次いで、異なる行重みに対応するマザーコード長Ｎｍａｘの事前記憶された位置番号シーケンス中のインデックス番号ｔに対応するシーケンスがＮｍａｘ／Ｎで除算され、整数の商が保持され、パンクチャドサブチャネルのものでないＪ’個の位置番号が、左から右への順序で、保持された整数の商から連続的に選択される。Ｊ’個の位置番号に対応するサブチャネルは、Ｊ’個の第２タイプアシスタントビットを送信するために使用される。このルールを満たす位置番号はサブチャネル番号の逆順であることに留意されたい。したがって、位置番号Ｘが取得された後に、第２タイプアシスタントビットのサブチャネル番号は、Ｎ−Ｘに基づいて取得される必要がある。
【０２３８】
たとえば、表９は、Ｎｍａｘ＝５１２の場合において、インデックス番号と、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。Ｋ’＝２４２およびＮ＝２５６が一例としてやはり使用され、表３を探索することによってインデックス番号ｔ＝１が取得され得る。表９中のｔ＝１に対応する位置番号シーケンスは［２５６，３８４，４４８，４８０，４９６，５０４，５０８，５１０，５１１］であり、このシーケンス中の各要素はＮｍａｘ／Ｎ＝５１２／２５６＝２で除算され、したがって［１２８，１９２，２２４，２４０，２４８，２５２，２５４，２５５，２５５．５］が取得されることができる。非整数の商は削除され、整数の商が保持される。この場合、取得された対応する位置番号は［１２８，１９２，２２４，２４０，２４８，２５２，２５４，２５５］であり、対応するサブチャネル番号シーケンスは［１２８，６４，３２，１６，８，４，２，１］である。この結果は方法５、方法６、および表１と完全に一致することを理解することができる。
【０２３９】
同様に、表１０は、Ｎｍａｘ＝５１２の場合において、インデックス番号と、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。表１１は、Ｎｍａｘ＝１０２４の場合において、インデックス番号と、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。表１２は、Ｎｍａｘ＝１０２４の場合において、インデックス番号と、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応を示す。これらの表は方法５および方法６にも適用可能である。
【０２４０】
表５から表１２に示されている「Ｋ’の値範囲」はＮｍａｘにのみ適用可能であることに留意されたい。別のマザーコード長およびＫ’、Ｗｍｉｎ、または遷移点インデックス番号の間の関係は表３または表４に従う。
【０２４１】
実際に、表３および表４中の遷移点インデックス番号の値は、Ｋ’個のサブチャネルに対応する最小のハミング距離に厳密に等しいことを理解することができる。これは、Ｗｍｉｎの昇順でＫ’を判定する様式で表が作られるからであり、これにより、同じ列中のＫ’は同じＷｍｉｎに対応し、ｔ＝ｌｏｇ2Ｗｍｉｎが厳密に満たされることが保証される。
【０２４２】
加えて、表１から表１２に示されている異なるマザーコード長は例にすぎず、他のマザーコード長または他のランキング様式も、同様の様式でそのような表に作られてもよい。実際の適用例では、表中の一部の内容のみが使用されることがある。
【０２４３】
図４は、本出願によるポーラーコード符号化装置４０の概略図である。装置４０は、符号化モジュール４１、判定モジュール４２、および送信モジュール４３を含む。
【０２４４】
符号化モジュール４１は、符号化されるべきシーケンス上でポーラー符号化を実施するように構成され、ポーラーコードのマザーコード長はＮであり、符号化の後に取得されるシーケンス長はＭであり、符号化されるべきシーケンスは、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、パンクチャドビット、および情報ビットを含む。
【０２４５】
判定モジュール４２は、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成される。第２タイプアシスタントビットを選択するための方法は、限定はされないが、上記の実施形態のステップ２１３およびステップ２１４において説明された７つの方法を含む。判定モジュール４２は、第１タイプアシスタントビットおよび第２タイプアシスタントビットの値を判定するようにさらに構成される。
【０２４６】
送信モジュール４３は、符号化されたシーケンスを送るように構成される。
【０２４７】
符号化処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’である。
【０２４８】
Ｎ＝Ｍであるとき、パンクチャドビットはなく、パンクチャドビットのサブチャネルを判定する動作は実施される必要がない。
【０２４９】
第２タイプアシスタントビットの量Ｊ’がプリセットされないとき、判定モジュール４３は、Ｊ’の値を計算するようにさらに構成される。特定の方法は、限定はされないが、上記の実施形態のステップ２１３における方法を含む。
【０２５０】
特定のレートマッチング様式は本出願に関係しないので、レートマッチングモジュールなどは図に示されておらず、詳細について説明されないことに留意されたい。
【０２５１】
図５は、本出願によるポーラーコード復号装置５０の概略図である。装置５０は、取得モジュール５１、判定モジュール５２、および復号モジュール５３を含む。
【０２５２】
取得モジュール５１は、復号されるべきシーケンスを取得するように構成される。
【０２５３】
判定モジュール５２は、凍結ビット、第１タイプアシスタントビット、第２タイプアシスタントビット、パンクチャドビット、および情報ビットに対応するサブチャネルを判定するように構成される。第２タイプアシスタントビットを選択するための方法は、限定はされないが、上記の実施形態のステップ３１３およびステップ３１４において説明された７つの方法を含む。
【０２５４】
復号モジュール５３は、受信された復号されるべきシーケンス上でポーラー復号を実施して、復号されたシーケンスを取得するように構成され、ポーラーコードのマザーコード長はＮである。
【０２５５】
復号処理において使用されるマザーコード長はＮであり、コードレートはＲであり、符号化の後に取得されるコード長はＭであり、情報ビットの量はＫであり、第１タイプアシスタントビットの量はＪであり、第２タイプアシスタントビットの量はＪ’であり、Ｋ＋Ｊ＋Ｊ’＝Ｋ’である。
【０２５６】
第２タイプアシスタントビットの量Ｊ’がプリセットされないとき、判定モジュール５２は、Ｊ’の値を計算するようにさらに構成される。特定の方法は、限定はされないが、上記の実施形態のステップ３１３における方法を含む。
【０２５７】
図６は、本出願による符号化エンティティ装置１１００の概略図である。装置１１００は、メモリ１１０１およびプロセッサ１１０２を含む。
【０２５８】
メモリ１１０１は、実行命令を記憶するように構成される。メモリはフラッシュ（フラッシュメモリ）であり得る。
【０２５９】
プロセッサ１１０２は、メモリに記憶された実行命令を実行して、図２に示されている符号化方法のステップを実装するように構成される。詳細については、上記の方法実施形態における関係する説明を参照されたい。
【０２６０】
任意選択で、メモリ１１０１は、独立していることがあるか、またはプロセッサ１１０２と一体化され得る。
【０２６１】
プロセッサ１１０２がハードウェアによって、たとえば、論理回路または集積回路によって実装されたとき、プロセッサ１１０２は、インターフェースを使用することによって他のハードウェアに接続され、メモリは、この場合必要とされないことがある。
【０２６２】
メモリ１１０１が、プロセッサ１１０２から独立した構成要素であるとき、装置１１００は、
メモリとプロセッサとを接続するように構成されたバス１１０３をさらに含み得る。
【０２６３】
図６の符号化装置は、ポーラー符号化を通してプロセッサ１１０２によって符号化されたシーケンスを送るように構成された送信機（図に示されていない）をさらに含み得る。
【０２６４】
上記の送信デバイス中には、少なくとも１つのプロセッサがあり、この少なくとも１つのプロセッサは、メモリに記憶されたコンピュータ実行可能命令を実行するように構成され、それにより、送信デバイスは、通信インターフェースを使用することによって受信デバイスとデータを交換して、上記の様々な実装において提供される送信方法を実施する。
【０２６５】
図７は、本出願による復号エンティティ装置１２００の概略図である。装置１２００は、メモリ１２０１およびプロセッサ１２０２を含む。
【０２６６】
メモリ１２０１は、実行命令を記憶するように構成される。メモリはフラッシュ（フラッシュメモリ）であり得る。
【０２６７】
プロセッサ１２０２は、メモリに記憶された実行命令を実行して、図３に示されている復号方法のステップを実装するように構成される。詳細については、上記の方法実施形態における関係する説明を参照されたい。
【０２６８】
任意選択で、メモリ１２０１は、独立していることがあるか、またはプロセッサ１２０２と一体化され得る。
【０２６９】
プロセッサ１２０２がハードウェアによって、たとえば、論理回路または集積回路によって実装されたとき、プロセッサ１２０２は、インターフェースを使用することによって他のハードウェアに接続され、メモリは、この場合必要とされないことがある。
【０２７０】
図７の復号装置は、復号されるべき信号を受信し、復号されるべき信号をプロセッサ１２０２に送るように構成された受信機（図に示されていない）をさらに含み得る。
【０２７１】
上記の受信デバイス中には、少なくとも１つのプロセッサがあり、この少なくとも１つのプロセッサは、メモリに記憶されたコンピュータ実行可能命令を実行するように構成され、それにより、受信デバイスは、通信インターフェースを使用することによって送信デバイスとデータを交換して、上記の様々な実装において提供される受信方法を実施する。
【０２７２】
本出願は、コンピュータ可読記憶媒体をさらに提供する。コンピュータ可読記憶媒体はコンピュータ実行可能命令を記憶し、送信デバイスの少なくとも１つのプロセッサがコンピュータ実行可能命令を実行したとき、送信デバイスは、上記の様々な実装において提供されるデータ符号化方法を実行する。
【０２７３】
本出願は、コンピュータ可読記憶媒体をさらに提供する。コンピュータ可読記憶媒体はコンピュータ実行可能命令を記憶し、受信デバイスの少なくとも１つのプロセッサがコンピュータ実行可能命令を実行したとき、受信デバイスは、上記の様々な実装において提供されるデータ復号方法を実行する。
【０２７４】
本出願は、コンピュータプログラム製品をさらに提供する。コンピュータプログラム製品はコンピュータ実行可能命令を含み、コンピュータ実行可能命令はコンピュータ可読記憶媒体に記憶される。送信デバイスの少なくとも１つのプロセッサは、コンピュータ可読記憶媒体からコンピュータ実行可能命令を読み取り得、少なくとも１つのプロセッサはコンピュータ実行可能命令を実行し、それにより、送信デバイスは、上記の様々な実装において提供されるデータ符号化方法を実装する。
【０２７５】
本出願は、コンピュータプログラム製品をさらに提供する。コンピュータプログラム製品はコンピュータ実行可能命令を含み、コンピュータ実行可能命令はコンピュータ可読記憶媒体に記憶される。受信デバイスの少なくとも１つのプロセッサは、コンピュータ可読記憶媒体からコンピュータ実行可能命令を読み取り得、少なくとも１つのプロセッサはコンピュータ実行可能命令を実行し、それにより、受信デバイスは、上記の様々な実装において提供されるデータ復号方法を実装する。
【０２７６】
送信デバイスまたは受信デバイスの実施形態において、プロセッサは、中央処理ユニット（英語：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ、略してＣＰＵ）であり得るか、または別の汎用プロセッサ、デジタル信号プロセッサ（英語：Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ、略してＤＳＰ）、特定用途向け集積回路（英語：Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ、略してＡＳＩＣ）などであり得ることを理解されたい。汎用プロセッサはマイクロプロセッサであり得るか、またはプロセッサは任意の通常のプロセッサなどであり得る。本出願に関して開示される方法のステップは、ハードウェアプロセッサによって直接実行され得るか、またはプロセッサ中のハードウェアとソフトウェアモジュールとの組合せを使用することによって実施され得る。
【０２７７】
上記の方法実施形態の全部または一部のステップは、関係するハードウェアに命令するプログラムを使用することによって実装され得る。プログラムはコンピュータ可読メモリに記憶され得る。プログラムが実行されたとき、上記の方法実施形態のステップが実施される。上記のメモリ（記憶媒体）は、読取り専用メモリ（英語：ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙ、略してＲＯＭ）、ＲＡＭ、フラッシュメモリ、ハードディスク、ソリッドステートドライブ、磁気テープ（英語：ｍａｇｎｅｔｉｃ  ｔａｐｅ）、フロッピーディスク（英語：ｆｌｏｐｐｙ  ｄｉｓｋ）、光ディスク（英語：ｏｐｔｉｃａｌ  ｄｉｓｃ）、およびそれらの任意の組合せを含む。
【０２７８】
最後に、解決策について上記の実施形態に関して詳細に説明されたが、当業者は、依然として、本出願の実施形態の技術的解決策の範囲から逸脱することなく、上記の実施形態において説明された技術的解決策に変更を加えるか、またはそれらの一部もしくは全部の技術的特徴に均等の交換を行い得ることを理解されたいことに留意されたい。
【０２７９】
上記の実施形態において説明された表は以下の通りである。
【０２８０】
表１：Ｎと、Ｋ’と、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビットサブチャネル番号との対応表
【０２８１】
表２：Ｎと、Ｋ’と、サブチャネル信頼性の降順でランク付けされた、可能な第２タイプアシスタントビットサブチャネル番号との対応表
【０２８２】
表３：異なるマザーコード長における行重み遷移点分布
【０２８３】
表４：異なるマザーコード長における行重み遷移点分布およびＷｍｉｎ分布
【０２８４】
表５：Ｎｍａｘ＝５１２の場合における、Ｗｍｉｎと、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２８５】
表６：Ｎｍａｘ＝５１２の場合における、Ｗｍｉｎと、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２８６】
表７：Ｎｍａｘ＝１０２４の場合における、Ｗｍｉｎと、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２８７】
表８：Ｎｍａｘ＝１０２４の場合における、Ｗｍｉｎと、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２８８】
表９：Ｎｍａｘ＝５１２の場合における、インデックスと、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２８９】
表１０：Ｎｍａｘ＝５１２の場合における、インデックスと、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２９０】
表１１：Ｎｍａｘ＝１０２４の場合における、インデックスと、サブチャネル番号の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２９１】
表１２：Ｎｍａｘ＝１０２４の場合における、インデックスと、信頼性の降順でランク付けされた、可能な第２タイプアシスタントビット位置番号との間の対応
【０２９２】
表は順に以下の通りである。
【０２９３】
【表１−１】
2019533946.tif 000095
【０２９４】
【表１−２】
2019533946.tif 000096
【０２９５】
【表１−３】
2019533946.tif 000097
【０２９６】
【表１−４】
2019533946.tif 000098
【０２９７】
【表１−５】
2019533946.tif 000099
【０２９８】
【表１−６】
2019533946.tif 000100
【０２９９】
【表１−７】
2019533946.tif 000101
【０３００】
【表１−８】
2019533946.tif 000102
【０３０１】
【表１−９】
2019533946.tif 000103
【０３０２】
【表２−１】
2019533946.tif 000104
【０３０３】
【表２−２】
2019533946.tif 000105
【０３０４】
【表２−３】
2019533946.tif 000106
【０３０５】
【表２−４】
2019533946.tif 000107
【０３０６】
【表２−５】
2019533946.tif 000108
【０３０７】
【表２−６】
2019533946.tif 000109
【０３０８】
【表２−７】
2019533946.tif 000110
【０３０９】
【表２−８】
2019533946.tif 000111
【０３１０】
【表２−９】
2019533946.tif 000112
【０３１１】
【表３】
2019533946.tif 000113
【０３１２】
注：Ｎの異なる値が表中にある行中の番号は行重み遷移点Ｋtを表す。
【０３１３】
【表４】
2019533946.tif 000114
【０３１４】
注：Ｎの異なる値が表中にある行中の番号は行重み遷移点Ｋtを表す。
【０３１５】
【表５−１】
2019533946.tif 000115
【０３１６】
【表５−２】
2019533946.tif 000116
【０３１７】
【表５−３】
2019533946.tif 000117
【０３１８】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３１９】
【表６−１】
2019533946.tif 000118
【０３２０】
【表６−２】
2019533946.tif 000119
【０３２１】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３２２】
【表７−１】
2019533946.tif 000120
【０３２３】
【表７−２】
2019533946.tif 000121
【０３２４】
【表７−３】
2019533946.tif 000122
【０３２５】
【表７−４】
2019533946.tif 000123
【０３２６】
【表７−５】
2019533946.tif 000124
【０３２７】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３２８】
【表８−１】
2019533946.tif 000125
【０３２９】
【表８−２】
2019533946.tif 000126
【０３３０】
【表８−３】
2019533946.tif 000127
【０３３１】
【表８−４】
2019533946.tif 000128
【０３３２】
【表８−５】
2019533946.tif 000129
【０３３３】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３３４】
【表９−１】
2019533946.tif 000130
【０３３５】
【表９−２】
2019533946.tif 000131
【０３３６】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３３７】
【表１０−１】
2019533946.tif 000132
【０３３８】
【表１０−２】
2019533946.tif 000133
【０３３９】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３４０】
【表１１−１】
2019533946.tif 000134
【０３４１】
【表１１−２】
2019533946.tif 000135
【０３４２】
【表１１−３】
2019533946.tif 000136
【０３４３】
【表１１−４】
2019533946.tif 000137
【０３４４】
【表１１−５】
2019533946.tif 000138
【０３４５】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【０３４６】
【表１２−１】
2019533946.tif 000139
【０３４７】
【表１２−２】
2019533946.tif 000140
【０３４８】
【表１２−３】
2019533946.tif 000141
【０３４９】
【表１２−４】
2019533946.tif 000142
【０３５０】
【表１２−５】
2019533946.tif 000143
【０３５１】
注：選択された第２タイプアシスタントビットのサブチャネル番号はＮ−Ｘjであり、ｊ＝１、２、…、またはＪ’である。
【国際調査報告】
2019533946.tif 000144
2019533946.tif 000145
2019533946.tif 000146
2019533946.tif 000147