(57)【要約】  本発明は、半導体の技術分野に関し、具体的には半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法に関する。半導体チップは、基板と、基板の片側に設けられているデバイスと、基板を貫通する貫通孔と、貫通孔に充填しデバイスに接触する導電物質と、基板におけるデバイスから離れる他方の片側に設けられる裏面金属層とを含み、裏面金属層が導電物質に接触し導電物質によりデバイスに電気接続する。本発明の提供した半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法は、デバイスの接地抵抗が減少し、貫通孔の構成を有するデバイスが動作状態において放熱する問題を改善した。【選択図】図２
2019503580.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の片側に設けられているデバイスと、
前記基板を貫通する貫通孔と、
前記貫通孔に充填し前記デバイスに接触する導電物質と、
前記基板における前記デバイスから遠く離れる別の片側に設けられている裏面金属層と、を含み、
前記裏面金属層が前記導電物質に接触し前記導電物質により前記デバイスに電気接続する半導体チップ。
【請求項２】
前記貫通孔における前記導電物質の充填量が前記貫通孔の容積の５０％〜９８％であることを特徴とする請求項１に記載の半導体チップ。
【請求項３】
前記導電物質は、銅と、チタンと、ニッケルと、タングステンと、プラチナと金から選ばれた１種類或いは複数種類のものであることを特徴とする請求項１に記載の半導体チップ。
【請求項４】
前記導電物質は、複数部分からなる構成を含み、各部分は１種類或いは１種類以上の金属が選択して用いられることを特徴とする請求項１に記載の半導体チップ。
【請求項５】
前記複数部分からなる構成は、前記貫通孔の内側壁に沿って当該貫通孔の孔軸方向への複数層構成であることを特徴とする請求項４に記載の半導体チップ。
【請求項６】
前記デバイスは、ソースを含み、
前記複数部分からなる構成におけるソースに接触する部分と前記ソースとが同じ金属であることを特徴とする請求項４に記載の半導体チップ。
【請求項７】
前記複数部分からなる構成は、前記貫通孔の孔軸方向に沿った複数層構成であることを特徴とする請求項４に記載の半導体チップ。
【請求項８】
前記複数部分からなる構成における中間部分の金属の熱膨張係数は両側に位置する金属の膨張係数より小さいことを特徴とする請求項４に記載の半導体チップ。
【請求項９】
前記裏面金属層は背面金属層と金属シード層を含み、
前記金属シード層が前記基板における前記デバイスから遠く離れる片側に位置し前記貫通孔を覆い、前記背面金属層が前記金属シード層における前記基板から遠く離れる片側に位置し前記金属シード層を覆うことを特徴とする請求項１に記載の半導体チップ。
【請求項１０】
前記金属シード層は、チタンと、ニッケルと、タングステンと、プラチナと金とから選ばれた少なくとも一つを含むことを特徴とする請求項９に記載の半導体チップ。
【請求項１１】
前記背面金属層は金、銅と金錫合金から選ばれた少なくとも一つを含むことを特徴とする請求項９に記載の半導体チップ。
【請求項１２】
前記背面金属層の厚さは、２μｍ〜１０μｍであることを特徴とする請求項９に記載の半導体チップ。
【請求項１３】
基板と、
前記基板における片側に設けられる複数デバイスと、
前記基板を貫通し、前記複数デバイスに対応する複数貫通孔と、
前記複数貫通孔をそれぞれ充填し、前記複数デバイスに接触する導電物質と、
前記基板における前記デバイスから遠く離れる他方の片側に設けられる裏面金属層と、
前記裏面金属層が前記導電物質に接触し前記導電物質により前記複数デバイスにそれぞれ電気接続することを特徴とする半導体ウエハー。
【請求項１４】
前記複数貫通孔における前記導電物質の充填量は前記複数貫通孔の容積の５０％〜９８％であることを特徴とする請求項１３に記載の半導体ウエハー。
【請求項１５】
前記裏面金属層は背面金属層と金属シード層とを含み、
前記金属シード層は前記基板における前記デバイスから遠く離れる片側に位置し前記複数貫通孔を覆い、前記背面金属層は前記金属シード層における前記基板から遠く離れる片側に位置し前記金属シード層を覆う
ことを特徴とする請求項１３に記載の半導体ウエハー。
【請求項１６】
前記デバイスは、ソースと、ゲートとドレインとを含み、
前記導電物質が前記ソースに接触することを特徴とする請求項１３に記載の半導体ウエハー。
【請求項１７】
基板を提供するステップと、
前記基板の片側に複数デバイスを形成するステップと、
前記基板における前記複数デバイスから遠く離れる片側に前記複数デバイスに対応し、前記基板を貫通する複数貫通孔を開口するように設置するステップと、
前記複数貫通孔毎に導電物質を充填し、前記導電物質を前記複数デバイスにそれぞれ接触させるステップと、
前記基板における前記複数デバイスから遠く離れる片側に裏面金属層を形成し、前記裏面金属層と前記導電物質とを接触させ、前記導電物質により前記複数デバイスに電気接続させるステップと、を含む
ことを特徴とする半導体ウエハーの製造方法。
【請求項１８】
前記複数貫通孔における導電物質の充填量は、前記複数貫通孔の容積の５０％〜９８％であることを特徴とする請求項１７に記載の半導体ウエハーの製造方法。
【請求項１９】
前記基板における前記デバイスから遠く離れる片側に裏面金属層を形成することには、
前記基板における前記デバイスから遠く離れる片側に、前記複数貫通孔を覆う金属シード層を形成するステップと、
前記金属シード層における前記基板から遠く離れる片側に、前記金属シード層を覆う背面金属層を形成するステップと、を含む
ことを特徴とする請求項１７に記載の半導体ウエハーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の技術分野に関し、具体的には半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法に関する。
【背景技術】
【０００２】
窒化ガリウムの半導体材料は、大きなバンドギャップ（ｂａｎｄ  ｇａｐ）、高い電子飽和ドリフト速度、高い破壊強度、高耐熱などの著しい利点を有し、第一世代半導体のシリコン及び第二世代半導体のヒ化ガリウムよりも、高温、高電圧、高周波及びハイパワーの電子デバイスの製造に好適であり、広い応用への見通しを持っており、すでに現在の半導体分野に研究の注目が集まっている。
【０００３】
窒化ガリウムの高電子移動度トランジスター（ＨＥＭＴ）は、ＡｌＧａＮ／ＧａＮヘテロ構成における２次元電子ガス（２ＤＥＧ）により形成された窒化ガリウムデバイスであることから、高周波、高電圧及びハイパワーを必要とする場合に利用可能である。窒化ガリウムデバイスをパッキングする時には、デバイスゲインを高め、接地抵抗を減少させるため、通常は貫通孔の構成が用いられる。このような構成の貫通孔は、通常は基板の裏面からエッチングしてなされており、基板の裏面に接地させ、半導体装置の接地を実現するものである。具体的には、貫通孔が基板と窒化物半導体層とを貫通してソースに到達し、当該貫通孔を介してソースと、接地される基板の裏面とが接続される。
【０００４】
現在の窒化ガリウムデバイスにおける貫通孔の位置付けは、主な形態が２つある。１つは、貫通孔が金属ＰＡＤの領域に設置される。このような形態は、貫通孔が活性領域と同じ側に位置することであり、デバイス放熱に対する貫通孔の影響は低減したが、活性領域内に電流全体の流れが分散することなく同一となることを引き起こした。従って、活性領域における指状挿入間に相互インダクタンスが生成されてしまっていた。しかも、このような形態は、活性領域におけるソースからグランドまでの距離が増大し、つまり、ソースの接地抵抗が増大することとなる。これにより、デバイスゲインなどの性能に影響が与えられていた。もう１つは、貫通孔が活性領域に位置するソースの下方に開口するように設けられることである。このような形態は、各活性領域のソースが貫通孔を介してグランドと直接に接続することができ、活性領域内におけるソースからグランドまでの距離が減少し接地抵抗が減少することとなる。しかしながら、このような貫通孔の全てが活性領域内に設けられる形態は、デバイスの放熱性能に非常に影響が与えられており、デバイスのパワーの設計が制限されていた。活性領域は、デバイスの熱量が集中して生成する箇所であるが、貫通孔の構成が通常は中空構成であることから、貫通孔の中空構成が基板の放熱性能を悪化させるためである。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記事情に鑑み、接地抵抗を減少させ、貫通孔の構成を有するデバイスが動作状態において放熱する問題を解決する半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法を提供したことを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つの側面は、基板と、基板の片側に設けられているデバイスと、基板を貫通する貫通孔と、貫通孔を充填してデバイスに接触する導電物質と、基板におけるデバイスから遠く離れる他方の片側に設けられている裏面金属層と、を含み、裏面金属層が導電物質に接触し導電物質によりデバイスに電気接続する半導体チップを提供した。
【０００７】
好ましくは、貫通孔における導電物質の充填量が貫通孔の容積の５０％〜９８％である。
【０００８】
好ましくは、導電物質は、銅と、チタンと、ニッケルと、タングステンと、プラチナと金とから選ばれた１種類若しくは複数種類のものである。
【０００９】
好ましくは、導電物質は、複数部分からなる構成を含み、各部分は１種類若しくは１種類以上の金属が選択して用いられる。
【００１０】
好ましくは、複数部分からなる構成における中間部分の金属の熱膨張係数は両側に位置する金属の膨張係数より小さい。
【００１１】
好ましくは、前記複数部分からなる構成は、前記貫通孔の内側壁に沿って当該貫通孔の孔軸方向への複数層構成である。
【００１２】
好ましくは、前記デバイスは、ソースを含み、前記複数部分からなる構成におけるソースに接触する部分と前記ソースとが同じ金属である。
好ましくは、前記複数部分からなる構成は、前記貫通孔の孔軸方向に沿った複数層構成である。
【００１３】
好ましくは、裏面金属層は背面金属層と金属シード層とを含み、金属シード層が基板におけるデバイスから遠く離れる片側に位置し貫通孔を覆い、背面金属層が金属シード層における基板から遠く離れる片側に位置し金属シード層を覆う。
【００１４】
好ましくは、金属シード層は、チタンと、ニッケルと、タングステンと、プラチナと金とから選ばれた少なくとも一つを含む。
【００１５】
好ましくは、背面金属層は、金と、銅と金錫合金とから選ばれた少なくとも一つを含む。
【００１６】
好ましくは、背面金属層の厚さは、２μｍ〜１０μｍである。
【００１７】
好ましくは、デバイスは、ソース、ゲートとドレインを含み、導電物質がソースに接触する。
【００１８】
本発明のもう１つの側面は、基板と、基板の片側に設けられている複数デバイスと、基板を貫通し複数デバイスに対応する複数貫通孔と、複数貫通孔をそれぞれ充填し複数デバイスに接触する導電物質と、基板におけるデバイスから遠く離れる他方の片側に設けられている裏面金属層と、を含み、裏面金属層が導電物質に接触し導電物質によりデバイスにそれぞれ電気接続する半導体ウエハーを提供した。
好ましくは、複数貫通孔における導電物質の充填量は複数貫通孔の容積の５０％〜９８％である。
【００１９】
好ましくは、裏面金属層は背面金属層と金属シード層とを含み、金属シード層は基板におけるデバイスから遠く離れる片側に位置し貫通孔を覆い、背面金属層は金属シード層における基板から遠く離れる片側に位置し金属シード層を覆う。
【００２０】
本発明のもう１つの側面は、ベースシートを提供するステップと、基板の片側に複数デバイスを形成するステップと、基板におけるデバイスから遠く離れる片側に複数デバイスに対応し、基板を貫通する複数貫通孔を開口するように設置するステップと、複数貫通孔毎に導電物質を充填し、導電物質を複数デバイスにそれぞれ接触させるステップと、基板におけるデバイスから遠く離れる片側に裏面金属層を形成し、前記裏面金属層を前記導電物質に接触させ前記導電物質により前記デバイスに電気接続するステップを含む半導体ウエハーの製造方法を提供した。
【００２１】
好ましくは、複数貫通孔における導電物質の充填量は複数貫通孔の容積の５０％〜９８％である。
【００２２】
好ましくは、基板におけるデバイスから遠く離れる片側に裏面金属層を形成することには、基板におけるデバイスから遠く離れる片側に貫通孔を覆う金属シード層を形成するステップと、金属シード層における基板から遠く離れる片側に金属シード層を覆う背面金属層を形成するステップを含む。
【００２３】
本発明が提供した半導体チップは、貫通孔の導電物質により裏面金属層とデバイスとに接触されるので、デバイスの接地抵抗が減少し、貫通孔の構成を有する半導体装置が動作状態において放熱する問題を解決した。
【図面の簡単な説明】
【００２４】
以下には、本発明に係る実施例の技術案をより明確に説明するために、実施例に記載される図面を簡単に説明する。以下に、図面が本発明の幾つかの実施例だけを示したものであって、範囲を限定すると見なすべきものでないことは、理解するべきものである。当業者にとっては、創造性の労働を工夫しない前提でこれらの図面から他の図面を取得することができる。
【図１】本発明に係る実施例が提供した半導体ウエハーの平面構成の模式図である。
【図２】本発明に係る実施例が提供した半導体ウエハーの図１におけるＡ−Ａ接線に沿った断面模式図である。
【図３】本発明に係る実施例が提供した半導体ウエハーの製造方法のフローチャートである。
【図４−１３】本発明に係る実施例の半導体ウエハーの製造方法における各プロセスのステップで前記半導体ウエハーの各部分をそれぞれ製造する模式図である。
【図１４−１５】本発明に係る実施例における複数部分からなる構成を２種類有する導電物質の半導体ウエハーの模式図である。
【図１６】本発明に係る実施例が提供した単一の半導体チップをパッキングする模式図である。
【図１７】図３におけるステップＳ１０３のサブステップのフローチャートである。
【図１８】図３におけるステップＳ１０５のサブステップのフローチャートである。
【図１９】図３におけるステップＳ１０６のサブステップのフローチャートである。
【発明を実施するための形態】
【００２５】
以下には、本発明に係る実施例の図面を結合し、本発明に係る実施例の技術案を明確かつ完全に説明する。もちろん、説明する実施例は、全ての実施例ではなく、本発明の一部の実施例だけである。当業者が理解すべくことは、本発明の図面に示されたことや図面に従って説明された実施例の組み合わせが異なる形態によって配置可能である。
【００２６】
また、以下に図面に示された本発明に係る実施例に対する詳細な記載は、本発明の保護範囲を制限するものではなく、本発明の選定の実施例だけを示すものである。本発明に係る実施例に基づいて、当業者が創造性の労働を工夫しない前提で得られた他の実施例も全て本発明の保護範囲に含まれる。
【００２７】
類似符号やアルファベットが以下の図面に類似項目を指していることは、注意すべきである。そのため、ある項目がある図面に一旦定義されたら、その後の図面に再度定義と解釈を必要としない。
【００２８】
図１は、本発明に係る実施例が提供した半導体ウエハー１である。図１を参照すると、この半導体ウエハー１に複数半導体チップ１０および隣接する２つの半導体チップ１０の間に遠隔して設定されたダイシングライン２０が含まれている。本実施例に、複数半導体チップ１０は、半導体ウエハー１が位置する平面にマトリックス状に配列することが好ましい。本発明の１つの実施例には、任意に隣接する２つの半導体チップ１０間に１つ或いは一部のダイシングライン２０が設定される。図１に示された実施例には、同じ延伸方向に隣接する２つダイシングライン２０が互いに接続され且つ異なる延伸方向に隣接する２つダイシングライン２０が互いに交差するように設定される。
【００２９】
図２は本発明に係る実施例の半導体ウエハー１のＡ−Ａ接線に沿った断面模式図である。図２は、半導体ウエハー１における３つ半導体チップ１０の断面構成が示された。当該半導体チップ１０は、基板１１と、基板１１の片側に設けられているデバイス１２とが含まれている。例えば、当該デバイス１２は、基板１１と一体構成であってもよい。半導体チップ１０は、基板１１を貫通する貫通孔１３と、貫通孔１３を充填しデバイス１２に接触する導電物質１４と、基板１１におけるデバイス１２に対向する片側に設置された裏面金属層１５とがさらに含まれている。なお、裏面金属層１５は、導電物質１４に接触し導電物質１４により前記デバイス１２に電気接続する。貫通孔１３内に導電物質１４を設置することにより、半導体チップ１０は低い接地抵抗と良好な放熱性能を有することができる。
【００３０】
基板１１には，基板シート１１１と基板シート１１１に成長したエピ層１１２とを含むことが好ましい。基板シート１１１は、ケイ素、サファイア、炭化ケイ素、ＧａＡｓから選ばれた１種類の材料から形成されており、エピ層１１２は、窒化ガリウムと窒化アルミニウムガリウムの１種類或いは２種類から形成される。デバイス１２は、エピ層１１２における基板シート１１１から遠く離れる片側に位置し、裏面金属層１５は基板シート１１１におけるエピ層１１２から遠く離れる片側に位置し、貫通孔１３はエピ層１１２と基板シート１１１とを貫通する。他の実施例では、エピ層１１２を省略し、基板シート１１１から基板１１を直接に形成しても良い。
【００３１】
デバイス１２は、ソース１２１、ゲート１２２とドレイン１２３（図１４参照）を含むことが好ましい。貫通孔１３は、活性領域内におけるソース１２１の下方に位置し、貫通孔１３に充填された導電物質１４とソース１２１とが接触する。デバイス１２がソースＰＡＤを更に含み、貫通孔１３がソースＰＡＤの下方に位置し、貫通孔１３を充填する導電物質１４がソースＰＡＤに接触することが好ましい。貫通孔１３の横切断面の形状は、円形、楕円形などの任意形状であってもよく、貫通孔１３の断面形状は、台形状などの任意形状であってもよい。
【００３２】
導電物質１４は、良い導電性や熱伝導の性能がある材料である。導電物質１４は、銅、チタン、ニッケル、タングステン、プラチナと金などの金属材料であることが好ましいが、それらに限定されない。導電物質１４が２つの種類或いは２つ種類以上の金属を含む場合には、例えば、複数部分からなる構成として、複数部分毎に１種或いは１種以上の金属が選択して使用可能である。導電物質１４は、３つ部分（部分毎に１種或いは１種以上の金属層を選択して使用する）のサンドイッチ構成が可能である。３つ部分のサンドイッチ構成を有する導電物質１４は、例えば、導電物質１４がソース１２１に接触する部分に導電性質の良い材料を用い、導電物質におけるソースに接触する部分はサンドイッチ構成の一部であり、当該部分は一層或いは多層の金属層であって、例えば、接触部分はチタンと金とからなる両層の金属層を含む。導電物質１４における中間部分に位置する金属が、熱膨張係数が小さいかつ、両側の金属層の膨張係数の差が小さい金属（例えば、金属プラチナ）を選択して、構成応力の生成を避け、導電物質１４が熱量を受ける時に半導体装置の損傷を防止することができる。また、中間に位置する金属層の厚さは、例えば両側の金属層の２−１０倍である。これにより、さらに、導電物質１４が熱量を受ける時に熱膨張量の低減とともに、導電物質１４の導電性能の低減を防止することができる。導電物質１４が裏面金属層１５に接触する金属層は、導電性能の良い金属が選択されており、例えば裏面金属層１５と同一導電物質が用いられる。
【００３３】
他の実施例では、導電物質も酸化インジウム錫や酸化インジウム亜鉛などの導電性酸化物に代えて利用することが可能である。導電物質１４が酸化物である場合、さらにこれらの導電性酸化物にカーボンナノチューブをドーピングし、導電物質１４の導電性と熱伝導性とを同時に高め、さらに半導体装置に良好な耐熱性能とゲイン性能を有させる。
【００３４】
本発明の一つの実施例に、貫通孔１３の全てが填充された場合に、異なる材料の熱膨張係数による異なる応力の生成を緩和することができないことを避けるために、貫通孔１３における導電物質１４は貫通孔１３の容積の５０％〜９８％の間である。
【００３５】
同様に、前記実施例には、導電物質１４が複数部分からなる構成である。例えば、導電物質は複数層構成であり、さらに、複数層構成が貫通孔１３の軸方向に沿って一層ずつ堆積して設定されたものである。図１４を参照すると、複数層構成は、貫通孔の側壁に沿って軸方向へ一層ずつ堆積して設置可能である。図１５を参照すると、導電部分が貫通孔の軸方向へ堆積する層状構成である時に、ソース１２１に接触する導電性部分１４１は、貫通孔１３の軸方向のサイズが他方の１つ層（導電物質１４が２つ部分を有する場合に）のサイズの１／２−１／１０であり、或いは、他方の両層の１４２，１４３（導電物質１４が３つ部分の構成を有する場合）における貫通孔１３の軸方向のサイズの和の１／２−１／１０である。図１４を参照すると、ソース１２１に接触する部分１４１が良い導電性能を有し、導電物質１４の他の部分が小さい膨張係数を有する。また、図１４に示された構成には、ソース１２１に接触する部分１４１がソース１２１と同種金属であってもよいし、さらに同じ１つ種類の金属であってもよい。複数部分により導電物質を設置するとともに、複数部分間のサイズ関係を調整し、同時に導電物質の一部のみを貫通孔１３に充填することにより、材料の膨張を低減することができ、それによって半導体装置が熱量を受ける時の損壊を避けて、同時に半導体装置に低い接地抵抗が維持され得る。導電物質は貫通孔の側壁に沿って孔の軸方向へ一層ずつ堆積して設置される複数部分からなる構成であることが好ましい。これは、電流がソース１２１から貫通孔の側壁の金属に沿って背面金属１５へ流れており、ソース１２１に接触する１４１の部分の導電性能が良い場合に、電流が１４１部分に沿って直接に裏面金属層１５に導入されるためである。図１５の実施例で、複数部分からなる構成を有する導電物質は、孔底面と平行する面が平面であってもよいし、凹曲面であってもよい。具体的には、図１５で、貫通孔に充填された導電物質における孔底部から遠く離れる面は、孔底部の方向へ凹む面である。
【００３６】
ある実施形態には、裏面金属層１５には背面金属層１５２と金属シード層の１５１とが含まれている。金属シード層１５１は、基板１１におけるデバイス１２から遠く離れる片側に位置し貫通孔１３を覆う。金属シード層１５１は、導電物質１４に接触し、導電物質１４によりデバイス１２に電気接続される。金属シード層の１５１は、チタンと、ニッケルと、タングステンと、プラチナと金から選ばれた少なくとも１つの材料により製造されることが好ましいが、これらに限定されていない。背面金属層１５２は、金属シード層１５１における基板１１から遠く離れる片側に位置し前記金属シード層１５１を覆う。背面金属層１５２は、金、銅、金錫合金から選ばれた少なくとも１つの材料により製造されることが好ましいが、これらに限定されていない。背面金属層１５２の厚さは、２μｍ〜１０μｍの間である。金属シード層１５１の材料は、導電物質１４の材料と同じであることが好ましい。これにより、半導体装置の接地抵抗がさらに低減する。また、金属シード層１５１と導電物質１４が共にプラチナ合金材料を利用可能であり、低い接地抵抗を維持するとともに、更に小さい熱膨張係数を有する。
【００３７】
図３は本発明に係る実施例の半導体ウエハー１の製造方法の工程フローチャートである。図３を参照すると、半導体ウエハー１の製造方法には、ステップＳ１０１からステップＳ１０７までが含まれている。次に、図４乃至図１３を結合し、当該フローチャートを詳しく説明する。説明すべきところは、本発明の方法は図３および以下に説明する具体的な順位により制限されない。理解すべきは、他の実施例に、本発明に説明する方法における一部のステップの順位が実際に応じて相互に取り替え可能であり、或いは、その中の一部のステップも省略・削除することができる。
【００３８】
ステップＳ１０１は、図４に示されたように、１つの基板１１に基づいて複数のデバイス１２を製造する。１つの実施形態には、まず、１つの基板シート１１１でエピ層１１２を成長させ基板１１を形成するとともに、エピ層１１２における基板シート１１１から遠く離れる片側に複数デバイス１２を製造する。具体的には、基板１１の１つ表面（例えば、エピ層１１２の表面）にフォトリソグラフィー（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）を通じて、堆積（Ｄｅｐｏｓｉｔｉｎｇ）、エッチング（ｅｔｃｈｉｎｇ）などの手法により、パターニングされたデバイス１２を形成する。
【００３９】
ステップＳ１０２は、図５に示されたように、基板１１における複数デバイス１２が設けられる片側が基板支持板２００に貼り付けられ、基板シート１１１に対して薄厚化、ポリシングと研磨などの工程を行う。接着剤２０１（例えば、光学接着剤、ＯＣＡ、ＯＣＲ或いはＷａｘなど）により貼り付けを行うことができる。基板支持板２００は、サファイア、ガラス、炭化ケイ素とシリコンなどの材料から製造することができる。なお、基板１１の基板シート１１１を５０〜２００ミクロンの間まで薄厚化する。これは、この厚さで、基板１１が単独で後続のフォトリソグラフィー、エッチングや金属化などの工程を受ければ、破砕が発生しやすいためである。従って、本実施例では、まず、基板１１を基板支持板２００に貼り付けてから再び薄厚化などの工程を行うことにより、基板１１が後続工程過程に破砕を発生させることを防止する。他の実施例では、基板１１が破砕しない条件を保証すれば、当該ステップＳ１０２も省略することが理解可能である。ステップＳ１０３は、前記基板１１における前記デバイス１２から遠く離れる片側に、前記基板１１を貫通する複数貫通孔１３を開口するように設置する。例えば、これらの複数貫通孔１３の位置は、複数デバイス１２に対応する。具体的に実施する時には、図１５を参照すると、ステップＳ１０３がサブステップＳ１０３１乃至Ｓ１０３４を含む。
【００４０】
サブステップＳ１０３１は、図６に示されたように、基板シート１１１における基板支持板２００から遠く離れる片側にマスク層２１０を形成する。マスク層２１０は、スパッタリング、めっき、堆積などの方法により形成することができる。マスク層２１０はニッケル、アルミニウム、二酸化ケイ素、窒化ケイ素から選ばれた１種類或いは１種類以上の組成物から形成することができる。
【００４１】
サブステップＳ１０３２は、図７に示されたように、マスク層２１０で一層のフォトレジストを形成し、１つのフォトレジストに対する光照を制御し、パターニングされた保護層２２０を形成する。なお、貫通孔１３に対応する通光部を含む。サブステップＳ１０３３は、図８に示されたように、保護層により覆われなかったマスク層２１０の部分を除去し、パターニングされたマスク層２３０を形成し、基板シート１１１の一部を暴露させる。
【００４２】
サブステップＳ１０３４は、図９に示されたように、基板シート１１１が曝露した部分に対してエッチングし、基板１１を貫通する複数貫通孔１３を形成し、パターニングされたマスク層２３０を除去する。具体的には、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  ｅｔｃｈｉｎｇ、反応性イオンエッチング）、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ、誘導結合プラズマ）、ＩＢＥ（Ｉｏｎ  Ｂｅａｍ  Ｅｔｃｈｉｎｇ、イオン  ビームエッチング）、ＥＲＣなどのエッチング装置により、基板シート１１１が曝露した部分に対してエッチングする。
【００４３】
ステップＳ１０４は、図１０に示されたように、貫通孔１３内に導電物質１４を充填し、導電物質１４とデバイス１２とを接触する。例えば、貫通孔１３の位置とデバイス１２の位置が対応しているため、導電物質１４が貫通孔１３に充填された後に、導電物質１４におけるデバイス１２と隣接する一端がデバイス１２に接触する。デバイス１２がソース１２１、ドレインの１２２とゲート１２３を含む場合に、例えば、導電物質１４がデバイス１２のソースに接触する。前記導電物質１４が金属であることが好ましい。導電物質１４とソース１２１との金属が同じ種類の金属であることが好ましい。貫通孔１３における導電物質１４の充填量が貫通孔１３の容積の５０％〜９８％の間である。なお、充填量とは、充填物質１２が存在する貫通孔１３の孔軸方向のサイズである。
【００４４】
ステップＳ１０５は、図１１に示されたように、基板１１におけるデバイス１２から遠く離れる片側に裏面金属層１５を形成し、裏面金属層１５と導電物質１４とが接触して導電物質１４によりデバイス１２に電気接続させる。裏面金属層１５は、背面金属層１５２と金属シード層の１５１を含むことが好ましい。具体的に実施する時には、図１８を参考すると、ステップＳ１０５がサブステップＳ１０５１とサブステップＳ１０５２を含む。サブステップＳ１０５１は、基板１１における前記デバイス１２から遠く離れる片側に金属シード層１５１を形成し、金属シード層の１５１に貫通孔１３を覆わせる。例えば、金属シード層１５１を形成する形態は、基板１１におけるデバイス１２１から遠く離れる側に一層或いは複数層金属を堆積することである。例えば、当該金属層が堆積した時、導電物質１４が充填された貫通孔１３を覆わない。そのため、この層金属は、基板１１におけるデバイス１２１から遠く離れる側を覆うだけでなく、導電物質１４におけるデバイス１２１から遠く離れる側も覆うことから、金属シード層１５１と導電物質１４とが導体を形成し、デバイス１２に接地することができる。
【００４５】
サブステップＳ１０５２は、金属シード層１５１における基板１１から遠く離れる片側に背面金属層１５２を形成し、背面金属層１５２が金属シード層１５１を覆う。
【００４６】
ステップＳ１０６は、裏面金属層１５を腐食し、ダイシングライン２０を形成する。具体的に実施する時、図１９を参照すると、ステップＳ１０６がサブステップＳ１０６１とサブステップＳ１０６２を含む。
【００４７】
サブステップＳ１０６１は、図１２に示されたように、裏面金属層１５における基板１１から遠く離れる片側にパターニングされた腐食ストッパー層２４０を形成する。具体的に、まず裏面金属層１５の上方に被覆の工程により正型の光抵抗或いはマイナス性の光抵抗のような１つ層のフォトレジストを形成する。後に、フォトレジストに対してフォトリソグラフィーを行い、パターニングされた腐食ストッパー層２４０を形成する。なお、フォトレジストに対して光照と現像を行い、パターニングされた腐食ストッパー層２４０を形成する。
【００４８】
サブステップＳ１０６２は、図１３に示されたように、裏面金属層１５におけるパターニングされた腐食ストッパー層２４０が遮らない部分を腐食し、ダイシングライン２０を形成し、パターニングされた腐食ストッパー層２４０を除去する。
【００４９】
ステップＳ１０７は、基板支持板２００を削除し、図２に示された半導体ウエハー１を形成する。実際に使用する時、この半導体ウエハー１におけるダイシングライン２０に沿って、半導体ウエハー１をダイシングすれば、複数独立する半導体チップ１０を形成することができる。
【００５０】
最後に、図１４に示したように、溶接材料３００および管殻４００を用いて単一の半導体チップ１０をパッキングすることができる。図１４には、デバイス１２に含まれているソース１２１、ゲート１２２及びドレイン１２３（他の半導体ウエハーの図面に比べると、図１６は半導体チップが反転し、デバイス１２が図中の上方に位置する）が示された。説明すべきところは、図２、図４乃至図１３に、記述を便宜にするため、デバイス１２のみを示した。従って、このデバイス１２の具体的な構成は、具体的な図面的表現が制限されていない。
【００５１】
本発明に係る実施例が提供した半導体チップ１０、半導体ウエハー１および半導体ウエハー１の製造方法は、貫通孔１３に設置される導電物質１４により裏面金属層１５とデバイスとが接触し、デバイス１２を接地させることから、効果的にデバイス１２の接地抵抗が減少し、貫通孔１３の構成を有するデバイス１２が動作状態において放熱する問題を解決した。同時に、貫通孔１３が全て填充された場合に、異なる材料の熱膨張係数による異なる応力の生成を緩和することができないことを避けることができる。
【００５２】
本発明の説明では、別に明確な規定や限定がある以外に、技術表現である「設定」、「連結」や「接続」を広義に理解するべき説明が必要である。例えば、固定して接続することができ、取外し可能に接続することができ、或いは一体に接続することができる。機械的に接続することができ、電気的に接続することができ、直接的に連結することができ、中間の媒体により連結することができ、２つの素子の内部を接続することができる。当業者は、具体的な場合に応じて前記技術表現を本発明における具体的な意味として理解可能である。
【００５３】
本発明の説明では、技術表現である「上」、「下」、「内」や「外」などにより示された方位或いは位置の関係は、図面に基づいて示された方位或いは位置の関係であり、或いは、この発明の製品が通常に置かれる方位或いは位置の関係である。それは、本発明を便宜に記載し、記載を簡単にするためのものであって、指しされた装置若しくは素子が特定の方位を有し、この特定の方位により構造や操作をしなければならないことを示し、或いは、暗示的に示すものではないことから、本願への制限と理解されるべきものでない説明が必要である。
【００５４】
以上の説明は、本発明の好ましい実施例に過ぎず、本発明を制限するためのものではない。当業者は、本発明に諸種の変更や変化がある。本発明の趣旨や原則内に行われた如何なる補正、同等な切り替えや改良などは、その全てが本発明の保護範囲に所属していることである。
【図１】
2019503580.tif 000003
【図２】
2019503580.tif 000004
【図３】
2019503580.tif 000005
【図４】
2019503580.tif 000006
【図５】
2019503580.tif 000007
【図６】
2019503580.tif 000008
【図７】
2019503580.tif 000009
【図８】
2019503580.tif 000010
【図９】
2019503580.tif 000011
【図１０】
2019503580.tif 000012
【図１１】
2019503580.tif 000013
【図１２】
2019503580.tif 000014
【図１３】
2019503580.tif 000015
【図１４】
2019503580.tif 000016
【図１５】
2019503580.tif 000017
【図１６】
2019503580.tif 000018
【図１７】
2019503580.tif 000019
【図１８】
2019503580.tif 000020
【図１９】
2019503580.tif 000021
【国際調査報告】
2019503580.tif 000022
2019503580.tif 000023
2019503580.tif 000024
2019503580.tif 000025