(57)【要約】軽量化した積層構造のＭＩＭＯアンテナアセンブリを開示する。本発明の一側面によると、従来のアンテナ素子とフィルタとの間に位置したキャリブレーションネットワークをパワーアンプ及びデジタル回路と一緒に１つのボードに形成し、給電ネットワーク（feeding network）が形成されたＰＣＢの下部にフィルタを密着結合させた、軽量化された積層構造のＭＩＭＯアンテナアセンブリを提供する。本発明は、フィルタによって発生する位相偏差を許容可能なレベルで管理し、アンテナアセンブリをコンパクトなサイズに減らす戦略をとる。本発明の他側面によると、ＴＤＤ（Time Division Duplex）方式で動作するＭＩＭＯアンテナで、１つのキャリブレーションハードウェア構成でＴＸ／ＲＸキャリブレーションを実行し、運用の間に、リアルタイムでキャリブレーションを実行するキャリブレーション方法とこれを利用したＭＩＭＯアンテナを提供する。【選択図】図４
2019536362.tif 000002
【特許請求の範囲】
【請求項１】
レドームと、
背面にヒートシンクが形成されたハウジング、及び、
前記レドームと前記ハウジングとの間に組み込まれた積層構造のアンテナアセンブリを含むＭＩＭＯアンテナシステムであって、前記アンテナアセンブリは、
給電ネットワーク（Feeding network）が形成された第１のプリント回路基板（Printed Circuit Board、 ＰＣＢ）と、
前記第１のプリント回路基板の前記レドームに対向する上部面に設けられ、前記給電ネットワークに電気的につながる複数のアンテナ素子と、
前記第１のプリント回路基板の下部面に配置し、前記給電ネットワークに電気的につながる複数の帯域通過フィルタを含むフィルタアセンブリ、及び、
前記ハウジングに対面して配置した第２のプリント回路基板であって、前記複数の帯域通過フィルタと電気的につながる複数の送受信回路が形成された第２のプリント回路基板を含む、ＭＩＭＯアンテナシステム。
【請求項２】
前記第２のプリント回路基板には、
前記複数の送受信回路と電気的につながり、ベースバンド信号のデジタル処理を実行するデジタル回路が追加で形成されることを特徴とする、請求項１に記載のＭＩＭＯアンテナシステム。
【請求項３】
前記複数の帯域通過フィルタは、前記第１のプリント回路基板に密着して締結されたことを特徴とする、請求項１に記載のＭＩＭＯアンテナシステム。
【請求項４】
各帯域通過フィルタは、ＲＦケーブルなしに前記給電ネットワークに直接つながる第１のポートを備えたことを特徴とする、請求項１に記載のＭＩＭＯアンテナシステム。
【請求項５】
前記第１のプリント回路基板には、前記給電ネットワークに電気的につながる複数のスルーホール（Through hole）が形成され、
各帯域通過フィルタの第１のポートは内部のキャビティ（cavity）から延びて上部面から突出した導電性のピン（pin）を備え、各帯域通過フィルタは、前記導電性のピンの一部が前記第１のプリント回路基板に形成した前記スルーホールに挿入されたままで、前記第１のプリント回路基板に密着締結されたことを特徴とする、請求項４に記載のＭＩＭＯアンテナシステム。
【請求項６】
前記第１のプリント回路基板には、前記給電ネットワークとつながった複数の接触パッド（contact pad）が形成され、
各帯域通過フィルタの第１のポートは内部のキャビティ（cavity）に電気的につながり、上部面から突出した導電性のプランジャー（plunger）を備え、各帯域通過フィルタは、前記導電性のプランジャーの一部が前記第１のプリント回路基板に形成した前記接触パッドに接触したまま前記第１のプリント回路基板に密着締結されたことを特徴とする、請求項４に記載のＭＩＭＯアンテナシステム。
【請求項７】
前記第１のプリント回路基板には、前記給電ネットワークとつながった複数の接触パッド（contact pad）が形成され、
各帯域通過フィルタの第１のポートは内部のキャビティ（cavity）から延びて上部面から突出した導電性ピン（conductive pin）、及び、前記導電性ピンの末段に垂直方向に固定された導電性ロッド（conductive rod）を備え、各帯域通過フィルタは、前記導電性ロッドの一部が前記第１のプリント回路基板に形成した前記接触パッドに接触したまま前記第１のプリント回路基板に密着締結されたことを特徴とする、請求項４に記載のＭＩＭＯアンテナシステム。
【請求項８】
前記フィルタアセンブリは、
前記第２のプリント回路基板に締結されるプッシュバー（push bar）に前記複数の帯域通過フィルタが一列に組み立てられたものであることを特徴とする、請求項１に記載のＭＩＭＯアンテナシステム。
【請求項９】
前記第２のプリント回路基板と締結した前記プッシュバーは、
各帯域通過フィルタが均一な力で前記第２のプリント回路基板に結合するように、各帯域通過フィルタに均一な圧力を提供することを特徴とする、請求項８に記載のＭＩＭＯアンテナシステム。
【請求項１０】
各帯域通過フィルタは、
ＲＦケーブルなしに、前記送受信回路に直接つながる第２のポートを備えたことを特徴とする、請求項１に記載のＭＩＭＯアンテナシステム。
【請求項１１】
前記第２のプリント回路基板の上部面には前記複数の送受信回路とつながった複数のＲＦソケット（Socket）が実装され、
各帯域通過フィルタの第２のポートは、下部面から突出し、中心に前記ＲＦソケットを挿入する溝が形成された突出部及び内部のキャビティから延び、前記突出部に形成した前記溝を貫通する導電性ピンを備え、
各帯域通過フィルタ前記導電性ピンの一部が前記ＲＦソケットに形成したホールに挿入されたままで、前記第２のプリント回路基板に結合されたことを特徴とする、請求項１０に記載のＭＩＭＯアンテナシステム。
【請求項１２】
前記第２のプリント回路基板の上部面には、前記送受信回路と電気的につながる接触パッド（contact pad）が形成された複数の構造物が実装され、
各帯域通過フィルタの第２のポートは、内部のキャビティ（cavity）から延び、下部面から突出した導電性プランジャー（plunger）を備え、
各帯域通過フィルタは、前記導電性プランジャーの一部が、前記接触パッド（contact pad）に接触したままで、前記第２のプリント回路基板に結合されたことを特徴とする、請求項１０に記載のＭＩＭＯアンテナシステム。
【請求項１３】
前記第２のプリント回路基板の上部面には、前記送受信回路と電気的につながる接触パッド（contact pad）が形成された複数の構造物が実装され、
各帯域通過フィルタの第２のポートは、内部のキャビティ（cavity）から延び、下部面から突出した導電性ピン（conductive pin）及び前記導電性ピンの末段に垂直方向に固定された導電性ロッド（conductive rod）を備え、
各帯域通過フィルタは、前記導電性ロッドの一部が、前記接触パッド（contact pad）に接触されたままで、前記第２のプリント回路基板に結合されたことを特徴とする、請求項１０に記載のＭＩＭＯアンテナシステム。
【請求項１４】
前記第２のプリント回路基板には、
複数のスイッチがツリー構造でつながるキャリブレーション回路が追加で形成されることを特徴とする、請求項１に記載のＭＩＭＯアンテナシステム。
【請求項１５】
前記第１のプリント回路基板には、少なくとも一つの接地面（Ground plane）が形成され、前記の接地面は、複数のアンテナ素子に対して反射板（Reflector）の代わりに機能することを特徴とする、請求項１に記載のＭＩＭＯアンテナシステム。
【請求項１６】
積層構造のＭＩＭＯアンテナアセンブリであって、
給電ネットワーク（Feeding network）が形成された第１のプリント回路基板（Printed Circuit Board、ＰＣＢ）と、
前記第１のプリント回路基板の上部面に設けられ、前記給電ネットワークとつながった複数のアンテナ素子と、
前記第１のプリント回路基板の下部面に配置し、前記給電ネットワークとつながった複数の帯域通過フィルタを含むフィルタアセンブリ、及び、
前記第１のプリント回路基板の下部に配置し、前記複数の帯域通過フィルタとつながった複数の送受信回路、前記複数の送受信回路とつながり、ベースバンド信号のデジタル処理を実行するデジタル回路及び複数のスイッチがツリー構造でつながるキャリブレーション回路が形成された第２のプリント回路基板を含むＭＩＭＯアンテナアセンブリ。
【請求項１７】
前記第２のプリント回路基板には、
前記複数の送受信回路とつながり、ベースバンド信号のデジタル処理を実行するデジタル回路が追加で形成されることを特徴とする、請求項１６に記載のＭＩＭＯアンテナアセンブリ。
【請求項１８】
前記第２のプリント回路基板には、
複数のスイッチがツリー構造でつながるキャリブレーション回路が追加で形成されることを特徴とする、請求項１６に記載のＭＩＭＯアンテナアセンブリ。
【請求項１９】
前記複数の帯域通過フィルタは、
ＲＦケーブルなしに前記給電ネットワークに直接つながる第１のポートを備え、前記第１のプリント回路基板に密着して締結されたことを特徴とする、請求項１６に記載のＭＩＭＯアンテナアセンブリ。
【請求項２０】
各帯域通過フィルタは、ＲＦケーブルなしに、前記送受信回路に直接つながる第２のポートを備えたことを特徴とする、請求項１６に記載のＭＩＭＯアンテナアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＩＭＯ（Multiple Input Multiple Output）アンテナに関する。より詳しくは、軽量化した積層構造のＭＩＭＯアンテナアセンブリと、ＴＤＤ（Time Division Duplex）方式で動作するＭＩＭＯアンテナでのキャリブレーション（CALibration）に関する。
【背景技術】
【０００２】
この部分に記述された内容は、単に本実施例の背景情報を提供するに留まり、従来の技術を構成するものではない。
【０００３】
ＭＩＭＯ（Multiple Input Multiple Output）技術は、多数のアンテナを使用して、データ伝送容量を画期的に増やす技術であり、送信機では、それぞれの送信アンテナを介して互いに異なるデータを送信し、受信機では、適切な信号処理を介して送信データを区別する空間多重化（Spatial multiplexing）技法である。したがって送受信アンテナの個数を増加させることによってチャネル容量が増加し、より多くのデータを送受信できるようになる。例えば、アンテナの数を１０個に増加させると、現在の単一アンテナシステムに比べて、同じ周波数帯域を使用して、約１０倍のチャネル容量を確保することになる。
【０００４】
４Ｇ ＬＴＥ−ａｄｖａｎｃｅｄでは、８つのアンテナまで使用しており、現在のｐｒｅ−５Ｇの段階で６４または１２８個のアンテナを装着した製品が開発され、５Ｇは、はるかに多い数のアンテナを有する基地局装置が使用されると予想され、これをＭａｓｓｉｖｅ ＭＩＭＯ技術という。現在のセル（Cell）の運営が２−Ｄｉｍｅｎｓｉｏｎなのに対し、Ｍａｓｓｉｖｅ ＭＩＭＯ技術が導入されると、３Ｄ−Ｂｅａｍ  ｆｏｒｍｉｎｇが可能になるのでＭａｓｓｉｖｅ ＭＩＭＯ技術は、ＦＤ−ＭＩＭＯ（Full Dimension MIMO）とも言う。
【０００５】
Ｍａｓｓｉｖｅ ＭＩＭＯ技術では、アンテナ素子の数が増え、これに伴う送受信機とフィルタの数もともに増加する。そうであるにも設置場所のリース費用や空間的な制約のために、ＲＦコンポーネント（アンテナ素子/フィルタ/パワーアンプ/トランシーバなど）を小さくて軽量でなおかつ安く作ることがＭａｓｓｉｖｅ ＭＩＭＯ技術を採用したアンテナの成否を左右することになる。 Ｍａｓｓｉｖｅ ＭＩＭＯアンテナは、カバレッジ（Coverage）拡張のためには高出力が必要であり、このような高出力による消費電力と発熱量は、重量及びサイズを減らすのに否定的な要因として作用する。
【０００６】
したがって、このようなアンテナシステムを小型化/軽量化し、多数のＲＦ素子間の電気的な接続及び組み立てを容易にするアンテナシステムの構造を開発することは、当該業界が直面している課題である。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、小型でありながら軽量化した積層構造のＭＩＭＯアンテナを提供することに主な目的がある。
【０００８】
また、本発明は、複数個のフィルタの組立時に発生する組立公差の累積量を最小限に抑えることができる組立方式とフィルタの電気的特性を確保するために必要な締結力を均一に伝えることができる構造を提供する。
【０００９】
また、本発明は、ＴＤＤ（Time Division Duplex）方式で動作するＭＩＭＯアンテナでは、１つのキャリブレーションハードウェア構成でＴＸ／ＲＸキャリブレーションを実行し、運用の間に、リアルタイムでキャリブレーションを実行するキャリブレーション手法を提供することに別の目的がある。
【課題を解決するための手段】
【００１０】
本実施例の一側面によると、積層構造のアンテナアセンブリを含むＭＩＭＯアンテナシステムを提供する。 ＭＩＭＯアンテナシステムで、レドームと背面にヒートシンクが形成されたハウジングとの間に積層構造のアンテナアセンブリを内蔵する。積層構造のアンテナアセンブリは、給電ネットワーク（Feeding network）が形成された第１のプリント回路基板（Printed Circuit Boardと、 ＰＣＢ）と、前記第１のプリント回路基板の前記レドームに対向する上部面に設けられ、前記給電ネットワークとつながった複数のアンテナ素子、及び、前記第１のプリント回路基板の下部面に配置し、前記給電ネットワークとつながった複数の帯域通過フィルタを含むフィルタアセンブリを含む。また、積層構造のアンテナアセンブリは、前記ハウジングに対面配置した第２のプリント回路基板であって、前記複数の帯域通過フィルタとつながった複数の送受信回路が形成された第２のプリント回路基板をさらに含む。
【００１１】
本実施例の他の側面によると、積層構造のＭＩＭＯアンテナアセンブリを提供する。前記積層構造のＭＩＭＯアンテナアセンブリは、給電ネットワーク（Feeding network）が形成された第１のプリント回路基板（Printed Circuit Boardと、 ＰＣＢ）と、前記第１のプリント回路基板の上部面に設けられ、前記給電ネットワークとつながった複数のアンテナ素子、及び、前記第１のプリント回路基板の下部面に配置し、前記給電ネットワークとつながった複数の帯域通過フィルタを含むフィルタアセンブリを含む。また、前記積層構造のＭＩＭＯアンテナアセンブリは、前記第１のプリント回路基板の下部に配置する第２のプリント回路基板を含む。第２のプリント回路基板には、前記複数の帯域通過フィルタとつながった複数の送受信回路、前記複数の送受信回路とつながり、ベースバンド信号のデジタル処理を実行するデジタル回路、及び複数のスイッチがツリー構造でつながるキャリブレーション回路が形成される。
【００１２】
本実施例のもう一つの側面によると、給電ネットワーク（Feeding network）及び前記給電ネットワークに電気的につながる複数のスルーホール（through hole）が形成された第１のプリント回路基板（Printed Circuit Board、ＰＣＢ）と、前記第１のプリント回路基板の上部面に設けられ、前記給電ネットワークとつながった複数のアンテナ素子、及び、前記第１のプリント回路基板の下部面に密着締結された複数の帯域通過フィルタを含むＭＩＭＯアンテナアセンブリを提供する。各帯域通過フィルタは、内部のキャビティ（cavity）から延びて上部面から突出した導電性の第１のピンを有する第１のポートを備え、それぞれの帯域通過フィルタは、前記第１のピンの突出した部分が、前記第１のプリント回路基板に形成した前記スルーホールに挿入されたままで、前記第１のプリント回路基板に密着締結される。前記ＭＩＭＯアンテナアセンブリの実施例は、下の特徴を一つ以上さらに含む。
【００１３】
いくつかの実施例で、前記第１のポートは、前記上部面に形成した開口部と、前記開口部に挿入されて前記開口部を密閉する絶縁ブッシュ、及び、前記絶縁ブッシュを貫通して前記ブッシュから突出した前記導電性ピンを含む。
【００１４】
いくつかの実施例で、前記複数の帯域通過フィルタは、前記上部面に前記プリント回路基板とボルトによって締結される複数の締結溝を形成する。
【００１５】
いくつかの実施例で、前記複数の帯域通過フィルタは、前記第１のプリント回路基板に形成した挿入ホールに挿入する挿入突起が形成されたプッシュバー（push bar）に一列に組み立てたフィルタアセンブリを形成する。
【００１６】
いくつかの実施例で、前記複数の帯域通過フィルタは、前記プッシュバーを収容する段差部を含み、前記段差部には、挿入突起及び締結ホールが形成され、前記プッシュバーには、各帯域通過フィルタの挿入突起を挿入する挿入溝が形成され、各帯域通過フィルタの締結ホールとボルトによって締結される複数の締結溝を形成する。
【００１７】
いくつかの実施例で、前記ＭＩＭＯアンテナアセンブリは、前記複数の帯域通過フィルタとつながる複数の送受信回路が形成された第２のプリント回路基板をさらに含む。
【００１８】
いくつかの実施例で、前記第２のプリント回路基板の上部面には前記複数の送受信回路とつながった複数のＲＦソケット（Socket）が実装され、各帯域通過フィルタは、下部面から突出し、中心に前記ＲＦソケットを挿入する溝が形成された突出部及び内部のキャビティから延び、前記突出部に形成した前記溝を貫通する導電性ピンを含む第２のポートを備え、それぞれの帯域通過フィルタは、前記第２のポートの導電性ピンが前記ＲＦソケットに形成したホールに挿入されたままで、前記第２のプリント回路基板に結合する。
【００１９】
いくつかの実施例で、各帯域通過フィルタの前記第２のポートは、前記溝に形成した開口部と、前記開口部に挿入されて前記開口部を密閉する絶縁ブッシュ、及び、前記絶縁ブッシュを貫通して前記ブッシュから突出した導電性ピンを含む。
【００２０】
いくつかの実施例で、前記第２のプリント回路基板の上部面には、前記送受信回路と電気的につながる接触パッド（contact pad）が形成された複数の構造物が実装され、各帯域通過フィルタは、内部のキャビティ（cavity）に電気的につながり、下部面から突出した導電性プランジャー（plunger）を有する第２のポートを備え、それぞれの帯域通過フィルタは、前記プランジャーが前記接触パッド（contact pad）に接触されたままで、前記第２のプリント回路基板に結合する。
【００２１】
いくつかの実施例で、各帯域通過フィルタの前記第２のポートは、前記下部面に形成した開口部と、前記開口部に挿入されて前記開口部を密閉する絶縁ブッシュと、前記絶縁ブッシュを貫通して前記ブッシュから突出した円筒のバレル（barrel）と、円筒のバレルに少なくとも一部が挿入された前記プランジャー（plunger）、及び、前記バレル内に配置されて前記プランジャーを支持するバネを含む。
【００２２】
いくつかの実施例で、前記複数の帯域通過フィルタは、前記第２のプリント回路基板と締結するプッシュバー（push bar）に一列に組み立てられてフィルタアセンブリを形成し、前記第２のプリント回路基板と締結した前記プッシュバーは、各帯域通過フィルタが均一な力で前記第２のプリント回路基板に結合するように、各帯域通過フィルタに均一な圧力を提供する。
【００２３】
いくつかの実施例で、前記複数の帯域通過フィルタの下部面には、複数の送受信回路が形成された第２のプリント回路基板と、ボルトによって締結される締結溝を形成する。
【００２４】
本実施例のもう一つの側面によると、給電ネットワーク（Feeding network）及び前記給電ネットワークに電気的につながる複数の接触パッド（contact pad）が形成された第１のプリント回路基板（Printed Circuit Board、 ＰＣＢ）と、前記第１のプリント回路基板の上部面に設けられ、前記給電ネットワークとつながった複数のアンテナ素子、及び、前記第１のプリント回路基板の下部面に密着締結された複数の帯域通過フィルタを含むＭＩＭＯアンテナアセンブリを提供する。各帯域通過フィルタは、内部のキャビティ（cavity）から延びて上部面から突出した導電性の第１のプランジャー（plunger）を有する第１のポートを備え、それぞれの帯域通過フィルタは、前記第１のプランジャーが前記第１のプリント回路基板に形成した前記接触パッドに接触したままで、前記第１のプリント回路基板に密着締結する。前記ＭＩＭＯアンテナアセンブリの実施例は、下の特徴を一つ以上さらに含む。
【００２５】
いくつかの実施例で、前記第１のポートは、前記上部面に形成した開口部と、前記開口部に挿入されて前記開口部を密閉する絶縁ブッシュと、前記絶縁ブッシュを貫通して前記ブッシュから突出した円筒のバレル（barrel）と、円筒のバレルに少なくとも一部が挿入された前記導電性プランジャー、及び、前記バレル内に配置されて前記導電性プランジャーを支持するバネを含む。
【００２６】
いくつかの実施例で、前記ＭＩＭＯアンテナアセンブリは、前記複数の帯域通過フィルタとつながる複数の送受信回路が形成された第２のプリント回路基板をさらに含む。
【００２７】
いくつかの実施例で、前記第２のプリント回路基板の上部面には、前記送受信回路と電気的につながる接触パッド（contact pad）が形成された複数の構造物が実装され、各帯域通過フィルタは、内部のキャビティ（cavity）に電気的につながり、下部面から突出した導電性プランジャー（plunger）を有する第２のポートを備え、それぞれの帯域通過フィルタは、前記第２のポートの導電性プランジャーが前記接触パッド（contact pad）に接触したままで前記第２のプリント回路基板に結合する。
【００２８】
いくつかの実施例で、各帯域通過フィルタの前記第２のポートは、下部面に形成した開口部と、前記開口部に挿入されて前記開口部を密閉するブッシュと、前記ブッシュを貫通して前記ブッシュから突出した円筒のバレル（barrel）と、円筒のバレルに少なくとも一部が挿入された前記導電性プランジャー、及び、前記円筒のバレル内に配置されて前記導電性プランジャーを支持するバネを含む。
【００２９】
いくつかの実施例で、前記第２のプリント回路基板の上部面には、前記送受信回路と電気的につながる接触パッド（contact pad）が形成された複数の構造物が実装され、各帯域通過フィルタは、内部のキャビティ（cavity）から延びて下部面から突出した導電性ロッドを有する第２のポートを備え、それぞれの帯域通過フィルタは、前記導電性ロッドが前記接触パッド（contact pad）に接触したままで、前記第２のプリント回路基板に結合する。
【００３０】
いくつかの実施例で、各帯域通過フィルタの前記第２のポートは、前記下部面に形成した開口部と、前記開口部に挿入されて前記開口部を密閉する絶縁ブッシュ、及び、前記絶縁ブッシュを貫通して前記ブッシュから突出した導電性ロッドを含む。
【００３１】
本実施例のもう一つの側面によると、各帯域通過フィルタは、内部のキャビティ（cavity）に電気的につながり、上部面から突出した導電性ロッド（conductive rod）を有する第１のポートを備え、それぞれの帯域通過フィルタは、前記導電性ロッドが前記第１のプリント回路基板に形成した前記接触パッドに接触されたままで、前記第１のプリント回路基板に密着締結される。いくつかの実施例で、前記第１のポートは、前記上部面に形成した開口部と、前記開口部に挿入されて前記開口部を密閉する絶縁ブッシュと、前記絶縁ブッシュを貫通して前記ブッシュから突出した導電性ピン、及び、前記導電性ピンの末段に垂直方向に固定された前記導電性ロッドを含む。
【００３２】
本実施例のもう一つの側面によると、ＴＤＤ（Time Division Duplex）通信プロトコルで動作するＭＩＭＯアンテナシステムは、複数のアンテナ素子、前記複数のアンテナ素子につながる複数の帯域通過フィルタ、および前記複数の帯域通過フィルタにつながる複数の送受信回路を含む。各送受信回路は、前記帯域通過フィルタにつながるＲＦインターフェースと、前記ＲＦインターフェースに時分割でつながる送信経路及び受信経路を含む。前記ＭＩＭＯアンテナシステムは、複数のスイッチがツリー構造でつながるキャリブレーションネットワークであって、前記ツリー構造で最上位に位置するスイッチは、前記複数の送信経路の特定の送信経路と前記複数の受信経路のうち、特定の受信経路に選択的につながり、前記ツリー構造で最下位に位置する複数のスイッチは、それぞれ前記複数の送受信回路のＲＦインターフェースにカップリングされた複数の方向性カプラにつながる、キャリブレーションネットワークをさらに含む。前記ＭＩＭＯアンテナシステムによると、下りリンク時間区間にて、前記特定の送信経路は、前記複数の受信経路に対するキャリブレーションのためのパイロット信号の印加のために使用され、上りリンク時間区間で、前記特定の受信経路は、前記複数の送信経路に対するキャリブレーションのためのフィードバック経路として使用される。前記ＭＩＭＯアンテナシステムの実施例は、下の特徴を一つ以上さらに含む。
【００３３】
いくつかの実施例で、前記ＭＩＭＯアンテナシステムは、前記複数の送受信回路とつながり、前記複数の送信経路に対する送信キャリブレーションと前記複数の受信経路に対する受信キャリブレーションを実行する処理回路をさらに含む。
【００３４】
いくつかの実施例で、前記処理回路は、各送信経路間の偏差及び各受信経路間の偏差に、事前に測定した前記複数の帯域通過フィルタと、アンテナフィーダーライン（feeder line）のＲＦ偏差をオフセット値として含ませ、前記送信キャリブレーション及び前記受信キャリブレーションを実行する。
【００３５】
いくつかの実施例で、前記処理回路は、前記ＭＩＭＯアンテナが運営される間に、リアルタイムでキャリブレーションを実行する。
【００３６】
いくつかの実施例で、前記複数の送受信回路、前記キャリブレーションネットワークおよび前記処理回路は、一つのプリント回路基板に形成される。
【００３７】
いくつかの実施例で、前記処理回路は、前記複数の方向性カプラ、前記キャリブレーションネットワーク、及び前記特定の受信経路で構成する第１のキャリブレーションの経路を形成し、前記第１のキャリブレーション経路を介して、各送信経路を経由した送信信号を獲得し、各送信経路に印加された送信信号と、前記第１のキャリブレーション経路を介して取得した送信信号間の比較に基づいて送信キャリブレーションを実行する。
【００３８】
いくつかの実施例で、前記処理回路は、各受信経路の校正のためのパイロット信号を生成し、前記特定の送信経路、前記キャリブレーションネットワーク、及び前記方向性カプラで構成する第２のキャリブレーションの経路を形成し、前記第２のキャリブレーション経路を介して前記生成されたパイロット信号を各受信経路に挿入し、前記生成されたパイロット信号と、各受信経路の出力信号から抽出したパイロット信号との比較に基づいて受信キャリブレーションを実行する。
【００３９】
いくつかの実施例で、各送信回路は上方コンバータ、Ｄ／Ａコンバータ、及びパワーアンプ（PA）を含み、前記特定の送信経路は、前記パワーアンプと前記Ｄ／Ａコンバータとの間に位置するスイッチをさらに含み、前記スイッチは、上りリンク時間区間で、前記特定の送信経路に印加されるパイロット信号を前記キャリブレーションネットワークにバイ経路させるスイッチをさらに含む。
【００４０】
いくつかの実施例で、各受信回路は、低ノイズアンプ（ＬＮＡ）、Ａ／Ｄコンバータ、及び下方コンバータを含み、前記特定の受信経路は、前記ローノイズアンプと前記Ａ／Ｄコンバータとの間に位置するスイッチをさらに含み、前記スイッチは、下りリンク時間区間で、前記のキャリブレーションネットワークからフィードバックされる各送信経路を経由した送信信号の入力を受けるスイッチをさらに含む。
【００４１】
いくつかの実施例で、前記パイロット信号は、受信信号の帯域内（in-band）の周波数を有する。
【００４２】
いくつかの実施例で、前記パイロット信号は、受信信号の帯域外（out-band）の周波数を有する。
【００４３】
いくつかの実施例で、各送受信回路は、前記送信経路、前記受信経路、及び前記ＲＦインターフェースにつながるサーキュレーター（circulator）をさらに含み、前記ＲＦインターフェースから前記サーキュレーターに入力される受信信号は、前記受信経路に渡され、前記送信経路から前記サーキュレーターに入力される送信信号は、前記ＲＦインターフェースに渡される。
【００４４】
いくつかの実施例で、前記受信経路は、ＴＤＤスイッチを介して前記サーキュレーターにつながり、前記ＴＤＤスイッチは、前記サーキュレーターにつながる第１の入力段、前記受信経路につながる第１の出力、および終段抵抗がつながる第２の出力段を含み、前記ＴＤＤスイッチは、下りリンク時間区間で、前記第１の入力段を前記第２の出力段につなげる。
【００４５】
本発明のもう一つの側面によると、複数のアンテナ、前記複数のアンテナにつながる複数の帯域通過フィルタ、前記複数の帯域通過フィルタにつながる複数の送受信回路であって、前記複数のアンテナを介してＴＤＤ（Time Division Duplex）通信プロトコルで送信および受信する複数の送受信回路、および複数のスイッチがツリー構造でつながるキャリブレーションネットワークを含むＭＩＭＯアンテナシステムをキャリブレーションする方法を提供する。前記方法は、前記複数の送受信回路と、前記帯域通過フィルタとの間のブランチ（branch）にカップリングされた方向性カプラ、前記キャリブレーションネットワーク、及び前記複数の送受信回路のうちの特定の送受信回路に含まれる受信経路で構成する第１のキャリブレーション経路を形成するステップを含む。前記方法は、前記第１のキャリブレーション経路を介して前記複数の帯域通過フィルタに渡される送信信号を獲得するステップ、及び、各送信経路に印加された送信信号と、前記第１のキャリブレーション経路を介して取得した送信信号との間の比較に基づいて、送信キャリブレーションを実行するステップをさらに含む。前記キャリブレーション方法の実施例は、下の特徴を一つ以上さらに含む。
【００４６】
いくつかの実施例で、前記第１のキャリブレーション経路を形成するステップ、及び前記送信信号を獲得するステップは、下りリンク時間区間で行われる。
【００４７】
いくつかの実施例で、前記送信キャリブレーションを実行するステップは、各送受信回路に含まれる各送信経路間の偏差に事前に測定した前記複数の帯域通過フィルタのＲＦ偏差をオフセット値として含ませるステップをさらに含む。
【００４８】
いくつかの実施例で、前記キャリブレーション方法は、各受信経路の校正のためのパイロット信号を生成するステップと、前記複数の送受信回路と、前記帯域通過フィルタとの間のブランチ（branch）にカップリングされた方向性カプラ、前記キャリブレーションネットワーク及び前記複数の送受信回路のうちの特定の送受信回路に含まれる送信経路で構成する第２のキャリブレーション経路を形成するステップと、前記第２のキャリブレーション経路を介して前記パイロット信号を前記複数の送受信回路に含まれる受信経路に挿入するために、前記特定の送受信回路に含まれる送信経路に前記パイロット信号を挿入するステップ、及び、前記生成されたパイロット信号と、各受信経路の出力信号から抽出したパイロット信号との間の比較に基づいて受信キャリブレーションを実行するステップをさらに含む。
【００４９】
いくつかの実施例で、前記第２のキャリブレーション経路を形成するステップ、及び前記パイロット信号を挿入するステップは、上りリンク時間区間で行われる。
【００５０】
いくつかの実施例で、前記受信キャリブレーションを実行するステップは、事前に測定した前記複数の帯域通過フィルタと、アンテナフィーダーライン（feeder line）のＲＦ偏差を各送受信回路に含まれる各受信経路との間の偏差にオフセット値に含ませるステップをさらに含む。
【図面の簡単な説明】
【００５１】
【図１】本発明に係るアンテナアセンブリが内蔵されるアンテナ装置の例示的な外形を示す斜視図である。
【図２】例示的なＭａｓｓｉｖｅ ＭＩＭＯアンテナの積層構造を図式化した図である。
【図３】図２の積層構造で、第１のレイヤから第２のレイヤを実装した例示的なサブアセンブリの分解図である。
【図４】本発明の一実施例に係るＭａｓｓｉｖｅ ＭＩＭＯアンテナシステムの積層構造を図式化した図である。
【図５】図４の積層構造を採用する本発明の一実施例に係るＭａｓｓｉｖｅ ＭＩＭＯアンテナの分解図である。
【図６】本発明の一実施例に係るアンテナ素子が結合された第１のＰＣＢにフィルタが結合したサブアセンブリの分解図である。
【図７】帯域通過フィルタがＲＦコネクタを介してＰＣＢにつながる例示的な構造を示した図である。
【図８】本発明の一実施例に係るキャビティフィルタの構造を示す斜視図である。
【図９】本発明の一実施例に係るキャビティフィルタが第１のＰＣＢ及び第２のＰＣＢにつながる構造を説明するための断面図である。
【図１０】本発明の他の実施例に係るキャビティフィルタが第１のＰＣＢ及び第２のＰＣＢにつながる構造を説明するための断面図である。
【図１１】本発明の他の実施例に係るキャビティフィルタが第１のＰＣＢ及び第２のＰＣＢにつながる構造を説明するための断面図である。
【図１２】本発明の一実施例に係るフィルタアセンブリを示す図である。
【図１３】本発明の一実施例に係るフィルタアセンブリを第１のＰＣＢに組み立てた状態を示す図である。
【図１４】本発明に係るＭａｓｓｉｖｅ ＭＩＭＯアンテナアセンブリの機能を図式化した回路図である。
【図１５ａ】図１５ａは、ＲＦ  ＩＣとＲＦ素子との間に、ＳＰＤＴスイッチが存在しない送受信モジュールを示す図である。
【図１５ｂ】図１５ｂは、ＲＦ  ＩＣとＲＦ素子との間に、ＳＰＤＴスイッチが存在する送受信モジュールを示す図である。
【図１６】ＴＸキャリブレーションからの信号の流れを説明するための図である。
【図１７】ＲＸキャリブレーションからの信号の流れを説明するための図である。
【図１８】フィルタとアンテナフィーダーライン（feeder line）の固定された位相偏差を説明するための図である。
【発明を実施するための形態】
【００５２】
以下、本発明のいくつかの実施例を例示的な図面を使用して詳しく説明する。各図面の構成要素に参照符号を付加することにあたり、同一の構成要素については、たとえ他の図面上に表示されても、可能な限り同一の符号を有するようにしていることに留意しなければならない。また、本発明を説明するにあたり、関連した公知の構成または機能についての具体的な説明が本発明の要旨を曖昧にすると判断した場合には、その詳細な説明は省く。
【００５３】
明細書全体で、ある部分がある構成要素を「含む」、「備える」とするとき、これは特に正反対の記載がない限り、他の構成要素を除外するのではなく、さらに他の構成要素を含むことを意味する。明細書で使用される「キャリブレーションネットワーク（CALibration network）」という用語は、各送信経路の出力段にカップリングされた双方向カプラを介して取得された各送信経路別送信信号をキャリブレーションプロセッサにフィードバックする経路、キャリブレーションプロセッサから各受信経路の入力段にパイロット信号が渡される経路を提供するＲＦ回路を指す。
【００５４】
図１は、本発明に係るアンテナアセンブリが内蔵されるアンテナ装置の例示的な外形を示す斜視図である。アンテナ装置１０は、大別して、ヒートシンク（heat sink）が形成されたハウジング（housing）１２と、ハウジングに結合されたレドーム（radome）１１を含む。ハウジング１２とレドーム１１との間には、後述するアンテナアセンブリ（antenna assembly）を内蔵する。ハウジング１１の下部には、例えばドッキング（docking）構造を介して、パワーサプライユニット（PSU、power supply unit）１３が結合され、パワーサプライユニット１３は、アンテナアセンブリに備えられた電子部品を動作させるための動作電源を提供する。
【００５５】
積層構造のＭａｓｓｉｖｅ ＭＩＭＯアンテナアセンブリ
図２は、例示的なＭａｓｓｉｖｅ ＭＩＭＯアンテナの積層構造を図式化した図である。
【００５６】
図２に例示したＭａｓｓｉｖｅ ＭＩＭＯアンテナ２０は、レドーム（radome）と、外部にヒートシンク（heat sink）が形成されたハウジング（housing）と、これらの間に配列するアンテナアセンブリ（antenna assembly）を含む。アンテナアセンブリは、ＲＦ素子とデジタル素子が実装されたモジュールが積層構造で結合された形態で構成される。例示したアンテナアセンブリの主なモジュールは、主に６つのレイヤ（Layer）に区分する。
【００５７】
第１のレイヤには、キャリブレーションネットワークが実装されたプリント回路基板（printed circuit board：ＰＣＢ）２１０と、その上段に設置された複数のアンテナ素子２１０が含まれる。第２のレイヤは、複数のフィルタに２３０で構成され、各フィルタ２３０は、第１のレイヤ上のＲＦ給電ネットワークの信号ラインとＲＦコネクタのようなＲＦインターフェースを介して電気的につながる。
【００５８】
第３のレイヤは、パワーアンプ（power amplifier）ＰＡなどのアナログ処理回路が実装されたＰＣＢ２４０を含む。アナログ処理回路に含まれる各パワーアンプは、第２のレイヤ上において対応するフィルタ２３０とＲＦインターフェースを介して電気的につながる。また、アナログ処理回路は、キャリブレーションネットワークとＲＦインターフェースを介してつながる。
【００５９】
第４のレイヤには、デジタル処理回路が実装されたデジタルボード２５０とパワーサプライユニット（PSU）２５０が含まれる。デジタルボード２５０は、基地局ＢＢＵ（base band unit）から受信されるデジタル信号をアナログＲＦ信号に変換し、アンテナで受信されたアナログＲＦ信号をデジタル信号に変換して基地局ＢＢＵに渡す機能を実行する。デジタルボード２５０は、ＲＦインターフェースを介して、第３のレイヤ上のアナログ処理回路が実装されたＰＣＢ２４０につながる。
【００６０】
図３は図２の積層構造で、第１のレイヤないし第２のレイヤを実装した例示的なサブアセンブリの分解図である。
【００６１】
図示したように、第１のレイヤに該当する複数のサブレイヤと第２のレイヤに対応するフィルタバンク（filter bank）が結合してアンテナアセンブリのサブアセンブリを形成する。第１のサブレイヤには、ＲＦ給電ネットワーク（feeding network）が実装されたＰＣＢとその上段に設けられた複数のアンテナ素子が含まれる。第２のサブレイヤは、反射板（reflector）を含み、第３のサブレイヤは、キャリブレーションネットワークが実装されたＰＣＢを含む。第１のレイヤを構成する第１のサブレイヤないし第３のサブレイヤは、多重レイヤＰＣＢ（Multi-layer PCB）に実装する。特に、図２には、複数のフィルタを内蔵したフィルタバンク（filter bank）がサブレイヤと締結される。フィルタバンクは、複数のフィルタのblind mating connectionと締結力を確保するための構造物であって、サブアセンブリのサイズを必然的に増加させる。
【００６２】
図２及び図３に例示した積層構造では、キャリブレーションネットワークが、アンテナとフィルタとの間に位置する。キャリブレーションネットワークは、通常、複数のスイッチで構成され、各フィルタの後段にカップリングされたＲＦカプラとつながる。したがって、給電ネットワークとフィルタはＲＦコネクタ（例えば、同軸コネクタ（coaxial connector）のような標準化されたＲＦインターフェース）を介してつなげるしかない。また、パワーアンプが形成されたアナログボードとデジタルボードと別個のレイヤで構成されるので、これらの間のＲＦインターフェースにもＲＦコネクタが使用される。このように、図２および図３に例示したＭＩＭＯアンテナシステムは、複数のレイヤで構成され、それぞれのレイヤをＲＦコネクタを介して互いにつなげる構造なので、重量とサイズを減らすのは難しい。
【００６３】
本発明は、よりスリムでコンパクトな積層構造のＭａｓｓｉｖｅ ＭＩＭＯアンテナシステムを提案する。
【００６４】
図４は、本発明の一実施例に係るＭａｓｓｉｖｅ ＭＩＭＯアンテナシステムの積層構造を図式化した図である。図５は図４の積層構造を採用する本発明の一実施例に係るＭａｓｓｉｖｅ ＭＩＭＯアンテナの分解図である。図６は、本発明の一実施例に係るアンテナ素子が結合された第１のＰＣＢにフィルタが結合したサブアセンブリの分解図である。
【００６５】
本発明は、後述するように、キャリブレーション機能を、アンテナ素子４１０の前段ではなく、フィルタ４３０の前段（すなわち、パワーアンプの出力段）で動作させる。フィルタとアンテナフィーダーラインによって発生する位相偏差は、固定された位相偏差を有するフィルタを製造／使用することにより、許容可能なレベルで管理するという点に留意する。キャリブレーション機能をパワーアンプの出力段で動作させることで、従来のアンテナ素子とフィルタとの間に位置していたキャリブレーションネットワークをパワーアンプ及びデジタル回路と一緒に１つのボードに形成するようになり、給電ネットワーク（feeding network）が形成されたＰＣＢ下部にフィルタを密着結合させることができるようになる。つまり、本発明は、フィルタとアンテナフィーダーラインによって発生する位相偏差を許容可能なレベルで管理し、アンテナアセンブリをコンパクトなサイズに減らす戦略をとる。
【００６６】
図４に示すように、本発明の一実施例に係る積層構造では、キャリブレーションネットワークがパワーアンプ及びデジタル回路と一緒に１つのボード４４０に形成される。したがって、パワーアンプ、キャリブレーションネットワーク、およびデジタル回路の間にＲＦケーブルの接続が必要なくなる。また、図２に比べて、図４の積層構造は、少ない数のレイヤで構成される。
【００６７】
本実施例に係るＭＩＭＯアンテナアセンブリは、第１のＰＣＢ４２０と第２のＰＣＢ４４０を含む。第１のＰＣＢ４２０には、ＲＦ給電ネットワークが形成される。第１のＰＣＢ４２０の上部面には、複数のアンテナ素子４１０が締結されてＲＦ給電ネットワークに電気的につながり、下部面には、複数の帯域通過フィルタ４３０が密着締結されてＲＦ給電ネットワークと電気的につながる。第１のＰＣＢ４２０には、少なくとも一つの接地面（ground plane）が形成され、接地面は、複数のアンテナ素子に対して反射板として機能する。すなわち、第１のＰＣＢ４２０に形成した接地面を反射板として利用することにより、図３に示した別途の反射板が省ける。第２のＰＣＢ４４０には、ベースバンド処理を実行するデジタル処理回路は、複数の送信/受信（ＴＸ／ＲＸ）回路を提供するアナログ処理回路、およびキャリブレーションネットワークが形成される。帯域通過フィルタ４３０は、第１のＰＣＢ４１０の信号ラインと電気的につながり、第２のＰＣＢ４４０の信号ラインと電気的につながる。
【００６８】
以下では、帯域通過フィルタとＰＣＢとの間の締結構造について説明することにする。本発明は、サイズ及び組立性を改善したフィルタとＰＣＢとの間の新たな締結構造を提供する。また、複数のフィルタの電気的特性を確保するために必要な締結力を均一に提供し、複数のフィルタ組立時に発生する組立公差の累積量を最小限に抑えることができる締結構造を提供する。
【００６９】
まず、図７を参照して、で、従来の締結構造を説明することにする。図７は、帯域通過フィルタがＲＦコネクタを介してＰＣＢにつながる例示的な構造を示した図である。帯域通過フィルタをＰＣＢに締結する場合に、通常、ブラインド結合コネクタ（blind mating connector）タイプのＲＦコネクタが使用される。図７には、上部面と下部面にそれぞれＲＦコネクタ７１１、７１２を備えたキャビティフィルタ（cavity filter）が例示される。 ＰＣＢ上にキャビティフィルタの下部に位置するＲＦコネクタ（male）に挿入するＲＦコネクタ（female）が表面実装される。各キャビティフィルタは、締結構造物７１３を介して個別にＰＣＢに締結される。
【００７０】
図７に例示した構造では、各キャビティフィルタが個別にＰＣＢに締結されるので、各キャビティフィルタ間の締結力の差により、ＲＦ特性に組み立て公差が発生することになる。また、各キャビティフィルタがＲＦコネクタの結合体の長さを考慮した締結構造物７１３の長さ（“Ａ”）だけＰＣＢから離間するしかなく、必然的にサイズが増加することになる。特に、フィルタの上／下部面の両方にblind mating connectionを適用するためには、非常に複雑なハードウェア構造（例えば、図３に例示したフィルタバンクのように、別の組立ケースにフィルタが内蔵された構造）が必要である。
【００７１】
フィルタのＰＣＢ間のＲＦインターフェース
図８は、本発明の一実施例に係るキャビティフィルタの構造を示す斜視図である。図９は、本発明の一実施例に係るキャビティフィルタが第１のＰＣＢ及び第２のＰＣＢにつながる構造を説明するための断面図である。図９は、混乱を避けるために、キャビティフィルタの内部構造を省いたことに留意する。
【００７２】
図８に示すように、キャビティフィルタは、第１の入出力ポート８１０及び第２の入出力ポート８６０を含む。第１の入出力ポート８１０は、キャビティフィルタの上部面（例えば、カバー）に配置し、第２の入出力ポート８６０は、キャビティフィルタの下部面に配置する。これらの入出力ポートに８１０、８６０は、ピン構造物で構成され、同軸コネクタのような標準化されたＲＦインターフェースとは異なることに注意しなければならない。
【００７３】
図８を参照すると、第１の入出力ポート８１０は、キャビティフィルタの上部面に形成した開口部（opening section）に挿入するピン構造物で構成される。ピン構造物は、導電性ピン８１１及び絶縁ブッシュ（insulating bush）８１２を含む。導電性ピン８１１は、絶縁ブッシュ８１２を貫通して絶縁ブッシュ８１２から突出している。ピン構造物は、開口部に挿入されて開口部を密閉する。導電性ピン８１１の一部は、キャビティフィルタの上部面から突出している。また、キャビティフィルタの上部面には、第１のＰＣＢとボルトによって締結される複数の締結溝８２０ａ〜８２０ｃが形成される。
【００７４】
図９に示すように、キャビティフィルタは給電ネットワーク（feeding network）が形成された第１のＰＣＢ４２０の下部面に密着して結合する。第１のＰＣＢ４２０には、給電ネットワークとつながった複数のメッキスルーホール（plated through hole）９２０が形成される。キャビティフィルタは、導電性ピン８１１の一部分が第１のＰＣＢ４２０に形成したスルーホール８２０に挿入された状態で、第１のＰＣＢ４２０の下部面と密着して締結される。導電性ピン８１１とスルーホール９２０の接触部分には、はんだ付け（soldering）処理が施される。
【００７５】
一方、第２のＰＣＢ４４０には、多数のＲＦ  ＩＣやデジタルＩＣなどが実装されるので、これらの実装された素子の損傷を防ぐため、キャビティフィルタが一定程度離間されたままで、第２のＰＣＢ４４０の上部面と結合する必要がある。再び図８を参照すると、フィルタの下部面には、高さ方向に突出した突出部８５０に開口部が形成される。導電性ピン８６１とブッシュ８６２が結合されたピン構造物８６０は、突出部８５０に形成した開口部に挿入されて開口部を密閉する。また、開口部が形成された突出部８５０には、後述する第２のＰＣＢに実装されたソケット（socket）を収容する挿入部８５１が形成される。また、フィルタの下部面には、第２のＰＣＢ４４０に形成した構造物とボルトによって締結される締結溝８４０が形成される。
【００７６】
図９を参照すると、キャビティフィルタは、ＲＦ回路が形成された第２のＰＣＢ４４０の上部面に結合する。第２のＰＣＢ４４０の上部面には、ソケット（socket）９５０が表面実装（surface mounted）される。ソケット９５０は、キャビティフィルタの第２の同軸ピン８６１を挿入するホール（hole）とホールに挿入された導電性ピン８６１に電気的に接触する少なくとも一つの接触ピン９５１を備える。キャビティフィルタの挿入部８５１にソケット９５０が収容されると、ソケット９５０のホールに導電性ピン８６１を挿入する。キャビティフィルタと第２のＰＣＢ４４０の上部面は、キャビティフィルタの下部面に形成した突出部８５０の高さだけ離間する。突起８５０の高さは、第２のＰＣＢ４４０の上部面に実装される素子の大きさを考慮して設計され、図７のＲＦコネクタを用いた接続構造に比べて、キャビティフィルタと第２のＰＣＢ４４０との間に離間距離が著しく減少する。
【００７７】
図１０は、本発明の他の実施例に係るキャビティフィルタが第１のＰＣＢ及び第２のＰＣＢにつながる構造を説明するための断面図である。図１０は、混乱を避けるために、キャビティフィルタの内部構造を省いたことに留意する。
【００７８】
図１０を参照すると、第１の入出力ポートはキャビティフィルタの上部面に形成した開口部（opening section）に挿入するピン構造物で構成される。ピン構造物は、バネピンコネクタ（spring pin connector）と絶縁ブッシュ１０１４を含む。バネピンコネクタは、絶縁ブッシュ１０１４を貫通して、絶縁ブッシュ１０１４から突出した円筒の導電性のバレル（barrel）１０１２、バレル１０１２には、少なくとも一部が挿入された導電性のプランジャー（plunger）１０１１、及びバレル１０１２内に配置されてプランジャー１０１１を支持するバネ１０１３を含む。ピン構造物は、開口部に挿入されて開口部を密閉する。プランジャー１０１１の一部は、キャビティフィルタの上部面から突出しており、（例えば、第１のＰＣＢ４２０に密着されるにしたがい）押す圧力によって円筒のバレル１０１２の内部に押されて入るように構成される。
【００７９】
キャビティフィルタは、給電ネットワーク（feeding network）が形成された第１のＰＣＢ４２０の下部面に密着して結合する。第１のＰＣＢ４２０には、給電ネットワークとつながった複数の接触パッド（contact pad、図示せず）が形成される。キャビティフィルタは、プランジャー１０１１のヘッドが第１のＰＣＢ４２０に形成した前記接触パッドに接触したままで、第１のＰＣＢ４２０の下部面と密着して締結する。プランジャー１０１１の一部は、キャビティフィルタの上部面が第１のＰＣＢ４２０に密着することにより、円筒のバレル１０１２の内部に押し入る。バレル１０１２内部のバネ１０１３は、プランジャー１０１１のヘッドと接触パッドとの間に適正な接触圧力を提供する。
【００８０】
第１の入出力ポートと同様に、第２の入出力ポートは、キャビティフィルタの上部面に形成した開口部（opening section）に挿入するピン構造物で構成される。ピン構造物は、バネピンコネクタ（spring pin connector）と絶縁ブッシュ１０５４を含む。バネピンコネクタは、絶縁ブッシュ１０５４を貫通して、絶縁ブッシュ１０５４から突出した円筒のバレル（barrel）１０５２、バレル１０５２には、少なくとも一部が挿入されたプランジャー（plunger）１０５１、およびバレル１０５２内に配置されてプランジャー１０５１を支持するバネ１０５３を含む。
【００８１】
第２のＰＣＢ４４０の上部面には、ソケット（socket）１０６０が表面実装（surface mounted）される。ソケット１０６０の上部面には、送受信回路と電気的につながる接触パッド（contact pad）１０６１が形成される。キャビティフィルタは、第２の入出力ポートのプランジャー１０５１のヘッドが第２のＰＣＢ４４０に形成した接触パッド１０６１に接触したままで、第２のＰＣＢ４４０と結合する。図１０の例では、キャビティフィルタと第２のＰＣＢ４４０の上部面は、第２のＰＣＢ４４０に実装されたソケット１０６０の高さだけ離間する。他の一部の例で、図８および図９の実施例と同様に、フィルタの下部面に高さ方向に突出した突出部が形成され、突起部に形成した開口部にバネピンコネクタが位置する。第２のＰＣＢ４４０に実装されたソケットの少なくとも一部が突起部に形成した開口部に挿入される。
【００８２】
図１１は、本発明のまた他の実施例に係るキャビティフィルタが第１のＰＣＢ及び第２のＰＣＢにつながる構造を説明するための断面図である。図１１でも、混乱を避けるために、キャビティフィルタの内部構造を省いたことに留意する。
【００８３】
図１１を参照すると、第１の入出力ポートはキャビティフィルタの上部面に形成した開口部（opening section）に挿入するピン構造物で構成される。ピン構造物は、絶縁ブッシュ１１１３と、絶縁ブッシュ１１１３を貫通して、絶縁ブッシュ１１１３から突出した導電性ピン（conductive pin）１１１１と、導電性ピン１１１１の末段に垂直方向に固定された導電性のロード（conductive rod）１１１２を含む。導電性のロッド１１１２は、折り曲がって末段がフィルタの上部面から突出している。キャビティフィルタは、給電ネットワーク（feeding network）が形成された第１のＰＣＢ４２０の下部面に密着して結合する。図１０の実施例と同様に、第１のＰＣＢ４２０には、給電ネットワークとつながった複数の接触パッド（contact pad、図示せず）が形成される。キャビティフィルタは、導電性のロッド１０５２の末段が第１のＰＣＢ４２０に形成した前記接触パッドに接触したままで、第１のＰＣＢ４２０の下部面と密着して締結される。導電性のロッド１１１２は、キャビティフィルタの上部面が第１のＰＣＢ４２０に密着することにより、フィルタの下部側に撓む。導電性のロッド１１１２は、接触パッドと適正な接触圧力を提供するように付勢力を有することが望ましい。
【００８４】
第１の入出力ポートと同様に、第２の入出力ポートは、キャビティフィルタの上部面に形成した開口部（opening section）に挿入するピン構造物で構成される。ピン構造物は、開口部に挿入された絶縁ブッシュ１１５３と、絶縁ブッシュ１１５３を貫通して、絶縁ブッシュ１１５３から突出した導電性ピン（conductive pin）１１５１と、導電性ピン１１５１の末段に垂直方向に固定された導電性ロッド（conductive rod）１１５２を含む。導電性ロッド１１５２は、途中で折り曲がって末段がフィルタの下部面から突出している。
【００８５】
図１０の実施例と同様に、第２のＰＣＢ４４０の上部面には、ソケット（socketと、 １１６０が表面実装（surface mounted）される。ソケット１１６０の上部面には、送受信回路と電気的につながる接触パッド（contact pad）１１６１が形成される。キャビティフィルタは、第２の入出力ポートの導電性ロッド１１５２の末段が第２のＰＣＢ４４０に形成した接触パッド１１６１に接触したままで、第２のＰＣＢ４４０と結合する。図１０の例で、キャビティフィルタと第２のＰＣＢ４４０の上部面は、第２のＰＣＢ４４０に実装されたソケット１１６０の高さだけ離間する。他の一部の例で、図８および図９の実施例と同様に、フィルタの下部面に高さ方向に突出した突出部が形成され、突起部に形成した開口部にピン構造物が位置する。第２のＰＣＢ４４０に実装されたソケットの少なくとも一部が突起部に形成した開口部に挿入される。
【００８６】
図９ないし図１１に例示したキャビティフィルタの第１の入出力ポート及び第２の入出力ポートの構造は、必要に応じて組み合わせて使用できることに留意しなければならない。例えば、キャビティフィルタは、図９に例示した第１の入出力ポートの構造を有すると同時に、図１０あるいは図１１に例示した第２の入出力ポートの構造を有する。
【００８７】
プッシュバー（push bar）を用いたフィルタ結合
キャビティフィルタは、個別に、第１のＰＣＢ４２０の下部面及び第２のＰＣＢ４４０の上部面に組み立てることができるが、各キャビティフィルタ間の締結力の差により、ＲＦ特性に大きなばらつきが発生する。本発明は、複数のフィルタの組立時に発生する組立公差の累積量を最小限に抑えることができる組立方式とフィルタの電気的特性を確保するために必要な締結力を均一に伝えることができる構造を提案する。
【００８８】
図１２は、本発明の一実施例に係るフィルタアセンブリと、プッシュバーにフィルタが結合する部位を拡大した拡大図を示した図である。図１３は、本発明の一実施例に係るフィルタアセンブリを第１のＰＣＢに組み立てた状態を示す図である。
【００８９】
図１２に図示したように、フィルタアセンブリは、プッシュバー（push bar）１２１０とプッシュバー１２１０に一列に組み立てた一段のフィルタを含む。フィルタには、プッシュバー１２１０を収容する段差部１２５０が形成される。段差部１２５０は、フィルタの一側が直角を成して切断された形状を有する。段差部１２５０には、挿入突起に１２５１ａ、１２５１ｂとボルトを挿入される締結ホール１２５３が形成される。これに対応して、プッシュバー１２１０には、各フィルタの挿入突起１２５１ａ、１２５１ｂを挿入する挿入溝（図示せず）が形成され、挿入溝（図示せず）間には、各キャビティフィルタとボルトによって締結される複数の締結溝（図示せず）が形成される。
【００９０】
さらに、プッシュバー１２１０には、第１のＰＣＢに形成した挿入ホール（図示せず）に挿入する２つ以上の挿入突起１２１１ａ、１２１１ｂが形成される。プッシュバー１２１０の挿入突起に１２１１ａ、１２１１ｂが第１のＰＣＢの挿入ホール（図示せず）に挿入されると、図１０に例示したように、プッシュバー１２１０に組み立てた一段のフィルタの導電性ピンが第１のＰＣＢに形成したスルーホールに挿入される。図１３には、４つのフィルタアセンブリを第１のＰＣＢに組み立てた例示的な形状を示している。
【００９１】
プッシュバー１２１０の両段には、第２のＰＣＢの構造物とボルトによって締結される複数の締結ホール１２１２ａ、１２１２ｂが形成される。プッシュバー１２１０に組み立てた一段のフィルタの突起部に形成した挿入口に第２のＰＣＢに実装されたソケットが収容され、ソケットのホールに第２の同軸ピンが挿入された状態では、プッシュバー１２１０は、第２のＰＣＢの構造物とボルト結合し、プッシュバー１２１０に組み立てた一段のフィルタに均一な締結力を提供する。プッシュバー１２１０が撓むと、各フィルタに均一な荷重あるいは締結力を伝達しにくくなるため、プッシュバー１２１０は、一定水準以上の剛性を持たなければならない。
【００９２】
このように、プッシュバー１２１０を利用して、フィルタをＰＣＢに締結する方式は、各フィルタをＰＣＢに結合するときの公差累積量を最小限に抑え、公差量を一貫して調節し、アンテナ及びＲＦ送受信回路との安定したBlind matingを可能にする。また、フィルタ締結時にＲＦ特性の獲得に必要な締結力を得るために、フィルタに個別に必要な装置およびアセンブリの構造が要求されない。また、アンテナアセンブリの組立工程にあらかじめ組み立てた「フィルタアセンブリ」を使用すると、組立工程の簡素化にもアンテナアセンブリが寄与する。
【００９３】
さらに、本発明が提供するフィルタとＰＣＢ間の特有の電気的なつながりのための構造は、同軸コネクタやＲＦケーブルが必要なく、本発明が提供するＰＣＢとフィルタアセンブリとの間の特有の締結構造は各フィルタを個別にＰＣＢに締結する代わりにプッシュバーを使用してフィルタを一括的にＰＣＢに締結するところ、アンテナアセンブリまたはフィルタアセンブリを簡単に分解することができ、したがって、アンテナアセンブリを設置したり、運用の途中で必要なパフォーマンステストや異常があるアンテナの交換を容易にする。
【００９４】
２．ビームフォーミングキャリブレーション（beamforming CALibration）
アンテナでビームフォーミング（beamforming）を提供するために、Ｒａｄｉｏ  ｍｏｄｕｌｅでのそれぞれのＴＸ経路と、それぞれのＲＸ経路での振幅と位相が一定に維持されなければならないが、実際のＲａｄｉｏ  ｍｏｄｕｌｅには、それぞれのＴＸ／ＲＸ経路は偏差を有するようになる。これらの偏差を補償する作業をＲａｄｉｏ  ｍｏｄｕｌｅでのビームフォーミングキャリブレーション（beamforming CALibration）と言う。
【００９５】
本発明は、ＴＤＤ（Time Division Duplex）方式で動作するＭＩＭＯアンテナシステムの特性を利用して、送信経路のキャリブレーション（ＴＸ CALibration）と受信経路のキャリブレーション（ＲＸ CALibration）で同じＲＦ経路を時間的に分割共有する方法を提案する。
【００９６】
ＴＸキャリブレーションでは、自己の送信信号を利用して、送信経路の後段でキャプチャしたフィードバック信号と送信した信号との相関（correlation）演算をもとに、各送信経路間のＲＦ特性（位相/振幅/遅延など）偏差を測定し、測定した偏差を補償するＴＸキャリブレーションを実行する。また、受信経路には、パイロット（Pilot）信号を各受信経路に挿入させ、受信経路の後段から出力される信号とパイロット信号との相関演算をもとに、各受信経路間のＲＦ特性（位相/振幅/遅延など）偏差を測定し、測定した偏差を補償するＲＸキャリブレーションを実行する。これらのキャリブレーションアルゴリズム自体は本願出願人が出願した韓国特許出願第１０-２０１５-００６３１７７号（公開番号第１０-２０１６-０１３２１６６号）に開示した方法と実質的に同一である。前記韓国特許出願の開示事項が本明細書に参照としてすべて援用される。
【００９７】
以下では、図１４、図１５ａ及び図１５ｂを参照して、Ｍａｓｓｉｖｅ ＭＩＭＯアンテナアセンブリの例示的な回路構成及び信号接続を説明する。
【００９８】
図１４は、本発明に係るＭａｓｓｉｖｅ ＭＩＭＯアンテナアセンブリの機能を図式化した回路図である。図１４に示すように、第２のＰＣＢはベースバンド処理を実行するデジタル処理回路、複数の送受信モジュールに区分されるアナログ処理回路、およびキャリブレーションネットワークが形成される。各送受信モジュールは、アンテナ素子につながる帯域通過フィルタにＲＦインターフェースを介してつながる。前述したように、本発明の一実施例に係るＴＸ／ＲＸキャリブレーションは、フィルタ前段に対して実行する。この方式は、アンテナ前段（つまり、フィルタ後段）で実行される構成に比べて、ＲＦ送受信回路などが形成された第２のＰＣＢ上の空き領域を利用して、キャリブレーションＨ／Ｗ（例えば、キャリブレーションネットワーク）を実装するようになり、第２のＰＣＢでの複雑さとのつながり（connection）を減らし、空間的な利得と材料費の削減をもたらすことになる。
【００９９】
図１５ａはＲＦ  ＩＣとＲＦ素子との間に、ＳＰＤＴスイッチが存在しない送受信モジュールを示す図であり、図１５ｂは、ＲＦ  ＩＣとＲＦ素子との間に、ＳＰＤＴスイッチが存在する送受信モジュールを示す図である。
【０１００】
図１５ａを参照すると、各送受信モジュールは、対応するアンテナ素子に対する送信経路及び受信経路を提供する複数のＲＦ素子とＲＦ  ＩＣを含む。
【０１０１】
ＲＦ  ＩＣは、デジタル処理回路から受信されるベースバンド（base band）のデジタル送信信号を送信周波数にアップコンバートするアップコンバータ（up converter）と、アップコンバートされたデジタル送信信号をアナログＲＦ送信信号に変換するＤ／Ａコンバータを含む。アップコンバータとＤ／Ａコンバータは、送信経路の一部を形成する。また、ＲＦ  ＩＣは、アナログＲＦ受信信号をデジタル受信信号に変換するＡ／Ｄコンバータと、デジタル受信信号をベースバンドのデジタル受信信号に変換するダウンコンバータ（down converter）を含む。 Ａ／Ｄコンバータとダウンコンバータは、受信経路の一部を形成する。 ＲＦダウンコンバータは、受信された受信信号をベースバンドにダウンコンバートし、Ａ／Ｄコンバータは、ベースバンド信号をデジタル信号に変換する。ベースバンドのデジタル信号は、デジタル処理回路に渡される。
【０１０２】
各送信経路は、パワーアンプ（Power Amplifier）ＰＡ、サーキュレーター（circulator）、及び方向性カプラ（directional coupler）をさらに含む。各受信経路は、ローノイズアンプ（Low Noise Amplifier：ＬＮＡ）をさらに含む。送信経路と受信経路の接続部分にサーキュレーター（circulator）が設置される。フィルタ側からサーキュレーターに入力される受信信号（つまり、上りリンクＲＦ信号）は、サーキュレーターを経てＬＮＡに伝送される。また、パワーアンプからサーキュレーターに入力される送信信号（下りリンクＲＦ信号）は、フィルタ側に伝送される。サーキュレーターのＬＮＡの間にはＴＤＤスイッチで機能するＳＰＤＴスイッチが含まれる。 ＳＰＤＴスイッチの一方の段子は、ＶＳＷＲ（Voltage Standing Wave Ratio）特性の変化を最小限に抑えるための終段抵抗がつながっている。送受信モジュールが送信モードで動作するとき（つまり、下りリンク時間区間で）、ＳＰＤＴスイッチは、サーキュレーターを終段抵抗につなげる。送受信モジュールが受信モードで動作するとき（つまり、上りリンク時間区間で）、ＳＰＤＴスイッチは、サーキュレーターをＬＮＡにつなげる。
【０１０３】
図１５ｂに示すように、複数の送受信モジュールの中から、特定の送受信モジュールの送信経路ＴＸ０は、残りの送受信モジュールの送信経路とは異なり、パワーアンプ前段に、ＳＰＤＴスイッチ１５１０が含まれる。同様に、特定の送受信モジュールの受信経路ＲＸ１には、残りの送受信モジュールの受信経路とは異なり、ローノイズアンプ（ＬＮＡ）後段に、さらにＳＰＤＴスイッチ１５６０が含まれる。
【０１０４】
キャリブレーションネットワーク（これを「マトリックススイッチ」と称する）は、ツリー構造を採用する複数のスイッチで構成される。最上位のスイッチＳＰＤＴは、複数の送信経路の中から、特定の送信経路に含まれるＳＰＤＴスイッチ１５１０とつながり、また、複数の受信経路の中から、特定の受信経路に含まれるＳＰＤＴスイッチ１５６０とつながる。最下位のスイッチＳＰ４Ｔは、複数の送信経路上のパワーアンプの後段に位置する方向性ＲＦカプラとつながったＳＰＤＴスイッチにつながる。キャリブレーションネットワークに含まれるスイッチの選択的なスイッチングにより、各送信経路及び各受信経路を選択する。
【０１０５】
以下では、本発明が提案するＴＤＤ方式でのＴＸ／ＲＸキャリブレーション適用時の信号の流れを詳しく説明する。
【０１０６】
ＴＸキャリブレーション
図１６は、ＴＸキャリブレーションからの信号の流れを説明するための図である。
【０１０７】
図１６では、送信経路ＴＸ０とＴＸ１についてのＴＸキャリブレーションを実行する場合に、信号の流れが太い線で表示される。図１６にて、「ＣＡＬ＃０、ＣＡＬ＃１、ＣＡＬ＃２ ...」は、各送信経路のパワーアンプ後段にカップリングされた方向性カプラによってキャプチャされた送信信号を指す。また、「ＴＸ ＣＡＬ」も前記キャプチャされた送信信号を指すものであるが、送受信回路と、キャリブレーションネットワークとの間の信号の流れ及び接続関係を説明するために、便宜上、キャリブレーションネットワークの最上位スイッチから出力される「キャプチャされた送信信号」を「ＴＸ ＣＡＬ」と表記した。
【０１０８】
ＲＦＩＣから各送信経路に渡されたアナログＲＦ信号（すなわち、送信信号）は、パワーアンプ後段の方向性カプラ（directional coupler）によってキャプチャされる。例えば、送信経路ＴＸ０に渡されたアナログＲＦ信号は、方向性カプラによってキャプチャされ、キャプチャされた信号ＣＡＬ＃０は、キャリブレーションネットワークの最下位のスイッチに入力される。このとき、受信経路ＲＸ１のＬＮＡは、ＯＦＦ状態である。同様に、送信経路ＴＸ１に渡された下りリンクＲＦ信号は、パワーアンプの後段の方向性カプラによってキャプチャされ、キャプチャされた信号ＣＡＬ＃１は、キャリブレーションネットワークの最下位のスイッチに入力される。キャプチャされた信号ＣＡＬ＃１は、キャリブレーションネットワークの最上位スイッチを介して、特定の受信経路ＲＸ１上に位置する、ＳＰＤＴスイッチ１５６０を介してＲＦ  ＩＣに渡される。
【０１０９】
キャプチャされた信号は、ＲＦ  ＩＣに備えられた、前記特定の受信経路ＲＸ１のためのＡ／Ｄコンバータとダウンコンバータを経た後、対応する元の送信信号と相関（correlation）演算が適用されてキャリブレーションに使用される。具体的なＴＸキャリブレーションアルゴリズムは、韓国特許出願第１０-２０１５-００６３１７７号（公開番号第１０-２０１６-０１３２１６６号）に開示した方法と実質的に同一である。
【０１１０】
ＲＸキャリブレーション
ＴＤＤ方式の場合、送信経路がＯＮのとき（つまり、下りリンク時間区間で）受信経路がＯＦＦの状態を維持する必要があるため、受信経路がＯＮの状態で（つまり、上りリンク時間区間で）ＲＸキャリブレーションを実行しなければならない。
【０１１１】
キャリブレーションを実行するＲＵ（Radio Unit）は、受信信号についての情報がないため、受信経路の遅延、位相、利得等のＲＦ特性を把握するためのパイロット（Pilot）信号を挿入する方式を使用する。パイロット信号は、ＲＸ帯域内（in-band）または帯域外（out-of-band）に挿入する。ただし、各受信経路の主信号（main signal）が受信される途中にも、リアルタイムで正確に振幅と位相を検出するためには、パイロット信号を帯域内に挿入することがより適切である。ここで、「帯域内（in-band）」に挿入するという意味は、上りリンクＲＦ信号を受信するために許可された周波数帯域で、上りリンクＲＦ信号を送受信するために実際に使用する帯域以外の部分に挿入するという意味である。
【０１１２】
挿入されたパイロット信号は、デジタル領域でデジタルフィルタによって除去されるため、受信モデムのパフォーマンスには影響を与えない。また、本発明に係るＭａｓｓｉｖｅ ＭＩＭＯアンテナシステムの場合、ＲＸフィルタ出力端にパイロット信号を挿入するのに、ＲＸフィルタがパイロット信号を除去してくれれば、アンテナ素子によってパイロット信号の放射が起こらないようになる。したがって、Ｏｎ−ｓｅｒｖｉｃｅキャリブレーション、すなわちアンテナシステムが運営される間、リアルタイムでキャリブレーションを行うことができる。
【０１１３】
図１７は、ＲＸキャリブレーションからの信号の流れを説明するための図である。
【０１１４】
図１７には、受信経路ＲＸ０とＲＸ１に対するＲＦキャリブレーションを実行する場合に、信号の流れが太い線で表示される。図１７にて、ＲＸ ＣＡＬ、ＣＡＬ＃０、ＣＡＬ＃１、ＣＡＬ＃２ ...はすべてＲＸキャリブレーションに使用されるパイロット信号を指すものである。ただし、送受信回路と、キャリブレーションネットワークとの間の信号の流れ及び接続関係を説明するために、便宜上、ＲＦＩＣから送受信回路に渡されるパイロット信号を「ＲＸ ＣＡＬ」と表記し、キャリブレーションネットワークの最下位のスイッチから出力されるパイロット信号を 「ＣＡＬ＃０、ＣＡＬ＃１、ＣＡＬ＃２ ...」で表記した。
【０１１５】
図１７を参照すると、各受信経路の校正に使用されるパイロット信号（「ＲＸ ＣＡＬ」）は、ＲＦＩＣから特定の送信経路ＴＸ０に入力される。特定の送信経路ＴＸ０に入力されたパイロット信号（「ＲＸ ＣＡＬ」）は、パワーアンプ前段に位置する、ＳＰＤＴスイッチ１３６０を介してキャリブレーションネットワークの最上位スイッチに渡される。キャリブレーションネットワークに含まれるスイッチによってパイロット信号を挿入する受信経路が選択される。パイロット信号は、選択された受信経路上に位置する方向性カプラにより、受信信号が伝達される受信経路に挿入され、最終的に選択された受信経路に対応するＲＦＩＣに渡される。例えば、受信経路ＲＸ０の場合には、パイロット信号（「ＣＡＬ＃０」）は、受信信号とともにサーキュレーター、ＳＰＤＴスイッチ、及びＬＮＡを経てＲＦ  ＩＣに渡される。また、受信経路ＲＸ１の場合には、パイロット信号（「ＣＡＬ＃１」）は、受信信号とともにサーキュレーター、ＳＰＤＴスイッチ、及びＬＮＡを経てＲＦ  ＩＣに渡される。
【０１１６】
受信信号と一緒にパイロット信号は、各ＲＦ  ＩＣに備えられた該当受信経路のためのＡ／Ｄコンバータ及びダウンコンバータを経た後、デジタルフィルタを介して受信信号から分離される。分離されたパイロット信号は、特定の送信経路ＴＸ０に入力されたパイロット信号（「ＲＸ ＣＡＬ」）と相関（Correlation）演算が適用され、キャリブレーションに使用される。具体的なＲＸキャリブレーションアルゴリズムは、韓国特許出願第１０-２０１５-００６３１７７号（公開番号第１０-２０１６-０１３２１６６号）に開示した方式と実質的に同一である。
【０１１７】
以上のように、本発明が提案するキャリブレーション方法は、ＴＤＤ（Time Division Duplex）のアンテナで運用される間にリアルタイムでキャリブレーションを行うことができる。また、１つのキャリブレーションＨ／Ｗ構成でＴＸ／ＲＸキャリブレーションを行い、アンテナシステムが運営される間、リアルタイムでキャリブレーションを行うことができる。また、送信信号及び受信信号のためのアップコンバータやダウンコンバータのほかに、ＴＸキャリブレーションとＲＸキャリブレーションを実行するための別途のアップコンバータやダウンコンバータが必要なくなる。つまり、特定の受信経路の受信信号のためのダウンコンバータがキャプチャされた送信信号のダウンコンバートに使用され、特定の送信経路の送信信号のためのアップコンバータは、各受信経路に挿入するパイロット信号のアップコンバートに使用される。
【０１１８】
図１８は、フィルタとアンテナフィーダーライン（feeder line）の固定された位相偏差を説明するための図である。前述したように、前述した実施例で、キャリブレーション機能が、アンテナ素子の前段ではなく、フィルタの前段（すなわち、パワーアンプの出力端）に適用された。つまり、フィルタの前段で、自己の送信信号がキャプチャされ、フィルタの前段にパイロット信号が挿入された。したがって、図１８に示すように、各フィルタとアンテナフィーダーライン（feeder line）の固定されたＲＦ偏差（特に、位相偏差）は、リアルタイム偏差測定から除外されるしかない。それで、一部の実施例では、各フィルタとアンテナフィーダーラインの固定されたＲＦ偏差を補償するためには、事前に測定したこれらの固定されたＲＦ偏差をリアルタイムで測定される各送信経路及び、各受信経路の偏差にオフセット（offset）値として含ませてキャリブレーションを実行する。つまり、事前に測定した複数の帯域通過フィルタと、アンテナフィーダーライン（feeder line）のＲＦ偏差を各送信経路間の偏差にオフセット値として含ませた後、各送信経路に対するキャリブレーションを行うことができる。また、事前に測定した複数の帯域通過フィルタと、アンテナフィーダーラインのＲＦ偏差を各受信経路間の偏差にオフセット値として含ませた後、各受信経路に対するキャリブレーションを行うことができる。フィルタとアンテナフィーダーラインによって発生する位相偏差は、固定された位相偏差を有するフィルタを製造／使用することにより、許容可能なレベルで管理するという点に留意する。
【０１１９】
なお、以上の実施例で、キャリブレーションがフィルタ前段に適用されることを想定して説明したが、本発明が提案するキャリブレーション方法は、アンテナ前段に適用される構造、すなわち、キャリブレーションネットワークの最下位のスイッチがアンテナ前段にカップリングされる構造にも適用可能である。
【０１２０】
以上の説明は、本実施例の技術思想を例示的に説明したに過ぎず、本実施例の属する技術分野における通常の知識を有する者であれば、本実施例の本質的な特性から逸脱しない範囲で様々な修正及び変形が可能である。したがって、本実施例は、本実施例の技術思想を限定するためのものではなく説明するためのものであり、このような実施例により、本実施例の技術思想の範囲が限定されるものではない。本実施例の保護範囲は次の請求の範囲によって解釈されるべきであり、その同等の範囲内にあるすべての技術思想は、本実施例の権利範囲に含まれるものと解釈されるべきである。
【０１２１】
CROSS-REFERENCE TO RELATED APPLICATION
本特許出願は、本明細書にその全体が参考として含まれる、２０１６年１１月１６日に韓国に出願した特許出願番号第１０-２０１６-０１５２６０９号、２０１７年０３月０６日に韓国に出願した特許出願番号第１０-２０１７-００２８４３０号、２０１７年０３月０６日に韓国に出願した特許出願番号第１０-２０１７-００２８４３４号、および２０１７年０３月０６日に韓国に出願した特許出願番号第１０-２０１７ -００２８４４２号に対する優先権を主張する。
【図１】
2019536362.tif 000003
【図２】
2019536362.tif 000004
【図３】
2019536362.tif 000005
【図４】
2019536362.tif 000006
【図５】
2019536362.tif 000007
【図６】
2019536362.tif 000008
【図７】
2019536362.tif 000009
【図８】
2019536362.tif 000010
【図９】
2019536362.tif 000011
【図１０】
2019536362.tif 000012
【図１１】
2019536362.tif 000013
【図１２】
2019536362.tif 000014
【図１３】
2019536362.tif 000015
【図１４】
2019536362.tif 000016
【図１５ａ】
2019536362.tif 000017
【図１５ｂ】
2019536362.tif 000018
【図１６】
2019536362.tif 000019
【図１７】
2019536362.tif 000020
【図１８】
2019536362.tif 000021
【国際調査報告】
2019536362.tif 000022
2019536362.tif 000023
2019536362.tif 000024
2019536362.tif 000025