(57)【要約】  ＡｌＧａＮ表面に対するプラズマ損傷を有さないパッシベーションされたＡｌＧａＮ／ＧａＮ  ＨＥＭＴ、およびその製造方法。第１の実施形態では、薄いＨＦ  ＳｉＮ障壁層が、ゲートの形成後にＡｌＧａＮ表面上に堆積される。次に、厚いＨＦ／ＬＦ  ＳｉＮ層が堆積され、薄いＨＦ  ＳｉＮ層および厚いＨＦ／ＬＦ  Ｓｉｎ層が、ＨＥＭＴ上の二重層ＳｉＮパッシベーションを構成する。第２の実施形態では、第１の薄いＨＦ  ＳｉＮ障壁層が、ゲートの形成前にＡｌＧａＮ表面上に堆積され、アニールされる。第１のＳｉＮ層のアニール後、ゲートが形成され、第２のＨＦ  ＳｉＮ障壁層が堆積され、続いて厚いＨＦ／ＬＦ  ＳｉＮ層が堆積されて、これら３つのＳｉＮ層が、ＨＥＭＴ上の三重層ＳｉＮパッシベーションを構成する。
2019517142.tif 000002
【特許請求の範囲】
【請求項１】
パッシベーションされた高電子移動度トランジスタ（ＨＥＭＴ）デバイスであって：
ＧａＮ層の上面上に配置されたＡｌＧａＮ層を有するＡｌＧａＮ／ＧａＮヘテロ構造と；
前記ＡｌＧａＮ層の上面上に形成されたゲートと；
前記ＡｌＧａＮ層の上面上、および前記ゲートの側面に沿って高周波プラズマ化学蒸着（ＨＦ  ＰＥＣＶＤ）によって堆積された薄いＨＦ  ＳｉＮ層と；
前記ＨＦ  ＳｉＮ層の上面上に高周波／低周波プラズマ化学蒸着（ＨＦ／ＬＦ  ＰＥＣＶＤ）によって堆積された厚いＨＦ／ＬＦ  ＳｉＮ層を含み；
前記薄いＨＦ  ＳｉＮ層の前記ＨＦ  ＰＥＣＶＤ堆積によって、前記厚いＨＦ／ＬＦ  ＳｉＮ層の前記堆積期間中の前記ＡｌＧａＮ表面に対するプラズマ損傷が抑制され；
前記薄いＨＦ  ＳｉＮ層および前記厚いＨＦ／ＬＦ  ＳｉＮ層が、前記ＨＥＭＴデバイスのプラズマダメージフリーＡｌＧａＮ表面上で二重層ＳｉＮパッシベーションを構成する、デバイス。
【請求項２】
前記ＨＦ  ＳｉＮ層が１３．５６ＭＨｚの高ＲＦ周波数で堆積され、前記ＨＦ／ＬＦ  ＳｉＮ層が１３．５６ＭＨｚの高ＲＦ周波数および１００〜３００ｋＨｚの低周波数で堆積される、請求項１に記載のパッシベーションされたＨＥＭＴデバイス。
【請求項３】
前記ＨＦ  ＳｉＮ層が３〜２０ｎｍの厚さを有する、請求項１に記載のパッシベーションされたＨＥＭＴデバイス。
【請求項４】
前記ＨＦ  ＳｉＮ層が１０ｎｍの厚さを有する、請求項１に記載のパッシベーションされたＨＥＭＴデバイス。
【請求項５】
前記ＨＦ／ＬＦ  ＳｉＮ層が２０〜５００ｎｍの厚さを有する、請求項１に記載のパッシベーションされたＨＥＭＴデバイス。
【請求項６】
前記ＨＦ／ＬＦ  ＳｉＮ層が１００ｎｍの厚さを有する、請求項１に記載のパッシベーションされたＨＥＭＴデバイス。
【請求項７】
パッシベーションされた高電子移動度トランジスタ（ＨＥＭＴ）デバイスであって：
ＧａＮ層の上面上に配置されたＡｌＧａＮ層を有するＡｌＧａＮ／ＧａＮヘテロ構造と；
前記ＡｌＧａＮ層の上面上に形成されたゲートと；
前記ＡｌＧａＮ層の上面上、および前記ゲートの側面に沿って高周波プラズマ化学蒸着（ＨＦ  ＰＥＣＶＤ）によって堆積され、さらなる処理の前にアニールされる第１の薄いＨＦ  ＳｉＮ層と；
前記アニールされた第１の薄いＨＦ  ＳｉＮ層の上面上にＨＦ  ＰＥＣＶＤによって堆積された第２の薄いＨＦ  ＳｉＮ層と；
前記第２のＨＦ  ＳｉＮ障壁層の上面上に高周波／低周波プラズマ化学蒸着（ＨＦ／ＬＦ  ＰＥＣＶＤ）によって堆積された厚いＨＦ／ＬＦ  ＳｉＮ層を含み；
前記第１の薄いＨＦ  ＳｉＮ層および前記第２の薄いＨＦ  ＳｉＮ層の前記ＨＦ  ＰＥＣＶＤ堆積によって、前記厚いＨＦ／ＬＦ  ＳｉＮ層の前記堆積期間中の前記ＡｌＧａＮ表面に対するプラズマ損傷が抑制され；
前記第１の薄いＨＦ  ＳｉＮ層、前記第２の薄いＨＦ層、および前記厚いＨＦ／ＬＦ  ＳｉＮ層が、前記ＨＥＭＴデバイスのプラズマダメージフリーＡｌＧａＮ表面上で三重層ＳｉＮパッシベーションを構成する、デバイス。
【請求項８】
前記第１および第２のＨＦ  ＳｉＮ層が１３．５６ＭＨｚの高ＲＦ周波数において堆積され、前記ＨＦ／ＬＦ  ＳｉＮ層が１３．５６ＭＨｚの高ＲＦ周波数および１００〜３００ｋＨｚの低周波数において堆積される、請求項７に記載のパッシベーションされたＨＥＭＴデバイス。
【請求項９】
前記第１および第２のＨＦ  ＳｉＮ層の少なくとも１つが３〜２０ｎｍの厚さを有する、請求項７に記載のパッシベーションされたＨＥＭＴデバイス。
【請求項１０】
前記第１および第２のＨＦ  ＳｉＮ層の少なくとも１つが１０ｎｍの厚さを有する、請求項７に記載のパッシベーションされたＨＥＭＴデバイス。
【請求項１１】
前記ＨＦ／ＬＦ  ＳｉＮ層が２０〜５００ｎｍの厚さを有する、請求項７に記載のパッシベーションされたＨＥＭＴデバイス。
【請求項１２】
前記ＨＦ／ＬＦ  ＳｉＮ層が１００ｎｍの厚さを有する、請求項７に記載のパッシベーションされたＨＥＭＴデバイス。
【請求項１３】
パッシベーションされたＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）デバイスの形成方法であって：
ＧａＮチャネル／バッファ層の上面上にＡｌＧａＮ障壁層を堆積するステップと；
前記ＡｌＧａＮ障壁層の上面上にゲートを形成するステップと；
前記ＡｌＧａＮ障壁層の上面上、および前記ゲートの側面上に、高周波プラズマ化学蒸着（ＨＦ  ＰＥＣＶＤ）によって薄いＨＦ  ＳｉＮ層を堆積するステップと；
前記ＨＦ  ＳｉＮ層の上面上に高周波／低周波プラズマ化学蒸着（ＨＦ／ＬＦ  ＰＥＣＶＤ）によって厚いＨＦ／ＬＦ  ＳｉＮ層を堆積するステップを含み；
前記薄いＨＦ  ＳｉＮ層の前記ＨＦ  ＰＥＣＶＤ堆積によって前記厚いＨＦ／ＬＦ  ＳｉＮ層の前記堆積期間中の前記ＡｌＧａＮ表面に対するプラズマ損傷が抑制され、
前記薄いＨＦ  ＳｉＮ層および前記厚いＨＦ／ＬＦ  ＳｉＮパッシベーション層が、前記ＨＥＭＴデバイスのプラズマダメージフリーＡｌＧａＮ表面上で二重層ＳｉＮパッシベーションを構成する、方法。
【請求項１４】
前記ＨＦ  ＳｉＮ層が１３．５６ＭＨｚのＲＦ周波数で堆積され、前記ＨＦ／ＬＦ  ＳｉＮ層が１３．５６ＭＨｚの高ＲＦ周波数および１００〜３００ｋＨｚの低周波数で堆積される、請求項１３に記載の方法。
【請求項１５】
前記ＨＦ  ＳｉＮ層が３〜２０ｎｍの厚さを有する、請求項１３に記載の方法。
【請求項１６】
前記ＨＦ  ＳｉＮ層が１０ｎｍの厚さを有する、請求項１３に記載の方法。
【請求項１７】
前記ＨＦ／ＬＦ  ＳｉＮ層が２０〜５００ｎｍの厚さを有する、請求項１３に記載の方法。
【請求項１８】
前記ＨＦ／ＬＦ  ＳｉＮ層が１００ｎｍの厚さを有する、請求項１３に記載の方法。
【請求項１９】
パッシベーションされたＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）デバイスの形成方法であって：
ＧａＮチャネル／バッファ層の上面上にＡｌＧａＮ障壁層を堆積するステップと；
前記ＡｌＧａＮ障壁層の上面上に高周波プラズマ化学蒸着（ＨＦ  ＰＥＣＶＤ）によって第１の薄いＨＦ  ＳｉＮ層を堆積するステップと；
前記第１の薄いＨＦ  ＳｉＮ層のアニールを行うステップと；
第１の薄いＨＦ  ＳｉＮ層の上面上にゲートを形成するステップと；
前記第１のＳｉＮ層の上面上、および前記ゲートの側面上にＨＦ  ＰＥＣＶＤによって第２の薄いＨＦ  ＳｉＮ層を堆積するステップと；
前記第２の薄いＨＦ  ＳｉＮ層の上面上に高周波／低周波プラズマ化学蒸着（ＨＦ／ＬＦ  ＰＥＣＶＤ）によって厚いＨＦ／ＬＦ  ＳｉＮ層を堆積するステップを含み；
前記第１の薄いＨＦ  ＳｉＮ層および前記第２の薄いＨＦ  ＳｉＮ層の前記ＨＦ  ＰＥＣＶＤ堆積によって、前記厚いＨＦ／ＬＦ  ＳｉＮ層の前記堆積期間中の前記ＡｌＧａＮ表面に対する損傷が抑制され；
前記第１および第２の薄いＨＦ  ＳｉＮ層、ならびに前記厚いＨＦ／ＬＦ  ＳｉＮ層が、前記ＨＥＭＴデバイスのプラズマダメージフリーＡｌＧａＮ表面上で三重層ＳｉＮパッシベーションを構成する、方法。
【請求項２０】
前記第１および第２のＨＦ  ＳｉＮ層が１３．５６ＭＨｚのＲＦ周波数で堆積され、前記ＨＦ／ＬＦ  ＳｉＮ層が１３．５６ＭＨｚの高ＲＦ周波数および１００〜３００ｋＨｚの低周波数で堆積される、請求項１９に記載の方法。
【請求項２１】
前記第１のＨＦ  ＳｉＮ層が３〜２０ｎｍの厚さを有する、請求項１９に記載の方法。
【請求項２２】
前記第２のＨＦ  ＳｉＮ層が３〜２０ｎｍの厚さを有する、請求項１９に記載の方法。
【請求項２３】
前記第１および第２のＨＦ  ＳｉＮ層のそれぞれが１０ｎｍの厚さを有する、請求項１９に記載の方法。
【請求項２４】
前記ＨＦ／ＬＦ  ＳｉＮ層が２０〜５００ｎｍの厚さを有する、請求項１９に記載の方法。
【請求項２５】
前記ＨＦ／ＬＦ  ＳｉＮ層が１００ｎｍの厚さを有する、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
相互参照
本出願は、２０１６年５月１７日に出願された米国仮特許出願第６２／３３７，４６３号明細書の非仮出願であり、米国特許法１１９条の下でその優先権の利益を主張する。
【０００２】
本発明は、プラズマＣＶＤ（ＰＥＣＶＤ）ＳｉＮ膜によるＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）のパッシベーションに関し、特に、ＰＥＣＶＤプロセスによるＡｌＧａＮ表面へのプラズマ損傷が生じないそのようなＨＥＭＴのパッシベーションに関する。
【背景技術】
【０００３】
薄い三元または四元の障壁を有する窒化ガリウム（ＧａＮ）系高電子移動度トランジスタ（ＨＥＭＴ）、特に窒化アルミニウムガリウム（ＡｌＧａＮ）を用いて形成されたＡｌＧａＮ／ＧａＮ  ＨＥＭＴは、高周波、高電界、高出力デバイスとしての用途が有望であることが見出されている。このようなデバイスは典型的には、ＧａＮチャネル／バッファ層上に形成されたＡｌＧａＮ障壁層を含み、ＡｌＧａＮ層の上面上に形成されたゲートを有する。第三の次元における状態密度の厳しい量子閉じ込めのために、ＡｌＧａＮ／ＧａＮ界面において二次元（２Ｄ）電子ガスが形成される。界面におけるこの状態量子化は、閉じ込められた電子の二次元モデルとして効果的に機能する。電子（または正孔）は、ＡｌＧａＮ／ＧａＮ界面の面内を高い移動度で移動することができるが、垂直運動はヘテロ接合のバンド構造によって制限され、実際的な用途では無視することができる。
【０００４】
ＡｌＧａＮ／ＧａＮ  ＨＥＭＴの利点の１つは、この２Ｄ電子ガスがＨＥＭＴ表面に近いことであり、これによって２Ｄ電子チャネルに対して低接触抵抗のオーミック接触が得られる。しかし、この２Ｄ電子ガスが表面に近いにもかかわらず、電子が表面欠陥中にトラップされるようになって、出力電流の減少、すなわち電流コラプスによって生じるキャリア散乱が生じうる場合に、デバイスの信頼性の問題が発生することがある。
【０００５】
図２Ａは、当業者に周知の零入力バイアスの概念を示している。零入力バイアス条件が再び加えられる前に動作オン抵抗（ＲON,DYN）が測定された後のドレイン電圧およびゲート電圧の所定の値（ＶGS,QおよびＶDS,Q）においてデバイスにストレスが印加される。この方法によって、より現実的な動作条件下でのデバイス性能情報が得られる。たとえば、図２Ｂには、出力電流の減少と、５０ＶまでのＶDS,Qに対するＲON,DYNの対応する増加とが示されている。
【０００６】
ＧａＮ系ＨＥＭＴ中のキャリア散乱は、従来は、ＨＥＭＴの上面上に堆積されるＳｉＮ、ＡｌＮ、ＳｉＯＮ、ＳｉＯ2、ＭｇＯ、Ｓｃ2Ｏ3、ＨｆＯ2などのパッシベーション誘電体によって軽減されている。これらの方法の中で、ＳｉＮパッシベーションが最も一般的である。Ａ．Ｐ．Ｅｄｗａｒｄｓ，Ｊ．Ａ．Ｍｉｔｔｅｒｅｄｅｒ，Ｓ．Ｃ．Ｂｉｎａｒｉ，Ｄ．Ｓ．Ｋａｔｚｅｒ，Ｄ．Ｆ．Ｓｔｏｒｍ，ａｎｄ  Ｊ．Ａ．Ｒｏｕｓｓｏｓ，“Ｉｍｐｒｏｖｅｄ  ｒｅｌｉａｂｉｌｉｔｙ  ｏｆ  ＡｌＧａＮ−ＧａＮ  ＨＥＭＴｓ  ｕｓｉｎｇ  ａｎ  ＮＨ３  ｐｌａｓｍａ  ｔｒｅａｔｍｅｎｔ  ｐｒｉｏｒ  ｔｏ  ＳｉＮ  ｐａｓｓｉｖａｔｉｏｎ，”ＩＥＥＥ  Ｅｌｅｃｔｒ．Ｄｅｖ．Ｌｅｔｔ．，Ｖｏｌ．２６，Ｎｏ．４，ｐｐ．２２５（２００５）；Ｓ．Ｃ．Ｂｉｎａｒｉ，Ｋ．Ｉｋｏｓｓｉ，Ｊ．Ａ．Ｒｏｕｓｓｏｓ，Ｗ．Ｋｒｕｐｐａ，Ｄ．Ｐａｒｋ，Ｈ．Ｂ．Ｄｉｅｔｒｉｃｈ，Ｄ．Ｄ．Ｋｏｌｅｓｋｅ，Ａ．Ｅ．Ｗｉｃｋｅｎｄｅｎ，ａｎｄ  Ｒ．Ｌ．Ｈｅｎｒｙ，“Ｔｒａｐｐｉｎｇ  Ｅｆｆｅｃｔｓ  ａｎｄ  Ｍｉｃｒｏｗａｖｅ  Ｐｏｗｅｒ  Ｐｅｒｆｏｒｍａｎｃｅ  ｉｎ  ＡｌＧａＮ／ＧａＮ  ＨＥＭＴｓ，”ＩＥＥＥ  Ｔｒａｎｓ．Ｅｌｅｃｔｒ．Ｄｅｖ．，Ｖｏｌ．４８，Ｎｏ．３，ｐｐ．４６５−４７１（２００１）；Ｈ．Ｋｉｍ，Ｒ．Ｍ．Ｔｈｏｍｐｓｏｎ，Ｖ．Ｔｉｌａｋ，Ｔ．Ｒ．Ｐｒｕｎｔｙ，Ｊ．Ｒ．Ｓｈｅａｌｙ，ａｎｄ  Ｌ．Ｆ．Ｅａｓｔｍａｎ，“Ｅｆｆｅｃｔｓ  ｏｆ  ＳｉＮ  ｐａｓｓｉｖａｔｉｏｎ  ａｎｄ  ｈｉｇｈ−ｅｌｅｃｔｒｉｃ  ｆｉｅｌｄ  ｏｎ  ＡｌＧａＮ−ＧａＮ  ＨＦＥＴ  ｄｅｇｒａｄａｔｉｏｎ，”ＩＥＥＥ  Ｅｌｅｃｔｒ．Ｄｅｖ．Ｌｅｔｔ．，Ｖｏｌ．２４，Ｎｏ．７，ｐｐ．４２１−４２３（２００３）；およびＸ．Ｗａｎｇ，Ｓ．Ｈｕａｎｇ，Ｙ．Ｚｈｅｎｇ，Ｋ．Ｗｅｉ，Ｘ．Ｃｈｅｎ，Ｇ．Ｌｉｕ，Ｔ．Ｙｕａｎ，Ｗ．Ｌｕｏ，Ｌ．Ｐａｎｇ，Ｈ．Ｊｉａｎｇ，Ｊ．Ｌｉ，Ｃ．Ｚｈａｏ，Ｈ．Ｚｈａｎｇ，ａｎｄ  Ｘ．Ｌｉｕ，“Ｒｏｂｕｓｔ  ＳｉＮｘ／ＡｌＧａＮ  Ｉｎｔｅｒｆａｃｅ  ｉｎ  ＧａＮ  ＨＥＭＴｓ  Ｐａｓｓｉｖａｔｅｄ  ｂｙ  Ｔｈｉｃｋ  ＬＰＣＶＤ−ｇｒｏｗｎ  ＳｉＮｘ  Ｌａｙｅｒ，”ＩＥＥＥ  Ｅｌｅｃｔｒ．Ｄｅｖ．Ｌｅｔｔ．，Ｖｏｌ．３６，Ｎｏ．７，ｐｐ．６６６−６６８（２０１５）を参照されたい。
【０００７】
従来技術で使用されている改善されたＡｌＧａＮ／ＧａＮ  ＨＥＭＴ表面パッシベーションを得るための別の方法としては、ＳｉＮの低圧ＣＶＤ（ＬＰＣＶＤ）（前述のＷａｎｇ  ｅｔ  ａｌ．を参照されたい）；分子ビームエピタキシー（ＭＢＥ）（Ｂ．Ｐ．Ｄｏｗｎｅｙ，ｅｔ  ａｌ．，“Ｅｆｆｅｃｔ  ｏｆ  ＳｉＮｘ  ｇａｔｅ  ｉｎｓｕｌａｔｏｒ  ｔｈｉｃｋｎｅｓｓ  ｏｎ  ｅｌｅｃｔｒｉｃａｌ  ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  ＳｉＮｘ／Ｉｎ０．１７Ａｌ０．８３Ｎ／ＡｌＮ／ＧａＮ  ＭＩＳ−ＨＥＭＴｓ，”Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎ．，Ｖｏｌ．１０６，ｐｐ．１２−１７（２０１５）を参照されたい）；および金属有機ＣＶＤ（ＭＯＣＶＤ）（Ｍ．Ｊ  Ｔａｄｊｅｒ，ｅｔ  ａｌ．，“Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｏｐｔｉｃａｌ  Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ｏｆ  ＡｌＧａＮ／ＧａＮ  ＨＥＭＴｓ  ｗｉｔｈ  Ｉｎ  Ｓｉｔｕ  ａｎｄ  Ｅｘ  Ｓｉｔｕ  Ｄｅｐｏｓｉｔｅｄ  ＳｉＮｘ  Ｌａｙｅｒｓ，”Ｊ．Ｅｌｅｃｔｒ．Ｍａｔｅｒ．，Ｖｏｌ．３９，Ｎｏ．１１，ｐｐ．２４５２−２４５８（２０１０）を参照されたい）が挙げられる。
【０００８】
混合周波プラズマＣＶＤ（ＰＥＣＶＤ）ＳｉＮ堆積は、ＧａＮ系ＨＥＭＴのパッシベーションに使用される別の一般的な方法の１つである。典型的なこのようなパッシベーションが行われたれたＨＥＭＴの１つを図１中に示しており、これは上にゲート１０２が形成されたＡｌＧａＮ／ＧａＮ  ＨＥＭＴ１０１を含み、ＨＥＭＴの上面上に堆積された厚さ１００ｎｍの高周波／低周波ＳｉＮパッシベーション層を有する。
【０００９】
しかし、混合周波ＰＥＣＶＤ  ＳｉＮ堆積における低周波プラズマによって、ＩＩＩ−窒化物ヘテロ構造の表面に望ましくない損傷が生じることがあり、結果としてデバイス性能が低下することがある。このプラズマ損傷は、無線周波数（ＲＦ）で発生したプラズマにおける周波数依存性のイオンエネルギー分布関数によって生じる。特に、低周波（ＬＦ、１００〜３６０ｋＨｚ）におけるＰＥＣＶＤの場合、電子およびイオンの両方は、ＲＦプラズマによってエネルギーが与えられてＧａＮ表面に向かい、一方、高周波数（ＨＦ、１３．５６ＭＨｚ）ＲＦ出力中のイオンエネルギーははるかに低い。結果として、ＬＦプラズマによってエネルギーが与えられたイオンによって、ＡｌＧａＮ表面上にさらなる表面トラップが形成されることがある。
【００１０】
低周波プラズマ堆積中にＮイオンがＡｌＧａＮ表面に衝突するこの問題への対処が試みられている。２００４年におけるＷ．Ｓ．Ｔａｎおよび共同研究者を参照されたい。Ｗ．Ｓ．Ｔａｎ，Ｐ．Ａ．Ｈｏｕｓｔｏｎ，Ｇ．Ｈｉｌｌ，Ｒ．Ｊ．Ａｉｒｅｙ，ａｎｄ  Ｐ．Ｊ．Ｐａｒｂｒｏｏｋ，“Ｉｎｆｌｕｅｎｃｅ  ｏｆ  Ｄｕａｌ−Ｆｒｅｑｕｅｎｃｙ  Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ−Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  Ｓｉ３Ｎ４  Ｐａｓｓｉｖａｔｉｏｎ  ｏｎ  ｔｈｅ  Ｅｌｅｃｔｒｉｃａｌ  Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ  ｏｆ  ＡｌＧａＮ／ＧａＮ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒｓ，”Ｊ．  Ｅｌｅｃｔｒ．Ｍａｔｅｒ．，Ｖｏｌ．３３，Ｎｏ．５，ｐｐ．４００（２００４）を参照されたい。
【００１１】
ＨＥＭＴ表面を損傷せずにＳｉＮパッシベーションを実現可能な方法はこれまで存在しない。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
この概要は、詳細な説明にさらに記載される選択された概念を単純化された形態で紹介することを意図している。この概要は、特許請求される主題の重要または本質的な特徴を明らかにすることを意図したものではないし、特許請求される主題の範囲の決定に役立つものとして使用されることを意図したものでもない。むしろ、これは単に本明細書において記載され特許請求される主題の簡潔な概観として提示される。
【００１３】
本発明は、ＡｌＧａＮ表面へのプラズマ損傷がないパッシベーションされたＡｌＧａＮ／ＧａＮ  ＨＥＭＴを提供し、ＰＥＣＶＤプロセスによるＡｌＧａＮ表面へのＬＦプラズマイオン損傷を生じさせずに、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）のパッシベーションのためのプラズマＣＶＤ（ＰＥＣＶＤ）ＳｉＮ膜を堆積する方法をさらに提供する。
【課題を解決するための手段】
【００１４】
第１の実施形態では、本発明は、ゲートの形成後、および厚いＳｉＮ層のＨＦ／ＬＦプラズマ堆積の前に、ＨＦ  ＰＥＣＶＤによって成長させた薄い、典型的には約１０ｎｍの「障壁」ＳｉＮ膜を挿入することによって、ＡｌＧａＮ表面への損傷を抑制し、薄いＨＦ  ＳｉＮ層および厚いＨＦ／ＬＦ  ＳｉＮ層が、ＨＥＭＴデバイスのプラズマダメージフリーＡｌＧａＮ表面上の二重層ＳｉＮパッシベーションを構成する。
【００１５】
第２の実施形態では、ゲートの形成前にＡｌＧａＮ層の上面上に第１のＨＦ  ＰＥＣＶＤ  ＳｉＮ層が堆積され、アニールされる。この第１のＨＦ  ＳｉＮ層のアニールの後、ゲートが形成され、第２のＨＦ  ＰＥＣＶＤ  ＳｉＮ層が堆積され、続いてＨＦ／ＬＦ  ＰＥＣＶＤ  ＳｉＮ層が形成され、第１のＨＦ  ＳｉＮ層、第２のＨＦ  ＳｉＮ層、および第３のＨＦ／ＬＦ  ＳｉＮ層が、ＨＥＭＴデバイスのプラズマダメージフリーＡｌＧａＮ表面上の三重層ＳｉＮパッシベーションを構成する。
【図面の簡単な説明】
【００１６】
【図１】従来技術による代表的なＳｉＮパッシベーションが行われたＨＥＭＴの態様を示すブロック図である。
【図２Ａ】従来技術による従来のパッシベーションされていない、または不十分にパッシベーションされたＨＥＭＴにおける電流コラプスの態様を示すプロットである。
【図２Ｂ】従来技術による従来のパッシベーションされていない、または不十分にパッシベーションされたＨＥＭＴにおける電流コラプスの態様を示すプロットである。
【図３】本開示によるＨＦ／ＬＦ  ＳｉＮパッシベーションが行われたＨＥＭＴの第１の実施形態の態様を示すブロック図である。
【図４−１】本開示によるＨＦ／ＬＦ  ＳｉＮパッシベーションが行われたＨＥＭＴの性能の態様を示すプロットである。
【図４−２】本開示によるＨＦ／ＬＦ  ＳｉＮパッシベーションが行われたＨＥＭＴの性能の態様を示すプロットである。
【図５】本開示によるＨＦ／ＬＦ  ＳｉＮパッシベーションが行われたＨＥＭＴの第２の実施形態の態様を示すブロック図である。
【図６】本発明によるＳｉＮ堆積方法の電流コラプスに対する影響を示すプロットである。
【発明を実施するための形態】
【００１７】
以上にまとめた本発明の態様および特徴は、種々の形態で具体化することができる。以下の説明は、これらの態様および特徴を実現できる組合せおよび構成を例として示している。記載される態様、特徴、および／または実施形態は単なる例であり、当業者であれば、別の態様、特徴、および／または実施形態を利用したり、本開示の範囲から逸脱しない構造的および機能的修正を行ったりすることができることを理解されたい。たとえば、以下の説明において、特定の層の厚さが与えられる場合があるが、当業者であれば、示される厚さが単なる例であり、別の層の厚さも適宜使用できることは容易に理解されるであろう。
【００１８】
本発明は、ＰＥＣＶＤプロセスによるＡｌＧａＮ表面に対するプラズマ損傷を生じさせないＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）のパッシベーションのためのプラズマＣＶＤ（ＰＥＣＶＤ）ＳｉＮ膜の堆積方法を提供し、ＡｌＧａＮ表面に対するプラズマ損傷のないパッシベーションされたＨＥＭＴをさらに提供する。
【００１９】
本発明は、ＡｌＧａＮ表面上に堆積された１つ以上のＳｉＮ障壁層を含めることによってプラズマ損傷を抑制する。ＳｉＮ前駆体のシラン（ＳｉＨ4）およびアンモニア（ＮＨ3）とともに反応チャンバー中に注入される窒素ガスに由来する窒素（Ｎ）イオンが、プラズマ損傷を生じうるＡｌＧａＮ表面に向けて加速するのに十分なエネルギーを有するのを防止する高周波（ＨＦ）ＲＦ条件下で、これらのＳｉＮ障壁層を成長させる。この薄いＨＦ  ＳｉＮ障壁層の堆積後、標準的な混合高周波／低周波（ＨＦ／ＬＦ）ＳｉＮ  ＰＥＣＶＤ処理を用いて、ＳｉＮ障壁層の上に厚いＳｉＮパッシベーション層が堆積される。
【００２０】
薄いＨＦ  ＳｉＮ障壁層は、典型的には１３．５６ＭＨｚの高ＲＦ周波数で堆積され、一方、ＨＦ／ＬＦ  ＳｉＮパッシベーション層は、典型的には１３．５６ＭＨｚの高周波および１００〜３００ｋＨｚの低周波で堆積される。本発明によるこの薄いＨＦ  ＳｉＮ障壁層の堆積によって、ＨＥＭＴ表面は、後の厚いＳｉＮパッシベーション層の低ストレスＨＦ／ＬＦ  ＰＥＣＶＤ堆積期間中のプラズマ損傷から保護され、したがってＡｌＧａＮ表面に対する損傷が抑制され、電流コラプスの抑制が実現される。
【００２１】
本発明による堆積方法によって、化学量論的なＳｉ3Ｎ4の屈折率（１．９８〜２．０１）に近い屈折率を有するＳｉＮ膜が得られると予想される。前述のＷａｎｇ  ｅｔ  ａｌ．が参照され、Ｇ．Ｎ．Ｐａｒｓｏｎｓ，Ｊ．Ｈ．Ｓｏｕｋ，ａｎｄ  Ｊ．Ｂａｔｅｙ，“Ｌｏｗ  ｈｙｄｒｏｇｅｎ  ｃｏｎｔｅｎｔ  ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ  ｓｉｌｉｃｏｎ  ｎｉｔｒｉｄｅ  ｆｉｌｍｓ  ｄｅｐｏｓｉｔｅｄ  ｂｙ  ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ，”Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７０，１５５３（１９９１）；およびＨ．Ｈｕａｎｇ，Ｋ．Ｊ．Ｗｉｎｃｈｅｓｔｅｒ，Ａ．Ｓｕｖｏｒｏｖａ，Ｂ．Ｒ．Ｌａｗｎ，Ｙ．Ｌｉｕ，Ｘ．Ｚ．Ｈｕ，Ｊ．Ｍ．Ｄｅｌｌ，ａｎｄ  Ｌ．Ｆａｒａｏｎｅ，“Ｅｆｆｅｃｔ  ｏｆ  ｄｅｐｏｓｉｔｉｏｎ  ｃｏｎｄｉｔｉｏｎｓ  ｏｎ  ｍｅｃｈａｎｉｃａｌ  ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ  ＰＥＣＶＤ  ｓｉｌｉｃｏｎ  ｎｉｔｒｉｄｅ  ｆｉｌｍｓ，”Ｍａｔｅｒ．Ｓｃｉ．ａｎｄ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ａ  ４３５−４３６（２００６）４５３−４５９も参照されたい。実際には、膜のストレス、エッチング速度、および屈折率は、使用される個別の工具によって変動する。さらに、わずかにＮに富むＳｉＮ膜（ｎ≒１．９５）を用いると、ＡｌＧａＮ／ＧａＮ  ＨＥＭＴの電気的性能が改善されるが、その理由はおそらくは、ＩＩＩ−窒化物表面におけるダングリングボンド濃度が低下するためである。
【００２２】
標準的な混合周波ＰＥＣＶＤＳｉＮ堆積プロセスは、典型的には、低いストレスと、ウエハ全体にわたる堆積速度および屈折率の高い均一性とに関して最適化される。米国海軍研究試験所（Ｕ．Ｓ．Ｎａｖａｌ  Ｒｅｓｅａｒｃｈ  Ｌａｂｏｒａｔｏｒｙ）において本発明者らが使用したＯｘｆｏｒｄ  Ｉｎｓｔｒｕｍｅｎｔｓ  ＰｌａｓｍａＬａｂ  １００などの典型的なＰＥＣＶＤ工具により、製造元によって供給され一般的なクリーンルームでの使用のために現場で最適化された高／低周波を用いることによってこれを実現することができる（３００℃、２０Ｗ、６５０ｍＴ、２０ｓｃｃｍのＳｉＨ4、２３．５ｓｃｃｍのＮＨ3、９８０ｓｃｃｍのＮ2、１３／７秒の高／低周波パルス出力（６５％の比）、約１２ｎｍ／分の堆積速度）。
【００２３】
第１の実施形態では、本発明は、ゲートの形成後であるが、厚いＳｉＮ層のＨＦ／ＬＦプラズマ堆積の前に、ＨＦプラズマ堆積によって成長させた単層の薄いＳｉＮ「障壁」膜を挿入することによって、ＡｌＧａＮ表面に対する損傷を抑制し、薄いＨＦ層および厚いＨＦ／ＬＦ層は、ＨＥＭＴデバイスのプラズマダメージフリーＡｌＧａＮ表面上の二重層ＳｉＮパッシベーションを構成する。このＨＦ  ＳｉＮ障壁膜は、約３〜約２０ｎｍの厚さを有することができるが、最適な性能は約１０ｎｍの厚さを有する膜を用いて示されている。
【００２４】
たとえば、図３中に示されるブロック図によって示されるように、本発明の第１の実施形態による二重層ＳｉＮパッシベーションを有する代表的なＡｌＧａＮ／ＧａＮ  ＨＥＭＴは、ＡｌＧａＮ層がＧａＮ層の上面上に堆積されるＡｌＧａＮ／ＧａＮヘテロ構造３０１と、ＡｌＧａＮ／ＧａＮヘテロ構造３０１の上面上に形成されたゲート３０２と、厚いＨＦ／ＬＦ  ＳｉＮパッシベーション層３０３とを含む。層３０３（ポストゲートＳｉＮパッシベーション層）の厚さは２０〜５００ｎｍの間となりうる。より薄いＳｉＮパッシベーション層によって、チャネル内の電子からの表面トラッピング効果が増加し、したがってパッシベーションは不十分となり、一方、より厚いＳｉＮ層によってデバイス中のキャパシタンスが増加し、それによってその周波数応答が低下する。実際には、当分野においては厚さ１００ｎｍのポストゲートＳｉＮパッシベーション層が広く使用されている。さらに、本発明によると、この構造は、ＡｌＧａＮ表面に対するプラズマ損傷を抑制するために、ＨＦ／ＬＦ  ＳｉＮパッシベーション層３０３を堆積する前に、ＡｌＧａＮ層の上面上、およびゲートの側面に沿って堆積された薄い（典型的には約１０ｎｍの）ＨＦ  ＳｉＮ障壁層３０４を含み、ＨＦ  ＳｉＮ障壁層３０４およびＨＦ／ＬＦ  ＳｉＮ層３０３を合わせたものが、ＨＥＭＴデバイスのプラズマダメージフリーＡｌＧａＮ表面上で二重層ＳｉＮパッシベーションを構成する。
【実施例】
【００２５】
実施例１
本発明の方法による二重層ＳｉＮパッシベーションを有するＨＥＭＴを作製し、分析を行った。
【００２６】
Ｎｉｔｒｏｎｅｘ，Ｉｎｃ．において金属有機ＣＶＤによって成長させた（１１１）Ｓｉ基板上の厚さ２ｎｍ／１７．５ｎｍ／１．８μｍのＧａＮ／Ａｌ0.27Ｇａ0.73Ｎ／ＧａＮウエハ（ＲSH  約６８９Ω／□）からすべてのＨＥＭＴを製造した。デバイス分離領域は、Ｃｌ2／Ａｒ誘導結合プラズマ（ＩＣＰ）プロセス（１０／５ｓｃｃｍのＣｌ2／Ａｒ、５ｍＴｏｒｒ、１５０ＷのＩＣＰ、４０ＷのＲＦ、深さ約１００ｎｍのメサの場合で約６０ｎｍ／分）によって画定した。３．２５×１０-5Ωｃｍ2（１．５Ωｍｍ）の比接触抵抗率ρcを有するオーミックコンタクトを、２０／１２０／４０／５０ｎｍのＴｉ／Ａｌ／Ｎｉ／Ａｕのｅビーム蒸着によって堆積し、Ｎ2中８５０℃で３０秒間の高速アニールを行った。上記オーミックコンタクトの上に離れたプロービングパッドは、厚さ２０／２００ｎｍのＴｉ／Ａｕスタックからなった。ショットキーゲートコンタクトは厚さ２０／２００ｎｍのＮｉ／Ａｕからなった。次にＳｉＮパッシベーションプロセスの分割を行い（表１参照）、続いてＳＦ6  ＩＣＰプラズマ中で６０秒（約１００ｎｍ／分）のコンタクト開放エッチングを行った。すべての金属化および誘電体堆積ステップでは、堆積の直前に、５分間のＵＶ−Ｏ3洗浄、３０秒間の１：１０のＨＣｌ：Ｈ2Ｏ浸漬、および３０秒間の緩衝ＨＦ浸漬からなる洗浄手順を先に行った。Ｄ．Ｊ．Ｍｅｙｅｒ，Ｊ．Ｒ．Ｆｌｅｍｉｓｈ，ａｎｄ  Ｊ．Ｍ．Ｒｅｄｗｉｎｇ，“Ｐｌａｓｍａ  Ｓｕｒｆａｃｅ  Ｐｒｅｔｒｅａｔｍｅｎｔ  Ｅｆｆｅｃｔｓ  ｏｎ  Ｓｉｌｉｃｏｎ  Ｎｉｔｒｉｄｅ  Ｐａｓｓｉｖａｔｉｏｎ  ｏｆ  ＡｌＧａＮ／ＧａＮ  ＨＥＭＴｓ，”ＣＳ  Ｍａｎｔｅｃｈ  Ｃｏｎｆ．Ｄｉｇｅｓｔ，ｐｐ．３０５，２００７を参照されたい。アクセス領域中のＳｉＮパッシベーションの効果を最大化するために、測定したデバイスは３μｍのゲート長、２．５μｍのゲート−ソース間隔、および１０μｍのゲート−ドレイン間隔を有した。
【００２７】
試料１Ａ〜１Ｄにおける本発明の方法により形成された二重層ＳｉＮパッシベーションを有するＨＥＭＴは、１５〜１８０秒間のＨＦ  ＳｉＮ（５１０秒の全成長時間の３〜３５％）と、引き続く、基準ＨＥＭＴのパッシベーションに使用される標準的なＨＦ／ＬＦ  ＳｉＮ堆積とからなり、一方、試料１ＥはＨＦ  ＳｉＮのみを使用してパッシベーションを行った。二重層ＳｉＮの厚さのばらつきは、標準的なＨＦ／ＬＦ  ＳｉＮプロセスよりもＨＦ  ＳｉＮの成長速度が約１５％速いために生じた。
【００２８】
従来技術および本発明によるＳｉＮパッシベーションが行われたＡｌＧａＮ／ＧａＮ  ＨＥＭＴの特性を以下の表１にまとめている。
【００２９】
【表１】
2019517142.tif 000003
【００３０】
表１中に示されるように、試料１Ａ〜１Ｅ（連続して成長させた）は、楕円偏光法によって測定して、ＨＦ  ＳｉＮ含有量が増加すると、屈折率およびエネルギーギャップが低下することが示された。
【００３１】
対照的に、前述の標準的なＳｉＮ堆積プロセスを用いて製造した基準ＨＥＭＴ（表１中の行１）は、ゲートを有しプラズマから保護されたＶｄＰ構造上で測定されるＲSH＝６０２Ω／□、μH＝１４５５ｃｍ2／Ｖ・ｓ、ＮSH＝７．１４×１０12ｃｍ-2と比較すると、プラズマプロセスに曝露した活性領域を有するファンデルポー（ＶｄＰ）構造上のホールによって測定して：ＲSH＞１５００Ω／□、μH＝５１６ｃｍ2／Ｖ・ｓ、ＮSH＝４．６×１０12ｃｍ-2であり、顕著な性能の低下を示した。工業用品質のＡｌＧａＮ／ＧａＮ上で同一の処理を行ったＨＥＭＴは、ホール移動度においてわずか約１０〜１５％の低下を示したが；しかし、ステップストレスパルスＩ−Ｖ測定によって示されるように、オン抵抗の低下は依然として大きかったことに本発明者らは注目している。Ａ．Ｄ．Ｋｏｅｈｌｅｒ，Ｎ．Ｎｅｐａｌ，Ｔ．Ｊ．Ａｎｄｅｒｓｏｎ，Ｍ．Ｊ．Ｔａｄｊｅｒ，Ｋ．Ｄ．Ｈｏｂａｒｔ，Ｃ．Ｒ．Ｅｄｄｙ，Ｊｒ．，ａｎｄ  Ｆ．Ｊ．Ｋｕｂ，“Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｅｐｉｔａｘｙ  ＡｌＮ  ｆｏｒ  Ｅｎｈａｎｃｅｄ  ＡｌＧａＮ／ＧａＮ  ＨＥＭＴ  Ｐａｓｓｉｖａｔｉｏｎ，”ＩＥＥＥ  Ｅｌｅｃｔｒ．Ｄｅｖ．Ｌｅｔｔ．，Ｖｏｌ．３４，Ｎｏ．９，ｐｐ．１１１５−１１１７（２０１２）を参照されたい。
【００３２】
さらに、試料１Ａ〜１Ｅ上のゲート付きＶｄＰ構造は、平均で、ＲSH＝５９６Ω／□、μH＝１４６６ｃｍ2／Ｖ・ｓ、ＮSH＝７．２６×１０12ｃｍ-2を示し一方、プラズマに曝露したＶＤＰにおける平均ホールパラメータはＲSH＝５１４Ω／□、μH＝１３３３ｃｍ2／Ｖ・ｓ、ＮSH＝９．２２×１０12ｃｍ-2であった。
【００３３】
図４Ａ〜４Ｄは、本開示によるＨＦ／ＬＦ  ＳｉＮパッシベーションが行われたＨＥＭＴの性能の態様を示すプロットである。
【００３４】
図４Ａは、試料１Ａ〜１Ｅのそれぞれのホール移動度μH（正方形で示される）およびシートキャリア密度ＮSH（三角形で示される）を示している。最低移動度値は最も薄い（試料１Ａ）および最も厚い（試料１Ｅ）ＨＦ  ＳｉＮ膜を有する試料で測定され、おそらくは、前者の試料はＬＦプラズマによって誘発される表面状態のためであり、後者の試料はチャネル中の熱い電子の散乱の増加のためである。したがって、厚さ７〜１４ｎｍ（３０〜６０秒の堆積）のＨＦ  ＳｉＮが、二重層混合周波ＰＥＣＶＤプロセスのＡｌＧａＮ／ＧａＮ  ＨＥＭＴパッシベーションに最適の厚さであることが確認された。
【００３５】
１００ｎｍの厚いＨＦ  ＳｉＮを有する基準Ｓｉウエハにおけるウエハの反りによって確認されるように、ＨＦ  ＳｉＮ膜中のストレスは張力であり、その結果ＮSHは増加し、ＲSHは減少し、図４Ｂに示されるように閾値電圧ＶTHは負にシフトし、この図中、飽和ドレイン電流密度ＪDS,SATは正方形で示され、閾値電圧ＶTHは酸化系で示されている。
【００３６】
本発明による二重層ＳｉＮ堆積プロセスの効果は、図４Ｃ中のプロットからさらに明らかであり、この図は試料１Ｂ（１４ｎｍの厚いＨＦ  ＳｉＮ）および１Ｅ（１１９ｎｍの厚いＨＦ  ＳｉＮ）のＤＣ出力特性の比較を示しており、試料１Ｂの場合で約２倍の大きさのドレイン電流密度（ＪDS）を示している。
【００３７】
図４Ｄは、Ａｃｃｅｎｔ  ＤｉＶＡ  Ｄ２６５ＥＰ分析装置を用いてパルスＩＶ条件下（２００ｎｓのオン状態パルス幅、１ｍｓのパルス間隔、９９．９８％のデューティーサイクル）で測定した試料１Ａ〜１Ｅのそれぞれの動作オン抵抗（ＲON,DYN）の比較をさらに示しており、ここでＲON,DYN、ＶDS,Q＝０は正方形で示され、ＲON,DYN、ＶDS,Q＝５０は円で示される。０Ｖの零入力ドレインバイアスの場合のＲON,DYNの低下は，より厚くより張力の高いＨＦ  ＳｉＮを成長させたときのＮSHの増加と良く相間した。しかし、５０Ｖの零入力ドレインバイアス後のパルス測定によって、ＲON,DYNが１３Ωｍｍから２８．６Ωｍｍまで増加する試料Ｂの場合最も低い低下が示された。
【００３８】
本発明者らのさらなる研究によって、ゲート形成前の追加のＨＦ  ＳｉＮ障壁層の堆積およびこの追加の層のアニールによって三重層ＳｉＮパッシベーションを設けることで、さらに良い性能が得られることを示した。Ｎ2雰囲気中７５０℃、１０分間のアニールプロセスで、残留水素が除去され、その密度および化学量論が改善されることによって、ＳｉＮ膜が改善される。
【００３９】
したがって、本発明による第２の実施形態では、ゲート形成前に、追加のＨＦ  ＳｉＮ層がＡｌＧａＮ層の上面上に堆積され、アニールが行われる。この第１のＨＦ  ＳｉＮ層のアニールの後に、ゲートが形成され、第２のＨＦ  ＳｉＮ層が堆積され、続いてＨＦ／ＬＦ  ＰＥＣＶＤ  ＳｉＮパッシベーション層が形成される。第１の実施形態における薄いＨＦ  ＳｉＮ層と同様に、この実施形態では、アニールされた第１のＨＦ  ＳｉＮ層および第２のＨＦ  ＳｉＮ層が、厚いＨＦ／ＬＦ  ＳｉＮ層の堆積期間中のＡｌＧａＮ表面に対するプラズマ損傷を抑制し、アニールされた第１のＨＦ  ＳｉＮ層、第２のＨＦ  ＳｉＮ層、およびＨＦ／ＬＦ  ＳｉＮ層が、ＨＥＭＴデバイスのプラズマダメージフリーＡｌＧａＮ表面上で三重層ＳｉＮパッシベーションを形成する。
【００４０】
図５中に示されるブロック図によって示されるように、本発明の第２の実施形態による三重層ＳｉＮパッシベーションを有する代表的なＡｌＧａＮ／ＧａＮ  ＨＥＭＴは、ＡｌＧａＮ層がＧａＮ層の上面上に堆積されるＡｌＧａＮ／ＧａＮヘテロ構造５０１と、ＡｌＧａＮ／ＧａＮヘテロ構造５０１の上面上に形成されるゲート５０２とを含む。この構造はさらに、ゲートの前にＡｌＧａＮ層の上面上に堆積された第１の薄いＨＦ  ＳｉＮ障壁層５０４ａを含む。前述のように、この第１のＨＦ  ＳｉＮ障壁層は、アニールによって緻密化され、それによってＬＦプラズマで電圧が印加されたイオンの障壁としてのその性能が改善される。次に第２の薄いＨＦ  ＳｉＮ障壁層５０４ｂが、アニールされた第１のＨＦ  ＳｉＮ障壁層５０４ａの上面上、およびゲートの側面に沿って堆積される。最後に、厚いＨＦ／ＬＦ  ＳｉＮパッシベーション層５０３が前述のように堆積されて、これら３つのＳｉＮ層が、ＨＥＭＴデバイスのプラズマダメージフリーＡｌＧａＮ表面上で三重層ＳｉＮパッシベーションを形成する。前述の第１の実施形態と同様に、ＨＦ  ＳｉＮ層は、高ＲＦ周波数、典型的には１３．５６ＭＨｚで堆積され、それによって、反応チャンバー中のＮイオンが、プラズマ損傷を生じうるＡｌＧａＮ表面に向けて加速するのに十分なエネルギーを有するのが防止され、一方、ＨＦ／ＬＦ  ＳｉＮ層は、典型的には１３．５６ＭＨｚの高周波および１００〜３００ｋＨｚの低周波で堆積される。堆積されるＨＦ  ＳｉＮ障壁層の厚さは約５〜約２０ｎｍ、典型的には約１０ｎｍとなることができ、ＨＦ／ＬＦ  ＳｉＮパッシベーション層の厚さは約２０から５００ｎｍ、典型的には約１００ｎｍとなることができる。
【００４１】
実施例２
本発明のこの実施形態による三重層ＳｉＮパッシベーションを有するＡｌＧａＮ／ＧａＮ  ＨＥＭＴの利点を示すため、ＳｉＣ  基板上にＭＯＣＶＤによって成長させた市販のＡｌＧａＮ／ＧａＮ  材料（ＲSH＝３３８Ω／□）を用いて分割ウエハ実験を行った。
【００４２】
この実施例では、低周波イオンによって生じるＮイオン表面衝突を最小限にするため高周波（１３．５６ＭＨｚ）でゲートの前に堆積された薄い（約１０ｎｍ）ＳｉＮ膜、オン状態コンダクタンスの低下を抑制するように設計された厚いポストゲートＨＦ／ＬＦ  ＳｉＮ膜との組合せを使用して、全体の厚さが１２２ｎｍである最適化された三重層ＰＥＣＶＤ  ＳｉＮ膜が得られ、これは、移動度が維持され、オン抵抗が低下し、ドレイン−ソース電流密度が改善され、オフ状態ドレイン電圧ストレスにおける動作オン状態コンダクタンスの低下が最小限となり、さらなる引張応力が最小限となるように開発した。
【００４３】
従来技術および本発明のこの第２の実施形態によるＳｉＮパッシベーションが行われたＨＥＭＴの特性を以下の表２および３にまとめている。
【００４４】
【表２】
2019517142.tif 000004
【００４５】
【表３】
2019517142.tif 000005
【００４６】
試料２Ｄは、６０秒のプレゲートＨＦ  ＳｉＮと５１０秒のポストゲート  ＨＦ／ＬＦ  ＳｉＮ膜との組合せからなった。
【００４７】
試料２ＤのＲON,DYNは、ＭＯＣＶＤによって堆積されたプレゲートＳｉＮ膜を有する同様のＨＥＭＴよりも低下した。
【００４８】
表２に示される試料の分割は、ＨＦ／ＬＦプラズマプロセスの前にＨＦプラズマによって成長させた薄いＳｉＮ膜を挿入することによってＩＩＩ−窒化物表面に対するｌｆプラズマイオンの損傷を最小限にすることが目的であった。楕円偏光法によって測定した厚さおよび屈折率は、ＳｉＮ厚さの１５．８ｎｍから１０．５ｎｍへの減少、および１．８２３から２．１１５への屈折率の増加が７５０℃のアニール後に起こったことを示しており（表２）、プレゲートＳｉＮ膜中で緻密化および部分的なガス放出が起こったことを示唆している。ポストゲートＳｉＮは、ウィットネスＳｉ試料上で測定して、厚さが１１１．３ｎｍであり、屈折率が１．９９４であり、エネルギーギャップは４．０８ｅＶであった。したがって、試料２Ｃおよび２Ｄは、それぞれ１２７．１ｎｍおよび１２１．８ｎｍの全ＳｉＮパッシベーション厚さを有した。
【００４９】
表３は、４つの試料の処理後のホール効果（ファンデルポー）および伝送長法（ＴＬＭ）測定の結果を示している。試料２Ｂよりも低いシート抵抗および高いシートキャリア密度が試料２Ａで測定された。堆積時で１５．８ｎｍの厚いＨＦ  ＳｉＮは、ヘテロ構造上にさらなる引張応力を発生させうるが、７５０℃のアニールによって、ＡｌＧａＮ表面化学に対してプラズマによって誘発される変化が除去されることで、成長時の材料の表面電位を保存することができた。しかし、７５０℃のアニールによってホール効果移動度が２１５９ｃｍ2／Ｖ・ｓまで増加し、試料２Ａおよび２Ｂのホール効果特性は、厚いポストゲートＳｉＮパッシベーション後に維持され（試料２Ｃおよび２Ｄ）、これらは、ＡｌＧａＮ表面とのプレゲートＳｉＮの相互作用によって得られることを示している。比較のため、前述のプレゲートＳｉＮプロセスは行わず、ポストゲートＳｉＮプロセスのみを行った同じウエハから得た基準試料は、ＲSH＝３１４Ω／□、μHALL＝２０８１ｃｍ2／Ｖ・ｓ、およびＮSH＝９．５５×１０12ｃｍ-2を有し、これらは試料２Ａおよび２Ｃ（ＳｉＮアニールなし）のホール特性と一致している。
【００５０】
さらに、本発明者らは、零入力ドレインバイアスの関数としてのパルス動作オン状態抵抗（ＲON,DYN）特性を比較することによって、電流コラプスに対する本発明によるＳｉＮ堆積プロセスの影響を定量化した。結果を図６中に示しており、これは、ポストゲートＰＥＣＶＤ  ＳｉＮのみ、インサイチュＭＯＣＶＤ  ＳｉＮのみ、プレゲートＭＯＣＶＤ  ＳｉＮおよびポストゲート  ＰＥＣＶＤ  ＳｉＮの三重層ＳｉＮの組合せ、および試料２Ｄ（プレゲートＰＥＣＶＤ  ＳｉＮおよびポストゲートＰＥＣＶＤ  ＳｉＮの三重層ＳｉＮの組合せ）のいずれかを用いてパッシベーションされたＨＥＭＴのＲON,DYNの比較の結果を示している。試料２Ｄで使用した三重層ＰＥＣＶＤ  ＳｉＮパッシベーションスキームによって、オン状態抵抗の変化が最小となることを確認できる。
【００５１】
利点および新しい特徴
本発明によるデバイスによって、ＨＥＭＴの全体的な性能が改善され、これらの性質は、電流コラプスが構成要素の１つであり、他のものとしては、限定するものではないがゲートおよびドレインリーク電流、降伏電圧、閾値電圧などが挙げられる。
【００５２】
混合周波ＰＥＣＶＤプロセスの低周波プラズマ堆積サイクル部分の間のＡｌＧａＮ表面の窒素イオン衝突は、高周波ＰＥＣＶＤで堆積された薄いＳｉＮ障壁層の挿入によって回避される。
【００５３】
電流コラプスの抑制は、より費用のかかるＬＰＣＶＤまたはＭＯＣＶＤ成長プロセスとは対照的である標準的なＰＥＣＶＤを用いて実現される。
【００５４】
本発明のパッシベーションプロセスは、ＭＯＣＶＤ  ＳｉＮのインサイチュ成長とは異なり、ＡｌＧａＮ／ＧａＮ成長チャンバー外で行われ、ＧａＮなどのＩＩＩ−窒化物中でＳｉがドナーとなる場合に起こり得るＳｉ汚染問題が回避される。
【００５５】
ＭＯＣＶＤ  ＳｉＮの成長およびエッチング速度ははるかに遅く、そのためこの材料の成長がより困難となり、この材料を含むデバイスの加工がより困難となる。
【００５６】
ＭＯＣＶＤ  ＳｉＮの遅い成長速度のために、薄いＭＯＣＶＤ  ＳｉＮ層と厚いＰＥＣＶＤ  ＳｉＮ層との組合せが標準的に使用され、そのためＰＥＣＶＤ  ＳｉＮが容易に利用可能となる。
【００５７】
代替案
いくつかの場合では、薄いＳｉＮ障壁層は、厚いＳｉＮパッシベーション層と同時に堆積することができ、別の場合では厚い層の堆積の前に堆積することができる。
【００５８】
いくつかの場合では、追加のＳｉＮ障壁層は、ＡｌＧａＮ／ＧａＮヘテロ構造中に既に存在する場合もしない場合もある（たとえば、ＰＥＣＶＤ  ＳｉＮ障壁層の堆積の前にＭＯＣＶＤ  ＳｉＮ層が存在することができる）。
【００５９】
いくつかの実施形態では、薄いＨＦ  ＳｉＮ障壁層または厚いＨＦ／ＬＦ  ＳｉＮパッシベーション層の堆積の前に追加の表面前処理を使用することができ、一方、別の実施形態では、両方のＳｉＮ層の堆積後にアニールなどの追加の処理を行うことも、行わないことも可能である。
【００６０】
特定の実施形態、態様、および特徴を記載し説明してきたが、当業者であれば、本明細書に記載の本発明が、それらの実施形態、態様、および特徴のみに限定されるのではなく、本明細書に記載され請求される基礎となる発明の意図および範囲内となるあらゆる修正および別の実施形態も考慮されることを容易に理解されるであろう。本出願は、本明細書に記載され請求される基礎となる発明の意図および範囲内となるあらゆる修正を考慮しており、そのようなすべての修正および別の実施形態は本開示の範囲および意図の範囲内になると見なされる。
【図１】
2019517142.tif 000006
【図２Ａ】
2019517142.tif 000007
【図２Ｂ】
2019517142.tif 000008
【図３】
2019517142.tif 000009
【図４−１】
2019517142.tif 000010
【図４−２】
2019517142.tif 000011
【図５】
2019517142.tif 000012
【図６】
2019517142.tif 000013
【国際調査報告】
2019517142.tif 000014
2019517142.tif 000015
2019517142.tif 000016