(57)【要約】発振器は、同調発振器と、同調発振器の出力および発振器への入力と通信可能に結合される、位相検出器回路と、同調発振器の出力と発振器への入力において受信された外部共振要素の出力との間の位相検出に基づいて同調発振器の周波数を調節するように構成される、発振器コントローラ回路とを含む。本開示の実施形態は、プロセッサと、１つまたはそれを上回る周辺回路と、前述の実施形態のいずれかによって実装される発振器とを含む、マイクロコントローラを含んでもよい。発振器は、発振信号を周辺回路のうちの１つまたはそれを上回るものに提供するように構成されてもよい。
2019517161.tif 000002
【特許請求の範囲】
【請求項１】
発振器であって、
第１のピンと通信可能に結合される、同調発振器と、
前記同調発振器の出力および前記発振器への入力と通信可能に結合される、位相検出器回路と、
前記同調発振器の出力と前記発振器への入力において受信された外部共振要素の出力との間の位相検出に基づいて、前記同調発振器の周波数を調節するように構成される、発振器コントローラ回路と、
を備える、発振器。
【請求項２】
前記発振器への入力に通信可能に結合される、第２のピンをさらに備え、
前記同調発振器は、前記第１のピンを通して出力を発行するように構成され、
前記位相検出器回路は、前記第２のピンを通して前記発振器への入力を受信するように構成される、
請求項１または５−９のいずれかに記載の発振器。
【請求項３】
前記同調発振器は、前記第１のピンを通して出力を発行するように構成され、
前記位相検出器回路は、前記第１のピンを通して前記発振器への入力を受信するように構成される、請求項１または５−９のいずれかに記載の発振器。
【請求項４】
前記同調発振器は、前記第１のピンにおけるドライバ回路を通して出力を発行するように構成され、
前記位相検出器回路は、前記第１のピンを通して前記発振器への入力を受信するように構成され、
前記ドライバ回路は、電流ソースとして前記第１のピンにおいて前記出力を発行し、前記発振器への入力として前記第１のピン上で電圧を検出するように構成される、
請求項１または５−９のいずれかに記載の発振器。
【請求項５】
前記発振器コントローラ回路はさらに、前記発振器への入力に基づいて、水晶発振器ステータスを出力するように構成される、請求項１−４または６−９のいずれかに記載の発振器。
【請求項６】
前記発振器コントローラ回路はさらに、外部共振要素が前記発振器への使用可能入力を発生させることに失敗したことの判定に基づいて、前記同調発振器の出力を維持するように構成される、請求項１−５または７−９のいずれかに記載の発振器。
【請求項７】
前記発振器コントローラ回路はさらに、位相ロックが前記同調発振器の出力と前記発振器への入力との間で達成されたことの判定に基づいて、前記同調発振器の出力を調節するように構成される、請求項１−６または８−９のいずれかに記載の発振器。
【請求項８】
前記発振器コントローラ回路はさらに、前記同調発振器の出力と前記発振器への入力との間の位相ロックが喪失されたことの判定に基づいて、前記同調発振器の出力を維持するように構成される、請求項１−７または９のいずれかに記載の発振器。
【請求項９】
前記同調発振器と前記第１のピンとの間に結合される、周波数乗算器回路をさらに備え、前記周波数乗算器の出力は、前記位相検出器回路と結合され、前記同調発振器の出力を提供する、請求項１−８のいずれかに記載の発振器。
【請求項１０】
マイクロコントローラであって、
プロセッサと、
１つまたはそれを上回る周辺回路と、
請求項１−９に記載の発振器のうちのいずれかであって、前記同調発振器は、発振信号を前記周辺回路のうちの１つまたはそれを上回るものに提供するように構成される、発振器と、
を備える、マイクロコントローラ。
【請求項１１】
システムであって、
第１の外部ピンおよび内部発振器を備える、半導体デバイスと、
少なくとも前記第１の外部ピンを通して前記半導体デバイスに結合される、外部共振要素と、
を備え、前記内部発振器は、請求項１−９に記載の発振器のいずれかを含む、システム。
【請求項１２】
請求項１−９に記載の発振器のいずれかの動作の性能を備える、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（優先権）
本願は、２０１６年４月２０日に出願された米国仮出願第６２／３２５，０４２号に対する優先権を主張するものであり、該米国仮出願は、その全体が参照により本明細書中に援用される。
【０００２】
（技術分野）
本開示は、集積回路デバイスに関し、特に、統合された発振器を伴うプロセッサおよびマイクロコントローラに関する。
【背景技術】
【０００３】
マイクロプロセッサ、特に、マイクロコントローラは、多くの場合、デバイス内に統合される発振器を要求する。発振器の周波数は、概して、内部または外部構成要素のいずれかによって判定される。内部または外部構成要素は、通常、抵抗器コンデンサ（ＲＣ）要素であって、水晶のみが、概して、外部構成要素として提供される。これらの外部構成要素は、外部ピンを通して集積回路デバイスと結合される。発振器の始動は、多くの場合、重要であって、定義された信号および条件を要求する。また、本願の譲受人であるＭｉｃｒｏｃｈｉｐ  Ｔｅｃｈｎｏｌｏｇｙ  Ｉｎｃ．から利用可能な「Ｍｉｄ−ｒａｎｇｅ  ＭＣＵ  ｒｅｆｅｒｅｎｃｅ  Ｍａｎｕａｌ」（ＤＳ３１００２Ａ、１９９７年）（参照することによってその全体として本明細書に組み込まれる）を参照されたい。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｍｉｄ−ｒａｎｇｅ  ＭＣＵ  ｒｅｆｅｒｅｎｃｅ  Ｍａｎｕａｌ」（ＤＳ３１００２Ａ、１９９７年）
【発明の概要】
【課題を解決するための手段】
【０００５】
本開示の実施形態は、発振器または発振器回路を含む。発振器は、第１のピンと通信可能に結合される、同調発振器を含んでもよい。発振器は、同調発振器の出力および発振器への入力と通信可能に結合される、位相検出器回路を含んでもよい。発振器は、同調発振器の出力と発振器への入力において受信された水晶等の外部共振要素の出力との間の位相検出に基づいて、同調発振器の周波数を調節するように構成される、発振器コントローラ回路を含んでもよい。前述の実施形態のいずれかと組み合わせて、発振器はさらに、発振器への入力に通信可能に結合される、第２のピンを含んでもよく、同調発振器は、第１のピンを通して出力を発行するように構成され、位相検出器回路は、第２のピンを通して発振器への入力を受信するように構成される。前述の実施形態の任意の好適なものと組み合わせて、同調発振器は、第１のピンを通して出力を発行するように構成され、位相検出器回路は、同一の第１のピンを通して発振器への入力を受信するように構成される。前述の実施形態の任意の好適なものと組み合わせて、同調発振器は、第１のピンにおけるドライバ回路を通して出力を発行するように構成され、位相検出器回路は、第１のピンを通して発振器への入力を受信するように構成され、ドライバ回路は、電流ソースとして第１のピンにおいて出力を発行し、発振器への入力として第１のピン上で電圧を検出するように構成される。前述の実施形態の任意の好適なものと組み合わせて、発振器コントローラ回路はさらに、発振器への入力に基づいて、水晶発振器ステータスを出力するように構成される。前述の実施形態の任意の好適なものと組み合わせて、発振器コントローラ回路はさらに、外部共振要素が発振器への使用可能入力を発生させることに失敗したことの判定に基づいて、同調発振器の出力を維持するように構成される。前述の実施形態の任意の好適なものと組み合わせて、発振器コントローラ回路はさらに、位相ロックが同調発振器の出力と発振器への入力との間で達成されたことの判定に基づいて、同調発振器の出力を調節するように構成される。前述の実施形態の任意の好適なものと組み合わせて、発振器コントローラ回路はさらに、同調発振器の出力と発振器への入力との間の位相ロックが喪失されたことの判定に基づいて、同調発振器の出力を維持するように構成される。前述の実施形態の任意の好適なものと組み合わせて、発振器はさらに、同調発振器と第１のピンとの間に結合される、周波数乗算器回路を含み、周波数乗算器の出力は、位相検出器回路と結合され、同調発振器の出力を提供する。前述の実施形態のいずれかと組み合わせて、第１のピンは、発振器の残りとのパッケージのための外部インターフェースとしての外部ピンであってもよい。前述の実施形態のいずれかと組み合わせて、第２のピンは、発振器の残りとのパッケージのための外部インターフェースとしての外部ピンであってもよい。前述の実施形態のいずれかと組み合わせて、発振器は、受信機の入力と結合される、第２の外部ピンを含んでもよく、第１および第２の外部ピンは、それぞれ、外部水晶の第１および第２の端子と結合される。前述の実施形態のいずれかと組み合わせて、受信機の入力は、第１の外部ピンと結合されてもよく、第１の外部ピンは、外部水晶の第１の端子と結合され、外部水晶の第２の端子は、接地と結合される。前述の実施形態のいずれかと組み合わせて、同調発振器は、ＲＣ発振器であってもよい。前述の実施形態のいずれかと組み合わせて、発振器コントローラは、低速ＰＩコントローラであってもよい。前述の実施形態のいずれかと組み合わせて、位相検出器回路は、ＸＯＲゲートによって形成されてもよい。前述の実施形態のいずれかと組み合わせて、ステータスは、検索中、ロック、または喪失を含んでもよい。前述の実施形態のいずれかと組み合わせて、位相検出器回路は、ＰＬＬ回路を含んでもよい。前述の実施形態のいずれかと組み合わせて、アキュムレータが、ＸＯＲゲートの出力が１であるとき、第１の定数を和に加算するために含まれてもよい。前述の実施形態のいずれかと組み合わせて、アキュムレータは、ＸＯＲゲートの出力が０であるとき、第２の定数を和から減算するように構成されてもよい。前述の実施形態のいずれかと組み合わせて、定数は、等しくあってもよい。前述の実施形態のいずれかと組み合わせて、平衡は、定数が等しいとき、９０度位相差で達成されてもよい。前述の実施形態のいずれかと組み合わせて、定数は、異なってもよく、定常状態平衡値は、９０度またはそれを下回る。前述の実施形態のいずれかと組み合わせて、同調発振器は、発振器のための一次共振ソースであってもよく、外部共振要素は、発振器のためのセンサとして作用するように構成されてもよい。前述の実施形態のいずれかと組み合わせて、同調発振器は、ドライバを通して第１のピンと通信可能に結合されてもよい。前述の実施形態のいずれかと組み合わせて、位相検出器回路は、受信機回路を通して発振器への入力に結合されてもよい。前述の実施形態のいずれかと組み合わせて、第２のピンは、受信機に結合されてもよい。
【０００６】
本開示の実施形態は、プロセッサと、１つまたはそれを上回る周辺回路と、前述の実施形態のいずれかによって実装される発振器とを含む、マイクロコントローラを含んでもよい。発振器は、発振信号を周辺回路のうちの１つまたはそれを上回るものに提供するように構成されてもよい。
【０００７】
本開示の実施形態は、第１の外部ピンおよび内部発振器を備える、半導体デバイスとを含む、システムを含んでもよく、内部発振器は、前述の実施形態のいずれかによって実装される。本システムはまた、少なくとも第１の外部ピンを通して半導体デバイスに結合される、外部共振要素を含んでもよい。
【０００８】
本開示の実施形態は、前述の実施形態の発振器のいずれかを含む、システム、パッケージ、半導体デバイス、マイクロコントローラ、システム、ダイ、チップ、または他のデバイスを含んでもよい。
【０００９】
本開示の実施形態は、前述の実施形態の発振器のいずれかを含む、発振器、システム、パッケージ、半導体デバイス、マイクロコントローラ、システム、ダイ、チップ、または他のデバイスのいずれかによって行われる方法を含んでもよい。
【図面の簡単な説明】
【００１０】
【図１】図１は、本開示の実施形態による、ハイブリッドＲＣ／水晶発振器の例示的実施形態の例証である。
【図２】図２は、本開示の実施形態による、ハイブリッドＲＣ／水晶発振器の別の例示的実施形態の例証である。
【図３】図３は、本開示の実施形態による、典型的ＯＳＣＩＮ／ＯＳＣＯＵＴ信号を測定する波形を図示する。
【図４】図４は、本開示の実施形態による、発振器の等価回路モデルを図示する。
【図５】図５は、本開示の実施形態による、回路モードの動作および応答を図示する。
【図６】図６および７は、本開示の実施形態による、共振に近い種々の周波数における物理的水晶の駆動を図示する。
【図７】図６および７は、本開示の実施形態による、共振に近い種々の周波数における物理的水晶の駆動を図示する。
【発明を実施するための形態】
【００１１】
図１は、本開示の実施形態による、ハイブリッドＲＣ／水晶発振器１００の例示的実施形態の例証である。発振器１００は、マイクロコントローラ、半導体チップ、プロセッサ、または周辺機器等の電子デバイス内に実装されてもよい。例えば、発振器１００は、本願の譲受人によって製造されるＰＩＣマイクロコントローラ内に実装されてもよい。
【００１２】
いくつかのマイクロコントローラは、内部ＲＣベースの発振器および外部水晶または発振器の両方のためのオプションを有してもよい。外部発振器は、コストを追加し、始動により長くかかり、デバイスピンを消耗し得、外部の別個の構成要素として信頼性を損ない得る。しかしながら、外部発振器は、より正確であり得、これは、精密なクロックを要求するいくつかの用途において必要とされ得る。発振器１００は、ハイブリッドクロックソースを実装することによって、内部ＲＣの利点を拡張させ得る。一実施形態では、そのようなソースは、補助クロックソースとして同調内部ＲＣおよび外部水晶を含んでもよい。別の実施形態では、外部水晶は、一次共振要素としてではなく、基準センサとしてのみ必要とされ得る。発振器は、内部ＲＣ発振器の信頼性および迅速始動を留保し得る。これは、種々の実施形態によると、周波数柔軟性、より高い信号完全性、および外部水晶に接続するための２つのピンではなく、単一ピンの使用の可能性等、他の利点も有し得る。
【００１３】
発振器１００は、Ｘ１として示される、外部水晶１１２へのＯＳＣＯＵＴ出力およびＯＳＣＩＮ入力を含んでもよい。ＯＳＣＯＵＴおよびＯＳＣＩＮは、水晶１１２の２つの端子を横断して接続されてもよい。水晶１１２の各端子は、Ｃ１およびＣ２として示される、個別のコンデンサ１１０、１１２に接続されてもよい。これらのコンデンサは、順に、接地に接続されてもよい。水晶１１２は、石英水晶、圧電水晶、圧電水晶共振器、または任意の他の共振要素を含んでもよい。
【００１４】
Ｃ１およびＣ２の値は、駆動ピンおよび水晶１１２のインピーダンスに合致するように選択されてもよい。値の選択は、本願の譲受人によって公開されたアプリケーションノートＡＮ８４９である刊行物「Ｂａｓｉｃ  ＰＩＣｍｉｃｒｏ  Ｏｓｃｉｌｌａｔｏｒ  Ｄｅｓｉｇｎ」に従って行われてもよい。水晶は、回路の残りに対してインダクティブであるように見える。
【００１５】
一実施形態では、ＯＳＣＯＵＴおよびＯＳＣＩＮの右の要素は、外部構成要素と見なされ得、ＯＳＣＯＵＴおよびＯＳＣＩＮの左の要素は、内部構成要素と見なされ得る。外部対内部性質は、例えば、集積回路デバイスのパッケージングに対してもたらされ得る。そのような集積回路デバイスは、マイクロコントローラ、プロセッサ、周辺、チップ、パッケージ、または他の好適なデバイスを含み得る。ＯＳＣＯＵＴおよびＯＳＣＩＮは、そのようなパッケージのためのピンであってもよい。
【００１６】
発振器１００は、ＯＳＣＴＵＮ入力１０２を含んでもよい。ＯＳＣＴＵＮは、「発振器同調」を表し得る。ＯＳＣＴＵＮ１０２は、発振器１００が、作業パラメータを発振器１００が実装されるシステムから受信し得るように、発振器１００への入力として実装されてもよい。例えば、ＯＳＣＴＵＮ１０２は、レジスタとして実装されてもよい。発振器１００が、高速ＲＣ（ＦＲＣ）発振器回路を含む場合、レジスタは、高速ＲＣ回路の動作のパラメータへの調節が行われ得るように利用可能であってもよい。発振器１００は、工場内で、または発振器１００の生産の際、較正され得る。したがって、ＯＳＣＴＵＮ１０２は、生産機械作製または構成発振器１００によって設定され得る。しかしながら、ＯＳＣＴＵＮ１０２は、例えば、発振器１００の実行の際も調節されることができる。
【００１７】
発振器１００は、同調ＦＲＣ発振器１０４を含んでもよい。同調ＦＲＣ発振器１０４は、その動作パラメータをＯＳＣＴＵＮ１０２から受信してもよい。ＯＳＣＴＵＮ１０２は、大まかな調節を同調ＦＲＣ発振器１０４に提供してもよい。一実施形態では、水晶１１２は、ユーザに、ＯＳＣＴＵＮ１０２からの入力を置換する能力を提供し得る。同調ＦＲＣ発振器１０４周波数は、ＯＳＣＴＵＮ１０２からの入力を使用して、または水晶１１２によって、調節されてもよい。同調ＦＲＣ発振器１０４の周波数は、例えば、±１２％の範囲を用いて調節されてもよい。ＯＳＣＴＵＮ１０２は、例えば、５ビット内で実装され得る。同調ＦＲＣ発振器１０４は、アナログ回路、デジタル回路、またはそれらの組み合わせの任意の好適な組み合わせによって実装されてもよい。
【００１８】
一実施形態では、水晶１１２は、一次共振要素ではなく、発振器１００のための基準センサとして動作してもよい。故に、発振器１００は、一次共振要素としての同調ＦＲＣ発振器１０４の使用と関連付けられた信頼性および高速始動時間を留保し得る。水晶１１２は、同調ＦＲＣ発振器１０４の動作を補完し、調節を行ってもよい。例えば、内部ＲＣ発振器の周波数の正確度は、発振器１００の完全温度動作範囲にわたって不十分である。水晶１１２の一実装等の水晶グレード発振器は、典型的には、温度に対してそのような動作範囲にわたって十分に正確である。
【００１９】
同調ＦＲＣ発振器１０４は、発振器１００の臨界またはベースラインクロック要素として作用してもよい。同調ＦＲＣ発振器１０４は、理想的動作状況下で水晶１１２ほど正確ではないが、始動の際、水晶１１２のものより迅速に有効になる、クロック信号を発生可能であり得る。故に、発振器１００の出力は、始動時の同調ＦＲＣ発振器１０４に依存し得る。しかしながら、水晶１１２が始動され（同調ＦＲＣ発振器１０４からの入力を用いて）、その出力がロックおよび操作された（ＰＬＬ等を通して）後、その信号は、同調ＦＲＣ発振器１０４の動作を微調整または調節するために使用されてもよい。同様に、水晶１１２の任意の障害または非一貫性の際、同調ＦＲＣ発振器１０４は、理想的ではないが、水晶１１２が一時的に利用不可能である間、同調ＦＲＣ発振器１０４の出力を調節および微調整するために十分である、ベースライン出力を提供し続けてもよい。水晶１１２の任意の干渉、始動、ロックの損失、または他のエラーに遭遇すると、同調ＦＲＣ発振器１０４によって内部発生された信号が、水晶１１２からの調節を伴わずに使用されてもよい。したがって、水晶１１２によって発生された信号自体は、発振器１００の出力として使用され得ない。代わりに、水晶１１２によって発生された信号は、利用可能かつ信頼性のあるとき、同調ＦＲ発振器１０４によって発生された信号を調節するためのセンサとして使用されてもよい。
【００２０】
水晶１１２の周波数は、同調ＦＲＣ発振器１０４の所望の周波数に合致するように選択されてもよい。水晶１１２は、それに対して同調ＦＲＣ発振器１０４の出力が比較される、水晶１１２からの出力を発生させるように、同調ＦＲＣ発振器１０４からの信号で駆動されてもよい。２つの信号の位相は、比較されてもよく、同調ＦＲＣ発振器１０４の周波数は、水晶１１２のものに合致し、位相ロックとして知られる安定平衡を生産するように調節されてもよい。本平衡の間、典型的には、信号は、４５〜６０度の位相内にあるはずである。典型的には、信号は、４５〜６０度の位相内にあるはずである。水晶１１２が、過駆動される場合、オーバトーンとしても知られるそのベース周波数の高調波において駆動し得る。しかし、適切に駆動されると、その周波数は、図６に示され、以下に議論される位相差に対して、ＦＲＣ所望値に合致し、位相検出を駆動し得る。振幅は、入力として有効信号を得るためにのみ十分である必要があり得る。位相検出器によって行われる位相比較は、両信号からの十分な振幅を要求し得、２つの信号間の相対的位相差の単調関数である、信号を生産する。
【００２１】
さらに、発振器１００は、周波数乗算器１０６を含んでもよい。周波数乗算器１０６は、アナログ回路、デジタル回路、またはそれらの組み合わせの任意の好適な組み合わせによって実装されてもよい。周波数乗算器１０６は、Ｍ／Ｎタイプ周波数乗算器として実装されてもよい。そのような実装では、周波数乗算器１０６は、Ｉ／Ｏドライバ１０８が、ＰＬＬ乗算器の約数を伴う信号を発行し得るように、位相ロックループ（ＰＬＬ）乗算器「Ｍ」後、クロック分割器「Ｎ」を含んでもよい。信号は、Ｍ＝１である場合、システムクロック周波数の約数であり得る。出力周波数は、ｆ１＝Ｍ／Ｎ＊ｆ０によって与えられ得、式中、ｆ１は、Ｉ／Ｏピンに印加される信号の周波数であって、ｆ０は、ＦＲＣモジュールの周波数である、入力周波数である。
【００２２】
発振器１００は、アナログ回路、デジタル回路、またはそれらの組み合わせの任意の好適な組み合わせによって実装される、Ｉ／Ｏドライバ１０８を含んでもよい。Ｉ／Ｏドライバ１０８は、一連の１つまたはそれを上回るバッファされた、またはバッファされないインバータによって実装されてもよい。Ｉ／Ｏドライバ１０８は、周波数乗算器１０６によって調節されるような同調ＦＲＣ発振器１０４によって発生された信号から、方形波信号を発生させ、それを水晶１１２に印加してもよい。Ｉ／Ｏドライバ１０８は、ＯＳＣＯＵＴピンを通して方形波信号を出力してもよい。Ｉ／Ｏドライバ１０８によってフォーマットされるような方形波信号は、共振信号を水晶１１２によって発生させ得る。Ｉ／Ｏドライバ１０８および受信機１１６は、電圧ソースではなく、ソースクロック方形波の半分毎に正および負の電流で駆動される、電圧限界電流ソースまたはシンクとして実装され、電力消散特性を改良し得る。
【００２３】
一実施形態では、ＯＳＣＩＮピンは、水晶１１２の他端に取り付けられてもよい。別の実施形態では、図２に示されるように、ＯＳＣＩＮピンは、ＯＳＣＯＵＴピンおよびＯＳＣＩＮピンが同一ピンであるという点において、水晶１１２に取り付けられ得る。ＯＳＣＩＮピンは、信号を水晶１１２の他端から受信機１１６にフィードし得る。
【００２４】
受信機１１６は、アナログ回路、デジタル回路、またはそれらの組み合わせの任意の好適な組み合わせによって実装されてもよい。受信機１１６は、一連の１つまたはそれを上回るバッファされた、またはバッファされていないインバータによって実装されてもよい。受信機１１６は、結果として生じる信号をデジタル波形に変換するように構成されてもよい。そのような信号は、方形波であってもよい。水晶１１２の共振は、帯域通過フィルタを生産し得る。そのような帯域通過フィルタは、共振周波数におけるものを除き、水晶１１２によって受信された駆動波形の全てまたはほぼ全ての高調波を排除してもよい。したがって、結果は、受信機１１６による受信および変換後、方形波にデジタル化され得る、正弦波となり得る。
【００２５】
発振器１００は、位相検出器１１８を含んでもよい。位相検出器１１８は、アナログ回路、デジタル回路、またはそれらの組み合わせの任意の好適な組み合わせによって実装されてもよい。位相検出器１１８は、入力として、同調ＦＲＣ発振器１０４によって発生され、周波数乗算器１０６によって修正された信号を受け取ってもよい。位相検出器はまた、入力として、受信機１１６によって発生された信号を受け取ってもよい。一実施形態では、これらの入力は、入力および出力方形波を含んでもよい。位相検出器１１８は、例えば、ＸＯＲゲート後、アキュムレータを含んでもよい。アキュムレータは、ＸＯＲゲートの出力が論理１であるとき、所定の量（Ｋ１）を和に加算する等、累積を行ってもよい。さらに、累積は、ＸＯＲゲートの出力が論理ゼロであるとき、別の所定の量（Ｋ２）を和から減算してもよい。故に、定常状態平衡は、値Ｋ１およびＫ２に依存して、到達され得る。Ｋ１およびＫ２が等しい場合、平衡は、９０°位相差において到達される。Ｋ１およびＫ２の調節は、９０°を上回るまたは下回る他の定常状態平衡値を可能にし得る。
【００２６】
発振器１００は、発振器コントローラ１２０を含んでもよい。発振器コントローラ１２０は、アナログ回路、デジタル回路、またはそれらの組み合わせの任意の好適な組み合わせによって実装されてもよい。発振器コントローラ１２０は、ＰＬＬ動作を制御するように構成されてもよい。ＰＬＬは、アナログまたはデジタルであってもよい。発振器コントローラ１２０は、独立して制御可能な「Ｐ」および「Ｉ」利得を伴う、比例積分（ＰＩ）コントローラとして実装され、位相ロックループの帯域幅および位相マージンを制御してもよい。そのような位相ロックループは、応答時間とジッタ／安定性問題との間の設計トレードオフに応じて、比較的に低速帯域幅（典型的には、１０〜１０００Ｈｚ）であってもよい。発振器コントローラ１２０は、同調ＦＲＣ発振器１０４に微調節を提供し得る。発振器コントローラ１２０の実装の動作は、デジタル実装では、ｉｎｔ［ｎ］＝ｉｎｔ［ｎ−１］＋Ｋｉ＊ｘ［ｎ］によって定義された積分器に従って与えられ得る。出力は、ｏｕｔ［ｎ］＝ｉｎｔ［ｎ］＋Ｋｐ＊ｘ［ｎ］によって与えられ得る。項ｘ［ｎ］は、時間ステップｎにおける入力誤差を規定し得、式中、［ｎ］表記は、任意の信号またはデジタル値に適用され得る。Ｋｉは、積分利得を規定し得、Ｋｐは、比例利得を規定し得る。そのような実装は、単一クロックサイクル内で実行するように実装される場合、回路またはダイ空間の観点から高価であり得る、乗算器を使用してもよい。故に、発振器制御１２０は、１６ビットの代わりに、４〜６ビットを使用して等、定数ＫｐまたはＫｉのビット幅を低減させることによって改良され得る。さらに、発振器制御１２０は、完了に数クロックサイクルかかる、直列シフト加算回路を用いた乗算演算を実装することによって、要求される面積およびコストを低減させるように改良され得る。同調ＦＲＣ発振器１０４の周波数は、水晶共振を追跡するように調節されてもよい。
【００２７】
その結果、同調ＦＲＣ発振器１０４は、周波数出力に対して高速始動および高周波数安定性を提供し得る。水晶１１２は、微調節を同調ＦＲＣ発振器１０４に提供するためだけに使用されてもよい。水晶１１２から発振器コントローラ１２０を通して提供される微調節は、そのフルスケール利得では、ＯＳＣＴＵＮからの大まかな調節の４〜８カウントに相当する範囲であり得る。周波数範囲は、発振器１００がオーバトーンで発振しないように制限されてもよい。以下に説明される、発振器２００は、電圧応答ではなく、インピーダンス位相に従ってロックしてもよい。インピーダンス応答は、電圧応答とは対照的に、（ＯＳＣＩＮ／ＯＳＣＯＵＴピンにおける）出力電流を表す信号と（ＯＳＣＩＮ／ＯＳＣＯＵＴピンにおいて）受信された入力電圧を比較することによって、ＰＬＬによって使用されてもよい。
【００２８】
発振器コントローラ１２０はまた、状態機械を含んでもよい。状態機械は、受信機１１６が入力信号を検出したかどうかを追跡してもよい。受信機１１６が入力を検出しなかった場合、発振器コントローラ１２０は、位相ロックが検出されるまで、低速周波数掃引を生じさせてもよい。本動作は、発振器１００の引込範囲を拡張させ、また、ＸＴ＿ＳＴＡＴＵＳ１２２として発行され得る、水晶発振器ステータスを検出するための方法を提供し得る。状態機械における状態は、周波数検索中（したがって、受信機１１６からの入力または受信機１１６およびＰＬＬからの入力が動作していない）、ロック周波数（したがって、受信機１１６からの入力およびＰＬＬからの後続ロック周波数）、またはロック喪失（したがって、受信機１１６からのドロップされた入力または他の異種入力）等、ＸＴ＿ＳＴＡＴＵＳ１２２内で表されてもよい。
【００２９】
発振器コントローラは、１ｋＨｚ未満等の比較的に低速で動作してもよい。発振器コントローラ１２０からの微調節に応答して、同調ＦＲＣ発振器１０４は、その出力周波数または位相を調節してもよい。
【００３０】
一実施形態では、水晶１１２が、始動に失敗した場合、同調ＦＲＣ発振器１０４は、公称周波数を維持してもよい。別の実施形態では、水晶１１２が、最初は始動するが、後に失敗する場合、同調ＦＲＣ発振器１０４は、公称周波数を維持してもよい。水晶１１２は、例えば、開もしくは短絡回路が存在する、または温度、湿度、干渉、もしくは他の環境要因が、利得を検出可能レベルを下回って低減させる場合、そのような方法で失敗し得る。
【００３１】
図２は、本開示の実施形態による、発振器の別の例示的実施形態を図示する。発振器２００は、発振器１００と同様に実装されてもよい。しかしながら、一実施形態では、Ｉ／Ｏドライバ２０８および受信機２１６は、電流ソース／シンクドライバとして実装されてもよい。さらなる実施形態では、Ｉ／Ｏドライバ２０８および受信機２１６は、同一回路または要素内で実装され得る。別のさらなる実施形態では、単一ピンが、水晶１１２と図の左側の要素のインターフェースをとるために使用され得、図の左側のそのような要素は、マイクロコントローラ、プロセッサ、パッケージ、半導体デバイス、または他のデバイス内に内部実装されるピンＯＳＣＯＵＴから開始する。一実施形態では、ＯＳＣＯＵＴピン上の電圧は、受信機信号として使用されてもよい。別の実施形態では、位相検出器１１８は、共振要素によって生じるドライバ電流とドライバ電圧との間の位相シフトを利用してもよい。
【００３２】
発振器２００および発振器１００はまた、オンチップ共振発振器に対して実装されてもよく、水晶１１２は、シリコンインダクタ−コンデンサ回路または共パッケージ化二重ダイ微小電気機械システム発振器もしくは石英水晶デバイスとして実装される。これらの実施形態では、水晶１１２の実装は、全ての回路要素が全体的パッケージの内部にあっても、依然として、同調ＦＲＣ発振器１０４の外部にあり得る。
【００３３】
図３は、本開示の実施形態による、典型的ＯＳＣＩＮ／ＯＳＣＯＵＴ信号を測定する、波形を図示する。図３の図は、オシロスコープからのものであってもよい。第１のグラフトレースは、水晶１１２の中へのＯＳＣＩＮ入力を示し得る一方、第２のグラフトレースは、水晶１１２からのＯＳＣＯＵＴ出力を示し得る。図３のグラフは、８．００ＭＨｚ水晶１１２および２つの３３ｐＦ負荷コンデンサ１１０、１１４を使用して生成され得る。グラフ１は、ＯＳＣＯＵＴであり得、グラフ２は、ＯＳＣＩＮであり得る。２つの信号は、約１８０°離れ得る。発振器ドライバ２０８の１８０°位相シフトに追加されると、本構成は、発振のためのバルクハウゼン安定性条件を満たし、総位相シフトは、１のループ利得を伴って、３６０°の倍数となるはずである。
【００３４】
図４は、本開示の実施形態による、発振器の等価回路モデルを図示する。特に、水晶１１２は、寄生容量Ｃｏとの直列ＲＬＣ組み合わせによって大まかにモデル化され得る。図３からの水晶１１２の事例に関して、集中パラメータ等価回路の値は、Ｃｏ＝４．２４ｐＦ、Ｃｓ＝１６．５ｆＦ、Ｌｓ＝１０．６ｍＨ、およびＲｓ＝９Ωとして判定された。本回路の周波数応答は、１５ｐＦ、２０ｐＦ、および３３ｐＦの負荷コンデンサに関する図５において以下に示される。これは、所与の周波数における完璧な正弦波としてのＯＳＣＯＵＴソースと２つの並列負荷コンデンサとともに、水晶等価回路の負荷回路とをモデル化する。４つのサブグラフは、以下の順序である。
−伝達関数の大きさ（ＯＳＣＩＮ／ＯＳＣＯＵＴ）（デジベル）
−伝達関数位相シフト（度）
−ＯＳＣＩＮ負荷アドミッタンスの大きさ（出力電圧によって除算される出力電流）（Ａ／Ｖ）
−ＯＳＣＩＮ負荷アドミッタンス位相（度）
【００３５】
直列共振（応答の大きさにおけるピーク）および並列共振（応答の大きさにおけるノッチ）は両方とも、約１２．０ＭＨｚである。直列共振周波数は、負荷容量に対して小感度を有する。伝達関数における並列共振は、事実上、負荷容量に依存しないが、低信号レベルを伴うノッチフィルタ応答を表す。
【００３６】
従来の発振器の典型的動作は、伝達関数位相が±１８０°に近接し、ループ利得が１．０である点にある。これは、直列共振ピークのものを若干上回る周波数を表す。
【００３７】
故に、発振器１００、２００の種々の実施形態による、位相検出器アプローチは、回路応答が高位相感度を有するとき、最も効果的であり得る。そのような高位相感度は、約９０°位相シフトにおいて最高であり得る。しかしながら、これはまた、ソースによって被られる負荷が最高アドミッタンスを有する点であり得、したがって、所与の電圧の大きさに対して最高電流引き込みを要求し得る。９０°位相シフトは、純無効電力を表し、したがって、好適な貯蔵インダクタンスまたは容量が利用可能であって、出力ドライバがエネルギー回収技法を使用する場合、非常にわずかな正味電力を用いて本発振を生産することが理論的に可能である。これが、水晶の過駆動または過剰電力消散を生じさせる場合、いくつかの緩和アプローチが、使用されることができる。第１に、平衡位相が、異なる点、例えば、４５°または１３５°にあるように調節されることができる。第２に、ドライバ利得が、信号の大きさを低減させるように動的に調節され得る。第３に、電流ソース出力が、使用され得る。
【００３８】
図６および７は、本開示の実施形態による、共振に近い種々の周波数における実際の水晶の駆動を図示する。これらの図は、周波数の変化に対する位相および振幅応答の感度を判定するために使用されることができる。信号発生器が、既知の周波数の方形波を印加するために使用された。
【００３９】
図６は、種々の駆動周波数における電圧応答を示す。図６を発生させるために使用されたオシロスコープが、時間ｔ＝０において周波数発生器のＳＹＮＣ信号によってトリガされた。周波数の関数としてのゼロ交差時間変化は、周波数における小変化に敏感である位相シフトを示す。最大共振では、位相シフトは、図７から分かるように、約９０°である。方形波信号は、推定上最高電流引き込み点における電圧応答のゼロ交差の近傍に下落を伴う波形に低下する。水晶は、そのような狭い帯域通過効果を有するため、出力は、依然として、正弦波と見なされ得る。利得は、約４〜８範囲（１２〜１８ｄＢ）内である。
【００４０】
本開示に説明され、発振器１００、２００として実装されるようなハイブリッドアプローチは、内部ＦＲＣ発振器および外部水晶の正確度の両方の利点をもたらし得る。これらは、ＦＲＣ発振器の高速始動時間、ＦＲＣ発振器の安定性および信頼性、水晶発振器の正確度、クロック乗算器／分割器を使用して水晶発振器周波数を選択する際の柔軟性、フォールトトレランス、発振器始動失敗またはランタイム時の失敗の非常にわずかな影響、ＦＲＣ発振に対するシームレスかつ固有のフォールバック、フィードバックをファームウェアに提供するための異常検出の可能性（位相検出器出力における低信号振幅または多すぎる変動を検出する）、外側ＰＬＬの低制御帯域幅要件（ＦＲＣ発振器は、中／高周波数ジッタ性能を制御し、外側ＰＬＬは、正確度要件を満たすための発振器周波数の低周波数補正のためだけに使用される）、ループ利得ではなく、外部回路応答位相に対する感度（これは、出力ドライバ利得における変化が位相検出器の出力に影響を及ぼさないであろうため、発振周波数を温度にわたってより安定させ得る）、電力消散を減少させるためのドライバ出力振幅の付加的柔軟性、電力消散を減少させるためのエネルギー回収の使用の可能性（９０°位相シフトは、純無効電力を表す）、ならびに電流が印加され、電圧が感知される、出力および入力のための１つのみのピンの使用の可能性を含み得る。
【００４１】
例示的実施形態が、上記に説明されたが、他の変形例および実施形態も、これらの実施形態の精神および範囲から逸脱することなく、本開示から成され得る。
【図１】
2019517161.tif 000003
【図２】
2019517161.tif 000004
【図３】
2019517161.tif 000005
【図４】
2019517161.tif 000006
【図５】
2019517161.tif 000007
【図６】
2019517161.tif 000008
【図７】
2019517161.tif 000009
【国際調査報告】
2019517161.tif 000010
2019517161.tif 000011