【手続補正書】
【提出日】平成19年2月22日(2007.2.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路のノードとプリント回路版（ＰＣＢ）トレースとの間で信号を伝達する相互接続システムの周波数応答特性を実質上最適化するための方法であって、該相互接続システムが、該ノードに接続されているボンドパッドと、該ボンドパッドを該ＰＣＢトレースに連結している導電性経路とを含んでおり、該方法は、
該ボンドパッド、該導電性経路および該ＰＣＢトレースのインダクタンスおよびキャパシタンスを確認するステップと、
該確認されたインダクタンスおよびキャパシタンスから、該ＰＣＢトレースに付加された場合に該周波数応答特性を実質上最適化する分路キャパシタンスの大きさを決定するステップと、
該ＰＣＢトレースに該大きさの該分路キャパシタンスを付加するステップと
を包含する、方法。
【請求項２】
前記ＰＣＢトレースに前記大きさの分路キャパシタンスを付加するステップが、該ＰＣＢトレースに容量性構成要素を接続するステップを含む、請求項１に記載の方法。
【請求項３】
前記容量性構成要素が、前記ＰＣＢトレースに接続されているバイアを含む、請求項１に記載の方法。
【請求項４】
集積回路のノードをプリント回路版（ＰＣＢ）トレースに接続する相互接続システムの周波数応答特性を実質上最適化するための方法であって、該相互接続システムが、該ノードに接続されているボンドパッドと、該ボンドパッドを該ＰＣＢトレースに連結している導電性経路とを含んでおり、該方法は、
該周波数応答特性を実質上最適化するような寸法である分路キャパシタンスを該ＰＣＢトレースに付加するステップを包含し、
該周波数応答特性が、最大通過帯域幅、通過帯域の最高の平坦性、および最大通過帯域能のうちの１つである、方法。
【請求項５】
前記ＰＣＢトレースに付加された前記分路キャパシタンスが、前記相互接続システムが実質上多極バターワースフィルタとして機能するような寸法である、請求項１に記載の方法。
【請求項６】
前記ＰＣＢトレースに付加された前記分路キャパシタンスが、前記相互接続システムが実質上多極チェビシェフフィルタとして機能するような寸法である、請求項１に記載の方法。
【請求項７】
前記導電性経路に直列インダクタンスを付加するステップをさらに含み、該直列インダクタンスおよび前記分路キャパシタンスが、前記周波数応答特性を実質上最適化するような寸法である、請求項１に記載の方法。
【請求項８】
前記導電性経路に前記直列インダクタンスを付加するステップが、該導電性経路の長さを長くするステップを含む、請求項７に記載の方法。
【請求項９】
前記分路キャパシタンスおよび前記直列インダクタンスが、前記相互接続システムが多極バターワースフィルタとして実質上機能するような寸法である、請求項８に記載の方法。
【請求項１０】
前記分路キャパシタンスおよび前記直列インダクタンスが、前記相互接続システムが多極チェビシェフフィルタとして実質上機能するような寸法である、請求項８に記載の方法。
【請求項１１】
集積回路のノードとプリント回路版（ＰＣＢ）トレースとの間で信号を伝達する相互接続システムの周波数応答特性を実質上最適化するための方法であって、該相互接続システムが、該ノードに接続されているボンドパッドと、該ボンドパッドを該ＰＣＢトレースに連結している導電性経路とを含んでおり、該方法は、
該ボンドパッド、該導電性経路および該ＰＣＢトレースのインダクタンスおよびキャパシタンスを確認するステップと、
該確認されたインダクタンスおよびキャパシタンスから、該導電性経路に付加された場合に該周波数応答特性を実質上最適化する直列インダクタンスの大きさを決定するステップと、
該導電性経路に該大きさの該直列インダクタンスを付加するステップと
を包含する、方法。
【請求項１２】
前記導電性経路に前記大きさの前記直列インダクタンスを付加するステップが、該導電性経路の長さを長くするステップを含む、請求項１１に記載の方法。
【請求項１３】
前記直列インダクタンスが、前記相互接続システムが多極バターワースフィルタとして実質上機能するような寸法である、請求項１１に記載の方法。
【請求項１４】
前記直列インダクタンスが、前記相互接続システムが多極チェビシェフフィルタとして実質上機能するような寸法である、請求項１１に記載の方法。
【請求項１５】
第１の集積回路（ＩＣ）のドライバを第２のＩＣのレシーバに相互接続する相互接続システムの周波数応答特性を最適化するための方法であって、該相互接続システムが、プリント回路板（ＰＣＢ）トレースと、該第１のＩＣにインプリメントされていて該ドライバに接続されている第１のボンドパッドと、該第１のボンドパッドを該ＰＣＢトレースに連結している第１の導体と、該第２のＩＣにインプリメントされていて該レシーバに接続されている第２のボンドパッドと、該第２のボンドパッドを該ＰＣＢトレースに連結している第２の導体とを含んでおり、該方法は、
該第１の導体と該ＰＣＢトレースとの間の第１の接点付近で第１の容量性構成要素を該ＰＣＢトレースに取り付けるステップと、
該第２の導体と該ＰＣＢトレースとの間の第２の接点付近で第２の容量性構成要素を該ＰＣＢトレースに取り付けるステップと
を包含し、
該第１および第２の容量性構成要素のキャパシタンスが、該周波数応答特性を実質上最適化するように寸法決めされている、方法。
【請求項１６】
前記第１および第２の容量性構成要素がバイアを含む、請求項１５に記載の方法。
【請求項１７】
前記第１および第２の容量性構成要素が別個のキャパシタを含む、請求項１５に記載の方法。
【請求項１８】
前記周波数応答の特性が、最大通過帯域幅、通過帯域の最高の平坦性、および最大通過帯域能のうちの１つである、請求項１５に記載の方法。
【請求項１９】
前記第１および第２の容量性構成要素のキャパシタンスが、前記相互接続システムが多極バターワースフィルタとして実質上機能するような寸法である、請求項１５に記載の方法。
【請求項２０】
前記第１および第２の容量性構成要素のキャパシタンスが、前記相互接続システムが多極チェビシェフフィルタとして実質上機能するような寸法である、請求項１５に記載の方法。
【請求項２１】
前記第１および第２の導体のインダクタンスを前記周波数応答特性が実質上最適化されるように調節するステップをさらに包含する、請求項１５に記載の方法。
【請求項２２】
前記第１および第２の導体のインダクタンスを調節するステップが、該第１および第２の導体の長さを調節するステップを含む、請求項２１に記載の方法。
【請求項２３】
前記周波数応答特性が、最大通過帯域幅、通過帯域の最高の平坦性、および最大通過帯域能のうちの１つである、請求項２０に記載の方法。
【請求項２４】
前記第１および第２の容量性構成要素のキャパシタンスが、前記相互接続システムが多極バターワースフィルタとして実質上機能するような寸法である、請求項２０に記載の方法。
【請求項２５】
前記第１および第２の容量性構成要素の前記キャパシタンスが、前記相互接続システムが多極チェビシェフフィルタとして実質上機能するような寸法である、請求項２０に記載の方法。
【請求項２６】
第１の集積回路（ＩＣ）のドライバを第２のＩＣのレシーバに相互接続する相互接続システムの周波数応答特性を最適化するための方法であって、該相互接続システムが、プリント回路板（ＰＣＢ）トレースと、該第１のＩＣにインプリメントされていて該ドライバに接続されている第１のボンドパッドと、該第１のボンドパッドを該ＰＣＢトレースに連結している第１の導体と、該第２のＩＣにインプリメントされていて該レシーバに接続されている第２のボンドパッドと、該第２のボンドパッドを該ＰＣＢトレースに連結している第２の導体とを含んでおり、該方法は、
該周波数応答特性を実質上最適化するように、該第１および第２の導体のインダクタンスを調節するステップを包含する、方法。
【請求項２７】
前記第１および第２の導体のインダクタンスを調節するステップが、該第１および第２の導体の長さを調節するステップを含む、請求項２６に記載の方法。
【請求項２８】
集積回路の内部ノードと外部ノードとの間で信号を伝達する相互接続システムであって、該相互接続システムは、
該内部ノードに接続されているボンドパッドと、
該外部ノードに接続されているＰＣＢトレースと、
該ボンドパッドを該ＰＣＢトレースに連結する導電性経路と、
該ＰＣＢトレースに接続されている少なくとも１つの容量性構成要素と
を備えており、
該集積回路が、該ボンドパッドにおいて、第１の分路キャパシタンスおよび第１の直列抵抗を提供し、
該導電性経路が、該ボンドパッドと該ＰＣＢトレースとの間に第１の直列インダクタンスを提供し、
該ＰＣＢトレースが、固有の第１の分路キャパシタンスを有し、
該少なくとも１つの容量性構成要素が、該トレースに第２の分路キャパシタンスを付加し、
該ボンドパッド、該導電性経路、該ＰＣＢトレース、および該容量性構成要素が、該ボンドパッドと該ＰＣＢトレースとの間で該信号を伝達するフィルタを形成し、
該第２の分路抵抗および第１の直列インダクタンスが、該フィルタの周波数応答特性を実質上最適化するように、該第２の直列インダクタンス、該第１の分路キャパシタンスおよび負荷抵抗に対して寸法決めされている、相互接続システム。
【請求項２９】
集積回路のノードをプリント回路板（ＰＣＢ）トレースに相互接続するための相互接続システムであって、該相互接続システムは、
該ノードに接続されているボンドパッドと、
該ボンドパッドを該ＰＣＢトレースに連結するインダクタンスを有する導体と、
該ＰＣＢトレースに接続されているキャパシタンスを有する容量性構成要素と
を備えており、
該容量性構成要素のキャパシタンスおよび該導体のインダクタンスが、該相互接続システムの周波数応答特性が実質上最適化されるように調節され、
該容量性構成要素が、該ＰＣＢトレースに接続されているバイアを含む、相互接続システム。
【請求項３０】
前記インダクタンスが、前記ノードおよび前記ＰＣＢトレースを相互接続するのに必要な実際の最小長さよりも前記導電性経路の長さを実質上長くすることによって調節される、請求項２８に記載の相互接続システム。
【請求項３１】
第１の集積回路（ＩＣ）にインプリメントされていて出力抵抗および出力キャパシタンスを有する第１の回路を、第２のＩＣにインプリメントされていて入力抵抗および入力キャパシタンスを有する第２の回路に相互接続するための相互接続システムであって、該相互接続システムは、
特性インピーダンスを有するプリント回路板（ＰＣＢ）トレースと、
該第１のＩＣにインプリメントされていて該第１の回路に接続されている第１のボンドパッドと、
該第１のボンドパッドを該ＰＣＢトレースに連結する第１の導体と、
該第２のＩＣにインプリメントされていて該第２の回路に接続されている第２のボンドパッドと、
該第２のボンドパッドを該ＰＣＢトレースに連結する第２の導体と、
該ＰＣＢトレースに取り付けられている第１のキャパシタと、
該ＰＣＢトレースに取り付けられている第２のキャパシタ構成要素と
を備えており、
該第１および第２のキャパシタのキャパシタンスと該第１および第２の導体のインダクタンスが、該相互接続システムの周波数応答特性を実質上最適化するように、該出力および入力抵抗に対して、該第１および第２のキャパシタンスに対して、該特性インピーダンスに対して、かつ該入力および出力キャパシタンスに対して寸法決めされている、相互接続システム。
【請求項３２】
前記第１のキャパシタが、前記第１の導体と前記ＰＣＢトレースとの間の第１の接点付近で該ＰＣＢトレースに取り付けられ、
前記第２のキャパシタが、前記第２の導体と該ＰＣＢトレースとの間の第２の接点付近で該ＰＣＢトレースに取り付けられている、請求項３１に記載の相互接続システム。
【請求項３３】
前記第１および第２のキャパシタがバイアを含む、請求項３１に記載の相互接続システム。
【請求項３４】
前記周波数応答特性が、最大通過帯域幅、通過帯域の最高の平坦性、および最大通過帯域能のうちの１つである、請求項３１に記載の相互接続システム。
【請求項３５】
前記第１および第２のキャパシタのキャパシタンスと前記第１および第２の導体のインダクタンスとが、前記相互接続システムが多極バターワースフィルタとして実質上機能するような寸法である、請求項３１に記載の相互接続システム。
【請求項３６】
前記第１および第２のキャパシタのキャパシタンスと前記第１および第２の導体のインダクタンスが、前記相互接続システムが多極チェビシェフフィルタとして実質上機能するような寸法である、請求項３１に記載の相互接続システム。
【請求項３７】
前記トレースの前記特性インピーダンスが、前記入力および出力抵抗と実質上整合している、請求項３１に記載の相互接続システム。
【請求項３８】
前記トレースの前記特性インピーダンスが、前記入力および出力抵抗のうちの少なくとも１つと実質上整合していない、請求項３１に記載の相互接続システム。
【請求項３９】
前記入力および出力抵抗が実質上異なっている、請求項３１記載の相互接続システム。