(57)【要約】【課題】誘導性結合によって基板間通信を行う電子回路を試験するのに好適で、テスト用のパッドを使わなくても電子回路を試験することができる電子回路試験装置を提供すること。【解決手段】第１、第２送信コイル２１ａ、２１ｂ、及び第１、第２受信コイル２３ａ、２３ｂによる誘導性結合で構成される通信チャネルにプローブ１５を介入させて、テスタ１１、バッファ１２、１３、及びＴx／Ｒxスイッチ１４によってＬＳＩを試験する。これにより、電子回路試験装置に電子回路のパッドやリードと接触する針を設ける必要がなくなり寿命を長くすることができる。【選択図】図１
2006105630.tif 000002
【特許請求の範囲】
【請求項１】
信号を送信及び受信するコイルを有するプローブを備えることを特徴とする電子回路試験装置。
【請求項２】
前記プローブは、２次元上で移動可能であることを特徴とする請求項１記載の電子回路試験装置。
【請求項３】
前記プローブを複数備えることを特徴とする請求項１又は２記載の電子回路試験装置。
【請求項４】
信号を送信する送信コイルと、
信号を受信する受信コイルと
を有するプローブを備えることを特徴とする電子回路試験装置。
【請求項５】
前記送信コイル及び受信コイルは、１つの基板上の配線により形成されていることを特徴とする請求項４記載の電子回路試験装置。
【請求項６】
前記送信コイル及び対応する受信コイルは、同軸に配設されていることを特徴とする請求項５記載の電子回路試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣ（Integrated Circuit）ベアチップやＰＣＢ（プリント基板）などの基板間の通信を誘導性結合により行う電子回路の試験に好適な電子回路試験装置に関する。
【背景技術】
【０００２】
本発明者らは、チップを３次元実装し、チップ間を誘導性結合により電気的に接続する方法によって、ＬＳＩ（Large Scale Integration）の１パッケージに複数のベアチップを封入するシステムインパッケージ（SiP）を実現することを提案している（特許文献１参照）。
【０００３】
図３は、先願発明の電子回路の構成を示す図である。この電子回路は、第１〜第３ＬＳＩチップ３１ａ〜３１ｃから成る。ＬＳＩチップが３層にスタックされ、３チップにまたがるバスを形成する例である。すなわち、３者間（３つのＬＳＩチップ間）で互いに通信可能な１つの通信チャネルを構成している。第１〜第３ＬＳＩチップ３１ａ〜３１ｃが縦に積まれ、各チップは接着剤で互いに固定されている。第１〜第３ＬＳＩチップ３１ａ〜３１ｃ上には、それぞれ、送信に用いる第１〜第３送信コイル３３ａ〜３３ｃが配線により形成され、また、それぞれ、受信に用いる第１〜第３受信コイル３５ａ〜３５ｃが配線により形成される。これら３ペアの送受信コイル３３、３５の開口の中心が一致するように、第１〜第３ＬＳＩチップ３１ａ〜３１ｃ上で配置されている。これにより、３ペアの送受信コイル３３、３５は誘導性結合を形成し、通信が可能となる。第１〜第３送信コイル３３ａ〜３３ｃにはそれぞれ第１〜第３送信回路３２ａ〜３２ｃが接続され、第１〜第３受信コイル３５ａ〜３５ｃにはそれぞれ第１〜第３受信回路３４ａ〜３４ｃが接続される。送受信コイル３３、３５は、プロセス技術の多層配線を利用し、通信に許される面積内で、３次元的に１回巻き以上のコイルとして実装される。送受信コイル３３、３５には、通信に最適な形状が存在し、最適なまき数、開口、線幅をとる必要がある。一般的に、送信コイル３３が受信コイル３５より小さい。
【特許文献１】特願２００４−０３７２４２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来は、ＩＣなどの電子回路の製造過程で試験する場合に、チップのパッド（入力パッド及び／又はテスト用のパッド）に試験信号を供給して、チップのパッド（出力パッド及び／又はテスト用のパッド）の信号（電圧値及び／又は電流値）を検出している。このため電子回路を試験するには、小さなパッドに接触する針がどうしても必要となり、多くの電子回路を試験すると、その針の先端が磨耗してしまうため、通常の電子回路試験装置は寿命が短いものである。
【０００５】
また、試験される電子回路としても入力パッド及び出力パッド以外にテスト用のパッドを設けなければならず、多機能のＩＣなどで、多くの種類の入力から多くの種類の出力を得ようとしても、それ以外にテスト用のパッドまでも設けなければならないから、電子回路の設計に制約がある。
【０００６】
本発明は、上記問題点に鑑み、特に誘導性結合によって基板間通信を行う電子回路を試験するのに好適で、テスト用のパッドを使わなくても電子回路を試験することができる電子回路試験装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電子回路試験装置は、信号を送信及び受信するコイルを有するプローブを備える。
【０００８】
また、前記プローブは、２次元上で移動可能であることで、少ないプローブで試験することができる。
【０００９】
また、前記プローブを複数備えることで、短時間で複雑な試験をすることができる。
【００１０】
また、本発明の電子回路試験装置は、信号を送信する送信コイルと、信号を受信する受信コイルとを有するプローブを備える。
【００１１】
また、前記送信コイル及び受信コイルは、１つの基板上の配線により形成されていることで、小さな電子回路を容易に試験することができる。
【００１２】
また、前記送信コイル及び対応する受信コイルは、同軸に配設されていることで、所定の通信チャネルに試験信号送出して該通信チャネルから検出信号を受信することができる。
【発明の効果】
【００１３】
本発明によれば、無接触で電子回路を試験することができる。このため、電子回路試験装置に電子回路のパッドと接触する針を設ける必要がなくなり寿命を長くすることができる。また、電子回路を設計する上でテスト用のパッドを設ける必要がなくなり、回路設計の自由度が高まる。さらに、従来の接触するタイプのプローブで試験する場合に電子回路のプローブ接触部分である入出力回路に必要になる静電放電（ＥＳＤ：Electrostatic Discharge）保護回路は、その回路に使われる大きなトランジスタに起因する大きな静電容量が存在するために入出力回路を高速化する妨げとなっていたのに対して、本発明は無接触で試験するからＥＳＤ保護回路を必要としないため、プローブとの間の入出力動作を高速化することが可能となり、オンタイムでテストする（試験のための遅い動作ではなく通常稼働時の速い動作でテストすること）ことができる。またさらに、誘導性結合（すなわち、Ｌカップリング）自体がハイパスフィルタの特性を持つため、高速動作に有利である。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照しながら本発明を実施するための最良の形態について詳細に説明する。
【実施例１】
【００１５】
図１は、本発明の実施例１による電子回路試験装置の構成及び試験するＬＳＩの構成を示す図である。本実施例１の電子回路試験装置は、完成されたＬＳＩを試験するものである。この電子回路試験装置は、テスタ１１、バッファ１２、１３、Ｔx／Ｒxスイッチ１４、及びプローブ１５から成る。テスタ１１は、テスト信号を作成してバッファ１２を介してプローブ１５に供給し、プローブ１５で検出した信号をバッファ１３を介して受信して電子回路の合否を決定する。バッファ１２、１３は信号を増幅する増幅器である。Ｔx／Ｒxスイッチ１４は、信号の流れを送信の時と受信の時とで切換えるスイッチである。送信の時、プローブ１５をバッファ１２に接続して、バッファ１３とは切り離し、バッファ１３の入力を短絡する。受信の時、プローブ１５をバッファ１３に接続して、バッファ１２とは切り離し、バッファ１２の出力を開放する。プローブ１５は、コイルから成り、送信の時、上下方向の磁力線を放射し、ＬＳＩ内のコイルと誘導結合して試験信号をＬＳＩに供給し、受信の時、ＬＳＩ内のコイルからの上下方向の磁力線の変化に応じた起電力を発生して、ＬＳＩからの信号を検出する。
【００１６】
試験対象であるＬＳＩは、本実施例ではＬＳＩチップ２０ａ、２０ｂが２層にスタックされている。ＬＳＩチップ２０ａは、第１送信回路２２ａに接続される第１送信コイル２１ａ、及び第１受信回路２４ａに接続される第１受信コイル２３ａを備える。同様に、ＬＳＩチップ２０ｂは、第２送信回路２２ｂに接続される第２送信コイル２１ｂ、及び第２受信回路２４ｂに接続される第２受信コイル２３ｂを備える。これら第１、第２送信コイル２１ａ、２１ｂ、及び第１、第２受信コイル２３ａ、２３ｂは１つの通信チャネルを構成している。第２送信回路２２ｂ及び第２受信回路２４ｂはパッド２５ｂを介して、送信データＴxdata及びクロックＣlkを受けて、受信データＲxdataを送出するリード２６に接続されている。図示を省略しているが、ＬＳＩチップ２０ａ、２０ｂ内には、送信データＴxdata及びクロックＣlkを受けて、受信データＲxdataを送出する各用途の電子回路が設けられている。また、このような送受信コイルの組を複数設けて、複数の通信チャネルを構成することもできるし、スタックするチップの数も３層以上にすることができる。ＬＳＩが誘導性結合による複数の通信チャネルを有する場合にはプローブ１５を複数設けて対応する位置に配置してもよいし、１つのプローブ１５を水平面上で２次元的に移動させてそれぞれの位置で試験してもよい。この場合、プローブ１５の移動に代えて、ＬＳＩを移動してもよい。試験をする際のＬＳＩへの電源の供給とクロックの供給も誘導性結合によって行うことができるが、一部の直接接続を許容するならば、リード２６を介して電源（電源のためのリードは図示していない）及びクロックを供給するようにしてもよい。
【００１７】
実際に試験をする際には、スタック間の誘導性結合による通信チャネルにプローブ１５を介入させて、プローブ１５から試験信号を送出し、プローブ１５で信号を検出してＬＳＩの合否を判断し、決定する。プローブ１５を複数設けた場合には１つのプローブ１５が試験信号を送出した際の信号を他のプローブ１５で検出するようにしてもよい。
【００１８】
このように本実施例１では、試験対象であるＬＳＩにほとんど直接接触をしないか、全くしないで、ＬＳＩを試験することができる。
【実施例２】
【００１９】
図２は、本発明の実施例２による電子回路試験装置の構成及び試験するＬＳＩチップの構成を示す図である。本実施例２の電子回路試験装置は、ＬＳＩチップを試験するものであり、まだウエハ上にあって各ＬＳＩチップがカットされる前のものでもよいし、カットされた後のものでもよい。この電子回路試験装置は、テスタ１１、バッファ１２、１３、Ｔx／Ｒxスイッチ１４、リード２７、及びＬＳＩチップ２０ａから成る。このように本実施例２の電子回路試験装置は、試験の対象であるＬＳＩチップ２０ｂの通信チャネルの位置と対応する位置に第１送受信コイル２１ａ、２３ａを配置させたＬＳＩチップ２０ａをプローブとして使うものである。したがって、テスタ１１、バッファ１２、１３、Ｔx／Ｒxスイッチ１４、送受信コイル２１ａ、２１ｂ、２３ａ、２３ｂ、及び送受信回路２２ａ、２２ｂ、２４ａ、２４ｂの構成は実施例１のものと同じである。本実施例２では、パッド２５ａにリード２７を接続してプローブとしてのＬＳＩチップ２０ａに試験信号を供給し、検出信号を受けるようにしている。試験をする際のＬＳＩチップ２０ｂへの電源の供給とクロックの供給を誘導性結合によって行うこともできるが、一部の直接接続を許容するならば、パッド２５ｂを介して電源（電源のためのパッドは図示していない）及びクロックを供給するようにしてもよい。
【００２０】
このように本実施例２では、試験対象であるＬＳＩチップにほとんど直接接触をしないか、全くしないで、ＬＳＩチップを試験することができる。
【００２１】
なお、本発明は上記実施例に限定されるものではない。
【００２２】
上記実施例の構成をＰＣＢに適用することができることはもちろんである。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施例１による電子回路試験装置の構成及び試験するＬＳＩの構成を示す図である。
【図２】本発明の実施例２による電子回路試験装置の構成及び試験するＬＳＩチップの構成を示す図である。
【図３】先願発明の電子回路の構成を示す図である。
【符号の説明】
【００２４】
１１  テスタ
１２、１３  バッファ
１４  Ｔx／Ｒxスイッチ
２０  ＬＳＩチップ
２１  送信コイル
２２  送信回路
２３  受信コイル
２４  受信回路
２５  パッド
２６、２７  リード
３１  ＬＳＩチップ
３２  送信回路
３３  送信コイル
３４  受信回路
３５  受信コイル
Ｔxdata  送信データ
Ｒxdata  受信データ
Ｃlk  クロック
【図１】
2006105630.tif 000003
【図２】
2006105630.tif 000004
【図３】
2006105630.tif 000005