(57)【要約】【課題】配線表面にバリア膜を形成する前に、ＮＨ3を含むプラズマ処理を行う際に発生する低誘電率膜のダメージを低減するとともに、比誘電率上昇による配線遅延の問題を低減する配線構造の形成方法を提供する。【解決手段】基板上に３以下の比誘電率を有する絶縁膜を形成する工程と、絶縁膜内にＣｕからなる配線を形成する工程と、配線表面上に還元性ガスを供給する工程と、還元性ガスを供給した後、前記配線上にバリア膜を形成することを特徴とする、半導体装置の製造方法を提供する。その結果、配線構造を形成後、バリア膜を形成する前に配線表面に対してプラズマを供給しないので、低誘電率膜がダメージを受けるのを防止するとともに、ゲート酸化膜等の劣化を防ぐことが出来る。【選択図】図１
2006294679.tif 000002
【特許請求の範囲】
【請求項１】
基板上に３以下の比誘電率を有する絶縁膜を形成する工程と、
前記絶縁膜内にＣｕからなる配線を形成する工程と、
前記配線表面上に還元性ガスを供給する工程と、
前記還元性ガスを供給した後、前記配線上にバリア膜を形成することを特徴とする、半導体装置の製造方法。
【請求項２】
前記配線表面に還元性ガスを供給する工程は、３００〜４００℃の温度下で行われていることを特徴とする、請求項１記載の半導体装置の製造方法。
【請求項３】
前記還元性ガスは、プラズマ成分を含んでいないことを特徴とする、請求項１記載の半導体装置の製造方法。
【請求項４】
前記バリア膜はＳｉＣＮ、Ｗ又はＣｏＷＰであることを特徴とする、請求項１記載の半導体装置の製造方法。
【請求項５】
基板上に形成された比誘電率３以下の低誘電率絶縁膜と、
前記低誘電率膜中に形成されたＣｕ配線と、
前記Ｃｕ配線表面に形成されたバリア膜とを有し、
前記ＳｉＣＮ膜と前記低誘電率膜の界面は、前記低誘電率膜内部と、Ｃ濃度と比誘電率の点において同等の値を有していることを特徴とする半導体装置。
【請求項６】
前記バリア膜と前記Ｃｕ配線表面の界面において、Ｎのピークが存在しないことを特徴とする、請求項５記載の半導体装置。
【請求項７】
前記バリア膜と前記Ｃｕ配線表面の界面において、前記Ｃｕ配線表面のＣｕは結晶化されていることを特徴とする、請求項５記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法、特に配線遅延を抑制するためＣｕ／低誘電率膜配線を有する配線形成技術に関するものである。
【背景技術】
【０００２】
０．２５μｍ以降の加工寸法を用いる半導体装置においては、配線間隔が狭くなってきたため、配線間に生じる電気寄生容量が増大してきている。このＲＣ遅延による遅延時間がトランジスタのオンオフに必要な時間に比べ、無視できなくなってきた。そのため、微細化を進める上で、配線間の電気寄生容量を小さくすることが必要とされている。
【０００３】
配線間の電気寄生容量を低減させるためには、同じ層内の配線間、異なる配線層間の絶縁膜の比誘電率を低減させることが必要である。そこで、配線金属をＡｌからＣｕに変更することにより、配線抵抗値の低減が行われている。
【０００４】
しかしＣｕは、熱拡散、電界拡散により、絶縁膜中を拡散しやすいため、配線間リークを引き起こす場合がある。よって、Ｃｕ拡散を防ぐために、バリア膜でＣｕ配線の周りを覆う必要がある。Ｃｕ配線では埋め込み型の配線構造であるダマシンプロセスが一般に用いられているため、通常はＣｕ配線の側壁と下部はＴａＮ，Ｔａ等の導電性のバリアメタル、上部は導電性のないＳｉＮ絶縁膜がバリア膜として用いられてきた。
【０００５】
しかし、次世代デバイス、例えば０．０９μｍ以降のデバイスでは、電気寄生容量の低下がますます求められる。そこで、比誘電率７．０のＳｉＮ膜の誘電率を下げる為、ＳｉＮ膜の代わりに、比誘電率４．５〜５．０程度のＳｉＣ膜や、ＳｉＣ膜内のリーク電流を防ぐ為ＳｉＣにＮを添加したＳｉＣＮ膜等が用いられている。
【０００６】
さらに、４５ｎｍデバイス以降では、バリア膜の比誘電率を０にするため、ＳｉＣＮ膜から導電膜への変更が検討されている。例えば、Ｃｕ配線の上のみＷ、ＣｏＷＰ等の導電性をもつバリア膜で覆う技術の導入が検討中である。
【０００７】
ここで、従来の半導体装置の製造方法について、図６を参照しながら説明する。
【０００８】
まず図６（ａ）に示すように、シリコン基板（図示せず）上に形成された６００ｎｍ厚の第１の低誘電率膜１中に、リソグラフィー法を用いて溝を形成する。その後、スパッタによりＴａＮバリアメタル２を形成し、続いてメッキ法を用いて配線溝内にＣｕ３を形成する。その後、配線溝からはみ出したＴａＮバリアメタル２及びＣｕ３をＣＭＰ法により除去することにより、深さ３００ｎｍのトレンチ配線を形成する。この配線溝からはみ出したＴａＮバリアメタル２及びＣｕ３をＣＭＰプロセスにより除去する際に、研磨剤を含んだ液体がＣｕ表面に供給される。その後ＣＭＰプロセスが終了し、研磨剤を除去すると、配線溝内に埋め込まれたＣｕの表面が大気中に暴露され、酸化されることとなる。配線表面上にＣｕ酸化層があると、酸化Ｃｕは酸化されていないＣｕに比べ密度が低いため、この部分を通ってＣｕが拡散しやすくなる。その結果、エレクトロマイグレーションが発生しやすくなり、信頼性低下という問題が発生する。
【０００９】
そこで、次に、図６（ｂ）に示すように、Ｃｕ配線上にバリア膜を堆積する前に、Ｃｕ配線表面にＮＨ3を含むガスのプラズマにさらす（特許文献１）。その結果、Ｃｕ膜表面に形成された酸化銅を除去することが出来る。
【００１０】
その後、図６（ｃ）に示すように、Ｃｕ配線上にバリア膜としてＳｉＣＮ膜５を形成する。上記のような工程を繰り返して低誘電率膜中にＣｕ配線を有する半導体装置を形成する。
【特許文献１】特開平１１−３３０２４６号公報
【非特許文献１】T.J.Dalton et al., IITC2004, paper 8.10
【非特許文献２】NIKKEI MICRODEVICES 2005年3月号  P.53
【非特許文献３】J. Noguchi et al., Proc. of IRPS(2000), p.339-343
【非特許文献４】M. Sekiguchi et al., Jpn. J. Appl. Phys. 35 (1996), p.1111-1114
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、低誘電率膜の誘電率を更に低下させ、例えば比誘電率３．０以下の膜を用いる場合、低誘電率膜としてはＣＨ３基や空孔を含むＳｉＯＣＨ膜やＭＳＱ、ＳｉＬＫ等の膜が挙げられる。しかし、このような低誘電率膜の表面がＮＨ3を含むプラズマにさらされると、膜中のＣ部分がアッシングされ、低誘電率膜の誘電率が結局上昇してしまうという課題がある（
【非特許文献１】、
【非特許文献２】を参照）。
【００１２】
つまり、図６（ｂ）に示す工程において、絶縁膜としてＣＨ3やかつ空孔を含むＳｉＯＣＨ膜やＭＳＱ等を用いる場合、絶縁膜表面にＮＨ3を含むプラズマを供給すると、Ｃを含む部分がアッシングされる。その結果、絶縁膜表面の誘電率が上昇し、配線容量が増加する。よって、配線回路の速度低下が発生し、配線遅延が生じるという問題がある。
【００１３】
また、絶縁膜中のＳｉと結合していたＣを含む部分（ＣＨ3等）が失われた分、Ｓｉの結合手がＯＨ基等と結合する場合がある。また、体積が大きいＣＨ3が無くなった分、絶縁膜中の空孔が大きくなるため、水分等を絶縁膜が吸蔵しやすくなり、後工程で水分放出による膜はがれが発生する可能性がある。
【００１４】
さらに、空孔が大きくなったことで絶縁膜の密度がさらに低くなるため、Ｃｕがより絶縁膜中を拡散しやすくなる。その結果、配線間のリーク電流を増大させるという問題がある。
【００１５】
また、配線表面にプラズマを供給すると、ゲート電極につながる長い配線があるパターンにおいて特に荷電粒子がたまり、電荷がゲート酸化膜に流れ込む。その結果、ゲート絶縁膜にダメージが入り、ゲート電極からのリーク電流の増加、Ｃ−Ｖ特性のずれ等が発生する。また、トランジスタをオンするのに必要な電圧Ｖｔが変動し、回路特性のばらつきが増大するという問題もある。
【００１６】
以上本発明は、配線表面にバリア膜を形成する前に、ＮＨ3を含むプラズマ処理を行う際に発生する低誘電率膜のダメージを低減するとともに、比誘電率上昇による配線遅延の問題を低減する配線構造の形成方法を提供することを目的とする。また、合わせてプラズマダメージによるゲート絶縁膜の劣化、Ｖｔ変動を抑制した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、第１の発明として、基板上に３以下の比誘電率を有する絶縁膜を形成する工程と、絶縁膜内にＣｕからなる配線を形成する工程と、配線表面上に還元性ガスを供給する工程と、還元性ガスを供給した後、前記配線上にバリア膜を形成することを特徴とする、半導体装置の製造方法を提供する。
【００１８】
本方法では、配線構造を形成後、バリア膜を形成する前に配線表面に対してプラズマを供給しないので、荷電粒子の基板への入射を防ぐことが出来る。よって、低誘電率膜がダメージを受けるのを防止するとともに、ゲート酸化膜の劣化を防ぐことが出来る。
【００１９】
また、第２の発明として、基板上に形成された比誘電率３以下の低誘電率絶縁膜と、低誘電率膜中に形成されたＣｕ配線と、Ｃｕ配線表面に形成されたバリア膜とを有し、ＳｉＣＮ膜と前記低誘電率膜の界面は、低誘電率膜内部と、Ｃ濃度と比誘電率の点において同等の値を有していることを特徴とする半導体装置を提供する。
【００２０】
従来方法によると、プラズマを比誘電率２．５以下の空孔を含むＭＳＱ等の膜に供給すると、絶縁膜表面中の、例えばＳｉ−ＣＨ3結合が破壊され、膜の比誘電率が増加する（参照
【非特許文献２】）。一方本発明では、プラズマを低誘電率膜表面に供給しないのでＮＨ+等によって、絶縁膜中の結合が切断されるのを防止することが出来る。
【００２１】
また、第３の発明として、基板上に形成された比誘電率３以下の低誘電率絶縁膜と、低誘電率膜中に形成されたＣｕ配線と、Ｃｕ配線表面に形成されたバリア膜とを有し、バリア膜とＣｕ配線表面の界面において、Ｎのピークが存在せず、ＳｉＣＮ膜と低誘電率膜の界面は、低誘電率膜内部と、Ｃ濃度と比誘電率の点において同等の値を有していることを特徴とする半導体装置を提供する。
【００２２】
通常、Ｎを含むプラズマにＣｕ表面をさらすと＋に帯電したＮＨ+等が基板に入射するため、ＣｕとＮが結合することが知られている（
【非特許文献３】を参照）。また、プラズマが照射された場合は、Ｎは低誘電率膜表面のＳｉＯＣにも入射し、Ｓｉと結合してＳｉＮ等となり、低誘電率膜の比誘電率を上げてしまう可能性がある。そこで本発明では、低誘電率膜及び配線表面に対してバリア膜を形成する前の前処理としてプラズマを供給しないため、荷電粒子が基板に入射するのを防ぐことが出来る。その結果、配線表面のＣｕと低誘電率膜のＣとＮが結合しないため、Ｃｕの導電率の上昇や、低誘電率膜表面の比誘電率の上昇を防止することが出来る。なお、通常４００℃以下の熱反応だけではＣｕＮ、ＳｉＮといった結合は形成されにくく、プラズマのエネルギーが加わることがＣｕＮ、ＳｉＮの結合形成に大きな影響を及ぼしている。
【００２３】
また、第５の発明として、基板上に形成された比誘電率３以下の低誘電率絶縁膜と、低誘電率膜中に形成されたＣｕ配線と、Ｃｕ配線表面に形成されたバリア膜とを有し、バリア膜とＣｕ配線表面の界面において、Ｃｕ配線表面のＣｕは結晶化されていることを特徴とする半導体装置を提供する。
【００２４】
一般に金属の上でＮを含むプラズマ処理をすると、金属表面はＮを含む高抵抗なアモルファス層が形成される（
【非特許文献４】を参照）。このアモルファス層の厚さは表面から５ｎｍ以下と考えられるが、配線の厚さが１００ｎｍ程度となる将来では、高抵抗層が５ｎｍあると全体の配線抵抗が５％上昇してしまうという問題がある。よって、プラズマを用いなければ、イオンが存在しないため、ＮＨ+等のイオンが基板に入射するという現象がなく、Ｃｕ配線の表面がアモルファス化するという問題を防ぐことができる。
【００２５】
また、以上の発明では配線表面の表面処理としてプラズマの供給を行わない為、図７で見てもプラズマダメージによるＣ−Ｖ特性のずれがほとんどないことがわかる。ちなみに、図７のＮＨ3 Ｔｈｅｒｍａｌ Ｔｒｅａｔｍｅｎｔの条件は４．２Ｔｏｒｒ、３４５℃、ＮＨ３:７６０ｓｃｃｍで６０ｓｅｃ処理した場合である。ここで、Ｃ＝６ｐＦを示すゲート電圧Ｖｇの値がプラズマ処理では４０ｍＶずれるが、熱処理のみでは１０ｍＶ以下でずれがほとんどないことを意味している。このようにゲート酸化膜の特性ずれに対しても、還元性のガス（例えばＮＨ3）を、減圧雰囲気下で供給しながら熱処理を行うことは有効である。
【発明の効果】
【００２６】
本発明によると、比誘電率３．０以下の低誘電率膜を有するＣｕ配線に対して、還元性ガスの減圧雰囲気に３００℃〜４００℃でさらすことで、比誘電率３．０以下の低誘電率膜で顕著になるＳｉ−ＣＨ3基へのダメージを回避し、比誘電率上昇による配線遅延の問題を低減することが出来る。またプラズマダメージによるゲート絶縁膜の劣化やＶｔ変動のない半導体装置とその製造方法を提供することができる。
【００２７】
また、本発明はＣｕ配線表面の表面処理としてプラズマを用いないため、荷電粒子の基板への入射が抑制でき、Ｃｕ、低誘電率膜とＮの結合を防ぐことが出来る。その結果、Ｃｕの導電率の上昇や、低誘電率膜表面の比誘電率の上昇を防ぐことが出来る。
【００２８】
また本発明では、配線形成後バリア膜を形成する前に、配線表面に対してプラズマの供給を行わないので、ＮＨ+等がＳｉ−ＣＨ3結合を損なう度合いを低減することができる。その結果、低誘電率膜の表面であってもＣの濃度低下が少ない半導体装置を提供することが出来る。
【００２９】
また、本発明では、プラズマ状で還元性ガスを配線表面に供給しないため、例えばＮを含んだイオンが基板に入射されず、バリア膜とＣｕ配線表面の界面でのＣｕの結晶状態がアモルファス化されるのを防ぐことが出来る。その結果、配線抵抗が上昇しにくい半導体装置を提供することが出来る。
【発明を実施するための最良の形態】
【００３０】
（第１の実施の形態）
本発明の第１の実施形態について、図１を参照しながら説明する。
【００３１】
まず図１（ａ）に示すように、シリコン基板（図示せず）上に形成された６００ｎｍ厚の第１の低誘電率膜１中に配線溝（トレンチ溝）を形成する。本実施形態では、低誘電率膜として比誘電率２．８程度のＳｉＯＣ膜を用いる。その後、配線溝からはみ出し、基板上にも成膜されたＴａＮバリアメタル２とＣｕ３をＣＭＰにより除去し、配線溝内にＴａＮバリアメタル２、Ｃｕ３からなる深さ３００ｎｍの配線（トレンチ）を形成する。
【００３２】
次に、図１（ｂ）に示すように、例えば基板を圧力４．２Ｔｏｒｒ、３４５℃の状態にあるＣＶＤ装置内に搬入する。その後、プラズマを照射しないで、基板上に流量７６０ｓｃｃｍでＮＨ3ガスを供給し、１２０ｓｅｃ間基板を保持する。
【００３３】
先の工程で基板上に形成した配線の表面は、ＣＭＰ工程におけるスラリー等の影響で酸化されやすい状態になっており、装置間の移動の際にＣｕ酸化層が形成されている場合がある。酸化Ｃｕは、純粋なＣｕに比べて密度が低いため、よりエレクトロマイグレーションしやすい。よって、配線表面に還元性のガスであるＮＨ3ガスを供給することによって、Ｃｕ酸化膜を除去する。なお、この工程が本発明において特に大きな効果を示す工程である。後で、詳述する。
【００３４】
その後、図１（ｃ）に示すように、配線上に絶縁膜等配線構造を更に積層していく場合に、上層の層間絶縁膜（例えばＳｉＯＣ膜）に下層配線のＣｕ等が拡散するのを防止するため、例えば５０ｎｍ厚のキャップとして働くＳｉＣＮ膜５を形成する。ＳｉＣＮ膜の成膜には、平行平板型のＣＶＤ装置を用い、温度３００〜４００℃、圧力３．６Ｔｏｒｒに設定する。また上部電極には、１３．５６ＭＨｚで電力０．５８Ｗ／ｃｍ2を印加し、半導体装置を上部電極に対向する位置に配置された下部電極側に設置する。また、成膜用のガスとしては、例えばトリメチルシラン（ＳｉＨ（ＣＨ3）3Ｈ／ＮＨ３／Ｈｅの混合ガスを用いる。
【００３５】
以上によりＣｕ等の導電膜からなる配線構造を基板上に形成する。本方法によると、配線表面上に配線金属の拡散を防止するキャップ膜を形成し、そのキャップ膜を形成する前に配線表面上の不要な酸化膜の除去等を行っているので、エレクトロマイグレーション等の欠陥の発生を低減することが出来る。
【００３６】
以下、本発明の特徴である配線表面の処理について説明する。
【００３７】
まず図７は、従来方法、本発明の方法におけるＣ−Ｖ特性のずれを検討した結果を示している。具体的には、容量Ｃ＝６ｐＦの場合において、ゲート電圧Ｖｇを横軸（Ｖ）、累積度数（％）を縦軸とし、ウェハ面内９点について測定した場合の電圧変化を調べた結果が図７に示されている。ここで累積度数とは、ウェハ面内の異なる場所を区別するための印であって、図７の場合のように測定箇所が９箇所の場合、１つ目は９分の１と規定して約１１％、２つ目は９分の２として約２２％、となる。なお、図７では統計の取り方をゲート電圧Ｖｇの表示が見やすいように変えているので、９個目の測定場所における累積度数は１００％ではなく、全体的に低い方へずれた表示方法になっている。ただし、累積度数の各点のずれ量は等しいので、Ｖｇの変化量とウェハ面内の均一性については、図７より読み取ることが出来る。
【００３８】
なお図７に示す結果は、測定対象パターンとして、ゲート膜厚７．０ｎｍ、面積０．００１ｍｍに１０倍の面積を有するゲート電極をつなげたパターンに対して、従来方法と本発明の方法により配線表面を処理した場合の、ゲート電圧Ｖｇと累積度数の関係を示している。ここで、累積度数に応じてＶｇ値がずれていることから、ウェハ面内は完全には均一な状態ではないことが分かる。ウェハ面内の均一性が高いほど、累積度数に寄らずＶｇ値は一定の値を示すので、ウェハの面内均一性が高いと横軸に対して垂直なグラフが見られるようになる。
【００３９】
次に図７に基づき、従来方法と本発明の違いを説明する。ここで従来方法とは、配線表面を４．２Ｔｏｒｒ、３４５℃、電力０．４０Ｗ／ｃｍ2に設定された反応室内に設置し、基板表面に流量７６０ｓｃｃｍでＮＨ3プラズマを６０ｓｅｃ供給した場合を指している。図７のグラフより、従来方法によると、ＮＨ3プラズマを用いた処理をしない場合に比べ、累積度数の曲線は全体で４０ｍＶ平行移動しており、ＮＨ3プラズマ処理でゲート電圧Ｖｇの値が４０ｍＶずれることを示している。なお、本検討ではゲート電極からなるアンテナを用いているが、かわりに配線を用いても同様の傾向を示す結果を得ることが出来る。このように、従来方法によるとプラズマによってゲート絶縁膜にダメージが入り、Ｃ−Ｖ特性を変化させ、かつトランジスタのＶｔを変動させてしまうことが分かる。
【００４０】
一方、本発明の方法では、ＮＭＯＳキャパシタ：ゲート膜厚約７．０ｎｍ、面積０．００１ｍｍに１０倍の面積のゲート電極をつなげたパターンを４．２Ｔｏｒｒ、３４５℃に設定された反応室内に設置し、基板表面に流量７６０ｓｃｃｍでＮＨ3ガスを６０ｓｅｃ間供給した場合のＣ＝６ｐＦを示すゲート電圧Ｖｇの値と変化量を示している。図７のグラフより、本発明の方法によると、累積度数の曲線はプラズマ処理を実施しなかった場合（Ｒｅｆｅｒｅｎｃｅ）の曲線に比べて１０ｍＶ以下であり、ゲート電圧Ｖｇの値のずれは、１０ｍＶ程度に抑制されていることが分かる。よって、本発明ではプラズマ照射をしないことによって、ゲート絶縁膜へのダメージを確実に低減していることが分かる。
【００４１】
なお、本発明の方法以外に、低誘電率膜の上に従来のＳｉＯ2膜ないしは比較的密度が高く空孔がほとんどない誘電率３．０前後以上のＳｉＯＣ膜を形成し、ＣＭＰ後の配線表面に空孔を有する低誘電率膜が露出しないようにするという方法も考えられる。しかし、低誘電率膜上に形成したＳｉＯ2膜の比誘電率は３．９であり、これでは絶縁膜を低誘電率化した効果が低減してしまう。
【００４２】
次に、本発明の方法によりＣｕ膜とＳｉＣＮ膜の密着性が向上されていること、またそのメカニズムについて検証を行った。
【００４３】
まず図２は、ＳｉＣＮ／Ｃｕ界面の密着性をナノスクラッチ法で評価した結果を示している。ここでナノスクラッチ法とは、原子間力顕微鏡（ＡＦＭ）の探針に、一定の荷重をかけて試料表面をスキャンすることで、界面破壊ないしは変形時の垂直方向の荷重（臨界荷重）と水平方向の力（水平荷重）をモニターし界面の密着性の強さを定量しようというものである。いずれの観点も大きいほどＳｉＣＮ／Ｃｕ界面の密着性が高いことになる。
【００４４】
具体的には、図２（ａ）（ｂ）は、配線表面にＮＨ3プラズマ処理を行わずにＳｉＣＮ膜を形成した場合（従来方法１）、配線表面にＮＨ3プラズマ処理を行った後ＳｉＣＮ膜を形成した場合（従来方法２）、配線表面にプラズマ状態ではなく単にＮＨ3ガスを供給した後にＳｉＣＮ膜を形成した場合（本発明）についてそれぞれ３回の測定を行った結果を示している。特に図２（ａ）は密着性のパラメータとして縦軸に臨界荷重（μＮ）をとり、それぞれの条件で測定した結果を、図２（ｂ）は、密着性を示すパラメータとして、縦軸に水平荷重（μＮ）をとり、それぞれの条件で測定した結果を示している。
【００４５】
これら図２（ａ）及び（ｂ）のグラフより、臨界荷重、水平荷重いずれについても本発明は従来方法１と従来方法２の間の数値を示していることが分かる。よって、本発明のＮＨ3熱処理を行った場合のＳｉＣＮ膜と配線表面であるＣｕ膜の間の密着性は、アンモニア処理をしなかった場合と、プラズマ状のアンモニアガスで処理した場合の中間の値である。プラズマ処理の場合が最も密着性が高くなるのは、プラズマの場合はＮＨ+等の荷電粒子が陰極側の電極に引かれて配線表面に入射されるため、ＣｕとＮの結合が発生しやすいためである。
【００４６】
また、本発明の方法においても、表面処理を行わなかった従来方法１の場合と比べて密着性が向上することがわかる。特に、２層目の配線形成時においても特にＣｕ配線表面とＳｉＣＮ膜の間で膜はがれが観察されなかったことから、ＳｉＣＮ膜とＣｕ配線表面間の密着性が十分に確保されていると考えられる。さらに、減圧雰囲気でＮＨ3ガスをＣｕ配線表面に供給すると、Ｃｕ−ＣＭＰ後にＣｕ表面に付着した有機物等がより揮発しやすく、配線表面の欠陥をより低減することが出来る。
【００４７】
次に表１は、図２のグラフに示す数値をまとめたものである。表１は、従来方法の２通りの方法でＳｉＣＮ膜を形成した場合の臨界荷重と水平荷重の値と、本発明の方法によりＳｉＣＮ膜を形成した場合の臨界荷重と水平荷重の値を示している。なお、従来方法のプラズマ処理として、具体的にはＳｉＣＮ膜を形成する前に３０秒間アンモニアプラズマに曝す処理を行う。また本発明の方法としては、配線表面を１２０秒間アンモニア気流に曝す処理を行う。表１より、従来方法のＮＨ3プラズマ処理なしの場合は、臨界荷重が１３４０μＮ、水平荷重が４１２μＮであり、本発明の方法であるプラズマなしＮＨ3ガス処理を行った後ＳｉＣＮ膜を形成した場合は、臨界荷重１７００μＮ、水平荷重４６３μＮである。よって、本発明のガス処理と従来方法の処理無しの場合を比較すると、ＳｉＣＮ膜とＣｕ膜の間の密着性は本発明のＮＨ3ガス処理を用いた場合の方が向上していることがわかる。また、別の従来方法であるプラズマ状のＮＨ3プラズマを用いた場合、臨界荷重が１９７０μＮ、水平荷重が５９６μＮという値を示す。よって、Ｃｕ配線表面の処理として、密着性向上の観点においては、プラズマを用いた方が、密着性が向上することが分かる。
【００４８】
【表１】
2006294679.tif 000003
【００４９】
次に、図３（ａ）〜（ｃ）は、従来方法と本発明の方法を用いて形成した配線構造について、オージェ電子分光法で分析した際のＳｉＣＮ膜とＣｕ膜の界面におけるＳｉ，Ｃ，Ｎ，Ｏ，Ｃｕの元素プロファイルを示している。
【００５０】
図３（ａ）は、Ｃｕ配線表面上にＳｉＣＮ膜を形成する前に、アンモニアプラズマを用いてＣｕ配線表面を処理することなく続けてＣｕ配線表面上にＳｉＣＮ膜を形成した場合の、ＳｉＣＮ膜とＣｕ膜の界面における元素プロファイルを示している。このプロファイルによると、測定したＳｉ，Ｃ，Ｎ，Ｏ，Ｃｕの元素の内、Ｏ原子については、ＳｉＣＮ膜とＣｕ膜の界面に１０％程度酸素があることを示すピークがあることがわかる。
【００５１】
次に図３（ｂ）は、従来方法を用いて、Ｃｕ配線表面上にＳｉＣＮ膜を形成する前にＣｕ配線表面にＮＨ3プラズマを供給し表面処理を行い、その後、ＳｉＣＮ膜をＣｕ配線表面に形成した場合の、ＳｉＣＮ膜とＣｕ膜の界面における元素プロファイルを示している。このプロファイルによると、測定したＳｉ，Ｃ，Ｎ，Ｏ，Ｃｕの元素の内、ＳｉＣＮ膜とＣｕ膜の界面に、先の図３（ａ）に示されていたような酸素のピークがなくなっていることがわかる。つまり、酸化銅等を含む酸化物が十分除去できていることがわかる。また、先の図３（ａ）とは異なり、ＳｉＣＮ膜とＣｕ膜の界面にＮのピークが示されていることが分かる。これはＮＨ3プラズマ処理時のＮＨ+の入射により、界面にＣｕとＮからなる混合層が形成されていることを示している。このようにＮが配線表面上のバリア膜と配線（Ｃｕ）の界面に多いと、界面付近のＣｕ抵抗が高くなるという問題がある。
【００５２】
さらに、図３（ｃ）は、本発明の第１の実施形態で説明した方法を用いて、Ｃｕ配線表面上にＳｉＣＮ膜を形成する前にＣｕ配線表面にＮＨ3をプラズマではなく単なるガス状で供給し、その後ＳｉＣＮ膜をＣｕ配線表面に形成した場合の、ＳｉＣＮ膜とＣｕ膜の界面における元素プロファイルを示している。このプロファイルによると、測定したＳｉ，Ｃ，Ｎ，Ｏ，Ｃｕの元素の内、ＳｉＣＮ膜とＣｕ膜の界面に、先の図３（ａ）に示されていたような酸素のピークがなくなっていることがわかる。また、Ｃｕ，Ｎのプロファイルについては、図３（ｂ）の状態と比べてＮが膜中に注入される量が減少していることがわかる。
【００５３】
以上より、本発明の方法によると、Ｃｕ配線表面とＳｉＣＮ膜の界面における酸素のピークもＮの含有量も、従来方法の場合と比べて低減できることが分かる。
【００５４】
次に図４は、ＳｉＣＮ膜とＣｕ配線表面の界面における酸素濃度の前処理依存性を示すグラフである。ここで、横軸に分析する際に試料の深さ方向の表面を出すためにＡｒスパッタした時間（秒）をとり、縦軸にＳｉＣＮ膜とＣｕ配線の界面における酸素含有量（％）を示す。具体的には、これらの関係は次の４種の条件、(1)前処理なしでＳｉＣＮ膜を堆積、(2)アンモニアプラズマによる前処理の後ＳｉＣＮ膜を堆積、(3)プラズマ状態ではなく単なるガス状のアンモニアを用いて前処理を６０秒間実施、(4)プラズマ状態ではなく単なるガス状のアンモニアを用いて前処理を１２０秒間実施、のそれぞれの場合について、スパッタ時間における酸素含有量の変化を示している。このグラフより、(1)の条件である前処理なしの場合、ＳｉＣＮ膜とＣｕ配線表面の界面には図３（ａ）にも示されていたように１０％程度の酸素が存在する。しかし、(3)のようにアンモニアガスを配線表面に６０秒、または(4)のようにアンモニアガスを配線表面に１２０秒供給することによって、界面における酸素の含有量を４％程度に低下させることができる。なお、(2)のようにプラズマ状のアンモニアガスを使った場合も、酸素の含有量は４％程度にまでしか低減出来ていないことが図４より分かる。
【００５５】
つまり、アンモニアプラズマのようにプラズマガスを用いて配線表面の表面処理を行うと、Ｎが原因となって、バリア膜であるＳｉＣＮ膜とＣｕ配線の界面付近において抵抗が高くなるという問題が生じる場合がある。よって、本発明では、プラズマではなく単なるガスを供給することによって、界面に注入されるＮの量を低減するとともに、同じく界面に注入されてしまうＯの含有量を減少させることが出来る。
【００５６】
以上より、本発明によると、ＳｉＣＮ膜とＣｕ膜の間の密着性を高く維持しつつ、ＳｉＣＮ膜とＣｕ膜の界面におけるＮが原因となる高抵抗化を防ぐことが出来る。その結果、Ｃｕ配線構造のストレスマイグレーション耐性、及びエレクトロマイグレーション耐性を向上させつつ、低抵抗の配線構造を形成することが出来る。
【００５７】
なお、本実施形態では、比誘電率３のＳｉＯＣ膜を第１の低誘電率膜として用いたが、他の膜を用いることも出来る。特に、比誘電率２．５以下の空孔を含むＭＳＱ等の膜を用いた場合には、ＮＨ3プラズマアッシング時にＳｉ−ＣＨ3結合が損なわれ、低誘電率表面のＳｉＣＮ膜と接する部分の低誘電率膜のＣ濃度が低誘電率膜内部に比べ低下するという現象が発生する。この場合、膜の比誘電率が増加し、配線容量が増加してしまうという問題がある。
【００５８】
よって本発明の方法によると、プラズマを用いることなく配線表面に注入されたＯを減少させることが出来るため、プラズマによる配線表面へのＮの注入を回避することが出来る。また、プラズマ状態のガスが配線表面に供給されないので、配線表面に供給される反応粒子のエネルギーは比較的低く、絶縁膜内のＳｉ−ＣＨ3結合を損なう度合いを低減することができる。
【００５９】
なお、本実施形態ではＳｉＣＮ膜形成時の原料ガスとしてトリメチルシランガスを用いたが、テトラメチルシラン(Ｓｉ（ＣＨ3）4)を用いてもよい。
【００６０】
また、本実施形態では、Ｃｕ配線膜表面の酸化膜を除去するために、還元性を有するガスとしてＮＨ3を含むガスを用いたが、酸化性でない他のガスとの混合ガスを用いることも出来る。例えば不活性ガスであるＨｅ等と混合してもよい。
【００６１】
（第２の実施の形態）
本発明の第２の実施形態に係る半導体装置とその製造方法とについて、図５を参照しながら説明する。本実施例は請求項５の半導体装置とその製造方法について記したものである。
【００６２】
まず図５（ａ）に示すように、シリコン基板（図示せず）上に形成された６００ｎｍ厚の第１の低誘電率膜１中に配線溝（トレンチ溝）を形成する。本実施形態では、低誘電率膜として比誘電率２．８程度のＳｉＯＣ膜を用いる。その後、配線溝からはみ出し、基板上にも成膜されたＴａＮバリアメタル２とＣｕ３をＣＭＰにより除去し、配線溝内にＴａＮバリアメタル２、Ｃｕ３からなる深さ３００ｎｍの配線（トレンチ）を形成する。
【００６３】
次に、図５（ｂ）に示すように、例えば基板を圧力４．２Ｔｏｒｒ、３４５℃の状態にあるＣＶＤ装置内に搬入する。その後、プラズマを照射しないで、減圧雰囲気下において基板上に流量７６０ｓｃｃｍでＮＨ3ガスを供給し、１２０ｓｅｃ間基板を保持する。
【００６４】
先の工程で基板上に形成した配線の表面は、ＣＭＰ工程におけるスラリー等の影響で酸化されやすい状態になっており、装置間の移動の際にＣｕ酸化層が形成されている場合がある。酸化Ｃｕは、純粋なＣｕに比べて密度が低いため、よりエレクトロマイグレーションしやすい。よって、配線表面に還元性ガスであるＮＨ3ガスを供給することによって、Ｃｕ酸化膜を除去する。なお、この工程が本発明において特に大きな効果を示す工程である。
【００６５】
その後、図５（ｃ）に示すように、配線上に絶縁膜等配線構造を更に積層していく場合に、上層の層間絶縁膜（例えばＳｉＯＣ膜）に下層配線のＣｕ等が拡散するのを防止するため、例えば５０ｎｍ厚のキャップとして働くＣｏＷＰ膜５を形成する。ＣｏＷＰ膜の成膜は、選択メッキ法を用いて形成する。
【００６６】
以上のような製造工程（図６（ａ）〜（ｃ））を繰り返し、ＣｏＷＰ膜とＣｕ配線の密着性が高い半導体装置を形成することが出来る。また本方法によると、配線表面上に配線金属の拡散を防止するＣｏＷＰ膜６からなるキャップ膜を形成し、配線表面に対して減圧下において還元性ガスを供給することによって、Ｃｕ表面に注入されるＯとＮの量を低減し、Ｗと密着性の良い膜を提供することが出来る。その結果、ストレスマイグレーション、エレクトロマイグレーションによるＷとＣｕ界面でのＣｕの移動を抑制することが出来る。これにより、Ｃｕ配線のストレス、エレクトロマイグレーション耐性が向上する。
【００６７】
次に、本発明の特徴である図５（ｂ）の工程について詳細に検証する。
【００６８】
一般に金属表面にＮを含むプラズマ処理をすると、金属表面はＮを含む高抵抗なアモルファス層が形成される。このアモルファス層の厚さは表面から５ｎｍ以下と考えられるが、配線の厚さが１００ｎｍ程度となる将来では、高抵抗層が５ｎｍあると全体の配線抵抗が５％上昇してしまうという問題がある。そこで、表面処理においてガスをプラズマとしてではなく、単なるガスとして供給すると、プラズマイオンが存在しないため、ＮＨ+等のイオンが基板に入射するという現象が発生するのを抑制することが出来る。その結果、Ｃｕ配線の表面がアモルファス化する現象を防ぐことができる。また、プラズマ前処理を用いた場合形成される、Ｎ等の不純物を多く含むアモルファス層上では、ＣｏＷＰの選択成長は清浄なＣｕ表面に比べ難しい。よって本発明のように、減圧下において還元性ガスを導入することにより表面処理を行う方法は、配線表面にＮが注入されるのを防ぐことが出来る。その結果、新規な半導体装置の製造方法を提供することにより、ＣｏＷＰ等の選択成長を阻害するアモルファス層の形成を防ぐことが出来る。
【００６９】
なお、本実施形態ではＣｏＷＰ膜の代わりにＷ膜を拡散防止膜として用いることも出来る。その場合、ＷＦ6とＨ2のガスを用いた選択ＣＶＤ法を用いＷ膜を選択的にＣｕ配線上にのみ成長させる。具体的には、別の反応室内に半導体装置を移動し、温度３４５℃、圧力３Ｔｏｒｒとし、ＷＦ6とＨ2を１:３の比率で流す。このときＷＦ6＋３Ｈ2→Ｗ＋６ＨＦのＣＶＤ反応により、Ｃｕ配線上に選択的にＷ膜を成長させることができる。
【産業上の利用可能性】
【００７０】
以上より本発明は、特に銅を配線材料に有し、低誘電率膜からなる絶縁膜中に形成されたＣｕ等の金属からなる配線構造において、プラズマダメージを低減し、エレクトロマイグレーションの発生等を防ぐことが出来る半導体装置とその製造方法等に好適である。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法の工程断面図
【図２】本発明と従来方法によって形成したＳｉＣＮ膜とＣｕ膜の臨界荷重評価及び水平荷重の値を示す図
【図３】本発明のＳｉＣＮ膜とＣｕ膜の界面における元素プロファイルを示す図
【図４】本発明のＳｉＣＮ膜とＣｕ膜の界面における元素プロファイルを示す図
【図５】本発明の第２の実施形態に係る半導体装置の製造方法の工程断面図
【図６】従来方法の工程断面図
【図７】本発明と従来方法におけるＣ−Ｖ特性を説明する図
【符号の説明】
【００７２】
１  第１の低誘電率膜
２  ＴａＮバリアメタル
３  Ｃｕ
４  プラズマダメージ有低誘電率膜
５  ＳｉＣＮ膜
６  ＣｏＷＰ膜
【図１】
2006294679.tif 000004
【図３】
2006294679.tif 000005
【図４】
2006294679.tif 000006
【図５】
2006294679.tif 000007
【図６】
2006294679.tif 000008
【図７】
2006294679.tif 000009
【図２】
2006294679.tif 000010