(57)【要約】  本発明は、電圧調整器モジュール（ＶＲＭｓ）用のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）に関し、前記ＶＲＭの電圧出力に並列に前記ＴＳＵの高電圧ポートと低電圧ポートを介して接続され、負荷に供給される電流を直ちにシンク又はソースするように適応された双方向電流源と、基準定常電圧に対する前記ＶＲＭの前記電圧出力間の不一致を検出するための検出回路であって、前記基準定常電圧に対する前記ＶＲＭの前記電圧出力間の一致を検出するための第１の比較器と、前記基準定常電圧より高い所定の閾値に対する前記ＶＲＭの前記電圧出力間の不一致を検出するための第２の比較器と、前記基準定常電圧値より低い所定の閾値に対する前記ＶＲＭの前記電圧出力間の不一致を検出するための第３の比較器とを含む検出回路と、前記ＶＲＭ誤差増幅器の前記出力補償ポートに前記ＴＳＵの第３のポートを介して接続され、前記ＶＲＭのデューティ比飽和を制御するように適応された過渡応答加速器とを含む。ローディング遷移は、前記第３の比較器によって検出され、それに基づいて、前記ＶＲＭの電圧出力が予測定常電圧と一致することを前記第１の比較器が検出するまで、前記ＶＲＭのデューティ比が前記過渡応答加速器によって最大値に飽和され、電流が前記電流源から前記出力にソースされる。アンローディング遷移は、前記第２の比較器によって検出され、それに基づいて、前記ＶＲＭの前記電圧出力が前記予測定常電圧と一致することを前記第１の比較器が検出するまで、前記ＶＲＭのデューティ比が前記過渡応答加速器によって最小値に飽和され、電流が前記出力から前記電流源内にシンクされる。【選択図】図１
2019505161.tif 000002
【特許請求の範囲】
【請求項１】
電圧調整器モジュール（ＶＲＭｓ）用のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）であって、
ａ．前記ＶＲＭの電圧出力に並列に前記ＴＳＵの高電圧ポートと低電圧ポートを介して接続され、負荷に供給される電流を直ちにシンク又はソースするように適応された双方向電流源と、
ｂ．基準定常電圧に対する前記ＶＲＭの前記電圧出力間の不一致を検出するための検出回路であって、
ｉ．前記基準定常電圧に対する前記ＶＲＭの前記電圧出力間の一致を検出するための第１の比較器と、
ｉｉ．前記基準定常電圧より高い所定の閾値に対する前記ＶＲＭの前記電圧出力間の不一致を検出するための第２の比較器と、
ｉｉｉ．前記基準定常電圧値より低い所定の閾値に対する前記ＶＲＭの前記電圧出力間の不一致を検出するための第３の比較器とを含む検出回路と、
ｃ．前記ＶＲＭ誤差増幅器の前記出力補償ポートに前記ＴＳＵの第３のポートを介して接続され、前記ＶＲＭのデューティ比飽和を制御するように適応された過渡応答加速器とを含み、
ローディング遷移が前記第３の比較器によって検出され、それに基づいて、前記ＶＲＭの電圧出力が予測定常電圧と一致することを前記第１の比較器が検出するまで、前記ＶＲＭのデューティ比が前記過渡応答加速器によって最大値に飽和され、電流が前記電流源から前記出力にソースされ、
アンローディング遷移が前記第２の比較器によって検出され、それに基づいて、前記ＶＲＭの前記電圧出力が前記予測定常電圧と一致することを前記第１の比較器が検出するまで、前記ＶＲＭのデューティ比が前記過渡応答加速器によって最小値に飽和され、電流が前記出力から前記電流源内にシンクされる、プラグアンドプレイ遷移抑制ユニット（ＴＳＵ）。
【請求項２】
前記双方向電流源が、ジャイレータ共振スイッチドキャパシターコンバータ（ＧＲＳＣＣ）を含む、請求項１に記載のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）。
【請求項３】
前記過渡応答加速器が、前記ＴＳＵの第３のポートを介して、前記ＶＲＭの前記電力スイッチの前記ゲート駆動回路の前記入力に接続された、請求項１に記載のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）。
【請求項４】
前記電圧調整器モジュール（ＶＲＭ）の前記電圧出力より高い電圧源に接続された第４のポートを更に含み、前記双方向電流源が、
ａ．前記ＴＳＵの前記第４のポートと前記ＴＳＵの前記高電圧ポートの間に接続され、ローディング遷移中に電流をソースするように適応された高いＲＤＳ（ＯＮ）値を有する第１のＭＯＳＦＥＴと、
ｂ．前記ＴＳＵの高電圧ポートと前記ＴＳＵの低電圧ポートの間に接続され、アンローディング遷移中に電流をシンクするように適応された高いＲＤＳ（ＯＮ）値を有する第２のＭＯＳＦＥＴとを有する、請求項１に記載のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）。
【請求項５】
前記電圧調整器モジュール（ＶＲＭ）の前記電圧出力より高い電圧源に接続された第４のポートを更に含み、前記双方向電流源が、不連続導電モードで動作するバックコンバータを含む、請求項１に記載のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）。
【請求項６】
前記過渡応答加速器が、第１のプルアップトランジスタと第２のプルダウントランジスタを含み、前記トランジスタが相補的であり、前記トランジスタが前記電圧調整器モジュール（ＶＲＭ）の誤差増幅器の補償ポートに接続され、前記トランジスタが前記ＶＲＭのデューティ比を飽和させるように適応された、請求項１に記載のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）。
【請求項７】
ローディング又はアンローディング遷移が、一定又は出力電圧に比例する低基準定常電圧と高基準定常電圧の間の窓を超えたときに検出される、請求項１に記載のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）。
【請求項８】
前記検出回路が、
ａ．異なる基準電圧を前記比較器のそれぞれに設定するための第１の分圧器ラダーと、
ｂ．前記ＶＲＭの前記出力電圧を測定するための第２の分圧器ラダーとを含む、請求項１に記載のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）。
【請求項９】
前記検出回路が、
ａ）前記出力電圧を検出するための第１の電流源及び回路と、
ｂ）前記出力電圧と関係なく、低閾値電圧を生成するための第２の電流源及び回路と、
ｃ）前記出力電圧と関係なく、高閾値電圧を生成するための第３の電流源及び回路と、
ｄ）前記低閾値電圧と前記出力電圧を受け取り、前記出力電圧が前記低閾値電圧より低下したときに指示を提供するための第１の比較器と、
ｅ）前記高閾値電圧と前記出力電圧を受け取り、前記出力電圧が前記高閾値電圧を超えたときに指示を提供するための第２の比較器とを含む、請求項１に記載のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）。
【請求項１０】
前記過渡応答加速器が、
ａ）第１のプルアップトランジスタと第２のプルダウントランジスタであって、相補的であり、前記電圧調整器モジュール（ＶＲＭ）の電流モードコントローラの誤差増幅器の補償ポートに接続され、前記ＶＲＭのデューティ比を飽和させるように適応された第１のプルアップトランジスタと第２のプルダウントランジスタと、
ｂ）誤差増幅器であって、その補償ポートが抵抗要素を介して前記トランジスタに接続された誤差増幅器と、
ｃ）前記インダクタ電流の変化を追跡するためのピーク検出回路と、
ｄ）前記補償ポートと接地の間に接続され、前記遷移期間の終わりなどに、前記キャパシタ上の電圧によって表わされた前記インダクタ電流を蓄積するためのキャパシタであって、前記インダクタ電流の新しい定常点に対応する電圧を蓄積するキャパシタとを含む、請求項１に記載のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）。
【請求項１１】
前記ＴＳＵが活動状態のときに前記帰還ループから前記基準キャパシタＣＩｒｅｆを切り離し、前記ＴＳＵが活動状態でかつ前記遷移が終了した後で、前記基準キャパシタＣＩｒｅｆを前記電流モードコントローラに再接続するためのスイッチを更に含む、請求項１に記載のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧調整器モジュール（ＶＲＭｓ）の分野に関する。より詳細には、本発明は、ＶＲＭｓの性能を高めかつ全体積を小さくし、特に負荷遷移を所定の範囲内に維持するためにＶＲＭの出力に必要とされる物理出力キャパシタンスの値と体積を小さくするキャパシタ様遷移抑制ユニット（ＴＳＵ）に関する。
【背景技術】
【０００２】
今日の電圧調整器モジュール（ＶＲＭｓ）の目標機能は、広範囲の負荷変動下で適切に調整された実質的に一定の出力電圧を維持し同時に電力密度を最大にする機能である。この目的を達成するために重要な問題点は、解決策の完全一体化を妨げる受動部品の物理サイズである。様々な現代の用途は、スイッチング周波数を高め、多相コンバータを使用して、インダクタの一体化を可能にする過渡応答を高める。他方、ＶＲＭ用途での出力キャパシタのサイズ決定は、主に、負荷遷移の大きさとレートに依存し、したがってＰＣＢ領域の大部分を消費する。
【０００３】
負荷遷移の影響を最小にするために、デューティ比が飽和する制御帯域幅を高める幾つかの手法が述べられている。電流プログラムモード制御及びその派生物、時間最適及び最小偏差制御などの方法は、インダクタ電流スルーレートのみによって制限される実質的に最小可能電圧偏差を有する過渡応答を示した。これらの方法の主な制限は、高い入出力変換比によるアンローディング遷移中の調整が弱いことである。
【０００４】
特にアンローディング遷移の場合に、時間最適制御法の性能を超える最先端技術の解決策は、主コンバータに並列な高速補助回路を加えてトポロジの内部変更によって、又は負荷側への補助ユニットの接続によって、インダクタ電流スルーレートを高める幾つかの回路拡張部を提案する。そのような解決策は、特製コントローラ（デジタル設計と組み合わされることがある）又はマルチモード補償機構を必要とすることが多い。商用ＶＲＭ用途でそのような有望な技術が受け入れられない主な理由は、複雑な層を追加することである。明らかに、多くのＶＲＭ解決策は、信頼性、性能、及び特に低い複雑さとコストを保証するために適切に設定されたアナログ補償器に依存する。補助遷移抑制ユニット（ＴＳＵ）が、元の設計を妨げたり置き換えたり修正したりすることなくアドオンユニットとしてＶＲＭに一体化されうる場合は、この解決策は、きわめて有利になり、業界により受け入れられる可能性がある。
【０００５】
したがって、本発明の目的は、定常状態の動作、最初に設計された補償回路網及び入力フィルタに影響を及ぼすことなく、シリコンベース解決策によって出力キャパシタンスを交換するＶＲＭ用途のプラグアンドプレイＴＳＵを提供することである。
【０００６】
本発明の他の目的及び利点は、記述が進むほど明らかになるであろう。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２０１６／０３８６０１号
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明は、
ａ．ＶＲＭの電圧出力に並列にＴＳＵの高電圧ポートと低電圧ポートを介して接続され、負荷に供給される電流を直ちにシンク又はソースするように適応された双方向電流源と、
ｂ．基準定常電圧に対するＶＲＭの電圧出力間の不一致を検出するための検出回路であって、
ｉ．基準定常電圧に対するＶＲＭの電圧出力間の一致を検出するための第１の比較器と、
ｉｉ．基準定常電圧より高い所定閾値に対するＶＲＭの電圧出力間の不一致を検出するための第２の比較器と、
ｉｉｉ．基準定常電圧値より低い所定の閾値に対するＶＲＭの電圧出力間の不一致を検出するための第３の比較器とを含む検出回路と、
ｃ．ＶＲＭ誤差増幅器の出力補償ポートにＴＳＵの第３のポートを介して接続され、ＶＲＭのデューティ比飽和を制御するように適応された過渡応答加速器とを含み、
ローディング遷移が第３の比較器によって検出され、それに基づいて、ＶＲＭの電圧出力が予測定常電圧と一致することを第１の比較器が検出するまで、ＶＲＭのデューティ比が過渡応答加速器によって最大値に飽和され、電流が電流源から出力にソースされ、
アンローディング遷移が第２の比較器によって検出され、それに基づいて、ＶＲＭの電圧出力が予測定常電圧と一致することを第１の比較器が検出するまで、ＶＲＭのデューティ比が過渡応答加速器によって最小値に飽和され、電流が、出力から電流ソースにシンクされる、電圧調整器モジュール（ＶＲＭｓ）用のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）を対象とする。
【０００９】
用語「プラグアンドプレイ」ユニットを使用することにより、この用語は、システムの固有インタフェース接続に接続された後で、物理装置構成、ユーザ介在又は追加接続の必要なしに、システムによって発見され、システム内で機能を開始する、システム内の任意のハードウェア構成要素又は物理装置を含むことを意味する。本発明の場合、「プラグアンドプレイ」ユニットは、ＴＳＵであり、「プラグアンドプレイ」ＴＳＵが接続されたシステムは、ＶＲＭのコントローラである。
【００１０】
双方向電流源は、ジャイレータ共振スイッチドキャパシタコンバータ（ＧＲＳＣＣ）を含みうる。
【００１１】
過渡応答加速器は、ＴＳＵの第３のポートを介して、ＶＲＭの電力スイッチのゲート駆動回路の入力に接続されうる。
【００１２】
一実施形態では、ＴＳＵは、更に、電圧調整器モジュール（ＶＲＭ）の電圧出力より高い電圧源に接続された第４のポートを含み、双方向電流源は、
ａ．ＴＳＵの第４ポートとＴＳＵの高電圧ポートの間に接続され、ローディング遷移中に電流をソースするように適応された高いＲＤＳ（ＯＮ）値を有する第１のＭＯＳＦＥＴと、
ｂ．ＴＳＵの高電圧ポートとＴＳＵの低電圧ポートの間に接続され、アンローディング遷移中に電流をシンクするように適応された高いＲＤＳ（ＯＮ）値を有する第２のＭＯＳＦＥＴとを含む。
【００１３】
ＴＳＵは、更に、電圧調整器モジュール（ＶＲＭ）の電圧出力よりも高い電圧源に接続された第４のポートを含み、双方向電流源は、不連続導電モードで動作するバックコンバータを含む。
【００１４】
過渡応答加速器は、第１のプルアップトランジスタと第２のプルダウントランジスタを含むことができ、これらのトランジスタは、相補的であり、電圧調整器モジュール（ＶＲＭ）の誤差増幅器の補償ポートに接続され、ＶＲＭのデューティ比を飽和させるように適応される。
【００１５】
ローディング又はアンローディング遷移は、一定又は出力電圧に比例する低い基準定常電圧と高い基準定常電圧の間にある窓を超えたときに検出されうる。
【００１６】
検出回路は、
ａ）異なる基準電圧を比較器のそれぞれに設定するための第１の分圧器ラダーと、
ｂ）ＶＲＭの出力電圧を測定するための第２の分圧器ラダーとを含みうる。
【００１７】
あるいは、検出回路は、
ａ）出力電圧を検出するための第１の電流源及び回路と、
ｂ）出力電圧と関係なく低閾値電圧を生成するための第２の電流源及び回路と、
ｃ）出力電圧と関係なく高閾値電圧を生成するための第３の電流源及び回路と、
ｄ）低閾値電圧と出力電圧を受け取り、出力電圧が低閾値電圧より低下したときに指示を提供するための第１の比較器と、
ｅ）高閾値電圧と出力電圧を受け取り、出力電圧が高閾値電圧を超えたときに指示を提供する第２の比較器とを含みうる。
【００１８】
別の実施形態では、過渡応答加速器は、
ａ）第１のプルアップトランジスタと第２のプルダウントランジスタであって、相補的であり、電圧調整器モジュール（ＶＲＭ）の電流モードコントローラの誤差増幅器の補償ポートに接続され、ＶＲＭのデューティ比を飽和させるように適応された、第１のプルアップトランジスタと第２のプルダウントランジスタと、
ｂ）誤差増幅器であって、その補償ポートが抵抗要素を介してトランジスタに接続された誤差増幅器と、
ｃ）インダクタ電流の変化を追跡するためのピーク検出器と、
ｄ）キャパシタであって、補償ポートと接地の間に接続され、遷移期間の終わりなどにキャパシタ上の電圧によって表わされたインダクタ電流を蓄積し、インダクタ電流の新しい定常点に対応する電圧を蓄積するキャパシタとを含む。
【００１９】
ＴＳＵは、更に、ＴＳＵが活動状態のときに帰還ループから基準キャパシタＣＩｒｅｆを切断し、ＴＳＵが活動状態で遷移が終了した後で、基準キャパシタＣＩｒｅｆを電流モードコントローラに再接続するためのスイッチを含みうる。
【図面の簡単な説明】
【００２０】
【図１】バックコンバータに接続された電子キャパシタ回路のブロック表現を概略的に示す図である。
【図２】制御電流源としてモデル化された補助回路を有する単純化されたＶＲＭ回路を概略的に示す図である。
【図３】連続的なローディング及びアンローディング遷移の波形を概略的に示す図である。
【図４】電子キャパシタ回路動作アルゴリズムのフローチャート４００を概略的に示す図である。
【図５】応答加速器がある場合とない場合のインダクタ電流応答を概略的に示す図である。
【図６】電圧モードコントローラの過渡応答加速器の使用を概略的に示す図である。
【図７】電流モードコントローラの過渡応答加速器の使用を概略的に示す図である。
【図８】許容されるデューティ比増大を概略的に示す図である。
【図９】検出電流に従って補償回路網キャパシタの値を制御する仕組みを概略的に示す図である。
【図１０】ローディング遷移中にピーク検出器回路として働く構成を概略的に示す図である。
【図１１】ローディング及びアンローディング遷移中の図１０の回路の出力の例を概略的に示す図である。
【図１２ａ】検出回路の可能な実施態様を概略的に示す図である。
【図１２ｂ】検出回路の可能な実施態様を概略的に示す図である。
【図１３】ＧＲＳＣＣ出力電流波形を概略的に示す図である。
【図１４】ローディング及びアンローディング遷移のＧＲＳＣＣの補助電流波形を概略的に示す図である。
【図１５】補助電流源の実施態様を概略的に示す図である。
【図１６】図１５の実施態様を使用している間のローディング及びアンローディング遷移中の補助電流波形を概略的に示す図である。
【図１７】補助電流源の別の実施態様を使用している間のローディング及びアンローディング遷移中の補助電流波形を概略的に示す図である。
【図１８】別の補助電流源の実施態様を概略的に示す図である。
【図１９】ローディング遷移に対応するためにバックコンバータを支援する補助電流源としてＧＲＳＣＣのシミュレーション波形結果を示す図である。
【図２０】タイプＩＩＩ補償回路網を有するアナログコントローラを概略的に示す図である。
【図２１Ａ】６Ａのローディング遷移中の電子キャパシタの支援がないバックコンバータの応答の波形を示す図である。
【図２１Ｂ】６Ａのローディング遷移中の電子キャパシタの支援があるバックコンバータの応答の波形を示す図である。
【図２２Ａ】６Ａのアンローディング遷移中の電子キャパシタの支援がないバックコンバータの応答の波形を示す図である。
【図２２Ｂ】６Ａのアンローディング遷移中の電子キャパシタの支援があるバックコンバータの応答の波形を示す図である。
【図２３】電子キャパシタがある場合とない場合に測定された連続的な６Ａローディング及びアンローディング過渡応答の波形を示す図である。
【図２４】アンローディングイベントの電子キャパシタ動作の波形の拡大図である。
【発明を実施するための形態】
【００２１】
本発明は、電圧調整器モジュール（ＶＲＭ）用途のプラグアンドプレイ遷移抑制ユニット（ＴＳＵ）を提供する。ＴＳＵは、定常状態の動作、最初に設計された補償回路網及び入力フィルタに影響を及ぼすことなく、シリコンベース解決策によって出力キャパシタンスを交換する。
【００２２】
図１は、バックコンバータに接続された電子キャパシタ回路のブロック図を示す。図１に示されたように、ＴＳＵ１００は、バックコンバータの出力キャパシタ１０２に並列に接続する双方向電流源１０１と、誤差増幅器１０４の出力に並列に接続する過渡応答加速器１０３とを含む。電子キャパシタ１００は、負荷遷移中のみ活動状態なので、定常状態の精度が損なわれず、バックコンバータの設計手順は完全なままである。
【００２３】
様々な実施形態では、電流源１０１は、特許文献１に記載されたジャイレータ共振スイッチキャパシタコンバータ（ＧＲＳＣＣ）によって実現されうる。ＧＲＳＣＣは、磁気要素を必要とせず、それにより一体化に理想的で、シンプルで、コスト効率が高い。
【００２４】
遷移抑制の概念
負荷遷移から主コンバータの回復を支援する重要な要素は、新しい負荷電流と主インダクタ電流の間の電流不一致を即座にシンク又はソースする補助回路の性能である。
【００２５】
図２は、双方向制御電流源２０１としてモデル化された補助回路を有する単純化されたＶＲＭ回路２００を概略的に示し、負荷に対する電流の関係を示す。補助ＴＳＵの必要な挙動及び制御メカニズムを分析するために、バックコンバータ２０２の出力端子２０３ａ及び２０３ｂに接続された理想的な双方向電流源を想定する。
【００２６】
図３は、ΔＩｏｕｔの大きさを有する連続的なローディング及びアンローディング遷移の波形を示す。グラフ３０１は、負荷ｉｌｏａｄによって消費される電流３０１ａと比較したバック電流ｉｂｕｃｋ、３０１ｂのグラフ表示である。波形３０２は、バックコンバータの出力電圧ｖｏｕｔのグラフ表示であり、電圧は、Ｖｒｅｆ，ＨとＶｒｅｆ，Ｌによって制限される。Ｖｒｅｆ，Ｍは、定常電圧レートである。波形３０３は、補助回路から供給された電流のグラフ表示である。波形３０４、３０５及び３０６は、バックの出力電圧をＶｒｅｆ，Ｌ、Ｖｒｅｆ，Ｍ及びＶｒｅｆ，Ｈとそれぞれ比較する比較器出力のグラフ表示である。
【００２７】
図４は、電子キャパシタ回路動作アルゴリズムのフローチャート４００を示す。フローチャート４００の左側は、ローディング遷移中に実行されたステップを表し、フローチャート４００の右側は、アンローディング遷移中に実行されたステップを表す。遷移動作は、ステップ４０１ａ又は４０１ｂでそれぞれ上側又は下側比較器による検出時（即ち、ｖｏｕｔをＶｒｅｆ，Ｈ及びＶｒｅｆ，Ｌと比較することにより、またそれぞれ波形３０６及び３０４で表されたような）に開始され、検出は、出力キャパシタ（図２の数字２０４）における電荷不一致を示す。遷移が検出されると、２つのアクションが同時に実行され、即ち、主（バック）コンバータのデューティ比が、遷移タイプにより、最大値（ステップ４０２ｂ）又は最小値（ステップ４０２ａ）に飽和される。即ち、ローディング遷移では、トランジスタＱｕがオンであり、Ｑｕは、補償回路網の出力をその最大可能値に駆動し（ＶＤＤに飽和）、それを行うことによって、バックコントローラのＰＷＭモジュレータの制御コマンドを最大化する。アンローディング遷移では、Ｑｄがオンであり、Ｑｄは、補償回路網の出力を最低値に駆動し（ＧＮＤに飽和）、ＰＷＭモジュレータへの制御コマンドが最小値になる。遷移検出の第２のアクションは、（双方向）電流源がイネーブルされ、波形３０３で表されたように、Ｉｍａｘ（コンバータの公称電流）の一定の大きさでシンク（ステップ４０３ａ）又はソース（ステップ４０３ｂ）することである。
【００２８】
ｉａｕｘは、ｉｂｕｃｋとｉｌｏａｄ間の電流不一致より高く、したがって、出力電圧は定常値に戻る。これは、ステップ４０４ａ及び４０４ｂで、波形３０５で表されたようにＶｒｅｆ，Ｍに設定された電圧基準を有する追加比較器によって検出される。この時点で、補助（双方向）電流源が、ステップ４０５ａ及び４０５ｂで停止され、同時にデューティ比が飽和され続ける。電流不一致がまだある場合、出力電圧は、定常値から離れ、比較器閾値と再び交差し、ステップ４０６ａ及び４０６ｂで検出され、ステップ４０３ａ及び４０３ｂで補助回路を再びトリガする。この手順は、定常状態比較器（閾値Ｖｒｅｆ，Ｍを有する）が、ステップ４０７ａ及び４０７ｂで検出されたときに２回トリガされる（又は、トリガされ、新しい状態のままになる）まで続き、このことは、電荷平衡が達成されたこと（即ち、ｉｂｕｃｋ≒ｉｌｏａｄ；ｖｏｕｔ＝Ｖｒｅｆ，Ｍ）を示し、ステップ４０８でデューティ比飽和が打ち切られる。
【００２９】
過渡応答加速器
負荷遷移から首尾よく回復させるためには、出力電圧とインダクタ電流が両方とも、新しい定常状態動作点に移動しなければならない。この典型的な特徴は、実質的にゼロの出力電圧偏差が明らかな完全過渡応答の課題を示す。補助ＴＳＵが、無限キャパシタとして働き、厳密に補償された電圧調整器にその場で接続されるので、誤差増幅器（Ｅ／Ａ）端子における誤差信号はゼロである。その結果、インダクタ電流が、図５に表されたように新しい定常点まで増大又は減少せず、このことは、応答加速器がある場合（数字５０１）とない場合（数字５０２）のインダクタ電流応答を示す。この課題を克服するために、応答加速器ユニット（図１の数字１０３）に接続された電子キャパシタの第３のポート（図１の数字１０５）が追加される。
【００３０】
図６は、電圧モードコントローラ６０２の過渡応答加速器６０１の使用を概略的に示し、ここで、プルアップ／プルダウン回路網１０３が、デューティ比を飽和させるために、誤差増幅器（Ｅ／Ａ）６０３の補償ポートに接続される。図６の６０２などの電圧モードコントローラでは、内部Ｅ／Ａの出力が、ＰＷＭジェネレータに接続し、ほとんどの外部補償設計では外部ポートを介してアクセス可能である。２つの相補的トランジスタ（それぞれプルアップ６０４ａとプルダウン６０４ｂ）を接続することによって、負荷遷移中にデューティ比が飽和されうる。この動作中にＥ／Ａ端子におけるゼロ誤差信号が維持されるので、Ｅ／Ａは、過渡応答加速器によって瞬間的にバイアスされ、次に積分器ワインドアップ又は補償リセットの懸念なしで回復されうる。この手法が補償ループを妨げず、回路網の再設計を不要にし、これは、他のデュアルモードアプリケーションに勝る利点である。
【００３１】
図７は、電流モードコントローラ７０２の過渡応答加速器７０１の使用を概略的に示す。デューティ比飽和は、電圧モードコントローラの場合と同様に、負荷遷移中にプルアップ及びプルダウントランジスタ（それぞれ６０４ａ及び６０５ｂ）を作動させることによって行われうる。しかしながら、電圧モードコントローラと対照的に、新しい負荷のために電流を増大させ出力電圧を維持することは十分でない。電流モード制御では、２ループ補償手法の結果として、インダクタ電流の情報はやはり制御状態変数である。インダクタ電流の基準値の情報（外部電圧帰還ループの積）は、典型的には、補償回路網７０５のキャパシタ７０３（ＣＩｒｅｆ）上に電圧として記憶され、ＴＳＵの動作中に適正値に更新されなければならず、したがって、遷移期間の終わりまで、インダクタ電流の新しい定常点の情報（即ち、関連電圧）を記憶する。
【００３２】
一実施形態では、インダクタ電流基準は、飽和デューティ比での電流スルーと等価なレートで基準キャパシタを充電／放電することによって更新される。
【００３３】
図８は、デューティ比の許容される増大を示す。この手法を使用すると、基準電圧は、最大インダクタ電流スルーレート以下のレートで増大／減少しなければならず、したがって、インダクタンス値、デューティ比限度、入力電圧及び出力電圧に関する事前情報が必要である。この演繹的情報が入手可能な場合、抵抗要素（図７の数字７０４）を追加して基準増大／減少を制限でき、同時に第２組のランプアップ／ダウントランジスタを使用してデューティ比を飽和させる。
【００３４】
別の実施形態では、補償ループ内で既に利用可能なインダクタ電流の情報を利用することによって、主電力コンバータの事前知識が不要になる。
【００３５】
図９は、検出電流によるＣＩｒｅｆの値を制御する仕組みを概略的に示す。遷移中、ＣＩｒｅｆ（電流モードコントローラの補償キャパシタ）が、プルアップ又はダウン（遷移タイプによる）される補償ノードから切り離される。この方法では、遷移中にインダクタ電流（又は、その検出バージョン）が使用され、補償（基準）キャパシタＣＩｒｅｆ（ＴＳＵの一部でない）が新しい動作点に設定される。この既存情報を利用することによって、遷移期間中に、新しい基準点が正確かつ連続的に更新され、したがって、補償器は、前述されたように、電圧モードＴＳＵ手法の動作と同じように常にゼロ誤差状態範囲内になる。
【００３６】
電流モードＴＳＵは、インダクタ電流（又は、その検出バージョン）を追跡し、それを（補償）基準キャパシタＣＩｒｅｆに複製する被制御供給源を含む。また、ＴＳＵは、プルアップトランジスタＱｕ１、プルダウントランジスタＱｄ１及びオプションのスイッチ１を含む。
【００３７】
ＴＳＵは、第２の外部帰還ループ（出力電圧ｖｏｕｔをサンプリングする）によってインダクタ電流を制御する第１の電流帰還ループを含む。
【００３８】
負荷遷移期間の後で、インダクタ電流を示す新しい動作点が、基準キャパシタＣＩｒｅｆ上の直流電圧として反映される。ゼロ電圧誤差は、出力電圧ｖｏｕｔの動作点が基準電圧と等しいことを意味する。被制御供給源は、誤差電圧をゼロに維持し、デューティ比を飽和させて、ある動作点から別の動作点に移すために使用される。誤差電圧がゼロなので、帰還ループの補正は不要である。
【００３９】
この手法の例は、ローサイドトランジスタ電流に関する情報しか入手できない一定オンタイム電流制御コンバータに関して示される。
【００４０】
図１０は、インダクタ電流を追跡するために使用されるローディング遷移中にピーク検出器回路として働きアンローディング遷移中にバッファとして働く構成を示す。インダクタ電流の新しい動作点によって基準キャパシタＣＩｒｅｆの電圧を更新するには、電圧が、遷移開始前の動作点ではなく実際の動作点から始まることが重要である。これは、キャパシタＩｓｅｎｓｅ出力（一般にＶＲＭｓにある）を介してインダクタ電流の値を受け取ることによって行われる。
【００４１】
ローディング遷移に応じて、スイッチが開き（非導通）、それにより回路がピーク検出器を動作させうる。アンローディング遷移に応じて、スイッチが閉じ（導通）、それにより、回路が、基準キャパシタＣＩｒｅｆに現われる電圧を追跡することが可能になる。この電圧は、図１１（青線）に示される。
【００４２】
基準キャパシタＣＩｒｅｆの電圧とＴＳＵによって提供された帰還電圧の衝突を防ぐために、任意選択のスイッチ１が追加される。ＴＳＵが動作中、スイッチが開き、基準キャパシタＣＩｒｅｆが帰還ループから切り離され、被制御供給源が、新しい電流に対応するために基準キャパシタＣＩｒｅｆ上の電圧を更新する。遷移が終了した後、スイッチ１が再び閉じられ、基準キャパシタＣＩｒｅｆが、電流モードコントローラの一部に戻り、同時に更新された動作点まで充電される。
【００４３】
図１１は、ローディング及びアンローディング遷移中の図１０の回路の出力の例を示す。ローサイド電流ｉＬＳは、図１１に示されたように、ＣＩｒｅｆを目標値に充電／放電するために小さい負オフセットεを有する回路に入る。この手法によって、インダクタ又は入出力電圧に関する事前情報が不要になる。インダクタ電流をプルアップ／ダウンすることによって、検出されたインダクタ電流自体を使用してインダクタ電圧をインダクタ電流に従わせることができ、補償ノードをプルアップ／ダウンしてデューティ比を飽和させるために１組のトランジスタが使用される。
【００４４】
遷移前の定常状態中（左側）、基準キャパシタＣＩｒｅｆ上に現れた電圧（青線）が、電流動作点を表わす電圧（赤線）とほとんど同一であることが分かる。ローディング遷移に応じて、負荷電流ＩｌｏａｄがΔｏｕｔだけ増大する。デューティサイクルの飽和の結果として、インダクタ電流が増大し、基準キャパシタＣＩｒｅｆが、新しいインダクタ電流に対応する新しい値まで充電される。充電は、遷移期間の中間（青線）に達する方向に完了される。黒線は、インダクタ電流の変化を表わす。インダクタ電流が安定した後、基準キャパシタＣＩｒｅｆに現われる電圧は一定に維持される。インダクタ電流が減少するとき、下方向遷移で類似のプロセスが起こる。
【００４５】
比較器閾値の設定
前述したように、閾値は、許容される最悪ケースの電圧偏差を示す。遷移イベント中に電子キャパシタの動作がイネーブルされるので、定常状態の電圧リップルによって誤った遷移トリガリングが回避されるように閾値を設定しなければならない。誤検出を回避する追加手段は、補助回路の電流シンク又はソースによって引き起こされる電圧リップルを吸収するために閾値間の十分に大きいマージンを保証することである。電流源が公称電流をシンク又はソースするように設計されるので、補助回路によってこれらの２つの電流値が大きくなる。
【００４６】
電流不一致が小さく（ｉｂｕｃｋ≒ｉｌｏａｄ）数式１で表されるときに、補助（双方向）電流源によって提供される電圧振幅が最大になり、ここで、Ｑｇは、単一放電サイクル中に補助回路から送られる電荷であり、Ｃｇは、ＧＲＳＣＣ共振タンクキャパシタであり、Ｖｒｅｆ，Ｍは、数式２によって表される定常値である。
【数１】
2019505161.tif 000003
【数２】
2019505161.tif 000004
【００４７】
図１２ａは、本発明の一実施形態による検出回路の可能な実施態様を示す。この検出回路は、基準電圧設定用の第１の分圧器ラダーと、出力電圧測定用の第２の分圧器ラダーを含む。この構成を使用して、基準電圧は、数式３ａ〜数式３ｃによって設計されうる。
【数３ａ】
2019505161.tif 000005
【数３ｂ】
2019505161.tif 000006
【数３ｃ】
2019505161.tif 000007
【００４８】
遷移検出回路の実施態様の重要な基準は、目標出力電圧よりも高い検出閾値と低い検出閾値を有する測定窓を作成することによる。これは、出力電圧又はその検出バージョンに直接基づいて行われうる。この場合、測定窓は、出力電圧レベルに比例する。
【００４９】
図１２ｂは、本発明の別の実施形態による検出回路の代替可能な実施態様を示す。この実施形態では、出力電圧が比較され、ｖｏｕｔより低いがｖｏｕｔの変化を示すのに十分な指示信号ｖ'ｏｕｔを生成する電流源ｉｂｉａｓによってｖｏｕｔがサンプリングされる。２つの閾値は、類似の電流源ｉｂｉａｓによって生成される。第１の閾値は、低閾値Ｖ'Ｌ＝ｉｂｉａｓ＊ＲＬである。第２の閾値は、高閾値Ｖ'Ｈ＝ｉｂｉａｓ＊ＲＨである。
【００５０】
表示信号ｖ'ｏｕｔは、２つの比較器によって検出される。低閾値Ｖ'Ｌは、ローディングの場合に出力電圧ｖｏｕｔがＶ'Ｌより低くなることを検出し、ｖ'ｏｕｔ＜Ｖ'Ｌであることを示す論理レベルを提供するために、第１の比較器１２０に入力される。高閾値Ｖ'Ｈは、アンローディングの場合に出力電圧ｖｏｕｔがＶ'Ｈより高くなることを検出し、ｖ'ｏｕｔ＞Ｖ'Ｈであることを示す論理レベルを提供するために、第２の比較器１２１に入力される。Ｒ１及びＲ２の値は、所望のヒステリシスを決定し、ノイズ（又は、他の妨害信号）の結果として閾値を超えることを防ぐように選択される。この場合、測定窓は、出力電圧レベルに依存しない。
【００５１】
補助電流源の実現
電子キャパシタ回路内に使用される補助電流源の幾つかの実施形態がある。主な概念は、直ちに応答でき、最大許容負荷ステップ大きさを有する電流Ｉｍａｘをソース又はシンクできる双方向電流源を実現することである。この節では、補助電流源の３つの実施形態を紹介する。
【００５２】
一実施形態で、補助電流源は、ＧＲＳＣＣの形のスイッチドキャパシタコンバータによって実現され、これは、この用途に最も適していることが分かっている。磁気要素を必要とせず、ソフトスイッチングによって高周波数で動作でき、幅広く連続したステップアップ／ステップダウン変換比で高効率を維持する。更に、これは、双方向電流ソーシング挙動を有し、その最大スイッチング周波数の最大半分の帯域幅で電流ステップ応答を作成するように直ちに応答できる。
【００５３】
図１の電子キャパシタ内の補助電流源１０１として、ＧＲＳＣＣの電圧倍増変形が示される。これは、従来の電圧倍増共振スイッチドキャパシタコンバータトポロジに依存して構成され、ＧＲＳＣＣの最適効率点をＶｏｕｔからＶａｕｘ＝２Ｖｏｕｔにシフトする。このトポロジの選択の主な理由は、補助ストレージキャパシタＣａｕｘの電力密度を、その定格電圧を高めるが、電圧ストレスをトランジスタに加えないことによって高めることである。倍増実現の別の利点は、共振回路網のより高い特性インピーダンスによって所望の電流（即ち、Ｉｍａｘ）を得られることである。これは、所定のループ抵抗の場合にＧＲＳＣＣのより高い目標効率が得られることを示す。
【００５４】
ＧＲＳＣＣは、本質的に共振であり、ＧＲＳＣＣ出力電流の波形を示す図１３と、ローディング及びアンローディング遷移にＧＲＳＣＣを使用する補助電流波形を示す図１４で分かるように、各サイクルの後にゼロ電流で完全に停止されうる。その結果、公称電流は、１サイクル以内に再開されうる。このゼロ次電流ステップ性能によって、ＧＲＳＣＣを補助電流源ユニットとして使用できる。更に、任意の所望のＶｏｕｔと動作周波数の場合に共振タンク値を決定できるのでスケーラビリティの制限がない。また、ブリッジ構成は、任意の所定のスイッチ上の最大ストレスが約Ｖｏｕｔになることを保証し、これにより、パワートランジスタの小領域要件が可能になる。
【００５５】
本発明の別の実施形態によれば、補助電流源は、図１５に表されたような比較的高いＲＤＳ（ｏｎ）を有する２つのＭＯＳＦＥＴを使用して実現され、ＲｕとＲｄはそれぞれＱ３とＱ４のＭＯＳＦＥＴのＲＤＳ（ｏｎ）抵抗である。この実施形態によれば、入力電圧Ｖｉｎの別のポートが使用されるが、このポートは、Ｖｏｕｔより高いどの電圧源にも接続されうることに注意されたい。この予備ポートを使用して、１つのＭＯＳＦＥＴ（即ち、Ｑ３）が、ローディング遷移中の電流ソーシングのためにＶｉｎとＶｏｕｔの間に接続され、別のＭＯＳＦＥＴ（即ち、Ｑ４）は、アンローディング遷移中の電流シンキングのためにＶｏｕｔとＧＮＤの間に接続される。この構成を使用して得られた電流波形は、図１６に表されたようにＩｍａｘ以上の振幅を有するパルスである。数式４の条件が続く限り、コントローラが所望抵抗と既存抵抗の間の不一致を補償するので、ＭＯＳＦＥＴを大雑把に選択でき、即ち正確なＲＤＳ（ｏｎ）が必須ではないことに注意されたい。
【数４】
2019505161.tif 000008
【００５６】
本発明の更に別の実施形態によれば、補助電流源は、不連続導電モード（ＤＣＭ）で動作する同期バックコンバータを使用して実現される。更に、コンバータは、出力から入力への同期ブーストコンバータとして使用されうる。したがって、このトポロジは、図１７に表されたような電子キャパシタ回路のための双方向補助電流源として使用されてもよく、インダクタＬａｕｘは、Ｑ３及びＱ４と共にＤＣＭバックを表わす。前の実施形態と同様に、この解決策は、Ｖｉｎに接続された追加ポート又はＶｏｕｔより高い任意の電圧源を必要とする。
【００５７】
ローディング遷移の場合、図１８の回路は、電流をＶＯＵＴポートにソースするＤＣＭ内のバックコンバータとして作動する。アンローディング遷移の場合、回路は、ＶＯＵＴポートの電流をシンクするブーストコンバータとして動作する。ここで、補助電流波形は、図１７に表されたように、２Ｉｍａｘ以上のピーク電流を有する三角形である。したがって、ＭＯＳＦＥＴのオンタイムジェネレータＴｏｎは、ローディング及びアンローディング遷移で異なり、数式５によって示される。
【数５】
2019505161.tif 000009
【００５８】
シミュレーション結果
図１９に、ローディング遷移に対応するためにバックコンバータを支援する補助電流源としてＧＲＳＣＣのシミュレーションが表される。バックは、図２０に表されたようにタイプＩＩＩ補償回路網を有するアナログコントローラによって制御された、１２Ｖから５Ｖへのコンバータである。電子キャパシタの比較器の閾値は、出力電圧定常値から±５０ｍＶになるように設定され、ＧＲＳＣＣは、バックコンバータの出力端子に５Ａの電流をソースするように設計される。
【００５９】
０Ａから３．５Ａへのローディング遷移によって、出力電圧が低下しＶｒｅｆ，Ｌと交差し、ｃｍｐＬがトリガされ、ローディング遷移が電子キャパシタによって検出される。過渡応答加速器が活動化され、デューティ比が最大値に飽和され、ＧＲＳＣＣが５Ａをソースする。ｉａｕｘ＋ｉｂｕｃｋ＞ｉｌｏａｄなので、出力電圧が上昇し、Ｖｒｅｆ，Ｍと交差し、ＧＲＳＣＣ電流ソーシングを停止する。この時点で、負荷電流がまだインダクタ電流より高く（ｉｂｕｃｋ）、出力電圧が再び低下し、もう一度Ｖｒｅｆ，Ｌと交差し、ＧＲＳＣＣを再トリガする。出力電圧が上昇した後で、Ｖｒｅｆ，Ｍと２回目に交差するとき、ＧＲＳＣＣ動作が再停止され、インダクタ電流が負荷電流より高く、電荷平衡が達成される。この時点で、遷移の終わりが検出され、過渡応答加速器が非活動化され、補償器のリセット又は更新の必要なしに定常状態動作が再開される。
【００６０】
実験結果
電子キャパシタ概念の動作を有効にし、本発明のプラグアンドプレイ機能を実証するために、Ｔｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓ  Ｉｎｃ．からの３０Ｗ  １２−５Ｖアナログ制御同期バックコンバータの標準品評価モジュール（ＥＶＭ）（ＴＰＳ４００５５）が、既に補償され（タイプＩＩＩスキーム）最適化された電圧調整器として働くように選択された。図１に示されたように、電子キャパシタモジュールが、アドオン回路としてＥＶＭリファレンス設計に接続された。補助回路は、前述されたように６Ａのシンクキング及びソーシング電流機能を有するＧＲＳＣＣによって実現された。遷移抑制ユニットのステートマシンは、Ａｌｔｅｒａ  Ｃｙｃｌｏｎｅ  ＩＶ  ＦＰＧＡ上で実現される。表１は、実験プロトタイプ及び比較器の閾値電圧設定の構成要素値とパラメータを示す。負荷ステップ信号は、コントローラと同期せずにＦＰＧＡによって独立に生成される。
【表１】
2019505161.tif 000010
【００６１】
更に、電圧調整器が、材料の厳密費用を含むリファレンス設計によって規定されたように指定されたことに注意されたい。電子キャパシタの３つのポートは、出力電圧端子（ＶＯＵＴ）、アナログコントローラのＥ／Ａ（ＣＯＭＰ）の出力、及びＧＮＤに接続された。
【００６２】
図２１Ａと図２１Ｂに表された６Ａのローディング遷移は、電子キャパシタの支援がない場合（図２１Ａ）と電子キャパシタの支援がある場合（図２１Ｂ）のバックコンバータの応答を比較するために生成される。電子キャパシタがない場合、出力電圧アンダーシュートが５００ｍＶであり、電子キャパシタの支援がある場合、２５ｍＶの出力電圧アンダーシュートを示すことが分かる。図２２Ａと図２２Ｂは、同じ場合の６Ａアンローディング過渡応答を示す。このとき、電子キャパシタのない出力電圧オバーシュートは、図２２Ａに示されたように２４０ｍＶであり、一方、電子キャパシタのある出力電圧オバーシュートは、図２２Ｂに示されたように合計３０ｍＶになる。システム性能と自動化ＴＳＵ動作の全体像を得るために、図２３に表されたように、連続的な６Ａローディング及びアンローディング過渡応答が、電子キャパシタがある場合とない場合で測定された。電子キャパシタを使用することによって、全遷移時間が、インダクタ電流のスルーレートのみによって限定され、これは、ローディングで８０μｓとアンローディングで３０μｓであり、これに対して、電子キャパシタのないシステムでは、全遷移時間はそれぞれ５００μｓと２７５μｓである。
【００６３】
図２４は、アンローディングイベントの基準電圧Ｖｒｅｆ，Ｈ、Ｖｒｅｆ，Ｍに基づく電子キャパシタ動作の拡大図を示す。電子キャパシタが、出力電圧を２つの閾値の間で維持し、出力電圧がＶｒｅｆ，Ｈと交差したときに電流をシンクし、出力電圧がＶｒｅｆ，Ｍに達したときに動作を停止することが分かる。これにより、電子キャパシタを有するシステムの出力電圧偏差が、比較器の閾値によって決定され、これらの閾値間の差の最小化が、システム内の定常状態の電圧リップルとノイズの関数になる。その結果、負荷遷移の要件によるサイズ決めと対照的に、出力キャパシタンスを、出力電圧リプルの定常仕様に大幅に縮小しサイズ決めできる。
【００６４】
本発明の実施形態を説明図によって述べてきたが、本発明が、特許請求の範囲を超えることなく多くの変形、修正及び適応で実行されうることを理解されよう。
【符号の説明】
【００６５】
１００  電子キャパシタ
１０１  補助電流源
１０２  出力キャパシタ
１０３  過渡応答加速器
１０４  コントローラ
【図１】
2019505161.tif 000011
【図２】
2019505161.tif 000012
【図３】
2019505161.tif 000013
【図４】
2019505161.tif 000014
【図５】
2019505161.tif 000015
【図６】
2019505161.tif 000016
【図７】
2019505161.tif 000017
【図８】
2019505161.tif 000018
【図９】
2019505161.tif 000019
【図１０】
2019505161.tif 000020
【図１１】
2019505161.tif 000021
【図１２ａ】
2019505161.tif 000022
【図１２ｂ】
2019505161.tif 000023
【図１３】
2019505161.tif 000024
【図１４】
2019505161.tif 000025
【図１５】
2019505161.tif 000026
【図１６】
2019505161.tif 000027
【図１７】
2019505161.tif 000028
【図１８】
2019505161.tif 000029
【図１９】
2019505161.tif 000030
【図２０】
2019505161.tif 000031
【図２１Ａ】
2019505161.tif 000032
【図２１Ｂ】
2019505161.tif 000033
【図２２Ａ】
2019505161.tif 000034
【図２２Ｂ】
2019505161.tif 000035
【図２３】
2019505161.tif 000036
【図２４】
2019505161.tif 000037
【国際調査報告】
2019505161.tif 000038
2019505161.tif 000039
2019505161.tif 000040
2019505161.tif 000041
2019505161.tif 000042
2019505161.tif 000043
2019505161.tif 000044