【手続補正書】
【提出日】平成19年2月22日(2007.2.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子装置のノードを電子テスタの端子に結合させるための信号経路であって、
前記ノードと接触するためのプローブと、
前記プローブを前記端子に結合させるための導電経路と
を備えており、前記ノード、前記プローブ、前記端子および前記導電経路が、前記信号経路の周波数応答特性を実質的に最適化するように互いに対する大きさが設定されたインピーダンスをそれぞれ有している、信号経路。
【請求項２】
前記インピーダンスが、前記信号経路と直列のインダクタンスおよび前記信号経路の分路を行うキャパシタンスを含む、請求項１に記載の信号経路。
【請求項３】
前記導電経路が、
前記導電経路の第１の部分を形成する第１の導体を含むプローブカードと、
前記導電経路の第２の部分を形成する第２の導体を含むスペーストランスフォーマと、
前記第１および第２の導体間で信号を伝送するための第３の導体を含むインタポーザと
を備えており、前記インピーダンスが、前記ノードのインピーダンスと、前記第１、第２および第３の導体のインピーダンスとを含む、請求項１に記載の信号経路。
【請求項４】
前記周波数応答特性が、最大通過帯域幅、最大通過帯域平坦性および最大通過帯域出力のうちの１つである、請求項１に記載の信号経路。
【請求項５】
前記信号経路が多極Butterworthフィルタを形成するように前記インピーダンスの大きさが互いに対して設定される、請求項１に記載の信号経路。
【請求項６】
相互接続システムが多極Chebyshevフィルタを形成するように前記インピーダンスの大きさが互いに対して設定される、請求項１に記載の信号経路。
【請求項７】
集積回路（ＩＣ）のノードをＩＣテスタの端子に結合させるための信号経路であって、
前記ＩＣ上に配設された導電パッドであって、前記ノードに結合される導電パッドと、
前記導電パッドと接触するためのプローブと、
前記プローブを前記端子に結合させるための導電手段と
を備えており、前記導電パッド、前記端子および前記導電手段が、前記信号経路の周波数応答特性を実質的に最適化するように互いに対する大きさが設定されたインピーダンスをそれぞれ有している、信号経路。
【請求項８】
前記インピーダンスが、前記信号経路と直列のインダクタンスおよび前記信号経路の分路を行うキャパシタンスを含む、請求項７に記載の信号経路。
【請求項９】
前記導電手段が、前記インピーダンスのうちの１つであるキャパシタンスを有するプリント回路基板のバイアを含む、請求項７に記載の信号経路。
【請求項１０】
前記導電手段が、前記インピーダンスのうちの１つである特性インピーダンスを有するトレースを含む、請求項７に記載の信号経路。
【請求項１１】
前記導電手段が、前記インピーダンスのうちの１つであるインダクタンスを有するバネ接触部を含む、請求項７に記載の信号経路。
【請求項１２】
集積回路（ＩＣ）のノードをＩＣテスタの端子に結合させるための信号経路であって、
前記ＩＣ上に配設された導電パッドであって、前記ノードに結合される導電パッドと、
前記導電パッドと接触するためのプローブと、
前記プローブを前記端子に結合させるための導電手段と
を備えており、
前記導電パッド、前記端子および前記導電手段が、前記信号経路の周波数応答特性を実質的に最適化するように互いに対する大きさが設定されたインピーダンスをそれぞれ有し、
前記導電手段が、
前記インピーダンスのうちの１つであるキャパシタンスを有するプリント回路基板のバイアと、
前記インピーダンスのうちの１つである特性インピーダンスを有するトレースと、
前記インピーダンスのうちの１つであるインダクタンスを有するバネ接触部と
を含む、信号経路。
【請求項１３】
前記導電手段が、
前記信号経路の第１の部分を形成する第１の導体を含むプローブカードと、
前記信号経路の第２の部分を形成する第２の導体を含むスペーストランスフォーマと、
前記第１および第２の導体間で信号を伝送するための第３の導体を含むインタポーザと
を備えており、前記インピーダンスが、前記第１、第２および第３の導体のインピーダンスを含む、請求項７に記載の信号経路。
【請求項１４】
前記周波数応答特性が、最大通過帯域幅、最大通過帯域平坦性および最大通過帯域出力のうちの１つである、請求項７に記載の信号経路。
【請求項１５】
相互接続システムが多極Butterworthフィルタを形成するように前記インピーダンスの大きさが互いに対して設定される、請求項７に記載の信号経路。
【請求項１６】
相互接続システムが多極Chebyshevフィルタを形成するように前記インピーダンスの大きさが互いに対して設定される、請求項７に記載の信号経路。
【請求項１７】
集積回路（ＩＣ）のノードをＩＣテスタの端子に結合する信号経路のインピーダンスの大きさを決定するための方法であって、前記信号経路が、
前記ノードに接続されたボンディングパッドと、
前記ボンディングパッドと接触するプローブと、
前記プローブを前記端子に結合する導電手段と
を備えており、
前記方法が、前記信号経路の周波数応答特性を最適化するように前記ボンディングパッド、前記プローブおよび前記導電手段のインピーダンスを互いに対して調節するステップを含む方法。
【請求項１８】
前記周波数応答特性が、最大通過帯域幅、最大通過帯域平坦性および最大通過帯域出力のうちの１つである、請求項１７に記載の方法。
【請求項１９】
前記信号経路が実質的に多極Butterworthフィルタとして作用するように前記インピーダンスが調節される、請求項１７に記載の方法。
【請求項２０】
前記信号経路が実質的に多極Chebyshevフィルタとして作用するように前記インピーダンスが調節される、請求項１７に記載の方法。
【請求項２１】
ノードを有する集積回路をテストするための装置であって、前記装置は、
端子を有する集積回路テスタであって、前記端子においてテスト信号を生成する、集積回路テスタと、
前記ノードと接触するプローブと、
前記端子を前記プローブに結合する導電経路であって、前記集積回路テストから前記プローブへと前記テスト信号を伝送し、前記ノード、前記端子、前記プローブおよび前記導電経路は信号経路を形成する、導電経路と
を備えており、
前記ノード、前記プローブ、前記端子および前記導電経路は、前記信号経路の周波数応答特性を実質的に最適化するように互いに対する大きさが設定されたインピーダンスをそれぞれ有している、装置。
【請求項２２】
前記インピーダンスが、前記信号経路と直列のインダクタンスおよび前記信号経路の分路を行うキャパシタンスを含む、請求項２１に記載の装置。
【請求項２３】
請求項２１に記載の装置であって、前記導電経路は、
前記導電経路の第１の部分を形成する第１の導体を含むプローブカードと、
前記導電経路の第２の部分を形成する第２の導体を含むスペーストランスフォーマと、
前記第１および第２の導体間で信号を伝送するための第３の導体を含むインタポーザと
を備えており、前記インピーダンスが、前記ノードのインピーダンスと、前記第１、第２および第３の導体のインピーダンスとを含む、装置。
【請求項２４】
前記周波数応答特性が、最大通過帯域幅、最大通過帯域平坦性および最大通過帯域出力のうちの１つである、請求項２１に記載の装置。
【請求項２５】
前記経路が多極Butterworthフィルタを形成するように前記インピーダンスの大きさが互いに対して設定される、請求項２１に記載の装置。
【請求項２６】
前記信号経路が多極Chebyshevフィルタを形成するように前記インピーダンスの大きさが互いに対して設定される、請求項２１に記載の装置。
【請求項２７】
導電パッドを有する集積回路をテストするための装置であって、前記装置は、
前記端子を有する集積回路テスタであって、前記端子においてテスト信号を生成する、集積回路テスタと、
前記導電パッドと接触するプローブと、
前記プローブを前記端子に結合するための導電手段であって、前記端子と前記プローブとの間で前記テスト信号を伝送する、導電手段と
を備えており、
前記導電パッド、前記端子および前記導電手段は信号経路を形成し、
前記導電パッド、前記端子および前記導電手段が、前記信号経路の周波数応答特性を実質的に最適化するように互いに対する大きさが設定されたインピーダンスをそれぞれ有する、装置。
【請求項２８】
前記インピーダンスが、前記信号経路と直列のインダクタンスおよび前記信号経路の分路を行うキャパシタンスを含む、請求項２７に記載の装置。
【請求項２９】
前記導電手段が、前記インピーダンスのうちの１つであるキャパシタンスを有するプリント回路基板のバイアを含む、請求項２７に記載の装置。
【請求項３０】
前記導電手段が、前記インピーダンスのうちの１つである特性インピーダンスを有するトレースを含む、請求項２７に記載の装置。
【請求項３１】
前記導電手段が、前記インピーダンスのうちの１つであるインダクタンスを有するバネ接触部を含む、請求項２７に記載の装置。
【請求項３２】
請求項２７に記載の装置であって、前記導電手段が、
前記インピーダンスのうちの１つであるキャパシタンスを有するプリント回路基板のバイアと、
前記インピーダンスのうちの１つである特性インピーダンスを有するトレースと、
前記インピーダンスのうちの１つであるインダクタンスを有するバネ接触部と
を含む、装置。
【請求項３３】
請求項２７に記載の装置であって、前記導電手段が、
前記導電経路の第１の部分を形成する第１の導体を含むプローブカードと、
前記導電経路の第２の部分を形成する第２の導体を含むスペーストランスフォーマと、
前記第１および第２の導体間で信号を伝送するための第３の導体を含むインタポーザと
を備えており、前記インピーダンスが、前記第１、第２および第３の導体のインピーダンスを含む、装置。
【請求項３４】
前記周波数応答特性が、最大通過帯域幅、最大通過帯域平坦性および最大通過帯域出力のうちの１つである、請求項２７に記載の装置。
【請求項３５】
前記信号経路が多極Butterworthフィルタを形成するように前記インピーダンスの大きさが互いに対して設定される、請求項２７に記載の装置。
【請求項３６】
前記信号経路が多極Chebyshevフィルタを形成するように前記インピーダンスの大きさが互いに対して設定される、請求項２７に記載の装置。
【請求項３７】
導電パッドを有する集積回路をテストするための装置であって、前記装置は、
端子を有する集積回路テスタであって、該端子においてテスト信号を生成する、集積回路テスタと、
前記導電パッドと接触するプローブと、
前記プローブを前記端子に結合させる手段と
を備えており、
前記導電パッド、前記端子および前記導電手段は信号経路を形成し、
前記ノード、前記プローブ、前記結合させる手段は、前記信号経路の周波数応答特性を実質的に最適化するように互いに対する大きさが設定されたインピーダンスをそれぞれ有し、
前記結合させる手段は、前記インピーダンスのうちの１つであるキャパシタンスを有するプリント回路基板のバイアを備える、装置。