(57)【要約】フィルタ（７２）及び電流モードプログラマブル利得増幅器（７４）を含むフィルタ回路（７０）が提供される。フィルタ回路（７０）は、入力信号（ＶＦ＿ＩＮ＋、ＶＦ＿ＩＮ−、）をフィルタリングし、出力信号をもたらすように構成される。フィルタ（７２）には入力信号（ＶＦ＿ＩＮ＋、ＶＦ＿ＩＮ−、）が供給される。フィルタ（７２）は、第１の出力電流信号（ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−）を抽出するように構成された少なくとも１つの電流抽出素子（７３）を含む。電流モードプログラマブル利得増幅器（７４）は、第１の出力電流信号を受信して増幅するように構成され、増幅された電流信号をもたらされ、出力信号が得られる。
2019528649.tif 000002
【特許請求の範囲】
【請求項１】
フィルタ（７２、８１、９１、１００、１４１）及び電流モードプログラマブル利得増幅器（７４、８２、９２、１１０、１２０、１３２）を含むフィルタ回路（７０、８０、９０、１３０、１４０）であって、
前記フィルタ回路（７０、８０、９０、１３０、１４０）は、入力信号（ＶＦ＿ＩＮ＋、ＶＦ＿ＩＮ−、）をフィルタリングし、出力信号（Ｖ＿ＰＧＡ＿ＯＵＴ＋、Ｖ＿ＰＧＡ＿ＯＵＴ−）をもたらすように構成され、
前記フィルタ（７２、８１、９１、１００、１４１）には前記入力信号（ＶＦ＿ＩＮ＋、ＶＦ＿ＩＮ−、）が供給され、
前記フィルタ（７２、８１、９１、１００、１４１）は、第１の出力電流信号（ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−）を抽出するように構成された少なくとも１つの電流抽出素子（７３、９１０ａ、９１０ｂ、９１４ａ、９１４ｂ、１３１４ａ、１３１４ｂ）を含み、
前記電流モードプログラマブル利得増幅器（７４、８２、９２、１１０、１２０、１３２）は、前記第１の出力電流信号（ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−）を受信して増幅するように構成され、増幅された電流信号（ｉｐ＿ｏｕｔ＋、ｉｐ＿ｏｕｔ−）をもたらして前記出力信号（Ｖ＿ＰＧＡ＿ＯＵＴ＋、Ｖ＿ＰＧＡ＿ＯＵＴ−）が得られる、フィルタ回路（７０、８０、９０、１３０、１４０）。
【請求項２】
前記フィルタ回路（７０、８０、９０、１３０、１４０）は、調整可能な周波数応答で前記入力信号（ＶＦ＿ＩＮ＋、ＶＦ＿ＩＮ−、）をフィルタリングするように構成され、
前記フィルタ（７２、８１、９１、１００、１４１）は、前記フィルタ回路（７０、８０、９０、１３０、１４０）の前記周波数応答を調整するように構成された少なくとも１つの調整可能な構成要素を含む、請求項１に記載のフィルタ回路（７０、８０、９０、１３０、１４０）。
【請求項３】
前記フィルタ回路（７０、８０、９０、１３０、１４０）は、調整可能な利得で前記入力信号（ＶＦ＿ＩＮ＋、ＶＦ＿ＩＮ−、）をフィルタリングするように構成され、
前記電流モードプログラマブル利得増幅器（７４、８２、９２、１１０、１２０、１３２）は、前記フィルタ回路（７０、８０、９０、１３０、１４０）の前記利得を調整するように構成された少なくとも１つの調整可能な構成要素を含む、請求項１又は２に記載のフィルタ回路（７０、８０、９０、１３０、１４０）。
【請求項４】
前記増幅された電流信号を前記出力信号（Ｖ＿ＰＧＡ＿ＯＵＴ＋、Ｖ＿ＰＧＡ＿ＯＵＴ−）に変換するように構成された電流−電圧変換器（８３、９３）を含み、前記出力信号（Ｖ＿ＰＧＡ＿ＯＵＴ＋、Ｖ＿ＰＧＡ＿ＯＵＴ−）は電圧モード信号である、請求項１から３のいずれか一項に記載のフィルタ回路（７０、８０、９０、１３０、１４０）。
【請求項５】
前記少なくとも１つの第１の電流抽出素子（７３、９１０ａ、９１０ｂ、９１４ａ、９１４ｂ、１３１４ａ、１３１４ｂ）（ＱＦ＋、ＱＦ−）は、前記第１の出力電流信号（ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−）を抽出するように構成され、前記第１の出力電流信号（ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−）は、前記フィルタ（７２、８１、９１、１００、１４１）の出力電圧信号の関数である、請求項１から４のいずれか一項に記載のフィルタ回路（７０、８０、９０、１３０、１４０）。
【請求項６】
前記フィルタ（９１）はさらに、第２の出力電流信号（Ｉｆ＿ｏｕｔ＿ｒ＋、Ｉｆ＿ｏｕｔ＿ｒ−）を生成するように構成された第２の電流抽出素子（９１０ａ、９１０ｂ）を含み、前記第２の出力電流信号は前記フィルタ（９１）の出力電圧信号（ＶＦ＿ＯＵＴ＋、ＶＦ＿ＯＵＴ）に比例する、請求項１から５のいずれか一項に記載のフィルタ回路（９０）。
【請求項７】
前記電流モードプログラマブル利得増幅器（９２）は、前記第１の出力電流信号（ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−）及び前記第２の出力電流信号（ｉｆ＿ｏｕｔ＿ｒ＋、ｉｆ＿ｏｕｔ＿ｒ−）を受信するように構成され、さらに、
前記第１の出力電流信号（ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−）の第１のミラー出力電流を生成するように構成された第１のカレントミラー素子（９２１、９２２）であり、前記ミラー出力電流の振幅はプログラム可能である、第１のカレントミラー素子（９２１、９２２）と、
前記第２の出力電流信号（ｉｆ＿ｏｕｔ＿ｒ＋、ｉｆ＿ｏｕｔ＿ｒ−）の第２のミラー出力電流信号を生成するように構成された第２のカレントミラー素子（９２０、９２３）であり、前記第２のミラー出力電流の振幅はプログラム可能である、第２のカレントミラー素子（９２０、９２３）と
を含み、
前記電流モードプログラマブル利得増幅器（９２）はさらに、増幅された電流信号（ｉｐ＿ｏｕｔ＋、ｉｐ＿ｏｕｔ−）を生成するために前記第１及び第２のミラー電流出力を加算するように構成される、請求項６に記載のフィルタ回路（９０）。
【請求項８】
比例定数（ｒ２／ｋ）は、前記増幅された電流信号の伝達関数（ｉｐ＿ｏｕｔ＋、ｉｐ＿ｏｕｔ−）中のゼロが、前記電流電圧変換に関連する寄生ポールに等しくなるように選択される、請求項６又は７に記載のフィルタ回路（９０）。
【請求項９】
前記第１の電流抽出素子（９１４ａ、９１４ｂ、１３１４ａ、１３１４ｂ）は、第１の電流抽出トランジスタ（９１４ａ、９１４ｂ、１３１４ａ、１３１４ｂ）を含み、
前記第２の電流抽出素子（９１０ａ、９１０ｂ）は、第２の電流抽出トランジスタ（９１０ａ、９１０ｂ）を含み、
前記第１の電流抽出トランジスタのベースが前記第２の電流抽出トランジスタのベースに接続され、
前記第２の電流抽出トランジスタのエミッタが抵抗素子に接続され、前記抵抗素子の値は前記比例定数を構成する、請求項８に記載のフィルタ回路（９０）。
【請求項１０】
前記入力信号（ＶＦ＿ＩＮ＋、ＶＦ＿ＩＮ−、）は差動信号であり、
前記第１の出力電流信号（ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−）は差動信号であり、
前記フィルタ（７２、８１、９１、１００、１４１）は、差動電流抽出ペアを形成し、前記フィルタ（７２、８１、９１、１００、１４１）から前記第１の出力電流信号を抽出するように構成された２つの電流抽出トランジスタを含み、
前記第１の増幅された電流信号（ｉｐ＿ｏｕｔ＋、ｉｐ＿ｏｕｔ−）は差動信号であり、
前記出力信号（Ｖ＿ＰＧＡ＿ＯＵＴ＋、Ｖ＿ＰＧＡ＿ＯＵＴ−）は差動信号である、請求項１から９のいずれか一項に記載のフィルタ回路（７０、８０、９０、１３０、１４０）。
【請求項１１】
前記第１のカレントミラー素子（９２１、９２２）は第１の制御可能な差動トランジスタペア（９２１、９２２）であり、前記第２のカレントミラー素子（９２１、９２２）は第２の制御可能な差動トランジスタペア（９２１、９２２）であり、前記第１及び前記第２の制御可能な差動トランジスタペア（９２０、９２１、９２２、９２３）は、前記フィルタ回路（７０、８０、９０、１３０、１４０）の利得を調整するように制御可能であり、及び／又は
前記第１の制御可能な差動トランジスタペア（９２１、９２２）及び前記第２の制御可能な差動トランジスタペア（９２０、９２３）は、前記増幅された電流信号を共同で生成するように構成される、請求項７に記載のフィルタ回路（７０、８０、９０、１３０、１４０）。
【請求項１２】
前記電流−電圧変換器（８３、９３）は、前記増幅された電流信号（ｉｐ＿ｏｕｔ＋、ｉｐ＿ｏｕｔ−）を前記出力信号（Ｖ＿ＰＧＡ＿ＯＵＴ＋、Ｖ＿ＰＧＡ＿ＯＵＴ−）に変換するように構成された少なくとも１つの抵抗器（１１４、１２４、８３０、ＲＰＧＡ）を含む、請求項４から１１のいずれか一項に記載のフィルタ回路（７０、８０、９０、１３０、１４０）。
【請求項１３】
前記増幅された電流信号（ｉｐ＿ｏｕｔ＋、ｉｐ＿ｏｕｔ−）及び前記出力信号（ＶＰＧＡ＿ＯＵＴ＋、ＶＰＧＡ＿ＯＵＴ−）は差動信号であり、
前記電流−電圧変換器（８３、９３）は、それぞれ質量に接続された第１の抵抗器及び第２の抵抗器を含み、
前記増幅された電流信号の前記差動成分信号（ｉｐ＿ｏｕｔ＋、ｉｐ＿ｏｕｔ−）はそれぞれ、前記第１の抵抗器及び前記第２の抵抗器の一方に接続され、
前記第１の抵抗器及び前記第２の抵抗器のそれぞれは、前記増幅された電流信号（ｉｐ＿ｏｕｔ＋、ｉｐ＿ｏｕｔ−）のそれぞれの成分を前記出力信号（ＶＰＧＡ＿ＯＵＴ＋、ＶＰＧＡ＿ＯＵＴ−）の対応する成分に変換する、請求項４から１２のいずれか一項に記載のフィルタ回路（７０、８０、９０、１３０、１４０）。
【請求項１４】
前記フィルタ（７２、８１、９１、１００、１４１）は、サレンキーフィルタ又は多重フィードバックフィルタである、請求項４から１３のいずれか一項に記載のフィルタ回路（７０、８０、９０、１３０、１４０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波数信号、特に通信信号をフィルタリングするフィルタに関する。
【背景技術】
【０００２】
ＲＸ部における無線通信の典型的な方式が図１に示される。回路１は、２つの処理経路１６ａ、１６ｂに接続されたミキサ１０を含む。両方の処理経路１６ａ、１６ｂはそれぞれ、ローパスフィルタ１３ａ、１３ｂに接続されているプログラマブル利得増幅器１２ａ、１２ｂに接続された入力処理ネットワーク１１ａ、１１ｂを備える。ローパスフィルタ１３ａ、１３ｂは、それぞれ可変利得増幅器１４ａ、１４ｂに接続され、可変利得増幅器１４ａ、１４ｂはドライバ１５ａ、１５ｂに接続されている。
【０００３】
差動入力信号ＩＮＰ、ＩＮＮがミキサ１０に入力され、局部発振器信号ＬＯ＿Ｉ、ＬＯ＿Ｏと混合されて中間周波数信号がもたらされる。Ｉ成分は第１の処理経路１６ａによって処理され、Ｑ成分は第２の処理経路１６ｂによって処理される。入力ネットワーク１１ａ、１１ｂは整合を実行し、減衰を実行するプログラマブル利得増幅器１２ａ、１２ｂに信号を渡す。ローパスフィルタ１３ａ、１３ｂは、可変利得増幅器１４ａ、１４ｂが可変利得増幅を実行する前にローパスフィルタリング処理を行う。最後に、ドライバ１５ａ、１５ｂは追加の固定利得増幅を実行する。
【０００４】
そのようなシステムでは、ローパスフィルタ１３ａ、１３ｂは有益な信号を選択する。これは、フィルタの動作周波数とＲＸ部の利得を調整するためによく使用される。利得は通常、プログラマブル利得増幅器１２ａ、１２ｂを用いてプログラムされる。
【０００５】
フィルタ１３ａ、１３ｂは他の用途にも使用されることが可能である。高リニアリティが必要な場合、閉ループ方式がＧＭ−Ｃの実装より好ましい。ＲＣフィルタは、それぞれ明白な長所と短所があるサレンキー、バイクワッド、多重フィードバック（ＭＦＢ）の３つのカテゴリに分類される。それらのアーキテクチャ及び設計式は、以下に示される。
【０００６】
図２において、例示的なバイクワッドフィルタ２０が示されている。フィルタ２０は、第１のオペアンプ２４のネガティブ入力に接続された入力抵抗器２１を含む。オペアンプ２４のポジティブ入力は、質量に接続されている。第１のオペアンプ２４の出力は、抵抗器２２と容量２３の並列接続によって第１のオペアンプ２４のネガティブ入力に接続されている。第１のオペアンプ２４の出力はさらに、抵抗器２６によって第２のオペアンプのネガティブ入力に接続されている。第２のオペアンプ２８のポジティブ入力は、質量に接続されている。第２のオペアンプのネガティブ入力は、容量２７によって第２のオペアンプ２８の出力に接続されている。第２のオペアンプ２８の出力はさらにインバータ２９に接続され、インバータ２９はさらに抵抗器２５に接続されており、抵抗器２５はまた、第１のオペアンプ２４のネガティブ入力に接続されている。抵抗器２１はバイクワッドフィルタ２０の入力ポートを形成し、一方で第２のオペアンプ２８の出力はバイクワッドフィルタの出力を形成する。バイクワッドフィルタの方程式、特に伝達関数、動作周波数及び品質係数は、次式で与えられる。
【０００７】
【数１】
2019528649.tif 000003
【０００８】
図３において、サレンキーフィルタが示されている。サレンキーフィルタ３０は、抵抗器３２に接続された抵抗器３１を含み、抵抗器３２はまた、オペアンプ３６のポジティブ入力に接続される。オペアンプ３６のポジティブ入力はさらに、容量３４によって質量に接続される。抵抗器３１、３２の間の接続点はさらに、容量３３によってオペアンプ３６の出力に接続される。オペアンプ３６の出力はさらに、抵抗器３７によってオペアンプのネガティブ入力に接続される。オペアンプ３６のネガティブ入力はさらに、抵抗器３５によって質量に接続されている。抵抗器３１は、サレンキーフィルタ３０の入力を形成し、一方でオペアンプ３６の出力は、サレンキーフィルタ３０の出力を形成する。サレンキーフィルタの方程式は、以下のように与えられる。
【０００９】
【数２】
2019528649.tif 000004
【００１０】
図４において、多重フィードバックフィルタ４０が示されている。多重フィードバックフィルタは、抵抗器４１に接続され、抵抗器４１は抵抗器４３に接続され、抵抗器４３はまた、オペアンプ４６のネガティブ入力に接続されている。抵抗器４１と４３の間の接続点は、容量４２を介して質量に接続され、さらに抵抗器４４を介してオペアンプ４６の出力に接続されている。オペアンプ４６のネガティブ入力はさらに、容量４５によってオペアンプの出力に接続されている。オペアンプ４６のポジティブ入力は、質量に接続されている。第１の抵抗器４１は、多重フィードバックフィルタ４０の入力ポートを形成し、一方でオペアンプ４６の出力は、多重フィードバックフィルタ４０の出力を形成する。多重フィードバックフィルタの方程式は以下に与えられる。
【００１１】
【数３】
2019528649.tif 000005
上記式とトポロジーから、２次の項については以下のようになる。
【００１２】
サレンキーフィルタは、差動モードに対応できない。さらに、利得制御及び周波数調整を実施することは困難である。
【００１３】
バイクワッドフィルタは２つのオペアンプを必要とし、従って大量の電力を消費する。
【００１４】
多重フィードバックフィルタでは、利得制御と周波数調整とを同時に実施することは困難である。
【００１５】
この最後の記述は、ＭＦＢ動作周波数及び品質係数についての先の詳細及び方程式を参照することによって理解が可能である。動作周波数は、Ｒ又はＣを変更することによって調整されることが可能であるが、品質係数Ｑ、即ちフィルタの形状に影響を与えずにフィルタの利得（＝比Ｒ２／Ｒ１）を変えることはできない。従って、ＭＦＢは周波数と利得の同時制御をサポートしておらず、Ｒ２／Ｒ１が変更されると、Ｑもまた自動的に変更される。
【００１６】
この欠点、即ち利得と周波数とを同時に制御することができないということは、以下の図５及び図６に示すように、典型的な無線通信システムにおけるようにプログラマブル利得制御が必要な場合には別個のＰＧＡを使用する必要がある。
【００１７】
図５において、プログラマブル利得増幅器５１及びフィルタ５２を含むフィルタ回路５０が示されている。従って、ここではプログラマブル利得増幅器５１がフィルタ５２の前段に配置されている。また、図６において、フィルタ６１とプログラマブル利得増幅器６２とを含むフィルタ回路６０が示されている。ここでは、フィルタ６１はプログラマブル利得増幅器６２の前段に配置されている。両方の選択肢は、余分のプログラマブル利得増幅器５１、６２が余分な電流を引き込むことと、システム帯域幅を減少させるという共同欠点を有する。
【００１８】
可能な実施形態では、ＬＰＦ及びＰＧＡは、閉ループ電圧モード構造で実施が可能である。この場合、一般的な広帯域幅のオペアンプが使用される。広帯域幅は単極構造によって与えられ、低出力インピーダンスは出力段としてのボルテージフォロアによって与えられる。
【発明の概要】
【００１９】
従って、本発明の目的は、広帯域幅で動作可能でありながら、利得と周波数応答とを同時に制御するフィルタ回路を提供することである。
【００２０】
本目的は、装置に対する請求項１の特徴によって解決される。従属請求項は、更なる発展を含む。
【００２１】
本発明の第１の態様によれば、フィルタ及び電流モードプログラマブル利得増幅器を含むフィルタ回路が提供される。フィルタ回路は、入力信号をフィルタリングし、出力信号をもたらすように構成される。フィルタには入力信号が供給される。フィルタは、第１の出力電流信号を抽出するように構成された少なくとも１つの電流抽出素子を含む。電流モードプログラマブル利得増幅器は、第１の出力電流信号を受信して増幅するように構成され、増幅された電流信号をもたらし、出力信号が得られる。それによって、同時に、それぞれの他のパラメータを不注意に変更することなく、周波数応答及び利得を独立して変更することが可能である。
【００２２】
第１の態様の第１の実装方式によれば、フィルタ回路は、調整可能な周波数応答で入力信号をフィルタリングするように構成され、フィルタは、フィルタ回路の周波数応答を調整するように構成された少なくとも１つの調整可能な構成要素を含む。それにより、周波数応答の特に簡単な調整機能が達成される。
【００２３】
第１の態様の更なる実装方式又は先の実装方式によれば、フィルタ回路は、調整可能な利得で入力信号をフィルタリングするように構成され、電流モードプログラマブル利得増幅器は、フィルタ回路の利得を調整するように構成された少なくとも１つの調整可能な構成要素を含む。それにより、利得の特に簡単な調整機能が達成される。
【００２４】
第１の態様の更なる実装方式又は前述の実装方式によれば、増幅された電流信号を出力信号に変換するように構成された電流−電圧変換器を含み、出力信号は電圧モード信号である。これが、出力信号の非常に簡単な取り扱いを可能にする。
【００２５】
第１の態様の更なる実装方式又は前述の実装方式のいずれかによれば、少なくとも１つの第１の電流抽出素子は、第１の出力電流信号を抽出するように構成され、第１の出力電流信号は、フィルタの出力電圧信号の関数である。これが、フィルタ回路の非常に簡単な構成を可能にする。
【００２６】
第１の態様の更なる実装方式又は前述の実装方式のいずれかによれば、フィルタはさらに、第２の出力電流信号を生成するように構成された第２の電流抽出素子を含み、第２の出力電流信号はフィルタの出力電圧信号に比例する。これが、効率の更なる向上を可能にする。
【００２７】
前述の実装方式の更なる実装方式によれば、電流モードプログラマブル利得増幅器は、第１の出力電流信号及び第２の出力電流信号を受信するように構成され、さらに、第１の出力電流信号の第１のミラー出力電流を生成するように構成された第１のカレントミラー素子であり、ミラー出力電流の振幅はプログラム可能である、第１のカレントミラー素子と、第２の出力電流信号の第２のミラー出力電流信号を生成するように構成された第２のカレントミラー素子であり、第２のミラー出力電流の振幅はプログラム可能である、第２のカレントミラー素子とを含む。電流モードプログラマブル利得増幅器はさらに、増幅された電流信号を生成するために第１及び第２のミラー電流出力を加算するように構成される。これが、増幅された電流信号の簡単な発生を可能にする。
【００２８】
前述の２つの実装方式の更なる実装方式によれば、比例定数は、増幅された電流信号の伝達関数中のゼロが、電流電圧変換に関連する寄生ポールに等しくなるように選択される。それによって、伝達関数における寄生ポールの悪影響を補償することが可能である。
【００２９】
前述の実装方式の更なる実装方式によれば、第１の電流抽出素子は、第１の電流抽出トランジスタを含み、第２の電流抽出素子は、第２の電流抽出トランジスタを含む。第１の電流抽出トランジスタのベースが第２の電流抽出トランジスタのベースに接続される。第２の電流抽出トランジスタのエミッタが抵抗素子に接続され、抵抗素子の値は比例定数を設定する。それによって、回路において比例定数を実装することが非常に簡単にできる。
【００３０】
第１の態様の更なる実装方式又は前述の実装方式のいずれかによれば、入力信号は差動信号であり、第１の出力電流信号は差動信号であり、フィルタは、差動電流抽出ペアを形成し、フィルタから第１の出力電流信号を抽出するように構成された２つの電流抽出トランジスタを含む。第１の増幅された電流信号は従って、差動信号でもあり、出力信号もまた同様である。それによって、フィルタ回路により異なる信号を取り扱うことが可能である。
【００３１】
更なる実装方式によれば、第１のカレントミラー素子は第１の制御可能な差動トランジスタペアであり、第２のカレントミラー素子は第２の制御可能な差動トランジスタペアであり、第１及び第２の制御可能な差動トランジスタペアは、フィルタ回路の利得を調整するように制御可能であり、及び／又は第１の制御可能な差動トランジスタペア及び第２の制御可能な差動トランジスタペアは、増幅された電流信号を共同で生成するように構成される。これが、利得の非常に簡単な制御を可能にする。
【００３２】
前述の実装方式の更なる実装方式によれば、電流−電圧変換器は、増幅された電流信号を出力信号に変換するように構成された少なくとも１つの抵抗器を含む。これが、出力変換器の非常に簡単な実装を可能にする。
【００３３】
前述の実装方式の更なる実装方式によれば、増幅された電流信号及び出力信号は差動信号である。電流−電圧変換器は、それぞれ質量に接続された第１の抵抗器及び第２の抵抗器を含む。増幅された電流信号の差動成分信号はそれぞれ、第１の抵抗器及び第２の抵抗器の一方に接続される。第１の抵抗器及び第２の抵抗器のそれぞれは、増幅された電流信号のそれぞれの成分を出力信号の対応する成分に変換する。これが、異なる信号に対して出力変換器の非常に簡単な実装を可能にする。
【００３４】
第１の態様の更なる実装方式又は前述の実装方式のいずれかによれば、フィルタは、ハイパスフィルタ又はバンドパスフィルタ又はローパスフィルタであり、フィルタは、サレンキーフィルタ又は多重フィードバックフィルタである。これが、フィルタ構造の特に簡単な実装を可能にする。
【００３５】
概して、本願に記載されている全ての構成、装置、要素、ユニット及び手段などは、ソフトウェア又はハードウェア要素、或いはそれらの任意の種類の組み合わせによって実施できることに留意されたい。さらに、装置はプロセッサであってもよく、又はプロセッサを含んでもよく、本願で説明されている要素、ユニット及び手段の機能は、１つ又は複数のプロセッサで実施されてもよい。本願に記載されている様々なエンティティによって実行される全てのステップ、並びに様々なエンティティによって実行されるように説明されている機能は、それぞれのエンティティがそれぞれのステップ及び機能を実行するように適合又は構成されることを意味する。以下の説明又は特定の実施形態において、一般のエンティティによって実行されるべき特定の機能又はステップが、その特定のステップ又は機能を実行するそのエンティティの特定の詳細な要素の説明に反映されていない場合でも、これらの方法及び機能は、ソフトウェア又はハードウェア要素、或いはそれらの任意の種類の組み合わせに関して実施されることができることを当業者は理解するであろう。
【図面の簡単な説明】
【００３６】
本発明は、添付の図面を参照して、本発明の実施形態に関連して以下に詳細に説明される。図面において、
【図１】図１は、例示的な受信機構造を示す。
【図２】図２は、第１の例示的なフィルタ構造である、バイクワッド構造を示す。
【図３】図３は、第２の例示的なフィルタ構造である、サレンキー構造を示す。
【図４】図４は、第３の例示的なフィルタ構造である、ＭＦＢ構造を示す。
【図５】図５は、第１の例示的なフィルタ回路を示す。
【図６】図６は、第２の例示的なフィルタ回路を示す。
【図７】図７は、本発明の第１の態様によるフィルタ回路の第１の実施形態を示す。
【図８】図８は、本発明の第１の態様によるフィルタ回路の第２の実施形態を示す。
【図９】図９は、本発明の第１の態様によるフィルタ回路の第３の実施形態を示す。
【図１０】図１０は、本発明の第１の態様によるフィルタ回路の第４の実施形態の詳細を示す。
【図１１】図１１は、本発明の第１の態様によるフィルタ回路の第５の実施形態の詳細を示す。
【図１２】図１２は、本発明の第１の態様によるフィルタ回路の第６の実施形態の詳細を示す。
【図１３】図１３は、本発明の第１の態様によるフィルタ回路の第７の実施形態を示す。
【発明を実施するための形態】
【００３７】
最初に、根本的な問題及び例示的なフィルタ構造並びにフィルタ回路が図１から図６に従って説明された。以下、図７に従って、本発明の第１の態様に係るフィルタ回路の概略構成について説明する。図８から図１４に従って、本発明の第１の態様のフィルタ回路の異なる実施形態が示されている。異なる図における同様の構成要素及び参照番号は、部分的に省略されている。
【００３８】
図７において、本発明の第１の態様によるフィルタ回路７０が示されている。フィルタ回路７０は、フィルタ７２及び電流モードプログラマブル利得増幅器７４を備える。フィルタ７２は、電流モードプログラマブル利得増幅器７４に接続されている。フィルタはさらに、電流抽出素子７３を備える。
【００３９】
入力信号ＶＦ＿ＩＮ＋、ＶＦ＿ＩＮ−は、フィルタ回路７０、特にフィルタ７２に供給される。入力信号７１のフィルタリング処理は、フィルタ７２によって実行される。電流抽出素子７３は、第１の出力電流ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−及び第２の出力電流ｉｆ＿ｏｕｔ＿ｒ＋、ｉｆ＿ｏｕｔ＿ｒ−をフィルタから抽出し、それを電流モードプログラマブル利得増幅器７４に提供する。それは、第１の出力電流信号ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−を受信して増幅し、増幅電流信号ｉｐ＿ｏｕｔ＋、ｉｐ＿ｏｕｔ−をもたらす。
【００４０】
図８において、本発明の第１の態様によるフィルタ回路８０のより詳細な第２の実施形態が示されている。フィルタ回路８０もまた、互いに接続されたフィルタ８１と電流モードプログラマブル利得増幅器８２とを備える。さらに、フィルタ回路８０は、ここでは、電流モードプログラマブル利得増幅器８２に接続された電流−電圧変換器８３を備える。
【００４１】
特に、フィルタ８１は、フィルタ回路８０の入力端子に接続された抵抗器８１２、８１５を含む電圧モードフィードバックユニット８４を含む。抵抗器８１２、８１５に直列接続されるのは、抵抗器８１３、８１６であり、これらの抵抗器はさらに、オペアンプ８１７のポジティブ及びネガティブ入力に接続されている。オペアンプ８１７のネガティブ出力はさらに、容量８１１によってオペアンプ８１７のポジティブ入力に接続され、抵抗器８１０によって抵抗器８１２に接続されている。オペアンプ８１７のポジティブ出力は、容量８１８によってオペアンプ８１７のネガティブ入力に接続され、抵抗器８１９によって抵抗器８１５に接続されている。また、容量８１４は、抵抗器８１２を抵抗器８１５に接続する。抵抗器８１０、８１２、８１３、８１５、８１６、８１９、容量８１１、８１４、８１８は、電圧モードフィードバックユニット８４を形成している。
【００４２】
オペアンプ８１７は、フィルタ８１から電流を抽出するための多数の出力を含む。特に、４つの信号ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ＿ｒ＋、ｉｆ＿ｏｕｔ−、ｉｆ＿ｏｕｔ＿ｒ−が電流モードプログラマブル利得増幅器８２に供給され、この増幅器が増幅を行い、それによって、電流信号である出力信号ｉｐ＿ｏｕｔ＋、ｉｐ＿ｏｕｔ−を生成する。この電流信号は、容量８３１に並列接続された抵抗器８３０を含む電流−電圧変換器８３に供給される。電流−電圧変換器８３は、出力信号ｉｐ＿ｏｕｔ＋、ｉｐ＿ｏｕｔ−を出力電圧信号Ｖ＿ＰＧＡ＿ＯＵＴ＋、Ｖ＿ＰＧＡ＿ＯＵＴに変換する。
【００４３】
図９において、本発明の第１の態様によるフィルタ回路９０のより詳細な実施形態が示されている。フィルタ回路９０もまた、電流−電圧変換器９３に接続された電流モードプログラマブル利得増幅器９２に接続されたフィルタ９１を含む。
【００４４】
フィルタ９１は、第１の電圧モードフィードバックユニット部９４ａと第２の電圧モードフィードバックユニット部９４ｂとに分離された電圧モードフィードバックユニット９４を備える。電圧モードフィードバックユニット９４は、例えば、図８に示すように構成される。フィルタ９１はさらに、そのベースが電圧モードフィードバックユニット９４に接続されているトランジスタペア９１６ａ、９１６ｂを含む。トランジスタペア９１６ａ、９１６ｂのエミッタは、電流源９１３ａ、９１３ｂに接続され、これらの電流源はまた、質量に接続されている。エミッタはさらに、容量９１７と抵抗器９１８の並列接続によって互いに接続されている。トランジスタ９１６ａ、９１６ｂのコレクタは、電界効果トランジスタペア９１５ａ、９１５ｂに接続されている。電界効果トランジスタ９１５ａ、９１５ｂはさらに、質量に接続され、それぞれのゲートと相互接続されている。トランジスタペア９１５ａ、９１５ｂ、９１６ａ、９１６ｂ、電流源９１９ａ、９１９ｂ、容量９１７及び抵抗器９１８は、図８のオペアンプ８１７を実現する。
【００４５】
さらに、フィルタ９１は、トランジスタ９１４ａ、９１４ｂと、トランジスタ９１４ａ、９１４ｂのエミッタを質量に接続するそれぞれの電流源９１３ａ、９１３ｂとによって形成される第１の電流抽出素子を含む。トランジスタ９１４ａ、９１４ｂのエミッタはさらに、電圧モードフィードバックユニット９４に接続されている。この実施形態では、フィルタ９１は、さらに別のトランジスタペア９１０ａ、９１０ｂからなる第２の電流抽出素子をさらに含み、このトランジスタペアは、それぞれのエミッタによって電流源９１１ａ、９１１ｂに接続されており、これらの電流源は、それぞれ質量に接続されている抵抗器９１２ａ、９１２ｂに並列接続されている。
【００４６】
電圧モードフィードバックユニット９４及びトランジスタペア９１６ａ、９１６ｂが通常のフィルタリング動作を実行している間、トランジスタペア９１４ａ、９１４ｂ及び９１０ａ、９１０ｂによって形成される電流抽出素子は、フィルタリング処理に影響を及ぼさずに出力信号ｉｆ＿ｏｕｔ＿ｒ＋、ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−、ｉｆ＿ｏｕｔ−、ｉｆ＿ｏｕｔ＿ｒ−を抽出する。これは、フィルタを通る電流のカレントミラーとして出力信号を生成する電流抽出素子によって行われる。このミラー動作により、フィルタを通る電流は影響を受けない。それぞれの出力電流ｉｆ＿ｏｕｔ＿ｒ＋、ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−、ｉｆ＿ｏｕｔ＿ｒ−は、それぞれの増幅を実行する電流モードプログラマブル利得増幅器９２に提供される。特に、電流モードプログラマブル利得増幅器９２は、出力信号ｉｆ＿ｏｕｔ＿ｒ＋、ｉｆ＿ｏｕｔ＋、ｉｆ＿ｏｕｔ−、ｉｆ＿ｏｕｔ＿ｒ−のそれぞれに対して差動電界効果トランジスタペア９２０、９２１、９２２、９２３を含む。特に、トランジスタペア９２０は、第１のトランジスタ９２０ａと第２のトランジスタ９２０ｂとを含む。第１のトランジスタ９２０ａは、ダイオード接続されている。第１のトランジスタ９２０ａのゲートは、第２のトランジスタ９２０ｂのゲートに接続されている。トランジスタ９２０ａ、９２０ｂのソースは、質量に接続されている。信号ｉｆ＿ｏｕｔ＿ｒ＋は、トランジスタ９２０ａのドレインに接続されている。第２のトランジスタ９２０ｂによる増幅は制御可能である。第２トランジスタ９２０ｂのドレインは、電流−電圧変換部９３に接続されている。
【００４７】
第２のトランジスタペア９２１は、第１のトランジスタ９２１ａと第２のトランジスタ９２１ｂとを含む。トランジスタ９２１ａ、９２１ｂのソースは、質量に接続されている。トランジスタ９２１ａ、９２１ｂのゲートは互いに接続されている。トランジスタ９２１ｂは、ダイオード接続されている。トランジスタ９２１ｂのドレインは、信号ｉｆ＿ｏｕｔ＋に接続されている。トランジスタ９２１ａのドレインは、電流−電圧変換部９３に接続されている。
【００４８】
トランジスタペア９２２は、第１のトランジスタ９２２ａと第２のトランジスタ９２２ｂとを含み、トランジスタペア９２１と同様に構成され接続されている。トランジスタペア９２２には、出力信号ｉｆ＿ｏｕｔ−が供給され、電流−電圧変換器９３にも接続されている。トランジスタペア９２３は、第１のトランジスタ９２３ａと第２のトランジスタ９２３ｂとを含み、トランジスタペア９２０と同様に構成及び接続されている。トランジスタペア９２３には、出力信号ｉｆ＿ｏｕｔ＿ｒ−が供給され、電流−電圧変換器９３に接続されている。
【００４９】
電流モードプログラマブル利得増幅器９２によって生成される出力信号ｉｐ＿ｏｕｔ＋及びｉｐ＿ｏｕｔ−は、電流−電圧変換を実行する電流−電圧変換器９３に渡され、それによって電圧モード出力信号ｖ＿ｐｇａ＿ｏｕｔ＋、ｖ＿ｐｇａ＿ｏｕｔ−をそれぞれの出力端子で生成する。
【００５０】
図１に示す回路の機能に関して、以下の側面は強調される必要がある。
【００５１】
１）フィルタ９１において、閉ループ構造、例えば、ＭＦＢフィルタは、電圧／電流（Ｖ／Ｃ）モードオペアンプ８１７を使用する。フィードバックループは、４つの生成電流ｉｆ＿ｏｕｔ、ｉｆ＿ｏｕｔ＿ｒ、ポジティブ及びネガティブに対する電流モードである電圧量（ＶＦ＿ＯＵＴ、ＶＡ＿ＩＮ、ＶＦ＿ＩＮ）に関連する。
【００５２】
２）オペアンプ８１７は、入力電圧ＶＦ＿ＩＮ及びフィルタパラメータの関数である４つの異なる電流、ｉｆ＿ｏｕｔ、ｉｆ＿ｏｕｔ＿ｒ、ポジティブ及びネガティブを生成する。電流は、トランジスタペア９２０、９２１、９２２、９２３を用いて生成される。
【００５３】
３）ｉｆ＿ｏｕｔ（ポジティブ及びネガティブ）電流は、電圧フィードバックで動作されるときにオペアンプ８１７によって提供される電流のイメージである。ＭＦＢの場合、伝達関数ＴＦ（ｉｆ＿ｏｕｔ／ＶＦ＿ＯＵＴ）は、その位置がＭＦＢフィルタパラメータの関数であるゼロωｚを有する。
【００５４】
４）トランジスタ９１０ａ、９１０ｂ、９１４ａ、９１４ｂとも呼ばれるＱＲ及びＱＦボルテージフォロワは同一であり、それらのそれぞれのベースが互いに接続されているので、ＶＦ＿ＯＵＴ＿Ｒは、ＶＦ＿ＯＵＴ及び電流ｉｆ＿ｏｕｔ＿ｒ＝ｋ＊ＶＯＵＴ／Ｒ２の正確な複製である。そのような理由のため、ＴＦ（ｉｆ＿ｏｕｔ＿ｒ／ＶＦ＿ＩＮ）＝ｋ＊（１／Ｒ２）＊ＴＦ（ＶＦ＿ＯＵＴ／ＶＦ＿ＩＮ）となる。
【００５５】
５）４つの電流ｉｆ＿ｏｕｔ及びｉｆ＿ｏｕｔ＿ｒが、電流モードＰＧＡ９２によって加算及び処理される。電流利得は、９２０ｂ、９２１ａ、９２２ｂ、９２３ａでもあるプログラマブルトランジスタＭＰＲ、ＭＰＣによって達成される。電流モード動作は、電圧モード方式と比較して最大帯域幅が拡大されることができ、低電源の高度なＣＭＯＳテクノロジに対してより適している。
【００５６】
６）ｉｆ＿ｏｕｔ及びｉｆ＿ｏｕｔ＿ｒを加算すると、ｉｐ＿ｏｕｔとなり、伝達関数ＴＦ（ｉｐ＿ｏｕｔ／ＶＦ＿ＩＮ）は、ｋ及びＭＦＢフィルタパラメータの関数である位置に配置されたゼロωｚｎを有する。
【００５７】
７）ＰＧＡ出力電流ｉｐ＿ｏｕｔは、電流−電圧変換器９３、この場合、単純な抵抗器によって電圧に変換される。電流−電圧変換に関連する寄生容量により、伝達関数ＴＦ（Ｖ＿ＰＧＡ＿ＯＵＴ／ｉｐ＿ｏｕｔ）にポールωｐが導入される。
【００５８】
８）ＭＦＢフィルタパラメータを適切に選択すると、ωｐ＝ωｚｎになるため、ポールゼロ補償が実行され、ＴＦ（Ｖ＿ＯＵＴ＿ＰＧＡ／ＶＦ＿ＩＮ）のＭＦＢ／ＰＧＡ帯域幅を拡張することができる。
【００５９】
提案方式をさらに説明するために、上記ポイントの一部が以下に展開される。
【００６０】
ポイント−３−に関する限り、図１０に示すＭＦＢフィルタを参照すると、以下の方程式は、ｉｆ＿ｏｕｔ（ポジティブ及びネガティブ）がその位置がＭＦＢフィルタパラメータと負荷容量に依存するゼロを追加したＶＦ＿ＯＵＴのイメージであることを示す。図１０には、ＭＦＢフィルタ１００が示されている。この図に示されるＭＦＢフィルタ１００は、図９の電圧モードフィードバックユニット９４及びトランジスタペア９１５ａ、９１５ｂ、９１６ａ、９１６ｂ、容量９１７及び抵抗９１８、並びに電流源９１９ａ、９１９ｂに対応する。
【００６１】
フィルタ１００は、フィルタ１００の入力ポートに接続された抵抗器１０１ａ、１０１ｂを含む。直列接続されているのは、オペアンプ１０６のポジティブ及びネガティブ入力に接続する抵抗器１０３ａ、１０３ｂである。オペアンプ１０６のネガティブ出力は、容量１０５ａによってオペアンプ１０６のポジティブ入力に接続され、抵抗器１０４ａによって抵抗器１０１ａに接続されている。オペアンプ１０６のポジティブ出力は、容量１０５ｂによってオペアンプ１０６のネガティブ入力に接続され、抵抗器１０４ｂによって抵抗器１０１ｂに接続されている。抵抗器１０１ａ、１０１ｂは、更なる容量１０２によって接続されている。オペアンプのポジティブ及びネガティブ出力はさらに、容量１０７によって接続されている。入力信号ＶＦ＿ＩＮと−ＶＦ＿ＩＮは、抵抗器１０１ａ、１０１ｂに供給される。出力信号ＶＦ＿ＯＵＴ及び−ＶＦ＿ＯＵＴは、オペアンプ１０６の出力ポートに供給される。伝達関数、動作周波数、及び品質係数は、次式によって与えられる。
【００６２】
【数４】
2019528649.tif 000006
【００６３】
ポイント−５−に関する限り、電流利得は、９２０ｂ、９２１ａ、９２２ｂ、９２３ａとも呼ばれるプログラマブルトランジスタＭＰＲ、ＭＰＣによって達成される。これは、図１１及び図１２に示すように実施されることができる。
【００６４】
図１１において、図１０の電流モードプログラマブル利得増幅器７４（図７）又は８２（図８）又は９２（図９）に対応する電流モードプログラマブル利得増幅器１２０の詳細な実装が示されている。電流モードプログラマブル利得増幅器１２０は、エミッタが電流源１２５に接続されたトランジスタ１２３を含む。トランジスタ１２３のコレクタは、それぞれのゲートで互いに接続されている第１のトランジスタ１２２ａと第２のトランジスタ１２２ｂとからなる電界効果トランジスタペア１２２のトランジスタ１２２ａのドレインに接続されている。トランジスタ１２２ａはさらに、ダイオード接続されている。トランジスタ１２２ａ、１２２ｂのソースは、第２の電界効果トランジスタペア１２１のトランジスタ１２１ａ、１２１ｂのドレインに接続されている。これらのトランジスタ１２１ａ、１２１ｂのソースは、質量に接続されている。トランジスタ１２１ａのゲートはアースに接続され、一方でトランジスタ１２１ｂのゲートは、アース又は電源電圧に接続されている。さらに、電流モードプログラマブル利得増幅器１２０は、自身のソースで質量と接続され、自身のドレインで更なる電界効果トランジスタ１２２ｃのソースと接続される更なる電界効果トランジスタ１２１ｃを含み、電界効果トランジスタ１２２ｃは、自身のドレインで電界効果トランジスタ１２２ｂのドレインと接続され、また質量に接続されている抵抗器１２４にも接続されている。トランジスタ１２１ｃのゲートは、質量又は電源電圧のいずれかに接続されている。トランジスタ１２２ｃのゲートは、トランジスタ１２３のコレクタに接続されている。トランジスタ１２３のエミッタは電流モードプログラマブル利得増幅器１２０の入力を形成し、一方でトランジスタ１２２ｃ及び１２２ｂのドレインは出力を形成する。
【００６５】
電流利得は、電流ステアリング技術によって達成される。トランジスタ１２１ａ、１２１ｂのゲートは、負荷抵抗器１２４に供給される電流を増減するために０（ＧＮＤ）又は１（ＶＤＤ）に設定することができる。
【００６６】
ポイント−６−に関する限り、ｉｆ＿ｏｕｔとｉｆ＿ｏｕｔ＿ｒが合計され、以下のように増幅される。
【００６７】
【数５】
2019528649.tif 000007
【００６８】
結果の電流Ｉ＿ＰＧＡは、以下のように書き直されることができる。
【００６９】
【数６】
2019528649.tif 000008
【００７０】
これは、伝達関数ＴＦ（ｉｐ＿ｏｕｔ／ＶＦ＿ＩＮ）内のゼロの位置が
−    Ｋ＞０の場合、より高い周波数で移動されることが可能であり、
−    Ｋ＜０の場合、より低い周波数で移動されることが可能である
ことを意味する。
【００７１】
ポイント−７−及び−８−に関する限り、電流−電圧変換は、積ＲＰＧＡ＊ＣＰＧＡに依存するポールωPGAを導入する。
【００７２】
【数７】
2019528649.tif 000009
【００７３】
次式を得るためには、Ｋを適切に選択することによって、ωｚｍゼロの位置は、ωPGAと等しくすることができる。
【００７４】
【数８】
2019528649.tif 000010
【００７５】
従って、電流−電圧変換に関連する寄生ポールは相殺され、電流モードＰＧＡの総合伝達関数は、抵抗比ｋの電圧利得関数と、ＰＧＡの利得を持つフィルタ応答形状を正確に再現するだろう。
【００７６】
【数９】
2019528649.tif 000011
【００７７】
上述の実施形態で説明された提案方式は、以下の利点を有する。
【００７８】
１．周波数と利得を同時に調整することができないというＭＦＢの制限を克服する。
【００７９】
２．電流モードＰＧＡをフィルタに埋め込む。
【００８０】
３．追加のオペアンプを有する分離閉ループＰＧＡの使用を避ける。
【００８１】
４．実装は、フィルタＤＣ電流を再利用しているスタック回路に基づいている（電流実装はダイオードである）。
【００８２】
５．スタック回路は、電流ｉｆ＿ｏｕｔ及びｉｆ＿ｏｕｔ＿ｒを抽出し、それらを電流モードＰＧＡで使用する。
【００８３】
６．電流モード方式の場合、この方式は極端に広い帯域幅を与えることができ、それに関連する帯域幅制限を有する分離電圧モードＰＧＡを回避することを可能にする。
【００８４】
７．帯域幅制限は、関連するポールでの電流−電圧変換によって得られる。このポールは、電流抽出に関連する寄生ゼロによって相殺される可能性がある。
【００８５】
特定の場合には、回路の複雑さを減少することができる。これらの場合の１つでは、フィルタ品質係数Ｑ＞１であり、ゼロωｚは、寄生ポールωｐを相殺するのに望ましい位置にある。この場合、ｉｐ＿ｏｕｔ電流内のゼロの位置を変更するために補助パスｉ＿ｏｕｔ＿ｒを使用する必要はなく、実装は、図１２に示されるように低減されることが可能である。
【００８６】
図では、トランジスタ１３１４ａ、１３１４ｂ及び電流源１３１３ａ及び１３１３ｂによって形成された単一の電流抽出素子のみが存在することが明らかにわかる。また、電流モードプログラマブル利得増幅器１３２は、図９に示すように構成されたトランジスタ１３２１ａ、１３２１ｂ、１３２２ａ、１３２２ｂからなる２つのトランジスタペア１３２１及び１３２２のみを含む。
【００８７】
さらに、図８に示すように、多重フィードバックフィルタを使用する代わりに、図１３に示すように、サレンキーフィルタを使用することもできる。この場合、フィルタ回路１４０は、電圧モードフィードバックユニット１４４を含むサレンキーフィルタ１４１を含む。入力電圧ｖｆ＿ｉｎは、オペアンプ１４１４のポジティブ入力に接続されている更なる抵抗器１４１３に直列接続されている抵抗器１４１２に供給される。オペアンプ１４１４の出力は、容量１４１１を介して第１の抵抗器１４１２に接続され、またオペアンプ１４１４のネガティブ入力に接続されている。また、この場合、単一の電流抽出素子のみを使用することにより出力信号ｉｆ＿ｏｕｔ及びｉｆ＿ｏｕｔ＿ｒが得られることが示されている。
【００８８】
本発明は実施例に限定されない。例示的な実施形態の特徴は、任意の有利な組み合わせで使用することができる。
【００８９】
本発明は、本明細書の様々な実施形態と併せて説明されてきた。しかしながら、開示された実施形態に対する他の変形は、図面、開示内容及び添付の特許請求の範囲の検討により、請求された発明を実施する際に当業者によって理解され達成されることが可能である。請求項において、「備える」という言葉は、他の要素又はステップを排除するものではなく、不定冠詞「ａ」又は「ａｎ」は複数を排除するものではない。単一のプロセッサ又は他のユニットが特許請求の範囲に記載のいくつかの項目の機能を果たし得る。特定の手段が通常異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせが有利に使用されることができないことを示すものではない。コンピュータプログラムは、他のハードウェアと共に、又は他のハードウェアの一部として供給される光記憶媒体又は固体媒体などの適切な媒体に格納／配布されることができるが、インターネット又は他の有線又は無線通信システムを介してなど他の形態でも配布され得る。
【図１】
2019528649.tif 000012
【図２】
2019528649.tif 000013
【図３】
2019528649.tif 000014
【図４】
2019528649.tif 000015
【図５】
2019528649.tif 000016
【図６】
2019528649.tif 000017
【図７】
2019528649.tif 000018
【図８】
2019528649.tif 000019
【図９】
2019528649.tif 000020
【図１０】
2019528649.tif 000021
【図１１】
2019528649.tif 000022
【図１２】
2019528649.tif 000023
【図１３】
2019528649.tif 000024
【手続補正書】
【提出日】平成31年2月26日(2019.2.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
フィルタ及び電流モードプログラマブル利得増幅器を含むフィルタ回路であって、
前記フィルタ回路は、入力信号をフィルタリングし、出力信号をもたらすように構成され、
前記フィルタには前記入力信号が供給され、
前記フィルタは、第１の出力電流信号を抽出するように構成された少なくとも１つの電流抽出素子を含み、
前記電流モードプログラマブル利得増幅器は、前記第１の出力電流信号を受信して増幅するように構成され、増幅された電流信号をもたらして前記出力信号が得られる、フィルタ回路。
【請求項２】
前記フィルタ回路は、調整可能な周波数応答で前記入力信号をフィルタリングするように構成され、
前記フィルタは、前記フィルタ回路の前記周波数応答を調整するように構成された少なくとも１つの調整可能な構成要素を含む、請求項１に記載のフィルタ回路。
【請求項３】
前記フィルタ回路は、調整可能な利得で前記入力信号をフィルタリングするように構成され、
前記電流モードプログラマブル利得増幅器は、前記フィルタ回路の前記利得を調整するように構成された少なくとも１つの調整可能な構成要素を含む、請求項１又は２に記載のフィルタ回路。
【請求項４】
前記増幅された電流信号を前記出力信号に変換するように構成された電流−電圧変換器を含み、前記出力信号は電圧モード信号である、請求項１から３のいずれか一項に記載のフィルタ回路。
【請求項５】
前記少なくとも１つの第１の電流抽出素子は、前記第１の出力電流信号を抽出するように構成され、前記第１の出力電流信号は、前記フィルタの出力電圧信号の関数である、請求項１から４のいずれか一項に記載のフィルタ回路。
【請求項６】
前記フィルタはさらに、第２の出力電流信号を生成するように構成された第２の電流抽出素子を含み、前記第２の出力電流信号は前記フィルタの出力電圧信号に比例する、請求項１から５のいずれか一項に記載のフィルタ回路。
【請求項７】
前記電流モードプログラマブル利得増幅器は、前記第１の出力電流信号及び前記第２の出力電流信号を受信するように構成され、さらに、
前記第１の出力電流信号の第１のミラー出力電流を生成するように構成された第１のカレントミラー素子であり、前記ミラー出力電流の振幅はプログラム可能である、第１のカレントミラー素子と、
前記第２の出力電流信号の第２のミラー出力電流信号を生成するように構成された第２のカレントミラー素子であり、前記第２のミラー出力電流の振幅はプログラム可能である、第２のカレントミラー素子と
を含み、
前記電流モードプログラマブル利得増幅器はさらに、増幅された電流信号を生成するために前記第１及び第２のミラー電流出力を加算するように構成される、請求項６に記載のフィルタ回路。
【請求項８】
比例定数は、前記増幅された電流信号の伝達関数中のゼロが、前記電流電圧変換に関連する寄生ポールに等しくなるように選択される、請求項６又は７に記載のフィルタ回路。
【請求項９】
前記第１の電流抽出素子は、第１の電流抽出トランジスタを含み、
前記第２の電流抽出素子は、第２の電流抽出トランジスタを含み、
前記第１の電流抽出トランジスタのベースが前記第２の電流抽出トランジスタのベースに接続され、
前記第２の電流抽出トランジスタのエミッタが抵抗素子に接続され、前記抵抗素子の値は前記比例定数を構成する、請求項８に記載のフィルタ回路。
【請求項１０】
前記入力信号は差動信号であり、
前記第１の出力電流信号は差動信号であり、
前記フィルタは、差動電流抽出ペアを形成し、前記フィルタから前記第１の出力電流信号を抽出するように構成された２つの電流抽出トランジスタを含み、
前記第１の増幅された電流信号は差動信号であり、
前記出力信号は差動信号である、請求項１から９のいずれか一項に記載のフィルタ回路。
【請求項１１】
前記第１のカレントミラー素子は第１の制御可能な差動トランジスタペアであり、前記第２のカレントミラー素子は第２の制御可能な差動トランジスタペアであり、前記第１及び前記第２の制御可能な差動トランジスタペアは、前記フィルタ回路の利得を調整するように制御可能であり、及び／又は
前記第１の制御可能な差動トランジスタペア及び前記第２の制御可能な差動トランジスタペアは、前記増幅された電流信号を共同で生成するように構成される、請求項７に記載のフィルタ回路。
【請求項１２】
前記電流−電圧変換器は、前記増幅された電流信号を前記出力信号に変換するように構成された少なくとも１つの抵抗器を含む、請求項４から１１のいずれか一項に記載のフィルタ回路。
【請求項１３】
前記増幅された電流信号及び前記出力信号は差動信号であり、
前記電流−電圧変換器は、それぞれ質量に接続された第１の抵抗器及び第２の抵抗器を含み、
前記増幅された電流信号の前記差動成分信号はそれぞれ、前記第１の抵抗器及び前記第２の抵抗器の一方に接続され、
前記第１の抵抗器及び前記第２の抵抗器のそれぞれは、前記増幅された電流信号のそれぞれの成分を前記出力信号の対応する成分に変換する、請求項４から１２のいずれか一項に記載のフィルタ回路。
【請求項１４】
前記フィルタは、サレンキーフィルタ又は多重フィードバックフィルタである、請求項４から１３のいずれか一項に記載のフィルタ回路。
【国際調査報告】
2019528649.tif 000025
2019528649.tif 000026
2019528649.tif 000027