(57)【要約】【課題】余分なメモリ容量や時間を必要とせず、速やかに揮発性メモリの初期化の要否を判定する電子制御装置を提供する。【解決手段】バッテリ１０１からイグニッションスイッチ１０４で開閉する開閉素子１０３ｂと主電源回路１２２を介して給電されて動作するプロセッサ２００と、主電源回路を介して給電されると共にバッテリから副電源回路１２４を介しても常時給電されデータ保持される更新されるデータを一時記憶する揮発性メモリ２００ｂと、バッテリから副電源回路を介して揮発性メモリへ給電が行われた後のスイッチ１０４の１回目のオンを示す初回起動信号を発生する手段２０１，２０２，２０３、２００ｃと、初回起動信号に従って揮発性メモリへ給電が行われた後のスイッチ１０４の１回目のオン時に揮発性メモリの初期化を行う手段２００ｃと、を備えた。【選択図】図２
2006105001.tif 000002
【特許請求の範囲】
【請求項１】
バッテリからイグニッションスイッチによって応動する開閉素子と主電源回路を介して給電されて動作するマイクロプロセッサと、上記主電源回路を介して給電されると共に上記バッテリから副電源回路を介して常時給電され、主電源回路から給電されない状態であっても副電源回路からの給電によりデータが保持される、更新されるデータを一時記憶する揮発性メモリと、を備えた電子制御装置であって、
上記バッテリから上記副電源回路を介して上記揮発性メモリへ給電が行われた後の、上記イグニッションスイッチの１回目のオンであることを示す初回起動信号を発生する初回起動信号発生手段と、
上記初回起動信号に従って、上記揮発性メモリへ給電が行われた後の上記イグニッションスイッチの１回目のオン時に上記揮発性メモリの初期化を行う揮発性メモリ初期化手段と、
を備えたことを特徴とする電子制御装置。
【請求項２】
上記イグニッションスイッチがオンされて上記マイクロプロセッサに上記主電源回路から給電がある状態で、上記バッテリから上記副電源回路を介して上記揮発性メモリへ給電が行われていない時に副電源給電異常信号を発生する副電源給電異常信号発生手段をさらに備えたことを特徴とする請求項１に記載の電子制御装置。
【請求項３】
上記イグニッションスイッチがオンされて上記マイクロプロセッサに上記主電源回路から給電が開始された時に、上記副電源給電異常信号が発生されていれば、上記揮発性メモリ初期化手段を無効にして上記揮発性メモリの初期化を行う第２の揮発性メモリ初期化手段をさらに備えたことを特徴とする請求項２に記載の電子制御装置。
【請求項４】
上記副電源給電異常信号に従い、上記マイクロプロセッサが副電源給電異常と判定した時に、外部に警告を発生する副電源給電異常警告手段をさらに備えたことを特徴とする請求項２に記載の電子制御装置。
【請求項５】
上記副電源給電異常信号に従い、上記マイクロプロセッサが副電源給電異常と判定した時に、これを記憶する副電源給電異常記憶手段をさらに備えたことを特徴とする請求項２に記載の電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば自動車の内燃機関の制御に使用される、データを保持する揮発性のメモリを備えた電子制御装置に関する。
【背景技術】
【０００２】
内燃機関において、燃料噴射量や空気量、点火時期などのデータは、ばらつきや経年劣化により予め設定されているデータとの誤差が生じる。このような誤差は電子制御装置内のマイクロプロセッサによって演算され、演算結果を元に燃料噴射量や空気量等の誤差補正を行っている。そしてこのような誤差補正はマイクロプロセッサによって誤差補正データとして揮発性メモリとしての例えばＲＡＭに記憶され、イグニッションスイッチがオフであってバッテリから主電源回路を介して給電されていない状態であっても、ＲＡＭはバッテリから副電源回路を介して常時給電されているため誤差補正データは保持される。
【０００３】
内燃機関に使用されているアクチュエータやセンサ等の故障状況はマイクロプロセッサにより監視し、故障と判断すると故障データをＲＡＭに記憶する。
【０００４】
電子制御装置に給電するバッテリは劣化等の理由により交換される場合がある。また、ＲＡＭに記憶した故障データを初期化するためにバッテリを取り外すこともある。バッテリから副電源回路を介しての給電が停止された時、給電が停止されている時間によっては消去が不十分な状態となるためＲＡＭに記憶された誤差補正データや故障データは不定値となる。不定値となった誤差補正データや故障データを用いて内燃機関の制御を実施すると、排気ガスの悪化や、ドライバビリティの悪化が発生する。従ってバッテリを再取り付け後に、イグニッションスイッチがオンされる時、マイクロプロセッサでＲＡＭの初期化を行う必要がある。
【０００５】
たとえば、特許文献１では、制御データと、制御データの反転したデータとを１組のデータとしてＲＡＭに記憶し、バッテリからの副電源回路を介しての給電が停止された時、給電が停止されている時間によっては消去が不十分な状態となるため、ＲＡＭに記憶された誤差補正データは不定値となり、制御データと反転データの反転値が等しくならないことを用いてＲＡＭを初期化する条件としている。
【０００６】
【特許文献１】特開平６−２５０９４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のような電子制御装置のＲＡＭの初期化判定条件を用いると、バッテリを取り外した際にＲＡＭに記憶された一部のデータのみが不定値となった場合に、制御データと反転データの反転値が等しくなる可能性があり、ＲＡＭの初期化が行われず、排気ガスの悪化や、ドライバビリティの悪化するような制御データとなっている可能性があった。
【０００８】
また、制御データとともに反転データも記憶する容量が必要となるため、ＲＡＭの必要な記憶容量が２倍になってしまっていた。
【０００９】
また、制御データと反転データの反転値を比較する処理はイグニッションスイッチをオンした後の内燃機関を始動する前に必要なので、ＲＡＭの全領域のデータを比較する必要がある場合もあり、内燃機関が始動可能な状態になるまでに時間を要する場合があった。
【００１０】
この発明は、余分なメモリ容量や時間を必要とせず、速やかに揮発性メモリの初期化の要否を判定する電子制御装置を提供することを目的とする。特に、揮発性メモリへ給電が開始された後の最初のマイクロプロセッサの動作開始時にのみ揮発性メモリの初期化を行うようにしたり、また揮発性メモリへの給電状態に基づき揮発性メモリの初期化の要否を判定するようにした。
【課題を解決するための手段】
【００１１】
この発明は、バッテリからイグニッションスイッチによって応動する開閉素子と主電源回路を介して給電されて動作するマイクロプロセッサと、上記主電源回路を介して給電されると共に上記バッテリから副電源回路を介して常時給電され、主電源回路から給電されない状態であっても副電源回路からの給電によりデータが保持される、更新されるデータを一時記憶する揮発性メモリと、を備えた電子制御装置であって、上記バッテリから上記副電源回路を介して上記揮発性メモリへ給電が行われた後の、上記イグニッションスイッチの１回目のオンであることを示す初回起動信号を発生する初回起動信号発生手段と、上記初回起動信号に従って、上記揮発性メモリへ給電が行われた後の上記イグニッションスイッチの１回目のオン時に上記揮発性メモリの初期化を行う揮発性メモリ初期化手段と、を備えたことを特徴とする電子制御装置にある。
【発明の効果】
【００１２】
この発明では、余分なメモリ容量や時間を必要とせずに、速やかに揮発性メモリの初期化の要否を判定する。特に、揮発性メモリへ給電が開始された後の最初のイグニッションスイッチがオンされてマイクロプロセッサが動作を開始した時にのみ、揮発性メモリの初期化を行うようにしたり、また揮発性メモリへの給電状態に基づき揮発性メモリの初期化の要否を判定したことにより、揮発性メモリの初期化の効率化が図られた。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
図１はこの発明による電子制御装置を設けた内燃機関の制御系の概略構成図である。内燃機関１において、吸気管１３１を介して吸入される空気はエアークリーナ１３０により浄化され、スロットル１３２により空気量が調整される。この吸入される空気量は吸気管１３１内に設置された圧力センサ１１２によって検出される。また、スロットル１３２の開度を検出するスロットル開度センサ１１３と、内燃機関１の回転角を検出する内燃機関回転角検出センサ１１４と、圧力センサ１１２との検出信号が電子制御装置１００に入力され、内燃機関１の状態を認識し、内燃機関１に供給する燃料噴射量を調整する燃料噴射用インジェクタ１２０や点火装置１２１が制御される。
【００１４】
電子制御装置１００は内燃機関１の制御ばらつきを押さえるため、予め記憶しているデータを基に制御ばらつき量の補正データを記憶する機能を有する。また、電子制御装置１００は内燃機関１の状態や、圧力センサ１１２やスロットル開度センサ１１３等のセンサの故障の判定も行なっており、その故障情報や内燃機関１の状態を警告装置１２７やサービス用テスタ１２８を介して外部のユーザ等に伝達する。補正データや故障情報は電子制御装置１００内に保持される。さらに電子制御装置１００は電源リレー１０３やイグニッションスイッチ１０４を介してバッテリ１０１より給電される。電子制御装置１００の符号を付けた各端子は図２のものに対応する。
【００１５】
図２は電子制御装置１００の構成の一例を示すものである。電子制御装置１００にはバッテリ１０１が、このバッテリ１０１から常時給電される副電源端子１０２において接続され、副電源端子１０２は副電源回路１２４とダイオード１２５を介してマイクロプロセッサ２００のＲＡＭ保持電源端子３１１に接続されている。
【００１６】
電子制御装置１００にはまた、バッテリ１０１がイグニッションスイッチ１０４を介して端子４０１において接続され、端子４０１は電流制限抵抗１１１とダイオード１０６とを介してトランジスタ１０９のベースに接続され、トランジスタ１０９のコレクタは端子１０５ａを介して電源リレー１０３の電磁コイル１０３ａの一端に接続されていて、電磁コイル１０３ａの他端はバッテリ１０１に接続されている。トランジスタ１０９のエミッタは接地されている。イグニッションスイッチ１０４をオンすることによりトランジスタ１０９のベースに給電が行われると、電磁コイル１０３ａからトランジスタ１０９のコレクタに電流が流れて、電源リレー１０３の開閉素子１０３ｂはオン(閉じる)する。開閉素子１０３ｂは一端がバッテリ１０１、他端が主電源端子１０５に接続され、主電源端子１０５は主電源回路１２２を介してマイクロプロセッサ２００のＶｃｃ端子に接続され、開閉素子１０３ｂがオンすることでバッテリ１０１からマイクロプロセッサ２００に給電されてマイクロプロセッサ２００は動作を開始する。
【００１７】
また、マイクロプロセッサ２００が正しく動作している時に端子３１２より発生するＷＤ信号により、ウォッチドッグタイマ(ＷＤＴ)回路１０７は”Ｈｉ(Ｈ)”レベルを出力し(OUTE信号)、電流制限抵抗１１０とダイオード１０８を介してトランジスタ１０９のベースに”Ｈｉ”レベル信号が供給される。従って電磁コイル１０３ａからトランジスタ１０９のコレクタに電流が流れて、電源リレー１０３の開閉素子１０３ｂはオンする。従ってマイクロプロセッサ２００が正しく動作していればイグニッションスイッチ１０４がオフされてもマイクロプロセッサ２００への給電は維持される。そしてイグニッションスイッチ１０４がオフになったことを示すイグニッションスイッチ信号がデジタル入力Ｉ／Ｆ(インターフェイス)１１５を介してマイクロプロセッサ２００の端子３１３に入力されると、マイクロプロセッサ２００はイグニッションスイッチ１０４がオフになったことを認識する。そしてマイクロプロセッサ２００のＣＰＵ２００ｃは動作停止処理を行い、動作停止処理終了時にＷＤ信号が停止されてウォッチドッグタイマ(ＷＤＴ)回路１０７の出力が”Ｌｏ(Ｌ)”レベルになると、開閉素子１０３ｂはオフ(開放)して、主電源端子１０５を介しての給電は停止される。
【００１８】
電子制御装置１００はバッテリ１０１とこれにより常時給電される副電源端子１０２でも接続されて、副電源回路１２４とダイオード１２５を介してマイクロプロセッサ２００のＲＡＭ保持電源端子３１１に給電がされていれば、開閉素子１０３ｂの状態に関わらず、補正データや故障情報のような更新される回数の多いデータがマイクロプロセッサ２００内の揮発性メモリとしての例えばＲＡＭ２００ｂに一時記憶される。
【００１９】
主電源回路１２２からマイクロプロセッサ２００のＶｃｃ端子に給電されている場合は、ダイオード１２３を介してＲＡＭ保持電源端子３１１にも給電される。尚、ダイオード１２３、１２５はトランジスタの論理回路などを用いて構成してもよい。また、マイクロプロセッサ２００の内部に示されているＲＡＭ２００ｂは、ＲＡＭ保持電源端子３１１と同様の端子を有するＲＡＭ(破線で示す)をマイクロプロセッサ２００の外部に接続するようにしてもよい。
【００２０】
ラッチ回路２０１(２０１ａ〜２０１ｄ、３００を含む)において、副電源端子１０２に接続された電流制限抵抗２０１ａはトランジスタ２０１ｂのエミッタに接続され、トランジスタ２０１ｂのベースはトランジスタ２０１ｄのコレクタに接続され、トランジスタ２０１ｂのコレクタはトランジスタ２０１ｄのベースに接続され、トランジスタ２０１ｄのベースにはさらに電流制限抵抗２０１ｃが接続され、トランジスタ２０１ｄのエミッタは接地されている。そして電流制限抵抗２０１ｃに給電が行われれば、電流制限抵抗２０１ｃへの給電停止後も、トランジスタ２０１ｂと２０１ｄはオン状態となり、電流制限抵抗２０１ａを介してトランジスタ２０１ｂのエミッタに流れる電流が遮断するまで、トランジスタ２０１ｂとトランジスタ２０１ｄのオン状態を維持し、ラッチポイント３００が”Ｌｏ”レベルに保持される。
【００２１】
ラッチセット回路２０３(２０３ａ〜２０３ｄを含む)において、マイクロプロセッサ２００の端子３１４から出力Ａ３０３が電流制限抵抗２０３ｄを介してトランジスタ２０３ｃのベースに接続され、トランジスタ２０３ｃのコレクタが電流制限抵抗２０３ｂを介してトランジスタ２０３ａのベースに接続され、トランジスタ２０３ｃのエミッタは接地されている。トランジスタ２０３ａのコレクタはラッチ回路２０１の電流制限抵抗２０１ｃに接続され、トランジスタ２０３ａのエミッタは主電源回路１２２に接続されている。マイクロプロセッサ２００の端子３１４からの出力Ａ３０３が”Ｈｉ”レベルを示すとトランジスタ２０３ｃと２０３ａは共にオンし、これにより主電源回路１２２からラッチ回路２０１の電流制限抵抗２０１ｃに給電を行う。
【００２２】
ラッチ回路２０１のトランジスタ２０１ｂのエミッタであるラッチポイント３００は、副電源端子１０２から給電されている時にラッチセット回路２０３により”Ｌｏ”レベルにされれば、副電源端子１０２から給電されている限り”Ｌｏ”レベルを維持する。
【００２３】
判定回路２０２(２０２ａ〜２０２ｄを含む)において、トランジスタ２０２ｃのベースには電流制限抵抗２０２ａを介してラッチ回路２０１のラッチポイント３００が接続され、またトランジスタ２０２ｃのベース−エミッタ間には電圧分圧抵抗２０２ｂが接続され、さらにトランジスタ２０２ｃのエミッタは接地されている。トランジスタ２０２ｃのコレクタは電位固定抵抗２０２ｄの一端およびマイクロプロセッサ２００の入力Ａ３０１の端子３１５に接続されている。また電位固定抵抗２０２ｄの他端は主電源回路１２２に接続されている。そして主電源回路１２２が給電状態でラッチポイント３００が”Ｌｏ”であれば、マイクロプロセッサ２００の入力Ａ３０１は”Ｈｉ”レベルとなり、ラッチポイント３００が”Ｈｉ”であればマイクロプロセッサ２００の入力Ａ３０１は”Ｌｏ”レベルとなる。
【００２４】
バッテリ配線断線検出回路２０４(２０４ａ〜２０４ｃを含む)において、バッテリ１０１が副電源端子１０２を介して電流制限抵抗２０４ａの一端に接続され、電流制限抵抗２０４ａの他端はトランジスタ２０４ｃのベースに接続され、トランジスタ２０４ｃのコレクタはマイクロプロセッサ２００の入力Ｂ３０２が入力される端子３１６と電位固定抵抗２０４ｂの一端とに接続され、電位固定抵抗２０４ｂの他端は主電源回路１２２に接続される。イグニッションスイッチ１０４をオンして主電源回路１２２が給電をしている状態で、バッテリ１０１が副電源端子１０２を介して電流制限抵抗２０４ａに給電している時は、マイクロプロセッサ２００の入力Ｂ３０２は”Ｌｏ”となり、バッテリ１０１が副電源端子１０２を介して電流制限抵抗２０４ａに給電していない時はマイクロプロセッサ２００の入力Ｂ３０２は”Ｈｉ”となり、副電源供給異常が判定できるようになっている。尚、電流制限抵抗２０４ａの接続元は副電源回路１２４とダイオード１２５の間でもかまわない。
【００２５】
さらに外部のスロットル開度センサ１１３、圧力センサ１１２、内燃機関回転角検出センサ１１４が、電子制御装置１００の端子４０２〜４０４、アナログ入力Ｉ／Ｆ１１６、１１７、デジタル入力Ｉ／Ｆ１１８を介してマイクロプロセッサ２００の端子３１７〜３１９にそれぞれに接続され、スロットル開度センサ信号、圧力センサ信号、内燃機関回転角検出センサ信号を入力する(アナログ信号はマイクロプロセッサ２００内でＡ／Ｄ変換されて使用される)。また、外部の燃料噴射用インジェクタ１２０、点火装置１２１、警告装置１２７を、マイクロプロセッサ２００の端子３２０〜３２２からのインジェクション信号出力３０４、点火信号出力３０５、警告信号出力３０６によりそれぞれ、電流制限抵抗１２０ａ、１２１ａ、１２７ａ、トランジスタ１２０ｂ、１２１ｂ、１２７ｂ、電子制御装置１００の端子４０６〜４０８を介して制御する。また、マイクロプロセッサ２００の端子３２３と電子制御装置１００の端子４０９間の通信Ｉ／Ｆ１２８ａを介してサービス用テスタ１２８と通信を行い、さらにマイクロプロセッサ２００の端子３２４には書き換え可能なＲＯＭ１２６が接続されている。
【００２６】
この発明は、バッテリ１０１からイグニッションスイッチ１０４によって応動する開閉素子１０３ｂと主電源回路１２２を介して給電されて動作するマイクロプロセッサ２００と、バッテリ１０１から副電源回路１２４を介して常時給電され、更新される回数の多いデータを一時記憶する不揮発性のＲＡＭ２００ｂとを備え、主電源回路１２２から給電されていない状態であっても副電源回路１２４からの給電によってＲＡＭ２００ｂのデータが保持される電子制御装置１００に関するものである。このような構成の装置の場合、バッテリ１０１が取り外されてしまうと、その間はＲＡＭ２００ｂにおける消去が不十分な状態となることが起こり得る。このような不十分なデータの消去はデータを不確定なものにする。そこでこのような不確定なＲＡＭ２００ｂのデータを制御に用いないようにするために、バッテリ１０１を副電源回路１２４に接続し、ＲＡＭ２００ｂに給電が行われた後のイグニッションスイッチ１０４の１回目のオンと２回目以降のオンとを判別するための初回起動信号(１回目のオンを示す)を発生するようにし、マイクロプロセッサ２００の起動時に、ＲＡＭの初期化を行なうか否かの判定を行うためにこの初回起動信号を用いるようにした。そしてマイクロプロセッサ２００は、ＲＡＭ２００ｂに給電が行われた後のイグニッションスイッチ１０４の１回目のオンであれば、ＲＡＭの初期化を行なうようにした。
【００２７】
初回起動信号の発生に関し、バッテリ１０１が副電源端子１０２に接続されて副電源回路１２４から給電が行われるようになってからイグニッションスイッチ１０４の１回目のオンでは、マイクロプロセッサ２００の入力Ａ３０１は”Ｌｏ”レベルであり、イグニッションスイッチ１０４の１回目のオンの時にマイクロプロセッサ２００によりラッチポイント３００を”Ｌｏ”レベルにさせた後のイグニッションスイッチ１０４の２回目以降のオンでは、マイクロプロセッサ２００の入力Ａ３０１は”Ｈｉ”レベルになり、マイクロプロセッサ２００が、副電源端子１０２からバッテリ１０１により給電が行われてからイグニッションスイッチ１０４の１回目のオンか２回目以降のオンかを、マイクロプロセッサ２００への入力Ａ３０１(初回起動信号)のレベルが異なることにより認識できるようにしたものである。１回目のオンを示す初回起動信号は、入力Ａ３０１が”Ｌｏ”レベルの信号となる。
【００２８】
またこの発明は、イグニッションスイッチ１０４がオンされてマイクロプロセッサ２００に主電源回路１２２から給電がある状態で、バッテリ１０１から副電源回路１２４を介して給電されていない状態(副電源回路１２４にバッテリ１０１が接続されていない状態)を示す副電源給電異常信号を発生するようにし、これに従ってＲＡＭの初期化を行なったり、警告の発生を行ったりする。
【００２９】
副電源給電異常信号の発生に関し、イグニッションスイッチ１０４がオンされて主電源回路１２２が給電をしている状態で、バッテリ１０１が副電源端子１０２を介して電流制限抵抗２０４ａに給電している時(副電源回路１２４にバッテリ１０１が接続された状態)は、マイクロプロセッサ２００の入力Ｂ３０２は”Ｌｏ”レベルとなり、バッテリ１０１が副電源端子１０２を介して電流制限抵抗２０４ａに給電していない時(副電源回路１２４にバッテリ１０１が接続されていない状態)はマイクロプロセッサ２００の入力Ｂ３０２は”Ｈｉ”レベルとなる。副電源回路１２４を介して給電されていない状態(副電源回路１２４にバッテリ１０１が接続されていない状態)を示す副電源給電異常信号は、入力Ｂ３０２が”Ｈｉ”レベルの信号となる。
【００３０】
また初回起動信号は、バッテリ１０１が副電源端子１０２に接続されたことを前提として、その後のイグニッションスイッチ１０４の１回目のオンと２回目以降のオンで異なるレベルの信号となるが、バッテリ１０１が副電源端子１０２に接続されていない状態では判定回路２０２のトランジスタ２０２ｃはオフとなり、マイクロプロセッサ２００の入力Ａ３０１は”Ｈｉ”レベルとなり、２回目以降のオンと判定してしまう。そこで上述の副電源給電異常信号により、バッテリ１０１が副電源端子１０２に接続されていないことがマイクロプロセッサ２００の入力Ｂ３０２の状態により判定できるようにしたため、副電源給電異常と判定した場合は初回起動信号による判定は無効にしてＲＡＭの初期化を行なうようにマイクロプロセッサ２００が判断するようにする。
【００３１】
また副電源給電異常警告は、マイクロプロセッサ２００の警告信号出力３０６と電流制限抵抗１２７ａとトランジスタ１２７ｂにより行われ、マイクロプロセッサ２００が副電源給電異常を判定したとき、電子制御装置１００の外部に設置された警告装置１２７に信号を送り、ユーザに警告を促したり、また、マイクロプロセッサ２００の端子３２４に接続された書き換え可能なＲＯＭ(又は不揮発性ＲＡＭであってもよい)１２６に記憶して、通信Ｉ／Ｆ１２８ａを介して外部のサービス用テスタ１２８に副電源給電異常であることが判るコードを転送する。ＲＯＭ(又は不揮発性ＲＡＭ)１２６は副電源端子１０２に給電されていない状態でもデータを記憶可能なメモリである。
【００３２】
なお、初回起動信号発生手段がラッチ回路２０１と判定回路２０２とラッチセット回路２０３とマイクロプロセッサ２００(ＣＰＵ２００ｃ)で構成され、副電源給電異常信号発生手段がバッテリ配線断線検出回路２０４とマイクロプロセッサ２００(ＣＰＵ２００ｃ)とで構成され、揮発性メモリ初期化手段および第２の揮発性メモリ初期化手段がマイクロプロセッサ２００(ＣＰＵ２００ｃ)で構成され、副電源給電異常警告手段がマイクロプロセッサ２００(ＣＰＵ２００ｃ)と電流制限抵抗１２７ａとトランジスタ１２７ｂと警告装置１２７で構成され、副電源給電異常記憶手段がマイクロプロセッサ２００(ＣＰＵ２００ｃ)とＲＯＭ(又は不揮発性ＲＡＭ)１２６で構成される。
【００３３】
図３はこの発明における電子制御装置のマイクロプロセッサの処理を示すフローチャートであり、イグニッションスイッチ１０４がオフからオンになってマイクロプロセッサ２００にバッテリ１０１から主電源回路１２２を介して給電があり、マイクロプロセッサ２００が動作を開始したタイミングに実行される処理である。
【００３４】
ステップＳ１においてマイクロプロセッサ２００が動作開始となり、ステップＳ２でマイクロプロセッサ２００の入力Ｂ３０２のレベルが”Ｈｉ”レベルと判定された場合には、ステップＳ３でバッテリ１０１から副電源端子１０２に給電されておらず副電源給電異常と判定して、ステップＳ４でＲＡＭ２００ｂの初期化の処理を行う。尚、ステップＳ４の処理後にも、後述のステップＳ８の出力Ａ３０３のレベルを”Ｈｉ”レベルにする処理を実施してもよい。
【００３５】
ステップＳ２において、マイクロプロセッサ２００の入力Ｂ３０２のレベルが”Ｌｏ”レベルと判定された場合には、バッテリ１０１から副電源端子１０２に給電されていると判定して、ステップＳ５に進み、ステップＳ５でマイクロプロセッサ２００の入力Ａ３０１の状態を確認する処理を行い、マイクロプロセッサ２００の入力Ａ３０１のレベルが”Ｌｏ”レベルの場合には、ステップＳ６でイグニッションスイッチ１０４の１回目のオンかつバッテリ１０１から副電源端子１０２に給電されていると判定し、マイクロプロセッサ２００はステップＳ７のＲＡＭ２００ｂの初期化の処理を行なってからステップＳ８に進み、出力Ａ３０３のレベルを”Ｈｉ”レベルにする。また、ステップＳ５でマイクロプロセッサ２００の入力Ａ３０１のレベルが”Ｈｉ”レベルの場合には、ステップＳ９でイグニッションスイッチ１０４の２回目以降のオンかつバッテリ１０１から副電源端子１０２に給電されていると判定する。尚、ステップＳ９の処理後に、ステップＳ８の出力Ａ３０３のレベルを”Ｈｉ”にする処理を実施してもよい。
【００３６】
そしてその後、マイクロプロセッサ２００に主電源回路１２２から給電がある通常の制御時において、ステップＳ１０でマイクロプロセッサ２００の入力Ｂ３０２のレベルが”Ｈｉ”レベルと判定され、バッテリ１０１から副電源端子１０２に給電されていないと判定された場合には、ＲＡＭの初期化は行わずに、ステップＳ１１で副電源給電異常と判定して、警告や異常の記憶を行い、その後に例えば処理を終了する。また、ステップＳ１２でイグニッションスイッチ１０４がオンからオフになったら処理を終了する。
【００３７】
図４にはバッテリからの給電開始時からの電子制御装置の動作タイミングチャート、図５にはＴ４〜Ｔ５，Ｔ８〜Ｔ９，およびＴ１０，Ｔ１３時点でのそれぞれの各信号とマイクロプロセッサの動作の関係図を示す。図４において、給電前、副電源端子１０２および主電源端子１０５は”Ｌｏ”レベル(無給電状態)にあり、マイクロプロセッサ２００は非動作状態、ラッチポイント３００、マイクロプロセッサ２００の入力Ａ３０１、入力Ｂ３０２、出力Ａ３０３はそれぞれ”Ｌｏ”レベルにある。時点Ｔ１は、バッテリ１０１の接続による副電源端子１０２への給電(電圧供給)が開始された状態を示す。これにより副電源端子１０２は”Ｈｉ”レベル(給電状態)になり、これに接続されたラッチポイント３００も”Ｈｉ”レベルになる。
【００３８】
時点Ｔ２は、イグニッションスイッチ１０４がオンされることにより、トランジスタ１０９がオン状態になり電源リレー１０３の開閉素子１０３ｂが閉じ、主電源端子１０５への給電が開始された状態を示す。これにより主電源端子１０５は”Ｈｉ”レベル(給電状態)になる。時点Ｔ３は、主電源回路１２２を介してマイクロプロセッサ２００に給電が行われ、マイクロプロセッサ２００が動作を開始した状態を示す。時点Ｔ４は、マイクロプロセッサ２００の入力Ａ３０１、入力Ｂ３０２が共に”Ｌｏ”レベルであることから、マイクロプロセッサ２００が副電源端子１０２への給電開始後のイグニッションスイッチ１０４の１回目のオンと判定した状態を示す。副電源端子１０２からの”Ｈｉ”レベル信号によりトランジスタ２０２ｃ、２０４ｃが共にオン状態になるため入力Ａ３０１、入力Ｂ３０２は共に”Ｌｏ”レベルのままとなる。
【００３９】
時点Ｔ５は、マイクロプロセッサ２００のＲＡＭ２００ｂを初期化し、マイクロプロセッサ２００の出力Ａ３０３が”Ｈｉ”レベルに設定され、ラッチポイント３００を”Ｌｏ”レベルにすることにより、マイクロプロセッサ２００の入力Ａ３０１が”Ｈｉ”レベルにされる状態を示す。ここでは、マイクロプロセッサ２００は図３のフローチャートのステップＳ２、Ｓ５〜Ｓ８に従い、入力Ｂ３０２、入力Ａ３０１が共に”Ｌｏ”レベルなので、ＲＡＭ２００ｂの初期化、出力Ａ３０３の”Ｈｉ”レベルへの設定を行う。これによりトランジスタ２０３ｃ、２０３ａ、２０１ｄ、２０１ｂかオン状態になり、ラッチポイント３００が”Ｌｏ”レベルにされる。そしてラッチポイント３００が”Ｌｏ”レベルにされたことによりトランジスタ２０２ｃはオフ状態になり入力Ａ３０１が”Ｈｉ”レベルにされる。なおトランジスタ２０１ｂ、２０１ｄによりラッチポイント３００の”Ｌｏ”レベルは副電源端子１０２への給電がなくなるまで保持される。
【００４０】
時点Ｔ６は、イグニッションスイッチ１０４がオフされたことにより開閉素子１０３ｂが開放され主電源端子１０５への給電が停止された状態を示す。ここでは、イグニッションスイッチ１０４がオフされたことにより、このことを示すイグニッションスイッチ信号がデジタル入力Ｉ／Ｆ(インターフェイス)１１５を介してマイクロプロセッサ２００の端子３１３に入力され、マイクロプロセッサ２００がイグニッションスイッチ１０４がオフになったことを認識するとＣＰＵ２００ｃは動作停止処理を行い、動作停止処理終了時にＷＤ信号が停止されてＷＤＴ回路１０７の出力が”Ｌｏ”レベルになるとトランジスタ１０９がオフ状態になり電磁コイル１０３ａの電流が停止され、開閉素子１０３ｂは開放されて主電源端子１０５を介しての給電は停止される。これにより主電源端子１０５は”Ｌｏ”レベル(無給電状態)、マイクロプロセッサ２００は非動作状態、主電源端子１０５に接続された入力Ａ３０１は”Ｌｏ”レベルとなり、出力Ａ３０３も”Ｌｏ”レベルに戻される(図３のステップＳ１２参照)。
【００４１】
時点Ｔ７は、イグニッションスイッチ１０４が再度オンにされ開閉素子１０３ｂが閉じて主電源端子１０５への給電が開始された状態を示す。これにより主電源端子１０５は”Ｈｉ”レベル(給電状態)になり、ラッチポイント３００が”Ｌｏ”レベルなのでトランジスタ２０２ｃはオフ状態にあるため、主電源回路１２２を介して主電源端子１０５に接続された入力Ａ３０１は”Ｈｉ”レベルにされる。時点Ｔ８は、主電源回路１２２を介してマイクロプロセッサ２００が給電されているため、マイクロプロセッサ２００が動作を開始した状態を示す。時点Ｔ９は、マイクロプロセッサ２００の入力Ａ３０１が”Ｈｉ”レベル、入力Ｂ３０２が”Ｌｏ”レベルにあることから、マイクロプロセッサ２００が副電源端子１０２への給電開始後のイグニッションスイッチ１０４の２回目以降のオンと判定した状態を示す。マイクロプロセッサ２００は図３のフローチャートのステップＳ２、Ｓ５、Ｓ９に従い、入力Ａ３０１が”Ｈｉ”レベル、入力Ｂ３０２が”Ｌｏ”レベルなのでＲＡＭ２００ｂの初期化等は行わない。
【００４２】
時点Ｔ１０は、通常の制御中にバッテリ配線の断線等の理由により副電源端子１０２への給電が停止してしまった状態を示す。これにより、副電源端子１０２は”Ｌｏ”レベル(無給電状態)になりトランジスタ２０４ｃがオフ状態になったことにより、入力Ａ３０１、入力Ｂ３０２が共に”Ｈｉ”レベルになり、マイクロプロセッサ２００は副電源給電異常と判定する。但しこの時は、ＲＡＭ初期化判定の後なのでＲＡＭの初期化は行わずに、上述の電子制御装置１００の外部に設置された警告装置１２７に警告信号出力３０６を送り、ユーザに警告を促したり、また、マイクロプロセッサ２００の端子３２４に接続された書き換え可能なＲＯＭ(又は不揮発性ＲＡＭ)１２６に副電源給電異常のデータを記憶して、例えば通信Ｉ／Ｆ１２８ａを介して外部のサービス用テスタ１２８に副電源給電異常であることが判るコードを転送する(図３のステップＳ１０〜Ｓ１１参照)。そして時点Ｔ１１は、イグニッションスイッチ１０４がオフされ開閉素子１０３ｂが開放され主電源端子１０５への給電が停止した状態を示す。これにより副電源端子１０２及び主電源端子１０５が共に”Ｌｏ”レベル(無給電状態)になり、マイクロプロセッサ２００は非動作状態となり、入力Ａ３０１、入力Ｂ３０２及び出力Ａ３０３が全て”Ｌｏ”レベルとなる。
【００４３】
時点Ｔ１２は、イグニッションスイッチ１０４が再びオンされて開閉素子１０３ｂが閉じて主電源端子１０５への給電が開始される状態を示す。副電源端子１０２への給電がなくトランジスタ２０２ｃ、２０４ｃが共にオフ状態なので入力Ａ３０１及び入力Ｂ３０２は共に”Ｈｉ”レベルとなる。そして時点Ｔ１３は、イグニッションスイッチ１０４がオンされてマイクロプロセッサ２００が動作開始したマイクロプロセッサ２００のＲＡＭ初期化判定時なので、マイクロプロセッサ２００が判定を行い、入力Ａ３０１及び入力Ｂ３０２が共に”Ｈｉ”レベルであるので、副電源給電異常と判定しさらにＲＡＭを初期化する状態を示す(図３のステップＳ３〜Ｓ４参照)。
【００４４】
なお図３のステップＳ３においてＲＡＭの初期化と同時に、図３のステップＳ１１と同様に、上述の副電源給電異常に関する警告信号出力３０６を送り、ユーザに警告を促したり、また、ＲＯＭ(又は不揮発性ＲＡＭ)１２６に副電源給電異常のデータを記憶して、外部のサービス用テスタ１２８に副電源給電異常であることが判るコードを転送するようにしてもよい。また、副電源給電異常と判定し、ＲＡＭの初期化を行ったことを、警告信号出力３０６として送り、ユーザに警告を促したり、また、ＲＯＭ(又は不揮発性ＲＡＭ)１２６に副電源給電異常のデータとして記憶して、外部のサービス用テスタ１２８に副電源給電異常であることが判るコードを転送するようにしてもよい。
【００４５】
このように構成することにより、バッテリ１０１を接続した後のイグニッションスイッチ１０４が１回目のオンと２回目以降のオンを速やかに判定して、必要な時にＲＡＭを初期化することができる。また、主電源端子１０５への給電がある時に、副電源端子１０２に給電されているか否かを確実に検出することができる。さらに、イグニッションスイッチ１０４をオンした後に副電源端子１０２に給電されていないときは、イグニッションスイッチ１０４が１回目のオンであるか否かの判定を無効にしてＲＡＭの初期化を行うことで、不定値となったＲＡＭの制御データを使用せずに内燃機関を制御できる。
【００４６】
また、副電源端子１０２に給電されていないことを検知した場合に、副電源端子１０２に給電されていないことによる不確定な誤差補正データや故障データを記憶しているＲＡＭがイグニッションスイッチ１０４をオンする度に初期化されることを異常としてユーザに警告することができる。
【００４７】
また、副電源端子１０２に給電されていないことを検知した場合に、副電源端子１０２に給電されていないことを、給電されていない状態でもデータを記憶するＲＯＭや不揮発性ＲＡＭに記憶させることにより、サービス用テスタなどを介して外部に副電源給電異常を知らせることができる。
【図面の簡単な説明】
【００４８】
【図１】この発明による電子制御装置を設けた内燃機関の制御系の概略構成図である。
【図２】図１の電子制御装置の構成の一例を示す図である。
【図３】この発明による電子制御装置のマイクロプロセッサの処理を示すフローチャートである。
【図４】この発明におけるバッテリからの給電開始時からの電子制御装置の動作タイミングチャートである。
【図５】図４の所定の時点でのそれぞれの各信号とマイクロプロセッサの動作の関係を示す図である。
【符号の説明】
【００４９】
１  内燃機関、１００  電子制御装置、１０１  バッテリ、１０２  副電源端子、１０３  電源リレー、１０３ａ  電磁コイル、１０３ｂ  開閉素子、１０４  イグニッションスイッチ、１０５  主電源端子、１０６，１０８，１２３，１２５  ダイオード、１０７  ウォッチドッグタイマ回路、１０９，１２０ｂ，１２１ｂ，１２７ｂ，２０１ｂ，２０１ｄ，２０２ｃ，２０３ａ，２０３ｃ，２０４ｃ  トランジスタ、１１０，１１１，１２０ａ，１２７ａ，２０１ａ，２０１ｃ，２０２ａ，２０３ｂ，２０３ｄ，２０４ａ  電流制限抵抗、１１２  圧力センサ、１１３  スロットル開度センサ、１１４  内燃機関回転角検出センサ、１１５，１１８  デジタル入力Ｉ／Ｆ、１１６，１１７  アナログ入力Ｉ／Ｆ、１２０  燃料噴射用インジェクタ、１２１  点火装置、１２２  主電源回路、１２４  副電源回路、１２６  書換え可能なＲＯＭ、１２７  警告装置、１２８  サービス用テスタ、１２８ａ  通信インターフェイス、１３０  エアークリーナ、１３１  吸気管、１３２  スロットル、２００  マイクロプロセッサ、２００ａ  ＲＯＭ、２００ｂ  ＲＡＭ、２００ｃ  ＣＰＵ、２０１  ラッチ回路、２０２  判定回路、２０２ｂ  電圧分圧抵抗、２０２ｄ，２０４ｂ  電位固定抵抗、２０３  ラッチセット回路、２０４  バッテリ配線断線検出回路、３００  ラッチポイント、３０１  入力Ａ、３０２  入力Ｂ、３０３  出力Ａ、３０４  インジェクション信号出力、３０５  点火信号出力、３０６  警告信号出力、３１１  ＲＡＭ保持電源端子、３１２〜３２４，４０１〜４０９  端子。
【図１】
2006105001.tif 000003
【図２】
2006105001.tif 000004
【図３】
2006105001.tif 000005
【図４】
2006105001.tif 000006
【図５】
2006105001.tif 000007