【誤訳訂正書】
【提出日】平成19年7月12日(2007.7.12)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
基板上に形成された圧電薄膜共振器であって、
前記圧電薄膜共振器は、
前記基板上に設けられたシード層と、
前記基板に近接し前記シード層に相対した第１表面と、前記基板の表面から遠位に位置する第２表面とを含み、前記シード層の上に堆積された圧電材料の層と、
前記圧電材料の層の前記第１表面と接触している部分を含み、非平面状である第１電極と、
前記圧電材料の層の前記第２表面に接する第２電極と
を備える、圧電薄膜共振器。
【請求項２】
前記第１電極および前記第２電極が、前記圧電材料の層の前記第１表面および前記第２表面に堆積する、請求項１に記載の圧電薄膜共振器。
【請求項３】
前記圧電材料の層が単結晶薄膜である、請求項１に記載の圧電薄膜共振器。
【請求項４】
前記圧電材料の層がＡｌＮである、請求項３に記載の圧電薄膜共振器。
【請求項５】
前記圧電材料の層がＺｎＯである、請求項３に記載の圧電薄膜共振器。
【請求項６】
前記圧電材料の層がｃ軸配向させられた薄膜である、請求項３に記載の圧電薄膜共振器。
【請求項７】
前記圧電材料の層が、
ｃ軸配向した部分と、
ｃ軸配向していない部分と
を備え、
少なくとも前記第１電極の一部分および前記第２電極の一部分が、前記圧電材料の層の前記ｃ軸配向した部分と近接している、請求項１に記載の圧電薄膜共振器。
【請求項８】
前記第１電極が、
第１平面部分と、
第２平面部分と
を備え、
前記第１平面部分および前記第２平面部分が異なる平面に表面をそれぞれ備える、請求項１に記載の圧電薄膜共振器。
【請求項９】
基板にデバイスを形成する方法であって、
前記基板上に第１電極の第１部分を堆積させるステップと、
前記基板および前記第１電極の前記第１部分の一部分の上に、前記基板に近接した第１表面と前記基板から離間した第２表面を備える圧電層を堆積させるステップと、
前記圧電層の前記第２表面に第２電極を配置するステップと、
前記圧電層の下部および前記第１電極の前記一部分の下部にある前記基板の一部分を除去するステップと、
前記圧電層の前記第１表面上および前記第１電極の前記第１部分上に前記第１電極の第２部分を堆積させるステップと
を備える、方法。
【請求項１０】
前記圧電層は単結晶圧電薄膜である、請求項９に記載の方法。
【請求項１１】
前記圧電層の前記第１表面の一部分を除去するステップを更に備える、請求項９に記載の方法。
【請求項１２】
前記第１電極の前記第１部分の一部分を除去するステップを更に備える、請求項１１に記載の方法。
【請求項１３】
前記第１電極の前記第１部分と前記第１電極の前記第２部分とを電気的に接触させるステップを更に備える、請求項９に記載の方法。
【請求項１４】
基板にデバイスを形成する方法であって、
前記基板上に第１電極の第１部分を配置するステップと、
前記基板上および前記第１電極の前記第１部分の一部分の上に対して、前記基板に近接した第１表面と前記基板から離間した第２表面とを備える圧電層を配置するステップと、
前記圧電層の前記第２表面に第２電極を配置するステップと、
前記圧電層の下部および前記第１電極の前記一部分の下部に存在する前記基板の一部分を除去するステップと、
前記圧電層の前記第１表面上に対して、および前記第１電極の前記第１部分上に対して、前記第１電極の前記第２部分を配置するステップと
を備える、方法。
【請求項１５】
前記基板上にシード層を配置するステップを更に備える、請求項１４に記載の方法。
【請求項１６】
前記シード層が非導電性である、請求項１５に記載の方法。
【請求項１７】
前記圧電層の前記第１表面の一部分を除去するステップを更に備える、請求項１４に記載の方法。
【請求項１８】
前記圧電層の下部および前記第１電極の一部分の下部に存在する前記シード層の一部分を除去するステップを更に備える、請求項１５に記載の方法。
【請求項１９】
前記シード層が単結晶シード層である、請求項１５に記載の方法。
【請求項２０】
前記シード層が単結晶圧電薄膜を成長させる事が可能である、請求項１５に記載の方法。
【請求項２１】
前記シード層が導電性である、請求項１５に記載の方法。
【請求項２２】
前記圧電層の前記第１表面の一部分を除去するステップを更に備える、請求項２１に記載の方法。
【請求項２３】
基板にデバイスを形成する方法であって、
前記基板上に誘電体層を堆積するステップと、
前記誘電体層上にシード層を堆積するステップと、
前記誘電体層上に第１電極の第１部分を堆積するステップと、
前記誘電体層上および前記第１電極の前記第１部分の一部分の上に対して、前記基板に近接している第１表面と前記基板から離間している第２表面を備える圧電層を堆積するステップと、
前記圧電層の前記第２表面に第２電極を配置するステップと、
前記圧電層の下部および前記第１電極の前記一部分の下部に存在する前記基板の一部分を除去するステップと、
前記圧電層の下部および前記第１電極の前記一部分の下部に存在する前記誘電体層の一部分を除去するステップと、
前記圧電層の下部および前記第１電極の前記一部分の下部に存在する前記シード層の一部分を除去するステップと、
前記圧電層の第１表面上および前記第１電極の前記第１部分上に対して、前記第１電極の第２部分を堆積するステップと
を備える、方法。
【請求項２４】
前記シード層が非導電性である、請求項２３に記載の方法。
【請求項２５】
前記圧電層の前記第１表面の一部分を除去するステップを更に備える、請求項２４に記載の方法。
【請求項２６】
前記シード層が導電性である、請求項２３に記載の方法。
【請求項２７】
前記圧電層の前記第１表面の一部分を除去するステップを更に備える、請求項２６に記載の方法。
【請求項２８】
前記第１平面部分は、前記基板上に堆積されて形成され、
前記圧電材料の層は、前記基板および前記第１平面部分の一部分の上に堆積されて形成され、
前記第２平面部分は、前記基板の一部分が除去された後に、前記圧電材料の層の前記第１表面および前記第１平面部分に接触させて形成される、請求項８に記載の圧電薄膜共振器。
【請求項２９】
前記圧電材料の層は、前記基板上に第１層を成長させた後、前記第１層上に前記第１層より配向品質が高い第２層を成長させ、さらに前記第１層の一部分を除去することにより形成され、
前記第２平面部分は、前記第１層の一部分が除去された後に、前記圧電材料の層の前記第１表面および前記第１平面部分に接触させて形成される、請求項８に記載の圧電薄膜共振器。
【請求項３０】
前記圧電層を堆積させるステップは、
前記基板および前記第１電極の前記第１部分の一部分の上に、圧電材料を堆積させて第１層を形成するステップと、
前記第１層の上に、圧電材料を堆積させて前記第１層より配向品質が高い第２層を形成するステップと
を有する、請求項９に記載の方法。
【請求項３１】
前記第２層を形成するステップは、圧電材料をｃ軸配向で成長させるステップを含む、請求項３０に記載の方法。
【請求項３２】
前記基板の一部分が除去された後に、前記第１層の一部分を除去するステップをさらに備え、
前記第１電極の前記第２部分を堆積させるステップは、前記第１層上および前記第１電極の前記第１部分上に、前記第１電極の前記第２部分を堆積させるステップを有する、請求項３０に記載の方法。
【請求項３３】
前記圧電層を配置するステップは、前記シード層上に前記圧電層を堆積させるステップを有する、請求項１５に記載の方法。
【請求項３４】
前記第１電極は、
前記シード層の上に形成された第１部分と、
前記シード層に設けられたウィンドウにより露出された前記圧電材料の前記第１表面に前記基板の裏側から堆積される、第２部分と
を備える請求項１に記載の圧電薄膜共振器。
【請求項３５】
基板上に第１電極の第１部分を堆積させるステップと、
前記基板および前記第１電極の前記第１部分の一部分の上に、前記基板に近接した第１表面と前記基板から離間した第２表面を備える圧電層を堆積させるステップと、
前記圧電層の前記第２表面に第２電極を配置するステップと、
前記圧電層の下部および前記第１電極の前記一部分の下部にある前記基板の一部分を除去するステップと、
前記圧電層の前記第１表面上および前記第１電極の前記第１部分上に前記第１電極の第２部分を堆積させるステップと
を備える、方法により製造された圧電薄膜共振器。
【請求項３６】
基板上に第１電極の第１部分を配置するステップと、
前記基板上および前記第１電極の前記第１部分の一部分の上に対して、前記基板に近接した第１表面と前記基板から離間した第２表面とを備える圧電層を配置するステップと、
前記圧電層の前記第２表面に第２電極を配置するステップと、
前記圧電層の下部および前記第１電極の前記一部分の下部に存在する前記基板の一部分を除去するステップと、
前記圧電層の前記第１表面上に対して、および前記第１電極の前記第１部分上に対して、前記第１電極の前記第２部分を配置するステップと
を備える、方法により製造された圧電薄膜共振器。
【請求項３７】
基板上に誘電体層を堆積するステップと、
前記誘電体層上にシード層を堆積するステップと、
前記誘電体層上に第１電極の第１部分を堆積するステップと、
前記誘電体層上および前記第１電極の前記第１部分の一部分の上に対して、前記基板に近接している第１表面と前記基板から離間している第２表面を備える圧電層を堆積するステップと、
前記圧電層の前記第２表面に第２電極を配置するステップと、
前記圧電層の下部および前記第１電極の前記一部分の下部に存在する前記基板の一部分を除去するステップと、
前記圧電層の下部および前記第１電極の前記一部分の下部に存在する前記誘電体層の一部分を除去するステップと、
前記圧電層の下部および前記第１電極の前記一部分の下部に存在する前記シード層の一部分を除去するステップと、
前記圧電層の第１表面上および前記第１電極の前記第１部分上に対して、前記第１電極の第２部分を堆積するステップと
を備える、方法により製造された圧電薄膜共振器。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【発明の詳細な説明】
【発明の名称】高いＱ値および低い挿入損のＦＢＡＲを達成するための構造および製作の手順
【技術分野】
【０００１】
本発明は、圧電薄膜共振器（「ＦＢＡＲ」）構造の形成に関する。より詳細には、本発明は、高いＱ値および低い挿入損の圧電薄膜共振器用の構造を形成する方法に関する。
【背景技術】
【０００２】
いくつかの実例において、無線周波数フロントエンド・フィルタを提供することが望まれる。従来のセラミックフィルタおよびＳＡＷフィルタが、フロントエンド無線周波フィルタとして使用されて来た。ＳＡＷフィルタは、２．４ギガヘルツ（ＧＨｚ）以上の周波数において過度の挿入損を持ち始めるという点で問題がある。セラミックフィルタはサイズが大きすぎて、周波数が上昇するにつれて製作するのが困難になる。なお、本出願の国際調査、又は対応米国出願の米国での審査において、下記の特許文献が発見されている。
【特許文献１】欧州特許第１０７３１９８号明細書
【特許文献２】米国特許第５７４７８５７号明細書
【特許文献３】米国特許第５８８４３７８号明細書
【特許文献４】米国特許第６３４９４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００３】
基本的なＦＢＡＲデバイス１００が、図１において概略的に示される。ＦＢＡＲデバイス１００は、基板１１０の水平面上に形成される。第１金属層１２０が基板１１０に配置され、続いて、圧電層１３０が金属層１２０の上に配置される。圧電層はＺｎＯ、ＡＩＮ、ＰＺＴ、他の圧電材料であって良い。第２金属層１２２が圧電層１３０上に配置される。第１金属層１２０は第１電極１２０として動作し、第２金属層１２２は第２電極１２２として機能する。第１電極１２０、圧電層１３０および第２電極１２２が、スタック１４０を形成する。スタック１４０の背後または下部の基板１１０の一部分が、背面バルク・シリコン・エッチングを用いて取り除かれる。背面バルク・シリコン・エッチングは、ディープ・トレンチ・リアクティブ・イオン・エッチング、またはＫＯＨ、ＴＭＡＨおよびＥＤＰのような結晶学的な配向依存のエッチング作用を使用して行なわれる。背面バルク・シリコン・エッチングによって、基板１１０中に開口部１５０が生成される。基板中の開口部１５０上に位置し、第１電極１２０と第２電極１２２の間に挟まれた水平に位置した圧電層１３０の構造が形成される。ＦＢＡＲは、水平基板の開口部の上に懸架された薄膜デバイスである。
【０００４】
図２は、圧電薄膜共振器１００を備える電気回路２００の概略を示す。電気回路２００は、無線周波数「ＲＦ」電圧源２１０を備える。高周波電圧源２１０は導線２２０によって第１電極１２０に接続され、第２導電体２２２によって第２電極１２２に接続される。共振周波数の高周波電圧が印加される場合、全スタック１４０はＺ方向「ｄ３３」モードで自由に共振する事が出来る。共振周波数は、図２中における文字「ｄ」即ち寸法「ｄ」によって指示される薄膜の厚さ即ち圧電層１３０の厚さによって決定される。共振周波数は次の式によって決定される。
【０００５】
【数１】
2006503448.tif 000001
【０００６】
ここで、ｆ０＝共振周波数、Ｖ＝圧電層の音速、ｄ＝圧電層の厚さである。図１および図２に示された構造は、共振器またはフィルタのいずれかとして使用する事が可能である事に注目されたい。ＦＢＡＲを形成するために、ＺｎＯやＡｌＮのような圧電薄膜が、活物質として使用される。縦圧電係数および音響損失係数のようなこれらの薄膜の材料特性は、共振器の性能のための主要パラメーターである。重要な性能要因として、Ｑ係数、挿入損および電気的／機械的な接続のような要因が含まれる。現在、ＦＢＡＲを製造する際に、反応スパッタリングを使用して圧電薄膜が金属電極に堆積する。生成された薄膜は、ｃ軸組織配向に対して多結晶である。換言すれば、ｃ軸は基板に対して垂直である。この処理手順はいくつかの問題を有する。
【０００７】
ＦＢＡＲは、２つの電極間に挟まれた圧電層として形成される。ＦＢＡＲの電気出力のために、頂部および底部の電極が必要であり、従って、底部の電極が必要である。ＦＢＡＲ用の圧電薄膜の蒸着を開始する層即ちシード層が、導電材料に制限されてしまう。高品質あるいは単結晶の圧電薄膜を生成し得る他の非導電性の材料あるいは単結晶材料は、従来のＦＢＡＲ製作技術を用いた際にはシード層として使用する事が出来ない。
【０００８】
圧電薄膜が導電性を有する金属上にスパッタリングされる場合、スパッタリングされた薄膜のおよそ０．０５μｍの第１層は、通常は部分的に発達した組織を有する多結晶の材料から成る。この第１層の圧電効果は低品質である。これによって、薄膜全体の品質が低下する。これは、約０．２μｍ厚さの圧電薄膜を有する１０ＧＨｚ以上の共振周波数を有する高周波ＦＢＡＲの性能に関して問題となる。
【０００９】
従って、単結晶圧電薄膜によるＦＢＡＲデバイスおよびＦＢＡＲデバイスの製造方法の必要性が存在する。良好な性能品質を有し、高導電性の電極以外のシード層を使用するＦＢＡＲデバイスを製造する方法の必要性が更に存在する。多結晶であり得、低品質の圧電効果を有し得るスパッタリングされた圧電材料の第１層を除去し得るような製造技術の必要性が更に存在する。
【発明を実施するための最良の形態】
【００１０】
本発明は、添付の特許請求の範囲によって具体的に示される。しかしながら、本発明についてのより完全な理解は、図面に関連して詳細な説明が考慮された時に導出され得る。図面の全体にわたって、同様の参照番号は同様の品目を参照する。
【００１１】
本願明細書において開示される説明は、本発明の様々な実施形態を例示するものであり、この種の説明は如何なる方法においても本発明を制限するものとして解釈されることを目的としない。
【００１２】
本発明の圧電薄膜共振器「ＦＢＡＲ」の幾つかの実施形態のうちの１つを製作するために使用される様々な工程段階が、図３ａ〜図２２ｂに示される。
【００１３】
本発明の一実施形態が、図３ａ〜図７ｂを参照して議論される。図３ａおよび図３ｂは、単結晶シード層３１０および誘電体層３２０を備える単結晶基板３００の平面図および側面図である。第１電極４００の第１部分が、シード層３１０の一部分および誘電体層３２０の一部分の上に形成される。単結晶基板３００はケイ素あるいは炭化ケイ素（Ｓｉ、またはＳｉＣ）であって良い。単結晶圧電薄膜の成長を促進するために、単結晶シード層３１０が必要となる。単結晶基板３００が単結晶圧電薄膜の成長を促進する事が出来る場合、単結晶シード層３１０が必ずしも必要ではない事を理解されたい。誘電体層３２０は、シード層３１０との金属反応または基板３００との金属反応を隔離または防止するために必要である。誘電体層３２０はウィンドウ３２２を開けるためにパターン化される。単結晶シード層３１０の露出した一部分上で圧電薄膜が成長する事が出来るように、ウィンドウは単結晶シード層３１０を露出する。ウィンドウ３２２が誘電体層３２０中に形成された後、第１電極４００の第１部分が形成され、これがウィンドウ３２２内の単結晶シード層３１０の一部分をカバーし、結果的に、誘電体層３２０の一部分をもカバーする。第１電極４００の第１部分は、埋設された金属トレースと称されても良く、図７ａおよび図７ｂを参照して議論されるようにデバイスとの電気的な接触を行なうために使用される。
【００１４】
図４ａおよび図４ｂはそれぞれ、圧電薄膜４１０および第２電極４２０が堆積した後の基板３００を示す平面図および側面図である。先ず、単結晶圧電薄膜４１０が堆積されてパターン化され、単結晶シード層３１０が露出しているウィンドウ３２２内に堆積されるようにする。単結晶圧電薄膜４１０は、単結晶シード層３１０に接触して形成される第１表面４１２を備える。単結晶圧電薄膜４１０の第１表面は基板３００の直近に存在する。単結晶圧電薄膜４１０は、単結晶基板３００から遠位に存在する第２表面４１４を更に備える。
【００１５】
圧電薄膜４１０が形成されパターン化された後、第２電極４２０が堆積されパターン化される。第２電極４２０は第１部分４２２および第２部分４２４を備える。第２部分４２４は、圧電結晶４１０の第２表面４１４上に堆積する。第２電極４２０の第１部分４２２は誘電体層３２０上に堆積し、第２電極４２０の第２部分４２４と電気的に接触している。換言すれば、第２電極４２０の第１部分は電気コンタクト・パッド、および圧電薄膜４１０の側壁に堆積する一部分を備える。第２電極４２０の第１部分４２２は、第１部分が第２電極４２０の第２部分４２４と電気的に接触しているように、圧電結晶４１０の第２表面４１４に残される一部分を備える。第２電極４２０は、形成されたＦＢＡＲデバイスの頂部電極と称されても良い。
【００１６】
図５ａおよび図５ｂはそれぞれ、圧電層およびシード層３１０の下部の基板材料の一部分が除去された後の基板３００の平面図および側面図である。基板３００の一部分を除去する事によって、基板の裏側の開口部５００が生成される。除去される基板材料３００は、最終的なＦＢＡＲデバイスの作用面積よりは小さい基板３００の一部分に対応する。基板材料はディープ・トレンチ・リアクティブ・イオン・エッチング（ＤＲＩＥ）を使用して除去される。ＤＲＩＥのエッチング・プロファイルは、第１傾斜側壁５０２および第２傾斜側壁５０４を生成するために、ネガティブ側に調節される。
【００１７】
図６ａおよび図６ｂは圧電薄膜４１０の下部のシード層３１０の一部分が除去された後の基板を示す。単結晶シード層３１０は、基板材料３００がウェーハの裏側から取り除かれた際に形成されたエッチング済みのＤＲＩＥウィンドウ即ち開口部５００を通ってウェーハの裏からエッチングされる。単結晶シード層３１０を除去するためのエッチング作用は自己制御され、終点検出によって圧電層４１０上において停止する。より具体的には、結晶シード層３１０を除去するためのエッチング作用は、圧電層４１０の第１表面４１２において、あるいはその近傍において停止する。単結晶シード層３１０を除去するエッチング作用によって、基板の裏側に沿って圧電層４１０および特に表面４１２が露出する。このエッチング作用は、単結晶シード層３１０によって画定され、基板３００の裏側において圧電結晶４１０の表面４１２を露出する第２ウィンドウ６００を形成する、と言う事が出来る。
【００１８】
図７ａおよび図７ｂは、第１電極の第２部分７００が圧電薄膜４１０の第１表面４１２に堆積した後の基板の平面図および側面図を示す。底部の電極金属はウェーハの裏側から堆積する。ウェーハまたは基板の３００の裏側からの金属の堆積によって、第１電極の第２部分７００が生成される。図７ｂにおける金属層７１０および７１２によって示されるように、基板３００の後部側面も金属化される。第２電極７００は、第１電極４００の第１部分、即ち埋設された金属トレースと称される部分と電気的に接触する。開口部５００の側壁上に堆積された金属が存在しない事に注目されたい。開口部５００が生成された際、ＤＲＩＥは傾斜側壁５０２および５０４を生成するために、ネガティブ側に調節された。第１電極の第２部分７００を形成する金属層が堆積される場合、側壁が傾斜していることによって、側壁５０２、５０４上へ金属が堆積される事が防がれる。これによって、すべてのバルク・シリコン基板３００上に連続的に金属層が堆積する事を防ぎ、圧電薄膜４１０の第１表面４１２の殆どをカバーする独立した電極７００が提供される。第１電極の第１部分４００および第１電極の第２部分７００が第１電極を形成する事に注目されたい。通常、第１電極の第１部分４００と第２部分７００との間が適切に電気的に接続されるように、第１電極の第２部分７００は、第１電極の第１部分４００と一定の範囲でオーバーラップする。図示されるように、オーバーラップされる範囲は約１０マイクロメートルである。
【００１９】
ここで、図８ａ〜１２ｂへと移り、高いＱ値および低い挿入損を有するＦＢＡＲを形成するための他の実施形態および方法が議論される。第２実施形態において、圧電薄膜の堆積を非導電性のシード層を使用することによって可能にする製作手順が議論される。図８ａおよび図８ｂはそれぞれ、非導電性のシード層８１０および第１電極１２００（第１電極の全体は図１２ｂに示される）の第１部分１２１０を有する基板８００の平面図および側面図である。シード層８１０は、シード層８１０への堆積の際に高品質の圧電薄膜をもたらし得る任意の非導電性の材料で有り得る。好都合にも、基板８００上で使用される特定のシード層８１０は、導電材料に制限されていない。従って、シード層８１０はシード層で成長する圧電薄膜即ち圧電層の特定の品質を最適化するために選択される事が出来る。金属層はシード層の上に堆積されてパターン化される。金属層は、第１電極即ち底部電極コンタクトの第１部分１２１０を形成する。金属層１２１０は、埋設された金属トレースと称されて良く、第１部分１２１４および第２部分１２１６を備える。第２部分１２１６は電気的なコンタクト・パッドである。
【００２０】
図９ａおよび図９ｂは、圧電薄膜９１０がシード層８１０に堆積された後、および第２電極９２０がシード層および圧電薄膜上に堆積されパターン化された後の基板８００の平面図および側面図である。単結晶圧電薄膜９１０は、シード層８１０上に堆積し、パターン化される。シード層８１０は、シード層上の高品質圧電薄膜の堆積を引き起こすような任意の非導電性の材料である。圧電薄膜９１０は、基板８００に近接している第１表面９１２を備える。第１の表面９１２は、シード層８１０と物理的に接触するか、もしくはシード層８１０と相対する。圧電薄膜９１２は、基板８００から離間した第２表面９１４を備える。第２電極９２０は、第１部分９２２および第２部分９２４を備える。第２部分９２４は、圧電薄膜９１０の第２表面９１４上に堆積する。第２部分９２４は、圧電薄膜即ち圧電層９１０の表面９１４の殆どをカバーする。第２電極９２０の第１部分９２２は、パッド９１６および電気トレース９１８を備える。電気トレース９１８は、パッド９１６および第２電極の第２部分９２４とを電気的に接続する。従って、トレース９１８は、圧電層９１０の第２表面９１４に堆積する部分を備える。トレース９１８は、圧電薄膜９１０の側壁即ち垂直の表面に更に堆積する。頂部の電極即ち第２電極９２０は、第１部分９２２および第２部分９２４を形成するために堆積し、続いてパターン化される。
【００２１】
図１０ａおよび図１０ｂは、圧電薄膜９１０の下部の基板材料の一部分が除去された後の基板８００を示す。図１０ｂに最も良好に示されるように、圧電薄膜９１０の下部のシリコン基板は、ディープ・トレンチ・リアクティブ・イオン・エッチング（ＤＲＩＥ）を使用して除去される。基板８００の裏側からシリコン基板８００の一部分を取り除くことによって、開口部１０００が生成される。開口部１０００をＤＲＩＥエッチング・ウィンドウと名付けても良い。ＤＲＩＥウィンドウ即ち開口部１０００のエッチング作用プロファイルはネガティブ側に調節される。開口部即ちＤＲＩＥウィンドウ１０００のエッチング作用プロファイルがネガティブ側であることによって、第１傾斜側壁１００２および第２傾斜側壁１００４が生成される。
【００２２】
図１１ａおよび１１ｂは、圧電材料の下部の、即ち圧電薄膜９１０の下部のシード層の一部分が除去された後の基板即ちデバイスを示す。非導電性のシード層８１０は、エッチング済みのＤＲＩＥウィンドウ即ち開口部１０００を通って基板の裏側からエッチングされる、即ち取り除かれる。エッチング作用は自己制御され、終点検出によって圧電層９１０上において有効に停止する。具体的には、圧電層即ち圧電薄膜９１０の第１表面９１２上、あるいはその近傍でエッチング作用が停止する。非導電性のシード層８１０を除去する裏側のエッチング作用の結果として、シード層８１０中に開口部１１００が形成される。開口部１１００によって、第１電極の第１部分１２１０の一部分１２１４の一部と同様に、圧電薄膜即ち圧電層９１０の表面９１２が露出する。
【００２３】
図１２ａおよび図１２ｂはそれぞれ、裏側が金属化された後の基板８００の平面図および側面図である。金属はウェーハの裏側に堆積する。堆積した金属は、基板８００の裏側の金属化層１２２０および１２２２と同様に、第１電極１２００の第２部分１２１２を形成する。傾斜側壁１００２および１００４を生成するためにネガティブ側のプロファイルを有するように予め調整された開口部１０００即ちＤＲＩＥウィンドウによって、側壁１００２、１００４上に金属が堆積する事が防がれる。これによって、第１電極１２００の第２部分１２１２が他の金属化された一部分１２２０および１２２２から分離されるべく、バルク・シリコン基板上に金属層が連続的に形成される事が防がれる。第１電極１２００の第２部分１２１２は、第１電極の第１部分１２１０と接触する。第１部分と第２部分とが電気的に接触するように、第１電極１２００の第１部分１２１０および第２部分１２１２はオーバーラップする。本実施形態において、該オーバーラップは約１２マイクロメートルである。
【００２４】
ここで、図１３ａ〜１７ｂに移り、本発明の第３実施形態が議論される。第３実施形態において、低品質の第１圧電薄膜の除去を可能にする構造と製作の手順が議論される。図１３ａおよび図１３ｂはそれぞれ、非導電性のシード層１３１０と第１電極１７００（第１電極の全体は図１７ｂに示される）の第１部分１７１０を備える基板１３００を示す平面図および側面図である。開始シード層１３１０は、基板１３００上に最初に堆積したものである。シード層は、誘電材料であっても良いし、圧電材料即ち薄膜がシード層１３１０の上に堆積される際に良好な品質の圧電薄膜が形成されるように選択された他の任意の非導電性材料であっても良い。非導電性の「シード層」として基板１３００それ自体を使用し得る事に注目されたい。第１電極の金属層即ち第１部分１７１０は、第１電極の第２部分との後の接触のために堆積されパターン化される。第１電極部分１７１０はコンタクト・パッド１７１６および電気トレース１７１４を備える。第１電極の第１部分１７１０は、埋設された金属トレースと称されても良い。
【００２５】
図１４ａおよび図１４ｂは、圧電薄膜１４１０が基板１３００のシード層１３１０の上に堆積した後の基板１３００の平面図および側面図である。圧電薄膜１４１０を形成するために、圧電材料が堆積されてパターン化される。圧電薄膜１４１０は、基板１３００と近接している第１表面１４１２と、基板１３００から遠位または遠隔に存在する第２表面１４１４を備える。堆積した薄膜の第１層１４２０の組織は低品質であり得る。薄膜の第１層は、参照番号１４２０によって示される。圧電薄膜１４１０の第１層は、厚さにしておよそ０．０５マイクロメートルである。参照番号１４２０によって示される品質の低い組織の圧電材料の第１層の上に、参照番号１４２２によって示されるように、圧電材料はｃ軸配向の組織で成長し始める。品質の低い組織１４２０と、ｃ軸配向に成長した組織１４２２の領域と間の界面は、参照番号１４２１によって示される。
【００２６】
図１５ａおよび図１５ｂは、第２電極１５２０が基板１３００上に堆積した後、および基板１３００の一部分が基板１３００の裏側から除去された後の基板１３００を示す。圧電薄膜１４１０が基板１３００のシード層１３１０の上に堆積した後、第２電極１５２０が堆積し、パターン化される。第２電極は、第１部分１５２２および第２部分１５２４を備える。第２部分１５２４は、圧電薄膜１４１０の表面１４１４の全体をカバーするか、あるいはその殆どをカバーする。第２電極１５２０の第１部分１５２２は、パッド１５１６と、パッド１５１６を第２電極１５２０の第２部分１５２４とを接続する電気コンタクト即ちトレース１５１８を備える。トレース１５１８は、圧電薄膜１４１０の側壁上に、シード層１３１０の上に、および圧電薄膜１４１０の第２表面１４１４の上に堆積する。前述されたように、トレース１５１８は第２電極１５２０の第１部分１５２２と第２部分１５２０との間を電気的に接触させる。
【００２７】
図１５ｂに最も良好に示されるように、圧電薄膜１４１０の下部のシリコン基板１３００は、ディープ・トレンチ・リアクティブ・イオン・エッチング（ＤＲＩＥ）によって除去された。圧電薄膜１４１０の下部の基板の一部分を除去する事によって、ＤＲＩＥウィンドウとしてさらに参照され得る開口部１５００が生成される。ＤＲＩＥウィンドウ即ち開口部１５００のエッチング・プロファイルはネガティブ側に調節され、これによって、第１傾斜側壁１５０２および第２傾斜側壁１５０４が生成される。
【００２８】
図１６ａおよび図１６ｂは、基板の一部分、シード層１３１０の一部分および圧電材料１４２０の一部分が基板１３００の後部側面から除去された後の基板１３００を示す。シード層１３１０の一部分および配向の品質が低い圧電層１４２０の一部分が、エッチング済みの開口部１５００即ちＤＲＩＥウィンドウまで基板１３００の裏側からエッチングされる。エッチング作用は自己制御される。シード層のエッチングは、終点検出によって圧電層１４１０上で有効に停止され得る。配向の品質の低い圧電薄膜即ち薄膜１４２０のエッチングは、時間制御に基づく。換言すれば、ＤＲＩＥエッチング作用はある所定の割合で材料を除去する。従って、一般的に、所定の時間内に所定の量の材料が除去される。シード層１３１０の一部分および配向の品質の低い圧電層１４２０の一部分を除去するためのエッチングは、配向の品質の低い圧電層１４２０の全厚さが除去される一方で第１電極の第１部分１７１０の厚さの一部のみが除去されるように実行される。エッチングは、配向の品質の低い圧電層１４２０とｃ軸との間の界面まで、あるいは僅かにそれを超えた位置まで実行される。換言すれば、エッチングが終了した後、ｃ軸配向薄膜１４２２だけが残される。
【００２９】
図１７ａおよび図１７ｂはそれぞれ、第１電極１７００の第２部分１７１２が、圧電薄膜１４１０のｃ軸配向薄膜１４２２上に基板１３００の裏側から堆積した後の基板１３００の平面図および側面図である。基板１３００の裏側は、形成済みのＤＲＩＥウィンドウを通って堆積した第１電極の第２部分１７１２に帰着して金属化される。金属は基板の裏側全体に堆積され、これによって金属化された薄膜即ち金属化された部分１７２０および１７２２が形成される。第２部分１７１２および第１部分１７１０が第１電極１７００を形成する。第１部分１７１０と第２部分１７１２が電気的に接触するように、第１電極１７００の第２部分１７１２は、およそ１０マイクロメートルにわたって第１電極の第１部分１７１０とオーバーラップする。この段階より以前に実行されたＤＲＩＥがネガティブ側に制御されていたので、開口部１５００の側壁１５０２および１５０４に金属は堆積されない、という事に注目されたい。その結果、第１電極１７１０の底部の電極即ち第２部分１７１２は、基板１３００の裏側全体にわたって連続的に金属薄膜が形成される事が防がれる。特にこの実施形態の利点は、圧電層１４１０、第１電極１７００および第２電極１５２０によって形成されたＦＢＡＲが、２電極間にｃ軸配向圧電材料のみを有するために、配向の品質の低い薄膜の一部分１４２０が除去されるということである。これによって、高いＱ値および低い挿入損の望ましい品質を備えるＦＢＡＲデバイスが形成される。
【００３０】
ここで、図１８ａ〜図２２ｂに移り、本発明の第４実施形態が議論される。第４実施形態において、低い品質の第１圧電薄膜の除去を可能にする構造と製作の手順が議論される。本実施形態において、シード層は導電材料から作られる。図１８ａおよび図１８ｂは、誘電体薄膜１８１０、導電性のシード層１８２０および第１電極２２００の第１部分２２１０（第１電極全体は図２２ｂにおいて示される）が堆積した基板１８００の平面図および側面図である。先ず、基板１８００と導電性の種子材料１８２０および第１電極の第１部分２２１０との間を隔離するために、誘電体層即ち誘電体薄膜１８１０が基板１８００上に堆積する。その後、導電性のシード層材料１８２０が誘電体層１８１０上に堆積する。シード層は、ＦＢＡＲデバイス用の圧電材料を受け入れるのに適切なサイズとなるようにパターン化される。第１電極の第１部分２２１０を形成するために、金属層が堆積されパターン化される。第１電極の第１部分２２１０は、第１電極の第２部分と電気的に接触させるために用いられる埋設された金属トレースと称されても良い。第１電極の第１部分２２１０を形成するために使用される金属層が、シード層１８２０と同じ材料で有り得る事に注目されたい。第１電極の第１部分２２１０はパッド２２１６と電気トレース２２１４を備える。
【００３１】
図１９ａと図１９ｂはそれぞれ、圧電薄膜１９１０が堆積した後の基板１８００の平面図および側面図である。圧電材料１９１０が堆積されパターン化される。堆積した薄膜１９１０は、品質の低い組織１９２０を有する一部分と、ｃ軸配向の組織１９２２を有する一部分とを備える。圧電材料の品質の低い組織は、ｃ軸配向で無い。品質の低い組織の堆積した薄膜は、一般におよそ０．０５マイクロインチの第１層である。図１９において参照番号１９２１が付された一本の線は、品質の低い組織１９２０を有する圧電薄膜が堆積した一部分と、ｃ軸配向の組織１９２２を有する圧電薄膜の一部分との移行面である。
【００３２】
図２０ａおよび図２０ｂはそれぞれ、第２電極２０２０が圧電薄膜１９１０に堆積した後、および基板１８００の一部分が基板１８００の後部側面から取り除かれた後の基板１８００の平面図および側面図である。先ず、第２電極２０２０が堆積されパターン化される。第２電極２０２０は、ＦＢＡＲデバイス中の頂部電極と称する事も出来る。第２電極２０２０は、第１部分２０２２および第２部分２０２４を備える。第２部分２０２４は、圧電薄膜１９１０の表面１９１４を殆どカバーする。第２電極２０２０の第１部分２０２２はコンタクト・パッド２０１６およびトレース２０１８を備え、トレース２０１８は、第２電極２０２０のコンタクト・パッド２０２２と第２部分２０２４とを接続する。圧電薄膜１９１０の直下の基板材料は、ディープ・トレンチ・リアクティブ・イオン・エッチング（ＤＲＩＥ）によって除去される。基板１８００の一部分を除去する事によって、側壁２００２および２００４を有する開口部２０００が生成される。ＤＲＩＥのエッチング・プロファイルはネガティブ側に調節される。開口部２０００はＤＲＩＥエッチング作用ウィンドウと称されても良い。シリコン即ち基板材料１８００のみが除去される。従って、開口部即ちＤＲＩＥエッチング作用ウィンドウ２０００は、側壁２００２および２００４と、誘電体層１８１０とによって画定される。
【００３３】
図２１ａおよび図２１ｂは、基板１８００の一部分、誘電体層１８１０の一部分、シード層１８２０の一部分および配向の品質の低い圧電材料１９２０が除去された後の基板を示す。誘電材料１８１０の一部分、金属シード層１８２０の一部分および配向の品質の低い圧電層１９２０は、エッチング済みのＤＲＩＥウィンドウ即ち開口部２０００年を通って基板１８００の裏側からエッチングされる。エッチング作用は自己制御される。シード層１８２０のエッチングは、終点検出によって圧電層１９１０上で有効に停止し得る。配向の品質の低い１つ以上の圧電薄膜１９２０のエッチングは、時間制御に基づく。配向の品質の低い１つ以上の圧電薄膜１９２０が除去された後、ｃ軸配向薄膜１９２２だけが圧電薄膜１９１０の一部として残る。その結果、堆積された薄膜１９１０の圧電特性が改善される。
【００３４】
図２２ａおよび図２２ｂは、第１電極２２００の第２部分２２１２が第１電極２２００の第１部分２２１０上で他の金属化された部分と共に堆積した後の平面図および側面図である。金属は基板１８００の裏側に堆積し、金属化された部分２２２０、２２２２および第１電極２２００の第２部分２２１２を形成する。ＤＲＩＥウィンドウすなわち開口部２０００のエッチング・プロファイルは前段階においてネガティブ側に調節されたので、基板１８００の裏側の側面上の金属の金属化または堆積によって、側壁、開口部２０００の側壁」２００２および２００４上に金属が堆積する事は無い。第１電極２２００の第２部分２２１２は、第１電極２２００の第１部分２２１０と電気的に接触する。第１部分と第２部分との間の適切な電気的な経路を提供するために、第１電極２２００の第１部分２２１０と第２部分２２１２との間に一定のオーバーラップ領域が存在する。特にこの実施形態において、オーバーラップはおよそ１０マイクロメートルである。この手順の結果、たとえ圧電材料か薄膜１９１０が導電性のシード層１８２０の上で形成されたとしても、高品質ＦＢＡＲデバイスを形成する事が出来る。この手順の結果、ＦＢＡＲデバイスの一部としてｃ軸配向圧電材料１９２２のみを残して、圧電材料の品質の低い１つ以上の組織薄膜が裏側のエッチングによって除去される。
【００３５】
これらの構造を製作するために議論された上記の図および方法に図示・記述された構造は、多くの長所を有する。本発明の方法を使用すると、単結晶圧電薄膜を備えるＦＢＡＲデバイスを得る事が出来る。更なる利点は、底部即ち第１電極に導電性の金属材料を使用することを強いられず、任意の種子薄膜を使用する事が可能である、という事である。種子材料は、１つ以上の特定の品質を有する圧電薄膜を生産するために選定されて良い。更に、圧電薄膜の第１層が不適当な品質を有していたとしても、それを除去する事が出来、高いＱ値および低い挿入損を有するＦＢＡＲを形成するた事が出来る。その結果、高周波のアプリケーションで使用された際に、良好な性能品質を有するＦＢＡＲが得られる。
【００３６】
以上の特定の実施形態の説明によって、当業者が従来の知識を適用する事によって、本発明の一般的な概念から逸脱する事無く様々な応用のためにこれを直ちに修正し、および（または）適応させ得るのに十分に本発明の一般的な性質が開示され、従って、この種の適応および修正は、開示された実施形態の均等物の意味および範囲の範疇にあるという事を意図する。
【００３７】
本願明細書において使用される語法または用語は説明の目的のために用いられているのであって、限定のために用いられているのでは無いと理解されよう。従って本発明は、添付の特許請求の範囲の精神および広義の範囲の範囲内における全てのこの種の代替、修正、均等物および相違を包含する事を意図する。なお、第１電極は、第１平面部分と第２平面部分とを備える。第１電極は、非平面状であり、第１平面部分および第２平面部分が異なる平面に表面をそれぞれ備える。
【図面の簡単な説明】
【００３８】
【図１】従来技術の圧電薄膜共振器の横断面図である。
【図２】圧電薄膜共振器の電気回路の概略図である。
【図３ａ】誘電体層および誘電体層に配置される第１電極を備えた単結晶基板の平面図である。
【図３ｂ】図３ａで示される基板即ちウェーハの側面図である。
【図４ａ】圧電薄膜および第２電極が堆積した後の基板を示す。
【図４ｂ】図４ａに示される基板の側面図である。
【図５ａ】圧電材料の下部の基板材料の一部分が除去された後の基板を示す。
【図５ｂ】図５ａに示される基板の側面図である。
【図６ａ】圧電材料の下部のシード層の一部分が除去された後の基板を示す。
【図６ｂ】図６ａに示される基板の側面図である。
【図７ａ】第１電極の第２部分が、圧電層および第１電極の第１部分に堆積した後の基板を示す。
【図７ｂ】図７ａに示される基板の側面図である。
【図８ａ】非導電性のシード層および基板上に配置される第１電極の一部を備えた基板の平面図である。
【図８ｂ】図８ａに示される基板の側面図である。
【図９ａ】圧電薄膜および第２電極が堆積した後の基板を示す。
【図９ｂ】図９ａに示される基板の側面図である。
【図１０ａ】圧電材料の下部の基板材料の一部分が除去された後の基板を示す。
【図１０ｂ】図１０ａに示される基板の側面図である。
【図１１ａ】圧電材料の下部のシード層の一部分が除去された後の基板を示す。
【図１１ｂ】図１１ａに示される基板の側面図である。
【図１２ａ】第１電極の第２部分が、圧電層および第１電極の第１部分に堆積した後の基板を示す。
【図１２ｂ】図１２ａに示される基板の側面図である。
【図１３ａ】シード層およびシード層上に配置される第１電極の一部分を備えた基板の平面図である。
【図１３ｂ】図１３ａに示される基板の側面図である。
【図１４ａ】圧電薄膜が堆積した後の基板を示す。
【図１４ｂ】図１４ａに示される基板の側面図である。
【図１５ａ】第２電極が圧電薄膜に堆積し、基板の一部分が裏側から除去された後の基板を示す。
【図１５ｂ】図１５ａに示される基板の側面図である。
【図１６ａ】基板の一部分、圧電材料の下部のシード層の一部分、および圧電材料の一部分が除去された後の基板を示す。
【図１６ｂ】図１６ａに示される基板の側面図である。
【図１７ａ】第１電極の第２部分が、圧電層および第１電極の第１部分に堆積した後の基板を示す。
【図１７ｂ】図１７ａに示される基板の側面図である。
【図１８ａ】誘電体薄膜、導電性のシード層、および第１電極の一部が配置された基板の平面図である。
【図１８ｂ】図１８ａに示される基板の側面図である。
【図１９ａ】圧電薄膜が堆積した後の基板を示す。
【図１９ｂ】図１９ａに示される基板の側面図である。
【図２０ａ】第２電極が圧電薄膜に堆積し、および基板の一部分が裏側から除去された後の基板を示す。
【図２０ｂ】図２０ａに示される基板の側面図である。
【図２１ａ】基板の一部分、誘電体層の一部分、圧電材料の下部のシード層の一部分お配向が悪い圧電材料が除去された後の基板を示す。
【図２１ｂ】図２１ａに示される基板の側面図である。
【図２２ａ】第１電極の第２部分が、圧電層および第１電極の第１部分に堆積した後の基板を示す。
【図２２ｂ】図２２ａに示される基板の側面図である。