(57)【要約】【課題】エッチングによってパターン形成された微細な溝パターン内に特性良好に埋め込み膜を埋め込むことが可能で、これによりさらなる埋め込みパターンの微細化が可能な半導体装置の製造方法を提供する。【解決手段】パターンエッチングにより基板１上の材料膜２〜５に、配線溝１０とその底部の接続孔１１とを形成する。配線溝１０および接続孔１１内を埋め込む状態で、平坦化膜２１を形成する。平坦化膜２１の表面側から、平坦化膜２１および材料膜２〜５の表面層を平坦化処理することにより、配線溝１０の開口上部における開口径の広がり部分（肩落ち部Ａ）を除去する程度に配線溝１０のアスペクト比を低下させる。次に、配線溝１０および接続孔１１の内部から平坦化膜２１を除去した後、これらの内部を埋め込む状態で銅配線膜２２を形成する。【選択図】図３
2006294965.tif 000002
【特許請求の範囲】
【請求項１】
パターンエッチングにより基板上の材料膜に溝パターンを形成する工程と、
前記溝パターン内を埋め込む状態で前記材料膜上に平坦化膜を形成する工程と、
前記平坦化膜の表面側から当該平坦化膜および前記材料膜の表面層を平坦化処理することにより、前記溝パターンのアスペクト比を低下させる工程と、
前記アスペクト比を低下させた前記溝パターンの内部から前記平坦化膜を除去した後、当該溝パターン内を埋め込む状態で前記材料膜上に埋め込み膜を形成する工程とを行う
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記基板上に埋め込み膜を形成する工程の後に、
前記埋め込み膜を表面側から平坦化処理することにより、前記材料膜の表面を露出させると共に、前記溝パターン内のみに当該埋め込み膜を残して埋め込みパターンを形成する工程を行う
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記溝パターンの形成工程では、前記材料膜上に形成されたハードマスク上から当該材料膜をドライエッチングすることによって溝パターンの形成を行い、
前記ハードマスクは、前記平坦化膜を形成する工程の前および前記溝パターンのアスペクト比を低下させる工程の少なくとも一方で除去される
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記溝パターンのアスペクト比を低下させる工程では、前記溝パターンを形成する工程で発生した当該溝パターンの開口上部における開口径の広がり部分の少なくとも一部を除去する
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記平坦化膜は、レジスト材料、もしくは塗布系有機材料膜からなる
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、
前記平坦化膜は、前記溝パターンを形成する際に前記材料膜に加わる損傷を回復する機能を有する材料からなる
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置において、
前記材料膜は、有機材料からなる低誘電率膜と無機材料からなる低誘電率膜とを積層してなる
ことを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載半導体装置の製造方法において、
前記溝パターンは、前記材料膜の表面側に形成された配線溝と、当該配線溝の底部に形成された接続孔とからなる
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特には埋め込み配線の形成方法として好適に用いられる半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化、高集積化に伴い、より導電率が高い銅（Ｃｕ）配線が導入されるようになってきている。Ｃｕは、従来の多層配線構造に使われていたＡｌなどの金属材料と違って、ドライエッチングによるパターニングが困難である。このため、Ｃｕ配線の形成には、層間絶縁膜に形成した配線溝内をＣｕで埋め込むことにより配線パターンを形成する、いわゆるダマシン法が適用されている。特に、層間絶縁膜に形成した配線溝とその底部の接続孔とを、Ｃｕで同時に埋め込むデュアルダマシン法は、工程数の削減に有効である。
【０００３】
一方、高集積化が進んだ半導体装置では、配線容量の増大が半導体装置の動作速度の低下を招くために、層間絶縁膜を低誘電率化することによる配線容量の増大の抑制が不可欠となっている。そこで、有機膜やＳｉＯＣ膜など、酸化シリコン（ＳｉＯ2）よりも誘電率の低い、いわゆる低誘電率膜が、層間絶縁膜として導入されるようになってきている。
【０００４】
一般的に、有機膜と無機膜の積層の低誘電率膜を導入した先トレンチ方式のデュアルダマシン法による加工プロセスにおいては、窒化シリコン（ＳｉＮ）からなるハードマスク（ＳｉＮマスク）が用いられ、一例として以下の手順で行われている。先ず、図５（１）に示すように、シリコン基板１０１上に、ＳｉＣ膜１０２，ＳｉＯＣ膜１０３，有機膜１０４，ＳｉＯＣ膜１０５をこの順に成膜し、この上部にＳｉＮマスク１０６を形成する。次に図５（２）に示すように、接続孔のパターンを備えたレジストパターン１０８を形成し、これをマスクに用いてＳｉＮマスク１０６の開口底部のＳｉＯＣ膜１０５および有機膜１０４をエッチングする。レジストパターン１０８を除去した後、図５（３）に示すように、ＳｉＮマスク１０６上からのエッチングにより、ＳｉＯＣ膜１０５および有機膜１０４をエッチングして配線溝１１０を形成する。また、このエッチンにおいては、同時にＳｉＯＣ膜１０３のエッチングも進むため、配線溝１１０の底部が掘り下げられた接続孔１１１が形成される。
【０００５】
以上の後、図６（４）に示すように、ＳｉＮマスク１０６を除去するエッチングを行う。この際、同時に接続孔１１１底部のＳｉＣ膜１０２もエッチングされ、接続孔１１１の底部にシリコン基板１０１が露出する。次に、図６（５）に示すように、接続孔１１１および配線溝１１０内を埋め込む状態で銅膜１１２を成膜する。その後、図６（６）に示すように、ＳｉＯＣ膜１０５上の余分な銅膜１１２を、ＣＭＰ法によって研磨除去する。この際、先の配線溝１１０を形成するためのエッチングにおいて、配線溝１１０の開口上部の開口径の広がり部分（肩落ち部分Ａ）を除去するように、銅膜１１２と共にＳｉＯＣ膜１０５の表面層も研磨する。これにより、配線溝１１０および接続孔１１１内に銅膜１１２を埋め込んでなる銅配線１１２ａが形成される。この銅配線１１２ａは、肩落ち部Ａが除去された配線溝１１０内に埋め込まれていることから、隣接する銅配線１１２間での短絡が防止されたものとなる。
【０００６】
ところで、上述したデュアルダマシン法による加工プロセスにおいては、図５（３）に示すように、ＳｉＮマスク１０６上からのエッチングにより、ＳｉＯＣ膜１０５および有機膜１０４をエッチングして配線溝１１０を形成するため、ＳｉＮマスク１０６にはある程度の膜厚が必要となる。このため、図５（２）で形成されるレジストパターン１０８は、ＳｉＮマスク１０６による高い段差部上に形成されることになり、微細な接続孔パターンを高精度で形成することが困難となっている。
【０００７】
そこで、相互に異なる２種類以上の膜種からなる３層以上のエッチングマスクを層間絶縁膜上に形成し、上述したレジストパターニング工程に対する負荷を低減する方法が提案されている。このような３層マスクとして、例えばＳｉＯ2膜（第１マスク）、ＳｉＮ膜（第２マスク）、およびＳｉＯ2膜（第３マスク）の積層構造が示されている（下記特許文献１参照）。
【０００８】
また、層間絶縁膜としてそのまま残る第１マスクをＳｉＯＣ膜とすることにより、層間絶縁膜の低誘電率化を図る方法が提案されている（下記特許文献２参照）。
【０００９】
【特許文献１】特開２００４−６３８５９号公報
【特許文献２】特開２００４−３１９６１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、以上説明した製造方法には、次のような問題点があった。この問題点について、先の図５，６を用いて説明する。すなわち、上述した製造方法では、図６（６）で形成される銅配線１１２ａを所定の抵抗値とするためには、この工程での研磨によって配線溝１１０の肩落ち部分Ａを削った後に、銅配線１１２ａが必要とする高さｈとなっていることが必須である。このためには、配線溝１１０の最上部を構成するＳｉＯＣ膜１０５の成膜時における初期の膜厚ｔ０を、上記研磨における削りしろ分ｔ１だけ、予め上乗せした膜厚として成膜している。
【００１１】
このため、図６（５）に示す銅膜１１２は、銅配線（１１２ａ）に必要とされる以上のアスペクト比で形成された配線溝１１０および接続孔１１１内に埋め込まれることになる。このため、銅膜１１２による配線溝１１０および接続孔１１１内の埋め込み特性およびカバレッジが悪化する。またこれは、銅配線（１１２ａ）のさらなる微細化を妨げる要因となっている。
【００１２】
またこのような問題は、エッチングによる配線溝および接続孔の形成後に、銅膜による埋め込みを行う方法であれば、３層以上のエッチングマスクを用いる方法であっても同様に生じる問題である。
【００１３】
そこで本発明は、エッチングによってパターン形成された微細な溝パターン内に特性良好に埋め込み膜を埋め込むことが可能で、これによりさらなる埋め込みパターンの微細化が可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
このような目的を達成するための本発明の半導体装置の製造方法は、次の工程を順次行うことを特徴としている。先ず、パターンエッチングにより基板上の材料膜に溝パターンを形成する。次に、この溝パターン内を埋め込む状態で、材料膜上に平坦化膜を形成する。その後、平坦化膜の表面側から平坦化膜および材料膜の表面層を平坦化処理することにより、溝パターンのアスペクト比を低下させる。次いで、アスペクト比を低下させた溝パターンの内部から平坦化膜を除去した後、この溝パターン内を埋め込む状態で、材料膜上に埋め込み膜を形成する。
【００１５】
以上のような手順を行う半導体装置の製造方法では、溝パターン内を埋め込む状態で形成された平坦化膜上からの平坦化により、溝パターンのアスペクト比を低下させた後、この溝パターン内に埋め込み膜を埋め込む。このため、従来の、溝パターンを埋め込み膜で埋め込んだ後に、埋め込み材料の上方からの平坦化により材料膜の上部を除去して溝パターンのアスペクト比を低下させる方法と比較すると、本発明の方法では、埋め込み膜を成膜する際に溝パターンのアスペクト比が既に低下した状態となっている。したがって、埋め込み膜による溝パターンの埋め込み特性が良好となる。
【００１６】
また、以上のような溝パターンのアスペクト比の低下により、例えば溝パターン形成時に生じる開口上部における開口径の広がり部分の少なくとも一部が除去される。これにより、形状精度の良好な溝パターン部分を残し、この形状精度良好にある程度整形された溝パターン内に、埋め込み特性良好に埋め込み膜が埋め込まれることになる。
【発明の効果】
【００１７】
以上説明したように本発明によれば、パターンエッチングによって形成された微細な溝パターン内に特性良好に埋め込み膜を埋め込むことが可能になるため、さらなる埋め込みパターンの微細化が可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、以下の実施形態においては、一例として、本発明をデュアルダマシン法による埋め込み配線の形成プロセスに適用した場合を説明する。
【００１９】
先ず、図１（１）に示すように、シリコン基板１上に、例えば膜厚５０ｎｍのＳｉＣ膜２を、無機材料からなる低誘電率膜として成膜する。このＳｉＣ膜２は、例えばトリメチルシラン（３ＭＳ）とメタン（ＣＨ4）のと混合ガスを用いたＣＶＤ法により成膜される。
【００２０】
次に、ＳｉＣ膜２上に、例えば膜厚１００ｎｍのＳｉＯＣ膜３を、無機材料からなる低誘電率膜として成膜する。このＳｉＯＣ膜３は、例えばトリメチルシラン（３ＭＳ）と酸素ガス（Ｏ2）との混合ガスを用いたＣＶＤ法により成膜される。
【００２１】
次に、ＳｉＯＣ膜３上に、例えば膜厚１００ｎｍの有機低誘電率膜４を成膜する。この有機低誘電率膜４は、例えばポリテトラフルオロエチレンからなる。このような有機低誘電率膜４の成膜は、先ず、ポリテトラフルオロエチレンを溶媒に溶かし、これをスピンコーターで回転塗布する。その後、不活性ガスである窒素（Ｎ2）ガスの大気圧雰囲気中において、１００℃でベーキングを行い、溶媒を蒸発させる。次いで、不活性ガスである窒素（Ｎ2）ガス雰囲気中において３００℃で熱処理を行い、塗布膜を固化させることによって有機低誘電率膜４を得る。
【００２２】
次に、有機低誘電率膜４上に、例えば膜厚１００ｎｍのＳｉＯＣ膜５を、無機材料からなる低誘電率膜として成膜する。このＳｉＯＣ膜５は、先のＳｉＯＣ膜３と同様に、例えばトリメチルシラン（３ＭＳ）と酸素ガス（Ｏ2）との混合ガスを用いたＣＶＤ法により成膜される。
【００２３】
以上のようにして各低誘電率膜２〜５を順次積層してなる材料膜を形成した後、例えば膜厚５０ｎｍのＳｉＮ膜６を成膜する。このＳｉＮ膜６は、例えばシランガス（ＳｉＨ4）と窒素ガス（Ｎ2）との混合ガスを用いたＣＶＤ法によって成膜する。
【００２４】
次に、リソグラフィー法により、ＳｉＮ膜６上に配線溝形成用のレジストパターン７を形成する。
【００２５】
次いで、例えば一般的な高周波方式のプラズマ発生装置を用い、レジストパターン７をマスクとしてＳｉＮ膜６をエッチングし、ＳｉＮ膜６をパターニングしてなる配線溝形成用のハードマスク６ａを形成する。このエッチングは、プラズマ処理装置を用いて行われる。処理の一例としては、ＲＦプラズマ電力を５００Ｗとし、処理雰囲気内圧力を６．７Ｐａ（５０ｍＴｏｒｒ）とする。また、エッチングガスとして、ジフロロメタン（ＣＨ2Ｆ2）とアルゴン（Ａｒ）と酸素（Ｏ2）とを、それぞれの流量（ＣＨ2Ｆ2＝２０ｓｃｃｍ、Ａｒ＝４００ｓｃｃｍ、Ｏ2＝２０ｓｃｃｍ）とした混合ガスを用いる。尚、以上のエッチングによってハードマスク６ａを形成した後には、酸素ガス（Ｏ2）を用いたプラズマアッシングによって、レジストパターン７を除去する。
【００２６】
次に、図１（２）に示すように、リソグラフィー法により、接続孔形成用のレジストパターン８を形成する。
【００２７】
次いで、このレジストパターン８をマスクにして、ＳｉＯＣ膜５および有機低誘電率膜４を、順次選択的にエッチングする。この際、レジストパターン８の開口底部にハードマスク（ＳｉＮ膜）６ａが存在する場合、このハードマスク６ａ部分もエッチングにより除去する。これにより、ＳｉＯＣ膜５および有機低誘電率膜４に、接続孔形成用のパターンを形成する。このエッチングは、例えば一般的なドライエッチング装置を用いて以下のように行われる。
【００２８】
先ず、ハードマスク（ＳＩＮ膜）６ａとＳｉＯＣ膜５のエッチング条件の一例を挙げると、ＲＦプラズマ電力を１５００Ｗとし、処理雰囲気内圧力を６．７Ｐａ（５０ｍＴｏｒｒ）とする。また、エッチングガスとして、トリフルオロメタン（ＣＨＦ3）とメタン（ＣＦ4）とアルゴン（Ａｒ）とを、それぞれ流量（ＣＨＦ3＝２５ｓｃｃｍ、ＣＦ4＝２５ｓｃｃｍ、Ａｒ＝５００ｓｃｃｍ）とした混合ガスを用いる。
【００２９】
また、有機低誘電率膜４のエッチング条件の一例を挙げると、ＲＦプラズマ電力を５００Ｗとし、処理雰囲気内圧力を６．７Ｐａ（５０ｍＴｏｒｒ）とする。また、エッチングガスとして、窒素（Ｎ2）と水素（Ｈ2）とを、それぞれの流量（Ｎ2＝５０ｓｃｃｍ、Ｈ2＝５０ｓｃｃｍ）とした混合ガスを用いる。
【００３０】
以上により、ＳｉＯＣ膜５および有機低誘電率膜４に、接続孔形成用のパターンが形成される。尚、レジストパターン８は、有機低誘電率膜４をエッチングする際に同時に除去される。
【００３１】
次に、図２（３）に示すように、ＳｉＮからなるハードマスク６ａをエッチングマスクとして、ＳｉＯＣ膜５および有機低誘電率膜４を順次選択的にエッチングする。また、ＳｉＯＣ膜５をエッチングする際、同時にＳｉＯＣ膜３もその露出部分からエッチングする。これにより、ＳｉＯＣ膜５および有機低誘電率膜４に、配線溝１０を形成する。またこれと共に、ＳｉＯＣ膜５および有機低誘電率膜４に形成された接続孔形成用のパターンを掘り下げ、配線溝１０の底部に接続孔１１を形成する。このエッチングは、例えば一般的なドライエッチング装置を用いて以下のように行われる。
【００３２】
先ず、ＳｉＯＣ膜３，５のエッチング条件の一例を挙げると、ＲＦプラズマ電力を１２００Ｗとし、処理雰囲気内圧力を１０Ｐａ（７５ｍＴｏｒｒ）とする。また、エッチングガスとして、オクタフルオロシクロブタン（Ｃ4Ｆ8）と窒素（Ｎ2）とアルゴン（Ａｒ）とを、それぞれの流量（Ｃ4Ｆ8＝１０ｓｃｃｍ、Ｎ2＝２００ｓｃｃｍ、Ａｒ＝８００ｓｃｃｍ）とした混合ガスを用いる。
【００３３】
また、有機低誘電率膜４のエッチング条件の一例を挙げると、ＲＦプラズマ電力を５００Ｗとし、処理雰囲気内圧力を６．７Ｐａ（５０ｍＴｏｒｒ）とする。また、エッチングガスとして、窒素（Ｎ2）と水素（Ｈ2）とを、それぞれの流量（Ｎ2＝５０ｓｃｃｍ、Ｈ2＝５０ｓｃｃｍ）とした混合ガスを用いる。
【００３４】
ところで、上述したエッチングのうち、ＳｉＮからなるハードマスク６ａ上からのＳｉＯＣ膜３，５のエッチングにおいては、ハードマスク６ａに対してＳｉＯＣ膜３，５を高選択比でエッチングすることが困難である。このため、エッチングが終了した後には、配線溝１０の開口上部において開口径が広がる肩落ち部Ａが発生した状態となる。
【００３５】
次に、図２（４）に示すように、ＳｉＮからなるハードマスク６ａと、接続孔１１底部に残存するＳｉＣ膜２とを、同時に選択的にエッチングする。これにより、接続孔１１の底部に基板１を露出させる。ここでは、接続孔１１の底部に基板１を露出させることが重要であり、ＳｉＮからなるハードマスク６ａが一部残った状態となっても良い。
【００３６】
このエッチングは、例えば一般的なドライエッチング装置を用いて以下のように行われる。すなわち、エッチング条件の一例を挙げると、ＲＦプラズマ電力を５００Ｗとし、処理雰囲気内圧力を６．７Ｐａ（５０ｍＴｏｒｒ）とする。また、エッチングガスとして、ジフロロメタン（ＣＨ2Ｆ2）とアルゴン（Ａｒ）と酸素（Ｏ2）とを、それぞれの流量（ＣＨ2Ｆ2＝２０ｓｃｃｍ、Ａｒ＝４００ｓｃｃｍ、Ｏ2＝２０ｓｃｃｍ）とした混合ガスを用いる。
【００３７】
以上のようにして、配線溝１０の底部に、基板１に達する接続孔１１を設けた構成の溝パターンを形成する。尚、ここまでの工程は、上述した手順に限定されることなく、例えば３層マスクを用いたデュアルダマシンプロセスと同様に行われても良い。そして、次の工程からが本実施形態に特徴的な工程となる。
【００３８】
すなわち先ず、図２（５）に示すように、配線溝１０および接続孔１１の内部を埋め込む状態で、平坦化膜２１を成膜する。この平坦化膜２１は、塗布法等の埋め込み特性および平坦性が良好な方法によって成膜されることとする。このような平坦化膜２１は、例えばレジスト材料を用いて構成されていることとする。
【００３９】
また平坦化膜２１は、レジスト材料以外であっても良いく、上述した各エッチング工程において、ＳｉＯＣ膜３，５の表面に加えられた損傷（変質）を回復する機能を有する材料を用いて構成されても良い。このような材料としてメチル基を含む有機材料で構成されていても良い。メチル基を含む有機材料を用いて平坦化膜２１を形成した場合には、平坦化膜２１を塗布成膜した後に、ベーキングを行うことにより、ＳｉＯＣ膜３，５の表面に加えられた損傷（変質）部分とメチル基とが反応することにより、ＳｉＯＣ膜３，５の損傷（変質）部分を回復させることができる。またこの他にも、各低誘電率膜２〜５からなる材料膜として、多孔質膜が用いられている場合であれば、この多孔質膜中へのメタル拡散防止のポアシール機能を有する材料や、この多孔質膜の損傷（変質）部分を回復させる機能を有する材料を用いて平坦化膜２１を構成することが好ましい。
【００４０】
次に、図３（６）に示すように、平坦化膜２１の表面側からの平坦化処理を行う。この平坦化処理においては、ＳｉＯＣ膜５の表面層も除去して配線溝１０のアスペクト比を低下させる。この際、配線溝１０および接続孔１１を形成する工程で発生した配線溝１０の開口上部における肩落ち部Ａを除去する程度に、ＳｉＯＣ膜５の表面層を除去する。そして、以上のような平坦化膜２１とＳｉＯＣ膜５との平坦化処理は、一般的なＣＭＰ法による研磨、または一般的なドライエッチング装置を用いたエッチバックプロセスにより行われる。
【００４１】
先ず、ＣＭＰ法による条件の一例を挙げると、シリカ系の研磨剤を供給し、研磨パッドの圧力は３００ＭＰａ、回転数は５０ｍ／分とする。
【００４２】
またエッチバックプロセスによる条件の一例を挙げると、ＲＦプラズマ電力を２００Ｗとして、処理雰囲気内圧力を４０Ｐａ（３００ｍＴｏｒｒ）とする。また、メタン（ＣＦ4）と酸素（Ｏ2）とを、それぞれの流量（ＣＦ4１００ｓｃｃｍ、Ｏ2＝１００ｓｃｃｍ）とした混合ガスを用いる。
【００４３】
尚、以上のような平坦化処理によるＳｉＯＣ膜５の表面層の除去は、配線溝１０のアスペクト比が低下すれば、肩落ち部Ａを完全に除去する必要はなく、肩落ち部Ａが一部残っても良い。ただし、次に説明する銅配線膜の埋め込み特性を良好にするためには、この工程において可能な限り配線溝１０のアスペクト比を低下させておくことが好ましい。また、上述した図２（４）を用いて説明した工程で、ＳｉＮからなるハードマスク６ａが一部残った状態となっている場合、この平坦化処理工程において残存したハードマスク６ａの除去も行うこととする。
【００４４】
次に、図３（７）に示すように、配線溝１０および接続孔１１内に埋め込まれている平坦化膜（２１）を除去する。平坦化膜（２１）の除去は、例えば一般的なプラズマ装置を用いて、窒素（Ｎ2）と水素（Ｈ2）の混合ガスによりアッシングする。これにより、開口上部に肩落ちがない状態にアスペクト比を低減させた配線溝１０および接続孔１１が形成される。
【００４５】
その後、図３（８）に示すように、接続孔１１および配線溝１０の内部を埋め込む状態で、銅配線膜２２を埋め込み膜として形成する。この場合、ここでの図示を省略したバリアメタル膜および銅薄膜をスパッタリング法によってこの順に形成した後、メッキ法によって銅配線膜２２を成膜する。この際、配線溝１０は、アスペクトが低減されているため、埋め込み特性およびカバレッジ性能が良好に保たれた状態で、バリアメタル膜、銅薄膜および銅配線膜２２の成膜がなされる。
【００４６】
以上の後、図４に示すように、銅配線膜２２を表面側から平坦化処理する。これにより、ＳｉＯＣ膜５の表面を露出させると共に、配線溝１０および接続孔１１の内部のみに銅配線膜２２を残した埋め込み配線２２ａをパターン形成する。この平坦化処理は、一般的なＣＭＰ法による銅膜の研磨で良い。また、この平坦化処理においては、露出したＳｉＯＣ膜５の表面が除去されても良く、最終的に形成された埋め込み配線２２ａが目的とする高さｈとなれば良い。
【００４７】
以上により、接続孔１１を介してシリコン基板１と接続された埋め込み配線２２ａが形成される。
【００４８】
以上説明した製造方法では、図３（６）を用いて説明したように、パターンエッチングによって形成された接続孔１１および配線溝１０内を銅配線膜で埋め込む前に、これらの内部を埋め込む状態で平坦化膜２１を形成し、この平坦化膜２１上からの平坦化処理により配線溝１０の肩落ち部Ａを除去するように配線溝１０のアスペクト比を低下させている。これにより、その後図３（８）を用いて説明したように、接続孔１１および配線溝１０内を銅配線膜２２で埋め込む際には、肩落ち部Ａを除去した分だけアスペクト比が低下した配線溝１０および接続孔１１内に銅配線膜２２が埋め込まれることになる。
【００４９】
したがって、従来の、配線溝１０を銅配線膜２２で埋め込んだ後に、銅配線膜２２の上方からの平坦化処理により配線溝１０の肩落ち部を除去して配線溝１０のアスペクト比を低下させる方法と比較すると、上述した実施形態の方法においては、銅配線膜２２を成膜する際には、配線溝１０のアスペクト比が既に低下した状態となっているため、銅配線膜２２による配線溝１０および接続孔１１の埋め込み特性およびカバレッジが良好となる。
【００５０】
この結果、パターンエッチングによって形成された微細な配線溝１０および接続孔１１内に、特性良好に銅配線膜２２を埋め込むことが可能になるため、さらなる埋め込み配線の微細化が可能となる。またこれにより、半導体装置のさらなる高集積化および高機能化を達成することも可能になる。
【００５１】
尚、以上の実施形態においては、シリコン基板１上に埋め込み配線２２ａを形成するプロセスに本発明を適用した場合を説明した。しかしながら、上述したプロセスは、下層配線が形成された層間絶縁膜上に、上層の埋め込み配線を形成するプロセスにも同様に適用可能であり、同様の効果を得ることができる。
【００５２】
また、以上の実施形態においては、デュアルダマシン法による埋め込み配線の形成プロセスに本発明を適用した場合を説明した。しかしながら、本発明は、パターンエッチングによって溝パターンを形成し、この内部を埋め込む状態で埋め込み膜をする工程に広く適用可能であり、同様の効果を得ることができる。
【図面の簡単な説明】
【００５３】
【図１】実施形態の製造方法を説明する断面工程図（その１）である。
【図２】実施形態の製造方法を説明する断面工程図（その２）である。
【図３】実施形態の製造方法を説明する断面工程図（その３）である。
【図４】実施形態の製造方法を説明する断面工程図（その４）である。
【図５】従来の製造方法を説明する断面工程図（その１）である。
【図６】従来の製造方法を説明する断面工程図（その２）である。
【符号の説明】
【００５４】
１…基板、２…ＳｉＣ膜、３…ＳｉＯＣ膜、４…有機低誘電率膜、５…ＳｉＯＣ膜、６ａ…ハードマスク、１０…配線溝（溝パターン）、１１接続孔（溝パターン）、２１…平坦化膜、２２…銅配線膜（埋め込み膜）、２２ａ…埋め込み配線、Ａ…肩落ち部（開口径の広がり部分）
【図１】
2006294965.tif 000003
【図２】
2006294965.tif 000004
【図３】
2006294965.tif 000005
【図４】
2006294965.tif 000006
【図５】
2006294965.tif 000007
【図６】
2006294965.tif 000008