【手続補正書】
【提出日】平成18年12月5日(2006.12.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板；
基板の上部表面上に形成された電荷トラップ領域；
前記電荷トラップ領域の上部表面上に形成された半導体層；および
前記半導体層に形成された少なくとも１つのトランジスタ；を含み、ここで前記電荷トラップ領域は前記トランジスタ全体の下部にあり、前記トランジスタから独立しており、かつ前記トランジスタの外部にある、
を含む半導体デバイス。
【請求項２】
前記デバイスは、第一の一組の電圧に応答するとトランジスタとして作用し、第二の一組の電圧に応答するとメモリデバイスとして作用する、請求項１に記載の半導体デバイス。
【請求項３】
基板；
内部に形成された複数のトランジスタを有する半導体層；および、
前記半導体層と前記基板との間の、前記半導体層の裏面上にある電荷トラップ領域；を含み、ここで前記電荷トラップ領域は、前記複数のトランジスタによって共有されている、
を含む集積回路。
【請求項４】
前記トランジスタは、論理機能が実行されるように配置される、請求項３に記載の集積回路。
【請求項５】
前記トランジスタは、メモリアレイとして配置される、請求項３に記載の集積回路。
【請求項６】
基板；
前記基板の上部表面上に形成された電荷トラップ領域；および
前記電荷トラップ領域の上部表面上に形成された半導体層；を含み、ここで前記電荷トラップ領域は、前記基板およびウェーハ全体を実質的に覆う前記半導体層とは隔てられている、
を含む半導体ウェーハ。
【請求項７】
前記少なくとも一つのトランジスタのチャネルからの電荷キャリヤーが、電荷トラップ領域へ活発に注入される、請求項１に記載のデバイス。
【請求項８】
前記少なくとも一つのトランジスタがｎ−チャネルトランジスタを含み、ここで前記ｎ−チャネルから電荷トラップ領域へ、電子が活発に注入される、請求項7に記載のデバイス。
【請求項９】
前記少なくとも一つのトランジスタがｐ−チャネルトランジスタを含み、ここで前記ｐ−チャネルから電荷トラップ領域へ、正孔が活発に注入される、請求項7に記載のデバイス。
【請求項１０】
トランジスタのそれぞれが、第一の一組の電圧に応答するとトランジスタとして作用し、第二の一組の電圧に応答するとメモリデバイスとして作用する、請求項３に記載のデバイス。
【請求項１１】
第二の一組の電圧は、第一の一組の電圧より大きい、請求項２または１０に記載のデバイス。
【請求項１２】
前記電荷トラップ領域は、一積みの複数の絶縁膜を含む、請求項１、３または６に記載のデバイス。
【請求項１３】
前記電荷トラップ領域は、前記半導体層の裏面上にある注入層、前記注入層の裏面上にある電荷トラップ層、および、前記電荷トラップ層の裏面上にあるコントロール層を含む、請求項１、３または６に記載のデバイス。
【請求項１４】
前記注入層は、二酸化ケイ素を含み、前記電荷トラップ層は、窒化ケイ素を含み、前記コントロール層は、二酸化ケイ素を含む、請求項１３に記載のデバイス。
【請求項１５】
前記電荷トラップ領域は、二酸化ケイ素と窒化ケイ素との界面を含む、請求項１、３または６に記載のデバイス。
【請求項１６】
前記電荷トラップ領域は、窒化ケイ素を含む、請求項１、３または６に記載のデバイス。
【請求項１７】
前記電荷トラップ領域は、酸化アルミニウムを含む、請求項１、３または６に記載のデバイス。
【請求項１８】
前記電荷トラップ領域は、シリコン加工に適合する酸化物を含む、請求項１、３または６に記載のデバイス。
【請求項１９】
前記電荷トラップ領域は、酸化物、窒化物、またはその他の絶縁マトリックスにおける、半導体材料のナノ結晶を含む、請求項１、３または６に記載のデバイス。
【請求項２０】
前記電荷トラップ領域は、酸化物、窒化物、またはその他の絶縁マトリックスにおける、金属または金属酸化物のナノ結晶を含む、請求項１、３または６に記載のデバイス。
【請求項２１】
前記電荷トラップ領域は、欠陥、バルクトラップまたは界面トラップを通じて電子または正孔をトラップする材料を含む、請求項１、３または６に記載のデバイス。
【請求項２２】
前記電荷トラップ領域は、窒化ケイ素、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、ケイ酸ハフニウム、ケイ酸ジルコニウム、およびそれらの組み合わせからなる群より選択される材料を含む、請求項１、３または６に記載のデバイス。
【請求項２３】
前記電荷トラップ領域は、シリコン、ゲルマニウム、およびそれらの化合物からなる群より選択される材料のナノ結晶を含む、請求項１、３または６に記載のデバイス。
【請求項２４】
前記電荷トラップ領域は、無機化合物のナノ結晶を含む、請求項１、３または６に記載のデバイス。
【請求項２５】
前記電荷トラップ領域は、シリコン加工に適合する絶縁体と組み合わせて、ナノ結晶を含む、請求項１、３または６に記載のデバイス。
【請求項２６】
前記基板は、シリコン、III族〜IV族の材料、およびポリマーからなる群より選択される材料を含む、請求項１、３または６に記載のデバイス。
【請求項２７】
基板を提供すること；
前記基板上に電荷トラップ領域を提供すること；
前記電荷トラップ領域上に半導体層を提供すること；および、
前記半導体層に少なくとも一つのトランジスタを形成すること；
を含む、半導体デバイスを製造する方法。
【請求項２８】
前記電荷トラップ領域を提供することは、一積みの複数の絶縁膜を提供することを含む、請求項２７に記載の方法。
【請求項２９】
前記電荷トラップ領域を提供することは、注入層、電荷トラップ層、および、コントロール層を提供することを含む、請求項２７に記載の方法。
【請求項３０】
前記電荷トラップ領域を提供することは、二酸化ケイ素の注入層、窒化ケイ素の電荷トラップ層、および、二酸化ケイ素のコントロール層を提供することを含む、請求項２７に記載の方法。    
【請求項３１】
前記電荷トラップ領域を提供することは、トラップ中心を形成する化学種をイオン注入またはプラズマ注入することによって、前記半導体層の下の層にトラップ中心を取り込むことを含む、請求項２７に記載の方法。
【請求項３２】
基板を提供すること；
前記基板上に電荷トラップ領域を提供すること；および
前記電荷トラップ領域上に半導体層を提供すること；
を含む、半導体ウェーハを製造する方法。
【請求項３３】
前記電荷トラップ領域を提供することは、トラップ中心を形成する化学種をイオン注入またはプラズマ注入することによって、前記半導体層の下の層にトラップ中心を取り込むことを含む、請求項３２に記載の方法。
【請求項３４】
第一の基板を提供すること；
第一の基板上に第一の酸化物層を形成すること；
第二の基板を提供すること；
第二の基板上に電荷トラップ領域を形成すること；
第二の基板の半導体層と犠牲部分を定義すること； 
前記電荷トラップ領域を前記酸化物層に接着することによって、第一の基板を第二の基板に接着して、ウェーハのアセンブリを形成すること；および、
前記ウェーハのアセンブリから、前記第二の基板の犠牲部分を除去し、半導体層、電荷トラップ領域および第一の基板を有する半導体ウェーハを形成すること；
を含む、半導体ウェーハを製造する方法。
【請求項３５】
第二の基板の半導体層と犠牲部分を定義することは、第二の基板の半導体層と犠牲部分との境界を定義する深さに、水素注入を実行すること、を含む、請求項３４に記載の方法。
【請求項３６】
第二の基板の犠牲部分を除去することは、第二の基板の犠牲部分の剥離を含む、請求項３４に記載の方法。
【請求項３７】
第一の基板を提供すること；
第一の基板上に第一の酸化物層を形成すること；
シリコン・オン・インシュレーターウェーハを含む第二の基板を提供すること、ここでシリコン・オン・インシュレーターウェーハはシリコン基板上に第二の酸化物層を有し、そして、前記第二の酸化物層上にシリコン層を有する；
前記シリコン・オン・インシュレーターウェーハ上に電荷トラップ領域を形成すること； 
前記電荷トラップ領域を第一の酸化物層に接着することによって、第一の基板を第二の基板に接着して、ウェーハのアセンブリを形成すること；および、
前記ウェーハのアセンブリから、前記シリコン基板と、第二の酸化物層とを除去し、シリコン層、電荷トラップ領域および第一の基板を有する半導体ウェーハを形成すること；
を含む、半導体ウェーハを製造する方法。
【請求項３８】
前記電荷トラップ領域を形成することは、一積みの複数の絶縁膜を形成することを含む、請求項３４または３７に記載の方法。
【請求項３９】
前記電荷トラップ領域を形成することは、注入層、電荷トラップ層およびコントロール層を形成することを含む、請求項３４または３７に記載の方法。
【請求項４０】
前記電荷トラップ領域を形成することは、二酸化ケイ素の注入層、窒化ケイ素の電荷トラップ層、および、二酸化ケイ素のコントロール層を形成することを含む、請求項３４または３７に記載の方法。
【請求項４１】
前記電荷トラップ領域を形成することは、トラップ中心を形成する化学種をイオン注入またはプラズマ注入することによって、前記半導体層の下の層にトラップ中心を取り込むことを含む、請求項３４または３７に記載の方法。