(57)【要約】【課題】  半導体集積回路における端子との接触抵抗の影響を解析するための技術を提供する。【解決手段】  半導体集積回路チップを装着可能なＩＣソケット（２０）と、上記ＩＣソケットに装着された上記半導体集積回路チップの端子に結合可能な導電経路と、上記導電経路の途中に設けられた抵抗器とを含む治具（４０）を用意し、上記導電経路の途中に上記抵抗器が介在された状態で上記半導体集積回路チップの電気的特性を測定し、上記抵抗器を異なる抵抗値のものに交換してから、上記導電経路の途中に上記抵抗器が介在された状態で上記半導体集積回路チップの電気的特性を測定し、上記測定結果に基づいて上記半導体集積回路における上記端子との接触抵抗の影響を解析することにより、上記半導体集積回路チップと等価な半導体集積回路を含むウエハのプロービング検査におけるプローブ針とパッドとの間の接触抵抗の影響を解析する。【選択図】        図１
2006105924.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む接触抵抗特性解析方法：
（ａ）ＩＣソケットに装着された半導体集積回路チップの端子から引き出された導電経路に抵抗器を介在させた状態で上記半導体集積回路チップの電気的特性を測定する第１工程；
（ｂ）上記抵抗器を異なる抵抗値のものに交換してから、上記半導体集積回路チップの電気的特性を測定する第２工程；
（ｃ）上記第１工程での測定結果と、上記第２工程での測定結果とに基づいて上記半導体集積回路における上記端子との接触抵抗の影響を解析する第３工程。
【請求項２】
以下の工程を含む接触抵抗特性解析方法：
（ａ）複数の端子を有する半導体集積回路チップを装着可能なＩＣソケットと、上記ＩＣソケットに装着された上記半導体集積回路チップの上記端子に結合可能な導電経路と、上記導電経路の途中に設けられた抵抗器と、を含む治具を用意する第１工程；
（ｂ）上記導電経路の途中に上記抵抗器が介在された状態で上記半導体集積回路チップの電気的特性を測定する第２工程；
（ｃ）上記抵抗器を異なる抵抗値のものに交換してから、上記導電経路の途中に上記抵抗器が介在された状態で上記半導体集積回路チップの電気的特性を測定する第３工程；
（ｄ）上記第２工程での測定結果と、上記第３工程での測定結果とに基づいて上記半導体集積回路における上記端子との接触抵抗の影響を解析する第４工程。
【請求項３】
上記抵抗器は上記治具に着脱自在とされた請求項２記載の接触抵抗特性解析方法。
【請求項４】
上記治具は、上記抵抗器の両端を短絡可能なスイッチを含み、上記スイッチを導通させることで上記抵抗器の電気的特性測定への関与を排除可能な請求項３記載の接触抵抗特性解析方法。
【請求項５】
上記第４工程には、不良テスト項目の検出、上記接触抵抗の抵抗値による特性の解析、影響を与えている端子の特定を含む請求項４記載の接触抵抗特性解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の試験技術、さらには半導体集積回路における接触抵抗特性の解析方法に関する。
【背景技術】
【０００２】
半導体集積回路装置（「ＩＣ」と略記される）の製造工程においては、半導体ウエハに形成されたペレット群についてウエハプローバが用いられて電気的特性試験が実行される選別検査（プロービング検査）が実施されている。この際、各ペレットの一主面上に配列されたパッドのそれぞれにウエハプローバのプローブ針が接触される（例えば特許文献１参照）。ウエハプローバは、例えばＬＳＩテスタなどと称される試験装置に結合され、この試験装置により、上記半導体集積回路の電気的特性試験が可能とされる。
【０００３】
【特許文献１】特開２００１−２１７２９０号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
１回目のプロービング検査において不良品と判断された場合でも、ウエハプローバのプローブ針を当て直してから２回目のプロービング検査を行ってみると、良品と判断されるケースがある。このため、プロービング検査において不良品の発生が半導体集積回路の歩留りに大きく影響する場合には、プローブカードのメンテナンスを行ってから、再度プロービング検査を行うのが通例になっている。このようなプロービング検査について本願発明者が検討したところ、再プロービングにおいても、プローブ針と半導体集積回路におけるパッドとの間の接触抵抗の影響により歩留りが回復せず、また、何度もプローブ針の当て直しが行われることで、半導体集積回路におけるパッドが削られてしまい、ボンディングが不可能になることがあることが見いだされた。また、従来のプロービング検査によれば、プローブ針と半導体集積回路におけるパッドとの間に、どれだけの接触抵抗が付着した場合に、どのテスト項目に影響するかについて把握することができないこと、プローブ針と半導体集積回路におけるパッドとの間の接触抵抗値が変化した場合に、プロービング検査結果（データ）にどの程度影響するかを把握することができないこと、さらには半導体集積回路における多数の端子のうち、どの端子との接触抵抗が影響しているのかを把握することができないこと、などが見いだされた。
【０００５】
本発明の目的は、半導体集積回路における端子との接触抵抗の影響を解析するための技術を提供することにある。
【０００６】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００８】
〔１〕以下の工程を含む接触抵抗特性解析方法：
（ａ）ＩＣソケットに装着された半導体集積回路チップの端子から引き出された導電経路に抵抗器を介在させた状態で上記半導体集積回路チップの電気的特性を測定する第１工程；
（ｂ）上記抵抗器を異なる抵抗値のものに交換してから、上記半導体集積回路チップの電気的特性を測定する第２工程；
（ｃ）上記第１工程での測定結果と、上記第２工程での測定結果とに基づいて上記半導体集積回路における上記端子との接触抵抗の影響を解析する第３工程。
【０００９】
〔２〕以下の工程を含む接触抵抗特性解析方法：
（ａ）複数の端子を有する半導体集積回路チップを装着可能なＩＣソケットと、上記ＩＣソケットに装着された上記半導体集積回路チップの上記端子に結合可能な導電経路と、上記導電経路の途中に設けられた抵抗器と、を含む治具を用意する第１工程；
（ｂ）上記導電経路の途中に上記抵抗器が介在された状態で上記半導体集積回路チップの電気的特性を測定する第２工程；
（ｃ）上記抵抗器を異なる抵抗値のものに交換してから、上記導電経路の途中に上記抵抗器が介在された状態で上記半導体集積回路チップの電気的特性を測定する第３工程；
（ｄ）上記第２工程での測定結果と、上記第３工程での測定結果とに基づいて上記半導体集積回路における上記端子との接触抵抗の影響を解析する第４工程。
【００１０】
上記の手段によれば、上記抵抗器を異なる抵抗値のものに交換してから、上記導電経路の途中に上記抵抗器が介在された状態で上記半導体集積回路チップの電気的特性を測定することにより、上記抵抗器の抵抗値の影響を解析することができる。上記抵抗器は、上記半導体集積回路チップと等価な半導体集積回路を含むウエハのプロービング検査におけるプローブ針とパッドとの間の接触抵抗と見ることができるので、上記抵抗器の抵抗値の影響を解析することにより、半導体集積回路における端子との接触抵抗の影響を解析することができる。
【００１１】
このとき、上記抵抗器は上記治具に着脱自在とすることができる。また、上記治具は、上記抵抗器の両端を短絡可能なスイッチを含み、上記スイッチを導通させることで上記抵抗器の電気的特性測定への関与を排除可能とすることができる。さらに、上記第４工程には、不良テスト項目の検出、上記接触抵抗の抵抗値による特性の解析、影響を与えている端子の特定を含めることができる。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００１３】
すなわち、半導体集積回路における端子との接触抵抗の影響を解析するための技術を提供することができる。
【発明を実施するための最良の形態】
【００１４】
図１には、本発明にかかる接触抵抗特性解析方法の実施に用いられる治具が示される。
【００１５】
図１に示される治具４０は、特に制限されないが、半導体集積回路チップを装着可能なＩＣソケット２０、複数の抵抗器がモジュール化された抵抗モジュール４１、複数のスイッチを含むスイッチ群４５が搭載された基板４２が、支持部材４４によってパフォーマンスボード４６に支持されて成る。上記ＩＣソケット２０は、上記基板４２のほぼ中央に配置される。そしてこのＩＣソケット２０を包囲するように４個の抵抗モジュールが配置され、さらに上記ＩＣソケット２０及び上記抵抗モジュール４１を包囲するようにスイッチ群４５が配置される。上記ＩＣソケット２０は、図示されない半導体集積回路チップの端子に接触可能な複数の電極を有し、この複数の電極が、基板４２に形成された導電ラインによって引き出されている。そして、この複数の導電ラインは、それぞれ抵抗モジュール４１において対応する１個の抵抗器を介して対応するケーブル４３の一端に結合される。ケーブル４３の他端はパフォーマンスボード４６に結合される。また、上記スイッチ群４５における複数のスイッチは、それぞれ上記抵抗モジュール４１において対応する抵抗器の両端を短絡可能に配線されている。上記パフォーマンスボード４６は、ＬＳＩテスタなどの試験装置（図示せず）に結合される。これによって、上記ＩＣソケット２０に装着された半導体集積回路チップの試験が可能とされる。
【００１６】
図２には、上記ＩＣソケット２０の分解斜視図が示される。
【００１７】
開口部を有するフレーム３０にヒンジ機構２３を介してカバー２２が開閉可能に支持される。このカバー２２の中央部には、半導体集積回路チップ９０を押さえつけるためのプッシャ２１が設けられている。上記フレーム３０の開口部にはアライメントプレート２４が嵌合される。アライメントプレート２４には、半導体集積回路チップ９０の位置決めのために、半導体集積回路チップ９０のサイズに対応する開口部が設けられている。そして、上記アライメントプレート２４の下側にはテープ回路２５が設けられ、エラストマ２６を介してテープ回路２５を支持可能なベース２７が設けられる。上記テープ回路２５には、上記半導体集積回路チップ９０における半田バンプ１５に接触可能なパッド電極及びパッド電極に接続する配線が設けられている。エラストマ２６はシリコンゴムによって形成され、ベース２７に取り付けられている。テープ回路２５とベース２７との間にエラストマ２６が介在されることにより、半田バンプ（端子）１５と上記パッド電極との接触の安定化が図られる。上記フレーム３０、上記テープ回路２５及び上記ベース２７には、ボルト２８が挿入可能なボルト穴が設けられ、上記フレーム３０や上記テープ回路２５は、６本のボルト２８及びそれに対応する６個のナット２９によってベース２７に固定される。前記ベース２７は上記基板４２（図１参照）に取り付けられる。このとき、上記テープ回路２５における配線は、基板４２における導電ラインに結合される。このようなＩＣソケット２０に半導体集積回路９０を装着することにより、半田バンプ（端子）との接触を小さくすることができるので、以下に述べる各種テストにおいて、半田バンプ（端子）との接触抵抗を無視することができる。
【００１８】
図３には、上記基板４２における主要部の電気的結線状態が示される。
【００１９】
抵抗モジュール４１は、上記半導体集積回路チップにおける全てのバンプ電極に対応する複数の抵抗器Ｒを含み、スイッチ群４５は、上記抵抗Ｒに対応する複数のスイッチＳＷを含む。上記複数のスイッチＳＷは、それぞれ対応する抵抗器Ｒの両端を短絡可能に配線されている。スイッチＳＷが導通された状態では、それに対応する抵抗器Ｒは、その両端が短絡されてしまうことから、回路動作に関与されない。スイッチＳＷが非導通状態の場合、半導体集積回路チップの端子と、ＬＳＩテスタ等の試験装置との間に抵抗器Ｒが介在され、上記試験装置から上記半導体集積回路チップへの電電供給や、上記試験装置と上記半導体集積回路チップとの間行われる各種信号のやり取りは、対応する抵抗器Ｒを介して行われる。
上記抵抗モジュール４１は、図示されないモジュールソケット等を介して上記基板４２に着脱自在とされ、抵抗器Ｒの抵抗値が異なる別の抵抗モジュールに交換可能とされる。特に制限されないが、本例では、抵抗器Ｒの抵抗値が１Ωとされる第１抵抗モジュール、抵抗器Ｒの抵抗値が３Ωとされる第２抵抗モジュール、抵抗器Ｒの抵抗値が５Ωとされる第３抵抗モジュールが用意されており、それらは、半導体集積回路９０の試験において適宜に交換可能とされる。
【００２０】
次に、上記構成の治具４０を用いた接触抵抗特性解析は以下のように行われる。
【００２１】
＜接触抵抗による不良テスト項目の検出＞
上記半導体集積回路チップ９０のテストとして、例えば図４に示されるように、６種類の機能テスト１〜６が行われるものとする。この場合、先ず、Ｒ＝１Ωの第１抵抗モジュールが基板４２のモジュールソケットに装着された状態で、６種類の機能テスト１〜６が行われ、そのテスト結果が正常（ＰＡＳＳ）であるか否かの判別がＬＳＩテスタ等の試験装置で行われる。次に、抵抗モジュールの交換により、Ｒ＝３Ωの第２抵抗モジュールが基板４２のモジュールソケットに装着された状態で、６種類の機能テスト１〜６が行われ、そのテスト結果が正常（ＰＡＳＳ）であるか否かの判別がＬＳＩテスタ等の試験装置で行われる。同様に抵抗モジュールが交換されることにより、今度はＲ＝５Ωの第３抵抗モジュールが基板４２のモジュールソケットに装着された状態で、６種類の機能テスト１〜６が行われ、そのテスト結果が正常（ＰＡＳＳ）であるか否かの判別がＬＳＩテスタ等の試験装置で行われる。このような試験が行われることにより、図４に示されるように、抵抗器Ｒの値による不良テスト項目が明らかになる。例えばＲ＝１Ωの場合には、機能テスト１〜６の全ての項目で正常（ＰＡＳＳ）であるのに対して、Ｒ＝３Ωの場合にはテスト１〜３で不良（ＦＡＩＬ）と判断され、Ｒ＝５Ωの場合にはテスト１〜５で不良と判断される。上記抵抗器Ｒの値は、半導体集積回路チップ９０と等価な半導体集積回路を含むウエハ（ダイシング前）のプロービング検査におけるプローブ針と半導体集積回路におけるパッドとの間の接触抵抗と見ることができるから、上記接触抵抗による不良テスト項目の検出結果を、半導体集積回路チップ９０と等価な半導体集積回路を含むウエハのプロービング検査で利用することによって、当該プロービング検査の適正化を図ることができる。すなわち、接触抵抗に起因して不良と判断され易いテスト項目については、正常／不良の判断基準を他の項目に比べて緩くするなどの対策を講ずることでプロービング検査の適正化を図ることができる。
【００２２】
＜抵抗値による特性の解析＞
抵抗値による特性の解析では、抵抗器Ｒの抵抗値によって特性がどのように変化するかを把握することができる。
【００２３】
図５乃至図７には、上記半導体集積回路チップにおけるポートのＤＣ（直流）テスト結果が示される。図５はＲ＝０Ωの場合のテスト結果、図６はＲ＝１Ωの場合のテスト結果、図７はＲ＝３Ωの場合のテスト結果である。図５乃至図７において、横軸は上記半導体集積回路チップ９０のポートに流れる電流（ポート電流）、縦軸は上記半導体集積回路チップのポートからの出力電圧（ポート電圧）である。また、「＊」は正常（ＰＡＳＳ）範囲を示している。図５乃至図７から明らかなように、抵抗器Ｒの値が大きくなるほど、正常（ＰＡＳＳ）範囲は狭くなる。このことは、半導体集積回路チップ９０と等価な半導体集積回路を含むウエハのプロービング検査において、プローブ針と半導体集積回路におけるパッドとの間の接触抵抗が大きくなるほど、正常（ＰＡＳＳ）範囲は狭くなることを意味するから、図５乃至図７に示されるテスト結果を半導体集積回路チップ９０と等価な半導体集積回路を含むウエハのプロービング検査においては、接触抵抗の値によって特性がどのように変化するかを予め把握することにより、テスト結果が、接触抵抗に起因するものか否かの判断を速やかに行うことができるので、必要に応じて再プロービングを行うことにより、プロービング検査の適正化を図ることができる。
【００２４】
＜影響を与えている端子の特定＞
ＤＣテストにおいてＲ＝３Ωで不良とされた場合において、影響を与えている端子の特定することができる。例えば、図３において、スイッチ群４５における導通状態／非導通状態を２分法により絞り込む。つまり、スイッチ群４５における全てのスイッチＳＷが導通された状態から、スイッチ群４５における全てのスイッチＳＷのうちの半分を非導通状態に切り換えてＤＣテストを行う。このＤＣテストで不良とされた場合には、現在、非導通状態とされている複数のスイッチのうちの半分のみを導通状態としてＤＣテストを行う。このようにスイッチ群４５における導通状態／非導通状態を２分法により絞り込むことで、最終的に、ＤＣテストで不良の原因とされる端子の特定することができ、その情報を、半導体集積回路チップ９０と等価な半導体集積回路を含むウエハのプロービング検査で利用したり、半導体集積回路の設計変更等にフィードバックすることができる。例えばＤＣテストで不良の原因とされる端子がグランド端子の場合、測定方法を変更したり、設計変更によりグランド端子を増設することが考えられる。上記測定方法の変更としては、同時に動作するポート数を減らすことで、ポートを分割して測定することが考えられる。例えば、図９に示されるように、半導体集積回路チップ９０のポート電流−電圧特性における正常（ＰＡＳＳ）領域が、当該半導体集積回路チップ９０の規格ポイント９００における特性を満たさない場合には、ポートの分割測定により、同時動作するポート数を減少させることにより、図１０に示されるように、正常（ＰＡＳＳ）領域を拡大することにより、規格ポイント９００における特性を満たすことができる。
【００２５】
上記例によれば、以下の作用効果を得ることができる。
【００２６】
（１）同様に抵抗モジュール４１を交換することにより、図４に示されるように接触抵抗による不良テスト項目を検出することができるので、接触抵抗に起因して不良と判断され易いテスト項目については、正常／不良の判断基準を他の項目に比べて緩くするなどの対策を講ずることでプロービング検査の適正化を図ることができる。
【００２７】
（２）図５乃至図７に示されるテスト結果を半導体集積回路チップ９０と等価な半導体集積回路を含むウエハのプロービング検査においては、接触抵抗の値によって特性がどのように変化するかを予め把握することにより、テスト結果が、接触抵抗に起因するものか否かの判断を速やかに行うことができるので、必要に応じて再プロービングを行うことにより、プロービング検査の適正化を図ることができる。
【００２８】
（３）スイッチ群４５における導通状態／非導通状態を２分法により絞り込むことで、最終的に、ＤＣテストで不良の原因とされる端子の特定することができ、その情報を、半導体集積回路チップ９０と等価な半導体集積回路を含むウエハのプロービング検査に利用したり、半導体集積回路の設計変更等にフィードバックすることができる。
【００２９】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３０】
例えば、上記の例では、抵抗モジュール４１を着脱自在とした場合について説明したが、基板４２単位で交換可能にすれば、抵抗モジュール４１を基板に４２に固定することができる。すなわち、適宜のソケットなどを介してそれぞれパフォーマンスボード４６に着脱自在に構成された複数の基板４２を用意し、この基板４２毎に抵抗モジュール４１における抵抗器Ｒの値を異ならせる。この場合、抵抗モジュール４１が基板４２に固定されていても、基板４２毎交換することで抵抗器Ｒの値を切り換えることができる。また、新たにスイッチを設け、このスイッチにより抵抗器Ｒの値を切り換えるようにしても良い。
【図面の簡単な説明】
【００３１】
【図１】本発明にかかる接触抵抗特性解析方法の実施に用いられる治具の外観斜視図である。
【図２】上記治具に含まれるＩＣソケットの分解斜視図である。
【図３】上記治具に含まれる基板における主要部の電気的結線状態の説明図である。
【図４】上記治具を用いた不良テスト項目検出の説明図である。
【図５】半導体集積回路チップにおけるポートのＤＣテスト結果の説明図である。
【図６】半導体集積回路チップにおけるポートのＤＣテスト結果の説明図である。
【図７】半導体集積回路チップにおけるポートのＤＣテスト結果の説明図である。
【図８】半導体集積回路チップにおけるポートのＤＣテスト結果の説明図である。
【図９】半導体集積回路チップにおけるポートのＤＣテスト結果の説明図である。
【図１０】半導体集積回路チップにおけるポートのＤＣテスト結果の説明図である。
【符号の説明】
【００３２】
２０  ＩＣソケット
４０  治具
４１  抵抗モジュール
４２  基板
４３  ケーブル
４４  支持部材
４５  スイッチ群
４６  パフォーマンスボード
９０  半導体集積回路チップ
Ｒ  抵抗器
ＳＷ  スイッチ
【図１】
2006105924.tif 000003
【図２】
2006105924.tif 000004
【図３】
2006105924.tif 000005
【図４】
2006105924.tif 000006
【図５】
2006105924.tif 000007
【図６】
2006105924.tif 000008
【図７】
2006105924.tif 000009
【図８】
2006105924.tif 000010
【図９】
2006105924.tif 000011
【図１０】
2006105924.tif 000012