(57)【要約】  本明細書に開示された対象は、相関電子スイッチデバイスを含む、プログラム可能な基礎構造に関しうる。
2019505987.tif 000002
【特許請求の範囲】
【請求項１】
相関電子スイッチ（ＣＥＳ）を含む金属酸化物を含む１つまたは複数の第１の層と、
１つまたは複数の端子と、
前記ＣＥＳに対する第１のアクセスデバイスを形成するために、前記１つまたは複数の端子のうち第１の端子と前記１つまたは複数の第１の層との間に形成された１つまたは複数の第２の層と、
を含む、デバイス。
【請求項２】
前記第１のアクセスデバイスが、Ｐ／Ｎ接合ダイオード、ショットキーバリアダイオード、ＭＩＭダイオード、トンネルダイオードもしくはバリスタ、またはそれらの組合せを含む、請求項１に記載のデバイス。
【請求項３】
前記１つまたは複数の第２の層が、ビスマスドープされた酸化亜鉛を含む、請求項１または２に記載のデバイス。
【請求項４】
前記デバイスが、交差点メモリアレイ内の相関電子ランダムアクセスメモリ（ＣｅＲＡＭ）を含む、請求項１から３のいずれか一項に記載のデバイス。
【請求項５】
前記１つまたは複数の第１の層及び前記１つまたは複数の第２の層が相関電子材料（ＣＥＭ）から形成され、前記１つまたは複数の第１の層がｐ型ドープされた、請求項１から４のいずれか一項に記載のデバイス。
【請求項６】
前記１つまたは複数の第２の金属酸化物層が、ｎ型ドープされた、請求項５に記載のデバイス。
【請求項７】
前記１つまたは複数の第２の金属酸化物層が、真性状態にある前記ＣＥＭを含む、請求項５に記載のデバイス。
【請求項８】
前記ＣＥＳに対する第２のアクセスデバイスを形成するために、前記１つまたは複数の端子のうちの第２の端子間に形成された、１つまたは複数の第３の層をさらに含む、請求項１から７のいずれか一項に記載のデバイス。
【請求項９】
前記１つまたは複数の第１の層が、第１の金属層によって前記１つまたは複数の第２の金属酸化物層から離隔され、前記１つまたは複数の第１の層が、第２の金属層によって前記１つまたは複数の第３の層から離隔された、請求項８に記載のデバイス。
【請求項１０】
前記第１の層がｐ型ドープされ、前記第２及び第３の層がｎ型ドープされた、請求項８または９に記載のデバイス。
【請求項１１】
前記第１の層が真性状態にある前記ＣＥＭを含み、前記第２及び第３の層がｎ型ドープされた、請求項８または９に記載のデバイス。
【請求項１２】
前記１つまたは複数の第１の層がｐ型ドープされ、前記１つまたは複数の第２の層及び前記１つまたは複数の第３の層が、真性状態にある前記ＣＥＭを含む、請求項８または９に記載のデバイス。
【請求項１３】
前記１つまたは複数の第１の金属酸化物層がｐ型ドープされ、前記第２の金属酸化物層がｎ型ドープされ、前記１つまたは複数の第３の層が真性状態にある前記ＣＥＭを含む、請求項８から１２のいずれか一項に記載のデバイス。
【請求項１４】
前記ＣＥＳが、前記１つまたは複数の第１の層を通る第１の電流を維持しつつ前記１つまたは複数の第１の金属層にわたる電圧の印加に応じて、前記ＣＥＳを高インピーダンス状態または絶縁状態に置き、
前記ＣＥＳが前記１つまたは複数の第１の層を通る第２の電流を維持しつつ前記１つまたは複数の第１の層に渡る第２の電圧の印加に応じて、前記ＣＥＳ素子のメモリ状態を低インピーダンスまたは伝導状態に置き、
前記ＣＥＳ素子の状態が、前記１つまたは複数の第１の層に渡る第３の電圧の印加に応じて前記アクセスデバイスを通る測定された電圧に少なくとも部分的に基づいて検出可能である、請求項１から１３のいずれか一項に記載のデバイス。
【請求項１５】
相関電子スイッチ（ＣＥＳ）を提供する金属酸化物を含む１つまたは複数の第１の層を形成する段階と、
第３の層と前記１つまたは複数の第１の層との間に、前記ＣＥＳへの第１のアクセスデバイスを提供する１つまたは複数の第２の層を形成する段階と、を含み、
前記第３の層が、前記ＣＥＳの第１の端子を提供する金属層を含む、方法。
【請求項１６】
前記第３の層が前記１つまたは複数の第２の層の上に形成される、請求項１５に記載の方法。
【請求項１７】
前記ＣＥＳへの第２のアクセスデバイスを提供するために、第５の層と前記１つまたは複数の第１の層との間に１つまたは複数の第４の層を形成する段階をさらに含み、前記第５の層が、前記ＣＥＳの第２の端子を提供する金属層を含む、請求項１５または１６に記載の方法。
【請求項１８】
前記１つまたは複数の第２の層が金属酸化物を含む、請求項１５から１７のいずれか一項に記載の方法。
【請求項１９】
前記１つまたは複数の第２の層がポリシリコンを含む、請求項１５から１７のいずれか一項に記載の方法。
【請求項２０】
前記１つまたは複数の第２の層が、ｎ型ドープまたはｐ型ドープされる、請求項１５から１９のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示される対象は、相関電子スイッチデバイスに関連し、より具体的には、相関電子スイッチデバイスを含むプログラム可能な基礎構造に関連しうる。
【背景技術】
【０００２】
例えば、電子スイッチングデバイスなどの集積回路デバイスは、幅広い電子デバイスの種類に見出されうる。例えば、メモリ及び／またはロジックデバイスは、電子スイッチを組み込み、コンピュータ、デジタルカメラ、携帯電話、タブレットデバイス、携帯デジタル情報端末などに使用されうる。メモリ及び／またはロジックデバイス内に組み込まれうるような、いずれかの特定の用途への適合性を考慮する際に設計者が興味を有しうるような電子スイッチングデバイスに関する因子は、例えば、物理的な大きさ、記憶密度、動作電圧及び／または電力消費を含みうる。設計者が興味を有しうるその他の例示的な因子は、製造コスト、製造の容易さ、拡張可能性、及び／または信頼性を含みうる。また、より低電力及び／またはより高速の特性を呈するメモリ及び／またはロジックデバイスに対する必要性も増大しつつある。
【発明の概要】
【課題を解決するための手段】
【０００３】
特許請求される対象は、本明細書の結論部に具体的に指摘され、明確に請求される。しかし、組織及び／または動作方法の両方についても、対象物、特徴及びまたはそれらの利点とともに、以下の添付する図面とともに以下の詳細な説明を参照することによって最もよく理解されうる。
【図面の簡単な説明】
【０００４】
【図１ａ】１つの実施形態に従う、相関電子材料を含む相関電子スイッチデバイスの例示的な実施形態のブロック図を示す。
【図１ｂ】相関電子スイッチに関する例示的なシンボルを表す。
【図２】１つの実施形態に従う、相関電子スイッチの等価回路の概略図である。
【図３】１つの実施形態に従う、相関電子スイッチに関する電圧に対する電流密度のプロットを示す。
【図４ａ】１つの実施形態に従う、相関電子スイッチを含む例示的な集積回路の一部の断面図を表す図である。
【図４ｂ】１つの実施形態に従う、相関電子スイッチを含む例示的な集積回路の一部の断面図を表す図である。
【図４ｃ】１つの実施形態に従う、相関電子スイッチを含む例示的な集積回路の一部の断面図を表す図である。
【図４ｄ】１つの実施形態に従う、複数の相関電子スイッチを含む例示的な集積回路の一部の断面図を表す図である。
【図５】１つの実施形態に従う、プログラム可能な基礎構造の複数のレベルに配置された複数の相関電子スイッチを含む例示的な集積回路の一部の断面図を表す図である。
【図６】１つの実施形態に従う、相関電子スイッチデバイスの交差点アレイを含む例示的なプログラム可能な基礎構造を表す。
【図７】１つの実施形態に従う、例示的な複合デバイスの概略図を示す。
【図８】１つの実施形態に従う、ダイオードを含む例示的な複合デバイスの概略図を示す。
【図９】１つの実施形態に従う、ダイオードを含む例示的な複合デバイスに関して集められたデータを表す、電圧に対する例示的な電流の曲線を表す例示的なプロットを示す。
【図１０ａ】１つの実施形態に従うアクセスデバイスと集積された相関電子スイッチデバイスの構造を示す。
【図１０ｂ】１つの実施形態に従うアクセスデバイスと集積された相関電子スイッチデバイスの構造を示す。
【図１０ｃ】１つの実施形態に従うアクセスデバイスと集積された相関電子スイッチデバイスの構造を示す。
【図１０ｄ】１つの実施形態に従うアクセスデバイスと集積された相関電子スイッチデバイスの構造を示す。
【図１０ｅ】１つの実施形態に従うアクセスデバイスと集積された相関電子スイッチデバイスの構造を示す。
【図１１ａ】１つの実施形態に従うアクセスデバイスと集積された相関電子スイッチデバイスの構造を示す。
【図１１ｂ】１つの実施形態に従うアクセスデバイスと集積された相関電子スイッチデバイスの構造を示す。
【図１１ｃ】１つの実施形態に従うアクセスデバイスと集積された相関電子スイッチデバイスの構造を示す。
【図１１ｄ】１つの実施形態に従うアクセスデバイスと集積された相関電子スイッチデバイスの構造を示す。
【図１２ａ】１つの実施形態に従うアクセスデバイスと集積された相関電子スイッチデバイスの構造を示す。
【図１２ｂ】１つの実施形態に従うアクセスデバイスと集積された相関電子スイッチデバイスの構造を示す。
【図１３】１つの実施形態に従う、相関電子スイッチデバイスの交差点アレイを含む例示的なプログラム可能な基礎構造を示す。
【図１４】１つの実施形態に従う、相関電子スイッチデバイスの交差点アレイを含む例示的なプログラム可能な基礎構造を示す。
【発明を実施するための形態】
【０００５】
以下の詳細な説明において、本明細書の一部を形成する添付する図面への参照がなされ、同様の符号は、対応する及び／または類似の構成要素を示すために、全体を通して同様の部品を表す。図面に示された構成要素は、図面の簡略化及び／または明確化などのために、必ずしもスケール通りに描かれていないことは了解されるであろう。例えば、いくつかの構成要素の寸法は、他の構成要素に対して誇張されうる。さらに、その他の構成要素も利用されうることは理解すべきである。またさらに、構成的な、及び／またはその他の変更は、特許請求される対象から逸脱せずになされうる。例えば、上、下、頂部、底部などの方向及び／または参照は、図面の議論を容易にするために使用されうるものであり、及び／または特許請求される対象の用途を限定することを意図されるものではない。したがって、以下の詳細な説明は、特許請求される対象及び／または等価物を限定するものととられるべきではない。
【０００６】
本明細書を通して、１つの実装形態、ある実装形態、１つの実施形態、ある実施形態及び／または同様の用語は、特定の実装形態及び／または実施形態とともに説明される特定の特徴、構造及び／または特性が、特許請求される対象の少なくとも１つの実装形態及び／または実施形態に含まれることを意味する。そのため、例えば本明細書を通して様々な場所においてそのような用語が現れることは、必ずしも同一の実装形態または説明されるいずれか１つの特定の実装形態を指すものと意図されるものではない。さらに、説明される特定の特徴、構造及び／または特性は、例えば、１つまたは複数の実装形態において様々な方式で組み合わせることが可能であり、そのため意図される特許請求の範囲内にあることは理解されるべきである。無論、一般にこれらの、及びその他の内容は、文脈とともに変化する。したがって、説明及び／または用法の特定の文脈は、導かれる推論に関する有用な案内をもたらす。
【０００７】
本明細書で利用されるように、「結合された」、「接続された」との用語及びまたは類似の用語は、汎用的に使用される。これらの用語は同義語を意図するものではないことは理解されるべきである。むしろ、「接続された」は、２つ以上の構成要素が、例えば、直接的な、電気的接触を含む物理的接触であることを指すものとして一般的に使用され、その一方、「結合された」は、２つ以上の構成要素が、潜在的に、直接的な、電気的接触を含む物理的接触であることを意味するものとして一般的に使用される。しかし、「結合された」は、２つ以上の構成要素が必ずしも直接接触しているわけではなく、協働及び／または相互作用することが可能であることも意味するものとして一般的に使用される。結合したとの用語は、例えば適切な文脈において間接的に接続されていることを意味するものとしても、一般的に理解される。
【０００８】
「及び」、「または」、「及び／または」との用語、及び／または類似の用語は、本明細書で用いられるように、少なくとも部分的にそのような用語が使用される特定の文脈に依存すると考えられる様々な意味を含む。典型的には、「または」は、Ａ、ＢまたはＣのように一覧に関して使用される場合には、包含的な意味で使用されるＡ、Ｂ及びＣも、排他的な意味で使用されるＡ、ＢまたはＣも意味するものと意図される。さらに、「１つまたは複数」との用語及び／または類似の用語は、単数でいずれかの特徴、構造及び／もしくは特性を記述するために使用され、並びに／または複数及び／もしくはその他の組合せの特徴、構造及び／もしくは特性を記述するためにも使用される。同様に、「基づいて」との用語及び／または類似の用語は、必ずしも因子の排他的なセットを伝達することを意図しているのではなく、必ずしも明示的に記述されていない追加的な因子の存在を許容していることを意図しているものとして理解される。無論、前述のすべてについて、記述の特定の文脈及び／または利用は、導かれる推測に関する有用な案内をもたらす。以下の説明は単に１つまたは複数の例示的な例を提供するものであり、特許請求される対象はこれらの１つまたは複数の例示的な例に限定されないことは注意すべきである。しかし、ここでも、記述の特定の文脈及び／または利用は、導かれる推測に関する有用な案内をもたらす。
【０００９】
本開示の特定の実施形態は、例えばメモリ及び／またはロジックデバイス内で、相関電子スイッチ（Ｃｏｒｒｅｌａｔｅｄ  Ｅｌｅｃｔｒｏｎ  Ｓｗｉｔｃｈ、ＣＥＳ）を形成するための相関電子材料（Ｃｏｒｒｅｌａｔｅｄ  Ｅｌｅｃｔｒｏｎ  Ｍａｔｅｒｉａｌ、ＣＥＭ）を組み込む。ＣＥＳデバイスはまた、例えばフィルタ回路、データ変換器、位相ロックループ回路及び高速双受信器などの幅広いその他の種類の電子回路でも利用されうるが、特許請求される対象の範囲は、これらの点の範囲に限定されない。これに関して、ＣＥＳは、固体状態の構造相変化（例えば相変化メモリ（Ｐｈａｓｅ  Ｃｈａｎｇｅ  Ｍｅｍｏｒｙ、ＰＣＭ）デバイスにおける結晶／アモルファスまたは抵抗ＲＡＭデバイスにおけるフィラメント形成及び伝導）よりもむしろ、電子相関から生じる実質的に急峻な導体／絶縁体遷移を呈しうる。１つの実施形態において、ＣＥＳにおける実質的に急峻な導体／絶縁体遷移は、例えば溶融／固化またはフィラメント形成などとは対照的に、量子機械的現象に応答するものでありうる。本明細書で使用されるように、「伝導状態」、「低インピーダンス状態」及び／もしくは「金属状態」は相互に交換可能でありえ、並びに／または「伝導／低インピーダンス状態」と称される場合もありうる。同様に、「絶縁状態」及び「高インピーダンス状態」は本明細書では相互に交換して使用されてもよく、並びに／または「絶縁／高インピーダンス状態」と称される場合もありうる。
【００１０】
相関電子スイッチ材料の、絶縁／高インピーダンス状態と伝導／低インピーダンス状態との間の量子機械的遷移は、モット（Ｍｏｔｔ）遷移との用語で理解されうる。モット遷移では、モット遷移条件が生じると、材料は、絶縁／高インピーダンス状態から伝導／低インピーダンス状態へ切り替わりうる。モット基準は（ｎｃ）１／３ａ≒０．２６で定義され、ｎｃは電子濃度であり、ａはボーア半径である。臨界キャリア濃度がＭｏｔｔ基準が満たされるようになると、モット遷移が生じ、ＣＥＳの状態が高抵抗／高静電容量状態（すなわち絶縁／高インピーダンス状態）から低抵抗／低静電容量状態（すなわち伝導／低インピーダンス状態）へ変化することとなる。
【００１１】
モット遷移は電子の局在化によって制御される。キャリアが局在化されると、電子間の強いクーロン相互作用がＣＥＭのバンドを分離し、絶縁体を形成する。電子が局在化されなくなると、弱いクーロン相互作用が支配的になり、バンド分離が取り除かれ、その結果金属（伝導）バンドとなる。これは「混雑したエレベータ」現象と説明される場合がある。エレベータの中に数人しかいない場合、その人たちは容易に動き回ることができ、これは伝導／低インピーダンス状態に類似する。一方、エレベータがある人数の密度に達すると、その人たちは動くことができなくなり、これは絶縁／高インピーダンス状態に類似する。しかし、この古典的な説明は説明の目的のために提供されたものであり、量子現象のすべての古典的な説明と同様に、不完全な類推であることは理解されるべきであり、特許請求される対象はこの点に限定されない。
【００１２】
さらに、１つの実施形態において、絶縁／高インピーダンス状態から伝導／低インピーダンス状態への切り替えは、抵抗の変化に加えて、静電容量の変化ももたらしうる。例えば、ＣＥＳは、可変静電容量特性とともに可変抵抗特性を含みうる。すなわち、ＣＥＳデバイスのインピーダンス特性は、抵抗成分及び静電容量成分の両方を含みうる。例えば、金属状態では、ＣＥＭは実質的に電場がゼロでありえ、従って実質的に静電容量がゼロでありうる。同様に、絶縁／高インピーダンス状態（電子遮蔽が、自由電子の密度が低いために非常に不完全でありうる）において、外部電場はＣＥＭに侵入することが可能でありえ、したがってＣＥＭは、ＣＥＭの誘電関数における物理的変化に起因する静電容量を有することとなる。そのため、例えば、ＣＥＳにおける絶縁／高インピーダンス状態から伝導／低インピーダンス状態への遷移は、１つの実施形態において抵抗及び静電容量の両方の変化を生じうる。
【００１３】
１つの実施形態において、ＣＥＳデバイスは、ＣＥＳデバイスのＣＥＭの大部分の体積においてモット遷移に応答してインピーダンス状態を切り替えうる。１つの実施形態において、ＣＥＳデバイスは「バルクスイッチ」を含みうる。本明細書で使用されるように、「バルクスイッチ」は、モット遷移に応答するようなインピーダンス状態を切り替えるＣＥＳデバイスのＣＥＭの少なくとも大部分の体積を指す。例えば、１つの実施形態において、ＣＥＳデバイスのＣＥＭの実質的にすべては、モット遷移に応答して絶縁／高インピーダンス状態から伝導／低インピーダンス状態へ、または伝導／低インピーダンス状態から絶縁／高インピーダンス状態へ切り替えうる。１つの実施形態において、ＣＥＭは１つもしくは複数の遷移金属酸化物（Ｔｒａｎｓｉｔｉｏｎ  Ｍｅｔａｌ  Ｏｘｉｄｅ、ＴＭＯ）、１つもしくは複数の希土類酸化物、周期表の１つもしくは複数のｆ族元素の１つもしくは複数の酸化物、１つもしくは複数の希土類遷移金属酸化物ペロブスカイト、イットリウム及び／またはイッテルビウムを含みうるが、特許請求される対象はこの範囲に限定されない。１つの実施形態において、ＣＥＳデバイスなどのデバイスは、アルミニウム、カドミウム、クロム、コバルト、銅、金、鉄、マンガン、水銀、モリブデン、ニッケル、パラジウム、レニウム、ルテニウム、銀、スズ、チタン、バナジウム及び亜鉛（これらは酸素またはその他の種類の配位子などのカチオンと結合されうる）またはそれらの組合せを含む群から選択された１つまたは複数の材料を含むＣＥＭを含みうるが、特許請求される対象はこの範囲に限定されない。
【００１４】
図１ａは、導電端子１０１及び１０３などの導電端子の間に挟まれた材料１０２などのＣＥＭを含むＣＥＳデバイスの例示的な実施形態を示す。１つの実施形態において、ＣＥＳデバイス１００のようなＣＥＳデバイスは、可変インピーダンスデバイスを含みうる。本明細書で利用されるように、「相関電子スイッチ」及び「可変インピーダンス」は相互に交換されうる。少なくとも部分的に、導電端子１０３及び１０３の間などの端子の間の臨界電圧及び臨界電流の印加を通して、材料１０２などのＣＥＭは、前述の伝導／低抵抗インピーダンス状態と絶縁／高インピーダンス状態との間で遷移しうる。前述のように、ＣＥＳデバイス１００などの可変インピーダンスデバイスにおける材料１０２などのＣＥＭは、以下により詳細に説明するように、印加される臨界電圧及び印加される臨界電流の結果として、相関電子スイッチ材料の量子機械的遷移に起因して第１のインピーダンス状態と第２のインピーダンス状態との間で遷移しうる。また、前述のように、可変インピーダンスデバイス１００などの可変インピーダンスデバイスは、可変抵抗及び可変静電容量の両方の特性を呈しうる。
【００１５】
特定の実施形態において、ＣＥＳデバイス１００などの可変インピーダンスデバイスは、相関電子スイッチ材料の量子機械的遷移に起因して、ＣＥＭの少なくとも大半の部分の絶縁／高インピーダンス状態と伝導／低インピーダンス状態との間の遷移に少なくとも部分的に基づいて、複数の検出可能なインピーダンス状態の間で遷移しうるＣＥＭを含みうる。例えば、１つの実施形態において、ＣＥＳデバイスはバルクスイッチを含んでもよく、バルクスイッチでは、ＣＥＳデバイスのＣＥＭの実質的にすべてが、モット遷移に応答して絶縁／高インピーダンス状態から伝導／低インピーダンス状態へ、または伝導／低インピーダンス状態から絶縁／高インピーダンス状態へ切り替わりうる。これに関して、「インピーダンス状態」は、単に数例を提供する値、シンボル、パラメータ及び／または状態を表す可変インピーダンスデバイスの検出可能な状態を意味する。１つの特定の実施形態において、後述するように、ＣＥＳデバイスのインピーダンス状態は、読み出し及び／または感知動作においてＣＥＳデバイスの端子で検出される信号に少なくとも部分的に基づいて検出されうる。別の特定の実施形態において、後述するように、ＣＥＳデバイスは、例えば「書き込み」及び／または「プログラム」動作において、ＣＥＳデバイスの端子に渡る１つまたは複数の信号の印加によって、特定の値、シンボル及び／もしくはパラメータを表すもしくは保存するために、並びに／またはＣＥＳデバイスについての特定の静電容量の値を達成するために、特定のインピーダンス状態におかれうる。無論、特許請求される範囲は、本明細書で説明される特定の例示的な実施形態の範囲に限定されない。
【００１６】
図１ｂは、例えばＣＥＳ／可変インピーダンスデバイスを表す電気回路の概略図において利用されうる例示的なシンボル１１０を示す。例示的なシンボル１１０は、見た人が、ＣＥＳデバイス１００などのＣＥＳ／可変インピーダンスデバイスの可変抵抗特性及び可変静電容量特性を理解するように意図される。例示的なシンボル１１０は、実際の回路図を表すことを意図されるものではなく、単に電気回路図のシンボルとして意図されるにすぎない。無論、特許請求される対象はこの範囲に限定されない。
【００１７】
図２は、ＣＥＳデバイス１００などの例示的なＣＥＳ／可変インピーダンスデバイスの等価回路の概略図を表す。前述のように、ＣＥＳ／可変インピーダンスデバイスは、可変抵抗及び可変静電容量の両方の特性を含みうる。すなわち、ＣＥＳデバイス１００のようなＣＥＳ／可変インピーダンスデバイスのインピーダンス特性は、デバイスの抵抗特性及び静電容量特性に少なくとも部分的に依存しうる。例えば、可変インピーダンスデバイスに関する等価回路は、１つの実施形態において、可変キャパシタ２２０などの可変キャパシタと並列な可変抵抗２１０などの可変抵抗を含みうる。無論、可変抵抗器２１０及び可変キャパシタ２２０は個別構成要素を含むものとして図２に示されているが、ＣＥＳ１００などの可変インピーダンスデバイスは、ＣＥＭ１０２などの実質的に均一なＣＥＭを含んでもよく、ＣＥＭは可変静電容量及び可変抵抗の特性を含む。
【００１８】
表１は、ＣＥＳデバイス１００などの例示的な可変インピーダンスデバイスに関する例示的な真理値表を示している。
【００１９】
【表１】
2019505987.tif 000003
【００２０】
１つの実施形態において、表１に示された例示的な真理値表は、ＣＥＳデバイス１００のような可変インピーダンスデバイスの抵抗が、少なくとも部分的に、ＣＥＭにわたって印加される電圧の関数である、低抵抗状態と高抵抗状態との間で遷移しうることを示している。１つの実施形態において、低抵抗状態の抵抗は、高抵抗状態の抵抗よりも１０から１０００００倍低くなりうるが、特許請求される範囲はこの範囲に限定されない。同様に、表１は、ＣＥＳデバイス１００のような可変インピーダンスデバイスの静電容量が、少なくとも部分的に、ＣＥＭにわたって印加される電圧の関数である、例示的な実施形態についてほぼゼロまたは非常に小さい低静電容量状態と高静電容量状態との間で遷移しうることを示している。また、表１に示されるように、高抵抗／高静電容量状態から低抵抗／低静電容量状態への可変インピーダンスデバイス遷移は、高インピーダンス状態から低インピーダンス状態への遷移として表されうる。同様に、低抵抗／低静電容量状態から高抵抗／高静電容量状態への遷移は、低インピーダンス状態から高インピーダンス状態への遷移として表されうる。
【００２１】
ＣＥＳ１００などの可変インピーダンスは抵抗器ではなく、可変静電容量及び可変抵抗の両方の特性を有するデバイスを含むことは注意すべきである。１つの実施形態において、抵抗値及び／または静電容量値、並びに従ってインピーダンス値は、少なくとも部分的に、印加される電圧に依存する。
【００２２】
図３は、１つの実施形態に従う、例示的なＣＥＳデバイス１００のようなＣＥＳデバイスの、導電端子１０１及び１０３などの導電端子にわたって印加される電圧に対する電流密度のプロットを示している。少なくとも部分的に、可変インピーダンスデバイス１００のような可変インピーダンスデバイスの端子に（例えば書き込み動作において）印加される電圧に基づいて、ＣＥＭ１０２などのＣＥＭは伝導／低インピーダンス状態または絶縁／高インピーダンス状態に置かれうる。例えば、電圧Ｖｒｅｓｅｔ及び電流密度Ｊｒｅｓｅｔの印加は、ＣＥＳデバイスを絶縁／高インピーダンス状態に置き、電圧Ｖｓｅｔ及び電流密度Ｊｓｅｔの印加は、ＣＥＳデバイスを伝導／低インピーダンス状態に置きうる。すなわち、１つの実施形態において、「セット」条件は、ＣＥＳデバイス１００などの可変インピーダンスデバイスを伝導／低インピーダンス状態に置き、「リセット」条件は、ＣＥＳデバイス１００などの可変インピーダンスデバイスを絶縁／高インピーダンス状態に置きうる。ＣＥＳデバイスを低インピーダンス状態または高インピーダンス状態に置くのに続けて、ＣＥＳデバイスの特定の状態が、少なくとも部分的に電圧Ｖｒｅａｄの印加（例えば読み出し動作）によって検出され、ＣＥＳデバイス１００などの可変インピーダンスデバイスの導電端子１０１及び１０３などの端子における電流または電流密度が検出されうる。
【００２３】
１つの実施形態において、ＣＥＳデバイスのＣＥＭは、例えばペロブスカイト、モット絶縁体、電荷交換絶縁体及び／またはアンダーソン不規則絶縁体などの、例えば任意の遷移金属酸化物（ＴＭＯ）を含みうる。特定の実施形態において、ＣＥＳデバイスは、数例を提供するために、酸化ニッケル、酸化コバルト、酸化鉄、酸化イットリウム、Ｃｒドープチタン酸ストロンチウム、チタン酸ランタンなどのペロブスカイト、マンガン酸プラセオジムカルシウム、マンガン酸プラセオジムランタンを含むマンガン酸族などの材料から形成されうる。１つの実施形態において、不完全なｄ及びｆ軌道殻を有する元素を組み込む酸化物が、ＣＥＳデバイスでの使用に関して、十分なインピーダンス切り替え特性を呈しうる。１つの実施形態において、ＣＥＳは、電鋳を用いずに準備されうる。他の実施形態は、特許請求される対象から逸脱せずに、他の遷移金属化合物を採用しうる。例えば、｛Ｍ（ｃｈｘｎ）２Ｂｒ｝Ｂｒ２及びその他のそのような金属複合体が、特許請求される対象の範囲から逸脱せずに使用されてもよく、ＭはＰｔ、ＰｄまたはＮｉを含んでもよく、ｃｈｘｎは１Ｒ，２Ｒシクロヘキサンジアミンを含みうる。
【００２４】
１つの実施形態において、図１のＣＥＳデバイスは、ＴＭＯ可変インピーダンス材料を含む材料を含みうるが、これらは単なる例示であり、特許請求される対象の範囲を限定することを意図するものではないことは理解すべきである。特定の実装形態は、他の可変インピーダンス材料も同様に採用しうる。酸化ニッケル、ＮｉＯは、１つの特定のＴＭＯとして開示される。本明細書で議論されるＮｉＯ材料は、１つの実施形態において、付加的な配位子でドープされてもよく、界面をパシベートし、調整可能な電圧及びインピーダンスを可能にすることによって、可変インピーダンス特性を安定化させうる。特定の実施形態において、本明細書で開示されるＮｉＯ可変インピーダンス材料は、配位子を収容する炭素を含んでもよく、これはＮｉＯ（Ｃｘ）で表されうる。ここで、当業者は、１つの実施形態において、単に価数をバランスさせることによって、配位子を収容する任意の特定の炭素及び配位子を収容する炭素の任意の特定の組合せについて、ｘの値を決定しうる。別の特定の例示的な実施形態において、付加的な配位子でドープされたＮｉＯはＮｉＯ（Ｌｘ）で表されてもよく、Ｌｘは配位子元素または化合物であり、ｘは１単位のＮｉＯに対する配位子のユニットの数を示す。当業者は、１つの実施形態において、単に価数をバランスさせることによって、任意の特定の配位子及び、配位子とＮｉＯまたはその他任意の遷移金属との任意の特定の組合せについて、ｘの値を決定しうる。
【００２５】
１つの実施形態において、ＣＥＳデバイスは、最初に伝導／低インピーダンス状態で製造されうる。また、１つの実施形態において、ＣＥＳデバイスは非一時的であり得、この場合ＣＥＳデバイスはさらなるプログラミングが実行されるまで各インピーダンス状態を維持しうる。例えば、１つの実施形態において、十分なバイアスが印加され（例えばバンド分離ポテンシャルを超える）、前述のモット条件が達成される（スイッチング領域内で、注入される電子正孔＝電子）場合、ＣＥＳデバイスはモット遷移を介して伝導／低インピーダンス状態から絶縁体状態へ急速に切り替わりうる。これは、図３のプロットの点３０８において生じうる。この点において、電子はもはや遮蔽されておらず、局在化された状態になる。この相関はバンドを分離し、絶縁体を形成する。ＣＥＳデバイスのＣＥＭは依然として絶縁／高インピーダンス状態にある一方で、電流は正孔の輸送によって生じうる。十分なバイアスがＣＥＳデバイスの端子にわたって印加されれば、電子は金属−絶縁体−金属（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ、ＭＩＭ）デバイスのポテンシャル障壁を超えてＭＩＭダイオード内に注入されうる。セット条件を達成するのに十分な電子が注入されており、十分なポテンシャルが端子にわたって印加されていれば、電子の増加は電子を遮蔽し、電子の局在化を取り除き、これはバンド分離ポテンシャルを破壊して金属を形成し、それによってＣＥＳデバイスを伝導／低インピーダンス状態に置きうる。
【００２６】
１つの実施形態によれば、ＣＥＳデバイスのＣＥＭ内の電流は、ＣＥＳデバイスを伝導／低インピーダンス状態に置くためのセット条件を達成するために、書き込み動作の間に限定される外部電流に少なくとも部分的に基づいて決定される外部から印加される「コンプライアンス」条件によって制御されうる。この外部から印加されるコンプライアンス電流は、後続のリセット条件電流密度の要件も設定する。図３の特定の実装形態に示されるように、ＣＥＳデバイスを伝導／低インピーダンス状態に置くために点３１６において書き込み動作の間印加される電流密度Ｊｃｏｍｐは、後続の書き込み動作においてＣＥＳを絶縁／高インピーダンス状態に置くためのコンプライアンス条件を決定しうる。図示されるように、１つの実施形態において、ＣＥＳデバイスのＣＥＭは、点３０８において電圧Ｖｒｅｓｅｔで電流密度Ｊｒｅｓｅｔ≧Ｊｃｏｍｐの印加によって、引き続いて絶縁／高インピーダンス状態に置かれ、Ｊｃｏｍｐは外部から印加されうる。
【００２７】
そのため、外部から印加されるコンプライアンス電流などのコンプライアンス電流は、モット遷移に関して正孔として「捕捉」されることとなるＣＥＳデバイスのＣＥＭの電子の数を設定しうる。換言すれば、ＣＥＳデバイスを伝導／低インピーダンス状態に置くために書き込み動作において印加される電流は、引き続いてＣＥＳデバイスを絶縁／高インピーダンス状態に遷移するためにＣＥＳデバイスのＣＥＭに注入されることとなる正孔の数を決定しうる。以下により完全に説明するように、コンプライアンス電流は直接印加されうる。
【００２８】
前述のように、絶縁／高インピーダンス状態への遷移は、点３０８においてモット遷移に応答して生じうる。前述のように、そのようなモット遷移は、ＣＥＳデバイスのＣＥＭにおいて、電子濃度ｎが電子正孔ｐの濃度と等しい条件で生じうる。この条件は、以下のモット基準が満たされるときに生じ、以下のように数式（１）で表される。
【００２９】
【数１】
2019505987.tif 000004
【００３０】
ここで、λＴＦはトーマスフェルミ遮蔽長であり、
Ｃは約０．２６に等しい、モット遷移に関する定数である。
【００３１】
１つの実施形態によれば、図３に示されたプロットの領域３０４の電流または電流密度は、ＣＥＳデバイス１００のような可変インピーダンスデバイスの端子１０１及び１０３のような端子にわたって印加される電圧信号からの正孔の注入に応答して存在しうる。ここで、臨界電圧ＶＭＩがＣＥＳデバイス１００のような可変インピーダンスデバイスの端子１０１及び１０３のような端子にわたって印加されると、正孔の注入は、電流ＩＭＩにおいて、導体から絶縁体への遷移に関するモット遷移基準を満たしうる。これは、以下の数式（２）に従ってモデル化されうる。
【００３２】
【数２】
2019505987.tif 000005
【００３３】
ここでＱ（ＶＭＩ）は注入される電荷（正孔または電子）であり、印加される電圧の関数である。本明細書で用いられるように、「ＭＩ」という注記は、金属から絶縁体への遷移を表しており、「ＩＭ」という注記は絶縁体から金属への遷移を表している。すなわち、「ＶＭＩ」は臨界電圧を意味し、「ＩＭＩ」は臨界電流を意味し、ＣＥＭを伝導／低インピーダンス状態から絶縁／高インピーダンス状態へ遷移させる。同様に、「ＶＩＭ」は臨界電圧を意味し、「ＩＩＭ」は臨界電流を意味し、ＣＥＭを絶縁／高インピーダンス状態から伝導／低インピーダンス状態へ遷移させる。
【００３４】
モット遷移を可能にする正孔の注入は、バンド間で、臨界電圧ＶＭＩ及び臨界電流ＩＭＩに応答して生じうる。電子濃度ｎを、数式（１）に従って数式（２）のＩＭＩによって注入された正孔によって、モット遷移になるのに必要な電荷濃度と等しくすることにより、そのような臨界電圧ＶＭＩのトーマスフェルミ遮蔽長λＴＦに対する依存性は、以下の数式（３）に従ってモデル化されうる。
【００３５】
【数３】
2019505987.tif 000006
【００３６】
ここで、ＡＣＥＭはＣＥＳデバイス１００のような可変インピーダンスデバイスのＣＥＭ１０２のようなＣＥＭの断面積であり、例示的なプロット３００の点３０８として表されるＪｒｅｓｅｔ（ＶＭＩ）は、ＣＥＳデバイスのＣＥＭを絶縁／高インピーダンス状態に置くために臨界電圧ＶＭＩでＣＥＭに印加されることとなる、ＣＥＭ１０２などのＣＥＭを通る電流密度である。１つの実施形態において、ＣＥＭは少なくとも部分的に不均化反応によって、伝導／低インピーダンス状態と絶縁／高インピーダンス状態との間で切り替えられうる。
【００３７】
１つの実施形態において、ＣＥＳデバイス１００のような可変インピーダンスデバイスのＣＥＭ１０２のようなＣＥＭは、モット遷移基準を満足するのに十分な数の電子の注入によって、（例えば絶縁／高インピーダンス状態から遷移することによって）伝導／低インピーダンス状態に置かれうる。
【００３８】
ＣＥＳデバイスのＣＥＭを伝導／低インピーダンス状態に遷移する際に、十分な電子が注入され、可変インピーダンスデバイスの端子に渡る電位が臨界スイッチング電位（例えばＶｓｅｔ）を超えると、注入された電子は二重占有された電子を遮蔽し、非局在化し始め、不均化反応を逆転し、バンドギャップを閉じる。伝導／低インピーダンス状態への遷移を可能にする臨界電圧ＶＩＭにおいて、ＣＥＳデバイスのＣＥＭを金属−絶縁体モット遷移における伝導／低インピーダンス状態へ遷移させるために、図３の点３１４で表された電流密度Ｊｓｅｔ（ＶＩＭ）は、以下の数式（４）に従って表されうる。
【００３９】
【数４】
2019505987.tif 000007
【００４０】
ここで、ａＢはボーア半径である。
【００４１】
１つの実施形態によれば、読み出し動作におけるＣＥＳデバイスのメモリ状態を検出するための「読み出しウィンドウ」３０２が、ＣＥＳデバイスのＣＥＭが絶縁／高インピーダンス状態である図３のプロットの部分３０６と、ＣＥＳデバイスのＣＥＭが読み出し電圧Ｖｒｅａｄにおいて伝導／低インピーダンス状態である図３のプロットの部分３０４との間の違いとして記述されうる。ある特定の実装形態において、読み出しウィンドウ３０２は、ＣＥＳデバイス１００などの可変インピーダンスデバイスの相関電子スイッチ材料１０２などのＣＥＭのトーマスフェルミ遮蔽長λＴＦを決定するために使用されうる。例えば、電圧Ｖｒｅｓｅｔにおいて、電流密度Ｊｒｅｓｅｔ及びＪｓｅｔは、以下の数式（５）に従って関連しうる。
【００４２】
【数５】
2019505987.tif 000008
【００４３】
ＪｏｆｆはＶｒｅｓｅｔにおける絶縁／高インピーダンス状態のＣＥＭの電流密度を表す。例えば、図３の点３０９を参照されたい。
【００４４】
別の実施形態において、ＣＥＳデバイスのＣＥＭを書き込み動作において絶縁／高インピーダンスまたは伝導／低インピーダンス状態に置くための「書き込みウィンドウ３１０」が、ＶｒｅｓｅｔとＶｓｅｔとの間の差として記述されうる。｜Ｖｓｅｔ｜＞｜Ｖｒｅｓｅｔ｜を確立することにより、伝導／低インピーダンス状態と絶縁／高インピーダンス状態との間の切り替えを可能にしうる。Ｖｒｅｓｅｔは、相関によって生じたバンド分離ポテンシャルをほぼ含み、Ｖｓｅｔはバンド分離ポテンシャルのほぼ２倍を含み、それによって、読み出しウィンドウがバンド分離ポテンシャルをほぼ含みうる。特定の実装形態において、書き込みウィンドウ３１０の大きさは、少なくとも部分的に、ＣＥＳデバイスのＣＥＭの材料およびドーピングによって決定されうる。
【００４５】
１つの実施形態において、ＣＥＳデバイス１００のような可変インピーダンスデバイスの絶縁状態として表される値を読み込むためのプロセスは、ＣＥＳデバイスのＣＥＭに印加される電圧を含みうる。１つの実施形態において、ＣＥＳデバイスのＣＥＭ内の電流及び／または電流密度の少なくとも１つが測定され、ＣＥＳデバイスのＣＥＭのインピーダンス状態が、少なくとも部分的に、測定された電流及び／または電流密度において決定されうる。
【００４６】
さらに、１つの実施形態において、インピーダンス状態のインピーダンスは、ＣＥＳデバイスのＣＥＭの静電容量と抵抗の組合せに少なくとも部分的に依存しうる。１つの実施形態において、決定されるインピーダンス状態は、複数のインピーダンス状態のうちの１つを含みうる。例えば、第１のインピーダンス状態は、低抵抗及び低静電容量を含み、第２のインピーダンス状態は、高抵抗及び高静電容量を含みうる。また、１つの実施形態において、複数のインピーダンス状態のインピーダンスの比は、ＣＥＳデバイスのＣＥＭの物理的特性に比例しうる。１つの実施形態において、ＣＥＳデバイスのＣＥＭの物理的特性は、トーマスフェルミ遮蔽長及びボーア半径の少なくとも１つを含みうる。さらに、１つの実施形態において、複数のインピーダンス状態の個別のインピーダンス状態は、データ値と関連されうる。さらに、１つの実施形態において、所定の電圧における第１のインピーダンス状態と第２のインピーダンス状態との間の電流の差は、読み出しウインドウの指標を提供する。しかし、特許請求される対象は、これらの態様の範囲内に限定されない。
【００４７】
１つの実施形態において、ＣＥＳが第１のインピーダンス状態に入るように、複数の電子が、ＣＥＳデバイスのＣＥＭに提供されうる。ＣＥＳが第２のインピーダンス状態に入るように、複数の正孔が、ＣＥＭに提供されうる。また、１つの実施形態において、複数の電子が、セット電圧閾値よりも大きい電圧をＣＥＳにわたって生じさせてもよく、複数の正孔が、リセット電圧閾値以上の電圧をＣＥＳにわたって生じさせてもよい。さらに、１つの実施形態において、ＣＥＭに渡る電圧は、セット電流密度及び／またはセット電流以上である電流密度を、ＣＥＭ内に生じさせてもよく、ＣＥＭに渡る電圧は、リセット電流密度及び／またはリセット電流以上の電流密度を、ＣＥＭ内に生じさせてもよい。
【００４８】
また、１つの実施形態において、ＣＥＭに渡るセット電圧及びＣＥＳデバイスのＣＥＭを通るセット電流密度は、超過されうる。さらに、ＣＥＭに渡るリセット電圧及びＣＥＳデバイスのＣＥＭを通るリセット電流密度は、超過されうる。また、１つの実施形態において、複数のインピーダンス状態の個別のインピーダンス状態は、データ値に関連付けられうる。
【００４９】
１つの実施形態において、リセット電圧、セット電圧及び、セット電圧とリセット電圧との間の差の少なくとも１つは、ＣＥＳデバイスのＣＥＭの物理的特性と比例する。ＣＥＭの物理的特性は、例えば、局在化に起因する強い電子ポテンシャル及び／または電子相関の少なくとも１つを含みうる。また、１つの実施形態において、セット電圧とリセット電圧の差は、書き込み／プログラムウィンドウの少なくとも１つの大きさの指標を提供しうる。
【００５０】
前述のように、可変インピーダンスデバイス１００のような可変インピーダンスデバイスとも称されるＣＥＳデバイスは、幅広い範囲の種類の電子デバイスに実装されうる。例えば、可変インピーダンス１００のような可変インピーダンスデバイスは、論理回路、メモリ回路、フィルタ回路などに利用されうる。一般的に、可変インピーダンスデバイス１００のような可変インピーダンスデバイスは、可変インピーダンスデバイスの可変抵抗及び／または可変静電容量特性から利益を得うる、既存の、または将来存在することとなる任意の回路またはデバイスに利用されうる。
【００５１】
例えば、１つの実施形態において、例えば、可変インピーダンスデバイス１００のようなＣＥＳデバイスは、メモリセルに実装されうる。１つまたは複数の実施形態において、ＣＥＳメモリは、ＣＥＳを含む可変インピーダンスメモリセルと、可変インピーダンスデバイスを、メモリデバイスに提供される信号に応じて第１のインピーダンス状態または第２のインピーダンス状態に置くための書き込み回路と、メモリセルのインピーダンス状態を感知し、感知されたメモリセルの状態に対応する電気信号を提供するための読み出し回路と、を含みうる。１つの実施形態において、第２のメモリセル状態のＣＥＳのインピーダンスは、第１のメモリセル状態のインピーダンスよりも顕著に大きくなりうる。
【００５２】
本明細書で議論される例示的な集積回路のような集積回路は、基板に構築されうる複数層の材料を含みうる。材料の層は、回路デバイスと相互接続しうる「金属」層及び／または「メタライゼーション」層と呼ばれることもある、１つまたは複数の導電層を含みうる。本明細書で使用されるように、「金属層」及び／または「メタライゼーション層」との用語は、導電電極を指し、そうでなければ、導電性材料から形成されうる「配線」と称される。金属層またはメタライゼーション層のための例示的な材料は、例のいくつかを挙げれば、例えばアルミニウム及び／または銅を含みうる。メタライゼーション層間に形成されたビアはまた、例えばポリシリコン、タングステン、銅、及び／またはアルミニウムなどの導電性材料から形成されうる。もちろん、特許請求される対象は、これらの特定の例に限定されない。
【００５３】
また、本明細書で使用されるように、「基板」との用語は、シリコン−オン−インシュレータ（ＳＯＩ）またはシリコン−オン−サファイア（ＳＯＳ）技術、ドープ及び／もしくは非ドープ半導体、ベース半導体基礎部によって支持されたシリコンのエピタキシャル層、例えば金属バックエンドを有するＣＭＯＳフロントエンドなどの従来の金属酸化物半導体（ＣＭＯＳ）、並びに／または例えばＣＥＳデバイスを含むその他の半導体構造及び／もしくは技術を含みうる。例えば、プログラム可能な基礎構造及び／またはメモリアレイを動作させることに関連する駆動回路及び／またはデコード回路のような様々な回路が、基板内及び／または基板上に形成されうる。さらに、以下の説明において「基板」との記載がなされた場合、ベース半導体構造または基礎部の領域及び／または接合部を形成する事前のプロセスステップが利用されたものでありうる。
【００５４】
１つの実施形態において、ＣＥＳデバイスは、幅広い範囲の種類の集積回路のいずれかにおいて実装されうる。例えば、複数のＣＥＳデバイスが、１つの実施形態において、１つ以上のＣＥＳデバイスのインピーダンス状態を変更することによって再構成されうるプログラム可能な基礎構造を形成するために、集積回路内に実装されうる。別の実施形態において、ＣＥＳプログラム可能な基礎構造は、例えば非一時メモリアレイとして利用されうる。無論、特許請求される対象は、本明細書で提供される特定の例についての範囲に限定されない。本明細書で使用されるように、集積回路に関する「基礎構造」との用語は、集積回路の基底構造を指す。例えば、１つの実施形態において、集積回路「基礎構造」は、複数のメタライゼーション層及び／または、メタライゼーション層間の電気接続性をもたらすための１つもしくは複数のビアを含みうる。「プログラム可能な基礎構造」は、再構成可能な集積回路基礎構造を指しうる。例えば、以下の１つまたは複数の例示的な実施形態と関連して説明されるように、プログラム可能な基礎構造は、集積回路のメタライゼーション層間の低インピーダンス導電経路を選択的にもたらしうる１つまたは複数のＣＥＳデバイスを含みうる。
【００５５】
さらに、１つの実施形態において、ＣＥＳデバイスは、集積回路のミドル−オブ−ライン（ＭＯＬ）及び／またはバックエンド−オブ−ライン（ＢＥＯＬ）プロセスで実装されうる。例えば、ＣＥＳデバイスは集積回路デバイスに形成されたトランジスタのソース及び／またはドレイン領域上に直接形成されてもよく、また、ＣＥＳデバイスは金属層の導電配線に直接結合されてもよいため、ＣＥＳデバイスは、例えばソース及び／またはドレイン領域と金属層の導電配線との間の一種のコネクタとして働きうる。そのため、以下の例から分かるように、ＣＥＳデバイスは、集積回路デバイスの複数の層のいずれかに実装されてもよく、また幅広い範囲の構成のいずれかに実装されてもよい。
【００５６】
図４ａは、集積回路の例示的な実装形態４００の一部の断面図を表す図である。１つの実施形態において、集積回路４００のような集積回路は、例えば、基板に形成された１つまたは複数のトランジスタ及び／またはその他の半導体構造を含みうる、基板４５０のような基板を含みうる。例示的な集積回路４００はまた、金属層Ｍ１、Ｍ２、Ｍ３及びＭ４のような複数のメタライゼーション層４２０を含みうる。コネクタ４４０のようなコネクタは、基板４５０のような基板を金属層Ｍ１のようなメタライゼーション層４２０に結合しうる。ビア４３０のようなビアは、例えば金属層Ｍ１をＭ２に、金属層Ｍ２をＭ３に電気的に結合しうる。
【００５７】
また、図４ａに示されるように、ＣＥＳ４１０のようなＣＥＳデバイスは、この例では金属層Ｍ３とＭ４との間のような２つのメタライゼーション層４２０の間に配置されうる。図４ａに示された例は、集積回路４００内の特定のレベルに配置されたＣＥＳデバイスを示しているが、その他の実施形態は、集積回路のその他のレベルにＣＥＳデバイスを配置しうる。以下に議論するように、図４ｂから４ｄは、集積デバイス内のその他の層に配置されたＣＥＳデバイスを示すその他の例を示している。
【００５８】
図４ｂは、集積回路の例示的な実施形態４０１の一部の断面図を表す図である。例示的な集積回路４０１は、前述のように例示的な集積回路４００と共通のいくつかの要素を有しうる。例示的な集積回路４０１は、ＣＥＳ４１０のようなＣＥＳデバイスが基板４５０に実質的に直接形成され、基板４５０と金属層Ｍ１との間のコネクタとして実質的に働くという点で、集積回路４００と異なる。例示的な集積回路４０１は、１つの実施形態において、金属層Ｍ２、Ｍ３及びＭ４のような追加的なメタライゼーション層４２０をさらに含みうる。ビア４３０は、１つの実施形態において、メタライゼーション層間の導電性をもたらしうる。
【００５９】
図４ｃは、集積回路の追加的な例示的実施形態４０２の一部の断面図を表す。例示的な集積回路４０２は、前述のように例示的な集積回路４００及び４０１と共通のいくつかの要素を有しうるが、ＣＥＳ４２０のようなＣＥＳデバイスが金属層Ｍ２とＭ３との間に配置されうるという点において、これらの例と異なりうる。そのため、図４ａから４ｃに示されるように、ＣＥＳデバイス４１０のようなＣＥＳデバイスは、集積回路デバイスの様々な層のいずれかに実装されうる。前述のように、ＣＥＳ４１０のようなＣＥＳデバイスは、１つまたは複数の実施形態において、集積回路デバイスのＭＯＬ及び／またはＢＥＯＬでいずれかの層に実装されうる。
【００６０】
さらに、図４ｄに示されるように、ＣＥＳデバイス４１０のようなＣＥＳデバイスは、集積回路デバイス４０３のような集積回路デバイス内の１つ以上の層に実装されうる。例えば、ＣＥＳデバイス４１０のようなＣＥＳデバイスは、金属層Ｍ２とＭ３との間、及び金属層Ｍ３とＭ４との間に配置されうる。しかし、特許請求される対象は、本明細書で説明される特定の例の範囲に限定されないことは注意すべきである。ＣＥＳ４１０のようなＣＥＳデバイスは、１つの実施形態において集積回路の１つまたは複数の層のいずれかの組合せに実装されうる。
【００６１】
図５は、集積回路の例示的な実施形態５００の一部の断面図である。１つの実施形態において、集積回路５００のような集積回路は、基板（図示されない）のトランジスタを、金属層Ｍ１のようなメタライゼーション層５２０に電気的に結合しうる複数のコネクタ５４０を含みうる。さらに、１つの実施形態において、ビア５３０のような複数の導電ビアが、例えば金属層Ｍ１とＭ２との間のようなメタライゼーション層５２０の間に導電経路をもたらしうる。例示的な集積回路５００はまた、１つの実施形態において、集積回路５００の複数のレベルに配置された、ＣＥＳデバイス５１０のような複数のＣＥＳデバイスを含みうる。例えば、ＣＥＳデバイス５１０のような複数のＣＥＳデバイスは、金属層Ｍ２とＭ３との間、及び金属層Ｍ３とＭ４との間に配置されうる。１つの実施形態において、金属層Ｍ２、Ｍ３及びＭ４は、ＣＥＳデバイス５２０とともに、プログラム可能な基礎構造を含みうる。そのようなプログラム可能な基礎構造において、ＣＥＳデバイス５１０のような個別のＣＥＳデバイスは、ＣＥＳデバイスを複数のインピーダンス状態のうち少なくとも１つにおくようにプログラムされうる。例えば、１つの実施形態において、プログラム可能な基礎構造のいくつかのＣＥＳデバイスは、高インピーダンス状態に置かれ、プログラム可能な基礎構造の他のＣＥＳデバイスは低インピーダンス状態に置かれうる。また、ＣＥＳデバイス５２０のような様々なＣＥＳデバイスのプログラミングは、さらなるプログラミング動作を通して変更されうる。
【００６２】
１つの実施形態において、金属層Ｍ１及びコネクタ５４０を含む、金属層Ｍ２の下に配置された例示的な集積回路５００の構造は、１つまたは複数のＣＥＳデバイス５１０のインピーダンス状態を変更することを通して少なくとも部分的に動的に再配線されうる。そのような動的再配線能力の潜在的な用途は、例えば、製造及び／または設計エラーの補正を含みうる。また、ＣＥＳデバイス５１０のような１つまたは複数のＣＥＳデバイスのインピーダンス状態の変更を通じた動的な再配線は、電力ゲーティングを可能にしうる。例えば、１つの実施形態において、集積回路の一部は、１つまたは複数のＣＥＳデバイスを絶縁／高インピーダンス状態に遷移することによって接続を解除され、電力消費が低減されうる。
【００６３】
同時に、図４ａから４ｄ及び図５は、１つまたは複数の実施形態について、ＣＥＳデバイス４２０及び／または５２０のようなＣＥＳデバイスが、集積回路のＭＯＬ及び／またはＢＥＯＬのいずれかの層内に集積され、いずれかの特定のＣＥＳデバイスが複数のインピーダンス状態の１つに個別にプログラムされうることを示している。そのため、集積回路４００から４０３及び／または５００のような集積回路は、様々なＣＥＳデバイスがどのようにプログラムされるかに従って再構成されうる。
【００６４】
例示的な集積回路４００から４０３及び／または５００は、層及び／またはＣＥＳデバイスの特定の構成を表すが、特許請求される対象はこれらの特定の例の範囲に限定されない。集積回路のＭＯＬ及び／もしくはＢＥＯＬのいずれかの層に集積され、並びに／または個別にプログラム可能であるＣＥＳデバイスに関して、これらの例示的な実施形態において説明された概念は、幅広い範囲の種類及び／または構成の集積回路に適用されうる。
【００６５】
図６は、ＣＥＳデバイス６１０、６２０及び６３０のようなＣＥＳデバイスの交差点アレイを含むプログラム可能な基礎構造の例示的な実施形態６００の斜視図を表す。この例において、プログラム可能な基礎構造６００は、導電配線６０１−１、６０１−２、…６０１−ｎの第１のセットと、導電配線６０２−１、６０２−２、…６０２−ｍの第２のセットの交差点に配置された、ＣＥＳデバイス６１０、６２０及び６３０のようなＣＥＳデバイスを含む交差点アレイを含みうる。座標軸６５１は、この例では、導電配線６０１−１、６０１−２、…６０１−ｎがｙ方向に配向され、導電配線６０２−１、６０２−２、…６０２−ｍがｘ方向に配向されうるように表示する。図示されるように、導電配線６０１−１、６０１−２、６０１−ｎは互いに対して実質的に平行であり、導電配線６０２−１、６０２−２、…６０２−ｍに対して実質的に直交しうる。しかし、実施形態はそのように限定されるものではない。本明細書で使用されるように、「実質的に」との用語は、改善された特性が絶対的であることを必要とせず、特性の利点を達成できるのに十分近いことを意図している。例えば、「実質的に平行」は、絶対的な平行に限定されず、少なくとも垂直な配向よりは平行な配向に近い配向を含みうる。同様に、「実質的に直交」との用語は、少なくとも平行な配向よりは垂直な配向に近い配向を含みうる。
【００６６】
例示的なプログラム可能なアレイ６００はまた、導電配線６０３−１、６０３−２、…６０３−ｎの第３のセット及び導電配線６０４−１、６０４−２、…６０４−ｍの第４のセットを含みうる。１つの実施形態において、導電配線６０３−１、６０３−２、…６０３−ｎは、互いに対して実質的に平行であり、導電配線６０４−１、６０４−２、…６０４−ｍに対して実質的に直交しうる。無論、この特定の事項は４つのメタライゼーション層を含みうるが、特許請求される対象の範囲はそれに限定されない。例えば、その他の実施形態は、４つよりも少ないメタライゼーション層を含み、さらに別の実施形態は、４つを超えるメタライゼーション層を含みうる。
【００６７】
１つの実施形態において、ＣＥＳデバイス６１０、６２０及び／または６３０のようなＣＥＳデバイスは、１つまたは複数のインピーダンス状態に個別にプログラムされうる。例えば、ＣＥＳデバイス６１０、６２０及び／または６３０は、伝導／低インピーダンス状態または絶縁／高インピーダンス状態のいずれかにおかれうる。１つの実施形態において、ＣＥＳデバイス６１０のようなＣＥＳデバイスは、導電配線６０２−１及び導電配線６０１−１にわたってプログラミング電圧を印加することによって、少なくとも部分的にプログラムされうる。電圧源及び／または電流源はまた、ＣＥＳデバイス６１０の所望のインピーダンスに応じて、セットまたはリセット条件に到達することを確保するために、導電配線６０２−１及び導電配線６０１−１によって、プログラミング電圧で十分な電流を印加しうる。例えば、ＣＥＳデバイス６１０を絶縁／高インピーダンス状態にプログラムするために、十分な電圧及び／または電流が、リセット条件を達成するために導電配線６０１−１及び６０２−１によってＣＥＳデバイス６１０に印加されうる。同様に、ＣＥＳデバイス６１０を伝導／低インピーダンス状態にプログラムするために、十分な電圧及び／または電流が、セット条件を達成するために導電配線６０１−１及び６０２−１によってＣＥＳデバイス６１０に印加されうる。ＣＥＳデバイス６２０は、例えば導電配線６０２−１及び６０３−１によってプログラミング電圧及び／または電流をＣＥＳデバイス６２０に印加することによって、同様にプログラムされうる。同様に、ＣＥＳデバイス６３０は、導電配線６０３−１、６０４−１によってプログラミング電圧及び／または電流を印加することによってプログラムされうる。
【００６８】
導電配線の適切な選択を通して、プログラム可能な基礎構造６００のＣＥＳデバイスのいずれかが、個別にプログラムされうる。集積回路の、プログラム可能な基礎構造６００のようなプログラム可能な基礎構造の、ＣＥＳデバイス６１０、６２０及び／または６３０のようなＣＥＳデバイスは個別にプログラムされうるため、幅広い回路構成のいずれかが達成されうる。例えば、ＣＥＳデバイスを低インピーダンス状態と高インピーダンス状態との間で遷移することによって、またＣＥＳデバイスが非一時的であるため、プログラム可能な基礎構造の導電配線の交差点に配置されたＣＥＳデバイスは、回路の開部分及び／または閉部分に使用されうる。そのような機能の潜在的な用途は多数である。例えば、１つの実施形態において、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）及び／または動的に変更可能な特定用途集積回路（ＡＳＩＣ）型の機能が達成されうる。
【００６９】
また、１つの実施形態において、回路は、製造された後に、プログラム可能な基礎構造６００のようなプログラム可能な基礎構造を利用して再構成されうる。例えば、集積回路内の任意のネットが、基礎構造の複数のＣＥＳデバイスがどのようにプログラムされるかに応じて接続されうるように、複数の金属層及び複数のＣＥＳデバイスを含む基礎構造が実装されうる。この機能は、製造及び／もしくは設計プロセス中の破局的なエラーを修正すること、並びに／または、収率に悪影響を及ぼしうるクロックスキューを修正することを可能にしうる。例えば、１つの実施形態において、クロックスキューは、例えばプログラム可能な基礎構造６００のようなプログラム可能な基礎構造の、１つまたは複数のＣＥＳデバイスを再プログラミングすることによって調整されうる。無論、これらはプログラム可能なＣＥＳ基礎構造の例示的な用途に過ぎず、特許請求される対象はこれらの態様の範囲に限定されない。
【００７０】
１つの実施形態において、図示される例示的なプログラム可能な基礎構造６００は、交差点メモリアレイを含みうる。ＣＥＳデバイス６１０、６２０及び／または６３０のような個別のＣＥＳデバイスは、メモリセルを個別に含みうる。１つの実施形態において、伝導／低インピーダンス状態にプログラムされたＣＥＳデバイスは「１」のビット値を表し、１つの実施形態において、絶縁／高インピーダンス状態にプログラムされたＣＥＳデバイスは「０」のビット値を表しうる。ＣＥＳデバイス６１０、６２０及び／または６３０のようなＣＥＳデバイスは、１つの実施形態において、個別にプログラムされ、及び／または個別に読み出されうる。さらに、１つの実施形態において、導電配線６０１−１、６０１−２、…６０２−ｎはビットラインを含み、導電配線６０２−１、６０２−２、…６０２−ｎはワードラインを含みうる。さらに、１つの実施形態において、導電配線６０３−１、６０３−２、…６０３−ｎもビットラインを含み、導電配線６０４−１、６０４−２、…６０４−ｎはワードラインを含みうる。個別のＣＥＳメモリセルは適切なビットライン及びワードラインの選択を介してアクセスされうる。１つの実施形態において、複数のＣＥＳメモリセルは、プログラミング及びまたは読み出しなどにおいて、同時にアクセスされうる。
【００７１】
図７は、例示的な複合デバイスの実施形態７００の概略図を示す。本明細書で利用されるように、「複合デバイス」との用語は、電流源７１０のような電流源及び／または電圧源に結合された、ＣＥＳ７２０のようなＣＥＳを指す。１つの実施形態において、複合デバイスの振る舞いは、少なくとも部分的に、電流源７１０のような外部電流源及び／または電圧源に結合された際にＣＥＳ７２０のようなＣＥＳがどのように挙動を示すかによって定義されうる。１つの実施形態において、例示的な電流源は、ダイオード及び／またはトランジスタを含みうるが、これらに限定されない。前述のように、ＣＥＳ７２０のようなＣＥＳは、セット条件を達成するために、及び／またはリセット条件を達成するために、臨界電圧条件および臨界電流条件の両方を必要としうる。１つの実施形態において、セット条件およびリセット条件は、固有の物理的動作を含む。例えば、セット条件及び／またはリセット条件は、ＣＥＳデバイスのＣＥＭ内に正孔及び／または電子を注入するための特定の電荷密度（すなわち、モット基準を満たすこと）及び印加バイアスを必要とする。そのため、１つの実施形態において、電流源７１０のような異なる電流源及び／または電圧源と結合されると、ＣＥＳ７２０のようなＣＥＳは、異なる区別可能な特性を呈しうる。そのため、電流源７１０のような異なる電流源及び／または電圧源に、ＣＥＳ７２０のようなＣＥＳを結合することで、特定の電流源及び／または電圧源に少なくとも部分的に依存した特性を呈する異なる複合デバイスが得られうる。ＣＥＳは１つのインピーダンス状態から別の状態へ遷移するために、臨界電圧及び電流の両方を必要とするため（１つまたは他方へ近接するように）、複合デバイスの挙動は、電流／電圧源の特性に少なくとも部分的に応じて、幅広く変化しうる。この複合デバイスの挙動は、ＣＥＳに結合された特定の電流源及び／または電圧源に少なくとも部分的に依存し、これは以下の数式（６）で表される以下のキルヒホッフの電流則の試行を通して理解されうる。
【００７２】
【数６】
2019505987.tif 000009
【００７３】
σはＣＥＭの伝導性を表し、ＡＣＥＭはＣＥＳデバイスのＣＥＭの面積を表し、ｄＣＥＭはＣＥＳデバイスのＣＥＭの深さまたは厚さを表す。
【００７４】
前述の数式（６）から、ＣＥＳについて、伝導／低インピーダンス状態から絶縁／高インピーダンス状態へ、または絶縁／高インピーダンス状態から伝導／低インピーダンス状態へ切り替えるための基準は、ＣＥＭの設計によって少なくとも部分的に決定されうることが理解されうる。１つの実施形態において、ＣＥＭ材料の組成及び／または寸法が、切り替え基準に影響を与えうる。例えば、１つの実施形態において、ＣＥＭの面積の増加は、臨界電流（Ｉｃｒｉｔｉｃａｌ）及び／または臨界電圧（Ｖｃｒｉｔｉｃａｌ）の増加につながりうる。同様に、ＣＥＳ７２０のようなＣＥＳを通る電流は、少なくとも部分的に切り替えの臨界電圧及び臨界電流の対立依存に起因して、電流源７１０などの電流供給源及び／または電圧供給源の特定の特性に少なくとも部分的に依存しうる。また、１つの実施形態において、ＣＥＳ７２０のようなＣＥＳのＣＥＭ内部のモット遷移は、電流源７１０などの特定の電流源及び／または電圧源の１つまたは複数の特性を介して制御され、及び／または決定されうる。
【００７５】
図８は、ダイオード８１０のようなダイオードに結合された、ＣＥＳ８２０のようなＣＥＳデバイスを含む例示的な複合デバイスの実施形態８００を表す概略図である。１つの実施形態において、ダイオード８１０は、ダイオード８１０及びＣＥＳ８２０の両方にわたって印加されたＶＤＤ８３０のような電圧に従う、電流源及び／または電圧源を含みうる。ダイオード８１０のようなダイオードを含む、複合デバイス８００のような複合デバイスに関する挙動の特性は、以下の数式（７）によって記述されうる。
【００７６】
【数７】
2019505987.tif 000010
【００７７】
Ｖｃｅはダイオード８１０のようなダイオードの端子８１１及び８１２のような端子に渡る電圧を表す。
【００７８】
図９は、例示的なセット条件に関して集められたデータを表す例示的な電圧に対する電流の曲線９０２及び例示的なリセット条件に関して集められたデータを表す例示的な曲線９０３を含む例示的なプロット９００を表す。例示的な曲線９０１は、例えば例示的な複合デバイス８００のダイオード８１０の端子８１１及び８１２にわたって観測されうるようなダイオードのみについての例示的な電圧に対する電流のデータを表す。例示的なプロット９００に表されるように、複合デバイス８００のような複合デバイスについて電流源及び／または電圧源として、ダイオード８１０のようなダイオードを利用すると、ダイオードに渡る電圧降下に起因してダイオード／ＣＥＳ−リセット９０３（Ｖｒｅｓｅｔ）及びダイオード／ＣＥＳ−セット（Ｖｓｅｔ）の両方のシフトが生じる。例えば、ダイオード８１０のようなダイオードは、切り替えが生じるように、臨界電圧がＣＥＳ８２０のようなＣＥＳデバイスにわたって印加されうる前及び臨界電流が印加される前にオンにする必要がある。換言すれば、十分に高い閾バイアス電圧が、ダイオード８１０を高度に伝導状態に切り替えるために印加されるまで、ダイオード８１０は高い抵抗性でありうる。
【００７９】
前述のように、複合デバイス８００のような複合デバイスに関して、ＣＥＳ８２０のようなＣＥＳデバイスは、１つの実施形態において、ダイオード８１０のような電流源及び／または電圧源の特徴的な挙動を選択しうる。１つの実施形態において、ＣＥＳ８２０のようなＣＥＳデバイスを通る電流は、ダイオード８１０のようなダイオードの、端子８１１及び８１２のような端子にわたるＶｃｅのような電圧に依存しうる。１つの実施形態において、ダイオード８１０のようなダイオードの、端子８１１及び８１２のような端子にわたるＶｃｅのような電圧は、複合デバイス８００のような複合デバイスについて臨界電圧及び臨界電流をセットしうる。以下の数式（８）は、ＣＥＭが伝導／低インピーダンス状態に置かれている場合のような、σが比較的大きいときの数式（７）の特殊な場合を表している。
【００８０】
【数８】
2019505987.tif 000011
【００８１】
以下の数式（９）は、ＣＥＭが絶縁／高インピーダンス状態に置かれている場合のような、σが比較的小さいときの数式（７）の特殊な場合を表している。
【００８２】
【数９】
2019505987.tif 000012
【００８３】
ＣＥＳデバイスのＣＥＭが伝導／低インピーダンス状態に置かれているときのようなσが比較的大きい状況では、ＣＥＳ８２０のようなＣＥＳデバイスを通る電流は、ダイオード８１０のようなダイオードによって支配されうる。ＣＥＳ８２０のようなＣＥＳデバイスのＣＥＭが絶縁／高インピーダンス状態に置かれているときのようなσが比較的小さい状況では、ＣＥＳ８２０のようなＣＥＳデバイスを通る電流は、ダイオード８１０のようなダイオードの抵抗によって主に決定されうる。
【００８４】
１つの実施形態によれば、ダイオード８１０のようなダイオードは、例えば交差点メモリアレイ内のＣＥＳ８２０によって、ＣＥＳデバイスへのアクセスデバイスとして構成されうる。１つの例示的な実装形態において、ＣＥＳ８２０及びダイオード８１０は、交差点メモリアレイ基礎構造における端子間に形成されうる。図９に示されるように、例えば、端子間のＣＥＳ８２０におけるダイオード８１０の形成は、ＣＥＳ８２０を低インピーダンスもしくは伝導状態に置くセット事象について、またはＣＥＳ８２０を高インピーダンスもしくは絶縁状態に置くリセット事象について、条件の電圧特性を変更しうる。さらに、端子間のＣＥＳ８２０におけるダイオード８１０の形成は、非常に高密度の交差点メモリアレイ基礎構造における電流漏れを防ぎ、または低減しうる。前述のように、ダイオード８１０のようなダイオードは、十分に高い閾バイアス電圧が印加されるまで、高抵抗状態を維持しうるため、読み出し動作または書き込み動作（例えばセット条件またはリセット条件）を可能にするために、ＣＥＳにわたる適切な電圧に加えて、ダイオード８１０に渡るバイアス電圧を含むように十分な電圧が印加されるまで、ＣＥＳ８１０は交差点メモリ基礎構造のその他の部分から離隔されうる。
【００８５】
図１０ａから１０ｅは、特定の実施形態に従うアクセスデバイスと集積された相関電子スイッチデバイスの構造を示している。図１０ａは、端子９５２間に形成されたＣＥＳの構造を示している。ここで、第１の端子９５２は、例えば銅などの金属層として形成され、遷移金属酸化物（Ｔｒａｎｓｉｔｉｏｎ  Ｍｅｔａｌ  Ｏｘｉｄｅ、ＴＭＯ）、希土類酸化物、周期表のｆ族の全ての酸化物、希土類ＴＭＯ型のペロブスカイト、イットリウム及びイッテルビウム、酸化亜鉛、酸化アルミニウム及び酸化鉄などの金属酸化物を含む相関電子材料は、金属層の上に堆積されうる。しかし、これらはＣＥＭとして使用されうる材料の単なる例に過ぎず、特許請求される対象はこれらに限定されないことは理解されるべきである。図１０ａにおいて、ＣＥＳは端子９５２間の層９５４に形成された金属酸化物をｐ型ドーピングする一方、スイッチング領域を設けるために層９５６を真性状態とすることによって形成される。他の実施形態において、層９５４は、ｎ型ドーピングによって形成されうる。図１０ｂから１０ｅの特定の代替的な実装形態において、１つまたは複数のアクセスデバイスは、例えば、セット事象およびリセット事象の条件の電圧特性を変更し、電流漏洩（例えば漏洩電流）を低減または防止するために、層９５４及び９５６によって形成されたＣＥＳデバイスとともに形成される。
【００８６】
図１０ｂの特定の実装形態において、Ｐ／Ｎ接合ダイオードまたはショットキーダイオードが、ＣＥＳデバイスの上に堆積された追加層９５８をｎ型ドーピングすることによって形成されうる。前述のように、十分なバイアス電圧が、層９５８を高い伝導状態に置くために印加されるまで、層９５８は、高い抵抗状態にありうる。これは、層９５４及び９５６によって形成されたＣＥＳデバイスを絶縁しうる一方で、ＣＥＳデバイスは、読み出しまたは書き込み動作のためにアクセスされないでいる。層９５４及び９５６によって形成されたＣＥＳデバイスは、読み出しまたは書き込み動作に従い特定のインピーダンス状態（例えば低インピーダンスもしくは伝導状態、または高インピーダンスもしくは絶縁状態）を維持し、電圧が取り除かれると、層９５８によって形成されたダイオードは印加されたバイアス電圧の存在または不在に応答してＣＥＳデバイスを接続または接続解除しうる。ここで、層９８５によって形成された、そのようなダイオードにわたる電圧が閾値バイアス電圧よりも低い場合、層９８５によって形成されたダイオードは高い抵抗状態でありえ、漏洩（例えば漏洩電流）を禁止または防止するためにＣＥＳデバイスを絶縁する。
【００８７】
図１０ｄの特定の実装形態に示されるように、図１０ｂの特定の実装形態は、金属酸化物を含むｎ型層９６２によって形成された、追加的なアクセスデバイスを含むことにより、改良されうる。１つの実施形態において、層９５８及び９６２の厚さ及びｎ型ドーピング濃度は実質的に同じであり、それにより、層９５８及び９６２は、Ｐ／Ｎ接合ダイオードまたはショットキーダイオードとして類似する挙動を有する第１及び第２のアクセスデバイスを提供する。この特定の実装形態において、層９５８及び９６２に渡る電圧が閾バイアス電圧を満たすまで、層９５８及び９６２は高い抵抗の状態にありうる。上記で指摘したように、十分なバイアス電圧がないと、読み出しまたは書き込み動作に関してアクセスされない一方で、漏洩を防止または禁止するために、層９５４及び９５６によって形成されたＣＥＳデバイスを絶縁しうる。
【００８８】
図１０ｃの特定の実施形態において、アクセスデバイスはＣＥＳデバイス上に金属層９６０を形成し、次いで金属層９６０上に追加的なｎ型ドープ金属酸化物層９５７を形成することによって形成される。ここで、金属酸化物層９５７によって形成されたアクセスデバイスは、金属酸化物層９５８の厚さまたはｎ型ドーピング濃度に応じて、ショットキーダイオード、ＭＩＭダイオード、トンネルダイオードまたはバリスタとして形成されうる。図１０ｅの特定の実装形態に示されるように、図１０ｃの特定の実装形態は、金属層９６４及び金属酸化物を含むｎ型層９６３によって形成された追加的なアクセスデバイスを含むことによって改良されうる。特定の実装形態において、層９５７及び９６３がショットキーダイオード、ＭＩＭダイオード、トンネルダイオードまたはバリスタと同様の挙動を有する第１及び第２のデバイスを提供するように、層９５８及び９６２の厚さ及びｎ型ドーピング濃度は実質的に同じでありうる。
【００８９】
図１０ｂから１０ｅの特定の実装形態はさらに、図１１ａから１１ｄに示されるように改良されうる。ここで、アクセスデバイスを形成するためのｎ型ドープ金属酸化物層９５８、９５７、９６２及び９６３は、それぞれ金属酸化物層９６６、９６７、９６８及び９６９としてドープされず、または真性な状態のままとされうる。図１１ｃ及び１１ｄの特定の実装形態は、図１２ａ及び１２ｂに示されるようにさらに改良されうる。ここで、ドープされず、または真性な状態のままの金属酸化物層９６８及び９６９は、その代わりにそれぞれ金属酸化物層９７０及び９７２としてｎ型ドープされうる。
【００９０】
１つの実施形態によれば、層９５７、９５８、９６２、９６３、９７０及び９７２は、形成されたアクセスデバイスが層９５４及び９５６によって形成されたＣＥＳデバイスの動作電圧と整合した閾バイアス電圧を有することができるように、ビスマス（またはその他のドーパント）でドープされた（例えばｎ型またはｐ型ドープ）特定の金属酸化物（例えば酸化亜鉛又は前述のその他の金属酸化物）を含みうる。同様に、図１０ａから１０ｅ、１１ａから１１ｄ、１２ａ及び１２ｂを参照して上記で議論された特定の実装形態が、堆積された金属酸化物層からのアクセスデバイスの形成を議論するのに対し、層９５７、９５８、９６２、９６３、９６６、９６７、９６８、９７０及び９７２は、層９５４及び９５６によって形成されたＣＥＳデバイスの動作電圧と整合する閾バイアス電圧を可能にする適切なドーピングを有するポリシリコンの堆積から代替的に形成されうる。
【００９１】
上記で指摘したように、代替的な実施形態において、層９５４は、ｐ型ドープされる代わりにｎ型ドープされうる。この特定の実装形態において、層９５７、９５８、９６２、９６３、９７０及び９７２は、ｎ型ドープされる代わりにｐ型ドープされうる。
【００９２】
図１３は、ＣＥＳデバイス１０５１及び１０５２のようなＣＥＳデバイスの交差点アレイを含む例示的なプログラム可能な基礎構造の実施形態１０００を示す。１つの実施形態において、プログラム可能な基礎構造１０００のようなプログラム可能な基礎構造は、交差点ＣＥＳメモリアレイを含みうる。１つの実施形態において、導電配線１０１０−１、１０１０−２及び１０１０−３は、互いに対して実質的に平行に配置されうる。同様に、導電配線１０２０−１、１０２０−２及び１０２０−３は、互いに対して実質的に平行に配置され、導電配線１０３０−１、１０３０−２及び１０３０−３は互いに対して実質的に平行に配置されうる。また、１つの実施形態において、導電配線１０１０は、導電配線１０２０に対して実質的に直交して配置されうる。導電配線１０３０もまた、導電配線１０２０に対して実質的に直交して配置されうる。特定の実装形態において、ダイオード１０４１及び１０４２は、例えば図１０ａから１０ｅ、１１ａから１１ｄ、１２ａ及び１２ｂを参照して前述したように形成されうる。
【００９３】
ＣＥＳデバイス１０５１及び１０５２のようなＣＥＳデバイスは、１つの実施形態において、ダイオード１０４１及び１０４２のようなアクセスデバイスと結合され、メモリセルとして動作しうるＣＥＳ／アクセスデバイスの対を形成しうる。１つの実施形態において、電圧がＣＥＳデバイス１０５１及び／または１０５２のような各ＣＥＳデバイスに印加可能になる前に、ダイオードを通る電流を生じさせるのに十分な電圧が達成されなければならないという特性に起因して、ダイオード１０４１及び／または１０４２のようなアクセスデバイスが、漏洩電流の低減を補助しうる。前述のように、ＣＥＳデバイス１０５１及び／または１０５２のような各ＣＥＳデバイスと対となるダイオード１０４１及び／または１０４２のようなアクセスデバイスは、オフセットダイオードと呼ばれうる。１つの実施形態において、ダイオード１０４１及び／または１０４２のようなアクセスデバイスはショットキーダイオードを含みうるが、特許請求される対象はこの範囲に限定されない。
【００９４】
１つの実施形態において、交差点ＣＥＳメモリアレイ１０００のような交差点メモリアレイは、完全にアドレス可能な３次元ＣＥＳメモリアレイを含みうる。１つの実施形態において、個別のビット位置は、例えばｘ、ｙ及びｚ成分を含むアドレスに従って特定されうる。１つの実施形態において、導電配線の個々の交差点において、ＣＥＳデバイス１０５１のようなＣＥＳデバイスは、ダイオード１０４１のようなアクセスデバイスと対にされうる。例えば、ＣＥＳ／アクセスデバイス対は、導電配線１０１０−１、１０１０−２、１０１０−３と導電配線１０２０−１、１０２０−２、１０２０−３との交差点、及び導電配線１０２０−１、１０２０−２、１０２０−３と導電配線１０３０−１、１０３０−２、１０３０−３との交差点に配置されうる。また、１つの実施形態において、導電配線１０２０−１、１０２０−２、１０２０−３はワードラインを含みうる。１つの実施形態において、導電配線１０１０−１、１０１０−２、１０１０−３及び導電配線１０３０−１、１０３０−２、１０３０−３はビットラインを含みうる。
【００９５】
例示的な交差点ＣＥＳメモリアレイ１０００は導電配線１０１０、１０２０及び１０３０を含む３つの金属層を含むものとして示されているが、その他の実施形態は、それよりも少ない金属層またはそれよりも多い金属層を含みうる。個別の金属層は、１つまたは複数の実施形態において、任意の数の導電配線を含みうる。交差点ＣＥＳメモリアレイ１０００のような交差点ＣＥＳメモリアレイは、例えば、少なくとも部分的に、個別の金属層について複数の導電配線を調整することによって、並びに／または導電配線及び／もしくはＣＥＳデバイスの複数の層を調整することによって、所望の保存容量まで拡大されうる。
【００９６】
１つの実施形態において、ＣＥＳメモリセルは、ＣＥＳ１０５１のようなＣＥＳデバイスを含む１つまたは複数のメモリ素子（例えば非一時メモリ素子）を含みうる。これについて、本明細書で称されるように、「メモリセル」との用語は、状態として値、シンボルまたはパラメータを表すことができる回路または回路の一部を含む。例えば、メモリセルは、ＣＥＳメモリデバイスのインピーダンス状態として値、シンボルまたはパラメータを表すことが可能な１つまたは複数のＣＥＳメモリデバイスを含みうる。例えば、ＣＥＳ１０５１のようなメモリ素子は、導電配線１０２０−１及び１０１０−１にわたって印加される電圧及び電流を「書き込み動作」中に独立して制御することによって、特定のメモリ状態（例えば低インピーダンス状態または高インピーダンス状態）におかれうる。１つの実施形態において、そのような書き込み動作は、ＣＥＳ１０５１を特定のインピーダンス状態に置くために、ＣＥＳ１０５１にわたって臨界電流及び電圧を適用するように制御される信号の印加によって実行されうる。別の実施形態において、ＣＥＳ１０５１のようなメモリ素子のインピーダンス状態は、導電配線１０２０−１及び１０１０−１にわたって読み出し電圧を印加することによって、「読み出し動作」中に検出または感知されうる。１つの実施形態において、感知回路（図示されない）が、読み出し動作中にビットライン１０１０−１からの電流の大きさに少なくとも部分的に基づいて、ＣＥＳ１０５１のインピーダンス状態を検出しうる。出力信号は、１つの実施形態において、ＣＥＳデバイス１０５１の電流インピーダンス状態の指標である電圧（例えば「１」、「０」またはその他のシンボルとして）を有しうる。無論、特許請求される対象はこれらの範囲に限定されない。
【００９７】
ＣＥＳデバイスが少なくとも部分的にメモリセル及び／またはメモリセルに関連する回路として利用される１つまたは複数の実施形態において、従来の及び／または以前のメモリ技術を組み込むメモリ回路と比較して利点が実現されうる。例えば、改善されたデバイス信頼性及び／または改善された耐久力の結果として、損耗レベリング及び／またはエラー修正回路の必要性が低減され、コストも低減されうる。さらに、幅広い範囲の金属及び／または導電性材料がＣＥＳデバイス内のコンタクトを形成するために使用されうるため、製造の容易さが非常に改善されうる。さらに、１つの実施形態において、処理温度は比較的低く、ＣＥＳデバイスをより容易に処理できるようにしうる。また、ＣＥＳデバイスについての性能は、例えばトーマスフェルミ遮蔽長よりも短い距離で生じるスイッチ事象に起因して、以前の及び／または従来のメモリ技術と比較して極めて高速になりうる。さらに、いくつかの抵抗性メモリ技術で形成されうるようなフィラメントがないことは、性能及び／または信頼性の改善につながりうる。無論、これらはＣＥＳデバイスが以前の及び／または従来のメモリ技術に対して有しうる例示的な利点に過ぎず、特許請求される対象はこれらの範囲に限定されない。
【００９８】
図１４は、ＣＥＳデバイス１１５１及び１１５２のようなＣＥＳデバイスの交差点アレイを含む例示的なプログラム可能な基礎構造の実施形態１１００を示している。１つの実施形態において、交差点アレイ１１００は、交差点ＣＥＳメモリアレイを含みうる。例示的な交差点ＣＥＳメモリアレイ１１００は、前述した例示的なアレイ１０００と共通のいくつかの要素を有しうる。例えば、導電配線１１１０、１１２０及び１１３０のような導電配線のいくつかの層が設けられる。１つの実施形態において、導電配線１１１０−１、１１１０−２及び１１１０−３は、互いに対して実質的に平行に配置されうる。同様に、導電配線１１２０−１、１１２０−２及び１１２０−３は、互いに対して実質的に平行に配置され、導電配線１１３０−１、１１３０−２及び１１３０−３は、互いに対して実質的に平行に配置されうる。また、１つの実施形態において、導電配線１１１０は、導電配線１１２０に対して実質的に直交して配置されうる。導電配線１１３０もまた、導電配線１１２０に対して実質的に直交して配置されうる。また、１つの実施形態において、導電配線１１２０は、ワードラインを含みうる。導電配線１１１０及び１１３０は、１つの実施形態においてビットラインを含みうる。
【００９９】
また、前述の例示的な交差点ＣＥＳメモリアレイ１０００と同様に、例示的なアレイ１１００のＣＥＳ／アクセスポイントの対は、導電配線１１１０−１、１１１０−２、１１１０−３と導電配線１１２０−１、１１２０−２、１１２０−３との交差点、及び導電配線１１２０−１、１１２０−２、１１２０−３と導電配線１１３０−１、１１３０−２、１１３０−３との交差点に配置されうる。しかし、例示的な交差点ＣＥＳメモリアレイ１１００について、ワードライン１１２０−１のような単一の導電配線が、例えば導電配線１１１０−１及び１１３０−１のような一対のビットラインと関連して、ＣＥＳデバイス１１５１及び１１５２のような２つのＣＥＳデバイスへのアクセスを制御しうるように、ＣＥＳ／アクセスデバイスの積層体が配向されうる。そのため、ワードライン１１２０−１へのプログラミング及び／または読み出し信号の印加は、ビットライン１１１０−１及び１１３０−１の選択とともに、１つの実施形態においてＣＥＳデバイス１１５１及び１１５２へのプログラミング及び／または読み出しアクセスを提供しうる。
【０１００】
前述の説明において、特許請求される対象の様々な実施形態が説明された。説明の目的のために、量、システム及び／または構成などの特性が、例として記述された。別の例では、特許請求される対象を不明瞭にしないように、周知の特徴が省略され及び／または簡略化された。特定の特徴が本明細書で図示され及び／または説明されたが、当業者であれば、多数の変形、置換、変更及び／または等価物に想到するであろう。したがって、添付された特許請求の範囲は、特許請求される対象の範囲内にある全ての変形及び／または変更をカバーするものであると意図されることは理解されるべきである。
【符号の説明】
【０１０１】
１００、４１０、４２０、５１０、５２０、６１０、６２０、６３０、７２０、８２０、１０５１、１０５２、１１５１、１１５２  ＣＥＳデバイス、可変インピーダンスデバイス
１０１、１０３  導電端子
１０２  材料、ＣＥＭ
１１０  シンボル
２１０  可変抵抗
２２０  可変キャパシタ
３０２  読み出しウィンドウ
３１０  書き込みウィンドウ
４００、４０１、４０２、４０３、５００  集積回路
４２０  メタライゼーション層
４３０  ビア
４４０、５４０  コネクタ
４５０  基板
６００、１０００、１１００  プログラム可能な基礎構造
６０１−１、６０１−２、…６０１−ｎ、６０２−１、６０２−２、…６０２−ｍ、６０３−１、６０３−２、…６０３−ｎ、６０４−１、６０４−２、…６０４−ｍ、１０１０−１、１０１０−２、１０１０−３、１０２０−１、１０２０−２、１０２０−３、１０３０−１、１０３０−２、１０３０−３、１１１０−１、１１１０−２、１１１０−３、１１２０−１、１１２０−２、１１２０−３、１１３０−１、１１３０−２、１１３０−３  導電配線
６５１  座標軸
７００、８００  複合デバイス
７１０  電流源
８１０、１０４１、１０４２  ダイオード
８１１、８１２、９５２  端子
９５４、９５６、９５７、９５８、９６０、９６２、９６３、９６４、９６６、９６７、９６８、９６９、９７０、９７２、９８５  層
１０００、１１００  交差点ＣＥＳメモリアレイ
【図１Ａ】
2019505987.tif 000013
【図１Ｂ】
2019505987.tif 000014
【図２】
2019505987.tif 000015
【図３】
2019505987.tif 000016
【図４Ａ】
2019505987.tif 000017
【図４Ｂ】
2019505987.tif 000018
【図４Ｃ】
2019505987.tif 000019
【図４Ｄ】
2019505987.tif 000020
【図５】
2019505987.tif 000021
【図６】
2019505987.tif 000022
【図７】
2019505987.tif 000023
【図８】
2019505987.tif 000024
【図９】
2019505987.tif 000025
【図１０Ａ】
2019505987.tif 000026
【図１０Ｂ】
2019505987.tif 000027
【図１０Ｃ】
2019505987.tif 000028
【図１０Ｄ】
2019505987.tif 000029
【図１０Ｅ】
2019505987.tif 000030
【図１１Ａ】
2019505987.tif 000031
【図１１Ｂ】
2019505987.tif 000032
【図１１Ｃ】
2019505987.tif 000033
【図１１Ｄ】
2019505987.tif 000034
【図１２Ａ】
2019505987.tif 000035
【図１２Ｂ】
2019505987.tif 000036
【図１３】
2019505987.tif 000037
【図１４】
2019505987.tif 000038
【国際調査報告】
2019505987.tif 000039
2019505987.tif 000040
2019505987.tif 000041