(57)【要約】【課題】サリサイド工程及びこれを利用した半導体素子の製造方法を提供する。【解決手段】  本発明による金属シリサイド膜の形成方法は、シリコン領域を備える基板を準備する段階と、前記基板上にシリコン層を形成する段階と、前記シリコン層と接触する金属膜を形成する段階と、前記金属膜を有する基板を熱伝達気体を採択した対流または伝導方式を使用して等温熱処理して前記少なくとも前記金属膜の一部を金属シリサイド膜に転換する段階と、を含む。【選択図】  図１
2006054462.tif 000002
【特許請求の範囲】
【請求項１】
前記基板上にシリコン層を形成する段階と、
前記シリコン層と接触する金属膜を形成する段階と、
対流または伝導の熱器具内で金属層を熱伝達気体にさらして前記少なくとも前記金属膜の一部を金属シリサイド膜に転換する段階と、を含むこと
を特徴とする金属シリサイド層の形成方法。
【請求項２】
前記熱伝達気体は、不活性ガスであること
を特徴とする請求項１に記載の金属シリサイド膜の形成方法。
【請求項３】
前記不活性気体は、アルゴンまたは窒素であること
を特徴とする請求項２に記載の金属シリサイド膜の形成方法。
【請求項４】
前記金属シリサイド膜に転換する段階は、対流または伝導する間に±５℃以下の所定温度内で熱伝達ガスを使用し、少なくとも金属膜の一部が金属シリサイド膜に転換される十分な時間の間に前記金属層を前記熱伝達ガスにさらすこと
を特徴とする請求項１に記載の金属シリサイド膜の形成方法。
【請求項５】
前記所定温度は、３００℃〜６００℃であること
を特徴とする請求項４に記載の金属シリサイド膜の形成方法。
【請求項６】
前記金属膜は、ニッケル膜であること
を特徴とする請求項１に記載の金属シリサイド膜の形成方法。
【請求項７】
少なくとも前記金属膜の一部を金属シリサイド膜に転換した後、前記金属膜から未反応ニッケル膜を除去すること
を特徴とする請求項６に記載の金属シリサイド膜の形成方法。
【請求項８】
前記熱処理の前に、前記ニッケル膜上にキャッピング膜を形成する段階をさらに含み、
前記キャッピング膜は、前記未反応ニッケル膜とともに除去されること
を特徴とする請求項７に記載の金属シリサイド膜の形成方法。
【請求項９】
前記熱処理工程は、順次に実行される第１の熱処理工程及び第２の熱処理工程を含み、
前記第１の熱処理工程は、２００℃〜４００℃の温度で行われ、前記第２の熱処理工程は、３００℃〜６００℃の温度で行われること
を特徴とする請求項１に記載の金属シリサイド膜の形成方法。
【請求項１０】
前記金属シリサイド膜に転換する段階は、３００℃〜４００℃の第１の温度で第１の期間の間に熱伝達気体に前記金属膜をさらした後、４００℃〜５００℃の第２の温度で第２の期間の間に前記熱伝達気体に前記金属膜をさらす工程を含むこと
を特徴とする請求項１に記載の金属シリサイド膜の形成方法。
【請求項１１】
半導体基板の表面上に絶縁されたゲート電極を形成する段階と、
半導体基板内及び絶縁されたゲート電極に隣接した第１の導電型のソース/ドレーン領域を形成する段階と、
前記ソース/ドレーン領域と接触される金属膜を形成する段階と、
対流または伝導方式の熱器具内で金属層を熱伝達気体にさらして少なくとも金属膜の一部を金属シリサイド膜に転換する段階と、を含むこと
を特徴とする電界効果トランジスタの形成方法。
【請求項１２】
前記熱伝達気体は、不活性ガスであること
を特徴とする請求項１１に記載の電界効果トランジスタの形成方法。
【請求項１３】
前記不活性ガスは、アルゴンまたは窒素であること
を特徴とする請求項１２に記載の電界効果トランジスタの形成方法。
【請求項１４】
前記金属シリサイド膜に転換する段階は、対流または伝導する間に±5℃以下の所定温度内で熱伝達ガスを使用し、少なくとも金属膜の一部が金属シリサイド膜に転換される十分な時間の間に前記金属膜を前記熱伝達ガスにさらすこと
を特徴とする請求項１１に記載の電界効果トランジスタの形成方法。
【請求項１５】
前記所定温度は、３００℃〜６００℃であること
を特徴とする請求項１４に記載の電界効果トランジスタの形成方法。
【請求項１６】
前記金属膜は、ニッケル膜であること
を特徴とする請求項１１に記載の電界効果トランジスタの形成方法。
【請求項１７】
少なくとも前記金属膜の一部を金属シリサイド膜に転換した後、前記金属膜から未反応ニッケル膜を除去すること
を特徴とする請求項１６に記載の電界効果トランジスタの形成方法。
【請求項１８】
前記熱処理の前に、前記ニッケル膜上にキャッピング膜を形成する段階をさらに含み、
前記キャピング膜は、前記未反応ニッケル膜とともに除去されること
を特徴とする請求項１７に記載の電界効果トランジスタの形成方法。
【請求項１９】
前記熱処理工程は、順次に実行される第１の熱処理工程及び第２の熱処理工程を含み、
前記第１の熱処理工程は、２００℃〜４００℃の温度で行われ、前記第２の熱処理工程は、３００℃〜６００℃の温度で行われること
を特徴とする請求項１１に記載の電界効果トランジスタの形成方法。
【請求項２０】
前記金属シリサイド膜に転換する段階は、３００℃〜４００℃の第１の温度で第１の期間の間に熱伝達気体に前記金属膜をさらした後、４００℃〜５００℃の第２の温度で第２の期間の間に前記熱伝達気体に前記金属膜をさらす工程を含むこと
を特徴とする請求項１１に記載の電界効果トランジスタの形成方法。
【請求項２１】
半導体基板の表面上に、ゲート絶縁膜上にシリコンゲート電極を含む絶縁されたゲート電極を形成する段階と、
前記半導体基板内及び絶縁されたゲート電極に隣接された第１の導電型のソース/ドレーン領域を形成する段階と、
前記絶縁されたゲート電極及びソース/ドレーン領域上に電気的に絶縁された層を形成する段階と、
前記絶縁された層をエッチングしてシリコンゲート電極の上部表面をさらす段階と、
前記シリコンゲート電極の上部表面と接触する金属膜を形成する段階と、
対流方式または伝導方式の熱器具内で金属膜を熱伝達気体にさらして少なくとも金属膜の一部を金属シリサイド膜に転換する段階と、を含むこと
を特徴とする電界効果トランジスタの形成方法。
【請求項２２】
前記熱伝達気体は、不活性ガスであること
を特徴とする請求項２１に記載の電界効果トランジスタの形成方法。
【請求項２３】
前記不活性ガスは、アルゴンまたは窒素であること
を特徴とする請求項２２に記載の電界効果トランジスタの形成方法。
【請求項２４】
前記金属シリサイド膜に転換する段階は、対流または伝導する間に±５℃以下の所定温度内で熱伝達ガスを使用し、少なくとも金属膜の一部が金属シリサイド膜に転換される十分な時間の間に前記金属膜を前記熱伝達ガスにさらすこと
を特徴とする請求項２１に記載の電界効果トランジスタの形成方法。
【請求項２５】
前記所定温度は、３００℃〜６００℃であること
を特徴とする請求項２４に記載の電界効果トランジスタの形成方法。
【請求項２６】
前記金属膜は、ニッケル膜であること
を特徴とする請求項２１に記載の電界効果トランジスタの形成方法。
【請求項２７】
少なくとも金属膜の一部を金属シリサイド膜に転換した後、前記金属膜から未反応ニッケル膜を除去すること
を特徴とする請求項２６に記載の電界効果トランジスタの形成方法。
【請求項２８】
前記熱処理の前に、前記ニッケル膜上にキャッピング膜を形成する段階をさらに含み、
前記キャッピング膜は、前記未反応ニッケル膜とともに除去されること
を特徴とする請求項２７に記載の電界効果トランジスタの形成方法。
【請求項２９】
前記熱処理工程は、順次に実行される第１の熱処理工程及び第２の熱処理工程を含み、
前記第１の熱処理工程は、２００℃〜４００℃の温度で行われ、前記第２の熱処理工程は、３００℃〜６００℃の温度で行われること
を特徴とする請求項２１に記載の電界効果トランジスタの形成方法。
【請求項３０】
前記金属シリサイド膜に転換する段階は、３００℃〜４００℃の第１の温度で第１の期間の間に熱伝達気体に前記金属膜をさらした後、４００℃〜５００℃の第２の温度で第２の期間の間に前記熱伝達気体に前記金属膜をさらす工程を含むこと
を特徴とする請求項２１に記載の電界効果トランジスタの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、特に、サリサイド工程及びこれを利用した半導体素子の製造方法に関する。
【背景技術】
【０００２】
半導体素子は、ＭＯＳトランジスタのような個別素子をスイッチング素子として広く用られている。半導体素子の集積度が増加するほどに、ＭＯＳトランジスタはますますスケールダウンしている。その結果、ＭＯＳトランジスタのチャンネル長さが減少して短チャンネル効果(ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ)が発生する。また、チャンネル長さの減少によって、ゲート電極の幅が狭くなり、ゲート電極の電気的な抵抗は増加する。
【０００３】
短チャンネル効果を改善するためには、ＭＯＳトランジスタのソース／ドレーン領域の接合深みとゲート絶縁膜の厚さを減少させる必要がある。結果的に、ゲート電極の抵抗(Ｒ)だけではなくゲートキャパシタ(Ｃ)が増加する。この場合に、ゲート電極に加わる電気的な信号の伝送速度は、ＲＣ遅延時間(Ｒｅｓｉｓｔａｎｃｅ−Ｃａｐａｃｉｔａｎｃｅ ｄｅｌａｙ ｔｉｍｅ)に起因して遅くなる。
【０００４】
また、ソース／ドレーン領域は、浅い接合深みを有するので面抵抗(ｓｈｅｅｔ ｒｅｓｉｓｔａｎｃｅ)が増加する。その結果、短チャンネルＭＯＳトランジスタの駆動能力が低下する。これによって、集積半導体素子に適合な高性能ＭＯＳトランジスタを具現するためにサリサイド (ｓａｌｉ ｃｉｄｅ：ｓｅｌｆ−ａｌｉｇｎｅｄ ｓｉｌｉｄｉｄｅ)工程が広く使われている。
【０００５】
サリサイド工程は、ゲート電極及びソース／ドレーン領域上に選択的に金属シリサイド膜を形成してゲート電極及びソース／ドレーン領域の電気的な抵抗を低めるための工程技術(Ｐｒｏｃｅｓｓ  Ｔｅｃｈｎｏｌｏｇｙ)である。金属シリサイド膜としては、コバルトシリサイド膜又はチタンシリサイド膜などが広く用いられている。特に、コバルトシリサイド膜の抵抗は、線幅の変化について非常に依存性が低い。これによって、短チャンネルＭＯＳトランジスタのゲート電極上にコバルトシリサイド膜を形成する技術が広く使われている。
【０００６】
コバルトシリサイド膜を形成する方法は、例えば、アメリカ特許第５,９８９,９８８号公報に「半導体素子及びその製造方法(ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ ａｎｄ ｍｅｔｈｏｄ ｏｆ ｍａｎｕｆａｃｔｕｒｉｎｇ ｔｈｅ ｓａｍｅ)」という題目でＩｉｎｕｍａなどにより開示されている。しかし、ゲート電極の幅が約０.１μｍより小さい場合に、凝集現象に起因してコバルトシリサイド膜の適用に限界がある。これによって、最近ニッケルサリサイド工程が高性能ＭＯＳトランジスタの製造に使われている。
【０００７】
ニッケルシリサイド膜は、比較的低温で形成が可能であり、線幅減少による抵抗増加の問題点がなく、シリコン消費量が少ないという長所を有する。しかし、ニッケルシルリサイド膜は、熱安定性(ｔｈｅｒｍａｌ ｓｔａｂｉｌｉｔｙ)が脆弱である問題点を有している。
【０００８】
一方、サリサイド工程は、シリサイド化熱処理工程(ｓｉｌｉｃｉｄａｔｉｏｎ ａｎｎｅａｌｉｎｇ ｐｒｏｃｅｓｓ)を含む。通常的に、熱処理工程としては急速熱処理工程(ＲＴＰ ｐｒｏｃｅｓｓ：ｒａｐｉｄ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓ)が採用される。このＲＴＰ工程、短時間内に高温熱処理を実行することにより希望しない不純物の拡散のような問題点を解決することができる。しかし、ＲＴＰ工程は、タングステンハロゲンランプのように光源(ｌｉｇｈｔ ｓｏｕｒｃｅ)として提供されるランプを利用して輻射(ｒａｄｉａｔｉｏｎ)方式で基板を加熱するので、ランプから発散される輻射光の微細な変化によっても基板の温度分布に不利な影響を受ける。また、希望する熱処理温度で安定的に維持されずに温度変動(ｔｅｍｐｅｒａｔｕｒｅ ｆｌｕｃｔｕａｔｉｏｎ)が存在する。このような温度変動は熱処理温度が低いほど一層ひどく発生する。
【０００９】
したがって、ニッケルシリサイド膜のように最終的に形成される膜質が熱処理温度に敏感に影響を受けるシリサイド膜を形成する場合に、輻射方式を利用するＲＴＰ工程は不適切である。即ち、ＲＴＰ工程を適用してニッケルシリサイド膜を形成する場合、急激なランプ速度(ｒａｍｐ ｒａｔｅ)及び熱処理温度での温度変動により膜の表面に欠陷(ｄｅｆｅｃｔ)が発生するおそれがあり、その結果、ニッケルシリサイド膜を採択する半導体素子の電気的特性を悪化させる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
したがって、本発明は上述したような従来技術の問題点を解決するためになされたもので、その目的は、サリサイド工程において、安定的な熱処理を通じて無欠陥(ｄｅｆｅｃｔ-ｆｒｅｅ)金属シリサイド膜を形成する方法を提供することにある。
【００１１】
本発明の他の目的は、金属シリサイド膜を採用する半導体素子の電気的特性を改善させる方法を提供することにある。
【課題を解決するための手段】
【００１２】
前記課題を解決するために、本発明の第１の観点によれば、シリコン領域を備える基板を準備する段階と、前記基板上にシリコン層を形成する段階と、前記シリコン層と接触する金属膜を形成する段階と、前記金属膜を有する基板を熱伝達気体を採択した対流または伝導方式を使用して等温熱処理して前記少なくとも前記金属膜の一部を金属シリサイド膜に転換する段階と、を含むことを特徴とする、金属シリサイド膜の形成方法が提供される。
【００１３】
好ましくは、前記熱伝達気体は、不活性ガスであり、前記不活性気体は、アルゴンまたは窒素である。
【００１４】
好ましくは、前記金属シリサイド膜に転換する段階は、対流または伝導する間に±5℃以下の所定温度内で熱伝達ガスを使用し、少なくとも金属膜の一部が金属シリサイド膜に転換される十分な時間の間に前記金属層を前記熱伝達ガスにさらす。より好ましくは、前記所定温度は、３００℃〜６００℃である。
【００１５】
好ましくは、前記金属膜は、ニッケル膜である。
【００１６】
好ましくは、少なくとも前記金属膜の一部を金属シリサイド膜に転換した後、前記金属膜から未反応ニッケル膜を除去する。
【００１７】
好ましくは、前記熱処理の前に、前記ニッケル膜上にキャッピング膜を形成する段階をさらに含み、前記キャッピング膜は、前記未反応ニッケル膜とともに除去する。
【００１８】
好ましくは、前記熱処理工程は、順次に実行される第１の熱処理工程及び第２の熱処理工程を含み、前記第１の熱処理工程は、２００℃〜４００℃の温度で行われ、前記第２の熱処理工程は、３００℃〜６００℃の温度で行われる。
【００１９】
好ましくは、前記金属シリサイド膜に転換する段階は、３００℃〜４００℃の第１の温度で第１の期間の間に熱伝達気体に前記金属膜をさらした後、４００℃〜５００℃の第２の温度で第２の期間の間に前記熱伝達気体に前記金属膜をさらす。
【００２０】
前記課題を解決するために、本発明の第２の観点によれば、半導体基板の表面上に絶縁されたゲート電極を形成する段階と、半導体基板内及び絶縁されたゲート電極に隣接した第１の導電型のソース/ドレーン領域を形成する段階と、前記ソース/ドレーン領域と接触される金属膜を形成する段階と、対流または伝導方式の熱器具内で金属膜を熱伝達気体にさらして少なくとも金属膜の一部を金属シリサイド膜に転換する段階と、を含むことを特徴とする、電界効果トランジスタの形成方法が提供される。
【００２１】
好ましくは、前記熱伝達気体は、不活性ガスであり、前記不活性ガスは、アルゴンまたは窒素である。
【００２２】
好ましくは、前記金属シリサイド膜に転換する段階は、対流または伝導する間に±５℃以下の所定温度内で熱伝達ガスを使用し、少なくとも金属膜の一部が金属シリサイド膜に転換される十分な時間の間に前記金属膜を前記熱伝達ガスにさらす。より好ましくは、前記所定温度は、３００℃〜６００℃である。
【００２３】
好ましくは、前記金属膜は、ニッケル膜である。
【００２４】
好ましくは、少なくとも前記金属膜の一部を金属シリサイド膜に転換した後、前記金属膜から未反応ニッケル膜を除去する。
【００２５】
好ましくは、前記熱処理の前に、前記ニッケル膜上にキャッピング膜を形成する段階をさらに含み、前記キャッピング膜は、前記未反応ニッケル膜とともに除去される。
【００２６】
好ましくは、前記熱処理工程は、順次に実行される第１の熱処理工程及び第２の熱処理工程を含み、前記第１の熱処理工程は、２００℃〜４００℃の温度で行われ、前記第２の熱処理工程は、３００℃〜６００℃の温度で行われる。
【００２７】
好ましくは、前記金属シリサイド膜に転換する段階は、３００℃〜４００℃の第１の温度で第１の期間の間に熱伝達気体に前記金属膜をさらした後、４００℃〜５００℃の第２の温度で第２の期間の間に前記熱伝達気体に前記金属膜をさらす。
【００２８】
前記課題を解決するために、本発明の第３の観点によれば、半導体基板の表面上に、ゲート絶縁膜上にシリコンゲート電極を含む絶縁されたゲート電極を形成する段階と、前記半導体基板内及び絶縁されたゲート電極に隣接された第１の導電型のソース/ドレーン領域を形成する段階と、前記絶縁されたゲート電極及びソース/ドレーン領域上に電気的に絶縁された層を形成する段階と、前記絶縁された層をエッチングしてシリコンゲート電極の上部表面をさらさせる段階と、前記シリコンゲート電極の上部表面と接触する金属膜を形成する段階と、対流方式または伝導方式の熱器具内で金属膜を熱伝達気体にさらさせて少なくとも金属膜の一部を金属シリサイド膜に転換する段階と、を含むことを特徴とする、電界効果トランジスタの形成方法が提供される。
【発明の効果】
【００２９】
本発明によれば、安定的なシリサイド化熱処理を通じて無欠陥金属シリサイド膜を形成することができる。
【００３０】
また、金属シリサイド膜の信頼性を向上させることによって、金属シリサイド膜を採用する半導体素子の電気的特性を安定的に改善させることができる。
【発明を実施するための最良の形態】
【００３１】
以下、添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底で、完全になるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図面において、膜および領域の厚さは明確性のために誇張されたものである。
【００３２】
図１は、本発明の一実施形態による金属シリサイド層の形成方法を説明するための工程フローチャートである。また、図２〜図６は、本発明の一実施形態による金属シリサイドソース/ドレーンコンタクトホールを有した電界効果トランジスタの形成方法を説明するための断面図である。
【００３３】
図１及び図２を参照すれば、半導体基板１００の所定領域に素子分離膜１０２を形成して活性領域を限定する。半導体基板１００は、シリコン基板またはＳＯＩ(ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ)基板により形成できる。活性領域上にゲート絶縁膜を形成する。ゲート絶縁膜を有する半導体基板の全面上にゲート導電膜(ｇａｔｅ ｃｏｎｄｕｃｔｉｖｅ ｌａｙｅｒ)及びゲートキャッピング膜(ｇａｔｅ ｃａｐｐｉｎｇ ｌａｙｅｒ)を順に形成する。ゲート導電膜は、ポリシリコン膜のようなシリコン膜により形成することができる。シリコン膜は、Ｎ型の不純物またはＰ型の不純物によりドーピングすることができる。また、ゲート導電膜は、シリコン膜及びタングステンシリサイド膜を順に積層して形成できる。また、ゲートキャッピング膜は、シリコン酸化膜またはシリコン窒化膜のような絶縁膜により形成する。ゲートキャッピング膜を形成する工程は省略できる。
【００３４】
次に、ゲートキャッピング膜及びゲート導電膜をパターニングして活性領域の上部を横切るゲートパターン１１０を形成する(図１のＳ１)。ゲートパターン１１０は、順に積層されたゲート電極１０６及びゲートキャッピング膜パターン１０８を含む。ゲート導電膜をシリコン膜だけで形成する場合には、ゲート電極１０６はシリコン膜パターンだけでなる。一方、ゲート導電膜をシリコン膜及びタングステンシリサイド膜を順に積層して形成する場合に、ゲート電極１０６は順に積層されたシリコン膜パターン及びタングステンシリサイド膜パターンを含む。しかし、ゲートキャッピング膜の形成を省略する場合には、ゲートパターン１１０はゲート電極１０６だけで構成される。一方、ゲート絶縁膜はゲートパターン１１０を形成する過程で一緒にパターニングでき、その結果、図２に示したように、ゲートパターン１１０及び活性領域の間にゲート絶縁膜パターン１０４が形成される。
【００３５】
次に、ゲートパターン１１０及び素子分離膜１０２をイオン注入マスクとして使用して活性領域に第１の不純物イオンを注入してＬＤＤ(ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ)領域１１２を形成する(図１のＳ２)。第１の不純物イオンはＮ型不純物イオンまたはＰ型不純物イオンにより形成できる。
【００３６】
図１及び図３を参照すれば、ＬＤＤ領域１１２を有する半導体基板の全面上にスペーサ絶縁膜を形成する。スペーサ絶縁膜はシリコン窒化膜により形成できる。スペーサ絶縁膜を異方性エッチングしてゲートパターン１１０の側壁上にスペーサ１１４を形成する(図１のＳ３)。
【００３７】
ゲートパターン１１０、スペーサ１１４及び素子分離膜１０２をイオン注入マスクとして使用して活性領域に第２の不純物イオンを注入してソース/ドレーン領域１１６を形成する(図１のＳ４)。その結果、スペーサ１１４の下部にＬＤＤ領域１１２が残存する。第２の不純物イオンもＮ型不純物イオンまたはＰ型不純物イオンにより形成でき、ＬＤＤイオン注入時に活性領域に注入された不純物イオンのような導電型を有する。そして、ソース/ドレーン領域１１６を有する半導体基板を熱処理してソース/ドレーン領域１１６内の不純物イオンを活性化させる。ゲートパターン１１０、ゲート絶縁膜１０４、ソース/ドレーン領域１１６及びスペーサ１１４はＭＯＳトランジスタを構成する。
【００３８】
図１及び図４を参照すれば、ソース/ドレーン熱処理工程が完了された半導体基板の表面を洗浄してソース/ドレーン領域１１６上に残存する自然酸化膜(ｎａｔｉｖｅ ｏｘｉｄｅ ｌａｙｅｒ)及び汚染粒子(ｃｏｎｔａｍｉｎａｔｅｄ ｐａｒｔｉｃｌｅｓ)を除去する(図１のＳ５)。
【００３９】
次に、洗浄された半導体基板の全面上に金属膜１１８を形成する(図１のＳ６)。本発明の実施形態において、金属膜１１８はニッケル膜により形成する。そして、ニッケル膜１１８を形成した後、ニッケル膜１１８上にキャッピング膜１２０を形成する。キャッピング膜１２０はチタン窒化膜(ＴｉＮ ｌａｙｅｒ)により形成できる。キャッピング膜１２０は後続するシリサイド化熱処理工程の間にニッケル膜１１８の酸化を防止するために形成する。しかし、キャッピング膜１２０を形成する工程は省略できる。
【００４０】
図１及び図５を参照すれば、ニッケル膜１１８及びキャッピング膜１２０を有する半導体基板についてシリサイド化熱処理(ｓｉｌｉｃｉｄａｔｉｏｎ ａｎｎｅａｌｉｎｇ)工程を実行する。熱処理工程は熱伝達気体を利用し、熱伝達気体はアルゴンまたは窒素の中でいずれの一つを利用する。具体的には、シリサイド化熱処理工程は、ニッケル膜１１８及びキャッピング膜１２０を有する半導体基板を熱処理する工程を含む。シリサイド化熱処理工程は、第１のシリサイド化熱処理工程(図１のＳ７)及び第２のシリサイド化熱処理工程(図１のＳ９)を含むことができる。第１のシリサイド化熱処理工程(図１のＳ７)は、２００℃〜４００℃の温度、好ましくは、３００℃〜４００℃の温度で実行する。この場合に、ソース/ドレーン領域１１６上のニッケル膜１１８は、ソース/ドレーン領域１１６内のシリコン原子と反応してダイニッケルモノシリサイド(Ｎｉ２Ｓｉ)またはニッケルモノシリサイド(ＮｉＳｉ)を形成する。
【００４１】
次に、スペーサ１１４、素子分離膜１０２及びゲートキャッピング膜パターン１０８上の未反応ニッケル膜１１８を除去する(図１のＳ８)。未反応ニッケル膜１１８は、例えば、硫酸溶液(Ｈ２ＳＯ４：ｓｕｌｆｕｒｉｃ ａｃｉｄ)及び過酸化水素(Ｈ２Ｏ２：ｈｙｄｒｏｇｅｎ ｐｅｒｏｘｉｄｅ)の混合溶液を使用して除去することができる。未反応ニッケル膜１１８を除去する間にキャッピング膜１２０もストリップ(ｓｔｒｉｐ)できる。
【００４２】
次に、未反応ニッケル膜１１８が除去された半導体基板について第２のシリサイド化熱処理工程を実行する(図１のＳ９)。第２のシリサイド化熱処理工程は、３００℃〜６００℃の温度、好ましくは、４００℃〜５００℃の温度で実行する。この場合に、第１のシリサイド化熱処理工程の間に形成されたダイニッケルモノシリサイド(Ｎｉ２Ｓｉ)は、低い比抵抗を有するニッケルモノシリサイド(ＮｉＳｉ)に液状変異されて全体的に低い比抵抗を有するニッケルモノシリサイド(ＮｉＳｉ)からなったニッケルシリサイド膜(ＮｉＳｉ ｌａｙｅｒ)１２４が形成される。
【００４３】
一方、第２のシリサイド化熱処理工程(図１のＳ９)は省略できる。この場合にニッケルシリサイド膜１２４を形成するために第１のシリサイド化熱処理工程(図１のＳ７)は３００℃〜６００℃の温度で実行できる。
【００４４】
上述のようにゲートパターン１１０がゲート電極１０６及びゲートキャッピング膜パターン１０８を含む場合に、ニッケルシリサイド膜１２４は、図５に示したように、ソース/ドレーン領域１１６上だけに選択的に形成される。
【００４５】
一方、ゲートパターン１１０がゲート電極１０６だけで形成され、ゲート電極１０６がシリコン膜パターンだけで形成された場合には、シリサイド化熱処理工程の間にシリコン膜パターンからなるゲート電極１０６上にニッケルシリサイド膜１２４と同一な物質構造を有する他のニッケルシリサイド膜(図示せず)が形成される。
【００４６】
一般的に、ニッケルを使用してニッケルシリサイド膜を形成する場合に、ニッケルシリサイド膜は脆弱な熱安定性によりその表面に欠陷が発生し、それによって、粗い(ｒｏｕｇｈ)表面形態(ｍｏｒｐｈｏｌｏｇｙ)を有することが知られている。このような粗い表面形態のニッケルシリサイド膜が実際にＭＯＳトランジスタのような半導体素子に適用される場合、シリコン基板とシリサイド膜との界面特性が不良になる。結果的に、表面欠陷はニッケルシリサイド膜の面抵抗及びコンタクト抵抗を増加させるだけでなく、接合界面での接合漏洩のようなＭＯＳトランジスタの電気的特性を悪化させる要因になる。ニッケルシリサイド膜の表面欠陷は、シリサイド化熱処理工程の温度、熱処理時間、熱処理雰囲気及びランプ速度により敏感に影響を受ける。また、表面欠陷は、不純物イオンによっても影響を受け、特に、Ｎ型不純物イオンがドーピングされたシリコン基板上にニッケルシリサイド膜が形成される場合に表面欠陥がたくさん発生する。
【００４７】
本発明の実施形態において、シリサイド化熱処理工程(図１のＳ７、Ｓ９)は、熱伝達気体の対流(または伝導)により半導体基板を等温加熱(ｉｓｏｔｈｅｒｍａｌｌｙ ｈｅａｔｉｎｇ)する。従来のシリサイド化熱処理に使われるＲＴＰ工程は、ランプのような光源を利用した輻射方式やホットプレートを利用した伝導方式であったが、本発明の実施形態によるシリサイド化熱処理工程(図１のＳ７、Ｓ９)は、熱伝達気体を使用した対流または伝導方式を使用することにより、一層安定的な熱処理が可能となる。
【００４８】
図９は、本発明の実施形態によるシリサイド化熱処理に使われる熱処理チャンバを例示的に簡略に示す断面図である。以下、図９を参照して、本発明の実施形態によるシリサイド化熱処理工程について詳細に説明する。一方、以下で説明される熱処理チャンバは、アメリカ特許第６,３４５,１５０号公報に開示されており、本明細書において、アメリカ特許第６,３４５,１５０号は参照として援用される。
【００４９】
図９を参照すれば、熱処理チャンバ３００内に半導体基板(Ｗ)がローディングされる。半導体基板(Ｗ)がローディングされる前に、熱処理チャンバ３００の内部を浄化させるためのポンピング及びパージング工程が実行される。パージング工程には窒素またはアルゴンのような不活性ガスが使用される。半導体基板(Ｗ)がローディングされた後、熱処理チャンバ３００は常圧の不活性ガス雰囲気で維持される。不活性ガスは、後続工程のシリサイド化熱処理工程時に酸化反応のような望ましくない反応を抑制すると共に、半導体基板(Ｗ)を加熱するための熱伝達気体としての役割をする。半導体基板(Ｗ)には、図２〜図４から説明したように、モルストランジスタ及びニッケル膜(図４の１１８)が形成されている。
【００５０】
熱処理チャンバ３００は、その内部に半導体基板(Ｗ)を加熱するための熱源として提供される上部ホットプレート３０２ａ及び下部ホットプレート３０２ｂを具備する。半導体基板(Ｗ)は、ホットプレート３０２ａ、３０２ｂの間に所定間隔が離隔されるように位置する。上部ホットプレート３０２ｂは選択的に提供できる。半導体基板(Ｗ)は、下部ホットプレート３０２ｂ上に配置された複数個の支持台３０４により下部ホットプレート３０２ｂから離隔される。支持台３０４は石英により形成できる。この場合に、半導体基板(Ｗ)は上部及び下部ホットプレート３０２ａ、３０２ｂから同一距離が離隔されることが好ましい。例えば、上部ホットプレート３０２ａ及び下部ホットプレート３０２ｂの間の間隔が２０ｍｍであり、半導体基板(Ｗ)の厚さが約４ｍｍである場合に、支持台３０４は８ｍｍの高さを有することができる。以後、半導体基板(Ｗ)はシリサイド化温度で所定時間の間に熱処理される。本発明の実施形態において、シリサイド化熱処理時の温度は、具体的にはホットプレート３０２ａ、３０２ｂの温度であることができる。
【００５１】
本発明の実施形態によれば、熱伝達気体として使われる不活性ガスにより半導体基板(Ｗ)が加熱されるので、半導体基板(Ｗ)は急激な温度変化をうけない。本発明の実施形態において、シリサイド熱処理温度まで到逹する時間は１分以上であることが好ましい。このような昇温速度(ｒａｍｐ-ｕｐ ｒａｔｅ)はホットプレート３０２ａ、３０２ｂと半導体基板(Ｗ)との間の間隔または熱伝達気体として提供される不活性気体によって変化される。また、本発明の実施形態によれば、従来のように輻射または伝導を主な熱伝達メカニズムとして使わないで、対流または伝導方式を主な熱伝達メカニズムで採択することにより、半導体基板(Ｗ)上にＭＯＳトランジスタのような構造物が形成されている場合にも局所的な温度偏差なしに半導体基板(Ｗ)を均一に加熱することができる。さらに、熱処理チャンバ３００内部の温度、より具体的には、半導体基板(Ｗ)及びその周辺の温度は、シリサイド化温度で温度変動なしに安定的に維持でき、その温度変動は±５℃以下であることが好ましい。
【００５２】
結果的に、対流または伝導方式による熱処理を通じて形成されたニッケルシリサイド膜１２４は、従来の輻射方式のＲＴＰ方式やホットプレートによる伝導(直接加熱)を利用した熱処理により形成される場合よりも無欠陥の表面形態を得ることができる。
【００５３】
図１及び図６を参照すれば、ニッケルシリサイド膜１２４を有する半導体基板の全面上に層間絶縁膜１２６を形成する(図１のＳ１０)。層間絶縁膜１２６をパターニングしてソース/ドレーン領域１１６上のニッケルシリサイド膜１２４を露出させるコンタクトホールを形成する。次に、コンタクトホールを有する半導体基板の全面上に金属膜を形成し、金属膜をパターニングしてコンタクトホールを満たす金属配線１２８を形成する(図１のＳ１１)。
【００５４】
図７及び図８は、本発明の他の実施形態による金属シリサイドゲート電極を有した電界効果トランジスタの形成方法を説明するための断面図である。
【００５５】
図７を参照すれば、図２及び図３で説明された実施形態と同一な方法を使用してＭＯＳトランジスタを形成する。即ち、半導体基板３００内に素子分離膜３０２を形成して活性領域を限定し、活性領域上にゲート絶縁膜パターン３０４及びゲート電極３０６を形成する。以後、ＬＤＤ領域３１２、スペーサ３１４及びソース/ドレーン領域３１６を形成する。本発明の他の実施形態において、ＭＯＳトランジスタのゲートパターンはシリコン膜パターンからなったゲート電極３０６のみを有するように形成される。シリコン膜パターンには、Ｎ型不純物イオンがドーピングされることができる。
【００５６】
次に、ＭＯＳトランジスタを有する半導体基板の全面上にマスク絶縁膜を形成する。好ましくは、マスク絶縁膜は、ゲート電極３０６についてエッチング選択比を有する絶縁膜により形成する。例えば、マスク絶縁膜は、シリコン酸化膜により形成することができる。マスク絶縁膜を平坦化してゲート電極３０６を露出させるマスクパターン３１７を形成する。その結果、少なくともソース/ドレーン領域３１６はマスクパターン３１７により覆われる。
【００５７】
次に、露出されたゲート電極３０６を有する半導体基板の全面上にニッケル膜３１８及びキャッピング膜３２０を順に形成する。キャッピング膜３２０を形成する工程は省略できる。
【００５８】
ニッケル膜３１８及びキャッピング膜３２０を有する半導体基板についてシリサイド化熱処理工程を実行する。シリサイド化熱処理工程は、図５で説明した方法と同一な方法を使用して実施する。
【００５９】
その結果、図８を参照すれば、ゲート電極３０６上だけに選択的にニッケルシリサイド膜３２４が形成される。次に、図示しなかったが、ニッケルシリサイド膜３２４を含む半導体基板に金属工程を適用する。金属工程は、図６で説明した方法と同一な方法を使用して実施される。
【００６０】
ニッケルサリサイド工程について説明した。しかし、本発明の思想がこれに限定されるのではなく、コバルト、チタンまたは耐熱金属(ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ)を使用するサリサイド工程にも適用できる。
<実験例> 
【００６１】
以下、上述した実施形態及び従来の技術により製作された試料(ｓａｍｐｌｅｓ)のさまざまな測定結果(ｖａｒｉｏｕｓ ｍｅａｓｕｒｅｍｅｎｔ ｒｅｓｕｌｔｓ)について説明する。
【００６２】
次の表１において、シリコン基板は砒素(Ａｓ)イオンにより既にドーピングされている。
【００６３】
【表１】
2006054462.tif 000003
【００６４】
表１を参照すれば、ＲＴＰは、タングステンハロゲンランプを熱源として使用する急速熱処理装置を使用して実行した。また、ホットプレート方式の熱処理は、アメリカカリフォルニアサンタクララ所在のアプライドマテリアル社(Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ, Ｉｎｃ)により商業化されたＥＮＤＵＲＡシステムの熱処理チャンバ内で実行した。一方、本発明による対流または伝導方式の熱処理は、アメリカカリフォルニアサンホセ所在のWaferマスターズ社(ＷａｆｅｒＭａｓｔｅｒｓ, Ｉｎｃ.)からＳＡＯ-３００ＬＰという商品名に購入可能な熱処理オーブンを使用して実行した。
【００６５】
従来技術により形成されたニッケルシリサイド膜の表面には多くの欠陷(Ｄ１、Ｄ２)が発生し、その結果、従来技術により形成されたニッケルシリサイド膜は、粗い表面形態を示す。このような表面形態のニッケルシリサイド膜が実際にＭＯＳトランジスタに適用される場合、シリコン基板とニッケルシリサイド膜との界面は平坦ではない。一方、本発明の一実施形態によるニッケルシリサイド膜は無欠陥表面形態を示す。このような結果は、本発明のように対流または伝導方式によりシリサイド化熱処理を実行する場合に一層安定的な熱処理条件が提供されることにより、シリサイド化熱処理の間に形成中であるニッケルシリサイド膜に加わる熱的ストレスが最小化されたからであると判断される。
【００６６】
図１０は、本発明の一実施形態及び従来技術によりＮ型不純物領域上に各々形成されたニッケルシリサイド膜の面抵抗を示すグラフである。図１０において、横軸は面抵抗(ＲＳ：ｓｈｅｅｔ ｒｅｓｉｓｔａｎｃｅ)を示し、縦軸は蓄積分布率(ｃｕｍｍｕｌａｔｉｖｅ ｄｉｓｔｒｉｂｕｔｉｏｎ ｒａｔｅ)を示す。ここで、ニッケルシリサイド膜はＮ型不純物イオンによりドーピングされた活性領域上に各々形成された。活性領域は素子分離膜により１２０ｎｍの幅を有するように限定され、砒素(Ａｓ)イオンによりドーピングされた。また、ニッケルシリサイド膜を表１に記載した主要工程条件を利用して各々形成した。
【００６７】
図１０を参照すれば、従来技術により形成されたニッケルシリサイド膜は、１５０ｏｈｍ/ｓｑ.〜２００ｏｈｍ/ｓｑ.の面抵抗を示すが、本発明の一実施形態により形成されたニッケルシリサイド膜は、１０ｏｈｍ/ｓｑ.〜２０ｏｈｍ/ｓｑ.の低い面抵抗を示す。
【００６８】
図１１は、本発明の一実施形態及び従来技術によりＮ型ポリシリコンパターン上に各々形成されたニッケルシリサイド膜の面抵抗を示すグラフである。図１１において、横軸は面抵抗(ＲＳ:ｓｈｅｅｔ ｒｅｓｉｓｔａｎｃｅ)を示し、縦軸は蓄積分布率 (ｃｕｍｍｕｌａｔｉｖｅ ｄｉｓｔｒｉｂｕｔｉｏｎ ｒａｔｅ)を示す。ここで、ニッケルシリサイド膜は１２０ｎｍの厚さ及び９０ｎｍの幅を有するライン形態のポリシリコンパターン上に形成され、ポリシリコンパターンは砒素(Ａｓ)イオンにより既にドーピングされた。図１１の結果を示すニッケルシリサイド膜は表１に記載した主要工程条件を利用して各々形成した。
【００６９】
図１１を参照すれば、従来技術により形成されたニッケルシリサイド膜は約３００ｏｈｍ/ｓｑ.以上の高くて不均一な面抵抗を示したが、本発明の一実施形態により形成されたニッケルシリサイド膜は１５ｏｈｍ/ｓｑ.〜２５ｏｈｍ/ｓｑ.の低い面抵抗を示した。
【００７０】
図１２は、本発明の実施形態及び従来技術によるＮＭＯＳトランジスタのドレーンオフ電流特性を示したグラフである。図１２において、横軸はドレーンオフ電流(Ｉｏｆｆ)を示し、縦軸は蓄積分布率(ｃｕｍｕｌａｔｉｖｅ ｄｉｓｔｒｉｂｕｔｉｏｎ ｒａｔｅ)を示す。ここで、ＮＭＯＳトランジスタは、表２に記載した主要工程条件を利用して製作した。表２において、シリサイド化熱処理工程は各々表１に記載された主要工程条件を利用して実行した。
【００７１】
【表２】
2006054462.tif 000004
【００７２】
図１２を参照すれば、本発明の実施形態によるＮＭＯＳトランジスタは、従来技術によるＮＭＯＳトランジスタに比べて約１オーダー程度低く、相対的に均一なドレーンオフ電流を示した。
【００７３】
以上、添付の図面を参照しながら本発明の好適な実施の形態について説明したが、本発明は係る例に限定されない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００７４】
【図１】本発明の一実施形態による金属シリサイド層の形成方法を説明するための工程フローチャートである。
【図２】本発明の一実施形態による金属シリサイドソース/ドレーンコンタクトホールを有した電界効果トランジスタの形成方法を説明するための断面図である。
【図３】本発明の一実施形態による金属シリサイドソース/ドレーンコンタクトホールを有した電界効果トランジスタの形成方法を説明するための断面図である。
【図４】本発明の一実施形態による金属シリサイドソース/ドレーンコンタクトホールを有した電界効果トランジスタの形成方法を説明するための断面図である。
【図５】本発明の一実施形態による金属シリサイドソース/ドレーンコンタクトホールを有した電界効果トランジスタの形成方法を説明するための断面図である。
【図６】本発明の一実施形態による金属シリサイドソース/ドレーンコンタクトホールを有した電界効果トランジスタの形成方法を説明するための断面図である。
【図７】本発明の他の実施形態による金属シリサイドゲート電極を有した電界効果トランジスタの形成方法を説明するための断面図である。
【図８】本発明の他の実施形態による金属シリサイドゲート電極を有した電界効果トランジスタの形成方法を説明するための断面図である。
【図９】本発明の実施形態によるシリサイド化熱処理に使われる熱処理チャンバを例示的に簡略に示す断面図である。
【図１０】本発明の一実施形態及び従来技術によりＮ型不純物領域上に各々形成されたニッケルシリサイド膜の面抵抗を示すグラフである。
【図１１】本発明の一実施形態及び従来技術によりＮ型ポリシリコンパターン上に各々形成されたニッケルシリサイド膜の面抵抗を示すグラフである。
【図１２】本発明の実施形態及び従来技術によるＮＭＯＳトランジスタのドレーンオフ電流特性を示したグラフである。
【符号の説明】
【００７５】
１００、３００  半導体基板
１０２、３０２  素子分離膜
１０４、３０４  ゲート絶縁膜
１０６、３０６  ゲート電極
１０８  ゲートキャッピング膜パターン
１１０  ゲートパターン
１１２、３１２  ＬＤＤ領域
１１４、３１４  スペーサ
１１６、３１６  ソース/ドレーン領域
１１８、３１８  ニッケル膜
１２０、３２０  キャッピング膜
１２４、３２４  ニッケルシリサイド膜
１２６  層間絶縁膜
１２８  金属配線
３１７  マスクパターン
３００  熱処理チャンバ
３０２ａ  上部ホットプレート
３０２ｂ  下部ホットプレート
３０４  支持台
【図１】
2006054462.tif 000005
【図２】
2006054462.tif 000006
【図３】
2006054462.tif 000007
【図４】
2006054462.tif 000008
【図５】
2006054462.tif 000009
【図６】
2006054462.tif 000010
【図７】
2006054462.tif 000011
【図８】
2006054462.tif 000012
【図９】
2006054462.tif 000013
【図１０】
2006054462.tif 000014
【図１１】
2006054462.tif 000015
【図１２】
2006054462.tif 000016