(57)【要約】【課題】電子デバイスに安定した電源電圧を供給する。【解決手段】  電子デバイスの電源電流を電子デバイスに供給する接続抵抗と、電流出力部の出力電圧を通過させるローパスフィルタと、電流減少信号を受けた場合に出力電流の一部の部分電流を消費し、電流増加信号を受けた場合に部分電流を受け取るのを停止する並列負荷部と、ローパスフィルタの出力電圧にオフセット電圧を加えた電圧を出力するオフセット加算部と、接続抵抗のデバイス側端部の電位が、オフセット加算部の出力電圧から基準電位差を減じた基準電圧よりも小さい間に並列負荷部に電流増加信号を供給し、基準電圧よりも大きくなった場合に並列負荷部に電流減少信号を供給する差分検出部とを備え、オフセット加算部は、ローパスフィルタの出力電圧の変化に応じて第１の基準電位差が変化した場合にオフセット電圧を調整する電源装置を提供する。【選択図】図３
2006105620.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスに電源電流を供給する電源装置であって、
少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、
前記電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出力部から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、
前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ周波数を有し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流出力部の出力電圧を通過させるローパスフィルタと、
前記電流出力部の出力端に対して前記接続抵抗と並列に接続され、前記電源電流の減少を指示する電流減少信号を受けた場合に前記電流出力部の前記出力電流の一部である部分電流を消費し、前記電源電流の増加を指示する電流増加信号を受けた場合に前記電流出力部から前記部分電流を受け取るのを停止する並列負荷部と、
前記ローパスフィルタの出力電圧にオフセット電圧を加えた電圧を出力するオフセット加算部と、
前記接続抵抗における前記電子デバイスに近いデバイス側端部の電位が、前記オフセット加算部の出力電圧から第１の基準電位差を減じた第１の基準電圧よりも小さい間に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電位が前記第１の基準電圧よりも大きくなった場合に前記並列負荷部に前記電流減少信号を供給する差分検出部と
を備え、
前記オフセット加算部は、前記ローパスフィルタの出力電圧の変化に応じて前記第１の基準電位差が増加した場合に前記オフセット電圧を増加させ、前記第１の基準電位差が減少した場合に前記オフセット電圧を減少させる
電源装置。
【請求項２】
前記差分検出部は、前記デバイス側端部の電位が、前記オフセット加算部の出力電圧から第２の基準電位差を減じた第２の基準電圧よりも大きい間に前記並列負荷部に前記電流減少信号を供給し、前記デバイス側端部の電位がが前記第２の基準電圧よりも小さくなった場合に前記並列負荷部に前記電流増加信号を供給し、
前記オフセット加算部は、前記ローパスフィルタの出力電圧の変化に応じて前記第２の基準電位差が増加した場合に前記オフセット電圧を増加させ、前記第２の基準電位差が減少した場合に前記オフセット電圧を減少させる
請求項１記載の電源装置。
【請求項３】
前記差分検出部は、
前記オフセット加算部の出力電圧を分圧して、前記第１の基準電圧、又は前記第１の基準電圧よりも小さな前記第２の基準電圧のいずれかを出力する基準電圧出力部と、
前記デバイス側端部の電位が前記基準電圧より大きい場合に出力信号線に前記電流減少信号を出力し、前記デバイス側端部の電位が前記基準電圧より小さい場合に前記出力信号線に前記電流増加信号を出力する第１の比較器と、
前記第１の比較器の出力に基づき、前記デバイス側端部の電位が前記第１の基準電圧より大きくなった場合、前記基準電圧出力部に前記第２の基準電圧を出力させ、前記デバイス側端部の電位が前記第２の基準電圧より小さくなった場合、前記基準電圧出力部に前記第１の基準電圧を出力させる基準電圧設定部と
を有し、
前記並列負荷部は、前記第１の比較器の前記出力信号線から供給される前記電流増加信号及び前記電流減少信号に基づき、前記デバイス側端部の電位が前記第１の基準電圧より大きくなった後、前記第２の基準電圧より小さくなるまでの期間、前記電流出力部から受け取る前記部分電流を、前記接続抵抗と並列な経路に流すことにより消費し、前記デバイス側端部の電位が前記第２の基準電圧より小さくなった後、前記第１の基準電圧より大きくなるまでの期間、前記並列な経路に前記部分電流を流すのを停止する
請求項２記載の電源装置。
【請求項４】
前記オフセット加算部は、
前記ローパスフィルタの出力電圧より高い第３の基準電圧に接続された第１の抵抗と、
前記第１の抵抗における前記第３の基準電圧が接続されていない端部と前記オフセット加算部の出力との間に接続された第２の抵抗と、
前記ローパスフィルタの出力電圧と前記第１の抵抗及び前記第２の抵抗の接点の電圧とを入力し、前記接点の電圧が前記ローパスフィルタの出力電圧より大きい場合に前記オフセット加算部の出力電圧を低下させ、前記接点の電圧が前記ローパスフィルタの出力電圧より小さい場合に前記オフセット加算部の出力電圧を上昇させる第２の比較器と
を有する請求項３記載の電源装置。
【請求項５】
前記差分検出部が前記電流増加信号の供給を開始してから前記電流減少信号の供給を開始するまでの期間がより長い場合に、前記並列負荷部へ前記電流減少信号の供給を開始するタイミングをより遅らせる遅延部を更に備える請求項１記載の電源装置。
【請求項６】
電子デバイスに電源電流を供給する電源装置であって、
少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、
前記電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出力部から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、
前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ周波数を有し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流出力部の出力電圧を通過させるローパスフィルタと、
前記電流出力部の出力端に対して前記接続抵抗と並列に接続され、前記電源電流の減少を指示する電流減少信号を受けた場合に前記電流出力部の前記出力電流の一部である部分電流を消費し、前記電源電流の増加を指示する電流増加信号を受けた場合に前記電流出力部から前記部分電流を受け取るのを停止する並列負荷部と、
前記接続抵抗における前記電子デバイスに近いデバイス側端部の電位が、前記ローパスフィルタの出力電圧から予め定められた値を減じた第１の基準電圧よりも小さい場合に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電位が前記第１の基準電圧よりも大きくなった場合に前記並列負荷部に前記電流減少信号を供給する差分検出部と、
前記差分検出部が前記電流増加信号の供給を開始してから前記電流減少信号の供給を開始するまでの期間がより長い場合に、前記並列負荷部へ前記電流減少信号の供給を開始するタイミングをより遅らせる遅延部と
を備える電源装置。
【請求項７】
前記遅延部は、前記差分検出部が前記電流増加信号の供給を開始してから前記電流減少信号の供給を開始するまでの期間がより長い場合に、前記差分検出部から前記電流減少信号が供給されてから当該電流減少信号を前記並列負荷部へ供給するまでの遅延時間を、前記差分検出部から前記電流増加信号が供給されてから当該電流増加信号を前記並列負荷部へ供給するまでの遅延時間と比較してより長くする請求項６記載の電源装置。
【請求項８】
前記遅延部は、
前記差分検出部から前記電流減少信号が供給されている場合に第１のベース電流を供給し、前記電流増加信号が供給されている場合に前記第１のベース電流より大きい第２のベース電流を供給するベース電流供給部と、
前記電流供給部から供給される前記ベース電流をベースに入力し、前記第２のベース電流が入力されている場合に飽和するトランジスタと、
前記トランジスタに前記第２のベース電流が入力されている期間及び前記トランジスタが飽和している期間からなる前記トランジスタのオン期間において前記電流増加信号を前記並列負荷部へ供給し、前記トランジスタに前記第１の電流が入力されており前記トランジスタが飽和していないオフ期間において前記電流減少信号を前記並列負荷部へ供給する電流制御信号出力部と
を有する請求項７記載の電源装置。
【請求項９】
前記ベース電流供給部は、
前記差分検出部から前記電流増加信号が供給された場合にＨレベルの信号を出力し、前記電流減少信号が供給された場合にＬレベルの信号を出力する第１ゲートと、
前記第１ゲートの出力と前記トランジスタのベースとの間に設けられた第３の抵抗と、
前記第３の抵抗と並列に設けられ、前記第１ゲートの出力及びカソードと前記トランジスタのベース及びアノードとがそれぞれ接続されたダイオードと
を含む請求項８記載の電源装置。
【請求項１０】
電子デバイスを試験する試験装置であって、
少なくとも一部に前記前記電子デバイスが受け取るべき電源電流を含む出力電流を出力する電流出力部と、
前記電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出力部から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、
前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ周波数を有し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流出力部の出力電圧を通過させるローパスフィルタと、
前記電流出力部の出力端に対して前記接続抵抗と並列に接続され、前記電源電流の減少を指示する電流減少信号を受けた場合に前記電流出力部の前記出力電流の一部である部分電流を消費し、前記電源電流の増加を指示する電流増加信号を受けた場合に前記電流出力部から前記部分電流を受け取るのを停止する並列負荷部と、
前記ローパスフィルタの出力電圧にオフセット電圧を加えた電圧を出力するオフセット加算部と、
前記接続抵抗における前記電子デバイスに近いデバイス側端部の電位が、前記オフセット加算部の出力電圧から第１の基準電位差を減じた第１の基準電圧よりも小さい間に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電位が前記第１の基準電圧よりも大きくなった場合に前記並列負荷部に前記電流減少信号を供給する差分検出部と、
前記電子デバイスに入力されるべき試験パターンを生成するパターン発生部と、
前記電源電流を受け取る前記電子デバイスに前記試験パターンを供給する信号入力部と、
前記試験パターンに応じて前記電子デバイスが出力する信号に基づき、前記電子デバイスの良否を判定する判定部と
を備え、
前記オフセット加算部は、前記ローパスフィルタの出力電圧の変化に応じて前記第１の基準電位差が増加した場合に前記オフセット電圧を増加させ、前記第１の基準電位差が減少した場合に前記オフセット電圧を減少させる
試験装置。
【請求項１１】
電子デバイスを試験する試験装置であって、
少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、
前記電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出力部から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、
前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ周波数を有し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流出力部の出力電圧を通過させるローパスフィルタと、
前記電流出力部の出力端に対して前記接続抵抗と並列に接続され、前記電源電流の減少を指示する電流減少信号を受けた場合に前記電流出力部の前記出力電流の一部である部分電流を消費し、前記電源電流の増加を指示する電流増加信号を受けた場合に前記電流出力部から前記部分電流を受け取るのを停止する並列負荷部と、
前記接続抵抗における前記電子デバイスに近いデバイス側端部の電位が、前記ローパスフィルタの出力電圧から予め定められた値を減じた第１の基準電圧よりも小さい場合に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電位が前記第１の基準電圧よりも大きくなった場合に前記並列負荷部に前記電流減少信号を供給する差分検出部と、
前記差分検出部が前記電流増加信号の供給を開始してから前記電流減少信号の供給を開始するまでの期間がより長い場合に、前記並列負荷部へ前記電流減少信号の供給を開始するタイミングをより遅らせる遅延部と、
前記電子デバイスに入力されるべき試験パターンを生成するパターン発生部と、
前記電源電流を受け取る前記電子デバイスに前記試験パターンを供給する信号入力部と、
前記試験パターンに応じて前記電子デバイスが出力する信号に基づき、前記電子デバイスの良否を判定する判定部と
を備える試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及び試験装置に関する。特に本発明は、電子デバイスに電源電流を安定して供給する電源装置及び試験装置に関する。
【背景技術】
【０００２】
ＣＭＯＳ半導体等の電子デバイスにおいては、内部回路が動作した場合に、電源電流が大きく変化する。また、従来、電子デバイスの動作特性試験時に負荷に与える電圧の変動が小さい電圧発生回路が知られている（例えば、特許文献１参照。）。
【特許文献１】特開平７−３３３２４９号公報（第２−４頁、第１−５図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年の微細化技術の向上により、電子デバイスの高速化、低電圧化が進み、電子デバイスの電源電圧変動の許容幅が小さくなっている。そのため、電子デバイスを試験する試験装置においては、更に高い精度の電源装置が必要とされている。
【０００４】
そこで本発明は、上記の課題を解決することのできる電源装置及び試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００５】
本発明の第１の形態によると、電子デバイスに電源電流を供給する電源装置であって、少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、前記電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出力部から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ周波数を有し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流出力部の出力電圧を通過させるローパスフィルタと、前記電流出力部の出力端に対して前記接続抵抗と並列に接続され、前記電源電流の減少を指示する電流減少信号を受けた場合に前記電流出力部の前記出力電流の一部である部分電流を消費し、前記電源電流の増加を指示する電流増加信号を受けた場合に前記電流出力部から前記部分電流を受け取るのを停止する並列負荷部と、前記ローパスフィルタの出力電圧にオフセット電圧を加えた電圧を出力するオフセット加算部と、前記接続抵抗における前記電子デバイスに近いデバイス側端部の電位が、前記オフセット加算部の出力電圧から第１の基準電位差を減じた第１の基準電圧よりも小さい間に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電位が前記第１の基準電圧よりも大きくなった場合に前記並列負荷部に前記電流減少信号を供給する差分検出部とを備え、前記オフセット加算部は、前記ローパスフィルタの出力電圧の変化に応じて前記第１の基準電位差が増加した場合に前記オフセット電圧を増加させ、前記第１の基準電位差が減少した場合に前記オフセット電圧を減少させる電源装置を提供する。
【０００６】
前記差分検出部は、前記デバイス側端部の電位が、前記オフセット加算部の出力電圧から第２の基準電位差を減じた第２の基準電圧よりも大きい間に前記並列負荷部に前記電流減少信号を供給し、前記デバイス側端部の電位がが前記第２の基準電圧よりも小さくなった場合に前記並列負荷部に前記電流増加信号を供給し、前記オフセット加算部は、前記ローパスフィルタの出力電圧の変化に応じて前記第２の基準電位差が増加した場合に前記オフセット電圧を増加させ、前記第２の基準電位差が減少した場合に前記オフセット電圧を減少させてもよい。
【０００７】
前記差分検出部は、前記オフセット加算部の出力電圧を分圧して、前記第１の基準電圧、又は前記第１の基準電圧よりも小さな前記第２の基準電圧のいずれかを出力する基準電圧出力部と、前記デバイス側端部の電位が前記基準電圧より大きい場合に出力信号線に前記電流減少信号を出力し、前記デバイス側端部の電位が前記基準電圧より小さい場合に前記出力信号線に前記電流増加信号を出力する第１の比較器と、前記第１の比較器の出力に基づき、前記デバイス側端部の電位が前記第１の基準電圧より大きくなった場合、前記基準電圧出力部に前記第２の基準電圧を出力させ、前記デバイス側端部の電位が前記第２の基準電圧より小さくなった場合、前記基準電圧出力部に前記第１の基準電圧を出力させる基準電圧設定部とを有し、前記並列負荷部は、前記第１の比較器の前記出力信号線から供給される前記電流増加信号及び前記電流減少信号に基づき、前記デバイス側端部の電位が前記第１の基準電圧より大きくなった後、前記第２の基準電圧より小さくなるまでの期間、前記電流出力部から受け取る前記部分電流を、前記接続抵抗と並列な経路に流すことにより消費し、前記デバイス側端部の電位が前記第２の基準電圧より小さくなった後、前記第１の基準電圧より大きくなるまでの期間、前記並列な経路に前記部分電流を流すのを停止してもよい。
【０００８】
前記オフセット加算部は、前記ローパスフィルタの出力電圧より高い第３の基準電圧に接続された第１の抵抗と、前記第１の抵抗における前記第３の基準電圧が接続されていない端部と前記オフセット加算部の出力との間に接続された第２の抵抗と、前記ローパスフィルタの出力電圧と前記第１の抵抗及び前記第２の抵抗の接点の電圧とを入力し、前記接点の電圧が前記ローパスフィルタの出力電圧より大きい場合に前記オフセット加算部の出力電圧を低下させ、前記接点の電圧が前記ローパスフィルタの出力電圧より小さい場合に前記オフセット加算部の出力電圧を上昇させる第２の比較器とを有してもよい。
【０００９】
前記差分検出部が前記電流増加信号の供給を開始してから前記電流減少信号の供給を開始するまでの期間がより長い場合に、前記並列負荷部へ前記電流減少信号の供給を開始するタイミングをより遅らせる遅延部を更に備えてもよい。
【００１０】
本発明の第２の形態によると、電子デバイスに電源電流を供給する電源装置であって、少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、前記電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出力部から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ周波数を有し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流出力部の出力電圧を通過させるローパスフィルタと、前記電流出力部の出力端に対して前記接続抵抗と並列に接続され、前記電源電流の減少を指示する電流減少信号を受けた場合に前記電流出力部の前記出力電流の一部である部分電流を消費し、前記電源電流の増加を指示する電流増加信号を受けた場合に前記電流出力部から前記部分電流を受け取るのを停止する並列負荷部と、前記接続抵抗における前記電子デバイスに近いデバイス側端部の電位が、前記ローパスフィルタの出力電圧から予め定められた値を減じた第１の基準電圧よりも小さい場合に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電位が前記第１の基準電圧よりも大きくなった場合に前記並列負荷部に前記電流減少信号を供給する差分検出部と、前記差分検出部が前記電流増加信号の供給を開始してから前記電流減少信号の供給を開始するまでの期間がより長い場合に、前記並列負荷部へ前記電流減少信号の供給を開始するタイミングをより遅らせる遅延部とを備える電源装置を提供する。
【００１１】
前記遅延部は、前記差分検出部が前記電流増加信号の供給を開始してから前記電流減少信号の供給を開始するまでの期間がより長い場合に、前記差分検出部から前記電流減少信号が供給されてから当該電流減少信号を前記並列負荷部へ供給するまでの遅延時間を、前記差分検出部から前記電流増加信号が供給されてから当該電流増加信号を前記並列負荷部へ供給するまでの遅延時間と比較してより長してもよい。
【００１２】
前記遅延部は、前記差分検出部から前記電流減少信号が供給されている場合に第１のベース電流を供給し、前記電流増加信号が供給されている場合に前記第１のベース電流より大きい第２のベース電流を供給するベース電流供給部と、前記電流供給部から供給される前記ベース電流をベースに入力し、前記第２のベース電流が入力されている場合に飽和するトランジスタと、前記トランジスタに前記第２のベース電流が入力されている期間及び前記トランジスタが飽和している期間からなる前記トランジスタのオン期間において前記電流増加信号を前記並列負荷部へ供給し、前記トランジスタに前記第１の電流が入力されており前記トランジスタが飽和していないオフ期間において前記電流減少信号を前記並列負荷部へ供給する電流制御信号出力部とを有してもよい。
【００１３】
前記ベース電流供給部は、前記差分検出部から前記電流増加信号が供給された場合にＨレベルの信号を出力し、前記電流減少信号が供給された場合にＬレベルの信号を出力する第１ゲートと、前記第１ゲートの出力と前記トランジスタのベースとの間に設けられた第３の抵抗と、前記第３の抵抗と並列に設けられ、前記第１ゲートの出力及びカソードと前記トランジスタのベース及びアノードとがそれぞれ接続されたダイオードとを含んでもよい。
【００１４】
本発明の第３の形態によると、電子デバイスを試験する試験装置であって、少なくとも一部に前記前記電子デバイスが受け取るべき電源電流を含む出力電流を出力する電流出力部と、前記電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出力部から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ周波数を有し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流出力部の出力電圧を通過させるローパスフィルタと、前記電流出力部の出力端に対して前記接続抵抗と並列に接続され、前記電源電流の減少を指示する電流減少信号を受けた場合に前記電流出力部の前記出力電流の一部である部分電流を消費し、前記電源電流の増加を指示する電流増加信号を受けた場合に前記電流出力部から前記部分電流を受け取るのを停止する並列負荷部と、前記ローパスフィルタの出力電圧にオフセット電圧を加えた電圧を出力するオフセット加算部と、前記接続抵抗における前記電子デバイスに近いデバイス側端部の電位が、前記オフセット加算部の出力電圧から第１の基準電位差を減じた第１の基準電圧よりも小さい間に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電位が前記第１の基準電圧よりも大きくなった場合に前記並列負荷部に前記電流減少信号を供給する差分検出部と、前記電子デバイスに入力されるべき試験パターンを生成するパターン発生部と、前記電源電流を受け取る前記電子デバイスに前記試験パターンを供給する信号入力部と、前記試験パターンに応じて前記電子デバイスが出力する信号に基づき、前記電子デバイスの良否を判定する判定部とを備え、前記オフセット加算部は、前記ローパスフィルタの出力電圧の変化に応じて前記第１の基準電位差が増加した場合に前記オフセット電圧を増加させ、前記第１の基準電位差が減少した場合に前記オフセット電圧を減少させる試験装置を提供する。
【００１５】
本発明の第４の形態によると、電子デバイスを試験する試験装置であって、少なくとも一部に前記電源電流を含む出力電流を出力する電流出力部と、前記電流出力部と前記電子デバイスとを電気的に接続することにより、前記電流出力部から受け取る前記電源電流を、前記電子デバイスに供給する接続抵抗と、前記電子デバイスが受け取る前記電源電流が変化する周波数よりも低いカットオフ周波数を有し、前記カットオフ周波数よりも高い周波数成分を低減させて、前記電流出力部の出力電圧を通過させるローパスフィルタと、前記電流出力部の出力端に対して前記接続抵抗と並列に接続され、前記電源電流の減少を指示する電流減少信号を受けた場合に前記電流出力部の前記出力電流の一部である部分電流を消費し、前記電源電流の増加を指示する電流増加信号を受けた場合に前記電流出力部から前記部分電流を受け取るのを停止する並列負荷部と、前記接続抵抗における前記電子デバイスに近いデバイス側端部の電位が、前記ローパスフィルタの出力電圧から予め定められた値を減じた第１の基準電圧よりも小さい場合に前記並列負荷部に前記電流増加信号を供給し、前記デバイス側端部の電位が前記第１の基準電圧よりも大きくなった場合に前記並列負荷部に前記電流減少信号を供給する差分検出部と、前記差分検出部が前記電流増加信号の供給を開始してから前記電流減少信号の供給を開始するまでの期間がより長い場合に、前記並列負荷部へ前記電流減少信号の供給を開始するタイミングをより遅らせる遅延部と、前記電子デバイスに入力されるべき試験パターンを生成するパターン発生部と、前記電源電流を受け取る前記電子デバイスに前記試験パターンを供給する信号入力部と、前記試験パターンに応じて前記電子デバイスが出力する信号に基づき、前記電子デバイスの良否を判定する判定部とを備える試験装置を提供する。
【００１６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１７】
本発明によれば、電子デバイスを、高い精度で試験することができる。
【発明を実施するための最良の形態】
【００１８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１９】
図１は、本実施形態に係る試験装置１００の構成を電子デバイス５０と共に示す。電子デバイス５０は、例えばＬＳＩ等の試験対象デバイス（ＤＵＴ）である。本例の試験装置１００は、電子デバイス５０の試験を高い精度で行うことを目的とする。試験装置１００は、制御部１１０、電源部１０６、パターン発生部１０２、信号入力部１０４、及び判定部１０８を備える。制御部１１０は、電源部１０６、パターン発生部１０２、信号入力部１０４、及び判定部１０８を制御する。
【００２０】
電源部１０６は、電子デバイス５０に電源電流を供給する電源装置である。パターン発生部１０２は、電子デバイス５０に入力されるべき試験パターンを生成して、信号入力部１０４に供給する。信号入力部１０４は、電源部１０６から電源電流を受け取る電子デバイス５０に、試験パターンを、例えば所定の時間遅延させることにより、予め設定されたタイミングで供給する。判定部１０８は、試験パターンに応じて電子デバイス５０が出力する信号に基づき、電子デバイス５０の良否を判定する。
【００２１】
図２は、本実施形態に係る電源部１０６の構成を電子デバイス５０と共に示す。電源部１０６は、電流出力部３０２、接続線２０６、複数のコンデンサ（２１４、２１６）、及び抵抗２１２を有する。また、本例において、電子デバイス５０は、コンデンサ２１６の端子電圧Ｖｏを、電源電圧として受け取る。
【００２２】
本例において、電流消費部３０６、コンデンサ２１４、コンデンサ２１６、及び抵抗２１２は、ユーザインターフェース１５０上に設けられる。ユーザインターフェース１５０は、電流出力部３０２と電子デバイス５０とを電気的に接続する配線が形成されたプリント基板の一例であり、例えば、電子デバイス５０を裁置するパフォーマンスボードである。尚、試験装置１００は、例えば、ウェハ状態の電子デバイス５０を試験してもよい。この場合、電子デバイス５０は、ユーザインターフェース１５０と、例えばプローブカードを介して接続される。
【００２３】
電流出力部３０２は、電子デバイス５０に電力を供給するデバイス電源である。電流出力部３０２は、例えば制御部１１０の指示に基づく電圧を出力することにより、接続線２０６及び抵抗２１２を介して出力電流の少なくとも一部である電源電流ｉＲ１を電子デバイス５０に与える。本例において、電源電流ｉＲ１は、電子デバイス５０が受け取るべき電源電流Ｉｏの少なくとも一部となる。
【００２４】
電流消費部３０６は、制御部１１０から動作を指示された場合に、電流出力部３０２の出力電流の一部である部分電流ＩＬを、電子デバイス５０と並列な経路に流して消費する。この場合、電流出力部３０２及び電流消費部３０６は、出力電流から部分電流ＩＬを除いた電流を、電源電流ｉＲ１として電子デバイス５０に供給する。
【００２５】
また、電流消費部３０６は、抵抗２１２に生じる電圧に基づき、コンデンサ２１６の端子電圧Ｖｏが低下するのを検出する。そして、端子電圧Ｖｏが低下するのを検出した場合、電流消費部３０６は、部分電流ＩＬの消費を停止する。この場合、電流出力部３０２及び電流消費部３０６は、出力電流のほぼ全部を電源電流ｉＲ１として電子デバイス５０に供給することにより電源電流ｉＲ１を増加させ、端子電圧Ｖｏを上昇させる。そのため、本例によれば、コンデンサ２１６の端子電圧Ｖｏを安定に保ち、電子デバイス５０を高い精度で試験することができる。
【００２６】
接続線２０６は、例えば同軸ケーブルであり、電流出力部３０２とユーザインターフェース１５０とを電気的に接続する。コンデンサ２１４は、平滑コンデンサの一例であり、一端が接続線２０６を介して電流出力部３０２と接続され、他端が接地される。また、コンデンサ２１４のこの一端は、抵抗２１２と電気的に接続される。これにより、コンデンサ２１４は、電流出力部３０２が出力する電源電流ｉＲ１を平滑化することで、電子デバイス５０の電源電流Ｉｏを抵抗２１２よりも電流方向の上流において平滑化することができる。
【００２７】
コンデンサ２１６は、デバイス側コンデンサの一例であり、コンデンサ２１４よりも小さな静電容量を有する。また、コンデンサ２１６は、一端が電子デバイス５０と接続され、他端が接地される。また、コンデンサ２１６の一端は、抵抗２１２を介して、コンデンサ２１４と電気的に接続される。これにより、コンデンサ２１６は、抵抗２１２よりも電流方向の下流において、電源電流ｉＲ１を平滑化する。コンデンサ２１６は、抵抗２１２が電子デバイス５０に与える電源電流Ｉｏを、平滑化してよい。
【００２８】
抵抗２１２は、接続抵抗の一例であり、コンデンサ２１４及びコンデンサ２１６の接地されていない端部の間に設けられる。これにより、抵抗２１２は、電流出力部３０２と電子デバイス５０とを電気的に接続し、電源電流ｉＲ１を電子デバイス５０に供給する。
【００２９】
また、抵抗２１２は、電源電流ｉＲ１に応じて両端に生じる電圧を電流消費部３０６に与える。この際、抵抗２１２は、流れる電流の絶対値ではなく、コンデンサ２１６の端子電圧Ｖｏの低下を検知するために用いられる。そのため、抵抗２１２は、ユーザインターフェース１５０上に形成されたパターン抵抗であってよい。抵抗２１２の電気抵抗は例えば５ｍΩ程度であってよく、例えば配線の銅の厚さが３５μｍ、パターン幅が１０ｍｍ、パターン長が１０ｃｍ程度のパターン抵抗であってよい。
【００３０】
なお、電源電流Ｉｏを平滑化するコンデンサとして、コンデンサ２１４及びコンデンサ２１６に代えて例えば１個のコンデンサを用いるとすれば、コンデンサの容量が小さい場合には電源電流Ｉｏの変化に伴うコンデンサの端子電圧の変動が大きくなり、電子デバイス５０の電源電圧が不安定になる。また、コンデンサの容量が大きい場合には、コンデンサの端子電圧が変化した場合の回復に時間がかかり、電子デバイス５０の電源電圧を適切に保つことが困難になる。
【００３１】
しかし、本例によれば、電子デバイス５０の直近で電源電流Ｉｏを平滑化するコンデンサ２１６と、電子デバイス５０の機能試験等を行う場合の大きな電源電流ｉＲ１を平滑化するコンデンサ２１４とを設けることにより、例えば機能試験を行う場合に、電源電流Ｉｏの変動に応じた電源電圧の変動を低減できる。
【００３２】
ここで、電子デバイス５０の電源電圧を、例えば２Ｖとした場合、電源電圧の変動の許容範囲を５％とすれば、０．５の裕度を更に考慮して、電源電圧の変動は、５０ｍＶ程度以下である必要がある。この場合、例えば機能試験におけるファンクションレートを１０ｎ秒、ピーク電流を１Ａ、ピーク電流が流れる期間を４ｎ秒、電流出力部３０２及び電流消費部３０６が出力電流を変化させるのに要する応答時間を５μ秒とすれば、コンデンサ２１４の静電容量は、例えば、（０．４Ａ×５μ秒）／５０ｍＶ＝４０μＦであってよい。また、コンデンサ２１６は、例えば、コンデンサ２１４の１０分の１程度以下の静電容量を有してよい。
【００３３】
図３は、本実施形態に係る電流消費部３０６の構成を示す。電流消費部３０６は、ローパスフィルタ４０２、オフセット加算部４５０、差分検出部４１２、遅延部４５２、負荷駆動部４１０、及び並列負荷部３０４を有する。ローパスフィルタ４０２、オフセット加算部４５０、差分検出部４１２、遅延部４５２、負荷駆動部４１０、及び並列負荷部３０４は、ユーザインターフェース１５０（図２参照）上に設けられてよい。
【００３４】
ローパスフィルタ４０２は、抵抗及びコンデンサを含む。この抵抗は、抵抗２１２における接続線２０６に近い電源側端部と、このコンデンサの一端とを接続する。また、このコンデンサの他端は接地される。これにより、ローパスフィルタ４０２は、電流出力部３０２（図２参照）の出力電圧を受け取り高周波成分を低減させて、オフセット加算部４５０を介して差分検出部４１２に供給する。
【００３５】
ここで、ローパスフィルタ４０２は、電子デバイス５０が受け取る電源電流Ｉｏが変化する周波数よりも低いカットオフ周波数を有するのが好ましい。この場合、ローパスフィルタ４０２は、このカットオフ周波数よりも高い周波数成分を低減させて、電流出力部３０２の出力電圧を通過させる。また、本例において、ローパスフィルタ４０２は、電流出力部３０２の出力電圧として、抵抗２１２の電源側端部の電圧Ｖｉを受け取り、電圧Ｖｉの高周波成分を低減させた電圧Ｖｒｅｆを、オフセット加算部４５０を介して差分検出部４１２に与える。
【００３６】
オフセット加算部４５０は、ローパスフィルタ４０２の出力電圧にオフセット電圧を加えた電圧を出力することにより、ローパスフィルタ４０２の出力電圧Ｖｒｅｆを調整する。ここで、電子デバイス５０の電源電圧を変化させる試験を行う場合、又は、電源電圧の仕様が異なる電子デバイス５０を試験する場合等においては、電源電圧の変化に応じて、電源電圧と差分検出部４１２の比較電圧との差分が変化してしまう。そこで、オフセット加算部４５０は、ローパスフィルタ４０２の出力電圧に電源電圧の変化に応じたオフセット電圧を加えることにより、電源電圧と差分検出部４１２の比較電圧との差分の変動を抑える。
【００３７】
差分検出部４１２は、オフセット加算部４５０の出力電圧、すなわちオフセット加算部４５０により調整されたローパスフィルタ４０２の出力電圧Ｖｒｅｆと、抵抗２１２における電子デバイス５０に近いデバイス側端部の電位Ｖｏとを比較する。そして、比較結果に基づいて、並列負荷部３０４により電流出力部３０２の出力電流の少なくとも一部を消費させるか否かを制御する。より具体的には、差分検出部４１２は、端子電圧Ｖｏが、ローパスフィルタ４０２の出力電圧Ｖｒｅｆから予め定められた値を減じた第１の基準電圧ＶＨよりも小さい場合に並列負荷部３０４に電流増加信号を供給し、端子電圧Ｖｏが第１の基準電圧ＶＨよりも大きくなった場合に並列負荷部３０４に電流減少信号を供給する。この電流増加信号は、電源電流の増加を並列負荷部３０４に対して指示する信号である。
【００３８】
また、差分検出部４１２は、端子電圧Ｖｏが、端子電圧Ｖｏが、ローパスフィルタ４０２の出力電圧Ｖｒｅｆから予め定められた値を減じた第２の基準電圧ＶＬよりも大きい場合に並列負荷部３０４に電流減少信号を供給し、端子電圧Ｖｏが第２の基準電圧ＶＬよりも小さくなった場合に並列負荷部３０４に電流増加信号を供給する。この電流減少信号は、電源電流の減少を並列負荷部３０４に対して指示する信号である。ここで、ヒステリシスを設ける場合、第２の基準電圧ＶＬは、第１の基準電圧ＶＨと比較し小さい値に設定される。なお、オフセット加算部４５０を用いない構成においては、ローパスフィルタ４０２の出力が差分検出部４１２に接続される。
【００３９】
差分検出部４１２は、基準電圧出力部４０６、比較器４１４、及び基準電圧設定部４０８を含む。
【００４０】
基準電圧出力部４０６は、オフセット加算部４５０の出力と、接地電位との間に直列に接続された複数の抵抗５０２、５０４、５０６を有する。基準電圧出力部４０６は、抵抗５０２と抵抗５０４との間のノードの電位を、比較器４１４に与える基準電圧として出力する。これにより、基準電圧出力部４０６は、複数の抵抗５０２、５０４、５０６の電気抵抗比に基づいて、ローパスフィルタ４０２の出力電圧を分圧した基準電圧を出力する。
【００４１】
また、基準電圧出力部４０６は、基準電圧設定部４０８の出力を、抵抗５０４と抵抗５０６との間のノードに受け取る。これにより、基準電圧出力部４０６は、基準電圧設定部４０８の出力に応じて、第１の基準電圧、又は第２の基準電圧のいずれかを出力する。
【００４２】
比較器４１４は、基準電圧出力部４０６が出力する基準電圧を正入力に受け取り、抵抗２１２における電子デバイス５０に近いデバイス側端部の電位を負入力に受け取る。そして、比較器４１４は、当該基準電圧と、デバイス側端部の電位とを比較する。オフセット加算部４５０及び基準電圧出力部４０６を介してローパスフィルタ４０２の出力電圧を受け取ることにより、差分検出部４１２は、オフセット加算部４５０により調整されたローパスフィルタ４０２の出力電圧と、抵抗２１２のデバイス側端部の電位との電位差を検出してよい。そして、比較器４１４は、これらを比較した結果を、例えばコレクタオープン出力により、基準電圧設定部４０８に与える。例えば、比較器４１４は、正入力の電位が負入力の電位より大きい場合、出力をオープンにし、正入力の電位が負入力の電位より小さい場合、出力を接地する。
【００４３】
尚、本例において、抵抗２１２のデバイス側端部は、コンデンサ２１６の一端と接続されている。そのため、デバイス側端部の電位は、コンデンサ２１６の端子電圧Ｖｏと等しい。ヒステリシスの幅の変動を抑える機能を用いない場合、比較器４１４は、ローパスフィルタ４０２の出力電圧と、端子電圧Ｖｏとを比較する構成を採ってもよい。
【００４４】
基準電圧設定部４０８は、定電圧源５０８、及び複数の抵抗５１０、５１８を有する。定電圧源５０８は、予め定められた電圧ＶＣＣ１を出力する。抵抗５１０は、定電圧源５０８の正極と、比較器４１４の出力端とを接続する。抵抗５１８は、比較器４１４の出力端と、基準電圧出力部４０６における抵抗５０６の上流端とを接続する。
【００４５】
基準電圧よりも端子電圧Ｖｏが小さい場合、比較器４１４は、出力をオープンにする。この場合、基準電圧設定部４０８は、複数の抵抗５１０、５１８を介して、抵抗５０６の上流端に定電圧源５０８の出力電圧ＶＣＣ１を与える。したがって、基準電圧出力部４０６は、オフセット加算部４５０の出力、複数の抵抗５０２、５０４、５０６、５１０、５１８の電気抵抗比、及び定電圧源５０８の出力電圧ＶＣＣ１に基づいて定まる第１の基準電圧ＶＨを比較器４１４の正入力へ出力する。この場合において、抵抗５０２による電圧降下を第１の基準電位差Ｖ（Ｒ１１）Ｈとすると、第１の基準電圧ＶＨは、オフセット加算部４５０の出力電圧から第１の基準電位差Ｖ（Ｒ１１）Ｈを減じた電圧となる。
【００４６】
また、基準電圧よりも端子電圧Ｖｏが大きい場合、比較器４１４は、出力を接地する。この場合、基準電圧設定部４０８は、抵抗５０６の上流端を、抵抗５１８を介して接地する。したがって、基準電圧出力部４０６は、抵抗５０６の上流端の電位が低下するため、オフセット加算部４５０の出力、及び複数の抵抗５０２、５０４、５０６、５１８の電気抵抗比に基づいて定まる、第１の基準電圧ＶＨよりも小さな第２の基準電圧ＶＬを比較器４１４の正入力へ出力する。この場合において、抵抗５０２による電圧降下を第２の基準電位差Ｖ（Ｒ１１）Ｌとすると、第２の基準電圧ＶＬは、オフセット加算部４５０の出力電圧から第２の基準電位差Ｖ（Ｒ１１）Ｌを減じた電圧となる。
【００４７】
したがって、基準電圧設定部４０８は、比較器４１４の出力に基づき、コンデンサ２１６の端子電圧Ｖｏが第１の基準電圧ＶＨより大きくなった場合、基準電圧出力部４０６に第２の基準電圧ＶＬを出力させる。また、端子電圧Ｖｏが第２の基準電圧ＶＬより小さくなった場合、基準電圧設定部４０８は、基準電圧出力部４０６に第１の基準電圧ＶＨを出力させる。これにより、基準電圧出力部４０６は、基準電圧設定部４０８の出力に基づき、ヒステリシスを有して変化する基準電圧を出力する。
【００４８】
また、基準電圧設定部４０８は、抵抗５１０と抵抗５１８との間のノードの電位Ｖａを、遅延部４５２を介して負荷駆動部４１０に与える。そのため、基準電圧出力部４０６が出力する基準電圧よりもコンデンサ２１６の端子電圧Ｖｏが小さい場合、比較器４１４の出力に応じて、基準電圧設定部４０８は、Ｈレベルの信号を負荷駆動部４１０に与える。この結果、比較器４１４は、端子電圧Ｖｏが基準電圧より小さい場合に、出力信号線にＨレベルの電流増加信号を出力することができる。
【００４９】
一方、基準電圧よりも端子電圧Ｖｏが大きい場合、基準電圧設定部４０８は、Ｌレベルの信号を負荷駆動部４１０に与える。この結果、比較器４１４は、端子電圧Ｖｏが基準電圧より大きい場合に、出力信号線にＬレベルの電流減少信号を出力することができる。
【００５０】
遅延部４５２は、負荷駆動部４１０を介して並列負荷部３０４に供給する信号の少なくとも一部を遅延させることにより、端子電圧Ｖｏのオーバーシュートを防止する。遅延部４５２を用いない場合、差分検出部４１２の出力は負荷駆動部４１０へ直接接続されてよい。
【００５１】
負荷駆動部４１０は、例えば反転回路であり、基準電圧設定部４０８を介して受け取る比較器４１４の出力を反転して、並列負荷部３０４に与える。これにより、負荷駆動部４１０は、コンデンサ２１６の端子電圧Ｖｏと、基準電圧とを比較した結果に応じた信号を、並列負荷部３０４に与える。本例において、端子電圧Ｖｏが基準電圧よりも大きい場合、負荷駆動部４１０は、比較器４１４の電流減少信号を反転した、Ｈレベルの電流減少信号を出力する。また、端子電圧Ｖｏが基準電圧よりも小さい場合、負荷駆動部４１０は、比較器４１４の電流増加信号を反転した、Ｌレベルの電流増加信号を出力する。このようにして、差分検出部４１２は、オフセット加算部４５０により調整されたローパスフィルタ４０２の出力電圧と、コンデンサ２１６の端子電圧Ｖｏとの電位差を検出し、検出した結果を電流増加信号又は電流減少信号として並列負荷部３０４に通知する。
【００５２】
並列負荷部３０４は、電流出力部３０２の出力端に対して抵抗２１２と並列に接続され、電流減少信号を受けた場合に電流出力部３０２の出力電流の一部である部分電流を消費し、電流増加信号を受けた場合に電流出力部３０２から部分電流を受け取るのを停止する。並列負荷部３０４は、低速スイッチ５１２、抵抗５１４、及び高速スイッチ５１６を含む。
【００５３】
低速スイッチ５１２は、電流出力部３０２の応答速度よりも低速に開閉するスイッチであり、一端が接続線２０６と接続されることにより、抵抗２１２と並列に接続される。低速スイッチ５１２は、例えば、制御部１１０の指示に応じて開閉する。これにより、制御部１１０は、電子デバイス５０の電源電圧の安定化動作をオン又はオフに切り替えることができる。
【００５４】
ここで、電流出力部３０２の応答速度とは、例えば、電子デバイス５０が受け取る電源電流Ｉｏの変化に対して電流出力部３０２が出力電流を変化させる速度である。低速スイッチ５１２は、例えば、ＭＯＳＦＥＴ等の半導体スイッチであってよい。この場合、低速スイッチ５１２は、制御部１１０の出力ＳＷを、例えば抵抗を介して受け取ってよい。
【００５５】
抵抗５１４は、低速スイッチ５１２の下流に、低速スイッチ５１２と直列に接続される。そして、抵抗５１４は、高速スイッチ５１６を介して電流出力部３０２から受け取る電流を消費する。
【００５６】
高速スイッチ５１６は、抵抗５１４の下流に抵抗５１４と直列に接続され、ゲート端子に負荷駆動部４１０の出力を受け取るＮ型ＭＯＳＦＥＴである。そして、高速スイッチ５１６は、差分検出部４１２の出力に応じて開閉する。ここで、高速スイッチ５１６は、電流出力部３０２の応答速度よりも高速に開閉する。高速スイッチ５１６は、コンデンサ２１６の端子電圧Ｖｏが基準電圧よりも大きい場合、電流減少信号を受けてオンになる。また、端子電圧Ｖｏが基準電圧よりも小さい場合、高速スイッチ５１６は、電流増加信号を受けてオフになる。高速スイッチ５１６は、抵抗２１２と並列、かつ低速スイッチ５１２と直列に接続されてよい。
【００５７】
ここで、低速スイッチ５１２及び高速スイッチ５１６がオンの場合、抵抗５１４には、電流出力部３０２の出力電流の一部である部分電流ＩＬが流れ、並列負荷部３０４は、この部分電流ＩＬを消費する。この結果、端子電圧Ｖｏが上昇した場合、電流消費部３０６は、抵抗２１２に流れる電流を減少させ、端子電圧Ｖｏを低下させる。また、高速スイッチ５１６がオフになった場合、並列負荷部３０４は、部分電流ＩＬの消費を停止する。この結果、端子電圧Ｖｏが低下した場合、電流消費部３０６は、抵抗２１２に流れる電流を増大させ、端子電圧Ｖｏを上昇させる。このようにして、試験装置１００は、電子デバイス５０の電源電圧を安定に保つことができる。
【００５８】
なお、例えば電流消費部３０６を用いずに電流出力部３０２の出力電流を電子デバイス５０に供給するとすれば、コンデンサ２１６の端子電圧Ｖｏは、電子デバイス５０の電源電流Ｉｏの変化に応じて大きく変化する場合がある。例えば、電源電流Ｉｏが一時的に増大した場合、端子電圧Ｖｏは、アンダーシュートにより一時的に大きく低下する場合がある。また、電源電流Ｉｏが一時的に減少した場合、端子電圧Ｖｏは、オーバーシュートにより一時的に大きく増大する場合がある。この場合、電子デバイス５０の電源電圧が不安定となり、適切な試験を行うのが困難となる。また、近年の微細化技術の発達により、例えばＭＯＳＦＥＴのゲート耐圧は低下しており、電源電圧のオーバーシュートにより電子デバイス５０が破壊される可能性もある。
【００５９】
しかし、本例によれば、電流消費部３０６を用いることにより、電子デバイス５０の電源電流Ｉｏの変化に応じて、電流出力部３０２からコンデンサ２１６に流れる電流を適切に変化させることができる。これにより、電子デバイス５０の電源電圧を安定に保つことができる。
【００６０】
また、試験装置においては、多数の接続線２０６を必要とするため、例えば実装上の限界から、接続線２０６の配線幅を大きくするのも困難な場合もある。また、電流出力部３０２を電子デバイス５０の直近に配置することも、困難な場合がある。この場合、例えばコンデンサ２１６の端子電圧Ｖｏを帰還させることにより電流出力部３０２の出力電圧を補正するとしても、電流出力部３０２の応答速度には、例えば接続線２０６のインダクタンスに基づく限界がある。しかし、本例によれば、高速スイッチ５１６のオンとオフとを切り換えることにより、適切かつ高速に、コンデンサ２１６が受け取る電流を変化させることができる。
【００６１】
また、電子デバイス５０の電源電圧は、例えば試験項目や、電子デバイス５０の品種毎に異なる場合がある。この場合、比較器４１４に与える基準電圧を、電子デバイス５０の電源電圧に追従させて変化させる必要がある。ここで、この基準電圧を、例えば電流出力部３０２以外のデバイス電源に出力させるとすれば、例えば試験装置間やユーザインターフェース間に生じる誤差により、十分な精度が得られない場合がある。また、この誤差を補正する補正回路を別途設けるとすれば、回路規模が増大することとなる。
【００６２】
しかし、本例によれば、基準電圧出力部４０６は、電流出力部３０２の出力電圧に基づき、基準電圧を生成する。そのため、本例によれば、電子デバイス５０の電源電圧を変化させた場合にも、基準電圧を適切に生成できる。
【００６３】
また、本例において、差分検出部４１２は、電流出力部３０２の出力電圧を、オフセット加算部４５０及びローパスフィルタ４０２を介して受け取る。この場合、抵抗２１２の電源側端部の電位Ｖｉが例えば電源電流Ｉｏの変化に応じて一時的に変化した場合であっても、安定して基準電圧を生成できる。ここで、ローパスフィルタ４０２が例えば２ｋＨｚ程度のカットオフ周波数を有する場合において、電源側端部の電位Ｖｉが１００ｍＶ程度変動した場合に出力の変動を１ｍＶ程度とするためには、ローパスフィルタ４０２は、例えば−４０ｄｂ程度の特性を有すればよい。
【００６４】
この場合、本例のようなＲＣ一段構成のローパスフィルタ４０２においては、―３ｄｂとなる周波数は２０Ｈｚとなり、ＲＣの時定数τは８ｍ秒程度となる。この場合、例えば電子デバイス５０に与える電源電圧が変更された場合、基準電圧を０．１％程度の精度で安定させるまでのセットリング時間は、例えば、６．９×τ＝５５ｍ秒程度となるため、試験時間に与える影響は小さい。
【００６５】
また、電子デバイス５０の電源電流Ｉｏが１Ａであり、コンデンサ２１６の静電容量が３０μＦである場合、コンデンサ２１６の端子電圧Ｖｏは、例えば、１００ｎ秒あたり３ｍＶ程度低下する。この場合、比較器４１４として、安価な汎用のコンパレータ等を用いることができる。
【００６６】
また、他の例において、並列負荷部３０４は、例えばスイッチ等で選択可能な複数の抵抗５１４を含んでよい。この場合、制御部１１０は、電子デバイス５０の品種等に応じて一の抵抗５１４を選択し、低速スイッチ５１２及び高速スイッチ５１６は選択された抵抗５１４と接続されてよい。また、並列負荷部３０４は、抵抗５１４に代えて、例えば定電流回路を用いてもよい。
【００６７】
図４は、本実施形態に係る電流消費部３０６の動作の一例を示すタイミングチャートである。本例において、電流出力部３０２には、電子デバイス５０に供給すべき電源電圧が設定される。そして、電流出力部３０２は、時刻Ｔ１において動作を開始し、当該電源電圧の出力を開始する。電流消費部３０６は、これに応じて動作を開始する。そして、ローパスフィルタ４０２の出力電圧Ｖｐが安定した後、制御部１１０は、時刻Ｔ２において、信号ＳＷを切り替えて低速スイッチ５１２をオンにする。これを受けて、並列負荷部３０４は、部分電流ＩＬの消費を開始する。制御部１１０は、ローパスフィルタ４０２の出力電圧Ｖｒｅｆと、電流出力部３０２の出力電圧とが略等しくなった後に、低速スイッチ５１２をオンとしてよい。
【００６８】
なお、低速スイッチ５１２は、例えば抵抗を介して信号ＳＷを受け取ることにより、図中に点線で示すように、徐々にオンになってよい。並列負荷部３０４は、時刻Ｔ２からＴ３にかけて、徐々に部分電流ＩＬを増大させてよい。
【００６９】
そして、時刻Ｔ４まで待って低速スイッチ５１２を安定化させた後、電子デバイス５０に対する試験が開始される。この試験中、コンデンサ２１６の端子電圧Ｖｏは、電子デバイス５０の動作に応じて変化する。これに伴い、差分検出部４１２は、端子電圧Ｖｏを安定化させるべく電流増加信号及び電流減少信号を出力する。これらの信号に基づいて、高速スイッチ５１６は、端子電圧Ｖｏの変化に応じてオン又はオフとなり、並列負荷部３０４は、これに応じた部分電流ＩＬを消費する。このようにして、電流消費部３０６は、電子デバイス５０の電源電圧を安定させる。
【００７０】
そして、時刻Ｔ５に電子デバイス５０の試験が終了した後、時刻Ｔ６から時刻Ｔ７にかけて、低速スイッチ５１２はオフになる。その後、低速スイッチ５１２の安定化時間を時刻Ｔ８まで待って、電流出力部３０２は、出力電圧を０に低下させる。そして、これに応じて、ローパスフィルタ４０２の出力電圧Ｖｒｅｆが低下した後、時刻Ｔ９に、電流消費部３０６は動作を終了する。なお、試験装置１００は、電流消費部３０６の動作を一旦終了させた後、ローパスフィルタ４０２の安定化時間を待って次の試験を開始してよい。本例によれば、電子デバイス５０の電源電圧Ｖｏを、安定に保つことができる。
【００７１】
図５は、時刻Ｔ４からＴ５における、電流消費部３０６の詳細な動作の一例を示すタイミングチャートである。この期間において、コンデンサ２１６の端子電圧Ｖｏは、電子デバイス５０の動作に応じて、増加・減少を繰り返す。
【００７２】
ここで、基準電圧出力部４０６は、比較器４１４の出力Ｖａに応じて、第１の基準電圧ＶＨ、又は第２の基準電圧ＶＬを出力する。例えば時刻Ｔ４からＴ４１までの間のように、端子電圧Ｖｏが第２の基準電圧ＶＬよりも大きい間、比較器４１４は、Ｌレベルの電流減少信号を並列負荷部３０４に供給する。並列負荷部３０４は、電流減少信号を受けて部分電流ＩＬを消費するため、端子電圧Ｖｏが徐々に低下する。
【００７３】
そして、例えば時刻Ｔ４１のように、端子電圧Ｖｏが第２の基準電圧ＶＬよりも小さくなった場合、比較器４１４は、出力ＶａをＨレベルに反転させ、電流増加信号を供給する。そして、時刻Ｔ４１よりわずかに遅れた時刻Ｔ４２において、並列負荷部３０４は、負荷駆動部４１０の出力に応じて、部分電流ＩＬの消費を停止する。
【００７４】
この場合、例えば、端子電圧Ｖｏが第２の基準電圧ＶＬより小さくなった後、第１の基準電圧ＶＨより大きくなるまでの期間、並列負荷部３０４は、抵抗２１２と並列な経路に部分電流ＩＬを流すのを停止してよい。並列負荷部３０４は、差分検出部４１２が検出する電位差が予め定められた値よりも大きくなった場合、電流出力部３０２から部分電流ＩＬを受け取るのを停止してよい。
【００７５】
次に、時刻Ｔ４２からＴ４３までの間のように、端子電圧Ｖｏが、第１の基準電圧ＶＨよりも小さい間、比較器４１４は、Ｈレベルの電流増加信号を並列負荷部３０４に供給する。この場合、電流出力部３０２からコンデンサ２１６に流れる電流は増大し、コンデンサ２１６の端子電圧Ｖｏは上昇する。
【００７６】
そして、例えば時刻Ｔ４３のように、端子電圧Ｖｏが第１の基準電圧ＶＨよりも大きくなった場合、比較器４１４は、出力ＶａをＬレベルに反転させ、電流減少信号を供給する。並列負荷部３０４は、時刻Ｔ４３より遅れた時刻Ｔ４４において、遅延部４５２により遅延された電流減少信号を受けて、部分電流ＩＬの消費を開始する。この場合、電流出力部３０２からコンデンサ２１６に流れる電流は減少し、コンデンサ２１６の端子電圧Ｖｏは降下する。
【００７７】
この場合、並列負荷部３０４は、比較器４１４の出力に基づき、コンデンサ２１６の端子電圧Ｖｏが第１の基準電圧ＶＨより大きくなった後、第２の基準電圧ＶＬより小さくなるまでの期間、部分電流ＩＬを、抵抗２１２と並列な経路に流すことにより消費してよい。並列負荷部３０４は、差分検出部４１２が検出する電位差が予め定められた値よりも小さい場合、部分電流ＩＬを消費してよい。
【００７８】
これにより、電流消費部３０６は、コンデンサ２１６の端子電圧Ｖｏを、適切な範囲内に安定させる。そのため、本例によれば、電子デバイス５０の電源電圧を、安定に保つことができる。
【００７９】
なお、時刻Ｔ５において試験が終了した後、時刻Ｔ５１のようにコンデンサ２１６の端子電圧Ｖｏが上昇した場合にも、並列負荷部３０４は、部分電流ＩＬの消費を開始する。これにより、端子電圧Ｖｏが過度に上昇するのを防止できる。
【００８０】
図６は、本実施形態に係るオフセット加算部４５０の構成を示す。オフセット加算部４５０は、定電圧源５５０と、抵抗５５２と、抵抗５５４と、演算増幅器５５８とを含む。定電圧源５５０は、ローパスフィルタ４０２の出力電圧Ｖｒｅｆより高い第３の基準電圧ＶＣＣ２を供給する定電圧源である。抵抗５５２は、第３の基準電圧ＶＣＣ２に接続される。抵抗５５４は、抵抗５５２における第３の基準電圧ＶＣＣ２が接続されていない端部と、オフセット加算部４５０の出力である演算増幅器５５８の出力端との間に接続される。
【００８１】
演算増幅器５５８は、本発明に係る第２の比較器の一例であり、ローパスフィルタ４０２の出力電圧Ｖｒｅｆを正入力として、抵抗５５２及び抵抗５５４の接点の電圧を負入力として入力する。演算増幅器５５８は、当該接点の電圧がローパスフィルタ４０２の出力電圧Ｖｒｅｆより大きい場合にオフセット加算部４５０の出力電圧を低下させる。また、当該接点の電圧がローパスフィルタ４０２の出力電圧より小さい場合にオフセット加算部４５０の出力電圧を上昇させる。
【００８２】
オフセット加算部４５０の出力電圧ＶＲは、演算増幅器５５８の負入力に入力される抵抗５５２及び抵抗５５４の接点の電圧が、演算増幅器５５８の正入力に入力されるローパスフィルタ４０２の出力電圧Ｖｒｅｆと一致した場合に安定する。ここで、第３の基準電圧ＶＣＣ２はローパスフィルタ４０２の出力電圧Ｖｒｅｆより高いため、ローパスフィルタ４０２の出力電圧Ｖｒｅｆが高くなるほど抵抗５５２による電圧降下が減少する。この結果、抵抗５５４の電圧降下は抵抗５５２及び抵抗５５４の抵抗比により定まることから、ローパスフィルタ４０２の出力電圧Ｖｒｅｆが高くなるほど抵抗５５４による電圧降下が減少する。したがって、オフセット加算部４５０は、ローパスフィルタ４０２の出力電圧Ｖｒｅｆがより高い場合に、出力電圧Ｖｒｅｆからより小さな電圧降下を減じた（すなわちより０に近いマイナスのオフセット電圧を加えた）電圧ＶＲを出力する。逆に、ローパスフィルタ４０２の出力電圧Ｖｒｅｆがより低い場合に、出力電圧Ｖｒｅｆからより大きな電圧降下を減じた（すなわちより０から遠いマイナスのオフセット電圧を加えた）電圧ＶＲを出力する。演算増幅器５５８を用いることで、オフセット加算部４５０と基準電圧出力部４０６の間にボルテージフォロアを別途設けなくても出力電圧ＶＲを安定させることができる。
【００８３】
図７は、オフセット加算部４５０を有しない試験装置１００における基準電位差を計算により求めた例を示す。オフセット加算部４５０を有しない試験装置１００においては、ローパスフィルタ４０２の出力電圧Ｖｒｅｆが基準電圧出力部４０６に直接入力される。以下、図３の差分検出部４１２の回路を参照しつつ、比較器４１４の出力がＨレベルの場合、及びＬレベルの場合のそれぞれについて、ローパスフィルタ４０２の出力電圧Ｖｒｅｆと比較器４１４に入力される基準電圧との差電圧、すなわち抵抗５０２による電圧降下を示す。なお、本実施形態においては、基準電圧出力部４０６の入力電圧から比較器４１４の基準電圧を減じた値であるこの差電圧を基準電位差と呼ぶ。
【００８４】
（１）比較器４１４の出力がＨレベル（電流増加信号）の場合
定電圧源５０８の出力電圧ＶＣＣ１を０Ｖとした場合における、抵抗５０２から見た接地点までの等価インピーダンスＺＨは、以下の式（１）となる。
（数１）
ZH = R12 + (R13×(R14 + R15) / (R13 + R14 + R15)                  （１）
ここで、Ｒ１２は抵抗５０４の抵抗値、Ｒ１３は抵抗５０６の抵抗値、Ｒ１４は抵抗５１８の抵抗値、Ｒ１５は抵抗５１０の抵抗値である。
【００８５】
定電圧源５０８に起因して抵抗５０６の両端に生じる電位差を除いた場合における、抵抗５０２及びオフセット加算部４５０の間の等価電圧ＶＲＨは、以下の式（２）となる。
（数２）
VRH = Vref - (VCC1×R13 / (R13 + R14 + R15))                    （２）
【００８６】
比較器４１４の出力をＨレベルからＬレベルへ変化させる場合の抵抗５０２の差電圧（Ｖｒｅｆ−Ｖｉｎ）は、抵抗５０２による電圧降下Ｖ（Ｒ１１）Ｈ、すなわち第１の基準電位差と等しく、以下の式（３）となる。
（数３）
V(R11)H = VRH×R11 / (ZH + R11)
= (Vref - (VCC1×R13 / (R13 + R14 + R15)))×R11 / (ZH + R11)
= Vref×[R11 / (ZH + R11)] 
- VCC1×[(R13/(R13 + R14 + R15))×R11 / (ZH + R11)]    （３）
【００８７】
ここで、第１の基準電位差Ｖ（Ｒ１１）Ｈは正となることから、第１項は第２項より大きい。また、第２項はローパスフィルタ４０２の出力電圧Ｖｒｅｆが変化しても一定の値をとる。したがって、ローパスフィルタ４０２の出力電圧Ｖｒｅｆが変化すると第１項が変化する結果、第１の基準電位差Ｖ（Ｒ１１）Ｈは変動してしまう。
【００８８】
（２）比較器４１４の出力がＬレベル（電流減少信号）の場合
比較器４１４の出力をＬレベル（電圧ＶＯＬ）とした場合における、抵抗５０２から見た接地点までの等価インピーダンスＺＬは、以下の式（４）となる。
（数４）
ZL = R12 + (R13×R14) / (R13 + R14)                              （４）
【００８９】
比較器４１４の出力電圧ＶＯＬに起因して抵抗５０６の両端に生じる電位差を除いた場合における、抵抗５０２及びオフセット加算部４５０の間の等価電圧ＶＲＬは、以下の式（５）となる。
（数５）
VRL = Vref - (VOL×R13 / (R13 + R14))                            （５）
【００９０】
比較器４１４の出力をＬレベルからＨレベルへ変化させる場合の抵抗５０２の差電圧（Ｖｒｅｆ−Ｖｉｎ）は、抵抗５０２による電圧降下Ｖ（Ｒ１１）Ｌ、すなわち第２の基準電位差と等しく、以下の式（６）となる。
（数６）
V(R11)L = VRL×R11 / (ZL + R11)
= (Vref - (VOL×R13 / (R13 + R14))×R11 / (ZL + R11)
= Vref×[R11 / (ZH + R11)] 
- VOL×[(R13/(R13 + R14))×R11 / (ZL + R11)]            （６）
【００９１】
ここで、第１の基準電位差Ｖ（Ｒ１１）Ｌは正となることから、第１項は第２項より大きい。また、第２項はローパスフィルタ４０２の出力電圧Ｖｒｅｆが変化しても一定の値をとる。したがって、ローパスフィルタ４０２の出力電圧Ｖｒｅｆが変化すると第１項が変化する結果、第１の基準電位差Ｖ（Ｒ１１）Ｌは変動してしまう。
【００９２】
図７に示したように、オフセット加算部４５０を有しない試験装置１００においては、第１の基準電位差Ｖ（Ｒ１１）Ｈ及び第２の基準電位差Ｖ（Ｒ１１）Ｌの差Ｖｔｈはローパスフィルタ４０２の出力電圧Ｖｒｅｆによらずほぼ一定であるが、それぞれの値はローパスフィルタ４０２の出力電圧Ｖｒｅｆに応じて大きく変化してしまう。このため、電源電圧Ｖｏを変化させる試験等においては、電子デバイス５０に供給する電源電圧の変化に応じて電源電圧の安定性が変化してしまい、正確な試験が困難となる。
【００９３】
図８は、本実施形態に係る試験装置１００における基準電位差を計算により求めた例を示す。以下、図３の差分検出部４１２及び図６のオフセット加算部４５０の回路を参照しつつ、比較器４１４の出力がＨレベルの場合、及びＬレベルの場合のそれぞれについて、ローパスフィルタ４０２の出力電圧Ｖｒｅｆと比較器４１４に入力される基準電圧との差電圧を示す。
【００９４】
（１）比較器４１４の出力がＨレベル（電流増加信号）の場合
オフセット加算部４５０の出力電圧ＶＲは、安定状態において抵抗５５２及び抵抗５５４の接続点の電圧がＶｒｅｆとなることから、以下の式（７）となる。
（数７）
VR = Vref - (VCC2 - Vref)×(R21 / R26)                            （７）
【００９５】
オフセット加算部４５０を有する試験装置１００においては、ローパスフィルタ４０２の出力電圧Ｖｒｅｆに代えてオフセット加算部４５０の出力電圧ＶＲが基準電圧出力部４０６へ入力される。この場合における抵抗５０２及びオフセット加算部４５０の間の等価電圧ＶＲＨは、式（２）のＶｒｅｆをＶＲに置換したものとなる。したがって、比較器４１４の出力をＨレベルからＬレベルへ変化させる場合における、ローパスフィルタ４０２の出力電圧Ｖｒｅｆと比較器４１４に入力される基準電圧との差電圧Ｖｒｅｆ（Ｈ）は、以下の式（８）となる。
（数８）
Vref(H)  = Vref - VR + V(R11)H
= Vref×((R11 / (ZH + R11) - (R21 / R26)×(ZH / (ZH + R11)))
+VCC2×(R21 / R26)×(ZH / (ZH + R11))
- VCC1×(R13 / (R13 + R14 + R15))×(R11 / (ZH + R11))     （８）
【００９６】
式（８）の第１式は、以下の式（９）に変形できる。
（数９）
Vref(H) = V(R11)H - (VR-Vref)                                    （９）
【００９７】
ここで、オフセット加算部４５０は、ローパスフィルタ４０２の出力電圧Ｖｒｅｆに負のオフセット電圧（ＶＲ−Ｖｒｅｆ）を加え、オフセット加算部４５０の出力電圧ＶＲとして出力する。このことから、差電圧Ｖｒｅｆ（Ｈ）は、第１の基準電位差Ｖ（Ｒ１１）Ｈからオフセット加算部４５０のオフセット電圧を減じた値であることがわかる。したがって、オフセット加算部４５０は、ローパスフィルタ４０２の出力電圧の変化に応じて第１の基準電位差が増加した場合にオフセット電圧を増加させ、第１の基準電位差が減少した場合にオフセット電圧を減少させることにより、差電圧Ｖｒｅｆ（Ｈ）の変動を抑えることができる。オフセット加算部４５０は、第１の基準電位差の変動量とオフセット電圧の変動量とを略同一とするようにオフセット電圧を調整することが好ましい。
【００９８】
次に、差電圧Ｖｒｅｆ（Ｈ）の変動を０とするための条件を示す。式（８）において、第２項及び第３項は、ローパスフィルタ４０２の出力電圧Ｖｒｅｆが変化しても一定の値をとる。したがって、ローパスフィルタ４０２の出力電圧Ｖｒｅｆの変化によらずＶｒｅｆ（Ｈ）を一定に保つためには、第１項を０とすればよい。これを実現するため、オフセット加算部４５０内の抵抗５５２及び抵抗５５４は、Ｒ２１／Ｒ２６＝Ｒ１１／ＺＨとなるように抵抗値を定められてよい。また、各抵抗値は、（第２項―第３項）が正となるような値に設定されてよい。
【００９９】
（２）比較器４１４の出力がＬレベル（電流減少信号）の場合
オフセット加算部４５０を有する試験装置１００においては、上述したように、ローパスフィルタ４０２の出力電圧Ｖｒｅｆに代えてオフセット加算部４５０の出力電圧ＶＲが基準電圧出力部４０６へ入力される。この場合における抵抗５０２及びオフセット加算部４５０の間の等価電圧ＶＲＬは、式（５）のＶｒｅｆをＶＲに置換したものとなる。したがって、比較器４１４の出力をＬレベルからＨレベルへ変化させる場合における、ローパスフィルタ４０２の出力電圧Ｖｒｅｆと比較器４１４に入力される基準電圧との差電圧Ｖｒｅｆ（Ｌ）は、以下の式（１０）となる。
（数１０）
Vref(L) = Vref - VR + V(R11)L
= Vref×((R11 / (ZL + R11) - (R21 / R26)×(ZL / (ZL + R11)))
+VCC2×(R21 / R26)×(ZL / (ZL + R11))
- VOL×(R13 / (R13 + R14))×(R11 / (ZL + R11))          （１０）
【０１００】
上記（１）の場合と同様に、式（１０）の第１式は、以下の式（１１）に変形できる。
（数１１）
Vref(L) = V(R11)L - (VR-Vref)                                   （１１）
【０１０１】
式（１１）から、差電圧Ｖｒｅｆ（Ｈ）は、第２の基準電位差Ｖ（Ｒ１１）Ｌからオフセット加算部４５０のオフセット電圧を減じた値であることがわかる。したがって、オフセット加算部４５０は、ローパスフィルタ４０２の出力電圧の変化に応じて第２の基準電位差が増加した場合にオフセット電圧を増加させ、第２の基準電位差が減少した場合にオフセット電圧を減少させることにより、差電圧Ｖｒｅｆ（Ｌ）の変動を抑えることができる。オフセット加算部４５０は、第２の基準電位差の変動量とオフセット電圧の変動量とを略同一とするようにオフセット電圧を調整することが好ましい。
【０１０２】
次に、差電圧Ｖｒｅｆ（Ｌ）の変動を０とするための条件を示す。式（１１）において、第２項及び第３項は、ローパスフィルタ４０２の出力電圧Ｖｒｅｆが変化しても一定の値をとる。したがって、ローパスフィルタ４０２の出力電圧Ｖｒｅｆの変化によらずＶｒｅｆ（Ｌ）を一定に保つためには、第１項を０とすればよい。これを実現するため、オフセット加算部４５０内の抵抗５５２及び抵抗５５４は、Ｒ２１／Ｒ２６＝Ｒ１１／ＺＬとなるように抵抗値を定められてよい。また、各抵抗値は、（第２項―第３項）が正となるような値に設定されてよい。
【０１０３】
以上において、ＺＨはＲ１５をパラメータとして含み、ＺＬはＲ１５をパラメータとして含まない。したがって、Ｒ１５が０でない限り、ローパスフィルタ４０２の出力電圧Ｖｒｅｆに応じたＶｒｅｆ（Ｈ）及びＶｒｅｆ（Ｌ）の変動を共に０とすることができない。そこで、オフセット加算部４５０内の抵抗５５２及び抵抗５５４は、出力電圧Ｖｒｅｆに応じたＶｒｅｆ（Ｈ）及びＶｒｅｆ（Ｌ）の変動幅を最小化するように抵抗値を設定されてよい。また、抵抗５０２の抵抗値Ｒ１５は、抵抗５１８の抵抗値Ｒ１４と比較し小さい値に設定されてもよい。また、比較器４１４として電圧出力型のコンパレータを用い、抵抗５１０及び定電圧源５０８を不要とすることにより、ローパスフィルタ４０２の出力電圧Ｖｒｅｆの変化に伴うＶｒｅｆ（Ｈ）及びＶｒｅｆ（Ｌ）の変動幅を共に０とすることもできる。
【０１０４】
図８の条件Ｂ−１からＢ−３は、Ｒ２１／Ｒ２６＝Ｒ１１／ＺＨとしてローパスフィルタ４０２の出力電圧Ｖｒｅｆの変化に伴うＶｒｅｆ（Ｈ）の変動幅を０とした場合における、出力電圧ＶｒｅｆとＶｒｅｆ（Ｈ）及びＶｒｅｆ（Ｌ）の関係を示す。図８に示したように、試験装置１００は、オフセット加算部４５０を用いることで、ローパスフィルタ４０２の出力電圧Ｖｒｅｆの変化に応じて第１の基準電圧Ｖ（Ｒ１１）Ｈ及び第２の基準電圧Ｖ（Ｒ１１）Ｌが変化した場合においても、ローパスフィルタ４０２の出力電圧Ｖｒｅｆと第１の基準電圧ＶＲＨ及び第２の基準電圧ＶＲＬの差電圧の変動を抑えることができる。
【０１０５】
また、図８の条件Ｃ−１からＣ−３は、比較器４１４として電圧出力型のコンパレータを用いた場合における、出力電圧ＶｒｅｆとＶｒｅｆ（Ｈ）及びＶｒｅｆ（Ｌ）の関係を示す。図８に示したように、試験装置１００は、比較器４１４として電圧出力型のコンパレータを用いて抵抗５１０の影響を取り除くことにより、ローパスフィルタ４０２の出力電圧Ｖｒｅｆの変化に応じて第１の基準電圧Ｖ（Ｒ１１）Ｈ及び第２の基準電圧Ｖ（Ｒ１１）Ｌが変化した場合においても、ローパスフィルタ４０２の出力電圧Ｖｒｅｆと第１の基準電圧ＶＲＨ及び第２の基準電圧ＶＲＬの差電圧の変動を共に実質的に０とすることができる。
【０１０６】
以上に示した通り、本実施形態に係る試験装置１００によれば、ローパスフィルタ４０２の出力電圧Ｖｒｅｆが変化した場合においても、出力電圧Ｖｒｅｆと第１の基準電圧ＶＨの差電圧Ｖｒｅｆ（Ｈ）、及び、出力電圧Ｖｒｅｆと第２の基準電圧ＶＬの差電圧Ｖｒｅｆ（Ｌ）の変動をほぼ０に抑えることができる。これにより試験装置１００は、電子デバイス５０の電源電圧を変化させる場合においても、安定した電源電圧を供給することができる。
【０１０７】
図９は、本実施形態に係る遅延部４５２の構成を示す。遅延部４５２は、差分検出部４１２が電流増加信号の供給を開始してから電流減少信号の供給を開始するまでの期間に応じて、並列負荷部３０４へ電流減少信号の供給を開始するタイミングを変化させる。より具体的には、遅延部４５２は、当該期間がより長い場合に、当該タイミングをより遅らせる。
【０１０８】
遅延部４５２は、ＮＯＴゲート９５０と、ベース電流供給部９５１と、トランジスタ９５６と、抵抗９６０と、ＮＡＮＤゲート９６２とを含む。ＮＯＴゲート９５０は、差分検出部４１２の出力信号線から供給される電流増加信号及び電流減少信号の論理値を反転させる。この結果、ＮＯＴゲート９５０は、Ｌレベルの電流増加信号及びＨレベルの電流減少信号を出力する。
【０１０９】
ベース電流供給部９５１は、差分検出部４１２から電流減少信号が供給されている場合に第１のベース電流をトランジスタ９５６へ供給し、電流増加信号が供給されている場合に第１のベース電流より大きい第２のベース電流をトランジスタ９５６へ供給する。ベース電流供給部９５１は、ＮＯＴゲート９５２と、抵抗９５４と、ダイオード９６４とを含む。
【０１１０】
ＮＯＴゲート９５２は、本発明に係る第１ゲートの一例であり、差分検出部４１２から電流増加信号が供給された場合にＨレベルの信号を出力し、電流減少信号が供給された場合にＬレベルの信号を出力する。これにより、ＮＯＴゲート９５２は、トランジスタ９５６のベース側の電流がＮＯＴゲート９５０の出力信号線に逆流するのを防ぐ。本実施形態に係るＮＯＴゲート９５２は、ＮＯＴゲート９５０が出力する電流増加信号及び電流減少信号の論理値を反転させる。
【０１１１】
抵抗９５４は、ＮＯＴゲート９５２の出力とトランジスタ９５６のベースとの間に設けられ、ＮＯＴゲート９５２の出力電圧及びトランジスタ９５６のベースの電圧に基づくベース電流をトランジスタ９５６のベースへ供給する。ＮＯＴゲート９５２がＬレベルの電流減少信号を出力した場合に、抵抗９５４は、負のベース電流である第１のベース電流を供給してベース電圧を低下させる。ＮＯＴゲート９５２がＨレベルの電流増加信号を出力した場合に、抵抗９５４は、第１のベース電流より大きい第２のベース電流をトランジスタ９５６へ供給してベース電圧を上昇させる。
【０１１２】
ダイオード９６４は、抵抗９５４と並列に設けられ、第１ゲートの出力及びカソードとトランジスタ９５６のベース及びアノードとがそれぞれ接続される。ダイオード９６４は、ＮＯＴゲート９５２の出力がＨレベルからＬレベルへ変化した場合に、トランジスタ９５６の寄生容量によりトランジスタ９５６がオフとなるまでに要する遅延時間を低減する。ダイオード９６４は、順方向電圧が小さく高速で動作するショットキーダイオードであることが好ましい。
【０１１３】
トランジスタ９５６は、ベースがダイオード９６４の出力に接続され、コレクタが抵抗９６０とＮＡＮＤゲート９６２の間の接点に接続され、エミッタが接地される。トランジスタ９５６は、ベース電流供給部９５１から供給されるベース電流をベースに入力し、第２のベース電流が入力されている場合に飽和する。すなわち、第２のベース電流が入力されている場合において、コレクタ電流（ＩＣ）／ベース電流（ＩＢ）がトランジスタ９５６の電流増幅率ｈｆｅより十分小さい飽和領域で動作するように抵抗９５４及び抵抗９６０の抵抗値が定められる。これにより、トランジスタ９５６は、第２のベース電流が入力されて飽和領域で動作するオン時間が長くなるにつれて、ベース電流が第１のベース電流に切り替わってからオフになるまでの遅延時間が長くなる。
【０１１４】
抵抗９６０は、一端が定電圧源ＶＣＣ３に接続され、他端がトランジスタ９５６のコレクタ及びＮＡＮＤゲート９６２の１つの入力に接続される。抵抗９６０は、トランジスタ９５６がオンの状態において、電圧ＶＣＣ３及び抵抗９６０の抵抗値に基づき定まるコレクタ電流Ｉｃをトランジスタ９５６に流す。この場合、トランジスタ９５６のコレクタ側の電位は、Ｌレベルとなる。また、トランジスタ９５６がオフの状態において、抵抗９６０は、トランジスタ９５６のコレクタ側の電位をＨレベルにする。
【０１１５】
ＮＡＮＤゲート９６２は、本発明に係る電流制御信号出力部の一例であり、ＮＯＴゲート９５０の出力とトランジスタ９５６のコレクタの電位の否定論理和をとり、負荷駆動部４１０へ出力する。これにより、ＮＡＮＤゲート９６２は、トランジスタ９５６に第２のベース電流が入力されている期間及びトランジスタ９５６が飽和している期間からなるトランジスタ９５６のオン期間において、Ｈレベルの電流増加信号を並列負荷部３０４へ供給する。また、トランジスタ９５６に第１の電流が入力されておりトランジスタ９５６が飽和していないオフ期間において、Ｌレベルの電流減少信号を並列負荷部３０４へ供給する。
【０１１６】
図１０は、本実施形態に係る遅延部４５２の動作の一例を示すタイミングチャートである。ＮＯＴゲート９５０は、差分検出部４１２の出力を反転した信号をＡ点に出力する。ＮＯＴゲート９５２は、ＮＯＴゲート９５０の出力を再び反転した信号をＢ点に出力する。
【０１１７】
時刻Ｔ１からＴ２の間において、差分検出部４１２からＨレベルの電流増加信号を受けると、Ｂ点の電位はＨレベルとなり、トランジスタ９５６には第２のベース電流が供給される。これにより、トランジスタ９５６はオンとなり、飽和する。この結果Ｃ点がＬレベルとなり、ＮＡＮＤゲート９６２は、Ｈレベルの電流増加信号を出力する。
【０１１８】
時刻Ｔ２において、差分検出部４１２の出力がＨレベルの電流増加信号からＬレベルの電流減少信号に変化すると、トランジスタ９５６は、トランジスタ９５６に第２のベース電流が入力されている期間ｔｏｎに応じた遅延時間ｔｄｏｆｆの後にオフとなる。ここで、トランジスタ９５６は、電流減少信号を受けた後においても、遅延時間ｔｄｏｆｆの間は飽和状態となっている。したがって、時刻Ｔ３までの、トランジスタ９５６が飽和している期間においては、Ｃ点がＬレベルのまま維持され、ＮＡＮＤゲート９６２はＨレベルの電流増加信号を出力し続ける。そして、時刻Ｔ３以降の、トランジスタ９５６に第１の電流が入力されておりトランジスタ９５６が飽和していない期間においては、Ａ点及びＣ点がＨレベルとなり、ＮＡＮＤゲート９６２は、Ｌレベルの電流減少信号を出力する。
【０１１９】
時刻Ｔ４において、差分検出部４１２の出力がＨレベルの電流増加信号に変化すると、ＮＯＴゲート９５０の出力が反転し、Ａ点はＬレベルとなる。このため、ＮＡＮＤゲート９６２は、時刻Ｔ４からＮＯＴゲート９５０及びＮＡＮＤゲート９６２の論理遅延等により定まる短い遅延の後、Ｈレベルの電流増加信号を出力する。
【０１２０】
以上に示した遅延部４５２によれば、差分検出部４１２が電流増加信号の供給を開始してから電流減少信号の供給を開始するまでの期間がより長い場合に、差分検出部４１２から電流減少信号が供給されてから当該電流減少信号を並列負荷部３０４へ供給するまでの遅延時間を、差分検出部４１２から電流増加信号が供給されてから当該電流増加信号を並列負荷部３０４へ供給するまでの遅延時間と比較してより長くする。これにより、遅延部４５２は、Ｈレベルの電流増加信号からＬレベルの電流減少信号に出力を切り替えるタイミングを遅延させて、差分検出部４１２からの出力に対し電流増加信号を出力する期間を長くすることができる。
【０１２１】
図１１は、本実施形態に係る試験装置１００の動作と電流出力部３０２の出力電流の関係を示す。電子デバイス５０の電源電流Ｉｏが流れると、試験装置１００は、コンデンサ２１６の端子電圧Ｖｏを、第１の基準電圧ＶＨ及び第２の基準電圧ＶＬの間となるように制御する。試験装置１００は、動作の安定化を目的として、第１の基準電圧ＶＨ及び第２の基準電圧ＶＬを、電子デバイス５０の電源電圧より低く設定する。したがって、電流出力部３０２の出力電圧は、電子デバイス５０の電源電圧より低い電圧で変動する。
【０１２２】
ここで、電流出力部３０２は、出力電圧をコンパレータに負帰還することにより、高精度を実現する。そして、電流出力部３０２は、電流出力部３０２の出力電圧も電子デバイス５０の電源電圧より低い電圧で変動していることから、出力電圧が電子デバイス５０の電源電圧となるまで徐々に出力電流を増加させていく特性を有する。
【０１２３】
図１１（ａ）は、遅延部４５２を有しない試験装置１００の動作と電流出力部３０２の出力電流の関係を示すタイミングチャートである。遅延部４５２を有しない場合、コンデンサ２１６の端子電圧Ｖｏが第１の基準電圧ＶＨより大きくなった直後に、差分検出部４１２が出力する電流減少信号が並列負荷部３０４に供給され、部分電流の消費が開始される。このため、電流出力部３０２は、出力電圧Ｖｏ２の平均値が目標電圧である電子デバイス５０の電源電圧に対し低いことから、出力電流ＩＤＰＳを徐々に増加させていく。この結果、電子デバイス５０に電源電流Ｉｏが流れる期間が長くなるにつれて電流出力部３０２が供給する出力電流ＩＤＰＳを増加させていく。
【０１２４】
その後、電子デバイス５０の電源電流Ｉｏが急激に減少すると、電流出力部３０２は、レスポンスよく出力電流ＩＤＰＳを低下させることができず、並列負荷部３０４によっても出力電流ＩＤＰＳの全てを吸収できないことから、電流出力部３０２の出力電圧Ｖｏ２に大きなオーバーシュートＶｐが発生する。
【０１２５】
図１１（ｂ）は、遅延部４５２を有する試験装置１００の動作と電流出力部３０２の出力電流の関係を示すタイミングチャートである。遅延部４５２は、コンデンサ２１６の端子電圧Ｖｏが第１の基準電圧ＶＨより大きくなってから、高速スイッチ５１６のオフ期間に応じた遅延時間の経過後に、電流減少信号を並列負荷部３０４へ供給する。このため、コンデンサ２１６の端子電圧Ｖｏが第１の基準電圧ＶＨより十分大きくなった時点で、部分電流の消費が開始される。したがって、出力電圧Ｖｏ２の平均値が目標電圧である電子デバイス５０の電源電圧に近づくことから、電流出力部３０２は、出力電流ＩＤＰＳの増加量を低くする。この結果、電子デバイス５０に電源電流Ｉｏが流れる期間が長くなっても、電流出力部３０２が供給する出力電流ＩＤＰＳの増加は、遅延部４５２を有しない場合と比較して少なくなる。
【０１２６】
したがって、電子デバイス５０の電源電流Ｉｏが急激に減少しても、並列負荷部３０４によって出力電流ＩＤＰＳを吸収することが可能となり、出力電圧Ｖｏ２のオーバーシュートＶｐを低減できる。
【０１２７】
図１２は、本実施形態に係る遅延部４５２による試験装置１００の動作の詳細の一例を示す。まず、電子デバイス５０が電源電流Ｉｏを消費していない状態においては、電流出力部３０２の出力電流ＩＤＰＳの全てが部分電流ＩＬとして並列負荷部３０４に消費される。
【０１２８】
次に、電子デバイス５０が電源電流ＩｏとしてＩｄｄ［Ａ］を消費し始めると、コンデンサ２１４及びコンデンサ２１６からＩｄｄ［Ａ］の電流が流出し始め、コンデンサ２１４及びコンデンサ２１６の容量の合計値ＣＬ［Ｆ］とＩｄｄとの値に応じて定まる速度で端子電圧Ｖｏが低下していく。端子電圧Ｖｏが第２の基準電圧ＶＬより小さくなると、差分検出部４１２は、出力を電流増加信号に切り替える。以下、電子デバイス５０に供給すべき電源電圧Ｖｏ２と第２の基準電圧ＶＬとの差をＶＬｄ［Ｖ］と示す。
【０１２９】
差分検出部４１２が出力を電流増加信号に切り替えてから遅延時間ｔｄの後、並列負荷部３０４内の高速スイッチ５１６がオフとなる。この遅延時間ｔｄによる電流増加信号の遅延により、電源電圧Ｖｏは、第２の基準電圧ＶＬから更にＶＬｘ［Ｖ］低下した後に上昇を開始する。
【０１３０】
高速スイッチ５１６がオフの状態においては、コンデンサ２１４及びコンデンサ２１６に（ＩＬ−Ｉｄｄ）［Ａ］の電流が流入し、コンデンサ２１４及びコンデンサ２１６の容量の合計値ＣＬと（ＩＬ−Ｉｄｄ）との値に応じて定まる速度で端子電圧Ｖｏが上昇していく。端子電圧Ｖｏが第１の基準電圧ＶＨより大きくなると、差分検出部４１２は、出力を電流減少信号に切り替える。以下、Ｖｏ２と第１の基準電圧ＶＨとの差をＶＨｄ［Ｖ］と示す。
【０１３１】
差分検出部４１２が出力を電流減少信号に切り替えてから遅延時間ｔｄｏｆｆの後、並列負荷部３０４内の高速スイッチ５１６がオンとなる。この遅延時間ｔｄｏｆｆによる電流減少信号の遅延により、電源電圧Ｖｏは、第１の基準電圧ＶＨから更にＶＨｘ［Ｖ］上昇した後に低下を開始する。
【０１３２】
図１２（ａ）に示したように、（２×Ｉｄｄ）がＩＬより小さい場合、Ｉｄｄ＜（ＩＬ−Ｉｄｄ）となるから、端子電圧Ｖｏの低下速度より上昇速度が速くなる。このため、遅延部４５２による遅延量ｔｄｏｆｆを０としても、電流出力部３０２の出力電圧は電子デバイス５０に供給すべき電源電圧に達する。このため、電流出力部３０２が供給する出力電流ＩＤＰＳの増加は小さく、オーバーシュートＶｐは少ない。
【０１３３】
一方、図１２（ｂ）に示したように、Ｉｄｄ＜ＩＬ＜（２×Ｉｄｄ）の場合、Ｉｄｄ＞（ＩＬ−Ｉｄｄ）となるから、端子電圧Ｖｏの低下速度より上昇速度が遅くなる。このため、遅延部４５２による遅延が無ければ電流出力部３０２の出力電圧は電子デバイス５０に供給すべき電源電圧に達しない。そこで、遅延部４５２は、電流減少信号を遅延時間ｔｄｏｆｆ遅延させて電流出力部３０２の出力電圧が電子デバイス５０に供給すべき電源電圧に達するようにする。これにより、電流出力部３０２が供給する出力電流ＩＤＰＳの増加を抑え、オーバーシュートＶｐを低減することができる。
【０１３４】
端子電圧Ｖｏが上昇を開始してから第１の基準電圧ＶＨに達するまでの時間ｔ２は、以下の式（１２）により求めることができる。
（数１２）
t2 = CL×(VLx + Vth) /  (IL - Idd)                                （１２）
ただし、Ｖｔｈは、ＶＬとＶＨの差電圧である。
【０１３５】
端子電圧Ｖｏが第１の基準電圧ＶＨに達した後更にＶＨｘ上昇させるための遅延時間ｔｄｏｆｆは、以下の式（１３）により求めることができる。
（数１３）
tdoff = CL×VHx / (IL - Idd)                                     （１３）
【０１３６】
式（１２）及び（１３）から、以下の式（１４）が得られる。
（数１４）
tdoff / t2 = VHx / (VLx + Vth)                                    （１４）
【０１３７】
式（１４）から、ＶＨｘ、ＶＬｘ、及びＶｔｈが定まれば、ｔ２に応じたｔｄｏｆｆの値を算出することができる。したがって、この関係を満たすか、又はこの関係に近似するｔｄｏｆｆを実現する抵抗９５４及び抵抗９６０の抵抗値を定めることにより、遅延部４５２は、電流減少信号を適切なタイミングに遅延させ、オーバーシュートＶｐを低減させることができる。
【０１３８】
なお、コンデンサ２１４及びコンデンサ２１６の合計容量ＣＬの最小値は、電子デバイス５０の電源電流Ｉｄｄ、並列負荷部３０４の動作の遅延時間ｔｄ、及び第１の基準電圧以下の電圧降下の許容量ＶＬｘに基づいて定められる。より具体的には、ＣＬの最小値は、以下の式（１５）に基づき求めることができる。
（数１５）
CL = Idd × td / VLx                                            （１５）
【０１３９】
例えば、Ｉｄｄが１Ａ、ｔｄが３００ｎｓ、ＶＬｘが１０ｍＶの場合、ＣＬは３０μＦ以上となる。
【０１４０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【０１４１】
【図１】本発明の実施形態に係る試験装置１００の構成を示す。
【図２】本発明の実施形態に係る電源部１０６の構成を示す。
【図３】本発明の実施形態に係る電流消費部３０６の構成を示す。
【図４】本発明の実施形態に係る電流消費部３０６の動作の一例を示す。
【図５】本発明の実施形態に係る電流消費部３０６の詳細な動作の一例を示す。
【図６】本発明の実施形態に係るオフセット加算部４５０の構成を示す。
【図７】オフセット加算部４５０を有しない試験装置１００における基準電位差の一例を示す。
【図８】本発明の実施形態に係る試験装置１００における基準電位差の一例を示す。
【図９】本発明の実施形態に係る遅延部４５２の構成を示す。
【図１０】本発明の実施形態に係る遅延部４５２の動作の一例を示す。
【図１１】本発明の実施形態に係る試験装置１００の動作と電流出力部３０２の出力電流の関係を示す。
【図１２】本発明の実施形態に係る遅延部４５２による試験装置１００の動作の詳細の一例を示す。
【符号の説明】
【０１４２】
５０  電子デバイス
１００  試験装置
１０２  パターン発生部
１０４  信号入力部
１０６  電源部
１０８  判定部
１１０  制御部
１５０  ユーザインターフェース
２０６  接続線
２１２  抵抗
２１４  コンデンサ
２１６  コンデンサ
３０２  電流出力部
３０４  並列負荷部
３０６  電流消費部
４０２  ローパスフィルタ
４０６  基準電圧出力部
４０８  基準電圧設定部
４１０  負荷駆動部
４１２  差分検出部
４１４  比較器
４５０  オフセット加算部
４５２  遅延部
５０２  抵抗
５０４  抵抗
５０６  抵抗
５０８  定電圧源
５１０  抵抗
５１２  低速スイッチ
５１４  抵抗
５１６  高速スイッチ
５１８  抵抗
５５０  定電圧源
５５２  抵抗
５５４  抵抗
５５８  演算増幅器
９５０  ＮＯＴゲート
９５１  ベース電流供給部
９５２  ＮＯＴゲート
９５４  抵抗
９５６  トランジスタ
９６０  抵抗
９６２  ＮＡＮＤゲート
９６４  ダイオード
【図１】
2006105620.tif 000003
【図２】
2006105620.tif 000004
【図３】
2006105620.tif 000005
【図４】
2006105620.tif 000006
【図５】
2006105620.tif 000007
【図６】
2006105620.tif 000008
【図７】
2006105620.tif 000009
【図８】
2006105620.tif 000010
【図９】
2006105620.tif 000011
【図１０】
2006105620.tif 000012
【図１１】
2006105620.tif 000013
【図１２】
2006105620.tif 000014