(57)【要約】【課題】ビデオ信号と、液晶パネル等の表示パネルの駆動用の表示信号とを同時に生成する構成において、必要な回路構成を簡素化する。【解決手段】  ビデオ信号に応じた横画素数のＹＵＶデータの横画素数を液晶パネルの横画素数に変換する横変倍回路４２、変換後のＹＵＶデータをＲＧＢデータに変換するＲＧＢ演算回路４３、変換後のパラレルのＲＧＢデータからシリアルのＲＧＢ信号を生成するパラシリ変換回路４４を設ける。制御カウンタ４５からのデータイネーブル信号により、ビデオ信号の生成タイミングと同期する液晶パネルの駆動タイミングを制御し、パラシリ変換回路４４に、横変倍回路４２での横画素数の変換により生じた無効データを除く有効画素のＲＧＢデータのみをサンプリングさせて、液晶パネル駆動用のシリアルのＲＧＢ信号を生成させる。横変倍回路４２の前段側にラインバッファを設ける必要がなくなる。【選択図】      図３
2006235434.tif 000002
【特許請求の範囲】
【請求項１】
テレビジョン方式に応じた横画素数の画像データに基づくビデオ信号の生成と同期して、前記画像データに基づき表示パネルの駆動用の表示信号を生成し、当該表示信号により前記表示パネルを駆動する表示パネル駆動装置であって、
前記画像データの横画素数を前記表示パネルの横画素数に変換する変倍手段と、
前記ビデオ信号の生成タイミングと同期した前記表示パネルの駆動タイミングを発生する駆動タイミング発生手段と、
この駆動タイミング発生手段が発生する駆動タイミングを制御するタイミング制御手段と、
このタイミング制御手段により制御された駆動タイミングで、前記変倍手段による変換後の画像データから、変換により生じた無効データを除く有効画素データのみをサンプリングし、サンプリングした画素データに基づき前記表示信号を生成する表示信号生成手段と
を備えたことを特徴とする表示パネル駆動装置。
【請求項２】
テレビジョン方式に応じた横画素数の画像データに基づくビデオ信号の生成と同期して、前記画像データに基づき表示パネルの駆動用の表示信号を生成し、当該表示信号により前記表示パネルを駆動する表示パネル駆動装置であって、
前記画像データの横画素数を前記表示パネルの横画素数に変換する変倍手段と、
前記ビデオ信号の生成タイミングと同期した前記表示パネルの駆動タイミングを発生する駆動タイミング発生手段と、
この駆動タイミング発生手段が発生する駆動タイミングで、前記変倍手段による変換後の画像データから画素データをサンプリングし、サンプリングした画素データに基づき前記表示信号を生成する表示信号生成手段と、
この表示信号生成手段による前記駆動タイミングによる前記画素データのサンプリング動作を制御し、表示信号生成手段に、前記変倍手段による変換後の画像データから、変換により生じた無効データを除く有効画素データのみをサンプリングさせるタイミング制御手段と、
を備えたことを特徴とする表示パネル駆動装置。
【請求項３】
前記変倍手段が、前段に位置する第１の変倍手段、及びその後段に位置する第２の変倍手段を含む複数の変倍手段により構成され、
前記第１の変倍手段によって変換された画像データと、前記第１の変倍手段及び前記第２の変倍手段によって段階的に変換された画像データとのうちのいずれか一方を選択的に出力する選択手段とを備え、
前記表示信号生成手段は、前記選択手段により出力された画像データから、前記有効画素データのみサンプリングし、サンプリングした画素データに基づき前記表示信号を生成する
ことを特徴とする請求項１又は２記載の表示パネル駆動装置。
【請求項４】
前記変倍手段が、各々に異なる変倍率が設定されるとともに複数段に設けられた複数の変倍手段からなることを特徴とする請求項１又は２記載の表示パネル駆動装置。
【請求項５】
前記複数の変倍手段には、前記テレビジョン方式に応じた横画素数の画像データが、所定の横画素数の元画像データから変換されたときの変倍率（Ｍ／Ｎ）の逆数である変倍率（Ｎ／Ｍ）が設定された変倍手段が含まれることを特徴とする請求項３又は４記載の表示パネル駆動装置。
【請求項６】
前記表示パネルの画素配列は、１画素を構成する３色の色成分画素が２ラインに跨って三角形状に配置されたデルタ配列であることを特徴とする請求項１〜５のいずれか１項に記載の表示パネル駆動装置。
【請求項７】
テレビジョン方式に応じた横画素数の画像データに基づきビデオ信号が生成される間に、前記画像データに基づいた表示パネルの駆動用の表示信号を生成し、当該表示信号により前記表示パネルを駆動する表示パネル駆動方法であって、
前記画像データの横画素数を前記表示パネルの横画素数に変換する工程と、
その変換動作中に、前記ビデオ信号の生成タイミングと同期した前記表示パネルの駆動タイミングを制御して得られるサンプリングタイミングにより、変換済みの画像データのうち、変換により生じた無効データを除く有効画素データをサンプリングし、サンプリングした画素データに基づき前記表示信号を生成する工程と
を含むことを特徴とする表示パネル駆動方法。
【請求項８】
被写体を撮像する撮像手段と、この撮像手段により撮像された被写体の画像データを記憶する画像記憶手段と、この画像記憶手段に記憶された画像データに基づく画像を表示する画像表示手段とを備えたデジタルカメラにおいて、
前記画像記憶手段に記憶された画像データをテレビジョン方式に応じた横画素数の画像データに変換する元画像変倍手段と、
この元画像変倍手段により変換された画像データに基づきビデオ信号を生成するビデオ信号生成手段と、
前記元画像変倍手段により変換された画像データの横画素数を前記画像表示手段が有する表示パネルの横画素数に変換する変倍手段と、
前記ビデオ信号の生成タイミングと同期した前記表示パネルの駆動タイミングを発生する駆動タイミング発生手段と、
この駆動タイミング発生手段が発生する駆動タイミングを制御するタイミング制御手段と、
このタイミング制御手段により制御された駆動タイミングで、前記変倍手段による変換後の画像データから、変換により生じた無効データを除く有効画素データのみをサンプリングし、サンプリングした画素データに基づき前記表示信号を生成する表示信号生成手段と
を備えたことを特徴とするデジタルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオ信号の生成と同時に生成した駆動用の表示信号により表示パネルを駆動する表示パネル駆動装置、及び表示パネル駆動方法、デジタルカメラに関するものである。
【背景技術】
【０００２】
従来、撮影待機状態におけるスルー画像や記録画像を表示するＬＣＤ（液晶表示装置）を備えたデジタルカメラにおいては、メモリカード等の記録媒体に記録されている画像データからＮＴＳＣ方式等のビデオ信号を生成して出力する機能を備えており、ＴＶ受信機において記録画像等を再生表示させることが可能となっている。また、係るビデオ出力機能を有するものでは、記録されている画像データ等から生成したＹＵＶ信号に基づいて、外部出力するビデオ信号とＬＣＤを駆動するためのＲＧＢ信号とを同時に生成することにより、ＴＶ受信機とＬＣＤとにおける記録画像等の同時表示を可能としたものが多い。
【０００３】
また、デジタルカメラに使用されるＬＣＤの解像度、すなわち液晶パネルの画素数は、ビデオ信号による表示画像の画素数よりも少ない。ビデオ信号がＮＴＳＣ方式の場合、横画素数が７０４画素であるのに対し、液晶パネルでは５６０画素、４８０画素、３５２画素、３２０画素等である。このため、同時表示に際して液晶パネルの駆動用のＲＧＢ信号を生成するときには、横画素数を液晶パネルの横画素数に合わせるための画素間引きが行われている。
【０００４】
なお、例えば下記の特許文献１には、液晶パネルの駆動に関しては、ＮＴＳＣ方式のビデオ信号に適した垂直方向の表示ライン数を有する液晶パネルを、ＮＴＳＣ方式よりも走査線の数が多いＰＡＬ方式で駆動するとき、ライン間引きを行うことによって同一の液晶パネルにおいて異なる方式の映像信号に対応した表示を可能とするものが記載されている。
【特許文献１】特開２００２−２１８２８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述したようにビデオ信号に画素間引き等を行ってＬＣＤへ送る際、以下のような問題があった。
【０００６】
すなわち液晶パネルの水平画素数が例えばＮＴＳＣ方式に準拠した画素数である７０４画素やその半分の３５２画素であれば、各ラインについて画素を等間隔に間引くことができるため、ＬＣＤの同時表示を比較的容易に実施することができる。それに対して液晶パネルの水平画素数がビデオ方式に準拠したものでない画素数、例えば５６０画素、４８０画素のときには、各ラインにおいて間引かれる画素が等間隔とならない。そのため、液晶パネルの水平画素数がビデオ方式に準拠したものでない場合、特にＬＣＤの入力インターフェースがデジタル方式である場合には、例えば画像データ等から生成したＹＵＶ信号を一時記憶するラインバッファを用いて、ＬＣＤの駆動用のＲＧＢ信号を生成して出力する必要があり、駆動用の処理回路が複雑化するという問題があった。
【０００７】
本発明は、かかる従来の課題に鑑みてなされたものであり、ビデオ信号と、液晶パネル等の表示パネルの駆動用の表示信号とを同時に生成する構成において、必要な回路構成を簡素化することが可能となる表示パネル駆動装置、及び表示パネル駆動方法、デジタルカメラを提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するため請求項１の発明にあっては、テレビジョン方式に応じた横画素数の画像データに基づくビデオ信号の生成と同期して、前記画像データに基づき表示パネルの駆動用の表示信号を生成し、当該表示信号により前記表示パネルを駆動する表示パネル駆動装置であって、前記画像データの横画素数を前記表示パネルの横画素数に変換する変倍手段と、前記ビデオ信号の生成タイミングと同期した前記表示パネルの駆動タイミングを発生する駆動タイミング発生手段と、この駆動タイミング発生手段が発生する駆動タイミングを制御するタイミング制御手段と、このタイミング制御手段により制御された駆動タイミングで、前記変倍手段による変換後の画像データから、変換により生じた無効データを除く有効画素データのみをサンプリングし、サンプリングした画素データに基づき前記表示信号を生成する表示信号生成手段とを備えたものとした。
【０００９】
かかる構成においては、表示パネルの駆動用の表示信号の生成を、ビデオ信号の生成と同期して行うとき、ラインバッファ等を用いることなく、ビデオ信号の生成に用いる画像データを異なる任意の横画素数の画像データへ変換しつつ、変換後の画像データからの表示パネルの駆動用の表示信号を生成することができる。
【００１０】
また、請求項２の発明にあっては、テレビジョン方式に応じた横画素数の画像データに基づくビデオ信号の生成と同期して、前記画像データに基づき表示パネルの駆動用の表示信号を生成し、当該表示信号により前記表示パネルを駆動する表示パネル駆動装置であって、前記画像データの横画素数を前記表示パネルの横画素数に変換する変倍手段と、前記ビデオ信号の生成タイミングと同期した前記表示パネルの駆動タイミングを発生する駆動タイミング発生手段と、この駆動タイミング発生手段が発生する駆動タイミングで、前記変倍手段による変換後の画像データから画素データをサンプリングし、サンプリングした画素データに基づき前記表示信号を生成する表示信号生成手段と、この表示信号生成手段による前記駆動タイミングによる前記画素データのサンプリング動作を制御し、表示信号生成手段に、前記変倍手段による変換後の画像データから、変換により生じた無効データを除く有効画素データのみをサンプリングさせるタイミング制御手段と、を備えたものとした。
【００１１】
かかる構成においても、表示パネルの駆動用の表示信号の生成を、ビデオ信号の生成と同期して行うとき、ラインバッファ等を用いることなく、ビデオ信号の生成に用いる画像データを異なる任意の横画素数の画像データへ変換しつつ、変換後の画像データからの表示パネルの駆動用の表示信号を生成することができる。
【００１２】
また、請求項３の発明にあっては、前記変倍手段が、前段に位置する第１の変倍手段、及びその後段に位置する第２の変倍手段を含む複数の変倍手段により構成され、前記第１の変倍手段によって変換された画像データと、前記第１の変倍手段及び前記第２の変倍手段によって段階的に変換された画像データとのうちのいずれか一方を選択的に出力する選択手段とを備え、前記表示信号生成手段は、前記選択手段により出力された画像データから、前記有効画素データのみサンプリングし、サンプリングした画素データに基づき前記表示信号を生成するものとした。
【００１３】
また、請求項４の発明にあっては、前記変倍手段が、各々に異なる変倍率が設定されるとともに複数段に設けられた複数の変倍手段からなるものとした。
【００１４】
また、請求項５の発明にあっては、前記複数の変倍手段には、前記テレビジョン方式に応じた横画素数の画像データが、所定の横画素数の元画像データから変換されたときの変倍率（Ｍ／Ｎ）の逆数である変倍率（Ｎ／Ｍ）が設定された変倍手段が含まれるものとした。
【００１５】
また、請求項６の発明にあっては、前記表示パネルの画素配列は、１画素を構成する３色の色成分画素が２ラインに跨って三角形状に配置されたデルタ配列であるものとした。
【００１６】
また、請求項７の発明にあっては、テレビジョン方式に応じた横画素数の画像データに基づきビデオ信号が生成される間に、前記画像データに基づいた表示パネルの駆動用の表示信号を生成し、当該表示信号により前記表示パネルを駆動する表示パネル駆動方法であって、前記画像データの横画素数を前記表示パネルの横画素数に変換する工程と、その変換動作中に、前記ビデオ信号の生成タイミングと同期した前記表示パネルの駆動タイミングを制御して得られるサンプリングタイミングにより、変換済みの画像データのうち、変換により生じた無効データを除く有効画素データをサンプリングし、サンプリングした画素データに基づき前記表示信号を生成する工程とを含む方法とした。
【００１７】
かかる方法によれば、表示パネルの駆動用の表示信号の生成を、ビデオ信号の生成と同期して行うとき、ラインバッファ等を用いることなく、ビデオ信号の生成に用いる画像データを異なる任意の横画素数の画像データへ変換しつつ、変換後の画像データからの表示パネルの駆動用の表示信号を生成することができる。
【００１８】
また、請求項８の発明にあっては、  被写体を撮像する撮像手段と、この撮像手段により撮像された被写体の画像データを記憶する画像記憶手段と、この画像記憶手段に記憶された画像データに基づく画像を表示する画像表示手段とを備えたデジタルカメラにおいて、前記画像記憶手段に記憶された画像データをテレビジョン方式に応じた横画素数の画像データに変換する元画像変倍手段と、この元画像変倍手段により変換された画像データに基づきビデオ信号を生成するビデオ信号生成手段と、前記元画像変倍手段により変換された画像データの横画素数を前記画像表示手段が有する表示パネルの横画素数に変換する変倍手段と、前記ビデオ信号の生成タイミングと同期した前記表示パネルの駆動タイミングを発生する駆動タイミング発生手段と、この駆動タイミング発生手段が発生する駆動タイミングを制御するタイミング制御手段と、このタイミング制御手段により制御された駆動タイミングで、前記変倍手段による変換後の画像データから、変換により生じた無効データを除く有効画素データのみをサンプリングし、サンプリングした画素データに基づき前記表示信号を生成する表示信号生成手段とを備えたものとした。
【００１９】
かかる構成においては、デジタルカメラにおいて、表示パネルの駆動用の表示信号の生成を、ビデオ信号の生成と同期して行うとき、ラインバッファ等を用いることなく、ビデオ信号の生成に用いる画像データを異なる任意の横画素数の画像データへ変換しつつ、変換後の画像データからの表示パネルの駆動用の表示信号を生成することができる。
【発明の効果】
【００２０】
以上のように本発明においては、表示パネルの駆動用の表示信号の生成を、ビデオ信号の生成と同期して行うとき、ラインバッファ等を用いることなく、ビデオ信号の生成に用いる画像データを異なる任意の横画素数の画像データへ変換しつつ、変換後の画像データからの表示パネルの駆動用の表示信号を生成することができるようにした。よって、ビデオ信号と、液晶パネル等の表示パネルの駆動用の表示信号とを同時に生成する構成において、必要な回路構成を簡素化することが可能となる。その結果、ビデオ方式に準拠していない多様な表示パルに容易に対応することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の一実施の形態を図にしたがって説明する。
（実施形態１） 
図１は、本発明に係る液晶駆動装置を含む各実施の形態に共通するデジタルカメラの電気的構成を示すブロック図である。すなわちＣＣＤ１は、レンズにより結像された被写体像を撮像する。ＣＣＤ１により撮像されたカラー画像信号は、ＣＣＤ制御部２で作られるタイミング信号に基づき順次Ａ／Ｄ変換された後、ＹＵＶプロセッサ３に送られる。ＹＵＶプロセッサ３では、カラー画像の各画素から輝度成分データと２つの色成分データとからなるＹＵＶデータを作成する。作成されたＹＵＶデータは、メモリーコントローラ４によって、例えばフラッシュメモリ等の画像メモリ５に蓄えられる。
【００２２】
ＣＰＵ６はキー処理部７からのキー入力信号、および記録媒体８に記録されているプログラムに基づきメモリーコントローラ４の動作を制御する。記録媒体８はＲＯＭ及びＲＡＭからなり、ＲＯＭに前記プログラムが格納されるとともにＲＡＭがワークメモリとして用いられる。
【００２３】
メモリーコントローラ４により画像メモリ５の内容の表示に際しては、メモリーコントローラ４によって読み出された画像データがＣＰＵ６により伸張され、表示用のＶＧＡ（横６４０画素×縦４８０画素）サイズのＹＵＶデータとしてＶＲＡＭ９に展開される。展開されたＹＵＶデータは順次エンコーダ１０に送られ、ＲＧＢ信号に変換された後、液晶表示装置（ＬＣＤ）１１の液晶パネルで表示される。また、エンコーダ１０に送られたＹＵＶデータは、ビデオ信号に変換されてビデオ出力端子１２からＴＶ受信機等のモニタに出力される。
【００２４】
図２は、主として前記エンコーダ１０の回路構成を示すブロック図である。エンコーダ１０では、横画素変換部２１によって、ＶＲＡＭ９に順次記憶されたＹＵＶデータが、横方向の画素数を線形補間処理により１１／１０倍に変換され、ＮＴＳＣ方式の水平走査周期に対応した横７０４画素のＹＵＶデータ（２４ビット幅のパラレル信号）に変換され、ビデオエンコーダ（Ｖｉｄｏｅ  Ｅｎｃｏｄｅ）２２及び液晶エンコーダ（ＬＣＤ  Ｅｎｃｏｄｅ）２４へ出力される。なお、横画素変換部２１は、ＹＵＶデータにおける縦方向の画素数についてもＮＴＳＣ方式の垂直走査周期に対応する２４０画素に変換する。また、横画素変換部２１には、ビデオタイミング発生回路（Ｖｉｄｏｅ  Ｔｉｍｉｎｇ  Ｇｅｎ．）２５から、基準クロックとは別に生成される横方向の有効データ範囲を示す水平バリッド信号、及び縦方向の有効データ範囲を示す垂直バリッド信号が供給される。
【００２５】
ビデオエンコーダ２２及び液晶エンコーダ２４は、ビデオタイミング発生回路（Ｖｉｄｏｅ  Ｔｉｍｉｎｇ  Ｇｅｎ．）２５から供給される基準クロックに基づきそれぞれ動作する。そしてビデオエンコーダ２２は、横画素変換部２１からのＹＵＶデータをＮＴＳＣ方式に対応したビデオ信号に変換して出力する。出力されたデジタルのビデオ信号は、Ｄ／Ａ変換器（ＤＡＣ）２３によって２７ＭＨｚサンプリングでアナログ化され、ビデオ出力端子１２を介してＴＶ受信機等の外部モニタに出力される。
【００２６】
また、液晶エンコーダ２４は、横画素変換部２１からのＹＵＶデータにおける横方向の画素数を、液晶表示装置１１の液晶パネルの画素数に応じて間引いたＲＧＢデータを生成し、それを液晶表示装置１１へ直接出力する。なお、液晶エンコーダ２４の詳細については後述する。
【００２７】
図３（ａ）は、液晶表示装置１１のモジュール構造を示した図である。液晶表示装置１１は液晶パネル３１、ソースドライバ３２、ゲートドライバ３３からなるデジタル入力インターフェイスを備えており、ビデオタイミング発生回路２５から供給される基準クロックに基づき液晶タイミング発生回路（ＣＬＤ  Ｔｉｍｉｎｇ  Ｇｅｎ．）２６が発生する液晶表示用のタイミング信号により駆動され、液晶エンコーダ２４からのＲＧＢデータに基づく画像を表示する。図３（ｂ）は、前記液晶パネル３１における画素（カラーフィルター）配列を示した図である。画素数は縦２４０画素×横３２０画素であるとともに、その配列は、上下に隣接するＲ，Ｇ，Ｂの各画素が相互に半ドット分ずれて配置され、かつ図に破線で示す１組の画素を構成するＲ，Ｇ，Ｂの３ドットが２ラインに跨って三角形状に配置された、所謂「デルタ配列」と呼ばれるものである。
【００２８】
これに対応して、前記液晶エンコーダ２４においては、図４に示した縦２４０画素×横７２０画素の画像データの表示に際しては、対応する奇数ラインと偶数ラインの２ライン中で横方向に隣接する同一色の要素が相互に１．５画素分ずれるように、奇数ライン用と偶数ライン用とを切り替えながらシリアルのＲＧＢデータを生成して液晶表示装置１１に出力するようになっている。つまり奇数ラインと偶数ラインとにおいて図中に記号「○」で示した各色成分の画素を出力する。
【００２９】
例えば、液晶パネル３１のＸ１とＸ２に対応する２ライン中で、隣接する同一色成分のドットとして、（Ｘ１，Ｙ１）のドットＲと（Ｘ２，Ｙ３）のドットＲで表示させる画像データを得る場合を考える。（Ｘ１，Ｙ１）のドットＲは、（Ｘ２，Ｙ１）のドットＧより半ドット分右側にずれている。そのため、図４に示したデジタル画像中の行番号「１」、列番号「１」「２」の２つの画素データのうち、右側偶数の「２」の画素データ中のＲ成分が記号「○」で示すように選択されて、液晶３１パネルの（Ｘ１，Ｙ１）のドットＲで表示されることになる。同様に、液晶パネル３１の（Ｘ２，Ｙ３）のドットＲで表示されるデータは、デジタル画像中の行番号「２」、列番号「５」の画素データ中のＲ成分が記号「○」で示すように選択されることとなる。
【００３０】
図５は、前述した液晶エンコーダ２４の回路構成を示すブロック図である。液晶エンコーダ２４では、遅延回路４１が前述した横画素変換部２１からのＹＵＶデータ（２４ビット幅のパラレル信号）を遅延し、その遅延データ（ｄｌｙＹＵＶデータ）をＹＵＶデータと共に横変倍回路４２に出力する。横変倍回路４２は、制御カウンタ４５を介して供給される前記ビデオタイミング発生回路２５からの基準クロックに基づき、遅延データ（ｄｌｙＹＵＶデータ）を用いて線形補間を行いながら１０／１１倍（画素間引き）し、横７２０画素のＹＵＶデータを前述した液晶パネル３１の横画素数に応じた横６２０画素のＹＵＶデータに変換し出力する。変換後のＹＵＶデータはＲＧＢ演算回路４３によってＲＧＢ信号に変換されパラシリ変換回路４４に出力される。
【００３１】
パラシリ変換回路４４は、制御カウンタ４５から供給されるカウント信号に従い、ＲＧＢ演算回路４３からのパラレルのＹＵＶデータを、８ビット幅のＲＧＢの各色成分データが順に並んだシリアルのＲＧＢ信号に変換し、液晶表示装置１１へ駆動信号として出力する。また、ＲＧＢ信号への変換に際しては、入力したパラレルのＲＧＢ信号から、液晶パネル３１へ出力するＲＧＢの色成分データを奇数ラインと偶数ラインとに応じた色成分のデータを選択する。
【００３２】
前記制御カウンタ４５は、ビデオタイミング発生回路２５からの基準クロックに基づいて生成したサンプリング周波数のカウント信号を遅延回路４１、横変倍回路４２、パラシリ変換回路４４に出力する。さらに、後述するタイミングで液晶タイミング発生回路２６にデータイネーブル信号を送ることにより、液晶タイミング発生回路２６における、ビデオタイミング発生回路２５からの基準クロックに基づく液晶表示装置１１への駆動クロックを反転させる。制御カウンタ４５がデータイネーブル信号を液晶タイミング発生回路２６に送るタイミングは、横変倍回路４２の回路構成に依存して決められている。すなわち横変倍回路４２の処理では、横画素数の減少により消失した分の画素データがダミーデータ（図６に記号「＊」で示したデータ）として扱われることとなるが、制御カウンタ４５はそのダミーデータの出現タイミングでデータイネーブル信号を液晶タイミング発生回路２６に送る。
【００３３】
図６は、ある画像のビデオ信号を生成して出力するとき、それと同時に液晶表示装置１１を駆動して上記画像を表示させるときの、液晶エンコーダ２４における上述した各信号の内容、及び液晶表示装置１１の駆動タイミングを示した図である。図示したように、液晶エンコーダ２４に順次入力する横方向７０４画素のＹＵＶデータ（図で「入力ＤＡＴＡ」）は、液晶パネル３１の横画素数（３２０画素）に応じた６４０画素のＹＵＶデータ（図で「１０／１１」）に変換される。
【００３４】
一方、その間には、変換されたＹＵＶデータから、前述したダミーデータの出現タイミングで反転される歯抜け状態の駆動クロックに従って有効画素のみがサンプリングされ、奇数ラインの駆動期間については「２」，「４」，「６」，「８」，・・・の画素に対応する色成分データ（Ｒ，Ｇ，Ｂ，Ｒ，・・・）からなるシリアルのＲＧＢ信号（図で「ＬＣＤＤＴ（ｏｄｄ）」）が生成され、偶数ラインの駆動期間については「１」，「３」，「５」，・・・の画素に対応する色成分データ（Ｇ，Ｂ，Ｒ，Ｇ，・・・）からなる１ライン３２０画素分のシリアルのＲＧＢ信号（図で「ＬＣＤＤＴ（ｅｖｅｎ）」）が生成される。そして、生成されたシリアルのＲＧＢ信号が出力され、それにより液晶表示装置１１がビデオエンコーダ２２におけるビデオ信号の生成と同期して駆動されることとなる。
【００３５】
以上のように本実施の形態によれば、液晶表示装置１１の液晶パネル３１の横方向の画素数が３２０画素であり、液晶表示装置１１がビデオ方式に準拠していないものであっても、画像データ等から生成したビデオ用のＹＵＶ信号を一時記憶するラインバッファを用いなくとも、そのまま液晶エンコーダ２４のみで液晶表示装置１１の駆動用のＲＧＢ信号を生成して出力することができる。したがってエンコーダ１０の回路構成を極力簡易化しつつ、ビデオ方式に準拠していない多様な液晶表示装置に対応することができる。
【００３６】
本実施の形態においては、液晶パネル３１の横方向の画素数が３２０画素であるため、液晶エンコーダ２４における横変倍回路４２の変倍率が１０／１１倍としたが、使用される液晶パネル３１の横方向の画素数に応じて横変倍回路４２の変倍率と、制御カウンタ４５によるデータイネーブル信号の出力タイミングとを適宜変更すれば、多様な液晶表示装置に対応することができる。
【００３７】
ここで、本実施の形態においては、液晶タイミング発生回路２６から液晶表示装置１１へ供給する駆動クロックの波形をデータイネーブル信号によって制御することにより、有効画素の色成分データのみからなるシリアルのＲＧＢ信号を生成するようにしたが、以下のようにしてもよい。例えば液晶タイミング発生回路２６の駆動クロックの波形は変えずに、パラシリ変換回路４４にデータイネーブル信号に基づいてダミーデータの読み飛ばし動作を行わせる構成としてもよい。なお、ビデオタイミング発生回路２５から横画素変換部２１に供給される前述した水平バリッド信号及び垂直バリッド信号は、液晶エンコーダ２４に直接的に供給される構成でもよい。
【００３８】
（実施形態２）
次に、本発明の第２の実施の形態について説明する。図７は、図５に対応する液晶エンコーダ２４の他の回路構成を示した図である。基本的には前述した構成とほぼ同様であるので、同一部分には同一符号を付してその説明を省略する。
【００３９】
すなわち本実施の形態は、前述した横変倍回路４２の後段に、それとは異なる任意の変倍率（Ｍ／Ｎ倍）を有する他の横変倍回路５１を設ける一方、前段の横変倍回路４２によって横方向の画素数の変換が行われたＹＵＶデータ（図でＹ'Ｕ'Ｖ'）と、後段の横変倍回路５１によって横方向の画素数の変換が行われたＹＵＶデータ（図でＹ''Ｕ''Ｖ''）の双方をいったん選択回路（ＳＥＬ）５２に入力し、そのいずれか一方のみをＲＧＢ演算回路４３へ出力させる構成である。
【００４０】
また、選択回路５２および制御カウンタ４５には、設定用のレジスタ５２ａ、４５ａがそれぞれ設けられている。選択回路５２における前段の横変倍回路４２と後段の横変倍回路５１と選択状態は、前記ＣＰＵ６によってレジスタ５２ａに書き込まれた設定データに基づき設定され、同様に、それと対応する制御カウンタ４５における前述したデータイネーブル信号の発生タイミングは、前記ＣＰＵ６によってレジスタ４５ａに書き込まれた設定データに基づき設定される。
【００４１】
かかる構成によれば、選択回路５２の選択状態と、制御カウンタ４５のデータイネーブル信号の発生タイミングとをソフト的に適宜切り換えることにより、横方向の画素数が３２０画素である液晶表示装置１１と、横方向の画素数が異なる他の液晶表示装置との双方に容易に対応することができる。したがって、液晶エンコーダ２４部分の回路構成に汎用性を確保することができる。
【００４２】
なお、本実施の形態に示した前段の横変倍回路４２の変倍率は必要に応じて１０／１１倍以外とすることもできる。また、使用する液晶表示装置に応じた選択回路５２の選択状態と、制御カウンタ４５のデータイネーブル信号の発生タイミングとにおける上記切換設定は、デジタルカメラの出荷前にハード的に行うようにすることもできる。その場合においても液晶エンコーダ２４部分の回路構成に汎用性を確保することができる。
【００４３】
（実施形態３）
次に、本発明の第３の実施の形態について説明する。本実施の形態は、図示しないが、液晶エンコーダ２４の回路構成を、例えば図７に示した構成中の前記選択回路５２を廃止し、単に複数の横変倍回路を複数段設けることにより、横方向の画素数が所定数である任意の液晶表示装置に対応させるものである。
【００４４】
図８は、横変倍回路が２段である場合における液晶表示装置の駆動タイミングを示した、図６に対応した図である。この例は、使用する液晶表示装置が、横方向の画素数が６４０画素であるデルタ配列の液晶パネルを有している場合に、前段の変倍率を２倍とし、かつ後段の変倍率を１０／１１倍としたときの駆動タイミングである。
【００４５】
また、図９は、横変倍回路が３段である場合における液晶表示装置の駆動タイミングを示す図６に対応した図である。この例は、使用する液晶表示装置が、横方向の画素数が４８０画素であるデルタ配列の液晶パネルを有している場合に、１段目の変倍率を２倍とし、２段目の変倍率を１０／１１倍とし、３段目の変倍率を３／４倍としたときの駆動タイミングである。
【００４６】
上記のように横変倍回路を複数段設けたものにおいては、要求される横方向の画素数を得る際に、それを単一の横変倍回路で得る場合に比べると、各々の横変倍回路の構成を簡単にすることができるため、結果的には回路規模をより小さなものとすることが可能となる。同時に回路設計が簡単となるため、多様な液晶表示装置に容易に対応することができる。また、図８、図９に示した例のように、複数の横変倍回路のいずれかの変倍率を１０／１１倍、すなわちビデオ信号の生成に不可欠となる図２に示した横画素変換部２１による横方向の画素数変換をキャンセルする変倍率とする。言い換えると、変倍率が１０／１１倍の横変倍回路を独立させて設けることにより、さらに回路を単純化することにより回路規模を抑えることができる。なお、係る効果については、第２の実施の形態で図７に示した回路構成を実施する場合においても同様に得ることができる。
【００４７】
（実施形態４）
次に、本発明の第４の実施の形態について説明する。本実施の形態は、前記液晶表示装置１１が、素配列がストライプ配列の液晶パネルを備え、かつ前記液晶エンコーダ２４に横変倍回路が２段設けられ、かつそれと対応して前記パラシリ変換回路４４が、ＹＵＶデータから各画素についてＲＧＢを単位としたデータサンプリングを行ってシリアルのＲＧＢ信号を生成する回路構成である。
【００４８】
図１０は、その場合における液晶表示装置の駆動タイミングを示した、図６に対応した図である。この例は液晶パネルの横方向の画素数が３２０画素であり、前段の横変倍回路の変倍率を２倍、かつ後段の横変倍回路の変倍率を１０／１１倍とした場合を示したものであって、液晶表示装置１１の駆動タイミングは、４クロックに１画素のデータサンプリングを行う所定の歯抜けのサンプリング駆動である。
【００４９】
係る実施の形態においても先に説明した第１〜第３の実施の形態と同様、エンコーダ１０の回路構成を極力簡易化しつつ、ビデオ方式に準拠していない多様な液晶表示装置に対応することができるという効果を得ることができる。
【００５０】
ここで、以上述べた第１から第４の実施の形態の説明においては、主として液晶表示装置を駆動するＲＧＢ信号における横方向の画素数を、液晶パネルの横方向の画素数に合わせるための構成について説明したが、ＲＧＢ信号における縦方向の画素数を液晶パネルの縦方向の画素数と合わせる必要がある場合、またＮＴＳＣ方式とＰＡＬ方式との２種類のビデオ信号が出力可能な構成である場合には、前述した液晶エンコーダ２４に、図１１に示したような縦変倍部６１を横変倍回路の前後に設ければよい。
【００５１】
なお、ここでは縦変倍部６１が横変倍回路の後段に設けられ、横変倍後においてＹＵＶデータの横方向の画素数がＭ画素、縦方向の画素数がＰＡＬ方式に対応する２８８画素であり、かつ要求されるＲＧＢ信号における縦方向の画素数が２４０画素であるものとする。
【００５２】
すなわち縦変倍部６１は、１ライン分のＹＵＶデータ（パラレルデータ）をラインバッファ６２に一時記憶させ、縦変倍回路６３によって、ラインバッファ６２に記憶されている１ライン前のＹＵＶデータの画素データと、入力した１ライン分のＹＵＶデータの画素データとに基づき、例えば線形補間により５／６倍（ライン間引き）した新たな画素データを生成させて、後段のＲＧＢ演算回路４３に入力させる。また、垂直方向のデータの有効範囲を示す垂直バリット信号に基づき制御カウンタ６４にラインイネーブル信号を出力させ、そのラインイネーブル信号に基づいて、必要な水平ラインについての色成分データをサンプリングするための駆動クロックを前述した液晶タイミング発生回路２６に生成させる。これにより縦方向の画素数が２４０画素のＲＧＢ信号を液晶表示装置に出力させる。
【００５３】
なお、以上の説明においては、本発明の表示パネルが液晶パネルである場合について説明したが、本発明はＥＬ（エレクトロルミネッセンス）パネル等の他の表示パネルを使用する構成においても有効である。また、本発明をデジタルカメラに適用した場合について説明したが、本発明はビデオムービーカメラや、カメラ機能付きの携帯電話端末等にも適用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の各実施の形態に共通するデジタルカメラの電気的構成を示すブロック図である。
【図２】エンコーダの回路構成を示すブロック図である。
【図３】液晶表示装置のモジュール構造（ａ）と液晶パネルの画素配列（ｂ）とを示す説明図である。
【図４】液晶パネルのシリアル駆動の例を示す説明図である。
【図５】第１の実施の形態における液晶エンコーダの回路構成を示すブロック図である。
【図６】同実施の形態における液晶パネルの駆動タイミングを示す図である。
【図７】本発明の第２の実施の形態における液晶エンコーダの回路構成を示すブロック図である。
【図８】本発明の第３の実施の形態を示す横変倍回路が２段の場合における液晶パネルの駆動タイミングを示す図である。
【図９】同の実施の形態を示す横変倍回路が３段の場合における液晶パネルの駆動タイミングを示す図である。
【図１０】本発明の第４の実施の形態における液晶パネルの駆動タイミングを示す図である。
【図１１】各実施の形態に共通する縦変倍部の回路構成を示すブロック図である。
【符号の説明】
【００５５】
９    ＶＲＡＭ
１０    エンコーダ
１１    液晶表示装置
１２    ビデオ出力端子
２１    横画素変換部
２２    ビデオエンコーダ
２４    液晶エンコーダ
２５    ビデオタイミング発生回路
２６    液晶タイミング発生回路
３１    液晶パネル
３２    ソースドライバ
３３    ゲートドライバ
４１    遅延回路
４２    横変倍回路
４３    ＲＧＢ演算回路
４４    パラシリ変換回路
４５    制御カウンタ
５１    横変倍回路
５２    選択回路
６１    縦変倍部
【図１】
2006235434.tif 000003
【図２】
2006235434.tif 000004
【図３】
2006235434.tif 000005
【図４】
2006235434.tif 000006
【図５】
2006235434.tif 000007
【図６】
2006235434.tif 000008
【図７】
2006235434.tif 000009
【図８】
2006235434.tif 000010
【図９】
2006235434.tif 000011
【図１０】
2006235434.tif 000012
【図１１】
2006235434.tif 000013