(57)【要約】【課題】ＬＳＩ配線等の短距離光配線に必要とされる各構成要素を搭載した上で、小型化や低コスト化等を図った光半導体モジュールを提供する。【解決手段】ガイド２は、光伝送路の位置決め部４と、この位置決め部４に配置される光伝送路の一端面が露出する光半導体搭載面５とを有する。光半導体素子８は、その発光面または受光面が光伝送路の一端面と対向するように、ガイド２の光半導体搭載面５に搭載される。例えば、光半導体素子８を駆動する駆動用半導体素子１０は、光半導体素子８上に積層されて光半導体モジュール１に内蔵される。【選択図】図１
2006054259.tif 000002
【特許請求の範囲】
【請求項１】
光伝送路の位置決め部と、前記位置決め部に配置される光伝送路の一端面が露出する光半導体搭載面とを有するガイドと、
前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面に搭載された光半導体素子と、
前記光半導体素子上に積層された半導体素子と
を具備することを特徴とする光半導体モジュール。
【請求項２】
請求項１記載の光半導体モジュールにおいて、
少なくとも前記光半導体搭載面に形成されたメッキ配線層、前記光半導体搭載面に接合されたリードフレーム、前記半導体素子に接続されたリードフレーム、前記光半導体搭載面に接合されたプリント配線板、および前記半導体素子に接続されたプリント配線板から選ばれる電気配線を有することを特徴とする半導体モジュール。
【請求項３】
請求項１または請求項２記載の光半導体モジュールにおいて、
前記光半導体素子と前記半導体素子とは、少なくともボンディングワイヤまたは前記素子内のスループラグを介して、電気的に接続されていることを特徴とする光半導体モジュール。
【請求項４】
請求項１記載の光半導体モジュールを製造するにあたり、
複数の前記ガイドを、前記光半導体搭載面を上方に向けて整列させ、かつ枠体で連結した状態で一体的に作製する工程と、
前記複数のガイドの前記光半導体搭載面に前記光半導体素子と前記半導体素子とを積層しつつ搭載する工程と
を具備することを特徴とする光半導体モジュールの製造方法。
【請求項５】
請求項１ないし請求項３のいずれか１項記載の光半導体モジュールと、
前記光半導体モジュールが搭載され、かつ前記光半導体モジュールの前記半導体素子と接続された信号配線を有する基板と、
前記基板上に搭載され、かつ前記基板の信号配線と接続された信号処理用半導体素子と
を具備することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、短距離光配線用として比較的簡易な構造で光結合を実現する光半導体モジュールとその製造方法、およびそれを用いた半導体装置に関する。
【背景技術】
【０００２】
バイポーラトランジスタや電界効果トランジスタ等の電子デバイスの性能向上によって、大規模集積回路（ＬＳＩ）では飛躍的な動作速度の向上が図られている。しかし、ＬＳＩの内部動作が高速化されても、それを実装するプリント基板レベルの動作速度はＬＳＩの内部動作より低く抑えられ、そのプリント基板を装着するラックレベルではさらに動作速度が低く抑えられている。これらは動作周波数の上昇に伴う電気配線の伝送損失、雑音や電磁障害の増大等に起因するものであり、信号品質を確保するために長い配線ほど動作周波数は低く抑えられる。このため、半導体装置においてはＬＳＩ自体の動作速度より実装技術がシステム動作速度を支配するという傾向が益々強まってきている。
【０００３】
上述したような半導体装置が直面している問題に対して、ＬＳＩ間を光で接続する光配線技術の適用が検討されており、またそのような光配線を実現するための光半導体モジュールが提案されている（例えば特許文献１参照）。光配線は直流から100GHzの周波数領域で損失等の周波数依存性がほとんどなく、配線路の電磁障害や接地電位変動雑音もないため、数10Gbpsの配線を容易に実現することができる。この種のＬＳＩ間の光配線を実現するためには、例えば特許文献１に示されているような簡易構造の光半導体モジュールが必要となる。また、ＬＳＩ配線には多数の光伝送路が必要であることから、光半導体モジュールの低コスト化を図ることが重要となる。
【特許文献１】特開2000-347072号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般的な光半導体モジュールは、結像用のレンズ等を組み込んだり、また光ファイバの結合部をコネクタ構造としたりするため、あまり小型化できないものが多い。それに比べて、例えば特許文献１に記載されているような光半導体モジュールは、光ファイバ等の光伝送路と光半導体素子とを直接結合して一体化しているため、比較的小型化が容易であるという利点を有している。ただし、特許文献１に記載されている光半導体モジュールは、以下に示すような難点を有している。
【０００５】
すなわち、通常の光半導体モジュールでは光半導体素子を駆動するために、高速信号対応のドライバ素子やレシーバ素子が必要とされるが、特許文献１にはこれら駆動素子の搭載方法が何等示されていない。例えば、駆動素子の搭載形態によっては、光半導体モジュールが大型化したり、また光半導体素子と駆動素子との間の電気配線部分が長くなるというような問題が生じる。さらに、受光素子側では非常に微弱な信号をレシーバ素子まで伝える必要があり、仮にモジュール外にレシーバ素子を設置した場合にはノイズ対策に非常に多大なコストが必要となる。
【０００６】
また、特許文献１記載の光半導体モジュールは、光ファイバとその支持部材を一体形成し、その上で光半導体素子搭載用の電極を形成している。このため、電極のパターン描画もしくはパターン転写を、光ファイバを保持した支持部材の非常に狭い端面に行う必要がある。すなわち、数mから数10mの光ファイバを取り付けたままの状態で、数μm精度のパターンニングを支持部材端面の微小領域に行う必要がある。このような支持部材端面へのパターンニングを含む電極の形成工程は、光半導体モジュールの製造コストの大幅な増加や製造歩留りの低下等を招いてしまう。
【０００７】
本発明はこのような課題に対処するためになされたものであって、ＬＳＩ配線等の短距離光配線に必要とされる各構成要素を搭載した上で、小型化や低コスト化等を図ることを可能にして光半導体モジュールとその製造方法、およびそれを用いた半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る光半導体モジュールは、光伝送路の位置決め部と、前記位置決め部に配置される光伝送路の一端面が露出する光半導体搭載面とを有するガイドと、前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面に搭載された光半導体素子と、前記光半導体素子上に積層された半導体素子とを具備することを特徴としている。
【０００９】
また、本発明の一態様に係る光半導体モジュールの製造方法は、上記した本発明の光半導体モジュールを製造するにあたり、複数の前記ガイドを、前記光半導体搭載面を上方に向けて整列させ、かつ枠体で連結した状態で一体的に作製する工程と、前記複数のガイドの前記光半導体搭載面に前記光半導体素子と前記半導体素子とを積層しつつ搭載する工程とを具備することを特徴としている。
【００１０】
本発明の一態様に係る半導体装置は、上記した本発明の光半導体モジュールと、前記光半導体モジュールが搭載され、かつ前記光半導体モジュールの前記半導体素子と接続された信号配線を有する基板と、前記基板上に搭載され、かつ前記基板の信号配線と接続された信号処理用半導体素子とを具備することを特徴としている。
【発明の効果】
【００１１】
本発明の一態様に係る光半導体モジュールによれば、光半導体素子上に例えば駆動用半導体素子を積層した状態でガイドに搭載しているため、小型化や低コスト化等を図った上で信号信頼性を高めることが可能となる。また、本発明の一態様に係る光半導体モジュールの製造方法によれば、そのような光半導体モジュールの生産性を向上させることができる。さらに、本発明の一態様に係る半導体装置によれば、そのような光半導体モジュールを用いることで、ＬＳＩ間の高速配線を低コストで実現することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための形態について図面を参照して説明する。まず、図１ないし図３を参照して、本発明の第１の実施形態による光半導体モジュールについて述べる。図１は本発明の第１の実施形態による光半導体モジュールの構成を示す断面図、図２および図３は図１に示す光半導体モジュールに光伝送路として光ファイバを配置した状態を示す断面図および斜視図である。
【００１３】
図１に示す光半導体モジュール１は、例えば光ファイバのような光伝送路を位置決めするガイド２を有している。ガイド２は例えばエポキシ樹脂にガラスフィラーを混入させた部材からなり、光電気フェルールの本体を構成するものである。ガイド２の内部には、光ファイバ３を挿入して保持する位置決め用貫通孔４が位置決め部として形成されている。位置決め用貫通孔４は光配線に使用する光ファイバ３の数に応じて複数形成されている。なお、図１は４チャンネル光半導体素子アレイに用いるガイド２を示している。
【００１４】
ここで、複数の位置決め用貫通孔４はガイド２に所定のピッチで高精度に形成することが求められる。このような点に対して、複数の位置決め用貫通孔４を個々に形成してもよいが、例えば複数の位置決め用貫通孔４…を連通孔として形成してもよい。すなわち、隣接する断面円形の貫通孔４間を連通させた連通孔とすることによって、各貫通孔４を形成する際の位置精度を高めることができる。従って、ガイド２で保持した光ファイバ３と後述する光半導体素子との位置合せ精度を向上させることが可能となる。
【００１５】
ガイド２の位置決め用貫通孔４の一端開口部が形成された面は、光半導体搭載面５とされている。すなわち、位置決め用貫通孔４内に挿入配置される光ファイバ３は、その一端面が光半導体搭載面５に露出される。このようなガイド２の光半導体搭載面５には、一般的な金属メッキによる配線層６が設けられている。このメッキ配線層６は光半導体搭載面５からガイド２の側面７にかけて直角折り曲げ状態に形成されている。
【００１６】
ガイド２の光半導体搭載面５に形成された配線層部分６Ａは、後述する光半導体素子や駆動用半導体素子の搭載部や配線部となる部分であり、またガイド２の側面７に引き出された配線層部分６Ｂは他の部品と接続する際の電極となる部分である。このようなメッキ配線層６は予めガイド２の光半導体搭載面５および側面７に形成されているため、低コストでかつ精度よく形成することができる。これは光半導体モジュール１の製造コストの低減や製造歩留りの向上に寄与するものである。なお、メッキ配線層６の具体的な製造工程については後に詳述する。
【００１７】
上述したガイド２の光半導体搭載面５には光半導体素子８が搭載されている。ガイド２に搭載される光半導体素子８には、ＬＥＤ等の発光素子またはフォトダイオード等の受光素子が適用される。このような光半導体素子８は、発光面（光半導体素子８が発光素子の場合）または受光面（光半導体素子８が受光素子の場合）が位置決め用貫通孔４内に挿入配置される光ファイバ３の一端面と対向するように、位置合せされた状態でガイド２の光半導体搭載面５に固定されている。
【００１８】
光半導体素子８の位置合せは、ガイド２の位置決め用貫通孔４の位置と、光半導体素子８の発光面または受光面とを基準にして行う。位置合せ精度は概ね1μm以下である。光半導体素子８の固定は、具体的には光半導体素子８のバンプ９をメッキ配線層６に接合することで行われている。このようなバンプ９による接合によって、光半導体素子８はガイド２に機械的に固定されている共に、メッキ配線層６と電気的に接続されている。
【００１９】
上述した光半導体素子８の裏面上には、光半導体素子８を駆動する駆動用半導体素子１０が積層されている。駆動用半導体素子１０には、光半導体素子８が発光素子の場合にはドライバ素子が適用され、また光半導体素子８が受光素子の場合にはレシーバ素子が適用される。駆動用半導体素子１０は、例えば接着樹脂１１を介して光半導体素子８の裏面に接着・固定されている。光半導体素子８と駆動用半導体素子１０とは、駆動用半導体素子１０の図示を省略した電極が積層構造の最表面に露出するように、各素子８、１０の裏面同士を接着している。
【００２０】
また、駆動用半導体素子１０の図示を省略した電極は、ボンディングワイヤ１２を介してメッキ配線層６と電気的に接続されている。すなわち、光半導体素子８と駆動用半導体素子１０とは、メッキ配線層６とボンディングワイヤ１２とを介して電気的に接続されている。さらに、駆動用半導体素子１０はボンディングワイヤ１２を介して、他の部品と接続する際の電極となるメッキ配線層６、すなわちガイド２の側面７に引き出された配線層部分６Ｂに接続されている。なお、光半導体素子８が駆動回路等を内蔵する場合には、光半導体素子８上には例えば信号をパラレルからシリアルに変換する半導体素子（変換回路用半導体素子）等が積層される。また、これら以外の半導体素子であってもよい。
【００２１】
上述したように、駆動用半導体素子１０を光半導体素子８の裏面上に積層することによって、光半導体モジュール１の動作に必要な各構成要素を内蔵した上で、光半導体モジュール１の小型化や低コスト化を図ることが可能となる。さらに、微弱な電気信号を扱う電気配線部分（メッキ配線層６やボンディングワイヤ１２による電気配線）の距離を短縮することができるため、光半導体モジュール１で信号品質の劣化を抑制することが可能となる。すなわち、光半導体モジュール１の小型化や低コスト化等を図った上で、信号信頼性を大幅に高めることが可能となる。
【００２２】
ガイド２の光半導体搭載面５に積層・搭載された光半導体素子８および駆動用半導体素子１０は、光半導体搭載面５に形成されたメッキ配線層６（配線層部分６Ａ）やボンディングワイヤ１２と共に封止樹脂１３により絶縁封止されている。この絶縁性の封止樹脂１３は光半導体素子８の表面側（発光面または受光面側）に回り込まないように成分が調整されている。従って、光半導体素子８の発光面または受光面は、位置決め用貫通孔４内に挿入配置される光ファイバ３の一端面と対向配置される。これら各構成要素によって、光半導体モジュール１が構成されている。
【００２３】
上述した光半導体モジュール１は、図２および図３に示したように、ガイド２の位置決め用貫通孔４に光ファイバ３を差し込んで固定し、光インターフェースモジュールとして使用されるものである。ここで、光ファイバ３の先端は例えば光半導体素子８の発光面または受光面上に配置された透明樹脂１４に突き当てた状態で接着固定することが好ましい。透明樹脂１４は予め配置した樹脂シートで形成してもよいし、また樹脂を注入して形成してもよい。透明樹脂１４の構成材料は特に限定されるものではなく、透明度をある程度有していれば半導体素子保護膜で代用してもよい。
【００２４】
上述した実施形態の光半導体モジュール１は、例えば以下のようにして作製される。まず、位置決め用貫通孔４を有するガイド２を射出成形等により作製する。ここで、ガイド２は個々に作製してもよいが、例えば図４に示すように、複数のガイド２、２を枠体２１で連結した状態で一体的に作製することが好ましい。さらに、複数のガイド２、２は光半導体搭載面５を上方に向けて整列させた状態で一体化することが好ましい。このように、複数のガイド２、２を一体化した部品２２によれば、既存の半導体製造工程で容易に取り扱うことができ、光半導体モジュール１の生産性を高めることが可能となる。
【００２５】
図４に示す一体化部品２２において、複数のガイド２、２は光半導体搭載面５を上方に向けて整列しており、この状態で干渉部２３を介して搬送用の枠体２１に支持されている。枠体２１はワイヤーボンダ、ダイボンダ、モールド装置等のほとんど装置でレール上を滑るように搬送され、その際の保持用途や幅方向規制用途等に使用される。干渉部２３はガイド２を固定する際の位置誤差を許容する変形部である。すなわち、ガイド２に各素子８、１０を搭載する際、一体化部品２２を加工位置まで順次搬送し、その上でガイド２を吸着や挟み込みにより固定する。この際の誤差を許容するために、変形可能な干渉部２３を介して各ガイド２を枠体２１で支持している。
【００２６】
上述したような一体化部品２２を用いて、各ガイド２の光半導体搭載面５および側面７にメッキ法を適用して配線層６を形成する。なお、図４は各ガイド２にメッキ配線層６を形成した状態を示している。次いで、ガイド２の光半導体搭載面５に光半導体素子８を搭載する。上述したように、光半導体素子８の固定はバンプ９を用いて実施する。また、光半導体素子８の位置合せは、ガイド２の位置決め用貫通孔４の位置と、光半導体素子８の発光面または受光面とを基準にして行う。位置合せ精度は概ね1μm以下である。
【００２７】
次に、光半導体素子８の裏面側に駆動用半導体素子１０を固定する。駆動用半導体素子１０の固定は、予め光半導体素子４の裏面に接着樹脂１１を貼り付けておき、この接着樹脂１１上に駆動用半導体素子１０を載置して加熱圧着することにより行われる。続いて、ワイヤボンディングを実施して、駆動用半導体素子１０とメッキ配線層６とを電気的に接続する。この後、光半導体素子８と駆動用半導体素子１０を封止樹脂１３で絶縁封止する。このような一連の製造工程が終了した後に、ガイド２の両端を枠体２１から切り離すことによって、光半導体モジュール１が完成する。
【００２８】
上述した第１の実施形態による光半導体モジュール１は、発光用光半導体素子８を駆動するドライバ素子や受光用光半導体素子８を駆動するレシーバ素子等の駆動用半導体素子１０を、光半導体素子８上に積層した状態で内蔵している。従って、非常に微弱な電気信号を扱うアナログ回路部分の配線が短縮されることから、信号品質の劣化を大幅に低減することが可能となる。さらに、そのような駆動用半導体素子１０を内蔵した光半導体モジュール１の小型化を実現することができる。また、光半導体モジュール１の小型化に加えて電気配線に一般的なメッキ配線を適用しているため、光半導体モジュール１の低コスト化を実現することが可能となる。これは多数の光伝送路が必要とされるＬＳＩの光配線の実用化に大きく寄与するものである。
【００２９】
次に、本発明の第２の実施形態による光半導体モジュールについて、図５を参照して説明する。図５は本発明の第２の実施形態による光半導体モジュールの構成を示す断面図である。なお、第１の実施形態と同一部分には同一符号を付し、その説明を一部省略する。図５に示す第２の実施形態による光半導体モジュール３０は、光半導体素子８と駆動用半導体素子１０との接続にスループラグ３１を利用したものである。なお、それ以外の構成については第１の実施形態と同様とされている。
【００３０】
すなわち、光半導体素子８はチップ内を貫通するスループラグ３１を有しており、スループラグ３１のチップ裏面側には電極が形成されている。駆動用半導体素子１０はこのような光半導体素子８の裏面側に積層されている。具体的には、駆動用半導体素子１０に形成されたバンプ３２を光半導体素子８の裏面電極に接続することによって、光半導体素子８と駆動用半導体素子１０との機械的な固定と電気的な接続が実施されている。このような光半導体モジュール３０では、電気配線部分の距離がさらに短縮されることから、信号品質の劣化をより高度に抑制することが可能となる。
【００３１】
次に、本発明の第３の実施形態による光半導体モジュールについて、図６および図７を参照して説明する。図６は本発明の第３の実施形態による光半導体モジュールの構成を示す断面図、図７は図６に示す光半導体モジュールの素子部分を示す断面図である。なお、第１の実施形態と同一部分には同一符号を付し、その説明を一部省略する。図６に示す第３の実施形態による光半導体モジュール４０は、ガイド２の光半導体搭載面５に接合されたリードフレーム４１で電気配線を構成している。
【００３２】
すなわち、図７に示すように、光半導体素子８はリードフレーム４１上に搭載されている。光半導体素子８はバンプ９をリードフレーム４１に接合することで接続・固定されている。このような光半導体素子８の裏面上には、第１の実施形態と同様に、接着樹脂１１を介して駆動用半導体素子１０が積層・固定されている。さらに、駆動用半導体素子１０の図示を省略した電極は、ボンディングワイヤ１２を介してリードフレーム４１と電気的に接続されている。光半導体素子８および駆動用半導体素子１０は封止樹脂１３により絶縁封止されている。このようなリードフレーム４１への各素子８、１０の搭載工程や接続工程等は、一般的な半導体装置の組立工程を適用して実施することができる。
【００３３】
そして、上記したリードフレーム４１上に各素子８、１０を搭載して作製した素子モジュール４２を、ガイド２の光半導体搭載面５に接着することで、光半導体モジュール４０が構成されている。この光半導体モジュール４０は第１の実施形態と同様に、ガイド２の位置決め用貫通孔４に光ファイバ３を差し込んで使用される。なお、リードフレーム４１のガイド２から突き出た部分は、他の部品と接続する際のコネクタとして使用することができる。この部分はガイド２の側面に沿って折り曲げて電極として使用してもよい。
【００３４】
第３の実施形態による光半導体モジュール４０は、駆動用半導体素子１０を光半導体素子８上に積層した状態で内蔵しているため、信号品質の劣化抑制と光半導体モジュール４０の小型化を実現することができる。また、光半導体モジュール４０の小型化に加えて、電気配線にリードフレーム４１を適用しているため、光半導体モジュール４０の製造コストを低減することができる。これは多数の光伝送路が必要とされるＬＳＩの光配線の実用化に大きく寄与するものである。なお、素子８、１０間の接続は、第２の実施形態と同様にスループラグを用いて実施してもよい。
【００３５】
次に、本発明の第４の実施形態による光半導体モジュールについて、図８、図９および図１０を参照して説明する。図８は本発明の第４の実施形態による光半導体モジュールの構成を示す断面図、図９および図１０は図８に示す光半導体モジュールの素子部分を示す断面図である。なお、第１の実施形態と同一部分には同一符号を付し、その説明を一部省略する。図８に示す第４の実施形態による光半導体モジュール５０は、各素子８、１０間の接続にスループラグ５１、５２を用いると共に、電気配線に駆動用半導体素子１０に接続したリードフレーム５３を用いたものである。
【００３６】
すなわち、光半導体素子８および駆動用半導体素子１０はそれぞれチップ内を貫通するスループラグ５１、５２を有しており、スループラグ５１、５２のチップ裏面側には電極が形成されている。まず、図９に示すように、スループラグ５２を有する駆動用半導体素子１０を、リードフレーム５３にバンプ５４を用いて接続・固定する。次いで、駆動用半導体素子１０上にバンプ５５を用いて光半導体素子８を接続・固定する。さらに、光半導体素子８上にバンプ５６を形成する。
【００３７】
このような素子モジュール５７のリードフレーム５３を、図１０に示すように所望形状に成形した後、ガイド２の光半導体搭載面５にバンプ５６を用いて接合・固定する。なお、バンプ５６は光半導体素子８の機械的な固定のみに用いられるものであり、他の固定構造を適用してもよい。そして、ガイド２に接合した素子モジュール５７を封止樹脂１３で絶縁封止することによって、光半導体モジュール５０が構成される。この実施形態の光半導体モジュール５０において、リードフレーム５３のガイド２から突き出た部分は他の部品と接続する際のコネクタとして使用することができる。
【００３８】
第４の実施形態による光半導体モジュール５０は、前述した各実施形態と同様に、駆動用半導体素子１０を光半導体素子８上に積層した状態で内蔵しているため、信号品質の劣化抑制と光半導体モジュール４０の小型化を実現することが可能となる。また、光半導体モジュール４０の小型化に加えて、電気配線にリードフレーム４１を適用しているため、光半導体モジュール４０の製造コストを低減することができる。さらに、リードフレーム５３の引き出し方向がガイド２の長手方向と同一であるため、他の部品と接続した際に薄型化することができる。
【００３９】
次に、本発明の第５の実施形態による光半導体モジュールについて、図１１、図１２および図１３を参照して説明する。なお、第１、第２、第３および第４の実施形態と同一部分には同一符号を付し、その説明を一部省略する。これらの図に示す第５の実施形態による光半導体モジュール６０は、電気配線にプリント配線板６１を用いたものである。
【００４０】
図１１に示す光半導体モジュール６０は、第３の実施形態のリードフレーム４１に代えてプリント配線板６１を用いたものである。すなわち、光半導体素子８はバンプ９をプリント配線板６１に接合することで接続・固定されている。光半導体素子８の裏面上には接着樹脂１１を介して駆動用半導体素子１０が積層・固定されている。さらに、駆動用半導体素子１０の図示を省略した電極は、ボンディングワイヤ１２を介してプリント配線板６１と電気的に接続されている。光半導体素子８および駆動用半導体素子１０は封止樹脂１３により絶縁封止されている。このようなプリント配線板６１への各素子８、１０の搭載工程や接続工程等は、一般的な半導体装置の組立工程を適用して実施することができる。
【００４１】
そして、上記したプリント配線板６１上に各素子８、１０を搭載して作製した素子モジュール６２を、ガイド２の光半導体搭載面５に接着することによって、光半導体モジュール６０が構成される。この光半導体モジュール６０は他の実施形態と同様に、ガイド２の位置決め用貫通孔４に光ファイバ３を差し込んで使用される。なお、プリント配線板６１のガイド２から突き出た部分は、他の部品と接続する際のコネクタとして使用することができる。この部分はガイド２の側面に沿って折り曲げて電極として使用してもよい。
【００４２】
また、図１２に示す光半導体モジュール６０は、光半導体素子８と駆動用半導体素子１０との接続に、第２の実施形態と同様にスループラグ３１を適用したものである。さらに、図１３に示す光半導体モジュール６０は、第４の実施形態と同様に、各素子８、１０間の接続にスループラグ５１、５２を用いると共に、電気配線に駆動用半導体素子１０に接続されたプリント配線板６１を用いたものである。図１３に示す光半導体モジュール６０はフレキシブルなプリント配線板６１を適用しており、ガイド２から突き出た部分はガイド２の長手方向と同一方向に湾曲させて使用することができる。
【００４３】
第５の実施形態による光半導体モジュール６０は、前述した各実施形態と同様に、駆動用半導体素子１０を光半導体素子８上に積層した状態で内蔵しているため、信号品質の劣化抑制と光半導体モジュール６０の小型化を実現することが可能となる。また、光半導体モジュール６０の小型化に加えて、電気配線にプリント配線板６１を適用しているため、光半導体モジュール４０の製造コストを低減することができる。
【００４４】
なお、上述した各実施形態では光半導体素子８と駆動用半導体素子１０との積層体を内蔵した光半導体モジュールについて説明したが、内蔵素子はこれらに限られるものではない。例えば、図１４に示すように、駆動用半導体素子１０上にさらに他の半導体素子や受動部品等の部品７１を積層してもよい。また、光半導体素子８がガイドの光半導体搭載面に搭載されていれば、他の素子の積層順は特に限定されるものではない。なお、図１４に示す電気配線７２は前述した各実施形態に示したメッキ配線層、リードフレーム、プリント配線板のいずれであってもよい。また、図１４ではガイドの図示を省略したが、光半導体モジュールの全体構成は前述した各実施形態と同様である。
【００４５】
次に、本発明の光半導体モジュールを適用した半導体装置の実施形態について、図１５を参照して説明する。図１５に示す半導体装置８０は、信号処理用ＬＳＩ８１を有している。信号処理用ＬＳＩ８１は高速信号配線８２を有する基板８３上にバンプ８４を介してフリップチップ接続されている。信号処理用ＬＳＩ８１と基板８３との間にはアンダフィル剤８５が充填されている。
【００４６】
信号処理用ＬＳＩ８１が搭載された基板８３には、前述した各実施形態で構成を示した光半導体モジュール８６が搭載されている。光半導体モジュール８６の構成は第１ないし第５の実施形態のいずれであってもよい。光半導体モジュール８６は、その内部の駆動用半導体素子が高速信号配線８２と電気的に接続されるように、基板８３上に接続・固定されている。光半導体モジュール８６には光ファイバ８７が接続されている。なお、図示を省略したが、基板８３は電源、接地ライン、低速の制御信号ラインを構成する配線層を有しており、この配線層は基板８３の下部に形成されたバンプ電極８８に接続されている。
【００４７】
上述した実施形態の半導体装置８０によれば、光結合に簡易な構造の光半導体モジュール８６を適用しているため、ＬＳＩ配線に光配線を適用した配線構造を安価に実現することが可能となる。これはＬＳＩの高速チップ間配線の低コスト化に大きく寄与するものである。従って、情報通信機器等の高度化や高性能化等を図ることが可能となる。なお、本発明の光半導体モジュールの用途はＬＳＩ配線に限定されるものではなく、各種の短距離光伝送に適用することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態による光半導体モジュールの概略構成を示す断面図である。
【図２】図１に示す光半導体モジュールに光ファイバを配置した状態を示す断面図である。
【図３】図１に示す光半導体モジュールに光ファイバを配置した状態を示す斜視図である。
【図４】図１に示す光半導体モジュールの要部製造工程を示す斜視図である。
【図５】本発明の第２の実施形態による光半導体モジュールの概略構成を示す断面図である。
【図６】本発明の第３の実施形態による光半導体モジュールの概略構成を示す断面図である。
【図７】図６に示す光半導体モジュールの素子部分を示す断面図である。
【図８】本発明の第４の実施形態による光半導体モジュールの概略構成を示す断面図である。
【図９】図８に示す光半導体モジュールの素子部分の製造過程を示す断面図である。
【図１０】図８に示す光半導体モジュールの素子部分を示す断面図である。
【図１１】本発明の第５の実施形態による光半導体モジュールの概略構成を示す断面図である。
【図１２】図１１に示す光半導体モジュールの一変形例を示す断面図である。
【図１３】図１１に示す光半導体モジュールの他の変形例を示す断面図である。
【図１４】本発明の光半導体モジュールにおける素子積層構造の他の例を示す断面図である。
【図１５】本発明の一実施形態による半導体装置の概略構成を示す断面図である。
【符号の説明】
【００４９】
１，３０，４０，５０，６０，８６…光半導体モジュール、２…ガイド、３，８７…光ファイバ、４…位置決め用貫通孔、５…光半導体搭載面、６…メッキ配線層、８…光半導体素子、１０…駆動用半導体素子、１２…ボンディングワイヤ、２１…枠体、３１，５１，５２…スループラグ、４１，５３…リードフレーム、６１…プリント配線板、８１…信号処理用ＬＳＩ、８２…高速信号配線、８３…基板。
【図１】
2006054259.tif 000003
【図２】
2006054259.tif 000004
【図３】
2006054259.tif 000005
【図４】
2006054259.tif 000006
【図５】
2006054259.tif 000007
【図６】
2006054259.tif 000008
【図７】
2006054259.tif 000009
【図８】
2006054259.tif 000010
【図９】
2006054259.tif 000011
【図１０】
2006054259.tif 000012
【図１１】
2006054259.tif 000013
【図１２】
2006054259.tif 000014
【図１３】
2006054259.tif 000015
【図１４】
2006054259.tif 000016
【図１５】
2006054259.tif 000017