(57)【要約】  【課題】  デバイス特性を劣化させることなく、短納期化が可能なマスクＲＯＭを含む半導体装置を得られるようにする。  【解決手段】  半導体装置は、半導体基板１の上に形成され、電荷蓄積機能（ＯＮＯ構造）を持つゲート絶縁膜３と該ゲート絶縁膜３上に形成されたゲート電極４ａと、半導体基板１におけるゲート電極４ａの側方にそれぞれ形成されたソース・領域２とを有する少なくとも１つのトランジスタＴｐを含むマスクＲＯＭ部を備えている。マスクＲＯＭ部は、データの書き込みが、紫外線又は電子ビームを半導体基板１におけるゲート電極４ａの近傍部分に照射されて励起された電荷をゲート絶縁膜３に蓄積して、トランジスタＴｐのしきい値を変化させることにより行なわれる。【選択図】      図１
2006294869.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域の上に形成され、電荷蓄積機能を持つゲート絶縁膜と該ゲート絶縁膜の上に形成されたゲート電極と前記半導体領域における前記ゲート電極の側方にそれぞれ形成されたソース領域及びドレイン領域とを有する少なくとも１つのトランジスタを含むマスクＲＯＭ部を備え、
前記マスクＲＯＭ部は、データの書き込みが、紫外線又は電子ビームを前記半導体領域における前記ゲート電極の近傍部分に照射されて励起された電荷を前記ゲート絶縁膜に蓄積して、前記トランジスタのしきい値を変化させることにより行なわれることを特徴とする半導体装置。
【請求項２】
前記紫外線又は電子ビームは、前記ソース領域及びドレイン領域のうちの少なくとも一方に照射されており、
前記励起された電荷は、前記ゲート絶縁膜における前記紫外線又は電子ビームが照射された前記半導体領域と対向する部分に局所的に蓄積されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記マスクＲＯＭ部は、前記紫外線又は電子ビームが、前記ドレイン領域に照射された第１のトランジスタと、前記ソース領域に照射された第２のトランジスタと、前記ドレイン領域及びソース領域に照射された第３のトランジスタとを含むことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記ゲート絶縁膜は窒化膜を含むことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記ゲート絶縁膜は、酸化膜の間に窒化膜を挟んでなるＯＮＯ膜であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記データが書き込まれた前記マスクＲＯＭ部の上に形成され、紫外線を遮る紫外線遮光膜をさらに備えていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記マスクＲＯＭ部の上に形成され、前記データが書き込まれる前記トランジスタの上方に開口部を有する紫外線を遮る紫外線遮光膜をさらに備え、
前記データの書き込みは、前記紫外線遮光膜の開口部を通して前記紫外線を照射することにより行なわれることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項８】
前記紫外線遮光膜の開口部は、前記ソース領域及びドレイン領域のうちの少なくとも一方の上側に形成されており、
前記励起された電荷は、前記ゲート絶縁膜における前記紫外線が照射された前記半導体領域と対向する部分に局所的に蓄積されることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記紫外線遮光膜の開口部は、前記ドレイン領域の上側部分を開口する第１の開口部と、前記ソース領域の上側部分を開口する第２の開口部と、前記ドレイン領域及びソース領域の上側部分を開口する第３の開口部とからなることを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記マスクＲＯＭ部は、前記データを書き込まないトランジスタを含み、
前記紫外線遮光膜は、前記データを書き込まないトランジスタにおける前記ソース領域及びドレイン領域の上側部分並びに前記ゲート電極の上面及び両側面と対向して形成されていることを特徴とする請求項７〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記紫外線遮光膜は、窒化膜、アモルファスシリコン膜又はポリシリコン膜であることを特徴とする請求項６〜１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記半導体領域上に形成され、電荷蓄積機能を持つゲート絶縁膜を有する不揮発性メモリ素子をさらに備え、
前記不揮発性メモリ素子におけるゲート絶縁膜と前記マスクＲＯＭ部における前記トランジスタのゲート絶縁膜とは、同一の構成であることを特徴とする請求項１〜１１のいずれか１項に記載の半導体装置。
【請求項１３】
マスクＲＯＭ部を有する半導体装置の製造方法であって、
半導体領域の上の前記マスクＲＯＭ部に、第１の酸化膜、窒化膜及び第２の酸化膜を順次形成してゲート絶縁膜を形成する工程と、
前記第２の酸化膜の上にゲート電極を形成することにより、トランジスタを形成する工程と、
前記ゲート電極の近傍部分と対向する部分に開口部を持つマスクを通して、前記半導体領域に紫外線を照射する工程と、
前記紫外線の照射により前記半導体領域に励起された電荷を前記ゲート絶縁膜に蓄積して、前記トランジスタのしきい値を変化させることにより、前記トランジスタにデータを書き込む工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項１４】
マスクＲＯＭ部を有する半導体装置の製造方法であって、
半導体領域の上の前記マスクＲＯＭ部に、第１の酸化膜、窒化膜及び第２の酸化膜を順に形成してゲート絶縁膜を形成する工程と、
前記第２の酸化膜の上にゲート電極を形成することにより、トランジスタを形成する工程と、
前記半導体領域における前記ゲート電極の近傍部分に電子ビームを選択的に照射する工程と、
前記電子ビームの照射により前記半導体領域に励起された電荷を前記ゲート絶縁膜に蓄積して、前記トランジスタのしきい値を変化させることにより、前記トランジスタにデータを書き込む工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項１５】
前記トランジスタにデータを書き込む工程よりも後に、
前記マスクＲＯＭ部の上に該マスクＲＯＭ部を覆い紫外線を遮る紫外線遮光膜を形成する工程をさらに備えていることを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
【請求項１６】
マスクＲＯＭ部を有する半導体装置の製造方法であって、
半導体領域の上の前記マスクＲＯＭ部に、第１の酸化膜、窒化膜及び第２の酸化膜を順次形成してゲート絶縁膜を形成する工程と、
前記第２の酸化膜の上にゲート電極を形成することにより、トランジスタを形成する工程と、
前記トランジスタの上における前記ゲート電極の近傍部分の上側に開口部を持ち紫外線を遮る紫外線遮光膜を形成する工程と、
前記紫外線遮光膜をマスクとして、前記半導体領域に紫外線を照射する工程と、
前記紫外線の照射により前記半導体領域に励起された電荷を前記ゲート絶縁膜に蓄積して、前記トランジスタのしきい値を変化させることにより、前記トランジスタにデータを書き込む工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項１７】
前記トランジスタを形成する工程と前記紫外線遮光膜を形成する工程との間に、
前記半導体領域の上に前記ゲート電極を覆うように絶縁膜を形成する工程をさらに備え、
前記絶縁膜を形成する工程において、前記絶縁膜の膜厚は前記ゲート電極の厚さよりも小さく形成し、
前記紫外線遮光膜は、前記マスクＲＯＭ部における前記紫外線を照射しないトランジスタのソース領域及びドレイン領域の上側部分並びに前記ゲート電極の上面及び両側面と対向するように形成することを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記半導体領域上に形成され、電荷蓄積機能を持つゲート絶縁膜を有する不揮発性メモリ素子部をさらに備え、
前記不揮発性メモリ素子部におけるゲート絶縁膜と前記マスクＲＯＭ部におけるトランジスタのゲート絶縁膜とを同時に形成する工程をさらに備えていることを特徴とする請求項１３〜１７のいずれか１項に記載の半導体装置の製造方法。
【請求項１９】
前記ゲート絶縁膜は、酸化膜の間に窒化膜を挟んでなるＯＮＯ膜であることを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２０】
半導体領域上に形成され、電荷蓄積機能を持つゲート絶縁膜と該ゲート絶縁膜上に形成されたゲート電極とを有するトランジスタを含むマスクＲＯＭを備えた半導体装置のデータ書き込み方法であって、
前記半導体領域における前記ゲート電極の近傍部分に紫外線又は電子ビームを照射する工程と、
前記紫外線又は電子ビームの照射により前記半導体領域に励起された電荷を前記ゲート絶縁膜に蓄積して、前記トランジスタのしきい値を変化させることにより、前記トランジスタにデータを書き込む工程とを備えていることを特徴とする半導体装置のデータ書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製造時に所定のデータを書き込むマスクＲＯＭ（masked Read Only Memory）を含む半導体装置、その製造方法及びそのデータ書き込み方法に関する。
【背景技術】
【０００２】
従来、メモリセル部となるトランジスタのしきい値電圧を変更することによりデータを書き込むマスクＲＯＭは、そのしきい値電圧の変更を、ゲート電極の下側に位置するチャンネル領域に不純物イオンをイオン注入により導入して、チャンネル領域の不純物濃度を変えることにより行なっている。
【０００３】
一般に、ＲＯＭデータを書き込むイオン注入は、ゲート電極及びソース・ドレイン領域の形成から配線工程の前までに行なう方法（以下、アフターゲート法と称する。）と、配線工程以降に行なう方法（以下、アフターメタル法と称する。）とがある。
【０００４】
デバイス特性に対するプロセスマージンにおいては、高温の熱処理を行なえるアフターゲート法が有利であり、ＴＡＴ（Turnaround Timeと呼ばれる、ユーザがプログラムデータを提示してから製品が納入されるまでの期間）の観点からは、データの書き込みをより後工程で行なうアフターメタル法が有利である。
【０００５】
以下、アフターゲート法及びアフターメタル法によるマスクＲＯＭの製造方法を示す（例えば、特許文献１を参照。）。
【０００６】
図１９にアフターゲート法によるマスクＲＯＭの製造方法を示す。
【０００７】
まず、半導体基板１１の上部に素子分離用フィールド酸化膜（図示せず）を形成し、その後、図１９（ａ）に示すように、半導体基板１１の主面上にゲート酸化膜１３及びポリシリコンからなる導電層１４を形成する。
【０００８】
次に、図１９（ｂ）に示すように、リソグラフィ及びドライエッチにより、導電層１４に対して選択的にエッチングを行なって、導電層１４からゲート電極１４ａを形成する。続いて、ゲート電極１４ａをマスクとしたイオン注入により、半導体基板１１におけるゲート電極１４ａの両側方にソース・ドレイン領域１２を形成する。
【０００９】
次に、図１９（ｃ）に示すように、リソグラフィにより、半導体基板１１の上に、ＲＯＭデータの書き込み用であって、ゲート電極１４ａ及びその近傍部分の上側に開口部を有するレジストパターン１５を形成し、形成したレジストパターン１５をマスクとしてイオン注入を行なうことにより、半導体基板１１におけるゲート電極１４ａの直下に位置するチャネル領域１６に不純物イオンを導入する。この不純物イオンの導入によってトランジスタのしきい値電圧を変化させることにより、ＲＯＭデータの書き込みを行なう。これ以降は、通常の半導体装置と同様に製造し、ＲＯＭデータの書き込みから２週間程度で出荷される。
【００１０】
続いて、図２０にアフターメタル法によるマスクＲＯＭの製造方法を示す。
【００１１】
まず、半導体基板１１の上部に素子分離用フィールド酸化膜（図示せず）を形成し、その後、図２０（ａ）に示すように、半導体基板の主面上にゲート酸化膜１３及びポリシリコンからなる導電層１４を形成する。
【００１２】
次に、図２０（ｂ）に示すように、リソグラフィ及びドライエッチにより、導電層１４に対して選択的にエッチングを行なって、導電層１４からゲート電極１４ａを形成する。続いて、ゲート電極１４ａをマスクとしたイオン注入により、半導体基板１１におけるゲート電極１４ａの両側方にソース・ドレイン領域１２を形成する。
【００１３】
次に、図２０（ｃ）に示すように、半導体基板１１の上に、ゲート酸化膜１３及びゲート電極１４ａを覆う絶縁膜１８を堆積し、堆積した絶縁膜１８にコンタクトプラグ（図示せず）を選択的に形成する。続いて、絶縁膜１８の上に、バリアメタルである高融点金属２１とＡｌ系合金２２とを順次成膜した後、成膜した高融点金属２１とＡｌ系合金２２とにエッチングによりパターニングを行なって配線を形成する。
【００１４】
次に、図２０（ｄ）に示すように、リソグラフィにより、絶縁膜１８の上に、ＲＯＭデータの書き込み用であって、ゲート電極１４ａ及びその近傍部分の上側に開口部を有するレジストパターン１５を形成し、形成したレジストパターン１５をマスクとしてイオン注入を行なうことにより、半導体基板１１におけるゲート電極１４ａの直下に位置するチャネル領域１６に不純物イオンを導入する。この不純物イオンの導入によってトランジスタのしきい値電圧を変化させることにより、ＲＯＭデータの書き込みを行なう。これ以降は、通常の半導体装置と同様に製造し、ＲＯＭデータの書き込みから１週間程度で出荷される。
【特許文献１】特開平６−１５１７７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、前記従来のアフターゲート法及びアフターメタル法は共に、ゲート電極１４ａ及びソース・ドレイン領域１２を形成した後に、ＲＯＭデータを書き込むためのイオン注入を行なうため、ゲート絶縁膜１３及びソース・ドレイン領域１２におけるゲート電極１４ａの近傍部分に結晶欠陥が生じる。このイオン注入により生じた結晶欠陥の回復やＲＯＭデータとして注入されたイオンの活性化が充分に行なわれない場合は、ゲート酸化膜１３を介したリーク電流が増大したり、ソース・ドレイン領域１２における拡散抵抗が高抵抗化して接合特性が劣化したりする。また、トランジスタのしきい値電圧が低下する等のデバイス特性が劣化する。
【００１６】
より詳細には、アフターゲート法の場合は、比較的に高温の熱処理が可能であり、上記の問題を低減させることは可能ではあるが、短納期化の要求には十分に応えることができない。これに対し、アフターメタル法の場合は、アフターゲート法と比べて短納期化が可能ではあるものの、配線にＡｌ系合金２２を用いていることから、高温の熱処理を充分に行なえないため、ＲＯＭデータの書き込み用イオンの注入により生じる結晶欠陥の回復やＲＯＭデータとして注入されたイオンの活性化が充分ではなく、デバイス特性上の問題が生じる。
【００１７】
本発明は、前記従来の問題に鑑み、デバイス特性を劣化させることなく、短納期化が可能なマスクＲＯＭを含む半導体装置を得られるようにすることを目的とする。
【課題を解決するための手段】
【００１８】
前記の目的を達成するため、本発明は、半導体装置及びその製造方法を、ＲＯＭデータの書き込みにイオン注入法を用いる代わりに、紫外線又は電子ビームを照射する構成とする。
【００１９】
具体的に、本発明に係る半導体装置は、半導体領域の上に形成され、電荷蓄積機能を持つゲート絶縁膜と該ゲート絶縁膜の上に形成されたゲート電極と半導体領域におけるゲート電極の側方にそれぞれ形成されたソース領域及びドレイン領域とを有する少なくとも１つのトランジスタを含むマスクＲＯＭ部を備え、マスクＲＯＭ部は、データの書き込みが、紫外線又は電子ビームを半導体領域におけるゲート電極の近傍部分に照射されて励起された電荷をゲート絶縁膜に蓄積して、トランジスタのしきい値を変化させることにより行なわれることを特徴とする。
【００２０】
本発明の半導体装置によると、マスクＲＯＭ部に対するデータの書き込みを、紫外線又は電子ビームを半導体領域におけるゲート電極の近傍部分に照射することによって行なう。その結果、紫外線又は電子ビームが照射されて励起された電荷がゲート絶縁膜に蓄積されて、トランジスタのしきい値が変化することによりデータが書き込まれる。これにより、メモリセルトランジスタを構成するゲート絶縁膜及びソース・ドレイン領域におけるゲート電極近傍部分に結晶欠陥が生じることがなくなるので、デバイス特性が劣化することがない。その上、ＲＯＭデータ用の書き込みイオンを活性化するための高温の熱処理が不要となり、製造工程の後期にデータの書き込みを行なえるので、短納期化が可能となる。
【００２１】
本発明の半導体装置において、紫外線又は電子ビームは、ソース領域及びドレイン領域のうちの少なくとも一方に照射されており、励起された電荷は、ゲート絶縁膜における紫外線又は電子ビームが照射された半導体領域と対向する部分に局所的に蓄積されることが好ましい。
【００２２】
本発明の半導体装置において、マスクＲＯＭ部は、紫外線又は電子ビームが、ドレイン領域に照射された第１のトランジスタと、ソース領域に照射された第２のトランジスタと、ドレイン領域及びソース領域に照射された第３のトランジスタとを含むことが好ましい。
【００２３】
本発明の半導体装置において、ゲート絶縁膜は窒化膜を含むことが好ましい。
【００２４】
この場合に、ゲート絶縁膜は、酸化膜の間に窒化膜を挟んでなるＯＮＯ膜であることが好ましい。
【００２５】
本発明の半導体装置は、データが書き込まれたマスクＲＯＭ部の上に形成され、紫外線を遮る紫外線遮光膜をさらに備えていることが好ましい。
【００２６】
また、本発明の半導体装置は、マスクＲＯＭ部の上に形成され、データが書き込まれるトランジスタの上方に開口部を有する紫外線を遮る紫外線遮光膜をさらに備え、データの書き込みは、紫外線遮光膜の開口部を通して紫外線を照射することにより行なわれることが好ましい。
【００２７】
この場合に、紫外線遮光膜の開口部は、ソース領域及びドレイン領域のうちの少なくとも一方の上側に形成されており、励起された電荷は、ゲート絶縁膜における紫外線が照射された半導体領域と対向する部分に局所的に蓄積されることが好ましい。
【００２８】
また、この場合に、紫外線遮光膜の開口部は、ドレイン領域の上側部分を開口する第１の開口部と、ソース領域の上側部分を開口する第２の開口部と、ドレイン領域及びソース領域の上側部分を開口する第３の開口部とからなることが好ましい。
【００２９】
紫外線遮光膜を設けた場合に、マスクＲＯＭ部は、データを書き込まないトランジスタを含み、紫外線遮光膜は、データを書き込まないトランジスタにおけるソース領域及びドレイン領域の上側部分並びにゲート電極上面及び両側面と対向して形成されていることが好ましい。
【００３０】
また、紫外線遮光膜は、窒化膜、アモルファスシリコン膜又はポリシリコン膜であることが好ましい。
【００３１】
本発明の半導体装置は、半導体領域上に形成され、電荷蓄積機能を持つゲート絶縁膜を有する不揮発性メモリ素子をさらに備え、不揮発性メモリ素子におけるゲート絶縁膜とマスクＲＯＭ部におけるトランジスタのゲート絶縁膜とは、同一の構成であることが好ましい。
【００３２】
本発明に係る第１の半導体装置の製造方法は、マスクＲＯＭ部を有する半導体装置の製造方法を対象とし、半導体領域の上のマスクＲＯＭ部に、第１の酸化膜、窒化膜及び第２の酸化膜を順次形成してゲート絶縁膜を形成する工程と、第２の酸化膜の上にゲート電極を形成することにより、トランジスタを形成する工程と、ゲート電極の近傍部分と対向する部分に開口部を持つマスクを通して、半導体領域に紫外線を照射する工程と、紫外線の照射により半導体領域に励起された電荷をゲート絶縁膜に蓄積して、トランジスタのしきい値を変化させることにより、トランジスタにデータを書き込む工程とを備えていることを特徴とする。
【００３３】
第１の半導体装置の製造方法によると、マスクＲＯＭ部に対するデータの書き込みを、半導体領域におけるゲート電極の近傍部分に紫外線を選択的に照射することによって行なう。その結果、紫外線が照射されて励起された電荷がゲート絶縁膜に蓄積されて、トランジスタのしきい値が変化することによりデータが書き込まれる。これにより、ゲート絶縁膜及びソース・ドレイン領域におけるゲート電極近傍部分に結晶欠陥が生じることがなくなる。その上、ＲＯＭデータ用の書き込みイオンを活性化するための高温の熱処理が不要となり、製造工程の後期にデータの書き込みを行なえるので、短納期化が可能となる。
【００３４】
本発明に係る第２の半導体装置の製造方法は、マスクＲＯＭ部を有する半導体装置の製造方法を対象とし、半導体領域の上のマスクＲＯＭ部に、第１の酸化膜、窒化膜及び第２の酸化膜を順に形成してゲート絶縁膜を形成する工程と、第２の酸化膜の上にゲート電極を形成することにより、トランジスタを形成する工程と、半導体領域におけるゲート電極の近傍部分に電子ビームを選択的に照射する工程と、電子ビームの照射により半導体領域に励起された電荷をゲート絶縁膜に蓄積して、トランジスタのしきい値を変化させることにより、トランジスタにデータを書き込む工程とを備えていることを特徴とする。
【００３５】
第２の半導体装置の製造方法によると、マスクＲＯＭ部に対するデータの書き込みを、半導体領域のゲート電極の近傍部分に電子ビームを選択的に照射することによって行なう。その結果、電子ビームが照射されて励起された電荷がゲート絶縁膜に蓄積されて、トランジスタのしきい値が変化することによりデータが書き込まれる。これにより、ゲート絶縁膜及びソース・ドレイン領域におけるゲート電極近傍部分に結晶欠陥が生じることがなくなる。その上、ＲＯＭデータ用の書き込みイオンを活性化するための高温の熱処理が不要となり、製造工程の後期にデータの書き込みを行なえるので、短納期化が可能となる。
【００３６】
第１又は第２の半導体装置の製造方法は、トランジスタにデータを書き込む工程よりも後に、マスクＲＯＭ部の上に該マスクＲＯＭ部を覆い紫外線を遮る紫外線遮光膜を形成する工程をさらに備えていることが好ましい。
【００３７】
本発明に係る第３の半導体装置の製造方法は、マスクＲＯＭ部を有する半導体装置の製造方法を対象とし、半導体領域の上のマスクＲＯＭ部に、第１の酸化膜、窒化膜及び第２の酸化膜を順次形成してゲート絶縁膜を形成する工程と、第２の酸化膜の上にゲート電極を形成することにより、トランジスタを形成する工程と、トランジスタの上におけるゲート電極の近傍部分の上側に開口部を持ち紫外線を遮る紫外線遮光膜を形成する工程と、紫外線遮光膜をマスクとして半導体領域に紫外線を照射する工程と、紫外線の照射により半導体領域に励起された電荷をゲート絶縁膜に蓄積して、トランジスタのしきい値を変化させることにより、トランジスタにデータを書き込む工程とを備えていることを特徴とする。
【００３８】
第３の半導体装置の製造方法によると、マスクＲＯＭ部に対するデータの書き込みを、紫外線遮光膜に設けた開口部を通して半導体領域のゲート電極の近傍部分に紫外線を選択的に照射することにより行なう。その結果、紫外線が照射されて励起された電荷がゲート絶縁膜に蓄積されて、トランジスタのしきい値が変化することによりデータが書き込まれる。これにより、ゲート絶縁膜及びソース・ドレイン領域におけるゲート電極近傍部分に結晶欠陥が生じることがなくなる。その上、ＲＯＭデータ用の書き込みイオンを活性化するための高温の熱処理が不要となり、製造工程の後期にデータの書き込みを行なえるので、短納期化が可能となる。
【００３９】
第３の半導体装置の製造方法は、トランジスタを形成する工程と紫外線遮光膜を形成する工程との間に、半導体領域の上にゲート電極を覆うように絶縁膜を形成する工程をさらに備え、絶縁膜を形成する工程において、絶縁膜の膜厚はゲート電極の厚さよりも小さく形成し、紫外線遮光膜は、マスクＲＯＭ部における紫外線を照射しないトランジスタのソース領域及びドレイン領域の上側部分並びにゲート電極の上面及び両側面と対向するように形成することが好ましい。
【００４０】
第１〜第３の半導体装置の製造方法は、半導体領域上に形成され、電荷蓄積機能を持つゲート絶縁膜を有する不揮発性メモリ素子部をさらに備え、不揮発性メモリ素子部におけるゲート絶縁膜とマスクＲＯＭ部におけるトランジスタのゲート絶縁膜とを同時に形成する工程をさらに備えていることが好ましい。
【００４１】
この場合に、ゲート絶縁膜は、酸化膜の間に窒化膜を挟んでなるＯＮＯ膜であることが好ましい。
【００４２】
本発明に係る半導体装置のデータ書き込み方法は、半導体領域上に形成され、電荷蓄積機能を持つゲート絶縁膜と該ゲート絶縁膜上に形成されたゲート電極とを有するトランジスタを含むマスクＲＯＭを備えた半導体装置のデータ書き込み方法を対象とし、半導体領域におけるゲート電極の近傍部分に紫外線又は電子ビームを照射する工程と、紫外線又は電子ビームの照射により半導体領域に励起された電荷をゲート絶縁膜に蓄積して、トランジスタのしきい値を変化させることにより、トランジスタにデータを書き込む工程とを備えていることを特徴とする。
【発明の効果】
【００４３】
本発明に係る半導体装置、その製造方法及びそのデータ書き込み方法によると、メモリセルトランジスタを構成するゲート絶縁膜及びソース・ドレイン領域におけるゲート電極近傍部分に結晶欠陥が生じることがなくなるため、デバイス特性が劣化することがない。その上、ＲＯＭデータ用の書き込みイオンを活性化するための高温の熱処理が不要となり、製造工程の後期にデータの書き込みを行なえるので、短納期化が可能となる。
【発明を実施するための最良の形態】
【００４４】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００４５】
図１は本発明の第１の実施形態に係る半導体装置の製造方法の一工程の断面構成を示している。
【００４６】
図１に示すように、例えばシリコン（Ｓｉ）からなる半導体基板１には、その上部に形成されたソース・ドレイン領域２と、半導体基板１の主面上に形成され、少なくともシリコン窒化膜を含むゲート絶縁膜３と、該ゲート絶縁膜３の上に形成されたゲート電極４ａとを有し、マスクＲＯＭのメモリセル部となるトランジスタが形成されている。半導体基板１の上には、ゲート絶縁膜３及びゲート電極４ａを覆うように、酸化シリコンからなる絶縁膜８が形成されている。
【００４７】
ここで、ＲＯＭデータの書き込み工程を説明する。ＲＯＭデータの書き込み対象でないトランジスタをＴｉとし、ＲＯＭデータの書き込み対象であるトランジスタをＴｐとすると、書き込み対象であるトランジスタＴｐにおけるゲート電極４ａ及びその近傍と対向する領域が開口されたＲＯＭデータ書き込み用フォトマスク５を用いて、トランジスタＴｉ及びトランジスタＴｐの上方から絶縁膜８を介して紫外線を照射する。これにより、所望のトランジスタＴｐにＲＯＭデータが選択的に書き込まれる。
【００４８】
以下、第１の実施形態に係るマスクＲＯＭを有する半導体装置の製造方法を図面に基づいて説明する。図２（ａ）〜図２（ｃ）は本実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【００４９】
まず、Ｐ型シリコンからなる半導体基板１の上部に素子分離用フィールド酸化膜（図示せず）を形成し、その後、図２（ａ）に示すように、半導体基板１の主面上に例えば熱酸化法により厚さが３ｎｍ〜１０ｎｍの第１のシリコン酸化膜３ｅと、化学的気相堆積（ＣＶＤ）法により厚さが５ｎｍ〜２０ｎｍのシリコン窒化膜３ｆと、熱酸化法により厚さが５ｎｍ〜２０ｎｍの第２のシリコン酸化３ｇとからなり、いわゆるＯＮＯ膜であるゲート絶縁膜３を形成する。続いて、ゲート絶縁膜３の上に、ＣＶＤ法により、厚さが１００ｎｍ〜２５０ｎｍのポリシリコンからなる導電層４を形成する。
【００５０】
次に、図２（ｂ）に示すように、リソグラフィ及び塩素ガスを主成分とするドライエッチにより、導電層４に対して選択的にエッチングを行なって、導電層４から、ゲート長が１００ｎｍ〜５００ｎｍのゲート電極４ａを形成する。
【００５１】
次に、図２（ｃ）に示すように、ゲート電極４ａをマスクとし、Ｎ型不純物である砒素（Ａｓ）イオンを、例えば加速エネルギーが４０ｋｅＶ〜６０ｋｅＶで、ドーズ量が２×１０15／ｃｍ2 〜５×１０15／ｃｍ2 程度でイオン注入することにより、半導体基板１におけるゲート電極４ａの両側方の部位にソース・ドレイン領域２を形成する。これにより、ゲート電極４ａ、ゲート絶縁膜３及びソース・ドレイン領域からなりメモリセル部となるトランジスタが形成される。なお、ソース・ドレイン領域２はゲート電極４ａを形成するよりも前に形成してもよい。続いて、ＣＶＤ法により、半導体基板１１の上に、ゲート酸化膜３及びゲート電極４ａを覆う絶縁膜８を０．７μｍ〜１．３μｍの厚さで形成する。その後、ゲート電極４ａ及びその近傍と対向する領域を開口するＲＯＭデータ書き込み用フォトマスク５を用いて、上方からソース・ドレイン領域２のゲート電極４ａ及びその近傍領域に絶縁膜８を介して紫外線を照射する。なお、トランジスタＴｉ及びＴｐはＰ型の半導体基板ではなく、Ｐ型ウェルに形成してもよい。
【００５２】
以後の工程は、通常の半導体製造プロセスによって製造し、マスクＲＯＭ部を有する半導体装置を完成する。
【００５３】
図１に示すように、ＲＯＭデータの書き込み対象であるトランジスタＴｐにおいて、半導体基板１のソース・ドレイン領域２におけるゲート電極４ａの近傍部分１ａで紫外線により励起された電子が、ゲート絶縁膜３を構成するシリコン窒化膜３ｆの符号３ａ部分（ゲート絶縁膜３におけるゲート電極４ａの側端部の下側部分）に局所的に捕獲される。この励起された電子のシリコン窒化膜３ｆへの捕獲により、トランジスタＴｐのしきい値電圧が書き込み対象でないトランジスタＴｉと比べて上昇するため、ＲＯＭデータの書き込みを行なえる。
【００５４】
従って、第１の実施形態によると、ＲＯＭ用データの書き込みによって、ゲート絶縁膜３及びソース・ドレイン領域２におけるゲート電極４ａの近傍部分に結晶欠陥が生じることがなくなるため、デバイス特性に劣化を生じない。
【００５５】
また、従来のように、ＲＯＭデータ書き込み用のイオン注入で生じる結晶欠陥の回復処理やＲＯＭデータ書き込み用のイオンの活性化処理が不要となり、すなわち高温の熱処理が不要となる。その結果、ＲＯＭデータの書き込み工程を一連の製造工程の後期に適用することが可能となるので、短納期化を図ることができる。
【００５６】
なお、第１の実施形態に係る半導体装置においては、ＲＯＭデータを書き込むトランジスタＴｐに、ＲＯＭデータを決定するしきい値電圧制御用の不純物イオンを注入しないことから、該トランジスタＴｐのチャネル領域の不純物濃度と、ＲＯＭデータを書き込まないトランジスタＴｉのチャネル領域の不純物濃度には濃度差が生じることがない。
【００５７】
さらに、本発明の特徴として、マスクＲＯＭを構成するトランジスタＴｉ及びＴｐには、ゲート絶縁膜３に電荷の蓄積が可能なＯＮＯ膜を用いている。
【００５８】
（第１の実施形態の第１変形例）
以下、本発明の第１の実施形態の第１変形例について図３を参照しながら説明する。
【００５９】
図３に示すように、第１変形例においては、ＲＯＭデータ書き込み用フォトマスクとして、書き込み対象のトランジスタＴｐにおけるソース・ドレイン領域２のうちの一方の領域、例えばゲート電極４ａのドレイン側端部の上方に開口部を持つフォトマスク５ｄを用いる。
【００６０】
このように形成されたフォトマスク５ｄを用いて紫外線を照射すると、半導体基板１のドレイン領域におけるゲート電極４ａ近傍部分１ｄで励起された電子が、ゲート絶縁膜３のゲート電極４ａ側端部ドレイン側の下側部分３ｄに局所的に捕獲される。
【００６１】
さらに、フォトマスク５ｄの開口部の幅寸法が、第１の実施形態のようにゲート電極４ａの両側端部と対向して開口する場合と比べて小さくなるため、互いに隣接するトランジスタへのフォトマスク５ｄのずれによる誤書き込みを防ぐための余裕度（マージン）を大きくすることができる。
【００６２】
なお、本変形例においては、トランジスタＴｐにおけるゲート絶縁膜３のゲート電極４ａ側端部ドレイン側の下側部分３ｄに電子を局所的に捕獲する場合を説明したが、逆に、ソース側を開口するフォトマスクを用いることにより、ゲート絶縁膜３のゲート電極４ａ側端部ソース側の下側部分に電子を局所的に捕獲してマスクＲＯＭのデータ書き込みを行なってもよい。
【００６３】
（第１の実施形態の第２変形例）
以下、本発明の第１の実施形態の第２変形例について図４を参照しながら説明する。
【００６４】
図４に示すように、第２変形例においては、ＲＯＭデータ書き込み用フォトマスク５ｗに３種類の開口部を設ける。
【００６５】
具体的には、フォトマスク５ｗにおいて、書き込み対象である第１のトランジスタＴｄの対向部分に対しては、ソース・ドレイン領域２のうちのドレイン側の上方に開口部を形成し、第２のトランジスタＴｓの対向部分に対しては、ソース・ドレイン領域２のうちのソース側の上方に開口部を形成し、第３のトランジスタＴｗの対向部分に対しては、ゲート電極４ａ及びその両側端部の上方に開口部を形成する。
【００６６】
このようなフォトマスク５ｗを用いて紫外線を照射すると、書き込み対象トランジスタＴｄにおいては、半導体基板１のドレイン領域におけるゲート電極４ａ近傍部分１ｄで励起された電子が、ゲート絶縁膜３のゲート電極４ａ側端部ドレイン側の下側部分３ｄに局所的に捕獲される。書き込み対象トランジスタＴｓにおいては、半導体基板１のソース領域におけるゲート電極４ａ近傍部分１ｓで励起された電子が、ゲート絶縁膜３のゲート電極４ａ側端部ソース側の下側部分３ｓに局所的に捕獲される。書き込み対象トランジスタＴｗにおいては、半導体基板１のドレイン領域におけるゲート電極４ａ近傍部分１ｄ及びソース領域におけるゲート電極４ａ近傍部分１ｓでそれぞれ励起された電子が、ゲート絶縁膜３におけるゲート電極４ａ側端部ドレイン側の下側部分３ｄ及びソース側の下側部分３ｓに局所的に捕獲される。従って、各トランジスタＴｄ、Ｔｓ及びＴｗのしきい値電圧がそれぞれ上昇することにより、ＲＯＭデータの書き込みを行なうことができる。
【００６７】
さらに、本変形例によると、ドレイン電圧をある電圧値以上（例えば、トランジスタの飽和領域のドレイン電圧）で読み出した場合は、トランジスタＴｄのようにドレイン側に蓄積された電荷はしきい値電圧にほとんど影響しなくなるため、ＲＯＭデータの読み出しを、通常の読み出し動作に加え、ソース・ドレイン領域２における通常時のソースをドレインに且つ通常時のドレインをソースとして読み出すことにより、１セル当たり４通りのしきい値状態を実現することができる。
【００６８】
このため、２ビット／セルのＲＯＭデータの書き込みを行なうことができるので、セル面積の縮小が可能である。
【００６９】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００７０】
図５は本発明の第２の実施形態に係る半導体装置の製造方法の一工程の断面構成を示している。図５において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００７１】
図５に示すように、第２の実施形態においては、ＲＯＭデータの書き込み対象であるトランジスタＴｐのソース・ドレイン領域２におけるゲート電極４ａの両側端部の近傍に、上方から電子ビームを照射する。これにより、所望のトランジスタＴｐにＲＯＭデータが選択的に書き込まれる。
【００７２】
以下、第２の実施形態に係るマスクＲＯＭを有する半導体装置の製造方法を図面に基づいて説明する。図６（ａ）〜図６（ｃ）は本実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【００７３】
まず、Ｐ型シリコンからなる半導体基板１の上部に素子分離用フィールド酸化膜（図示せず）を形成し、その後、図６（ａ）に示すように、半導体基板１の主面上に第１のシリコン酸化膜３ｅとシリコン窒化膜３ｆと第２のシリコン酸化３ｇとからなり、ＯＮＯ膜であるゲート絶縁膜３を形成する。続いて、ゲート絶縁膜３の上に、ＣＶＤ法によりポリシリコンからなる導電層４を形成する。
【００７４】
次に、図６（ｂ）に示すように、リソグラフィ及びドライエッチにより、導電層４に対して選択的にエッチングを行なって、導電層４からゲート電極４ａを形成する。
【００７５】
次に、図６（ｃ）に示すように、ゲート電極４ａをマスクとし、Ｎ型不純物である砒素（Ａｓ）イオン又はリン（Ｐ）イオンをイオン注入することにより、半導体基板１におけるゲート電極４ａの両側方の部位にソース・ドレイン領域２を形成する。これにより、メモリセル部となるトランジスタが形成される。なお、ソース・ドレイン領域２はゲート電極４ａを形成するよりも前に形成してもよい。続いて、ＣＶＤ法により、半導体基板１１の上に、ゲート酸化膜３及びゲート電極４ａを覆う絶縁膜８を形成する。その後、ソース・ドレイン領域２におけるゲート電極４ａの両側端部の近傍に、上方から電子ビームを照射する。
【００７６】
以後の工程は、通常の半導体製造プロセスによって製造し、マスクＲＯＭ部を有する半導体装置を完成する。
【００７７】
このように、ＲＯＭデータの書き込み対象であるトランジスタＴｐにおいて、半導体基板１のソース・ドレイン領域２におけるゲート電極４ａの近傍部分１ａで電子ビームにより励起された電子がゲート絶縁膜３を構成するシリコン窒化膜３ｆの符号３ａ部分（ゲート絶縁膜３のゲート電極４ａ側端部の下側部分）に局所的に捕獲される。この励起された電子のシリコン窒化膜３ｆへの捕獲により、トランジスタＴｐのしきい値電圧が書き込み対象でないトランジスタＴｉと比べて上昇するため、ＲＯＭデータの書き込みが行なえる。
【００７８】
従って、第２の実施形態によると、ＲＯＭ用データの書き込みによって、ゲート絶縁膜３及びソース・ドレイン領域２におけるゲート電極４ａの近傍部分に結晶欠陥が生じることがなくなるため、デバイス特性に劣化を生じない。
【００７９】
また、従来のように、ＲＯＭデータ書き込み用のイオン注入で生じる結晶欠陥の回復処理やＲＯＭデータ書き込み用のイオンの活性化処理が不要となり、すなわち高温の熱処理が不要となる。その結果、ＲＯＭデータの書き込み工程を一連の製造工程の後期に適用することが可能となるので、短納期化を図ることができる。
【００８０】
なお、第２の実施形態に係る半導体装置においても、ＲＯＭデータを書き込むトランジスタＴｐに、ＲＯＭデータを決定するしきい値電圧制御用の不純物イオンを注入しないことから、該トランジスタＴｐのチャネル領域の不純物濃度と、ＲＯＭデータを書き込まないトランジスタＴｉのチャネル領域の不純物濃度には濃度差が生じることがない。
【００８１】
（第２の実施形態の第１変形例）
以下、本発明の第２の実施形態の第１変形例について図７を参照しながら説明する。
【００８２】
図７に示すように、第１変形例においては、ＲＯＭデータ書き込み用フォトマスクとして、書き込み対象のトランジスタＴｐにおけるソース・ドレイン領域２のうちの一方の領域、例えばゲート電極４ａのドレイン側端部の近傍に電子ビームを選択的に照射する。
【００８３】
このようにすると、半導体基板１のドレイン領域におけるゲート電極４ａ近傍部分１ｄで励起された電子が、ゲート絶縁膜３のゲート電極４ａ側端部ドレイン側の下側部分３ｄに局所的に捕獲される。
【００８４】
さらに、電子ビームの照射領域をソース・ドレイン領域２のうちのドレインにのみ照射するため、電子ビーム照射装置におけるビームの照射位置とウエハとの基準位置の合わせずれによるトランジスタへの誤書き込みを防ぐための余裕度（マージン）が大きくなる。
【００８５】
なお、本変形例においては、トランジスタＴｐのゲート絶縁膜３のゲート電極４ａ側端部ドレイン側の下側部分３ｄに電子を局所的に捕獲する場合を説明したが、逆に、ゲート絶縁膜３におけるソース側部分に選択的に電子ビームを照射することにより、ゲート絶縁膜３のゲート電極４ａ側端部ソース側の下側部分に電子を局所的に捕獲してマスクＲＯＭのデータ書き込みを行なってもよい。
【００８６】
（第２実施形態の第２変形例）
以下、本発明の第２の実施形態の第２変形例について図８を参照しながら説明する。
【００８７】
図８に示すように、第２変形例においては、電子ビームを、書き込み対象である第１のトランジスタＴｄに対してはソース・ドレイン領域２におけるゲート電極４ａのドレイン側端部の近傍に選択的に照射し、第２のトランジスタＴｓに対してはソース・ドレイン領域２におけるゲート電極４ａのソース側端部の近傍に選択的に照射し、第３のトランジスタＴｗに対してはソース・ドレイン領域２におけるゲート電極４ａの両端部の近傍に選択的に照射する。
【００８８】
このようにそれぞれ選択的に電子ビームを照射することにより、書き込み対象トランジスタＴｄにおいては、半導体基板１のドレイン領域におけるゲート電極４ａ近傍部分１ｄで励起された電子がゲート絶縁膜３のゲート電極４ａ側端部ドレイン側の下側部分３ｄに局所的に捕獲される。書き込み対象トランジスタＴｓにおいては、半導体基板１のソース領域におけるゲート電極４ａ近傍部分１ｓで励起された電子がゲート絶縁膜３のソース側部分３ｓに局所的に捕獲される。書き込み対象トランジスタＴｗにおいては、半導体基板１のドレイン領域におけるゲート電極４ａ近傍部分１ｄ及びソース領域におけるゲート電極４ａ近傍部分１ｓでそれぞれ励起された電子がゲート絶縁膜３のゲート電極４ａ側端部ドレイン側の下側部分３ｄ及びソース側の下側部分３ｓにそれぞれ局所的に捕獲される。従って、各トランジスタＴｄ、Ｔｓ及びＴｗのしきい値電圧がそれぞれ上昇することにより、ＲＯＭデータの書き込みを行なうことができる。
【００８９】
さらに、本変形例によると、ドレイン電圧をある電圧値以上（例えば、トランジスタの飽和領域のドレイン電圧）で読み出した場合は、トランジスタＴｄのようにドレイン側に蓄積された電荷はしきい値電圧にほとんど影響しなくなるため、ＲＯＭデータの読み出しを、通常の読み出し動作に加え、ソース・ドレイン領域２における通常時のソースをドレインに且つ通常時のドレインをソースとして読み出すことにより、１セル当たり４通りのしきい値状態を実現することができる。
【００９０】
このため、２ビット／セルのＲＯＭデータの書き込みを行なうことができるので、セル面積の縮小が可能である。
【００９１】
（第２の実施形態の第３変形例）
以下、本発明の第２の実施形態の第３変形例について図９を参照しながら説明する。
【００９２】
図９に示すように、第３変形例においては、ＲＯＭデータの書き込み工程が終了した後に、絶縁膜８の上に、例えばＣＶＤ法により、アモルファスシリコン、窒化シリコン又はポリシリコンからなり、膜厚が５０ｎｍ〜１５０ｎｍの紫外線遮光膜９を形成する。
【００９３】
このように、ＲＯＭデータの書き込みを終えた後に、絶縁膜８の上に紫外線を遮る紫外線遮光膜９を形成すると、該絶縁膜８の上に配線層を形成する工程で生じる紫外線等によるＲＯＭデータの誤書き込みを防止することができる。
【００９４】
なお、第３変形例は、第２の実施形態に限られず、第１の実施形態及びその各変形例に対しても適用することができる。
【００９５】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００９６】
図１０は本発明の第３の実施形態に係る半導体装置の製造方法の一工程の断面構成を示している。図１０において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００９７】
図５に示すように、第３の実施形態においては、ＲＯＭデータの書き込み対象であるトランジスタＴｐに対するデータ書き込み用の紫外線をマスクするフォトマスク５に代えて、絶縁膜８の上に形成され、トランジスタＴｐにのみ開口部９ａを持つ絶縁性の紫外線遮光膜９を用いる。ここで、紫外線遮光膜９は膜厚が５０ｎｍ〜１５０ｎｍのアモルファスシリコン、窒化シリコン又はポリシリコンからなり、ゲート電極４ａとソース・ドレイン領域２におけるゲート電極４ａ及びその両側端部近傍とを含む領域に開口部９ａを有している。この紫外線遮光膜９に設けた開口部９ａを通して、紫外線が半導体基板１に選択的に照射されることにより、所望のトランジスタＴｐにＲＯＭデータが書き込まれる。
【００９８】
以下、第３の実施形態に係るマスクＲＯＭを有する半導体装置の製造方法を図面に基づいて説明する。図１１（ａ）〜図１１（ｄ）は本実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【００９９】
まず、Ｐ型シリコンからなる半導体基板１の上部に素子分離用フィールド酸化膜（図示せず）を形成し、その後、図１１（ａ）に示すように、半導体基板１の主面上に第１のシリコン酸化膜３ｅとシリコン窒化膜３ｆと第２のシリコン酸化３ｇとからなり、ＯＮＯ膜であるゲート絶縁膜３を形成する。続いて、ゲート絶縁膜３の上に、ＣＶＤ法によりポリシリコンからなる導電層４を形成する。
【０１００】
次に、図１１（ｂ）に示すように、リソグラフィ及びドライエッチにより、導電層４に対して選択的にエッチングを行なって、導電層４からゲート電極４ａを形成する。
【０１０１】
次に、図１１（ｃ）に示すように、ゲート電極４ａをマスクとし、Ｎ型不純物である砒素（Ａｓ）イオン又はリン（Ｐ）イオンをイオン注入することにより、半導体基板１におけるゲート電極４ａの両側方の部位にソース・ドレイン領域２を形成する。これにより、メモリセル部となるトランジスタが形成される。なお、ソース・ドレイン領域２はゲート電極４ａを形成するよりも前に形成してもよい。続いて、ＣＶＤ法により、半導体基板１１の上に、ゲート酸化膜３及びゲート電極４ａを覆う絶縁膜８を形成する。その後、ＣＶＤ法により、アモルファスシリコン、窒化シリコン又はポリシリコンからなり、膜厚が５０ｎｍ〜１５０ｎｍの紫外線遮光膜９を形成する。
【０１０２】
次に、図１１（ｄ）に示すように、リソグラフィ及びドライエッチにより、紫外線遮光膜９におけるゲート電極４ａ及びその両側端部近傍の上側に開口部９ａを形成する。ここで、紫外線遮光膜９がアモルファスシリコン又はポリシリコンからなる場合には、エッチングガスには塩素又は臭化水素を含むガスを用い、窒化シリコンからなる場合には、エッチングガスにはフッ化炭素を含むガスを用いる。その後、紫外線遮光膜９をマスクとして、上方からソース・ドレイン領域２のゲート電極４ａの近傍領域に絶縁膜８を介して紫外線を照射する。
【０１０３】
以後の工程は、通常の半導体製造プロセスによって製造し、マスクＲＯＭ部を有する半導体装置を完成する。
【０１０４】
なお、本実施形態においては、図１１（ｄ）に示すＲＯＭデータ書き込み用の紫外線照射工程を省略することも可能である。紫外線照射工程を省略した場合には、紫外線遮光膜９を形成した後の配線工程において生じる紫外線により、紫外線遮光膜９に設けた開口部９ａから自己整合的にＲＯＭデータが書き込まれる。
【０１０５】
また、この配線形成時に生じる紫外線が書き込み対称でないトランジスタＴｉに照射されても、開口部９ａを持たない紫外線遮光膜９によって紫外線が遮光されるため、トランジスタＴｉへのＲＯＭデータの誤書き込みを防止することができる。
【０１０６】
図１０に示すように、ＲＯＭデータの書き込み対象であるトランジスタＴｐにおいて、半導体基板１のソース・ドレイン領域２におけるゲート電極４ａの近傍部分１ａで紫外線により励起された電子が、ゲート絶縁膜３を構成するシリコン窒化膜３ｆの符号３ａ部分（ゲート絶縁膜３のゲート電極４ａ側端部の下側部分）に局所的に捕獲される。この励起された電子のシリコン窒化膜３ｆへの捕獲により、トランジスタＴｐのしきい値電圧が書き込み対象でないトランジスタＴｉと比べて上昇するため、ＲＯＭデータの書き込みが行なえる。
【０１０７】
従って、第３の実施形態によると、ＲＯＭ用データの書き込みによって、ゲート絶縁膜３及びソース・ドレイン領域２におけるゲート電極４ａの近傍部分に結晶欠陥が生じることがなくなるため、デバイス特性に劣化を生じない。
【０１０８】
また、従来のように、ＲＯＭデータ書き込み用のイオン注入で生じる結晶欠陥の回復処理やＲＯＭデータ書き込み用のイオンの活性化処理が不要となり、すなわち高温の熱処理が不要となる。その結果、ＲＯＭデータの書き込み工程を一連の製造工程の後期に適用することが可能となるので、短納期化を図ることができる。
【０１０９】
（第３の実施形態の第１変形例）
以下、本発明の第３の実施形態の第１変形例について図１２を参照しながら説明する。
【０１１０】
図１２に示すように、第１変形例は、紫外線遮光膜９に設けるＲＯＭデータ書き込み用の開口部９ｄを、書き込み対象のトランジスタＴｐにおけるソース・ドレイン領域２のうちの一方の領域、例えばゲート電極４ａのドレイン側端部の上方に設けている。
【０１１１】
この開口部９ｄを持つ紫外線遮光膜９を用いて紫外線を照射すると、半導体基板１のドレイン領域におけるゲート電極４ａ近傍部分１ｄで励起された電子が、ゲート絶縁膜３のゲート電極４ａ側端部ドレイン側の下側部分３ｄに局所的に捕獲される。
【０１１２】
なお、本変形例においても、ＲＯＭデータ書き込み用の紫外線照射工程を省略して、配線工程で生じる紫外線により、開口部９ｄが形成された紫外線遮光膜９を用いて自己整合的にデータ書き込みを行なってもよい。
【０１１３】
また、紫外線遮光膜９を設けたことにより、書き込み対象でないトランジスタＴｉは、配線の加工時に生じる紫外線によるＲＯＭデータの誤書き込みが防止される。
【０１１４】
さらに、紫外線遮光膜９の開口部９ｄの幅寸法が、第３の実施形態のようにゲート電極４ａの両側端部にまで開口する場合と比べて小さくなるため、開口部９ｄの開口位置のずれによる誤書き込みを防ぐための余裕度（マージン）を大きくすることができる。
【０１１５】
なお、本変形例においては、トランジスタＴｐにおけるゲート絶縁膜３のゲート電極４ａ側端部ドレイン側の下側部分３ｄに電子を局所的に捕獲する場合を説明したが、逆に、ソース側を開口する紫外線遮光膜９を用いることにより、ゲート絶縁膜３のゲート電極４ａ側端部ソース側の下側部分に電子を局所的に捕獲してマスクＲＯＭのデータ書き込みを行なうこともできる。
【０１１６】
（第３の実施形態の第２変形例）
以下、本発明の第３の実施形態の第２変形例について図１３を参照しながら説明する。
【０１１７】
図１３に示すように、第２変形例においては、紫外線遮光膜９に３種類の開口部９ｄ、９ｓ及び９ｗを設ける。
【０１１８】
具体的には、紫外線遮光膜９において、書き込み対象である第１のトランジスタＴｄの上方部分に対しては、ソース・ドレイン領域２のうちのドレイン側の上方に第１の開口部９ｄを形成し、第２のトランジスタＴｓの上方部分に対しては、ソース・ドレイン領域２のうちのソース側の上方に第２の開口部９ｓを形成し、第３のトランジスタＴｗの上方部分に対しては、ソース・ドレイン領域２の両方の上方に第３の開口部９ｗを形成する。
【０１１９】
このように、３種類の開口部９ｄ、９ｓ及び９ｗを有する紫外線遮光膜９を介して紫外線を照射すると、書き込み対象トランジスタＴｄにおいては、半導体基板１のドレイン領域におけるゲート電極４ａ近傍部分１ｄで励起された電子が、ゲート絶縁膜３のゲート電極４ａ側端部ドレイン側の下側部分３ｄに局所的に捕獲される。書き込み対象トランジスタＴｓにおいては、半導体基板１のソース領域におけるゲート電極４ａ近傍部分１ｓで励起された電子が、ゲート絶縁膜３のソース側部分３ｓに局所的に捕獲される。書き込み対象トランジスタＴｗにおいては、半導体基板１のドレイン領域におけるゲート電極４ａ近傍部分１ｄ及びソース領域におけるゲート電極４ａ近傍部分１ｓでそれぞれ励起された電子が、ゲート絶縁膜３のゲート電極４ａ側端部ドレイン側の下側部分３ｄ及びソース側の下側部分３ｓにそれぞれ局所的に捕獲される。従って、各トランジスタＴｄ、Ｔｓ及びＴｗのしきい値電圧がそれぞれ上昇することにより、ＲＯＭデータの書き込みを行なうことができる。
【０１２０】
さらに、本変形例によると、ドレイン電圧をある電圧値以上（例えば、トランジスタの飽和領域のドレイン電圧）で読み出した場合は、トランジスタＴｄのようにドレイン側に蓄積された電荷はしきい値電圧にほとんど影響しなくなるため、ＲＯＭデータの読み出しを、通常の読み出し動作に加え、ソース・ドレイン領域２における通常時のソースをドレインに且つ通常時のドレインをソースとして読み出すことにより、１セル当たり４通りのしきい値状態を実現することができる。
【０１２１】
このため、２ビット／セルのＲＯＭデータの書き込みを行なうことができるので、セル面積の縮小が可能である。
【０１２２】
なお、本変形例においても、ＲＯＭデータ書き込み用の紫外線照射工程を省略して、配線工程で生じる紫外線により、各開口部９ｄ、９ｓ及び９ｗが形成された紫外線遮光膜９を用いて自己整合的にデータの書き込みを行なってもよい。
【０１２３】
また、紫外線遮光膜９を設けたことにより、書き込み対象でないトランジスタＴｉは、配線の加工時に生じる紫外線によるＲＯＭデータの誤書き込みが防止される。
【０１２４】
（第３の実施形態の第３変形例）
以下、本発明の第３の実施形態の第３変形例について図１４を参照しながら説明する。
【０１２５】
図１４に示すように、第３変形例においては、各トランジスタＴｉ及びＴｐを覆うと共に紫外線遮光膜９が形成される絶縁膜８の膜厚をゲート電極４ａの厚さよりも小さくする。すなわち、絶縁膜８がゲート電極４ａにおける上面及び側面に沿った状態で、該ゲート電極４ａの断面形状がほぼ維持されるように絶縁膜８を成膜する。このようにすると、紫外線遮光膜９がゲート電極４ａの上面だけでなく該ゲート電極４ａの側面をも覆うため、書き込み対象でないトランジスタＴｉに対して、ゲート電極４ａの側面に対して斜めに入射したり、周囲から反射したりして入射される紫外線による誤書き込みを防止することができる。
【０１２６】
なお、本変形例においても、ＲＯＭデータ書き込み用の紫外線照射工程を省略して、配線工程で生じる紫外線により、開口部９ａが形成された紫外線遮光膜９を用いて自己整合的にデータ書き込みを行なってもよい。
【０１２７】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【０１２８】
図１５は本発明の第４の実施形態に係る半導体装置の断面構成を示している。図１５において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【０１２９】
図１５に示すように、第４の実施形態は、半導体装置におけるメモリ領域が、ＭＯＮＯＳ型不揮発性メモリ領域Ａ１とマスクＲＯＭ領域Ａ２とから構成され、ＭＯＮＯＳ型不揮発性メモリ領域Ａ１におけるゲート絶縁膜３とマスクＲＯＭ領域Ａ２におけるゲート絶縁膜３とが同一の膜構成を採る。ここで、ＭＯＮＯＳ型とは、ゲート絶縁膜として窒化膜を酸化膜で挟んだＯＮＯ膜を用いる電界効果型素子をいい、ＭＯＮＯＳ型不揮発性メモリ素子とは、窒化膜（シリコン窒化膜）に電荷を電気的に蓄積可能な不揮発性メモリ素子をいう。
【０１３０】
以下、上記のように構成された半導体装置の製造方法を図面に基づいて説明する。図１６（ａ）〜図１６（ｄ）は本実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【０１３１】
まず、Ｐ型シリコンからなる半導体基板１の上部に素子分離用フィールド酸化膜（図示せず）を形成し、その後、図１６（ａ）に示すように、半導体基板１におけるＭＯＮＯＳ型不揮発性メモリ領域Ａ１及びマスクＲＯＭ領域Ａ２の上に、第１のシリコン酸化膜３ｅとシリコン窒化膜３ｆと第２のシリコン酸化３ｇとからなり、ＯＮＯ膜であるゲート絶縁膜３を形成する。続いて、ゲート絶縁膜３の上に、ＣＶＤ法によりポリシリコンからなる導電層４を形成する。
【０１３２】
次に、図１６（ｂ）に示すように、リソグラフィ及びドライエッチにより、導電層４に対して選択的にエッチングを行なって、導電層４からゲート電極４ａを形成する。
【０１３３】
次に、図１６（ｃ）に示すように、ゲート電極４ａをマスクとし、Ｎ型不純物イオンをイオン注入することにより、半導体基板１におけるゲート電極４ａの両側方の部位にソース・ドレイン領域２を形成する。これにより、ＭＯＮＯＳ型不揮発性メモリ領域Ａ１及びマスクＲＯＭ領域Ａ２に、それぞれメモリセル部となるトランジスタが形成される。続いて、ＣＶＤ法により、半導体基板１１の上に、ゲート酸化膜３及びゲート電極４ａを覆う絶縁膜８を形成する。その後、マスクＲＯＭ領域Ａ２に含まれるトランジスタのゲート電極４ａ及びその近傍と対向する領域を開口したＲＯＭデータ書き込み用フォトマスク５を用いて、上方からソース・ドレイン領域２のゲート電極４ａ及びその近傍領域に絶縁膜８を介して紫外線を照射する。
【０１３４】
次に、図１６（ｄ）に示すように、絶縁膜８の上のＭＯＮＯＳ型不揮発性メモリ領域Ａ１及びマスクＲＯＭ領域Ａ２を含む領域に、例えばＣＶＤ法により、アモルファスシリコン等からなる紫外線遮光膜９を形成する。
【０１３５】
以後の工程は、通常の半導体製造プロセスによって製造し、半導体装置を完成する。
【０１３６】
このように、第４の実施形態によると、本発明の第１の実施形態における効果と同様の効果を得られると共に、ＭＯＮＯＳ型不揮発性メモリ部とマスクＲＯＭ部とを１つの基板上に形成することができる。
【０１３７】
（第４の実施形態の第１変形例）
以下、本発明の第４の実施形態の第１変形例について図１７を参照しながら説明する。
【０１３８】
図１７に示すように、第１変形例においては、マスクＲＯＭ領域Ａ２に含まれるＲＯＭデータの書き込み対象であるトランジスタに対して、電子ビームを選択的に照射する。
【０１３９】
従って、第１変形例によると、本発明の第２の実施形態における効果と同様の効果を得られると共に、ＭＯＮＯＳ型不揮発性メモリ部とマスクＲＯＭ部とを１つの基板上に形成することができる。
【０１４０】
（第４の実施形態の第２変形例）
以下、本発明の第４の実施形態の第２変形例について図１８を参照しながら説明する。
【０１４１】
図１８に示すように、第２変形例においては、マスクＲＯＭ領域Ａ２に含まれるＲＯＭデータの書き込み対象であるトランジスタに対して、フォトマスク５を用いる代わりに、開口部９ａを有する紫外線遮光膜９を介して紫外線を照射する。
【０１４２】
従って、第２変形例によると、本発明の第３の実施形態における効果と同様の効果を得られると共に、ＭＯＮＯＳ型不揮発性メモリ部とマスクＲＯＭ部とを１つの基板上に形成することができる。
【産業上の利用可能性】
【０１４３】
本発明に係る半導体装置、その製造方法及びデータ書き込み方法は、メモリセルトランジスタを構成するゲート絶縁膜及びソース・ドレイン領域におけるゲート電極近傍部分に結晶欠陥が生じることがなくなり、デバイス特性が劣化することがなく、その上、データ書き込み用のイオンを活性化するための高温の熱処理が不要となって、製造工程の後期にデータの書き込みを行なえるので短納期化が可能となるという効果を有し、マスクＲＯＭを含む半導体装置、さらには、ＭＯＮＯＳ型不揮発性メモリ部とマスクＲＯＭ部とを混載する半導体装置等に有用である。
【図面の簡単な説明】
【０１４４】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図２】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図３】本発明の第１の実施形態の第１変形例に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図４】本発明の第１の実施形態の第２変形例に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図５】本発明の第２の実施形態に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図６】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図７】本発明の第２の実施形態の第１変形例に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図８】本発明の第２の実施形態の第２変形例に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図９】本発明の第２の実施形態の第３変形例に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図１０】本発明の第３の実施形態に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図１１】（ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１２】本発明の第３の実施形態の第１変形例に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図１３】本発明の第３の実施形態の第２変形例に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図１４】本発明の第３の実施形態の第３変形例に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図１５】本発明の第４の実施形態に係る半導体装置を示す構成断面図である。
【図１６】（ａ）〜（ｄ）は本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１７】本発明の第４の実施形態の第１変形例に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図１８】本発明の第４の実施形態の第２変形例に係る半導体装置の製造方法の一工程を示す構成断面図である。
【図１９】従来例に係るマスクＲＯＭを有する半導体装置の製造方法（アフターゲート法）を示す工程順の構成断面図である。
【図２０】他の従来例に係るマスクＲＯＭを有する半導体装置の製造方法（アフターメタル法）を示す工程順の構成断面図である。
【符号の説明】
【０１４５】
１      半導体基板
１ａ    ソース・ドレイン領域におけるゲート電極近傍部分
１ｄ    ドレイン領域におけるゲート電極近傍部分
１ｓ    ソース領域におけるゲート電極近傍部分
２      ソース・ドレイン領域
３      ゲート絶縁膜
３ｅ    第１のシリコン酸化膜
３ｆ    シリコン窒化膜
３ｇ    第２のシリコン酸化膜
３ａ    ゲート絶縁膜のゲート電極側端部の下側部分
３ｄ    ゲート絶縁膜のゲート電極側端部ドレイン側の下側部分
３ｓ    ゲート絶縁膜のゲート電極側端部ソース側の下側部分
４      導電層
４ａ    ゲート電極
５      ＲＯＭデータ書き込み用フォトマスク
５ｄ    ＲＯＭデータ書き込み用フォトマスク
５ｗ    ＲＯＭデータ書き込み用フォトマスク
８      絶縁膜
９      紫外線遮光膜
９ａ    開口部
９ｄ    第１の開口部
９ｓ    第２の開口部
９ｗ    第３の開口部
Ａ１    ＭＯＮＯＳ型不揮発性メモリ領域
Ａ２    マスクＲＯＭ領域
Ｔｐ、Ｔｄ、Ｔｓ、Ｔｗ  書き込み対象トランジスタ
Ｔｉ    非書き込み対象トランジスタ
【図１】
2006294869.tif 000003
【図２】
2006294869.tif 000004
【図３】
2006294869.tif 000005
【図４】
2006294869.tif 000006
【図５】
2006294869.tif 000007
【図６】
2006294869.tif 000008
【図７】
2006294869.tif 000009
【図８】
2006294869.tif 000010
【図９】
2006294869.tif 000011
【図１０】
2006294869.tif 000012
【図１１】
2006294869.tif 000013
【図１２】
2006294869.tif 000014
【図１３】
2006294869.tif 000015
【図１４】
2006294869.tif 000016
【図１５】
2006294869.tif 000017
【図１６】
2006294869.tif 000018
【図１７】
2006294869.tif 000019
【図１８】
2006294869.tif 000020
【図１９】
2006294869.tif 000021
【図２０】
2006294869.tif 000022