(57)【要約】トランジスタ回路は、ゲート端子と第１および第２の導通端子とを有するトランジスタと、トランジスタ回路のＡＣ入力信号をゲートバイアス電圧に変換し、ゲートバイアス電圧をトランジスタのゲート端子に印加するように構成された第１の回路と、トランジスタ回路のＡＣ入力信号を制御電圧に変換するように構成された第２の回路と、制御電圧に応答してトランジスタの第１の導通端子に第１の電圧を印加するように構成されたスイッチング回路と、を備える。
2019528647.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ回路であって、
ゲート端子と第１および第２の導通端子とを有するトランジスタと、
前記トランジスタ回路のＡＣ入力信号をゲートバイアス電圧に変換し、前記ゲートバイアス電圧を前記トランジスタのゲート端子に印加するように構成された第１の回路と、
前記トランジスタ回路のＡＣ入力信号を制御電圧に変換するように構成された第２の回路と、
前記制御電圧に応答して前記トランジスタの第１の導通端子に第１の電圧を印加するように構成されたスイッチング回路と、を備えるトランジスタ回路。
【請求項２】
前記第１および第２の回路と前記スイッチング回路とは、
前記トランジスタの第１の導通端子に前記第１の電圧が印加される前に、前記トランジスタのゲート端子に前記ゲートバイアス電圧を印加するように構成される、請求項１に記載のトランジスタ回路。
【請求項３】
前記トランジスタは、デプレッションモードトランジスタを含む、請求項１に記載のトランジスタ回路。
【請求項４】
前記ゲートバイアス電圧は負であり、前記第１の電圧は正である、請求項３に記載のトランジスタ回路。
【請求項５】
前記第１の回路は、ＲＦカプラと、整流器と、電圧レギュレータとを含む、請求項４に記載のトランジスタ回路。
【請求項６】
前記整流器は、ダイオード整流器を含む、請求項５に記載のトランジスタ回路。
【請求項７】
前記整流器は、ハーフブリッジ整流器を含む、請求項５に記載のトランジスタ回路。
【請求項８】
前記整流器は、フルブリッジ整流器を含む、請求項５に記載のトランジスタ回路。
【請求項９】
前記電圧レギュレータは、ツェナーダイオードを含む、請求項５に記載のトランジスタ回路。
【請求項１０】
前記ＲＦカプラは、方向性カプラを含む、請求項５に記載のトランジスタ回路。
【請求項１１】
前記第２の回路は、ＲＦカプラと整流器とを含む、請求項５に記載のトランジスタ回路。
【請求項１２】
前記トランジスタは、窒化ガリウムデプレッションモードパワートランジスタを含む、請求項５に記載のトランジスタ回路。
【請求項１３】
ゲート端子と第１および第２の導通端子とを有するトランジスタを動作させるための方法であって、
ＡＣ入力信号をゲートバイアス電圧に変換し、前記ゲートバイアス電圧を前記トランジスタのゲート端子に印加すること、
前記ＡＣ入力信号を制御電圧に変換すること、
前記制御電圧に応答して、前記トランジスタの第１の導通端子に第１の電圧を印加すること、を備える方法。
【請求項１４】
前記第１の電圧が前記トランジスタの第１の導通端子に印加される前に、前記ゲートバイアス電圧は、前記トランジスタのゲート端子に印加される、請求項１３に記載の方法。
【請求項１５】
前記トランジスタは、窒化ガリウムデプレッションモードパワートランジスタを含み、
前記トランジスタのゲート端子に印加されるゲートバイアス電圧は負であり、前記トランジスタの第１の導通端子に印加される第１の電圧は負である、請求項１４に記載の方法。
【請求項１６】
トランジスタ回路であって、
ゲート端子と、ドレイン端子と、ソース端子とを有するデプレッションモードＲＦパワートランジスタと、
入力ＲＦ信号をゲートバイアス電圧に変換し、前記ゲートバイアス電圧を前記トランジスタのゲート端子に印加するように構成された第１の回路と、
ＲＦ入力信号を制御電圧に変換するように構成された第２の回路と、
前記制御電圧に応答して、前記トランジスタのドレイン端子にドレイン電圧を印加するように構成されたスイッチング回路と、を備え、
前記第１および第２の回路とスイッチング回路とは、
前記トランジスタのドレイン端子に前記ドレイン電圧が印加される前に、前記トランジスタのゲート端子に前記ゲートバイアス電圧を印加するように構成される、トランジスタ回路。
【請求項１７】
前記ゲートバイアス電圧は負であり、前記ドレイン電圧は正である、請求項１７に記載のトランジスタ回路。
【請求項１８】
前記第１の回路は、ＲＦカプラと、整流器と、電圧レギュレータとを含む、請求項１７に記載のトランジスタ回路。
【請求項１９】
前記第２の回路は、ＲＦカプラと整流器とを含む、請求項１８に記載のトランジスタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
開示された技術は、トランジスタの自己バイアスに関し、より詳細には、デプレッションモード窒化ガリウムパワートランジスタの自己バイアスに関する。
【背景技術】
【０００２】
窒化ガリウムトランジスタは、高温および高電圧で動作可能であるので、高周波電力増幅器に用いられている。ハイパワー窒化ガリウムトランジスタは、典型的にはデプレッションモードトランジスタ（depletion mode transistors）デバイスであり、通常、ゼロのゲート・ソース間電圧である。ゲート・ソース間電圧がゼロのときにドレイン・ソース間に電圧が印加されると、デバイスに大きな破壊的な電流が流れる可能性がある。したがって、ドレイン電圧が印加されたときの電流の流れを制限するために、ドレイン・ソース間電圧が印加される前に負のゲートバイアス電圧がトランジスタに印加される。このことは、デプレッションモードトランジスタを動作させるために用いられる複数の電圧のシーケンスを意味する。典型的なデプレッションモードトランジスタ回路には、ドレイン供給電圧、負のゲートバイアス電圧、およびゲートバイアス、ドレイン供給電圧、もしくはその両方を有効または無効にするトリガー信号が供給される。ＲＦ入力信号がトランジスタのゲートに供給され、増幅されたＲＦ出力信号が回路の出力で取得される。
【０００３】
負のゲートバイアス電圧は通常、正の供給電圧を負のゲートバイアス電圧に変換するためにＤＣ−ＤＣコンバータの使用を必要とする。ＤＣ−ＤＣコンバータは、追加のコストと追加の回路面積を伴う。さらに、ＤＣ−ＤＣコンバータは不要なＲＦノイズを生成する可能性があり、このことは送信機および受信機システムで問題となる。また、システム内に負の電圧源が存在する場合、電圧源からトランジスタのゲートまでラインを引き回す必要があるため、システムはノイズの影響を受けやすい。
【０００４】
デプレッションモードトランジスタの他の不利な点は、ゲート電圧およびドレイン電圧のシーケンスの必要性である。ドレイン電圧が印加される前に、負電圧がゲートに存在しなければならない。デプレッションモードトランジスタのチャネルは、フローティングで完全にオープンになっているかまたは接地されており、この状態でのドレイン電圧の印加は、デバイスに恒久的な損傷を与える可能性がある。
【０００５】
したがって、改良されたトランジスタバイアス回路が必要とされている。
【発明の概要】
【０００６】
開示された技術は、ＲＦ入力信号のようなＡＣ入力信号を用いてゲートバイアス電圧を生成しかつトランジスタにドレイン電圧を印加する回路を提供する。開示された技術は、ゲートのための別個の電源またはＤＣ−ＤＣコンバータの必要性を排除する。ゲートバイアス電圧の生成およびドレイン電圧の切り替えが入力信号に基づいているので、ゲートバイアス電圧およびドレイン電圧のシーケンスは、回路の時定数を選択することによって達成され得る。
【０００７】
実施形態に従ったトランジスタ回路は、ゲート端子と第１および第２の導通端子とを有するトランジスタと、トランジスタ回路のＡＣ入力信号をゲートバイアス電圧に変換し、ゲートバイアス電圧をトランジスタのゲート端子に印加するように構成された第１の回路と、トランジスタ回路のＡＣ入力信号を制御電圧に変換するように構成された第２の回路と、制御電圧に応答してトランジスタの第１の導通端子に第１の電圧を印加するように構成されたスイッチング回路と、を備える。
【０００８】
幾つかの実施形態では、第１および第２の回路とスイッチング回路とは、トランジスタの第１の導通端子に第１の電圧が印加される前に、トランジスタのゲート端子にゲートバイアス電圧を印加するように構成される。
【０００９】
幾つかの実施形態では、トランジスタは、デプレッションモードトランジスタを含む。
幾つかの実施形態では、トランジスタは、窒化ガリウムデプレッションモードパワートランジスタを含む。
【００１０】
幾つかの実施形態では、ゲートバイアス電圧は負であり、第１の電圧は正のドレイン電圧である。
幾つかの実施形態では、第１の回路は、ＲＦカプラと、整流器と、電圧レギュレータとを含む。
【００１１】
幾つかの実施形態では、第２の回路は、ＲＦカプラと整流器とを含む。
実施形態に従った方法は、ゲート端子と第１および第２の導通端子とを有するトランジスタを動作させるために提供される。
【００１２】
方法は、ＡＣ入力信号をゲートバイアス電圧に変換し、ゲートバイアス電圧をトランジスタのゲート端子に印加すること、ＡＣ入力信号を制御電圧に変換すること、制御電圧に応答して、トランジスタの第１の導通端子に第１の電圧を印加すること、を備える。
【００１３】
実施形態に従ったトランジスタ回路は、ゲート端子と、ドレイン端子と、ソース端子とを有するデプレッションモードＲＦパワートランジスタと、入力ＲＦ信号をゲートバイアス電圧に変換し、ゲートバイアス電圧をトランジスタのゲート端子に印加するように構成された第１の回路と、ＲＦ入力信号を制御電圧に変換するように構成された第２の回路と、制御電圧に応答して、トランジスタのドレイン端子にドレイン電圧を印加するように構成されたスイッチング回路と、を備え、第１および第２の回路とスイッチング回路とは、トランジスタのドレイン端子にドレイン電圧が印加される前に、トランジスタのゲート端子にゲートバイアス電圧を印加するように構成される。
【図面の簡単な説明】
【００１４】
【図１】実施形態に従ったトランジスタ回路の概略ブロック図である。
【図２】ゲートバイアス電圧とドレイン電圧のシーケンスを示すタイミング図である。
【図３】実施形態に従ったトランジスタ回路の概略図である。
【図４】実施形態に従った第１の電圧変換回路の概略図である。
【図５】実施形態に従った第２の電圧変換回路およびスイッチング回路の概略図である。
【図６】更なる実施形態に従ったトランジスタ回路の概略ブロック図である。
【発明を実施するための形態】
【００１５】
開示された技術は、参照により本明細書に組み込まれている添付の図面を参照して理解することができる。
図１には、実施形態に従ったトランジスタ回路１０の概略ブロック図が示されている。
【００１６】
トランジスタ回路１０は、ＤＣ阻止コンデンサ（DC blocking capacitor）２２を介してＲＦ入力信号であるＡＣ入力信号を受け取り、ＤＣ阻止コンデンサ２４を介してＲＦ出力信号を供給するトランジスタ２０を含む。トランジスタ２０は、ゲート端子Ｇ、ドレイン端子Ｄおよびソース端子Ｓを含み、例えば、デプレッションモード（depletion mode）で動作する窒化ガリウムＲＦパワートランジスタ（gallium nitride RF power transistor）とすることができる。デプレッションモードトランジスタは、ドレイン電圧が印加された状態においてゼロのゲート・ソース間電圧で通常、オン状態であるトランジスタである。対照的に、エンハンスメントモードトランジスタは、ドレイン電圧が印加された状態においてゼロのゲート・ソース間電圧で通常、オフ状態である。トランジスタ２０は、窒化ガリウムトランジスタに限定されず、デプレッションモードトランジスタに限定されない。ドレイン端子およびソース端子は、第１および第２の導通端子と呼称され得る。
【００１７】
トランジスタ２０は、ゲート端子ＧでＲＦ入力信号を受け取り、ドレイン端子ＤでＲＦ出力信号を供給する。トランジスタ２０のソース端子Ｓは、グランド（ground）などの基準電圧に接続される。トランジスタ回路１０は、第１の電圧変換回路３０と、第２の電圧変換回路４０と、スイッチング回路（switching circuit）５０とをさらに含む。
【００１８】
第１の電圧変換回路３０は、トランジスタ回路１０のＲＦ入力に結合された入力と、トランジスタ２０のゲート端子Ｇに結合された出力とを有する。第１の電圧変換回路３０はＲＦ入力信号をサンプリングし、トランジスタ２０のゲート端子Ｇにゲートバイアス電圧を供給する。
【００１９】
第２の電圧変換回路４０は、トランジスタ回路１０のＲＦ入力に結合された入力と、スイッチング回路５０の制御入力に結合された出力とを有する。第２の電圧変換回路４０は、ＲＦ入力信号をサンプリングして制御電圧をスイッチング回路５０に供給する。
【００２０】
スイッチング回路５０は、供給電圧とトランジスタ２０のドレイン端子Ｄとの間に接続され、第２の電圧変換回路４０の出力から制御電圧を受け取る。制御電圧が非アクティブである場合、ＲＦ入力信号がないときにはスイッチング回路５０はオフにされ、供給電圧はトランジスタ２０のドレイン端子Ｄから遮断される。制御電圧がアクティブであるとき、ＲＦ入力信号が存在するときにスイッチング回路５０がオンにされ、供給電圧がトランジスタ２０のドレイン端子Ｄに印加される。
【００２１】
図１に示されるトランジスタ回路１０の動作は、ＲＦ入力信号の状態に依存する。ＲＦ入力信号がオフのとき、第１の電圧変換回路３０、第２の電圧変換回路４０、スイッチング回路４０、スイッチング回路５０は非活性化される。その結果、ゲート端子Ｇに印加されるゲートバイアス電圧はゼロであり、スイッチング回路５０はオフされ、供給電圧はトランジスタ２０のドレイン端子Ｄに印加されない。したがって、トランジスタ２０はオフ状態にある。
【００２２】
トランジスタ回路１０の動作は、図２を参照して説明される。図２では、ＲＦ入力信号１００、ゲートバイアス電圧１１０、およびドレイン電圧１２０が、時間の関数として描写されている。最初に、ＲＦ入力信号はゼロであり、ゲート端子Ｇに印加されるゲートバイアス電圧はゼロであり、ドレイン端子Ｄに印加されるドレイン電圧はゼロである。時刻Ｔ０において、ＲＦ入力信号が、トランジスタ回路１０の入力に印加される。時刻Ｔ０において、ゲートバイアス電圧は低下し始め、ドレイン端子Ｄに印加されるドレイン電圧はゼロボルトのままである。ゲートバイアス電圧は、後述するようにＲＦ入力信号のサンプリングに応答して低下する。時刻Ｔ１において、ゲートバイアス電圧は、トランジスタ２０をオフ状態または部分的にオフ状態にバイアスするのに十分な負の値「−ＶＧ」に達する。ドレイン端子Ｄに印加されるドレイン電圧は、時刻Ｔ１においてゼロに維持される。時刻Ｔ１よりも遅い時刻Ｔ２において、第２の電圧変換回路４０は、スイッチング回路５０に制御電圧を印加する。スイッチング回路５０は、制御電圧に応答して供給電圧をトランジスタ２０のドレイン端子Ｄに印加する。
【００２３】
図２は、ゲートバイアス電圧およびドレイン電圧のシーケンスを示している。時刻Ｔ２において、トランジスタ２０のドレイン端子Ｄにドレイン電圧１２０が印加される前に、時刻Ｔ１において、トランジスタ２０のゲート端子Ｇにゲートバイアス電圧１１０が印加される。したがって、ドレイン電圧１２０がドレイン端子に印加される前に、トランジスタ２０がオフされ、トランジスタ２０の損傷が防止される。ゲートバイアス電圧１１０の印加およびドレイン供給電圧１２０のスイッチングがどちらもＲＦ入力信号によって開始されるため、図２に示され上述されたシーケンスは、第１の電圧変換回路３０、第２の電圧変換回路４０および／またはスイッチング回路５０によって提供され得る。例えば、第２の電圧変換回路４０は、制御電圧がスイッチング回路５０に印加される前にゲートバイアス電圧がトランジスタ２０のゲート端子Ｇに印加されることを確実にするために第１の電圧変換回路３０の時定数よりも長い時定数を有している。時刻Ｔ１と時刻Ｔ２との間の遅延は、トランジスタ２０がオフ状態または部分的にオフ状態にバイアスされ、かつトランジスタ２０のドレイン端子Ｄへの供給電圧の印加によって損傷されないことを確実にするために十分である。
【００２４】
図２の例では、ゲートバイアス電圧は負であり、トランジスタ２０のドレイン端子Ｄに印加される供給電圧は正である。しかしながら、トランジスタのタイプおよび回路構成に応じて、ゲートバイアス電圧は正または負であり、ドレイン供給電圧は正または負であり得る。さらに、トランジスタ２０は、デプレッションモードトランジスタとして説明されている。しかしながら、トランジスタ回路１０は、エンハンスメントモードトランジスタで利用されてもよい。エンハンスメントモードトランジスタの場合、トランジスタに印加される電圧のシーケンスは必要ではないかもしれない。
【００２５】
図３には、図１のトランジスタ回路１０の一実施形態が示されている。図１および図３の同様の要素は同じ参照番号を有する。図３の実施形態では、トランジスタ２０はＲＦパワーＧａＮ（窒化ガリウム）ＨＥＭＴ（high electron mobility transistor: 高電子移動度トランジスタ）であり、デプレッションモードトランジスタである。負電圧生成器は図１の第１の電圧変換回路３０に対応し、正電圧生成器は図１の第２の電圧変換回路４０に対応する。
【００２６】
図３のトランジスタ回路１０は、ＤＣ阻止コンデンサ２２とトランジスタ２０のゲート端子Ｇとの間に結合された入力整合回路２１０と、トランジスタ２０のドレイン端子ＤとＤＣ阻止コンデンサ２４との間に結合された出力整合回路２２０とを含む。１／４波長バイアス線（A quarter wavelength bias line）２２２は、出力整合回路２２０とスイッチング回路５０との間に結合されている。コンデンサ２２４は、１／４波長バイアス線２２２とグランドとの間に結合されている。
【００２７】
図３の実施形態では、第１の電圧変換回路３０は、ＲＦカプラ（RF coupler）２３０、ダイオード２３２、抵抗２３４、コンデンサ２３６、抵抗２３８、およびゲート電圧レギュレータ２４０を含む。ＲＦカプラ２３０はＲＦ入力信号をサンプリングし、例えばストリップラインまたはマイクロストリップの方向性カプラとすることができる。ＲＦカプラ２３０は、ダイオード２３２を介してノード２４２に結合されている。ダイオード２３２は、サンプリングされたＲＦ入力信号の整流器として機能する。抵抗２３４およびコンデンサ２３６は、ノード２４２とグランドとの間に並列に接続されている。抵抗２３８は、入力整合回路２１０を介してノード２４２とトランジスタ２０のゲート端子Ｇとの間に結合されている。ゲート電圧レギュレータ２４０は、例えばツェナーダイオードとすることができ、ノード２４２とグランドとの間に結合される。
【００２８】
動作中、ＲＦカプラ２３０はＲＦ入力信号をサンプリングし、ダイオード２３２は、サンプリングされたＲＦ入力信号を整流する。整流されたＲＦ入力信号によってノード２４２には負電圧が生成される。抵抗２３４およびコンデンサ２３６は、整流された電圧の平滑化を実行し、ゲート電圧レギュレータ２４０は、ノード２４２に固定電圧を設定する。図３の実施形態では、ノード２４２の電圧は、抵抗２３８を介してゲート端子Ｇに結合されて、負のゲートバイアス電圧を提供する。
【００２９】
第２の電圧変換回路４０は、ＲＦカプラ２５０、ダイオード２５２、抵抗２５４、およびコンデンサ２５６を含む。ダイオード２５２は、ＲＦカプラ２５０とノード２５８との間に接続されている。ダイオード２５２は、サンプリングされたＲＦ入力信号の整流器として機能する。抵抗２５４およびコンデンサ２５６は、ノード２５８とグランドとの間に並列に接続されている。
【００３０】
動作中、ＲＦカプラ２５０は、ＲＦ入力信号をサンプリングし、ダイオード２５２は、サンプリングされたＲＦ入力信号を整流する。抵抗２５４およびコンデンサ２５６は、整流された電圧を平滑化してノード２５８に正の制御電圧を生成する。ノード２５８上の制御電圧は、スイッチング回路５０のスイッチング状態を制御するためにスイッチング回路５０に供給される。ノード２５８の制御電圧は、スイッチング回路５０をオンのスイッチング状態に活性化するのに十分な大きさを有する。
【００３１】
図３の実施形態では、スイッチング回路５０は、トランジスタ２７０、抵抗２７２、およびトランジスタ２７４を含む。図３の実施形態では、トランジスタ２７０はバイポーラトランジスタであり、トランジスタ２７４はＰ型ＭＯＳＦＥＴスイッチである。トランジスタ２７０は、第２の電圧変換回路４０から制御電圧を受け取るベースと、トランジスタ２７４のゲートに接続されたコレクタと、接地されたエミッタとを有する。抵抗２７２は、トランジスタ２７４のゲートとドレイン供給電圧との間に結合されている。トランジスタ２７４のドレインは、ドレイン供給電圧に結合され、トランジスタ２７４のソースは、バイアス線２２２および出力整合回路２２０を介してトランジスタ２０のドレイン端子Ｄに接続されている。
【００３２】
動作中、トランジスタ２７０のベースに供給される制御電圧は、ＲＦ入力信号がないときに接地され、トランジスタ２７４のゲートは、抵抗２７２によってドレイン供給電圧に引き上げられる（pulled）。その結果、トランジスタ２７４はオフになり、ドレイン供給電圧はドレイン端子Ｄに印加されない。ＲＦ入力信号が受け取られると、第２の電圧変換回路４０によってノード２５８に制御電圧が生成され、トランジスタ２７０がオンになる。トランジスタ２７４のゲートは接地され、トランジスタ２７４はオンされ、それによりドレイン供給電圧をトランジスタ２０のドレイン端子Ｄに印加する。
【００３３】
図２に関連して上述したように、ゲートバイアス電圧およびドレイン供給電圧は、ドレイン供給電圧がトランジスタ２０のドレイン端子Ｄに印加される前にゲートバイアス電圧がトランジスタ２０のゲートに印加されるように順序付けられる。図３の実施形態では、第１の電圧変換回路３０、第２の電圧変換回路４０、およびスイッチング回路５０の構成要素を適切に選択することによってシーケンスを達成することができる。特に、抵抗２３４とコンデンサ２３６は、第１の電圧変換回路３０の時定数を設定し、抵抗２５４とコンデンサ２５６は、第２の電圧変換回路４０の時定数を設定する。複数の電圧のシーケンスは、第１の電圧変換回路３０の時定数と第２の電圧変換回路４０の時定数との間の差に基づいてもよい。したがって、第１の電圧変換回路３０の時定数が第２の電圧変換回路４０の時定数よりも小さくなるように、抵抗およびコンデンサの値が選択され得る。図３の実施形態では、スイッチング回路５０は、第１の電圧変換回路３０および第２の電圧変換回路４０の時定数と比較して短い遅延を有すると仮定される。しかしながら、このことは限定ではなく、スイッチング回路５０は選択された遅延を有することができる。
【００３４】
図４には、実施形態に従った第１の電圧変換回路３０の一実装形態の概略図が示されている。図３および図４の同様の要素は同じ参照番号を有し、それらの説明は繰り返さない。
【００３５】
図４の実施態様は、図３の単一ダイオード２３２ではなく４つのダイオードのフルブリッジ整流器４１０を含む。フルブリッジ整流器４１０は、ブリッジ構成のダイオード４２０、４２２、４２４および４２６を含む。入力ＲＦ信号は、ＤＣ阻止コンデンサ４３０を介してダイオード４２０とダイオード４２２との間のノードに接続され、ダイオード４２４とダイオード４２６との間のノードは、コンデンサ４３２を介してグランドに接続される。ダイオード４２２とダイオード４２６との間のノードは接地されている。ダイオード４２０とダイオード４２４との間のノード（ノード２４２）は、抵抗２３４およびコンデンサ２３６に接続されている。抵抗４４０は、ノード２４２とゲート電圧レギュレータ２４０との間に接続され、コンデンサ４４２は、ゲート電圧レギュレータ２４０と並列に接続されている。図４の第１の電圧変換回路３０は、図３に関連して実質的に上述したように動作し、少なくとも部分的にフルブリッジ整流器４１０を使用することによって性能が向上する。
【００３６】
図５には、実施形態に従った第２の電圧変換回路４０およびスイッチング回路５０の一実装形態の概略図が示されている。図３および５の同様の要素は同じ参照番号を有し、それらの説明は繰り返さない。
【００３７】
図５の第２の電圧変換回路４０は、図３の単一のダイオード２５２の代わりに４つのダイオードのフルブリッジ整流器５１０を含む。フルブリッジ整流器５１０は、フルブリッジ構成で接続されたダイオード５２０、５２２、５２４および５２６を含む。ＲＦ入力は、ＤＣ阻止コンデンサ５３０を介してダイオード５２０とダイオード５２２との間のノードに結合されている。ダイオード５２４とダイオード５２６との間のノードは、コンデンサ５３２を介してグランドに接続されている。ダイオード５２２とダイオード５２６との間のノードは接地されている。ダイオード５２２とダイオード５２６との間のノード（ノード２５８）は、抵抗２５４およびコンデンサ２５６に接続されている。ノード２５８は、抵抗５４０を介してトランジスタ２７０のベースに接続され、抵抗５４２および５４４は、トランジスタ２７０のベースとグランドとの間に接続される。トランジスタ２７０のコレクタは、抵抗５４６を介してトランジスタ２７４のゲートに接続されている。コンデンサ５５０は、トランジスタ２７０のコレクタとグランドとの間に接続されている。図５の回路は、フルブリッジ整流器５１０を用いることによって少なくとも部分的に提供される改善された性能で、図３に関連して実質的に上述したように動作する。
【００３８】
図６には、さらなる実施形態に従ったトランジスタ回路１０の概略図が示されている。図１および図６の同様の要素は同じ参照番号を有し、それらの説明は繰り返さない。
図６の実施形態では、図１に示された第２の電圧変換回路がトリガー回路６１０に置き換えられている。トリガー回路６１０は、第１の電圧変換回路３０からトリガー入力を受け取り、ＲＦ入力信号を受け取らない。トリガー入力は、例えば、第１の電圧変換回路３０のノード２４２（図３）から取得される。トリガー入力は、第１の電圧変換回路３０によって検出されるようにＲＦ入力の存在を示す。トリガー回路６１０は、ゲートバイアス電圧に対して遅延した後に制御電圧をスイッチング回路５０に印加させる。トリガー回路６１０は、トランジスタ２０へのゲートバイアス電圧の印加に対してスイッチング回路５０への制御電圧の印加を遅らせるために、ＲＣ回路などの遅延回路を含み得る。他の実施形態では、スイッチング回路５０は、トランジスタ２０のドレインへの供給電圧の印加を遅延させるための遅延回路を含むことができ、および／またはトリガー入力自体は第１の電圧変換回路によって遅延させることができる。図６のトランジスタ回路１０は、図３に示されるＲＦカプラ２５０が必要とされないように単一のＲＦカプラを利用することができるという利点を有する。
【００３９】
開示された技術には様々な実施態様が含まれる。例えば、ＲＦカプラ２３０および２５０は、ストリップラインまたはマイクロストリップ、複数の変圧器（transfomer）、複数の抵抗、複数のコンデンサなどの方向性カプラとして具体化され得る。第１の電圧変換回路３０および第２の電圧変換回路４０内の複数のダイオード整流器は、単一のダイオードとして、２つのダイオードのハーフブリッジ整流器として、または４つのダイオードのフルブリッジ整流器として具体化され得る。それぞれの場合において、ＲＦ入力信号はサンプリングされ、整流され、平滑化される。ドレイン供給電圧を切り替えるトランジスタ２７４は、Ｎ型ＭＯＳＦＥＴ、ＮＰＮまたはＰＮＰバイポーラトランジスタ、ＧａＮ、ＧａＡｓスイッチングトランジスタなどの任意の種類のソリッドステート・スイッチ（solid state switch）とすることができる。上記したように、本明細書に開示されている自己バイアスは、電圧を適切に変化させることによってエンハンスメントモードデバイスに適用され得る。さらに、本明細書に記載されたトランジスタ回路は、ディスクリート部品、トランジスタ２０のパッケージ内の基板上のチップアンドワイヤ回路として具体化されるか、あるいはトランジスタ２０と同じダイ上に一体的に製造され得る。本明細書に記載されたトランジスタ回路は、例えばＲＦ送信機において利用され得る。しかしながら、このことは制限されない。さらに、キロヘルツから数十ギガヘルツの範囲であり得るＲＦ入力信号は、比較的狭帯域であり得る。繰り返すが、このことは制限されない。さらに、ＲＦ入力信号は、オフにされた場合を除いて、実質的に一定の電力レベルを有することができる。再び繰り返すが、ＲＦ入力信号レベルがゲートバイアス電圧および制御電圧を生成するのに十分である限り、このことは制限されない。このように本発明の幾つかの実施形態の幾つかの態様を説明してきたが、当業者には様々な変更、修正、および改良が容易に想到することを理解されたい。そのような変更、修正、および改良は、この開示の一部であることを意図しており、本発明の趣旨および範囲内にあることを意図している。したがって、前述の説明および図面は例示にすぎない。
【図１】
2019528647.tif 000003
【図２】
2019528647.tif 000004
【図３】
2019528647.tif 000005
【図４】
2019528647.tif 000006
【図５】
2019528647.tif 000007
【図６】
2019528647.tif 000008
【手続補正書】
【提出日】平成30年10月8日(2018.10.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トランジスタ回路であって、
ゲート端子と第１および第２の導通端子とを有するトランジスタと、
前記トランジスタ回路のＡＣ入力信号をゲートバイアス電圧に変換し、前記ゲートバイアス電圧を前記トランジスタのゲート端子に印加するように構成された第１の回路であって、ＲＦカプラと、整流器と、電圧レギュレータとを含む前記第１の回路と、
前記トランジスタ回路のＡＣ入力信号を制御電圧に変換するように構成された第２の回路と、
前記制御電圧に応答して前記トランジスタの第１の導通端子に第１の電圧を印加するように構成されたスイッチング回路と、を備え、
前記第１および第２の回路と前記スイッチング回路とは、
前記トランジスタの第１の導通端子に前記第１の電圧が印加される前に、前記トランジスタのゲート端子に前記ゲートバイアス電圧を印加するように構成される、トランジスタ回路。
【請求項２】
前記第２の回路は、前記第１の回路よりも長い時定数を有する、請求項１に記載のトランジスタ回路。
【請求項３】
前記トランジスタは、デプレッションモードトランジスタを含む、請求項１に記載のトランジスタ回路。
【請求項４】
前記ゲートバイアス電圧は負であり、前記第１の電圧は正である、請求項３に記載のトランジスタ回路。
【請求項５】
前記ＲＦカプラは、前記ＡＣ入力信号をサンプリングするように構成され、前記整流器は、サンプリングされた前記ＡＣ入力信号を整流するように構成され、前記電圧レギュレータは、固定出力電圧を提供するように構成される、請求項４に記載のトランジスタ回路。
【請求項６】
前記整流器は、ダイオード整流器を含む、請求項５に記載のトランジスタ回路。
【請求項７】
前記整流器は、ハーフブリッジ整流器を含む、請求項５に記載のトランジスタ回路。
【請求項８】
前記整流器は、フルブリッジ整流器を含む、請求項５に記載のトランジスタ回路。
【請求項９】
前記電圧レギュレータは、ツェナーダイオードを含む、請求項５に記載のトランジスタ回路。
【請求項１０】
前記ＲＦカプラは、方向性カプラを含む、請求項５に記載のトランジスタ回路。
【請求項１１】
前記第２の回路は、ＲＦカプラと整流器とを含む、請求項５に記載のトランジスタ回路。
【請求項１２】
前記トランジスタは、窒化ガリウムデプレッションモードパワートランジスタを含む、請求項５に記載のトランジスタ回路。
【請求項１３】
ゲート端子と第１および第２の導通端子とを有するトランジスタを動作させるための方法であって、
ＲＦカプラと、整流器と、電圧レギュレータとを含む第１の回路を用いて、ＡＣ入力信号をゲートバイアス電圧に変換し、前記ゲートバイアス電圧を前記トランジスタのゲート端子に印加すること、
前記ＡＣ入力信号を制御電圧に変換すること、
前記ゲートバイアス電圧を前記トランジスタのゲート端子に印加した後に、前記制御電圧に応答して、前記トランジスタの第１の導通端子に第１の電圧を印加すること、を備える方法。
【請求項１４】
前記ＡＣ入力信号を制御電圧に変換することは、
前記第１の回路よりも長い時定数を有する第２の回路を用いて前記ＡＣ入力信号を制御電圧に変換することを含む、請求項１３に記載の方法。
【請求項１５】
前記トランジスタは、窒化ガリウムデプレッションモードパワートランジスタを含み、
前記トランジスタのゲート端子に印加されるゲートバイアス電圧は負であり、前記トランジスタの第１の導通端子に印加される第１の電圧は負である、請求項１３に記載の方法。
【請求項１６】
トランジスタ回路であって、
ゲート端子と、ドレイン端子と、ソース端子とを有するデプレッションモードＲＦパワートランジスタと、
入力ＲＦ信号をゲートバイアス電圧に変換し、前記ゲートバイアス電圧を前記トランジスタのゲート端子に印加するように構成された第１の回路であって、ＲＦカプラと、整流器と、電圧レギュレータとを含む前記第１の回路と、
ＲＦ入力信号を制御電圧に変換するように構成された第２の回路と、
前記制御電圧に応答して、前記トランジスタのドレイン端子にドレイン電圧を印加するように構成されたスイッチング回路と、を備え、
前記第１および第２の回路とスイッチング回路とは、
前記トランジスタのドレイン端子に前記ドレイン電圧が印加される前に、前記トランジスタのゲート端子に前記ゲートバイアス電圧を印加するように構成される、トランジスタ回路。
【請求項１７】
前記ゲートバイアス電圧は負であり、前記ドレイン電圧は正である、請求項１６に記載のトランジスタ回路。
【請求項１８】
前記ＲＦカプラは、前記入力ＲＦ信号をサンプリングするように構成され、前記整流器は、サンプリングされた前記入力ＲＦ信号を整流するように構成され、前記電圧レギュレータは、固定出力電圧を供給するように構成される、請求項１６に記載のトランジスタ回路。
【請求項１９】
前記第２の回路は、ＲＦカプラと整流器とを含む、請求項１８に記載のトランジスタ回路。
【国際調査報告】
2019528647.tif 000009
2019528647.tif 000010
2019528647.tif 000011