【誤訳訂正書】
【提出日】平成19年4月11日(2007.4.11)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】特許請求の範囲
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】  データ記憶システムにおいて、
複数の記憶装置と、
前記記憶装置へのアクセスを提供するための少なくとも３つのノードであって、各ノードは、
入力／出力バスであって、前記記憶装置のうちの少なくとも１つの記憶装置へノードを結合するために動作可能なインタフェーススロットを備え、各記憶装置は、２つのノードに独立して結合される、入力／出力バスと、
前記入力／出力バスに結合し、前記ノードに汎用計算機能を付与するために動作可能であり、プロセッサとシステムメモリとを備えるコンピュータ‐メモリコンプレックスと、
前記入力／出力バスに結合し、ノード間のデータを転送するために動作可能なノードコントローラと、
前記ノードコントローラに結合し、ノード間のデータ転送用にデータをキャッシュするために動作可能なキャッシュメモリと、を有する少なくとも３つのノードと、
前記ノードを相互接続するために前記ノードのノードコントローラ間に結合される複数の主リンクであって、各ノードコントローラは、独立した前記主リンクによって他のすべてのノードコントローラに結合される、複数の主リンクと、
を有するシステム。
【請求項２】  前記コンピュータ‐メモリコンプレックスは、前記ノードを介してデータを転送するための入力／出力バスを管理する請求項１記載のデータ記憶システム。
【請求項３】  前記ノードを相互接続するための複数の他リンクをさらに有し、各ノードも、独立した前記他リンクによって他のすべてのノードに結合される請求項１記載のデータ記憶システム。
【請求項４】  ２つのそれぞれのノードのハートビート接続を前記他リンクがサポートする請求項３記載のデータ記憶システム。
【請求項５】  前記ノードコントローラは、１つのノードの前記キャッシュメモリにおいてバッファされる前記データを２つのそれぞれのノード間の前記主リンクで他のノードのキャッシュメモリに自動的ミラーリングする請求項１記載のデータ記憶システム。
【請求項６】  前記主リンクの制御は、前記ノードコントローラ間に配分される請求項１記載のデータ記憶システム。
【請求項７】  各ノードの入力／出力バスは、ホストデバイスへノードを結合するために動作可能な他のインタフェーススロットをさらに備える請求項１記載のデータ記憶システム。
【請求項８】  各ノードは、システムボードとして実施される請求項３記載のデータ記憶システム。
【請求項９】  前記システムボードは、前記主リンクおよび前記他リンクを含むバックプレーンによって接続される請求項８記載のデータ記憶システム。
【請求項１０】  前記入力／出力バスは、周辺構成部分インタフェースバスを有する請求項１記載のデータ記憶システム。
【請求項１１】  前記ノードコントローラは、前記周辺構成部分インタフェースバス上の周辺構成部分インタフェースデバイスとして接続される請求項１０記載のデータ記憶システム。
【請求項１２】  前記キャッシュメモリは、シンクロナスダイナミックランダムアクセスメモリを有する請求項１記載のデータ記憶システム。
【請求項１３】  前記ノードコントローラは、
前記キャッシュメモリおよび入力／出力バスのうちの１つからのデータ上の論理操作を実施し、前記論理操作の結果を前記主リンク、入力／出力バス、およびキャッシュメモリのうちの１つに送るための少なくとも１つの論理エンジンと、
前記キャッシュメモリとノードコントローラをインタフェースさせるためのメモリコントローラと、
を有する請求項１記載のデータ記憶システム。
【請求項１４】  データ記憶システムにおいて、
複数の記憶装置と、
前記記憶装置へのアクセスを提供するための少なくとも３つのシステムボードであって、各システムボードは、
周辺構成部分相互接続（ＰＣＩ）バスであって、前記記憶装置のうちの１つの記憶装置へシステムボードを結合するために動作可能なインタフェーススロットを備え、各記憶装置は、２つのシステムボードに独立して結合される、周辺構成部分相互接続（ＰＣＩ）バスと、
前記ＰＣＩバスに結合し、前記システムボードに汎用計算機能を付与するために動作可能であり、プロセッサとシステムメモリとを備えるコンピュータ‐メモリコンプレックスと、
前記ＰＣＩバスに結合し、ノード間のデータを転送するために動作可能なノードコントローラと、
前記ノードコントローラに結合し、システムボード間のデータ転送用にデータをキャッシュするために動作可能なキャッシュメモリと、を有する少なくとも３つのシステムボードと、
前記システムボードを相互接続するためのバックプレーンであって、前記バックプレーンは、前記システムボード間のデータ転送用の前記システムボードのノードコントローラ間に結合される複数の主リンクを備え、各ノードコントローラは、独立した前記主リンクによって他のすべてのノードコントローラに結合される、バックプレーンと、
を有するシステム。
【請求項１５】  各ノードコントローラは、アプリケーション指向の集積回路として実施される請求項１４記載のデータ記憶システム。
【請求項１６】  前記キャッシュメモリは、デュアルインラインメモリモジュールを有する請求項１４記載のデータ記憶システム。
【請求項１７】  複数の他リンクをさらに有し、各システムボードは、独立した前記他リンクによって他のシステムボードに結合される請求項１４記載のデータ記憶システム。
【請求項１８】  前記ノードコントローラは、ＲＡＩＤパリティを計算するために動作可能である請求項１または１４記載のデータ記憶システム。
【請求項１９】  前記データ記憶システムの記憶装置が適切に動作していない場合、前記ノードコントローラは、データを復元するために動作可能である請求項１または１４記載のデータ記憶システム。
【請求項２０】  前記ノードコントローラは、前記ノードを介して転送されるデータを有効にするためのチェックサム操作を実施するために動作可能である請求項１または１４記載のデータ記憶システム。
【請求項２１】  前記ノードコントローラは、全ＲＡＩＤストリップの書込みを加速するためにＸＯＲ操作を実施する論理エンジンをさらに有する請求項１または１４記載のデータ記憶システム。
【請求項２２】  前記ノードコントローラは、前記ノードを介してデータのピア・トゥ・ピア転送を実施するために動作可能である請求項１または１４記載のデータ記憶システム。
【請求項２３】  前記ノードを介して前記記憶装置にアクセスする複数のホストデバイスをさらに有し、各ホストデバイスは、ノードのうちの２つのノードに独立して結合される請求項７記載のデータ記憶システム。
【請求項２４】  前記システムボードを介して前記記憶装置にアクセスする複数のホストデバイスをさらに有し、
各システムボードの（ＰＣＩ）バスは、ホストデバイスへシステムボードを結合するために動作可能な他のインタフェーススロットをさらに備え、各ホストデバイスは、システムボードのうちの２つのシステムボードに独立して結合される請求項１４記載のデータ記憶システム。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００２
【訂正方法】変更
【訂正の内容】
【０００２】
【従来の技術】
コンピュータシステムに関連して、企業記憶アーキテクチャは多量のデータおよび情報の大量電子記憶を提供する。コンピュータ化およびネットワーク化インフラストラクチャにおける非常に活発な技術的進歩は、これら技術の利用方法の迅速かつ大規模な社会学上の変更と組合わされて、おそらくコンピュータシステムの他のどの態様よりもさらに迅速に企業記憶アーキテクチャの変化を押し進めてきた。その結果として、例えば、直接付加されたＪＢＯＤ（多数ディスクの単なる付加）、ＳＡＮ（記憶エリアネットワーク）付加ＪＢＯＤ、ホストアダプタＲＡＩＤ（安価／独立ディスクの冗長なアレイ）コントローラ、外部ＲＡＩＤコントローラ、冗長な外部ＲＡＩＤコントローラ、および、ＮＡＳ（ネットワーク付加記憶）などの種々異なる記憶アーキテクチャが構成された。これら記憶アーキテクチャは特殊な適所で役立てられ、また、機能性、性能、コスト、利用可能性、スケーラビリティ、および、扱い易さ等の観点からそれぞれ大幅に異なることもあり得る。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】０００９
【訂正方法】変更
【訂正の内容】
【０００９】
とりわけ、本発明は、通信指向であって高度に利用可能なデータ記憶、処理、または経路指定に特に適した高性能、拡張性を持ち、かつ柔軟でコスト効果的な記憶システムアーキテクチャを提供する。このアーキテクチャはビジネスにおける記憶必要性の全範囲を扱うことが可能であり、局部的な混雑または故障の場合における伝送遅延、バンド幅、および性能安定性を含む記憶容量および性能の両方において拡張性を持っている。本アーキテクチャは、全ての構成部分に冗長性が組み込まれているので、信頼度が非常に高い。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００１４
【訂正方法】変更
【訂正の内容】
【００１４】
さらに別の本発明の技術的利点には、キャッシュされなければならないデータをミラーリングすることが含まれる。ローカル（局所）ノードにおいてクラスタメモリ内へデータを書き込むと、１つまたは複数の遠隔ノードにおけるクラスタメモリに同じデータが送信され、かつ書き込まれる。従って、ローカルノードが故障した場合には、キャッシュされたデータが遠隔ノードから回復可能である。ミラリングは幾つかの方法によって達成可能である。或る方法においては、各ノードにクラスタメモリの領域が提供され、その結果、この種の領域に何か書き込むと、同じデータが遠隔ノードのクラスタメモリにコピーされる。また、他の方法においては、（排他的論理和（ＸＯＲ）エンジンを用いて）ダイレクトメモリアクセス（ＤＭＡ）転送がローカルクラスタメモリから遠隔メモリまで通信経路全体に亙って提供される。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００１８
【訂正方法】変更
【訂正の内容】
【００１８】
本発明の一実施形態において、当該データ記憶システムには２つよりも多いノードが装備されている。１つのノードが故障した場合に、当該ノードの負荷は生き残っているノードの間で配分される。即ち、故障した当該ノードの作業負荷は他のノードの間に均等に配分され、残りのノードのうちのどれ一つとして当該データ記憶システムにおけるボトルネックとしては作用しないはずである。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００２４
【訂正方法】変更
【訂正の内容】
【００２４】
データ記憶システム１０は、相互接続構成部分１６および記憶構成部分１８を含む。一般に、相互接続構成部分１６はホストデバイス１２が情報を記憶し、かつ記憶構成部分１８から情報を検索することを可能にする。一実施形態において、相互接続構成部分１６は１つのコンピュータアクセスノードから多数のコンピュータアクセスノードまでを一定の基準で容易に決めることができるモジュール式アーキテクチャである。各ノードは、記憶構成部分１８内の１つまたは複数の特定記憶装置と連携可能である。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００２５
【訂正方法】変更
【訂正の内容】
【００２５】
記憶構成部分１８は、データおよび情報に関して大容量記憶装置を提供する。記憶構成部分１８は、例えば、テープまたはディスク記憶体のような、任意の適切な記憶資源を用いて実現可能である。一実施形態において、図に示すように、記憶構成部分１８は幾つかの記憶装置２０を含み、これらの装置は２０ａ、２０ｂ、２０ｃ、２０ｄのように別々にラベル表示される。各記憶装置２０は、複数のディスクドライブを含むＪＢＯＤ（単なるディスクの集合）設備であり得る。ディスクドライブは、１つまたは複数のホットプラグ用のディスクドライブスレッドを備えたラック取り付け可能な収納棚に取り付けることが出来る。各スレッドは、１対のファイバチャネル（ＦＣ）接続部に４個のディスクドライブを収容可能である。スレッドは次の２つの方法のいずれかによって構成可能である。即ち、（１）全てのスレッドを同じ冗長ＦＣ接続部に取り付けるか、または、（２）スレッドの半分を一方の冗長ＦＣ接続部の組に取り付け、スレッドのもう一方の半分を冗長ＦＣ接続部のもう一方の組に取り付ける方法である。
【誤訳訂正８】
【訂正対象書類名】明細書
【訂正対象項目名】００２６
【訂正方法】変更
【訂正の内容】
【００２６】
ここでさらに詳細に述べるように、データ記憶システム１０は、通信指向の高度に利用可能なデータ記憶、処理、または、経路指定用として特に適切な拡張可能なアーキテクチャを実現するかまたは内蔵する。このアーキテクチャは幾つかのアプリケーション用に使用可能であり、高性能かつ高度に利用可能で拡張性があり、柔軟であって、コスト効果的な記憶アレイを提供することができる。
【誤訳訂正９】
【訂正対象書類名】明細書
【訂正対象項目名】００２７
【訂正方法】変更
【訂正の内容】
【００２７】
データ記憶システム１０用として拡張可能なアーキテクチャを用いることにより、ユーザ（例えば、ビジネス）は、データ記憶用に最初は小さい構成体を使用し、後で、必要に応じて、非常に大きい構成体に拡張することが出来る。この場合の拡張は、データ記憶システム１０を損なうことなく、システムアーキテクチャを変えることなく、また、データ記憶システム１０によってサポートされた計算環境の基礎的なインフラストラクチャを著しく変更することなく達成可能である。
【誤訳訂正１０】
【訂正対象書類名】明細書
【訂正対象項目名】００３３
【訂正方法】変更
【訂正の内容】
【００３３】
通信経路２６（図を見易くするために、一方だけをラベル表示する）はノード２２−２２間を一緒に接続する。図に示すように、通信経路２６は任意の所与ノード２２を相互接続構成部分１６のあらゆる他のノード２２に接続する。即ち、任意の２つの所与ノード２２のために、１つの個別の通信経路２６が備えられる。各通信経路２６は、ノード２２の間にデータおよび情報の迅速な転送を提供するために、広いバンド幅を持つ高速二方向性リンクとして実現可能である。一実施形態において、リンクは幅２バイトであって、各方向に２６６ＭＨｚで作動可能であり、リンク当たりの全バンド幅は１，０６４ＭＢ／ｓである。任意のノード２２−２２間の通信経路２６おけるデータ／情報転送の制御は、各ノード２２−２２間で共用される。
【誤訳訂正１１】
【訂正対象書類名】明細書
【訂正対象項目名】００３７
【訂正方法】変更
【訂正の内容】
【００３７】
分散クラスタメモリは共用され、かつ保護される。分散クラスタメモリは共用される。なぜなら、一実施形態において、相互接続構成部分１６の任意のノード２２におけるそれぞれのコントローラは他の任意のノード２２におけるクラスタメモリに書き込むことが可能であることに因る。あらゆる所与ノード２２におけるクラスタメモリは他のノード２２からの予期しないアクセスに対して保護され、結果的に、遠隔ノードにおけるハードウェアまたはソフトウェア故障はローカルノードには重大な悪影響を及ぼすことはない。また、分散クラスタメモリはサイズならびに性能の観点からのスケーラビリティを許容する。
【誤訳訂正１２】
【訂正対象書類名】明細書
【訂正対象項目名】００４１
【訂正方法】変更
【訂正の内容】
【００４１】
ノードコントローラ３２とクラスタメモリ３４は異なり、コンピュータ‐メモリコンプレックス３０から分離している。ノードコントローラ３２はコンピュータ‐メモリコンプレックス３０とは協調作動することが可能であるが、ある程度、後者と独立して作動する。即ち、コンピュータ‐メモリコンプレックス３０はノードコントローラ３２をプログラムすることが出来る。ノードコントローラ３２は、プログラムされると、独立的にデータを操作することが可能であり、それによって、ノード２２を通るデータの転送に関して全体制御を可能にする。従って、コンピュータ‐メモリコンプレックス３０はデータの実際操作を実施するタスクによって負担をかけられることはない。クラスタメモリ３４はノードコントローラ３２に結合され、ここに述べるように、一般に、ノード２２を介して転送されつつあるデータおよび情報をキャッシュするように機能する。クラスタメモリ３４に関しては、ノード２２を介して転送されつつあるデータ／情報は一時的にコンピュータ‐メモリコンプレックス３０に記憶されなくても差し支えない。従って、コンピュータ‐メモリコンプレックス３０の作業負荷および責任を軽減することにより、ノードコントローラ３２およびクラスタメモリ３４はノード２２を介して実施されるデータおよび情報の転送を容易化および最適化する。
【誤訳訂正１３】
【訂正対象書類名】明細書
【訂正対象項目名】００６９
【訂正方法】変更
【訂正の内容】
【００６９】
一実施形態において、ＸＯＲエンジン７６は、システムメモリとローカルクラスタメモリ３４との間でデータを動かすために、ダイレクトメモリアクセス（ＤＭＡ）エンジンを実現できる。詳細には、ＸＯＲエンジン７６は、ＰＣＩバスを経てシステムメモリからデータを読取るため、および、ＰＣＩバスを経てシステムメモリにデータを書込むために使用できる。コンピュータ‐メモリコンプレックス３０内の複数のＣＰＵは、データ記憶装置内の未処理のデータをファイルシステム化するためにＤＭＡエンジンを利用することができる。
【誤訳訂正１４】
【訂正対象書類名】明細書
【訂正対象項目名】００７６
【訂正方法】変更
【訂正の内容】
【００７６】
バックプレーン８２はシステムボード８０を保持するための幾つかのスロットを含む。バックプレーン８２はノード２２を相互接続するための通信経路２６をサポートする。各通信経路２６は２つのシステムボード８０を接続する一対の高速リンク８６（各方向に１つ）として実現される。一実施形態において、一対の個別の高速リンク８６がデータ相互接続構成部分１６の各々２つのシステムボード８０用に装備される。このように、バックプレーン８２は、システムボード８０を相互接続するための完全に接続されたクロスバーを提供する。クロスバーは待ち時間を追加することなしに合理的な大きさのシステムサイズにまで達することを可能にする優れたスケーラビリティを付与する。
【誤訳訂正１５】
【訂正対象書類名】明細書
【訂正対象項目名】００７７
【訂正方法】変更
【訂正の内容】
【００７７】
相互接続構成部分１６はバックプレーン８２に機械的に適合可能なシステムボード８０のデータ転送容量を越えて拡張することが可能である。特に、１つまたは複数のシステムボード８０は他のバックプレーン８２への接続部を備えたスイッチとして役立てることが可能であり、それによって、追加システムボード８０によって装備される容量を含み得る程度まで容量を拡張する。
【誤訳訂正１６】
【訂正対象書類名】明細書
【訂正対象項目名】００８４
【訂正方法】変更
【訂正の内容】
【００８４】
従って、本発明の一実施形態は、高性能、拡張性を持ち、かつ柔軟でコスト効果的で、しかも複数の通信経路によって相互接続された幾つかのノードを有するデータ記憶システムおよびアーキテクチャを提供する。各ノードは汎用コンピュータ‐メモリコンプレックス、ノードコントローラ、キャッシュ記憶装置として使用可能なクラスタメモリ、データを要求および記憶するホストデバイスおよび記憶装置に対する幾つかの接続部であっても差し支えない。他のノードがその代行可能であるので、どのノードが故障しても結果的にデータ損失は生じないので、このデータ記憶システムおよびアーキテクチャは高度に利用可能である。当該データ記憶システムの残りの動作に悪影響を及ぼすことなしに、多くの構成部分が追加または代置可能である。また、各ノードおよび通信経路は非常に高いスループットを維持するために十分なバンド幅を持つので、データ記憶システムは高性能を提供する。各ノードはキャッシュ用としてそれ自体の個別のクラスタメモリを持ち、従って、データ転送は容易に実施される。各ノードは他のシステムボードを相互接続するバックプレーンコネクタに容易に追加可能なシステムボードを用いて実施可能である。即ち、本データ記憶システムは拡張性を持っている。