(57)【要約】【課題】ラインメモリを用いることなく原画像の拡大処理や縮小処理を可能とする。【解決手段】参照すべきラインのうち最初のラインの画像データを格納する第１ＲＡＭ１０４と、参照すべきラインのうち中間のラインの画像データを加算して格納する第２ＲＡＭ１０６と、参照すべきラインのうち最後のラインの画像データを格納する第３ＲＡＭ１０８を備える。画像メモリアドレス制御部１０２は、最初のラインを構成する画像データのうちＲＡＭの容量分だけの画像データを画像メモリ１００から順次読み出し、中間のラインを構成する画像データのうちＲＡＭの容量分だけの画像データを画像メモリ１００から順次読み出し、最後のラインを構成する画像データのうちＲＡＭの容量分だけの画像データを画像メモリ１００から順次読み出してそれぞれのＲＡＭに書き込み、これらのデータを用いて補間部１１２、１１４で補間演算する。【選択図】図１
2006054610.tif 000002
【特許請求の範囲】
【請求項１】
画像を構成する複数ラインの画素を参照して前記画像を投影法により処理する画像処理装置であって、
前記画像を構成する画像データを記憶する画像メモリと、
参照すべきラインのうち最初のラインの画像データを格納する、１ライン分未満の容量を有する第１ＲＡＭと、
参照すべきラインのうち中間のラインの画像データを加算して格納する、１ライン分未満の容量を有する第２ＲＡＭと、
参照すべきラインのうち最後のラインの画像データを格納する、１ライン分未満の容量を有する第３ＲＡＭと、
前記画像メモリからの画像データの読み出しを制御する制御手段であって、前記最初のラインを構成する画像データのうち前記第１ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出して前記第１ＲＡＭに書き込み、前記中間のラインを構成する画像データのうち前記第２ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出して前記第２ＲＡＭに書き込み、かつ前記最後のラインを構成する画像データのうち前記第３ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出して前記第３ＲＡＭに書き込む制御手段と、
前記第１ＲＡＭ、第２ＲＡＭ及び第３ＲＡＭに格納された画像データを用いて前記投影法による演算処理を行う演算手段と、
を有することを特徴とする画像処理装置。
【請求項２】
請求項１記載の装置において、
前記投影法による処理は、ユーザから指定された倍率による画像の拡大ないし縮小処理であり、
前記制御手段は、前記倍率に応じた数の前記中間のラインを構成する画像データを読み出して前記第２ＲＡＭに書き込むことを特徴とする画像処理装置。
【請求項３】
請求項１記載の装置において、
前記投影法による処理は、ユーザから指定された倍率による画像の拡大ないし縮小処理であり、
前記演算手段は、
前記倍率に応じた副走査方向の拡大ないし縮小処理を行う副走査方向演算手段と、
前記副走査方向演算手段により処理された画像データに対し、前記倍率に応じた主走査方向の拡大ないし縮小処理を行う主走査方向演算手段と、
を有することを特徴とする画像処理装置。
【請求項４】
請求項３記載の装置において、さらに、
前記主走査方向演算手段で行うべき拡大ないし縮小処理に必要な参照画像データを前記第１ＲＡＭ、第２ＲＡＭ及び第３ＲＡＭから読み出して前記副走査方向演算手段に供給する手段と、
を有し、前記副走査方向演算手段は、前記第１ＲＡＭ、第２ＲＡＭ及び第３ＲＡＭからそれぞれ読み出された前記参照画像データを用いて前記拡大ないし縮小処理を行うことを特徴とする画像処理装置。
【請求項５】
請求項１記載の装置において、
前記投影法による処理は、ユーザから指定された倍率による画像の拡大ないし縮小処理であり、
前記制御手段は、前記最初のラインを構成する画像データのうち前記第１ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出し、前記中間のラインを構成する画像データのうち前記第２ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出し、かつ前記最後のラインを構成する画像データのうち前記第３ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出す際に、前記倍率に応じた量だけ前回読み出し済みの画像データと重複させて読み出すことを特徴とする画像処理装置。
【請求項６】
画像を構成する複数ラインの画素を参照して前記画像を２点間補間法により処理する画像処理装置であって、
前記画像を構成する画像データを記憶する画像メモリと、
参照すべきラインのうち最初のラインの画像データを格納する、１ライン分未満の容量を有する第１ＲＡＭと、
参照すべきラインのうち最後のラインの画像データを格納する、１ライン分未満の容量を有する第２ＲＡＭと、
前記画像メモリからの画像データの読み出しを制御する制御手段であって、前記最初のラインを構成する画像データのうち前記第１ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出して前記第１ＲＡＭに書き込み、かつ前記最後のラインを構成する画像データのうち前記第２ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出して前記第２ＲＡＭに書き込む制御手段と、
前記第１ＲＡＭ及び第２ＲＡＭに格納された画像データを用いて前記２点補間法による演算処理を行う演算手段と、
を有することを特徴とする画像処理装置。
【請求項７】
請求項６記載の装置において、
前記２点間補間法による処理は、ユーザから指定された倍率による画像の拡大ないし縮小処理であり、
前記演算手段は、
前記倍率に応じた副走査方向の拡大ないし縮小処理を行う副走査方向演算手段と、
前記副走査方向演算手段により処理された画像データに対し、前記倍率に応じた主走査方向の拡大ないし縮小処理を行う主走査方向演算手段と、
を有することを特徴とする画像処理装置。
【請求項８】
請求項７記載の装置において、さらに、
前記主走査方向演算手段で行うべき拡大ないし縮小処理に必要な参照画像データを前記第１ＲＡＭ及び第２ＲＡＭから読み出して前記副走査方向演算手段に供給する手段と、
を有し、前記副走査方向演算手段は、前記第１ＲＡＭ及び第２ＲＡＭからそれぞれ読み出された前記参照画像データを用いて前記拡大ないし縮小処理を行うことを特徴とする画像処理装置。
【請求項９】
請求項１〜８のいずれかに記載の装置において、
前記ＲＡＭは、前記画像データの書き込み及び読み出しが交互に切り替えられる２つのＲＡＭから構成されることを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像処理装置、特に画像の拡大や縮小等の処理を行う複合機等の装置に関する。
【背景技術】
【０００２】
従来より、投影法により原画像を拡大し、あるいは縮小して出力する装置が知られている。
【０００３】
図１１には、７１％縮小の場合の投影法による画素変換の概念図が示されている。図１１（Ａ）には入力画素の並びが示されており、１画素の幅は基準値の１とする。また、入力画素の濃度は１画素目から順にｄ０，ｄ１，ｄ２，・・・とする。図１１（Ｂ）には出力画素の並びが示されており、出力画素の幅は倍率０．７１の逆数で１．４１とする。また、出力画素の濃度はＯ０，Ｏ１，Ｏ２，・・・とする。
【０００４】
このとき、出力画素の濃度Ｏ０，Ｏ１，Ｏ２，・・・の求め方は、図１１に示すように入力画素と出力画素を一次配列したときに、出力画素に対応する部分の入力画素の濃度の平均として算出される。例えば、最初の出力画素Ｏ０は、入力画素の最初の画素ｄ０に幅１と、次の２番目の画素ｄ１に幅０．４１だけ跨がっており、最初の出力画素の濃度Ｏ０は、入力画素濃度の平均として、
Ｏ０＝｛（１×ｄ０）＋（０．４１×ｄ１）｝×０．７１
として求めることができる。同様にして３番目の出力画素の濃度Ｏ２を求めると、３番目の出力画素は、３〜５番目の入力画素に跨っているので、
Ｏ２＝｛（０．１８×ｄ２）＋（１×ｄ３）＋（０．２３×ｄ４）｝×０．７１
として求めることができる。
【０００５】
一般に、入力画素である原画像をＤｍ、Ｄｍ＋１、Ｄｍ＋２、Ｄｍ＋３とし、出力画素Ｘｎがこれらの入力画素に跨っているとすると、倍率ＭＡＧの縮小画像Ｘｎは、
Ｘｎ＝（ｂｎ×Ｄｍ＋Ｄｍ＋１＋Ｄｍ＋２＋ａｎ×Ｄｍ＋３）×ＭＡＧ
となる。ここでｂｎはＸｎに対応するＤｍの割合、ａｎはＸｎに対応するＤｍ＋３の割合である。
【０００６】
このような処理を、出力画像の各ライン中の画素について行なうことにより、行方向（すなわち主走査方向）の拡大または縮小を行なうことができる。また、列方向（すなわち副走査方向）の画素について上述のような演算を行なうことによって、列方向の拡大または縮小を行なうことができる。
【０００７】
図１２には、従来の画素変換装置の構成ブロック図が示されている。図中、４１は入力画像信号、４２はページ同期信号、４３はライン同期信号、４４は倍率、４５は濃度算出部、４６〜５０はラインメモリ、５１は出力画像信号である。ここでは説明のため、ラインメモリを５本用いた例を示している。
【０００８】
入力画像信号４１は、濃度算出部４５に入力されるとともに、１段目のラインメモリ４６に入力されている。ラインメモリ４６〜４９の出力は、濃度算出部４５と次段のラインメモリ４７〜５０に入力され、ラインメモリ５０の出力は濃度算出部４５に入力されている。ラインメモリ４６〜５０は、それぞれ１ライン分の画素を保持できるだけの容量を有している。そのため、ラインメモリ４６〜５０からは入力画像信号４１よりも１〜５ライン前の画像信号がそれぞれ出力される。
【０００９】
濃度算出部４５は、入力画像信号４１、各ラインメモリ４６〜５０から与えられる１〜５ライン遅延した画像信号、ページ同期信号４２、ライン同期信号４３、倍率４４を受け取り、上述した投影法により画素密度変換を行なって出力画像信号５０を出力する。
【００１０】
次に、動作について説明する。まず、ページ同期信号４２がアクティブになり、その後、ライン同期信号４３に同期して入力画像信号４１が送られてくる。入力画像信号４１は、直接、濃度算出部４５に入力されるとともに、ラインメモリ４６〜５０から１〜５ライン遅れた画像信号が入力される。このように、濃度算出部５には副走査方向に連続した６画素が入力される。濃度算出部４５では、これらのページ同期信号４２、ライン同期信号４３および倍率４４をもとに、入力画像信号４１、ラインメモリ４６〜５０の出力を演算して、投影法による濃度演算を行なって出力画像信号５１として出力する。
【００１１】
図１３には、従来の画素変換装置における濃度算出部の構成ブロック図が示されている。２１はイネーブル付加算器、２２はライン同期信号カウンタ、２３は整数／小数分離部、２４はイクスクルーシブオアノット、２５は係数選択部、２６はａｎ算出部、２７−１〜２７−５は係数選択セレクタ、２８−１〜２８−６，３０は乗算器、２９は加算器である。
【００１２】
イネーブル付加算器２１は、倍率４４の逆数を加算して行くための加算器であり、倍率４４と、このイネーブル付加算器２１の出力がフィードバックされて入力されている。タイミング信号としてページ同期信号４２とライン同期信号４３の論理積の信号が入力されており、入力画像信号４１に同期して加算が行なわれる。また、後述するエクスクルーシブオアノット２４の出力がイネーブル信号として入力されており、加算値の整数部とライン数が等しくないとき、加算動作が抑制されるように構成されている。これは、濃度の算出に必要とする画素数が変化する際に発生する。整数／小数分離部２３は、イネーブル付加算器２１からの加算値を受け、加算値を整数部と小数部に分離する。そして、整数部はエクスクルーシブオアノット２４へ、小数部ｂｎはａｎ算出部２６および乗算器２８−１へ出力される。
【００１３】
カウンタ２２は、ページ同期信号４２とライン同期信号４３の論理積の信号が入力され、ライン同期信号４３をカウントする。これにより、入力画像信号４１のライン番号がカウンタ２２から出力される。エクスクルーシブオアノット２４は、整数／小数分離部２３から出力される倍率４４の逆数の積算値の整数部分と、カウンタ２２でカウントされているライン番号とを比較するものである。比較の結果が一致していれば、イネーブル付加算器２１のイネーブル信号をアクティブにし、不一致ならばインアクティブにする。
【００１４】
係数選択部２５は、イネーブル付加算器２１からの倍率の逆数の積算値を受け取り、その値からラインメモリ４６〜５０の出力に乗算するための係数を、それぞれ０、１、ａｎのうちから選択する選択信号を生成し、セレクタ２７−１〜２７−５に出力する。ａｎ算出部２６は、整数／小数分離部２３から倍率の逆数の積算値のうちの小数部ｂｎを受け取るとともに、倍率４４を受け取り、（倍率−ｂｎ）を計算してその小数部ａｎを出力する。この小数部ａｎは、乗算係数として用いられる。セレクタ２７−１〜２７−５は、それぞれ、係数選択部２５からの選択信号に従って、乗算器２８−２〜２８−６に供給する乗算係数を選択出力する。選択する乗算係数は、１、０、ａｎのいずれかである。
【００１５】
乗算器２８−１は、整数／小数分離部２３で分離された倍率の逆数の積算値の小数部分と、入力画像信号４１との積を計算する。また、乗算器２８−２〜２８−６は、それぞれ、ラインメモリ４６〜５０の出力と、セレクタ２７−１〜２７−５から出力される乗算係数との積を計算する。加算器２９は、乗算器２８−１〜２８−６から出力される乗算結果を加算する。乗算器３０は、加算器２９による加算結果に倍率４４を乗算し、出力画像信号５１として出力する。
【００１６】
ここで、入力画像信号４１の値をｐ０、ラインメモリ４６〜５０からの遅延した画像信号の値をｐ１〜ｐ５とすると、乗算器２８−１〜２８−６、加算器２９、乗算器３０によって、
（ｂｎ・ｐ０＋ａｎ・ｐ１）×倍率
（ｂｎ・ｐ０＋１・ｐ１＋ａｎ・ｐ２）×倍率
（ｂｎ・ｐ０＋１・ｐ１＋１・ｐ２＋ａｎ・ｐ３）×倍率
（ｂｎ・ｐ０＋１・ｐ１＋１・ｐ２＋１・ｐ３＋ａｎ・ｐ４）×倍率
（ｂｎ・ｐ０＋１・ｐ１＋１・ｐ２＋１・ｐ３＋１・ｐ４＋ａｎ・ｐ５）×倍率
のいずれかが計算されて出力される。いずれの計算が行なわれるかは倍率４４に依存し、係数選択部２５が乗算係数を制御することによって実現される。
【００１７】
このように、いずれの計算が行われるかが倍率４４に依存して決定され、縮小率が小さくなるほどより多くの画素ラインを参照することが必要となるため、より多くのラインメモリが必要となる問題が生じる。
【００１８】
そこで、下記に示す特許文献では、参照するラインのうちはじめに入力されるラインを蓄積する第１のラインメモリと、濃度算出時には参照するラインのうち２番目に入力されるラインから最後に入力されるラインの１ライン手前までの積算値を蓄積する第２のラインメモリと、参照するラインのうちの最後に入力されるラインと前記第１のラインメモリから出力されるラインと前記第２のラインメモリから出力される積算値をもとにページ同期信号およびライン同期信号および倍率に従って出力画素の濃度を求める濃度算出手段を設けることが記載されている。
【００１９】
図１４には、この従来技術の構成ブロック図が示されている。図中、１は入力画像信号、２はページ同期信号、３はライン同期信号、４は倍率、５は濃度算出部、６は加算器、７，８はラインメモリ、９はセレクタ、１０は出力画像信号である。例えば２１％縮小を行なう際には、出力画素の値は入力画素ｄ０〜ｄ４あるいはｄ０〜ｄ５および倍率を用いて、｛（ｂｎ・ｄ４＋ｄ３＋ｄ２＋ｄ１＋ａｎ・ｄ０）×倍率｝
｛（ｂｎ・ｄ５＋ｄ４＋ｄ３＋ｄ２＋ｄ１＋ａｎ・ｄ０）×倍率｝
のように計算される。ここで、（ｄ３＋ｄ２＋ｄ１）および（ｄ４＋ｄ３＋ｄ２＋ｄ１）の部分は単なる加算を行なっているのみである。この加算部分の計算を加算器６およびラインメモリ７によって実現する。また、ｄ０をラインメモリ８に保持するように構成している。なお、ｄ４またはｄ５は、入力画像信号１として入力されるラインである。
【００２０】
【特許文献１】特開平１０−２２９４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
このように、加算器を用いることで２個のラインメモリに抑制することが可能であるが、ラインメモリは入力画像の１ライン分を記憶する必要があることから、入力画像のサイズ（原稿等の文書サイズ）が大きくなるとラインメモリもそれに比例して大きくなり、回路規模が増大してしまう問題がある。特にコピー機能やプリント機能等の多機能を有する複合機においては多様なサイズの文書を処理する場合が多く、入力画像サイズに依存しないメモリを用いて処理できることが望まれている。
【００２２】
本発明の目的は、倍率や文書サイズに影響をうけず少ないメモリ数及びメモリ容量で拡大や縮小等の画像処理を実行できる装置を提供することにある。
【課題を解決するための手段】
【００２３】
本発明は、画像を構成する複数ラインの画素を参照して前記画像を投影法により処理する画像処理装置であって、前記画像を構成する画像データを記憶する画像メモリと、参照すべきラインのうち最初のラインの画像データを格納する、１ライン分未満の容量を有する第１ＲＡＭと、参照すべきラインのうち中間のラインの画像データを加算して格納する、１ライン分未満の容量を有する第２ＲＡＭと、参照すべきラインのうち最後のラインの画像データを格納する、１ライン分未満の容量を有する第３ＲＡＭと、前記画像メモリからの画像データの読み出しを制御する制御手段であって、前記最初のラインを構成する画像データのうち前記第１ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出して前記第１ＲＡＭに書き込み、前記中間のラインを構成する画像データのうち前記第２ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出して前記第２ＲＡＭに書き込み、かつ前記最後のラインを構成する画像データのうち前記第３ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出して前記第３ＲＡＭに書き込む制御手段と、前記第１ＲＡＭ、第２ＲＡＭ及び第３ＲＡＭに格納された画像データを用いて前記投影法による演算処理を行う演算手段とを有する。
【００２４】
また、本発明は、画像を構成する複数ラインの画素を参照して前記画像を２点補間法により処理する画像処理装置であって、前記画像を構成する画像データを記憶する画像メモリと、参照すべきラインのうち最初のラインの画像データを格納する、１ライン分未満の容量を有する第１ＲＡＭと、参照すべきラインのうち最後のラインの画像データを格納する、１ライン分未満の容量を有する第２ＲＡＭと、前記画像メモリからの画像データの読み出しを制御する制御手段であって、前記最初のラインを構成する画像データのうち前記第１ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出して前記第１ＲＡＭに書き込み、かつ前記最後のラインを構成する画像データのうち前記第２ＲＡＭの容量分だけの画像データを前記画像メモリから順次読み出して前記第２ＲＡＭに書き込む制御手段と、前記第１ＲＡＭ及び第２ＲＡＭに格納された画像データを用いて前記２点補間法による演算処理を行う演算手段とを有する。
【００２５】
本発明においては、従来のようにラインメモリを用いるのではなく、１ライン分未満の容量を有するＲＡＭを複数（３個）有する。投影法による処理の場合、上記のように、
Ｘｎ＝Ｘｎ＝（ｂｎ×Ｄｍ＋Ｄｍ＋１＋Ｄｍ＋２＋ａｎ×Ｄｍ＋３）×ＭＡＧ
により拡大ないし縮小処理が行われる。したがって、参照ラインのうちの最初のラインの画像データＤｍを第１ＲＡＭに格納し、参照ラインのうちの最後のラインの画像データＤｍ＋３を第３ＲＡＭに格納し、参照ラインのうちの中間ラインの画像データＤｍ＋１＋Ｄｍ＋２を第２ＲＡＭに格納する。第２ＲＡＭに格納される画像データは複数のラインが加算された画像データであり、加算すべき中間ライン数は倍率に応じて決定される。すなわち、ある倍率においては上記のようにＤｍ＋１＋Ｄｍ＋２の２ラインであり、他の倍率においてはＤｍ＋１＋Ｄｍ＋２＋Ｄｍ＋３の３ラインとなる。拡大ないし縮小に必要な画像データを第１ＲＡＭ〜第３ＲＡＭに格納した後、画像データを読み出して上記の演算を実行する。ＲＡＭの容量分の画像データを順次画像メモリから読み出してＲＡＭに格納し、演算処理を繰り返し実行することで、文書サイズや倍率によらず、一定のメモリ容量で画像処理できる。本発明は、ＲＡＭの容量で規定されるブロックサイズ毎にＲＡＭへの格納、ＲＡＭからの読み出し及び演算処理を繰り返し実行するということもできる。
【００２６】
また、２点間補間法による処理の場合、
Ｘｎ＝ｂｎ×Ｄｍ＋ａｎ×Ｄｍ＋１
により拡大ないし縮小処理が行われる。したがって、参照ラインのうちの最初のラインの画像データＤｍを第１ＲＡＭに格納し、参照ラインのうちの最後のラインの画像データＤｍ＋１を第２ＲＡＭに格納する。拡大ないし縮小に必要な画像データを第１ＲＡＭ及び第２ＲＡＭに格納した後、画像データを読み出して上記の演算を実行する。ＲＡＭの容量分の画像データを順次画像メモリから読み出してＲＡＭに格納し、演算処理を繰り返し実行することで、文書サイズや倍率によらず、一定のメモリ容量で画像処理できる。
【発明の効果】
【００２７】
本発明によれば、文書サイズや倍率によらず、一定のメモリ容量で拡大や縮小等の画像処理が可能となる。
【発明を実施するための最良の形態】
【００２８】
以下、図面に基づき本発明の実施形態について説明する。
【００２９】
図１には、本実施形態に係る画像処理装置の構成ブロック図が示されている。画像処理装置は、スキャナ等の画像入力部に接続され、入力画像の画像データを格納する画像メモリ（ページメモリ）１００と、画像メモリ１００に接続され画像メモリ１００からの画像データの読み出しを制御する画像メモリアドレス制御部１０２と、画像メモリ１００に対して互いに並列に接続され、画像メモリ１００から読み出された画像データを格納する３個のＲＡＭ１０４（ＲＡＭ１あるいは第１ＲＡＭ）、１０６（ＲＡＭ２あるいは第２ＲＡＭ）、１０８（ＲＡＭ３あるいは第３ＲＡＭ）と、ＲＡＭ１０６の出力端と入力端との間に並列に設けられＲＡＭ１０６に格納される画像データを順次加算する加算器１１０と、３個のＲＡＭ１０４、１０６、１０８の出力端に接続され３個のＲＡＭからの画像データを用いて副走査方向（列方向）の補間（濃度変換）演算を行う副走査補間部１１２と、副走査補間部１１２の出力端に接続され、副走査補間部１１２で補間された画像データに対しさらに主走査方向（行方向）の補間（濃度変換）演算を行う主走査補間部１１４とを有して構成される。図１４に示された従来装置との相違点の一つは、ラインメモリの代わりに３個のＲＡＭ１０４、１０６、１０８を有する点である。各ＲＡＭ１０４、１０６、１０８の容量は等しく、いずれも１ライン分の容量未満でよい。
【００３０】
スキャナからの入力画像データ（原画像データ）は画像メモリ１００に供給され、画像メモリ１００は、入力画像１ページ分の画像データを格納する。
【００３１】
画像メモリアドレス制御部１０２は、画像メモリ１００から読み出すべき画像データのアドレスを制御するもので、読み出すべき画像データ量はＲＡＭ１０４、１０６、１０８の容量により決定される。すなわち、画像メモリアドレス制御部１０２は、画像メモリ１００に格納された画像データのそれぞれのラインにおいて、主走査方向（行方向）にＲＡＭ１０４、１０６、１０８の容量だけ読み出すようにアドレスを制御する。図において、画像メモリ１００内の矢印が主走査方向への読み出しの方向を示す。画像メモリ１００内のあるラインにおいて主走査方向にＲＡＭの容量だけ読み出し、その後、次のラインにおいて主走査方向に画像データを読み出す。図１において、画像メモリアドレス制御部１０２により読み出される画像データ量が符号１０１で示されている。このように、あるラインで主走査方向にＲＡＭの容量だけ読み出し→次のラインで主走査方向にＲＡＭの容量だけ読み出し→さらに次のラインで主走査方向にＲＡＭの容量だけ読み出し→・・・を繰り返す。主走査方向に垂直な副走査方向に読み出すべきライン数は、拡大あるいは縮小処理に必要な参照ライン数であり、これは拡大あるいは縮小の倍率に応じて決定される。参照ライン数は画像処理装置内の図示しないプロセッサ乃至コントローラが、ユーザから指定された倍率に応じて決定して画像メモリアドレス制御部１０２に制御指令として与えてもよく、画像メモリアドレス制御部１０２自体がユーザ指定の倍率に応じて参照ライン数を決定してもよい。
【００３２】
３個のＲＡＭ１０４、１０６、１０８は、画像メモリ１００から読み出された画像データを格納する。ＲＡＭ１０４、１０６、１０８は、従来装置におけるラインメモリに相当するもので、上記のように同一のメモリ容量を有する。メモリ容量の一例は、１０２４ワードのデータ量を格納するために必要な容量であり、例えば１Ｍｂｙｔｅに設定される。３個のＲＡＭ１０４、１０６、１０８のうち、中間のＲＡＭ１０６の出力端と入力端の間には並列に加算器１１０が接続され、ＲＡＭ１０６に供給される画像データを順次加算しその加算結果を格納する。３個のＲＡＭ１０４、１０６、１０８は、それぞれ投影法の演算の項に対応する。すなわち、上記のように投影法では、一般的に、
Ｘｎ＝（ｂｎ×Ｄｍ＋Ｄｍ＋１＋Ｄｍ＋２＋ａｎ×Ｄｍ＋３）×ＭＡＧ
と表現される。右辺におけるΣ＝Ｄｍ＋１＋Ｄｍ＋２は単純加算項であり、倍率に依存してその加算数が決定される。上記の式のｂｎ×Ｄｍにおける画像データＤｍをＲＡＭ１０４に格納し、上記の式のａｎ×Ｄｍ＋３における画像データＤｍ＋３をＲＡＭ１０８に格納し、上記の式の加算項であるΣをＲＡＭ１０６に格納する。Ｄｍは拡大乃至縮小処理において参照すべきラインのうちの最初のラインの画像データであり、Ｄｍ＋３は参照すべきラインの最後のラインの画像データであり、Ｄｍ＋１やＤｍ＋２は参照すべきラインの中間ラインの画像データである。３個のＲＡＭ１０４、１０６、１０８に格納された画像データは、読み出されて副走査補間部１１２に供給される。
【００３３】
ＲＡＭから読み出されて副走査補間部１１２で演算処理された後、再び画像メモリ１００からそれぞれのラインにおいてＲＡＭの容量分だけの画像データが読み出されてＲＡＭ１０４、１０６、１０８に格納される。ここで、画像メモリ１００から画像データを読み出す際には、前に読み出した画像を再度読み出すようにオーバラップさせて読み出し、ＲＡＭ１０４、１０６、１０８に格納する。図において、ＲＡＭ１０４、１０６、１０８の右端にハッチングが付されているが、これはオーバラップ領域を示す。オーバラップ領域に格納された画像データは、次の読み出し時にも再び画像メモリ１００から読み出されてＲＡＭに再格納される。
【００３４】
副走査補間部１１２は、図１４に示された従来装置における濃度算出部５と同様の機能を有し、倍率に応じて上記の演算を副走査方向で実施し出力画素の濃度を算出（補間）する。すなわち、ａｎ及びｂｎ算出部を備え、ＲＡＭ１０４から読み出された画像データとｂｎを第１乗算器に供給して乗算し、ＲＡＭ１０８から読み出された画像データとａｎを第２乗算器に供給して乗算する。２つの乗算器の出力と、ＲＡＭ１０６から読み出された画像データとを加算器に供給して加算する。加算結果と、ユーザから指定された倍率ＭＡＧとを第３乗算器に供給して乗算し出力する。
【００３５】
主走査補間部１１４は、画像データを主走査方向に濃度変換して出力する。主走査方向の濃度変換は副走査方向の濃度変換と同様に、一般式
Ｙｎ＝（ｂｎ×Ｅｍ＋Ｅｍ＋１＋Ｅｍ＋２＋ａｎ×Ｅｍ＋３）×ＭＡＧ
で表現される。ここで、Ｙｎは縮小後の出力画素、Ｅｍ、Ｅｍ＋１、Ｅｍ＋２は主走査方向の画素値である。主走査補間部１１４は、副走査補間部１１２からの出力値であるＥｍ、Ｅｍ＋１等を保持するフリップフロップ（ＦＦ）及び加算器、乗算器を備える。基本構成は副走査方向補間部１１２と同様であり、ａｎ及びｂｎ算出部を備え、ＦＦから読み出されたＥｍとｂｎを第１乗算器に供給して乗算し、ＦＦから読み出されたＥｍ＋３とａｎを第２乗算器に供給して乗算する。２つの乗算器の出力と、ＦＦから読み出されたＥｍ＋１、Ｅｍ＋２を加算器に供給して加算する。加算結果と、ユーザから指定された倍率ＭＡＧとを第３乗算器に供給して乗算し出力する。
【００３６】
また、主走査補間部１１４は、さらにＲＡＭ１０４、１０６、１０８から読み出して副走査補間部１１２に供給すべき画像データを指定するためのアドレス信号を生成する。これは、副走査方向補間部１１２で補間演算されたデータＥｍ、Ｅｍ＋１、Ｅｍ＋２、Ｅｍ＋３・・に基づき主走査方向の補間演算を行うが、主走査方向演算に必要な画素数は倍率に応じて変化するからである。このアドレス信号も、参照ライン数と同様に図示しないプロセッサ乃至コントローラが設定してもよい。好適な構成の一つは、コントローラが副走査方向の倍率に応じて副走査方向の参照ライン数を設定して画像メモリ１００からの読み出しを制御するとともに、主走査方向の倍率に応じて参照画素数を設定してＲＡＭ１０４、１０６、１０８からの読み出しを制御するものである。コントローラは、予め倍率と参照ライン数あるいは参照画素数との関係を記憶するテーブルを保持し、このテーブルを参照して必要なライン数あるいは画素数を設定できる。
【００３７】
図２及び図３には、本実施形態の処理フローチャートが示されている。まず、図２において、画像メモリ１００に拡大あるいは縮小処理すべき文書の１ページ分の画像データを格納する（Ｓ１０１）。具体的には、スキャナ等で文書データをアナログ画像データに変換し、さらにＡ／Ｄコンバータでデジタル画像データに変換して画像メモリ１００に格納する。
【００３８】
次に、画像メモリアドレス制御部１０２で指定したアドレスに従い、画像メモリ１００から主走査方向（図１における矢印の方向）にＲＡＭ１０４の容量分だけの画像データを読み出してＲＡＭ１０４（ＲＡＭ１）に格納する（Ｓ１０２）。例えば、１０２４ワードのデータを読み出して格納する。
【００３９】
次に、画像メモリ１００から副走査方向に１ラインだけ下がったラインにおいて、主走査方向にＲＡＭ１０６の容量分だけの画像データを読み出してＲＡＭ１０６（ＲＡＭ２）に格納する（Ｓ１０３）。さらに、画像メモリ１００から副走査方向に１ラインだけ下がったラインにおいて、主走査方向にＲＡＭ１０６の容量分だけの画像データを読み出し、ＲＡＭ１０６に既に格納されている画像データと加算器１１０で加算しながらＲＡＭ１０６に格納する（Ｓ１０４）。Ｓ１０４の動作は、ユーザにより指定された倍率に応じた回数だけ繰り返す。例えば、倍率が７１％の場合には１回、倍率が５５％の場合には２回、倍率が２１％の場合には３回繰り返す。言うまでもなく、繰り返し回数は、参照ライン数−２である。
【００４０】
倍率に応じてＳ１０４の処理を繰り返し実行した後、再び画像メモリアドレス制御部１０２で指定されたアドレスに従い、画像メモリ１００から副走査方向に１ラインだけ下がったラインにおいて、主走査方向にＲＡＭ１０８の容量分だけの画像データを読み出し、ＲＡＭ１０８（ＲＡＭ３）に格納する（Ｓ１０６）。以上の処理により、画像メモリ１００に記憶された画像データのうちの処理対象となるブロックの全ての画像データが３個のＲＡＭに記憶されたことになる。
【００４１】
次に、図３において、主走査方向の倍率（拡縮率）に応じてＲＡＭ１０４、１０６、１０８（ＲＡＭ１〜３）のアドレスを制御しつつ、ＲＡＭ１０４、１０６、１０８から画像データを読み出して副走査補間部１１２に供給する（Ｓ１０７）。例えば、主走査方向の倍率が７１％の場合には３画素分、主走査方向の倍率が５５％の場合には４画素分、主走査方向の倍率が２１％の場合には５画素分をＲＡＭから読み出す。
【００４２】
ＲＡＭから画像データを読み出して副走査補間部１１２に供給した後、副走査補間部１１２でこれらの画像データを用いて補間演算（濃度変換演算）を実行する（Ｓ１０８）。例えば、倍率２１％の場合、参照ライン数は５本であり、ＲＡＭ１０６では中間ラインの３ライン分の画像データが加算されて格納されており、ＲＡＭ１０４、１０６、１０８からそれぞれ５画素分の画像データが読み出される。副走査補間部１１２では、ＲＡＭ１０４、１０６、１０８から読み出された合計５ライン分のデータを用いて、
Ｘｎ＝ｂｎ×ＲＡＭ１０４のデータ＋ＲＡＭ１０６のデータ×ＲＡＭ１０８のデータ）×ＭＡＧ
により副走査方向の補間を行う。副走査方向に補間された合計５画素分の画像データは、順次主走査補間部１１４に供給される。
【００４３】
副走査補間部１１２で副走査方向に補間した後、副走査補間部１１２からの出力データを用いて主走査補間部１１４で主走査方向の補間演算を行う（Ｓ１０９）。上記のように、倍率２１％の場合には、５画素分のデータが順次副走査補間部１１２から出力されてくるから、これらの出力画素データをＥ１、Ｅ１、Ｅ３、Ｅ４、Ｅ５とすると、
Ｙｎ＝（ｂｎ×Ｅ１＋Ｅ２＋Ｅ３＋Ｅ４＋ａｎ×Ｅ５）×０．２１
により主走査方向に補間演算する。以上の処理により１つのブロックの拡大・縮小処理が完了する。拡大あるいは縮小処理されたデータは、出力バッファ等に格納される。
【００４４】
あるブロックの処理が完了した後、主走査方向において次の処理ブロックの処理に移行する。すなわち、画像メモリ１００から主走査方向の次のブロックにおけるラインにおいてＲＡＭ１０４の容量分の画像データを読み出してＲＡＭ１０４に格納する。この際、画像メモリ１００からの読み出し開始点は、前のブロックにおける同一ラインにおいて読み出した画像データと一部オーバラップさせるように読み出し開始点を調整する（Ｓ１１０）。読み出し開始点の調整、すなわちオーバラップさせるべき画素数は、倍率に応じて決定される。例えば、２１％の場合には主走査方向の参照画素数が５であるから２画素分だけオーバラップさせる。
【００４５】
図４には、ブロックの読み出し順序及びオーバラップの様子が模式的に示されている。ブロックＢ１、Ｂ２、Ｂ３、・・の順に画像メモリ１００から読み出していく。各ブロックの主走査方向の幅はＲＡＭ１０４、１０６、１０８の容量に応じて決定され、副走査方向の幅は倍率に応じて決定される。ブロックＢ１とブロックＢ２は主走査方向にオーバラップし、ブロックＢ２とブロックＢ３も主走査方向にオーバラップする。オーバラップ領域はハッチングで示されている。図では示されていないが、ブロックは副走査方向にもオーバラップさせる。副走査方向に補間する場合においても、前のブロックの参照ラインを用いる必要があるからである。
【００４６】
このように、本実施形態では、３個のＲＡＭ１０４、１０６、１０８（ＲＡＭ１〜３）を用い、副走査方向の補間を行う際に、参照ラインのうちの両端のラインを３個のＲＡＭのうちの２個のＲＡＭに格納し、参照ラインのうちの中間のラインを残りのＲＡＭで順次加算していくことでラインメモリを不要化できる。したがって、処理すべき文書あるいは原稿のサイズが増大しても、処理すべきブロック数が増大するだけでメモリ容量を増大させる必要がない。
【００４７】
本実施形態では、３個のＲＡＭ１０４、１０６、１０８を設けて画像データを格納しているが、ＲＡＭ１０４、１０６、１０８をそれぞれ２個ずつ設けたデュアルＲＡＭ構成とし、交互に画像データの書き込み及び読み出しを切り替えることで処理の高速化を図ってもよい。
【００４８】
図５には、この場合の構成が示されている。図１に示された構成と異なる点は、ＲＡＭ１０４がＲＡＭ１０４ａ（ＲＡＭ１）、１０４ｂ（ＲＡＭ１’）から構成され、ＲＡＭ１０６がＲＡＭ１０６ａ（ＲＡＭ２）、１０６ｂ（ＲＡＭ２’）から構成され、ＲＡＭ１０８がＲＡＭ１０８ａ（ＲＡＭ３）、１０８ｂ（ＲＡＭ３’）から構成されること、及びこれらのデュアルＲＡＭへの入力と出力を切り替えるセレクタ（ＳＥＬ）１０３、１０５が設けられる点である。以下、ＲＡＭ１０４ａ、ＲＡＭ１０６ａ、ＲＡＭ１０８ａをａ系ＲＡＭ、ＲＡＭ１０４ｂ、ＲＡＭ１０６ｂ、ＲＡＭ１０８ｂをｂ系ＲＡＭと適宜称して説明する。
【００４９】
画像メモリ１００に画像データを格納した後、入力セレクタ１０３、出力セレクタ１０５をａ系ＲＡＭに切り替えて画像メモリ１００から読み出した画像データをａ系ＲＡＭに格納する。図２におけるＳ１０２〜Ｓ１０６の処理である。
【００５０】
次に、ａ系ＲＡＭに格納された画像データを読み出して図３におけるＳ１０７〜Ｓ１０９の処理を実行し、副走査方向及び主走査方向の補間演算を実行する。このとき、補間演算と並列して、入力セレクタ１０３をｂ系ＲＡＭに切り替えて画像メモリ１００から読み出した次のブロックの画像データをｂ系ＲＡＭに格納する。図３におけるＳ１１０〜Ｓ１１１の処理である。ｂ系ＲＡＭに画像データを格納した後、出力セレクタ１０５をｂ系ＲＡＭに切り替え、ｂ系ＲＡＭに格納された画像データを読み出して図３におけるＳ１０７〜Ｓ１０９の処理を実行して当該次のブロックにおける副走査方向と主走査方向の補間演算を実行する。このとき、補間演算と並列して、入力セレクタ１０３を再びａ系ＲＡＭに切り替え、画像メモリ１００からさらに次のブロックの画像データを読み出してａ系ＲＡＭに格納する。以後、順次ａ系ＲＡＭとｂ系ＲＡＭを交互に切り替えて処理する。
【００５１】
図６には、デュアルＲＡＭ構成のタイミングチャートが示されている。図において、「ａ」はａ系ＲＡＭの画像データを示し、「ｂ」はｂ系ＲＡＭの画像データを示す。まず、処理タイミングｔ１において入力セレクタ１０３、出力セレクタ１０５をａ系ＲＡＭ側に切り替え、ａ系ＲＡＭに画像データを書き込む。次に、処理タイミングｔ２においてａ系ＲＡＭから画像データを読み出して副走査方向及び主走査方向の補間演算を行う。また、同処理タイミングｔ２において入力セレクタ１０３をｂ系ＲＡＭ側に切り替え、画像メモリ１００から読み出された次のブロックの画像データをｂ系ＲＡＭに書き込む。次に、処理タイミングｔ３において出力セレクタ１０５をｂ系ＲＡＭに切り替え、ｂ系ＲＡＭから画像データを読み出して副走査方向及び主走査方向の補間演算を行う。また、同処理タイミングｔ３において入力セレクタ１０３をａ系ＲＡＭに切り替え、ａ系ＲＡＭに次のブロックの画像データを書き込む。
【００５２】
このように、ａ系ＲＡＭとｂ系ＲＡＭを交互に切り替えることで、ＲＡＭへの画像データの書き込み処理とＲＡＭからの画像データの読み出し処理及び補間演算処理を並列的に実行でき、トータルの処理時間を短縮することができる。
【００５３】
なお、ハードウェア構成としてはデュアルＲＡＭ構成とし、処理すべき文書サイズ（原稿サイズ）に応じてａ系ＲＡＭのみを用いるか、あるいはａ系ＲＡＭとｂ系ＲＡＭを交互に用いるかを装置側（コントローラ）で判断して切り替えてもよい。例えば、処理すべき文書サイズがＡ４以下である場合にはａ系ＲＡＭのみを用い（セレクタ１０３、１０５をａ系ＲＡＭ側に固定）とし、文書サイズがＡ４を超える場合にはデュアルモードで動作する等である。
【００５４】
以上、本発明の実施形態について、投影法による濃度変換を例にとり説明したが、本発明はこれに限定されるものではなく、投影法以外の処理、例えば２点間補間法を用いた処理にも適用できる。
【００５５】
図７及び図８には、２点間補間法（２点間補間アルゴリズム）による補間処理が示されている。図７は倍率８０％の場合、図８は倍率１３３％の場合の処理である。まず、図７において、倍率８０％の逆数は１．２５であり、２点間の配分をこの逆数に応じて定める。入力画素値をＤＩＮ０、ＤＩＮ１、ＤＩＮ２、ＤＩＮ３、・・・とし、出力画素値をＤＯＵＴ０、ＤＯＵＴ１、ＤＯＵＴ２、ＤＯＵＴ３、・・・とすると、ＤＯＵＴ０はＤＩＮ０とＤＯＵＴ１から、
ＤＯＵＴ０＝ＤＩＮ０×（１−０）＋ＤＩＮ１×０＝ＤＩＮ０
となる。また、ＤＯＵＴ１はＤＩＮ１とＤＩＮ２から、
ＤＯＵＴ１＝ＤＩＮ１×（１−０．２５）＋ＤＩＮ２×０．２５
となる。また、ＤＯＵＴ２はＤＩＮ２とＤＩＮ３から、
ＤＯＵＴ２＝ＤＩＮ２×（１−０．５）＋ＤＩＮ３×０．５
となる。また、ＤＯＵＴ３はＤＩＮ３とＤＩＮ４から、
ＤＯＵＴ３＝ＤＩＮ３×（１−０．７５）＋ＤＩＮ４×０．７５
となる。さらに、ＤＯＵＴ４は、ＤＩＮ５とＤＩＮ６から、
ＤＯＵＴ４＝ＤＩＮ５×（１−０）＋ＤＩＮ６＝ＤＩＮ５
となる。一方、図８において、倍率１３３％の逆数は０．７５であり、２点間の配分をこの逆数に応じて定めると、ＤＯＵＴ０はＤＩＮ０から
ＤＯＵＴ０＝ＤＩＮ０
となる。また、ＤＯＵＴ１はＤＩＮ０とＤＩＮ１から、
ＤＯＵＴ１＝ＤＩＮ０×（１−０．７５）＋ＤＩＮ１×０．７５
となる。また、ＤＯＵＴ２は、ＤＩＮ１とＤＩＮ２から、
ＤＯＵＴ２＝ＤＩＮ１×（１−０．５）＋ＤＩＮ２×０．５
となる。また、ＤＯＵＴ３はＤＩＮ２とＤＩＮ３から、
ＤＯＵＴ３＝ＤＩＮ２×（１−０．２５）＋ＤＩＮ３×０．２５
となる。また、ＤＯＵＴ４はＤＩＮ３とＤＩＮ４から、
ＤＯＵＴ４＝ＤＩＮ３×（１−０）＋ＤＩＮ４×０＝ＤＩＮ３
となる。また、ＤＯＵＴ５はＤＩＮ３とＤＩＮ４から、
ＤＯＵＴ５＝ＤＩＮ３×（１−０．７５）＋ＤＩＮ４×０．７５
となる。また、ＤＯＵＴ６はＤＩＮ４とＤＩＮ５から、
ＤＯＵＴ６＝ＤＩＮ４×（１−０．５）＋ＤＩＮ５×０．５
となる。以上のような処理を副走査方向及び主走査方向にそれぞれ行うことで、拡大・縮小処理時の出力画素値が決定される。
【００５６】
図９には、２点間補間法（副走査方向及び主走査方向にそれぞれ２点間補間）を用いる場合の構成ブロック図が示されている。図１と異なる点は、３個のＲＡＭではなく、２個のＲＡＭ１０４（ＲＡＭ１）、１０８（ＲＡＭ３）が設けられている点である。もちろん、これは２点間補間法においては副走査方向における参照ラインが２本であることに対応したものである。
【００５７】
この場合の動作は図２、図３に示された動作と基本的には同様であり、まず、画像データを画像メモリ１００に格納し（Ｓ１０１）、次に画像メモリ１００から主走査方向にＲＡＭの容量分だけの画像データを読み出してＲＡＭ１０４（ＲＡＭ１）に格納する（Ｓ１０２）。
【００５８】
次に、画像メモリ１００から副走査方向に１ライン下がって主走査方向にＲＡＭの容量分だけの画像データを読み出してＲＡＭ１０８（ＲＡＭ３）に格納する（Ｓ１０６）。ＲＡＭ１０６が設けられていないためＳ１０４、Ｓ１０５の処理は不要である。
【００５９】
次に、ＲＡＭ１０４、１０８から主走査方向に２画素分だけの画像データを読み出して副走査補間部１１２に供給する（Ｓ１０７）。このとき、主走査補間部１１４は主走査方向の倍率に応じたアドレス（Ｒｅａｄアドレス）を生成してＲＡＭからの読み出しを制御する。２点間補間法の場合、参照すべき画素は２画素であるが、どの２画素を参照すべきかは倍率に応じて変化するためアドレスの制御が必要である。例えば、倍率１３３％の場合、図８に示されるように、ＤＯＵＴ４及びＤＯＵＴ５はともにＤＩＮ３とＤＩＮ４を参照画素として用いるため、アドレスの制御が必要となる。投影法の場合と同様に、装置のコントローラが倍率に応じてアドレスを指令してもよい。副走査補間部１１２では、上記のようにＲＡＭ１０４、１０８から読み出した画像データに対して演算し、順次主走査補間部１１４に供給する（Ｓ１０８）。主走査補間部１１４は、順次出力される２つの出力画像データに対して補間演算する（Ｓ１０９）。
【００６０】
以上の処理により、画像メモリ１００内のあるブロックの処理が完了する。次のブロックを処理する際には、投影法と同様に前のブロックにおいて用いた画像データを再度用いるべく画像メモリの読み出し開始点を調整してオーバラップさせる。但し、オーバラップ量は倍率によらず１画素分である。
【００６１】
２点間補間法においても、投影法と同様にデュアルＲＡＭ構成として処理を高速化することが可能である。
【００６２】
図１０には、２点補間法をデュアルＲＡＭ構成で処理する場合の構成ブロック図が示されている。ＲＡＭ１０４はＲＡＭ１０４ａ、１０４ｂから構成され、ＲＡＭ１０８はＲＡＭ１０８ａ、１０８ｂから構成される。ＲＡＭ１０４ａ、１０４ｂへの画像データの書き込み、及びＲＡＭ１０８ａ、１０８への画像データの書込は入力セレクタ１０３で切り替えられる。ＲＡＭ１０４ａ、１０４ｂからの画像データの読み出しと補間演算、及びＲＡＭ１０８ａ、１０８ｂからの画像データの読み出しと補間演算は出力セレクタ１０５で切り替えられる。すなわち、画像メモリのあるブロックの画像データをａ系ＲＡＭに書き込む。そして、ａ系ＲＡＭからの画像データを読み出して副走査方向及び主走査方向で補間演算を行うタイミングで並列して次のブロックの画像データをｂ系ＲＡＭに書き込む。ｂ系ＲＡＭに画像データを書き込んだ後、ｂ系ＲＡＭから画像データを読み出して補間演算を行うタイミングで並列してさらに次のブロックの画像データをａ系ＲＡＭに書き込む。以上の処理により、トータルの処理時間を短縮することができる。
【００６３】
上記の実施形態では、拡大あるいは縮小処理について説明したが、これ以外にもフィルタリング処理等、複数の参照ラインを用いて演算処理する任意の画像処理に適用することができる。
【図面の簡単な説明】
【００６４】
【図１】実施形態の投影法による構成ブロック図である。
【図２】実施形態の処理フローチャート（その１）である。
【図３】実施形態の処理フローチャート（その２）である。
【図４】画像メモリからのブロック単位の読み出し順序及びオーバラップ読み出しの説明図である。
【図５】他の実施形態（デュアルＲＡＭ）の構成ブロック図である。
【図６】図５の構成における動作説明図である。
【図７】２点補間法の説明図（倍率８０％）である。
【図８】２点補間法の説明図（倍率１３３％）である。
【図９】実施形態の２点補間法による構成ブロック図である。
【図１０】他の実施形態（デュアルＲＡＭ）の構成ブロック図である。
【図１１】投影法による処理説明図である。
【図１２】従来装置の構成ブロック図である。
【図１３】従来装置の構成ブロック図である。
【図１４】他の従来装置の構成ブロック図である。
【符号の説明】
【００６５】
１００  画像メモリ、１０２  画像メモリアドレス制御部、１０４  第１ＲＡＭ、１０６  第２ＲＡＭ、１０８  第３ＲＡＭ、１１０  加算器、１１２  副走査補間部、１１４  主走査補間部。
【図１】
2006054610.tif 000003
【図２】
2006054610.tif 000004
【図３】
2006054610.tif 000005
【図４】
2006054610.tif 000006
【図５】
2006054610.tif 000007
【図６】
2006054610.tif 000008
【図７】
2006054610.tif 000009
【図８】
2006054610.tif 000010
【図９】
2006054610.tif 000011
【図１０】
2006054610.tif 000012
【図１１】
2006054610.tif 000013
【図１２】
2006054610.tif 000014
【図１３】
2006054610.tif 000015
【図１４】
2006054610.tif 000016