(57)【要約】【課題】  一方の制御系のＣＰＵに故障が発生した場合にも、エンジンを始動させることが可能な車両用始動制御装置を提供する。【解決手段】  スタータリレー１とインヒビットリレー２を直列に接続し、それぞれをメインＣＰＵ１０、サブＣＰＵ２０によって制御することにより、一方のリレーにＯＮ側固定故障が発生したとしても、他方のリレーをＯＦＦにすることにより、スタータモータ３１の連続通電状態を防ぐことができる。また、サブＣＰＵ２０の異常時にはウォッチドッグタイマ２２によってリセット処理を行うとともに許可回路８によってインヒビットリレー予備駆動回路７の駆動を許可することにより、メインＣＰＵ１０はインヒビットリレー予備駆動回路７を制御してインヒビットリレー２を駆動させることができる。これによりサブＣＰＵ２０の異常時にも、スタータモータ３１を始動することができる。【選択図】              図１
2006105016.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された第一のスイッチングデバイスおよび第二のスイッチングデバイスと、前記第一のスイッチングデバイスを駆動する第一の駆動手段および前記第二のスイッチングデバイスを駆動する第二の駆動手段と、前記第一の駆動手段を制御する第一の処理部および第二の駆動手段を制御する第二の処理部とより構成され、前記第一のスイッチングデバイスおよび前記第二のスイッチングデバイスを駆動することによってスタータモータへの電力の供給または遮断を行う車両用始動制御装置において、
前記第一の処理部によって制御され、前記第二のスイッチングデバイスを駆動する第三の駆動手段とを備え、
前記第二の処理部の異常時に前記第一の処理部は、前記第一の駆動部および前記第三の駆動部を制御することによって前記第一のスイッチングデバイスおよび前記第二のスイッチングデバイスの双方を制御可能としたことを特徴とする車両用始動制御装置。
【請求項２】
前記第二の処理部の異常時に、前記第三の駆動部の駆動を許可する許可手段と、
前記第二の処理部の異常時に、該第二の処理部のリセット処理を行う監視手段と、
前記第一の処理部が、前記第二の処理部のリセット処理中であるかどうかを確認可能な通信手段とを備え、
前記第二の処理部の異常時には、前記監視手段によってリセット処理が行われるとともに前記許可手段によって前記第三の駆動部の駆動が許可され、
前記第一の処理部は、前記通信手段を通じて前記第二の処理部がリセット処理中であることを確認すると、前記第三の駆動部を制御することを特徴とする請求項１に記載の車両用始動制御装置。
【請求項３】
前記第一のスイッチングデバイスおよび第二のスイッチングデバイスは、リレーによって構成されることを特徴とする請求項１または２に記載の車両用始動制御装置。
【請求項４】
前記第一の駆動手段、第二の駆動手段、第三の駆動手段および許可手段は、スイッチング素子によって構成されることを特徴とする請求項１から３のいずれか１に記載の車両用始動制御装置。
【請求項５】
前記監視手段は、ウォッチドッグタイマによって構成されることを特徴とする請求項１から４のいずれか１に記載の車両用始動制御装置。
【請求項６】
第一の駆動手段を介して第一の処理部によって駆動される第一のスイッチングデバイスと、第二の駆動手段を介して第二の処理部によって駆動される第二のスイッチングデバイスとを順次経てスタータモータへ電力を供給し、
前記第二の処理部の異常時に、前記第一の処理部は第三の駆動手段によって前記第二のスイッチングデバイスを駆動することにより、前記第一のスイッチングデバイスおよび第二のスイッチングデバイスの双方を制御可能としたことを特徴とする車両用始動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２個直列に接続されたスイッチングデバイスを介して負荷を導通させる車両用始動制御装置に関する。
【背景技術】
【０００２】
従来、キースイッチによってエンジンのスタータモータを直接駆動する代わりに、リレー等のスイッチングデバイスを使用してスタータモータを始動させる車両用始動制御装置がある。
これはスイッチングデバイスのオンオフをＣＰＵによって制御するものであり、一例としては、プッシュボタンによりエンジンの始動を行うプッシュエンジンスタートシステムがある。キースイッチのように乗員が直接スイッチを捻ることにより接点を導通させるものと違って、スイッチングデバイスを使用する場合には、スイッチングデバイスの接点の固定故障を考慮する必要がある。特に、キースイッチでは起こらないＯＮ側固定については、スイッチングデバイスを通じて電力が供給される側（スタータモータ側）に与える影響を考慮しなければならない。
【０００３】
スタータモータの駆動をスイッチングデバイスによって行う場合、デバイスがＯＮ側固定となると、スタータモータが連続通電状態（回りっぱなし）となりモータが異常加熱状態になってしまう。これを防ぐため、たとえば特開２００１−２３６８７１号公報には、リレーを２個直列に接続し、さらにそれぞれのリレーの故障診断を行うことにより、単一のリレーにＯＮ側故障が発生した場合にも、他方のリレーをＯＦＦにすることによって負荷への連続通電状態を防止する構成が記載されている。
【０００４】
また、リレーを制御するＣＰＵの誤作動を考慮し、ＣＰＵを二重系に構成することも信頼性設計上一般的に行われている。
これは、リレー、リレー駆動回路、ＣＰＵで構成される制御回路を２つ用いてそれぞれのリレーを直列に接続したものであり、２つのＣＰＵによってそれぞれ別々のリレーを制御するため、一方の系のリレーがＯＮ側固定の故障を起こしたとしても、他方のリレーをＯＦＦ側に作動させることにより、スタータモータが連続通電状態になってしまうことを防止しようとしていた。
【特許文献１】特開２００１−２３６８７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような従来の車両用始動制御装置においては、スイッチングデバイスのＯＮ側固定故障が起こっても、スタータモータが連続通電状態となることによる異常加熱状態を防止するため、リレー、リレー駆動回路、ＣＰＵで構成される制御回路を２つ直列に接続した回路構成となっている。よって、一方の制御回路のＣＰＵに異常が発生し、スイッチングデバイスがＯＦＦ側で固定されてしまう故障により、エンジン始動不可となる故障率が増大するといった問題があった。
【０００６】
そこで本発明はこのような問題点に鑑み、一方の制御系のＣＰＵに故障が発生した場合にも、エンジンを始動させることが可能な車両用始動制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、第一のスイッチングデバイスと第二のスイッチングデバイスとを直列に接続し、第一の駆動手段によって第一のスイッチングデバイスを駆動し、第二の駆動手段によって第二のスイッチングデバイスを駆動し、第一の駆動手段は第一の処理部によって制御され、第二の駆動手段は第二の処理部によって制御され、第一のスイッチングデバイスおよび第二のスイッチングデバイスを駆動することによってスタータモータへの電力の供給または遮断を行う車両用始動制御装置において、第二の処理部の異常時に第一の処理部は、第一の駆動部および第二のスイッチングデバイスを駆動する第三の駆動部とを制御することによって第一のスイッチングデバイスおよび第二のスイッチングデバイスの双方を制御可能とするものとした。
【発明の効果】
【０００８】
本発明によれば、第二の処理部に異常が発生し第二のスイッチングデバイスの制御ができなくなったとしても、第一の処理部が第三の駆動部を制御し、第三の駆動部によって第二のスイッチングデバイスを駆動する。よって第一の処理部によって第一のスイッチングデバイスおよび第二のスイッチングデバイスの双方を制御して、スタータモータを導通させることができる。
【発明を実施するための最良の形態】
【０００９】
次に本発明の実施の形態を実施例により説明する。
図１に、本実施例の全体構成を示す。
エンジンを始動するためのスタータモータ３１が、マグネットクラッチ３２を介してバッテリ３に接続される。
またバッテリ３に、スタータリレー１およびインヒビットリレー２が直列に接続される。
スタータリレー１およびインヒビットリレー２がＯＮ状態のときに、バッテリ３の電力がマグネットクラッチ３２に印加され、マグネットクラッチ３２がＯＮ状態となることによってバッテリ３の電力がスタータモータ３１に供給される。
【００１０】
スタータリレー１およびインヒビットリレー２には、リレー駆動用電源回路４が接続され、リレー駆動用電源回路４からの電力が供給されることによって各リレー１、２がＯＮ状態となる。
スタータリレー１は、メインＣＰＵ１０によって制御されるスタータリレー駆動回路５によって、リレー駆動用電源回路４からの電力の供給または遮断が制御される。
インヒビットリレー２は、サブＣＰＵ２０によって制御されるインヒビットリレー駆動回路６によって、リレー駆動用電源回路４からの電力の供給または遮断が制御される。
なおスタータリレー駆動回路５およびインヒビットリレー駆動回路６はスイッチング素子（本実施例においてはＦＥＴ）によって構成される。
【００１１】
メインＣＰＵ１０は、スタータモータ３１の始動制御を行うものであり、サブＣＰＵ２０はメインＣＰＵ１０からの指令によりインヒビットリレー２の制御を行う。
メインＣＰＵ１０およびサブＣＰＵ２０には、それぞれメイン側通信部１１およびサブ側通信部２１を備えている。メイン側通信部１１とサブ側通信部２１とが通信線１５によって接続されていることにより、メインＣＰＵ１０とサブＣＰＵ２０とがメイン側通信部１１、サブ側通信部２１、通信線１５を通じて通信を行うことができる。
【００１２】
メインＣＰＵ１０には、インヒビットリレー２への電力の供給または遮断を制御するインヒビットリレー予備駆動回路７が接続されている。
サブＣＰＵ２０には、インヒビットリレー予備駆動回路７の作動を許可するかどうかの制御を行う許可回路８が接続されている。
なおインヒビットリレー予備駆動回路７および許可回路８はスイッチング素子（本実施例においてはＦＥＴ）によって構成される。
【００１３】
サブＣＰＵ２０は、通常時（サブＣＰＵ２０の正常時）には許可回路８に対してＨレベル信号を出力している。
よって許可回路８はドレイン端子とソース端子とが導通状態となることにより、インヒビットリレー予備駆動回路７のゲート端子が接地されてゼロ電位となり、メインＣＰＵ１０からの信号にかかわらずインヒビットリレー予備駆動回路７のドレイン端子とソース端子間は遮断状態となる。
また逆に、サブＣＰＵ２０が許可回路８に対してＬレベル信号を出力すると、許可回路８のドレイン端子とソース端子とが遮断状態となり、インヒビットリレー予備駆動回路７はメインＣＰＵ１０からの信号によってドレイン端子とソース端子との導通または遮断が制御される。
このように、許可回路８によってインヒビットリレー予備駆動回路７の動作を許可または不許可とすることができる。
【００１４】
サブＣＰＵ２０には、サブＣＰＵ２０のリセット処理を行うウォッチドッグタイマ２２が接続されている。
ウォッチドッグタイマ２２は、サブＣＰＵ２０から出力されるＰ−ＲＵＮ信号（サブＣＰＵ２０が作動しているかどうかを示す信号）を監視し、異常時にはサブＣＰＵ２０へＲＥＳＥＴ信号を出力して、サブＣＰＵ２０にリセット処理を行わせる。
サブＣＰＵ２０はＲＥＳＥＴ信号を受信すると、自身のリセットを行う。
サブＣＰＵ２０は、自身のリセット中は許可回路８に対してＬレベル信号を出力する。これにより許可回路８は、メインＣＰＵ１０によるインヒビットリレー予備駆動回路７の動作を許可する。
【００１５】
次に、各部の動作について説明する。
スタータモータ３１の始動制御はメインＣＰＵ１０によって行われ、たとえば図示しない始動ボタンが押されるなど始動許可条件が成立した場合に、メインＣＰＵ１０はスタータリレー駆動回路５によってスタータリレー１をＯＮ状態にする。同時にメインＣＰＵ１０は、サブＣＰＵ２０にも通信によってインヒビットリレー２のＯＮ指令を出力し、サブＣＰＵ２０はＯＮ指令を受けると、インヒビットリレー駆動回路６によってインヒビットリレー２をＯＮ状態にする。
なおサブＣＰＵ２０は、メインＣＰＵ１０との通信が成立しない場合にはインヒビットリレー２をＯＦＦ状態にする。
【００１６】
スタータリレー１およびインヒビットリレー２がＯＮ状態となることによってスタータモータ３１が始動する。
このとき、サブＣＰＵ２０は許可回路８にＨレベル信号を出力することにより、インヒビットリレー予備駆動回路７はメインＣＰＵ１０からの制御を受け付けない不許可状態となっている。
スタータモータ３１の停止時も同様に、メインＣＰＵ１０によってスタータリレー１をＯＦＦに制御すると同時に、サブＣＰＵ２０へもＯＦＦ指令を出力し、サブＣＰＵ２０がインヒビットリレー２をＯＦＦ状態にする。
【００１７】
ここで、スタータリレー１、インヒビットリレー２、スタータリレー駆動回路５、インヒビットリレー駆動回路６のいずれか１つがＯＮ側固定故障となったとしても、回路が２重系になっているため、他方のリレーをＯＦＦ状態とすることによりスタータモータ３１が連続通電状態となることがない。
【００１８】
またメインＣＰＵ１０の異常時（ＯＮ側固定故障、ＯＦＦ側固定故障等のいずれも含む）には、サブＣＰＵ２０との通信が成立しなくなるので、サブＣＰＵ２０側でインヒビットリレー２をＯＦＦ状態にすることにより、スタータモータ３１が連続通電状態となることがない。
もちろん、サブＣＰＵ２０が正常である限り、インヒビットリレー予備駆動回路７は不許可状態となっているので、メインＣＰＵ１０がインヒビットリレー２をＯＮ状態にすることは不可能である。
【００１９】
さらにサブＣＰＵ２０の異常時には、メインＣＰＵ１０がスタータリレー１をＯＦＦ状態にすることができるため、スタータモータ３１が連続通電状態となることがない。
また特にサブＣＰＵ２０の異常時には、ウォッチドッグタイマ２２によってサブＣＰＵ２０のリセット処理が行われる。このリセット処理時には許可回路８が許可状態となることによりインヒビットリレー予備駆動回路７の作動が許可される。
【００２０】
このサブＣＰＵ２０のリセット処理時にスタータモータ３１の始動許可条件が成立すると、メインＣＰＵ１０はスタータリレー１をＯＮ状態にする。またこのときメインＣＰＵ１０は、サブＣＰＵ２０との通信が成立しない場合に、インヒビットリレー予備駆動回路７によってインヒビットリレー２をＯＮ状態にする。これによりスタータモータ３１が通電状態となる。
このように、サブＣＰＵ２０が異常である場合にも、メインＣＰＵ１０からスタータモータ３１を始動させることができる。
【００２１】
本実施例は以上のように構成され、スタータリレー１およびインヒビットリレー２を直列に接続し、それぞれをメインＣＰＵ１０およびサブＣＰＵ２０によって制御することにより、一方のリレーにＯＮ側固定故障が発生したとしても、他方のリレーをＯＦＦにすることができるので、スタータモータ３１の連続通電状態を防ぐことができる。
また、サブＣＰＵ２０の異常時にはウォッチドッグタイマ２２によってリセット処理を行うとともに許可回路８によってインヒビットリレー予備駆動回路７の駆動を許可するので、メインＣＰＵ１０はインヒビットリレー予備駆動回路７を制御することによってインヒビットリレー２を駆動することができる。
これによりサブＣＰＵ２０の異常時にも、メインＣＰＵ１０がスタータリレー１とインヒビットリレー２の双方の制御を行い、スタータモータ３１を始動することができる。
【図面の簡単な説明】
【００２２】
【図１】実施例の全体構成を示す図である。
【符号の説明】
【００２３】
１    スタータリレー  （第一のスイッチングデバイス）
２    インヒビットリレー  （第二のスイッチングデバイス）
３    バッテリ
４    リレー駆動用電源回路
５    スタータリレー駆動回路  （第一の駆動手段）
６    インヒビットリレー駆動回路  （第二の駆動手段）
７    インヒビットリレー予備駆動回路  （第三の駆動手段）
８    許可回路  （許可手段）
１０    メインＣＰＵ  （第一の処理部）
１１    メイン側通信部  （通信手段）
１５    通信線  （通信手段）
２０    サブＣＰＵ  （第二の処理部）
２１    サブ側通信部  （通信手段）
２２    ウォッチドッグタイマ  （監視手段）
３１    スタータモータ
３２    マグネットクラッチ
【図１】
2006105016.tif 000003