(57)【要約】  【課題】静止電源電流の測定に必要な半導体集積回路の内部状態の設定を容易化し、記憶装置、論理回路群ともに所望の状態に設定可能にする。  【解決手段】論理回路群３０２は記憶装置３０１に読み出し制御信号３０３を入力して記憶装置３０１よりデータを読み出すとともに記憶装置３０１に書き込み制御信号３０４を入力して記憶装置３０１にデータを書き込む。その際、記憶装置３０１のデータ書き換えを制御する制御信号３０８を設け、一旦設定した記憶装置３０１のデータが論理回路群３０２の内部状態設定動作によって書き換えられない構成とし、記憶装置３０１の内部状態設定と論理回路群３０２の内部状態設定を独立して実行する。【選択図】  図３
2006010422.tif 000002
【特許請求の範囲】
【請求項１】
記憶装置と、前記記憶装置に書き込み制御信号を入力して前記記憶装置にデータを書き込む論理回路群とを集積した半導体集積回路であって、
前記論理回路群は、制御信号により前記書き込み制御信号を制御する構成を有し、前記制御信号がイネーブル状態である場合にのみ、前記記憶装置が保持するデータの書き換えが発生することを特徴とする半導体集積回路。
【請求項２】
論理回路群はスキャンテストが可能な構成を有することを特徴とする請求項１記載の半導体集積回路。
【請求項３】
論理回路群は記憶装置の自己検査機能回路を有し、前記論理回路群の動作において生成される第１の内部書き込み要求信号と前記自己検査機能回路が生成する第２の内部書き込み要求信号のいずれかを選択するセレクタを有し、書き込み制御信号は前記セレクタの出力信号により生成される請求項１記載の半導体集積回路。
【請求項４】
論理回路群はスキャンテストが可能な構成を有し、セレクタは前記論理回路群の動作において生成される第１の内部書き込み要求信号と自己検査機能回路が生成する第２の内部書き込み要求信号のいずれかを選択する請求項３記載の半導体集積回路。
【請求項５】
自己検査機能回路は、論理回路群内の他の論理回路と独立したスキャンチェーンを含み、前記他の論理回路と独立してスキャンテストモードと通常動作モードの切り替えが可能である請求項４記載の半導体集積回路。
【請求項６】
自己検査機能回路を通るスキャンチェーンはセレクタを介して選択可能なバイパス経路を有し、前記バイパス経路を選択した場合に、前記自己検査機能回路は通常動作モードにて動作し、前記論理回路群の他の論理回路はスキャンテストモードで動作するように構成した請求項４記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶装置および論理回路を集積した半導体集積回路に関するものである。
【背景技術】
【０００２】
半導体集積回路の検査においては、従来より、単一縮退故障を前提としたスキャンテストや、実際の使用条件またはそれに近い条件の下で動作させて回路の応答を見る検査手法を補完するものとして、静止電源電流テストが行われている。
【０００３】
近年、半導体製造プロセスの微細化に伴い、半導体集積回路の大規模化、高機能化が著しく進展し、新たな不良モードの出現や不良症状の変化が生じているが、このような不良の検出には静止電源電流テストが有効な場合が多い。そのため、静止電源電流テストの重要性はますます高くなっている。
【０００４】
しかし、一方で、静止電源電流テストが十分な不良検出能力を持つためには、半導体集積回路の内部状態を様々な値の組合せに設定する必要がある。特に、最近の大規模システムＬＳＩと呼ばれる半導体集積回路では大量の記憶装置を搭載しており、記憶装置と論理回路群を含めた半導体集積回路全体での内部状態の設定を適切に行う必要がある。
【０００５】
以下、従来の手法による静止電源電流測定の際の半導体集積回路の内部状態設定について説明する。
【０００６】
静止電源電流の測定において記憶装置の内部状態を設定するための専用回路を搭載し、記憶装置の内部を所望の状態に設定する。論理回路群は、別途、スキャンテスト機能を用いる等して、その内部を所望の状態に設定する（例えば、特許文献１参照）。
【特許文献１】特開２００３−８４０４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記の従来技術では、静止電源電流測定のための専用回路を追加する必要があるため、回路占有面積が増大するという問題があった。複数の記憶装置を大量に搭載した大規模システムＬＳＩでは、より大幅な回路占有面積の増大が予想される。
【０００８】
本発明は、以上のような問題点を解消するためになされたものであり、回路占有面積の大幅な増大を引き起こすことなく、静止電源電流の測定のための内部状態の設定を容易化および効率化する半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の半導体集積回路は、記憶装置と、記憶装置に書き込み制御信号を入力して記憶装置にデータを書き込む論理回路群とを集積した半導体集積回路であって、
論理回路群は、制御信号により書き込み制御信号を制御する構成を有し、制御信号がイネーブル状態である場合にのみ、記憶装置が保持するデータの書き換えが発生することを特徴とするものである。
【００１０】
上記構成において、論理回路群はスキャンテストが可能な構成を有することを特徴とする。
【００１１】
上記構成において、論理回路群は記憶装置の自己検査機能回路を有し、論理回路群の動作において生成される第１の内部書き込み要求信号と自己検査機能回路が生成する第２の内部書き込み要求信号のいずれかを選択するセレクタを有し、書き込み制御信号はセレクタの出力信号により生成される。
【００１２】
上記構成において、論理回路群はスキャンテストが可能な構成を有し、セレクタは論理回路群の動作において生成される第１の内部書き込み要求信号と自己検査機能回路が生成する第２の内部書き込み要求信号のいずれかを選択する。
【００１３】
上記構成において、自己検査機能回路は、論理回路群内の他の論理回路と独立したスキャンチェーンを含み、他の論理回路と独立してスキャンテストモードと通常動作モードの切り替えが可能である。
【００１４】
上記構成において、自己検査機能回路を通るスキャンチェーンはセレクタを介して選択可能なバイパス経路を有し、バイパス経路を選択した場合に、自己検査機能回路は通常動作モードにて動作し、論理回路群の他の論理回路はスキャンテストモードで動作するように構成している。
【発明の効果】
【００１５】
本発明の半導体集積回路によれば、記憶装置が保持するデータの書き換えを制御する信号を設け、一旦設定した記憶装置のデータが論理回路群の内部状態設定動作により書き換えられない構成をとることにより、記憶装置の内部状態設定と論理回路群の内部状態設定が独立に実行できるため、回路占有面積を増すことなく、半導体集積回路全体で所望の内部状態に容易に設定できる。
【００１６】
論理回路群をスキャンテスト対応設計とすることにより、論理回路群の内部状態設定がさらに容易化される。
【００１７】
記憶装置の自己検査機能を内蔵することにより、記憶装置の内部状態設定がさらに容易化される。
【００１８】
この場合、論理回路群をスキャンテスト対応設計とすることにより、論理回路群の内部状態設定がさらに容易化される。
【００１９】
論理回路群のスキャンチェーンが自己検査機能を実行する論理回路とそれ以外の論理回路で独立し、スキャンテストモードと通常動作モードの切り替えも独立して行う構成をとることにより、記憶装置の内部状態設定と論理回路群の内部状態設定を一部並列して実行できるため、半導体集積回路全体での内部状態設定がさらに容易化される。
【００２０】
自己検査機能を実行する論理回路を通るスキャンチェーンがバイパス経路を有し、バイパス経路を選択した場合に、自己検査機能を実行する論理回路は通常動作モードにて動作し、論理回路群の他の論理回路はスキャンテストモードで動作する構成をとることにより記憶装置の内部状態設定と論理回路群の内部状態設定を一部並列して実行できるため、半導体集積回路全体での内部状態設定がさらに容易化される。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面を参照しながら説明する。
【００２２】
（実施の形態１）
図１は、本発明の第１の実施の形態の半導体集積回路の構成について示したものである。
【００２３】
記憶装置１０１と論理回路群１０２を集積した半導体集積回路１００において、読み出し制御信号１０３がＨレベルの場合に、記憶装置１０１内部のアドレス信号１０５で示されたアドレスより読み出しデータ信号１０７を介してデータの読み出しが行われ、書き込み制御信号１０４がＨレベルの場合に、記憶装置１０１内部のアドレス信号１０５で示されたアドレスに書き込みデータ信号１０６を介してデータの書き込みが行われる。
【００２４】
書き込み制御信号１０４は、内部書き込み要求信号１１４と制御信号１０８のＡＮＤで生成するため、制御信号１０８がＨレベルの場合のみ内部書き込み要求信号１１４の内容が反映される。
【００２５】
従って、論理回路群１０２が動作することに伴い記憶装置１０１に対する書き込み要求が発生していても、制御信号１０８がＬレベルの場合は記憶装置１０１内部のデータが書き換えられることはない。
【００２６】
以上の構成をとる半導体集積回路において、静止電源電流を測定するために必要な内部状態の設定は次のように実行される。
【００２７】
初めに、制御信号１０８をＨレベルに設定して、記憶装置１０１に対してデータの書き込みを実行し、記憶装置１０１の内部を所望の状態に設定する。
【００２８】
次に、制御信号１０８をＬレベルに設定して論理回路群１０２を動作させ、論理回路群１０２の内部を所望の状態に設定する。ここで、制御信号１０８はＬレベルであるため、論理回路群１０２の内部がどのように動作しても初めに設定した記憶装置１０１の内部状態は変化せず、半導体集積回路１００全体で所望の内部状態に容易に設定可能となる。
【００２９】
なお、本実施の形態において、制御信号１０８は単一の外部端子として記述したが、２つ以上のモード設定を行う外部端子から何らかの回路動作を経て生成される場合も同様である。
【００３０】
（実施の形態２）
図２は、本発明の第２の実施の形態の半導体集積回路の構成について示したものである。
【００３１】
記憶装置２０１と論理回路群２０２を集積した半導体集積回路２００において、読み出し制御信号２０３がＨレベルの場合に、記憶装置２０１内部のアドレス信号２０５で示されたアドレスより読み出しデータ信号２０７を介してデータの読み出しが行われ、書き込み制御信号２０４がＨレベルの場合に、記憶装置２０１内部のアドレス信号２０５で示されたアドレスに書き込みデータ信号２０６を介してデータの書き込みが行われる。
【００３２】
書き込み制御信号２０４は、内部書き込み要求信号２１４と制御信号２０８のＡＮＤで生成するため、制御信号２０８がＨレベルの場合のみ内部書き込み要求信号２１４の内容が反映される。
【００３３】
従って、論理回路群２０２が通常動作モードで動作することに伴い記憶装置２０１に対する書き込み要求が発生していても、制御信号２０８がＬレベルの場合は記憶装置２０１内部のデータが書き換えられることはない。また、論理回路群２０２はスキャンテスト対応設計が実施されているため、スキャンテストモードで動作することに伴い内部書き込み要求信号２１４を生成するフリップフロップＦＦの内容がどのように書き換えられても、制御信号２０８がＬレベルの場合は記憶装置２０１内部のデータが書き換えられることはない。
【００３４】
以上の構成をとる半導体集積回路において、静止電源電流を測定するために必要な内部状態の設定は次のように実行される。
【００３５】
初めに、制御信号２０８をＨレベルに設定して、記憶装置２０１に対してデータの書き込みを実行し、記憶装置２０１の内部を所望の状態に設定する。
【００３６】
次に、制御信号２０８をＬレベルに設定して論理回路群２０２をスキャンテストモードで動作させ、スキャンチェーンを用いたシフト動作により論理回路群２０２の内部を所望の状態に設定する。ここで、制御信号２０８はＬレベルであるため、論理回路群２０２の内部がどのような状態であっても初めに設定した記憶装置２０１の内部状態は変化せず、半導体集積回路２００の全体で所望の内部状態に容易に設定可能となる。
【００３７】
（実施の形態３）
図３は、本発明の第３の実施の形態の半導体集積回路の構成について示したものである。
【００３８】
記憶装置３０１と論理回路群３０２を集積した半導体集積回路３００において、読み出し制御信号３０３がＨレベルの場合に、記憶装置３０１の内部のアドレス信号３０５で示されたアドレスより読み出しデータ信号３０７を介してデータの読み出しが行われ、書き込み制御信号３０４がＨレベルの場合に、記憶装置３０１の内部のアドレス信号３０５で示されたアドレスに書き込みデータ信号３０６を介してデータの書き込みが行われる。
【００３９】
読み出し制御信号３０３、書き込み制御信号３０４、アドレス信号３０５、および、書き込みデータ信号３０６は、それぞれ、内部読み出し要求信号３１３、内部書き込み要求信号３１４、内部アドレス信号３１５、および、内部書き込みデータ信号３１６と、記憶装置３０１の自己検査機能を実行する論理回路である自己検査機能回路３０９からのこれらに対応する信号との一方が、セレクタ群３２０の各セレクタにより選択されたものであり、書き込み制御信号３０４のみ更に制御信号３０８とのＡＮＤを取ったものとなっている。このため、制御信号３０８がＨレベルの場合のみ内部書き込み要求信号３１４、あるいは、自己検査機能回路３０９からの信号の内容が反映される。
【００４０】
従って、論理回路群３０２が通常動作モードで動作することに伴い記憶装置３０１に対する書き込み要求が発生していても、あるいは、自己検査機能回路３０９が動作することに伴い記憶装置３０１に対する書き込み要求が発生していても、制御信号３０８がＬレベルの場合は記憶装置３０１内部のデータが書き換えられることはない。
【００４１】
以上の構成をとる半導体集積回路において、静止電源電流を測定するために必要な内部状態の設定は次のように実行される。
【００４２】
初めに、制御信号３０８をＨレベルに設定して、記憶装置３０１の自己検査機能回路３０９を動作させ、記憶装置３０１の内部を所望の状態に設定する。
【００４３】
次に、制御信号３０８をＬレベルに設定して論理回路群３０２を動作させ、論理回路群３０２の内部を所望の状態に設定する。ここで、制御信号３０８はＬレベルであるため、論理回路群３０２の内部がどのように動作しても初めに設定した記憶装置３０１の内部状態は変化せず、半導体集積回路３００全体で所望の内部状態に容易に設定可能となる。
【００４４】
（実施の形態４）
図４は、本発明の第４の実施の形態の半導体集積回路の構成について示したものである。
【００４５】
記憶装置４０１と論理回路群４０２を集積した半導体集積回路４００において、読み出し制御信号４０３がＨレベルの場合に、記憶装置４０１の内部のアドレス信号４０５で示されたアドレスより読み出しデータ信号４０７を介してデータの読み出しが行われ、書き込み制御信号４０４がＨレベルの場合に、記憶装置４０１の内部のアドレス信号４０５で示されるアドレスに書き込みデータ信号４０６を介してデータの書き込みが行われる。
【００４６】
読み出し制御信号４０３、書き込み制御信号４０４、アドレス信号４０５、および、書き込みデータ信号４０６は、それぞれ、内部読み出し要求信号４１３、内部書き込み要求信号４１４、内部アドレス信号４１５、および、内部書き込みデータ信号４１６と、記憶装置４０１の自己検査機能回路４０９からのこれらに対応する信号との一方がセレクタ群４２０の各セレクタにより選択されたものであり、書き込み制御信号４０４のみ更に制御信号４０８とのＡＮＤを取ったものとなっている。このため、制御信号４０８がＨレベルの場合のみ内部書き込み要求信号４１４、あるいは、自己検査機能回路４０９からの信号の内容が反映される。
【００４７】
従って、論理回路群４０２が通常動作モードで動作することに伴い記憶装置４０１に対する書き込み要求が発生していても、あるいは、自己検査機能回路４０９が動作することに伴い記憶装置４０１に対する書き込み要求が発生していても、制御信号４０８がＬレベルの場合は記憶装置４０１内部のデータが書き換えられることはない。また、論理回路群４０２はスキャンテスト対応設計が実施されているため、スキャンテストモードで動作することに伴い内部書き込み要求信号４１４を生成するフリップフロップＦＦの内容がどのように書き換えられても、制御信号４０８がＬレベルの場合は記憶装置４０１内部のデータが書き換えられることはない。
【００４８】
以上の構成をとる半導体集積回路において、静止電源電流を測定するために必要な内部状態の設定は次のように実行される。
【００４９】
初めに、制御信号４０８をＨレベルに設定して、記憶装置４０１の自己検査機能回路４０９を動作させ、記憶装置４０１の内部を所望の状態に設定する。
【００５０】
次に、制御信号４０８をＬレベルに設定して論理回路群４０２をスキャンテストモードで動作させ、スキャンチェーンを用いたシフト動作により論理回路群４０２の内部を所望の状態に設定する。ここで、制御信号４０８はＬレベルであるため、論理回路群４０２の内部がどのような状態であっても初めに設定した記憶装置４０１の内部状態は変化せず、半導体集積回路４００全体で所望の内部状態に容易に設定可能となる。
【００５１】
（実施の形態５）
図５は、本発明の第５の実施の形態の半導体集積回路の構成について示したものである。
【００５２】
記憶装置５０１と論理回路群５０２を集積した半導体集積回路５００において、読み出し制御信号５０３がＨレベルの場合に、記憶装置５０１の内部のアドレス信号５０５で示されたアドレスより読み出しデータ信号５０７を介してデータの読み出しが行われ、書き込み制御信号５０４がＨレベルの場合に、記憶装置５０１の内部のアドレス信号５０５で示されるアドレスに書き込みデータ信号５０６を介してデータの書き込みが行われる。
【００５３】
読み出し制御信号５０３、書き込み制御信号５０４、アドレス信号５０５、および、書き込みデータ信号５０６は、それぞれ、内部読み出し要求信号５１３、内部書き込み要求信号５１４、内部アドレス信号５１５、および、内部書き込みデータ信号５１６と、記憶装置５０１の自己検査機能回路５０９からのこれらに対応する信号との一方がセレクタ群５３０の各セレクタにより選択されたものであり、書き込み制御信号５０４のみ更に制御信号５０８とのＡＮＤを取ったものとなっている。このため、制御信号５０８がＨレベルの場合のみ内部書き込み要求信号５１４、あるいは、自己検査機能回路５０９からの信号の内容が反映される。
【００５４】
従って、論理回路群５０２が通常動作モードで動作することに伴い記憶装置５０１に対する書き込み要求が発生していても、あるいは、自己検査機能回路５０９が動作することに伴い記憶装置５０１に対する書き込み要求が発生していても、制御信号５０８がＬレベルの場合は記憶装置５０１内部のデータが書き換えられることはない。
【００５５】
また、論理回路群５０２はスキャンテスト対応設計が実施されているため、スキャンテストモードで動作することに伴い内部書き込み要求信号５１４を生成するフリップフロップＦＦの内容がどのように書き換えられても、制御信号５０８がＬレベルの場合は記憶装置５０１内部のデータが書き換えられることはない。
【００５６】
ところで本実施の形態では、第４の実施の形態に比べて論理回路群５０２の内部のスキャンチェーンの通し方に特徴がある。自己検査機能回路５０９の内部のフリップフロップとそれ以外のフリップフロップを分離して別のスキャンチェーン５２０、５２１を構成し、更に、自己検査機能回路５０９とそれ以外の部分とで、スキャンテストモードと通常動作モードを独立して切り替え可能としている。従って、自己検査機能回路５０９は通常動作モードで動作させ、それ以外の部分をスキャンテストモードで動作させることが可能である。
【００５７】
以上の構成をとる半導体集積回路において、静止電源電流を測定するために必要な内部状態の設定は次のように実行される。
【００５８】
初めに、制御信号５０８をＨレベルに設定して、セレクタ群５３０のセレクタ５３０ａが自己検査機能回路５０９側を選択するように設定する。自己検査機能回路５０９を通常動作モードで動作させ、記憶装置５０１の内部を所望の状態に設定する。同時に、論理回路群５０２の自己検査機能回路５０９以外の部分をスキャンテストモードで動作させ、スキャンチェーン５２０を用いたシフト動作により論理回路群５０２の内部を所望の状態に設定する。
【００５９】
次に、自己検査機能回路５０９による記憶装置５０１の内部状態の設定が完了した時点で制御信号５０８をＬレベルに設定し、自己検査機能回路５０９をスキャンテストモードに切り替え、スキャンチェーン５２１を用いたシフト動作により自己検査機能回路５０９の内部を所望の状態に設定する。ここで、制御信号５０８はＬレベルであるため、論理回路群５０２の内部がどのような状態であっても初めに設定した記憶装置５０１の内部状態は変化せず、半導体集積回路５００全体で所望の内部状態に容易に設定可能となる。
【００６０】
本実施の形態では、記憶装置５０１の内部状態の設定と、論理回路群５０２の内部状態の設定が一部同時進行するので、第４の実施の形態の構成と比べて短い時間で内部状態の設定が完了する。
【００６１】
（実施の形態６）
図６は、本発明の第６の実施の形態の半導体集積回路の構成について示したものである。
【００６２】
記憶装置６０１と論理回路群６０２を集積した半導体集積回路６００において、読み出し制御信号６０３がＨレベルの場合に、記憶装置６０１の内部のアドレス信号６０５で示されたアドレスより読み出しデータ信号６０７を介してデータの読み出しが行われ、書き込み制御信号６０４がＨレベルの場合に、記憶装置６０１の内部のアドレス信号６０５で示されるアドレスに書き込みデータ信号６０６を介してデータの書き込みが行われる。
【００６３】
読み出し制御信号６０３、書き込み制御信号６０４、アドレス信号６０５、および、書き込みデータ信号６０６は、それぞれ、内部読み出し要求信号６１３、内部書き込み要求信号６１４、内部アドレス信号６１５、および、内部書き込みデータ信号６１６と、記憶装置６０１の自己検査機能回路６０９からのこれらに対応する信号との一方がセレクタ群６３０の各セレクタにより選択されたものであり、書き込み制御信号６０４のみ更に制御信号６０８とのＡＮＤを取ったものとなっている。このため、制御信号６０８がＨレベルの場合のみ内部書き込み要求信号６１４、あるいは、自己検査機能回路６０９からの信号の内容が反映される。
【００６４】
従って、論理回路群６０２が通常動作モードで動作することに伴い記憶装置６０１に対する書き込み要求が発生していても、あるいは、自己検査機能回路６０９が動作することに伴い記憶装置６０１に対する書き込み要求が発生していても、制御信号６０８がＬレベルの場合は記憶装置６０１内部のデータが書き換えられることはない。
【００６５】
また、論理回路群６０２はスキャンテスト対応設計が実施されているため、スキャンテストモードで動作することに伴い内部書き込み要求信号６１４を生成するフリップフロップＦＦの内容がどのように書き換えられても、制御信号６０８がＬレベルの場合は記憶装置６０１内部のデータが書き換えられることはない。
【００６６】
ところで本実施の形態では、第４の実施の形態に比べて論理回路群６０２の内部のスキャンチェーンの通し方に特徴がある。自己検査機能回路６０９の内部のスキャンチェーン６２１はセレクタ６３１により切り換えられるバイパス経路６１０を有しており、更に、自己検査機能回路６０９とそれ以外の部分とで、スキャンテストモードと通常動作モードを独立して切り替え可能としている。従って、自己検査機能回路６０９は通常動作モードで動作させ、それ以外の部分をスキャンテストモードで動作させることが可能である。
【００６７】
以上の構成をとる半導体集積回路において、静止電源電流を測定するために必要な内部状態の設定は次のように実行される。
【００６８】
初めに、制御信号６０８をＨレベルに設定して、セレクタ群６３０が自己検査機能回路６０９側を選択するように設定する。更に、スキャンチェーン６２１がセレクタ６３１により自己検査機能回路６０９をバイパスするように設定する。自己検査機能回路６０９を通常動作モードで動作させ、記憶装置６０１の内部を所望の状態に設定する。同時に、論理回路群６０２の自己検査機能回路６０９以外の部分をスキャンテストモードで動作させ、スキャンチェーン６２０を用いたシフト動作により論理回路群６０２の内部を所望の状態に設定する。
【００６９】
次に、自己検査機能回路６０９による記憶装置６０１の内部状態の設定が完了した時点で制御信号６０８をＬレベルに設定し、セレクタ６３１の選択によりスキャンチェーン６２１が自己検査機能回路を通るように設定する。自己検査機能回路６０９をスキャンテストモードに切り替え、スキャンチェーン６２１を用いたシフト動作により自己検査機能回路６０９の内部を所望の状態に設定する。ここで、制御信号６０８はＬレベルであるため、論理回路群６０２の内部がどのような状態であっても初めに設定した記憶装置６０１の内部状態は変化せず、半導体集積回路６００全体で所望の内部状態に容易に設定可能となる。
【００７０】
本実施の形態でも、記憶装置６０１の内部状態の設定と、論理回路群６０２の内部状態の設定が一部同時進行するので、第４の実施の形態の構成と比べて短い時間で内部状態の設定が完了する。
【産業上の利用可能性】
【００７１】
本発明にかかる半導体集積回路は、静止電源電流の測定に必要な半導体集積回路の内部状態の設定において、記憶装置と論理回路群の設定をそれぞれ独立に実行できるため、検査パターンの開発や半導体集積回路の内部状態と不良検出能力の評価などが容易に実施できる。従って、半導体集積回路等として、またその品質向上や歩留り向上に有用である。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１の実施の形態における半導体集積回路の構成を示す図である。
【図２】本発明の第２の実施の形態における半導体集積回路の構成を示す図である。
【図３】本発明の第３の実施の形態における半導体集積回路の構成を示す図である。
【図４】本発明の第４の実施の形態における半導体集積回路の構成を示す図である。
【図５】本発明の第５の実施の形態における半導体集積回路の構成を示す図である。
【図６】本発明の第６の実施の形態における半導体集積回路の構成を示す図である。
【符号の説明】
【００７３】
１００、２００、３００、４００、５００、６００      半導体集積回路
１０１、２０１、３０１、４０１、５０１、６０１      記憶装置
１０２、２０２、３０２、４０２、５０２、６０２      論理回路群
１０３、２０３、３０３、４０３、５０３、６０３      読み出し制御信号
１０４、２０４、３０４、４０４、５０４、６０４      書き込み制御信号
１０５、２０５、３０５、４０５、５０５、６０５      アドレス信号
１０６、２０６、３０６、４０６、５０６、６０６      書き込みデータ信号
１０７、２０７、３０７、４０７、５０７、６０７      読み出しデータ信号
１０８、２０８、３０８、４０８、５０８、６０８      制御信号
３０９、４０９、５０９、６０９                      自己検査機能回路
６１０                                              バイパス経路
３１３、４１３、５１３、６１３                      内部読み出し要求信号
１１４、２１４、３１４、４１４、５１４、６１４      内部書き込み要求信号
３１５、４１５、５１５、６１５                      内部アドレス信号
３１６、４１６、５１６、６１６                      内部書き込みデータ信号
５２０、５２１、６２０、６２１                      スキャンチェーン
３２０、４２０、５３０、６３０                      セレクタ群
【図１】
2006010422.tif 000003
【図２】
2006010422.tif 000004
【図３】
2006010422.tif 000005
【図４】
2006010422.tif 000006
【図５】
2006010422.tif 000007
【図６】
2006010422.tif 000008