(57)【要約】【課題】  本発明の目的は、その上にウエハが載置されるウエハステージと、このウエハステージを取り囲むウエハステージ外側リングとを有するウエハホルダであって、ウエハ裏面の汚染を防止しつつエッジエクスクルージョン（ＥＥ）を減らすためにプラズマ処理チャンバ内で使用されるウエハホルダを提供することである。【解決手段】  ウエハステージと、このウエハステージを取り囲むウエハステージ外側リングとを有するウエハホルダであって、前記ウエハステージは、その上に載置されるウエハの直径よりも小さい直径を有し、前記ウエハステージ外側リングは、前記ウエハステージ上に載置されるウエハの直径よりも大きい内径をその上側に有し、外側リングの上面は、前記ウエハステージ上に載置されるウエハの上面よりも上側に位置するウエハホルダ。【選択図】図１
2006233283.tif 000002
【特許請求の範囲】
【請求項１】
ウエハステージと、このウエハステージを取り囲むウエハステージ外側リングとを有するウエハホルダであって、
前記ウエハステージは、その上に載置されるウエハの直径よりも小さい直径を有し、
前記ウエハステージ外側リングは、前記ウエハステージ上に載置されるウエハの直径よりも大きい内径を当該外側リングの上側に有し、
前記ウエハステージ外側リングの上面は、前記ウエハステージ上に載置されるウエハの上面よりも上側に位置する、
ウエハホルダ。
【請求項２】
前記ウエハステージ外側リングは、ウエハの直径よりも小さいが前記ウエハステージの直径よりも大きい内径を当該外側リングの下側に更に有している請求項１に記載のウエハホルダ。
【請求項３】
前記ウエハステージ外側リングは、外側リングの上側の内径を規定する一方の内周壁と外側リングの下側の内径を規定する他方の内周壁との間に形成された水平面を有し、
前記水平面は、前記ウエハステージ上に載置されるウエハの裏面よりも下側に、ウエハの前記裏面と接触することなく位置している請求項２に記載のウエハホルダ。
【請求項４】
前記ウエハステージは、その高さを調節するために２以上の別個の部分から成り、それにより、前記ウエハステージの上面と前記ウエハステージ外側リングの上面との間の空間を調整する請求項１ないし請求項３のいずれか１項に記載のウエハホルダ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はウエハホルダに関し、特に、本発明は、ウエハステージと、このウエハステージを取り囲むウエハステージ外側リングとを有するとともに、プラズマ処理チャンバ、例えば斜入射スパッタリングシステムのプラズマ処理チャンバ内に設けられるウエハホルダに関する。
【背景技術】
【０００２】
集積回路の製造において、物理的気相成長法（ＰＶＤ）によってＳｉウエハ上に多くの様々な膜を形成することは、欠くことができないステップの１つである。現在、例えばイオン化ＰＶＤおよび遠距離スパッタリング等のＰＶＤプロセスを行なう多くの様々な構造および方法が存在する。
【０００３】
斜入射スパッタリングは、ターゲットとウエハとが平行ではなく所定の角度を成して配置されるＰＶＤ技術の１つである（特許文献１）。このスパッタリング技術の利点は、極めて均一な膜を生成するという点である。この技術の欠点は、ウエハ表面上に蒸着される膜におけるエッジエクスクルージョン（以下、「ＥＥ」と称する）がウエハ縁部周囲のフィルムラッピングに影響を及ぼすという点である。これについて図５〜図９を参照しながら詳しく説明する。
【０００４】
斜入射スパッタリングシステムおよびこの斜入射スパッタリングシステムで採用されている従来のウエハホルダ５０の一例の断面図が図５〜図８にそれぞれ示されている。この斜入射スパッタリングシステムの処理チャンバは、真空ポート６６およびウエハ搬入／搬出ポート６７を有している。ウエハホルダ５０は、ウエハステージ５１と、ウエハステージ５１を取り囲む絶縁シールド５２と、金属外側シールド５３と、金属外側シールド５３を支持するシャフト５４と、マスキング外側リング５５とから成る。マスキング外側リング５５を上下に移動させるため、マスキング外側リング５５は、幾つかの金属ピンまたは絶縁ピン５６、一般的には３個の金属ピンまたは絶縁ピンに対して取り付けられている。図５において、絶縁ピン５６は昇降ピンコントローラ６５によって上下に移動される。
【０００５】
ウエハ５７がウエハステージ５１上に装着される間、マスキング外側リング５５は押し上げられる。ウエハ５７がウエハステージ５１上に配置された後、ウエハ５７の上面とマスキング外側リング５５の裏面との間の間隙が１ｍｍ未満となるまでマスキング外側リング５５が下降される。通常、マスキング外側リング５５は、その裏面がウエハ５７と接触するまでは下降されない。これは、そこまで下降させてしまうと、フラクションによりウエハ５７の表面上に粒子が生じてしまうためである。マスキング外側リング５５は、ウエハ縁部６２上を、数ミリメートルにわたって、一般的には５ｍｍ未満にわたって覆っている（図７）。この覆われた領域が図７および図８にｘ（参照符号６３で示されている）で示されている。
【０００６】
従来の一般的に使用されているウエハホルダの構造が図９に示されている。この構造にはマスキング外側リングが存在しない。
【特許文献１】特開２００２−Ａ−１９４５４０号公報
【特許文献２】特開２００２−Ａ−１１５０５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図７および図８は、図５に示される斜入射スパッタリングシステムによって膜が蒸着される際の、ターゲット５８に対して最も近いウエハ５７上の位置および最も遠いウエハ５７上の位置における成膜特性を示している。これらの位置が図６にＡ（参照符号１５で示されている），Ｂ（参照符号１６で示されている）で示されている。位置Ａ（１５）においては、図７に示されるように、スパッタリングターゲット５８からの幾つかの原子６１がウエハ５７とマスキング外側リング５５との間の空間を通過してウエハ縁部６２に蒸着する。位置Ｂ（１６）においては、図８に示されるように、原子６１が所定の角度で入ってくるため、マスキング外側リング５５の存在に起因する影がｘ（６３）よりも大きい。この影となる領域が図８においてｙ（参照符号６４で示されている）で示されている。位置Ｂ（１６）におけるこの影となる領域ｙ（６４）には膜が蒸着されない。位置Ａ（１５）および位置Ｂ（１６）におけるこれらの異なる成膜特性により、ウエハ縁部６２において膜が非常に不均一となる。また、この不均一領域は、マスキング外側リング５５によって物理的に覆われた領域であるｘ（６３）よりも大きい。
【０００８】
この不均一領域はｙ（６４）まで延びている場合がある。例えば、ｘ（６３）が２ｍｍとなる場合、ｙ（６４）は１０ｍｍ程度の長さになる場合があり、それにより、エッジエクスクルージョン（ＥＥ）が１０ｍｍとなる。ｘ（６３）を短くすることによりＥＥを減少させることができるが、マスキング外側リング５５が使用される限り、少なくとも５ｍｍのＥＥを得ることは難しい。これは、エッジエクスクルージョン（ＥＥ）を小さくするという半導体産業の要件、例えば２ｍｍ未満のエッジエクスクルージョン（ＥＥ）を得るという要件と比べると、かなり大きい値である。
【０００９】
図９に示されるようにウエハホルダにマスキング外側リング５５が採用されていない場合には、ウエハ上の全てにわたって膜が蒸着し、その結果、ＥＥがほぼゼロとなる。しかしながら、この状況においては、膜がウエハの周囲を包み込んでウエハステージ５１上に蒸着する。これによりウエハ５７の裏面が汚染される。ウエハステージ５１上における膜蒸着は望ましくない特徴である。なぜなら、時間と共に膜が次第に厚くなるからである。これにより、処理時間が長くなるにつれて、ウエハ裏面の汚染が加速、増大する。
【課題を解決するための手段】
【００１０】
前述した問題を解決するため、本発明の一態様は、ウエハステージと、このウエハステージを取り囲むウエハステージ外側リングとを有するウエハホルダであって、前記ウエハステージがその上に載置されるウエハの直径よりも小さい直径を有し、前記外側リングの上側の内径が前記ウエハステージ上に載置されるウエハの直径よりも大きく、ウエハステージ外側リングの上面が前記ウエハステージ上に載置されるウエハの上面よりも上側に位置するウエハホルダを提供する。
【００１１】
前述した本発明のウエハホルダにおいては、ウエハステージ外側リングの上側の内径がウエハステージ上に装着されたウエハの直径よりも僅かに大きく且つウエハステージがその上に載置されるウエハの直径よりも小さい直径を有しているため、ウエハの外周とウエハステージ外側リングの内周壁との間に狭い空間が形成される。したがって、エッジエクスクルージョン（ＥＥ）を減少させることができ、例えば、ウエハステージ外側リングの上側の前述した僅かに大きい内径により、エッジエクスクルージョン（ＥＥ）を２ｍｍ未満に減らすことができる。また、ウエハの外周とウエハステージ外側リングの内周壁との間の前記狭い空間の存在により、ウエハの裏面が蒸着材料で汚染される可能性を減らすことができる。
【００１２】
また、ウエハステージ外側リングの上面が前記ウエハステージ上に載置されるウエハの上面よりも僅かに上側に位置しているため、図９に示されるようなウエハホルダが使用される場合に生じるウエハ裏面の汚染を防止することができる。
【００１３】
本発明の前述したウエハホルダにおいて、前記ウエハホルダ外側リングは異なる内径を下側に更に有していても良い。すなわち、前述した本発明のウエハホルダにおいて、ウエハステージ外側リングは２つの異なる内径を有するように変更されても良い。この場合、一方は、前記外側リングの上側にある内径であり、他方は、前記外側リングの下側にある内径である。前述したように、前記ウエハステージ外側リングの上側の前述した内径は、前記ウエハステージ上に載置されるウエハの直径よりも僅かに大きく、一方、前記ウエハステージ外側リングの下側の内径は、ウエハの直径よりも僅かに小さいが、前記ウエハステージの直径よりは僅かに大きい。
【００１４】
この構成において、ウエハの外周とウエハステージ外側リングの内周壁との間の前述した狭い空間は、ウエハステージの外周壁とウエハステージ外側リングの内周壁との間の狭い空間へと引き続いて延びている。
【００１５】
したがって、ウエハの外周とウエハステージ外側リングの内周壁との間の前記狭い空間およびウエハステージの外周壁とウエハステージ外側リングの内周壁との間の前記狭い空間の存在により、ウエハの裏面が蒸着材料によって汚染される可能性を効果的に減らすことができる。
【００１６】
ウエハステージ外側リングが２つの異なる内径を有し、その一方が前記外側リングの上側の内径であり、他方が前記外側リングの下側の内径である前述した本発明のウエハホルダにおいて、前記ウエハステージ外側リングは、外側リングの上側の内径を規定する一方の内周壁と外側リングの下側の内径を規定する他方の内周壁との間に形成された水平面を有するように改良されても良く、また、前記水平面は、前記ウエハステージ上に搭置されるウエハの裏面よりも下側に、ウエハの前記裏面と接触することなく位置する。
【００１７】
この構成においては、ウエハステージ上に搭置されるウエハの裏面と前述した水平面の上面との間の狭い隙間の存在により、ウエハの裏面が蒸着材料によって汚染される可能性を減らすことができる。
【００１８】
前述した本発明の任意のウエハホルダにおいて、前記ウエハステージは、その高さを調節するために２以上の別個の部分から成るように改良されても良く、それにより、前記ウエハステージの上面と前記ウエハステージ外側リングの上面との間の空間を調整できるようになっていても良い。
【００１９】
この構成においては、前記ウエハステージの上面と前記ウエハステージ外側リングの上面との間の空間を調整することにより、ウエハステージ外側リングの存在に起因してウエハ縁部に形成される影となる領域を調整して、エッジエクスクルージョン（ＥＥ）を減らすことが容易となる。
【００２０】
この構成は、ウエハステージ外側リングを上下に移動させることができるように改良されても良い。これによれば、ウエハステージ外側リングを上下に移動させることにより前記ウエハステージの上面と前記ウエハステージ外側リングの上面との間の空間を調整することで、ウエハステージ外側リングの存在に起因してウエハ縁部に形成される影となる領域を減らし、エッジエクスクルージョン（ＥＥ）を減らすことができる。
【００２１】
また、前記ウエハステージの高さを調整するためにウエハステージを２以上の別個の部分によって形成することもでき、上下に移動できるウエハステージ外側リングを形成することもできる。
【発明の効果】
【００２２】
本発明によれば、エッジエクスクルージョン（ＥＥ）を減らすことができるウエハホルダが提供される。例えば本発明のウエハホルダにおいては、エッジエクスクルージョン（ＥＥ）を２ｍｍエッジエクスクルージョン（ＥＥ）未満に減らすことができ、また、前記ウエハホルダ上に搭置されるウエハの裏面が蒸着材料で汚染される可能性を減らすことができる。
【００２３】
本発明のウエハホルダが斜入射スパッタ蒸着システム内に設けられる場合、ウエハ縁部でのフィルムラッピングを防止することができ、ウエハの裏面に膜が蒸着することも防止できるとともに、エッジエクスクルージョン（ＥＥ）を非常に小さく或いはゼロにすることができる。
【発明を実施するための最良の形態】
【００２４】
以下に記載した実施例では、添付図面を用いて本発明の好ましい実施形態を詳細に説明する。
【実施例１】
【００２５】
図１〜図３を参照しながら本発明の実施例１について説明する。図１は、本発明のウエハホルダ２５が採用される斜入射スパッタリングシステムの断面図を示している。
【００２６】
ウエハホルダ２５はプラズマ処理チャンバ内に配置されている。プラズマ処理チャンバにおいて、ターゲット１１およびウエハホルダ２５は互いに軸がずれており、また、図１に示されるように、ターゲット１１は、ウエハホルダ２５上に載置されるウエハ５表面に対して所定の角度を成して、処理チャンバの天井部に配置されている。ターゲット１１は処理チャンバの天井部に固定されていても良い。図示しないが、ターゲット１１は、ウエハホルダ２５上に配置されるウエハ５の表面と平行に配置されても良い。
【００２７】
処理チャンバは真空ポート１７およびウエハ搬入／搬出ポート１８を有している。
【００２８】
ウエハホルダ２５は、ウエハステージ１と、ウエハステージ１を取り囲むウエハステージ外側リング２と、絶縁ブロック３と、外側シールド４とから成る。この実施例において、絶縁ブロック３は、ウエハステージ１および外側リング２の下側に配置されてこれらを支持している。また、ウエハステージ１および外側リング２を支持している絶縁ブロック３は、円筒状の外側シールド４内に挿入されている。外側リング２はＯリング状のウエハステージ外側リングである。この実施形態において、ウエハステージ１およびウエハステージ外側リング２は、プラズマ処理チャンバ内に配置されたウエハホルダ２５の一体部分であり、ウエハホルダ２５はその中心軸を中心に回転することができる。
【００２９】
ウエハステージ１は、通常、例えばアルミニウム等の金属によって形成されている。ウエハステージ１の直径は、数ミリメートル、例えば１０ｍｍであり、ウエハステージ１上に装着されるウエハ５の直径よりも小さい。したがって、ウエハ５がウエハステージ１上に配置されると、図１〜図３に示されるようにウエハ５の外側領域がウエハステージ１の外側へと延出する。
【００３０】
外側リングの内径
ウエハステージ外側リング２は２つの異なる内径を有している。一方は外側リング２の上側にある内径であり、他方は外側リング２の下側にある内径である。外側リング２の上側の内径は、数ミリメートル、例えば４ｍｍであり、ウエハ５の直径よりも大きい。一方、外側リング２の下側の内径は、数ミリメートル、例えば３ｍｍであり、ウエハ５の直径よりも小さいが、ウエハステージ１の直径よりは大きい。すなわち、外側リング２の上側の内径はウエハ５の直径よりも大きく、一方、外側リング２の下側の内径は、ウエハ５の直径よりも小さいが、ウエハステージ１の直径よりは大きい。
【００３１】
外側リングの外径
ウエハステージ外側リング２の外径は、重要ではなく、一般にウエハ５の直径よりも１０〜３０ｍｍ大きい。
【００３２】
前述したように、外側リング２は２つの異なる内径を有しているため、外側リング２の上側の内径を規定する一方の内周壁と外側リング２の下側の内径を規定する他方の内周壁との間に水平面が存在する。この水平面の位置は、この水平面がウエハ５の裏面と物理的に接触しないように、ウエハ５の裏面よりも下側に僅かに離間して位置するように調整されることが好ましい。前記水平面とウエハ５の裏面との間の離間距離は、重要ではなく、０．２ｍｍ〜１０ｍｍの範囲にあれば良く、一般的には０．５ｍｍよりも大きい。
【００３３】
外側リングの上面の高さ
期待する結果を得るためには、外側リング２の上面の高さが重要となる。外側リング２の上面は、図１〜図３に示されるようにウエハ５の上面よりも僅かに上側になければならない。図２および図３に文字Ｈ（参照符号１４で示されている）で示される外側リング２の上面とウエハ５の上面との間の距離により、ウエハの縁部周囲のエッジエクスクルージョン（ＥＥ）およびラッピングフィルムが影響を受ける。この距離Ｈを１ｍｍ〜１０ｍｍの範囲内に維持することが好ましい。
【００３４】
外側リング２は、金属、一般的にはアルミニウムによって形成されている。外側リング２の表面には例えばＡｌ２Ｏ３等の誘電材料がコーティングされていても良い。通常、外側リング２は電気的に浮いた状態となるように構成される。しかしながら、この発明において、外側リング２の電気的状態はその意図する特性に影響を与えない。
【００３５】
ウエハステージ１は誘電ブロック等の絶縁ブロック３上に配置される。しかしながら、これは、この発明において意図する特性を得るための必須の要件ではない。絶縁ブロック３上にウエハステージ１を配置する唯一の理由は、必要に応じてウエハステージ１に電力を加えることにより蒸着（成膜）特性を制御するためである。
【００３６】
図１〜図３に示されるように、ウエハステージ１は電気的に浮いた状態にある。しかしながら、この発明において、ウエハステージ１の電気的に浮いた状態は、その意図する特性に影響を与えない。
【００３７】
代わりに、ウエハステージ１にＤＣ電力またはＲＦ電力を加えることにより蒸着プロセスを制御することができる。
【００３８】
また、蒸着（成膜）中にウエハステージ１上にウエハ５を固定するため、ウエハステージ１の表面上に静電チャック（ＥＳＣ）を設けることができる。これらの電源、ＥＳＣまたは任意の関連する電気回路は図示されていない。
【００３９】
ウエハステージ１の高さは、重要ではないが、１ｍｍ〜５０ｍｍの範囲で変えることができる。
【００４０】
さらに、ウエハステージ１を単一の材料によって形成する必要はなく、異なる材料から成る複合構成、例えば図４に示されるような金属と誘電体との組み合わせを用いることができる。図４において、ウエハステージ１は、金属ディスク２１と絶縁ディスク２０と金属ディスク１９とによって構成されている。すなわち、図４においては、ウエハステージ１が３つの別個の部分から成り、それにより、例えば絶縁ディスク２０を除去することによりウエハステージ１の高さを調整できるようになっている。また、ウエハステージ１の高さは、例えば更なる絶縁ディスクを挿入することにより調整することもできる。そのため、ウエハステージ１の上面とウエハステージ外側リング２の上面との間の空間を容易に調整することができる。
【００４１】
ウエハステージ１は蒸着中に加熱または冷却されても良く或いは加熱または冷却されなくても良い。ウエハステージ１の加熱または冷却機構は簡略化するため図示されていない。
【００４２】
外側シールド４は金属によって形成されている。外側シールド４の内径は外側リング２の外径よりも僅かに大きく、そのため、外側シールド４の内周壁と外側リング２の外周壁とが数ミリメートル離間している。また、図示しないが、絶縁ブロック３は外側シールド４の内壁まで延びていても良い。外側リング２が電気的に浮いた状態にある場合において外側リング２の電気的状態を維持するためには、外側シールド４と外側リング２との間の狭い空間６が重要である。
【００４３】
前述したハードウェアに加えて、ウエハホルダは３個または４個のウエハ昇降ピンを有していても良い。これらのウエハ昇降ピンは簡略化するため図示されていない。
【００４４】
図１〜図３に示され且つ前述したように本発明のウエハホルダ２５を採用して内部に設けられている斜入射スパッタリングシステムにおいては、ウエハ製造プロセスが例えば以下のように行なわれる。
【００４５】
図２および図３を参照しながら、この発明を用いて所望の特性を得るプロセスについて説明する。なお、図２および図３はそれぞれ、図１に示された位置Ａ（１５）および位置Ｂ（１６）を表わしている。
【００４６】
通常、このＰＶＤプロセスは、０．１Ｐａ未満の非常に低い圧力で行なわれる。これらの圧力では、スパッタ原子１２を含むガス種の平均自由行程が、ターゲット１１とウエハ５との間の距離に比べて非常に短くなる。したがって、殆ど全ての蒸着原子が図２および図３に示される角度でやってくると考えることができる。この場合、図２および図３に示される角度は、図１に示されるようにターゲット１１がウエハ５に対して配置されている角度である。
【００４７】
位置Ａ（１５）における蒸着
図２に示されるように、位置Ａ（１５）では、ウエハ縁部まで膜が堆積する。ターゲット１１から最も離れている位置Ａ（１５）における原子経路が矢印８で示されている。原子１２は、図１に示されるようにターゲット１１がウエハ５に対して配置されている角度でやってくる。
【００４８】
外側リング２の上側の内径はウエハ５の直径よりも大きいため、図２に示されるように影となる領域が全く生じない。そのため、膜をウエハの縁部に蒸着させることができるとともに、例えば２ｍｍ未満の非常に小さいエッジエクスクルージョン（ＥＥ）を位置Ａ（１５）において得ることができる。
【００４９】
圧力が低いと、気相衝突が非常に僅かであるため、参照符号９で示されるように気相衝突に起因して反対の角度で入ってくる原子は問題にならない。しかしながら、これを完全に排除することはできない。たとえこれらの散乱原子９の幾つかが外側リング２とウエハ５との間の狭い空間７に到達した場合であっても、これらの原子は外側リング２の内周壁上に蒸着する。
【００５０】
外側リング２の上側の内径を規定する一方の内周壁と外側リング２の下側の内径を規定する他方の内周壁との間にある水平面の上面と、ウエハ５の裏面との間には、間隙１０が存在する。この実施例において、間隙１０の高さは０．５ｍｍである。
【００５１】
この間隙１０の存在により、ウエハ５の裏面が蒸着材料で汚染されない。
【００５２】
また、外側リング２の上側の内径がウエハ５の直径よりも大きく且つ外側リング２の下側の内径がウエハ５の直径よりも小さいがウエハステージ１の直径よりも大きいため、図２に示されるように狭い空間７が絶縁ブロック３まで延びている。これは、外側リング２およびウエハステージ１を支持する絶縁ブロック３上に膜が蒸着されないようにするためである。その理由は、金属膜が蒸着して外側リング２とウエハステージ１とを接続してしまうと、ウエハステージ１および外側リング２の両方の電位が同じになってしまうためである。これは、蒸着を制御する手段としてウエハステージ１にＲＦまたはＤＣバイアスが与えられる場合に問題を引き起こす。
【００５３】
また、狭い空間７が絶縁ブロック３に至るまで延びているため、蒸着材料によってウエハ５の裏面が汚染される可能性が減る。
【００５４】
位置Ｂ（１６）における蒸着
位置Ｂ（１６）における蒸着プロセスが図３に示されている。
【００５５】
図３に示されるように、原子１２は、図１に示されるようにターゲット１１がウエハ５に対して配置されている角度でやってくる。そのため、外側リング２がウエハの縁部上に影を作る場合がある。
【００５６】
影の長さは、ウエハの上面に対する外側リング２の上面の高さと、外側リング２とウエハ5との間の狭い空間７の距離と、ウエハ5に対するターゲット１１の角度とによって決まる。
【００５７】
この実施形態において、外側リング２の上側の内径はウエハ５の直径よりも大きいので、外側リング２の存在によって生じる虞がある影の領域を減らすために図３においてＨ（参照符号１４で示されている）で示されるウエハ５の上面に対する外側リング２の上面の高さを選択することが容易となる。例えば、図３に示されるように影の部分が全く生じない高さ（Ｈ）を簡単に選択することができ、それにより、ウエハの縁部に膜を蒸着させることができ、例えば２ｍｍ未満の非常に小さいエッジエクスクルージョン（ＥＥ）を位置Ｂ（１６）において得ることができる。
【００５８】
圧力が低いと、気相衝突が非常に僅かであるため、参照符号９で示されるように気相衝突に起因して反対の角度で入ってくる原子は問題にならない。
【００５９】
たとえこれらの散乱原子９の幾つかが外側リング２とウエハ５との間の狭い空間７に到達した場合であっても、位置Ａ（１５）に関して前述したと同様に、図２に示される間隙１０の存在および絶縁ブロック３まで延びる狭い空間７の存在によりウエハ５の裏面が蒸着材料で汚染されることはなく、また、図３に示されるように狭い空間７が絶縁ブロック３まで延びているため、外側リング２およびウエハステージ１を支持する絶縁ブロック３上に膜が蒸着されることはない。
【００６０】
以上、添付図面を用いて本発明の好ましい実施形態および実施例を説明したが、本発明は、前述した実施形態および実施例に限定されず、添付の請求項によって規定される技術的範囲およびその均等な範囲内で様々な実施形態および実施例に変更することができる。
【図面の簡単な説明】
【００６１】
【図１】本発明のウエハホルダが採用されて内部に設けられている斜入射スパッタリングシステムの断面図を示している。
【図２】図１に表された位置Ａ（１５）を示す拡大断面図を示している。
【図３】図１に表された位置Ｂ（１６）を示す拡大断面図を示している。
【図４】本発明における他のウエハホルダの断面図を示している。
【図５】従来のウエハホルダが採用されて内部に設けられている斜入射スパッタリングシステムの断面図を示している。
【図６】図５に示される従来のウエハホルダの拡大断面図を示している。
【図７】図６に表された位置Ａ（５９）を示す拡大断面図を示している。
【図８】図６に表された位置Ｂ（６０）を示す拡大断面図を示している。
【図９】他の従来のウエハホルダの断面図を示している。
【符号の説明】
【００６２】
１  ウエハステージ
２  外側リング
３  絶縁ブロック
４  外側シールド
５  ウエハ
６  外側シールドと外側リングとの間の狭い空間
７  外側リングとウエハステージとの間の狭い空間
８  原子の経路
９  気相衝突後に入ってくる原子の経路
１０  ウエハの裏面と外側リングとの間の間隙
１１  ターゲット
１２  原子
１３  シャフト
１４  （高さ）Ｈ
１５  位置Ａ
１６  位置Ｂ
１７  真空ポート
１８  ウエハ搬入／搬出ポート
１９  金属ディスク
２０  絶縁ディスク
２１  金属ディスク
２５  ウエハホルダ
５１  ウエハステージ
５２  絶縁誘電ブロック
５３  金属外側シールド
５４  シャフト
５５  金属ピンまたは絶縁ピン
５６  昇降ピン
５７  ウエハ
５８  ターゲット
５９  位置Ａ
６０  位置Ｂ
６１  原子
６２  ウエハ縁部
６３  ｘ
６４  ｙ
６５  昇降ピンコントローラ
６６  真空ポート
６７  ウエハ搬入／搬出ポート
【図１】
2006233283.tif 000003
【図２】
2006233283.tif 000004
【図３】
2006233283.tif 000005
【図４】
2006233283.tif 000006
【図５】
2006233283.tif 000007
【図６】
2006233283.tif 000008
【図７】
2006233283.tif 000009
【図８】
2006233283.tif 000010
【図９】
2006233283.tif 000011
【誤訳訂正書】
【提出日】平成18年3月16日(2006.3.16)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】００２９
【訂正方法】変更
【訂正の内容】
【００２９】
ウエハステージ１は、通常、例えばアルミニウム等の金属によって形成されている。ウエハステージ１の直径は、ウエハステージ１上に装着されるウエハ５の直径よりも数ミリメートル、例えば１０ｍｍ小さい。したがって、ウエハ５がウエハステージ１上に配置されると、図１〜図３に示されるようにウエハ５の外側領域がウエハステージ１の外側へと延出する。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００３０
【訂正方法】変更
【訂正の内容】
【００３０】
外側リングの内径
ウエハステージ外側リング２は２つの異なる内径を有している。一方は外側リング２の上側にある内径であり、他方は外側リング２の下側にある内径である。外側リング２の上側の内径は、ウエハ５の直径よりも数ミリメートル、例えば４ｍｍ大きい。一方、外側リング２の下側の内径は、ウエハ５の直径よりも数ミリメートル、例えば３ｍｍ小さいが、ウエハステージ１の直径よりは数ミリメートル、例えば３ｍｍ大きい。すなわち、外側リング２の上側の内径はウエハ５の直径よりも大きく、一方、外側リング２の下側の内径は、ウエハ５の直径よりも小さいが、ウエハステージ１の直径よりは大きい。
【手続補正書】
【提出日】平成17年4月20日(2005.4.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
図７および図８は、図５に示される斜入射スパッタリングシステムによって膜が蒸着される際の、ターゲット５８に対して最も近いウエハ５７上の位置および最も遠いウエハ５７上の位置における成膜特性を示している。これらの位置が図６にＡ（参照符号５９で示されている），Ｂ（参照符号６０で示されている）で示されている。位置Ａ（５９）においては、図７に示されるように、スパッタリングターゲット５８からの幾つかの原子６１がウエハ５７とマスキング外側リング５５との間の空間を通過してウエハ縁部６２に蒸着する。位置Ｂ（６０）においては、図８に示されるように、原子６１が所定の角度で入ってくるため、マスキング外側リング５５の存在に起因する影がｘ（６３）よりも大きい。この影となる領域が図８においてｙ（参照符号６４で示されている）で示されている。位置Ｂ（６０）におけるこの影となる領域ｙ（６４）には膜が蒸着されない。位置Ａ（５９）および位置Ｂ（６０）におけるこれらの異なる成膜特性により、ウエハ縁部６２において膜が非常に不均一となる。また、この不均一領域は、マスキング外側リング５５によって物理的に覆われた領域であるｘ（６３）よりも大きい。
【外国語明細書】
【Specification】
【Title of the invention】  Wafer holder
【Field of the invention】
The present invention relates to a wafer holder, especially, the present invention relates to a wafer holder including wafer stage and wafer stage outer-ring surrounding said wafer stage and provided in a plasma processing chamber such as plasma processing chamber of angled sputtering system.
【Background of the invention】
In fabricating integrated circuits, forming many different films on Si wafers by physical vapor deposition (PVD) is one of the essential steps. Currently there are many different configurations and methods in performing PVD process, for example ionized PVD and long-through-sputtering.
An angled sputtering is one of the PVD techniques where target and wafer are placed not in parallel but with an angel (Patent Reference 1). The advantage of this sputtering technique is it yields extremely uniform film. The disadvantage of this technique is that edge exclusion (hereinafter referred to " EE") for a film deposited on a wafer surface trades-off with film wrapping around the wafer edge. This is explained in details with reference to Figs. 5 to 9. 
A cross sectional diagram of an example of angled sputtering system and conventional wafer holder 50 adopted in said angled sputtering system are shown in Figs. 5 to 8, respectively. The process chamber of this angled sputtering system has a vacuum port  66  and wafer in/out port 67. The wafer holder 50 is comprised of wafer stage 51, insulating shield 52 surrounding wafer stage 51, metallic outer-shield 53, shaft 54 supporting metallic outer-shield 53 and a masking outer-ring 55. The masking outer-ring 55 is attached to several metallic or insulating pins 56, usually 3 (three) metallic or insulating pins, in order to move the masking outer-ring 55 up and down. In Fig.5, insulating pins 56, 56 are moved up and down by lift-up pin controller 65.
During wafer 57 is loaded on to the wafer stage 51, the masking outer-ring 55 is raised up. After the wafer 57 is placed on the wafer stage 51, masking outer-ring 55 is lowered until the separation between the upper surface of wafer 57 and the backside surface of masking outer-ring 55 is less than 1 mm. Usually, masking out-ring 55 is not lowered until backside surface of it touches with the wafer 57, since it causes generation of particles on the surface of wafer 57 by the fraction. The masking outer-ring 55 covers few millimeters, usually less than 5 mm, on the wafer edge 62 (Fig.7). This covered region is denoted by x (denoted by numeral 63) in Figs. 7 and 8.
The configuration of other conventional and commonly used wafer holder is given in Fig.9 wherein there is no masking outer-ring. 
【Patent reference 1】 Japan Patent Publication 2002-A-194540
【Patent reference 2】 Japan Patent Publication 2002-A-115051
【Descriptions of the invention】
【Problems to be solved】
Figs. 7 and 8 show the film deposition characteristics at the most close and most far positions on wafer 57 with respect to the target 58 when the film is deposited by the angled sputtering system shown in Fig.5. These positions are labeled as A(denoted by numeral 15) and B (denoted by numeral 16) in Fig. 6.  At position A(15), some atoms 61 from sputtering target 58 go through the space between wafer 57 and masking outer-ring 55, as shown in Fig.7,  and deposit at wafer edge 62. At position B(16), the shadow due to the existence of masking outer-ring 55 is larger than x (63) ,as shown in Fig.8, since atoms 61 are coming with an angle. This shadowed region is defined as y(denoted by numeral 64) in Fig. 8. Films are not deposited in this shadowed region y(64) at position B(16). Because of these different deposition characteristics at positions A(15) and B(16), film becomes quite non-uniform at the wafer edge 62.  Further this non-uniform region is larger than x(63), which is the region that physically covered by  the masking outer-ring 55.
This non-uniform region may be extended up to y(64). For example, when x(63) becomes 2 mm, y(64) may be as large as 10 mm resulting in 10 mm edge exclusion(EE). Although it is possible to reduce EE by shortening x(63), it is difficult to get at least 5 EE as far as masking outer-ring 55 is used. This is considerably a larger value compared to semiconductor industry's requirement of small edge exclusion(EE), such as less than 2 mm edge exclusion (EE).
If a masking outer-ring 55 is not adopted in the wafer holder as shown in Fig. 9, films deposit all over the wafer resulting in almost 0 EE. However, in this condition films wrap around the wafer edge and deposit on wafer stage 51.  This contaminates the backside of wafer 57.  Films deposition on wafer stage 51 is undesirable feature since that film gets thicker and thicker with time. This accelerates and increases the wafer backside contamination with the increase of process time. 
【Means for solving the problem】
In order to solve the above-described problems, one aspect of the present invention provides a wafer holder including wafer stage and wafer stage outer-ring surrounding said wafer stage wherein said wafer stage has a diameter smaller than the diameter loaded on said wafer stage, the inner diameter at the upper side of said outer-ring is larger than the diameter of wafer loaded on said wafer stage, and the upper surface of wafer stage outer-ring lies above the upper surface of wafer loaded on said wafer stage.
According to the before described wafer holder of the present invention, since the inner diameter at the upper side of the wafer stage outer-ring is slightly larger than the diameter of wafer loaded on the wafer stage and wafer stage has a diameter smaller than the diameter loaded on said wafer stage so that a narrow space is formed between the outer peripheral of wafer and the inner peripheral wall of the wafer stage outer-ring. Thereby, it is possible to reduce edge exclusion(EE) , for example it is possible to reduce edge exclusion (EE) less than 2 mm by the before described slightly large inner diameter at the upper side of the wafer stage outer-ring. And it is possible to reduce the probability in contaminating the backside of wafer with depositing material by the existence of said narrow space between the outer peripheral of wafer and the inner peripheral wall of the wafer stage outer-ring.
Also, since the upper surface of wafer stage outer-ring lies slightly above the upper surface of wafer loaded on said wafer stage, the wafer backside contamination, which is caused when the wafer holder as shown in Fig. 9 is used, can be prevented.
In the before described wafer holder of the present invention, said wafer holder outer-ring may further has a different inner diameter at the lower side. That is to say, in the before described wafer holder of the present invention, the wafer stage outer-ring may be modified to have two different inner diameters, the one is inner diameter at the upper side of said outer-ring and the other is inner diameter at the lower side of said outer-ring. The before described inner diameter at the upper side of said wafer stage outer-ring is slightly larger than the diameter of wafer loaded on said wafer stage as the before described, while the inner diameter at the lower side of said wafer stage outer-ring is slightly smaller than the diameter of wafer but slightly larger than the diameter of said wafer stage.
According to this configuration, the before described narrow space between the outer peripheral of wafer and the inner peripheral wall of the wafer stage outer-ring continues and extends to the narrow space between the outer peripheral wall of wafer stage and the inner peripheral wall of the wafer stage outer-ring.
Therefore, it is possible to effectively reduce the probability in contaminating the backside surface of wafer with depositing material by the existence of said narrow space between the outer peripheral of wafer and the inner peripheral wall of the wafer stage outer-ring and between the outer peripheral wall of wafer stage and the inner peripheral wall of the wafer stage outer-ring.
In the before described wafer holder of the present invention that the wafer stage outer-ring has two different inner diameters, the one is inner diameter at the upper side of said outer-ring and the other is inner diameter at the lower side of said outer-ring, said wafer stage outer-ring may be modified to have a horizontal plane formed between one inner peripheral wall defining the inner diameter at the upper side of outer-ring and the other inner peripheral wall defining the inner diameter at lower side of outer-ring, and said horizontal plane lies below the backside surface of the wafer loaded on the wafer stage without contacting said backside surface of wafer.
According to this configuration, it is possible to reduce the probability in contaminating the backside of wafer with depositing material by the existence of narrow gap between the backside surface of wafer loaded on the wafer stage and the upper surface of the before described horizontal plane. 
In any of the before described wafer holder of the present invention, said wafer stage may be modified to be made of two or more separate pieces for adjusting the height of said wafer stage thereby adjusting the space between the upper surface of said wafer stage and the upper surface of said wafer stage outer-ring.
According to this configuration, it is easy to adjust the shadowed area which is formed at the wafer edge owing to the existence of wafer stage outer-ring for reducing edge exclusion (EE) by adjusting the space between the upper surface of said wafer stage and the upper surface of said wafer stage outer-ring. 
This configuration may be modified that the wafer stage outer-ring can be moved up and down, thereby the shadowed area which is formed at the wafer edge owing to the existence of wafer stage outer-ring may be reduced for reducing edge exclusion (EE) by adjusting the space between the upper surface of wafer stage and the upper surface of wafer stage outer-ring by moving the wafer stage outer-ring up and down.
Also, it is possible to made wafer stage by two or more separate pieces for adjusting the height of said wafer stage, and made wafer stage outer-ring which can be moved up and down.
【Effect of the invention】
According to the present invention, the wafer holder is provided in which the edge exclusion (EE) can be reduced, for example, in the wafer holder of the present invention, the edge exclusion (EE) can be reduced less than 2 mm edge exclusion (EE), also it is possible to reduce the probability in contaminating the backside of wafer, which is loaded on said wafer holder, with depositing material.
In case the wafer holder of the present invention is sued in angled sputter deposition systems, film wrapping around wafer edge can be prevented also film deposition on wafer backside can be prevented, while yielding very small or zero edge exclusion (EE).
【Best mode of the invention】
Preferred embodiments of the present invention are described in detail using the attached drawings in the below described examples.
【Example 1】
Working example one of the present invention is explained with reference to Figs. 1, 2 and 3. Fig. 1 shows a cross sectional diagram of angled sputtering system in which the wafer holder 25 of the present invention is adopted.
The wafer holder 25 is placed in a plasma processing chamber where the target 11 and wafer holder 25 are in off axis, and target 11 is placed in the ceiling of process chamber with an angle with respect to the surface of wafer 5 which is loaded on the wafer holder 25 as shown in Fig. 1. The target 11 can be fixed to the ceiling of process chamber. Although it is not shown, the target 11 may be placed with parallel to the surface of wafer 5 which is located on the wafer holder 25.
The process chamber has a vacuum port 17 and wafer in/out port 18.
The wafer holder 25 is comprised of a wafer stage 1, wafer stage outer-ring 2 surrounding wafer stage 1, insulating block 3, and outer shield 4. In this example, insulating block 3 is placed blow wafer stage 1 and outer-ring 2, and supporting them. Also, the insulating block 3 supporting wafer stage 1 and outer-ring 2 is inserted in the cylindrical outer shield 4. The outer-ring 2 is an o-ring shaped wafer-stage outer-ring.
In this embodiment, the wafer stage 1 and wafer stage outer-ring 2 are an integrated part of the wafer holder 25 placed in a plasma processing chamber, and the wafer holder 25 can rotate around its central axis.
The wafer stage 1 is usually made of a metal, for example aluminum. The diameter of wafer stage 1 is taken few millimeters, for example 10 mm, smaller than the diameter of wafer 5 which is loaded on to the wafer stage 1. Therefore, when a wafer 5 is placed on the wafer stage 1, the outer area of wafer 5 extends outside of the wafer stage 1 as shown in Figs. 1, 2 and 3.
Inner diameters of outer-ring
The wafer stage outer-ring 2 has two different inner diameters. The one is the inner diameter at the upper side of the outer-ring 2 and the other is the inner diameter at the lower side of the outer-ring 2. The inner diameter at the upper side of the outer-ring 2 is few millimeters, for example 4mm, larger than the diameter of wafer 5. While the inner diameter at the lower side of the outer-ring 2 is few millimeters, for example 3 mm, smaller than the diameter of wafer 5 but few millimeters, for example 3 mm, larger than the diameter of wafer stage 1. That is to say, the inner diameter at the upper side of the outer-ring 2 is larger than the diameter of wafer 5 while the inner diameter at the lower side of the outer-ring 2 is smaller than the diameter of wafer 5 but larger than the diameter of wafer stage 1. 
Outer diameter of outer-ring
The outer diameter of wafer stage outer-ring 2 is not critical and usually 10-30 mm larger than the diameter of wafer 5. 
As the before described, since the outer-ring 2 has two different inner diameters, there is a horizontal plane between one inner peripheral wall defining the inner diameter at the upper side of outer-ring 2 and the other inner peripheral wall defining the inner diameter at lower side of outer-ring 2. It is preferable that the position of this horizontal plane is adjusted to lie just below the backside of wafer 5 with a small separation, so that this horizontal plane does not in physical contact with the backside of wafer 5. The separation between said horizontal plane and backside of wafer 5 is not critical and can be in the region of 0.2 mm to 10 mm, usually larger than 0.5 mm.
Height of the upper surface of outer-ring
The height of the upper surface of outer-ring 2 is critical to get expected results. The upper surface of outer-ring 2 must be slightly above the upper surface of wafer 5 as shown in Figs.1 to 3. The edge exclusion (EE) and wrapping film around the wafer edge are affected by the distance between upper surface of outer-ring 2 and the upper surface of wafer 5, denoted by letter H (denoted by numeral 14) in Figs. 2 and 3.  It is preferable to maintain the distance H within the range of 1 mm to 10 mm.
The outer-ring 2 is made of a metal, typically aluminum. The surface of outer-ring 2 may be coated with a dielectric material, for example Al2O3. Usually, the outer-ring 2 is configured to be in an electrically floating state. However, it should be noted that the electrical status of outer-ring 2 does not affect its intended properties with this invention.
The wafer stage 1 is placed on the insulating block 3 such as dielectric block. However, this is not an essential requirement in obtaining intended properties with this invention. The only reason to place the wafer stage 1 on the insulating block 3 is to control the deposition properties by applying electrical power to wafer stage 1, when it is necessary.
Figs. 1, 2 and 3 show that wafer stage 1 is in electrically floating state. However, it should be noted that the electrically floating state of wafer stage 1 does not affect its intended properties with this invention.
Instead, one can apply an DC or RF electric power to wafer stage 1 to control the deposition process.
Moreover, one can fabricate electrostatic chuck (ESC) on the surface of wafer stage 1 in order to fix the wafer 5 on wafer stage 1 during film deposition. These power sources, ESC or any related electrical circuits are not shown in diagrams. 
The height of wafer stage 1 is not critical, but can be varied in the range of 1 mm to 50 mm. 
Again, wafer stage 1 does not have to be made of a single material, instead one can use a composite configuration made of different materials, for example a combination of metal and dielectrics as shown in Fig. 4. In Fig.4, wafer stage 1 is comprised by metal disk 21, insulating disk 20 and metal disk 19. That is to say, in Fig.4, wafer stage 1 is made of three separate pieces, so that the height of wafer stage 1 can be adjusted by removing insulating disk 20, for example. Also, the height of wafer stage 1 can be adjusted by inserting further insulating disk, for example. So that the space between the upper surface of wafer stage 1 and the upper surface of wafer stage outer-ring2 can be adjusted easily.
The wafer stage 1 may or may not be heated or cooled during film deposition. The heating or cooling mechanism of wafer stage 1 is not shown in diagrams for the simplicity. 
The outer shield 4 is made of a metal. The inner diameter of outer shield 4 is slightly larger than the outer diameter of outer ring 2, so that there is a few millimeter separation between the inner peripheral wall of outer shield 4 and the outer peripheral wall outer ring 2. Alternatively, the insulating block 3 may extend up to the inside wall of outer shield 4, although it is not shown. The narrow space 6 between the outer shield 4 and outer-ring 2 is important in order to maintain the electrical status of outer-ring 2 when it is in an electrically floating state. 
In addition to the above-mentioned hardware, wafer holder may include three or four wafer lift-up pins. These wafer lift-up pins are not shown in diagrams for the simplicity.
According to the angled sputtering system in which the wafer holder 25 of the present invention is adopted and provided in said angled sputtering system, as shown in Figs. 1 to 3 and as the before described, the wafer fabricating process is carried out as follows, for example.
The process in obtaining desired properties with this invention is explained with reference to Fig. 2 and 3, which represent positions A (15) and B (16) labeled in Figure 1, respectively.
Usually, this PVD process is carried out at very low pressures lower than 0.1 Pa. At these pressures the mean free path of gaseous species including sputtered atoms 12 becomes very short comparing with the distance between target 11 to wafer 5. Therefore, almost all depositing atoms can be considered as coming with the angle as shown in Figs.2 and 3, which the target 11 is placed with respect to the wafer 5 a s shown in Fig.1. 
Deposition at position A(15)
A film deposits up to the wafer edge at position A (15) as shown in Fig. 2.
The atoms path at position A(15), where the farthest from the target 11, is shown by arrows 8. The atoms 12 are coming with an angle, which the target 11 is placed with respect to the wafer 5 as shown in Fig.1.
Since the inner diameter at the upper side of the outer-ring 2 is larger than the diameter of wafer 5, any shadowed region is not generated as shown in Fig.2. So that films can be deposited at the wafer edge, and very small edge exclusion (EE) such as less than 2mm EE can be obtained at position A(15).
As the pressure is low, gas phase collisions are very few, so that atoms coming in opposite angle, as shown by numeral 9, due to gas phase collisions are insignificant. However, this cannot be completely excluded. Even if some of these scattered atoms 9 reach the narrow space 7 between the outer-ring 2 and the wafer 5, these atoms deposit on inside peripheral walls of outer-ring 2. 
There is a separation 10 between the backside surface of the wafer 5 and the upper surface of the horizontal plane between one inner peripheral wall defining the inner diameter at the upper side of outer-ring 2 and the other inner peripheral wall defining the inner diameter at lower side of outer-ring 2. In this example, the height of the separation 10 is 0.5 mm.
Because of the existence of this separation 10, the backside of the  wafer 5 does not get contaminated with depositing material.
Further, since the inner diameter at the upper side of the outer-ring 2 is larger than the diameter of wafer 5 while the inner diameter at the lower side of the outer-ring 2 is smaller than the diameter of wafer 5 but larger than the diameter of wafer stage 1, the narrow space 7 extends up to the insulating block 3, as shown in Fig.2. This is in order to assure that no film is deposited on insulating block 3 supporting the outer-ring 2 and wafer stage 1. The reason is, if a metal film is deposited and connecting outer-ring 2 and wafer stage 1, the electrical potential of both wafer stage 1 and outer-ring 2 becomes the same.   This creates problems if wafer stage 1 is given RF or DC bias as a means to control the deposition. 
Moreover, the extension of narrow space, 7, up to the insulating block 3 further reduces the probability in contaminating the backside of wafer 5 with depositing material.
Deposition at position B(16)
Film deposition process at position B (16) is shown in Fig. 3.
As shown in Fig.3, atoms 12 are coming with an angle, which the target 11 is placed with respect to the wafer 5 as shown in Fig.1. So that, the outer-ring 2 may make a shadow on the wafer edge.
The length of the shadow depends on the height of the upper surface of outer-ring 2 with respect to upper surface of wafer 5, the distance of the narrow space 7 between outer-ring 2 and wafer 5, and the angle of target 11 with respect to wafer 5.  
In this embodiment, since the inner diameter at the upper side of the outer-ring 2 is larger than the diameter of wafer 5, it is easy to select the height of the upper surface of outer-ring 2 with respect to upper surface of wafer 5, which is denoted as H(denoted by numeral 14) in Fig.3, in order to reduce the shadowed region, which may be generated by the existence of the outer-ring 2. For example, it can easy to select the height (H)  by which any shadowed region is not generated as shown in Fig.3 thereby depositing the films at the wafer edge, and very small edge exclusion (EE) such as less than 2mm EE can be obtained at position B(16).
As the pressure is low, gas phase collisions are very few, so that atoms coming in opposite angle, as shown by numeral 9, due to gas phase collisions are insignificant. 
Even if some of these scattered atoms 9 reach the narrow space 7 between the outer-ring 2 and the wafer 5, as it is before described about at the position A(15), the backside of wafer 5 does not get contaminated with depositing material by the existence of separation 10 shown in Fig. 2 and the existence of narrow space 7 extending up to the insulating block 3, also no film is deposited on insulating block 3 supporting the outer-ring 2 and wafer stage 1 since the narrow space 7 extends up to the insulating block 3 as shown in Fig.3.
Although preferable embodiments and example of the present invention are described above using the attached figures, the present invention is not limited to the before described embodiments and examples, and the present invention may be modified to various embodiments and examples within the technological scope defined by the accompanying claims and equivalents thereof. 
【Brief Descriptions of the Drawings】
【Figure 1】 Fig. 1 shows a cross sectional diagram of angled sputtering system in which the wafer holder of the present invention is adopted and provided in said angled sputtering system.
【Figure 2】 Fig. 2 shows an enlarged cross sectional diagram showing the position A (15) labeled in Figure 1.
【Figure 3】 Fig. 3 shows an enlarged cross sectional diagram showing the position B (16) labeled in Figure 1.
【Figure 4】 Fig. 4 shows a cross sectional diagram of the other wafer holder of the present invention.
【Figure 5】 Fig. 5 shows a cross sectional diagram of angled sputtering system in which the conventional wafer holder is adopted and provided in said angled sputtering system.
【Figure 6】 Fig. 6 shows an enlarged cross sectional diagram of the conventional wafer holder shown in Fig. 5.
【Figure 7】 Fig. 7 shows an enlarged cross sectional diagram showing the position A (59) labeled in Figure 6.
【Figure 8】 Fig. 8 shows an enlarged cross sectional diagram showing the position B (60) labeled in Figure 6.
【Figure 9】 Fig. 9 shows a cross sectional diagram of another conventional wafer holder.
【Explanation of reference signs】
1  wafer stage
2   outer-ring
3   insulating block
4   outer shield
5   wafer
6   narrow space between outer shield and outer ring
7   narrow space between outer ring and wafer stage
8   path of atoms
9   path of atoms that are coming after gas phase collisions
10  separation between wafer backside and outer-ring
11  target
12  atoms
13  shaft
14  (height)H
15  position A
16  position B
17  vacuum port
18  wafer in/out port
19  metal disk
20  insulating disk
21  metal disk
25  wafer holder
51  wafer stage
52  insulating dielectric block
53  metallic outer shield
54  shaft
55  metallic or insulating pins
56  lift-up pins
57  wafer
58  target
59  position A
60  position B
61  atoms
62  wafer edge
63  x
64  y
65  lift-up pin controller
66  vacuum port
67  wafer in/out port
【Claims】
【Claim 1】
A wafer holder including wafer stage and wafer stage outer-ring surrounding said wafer stage: wherein
said wafer stage has a diameter smaller than the diameter loaded on said wafer stage, 
said wafer stage outer-ring has an inner diameter at the upper side of said outer-ring which is larger than the diameter of wafer loaded on said wafer stage; and
the upper surface of wafer stage outer-ring lies above the upper surface of wafer loaded on said wafer stage.
【Claim 2】
The wafer holder claimed in claim 1: wherein
said wafer stage outer-ring further has an inner diameter at the lower side of said outer-ring which is smaller than the diameter of wafer but larger than the diameter of said wafer stage.
【Claim 3】
The wafer holder claimed in claim 2; wherein
said wafer stage outer-ring has a horizontal plane formed between one inner peripheral wall defining the inner diameter at the upper side of outer-ring and the other inner peripheral wall defining the inner diameter at lower side of outer-ring; and
said horizontal plane lies below the backside surface of the wafer loaded on the wafer stage without contacting said backside surface of wafer.
【Claim 4】
The wafer holder claimed in any one of claims 1 to 3; wherein
said wafer stage is made of two or more separate pieces for adjusting the height of said wafer stage thereby adjusting the space between the upper surface of said wafer stage and the upper surface of said wafer stage outer-ring.
【Abstract】
【Problems to be solved】 The object of the present invention is to provide wafer holder including wafer stage on which the wafer is loaded and wafer stage outer-ring surrounding said wafer stage used in the plasma processing chamber for reducing edge exclusion (EE) while preventing wafer backside contamination.
【Solution】A wafer holder including wafer stage and wafer stage outer-ring surrounding said wafer stage wherein said wafer stage has a diameter smaller than the diameter loaded on said wafer stage, said wafer stage outer-ring has an inner diameter at the upper side of said outer-ring which is larger than the diameter of wafer loaded on said wafer stage, and the upper surface of outer-ring lies above the upper surface of wafer loaded on said wafer stage.
【selected drawing】 Fig.1
【図１】
2006233283.tif 000012
【図２】
2006233283.tif 000013
【図３】
2006233283.tif 000014
【図４】
2006233283.tif 000015
【図５】
2006233283.tif 000016
【図６】
2006233283.tif 000017
【図７】
2006233283.tif 000018
【図８】
2006233283.tif 000019
【図９】
2006233283.tif 000020