(57)【要約】【課題】  ウェーハ表面を全体的に欠陥検査する。【解決手段】  欠陥レビューＳＥＭを用いた欠陥検出に際し、製品ウェーハ２０の全面（Ｒ端面を除く。）にＸＹ座標系を設定し、製品ウェーハ２０表面を全体的に検査できるようにする。これにより、有効チップ領域外の領域についても欠陥検出が行える。また、その検査結果をそれが得られた位置の座標と関連付けて記憶することにより、検査結果を解析等に効率的に利用することができ、より高精度に不良原因を究明し、チップ２１ａの品質向上、歩留まり向上を図れる。【選択図】  図４
2006105946.tif 000002
【特許請求の範囲】
【請求項１】
試料表面の検査を行う表面検査装置において、
前記試料表面の中央から外縁近傍に至るまでの領域に座標が設定され、前記領域についての検査結果を、前記検査結果が得られた位置の座標と関連付けて記憶する手段を有することを特徴とする表面検査装置。
【請求項２】
前記試料は、ウェーハであり、前記領域は、前記ウェーハ中央から前記ウェーハ外縁の湾曲した端面に至るまでの領域であることを特徴とする請求項１記載の表面検査装置。
【請求項３】
前記検査結果は、前記試料表面の画像データであることを特徴とする請求項１記載の表面検査装置。
【請求項４】
特定の座標が指定されたときに、前記特定の座標に関連付けて記憶されている前記検査結果を抽出し出力する手段を有することを特徴とする請求項１記載の表面検査装置。
【請求項５】
試料表面の検査を行う表面検査方法において、
前記試料表面の中央から外縁近傍に至るまでの領域に座標を設定し、前記領域についての検査結果を、前記検査結果が得られた位置の座標と関連付けて記憶することを特徴とする表面検査方法。
【請求項６】
前記試料は、ウェーハであり、前記領域は、前記ウェーハ中央から前記ウェーハ外縁の湾曲した端面に至るまでの領域であることを特徴とする請求項５記載の表面検査方法。
【請求項７】
前記検査結果は、前記試料表面の画像データであることを特徴とする請求項５記載の表面検査方法。
【請求項８】
特定の座標が指定されたときに、前記特定の座標に関連付けて記憶されている前記検査結果を抽出し出力することを特徴とする請求項５記載の表面検査方法。
【請求項９】
前記特定の座標は、ウェーハの有効チップ領域を除いた特定領域上の座標であることを特徴とする請求項８記載の表面検査方法。
【請求項１０】
前記領域について記憶されている一の検査結果と他の検査結果とを比較してＤＳＡ処理解析を行うことを特徴とする請求項５記載の表面検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表面検査装置および表面検査方法に関し、特にウェーハ等の試料表面に形成されたパターン欠陥や異物付着等を検査する表面検査装置および表面検査方法に関する。
【背景技術】
【０００２】
近年、半導体装置の製造プロセスにおいては、走査型電子顕微鏡（Scanning Electron Microscope，ＳＥＭ）を利用して、ウェーハに形成されたパターン欠陥や異物付着等（単に「欠陥」という。）を検査する欠陥レビューＳＥＭが用いられるようになってきている。
【０００３】
このような欠陥レビューＳＥＭを用いた試料表面の検査では、まず、被検査ウェーハを外観検査装置やレーザ式表面異物検査装置等の欠陥検査装置で検査を行い、その検査結果のデータを取得する。この検査データには、例えば、製品番号、ロット、被検査ウェーハＩＤ、工程検査装置、日付等のほか、被検査ウェーハ上の欠陥箇所の数、座標、サイズ等が含まれている。欠陥レビューＳＥＭでは、このような検査データを用い、例えば自動的に検査データ中の欠陥箇所の座標と被検査ウェーハとがアライメントされ、その欠陥箇所のＳＥＭによる詳細な欠陥レビューが行われる。最終的には、その欠陥箇所のＳＥＭ画像データ（イメージデータ）が生成される。また、欠陥レビューＳＥＭの中には、検出した欠陥について、その欠陥分類や元素分析等を自動で行うものもある。
【０００４】
ただし、従来の欠陥検査装置や欠陥レビューＳＥＭをはじめとする各種表面検査装置では、被検査ウェーハ表面の座標が、例えば製品になり得るチップが形成される領域（「有効チップ領域」という。）のみにしか設定されていない。したがって、自動で欠陥検出が行えるのはこの有効チップ領域内に限られることになる。
【０００５】
有効チップ領域以外の領域の欠陥検出を行う場合には、有効チップ領域の自動欠陥検出とは別に、オペレータが欠陥レビューＳＥＭに付属のジョイスティックやドラックボールで被検査ウェーハを手動で回転させる等してＳＥＭ観察を行い、欠陥箇所の発見の都度、そのＳＥＭ画像データを記録したり写真を撮影したりして欠陥検出を行わなければならなかった。
【０００６】
しかし、オペレータがこのような作業によって被検査ウェーハ上の欠陥箇所を漏れなく発見することは容易でなく、また、かなりの時間を要する。さらに、このような作業によって得られるＳＥＭ画像データやＳＥＭ写真は、欠陥検査装置の検査データとの関連付けが行われているわけではなく、欠陥の有無を知ったりその種類を分類したりすることはできても、欠陥の正確な位置や発生源を特定するのは難しい。
【０００７】
従来は、検査時間を短縮するために、被検査ウェーハをリング状あるいは螺旋状に回転させながら検査する回転走査領域と被検査ウェーハをＸＹ方向に直進移動させながら検査するＸＹ直進走査領域とに分けて検査データを検出し、その検査データを用いて各座標位置における欠陥を検出する装置が提案されている（特許文献１参照）。
【０００８】
また、従来は、オペレータの操作量を低減するために、光学式レビュー装置を用いて被検査ウェーハを予備検査し、それによって得られる検査データとしての予備検査情報を用いて欠陥レビューＳＥＭにより詳細検査するシステムであって、予備検査情報に含まれる欠陥の中から選択されたレビューすべき欠陥に関するレビューにより得られたレビュー情報を記憶するデータベースを備えたシステムも提案されている（特許文献２参照）。
【特許文献１】特開２００１−５６３０６号公報
【特許文献２】特開平１０−１３５２８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、半導体製造プロセスにおける被検査ウェーハの有効チップ領域には、通常、素子や配線のパターンが密に形成されているため、有効チップ領域の欠陥検出によってその領域内にパーティクル等の異物の付着やパターン剥がれ等の欠陥を発見しても、その情報だけではその発生源を特定したり発生原因を究明したりすることができない場合があるという問題点があった。そして、被検査ウェーハ表面をさらに時間をかけて詳細に検査してみると、そのような欠陥の発生源等が、これまでの欠陥検出の検査対象範囲外であった有効チップ領域以外の領域で発見される場合が少なくない。
【００１０】
本発明はこのような点に鑑みてなされたものであり、ウェーハ等の試料表面を全体的にかつ効率的に欠陥検査することができ、さらに、その欠陥検査によって得られる情報を製造プロセス等に有効に利用することのできる表面検査装置および表面検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明では上記課題を解決するために、試料表面の検査を行う表面検査装置において、前記試料表面の中央から外縁近傍に至るまでの領域に座標が設定され、前記領域についての検査結果を、前記検査結果が得られた位置の座標と関連付けて記憶する手段を有することを特徴とする表面検査装置が提供される。
【００１２】
このような表面検査装置によれば、図４に例示するように、試料である製品ウェーハ２０の外縁近傍に至るまでの領域に座標が設定されるため、有効チップ領域外のより広い領域について欠陥検出が可能になる。それにより、チップ２１ａの品質向上が図られるとともに、欠陥の発生源を特定するための情報も得られるようになる。さらに、検査結果がそれが得られた位置の座標と関連付けられて記憶されるようになっているので、後に座標と検査結果を種々の解析や分析に利用することが可能になる。
【００１３】
また、本発明では、試料表面の検査を行う表面検査方法において、前記試料表面の中央から外縁近傍に至るまでの領域に座標を設定し、前記領域についての検査結果を、前記検査結果が得られた位置の座標と関連付けて記憶することを特徴とする表面検査方法が提供される。
【００１４】
このような表面検査方法によれば、試料表面の中央から外縁近傍に至るまでの領域に座標を設定し、その領域についての検査結果をそれが得られた位置の座標と関連付けて記憶するので、試料表面をより広範囲に検査することが可能になるとともに、記憶された座標と検査結果を用いて種々の解析等が行えるようになる。
【発明の効果】
【００１５】
本発明では、試料表面の中央から外縁近傍に至るまでの領域に座標を設定するとともに、その領域についての検査結果をそれが得られた位置の座標と関連付けて記憶するようにした。これにより、試料表面のほぼ全面について検査を行うことができ、また、得られた検査結果を解析等に効率的に利用することができる。そのため、製品製造プロセスにあっては、例えば製品不良が発生した場合にはより高精度にその不良原因を究明することができ、製品の品質向上、歩留まり向上が図られるようになる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を、欠陥検査装置および欠陥レビューＳＥＭを用いた半導体ウェーハの欠陥検出を例に、図面を参照して詳細に説明する。
図１は欠陥レビューＳＥＭの機能ブロック図である。
【００１７】
図１に示す欠陥レビューＳＥＭ１は、検査データ読み込み手段２、欠陥レビュー手段３、画像データ記憶手段４、欠陥情報抽出手段５、欠陥情報出力手段６、およびこれらを制御する制御手段７を有している。このような欠陥レビューＳＥＭ１は、例えばＳＥＭとコンピュータを組み合わせて構成することが可能である。
【００１８】
検査データ読み込み手段２は、外観検査装置やレーザ式表面異物検査装置等の欠陥検査装置８の検査データを欠陥レビューＳＥＭ１内に読み込む。検査データには、例えば、製品番号、ロット、被検査ウェーハＩＤ、検査装置、日付等のほか、被検査ウェーハ上の欠陥箇所の数、座標、サイズ等が含まれる。
【００１９】
欠陥レビュー手段３は、検査データ読み込み手段２によって読み込まれた検査データを用い、ＳＥＭによる欠陥レビューを行う。例えば、検査データに含まれる欠陥箇所の座標を基に、その座標が示す欠陥箇所のレビューを行い、検査結果としてその欠陥箇所のＳＥＭ画像データを生成する。
【００２０】
画像データ記憶手段４は、欠陥レビュー手段３によって生成されたＳＥＭ画像データを、その生成に用いた検査データと関連付け、必要に応じてデータを追加し、これらを含んだ欠陥情報として記憶する。この画像データ記憶手段４は、例えば、欠陥レビューＳＥＭ１に内蔵されたＨＤＤ（Hard Disk Drive）等の記憶装置や外付けの記憶装置である。
【００２１】
欠陥情報抽出手段５は、ＳＥＭ画像データや検査データを含む欠陥情報のうち、特定の欠陥情報についての出力指令が入力されたときに、該当する欠陥情報を画像データ記憶手段４から抽出する。
【００２２】
欠陥情報出力手段６は、欠陥情報抽出手段５によって抽出された欠陥情報をモニタ等の表示装置に出力する。
このような構成を有する欠陥レビューＳＥＭ１は、これと協働するソフトウェアを備え、そのソフトウェアが有するアルゴリズムに従って所定の欠陥検出が実行されるようになっている。そして、この欠陥レビューＳＥＭ１では、これに検査データを供給する欠陥検査装置８と共に、被検査ウェーハ外縁のＲ端面を除くすべての領域について座標が設定されている。
【００２３】
ここで、Ｒ端面とは、図２のウェーハ外縁部の断面模式図に示すように、ウェーハ１０中央からの平坦面１０ａが外縁近傍で湾曲した端面１０ｂをいい、ウェーハ１０の製造上形成されるものである。このＲ端面１０ｂには、パターン、特に製品となるようなパターンは形成されない。
【００２４】
被検査ウェーハに対し、このようなＲ端面を除いて座標を設定することにより、例えば、有効チップ領域に限らず、それ以外の領域についても検査データを取得し、欠陥レビューを行うことが可能になる。
【００２５】
以下、製品ウェーハおよびブランクウェーハを例に、欠陥検出について説明する。なお、製品ウェーハとは、製品にするためのチップ（形成途中のものも含む）が形成されたウェーハをいい、ブランクウェーハとは、それ自体にはチップが形成されず、装置や工程の管理目的で使用されるウェーハをいう。
【００２６】
図３は製品ウェーハ全体の平面模式図、図４は製品ウェーハの要部平面模式図である。また、図５はブランクウェーハ全体の平面模式図、図６はブランクウェーハの要部平面模式図である。なお、図４は図３のＡ部拡大図であり、図６は図５のＢ部拡大図である。また、図３から図６ではウェーハ外縁のＲ端面はその図示を省略し、さらに図３および図５では座標系はその図示を省略している。
【００２７】
図３および図４に示す製品ウェーハ２０には、その表面に多数のチップ２１が縦横に並んで形成されている。これらのチップ２１のうち、製品ウェーハ２０の中央部に並ぶチップ２１ａの形成領域が有効チップ領域であり、これは従来検査領域となっていたが、チップ２１ａの形成領域に隣接して横方向に３つだけ並んだチップ２１ｂの形成領域はこれまで非検査領域となっていた。これは、横方向に４つ以上並ばないとこれまでのアルゴリズム上は検査が行えなかったためである。また、これらチップ２１の形成領域以外の領域（チップ２１が形成されない領域）もこれまで非検査領域となっていた。そこで、図４に示すように、有効チップ領域以外の領域を例えば縦横０．１μｍ〜２．０μｍ、好ましくは０．５μｍ〜１．０μｍの間隔で分割し、適当に原点を設けてＸＹ座標系を設定する（図３では図示を省略）。
【００２８】
また、図５および図６に示すブランクウェーハ３０の場合には、エッジカットの範囲にも依るが、通常その外縁から内側へ約３ｍｍまでの領域が従来検査の行えない非検査領域となっていた。そこで、図６に示すように、この非検査領域を例えば縦横０．１μｍ〜２．０μｍ、好ましくは０．５μｍ〜１．０μｍの間隔で分割し、適当に原点を設けてＸＹ座標系を設定する（図５では図示を省略）。
【００２９】
このようにしてＸＹ座標系を設定した上で、欠陥検出の際には、製品ウェーハ２０あるいはブランクウェーハ３０の欠陥検査装置８での欠陥箇所のＸＹ座標に対応する位置について、欠陥レビューＳＥＭ１による欠陥検出が行われる。
【００３０】
具体的には、例えば、製品ウェーハ２０あるいはブランクウェーハ３０について数ポイントのＸＹ座標をあらかじめ選択しておき、欠陥検査装置８の検査データを用いて欠陥レビューＳＥＭ１による欠陥検出を行う際には、欠陥検査装置８と欠陥レビューＳＥＭ１の間で選択ポイントでのアライメントを行い、両装置間のＸＹ座標の対応関係を把握する。これにより、欠陥検査装置８の検査データから欠陥レビューＳＥＭ１における製品ウェーハ２０上あるいはブランクウェーハ３０上の欠陥箇所のＸＹ座標が求められることになる。そして、その欠陥箇所についてＳＥＭ画像データの取得が行われる。
【００３１】
なお、上記ＸＹ座標系の原点は、例えば、製品ウェーハ２０やブランクウェーハ３０が内接するような四角形（「ダイ（die）」という。）を設定し、そのいずれかの頂点を原点とすることができる。
【００３２】
図７は座標の原点を説明する図である。
例えば、製品ウェーハ２０を囲むダイ４０を設定し、その一の頂点を原点Ｏ１とする。上記のアライメントでは、欠陥レビューＳＥＭ１において、有効チップ領域あるいはそれ以外のＸＹ座標系を新たに設定した領域について、原点Ｏ１に対するＸＹ座標が求められる。欠陥検査装置８の検査データに、例えば有効チップ領域内の欠陥箇所が含まれていた場合には、欠陥レビューＳＥＭ１は、従来通りその検査データから欠陥箇所のダイ４０内における位置を求め、各欠陥箇所についてレビューを行い、それぞれのＳＥＭ画像データを取得する。また、図７に示したように、検査データに、例えばＸＹ座標系を新たに設定した領域内の欠陥箇所ａ，ｂ，ｃが含まれていた場合には、欠陥レビューＳＥＭ１は、その検査データから欠陥箇所ａ，ｂ，ｃのダイ４０内における位置を求め、各欠陥箇所ａ，ｂ，ｃについてレビューを行い、それぞれのＳＥＭ画像データを取得する。
【００３３】
また、欠陥検査装置８および欠陥レビューＳＥＭ１では、原点Ｏ１とは別に、製品ウェーハ２０の中心を第２の原点Ｏ２とし、各欠陥箇所の原点Ｏ２に対するＸＹ座標が求められ、各欠陥箇所のウェーハ上での位置が求められる。このとき求められる位置のＸＹ座標はそれぞれ、欠陥レビューＳＥＭ１でＳＥＭ画像データが取得された場合には該当検査データに追加され、その検査データがＳＥＭ画像データに関連付けられて記憶されるようになっている。
【００３４】
なお、図７では製品ウェーハ２０の場合を例にして説明したが、ブランクウェーハ３０の場合も同様である。
次に、欠陥検査装置８および欠陥レビューＳＥＭ１を用いた欠陥検出の流れについて説明する。
【００３５】
図８は欠陥レビューＳＥＭにおける欠陥検出の流れを示す図である。
まず、上記の製品ウェーハ２０やブランクウェーハ３０といった各種被検査ウェーハの欠陥検出に当たり、欠陥検査装置８および欠陥レビューＳＥＭ１において、有効チップ領域にＯ１，Ｏ２を原点とするＸＹ座標系を設定するとともに、有効チップ領域以外の領域（Ｒ端面を除く。）をＸ方向とＹ方向に共に所定間隔で分割し、この領域にもＯ１，Ｏ２を原点とするＸＹ座標系を設定する（ステップＳ１）。
【００３６】
欠陥レビューＳＥＭ１では、欠陥検査装置８によって得られた検査データが検査データ読み込み手段２によって読み込まれると（ステップＳ２）、欠陥レビュー手段３によってその検査データに含まれる欠陥箇所に対応する位置のレビューを行い、その検査結果として欠陥箇所のＳＥＭ画像データを取得する（ステップＳ３）。
【００３７】
その際は、まず、欠陥箇所のダイ４０内での位置を原点Ｏ１に対するＸＹ座標によって求めてＳＥＭ画像データを取得するとともに、その欠陥箇所の原点Ｏ２に対するＸＹ座標を求めて被検査ウェーハ上での位置を求める。欠陥箇所が複数ある場合には、ダイ４０内でのＸＹ座標を基に各欠陥箇所を移動し、それぞれのＳＥＭ画像データと被検査ウェーハ上のＸＹ座標を取得していく。
【００３８】
欠陥レビュー手段３によって取得されたＳＥＭ画像データは、画像データ記憶手段４によって、被検査ウェーハ上のＸＹ座標を含んだ検査データと関連付けられ、欠陥情報として記憶される（ステップＳ４）。
【００３９】
なお、画像データ記憶手段４によって記憶された被検査ウェーハの欠陥情報は、例えばオペレータによってＸＹ座標が指定された場合には、欠陥情報抽出手段５によって該当する欠陥情報が抽出され、欠陥情報出力手段６によってモニタ等に表示される。また、特定のＸＹ座標を指定せずに、欠陥検出の結果その被検査ウェーハ表面全体に存在する欠陥箇所の分布を表示させるようにすることも可能である。
【００４０】
このように、この欠陥レビューＳＥＭ１では、各欠陥箇所の欠陥情報が記憶されて蓄積されるため、例えば、半導体装置製造における各工程の被検査ウェーハについてそれぞれ欠陥検出を行い、その蓄積データを用いたＤＳＡ（Defect Source Analysis）処理解析が容易に行えるようになる。すなわち、ＤＳＡ処理解析によれば、各工程の被検査ウェーハについて得られた欠陥情報から、各工程の欠陥箇所のＸＹ座標を照合し、同じＸＹ座標の欠陥でいちばん最初の工程がその欠陥の発生工程であると解釈することができる。なお、このＤＳＡ処理解析の具体的手法については後述する。また、蓄積された欠陥情報から被検査ウェーハ上の欠陥箇所のＸＹ座標を用いてＦＩＢ（Focused Ion Beam）断面解析も容易に行うことができる。
【００４１】
なお、上記ステップＳ１のＸＹ座標系設定の際には、例えば前述のように、ＸＹ方向共に０．１μｍ〜２．０μｍの間隔で設けるようにする。これは、座標間隔が０．１μｍより小さい場合には、欠陥検出に伴うデータ量が膨大になる可能性があり、特に比較的小さな領域にその間隔よりも大きな欠陥が存在するような場合には、実質的にひとつと認められるような欠陥について多数の検査結果が取得されるようになるためであり、また、座標間隔が２．０μｍより大きい場合には、実際には欠陥が存在していてもその欠陥を検出することができず、欠陥検出精度が低下するおそれがあるためである。ただし、データ量に制約がなければ、ＸＹ座標間隔は小さければ小さいほど欠陥検出精度を高めることが可能である。座標間隔は、このような点を考慮するとともに、ウェーハ上のチップサイズや仕様等を考慮して適当に設定することができる。
【００４２】
以上説明したように、上記の欠陥検査装置８および欠陥レビューＳＥＭ１によれば、被検査ウェーハ表面のＲ端面を除くすべての領域について欠陥検査が行え、製品になり得るチップ２１ａだけでなく、その他のチップ２１ｂあるいはチップ２１形成領域以外の領域の欠陥検査も行うことができる。その結果、有効チップ領域に形成された製品となるチップ２１ａの品質を高めることが可能になり、また、有効チップ領域以外の領域に存在する可能性のある欠陥発生源を追跡することが可能になる。そして、そのような追跡結果を製造プロセスの条件設定等に反映させることも可能になる。
【００４３】
ここで、上記のＤＳＡ処理解析手法を、デュアルダマシンプロセスを例に、具体的に説明する。
まず、デュアルダマシンプロセスの流れについて簡単に説明する。図９から図１９はデュアルダマシンプロセスの説明図であって、図９はビア用リソグラフィ工程、図１０はビア用レジストパターン形成工程、図１１はビアエッチング工程、図１２は第１アッシング工程、図１３はレジストコーティング工程、図１４はレジストエッチバック工程、図１５はトレンチ用リソグラフィ工程、図１６はトレンチ用レジストパターン形成工程、図１７はトレンチエッチング工程、図１８は第２アッシング工程、図１９はバリア層エッチング工程の断面模式図である。
【００４４】
この例では、図９に示すように、Ｌｏｗ−ｋ膜のような絶縁膜７０内に形成された下層銅（Ｃｕ）配線７１上に、バリア層であるシリコンカーバイド（ＳｉＣ）膜７２ａ，７２ｂ、低誘電率膜（Ｌｏｗ−ｋ膜）７３，７４、ＳｉＣ膜７５、ＳｉＯ2膜７６が順に積層されている。そして、さらにその上に、レジスト膜７７、ＳＯＧ（Spin On Glass）膜７８、フッ化アルゴン（ＡｒＦ）レジスト膜７９が順に形成されており、図９には、ＡｒＦレジスト膜７９のパターニングまで行った状態を示している。この図９に示したような状態まで処理する間、通常は、Ｌｏｗ−ｋ膜７３，７４の形成後に、有効チップ領域内の欠陥検査（I）が行われる。
【００４５】
ＡｒＦレジスト膜７９のパターニング後は、図１０に示すように、ＳＯＧ膜７８およびレジスト膜７７のエッチングが行われ、下層Ｃｕ配線７１と上層Ｃｕ配線とを接続するビアを形成するためのレジストパターンが形成される。そして、それをマスクに下層のＳｉＣ膜７２ｂが露出するまでエッチングが行われ、図１１に示すようにビアが形成された状態が得られる。通常は、この図１１に示した状態まで処理した後に、有効チップ領域内の欠陥検査（II）が行われる。
【００４６】
ビア形成後は、図１２に示すように、残るレジスト膜７７やその残渣等がアッシングにより除去され、図１３および図１４に示すように、ビアを埋めるレジスト膜８０が形成され、表面側の一部がエッチバックされて除去される。その後、その上に、図１５に示すように、再度レジスト膜８１、ＳＯＧ膜８２、ＡｒＦレジスト膜８３が順に形成されて、図１６に示すように、上層Ｃｕ配線が埋め込まれるトレンチを形成するためのレジストパターンが形成される。そして、それをマスクにして、図１７に示すように、上層のＬｏｗ−ｋ膜７４のエッチングが行われる。通常は、この図１７に示した状態まで処理した後に、有効チップ領域内の欠陥検査（III）が行われる。
【００４７】
続いて、図１８に示すように、残るレジスト膜８０，８１やその残渣等がアッシングにより除去され、通常は、このアッシング後にも有効チップ領域内の欠陥検査（IV）が行われる。そして、図１９に示すように、下層のＳｉＣ膜７２ｂがエッチングにより除去される。
【００４８】
その後は、図示しないが、Ｃｕの堆積、ＣＭＰ等の各工程を経て、ビアおよびトレンチ内にＣｕが埋め込まれ、下層Ｃｕ配線７１と上層Ｃｕ配線とがビアで接続される配線構造が形成されるようになる。
【００４９】
このような一連のプロセスの中で行われる有効チップ領域を対象とする各欠陥検査（I）〜（IV）の結果を用いてＤＳＡ処理解析を行った。
図２０は各欠陥検査段階のウェーハ上の欠陥分布を示す図である。また、図２１は欠陥検査段階の欠陥数を示す図である。
【００５０】
この図２０および図２１に示すように、各欠陥検査（I）〜（IV）のいずれの段階でも、製品になるチップ９１ａやその他のチップ９１ｂが形成されているＳｉウェーハ９０上には、多かれ少なかれ欠陥９２が検出される。各欠陥検査（I）〜（IV）について見ると、欠陥検査（I），（II）の段階では、欠陥９２は検出されるものの、その数は比較的少ない。しかしながら、欠陥検査（III）の段階では、欠陥９２の数が一気に増加し、特に、図２０中に示した領域Ｅとその周辺に集中して欠陥９２が発生していた。このことから、欠陥検査（II），（III）間のいずれかの工程が欠陥９２の発生工程となっていることがわかる。また、欠陥検査（IV）の段階では、欠陥検査（I），（II）の段階のときと同様、欠陥９２は検出されるものの、その数は比較的少ない。
【００５１】
そこで、欠陥検査（III）の直前に行われた図１７のトレンチエッチング工程を、さらに３つの小工程に分け、１次エッチングから３次エッチングまで順に行われる各工程の終了後に、追加欠陥検査を実施した。
【００５２】
図２２は追加欠陥検査の結果を示す図である。
この図２２に示すように、トレンチエッチング工程においては、その最初に行われる１次エッチング工程の段階で既に欠陥９２が多発していることがわかる。
【００５３】
また、図１６のトレンチ用レジストパターン形成工程の後に、通常の有効チップ領域内の欠陥検査を追加して行ったが、この段階での欠陥９２の多発は認められなかった。そして、この図２０から図２２に示したような傾向は、装置のクリーニング周期を早める等の対策を講じても修正されなかった。
【００５４】
続いて、各欠陥検査（I）〜（IV）を上記欠陥検査装置８および欠陥レビューＳＥＭ１を用いて行い、同様のＤＳＡ処理解析を行った。有効チップ領域外の領域にまで検査対象範囲を広げたところ、欠陥検査（III），（IV）の段階では、上記図２０に示した欠陥９２が集中する領域Ｅ付近の有効チップ領域外のほぼ同じＸＹ座標の所に、異常放電箇所が発見された。このことから、欠陥検査（III）の段階で欠陥９２が多発するのは、図１７のトレンチエッチング工程の処理前または処理中に有効チップ領域外に生じた欠陥箇所が原因となって、処理装置が異常放電を起こし、そこからパーティクル等が飛び散ってウェーハ上の広範囲に付着したものと考えられる。
【００５５】
このように有効チップ領域外も含めたＤＳＡ処理解析を行うことにより、欠陥の発生源や発生原因を特定することができ、また、それに基づいて欠陥の多発を未然に防ぐための対策を講じることも可能になる。
【００５６】
以下に、上記欠陥検査装置８および欠陥レビューＳＥＭ１を用いて欠陥検出を実施した例を示す。
（実施例１）
図２３はＳｉウェーハ上の有効チップ領域に存在する欠陥の位置とＳＥＭ画像の例を示す図である。なお、図２３に示すＳＥＭ画像はいずれもＣ部で発見されたすべて異なる欠陥箇所のものである。
【００５７】
この図２３には、Ｓｉウェーハ５０にドライエッチングにより一定のパターン（図示せず。）を形成し、これをウェット処理した後のそのＳｉウェーハ５０表面に残る欠陥５１の位置を示しており、図２３には、このＳｉウェーハ５０の有効チップ領域（実線のチップ領域。）に存在する欠陥５１を上記欠陥検査装置８および欠陥レビューＳＥＭ１によって検出したときのＳＥＭ画像も併せて示している。ウェット処理後のＳｉウェーハ５０表面には、異物が付着している箇所が多数認められた。しかし、このようにパターンが密に形成されている領域では、その異物の発生源が特定できない。
【００５８】
図２４は有効チップ領域外に存在する欠陥のＳＥＭ画像の例である。
上記欠陥検査装置８および欠陥レビューＳＥＭ１を用いることにより、有効チップ領域外のＳｉウェーハ５０表面についても欠陥検出が行える。図２４には、そのような有効チップ領域外において検出された欠陥のＳＥＭ画像を示している。この図２４に示したように、ウェット処理後のＳｉウェーハ５０の有効チップ領域外には、針状の異物が集合して存在している箇所が認められた。この針状の異物が有効チップ領域で見られた異物の発生源と推察された。
【００５９】
ウェット処理後のＳｉウェーハ５０の有効チップ領域外で発見された異物をＥＤＸ（Energy Dispersive X-ray spectrometer）測定したところ、この異物は主にＳｉであることがわかった。Ｓｉエッチングの際に針状のエッチング残渣が凝集して集合体となり、さらにその一部がウェット処理時、特にエッチング液からのＳｉウェーハ５０の引き上げ時に、有効チップ領域へ流れて付着したものと考えられる。
【００６０】
（実施例２）
図２５はＳｉウェーハ上の欠陥の位置を示す図、図２６はＳｉウェーハ上の欠陥のＳＥＭ画像の例である。
【００６１】
図２５には、プラズマＣＶＤ（Chemical Vapor Deposition）エッチング処理後のＳｉウェーハ６０表面に残る欠陥の位置を示しており、Ｓｉウェーハ６０上には全体的に多数の欠陥６１が認められ、特に一部の領域に欠陥６１が集中して認められた。このプラズマＣＶＤエッチング処理前の工程の欠陥情報を用いてＤＳＡ処理解析を行ったところ、その近傍の有効チップ領域外の領域Ｄに図２６に示すような異常放電箇所６２が認められた。プラズマＣＶＤエッチング処理時に有効チップ領域外で異常放電が引き起こされ、Ｓｉウェーハ６０全体にわたる欠陥６１を招いたと推察された。
【００６２】
そこで、エッチング装置の静電チャック電源をダイレクトＩＯ化に改良し、プラス側、マイナス側共に電圧を制御できるようにしたところ、それ以降、このような異常放電や異物付着は発生しなくなった。
【００６３】
このように、有効チップ領域外についても欠陥検出を行うことのできる欠陥検査装置８および欠陥レビューＳＥＭ１を用いることにより、欠陥の発生源を特定することが可能になる。また、欠陥の発生源を特定することにより、その情報を他の製造プロセスにフィードバックし、欠陥を発生させないための適切な対策を講じることが可能になる。それにより、製品の歩留まりを向上させ、有効チップの高品質化を図ることが可能になる。
【００６４】
なお、以上の説明では欠陥レビューＳＥＭと欠陥検査装置を組み合わせた表面検査装置および表面検査方法について述べたが、本発明は、欠陥レビューＳＥＭや欠陥検査装置をそれぞれ表面検査装置として単独で用いる場合にも適用することが可能である。すなわち、各表面検査装置で取り扱う試料表面に対してＸＹ座標系を設定し、それぞれの検査結果を該当するＸＹ座標と関連付けて記憶することのできる構成とすることが可能である。さらに、例えば光学式レビュー装置やＵＶレビュー装置をはじめとする各種レビュー装置や検査装置にも同様に適用することができる。また、被検査試料は上記のような半導体ウェーハに限られるものではなく、液晶パネルその他の製品・試料の欠陥検出も同様に行うことが可能である。
【図面の簡単な説明】
【００６５】
【図１】欠陥レビューＳＥＭの機能ブロック図である。
【図２】ウェーハ外縁部の断面模式図である。
【図３】製品ウェーハ全体の平面模式図である。
【図４】製品ウェーハの要部平面模式図である。
【図５】ブランクウェーハ全体の平面模式図である。
【図６】ブランクウェーハの要部平面模式図である。
【図７】座標の原点を説明する図である。
【図８】欠陥レビューＳＥＭにおける欠陥検出の流れを示す図である。
【図９】ビア用リソグラフィ工程の断面模式図である。
【図１０】ビア用レジストパターン形成工程の断面模式図である。
【図１１】ビアエッチング工程の断面模式図である。
【図１２】第１アッシング工程の断面模式図である。
【図１３】レジストコーティング工程の断面模式図である。
【図１４】レジストエッチバック工程の断面模式図である。
【図１５】トレンチ用リソグラフィ工程の断面模式図である。
【図１６】トレンチ用レジストパターン形成工程の断面模式図である。
【図１７】トレンチエッチング工程の断面模式図である。
【図１８】第２アッシング工程の断面模式図である。
【図１９】バリア層エッチング工程の断面模式図である。
【図２０】各欠陥検査段階のウェーハ上の欠陥分布を示す図である。
【図２１】欠陥検査段階の欠陥数を示す図である。
【図２２】追加欠陥検査の結果を示す図である。
【図２３】Ｓｉウェーハ上の有効チップ領域に存在する欠陥の位置とＳＥＭ画像の例を示す図である。
【図２４】有効チップ領域外に存在する欠陥のＳＥＭ画像の例である。
【図２５】Ｓｉウェーハ上の欠陥の位置を示す図である。
【図２６】Ｓｉウェーハ上の欠陥のＳＥＭ画像の例である。
【符号の説明】
【００６６】
１  欠陥レビューＳＥＭ
２  検査データ読み込み手段
３  欠陥レビュー手段
４  画像データ記憶手段
５  欠陥情報抽出手段
６  欠陥情報出力手段
７  制御手段
８  欠陥検査装置
１０  ウェーハ
１０ａ  平坦面
１０ｂ  端面
２０  製品ウェーハ
２１，２１ａ，２１ｂ，９１ａ，９１ｂ  チップ
３０  ブランクウェーハ
４０  ダイ
５０，６０，９０  Ｓｉウェーハ
５１，６１，９２  欠陥
６２  異常放電箇所
７０  絶縁膜
７１  下層Ｃｕ配線
７２ａ，７２ｂ，７５  ＳｉＣ膜
７３，７４  Ｌｏｗ−ｋ膜
７６  ＳｉＯ2膜
７７，８０，８１  レジスト膜
７８，８２  ＳＯＧ膜
７９，８３  ＡｒＦレジスト膜
ａ，ｂ，ｃ  欠陥箇所
Ｏ１，Ｏ２  原点
【図１】
2006105946.tif 000003
【図２】
2006105946.tif 000004
【図３】
2006105946.tif 000005
【図４】
2006105946.tif 000006
【図５】
2006105946.tif 000007
【図６】
2006105946.tif 000008
【図７】
2006105946.tif 000009
【図８】
2006105946.tif 000010
【図９】
2006105946.tif 000011
【図１０】
2006105946.tif 000012
【図１１】
2006105946.tif 000013
【図１２】
2006105946.tif 000014
【図１３】
2006105946.tif 000015
【図１４】
2006105946.tif 000016
【図１５】
2006105946.tif 000017
【図１６】
2006105946.tif 000018
【図１７】
2006105946.tif 000019
【図１８】
2006105946.tif 000020
【図１９】
2006105946.tif 000021
【図２０】
2006105946.tif 000022
【図２１】
2006105946.tif 000023
【図２２】
2006105946.tif 000024
【図２３】
2006105946.tif 000025
【図２４】
2006105946.tif 000026
【図２５】
2006105946.tif 000027
【図２６】
2006105946.tif 000028