(57)【要約】【課題】アドレス期間に印加される走査パルスの幅を調節することでアドレス放電を安定させることができるプラズマディスプレイパネル、プラズマディスプレイ装置、プラズマディスプレイパネルの駆動装置及びその装置の駆動方法を提供する。【解決手段】本発明に係るプラズマディスプレイ装置は、多数の走査電極を含むプラズマディスプレイパネルと、前記走査電極を駆動するための走査駆動部と、前記走査駆動部を制御して、複数のサブフィールドのうち少なくともいずれかのサブフィールドのアドレス期間中に前記走査電極に印加される走査パルスの幅を第１の臨界時間以下とする走査パルス制御部と、を含むことを特徴とする。【選択図】図６
2006235597.tif 000002
【特許請求の範囲】
【請求項１】
多数の走査電極を含むプラズマディスプレイパネルと、
前記走査電極を駆動するための走査駆動部と、
前記走査駆動部を制御して、複数のサブフィールドのうち少なくともいずれかのサブフィールドのアドレス期間中に前記走査電極に印加される走査パルスの幅を第１の臨界時間以下とする走査パルス制御部と、を含むことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記第１の臨界時間は、１．１μｓであることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記走査パルス制御部は、
前記複数のサブフィールドのうちアドレス期間中に前記走査電極に印加される走査パルスの幅を第１の臨界時間以下とするサブフィールドを除く残りのサブフィールドのうち少なくともいずれかのサブフィールドのアドレス期間中に前記走査電極に印加される走査パルスの幅を第２の臨界時間以上とすることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項４】
前記第２の臨界時間は、前記第１の臨界時間の略２倍となることを特徴とする請求項３記載のプラズマディスプレイ装置。
【請求項５】
前記第２の臨界時間は、２．０μｓであることを特徴とする請求項４記載のプラズマディスプレイ装置。
【請求項６】
前記アドレス期間中に前記走査電極に第２の臨界時間以上の幅を有する走査パルスが印加されるサブフィールドは、
加重値を基準に加重値が最低となるサブフィールドから所定数のサブフィールドまでとなることを特徴とする請求項３記載のプラズマディスプレイ装置。
【請求項７】
前記アドレス期間中に前記走査電極に第２の臨界時間以上の幅を有する走査パルスが印加されるサブフィールドは、
加重値を基準に加重値が最低となるサブフィールドから３番目のサブフィールドまでとなることを特徴とする請求項６記載のプラズマディスプレイ装置。
【請求項８】
前記アドレス期間中に前記走査電極に印加される走査パルスの幅を第２の臨界時間以上とするサブフィールドは複数であり、
前記走査パルス制御部は、前記複数のサブフィールドのうちいずれかのサブフィールドの前記アドレス期間中に前記走査電極に印加される走査パルスの幅を他のサブフィールドとは異ならせることを特徴とする請求項３記載のプラズマディスプレイ装置。
【請求項９】
前記アドレス期間中に前記走査電極に印加される走査パルスの幅を第２の臨界時間以上とするサブフィールドは複数であり、
前記走査パルス制御部は、前記複数のサブフィールドにおける前記アドレス期間中に前記走査電極に印加される走査パルスの幅をサブフィールドごとに異ならせることを特徴とする請求項３記載のプラズマディスプレイ装置。
【請求項１０】
前記アドレス期間中に前記走査電極に印加される走査パルスの幅がサブフィールドごとに異なる複数のサブフィールドにおいては、
前記走査パルス制御部は、加重値が下がるほど前記アドレス期間中に前記走査電極に印加される走査パルスの幅を長くすることを特徴とする請求項９記載のプラズマディスプレイ装置。
【請求項１１】
前記複数のサブフィールドのうちアドレス期間中に前記走査電極に印加される走査パルスの幅を第２の臨界時間以上とするサブフィールドは、
維持パルスの数が所定の臨界数以下のサブフィールドであることを特徴とする請求項３〜１０のいずれか記載のプラズマディスプレイ装置。
【請求項１２】
前記臨界数は、１フレームに用いられる維持パルスの総数に対して５０％以下であることを特徴とする請求項１１記載のプラズマディスプレイ装置。
【請求項１３】
前記臨界数は、１フレームに用いられる維持パルスの総数に対して３０％以下であることを特徴とする請求項１２記載のプラズマディスプレイ装置。
【請求項１４】
前記アドレス期間中に前記走査電極に印加される走査パルスの幅を第１の臨界時間以下とするサブフィールドは、選択的な書き込みサブフィールドあるいは選択的な消去サブフィールドの少なくともどちらか一方であることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項１５】
前記アドレス期間中に前記走査電極に印加される走査パルスの幅を第２の臨界時間以上とするサブフィールドは、選択的な書き込みサブフィールドあるいは選択的な消去サブフィールドの少なくともどちらか一方であることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項１６】
複数の走査電極を含むプラズマディスプレイパネルを駆動するための駆動装置において、
前記走査電極を駆動するための走査駆動部と、
前記走査駆動部を制御して、複数のサブフィールドのうち少なくともいずれかのサブフィールドのアドレス期間中に前記走査電極に印加される走査パルスの幅を第１の臨界時間以下とする走査パルス制御部と、
を含むことを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項１７】
複数のサブフィールドがリセット期間、アドレス期間及び維持期間に分けられて各期間中に所定の駆動パルスが印加されて画像が表示されるプラズマディスプレイパネルにおいて、
前記複数のサブフィールドのうち少なくともいずれかのサブフィールドの前記アドレス期間中に走査電極に印加される走査パルスの幅を第１の臨界時間以下とすることを特徴とするプラズマディスプレイパネル。
【請求項１８】
複数の走査電極と、
前記走査電極に印加される走査パルスの幅を複数のサブフィールドのうち少なくともいずれかのサブフィールドのアドレス期間中に第１の臨界時間以下とする制御手段と、を含むことを特徴とするプラズマディスプレイ装置。
【請求項１９】
パネルに形成されている多数の走査電極に駆動パルスを印加する駆動部を含むプラズマディスプレイ装置において、
前記駆動部は、複数のサブフィールドのうち少なくともいずれかのサブフィールドのアドレス期間中に前記走査電極に印加される走査パルスの幅を第１の臨界時間以下とすることを特徴とするプラズマディスプレイ装置。
【請求項２０】
複数のサブフィールドがリセット期間、アドレス期間及び維持期間に分けられて駆動されるプラズマディスプレイ装置の駆動方法において、
前記複数のサブフィールドのうち少なくともいずれかのサブフィールドの前記アドレス期間中に走査電極に印加される走査パルスの幅を第１の臨界時間以下とすることを特徴とするプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に係り、さらに詳しくは、アドレス期間中に走査電極に印加される走査パルスの幅を調節するプラズマディスプレイパネル、プラズマディスプレイ装置、プラズマディスプレイパネルの駆動装置及びその装置の駆動方法に関する。
【背景技術】
【０００２】
一般に、プラズマディスプレイパネルは、前面パネルと背面パネルとの間に形成された隔壁が１つの単位セルをなしており、各セル内にはネオン（Ｎｅ）、ヘリウム（Ｈｅ）またはネオン及びヘリウムの混合気体（Ｎｅ＋Ｈｅ）などの主放電気体と少量のキセノンを含む不活性ガスが充填されている。高周波電圧により放電が発生すると、不活性ガスは真空紫外線(Vacuum Ultraviolet rays)を発生させ、隔壁間に形成された蛍光体を発光させて画像を表現する。このようなプラズマディスプレイパネルは、薄くて軽い構成を採用できるので、次世代表示装置として脚光を浴びている。
【０００３】
図１は、一般的なプラズマディスプレイパネルの構造を示す図である。
【０００４】
図１に示すように、プラズマディスプレイパネルは、画像が表示される表示面としての前面ガラス１０１に走査電極１０２と維持電極１０３が対をなして形成された複数の維持電極対が配列されている前面パネル１００と、背面を形成する背面ガラス１１１上に前記複数の維持電極対と交差する複数のアドレス電極１１３が配列されている背面パネル１１０とが、所定の間隔をあけて結合されてなる。
【０００５】
前面パネル１００は、１つの放電セルで相互放電を起こし且つセルの発光を維持するための走査電極１０２及び維持電極１０３、すなわち透明なＩＴＯ物質よりなる透明電極ａと金属材質よりなるバス電極ｂによって構成される走査電極１０２及び維持電極１０３の対を備える。走査電極１０２及び維持電極１０３は、放電電流を制限し、電極対間を絶縁させる１以上の上部誘電体層１０４によって覆わられる。さらに、上部誘電体層１０４上には、放電条件を容易にするために酸化マグネシウム（ＭｇＯ）を蒸着した保護層１０５が形成される。
【０００６】
背面パネル１１０には、複数の放電空間、すなわち放電セルを形成させるためのストライプ状(stripe type)またはウェル状(well type)の隔壁１１２が平行に配列される。また、アドレス放電を行い真空紫外線を発生させる多数のアドレス電極１１３が隔壁１１２に対して平行に配置される。背面パネル１１０の上面にはアドレス放電時に画像を表示するための可視光線を放出するＲ，Ｇ，Ｂ蛍光体１１４が塗布される。アドレス電極１１３と蛍光体１１４の間にはアドレス電極１１３を保護するための下部誘電体層１１５が形成される。
【０００７】
このようなプラズマディスプレイパネルにおける画像階調を具現する方法を説明すると、図２のようになる。
【０００８】
図２は、従来のプラズマディスプレイパネルの画像階調を具現する方法を示す図である。
【０００９】
図２に示すように、従来のプラズマディスプレイパネルの画像階調(Gray Level)の表現方法では、１フレームを発光回数の異なる多くのサブフィールドに分け、さらに各サブフィールドは全セルを初期化させるためのリセット期間ＲＰＤと、放電するセルを選択するためのアドレス期間ＡＰＤと、放電回数によって階調を具現する維持期間ＳＰＤとに分ける。、例えば、２５６階調で画像を表示しようとする場合、１/６０秒にあたるフレーム期間１６．６７ｍsは、図２のように８つのサブフィールドＳＦ１〜ＳＦ８に分けられ、さらに８つのサブフィールドＳＦ１〜ＳＦ８のそれぞれは、リセット期間、アドレス期間及び維持期間に分けられる。
【００１０】
各サブフィールドのリセット期間及びアドレス期間は各サブフィールド毎に同じである。放電するセルを選択するためのアドレス放電は、アドレス電極と走査電極である透明電極間の電圧差によって起こる。維持期間は、各サブフィールドにおいて２ｎ（ただし、ｎ＝０，１，２，３，４，５，６，７）の割合で増加する。このように各サブフィールドで維持期間が変わるようになるので各サブフィールドの維持期間、すなわち維持放電回数を調節することで画像の階調を表現するようになる。
【００１１】
このようなプラズマディスプレイパネルの画像階調の具現方法は、アドレス放電によって選択される放電セルの発光有無によって選択的な書き込み(Selective writiｎg)方式と選択的な消去(Selective erasing)方式とに大別される。
【００１２】
選択的な書き込み方式は、リセット期間に全画面を消灯させた後、アドレス期間に選択された放電セルを点灯させる。維持期間には、アドレス放電によって選択された放電セルの放電を維持させることで画像を表示する。
【００１３】
このような選択的な書き込み方式では、走査パルス(Scan pulse)の幅を比較的長く設定して放電セル内に十分な壁電荷が形成されるようにする。しかし、走査パルスの幅を長く設定すると、アドレス期間が長くなり、輝度に寄与する維持期間が相対的に短くなるという問題点がある。
【００１４】
選択的な消去方式では、リセット期間に全画面を書き込み放電させて全画面を点灯させた後、アドレス期間に選択された放電セルを消灯させる。次いで、維持期間には、アドレス放電によって選択されない放電セルのみを維持放電させることで画像を表示する。
【００１５】
このような選択的な消去方式では、走査パルスの幅を比較的短く設定して放電セル内における消去放電を起こす。すなわち、選択的な消去方式では、短い幅を有する走査パルスを印加することでアドレス期間を短く設定でき、これにより輝度に寄与する維持期間に比較的多くの時間を割り当てることができる。しかし、選択的な消去方式は、非表示期間であるリセット期間中に全画面が点灯するので、コントラストが低いという欠点がある。
【００１６】
このような選択的な書き込み及び選択的な消去方式の欠点を解消するために、選択的な書き込み及び選択的な消去方式を組み合わせた方法が提案された。
【００１７】
図３は、１フレームに選択的な書き込み及び選択的な消去方式のサブフィールドが両方とも含まれている従来の他の実施例に係るプラズマディスプレイパネルの１フレームを示す図である。
【００１８】
図３に示すように、１フレームは少なくとも１以上のサブフィールドを含む選択的な書き込みサブフィールドＷＳＦと、少なくとも１以上のサブフィールドを含む選択的な消去サブフィールドＥＳＦと、を含む。
【００１９】
選択的な書き込みサブフィールドＷＳＦは、ｍ（ただし、ｍは０より大きい正の整数）個のサブフィールドＳＦ１〜ＳＦｍを含む。ｍ番目のサブフィールドＳＦｍを除いた第１〜第ｍ−１のサブフィールドＳＦ１〜ＳＦｍ−１のそれぞれは、全画面のセルに所定量の壁電荷を一様に形成するためのリセット期間と、書き込み放電を用いてオンセル(on-cell)を選択する選択的な書き込みアドレス期間（以下、「書き込みアドレス期間」という）と、選択されたオンセルに対して維持放電を起こす維持期間と、維持放電後にセル内の壁電荷を消去するための消去期間と、に分けられる。
【００２０】
選択的な書き込みサブフィールドＷＳＦの最後のサブフィールドである第ｍのサブフィールドＳＦｍは、リセット期間、書き込みアドレス期間及び維持期間に分けられる。選択的な書き込みサブフィールドＷＳＦの各サブフィールドＳＦ１〜ＳＦｍにおいて、リセット期間、書き込みアドレス期間及び消去期間は同一である一方、維持期間は予め設定された輝度加重値の大小に応じて同じか異なるように設定される。
【００２１】
選択的な消去サブフィールドＥＳＦはｎ−ｍ（ただし、ｎはｍより大きい正の整数）個のサブフィールドＳＦｍ+１〜ＳＦｎを含む。第ｍ＋１〜第ｎのサブフィールドＳＦｍ+１〜ＳＦｎのそれぞれは、消去放電を用いてオフセル(off-cell)を選択するための選択的な消去アドレス期間（以下、「消去アドレス期間」という）と、オンセルに対して維持放電を起こすための維持期間と、に分けられる。選択的な消去サブフィールドＥＳＦのサブフィールドＳＦｍ+１〜ＳＦｎにおいて、消去アドレス期間は同一に設定される一方、維持期間は輝度相対比に応じて同じか異なるように設定される。
【００２２】
このような図３に示す駆動方法によれば、ｍ個のサブフィールドを選択的な書き込み方式で駆動し、ｎ−ｍ個のサブフィールドを選択的な消去方式で駆動することにより、アドレス期間を短く設定すると共にコントラストを向上させることができる。言い換えれば、１フレームが短い走査パルスを有する選択的な消去サブフィールドを含むことにより、十分な維持期間を確保することができる。また、１フレームがリセット期間を含まない選択的な消去サブフィールドを含むことにより、コントラストを向上させることができる。
【００２３】
このようなプラズマディスプレイパネルの駆動方法による駆動波形を選択的な書き込み方式を例にとって説明すると、図４のようになる。
【００２４】
図４は、従来のプラズマディスプレイパネルの駆動方法による駆動波形の一例を示す図である。
【００２５】
図４に示すように、プラズマディスプレイパネルは全セルを初期化するためのリセット期間、放電するセルを選択するためのアドレス期間、選択されたセルの放電を維持するための維持期間、及び放電されたセル内の壁電荷を消去するための消去期間に分けられて駆動される。
【００２６】
リセット期間において、セットアップ期間には、すべての走査電極に立上りランプ波形Ｒａｍｐ−ｕｐが同時に印加される。この立上りランプ波形によって全画面の放電セル内では微弱な暗放電(Drak Discharge)が起こる。このセットアップ放電によってアドレス電極と維持電極上には正の壁電荷が蓄積され、走査電極上には負の壁電荷が蓄積される。
【００２７】
セットダウン期間では、立上りランプ波形が供給された後、立上りランプ波形のピーク電圧よりも低い正の電圧から下がりはじめグランドＧＮＤレベル電圧以下の特定電圧レベルまで下がる立下りランプ波形Ｒａｍｐ−ｄｏｗｎが、セル内で微弱な消去放電を起こすことにより、走査電極に形成された余剰壁電荷を充分に消去させる。このセットダウン放電により、安定したアドレス放電を生じるに足る壁電荷がセル内に均一に残留する。
【００２８】
アドレス期間では、負の走査パルスが走査電極に順次に印加されると共に、走査パルスに同期してアドレス電極に正のデータパルスが印加される。この走査パルスとデータパルスの電圧差とリセット期間に生成された壁電圧とが加えられることにより、データパルスが印加される放電セル内ではアドレス放電が発生する。アドレス放電によって選択されたセル内には、維持電圧Ｖｓの印加時に放電が発生するに足る壁電荷が形成される。維持電極には、セットダウン期間とアドレス期間中に、走査電極との電圧差を減らして走査電極との間で生じる誤放電を抑えるために、正の電圧Ｖｚが供給される。
【００２９】
維持期間では、走査電極と維持電極に維持パルスｓｕｓが交互に印加される。アドレス放電によって選択されたセルでは、セル内の壁電圧と維持パルスが加えられることにより、各維持パルスが加えられる度に走査電極と維持電極との間で維持放電、すなわち表示放電が起こる。
【００３０】
維持放電が完了後、消去期間では、短パルス幅と小電圧レベルを有する消去ランプ波形Ｒａｍｐ−ｅｒｓの電圧が維持電極に供給され、全画面のセル内に残留している壁電荷を消去する。
【００３１】
このような駆動波形により駆動されるプラズマディスプレイパネルは、すべてのフレームの全サブフィールドにおいて、アドレス期間中に走査電極に印加される走査パルスＶｓcの幅が同一である。このような従来の走査パルスの幅を説明すると、図５のようになる。
【００３２】
図５は、従来のプラズマディスプレイパネルの駆動方法において、アドレス期間中に印加される走査パルスの幅を説明するための図である。
【００３３】
図５に示すように、従来のプラズマディスプレイパネルの駆動方法では、アドレス期間中に印加される走査パルスの幅は、全サブフィールドにおいて同一に設定される。換言すると、相対的に加重値が低くて低階調(Low Gray Level)を具現するサブフィールドと、相対的に加重値が高くて高階調(High Gray Level)を具現するサブフィールドとにおいて、走査パルスの幅はいずれも同一である。
【００３４】
ここで、前記アドレス期間中に走査電極に印加される走査パルスの幅は、放電セル内における壁電荷の生成に影響を及ぼす主要な要因の一つである。つまり、セットダウンパルスの先端から走査基準電圧に逆に下がる走査パルスＶｓcの幅が長ければ長いほど、アドレス放電が持続する時間が増加し、これにより放電セル内で生成される壁電荷の量も増加する。
【００３５】
しかし、従来では、加重値の大小とは無関係に全サブフィールドにおける走査パルスの幅をいずれも同一に設定することから、初期サブフィールド、すなわち加重値が相対的に低いサブフィールドにおけるアドレス放電が不安定になる可能性が大である。このため、アドレス放電の遅延現象であるジッタ(Jitter)が悪化するとという不具合がある。
【００３６】
また、前記の如き相対的に加重値が低くて低階調を具現するサブフィールドでは、高階調を具現するサブフィールドに比べて、アドレス放電が不安定になり、しかも維持パルスの数が少ない。それゆえ、不安定なアドレス放電によって放電セル内に蓄積される壁電荷の量が維持放電を生じるに足りないので、維持放電が不安定になる可能性がある。このような維持放電の特性を考慮に入れ、アドレス期間で安定したアドレス放電を発生させることで、放電セル内における壁電荷の分布を維持放電に有利になるように設定しなければならない。しかし、従来では、加重値の大小とは無関係に全サブフィールドにおける走査パルスの幅をいずれも同一に設定することから、アドレス放電が不安定になる可能性が大の初期サブフィールド、すなわち加重値が相対的に低いサブフィールドでは、アドレス放電以降の放電セル内における壁電荷の分布が不足している。このため、その後に生じる維持放電が不安定になるか、もしくは維持放電が発生しないなどの問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００３７】
本発明は、上記事情に鑑みなされたもので、その目的は、アドレス期間に印加される走査パルスの幅を調節することでアドレス放電を安定させることができるプラズマディスプレイパネル、プラズマディスプレイ装置、プラズマディスプレイパネルの駆動装置及びその装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００３８】
本発明に係るプラズマディスプレイ装置は、多数の走査電極を含むプラズマディスプレイパネルと、前記走査電極を駆動するための走査駆動部と、前記走査駆動部を制御して、複数のサブフィールドのうち少なくともいずれかのサブフィールドのアドレス期間中に前記走査電極に印加される走査パルスの幅を第１の臨界時間以下とする走査パルス制御部と、を含むことを特徴とする。
【００３９】
前記第１の臨界時間は、１．１μｓであることを特徴とする。
【００４０】
前記走査パルス制御部は、前記複数のサブフィールドのうちアドレス期間中に前記走査電極に印加される走査パルスの幅を第１の臨界時間以下とするサブフィールドを除く残りのサブフィールドのうち少なくともいずれかのサブフィールドのアドレス期間中に前記走査電極に印加される走査パルスの幅を第２の臨界時間以上とすることを特徴とする。
【００４１】
前記第２の臨界時間は、前記第１の臨界時間の略２倍となることを特徴とする。
【００４２】
前記第２の臨界時間は、２．０μｓであることを特徴とする。
【００４３】
前記アドレス期間中に前記走査電極に第２の臨界時間以上の幅を有する走査パルスが印加されるサブフィールドは、加重値を基準に加重値が最低となるサブフィールドから所定数のサブフィールドまでとなることを特徴とする。
【００４４】
前記アドレス期間中に前記走査電極に第２の臨界時間以上の幅を有する走査パルスが印加されるサブフィールドは、加重値を基準に加重値が最低となるサブフィールドから３番目のサブフィールドまでとなることを特徴とする。
【００４５】
前記アドレス期間中に前記走査電極に印加される走査パルスの幅を第２の臨界時間以上とするサブフィールドは複数であり、前記走査パルス制御部は、複数のサブフィールドのうちいずれかのサブフィールドの前記アドレス期間中に前記走査電極に印加される走査パルスの幅を他のサブフィールドとは異ならせることを特徴とする。
【００４６】
前記アドレス期間中に前記走査電極に印加される走査パルスの幅を第２の臨界時間以上とするサブフィールドは複数であり、前記走査パルス制御部は、複数のサブフィールドにおける前記アドレス期間中に前記走査電極に印加される走査パルスの幅をサブフィールドごとに異ならせることを特徴とする。
【００４７】
前記アドレス期間中に前記走査電極に印加される走査パルスの幅がサブフィールドごとに異なる複数のサブフィールドにおいては、前記走査パルス制御部は、加重値が下がるほど前記アドレス期間中に前記走査電極に印加される走査パルスの幅を長くすることを特徴とする。
【００４８】
前記複数のサブフィールドのうちアドレス期間中に前記走査電極に印加される走査パルスの幅を第２の臨界時間以上とするサブフィールドは、臨界数以下の維持パルスを用いるサブフィールドであることを特徴とする。
【００４９】
前記臨界数は、１フレームに用いられる維持パルスの総数に対して５０％以下であることを特徴とする。
【００５０】
前記臨界数は、１フレームに用いられる維持パルスの総数に対して３０％以下であることを特徴とする。
【００５１】
前記アドレス期間中に前記走査電極に印加される走査パルスの幅を第１の臨界時間以下とするサブフィールドは、選択的な書き込みサブフィールドあるいは選択的な消去サブフィールドの少なくともどちらか一方であることを特徴とする。
【００５２】
前記アドレス期間中に前記走査電極に印加される走査パルスの幅を第２の臨界時間以上とするサブフィールドは、選択的な書き込みサブフィールドあるいは選択的な消去サブフィールドの少なくともどちらか一方であることを特徴とする。
【００５３】
本発明に係る他のプラズマディスプレイ装置は、複数の走査電極と、前記走査電極に印加される走査パルスの幅を複数のサブフィールドのうち少なくともいずれかのサブフィールドのアドレス期間中に第１の臨界時間以下とする制御手段と、を含むことを特徴とする。
【００５４】
本発明に係るまた他のプラズマディスプレイ装置は、パネルに形成されている多数の走査電極に駆動パルスを印加する駆動部を含み、前記駆動部は、複数のサブフィールドのうち少なくともいずれかのサブフィールドのアドレス期間中に前記走査電極に印加される走査パルスの幅を第１の臨界時間以下とすることを特徴とする。
【００５５】
本発明に係るプラズマディスプレイ装置の駆動方法は、複数のサブフィールドがリセット期間、アドレス期間及び維持期間に分けられ、前記複数のサブフィールドのうち少なくともいずれかのサブフィールドの前記アドレス期間中に走査電極に印加される走査パルスの幅を第１の臨界時間以下とすることを特徴とする。
【発明の効果】
【００５６】
本発明は、アドレス期間に印加される走査パルス幅を調節することにより、特に、拘束駆動時に発生する低階調サブフィールドにおける不完全な放電を安定させることができる。
【発明を実施するための最良の形態】
【００５７】
以下、本発明の実施例を添付図を参照して詳しく説明する。
【００５８】
図６は、本発明のプラズマディスプレイ装置を説明するための図である。
【００５９】
図６に示すように、本発明のプラズマディスプレイ装置は、リセット期間、アドレス期間及び維持期間にアドレス電極Ｘ１〜Ｘｍ、走査電極Ｙ１〜Ｙｎ及び維持電極Ｚに駆動パルスが印加される少なくとも１以上のサブフィールドの組み合わせによりフレームよりなる画像を表現するプラズマディスプレイパネル１００と、プラズマディスプレイパネル１００の背面パネル（図示せず）に形成されたアドレス電極Ｘ１〜Ｘｍにデータを供給するためのデータ駆動部１２２と、走査電極Ｙ１〜Ｙｎを駆動するための走査駆動部１２３と、共通電極である維持電極Ｚを駆動するための維持駆動部１２４と、プラズマディスプレイパネル１００の駆動時に走査駆動部１２３を制御するための走査パルス制御部１２１と、それぞれの駆動部１２２，１２３，１２４に必要な駆動電圧を供給するための駆動電圧発生部１２５と、を含む。
【００６０】
このような本発明のプラズマディスプレイ装置は、リセット期間、アドレス期間及び維持期間にアドレス電極、走査電極及び維持電極に駆動パルスが印加される少なくとも１以上のサブフィールドの組み合わせによりフレームよりなる画像を表現し、このようなフレームの１サブフィールドのアドレス期間中に走査電極に印加される走査パルスの幅を第１の臨界時間以下とする。この第１の臨界時間は、好ましくは、１．１μｓである。このように第１の臨界時間を１．１μｓに設定した理由を、下記のように説明する。
【００６１】
前記プラズマディスプレイパネル１００は、前面パネル（図示せず）と背面パネル（図示せず）が所定の間隔をあけて結合されてなる。前面パネルには多数の電極、例えば走査電極Ｙ１〜Ｙｎ及び維持電極Ｚが対をなして配設され、背面パネルには走査電極Ｙ１〜Ｙｎ及び維持電極Ｚと交差するアドレス電極Ｘ１〜Ｘｍが配設される。
【００６２】
データ駆動部１２２には、図示しない逆γ補正回路、誤差拡散回路などによって逆γ補正及び誤差拡散された後、サブフィールドマッピング回路により各サブフィールドにマッピングされたデータが供給される。このようなデータ駆動部１２２は、タイミング制御部（図示せず）からのデータタイミング制御信号ＣＴＲＸに応答してデータをサンプリングしてラッチした後、そのデータをアドレス電極Ｘ１〜Ｘｍに供給する。
【００６３】
走査駆動部１２３は、走査パルス制御部１２１の制御下でリセット期間中に立上りランプ波形Ｒａｍｐ−ｕｐと立下りランプ波形Ｒａｍｐ−ｄｏｗｎを走査電極Ｙ１〜Ｙｎに供給する。また、走査駆動部１２３は、走査パルス制御部１２１の制御下でアドレス期間中に走査電圧−Ｖｙの走査パルスＳｐを走査電極Ｙ１〜Ｙｎに順次に供給し、維持期間中には維持パルスｓｕｓを走査電極Ｙ１〜Ｙｎに供給する。好ましくは、フレームの１サブフィールドにおいては、アドレス期間中に走査電極Ｙ１〜Ｙｎに供給される走査パルスの幅を１．１μｓ以下とし、また、加重値が相対的に低くて低階調を具現するサブフィールドにおいては、アドレス期間中に走査電極Ｙ１〜Ｙｎに供給される走査パルスの幅を他のサブフィールドよりも略２倍以上、即ち第２の臨界時間以上とする。
【００６４】
前述の如く走査パルスの幅を１．１μｓ以下に設定した理由は、高画質、例えばＨＤ(High Defiｎitioｎ)級の画質を具現するためにＸＧＡ(Extended Graphic Array)級のパネルを具現する場合、ＸＧＡ級のパネルのほうがＶＧＡ(Video Graphic Array)級のパネルに比べて放電セルの数が格段に多いからである。すなわち、相対的に多くの放電セルを限定されたアドレス期間中にいずれもアドレスするために走査パルスの幅を１．１μｓ以下に設定するのである。ここで、前記走査パルスの幅が１．１μｓを超えると、全体アドレス期間が長くなり、これにより維持期間が短くなって、その結果、維持期間に印加される維持パルスの数が減少してしまう。これは、プラズマディスプレイパネルの絶対輝度の減少につながる。この理由から、走査パルスの幅を１．１μｓ以下に設定する。
【００６５】
また、加重値が相対的に低くて低階調を具現するサブフィールドにおける、アドレス期間中に走査電極に印加される走査パルスの幅を他のサブフィールドよりも略２倍以上に設定する理由は、次のとおりである。加重値の低い低階調のサブフィールドでは、加重値の高いサブフィールドに比べてアドレス放電が不安定になる可能性が大である。このため、アドレス期間中に走査電極に印加される走査パルスの幅が短すぎると、アドレス放電が不安定になり、アドレスジッタ(Jitter)が悪化し、以降の維持放電が不安定になる。よって、加重値の低い低階調のサブフィールドにおけるアドレス期間中に印加される走査パルスの幅を相対的に長くすることにより、加重値の低い低階調のサブフィールドにおけるアドレス放電を安定させる。
【００６６】
また、加重値の低いサブフィールドにおける走査パルスの幅を第２の臨界時間以上に設定した理由は、次のとおりである。加重値が相対的に低くて低階調を具現するサブフィールドでは、高階調を具現する他のサブフィールドに比べて維持パルスの数が少ない。このため、放電セル内に蓄積される壁電荷の量が減少し、維持放電が不安定になる可能性がある。よって、走査パルスの幅を他のサブフィールドのそれよりも長くすることにより、アドレス期間で安定したアドレス放電を行い、放電セル内における壁電荷の分布が維持放電に有利になるようにする。
【００６７】
ここで、低階調とは、プラズマディスプレイパネル１００を多数のサブフィールドに分けて駆動するとき、各サブフィールドごとに輝度加重値をもって階調を表現し、この場合、相対的に低い輝度加重値を有するサブフィールドにおける階調値を意味する。
【００６８】
維持駆動部１２４は、タイミング制御部（図示せず）の制御下で、立下りランプ波形Ｒａｍｐ−ｄｏｗｎが発生する期間とアドレス期間中に維持電圧Ｖｓのバイアス電圧を維持電極Ｚに供給し、維持期間中に走査駆動部１２３と交互に動作して維持パルスｓｕｓを維持電極Ｚに供給する。
【００６９】
走査パルス制御部１２１は、リセット期間、アドレス期間、維持期間で走査駆動部１２３の動作タイミングと同期化を制御するためのタイミング制御信号ＣＴＲＹを発生し、そのタイミング制御信号ＣＴＲＹを走査駆動部１２３に供給することで走査駆動部１２３を制御する。特に、走査パルス制御部１２１は、複数のサブフィールドのうち少なくともいずれかのサブフィールドにおけるアドレス期間中に走査電極に印加される走査パルスの幅を１．１μｓ以下に設定し、走査パルスの幅が１．１μｓ以下に設定されない残りのサブフィールド、すなわち相対的に加重値が低くて低階調を表示するサブフィールドにおけるアドレス期間中に走査電極に印加される走査パルスの幅を、他のサブフィールドのそれよりも長くするために制御する制御信号を走査駆動部１２３に供給する。すなわち、走査パルス制御部１２１は、低階調を具現するサブフィールドのアドレス期間中に走査電極に印加される走査パルスの幅を他のサブフィールドのそれよりも長くするために制御する制御信号を走査駆動部１２３に供給する。
【００７０】
一方、前記データ制御信号ＣＴＲＸには、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、エネルギー回収回路と駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号が含まれる。走査制御信号ＣＴＲＹには、走査駆動部１２３内のエネルギー回収回路と駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号が含まれる。維持制御信号ＣＴＲＺには、維持駆動部１２４内のエネルギー回収回路と駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号が含まれる。
【００７１】
駆動電圧発生部１２５は、セットアップ電圧Ｖｓｅｔｕｐ、走査共通電圧Ｖｓcａｎ−ｃｏｍ、走査電圧−Ｖｙ、維持電圧Ｖｓ、データ電圧Ｖｄなどを発生する。このような駆動電圧は放電ガスの組成や放電セル構造によって変わることができる。
【００７２】
このような本発明のプラズマディスプレイ装置によって行われる駆動方法の一実施例を説明すると、図７のようになる。
【００７３】
図７は、本発明のプラズマディスプレイパネルの駆動方法の一実施例を説明するための図である。
【００７４】
図７に示すように、リセット期間、アドレス期間及び維持期間にアドレス電極、走査電極及び維持電極に駆動パルスが印加される少なくとも１以上のサブフィールドの組み合わせによりフレームよりなる画像を表現する本発明のプラズマディスプレイパネルの駆動方法では、フレームの１サブフィールドのアドレス期間中に走査電極に印加される走査パルスの幅を第１の臨界時間以下とする。
【００７５】
例えば、図７の如く、第１のサブフィールドにおけるアドレス期間中に走査電極に印加される走査パルスの幅はＷ１であり、以降の他のサブフィールド、すなわち第２のサブフィールドから第ｎのサブフィールドまでにおいて走査電極に印加される走査パルスの幅がＷ２であれば、好ましくは、前記第１の臨界時間は１．１μｓであり、これによりＷ２は１．１μｓ以下となる。図７においては、第１のサブフィールドを除く残りのサブフィールドにおけるアドレス期間中に走査電極に印加される走査パルスの幅を、１．１μｓ以下とする。
【００７６】
このようにフレームの１サブフィールドにおけるアドレス期間中に走査電極に印加される走査パルスの幅を１．１μｓ以下に設定する理由は、図６における説明と同様であるので、その説明を省略する。
【００７７】
このとき、フレームのサブフィールドのうち、アドレス期間中に走査電極に印加される走査パルスの幅が第１の臨界時間以下に設定されるサブフィールドを除く残りのサブフィールドのうち少なくともいずれかのサブフィールドにおいては、アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上とする。例えば、図７の如く、第１のサブフィールドにおいては、アドレス期間中に走査電極に印加される走査パルスの幅Ｗ１を第１の臨界時間以下に設定せず、アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上とする。ここで、好ましくは、前記第２の臨界時間は第１の臨界時間の約２倍となる。さらに好ましくは、第２の臨界時間は２．０μｓである。
【００７８】
このように、フレームのサブフィールドのうち、アドレス期間中に走査電極に印加される走査パルスの幅を第１の臨界時間以下にせずに第２の臨界時間以上とするサブフィールドは、好ましくは、加重値が相対的に低くて低階調を具現するサブフィールドである。
【００７９】
一方、図６から明らかなように、走査パルスの幅を１．１μｓ以下とする理由は、高画質、例えば、ＨＤ級の画質を具現するＸＧＡ級のパネルを効率よくアドレスするためである。この場合、高画質を具現するためには限定されたアドレス期間内に所定の放電セルをいずれもアドレスする必要があるからである。また、本発明の図７から明らかなように、フレームのサブフィールドのうち１サブフィールド、好ましくは加重値の低いサブフィールドのアドレス期間中に走査電極に印加される走査パルスの幅を第１の臨界時間以下にせずに、第２の臨界時間以上とすることにより、加重値の低いサブフィールドにおけるアドレス放電を安定させる。
【００８０】
すなわち、上記の如く加重値が相対的に低くて低階調を具現するサブフィールドでは、 他のサブフィールド、すなわち加重値が相対的に高くて高階調を具現するサブフィールドに比べてアドレス放電が不安定になる可能性が大である。このため、加重値の低いサブフィールドにおけるアドレス期間中に走査電極に印加される走査パルスの幅を、第２の臨界時間以上に設定してアドレス放電を安定させる。その結果、アドレスジッタが改善され、以降の維持期間における維持放電が安定化される。
以上より、図７に示す駆動方法によれば、高画質を具現するパネルを所定時間内に確実にアドレス可能とすると共に、アドレスジッタを改善して維持放電を安定化させることが可能となる。
【００８１】
図７においては、アドレス期間中に走査電極に印加される走査パルスの幅を第１の臨界時間以下にせずに第２の臨界時間以上とするサブフィールドの数が１つの場合にのみについて説明したが、これとは異なり、アドレス期間中に走査電極に印加される走査パルスの幅を第１の臨界時間以下にせずに第２の臨界時間以上とするサブフィールドの数を複数にすることも可能である。このような駆動方法を説明すると、図８Ａ〜図８Ｂのようになる。
【００８２】
図８Ａ〜図８Ｂは、複数のサブフィールドにおいて、アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上とする駆動方法を説明するための図である。
【００８３】
先ず、図８Ａを参照すると、フレームのサブフィールドのうちアドレス期間中に前記走査電極に印加される走査パルスの幅を第２の臨界時間以上に設定するサブフィールドの数は、少なくとも１以上である。例えば、図８Ａの如く総数３つのサブフィールド（図８Ａにおいて破線で囲む部分Ａで示す）における走査パルスの幅を、図８Ｂ（ａ）に示すように第２の臨界時間以上（Ｗ１）に設定する。残りのサブフィールドにおけるアドレス期間中に走査電極に印加される走査パルスの幅を、図８Ｂ（ｂ）に示すように第１の臨界時間以下（Ｗ２）に設定する。
【００８４】
このように、フレームのサブフィールドのうち、アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上に設定するサブフィールドは、加重値の大小順に従い、加重値が最低となるサブフィールドから所定数のサブフィールドまでとなることが望ましい。すなわち、図８Ａのように、加重値の大小順に従い、第１のサブフィールドから第８サブフィールドまでのサブフィールドを含むフレームの場合、加重値が最低となる第１のサブフィールドから第３のサブフィールドまでのアドレス期間中に走査電極に印加される走査パルスの幅を、第２の臨界時間以上に設定する。このように加重値の大小順に従い、加重値の低い所定数のサブフィールドにおける走査パルスの幅を第２の臨界時間以上に設定する理由も、加重値の低いサブフィールドにおけるアドレス放電を安定させるためである。
【００８５】
また、図８Ａにおいては、フレームのサブフィールドのうち、アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上に設定するサブフィールドを、加重値の大小順に従い、加重値が最低となるサブフィールドから３番目のサブフィールドまでにしたことが説明されている。このように第２の臨界時間以上の走査パルス幅を有するパルスが印加されるサブフィールドを第１のサブフィールドから第３のサブフィールドまでにした理由は、前記第１のサブフィールド〜第３のサブフィールドが相対的に加重値が低くて低階調を具現するサブフィールドであるからである。このようにアドレス期間に印加される走査パルスの幅を第２の臨界時間以上に設定するサブフィールドを領域Ａで表示した。
【００８６】
図８Ｂを参照すると、図８Ａの領域Ａにおけるサブフィールドのうち第１のサブフィールドのアドレス期間中に走査電極に印加される走査パルスの幅を（ａ）のようにＷ１であれば、領域Ａにおける第１のサブフィールドを除く残りのサブフィールドのアドレス期間中に走査電極に印加される走査パルスの幅を（ｂ）のようにＷ２とする。ここで、Ｗ１＞Ｗ２の関係が成立する。
【００８７】
以上説明したように、アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上に設定するサブフィールドにおいては、全サブフィールドにおける走査パルスの幅を同一に設定した。しかし、これとは異なり、いずれか１つのサブフィールドの走査パルスの幅を他のサブフィールドのそれと異ならせることもでき、このような駆動方法を説明すると、図９Ａ〜図９Ｂのようになる。
【００８８】
図９Ａ〜図９Ｂは、アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上とするサブフィールド間の走査パルスの幅の関係を説明するための図である。
【００８９】
先ず、図９（ａ）を参照すると、アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上とするサブフィールドが複数ある場合、すなわち図８Ａの如く第１，２，３のサブフィールドにおけるアドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上に設定する場合、この第１，２，３のサブフィールドのうち加重値が最低となる第１のサブフィールドにおける走査パルスの幅を最大にし、２番目に低い加重値を有する第２のサブフィールドにおける走査パルスの幅を２番目にし、３番目に低い、すなわち前記３つのフィールドのうち加重値が最高となる第３のフィールドにおける走査パルスの幅を最小にする。言い換えれば、走査パルスの幅を第２の臨界時間以上に設定する複数のサブフィールドにおいては、アドレス期間中に走査電極に印加される走査パルスの幅がサブフィールドごとに異なる。すなわち、Ｗ１＞Ｗ２＞Ｗ３の関係となる。同様に図９Ａにおいても、第１，２，３のサブフィールドを除く残りのサブフィールドにおいては、アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上に設定する。
【００９０】
このように、アドレス期間中に走査電極に印加される走査パルスの幅がサブフィールドごとに異なる複数のサブフィールドにおいては、加重値が下がるほどアドレス期間中に走査電極に印加される走査パルスの幅が長くなることが好ましい。すなわち、上記の如くＷ１が以降のＷ２及びＷ３よりも長い。
【００９１】
これとは異なり、走査パルスの幅を第２の臨界時間以上に設定するサブフィールドにおいて、少なくともいずれかのサブフィールドにおける走査パルスの幅を他のサブフィールドにおける走査パルスの幅と異ならせることもできる。
【００９２】
図９Ｂを参照すると、アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上に設定するサブフィールドが複数ある場合、すなわち図８Ａの如く第１，２，３のサブフィールドにおけるアドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上に設定する場合、この第１，２，３のサブフィールドのうち加重値が最低となる第１のサブフィールドにおける走査パルスの幅を他のサブフィールドよりも長くし、以降のサブフィールド、すなわち第２のサブフィールドと第３のサブフィールドにおける走査パルスの幅を第１のサブフィールドにおける走査パルスのそれよりも短い同一の幅とすることが可能である。すなわち、Ｗ１＞Ｗ２＝Ｗ３の関係となる。
【００９３】
また、このように走査パルスの幅を第２の臨界時間以上に設定するサブフィールドは、維持期間における維持パルスの数の観点から決定できる。換言すれば、維持パルスの数が少ないサブフィールドは、加重値が低くて低階調を具現するサブフィールドであり、維持パルスの数が多いサブフィールドは、加重値が高くて高階調を具現するサブフィールドである。このようにサブフィールドの加重値が維持パルスの数を基準に決定されることから、
アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上に設定するサブフィールドを選択する基準を、維持パルスの数に置き、設定した維持パルスの数よりも少ない維持パルスを有するサブフィールドにおける走査パルスの幅を、第２の臨界時間以上とする。
【００９４】
このような臨界数は、好ましくは、１フレームに用いられる維持パルスの総数に対して５０％以下である。さらに好ましくは、１フレームに用いられる維持パルスの総数に対して３０％以下である。
【００９５】
例えば、１フレームで総１０００個の維持パルスを用いる場合に１フレームで使われた維持パルスの総数に対して３０％以下、すなわち３００個以下の維持パルスを用いるサブフィールドを選択し、選択したサブフィールドにおけるアドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上とする。
【００９６】
以上のような本発明の駆動方法は、選択的な書き込み(Selective writiｎg)方式と選択的な消去(Selective erasiｎg)方式に両方とも適用可能である。なお、１フレームに選択的な書き込み方式のサブフィールドと選択的な消去方式のサブフィールドが両方とも含まれている場合にも本発明の駆動方法が適用できる。
【００９７】
このような駆動方法を説明すると、図１０Ａ〜図１０Ｂのようになる。
【００９８】
図１０Ａ〜図１０Ｂは、１フレームに選択的な書き込み方式のサブフィールドと選択的な消去方式のサブフィールドが両方とも含まれている場合の駆動方法を説明するための図である。
【００９９】
先ず、図１０Ａを参照すると、１フレームに選択的な書き込みサブフィールドと選択的な消去サブフィールドが両方とも含まれていることが確認できる。例えば、図１０Ａの如く第１のサブフィールドは相対的に大きなリセットパルスを有する選択的な書き込みサブフィールドであり、以降の残りのサブフィールド、すなわち第２，３，４，５，６，７，８のサブフィールドは相対的に小さなリセットパルスを有する選択的な消去サブフィールドである。
【０１００】
このような場合にも、例えば、図１０Ａの如く、選択的な書き込みサブフィールドである第１のサブフィールドにおいては、領域Ｄの走査パルスの幅Ｗ１を第１の臨界時間以下で設定し、選択的な消去サブフィールドうちの１つである第８サブフィールドにおいては、領域Ｅの走査パルスの幅Ｗ２を第２の臨界時間以上に設定する。
【０１０１】
ここで、選択的な書き込みサブフィールドのリセットパルスの大きさが選択的な消去サブフィールドのそれよりも大きいとのことを考慮に入れると、好ましくは、選択的な書き込みサブフィールドにおける走査パルスの幅を第１の臨界時間以下にし、選択的な消去サブフィールドのうち加重値が相対的に低い少なくともいずれかのサブフィールドにおける走査パルスの幅を第２の臨界時間以上に設定する。
【図面の簡単な説明】
【０１０２】
【図１】一般的なプラズマディスプレイパネルの構造を示す図である。
【図２】従来のプラズマディスプレイパネルの画像階調を具現する方法を示す図である。
【図３】１フレームに選択的な書き込み方式及び選択的な消去方式のサブフィールドが含まれている従来の他の実施例に係るプラズマディスプレイパネルの１フレームを示す図である。
【図４】従来のプラズマディスプレイパネルの駆動方法による駆動波形の一例を示す図である。
【図５】従来のプラズマディスプレイパネルの駆動方法においてアドレス期間中に印加される走査パルスの幅を説明するための図である。
【図６】本発明のプラズマディスプレイ装置を説明するための図である。
【図７】本発明のプラズマディスプレイパネルの駆動方法の一実施例を説明するための図である。
【図８Ａ】複数のサブフィールドにおいて、アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上とする駆動方法を説明するための図である。
【図８Ｂ】図８Ａの領域Ｂを示す図（ａ）、領域Ｃを示す図（ｂ）である。
【図９】図９ａ〜図９ｂは、アドレス期間中に走査電極に印加される走査パルスの幅を第２の臨界時間以上とするサブフィールド間の走査パルスの幅の関係を説明するための図である。
【図１０Ａ】１フレームに選択的な書き込み方式のサブフィールドと選択的な消去方式のサブフィールドが両方とも含まれている場合の駆動方法を説明するための図である。
【図１０Ｂ】図１０Ａの領域Ｄを示す図（ａ）、領域Ｅを示す図（ｂ）である。
【図３】
2006235597.tif 000003
【図４】
2006235597.tif 000004
【図５】
2006235597.tif 000005
【図６】
2006235597.tif 000006
【図７】
2006235597.tif 000007
【図８Ａ】
2006235597.tif 000008
【図８Ｂ】
2006235597.tif 000009
【図９】
2006235597.tif 000010
【図１０Ａ】
2006235597.tif 000011
【図１０Ｂ】
2006235597.tif 000012
【図１】
2006235597.tif 000013
【図２】
2006235597.tif 000014