【手続補正書】
【提出日】平成19年10月3日(2007.10.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体及び非半導体のいずれか一方の基板と、基板の上面に位置する埋め込み絶縁体層と、埋め込み絶縁体層の上面に位置する中間付着層と、中間付着層の上面に位置するＧｅ含有層とを含む半導体ウェハであって、
前記Ｇｅ含有層が、中間付着層により埋め込み絶縁体層に取り付けられ、かつ半導体ウェハの最上層をなし、さらに前記半導体ウェハから酸化Ｇｅが除去されている、半導体ウェハ。
【請求項２】
中間付着層に接触するＧｅ含有層の表面が粗面化される、請求項１に記載の半導体ウェハ。
【請求項３】
前記中間付着層がＳｉ材料である、請求項１又は２に記載の半導体ウェハ。
【請求項４】
前記Ｓｉ材料が単結晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉ、エピタキシャルＳｉ及びこれらの組合せのいずれか１つあるいは組合せからなる、請求項３に記載の半導体ウェハ。
【請求項５】
前記Ｇｅ含有層が純Ｇｅ層である、請求項１〜４の何れか１項に記載の半導体ウェハ。
【請求項６】
前記Ｇｅ含有層が、１ｎｍ〜１０００ｎｍの厚さを有する薄い層である、請求項１〜５の何れか１項に記載の半導体ウェハ。
【請求項７】
前記基板が、Ｓｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、Ｇｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ及びその他のＩＩＩ／Ｖ又はＩＩ／ＶＩ化合物半導体から成る群から選択した半導体を含む半導体基板である、請求項１〜６の何れか１項に記載の半導体ウェハ。
【請求項８】
前記基板が、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＣ、Ｓｉ／ＳｉＧｅＣ及び成形絶縁体上シリコンから成る群から選択したＳｉ含有半導体基板である、請求項１〜６の何れか１項に記載の半導体ウェハ。
【請求項９】
前記基板が歪層、非歪層、又はこれらの組合せを含む、請求項１〜８の何れか１項に記載の半導体ウェハ。
【請求項１０】
前記埋め込み絶縁体層が結晶質酸化物もしくは非結晶質酸化物、窒化物、及びこれらの組合せ中の少なくとも１つから成る、請求項１〜９の何れか１項に記載の半導体ウェハ。
【請求項１１】
前記埋め込み絶縁体層がＳｉＯ２を含む、請求項１〜１０の何れか１項に記載の半導体ウェハ。
【請求項１２】
前記埋め込み絶縁体層が、屈折率が異なる交互の誘電体層を少なくとも１対有するブラッグミラーである、請求項１〜１１の何れか１項に記載の半導体ウェハ。
【請求項１３】
埋め込み絶縁体層と別の埋め込み絶縁体との間に位置する埋め込み拡散ミラーをさらに含む、請求項１〜１２の何れか１項に記載の半導体ウェハ。
【請求項１４】
埋め込み拡散ミラーが波形をなす、請求項１３に記載の半導体ウェハ。
【請求項１５】
埋め込み拡散ミラーが金属を含む、請求項１４に記載の半導体ウェハ。
【請求項１６】
少なくとも、請求項１〜１５の何れか１項に記載の半導体ウェハと、該半導体ウェハ上に位置する少なくとも１個のデバイス又は回路とを含む、半導体構造。
【請求項１７】
前記デバイスがＧｅ光検知器である、請求項１６に記載の半導体構造。
【請求項１８】
前記回路がＳｉ含有回路である、請求項１６又は１７に記載の半導体構造。
【請求項１９】
前記デバイス又は前記回路がモノリシックに集積される、請求項１６、１７又は１８に記載の半導体構造。
【請求項２０】
絶縁体上ゲルマニウムを形成するための方法であって、
中間付着層をＧｅ含有ドナー基板上に形成するステップと、
埋め込み絶縁体層を前記中間付着層上に形成するステップと、
水素を前記Ｇｅ含有ドナー基板中に注入するステップと、
埋め込み絶縁体層の露出表面を半導体及び非半導体のいずれか一方の基板に結合するステップとを含み、
前記結合時にＧｅ含有ドナー基板の一部分が前記基板に移動される、方法。
【請求項２１】
前記Ｇｅ含有ドナー基板の表面が、前記中間付着層を形成する前に粗面化される、請求項２０に記載の方法。
【請求項２２】
絶縁体上ゲルマニウムを形成するための方法であって、
Ｇｅ含有ドナー基板の表面を粗面化するステップと、
埋め込み絶縁体層を前記粗面化された表面上に形成するステップと
水素を前記Ｇｅ含有ドナー基板中に注入するステップと、
埋め込み絶縁体層の露出表面を半導体及び非半導体のいずれか一方の基板に結合するステップとを含み、
前記結合時にＧｅ含有ドナー基板の一部分が前記基板に移動される、方法。
【請求項２３】
中間付着層が粗面化された表面上に形成され、前記埋め込み絶縁体が前記中間付着層上に形成される、請求項２２に記載の方法。
【請求項２４】
前記粗面化された表面が、不活性気体中におけるスパッタリングにより達成される、請求項２１、２２又は２３に記載の方法。
【請求項２５】
前記Ｇｅ含有ドナー基板が純粋Ｇｅウェハである、請求項２０〜２４の何れか１項に記載の方法。
【請求項２６】
注入が１ｘ１０１５ｃｍ−２〜１ｘ１０１７ｃｍ−２の水素投与量を使用して行われる、請求項２０〜２５の何れか１項に記載の方法。
【請求項２７】
前記注入が、３ｘ１０１６〜４ｘ１０１６ｃｍ−２の水素投与量を使用して行われる、請求項２６に記載の方法。
【請求項２８】
前記注入が、２０℃〜４０℃の注入温度で行われる、請求項２０〜２７の何れか１項に記載の方法。
【請求項２９】
前記埋め込み絶縁層及び基板の露出表面が、結合前に清掃及び表面処理される、請求項２０〜２８の何れか１項に記載の方法。
【請求項３０】
前記結合が、ウェハをフリップし、接触結合及びアニールすることを含む、請求項２０〜２９の何れか１項に記載の方法。
【請求項３１】
前記アニールが、基板と埋め込み絶縁体層との間の結合を強化することが可能な第１温度における第１アニールと、Ｇｅ含有ドナー層の一部分を除去することが可能な第２温度における第２アニールと、結合をさらに強化することが可能な第３温度における第３アニールとを含む、請求項３０に記載の方法。
【請求項３２】
前記第１温度での第１アニールが１時間〜４８時間にわたって１００℃〜３００℃でおこなわれ、前記第２温度での第２アニールが１時間〜２４時間にわたって２５０℃〜４００℃でおこなわれ、前記第３温度での第３アニールが１時間〜４８時間にわたって５００℃〜９００℃でおこなわれる、請求項３１に記載の方法。
【請求項３３】
前記第１、第２及び第３アニールが、酸素含有気体で任意に希薄化される同じか又は異なる不活性気体雰囲気中で行われる、請求項３１又は３２に記載の方法。
【請求項３４】
前記第１、第２及び第３アニールが、単一上昇率を使用して行われるか、又は様々な上昇及びソークサイクルを使用して行われる、請求項３１〜３３の何れか１項に記載の方法。
【請求項３５】
前記埋め込み絶縁体層の形成と前記水素注入との間に、化学機械的研磨ステップを行うことをさらに含む、請求項２０〜３４の何れか１項に記載の方法。
【請求項３６】
半導体ウェハを形成する方法であって、
埋め込み絶縁体と、埋め込み絶縁体上に位置するＳｉ付着層と、Ｓｉ付着層上のＧｅ含有層とを含む基板を提供するステップと、
Ｇｅ含有層及びＳｉ付着層を熱混合して、絶縁体上ＳｉＧｅ又は絶縁体上Ｇｅを形成するステップとを含む、方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
基板１２は、歪層及び非歪層を含む。基板１２は、たとえば（１１０）、（１１１）又は（１００）を含む何らかの結晶方位で良い。