【手続補正書】
【提出日】平成19年6月20日(2007.6.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
裏面照射式のフォトダイオード・アレイであって、このフォトダイオード・アレイは
第１と第２の表面を有する第１の導電型の基板と、
前記基板の前記第１の表面から、前記基板よりも大きい導電率を有する前記第１の導電型の前記層へ延び、領域全体のマトリックスが半導体ドーブ領域である前記基板よりも高い導電率の第１の導電型の領域のマトリックスと、
前記第１の導電型の領域の前記マトリックスの中に散在させられ、かつ前記基板の前記第２の表面の前記第１の導電型の前記層へと延びない第２の導電型の複数の領域と、
裏面照射式のフォトダイオード・アレイを得るために前記第１の導電型の領域の前記マトリックスと前記第２の導電型の前記複数の領域へと電気的コンタクトを作るための前記第１の表面上の複数のコンタクト部とから構成され、
前記第１の導電型の層を有する前記第２の表面は前記基板の導電率より大きな導電率を有することを特徴とするフォトダイオード・アレイ。
【請求項２】
前記第２の導電型の前記複数の領域が、ゼロ・バイアスでの前記基板の空乏深さにほぼ等しい量で前記基板の前記第２の表面から分離される請求項１に記載のフォトダイオード・アレイ。
【請求項３】
前記第２の導電型の前記複数の領域が約９μｍで前記基板の前記第２の表面から分離される請求項１に記載のフォトダイオード・アレイ。
【請求項４】
前記基板が、約４００オーム−ｃｍの抵抗率を有するｎ型のシリコン基板である請求項２に記載のフォトダイオード・アレイ。
【請求項５】
前記複数のコンタクト部が複数のボール・グリッドによるコンタクトである請求項１に記載のフォトダイオード・アレイ。
【請求項６】
前記複数のコンタクト部が前記フォトダイオード・アレイ全域に均等に配分された実質的に等しいサイズである請求項５に記載のフォトダイオード・アレイ。
【請求項７】
前記第１の導電型の領域の前記マトリックスが複数の正方形領域のＸ−Ｙマトリックスを規定する方形のマトリックスを含み、各々の正方形領域が前記第２の導電型の前記複数の領域のそれぞれ１つを含む請求項１に記載のフォトダイオード・アレイ。
【請求項８】
ドーピング処理が前記第１の導電型の領域の前記マトリックスと前記第２の導電型の前記複数の領域の重なりを形成する請求項７に記載のフォトダイオード・アレイ。
【請求項９】
前記基板が約５０μｍ未満の厚さを有する請求項１に記載のフォトダイオード・アレイ。
【請求項１０】
前記基板が約３０μｍの厚さを有する請求項１に記載のフォトダイオード・アレイ。
【請求項１１】
前記基板がシリコン基板である請求項１に記載のフォトダイオード・アレイ。
【請求項１２】
裏面照射式のフォトダイオード・アレイであって、このフォトダイオード・アレイは
第１と第２の表面、さらに約５０μｍ未満の厚さを有する第１の導電型の基板をと、
前記第２の表面が前記基板よりも大きい導電率を有する前記第１の導電型の層と、
前記基板の前記第１の表面から、前記基板の前記第２の表面上の前記第１の導電型の前記層へ延び、前記基板よりも高い導電率の第１の導電型の領域の方形マトリックスであって、領域の方形マトリックスが半導体ドーブ領域である複数の方形領域のＸ−Ｙマトリックスを規定するマトリックスと、
前記第１の導電型の領域の前記マトリックスの中に散在させられた第２の導電型の複数の領域であって、各々が第１の導電型の領域の前記方形マトリックスによって規定されるそれぞれの正方形領域の中にある複数の領域と、
裏面照射式のフォトダイオード・アレイを得るために、前記第１の導電型の領域の前記マトリックスと前記第２の導電型の前記複数の領域へと電気的コンタクトを作るための前記第１の表面上の複数のコンタクト部とから構成され、前記第１の導電型の層を有する前記第２の表面は前記基板の導電率よりおおきな導電率を有することを特徴とするフォトダイオード・アレイ。
【請求項１３】
前記第２の導電型の前記複数の領域が、ゼロ・バイアスでの前記基板の空乏深さにほぼ等しい量で前記基板の前記第２の表面から分離される請求項１２に記載のフォトダイオード・アレイ。
【請求項１４】
前記第２の導電型の前記複数の領域が約９μｍで前記基板の前記第２の表面から分離される請求項１３に記載のフォトダイオード・アレイ。
【請求項１５】
前記基板が、約４００オーム−ｃｍの抵抗率を有するｎ型のシリコン基板である請求項１３に記載のフォトダイオード・アレイ。
【請求項１６】
前記複数のコンタクト部が複数のボール・グリッドによるコンタクトである請求項１２に記載のフォトダイオード・アレイ。
【請求項１７】
前記複数のコンタクト部が前記フォトダイオード・アレイ全域に実質的に均等に配分された実質的に等しいサイズである請求項１６に記載のフォトダイオード・アレイ
【請求項１８】
ドーピング処理が第１の導電型の領域の前記マトリックスと前記第２の導電型の前記複数の領域の重なりを形成する請求項１２に記載のフォトダイオード・アレイ。
【請求項１９】
前記基板が約３０μｍの厚さを有する請求項１２に記載のフォトダイオード・アレイ。
【請求項２０】
前記基板がシリコン基板である請求項１２に記載のフォトダイオード・アレイ。
【請求項２１】
第１と第２の表面を有する半導体基板を準備する工程と、
高温の拡散処理を含めて、前記基板よりも高い導電率の第１の導電型の領域のマトリックスの形で前記第１の表面から前記基板の中に延びる第１の領域を設ける工程と、
追加的な高温の拡散処理を含めて前記第１の導電型の領域の前記マトリックスの中に散在させられ、前記第１の領域よりも短い距離で前記第１の表面から前記基板の中に延びた第２の導電型の複数の領域を設ける工程と、
前記基板の厚さを削減するため、さらに前記基板の前記第２の表面上で前記第２の導電型の前記複数の領域以外の第１の導電型の領域の前記マトリックスを露出させるために前記第２の表面から前記基板を研削する工程と、
前記基板の前記第２の表面上で前記基板よりも大きい導電率を有する前記第１の導電型の層を設ける工程と、
前記第１の表面で、第１の導電型の領域のマトリックスの形の前記第１の領域と、前記第２の導電型の前記複数の領域のための複数の電気的コンタクト部を設ける工程とから構成されるフォトダイオード・アレイの製造方法。
【請求項２２】
前記基板の前記第２の表面上で前記基板よりも大きい導電率を有する前記第１の導電型の前記層がインプランテーションによって設けられる請求項２１に記載の方法。
【請求項２３】
前記基板が、ゼロ・バイアスでの前記基板の空乏深さにほぼ等しい量で前記基板の前記第２の表面から前記第２の導電型の前記複数の領域を分離する厚さに研削される請求項２１に記載の方法。
【請求項２４】
前記第２の導電型の前記複数の領域が前記基板の前記第２の表面から約９μｍで分離される請求項２１に記載のフォトダイオード・アレイ。
【請求項２５】
前記基板が、約４００オーム−ｃｍの抵抗率を有するｎ型のシリコン基板である請求項２３に記載の方法。
【請求項２６】
前記複数のコンタクト部が複数のボール・グリッドによるコンタクトである請求項２１に記載の方法。
【請求項２７】
前記複数のコンタクト部が前記フォトダイオード・アレイ全域に均等に配分された実質的に等しいサイズである請求項２６に記載の方法。
【請求項２８】
前記基板が約５０μｍ未満の厚さに研削される請求項２１に記載の方法。
【請求項２９】
前記基板が約３０μｍの厚さに研削される請求項２１に記載の方法。
【請求項３０】
第１と第２の表面を有するシリコン基板を準備する工程と、
高温の拡散処理を含めて、前記基板よりも高い導電率の第１の導電型の領域のマトリックスの形で前記第１の表面から前記基板の中に延びる第１の領域を設ける工程と、
追加的な高温の拡散処理を含めて前記第１の導電型の領域の前記マトリックスの中に散在させられ、前記第１の領域よりも短い距離で前記第１の表面から前記基板の中に延びた第２の導電型の複数の領域を設ける工程と、
さらに高温の拡散処理を含めて前記第１の領域の追加的なドーピング処理を行う工程と、
前記基板の厚さを約５０μｍ未満に削減するためと、前記基板の前記第２の表面上で前記第２の導電型の前記複数の領域以外の第１の導電型の領域の前記マトリックスを露出させるために前記第２の表面から前記基板を研削する工程と、
前記基板の前記第２の表面上で前記基板よりも大きい導電率を有する前記第１の導電型の層を設ける工程と、
前記第１の表面で、第１の導電型の領域のマトリックスの形の前記第１の領域と、前記第２の導電型の前記複数の領域のための複数の電気的コンタクト部を供給する工程とから構成されることを特徴とするフォトダイオード・アレイの製造方法。
【請求項３１】
前記基板の前記第２の表面上で前記基板よりも大きい導電率を有する前記第１の導電型の前記層がインプランテーションによって形成される請求項３０に記載の方法。
【請求項３２】
前記基板が、ゼロ・バイアスでの前記基板の空乏深さにほぼ等しい量で前記基板の前記第２の表面から前記第２の導電型の前記複数の領域を分離する厚さに研削される請求項３０に記載の方法。
【請求項３３】
前記第２の導電型の前記複数の領域が前記基板の前記第２の表面から約９μｍで分離される請求項３０に記載のフォトダイオード・アレイ。
【請求項３４】
設けられる前記基板が、約４００オーム−ｃｍの抵抗率を有するｎ型のシリコン基板である請求項３２に記載の方法。
【請求項３５】
前記複数のコンタクト部が複数のボール・グリッドによるコンタクトである請求項３０に記載の方法。
【請求項３６】
前記複数のコンタクト部が前記フォトダイオード・アレイ全域に均等に配分された実質的に等しいサイズである請求項３５に記載の方法。
【請求項３７】
前記基板が約３０μｍの厚さに研削される請求項３０に記載の方法。
【請求項３８】
半導体デバイスを製造する方法であって、
第１の導電型の半導体基板を準備する工程と、
前記基板の前記第１の表面から第２の表面へと前記基板を貫いて延びる深い拡散部を形成し、前記半導体基板の第１の表面上に半導体デバイスを形成する工程と、
前記基板の前記第２の表面上に前記深い拡散部と同じ導電型のブランケット状領域を形成する工程とから構成され、
前記基板を貫いて延びる前記深い拡散部が、前記半導体デバイスの拡散部よりも深い拡散部を形成し、かつ、前記基板の厚さを削減するためと前記基板の前記第２の表面から前記深い拡散部を露出させるために前記第２の表面から前記基板を研削することによって形成されることを特徴とする半導体デバイスを製造する方法。
【請求項３９】
前記基板が第１の導電型であり、前記深い拡散部と前記ブランケット状領域が第２の導電型である請求項３８に記載の方法。
【請求項４０】
第１の導電型の半導体基板を準備する工程と、
前記基板の前記第１の表面から第２の表面へと前記基板を貫いて延びる深い拡散部を形成し、前記半導体基板の第１の表面上に前記半導体デバイスを形成する工程と、
から構成され、
前記基板を貫いて延びる前記深い拡散部が、前記半導体デバイスの拡散部よりも深いが前記基板を貫いて延びることのない拡散部を形成し、かつ、前記基板の厚さを削減するためと前記基板の前記第２の表面から前記深い拡散部を露出させるために前記第２の表面から前記基板を研削することによって形成されることを特徴とする半導体デバイスを製造する方法。
【請求項４１】
第１と第２の表面を有するシリコン基板を準備する工程と、
高温拡散処理により、前記基板の導電率より大きな導電率の第１導電型を有し、前記第１の表面から前記基板内に拡がる領域のマトリックスを形成する行程と、
前記基板の厚さを減少させ、前記基板の前記第２の表面上で第２導電型の前記複数の領域以外の第１導電型の領域の前記マトリックスを露出させるために前記第２の表面から前記基板を研削する工程と、
前記基板の第２の表面上でこの基板より大きい導電率を有する前記第１導電型の層を設ける工程と、
第１導電型の領域からなる前記マトリックスとこのマトリックス内の領域用の複数の電気的コンタクトを前記第１の表面に形成する工程と、
から構成されることを特徴とするフォトダイオード・アレイの製造方法。
【請求項４２】
基板の導電率より大きな導電率を有する第１導電型の層はインプランテーションによって、前記基板の第２の表面に形成される請求項４１に記載の方法。
【請求項４３】
前記基板は約４００オーム/ｃｍの抵抗を有するｎ型シリコン基板である請求項４１に記載の方法。
【請求項４４】
前記基板はＰ型シリコン基板である請求項４１に記載の方法。
【請求項４５】
前記の複数のコンタクトはボール・グリッド・コンタクトである請求項４１に記載の方法。
【請求項４６】
前記複数のコンタクトのそれぞれは実質的に同じ大きさである請求項４１に記載の方法。
【請求項４７】
前記基板の厚さは約５０μｍより薄い請求項４１に記載の方法。
【請求項４８】
前記基板の厚さは約３０μｍである請求項４１に記載の方法。
【請求項４９】
前記基板は第１の導電型を有する請求項４１に記載の方法。
【請求項５０】
前記基板は第２の導電型を有する請求項４１に記載の方法。