(57)【要約】  特定の例示的な実施形態によれば、フェイズドアレイシステムにおいて高速ビームスイッチング（ＦＢＳ）を行えるようにするために、レジスタバンクが用いられる。具体的には、ビームフォーミングチャネル各々が、それらのビームフォーミングチャネルの利得／振幅パラメータおよび位相パラメータといったようなものをコンフィギュレーションするために、Ｍ個のレジスタセットを含むレジスタバンクに対応づけられる。すべてのビームフォーミングチャネルのためのレジスタバンクをプリプログラミング可能であり、そのようにすることで高速ビームスイッチング回路は、対応するレジスタバンクからの同じレジスタセットを実質的に同時に使用するために、アレイ全体にわたってすべてのビームフォーミングチャネルを切り替えることができ、それによってフェイズドアレイシステムを様々なビームパターンおよび配向の間で迅速に切り替えることができる。これに加え、または択一的に、アレイのＤＣ電力消費の削減および／またはアレイの有効な指向性の選択的変更などの目的で、１つまたは複数の個々のビームフォーミングチャネルへ供給される、またはそれによって消費される電力量を制御するために、アクティブ電力制御回路を使用することができる。
2019528652.tif 000002
【特許請求の範囲】
【請求項１】
フェイズドアレイシステムであって、前記フェイズドアレイシステムは、
複数のビームフォーミング素子と、
個別のビームフォーミング素子のために信号を処理するように構成されたビームフォーミング回路を各々が含む、複数のビームフォーミングチャネルと、
ビームフォーミングチャネルごとに、アドレッシング可能かつプログラミング可能な複数のレジスタセットを有する対応するレジスタバンクと、
高速ビームスイッチング制御インタフェースから高速ビームスイッチング制御信号を受信する高速ビームスイッチング回路と、
を有しており、
各レジスタセットは、前記ビームフォーミングチャネルに対する動作パラメータを格納するように構成されており、
前記高速ビームスイッチング回路は、前記レジスタセットのうち選択された１つのレジスタセットからの動作パラメータを、前記高速ビームスイッチング制御インタフェースからの前記高速ビームスイッチング制御信号に基づき、前記ビームフォーミングチャネルへ供給するように構成されている、
フェイズドアレイシステム。
【請求項２】
前記高速ビームスイッチング回路は、前記レジスタセットへランダムアクセスできるように構成されている、
請求項１記載のフェイズドアレイシステム。
【請求項３】
前記高速ビームスイッチング回路は、前記レジスタセットへシーケンシャルアクセスできるように構成されている、
請求項１記載のフェイズドアレイシステム。
【請求項４】
前記高速ビームスイッチング回路は、前記レジスタセットへラウンドロビンアクセスできるように構成されている、
請求項１記載のフェイズドアレイシステム。
【請求項５】
前記フェイズドアレイシステムはさらに、前記レジスタバンクをプログラミングするためのプログラミングインタフェースを有する、
請求項１記載のフェイズドアレイシステム。
【請求項６】
前記高速ビームスイッチング制御インタフェースは、前記プログラミングインタフェースの一部である、
請求項５記載のフェイズドアレイシステム。
【請求項７】
前記高速ビームスイッチング制御インタフェースは、前記プログラミングインタフェースとは別のものである、
請求項５記載のフェイズドアレイシステム。
【請求項８】
前記高速ビームスイッチング回路は、パラレルアドレスに基づき前記レジスタセットを選択するように構成されている、
請求項１記載のフェイズドアレイシステム。
【請求項９】
前記高速ビームスイッチング回路は、クロック信号に基づき前記レジスタセットを選択するように構成されている、
請求項１記載のフェイズドアレイシステム。
【請求項１０】
前記動作パラメータは、振幅パラメータと位相パラメータとを含む、
請求項１記載のフェイズドアレイシステム。
【請求項１１】
前記ビームフォーミングチャネルのうち少なくとも１つのビームフォーミングチャネルは、デュアルモードビームフォーミングチャネルであり、前記デュアルモードビームフォーミングチャネルは、送信モードでの動作のための送信パス回路と、受信モードでの動作のための受信パス回路と、前記ビームフォーミングチャネルに対する前記動作パラメータ中のモード選択パラメータに基づき、前記送信モードか前記受信モードに切り替えるためのモード選択回路と、を含む、
請求項１記載のフェイズドアレイシステム。
【請求項１２】
少なくとも１つのビームフォーミングチャネルは、アクティブ電力制御回路を含み、前記アクティブ電力制御回路は、（１）前記フェイズドアレイシステムのＤＣ電力消費の削減、または（２）前記フェイズドアレイシステムの有効な指向性の選択的変更、のうちの少なくとも１つのために、前記ビームフォーミングチャネルに対する電力制御パラメータに基づき、前記ビームフォーミングチャネルのＤＣ電力消費を選択的に制御するように構成されている、
請求項１記載のフェイズドアレイシステム。
【請求項１３】
前記ビームフォーミングチャネルに対する前記電力制御パラメータは、前記ビームフォーミングチャネルへ供給される前記動作パラメータから導出される、
請求項１２記載のフェイズドアレイシステム。
【請求項１４】
前記ビームフォーミングチャネルに対する前記電力制御パラメータは、前記レジスタバンクとは別個のレジスタから導出される、
請求項１２記載のフェイズドアレイシステム。
【請求項１５】
前記アクティブ電力制御回路は、前記ビームフォーミングチャネルの少なくとも一部のビームフォーミング回路を選択的にオンかオフにするように構成されている、
請求項１２記載のフェイズドアレイシステム。
【請求項１６】
前記アクティブ電力制御回路は、前記ビームフォーミングチャネルの少なくとも一部のビームフォーミング回路の電力レベルを選択的に調節するように構成されている、
請求項１２記載のフェイズドアレイシステム。
【請求項１７】
前記フェイズドアレイシステムは、複数のビームフォーミング集積回路を有しており、各ビームフォーミング集積回路によって、少なくとも１つのビームフォーミングチャネルと対応するレジスタバンクとが実装される、
請求項１記載のフェイズドアレイシステム。
【請求項１８】
フェイズドアレイシステムにおいて使用するためのビームフォーミング集積回路であって、前記ビームフォーミング集積回路は、
個別のビームフォーミング素子のための信号を処理するように構成されたビームフォーミング回路を各々が含む、少なくとも１つのビームフォーミングチャネルと、
ビームフォーミングチャネルごとに、アドレッシング可能かつプログラミング可能な複数のレジスタセットを有する対応するレジスタバンクと、
高速ビームスイッチング制御インタフェースから高速ビームスイッチング制御信号を受信する高速ビームスイッチング回路と、
を有しており、
各レジスタセットは、前記ビームフォーミングチャネルに対する動作パラメータを格納するように構成されており、
前記高速ビームスイッチング回路は、前記レジスタセットのうち選択された１つのレジスタセットからの動作パラメータを、前記高速ビームスイッチング制御インタフェースからの前記高速ビームスイッチング制御信号に基づき、前記ビームフォーミングチャネルへ供給するように構成されている、
ビームフォーミング集積回路。
【請求項１９】
前記高速ビームスイッチング回路は、前記レジスタセットへランダムアクセスできるように構成されている、
請求項１８記載のビームフォーミング集積回路。
【請求項２０】
前記高速ビームスイッチング回路は、前記レジスタセットへシーケンシャルアクセスできるように構成されている、
請求項１８記載のビームフォーミング集積回路。
【請求項２１】
前記高速ビームスイッチング回路は、前記レジスタセットへラウンドロビンアクセスできるように構成されている、
請求項１８記載のビームフォーミング集積回路。
【請求項２２】
前記ビームフォーミング集積回路はさらに、前記レジスタバンクをプログラミングするためのプログラミングインタフェースを有する、
請求項１８記載のビームフォーミング集積回路。
【請求項２３】
前記高速ビームスイッチング制御インタフェースは、前記プログラミングインタフェースの一部である、
請求項２２記載のビームフォーミング集積回路。
【請求項２４】
前記高速ビームスイッチング制御インタフェースは、前記プログラミングインタフェースとは別のものである、
請求項２２記載のビームフォーミング集積回路。
【請求項２５】
前記高速ビームスイッチング回路は、パラレルアドレスに基づき前記レジスタセットを選択するように構成されている、
請求項１８記載のビームフォーミング集積回路。
【請求項２６】
前記高速ビームスイッチング回路は、クロック信号に基づき前記レジスタセットを選択するように構成されている、
請求項１８記載のビームフォーミング集積回路。
【請求項２７】
前記動作パラメータは、振幅パラメータと位相パラメータとを含む、
請求項１８記載のビームフォーミング集積回路。
【請求項２８】
前記ビームフォーミングチャネルのうち少なくとも１つのビームフォーミングチャネルは、デュアルモードビームフォーミングチャネルであり、前記デュアルモードビームフォーミングチャネルは、送信モードでの動作のための送信パス回路と、受信モードでの動作のための受信パス回路と、前記ビームフォーミングチャネルに対する前記動作パラメータ中のモード選択パラメータに基づき、前記送信モードか前記受信モードに切り替えるためのモード選択回路と、を含む、
請求項１８記載のビームフォーミング集積回路。
【請求項２９】
少なくとも１つのビームフォーミングチャネルは、アクティブ電力制御回路を含み、前記アクティブ電力制御回路は、（１）前記フェイズドアレイシステムのＤＣ電力消費の削減、または（２）前記フェイズドアレイシステムの有効な指向性の選択的変更、のうちの少なくとも１つのために、前記ビームフォーミングチャネルに対する電力制御パラメータに基づき、前記ビームフォーミングチャネルのＤＣ電力消費を選択的に制御するように構成されている、
請求項１８記載のビームフォーミング集積回路。
【請求項３０】
前記ビームフォーミングチャネルに対する前記電力制御パラメータは、前記ビームフォーミングチャネルへ供給される前記動作パラメータから導出される、
請求項２９記載のビームフォーミング集積回路。
【請求項３１】
前記ビームフォーミングチャネルに対する前記電力制御パラメータは、前記レジスタバンクとは別個のレジスタから導出される、
請求項２９記載のビームフォーミング集積回路。
【請求項３２】
前記アクティブ電力制御回路は、前記ビームフォーミングチャネルの少なくとも一部のビームフォーミング回路を選択的にオンかオフにするように構成されている、
請求項２９記載のビームフォーミング集積回路。
【請求項３３】
前記アクティブ電力制御回路は、前記ビームフォーミングチャネルの少なくとも一部のビームフォーミング回路の電力レベルを選択的に調節するように構成されている、
請求項２９記載のビームフォーミング集積回路。
【請求項３４】
フェイズドアレイシステムであって、前記フェイズドアレイシステムは、
複数のビームフォーミング素子と、
複数のビームフォーミングチャネルと、
を有しており、
各ビームフォーミングチャネルは、個別のビームフォーミング素子のための信号を処理するように構成されたビームフォーミング回路を含み、
少なくとも１つのビームフォーミングチャネルは、さらにアクティブ電力制御回路を含み、前記アクティブ電力制御回路は、（１）前記フェイズドアレイシステムのＤＣ電力消費の削減、または（２）前記フェイズドアレイシステムの有効な指向性の選択的変更、のうちの少なくとも１つのために、前記ビームフォーミングチャネルに対する電力制御パラメータに基づき、前記ビームフォーミングチャネルのＤＣ電力消費を選択的に制御するように構成されている、
フェイズドアレイシステム。
【請求項３５】
前記フェイズドアレイシステムはさらに、ビームフォーミングチャネルごとに、前記ビームフォーミングチャネルへ動作パラメータを供給するための少なくとも１つのレジスタセットを有しており、
前記ビームフォーミングチャネルに対する前記電力制御パラメータは、前記動作パラメータから導出される、
請求項３４記載のフェイズドアレイシステム。
【請求項３６】
前記フェイズドアレイシステムはさらに、ビームフォーミングチャネルごとに、前記ビームフォーミングチャネルへ動作パラメータを供給するための少なくとも１つのレジスタセットと、前記ビームフォーミングチャネルに対する前記電力制御パラメータを供給するための、前記レジスタセットとは別個の少なくとも１つの電力制御レジスタと、を有する、
請求項３４記載のフェイズドアレイシステム。
【請求項３７】
前記アクティブ電力制御回路は、前記ビームフォーミングチャネルの少なくとも一部のビームフォーミング回路を選択的にオンかオフにするように構成されている、
請求項３４記載のフェイズドアレイシステム。
【請求項３８】
前記アクティブ電力制御回路は、前記ビームフォーミングチャネルの少なくとも一部のビームフォーミング回路の電力レベルを選択的に調節するように構成されている、
請求項３４記載のフェイズドアレイシステム。
【請求項３９】
フェイズドアレイシステムにおいて使用するためのビームフォーミング集積回路であって、
前記ビームフォーミング集積回路は、少なくとも１つのビームフォーミングチャネルを有しており、
各ビームフォーミングチャネルは、個別のビームフォーミング素子のための信号を処理するように構成されたビームフォーミング回路を含み、
少なくとも１つのビームフォーミングチャネルは、さらにアクティブ電力制御回路を含み、前記アクティブ電力制御回路は、（１）前記フェイズドアレイシステムのＤＣ電力消費の削減、または（２）前記フェイズドアレイシステムの有効な指向性の選択的変更、のうちの少なくとも１つのために、前記ビームフォーミングチャネルに対する電力制御パラメータに基づき、前記ビームフォーミングチャネルのＤＣ電力消費を選択的に制御するように構成されている、
ビームフォーミング集積回路。
【請求項４０】
前記ビームフォーミング集積回路はさらに、ビームフォーミングチャネルごとに、前記ビームフォーミングチャネルへ動作パラメータを供給するための少なくとも１つのレジスタセットを有しており、
前記ビームフォーミングチャネルに対する前記電力制御パラメータは、前記動作パラメータから導出される、
請求項３９記載のビームフォーミング集積回路。
【請求項４１】
前記ビームフォーミング集積回路はさらに、ビームフォーミングチャネルごとに、前記ビームフォーミングチャネルへ動作パラメータを供給するための少なくとも１つのレジスタセットと、前記ビームフォーミングチャネルに対する前記電力制御パラメータを供給するための、前記レジスタセットとは別個の少なくとも１つの電力制御レジスタと、を有する、
請求項３９記載のビームフォーミング集積回路。
【請求項４２】
前記アクティブ電力制御回路は、前記ビームフォーミングチャネルの少なくとも一部のビームフォーミング回路を選択的にオンかオフにするように構成されている、
請求項３９記載のビームフォーミング集積回路。
【請求項４３】
前記アクティブ電力制御回路は、前記ビームフォーミングチャネルの少なくとも一部のビームフォーミング回路の電力レベルを選択的に調節するように構成されている、
請求項３９記載のビームフォーミング集積回路。
【請求項４４】
前記レジスタバンクは、前記フェイズドアレイシステムの２Ｄスキャンボリューム全体をカバーするビームに対するパラメータを用いてプログラミングするために、十分な個数のレジスタセットを含む、
請求項１記載のフェイズドアレイシステム。
【請求項４５】
前記レジスタバンクは、前記フェイズドアレイシステムの２Ｄスキャンボリューム全体をカバーするビームに対するパラメータを用いてプログラミングするために、十分な個数のレジスタセットを含む、
請求項１８記載のビームフォーミング集積回路。
【請求項４６】
ビームフォーミング方法であって、前記ビームフォーミング方法は、
フェイズドアレイシステムの２Ｄスキャンボリューム全体をカバーするビームに対するパラメータを用いて、複数のレジスタバンク各々における複数のレジスタセットをプリコンフィギュレーションするステップと、
１つのビームフォーミング動作のために１つのレジスタセットを選択するステップと、
前記ビームフォーミング動作を実施するために、前記複数のレジスタバンクにわたって選択されたレジスタセットをアクティベートする高速ビームスイッチング制御信号を送信するステップと、
を含むビームフォーミング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は全般的にはフェイズドアレイに関し、より具体的には本発明はフェイズドアレイ制御回路に関する。
【背景技術】
【０００２】
電子的にステアリングされるアクティブアンテナシステム（「ＡＥＳＡシステム」、「フェイズドアレイシステム」の一種）は、幅広い多様なレーダおよび通信システムのために、電子的にステアリング可能なビームを形成する。この目的で、ＡＥＳＡシステムは一般的に複数のビームフォーミング素子（例えばアンテナ）を有しており、これらの素子は、ビームフォーミング素子各々における信号をコヒーレントに（すなわち同相および同振幅で）結合できるように、エネルギーを送信および／または受信する（本明細書ではこのことを「ビームフォーミング」または「ビームステアリング」と称する）。特に多くのＡＥＳＡシステムは、各ビームフォーミング素子とビームフォーミングポイントまたは総和ポイントとの間において、ユニークなＲＦ位相シフトと利得設定とを行うことによって（位相と利得とが合わさって複合ビームウェイトが形成される）、ビームステアリングを具現化している。
【０００３】
フェイズドアレイシステムにおけるビームフォーミング素子の個数およびタイプを、特に所与の用途に合わせて、選択またはさもなくば構成することができる。所与の用途は、信号を送信するために指定された最小の等価等方放射電力／実効等方放射電力（”ＥＩＲＰ”）を有することができる。これに加えて、または択一的に、所与の用途は、信号を受信するために指定された（信号対雑音比と同様の）最小のＧ／Ｔを有することができる。ただし、
・Ｇはアンテナの利得または指向性を表し、
・Ｔは受信システムの総雑音温度を表し、これには受信機雑音指数、天空温度およびアンテナと入力低雑音増幅器との間の供給損失が含まれる。
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明の１つの実施形態によれば、フェイズドアレイシステムは、複数のビームフォーミング素子と、個別のビームフォーミング素子のために信号を処理するように構成されたビームフォーミング回路を各々が含む複数のビームフォーミングチャネルと、ビームフォーミングチャネルごとに、アドレッシング可能かつプログラミング可能な複数のレジスタセットを有する対応するレジスタバンクと、高速ビームスイッチング制御インタフェースから高速ビームスイッチング制御信号を受信する高速ビームスイッチング回路とを有しており、各レジスタセットは、ビームフォーミングチャネルに対する動作パラメータを格納するように構成されており、高速ビームスイッチング回路は、レジスタセットのうち選択された１つのレジスタセットからの動作パラメータを、高速ビームスイッチング制御インタフェースからの高速ビームスイッチング制御信号に基づき、ビームフォーミングチャネルへ供給するように構成されている。
【０００５】
本発明の別の実施形態によれば、フェイズドアレイシステムにおいて使用するためのビームフォーミング集積回路は、個別のビームフォーミング素子のための信号を処理するように構成されたビームフォーミング回路を各々が含む、少なくとも１つのビームフォーミングチャネルと、ビームフォーミングチャネルごとに、アドレッシング可能かつプログラミング可能な複数のレジスタセットを有する対応するレジスタバンクと、高速ビームスイッチング制御インタフェースから高速ビームスイッチング制御信号を受信する高速ビームスイッチング回路とを有しており、各レジスタセットは、ビームフォーミングチャネルに対する動作パラメータを格納するように構成されており、高速ビームスイッチング回路は、レジスタセットのうち選択された１つのレジスタセットからの動作パラメータを、高速ビームスイッチング制御インタフェースからの高速ビームスイッチング制御信号に基づき、ビームフォーミングチャネルへ供給するように構成されている。
【０００６】
種々の択一的な実施形態によれば、高速ビームスイッチング回路を、レジスタセットへランダムアクセスできるように、レジスタセットへシーケンシャルアクセスできるように、かつ／またはレジスタセットへラウンドロビンアクセスできるように、構成することができる。レジスタバンクをプログラミングするために、プログラミングインタフェースを含めることができる。高速ビームスイッチング制御インタフェースを、プログラミングインタフェースの一部としてもよいし、またはプログラミングインタフェースとは別のものとしてもよい。高速ビームスイッチング回路を、パラレルアドレスに基づき、またはクロック信号に基づき、レジスタセットを選択するように構成することができる。動作パラメータは、振幅パラメータと位相パラメータとを含むことができる。ビームフォーミングチャネルのうち少なくとも１つのビームフォーミングチャネルを、デュアルモードビームフォーミングチャネルとすることができ、このデュアルモードビームフォーミングチャネルは、送信モードでの動作のための送信パス回路と、受信モードでの動作のための受信パス回路と、ビームフォーミングチャネルに対する動作パラメータ中のモード選択パラメータに基づき、送信モードか受信モードに切り替えるためのモード選択回路と、を含む。少なくとも１つのビームフォーミングチャネルはアクティブ電力制御回路を含むことができ、このアクティブ電力制御回路は、（１）フェイズドアレイシステムのＤＣ電力消費の削減、または（２）フェイズドアレイシステムの有効な指向性の選択的変更、のうちの少なくとも１つのために、ビームフォーミングチャネルに対する電力制御パラメータに基づき、ビームフォーミングチャネルのＤＣ電力消費を選択的に制御するように構成されている。ビームフォーミングチャネルに対する電力制御パラメータを、ビームフォーミングチャネルへ供給される動作パラメータから導出することができ、かつ／またはレジスタバンクとは別個のレジスタから導出することができる。アクティブ電力制御回路を、ビームフォーミングチャネルの少なくとも一部のビームフォーミング回路を選択的にオンかオフにするように、かつ／またはビームフォーミングチャネルの少なくとも一部のビームフォーミング回路の電力レベルを選択的に調節するように、構成することができる。フェイズドアレイシステムは、複数のビームフォーミング集積回路を含むことができ、各ビームフォーミング集積回路によって、少なくとも１つのビームフォーミングチャネルと対応するレジスタバンクとが実装される。レジスタバンクは、フェイズドアレイシステムの２Ｄスキャンボリューム全体をカバーするビームに対するパラメータを用いてプログラミングするために、十分な個数のレジスタセットを含むことができる。
【０００７】
本発明のさらに別の実施形態によれば、フェイズドアレイシステムは、複数のビームフォーミング素子と、複数のビームフォーミングチャネルとを有しており、各ビームフォーミングチャネルは、個別のビームフォーミング素子のための信号を処理するように構成されたビームフォーミング回路を含み、少なくとも１つのビームフォーミングチャネルはさらにアクティブ電力制御回路を含み、このアクティブ電力制御回路は、（１）フェイズドアレイシステムのＤＣ電力消費の削減、または（２）フェイズドアレイシステムの有効な指向性の選択的変更、のうちの少なくとも１つのために、ビームフォーミングチャネルに対する電力制御パラメータに基づき、ビームフォーミングチャネルのＤＣ電力消費を選択的に制御するように構成されている。
【０００８】
本発明のさらに別の実施形態によれば、フェイズドアレイシステムにおいて使用するためのビームフォーミング集積回路は、少なくとも１つのビームフォーミングチャネルを有しており、各ビームフォーミングチャネルは、個別のビームフォーミング素子のための信号を処理するように構成されたビームフォーミング回路を含み、少なくとも１つのビームフォーミングチャネルはさらにアクティブ電力制御回路を含み、このアクティブ電力制御回路は、（１）フェイズドアレイシステムのＤＣ電力消費の削減、または（２）フェイズドアレイシステムの有効な指向性の選択的変更、のうちの少なくとも１つのために、ビームフォーミングチャネルに対する電力制御パラメータに基づき、ビームフォーミングチャネルのＤＣ電力消費を選択的に制御するように構成されている。
【０００９】
種々の択一的な実施形態によれば、各ビームフォーミングチャネルは、ビームフォーミングチャネルへ動作パラメータを供給するために少なくとも１つのレジスタセットを含むことができ、このケースでは、ビームフォーミングチャネルに対する電力制御パラメータを、かかる動作パラメータから導出することができ、またはかかるレジスタセットとは別個の少なくとも１つの電力制御レジスタを介して供給することができる。アクティブ電力制御回路を、ビームフォーミングチャネルの少なくとも一部のビームフォーミング回路を選択的にオンかオフにするように、かつ／またはビームフォーミングチャネルの少なくとも一部のビームフォーミング回路の電力レベルを選択的に調節するように、構成することができる。
【００１０】
さらに別の実施形態によれば、ビームフォーミング方法は、フェイズドアレイシステムの２Ｄスキャンボリューム全体をカバーするビームに対するパラメータを用いて、複数のレジスタバンク各々における複数のレジスタセットをプリコンフィギュレーションすること、１つのビームフォーミング動作のために１つのレジスタセットを選択すること、およびビームフォーミング動作を実施するために、複数のレジスタバンクにわたって選択されたレジスタセットをアクティベートする高速ビームスイッチング制御信号を送信することを含む。
【００１１】
さらに付加的な実施形態が開示され請求される場合もあり得る。
【００１２】
当業者であれば、このすぐあとに手短に説明する図面を参照しながら論じられる以下の「例示的な実施形態の説明」から、本発明の種々の実施形態の利点をよりいっそう完全に理解するはずである。
【図面の簡単な説明】
【００１３】
【図１】本発明の例示的な実施形態に従って構成可能なフェイズドアレイシステムの２つの例示的な用途を概略的に示す図である。
【図２】特定の例示的な実施形態による図１のフェイズドアレイシステムの概略ブロック図である。
【図３】特定の例示的な実施形態に従って構成されたフェイズドアレイシステムの一部分の概略ブロック図である。
【図４】従来技術において公知の特定の例示的な態様に従い、ビームフォーミングＡＳＩＣの構成要素を概略的に示すブロック図である。
【図５】特定の例示的な実施形態に従い、上位階層におけるビームフォーミングチャネルの構成要素を概略的に示すブロック図である。
【図６】特定の例示的な実施形態に従い、単一のベクトル変調回路を含むビームフォーミングチャネルの振幅および位相制御回路の例示的なアーキテクチャを概略的に示す図である。
【図７】特定の例示的な実施形態に従い、別個の利得／振幅および位相制御回路を含むビームフォーミングチャネルの振幅および位相制御回路の例示的なアーキテクチャを概略的に示す図である。
【図８】特定の例示的な実施形態に従い、デュアルモード素子と共に使用するための振幅および位相制御回路の構成要素を概略的に示すブロック図である。
【図９】特定の例示的な実施形態に従い、例示的な書き込みシーケンスと書き込みシーケンスタイミング要求とを示す図である。
【図１０】特定の例示的な実施形態に従い、レジスタバンクを有するビームフォーミングＡＳＩＣの構成要素を概略的に示すブロック図である。
【図１１】特定の例示的な実施形態に従い、レジスタバンクの構成要素を概略的に示すブロック図である。
【図１２】特定の実施形態に従い、アクティブ電力制御を含むビームフォーミングチャネルの構成要素を概略的に示すブロック図である。
【図１３】特定の実施形態に従い、ビームフォーミングチャネル制御用のビームフォーミング制御符号語の内容を概略的に示す図である。
【図１４】特定の例示的な実施形態に従い、レジスタセット各々の一部として別個の電力制御レジスタを使用することについて概略的に示す図である。
【図１５】特定の実施形態に従い、レジスタセットとは別に別個の電力制御レジスタを使用することについて概略的に示す図である。
【図１６】特定の例示的な実施形態に従い、Ｍ個の個別の制御ラインを介してアドレッシングするための高速ビームスイッチングコントローラを概略的に示す図である。
【図１７】特定の例示的な実施形態に従い、カウンタを介してアドレッシングするための高速ビームスイッチングコントローラを概略的に示す図である。
【図１８】特定の例示的な実施形態に従い、別個の高速ビームスイッチングクロック／データラインを介してアドレッシングするための高速ビームスイッチングコントローラを概略的に示す図である。
【図１９】特定の例示的な実施形態に従い、別個のＳＰＩベースのインタフェースを介してアドレッシングするための高速ビームスイッチングコントローラを概略的に示す図である。
【図２０】特定の例示的な実施形態に従い、クロック信号を介してアドレッシングするための高速ビームスイッチングコントローラを概略的に示す図である。
【図２１】特定の例示的な実施形態に従い、クロック信号を介してアドレッシングするための代替的な高速ビームスイッチングコントローラを概略的に示す図である。
【図２２】特定の例示的な実施形態に従い、Ｎ個のビームで満たされたスキャンボリュームを概略的に示す図である。
【図２３】特定の例示的な実施形態に従い、ビームフォーミングターゲットをダイナミックにフレーミングする目的で、レジスタセットを選択的に再プログラミングするための一例を概略的に示す図である。
【図２４】特定の実施形態に従い、図２３の例のための例示的なレジスタセットコンフィギュレーションを概略的に示す図である。
【図２５】特定の例示的な実施形態による高速ビームスイッチングのためのフローチャートである。
【図２６】特定の例示的な実施形態に従い２Ｄスキャンボリューム全体をカバーするパラメータをプリコンフィギュレーションする際の高速ビームスイッチングのためのフローチャートである。
【図２７】特定の例示的な実施形態に従いターゲットエリアをフレーミングする際の高速ビームスイッチングのためのフローチャートである。
【図２８】特定の例示的な実施形態に従い、ＤＣ電力消費の削減またはアレイの有効な指向性の選択的変更などの目的で、ビームフォーミングチャネルを選択的にアクティベートおよびディアクティベートするためのフローチャートである。
【発明を実施するための形態】
【００１４】
なお、ここで述べておくと、上述の図面およびそれらの図面に描かれた要素は、必ずしも一貫した縮尺または任意の縮尺どおりに描かれているわけではない。また、文脈から他のことが示唆されないかぎり、同じ要素は同じ参照符号によって表される。
【００１５】
定義。本明細書および添付の特許請求の範囲で用いられる以下の用語は、文脈から他のことが要求されないかぎり、ここで示す意味を有するものとする。
【００１６】
「セット」は１つまたは複数の要素を含む。
【００１７】
「ビームフォーミング素子」（場合によっては単に「素子」とも称する）は、ビームフォーミングのための信号を送信および／または受信するために用いられる素子である。それぞれ異なるビームフォーミングの用途のために、それぞれ異なるタイプのビームフォーミング素子を用いることができる。例えばビームフォーミング素子を、ＲＦ用途（例えばレーダ、５Ｇ用途などのワイヤレス通信システム、衛星通信等）のためのＲＦアンテナ、超音波用途のための超音波トランスデューサ、光学用途のための光トランスデューサ、オーディオ用途のためのマイクロフォンおよび／またはスピーカ等とすることができる。一般的には、ビームフォーミング素子各々へ、またはビームフォーミング素子各々から供給される信号を、例えば利得／振幅および位相に関して別々に調節可能である。
【００１８】
「ビームフォームド信号」は、複数のビームフォーミング素子によって、または複数のビームフォーミング素子から生成された信号である。本発明の文脈においては、ビームフォームド信号が指向性または可干渉性といった何らかの固有の特徴を有する必要はない。
【００１９】
「フェイズドアレイシステム」は、複数のビームフォーミング素子と、ビームフォームド信号を生成および整合するための関連する制御ロジックと、を含むシステムである。
【００２０】
便宜上、用語「ビームフォーミング」は、本明細書では場合によっては「ＢＦ」と略される。
【００２１】
特定の例示的な実施形態によれば、フェイズドアレイシステムにおいて高速ビームスイッチング（ＦＢＳ）を行えるようにするために、レジスタバンクが用いられる。具体的には、ビームフォーミングチャネル各々が、それらのビームフォーミングチャネルの利得／振幅パラメータおよび位相パラメータといったようなものをコンフィギュレーションするために、Ｍ個のレジスタセットを含むレジスタバンクに対応づけられる。すべてのビームフォーミングチャネルのためのレジスタバンクをプリプログラミング可能であり、次いで高速ビームスイッチング回路は、その対応するレジスタバンクから同じレジスタセットを実質的に同時に使用するために、アレイ全体にわたってすべてのビームフォーミングチャネルを切り替えることができ、それによってフェイズドアレイシステムを様々なビームパターンおよび配向の間で迅速に切り替えることができるようになる。これに加え、または択一的に、アレイのＤＣ電力消費の削減および／またはアレイの有効な指向性の選択的変更などの目的で、１つまたは複数の個々のビームフォーミングチャネルへ供給される、または１つまたは複数の個々のビームフォーミングチャネルによって消費される電力量を制御するために（例えば不要なビームフォーミングチャネル内の回路のパワーオフ、または特定のビームフォーミングチャネルへの電力の低減など）、アクティブ電力制御回路を使用することができる。一部の実施形態によれば、高速ビームスイッチングおよびアクティブ電力制御を、例えば高速ビームスイッチング回路を介して設定された、または別個の回路によって設定された電力制御パラメータセットと共に使用することができる。
【００２２】
図１には、本発明の例示的な実施形態に従って構成可能なフェイズドアレイシステム１００の２つの例示的な用途が概略的に示されている。これらの例によれば、フェイズドアレイシステム１００によってＡＥＳＡシステム（これも参照符号「１００」で表される）が具現化されており、このシステムは当業者に知られているように、幅広い多様な用途に利用できる電子的にステアリング可能な複数のビームを生成する。例えば図１（Ａ）における用途はレーダシステムとして具現化されており、このシステムによればビームフォームド信号を空中の航空機または他の物体の方向に（例えば物体のポジションを検出または追跡する目的で）向けることができる。他方、図１（Ｂ）における用途はワイヤレス通信システム（例えば５Ｇ）として具現化されており、このシステムによれば（例えばＡＥＳＡシステムの有効送信レンジを拡げるために、あるいは隣接するまたは近隣の複数のセルにわたってより多くの周波数を再利用できるようにするために）、ビームフォームド信号を特定のユーザの方向へ向けることができる。当然ながら当業者は、ＡＥＳＡシステム１００および他のフェイズドアレイシステム１００を、ＲＦ通信、光学、ソナー、超音波など幅広い多様なその他の用途において利用する。よって、レーダおよびワイヤレス通信システムについて論じることは、本発明のすべての実施形態の限定を意図したものではない。
【００２３】
図２は、特定の例示的な実施形態による図１のフェイズドアレイシステム１００の概略ブロック図である。このフェイズドアレイシステム１００は特に、ビームフォーミングコントローラ２０２と、信号分配システム２０４と、複数のビームフォーミング集積回路（ＡＳＩＣ）２０６と、を含み、これらのビームフォーミング集積回路２０６各々は、複数のビームフォーミング素子２０８（例えば例示したレーダまたは５Ｇシステムで動作させるためのＲＦアンテナ）をサポートする。フェイズドアレイシステム１００は、Ｘ個のビームフォーミングＡＳＩＣ（２０６）を含み、この場合、ビームフォーミングＡＳＩＣ（２０６）各々はＹ個のビームフォーミング素子をサポートする。したがってフェイズドアレイシステム１００は、（Ｘ×Ｙ）個のビームフォーミング素子を含む。
【００２４】
図２のフェイズドアレイシステム１００を、ビームフォーミング素子２０８を介してビームフォームド信号を送信するために、かつ／またはビームフォーミング素子２０８を介してビームフォームド信号を生成するために、用いることができる。このため信号分配システム２０４を、ビームフォーミングＡＳＩＣ（２０６）各々にビームフォーミング信号を分配するように、かつ／またはビームフォーミングＡＳＩＣ（２０６）から受信した信号から１つの合成ビームフォームド信号を生成するように、構成することができる。
【００２５】
図３は、特定の例示的な実施形態に従って構成されたフェイズドアレイシステム１００の一部分３００の概略ブロック図である。具体的にはこの部分３００は、プリント回路基板３０２（すなわち基体または基板）を有する薄層フェイズドアレイとして実装されており、これによって複数のビームフォーミングＡＳＩＣ（２０６）（黒く塗りつぶされたボックスで表す）、ビームフォーミング素子２０８（ハッチングされたボックスで表す、例えばＲＦアンテナ）、およびビームフォーミングＡＳＩＣ（２０６）を１つまたは複数の共通のビームフォーミング信号ラインおよび１つまたは複数の共通の制御（ＣＴＲＬ）ラインと結線するための相互接続ロジックがサポートされる。
【００２６】
この例によれば、ビームフォーミング素子２０８は、薄層プリント回路基板３０２上の複数のパッチアンテナとして形成されており、ただしここで述べておくと、本発明はパッチアンテナまたは薄層プリント回路基板に限定されるものではない。この例によれば、各ビームフォーミングＡＳＩＣ（２０６）は２つのビームフォーミング素子（例えばアンテナ）をサポートしているが、とはいえ種々の択一的な実施形態によれば、各ビームフォーミングＡＳＩＣ（２０６）は、１つ、２つ、またはそれよりも多くのビームフォーミング素子（例えばビームフォーミングＡＳＩＣごとに４つのビームフォーミング素子）をサポートすることができる。図３の部分３００には、少数のビームフォーミングＡＳＩＣ（２０６）およびビームフォーミング素子２０８だけしか示されていないけれども、ここで述べておくと、種々の択一的な実施形態を、部分３００がいっそう僅かなビームフォーミングＡＳＩＣ（２０６）および／またはビームフォーミング素子２０８を含むように構成してもよいし、または部分３００がいっそう多くのビームフォーミングＡＳＩＣ（２０６）および／またはビームフォーミング素子２０８（例えば数１００個のまたは数１０００個のビームフォーミング素子２０８でさえ）を含むように構成してもよい。さらにここで述べておくと、プリント回路基板３０２上でビームフォーミング素子２０８だけによって、択一的な実施形態を具現化してもよい。また、プリント回路基板３０２上でビームフォーミングコントローラ２０２および／またはＲＦ電力分配システム２０４によって、択一的な実施形態を具現化してもよい、ということも述べておく。
【００２７】
フェイズドアレイシステム１００は、様々な種々のタイプのビームフォーミング素子２０８のいずれかを有することができる。例えばフェイズドアレイシステム１００は、１つまたは複数の送信専用素子、１つまたは複数の受信専用素子、および／または信号の送信と受信の双方が可能な１つまたは複数のデュアルモード素子を有することができる。便宜上、デュアルモードビームフォーミング素子をサポートするビームフォーミングチャネルのことを、本明細書では「デュアルモードビームフォーミングチャネル」と称することもある（場合によっては「ビームフォーミングトランシーバチャネル」とも称する）。実施形態には一般的に、すべて同じタイプのビームフォーミング素子が含まれており、つまりすべて送信専用素子、すべて受信専用素子、またはすべてデュアルモード素子のいずれかが含まれており、さらにデュアルモード素子を含む実施形態は一般的には、それらのデュアルモード素子のすべてを所与の任意の時点に同じモードで動作させる（例えば１つの動作フェーズ中は送信、別の動作フェーズ中は受信、例えば送信モードか受信モードに交互に切り替える）。しかしながら実施形態には、送信専用素子と受信専用素子の双方を含めることもでき、このケースでは、１つの動作フェーズ中には送信専用素子が動作させられ、別の動作フェーズ中には受信専用素子が動作させられる（例えば送信モードか受信モードに交互に切り替える）のが一般的である。一部の実施形態によれば、送信モードと受信モードとを同時に動作させることができ、例えば同時に動作する送信専用素子と受信専用素子の双方を有しており、または送信用に構成されたいくつかのデュアルモード素子と受信用に構成されたいくつかのデュアルモード素子とを同時に有する。ビームフォーミングコントローラ２０２は、ビームフォーミングＡＳＩＣ（２０６）およびビームフォーミング素子２０８のモードおよび動作を制御する。
【００２８】
既述のように各ビームフォーミングＡＳＩＣ（２０６）は、１つまたは複数のビームフォーミング素子２０８をサポートする。例示的な実施形態によれば各ビームフォーミングＡＳＩＣ（２０６）は、所望の効果を達成するために少なくとも最小数の機能によって構成されている。実際には、デュアルモード素子と共に使用するためのビームフォーミングＡＳＩＣは一般的には、送信専用素子または受信専用素子と共に使用するためのビームフォーミングＡＳＩＣとは異なるいくつかの機能を有する。例えば、デュアルモード素子と共に使用するためのビームフォーミングＡＳＩＣは一般的には、各デュアルモード素子を送信機か受信機に切り替えるためのスイッチング回路を含む。このため、送信専用素子または受信専用素子と共に使用するためのビームフォーミングＡＳＩＣは一般に、デュアルモード素子と共に使用するためのビームフォーミングＡＳＩＣよりも小さい設置面積を有する。
【００２９】
一例として各ビームフォーミングＡＳＩＣ（２０６）は、フェイズドアレイシステム１００の構成におけるその役割に応じて、以下の機能のうちの一部またはすべてを含むことができる。すなわち、
位相シフト、
振幅制御／信号の重み付け、
送信モードと受信モードとの切り替え、
１つまたは複数のビームフォーミング素子への出力信号を増幅するための出力増幅、
１つまたは複数のビームフォーミング素子からの入力信号を増幅するための入力増幅、および
ビームフォーミング素子間での電力の結合および分離。
【００３０】
実際には、ビームフォーミングＡＳＩＣ（２０６）の一部の実施形態は、付加的なまたは異なる機能を有することができ、とはいえ例示的な実施形態は、上述の機能によって十分に動作するはずである。当業者であれば、これらの機能を実施するために幅広い多様な手法のうちのいずれかで、ビームフォーミングＡＳＩＣ（２０６）を構成することができる。例えば出力増幅を電力増幅器によって実施することができ、入力増幅を低雑音増幅器によって実施することができ、位相シフトは慣用の移相器を用いることができ、スイッチング機能を慣用のトランジスタベースのスイッチを用いて実装することができる。
【００３１】
ビームフォーミングＡＳＩＣ（２０６）各々は好ましくは、アレイ内の少なくとも１つのビームフォーミング素子２０８に作用するように動作する。特定の例示的な実施形態によれば、１つのビームフォーミングＡＳＩＣ（２０６）は複数のビームフォーミング素子２０８に作用するように、例えば２つまたは４つのビームフォーミング素子２０８に作用するように、動作することができる。当然ながら当業者であれば、用途に基づき１つのビームフォーミングＡＳＩＣ（２０６）を共有するビームフォーミング素子２０８の個数を調節することができる。特に、このようにして複数のビームフォーミング素子２０８間でビームフォーミングＡＳＩＣ（２０６）を共有することで通常、ビームフォーミングＡＳＩＣ（２０６）の所要総数が削減され、これによって一部のケースでは、プリント回路基板３０２の所要サイズを小さくすることができ（または一部のケースでは、プリント回路基板３０２上にいっそう多くの個数のビームフォーミング素子を配置することができ）、フェイズドアレイシステム１００の電力消費を削減することができ、かつフェイズドアレイシステム１００のコスト全体を低減することができる。
【００３２】
図４は、従来技術において公知の特定の例示的な態様に従い、ビームフォーミングＡＳＩＣ（２０６）の構成要素を概略的に示すブロック図である。ビームフォーミングＡＳＩＣ（２０６）は特に、制御（ＣＴＲＬ）信号を介したビームフォーミングコントローラ２０２とのインタフェーシングのためのシリアルペリフェラルインタフェース（ＳＰＩ）コントローラ４０２または他の適切なコントローラ、Ｙ個のビームフォーミングチャネル４０８１〜４０８Ｙ各々へ、かつ／またはＹ個のビームフォーミングチャネル４０８１〜４０８Ｙ各々から、共通のビームフォーミング信号を分配するための信号分配システム４０４、およびＹ個のビームフォーミングチャネル４０８１〜４０８Ｙ各々をそれぞれコンフィギュレーションするためのレジスタセット４０６１〜４０６Ｙを含む。各レジスタセット４０６は、対応するビームフォーミングチャネル４０８の複合ビームウェイトをプログラミングするために、１つまたは複数のレジスタを含むことができる。例えば各レジスタセット４０６は、対応するビームフォーミングチャネル４０８に対する利得／振幅パラメータと位相パラメータの双方を含む符号語を格納するために使用される、単一のレジスタを含むことができ、または各レジスタセット４０６は、対応するビームフォーミングチャネル４０８に対する利得／振幅パラメータと位相パラメータとを別々に格納するために使用される、別個のレジスタを含むことができる。
【００３３】
図５は、特定の例示的な実施形態に従い、上位階層におけるビームフォーミングチャネル４０８の構成要素を概略的に示すブロック図である。ビームフォーミングチャネル４０８は特に、振幅および位相制御回路５０２を含み、この回路５０２は、対応するレジスタセット４０６からの利得／振幅パラメータと位相パラメータとに基づき、ビームフォーミング素子２０８への、またはビームフォーミング素子２０８からの信号の利得／振幅および位相を調節する。上述のようにビームフォーミングチャネル４０８を、送信専用、受信専用、またはデュアルモードとして構成することができ、フェイズドアレイシステムを、すべて送信専用チャネル、すべて受信専用チャネル、すべてデュアルモードチャネル、または異なるタイプのチャネルの混合によって構成することができる。送信専用またはデュアルモードのビームフォーミングチャネルは一般的には、電力増幅器を含む送信パス回路を含むのに対し、受信専用またはデュアルモードのビームフォーミングチャネルは一般的には、低雑音増幅器を含む受信パス回路を含む。ビームフォーミングチャネルは、付加的な増幅器および／または（例えば位相シフトのために信号に遅延を加えるなどの目的で）バッファを含むこともできる。
【００３４】
図６および図７には、特定の例示的な実施形態に従い、振幅および位相制御回路５０２の２つの例示的なアーキテクチャが概略的に示されている。図６によれば、振幅および位相制御回路５０２はベクトル変調器回路６０１を含み、この回路６０１は、対応するレジスタセット４０６からの利得／振幅パラメータと位相パラメータとに基づき、ビームフォーミングチャネル４０８への、またはビームフォーミングチャネル４０８からの信号の振幅と位相の双方を調節する。図７によれば、振幅および位相制御回路５０２は、別個の位相制御回路６０２と振幅制御回路６０４とを含み、この場合、位相制御回路６０２は、対応するレジスタセット４０６からの位相パラメータに基づき、ビームフォーミングチャネル４０８への、またはビームフォーミングチャネル４０８からの信号の位相を調節し、振幅制御回路６０４は、対応するレジスタセット４０６からの利得／振幅パラメータに基づき、ビームフォーミングチャネル４０８への、またはビームフォーミングチャネル４０８からの信号の利得／振幅を調節する。既述のようにレジスタセット４０６は、対応するビームフォーミングチャネル４０８に対する利得／振幅パラメータと位相パラメータの双方を含む符号語を格納するために使用される、単一のレジスタを含むことができ、このケースでは符号語を、位相制御回路６０２へ位相パラメータを供給するために、かつ振幅制御回路６０４へ利得／振幅パラメータを供給するために、デコーディングすることができ、またはレジスタセット４０６は、対応するビームフォーミングチャネル４０８に対する別々の利得／振幅パラメータと位相パラメータとを格納するために使用される、別個のレジスタを含むことができ、このケースでは、位相レジスタからの位相パラメータを位相制御回路６０２へ供給することができ、かつ利得／振幅レジスタからの利得／振幅パラメータを振幅制御回路６０４へ供給することができる。
【００３５】
図８は、特定の例示的な実施形態に従い、デュアルモード素子と共に使用するための振幅および位相制御回路５０２の構成要素を概略的に示すブロック図である。振幅および位相制御回路５０２は特に、送信パス回路８０６と受信パス回路８０４とスイッチ８０２および８０８とを含む。送信パス回路８０６を実質的に、図６および図７を参照しながら上述の記載で説明したように、信号分配システム４０４からビームフォーミング素子２０８へ送られる信号の利得／振幅と位相とを調節するように構成することができる一方、受信パス回路８０４を実質的に、送信パス回路８０６とは逆に、ビームフォーミング素子２０８から受信されて信号分配システム４０４へ供給される信号の利得／振幅と位相とを調節するように構成することができる。送信パス８０６および受信パス８０４を別個の回路とすることができ、または一部の実施形態によれば、それらのパスがいくつかの共通の回路を含むことができる（例えば振幅制御回路および／または位相制御回路を２つの信号パスによって共有することができる）。この例の場合にはレジスタセット４０６は、利得／振幅パラメータおよび位相パラメータに加えて、ビームフォーミングチャネルに対しモード（例えば送信モード対受信モード）を選択するためのモード選択パラメータを含む。このモード選択パラメータは、適切な信号パスを選択する目的で、つまり送信モードであれば送信パス８０６を、受信モードであれば受信パス８０４を選択する目的で、スイッチ８０２および８０８を制御するために用いられる。レジスタセット４０６からの利得／振幅パラメータおよび位相パラメータは、適切な信号パスへ供給される。レジスタセット４０６は、対応するビームフォーミングチャネル４０８に対する利得／振幅パラメータと位相パラメータとモード選択パラメータとを含む符号語を格納するために使用される、単一のレジスタを含むことができ、このケースでは、モード選択パラメータをスイッチ８０２および８０８へ供給するために、かつ位相パラメータを位相制御回路へ供給するために、かつ利得／振幅パラメータを振幅制御回路へ供給するために、符号語をデコーディングすることができ、またはレジスタセット４０６は、モード選択パラメータのために別個のモード選択レジスタを含むことができ、このケースでは、モード選択レジスタからのモード選択パラメータを、スイッチ８０２および８０８へ供給することができる。ここで述べておくと、特定の択一的な実施形態によれば、スイッチ８０２および８０８を省略可能であり、その代わりに適切な信号パスをイネーブルするために（例えば選択された信号パス回路のパワーオンおよび他方の信号パス回路のパワーオフ）、モード選択パラメータが使用される。
【００３６】
いずれのケースであれ、送信専用またはデュアルモードのビームフォーミングチャネル４０８における送信パス回路は、一般的に電力増幅器を含むのに対し、受信専用またはデュアルモードのビームフォーミングチャネル４０８における受信パス回路は、一般的に低雑音増幅器を含む。ビームフォーミングチャネル４０８は、付加的な増幅器および／または（例えば位相シフトのために信号に遅延を加えるなどの目的で）バッファを含むこともできる。
【００３７】
動作中、ビームフォーミングコントローラ２０２は、例えばビームフォーミングチャネルに対する位相パラメータおよび利得パラメータなどのように、対応するビームフォーミングチャネル４０８に対するビームフォーミングパラメータを用いて、各レジスタセット４０６をコンフィギュレーションし、ビームフォーミング素子２０８がデュアルモード素子であれば、オプションとしてビームフォーミングチャネルに対するモード（例えば送信モード対受信モード）もコンフィギュレーションする。
【００３８】
ビームフォーミングコントローラ２０２は時折、フェイズドアレイシステム１００の動作を再コンフィギュレーションしなければならない場合もあり、例えばこれは送信モードか受信モードに切り替えることによって、かつ／またはビームフォームド信号の有効な形状、指向性、方向またはパワーを変更するといった目的で、ビームフォーミング素子２０８各々に対する位相パラメータと利得パラメータとを再コンフィギュレーションすることによって行われる。実際には、フェイズドアレイシステム１００のかかる再コンフィギュレーションの速度は、ビームフォーミングコントローラ２０２がＸ個のビームフォーミングＡＳＩＣ（２０６）におけるＹ個のレジスタに新たなパラメータを書き込むことのできる速度によって制限される。特定の実装において、かかる再コンフィギュレーションには、少なくとも（Ｘ×Ｙ）個の書き込み動作（例えばビームフォーミングチャネルごとに１つの書き込み動作）が必要とされる可能性がある。
【００３９】
図４を参照しながら上述の記載で説明した例示的な実施形態の場合には、各ビームフォーミングＡＳＩＣ（２０６）は、ＳＰＩバスを介したビームフォーミングコントローラ２０２とのインタフェーシングのために、ＳＰＩコントローラ４０２を含む（ビームフォーミングコントローラ２０２もＳＰＩコントローラを含む）。一般的にいえば、ビームフォーミングコントローラ２０２はＳＰＩバスマスタデバイスとして動作し、ビームフォーミングＡＳＩＣ（２０６）はＳＰＩバススレーブデバイスとして動作する。
【００４０】
図９（Ａ）にはこの書き込みシーケンスの一例が示されており、この場合、ＳＰＩバスを介してビームフォーミングコントローラ２０２によりＮビットのワードが供給される。Ｎビットのワードは、（例えば書き込まれるレジスタセットを選択するための）アドレス情報、および（例えば符号語の形態の）利得／振幅パラメータおよび位相パラメータ、ならびに場合によっては付加的な情報（例えばデュアルモード素子を送信モードか受信モードに切り替えるためのモード選択パラメータなど）を含むことができる。Ｎビットシーケンスの終わりにレジスタセットの内容が上書きされ、そのレジスタセットの内容に基づきビームフォーミングチャネルの複合ビームウェイトが変更される。
【００４１】
図９（Ｂ）には、ＳＰＩバスを介してビームフォーミングコントローラ２０２により複数のＮビットのワードを書き込むための典型的なタイミング要求が示されている。この図に示されているように、ウェイト１からウェイト２へビームフォーミングチャネルの複合ビームウェイトを変更するために必要とされる時間はΔｔであり、ただしΔｔは、（各書き込みの間に必要とされる）タイミングオーバヘッドとＮビットの符号語を書き込むために必要とされる時間の合計である。したがってΔｔは実質的には、アレイ全体の再コンフィギュレーションにかかる時間の下限であり（例えばすべてのレジスタセットをすべてのビームフォーミングＡＳＩＣにわたり同時に書き込める場合）、ただしレジスタセットごとに別々に／シーケンシャルに書き込まなければならないならば、書き込みシーケンス全体が（Ｘ×Ｙ×Δｔ）のオーダになる可能性があり、またはＰ個のビームフォーミングＡＳＩＣをパラレルに書き込むことができるならば、（Ｘ×Ｙ×Δｔ）／Ｐのオーダになる可能性があり、このことはシステム更新時間のボトルネックである。
【００４２】
しかもビームフォーミングチャネル４０８各々が、対応するレジスタセット４０６への書き込み完了に応答して再プログラミングされるならば、複数のビームフォーミングチャネル４０８（またはビームフォーミングチャネル４０８の様々なサブセット）が、それぞれいくらか異なる時点で新たなコンフィギュレーションに切り替わる可能性があり、このことはビームフォーミング動作の品質を劣化させるおそれがある。このことを例えば、新たな符号語が書き込まれている間は、目下の符号語がビームフォーミングチャネルにより用いられるのをラッチし、その後、ビームフォーミングコントローラ２０２からの共通の信号を用いて、新たな符号語すべてを同時にアクティベートすることによって、改善することができるけれども、かかるメカニズムによってもシステムの更新時間が変わることはなく、依然として（Ｘ×Ｙ）個のレジスタセットの書き込みを必然的に伴う。
【００４３】
したがって特定の実施形態によれば、各ビームフォーミングＡＳＩＣ（２０６）が各ビームフォーミングチャネルのために単一のレジスタセットを含むのではなく、各ビームフォーミングＡＳＩＣが各ビームフォーミングチャネルのために１つのレジスタバンクを含んでおり、その際にこのレジスタバンクには複数のレジスタセットが含まれている。レジスタバンクを、可能性のある複数のビームフォーミング動作に対するビームフォーミングパラメータを用いてプリプログラミングすることができ、次いでスイッチングロジックを用いて、個々のレジスタセットを（ビームフォーミングコントローラ２０２からの命令を介して）、それらの対応する複数のビームフォーミングチャネルへ同時に送ることができ、それによって特定のビームフォーミング動作が実施される。スイッチングロジックを、レジスタバンクのレジスタセットへのランダムアクセスのためにコンフィギュレーションすることができ、またはレジスタバンクのレジスタセットへのシーケンシャルアクセスまたはラウンドロビンアクセスのためにコンフィギュレーションすることができ、これは一般的にはＳＰＩインタフェース４０２に関して非同期に行われる。所与のビームフォーミングチャネルの複合ビームウェイトは、かかるスイッチングによりビームフォーミングチャネルに与えられるパラメータによって決定される。
【００４４】
図１０は、特定の例示的な実施形態に従い、ビームフォーミングＡＳＩＣ（２０６）の構成要素を概略的に示すブロック図である。ビームフォーミングＡＳＩＣ（２０６）は特に、制御（ＣＴＲＬ）信号を介したビームフォーミングコントローラ２０２とのインタフェーシングのためのシリアルペリフェラルインタフェース（ＳＰＩ）コントローラ４０２または他の適切なコントローラ、Ｙ個のビームフォーミングチャネル４０８１〜４０８Ｙ各々へ、かつ／またはＹ個のビームフォーミングチャネル４０８１〜４０８Ｙ各々から、共通のビームフォーミング信号を分配するための信号分配システム４０４、およびＹ個のビームフォーミングチャネル４０８１〜４０８Ｙをそれぞれコンフィギュレーションするためのレジスタバンク１００６１〜１００６Ｙを含む。各レジスタバンクはＭ個のレジスタセット４０６を含み（便宜上、本明細書ではレジスタセット１〜レジスタセットＭと称する）、この場合、各レジスタセット４０６は、対応するビームフォーミングチャネル４０８の複合ビームウェイト（およびオプションとして例えば動作モードなど他のパラメータ）をプログラミングするために、１つまたは複数のレジスタを含むことができる。例えば各レジスタセット４０６は、対応するビームフォーミングチャネル４０８に対する利得／振幅パラメータと位相パラメータの双方を含む符号語を格納するために使用される、単一のレジスタを含むことができ、または各レジスタセット４０６は、対応するビームフォーミングチャネル４０８に対する利得／振幅パラメータと位相パラメータとを別々に格納するために使用される、別個のレジスタを含むことができる。高速ビームスイッチング（ＦＢＳ）コントローラ１００２は、ビームフォーミングコントローラ２０２から受信したＦＢＳ信号１００３に基づき、レジスタ選択信号１００４を出力する。レジスタバンク内のレジスタセットへのランダムアクセスのために、ＦＢＳ信号１００３は、シリアルバスまたはパラレルバスを介して搬送されるアドレスを含むことができ（例えば４ビットのパラレルバスを使用して１６個のレジスタセットをアドレッシングすることができる）、さらにＦＢＳコントローラ１００２はアドレスデコーダを含むことができる。レジスタバンク内の複数のレジスタセットへのシーケンシャルアクセスまたはラウンドロビンアクセスのために、ＦＢＳ信号１００３は単純なクロック状のパルスを含むことができ、ＦＢＳコントローラ１００２は、レジスタセットを最初から最後までクロックパルスごとに段階的に進ませるために、アドレスジェネレータを含むことができる。種々の択一的な実施形態において、他のタイプのレジスタ選択コンフィギュレーションを使用することができ、さらに一部の実施形態によれば、ＦＢＳ信号１００３をレジスタバンク１００６へダイレクトに供給しそれらによって処理することで、ＦＢＳコントローラ１００２を省略することができる。
【００４５】
ＦＢＳコントローラ１００２および／または対応するＦＢＳ信号１００３を、様々な手法のうちのいずれかで実装することができ、本発明はいかなる特定のレジスタ選択技術にも限定されるものではない。以下は、いくつかの例示的なレジスタ選択技術であり、それらに限定されるものではない。
【００４６】
１）Ｍ個の個別の制御ラインを介したアドレッシング
この実装によれば、ＦＢＳ信号１００３は、ビームフォーミングＡＳＩＣ（２０６）へ供給されるＰ個の個別のラインである。レジスタ選択信号１００４を生成するために、これらＰ個の個別のラインをＦＢＳコントローラ１００２によって処理することができ、またはそれらのラインをレジスタバンク１００６へダイレクトに供給することができ（これによって別個のＦＢＳコントローラ１００２の必要性が回避され）、このケースではＦＢＳ信号１００３をレジスタ選択信号１００４として用いることができる。これらＰ個の個別のラインは、２Ｐ個の個別のアドレスを生成することができ、これによればシステムは最大で２Ｐ個のレジスタセットをアドレッシングできるようになる（例えば、図１１では「Ｍ個」と称しているレジスタバンクごとのレジスタセットの個数を、２Ｐと等しくすることができる）。
【００４７】
図１６には、特定の例示的な実施形態に従い、Ｍ個の個別の制御ラインを介してアドレッシングするためのＦＢＳコントローラ１００２が概略的に示されている。この例によれば、ＦＢＳコントローラ１００２はデコーダ１６０２を含み、このデコーダ１６０２は、レジスタ選択信号１００４（例えばデコーディングされたアドレス）を生成するために、ＦＢＳインタフェースのＭ個の個別の制御ライン１００３をデコーディングするように構成されている。別の選択肢として、デコーディングが不要であれば、ブロック１６０２をバッファ／ラインドライバのセットにより構成することができる。
【００４８】
２）カウンタを介したアドレッシング
この実装によれば、ＦＢＳ信号１００３を僅か１つのラインとすることができる。アドレスを更新するために、このラインをホストシステムによってトグル式にアップおよびダウンして切り替えることができる。ＦＢＳコントローラ１００２は、ラインがトグル式に切り替えられた回数をカウントすることができ、このカウントから選択されたレジスタセットを決定して、適切なレジスタ選択信号１００４を出力することができる。カウンタの深さによって、生成可能なユニークなアドレスの個数、ひいてはレジスタバンク内でサポート可能なレジスタセットの個数が決定されることになる。ロバスト性を向上させるため、この実装に付加的な制御ラインを含めることができる。一例を挙げるとすれば「イネーブル」ラインであって、これはクロックをゲーティングし、アドレスの更新と更新の間にカウンタをリセットする。このことによって特に、雑音余裕度を向上させることができ、フェイズドアレイシステム１００における複数のビームフォーミングＡＳＩＣ（２０６）にわたって各カウンタの状態が一致している、ということを保証することができる。
【００４９】
図１７には、特定の例示的な実施形態に従い、カウンタを介してアドレッシングするためのＦＢＳコントローラ１００２が概略的に示されている。この例によれば、ＦＢＳコントローラ１００２はデコーダ１７０２およびカウンタ１７０４を含み、ＦＢＳ信号１００３は２つのラインすなわちクロックライン（ＦＢＳ＿ＣＬＫ）およびイネーブルライン（ＦＢＳ＿ＥＮ）を含む。ＦＢＳ＿ＥＮラインはＦＢＳ＿ＣＬＫ信号を「ゲーティングし」、したがってイネーブル信号がアクティブであるときのみ、カウンタは累算を開始することになり、例えばイネーブルラインがアクティブであるとき、デコーダ１７０２はカウンタ１７０４へ向けてクロック信号を通過させ、イネーブルラインが非アクティブであるとき、適切なレジスタセットを選択するために、カウンタ１７０４の値をレジスタ選択信号１００４として送ることができる。カウンタをリセットするリセットパルスを生成するためにイネーブル信号を用いることもでき、例えばデコーダ１７０２はイネーブルラインを監視してリセット信号を検出し、イネーブルラインからのリセット信号の検出に応答して、カウンタ１７０４に対し相応のリセット信号を生成する。クロック信号のゲーティングは特に、雑音余裕度をもたらすために役立ち、カウンタのリセットは、ＦＢＳコントローラのすべてが同じアドレスを生成することを保証するために役立つ。
【００５０】
３）別個の高速ビームスイッチングクロック／データラインを介したアドレッシング
この実装によれば、ＦＢＳ信号１００３を、ＳＰＩバスとは独立して動作するクロック／データラインによって構成することができる。このアプローチの場合、データはクロック制御されてＦＢＳコントローラ１００２へ送られ、レジスタセットを選択するアドレスを生成するために格納される。
【００５１】
図１８には、特定の例示的な実施形態に従い、別個の高速ビームスイッチングクロック／データラインを介してアドレッシングするためのＦＢＳコントローラ１００２が概略的に示されている。この例によれば、ＦＢＳコントローラ１００２はシフトレジスタ１８０２を含み、ＦＢＳ信号１００３は２つのラインすなわちクロックライン（ＦＢＳ＿ＣＬＫ）およびデータライン（ＦＢＳ＿ＤＡＴＡ）を含む。ＦＢＳ＿ＤＡＴＡラインはアドレスデータを搬送し、このアドレスデータはデコーディングされ、レジスタ選択信号１００４を介してレジスタバンクスイッチへ送信される。ＦＢＳ＿ＣＬＫラインを用いて、データビットがクロック制御される。シフトレジスタの深さによって、アドレスの長さが規定される。このアプローチの１つの利点は、例えば３２個（２＾６）個の状態はアドレス更新のために６つのクロックサイクルしか必要としないことであり、これに対し図１７のカウンタは１つの状態を更新するために（例えばＦＢＳアドレス３１が望まれるならば）、最大で３１個のクロックパルスが必要とされる可能性がある。
【００５２】
４）別個のＳＰＩベースのインタフェースを介したアドレッシング
この実装によれば、ＦＢＳ信号１００３は、ＳＰＩバスから選択されたラインセットおよび／または特にＦＢＳ制御のためのラインセットを含むことができる。この場合にはＦＢＳコントローラ１００２は、第２のＦＢＳシリアルペリフェラルインタフェース（ＦＢＳ  ＳＰＩ）として動作することになり、このインタフェースは、レジスタセットを選択するためのアドレスを生成する目的で、クロック／データ信号を解読する。ＦＢＳ  ＳＰＩの書き込み時間は、標準ＳＰＩへの書き込みよりも著しく短いものとなり、このことでビームスイッチング速度が高められることになる。
【００５３】
図１９には、特定の例示的な実施形態に従い、別個のＳＰＩベースのインタフェースを介してアドレッシングするためのＦＢＳコントローラ１００２が概略的に示されている。この例によれば、ＦＢＳコントローラ１００２は、ＦＢＳシリアルペリフェラルインタフェース１９０２を含み、このインタフェース１９０２は、データラインおよびクロックラインを標準シリアルペリフェラルインタフェース４０２と共有する。この場合、標準ＳＰＩ（４０２）は通常、ＦＢＳ  ＳＰＩ（１９０２）のために意図された通信を無視するように設計されることになる一方、ＦＢＳ  ＳＰＩ（１９０２）は通常、標準ＳＰＩ（４０２）のために意図された通信を無視するように設計されることになる。このことを例えば、アドレッシング、エンコーディング、時分割多重、周波数分割多重、または他のメカニズムを通して達成することができる。上述のようにＦＢＳ信号１００３は、特にＦＢＳ制御のためのラインセットを含むことができる。例えば、ＦＢＳ  ＳＰＩ（１９０２）をイネーブルまたはディスエーブルするために、付加的なＦＢＳイネーブルラインを使用することができる。このことによって、標準ＳＰＩ（４０２）とＦＢＳ  ＳＰＩ（１９０２）との間の時分割多重が可能になる。
【００５４】
５）クロック信号を介したアドレッシング
この実装によれば、ＦＢＳ信号１００３を単一のラインとすることができ、この場合、ビームフォーミングコントローラ２０２は、レジスタバンク内で次に続くレジスタセットへの移動を要求するたびに、１つのクロックパルスを生成する。かかるクロック信号に基づき、ＦＢＳコントローラ１００２は適切なアドレス選択信号１００４を生成することができ、または一部の実施形態によれば、ＦＢＳコントローラ１００２を省略することができ、その代わりにクロック信号をレジスタバンクへダイレクトに供給することができ、そこにおいて回路は、クロックパルスのたびに次に続くレジスタセットを出力する。このタイプのレジスタ選択メカニズムを、（例えばレジスタセット１からレジスタセットＭまで段階的に進む）レジスタセットへのシーケンシャルアクセスを提供するために、または（例えばレジスタセット１からレジスタセットＭまで段階的に進み、レジスタセット１へと再循環する）レジスタセットへのラウンドロビンアクセスを提供するために、用いることができる。ビームフォーミングＡＳＩＣ（２０６）のすべてをリセットまたはさもなくば同期させる目的で（例えば最初のレジスタセットへのリセット）、ビームフォーミングコントローラ２０２によって時折、「同期」信号を送信することができる。
【００５５】
図２０には、特定の例示的な実施形態に従い、クロック信号を介してアドレッシングするためのＦＢＳコントローラ１００２が概略的に示されている。この例によれば、ＦＢＳコントローラ１００２は、クロック信号（ＦＢＳ＿ＣＬＫ）のサイクルごとに例えば立ち上がり縁または立ち下がり縁でインクリメントされるカウンタ２００２を含み、これによってレジスタ選択信号１００４が生成され、このレジスタ選択信号１００４は、レジスタセットを最初から最後まで段階的に進み、オプションとしてラウンドロビンアドレッシングの場合には、再循環して最初のレジスタセットに戻る。カウンタをリセットするために、図１７に示したものと同様のリセットメカニズムを含めることができる。
【００５６】
図２１には、特定の例示的な実施形態に従い、クロック信号を介してアドレッシングするための択一的なＦＢＳコントローラ１００２が概略的に示されている。この例によれば、ＦＢＳコントローラ１００２は、実質的にカウンタ２００２のように動作するカウンタ２１０２を含み、ただしパワーオンリセット回路および／またはＳＰＩから到来するリセット信号をさらに含む。これによって、チップがパワーオンされたときに、または任意にコントローラ２０２がＳＰＩを介してリセット信号を送信したときに、カウンタがリセットされる。アレイ内のすべてのチップが、スタートアップ時に同じＦＢＳアドレス（例えば１）で開始すること、および特定のＡＳＩＣが時間の経過につれてカウントを失った可能性があるときに、それらすべてのチップを同じ値（例えば１）にリセットできることを保証するために、このメカニズムを使用することができる。
【００５７】
しかしながらＦＢＳインタフェースが実装されており、フェイズドアレイシステム１００およびビームフォーミングＡＳＩＣ（２０６）は一般的には、フェイズドアレイシステム１００内のすべてのビームフォーミングＡＳＩＣ（２０６）が同じＦＢＳ制御ライン／信号１００３を共有するように、したがって実質的に同時にすべてのビームフォーミングＡＳＩＣにわたってレジスタバンク内の同じレジスタセットを選択するように、実装されることになる（これは例えば、同じアドレスのデコーディングによって、または互いに同じ進み具合でレジスタバンクのレジスタセットを最初から最後までインクリメントさせることよって行われる）。したがって例えば、所与のレジスタ選択アドレスに関して、フェイズドアレイシステム１００全体にわたって対応するレジスタセットを、ビームを特定の方向へ向けるデータで満たすことができ、さらに異なるレジスタ選択アドレスに対応するレジスタセットを、ビームを異なる方向へ向けるように（あとで述べるように特定の実施形態によれば、アクティブなビームフォーミングチャネルの個数を変更するようにも、かつ／または１つまたは複数のビームフォーミングチャネルにおけるＤＣ電力を調節するようにも）コンフィギュレーションすることができ、このようにしてフェイズドアレイシステム１００の有効開口、Ｇ／Ｔ、ＥＩＲＰ、指向性、またはＤＣ電力消費といったようなものが変更される。レジスタ選択アドレスをＦＢＳ制御ライン／信号１００３を介して迅速に更新できるのであれば、すべてのビームフォーミングＡＳＩＣ（２０６）にわたってビームフォーミングチャネル４０８各々をプログラミングする必要なく、フェイズドアレイシステム１００のビームフォーミング動作を迅速に変更することができ、これによってアレイの有効開口、Ｇ／Ｔ、ＥＩＲＰ、指向性またはＤＣ電力消費を迅速に変更することができる。
【００５８】
図１１は、特定の例示的な実施形態に従い、レジスタバンク１００６の構成要素を概略的に示すブロック図である。レジスタバンク１００６は特に、Ｍ個のレジスタセット１１０６および１つのスイッチ１１０２を含み、このスイッチ１１０２によって、ＦＢＳコントローラ１００２からのレジスタ選択信号に基づき、複数のレジスタセット１１０６のうち選択された１つのレジスタセットがビームフォーミングチャネル４０８へ送られる。特定の実施形態によれば、レジスタセットにランダムにアクセスすることができ（例えばビームフォーミングコントローラ２０２はレジスタセット各々を個別にアドレッシングすることができ、非シーケンシャルな手法でそれらを切り替えることができ、例えばレジスタセット１からレジスタセット５へ、さらにレジスタセット３へという具合に切り替えることができ）、他方、別の実施形態によれば、レジスタセットにシーケンシャルにまたはラウンドロビンの手法でアクセスすることができる（例えばビームフォーミングコントローラ２０２によってスイッチ１１０２は、１からＭの順序で、さらにオプションとして１に戻る順序で、レジスタセットを最初から最後まで段階的に進むことができる）。
【００５９】
ここで述べておくと、一般的には、ビームフォーミングコントローラ２０２からのレジスタ選択信号１００４は、すべてのビームフォーミングＡＳＩＣ（２０６）へ供給され、すべてのビームフォーミングＡＳＩＣ（２０６）にわたるすべてのビームフォーミングチャネル４０８は、アドレッシングされたレジスタセットに実質的に同時に切り替わるようになり、例えばビームフォーミングコントローラ２０２がレジスタセット５をアドレッシングしたならば、すべてのビームフォーミングＡＳＩＣ（２０６）にわたるすべてのビームフォーミングチャネル４０８が、ビームフォーミングコントローラ２０２による単一のアドレッシング動作を介して、対応するレジスタセット５に切り替わる。
【００６０】
慣用の技術に優りレジスタバンクをこのように使用することの主要な利点とは、ビームフォーミングＡＳＩＣ（２０６）（ひいてはフェイズドアレイシステム１００）は、ビームフォーミングコントローラ２０２がすべてのビームフォーミングＡＳＩＣにわたりレジスタセットの完全な補完を再プログラミングすることがあり得る場合よりも著しく高速に、レジスタセットを切り替えることができる、ということである。かくして種々のビームフォーミング動作間の切り替え（例えば送信モードと受信モードとの切り替え、またはビームフォームド信号、ビーム配向、指向性、ＥＩＲＰ、Ｇ／ＴまたはＤＣ電力に対する調節の実施）を、慣用のシステムの場合よりも著しく高速に達成することができる。かかる高速ビームスイッチングは、５Ｇ用途で使用するためなどのように、数多くの将来のフェイズドアレイシステムの重要な要素になる可能性があり、１つの波形のタイミングフレームごとに種々のビームフォーミングを使用可能にすることができる。
【００６１】
例示的な実施形態を特に、フェイズドアレイシステムのファーフィールドスキャンボリュームの一部分について、フェイズドアレイシステムのファーフィールドスキャンボリューム全体に至るまで、さらにはフェイズドアレイシステムのファーフィールドスキャンボリューム全体を含めて、プリプログラミングおよび高速ビームスイッチングするために有用なものとすることができる。
【００６２】
図２２には、特定の例示的な実施形態に従い、Ｎ個のビームで満たされたスキャンボリュームが概略的に示されている。Ｎ個のビームすべてをプリプログラミングするために十分な個数のレジスタバンク／セット（例えばレジスタバンクごとにＮ個のレジスタセット）があるならば、ＦＢＳ制御ライン１００３だけを用いて、すなわちいかなるレジスタセットも再プログラミングする必要なく、ファーフィールドスキャンボリューム全体をカバーする高速スキャンを実施するために、高速ビームスイッチングを使用することができる。このケースではビームフォーミングコントローラ２０２は、Ｎ個のビームをフォーミングするために適切なパラメータを用いて、すべてのビームフォーミングＡＳＩＣ（２０６）にわたるすべてのレジスタバンク内のすべてのレジスタセットをプリプログラミングすることができ、その後、ビームを選択的に切り替えるためにレジスタセットを切り替えることができる。上述のように、ビームにランダムにアクセスすることができ（例えばビーム１からビームＮへ、さらにビーム２へというような切り替え）、またはビームにシーケンシャルにアクセスすることができる（例えばビーム１からビーム２へ、さらにビーム３へというような切り替え）。
【００６３】
レジスタバンクをこのように使用することのさらに別の利点は、以下のとおりである。すなわち特定の実施形態によれば、「アクティブな」レジスタセットのグループを用いてビームフォーミング動作が実施されている間、さらに一部の実施形態によれば、目下書き込まれていないレジスタセット間でシステムが切り替わっている間でさえ、ビームフォーミングコントローラ２０２は、「非アクティブな」レジスタセットのグループに対し新たな値を書き込むことができるのである。かかる選択的な再プログラミングを特に、ビームフォーミングターゲットが移動したときでさえ、そのターゲットをダイナミックに「フレーミング」するために、使用することができる。
【００６４】
図２３には、特定の例示的な実施形態に従い、ビームフォーミングターゲットをダイナミックにフレーミングする目的で、レジスタセットを選択的に再プログラミングするための一例が概略的に示されている。この例は、１〜２５の数字が振られた２５個のビームによりカバーされたフェイズドアレイシステムのファーフィールドスキャンボリュームの一部分を用いて表されている。この例では、ファーフィールドスキャンボリューム全体をプリプログラミングするために、十分な個数のレジスタバンク／セットが存在しないものとしている。図２３（Ａ）の場合には、ターゲットはビーム８によってカバーされたエリア内にあるものとしており、したがってレジスタバンクのレジスタセットのうちの１つを用いて、ビーム８がコンフィギュレーションされることになり、このレジスタセットが「アクティブな」レジスタセットとなる。ターゲットがビーム８によりカバーされたエリアから移動するとしたならば、そのターゲットは基本的に、ビーム２、ビーム３、ビーム４、ビーム７、ビーム９、ビーム１２、ビーム１３またはビーム１４によってカバーされたエリア内に移動してから、他のビームによりカバーされたエリア内に移動するはずである。このような認識によってビームフォーミングコントローラ２０２は、ビーム２，３，４，７，９，１２，１３および１４に対するパラメータを用いて、レジスタバンク内の他のレジスタセットをプリコンフィギュレーションすることができる。その後、ビームフォーミングコントローラ２０２は、ビーム８によりカバーされたエリアから出てプリプログラミングされた他のビームのうちの１つによりカバーされたエリアに入るターゲットを検出するために、ターゲットの動き／ポジションを追跡することができる。次いでビームフォーミングコントローラは、ターゲットの新たなポジションに基づきフェイズドアレイシステムを適切なビームに切り替えるために、高速ビームスイッチングを実施することができ、新たなビームに基づきターゲットを「再フレーミング」するために、レジスタセットの一部を再プログラミングすることができる。
【００６５】
例えば、ターゲットはビーム８によりカバーされたエリアから、図２３（Ｂ）に描かれているように、ビーム１３によりカバーされたエリア内に移動したものとする。ビームフォーミングコントローラ２０２は、ビーム８からビーム１３へと切り替えることができ、その後、ビーム１７〜１９に対するパラメータが含まれるように、以前はビーム２〜４に対してコンフィギュレーションされていたレジスタセットを再コンフィギュレーションすることができ、これによってビーム１３付近のターゲットが「再フレーミング」される。このケースでは、ビーム７〜９およびビーム１２〜１４は新たなフレームの一部であるため、ビーム７〜９およびビーム１２〜１４に対するパラメータを用いてコンフィギュレーションされているレジスタセットを再コンフィギュレーションしなくてよい。
【００６６】
次に、ターゲットはビーム１３によりカバーされたエリアから、図２３（Ｃ）に描かれているように、ビーム１９によりカバーされたエリアに入ったものとする。ビームフォーミングコントローラ２０２は、ビーム１３からビーム１９に切り替えることができ、その後、ビーム１５，２０，２３，２４および２５に対するパラメータが含まれるように、以前はビーム７，８，９，１２および１７に対してコンフィギュレーションされていたレジスタセットを再コンフィギュレーションすることができ、これによってビーム１９付近のターゲットが「再フレーミング」される。このケースでは、ビーム１３，１４，１８および１９は新たなフレームの一部であるため、ビーム１３，１４，１８および１９に対するパラメータを用いてコンフィギュレーションされているレジスタセットを再コンフィギュレーションしなくてよい。
【００６７】
ここで述べておくと、特定の実施形態によれば、図２３の例におけるいかなる所与の時点であっても９つのビームに対するパラメータが格納されているとすれば、レジスタバンクごとに９つのレジスタセットを用いてこの例を実装することができる。したがってこのようにフレーミングすることによって、特定の実装に必要とされるレジスタバンクあたりのレジスタセットの個数を削減することができ、一部の実施形態によればこのことによって、いっそう多くのビームフォーミングチャネルを各ビームフォーミングＡＳＩＣ（２０６）によってサポートできるようにすることが可能となる。図２４には、特定の実施形態に従い、図２３の例のための例示的なレジスタセットコンフィギュレーションが概略的に示されている。この場合、各レジスタバンクには、便宜上、レジスタセットＡ〜Ｉとしてラベルの付された９つのレジスタセットが含まれている。
【００６８】
図２３（Ａ）のフレーミングのシナリオの場合、ビームフォーミングコントローラ２０２は、すべてのビームフォーミングＡＳＩＣ（２０６）にわたってすべてのレジスタバンク内のレジスタセットを、以下のようにコンフィギュレーションすることができる。すなわち、ビーム２に対するパラメータによってコンフィギュレーションされたレジスタセットＡ、ビーム３に対するパラメータによってコンフィギュレーションされたレジスタセットＢ、ビーム４に対するパラメータによってコンフィギュレーションされたレジスタセットＣ、ビーム７に対するパラメータによってコンフィギュレーションされたレジスタセットＤ、ビーム８に対するパラメータによってコンフィギュレーションされたレジスタセットＥ、ビーム９に対するパラメータによってコンフィギュレーションされたレジスタセットＦ、ビーム１２に対するパラメータによってコンフィギュレーションされたレジスタセットＧ、ビーム１３に対するパラメータによってコンフィギュレーションされたレジスタセットＨ、さらにビーム１４に対するパラメータによってコンフィギュレーションされたレジスタセットＩ。この例によれば、ビームフォーミングコントローラ２０２は、すべてのビームフォーミングＡＳＩＣ（２０６）にわたりすべてのレジスタバンク内において、レジスタセットＥをアクティベートすることになる（つまりこれによってビーム８を動作させる）。
【００６９】
図２３（Ｂ）の再フレーミングのシナリオの場合、ビームフォーミングコントローラ２０２は、すべてのビームフォーミングＡＳＩＣ（２０６）にわたってすべてのレジスタバンク内のレジスタセットを、以下のように再コンフィギュレーションすることができる。すなわち、ビーム１７に対するパラメータによって再コンフィギュレーションされたレジスタセットＡ、ビーム１８に対するパラメータによって再コンフィギュレーションされたレジスタセットＢ、さらにビーム１９に対するパラメータによって再コンフィギュレーションされたレジスタセットＣ。したがってこの例の場合には、レジスタバンクごとに３つのレジスタセットだけを再コンフィギュレーションすればよいことになる。この例によれば、ビームフォーミングコントローラ２０２は、すべてのビームフォーミングＡＳＩＣ（２０６）にわたりすべてのレジスタバンク内において、レジスタセットＨをアクティベートすることになる（つまりこれによってビーム１３を動作させる）。
【００７０】
図２３（Ｃ）の再フレーミングのシナリオの場合、ビームフォーミングコントローラ２０２は、すべてのビームフォーミングＡＳＩＣ（２０６）にわたってすべてのレジスタバンク内のレジスタセットを、以下のように再コンフィギュレーションすることができる。すなわち、ビーム１５に対するパラメータによって再コンフィギュレーションされたレジスタセットＡ、ビーム２０に対するパラメータによって再コンフィギュレーションされたレジスタセットＤ、ビーム２３に対するパラメータによって再コンフィギュレーションされたレジスタセットＥ、ビーム２４に対するパラメータによって再コンフィギュレーションされたレジスタセットＦ、さらにビーム２５に対するパラメータによって再コンフィギュレーションされたレジスタセットＧ。したがってこの例の場合には、レジスタバンクごとに５つのレジスタセットだけを再コンフィギュレーションすればよいことになる。この例によれば、ビームフォーミングコントローラ２０２は、すべてのビームフォーミングＡＳＩＣ（２０６）にわたりすべてのレジスタバンク内において、レジスタセットＣをアクティベートすることになる（つまりこれによってビーム１９を動作させる）。
【００７１】
かくしてビームフォーミングコントローラ２０２は、以下のように構成された回路を含むことができる。すなわちこの回路は、ターゲットのポジションに基づき特定のターゲットをフレーミングするためにレジスタセットをプリコンフィグレーションし、新たなポジションへのターゲットの動きを追跡し、新たなポジションに基づき適切なビームコンフィギュレーションを選択するために高速ビームスイッチングを実施し、さらに新たなポジションに基づきターゲットを再フレーミングするためにレジスタセットのサブセットを再コンフィギュレーションするように構成されている。
【００７２】
レジスタバンクの使用に加えて、またはレジスタバンクの使用とは別に、特定の実施形態には、ビームフォーミングコントローラ２０２が個々のビームフォーミングチャネルのＤＣ電力消費を選択的に制御できるようにする付加的なロジックが含まれており、例えばこれは、ビームフォーミングチャネル内の回路を選択的にパワーオンかパワーオフするためであり（例えば不要なビームフォーミングチャネルを効果的に遮断するために、ひいては「アクティブな」ビームフォーミングチャネルの個数を効果的に制御するために、これを用いることができ）、さらに一部の実施形態によれば、ビームフォーミングチャネル内の回路に対する電力を適応的に調節するためでもある（例えば適切な状況において、１つまたは複数のアクティブなビームフォーミングチャネルによる電力消費を削減するために、これを用いることができる）。従来、ビームフォーミングチャネル内の回路は、例えばそのビームフォーミングチャネルに対する利得／振幅がゼロにプログラミングされている場合でさえ、パワーオンされており、電力を消費する。５Ｇ通信デバイスの場合のように多くの用途は、電力消費に非常に敏感であるので、個々のビームフォーミングチャネルに対するＤＣ電力を選択的に制御できることは電力消費削減に役立ち、したがって慣用の技術に優る主要な利点をもたらすものである。個々のビームフォーミングチャネルのかかる選択的制御を、レジスタセットを介して実施することができ（例えばオン／オフまたは電力レベルの指標として利得／振幅パラメータを用いるなどして、既存の符号語情報から電力制御パラメータを導出する、対応するビームフォーミングチャネルに対するイネーブル／ディスエーブル制御または電力レベル制御として、１つまたは複数のこれまで未使用の符号語を指定する、またはビームフォーミングチャネルを制御するためにレジスタセットに新たなレジスタを追加するなど）、あるいはレジスタセットの外部で実施することができる（例えば各ビームフォーミングチャネルを選択的に制御するためにビームフォーミングＡＳＩＣ内の別個のレジスタを用いるなど）。
【００７３】
個々のビームフォーミングチャネルを選択的にオンかオフにすることができることから、システムはアレイの有効な指向性を選択的に変更することもできるようになる。例えば、遠方のターゲットであれば、最大のアレイ指向性および最大レンジが得られるよう、すべてのビームフォーミングチャネルがオンにされるであろうけれども、近傍のターゲットであれば、最大のアレイ指向性および最大レンジは通常は不要であることから、アレイ指向性を低減させかつＤＣ電力を削減するために、外側のビームフォーミングチャネルがオフにされるであろう。
【００７４】
図１２は、特定の実施形態に従い、アクティブ電力制御を含むビームフォーミングチャネル４０８の構成要素を概略的に示すブロック図である。この場合、ビームフォーミングチャネル４０８は、振幅および位相制御回路５０２に加えて、デコーダ１２０２と電力コントローラ１２０４とを含む。レジスタセット４０６から受信した電力制御パラメータ（例えば符号語中の１つまたは複数のビット）に基づき、デコーダ１２０２は電力コントローラ１２０４に対し電力制御信号（例えばオン／オフ信号または電力レベル信号）を生成し、次いで電力コントローラ１２０４は、振幅および位相制御回路５０２の一部またはすべてに対しＤＣ電力を選択的に制御する。一部の実施形態によれば、電力コントローラ１２０４は電力スイッチを含むことができ、この電力スイッチは、ビームフォーミングチャネルの特定の回路をオンかオフにするために、デコーダ１２０２の出力によって制御される。択一的な実施形態によれば、電力コントローラ１２０４は、ディジタルポテンショメータ、ディジタル／アナログ変換器（ＤＡＣ）、あるいはビームフォーミングチャネルの特定の回路へ供給される電圧および／または電流を制御するための他の構成要素を含むことができる。
【００７５】
上述のように、送信専用またはデュアルモードのビームフォーミングチャネル４０８における送信パス回路は、一般的に電力増幅器を含むのに対し、受信専用またはデュアルモードのビームフォーミングチャネル４０８における受信パス回路は、一般的に低雑音増幅器を含む。ビームフォーミングチャネル４０８は、付加的な増幅器および／またはバッファを含むこともできる。かかる増幅器およびバッファは一般的に、イネーブルされているときには比較的大きなＤＣ電力量を消費することを考慮するならば、ここで言及したアクティブ電力制御は一般的には、かかる構成要素をオフにする能力、および／またはかかる構成要素へ供給されるまたはさもなくばかかる構成要素により消費されるＤＣ電力量を削減する能力を含むことになる。
【００７６】
重要であるのは、特定の状況において、ビームフォームド信号の完全な有効開口を維持しながらＤＣ電力を節約するために、かかるアクティブ電力制御を使用することができ、したがってビームを「拡げる」ことなく（つまりアクティブな素子が少なくなった結果として通常はビームが拡がる／太くなる）、ＤＣ電力を節約しながら使うことができるようになる、ということである。一例にすぎないが、所与のビームフォーミングチャネルに対して出力電力要求が低減された場合に、そのビームフォーミングチャネルにおいて電力増幅器におけるＤＣ電力を低減することができる。このようにすれば、アレイ内のすべての素子をアクティブ状態に維持することができ、ただしＤＣ電力消費全体を低減することができる。
【００７７】
図１３には、特定の実施形態に従い、ビームフォーミングチャネル制御用のビームフォーミング制御符号語の内容が概略的に示されている。この符号語には、パワーオン／オフフィールド、モード選択フィールド（つまりデュアルモード素子と共に使用する場合に送信モードか受信モードに切り替えるため）、位相パラメータ、および利得／振幅パラメータが含まれている。かかる符号語を用いて、特定のビームフォーミングチャネルを、考えられるところでは、送信モードにおいてイネーブルされる、受信モードにおいてイネーブルされる、およびディスエーブルされる、という状態の間で切り替えることができる。レジスタバンクと組み合わせて使用すれば、かかる切り替えをプリプログラミングすることができ、慣用の技術と対比して高速で達成することができる。慣用の技術によれば、モード間の切り替えがいっそう緩慢に行われ、電力消費を削減するために電力をディスエーブルすることはできない。
【００７８】
図１４には、特定の例示的な実施形態に従い、レジスタセット４０６各々の一部として別個の電力制御レジスタを使用することについて概略的に示されている。この場合、各レジスタセットは電力制御レジスタを含み、このレジスタは、利得／振幅パラメータ、位相パラメータおよびオプションとしてビームフォーミングチャネルの動作モードを搬送するために用いられる１つまたは複数の符号語レジスタとは別のものである。レジスタセットにおいて別個の電力制御レジスタを使用することの１つの考えられる利点は、アクティブ電力制御回路を、１つまたは複数の符号語レジスタを使用する回路を変更することなく（または実質的に変更することなく）実装できることであり、ただしレジスタバンクと組み合わせて使用するならば、電力制御信号が含まれるようにスイッチングロジックを変更する必要がある場合もある。
【００７９】
図１５には、特定の実施形態に従い、レジスタセット４０６とは別に別個の電力制御レジスタを使用することについて概略的に示されている。この場合、ビームフォーミングＡＳＩＣ（２０６）のすべてのビームフォーミングチャネル４０８に対し電力を制御するために、レジスタセット４０６とは別個の電力制御レジスタが用いられる。例えば電力制御レジスタはＹ個のビットを含むことができ、各ビットによってビームフォーミングチャネル４０８のうちそれぞれ１つの別々のビームフォーミングチャネルに対する電力が制御され、ただし電力制御レジスタを他の手法でエンコーディングしてもよい。レジスタセットとは別個の電力制御レジスタを使用することの１つの考えられる利点は、レジスタバンクと組み合わせて使用する場合でさえも、レジスタセット４０６を使用する回路を変更することなく（または実質的に変更することなく）、アクティブ電力制御回路を実装できることである（なぜならばアクティブ電力制御回路を、そのような回路の実質的に外部に実装できるからである）。
【００８０】
ビームフォーミングチャネル４０８に対する電力制御パラメータを、別の手法で導出してもよい。例えば一部の実施形態は、電力制御の指標として利得／振幅パラメータを使用することができ、例えばこれによって、利得／振幅がゼロにセットされているならば特定の回路に対する電力をディスエーブルするかまたは低減し、あるいは利得／振幅パラメータに基づき特定の回路のＤＣ電力消費を制御する。
【００８１】
ここで述べておくと、（例えば図２に描かれているように）複数のビームフォーミングＡＳＩＣを有するフェイズドアレイシステムを参照しながら、これまでの記載で種々の例示的な実施形態について述べてきたけれども、すべてのビームフォーミングチャネルおよびフェイズドアレイシステムの関連する回路を、単一のビームフォーミングＡＳＩＣまたはビームフォーミング基板上に実装することが考えられ、一部のケースでは、単一のビームフォーミングＡＳＩＣまたはビームフォーミング基板上にフェイズドアレイシステム全体を実装することさえ考えられる。
【００８２】
よって、本明細書で述べたように高速ビームスイッチングおよび／またはアクティブ電力制御メカニズムを用いて、フェイズドアレイシステムは広範囲にわたるビームフォーミング動作をサポートすることができる。
【００８３】
図２５に例として示されているようにフェイズドアレイシステムは、複数のレジスタバンク各々における複数のレジスタセットをプリコンフィギュレーションすることができ（ブロック２５０２）、１つのビームフォーミング動作のために１つのレジスタセットを選択することができ（ブロック２５０４）、そのビームフォーミング動作を実施する目的で、複数のレジスタバンクにわたって選択されたレジスタセットをアクティベートするために、高速ビームスイッチング制御信号を送信することができる（ブロック２５０６）。当然ながら、フェイズドアレイシステムは、新たなレジスタセットを選択し、その新たなレジスタセットに切り替える目的で高速ビームスイッチング制御信号を送信するために、ブロック２５０６からブロック２５０４へと再循環することができ、またはフェイズドアレイシステムは、１つまたは複数のレジスタセットを再コンフィギュレーションするために、ブロック２５０６からブロック２５０２へと再循環することができる。
【００８４】
図２６に、付加的にまたは択一的に示されているようにフェイズドアレイシステムは、フェイズドアレイシステムの２Ｄスキャンボリューム全体をカバーするビームに対するパラメータを用いて、複数のレジスタバンク各々における複数のレジスタセットをプリコンフィギュレーションすることができ（ブロック２６０２）、１つのビームフォーミング動作のために１つのレジスタセットを選択することができ（ブロック２６０４）、複数のレジスタバンクにわたって選択されたレジスタセットをアクティベートするために、高速ビームスイッチング制御信号を送信することができる（ブロック２６０６）。当然ながら、フェイズドアレイシステムは、新たなレジスタセットを選択し、その新たなレジスタセットに切り替える目的で高速ビームスイッチング制御信号を送信するために、ブロック２６０６からブロック２６０４へと再循環することができる。
【００８５】
図２７に、これに加えてまたは択一的に示されているようにフェイズドアレイシステムは、ターゲットエリアおよびこのターゲットエリア周囲のエリアをカバーするビームに対するパラメータを用いて、複数のレジスタバンク各々における複数のレジスタセットをプリコンフィギュレーションすることができ（ブロック２７０２）、ターゲットエリアをカバーするビームに対するレジスタセットをアクティベートするために、高速ビームスイッチング制御信号を送信することができ（ブロック２７０４）、ターゲットエリア内のターゲットの動きを監視することができ（ブロック２７０６）、周囲の複数のターゲットエリアのうち１つの新たなターゲットエリアに入るターゲットの動きを検出することができ（ブロック２７０８）、新たなターゲットエリアをカバーするビームに対するレジスタセットをアクティベートするために、高速ビームスイッチング制御信号を送信することができ（ブロック２７１０）、さらに新たなターゲットエリアとこの新たなターゲットエリア周囲のエリアとをカバーするビームに対するパラメータを、レジスタバンクが含むように、複数のレジスタバンク各々における少なくとも１つのレジスタセットを再コンフィギュレーションすることができる（ブロック２７１２）。当然ながら、フェイズドアレイシステムは、新たなターゲットエリア内のターゲットの動きを監視するために、ブロック２７１２からブロック２７０６へと再循環することができる。
【００８６】
図２８に、これに加えてまたは択一的に示されているようにフェイズドアレイシステムは、複数のアクティブなビームフォーミングチャネルと少なくとも１つの非アクティブなビームフォーミングチャネルとを含むターゲットエリアをカバーするビームに対するパラメータを決定することができ（ブロック２８０２）、ターゲットエリアをカバーするビームに対するパラメータを用いて、複数のレジスタバンク各々におけるレジスタセットをプリコンフィギュレーションすることができ（ブロック２８０４）、さらに複数のレジスタバンクにわたってそのレジスタセットをアクティベートするために、高速ビームスイッチング制御信号を送信することができる（２８０６）。
【００８７】
当然ながら、かかるフェイズドアレイシステムは、高速ビームスイッチングおよび／またはアクティブ電力制御を含む本明細書で説明した他のビームフォーミング動作を実施することができる。
【００８８】
以上の説明は本発明の種々の例示的な実施形態を開示したものであるが、自明のとおり当業者であれば、本発明の本質的な範囲から逸脱することなく、本発明の利点のいくつかを達成することになる様々な変更を加えることができる。
【図１】
2019528652.tif 000003
【図２】
2019528652.tif 000004
【図３】
2019528652.tif 000005
【図４】
2019528652.tif 000006
【図５】
2019528652.tif 000007
【図６】
2019528652.tif 000008
【図７】
2019528652.tif 000009
【図８】
2019528652.tif 000010
【図９】
2019528652.tif 000011
【図１０】
2019528652.tif 000012
【図１１】
2019528652.tif 000013
【図１２】
2019528652.tif 000014
【図１３】
2019528652.tif 000015
【図１４】
2019528652.tif 000016
【図１５】
2019528652.tif 000017
【図１６】
2019528652.tif 000018
【図１７】
2019528652.tif 000019
【図１８】
2019528652.tif 000020
【図１９】
2019528652.tif 000021
【図２０】
2019528652.tif 000022
【図２１】
2019528652.tif 000023
【図２２】
2019528652.tif 000024
【図２３（Ａ）】
2019528652.tif 000025
【図２３（Ｂ）】
2019528652.tif 000026
【図２３（Ｃ）】
2019528652.tif 000027
【図２４】
2019528652.tif 000028
【図２５】
2019528652.tif 000029
【図２６】
2019528652.tif 000030
【図２７】
2019528652.tif 000031
【図２８】
2019528652.tif 000032
【国際調査報告】
2019528652.tif 000033
2019528652.tif 000034
2019528652.tif 000035
2019528652.tif 000036