(57)【要約】【課題】  伝播させる信号の周波数によらず電源ノイズによる誤動作の抑制効果が期待でき、ローパスフィルタや、高周波クロック生成回路等の特殊回路をＬＳＩ内部に内蔵せずに、電源分離された回路ブロック間で信号を安定して伝播させることができる電源ライン分離方法を提供する。【解決手段】  電源分離された回路ブロックＡと回路ブロックＢとの間の電源ライン（ドレンイ側）１１および１２を、複数の抵抗器Ｒで接続する。また、同様に、電源ライン（ソース側）２１および２２を、複数の抵抗器Ｒで接続する。また、各抵抗器Ｒの接続点に対応して、信号伝播素子Ｂ１およびＢ２を配置する。そして、回路ブロックＡおよび回路ブロックＢ間で伝達される所定の信号を前記信号伝播素子Ｂ１、Ｂ２を経由して伝達する。【選択図】  図１
2006054235.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源分離された回路ブロックを有する電子回路において、前記電源分離された回路ブロック間の電源ラインを、回路ブロック内の電源ラインの導電体よりも相対的に高抵抗の導電体で接続する手順と、
前記電源ライン分離された回路ブロック間を接続する高抵抗の導電体の途中に、前記電源分離された回路ブロック間で伝達される所定の信号に対応する信号伝播素子を配置する手順と
を含むことを特徴とする電源ライン分離方法。
【請求項２】
前記電源分離された回路ブロック間の電源ラインを、複数個の抵抗器を介して接続する手順と、
前記抵抗器の接続点に対応させて前記信号伝播素子を配置する手順と
を含むことを特徴とする請求項１に記載の電源ライン分離方法。
【請求項３】
請求項１または請求項２に記載の電源ライン分離方法を使用して形成されたことを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源系が分離された回路ブロック間で信号を安定して伝播させることができる、電源ライン分離方法、および該電源ライン分離方法を使用した集積回路に関するものである。
【背景技術】
【０００２】
ＬＳＩなどのＩＣ（集積回路）回路は、通常は複数の回路ブロックから構成されており、回路ブロック間の電源接続においては、以下の相反する要求がある。
【０００３】
第１の要求として、電源ノイズにより性能低下する回路ブロックの電源系を、ノイズ発生源の電源系から分離させることにより、性能低下を防止したい。
【０００４】
第２の要求として、静電ノイズ等の外乱ノイズに対し誤動作させないためには、電源分離は好ましくない。
このように、複数の回路ブロックで構成されるＩＣ（集積回路）においては、こうした、相反する要求を両立させることが求められている。
【０００５】
このような要求を実現する方法としては、電源を分離した上で、以下に示す方法などが使用されている。
第１の方法として、ブロック間の信号にローパスフィルタを挿入する。
第２の方法として、ブロック間の信号がクロック信号である場合、予め高い周波数でブロック間を伝播させ、各ブロック内で分周してから使用する。
【０００６】
上記、第１の方法および第２の方法などが提案されているが、それぞれ以下に示すような問題がある。
第１の問題点として、伝播させる信号が高い周波数である場合にローパスフィルタでノイズを除去できない。
第２の問題点として、高い周波数でブロック間を伝播させようとした場合、各ブロックが必要とする周波数が、元々が高いと、クロックの生成が困難であるケースが多い。
【０００７】
なお、このような電源ノイズの問題に関連するいくつかの先行する発明が開示されている。例えば、静かなパワーレールと雑音の多いパワーレールの部分分離および部分結合を行う新規のパワーレール結合方法が開示されている（例えば、特許文献１参照）。この先行する発明は、共通バスに結合した８進バッファラインドライバ等の多重出力バッファー回路に適用することを意図している。この先行発明で課題としているのは、内蔵する出力バッファーに起因する電源ノイズに対する対処であり、本発明で対処しようとしている外乱ノイズに対する誤動作防止とは目的が異なる。
【０００８】
また、半導体装置に関し、既存の接合容量を使用してフィルタ回路を構成し、デジタル回路からアナログ回路へノイズが伝搬しないようにする発明が開示されている（例えば、特許文献２参照）。この先行する発明は、デジタル回路で発生した電源ノイズをアナログ回路に伝播させないことが目的であり、そのための電源フィルタ（特に容量）の実現方法に関するものである。本発明では、「デジタル回路で発生した電源ノイズをアナログ回路に伝播させない」ために、電源分離は前提としているが、積極的な容量構成を前提としたものではない。また、本発明では、電源分離されたブロック内にバッファー（信号伝播素子）が存在することが必須となるが、上記先行発明には、その記述がない。
【０００９】
また、チップサイズが小型化しても、高速スイッチング動作による伝搬ノイズを十分に低減することが可能な半導体回路を提供する発明が開示されている（例えば、特許文献３参照）。この先行発明は、デジタル回路で発生した電源ノイズをアナログ回路に伝播させないことを目的とし、そのための電源フィルタ（特に抵抗）の付加方法に関する発明である。本発明では、電源分離されたブロック内にバッファー（信号伝播素子）が存在することが必須となるが、上記先行発明には、その記述がない。  
【特許文献１】特許第３１２４１４１号明細書
【特許文献２】特開平９−６４２７６号公報
【特許文献３】特許第３２５８２８４号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明はこのような問題を解決するためになされたもので、その目的は、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、ローパスフィルタや、高周波クロック生成回路等の特殊回路をＬＳＩ内部に内蔵せずに、電源分離された回路ブロック間で信号を安定して伝播させることができる、電源ライン分離方法、および該電源ライン分離方法を使用した集積回路を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は上記課題を解決するためになされたものであり、本発明の電源ライン分離方法は、複数の電源分離された回路ブロックを有する電子回路において、前記電源分離された回路ブロック間の電源ラインを、回路ブロック内の電源ラインの導電体よりも相対的に高抵抗の導電体で接続する手順と、前記電源ライン分離された回路ブロック間を接続する高抵抗の導電体の途中に、前記電源分離された回路ブロック間で伝達される所定の信号に対応する信号伝播素子を配置する手順とを含むことを特徴とする。
これにより、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、従来のようにローパスフィルタや、高周波クロック生成回路等の特殊回路をＬＳＩ内部に内蔵することなく、電源分離された回路ブロック間で信号を安定して伝播させることができる。
【００１２】
また、本発明の電源ライン分離方法は、前記電源分離された回路ブロック間の電源ラインを、複数個の抵抗器を介して接続する手順と、前記抵抗器の接続点に対応させて前記信号伝播素子を配置する手順とを含むことを特徴とする。
これにより、電源にノイズが印加された場合に、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、従来のようにローパスフィルタや、高周波クロック生成回路等の特殊回路をＬＳＩ内部に内蔵することなく、電源分離された回路ブロック間で信号を安定して伝播させることができる。
【００１３】
また、本発明の集積回路は、上記電源ライン分離方法を使用して形成されたことを特徴とする。
これにより、電源ラインにノイズが印加された場合に、該電源ノイズによる誤動作を抑制する効果が高い集積回路を提供することができる。
【発明の効果】
【００１４】
本発明の電源ライン分離方法においては、電源分離された回路ブロック間の電源ライン（例えば、ドレンイおよびソース（グランド）など）を、回路ブロック内の電源よりも相対的に高抵抗の導電体で接続する。また、高抵抗の導電体の途中に、電源分離された回路ブロック間で伝達される信号（例えば、クロック信号など）を伝達する信号伝播素子（バッファー素子）を配置する。
これにより、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、従来のようにローパスフィルタや、高周波クロック生成回路等の特殊回路をＬＳＩ内部に内蔵することなく、電源分離された回路ブロック間で信号を安定して伝播させることができる。
【００１５】
また、本発明の電源ライン分離方法は、電源分離された回路ブロック間の電源ライン（例えば、ドレンイおよびソース（グランド）など）を、複数個の抵抗器を介して接続し、各抵抗器の接続点に信号伝播素子（バッファー素子）を配置する。
これにより、電源にノイズが印加された場合に、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、従来のようにローパスフィルタや、高周波クロック生成回路等の特殊回路をＬＳＩ内部に内蔵することなく、電源分離された回路ブロック間で信号を安定して伝播させることができる。
【００１６】
また、本発明の集積回路は、上記電源ライン分離方法を使用して形成されるので、これにより、電源ラインにノイズが印加された場合に、電源ノイズによる誤動作を抑制する効果が高い集積回路を提供することができる。
【発明を実施するための最良の形態】
【００１７】
次に本発明を実施するための最良の形態について図面を参照して説明する。
【００１８】
図１は、本発明の信号伝播方法を使用したＬＳＩ（大規模集積回路）の回路構成例を示す図である。図１において、回路ブロックＡと回路ブロックＢの電源系（電源ライン）は分離されており、回路ブロックＡには、電源系として、ドレイン電圧ＶｄｄＡを供給する導電体１１と、ソース電圧（グランド電圧）ＶｓｓＡを供給する導電体２１が設けられている。
【００１９】
また、回路ブロックＢには、電源系（電源ライン）として、ドレイン電圧ＶｄｄＢを供給する導電体１２と、ソース電圧ＶｓｓＢを供給する導電体２２が設けられている。
【００２０】
そして、ドレイン電圧の導電体１１（回路ブロックＡ）と導電体１２（回路ブロックＢ）とは、従来の例ではそのまま直接接続されているのであるが、本発明の場合には、これを導電体１３と導電体１４により分割している。また、導電体１１と導電体１３の間と、導電体１３と導電体１４の間と、導電体１４と導電体１２の間に抵抗器Ｒを挿入している。そして、導電体１３の電圧をＶｄｄＣ、導電体１４の電圧をＶｄｄＤとする。すなわち、ドレンイ電圧ＶｄｄＡとＶｄｄＢとを抵抗器Ｒで分圧する形になっている。
【００２１】
例えば、回路ブロックＡのドレンイ電圧ＶｄｄＡが回路ブロックＢのドレンイ電圧ＶｄｄＢの電圧よりも高い場合には、電圧差（ドレンイ電圧ＶｄｄＡ―ＶｄｄＢ）を抵抗器Ｒで分圧し、それにドレンイ電圧ＶｄｄＢを加算したものが導電体１３と導電体１４の電圧となる。
【００２２】
すなわち、ＶｄｄＡ＞ＶｄｄＢの場合は、次のようになる。
「ＶｄｄＣ＝（ＶｄｄＡ−ＶｄｄＢ）×（２Ｒ／３Ｒ）＋ＶｄｄＢ」
「ＶｄｄＤ＝（ＶｄｄＡ−ＶｄｄＢ）×（１Ｒ／３Ｒ）＋ＶｄｄＢ」
【００２３】
同様にして、ソース電圧の導電体２１（回路ブロックＡ）と導電体２２（回路ブロックＢ）とは、従来の例ではそのまま直接接続されているのであるが、本発明の場合には、これを導電体２３と導電体２４により分割している。また、導電体２１と導電体２３の間と、導電体２３と導電体２４の間と、導電体２４と導電体２２の間に抵抗器Ｒを挿入している。そして、導電体１３の電圧をＶｓｓＣ、導電体２４の電圧をＶｓｓＤとする。
【００２４】
また、分割された導電体１３と導電体２３に対応して、信号伝播素子（例えば、バッファゲート）Ｂ１を設ける。この信号伝播素子Ｂ１に供給されるドレンイ電圧はＶｄｄＣであり、ソース電圧はＶｓｓＣである。
【００２５】
同様にして、分割された導電体１４と導電体２４に対応して、信号伝播素子（例えば、バッファゲート）Ｂ２を設ける。この信号伝播素子Ｂ２に供給されるドレンイ電圧はＶｄｄＤであり、ソース電圧はＶｓｓＤである。
【００２６】
回路ブロックＡ内の信号伝播素子Ｂ０と、信号伝播素子Ｂ１と、信号伝播素子Ｂ２と、回路ブロックＢ内の信号伝播素子Ｂ３とはカスケード接続されており、回路ブロックＡから回路ブロックＢに送られる信号Ｃ０（例えば、論理“Ｈ”入力）は、信号伝播素子Ｂ０→Ｂ１→Ｂ２→Ｂ３の経路で伝達され、信号Ｃ４として回路ブロックＢで受け取られる。
【００２７】
図１に示す回路構成とすることで、雷サージ、静電ノイズ等の外乱ノイズが電源系（ＶｄｄＡ、ＶｄｄＢ、ＶｓｓＡ、ＶｓｓＢ）に印加された場合、それぞれの電源（ドレンイ電圧）、グランド（ソース電圧）は、ノイズの影響を受けて電源電圧変動を引き起こし、このノイズによってＶｄｄＣ、ＶｄｄＤ、ＶｓｓＣ、ＶｓｓＤも電源電圧変動を受けるが、信号伝播素子（Ｂ１、Ｂ２）の一つあたりの電源電圧変動幅は、抵抗器Ｒによる抵抗分割により緩和され、伝播素子は誤動作し難くなる。
【００２８】
図２は、本発明の電源ライン分離方法によるノイズ抑制効果について説明するための図であり、回路ブロックＡのドレンイ電圧ＶｄｄＡ（通常３Ｖ）に３Ｖのノイズが印加（重畳）された例を示している。
【００２９】
この場合、抵抗器Ｒの分圧効果により、ＶｄｄＣ、ＶｄｄＤについては、以下のようになる。
「ＶｄｄＣ＝（ＶｄｄＡ−ＶｄｄＢ）×（２Ｒ／３Ｒ）＋ＶｄｄＢ、
＝（６−３）×（２／３）＋３＝５［Ｖ］」
「ＶｄｄＤ＝（ＶｄｄＡ−ＶｄｄＢ）×（１Ｒ／３Ｒ）＋ＶｄｄＢ、
＝（６−３）×（１／３）＋３＝４［Ｖ］」
【００３０】
また、論理“Ｈ”の信号Ｃ１、Ｃ２、Ｃ３、Ｃ４もノイズの影響を受けて変動し、信号Ｃ１は６Ｖ、信号Ｃ２は５Ｖ、信号Ｃ３は４Ｖに変動する。しかし、信号伝播素子Ｂ１、Ｂ２から見ると、入力レシオ（入力電圧／電源電圧）の変化はなく、誤動作が生じることはない。
【００３１】
なお、抵抗器Ｒの抵抗値は十分に小さいことが望ましいが、実際には、Ｒ＝０Ωでは、電源分離したことにならないため、Ｒは電源ノイズによる性能低下が許容できる範囲で大きくすることになる。すると、ＶｄｄＡとＣ１、ＶｄｄＣとＣ２、ＶｄｄＤとＣ３の間に周波数特性差に起因する電位差を生じることになる。しかし、その電位差は、本発明による方法によらないで電源分離した場合（従来の場合）よりも、大幅に小さくすることができる。
【００３２】
なお、図１に示す例では、抵抗器Ｒを集中定数として記載したが、一般的には電源信号ラインの線幅を狭くして分布定数として実現することもできる。また、図１に示す例では、電源（ドレンイ側）、グランド（ソース側）の両方を分離したケースを記載したが、片方のみ分離した場合も、分離した側、若しくは両側を同様に抵抗分割して伝播素子を配置することも有効になる。また、図１に示す例では、ドレンイ電圧およびソース電圧の電源ラインをそれぞれ３箇所で分割し、２つの信号伝播素子Ｂ１、Ｂ２を使用する例を示しているが、電源ラインの分割箇所は２箇所であってもよいし、４箇所以上であってもよい。なお、分割箇所の数に対応して信号伝播素子を配置する（例えば、分割箇所が４箇所の場合は３つの信号伝播素子を使用）。
【００３３】
また、図３は、具体的な回路例を示す図であり、信号伝播素子Ｂ１の部分の回路ブロックを示したものである。図３（ａ）に示す信号伝播素子Ｂ１は、図３（ｂ）に示すように、ＰＭＯＳトランジスタとＮＭＯＳトランジスタから構成されるインバータを２段接続し、信号伝播用のバッファゲートとして構成できる。また、図３は、ウエハー上の回路配置の例を示したものである。
【００３４】
以上、本発明の実施の形態について説明したが、本発明の電源ライン分離方法、および該電源ライン分離方法を使用した集積回路は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【００３５】
本発明においては、伝播させる信号の周波数によらず電源ノイズによる誤動作の抑制効果を期待でき、ローパスフィルタや、高周波クロック生成回路等の特殊回路をＬＳＩ内部に内蔵せずに、電源分離された回路ブロック間で信号を安定して伝播させることができるので、本発明は電源ライン分離方法、および該電源ライン分離方法を使用した集積回路等に有用である。
【図面の簡単な説明】
【００３６】
【図１】本発明の電源ライン分離方法を使用したＬＳＩの回路構成例を示す図である。
【図２】本発明の電源ライン分離方法によるノイズ抑制効果について説明するための図である。
【図３】具体的な回路構成を示す図である。
【符号の説明】
【００３７】
Ａ…回路ブロック、Ｂ…回路ブロック、１１、１２、１３、１４…導電体、２１、２２、２３、２４…導電体、Ｂ０、Ｂ１、Ｂ２、Ｂ３…信号伝播素子、Ｒ…抵抗器、ＶｄｄＡ、ＶｄｄＢ、ＶｄｄＣ、ＶｄｄＤ…ドレンイ電圧、ＶｓｓＡ、ＶｓｓＢ、ＶｓｓＣ、ＶｓｓＤ…ソース電圧
【図１】
2006054235.tif 000003
【図２】
2006054235.tif 000004
【図３】
2006054235.tif 000005