(57)【要約】【課題】任意の原稿サイズにも対応でき、迅速にフィルタ処理して処理済みの画像データを得ることができる画像処理装置を提供する。【解決手段】ＦＩＦＯメモリ５０には画像処理ＡＳＩＣ５２が接続され、画像処理ＡＳＩＣ５２にはＦＩＦＯメモリ５４が接続される。ＦＩＦＯメモリ６０には画像処理ＡＳＩＣ６２が接続され、画像処理ＡＳＩＣ６２にはＦＩＦＯメモリ６４が接続される。ＦＩＦＯメモリ５０、画像処理ＡＳＩＣ５２、ＦＩＦＯメモリ５４が第１処理系統を構成し、ＦＩＦＯメモリ６０、画像処理ＡＳＩＣ６２、ＦＩＦＯメモリ６４が第２処理系統を構成する。ＦＩＦＯメモリ５４及びＦＩＦＯメモリ６４にはセレクタ４２が接続され、いずれかの出力を択一的に選択出力する。ＦＩＦＯメモリ５０、６０のオーバラップ画素データについてはオーバラップフラグがＦＩＦＯ制御部４０により付与され、ＦＩＦＯメモリ５４、６４への書き込みが禁止される。【選択図】図１
2006054612.tif 000002
【特許請求の範囲】
【請求項１】
周辺画素を参照して着目画素の画像処理を行う画像処理装置であって、
ラインメモリ、及び前記ラインメモリに記憶された着目画素及びその周辺画素を用いてフィルタ処理を行うフィルタ回路を備える第１及び第２の画像処理手段と、
入力画像データのうち、前記画像処理手段で処理し得るデータ量の画像データを順次記憶して前記画像処理部に供給する第１及び第２の入力側記憶手段と、
前記画像処理部でフィルタ処理された画像データを順次記憶する第１及び第２の出力側記憶手段と、
を有し、
前記第１の入力側記憶手段、第１の画像処理手段、及び第１の出力側記憶手段は直列接続されて第１の処理系統を構成し、前記第２の入力側記憶手段、第２の画像処理手段、及び第２の出力側記憶手段は直列接続されて第２の処理系統を構成し、前記第１の処理系統と第２の処理系統で入力画像を主走査方向に並列処理し、
前記第１の入力側記憶手段に記憶される画像データと前記第２の入力側記憶手段に記憶される画像データは主走査方向にその一部がオーバラップされた画像データであり、
前記第１の処理系統及び第２の処理系統からの出力を選択的に出力してラスタ順に出力する選択手段と、
を有することを特徴とする画像処理装置。
【請求項２】
請求項１記載の装置において、
前記オーバラップされた画像データに識別データを付与する付与手段と、
を有し、前記第１及び第２の画像処理手段は、前記識別データが付与された画像データは前記フィルタ処理に用いるものの前記第１及び第２の出力側記憶手段に出力せず、
前記第１及び第２の出力側記憶手段は、前記第１及び第２の画像処理手段でフィルタ処理された画像データのうち、前記識別データが付与された画像データ以外の画像データを記憶する
ことを特徴とする画像処理装置。
【請求項３】
請求項２記載の装置において、
前記付与手段は、前記第１及び第２の入力側記憶手段に原稿サイズ外の画像データが記憶された場合に、該画像データに前記識別データを付与する
ことを特徴とする画像処理装置。
【請求項４】
請求項１〜３のいずれかに記載の装置において、
前記第１及び第２の入力側記憶手段、第１及び第２の出力側記憶手段は、ＦＩＦＯメモリであることを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像処理装置、特に、入力画像に対してフィルタ処理を行う機能を有する複写機、複合機などの装置に関する。
【背景技術】
【０００２】
従来より、スキャナ等によりデジタルデータに変換された入力画像をページメモリ及びラインメモリに記憶し、着目画素の周辺画素を用いてフィルタ処理を行うことにより入力画像の平滑化や拡大縮小、エッジ強調等の各種画像処理を行う装置が知られている。
【０００３】
図６には、下記の特許文献に開示された従来の画像処理装置の構成ブロック図が示されている。
【０００４】
ページメモリ１２は、入力された画像データの１頁分を格納する。セグメント読み出し部１４は、ページメモリ１２を複数のブロックに分割し、主走査方向（Ａ方向）に画像データを読み出してブロック内の１ライン分のデータ（セグメントデータ）を画像処理ＡＳＩＣ１８に出力する。これをブロック内においてセグメント単位で副走査方向（Ｂ方向）に繰り返し、１つのブロックの読み出しが終了すると次のブロックの読み出しを行う（図中１〜９の順にブロック単位で画像データの読み出しを行う）。画像処理ＡＳＩＣ１８では、セグメント読み出し部１４から出力されたセグメントデータを例えば３×３のフィルタにより画像処理する。すなわち、セグメント読み出し部１４からのセグメントデータ、セグメントメモリ（ラインメモリ）２２、２４からのセグメントデータが画像処理部１６に供給され、これらのデータを用いて画像処理する。画像処理部２６で画像処理されたセグメントデータはライン復元部２０に出力される。
【０００５】
セグメント読み出し部１４は、オーバラップ読み出し機能を備えており、着目画素が参照すべき周辺画素が隣接ブロックに存在する場合に、この隣接ブロックに存在する画素を読み出す。これにより、ページメモリ１２に記憶されている画像データをブロック単位で分割して読み込んでも、ブロックのつなぎ目部分において適切にフィルタ処理を行うことができる。
【０００６】
【特許文献１】特開２０００−２５１０６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来技術では、基本的に画像処理ＡＳＩＣ１８内のラインメモリ２２、２４のサイズで処理できる画像サイズが決定されることとなり、例えば処理すべき原稿サイズがＡ４である場合に図６のようなブロック読み出し順で処理する場合に、処理すべき原稿サイズが横に長いＡ０の原稿サイズに変更されたときには、これに対応することが困難となる。
【０００８】
また、従来技術では、ブロック単位で読み出す際にオーバラップさせて読み出すが、原稿の端の部分において原稿には存在しない画像データ（原稿サイズ外のデータ）が格納されることとなり、この処理が複雑化する問題がある。
【０００９】
さらに、従来技術では、画像処理する前にページメモリを設けてデータを格納し、またラスタ順に復元するために画像処理後にもページメモリを設けてデータを格納しており、これら２つのページメモリに画像データを格納する必要があることから画像データを入力してから処理済みの画像データを出力するまでに時間を要してしまう問題もある。
【００１０】
本発明の目的は、Ａ０等の任意の原稿サイズにも対応でき、また、迅速にフィルタ処理して処理済みの画像データを得ることができる画像処理装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、周辺画素を参照して着目画素の画像処理を行う画像処理装置であって、ラインメモリ、及び前記ラインメモリに記憶された着目画素及びその周辺画素を用いてフィルタ処理を行うフィルタ回路を備える第１及び第２の画像処理手段と、入力画像データのうち、前記画像処理手段で処理し得るデータ量の画像データを順次記憶して前記画像処理部に供給する第１及び第２の入力側記憶手段と、前記画像処理部でフィルタ処理された画像データを順次記憶する第１及び第２の出力側記憶手段とを有し、前記第１の入力側記憶手段、第１の画像処理手段、及び第１の出力側記憶手段は直列接続されて第１の処理系統を構成し、前記第２の入力側記憶手段、第２の画像処理手段、及び第２の出力側記憶手段は直列接続されて第２の処理系統を構成し、前記第１の処理系統と第２の処理系統で入力画像を主走査方向に並列処理し、前記第１の入力側記憶手段に記憶される画像データと前記第２の入力側記憶手段に記憶される画像データは主走査方向にその一部がオーバラップされた画像データであり、前記第１の処理系統及び第２の処理系統からの出力を選択的に出力してラスタ順に出力する選択手段とを有する。
【００１２】
本発明では、複数の処理系統で入力画像データを処理する。各画像処理系統にはフィルタ処理を行う画像処理手段を備え、画像処理手段の前段に入力側記憶手段が設けられ、画像処理手段の後段に出力側記憶手段が設けられる。入力側及び出力側の記憶手段は、それぞれページメモリである必要はなく、画像処理手段で処理し得るデータ量でよく、より特定的には画像処理手段のラインメモリの容量と同程度でよい。主走査方向のラインの画像データは第１入力側記憶手段及び第２入力側記憶手段に順次格納され、その後、それぞれ画像処理手段に供給されてフィルタ処理される。フィルタ処理された画像データはそれぞれ第１出力側記憶手段及び第２出力側記憶手段に格納される。選択手段により第１出力記憶手段と第２出力側記憶手段を交互に切り替えて出力することで、ページメモリを設けることなくラスタ順に処理済みの画像データが出力される。
【００１３】
また、本発明では、前記オーバラップされた画像データに識別データを付与する付与手段とを有し、前記第１及び第２の画像処理手段は、前記識別データが付与された画像データは前記フィルタ処理に用いるものの前記第１及び第２の出力側記憶手段に出力せず、前記第１及び第２の出力側記憶手段は、前記第１及び第２の画像処理手段でフィルタ処理された画像データのうち、前記識別データが付与された画像データ以外の画像データを記憶する。第１入力側記憶手段と第２入力側記憶手段には互いに主走査方向に重複するオーバラップデータが存在し、これは着目画素をフィルタ処理するために参照すべき画像データであって出力画像データには本来的に不要な画像データであるから、これに識別データを付与し、識別データが付与された画像データについてはこれを出力側記憶手段に記憶しないことで、簡易に有効な画像データのみを出力する。
【発明を実施するための最良の形態】
【００１４】
以下、図面に基づき本発明の実施形態について説明する。
【００１５】
＜基本構成＞
図１には、本実施形態に係る画像処理装置の構成ブロック図が示されている。本実施形態にはページメモリが設けられておらず、画像処理の前段に複数のＦＩＦＯメモリ５０、６０が設けられ、画像処理の後段にもＦＩＦＯメモリ５４、６４が設けられる。ＦＩＦＯメモリ５０には画像処理ＡＳＩＣ５２が接続され、画像処理ＡＳＩＣ５２にはＦＩＦＯメモリ５４が接続される。また、ＦＩＦＯメモリ６０には画像処理ＡＳＩＣ６２が接続され、画像処理ＡＳＩＣ６２にはＦＩＦＯメモリ６４が接続される。ＦＩＦＯメモリ５０、画像処理ＡＳＩＣ５２、ＦＩＦＯメモリ５４が第１処理系統を構成し、ＦＩＦＯメモリ６０、画像処理ＡＳＩＣ６２、ＦＩＦＯメモリ６４が第２処理系統を構成する。ＦＩＦＯメモリ５４及びＦＩＦＯメモリ６４にはセレクタ（ＳＥＬ）４２が接続され、いずれかの出力を択一的に選択出力する。
【００１６】
ＦＩＦＯメモリ５０は、画像処理ＡＳＩＣ５２で処理可能な容量分の画像データ、すなわち画像処理ＡＳＩＣ５２内のラインメモリと同容量以下の画像データを順次格納し、画像処理ＡＳＩＣ５２に供給する。ＦＩＦＯ６０もＦＩＦＯ５０と同様であり、画像処理ＡＳＩＣ６２で処理可能な容量分の画像データを順次格納して画像処理ＡＳＩＣ６２に供給する。ＦＩＦＯメモリ５０及び６０は、それぞれ処理すべき原稿の主走査方向の画像データを格納するものであり、主走査方向のあるラインの画像データをＦＩＦＯメモリ５０に格納し、当該ラインの残りの画像データをＦＩＦＯメモリ６０に格納する。主走査方向のあるラインの画像データをＦＩＦＯメモリ５０とＦＩＦＯメモリ６０に順次分割して格納するということができる。より具体的に例示すると、原稿の第１ラインの前半部分をＦＩＦＯメモリ５０に格納し、第１ラインの後半部分をＦＩＦＯメモリ６０に格納し、第２ラインの前半部分をＦＩＦＯメモリ５０に格納し、第２ラインの後半部分をＦＩＦＯメモリ６０に格納する等である。第１ラインの１／４をＦＩＦＯメモリ５０に格納し、第１ラインの次の１／４をＦＩＦＯメモリ６０に格納し、第１ラインの次の１／４をＦＩＦＯメモリ５０に格納し、第１ラインの最後の１／４をＦＩＦＯメモリ６０に格納することもできる。原稿サイズがＡ０等の横長の場合には後者の格納態様となる。
【００１７】
ＦＩＦＯメモリ５０とＦＩＦＯメモリ６０に格納する画像データは、主走査方向にその一部を必要分だけオーバラップさせて格納する。ＦＩＦＯメモリ５０及び６０は、それぞれ画像処理ＡＳＩＣ５２及び６２の処理速度に合わせた速度で画像データを出力する。オーバラップされる画素データ、すなわち主走査方向においてＦＩＦＯメモリ５０と６０における境界画素データについては、ＦＩＦＯ制御部４０がオーバラップ画素データである旨の識別データを付与する。どの画素がオーバラップ画素であるかは、フィルタ処理に用いられる画素数で決定され、例えばＦＩＦＯメモリ５０、６０の先頭の２画素分及び終端の２画素分をオーバラップ画素データとして識別データを付与する。
【００１８】
ＦＩＦＯ制御部４０は、上記のようにオーバラップ画素データに識別データを作成して付与し、画像処理ＡＳＩＣ５２及び６２に供給する。識別データは、例えばオーバラップフラグとし、オーバラップ画素データ以外にはフラグをセットせず（データを０あるいはＬ（ロー）とする）、オーバラップ画像データにフラグをセットする（データを１あるいはＨ（ハイ）とする）ようにしてもよい。ある画素データに着目すると、その画素の画素値とともに、その画素のオーバフラグ値が組として画像処理ＡＳＩＣ５２、６２に供給されることになる。画素値を８ビットで表現する場合に、オーバラップフラグを１ビットだけ付加して、合計９ビットで当該画素の画素値とオーバラップフラグの有無を表現してもよい。もちろん、オーバラップ画素のみに特定のデータを付加してオーバラップフラグのセット状態を表現してもよい。
【００１９】
画像処理ＡＳＩＣ５２、６２は従来技術における画像処理ＡＳＩＣ１８と同様に必要な数のラインメモリ及び３×３等のフィルタ処理を行う画像処理部を備える。画像処理ＡＳＩＣ５２、６２は、それぞれＦＩＦＯメモリ５０、６０から供給された画像データをラインメモリに格納し、ラインメモリに格納された画像データを用いて３×３のフィルタ処理を行う。画像処理ＡＳＩＣ５２、６２は、ＦＩＦＯメモリ５０、６０からの画像データの他、ＦＩＦＯ制御部４０で作成されたオーバラップフラグが供給されるが、画像処理ＡＳＩＣ５２、６２はオーバラップフラグについてはフィルタ処理を行うことなく後段のＦＩＦＯメモリ５４、６４に対する書き込み禁止フラグとして用いる。すなわち、画像処理ＡＳＩＣ５２、６２は、オーバラップフラグを書き込みのイネーブル信号として処理し、オーバラップフラグがセットされていない画素データについてはＦＩＦＯメモリ５４、６４に対する書き込みを行い、オーバラップフラグがセットされている画素データについてはＦＩＦＯメモリ５４、６４に対する書き込みを行わない。オーバラップフラグセット＝イネーブル信号ＯＦＦ、オーバラップフラグ非セット＝イネーブル信号ＯＮである。
【００２０】
ＦＩＦＯメモリ５４、６４は、それぞれ画像処理ＡＳＩＣ５２、６２でフィルタ処理された画像データを順次格納する。
【００２１】
セレクタ４２は、ＦＩＦＯメモリ５４及びＦＩＦＯメモリ６４に格納された画像データを交互に選択出力し、出力画像データがラスタ順に配列するように制御する。具体的には、まずＦＩＦＯメモリ５４に格納された画像データを全て読み出し、次にＦＩＦＯメモリ６４に格納された画像データを全て読み出し、その後、再びＦＩＦＯメモリ５４に格納された画像データを読み出すことを繰り返すことでラスタ順に出力する。
【００２２】
本実施形態では、画像処理の前段及び後段に、画像処理ＡＳＩＣで処理できる容量だけの画像データを格納するＦＩＦＯメモリを設けるだけでよく、ページメモリを不要化することができる。そして、ＦＩＦＯメモリ５０、画像処理ＡＳＩＣ５２、ＦＩＦＯメモリ５４からなる第１処理系統と、ＦＩＦＯメモリ６０、画像処理ＡＳＩＣ６２、ＦＩＦＯメモリ６４からなる第２処理系統の処理を並列的に行うことで、全体として処理時間の短縮を図ることができる。
【００２３】
なお、図では明示していないが、ＦＩＦＯメモリ５０、６０に画像データを格納するためのタイミング調整回路、及びＦＩＦＯメモリ５４、ＦＩＦＯメモリ６４から画像データを出力するためのタイミング調整回路を設けてもよい。
【００２４】
＜処理タイミング＞
図２には、本実施形態の処理のタイミングチャートが示されている。図２（ａ）は主走査方向に順次入力される入力画像データのタイミングである。主走査方向のあるライン（ライン１）が入力され、次のライン（ライン２）がさらに所定の速度（例えば１００ＭＢ／Ｓ）で入力されるものとする。
【００２５】
図２（ｂ）は各ＦＩＦＯメモリ５０、６０の入力タイミングであり、まず、ＦＩＦＯメモリ５０にライン１の画像データが入力されて格納され、その後にＦＩＦＯメモリ６０にライン１の残りの画像データが入力され格納される。より詳しくは、ＦＩＦＯメモリ５０に画像データをすべて書き込むタイミングより若干早いタイミングでＦＩＦＯメモリ６０に画像データの書き込みを開始する。これは、ＦＩＦＯメモリ６０の先頭にＦＩＦＯメモリ５０の終端の画像データをオーバラップさせて格納するためである。両ＦＩＦＯメモリへの書き込みタイミングはタイミング調整回路で調整する。図において、ＦＩＦＯ（１）ＷはＦＩＦＯメモリ５０への画像データの書き込みを意味し、ＦＩＦＯ（２）ＷはＦＩＦＯメモリ６０への画像データの書き込みを意味する。また、斜線部分はオーバラップ画素データであることを示す。オーバラップ画素データに関しては、ＦＩＦＯ制御部４０がオーバラップフラグを生成する。次に、ライン２の画像データが入力されると、同様にＦＩＦＯメモリ５０及びＦＩＦＯメモリ６０に順次画像データが格納される。ＦＩＦＯメモリ５０とＦＩＦＯメモリ６０の境界に存在する画素データはオーバラップされて格納される。
【００２６】
図２（ｃ）は、第１処理系統のタイミングチャートであり、ＦＩＦＯメモリ５０に格納されたライン１の画像データが読み出されて画像処理ＡＳＩＣ５２に供給され、既に格納されラインメモリに格納されている画像データと併せて用いて３×３のフィルタ処理が実行される。３×３のフィルタ処理である場合、現在のタイミングで入力されたラインの画像データより１つ前のラインの画像データ及び２つ前のラインの画像データがラインメモリに格納されており、これらをともに画像処理部に供給してフィルタ処理が行われる。フィルタ処理自体は従来と同様であり、着目画素及びその周辺の画素を用いたマトリクス演算である。そしてフィルタ処理された画像データは、ＦＩＦＯメモリ５４に順次格納される。ＦＩＦＯメモリ５０からの画像データの読み出しは、画像処理ＡＳＩＣ５２の処理速度に合わせた速度で行われる。また、ＦＩＦＯ制御部４０は、オーバラップフラグをオーバラップ画素に関連させて画像処理ＡＳＩＣ５２に供給する。画像処理ＡＳＩＣ５２は、ＦＩＦＯメモリ５０から供給された３×３の画素データを用いて演算するが、オーバラップフラグ自体は演算に用いられることはない。画像処理ＡＳＩＣ５２は、フィルタ処理した画像データをＦＩＦＯメモリ５４に書き込む際に、オーバラップフラグが当該画素データにセットされているか否かを判定し、オーバラップフラグがセットされていない場合にはそのままＦＩＦＯメモリ５４に書き込む。一方、当該画素データにオーバラップフラグがセットされている場合には、画像処理ＡＳＩＣ５２は当該画素データをＦＩＦＯメモリ５４に書き込むことなく廃棄する。これにより、フィルタ処理済みの有効画素（着目画素）のみがＦＩＦＯメモリ５４に格納されることとなる。図において、ＦＩＦＯ（１）ＲはＦＩＦＯメモリ５０からの画像データの読み出しを意味し、「処理」は画像処理ＡＳＩＣ５２の複数のラインメモリに画像データを格納し、これらを用いた画像処理部でのフィルタ処理を意味する。また、ＦＩＦＯ（１）’Ｗは、ＦＩＦＯメモリ５４への画像データの書き込みを意味する。以上の処理により、第１処理系統でのライン１の処理が完了する。
【００２７】
図２（ｄ）は、第１処理系統での次のライン２を処理するタイミングチャートである。ライン１のフィルタ処理が終了し、処理済みの画像データをＦＩＦＯメモリ５４に書き込むタイミングに同期して、ＦＩＦＯメモリ５０から次のライン２の画像データを順次読み出して画像処理ＡＳＩＣ５２に供給する。すなわち、ＦＩＦＯメモリ５０に格納されたライン１の画像データがすべて読み出されて画像処理ＡＳＩＣ５２に供給された後は、ＦＩＦＯメモリ６０へのライン１の残りの画像データの書き込み完了後に直ちにライン２の画像データが書き込まれているから、ＦＩＦＯメモリ５４にライン１の処理済みの画像データを書き込むタイミングにおいてＦＩＦＯメモリ５０からライン２の画像データを読み出すことができる。画像処理ＡＳＩＣ５２は、読み出された画像データを用いて３×３のフィルタ処理を行い、処理結果をＦＩＦＯメモリ５４に格納する。このとき、ＦＩＦＯ制御部４０がＦＩＦＯメモリ５０とＦＩＦＯメモリ６０にともに格納されるオーバラップデータについてはオーバラップフラグを生成して画像処理ＡＳＩＣ５２に供給し、画像処理ＡＳＩＣ５２ではオーバラップフラグがセットされた画像データに関してはＦＩＦＯメモリ５４に書き込まず廃棄する。以上のようにして第１処理系統でのライン２の処理が完了する。
【００２８】
図２（ｅ）は、第２処理系統でのライン１の処理を示すタイミングチャートである。ＦＩＦＯメモリ６０に格納されたライン１の画像データを順次読み出して画像処理ＡＳＩＣ６２に供給する。ＦＩＦＯメモリ６０からの読み出しは、ＦＩＦＯメモリ５０からのライン１の画像データの読み出し及び画像処理ＡＳＩＣ５２でのフィルタ処理と並列して実行される。ＦＩＦＯメモリ６０にライン１の画像データが書き込まれるタイミングと同期してＦＩＦＯメモリ６０から順次画像データを読み出して画像処理ＡＳＩＣ６２でフィルタ処理する。ＦＩＦＯメモリ６０から画像データを画像処理ＡＳＩＣ６２に供給する際に、ＦＩＦＯ制御部４０からオーバラップデータに関連してオーバラップフラグを生成して画像処理ＡＳＩＣ６２に供給する。画像処理ＡＳＩＣ６２でフィルタ処理された画像データは、順次ＦＩＦＯメモリ６４に書き込まれる。但し、画像処理ＡＳＩＣ６２は、オーバラップフラグがセットされた画像データについては、これをＦＩＦＯメモリ６４に書き込むことなく廃棄する。図において、ＦＩＦＯ（２）ＲはＦＩＦＯメモリ６０からの画像データの読み出しを意味し、ＦＩＦＯ（２）’ＷはＦＩＦＯメモリ６４への画像データの書込を意味する。
【００２９】
図２（ｆ）は、第２処理系統でのライン２の処理を示すタイミングチャートである。ＦＩＦＯメモリ６４への書き込みが完了したタイミングでＦＩＦＯ６０に格納されているライン２の画像データを順次読み出し、画像処理ＡＳＩＣ６２に供給する。以下、画像処理ＡＳＩＣ６２でフィルタ処理し、オーバラップフラグがセットされていない画像データのみをＦＩＦＯメモリ６４に書き込む。
【００３０】
図２（ｇ）は、ＦＩＦＯメモリ５４、６４に格納されたフィルタ処理済みの画像データをセレクタ４２で選択出力するタイミングチャートである。第１処理系統でフィルタ処理されたライン１の画像データはＦＩＦＯメモリ５４に格納されるから、セレクタ４２はＦＩＦＯメモリ５４を選択してＦＩＦＯメモリ５４から画像データを読み出し出力する（出力ライン（１））。次に、第２処理系統でフィルタ処理されたライン１の残りの画像データはＦＩＦＯメモリ６４に格納されるから、セレクタ４２はＦＩＦＯメモリ５４からＦＩＦＯメモリ５４に切り替え、ＦＩＦＯメモリ６４から画像データを読み出して出力する（出力ライン（２））。以上のようにして、ライン１の全てのフィルタ処理済みの有効画像データが出力される。次に、第１処理系統でフィルタ処理されたライン２の画像データがＦＩＦＯメモリ５４に格納されるから、セレクタ４２は再びＦＩＦＯメモリ５４を選択してＦＩＦＯメモリ５４から画像データを読み出して出力する（出力ライン（１））。その後、第２処理系統でフィルタ処理されたライン２の残りの画像データがＦＩＦＯメモリ６４に格納されるから、セレクタ４２はＦＩＦＯメモリ５４からＦＩＦＯメモリ６４に切り替え、ＦＩＦＯメモリ６４から画像データを読み出して出力する（出力ライン（２））。したがって、セレクタ４２からは、ライン１、ライン２、ライン３・・・と順次ラスタ順にフィルタ処理された画像データが出力されることとなる。
【００３１】
このように、第１処理系統と第２処理系統で主走査方向の画像処理を分配し、第１処理系統と第２処理系統の処理タイミングを調整しつつ並列的に処理を行うことで、ページメモリを設けることなく高速に画像処理して処理結果をラスタ順に出力することができる。
【００３２】
そして、原稿サイズがＡ０のような横長であっても、ＦＩＦＯメモリ５０、６０に交互に主走査方向の画像データを格納することで、容易に対応することが可能である。もちろん、ＦＩＦＯメモリを２個だけでなく、必要に応じて３個、あるいは４個設けることも可能である。ＦＩＦＯメモリを３個設けた場合、処理系統としては第１処理系統、第２処理系等、第３処理系統の３系統が存在し、画像処理ＡＳＩＣの前段にそれぞれ設けられた３個のＦＩＦＯメモリに順次画像データを格納し、画像処理ＡＳＩＣの後段にそれぞれ設けられた３個のＦＩＦＯメモリをセレクタで順次切り替えて出力する。
【００３３】
＜オーバラップ処理及び端部処理＞
図３には、ＦＩＦＯメモリが３個の場合のオーバラップ処理及び原稿端部の処理が模式的に示されている。これら３個のＦＩＦＯメモリをＦＩＦＯ（１）、ＦＩＦＯ（２）、ＦＩＦＯ（３）と便宜上称する。
【００３４】
まず、原稿の主走査方向のあるラインの画像データがＦＩＦＯ（１）に格納される。ＦＩＦＯ（１）の先頭部分の画素データにはＦＩＦＯ制御部４０が作成するオーバラップフラグがセットされる。図では、オーバラップフラグをＨ信号で示してある。なお、ＦＩＦＯ（１）にラインの最初の画像データを格納する場合、本来的にこの部分はオーバラップデータではないが、主走査有効画素幅外の画像データを格納しておくことで、オーバラップフラグのセットを有効に活用することができる。すなわち、オーバラップフラグがセットされた画像データは上記のように画像処理ＡＳＩＣの後段のＦＩＦＯメモリに書き込まれることはないが、有効画素幅外のデータも本来的に有効な画像データでないため、この画像データの書き込みをオーバラップフラグで制御することで不要な画像データの書き込みを防止できる。また、ＦＩＦＯ（１）の終端部分の画素データにもＦＩＦＯ制御部４０が作成するオーバラップフラグがセットされる。図では、例として２画素分だけオーバラップさせるものとし、終端の２画素にＨ（ハイ）が割り当てられている。この２画素は後段のＦＩＦＯメモリに書き込まれない無効画素である（図中×で示されている）。なお、３×３のフィルタ処理をする場合には、オーバラップ画素は１画素分でよい。
【００３５】
次に、主走査方向の同じラインにおける残りの画像データがＦＩＦＯ（２）に格納される。ＦＩＦＯ（２）の先頭部分及び終端部分の画素データにはＦＩＦＯ制御部４０が作成するオーバラップフラグがセットされる。ＦＩＦＯ（１）、（２）のいずれにも格納されるオーバラップ画素は合計４画素分であり、オーバラップフラグはＦＩＦＯ（１）、（２）それぞれにおいて２画素分ずつにセットされる。
【００３６】
次に、主走査方向の同じラインにおけるさらに残りの画像データがＦＩＦＯ（３）に格納される。ＦＩＦＯ（３）の先頭部分にはＦＩＦＯ制御部４０が作成するオーバラップフラグがセットされる。また、ＦＩＦＯ（３）の容量の途中で原稿の画像データが無くなり、原稿端に達したと判定した場合、ＦＩＦＯ制御部４０はそれ以降の画素データについても同様にオーバラップフラグをセットする。オーバラップフラグをセットすることで、この部分の画像データはフィルタ処理されずに廃棄されることとなる。
【００３７】
このように、ＦＩＦＯ制御部４０は、オーバラップ画素についてオーバラップフラグをセットするとともに、有効画素幅以外の画像データにも同様にオーバラップフラグをセットすることで、不要な画像データの出力を簡易に防止することができる。
【００３８】
＜他の構成＞
図４には、画像処理ＡＳＩＣの前段及び後段にそれぞれ４個のＦＩＦＯメモリを設ける場合の構成が示されている。
【００３９】
画像処理ＡＳＩＣ５２、６２、７２、８２の前段にそれぞれＦＩＦＯメモリ５０、６０、７０、８０が設けられ、後段にそれぞれＦＩＦＯメモリ５４、６４、７４、８４が設けられる。ＦＩＦＯメモリ５０、画像処理ＡＳＩＣ５２、ＦＩＦＯメモリ５４で第１処理系統を構成し、ＦＩＦＯメモリ６０、画像処理ＡＳＩＣ６２、ＦＩＦＯメモリ６４で第２処理系統を構成し、ＦＩＦＯメモリ７０、画像処理ＡＳＩＣ７２、ＦＩＦＯメモリ７４で第３処理系統を構成し、ＦＩＦＯメモリ８０、画像処理ＡＳＩＣ８２、ＦＩＦＯメモリ８４で第４処理系統を構成する。
【００４０】
入力画像はＦＩＦＯメモリ５０、６０、７０、８０に順次格納される。すなわち、主走査方向のあるラインの画像データがＦＩＦＯメモリ５０に格納され、同じラインの残りの画像データがＦＩＦＯメモリ６０に格納され、同じラインの残りの画像データがＦＩＦＯメモリ７０に格納され、同じラインのさらに残りの画像データがＦＩＦＯメモリ８０に格納される。１つのラインの画像データを、ＦＩＦＯメモリ５０、６０、７０、８０に分割して格納するということもできる。各ＦＩＦＯメモリの境界の画素データは互いに一部が重複されて格納される。重複された画素データに対しては、ＦＩＦＯ制御部４０がオーバラップフラグを作成して画像処理ＡＳＩＣ５２、６２、７２、８２に供給する。また、上記のように入力画像の先頭に存在する有効画素幅以外の画素データ、及び入力画像の終端に存在し得る有効画素幅以外の画素データに対しても、ＦＩＦＯ制御部４０はオーバラップフラグをセットする。このオーバラップフラグは、後段のＦＩＦＯメモリへの書き込みを制御するイネーブル信号として機能し、オーバラップフラグがセットされた画素データは後段のＦＩＦＯメモリへの書き込みが禁止される。なお、ＦＩＦＯメモリ８０の容量に対し、入力画像の画像データが過不足無く丁度収まる場合には、オーバラップフラグはセットされることはない。
【００４１】
ＦＩＦＯメモリ５４、６４、７４、８４は、それぞれ画像処理ＡＳＩＣ５２、６２、７２、８２でフィルタ処理された画像データを順次格納する。セレクタ４２は、ＦＩＦＯメモリ５４、６４、７４、８４に格納された画像データを順次切り替えて選択出力し、ラスタ順に出力する。画像処理ＡＳＩＣ５２、６２、７２、８２は、オーバラップフラグがセットされた画素データに関しては、後段のＦＩＦＯメモリ５４、６４、７４、８４には書き込まず廃棄する。なお、オーバラップフラグに関しては、ＦＩＦＯ制御部４０から画像処理ＡＳＩＣ５２、６２、７２、８２に供給されるが、画像処理ＡＳＩＣ５２、６２、７２、８２はオーバラップフラグについて何らの処理を行わずそのままＦＩＦＯメモリ５４、６４、７４、８４に供給し、ＦＩＦＯメモリ５４、６４、７４、８４でオーバラップフラグがセットされている画素データを廃棄してもよい。図において、オーバラップフラグが画像処理ＡＳＩＣを通過して後段のＦＩＦＯメモリに供給されているのはこのことを示している。
【００４２】
＜処理タイミング＞
図５には、図４の構成におけるタイミングチャートが示されている。原稿サイズをＡ０とし、原稿の主走査方向の１ライン分の画像データをＦＩＦＯメモリ５０、６０、７０、８０に格納するものとする。
【００４３】
図５（ａ）は入力画像のタイミングチャートであり、２つのライン（ライン１、ライン２）が示されている。ライン１の画像データがＦＩＦＯメモリ５０、６０、７０、８０に格納され、それぞれの画像データが読み出されて画像処理ＡＳＩＣ５２、６２、７２、８２でフィルタ処理が行われているタイミングで次のライン１の画像データが順次ＦＩＦＯメモリ５０、６０、７０、８０に格納される。
【００４４】
図５（ｂ）は各ＦＩＦＯメモリの入力タイミングチャートであり、ライン１の画像データはＦＩＦＯメモリ５０、６０、７０、８０に順次格納される。図において、ＦＩＦＯ（１）ＷはＦＩＦＯメモリ５０への書き込みを意味し、ＦＩＦＯ（２）ＷはＦＩＦＯメモリ６０への書き込みを意味する。ライン１の画像データの書き込みの後、次のライン２の画像データがＦＩＦＯメモリ５０、６０、７０、８０に順次格納される。
【００４５】
図５（ｃ）〜図５（ｆ）は第１処理系統〜第４処理系統での処理タイミングチャートである。第１処理系統では、図５（ｃ）に示されるように、ＦＩＦＯメモリ５０から画像データを読み出して画像処理ＡＳＩＣ５２に供給する。画像データは、画像処理ＡＳＩＣ５２内のラインメモリに格納され、フィルタ処理に必要なライン数分の画像データが格納されたときにこれらを画像処理部に供給し、画像処理部で例えば３×３のフィルタ処理を行う。フィルタ処理された画像データは、後段のＦＩＦＯメモリ５４に格納される。但し、オーバラップフラグがセットされた画素データについては、画像処理ＡＳＩＣ５２がＦＩＦＯメモリ５４への書き込みを行わず廃棄する。ＦＩＦＯメモリ５４に格納された画像データは、セレクタ４２により選択されて読み出される。
【００４６】
一方、第１処理系統におけるフィルタ処理と並列して、第２処理系統においてもフィルタ処理を行う。すなわち、ＦＩＦＯメモリ６０に格納された画像データを読み出して画像処理ＡＳＩＣ６２に供給し、画像処理ＡＳＩＣ６２内のラインメモリに格納した後に必要なライン数の画像データを用いてフィルタ処理を行う。フィルタ処理された画像データは後段のＦＩＦＯメモリ６４に順次格納される。ＦＩＦＯメモリ５０との境界に位置するオーバラップ画素データについては、オーバラップフラグがセットされていることからＦＩＦＯメモリ６４への書き込みは行われない。ＦＩＦＯメモリ６４に格納された画像データは、セレクタ４２により選択されて読み出される。
【００４７】
同様に、第１処理系統、第２処理系統におけるフィルタ処理と並列して、第３処理系統においてもフィルタ処理を行う。すなわち、ＦＩＦＯメモリ７０に格納された画像データを読み出して画像処理ＡＳＩＣ７２に供給し、画像処理ＡＳＩＣ７２内のラインメモリに格納した後に必要なライン数の画像データを用いてフィルタ処理を行う。フィルタ処理された画像データは後段のＦＩＦＯメモリ７４に順次格納される。ＦＩＦＯメモリ６０との境界に位置するオーバラップ画素データについては、オーバラップフラグがセットされていることからＦＩＦＯメモリ７４への書き込みは行われない。ＦＩＦＯメモリ７４に格納された画像データは、セレクタ４２により読み出される。
【００４８】
同様に、第１処理系統、第２処理系統、第３処理系統におけるフィルタ処理と並列して、第４処理系統においてもフィルタ処理を行う。すなわち、ＦＩＦＯメモリ８０に格納された画像データを読み出して画像処理ＡＳＩＣ８２に供給し、画像処理ＡＳＩＣ８２内のラインメモリに格納した後に必要なライン数の画像データを用いてフィルタ処理を行う。フィルタ処理された画像データは後段のＦＩＦＯメモリ８４に順次格納される。ＦＩＦＯメモリ７０との境界に位置するオーバラップ画素データについては、オーバラップフラグがセットされていることからＦＩＦＯメモリ８４への書き込みは行われない。また、ＦＩＦＯメモリ８４の終端に格納された有効画素幅外の画素データについても、ＦＩＦＯ制御部４０がオーバラップフラグをセットするからＦＩＦＯメモリ８４への書き込みは行われない。ＦＩＦＯメモリ８４に格納された画像データは、セレクタ４２により選択されて読み出される。
【００４９】
また、第１処理系統は、ライン１についての処理が完了した後、ライン２についての処理を開始する。すなわち、ＦＩＦＯメモリ５０に格納されたライン２の画像データを読み出して画像処理ＡＳＩＣ５２に供給し、フィルタ処理を行う。他の処理系統についても同様である。
【００５０】
図５（ｇ）には、セレクタ４２からの出力タイミングチャートが示されている。第１処理系統でライン１の画像データがフィルタ処理されてＦＩＦＯメモリ５４に格納された後、セレクタ４２はこのＦＩＦＯメモリ５４を選択して画像データを出力する。次に、第２処理系統でフィルタ処理された画像データがＦＩＦＯメモリ６４に格納されるから、セレクタ４２はＦＩＦＯメモリ５４からＦＩＦＯメモリ６４に切り替えて画像データを出力する。次に、第３処理系統でフィルタ処理された画像データがＦＩＦＯメモリ７４に格納されるから、セレクタ４２はＦＩＦＯメモリ７４を選択してその画像データを出力する。次に、第４処理系統でフィルタ処理された画像データがＦＩＦＯメモリ８４に格納されるから、セレクタ４２はＦＩＦＯメモリ８４を選択してその画像データを出力する。以上のようにして、ライン１の画像データが出力される。ライン２の画像データについても同様であり、各系統で並列的にフィルタ処理されたライン２の画像データが順次ＦＩＦＯメモリ５４、６４、７４、８４に格納されるから、セレクタ４２はこれらを切り替えて順次ライン２の画像データを出力する。以上のようにして、フィルタ処理された画像データがラスタ順に出力される。
【図面の簡単な説明】
【００５１】
【図１】実施形態の構成ブロック図である。
【図２】図１の構成における処理タイミングチャートである。
【図３】図１の構成におけるオーバラップ画素の処理説明図である。
【図４】実施形態の他の構成ブロック図である。
【図５】図４の構成における処理タイミングチャートである。
【図６】従来装置の構成ブロック図である。
【符号の説明】
【００５２】
４０  ＦＩＦＯ制御部、４２  セレクタ、５０  ＦＩＦＯメモリ（入力側）、５２  画像処理ＡＳＩＣ、５４  ＦＩＦＯメモリ（出力側）、６０  ＦＩＦＯメモリ（入力側）、６２  画像処理ＡＳＩＣ、６４  ＦＩＦＯメモリ（出力側）。
【図１】
2006054612.tif 000003
【図２】
2006054612.tif 000004
【図３】
2006054612.tif 000005
【図４】
2006054612.tif 000006
【図５】
2006054612.tif 000007
【図６】
2006054612.tif 000008