(57)【要約】ブートストラップされたサンプリングスイッチは、線形性が高いために、より低い電源電圧で使用可能であり、サンプリングされた電圧は、電源電圧よりも実質的に高くなり得る。２．７Ｖ以下のＤＣ電源をこのサンプリングスイッチと併用して、より高い電圧をサンプリングできる。これらの複数の高電圧伝送ゲートスイッチを共に直接接続して、チャネル間不整合の主要源（アクティブバッファ／降圧回路）を除去でき、これまでに実現できなかった、新たな誤りの補正法が可能となる。サンプリングスイッチ回路は、測定されたものからのＤＣ電流を消費しない。僅かなスイッチトキャパシタ充電が存在する場合があり、何らかの漏洩電流が生じることがあるが、測定された電圧入力から流れるＤＣ電流は、ない。
2019530278.tif 000002
【特許請求の範囲】
【請求項１】
低電圧制御信号で高電圧スイッチング回路を制御する方法であって、該方法が、
少なくとも１つの低電圧制御信号に結合する、低電圧インバータを提供することと、
前記低電圧インバータに結合し、前記低電圧インバータで制御される第１高電圧トランジスタを提供することと、
前記第１高電圧トランジスタに結合し、前記第１高電圧トランジスタで制御される第２高電圧トランジスタを提供することと、
前記第２高電圧トランジスタに結合し、前記第２高電圧トランジスタによって制御される、連続した第３、第４高電圧トランジスタを含む１次入力／出力信号路を提供することと、を含む方法であって、前記低電圧インバータは、前記第１高電圧トランジスタをターンオンし、
前記第１高電圧トランジスタは、前記第２高電圧トランジスタをターンオンし、
更に、前記第２高電圧トランジスタは、前記第３、第４高電圧トランジスタをターンオンすることで、前記１次入力／出力信号路をイネーブルする、前記方法。
【請求項２】
低電圧制御信号のみを使用して、浮遊コンデンサにより、前記第２高電圧トランジスタのソースを昇圧することを更に含む、請求項１に記載の方法。
【請求項３】
前記１次入力／出力信号路から、漏洩電流及びスイッチング電流を除去するための２次経路を提供することを更に含む、請求項２に記載の方法。
【請求項４】
前記２次経路から、前記高電圧トランジスタを駆動するのに必要とされる制御電流を供給することを更に含む、請求項３又は５又は６のいずれか一項に記載の方法。
【請求項５】
前記２次経路から、前記高電圧トランジスタ用の漏洩電流を供給することを更に含む、請求項３、４、又は６のいずれか一項に記載の方法。
【請求項６】
前記１次、又は２次経路から、前記浮遊コンデンサを駆動することを更に含む、請求項３〜５のいずれか一項に記載の方法。
【請求項７】
前記高電圧スイッチング回路は、高電圧電源、又は高電圧制御信号を必要とせず、高電圧信号用の伝送ゲートスイッチとして使用される、請求項１〜６、又は８のいずれか一項に記載の方法。
【請求項８】
前記高電圧スイッチング回路は、高電圧入力信号から著しく電流を消費することなく、高電圧信号用の伝送ゲートスイッチとして使用される、請求項１〜７のいずれか一項に記載の方法。
【請求項９】
高コモンモード電圧における信号をスイッチングするための高電圧スイッチング回路であって、該スイッチング回路は、低電圧制御信号で制御される高電圧入力出力トランジスタを含む、高電圧スイッチング回路。
【請求項１０】
高電圧電源、高電圧制御信号を必要とせず、高電圧信号に結合するための伝送ゲートスイッチとして適合され、前記高電圧信号から電流を取り出さない、請求項９又は１１〜１４のいずれか一項に記載の高電圧スイッチング回路。
【請求項１１】
１次電流路を更に含み、全ての電流は、前記１次電流路を流れる、請求項９又は１０に記載の高電圧スイッチング回路。
【請求項１２】
前記１次電流路高電圧入力出力トランジスタを駆動するのに必要な電流を取り出すために使用される、第２入力電流路を更に含む、請求項１１に記載の高電圧スイッチング回路。
【請求項１３】
前記第２入力電流路は、前記１次電流路で取り出されたはずの、実質的に全ての漏洩電流を取り出す、請求項１２又は１４に記載の高電圧スイッチング回路。
【請求項１４】
前記１次又は第２入力電流路のいずれかで駆動される浮遊コンデンサを更に含む、請求項１２又は１３に記載の高電圧スイッチング回路。
【請求項１５】
サンプリング回路及びマルチプレクサであって、
共通接続を有する第１、第２サンプルスイッチであって、更に、
前記第１サンプルスイッチは、ＶＢＵＳノードに結合し、
前記第２サンプルスイッチは、ＶＳＥＮＳＥノードに結合する、第１、第２サンプルスイッチと、
前記共通接続に結合するノードを１つ有する、第１サンプルコンデンサと、
前記第１サンプルコンデンサの他ノードに結合するノードを１つ有する、第２サンプルコンデンサと、
前記第２サンプルコンデンサと並列結合する、短絡スイッチと、
前記第１、第２サンプルコンデンサ間の接合部に結合する入力、及び第２サンプルコンデンサの他ノードに結合する出力を有する、オペアンプと、を含み、
前記第１、第２サンプラスイッチは、低電圧制御信号で制御される高電圧入力出力トランジスタを含む、前記サンプリング回路及びマルチプレクサ。
【請求項１６】
２極スイッチに結合する差動入力を有するアナログデジタルコンバータ（ＡＤＣ）を更に含む、請求項１５又は１７に記載のサンプリング回路及びマルチプレクサ。
【請求項１７】
電源と負荷とを結合するよう適合されたセンス抵抗器であって、
複数の高電圧スイッチング回路の高電圧入力の一部は、前記センス抵抗器の電源側に結合し、
前記複数の高電圧スイッチング回路の前記高電圧入力の他の一部は、前記センス抵抗器の負荷側に結合する、前記センス抵抗器を更に含む、請求項１５又は１６に記載のサンプリング回路及びマルチプレクサ。
【請求項１８】
サンプリング回路及びマルチプレクサであって、
高電圧入力、高電圧出力、及び低電圧制御入力を含む複数の高電圧スイッチング回路と、
前記高電圧出力の一部に結合する第１ノード、及び前記高電圧出力の他の部分に結合する第２ノードを有するサンプルホールドコンデンサと、
前記第１ノードに結合する極、及び前記第２ノードに結合する別の極を有する２極スイッチとを含む、前記サンプリング回路マルチプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連特許出願）
本出願は、２０１６年１０月１１日付けで出願された共有に係る米国仮特許出願６２／４０６，８８１号の優先権を主張し、本明細書では、これを、全ての目的のために、参照により援用する。
【０００２】
（技術分野）
本開示は、サンプリング回路に関し、具体的には、高電圧回路で使用されるサンプリング回路に関する。
【背景技術】
【０００３】
例えば、電源回路の電圧や電流を測定する際、シャント抵抗器を、測定デバイス、例えば、センス（測定）抵抗器及びセンス抵抗器に結合するセンス増幅器に結合する。センス抵抗器の高い方の電圧ノードを、「ＶＢＵＳ」と称し、センス抵抗器の負荷側の電圧ノードを、「ＶＳＥＮＳＥ」と称することがある。更に、センス増幅器は、アナログフロントエンド回路にサンプリング回路も含められる。こうしたデバイスは、アナログデジタルコンバータ（ＡＤＣ）を有するマイクロコントローラと組み合わせることができる。通常、マイクロコントローラは、低電圧で動作するので、かくして、その周囲の支援回路も、例えば、３．３又は５ＶＤＣなどの、低電圧用に設計されている。しかし、電源回路は、より高い電圧を生成することが多く、ハイサイドで電流を測定すると、高いコモンモード電圧が発生する。したがって、こうした測定回路を使用して、高電圧回路内の電流を決定するには、特別なサンプリング回路が必要となり得る。大抵の場合、入力電源から大量の電力を消費せず、且つ、高電圧電源を必要とせずに、マルチプレクサ対応のサンプリングアーキテクチャによる高電圧信号のサンプリングが、望まれる。そのようなシナリオにおける高電圧は、約４０ＶＤＣまでの電圧であってよいが、近い将来、最大約７０ＶＤＣが見込まれる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって、改良されたサンプリング回路が、必要とされる。
【課題を解決するための手段】
【０００５】
一実施形態によると、低電圧制御信号で高電圧スイッチング回路を制御する方法は、少なくとも１つの低電圧制御信号に結合する低電圧インバータを提供するステップと、上記低電圧インバータに結合し、この低電圧インバータで制御される第１高電圧トランジスタを提供するステップと、上記第１高電圧トランジスタに結合し、この第１高電圧トランジスタで制御される第２高電圧トランジスタを提供するステップと、上記第２高電圧トランジスタに結合し、この第２高電圧トランジスタによって制御される連続した第３、第４高電圧トランジスタを含み得る１次入力／出力信号路を提供するステップを含み、低電圧インバータは、第１高電圧トランジスタをターンオンし、第１高電圧トランジスタは、第２高電圧トランジスタをターンオンし、更に、第２高電圧トランジスタは、第３、第４高電圧トランジスタをターンオンすることで、１次入力／出力信号路をイネーブルする。
【０００６】
この方法の更なる実施形態によると、低電圧制御信号のみを使用して、浮遊コンデンサにより、第２高電圧トランジスタのソースを昇圧するステップを、含んでよい。更なる実施形態によると、この方法は、１次入力／出力信号路から漏洩スイッチング電流を除去するための２次経路を提供するステップを、含んでよい。更なる実施形態によると、この方法は、２次経路から、高電圧トランジスタを駆動するのに必要とされる制御電流を供給するステップを、含んでよい。更なる実施形態によると、この方法は、２次経路から、高電圧トランジスタの漏洩電流を供給するステップを、含んでよい。更なる実施形態によると、この方法は、１次又は２次経路から、浮遊コンデンサを駆動するステップを、含んでよい。この方法に関する更なる実施形態によると、高電圧スイッチング回路は、高電圧電源又は高電圧制御信号を必要とせず、且つ、高電圧入力信号から著しく電流を消費することなく、高電圧信号用の伝送ゲートスイッチとして使用可能である。
【０００７】
別の実施形態によると  、高コモンモード電圧における信号をスイッチングするための高電圧スイッチング回路、当該スイッチング回路は、低電圧制御信号で制御される高電圧入力出力トランジスタを、含んでよい。更なる実施形態によると、高電圧スイッチング回路は、高電圧電源や高電圧制御信号を必要とせずに、高電圧信号に結合するための伝送ゲートスイッチとして適合可能であり、高電圧信号から電流を取り出さない。
【０００８】
更に別の実施形態によると、高コモンモード電圧における信号をスイッチングするための高電圧スイッチング回路は、低電圧制御信号で制御される高電圧入力出力トランジスタと、１次電流路とを含み得、全ての電流は、この１次電流路を流れる。更なる実施形態によると、第２入力電流路を使用して、１次電流路高電圧入力出力トランジスタを駆動するのに必要な電流を取り出せる。更なる実施形態によると、第２入力電流路は、１次電流路で取り出されたはずの、実質的に全ての漏洩電流を取り出せる。更なる実施形態によると、浮遊コンデンサは、１次又は第２入力電流路のいずれかで駆動できる。
【０００９】
更に別の実施形態によると、サンプリング回路及びマルチプレクサは、共通接続を有する第１、第２サンプルスイッチであって、更に、第１サンプルスイッチは、ＶＢＵＳノードに結合でき、第２サンプルスイッチは、ＶＳＥＮＳＥノードに結合できる第１、第２サンプルスイッチと、共通接続に結合するノードを１つ有する第１サンプルコンデンサと、第１サンプルコンデンサの他ノードに結合するノードを１つ有する第２サンプルコンデンサと、第２サンプルコンデンサと並列結合する短絡スイッチと、第１、第２サンプルコンデンサ間の接合部に結合する入力及び第２サンプルコンデンサの他ノードに結合する出力を有するオペアンプとを含んでよく、第１、第２サンプラスイッチは、低電圧制御信号で制御される高電圧入力出力トランジスタを、含んでよい。
【００１０】
別の実施形態によると、サンプリング回路及びマルチプレクサは、複数の高電圧スイッチング回路は、高電圧入力、高電圧出力及び低電圧制御入力を含めることができると、高電圧出力の一部に結合する第１ノードと、高電圧出力の他の一部に結合する第２ノードを有するサンプルホールドコンデンサと、第１ノードに結合する極及び第２ノードに結合する別の極を有する、２極スイッチとを、含められる。
【００１１】
更なる実施形態によると、アナログデジタルコンバータ（ＡＤＣ）は、２極スイッチに結合する差動入力を有してよい。更なる実施形態によると、電源と負荷とを結合するよう適合されたセンス抵抗器を含むことができ、この複数の高電圧スイッチング回路の高電圧入力の一部は、センス抵抗器の電源側に結合可能であり、この複数の高電圧スイッチング回路の高電圧入力の他の一部は、センス抵抗器の負荷側に結合可能である。
【図面の簡単な説明】
【００１２】
本開示に関するより完璧な理解は、添付の図面と合わせて、以下の説明を参照することで、得られる。
【図１】本開示の特定の例示的実施形態に係る、高電圧ブートストラップサンプリング回路の概略図を示す。
【図２】本開示の別の特定の例示的実施形態に係る、高電圧ブートストラップサンプリング回路の概略図。
【図３】２つの高電圧スイッチを含む単一チャネル差動入力マルチプレクサを有する、サンプリング回路の概略図を示す。
【図４】同様の用途で使用される、従来技術のサンプリング回路の概略的ブロック図を示す。
【図５】本開示の教示に係る、サンプリング回路アナログデジタルコンバータ（ＡＤＣ）への電力供給に関する、電流電圧測定を組み合わせるように適合された、図１、図２で示す高電圧ブートストラップサンプリング回路の、簡易な例示的応用の概略ブロック図を示す。
【発明を実施するための形態】
【００１３】
本開示が種々の変形形態及び、代替形態の影響を受け得るが、その特定の例示的実施形態を、図面で示して、本明細書で詳述する。しかしながら、特定の例示的実施形態に関する本明細書の説明は、本開示を本明細書で開示された形態に限定する意図はないことを、理解されるであろう。
【００１４】
種々の実施形態によると、従来型ブートストラップサンプリングスイッチは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）サンプリングスイッチの固定Ｖｇｓ（ゲートとソースとの間の電圧）を強制的に送る、サンプルホールド回路を使用する高線形性アナログデジタルコンバータ（ＡＤＣ）と併用できる。従来、線形性が高いことにより（Ｖｇｓは一定で、入力電圧に依存しないことにより）、本明細書で開示の回路と類似する回路（以降、「本回路」）は、より低い電圧で使用できる。種々の実施形態によると、この改良型回路では、多くの重要な変更が、以下のように組み込まれてきた。（１）標本化された電圧が、電源電圧よりも実質的に高くなることがある。他の従来技術の回路は文献で見られるが、電圧差は、比較的小さくなければならない。本開示の教示によると、２．７ボルト以下の直流（ＶＤＣ）電源を使用して、４０ＶＤＣ以上例えば７０ＶＤＣのコモンモード（ＣＭ）入力をサンプリングすることができる。（２）高電圧要件によって、ドレイン電圧を電源電圧よりはるかに高くできるが、常に、ゲート−ソース電圧において極めて明確な制限がある特殊なデバイスを、使用しなければならない。本開示の教示によると、サンプリング回路は、全てのデバイスで許容可能なＶｇｓ（＜５ＶＤＣ）を維持するが、それでも、高電圧、例えば、７０ＶＤＣのＣＭ入力信号をサンプリングすることができる。（３）従来技術の回路の多くは、多重化入力をサポートしていない。例えば、各入力を使用して、低電圧信号を生成してから、多重化可能とする別個の能動回路を駆動できる。本回路により、複数の高電圧伝送ゲートスイッチからの出力を共に直接接続して、チャネル間不整合の主要源（アクティブバッファ／降圧回路）を除去でき、これまでに実現できなかった新たな誤りの補正法が可能となる。また、（４）本回路は、測定されたものからのＤＣ電流を消費しない。僅かなスイッチトキャパシタ充電電流が存在する場合があり、何らかの漏洩電流が生じることがあるが、測定された電圧入力から流れるＤＣ電流は、ない（これは、本回路と従来技術との大きな違いである）。
【００１５】
図面を参照すると、例示的実施形態に関する詳細について、概略的に示す。図面の類似の要素は、類似の番号で示し、同様の要素は、異なる小文字の添え字が付いた同じ番号で示す。
【００１６】
図１を参照すると、本開示の特定の例示的実施形態に係る、高電圧ブートストラップサンプリング回路の概略図が示されている。番号１００で全体を示す高電圧ブートストラップサンプリング回路は、トランジスタ１０２、１０４、１１２、１１４、１１６、１１８、１２０、１２２、１２４、１２６、１２８、１３０、１３２、１３６、ツェナーダイオード１０６、コンデンサ１１０、抵抗器１０８、１３４を含むことができる。更に、低電圧の非重複制御信号（クロック）、例えば、クロック出力「ｃｌｋ」及び「ｃｌｋｂ」を生成するために使用可能な非重複クロックジェネレータ１５０も、含められる。
【００１７】
ツェナーダイオード１０６は、厳密には必要ないが、高電圧キックバック（スイッチがオフ状態に遷移した際）によって、このノードに接続する低電圧トランジスタが損傷するのを防ぐために、含めてもよい。コンデンサ１１０は、約１ピコファラド（ｐｆ）から約２０ｐｆであり、トランジスタ１２０、１２８、１３２（実際のスイッチトランジスタ）のゲートとソースとの間に印加される、ＤＣ電圧を保持するのに使用可能である。抵抗器１０８は、約０オーム（未使用）から約１００ｋオームでよく、スイッチのオフ−オン遷移をスルー制限するために使用できる。抵抗器１３４は、約０オーム（未使用）から約１００ｋオームでよく、スイッチのオン−オフ遷移をスルー制限するために使用できる。高電圧マルチプレクサ１００は、入力電圧に関係なく、いずれかの端子で０〜３２ＶＤＣの入力を受け入れ、０〜３２ＶＤＣの出力を供給することができる。全ての制御電圧は、例えば、５ＶＤＣ、３．３ＶＤＣ以下であってよいが、これに限定されない。高電圧ブートストラップサンプリング回路１００をオンにするために、スイッチトランジスタ１２０、１２８、１３２のゲートとソースは、ｃｌｋを低にして、トランジスタ１３６をオフにすることで、ＧＮＤから切り離される。ブートストラップ電圧入力（トランジスタ１０４、１０２によって駆動される電圧）は、ＶＢＳ（最大５ＶＤＣ）からＧＮＤに切り替わる。これは、トランジスタ１１４がターンオンするまで、ノード１をプルダウンする。トランジスタ１１４は、ＮＭＯＳスイッチトランジスタ１２０、１２８、１３２のＶｇｓの両端にわたり、ＶＢＳ、例えば、５ＶＤＣを強制印加することで、トランジスタ１２０、１２８、１３２をターンオンし、それらを導電化することで、高電圧ブートストラップサンプリング回路１００をオンにする。
【００１８】
回路（高電圧ブートストラップサンプリング回路１００）内の全てのトランジスタは（過渡電圧を含む）、常時５ＶＤＣ  Ｖｇｓ未満に保たれる。ＰＮＰトランジスタ１２２、１１６（ダイオード、又はダイオード接続ＭＯＳＦＥＴでもよい）は、遷移中に５ＶＤＣを超える可能性がある過渡電圧を抑制する場合にのみ必要であり、全ての実施形態で必要であるとは限らない。トランジスタ１２０に結合して示した第２入力経路を提供することで、高温での漏洩誤差を低減できる。第２入力経路は、ノードＡと同じ電圧又は実質的に同じ電圧（例えば、Ｖｓｅｎｓｅは、Ｖｂｕｓで駆動する場合がある）によって駆動されるはずである。
【００１９】
ツェナーダイオード１０６は、高電圧キックバックに対する保護のためのものであり、一部の用途では必要としなくてよい。抵抗器１０８、１３４はスルーレート制限用であり、一部用途では、必要としなくてよい。バイポーラ接合トランジスタ（ＢＪＴ）１１６、１２２、１２４は、「ダイオード」構成で接続する金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスに置き換えてもよい。トランジスタ１０２、１０４は、通常の低電圧ＭＯＳＦＥＴであってよい。Ｖｄｄは、スイッチをオンにするために高電圧ゲート−ソース接合の両端で強制印加される電圧である。これは、ＨＶ  ＭＯＳＦＥＴ技術に応じて変化し得るが、通常は約２ＶＤＣ〜約５ＶＤＣの間であることが多い。重要な点として、高電圧ブートストラップサンプリング回路１００がオフの場合、出力電圧ノードを、別のスイッチデバイスで高レベルまで駆動することができる。例えば、こうしたスイッチの多くは、並列接続することができ、オフスイッチは、スイッチオンにされた電圧出力によって損傷を受けることはない。
【００２０】
高電圧制御信号を使用せずに、高電圧ブートストラップサンプリング回路１００のスイッチングを実施する。低電圧トランジスタ１０２、１０４を含むインバータ回路は、低電圧制御信号で制御可能である。このインバータがＶＢＳからＧＮＤに切り替わると、トランジスタ１１８は、ノード１をＶＤＤからＧＮＤへとプルダウンして、トランジスタ１１４をターンオンするのに十分な電圧を供給する。これで、トランジスタ１１４は、導電性となり、１次スイッチトランジスタ１２０，１２８、１３２はイネーブルされて、高電圧制御ロジックを一切必要とせずに、浮遊コンデンサ１１０（トランジスタ１１４を介して、それらのゲートとソースノードとの間で接続できる）を介して、こうしたトランジスタのソースノードを昇圧し続ける。この時点で、トランジスタ１１４が、導通している「オン」状態にあることを思い出していただきたい。
【００２１】
トランジスタ（複数）１２０（及び、任意のバイポーラトランジスタ１２２）を含む犠牲入力経路を提供して、漏洩電流及びスイッチング電流を１次入力経路（トランジスタ１２８、１３２）から除去できる。スイッチを通る１次経路（高電圧ブートストラップサンプリング回路１００）は、２つの連続したＨＶＮＦＥＴデバイス、トランジスタ１２８、１３２を含む。全ての電流が、１次経路を流れ、偏向しないことが望ましい。第２入力経路は、トランジスタ１２０を含み、名目上、１次経路の複製であり、更にＨＶＮＦＥＴと類似しており、トランジスタ１２０、１２８及び１３２に関連するゲート容量、コンデンサ１１０の寄生（底部プレート）容量並びに他の寄生負荷（相互接続など）を含む、スイッチング回路寄生負荷を駆動するのに十分な電流を取り込むために使用できる。更に、この第２入力経路は、本来であれば、１次経路から取り込む必要のあるトランジスタ１１８、１２４を流れる、デバイス漏洩電流の大部分を取り込む。
【００２２】
第２入力は、トランジスタ１２８に結合する１次入力と同様の大きさの電圧で駆動できる。これにより、漏洩電流とスイッチング電流対信号電流について、異なる経路が可能になり、１次入力からの電流要求を減らして、２次（プロキシ）入力に移る。また、回路は、この機構無しに構成可能であり、この場合、図２で見られる回路と同様である。更に、図２で見られるように、ダイオード接続されたＢＪＴを、高電圧ＰＭＯＳＦＥＴデバイスに置き換えている。
【００２３】
図１で見られる全回路の変形形態として、浮遊コンデンサ１１０は、１次（トランジスタ１２８、１３２）又は２次入力経路（トランジスタ１２０）のいずれかにより、交互に駆動できる。図２の実施形態において、線形性及び設計を容易にする目的で、寄生容量は、１次経路で駆動可能である。しかし、第２経路を介してこれを駆動すると、１次入力にかかる負荷が低減されるはずである。
【００２４】
かくして、図１で示す回路は、（１）高電圧電源、又は（２）高電圧制御信号を必要とせずに、かつ（３）入力信号から大きな電流を消費すること無しに、高電圧信号用の伝送ゲートスイッチとして使用可能である。留意され得る点として、ダイオードと過保護回路は、製造工程に応じて、実装で必要とされる場合もあれば、必要とされない場合もある。
【００２５】
図２を参照すると、本開示の別の、特定の例示的実施形態に係る、高電圧ブートストラップサンプリング回路の概略図が示されている。図２に示す回路は、図１に示す上述の回路と実質的に同じ方法で動作する。
【００２６】
上記で開示された種々の実施形態は、データシート内の主要な微分器をイネーブルし、僅かなスイッチトキャパシタ電流が、ナノアンペア範囲にあるので、入力から電流は消費されない。（次の回路のＥＳＤ漏洩電流及びスイッチドキャップ電流により、これは、約１μＡまで増加する場合がある）。この入力の点から、このデバイスは、受動素子と見なすことができるので、種々の入力経路間の理想的な整合は、設計によって保証され、４ｘ多重化入力経路間の測定された＜１ＬＳＢ（１６ビット）の整合が、もたらされ得る。様々な実施形態によると、この高電圧マルチプレクサ１００は、複製ＤＣオフセット較正及びオフセットディザリングを可能にし、これにより、測定された＜１ＬＳＢ（３μＶ）の入力オフセット電圧が、システム全体（３２ＶＤＣ範囲）を通して供給される。更に、種々の実施形態は、測定を阻害せずに、外部抵抗器−コンデンサ（ＲＣ）の入力フィルタリングを可能とする。従来型デバイスでは、測定を阻害する外部抵抗器及びプリント回路基板（ＰＣＢ）トレース抵抗が懸念されている。例えば、幾つかの従来型デバイスでは、「センス抵抗器をできるだけデバイスの近くに配置し、最小幅のＰＣＢトレースを使用しないことを推奨すること」が提案されている。種々の実施形態によると、フロントエンドデバイスを含む評価基板は、各入力に１００オームの直列抵抗を含めることができる（必須ではない）。これによりシステムユーザは、センス抵抗器を、生成回路の最も感度の高い場所近くに配置できる。
【００２７】
図３を参照すると、２つの高電圧スイッチを含む単一チャネル差動入力マルチプレクサを有する、サンプリング回路の概略図が示されている。本開示の教示によると、僅かな差動電圧は、高いコモンモード電圧の頂点で測定しなければならない。コモンモードは、約０ＶＤＣ〜約３２ＶＤＣであってよい。差動信号は、＋／−２５ｍＶ程度の小さい値、例えば、センス抵抗を通る電流によって生じる電圧であり得る。本回路の電源電圧は、これに限定されないが、例えば２．６ＶＤＣであり得る。一例として、限定されないが、８個の入力を多重化でき、各入力は、異なる（未知の）コモンモード電圧ＶＣＭを有する。図３で示す回路は、僅かな差動電圧（高ＶＣＭにおける）を測定し、これをより大きな低電圧信号へと変換するために上位システムで使用可能な、スイッチ−マルチプレクサの一例である。
【００２８】
図４を参照すると、従来技術のサンプリング回路の概略ブロック図が示されている。図４で見られる従来技術のサンプリング回路には、利用できるハイサイド電圧レールがなく、これにより、電力は、入力信号自身から取り出される。入力から取り出された電力は、重要パラメータとして測定される。例えば、本願の譲受人が製造したＰＡＣ１９２１は、マルチプレクサを使用せず、各入力チャネルから約３５マイクロアンペアを取り出す。本願の譲受人が製造したＰＡＣ１７２０（図示せず）は、２チャネルマルチプレクサを含み、各入力チャネルから約１５０マイクロアンペアを取り出す。本明細書で開示の種々の実施形態によると、設計目標は、４チャネルマルチプレクサの場合、約１マイクロアンペア未満であってよい。従来技術よりも、大幅に改善している。この場合、ＰＡＣ１９２１は、抵抗分割器を使用して、０〜３Ｖの間の電圧に分割することで、ＶＢＵＳ電圧（０〜３２Ｖ）を測定する。ＰＡＣ１９２１は、ＶＢＵＳ電源で動作する差動増幅器を使用して、ＶＢＵＳとＶＳＥＮＳＥとの間の僅かな差動電圧をバッファし、その結果得られる信号を低電圧ＡＤＣに送る。図４に示すブロック図のＭＡＸ３４４０７は、外部ＶＢＵＳ電源から動作するアクティブ高電圧バッファも含む。
【００２９】
図４で示したような現行技術のデバイスは、ａ）ハイサイド入力（最も一般的である）から給電される差動入力バッファ増幅器を、含む。現行技術の増幅器は、測定される電圧入力からのＤＣ電流を使用し、０ＶＤＣまで動作しない。チャネル間不整合の原因は、こうした現行技術のデバイスに存在する。どの差動入力が最も高い電圧を搬送するかが不明であるため、双方向入力を作成することが困難である。ｂ）幾つかの現行技術のデバイスにおいて、スイッチトランジスタは、ハイサイド入力から給電され、これらは、入力からのＤＣ電流を使用して、スイッチ用のＶｇｓを生成する。この場合も、これは０ＶＤＣまでは動作せず、多重化構成には向かない。ｃ）現行技術のデバイスの中には、高い変動性を生じさせ、多重化構成には向いておらず、更に、同様にオフにすることが困難な（ＤＣ漏れが高くなり得る）ＡＣ結合スイッチング制御を使用するものがある。ｄ）幾つかの現行技術は、入力において、この入力からのＤＣ電流を使用し、チャネル間整合を約８ビットに制限し、更に、信号対雑音比（ＳＮＲ）を損なう抵抗分割回路を使用する。
【００３０】
図５を参照すると、本開示の教示に係るサンプリング回路アナログデジタルコンバータ（ＡＤＣ）への電力供給に関する、電流電圧測定を組み合わせるように適合された図１、図２で示す高電圧ブートストラップサンプリング回路の、簡易な例示的応用の概略ブロック図を示す。複数の高電圧ブートストラップサンプリング回路１００／２００を、電流センス抵抗器５４２に結合して、負荷（抵抗器）５５０間電源出力電圧を測定できる。複数の高電圧ブートストラップサンプリング回路１００／２００のうち、選択された１つは、各電圧ノード５５２、５５４、５５６をサンプルホールドコンデンサ５４８に接続することができる。複数の高電圧ブートストラップサンプリング回路１００／２００のうち２つは、測定されるべき電圧ノードのプラスとマイナスの電圧を、サンプルホールドコンデンサ５４８に結合するように選択できる。次に、こうした２つのブートストラップサンプリング回路１００／２００をオフして（サンプルホールドコンデンサ５４８から切断する）、サンプルスイッチ５４６を閉じる。これにより、サンプルホールドコンデンサ５４８上で記憶されたサンプル済み電圧をアナログデジタルコンバータ（ＡＤＣ）５４４の差動入力（＋／−）に結合し、それから、記憶された標本化された電圧を、処理用にマイクロコントローラ（図示せず）に結合可能なデジタル値へと変換可能である。
【００３１】
例えば：
高電圧サンプル回路１００ｂがイネーブルされる際、ノード５５２を（＋）コンデンサ５４８に結合する。
高電圧サンプル回路１００ａがイネーブルされる際、ノード５５４を（−）コンデンサ５４８に結合する。
高電圧サンプル回路１００ｄがイネーブルされる際、ノード５５２を（−）コンデンサ５４８に結合する。
高電圧サンプル回路１００ｃがイネーブルされる際、ノード５５４を（＋）コンデンサ５４８に結合する。
高電圧サンプル回路１００ｅがイネーブルされる際、ノード５５６を（−）コンデンサ５４８に結合する。
高電圧サンプル回路１００ｆがイネーブルされる際、ノード５５６を（＋）コンデンサ５４８に結合する。
【００３２】
これにより、抵抗器５４２両端の電圧降下（負荷に供給された電源電流）は、正電圧（イネーブルされた高電圧サンプル回路１００ｂ、１００ａ）又は負電圧（イネーブルされた高電圧サンプル回路１００ｄ、１００ｃ）のいずれかとして、測定可能である。負荷（抵抗器５５０）に供給された電圧は、正電圧（イネーブルされた高電圧サンプル回路１００ｃ、１００ｅ）又は負電圧（イネーブルされた高電圧サンプル回路１００ａ、１００ｆ）のいずれかとして、測定可能である。正負の電圧測定と平均化を交互に行うことにより、より正確な電圧測定が得られる。
【００３３】
双方向測定機能、例えば、プラス（＋）又はマイナス（−）の差動電圧測定もまた、望ましい重要なパラメータと見なされ得る。従来技術の測定回路は、電力消費や複雑さに関する大きな欠点無しに、双方向測定のサポートを容易に行えない。どのレールがより高い電位を運ぶことができるのか分からず、しかも、従来技術は動作電力について、より高い（より正の）電位に依存し得るので、これは困難である。
【００３４】
本開示の教示に係る、図３で見られるマルチプレクサを実装する別の方法は、最初に、ノード３７０である電圧（ＶＢＵＳ）をサンプリングしたら（スイッチ３７４を介して）、スイッチ３８０を介して、他のコンデンサ３８２を０ボルトにリセットしつつ、サンプリングした電圧をコンデンサ３７８に記憶することである。そして、ノード３７２の別の電圧（ＶＳＥＮＳＥ）をコンデンサ３７８へと切り換えて（スイッチ３７６を介して）、これにより、オペアンプ３８４は、Ｎ：１の容量比、例えば、８：１の容量比を介してコンデンサ３８２への差を拡大するが、この容量比は特定の容量比に限定されない。
【００３５】
上記で開示された種々の実施形態は、製品性能内の主要な微分器をイネーブルし、僅かなスイッチトキャパシタ電流が、ナノアンペア範囲にあるので、入力から電流は実質的に消費されない。（次の回路のＥＳＤ漏洩電流及びスイッチドキャップ電流により、これは１μＡまで増加する場合がある）。この入力の点から、このデバイスは、受動素子と見なすことができるので、種々の入力経路間の理想的な整合は、設計によって保証され、更に、４ｘ多重化入力経路間の、測定された最大１ＬＳＢ（１６ｂ）の整合がもたらされ得る。様々な実施形態によると、この高電圧マルチプレクサ１００は、複製ＤＣオフセット較正及びオフセットディザリングを可能にし、測定された＜１ＬＳＢ（３μＶ）の入力オフセット電圧が、システム全体（３２ＶＤＣ範囲）を通して供給される。更に、種々の実施形態は、測定を阻害せずに、外部抵抗器−コンデンサ（ＲＣ）の入力フィルタリングを可能とする。従来型デバイスでは、測定を阻害する外部抵抗器及びプリント回路基板（ＰＣＢ）トレース抵抗が懸念されている。例えば、幾つかの従来型デバイスの仕様では、「センス抵抗器をできるだけデバイスの近くに配置し、最小幅のＰＣＢトレースを使用しないことを推奨すること」が提案されている。種々の実施形態によると、フロントエンドデバイスを含む評価基板は、各入力に１００オームの直列抵抗を含めることができる（必須ではない）。これによりシステムユーザは、センス抵抗器を、生成回路の最も感度の高い場所近くに配置できる。
【００３６】
従来部品は、高電圧入力から約１０μＡから約１００μＡを消費する。種々の実施形態は、入力からナノアンペアレベルのバイアス電流を可能とする。バイアス電流この低いは、「センス抵抗器」を高電圧マルチプレクサ１００から離れて配置でき、更に、ＲＣ低域フィルタリングを入力ピンで使用することも可能である。この設計では、重大な測定回路誤差が見られる前に、キロオームの抵抗も許容する。
【図１】
2019530278.tif 000003
【図２】
2019530278.tif 000004
【図３】
2019530278.tif 000005
【図４】
2019530278.tif 000006
【図５】
2019530278.tif 000007
【国際調査報告】
2019530278.tif 000008
2019530278.tif 000009
2019530278.tif 000010