(57)【要約】【課題】  配線間容量およびＲＣ遅延量の増加を招くことなく、ビア埋め込みの不良に基づくビア導通の不良による信頼性劣化を改善することが可能な半導体装置及びその製造方法を提供する。【解決手段】  ＳｉＯ２等による第１の層間絶縁膜１上の所定位置に下層配線３が埋め込まれ、この下層配線３はバリアメタル２で被覆されている。下層配線３とウェハ１の上面には、Ｃを主成分とするＰＡＥによる有機膜５が設けられ、有機膜５の全面にＳｉＯ２、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ等による第２の層間絶縁膜６が形成され、この第２の層間絶縁膜６に上層配線８及びビア９が設けられている。【選択図】    図１
2006294941.tif 000002
【特許請求の範囲】
【請求項１】
シリコンを含む第１の層間絶縁膜に埋め込まれた第１の配線と、
少なくとも前記第１の配線上に形成されたＣを主成分とする有機膜と、
前記有機膜上に形成されたシリコンを含む第２の層間絶縁膜と、
前記第１の配線に達するように前記第２の層間絶縁膜および前記有機膜に形成された開口と、
前記開口内に充填され、前記第１の配線と前記第２の層間絶縁膜に埋め込まれた第２の配線とを接続する接続部材を備えたことを特徴とする半導体装置。
【請求項２】
前記第１の配線と前記有機膜との間にバリアメタル膜が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１の領域と第２の領域を有し、シリコンを含む第１の層間絶縁膜と、
前記第１の層間絶縁膜に埋め込まれた第１の配線と、
少なくとも前記第１の領域の前記第１の配線上に形成されたＣを主成分とする有機膜と、
前記第１の領域の前記有機膜及び前記第２の領域の前記第１の層間絶縁膜上に形成され、シリコンを含む第２の層間絶縁膜と、
前記第１の配線に達するように前記第２の層間絶縁膜及び前記有機膜に形成された開口と、
前記開口内に充填され、前記第１の配線と前記第２の層間絶縁膜に埋め込まれた第２の配線とを接続する接続部材と
を備えたことを特徴とする半導体装置。
【請求項４】
前記Ｃを主成分とする有機膜が、ＰＡＥ、ポリアリレン、アモルファスカーボン、フロロカーボンの何れか１つによって形成されることを特徴とする請求項１に記載の半導体装置。
【請求項５】
シリコンを含む第１の層間絶縁膜に形成された第１の溝に第１の配線を形成する工程と、
少なくとも前記第１の配線上にＣを主成分とする有機膜を形成する工程と、
前記有機膜および前記第１の層間絶縁膜上にシリコンを含む第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に第２の溝を形成し、かつ前記第２の層間絶縁膜に前記第２の溝から前記有機膜に達する第１の開口を形成する工程と、
前記有機膜に前記第１の開口から前記第１の配線に達する第２の開口を形成する工程と、
前記第２の溝に第２の配線を形成し、前記第１および第２の開口にビアを形成する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、配線がＳｉを含む絶縁膜内に形成された構造の半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置として、ＳｉＯ２またはＳｉＯＣによる絶縁膜上に形成された溝に、側面および底面をバリアメタルで被覆されたＣｕまたはＡｇによる下層配線を形成し、ＳｉＮ、ＳｉＣ、ＳｉＣＮ等を用いて下層配線および絶縁膜の上面に拡散防止膜を形成し、この拡散防止膜上にＳｉＯ２やＳｉＯＣによる絶縁膜を堆積し、この絶縁膜の所定位置にデュアルダマシンによりバリアメタルとＣｕまたはＡｇによる上層配線を設けたものがある。ここで、下層配線および上層配線は、ビア等によって接続されている。
【０００３】
拡散防止膜は、絶縁膜へのＣｕの拡散防止以外の効果として、Ｃｕ上への絶縁膜の成膜時のＣｕ酸化防止やビアホール加工時のエッチングストッパーとして使用されている。
【０００４】
しかし、この半導体装置においては、下層配線とその上部を覆う拡散防止膜との界面において、エレクトロマイグレーションに対する信頼性の劣化を生じることがある。
【０００５】
一方、低誘電率絶縁膜を用いた半導体装置として、ＰＡＥ（ポリアリールエーテル）膜を配線間絶縁膜として用いたものがある（例えば、特許文献１参照。）。この半導体装置では、配線用Ｃｕの酸化防止膜およびビアホール開口時のエッチング阻止膜としてＳｉＣ膜を用いている。
【０００６】
しかし、従来の半導体装置によると、前述したように、設計された配線高さを持つ配線上にＴｏｐ−ＢＭ膜を挿入した場合、配線膜厚が厚くなるため、配線間容量が増大する。この容量増加を回避しようとして、Ｔｏｐ−ＢＭ膜部分を見込んで配線膜厚を小に設計すると、配線膜厚の減少により抵抗値が高くなるため、ＲＣ遅延量が増大する。しかも、ビアホール加工時の突き抜けを防止するために、ＳｉＮ、ＳｉＣＮ、ＳｉＣ等の拡散防止膜が設けられていると、大きな比誘電率によって配線間容量は更に増大するという問題がある。
【０００７】
容量増加を回避しようとして拡散防止膜を取り除いてしまうと、ビアホール加工時のエッチングストッパーがなくなるため、下層配線とビアホールにずれが生じると、ビア導通に不良が生じるおそれがある。即ち、ビアホール底部が深くエッチングされて（堀り下げられて）、埋め込み不良を発生してボイドが形成されるため、ビア導通に不良を招くことが懸念される。
【０００８】
また、特許文献１の半導体装置によると、配線用Ｃｕの酸化防止膜およびビアホール開口時のエッチング阻止膜としてＳｉＣ膜を用いているため、上述した課題は解決されない。
【特許文献１】特開２００４−１７９４５３号公報（［００３３］、［００３６］、［００３７］、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、配線間容量およびＲＣ遅延量の増加を抑えて、ビア導通の不良による信頼性劣化を改善することが可能な半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様は、シリコンを含む第１の層間絶縁膜に埋め込まれた第１の配線と、少なくとも前記第１の配線上に形成されたＣを主成分とする有機膜と、前記有機膜上に形成されたシリコンを含む第２の層間絶縁膜と、前記第１の配線に達するように前記第２の層間絶縁膜および前記有機膜に形成された開口と、前記開口内に充填され、前記第１の配線と前記第２の層間絶縁膜に埋め込まれた第２の配線とを接続する接続部材を備えた半導体装置を提供する。
【００１１】
本発明の他の様態は、第１の領域と第２の領域を有し、シリコンを含む第１の層間絶縁膜と、前記第１の層間絶縁膜に埋め込まれた第１の配線と、少なくとも前記第１の領域の前記第１の配線上に形成されたCを主成分とする有機膜と、前記第１の領域の前記有機膜及び前記第２の領域の前記第１の層間絶縁膜上に形成され、シリコンを含む第２の層間絶縁膜と、前記第１の配線に達するように前記第２の層間絶縁膜及び前記有機膜に形成された開口と、前記開口内に充填され、前記第１の配線と前記第２の層間絶縁膜に埋め込まれた第２の配線とを接続する接続部材とをそなえたことを特徴とする半導体装置を提供する。
【００１２】
本発明の他の態様は、シリコンを含む第１の層間絶縁膜に形成された第１の溝に第１の配線を形成する工程と、少なくとも前記第１の配線上にＣを主成分とする有機膜を形成する工程と、前記有機膜および前記第１の層間絶縁膜上にシリコンを含む第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜に第２の溝を形成し、かつ前記第２の層間絶縁膜に前記第２の溝から前記有機膜に達する第１の開口を形成する工程と、前記有機膜に前記第１の開口から前記第１の配線に達する第２の開口を形成する工程と、前記第２の溝に第２の配線を形成し、前記第１および第２の開口にビアを形成する工程とを有する半導体装置の製造方法を提供する。
【発明の効果】
【００１３】
本発明の半導体装置によれば、配線間容量およびＲＣ遅延量の増加を抑えて、ビア導通の不良による信頼性劣化を改善することができる。また、本発明の半導体装置の製造方法によれば、そのような半導体装置を簡単に製造することができる。
【発明を実施するための最良の形態】
【００１４】
［第１の実施の形態］
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の断面図を示す。この半導体装置１０は、ＳｉＯ２、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ等による第１の層間絶縁膜１（Ｓｉ基板の図示を省略、以下同じ）と、第１の層間絶縁膜１に形成された溝の内面に設けられたバリアメタル２と、バリアメタル２上に第１の層間絶縁膜１の上面とほぼ同一高さになるように埋め込まれたＣｕまたはＡｇによる下層配線３と、下層配線３の上面に形成されたＴｏｐ−ＢＭ膜４と、Ｔｏｐ−ＢＭ膜４および第１の層間絶縁膜１の上面に形成されたＣを主成分とする有機膜５と、有機膜５上に堆積されたＳｉＯ２、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ等による第２の層間絶縁膜６と、デュアルダマシンにより下層配線３に連通するように形成されたバリアメタル７およびビア９を有するＣｕまたはＡｇによる上層配線８とを備える。
【００１５】
バリアメタル２及びＴｏｐ−ＢＭ膜４は、Ｔａ，Ｔｉ，Ｗ．Ｒｕ，Ｃｏ等の金属材料あるいはこれらの金属材料の化合物を用いることができる。金属材料の化合物は、例えば、ＴａＮ，ＣｏＷＰ，ＴｉＮ，ＴｉＳｉＮなどがあげられる。
【００１６】
有機膜５は、Ｓｉを含まず、Ｃを主成分とするＰＡＥ（ポリアリールエーテル）膜であり、塗布またはＣＶＤ法により成膜する。また、有機膜５の膜厚は、できるだけ薄膜であることが望ましいので、例えば、３５ｎｍ以下の膜厚とする。また、配線間容量の低減のためには低い比誘電率であることが望ましいので、例えば、３．０以下の比誘電率とする。なお、有機膜５は、ＰＡｒ（ポリアリレン）、アモルファスカーボン、フロロカーボン等を用いてもよい。
【００１７】
（半導体装置の製造方法）
図２は、図１に示した第１の実施の形態に係る半導体装置の製造方法を示す工程図である。図１および図２を参照して半導体装置の製造方法について説明する。
【００１８】
まず、図２の（ａ）のように、例えばＳｉＯ２による第１の層間絶縁膜１上に、下層配線を設けるための溝１１を加工する。
【００１９】
次に、図２の（ｂ）に示すように、溝１１内にバリアメタル２を設けた後、このバリアメタル２の表面にＣｕ埋め込みにより下層配線３を形成し、この下層配線３の上面にＴｏｐ−ＢＭ膜４を塗膜によって形成する。
【００２０】
次に、図２の（ｃ）に示すように、Ｃを主成分とする有機膜５として、例えば、ＰＡＥ膜を第１の層間絶縁膜１のほぼ全面に堆積させる。
【００２１】
次に、図２の（ｄ），（ｅ）に示すように、例えばＳｉＯ２による第２の層間絶縁膜６を堆積させ、有機膜５をエッチングストッパーとして、デュアルダマシン形状の溝１２を加工する。
【００２２】
次に、図２の（ｆ）に示すように、第２の層間絶縁膜６に対し選択比の高い条件で有機膜５にＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）を施すことにより、下層配線３との導通部分（ビアホール）を形成する。ＲＩＥに用いるエッチングガスとしては、酸素、水素及び窒素の混合ガス、アンモニア、または水等を用いることができる。このように、Ｓｉを含む絶縁膜の加工で一般的に用いられるＣＦ（フレオン）を含まないガスにより加工することができるため、界面の清浄化も容易に行うことができる。
【００２３】
その後、図２の（ｇ）に示すように、溝１２内にバリアメタル７を設け、このバリアメタル７上にＣｕによる上層配線８とビア９を形成する。更に、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）処理を施して上面を平坦化する。なお、場合によっては、バリアメタル７の成膜前に、薬液等による清浄化工程が含まれていてもよい。
【００２４】
（第１の実施の形態の効果）
第１の実施の形態によれば、下記の効果を奏する。
（イ）比誘電率の低い有機膜５をエッチングストッパーとして用いることができるので、配線間容量の低減およびＲＣ遅延量の増加を抑制することができる。
（ロ）第１の層間絶縁膜１および下層配線３と、第２の層間絶縁膜６との間にＣを主成分とする有機膜５を挿入したことにより、ビアホール加工時の下層配線３の掘れを抑制することができ、ビア埋め込み不良による信頼性劣化の改善、およびビア界面清浄化を実現することができる。
【００２５】
［第１の実施の形態の第１の変形例］
図３は、本発明の第１の実施の形態の第１の変形例に係る半導体装置の断面図を示す。第１の実施の形態の第１の変形例は、第１の実施の形態において、上層配線８と下層配線３の導通部としてのビア９が下層配線３の端部からずれており、ビア９の下端が下層配線３の端部からはみ出している構成を有する。なお、この半導体装置１０のその他の構成および製造方法は、図１および図２で説明した通りである。
【００２６】
（第１の実施の形態の第１の変形例の効果）
第１の実施の形態の第１の変形例によれば、ビア９が下層配線３から少しずれても、Ｃを主成分とする有機膜５と第１の層間絶縁膜１はエッチング選択比がとれるので、有機膜５をエッチングストッパーとしてビアホールを形成するため、第１の層間絶縁膜１の堀り下げ過ぎによる導通不良を防止することができる。その他の効果は、第１の実施の形態と同様である。
【００２７】
［第１の実施の形態の第２の変形例］
図４は、本発明の第１の実施の形態の第２の変形例に係る半導体装置の断面図を示す。第１の実施の形態の第２の変形例は、第１の実施の形態において、Ｔｏｐ−ＢＭ膜４の端部４ａが下層配線３の端部からはみ出したため、Ｃを主成分とする有機膜５の形成面に上下方向のずれ（段差）５ａが生じた構造の半導体装置である。
【００２８】
この場合、スパッタ法等により、Ｔｏｐ−ＢＭ膜４は、下層配線３の上面および第１の層間絶縁膜１の一部の上面に、例えば、５〜１５ｎｍの厚さで成膜される。次に、このＴｏｐ−ＢＭ膜４および第１の層間絶縁膜１の露出面に有機膜５を形成するが、Ｔｏｐ−ＢＭ膜４の端部４ａのために、有機膜５にずれ（段差）５ａが生じることがある。
【００２９】
（第１の実施の形態の第２の変形例の効果）
第１の実施の形態の第２の変形例によれば、有機膜５の形成面にずれ（段差）５ａが生じたとしても、製品性能にはそれほど影響しない。従って、製品歩留りを低下させることはない。その他の効果は、第１の実施の形態と同様である。
【００３０】
［第４の実施の形態の第３の変形例］
図５は、本発明の第１の実施の形態の第３の変形例に係る半導体装置の断面図を示す。第１の実施の形態の第３の変形例では、リセス（recess）した下層配線３の上面に、例えば、ＣＶＤ（化学気相成長）やＰＶＤ（物理気相成長）によってＴｏｐ−ＢＭ膜４を成膜したものである。
【００３１】
この第１の実施の形態の第３の変形例に係る半導体装置は、下層配線３をリセスし、第１の層間絶縁膜１の全面を含んでその上面にＣｕ拡散の防止が可能な金属をＣＶＤやＰＶＤにより成膜した後、ＣＭＰ法により配線上部の部分以外の金属を除去することによりＴｏｐ−ＢＭ膜４を形成するものである。
【００３２】
（第１の実施の形態の第３の変形例の効果）
第１の実施の形態の第３の変形例によれば、ＣＶＤやＰＶＤによってＴｏｐ−ＢＭ膜４を形成できるため、多様な製造プロセスに対応することができる。その他の効果は、第１の実施の形態と同様である。
【００３３】
［第２の実施の形態］
図６は、本発明の第２の実施の形態に係る半導体装置の平面図を示す。この半導体装置１０は、上層配線８と、図示しない下層配線３とを接続するビア２１とを備えると共に、第１の実施の形態及びその各変形例と同じように、Ｔｏｐ−ＢＭ膜４や有機膜５が内部に形成されている。本実施の形態では、Ｃを主成分とする有機膜５が形成されている有機膜形成領域２２と、有機膜５が形成されていない有機膜非形成領域２３とを備える。
【００３４】
有機膜形成領域２２は、例えば、上層配線８の間隔が狭いため、下層配線３に対してビア合わせに余裕のない配線パターンを含む領域に設けられる。他方、配線の間隔ではなく、配線幅によって、有機膜形成領域２２と有機膜非形成領域２３とに区分することも可能である。
【００３５】
（第２の実施の形態の効果）
第２の実施の形態によれば、有機膜５を必要に応じて選択的に設けることができるため、設計の自由度を高めることができる。その他の効果は、第１の実施の形態と同様である。
【００３６】
図７は、本発明の第２の実施の形態に係る半導体装置の一例を示すブロック図である。この半導体装置１０は、入出力インターフェース回路等により構成された周辺回路部３１と、論理回路で構成されたロジック回路部３２と、半導体メモリーで構成されたメモリー回路部３３とを備えた内部構成を有する。この半導体装置１０では、ロジック回路部３２にのみＣを主成分とする有機膜５が形成されている。各回路部は、前記各実施の形態に示した配線構造を有している。ここでは、１つの回路部の全体に有機膜５を設けているが、一部にのみ設ける構成も可能である。
【００３７】
この場合、ロジック回路部３２にのみ有機膜５を設けた理由は、ロジック回路部３２が上層配線８と下層配線３の間で、ビア合わせに余裕のないパターンを含んでいるためである。従って、ロジック回路部３２に限定されるものではなく、上述した理由があれば、周辺回路部３１やメモリー回路部３３に適用してもよい。
【００３８】
図８は、図７の半導体装置のロジック回路部３２の断面図を示す。ロジック回路部３２の構成は、Ｃを主成分とする有機膜５が部分的に形成されている以外は、第１の実施の形態に示した半導体装置１０の構成と同じである。図８に示すように、Ｃを主成分とする有機膜５は、ロジック回路部３２の下層配線３上の近傍で止まっており、他の回路部には及んでいない。
【００３９】
図９は、ロジック回路部３２の他の構成例の断面図を示す。この構成は、図８の半導体装置において、Ｃを主成分とする有機膜５の上面に、Ｓｉを含む絶縁膜３４を積層したものである。絶縁膜３４は、Ｃを主成分とする有機膜５のパターンを決めるマスクとして用いることができる。
【００４０】
図８及び図９の構成によれば、図６からも明らかなようにＣを主成分とする有機膜５を必要に応じて選択的に設けることができるため、設計の自由度を高めることができる。その他の効果は、第１の実施の形態と同様である。
【００４１】
［第３の実施の形態］
図１０は、本発明の第３の実施の形態に係る半導体装置の断面図を示す。この半導体装置１０は、基板４０と、基板４０上において絶縁膜４１Ａ〜４１Ｆに交互に介挿されると共に前記各実施の形態に示したバリアメタル２，７が形成された配線４２Ａ〜４２Ｅと、下層にある配線４２Ａ，４２Ｂ，４２Ｃの上面に設けられたＣを主成分とする有機膜５とを備えた多層構造（レイヤー）を有している。
【００４２】
配線４２Ｄ，４２Ｅは有機膜５を有していないが、通常のＳｉＣＮ膜などで覆う構造であってもよい。また、有機膜５上に堆積される層間絶縁膜４１Ｂ、４１Ｃ、４１Ｄの比誘電率や材料を規定することもできる。例えば、層間絶縁膜４１Ｂ、４１Ｃ、４１Ｄの比誘電率が３．０以下の時にはＰＡＥを挿入するが、３．０より大きい場合には挿入しなくてもよい。また、層間絶縁膜４１Ｂ、４１Ｃ、４１ＤがＳｉＯＣであれば、有機膜５を挿入するが、ＳｉＯ２であれば有機膜５を挿入しなくてもよい。また、図１０では、全面を有機膜５で覆うものとしたが、有機膜５が挿入される層では、第２の実施の形態のように一部を覆う構造であってもよい。
【００４３】
（第３の実施の形態の効果）
第３の実施の形態によれば、有機膜５を多層配線の中の任意の層の配線に設けることができるため、配線層間容量の設計において、自由度を高めることができる。その他の効果は、第１の実施の形態と同様である。
【００４４】
［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々な変形が可能である。例えば、各実施の形態間の構成要素の組合せは任意に行うことができる。尚、以上の実施の形態では、上下の配線間を接続する構成が説明されてきたが、配線とトランジスタ等の電極間を接続する構成およびその他の構成にも適用できる。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施の形態に係る半導体装置を示す断面図である。
【図２】図１の半導体装置の製造方法を示す工程図である。
【図３】本発明の第１の実施の形態の第１の変形例に係る半導体装置を示す断面図である。
【図４】本発明の第１の実施の形態の第２の変形例に係る半導体装置を示す断面図である。
【図５】本発明の第１の実施の形態の第３の変形例に係る半導体装置を示す断面図である。
【図６】本発明の第２の実施の形態に係る半導体装置を示す平面図である。
【図７】本発明の第２の実施の形態に係る半導体装置の一例を示すブロック図である。
【図８】図７の半導体装置のロジック回路部を示す断面図である。
【図９】図７の半導体装置のロジック回路部の他の構成例を示す断面図である。
【図１０】本発明の第３の実施の形態に係る半導体装置を示す断面図である。
【符号の説明】
【００４６】
１  第１の層間絶縁膜
２，７  バリアメタル
３  下層配線
５  有機膜
６  第２の層間絶縁膜
８  上層配線
９  ビア
１０  半導体装置
１１  溝
【図１】
2006294941.tif 000003
【図２】
2006294941.tif 000004
【図３】
2006294941.tif 000005
【図４】
2006294941.tif 000006
【図５】
2006294941.tif 000007
【図６】
2006294941.tif 000008
【図７】
2006294941.tif 000009
【図８】
2006294941.tif 000010
【図９】
2006294941.tif 000011
【図１０】
2006294941.tif 000012