【手続補正書】
【提出日】平成19年2月27日(2007.2.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つのプロセッサと、
前記少なくとも１つのプロセッサに結合されたメモリと、
前記少なくとも１つのプロセッサに結合された複数のハードウェア・リソースと、
装置上で定義された複数のロジカル・パーティションと、
前記メモリ内に常駐し、前記少なくとも１つのプロセッサによって実行される電源オン／電源オフ・メカニズムであって、選択された前記ハードウェア・リソースの制御が前記複数のロジカル・パーティションの１つに転送されるときに、選択された前記ハードウェア・リソースを電源オン・リセット状態にする電源オン／電源オフ・メカニズムと、
を有する装置。
【請求項２】
前記複数のハードウェア・リソースが複数の入出力スロットを有する、請求項１に記載の装置。
【請求項３】
前記電源オン／電源オフ・メカニズムが、選択された前記ハードウェア・リソースの制御が前記複数のロジカル・パーティションの１つから除去されるときに、選択された前記ハードウェア・リソースを電源オフし、選択された前記ハードウェア・リソースの制御が前記複数のロジカル・パーティションの１つに転送されるときに、選択された前記ハードウェア・リソースを電源オンすることにより、選択された前記ハードウェア・リソースを電源オン・リセット状態にする、請求項１または請求項２に記載の装置。
【請求項４】
前記電源オン／電源オフ・メカニズムが、電源投入時に選択された前記ハードウェア・リソース上の少なくとも１つのメモリ位置を予想される値に初期設定することにより、選択された前記ハードウェア・リソースを電源オン・リセット状態にする、請求項１に記載の装置。
【請求項５】
前記メモリ内に常駐する複数のロックであって、前記複数のハードウェア・リソースのそれぞれが対応するロックを有する複数のロックと、
前記複数のロジカル・パーティションの１つに対応する前記ハードウェア・リソースの制御を転送する前に、かつ前記複数のロジカル・パーティションの１つが対応する前記ハードウェア・リソースにアクセスできるようにする前に、対応する前記ロックの排他所有権を要求することにより、前記複数のロジカル・パーティションによる各ハードウェア・リソースへのアクセスを制御するロック・メカニズムと、
をさらに有する、請求項１または請求項３に記載の装置。
【請求項６】
選択された前記入出力スロット内のアダプタに対するメモリおよび仮想アドレス・バインディングが以前にアンバインドされていない場合に、選択された前記入出力スロットの制御が前記複数のロジカル・パーティションの１つから除去されるときに、前記アダプタに対する前記メモリおよび仮想アドレス・バインディングをすべてアンバインドし、前記アダプタに対する新しいバインディングの確立を防止するためのメカニズムをさらに有する、請求項２に記載の装置。
【請求項７】
選択された前記入出力スロットの制御が前記複数のロジカル・パーティションの１つに転送されるときに、選択された前記入出力スロット内のアダプタに対するメモリおよび仮想アドレス・バインディングを使用可能にするためのメカニズムをさらに有する、請求項２に記載の装置。
【請求項８】
選択された前記ハードウェア・リソースの制御が前記複数のロジカル・パーティションの１つから除去されるときに、選択された前記ハードウェア・リソースの制御をリソースおよびパーティション・マネージャに転送するためのメカニズムをさらに有する、請求項３に記載の装置。
【請求項９】
選択された前記ハードウェア・リソースの制御が前記複数のロジカル・パーティションの１つに転送されるときに、選択された前記ハードウェア・リソースの制御を前記１つのロジカル・パーティションに転送するためのメカニズムをさらに有する、請求項３に記載の装置。
【請求項１０】
前記複数のロジカル・パーティションの１つが、前記１つのロジカル・パーティションによって所有されているハードウェア・リソースの制御を放棄するためのメカニズムをさらに有する、請求項３に記載の装置。
【請求項１１】
前記複数のロジカル・パーティションの１つが、前記ロジカル・パーティションによって所有されているが、それに関する制御が前記１つのロジカル・パーティションによって以前に放棄されたハードウェア・リソースの制御を取り戻すためのメカニズムをさらに有する、請求項１０に記載の装置。
【請求項１２】
前記複数のハードウェア・リソースが複数のＰＣＩアダプタ・スロットを有し、
前記装置が、
前記少なくとも１つのプロセッサに結合された少なくとも１つのＰＣＩホスト・ブリッジと、
前記少なくとも１つのＰＣＩホスト・ブリッジを少なくとも１つのＰＣＩ／ＰＣＩブリッジに結合する少なくとも１つの１次ＰＣＩバスと、
複数の２次ＰＣＩバスであって、各２次ＰＣＩバスが前記ＰＣＩ／ＰＣＩブリッジの１つを対応するＰＣＩアダプタ・スロットに結合する複数の２次ＰＣＩバスと、
をさらに有し、
前記電源オン／電源オフ・スロット・メカニズムが前記ＰＣＩ／ＰＣＩブリッジのそれぞれに設けられる、請求項１ないし１１のいずれかに記載の装置。
【請求項１３】
選択された前記ＰＣＩアダプタ・スロットの制御が前記複数のロジカル・パーティションの１つから除去されるときに、選択された前記ＰＣＩアダプタ・スロットに対応する前記ＰＣＩ／ＰＣＩブリッジをリセットするためのメカニズムをさらに有する、請求項１２に記載の装置。
【請求項１４】
選択された前記ＰＣＩアダプタ・スロットの制御が前記複数のロジカル・パーティションの１つに転送されるときに、選択された前記ＰＣＩアダプタ・スロットに対応する前記ＰＣＩ／ＰＣＩブリッジを初期設定するためのメカニズムをさらに有する、請求項１２に記載の装置。
【請求項１５】
複数のロジカル・パーティションを含むコンピュータ・システム内の複数のハードウェア・リソースを管理するためのコンピュータによって実現される方法であって、
（Ａ）前記複数のロジカル・パーティションの１つから選択された前記ハードウェア・リソースを除去するステップと、
（Ｂ）選択された前記ハードウェア・リソースの制御が前記複数のロジカル・パーティションの１つに転送されるときに、選択された前記ハードウェア・リソースを電源オン・リセット状態にするステップと、
を有する方法。
【請求項１６】
前記ステップ（Ｂ）が、電源投入時に選択された前記ハードウェア・リソース上の少なくとも１つのメモリ位置を予想される値に初期設定するステップを有する、請求項１５に記載の方法。
【請求項１７】
複数のロジカル・パーティションを含むコンピュータ・システム内の複数のハードウェア・リソースを管理するためのコンピュータによって実現される方法であって、
選択された前記ハードウェア・リソースの制御が前記複数のロジカル・パーティションの１つから除去されるときに、選択された前記ハードウェア・リソースを電源オフするステップと、
選択された前記ハードウェア・リソースの制御が前記複数のロジカル・パーティションの１つに転送されるときに、選択された前記ハードウェア・リソースを電源オンするステップと、
を有する方法。
【請求項１８】
複数のロックを定義するステップであって、前記複数のハードウェア・リソースのそれぞれが対応するロックを有するステップと、
前記複数のロジカル・パーティションの１つに対応する前記ハードウェア・リソースの制御を転送する前に、対応する前記ロックの排他所有権を要求することにより、前記複数のロジカル・パーティションによる各ハードウェア・リソースへのアクセスを制御するステップと、
をさらに有する、請求項１５または請求項１７に記載の方法。
【請求項１９】
選択された前記ＰＣＩアダプタ・スロットの制御が前記複数のロジカル・パーティションの１つから除去されるときに、選択された前記ＰＣＩアダプタ・スロットを電源オフするステップと、
選択された前記ＰＣＩアダプタ・スロットの制御が前記複数のロジカル・パーティションの１つに転送されるときに、選択された前記ＰＣＩアダプタ・スロットを電源オンするステップと、
選択された前記ＰＣＩアダプタ・スロット内のアダプタに対するメモリおよび仮想アドレス・バインディングが以前にアンバインドされていない場合に、選択された前記ＰＣＩアダプタ・スロットの制御が前記複数のロジカル・パーティションの１つから除去されるときに、前記アダプタに対する前記メモリおよび仮想アドレス・バインディングをすべてアンバインドし、前記アダプタに対する新しいバインディングの確立を防止するステップと、
選択された前記ＰＣＩアダプタ・スロットの制御が前記複数のロジカル・パーティションの１つから除去されるときに、選択された前記ＰＣＩアダプタ・スロットに対応するＰＣＩ／ＰＣＩブリッジをリセットするステップと、
選択された前記ＰＣＩアダプタ・スロットの制御が前記複数のロジカル・パーティションの１つに転送されるときに、選択された前記ＰＣＩアダプタ・スロット内の前記アダプタに対するメモリおよび仮想アドレス・バインディングを使用可能にするステップと、
選択された前記ＰＣＩアダプタ・スロットの制御が前記複数のロジカル・パーティションの１つに転送されるときに、選択された前記ＰＣＩアダプタ・スロットの制御を前記１つのロジカル・パーティションに転送するステップと、
選択された前記ＰＣＩアダプタ・スロットの制御が前記複数のロジカル・パーティションの１つに転送されるときに、選択された前記ＰＣＩアダプタ・スロットに対応する前記ＰＣＩ／ＰＣＩブリッジを初期設定するステップと、
を有する、請求項１５に記載のコンピュータによって実現される方法。
【請求項２０】
複数のロジカル・パーティションを含むコンピュータ・システム内の複数のハードウェア・リソースを管理するために、コンピュータに、
（Ａ）前記複数のロジカル・パーティションの１つから選択された前記ハードウェア・リソースを除去するステップと、
（Ｂ）選択された前記ハードウェア・リソースの制御が前記複数のロジカル・パーティションの１つに転送されるときに、選択された前記ハードウェア・リソースを電源オン・リセット状態にするステップと、
を実行させる方法。