【誤訳訂正書】
【提出日】平成19年10月17日(2007.10.17)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
ドライバ回路であって、
変調電流をレーザー装置に供給する出力段と、
基準電流に応答して前記変調電流を発生する電流ミラー回路と
を備え、前記電流ミラー回路が、
前記基準電流を受信する第１トランジスタと、
前記第１トランジスタに結合されて前記変調電流を発生する第２トランジスタと、
前記第１及び第２トランジスタの一方のゲート端子に結合された出力端子を具える演算増幅器と、
前記第１及び第２トランジスタのゲート端子並びに前記演算増幅器の出力端子に接続され、負帰還ループを安定させるキャパシタと、
前記第１及び第２トランジスタのゲート端子のゲート電圧において定常状態に到達するまで予め定められた最小電圧を前記第１及び第２トランジスタのゲート端子に印加することにより負帰還ループを初期化するスタートアップ回路と、
を備え、
前記キャパシタの静電容量は、前記演算増幅器と関連するゲインと、前記第１及び第２トランジスタの寸法とに基づいて負帰還ループの位相シフトを位相余裕内に維持するように選択される
ドライバ回路。
【請求項２】
前記第１トランジスタは前記基準電流をドレイン端子で受信し、
前記第２トランジスタはドレイン端子に前記変調電流を発生し、
前記演算増幅器は、前記第１及び第２トランジスタから供給される差分信号に応答して出力信号を前記出力端子で発生して、前記第１及び第２トランジスタのゲート端子に供給する
請求項１に記載のドライバ回路。
【請求項３】
前記演算増幅器が、
前記第１トランジスタのソース端子及びドレイン端子の一方に結合された第１入力端子と、
前記第２トランジスタのソース端子及びドレイン端子の一方に結合された第２入力端子と
を更に備える、請求項１に記載のドライバ回路。
【請求項４】
前記第１入力端子は前記演算増幅器の非反転入力端子であり、前記第２入力端子は前記演算増幅器の反転入力端子である、請求項３に記載のドライバ回路。
【請求項５】
前記電流ミラー回路は、前記基準電流の大きさにほぼ比例する大きさを有する前記変調電流を発生する、請求項１に記載のドライバ回路。
【請求項６】
前記第１及び第２トランジスタの複数のソース‐ドレイン電圧が、前記演算増幅器の出力に応答してほぼ一致する、請求項１に記載のドライバ回路。
【請求項７】
前記ドライバ回路は、単独の相補型金属酸化半導体（ＣＭＯＳ）装置内に形成される、請求項１に記載のドライバ回路。
【請求項８】
システムであって、
並列データ信号に応答して直列データ信号を発生するシリアライザと、
光伝送媒体に結合されて、前記直列データ信号及び変調電流に応答して光信号を前記光伝送媒体に送信するのに適するレーザー装置と、
基準電流に応答して前記変調電流を発生するドライバ回路と
を備え、前記ドライバ回路が、
前記基準電流を受信する第１トランジスタと、
前記第１トランジスタに結合されて前記変調電流を発生する第２トランジスタと、
前記第１及び第２トランジスタのゲート端子に結合された出力端子を具える演算増幅器と、
前記第１及び第２トランジスタのゲート端子並びに前記演算増幅器の出力端子に接続され、負帰還ループを安定させるキャパシタと、
前記第１及び第２トランジスタのゲート端子のゲート電圧において定常状態に到達するまで予め定められた最小電圧を前記第１及び第２トランジスタのゲート端子に印加することにより負帰還ループを初期化するスタートアップ回路と、
を備え、
前記キャパシタの静電容量は、前記演算増幅器と関連するゲインと、前記第１及び第２トランジスタの寸法とに基づいて負帰還ループの位相シフトを位相余裕内に維持するように選択される
システム。
【請求項９】
前記並列データ信号を発生するＳＯＮＥＴフレーマを更に備える、請求項８に記載のシステム。
【請求項１０】
前記ＳＯＮＥＴフレーマに結合されたスイッチファブリックを更に備える、請求項９に記載のシステム。
【請求項１１】
前記並列データ信号を媒体独立インターフェースで発生するイーサネットＭＡＣを更に備える、請求項８に記載のシステム。
【請求項１２】
前記イーサネットＭＡＣに結合された多重化データバスを更に備える、請求項１１に記載のシステム。
【請求項１３】
前記イーサネットＭＡＣに結合されたスイッチファブリックを更に備える、請求項１１に記載のシステム。
【請求項１４】
複数の前記第１及び第２トランジスタの複数のゲート端子がキャパシタに結合されている、請求項８に記載のシステム。
【請求項１５】
前記演算増幅器が、
前記第１トランジスタのソース端子及びドレイン端子の一方に結合された第１入力端子と、
前記第２トランジスタのソース端子及びドレイン端子の一方に結合された第２入力端子と
を更に備える、請求項８に記載のシステム。
【請求項１６】
前記第１及び第２トランジスタの複数のソース‐ドレイン電圧が、前記演算増幅器の出力に応答してほぼ一致する、請求項８に記載のシステム。
【請求項１７】
方法であって、
基準電流を電流ミラー回路の第１トランジスタで受信する段階と、
前記基準電流に応答して前記電流ミラー回路の第２トランジスタから変調電流を発生する段階と、
演算増幅器の出力信号を前記第１及び第２トランジスタの一方のゲート端子に供給する段階と、
前記第１及び第２トランジスタのゲート端子のゲート電圧において定常状態に到達するまで予め定められた最小電圧を前記第１及び第２トランジスタのゲート端子に印加して負帰還ループを初期化する段階と、
前記第１及び第２トランジスタのゲート端子に結合され、前記演算増幅器と関連するゲインと、前記第１及び第２トランジスタの寸法とに基づいて負帰還ループの位相シフトを位相余裕内に維持するように選択された静電容量を有するキャパシタにより、負帰還ループを安定させる段階と、
データ信号及び前記変調電流に応答して光伝送媒体内の光信号を変調する段階と
を備える、方法。
【請求項１８】
前記演算増幅器への第１入力を前記第１トランジスタのソース端子及びドレイン端子の一方から発生する段階と、
前記演算増幅器への第２入力を前記第２トランジスタのソース端子及びドレイン端子の一方から発生する段階と
を更に備える、請求項１７に記載の方法。
【請求項１９】
前記演算増幅器の前記出力信号に応答してほぼ一致した前記第１及び第２トランジスタのソース‐ドレイン電圧を維持する、請求項１７に記載の方法。
【請求項２０】
装置であって、
基準電流を電流ミラー回路の第１トランジスタで受信する手段と、
前記基準電流に応答して前記ミラー回路の第２トランジスタから変調電流を発生する手段と、
演算増幅器の出力信号を前記第１及び第２トランジスタの一方のゲート端子に供給する手段と、
前記第１及び第２トランジスタのゲート端子並びに前記演算増幅器の出力端子に接続され、負帰還ループを安定させるキャパシタと、
前記第１及び第２トランジスタのゲート端子のゲート電圧において定常状態に到達するまで予め定められた最小電圧を前記第１及び第２トランジスタのゲート端子に印加することにより負帰還ループを初期化するスタートアップ回路と、
データ信号及び前記変調電流に応答して光伝送媒体内の光信号を変調する手段と
を備え、
前記キャパシタの静電容量は、前記演算増幅器と関連するゲインと、前記第１及び第２トランジスタの寸法とに基づいて負帰還ループの位相シフトを位相余裕内に維持するように選択される
装置。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００２３
【訂正方法】変更
【訂正の内容】
【００２３】
１つの初期状態では、ＦＥＴ３０４もＦＥＴ３０６も、１つの「ロックアップ」状態を防ぐのに充分な電流を持たない可能性がある。一実施形態によれば、１つのスタートアップ回路（図示せず）を用いて、定常状態の安定性に到達するまで、１つの予め定められた最小電圧を複数のＦＥＴ３０４，３０６の複数のゲート端子３１４に印加することにより負帰還ループを初期化できる。（例えば、複数のゲート端子３１４にゲート電圧で）定常状態に到達すると、スタートアップ回路を使用不能にできる。