【手続補正書】
【提出日】平成18年11月9日(2006.11.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】    明細書
【発明の名称】    電流ミラー回路           
【特許請求の範囲】
【請求項１】
入力電流を受け入れる第１端子と、
出力電流を供給する第２端子と、
共通端子と、
制御電極を備え、さらに、前記第１端子と前記共通端子の間に構成された主電流経路を備えた第１トランジスタと、
前記第１トランジスタの制御電極に接続された制御電極を備え、さらに前記第２端子と前記制御端子の間に構成された主電流経路を備えた第２トランジスタと、を含み、
前記電流ミラーはさらに、
前記第１端子に接続された入力端子と、前記共通端子に接続された出力端子とを含む相互コンダクタンス段と、
前記第１トランジスタの制御電極と前記第２トランジスタの制御電極にバイアスをかけるバイアス源とを含むことを特徴とする電流ミラー回路。
【請求項２】
前記相互コンダクタンス段は、前記第１端子に接続された制御電極を含み、さらに、前記制御端子と基準端子との間に接続された主電流経路を含む第３トランジスタを含む請求項１に記載の電流ミラー回路。
【請求項３】
前記第３トランジスタの前記第１端子と前記制御端子の間に構成されたバッファ段をさらに含む請求項２に記載の電流ミラー。
【請求項４】
前記バッファ段は、電圧ホロワとして動作する第４トランジスタを含み、前記第４トランジスタは前記第１端子に接続された制御電極と、前記第１トランジスタの前記制御電極に接続された主電極とを含む請求項３に記載の電流ミラー回路。
【請求項５】
前記第１ないし第３トランジスタはバイポーラトランジスタで、前記第４トランジスタはMOSFETトランジスタである請求項４に記載の電流ミラー回路。
【請求項６】
バイアス電流を前記共通端子に供給するように前記共通端子に接続されたバイアス電流源をさらに含む請求項２ないし５のいずれかに記載の電流ミラー回路。
【発明の詳細な説明】
【０００１】
【従来の技術】
本発明は、入力電流を受け取る第１端子と、出力電流を供給する第２端子と、共通端子と、制御電極ならびに第１端子と共通端子の間に構成された主電流経路とを備える第１トランジスタ、第１トランジスタの制御電極に接続された制御電極を備え、さらに、第２端子と共通端子の間に構成された主電流経路を備えた第２トランジスタとを含む電流ミラー回路に関する。
【０００２】
こうした電流ミラーは、たとえば、図１に示す米国特許第4462005号より公知である。この公知の基本電流ミラーでは、相互接続された制御電極、この場合は、第１トランジスタＴ１と第２トランジスタＴ２のベースが第１端子に接続されており、第１端子は電流ミラーの電流入力端子を形成している。共通端子は基準端子、この場合は、信号接地として作用する負供給端子に接続されている。
【０００３】
【発明が解決しようとする課題】
以下に説明されるように、この公知の電流ミラーの帯域幅は、第１端子と共通端子の間に入力容量Ciがあり第１および第２トランジスタＴ１とＴ２の間にベースエミッタ容量Cbeがあるので、入力電流に強く依存することになる。第１および第２トランジスタＴ１とＴ２のエミッタと直列に減退抵抗を追加することで、図２に示すように、入力電流への依存度がある程度回避できる。しかし、これには、図１の基本電流ミラーと比較して帯域幅の減少、入力インピーダンスの増加、および電圧幅の縮小という犠牲を強いられる。
【０００４】
図３に示すような利得段ＧＳを追加することで帯域幅が改良されることは公知である。図４は、第１および第２トランジスタＴ１とＴ２の相互接続制御電極と第１端子の間のエミッタホロワＥＦにより形成された利得段を示す。この改良型電流ミラーでも依然として帯域幅は入力電流に依存することになる。
【０００５】
したがって、本発明の目的は、性能を改良した電流ミラーを提供することである。
【０００６】
【課題を解決するための手段】
上記の目的を獲得するために、本発明によると、最初の段落で言及した形式の電流ミラーが、さらに、第１端子に接続された入力端子と、共通端子に接続された出力端子とを備えた相互コンダクタンス段と、第１トランジスタの制御電極と第２トランジスタの制御電極にバイアスをかけるバイアス源とを含むことで特徴づけられる。
【０００７】
第１端子の電圧は、共通端子を駆動する相互コンダクタンス段により検知される。この様にして、帰還ループが形成され、第１トランジスタを通過する電流が入力電流と等しくなるので、入力インピーダンスが低下することになる。第１および第２トランジスタ（どちらもバイポーラトランジスタと仮定する）はベースが共通するように構成され、広い帯域幅を提供している。有益な実施例は従属請求項で規定される。
【０００８】
本発明の上記および他の態様は添付図面を参照しながら説明される。
【０００９】
【発明の実施の形態】
いずれの図面でも、同じ機能または目的の部品は同じ参照番号で示されている。
【００１０】
図１は周知の基本電流ミラーの回路構成図を示す。バイポーラトランジスタはそれぞれトランジスタの主電流経路を画定するエミッタとコレクタを備えるように図示されている。さらに、主電流経路を通過する電流を制御する制御電極として作用するベースを備えるようにも示されている。電流ミラーは、入力電流源４から入力電流Ｉ1を受け取る第１端子２と、反射した出力電流Ｉ0を供給する第２端子６と、信号接地１０に接続される共通端子８とを備えている。第１トランジスタＴ１の主電流経路は第１端子２と共通端子８の間に構成され、第２トランジスタＴ２の主電流経路は第２端子６と共通端子８の間に構成されている。トランジスタＴ１とＴ２のエミッタは共通端子８に接続されている。トランジスタＴ１とＴ２のベースは相互接続され、相互接続されたベースは第１端子２に接続されている。電流ミラーは、第１端子２と接地１０の間の入力コンデンサ１２を備えている。
【００１１】
電流ミラーの直流電流転移特性は以下の通りである。
【００１２】
【数１】
2002530971.tif 000001
ただしβはトランジスタＴ１とＴ２の電流利得である。この電流ミラーの帯域幅fhは入力電流Ｉiに強く依存しており、以下の式（2）で計算可能である。
【００１３】
【数２】
2002530971.tif 000002
ただしgm=Ｉi/VTはトランジスタＴ１の小信号相互コンダクタンスで、Ciは入力コンデンサ12の容量で、CbeはトランジスタＴ１とＴ２のベースエミッタ容量であり、VTはバイポーラトランジスタの熱電圧である。式(2)から、帯域幅fhが入力電流Ｉiと正比例していることは明らかである。この依存性は図２に示すようにエミッタ負帰還を加えることで抑えることができる。負帰還抵抗１４と１６はそれぞれトランジスタＴ１とＴ２のエミッタリードに並べられている。この構成の帯域幅fhは以下の式により計算できる。
【００１４】
【数３】
2002530971.tif 000003
ただし、トランジスタＴ１は、re = 1/gmであり、Reは負帰還抵抗１４の抵抗値である。Re>>reの場合には、帯域幅fhはコンデンサと負帰還抵抗の値により主に定められる。入力電流への依存性の抑制は、図１の基本電流ミラーに比べて帯域幅の減少、入力インピーダンスの増加、電圧幅の低下という犠牲を払って実現する。
【００１５】
図３は周知の改良型電流ミラーを示す。第１端子２と相互接続ベース間の直接接続は利得段ＧＳと置換されている。利得段ＧＳは、第１端子２に接続された非反転型入力端と、基準電圧源１８に接続された反転型入力端と、相互接続ベースに接続された出力端とを備えている。この電流ミラーの入力インピーダンスriは以下の式により与えられる。
【００１６】
【数４】
2002530971.tif 000004
ただしＡは利得段ＧＳの利得であり、gm1はトランジスタＴ１の相互コンダクタンスである。入力コンデンサ１２の容量Ciと入力インピーダンスriは、電流ミラーの帯域幅fhを定める極を形成する。帯域幅fhは以下の式で求められる。
【００１７】
【数５】
2002530971.tif 000005
式(2)の基本電流ミラーの帯域幅と比較すると、帯域幅fhは利得Ａと喪失容量Cbeのため増加するが、依然として入力電流Ｉiに比例している。さらに、エミッタ負帰還は、基本電流ミラーと同様に、帯域幅、入力インピーダンスおよび電圧幅を犠牲にすることで実現できる。
【００１８】
図４は図３の電流ミラーの別の構成を示す。この構成では、利得段がエミッタホロワトランジスタＥＦであり、そのベースは第１端子２に、そのエミッタはトランジスタＴ１とＴ２の相互接続ベースとバイアス電流源２０に接続されている。利得Ａが高いので、図３の電流ミラーの直流転移特性は以下のようになる。
【００１９】
Ｉ0  ＝  Ｉ1                          （５ａ）
ただし図４の電流ミラーの直流電流利得は以下の式により計算される。
【００２０】
【数６】
2002530971.tif 000006
ただしＩeはバイアス電流源２０の電流である。
【００２１】
図５は、本発明による電流ミラーを示す。トランジスタＴ１とＴ２の相互接続ベースはバイアス源２２によりバイアスがかけられる。電流ミラーはさらに相互コンダクタンス段ＴＳをさらに備えている。相互コンダクタンス段ＴＳは、第１端子２に接続された反転型入力端と、バイアス源２４に接続された非反転型入力端と、共通端子８に接続された電流出力端とを備えている。第１端子２の電圧は相互コンダクタンス段ＴＳにより感知される。相互コンダクタンス段ＴＳはトランジスタＴ１のエミッタを駆動する。このように形成された帰還ループは、トランジスタＴ１上の電流が入力電流Ｉiに等しくなるまで、その電流を調整する。トランジスタＴ１上の電流はトランジスタＴ２により第２端子６に複製される。したがって、この構成の直流電流転移特性は式(5a)によるものと同じ特性である。トランジスタＴ１とＴ２は共通ベース構成で動作するので、帯域幅は大きくなる。相互コンダクタンス段ＴＳも一般的にそうであるように帯域幅が大きいと仮定すると、優位極が電流ミラーの第１入力端子２に配置されている。結果として、この構成では単一極設計が可能になる。
【００２２】
図５の電流ミラーの入力抵抗riは以下の式により計算される。
【００２３】
【数７】
2002530971.tif 000007
ただし、gmは相互コンダクタンス段ＴＳの相互コンダクタンスである。式(6)の因数２は、相互コンダクタンスＴＳの出力電流がトランジスタＴ１とＴ２により分割されることによる。入力抵抗riと入力容量Ciは、図５の電流ミラーの帯域幅fhを支配する極を形成する。この帯域幅は以下の式で計算できる。
【００２４】
【数８】
2002530971.tif 000008
相互コンダクタンスgmが入力電流Ｉiから特立している場合、帯域幅fhも入力電流から独立している。
【００２５】
図６はトランジスタＴ３を備えた相互コンダクタンス段ＴＳの例を示す。トランジスタＴ３のベースは第１端子２に接続され、コレクタは共通端子８に接続され、エミッタは接地１０に接続される。バイアス電流源２６も共通端子８に接続されて、バイアス電流Ｉbを供給する。トランジスタＴ３の相互コンダクタンスgmは、バイアス電流ＩbをトランジスタＴ３のコレクタに追加することで入力電流Ｉiから独立することになる。この場合、トランジスタＴ３の相互コンダクタンスgmは以下の式により計算される。
【００２６】
【数９】
2002530971.tif 000009
バイアス電流Ｉbを入力電流Ｉiよりはるかに大きくすることで、入力インピーダンスは入力電流Ｉiに応じて極端に変化することはなくなる。予備バイアス電流Ｉbは実際の電流ミラーＴ１-Ｔ２を流れることはなく出力電流Ｉoには影響を及ぼさないことに注意すべきである。言い換えれば、電流ミラー転移特性と入力インピーダンスは互いから独立して最適化可能である。入力インピーダンスは、入力コンデンサ１２と共に、帯域幅を定めるので、帯域幅は入力電流の変化には反応を示さず、個別に最適化可能である。図６の直流電流転移特性は以下の式により計算される。
【００２７】
【数１０】
2002530971.tif 000010
トランジスタＴ３のベースを第１端子２に直接接続する代わりに、エミッタホロワトランジスタＴ４を、図７に示すように、それらの間に配置可能である。トランジスタＴ４のベースは第１端子２に接続され、トランジスタＴ４のエミッタはトランジスタＴ３のベースを駆動する。バイアス電流源２８はバイアス電流をトランジスタＴ４のエミッタに供給する。エミッタホロワトランジスタＴ４を備えたこの構成では、ミラー回路自体の内部で第１端子２の電圧幅が大きくなる。ただし、直流入力電圧レベルが高くなるという犠牲を払うことになる。図８はＴ４がMOSFETである代替構成を示す。この構成は、第１端子２から電流が引きだされることはないので、入力電流Ｉiと出力電流Ｉo（トランジスタＴ１とＴ２が同じトランジスタと仮定する）の間の１対１比率を形成するほとんど完全な電流ミラー構成が形成されることになる。
【００２８】
実施例では、主にバイポーラトランジスタが示されている。しかし、バイポーラトランジスタの代わりに、ユニポーラまたはMOSFETトランジスタを使用することもできる。この場合、ユニポーラトランジスタのゲート、ソースおよびドレインはそれぞれバイポーラトランジスタのベース、エミッタおよびコレクタと代替される。共通端子８と追加第２端子６の間にトランジスタＴ２の複製を備えることで多くの出力が可能になる。
【図面の簡単な説明】
【図１】
公知の電流ミラーの回路構成図である。
【図２】
公知の電流ミラーの回路構成図である。
【図３】
公知の電流ミラーの回路構成図である。
【図４】
公知の電流ミラーの回路構成図である。
【図５】
本発明による電流ミラーの第１実施例の回路構成図である。
【図６】
本発明による電流ミラーの第１実施例の回路構成図である。
【図７】
本発明による電流ミラーの第３実施例の回路構成図である。
【図８】
本発明による電流ミラーの第４実施例の回路構成図である。
【符号の説明】
２  第１端子
４  入力電流源
６  第２端子
８  共通端子
１０  信号接地
１２  入力コンデンサ