(57)【要約】【課題】  磁気ラム素子を提供する。【解決手段】  磁気ラム素子は、半導体基板及び前記半導体基板上に配置された磁気トンネル接合構造体を具備する。前記磁気トンネル接合構造体と前記半導体基板との間に下部電極コンタクトプラグが配置される。前記下部電極コンタクトプラグは、前記磁気トンネル接合構造体と前記半導体基板との間に電気的接続を提供する。前記磁気トンネル接合構造体に隣接してデジットラインが配置される。また、前記磁気ラム素子の製造方法も提供する。【選択図】  図３
2006054458.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に配置された磁気トンネル接合構造体と、
前記磁気トンネル接合構造体と前記半導体基板との間に配置されて、前記磁気トンネル接合構造体と前記半導体基板とを電気的に接続する下部電極コンタクトプラグと、
前記磁気トンネル接合構造体に隣接するように配置されたデジットラインと、
を含むことを特徴とする磁気ラム素子。
【請求項２】
前記デジットラインは、前記磁気トンネル接合構造体と前記半導体基板との間であって前記下部電極コンタクトプラグから離隔されるように配置されることを特徴とする請求項１に記載の磁気ラム素子。
【請求項３】
前記磁気トンネル接合構造体と前記下部電極コンタクトプラグとの間に電気的に接続されたシード層パターンをさらに含むことを特徴とする請求項１に記載の磁気ラム素子。
【請求項４】
前記磁気トンネル接合構造体は、前記半導体基板の表面に平行であり、横長方向の幅、及び前記幅より大きく前記半導体基板の表面に平行な長さ方向の長さを有し、
前記下部電極コンタクトプラグは、前記磁気トンネル接合構造体の前記長さ方向の一端と前記半導体基板との間に配置されることを特徴とする請求項１に記載の磁気ラム素子。
【請求項５】
前記デジットラインは、前記磁気トンネル接合構造体の前記長さ方向と直交する方向に配置されており、前記磁気トンネル接合構造体の前記長さよりも小さな幅を有することを特徴とする請求項４に記載の磁気ラム素子。
【請求項６】
前記デジットラインは、前記磁気トンネル接合構造体の前記長さ方向から見た場合、前記磁気トンネル接合構造体と偏心となるように配置されることを特徴とする請求項５に記載の磁気ラム素子。
【請求項７】
前記デジットラインは、前記磁気トンネル接合構造体と前記半導体基板との間に配置されることを特徴とする請求項６に記載の磁気ラム素子。
【請求項８】
前記磁気トンネル接合構造体は、ピニング層パターン、固定層パターン、トンネリング絶縁膜パターン及び自由層パターンを備えることを特徴とする請求項１に記載の磁気ラム素子。
【請求項９】
前記磁気トンネル接合構造体は強磁性層を備えており、前記下部電極コンタクトプラグは前記半導体基板と前記強磁性層との間に配置されることを特徴とする請求項１に記載の磁気ラム素子。
【請求項１０】
前記磁気トンネル接合構造体に電気的に接続されたビットラインをさらに含み、前記磁気トンネル接合構造体は前記ビットラインと前記半導体基板との間に配置されることを特徴とする請求項１に記載の磁気ラム素子。
【請求項１１】
前記半導体基板上に配置されたアクセストランジスタをさらに含み、前記下部電極コンタクトプラグは前記アクセストランジスタのソース／ドレイン領域に電気的に接続されることを特徴とする請求項１０に記載の磁気ラム素子。
【請求項１２】
前記磁気トンネル接合構造体と前記下部電極コンタクトプラグとの間に介在された下部電極と、
前記磁気トンネル接合構造体と前記ビットラインとの間に介在された上部電極と、をさらに含み、
前記下部電極はチタン（Ｔｉ）またはタンタル（Ｔａ）を備え、前記上部電極はチタン（Ｔｉ）またはタンタル（Ｔａ）を備えることを特徴とする請求項１０に記載の磁気ラム素子。
【請求項１３】
前記下部電極及び前記磁気トンネル接合構造体は、前記半導体基板の表面に平行な方向から見た場合、実質的に同一の大きさを有することを特徴とする請求項１２に記載の磁気ラム素子。
【請求項１４】
半導体基板上にデジットラインを形成する段階と、
前記半導体基板上に下部電極コンタクトプラグを形成する段階と、
前記半導体基板上に磁気トンネル接合構造体を形成する段階と、を含み、
前記下部電極コンタクトプラグは前記磁気トンネル接合構造体と前記半導体基板との間を電気的に接続し、前記下部電極コンタクトプラグは前記磁気トンネル接合構造体と前記半導体基板との間に形成され、前記デジットラインは前記磁気トンネル接合構造体に隣接するように形成されることを特徴とする磁気ラム素子の製造方法。
【請求項１５】
前記デジットラインは、前記磁気トンネル接合構造体と前記半導体基板との間であって前記下部電極コンタクトプラグから離隔されるように形成することを特徴とする請求項１４に記載の磁気ラム素子の製造方法。
【請求項１６】
前記磁気トンネル接合構造体と前記下部電極コンタクトプラグとの間に電気的に接続されたシード層パターンを形成することをさらに含むことを特徴とする請求項１４に記載の磁気ラム素子の製造方法。
【請求項１７】
前記磁気トンネル接合構造体は、前記半導体基板の表面に平行であり、横方向の幅、及び前記幅より大きく前記半導体基板の表面に平行な長さ方向の長さを有するように形成し、前記下部電極コンタクトプラグは前記磁気トンネル接合構造体の前記長さ方向の一端と前記半導体基板との間に形成することを特徴とする請求項１４に記載の磁気ラム素子の製造方法。
【請求項１８】
前記デジットラインは、前記磁気トンネル接合構造体の前記長さ方向と直交する方向に形成し、前記磁気トンネル接合構造体の前記長さよりも小さな幅を有するように形成することを特徴とする請求項１７に記載の磁気ラム素子の製造方法。
【請求項１９】
前記デジットラインは、前記磁気トンネル接合構造体の前記長さ方向から見た場合、前記磁気トンネル接合構造体と偏心となるように形成することを特徴とする請求項１８に記載の磁気ラム素子の製造方法。
【請求項２０】
前記デジットラインは、前記磁気トンネル接合構造体と前記半導体基板との間に形成することを特徴とする請求項１９に記載の磁気ラム素子の製造方法。
【請求項２１】
前記磁気トンネル接合構造体を形成する段階は、
ピニング層パターンを形成する段階と、
固定層パターンを形成する段階と、
トンネリング絶縁膜パターンを形成する段階と、
自由層パターンを形成する段階と、
を含むことを特徴とする請求項１４に記載の磁気ラム素子の製造方法。
【請求項２２】
前記磁気トンネル接合構造体を形成する段階は、強磁性層を形成することを含み、前記下部電極コンタクトプラグは前記半導体基板と前記強磁性層との間に形成されることを特徴とする請求項１４に記載の磁気ラム素子の製造方法。
【請求項２３】
前記磁気トンネル接合構造体に電気的に接続されたビットラインを形成することをさらに含み、前記磁気トンネル接合構造体は前記ビットラインと前記半導体基板との間に形成されることを特徴とする請求項１４に記載の磁気ラム素子の製造方法。
【請求項２４】
前記半導体基板上にアクセストランジスタを形成することをさらに含み、前記下部電極コンタクトプラグは前記アクセストランジスタのソース／ドレイン領域に電気的に接続されることを特徴とする請求項２３に記載の磁気ラム素子の製造方法。
【請求項２５】
前記磁気トンネル接合構造体と前記下部電極コンタクトプラグとの間に下部電極を形成する段階と、
前記磁気トンネル接合構造体と前記ビットラインとの間に上部電極を形成する段階と、をさらに含み、
前記下部電極はチタン（Ｔｉ）またはタンタル（Ｔａ）を備えるように形成し、前記上部電極はチタン（Ｔｉ）またはタンタル（Ｔａ）を備えるように形成することを特徴とする請求項２３に記載の磁気ラム素子の製造方法。
【請求項２６】
前記下部電極及び前記磁気トンネル接合構造体は、前記半導体基板の表面に平行な方向から見た場合、実質的に同一の大きさを有するように形成することを特徴とする請求項２５に記載の磁気ラム素子の製造方法。
【請求項２７】
前記下部電極及び前記磁気トンネル接合構造体を形成する段階は、一つのフォトマスクを用いてパターニングすることを特徴とする請求項２５に記載の磁気ラム素子の製造方法。
【請求項２８】
半導体基板と、
前記半導体基板上に配置されて、前記半導体基板の表面に平行して、長さ方向からの長さを有する磁気トンネル接合構造体と、
前記磁気トンネル接合構造体と前記半導体基板との間に配置されて、前記磁気トンネル接合構造体と前記半導体基板とを電気的に接続する下部電極コンタクトプラグと、
前記磁気トンネル接合構造体に隣接するように配置されたデジットラインと、を含み、
前記デジットラインは前記磁気トンネル接合構造体の前記縦方向と直交する方向に配置されて、前記デジットラインは前記磁気トンネル接合構造体の前記縦方向から見た場合、前記磁気トンネル接合構造体と偏心となるように配置されることを特徴とする磁気ラム素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶素子及びその製造方法に関するもので、特に磁気トンネル接合構造体と基板との間にコンタクトプラグを有する磁気ラム素子及びその製造方法（ＭＡＧＮＥＴＩＣ  ＲＡＮＤＯＭ  ＡＣＣＥＳＳ  ＭＥＭＯＲＹ  ＤＥＶＩＣＥＳ  ＩＮＣＬＵＤＩＮＧ  ＣＯＮＴＡＣＴ  ＰＬＵＧＳ  ＢＥＴＷＥＥＮ  ＭＡＧＮＥＴＩＣ  ＴＵＮＮＥＬ  ＪＵＮＣＴＩＯＮ  ＳＴＲＵＣＴＵＲＥＳ  ＡＮＤ  ＳＵＢＳＴＲＡＴＥＳ  ＡＮＤ  ＲＥＬＡＴＥＤ  ＭＥＴＨＯＤ）に関する。
【背景技術】
【０００２】
磁気ラム素子は、低電圧及び高速で動作できる不揮発性記憶素子として広く用いられている。前記磁気ラム素子の単位セルにおいて、データは磁気抵抗体（ｍａｇｎｅｔｉｃ  ｒｅｓｉｓｔｏｒ）の磁気トンネル接合構造体（ｍａｇｎｅｔｉｃ  ｔｕｎｎｅｌ  ｊｕｎｃｔｉｏｎ  ｓｔｒｕｃｔｕｒｅ；ＭＴＪ  ｓｔｒｕｃｔｕｒｅ）内に保存される。前記磁気トンネル接合ＭＴＪ構造体は、第１及び第２強磁性層（ｆｅｒｒｏｍａｇｎｅｔｉｃ  ｌａｙｅｒｓ）及びそれらの間に介在されたトンネリング絶縁膜（ｔｕｎｎｅｌｉｎｇ  ｉｎｓｕｌａｔｉｏｎ  ｌａｙｅｒ）を含む。自由層（ｆｒｅｅ  ｌａｙｅｒ）とも言われる前記第１強磁性層の磁気分極（ｍａｇｎｅｔｉｃ  ｐｏｌａｒｉｚａｔｉｏｎ）は前記磁気トンネル接合（ＭＴＪ）構造体を横切る磁界を用いて変化させることができる。前記磁界は前記磁気トンネル接合構造体の周りを流れる電流によって誘導されることができ、また前記自由層の磁気分極は固定層（ｐｉｎｎｅｄ  ｌａｙｅｒ）とも言われる前記第２強磁性層の磁気分極に平行であるか、非平行（ａｎｔｉ−ｐａｒａｌｌｅｌ）である。前記磁界を生成させるための電流は、前記磁気トンネル接合の周りに配置されたデジットライン（ｄｉｇｉｔ  ｌｉｎｅ）及びビットライン（ｂｉｔ  ｌｉｎｅ）と呼ばれる導電層を通って流れる。
【０００３】
量子力学（ｑｕａｎｔｕｍ  ｍｅｃｈａｎｉｃｓ）に基ついたスピントロニックス（ｓｐｉｎｔｒｏｎｉｃｓ）によると、前記自由層及び固定層内の磁気スピンドルが互いに平行するように配列された場合、前記磁気トンネル接合を通って流れるトンネリング電流は最大値を示す。一方、前記自由層及び固定層内の磁気スピンドルが互いに非平行になるように配列された場合、前記磁気トンネル接合構造体を通って流れるトンネリング電流は最小値を示す。したがって、前記磁気ラム素子のセルデータは前記自由層内の磁気スピンドルの方向によって決まる。
【０００４】
図１は、特許文献１に開示された従来の磁気ラム素子の概略的なセルの断面図である。
【０００５】
図１を参照すると、半導体基板１の上部に下部電極３、磁気トンネル接合構造体５及び上部電極７が順に積層されて配置される。前記下部電極３の下部にデジットライン９が配置される。前記デジットライン９は前記磁気トンネル接合構造体５に均一な磁界を印加するために前記磁気トンネル接合構造体５と重畳するように配置される。前記上部電極７は前記デジットライン９の上部を横切るように配置されたビットライン１１と電気的に接続される。前記磁気トンネル接合構造体５内に含まれた自由層の磁気スピンは、互いに直交するように配置された前記デジットライン９及び前記ビットライン１１を通って流れる電流によってその方向が決まる。前記下部電極３は前記半導体基板１に形成されたアクセストランジスタ（図示せず）に電気的に接続されなければならない。しかしながら、前記デジットライン９の存在によって前記下部電極３は前記デジットライン９と重畳されない延長部Ｅを有するように形成され、前記延長部Ｅは下部電極コンタクトプラグ１３を通って前記アクセストランジスタに電気的に接続される。結局、前記下部電極３の延長部Ｅは前記磁気ラム素子の集積度の向上を制約する一つの原因として作用している。
磁気ラム素子は上述したような集積度の限界を有している。したがって、前記磁気ラム素子の集積度を向上させるための多様な研究が進められている。これに関して、デジットラインが用いられない熱磁気ラム（ｍａｇｎｅｔｉｃ  ｔｈｅｒｍａｌ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）が、特許文献２に「熱的に支援される磁気ラム（Ｔｈｅｒｍａｌｌｙ−ａｓｓｉｓｔｅｄ  ｍａｇｎｅｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）」という題目で、アブラハム（Ａｂｒａｈａｍ）などによって紹介されている。
【特許文献１】米国特許第５９４０３１９号明細書
【特許文献２】米国特許第６３８５０８２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようする技術的課題は、集積度を増加させるために好適な磁気ラム素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
前記技術的課題を解決するために本発明は磁気ラム素子を提供する。前記素子は、半導体基板及び前記半導体基板上に配置された磁気トンネル接合構造体が準備される。前記磁気トンネル接合構造体と前記半導体基板との間に下部電極コンタクトプラグが配置される。前記下部電極コンタクトプラグは、前記磁気トンネル接合構造体と前記半導体基板との間に電気的接続を提供する。前記磁気トンネル接合構造体に隣接してデジットラインが配置される。
【０００８】
いくつかの実施例で、前記デジットラインは、前記磁気トンネル接合構造体と前記半導体基板との間に配置されることができる。この場合、前記デジットラインは、前記下部電極コンタクトプラグから離隔するように配置されることもある。
【０００９】
他の実施例で、前記磁気トンネル接合構造体と前記下部電極コンタクトプラグとの間にシード層パターンが介在されることもある。前記シード層パターンは、前記磁気トンネル接合構造体及び前記下部電極コンタクトプラグに電気的に接続されることができる。
【００１０】
また他の実施例で、前記磁気トンネル接合構造体は、前記半導体基板の表面に平行であり、横長方向（ｔｒａｎｓｖｅｒｓａｌ  ｄｉｒｅｃｔｉｏｎ）の幅、及び前記幅より大きくて前記半導体基板の表面に平行な長さ方向（ｌｏｎｇｉｔｕｄｉｎａｌ  ｄｉｒｅｃｔｉｏｎ）の長さを有することができる。また、前記下部電極コンタクトプラグは、前記磁気トンネル接合構造体の前記縦方向の一端と前記半導体基板との間に配置されることができる。前記デジットラインは、前記磁気トンネル接合構造体の前記縦方向（ｌｏｎｇｉｔｕｄｉｎａｌ  ｄｉｒｅｃｔｉｏｎ）と直交する方向に配置されることができる。この場合、前記デジットラインは、前記磁気トンネル接合構造体の前記長さよりも小さい幅を有することができる。また、前記デジットラインは、前記磁気トンネル接合構造体の前記縦方向（ｌｏｎｇｉｔｕｄｉｎａｌ  ｄｉｒｅｃｔｉｏｎ）から見た場合、前記磁気トンネル接合構造体と偏心（ｏｆｆ−ｃｅｎｔｅｒ）になるように配置されることができる。前記デジットラインは、前記磁気トンネル接合構造体と前記半導体基板との間に配置されることができる。
【００１１】
また他の実施例で、前記磁気トンネル接合構造体はピニング層パターン、固定層パターン、トンネリング絶縁膜パターン及び自由層パターンを準備ことができる。前記磁気トンネル接合構造体は強磁性層を備えることができる。前記下部電極コンタクトプラグは、前記半導体基板と前記強磁性層との間に配置されることができる。
【００１２】
また他の実施例で、前記磁気トンネル接合構造体に電気的に接続されたビットラインが配置されることができる。前記磁気トンネル接合構造体は前記ビットラインと前記半導体基板との間に配置されることができる。
【００１３】
また他の実施例で、前記半導体基板上にアクセストランジスタが配置されることができる。前記下部電極コンタクトプラグは、前記アクセストランジスタのソース／ドレイン領域に電気的に接続されることができる。
【００１４】
また他の実施例で、前記磁気トンネル接合構造体と前記下部電極コンタクトプラグとの間に下部電極が介在されることができる。前記下部電極は、チタン（Ｔｉ）またはタンタル（Ｔａ）を備えることができる。前記磁気トンネル接合構造体と前記ビットラインとの間に上部電極が介在されることができる。前記上部電極は、チタン（Ｔｉ）またはタンタル（Ｔａ）を備えることができる。
【００１５】
また他の実施例で、前記下部電極及び前記磁気トンネル接合構造体は、前記半導体基板の表面に平行な方向に見られる場合に実質的に同一大きさを有することができる。
【００１６】
また、本発明は、磁気ラム素子の製造方法を提供する。この方法は、半導体基板上にデジットラインを形成することを含む。前記半導体基板上に下部電極コンタクトプラグを形成する。前記半導体基板上に磁気トンネル接合構造体を形成する。前記下部電極コンタクトプラグは、前記磁気トンネル接合構造体と前記半導体基板との間に電気的接続を提供する。また、前記下部電極コンタクトプラグは、前記磁気トンネル接合構造体と前記半導体基板との間に形成される。前記デジットラインは、前記磁気トンネル接合構造体に隣接するように形成される。
【発明の効果】
【００１７】
本発明によると、磁気ラム素子を構成する磁気トンネル接合構造体、デジットライン及びコンタクト構造体の配置を最適化することによって前記磁気ラム素子の集積度を増加させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、添付した図面を参照しながら本発明の好ましい実施形態を詳しく説明する。しかしながら、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝達するために提供するものである。図面において、層及び領域の厚みは明確性をあたえるために誇張されたものである。また、層が、他の層、または基板「上」にあると言われた場合、それは他の層または基板上に直接形成することができるか、またはそれらの間に第３の層が介在されて形成することができることを含む。明細書全体にかけて同一の参照番号は、同一の構成要素を示す。
【００１９】
図２は本発明の実施例による磁気ラム素子の単位セルの平面図であり、図３は図２のＩ〜Ｉ′による断面図である。
【００２０】
図２及び図３を参照すると、半導体基板１０の所定領域にアクセス素子が供給される。前記アクセス素子はモストランジスタとすることができる。この場合、前記アクセストランジスタ（ＴＡ）は前記半導体基板１０の所定領域に形成された素子分離膜１２によって限定される活性領域１２ａに供給される。詳しくは、前記アクセストランジスタ（ＴＡ）は前記活性領域１２ａ内に形成されて、互いに離隔されたソース領域１８ｓとドレイン領域１８ｄと共に、前記ソース領域１８ｓとドレイン領域１８ｄとの間のチャンネル領域の上部に配置されたゲート電極１６を含む。前記ゲート電極１６は前記活性領域１２ａの上部を横切るように延長されてワードラインの役目をすることができる。前記ゲート電極１６はゲート絶縁膜１４によって前記活性領域１２ａから絶縁される。
【００２１】
前記アクセストランジスタ（ＴＡ）を有する基板の上部にドレインパッド２４ｄ及び共通ソースライン２４ｓが配置される。前記ドレインパッド２４ｄはドレインコンタクトプラグ２２ｄを介して前記ドレイン領域１８ｄに電気的に接続されていて、前記共通ソースライン２４ｓはソースコンタクトプラグ２２ｓを介して前記ソース領域１８ｓに電気的に接続される。前記ドレインパッド２４ｄ及び共通ソースライン２４ｓは前記半導体基板１０の上部の同一レベルに位置することができる。前記ドレイン領域１８ｄは前記アクセストランジスタ（ＴＡ）の出力端子（ｏｕｔｐｕｔ  ｔｅｒｍｉｎａｌ）にあたる。前記共通ソースライン２４ｓは接地端子（ｇｒｏｕｎｄ  ｔｅｒｍｉｎａｌ）に電気的に接続されることができ、ワードラインの役目をする前記ゲート電極１６に平行するように配置することができる。
【００２２】
前記共通ソースライン２４ｓ及びドレインパッド２４ｄを有する基板の上部に磁気抵抗体４９が配置される。前記磁気抵抗体４９は順に積層された下部電極３４′、磁気トンネル接合構造体４７及び上部電極４８′を含むことができる。前記磁気トンネル接合構造体４７は図２に示すように平面図から見た場合、長さＬＭ及び幅ＷＭを有する長方形の形状を有することができる。また、前記磁気トンネル接合構造体４７は楕円形の形状を有することもできる。この場合、前記磁気トンネル接合構造体４７はワードラインの役目をする前記ゲート電極１６と直交する方向の長さＬＭを有することができる。前記下部電極３４′及び前記上部電極４８′は前記磁気トンネル接合構造体４７と実質的に同一平面積を有することができる。
【００２３】
前記磁気トンネル接合構造体４７は前記下部電極３４′上に順に積層されたピニング層パターン（ｐｉｎｎｉｎｇ  ｌａｙｅｒ  ｐａｔｔｅｒｎ）３８′、固定層パターン（ｐｉｎｎｅｄ  ｌａｙｅｒ  ｐａｔｔｅｒｎ）４０′、トンネリング絶縁膜パターン（ｔｕｎｎｅｌｉｎｇ  ｉｎｓｕｌａｔｉｏｎ  ｌａｙｅｒ  ｐａｔｔｅｒｎ）４２′及び自由層パターン（ｆｒｅｅ  ｌａｙｅｒ  ｐａｔｔｅｒｎ）４４′を含むことができる。前記ピニング層パターン３８′はＰｔＭｎ層のような反強磁性層（ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ  ｌａｙｅｒ）からなり、前記自由層パターン４４′及び固定層パターン４０′は強磁性層を含む。前記強磁性層はＮｉＦｅ層、ＣｏＦｅ層またはＣｏＦｅＢ層とすることができる。これによって、前記ピニング層パターン３８′と接触する前記固定層パターン４０′内の磁気スピンドルは前記ピニング層パターン３８′、すなわち、反強磁性層の存在のためにいつも特定方向（ａ  ｓｐｅｃｉｆｉｃ  ｄｉｒｅｃｔｉｏｎ）を向けて配列された固定された磁気スピンドル（ｆｉｘｅｄ  ｍａｇｎｅｔｉｃ  ｓｐｉｎｓ）を有する。前記特定方向は前記磁気トンネル接合構造体４７の長さ方向のある一方向と平行な方向であっても良い。前記トンネリング絶縁膜パターン４２′はアルミニウム酸化膜（Ａｌ２Ｏ３）、ハフニウム酸化膜（ＨｆＯ）またはタンタル酸化膜（ＴａＯ）のような絶縁膜からなることができる。
【００２４】
前記固定層パターン４０′及び前記自由層パターン４４′はそれぞれ単一強磁性層（ａ  ｓｉｎｇｌｅ  ｆｅｒｒｏｍａｇｎｅｔｉｃ  ｌａｙｅｒ）または合成反強磁性層（ｓｙｎｔｈｅｔｉｃ  ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ  ｌａｙｅｒ；ＳＡＦ  ｌａｙｅｒ）であっても良い。前記合成反強磁性層（ＳＡＦ  ｌａｙｅｒ）は下部強磁性層、上部強磁性層及びこれらの間に介在された反強磁性カップリングスペーサ層（ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ  ｃｏｕｐｌｉｎｇ  ｓｐａｃｅｒ  ｌａｙｅｒ）を含む。前記反強磁性カップリングスペーサ層としてルテニウム層（Ｒｕｔｈｅｎｉｕｍ  ｌａｙｅｒ）が広く用いられる。
【００２５】
さらに、前記磁気抵抗体４９は前記下部電極３４′と前記ピニング層パターン３８′との間に介在されたシード層パターン（ｓｅｅｄ  ｌａｙｅｒ  ｐａｔｔｅｒｎ）３６′及び前記上部電極４８′と前記自由層パターン４４′との間に介在されたキャッピング層パターン（ｃａｐｐｉｎｇ  ｌａｙｅｒ  ｐａｔｔｅｒｎ）４６′をさらに含むことができる。前記シード層パターン３６′は前記ピニング層パターン３８′の結晶方向を制御するために形成される。前記キャッピング層パターン４６′は前記磁気トンネル接合構造体４７の保護層の役目をする。
【００２６】
前記磁気抵抗体４９の下部にデジットライン２８が配置される。さらに詳しくは、前記デジットライン２８は前記下部電極３４′と前記共通ソースライン２４ｓとの間のレベルに配置されて、前記下部電極３４′及び前記共通ソースライン２４ｓから絶縁される。前記デジットライン２８は前記磁気トンネル接合構造体４７の長さ方向と直交する方向、すなわち、ワードラインとして供給される前記ゲート電極１６と平行するように配置される。
【００２７】
本発明の実施例によると、前記デジットライン２８は前記下部電極３４′の底面に前記磁気トンネル接合構造体４７の一部と重畳されるコンタクト領域Ｃを供給するように前記磁気抵抗体４９の下部を横切る。前記コンタクト領域Ｃは前記磁気トンネル接合構造体４７の長さ方向の端部に供給することができる。すなわち、前記デジットライン２８は前記磁気トンネル接合構造体４７の長さＬＭとすべて重畳されていなく、前記磁気トンネル接合構造体４７の一側の下部に偏るように配置される。その結果、前記デジットライン２８と重畳されない部分である前記磁気トンネル接合構造体４７下部の前記下部電極３４′の底面に前記コンタクト領域Ｃが供給される。また、前記デジットライン２８は前記磁気トンネル接合構造体４７の長さＬＭよりも小さい寸法である幅ＷＤを有することができる。この場合、前記デジットライン２８は図３に示されたように前記磁気トンネル接合構造体４７の一側の下部に偏るように配置されて、前記磁気トンネル接合構造体４７と重畳される。
【００２８】
前記磁気抵抗体４９の下部電極３４′は下部電極コンタクトプラグ３２を介して前記ドレインパッド２４ｄに電気的に接続される。結局、前記下部電極３４′は前記下部電極コンタクトプラグ３２、前記ドレインパッド２４ｄ及び前記ドレインコンタクトプラグ２２ｄを介して前記アクセストランジスタＴＡのドレイン領域１８ｄに電気的に接続される。本発明の実施例によると、前記下部電極コンタクトプラグ３２は前記デジットライン２８から離隔されて前記下部電極３４′のコンタクト領域Ｃに物理的に接続される。この場合、前記下部電極コンタクトプラグ３２は前記磁気トンネル接合構造体４７の長さ方向の端部と重畳するように配置できる。好ましい実施例によると、前記デジットライン２８及び前記下部電極コンタクトプラグ３２は図３に示されたように、前記磁気トンネル接合構造体４７と重畳できる。
【００２９】
上述したように本発明の実施例によると、前記デジットライン２８が前記磁気トンネル接合構造体４７の長さ方向の一側下部に偏るように配置される。また、前記下部電極コンタクトプラグ３２は前記磁気トンネル接合構造体４７と重畳するように前記デジットライン２８によって供給された前記コンタクト領域Ｃに物理的に接続される。したがって、従来のように下部電極を延長させなくても前記下部電極３４′を前記ドレイン領域１８ｄに電気的に接続させることができる。結局、本発明の実施例によると、前記磁気トンネル接合構造体４７の下部に前記デジットライン２８、前記下部電極コンタクトプラグ３２及び前記アクセストランジスタ（ＴＡ）をすべて配置させることができるので磁気ラム素子のセル断面積を減少させることができる。
【００３０】
続いて、図２及び図３を参照すると、前記磁気抵抗体４９を有する基板は層間絶縁膜１００で覆わられる。前記層間絶縁膜１００上にビットライン５４が配置される。前記ビットライン５４は前記層間絶縁膜１００を貫くビットラインコンタクトホール５２を介して前記磁気抵抗体４９、すなわち、前記上部電極４８′に電気的に接続される。前記ビットライン５４は前記デジットライン２８の上部を横切るように配置される。
【００３１】
図４ないし図７は、本発明の実施例による磁気ラム素子の製造方法を説明するために図２のＩ〜Ｉ′による断面図である。
【００３２】
図２及び図４を参照すると、半導体基板１０の所定領域に素子分離膜１２を形成して活性領域１２ａを限定する。前記活性領域１２ａに一般的な方法を用いてアクセストランジスタＴＡを形成する。前記アクセストランジスタ（ＴＡ）は図４に示されたように互いに離隔されたソース領域１８ｓ及びドレイン領域１８ｄと共に前記ソース領域１８ｓとドレイン領域１８ｄとの間のチャンネル領域の上部に配置されたゲート電極１６を有するように形成されたモストランジスタとすることができる。前記ゲート電極１６は前記活性領域１２ａの上部を横切るように形成されることができる。この場合、前記ゲート電極１６は延長されてワードラインの役目をする。前記ゲート電極１６はゲート絶縁膜１４によって前記活性領域１２ａから絶縁される。
【００３３】
前記アクセストランジスタＴＡを有する基板上に第１下部層間絶縁膜２０を形成する。前記第１下部層間絶縁膜２０をパターニングして前記ソース領域１８ｓ及び前記ドレイン領域１８ｄをそれぞれ露出させるソースコンタクトホール及びドレインコンタクトホールを形成する。前記ソースコンタクトホール及びドレインコンタクトホール内にそれぞれソースコンタクトプラグ２２ｓ及びドレインコンタクトプラグ２２ｄを形成する。前記コンタクトプラグ２２ｓ、２２ｄを有する基板上に導電膜を形成し、前記導電膜をパターニングして前記ドレインコンタクトプラグ２２ｄと接触するドレインパッド２４ｄ及び前記ソースコンタクトプラグ２２ｓと接触する共通ソースライン２４ｓを形成する。前記共通ソースライン２４ｓは前記延長されたゲート電極１６に平行するように形成することができる。続いて、前記ドレインパッド２４ｄ及び共通ソースライン２４ｓを有する基板上に第１上部層間絶縁膜２６を形成する。前記第１下部層間絶縁膜２０及び前記第１上部層間絶縁膜２６は第１層間絶縁膜２７を構成する。
【００３４】
図２及び図５を参照すると、前記第１上部層間絶縁膜２６上にデジットライン２８を形成する。前記デジットライン２８は前記ゲート電極１６に平行するように形成できる。前記デジットライン２８を有する基板上に第２層間絶縁膜３０を形成する。前記第２層間絶縁膜３０及び前記第１上部層間絶縁膜２６をパターニングして前記ドレインパッド２４ｄを露出させる下部電極コンタクトホールを形成し、前記下部電極コンタクトホール内に下部電極コンタクトプラグ３２を形成する。
【００３５】
図２及び図６を参照すると、前記下部電極コンタクトプラグ３２を有する基板上に下部電極膜３４、シード層３６、ピニング層３８、固定層４０、トンネリング絶縁膜４２、自由層４４、キャッピング層４６及び上部電極膜４８を順に形成する。前記下部電極膜３４はチタン（Ｔｉ）膜、タンタル（Ｔａ）膜、または窒化チタン（ＴｉＮ）膜で形成することができ、また前記上部電極膜４８またはチタン（Ｔｉ）膜、タンタル（Ｔａ）膜または窒化チタンＴｉＮ膜で形成することができる。前記シード層３６は、ＮｉＦｅ層またはＮｉＦｅＣｒ層で形成することができるし、前記キャッピング層４６はタンタルＴａ膜で形成することができる。一方、前記シード層３６及び前記キャッピング層４６は省略することもできる。前記ピニング層３８はＰｔＭｎ層のような反強磁性層で形成することができ、また前記トンネリング絶縁膜４７はアルミニウム酸化層（Ａｌ２Ｏ３）のような絶縁膜で形成することができる。
【００３６】
前記固定層４０は、単一強磁性層または合成反強磁性層で形成することができる。前記単一強磁性層はＮｉＦｅ、ＣｏＦｅまたはＣｏＦｅＢのような強磁性物質をスパッタリング技術を用いて蒸着することによって形成することができる。前記固定層４０が前記合成反強磁性層の場合、前記固定層４０は下部強磁性層、反強磁性カップリングスペーサ層及び上部強磁性層を順に積層させることによって形成することができる。前記下部強磁性層及び上部強磁性層は、ＣｏＦｅ層またはＮｉＦｅ層で形成することができるし、前記反強磁性カップリングスペーサ層はルテニウム層で形成することができる。
【００３７】
さらに、前記自由層４４も単一強磁性層または合成反強磁性層で形成することができる。この場合、前記単一強磁性層はＮｉＦｅ層、ＣｏＦｅ層またはＣｏＦｅＢ層で形成することができる。前記自由層４４が前記合成反強磁性層の場合、前記自由層４４も下部強磁性層、反強磁性カップリングスペーサ層及び上部強磁性層を順に積層させることによって形成することができる。前記下部強磁性層及び上部強磁性層はＣｏＦｅ層またはＮｉＦｅ層で形成することができ、また前記反強磁性カップリングスペーサ層はルテニウム層で形成することができる。
【００３８】
図２及び図７を参照すると、前記上部電極膜４８、前記キャッピング層４６、前記自由層４４、前記トンネリング絶縁膜４２、前記固定層４０、前記ピニング層３８、前記シード層３６及び前記下部電極膜３４を順にパターニングして、前記第２層間絶縁膜３０上に磁気抵抗体４９を形成する。前記パターニングは一つのフォトマスクのみを用いて実施することができる。前記磁気抵抗体４９は、前記第２層間絶縁膜３０上に順に積層された下部電極３４′、シード層パターン３６′、磁気トンネル接合構造体４７、キャッピング層パターン４６′及び上部電極４８′を含む。前記磁気トンネル接合構造体４７は、ピニング層パターン３８′、固定層パターン４０′、トンネリング絶縁膜パターン４２′及び自由層パターン４４′を含む。前記下部電極３４′、前記磁気トンネル接合構造体４７及び前記上部電極４８′は、前記半導体基板１０の表面に平行な方向に見た場合、実質的に同一の大きさを有するように形成することができる。
【００３９】
前記磁気抵抗体４９は前記デジットライン２８と直交する長さＬＭを有するように形成されて、図７に示されたように前記デジットライン２８及び前記下部電極コンタクトプラグ３２と重畳するように形成される。その結果、前記下部電極コンタクトプラグ３２は前記磁気トンネル接合構造体４７の長さ方向の一端部と重畳するように前記下部電極３４′と物理的に接続される。
【００４０】
その後、前記磁気抵抗体４９を有する基板上に第３層間絶縁膜５０を形成する。前記第３層間絶縁膜５０をパターニングして前記上部電極４８′を露出させるビットラインコンタクトホール５２を形成する。前記ビットラインコンタクトホール５２を有する基板上にアルミニウム膜のような導電膜を形成し、前記導電膜をパターニングして前記ビットラインコンタクトホール５２を介して前記上部電極４８′に電気的に接続されるビットライン５４を形成する。前記ビットライン５４は前記デジットライン２８の上部を横切るように形成することができる。
【００４１】
（実施例）
以下に、デジットラインの位置または幅による磁気トンネル接合構造体のスイッチング特性を説明する。
【００４２】
図８は、デジットラインの位置による磁気トンネル接合構造体のスイッチング特性を現わすエステロイド曲線（ａｓｔｅｒｏｉｄ  ｃｕｒｖｅｓ）を示すグラフである。図８において、横軸はハード磁界を生成させるためのハード軸電流（ｈａｒｄ  ａｘｉｓ  ｃｕｒｒｅｎｔ；ＩＳＨ）を示していて、縦軸はイージ磁界を生成させるためのイージ軸電流（ｅａｓｙ  ａｘｉｓ  ｃｕｒｒｅｎｔ；ＩＳＥ）を示している。
【００４３】
図８の測定結果を示す磁気トンネル接合構造体は、平面図から見た場合、０．８μｍの長さ及び０．４μｍの幅を有する長方形の形状を有するように製作された。また、前記磁気トンネル接合構造体は順に積層されたピニング層パターン、固定層パターン、トンネリング絶縁膜パターン及び自由層パターンを有するように製作された。この場合、前記ピニング層パターンはＰｔＭｎ層として形成されて、前記トンネリング絶縁膜パターンはアルミニウム酸化層として形成された。また、前記固定層パターンはＣｏＦｅ層、Ｒｕ層及びＣｏＦｅ層を順に積層させて合成反強磁性層として形成していて、前記自由層パターンはＣｏＦｅＢ層として形成された。デジットラインは前記磁気トンネル接合構造体の下部に前記磁気トンネル接合構造体の長さ方向を横切る方向として形成された。この場合、前記デジットラインは前記磁気トンネル接合構造体から約１０００Åの垂直間隔を有するように形成されていて、前記デジットライン及び前記磁気トンネル接合構造体はシリコン酸化膜によって相互絶縁された。前記デジットラインはアルミニウムを用いて１μｍの幅と０．６μｍの厚さを有するように形成された。図８の測定結果はデジットラインを磁気トンネル接合構造体の一側の長さ方向にそれぞれ０．１μｍ、０．２μｍ、０．３μｍ及び０．４μｍ水平シフトさせた場合の前記磁気トンネル接合構造体のエステロイド曲線である。この場合、前記シフト間隔は前記デジットラインの幅の中心と前記磁気トンネル接合構造体の長さ中心との間の間隔である。
【００４４】
図８を参照すると、デジットラインがシフトされることによる最小イージ軸電流（ｍｉｎｉｍｕｍ  ｅａｓｙ  ａｘｉｓ  ｃｕｒｒｅｎｔ）はシフト間隔がそれぞれ０．１μｍ、０．２μｍ、０．３μｍ、及び０．４μｍの場合にそれぞれ１７．５ｍＡ、１７．４ｍＡ、１６．３ｍＡ、及び１５．３ｍＡとして測定された。前記最小イージ軸電流は前記ハード軸電流の適用なしに磁気トンネル接合構造体のスイッチングに要求されるイージ軸電流を意味し、図８のグラフから見た場合、縦軸とそれぞれのエステロイド曲線が交わる二つの点の平均値として示された。すなわち、前記シフト間隔が増加する場合、磁気トンネル接合構造体のスイッチング電流はむしろ減少していて、書込みマージンが減少する現象も現われなかった。このような結果は、前記デジットラインが前記磁気トンネル接合構造体の中心部と重畳されなく、一側にシフトされる場合にも前記磁気トンネル接合構造体のスイッチング特性が悪くならず、むしろ改善することを示した。
【００４５】
図９は、デジットラインの幅による磁気トンネル接合構造体のスイチング特性を現わしたエステロイド曲線（ａｓｔｅｒｏｉｄ  ｃｕｒｖｅｓ）を示すグラフである。図９において、横軸はハード磁界を生成させるためのハード軸電流（ｈａｒｄ  ａｘｉｓ  ｃｕｒｒｅｎｔ；ＩＳＨ）を示していて、縦軸はイージ磁界を生成させるためのイージ軸電流（ｅａｓｙ  ａｘｉｓ  ｃｕｒｒｅｎｔ；ＩＳＥ）を示している。
【００４６】
図９の測定結果を示す磁気トンネル接合構造体は、図８で説明したようにして形成された。デジットラインは前記磁気トンネル接合構造体の下部に前記磁気トンネル接合構造体の長さ方向を横切る方向に形成された。この場合、前記デジットラインは前記磁気トンネル接合構造体から約１０００Åの垂直間隔を有するように形成されていて、前記デジットライン及び前記磁気トンネル接合構造体はシリコン酸化膜によって相互絶縁された。前記デジットラインはアルミニウムを用いて０．６μｍの厚さを有するように形成された。図９の測定結果はデジットラインがそれぞれ１μｍ、０．８μｍ、０．６μｍ、０．４μｍ及び０．３μｍの幅を有するように形成された場合の磁気トンネル接合構造体のエステロイド曲線である。それぞれの場合に、前記デジットラインは前記磁気トンネル接合構造体の長さ方向の中心部を横切るように形成された。
【００４７】
図９を参照すると、デジットラインの幅が１μｍ、０．８μｍ、０．６μｍ、０．４μｍ及び０．３μｍで減少する場合に最小イージ軸電流はそれぞれ２０ｍＡ、２０ｍＡ、１２．８ｍＡ、１７．５ｍＡ及び１５．３ｍＡとして測定された。前記最小イージ軸電流は前記ハード軸電流の適用なしに磁気トンネル接合構造体のスイッチングに要求されるイージ軸電流を意味しており、図９のグラフでは縦軸とそれぞれのエステロイド曲線が交わる二つの点の平均値で現わした。デジットラインの幅が減少する場合にも磁気トンネル接合構造体のスイッチング電流は全般的に減少する傾向を示した。
【００４８】
図８及び図９の結果は、本発明の実施例で説明されたように、前記デジットライン２８が前記磁気トンネル接合構造体４７の長さＬＭより小さい数値の幅ＷＤを有し、前記磁気トンネル接合構造体４７の一側の下部を横切るように配置される場合にも前記磁気トンネル接合構造体４７のスイチング特性が悪くならず、むしろ改善されることを示した。また、前記デジットライン２８が上述したように前記磁気トンネル接合構造体４７の一側の下部を横切るように配置されることによって、前記下部電極コンタクトプラグ３２も、前記磁気トンネル接合構造体４７の長さ方向の端部と重畳するように配置することができる。その結果、従来のように下部電極を延長させる必要がなくなって磁気ラム素子のセル断面積が減少される。
【図面の簡単な説明】
【００４９】
【図１】従来の磁気ラム素子の概略的なセル断面図である。
【図２】本発明の実施例による磁気ラム素子の単位セルの平面図である。
【図３】図２の切断線Ｉ−Ｉ′の断面図である。
【図４】本発明の実施例による磁気ラム素子の製造方法を説明するための図２の切断線Ｉ−Ｉ′の断面図である。
【図５】本発明の実施例による磁気ラム素子の製造方法を説明するための図２の切断線Ｉ−Ｉ′の断面図である。
【図６】本発明の実施例による磁気ラム素子の製造方法を説明するための図２の切断線Ｉ−Ｉ′の断面図である。
【図７】本発明の実施例による磁気ラム素子の製造方法を説明するための図２の切断線Ｉ−Ｉ′の断面図である。
【図８】デジットラインの位置によって磁気トンネル接合構造体のスイッチング特性を現わすエステロイド曲線（ａｓｔｅｒｏｉｄ  ｃｕｒｖｅｓ）を示すグラフである。
【図９】デジットラインの幅によって磁気トンネル接合構造体のスイッチング特性を現わすエステロイド曲線（ａｓｔｅｒｏｉｄ  ｃｕｒｖｅｓ）を示すグラフである。
【符号の説明】
【００５０】
１、１０  半導体基板
３、３４′  下部電極
５、４７  磁気トンネル接合構造体
７、４８′  上部電極
９、２８  デジットライン
１１、５４  ビットライン
１２  素子分離膜
１２ａ  活性領域
１３  下部電極コンタクトプラグ
１４  ゲート絶縁膜
１６  ゲート電極
１８ｄ  ドレイン領域
１８ｓ  ソース領域
２２ｓ  ソースコンタクトプラグ
２２ｄ  ドレインコンタクトプラグ
２４ｄ  ドレインパッド
２４ｓ  共通ソースライン
２６  第１上部層間絶縁膜
３０  第２上部層間絶縁膜
３２  電極コンタクトプラグ
３４  下部電極膜
３６  シード層
３６′  シード層パターン
３８  ピニング層
３８′  ピニング層パターン
４０  固定層
４０′  固定層パターン
４２  トンネリング絶縁膜
４２′  トンネリング絶縁層パターン
４４  自由層
４４′  自由層パターン
４６  キャッピング層
４６′  キャッピング層パターン
４９  磁気抵抗体
５０  第３層間絶縁膜
５２  ビットラインコンタクトホール
１００  層間絶縁膜
【図１】
2006054458.tif 000003
【図２】
2006054458.tif 000004
【図３】
2006054458.tif 000005
【図４】
2006054458.tif 000006
【図５】
2006054458.tif 000007
【図６】
2006054458.tif 000008
【図７】
2006054458.tif 000009
【図８】
2006054458.tif 000010
【図９】
2006054458.tif 000011