(57)【要約】【課題】少ない素子数で電源電圧の低下を検出することが可能な電圧検出回路を提供する。【解決手段】電源電圧と基準電圧に基づいて、前記電源電圧未満の定電圧を発生する定電圧発生回路と、制御電極に固定電圧が印加されるとともに、入力電極に前記電源電圧が印加され、出力電極に前記定電圧が印加されるスイッチング素子と、前記電源電圧と前記定電圧との差が所定値以上の場合に、前記スイッチング素子が動作することによって一方の論理値を出力し、前記電源電圧と前記定電圧との差が前記所定値未満の場合に、前記スイッチング素子が動作しなくなることによって他方の論理値を出力する出力回路と、を備えた。【選択図】      図１
2006105810.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧と基準電圧に基づいて、前記電源電圧未満の定電圧を発生する定電圧発生回路と、
制御電極に固定電圧が印加されるとともに、入力電極に前記電源電圧が印加され、出力電極に前記定電圧が印加されるスイッチング素子と、
前記電源電圧と前記定電圧との差が所定値以上の場合に、前記スイッチング素子が動作することによって一方の論理値を出力し、前記電源電圧と前記定電圧との差が前記所定値未満の場合に、前記スイッチング素子が動作しなくなることによって他方の論理値を出力する出力回路と、
を備えたことを特徴とする電圧検出回路。
【請求項２】
前記定電圧発生回路は、
前記電源電圧が印加されて動作する電流ミラー回路と、
前記基準電圧が印加されて動作し、前記電流ミラー回路に流れる電流量を制御する電流制御回路と、
前記スイッチング素子と直列接続され、前記電流ミラー回路の出力電圧が制御電極に印加されることによって、前記スイッチング素子との接続部に前記定電圧を発生する定電圧発生用スイッチング素子と、
を備えたことを特徴とする請求項１に記載の電圧検出回路。
【請求項３】
前記定電圧は、
前記電流ミラー回路の出力電圧と前記定電圧発生用スイッチング素子の閾値電圧との加算値であることを特徴とする請求項２に記載の電圧検出回路。
【請求項４】
前記スイッチング素子は、
前記電流ミラー回路と電流ミラー接続されたことを特徴とする請求項２または３に記載の電圧検出回路。
【請求項５】
前記基準電圧は、
バンドギャップ型基準電圧回路によって得られる前記電源電圧未満の電圧であることを特徴とする請求項１乃至４の何れかに記載の電圧検出回路。
【請求項６】
前記出力回路は、
前記スイッチング素子が動作することによって電流が供給されてオンし、前記スイッチング素子が動作しなくなることによって電流が供給されずオフする出力用スイッチング素子を備え、
前記出力用スイッチング素子のオン、オフに応じて前記一方の論理値または前記他方の論理値を出力する、
ことを特徴とする請求項１乃至５の何れかに記載の電圧検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧検出回路に関する。
【背景技術】
【０００２】
集積回路（以下ＩＣ回路とする）に集積された各種電子回路において、電源電圧が低下すると各回路の動作が不安定になり、正常な動作が行われなくなる可能性がある。そのため、ＩＣ回路には、電源電圧が所定の電圧より低下した場合にＩＣ回路の動作を停止させることで誤動作を防止する保護回路が内蔵されていることが多い。
【０００３】
また、電源電圧が所定の電圧より低下することを検出する回路として、電源電圧の低下を監視する電圧検出回路が知られている。電圧検出回路は、電源電圧が所定の電圧未満となることを検出した場合、保護回路を動作させるための信号を出力する。従来の電圧検出回路は、比較回路を使用して電源電圧の抵抗分圧値と基準電圧との大小の比較を行うことによって、電源電圧の低下を検出していた（例えば特許文献１参照）。
【０００４】
図４は従来の電圧検出回路の構成を示す回路図である。同図を用いて、５ボルトの電源電圧ＶＣＣが２．５ボルト未満に低下することを検出する場合について説明する。
【０００５】
図４に示す電圧検出回路は、ＰＮＰ型バイポーラトランジスタ（以下ＰＮＰトランジスタとする）３０２、３０４、３０６、３０８、３１６、３１８、ＮＰＮ型バイポーラトランジスタ（以下ＮＰＮトランジスタとする）３１０、３２０、３２２、３３０、抵抗３１２、３１４、３２４、３２６、３２８を有している。なお、ＰＮＰトランジスタ３０２、３０４、３０６、３１６、３１８およびＮＰＮトランジスタ３２０、３２２は、トランジスタサイズ比が等しいこととする。また、電源電圧ＶＣＣは通常時５ボルトであり、基準電圧ＶＲＥＦは一定電圧の１．３ボルトとする。さらに、抵抗３１２、３１４、３２４、３２６、３２８の抵抗値をそれぞれ、例えば６ｋΩ、１２．５ｋΩ、２５ｋΩ、２５ｋΩ、５０ｋΩとする。
【０００６】
ＮＰＮトランジスタ３１０のベースには、基準電圧発生回路３００で発生する基準電圧ＶＲＥＦの１．３ボルトが印加されている。また、ＮＰＮトランジスタ３１０のコレクタはＰＮＰトランジスタ３０２のコレクタと接続され、エミッタは抵抗３１２を介して接地されている。
【０００７】
ＰＮＰトランジスタ３０２、３０４、３０６のエミッタには電源電圧ＶＣＣが印加されている。また、ＰＮＰトランジスタ３０２、３０４、３０６のベースは、共通に接続されるとともに、ＰＮＰトランジスタ３０８のエミッタに接続され、ＰＮＰトランジスタ３０８のベースはＰＮＰトランジスタ３０２のコレクタと接続されている。ＰＮＰトランジスタ３０８のコレクタは接地されている。従って、ＰＮＰトランジスタ３０２、３０４、３０６、３０８は電流ミラー回路を構成しており、トランジスタサイズ比が等しいので、ＰＮＰトランジスタ３０２のコレクタに流れる電流Ｉ（例えば１００μＡ）と等倍の電流がＰＮＰトランジスタ３０４、ＰＮＰトランジスタ３０６のコレクタに流れる。
【０００８】
ＰＮＰトランジスタ３０４のコレクタは抵抗３１４を介して接地される。このとき、抵抗３１４との接続点であるＹ点の電圧は、１２．５（ｋΩ）×１００（μＡ）＝１．２５（ボルト）となる。  
ＰＮＰトランジスタ３０６のコレクタは、ＰＮＰトランジスタ３１８のエミッタおよびＰＮＰトランジスタ３１６のエミッタと接続されている。  
ＰＮＰトランジスタ３１８のベースにはＹ点の電圧（１．２５ボルト）が印加され、ＰＮＰトランジスタ３１８のコレクタはＮＰＮトランジスタ３２２のコレクタと接続される。  
ＰＮＰトランジスタ３１６のベースには電源電圧ＶＣＣが抵抗３２４と抵抗３２６で分圧されたＸ点の電圧が印加される。また、ＰＮＰトランジスタ３１６のコレクタはＮＰＮトランジスタ３２０のコレクタと接続されている。  
ＮＰＮトランジスタ３２０とＮＰＮトランジスタ３２２のエミッタは接地（ＶＳＳ）され、ベースは共通に接続されている。また、ＮＰＮトランジスタ３２０はダイオード接続されている。従ってＮＰＮトランジスタ３２０とＮＰＮトランジスタ３２２は電流ミラー接続されており、トランジスタサイズ比が等しいので、ＮＰＮトランジスタ３２２は、ＮＰＮトランジスタ３２０のコレクタに流れる電流と等倍の電流を流そうとする。  
ＮＰＮトランジスタ３３０のベースは、ＰＮＰトランジスタ３１８のコレクタと接続され、エミッタは接地されている。また、ＮＰＮトランジスタ３３０のコレクタには、電源電圧ＶＣＣが抵抗３２８を介して印加され、当該ＮＰＮトランジスタ３３０のコレクタから出力電圧ＶＯＵＴが出力される。  
なお、ＰＮＰトランジスタ３１６、３１８、ＮＰＮトランジスタ３２０、３２２は比較回路を構成している。
【０００９】
次に従来の電圧検出回路の動作について説明する。  
基準電圧発生回路３００からの基準電圧ＶＲＥＦ（例えば１．３ボルト）によってＰＮＰトランジスタ３１０は常にオンとなり、ＰＮＰトランジスタ３０２、３０４、３０６、にはＰＮＰトランジスタ３１０と抵抗３１２によって制御される電流Ｉ（例えば１００μＡ）が流れている。  
また抵抗３１４が１２．５ｋΩなので、Ｙ点の電圧は１．２５ボルトとなっている。
【００１０】
抵抗３２４と抵抗３２６の抵抗値が等しいので、電源電圧ＶＣＣが２．５ボルトより大きい場合には、Ｘ点の電圧が１．２５ボルトより大となる。この場合、ＰＮＰトランジスタ３１８のコレクタ電流の方が、ＰＮＰトランジスタ３１６のコレクタ電流より多くなる。よって、ＮＰＮトランジスタ３２０、３２２の電流ミラー回路により、ＮＰＮトランジスタ３２０、３２２はＰＮＰトランジスタ３１６のコレクタ電流と等倍の電流を流そうとする。  
そして、ＰＮＰトランジスタ３１６とＰＮＰトランジスタ３１８のコレクタ電流の差分がＮＰＮトランジスタ３３０のベースに供給されることによってＮＰＮトランジスタ３３０がオンとなるので、出力電圧ＶＯＵＴは「ＬＯＷレベル（以下Ｌとする）」となる。
【００１１】
電源電圧ＶＣＣが２．５ボルト未満の場合には、Ｘ点の電圧が１．２５ボルト未満となる。この場合、ＰＮＰトランジスタ３１６のコレクタ電流の方が、ＰＮＰトランジスタ３１８のコレクタ電流より多くなる。よって、ＮＰＮトランジスタ３２０、３２２からなる電流ミラー回路により、ＮＰＮトランジスタ３２０、３２２はＰＮＰトランジスタ３１６のコレクタ電流と等倍の電流を流そうとする。そのため、ＮＰＮトランジスタ３３０のベースに電流が供給されなくなり、ＮＰＮトランジスタ３３０がオフとなる。そして、電源電圧ＶＣＣが抵抗３２８を介して出力され、出力電圧ＶＯＵＴは「ＨＩＧＨレベル（以下Ｈとする）」となる。  
従って、出力電圧ＶＯＵＴが「Ｌ」から「Ｈ」に変化することによって、電源電圧ＶＣＣが５ボルトから低下して所定の電圧（例えば２．５ボルト）未満になることを検出することができる。
【００１２】
電圧検出回路は、不図示の保護回路に出力電圧ＶＯＵＴを出力する。そして、電圧検出回路の出力電圧ＶＯＵＴが「Ｌ」から「Ｈ」に変化した場合に保護回路が、例えばＩＣ回路の動作を停止させることによって、電源電圧ＶＣＣの低下によるＩＣ回路の誤動作を防止することができる。
【００１３】
このように、従来の電圧検出回路では、電源電圧ＶＣＣを抵抗３２４と抵抗３２６で抵抗分圧した値と基準電圧ＶＲＥＦから作られたＹ点の電圧との大小を比較することによって電源電圧ＶＣＣが所定値の電圧未満となることを検出していた。
【特許文献１】特開平９−５４６２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従来の電圧検出回路は、電源電圧の抵抗分圧値と基準電圧との大小の比較を行うことによって電源電圧の低下を検出していた。そのため、電源電圧ＶＣＣが所定の電圧未満となることを検出するのに、電源電圧ＶＣＣを分圧する抵抗３２４、３２６や、分圧した電圧と基準電圧ＶＲＥＦから作られたＹ点の電圧とを比較するための比較回路（ＰＮＰトランジスタ３１６、３１８、ＮＰＮトランジスタ３２０、３２２）を備える必要があった。
【００１５】
よって、従来の電圧検出回路では、電圧検出回路を構成する素子数が多くなるという問題があった。  
そこで、本発明は分圧抵抗および比較回路を使用せずに電源電圧の低下を検出することで、従来に比べ素子数を削減することが可能な電圧検出回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
前記課題を解決するための主たる発明は、電源電圧と基準電圧に基づいて、前記電源電圧未満の定電圧を発生する定電圧発生回路と、制御電極に固定電圧が印加されるとともに、入力電極に前記電源電圧が印加され、出力電極に前記定電圧が印加されるスイッチング素子と、前記電源電圧と前記定電圧との差が所定値以上の場合に、前記スイッチング素子が動作することによって一方の論理値を出力し、前記電源電圧と前記定電圧との差が前記所定値未満の場合に、前記スイッチング素子が動作しなくなることによって他方の論理値を出力する出力回路と、を備えたことを特徴とする。
【００１７】
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
【発明の効果】
【００１８】
本発明によれば、従来の電圧検出回路と同等の検出性能を実現しつつ、電圧検出回路を構成する素子数を削減することができる。
【発明を実施するための最良の形態】
【００１９】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００２０】
＝＝＝電圧検出回路の構成＝＝＝
図１を参照しつつ、本発明にかかる電圧検出回路について説明する。図１は、本発明にかかる電圧検出回路の概要を示す回路図である。
【００２１】
図１に示す電圧検出回路は、ＰＮＰ型バイポーラトランジスタ（以下ＰＮＰトランジスタとする）１０２、１０４、１０６、１０８、１１６、ＮＰＮ型バイポーラトランジスタ（以下ＮＰＮトランジスタとする）１１０、１２２、抵抗１１２、１１４、１１８、１２０を有している。なお、ＰＮＰトランジスタ１０２、１０４、１０６は、トランジスタサイズ比が等しいこととする。また、電源電圧ＶＣＣは通常時５ボルトであり、基準電圧ＶＲＥＦは一定電圧の１．３ボルトとする。さらに、抵抗１１２、１１４、１１８、１２０の抵抗値をそれぞれ、例えば６ｋΩ、１８ｋΩ、２０ｋΩ、５０ｋΩとする。なお、図１に示す電圧検出回路は、例えば集積化されている。
【００２２】
ＮＰＮトランジスタ１１０は、ベースに基準電圧発生回路１００で発生する基準電圧ＶＲＥＦの１．３ボルトが印加されてオンしている。また、ＮＰＮトランジスタ１１０のコレクタはＰＮＰトランジスタ１０２のコレクタと接続され、エミッタは抵抗１１２を介して接地されている。ＮＰＮトランジスタ１１０と抵抗１１２は、ＰＮＰトランジスタ１０２に流れる電流量を制御する電流制御回路を構成している。
【００２３】
なお、基準電圧発生回路１００としては、バンドギャップ型基準電圧回路で構成することが可能である。図２は、バンドギャップ型基準電圧回路の一例を示す回路図である。図２において、基準電圧発生回路１００は、定電流回路Iｂ、抵抗Ｒ１、Ｒ２、Ｒ３、ＮＰＮトランジスタＱ１、Ｑ２、Ｑ３とからなる。そして、ＮＰＮトランジスタＱ１、Ｑ２は電流ミラー接続されており、ダイオード接続された側のＮＰＮトランジスタＱ１のコレクタは定電流回路Ｉｂおよび抵抗Ｒ１を介して電源電圧ＶＣＣと接続され、ＮＰＮトランジスタＱ１のエミッタは接地されている。また、ＮＰＮトランジスタＱ２のコレクタは抵抗Ｒ２を介して定電流回路Ｉｂと抵抗Ｒ１の接続点と接続されており、ＮＰＮトランジスタＱ２のエミッタは抵抗Ｒ３を介して接地されている。また、ＮＰＮトランジスタＱ３のベースはトランジスタＱ２のコレクタと接続され、ＮＰＮトランジスタＱ３のコレクタは定電流回路Ｉｂと抵抗Ｒ１の接続点と接続され、ＮＰＮトランジスタＱ３のエミッタは接地されている。そして、定電流回路Ｉｂが定常状態で動作するようにバイアスされた状態で、ＮＰＮトランジスタＱ３のコレクタから一定の基準電圧ＶＲＥＦが発生する。
【００２４】
ここで、ＮＰＮトランジスタＱ２を流れる出力電流がＮＰＮトランジスタＱ１を流れる出力電流よりも小さくなるように、ＮＰＮトランジスタＱ１、Ｑ２のサイズを設定する。すると、ＮＰＮトランジスタＱ１のベース・エミッタ間電圧がＮＰＮトランジスタＱ２のベース・エミッタ間電圧よりも大きくなり、抵抗Ｒ３の両端にΔＶＢＥが発生する。同時に、ＮＰＮトランジスタＱ２のコレクタ負荷となる抵抗Ｒ２の両端には、ΔＶＢＥ・Ｒ２／Ｒ３の増幅電圧が発生する（数式で表されるＲ２、Ｒ３は、抵抗Ｒ２、Ｒ３の抵抗値とする）。従って、基準電圧ＶＲＥＦは、ＮＰＮトランジスタＱ３のベース・エミッタ間電圧ＶＢＥと、ＮＰＮトランジスタＱ２の増幅電圧ΔＶＢＥ・Ｒ２／Ｒ３の和になる。そして、抵抗Ｒ２、Ｒ３を適当に選択すれば、増幅電圧ΔＶＢＥ・Ｒ２／Ｒ３はΔＶＢＥを反転増幅したものとなることから、基準電圧ＶＲＥＦとして、温度変化の影響を受けることのない電圧値（例えば１．３ボルト）を発生することが可能となる。
【００２５】
ＰＮＰトランジスタ１０２、１０４のエミッタには電源電圧ＶＣＣが印加されている。また、ＰＮＰトランジスタ１０２、１０４のベースは、共通に接続されるとともに、ＰＮＰトランジスタ１０８のエミッタに接続され、ＰＮＰトランジスタ１０８のベースはＰＮＰトランジスタ１０２のコレクタと接続されている。ＰＮＰトランジスタ１０８のコレクタは接地されている。従って、ＰＮＰトランジスタ１０２、１０４、１０８は電流ミラー回路を構成しており、トランジスタサイズ比が等しいので、ＰＮＰトランジスタ１０２のコレクタに流れる電流Ｉ（例えば１００μＡ）と等倍の電流がＰＮＰトランジスタ１０４のコレクタに流れる。
【００２６】
ＰＮＰトランジスタ１０４のコレクタは抵抗１１４を介して接地されている。そしてＰＮＰトランジスタ１０４のコレクタの電圧（図中Ａ点）が、ＰＮＰトランジスタ１０２、１０４および１０８で構成される電流ミラー回路の出力電圧となる。本実施形態の場合、電流Ｉが１００μＡおよび抵抗１１４が１８ｋΩなのでＡ点の電圧は、１．８ボルトとなる。
【００２７】
ＰＮＰトランジスタ１０６（『スイッチング素子』）は、電流ミラー回路を構成するＰＮＰトランジスタ１０２、１０４、１０８と電流ミラー接続されている。また、ＰＮＰトランジスタ１０６のコレクタは、ＰＮＰトランジスタ１１６（『定電圧発生用スイッチング素子』）のエミッタと接続されている。
【００２８】
ＰＮＰトランジスタ１１６のベースにはＡ点の電圧（１．８ボルト）が印加され、ＰＮＰトランジスタ１１６のコレクタは抵抗１１８を介して接地されている。尚、ＰＮＰトランジスタ１１６の閾値電圧ＶＢＥを０．７ボルトとすると、Ａ点の電圧（１．８ボルト）が印加されてＰＮＰトランジスタ１１６がオンした場合、図中Ｂ点の電圧（『定電圧』）は１．８＋０．７＝２．５（ボルト）となる。
【００２９】
ＮＰＮトランジスタ１２２（『出力用スイッチング素子』）のコレクタには電源電圧ＶＣＣが抵抗１２０を介して印加される。また、ＮＰＮトランジスタ１２２のベースはＰＮＰトランジスタ１１６のコレクタと接続され、エミッタは接地されている。また、ＮＰＮトランジスタ１２２のコレクタ電圧が電圧検出回路の出力電圧ＶＯＵＴとなる。
【００３０】
なお、ＮＰＮトランジスタ１１０、ＰＮＰトランジスタ１０２、１０４、１０８、１１６、抵抗１１２、１１４は、定電圧発生回路を構成し、ＮＰＮトランジスタ１２２、抵抗１１８、１２０は、出力回路を構成している。
【００３１】
＝＝＝電圧検出回路の動作＝＝＝
次に本発明にかかる電圧検出回路の動作について説明する。  
ＮＰＮトランジスタ１１０は、基準電圧発生回路１００からの基準電圧ＶＲＥＦ（例えば１．３ボルト）が印加されることによって常にオンとなっている。また、ＰＮＰトランジスタ１０２、１０４、１０８は電流ミラー接続されており、電源電圧ＶＣＣが印加されることによって動作している。
【００３２】
ＰＮＰトランジスタ１０２、１０４はトランジスタサイズ比が等しいので、ＰＮＰトランジスタ１０２、１０４のコレクタにはＮＰＮトランジスタ１１０と抵抗１１２によって制御される電流Ｉ（例えば１００μＡ）が流れている。抵抗１１４が１８ｋΩなのでＡ点の電圧は１．８ボルトとなり、ＰＮＰトランジスタ１１６のベースには１．８ボルトの電圧が印加される。ＰＮＰトランジスタ１１６の閾値電圧ＶＢＥが０．７ボルトの場合、ＰＮＰトランジスタ１１６がオンしたときのＢ点の電圧は２．５ボルトとなる。
【００３３】
ＰＮＰトランジスタ１０６は、ＰＮＰトランジスタ１０２、１０４と電流ミラー接続されているので、ＰＮＰトランジスタ１０６のベースには固定電圧が印加されている。従って、ＰＮＰトランジスタ１０６が動作するか否かは、ＰＮＰトランジスタ１０６のコレクターエミッタ間の電圧差に応じて決まることになる。このＰＮＰトランジスタ１０６が動作可能であるコレクターエミッタ間の最低の電圧差をＶ１（『所定値』）とする。なお、Ｖ１は、例えば０．１Ｖ程度の低い電圧である。
【００３４】
（電源電圧ＶＣＣ−Ｂ点電圧）がＶ１以上の場合にはＰＮＰトランジスタ１０６は動作して電流を流すことができる。そして、抵抗１１８によって設定される電流がＮＰＮトランジスタ１２２のベースに供給されるので、ＮＰＮトランジスタ１２２がオンする。よって、出力電圧ＶＯＵＴは低下し「Ｌ」となる。
【００３５】
一方、（電源電圧ＶＣＣ−Ｂ点電圧）がＶ１未満になると、ＰＮＰトランジスタ１０６は駆動能力を制限され動作しなくなる。そしてＰＮＰトランジスタ１０６が電流を流すことができないため、ＮＰＮトランジスタ１２２のベースには電流が供給されなくなり、ＮＰＮトランジスタ１２２がオフとなる。よって、出力電圧ＶＯＵＴから電源電圧ＶＣＣが抵抗１２０を介して出力されるので、出力電圧ＶＯＵＴは「Ｈ」となる。
【００３６】
すなわち、出力電圧ＶＯＵＴが「Ｌ」から「Ｈ」に変化することによって、電源電圧ＶＣＣが５ボルトから２．５ボルトまで低下したことを検出することができる。
【００３７】
電圧検出回路は、不図示の保護回路に出力電圧ＶＯＵＴを出力する。そして、電圧検出回路の出力電圧ＶＯＵＴが「Ｌ」から「Ｈ」に変化した場合に保護回路が、例えばＩＣ回路の動作を停止させることによって、電源電圧ＶＣＣの低下によるＩＣ回路の誤動作を防止することができる。
【００３８】
＝＝＝その他の実施形態＝＝＝
本発明の電圧検出回路における電流ミラー回路を構成するスイッチング素子としてＰＮＰトランジスタのみでなく、Ｐチャンネル型ＭＯＳＦＥＴ（以下ＰＭＯＳとする）も適用することが可能である。
【００３９】
図３は本発明の他の実施形態にかかる電圧検出回路の回路図である。  
図３に示す電圧検出回路は、Ｐチャンネル型ＭＯＳＦＥＴ（以下、ＰＭＯＳとする）２０２、２０４、２０６、２０８、ＰＮＰトランジスタ２１６、ＮＰＮトランジスタ２１０、２２２、抵抗２１２、２１４、２１８、２２０を有している。なお、ＰＭＯＳ２０２、２０４、２０６は、トランジスタサイズ比が等しいこととする。また、電源電圧ＶＣＣは通常時５ボルトであり、基準電圧ＶＲＥＦは一定電圧の１．３ボルトとする。さらに、抵抗２１２、２１４、２１８、２２０の抵抗値をそれぞれ、例えば６ｋΩ、１８ｋΩ、２０ｋΩ、５０ｋΩとする。なお、図３に示す電圧検出回路は、例えば集積化されている。
【００４０】
ＮＰＮトランジスタ２１０のベースには、基準電圧発生回路１００で発生する基準電圧ＶＲＥＦの１．３ボルトが印加されている。また、ＮＰＮトランジスタ２１０のコレクタはＰＭＯＳ２０２のドレインと接続され、ＮＰＮトランジスタ２１０のエミッタは抵抗２１２を介して接地されている。
【００４１】
ＰＭＯＳ２０２、２０４のソースには電源電圧ＶＣＣが印加されている。また、ＰＭＯＳ２０２、２０４のゲートは、共通に接続されるとともに、ＰＭＯＳ２０８のソースに接続され、ＰＭＯＳ２０８のゲートはＰＭＯＳ２０２のドレインと接続されている。ＰＭＯＳ２０８のドレインは接地されている。従って、ＰＭＯＳ２０２、２０４、２０８は電流ミラー回路を構成しており、トランジスタサイズ比が等しいので、ＰＭＯＳ２０２のドレインに流れる電流Ｉ（例えば１００μＡ）と等倍の電流がＰＭＯＳ２０４のドレインに流れる。
【００４２】
ＰＭＯＳ２０４のドレインは抵抗２１４を介して接地される。そしてＰＭＯＳ２０４のドレインの電圧（図中Ｃ点）が、ＰＭＯＳ２０２、２０４および２０８で構成される電流ミラー回路の出力電圧となる。この場合電流Ｉが１００μＡおよび抵抗２１４が１８ｋΩなのでＣ点の電圧は、１．８ボルトとなる。
【００４３】
ＰＭＯＳ２０６は、電流ミラー回路を構成するＰＭＯＳ２０２、２０４、２０８と電流ミラー接続されている。また、ＰＭＯＳ２０６のドレインは、ＰＮＰトランジスタ２１６のエミッタと接続されている。
【００４４】
ＰＮＰトランジスタ２１６のベースにはＣ点の電圧（１．８ボルト）が印加され、ＰＮＰトランジスタ２１６のコレクタは抵抗２１８を介して接地されている。尚、ＰＮＰトランジスタ２１６の閾値電圧ＶＢＥを０．７ボルトとすると、Ｃ点の電圧（１．８ボルト）が印加されてＰＮＰトランジスタ２１６がオンした場合、図中Ｄ点の電圧は１．８＋０．７＝２．５（ボルト）となる。
【００４５】
ＮＰＮトランジスタ２２２のコレクタには電源電圧ＶＣＣが抵抗２２０を介して印加される。また、ＮＰＮトランジスタ２２２のベースはＰＮＰトランジスタ２１６のコレクタと接続され、エミッタは接地されている。また、ＮＰＮトランジスタ２２２のコレクタ電圧が電圧検出回路の出力電圧ＶＯＵＴとなる。
【００４６】
なお、以上の構成は図１に示す電圧検出回路の電流ミラー回路のＰＮＰトランジスタ１０２、１０４、１０６、１０８をＰＭＯＳ２０２、２０４、２０６、２０８に置き換えたものである。すなわち、ＰＭＯＳ２０６が動作可能であるドレイン−ソース間の最低の電圧をＶ２（例えば０．１Ｖ）とすると、（電源電圧ＶＣＣ−Ｄ点電圧）がＶ２以上の場合にはＰＭＯＳ２０６が動作して電流を流すので、ＮＰＮトランジスタ２２２がオンとなり出力電圧ＶＯＵＴは「Ｌ」となる。一方、（電源電圧ＶＣＣ−Ｄ点電圧）がＶ２未満の場合には、ＰＭＯＳ２０６が動作しなくなるので、ＮＰＮトランジスタ２２２がオフとなり出力電圧ＶＯＵＴは「Ｈ」となる。
【００４７】
以上、説明したように、本発明の電圧検出回路は、ＰＮＰトランジスタ１０６が動作するか否かに応じて電源電圧ＶＣＣの低下を検出するので、分圧抵抗や比較回路の構成が不要となるため、電圧検出回路を構成する素子数を削減することができる。
【００４８】
また、ＮＰＮトランジスタ１１０、ＰＮＰトランジスタ１０２、１０４、１０６、１０８、抵抗１１２、１１４から構成される定電圧発生回路によって、電源電圧ＶＣＣの５Ｖと基準電圧ＶＲＥＦの１．３Ｖに基づいて、ＰＮＰトランジスタ１０６のコレクタに２．５Ｖの定電圧を発生することができる。さらに、そのＰＮＰトランジスタ１０６のコレクタ電圧の２．５ボルトは、ＰＮＰトランジスタ１０４のコレクタに発生する電圧の１．８ボルトとＰＮＰトランジスタ１１６の閾値電圧の０．７ボルトの加算によって設定することができる。
【００４９】
ＰＮＰトランジスタ１０６は、ＰＮＰトランジスタ１０２、１０４、１０８からなる電流ミラー回路と電流ミラー接続されており、ベース電圧が固定となるので、ＰＮＰトランジスタ１０６のコレクタとエミッタ間の電圧差に応じて電源電圧ＶＣＣの低下を検出することができる。
【００５０】
また、基準電圧発生回路１００をバンドギャップ型基準電圧回路とすることによって、電源電圧ＶＣＣが５Ｖから２．５Ｖ付近まで低下した場合にも、温度変化の影響を受けない一定（１．３Ｖ）の基準電圧ＶＲＥＦを得ることができる。
【００５１】
電流ミラー回路にＰＮＰトランジスタ１０２、１０４、１０６、１０８を適用した場合には、ＰＮＰトランジスタ１０６のコレクターエミッタ間の電圧差に応じて、ＰＮＰトランジスタ１０６が動作するか否かによって電源電圧ＶＣＣの低下を検出することができる。一方、電流ミラー回路にＰＭＯＳ２０２、２０４、２０６、２０８を適用した場合には、ＰＭＯＳ２０６のソースードレイン間の電圧差に応じて、ＰＭＯＳ２０６が動作するか否かによって電源電圧ＶＣＣの低下を検出することができる。
【００５２】
さらに、ＮＰＮトランジスタ１２２のオンオフに応じて出力電圧ＶＯＵＴが「Ｌ」または「Ｈ」となることによって、電源電圧ＶＣＣの低下を検出することができる。
【００５３】
以上、本実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施形態にかかる電圧検出回路の回路図である。
【図２】バンドギャップ型基準電圧回路の一例を示す回路図である。
【図３】本発明の他の実施形態にかかる電圧検出回路の回路図である。
【図４】従来の電圧検出回路の構成を示す回路図である。
【符号の説明】
【００５５】
１００  基準電圧発生回路
１０２、１０４、１０６、１０８、１１６  ＰＮＰ型バイポーラトランジスタ
１１０、１２２  ＮＰＮ型バイポーラトランジスタ
１１２、１１４、１１８、１２０  抵抗
【図１】
2006105810.tif 000003
【図２】
2006105810.tif 000004
【図３】
2006105810.tif 000005
【図４】
2006105810.tif 000006