(57)【要約】【課題】半導体装置のレイアウト設計方法において、信号線配線工程後の配線混雑箇所の対策として行う電源配線再生成の工程を不要にしてレイアウト設計期間を短縮する。【解決手段】論理セル配置１０１を実施した後に、電源配線の生成前に信号線配線１０３を実施し、信号線のみの配線における混雑箇所把握・予測１０６を実施する。この結果を反映し、電源配線生成１０２において、信号線の配線を実施しても配線混雑を発生しないように、信号線が密となる箇所は疎となる電源配線を生成し、信号線が疎となる箇所は密となる電源配線を生成する。これにより、従来技術では配線混雑が発生した場合に２回の電源配線生成が必要だったものが、１回の電源配線生成で済むことになり、半導体レイアウトの設計期間を短縮することができる。【選択図】図１
2006294744.tif 000002
【特許請求の範囲】
【請求項１】
論理セル配置を実施し、信号線配線を実施し、配線混雑箇所把握を行い、前記配線混雑箇所把握の結果により信号線が密となる箇所は疎となる電源配線を生成し、信号線が疎となる箇所は密となる電源配線を生成する半導体装置のレイアウト設計方法。
【請求項２】
電源配線生成を実施し、配線混雑箇所予測を行い、前記配線混雑箇所予測の結果により配線が集中すると予測される箇所は論理セルの配置間隔を空け、論理セルが集中すると予測される箇所は論理セルを分散させるように論理セル配置を実施し、信号線配線を実施する半導体装置のレイアウト設計方法。
【請求項３】
生成が予定される電源配線領域を信号線の配線禁止領域に指定し、論理セル配置を実施し、配線混雑箇所予測を行い、前記配線混雑箇所予測の結果により配線が集中すると予測される箇所の前記配線禁止領域を縮小する変更を実施し、信号線配線を実施し、前記配線禁止領域に電源配線を生成する半導体装置のレイアウト設計方法。
【請求項４】
電源配線生成を実施し、論理セル配置を実施し、配線混雑箇所予測を行い、前記配線混雑箇所予測の結果により配線が集中すると予測される箇所に対して電源配線を変更する電源配線再生成を実施し、信号線配線を実施する半導体装置のレイアウト設計方法。
【請求項５】
論理セル配置を実施し、論理セル敷詰め度合いの算出を行い、前記論理セル敷詰め度合いの算出結果により論理セルが密な領域には疎な電源配線を生成し、論理セルが疎な領域には密な電源配線を生成し、信号線配線を実施する半導体装置のレイアウト設計方法。
【請求項６】
回路接続情報を用いて機能ブロックごとの論理セル敷き詰め度合いの算出を行い、前記機能ブロックごとの論理セル敷詰め度合いの算出結果により論理セルの密な機能ブロックには疎な電源配線を生成し、論理セルの疎な機能ブロックには密な電源配線を生成し、論理セル配置を実施し、信号線配線を実施する半導体装置のレイアウト設計方法。
【請求項７】
電源配線生成を実施し、デザインルールを読み込み、前記デザインルールが許容する範囲内で電源配線幅を拡幅するなどの電源配線幅の調整を実施する半導体装置のレイアウト設計方法。
【請求項８】
請求項１から１３のいずれか一項に記載の半導体装置のレイアウト設計方法を実施するレイアウト設計ツール。
【請求項９】
請求項１から１３のいずれか一項に記載の半導体装置のレイアウト設計方法により設計された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はレイアウト設計期間の短縮を実現するために有効な半導体装置のレイアウト設計方法に関するものである。
【背景技術】
【０００２】
半導体装置の自動配置配線ツールを用いたレイアウト設計における信号線の配線は、通常は論理セルの配置後に実施する（例えば、特許文献１参照）。図２５は半導体装置の従来のレイアウト設計方法を示すフロー図である。図２５において、１０１は論理セル配置、１０２は電源配線生成、１０３は信号線配線、１０４は配線混雑を起こした場合に必要となる電源配線再生成、１０５は電源配線再生成１０４を実施した後に必要となる信号線再配線である。
【０００３】
電源配線生成１０２における電源配線は信号線の配線とは異なり、電源電圧降下、マクロ配置等、半導体毎の仕様に応じて配線幅や形状が異なる。そのため、通常は自動配線を実施せず、手動生成するのが一般的である。
【０００４】
また電源配線の形状としては、論理セルが配置された論理セルブロックの周囲を囲むリング状の電源配線や、論理セルブロックの上層で構成する格子状の電源配線などがある。近年プロセスの微細化に伴い半導体の集積度はますます上がっており、素子中心部での電源電圧降下を抑えるために格子状の電源配線を使用するのが一般的である。この格子状の電源配線は電源電圧降下の抑制には効果的であるが、一方で論理セルブロックの上層を利用するため、信号線配線１０３において配線混雑を引き起こすことがある（例えば、特許文献２参照）。
【０００５】
微細プロセスでは集積度の向上に加え配線層の多層化が進んでいるが、半導体のコストを抑制するためには論理セルの敷き詰め度合いを高めるとともに、格子状の電源配線と信号配線を同層で配線せざるを得ない状況である。これが配線混雑を引き起こす要因である。配線混雑による配線収束ができない場合は、間引きを含む電源配線再生成１０４を実施した後に信号線再配線１０５を行う。
【特許文献１】特開昭５９−５４２３９号公報
【特許文献２】特開２００１−１９６４５７号公報  （第９頁、図１０）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の技術においては電源配線生成後に、まず信号線配線を実施しないと配線混雑が把握できないため、信号線配線後に混雑箇所の電源配線を間引くか、あるいは電源配線の再生成をすることになる。そのため、再生成を含む電源配線生成の工程が２回必要となり、レイアウト設計期間が長引く要因となっている。
【０００７】
本発明は、半導体装置のレイアウト設計方法において、信号線配線工程後の配線混雑箇所の対策として行う電源配線再生成の工程を不要にし、レイアウト設計期間を短縮することを目的とする。
【課題を解決するための手段】
【０００８】
第1の半導体装置のレイアウト設計方法は、論理セル配置を実施し、信号線配線を実施し、配線混雑箇所把握を行い、前記配線混雑箇所把握の結果により信号線が密となる箇所は疎となる電源配線を生成し、信号線が疎となる箇所は密となる電源配線を生成する。
【０００９】
上記構成によれば、信号線配線の結果から配線の混雑箇所を把握し、信号線の混雑状況に合わせて疎密をつけて電源配線を生成することができるため、従来のレイアウト設計方法に比べて電源配線生成工程が１回で済むようになり、レイアウト設計期間を短縮することができる。
【００１０】
第２の半導体装置のレイアウト設計方法は、電源配線生成を実施し、配線混雑箇所予測を行い、前記配線混雑箇所予測の結果により配線が集中すると予測される箇所は論理セルの配置間隔を空け、論理セルが集中すると予測される箇所は論理セルを分散させるように論理セル配置を実施し、信号線配線を実施する。
【００１１】
上記構成によれば、従来のレイアウト設計方法に比べて電源配線生成工程が１回で済むようになり、レイアウト設計工数を削減することができる。また、配線混雑と論理セルへの電源供給を考慮して論理セル配置が実施されるため、局所的な電源電圧降下の増大を防ぎ、電力の安定供給を実現することが可能になる。
【００１２】
第３のレイアウト設計方法は、生成が予定される電源配線領域を信号線の配線禁止領域に指定し、論理セル配置を実施し、配線混雑箇所予測を行い、前記配線混雑箇所予測の結果により配線が集中すると予測される箇所の前記配線禁止領域を縮小する変更を実施し、信号線配線を実施し、前記配線禁止領域に電源配線を生成する。
【００１３】
上記構成によれば、まず電源配線の領域を重視した配線禁止領域を設け、論理セルの配置後に配線混雑箇所を予測し、その結果に応じて配線禁止領域を縮小することにより信号線配線領域および電源配線領域がそれぞれ確保されるため、電源配線再生成や信号線再配線の工程が不要になる。
【００１４】
第４の半導体装置のレイアウト設計方法は、電源配線生成を実施し、論理セル配置を実施し、配線混雑箇所予測を行い、前記配線混雑箇所予測の結果により配線が集中すると予測される箇所に対して電源配線を変更する電源配線再生成を実施し、信号線配線を実施する。
【００１５】
上記構成によれば、論理セル間の接続情報から配線の混雑具合を予測し、その結果に応じて電源配線を変更することにより、信号線配線において配線混雑の発生を未然に回避することができる。これにより信号線再配線の工程が不要になる。
【００１６】
第５の半導体装置のレイアウト設計方法は、論理セル配置を実施し、論理セル敷詰め度合いの算出を行い、前記論理セル敷詰め度合いの算出結果により論理セルが密な領域には疎な電源配線を生成し、論理セルが疎な領域には密な電源配線を生成し、信号線配線を実施する。
【００１７】
上記構成によれば、論理セル敷詰め度合いを考慮した上で電源配線生成を実施することで、信号線配線において配線混雑を発生させずに収束させることが可能になる。
【００１８】
第６の半導体装置のレイアウト設計方法は、回路接続情報を用いて機能ブロックごとの論理セル敷き詰め度合いの算出を行い、前記機能ブロックごとの論理セル敷詰め度合いの算出結果により論理セルの密な機能ブロックには疎な電源配線を生成し、論理セルの疎な機能ブロックには密な電源配線を生成し、論理セル配置を実施した後に信号線配線を実施する。
【００１９】
上記構成によれば、初めに回路接続情報を用いて機能ブロックごとの論理セル敷き詰め度合いの算出を行うことにより、論理セル配置や電源配線生成を試行することなく混雑箇所の特定が可能になり、機能ブロックごとの論理セル敷詰め度合いに応じた疎密な電源配線を生成することができる。
【００２０】
第７の半導体装置のレイアウト設計方法は、電源配線生成を実施し、デザインルールを読み込み、前記デザインルールが許容する範囲内で電源配線幅を拡幅するなどの電源配線幅の調整を実施する。
【００２１】
上記構成によれば、レイアウトスペースを有効活用できるため、配線リソースを減らすことなく同一チップ面積における電源電圧降下を低減することができる。また、一定の電源電圧降下を目標値としたときに、無駄の無い電源配線が構成できるため、チップ面積を削減することができる。
【発明の効果】
【００２２】
従来技術では配線混雑が発生した場合に２回の電源配線生成が必要であったことに対して、本発明によれば、電源配線生成前の信号線のみの配線による混雑箇所の把握、予測を反映した電源配線を生成することで１回の電源配線生成で済むことになる。これにより半導体レイアウトの設計期間を短縮し、設計コストを削減することができる。
【発明を実施するための最良の形態】
【００２３】
（実施の形態１）
図１は本発明の実施の形態１に係るレイアウト設計方法を示すフロー図である。図１のフローにおいて、１０１は論理セル配置、１０３は信号線配線、１０６は配線混雑箇所把握・予測、１０２は電源配線生成、１０５は信号線再配線である。
【００２４】
本実施の形態では、論理セル配置１０１の後で電源配線生成は行わずに信号線配線１０３を行う。この段階で配線の疎密が把握でき、混雑箇所が特定できるため、混雑箇所把握・予測１０６を行う。
【００２５】
次に混雑箇所把握・予測１０６の結果から電源配線生成１０２を実施するが、電源配線はチップに対して均一には生成しない。信号線が密となる箇所は、電源配線によって配線混雑が悪化しないように疎となる電源配線を生成する。また、信号線が疎となる箇所は、配線領域に余裕があるため、電源配線を補強するように密となる電源配線を生成する。このように信号線の混雑箇所に合わせて疎密をつけた電源配線を生成するが、論理セルの電源電圧降下を考慮して電源配線を生成する。
【００２６】
以上の工程で信号線配線と電源配線が行われ、配線が完了する。配線混雑が発生していた場合は、混雑発生箇所について信号線再配線１０５を行う。ここで信号線再配線１０５の工程が発生するが、混雑箇所限定であるため全ての信号線配線を行うよりはるかに少ない時間で完了する。ただし、必要があれば全ての信号線の再配線も可能である。
【００２７】
また、混雑箇所把握・予測１０６の工程で配線混雑が発生しないと予測された場合は、粗密を持たない電源配線が生成され、信号線再配線１０５は実施しない。
【００２８】
図２は本実施の形態によるレイアウト実施例を示す図である。これは図１のフロー図における信号線配線１０３実施後のレイアウト図であり、配置領域に種々の論理セル１０８が配置され、種々の信号線１０９が配線されている。このレイアウト図に対して、混雑箇所把握・予測１０６で配線混雑領域１２３を求め、その領域では電源配線生成１０２において格子上電源配線を細らせたり間引いたりして電源配線を生成する。
【００２９】
以上のように、先に信号線配線を行い、その結果から配線の混雑箇所を把握し、信号線の混雑状況に合わせて疎密をつけて電源配線を生成することができるため、従来のレイアウト設計方法に比べて電源配線生成工程が１回で済むようになり、レイアウト設計期間を短縮することができる。
【００３０】
（実施の形態２）
図３は本発明の実施の形態２に係るレイアウト設計方法を示すフロー図である。図３のフローにおいて、１０２は電源配線生成、１０６は配線の混雑箇所把握・予測、１０１は論理セル配置、１０３は信号線配線である。
【００３１】
本実施の形態は、実施の形態１に比べて、論理セルの配置制御を重視したレイアウト設計方法である。本実施の形態では、まず電源配線生成１０２により電源配線を生成し、次に、混雑箇所把握・予測１０６を実施する。
【００３２】
混雑箇所把握・予測１０６では、最初に電源配線を避けて論理セルの配置場所の検討が行われる。続けて論理セル間の接続情報から配線混雑を予測し、配線が集中すると予測される箇所は配置間隔を空ける。また、論理セルが局所的に集中する箇所については論理セルを分散させる。
【００３３】
以下にその具体例を説明する。図４は本実施の形態にて生成される電源配線の構成図である。図４において１１０が電源配線であり、最上位配線層の電源配線１１０はＹ方向に、最上位から２層目の下位配線層の電源配線１１０はＸ方向に配置されている。Ｘ方向、Ｙ方向がそれぞれ入れ替っても効果に変りはない。
【００３４】
図５は本実施の形態における配置予測図である。図５において１１０は電源配線、１０８は論理セルである。電源配線１１０は電源配線生成１０２で作成されたものである。論理セル１０８の配置予測は電源配線１１０を避けて実施される。
【００３５】
図６は本実施の形態における配線予測図である。図６において１１０は電源配線、１０８は論理セル、１０９は信号線である。配置予測されたそれぞれの論理セル１０８間の接続情報から信号線１０９の混雑具合について予測を実施する。
【００３６】
図７は本実施の形態による配線最適化予測図である。図７において１１０は電源配線、１０８は論理セル、１０９は信号線である。配線最適化予測では、配線予測された信号線１０９の混雑具合により、配線混雑が発生すると予測した箇所について論理セル１０８の配置変更を実施する。この変更により各々の論理セル１０８間の配置間隔が広くなり、配線混雑を回避することが可能になる。
【００３７】
図８は本実施の形態による配置最適化予測図である。図８において１１０は電源配線、１０８は論理セル、１０９は信号線である。配置最適化予測では、配線最適化により配置場所が変更になった論理セル１０８が局所に集中して電源電圧降下が増加する可能性のある箇所を予測し、必要であれば密集する論理セル１０８を分散させる。配置が決定した後は論理セル配置１０１を実施し、さらに信号線配線１０３を実施する。
【００３８】
以上のように、混雑箇所把握・予測１０６により、配線混雑の解消と電源電圧降下の対策が実施される。なお、当実施例では配置予測、配線予測、配線最適化、配置最適化を実施しているが、配線混雑が発生しない場合は、必ずしも配線最適化や配置最適化を実施する必要はない。
【００３９】
これにより、従来のレイアウト設計方法に比べて電源配線生成工程が１回で済むようになり、レイアウト設計工数を削減することができる。また、配線混雑と論理セルへの電源供給を考慮して論理セル配置１０１が実施されるため、局所的な電源電圧降下の増大を防ぎ、電力の安定供給を実現することが可能になる。
【００４０】
（実施の形態３）
図９は本発明の実施の形態３に係るレイアウト設計方法を示すフロー図である。図９のフローにおいて、１０７は配線禁止領域作成、１０１は論理セル配置、１０６は混雑箇所把握・予測、１０３は信号線配線、１０２は電源配線生成である。
【００４１】
本実施の形態は、実施の形態１に比べて、信号配線よりも電源配線の領域を重視したレイアウト設計方法である。本実施の形態では、配線禁止領域作成１０７において、電源配線は実施せず、配線禁止領域のみを指定する。
【００４２】
以下にその具体例を説明する。図１０は本実施の形態における配線禁止領域の構成図である。図１０において、１２１は配線禁止領域、１２２は論理セルの配置領域である。配線禁止領域１２１は、電源配線生成１０２で作成される予定の電源配線の領域を信号線の配線禁止領域に指定することにより生成される。配線禁止領域作成１０７の実施後に論理セル配置１０１を実施する。
【００４３】
図１１は本実施の形態における論理セルの配置図である。図１１において１０８は論理セル、１２１は配線禁止領域、１２２は論理セルの配置領域である。論理セル１０８は接続情報を考慮しつつ、配線禁止領域１２１を避けながら配置される。
【００４４】
論理セルの配置後に混雑箇所把握・予測１０６を実施する。図１２は本実施の形態による混雑箇所把握・予測図である。図１２において１０８は論理セル、１０９は信号線、１２２は論理セルの配置領域、１２３は配線混雑領域である。論理セル１０８の配置状況と接続状況により混雑具合を把握し、配線混雑が発生する場所を配線混雑領域１２３とする。
【００４５】
図１３は本実施の形態による配線禁止領域最適化構成図である。図１３において１０８は論理セル、１２１は配線禁止領域、１２２は論理セルの配置領域、１２３は配線混雑領域である。配線混雑が発生すると判断された場合は、配線禁止領域作成１０７で指定された配線禁止領域１２１を縮小、削減することにより、配線混雑領域１２３の配線混雑を解決する。
【００４６】
配線混雑の解決後は信号線配線１０３を実施し、電源配線生成１０２を実施する。図１４は本実施の形態により生成された電源配線の構成図である。図１４において１１０は電源配線、１０８は論理セル、１２２は論理セルの配置領域である。電源配線１１０は図１３の配線禁止領域最適化で変更された配線禁止領域１２１に生成される。
【００４７】
以上のように、まず電源配線の領域を重視した配線禁止領域を設け、論理セルの配置後に配線混雑箇所を予測し、その結果に応じて配線禁止領域を縮小することにより、電源配線再生成や信号線再配線の工程が不要になり、レイアウト設計工数を削減することができる。
【００４８】
（実施の形態４）
図１５は本発明の実施の形態４に係るレイアウト設計方法を示すフロー図である。図１５のフローにおいて、１０２は電源配線生成、１０１は論理セル配置、１０６は混雑箇所把握・予測、１０４は電源配線再生成、１０３は信号線配線である。
【００４９】
本実施の形態では、まず電源配線生成１０２の実施により電源配線を生成する。次に論理セル配置１０１の実施により、電源配線を避けて論理セルの配置を行う。論理セルの配置後は混雑箇所把握・予測１０６を実施する。
【００５０】
混雑箇所把握・予測１０６では論理セル間の接続情報から配線の混雑具合を予測する。配線混雑が発生する箇所に対しては、電源配線再生成１０４において電源配線の変更を実施する。配線混雑が解消された後に信号線配線１０３を実施する。
【００５１】
以上のように、論理セル間の接続情報から配線の混雑具合を予測し、その結果に応じて電源配線を変更することにより、信号線配線１０３において配線混雑の発生を未然に回避することができる。これにより信号線再配線の工程が不要になり、レイアウト設計工数を削減することができる。
【００５２】
（実施の形態５）
図１６は本発明の実施の形態５に係るレイアウト設計方法を示すフロー図である。図１６のフローにおいて、１０１は論理セル配置、１０６は混雑箇所把握・予測、１０２は電源配線生成、１０３は信号線配線である。
【００５３】
本実施の形態では、まず論理セル配置１０１で論理セル１０８の自動配置を行う。次に混雑箇所把握・予測１０６において論理セル１０８の配置からセル敷き詰め度合いを算出し、信号線が混雑すると予測される箇所を特定する。セル敷き詰め度合いとは、配置可能な論理セル面積に対して実際に配置する論理セル面積が占める割合のことである。
【００５４】
電源配線生成１０２では、論理セル敷詰め度合いを元にして、図１７に示すように、論理セルの密な領域１４２には疎な格子状電源配線１４３を、論理セルの疎な領域１４４には密な格子状電源配線１４５を生成する。このように疎密な格子状電源配線を生成した後に信号線配線１０３で信号線の接続を行う。
【００５５】
従来技術では混雑箇所把握、予測１０６の工程が無く、配線混雑箇所を考慮せずに電源配線生成１０２、信号線配線１０３を行うため、しばしば配線混雑が発生して電源配線再生成１０４および信号線再配線１０５が必要になった。
【００５６】
本実施の形態では、混雑箇所把握・予測１０６によりあらかじめ配線混雑箇所を特定し、論理セル敷詰め度合いを考慮した上で電源配線生成１０２を実施することで、信号線配線１０３において配線混雑を発生させずに収束させることが可能になり、レイアウト設計工数を削減することができる。
【００５７】
（実施の形態６）
図１８は本発明の実施の形態６に係るレイアウト設計方法を示すフロー図である。図１８のフローにおいて、１０６は混雑箇所把握・予測、１０２は電源配線生成、１０１は論理セル配置、１０３は信号線配線である。
【００５８】
本実施の形態では、まず混雑箇所把握・予測１０６において、ネットリストの構成を元に論理セル１０８を配置して信号線配線を行った場合の混雑箇所を予測する。
【００５９】
図１９はネットリストの構成例を示す図である。ネットリストは一般に最上位ブロック１４８に対して複数の機能ブロック１４９により構成されている。機能ブロックとは機能で分けられた論理セル１０８の集合体である。ここでは、例としてネットリストを構成している機能ブロック毎に領域を指定して論理セル１０８を配置する場合を考える。
【００６０】
各機能ブロック１４９において、ネットリストに含まれる論理セル１０８の個数および面積からセル敷き詰め度合いを算出する。セル敷き詰め度合いとは、前述したように、配置可能な論理セル面積に対して実際に配置する論理セル面積が占める割合のことである。
【００６１】
次に電源配線生成１０２において、論理セル１０８の敷き詰め度合いを元にして、図２０に示すように、論理セルの配置領域１２２内の論理セルの密な機能ブロック１４７には疎な格子状電源配線１４３を、論理セルの疎な機能ブロック１４６には密な格子状電源配線１４５を生成する。その後、論理セルの配置１０１で論理セルの自動配置を行い、信号線配線１０３で信号線の接続を行う。
【００６２】
本実施の形態では、初めに論理セル配置１０１や信号線配線１０３を行わず、混雑箇所把握・予測１０６を実施することを特徴としている。これにより、従来技術における電源配線再作成１０４および信号線再配線１０５が不要になるだけでなく、実施の形態５における論理セル配置１０１や電源配線生成１０２を試行することなく混雑箇所の特定が可能になる。その結果、レイアウト設計工数を削減し、レイアウト期間を短縮することができる。
【００６３】
（実施の形態７）
図２１は本発明の実施の形態７に係るレイアウト設計方法を示すフロー図である。本実施の形態は、電源配線生成後にデザインルールを読み込み、最適な電源幅に調整するものである。図２１のフローにおいて、１０２は電源配線生成、１６１はデザインルール読み込み、１６２は電源幅調整である。
【００６４】
通常、レイアウトツールには自動配線するために格子状の自動配線用軌道が存在する。配線は自動配線用軌道上のみを配線させるアルゴリズムとなっているのが一般的である。そこで、電源配線生成１０２を行った後に半導体のレイアウト設計規約であるデザインルール読み込み１６１を行い、電源幅調整１６２において電源配線幅の拡幅を図る。
【００６５】
図２２は半導体の１チップレイアウトにおける電源配線と信号配線のイメージ図である。図２２における拡大箇所１６５を図にしたものが図２３であり、電源配線と信号線が自動配線用軌道上に配線されている様子が示されている。
【００６６】
図２３において、自動配線用軌道１６４の間隔は０．８μｍ、電源配線１１０の幅は２．０μｍ、信号線１０９の幅は０．４μｍとする。図２３における点線が自動配線用軌道１６４である。この例では自動配線用軌道は縦配線で記されているが、横配線や斜め配線等にも同様の軌道が存在しても良い。
【００６７】
電源配線は配線幅を手動設定して生成するため、例えば２．０μｍと決めて生成している。信号線は自動配線であるが、配線幅についてはやはり一律に０．４μｍと決めている。また、自動配線用軌道１６４の間隔はツールの仕様で決められているものであり、ここでは０．８μｍとする。
【００６８】
一方、電源配線と信号線の間隔に関するデザインルール１６３は０．２μｍであるとする。図２３の場合、デザインルールに則ると片側につき、あと０．２μｍ電源配線幅を拡幅できることになる。この調整を行うのが電源幅調整１６２である。
【００６９】
図２４に電源配線幅を拡幅した場合の図を示す。図２４に示されるとおり、電源配線１１０の幅は２．４μｍにすることができる。すなわち、これまでの技術では電源配線幅を拡幅できたにも関わらず、一意に電源配線幅を決めていたことでスペースを有効活用できていなかった。
【００７０】
本実施の形態によると、このスペースを有効活用できるため、配線リソースを減らすことなく同一チップ面積における電源電圧降下を低減することができる。また、一定の電源電圧降下を目標値としたときに、無駄の無い電源配線が構成できるため、チップ面積を削減することができる。
【産業上の利用可能性】
【００７１】
本発明の半導体装置のレイアウト設計方法は、従来技術では配線混雑が発生した場合に２回の電源配線生成が必要であったことに対して、本発明によれば、電源配線生成前の信号線のみの配線による混雑箇所の把握、予測を反映した電源配線を生成することで１回の電源配線生成で済むことになる。これにより半導体レイアウトの設計期間を短縮し、設計コストを削減することができるという効果を有し、レイアウト設計期間の短縮を実現するために有効な半導体装置のレイアウト設計方法等として有用である。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施の形態１に係るレイアウト設計方法を示すフロー図。
【図２】本発明の実施の形態１によるレイアウト実施例を示す図。
【図３】本発明の実施の形態２に係るレイアウト設計方法を示すフロー図。
【図４】本発明の実施の形態２にて生成される電源配線の構成図。
【図５】本発明の実施の形態２における配置予測図。
【図６】本発明の実施の形態２における配線予測図。
【図７】本発明の実施の形態２による配線最適化予測図。
【図８】本発明の実施の形態２による配置最適化予測図。
【図９】本発明の実施の形態３に係るレイアウト設計方法を示すフロー図。
【図１０】本発明の実施の形態３における配線禁止領域の構成図。
【図１１】本発明の実施の形態３における論理セルの配置図。
【図１２】本発明の実施の形態３による混雑箇所把握・予測図。
【図１３】本発明の実施の形態３による配線禁止領域最適化構成図。
【図１４】本発明の実施の形態３により生成された電源配線の構成図。
【図１５】本発明の実施の形態４に係るレイアウト設計方法を示すフロー図。
【図１６】本発明の実施の形態５に係るレイアウト設計方法を示すフロー図。
【図１７】本発明の実施の形態５による論理セル配置の粗密に応じた格子状電源配線図。
【図１８】本発明の実施の形態６に係るレイアウト設計方法を示すフロー図。
【図１９】ネットリストの構成例を示す図。
【図２０】本発明の実施の形態６による機能ブロック内の論理セル配置の粗密に応じた格子状電源配線図。
【図２１】本発明の実施の形態７に係るレイアウト設計方法を示すフロー図。
【図２２】半導体の１チップレイアウトにおける電源配線と信号配線のイメージ図。
【図２３】図２２の部分拡大図。
【図２４】本発明の実施の形態７により拡幅された電源配線幅の図。
【図２５】半導体装置の従来のレイアウト設計方法を示すフロー図。
【符号の説明】
【００７３】
１０１  論理セル配置
１０２  電源配線生成
１０３  信号線配線
１０４  電源配線再生成
１０５  信号線再配線
１０６  混雑箇所把握・予測
１０７  配線禁止領域作成
１０８  論理セル
１０９  信号線
１１０  電源配線
１２１  配線禁止領域
１２２  配置領域
１２３  配線混雑領域
１４２  論理セルの密な領域（点線内）
１４３  疎な格子状電源配線
１４４  論理セルの疎な領域（点線外）
１４５  密な格子状電源配線
１４６  論理セルの疎な機能ブロック
１４７  論理セルの密な機能ブロック
１４８  最上位ブロック
１４９  機能ブロック
１６１  デザインルール読み込み
１６２  電源幅調整
１６３  電源配線と信号線の間隔に関するデザインルール
１６４  自動配線用軌道
１６５  拡大箇所
【図１】
2006294744.tif 000003
【図２】
2006294744.tif 000004
【図３】
2006294744.tif 000005
【図４】
2006294744.tif 000006
【図５】
2006294744.tif 000007
【図６】
2006294744.tif 000008
【図７】
2006294744.tif 000009
【図８】
2006294744.tif 000010
【図９】
2006294744.tif 000011
【図１０】
2006294744.tif 000012
【図１１】
2006294744.tif 000013
【図１２】
2006294744.tif 000014
【図１３】
2006294744.tif 000015
【図１４】
2006294744.tif 000016
【図１５】
2006294744.tif 000017
【図１６】
2006294744.tif 000018
【図１７】
2006294744.tif 000019
【図１８】
2006294744.tif 000020
【図１９】
2006294744.tif 000021
【図２０】
2006294744.tif 000022
【図２１】
2006294744.tif 000023
【図２２】
2006294744.tif 000024
【図２３】
2006294744.tif 000025
【図２４】
2006294744.tif 000026
【図２５】
2006294744.tif 000027