(57)【要約】      （修正有）【課題】  電気光学装置の駆動回路において、ＴＦＴの半導体層と配線との電気的接続に係る抵抗を小さくし、更には当該駆動回路の動作不良を防止して消費電流を小さくする。【解決手段】  駆動回路は、相補型トランジスタを構成するｎチャネル型の第１ＴＦＴ及びｐチャネル型の第２ＴＦＴと、第１ＴＦＴの半導体層と層間絶縁膜に開孔された第１コンタクトホールを介して電気的に接続されるか、又は第２ＴＦＴの半導体層と層間絶縁膜に開孔された第２コンタクトホールを介して電気的に接続される配線と、配線と第１ＴＦＴの半導体層との電気的接続に係る第１抵抗と、配線と第２ＴＦＴの半導体層との電気的接続に係る第２抵抗とを相互に近付けるように、第１又は第２ＴＦＴの半導体層より下層側に、第１又は第２コンタクトホールと重畳的に形成された導電性のシート層とを備える。【選択図】  図８
2006235281.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、画像表示領域に配列された複数の画素部と、該複数の画素部を駆動する駆動回路とを備えており、
前記駆動回路は、
相補型トランジスタを構成する、ｎチャネル型の第１薄膜トランジスタ及びｐチャネル型の第２薄膜トランジスタと、
前記基板上において、前記第１及び第２薄膜トランジスタより上層側に形成された層間絶縁膜と、
前記第１薄膜トランジスタの半導体層と前記層間絶縁膜に開孔された第１コンタクトホールを介して電気的に接続されるか、又は前記第２薄膜トランジスタの半導体層と前記層間絶縁膜に開孔された第２コンタクトホールを介して電気的に接続される配線と、
前記第１コンタクトホール内における前記配線と前記第１薄膜トランジスタの半導体層との電気的接続に係る第１抵抗と、前記第２コンタクトホール内における前記配線と前記第２薄膜トランジスタの半導体層との電気的接続に係る第２抵抗とを相互に近付けるように、前記基板上であって、前記第１又は前記第２薄膜トランジスタの半導体層より下層側に、平面的に見て少なくとも前記第１又は前記第２コンタクトホールと重畳的に形成された導電性のシート層と
を備えることを特徴とする電気光学装置。
【請求項２】
前記シート層は、前記基板上において、前記第１薄膜トランジスタの半導体層より下層側であって、平面的に見て、前記第１コンタクトホールのみと重畳的に、島状のパターンとして形成されていること
を特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記シート層は、前記第１抵抗又は前記第２抵抗が所定値となるような材料により形成されていること
を特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記シート層は、前記第１抵抗又は前記第２抵抗が所定値となるような膜厚として形成されていること
を特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記配線は、前記第１又は前記第２薄膜トランジスタの半導体層におけるドレイン領域又はソース領域上のチャネル幅方向に沿って、複数開孔された前記第１又は前記第２コンタクトホールを介して、前記半導体層に電気的に接続されていること
を特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
前記シート層は、前記基板上に平面的に見て、前記第１若しくは前記第２コンタクトホールの全てに共通の重畳的なパターンとして形成されていることを特徴とする請求項５に記載の電気光学装置。
【請求項７】
基板上に、画像表示領域に配列された複数の画素部と、該複数の画素部を駆動する駆動回路とを備えており、
前記駆動回路は、
相補型トランジスタを構成する、ｎチャネル型の第１薄膜トランジスタ及びｐチャネル型の第２薄膜トランジスタと、
前記基板上において、前記第１及び第２薄膜トランジスタより上層側に形成された層間絶縁膜と、
前記第１薄膜トランジスタの半導体層と前記層間絶縁膜に開孔された第１コンタクトホールを介して電気的に接続されるか、又は前記第２薄膜トランジスタの半導体層と前記層間絶縁膜に開孔された第２コンタクトホールを介して電気的に接続される配線と、
前記第１コンタクトホール内における前記配線と前記第１薄膜トランジスタの半導体層との電気的接続に係る第１抵抗と、前記第２コンタクトホール内における前記配線と前記第２薄膜トランジスタの半導体層との電気的接続に係る第２抵抗とを夫々所定値にするように、前記基板上であって、前記第１又は前記第２薄膜トランジスタの半導体層より下層側に、平面的に見て少なくとも前記第１又は前記第２コンタクトホールと重畳的に形成された導電性のシート層と
を備えており、
前記配線は、前記第１又は前記第２薄膜トランジスタの半導体層におけるドレイン領域又はソース領域上のチャネル幅方向に沿って配線されており、前記薄膜トランジスタのチャネル長方向に沿って延びる短辺の長さに対して前記薄膜トランジスタのチャネル幅方向に沿って延びる長辺の長さが２倍以上である長方形状の長孔として開孔された前記第１又は前記第２コンタクトホールを介して、前記半導体層に電気的に接続されていること
を特徴とする電気光学装置。
【請求項８】
前記画素部に夫々電気的に接続されると共に、前記駆動回路に電気的に接続された複数のデータ線及び複数の走査線を更に備えており、
前記画素部は、前記データ線及び前記走査線に電気的に接続されていると共に、前記データ線と前記層間絶縁膜を介して層間絶縁された画素スイッチング用のｎチャネル型の第３薄膜トランジスタを有し、
前記データ線は、前記第３薄膜トランジスタの半導体層におけるソース領域と、前記層間絶縁膜に開孔された第３コンタクトホールを介して電気的に接続されると共に、
前記シート層は、前記基板上において、前記第３薄膜トランジスタの半導体層より下層側に、平面的に見て前記第３コンタクトホールに重畳的なパターンとして、更に形成されていること
を特徴とする請求項１から７のいずれか一項に記載の電気光学装置。
【請求項９】
前記第１から前記第３薄膜トランジスタのいずれかの半導体層は、ポリシリコン膜により形成されており、
前記配線又は前記データ線は、アルミニウムを含む導電材料により形成されていること
を特徴とする請求項８に記載の電気光学装置。
【請求項１０】
前記第１及び第２薄膜トランジスタは、サンプリングスイッチを構成する前記相補型トランジスタを形成すると共に、前記駆動回路において生成されるサンプリング信号に応じて、外部から入力される画像信号を、前記データ線に供給すること
を特徴とする請求項８又は９に記載の電気光学装置。
【請求項１１】
請求項１から１０のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項１２】
基板上に、画像表示領域に配列された複数の画素部と、該複数の画素部を駆動する駆動回路とを備える電気光学装置の製造方法であって、
導電性のシート層を形成する工程と、
前記駆動回路の相補型トランジスタを構成する、ｎチャネル型の第１薄膜トランジスタ及びｐチャネル型の第２薄膜トランジスタを形成する工程と、
前記基板上において、前記第１及び第２薄膜トランジスタより上層側に層間絶縁膜を形成する工程と、
該層間絶縁膜を貫通して、前記第１薄膜トランジスタの半導体層の表面に至る第１コンタクトホールを開孔する工程と、
前記層間絶縁膜を貫通して、前記第２薄膜トランジスタの半導体層の表面に至る第２コンタクトホールを開孔する工程と、
前記第１又は前記第２コンタクトホール内から前記層間絶縁膜の表面に連続的に、前記第１又は前記第２コンタクトホール内に露出した前記半導体層の表面と電気的に接続される配線を形成する工程と
を備えており、
前記シート層を形成する工程は、前記第１コンタクトホール内における前記配線と前記第１薄膜トランジスタの半導体層との電気的接続に係る第１抵抗と、前記第２コンタクトホール内における前記配線と前記第２薄膜トランジスタの半導体層との電気的接続に係る第２抵抗とを相互に近付けるように、前記基板上であって、前記第１又は前記第２薄膜トランジスタの半導体層より下層側に、平面的に見て少なくとも前記第１又は前記第２コンタクトホールと重畳的に、前記シート層を形成する
ことを特徴とする電気光学装置の製造方法。
【請求項１３】
基板上に、画像表示領域に配列された複数の画素部と、該複数の画素部を駆動する駆動回路とを備える電気光学装置の製造方法であって、
前記基板上に、導電性のシート層を形成する工程と、
該シート層より上層側に、前記駆動回路に含まれるｎチャネル型の薄膜トランジスタを形成する工程と、
該薄膜トランジスタより上層側に層間絶縁膜を形成する工程と、
前記基板上に平面的に見て、前記シート層に重畳的に配置され、前記薄膜トランジスタのチャネル長方向に沿って延びる短辺の長さに対して、前記薄膜トランジスタのチャネル幅方向に沿って延びる長辺の長さが２倍以上の長方形状である長孔として開孔されると共に、前記層間絶縁膜を貫通して、前記薄膜トランジスタの半導体層の表面に至るコンタクトホールを、ドライエッチング法により開孔する工程と、
前記コンタクトホール内に露出した前記半導体層の表面から前記コンタクトホールの側壁及び前記層間絶縁膜の表面に連続的に、配線を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項１４】
前記コンタクトホールを開孔する工程において、前記基板上において平面的に見て、前記長孔の長辺が前記チャネル幅と概ね同一の長さとなるように、前記コンタクトホールを開孔すること
を特徴とする請求項１３に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びにそのような電気光学装置を備えた各種電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置によれば、基板上の画像表示領域に、走査線及びデータ線に電気的に接続された画素電極が画素部毎に形成されると共に、画像表示領域の周辺に位置する周辺領域には、画素電極を駆動するための駆動回路が設けられている。駆動回路には、配線が形成されると共に、電子素子として例えばｐチャネル型及びｎチャネル型の薄膜トランジスタ（Thin Film Transistor；以下適宜、“ＴＦＴ”と称する）よりなる相補型トランジスタ、或いはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｌｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）が形成されている。
【０００３】
ここで、駆動回路における相補型トランジスタと配線とを相互に電気的に接続するためのコンタクトホールが、相補型トランジスタと配線とを層間絶縁する層間絶縁膜に、例えばドライエッチング法とウエットエッチング法とを併用して開孔される。これにより、相補型トランジスタにおける２種のＴＦＴの半導体層は夫々、上記コンタクトホール内に形成された配線の一部と電気的に接続されることとなる。
【０００４】
尚、特許文献１から３には、上記コンタクトホールを開孔する際、エッチング不足により、コンタクトホール内に層間絶縁膜が残存したり、オーバーエッチングによりＴＦＴの半導体層が消失し、コンタクトホールが突き抜けるのを防止したりするために、基板上で平面的に見てコンタクトホールと重畳的に、且つ半導体層より下層側に、島状のパターンを有するシート層を形成して、該シート層の形成部分の半導体層を擬似的に膜厚とする技術が開示されている。
【０００５】
【特許文献１】特開２０００−２８６４２３号公報
【特許文献２】特許第３４８９４０９号公報
【特許文献３】特開平１１−３１１８０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１から３に開示されているように、ドライエッチング法によるエッチングでは、層間絶縁膜と半導体層とのエッチング選択比が低いため、層間絶縁膜及び半導体層の各々のエッチングレートは同等となり、更にコンタクトホールの深さに対して、半導体層の膜厚が小さいことから、半導体層が削られる恐れがある。ここで、駆動回路の配線がアルミニウム（Ａｌ）を含む材料により形成され、且つ半導体層がポリシリコン膜より形成される場合、コンタクトホール内における配線と、ｎチャネル型の半導体層との電気的接続に係る抵抗は大きくなる。この抵抗は、前述したように半導体層が削られて膜厚が小さくなると、更に大きくなる恐れがある。よって、このような不具合を回避するために、ドライエッチング法によりコンタクトホールの開孔を行う場合には、エッチング選択比を高くするために、高価な装置が必要となり、電気光学装置の製造に要するコストが増加する。
【０００７】
他方、コンタクトホールの開孔をウエットエッチング法のみにより行うと、等方的なエッチングが層間絶縁膜に対して施される。よって、例えば、基板上に平面的に見て、開孔されたコンタクトホールの形状が、駆動回路の配線のパターン形状とは対応しなくなる事態が生じ、配線を形成する導電膜のパターニングの際、コンタクトホール内に露出した半導体層の表面が一部、エッチングにより削られてしまう不具合が発生する。このような不具合は、基板上で平面的に見た、コンタクトホールの形状を、ＴＦＴのチャネル長方向に沿って延びる短辺の長さに対して、ＴＦＴのチャネル幅方向に沿って延びる長辺の長さが２倍以上の長方形状の長孔として形成しようとする場合に、顕著に発生する。
【０００８】
また、特許文献１から３に開示されたシート層は、例えば、駆動回路において、相補型トランジスタを形成するｎチャネル型及びｐチャネル型の２種のＴＦＴの半導体層に対して夫々、その下層側に形成される。この場合、本来的に、ｐチャネル型のＴＦＴの半導体層と配線との電気的接続に係る抵抗は、ｎチャネル型のＴＦＴの半導体層と配線との電気的接続に係る抵抗と比較して小さい、という差異が生じている。よって、シート層を形成することによって、コンタクトホールの開孔時に半導体層が削られて、その膜厚が小さくなるのを防止することで、ｎチャネル型及びｐチャネル型のＴＦＴの各々において、コンタクトホールにおける配線と半導体層との電気的接続に係る抵抗を小さくすることができるが、更に前述の抵抗の差異は大きくなる、という新たな不具合が生じる。この不具合に起因して、本来、同期したタイミングとなるはずの、相補型トランジスタにおけるｎチャネル型及びｐチャネル型のＴＦＴの動作が、異なるタイミングとなったり、或いは駆動回路における消費電流が増加する、という問題点が生じる。
【０００９】
本発明は、上記問題点に鑑みなされたものであり、例えば、前述したようなＴＦＴの半導体層と駆動回路の配線との、コンタクトホール内における電気的接続に係る抵抗を小さくし、更には駆動回路の動作不良を防止して消費電流を小さくすることが可能な電気光学装置及びその製造方法、並びに各種電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の第１の電気光学装置は上記課題を解決するために、基板上に、画像表示領域に配列された複数の画素部と、該複数の画素部を駆動する駆動回路とを備えており、前記駆動回路は、相補型トランジスタを構成する、ｎチャネル型の第１薄膜トランジスタ及びｐチャネル型の第２薄膜トランジスタと、前記基板上において、前記第１及び第２薄膜トランジスタより上層側に形成された層間絶縁膜と、前記第１薄膜トランジスタの半導体層と前記層間絶縁膜に開孔された第１コンタクトホールを介して電気的に接続されるか、又は前記第２薄膜トランジスタの半導体層と前記層間絶縁膜に開孔された第２コンタクトホールを介して電気的に接続される配線と、前記第１コンタクトホール内における前記配線と前記第１薄膜トランジスタの半導体層との電気的接続に係る第１抵抗と、前記第２コンタクトホール内における前記配線と前記第２薄膜トランジスタの半導体層との電気的接続に係る第２抵抗とを相互に近付けるように、前記基板上であって、前記第１又は前記第２薄膜トランジスタの半導体層より下層側に、平面的に見て少なくとも前記第１又は前記第２コンタクトホールと重畳的に形成された導電性のシート層とを備える。
【００１１】
本発明の第１の電気光学装置によれば、基板上の画像表示領域に、複数の画素部は、夫々、所定パターンで配列され、データ線及び走査線に電気的に接続されて形成される。また、周辺領域には、駆動回路が、相補型トランジスタ等の電子素子や配線が作り込まれることによって、例えばデータ線駆動回路や走査線駆動回路等として形成されている。そして、駆動回路が、データ線及び走査線を介して、画素部を駆動することによって、画像表示領域において画像表示が行われる。
【００１２】
駆動回路において、電子素子として形成された相補型トランジスタは、配線と、一層以上の層間絶縁膜によって層間絶縁されつつ、この層間絶縁膜に開孔されたコンタクトホールを介して電気的に接続される。より具体的には、層間絶縁膜には、相補型トランジスタを形成するｎチャネル型の第１ＴＦＴの半導体層と配線とを電気的に接続するための第１コンタクトホールが開孔される。例えば第１コンタクトホールは、第１ＴＦＴの半導体層におけるソース領域又はドレイン領域上のチャネル幅方向に沿って、複数開孔されることもある。相補型トランジスタを形成するｐチャネル型の第２ＴＦＴの半導体層と配線とを電気的に接続するための第２コンタクトホールも、第１コンタクトホールと同様に、例えば複数開孔される。
【００１３】
第１コンタクトホールは、層間絶縁膜の表面から、この層間絶縁膜を貫通して、第１ＴＦＴの半導体層におけるソース領域又はドレイン領域の表面に至るように形成される。そして、配線は、層間絶縁膜の表面から、第１コンタクトホールの側壁、及び第１コンタクトホールの底部に露出した第１ＴＦＴの半導体層の表面に連続的に形成される。よって、第１コンタクトホールの底部において、配線の一部と第１ＴＦＴの半導体層とが電気的に接続されることとなる。他方、第２コンタクトホールも、第１コンタクトホールと同様に開孔され、第２ＴＦＴの半導体層も、第１ＴＦＴと同様に、配線と電気的に接続されている。そして、第１ＴＦＴのソース領域及びドレイン領域のいずれかと、第２ＴＦＴのソース領域及びドレイン領域のいずれかとは、配線を介して相互に電気的に接続されることとなる。
【００１４】
ここで、第１及び第２ＴＦＴの半導体層がポリシリコン膜から形成されると共に、配線が例えばＡｌを含む材料により形成される場合、相補型トランジスタにおいて、第１コンタクトホール内における配線と第１ＴＦＴの半導体層との電気的接続に係る第１抵抗は、第２コンタクトホール内における配線と第２ＴＦＴの半導体層との電気的接続に係る第２抵抗より大きくなる、という差異が本来的に生じる。
【００１５】
本発明の電気光学装置では、更に、基板上において、第１又は第２ＴＦＴの半導体層より下層側であって、平面的に見て第１又は第２コンタクトホールと重畳的に、導電性のシート層が形成されている。例えばシート層は、アモルファスシリコン膜やポリシリコン膜、ｐ型又はｎ型の不純物を注入したポリシリコン膜、或いはシリサイド膜により形成される。また、シート層は、例えば第１及び第２コンタクトホールに対して、夫々、別々に、島状のパターンとして、コンタクトホール毎に、或いは、半導体層のソース領域若しくはドレイン領域に対して開孔された複数のコンタクトホールの全てに共通のパターンで、形成される。これにより、第１又は第２ＴＦＴの半導体層において、第１コンタクトホール内で配線に電気的に接続される部分又は第２コンタクトホール内で配線に電気的に接続される部分を、該部分にシート層を加えた膜厚とすることによって、擬似的に厚膜とすることができる。
【００１６】
層間絶縁膜と半導体層とのエッチング選択比が低いドライエッチング法により、第１又は第２コンタクトホールを開孔する際、例えば、第１又は第２コンタクトホールの深さに対して半導体層の膜厚が薄いと、半導体層が削れる事態が生じる恐れがある。しかしながら、シート層が存在することによって、半導体層において配線と電気的に接続される部分は擬似的に厚膜としてあるため、該部分が薄くなったり消失したりして、第１又は第２抵抗が大きくなるのを防止することが可能となる。また、シート層を例えばシリサイド膜により形成した場合、ドライエッチング法によるエッチングにおいて、シリサイド膜のエッチングレートは層間絶縁膜より小さいため、エッチングストッパー膜として機能し、エッチング選択比を大きくすることが可能となる。よって、安価な装置によりドライエッチング法を行うことができるため、駆動回路の製造に要するコストを低くすることが可能となる。
【００１７】
従って、本発明の電気光学装置では、ドライエッチング法のみにより、第１及び第２抵抗の上昇を抑えて、第１及び第２コンタクトホールを開孔することが可能となるため、駆動回路を容易に微細化することができ、ひいては画素を高精細化させることが可能となる。
【００１８】
また、シート層は、第１又は第２ＴＦＴの下層側において、膜質や膜厚を変化させて形成されている。第１及び第２抵抗は、夫々、第１及び第２コンタクトホールの各々における配線と半導体層との接触部分の面積又は体積に依存する。本発明の電気光学装置では、例えばシート層の膜厚を調整することにより、第１及び第２コンタクトホールの各々における配線と半導体層との接触部分の体積を調整してある。より具体的には、基板上において平面的に見て第１コンタクトホールに重畳的に形成されたシート層の膜厚を、基板上において平面的に見て第２コンタクトホールに重畳的に形成されたシート層の膜厚より大きく形成して、第１コンタクトホールにおける配線と半導体層との接触部分の体積を大きくして、第１抵抗を低抵抗化させるか、又は、基板上において平面的に見て第２コンタクトホールに重畳的に形成されたシート層の膜厚を、基板上において平面的に見て第１コンタクトホールに重畳的に形成されたシート層の膜厚より小さく形成することで、第２コンタクトホールにおける配線と半導体層との接触部分の体積を小さくして、第２抵抗を高抵抗化させることで、第１及び第２抵抗の差異を小さくする、即ち、第１及び第２抵抗を相互に近付ける。または、シート層の膜厚に加えて膜質を調整することで、第１抵抗を低抵抗化させるか、又は第２抵抗を高抵抗化させる。これにより、第１及び第２抵抗を相互に近付ける。このように、第１及び第２抵抗を相互に近付けることで、相補型トランジスタにおいて、第１及び第２ＴＦＴの動作がずれるのを防止することが可能となる。第１及び第２抵抗を好ましくは夫々同等の値とすることにより、相補型トランジスタにおいて、第１及び第２ＴＦＴを同期したタイミングで動作させることが可能となる。
【００１９】
よって、以上説明したような本発明の電気光学装置では、第１及び第２コンタクトホールの開孔時、半導体層が削れることにより、第１及び第２抵抗が上昇するのを防止することができるため、表示画像においてコントラストが低下したり、ゴーストが発生する等の表示不良が生じるのを防止することが可能となる。加えて、駆動回路において、相補型トランジスタにおける第１及び第２ＴＦＴの動作がずれることに起因して、他の配線や電子素子等の動作がずれるのを防止しつつ、消費電流を小さくすることが可能となる。その結果、電気光学装置において、画素を高精細化して、高品質な画像表示を行うことが可能となる。
【００２０】
本発明の第１の電気光学装置の一態様では、前記シート層は、前記基板上において、前記第１薄膜トランジスタの半導体層より下層側であって、平面的に見て、前記第１コンタクトホールのみと重畳的に、島状のパターンとして形成されている。
【００２１】
この態様によれば、駆動回路の相補型トランジスタにおいて、基板上において、第２ＴＦＴの半導体層より下層側であって、平面的に見て第２コンタクトホールと重畳する位置には、シート層は形成されていない。よって、第１及び第２コンタクトホールを夫々ドライエッチング法を用いて開孔する際、半導体層が削れたとしても、第１コンタクトホール内において配線と電気的に接続される、第１ＴＦＴの半導体層の一部については、該一部より下層側であって、該一部に基板上で平面的に見て重畳的にシート層が形成されているため、第２コンタクトホール内において、配線と電気的に接続される第２ＴＦＴの半導体層の一部の膜厚と比較して、厚く形成することが可能となる。従って、第１コンタクトホールにおける配線と半導体層との接触部分の体積を調整することで、第１抵抗を低抵抗化させて、第１及び第２抵抗を相互に近付けることが可能となる。
【００２２】
本発明の第１の電気光学装置の他の態様では、前記シート層は、前記第１抵抗又は前記第２抵抗が所定値となるような材料により形成されている。
【００２３】
この態様によれば、基板上において、第１ＴＦＴの半導体層より下層側であって、平面的に見て第１コンタクトホールと重畳的に形成されたシート層、又は第２ＴＦＴの半導体層より下層側であって、平面的に見て第２コンタクトホールと重畳的に形成されたシート層の膜質を調整することにより、第１及び第２抵抗を夫々所定値とし、第１抵抗を低抵抗化させるか又は第２抵抗を高抵抗化させて、第１及び第２抵抗を相互に近付けることが可能となる。
【００２４】
本発明の第１の電気光学装置の他の態様では、前記シート層は、前記第１抵抗又は前記第２抵抗が所定値となるような膜厚として形成されている。
【００２５】
この態様によれば、基板上において、第１ＴＦＴの半導体層より下層側であって、平面的に見て第１コンタクトホールに重畳的に形成されたシート層の膜厚を、第２ＴＦＴの半導体層より下層側であって、平面的に見て第２コンタクトホールに重畳的に形成されたシート層の膜厚より大きく形成して、第１抵抗を所定値に調整して低抵抗化させる。又は、基板上において、第２ＴＦＴの半導体層より下層側であって、平面的に見て第２コンタクトホールに重畳的に形成されたシート層の膜厚を、第１ＴＦＴの半導体層より下層側であって、平面的に見て第１コンタクトホールに重畳的に形成されたシート層の膜厚より小さく形成することで、第２抵抗を所定値として高抵抗化させる。これにより、第１及び第２抵抗を相互に近付けることが可能となる。
【００２６】
本発明の第１の電気光学装置の他の態様では、前記配線は、前記第１又は前記第２薄膜トランジスタの半導体層におけるドレイン領域又はソース領域上のチャネル幅方向に沿って、複数開孔された前記第１又は前記第２コンタクトホールを介して、前記半導体層に電気的に接続されている。
【００２７】
この態様によれば、第１又は第２コンタクトホールを複数開孔することによって、第１又は第２抵抗を低抵抗化させることが可能となる。
【００２８】
この、第１又は第２コンタクトホールが複数開孔されている態様では、前記シート層は、前記基板上に平面的に見て、前記第１若しくは前記第２コンタクトホールの全てに共通の重畳的なパターンとして形成されているように構成してもよい。
【００２９】
このように構成すれば、複数の第１又は第２コンタクトホールの各々について、基板上で平面的に見て重畳的に島状のパターンとして、シート層を形成する場合と比較して、シート層を容易に形成することが可能となる。
【００３０】
本発明の第２の電気光学装置は上記課題を解決するために、基板上に、画像表示領域に配列された複数の画素部と、該複数の画素部を駆動する駆動回路とを備えており、前記駆動回路は、相補型トランジスタを構成する、ｎチャネル型の第１薄膜トランジスタ及びｐチャネル型の第２薄膜トランジスタと、前記基板上において、前記第１及び第２薄膜トランジスタより上層側に形成された層間絶縁膜と、前記第１薄膜トランジスタの半導体層と前記層間絶縁膜に開孔された第１コンタクトホールを介して電気的に接続されるか、又は前記第２薄膜トランジスタの半導体層と前記層間絶縁膜に開孔された第２コンタクトホールを介して電気的に接続される配線と、前記第１コンタクトホール内における前記配線と前記第１薄膜トランジスタの半導体層との電気的接続に係る第１抵抗と、前記第２コンタクトホール内における前記配線と前記第２薄膜トランジスタの半導体層との電気的接続に係る第２抵抗とを夫々所定値にするように、前記基板上であって、前記第１又は前記第２薄膜トランジスタの半導体層より下層側に、平面的に見て少なくとも前記第１又は前記第２コンタクトホールと重畳的に形成された導電性のシート層とを備えており、前記配線は、前記第１又は前記第２薄膜トランジスタの半導体層におけるドレイン領域又はソース領域上のチャネル幅方向に沿って配線されており、前記薄膜トランジスタのチャネル長方向に沿って延びる短辺の長さに対して前記薄膜トランジスタのチャネル幅方向に沿って延びる長辺の長さが２倍以上である長方形状の長孔として開孔された前記第１又は前記第２コンタクトホールを介して、前記半導体層に電気的に接続されている。
【００３１】
本発明の第２の電気光学装置によれば、上述した本発明の第１の電気光学装置と同様に、ウエットエッチング法を用いずにドライエッチング法のみにより、第１及び第２抵抗の上昇を抑えて、第１及び第２コンタクトホールを開孔することが出来る。よって、第１コンタクトホールを、基板上で平面的に見て、第１ＴＦＴのチャネル長方向に沿って延びる短辺の長さに対して、第１ＴＦＴのチャネル幅方向に沿って延びる長辺の長さが２倍以上である長方形状の長孔として開孔する際に、ドライエッチング法により異方的なエッチングを層間絶縁膜に対して施すことにより、第１コンタクトホールの形状が変形するのを防止することが可能となる。また、第２コンタクトホールについても、第１コンタクトホールと同様に、長孔として開孔する場合に、第２コンタクトホールの形状が変形するのを防止することができる。よって、第１又は第２コンタクトホールを開孔した後、配線をパターニングして形成する際に、第１又は第２コンタクトホール内に露出した第１又は第２ＴＦＴの半導体層が、エッチングにより削られて損傷するのを防止することが可能となる。そして、第１コンタクトホールを、長穴の長辺が第１ＴＦＴのチャネル幅と概ね同一の長さとなるように開孔することで、第１抵抗をより低抵抗化させることが可能となる。又は、第２コンタクトホールについても、長穴の長辺が第２ＴＦＴのチャネル幅と概ね同一の長さとなるように開孔することで、第２抵抗もより低抵抗化させることが可能となる。
【００３２】
更に、第２の電気光学装置では、第１の電気光学装置と同様にシート層の膜厚又は膜質を調整することで、第１及び第２抵抗を夫々所定値としてある。よって、本来的に第１抵抗と第２抵抗とで差異が生じている場合においても、第１及び第２抵抗を夫々調整することで、相互に近付けるか、若しくは同等の値とすることが可能となる。
【００３３】
よって、第２の電気光学装置においても、画素を高精細化して、高品質な画像表示を行うことが可能となる。
【００３４】
本発明の第１又は第２の電気光学装置の他の態様では、前記画素部に夫々電気的に接続されると共に、前記駆動回路に電気的に接続された複数のデータ線及び複数の走査線を更に備えており、前記画素部は、前記データ線及び前記走査線に電気的に接続されていると共に、前記データ線と前記層間絶縁膜を介して層間絶縁された画素スイッチング用のｎチャネル型の第３薄膜トランジスタを有し、前記データ線は、前記第３薄膜トランジスタの半導体層におけるソース領域と、前記層間絶縁膜に開孔された第３コンタクトホールを介して電気的に接続されると共に、前記シート層は、前記基板上において、前記第３薄膜トランジスタの半導体層より下層側に、平面的に見て前記第３コンタクトホールに重畳的なパターンとして、更に形成されている。
【００３５】
この態様によれば、駆動回路による画素部の駆動の際、画素スイッチング用の第３ＴＦＴによって、画素部の画像表示がスイッチング制御される。ここで、上述したように、駆動回路における相補型トランジスタと配線とを層間絶縁する層間絶縁膜は、周辺領域から画像表示領域内に連続的に形成されており、この層間絶縁膜によって、画素部における第３ＴＦＴとデータ線とは層間絶縁されている。また、この層間絶縁膜の表面から、該層間絶縁膜を貫通して、第３ＴＦＴの半導体層におけるソース領域の表面に至る第３コンタクトホールが開孔されている。そして、データ線は、層間絶縁膜の表面から第３コンタクトホールの側壁及び第３コンタクトホールの底部に露出した第３ＴＦＴの半導体層の表面に連続的に形成される。
【００３６】
この態様では、シート層は、画素部においても次のように形成されている。即ち、シート層は、基板上において、第３ＴＦＴの半導体層におけるソース領域より下層側に、平面的に見て第３コンタクトホールに重畳的なパターンとして形成される。よって、第３ＴＦＴの半導体層におけるソース領域の、第３コンタクトホール内においてデータ線と電気的に接続される一部の膜厚を、擬似的に厚膜とすることができる。
【００３７】
よって、第３コンタクトホールをドライエッチング法により開孔する際、第３ＴＦＴの半導体層における、第３コンタクトホール内でデータ線と電気的に接続される一部が削れることにより、該部分におけるデータ線との電気的接続に係る抵抗が大きくなるのを防止することが可能となる。従って、画素部においても、データ線をＡｌを含む材料により形成し、第３ＴＦＴの半導体層をポリシリコン膜により形成する場合に、第３コンタクトホールの開孔時に、第３ＴＦＴの半導体層における一部が削れることに起因して、データ線と第３ＴＦＴの半導体層におけるソース領域の電気的接続に係る抵抗が上昇するのを防止することが可能となる。
【００３８】
よって、この態様では、ドライエッチング法のみにより、第１及び第２コンタクトホールに加えて、更に第３コンタクトホールを開孔することが可能となるため、駆動回路の微細化に加えて、更に画素を高精細化させることが可能となる。
【００３９】
この、画素部が画素スイッチング用の第３薄膜トランジスタを有する態様では、前記第１から前記第３薄膜トランジスタのいずれかの半導体層は、ポリシリコン膜により形成されており、前記配線又は前記データ線は、アルミニウムを含む導電材料により形成されているように構成してもよい。
【００４０】
このように構成すれば、本来的に高抵抗となる第１抵抗、第２抵抗、又はデータ線と第３ＴＦＴの半導体層におけるソース領域との電気的接続に係る抵抗が、更に上昇するのを防止して、ドライエッチング法のみにより、第１、第２、又は第３コンタクトホールを開孔することが可能となる。更に、駆動回路における相補型トランジスタにおいて、本来的に生じる第１抵抗と第２抵抗との差異を、第１又は第２ＴＦＴの半導体層より下層側に、シート層を形成することで、小さくすることができる。
【００４１】
また、画素部が画素スイッチング用の第３薄膜トランジスタを有する態様では、前記第１及び第２薄膜トランジスタは、サンプリングスイッチを構成する前記相補型トランジスタを形成すると共に、前記駆動回路において生成されるサンプリング信号に応じて、外部から入力される画像信号を、前記データ線に供給するように構成してもよい。
【００４２】
このように構成すれば、相補型トランジスタにおいて、第１及び第２抵抗を相互に近付けることで、第１及び第２ＴＦＴの動作がずれるのを防止することが可能となる。好ましくは、第１及び第２抵抗を夫々同等の値とすることにより、相補型トランジスタにおいて、第１及び第２ＴＦＴを同期したタイミングで動作させることができる。よって、相補型トランジスタにおいて、サンプリング信号の入力タイミングに対して、画像信号がデータ線に供給されるタイミングがずれるのを防止することが可能となる。
【００４３】
本発明の電子機器は上記課題を解決するために、上述した本発明の第１又は第２の電気光学装置（但し、その各種態様を含む）を具備する。
【００４４】
本発明の電子機器は、上述した本発明の第１又は第２の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた装置としてDLP（Digital  Light  Processing）等を実現することも可能である。
【００４５】
本発明の第１の電気光学装置の製造方法は上記課題を解決するために、基板上に、画像表示領域に配列された複数の画素部と、該複数の画素部を駆動する駆動回路とを備える電気光学装置の製造方法であって、導電性のシート層を形成する工程と、前記駆動回路の相補型トランジスタを構成する、ｎチャネル型の第１薄膜トランジスタ及びｐチャネル型の第２薄膜トランジスタを形成する工程と、前記基板上において、前記第１及び第２薄膜トランジスタより上層側に層間絶縁膜を形成する工程と、該層間絶縁膜を貫通して、前記第１薄膜トランジスタの半導体層の表面に至る第１コンタクトホールを開孔する工程と、前記層間絶縁膜を貫通して、前記第２薄膜トランジスタの半導体層の表面に至る第２コンタクトホールを開孔する工程と、前記第１又は前記第２コンタクトホール内から前記層間絶縁膜の表面に連続的に、前記第１又は前記第２コンタクトホール内に露出した前記半導体層の表面と電気的に接続される配線を形成する工程とを備えており、前記シート層を形成する工程は、前記第１コンタクトホール内における前記配線と前記第１薄膜トランジスタの半導体層との電気的接続に係る第１抵抗と、前記第２コンタクトホール内における前記配線と前記第２薄膜トランジスタの半導体層との電気的接続に係る第２抵抗とを相互に近付けるように、前記基板上であって、前記第１又は前記第２薄膜トランジスタの半導体層より下層側に、平面的に見て少なくとも前記第１又は前記第２コンタクトホールと重畳的に、前記シート層を形成する。
【００４６】
本発明の第１の電気光学装置の製造方法によれば、上述した本発明の第１の電気光学装置と同様、電気光学装置において、画素を高精細化して、高品質な画像表示を行うことが可能となる。
【００４７】
本発明の第２の電気光学装置の製造方法は上記課題を解決するために、基板上に、画像表示領域に配列された複数の画素部と、該複数の画素部を駆動する駆動回路とを備える電気光学装置の製造方法であって、前記基板上に、導電性のシート層を形成する工程と、該シート層より上層側に、前記駆動回路に含まれるｎチャネル型の薄膜トランジスタを形成する工程と、該薄膜トランジスタより上層側に層間絶縁膜を形成する工程と、前記基板上に平面的に見て、前記シート層に重畳的に配置され、前記薄膜トランジスタのチャネル長方向に沿って延びる短辺の長さに対して、前記薄膜トランジスタのチャネル幅方向に沿って延びる長辺の長さが２倍以上の長方形状である長孔として開孔されると共に、前記層間絶縁膜を貫通して、前記薄膜トランジスタの半導体層の表面に至るコンタクトホールを、ドライエッチング法により開孔する工程と、前記コンタクトホール内に露出した前記半導体層の表面から前記コンタクトホールの側壁及び前記層間絶縁膜の表面に連続的に、配線を形成する工程とを含む。
【００４８】
本発明の第２の電気光学装置の製造方法によれば、シート層を形成する工程において、駆動回路における電子素子であるＴＦＴの半導体層の下層側にシート層を配置して形成し、その後、該ＴＦＴを形成する工程を行う。その後、層間絶縁膜を形成する工程において、駆動回路における配線とＴＦＴとを層間絶縁する層間絶縁膜を形成する。
【００４９】
その後、配線とＴＦＴとを電気的に接続するためのコンタクトホールを、基板上に平面的に見てシート層と重畳的に配置して、層間絶縁膜を貫通してＴＦＴの半導体層の表面に至るように、ドライエッチング法により開孔する。ＴＦＴの半導体層においてコンタクトホール内に露出する表面を含む部分の膜厚は、シート層が存在することにより擬似的に厚膜となっている。よって、該部分がコンタクトホール開孔時にエッチングにより削れることにより、コンタクトホール内における配線とＴＦＴとの電気的接続に係る抵抗が大きくなるのを防止することが可能となる。また、シート層をシリサイド膜として形成すれば、エッチング選択比を大きくすることができる。よって、配線がＡｌを含む材料により形成され、ＴＦＴの半導体層がポリシリコン膜により形成される場合、本来的に、コンタクトホール内におけるＴＦＴの半導体層と配線との電気的接続に係る抵抗は大きくなるが、コンタクトホール開孔時に、半導体層の一部が削れることに起因して、この抵抗が更に上昇するのを防止することができる。
【００５０】
ここで、コンタクトホールを、ＴＦＴのチャネル長方向に沿って延びる短辺の長さに対して、ＴＦＴのチャネル幅方向に沿って延びる長辺の長さが２倍以上の長孔として開孔する。この際、ドライエッチング法により異方的なエッチングを層間絶縁膜に対して施すことにより、コンタクトホールの形状が変形するのを防止することが可能となる。
【００５１】
その後、配線を形成する工程を行って、コンタクトホール内から層間絶縁膜の表面に連続して配線を形成する。この際、配線をパターニングして、所定パターンで形成する際に、コンタクトホール内に露出したＴＦＴの半導体層が、エッチングにより削られて損傷するのを防止することが可能となる。そして、コンタクトホールを、長穴の長辺がＴＦＴのチャネル幅と概ね同一の長さとなるように開孔することで、コンタクトホール内における配線と半導体層との電気的接続に係る抵抗をより低抵抗化させることが可能となる。
【００５２】
よって、第２の電気光学装置の製造方法においても、画素を高精細化して、高品質な画像表示を行うことが可能となる。
【００５３】
本発明の第２の電気光学装置の製造方法の一態様では、前記コンタクトホールを開孔する工程において、前記基板上において平面的に見て、前記長孔の長辺が前記チャネル幅と概ね同一の長さとなるように、前記コンタクトホールを開孔する。
【００５４】
この態様によれば、コンタクトホール内における配線と半導体層との電気的接続に係る抵抗をより低抵抗化させることが可能となる。
【００５５】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００５６】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００５７】
＜１：第１実施形態＞
先ず、本発明の電気光学装置に係る第１実施形態について、図１から図１１を参照して説明する。
【００５８】
＜１−１：電気光学装置の全体構成＞
まず、本発明の電気光学装置の全体構成について、図１から図３を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図１のＨ−Ｈ’断面図である。更に、図３は、電気光学装置の電気的な構成を示すブロック図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００５９】
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００６０】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００６１】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。なお、本実施形態においては、前記の画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、額縁遮光膜５３より以遠が周辺領域として規定されている。
【００６２】
画像表示領域１０ａの周辺に位置する周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺のいずれかに沿い、且つ、前記額縁遮光膜５３に覆われるようにして設けられている。尚、走査線駆動回路１０４を、データ線駆動回路１０１及び外部回路接続端子１０２が設けられたＴＦＴアレイ基板１０の一辺に隣接する２辺に沿って設けるようにしてもよい。この場合、ＴＦＴアレイ基板１０の残る一辺に沿って設けられた複数の配線によって、二つの走査線駆動回路１０４は互いに接続されるようにする。
【００６３】
また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００６４】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００６５】
なお、図１及び図２には図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１や走査線駆動回路１０４等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００６６】
次に、図３を参照して、上述した電気光学装置の電気的な構成について説明する。
【００６７】
図３に示すように、電気光学装置には、外部回路として画像信号処理回路３００、タイミングジェネレータ４００が設けられる。タイミングジェネレータ４００は、各部で使用される各種タイミング信号を出力するように構成されている。タイミングジェネレータ４００の一部であるタイミング信号出力手段により、最小単位のクロックであり各画素を走査するためのドットクロックが作成され、このドットクロックに基づいて、Ｙクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、ＹスタートパルスＹＳＰ及びＸスタートパルスＸＳＰが生成される。
【００６８】
画像信号処理回路３００は、画像表示領域１０ａにおいてカラー表示を行う場合、外部から入力画像データが入力されると、この入力画像データに基づいて、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の各色に対応するＲ信号、Ｇ信号、Ｂ信号の各々の画像信号を生成する。尚、図では簡略化してあるが、例えば、係る入力画像データを複数相の画像信号にシリアル−パラレル変換して出力するように構成されてもよい。画像信号処理回路３００から出力されるＲ信号、Ｇ信号及びＢ信号の各々は、画像信号処理回路３００から３本の画像信号供給線Ｌ１、Ｌ２及びＬ３のいずれかを介して、データ線駆動回路１０１に順次供給される。
【００６９】
走査線駆動回路１０４には、Ｙクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ 、及びＹスタートパルスＹＳＰが供給される。走査線駆動回路１０４は、ＹスタートパルスＹＳＰが入力されると、Ｙクロック信号ＹＣＫ及び反転Ｙクロック信号ＹＣＫＢに基づくタイミングで、走査信号Ｙ１、Ｙ２，・・・、Ｙｍを順次生成して出力する。
【００７０】
データ線駆動回路１０１の主要部には、サンプリング信号供給回路１０１ａ、及びサンプリング回路１０１ｂが含まれる。サンプリング信号供給回路１０１ａは、ＸスタートパルスＸＳＰが入力されると、Ｘクロック信号ＸＣＫ及び反転Ｘクロック信号ＸＣＫＢに基づくタイミングで、サンプリング信号Ｓ１、・・・、Ｓｎを順次生成して出力する。サンプリング回路１０１ｂは、相補型トランジスタから構成されたサンプリングスイッチ２０２を複数備える。尚、サンプリングスイッチ２０２は、ｐチャネル型又はｎチャネル型の片チャネル型ＴＦＴにより構成されるようにしてもよい。
【００７１】
ＴＦＴアレイ基板１０の中央を占める画像表示領域１０ａには、縦横にデータ線６ａ及び走査線１１ａが配線されており、それらの交点に対応する各画素部に、マトリクス状に配列された液晶素子１１８の画素電極９ａ及び画素電極９ａをスイッチング制御する画素スイッチング素子として、第３ＴＦＴ３０を備える。尚、本実施形態では特に、走査線１１ａの総本数をｍ本（但し、ｍは２以上の自然数）とし、データ線６ａの総本数をｎ本（但し、ｎは２以上の自然数）として説明する。
【００７２】
画像表示領域１０ａに配線された複数のデータ線６ａは夫々、Ｒ用、Ｇ用、及びＢ用の３種のうちのいずれかとして設けられている。また、サンプリング回路１０１ｂにおいて、サンプリングスイッチ２０２は、各データ線６ａに設けられている。各サンプリングスイッチ２０２は、サンプリング回路２００から出力されるサンプリング信号Ｓｉ（ｉ＝１、２、・・・、ｎ）に応じて、対応するデータ線６ａに、Ｒ信号、Ｇ信号、及びＢ信号のうちのいずれか一つをサンプリングして供給する。
【００７３】
図３中、一つの画素部の構成に着目すれば、第３ＴＦＴ３０のソース電極には、Ｒ信号、Ｇ信号、及びＢ信号のうちのいずれか一つが供給されるデータ線６ａが電気的に接続されている一方、第３ＴＦＴ３０のゲート電極には、走査信号Ｙｊ（但し、ｊ＝１、２、・・・、ｍ）が供給される走査線１１ａが電気的に接続されるとともに、第３ＴＦＴ３０のドレイン電極には、液晶素子１１８の画素電極９ａが接続されている。ここで、各画素部において、液晶素子１１８は、画素電極９ａと対向電極２１との間に液晶を挟持してなる。従って、各画素部は、走査線１１ａとデータ線６ａとの各交点に対応して、マトリクス状に配列されることになる。
【００７４】
液晶素子１１８の画素電極９ａには、第３ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａより画像信号が所定のタイミングで供給される。これにより、液晶素子１１８には、画素電極９ａ及び対向電極２１の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶パネル１００からは画像信号に応じたコントラストをもつ光が出射する。
【００７５】
ここで、保持された画像信号がリークするのを防ぐために、蓄積容量７０が、液晶素子１１８と並列に付加されている。例えば、画素電極１１８の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００７６】
＜１−２：画素部の構成＞
以下では、本発明の本実施形態における電気光学装置の画素部における構成について、図４から図６を参照して説明する。
【００７７】
図４及び図５は、本実施形態の電気光学装置における、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。なお、図４及び図５は、それぞれ、後述する積層構造のうち下層部分（図４）と上層部分（図５）とを分かって図示している。
【００７８】
また、図６は、図４及び図５を重ね合わせた場合のＡ−Ａ´断面図である。なお、図６においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００７９】
まず、図５において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており（点線部により輪郭が示されている）、また、図４及び図５に示すように、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａが設けられている。データ線６ａは、後述するようにアルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうち図４中右上がりの斜線領域で示したチャネル領域１ａ´に対向するゲート電極３ａにコンタクトホール１２ｃｖを介して電気的に接続されており、該ゲート電極３ａは該走査線１１ａに含まれる形となっている。すなわち、ゲート電極３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に、走査線１１ａに含まれるゲート電極３ａが対向配置された画素スイッチング用の第３ＴＦＴ３０が設けられている。これにより第３ＴＦＴ３０（ゲート電極を除く。）は、ゲート電極３ａと走査線１１ａとの間に存在するような形態となっている。
【００８０】
次に、電気光学装置は、図４及び図５のＡ−Ａ´線断面図たる図６に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。
【００８１】
ＴＦＴアレイ基板１０の側には、図６に示すように、前記の画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００８２】
このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、前述のシール材５２（図１及び図２参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【００８３】
一方、ＴＦＴアレイ基板１０上には、前記の画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図６に示すように、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含む第３ＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、第３ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。なお、前述のうち第１層から第３層までが、下層部分として図４に図示されており、第４層から第６層までが上層部分として図５に図示されている。
【００８４】
（積層構造・第１層の構成―走査線等―）
まず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図４のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線１１ａは、図４のＸ方向に沿うように延びる本線部と、データ線６ａ或いは容量配線４００が延在する図４のＹ方向に延びる突出部とを備えている。なお、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、したがって、該走査線１１ａは１本１本分断された形となっている。
【００８５】
（積層構造・第２層の構成―ＴＦＴ等―）
次に、第２層として、ゲート電極３ａを含む第３ＴＦＴ３０が設けられている。第３ＴＦＴ３０は、例えばｎチャネル型ＴＦＴとして形成され、図６に示すようにＬＤＤ構造を有している。第３ＴＦＴ３０の半導体層１ａは、例えばポリシリコン膜により形成される。
【００８６】
また、本実施形態では、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図４に示すように、各画素電極９ａのＸ方向に延びる一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【００８７】
なお、上述のＴＦＴ３０は、好ましくは図６に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００８８】
尚、ＴＦＴアレイ基板１０上において、第３ＴＦＴ３０の半導体層１aより下層側であって、下地絶縁膜１２より上層側に、平面的に見て後述のコンタクトホール８１に重畳的なパターンとして、シート層６０ａが形成されている。
【００８９】
（積層構造・第１層及び第２層間の構成―下地絶縁膜―）
以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａから第３ＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用の第３ＴＦＴ３０の特性変化を防止する機能を有する。
【００９０】
この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長の方向に沿った溝状のコンタクトホール１２ｃｖが掘られており、このコンタクトホール１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、このコンタクトホール１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ３０の半導体層１ａは、図４によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
【００９１】
また、この側壁部３ｂは、前記のコンタクトホール１２ｃｖを埋めるように形成されているとともに、その下端が前記の走査線１１ａと接するようにされている。ここで走査線１１ａは、上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極３ａ及び走査線１１ａは、当該行に着目する限り、常に同電位となる。
【００９２】
（積層構造・第３層の構成―蓄積容量等―）
さて、前述の第２層に続けて第３層には、蓄積容量７０が設けられている。蓄積容量７０は、第３ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。また、本実施形態に係る蓄積容量７０は、図４の平面図を見るとわかるように、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。
【００９３】
より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａと第３ＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。ちなみに、ここにいう中継接続は、前記の中継電極７１９を介して行われている。
【００９４】
容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。本実施形態において、容量電極３００を固定電位とするためには、固定電位とされた容量配線４００（後述する。）と電気的接続が図られることによりなされている。また、容量電極３００は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。これにより、容量電極３００は、第３ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。
【００９５】
誘電体膜７５は、図６に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。
【００９６】
本実施形態において、この誘電体膜７５は、図６に示すように、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂというように二層構造を有するものとなっている。上層の窒化シリコン膜７５ｂは画素電位側容量電極の下部電極７１より少し大きなサイズにパターニングされ、遮光領域（非開口領域）内で収まるように形成されている。
【００９７】
なお、本実施形態では、誘電体膜７５は、二層構造を有するものとなっているが、場合によっては、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。むろん単層構造としてもよい。
【００９８】
（積層構造、第２層及び第３層間の構成―第１層間絶縁膜―）
以上説明した第３ＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。
【００９９】
そして、この第１層間絶縁膜４１には、第３ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続する、本発明に係る「第３コンタクトホール」の一例であるコンタクトホール８１が、後記第２層間絶縁膜４２の表面から、第１及び第２層間絶縁膜４１を貫通して、半導体層１ａの表面に至るように、開孔されている。また、第１層間絶縁膜４１には、第３ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。
【０１００】
（積層構造・第４層の構成―データ線等―）
さて、前述の第３層に続けて第４層には、第２層間絶縁膜４２の表面から、コンタクトホール８１の側壁及び該コンタクトホール８１の底部に露出した第３ＴＦＴ３０の半導体層１ａの表面に連続的に形成されたデータ線６ａが設けられている。このデータ線６ａは、図６に示すように、下層より順に、アルミニウムからなる層４１Ａ、窒化チタンからなる層４１ＴＮ、窒化シリコン膜からなる層４０１の三層構造を有する膜として形成されている。窒化シリコン膜４０１は、その下層のアルミニウム層４１Ａと窒化チタン層４１ＴＮを覆うように少し大きなサイズにパターニングされている。
【０１０１】
また、この第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図５に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。
【０１０２】
ちなみに、これら容量配線用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一膜として形成されていることから、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する。
【０１０３】
（積層構造・第３層及び第４層間の構成―第２層間絶縁膜―）
以上説明した蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、第３ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されているとともに、前記容量配線用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、前記のコンタクトホール８８２が形成されている。
【０１０４】
（積層構造・第５層の構成―容量配線等―）
さて、前述の第４層に続けて第５層には、容量配線４００が形成されている。この容量配線４００は、平面的にみると、図５に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該容量配線４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。
【０１０５】
さらには、図５中、ＸＹ方向それぞれに延在する容量配線４００の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。容量配線４００に、この略三角形状の部分が設けられていることにより、第３ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層１ａに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層１ａには至らないことになる。したがって、光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。この容量配線４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。
【０１０６】
また、第４層には、このような容量配線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。なお、これら容量配線４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【０１０７】
他方、上述の容量配線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
【０１０８】
（積層構造・第４層及び第５層間の構成―第３層間絶縁膜―）
以上説明した前述のデータ線６ａの上、かつ、容量配線４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量配線４００と容量配線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
【０１０９】
（積層構造・第６層並びに第５層及び第６層間の構成―画素電極等―）
最後に、第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。画素電極９ａと第３ＴＦＴ３０との間は、このコンタクトホール８９及び第３中継層４０２並びに前述したコンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。
【０１１０】
＜１−３：周辺領域上の構成＞
以上説明したような画素部における構成は、図４に示すように、各画素部において共通である。図１及び図２を参照して説明した画像表示領域１０ａには、かかる画素部における構成が周期的に形成されていることになる。他方、このような電気光学装置では、画像表示領域１０ａの周囲に位置する周辺領域に、図１から図３を参照して説明したように、走査線駆動回路１０４やデータ線駆動回路１０１が形成されている。そして、これら走査線駆動回路１０４やデータ線駆動回路１０１は、例えば複数のスイッチング素子としてのＴＦＴや配線等々から構成されている。
【０１１１】
図７は、周辺領域上に形成されるスイッチング素子の一例たる相補型トランジスタを形成する第１若しくは第２ＴＦＴの構成を示す概略的な平面図であり、図８は、相補型トランジスタの構成の一例を示す断面図である。図７及び図８では夫々、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図８では、画素部の第１層から第４層までに対応する構成を主要部として示してあり、画素部の第５層以上に対応する構成については図示を省略してある。
【０１１２】
以下では、図７又は図８を参照して、周辺領域に設けられた走査線駆動回路１０４やデータ線駆動回路１０１等の駆動回路における、回路素子や配線等の構成の一例として、図３に示すサンプリングスイッチ２０２の構成について説明する。
【０１１３】
図８に示すように、サンプリングスイッチとしての相補型トランジスタ２０２は、ｎチャネル型の第１ＴＦＴ２０２ｎとｐチャネル型の第２ＴＦＴ２０２ｐとを含み、これらそれぞれは、半導体層４２０、ゲート絶縁膜２、及びゲート電極膜１１６を含み、半導体層４２０のドレイン及びソースに接続される各種配線４２２が形成される。そして、図８において、符号１２、４１、４２、及び４３等が示されていることから分かるように、当該相補型トランジスタ２０２及びその上層の構築物は、図６に示した画素部における構成と同一の機会に形成されているものである。すなわち、半導体層４２０は、例えばポリシリコン膜により、第３ＴＦＴ３０の半導体層１ａと同一の機会に形成されており、ゲート電極膜１１６は、走査線１１ａに含まれるゲート電極３ａと同一の機会に形成されている、などというようである。
【０１１４】
尚、配線４２２も、図６に示すデータ線６ａと同一の機会に形成されている。よって、配線４２２も、データ線６ａと同様に、下層より順に、アルミニウムからなる層４２２Ａ、窒化チタンからなる層４２２ＴＮ、窒化シリコン膜からなる層４０１の三層構造を有する膜として形成されている。
【０１１５】
加えて、図８においては図示されていないが、図６における下部電極７１や容量電極３００と同一の機会に薄膜を形成し、これをも相補型トランジスタ２０２に電気的に接続される配線等として利用するようにしてもよい。
【０１１６】
このように、画素部における構成と周辺領域における相補型トランジスタ２０２等の各種の回路素子及び配線等々を同一の機会に形成する構成によれば、これらを別々に形成する態様に比べて、その製造工程の簡略化、或いは省略化等を達成することができる。
【０１１７】
本実施形態では特に、第１及び第２ＴＦＴ２０２ｎ及び２０２ｐは、好ましくは、互いに概ね同様の構成を有している。図７には、これら第１及び第２ＴＦＴ２０２ｎ及び２０２ｐのいずれかについて、半導体層４２０、後述するシート層や第１若しくは第２コンタクトホール、並びに配線４２２の配置関係に係る構成等を示してある。図７において、第１及び第２ＴＦＴ２０２ｎ及び２０２ｐは夫々、例えば、チャネル幅Ｗｃが６００［μｍ］及びチャネル長Ｌｃが３．５［μｍ］となるように形成される。
【０１１８】
図８に示すように、相補型トランジスタ２０２における第１及び第２ＴＦＴ２０２ｎ及び２０２ｐと配線４２２とは、画素部における第３ＴＦＴ３０の半導体層１ａとデータ線６ａと同様、第１及び第２層間絶縁膜４１及び４２によって相互に層間絶縁されている。そして、第２層間絶縁層４２の表面から、第１及び第２層層間絶縁層４１及び４２を貫通して、第１ＴＦＴ２０２ｎの半導体層４２０のソース領域又はドレイン領域の表面に至る第１コンタクトホール１８３ｎが開孔されている。
【０１１９】
図７には、第１及び第２コンタクトホール１８３ｎ及び１８３ｐのいずれかのコンタクトホール１８３が示されている。図７に示すように、第１コンタクトホール１８３ｎは、第１ＴＦＴ２０２ｎの半導体層４２０におけるソース領域又はドレイン領域上のチャネル幅Ｗｃ方向に沿って、複数開孔される。例えば、第１コンタクトホール１８３ｎは、チャネル幅Ｗｃ方向に沿って、隣接する第１コンタクトホール１８３ｎの間隔ｄｐが５［μｍ］でソース領域若しくはドレイン領域上に配列され、総数が１００個程度となるように開孔されている。また、各第１コンタクトホール１８３ｎは、図７に示すように、径ｒ０が例えば１［μｍ］で、図８に示すように、深さｈ０が１．２［μｍ］となるように、開孔されている。
【０１２０】
配線４２２は、第２層間絶縁膜４２の表面から、第１コンタクトホール１８３ｎの側壁、及び第１コンタクトホール１８３ｎの底部に露出した第１ＴＦＴ２０２ｎの半導体層４２０の表面に連続的に形成される。よって、第１コンタクトホール１８３ｎの底部において、配線４２２の一部と第１ＴＦＴ２０２ｎの半導体層４２０とが電気的に接続されることとなる。第１ＴＦＴ２０２ｎの半導体層４２０のソース領域若しくはドレイン領域に対して開孔された複数の第１コンタクトホール１８３ｎを介して、配線４２２と半導体層４２０とが電気的に接続されることで、該接続に係る第１抵抗を低抵抗化させることができる。
【０１２１】
他方、第１及び第２層間絶縁膜４１及び４２には、第１及び第２層層間絶縁層４１及び４２を貫通して、第２ＴＦＴ２０２ｐの半導体層４２０の表面に至る第２コンタクトホール１８３ｐが、第１コンタクトホール１８３ｎと同様に開孔される。そして、第２ＴＦＴ２０２ｐの半導体層４２０も、第１ＴＦＴ２０２ｎと同様に、第２コンタクトホール１８３ｐ内に形成された配線４２２の一部と電気的に接続されている。よって、第１ＴＦＴ２０２ｎと同様、第２ＴＦＴ２０２ｐにおいても、配線４２２と半導体層４２０との電気的に接続に係る第２抵抗を低抵抗化させることができる。
【０１２２】
尚、図８に示すように、第１ＴＦＴ２０２ｎのソース領域及びドレイン領域のいずれかと、第２ＴＦＴ２０２ｐのソース領域及びドレイン領域のいずれかとは、配線４２２を介して相互に電気的に接続されることとなる。また、第１ＴＦＴ２０２ｎ及び第２ＴＦＴｐのいずれかは、データ線６ａ若しくは画像信号供給線Ｌ１、Ｌ２、及びＬ３のいずれかに、配線４２２を介して電気的に接続される。
【０１２３】
図８に示すように、第１及び第２ＴＦＴ２０２ｎ及び２０２ｐの半導体層４２０と、配線４２２における最下層を形成する、アルミニウムからなる層４２２Ａとが、第１及び第２コンタクトホール１８３ｎ及び１８３ｎ内において接触することで、電気的接続がなされる。ここで、一般に、ｎ型の不純物として例えばＰ（リン）を注入したポリシリコン膜及びアルミニウムからなる膜は、電気的接続に係る抵抗が高くなる。よって、本来的に、相補型トランジスタ２０２において、第１コンタクトホール１８３ｎ内における配線４２２と第１ＴＦＴ２０２ｎの半導体層４２０との電気的接続に係る第１抵抗は、第２コンタクトホール１８３ｐ内における配線４２０と第２ＴＦＴ２０２ｐの半導体層４２０との電気的接続に係る第２抵抗より大きくなる、という差異が生じる。より具体的には、例えば、第１抵抗が１００［ｋΩ］となるのに対して、第２抵抗が３［ｋΩ］程度の値となる、というように、第１抵抗と第２抵抗とで２桁程度に値が異なってくる。
【０１２４】
また、第１及び第２ＴＦＴ２０２ｎ及び２０２ｐの半導体層４２０の膜厚ｄｔは、例えば４０［ｎｍ］程度で、第１及び第２コンタクトホール１８３ｐ及び１８３ｎの深さｈ０と比較して、極めて薄く形成されている。よって、特に第１層間絶縁膜４１と半導体層４２０とのエッチング選択比が小さいドライエッチング法により、第１及び第２コンタクトホール１８３ｎ及び１８３ｐを開孔すると、半導体層４２０がエッチングにより削られて、膜厚が小さくなる恐れがある。その結果、第１及び第２抵抗はより大きくなる。特に、本来的に高い抵抗の第１抵抗の上昇は、駆動回路を微細化し、ひいては画素を高精細化する上で、画像表示において、コントラスト低下やゴーストの発生等の表示不良を招く恐れがあり、深刻な問題と成り得る。
【０１２５】
尚、図６に戻り、コンタクトホール８１の構成も、好ましくは、第１又は第２コンタクトホール１８３ｎ又は１８３ｐと同様である。また、第３ＴＦＴ３０の半導体層１ａにおける高濃度ソース領域１ｄは、データ線６ａにおける最下層を形成するアルミニウムからなる層４１Ａとコンタクトホール８１内において接触する。また、第３ＴＦＴ３０の半導体層１ａも、第１及び第２ＴＦＴ２０２ｎ及び２０２ｐの半導体層４２０と同様、コンタクトホール８１の深さに対して、極めて薄く形成されている。よって、画素部においても、データ線６ａと第３ＴＦＴ３０の半導体層１ａとの電気的接続に係る抵抗が本来的に高くなると共にコンタクトホール８１の開孔によって上昇する恐れがある。
【０１２６】
本実施形態では、図７又は図８に示すように、ＴＦＴアレイ基板１０上において、第１ＴＦＴ２０２ｎの半導体層４２０より下層側に、平面的に見て第１コンタクトホール１８３ｎと重畳的に導電性のシート層６０ｎが形成されている。尚、図７には、シート層６０ｎ、及び第２コンタクトホール１８３ｐと重畳的に形成されるシート層６０ｐのいずれかを、シート層６０として示してある。シート層６０ｎは、例えば、アモルファスシリコン膜やポリシリコン膜、ｎ型の不純物を注入したポリシリコン膜、或いはシリサイド膜により形成される。また、シート層６０ｎは、図７によく示されるように、島状のパターンであって、第１ＴＦＴ２０２ｎのソース領域若しくはドレイン領域に対して開孔された複数の第１コンタクトホール１８３ｎの全てに共通のパターンとして、形成される。尚、シート層６０ｎは、各第１コンタクトホール２０２ｎ毎に、平面的に見て、該第１コンタクトホール２０２ｎに重畳的な島状のパターンとして、形成されてもよい。このように各第１コンタクトホール２０２ｎ毎にシート層６０ｎを形成する場合と比較して、上述したように、複数の第１コンタクトホール２０２ｎに共通のパターンとしてシート層６０ｎを形成するようにすれば、シート層６０ｎを容易に形成することができる。
【０１２７】
よって、第１ＴＦＴ２０２ｎの半導体層４２０において、第１コンタクトホール１８３ｎ内で配線４２２に電気的に接続される部分を、該部分にシート層６０ｎを加えた膜厚とすることによって、擬似的に厚膜とすることができる。
【０１２８】
また、第２ＴＦＴ２０２ｐに対しても、第１ＴＦＴ２０２ｎと同様に、シート層６０ｐが形成されている。このシート層６０ｐを例えばポリシリコン膜により形成する場合、ｐ型の不純物を注入してもよい。よって、第２ＴＦＴ２０２ｐの半導体層４２０において、第２コンタクトホール１８３ｐ内で配線４２２に電気的に接続される部分も、擬似的に厚膜とすることができる。
【０１２９】
加えて、図６において、既に説明したように、ＴＦＴアレイ基板１０上で、第３ＴＦＴ３０の下層側においても、シート層６０ａが形成されているため、第３ＴＦＴ３０の半導体層１ａにおける高濃度ソース領域１ｄの、コンタクトホール８１内においてデータ線６ａと電気的に接続される一部の膜厚を、擬似的に厚膜とすることができる。
【０１３０】
よって、第１コンタクトホール１８３ｎを、ドライエッチング法により開孔する場合も、第１ＴＦＴ２０２ｎにおいて、シート層６０ｎが存在することによって、半導体層４２０において配線４２２と電気的に接続される部分が薄くなったり、消失したりして、第１抵抗が大きくなるのを防止することができる。また、第２コンタクトホール１８３ｐ及びコンタクトホール８１を、ドライエッチング法により開孔する場合も、第２ＴＦＴ２０２ｐにおいても、第１ＴＦＴ２と同様に第２抵抗が大きくなるのを防止することができ、更に、第３ＴＦＴ３０においても、第１又は第２ＴＦＴ２０２ｎ又は２０２ｐと同様に、第３ＴＦＴ３０の半導体層１ａとデータ線６ａとの電気的に接続に係る抵抗が大きくなるのを防止することができる。
【０１３１】
ここで、シート層６０ａ、６０ｎ又は６０ｐをシリサイド膜により形成した場合、ドライエッチング法によるエッチングにおいて、シリサイド膜のエッチングレートは層間絶縁膜より小さいため、エッチングストッパー膜として機能し、エッチング選択比を大きくすることが可能となる。よって、安価な装置によりドライエッチング法を行うことができるため、駆動回路の製造に要するコストを低くすることが可能となる。
【０１３２】
従って、ドライエッチング法のみにより、第１抵抗、第２抵抗、及び第３ＴＦＴ３０の半導体層１ａとデータ線６ａとの電気的に接続に係る抵抗の上昇を抑えて、第１及び第２コンタクトホール１８３ｎ及び１８３ｐとコンタクトホール８１とを開孔することが可能となる。よって、本実施形態では、駆動回路を容易に微細化することができると共に、画素を高精細化させることが可能となる。
【０１３３】
また、第１及び第２ＴＦＴ２０２ｎ及び２０２ｐの下層側において、シート層６０ｎ及び６０ｐは、膜質や膜厚を変化させて形成されている。第１及び第２抵抗は、夫々、第１及び第２コンタクトホール１８３ｎ及び１８３ｐの各々における配線４２２と半導体層４２０との接触部分の面積又は体積に依存する。本実施形態では、例えばシート層６０ｎ及び６０ｐの膜厚を、夫々調整することにより、第１及び第２コンタクトホール１８３ｎ及び１８３ｐの各々における配線４２２と半導体層４２０との接触部分の体積を調整してある。より具体的には、第１コンタクトホール１８３ｎに対して重畳的に形成されたシート層６０ｎの、ＴＦＴアレイ基板１０に対して垂直方向の膜厚を、第２コンタクトホール１８３ｐに対して重畳的に形成されたシート層６０ｐの、ＴＦＴアレイ基板１０に対して垂直方向の膜厚より大きく形成して、第１コンタクトホール１８３ｎにおける配線４２２と半導体層４２０との接触部分の体積を大きくして、第１抵抗を所定値にして低抵抗化させる。又は、第２コンタクトホール１８３ｐに対して重畳的に形成されたシート層６０ｐの膜厚を、第１コンタクトホール１８３ｎに対して重畳的に形成されたシート層６０ｎの膜厚より小さく形成することで、第２コンタクトホール１８３ｐにおける配線４２２と半導体層４２０との接触部分の体積を小さくして、第２抵抗を所定値にして高抵抗化させる。これにより、第１及び第２抵抗を相互に近付けることが可能となる。
【０１３４】
更に、シート層６０ｎ及び６０ｐの膜厚に加えて膜質を夫々調整することで、第１抵抗を低抵抗化させるか、又は第２抵抗を高抵抗化させて、第１及び第２抵抗を相互に近付ける。より具体的には、これらシート層６０ｎ及び６０ｐを夫々、例えば異なる材料により形成することで、第１抵抗を所定値にして低抵抗化させるか、又は第２抵抗を所定値にして高抵抗化させる。
【０１３５】
このように、第１及び第２抵抗を相互に近付けることで、相補型トランジスタ２０２において、第１及び第２ＴＦＴ２０２ｎ及び２０２ｐの動作がずれるのを防止することが可能となる。第１及び第２抵抗を好ましくは夫々同等の値とすることにより、相補型トランジスタ２０２において、第１及び第２ＴＦＴ２０２ｎ及び２０２ｐを同期したタイミングで動作させることが可能となる。よって、相補型トランジスタにおいて、サンプリング信号Ｓｉの入力タイミングに対して、画像信号がデータ線６ａに供給されるタイミングがずれるのを防止することが可能となる。
【０１３６】
よって、本実施形態では、第１及び第２コンタクトホール１８３ｎ及び１８３ｐの開孔時、半導体層４２０が削れることにより、第１及び第２抵抗が上昇するのを防止することができるため、表示画像においてコントラストが低下したり、ゴーストが発生する等の表示不良が生じるのを防止することが可能となる。加えて、駆動回路において、消費電流を小さくすることが可能となる。その結果、電気光学装置において、画素を高精細化して、高品質な画像表示を行うことが可能となる。
【０１３７】
＜１−４；電気光学装置の製造方法＞
以下では、上述した本実施形態の電気光学装置の製造プロセスについて、図９及び図１０を参照して説明する。図９及び図１０は、製造プロセスの各工程における図８に示す断面の構成を、順を追って示す工程図である。尚、以下においては、主に、本実施形態において特徴的な、相補型トランジスタ２０２の配線４２２及び半導体層４２０の接続部分の形成に係る各工程についてのみ特に詳しく説明することとし、それ以外の走査線１１ａや蓄積容量７０等の製造工程に関しては、説明を省略することとする。
【０１３８】
図９（ａ）において、ＴＦＴアレイ基板１０上に、下地絶縁膜１２並びに図中には図示していないが、画像表示領域１０ａに走査線１１ａ等が形成されている状態で、下地絶縁膜１２上に、例えば、減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によりポリシリコン膜を形成し、このポリシリコン膜に対してエッチング法を施してパターニングし、シート層６０ｎ及び６０ｐを形成する。この際、後に形成された第１及び第２層間絶縁膜４１及び４２に開孔される第１コンタクトホール１８３ｎ及び１８３ｐについて、第１コンタクトホール１８３ｎに対して重畳的に配置されるシート層６０ｎには、ｎ型の不純物を注入し、又は第２コンタクトホール１８３ｐに対して重畳的に配置されるシート層６０ｐには、ｐ型の不純物を注入するようにしてもよい。尚、シート層６０ｎ及び６０ｐの形成と同一の機会に、画素部において、シート層６０ａを形成する。
【０１３９】
その後、図９（ｂ）において、シート層６０ｎ及び６０ｐより上層側に、減圧ＣＶＤ等によりアモルファスシリコン膜を形成し熱処理を施すことにより、ポリシリコン膜を固相成長させる。或いは、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成する。次に、このポリシリコン膜に対し、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、半導体層４２０を形成する。更に、熱酸化すること等により、ゲート絶縁膜２を形成する。
【０１４０】
続いて、例えば、減圧ＣＶＤ法等によりポリシリコン膜を成膜し、更に燐（Ｐ）を熱拡散して、このポリシリコン膜を導電化した後、フォトリソグラフィ法及びエッチング処理により、図８に示す所定パターンのゲート電極膜１１６を形成する。次に、半導体層４２０に対して、ｎ型及びｐ型の不純物を夫々注入する。これにより、第１及び第２ＴＦＴ２０２ｎ及び２０２ｐを形成する。尚、第１及び第２ＴＦＴ２０２ｎ及び２０２ｐの形成に伴って、画素部において、第２層に、第３ＴＦＴ３０等が形成される。
【０１４１】
続いて、図９（ｃ）において、常圧又は減圧ＣＶＤ法等により、第１層間絶縁膜４１を形成し、その後、画素部において蓄積容量７０等を形成した後、第２層間絶縁膜４２を形成する。
【０１４２】
その後、図１０（ａ）において、第１及び第２層間絶縁膜４１及び４２に、第１及び第２コンタクトホール１８３ｎ及び１８３ｐが、ドライエッチング法を用いて開孔される。尚、この際、ウエットエッチング法を併用してもよい。また、画素部において、第１及び第２コンタクトホール１８３ｎ及び１８３ｐの開孔に伴って、コンタクトホール８１や８０１が開孔される。
【０１４３】
その後、図１０（ｂ）において、第２層間絶縁膜４２上に、下層より順に、アルミニウムからなる層、窒化チタンからなる層、及び窒化シリコン膜からなる層を成膜し、この積層膜をパターニングして、配線４２２を形成する。この際、画像表示領域１０ａにおいても、第４層に位置するデータ線６ａ等が形成される。
【０１４４】
その後、第３層間絶縁膜４３や、画素部における容量配線４００等を形成し、更に、別途、対向電極２１や配向膜２２を形成した対向基板２０と、画素電極９ａ等が形成されたＴＦＴアレイ基板１０とを貼り合わせて、ＴＦＴアレイ基板１０及び対向基板２０間に液晶を封入する。
【０１４５】
＜１−５；変形例＞
上述した本実施形態の変形例について、図１１を参照して説明する。図１１は、本変形例における相補型トランジスタの構成の一例を示す断面図である。図１１に示すように、第１及び第２ＴＦＴ２０２ｎ及び２０２ｐのうち、第１ＴＦＴ２０２ｎの半導体層４２０より下層側において、第１コンタクトホール１８３ｎと重畳的に配置されるシート層６０ｎのみが形成されてもよい。よって、第１ＴＦＴ２０２ｎの半導体層４２０において、下層側にシート層６０ｎが形成された一部については、第２コンタクトホール１８３ｐ内において、配線４２２と電気的に接続される第２ＴＦＴ２０２ｐの半導体層４２０の一部の膜厚と比較して、厚く形成することが可能となる。よって、第１コンタクトホール１８３ｎにおける配線４２２と半導体層４２０との接触部分の体積を調整することで、第１抵抗を低抵抗化させて、第１及び第２抵抗を相互に近付けることが可能となる。
【０１４６】
＜２；第２実施形態＞
次に、本発明の電気光学装置に係る第２実施形態について説明する。第２実施形態では、第１実施形態と比較して、第１又は第２コンタクトホールの形状が異なっている。よって、第２実施形態における電気光学装置について、重複する説明を省略すると共に、第１実施形態との共通箇所には、同一符号を付して示し、異なる点についてのみ、図１２を参照して説明する。図１２は、第２実施形態における相補型トランジスタを形成する第１若しくは第２ＴＦＴの構成を、図７と同様に示す平面図である。尚、第１実施形態と同様の構成については、図１から図８を参照して説明することもある。
【０１４７】
第１及び第２層間絶縁膜４１及び４２に、第１コンタクトホール１８３ｎ（図１２における１８３）は、ＴＦＴアレイ基板１０上に平面的に見て、第１ＴＦＴ２０２ｎのチャネル長Ｌｃ方向に沿って延びる短辺の長さに対して、第１ＴＦＴ２０２ｎのチャネル幅Ｗｃ方向に沿って延びる長辺の長さが２倍以上である長方形状の長孔として開孔されている。第１コンタクトホール１８３ｎは、例えば、長穴の長辺が第１ＴＦＴ２０２ｎのチャネル幅Ｗｃと概ね同一の長さとなるように開孔されている。尚、第１実施形態と同様に、第１コンタクトホール１８３ｎは、第１ＴＦＴ２０２ｎの半導体層４２０におけるソース領域又はドレイン領域上のチャネル幅Ｗｃ方向に沿って、複数開孔されるようにしてもよい。
【０１４８】
このように第１コンタクトホール１８３ｎを長穴として形成することにより、第１抵抗をより低抵抗化させることが可能となる。
【０１４９】
尚、第２コンタクトホール１８３ｐも、好ましくは、第１コンタクトホール１８３ｎと同様に、長穴として開孔される。このようにすれば、第１抵抗に加えて第２抵抗もより低抵抗化させることが可能となる。
【０１５０】
次に、第２実施形態における電気光学装置の製造方法について説明する。以下では、相補型トランジスタ２０２の配線４２２及び半導体層４２０の接続部分の形成に係る各工程についてのみ特に詳しく説明する。また、これらの工程について、第１実施形態と同様の工程については説明を省略し、異なる工程についてのみ、特に詳細に説明する。尚、第２実施形態の相補型トランジスタ２０２における断面の構成は、図８を参照して説明した第１実施形態の構成と概ね同様であるため、図９及び図１０を参照して、相補型トランジスタ２０２の配線４２２及び半導体層４２０の接続部分の形成に係る各工程について、説明する。
【０１５１】
第１及び第２層間絶縁膜４１及び４２に、第１及び第２コンタクトホール１８３ｎ及び１８３ｐを、ドライエッチング法のみにより開孔する。即ち、既に説明したように、ドライエッチング法のみにより、第１抵抗及び第２抵抗の上昇を抑えて、第１及び第２コンタクトホール１８３ｎ及び１８３ｐを開孔することが可能である。
【０１５２】
ここで、図１３には、第１及び第２コンタクトホール１８３ｎ及び１８３ｐの開孔に係る比較例について、図７と同様に示してある。第１及び第２コンタクトホール１８３ｎ及び１８３ｐを、第１及び第２層間絶縁膜４１及び４２に開孔する際、ウエットエッチング法を用いると、等方的なエッチングが第１及び第２層間絶縁膜４１及び４２に対して施されるため、図１３に示すように、第１又は第２コンタクトホール１８３ｎ又は１８３ｐ（図１３における１８３）の、ＴＦＴアレイ基板１０上に平面的に見た形状が変形する恐れがある。このように、第１又は第２コンタクトホール１８３ｎ又は１８３ｐの形状が変形することで、その後、配線４２２の形成時、該配線４２２を形成する積層膜をパターニングする際に、第１又は第２コンタクトホール１８３ｎ又は１８３ｐ内に露出した半導体層４２０の一部がエッチングにより削れる事態を招く。
【０１５３】
他方、第２実施形態では、ドライエッチング法により、第１及び第２コンタクトホール１８３ｎ及び１８３ｐを開孔するため、異方的なエッチングが第１及び第２層間絶縁膜４１及び４２に対して施されることにより、第１又は第２コンタクトホール１８３ｎ又は１８３ｐの形状が変形するのを防止することが可能となる。よって、その後、配線４２２を形成する積層膜をパターニングする際に、第１又は第２コンタクトホール１８３ｎ又は１８３ｐ内に露出した半導体層４２０の一部がエッチングにより削れるのを防止することができる。
【０１５４】
＜３：電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【０１５５】
＜３−１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１４は、プロジェクタの構成例を示す平面配置図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１５６】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１５７】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１５８】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１５９】
＜３−２：モバイル型コンピュータ＞
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１５は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【０１６０】
＜３−３；携帯電話＞
さらに、液晶装置を、携帯電話に適用した例について説明する。図１６は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１６１】
尚、図１４から図１６を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１６２】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びにこれを備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１６３】
【図１】本実施形態における電気光学装置の全体構成を表す平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】電気光学装置の電気的な構成を示すブロック図である。
【図４】データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であって、下層部分（図６における符号７０（蓄積容量）までの下層の部分）に係る構成のみを示すものである。
【図５】データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であって、上層部分（図６における符号７０（蓄積容量）を超えて上層の部分）に係る構成のみを示すものである。
【図６】図４及び図５を重ね合わせた場合のＡ−Ａ’断面図である。
【図７】相補型トランジスタを形成する第１若しくは第２ＴＦＴの構成を示す概略的な平面図である。
【図８】相補型トランジスタの構成の一例を示す断面図である。
【図９】製造プロセスの各工程における図８に示す断面の構成を、順を追って示す工程図（その１）である。
【図１０】製造プロセスの各工程における図８に示す断面の構成を、順を追って示す工程図（その２）である。
【図１１】本変形例における相補型トランジスタの構成の一例を示す断面図である。
【図１２】第２実施形態における相補型トランジスタを形成する第１若しくは第２ＴＦＴの構成を、図７と同様に示す平面図である。
【図１３】第１及び第２コンタクトホール１８３ｎ及び１８３ｐの開孔に係る比較例について、図７と同様に示す図である。
【図１４】液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図１５】液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１６】液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【０１６４】
１０…ＴＦＴアレイ基板、４１…第１層間絶縁膜、４２…第２層間絶縁膜、６０ｎ、６０ｐ…シート層、１０１…データ線駆動回路、２０２…相補型トランジスタ、２０２ｎ…第１ＴＦＴ、２０２ｐ…第２ＴＦＴ、４２２…配線
【図１】
2006235281.tif 000003
【図２】
2006235281.tif 000004
【図３】
2006235281.tif 000005
【図４】
2006235281.tif 000006
【図５】
2006235281.tif 000007
【図６】
2006235281.tif 000008
【図７】
2006235281.tif 000009
【図８】
2006235281.tif 000010
【図９】
2006235281.tif 000011
【図１０】
2006235281.tif 000012
【図１１】
2006235281.tif 000013
【図１２】
2006235281.tif 000014
【図１３】
2006235281.tif 000015
【図１４】
2006235281.tif 000016
【図１５】
2006235281.tif 000017
【図１６】
2006235281.tif 000018