(57)【要約】【課題】  内部回路から出力される信号の駆動能力を高め、外部負荷に出力するバッファ回路において、容易にリンギングを抑制する。【解決手段】  出力バッファ６０は、入力される信号の駆動能力を可変し、外部負荷９０に出力する。電圧モニタ回路７０は、出力バッファ６０から出力される信号を駆動能力制御回路５０にフィードバックする。駆動能力制御回路５０は、電圧モニタ回路７０から出力される信号に応じて、出力バッファ６０の駆動能力を制御する。これにより、外部負荷９０に出力する信号の状態に応じて、信号の駆動能力が制御されるので、回路上の伝送線路負荷定数の変更や、回路を構成している半導体装置の変更等、回路条件を変更することなく、容易にリンギングを抑制することができる。【選択図】  図１
2006054628.tif 000002
【特許請求の範囲】
【請求項１】
内部回路から出力される信号の駆動能力を高め、外部負荷に出力するバッファ回路において、
前記信号の駆動能力を可変し、前記外部負荷に出力する信号可変駆動手段と、
前記信号可変駆動手段から出力される前記信号をフィードバックするフィードバック手段と、
前記フィードバックされる前記信号に応じて、前記信号可変駆動手段の前記駆動能力を制御する駆動能力制御手段と、
を有することを特徴とするバッファ回路。
【請求項２】
前記フィードバック手段は、シュミットトリガによって構成され、
前記駆動能力制御手段は、前記シュミットトリガから出力される前記信号の状態と、前記内部回路から出力される前記信号の状態とが異なっている間、前記信号可変駆動手段の前記駆動能力を高めることを特徴とする請求項１記載のバッファ回路。
【請求項３】
前記駆動能力制御手段は、前記シュミットトリガから出力される前記信号の状態と、前記内部回路から出力される前記信号の状態とが同じになったとき、前記信号可変駆動手段の前記駆動能力を低下することを特徴とする請求項２記載のバッファ回路。
【請求項４】
前記信号可変駆動手段の低下されたときの前記駆動能力は、前記外部負荷を駆動できる前記駆動能力を有していることを特徴とする請求項３記載のバッファ回路。
【請求項５】
前記シュミットトリガは、前記外部負荷から出力される外部信号が入力され、前記内部回路に出力することを特徴とする請求項２記載のバッファ回路。
【請求項６】
内部回路から出力される信号の駆動能力を高め、外部負荷に出力する半導体装置において、
前記信号の駆動能力を可変し、前記外部負荷に出力する信号可変駆動手段と、
前記信号可変駆動手段から出力される前記信号をフィードバックするフィードバック手段と、
前記フィードバックされる前記信号に応じて、前記信号可変駆動手段の前記駆動能力を制御する駆動能力制御手段と、
を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバッファ回路および半導体装置に関し、特に内部回路から出力される信号の駆動能力を高め、外部負荷に出力するバッファ回路および半導体装置に関する。
【背景技術】
【０００２】
回路間で高速な信号伝達を行う場合、シングルエンドＩ／Ｆにおいては、立ち上がり時間および立下り時間の傾きを小さくするため、出力信号の電流の変化率（ｄｉ／ｄｔ）を大きくとるようにする。しかし、その場合、信号遷移時の周波数成分が高くなるため、出力信号にリンギングが生じる。リンギングが発生すると、回路の誤動作を誘発する可能性が高く、所望の動作が実現できなくなる恐れが生じる。誤動作の例としては、回路に接続されている電源またはグランドの電流変動が大きくなり、インダクタの影響で電圧降下または上昇が引き起こされる。
【０００３】
なお、低電圧電源で動作し、プルアップ時の出力電圧のリンギングを低減した出力バッファ回路がある。（例えば、特許文献１参照）。
【特許文献１】特開平５−１９１２４２号公報（段落番号〔００１３〕〜〔００１５〕、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら従来、出力信号にリンギングが発生してしまった場合、回路上の伝送線路負荷定数を変更する、回路を構成している半導体装置の変更を行う、電源ラインを強化し、ラインインピーダンスを下げるなど、回路条件を変更して対策を行っていた。そのため、リンギングを抑制することは困難であったという問題点があった。
【０００５】
本発明はこのような点に鑑みてなされたものであり、回路条件を変更することなく、容易にリンギングを抑制することができるバッファ回路および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明では上記問題を解決するために、内部回路から出力される信号の駆動能力を高め、外部負荷に出力するバッファ回路において、前記信号の駆動能力を可変し、前記外部負荷に出力する信号可変駆動手段と、前記信号可変駆動手段から出力される前記信号をフィードバックするフィードバック手段と、前記フィードバックされる前記信号に応じて、前記信号可変駆動手段の前記駆動能力を制御する駆動能力制御手段と、を有することを特徴とするバッファ回路が提供される。
【０００７】
このようなバッファ回路によれば、外部負荷に出力する信号の駆動能力を、信号のフィードバックによって制御する。よって、外部負荷に出力する信号の状態に応じて、駆動能力が制御される。
【発明の効果】
【０００８】
本発明のバッファ回路では、外部負荷に出力する信号の駆動能力を、信号のフィードバックによって制御するようにした。これにより、外部負荷に出力する信号の状態に応じて、信号の駆動能力が制御されるので、回路上の伝送線路負荷定数の変更や、回路を構成している半導体装置の変更等、回路条件を変更することなく、容易にリンギングを抑制することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本発明の半導体装置のブロック図である。
図に示す半導体装置は、端子２０を具備したパッケージ１０に半導体チップ３０が搭載されている。半導体チップ３０には、内部回路４０、駆動能力制御回路５０、出力バッファ６０、電圧モニタ回路７０、およびパッド８０が形成されている。パッド８０と端子２０は、ボンディングによってワイヤが接続されている。
【００１０】
端子２０には、外部負荷９０が接続されている。半導体装置は、端子２０を介して信号を外部負荷９０に出力する。駆動能力制御回路５０、出力バッファ６０、および電圧モニタ回路７０は、内部回路４０から出力される信号を、リンギングが発生しないようにして外部負荷９０に出力する。電圧モニタ回路７０は、出力バッファ６０から出力される信号の電圧を監視し、駆動能力制御回路５０は、電圧モニタ回路７０によって監視された電圧に応じて、出力バッファ６０の駆動能力を制御することで、出力バッファ６０から出力される信号にリンギングが発生しないようにしている。また、半導体装置は、端子２０を介して外部負荷９０から信号を入力する。外部負荷９０からの信号は、電圧モニタ回路７０を介して、内部回路４０に入力される。
【００１１】
なお、図では、端子２０とパッド８０は、１つしか示してないが、実際は複数有している。各パッドには、駆動能力制御回路５０、出力バッファ６０、および電圧モニタ回路７０が設けられ、内部回路４０から出力される信号をリンギングが生じないようにして端子２０に出力する。
【００１２】
内部回路４０は、所定の処理を行う回路であり、処理した結果の信号を駆動能力制御回路５０に出力する。また、内部回路４０は、端子２０、パッド８０、および電圧モニタ回路７０を介して入力される外部負荷９０の信号を処理する。内部回路４０は、例えば、ＣＰＵコアであり、演算結果である信号を駆動能力制御回路５０に出力し、外部負荷９０からの信号を処理する。
【００１３】
駆動能力制御回路５０は、内部回路４０から出力される信号を出力バッファ６０に出力するとともに、電圧モニタ回路７０の制御に応じて、出力バッファ６０の駆動能力を制御する。
【００１４】
出力バッファ６０は、駆動能力制御回路５０の制御によって、駆動能力制御回路５０から出力される信号の駆動能力を可変する。出力バッファ６０によって駆動能力が可変された信号は、パッド８０に出力され、ワイヤ、端子２０を介して外部負荷９０に出力される。
【００１５】
電圧モニタ回路７０は、出力バッファ６０から出力される信号をフィードバックし、駆動能力制御回路５０を制御する。駆動能力制御回路５０は、電圧モニタ回路７０によりフィードバックされる電圧に応じて、出力バッファ６０の駆動能力を制御する。
【００１６】
例えば、内部回路４０から出力される信号がＬ状態からＨ状態へ遷移するとする。駆動能力制御回路５０は、信号がすばやくＬ状態からＨ状態へ遷移するように、出力バッファ６０の駆動能力を高くする。電圧モニタ回路７０は、出力バッファ６０から出力される信号を監視し、その信号の電圧が所定の閾値電圧ＶＩＨを超えると、Ｈ状態の信号を駆動能力制御回路５０に出力する。駆動能力制御回路５０は、電圧モニタ回路７０からのＨ状態の信号を受けて、出力バッファ６０の駆動能力を下げる。
【００１７】
また、内部回路４０から出力される信号がＨ状態からＬ状態へ遷移するとする。駆動能力制御回路５０は、信号がすばやくＨ状態からＬ状態へ遷移するように、出力バッファ６０の駆動能力を高くする。電圧モニタ回路７０は、出力バッファ６０から出力される信号を監視し、その信号の電圧が所定の閾値電圧ＶＩＬより低くなると、Ｌ状態の信号を駆動能力制御回路５０に出力する。駆動能力制御回路５０は、電圧モニタ回路７０からのＬ状態の信号を受けて、出力バッファ６０の駆動能力を下げる。
【００１８】
このように、外部負荷９０に出力される信号が遷移する際、遷移の初期段階では、出力バッファ６０の駆動能力を高めて、高速に遷移する信号を出力する。そして、外部負荷９０に出力される信号が、閾値電圧ＶＩＨ，ＶＩＬに達した時点で出力バッファ６０の駆動能力を抑え、滑らかに遷移する信号を外部負荷９０に出力する。その結果、外部負荷９０に出力される信号のリンギングノイズを抑えることができる。なお、出力バッファ６０は、駆動能力を下げたとき、少なくとも、外部負荷９０を駆動できる駆動能力を有している必要がある。
【００１９】
次に、図１の半導体装置の回路について説明する。
図２は、図１の半導体装置の回路図である。
図には図１の半導体装置の駆動能力制御回路５０、出力バッファ６０、および電圧モニタ回路７０の回路図と、パッド８０が示してある。
【００２０】
駆動能力制御回路５０は、スリーステート回路５１、アシスト回路５２、およびプリバッファＺ１，Ｚ２を有している。
スリーステート回路５１には、内部回路４０から出力される信号ＩＮと、イネーブル信号ＥＮが入力される。イネーブル信号ＥＮは、内部回路４０が信号ＩＮを出力する状態にあるか、外部負荷９０からの信号を入力する状態にあるかを示す。イネーブル信号ＥＮは、Ｌ状態で信号ＩＮを出力する状態にあることを示し、Ｈ状態で外部負荷９０から信号を入力する状態にあることを示す。
【００２１】
スリーステート回路５１は、イネーブル信号ＥＮがＬ状態のとき、信号ＩＮをプリバッファＺ１，Ｚ２に出力する。また、スリーステート回路５１は、イネーブル信号ＥＮがＨ状態のとき、出力をハイインピーダンス状態にする。スリーステート回路５１は、外部負荷９０から信号が入力されるとき、出力をハイインピーダンス状態にすることによって、信号が内部回路４０に入力されることを防いでいる。
【００２２】
プリバッファＺ１，Ｚ２は、スリーステート回路５１に入力される信号ＩＮを反転増幅し、出力バッファ６０に出力する。
アシスト回路５２には、信号ＩＮとイネーブル信号ＥＮが入力される。アシスト回路５２は、イネーブル信号ＥＮがＬ状態であるとき、信号ＩＮの駆動能力が制御されるように、電圧モニタ回路７０から出力される電圧に応じて、出力バッファ６０の駆動能力を制御する。
【００２３】
アシスト回路５２は、ＥＸＯＲ回路Ｚ３、ＮＡＮＤ回路Ｚ４、ＮＯＲ回路Ｚ５、およびＮＯＴ回路Ｚ６，Ｚ７を有している。ＥＸＯＲ回路Ｚ３の入力は、内部回路４０の信号ＩＮを出力する端子と、電圧モニタ回路７０の出力と接続されている。
【００２４】
ＮＡＮＤ回路Ｚ４の入力は、ＥＸＯＲ回路Ｚ３の出力と、イネーブル信号ＥＮが入力されるＮＯＴ回路Ｚ７の出力と、内部回路４０の信号ＩＮを出力する端子と接続されている。ＮＡＮＤ回路Ｚ４の出力は、出力バッファ６０と接続されている。
【００２５】
ＮＯＲ回路Ｚ５の入力は、入力がＥＸＯＲ回路Ｚ３の出力と接続されたＮＯＴ回路Ｚ６の出力と、内部回路４０のイネーブル信号ＥＮを出力する端子と、内部回路４０の信号ＩＮを出力する端子と接続されている。ＮＯＲ回路Ｚ５の出力は、出力バッファ６０と接続されている。
【００２６】
ＥＸＯＲ回路Ｚ３には、信号ＩＮと電圧モニタ回路７０から出力される信号が入力される。ＥＸＯＲ回路Ｚ３は、信号ＩＮと電圧モニタ回路７０から出力される信号の状態が異なっているとき、Ｈ状態を出力する。ＥＸＯＲ回路Ｚ３から出力される信号は、ＮＡＮＤ回路Ｚ４に出力される。また、ＮＯＴ回路Ｚ６を介して、ＮＯＲ回路Ｚ５に出力される。
【００２７】
ＮＡＮＤ回路Ｚ４には、信号ＩＮとＮＯＴ回路Ｚ７によって反転されるイネーブル信号ＥＮが入力される。ＮＡＮＤ回路Ｚ４は、イネーブル信号ＥＮがＬ状態で、信号ＩＮがＨ状態、電圧モニタ回路７０から出力される信号がＬ状態のとき、Ｌ状態の信号を出力バッファ６０に出力する。すなわち、信号ＩＮがＬ状態からＨ状態に遷移したが、出力バッファ６０から出力される信号の電圧が閾値電圧ＶＩＨを超えないために電圧モニタ回路７０がＬ状態の信号を出力していると、ＮＡＮＤ回路Ｚ４は、Ｌ状態の信号を出力バッファ６０に出力する。これによって、出力バッファ６０は、後述するが、駆動能力が高められる。その後、出力バッファ６０から出力される信号の電圧が閾値電圧ＶＩＨを超え、電圧モニタ回路７０がＨ状態の信号を出力すると、ＮＡＮＤ回路Ｚ４は、Ｈ状態の信号を出力する。そして、後述するが、出力バッファ６０は、駆動能力が抑えられる。
【００２８】
ＮＯＲ回路Ｚ５には、信号ＩＮとイネーブル信号ＥＮが入力される。ＮＯＲ回路Ｚ５は、イネーブル信号ＥＮがＬ状態で、信号ＩＮがＬ状態、電圧モニタ回路７０から出力される信号がＨ状態のとき、Ｈ状態の信号を出力バッファ６０に出力する。すなわち、信号ＩＮがＨ状態からＬ状態に遷移したが、出力バッファ６０から出力される信号の電圧が閾値電圧ＶＩＬより低くなっていないために電圧モニタ回路７０がＨ状態の信号を出力していると、ＮＯＲ回路Ｚ５は、Ｈ状態の信号を出力バッファに出力する。これによって、出力バッファ６０は、後述するが、駆動能力が高められる。その後、出力バッファ６０から出力される信号の電圧が閾値電圧ＶＩＬより低くなり、電圧モニタ回路７０がＬ状態の信号を出力すると、ＮＯＲ回路Ｚ５は、Ｌ状態の信号を出力する。そして、後述するが、出力バッファ６０は、駆動能力が抑えられる。
【００２９】
出力バッファ６０は、トランジスタＭ１〜Ｍ４を有している。トランジスタＭ１，Ｍ３は、ＰＭＯＳのトランジスタであり、トランジスタＭ２，Ｍ４は、ＮＭＯＳのトランジスタである。
【００３０】
トランジスタＭ１のソースは、電圧Ｖｄｄの電源に接続されている。トランジスタＭ１のドレインは、トランジスタＭ２のドレインと接続されている。トランジスタＭ２のソースは、グランドに接続されている。トランジスタＭ１，Ｍ２のドレインは、パッド８０に接続されている。トランジスタＭ１，Ｍ２のゲートは、プリバッファＺ１，Ｚ２に接続されている。
【００３１】
トランジスタＭ１，Ｍ２のゲートには、反転増幅された信号ＩＮが入力される。従って、信号ＩＮがＨ状態のとき、トランジスタＭ１がオンし、パッド８０は、電圧Ｖｄｄの電源に接続される。信号ＩＮがＬ状態のとき、トランジスタＭ２がオンし、パッド８０は、グランドに接続される。
【００３２】
トランジスタＭ３のソースは、電圧Ｖｄｄの電源に接続されている。トランジスタＭ３のドレインは、トランジスタＭ４のドレインと接続されている。トランジスタＭ４のソースは、グランドに接続されている。トランジスタＭ３，Ｍ４のドレインは、パッド８０に接続されている。トランジスタＭ３のゲートは、ＮＡＮＤ回路Ｚ４の出力に接続され、トランジスタＭ４のゲートは、ＮＯＲ回路Ｚ５の出力に接続されている。
【００３３】
トランジスタＭ３，Ｍ４のゲートには、ＮＡＮＤ回路Ｚ４から出力される信号と、ＮＯＲ回路Ｚ５から出力される信号が入力される。ＮＡＮＤ回路Ｚ４からＬ状態の信号が出力されているとき、トランジスタＭ３がオンし、パッド８０は、電圧Ｖｄｄの電源に接続される。すなわち、信号ＩＮがＬ状態からＨ状態に遷移するとき、アシスト回路５２は、出力バッファ６０のトランジスタＭ１をアシストするように、トランジスタＭ３をオンする。なお、トランジスタＭ１，Ｍ３から出力される信号の電圧が閾値電圧ＶＩＨを超えると、ＮＡＮＤ回路Ｚ４は、Ｈ状態の信号をトランジスタＭ３に出力し、トランジスタＭ１のアシストを終える。
【００３４】
ＮＯＲ回路Ｚ５からＨ状態の信号が出力されているとき、トランジスタＭ４がオンし、パッド８０は、グランドに接続される。すなわち、信号がＨ状態からＬ状態に遷移するとき、アシスト回路５２は、出力バッファ６０のトランジスタＭ２をアシストするように、トランジスタＭ４をオンする。なお、トランジスタＭ２，Ｍ４から出力される信号の電圧が閾値電圧ＶＩＬより低くなると、ＮＯＲ回路Ｚ５は、Ｌ状態の信号をトランジスタＭ４に出力し、トランジスタＭ２のアシストを終える。
【００３５】
電圧モニタ回路７０は、シュミットトリガＺ８によって構成されている。シュミットトリガＺ８の入力は、トランジスタＭ１〜Ｍ４のドレインと接続されている。すなわち、シュミットトリガＺ８には、出力バッファ６０から出力される信号の電圧が入力される。
【００３６】
シュミットトリガＺ８は、入力される信号の電圧が閾値電圧ＶＩＨを超えると、Ｈ状態の信号を出力する。また、入力される信号の電圧が閾値電圧ＶＩＬより低くなると、Ｌ状態の信号を出力する。シュミットトリガＺ８から出力される信号は、アシスト回路５２に出力される。また、信号ＯＵＴとして、内部回路４０に出力される。
【００３７】
なお、シュミットトリガＺ８は、従来の半導体装置にも設けられているものである。シュミットトリガＺ８は、外部負荷９０からの信号が２つの閾値電圧ＶＩＨ，ＶＩＬに達することによってＨ状態、Ｌ状態にして内部回路４０に出力することにより、ノイズ補強している。図１，２で示す半導体装置は、従来から設けられているシュミットトリガＺ８を、電圧モニタ回路７０としても利用することにより、回路が簡略化される。
【００３８】
シュミットトリガＺ８の詳細について説明する。
図３は、シュミットトリガの回路図である。
図に示すようにシュミットトリガＺ８は、ＰＭＯＳのトランジスタＭ１１，Ｍ１２，Ｍ１５、Ｍ１７およびＮＭＯＳのトランジスタＭ１３，Ｍ１４，Ｍ１６，Ｍ１８を有している。
【００３９】
トランジスタＭ１１のソースは、電圧Ｖｄｄの電源に接続されている。トランジスタＭ１２のドレインは、トランジスタＭ１３のドレインと接続されている。トランジスタＭ１３のソースは、トランジスタＭ１４のドレインと接続されている。トランジスタＭ１４のソースは、グランドに接続されている。トランジスタＭ１１〜Ｍ１４のゲートは、互いに接続され、出力バッファ６０の出力と接続される。
【００４０】
トランジスタＭ１５のソースは、電圧Ｖｄｄの電源と接続されている。トランジスタＭ１５のドレインは、トランジスタＭ１１のドレインと接続されている。
トランジスタＭ１６のソースは、グランドと接続されている。トランジスタＭ１６のドレインは、トランジスタＭ１４のドレインと接続されている。
【００４１】
トランジスタＭ１７，Ｍ１８は、インバータを構成している。トランジスタＭ１７，Ｍ１８のゲートは、トランジスタＭ１２，Ｍ１３のドレインと接続されている。トランジスタＭ１７，Ｍ１８のドレインは、トランジスタＭ１５，Ｍ１６のゲートと接続されている。また、トランジスタＭ１７，Ｍ１８のドレインは、図２に示したアシスト回路５２のＥＸＯＲ回路Ｚ３の入力に接続され、さらに、信号ＯＵＴとして内部回路４０に出力される。
【００４２】
トランジスタＭ１１〜Ｍ１４のゲートがＬ状態からＨ状態に遷移した場合、トランジスタＭ１７，Ｍ１８のドレインがＬ状態からＨ状態に遷移する閾値電圧ＶＩＨは、トランジスタＭ１１，Ｍ１２，Ｍ１５とトランジスタＭ１３，Ｍ１４のオン抵抗で決定される。また、トランジスタＭ１１〜Ｍ１４のゲートがＨ状態からＬ状態に遷移した場合、トランジスタＭ１７，Ｍ１８のドレインがＨ状態からＬ状態に遷移する閾値電圧ＶＩＬは、トランジスタＭ１３，Ｍ１４，Ｍ１６とトランジスタＭ１１，Ｍ１２のオン抵抗で決定される。このようにして、シュミットトリガＺ８は、トランジスタＭ１１〜Ｍ１４に入力される信号を、閾値電圧ＶＩＨ，ＶＩＬで遷移して出力する。
【００４３】
次に、図２の半導体装置の動作タイミングおよびパッド８０に出力される信号の波形について説明する。
図４は、図２の半導体装置の動作タイミングを示した図である。
【００４４】
図に示すＩＮの波形は、信号ＩＮの電圧波形を示す。ＰＡＤは、パッド８０に出力される電圧波形を示す。Ｎｏｄｅ−ＳＰは、トランジスタＭ３のゲートに出力される信号の電圧波形を示す。Ｎｏｄｅ−ＳＮは、トランジスタＭ４のゲートに出力される信号の電圧波形を示す。
【００４５】
信号ＩＮがＬ状態からＨ状態に遷移した直後は、トランジスタＭ１が先にオンし、トランジスタＭ３が少し遅れてオンするようになっている。この調整は、プリバッファＺ１とアシスト回路５２のトランジスタＭ１，Ｍ３の駆動能力の調整によって行われる。これは、トランジスタＭ１，Ｍ３が同時にオンしないようにして、スイッチング初期時の過大電流を抑えるためである。
【００４６】
トランジスタＭ１，Ｍ３がオンしてから、アシスト回路５２がトランジスタＭ３をオンしている期間は、パッド８０の電圧が電圧モニタ回路７０の閾値電圧ＶＩＨを超えるまでである。トランジスタＭ３は、図に示す矢印Ａの期間、オンしている。
【００４７】
信号ＩＮがＨ状態からＬ状態に遷移した直後は、トランジスタＭ２が先にオンし、トランジスタＭ４が少し遅れてオンするようになっている。この調整は、プリバッファＺ１とアシスト回路５２のトランジスタＭ２，Ｍ４の駆動能力の調整によって行われる。これは、上記と同様、トランジスタＭ２，Ｍ４が同時にオンしないようにして、スイッチング初期時の過大電流を抑えるためである。
【００４８】
トランジスタＭ２，Ｍ４がオンしてから、アシスト回路５２がトランジスタＭ４をオンしている期間は、パッド８０の電圧が電圧モニタ回路７０の閾値電圧ＶＩＬより低くなるまでである。トランジスタＭ４は、図に示す矢印Ｂの期間、オンしている。
【００４９】
図５は、図２のパッドに出力される信号の詳細な電圧波形を示した図で、（Ａ）はＬ状態からＨ状態に遷移するとき、（Ｂ）はＨ状態からＬ状態に遷移するときの電圧波形である。
【００５０】
図２に示したようにＥＸＯＲ回路Ｚ３には、信号ＩＮと電圧モニタ回路７０を介したパッド８０の信号が入力される。従って、アシスト回路５２は、信号ＩＮの状態が遷移し、電圧モニタ回路７０の出力している信号の状態と異なった状態になったとき、トランジスタＭ３，Ｍ４をオンする。そして、パッド８０に出力される信号が閾値電圧ＶＩＨ，ＶＩＬに達し、電圧モニタ回路７０の出力する信号が信号ＩＮと同じ状態になると、アシスト回路５２は、トランジスタＭ３，Ｍ４をオフする。
【００５１】
パッド８０の電圧が閾値電圧ＶＩＨを超えるまでは、トランジスタＭ１，Ｍ３がオンし、出力バッファ６０を駆動する駆動能力が高くなっている。従って、図５（Ａ）に示すように、パッド８０に出力される信号の電圧は、閾値電圧ＶＩＨを超えるまでは、急激に上昇する。パッド８０の電圧が閾値電圧ＶＩＨを超えると、トランジスタＭ３はオフし、駆動能力が抑えられる。従って、図５（Ａ）に示すように、パッド８０に出力される信号の電圧は、閾値電圧ＶＩＨを超えると、緩やかに上昇する。
【００５２】
パッド８０の電圧が閾値電圧ＶＩＬより低くなるまでは、トランジスタＭ２，Ｍ４がオンし、出力バッファ６０を駆動する駆動能力が高くなっている。従って、図５（Ｂ）に示すように、パッド８０に出力される信号の電圧は、閾値電圧ＶＩＬより低くなるまでは、急激に低下する。パッド８０の電圧が閾値電圧ＶＩＬより低くなると、トランジスタＭ４はオフし、駆動能力が抑えられる。従って、図５（Ｂ）に示すように、パッド８０に出力される信号の電圧は、閾値電圧ＶＩＬより低くなると、緩やかに低下する。
【００５３】
このように、パッド８０に出力される信号は変化するので、外部負荷９０での信号のリンギングを防止することができる。
次に、従来の半導体装置と図２に示す半導体装置から出力される信号波形について比較する。
【００５４】
図６は、従来の半導体装置と図２に示す半導体装置から出力される信号波形を比較する図で、（Ａ）は従来の半導体装置の信号波形、（Ｂ）は図２の半導体装置の信号波形を示す。
【００５５】
図６（Ａ）に示す信号波形は、図の半導体装置のアシスト回路５２と出力バッファ６０のトランジスタＭ３，Ｍ４がないときの波形を示している。また、図６（Ａ），（Ｂ）に示す点線の信号波形は、信号ＩＮの信号波形を示し、実線の信号波形は、パッド８０に出力される信号波形を示す。
【００５６】
図６（Ｂ）に示すように、図２の半導体装置では、パッド８０に出力される信号波形は、図６（Ａ）に示す従来の半導体装置に比べ、リンギングが抑えられていることがわかる。
【００５７】
このように、出力バッファ６０から出力される信号を、電圧モニタ回路７０を介して駆動能力制御回路５０に入力し、信号の駆動能力を可変して外部負荷９０に出力する出力バッファ６０の駆動能力を制御するようにした。これにより、信号の状態が遷移する初期段階において、駆動能力を高めて高速に信号を遷移させ、信号の状態が遷移すべき状態に近づいたとき、駆動能力を低くして緩やかに遷移させることができるので、回路上の伝送線路負荷定数の変更や、回路を構成している半導体装置の変更等、回路条件の変更をすることなく、容易にリンギングを抑制することができる。
【００５８】
また、電圧モニタ回路７０を、外部負荷９０からの信号を入力して、内部回路４０に出力するシュミットトリガＺ８で構成することにより、出力バッファ６０からの信号をフィードバックさせるための新たな回路を追加することが不要で、回路を簡略化することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の半導体装置のブロック図である。
【図２】図１の半導体装置の回路図である。
【図３】シュミットトリガの回路図である。
【図４】図２の半導体装置の動作タイミングを示した図である。
【図５】図２のパッドに出力される信号の詳細な電圧波形を示した図で、（Ａ）はＬ状態からＨ状態に遷移するとき、（Ｂ）はＨ状態からＬ状態に遷移するときの電圧波形である。
【図６】従来の半導体装置と図２に示す半導体装置から出力される信号波形を比較する図で、（Ａ）は従来の半導体装置の信号波形、（Ｂ）は図２の半導体装置の信号波形を示す図である。
【符号の説明】
【００６０】
１０……パッケージ、２０……端子、３０……半導体チップ、４０……内部回路、５０……駆動能力制御回路、６０……出力バッファ、７０……電圧モニタ回路、８０……パッド、９０……外部負荷
【図１】
2006054628.tif 000003
【図２】
2006054628.tif 000004
【図３】
2006054628.tif 000005
【図４】
2006054628.tif 000006
【図５】
2006054628.tif 000007
【図６】
2006054628.tif 000008