【手続補正書】
【提出日】平成18年8月25日(2006.8.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
支持体へ直接的に取り付ける半導体チップを製造する方法であって、
上表面を有する、部分的に製造されたチップを準備するステップ、
前記チップの前記上表面上に金属層を被着させるステップ、
前記金属層上に保護層を被着させるステップ、
前記保護層の一部を選択的に除去し、前記金属層の一部を露出させる開口を画定するステップ、および
前記開口上に、はんだ付け可能な金属接触領域を形成することを含む方法であって、
前記チップを前記支持体上に下向きに配置し、前記はんだ付け可能な金属接触領域にはんだの薄層を設け、該はんだの薄層を加熱すると、前記はんだ付け可能な金属接触領域が、前記支持体への電気的な接続に適合する、方法。
【請求項２】
前記はんだ付け可能な金属接触領域が、ＴｉＣｕ金属層コンビネーション、ＴｉＮｉＡｇ金属層コンビネーションおよびＡｌＮｉＶＣｕ金属層コンビネーションからなる群から選択される材料を含む、請求項１に記載の方法。
【請求項３】
前記金属層がアルミニウムを含む、請求項１に記載の方法。
【請求項４】
前記はんだ付け可能な金属接触領域の厚みが、約１μｍである、請求項１に記載の方法。
【請求項５】
支持体へ直接的に結合させるのに適した半導体チップであって、
前記チップの上表面に被着された金属層と、
前記金属層上に被着された、前記金属層の一部を露出させる開口を画定する保護層と、
前記開口上に設けられたはんだ付け可能な金属接触領域とを備えており、
前記チップを前記支持体上に下向きに配置し、はんだの薄層を設け、加熱すると、前記はんだ付け可能な金属接触領域が、前記支持体への電気的な接続に適合する、半導体チップ。
【請求項６】
前記金属接触領域が、ＴｉＣｕ金属層コンビネーション、ＴｉＮｉＡｇ金属層コンビネーションおよびＡｌＮｉＶＣｕ金属層コンビネーションからなる群から選択される材料を含む、請求項５に記載の半導体チップ。
【請求項７】
前記金属層がアルミニウムを含む、請求項５に記載の半導体チップ。
【請求項８】
前記はんだ付け可能な金属接触領域の厚みが、約１μｍである、請求項５に記載の半導体チップ。
【請求項９】
（ａ）半導体基板に画定された、ソースを含む第１のドープ領域、
（ｂ）前記半導体基板に画定された、ドレインを含む第２のドープ領域、
（ｃ）第１のランナおよび第２のランナを含む第１の接続性層であって、該第１のランナが、前記第１のドープ領域に動作可能に接続されており、前記第２のランナが、前記第２のドープ領域に動作可能に接続されている、第１の接続性層、
（ｄ）前記第１の接続性層に動作可能に接続されていてかつ第３のランナおよび第４のランナを含む第２の接続性層であって、前記第３のランナが前記第１のランナに動作可能に接続されており、前記第４のランナが前記第２のランナに動作可能に接続されている、第２の接続性層、および
（ｅ）前記第３のランナに動作可能に接続されている第１のパッドと、前記第４のランナに動作可能に接続されている第２のパッドとを備えている、第３の接続性層
を備えている、半導体デバイス。
【請求項１０】
前記第１のパッドおよび前記第２のパッドのそれぞれが、第１の銅ピラーおよび該第１の銅ピラー上に設けられている金属層の少なくとも１つを有している、請求項９に記載の半導体デバイス。
【請求項１１】
前記第１のパッドに、前記第２のパッドが介在配置されている、請求項１０に記載の半導体デバイス。
【請求項１２】
前記ソースがトランジスタのためのソースであり、前記ドレインがトランジスタのためのドレインである、請求項９に記載の半導体デバイス。
【請求項１３】
前記ソースおよび前記ドレインが、実質的に細長い形状で構成されており、前記ソースに、前記ドレインが介在配置されている、請求項１２に記載の半導体デバイス。
【請求項１４】
複数のソースおよびドレインをさらに備えている、請求項１２に記載の半導体デバイス。
【請求項１５】
（ａ）半導体基板に画定された、ソースを形成する第１のドープ領域、
（ｂ）前記半導体基板に画定された、ドレインを形成する第２のドープ領域、および
（ｃ）第１の接続性層
を備えており、
前記第１の接続性層の第１の部分が、前記第１のドープ領域に動作可能に接続されており、前記第１の接続性層の第２の部分が、前記第２のドープ領域に動作可能に接続されている、ラテラルディスクリートパワーＭＯＳＦＥＴデバイス。
【請求項１６】
前記第１の接続性層を介して前記第１のドープ領域に動作可能に接続されている第２の接続性層をさらに備えている、請求項１５に記載のラテラルディスクリートパワーＭＯＳＦＥＴデバイス。
【請求項１７】
前記第２の接続性層が、前記第１の接続性層を介して前記第２のドープ領域に動作可能に接続されている、請求項１６に記載のラテラルディスクリートパワーＭＯＳＦＥＴデバイス。
【請求項１８】
第１のパッドおよび第２のパッドを含む第３の接続性層をさらに備えており、前記第１のパッドが、前記第１の接続性層の第１の部分に動作可能に接続されており、前記第２のパッドが、前記第１の接続性層の第２の部分に動作可能に接続されている、請求項１５に記載のラテラルディスクリートパワーＭＯＳＦＥＴデバイス。
【請求項１９】
前記第１のパッドが、第１の銅ピラーバンプ、銅ダイレクトアタッチおよびはんだバンプの少なくとも１つを含み、前記第２のパッドが、第２の銅ピラーバンプ、銅ダイレクトアタッチおよびはんだバンプのうち少なくとも１つを含む、請求項１８に記載のラテラルディスクリートパワーＭＯＳＦＥＴデバイス。
【請求項２０】
複数の第１のパッドおよび複数の第２のパッドをさらに備えており、前記第１のパッドおよび前記第２のパッドが、実質的に市松模様のパターンで配置されている、請求項１９に記載のラテラルディスクリートパワーＭＯＳＦＥＴデバイス。
【請求項２１】
前記第１のパッドに、前記第２のパッドが介在配置されている、請求項１９に記載のラテラルディスクリートパワーＭＯＳＦＥＴデバイス。
【請求項２２】
前記ソースおよび前記ドレインが、実質的に長細い形状で構成されており、前記ソースに、前記ドレインが介在配置されている、請求項１５に記載のラテラルディスクリートパワーＭＯＳＦＥＴデバイス。
【請求項２３】
前記ソースおよび前記ドレインが、実質的に市松模様のパターンで構成されている、請求項１５に記載のラテラルディスクリートパワーＭＯＳＦＥＴデバイス。
【請求項２４】
（ａ）半導体基板に形成された、ソースを画定する第１のドープ領域、
（ｂ）前記半導体基板に形成された、ドレインを画定する第２のドープ領域、
（ｃ）前記第１のドープ領域に動作可能に接続されている第１のランナと、前記第２のドープ領域に動作可能に接続されている第２のランナとを含む第１の接続性層、および
（ｄ）前記第１のランナに動作可能に接続されている第１のパッドと、前記第２のランナに動作可能に接続されている第２のパッドと含む第２の接続性層
を備えている、ラテラルディスクリートパワーＭＯＳＦＥＴデバイス。
【請求項２５】
前記第１のパッドが、銅ピラーバンプ、銅ダイレクトアタッチおよびその上に設けられたはんだバンプの少なくとも１つを有しており、前記第２のパッドが、第２の銅ピラーバンプ、銅ダイレクトダイアタッチおよびその上に設けられたはんだバンプの少なくとも１つを有している、請求項２４に記載のラテラルディスクリートパワーＭＯＳＦＥＴ。
【請求項２６】
複数の第１のパッドおよび複数の第２のパッドをさらに備えている、請求項２５に記載のラテラルディスクリートパワーＭＯＳＦＥＴ。
【請求項２７】
前記第１のパッドに、前記第２のパッドが介在配置されている、請求項２５に記載のラテラルディスクリートパワーＭＯＳＦＥＴ。
【請求項２８】
前記ソースおよび前記ドレインが、実質的に細長い形状で構成されており、前記ソースに、前記ドレインが介在配置されている、請求項２４に記載のラテラルディスクリートパワーＭＯＳＦＥＴ。
【請求項２９】
複数の前記ソースおよび複数の前記ドレインがさらに設けられている、請求項２４に記載のラテラルディスクリートパワーＭＯＳＦＥＴ。
【請求項３０】
複数の前記第１のパッドおよび複数の前記第２のパッドをさらに備えている、請求項９に記載の半導体デバイス。
【請求項３１】
前記第１のパッドおよび前記第２のパッドが、実質的に市松模様パターンで配置されている、請求項３０に記載の半導体デバイス。
【請求項３２】
前記ソースおよび前記ドレインが、実質的に市松模様パターンで構成されている、請求項１４に記載の半導体デバイス。
【請求項３３】
前記第１のパッドおよび前記第２のパッドが、実質的に市松模様パターンで配置されている、請求項２６に記載のラテラルディスクリートパワー半導体ＭＯＳＦＥＴ。
【請求項３４】
前記第１のパッドおよび前記第２のパッドが、実質的に市松模様パターンで配置されている、請求項２９に記載のラテラルディスクリートパワー半導体ＭＯＳＦＥＴ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
関連出願の相互参照
本出願は、２００４年１２月１１日付けの国際特許出願（ＰＣＴ）第ＰＣＴ／ＵＳ２００４／０４４０９７号の米国国内段階出願であり、２００３年１２月１２日付けの米国特許出願第６０／５２９１６６号および２００４年２月１２日出願の第６０／５４４７０２号の優先権による利益を主張するものである。これら２つの出願の全開示は、そのまま参照により本願に組み込まれている。