【手続補正書】
【提出日】平成19年8月27日(2007.8.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高電子移動度層包含半導体構造体であって、
３０から４０％の間のＧｅ含有量を持ち、厚さが２０ｎｍから３０ｎｍの間にあり、１ｅ１４ｃｍ−３から５ｅ１７ｃｍ−３の間のｐ型ドーピング濃度を持つＳｉＧｅ層を絶縁体上に有するＳＧＯＩ基板と、
前記ＳｉＧｅ層上に上限５ｎｍまでの厚さに成長させられたエピタキシャルＳｉ０．９５Ｇｅ０．０５シード層と、
前記シード層上に２０ｎｍないし３０ｎｍの厚さに成長させられ、１０％から４０％の間のＧｅ含有量ｘを持つ、再成長Ｓｉ１−ｘＧｅｘバッファ層と、
前記バッファ層上に５ｎｍないし７ｎｍの厚さに成長させられたエピタキシャル引張ひずみＳｉ層と、
前記ひずみＳｉ層上に３ｎｍないし５ｎｍの厚さに成長させられ、３０から４０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ１−ｙＧｅｙスペーサ層と、
前記スペーサ層上に２ｎｍないし８ｎｍの厚さに成長させられ、２ｅ１８ｃｍ−３から２ｅ１９ｃｍ−３の間のｎ型ドーピング濃度を持ち、３５から５０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ１−ｚＧｅｚ供給層と、
前記供給層上に上限３ｎｍまでの厚さに成長させられ、５ｅ１７ｃｍ−３から５ｅ１９ｃｍ−３の間のｎ型ドーピング濃度を持つ、エピタキシャル引張ひずみＳｉキャップ層と、
を含み、前記エピタキシャル引張ひずみＳｉ層、前記エピタキシャルＳｉ１−ｙＧｅｙスペーサ層、前記Ｓｉ１−ｚＧｅｚ供給層、及び前記引張ひずみＳｉキャップ層が、量子井戸構造を形成し、該量子井戸の深さは、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ１０ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されたものである、
半導体構造体。 
【請求項２】
高電子移動度電界効果トランジスタであって、
３０から４０％の間のＧｅ含有量を持ち、厚さが２０ｎｍから３０ｎｍの間であり、１ｅ１４ｃｍ−３から５ｅ１７ｃｍ−３の間のｐ型ドーピング濃度を持つＳｉＧｅ層を絶縁体上に含むＳＧＯＩ基板と、
前記ＳｉＧｅ層上に２０ｎｍないし３０ｎｍの厚さに成長させられ、３０から４０％のＧｅ含有量ｘを有する、再成長Ｓｉ１−ｘＧｅｘバッファ層と、
前記バッファ層上に５ｎｍないし７ｎｍの厚さに成長させられたエピタキシャル引張ひずみＳｉ層と、
前記ひずみＳｉ層上に３ｎｍないし５ｎｍの厚さに成長させられ、３０から４０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ１−ｙＧｅｙスペーサ層と、
前記スペーサ層上に２ｎｍないし８ｎｍの厚さに成長させられ、２ｅ１８ｃｍ−３から２ｅ１９ｃｍ−３の間のｎ型ドーピング濃度を持ち、３５から５０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ１−ｚＧｅｚ供給層と、
前記供給層上に０ｎｍないし３ｎｍの厚さに成長させられ、５ｅ１７ｃｍ−３から５ｅ１９ｃｍ−３の間のｎ型ドーピング濃度を持つ、エピタキシャル引張ひずみＳｉキャップ層と、
前記ひずみＳｉキャップ層上に形成され、上限１ｎｍまでの等しい酸化物厚さを有するゲート誘電体層と、
前記ゲート誘電体層上に形成されたゲート導体と、
５ｅ１９ｃｍ−３より大きなｎ型ドーピング濃度を持つドレーン領域と、
５ｅ１９ｃｍ−３より大きなｎ型ドーピング濃度を持つソース領域と、
を含み、前記エピタキシャル引張ひずみＳｉ層、前記エピタキシャルＳｉ１−ｙＧｅｙスペーサ層、前記Ｓｉ１−ｚＧｅｚ供給層、及び前記引張ひずみＳｉキャップ層が、量子井戸構造を形成し、該量子井戸の深さは、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ１０ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されたものである、
トランジスタ。 
【請求項３】
高電子移動度層包含半導体構造体であって、
１０ｎｍないし５０ｎｍの厚さをもち、３０から５０％の間のＧｅ含有量ｘを有するＳｉ１−ｘＧｅｘ層を絶縁体上に有するＳＧＯＩ基板と、
前記ＳｉＧｅ層上に上限５ｎｍまでの厚さに成長させられたエピタキシャルＳｉ０．９５Ｇｅ０．０５シード層と、
前記シード層上に２ｎｍないし８ｎｍの厚さに成長させられ、１ｅ１８ｃｍ−３から５ｅ１９ｃｍ−３の間のｎ型ドーピング濃度を持つ、エピタキシャルＳｉ１−ｚＧｅｚ供給層と、
前記供給層上に３ｎｍないし５ｎｍの厚さに成長させられたエピタキシャルＳｉ１−ｙＧｅｙスペーサ層と、
前記スペーサ層上に３ｎｍないし１０ｎｍの厚さに成長させられたエピタキシャル引張ひずみＳｉ層と、
前記ひずみＳｉ層上に１ｎｍないし２ｎｍの厚さに成長させられたエピタキシャルＳｉ１−ｙＧｅｙスペーサ層と、
前記スペーサ層上に上限２ｎｍまでの厚さに成長させられたエピタキシャル引張ひずみＳｉキャップ層と、
を含み、前記引張ひずみＳｉ層の深さは、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ２ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されたものである、
半導体構造体。 
【請求項４】
高電子移動度電界効果トランジスタであって、
絶縁体上にあって３０から４０％の間のＧｅ含有量を持ち、厚さが２０ｎｍから３０ｎｍの間のＳｉＧｅ層、を有するＳＧＯＩ基板と、
前記ＳｉＧｅ層上に２．５ｎｍないし８ｎｍの厚さに成長させられ、２ｅ１８ｃｍ−３から２ｅ１９ｃｍ−３の間のｎ型ドーピング濃度を持ち、３５から５０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ１−ｚＧｅｚ供給層と、
前記供給層上に３ｎｍないし５ｎｍの厚さに成長させられ、３０から４０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ１−ｙＧｅｙスペーサ層と、
前記スペーサ層上に５ｎｍないし７ｎｍの厚さに成長させられ、１ｅ１６ｃｍ−３より小さなドーピング濃度を持ち、量子井戸を形成する、エピタキシャル引張ひずみＳｉチャネル層と、
前記Ｓｉチャネル層上に１ｎｍないし２ｎｍの厚さに成長させられ、３０から４０％の間のＧｅ含有量を持つ、エピタキシャルＳｉ１−ｙＧｅｙスペーサ層と、
前記スペーサ層上に上限２ｎｍまでの厚さに成長させられたエピタキシャル引張ひずみＳｉキャップ層と、
前記ひずみＳｉキャップ層上に形成され、上限１ｎｍまでの等しい酸化物厚さを有するゲート誘電体層と、
前記ゲート誘電体層上に形成されるゲート導体と、
５ｅ１９ｃｍ−３より大きなｎ型ドーピング濃度を持つドレーン領域と、
５ｅ１９ｃｍ−３より大きなｎ型ドーピング濃度を持つソース領域と、
を含み、前記引張ひずみ量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ２ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されている、
トランジスタ。 
【請求項５】
高電子移動度層包含半導体構造体であって、
厚さが２ｎｍから８ｎｍの間であり、１ｅ１８ｃｍ−３から５ｅ１９ｃｍ−３の間のｎ型ドーピング濃度を持ったＳｉ１−ｚＧｅｚ供給層、を含むＳＧＯＩ基板と、
前記供給層上に３ｎｍないし５ｎｍの厚さに成長させられたエピタキシャルＳｉ１−ｙＧｅｙスペーサ層と、
前記スペーサ層上に３ｎｍないし１０ｎｍの厚さに成長させられ、量子井戸を形成するエピタキシャル引張ひずみＳｉ層と、
前記ひずみＳｉ層上に１ｎｍないし２ｎｍの厚さに成長させられたエピタキシャルＳｉ１−ｙＧｅｙスペーサ層と、
前記スペーサ層上に上限２ｎｍまでの厚さに成長させられたエピタキシャル引張ひずみＳｉキャップ層と、
を含み、前記引張ひずみ量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ４ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されている、
半導体構造体。 
【請求項６】
高電子移動度層包含半導体構造体であって、
絶縁体上にあって厚さが１０ｎｍから５０ｎｍの間であり、１ｅ１７ｃｍ−３から５ｅ１９ｃｍ−３の間のｎ型ドーピング濃度を持つＳｉＧｅ層を含むＳＧＯＩ基板と、
前記ＳｉＧｅ層上に１０ｎｍないし５０ｎｍの厚さに成長させられ、底部スペーサ層として役立つ、Ｓｉ１−ｘＧｅｘ再成長バッファ層と、
前記再成長バッファ層上に３ｎｍないし１０ｎｍの厚さに成長させられ、量子井戸を形成するエピタキシャル引張ひずみＳｉ層と、
前記ひずみＳｉ層上に３ｎｍないし５ｎｍの厚さに成長させられたエピタキシャルＳｉ１−ｙＧｅｙスペーサ層と、
前記スペーサ層上に２ｎｍないし８ｎｍの厚さに成長させられ、１ｅ１８ｃｍ−３から５ｅ１９ｃｍ−３の間のｎ型ドーピング濃度を持つ、エピタキシャルＳｉ１−ｚＧｅｚ供給層と、
前記供給層上に上限３ｎｍまでの厚さに成長させられ、５ｅ１７ｃｍ−３から５ｅ１９ｃｍ−３の間のｎ型ドーピング濃度を持つ、エピタキシャル引張ひずみＳｉキャップ層と、
を含み、前記量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉチャネル層の上面にかけておよそ１０ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されている、
半導体構造体。 
【請求項７】
高ホール移動度層包含半導体構造体であって、
厚さが５ｎｍから２５ｎｍの間であり、１ｅ１８ｃｍ−３から５ｅ１９ｃｍ−３の間のｐ型ドーピング濃度を持つエピタキシャルＳｉ１−ｊＧｅｊ供給層、を含むＳＧＯＩ基板と、
前記供給層上に３ｎｍないし７ｎｍの厚さに成長させられたエピタキシャルＳｉ１−ｋＧｅｋスペーサ層と、
前記スペーサ層上に５ｎｍないし２０ｎｍの厚さに成長させられ、量子井戸を形成するエピタキシャル圧縮ひずみＳｉ１−ｍＧｅｍチャネル層と、
前記ひずみＳｉ１−ｍＧｅｍチャネル層上に２ｎｍないし１０ｎｍの厚さに成長させられたエピタキシャルひずみＳｉ１−ｎＧｅｎキャップ層と、
を含み、前記エピタキシャル圧縮ひずみＳｉ１−ｍＧｅｍ量子井戸の深さは、前記ひずみＳｉ１−ｎＧｅｎキャップ層の上面から前記圧縮ひずみＳｉ１−ｍＧｅｍチャネル層の上面にかけておよそ２ｎｍないし１０ｎｍの深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されている、
半導体構造体。 
【請求項８】
高電子移動度層構造体を作成する方法であって、
ａ）絶縁体上の緩和Ｓｉ１−ｘＧｅｘ層を持ったＳＧＯＩ基板を作成するステップと、
ｂ）前記Ｓｉ１−ｘＧｅｘ層上に、Ｓｉ０．９５Ｇｅ０．０５シード層を形成するステップと、
ｃ）前記Ｓｉ０．９５Ｇｅ０．０５シード層上に再成長Ｓｉ１−ｘＧｅｘバッファ層を形成するステップと、
ｄ）前記再成長Ｓｉ１−ｘＧｅｘ層上にひずみシリコンチャネル層を形成するステップと、
ｅ）前記ひずみシリコン層上にＳｉ１−ｙＧｅｙスペーサ層を形成するステップと、
ｆ）前記Ｓｉ１−ｙＧｅｙスペーサ層上にＳｉ１−ｚＧｅｚ供給層を形成し、前記Ｓｉ１−ｚＧｅｚ供給層を、１ｅ１８から５ｅ１９ａｔｏｍｓ／ｃｍ３までの範囲の濃度レベルまで、ｎ型にドーピングするステップと、
ｇ）前記Ｓｉ１−ｚＧｅｚ供給層上にシリコンキャップ層を形成するステップと、
を含み、前記ひずみＳｉ層、前記Ｓｉ１−ｙＧｅｙスペーサ層、前記Ｓｉ１−ｚＧｅｚ供給層、及び前記Ｓｉキャップ層によって量子井戸構造を形成し、該量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ１０ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されるようにする、
方法。 
【請求項９】
高電子移動度層構造体を作成する方法であって、
ａ）絶縁体上の緩和Ｓｉ１−ｘＧｅｘ層を持ったＳＧＯＩ基板を作成するステップと、
ｂ）前記緩和Ｓｉ１−ｘＧｅｘ層上に、再成長Ｓｉ１−ｘＧｅｘバッファ層を形成するステップと、
ｃ）前記再成長Ｓｉ１−ｘＧｅｘ層上にひずみシリコンチャネル層を形成するステップと、
ｄ）前記ひずみシリコン層上にＳｉ１−ｙＧｅｙスペーサ層を形成するステップと、
ｅ）前記Ｓｉ１−ｙＧｅｙスペーサ層上にＳｉ１−ｚＧｅｚ供給層を形成し、前記Ｓｉ１−ｚＧｅｚ供給層を、１ｅ１８から５ｅ１９ａｔｏｍｓ／ｃｍ３までの範囲の濃度レベルまで、ｎ型にドーピングするステップと、
ｆ）前記Ｓｉ１−ｚＧｅｚ供給層上にシリコンキャップ層を形成するステップと、
を含み、前記エピタキシャル引張ひずみＳｉ層、前記エピタキシャルＳｉ１−ｙＧｅｙスペーサ層、前記Ｓｉ１−ｚＧｅｚ供給層、及び前記引張ひずみＳｉキャップ層によって量子井戸構造を形成し、該量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ１０ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されるようにする、
方法。 
【請求項１０】
高電子移動度層構造体を作成する方法であって、
ａ）絶縁体上の緩和Ｓｉ１−ｘＧｅｘ層を持つＳＧＯＩ基板を作成するステップと、
ｂ）前記ＳｉＧｅ層上にエピタキシャルＳｉ０．９５Ｇｅ０．０５シード層を形成するステップと、
ｃ）前記スペーサ層上にエピタキシャルＳｉ１−ｚＧｅｚ供給層を形成し、前記供給層を、１ｅ１８ｃｍ−３から５ｅ１９ｃｍ−３の間のｎ型ドーパント濃度にドーピングするステップと、
ｄ）前記供給層上に、エピタキシャルＳｉ１−ｙＧｅｙスペーサ層を、３ｎｍないし５ｎｍの厚さに形成するステップと、
ｅ）前記スペーサ層上に、エピタキシャル引張ひずみＳｉ層を形成するステップと、
ｆ）前記ひずみＳｉ層上に、エピタキシャルＳｉ１−ｙＧｅｙスペーサ層を、１ｎｍないし２ｎｍの厚さに形成するステップと、
ｇ）前記供給層上に、エピタキシャル引張ひずみＳｉキャップ層を、上限２ｎｍの厚さに形成するステップと、
を含み、前記引張ひずみＳｉ層の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ２ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されるようにする、
方法。 
【請求項１１】
高電子移動度層構造体を作成する方法であって、
ａ）絶縁体上のＳｉ１−ｘＧｅｘ供給層を持ったＳＧＯＩ基板を作成し、そのＳｉ１−ｘＧｅｘ供給層を、１ｅ１８から５ｅ１９ａｔｏｍｓ／ｃｍ３の間の濃度レベルまで、ｎ型にドーピングするステップと、
ｂ）上記ドープＳｉ１−ｘＧｅｘ層上にエピタキシャルＳｉ１−ｙＧｅｙスペーサ層を形成するステップと、
ｃ）前記スペーサ層上に量子井戸を形成するエピタキシャル引張ひずみＳｉチャネル層を形成するステップと、
ｄ）前記ひずみＳｉチャネル層上にエピタキシャルＳｉ１−ｙＧｅｙスペーサ層を形成するステップと、
ｅ）前記スペーサ層上にエピタキシャルひずみＳｉキャップ層を形成するステップと、
を含み、前記引張ひずみ量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉ層の上面にかけておよそ４ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されるようにする、
方法。 
【請求項１２】
高電子移動度層構造体を作成する方法であって、
ａ）絶縁体上にあって厚さが１０ｎｍから５０ｎｍの間の緩和ＳｉＧｅ層、を含むＳＧＯＩ基板を作成し、前記緩和ＳｉＧｅ層を、１ｅ１４ｃｍ−３から５ｅ１７ｃｍ−３の間のｎ型ドーピング濃度にドーピングするステップと、
ｂ）前記ＳｉＧｅ層上に１０ｎｍないし５０ｎｍの厚さに成長させられるＳｉ１−ｘＧｅｘ再成長バッファ層を形成するステップと、
ｃ）前記再成長バッファ層上に、厚さが３ｎｍから１０ｎｍの間に及び、量子井戸を形成するエピタキシャル引張ひずみＳｉ層を形成するステップと、
ｄ）前記ひずみＳｉ層上に、厚さが３ｎｍから５ｎｍの間のエピタキシャルＳｉ１−ｙＧｅｙスペーサ層を形成するステップと、
ｅ）前記スペーサ層上に、厚さが２ｎｍから８ｎｍの間であり、１ｅ１８ｃｍ−３から５ｅ１９ｃｍ−３の間のｎ型ドーピング濃度を持つエピタキシャルＳｉ１−ｚＧｅｚ供給層を形成するステップと、
ｆ）前記供給層上に上限３ｎｍまでの厚さに成長させられ、５ｅ１７ｃｍ−３から５ｅ１９ｃｍ−３の間のｎ型ドーピング濃度を持つエピタキシャル引張ひずみＳｉキャップ層を形成するステップと、
を含み、前記量子井戸の深さが、前記ひずみＳｉキャップ層の上面から前記引張ひずみＳｉチャネル層の上面にかけておよそ１０ｎｍ又はそれ以下の深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されるようにする、
方法。 
【請求項１３】
高ホール移動度層構造体を作成する方法であって、
ａ）絶縁体上の緩和Ｓｉ１−ｊＧｅｊ層を持つＳＧＯＩ基板を作成するステップと、
ｂ）前記ドープＳｉ１−ｊＧｅｊ層上にＳｉ１−ｋＧｅｋスペーサ層を形成するステップと、
ｃ）前記Ｓｉ１−ｋＧｅｋスペーサ層上に量子井戸を含む圧縮ひずみＳｉ１−ｍＧｅｍチャネル層を形成するステップと、
ｄ）前記圧縮ひずみＳｉ１−ｍＧｅｍチャネル層上にＳｉ１−ｎＧｅｎキャップ層を形成するステップと、
を含み、前記圧縮ひずみＳｉ１−ｍＧｅｍ量子井戸の深さが、前記ひずみＳｉ１−ｎＧｅｎキャップ層の上面から前記圧縮ひずみＳｉ１−ｍＧｅｍチャネル層の上面にかけておよそ２ｎｍないし１０ｎｍの深さに垂直方向に縮小され、改善された高周波用途のために横方向に縮小されるようにする、
方法。