(57)【要約】【課題】  画素面積が減少しても容量比を確保することが可能であると同時に、配線抵抗の低減をも図ることができる電気光学装置の構造を提供する。【解決手段】  本発明の電気光学装置１００は、一対の基板１１０，１２０と、一対の基板に狭持される電気光学物質１３０と、電気光学物質の一側に配置された画素電極１１４と、画素電極に接続されたスイッチング素子１１７と、電気光学物質を介して画素電極に対向する対向電極１２２と、電気光学物質を駆動する駆動回路１３４，１３５と、基板の駆動領域外に配置され駆動回路と対向電極とを接続する配線１１８とを有し、画素電極に対して電気光学物質とは反対側に対向配置され、画素電極との間に補助容量を構成する容量電極１１２を設け、配線の少なくとも一部は容量電極と同材料で形成された導電層１１８Ｙと他の導電層１１８Ｘとの積層構造を有する。【選択図】図６
2006235437.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板と、該一対の基板に狭持される電気光学物質と、一方の基板に形成された、該電気光学物質の一側に配置された電極と、前記電気光学物質を駆動する駆動回路と、前記電極に対応して設けられ、前記駆動回路からの信号を前記電極に伝えるスイッチング素子と、前記電気光学物質を介して前記電極に対向する他方の基板に形成された対向電極と、前記一方の基板の表示領域外に配置され前記駆動回路と前記対向電極とを接続する配線とを有する電気光学装置において、
前記電極に対して前記電気光学物質とは反対側に対向配置され、前記電極との間に補助容量を構成する容量電極を設け、
前記配線の少なくとも一部は、前記容量電極と同材料で形成された導電層と他の導電層との積層構造を有することを特徴とする電気光学装置。
【請求項２】
前記対向電極は前記配線に導電接続されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記容量電極と前記配線は、前記電極と同層に形成された接続配線を介して導電接続されていることを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記スイッチング素子、前記電極、前記容量電極及び前記配線が設けられた第１基板と、前記対向電極が設けられた第２基板とを有し、前記電気光学物質は前記第１基板と前記第２基板との間に配置されていることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
【請求項５】
前記容量電極は、前記電極と前記スイッチング素子の間に形成されていることを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。
【請求項６】
前記電極と前記スイッチング素子を導電接続するコンタクトホールを有し、前記容量電極は前記コンタクトホールとの間に絶縁を確保するための開口部を有することを特徴とする請求項５に記載の電気光学装置。
【請求項７】
共通の前記対向電極に対向する複数の前記電極を有し、前記容量電極は、前記複数の電極に対向する部分が一体に形成されていることを特徴とする請求項１乃至６のいずれか一項に記載の電気光学装置。
【請求項８】
前記容量電極は前記電気光学物質側から入射した光を反射する光反射層であることを特徴とする請求項１乃至７のいずれか一項に記載の電気光学装置。
【請求項９】
請求項１乃至８のいずれか一項に記載の電気光学装置と、該電気光学装置を制御する制御手段とを有する電子機器。
【請求項１０】
一対の基板と、該一対の基板に狭持される電気光学物質と、一方の基板に形成された、該電気光学物質の一側に配置された電極と、前記電気光学物質を駆動する駆動回路と、前記電極に対応して設けられ、前記駆動回路からの信号を前記電極に伝えるスイッチング素子と、前記電気光学物質を介して前記電極に対向する他方の基板に形成された対向電極と、前記一方の基板の表示領域外に配置され前記駆動回路と前記対向電極とを接続する配線とを有する電気光学装置の製造方法において、
前記スイッチング素子を形成する工程と、
前記電気光学物質よりも前記電極側に前記配線の第１導電層を形成する工程と、
前記スイッチング素子上に前記第１導電層の少なくとも一部領域上を除いて第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上に容量電極を形成すると同時に前記容量電極と同材料で前記第１導電層上に前記配線の第２導電層を積層形成する工程と、
前記容量電極上に第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜上に前記スイッチング素子に導電接続された前記電極を形成して、前記容量電極と前記電極との間に補助容量が構成されるようにする工程と、
を具備することを特徴とする電気光学装置の製造方法。
【請求項１１】
前記電極の形成と同時に同材料で前記容量電極と前記配線とを導電接続する接続配線を形成することを特徴とする請求項１０に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気光学装置、電子機器及び電気光学装置の製造方法に係り、特に、スイッチング素子と、これに接続された画素電極とを有する各種表示装置として好適な電気光学装置の構造に関する。
【背景技術】
【０００２】
一般に、ＴＦＴ（Thin Film Transistor）やＴＦＤ（Thin Film Diode）などのスイッチング素子を備えた電気光学装置、例えば、アクティブマトリクス型液晶装置が知られている。このような電気光学装置では、画像信号線と画素電極との間にスイッチング素子を介在させ、画像信号線からスイッチング素子を介して画素電極に画像信号を供給することで、画素電極とこれに対向する対向電極（共通電極）との間に所定の電界を形成し、この電界によって電気光学物質（液晶）の光学状態を制御するようにしている。
【０００３】
ところで、上記スイッチング素子を介して供給された画像信号に基づいて画素電極と対向電極との間に印加される所定の電圧はスイッチング素子がオフすることで一定期間保持され、例えば液晶装置の場合、この期間では液晶の光学状態が維持されるようになっているが、スイッチング素子の素子容量が大きくなると、配線電位の変動によって上記電圧が変動し、表示状態を悪化させるという問題点がある。すなわち、液晶容量と素子容量の比（以下、単に「容量比」という。）を大きくすることで、上記電圧の変動を抑制し、表示品位を向上させる必要がある。
【０００４】
そこで、従来は、液晶容量と並列に補助容量を形成することによって、液晶容量と補助容量の合計を素子容量に対して大きくし、これによって上記容量比を実質的に増大する方法が採用されている。例えば、ＴＦＴをスイッチング素子として用いる場合、一般的には、ＴＦＴの半導体層に対してゲート絶縁膜を介して対向する容量配線を設けることで補助容量を形成し、この補助容量によって容量比を増大させて表示品位を向上させる方法が知られている（例えば、以下の特許文献１及び２参照）。
【０００５】
一方、液晶装置では、一対の透明絶縁基板を貼り合わせ、この基板間に液晶を配置してなるセル構造が用いられるが、この場合、スイッチング素子及び画素電極を設けた一方の基板上に、他方の基板に設けられた対向電極に所定電位を供給するための引き回し配線を形成し、この引き回し配線を、一方の基板と他方の基板との間に配置された導電材を介して上記対向電極に導電接続する場合がある（例えば、以下の特許文献２参照）。これは、スイッチング素子と同時に引き回し配線を形成することができること、スイッチング素子が形成された基板上に駆動用ＩＣを実装することができること、スイッチング素子が形成された基板と対向する基板側に配線を形成する工程を省くことができることなどの理由により、製造工程を簡易化し、製造コストを低減することができるからである。
【特許文献１】特開２００２−２２９０６１号公報
【特許文献２】特開平１０−２８２５１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、近年、携帯型電子機器の表示部の表示解像度の向上及び動画表示品位の向上に対する要請が強くなってきており、これに伴って電気光学装置の高精細化及び応答速度の向上を図るために、画素面積の縮小や液晶容量の減少が避けられなくなりつつある。このため、上記の容量比が小さくなり、表示品位が悪化するという問題点がある。
【０００７】
この場合、前述の如く補助容量を設けることで容量比を確保することが考えられるが、この方法では、ＴＦＴなどのスイッチング素子の形成部分に補助容量を設ける必要があるので、遮光領域が増大し、特に高精細化した場合には、画素の開口率が低下し、表示のコントラストや明るさを十分に確保できなくなる恐れがある。また、スイッチング素子の構造を利用する必要があるとともに、画素構造上の制約により、補助容量の容量値を大きくすることが難しいという問題点も考えられる。
【０００８】
また、通常、スイッチング素子を備えた基板上には、スイッチング素子と同時に形成された複数の配線が設けられ、これらの配線が電極と駆動用ＩＣ等との間を導電接続している。しかし、これらの複数の配線間で電極と駆動用ＩＣとの距離が相互に異なることに起因する配線抵抗のばらつきを抑制するために、一般的には最も配線距離の長い配線の配線抵抗に対して他の配線の配線抵抗を配線幅などにより合わせている。しかしながら、このようにすると、全ての配線の配線抵抗が高くなるため、配線駆動能力が低下するという問題点がある。
【０００９】
特に、ＴＦＤなどの二端子型非線形素子をスイッチング素子として用いる場合には、画素電極に対向する複数の対向電極が設けられ、これらの対向電極をそれぞれ駆動するための配線が必要になるが、これらの配線は、通常、上述のようにスイッチング素子を備えた基板上に形成され、他方の基板との間の上下導通部を介して対向電極に導電接続されるために配線経路が長くなりやすく、しかも、小型化や高精細化に伴って配線スペースが削減されやすい駆動領域外に配置されるために、配線幅を十分に確保することができず、なおさら配線抵抗が高くなる傾向があるといった問題点がある。
【００１０】
そこで、本発明は上記問題点を解決するものであり、その課題は、画素面積が減少しても容量比を確保することが可能であると同時に、配線抵抗の低減をも図ることができる電気光学装置の構造を提供することにある。
【課題を解決するための手段】
【００１１】
斯かる実情に鑑み、本発明の電気光学装置は、一対の基板と、該一対の基板に狭持される電気光学物質と、一方の基板に形成された、該電気光学物質の一側に配置された電極と、前記電気光学物質を駆動する駆動回路と、前記電極に対応して設けられ、前記駆動回路からの信号を前記電極に伝えるスイッチング素子と、前記電気光学物質を介して前記電極に対向する他方の基板に形成された対向電極と、前記一方の基板の表示領域外に配置され、前記駆動回路と前記対向電極とを接続する配線とを有する電気光学装置において、前記電極に対して前記電気光学物質とは反対側に対向配置され、前記電極との間に補助容量を構成する容量電極を設け、前記配線の少なくとも一部は前記容量電極と同材料で形成された導電層と他の導電層との積層構造を有することを特徴とする。
【００１２】
この発明によれば、容量電極を電極の前記電気光学物質とは反対側に対向配置させて補助容量を構成することにより、スイッチング素子の構造とは無関係に容量電極を構成することができ、既存の構成である電極を利用して補助容量を設けることができるため、補助容量を設けるための新たな構成要素として容量電極のみを設ければよく、電極の全面に亘って容量電極を対向させることも可能になるなど、スイッチング素子の構造や画素構造による制約を受けることなしに、補助容量の容量値を容易に増大させることができる。したがって、電気光学装置の高精細化や高速応答化を図っても、容量比を確保することが可能になるため、表示品位の悪化を防止できる。
【００１３】
より具体的に説明すると、従来の補助容量は、容量線とＴＦＴの半導体層との間のゲート絶縁膜によって構成されていたので、ＴＦＴの半導体層を容量線と対向配置されるように延長する必要があるとともに、ＴＦＴの素子領域内に補助容量が形成されるため、補助容量の静電容量を大きくすることができず、大きくすると、画素の開口率が低下するという問題があった。本発明では、電極自体に容量電極を対向させることで、補助容量を大きくすることが可能になるとともに、画素の開口率にもほとんど影響を与えない。
【００１４】
また、配線が容量電極と同材料で形成された導電層と他の導電層との積層構造を有することにより、駆動回路と対向電極との間の配線抵抗を全体として低減することができるため、対向電極の駆動能力を高めることができる。ここで、上記材料は電極材料などの電気抵抗の低い材料であることが好ましい。この駆動能力の向上は、高精細化への対応性を高めるとともに、表示品位を向上させる上で効果がある。この配線抵抗の低減効果は、容量電極と同材料で同時に形成された層を利用することにより達成できるので、製造工程を複雑化することがなく、製造コストや製造時間の増大を招くことがない。したがって、本発明によれば、補助容量の形成と配線（引き回し配線）の低抵抗化を同時に実現することができるという顕著な効果を奏する。
【００１５】
なお、上記配線の低抵抗化の効果は、容量電極の構成材料を電気伝導性の良好な材料で構成することにより、配線の構成材料もまた当該材料で構成されることになり、さらに高められる。特に、容量電極の構成材料を金属材料とすることにより、配線にも金属材料が積層されることになるため、配線抵抗を大幅に低減できる。この場合、容量電極が金属材料で構成されるので、後述するように容量電極を光反射層として機能させる反射型若しくは反射半透過型の電気光学装置を構成することが好ましい。
【００１６】
本発明において、前記対向電極は前記配線に導電接続されていることが好ましい。これによれば、容量電極が対向電極と導電接続されることになるので、電気光学物質を挟んだ容量成分と、補助容量とに印加される電圧が基本的に同一となるため、補助容量による保持容量の増加分を大きくすることができるとともに電気光学物質に印加される電圧を正確かつ確実に保持することが可能になるため、表示品位の向上効果を高くし、かつ、安定させることができる。
【００１７】
さらに、駆動回路と対向電極とを接続する配線に容量電極を接続することにより、既存の配線を利用することになるため、容量電極のための配線構造を簡易に構成することができる。すなわち、容量電極専用の配線構造を不要にし、或いは、きわめて僅かなものとすることができる。したがって、小型化にも容易に対応できるようになる。
【００１８】
本発明において、前記スイッチング素子、前記電極、前記容量電極及び前記配線が設けられた第１基板と、前記対向電極が設けられた第２基板とを有し、前記電気光学物質は前記第１基板と前記第２基板との間に配置されていることが好ましい。第１基板と第２基板との間に電気光学物質を配置し、第１基板にはスイッチング素子、電極、容量電極及び配線を設け、第２基板には対向電極を設ける構成とすることにより、電気光学装置を一般的な構成とすることができるため、容易に製造できるようになる。この場合、前記配線と前記対向電極とは第１基板と第２基板との間に配置された上下導通部を介して導電接続される。この上下導通部は、例えば、両基板間に配置された導電性粒子を含むシール材（異方性導電材）などによって構成できる。
【００１９】
本発明において、前記容量電極と前記配線は、前記電極と同材料で形成された接続配線を介して導電接続されていることが好ましい。これによれば、電極と同材料で形成された接続配線を介して容量電極と前記配線とを導電接続することにより、電極と同時に形成することが可能になるため、製造工程を増やす必要がない。しかも、電極と接続配線とが同材質で構成されていることにより、両者間に電蝕が発生することを防止できる。
【００２０】
本発明において、前記容量電極は、前記電極と前記スイッチング素子の間に形成されていることが好ましい。これによれば、スイッチング素子の電極側に容量電極が配置されることにより、電極と容量電極との距離を小さくして補助容量の容量値を大きくすることが可能になるとともに、電極と、スイッチング素子及び配線との距離を十分に確保して寄生容量を低減することができる。この場合の具体的な構造としては、前記第１基板では、前記スイッチング素子上に第１層間絶縁膜を介在させて前記容量電極が形成され、前記容量電極上に第２層間絶縁膜を介在させて前記電極が形成され、前記電極は前記第１層間絶縁膜及び前記第２層間絶縁膜に設けられたコンタクトホールを通して前記スイッチング素子に導電接続され、前記容量電極には、前記コンタクトホールを回避する開口部が設けられていることが望ましい。
【００２１】
本発明において、前記電極と前記スイッチング素子を導電接続するコンタクトホールを有し、前記容量電極は前記コンタクトホールとの間に絶縁を確保するための開口部を有することが好ましい。これによれば、容量電極の形成面積を増大させて電極と容量電極との間に形成される補助容量を大きくすることができるとともに、電極及びスイッチング素子と、容量電極とを確実に絶縁することができる。ここで、電極とスイッチング素子との間には絶縁膜を形成し、この絶縁膜に上記コンタクトホールを形成することが好ましい。また、前記配線の前記他の導電層をスイッチング素子と同一材料で構成するとともに、前記配線の形成領域のうちの少なくとも一部には上記絶縁膜を設けない構成とし、この絶縁膜を設けない部分において前記容量電極と同一材料で構成される導電層を前記配線の他の導電層上に積層させてなる構造とすることが望ましい。
【００２２】
本発明において、共通の前記対向電極に対向する複数の前記電極を有し、前記容量電極は、前記複数の電極に対向する部分が一体に形成されていることが好ましい。これによれば、複数の電極に対向する共通の対向電極が設けられている場合に、この複数の電極に対して一体の容量電極を設けることにより、構造を簡略化することができるとともに、電極との間の対向面積も大きくとることが可能になり、さらに、前記配線との導電接続も容易になる。
【００２３】
なお、本発明では、前記電極及び前記容量電極が透明導電体で構成されている場合には、透過型の電気光学装置を構成することが可能になり、また、前記電極が透明導電体で構成され、前記容量電極が光反射性導電体で構成されている場合には、容量電極を反射電極と兼用した反射型、或いは、半透過型の電気光学装置を構成することが可能になる。特に、前記容量電極が前記電気光学物質側から入射した光を反射する光反射層であることにより、反射型の表示装置、或いは、反射半透過型の表示装置の構成とほぼ同様の構成で大きな補助容量を設けることが可能になる。
【００２４】
次に、本発明の電子機器は、上記のいずれかに記載の電気光学装置と、該電気光学装置を制御する制御手段とを有する。電子機器に上記の電気光学装置を搭載することで、高精細化、或いは、高速応答化された表示体の表示品位を向上させることができる。特に、携帯型電子機器であれば、限られた表示面積内に高品位の画像を表示することが可能になる。電子機器としては、モニタ装置、テレビジョン装置、コンピュータ装置、投射型表示装置などが挙げられ、特に、携帯型電子機器としては、携帯電話、携帯型情報端末、電子時計などが挙げられる。
【００２５】
さらに、本発明の電気光学装置の製造方法は、一対の基板と、該一対の基板に狭持される電気光学物質と、該電気光学物質の一側に配置された電極と、前記電気光学物質を駆動する駆動回路と、前記電極に対応して設けられ、前記駆動回路からの信号を前記電極に伝えるスイッチング素子と、前記電気光学物質を介して前記電極に対向する他方の基板に形成された対向電極と、前記一方の基板の表示領域外に配置され前記駆動回路と前記対向電極とを接続する配線とを有する電気光学装置の製造方法において、前記スイッチング素子を形成する工程と、前記電気光学物質よりも前記電極側に前記配線の第１導電層を形成する工程と、前記スイッチング素子上に前記第１導電層の少なくとも一部領域上を除いて第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に容量電極を形成すると同時に、前記容量電極と同材質で前記第１導電層上に前記配線の第２導電層を積層形成する工程と、前記容量電極上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜上に前記スイッチング素子に導電接続された前記電極を形成して、前記容量電極と前記画素電極との間に補助容量が構成されるようにする工程と、を具備することを特徴とする。
【００２６】
本発明において、前記電極の形成と同時に同材質で前記容量電極と前記配線とを導電接続する接続配線を形成することが好ましい。また、前記配線の第１導電層の形成工程は、容量電極と前記配線の第２導電層とを同時に形成する工程より前であれば如何なる段階で行ってもかまわないが、特に、スイッチング素子を形成する工程と同時に行うことが望ましい。
【発明を実施するための最良の形態】
【００２７】
次に、添付図面を参照して本発明の実施形態について詳細に説明する。なお、添付した各図面は、以下に説明する実施形態の各部を説明するために必要なサイズ及び抽象化によってそれぞれ異なる態様で描いたものであり、実際の寸法、寸法比率、或いは、形状を正確に示すものではない。これらの寸法等は必要に応じて説明中にて適宜に指摘する。
【００２８】
［第１実施形態］
最初に、図１乃至図６を参照して、本発明に係る第１実施形態の電気光学装置である液晶表示装置１００の構成について説明する。図１は第１基板１１０の内面構造を示す概略平面図、図２は第２基板１２０の内面構造を示す概略平面図、図３は、液晶表示装置１００の全体構成を示す概略縦断面図である。
【００２９】
液晶表示装置１００は、図１に示す第１基板１１０と、図２に示す第２基板１２０とを、図３に示すようにシール材１３１を用いて貼り合わせてなり、このシール材１３１の内側領域において、両基板の間に液晶層１３０を配置したものである。第１基板１１０及び第２基板１２０は例えばそれぞれ０．３〜１．５ｍｍ程度の厚さを有し、液晶層１３０は例えば３〜１０μｍ程度の厚さを有する。第１基板１１０の外面上には偏光板１３２が配置され、第２基板１２０の外面上にも偏光板１３３が配置されている。第１基板１１０は第２基板１２０の外形よりも外側に張り出した基板張出部１１０Ｔを備え、この基板張出部１１０Ｔの内面上に半導体チップなどで構成されるＸドライバ１３４及びＹドライバ１３５が実装されている。
【００３０】
図３に示すように、第１基板１１０の内面には、第１層間絶縁膜１１１、容量電極１１２、第２層間絶縁膜１１３、画素電極１１４、及び、配向膜１１５が順次積層されている。また、第２基板１２０の内面には、カラーフィルタ１２１、対向電極１２２、及び、配向膜１２３が順次積層されている。
【００３１】
図１に示すように、第１基板１１０の内面には、上記画素電極（上記の電極に相当する。）１１４が縦横に配列された駆動領域１１０Ａと、この駆動領域１１０Ａの周囲に設けられた周辺領域１１０Ｂとが設けられている。駆動領域１１０Ａには、図示上下方向に伸びる複数の画像信号線１１６と、この画像信号線１１６にそれぞれ接続された複数のスイッチング素子１１７とが設けられ、スイッチング素子１１７はそれぞれ対応する画素電極１１４に接続されている。画像信号線１１６は基板張出部１１０Ｔ上に引き出され、上記のＸドライバ１３４に導電接続されている。また、周辺領域１１０Ｂには複数の引き回し配線１１８が設けられ、これらの引き回し配線１１８の一端には接続パッド部１１８Ｐが設けられている。また、引き回し配線１１８の他端側は基板張出部１１０Ｔ上に引き出され、上記Ｙドライバ１３５に導電接続されている。さらに、Ｘドライバ１３４及びＹドライバ１３５は、基板張出部１１０Ｔ上に形成された複数の入力端子１１９に導電接続されている。
【００３２】
一方、図２に示すように、第２基板１２０の内面には、上記駆動領域１１０Ａに対応する駆動領域１２０Ａと、上記周辺領域１１０Ｂに対応する周辺領域１２０Ｂとが設けられている。駆動領域１２０Ａ内にはカラーフィルタ１２１が形成され、このカラーフィルタ１２１には、上記画素電極１１４に対応する領域毎に異なる色調を呈する着色層１２１Ｒ，１２１Ｇ，１２１Ｂが設けられている。図示例の場合、着色層１２１Ｒ，１２１Ｇ，１２１Ｂは、それぞれ図示上下方向に伸びる帯状に構成され、全体としてストライプ状に構成されたストライプ配列のカラーフィルタ１２１を示すが、モザイク配列やデルタ配列などのように他の配列パターンで構成されていてもよい。
【００３３】
また、駆動領域１２０Ａからその両側の周辺領域１２０Ｂに亘って図示左右方向に伸びる帯状の複数の対向電極１２２がストライプ状に配列されている。対向電極１２２は、周辺領域１２０Ｂにおいて、上記引き回し配線１１８の接続パッド部１１８Ｐと対応する位置に接続パッド部１２２Ｐを備えている。なお、本実施形態では、スイッチング素子として二端子型非線形素子であるＴＦＤ素子（ＭＩＭ素子）を用いている。
【００３４】
上記の第１基板１１０と第２基板１２０とが図３に示すようにシール材１３１によって貼り合わされたとき、上記の接続パッド部１１８Ｐと１２２Ｐとはシール材１３１を介して導電接続されるように構成されている。この場合、シール材１３１は絶縁樹脂などで構成される基材中に導電性粒子などを含むものであり、この導電性粒子が接続パッド部１１８Ｐと１２２Ｐとの間に介在することで、導電接続状態が確保されるようになっている。なお、接続パッド部１１８Ｐと１２２Ｐとが対向配置される領域（上下導通部）にのみ導電性粒子を混入したシール材を用い、他の領域には導電性粒子を混入しない（例えばスペーサとして絶縁性粒子を混入した）シール材を用いてもよい。また、接続パッド部１１８Ｐと１２２Ｐとは、シール材１３１ではなく、シール材１３１とは別に設けられた導電材により導電接続されていてもよい。
【００３５】
図４は上記第１基板１１０の駆動領域１１０Ａ内の一部を拡大して示す拡大平面図、図５は、図４に示す画素構造のうち、スイッチング素子１１７及びその周辺の構造をさらに拡大して示す拡大部分斜視断面図である。画像信号線１１６は、スイッチング素子１１７を構成する第１パターン部１１７Ａに導電接続され、この第１パターン部１１７Ａは第２パターン部１１７Ｂに積層され、この第２パターン部１１７Ｂの別の部分上には第３パターン部１１７Ｃが積層されている。画素電極１１４は上記第３パターン部１１７Ｃに導電接続されている。より具体的には、第３パターン部１１７Ｃと、画素電極１１４との間には、図５に示すように、上記の第１層間絶縁膜１１１、容量電極１１２、及び、第２層間絶縁膜１１３が形成され、この容量電極１１２には画素毎に開口部１１２ａが形成され、この開口部１１２ａを通過するように第１層間絶縁膜１１１及び第２層間絶縁膜１１３に形成されたスルーホールの内部に、画素電極１１４の構成素材が貫通してコンタクト部１１４ａを構成し、このコンタクト部１１４ａを通して画素電極１１４と第３パターン部１１７Ｃとが導電接続されている。そして、上記開口部１１２ａによって容量電極１１２とコンタクト部１１４ａとは絶縁されている。なお、容量電極１１２は、共通の対向電極１２２を有する複数の画素に亘って一体に形成されている。また、容量電極１１２は、上記複数の画素毎に上記開口部１１２ａを有するパターンで構成されている。
【００３６】
図５に示すように、画像信号線１１６は、Ｔａ若しくはＴａ合金（Ｔａ−Ｗなど）で構成される第１金属層１１０Ｕと、この表面に形成されたＴａ２Ｏ５などで構成される絶縁膜１１０Ｖと、この絶縁膜１１０Ｖ上に形成されたＣｒなどで構成される第２金属層１１０Ｗとが積層された３層構造で構成されている。また、上記第１パターン部１１７Ａは、上記画像信号線１１６と一体に構成された第２金属層１１０Ｗのみにより構成される。また、第２パターン部１１７Ｂは、第１金属層１１０Ｕ及び絶縁膜１１０Ｖが積層された構造を備えている。さらに、第３パターン部１１７Ｃは、第２金属層１１０Ｗで構成されている。
【００３７】
本実施形態のスイッチング素子１１７は、上記第１パターン部１１７Ａと第２パターン部１１７Ｂの積層部に構成された、第２金属層１１０Ｗ、絶縁膜１１０Ｖ、第１金属層１１０ＵのＭＩＭ（金属−絶縁体−金属）構造からなる素子部１１７Ｘと、上記第２パターン部１１７Ｂと第３パターン部１１７Ｃの積層部に構成された、第１金属層１１０Ｕ、絶縁膜１１０Ｖ、第２金属層１１０ＷのＭＩＭ構造からなる素子部１１７Ｙとが直列に接続された構造、いわゆるＢａｃｋ  ｔｏ  Ｂａｃｋ構造を備えており、これらの素子部１１７Ｘと１１７Ｙとが対称的な接合構造を有することによってスイッチング素子１１７の電気特性の対称性（電流電圧特性の極性に関する対称性）が確保されている。ただし、本実施形態においては、このような構造に限らず、所定の非線形特性によりスイッチング機能を有するものであれば、如何なる素子構造であっても構わない。
【００３８】
なお、本実施形態は半透過反射型の液晶装置を示すものであり、図４には、容量電極１１２に光透過領域を画成する光学開口１１２ｂを設けた平面構造が示されている。ただし、反射型の液晶装置を構成する場合には光学開口１１２ｂは不要であり、また、容量電極１１２を透明導電体で構成することにより透過型の液晶装置を構成する場合にも光学開口１１２ｂを設ける必要はない。
【００３９】
図６は本実施形態の液晶表示装置１００における駆動領域から周辺領域に至る範囲の断面構造を模式的に示す拡大部分縦断面図（図４及び図７のVI−VI線に沿った断面図）、図７は図６に示す範囲の第１基板の拡大部分平面図である。ここで、図６及び図７において、容量電極１１２、画素電極１１４、画像信号線１１６、スイッチング素子１１７、液晶層１３０、シール材１３１などの断面形状や平面形状については、模式的な形状で表してあり、実際の形状とは異なる。例えば、シール材１３１内に配置される導電性粒子１３１ａについては、実際にはほぼ球状若しくは円柱状であるが、図６には便宜上楕円形状の断面を有する態様で示してある。
【００４０】
本実施形態において、容量電極１１２は、駆動領域内において、第１層間絶縁膜１１１と第２層間絶縁膜１１３の間に形成されている。また、周辺領域には前述の複数の引き回し配線１１８が形成されている。この引き回し配線１１８は、上記スイッチング素子１１７の構成層の少なくとも一部と同じ材料で構成された、例えば、第１金属層１１０Ｕ、絶縁膜１１０Ｖ及び第２金属層１１０Ｗからなる第１導電層１１８Ｘと、上記容量電極１１２と同一材料で構成された第２導電層１１８Ｙとが積層された構造を有する。
【００４１】
容量電極１１２は駆動領域の外縁若しくは周辺領域の内縁において画素電極１１４と同一材料で構成された接続配線層１１４′に導電接続されている。この接続配線１１４′は画素電極１１４と同様に第２層間絶縁膜１１３上に形成されている。すなわち、接続配線１１４′は画素電極１１４と同層にて形成されている。この接続配線１１４′は周辺領域の外縁に向けて伸び、複数の引き回し配線１１８の形成領域において、対応する引き回し配線１１８と導電接続している。
【００４２】
図示例では、第１層間絶縁膜１１１は、駆動領域においては、スイッチング素子１１７と容量電極１１２との間に形成されているが、周辺領域においては形成されていない。これは、引き回し配線１１８の第１導電層１１８Ｘと第２導電層１１８Ｙとの間に第１層間絶縁膜１１１が介在しないようにして、第１導電層１１８Ｘと第２導電層１１８Ｙとが直接接触するように構成するためである。引き回し配線１１８の構成上は図示例のような構成が好ましいが、第１導電層１１８Ｘと第２導電層１１８Ｙとの間に第１層間絶縁膜１１１が介在しても、実質的に第１導電層１１８Ｘと第２導電層１１８Ｙが共に引き回し配線１１８の電気伝導率に寄与するように構成されていればよい。すなわち、第１導電層１１８Ｘと第２導電層１１８Ｙは、いずれもが配線部分として機能するように構成されていれば、相互に直接導電接続されていなくても構わない。
【００４３】
接続配線１１４′と、容量電極１１２及び引き回し配線１１８とは、第２層間絶縁膜１１３に形成されたスルーホール（コンタクトホール）を通して設けられたコンタクト部１１４ａ′及び１１４ｂ′を介して導電接続されている。これらのスルーホールは、上記スイッチング素子１１７と画素電極１１４とを導電接続するためのスルーホールと同時に形成される。その後、接続配線１１４′が画素電極１１４と同時に形成されることによって、コンタクト部１１４ａと同時に同様のコンタクト部１１４ａ′，１１４ｂ′が形成され、これらによって接続配線１１４′と容量電極１１２及び引き回し配線１１８とが導電接続される。
【００４４】
上記の引き回し配線１１８は、容量電極１１２と導電接続した後に接続パッド部１１８Ｐを構成している。この接続パッド部１１８Ｐには、画素電極１１４と同時に（同一材料で）形成された表面層１１８Ｑが積層され、この表面層１１８Ｑが上下導通部を構成するシール材１３１の導電性粒子１３１ａに導電接触している。
【００４５】
一方、第２基板上には、着色層１２１Ｒ，１２１Ｇ，１２１Ｂ（１２１Ｂは図示せず）と、外周部及び画素間領域に設けられた遮光部１２１Ｍとを有し、これらの上に透明なアクリル系樹脂などでオーバーコート層１２１Ｃが積層されてなるカラーフィルタ１２１が形成される。このカラーフィルタ１２１上には上記の対向電極１２２が形成され、この対向電極１２２は、駆動領域から周辺領域へ延びて、上記の接続パッド部１２２Ｐに至り、この接続パッド部１２２Ｐは上記の導電性粒子１３１ａに導電接触している。
【００４６】
本実施形態では、画素電極１１４及び対向電極１２２はＩＴＯ（インジウムスズ酸化物）などの透明導電体で構成され、容量電極１１２は光反射性導電体で構成され、光反射層を兼ねている。容量電極１１２はＡｌ、Ａｇ、ＡＰＣ（Ａｇ−Ｐｄ−Ｃｕ）等のＡｇ合金、Ｃｒなどの金属材料で構成されている。特に、Ａｌ、Ａｌ合金（Ａｌを主体（基）とする合金）、Ａｇ、Ａｇ合金（Ａｇを主体（基）とする合金）であることが光反射率を高くし、反射表示の外観を良好にする上で好ましい。また、容量電極１１２には画素領域内において上記の光学開口１１２ｂが設けられ、この光学開口１１２ｂを通して光が透過するようになっている。さらに、容量電極１１２は開口部１１２ａ及び光学開口１１２ｂを除き画素電極１１４と重なる範囲全てに亘って形成され、図示例の場合、画素電極１１４の形成されていない画素間領域にも形成されている。
【００４７】
なお、容量電極１１２は、対応する対向電極１２２（これは容量電極１１２と実質的に同電位とされる。）の形成範囲に亘って、すなわち、対応する対向電極１２２によって形成される複数の画素に亘って、一体に形成されている。本実施形態の場合、対向電極１２２がストライプ状に複数配列されているので、これらにそれぞれ対応する位置に複数の容量電極１１２がストライプ状に配設されている。すなわち、各容量電極１１２は、上記の対応する対向電極１２２毎に、複数の画素電極１１４を挟んでその反対側に配置されている。したがって、容量電極１１２と画素電極１１４の対向面積を容易に大きくすることができるとともに、容量電極１１２を個別に所定電位に接続する場合に比べて配線構造を簡易に構成できる。
【００４８】
また、本実施形態では、図７に示すように、容量電極１１２の幅を画素電極１１４の幅とほぼ同じか、或いは、画素電極１１４の幅よりもやや小さく形成している。これによって、容量電極１１２の幅が画素電極１１４の幅方向の範囲を逸脱しないので、電気的構成上の問題、例えば、隣接する容量電極１１２間の短絡などを回避できる。
【００４９】
ただし、容量電極１１２と画素電極１１４の対向面積を大きくして、後述する補助容量成分をなるべく大きくするため、或いは、容量電極１１２による光反射領域をなるべく大きくするためには、容量電極１１２の幅を画素電極１１４の幅と同じか、或いは、それより大きく構成することが好ましい。この場合、電気的問題を回避するためには、容量電極１１２における、これと対向する画素電極１１４との間の幅方向のずれ量が全幅の１０％以下となるように構成することが望ましく、特に、５％以下とすることがより望ましい。
【００５０】
本実施形態では、上記容量電極１１２を光反射層としても用いるために、フォトリソグラフィ法などを用いて第１層間絶縁膜１１１の表面に微細な凹凸形状を形成し、この上に容量電極１１２を成膜することで、容量電極１１２の表面を光散乱性反射膜として機能するように構成している。これによって、反射表示において背景の写りこみや光源による幻惑などが生ずることを防止できる。また、この容量電極１１２の微細な凹凸構造は、容量電極１１２と画素電極１１４との間の電極対向面積を増大させ、補助容量を増大させる効果をも有する。
【００５１】
さらに、本実施形態では、第２層間絶縁膜１１３が容量電極１１２を完全に被覆しているので、容量電極１１２をＡｇなどの比較的耐食性の劣る材料で構成しても、腐食の恐れを低減することができる。また、この第２層間絶縁膜は容量電極１１２と画素電極１１４の間の容量絶縁膜を構成するので、リーク電流などの少ない、高い絶縁性を有するものであることが好ましく、この場合には、被覆性も通常良好なものとなるので、容量電極１１２の保護及び補助容量の絶縁性の双方を高次元で両立できる。本実施形態では、容量電極１１２が第１層間絶縁膜１１１と第２層間絶縁膜１１３によって上下いずれからも完全に被覆されているため、上記の耐食効果をさらに高めることが可能となっている。
【００５２】
次に、図８及び図９を参照して、上記実施形態の製造方法について説明する。図９は本実施形態の液晶表示装置１００の製造方法の全体を示す概略工程図、図８は、図９に示す概略工程のうち、第１基板の非線形素子（スイッチング素子）の形成工程から画素電極の形成工程に至る部分のより詳細なステップを示す詳細工程図である。
【００５３】
まず、図９を参照して製造方法の概略工程について説明する。この製造方法では、最初に第１基板１１０と第２基板１２０とをそれぞれ別々に形成する。第１基板１１０の製造過程では、まず、工程Ｐ１１において、第１基板１１０上に画像信号線１１６とともにスイッチング素子１１７を形成する。次に、工程Ｐ１２においてスパッタリング法及びフォトリソグラフィ法などにより画素電極１１４を形成する。その後、工程Ｐ１３において配向膜１１５をスクリーン印刷などにより形成し、工程Ｐ１４においてラビング布を巻いたローラで表面を擦ることなどにより配向膜１１５に対してラビング処理を行う。最後に、工程Ｐ１５において、スクリーン印刷により、或いは精密ディスペンサなどを用いた塗布により、基板上にシール材１３０を配置する。
【００５４】
一方、第２基板１２０においては、まず、工程Ｐ２１において基板１２０上にカラーフィルタ１２１を形成し、次に、工程Ｐ２２においてスパッタリング法及びフォトリソグラフィ法などによって対向電極１２２を形成する。さらに、工程Ｐ２３において上記と同様に配向膜１２３を形成し、工程Ｐ２４においてラビング処理を施す。
【００５５】
次に、工程Ｐ３１において上記の第１基板１１０と第２基板１２０とをシール材１３１を介して貼り合わせ、前段パネル構造を構成し、工程Ｐ３２においてシール材を硬化させる。例えば、シール材が熱硬化性樹脂であれば加熱により硬化させ、シール材が光硬化性樹脂であれば光照射により硬化させる。ここで、比較的小型の液晶表示装置を製造する場合、それぞれの基板に液晶表示装置複数個分の領域を形成しておき、複数の液晶表示装置に相当する部分を含む大判の前段パネル構造を構成する。本実施形態では、前段パネル構造がそのような多数個取りのパネル構造を有することを前提として説明する。次に、工程Ｐ３３においてスクライブ・ブレイク法などにより上記の前段パネル構造を分断し、シール材が配置されていない液晶注入口を露出させる。その後、工程Ｐ３４において上記の液晶注入口から液晶を注入し、工程Ｐ３５においてその液晶注入口を樹脂などにより封止する。
【００５６】
最後に、液晶注入の完了したパネル構造が複数の液晶表示装置に相当する部分を含む場合には工程Ｐ３６において更にパネルを分断し、最終的なパネル構造（図３参照）を形成する。そして、このパネル構造に駆動回路、すなわち、液晶ドライバＩＣなどの半導体チップ（図１乃至図３に示すＸドライバ１３４及びＹドライバ１３５）を実装することによって液晶表示装置１００を完成させる。
【００５７】
次に、上記の工程Ｐ１１からＰ１２に至る製造工程のより詳細な内容について説明する。まず、図８のステップＳ０１において、ガラスやプラスチックなどで構成される第１基板１１０を洗浄等により清浄化し、この第１基板をスパッタリング装置に投入してＴａ２Ｏ５などで構成される下地層１１０Ｓ（図５参照）を形成する。この下地層は、第１基板１１０と、その上に形成される画像信号線１１６やスイッチング素子１１７との密着性を高めるとともに、第１基板１１０の基板材料から不純物が侵入することを防止するためのものである。この下地層は基板表面に全面的に形成される。
【００５８】
次に、ステップＳ０２において、上記下地層上にスパッタリング法により、Ｔａ若しくはＴａ−Ｗ合金を１５０〜１０００ｎｍ程度の厚さに成膜し、その後、ステップＳ０３においてフォトリソグラフィ法によりパターニングを行う。このとき、上記画像信号線１１６に相当する部分と、上記スイッチング素子１１７の第２パターン部１１７Ｂに相当する部分（上記の第１金属層１１０Ｕに相当する。）とが同時に形成される。ただし、この時点では、画像信号線１１６に相当する部分と第２パターン部１１７Ｂに相当する部分とが図示しない連結パターン部を介して連結されたパターン形状となっている。また、このステップでは、引き回し配線１１８の第１導電層１１８Ｘに含まれる部分もまた同時に同一材料で形成される。
【００５９】
次に、ステップＳ０４において、第１基板１１０をクエン酸、燐酸、サリチル酸などの電解溶液中に浸漬し、上記画像信号線１１６及び第２パターン部１１７Ｂに相当するパターンの陽極酸化を行う。これにより、当該パターンの表面が酸化され、Ｔａ２Ｏ５からなる絶縁膜（上記の絶縁膜１１０Ｖに相当する。）を例えば２０〜１００ｎｍ程度の厚さに形成する。この後、硫酸溶液などを用いて表面を清浄化する。その後、ステップＳ０５において、上記絶縁膜の膜質や界面状態を改善するために、２５０〜５００℃、２０〜１００分程度のアニール（加熱）処理を行う。このステップにおいては、引き回し配線１１８の第１導電層１１８Ｘに相当する部分もまた酸化処理されるが、当該部分では酸化処理がなされないように（すなわち、陽極酸化時において当該部分が電気的に接続されないように）しても構わない。
【００６０】
次に、ステップＳ０６において、Ｃｒなどをスパッタリング法などにより１５０〜１０００ｎｍ程度の厚さで堆積させ、上部電極層を形成し、ステップＳ０７においてパターニングすることによって、上記の第２電極層１１０Ｗを形成する。さらに、ステップＳ０８において、フォトリソグラフィ法により、上記の連結パターン部を除去し、画像信号線１１６に相当する部分と、スイッチング素子の第２パターン部１１７Ｂに相当する部分とを分離する。その後、ステップＳ０９において、素子特性を改善するために再びアニール処理を実施する。これによりスイッチング素子１１７が完成される。また、このステップでは、上記引き回し配線１１８の第１導電層１１８Ｘを似含まれる部分もまた同時に同一材料で形成される。
【００６１】
次に、ステップＳ１０及びＳ１１において、第１層間絶縁膜１１１を形成する。この第１層間絶縁膜１１１は、ステップＳ１０において感光性樹脂を塗布し、ステップＳ１１においてフォトリソグラフィ法により微細な開口を多数備えた露光マスクを介して感光性樹脂の露光度合いを制御して露光し、現像することにより、微細な表面凹凸構造を備えたものとされる。ここで、第１層間絶縁膜１１１は、駆動領域、或いは、スイッチング素子１１７を覆う領域においては形成されるが、周辺領域、或いは、スイッチング素子１１７の配列されていない領域には形成されない。
【００６２】
その後、ステップＳ１２において、Ａｌなどの金属をスパッタリング法などによって成膜し、ステップＳ１３においてパターニングを行うことにより、容量電極１１２を形成する。この容量電極１１２は、上述のように光反射層としても機能するものである。ここで、上記パターニングにより、コンタクト部１１４ａを回避する開口部１１２ａや光透過領域を規定する光学開口１１２ｂが形成される。また、第１層間絶縁膜１１１に微細な表面凹凸構造が設けられている場合には、この表面凹凸構造を反映して容量電極１１２も微細な凹凸状に形成され、光散乱性反射面を備えたものとなる。このステップでは、上記引き回し配線１１８の第２導電層１１８Ｙもまた同時に同一材料で形成される。
【００６３】
容量電極１１２の表面凹凸形状は、光反射層として用いる場合に好適な範囲として、凹凸の高低差が０．１〜１．０μｍ、特に０．４５〜０．６５μｍの範囲であり、凸部間の平面距離が１〜２０μｍ、特に７〜１７μｍの範囲内であることが好ましい。典型的には高低差が約０．６μｍ、平面距離が約１２μｍ程度である。上記の範囲は光散乱性反射面の光学特性上の要請から望まれる範囲である。一方、対向面積を増大させることによる補助容量の増大を図る上では、特に表面凹凸形状のサイズは限定されないが、上層の画素電極や配向膜などが凹凸を反映して、液晶の配向状態や電圧印加状態が不均一になるといったことを防止するとともに、ある程度の対向面積の増加量やその均一性を確保するためには、凹凸の高低差が０．１〜１．０μｍ、凸部間の平面距離が０．５〜３０μｍの範囲内であることが好ましい。
【００６４】
さらに、ステップＳ１４において、上記の容量電極１１２上にアクリル系樹脂などの樹脂材料やＳｉＯ２などの無機材料が配置され、ステップＳ１５においてそのパターニングが行われることにより前述の第２層間絶縁膜１１３が形成される。この第２層間絶縁膜１１３は、周辺領域に設けられた引き回し配線１１８上にも形成される。また、第２層間絶縁膜１１３のパターニング処理においては、上述のスイッチング素子１１７や引き回し配線１１８に達するスルーホールが同時に形成される。
【００６５】
次に、ステップＳ１６において、上記第２層間絶縁膜１１３上にＩＴＯなどの透明導電体が積層され、ステップＳ１７のパターニングにより画素電極１１４が形成される。このとき、同時に接続パッド部１１８Ｐ上に同材料にて表面層１１８Ｑが形成され、これによって接続パッド部１１８Ｐとシール材１３１中の導電性粒子１３１ａとの導電接触性が向上する。また、上記の接続配線１１４′もまた同時に導材料で形成される。最後に、ステップＳ１８において、上記スイッチング素子１１７の電気特性を確認するために、電気特性（ＩＶ特性など）の検査が行われる。
【００６６】
次に、図１０乃至図１３を参照して、以上説明した本実施形態の電気的構成について説明する。本実施形態では、図１０に示すように、画像信号線１１６とこれと直交する対向電極１２２との交点に対応してそれぞれ画素が構成され、各画素において、画像信号線１１６に接続されたスイッチング素子１１７と、画素電極１１４及び対向電極１２２間に配置される液晶層１３０とが直列に接続された構造を有している。なお、画像信号線１１６はＸドライバ１３４に接続され、対向電極１２２は引き回し配線１１８を介してＹドライバ１３５に接続されている。
【００６７】
本実施形態の場合、画素電極１１４及び容量電極１１２間に第２層間絶縁膜１１３が介在し、この第２層間絶縁膜１１３は、画素電極１１４と容量電極１１２の対向面積が十分に大きい（すなわち、画素の面積に対応する対向面積を有する。）ので、等価回路的に無視し得ない構成となっている。
【００６８】
図１１は、各画素内の等価回路を示す回路図である。この図に実線で示すように、スイッチング素子１１７の等価回路は、可変抵抗成分ＲＴＦＤと素子容量成分ＣＴＦＤとの並列回路で構成され、可変抵抗成分ＲＴＦＤはスイッチング素子１１７に印加される電圧によって変化する。具体的には、電圧が閾値を越えると可変抵抗成分ＲＴＦＤは急激に（非線形的に）低下し、電圧が閾値以下になると可変抵抗成分ＲＴＦＤは急激に（非線形的に）増大する。一方、上記スイッチング素子１１７に直列に接続される液晶層１３０は、抵抗成分ＲＬＤと液晶容量成分ＣＬＤとの並列回路で構成される。本実施形態の場合には、図示点線で示すように、液晶層１３０に対して第２層間絶縁膜１１３が並列に存在し、これが抵抗成分ＲＺと補助容量成分ＣＺの並列回路で表現される。本実施形態の場合、抵抗成分ＲＺは十分に大きいために回路的に無視することができ、一方、補助容量成分ＣＺは上記のように対向面積が大きいことからかなり大きな値を有するので、回路的に無視することができない。
【００６９】
図１２は、図１１に示す画素内の等価回路を簡略化して示すとともに、容量電極１１２の電気的接続構造をも示す概略回路図である。ここで、図１１にて示した液晶１３０の抵抗成分ＲＬＤ及び第２層間絶縁膜１１３の抵抗成分ＲＺは無視し得るので図１２では省略してある。本実施形態の場合、液晶容量成分ＣＬＤと補助容量成分ＣＺは、スイッチング素子１１７に対して並列に接続されているので、本実施形態の容量比は（ＣＬＤ＋ＣＺ）／ＣＴＦＤとなり、補助容量成分ＣＺを大きくすることで、容量比を高めることができることがわかる。ここで、容量電極１１２は対向電極１２２に対して上下導通部（導電性粒子１３１ａ）や引き回し配線１１８を介して導電接続されていることにより、画素電極１１４に供給される画素電位と、対向電極１２２及び容量電極１１２に供給される共通電位（走査電位）の間に共に介在している。すなわち、本実施形態の場合、液晶容量成分ＣＬＤと補助容量成分ＣＺには常に実質的に同じ電圧が印加される。
【００７０】
補助容量成分ＣＺは、画素電極１１４に対して直接対向配置される容量電極１１２により構成されるため、その対向面積は画素面積とほぼ等しい値、或いは、それを越える値にまで増大させることができ、また、両端電圧も液晶層１３０に印加される電圧とほぼ等しくなるので、上記容量比の増大に大きく寄与できる。特に、容量電極１１２は微細な凹凸状に形成されているので、容量電極１１２と画素電極１１４の実質的な対向面積を画素面積よりも大きくすることができ、これによって、補助容量成分ＣＺのさらなる増大を図ることができる。
【００７１】
また、本実施形態では、補助容量成分ＣＺを画素電極１１４と対向配置される容量電極１１２によって構成しているので、すでに従来から存在した画素電極１１４そのものを構成要素とすることができるとともに、補助容量を構成するためだけの平面スペースを何ら設ける必要がないため、平面寸法を増大させる必要がなく、高精細な装置を容易に構成することができる。特に、容量電極１１２を、これに対応する対向電極１２２に沿って配列される複数の画素に亘って一体の（共通）のものとすることができるため、構造もさらに簡易に構成できる。さらに、この容量電極１１２を第１基板１１０上の引き回し配線１１８に導電接続させることによって導電接続構造もスペースを要さず、構造の複雑化を招来することがない。
【００７２】
さらに、本実施形態では、引き回し配線１１８を第１導電層１１８Ｘと第２導電層１１８Ｙを積層させた構造としているので、引き回し配線１１８の低抵抗化を図ることができ、これによって、駆動回路と対向電極１２２の間の配線抵抗、並びに、駆動回路と容量電極１１２との間の配線抵抗を低減することができる。第２導電層１１８Ｙは、引き回し配線１１８の一部にのみ形成するようにしてもよく、或いは、引き回し配線１１８の全長に亘って形成してもよい。通常、複数の引き回し配線間の配線長さは相互に異なるので、配線長さに起因する配線抵抗の相違を低減するために、複数の引き回し配線間における第２導電層１１８Ｙの形成長さを相互に変えるようにしてもよい。
【００７３】
特に、近年の高精細化や周辺領域の狭小化の要請に従うと、引き回し配線１１８の配線幅を小さくしなければならないので、配線抵抗の増大が予想される。しかし、本実施形態では、上記のように第２導電層１１８Ｙを積層形成しているため、配線幅が小さくなっても配線抵抗の増大を抑制ないしは解消することが可能になる。
【００７４】
上記の第２導電層１１８Ｙは、上記の容量電極１１２と同時に同一材料で形成することができるので、容量電極１１２の形成パターンを変えるのみで対応でき、製造工程を実質的に変化させる必要がない。すなわち、製造工程の追加や製造時間の延長が必要とされないので、製造コストの上昇を防止できる。
【００７５】
なお、本実施形態においては、接続配線１１４′と画素電極１１４とが同一材料で構成されているため、両者間に電蝕が発生することを防止できる。
【００７６】
［第２実施形態］
次に、図１３及び図１４を参照して、本発明に係る第２実施形態について説明する。この実施形態では、上記第１実施形態と同様の、第１基板１１０、第１層間絶縁膜１１１、容量電極１１２、第２層間絶縁膜１１３、画素電極１１４、接続配線１１４′、配向膜１１５、画像信号線１１６、スイッチング素子１１７、第１導電層１１８Ｘと第２導電層１１８Ｙを積層させた引き回し配線１１８、第２基板１２０、カラーフィルタ１２１、対向電極１２２、配向膜１２３、液晶層１３０、シール材１３１、導電性粒子１３１ａ、接続パッド部１１８Ｐ，１２２Ｐ、表面層１１８Ｑ、コンタクト部１１４ａ、開口部１１２ａ、光学開口１１２ｂを備えているので、第１実施形態と同様の部分については同一符号を付し、それらの説明を省略する。
【００７７】
本実施形態において、上記第１実施形態と異なる点は、接続配線１１４′と引き回し配線１１８との導電接続部においても、引き回し配線１１８に第２導電層１１８Ｙが形成されている点にある。すなわち、第１実施形態では接続配線１１４′は引き回し配線１１８の第１導電層１１８Ｘに導電接続されていたのに対して、本実施形態では接続配線１１４′は第２導電層１１８Ｙに導電接続されている。
【００７８】
また、本実施形態の引き回し配線１１８においては、上記の接続配線１１４′の接続部位から接続パッド部１１８Ｐの形成領域までの全範囲に亘って第２導電層１１８Ｙが形成されている。これにより、容量電極１１２と対向電極１２２との間の配線抵抗をさらに低減することができる。
【００７９】
［第３実施形態］
次に、図１５及び図１６を参照して本発明に係る第３実施形態について説明する。図１５は第３実施形態の部分拡大断面図、図１６は等価回路図である。この実施形態においては、基板２１０と基板２２０がシール材２３１によって貼り合わされ、これらの基板間に液晶２３０が封入された基本構造、並びに、カラーフィルタ２２１や配向膜などの本実施形態において以下に言及しない部分では上記第１及び第２実施形態と同様であるので、それらの説明については省略する。ここで、上記第１及び第２実施形態では二端子非線形素子であるＴＦＤ素子をスイッチング素子として用いていたのに対し、本実施形態では三端子非線形素子であるＴＦＴ（薄膜トランジスタ）２１７をスイッチング素子として用いている。
【００８０】
図１５に示すように、本実施形態に設けられたスイッチング素子であるＴＦＴ２１７には、基板２１０上に成膜されたポリシリコン等で構成される半導体層２１７ａが形成され、この半導体層２１７ａ上にゲート絶縁膜２１７ｂを介してゲート電極２１７ｃを備えたＭＯＳ構造が構成されている。ゲート電極２１７ｃは図１６に示す走査線２１７ｘに導電接続されている。半導体層２１７ａにはゲート電極２１７ｃの対向領域であるチャネル領域を挟んだ両側にソース領域とドレイン領域が設けられ、ソース領域にはデータ線２１６が導電接続され、ドレイン領域には画素電極２１４が導電接続されている。
【００８１】
なお、本実施形態では、層間絶縁膜２１１Ａ及び２１１Ｂによって走査線２１７ｘ、データ線２１６及び容量電極２１２間の絶縁が確保されている。そして、これらの層間絶縁膜２１１Ａ，２１１Ｂが上記第１及び第２実施形態の第１層間絶縁膜に対応する層とすれば、スイッチング素子であるＴＦＴ２１７上にこの第１層間絶縁膜を介して容量電極２１２が形成され、その上に第２層間絶縁膜２１３が形成され、この第２層間絶縁膜２１３上にはさらに画素電極２１４が形成されるといった上記第１及び第２実施形態と同様の積層構造を有するものである。
【００８２】
また、本実施形態では、基板２２０に設けられた対向電極２２２が表示領域全体に一体化された電極構造を有するものとされ、この対向電極２２２は、上下導通部であるシール材２３１内の導電性粒子２３１ａを介して基板２１０上の引き回し配線２１８に導電接続されている。この引き回し配線２１８は先の実施形態と同様に基板２１０上に形成され、図１６に示す駆動回路２３４に導電接続されている。駆動回路２３４は、引き回し配線２１８を介して対向電極２２２に共通電位を供給する。
【００８３】
ここで、複数のデータ線２１６は駆動回路２３４に接続され、駆動回路２３４からそれぞれのデータ電位の供給を受けて、ＴＦＴ２１７がオン状態にあるときに当該データ電位を画素電極２１４に供給する。また、複数の走査線２１７ｘは駆動回路２３５に接続され、駆動回路２３５からそれぞれの走査電位の供給を受けてゲート電極２１７ｃに供給し、これによって所定のタイミングでＴＦＴ２１７がオンオフ制御されるようになっている。
【００８４】
本実施形態では、引き回し配線２１８に対して基板２１０上で容量電極２１２が導電接続されている。図示例の場合、上記の第２実施形態と同様に、容量電極２１２が第２層間絶縁膜２１３上の接続配線２１４′を介して引き回し配線２１８に導電接続されている。この接続配線２１４′は上記接続配線１１４′と同様に、画素電極２１４と同材料で同時に形成されたものである。なお、図示例とは異なり、容量電極２１２を直接に引き回し配線２１８に導電接続しても構わない。
【００８５】
本実施形態においても、上記引き回し配線２１８は、下層に設けられた配線層２１８Ｘ，２１８Ｙに対して容量電極２１２と同材料で同時に形成された配線層２１８Ｚがさらに積層されることによって構成されている。これによって、引き回し配線２１８の電気抵抗を低減することができ、したがって、対向電極２２２や容量電極２１２に対する安定した電位供給が可能になる。なお、図示例の場合、配線層２１８ＸはＴＦＴ２１７のゲート電極２１７ｃや走査線２１７ｘと同層（すなわち同材料で同時）に形成されたものである。また、配線層２１８Ｙは、上記データ線２１６と同層（すなわち同材料で同時）に形成されたものである。
【００８６】
なお、本実施形態でも、図１６に示すように、各画素毎に、所定の素子容量を有するＴＦＴ２１７と対向電極２２２との間に液晶容量ＣＣＤが存在し、また、容量電極２１２と画素電極２１４間に補助容量ＣＺが構成される。この補助容量ＣＺは液晶容量ＣＣＤと並列に接続されるので、上記と同様に素子容量を基準とする容量比を大きく構成することができ、したがって、装置が高精細化しても、表示品位の低下を抑制することが可能になる。
【００８７】
［第４実施形態］
図１７は、第４実施形態の電子機器における液晶表示装置１００に対する制御系（表示制御系）の全体構成を示す概略構成図である。ここに示す電子機器は、表示情報出力源２９１と、表示情報処理回路２９２と、電源回路２９３と、タイミングジェネレータ２９４とを含む表示制御回路２９０を有する。また、液晶表示装置１００には、上述の構成を有するパネル構造１００Ｐと、このパネル構造１００Ｐを駆動する駆動回路１００Ｄとが設けられている。この駆動回路１００Ｄは、パネル構造１００Ｐに直接実装されている電子部品（半導体ＩＣなど、上記のＸドライバ１３４やＹドライバ１３５など）で構成される。ただし、駆動回路１００Ｄは、上記のような態様の他に、パネル構造１００Ｐの基板表面上に形成された回路パターン、或いは、パネル構造１００Ｐに導電接続された回路基板に実装された半導体ＩＣチップ若しくは回路パターンなどによっても構成することができる。
【００８８】
表示情報出力源２９１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ２９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路２９２に供給するように構成されている。
【００８９】
表示情報処理回路２９２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路１００Ｄへ供給する。駆動回路１００Ｄは、走査線駆動回路、信号線駆動回路及び検査回路を含む。また、電源回路２９３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【００９０】
図１８は、本発明に係る電子機器の一実施形態である携帯電話の外観を示す。この電子機器１０００は、操作部１００１と、表示部１００２とを有し、表示部１００２の筐体内部に回路基板１００３が配置されている。回路基板１００３上には上記の液晶装置１００が実装されている。そして、表示部１００２の表面において上記パネル構造１００Ｐの駆動領域を視認できるように構成されている。この場合、液晶表示装置１００の背後には図示しないバックライトが配置され、このバックライトからの光によって上記光学開口１１２ｂを通した透過表示を実現できるように構成される。
【００９１】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う装置もまた、本発明の技術的範囲に含まれるものである。
【００９２】
例えば、上記実施形態において、容量電極１１２をＩＴＯなどの透明導電体により構成すれば、透過型の液晶表示装置を構成できる。或いは、上記実施形態において、上記光学開口１１２ｂを形成しなければ、純粋な反射型の液晶表示装置を構成できる。
【００９３】
また、上記第１及び第２実施形態ではスイッチング素子１１７としてＴＦＤ（ＭＩＭ）素子を用いているが、他の構造を有する二端子型非線形素子を用いてもよい。また、第３実施形態ではＴＦＴ（薄膜トランジスタ）を用いているが、他の三端子型非線形素子を用いてもよい。
【００９４】
さらに、上記実施形態では液晶装置を例示したが、本発明は、液晶装置以外の、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等）などの各種の電気光学装置においても同様に適用することが可能である。
【図面の簡単な説明】
【００９５】
【図１】第１実施形態の第１基板の概略平面図。
【図２】第１実施形態の第２基板の概略平面図。
【図３】第１実施形態の概略縦断面図。
【図４】第１実施形態の第１基板の拡大部分平面図。
【図５】第１実施形態のスイッチング素子近傍の拡大部分斜視断面図。
【図６】第１実施形態の駆動領域から周辺領域に亘る部分の概略拡大断面図。
【図７】第１実施形態の駆動領域から周辺領域に渡る部分の概略拡大平面図。
【図８】第１実施形態の第１基板の製造工程の詳細工程図
【図９】第１実施形態の製造方法の概略工程図。
【図１０】第１実施形態の概略等価回路図。
【図１１】第１実施形態の１画素内の等価回路図。
【図１２】第１実施形態の主要構成を示す概略等価回路図。
【図１３】第２実施形態の駆動領域から周辺領域に亘る部分の概略拡大断面図。
【図１４】第２実施形態の駆動領域から周辺領域に渡る部分の概略拡大平面図。
【図１５】第３実施形態の駆動領域から周辺領域に亘る部分の概略拡大断面図。
【図１６】第３実施形態の概略等価回路図。
【図１７】第４実施形態の表示制御系の概略構成図。
【図１８】第４実施形態の外観例を示す概略斜視図。
【符号の説明】
【００９６】
１００…液晶表示装置、１１０…第１基板、１１１…第１層間絶縁膜、１１２…容量電極、１１２ａ…開口部、１１２ｂ…光学開口、１１３…第２層間絶縁膜、１１４…画素電極、１１４′…接続配線、１１５…配向膜、１１６…画像信号線、１１７…スイッチング素子、１１８…引き回し配線、１１８Ｐ，１２２Ｐ…接続パッド部、１１８Ｑ…表面層、１１９…入力端子、１２０…第２基板、１２１…カラーフィルタ、１２２…対向電極、１２３…配向膜、１３０…液晶層、１３１…シール材、１３１ａ…導電性粒子、１３２，１３３…偏光板、１３４…Ｘドライバ、１３５…Ｙドライバ
【図１】
2006235437.tif 000003
【図２】
2006235437.tif 000004
【図３】
2006235437.tif 000005
【図４】
2006235437.tif 000006
【図５】
2006235437.tif 000007
【図６】
2006235437.tif 000008
【図７】
2006235437.tif 000009
【図８】
2006235437.tif 000010
【図９】
2006235437.tif 000011
【図１０】
2006235437.tif 000012
【図１１】
2006235437.tif 000013
【図１２】
2006235437.tif 000014
【図１３】
2006235437.tif 000015
【図１４】
2006235437.tif 000016
【図１５】
2006235437.tif 000017
【図１６】
2006235437.tif 000018
【図１７】
2006235437.tif 000019
【図１８】
2006235437.tif 000020