(57)【要約】【課題】  駆動回路システムにおいて用いられる増幅器の電気的特性その他の性能のばらつきの影響を軽減して、同一階調表示の場合でも表示画像における縞模様などのアーチファクトに抗する。【解決手段】  本発明の列電極駆動回路３３は、２以上の列電極Ｓ１，Ｓ２，…に供給すべきそれぞれの列情報信号につき時分割多重化された複数の多重化情報信号を供給する信号供給部（７，８，９，１０，２０）と、多重化情報信号と同じ数の出力部を有し、多重化情報信号の各々につき出力部のいずれか１つを選択しその選択された出力部から１つの多重化情報信号を出力する選択部３０と、選択部３０から出力された多重化情報信号をそれぞれ多重分離して、対応する列電極に供給すべき列情報信号を生成する多重分離部４０と、を有する。選択部３０は、多重化情報信号に対する出力部の選択状態を所定の時間間隔で切り換える。【選択図】  図２
2006235357.tif 000002
【特許請求の範囲】
【請求項１】
複数の行電極にそれぞれ交差するように配列された複数の列電極を駆動する駆動回路であって、
少なくとも２つの列電極に供給すべきそれぞれの列情報信号につき時分割多重化された複数の多重化情報信号を供給する信号供給手段と、
前記多重化情報信号と同じ数の出力部を有し、前記多重化情報信号の各々につき前記出力部のいずれか１つを選択しその選択された出力部から１つの多重化情報信号を出力する選択手段と、
前記選択手段から出力された多重化情報信号をそれぞれ多重分離して、対応する列電極に供給すべき列情報信号を生成する多重分離手段と、
を有し、
前記選択手段は、前記多重化情報信号に対する前記出力部の選択状態を所定の時間間隔で切り換え又は設定する、
駆動回路。
【請求項２】
請求項１に記載の駆動回路であって、前記信号供給手段は、前記多重化情報信号をそれぞれの増幅器を介して出力する、駆動回路。
【請求項３】
請求項１又は２に記載の駆動回路であって、前記信号供給手段は、多重化情報信号と同じ数の出力部を有し、当該多重化情報信号の各々につき前記出力部のいずれか１つを選択しその選択された出力部から１つの多重化情報信号を出力する第２の選択手段を有すし、前記第２の選択手段は、前記選択状態と連動して、前記選択状態が切り換わっても前記多重分離手段に入力する多重化情報信号の系列を同じに保つように選択制御される、駆動回路。
【請求項４】
請求項１，２又は３に記載の駆動回路であって、前記列情報信号は、画素情報信号であり、前記所定の時間間隔は、前記画素情報信号の集合によって形成される画像信号の水平走査期間又はフレーム若しくはフィールド期間の倍数である、駆動回路。
【請求項５】
請求項１ないし４のうちいずれか１つに記載の駆動回路であって、前記選択状態は、ランダムに設定される、駆動回路。
【請求項６】
請求項１ないし５のうちいずれか１つに記載の駆動回路であって、前記行電極は、所定のシーケンスに従って順次又は規定のパターンで選択され、前記多重化情報信号は、前記行電極の選択切換が行われる毎に更新される、駆動回路。
【請求項７】
請求項１ないし６のうちいずれか１つに記載の駆動回路を用いた表示装置であって、前記行及び列電極に供給される信号によって画素をマトリクス駆動する表示装置。
【請求項８】
請求項７に記載の表示装置であって、前記信号供給手段、前記選択手段及び前記多重分離手段が形成された表示パネルを有する表示装置。
【請求項９】
請求項７に記載の表示装置であって、前記選択手段及び前記多重分離手段が形成された表示パネルと、前記表示パネルの周辺付属部材として設けられ前記信号供給手段が形成された電子基板と、を有する表示装置。
【請求項１０】
請求項８又は９に記載の表示装置であって、前記行及び列電極に供給される信号に応じて画素毎に駆動状態を制御する能動素子その他の駆動素子を有し、前記選択手段及び前記多重分離手段は、前記駆動素子を形成す層又は材料と共通の工程により形成されている、表示装置。
【請求項１１】
請求項１０に記載の表示装置であって、前記表示パネルは、液晶表示パネルであり、前記駆動素子は、低温ポリシリコン技術を用いて形成された薄膜トランジスタである、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広く列電極駆動回路に関する。本発明は特に、複数の行電極にそれぞれ交差するように配列された複数の列電極を駆動する列電極駆動回路に関する。本発明はまた、かかる駆動回路を用いた表示装置に関する。
【背景技術】
【０００２】
従来の液晶表示装置には、複数の列電極に供給すべき画素情報に対応するそれぞれの列情報信号につき時分割多重化された複数の多重化情報信号を発生しそれぞれバッファアンプを介してこれらを出力し、各バッファアンプからの多重化情報信号を受けてそれぞれ多重分離し、対応する列電極に供給すべき列情報信号を生成し、当該列情報信号を列電極に供給するものがある。このような構成によって、バッファアンプは複数の列電極の駆動を担うので、必要なバッファアンプの総数を減らすことを可能としている。
【０００３】
特許文献１には、このようなタイプの液晶表示装置が開示されている。
【特許文献１】特開平１０−１０９９７号公報（特に、図５及び段落番号［００２４］ないし［００２８］参照）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の液晶表示装置では、多重化情報信号を多重分離するデマルチプレクサ（Ｍｕｘ）は、それぞれに割り当てられた増幅器（バッファアンプ）からの出力を受けるので、デマルチプレクサの出力として得られる列情報信号（画素駆動信号）の品質（特に振幅）は、当該増幅器の電気的特性その他の性能に強く依存する。したがって、各増幅器の性能がばらついていれば、列情報信号はその出力元であるデマルチプレクサを単位としてばらつくことになる。また、増幅器だけでなく、厳密にはデマルチプレクサ自体の信号伝搬特性も相互に不均等であり、デマルチプレクサを単位としたばらつきを列情報信号に招くこととなる。
【０００５】
かかるばらつきの影響を受けた列情報信号は、これを排除するような補正をしない限り、そのまま列電極に供給され、間接的に画素駆動トランジスタ、画素電極又は画素対応液晶セルに対する駆動のばらつきをもたらす。したがって、デマルチプレクサ毎に、表示される画素情報がばらつくこととなる。多重化情報信号が例えば３つの列電極に供給すべき３つの列情報信号を担う場合、表示領域における全ての列の画素を同じ階調で駆動させようとしても、あるデマルチプレクサが担当する３つの列電極に係る画素とその隣の出マルチプレクサが担当する３つの列電極に係る画素とでは階調レベルに視認可能な差が生じうる。この差は、画面全体を同一色で表示させようとしたときに当該列電極に沿う画素の縞模様となって現れるが、同一色でなく、種々様々な色が混在する通常の画像表示でも同様にその差の影響を受けるものであり、高画質化の妨げとなる。
（目的）
【０００６】
本発明は、かかる問題点に鑑みてなされたものであり、その目的とするところは、高画質表示を達成することの可能な列電極駆動回路及び表示装置を提供することにある。
【０００７】
本発明の他の目的は、駆動回路システムにおいて用いられる増幅器の電気的特性その他の性能のばらつきの影響を軽減して、同一階調表示の場合でも表示画像における縞模様などのいわゆるアーチファクトに抗することのできる列電極駆動回路及び表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の第１の態様は、複数の行電極にそれぞれ交差するように配列された複数の列電極を駆動する駆動回路であって、少なくとも２つの列電極に供給すべきそれぞれの列情報信号につき時分割多重化された複数の多重化情報信号を供給する信号供給手段と、前記多重化情報信号と同じ数の出力部を有し、前記多重化情報信号の各々につき前記出力部のいずれか１つを選択しその選択された出力部から１つの多重化情報信号を出力する選択手段と、前記選択手段から出力された多重化情報信号をそれぞれ多重分離して、対応する列電極に供給すべき列情報信号を生成する多重分離手段と、を有し、  前記選択手段は、前記多重化情報信号に対する前記出力部の選択状態を所定の時間間隔で切り換え又は設定する、駆動回路としている（請求項１）。
【０００９】
このようにすることにより、多重分離手段には当該所定の時間間隔毎に異なる信号経路の多重化情報信号が供給されるので、ある選択状態と別の選択状態とで当該信号経路間の電気的特性の偏りを散らすことができる。したがって、信号供給手段で用いられる増幅器（請求項２）等の電気的特性その他の性能のばらつきは視覚上軽減されるので、同一階調表示の場合でも表示画像において縞模様などのいわゆるアーチファクトを目立たなくすることができる。
【００１０】
この態様において、前記信号供給手段は、多重化情報信号と同じ数の出力部を有し、当該多重化情報信号の各々につき前記出力部のいずれか１つを選択しその選択された出力部から１つの多重化情報信号を出力する第２の選択手段を有すし、前記第２の選択手段は、前記選択状態と連動して、前記選択状態が切り換わっても前記多重分離手段に入力する多重化情報信号の系列を同じに保つように選択制御されるものとすることができる（請求項３）。このように、上流側にもう１つの選択手段を設けることにより、多重分離手段に入力する信号の系列を一定に維持することができる。
【００１１】
また、前記列情報信号は、画素情報信号であり、前記所定の時間間隔は、前記画素情報信号の集合によって形成される画像信号の水平走査期間又はフレーム若しくはフィールド期間の倍数であるものとすることができる（請求項４）。これは比較的簡便に当該所定の時間間隔を設定することができる点で有利である。かかる所定の時間間隔を一定なものとすることに限定する必要はなく、他の条件の許す範囲で規則的又は不規則に変化することも可能である。
【００１２】
また、前記選択状態は、ランダムに設定されるものとすることにより、縞模様のフリッカの防止を図ることができる（請求項５）。
【００１３】
さらに、前記行電極は、所定のシーケンスに従って順次又は規定のパターンで選択され、前記多重化情報信号は、前記行電極の選択切換が行われる毎に更新されるものとすることもできる（請求項６）。ここでいう規定のパターンは、適用される表示パネルの構成及び制御によっては複数の行電極が同時に選択されうることをカバーする意義を有する。
【００１４】
本発明はまた、上記態様及びその下位概念を用いて構成される別の態様をも指向するものであり、前記行及び列電極に供給される信号によって画素をマトリクス駆動する表示装置を提供するものである（請求項７）。
【００１５】
この態様において、前記信号供給手段、前記選択手段及び前記多重分離手段が形成された表示パネルを有するものとしたり（請求項８）、前記選択手段及び前記多重分離手段が形成された表示パネルと、前記表示パネルの周辺付属部材として設けられ前記信号供給手段が形成された電子基板と、を有するものとしたり（請求項９）することができる。それぞれに特有の利点がある。そして、前記行及び列電極に供給される信号に応じて画素毎に駆動状態を制御する能動素子その他の駆動素子を有し、前記選択手段及び前記多重分離手段は、前記駆動素子を形成す層又は材料と共通の工程により形成されているものとし（請求項１０）、さらに前記表示パネルは、液晶表示パネルであり、前記駆動素子は、低温ポリシリコン技術を用いて形成された薄膜トランジスタであるものとする（請求項１１）ことができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の上記各態様その他実施の形態を、実施例に基づき添付図面を参照して詳しく説明する。
【００１７】
図１は、本発明の一実施例による液晶表示装置の基本的概略構成を示している。
【００１８】
図において、この液晶表示装置は、主として、例えば透過型の液晶表示パネル１と、パネル１を制御し又は駆動するための必要な信号及び電圧を生成してこれらに供給する周辺回路とにより構成される。
【００１９】
液晶表示パネル１は、対向する２つの透明基板により挟持された液晶層（図示せず）に、表示すべき画像に応じた光学変調を担わせるものである。液晶表示パネル１は、本例ではアクティブマトリクス型の構成を採っており、その背面側の一方の基板１１には、所定の表示領域内に画素駆動用能動素子として例えば電界効果型の薄膜トランジスタ（ＴＦＴ）１２が各画素に対応してマトリクス状に配置される。これらＴＦＴ１２のゲート電極は当該表示領域において横（水平）方向に互いに平行に走るいわゆる走査ラインを構成する複数の行電極Ｇｘ（ｘ＝０，１，２，…；以下、適宜「ゲートライン」と呼ぶ）にそれぞれ接続され、そのソース電極は同表示領域において縦（垂直）方向に互いに平行に走るいわゆる信号ラインを構成する複数の列電極Ｓｙ（ｙ＝０，１，２，…；以下、適宜「ソースライン」と呼ぶ）にそれぞれ接続される。ＴＦＴ１２のドレイン電極は、個々に画素電極１３に接続される。
【００２０】
表示パネル１の他方の基板であって背面基板１１に間隙をもって対向配置される前面側の基板（図示せず）は、画素電極１３に対向する主面（パネルの内側の面）にわたり形成された共通電極（図示せず）を備えている。背面基板１１と前面基板との間隙には図示せぬ液晶媒体が封入され、液晶層が形成されている。
【００２１】
ＴＦＴ１２は、ゲートラインＧｘを通じて供給される行選択信号としてのゲート信号により行毎に選択的にオンとなる一方、オンとされた各ＴＦＴに対してソースラインＳｙを通じて供給される列情報信号（又は画素情報信号）としてのソース信号のレベルにより表示すべき画素情報に応じた駆動状態に制御させられる。画素電極１３には、かかる駆動状態に応じた電位がそのドレイン電極により与えられる。この画素電極電位と共通電極に供給される電圧レベルとの差によって定まる強度の電界により、液晶媒体の配向が画素電極毎に制御される。よって液晶媒体は、画素毎にその画素情報に応じてバックライトユニットからの背面照射光を変調し前面側に対するその光の透過量を制御することができる。かかる液晶表示パネルの基本的構成に関する詳細は、種々様々な文献で周知であるので、ここではこれ以上の説明はしない。
【００２２】
図１においては、表示パネル１（表示領域における構成部）以外の構成要素として示される周辺回路は、表示パネル駆動系３とシステム制御系５とに大きく分類することができる。
【００２３】
表示パネル駆動系３は、画像信号処理手段としてのバッファメモリ３１と、列電極駆動回路としてのソースドライバ３３と、行電極駆動回路としてのゲートドライバ３４と、共通電極駆動手段としての図示せぬ電圧生成回路とを有する。
【００２４】
バッファメモリ３１は、図示せぬ画像信号供給系より１フレーム分の赤（Ｒ），緑（Ｇ），青（Ｂ）各々のディジタル画像信号をシリアルに受信しこれらを一時的にフレーム順次に記憶すなわち書き込むとともに、記憶した画像信号をタイミングコントローラ５１からの制御信号に基づいて走査ライン毎に読み出しソースドライバ３３に転送する。転送された画像信号は、タイミングコントローラ５１からの制御信号に基づいて、ソースドライバ３３において保持され、ディジタル−アナログ変換等される。ソースドライバ３３は、保持した１走査ライン分の画像信号を各画素に対応するソース信号（列情報信号又は画素情報信号）としてソースラインＳｙにそれぞれ供給する。ソースドライバ３３のより詳細な機能及び構成については後述する。
【００２５】
ゲートドライバ３４は、タイミングコントローラ５１からの制御信号に基づいて走査ラインすなわちゲートラインＧｘのいずれかを選択する制御を行う。かかるゲートラインの選択は、選択すべきゲートラインに所定の例えば高レベルを印加するためのゲート信号を発生することによって行われる。
【００２６】
図示せぬ電圧生成回路は、タイミングコントローラ５１からの制御信号に基づいて、共通電極に適正な電圧信号を供給する。この電圧信号は、直流とすることもできるが、いわゆる交流駆動法に準じた交流とすることもできる。この電圧信号のレベルは、ソースラインＳｙに供給されるソース信号の基準電位となる。
【００２７】
システム制御系５として、本例では処理ステップを予めプログラムすることの可能なタイミングコントローラ５１が採用されている。タイミングコントローラ５１は、図示せぬ画像信号供給系より画像信号の同期信号を受信し、これに基づいて、上記各構成要素に必要なタイミング及び動作指示を担う各種制御信号を発生する。ここで受信する同期信号には、画素毎のデータ転送タイミングを示すドットクロック信号や、いわゆる水平及び垂直同期信号、フレーム期間を示すフレーム同期信号などが含まれうる。タイミングコントローラ５１は、これら同期信号に基づいて表示パネル１に必要な制御を司るための制御信号を生成する。
【００２８】
本実施例ではソースドライバ３３の一部とゲートドライバ３４が表示パネル１（本例では背面基板１１）に形成される。また、パネル１は、ＬＴＰＳ（低温ポリシリコン）技術によって製造されており、ＴＦＴ１２は、この技術に準拠した材料及び工程によって製造される。かかるＬＴＰＳ技術により、ＴＦＴ１２及びこれらに接続されるゲート及びソースラインの如き表示領域に形成される画素駆動部分と、当該画素駆動部分に必要な信号を供給するための周辺回路部分（の少なくとも一部）とが同一基板に形成される。
【００２９】
次に、ソースドライバ３３の具体的構成について説明する。
【００３０】
図２は、ソースドライバ３３の内部構成を示しており、初段に、バッファメモリ３１からのディジタル画像信号（以下、画像データという）をシリアルに受信し、これを１走査ライン分保持する単位レジスタ（又はラッチ回路）７１，７２，７３，…からなるシフトレジスタを有する。単位レジスタは、画素又は列電極すなわちソースライン毎に画像データを保持し、第１の単位レジスタ７１は第１のソースラインＳ１に対し、第２の単位レジスタ７２は第２のソースラインＳ２に対し、第３の単位レジスタ７３は第３のソースラインＳ３に対してそれぞれ供給すべきソース信号の元となる画像データを保持する。第４の単位レジスタ７４を含むそれ以降の単位レジスタについても同様に、それぞれ対応するソースラインに供給すべきソース信号の元となる画像データ（以下、ソース信号又は列情報信号という）を保持する。列情報信号の集合は１走査ラインに係る画素の情報信号に相当し、１ライン分の画素情報信号を複数集めた集合が１フレーム又はフィールドにおける画像信号に相当する。
【００３１】
図３は、単位レジスタ７１〜７６を代表してこれらの保持状態を模式的に示している。なお、図３の左側には、図２に示した構成要素のうちの説明に必要なものの参照符号が記されており、対応する右側の模式的波形によって当該構成要素の出力状態が表されている。また、模式的波形内に付された数字は、当該出力が担うソース信号が供給されるべきソースラインの番号を意味している（以下、同様）。
【００３２】
シフトレジスタの各保持出力は、次段に設けられたマルチプレクサ８１−３，８４−６，…において時分割多重化の処理に掛けられる。これらマルチプレクサは、それぞれ対応する３本のソースラインに供給すべきソース信号についての処理を行い、例えばマルチプレクサ８１−３は、第１ないし第３の単位レジスタ７１〜７３の保持出力のそれぞれを水平走査期間（Ｈ）内で３等分した期間に振り分けて出力する構成を採る（図３参照）。かかる構成は、３入力のうちいずれか１つを選択的に単一の出力に導通させるスイッチング素子によって形成することができる。マルチプレクサ８４−６を含めた他のマルチプレクサについても同様に、対応するレジスタ保持出力を多重化する。かくしてマルチプレクサは、多重化ソース信号（多重化情報信号）を出力する。図３に示されるように、多重化ソース信号は、１Ｈ内で３等分された期間にそれぞれソース信号が配分された形を採る。
【００３３】
マルチプレクサの出力は、ＤＡＣ（ディジタル−アナログ変換器）９１−３，９４−６，…に供給され、ここで入力の多重化ソース信号のディジタル値に対応したアナログレベルを有するアナログの多重化ソース信号が得られる。
【００３４】
ＤＡＣの出力は第１選択回路１０１−６，１０７−１２，…に供給される。第１選択回路は、ここでは２つのＤＡＣ出力を入力する構成となっている。第１選択回路は、入力数と同じ数の出力端（本例では２つ）を有し、各入力につきいずれか１つの出力端を選択し当該選択した出力端に入力の信号を中継するように構成されている。したがって、ある選択状態では一方及び他方の入力が対応するそれぞれ一方及び他方の出力に導かれ（図２に選択回路１０１−６に付された実線矢印参照）、他の選択状態では一方の入力が他方の出力に、他方の入力が一方の出力に導かれる（図２に選択回路１０１−６に付された点線矢印参照）。
【００３５】
第１選択回路から出力された多重化ソース信号は、バッファアンプ２０１−３，２０４−６，…を介して出力される。上述したような選択回路１０１−６の選択状態により、図３に示されるように、一方のアンプ２０１−３は、第１の選択状態（図３における前半の水平走査期間（Ｈ））では第１ないし第３ソースライン（一方系列）のソース信号を順次出力し、第２の選択状態（図３における後半の水平走査期間（Ｈ））では第４ないし第６ソースライン（他方系列）のソース信号を順次出力することとなる。これに対し、アンプ２０４−６は、第１の選択状態では他方系列のソース信号を順次出力し、第２の選択状態では一方系列のソース信号を順次出力することとなる。
【００３６】
概して上記シフトレジスタ、マルチプレクサ、選択回路、ＤＡＣ及びバッファアンプは、多重化ソース信号を供給するための信号供給手段を構成する。なお、ここでは飽くまでも基本的な構成を示しているに過ぎず、例えばＤＡＣには他に必要な階調レベルに対応する電圧生成回路なども擁するなど、種々の付加や変更を排除するものではない。
【００３７】
本例におけるこれらバッファアンプは、パネル１（背面基板１１）の外部に形成され、例えば、パネル１の周辺付属部材として用意され最終的にはパネル１に組み付けられる印刷配線電子基板上に形成される。かかる電子基板には、パネル１との電気的接続をなす構造を有しており、バッファアンプ２０１−３，２０４−６，…からの多重化ソース信号をパネル１に当該ソース信号に対応して形成されたパッドなどの結合部に供給する。パネル１内では当該結合部からさらに配線パターンが延び、該パターンはパネル内での初段をなす第２選択回路３０１−６，…に接続される。このようにして、バッファアンプ２０１−３，２０４−６，…からの多重化ソース信号は、パネル境界を越えて第２選択回路３０１−６，３０７−１２，…に供給される。
【００３８】
第２選択回路も第１選択回路と同様に、入力数と同じ数の出力端（本例では２つ）を有し、各入力につきいずれか１つの出力端を選択し当該選択した出力端に入力の信号を中継するように構成されている（図２の選択回路３０１−６に付された実線及び点線矢印参照）。第２選択回路から出力される多重化ソース信号は、それぞれ対応するデマルチプレクサ４０１−３，４０７−６，…に供給される。
【００３９】
デマルチプレクサは、多重化ソース信号を多重分離し、対応するソースラインに供給すべきそれぞれのソース信号を生成する。例えばデマルチプレクサ４０１−３は、ソースラインＳ１，Ｓ２，Ｓ３にそれぞれのソース信号を供給する（図３参照）。
【００４０】
本実施例においては、第１及び第２選択回路の選択状態が連動して制御される。第１及び第２選択回路は、第１の選択状態においては図２に示される実線矢印の如く入力信号を中継する信号経路を形成し、第２の選択状態においては点線矢印の如く入力信号を中継する信号経路を形成する。したがって、第１の選択状態では、ＤＡＣ９１−３の出力信号はアンプ２０１−３を介してデマルチプレクサ４０１−３に供給され、ＤＡＣ９４−６の出力信号はアンプ２０４−６を介してデマルチプレクサ４０４−６に供給される。このことを図３では、先行する水平走査期間において、アンプ２０１−３が第１ないし第３ソースラインのソース信号を出力しこれがデマルチプレクサ４０１−３の出力として受け渡され、アンプ２０４−６が第４ないし第６ソースラインのソース信号を出力しこれがデマルチプレクサ４０４−６の出力として受け渡されていることとして表している。
【００４１】
一方、第２の選択状態では、ＤＡＣ９１−３の出力信号はアンプ２０４−６を介してデマルチプレクサ４０１−３に供給され、ＤＡＣ９４−６の出力信号はアンプ２０１−３を介してデマルチプレクサ４０４−６に供給される。このことを図３では、後行する水平走査期間において、アンプ２０１−３が第４ないし第６ソースラインのソース信号を出力しこれがデマルチプレクサ４０４−６の出力として受け渡され、アンプ２０４−６が第１ないし第３ソースラインのソース信号を出力しこれがデマルチプレクサ４０１−３の出力として受け渡されていることとして表している。
【００４２】
したがって、デマルチプレクサに入力する信号に対し、第１の選択状態と第２の選択状態とで用いられるアンプが交互に切り換えられる。これにより、アンプ２０１−３とアンプ２０４−６とが異なる入出力特性を呈するものであったとしても、２Ｈの期間においてデマルチプレクサ４０１−３，４０４−６の入力はどちらも両方のアンプの入出力特性が反映されたものとなる。そして、かかるアンプの交互切換を繰り返すことによって、アンプ２０１−３とアンプ２０４−６の各出力は当該入出力特性のばらつきを時間的に拡散させたものとなる。これにより、表示画像にソースラインに沿った形で現れる縞模様のアーチファクトが軽減されることとなる。
【００４３】
以上、第１ないし第６のソースラインに関しソースドライバの構成及び動作を説明したが、他のソースラインについても同様である。したがって、画像データは、一方系列のソース信号（ソースラインＳ１〜Ｓ３，Ｓ７〜Ｓ９，…の分）とこれに続く他方系列のソース信号（ソースラインＳ４〜Ｓ６，Ｓ１０〜Ｓ１２，…の分）とに分類されて、隣接する一方及び他方系列のソース信号につき上述したような信号経路の切換がなされる。これにより、表示画像の全域にわたりアーチファクトの軽減が達成される。
【００４４】
図２は、ＤＡＣの後段に第１の選択回路を設けて一方系列のソース信号を必ず当該一方系列のデマルチプレクサに、他方系列のソース信号を必ず当該他方系列のデマルチプレクサに導くような信号経路を形成するようにしているが、図４に示すような構成に置き換えてもよい。
【００４５】
図４は、図２に示される実施例の代替例であり、第１の選択回路１０１−６，１０７−１２，…の機能をＤＡＣ前段のマルチプレクサ８１−６，８７−１２，…に持たせるようにしている。図示のマルチプレクサ８１−６は、ＤＡＣ９１−３に対し、第１の選択状態のときは一方系列のレジスタ７１〜７３の出力を多重化出力し（実線参照）、第２の選択状態のときは他方系列のレジスタ７４〜７６の出力を多重化出力する（点線参照）。また、ＤＡＣ９４−６に対しては、第１の選択状態のときは他方系列のレジスタ７４〜７６の出力を多重化し（実線参照）、第２の選択状態のときは一方系列のレジスタ７１〜７３の出力を多重化する（点線参照）。このような構成においても、一方系列のソース信号を必ず当該一方系列のデマルチプレクサに、他方系列のソース信号を必ず当該他方系列のデマルチプレクサに導くような信号の経路を形成することが可能となる。
【００４６】
因みに、図５には、図４に示したものと等価な構成が示される。これは単に図２における選択回路１０１−６をマルチプレクサ８１−３，８４−６とＤＡＣ９１−３，９４−６との間に入れ換えた構成である。すなわち、多重化ソース信号を供給する信号供給手段における選択回路１０１−６は、多重化ソース信号と同じ数の出力部を有し、当該多重化ソース信号の各々につき当該出力部のいずれか１つを選択しその選択された出力部から１つの多重化ソース信号を出力する。そして、この選択回路１０１−６は、下流側選択回路３０１−６における選択状態と連動して、当該選択状態が切り換わってもデマルチプレクサ４０１−３，４０４−６に入力する多重化ソース信号の系列を同じに保つように選択制御される。かかる点は、図２又は図３の構成も機能的には同じである。
【００４７】
なお、以上の説明では信号の経路を切り換えるのに水平走査期間毎に切り換えたが、これに限定することなく、予め定められた複数の水平走査期間の間隔又はその倍数の間隔で切り換えてもよいし、画像信号のフレーム若しくははフィールド毎又はその倍数の期間毎に切り換えるようにしてもよい。また、上記の例では、ある系列のソースラインについて一方のアンプ２０１−３と他方のアンプ２０４−６とで交互に用いられているように、常に第１選択状態と第２選択状態とで信号経路が規則的に入れ替わるようにしているが、当該縞模様のフリッカの発生を防止する上では信号経路の切換はランダムに行うことがより望ましい。
【００４８】
また、上記実施例では、切換可能な信号経路（系列）の数を２としたが、３以上でもよいことは勿論である。切換可能な信号経路の数が多いほど、アンプのばらつきの空間的拡散率は高くなり、縞模様のアーチファクトの視認性を低く抑えることができる。また、系列内のソース信号の数を３とすることにも限定されない。すなわち、ソース信号の多重の数は２以上であればよい。上記と同様、切換可能な信号経路が３つ以上の場合でも、その切換パターンをランダムにするのが好ましい。
【００４９】
また、アンプをパネル外に設けるものとして説明したが、パネル内に形成するようにしてもよい。パネル内に形成する場合、ＴＦＴ等と同一の基板において形成すべきアンプの数を少なく抑えることができる利点がある。形成すべきアンプの数を減らすこと自体は、パネルの内外を問わないが、上述したＬＴＰＳ技術においては、少ないアンプで済ませる要求が高く、意義深いものとなっている。パネル外に形成する場合、パネルと外付け電子基板との接続部の数を少なく抑えられるメリットがある。上述ではブロック７，８，９，１０及び２０の信号供給手段がパネル外に形成されるものとして説明したが、これらの全て又は主要部をパネル内に形成してもよいことは勿論である。
【００５０】
上記の例では、透過型の表示パネルについて説明したが、反射型にも、いわゆる半透過型の表示パネルにも適用可能である。
【００５１】
また、必ずしもアクティブマトリクス型のものにも限定されず、基本的には、パッシブマトリクス型のものにも本発明は適用可能である。また、上述においてはＴＦＴを例に挙げて説明したがこれ以外の駆動素子を採用してもよい。
【００５２】
さらに、上記各実施例では、表示パネルとして液晶表示パネルを用いているが、これに限らず、ＥＬ（エレクトロルミネセンス）ディスプレイなど他のタイプの表示パネルにも本発明を適用可能であることは明らかである。
【００５３】
以上、本発明による代表的実施例を説明したが、本発明はこれらに限定されるものではなく、当業者であれば、添付請求項の範囲内で種々の改変例を見出すことができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施例による液晶表示装置の基本的概略構成を示すブロック図。
【図２】図１に示されるソースドライバの内部構成を示すブロック図。
【図３】図１の構成の動作を表すタイムチャート。
【図４】図２に示される構成の代替例を示すブロック図。
【図５】図４に示される構成の等価回路を示すブロック図。
【符号の説明】
【００５５】
１…表示パネル
１１…背面基板
１２…ＴＦＴ
１３…画素電極
Ｓ１，Ｓ２，Ｓ３，…ソースライン
Ｇ１，Ｇ２，Ｇ３，…ゲートライン
３１…バッファメモリ
３３…ソースドライバ
３４…ゲートドライバ
５１…タイミングコントローラ
７１，７２，７３，…単位レジスタ
８１−３，８４−６，…マルチプレクサ
８１−６，…変形マルチプレクサ
９１−３，９４−６，…ディジタル−アナログ変換器
１０１−６，…上流選択回路
２０１−３，２０４−６，…バッファアンプ
３０１−６，…下流選択回路
４０１−３，４０４−６，…デマルチプレクサ
【図１】
2006235357.tif 000003
【図２】
2006235357.tif 000004
【図３】
2006235357.tif 000005
【図４】
2006235357.tif 000006
【図５】
2006235357.tif 000007