(57)【要約】【課題】低電圧で駆動されても磁気検出回路の検出出力の感度を保障しつつ回路の大規模化を抑制した半導体集積回路を提供する。【解決手段】昇圧回路１１により電源電圧Ｖｄｄを昇圧する。切替回路１２により昇圧電圧Ｖｓを検出動作時のみ電源電圧として磁気センサ９，１０に与える。サンプルホールド回路１３により検出出力Ｓｘを保持する。磁気センサ９，１０の検出動作は短くてよいから、昇圧回路１１の回路規模は小さくて済む。電源電圧Ｖｄｄを低電圧化してもＡ／Ｄ変換回路１３の分解能を上げずに済むから、回路設計上の困難性や変換処理の長時間化を招かずに済む。【選択図】    図１
2006105623.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を昇圧した昇圧電圧を出力する昇圧回路と、前記昇圧電圧を電源電圧として検出動作時のみセンサヘッドに出力する電源供給回路と、センサヘッドの検出出力をピックアップして保持する検出出力保持回路とを備えたことを特徴とする検出回路。
【請求項２】
基板平面上における座標２軸方向の磁気をそれぞれ検出する一対の磁気検出回路と、検出出力を量子化する変換回路とを備えた半導体集積回路であって、電源電圧を昇圧した昇圧電圧を出力する昇圧回路と、検出動作時のみ前記昇圧電圧を電源電圧として前記磁気検出回路に出力する切替回路と、前記磁気検出回路の検出出力を保持して前記変換回路に出力する電圧保持回路とを備えたことを特徴とする半導体集積回路。
【請求項３】
前記磁気検出回路は、ブリッジ接続された複数の磁気抵抗素子を用いるものであることを特徴とする請求項１記載の半導体集積回路。
【請求項４】
前記変換回路は、参照電圧を発生するものであってステップ数に従って逐次参照電圧を上げていく電圧発生部と、参照電圧が前記保持電圧に達することを検出する比較部と、参照電圧が前記保持電圧に達したときのステップ数を量子化出力とする計数部とを備えたものであることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、検出回路および半導体集積回路に関わり、特に低電圧駆動でも精度の高い検出動作を可能とする技術に関する。
【背景技術】
【０００２】
携帯電話機などの携帯端末では、省電力等の観点からベースバンドプロセッサ等の低電圧化が進み、それに伴い周辺回路も低電圧化の要請がある。
【０００３】
一方、携帯端末には地磁気検出機能を備えたものがある。この種の端末は、磁気抵抗効果素子等を用いた磁気検出用ＬＳＩ（大規模集積回路）を搭載する。この種のＬＳＩは、直交２軸方向の磁気センサを駆動回路により制御し、センサ出力をＡ／Ｄ変換したうえで主制御回路に出力する構成をとる。必要であれば磁気検出用ＬＳＩを２個使用することで直交３軸方向の磁気検出も可能となる。
【０００４】
また電池で駆動される形態に適した従来の磁気検出回路として、特許文献１に記載されるものがあげられる。同文献中の図１の符号を引用してこの磁気検出回路を簡単に説明すると、チャージポンプ式の電圧変換器を用いたＤＣ／ＤＣコンバータ４により電池１の電圧Ｖを昇圧して電圧２Ｖを得、この電圧２ＶをスイッチＳ３にて間欠的に磁気センサ２１に与えることにより低消費電力による磁気検出を可能としている。
【特許文献１】特開平６−１７４５０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、地磁気検出機能を備えた携帯端末において駆動電圧をたとえば半分の電圧に下げた場合、磁気センサの出力の感度も半分になってしまい、センサ出力をＡ／Ｄ変換をするにあたって分解能を高める必要が生じ、ＬＳＩのチップサイズが大型化する問題があった。
【０００６】
また特許文献１に記載されるようにＤＣ／ＤＣコンバータにより電源電圧を昇圧して磁気センサを駆動する手法をとれば磁気センサの感度落ちは解消されるが、ＤＣ／ＤＣコンバータなどの回路を付加するため、やはりＬＳＩのチップサイズの大型化が懸念される。
【０００７】
この発明は、かかる事情に鑑み、低電圧で駆動されても磁気検出回路の検出出力の感度を保障でき、しかも回路の大規模化を抑制した半導体集積回路を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために請求項１記載の発明は、電源電圧を昇圧した昇圧電圧を出力する昇圧回路と、前記昇圧電圧を電源電圧として検出動作時のみセンサヘッドに出力する電源供給回路と、センサヘッドの検出出力をピックアップして保持する検出出力保持回路とを備えたことを特徴とする検出回路を提供する。
【０００９】
また請求項２記載の発明は、基板平面上における座標２軸方向の磁気をそれぞれ検出する一対の磁気検出回路と、検出出力を量子化する変換回路とを備えた半導体集積回路であって、電源電圧を昇圧した昇圧電圧を出力する昇圧回路と、検出動作時のみ前記昇圧電圧を電源電圧として前記磁気検出回路に出力する切替回路と、前記磁気検出回路の検出出力を保持して前記変換回路に出力する電圧保持回路とを備えたことを特徴とする半導体集積回路を提供する。
【００１０】
また請求項３記載の発明は、請求項２記載の半導体集積回路において、磁気検出回路はブリッジ接続された複数の磁気抵抗素子を用いるものであることを特徴とする。
【００１１】
また請求項４記載の発明は、請求項３記載の半導体集積回路において、変換回路は、参照電圧を発生するものであってステップ数に従って逐次参照電圧を上げていく電圧発生部と、参照電圧が前記保持電圧に達することを検出する比較部と、参照電圧が前記保持電圧に達したときのステップ数を量子化出力とする計数部とを備えたものであることを特徴とする。
【発明の効果】
【００１２】
請求項１記載の発明によれば、昇圧した電圧によりセンサヘッドを駆動するので、検出回路の電源が低電圧化されてもセンサヘッドの感度を維持できる。また昇圧電圧は電源供給回路により検出動作時にセンサヘッドに加えられるだけであり、しかもセンサヘッドの検出出力は検出出力保持回路により保持されるので検出動作時間は短くて済み、検出動作に伴う消費電力は僅少で済むため、昇圧回路の電源供給能力は小さくて済み回路規模が小さくてすむ。したがって回路のＬＳＩ化に有利である。
【００１３】
請求項２記載の発明によれば、昇圧した電圧により磁気検出回路を駆動するので、半導体集積回路の電源が低電圧化されても磁気検出回路の感度を維持できる。また昇圧電圧は切替回路により検出動作時に磁気検出回路に加えられるだけであり、しかも磁気検出回路の検出出力は電圧保持回路により保持されるので検出動作時間は短くて済み、検出動作に伴う消費電力は僅少で済むため、昇圧回路の電源供給能力は小さくて済み回路規模の大型化を抑制できる。
【００１４】
請求項３記載の発明によれば、複数の磁気抵抗素子のブリッジ回路の通電量を切替回路により短時間化できるので、昇圧回路の電源供給能力を小さくして回路規模の抑制する利点が特に顕著となる。
【００１５】
請求項４記載の発明によれば、低電圧化しても変換回路の分解能を上げずに済むから、参照電圧のステップ当たりの上昇幅を小さくすることに起因する設計上の困難性を招かずに済み、しかもステップ数の増加に伴い変換時間が長くなることも回避できる点で有利である。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照しつつこの発明の実施形態を説明する。図１はこの発明の実施形態に係るＬＳＩの要部概略を示すブロック図である。
【００１７】
同図において、端子１〜５はそれぞれ電源ライン、グランドライン、チップセレクトライン、入力ライン、出力ラインに接続されるものである。インタフェース回路６は、図示しないマスターチップとの間でチップセレクト信号・入力信号の取り込みや出力信号の送出を行うものである。制御回路７は、マスターチップからの指示に基づいて所定の論理で動作し、各部を制御するものである。内部発信回路８は制御回路７にクロックパルスを与えるものである。
【００１８】
磁気センサ９，１０は半導体集積回路が形成される基板平面上の直交２軸方向の磁気を検出するものであり、ここでは９をＸ軸方向の磁気センサ、１０をＹ軸方向の磁気センサとする。
【００１９】
図２は、この実施形態で用いる磁気センサの具体例を示す回路図である。磁気抵抗素子２０〜２３はＬＳＩチップ上に適宜離間して形成されるものであり、図２の抵抗回路はこれらの磁気抵抗素子の等価回路である。同図に示すように磁気抵抗素子２０〜２３はフルブリッジ接続されており、磁気抵抗素子２０，２２の結合点には電圧Ｖｓが与えられ、磁気抵抗素子２１，２３の結合点にはグランドが接続されている。磁気抵抗素子２０，２１の結合点および磁気抵抗素子２２，２３の結合点はオペアンプ２４の入力段に接続される。オペアンプ２４は入力段の電位差を増幅して検出出力Ｓとして出力する。
【００２０】
図１に戻って説明する。昇圧回路１１は、制御回路７からの動作指示を受けて動作し、電源電圧Ｖｄｄを昇圧して昇圧電圧Ｖｓを発生し、磁気センサ９，１０の電源電圧として出力するものである。一例をあげると、たとえばチャージポンプ式その他の方式で電圧変換を行って、１．８Ｖ→３．３Ｖの昇圧を行うものである。切替回路１２は、制御回路７からの開閉指示を受けて動作し、磁気センサ９，１０への昇圧電源Ｖｓの給断を行うものである。
【００２１】
サンプルホールド回路１３は、磁気センサ９，１０の出力Ｓｘ，Ｓｙを取り込んで保持するものである。容量１３−１は、検出出力Ｓｘ，Ｓｙによりチャージされその電位を一時的に保持するものである。オペアンプ１３−２は、＋入力端に容量１３−１の電位が加えられると共に、−入力端に出力が帰還されており、容量１３−１のチャージ電圧に比例した電圧ＶSHを出力保持するものである。
【００２２】
切替回路１４は、制御回路７からの開閉指示を受けて動作し、磁気センサ９，１０の検出出力のサンプルホールド回路１３への給断を行うものである。Ａ／Ｄ変換回路１５は、サンプルホールド出力ＶSHを２値化し、制御回路７に出力するものである。
【００２３】
図３は、Ａ／Ｄ変換回路の具体例を示す回路図である。電圧発生回路３０は、制御回路７からの動作指示を受けて参照電圧Ｖｄｅｆを発生するものであり、クロックを受けて１ステップごとに参照電圧Ｖｄｅｆを所定電圧ΔＶだけ上昇していくものである。カウンタ３１は、電圧発生回路３０のステップ数を計数出力するものである。コンパレータ３２は、サンプルホールド電圧ＶSHと参照電圧Ｖｄｅｆを比較し、サンプルホールド電圧ＶSHを参照電圧Ｖｄｅｆが上回ったときに出力を反転するものである。カウンタ３１およびコンパレータ３２の出力は制御回路７に入力される。
【００２４】
次に、図１〜３を参照しつつこの磁気検出回路の動作を説明する。制御回路７はインタフェース回路６を介してマスターチップから測定コマンドを受信すると、まず内部発信回路８の動作を開始させ、この後は、内部発信回路８からのクロックパルスに基づき、所定の論理に従って各部の制御を実行していく。
【００２５】
地磁気の測定にあたって制御回路７はまず、昇圧回路１１を駆動して昇圧動作を行わせる。この後、切替回路１２を制御して昇圧電圧Ｖｓを磁気センサ９に加える。
【００２６】
磁気センサ９において、電圧Ｖｓが磁気抵抗素子２０〜２３からなるブリッジ回路に加わると、地磁気による抵抗変動分に起因する電位差がＰ，Ｑ点間に発生し、この電位差をオペアンプ２４がピックアップし、検出出力Ｓｘとして出力する。
【００２７】
さらに制御回路７は切替回路１４に制御して磁気センサ９の出力をサンプルホールド回路１３に所定時間だけ入力する。これによりサンプルホールド回路１３は検出出力Ｓｘを取り込んでＶSHをＡ／Ｄ変換回路１４に出力保持する。この後、制御回路７は昇圧回路１１への駆動指示を反転して昇圧動作を終了させると共に、Ａ／Ｄ変換回路１５に動作を指示する。
【００２８】
Ａ／Ｄ変換回路１５において、電圧発生回路３０はステップ数に伴って参照電圧Ｖｄｅｆを上げていき、参照電圧Ｖｄｅｆがサンプルホールド出力ＶSHに達した時点でコンパレータ３２がその旨を出力する。制御回路７はコンパレータ３２の出力を受けて、カウンタ３１が出力するステップ数を取り込み、取り込んだ情報をサンプルホールド出力ＶSHを示す２値化データとして記憶する。
【００２９】
以上の一連の動作を磁気センサ１０についても実行し、Ｙ軸方向の検出出力も制御回路７に取り込む。この後、制御回路７は、内部発信回路８の動作を停止する。インタフェース回路６は、マスターチップからの指示に基づいて上記の２値化データを磁気検出データとして出力端子５から出力する。
【００３０】
この実施形態によれば、昇圧回路１１により電源電圧Ｖｄｄを昇圧して電圧Ｖｓとして磁気センサ９，１０に加えるので、電源電圧Ｖｄｄを低電圧化しても検出出力Ｓが低レベル化せずに済む。したがってＡ／Ｄ変換回路１３の分解能は、低電圧化する前の能力程度で足りる。特に実施形態では図３に示すように電圧発生回路３０により参照電圧を電圧ΔＶだけ逐次上昇していき、サンプルホールド出力Ｖｄｅｆと比較することにより精度を確保する手法をとっているので、分解能を上げるには電圧ΔＶを小さくしなければならず、回路設計上の困難性が増すばかりでなく、ステップ数の増加による変換時間が長くなるなどを不都合を招くため、分解能を上げずに済む利点が大きい。
【００３１】
また磁気センサ９，１０の出力段にサンプルホールド回路１３を設けているので、磁気センサ９，１０への通電はサンプルホールド回路１３に電位を取り込むに必要なごく短時間だけで済む。すなわち昇圧回路１１は、磁気センサ９，１０にごく短時間だけ通電するだけの電力消費に対応するだけの電源供給能力を備えていればいいので、大型のコンデンサを形成するためにチップ上の面積が占有される事態を招かずに済む。このことは、図２に示すように磁気抵抗素子をブリッジ接続して構成される磁気センサ等、検出時にある程度の通電量が原理的に必要な磁気センサを使用するケースにおいて特に有効である。
【００３２】
以上、この発明の実施形態を詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【００３３】
たとえば磁気センサ９，１０の他にＺ軸方向の磁気センサを１チップ上に実装した磁気検出用ＬＳＩを構成する形態でも良い。
【００３４】
またこの発明は、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）技術等を用いた加速度センサを有する加速度検出回路に適用する形態をとることもできる。また磁気センサや加速度センサを有する混成集積回路を構成する形態をとることもできる。
【００３５】
またこの発明は、Ｘ，Ｙ軸センサを実装するメインチップ（図１のＬＳＩに相当）と、Ｚ軸センサを実装するサブチップとからなるマルチチップ構成により、磁気や加速度等の物理量を検出する形態をとることができる。この場合、メインチップおよびサブチップを直交する位置関係で固定し、所定の配線を施した後、パッケージングに封入して構成すればよい。かかる形態においては、サブチップのセンサヘッド部にはメインチップから電圧Ｖｓ（図１参照）を電源電圧として供給すればよい。
【図面の簡単な説明】
【００３６】
【図１】この発明の実施形態に係るＬＳＩの要部概略を示すブロック図である。
【図２】図１の実施形態で用いる磁気センサの具体例を示す等価回路図である。
【図３】図１の実施形態で用いるＡ／Ｄ変換回路の具体例を示す回路図である。
【符号の説明】
【００３７】
１〜５…端子  ６…インタフェース回路  ７…制御回路  ８…内部発信回路  ９，１０…磁気センサ  １１…昇圧回路  １２…電源電圧を切り替える切替回路  １３…サンプルホールド回路  １４…サンプルホールド回路への入力を切り替える切替回路  １５…Ａ／Ｄ変換回路  ２０〜２３…磁気抵抗素子  ２４…オペアンプ  ３０…電圧発生回路  ３１…カウンタ  ３２…コンパレータ  Ｖdd…電源電圧  Ｖｓ…昇圧した電圧
【図１】
2006105623.tif 000003
【図２】
2006105623.tif 000004
【図３】
2006105623.tif 000005