(57)【要約】【課題】  オフセット電圧の異常を検出する際に遅延が生じることを防止できるセンサ回路を提供する。【解決手段】  異常検出回路４０をピークホールド回路４１とボトムホールド回路４２とを備えた構成とし、ピークホールド回路４１によってホールドされる最大電圧Ｖｍａｘとボトムホールド回路４２によってホールドされる最小電圧Ｖｍｉｎとを足し合わせた電圧に基づいて、オフセット電圧の異常を検出する。これにより、オフセット電圧の異常を検出することが可能となる。そして、このような構成によれば、従来のようにＬＰＦの時定数を大きくしなければならない等の制約を受けないため、オフセット電圧の異常を検出する際に遅延が生じることを防止でき、また、時定数以内で収束するような一時的なオフセット電圧の異常を検出できるセンサ回路とすることが可能となる。【選択図】        図１
2006105900.tif 000002
【特許請求の範囲】
【請求項１】
物理量に応じた第１、第２検知信号を出力するセンシング手段（１０）と、
前記第１、第２検知信号を電圧変換する第１、第２電圧変換手段（３１、３２）と、
前記第１、第２電圧変換手段（３１、３２）によって電圧変換された前記第１、第２検知信号の差動を取る差動増幅手段（３３）と、
前記差動増幅手段（３３）の出力を入力信号として、所定のサンプリング周期毎に、前記入力信号の最大電圧（Ｖｍａｘ）をホールドするピークホールド手段（４１）と、
前記所定のサンプリング周期毎に、前記入力信号の最小電圧（Ｖｍｉｎ）をホールドするボトムホールド手段（４２）と、
前記ピークホールド手段（４１）にホールドされた前記最大電圧（Ｖｍａｘ）と前記ボトムホールド手段（４２）にホールドされた前記最小電圧（Ｖｍｉｎ）とを足し合わせた電圧を出力する加算手段（４３）と、
前記加算手段（４３）が出力する電圧が上限しきい値（ＶＲＨ）と下限しきい値（ＶＲＬ）の間の範囲に入っているか否かにより、オフセット電圧の異常を検出する判定手段（４３）と、を備えていることを特徴とするオフセット電圧の異常検出回路を備えたセンサ回路。
【請求項２】
前記入力信号は交流信号であり、前記所定のサンプリング周期は、前記入力信号の周期よりも長く設定されていることを特徴とする請求項１に記載のセンサ回路。
【請求項３】
前記所定のサンプリング周期は、前記入力信号の周期の複数倍に設定されていることを特徴とする請求項２に記載のセンサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オフセット電圧の異常を検出できるセンサ回路に関するものである。
【背景技術】
【０００２】
従来より、ジャイロセンサ等のように左右一対の振動子が備えられたセンサ装置が知られている。このようなセンサ装置に用いられるセンサ回路においては、例えば、各振動子それぞれの検出信号をチャージアンプで電圧変換させたのち、差動増幅回路によって電圧変換後のそれぞれの検出信号の差動出力を得て、その後、同期検波回路やローパスフィルタ（以下、ＬＰＦ）および零点・感度温度特性調整回路を通過させたものとセンサ出力として用いている。
【０００３】
このようなセンサ回路では、センサ装置の用途等に応じて、差動増幅回路での差動出力が所定値となるように設定されることになるが、この差動出力のオフセット電圧が異常になる場合がある。例えば、振動子とチャージアンプとを電気的に接続するボンディングワイヤが断線した場合等に、オフセット電圧が異常となる。
【０００４】
このため、差動出力に基づいて、オフセット電圧が異常になっていることを検出する異常検出回路をセンサ回路に備えることが提案されている。この回路は、具体的には図６のような回路構成となっている。なお、図６において、入力信号は上述した差動増幅回路の差動出力を示しており、交流信号になる。
【０００５】
この図に示されるように、入力信号がＬＰＦ１００に入力されたのち、このＬＰＦ１００を通過後の信号がウィンドウコンパレータ１０１に入力され、上限しきい値ＶＲＨと下限しきい値ＶＲＬと比較されるようになっている。そして、ＬＰＦを通過後の信号がこれら上限しきい値ＶＲＨと下限しきい値ＶＲＬの間の範囲に入っていればダイアグ信号が出力されず、その範囲から外れている場合にはダイアグ信号が出力されるようになっている（例えば、特許文献１参照）。
【特許文献１】特開平０８−０７７７１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来のセンサ回路では、交流信号となる差動出力をＬＰＦによって平滑化するようになっているため、ＬＰＦの時定数を十分に大きくしなければならない。このため、オフセット電圧の異常を検出するまでに遅延が生じるという問題、また、時定数以内で収束するような一時的なオフセット電圧の異常を検出できないという問題が発生することが判った。これらの問題について、図７および図８を用いて詳細に説明する。
【０００７】
図７および図８は、共に、図６に示した従来のセンサ回路に備えられる異常検出回路の回路構成を詳細に示したものであり、図７はＬＰＦを非反転タイプとしたものの回路構成、図８は、ＬＰＦを反転タイプとしたものの回路構成を示している。
【０００８】
入力信号の振幅をＶａ、直流成分をＶｄｃ、周波数をｆｄとし、その角周波数をωｄとすると、角周波数ωｄは次式で表される。
【０００９】
（数１）
ωｄ＝２・π・ｆｄ                                              …数式（１）
したがって、入力信号ＶＩＮは下記の式で表すことができる。
【００１０】
（数２）
ＶＩＮ（ｔ）＝Ｖａ・ｓｉｎ（ωｄ・ｔ）＋Ｖｄｃ                  …数式（２）
ここでいう入力信号の直流成分がオフセット電圧の異常の検出に用いられるものである。図７および図８において、ＬＰＦの出力電圧をＶＬＰＦとし、図８においてＬＰＦの基準電圧として使用される電圧をＶＲＥＦ（一般的にはＶＲＥＦ＝ＶＣＣ／２が用いられる）とすると、ＬＰＦを非反転タイプとした場合と反転タイプとした場合、それぞれにおいて、ＶＬＰＦは以下のように示される。
【００１１】
非反転タイプの場合：
（数３）
ＶＬＰＦ＝Ｖｄｃ                                                …数式（３）
反転タイプの場合：
（数４）
ＶＬＰＦ＝２・ＶＲＥＦ−Ｖｄｃ                                  …数式（４）
これらの電圧がウィンドウコンパレータ１０１に入力され、ウィンドウコンパレータ１０１に備えられた２つのコンパレータ１０１ａ、１０１ｂによって、電圧ＶＲＬおよびこの電圧よりも高い電圧ＶＲＨとそれぞれ比較される。そして、コンパレータ１０１ｂの方では電圧ＶＲＬよりもＶＬＰＦが低くなるとローレベル、コンパレータ１０１ａの方では電圧ＶＲＬよりもＶＬＰＦが高くなるとローレベルが出力されるようになっている。このため、いずれか一方のコンパレータ１０１ａ、１０１ｂでもローレベルになるとアンド回路１０１ｃからローレベルが出力され、ダイアグ信号とされるようになっている。なお、電圧ＶＲＬおよび電圧ＶＲＨは、ウィンドウコンパレータ１０１内に備えられた分圧抵抗１０１ｄ〜１０１ｆによって電源電圧ＶＣＣを分圧することで形成されたものである。
【００１２】
すなわち、図５および図６における入力信号に対するＶＬＰＦは図７のように示され、ＶＲＥＦを中心として設定される電圧ＶＲＬ〜ＶＲＨの範囲（正常電圧範囲）内に、ＶＬＰＦとＶＲＥＦとの差ΔＶｄｃが入っているか否かが判定されることになる。
【００１３】
このような異常検出回路では、平滑化後に残るリップル（ｆｄ成分）が小さくなるようにするのが望ましい。また、ＬＰＦ１００のカットオフ周波数ｆｃは、入力信号の周波数ｆｄより十分に小さくする必要がある。このため、ＬＰＦ１００の時定数を大きくせざるを得ず、オフセット電圧の異常を検出するまでに遅延が生じ、また、時定数以内という短い時間で収束するような一時的なオフセット電圧の異常を検出できなくなるのである。
【００１４】
本発明は上記点に鑑みて、オフセット電圧の異常を検出する際に遅延が生じることを防止できるセンサ回路を提供することを第１の目的とする。また、短い時間で収束するような一時的なオフセット電圧の異常を検出できるセンサ回路を提供することを第２の目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、請求項１に記載の発明では、差動増幅手段（３３）の出力を入力信号として、所定のサンプリング周期毎に、入力信号の最大電圧（Ｖｍａｘ）をホールドするピークホールド手段（４１）と、所定のサンプリング周期毎に、入力信号の最小電圧（Ｖｍｉｎ）をホールドするボトムホールド手段（４２）と、ピークホールド手段（４１）にホールドされた最大電圧（Ｖｍａｘ）とボトムホールド手段（４２）にホールドされた最小電圧（Ｖｍｉｎ）とを足し合わせた電圧を出力する加算手段（４３）と、加算手段（４３）が出力する電圧が上限しきい値（ＶＲＨ）と下限しきい値（ＶＲＬ）の間の範囲に入っているか否かにより、オフセット電圧の異常を検出する判定手段（４３）とを備えた異常検出回路（４０）が備えられていることを特徴としている。
【００１６】
このように、異常検出回路（４０）をピークホールド手段（４１）とボトムホールド手段（４２）とを備えた構成としている。そして、ピークホールド手段（４１）によってホールドされる最大電圧（Ｖｍａｘ）とボトムホールド手段（４２）によってホールドされる最小電圧（Ｖｍｉｎ）とを足し合わせた電圧に基づいて、オフセット電圧の異常を検出するようにしている。
【００１７】
これにより、入力信号のオフセット電圧が徐々に変化していくような異常や、入力信号のオフセット電圧が瞬間的に異常になるような場合にも、それを検出してダイアグ信号を出力させることが可能となる。
【００１８】
このように、オフセット電圧の異常を検出することが可能となる。そして、このような構成によれば、従来のようにＬＰＦの時定数を大きくしなければならない等の制約を受けないため、オフセット電圧の異常を検出する際に遅延が生じることを防止でき、また、短い時間で収束するような一時的なオフセット電圧の異常を検出できるセンサ回路とすることが可能となる。
【００１９】
この場合、請求項２に示されるように、交流信号となる入力信号の周期に対して、所定のサンプリング周期の方が長くなるように設定することになる。例えば、請求項３に示されるように、所定のサンプリング周期は、入力信号の周期の複数倍に設定される。
【００２０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態について図に基づいて説明する。
【００２２】
（第１実施形態）
本発明の一実施形態を適用した異常検出装置を備えるセンサ回路のブロック構成を図１に示す。以下、この図を参照して本実施形態におけるセンサ回路について説明する。
【００２３】
図１に示されるように、振動子１０と、駆動回路２０と、ヨー検出回路３０と、異常検出回路４０とが備えられ、これらによりセンサ回路が構成されている。
【００２４】
振動子１０は、センシング手段に相当するもので、駆動用およびヨー検出用のセンサエレメント（図示せず）を備えており、駆動用のセンサエレメントが駆動振動を行っている際にヨーが発生すると、コリオリ力によって一対で構成された検出用のセンサエレメントが振動するようになっている。この振動子１０は、一対の検出用のセンサエレメントそれぞれでの振動に応じた出力（第１、第２検知信号）を発生させると共に、駆動用のセンサエレメントが的確に駆動振動しているかを検出するために駆動振動に応じた出力を発生させるようになっている。
【００２５】
駆動回路２０は、振動子１０における駆動用センサエレメントを振動させるためのものである。この駆動回路２０には、センサ駆動電源を含む昇圧回路２１、チャージアンプ２２、位相シフタ２３および振幅一定制御部２４が含まれている。
【００２６】
昇圧回路２１は、センサ駆動電源からの電圧を昇圧することで振動子１０における駆動用のセンサエレメントを振動させるための電圧を形成するもので、駆動用のセンサエレメントを所定振幅かつ所定周波数で駆動するために、センサ駆動電源が発生させる電圧を昇圧し、所定の周波数の電圧を駆動信号として駆動用のセンサエレメントに対して出力する。具体的には、チャージアンプ２２を介してフィードバックされる駆動信号と振幅一定制御部２４からの信号に基づいて、昇圧回路２１が発生させる駆動信号を調整するようになっている。
【００２７】
チャージアンプ２２は、振動子１０から、振動子１０における駆動用のセンサエレメントの駆動振動に応じた検知信号（以下、駆動振動検知信号という）を受け取り、それを電圧変換するものである。このチャージアンプ２２での電圧変換後の駆動振動検知信号が昇圧回路２１、振幅一定制御部２４および位相シフタ２３に入力されるようになっている。
【００２８】
位相シフタ２３は、駆動信号の位相を調整するためのものである。上記したように昇圧回路２１により駆動振動検知信号に基づいて駆動信号が形成されることになるため、駆動振動検知信号の位相が実際に駆動用のセンサエレメントに出力したい駆動信号の位相とずれている。この位相のズレを修復するために、駆動振動検知信号の位相を調整し、駆動信号の位相に合わせなければならない。このため、位相シフタ２３によって、駆動振動検知信号の位相が補正され、その結果、それに基づいて形成される駆動信号の位相が調整されるようになっている。これにより、駆動信号の周波数がｆｄとされる。
【００２９】
振幅一定制御部２４は、駆動振動検知信号から現在の駆動用のセンサエレメントの振幅を検知すると共に、その振幅が一定となるように補正するための信号を昇圧回路２１に出力するものである。
【００３０】
また、ヨー検出回路３０は、振動子１０の検出信号に基づいてセンサ出力を得るためのものである。このヨー検出回路３０には、２つのチャージアンプ３１、３２と、差動増幅回路３３と、同期検波回路３４、ＬＰＦ３５および０点・感度温特調整回路３６が備えられている。
【００３１】
２つのチャージアンプ３１、３２は、一対の振動子１０それぞれから、検出用センサエレメントに対してヨーが加わったときに発生する振動に応じた検知信号（以下、ヨー検知信号という）を受け取り、それを電圧変換するものであり、それぞれ第１、第２電圧変換手段に相当するものである。これら各チャージアンプでの電圧変換後のヨー検知信号が差動増幅回路３３に入力されるようになっている。
【００３２】
差動増幅回路３３は、各チャージアンプ３１、３２で電圧変化されたヨー検知信号の差動出力を発生させる差動増幅手段に相当するものである。この差動増幅回路３３の差動出力が同期検波回路３４に入力されるようになっていると共に、異常検出回路４０における入力信号として用いられるようになっている。この差動増幅回路３３の差動出力は、直流成分となる所定のオフセット電圧を含む交流信号となる。
【００３３】
同期検波回路３４は、位相シフタ２３によって調整された位相に基づいて、差動増幅回路３３の差動出力から周波数ｆｄと同期する成分を通過させ、ＬＰＦ３５に出力するものである。
【００３４】
ＬＰＦ３５は、同期検波回路３４を通過後の信号のうち、所定周波数以下の成分のみを抽出するものである。
【００３５】
０点・感度温特調整回路３６は、ＬＰＦ３５を通過した後の信号にも、出力オフセットや感度の温度特性が含まれていることから、それを調整するものであり、この０点・感度温特調整回路３６で調整された後の信号がセンサ出力として用いられる。
【００３６】
そして、異常検出回路４０は、オフセット電圧の異常を検出するためのものである。この異常検出回路４０には、ピークホールド回路４１、ボトムホールド回路４２、加算器４３およびウィンドウコンパレータ４４が備えられている。
【００３７】
ピークホールド回路４１は、交流信号として表される入力信号のピーク値として、最大電圧Ｖｍａｘをホールドするものであり、ピークホールド手段に相当するものである。このピークホールド回路４１におけるサンプリング周波数は、少なくとも入力信号の周波数（正確には入力信号の交流信号の周波数）よりも低く、つまりサンプリング周期（サンプリング間隔）が入力信号の１周期よりも長くなるように設定されている。本実施形態では、入力信号の周波数Ｆｄに対して、ピークホールド回路４１のサンプリング周波数が１／４Ｆｄとされ、ピークホールド回路４１により、入力信号の４周期中における最大電圧Ｖｍａｘがホールドされるようになっている。
【００３８】
ボトムホールド回路４２は、交流信号として表される入力信号のボトム値として、最小電圧Ｖｍｉｎをホールドするものであり、ボトムホールド手段に相当するものである。このボトムホールド回路４２におけるサンプリング周波数は、少なくとも入力信号の周波数（正確には入力信号の交流信号の周波数）よりも低く、つまりサンプリング周期が入力信号の１周期よりも長くなるように設定されている。本実施形態では、入力信号の周波数Ｆｄに対して、ボトムホールド回路４２のサンプリング周波数が１／４Ｆｄとされ、ボトムホールド回路４２により、入力信号の４周期中における最小電圧Ｖｍｉｎがホールドされるようになっている。なお、このボトムホールド回路４２におけるサンプリング周期は、上述したピークホールド回路４１におけるサンプリング周期と同じ値とされ、また、サンプリング期間もピークホールド回路４１と同期させられている。
【００３９】
加算器４３は、ピークホールド回路４１によってホールドされた最大電圧Ｖｍａｘとボトムホールド回路４２によってホールドされた最小電圧Ｖｍｉｎとを足し合わせるものであり、加算手段に相当するものである。
【００４０】
ウィンドウコンパレータ４４は、差動出力回路４２の差動出力、つまり入力信号の直流成分を上限しきい値ＶＲＨと下限しきい値ＶＲＬと比較する判定手段として用いられるものである。入力信号の直流成分が上限しきい値ＶＲＨと下限しきい値ＶＲＬの間の範囲に入っていれば、ウィンドウコンパレータ４４からダイアグ信号が出力されず、その範囲から外れている場合にはウィンドウコンパレータ４４からダイアグ信号が出力されるようになっている。
【００４１】
図２に、上記のように構成されたセンサ回路における異常検出回路の具体的な回路構成の一例を示す。
【００４２】
この図に示されるように、ピークホールド回路４１は、オペアンプ４１ａとコンデンサ４１ｂ、スイッチ４１ｃおよびダイオード４１ｄを有した構成となっている。オペアンプ４１ａの非反転入力端子に入力信号が入力されるようになっており、オペアンプ４１ａの出力端子にダイオード４１ｄのアノードが接続されている。また、ダイオード４１ｄのカソードとオペアンプ４１ａの反転入力端子とが接続され、さらに、ダイオード４１ｄのカソードとＧＮＤとの間に、互いに並列接続されるようにコンデンサ４１ｂとスイッチ４１ｃとが接続されている。
【００４３】
このように構成されたピークホールド回路４１では、サンプリング期間中はスイッチ４１ｃがオフ状態とされ、サンプリング周期毎にスイッチ４１ｃがオン状態に駆動される。サンプリング期間中には、ダイオード４１ｄがオペアンプ４１ａの出力端子に対して順方向に接続されていることから、オペアンプ４１ａの出力端子が最も高い電圧となった場合にも帰還されることになる。このため、コンデンサ４１ｂに対してサンプリング期間中の最大電圧Ｖｍａｘが充電される。そして、サンプリング周期の１周期、つまりサンプリング期間が終了すると、スイッチ４１ｃがオン状態となって、コンデンサ４１ｂに充電された電圧がリフレッシュされる。
【００４４】
また、ボトムホールド回路４２は、オペアンプ４２ａとコンデンサ４２ｂ、スイッチ４２ｃおよびダイオード４２ｄを有した構成となっている。オペアンプ４２ａの非反転入力端子に入力信号が入力されるようになっており、オペアンプ４２ａの出力端子にダイオード４２ｄのカソードが接続されている。また、ダイオード４２ｄのアノードとオペアンプ４２ａの反転入力端子とが接続され、さらに、ダイオード４２ｄのアノードとＧＮＤとの間に、互いに並列接続されるようにコンデンサ４２ｂとスイッチ４２ｃとが接続されている。
【００４５】
このように構成されたボトムホールド回路４２は、基本的にピークホールド回路４１と同様の動作を行う。ただし、ダイオード４２ｄがオペアンプ４２ａの出力端子に対して逆方向に接続されていることから、オペアンプ４２ａの出力端子が最も低い電圧となった場合のみ帰還されることになる。このため、コンデンサ４２ｂに対してサンプリング期間中の最小電圧Ｖｍｉｎが充電される。そして、サンプリング周期の１周期、つまりサンプリング期間が終了すると、スイッチ４２ｃがオン状態となって、コンデンサ４２ｂに充電された電圧がリフレッシュされる。
【００４６】
なお、ピークホールド回路４１とボトムホールド回路４２の出力電圧は、エミッタホロワ回路４５、４６を通じて加算器４３に入力されることになるが、このエミッタホロワ回路４５、４６は単なるバッファとして機能するものである。
【００４７】
加算器４３は、オペアンプ４３ａと、オペアンプ４３ａの反転入力端子とエミッタホロワ回路４５の出力端子との間に接続される抵抗４３ｂと、エミッタホロワ回路４６の出力端子とオペアンプ４３ａの反転入力端子との間に接続される抵抗４３ｃと、オペアンプ４３ａの反転入力端子と出力端子との間に接続される抵抗４３ｄとを備えた構成となっている。
【００４８】
このように構成される加算器４３により、ピークホールド回路４１とボトムホールド回路４２の出力電圧、つまり最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎが足し合わされ、その足し合わされた電圧が出力されるようになっている。以下、この加算器４３の出力を異常検出信号という。
【００４９】
ウィンドウコンパレータ４４は、電源電圧ＶＣＣを上限しきい値ＶＲＨと下限しきい値ＶＲＬとに分割する３つの分圧抵抗４４ａ〜４４ｃと、２つのコンパレータ４４ｄ、４４ｅと、アンド回路４４ｆとを備えて構成されている。
【００５０】
このように構成されるウィンドウコンパレータ４４では、２つのコンパレータ４４ｄ、４４ｅによって、電圧ＶＲＬおよび電圧ＶＲＨとそれぞれ比較される。そして、コンパレータ４４ｅの方では電圧ＶＲＬよりも異常検出信号の電圧が低くなるとローレベル、コンパレータ４４ｄの方では電圧ＶＲＬよりも異常検出信号の電圧が高くなるとローレベルが出力されるようになっている。このため、コンパレータ４４ｄ、４４ｅのいずれか一方でも出力がローレベルになるとアンド回路４４ｆからローレベルが出力され、ダイアグ信号とされるようになっている。
【００５１】
次に、以上のように構成されるセンサ回路の作動について説明するが、本実施形態に示したセンサ回路のうち異常検出回路４０以外に関しては従来から用いられているものであるため、ここでは異常検出回路４０の作動についてのみ説明する。
【００５２】
まず、ヨー検出回路３０における差動増幅回路３３の差動出力が発生させられると、それが入力信号としてピークホールド回路４１およびボトムホールド回路４２に入力される。そして、ピークホールド回路４１から最大電圧Ｖｍａｘが出力させられると共に、ボトムホールド回路４２から最小電圧Ｖｍｉｎが出力される。そして、これら最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎが加算器４３によって足し合わされ、それに応じた電圧が出力されることになる。
【００５３】
このときの最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎおよびこれらを足し合わせた電圧について、オフセット電圧に異常が発生していない正常状態と、異常が発生した異常状態における入力信号波形を示して説明する。
【００５４】
図３は、オフセット電圧に異常が発生していない正常状態における入力信号波形を示しており、図３（ａ）はヨーが発生していない場合、図３（ｂ）はヨーが発生した場合をそれぞれ示している。また、図４は、オフセット電圧が徐々に変動してしまうような異常が発生した場合の入力信号波形、図５は、オフセット電圧が瞬間的に異常になった場合の入力信号波形を示している。
【００５５】
図３（ａ）に示されるように、入力信号のオフセット電圧が異常となっていない場合には、最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎは、基準電圧ＶＲＥＦを中心として同じ幅Ｖａを有する電圧となる。ヨーが発生している場合には、ヨーが発生していない場合に対して、最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎの値が変動するものの、同様のことが言える。
【００５６】
したがって、次式の関係が成り立ち、最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎを足し合わせた場合には、一定電圧（２×ＶＲＥＦ）を示すことになる。
【００５７】
（数５）
ＶＲＥＦ＝（Ｖｍａｘ＋Ｖｍｉｎ）／２                          …数式（５）
これに対し、オフセット電圧に異常が発生した場合には、図４に示されるように入力信号の中心がＶＲＥＦから徐々にＶＲＥＦ２に変化してしまったり、図５に示されるように交流波形となるはずの入力信号が瞬間的に歪んだりしてしまう。
【００５８】
これらの場合には、最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎとを足し合わせたものが上記一定電圧とならなくなる。具体的には、図４に示されるケースでは、最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎとを足し合わせた電圧がＶＲＥＦとＶＲＥＦ２との間となる。また、図５に示されるケースでは、最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎとを足し合わせた電圧がＶＲＥＦよりも大きくなる。
【００５９】
そして、このように加算器４３によって最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎとが足し合わされた電圧がウィンドウコンパレータ４４に入力され、この電圧がＶＲＥＦを中心として設定される電圧ＶＲＬ〜ＶＲＨの範囲（正常電圧範囲）内に入っているか否かが判定されることになる。
【００６０】
以上説明したように、本実施形態では、異常検出回路４０をピークホールド回路４１とボトムホールド回路４２とを備えた構成としている。そして、ピークホールド回路４１によってホールドされる最大電圧Ｖｍａｘとボトムホールド回路４２によってホールドされる最小電圧Ｖｍｉｎとを足し合わせた電圧に基づいて、オフセット電圧の異常を検出するようにしている。
【００６１】
これにより、入力信号のオフセット電圧が徐々に変化していくような異常や、入力信号のオフセット電圧が瞬間的に異常になるような場合にも、それを検出してダイアグ信号を出力させることが可能となる。
【００６２】
このように、オフセット電圧の異常を検出することが可能となる。そして、このような構成によれば、従来のようにＬＰＦの時定数を大きくしなければならない等の制約を受けないため、オフセット電圧の異常を検出する際に遅延が生じることを防止でき、また、時定数以内で収束するような一時的なオフセット電圧の異常を検出できるセンサ回路とすることが可能となる。
【００６３】
（他の実施形態）
上記実施形態では、サンプリング周期を入力信号の周期の４倍とした例を示したが、上述したように、少なくともサンプリング周期が入力信号の周期よりも長く設定されていれば、最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎを正確に求めることが可能である。また、サンプリング周期が入力信号の周期の４倍以外の複数倍となるようにしても構わない。
【００６４】
上記実施形態では、ジャイロセンサに用いられるようなセンサ回路を例に挙げて説明したが、２つの検出信号の差動を求めてセンサ出力を発生させるようなセンサ回路であれば、他のセンサ回路にも本発明を適用することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１実施形態におけるセンサ回路の回路構成を示す図である。
【図２】図１に示したセンサ回路における異常検出回路の回路構成の一例を示した図である。
【図３】オフセット電圧に異常が発生していない正常状態における入力信号波形を示しており、（ａ）はヨーが発生していない場合の入力信号波形を示す図、（ｂ）はヨーが発生した場合の入力信号波形を示す図である。
【図４】オフセット電圧が徐々に変動してしまうような異常が発生した場合の入力信号波形を示す図である。
【図５】オフセット電圧が瞬間的に異常になった場合の入力信号波形を示す図である。
【図６】従来のセンサ回路の回路構成を示す図である。
【図７】図６に示した従来のセンサ回路に備えられる異常検出回路の回路構成を詳細に示したものであり、ＬＰＦを非反転タイプとしたものの回路構成を示した図である。
【図８】図６に示した従来のセンサ回路に備えられる異常検出回路の回路構成を詳細に示したものであり、ＬＰＦを反転タイプとしたものの回路構成を示した図である。
【図９】入力信号に対するＶＬＰＦの関係を示した図である。
【符号の説明】
【００６６】
１０…振動子、２０…駆動回路、３０…ヨー検出回路、４０…異常検出回路、
４１…ピークホールド回路、４１ａ…オペアンプ、４１ｂ…コンデンサ、
４１ｃ…スイッチ、４１ｄ…ダイオード、４２…ボトムホールド回路、
４２ａ…オペアンプ、４２ｂ…コンデンサ、４２ｃ…スイッチ、
４２ｄ…ダイオード、４３…加算器、４３ａ…オペアンプ、４３ｂ〜４３ｄ…抵抗、
４４…ウィンドウコンパレータ。
【図１】
2006105900.tif 000003
【図２】
2006105900.tif 000004
【図３】
2006105900.tif 000005
【図４】
2006105900.tif 000006
【図５】
2006105900.tif 000007
【図６】
2006105900.tif 000008
【図７】
2006105900.tif 000009
【図８】
2006105900.tif 000010
【図９】
2006105900.tif 000011