(57)【要約】【課題】輝点の発生を抑えることで、生産性を高め、表示品位の高い、表示装置及びその駆動方法を提供することを目的とする。【解決手段】発光素子に供給される電源線と発光素子のしきい値電圧以下の電位の電源線との間に、別の極性を持つ第１スイッチング素子と第２のスイッチング素子とを２つ直列に配置し、２つのスイッチング素子の接続点に発光素子の一方の電極を接続し、発光素子に第１のスイッチング素子のＯＮ、ＯＦＦに関係なく発光素子のしきい値電圧以上の電位が印加された場合、第２のスイッチング素子をＯＮさせることで、発光素子に印加される電位をしきい値未満にすることで、輝点を防止する。【選択図】図２
2006235614.tif 000002
【特許請求の範囲】
【請求項１】
配線と、
第１のトランジスタと、
第２のトランジスタと、
一対の電極を持つ発光素子と、
一対の電極を持つ容量素子と、を有し、
前記配線は前記第１のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第１のトランジスタのソース電極又はドレイン電極の他方は前記発光素子の一方の電極と電気的に接続され、また、前記第２のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第２のトランジスタのソース電極又はドレイン電極の他方は前記発光素子の他方の電極と電気的に接続され、
前記第１のトランジスタのゲート電極、及び前記第２のトランジスタのゲート電極は前記容量素子の一方の電極と電気的に接続され、
前記容量素子の他方の電極は前記配線と電気的に接続され、
前記第１のトランジスタのソース電極とドレイン電極との間が電気的にショートし、前記配線の電位が前記発光素子の一方の電極に印加される場合に、前記第２のトランジスタをオン状態とすることで、前記発光素子の一方の電極と他方の電極との電位差を前記発光素子のしきい値電圧未満にして発光しないようにすることを特徴とする表示装置の駆動方法。
【請求項２】
第１の配線と、
第２の配線と、
第１のトランジスタと、
第２のトランジスタと、
一対の電極を持つ発光素子と、
一対の電極を持つ容量素子と、を有し、
前記第１の配線は前記第１のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第１のトランジスタのソース電極又はドレイン電極の他方は前記発光素子の一方の電極と電気的に接続され、また、前記第２のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第２のトランジスタのソース電極又はドレイン電極の他方は前記第２の配線と電気的に接続され、
前記第１のトランジスタのゲート電極、及び前記第２のトランジスタのゲート電極は前記容量素子の一方の電極と電気的に接続され、
前記容量素子の他方の電極は前記第１の配線と電気的に接続され、
前記第１のトランジスタのソース電極とドレイン電極との間が電気的にショートし、前記第１の配線の電位が前記発光素子の一方の電極に印加される場合に、前記第２のトランジスタをオン状態とすることで、前記第２の配線と前記発光素子の一方の電極とを短絡し、
前記発光素子の一方の電極と他方の電極との電位差を前記発光素子のしきい値電圧未満にして発光しないようにすることを特徴とする表示装置の駆動方法。
【請求項３】
第１の配線と、
第２の配線と、
第３の配線と、
第１のトランジスタと、
第２のトランジスタと、
第３のトランジスタと、
一対の電極を有する容量素子と、
一対の電極を有する発光素子と、を有し、
前記第１の配線は前記第１のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第１のトランジスタのソース電極又はドレイン電極の他方は前記発光素子の一方の電極と電気的に接続され、また、前記第２のトランジスタのソース電極又はドレイン電極の一方の端子と電気的に接続され、
前記第２のトランジスタのソース電極又はドレイン電極の他方は前記発光素子の他方の電極と電気的に接続され、
前記第１のトランジスタのゲート電極、及び前記第２のトランジスタのゲート電極は、前記容量素子の一方の電極と電気的に接続され、また、前記第３のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記容量素子の他方の電極は前記第１の配線と電気的に接続され、前記第３のトランジスタのソース電極又はドレイン電極の他方は前記第２の配線と電気的に接続され、
前記第３のトランジスタのゲート電極は前記第３の配線と電気的に接続され、
前記第１のトランジスタのソース電極とドレイン電極との間が電気的にショートし、前記第１の配線の電位が前記発光素子の一方の電極に印加される場合に、前記第３の配線の電位を前記第３のトランジスタに印加して前記第３のトランジスタをオン状態とし、
前記第３のトランジスタをオン状態とすることにより前記第２の配線の電位を前記第２のトランジスタに印加し、前記第２のトランジスタをオン状態とし、
前記発光素子の一方の電極と他方の電極との電位差を前記発光素子のしきい値電圧未満にして発光しないようにすることを特徴とする表示装置の駆動方法。
【請求項４】
第１の配線と、
第２の配線と、
第３の配線と、
第４の配線と、
第１のトランジスタと、
第２のトランジスタと、
第３のトランジスタと、
一対の電極を有する容量素子と、
一対の電極を有する発光素子と、を有し、
前記第１の配線は前記第１のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第１のトランジスタのソース電極又はドレイン電極のうち他方は前記発光素子の一方の電極と電気的に接続され、また、前記第２のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第２のトランジスタのソース電極又はドレイン電極の他方は前記第４の配線と電気的に接続され、
前記第１のトランジスタのゲート電極、及び前記第２のトランジスタのゲート電極は前記容量素子の一方の電極と電気的に接続され、また、前記第３のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記容量素子の他方の電極は前記第１の配線と電気的に接続され、
前記第３のトランジスタのソース電極又はドレイン電極の他方は前記第２の配線と接続され、
前記第３のトランジスタのゲート電極は前記第３の配線と電気的に接続され、
前記第１のトランジスタのソース電極とドレイン電極との間が電気的にショートし、前記第１の配線の電位が前記発光素子の一方の電極に印加される場合に、前記第３の配線の電位を前記第３のトランジスタに印加して前記第３のトランジスタをオン状態とし、
前記第３のトランジスタをオン状態とすることにより前記第２の配線の電位を前記第２のトランジスタに印加し、前記第２のトランジスタをオン状態とし、
前記第２のトランジスタをオン状態とすることにより、前記第４の配線と前記発光素子の一方の電極とを短絡し、
前記発光素子の一方の電極と他方の電極との電位差を前記発光素子のしきい値電圧未満にして発光しないようにすることを特徴とする表示装置の駆動方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１のトランジスタと前記第２のトランジスタは、異なる導電型を有することを特徴とする表示装置の駆動方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第１のトランジスタは、飽和領域で動作することを特徴とする表示装置の駆動方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
発光強度をアナログ制御するアナログ方式を用いて、前記発光素子の発光強度を制御することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクティブマトリクス型の表示装置及びその駆動方法に関する。本発明は特に、薄膜トランジスタ（以下、ＴＦＴと表記する）等のスイッチング素子と発光素子とを画素毎に有する表示装置及びその駆動方法に関する。また、表示装置及びその駆動方法を用いた電子機器に関する。
【背景技術】
【０００２】
近年、ＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型の表示装置への応用開発が進められている。特に、活性層としてポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、画素が形成された基板と同一の基板上にＴＦＴを用いて形成した駆動回路によって、画素の制御を行うことが可能となっている。画素が形成された基板と同一基板上にＴＦＴによって様々な回路を作りこんだ表示装置では、製造のコストの低減、小型化、歩留まりの上昇、スループットの向上など、様々な利点が得られる。
【０００３】
表示装置の各画素が有する表示素子として、発光素子であるエレクトロルミネッセンス素子（以下、ＥＬ素子と表記する）を有したアクティブマトリクス型のＥＬ表示装置の研究が活発化している。ＥＬ表示装置は有機ＥＬディスプレイ（ＯＥＬＤ：Ｏｒｇａｎｉｃ  ＥＬ  Ｄｉｓｐｌａｙ）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）とも呼ばれている。
【０００４】
一般に、ＥＬ素子の発光輝度はＥＬ素子に流れる電流値と比例関係にあるため、ＥＬ素子を表示素子として用いたＥＬ表示装置では、電流値で発光輝度を制御する。また、ＥＬ素子に流れる電流値は一定で、ＥＬ素子に電流が流れる時間で発光輝度を制御する駆動方法もある。
【０００５】
ＥＬ素子の発光輝度はＥＬ素子に流れる電流値と比例関係にあるため、ＥＬ素子を表示素子として用いたＥＬ表示装置では、電源線からスイッチング素子を介してＥＬ素子に接続されている場合、スイッチング素子のオフ電流が問題となっている。これを解決しようとしたのが特許文献１に開示される発明である。
【特許文献１】特開２００２−３２３８７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
表示装置では、ある画素がビデオ信号に関係なく常に光っている状態、即ち輝点が１つでも発生すると不良品となる場合が多い。一方、ある画素がビデオ信号に関係なく常に光らない状態、即ち暗点が発生しても数個程度ならば不良品とはならない。
【０００７】
また、ＥＬ素子と直列に接続されたＴＦＴのソースとドレインとの間でショートが発生し、ＴＦＴのソース電極とドレイン電極の一方の端子の電位がＴＦＴのソース電極とドレイン電極の他方の端子と同電位となり、ＴＦＴのゲート電極の電位に関係なくＥＬ素子が発光し続けることが、輝点発生の原因の一つである。
【０００８】
本発明では上記問題点を解決し、ＥＬ素子と直列に接続されたＴＦＴのソースとドレインとの間でショートが発生しても輝点とはならず、暗点とすることで良品率を上げることを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、複数の画素と、複数の画素それぞれに、発光素子と、発光輝度を決定する第１のＴＦＴと第１のＴＦＴと逆のチャネルタイプの第２のＴＦＴと電源線とを有し、電源線は第１のＴＦＴを介して発光素子の一方の電極に接続され、発光素子の一方の電極と第１のＴＦＴとの接続点は第２のＴＦＴを介して発光素子の一方の電極と他方の電極との電位差が発光素子のしきい値電圧より低くなる電位の設定された配線と接続されており、第１のＴＦＴのソースとドレインの間がショートし、発光素子の陽極の電位が電源線の電位となり輝点が発生した場合、第２のＴＦＴをＯＮさせることで、輝点を暗点にすることを特徴とする表示装置の駆動方法である。例えば、第２のＴＦＴをＯＮすることにより、発光素子の一方の電極と他方の電極との電位差が発光素子のしきい値電圧よりも低くなるため、発光素子が発光することはない。こうして、輝点が発生した画素を暗点にすることができる。
【００１０】
第２のＴＦＴが接続される低い電位は、発光素子の一方の電極と他方の電極との電位差が発光素子のしきい値電圧より低くなる電位であればどのような電位でもよい。
【００１１】
発光素子のしきい値電圧とは、発光素子が電流を流し始めるときに発光素子に印加される電位のことである。発光素子は、しきい値電圧以上の電位を印加されると電流を流し発光する。
【００１２】
上記駆動方法で表示を行う表示装置の構成について、以下に説明する。
【００１３】
（第１の構成）
本発明は、第１の配線と複数の画素を有し、複数の画素はそれぞれ第１のスイッチング素子、第２のスイッチング素子、一対の電極を有する容量素子、一対の電極を有する発光素子、を有し、第１の配線は第１のスイッチング素子を介して発光素子の一方の電極、及び第１のスイッチング素子と第２のスイッチング素子を介して発光素子の他方の電極と接続され、第１のスイッチング素子と第２のスイッチング素子のＯＮまたはＯＦＦは、何らかの方法で容量素子に保持される電位によって制御され、第１のスイッチング素子がＯＮしているときは第２のスイッチング素子がＯＦＦし、第１のスイッチング素子がＯＦＦしているときは第２のスイッチング素子がＯＮすることを特徴とする表示装置である。
【００１４】
また、容量素子の第１の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。
【００１５】
（第２の構成）
本発明は、第１の配線と、第２の配線と複数の画素を有し、複数の画素はそれぞれ第１のスイッチング素子、第２のスイッチング素子、一対の電極を有する容量素子、一対の電極を有する発光素子、を有し、第１の配線は第１のスイッチング素子を介して発光素子の一方の電極、及び第１のスイッチング素子と第２のスイッチング素子を介して第２の配線と接続され、第１のスイッチング素子と第２のスイッチング素子のＯＮまたはＯＦＦは、何らかの方法で容量素子に保持される電位によって制御され、第１のスイッチング素子がＯＮしているときは第２のスイッチング素子がＯＦＦし、第１のスイッチング素子がＯＦＦしているときは第２のスイッチング素子がＯＮすることを特徴とする表示装置である。
【００１６】
また、容量素子の第１の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。
【００１７】
（第３の構成）
本発明は、第１の配線と、第２配線と、第３の配線と複数の画素を有し、複数の画素はそれぞれ第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、一対の電極を有する容量素子、一対の電極を有する発光素子、を有し、第１の配線は第１のスイッチング素子を介して発光素子の一方の電極、及び第１のスイッチング素子と第２のスイッチング素子を介して発光素子の他方の電極と接続され、第１のスイッチング素子と第２のスイッチング素子のＯＮまたはＯＦＦを制御する電極は、容量素子の一方の電極、及びＯＮ状態となった第３のスイッチング素子を介して第２の配線と接続され、容量素子の他方の電極は第１の配線と接続され、第３のスイッチング素子のＯＮまたはＯＦＦを制御する電極は、第３の配線と接続され、第１のスイッチング素子がＯＮしているときは第２のスイッチング素子がＯＦＦし、第１のスイッチング素子がＯＦＦしているときは第２のスイッチング素子がＯＮすることを特徴とする表示装置である。
【００１８】
また、容量素子の第１の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。
【００１９】
（第４の構成）
本発明は、第１の配線と、第２配線と、第３の配線と、第４の配線と複数の画素を有し、複数の画素はそれぞれ第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、一対の電極を有する容量素子、一対の電極を有する発光素子、を有し、第１の配線は第１のスイッチング素子を介して発光素子の一方の電極、及び第１のスイッチング素子と第２のスイッチング素子を介して第４の配線と接続され、第１のスイッチング素子と第２のスイッチング素子のＯＮまたはＯＦＦを制御する電極は、容量素子の一方の電極、及びＯＮ状態となった第３のスイッチング素子を介して第２の配線と接続され、容量素子の他方の電極は第１の配線と接続され、第３のスイッチング素子のＯＮまたはＯＦＦを制御する電極は、第３の配線と接続され、第１のスイッチング素子がＯＮしているときは第２のスイッチング素子がＯＦＦし、第１のスイッチング素子がＯＦＦしているときは第２のスイッチング素子がＯＮすることを特徴とする表示装置である。
【００２０】
また、容量素子の第１の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。
【００２１】
（第５の構成）
上記第１の構成のスイッチング素子として、トランジスタを用いることができる。スイッチング素子として、トランジスタを用いた場合の構成について説明する。
【００２２】
本発明は、第１の配線と複数の画素を有し、複数の画素それぞれは、第１のトランジスタ、第２のトランジスタ、一対の電極を持つ発光素子、一対の電極を持つ容量素子、を有し、第１の配線は第１のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第１のトランジスタのソース電極とドレイン電極のうち他方は発光素子の一方の電極、及び第２のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第２のトランジスタのソース電極とドレイン電極のうち他方の端子は発光素子の他方の電極と接続され、第１のトランジスタのゲート電極、及び第２のトランジスタのゲート電極は容量素子の一方の電極と接続され、容量素子の他方の電極は第１の配線と接続され、第１のトランジスタがＯＮしているときは第２のトランジスタがＯＦＦし、第１のトランジスタがＯＦＦしているときは第２のトランジスタがＯＮすることを特徴とする表示装置である。
【００２３】
また、容量素子の第１の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。
【００２４】
（第６の構成）
上記第２の構成のスイッチング素子として、トランジスタを用いることができる。スイッチング素子として、トランジスタを用いた場合の構成について説明する。
【００２５】
本発明は、第１の配線と、第２の配線と複数の画素を有し、複数の画素はそれぞれ第１のトランジスタ、第２のトランジスタ、一対の電極を持つ発光素子、一対の電極を持つ容量素子、を有し、第１の配線は第１のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第１のトランジスタのソース電極とドレイン電極のうち他方は発光素子の一方の電極、及び第２のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第２のトランジスタのソース電極とドレイン電極のうち他方の端子は第２の配線と接続され、第１のトランジスタのゲート電極、及び第２のトランジスタのゲート電極は容量素子の一方の電極と接続され、容量素子の他方の電極は第１の配線と接続され、第１のトランジスタがＯＮしているときは第２のトランジスタがＯＦＦし、第１のトランジスタがＯＦＦしているときは第２のトランジスタがＯＮすることを特徴とする表示装置である。
【００２６】
また、容量素子の第１の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。
【００２７】
（第７の構成）
上記第３の構成のスイッチング素子として、トランジスタを用いることができる。スイッチング素子として、トランジスタを用いた場合の構成について説明する。
【００２８】
本発明は、第１の配線と、第２の配線と、第３の配線とを有し、複数の画素はそれぞれ第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、一対の電極を有する容量素子、一対の電極を有する発光素子、を有し、第１の配線は第１のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第１のトランジスタのソース電極とドレイン電極のうち他方は発光素子の一方の電極、及び第２のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第２のトランジスタのソース電極とドレイン電極のうち他方の端子は発光素子の他方の電極と接続され、第１のトランジスタのゲート電極、及び第２のトランジスタのゲート電極は容量素子の一方の電極、及び第３のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、容量素子の他方の電極は第１の配線と接続され、第３のトランジスタのソース電極とドレイン電極のうち他方の端子は第２の配線と接続され、第３のトランジスタのゲート電極は第３の配線と接続され、第１のトランジスタがＯＮしているときは第２のトランジスタがＯＦＦし、第１のトランジスタがＯＦＦしているときは第２のトランジスタがＯＮすることを特徴とする表示装置である。
【００２９】
また、容量素子の第１の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。
【００３０】
（第８の構成）
上記第４の構成のスイッチング素子として、トランジスタを用いることができる。スイッチング素子として、トランジスタを用いた場合の構成について説明する。
【００３１】
本発明は、第１の配線と、第２の配線と、第３の配線と、第４の配線と複数の画素を有し、複数の画素はそれぞれ第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、一対の電極を有する容量素子、一対の電極を有する発光素子、を有し、第１の配線は第１のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第１のトランジスタのソース電極とドレイン電極のうち他方は発光素子の一方の電極、及び第２のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第２のトランジスタのソース電極とドレイン電極のうち他方の端子は第４の配線と接続され、第１のトランジスタのゲート電極、及び第２のトランジスタのゲート電極は容量素子の一方の電極、及び第３のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、容量素子の他方の電極は第１の配線と接続され、第３のトランジスタのソース電極とドレイン電極のうち他方の端子は第２の配線と接続され、第３のトランジスタのゲート電極は第３の配線と接続され、第１のトランジスタがＯＮしているときは第２のトランジスタがＯＦＦし、第１のトランジスタがＯＦＦしているときは第２のトランジスタがＯＮすることを特徴とする表示装置である。
【００３２】
また、容量素子の第１の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。
【００３３】
なお、トランジスタのゲートとソースの間にしきい値を超える電圧が印加され、ソースとドレインの間に電流が流れる状態になることをトランジスタがＯＮすると呼ぶ。また、トランジスタのゲートとソースの間にしきい値未満の電圧が印加され、ソースとドレインの間に電流が流れない状態になることをトランジスタがＯＦＦすると呼ぶ。
【００３４】
なお、本発明に示すスイッチは、様々な形態のものを用いることができ、一例として、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されず、様々なものを用いることができる。例えば、トランジスタでもよいし、ダイオード（ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタなど）でもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。ＣＭＯＳ型のスイッチにすると、スイッチを介して出力する電圧（つまり入力電圧）が、出力電圧に対して、高かったり、低かったりして、状況が変化する場合においても、適切に動作を行うことが出来る。
【００３５】
なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよい。あるいは、間に他の素子を挟まずに、配置されていてもよい。なお、電気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されている場合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接接続されている、あるいは、直接的に接続されている、と記載するものとする。なお、電気的に接続されている、と記載する場合は、電気的に接続されている場合と直接接続されている場合とを含むものとする。
【００３６】
なお、表示素子は、様々な形態を用いることが出来る。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。
【００３７】
なお、本発明において、トランジスタは、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板、紙基板、セロファン基板、石材基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。
【００３８】
なお、すでに述べたように、本発明におけるトランジスタは、様々なタイプを用いることができ、様々な基板上に形成させることができる。したがって、回路の全てが、ガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。回路の全てが形成されていることにより、部品点数を減らしてコストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすることができる。あるいは、回路の一部が、ある基板に形成されており、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にトランジスタを用いて形成し、回路の別の一部は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。このように、回路の一部が同じ基板に形成されていることにより、部品点数を減らしてコストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすることができる。また、駆動電圧が高い部分や駆動周波数が高い部分は、消費電力が大きくなってしまうので、そのような部分は同じ基板に形成しないようにすれば、消費電力の向上を防ぐことができる。
【００３９】
なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されない。例えば、ゲート本数が２本以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくしたり、空乏層ができやすくなってＳ値をよくしたりすることができる。また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。
【００４０】
なお、本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）がある。また、別の例としては、１つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。なお、一画素（三色分）と記載する場合は、ＲとＧとＢの三画素分を一画素と考える場合であるとする。一画素（一色分）と記載する場合は、一つの色要素につき、複数の画素がある場合、それらをまとめて一画素と考える場合であるとする。
【００４１】
なお、本発明において、画素がマトリクスに配置されているとは、縦縞と横縞を組み合わせたいわゆる格子状にストライプ配置されている場合はもちろんのこと、三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデルタ配置されている場合も含むものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）がある。また、色要素のドット毎にその発光領域の大きさが異なっていてもよい。
【００４２】
トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有する。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。
【００４３】
なお、ゲートとは、ゲート電極とゲート配線（ゲート線またはゲート信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域やＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域などを形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。ゲート配線とは、各画素のゲート電極の間を接続したり、ゲート電極と別の配線とを接続したりするための配線のことを言う。ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在する。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線とオーバーラップしてチャネル領域がある場合、その領域はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。また、ゲート電極と同じ材料で形成され、ゲート電極とつながっている領域も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながっている領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネル領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有してなかったりする場合がある。しかし、製造マージンなどの関係で、ゲート電極やゲート配線と同じ材料で形成され、ゲート電極やゲート配線とつながっている領域がある。よって、そのような領域もゲート電極やゲート配線と呼んでも良い。また、例えば、マルチゲートのトランジスタにおいて、１つのトランジスタのゲート電極と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるための領域であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つのトランジスタであると見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは、ゲート電極やゲート配線と呼んでも良い。また、例えば、ゲート電極とゲート配線とを接続してさせている部分の導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。なお、ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領域について、その一部分のことを言う。
【００４４】
なお、ソースとは、ソース領域とソース電極とソース配線（ソース線またはソース信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接続したり、ソース電極と別の配線とを接続したりするための配線のことを言う。しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分も存在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、その領域はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。また、ソース電極と同じ材料で形成され、ソース電極とつながっている領域や、ソース電極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。このような領域は、厳密な意味では、別のソース電極と接続させる機能を有していたりすることがない場合がある。しかし、製造マージンなどの関係で、ソース電極やソース配線と同じ材料で形成され、ソース電極やソース配線とつながっている領域がある。よって、そのような領域もソース電極やソース配線と呼んでも良い。また、例えば、ソース電極とソース配線とを接続してさせている部分の導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続されている領域について、その一部分のことを言う。
【００４５】
なお、ドレインについては、ソースと同様である。
【００４６】
なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたものも含んでもよい。また、発光装置とは、特にＥＬ素子やＦＥＤで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
【００４７】
なお、本発明において、ある物の上に形成されている、あるいは、〜上に形成されている、というように、〜の上に、あるいは、〜上に、という記載については、ある物の上に直接接していることに限定されない。直接接してはいない場合、つまり、間に別のものが挟まっている場合も含むものとする。従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。また、〜の上方に、という記載についても同様であり、ある物の上に直接接していることに限定されず、間に別のものが挟まっている場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、〜の下に、あるいは、〜の下方に、の場合についても、同様であり、直接接している場合と、接していない場合とを含むこととする。
【発明の効果】
【００４８】
本発明は、各画素において、発光素子の一方の電極は第１のスイッチング素子を介して電源線と接続し、また、発光素子の一方の電極は第２のスイッチング素子を介して、発光素子の他方の電極または発光素子の他方の電極との電位差が発光素子のしきい値電圧未満となる配線と接続する。これにより、第１のスイッチング素子のＯＮ、ＯＦＦに関係なく、発光素子のしきい値以上となる電位差が発光素子の電極間に与えられ発光素子が発光した場合、第２のスイッチング素子をＯＮさせることにより、発光素子の一方の電極に印加された電位と発光素子の他方の電極に印加された電位との差を発光素子のしきい値電圧未満にし、非発光とすることで、ビデオ信号に関係なく暗点とする。これにより、不良率を低減できるため、歩留まりの向上及び生産性の向上を達成し、高品質表示可能な表示装置を提供することができる。
【００４９】
本発明は、上記の動作をビデオ信号により行うので駆動回路の構成を複雑にする必要はない。
【００５０】
また、本発明は、映像信号として電圧の信号を用いるので、画素に映像信号を入力する駆動回路の構成を簡単にすることができる。
【００５１】
更に、本発明の第５の構成、第６の構成、第７の構成、及び第８の構成において、画素毎に配置されたトランジスタは単なるスイッチング素子として機能するため、表示装置の消費電力を低減することができる。
【発明を実施するための最良の形態】
【００５２】
本発明の実施形態について説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施形態の記載内容に限定して解釈されるものではない。
【００５３】
（第１の実施形態）
上述した第５の構成の表示装置について、画素の構成を、図１を用いて説明する。
【００５４】
図１において、１０１、及び１０２はＴＦＴ、１０３は容量素子、１０４は発光素子、１０５は発光素子１０４の一対の電極のうちの他方である対向電極、１０６は電源線である。
【００５５】
画素はそれぞれ、容量素子１０３と、発光素子１０４と、ＴＦＴ１０１と、ＴＦＴ１０２とを有する。
【００５６】
電源線１０６はＴＦＴ１０１のソース電極とドレイン電極のうち一方の端子と接続され、ＴＦＴ１０１のソース電極とドレイン電極のうち他方は発光素子１０４の一方の電極、及びＴＦＴ１０２のソース電極とドレイン電極のうち一方の端子と接続され、ＴＦＴ１０２のソース電極とドレイン電極うち他方の端子は発光素子１０４の他方の電極と接続され、ＴＦＴ１０１のゲート電極、及びＴＦＴ１０２のゲート電極は容量素子１０３の一方の電極と接続され、容量素子１０３の他方の電極は電源線１０６と接続されている。
【００５７】
ＴＦＴ１０１とＴＦＴ１０２と発光素子１０４の一方の電極との接続点をノードＶｍ１０７とする。
【００５８】
電源線１０６と発光素子１０４の他方の電極との電位差は発光素子１０４のしきい値電圧よりも高い電位とする。
【００５９】
図１の画素の駆動方法について、図５にタイミングチャートを用いて説明する。
【００６０】
まず、本発明が有効となるときの不良の動作について説明する。
【００６１】
ＴＦＴ１０１のＯＮまたはＯＦＦに関係なくノードＶｍ１０７に電源線１０６の電位が印加される状態、またはノードＶｍ１０７と発光素子の他方の電極との電位差が発光素子のしきい値電圧以上となる電位が印加される状態、すなわちＴＦＴ１０１のソースとドレインとがショートしたときなどである。
【００６２】
図５は、ＴＦＴ１０１のソースとドレインとがショートした状態での動作の様子を示す。なお、図中の電源線１０６の電位は対向電極１０５の電位より高電位であることを示している。
【００６３】
期間Ｔ１は、なんらかの方法でＴＦＴ１０１をＯＮ、ＴＦＴ１０２をＯＦＦする信号をＴＦＴ１０１、及びＴＦＴ１０２のゲートにそれぞれ印加する場合である。このとき、ノードＶｍ１０７に電源線１０６の電位が供給される。こうして、ノードＶｍ１０７と発光素子１０４の他方の電極との電位差は発光素子１０４のしきい値電圧以上になるため、発光素子１０４が発光する状態となる。
【００６４】
期間Ｔ２は、なんらかの方法でＴＦＴ１０１をＯＦＦ、ＴＦＴ１０２をＯＮする信号をＴＦＴ１０１、及びＴＦＴ１０２のゲートにそれぞれ印加する場合である。このとき、ノードＶｍ１０７と発光素子１０４の他方の電極とは電気的に接続される。こうして、ノードＶｍ１０７と発光素子１０４の他方の電極との電位差は発光素子１０４のしきい値電圧未満になるため、発光素子１０４が発光しない状態となる。
【００６５】
ＴＦＴ１０１のソースとドレインとのショートが発生し、ノードＶｍ１０７に電源線１０６の電位を供給した場合、ＴＦＴ１０１をＯＦＦ、ＴＦＴ１０２をＯＮするゲート電圧を印加することで、輝点を暗点とすることができる。
【００６６】
図１のＴＦＴとして、ＴＦＴ１０１はＰ型ＴＦＴ、ＴＦＴ１０２はＮ型ＴＦＴを示したが、ＴＦＴ１０１、及びＴＦＴ１０２の極性は逆になっていればよく、各ＴＦＴの極性はこれに限定されない。
【００６７】
なお、図１では、容量素子１０３の他方の電極と電源線１０６とを接続したが、容量素子１０３の他方の電極は、ＴＦＴ１０１、及びＴＦＴ１０２を動作させるときに一定の電位に保たれていれば、どこに接続してもよい。
なお、表示装置の階調を表現する駆動方式として、デジタル階調方式とアナログ階調方式があり、そのどちらを適用することもできる。デジタル階調方式はデジタル制御で発光素子をオンオフさせ、階調を表現している。一方、アナログ方式には、発光素子の発光輝度をアナログ制御する方式がある。本発明の表示装置の駆動方法としては、このアナログ方式を適用するとより効果的である。以下においてその理由を説明する。
発光素子の発光輝度をアナログ制御するアナログ方式の場合には、ＴＦＴ１０１のゲートにアナログの電位を入力し、ＴＦＴ１０１を飽和領域で動作させ、発光素子の発光輝度をアナログ制御する。ここで、ＴＦＴ１０１がショートすると、ＴＦＴ１０１のゲート電位を制御しても発光輝度を制御することができなくなる。つまり、低輝度で発光させたい場合にも所望の輝度より高くなってしまうため、その画素が輝点となってしまう。しかし、本発明の構成を用いることにより、ＴＦＴ１０１がショートしていた場合でも、ＴＦＴ１０２をオンする信号を入力することにより、その画素を常に暗点にすることができる。
【００６８】
（第２の実施形態）
上述した第６の構成の表示装置について、画素の構成を、図２を用いて説明する。
【００６９】
図２において、２０１、及び２０２はＴＦＴ、２０３は容量素子、２０４は発光素子、２０５は発光素子２０４の一対の電極のうちの他方である対向電極、２０６、及び２０７は電源線である。
【００７０】
画素はそれぞれ、容量素子２０３と、発光素子２０４と、ＴＦＴ２０１と、ＴＦＴ２０２とを有する。
【００７１】
電源線２０６はＴＦＴ２０１のソース電極とドレイン電極のうち一方の端子と接続され、ＴＦＴ２０１のソース電極とドレイン電極のうち他方は発光素子２０４の一方の電極、及びＴＦＴ２０２のソース電極とドレイン電極のうち一方の端子と接続され、ＴＦＴ２０２のソース電極とドレイン電極のうち他方の端子は電源線２０７に接続され、ＴＦＴ２０１のゲート電極、及びＴＦＴ２０２のゲート電極は容量素子２０３の一方の電極と接続され、容量素子２０３の他方の電極は電源線２０６と接続されている。
【００７２】
ＴＦＴ２０１とＴＦＴ２０２と発光素子２０４の一方の電極との接続点をノードＶｍ２０８とする。
【００７３】
電源線２０６と発光素子２０４の他方の電極との電位差は発光素子２０４のしきい値電圧よりも高い電位、電源線２０７と発光素子２０４の他方の電極との電位差は発光素子２０４のしきい値電圧よりも低い電位とする。
【００７４】
図２の画素の駆動方法について、図６にタイミングチャートを用いて説明する。
【００７５】
まず、本発明が有効となるときの不良の動作について説明する。
【００７６】
ＴＦＴ２０１のＯＮまたはＯＦＦに関係なくノードＶｍ２０８に電源線２０６の電位が印加される状態、またはノードＶｍ２０８と発光素子の他方の電極との電位差が発光素子のしきい値電圧以上となる電位が印加される状態、すなわちＴＦＴ２０１のソースとドレインとがショートしたときなどである。
【００７７】
図６は、ＴＦＴ２０１のソースとドレインとがショートした状態での動作の様子を示す。なお、図中の電源線２０６の電位は電源線２０７の電位より高電位であることを示している。
【００７８】
期間Ｔ１は、なんらかの方法でＴＦＴ２０１をＯＮ、ＴＦＴ２０２をＯＦＦする信号をＴＦＴ２０１、及びＴＦＴ２０２のゲートにそれぞれ印加する場合である。このとき、ノードＶｍ２０８に電源線２０６の電位が供給される。こうして、ノードＶｍ２０８と発光素子２０４の他方の電極との電位差は発光素子２０４のしきい値電圧以上になるため、発光素子２０４が発光する状態となる。
【００７９】
期間Ｔ２は、なんらかの方法でＴＦＴ２０１をＯＦＦ、ＴＦＴ２０２をＯＮする信号をＴＦＴ２０１、及びＴＦＴ２０２のゲートにそれぞれ印加する場合である。このとき、ノードＶｍ２０８と電源線２０７とは電気的に接続される。こうして、ノードＶｍ２０８と発光素子２０４の他方の電極との電位差は発光素子２０４のしきい値電圧未満になるため、発光素子２０４が発光しない状態となる。
【００８０】
ＴＦＴ２０１のソースとドレインとのショートが発生し、ノードＶｍ２０８に電源線２０６の電位を供給した場合、ＴＦＴ２０１をＯＦＦ、ＴＦＴ２０２をＯＮするゲート電圧を印加することで、輝点を暗点とすることができる。
【００８１】
図２のＴＦＴとして、ＴＦＴ２０１はＰ型ＴＦＴ、ＴＦＴ２０２はＮ型ＴＦＴを示したが、ＴＦＴ２０１、及びＴＦＴ２０２の極性は逆になっていればよく、各ＴＦＴの極性はこれに限定されない。
【００８２】
なお、図２では、容量素子２０３の他方の電極と電源線２０６とを接続したが、容量素子２０３の他方の電極は、ＴＦＴ２０１、及びＴＦＴ２０２を動作させるときに一定の電位に保たれていれば、どこに接続してもよい。
【００８３】
（第３の実施形態）
上述した第７の構成の表示装置について、画素の構成を、図３を用いて説明する。
【００８４】
図３において、３０１、３０２、及び３０３はＴＦＴ、３０４は容量素子、３０５は発光素子、３０６は発光素子３０５の一対の電極のうち他方である対向電極、３０７は電源線、３０８はソース信号線、３０９はゲート選択線である。
【００８５】
画素はそれぞれ、容量素子３０４と、発光素子３０５と、ＴＦＴ３０１と、ＴＦＴ３０２と、ＴＦＴ３０３とを有する。
【００８６】
電源線３０７はＴＦＴ３０１のソース電極とドレイン電極のうち一方の端子と接続され、ＴＦＴ３０１のソース電極とドレイン電極のうち他方は発光素子３０５の一方の電極、及びＴＦＴ３０２のソース電極とドレイン電極のうち一方の端子と接続され、ＴＦＴ３０２のソース電極とドレイン電極のうち他方の端子は発光素子３０５の他方の電極と接続され、ＴＦＴ３０１のゲート電極、及びＴＦＴ３０２のゲート電極は容量素子３０４の一方の電極、及びＴＦＴ３０３のソース電極とドレイン電極のうち一方の端子と接続され、容量素子３０４の他方の電極は電源線３０７と接続され、ＴＦＴ３０３のソース電極とドレイン電極のうち他方の端子はソース信号線３０８と接続され、ＴＦＴ３０３のゲート電極はゲート選択線３０９と接続されている。
【００８７】
ＴＦＴ３０１とＴＦＴ３０２と発光素子３０５の一方の電極との接続点をノードＶｍ３１０とする。
【００８８】
電源線３０７と発光素子３０５の他方の電極との電位差は、発光素子３０５のしきい値電圧よりも高い電位とする。
【００８９】
図３の画素の駆動方法について、図７にタイミングチャートを用いて説明する。
【００９０】
まず、本発明が有効となるときの不良の動作について説明する。
【００９１】
ＴＦＴ３０１のＯＮまたはＯＦＦに関係なくノードＶｍ３１０に電源線３０７の電位が印加される状態、またはノードＶｍ３１０と発光素子の他方の電極との電位差が発光素子のしきい値電圧以上となる電位が印加される状態なる状態、すなわちＴＦＴ３０１のソースとドレインとがショートしたときなどである。
【００９２】
図７は、ＴＦＴ３０１のソースとドレインとがショートした状態での動作の様子を示す。なお、図中の電源線３０７の電位は対向電極３０６の電位より高電位であることを示している。
【００９３】
期間Ｔ１は、ソース信号線３０８からＯＮとなったＴＦＴ３０３を介して、ＴＦＴ３０１をＯＮ、ＴＦＴ３０２をＯＦＦする信号をＴＦＴ３０１、及びＴＦＴ３０２のゲートにそれぞれ印加した場合である。このとき、ノードＶｍ３１０に電源線３０７の電位が供給される。こうして、ノードＶｍ３１０と発光素子３０５の他方の電極との電位差は発光素子３０５のしきい値電圧以上になるため、発光素子３０５が発光する状態となる。
【００９４】
期間Ｔ２は、ソース信号線３０８からＯＮとなったＴＦＴ３０３を介して、ＴＦＴ３０１をＯＦＦ、ＴＦＴ３０２をＯＮする信号をＴＦＴ３０１、及びＴＦＴ３０２のゲートにそれぞれ印加した場合である。このとき、ノードＶｍ３１０と発光素子３０５の他方の電極とは電気的に接続される。こうして、ノードＶｍ３１０と発光素子３０５の他方の電極との電位差は発光素子３０５のしきい値電圧未満となるため、発光素子３０５が発光しない状態となる。
【００９５】
ＴＦＴ３０１のソースとドレインとのショートが発生し、ノードＶｍ３１０に電源線３０７の電位を供給した場合、ＴＦＴ３０１をＯＦＦ、ＴＦＴ３０２をＯＮするようなゲート電圧を印加することで、輝点を暗点とすることができる。
【００９６】
図３のＴＦＴとして、ＴＦＴ３０１はＰ型ＴＦＴ、ＴＦＴ３０２はＮ型ＴＦＴ、ＴＦＴ３０３はＮ型ＴＦＴを示したが、ＴＦＴ３０１、及びＴＦＴ３０２の極性は逆になっていればよく、各ＴＦＴの極性はこれに限定されない。
【００９７】
なお、図３では、容量素子３０４の他方の電極と電源線３０７とを接続したが、容量素子３０４の他方の電極は、ＴＦＴ３０１、及びＴＦＴ３０２を動作させるときに一定の電位に保たれていれば、どこに接続してもよい。
【００９８】
（第４の実施形態）
上述した第８の構成の表示装置について、画素の構成を、図４を用いて説明する。
【００９９】
図４において、４０１、４０２、及び４０３はＴＦＴ、４０４は容量素子、４０５は発光素子、４０６は発光素子４０５の一対の電極のうち他方である対向電極、４０７及び４１０は電源線、４０８はソース信号線、４０９はゲート選択線である。
【０１００】
画素はそれぞれ、容量素子４０４と、発光素子４０５と、ＴＦＴ４０１と、ＴＦＴ４０２と、ＴＦＴ４０３とを有する。
【０１０１】
電源線４０７はＴＦＴ４０１のソース電極とドレイン電極のうち一方の端子と接続され、ＴＦＴ４０１のソース電極とドレイン電極のうち他方は発光素子４０５の一方の電極、及びＴＦＴ４０２のソース電極とドレイン電極のうち一方の端子と接続され、ＴＦＴ４０２のソース電極とドレイン電極のうち他方の端子は、電源線４１０と接続され、ＴＦＴ４０１のゲート電極、及びＴＦＴ４０２のゲート電極は容量素子４０４の一方の電極、及びＴＦＴ４０３のソース電極とドレイン電極のうち一方の端子と接続され、容量素子４０４の他方の電極は電源線４０７と接続され、ＴＦＴ４０３のソース電極とドレイン電極のうち他方の端子はソース信号線４０８と接続され、ＴＦＴ４０３のゲート電極はゲート選択線４０９と接続されている。
【０１０２】
ＴＦＴ４０１とＴＦＴ４０２と発光素子４０５の一方の電極との接続点をノードＶｍ４１１とする。
【０１０３】
電源線４０７と発光素子４０５の他方の電極との電位差は発光素子４０５のしきい値電圧よりも高い電位、電源線４１０と発光素子４０５の他方の電極との電位差は発光素子４０５のしきい値電圧よりも低い電位とする。
【０１０４】
図４の画素の駆動方法について、図８にタイミングチャートを用いて説明する。
【０１０５】
まず、本発明が有効となるときの不良の動作について説明する。
【０１０６】
ＴＦＴ４０１のＯＮまたはＯＦＦに関係なくノードＶｍ４１１に電源線４０７の電位が印加される状態、またはノードＶｍ４１１と発光素子４０５の他方の電極との電位差が発光素子のしきい値電圧以上となる電位がノードＶｍ４１１に印加される状態、すなわちＴＦＴ４０１のソースとドレインとがショートしたときなどである。
【０１０７】
図８は、ＴＦＴ４０１のソースとドレインとがショートした状態での動作の様子を示す。なお、図中の電源線４０７の電位は電源線４１０の電位より高電位であることを示している。
【０１０８】
期間Ｔ１は、ソース信号線４０８からＯＮとなったＴＦＴ４０３を介して、ＴＦＴ４０１をＯＮ、ＴＦＴ４０２をＯＦＦする信号をＴＦＴ４０１、及びＴＦＴ４０２のゲートにそれぞれ印加した場合である。このとき、ノードＶｍ４１１に電源線４０７の電位が供給される。こうして、ノードＶｍ４１１と発光素子４０５の他方の電極との電位差は発光素子４０５のしきい値電圧以上になるため、発光素子４０５が発光する状態となる。
【０１０９】
期間Ｔ２は、ソース信号線４０８からＯＮとなったＴＦＴ４０３を介して、ＴＦＴ４０１をＯＦＦ、ＴＦＴ４０２をＯＮする信号をＴＦＴ４０１、及びＴＦＴ４０２のゲートにそれぞれ印加した場合である。このとき、ノードＶｍ４１１と電源線４１０は電気的に接続される。こうして、ノードＶｍ４１１と発光素子４０５の他方の電極との電位差は発光素子４０５のしきい値電圧未満となるため、発光素子４０５が発光しない状態となる。
【０１１０】
ＴＦＴ４０１のソースとドレインとのショートが発生し、ノードＶｍ４１１に電源線４０７の電位を供給した場合、ＴＦＴ４０１をＯＦＦ、ＴＦＴ４０２をＯＮするようなゲート電圧を印加することで、輝点を暗点とすることができる。
【０１１１】
図４のＴＦＴとして、ＴＦＴ４０１はＰ型ＴＦＴ、ＴＦＴ４０２はＮ型ＴＦＴ、ＴＦＴ４０３はＮ型ＴＦＴを示したが、ＴＦＴ４０１の極性に対して、ＴＦＴ４０２の極性が別の極性（つまり、ＴＦＴ４０１がＰ型の時にはＴＦＴ４０２はＮ型、ＴＦＴ４０１がＮ型の時にはＴＦＴ４０２はＰ型）になっていればよく、各ＴＦＴの極性はこれに限定されない。
【０１１２】
なお、図４では、容量素子４０４の他方の電極と電源線４０７とを接続したが、容量素子４０４の他方の電極は、ＴＦＴ４０１、及びＴＦＴ４０２を動作させるときに一定の電位に保たれていれば、どこに接続してもよい。
【０１１３】
第１の実施形態、第２の実施形態、第３の実施形態、及び第４の実施形態において、図１、図２、図３、及び図４を用いてＴＦＴの配置を説明した。しかし、本発明において、ＴＦＴの配置は、図１、図２、図３、及び図４の配置に限定されない。図５、図６、図７、及び図８で示すタイミングチャートで画素を動作させられれば、任意の場所にＴＦＴを配置することが可能である。例えば、ＴＦＴを追加してデジタル時間階調方式のように消去動作するために消去用ＴＦＴを配置してもよい。
【０１１４】
また、輝点が発生している画素を検出する方法として、１画素毎、及び数画素毎のみ、発光素子を点灯させたときの電流値で検出してもよいし、目視、及び輝点を検出する装置で検出してもよい。輝点の検出方法は限定されない。
【０１１５】
本発明では、画素に信号を入力する駆動回路として公知なものを用いることができる。
【実施例１】
【０１１６】
本実施例において、発明を実施するための最良の形態において、図３、及び図４で示した構成の画素を有する表示装置について説明する。図９に表示装置の構成例を示す。複数の画素９００がｍ行ｎ列（ｍ、ｎは自然数）のマトリクス状に配置された表示部９０５を有し、表示部９０５の周辺には、ソース信号線駆動回路９０３、書き込み用ゲート選択線駆動回路９０４、消去用ゲート選択線駆動回路９０７を有している。Ｓ１〜Ｓｎで表記されたソース信号線９０１は画素９００の各列に対応して配置されており、Ｇ１〜Ｇｍで表記されたゲート選択線９０２は画素９００の各行に対応して配置されている。
【０１１７】
図３におけるソース信号線３０８は、図９におけるソース信号線９０１に対応する。図３におけるゲート選択線３０９は、図９におけるゲート選択線９０２に対応する。図４におけるソース信号線４０８は、図９におけるソース信号線９０１に対応する。図４におけるゲート選択線４０９は、図９におけるゲート選択線９０２に対応する。なお、図３や図４で示したその他の配線は、図９においては図示していない。
【０１１８】
図９に示す表示装置では、１つのゲート選択期間を書き込み期間と消去期間に分けることによって、１つのゲート選択線９０２で書き込みと消去を可能とする駆動方法を用いる。
【０１１９】
なお、ソース信号線駆動回路９０３、書き込み用ゲート選択線駆動回路９０４、及び消去用ゲート選択線駆動回路９０７の構成については、公知なものを用いればよい。
【実施例２】
【０１２０】
本発明の表示装置を実際に作製した例について説明する。
【０１２１】
図１０（Ａ）及び図１０（Ｂ）は、発明を実施するための最良の形態で説明した第１の実施形態、第２の実施形態、第３の実施形態、及び第４の実施形態の表示装置の画素の断面図である。第１の実施形態、第２の実施形態、第３の実施形態、及び第４の実施形態の画素に配置されるトランジスタとして、ＴＦＴを用いた例を示す。
【０１２２】
図１０（Ａ）及び図１０（Ｂ）において、１０００は基板、１００１は下地膜、１００２は半導体層、１１０２は半導体層、１００３は第１の絶縁膜、１００４はゲート電極、１１０４は電極、１００５は第２の絶縁膜、１００６は電極、１００７は第１の電極、１００８は第３の絶縁膜、１００９は発光層、１０１０は第２の電極である。１１００はＴＦＴ、１０１１は発光素子、１１０１は容量素子である。
【０１２３】
図１０では、画素を構成する素子として、ＴＦＴ１１００と、容量素子１１０１と発光素子１０１１を代表で示した。
【０１２４】
図１０（Ａ）の構成について説明する。
【０１２５】
基板１０００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板１０００の表面を、ＣＭＰ（化学機械研磨）法などの研磨により平坦化しておいても良い。
【０１２６】
下地膜１００１としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地膜１００１によって、基板１０００に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体層１００２に拡散しＴＦＴ１１００の特性に悪影響をおよぼすのを防ぐことができる。図１０では、下地膜１００１を単層の構造としているが、２層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など不純物の拡散がさして問題とならない場合は、下地膜１００１を必ずしも設ける必要はない。
【０１２７】
半導体層１００２及び半導体層１１０２としては、選択的にエッチングされた結晶性半導体膜や非晶質半導体膜を用いることができる。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層１００２は、チャネル形成領域と、導電型を付与する不純物元素が添加された一対の不純物領域とを有する。なお、チャネル形成領域と一対の不純物領域との間に、不純物元素が低濃度で添加された不純物領域を有していてもよい。半導体層１１０２には、全体に導電型を付与する不純物元素が添加された構成とすることができる。
【０１２８】
第１の絶縁膜１００３としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。
【０１２９】
ゲート電極１００４及び電極１１０４としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。
【０１３０】
ＴＦＴ１１００は、半導体層１００２と、ゲート電極１００４と、半導体層１００２とゲート電極１００４との間の第１の絶縁膜１００３とによって構成される。図１０では、画素を構成するＴＦＴとして、発光素子１０１１の第１の電極１００７に接続されたＴＦＴ１１００のみを示したが、複数のＴＦＴを有する構成としてもよい。また、本実施例では、ＴＦＴ１１００をトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
【０１３１】
容量素子１１０１は、第１の絶縁膜１００３を誘電体とし、第１の絶縁膜１００３を挟んで対向する半導体層１１０２と電極１１０４とを一対の電極として構成される。なお、図１０では、画素の有する容量素子として、一対の電極の一方をＴＦＴ１１００の半導体層１００２と同時に形成される半導体層１１０２とし、他方の電極をＴＦＴ１１００のゲート電極１００４と同時に形成される電極１１０４とした例を示したが、この構成に限定されない。
【０１３２】
第２の絶縁膜１００５としては、無機絶縁膜や有機絶縁膜の単層または積層を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化シリコン膜や、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法により塗布された酸化シリコン膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
【０１３３】
また、第２の絶縁膜１００５として、シロキサンを含む材料を用いても良い。なお、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基としてフルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１３４】
電極１００６としては、Ａｌ、Ｎｉ、Ｃ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎから選ばれた一種の元素または該元素を複数含む合金からなる単層または積層構造を用いることができる。
【０１３５】
第１の電極１００７及び第２の電極１０１０の一方もしくは両方を透明電極とすることができる。透明電極としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）または、その他の透光性酸化物導電材料を用いることができる。酸化珪素を含む酸化インジウムスズや、酸化チタンを含む酸化インジウムスズや、酸化モリブデンを含む酸化インジウムスズや、ＩＴＯにチタン、モリブデン又はガリウムを添加したものや、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成されたものを用いても良い。
【０１３６】
第１の電極１００７及び第２の電極１０１０の他方は、透光性を有さない材料で形成されていてもよい。例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ２、ＣａＮ）の他、ＹｂやＥｒ等の希土類金属を用いることができる。
【０１３７】
第３の絶縁膜１００８としては、第２の絶縁膜１００５と同様の材料を用いて形成することができる。第３の絶縁膜１００８は、第１の電極１００７の端部を覆うように第１の電極１００７の周辺に形成され、隣り合う画素において発光層１００９を分離する機能を有する。
【０１３８】
発光層１００９は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。
【０１３９】
発光素子１０１１は、発光層１００９と、発光層１００９を介して重なる第１の電極１００７及び第２の電極１０１０とによって構成される。第１の電極１００７及び第２の電極１０１０の一方が陽極に相当し、他方が陰極に相当する。発光素子１０１１は、陽極と陰極の間にしきい値電圧より大きい電圧が順バイアスで印加されると、陽極から陰極に電流が流れて発光する。
【０１４０】
図１０（Ｂ）の構成について説明する。なお、図１０（Ａ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１４１】
図１０（Ｂ）は、図１０（Ａ）において、第２の絶縁膜１００５と第３の絶縁膜１００８の間に絶縁膜１１０８を有する構成である。
【０１４２】
電極１００６と第１の電極１００７とは、絶縁膜１１０８に設けられたコンタクトホールにおいて、電極１１０６によって接続されている。
【０１４３】
絶縁膜１１０８は、第２の絶縁膜１００５と同様の構成とすることができる。電極１１０６は、電極１００６と同様の構成とすることができる。
【０１４４】
本実施例は、発明を実施する最良の形態や、実施例１と自由に組み合わせて実施することができる。
【実施例３】
【０１４５】
本実施例では、表示装置の封止を行った構成について、図１１を用いて説明する。図１１（Ａ）は、表示装置を封止することによって形成された表示パネルの上面図であり、図１１（Ｂ）、図１１（Ｃ）はそれぞれ図１１（Ａ）のＡ−Ａ’における断面図である。図１１（Ｂ）と図１１（Ｃ）とは、異なる方法で封止を行った例である。
【０１４６】
図１１（Ａ）乃至図１１（Ｃ）において、基板１３０１上には、複数の画素を有する表示部１３０２が配置され、これを囲むようにしてシール材１３０６が設けられ封止用の材料１３０７が貼り付けられている。画素の構造については、上述の発明を実施するための最良の形態や、実施例１及び実施例２で示した構成を用いることができる。
【０１４７】
図１１（Ｂ）の表示パネルでは、図１１（Ａ）の封止用の材料１３０７は、対向基板１３２１に相当する。シール材１３０６を接着層として用いて透明な対向基板１３２１が貼り付けられ、基板１３０１、対向基板１３２１及びシール材１３０６によって密閉空間１３２２が形成される。対向基板１３２１には、カラーフィルタ１３２０と該カラーフィルタを保護する保護膜１３２３が設けられる。表示部１３０２に配置された発光素子から発せられる光は、該カラーフィルタ１３２０を介して外部に放出される。密閉空間１３２２は、不活性な樹脂もしくは液体などで充填される。なお、密閉空間１３２２に充填する樹脂として、吸湿材を分散させた透光性を有する樹脂を用いても良い。また、シール材１３０６と密閉空間１３２２に充填される材料とを同一の材料として、対向基板１３２１の接着と表示部１３０２の封止とを同時に行っても良い。
【０１４８】
図１１（Ｃ）に示した表示パネルでは、図１１（Ａ）の封止用の材料１３０７は、封止用の材料１３２４に相当する。シール材１３０６を接着層として用いて封止用の材料１３２４が貼り付けられ、基板１３０１、シール材１３０６及び封止用の材料１３２４によって密閉空間１３０８が形成される。封止用の材料１３２４には予め凹部の中に吸湿剤１３０９が設けられ、上記密閉空間１３０８の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、発光素子の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材１３１０で覆われている。カバー材１３１０は空気や水分は通すが、吸湿剤１３０９は通さない。なお、密閉空間１３０８は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
【０１４９】
基板１３０１上には、表示部１３０２等に信号を伝達するための入力端子部１３１１が設けられ、該入力端子部１３１１へはＦＰＣ（フレキシブルプリントサーキット）１３１２を介して映像信号等の信号が伝達される。入力端子部１３１１では、基板１３０１上に形成された配線とＦＰＣ１３１２に設けられた配線とを、導電体を分散させた樹脂（異方性導電樹脂：ＡＣＦ）を用いて電気的に接続してある。
【０１５０】
表示部１３０２が形成された基板１３０１上に、表示部１３０２に信号を入力する駆動回路が一体形成されていても良い。表示部１３０２に信号を入力する駆動回路をＩＣチップで形成し、基板１３０１上にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で接続しても良いし、ＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いて基板１３０１上に配置しても良い。
【０１５１】
本実施例は、発明を実施するための最良の形態、実施例１、及び実施例２と自由に組み合わせて実施することができる。
【実施例４】
【０１５２】
本発明は、表示パネルに信号を入力する回路を実装した表示モジュールに適用することができる。
【０１５３】
図１２は表示パネル１２００と回路基板１２０４を組み合わせた表示モジュールを示している。
【０１５４】
図１２では、回路基板１２０４上にコントロール回路１２０５や信号分割回路１２０６などが形成されている例を示した。回路基板１２０４上に形成される回路はこれに限定されない。表示パネルを制御する信号を生成する回路であればどのような回路が形成されていてもよい。
【０１５５】
回路基板１２０４上に形成されたこれらの回路から出力された信号は、接続配線１２０７によって表示パネル１２００に入力される。
【０１５６】
表示パネル１２００は、表示部１２０１と、ソース信号線駆動回路１２０２と、ゲート選択線駆動回路１２０３とを有する。表示パネル１２００の構成は、実施例２等で示した構成と同様とすることができる。図１２では、表示部１２０１が形成された基板と同一基板上に、ソース信号線駆動回路１２０２及びゲート選択線駆動回路１２０３が形成されている例を示した。しかし、本発明の表示モジュールはこれに限定されない。表示部が形成された基板と同一基板上にゲート選択線駆動回路のみが形成され、ソース信号線駆動回路は回路基板上に形成されていても良い。ソース信号線駆動回路及びゲート選択線駆動回路の両方が回路基板上に形成されていても良い。
【０１５７】
このような表示モジュールを組み込んで、様々な電子機器の表示部を形成することができる。
【０１５８】
本実施例は、発明を実施するための最良の形態、及び実施例１乃至実施例３と自由に組み合わせて実施することができる。
【実施例５】
【０１５９】
本発明の表示モジュールを用いた電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、自発光型の表示装置を用いることが望ましい。本発明は、消費電力低減が重要な課題となる携帯情報機器に特に有効である。
【０１６０】
電子機器の具体例を図１３に示す。なお、ここで示す電子機器はごく一例であり、これらの用途に限定するものではない。
【０１６１】
図１３（Ａ）はディスプレイであり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の表示モジュールは表示部２００３に用いることが出来る。なお、ディスプレイは、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１６２】
図１３（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の表示モジュールは表示部２１０２に用いることが出来る。
【０１６３】
図１３（Ｃ）はパーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングパッド２２０６等を含む。本発明の表示モジュールは表示部２２０３に用いることが出来る。
【０１６４】
図１３（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の表示モジュールは表示部２３０２に用いることが出来る。
【０１６５】
図１３（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の表示モジュールはこれら表示部Ａ２４０３、表示部Ｂ２４０４に用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１６６】
図１３（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の表示モジュールは表示部２５０２に用いることが出来る。
【０１６７】
図１３（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の表示モジュールは表示部２６０２に用いることが出来る。
【０１６８】
ここで図１３（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の表示モジュールは表示部２７０３に用いることが出来る。
【０１６９】
なお、将来的に発光素子の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１７０】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、本発明の表示モジュールは動画表示に好ましい。
【０１７１】
また、本発明の表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に表示モジュールを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１７２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０１７３】
本実施例は、発明を実施するための最良の形態、及び実施例１乃至実施例４と自由に組み合わせて実施することができる。
【図面の簡単な説明】
【０１７４】
【図１】本発明の画素の構成を示す回路図。
【図２】本発明の画素の構成を示す回路図。
【図３】本発明の画素の構成を示す回路図。
【図４】本発明の画素の構成を示す回路図。
【図５】本発明の画素のタイミングチャートを示す図。
【図６】本発明の画素のタイミングチャートを示す図。
【図７】本発明の画素のタイミングチャートを示す図。
【図８】本発明の画素のタイミングチャートを示す図。
【図９】本発明の実施例１を示す図。
【図１０】本発明の実施例２を示す図。
【図１１】本発明の実施例３を示す図。
【図１２】本発明の実施例４を示す図。
【図１３】本発明の電子機器の例を示す図。
【符号の説明】
【０１７５】
１０１  ＴＦＴ
１０２  ＴＦＴ
１０３  容量素子
１０４  発光素子
１０５  対向電極
１０６  電源線
１０７  ノードＶｍ
２０１  ＴＦＴ
２０２  ＴＦＴ
２０３  容量素子
２０４  発光素子
２０５  対向電極
２０６  電源線
２０７  電源線
２０８  ノードＶｍ
【図１】
2006235614.tif 000003
【図２】
2006235614.tif 000004
【図３】
2006235614.tif 000005
【図４】
2006235614.tif 000006
【図５】
2006235614.tif 000007
【図６】
2006235614.tif 000008
【図７】
2006235614.tif 000009
【図８】
2006235614.tif 000010
【図９】
2006235614.tif 000011
【図１０】
2006235614.tif 000012
【図１１】
2006235614.tif 000013
【図１２】
2006235614.tif 000014
【図１３】
2006235614.tif 000015