(57)【要約】【課題】多層基板内に形成され、同一のプロセスでコイルの巻数及び形成方向を自由に変更でき、小型で、使用時に自己インダクタンス等の特性を自由に調整できる可変インダクタンス素子を提供する。【解決手段】可変インダクタンス素子は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、それの単位巻線が作るコイル面が当該多層基板に垂直であるコイルと、前記多層基板の一方の側の外面上に形成され、及び前記コイルの所定の箇所にそれぞれ接続された２つ以上の電極部と、を有し、前記コイルは、前記多層基板内に支持され、及び少なくとも１つの前記電極部は、他の電極部の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられる。【選択図】          図１
2006054208.tif 000002
【特許請求の範囲】
【請求項１】
多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、それの単位巻線が作るコイル面が当該多層基板に垂直であるコイルと、
前記多層基板の一方の側の外面上に形成され、及び前記コイルの所定の箇所にそれぞれ接続された２つ以上の電極部と、を有し、
前記コイルは、前記多層基板内に支持され、及び
少なくとも１つの前記電極部は、他の電極部の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられていることを特徴とする可変インダクタンス素子。
【請求項２】
前記電極部の少なくともいずれかは、前記コイルの末端に接続されていることを特徴とする請求項１に記載の可変インダクタンス素子。
【請求項３】
多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、それの単位巻線が作るコイル面が当該多層基板に垂直であるコイルと、
前記多層基板の一方の側の外面上に形成され、及び前記コイルの所定の箇所にそれぞれ接続された３つ以上の電極部と、を有し、
前記コイルは、前記多層基板内に支持され、及び
前記電極部は、前記コイルの両側のコイルエッジ近傍のいずれかの側に、前記コイルの中心軸に関して交互に形成されることを特徴とするインダクタンス素子。
【請求項４】
多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、それの単位巻線が作るコイル面が当該多層基板に垂直であるコイルと、
前記多層基板の一方の側の外面上に形成され、及び前記コイルの所定の箇所にそれぞれ接続された２つ以上の電極部と、
前記多層基板の他方の側の外面上に形成され、及び前記コイルの所定の箇所にそれぞれ接続された電極部と、を有し、及び
前記多層基板の一方の側の外面上に形成された前記電極部は、その内の少なくとも１つが、その内の他の電極部の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられることを特徴とする可変インダクタンス素子。
【請求項５】
前記多層基板の他方の側の外面上に形成された前記電極部は、３つ以上であり、及び前記コイルの両側のコイルエッジ近傍のいずれかの側に、当該コイルの中心軸に関して交互に形成されることを特徴とする請求項４に記載の可変インダクタンス素子。
【請求項６】
前記の対向する電極部同士は、導体によって接続され、それによって、当該電極部同士は、トリミングにより分断可能となっていることを特徴とする請求項１、２、４及び５のいずれか１項に記載の可変インダクタンス素子。
【請求項７】
前記コイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、
互いに隣接する当該単位巻線の組は、前記螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする請求項１から６のいずれか１項に記載のインダクタンス素子。
【請求項８】
前記コイルの内部を貫通する磁性体からなる芯構造を更に有することを特徴とする請求項１から７のいずれか１項に記載のインダクタンス素子。
【請求項９】
前記多層基板と一体的に形成されるコンデンサであって、前記可変インダクタンス素子と電気的に接続されるコンデンサを更に有することを特徴とする請求項１から８のいずれか１項に記載のインダクタンス素子。
【請求項１０】
請求項１から９のいずれか１項に記載のインダクタンス素子と、
前記多層基板と、を有し、及び
前記多層基板上に又はその内部に他の回路が支持されていることを特徴とするインダクタンス素子内蔵多層基板。
【請求項１１】
請求項１０に記載のインダクタンス素子内蔵多層基板が外面に積層された半導体チップ。
【請求項１２】
請求項１から９のいずれか１項に記載のインダクタンス素子と、
前記多層基板と、を有し、及び
前記多層基板は、前記インダクタンス素子を支持することができる平板であることを特徴とするチップ型インダクタンス素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層基板内に形成されたインダクタンス素子に関し、より詳しくは、多層基板内に形成され、有効な巻数を使用時に調整することが可能なコイルを有する可変インダクタンス素子、当該可変インダクタンス素子を内蔵する多層基板、当該多層基板が積層された半導体チップ、及びチップ型可変インダクタンス素子に関する。
【０００２】
【従来の技術】
コイル類は古くからアンテナ、モーターなど、広い分野で用いられてきた。電子機器の分野では、コイルを使用したインダクタ（インダクタンス素子）と呼ばれる素子が、単独あるいは複合の電子部品として、又はＩＣチップの外面に積層された素子などとして製造されており、広く用いられている。そのような素子の形態は多様であり、例えばインダクタのみを表面実装用にチップ化したものはチップインダクタ（チップ型インダクタンス素子）と呼ばれ、携帯電話には１台に２０個以上搭載されているという報告もある。インダクタを内蔵した部品も数多くあり、例えばインダクタとコンデンサとを組み合わせた積層ＬＣフィルタと呼ばれる部品は、ノイズ除去などの目的で高周波用途を中心に広く用いられている。また、ＶＣＯ（Voltage Controlled Oscillator）と呼ばれる部品もインダクタとコンデンサとを組み合わせた内部構造を有している。ＶＣＯは、加える電圧によって発振周波数を変えることができる発振器であり、無線回路の品質を左右する重要な部品である。近年爆発的に普及した携帯電話を始めとする高周波領域での使用を想定した機器には、これらの部品が多数搭載されている。電子機器の小型軽量化が進行するに伴い、これらの部品にも小型化が強く求められている。さらには、コイルの自己インダクタンス、自己共振周波数などの特性を使用時に調整できると好適である。小型のインダクタンス素子を実現することを目的とした構造としては、下記のような従来の技術がある。
【０００３】
特開平４−２３７１０６号公報には、集積化インダクタ素子が記載されている。その集積化インダクタ素子は、半導体基板上に絶縁膜と金属膜とを交互に積層することによって形成されるものであり、コイルの中心軸は基板に平行な方向にある。しかし、そこには基板に対し垂直方向の螺旋状回路部分はスルーホールまたはビアホールによって形成するとの記述はあるが、より具体的な製造法についての説明はない。また、コイルの巻数を使用時に自由に調整することができない構造であるため、自己インダクタンス等の特性を使用時に所望の値に調整することはできない。
【０００４】
また、特開平１０−２８４９１９号公報には、基板平面と垂直な方向にコイルを形成する方法が提案されている。しかしながら、この方法では、単層コイルであるため、十分なインダクタンスを得ることは期待できず、また、コイルの巻数を使用時に自由に調整することができない構造であるため、自己インダクタンス等の特性を使用時に所望の値に調整することはできない。
【０００５】
【発明が解決しようとする課題】
本発明は、上記の問題点に鑑みてなされたものであり、多層基板内に形成され、同一のプロセスでコイルの巻数及び形成方向を自由に変更でき、小型で、使用時に自己インダクタンス等の特性を自由に調整できるインダクタとして機能する可変インダクタンス素子を提供することを目的とする。またそのような可変インダクタンス素子を内蔵する多層基板及びチップ型素子、並びにそのような可変インダクタンス素子が外面に積層された半導体チップを提供することも目的とする。
【０００６】
【課題を解決するための手段】
上記課題は、次の特徴を有する本発明より達成される。請求項１に記載の発明は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、それの単位巻線が作るコイル面が当該多層基板に垂直であるコイルと、当該多層基板上に形成され、及び当該コイルの所定の箇所にそれぞれ接続された２つ以上の電極部と、を有し、当該コイルは、当該多層基板内に支持され、及び少なくとも１つの当該電極部は、当該多層基板の同じ側の外面上に形成された他の電極部の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられていることを特徴とする。
【０００７】
請求項２に記載の発明は、請求項１に記載の発明の特徴に加え、当該電極部の少なくともいずれかは、当該コイルの末端に接続されていることを特徴とする。
【０００８】
請求項３に記載の発明は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、それの単位巻線が作るコイル面が当該多層基板に垂直であるコイルと、当該多層基板上に形成され、及び当該コイルの所定の箇所にそれぞれ接続された３つ以上の電極部と、を有し、当該コイルは、当該多層基板内に支持され、当該電極部は、当該多層基板の同じ側の外面上に形成され、及び当該電極部は、当該コイルの両側のコイルエッジ近傍のいずれかの側に、当該コイルの中心軸に関して交互に形成されることを特徴とする。
【０００９】
請求項４に記載の発明は、請求項１又は２に記載の発明の特徴に加えて、当該の対向する電極部同士は、導体によって接続され、それによって、当該電極部同士は、トリミングにより分断可能となっていることを特徴とする。
【００１０】
請求項５に記載の発明は、請求項１から４のいずれか１項に記載の発明の特徴に加えて、当該コイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、互いに隣接する当該単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする。
【００１１】
請求項６に記載の発明は、請求項１から５のいずれか１項に記載の発明の特徴に加えて、当該コイルの内部を貫通する磁性体からなる芯構造を更に有することを特徴とする。
【００１２】
請求項７に記載の発明は、請求項１から６のいずれか１項に記載の発明の特徴に加えて、当該多層基板と一体的に形成されるコンデンサであって、当該インダクタンス素子と電気的に接続されるコンデンサを更に有することを特徴とする。
【００１３】
請求項８に記載の発明は、請求項１から７のいずれか１項に記載のインダクタンス素子と、当該多層基板と、を有し、及び当該多層基板上に又はその内部に他の回路が支持されていることを特徴とする。
【００１４】
請求項９に記載の発明は、請求項８に記載のインダクタンス素子内蔵多層基板が外面に積層されたことを特徴とする。
【００１５】
請求項１０に記載の発明は、請求項１から７のいずれか１項に記載のインダクタンス素子と、当該多層基板と、を有し、及び当該多層基板は、当該インダクタンス素子を支持することができる平板であることを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明していく。これから本発明の第１の実施形態に係る可変インダクタンス素子１０の構成について説明する。図１（ａ）は、可変インダクタンス素子１０の構成を表わす斜視図である。可変インダクタンス素子１０は、コイル１０ａ、電極部１０ｄ及び電極部１０ｅから構成される。コイル１０ａは、多層基板１０ｃにおける複数の絶縁層の形成ステップにおいて、絶縁層の間に形成される導電層の一部として形成される部分を含むインダクタンスを与える構成要素であって、中心軸が多層基板に平行であり、それの単位巻線１０ｂが作るコイル面が多層基板に垂直であり、及び多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含む。コイル１０ａは、投射形状が四角形等の、導線の繰り返されるパターンである単位巻線１０ｂが、それぞれ電気的に直列に連続して接続された形態で構成される。本明細書におけるコイル１０ａ及びそれの単位巻線１０ｂの形態は、インダクタンスを与えるためのいかなる形態も広く含むものとする。好適には、コイル１０ａの多層基板１０ｃに平行な巻線部分は、積層される導電層の一部として形成され、多層基板１０ｃに垂直な巻線部分は、絶縁層を介して隣接する導電層間を接続するバンプ、ビア或いはスルーホール（に充填された導体）などとして形成される。このようにしてコイル１０ａを形成することにより、ビルドアップ工法などの公知の多層基板製造技術を利用して、多層基板の製造工程においてコイル１０ａを多層基板内に同時に形成することが可能となる。コイル１０ａの末端は、多層基板１０ｃの長手方向に向かって延びており、多層基板１０ｃ内の他の回路と接続することができる。多層基板１０ｃは、絶縁層を積層させて構成される基板である。図で多層基板１０ｃの輪郭線が破線で示されているのは、多層基板１０ｃがコイル１０ａを含む領域の外にも広がっていてもいいことを示している。なお、実際の多層基板１０ｃの形成ステップでは、絶縁層と導電層とが交互に積層させられる。そして、導電層の部分は前述のコイル１０ａの一部となり、他の絶縁層の部分は多層基板１０ｃとなる。電極部１０ｄ及び１０ｅは、多層基板１０ｃの一方の側の外面上に形成される。図１（ｂ）は、可変インダクタンス素子１０の電極部１０ｄ及び１０ｅの構成を示す図である。電極部１０ｄ及び１０ｅは、コイル１０ａの所定の箇所に接続されている。このように、多層基板１０ｃの外面に電極部１０ｄ及び１０ｅが形成されているため、そこを通じて多層基板１０ｃの外部から可変インダクタンス素子１０への配線を簡単に行うことができる。特に電極部１０ｅは、タップとして使用すると好適である。更に電極部１０ｄは、電極部１０ｅと、間隙（図１（ｂ）で「間隙」と示した部分）を介して対向する位置まで延在するように設けられる。すなわち、少なくとも１つの電極部（電極部１０ｄ）は、多層基板の同じ側の外面上に形成された他の電極部（電極部１０ｅ）の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられている。ここでは、電極部１０ｄは、電極部１０ｅが多層基板１０ｃの長手方向に並べられている行と平行に隣接する行に沿って配置される。また、電極部１０ｅ同士は比較的距離を置いて配置されるが、電極部１０ｅと電極部１０ｄとは近接して配置されており、好適には電極部１０ｅと電極部１０ｄの間の間隙は、電極部１０ｅ同士の間の間隔より小さい。このような構成をとることによって、電極部１０ｄと、電極部１０ｅ（のいずれか）とを、ワイヤーボンディング、半田などでジャンプすることが可能になる。図１（ａ）及び図１（ｂ）では、ボンディングワイヤー１０ｆが、電極部１０ｄと右側の電極部１０ｅとの間をジャンプしている。このワイヤーによるジャンプによって、コイル１０ａのジャンプされた電極部の間の巻線が短絡されるため、コイル１０ａの巻数を減少させることと同じ効果を、使用時に自由に得ることができる。これによって、可変インダクタンス素子１０の巻数を使用時に自由に変更することができ、自己インダクタンス等の特性を使用時に自由に調整することができる。後述の可変インダクタンス素子２０との比較では、可変インダクタンス素子１０は、いずれか１組の電極部をジャンプすることによって、巻数を自由に変更することができるという利点がある。なお、ボンディングワイヤー１０ｆは、可変インダクタンス素子１０の構成要素ではなく、必要に応じ、ユーザが使用時に取り付けるものである。電極部１０ｄ及び１０ｅは、ランドなどの形態をした導体で構成される。なお可変インダクタンス素子１０は、コイル１０ａと電極部１０ｄ及び１０ｅとに多層基板１０ｃを加えた全体を意味するのではなく、多層基板１０ｃ内に保持されたことを特徴とするコイル１０ａと電極部１０ｄ及び１０ｅとから構成されるインダクタンス素子を意味する（可変インダクタンス素子８０及び８１を除き、以下、同様である）。なお、可変インダクタンス素子１０のコイルは、その中心線が直線であるが、中心線が曲線であっても構わない。その際、曲線は閉じていてもよく、この場合、コイルはトロイダル型となる。
【００１７】
次に、本発明の第２の実施形態に係る可変インダクタンス素子２０の構成について説明する。図２（ａ）は、可変インダクタンス素子２０の構成を示す斜視図である。可変インダクタンス素子２０は、可変インダクタンス素子１０とほぼ同様の構造を有しているが、多層基板２０ｃの同じ側の外面上に配置された電極部が、同一の形状の電極部２０ｅのみである点で違っている。図２（ｂ）は、可変インダクタンス素子２０の電極部２０ｅの構成を示す図である。電極部２０ｅは、コイル２０ａの所定の箇所に接続されている。このように、多層基板２０ｃの外面に電極部２０ｅが形成されているため、そこを通じて多層基板２０ｃの外部から可変インダクタンス素子２０への配線を簡単に行うことができる。更に、いずれか１つの電極部２０ｅは、他の電極部２０ｅと、間隙（図２（ｂ）で「間隙」と示した部分）を介して対向する位置まで延在するように設けられる。すなわち、少なくとも１つの電極部（１つの電極部２０ｅ）は、多層基板の同じ側の外面上に形成された他の電極部（他の電極部２０ｅ）の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられている。ここでは、電極部２０ｅは、多層基板２０ｃの長手方向の同じ行の中に並べられて配置される。また、電極部２０ｅ同士は近接して配置されており、その間隙は電極部２０ｅの幅（多層基板２０ｃの長手方向に平行な辺の長さ）より小さくなっている。このような構成をとることによって、電極部２０ｅ同士を、ワイヤーボンディングなどでジャンプすることが可能になる。図２（ａ）及び図２（ｂ）では、ボンディングワイヤー２０ｆが、電極部の間をジャンプしている。このワイヤーによるジャンプによって、コイル２０ａのジャンプされた電極部の間の巻線が短絡されるため、コイル２０ａの巻数を減少させることと同じ効果を使用時に自由に得ることができる。これによって、可変インダクタンス素子２０の巻数を使用時に自由に変更することができ、自己インダクタンス等の特性を使用時に自由に調整できる。前述の可変インダクタンス素子１０との比較では、可変インダクタンス素子２０は、電極部２０ｅが１つの行に並べられて配置されているため、電極部２０ｅの占有する面積を小さくすることができるという利点がある。なお、ボンディングワイヤー２０ｆは、可変インダクタンス素子２０の構成要素ではなく、必要に応じ、ユーザが使用時に取り付けるものである。電極部２０ｅは、ランドなどの形態をした導体で構成される。可変インダクタンス素子２０の構成要素２０ａ〜２０ｃは、可変インダクタンス素子１０において符号の数字部分を１０から２０に替えた構成要素と対応している。
【００１８】
次に、本発明の第３の実施形態に係る可変インダクタンス素子３０の構成について説明する。図３（ａ）は、可変インダクタンス素子３０の構成を示す斜視図である。可変インダクタンス素子３０は、可変インダクタンス素子１０とほぼ同様の構造を有しているが、対向する電極部１０ｄ及び１０ｅに代えて、その対向する電極部１０ｄと１０ｅとが導体（ランド）によって接続されて一体となったような形態の電極部３０ｅを構成要素としている点で異なっている。図３（ｂ）は、可変インダクタンス素子３０の電極部３０ｅの構成を示す図である。このような構成をとることにより、電極部３０ｅと所定の箇所で接続されたコイル３０ａは、電極部３０ｅと接続された箇所の間が短絡され、なおかつ、図３（ｃ）に示すようにトリミングによってコイル３０ａの異なる箇所に接続された電極部３０ｅの領域同士を分断して短絡を解除することが可能となる。このように、使用時に電極部３０ｅをトリミングによって分断することにより、コイル３０ａの有効な巻数を使用時に自由に調整することができ、可変インダクタンス素子３０の自己インダクタンスなどの特性を使用時に自由に調整することができる。図３（ｄ）は、電極部３０ｅの他の構成を示す図である。この電極部３０ｅは、可変インダクタンス素子１０の電極部１０ｅを導体によって一体的に接続したような構成をしている。電極部１０ｅを接続する導体の幅は、図３（ｄ）に示すように電極部３０ｅの幅より狭いとトリミングが簡単になり好適であるが、同じ幅であってもよい。このような構成をとることにより、図３（ｃ）に示したものと同様に、トリミングによってコイル３０ａの異なる箇所に接続された電極部３０ｃの領域同士を分断して短絡を解除することが可能となる。
【００１９】
次に、本発明の第４の実施形態に係る可変インダクタンス素子４０の構成について説明する。図４（ａ）は、可変インダクタンス素子４０の構成を示す斜視図である。可変インダクタンス素子４０は、可変インダクタンス素子１０とほぼ同様の構造を有しているが、コイルの単位巻線４０ａは、同じコイルの隣接する他の単位巻線と同じ方向から見た場合に反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続される（このような構成のコイルを多層コイルと称する。）。コイル４０ａをそのように構成することによって、単位巻線内の巻数を１より大きくすることができ、かつ、コイル４０ａに電流が流されると、すべての単位巻線が同じ方向の磁界を発生するため、発生する磁界を大きくすることができ、自己インダクタンスを大きくすることができる。また、自己インダクタンスの大きさを同程度に維持する条件では、可変インダクタンス素子４０をより小型に構成することができる。
【００２０】
電極部の構成に関する代替の実施形態として、図４（ｂ）に可変インダクタンス素子４１を示す。可変インダクタンス素子４１は、可変インダクタンス素子４０とほぼ同様の構造を有しているが、電極部４１ｅが、第３の実施形態に係る可変インダクタンス素子３０の電極部３０ｅと同じ構造を有している点で異なっている。この実施形態は、第３の実施形態及び第４の実施形態の両方の特徴を有している。
【００２１】
次に、本発明の第５の実施形態に係る可変インダクタンス素子５０の構成について説明する。図５（ａ）は、可変インダクタンス素子５０の構成を示す斜視図である。可変インダクタンス素子５０は、可変インダクタンス素子１０とほぼ同様の構造を有しているが、コイル５０ａの内部に磁性体５０ｇからなる芯構造を有している点で違っている。可変インダクタンス素子５０の構成要素５０ａ〜５０ｅは、可変インダクタンス素子１０において符号の数字部分を１０から５０に替えた構成要素と対応している。このように、コイル１０ａの内部に磁性体５０ｇが配置されているため、自己インダクタンスを高くすることができるという利点がある。なお、磁性体５０ｇの芯構造は、図５（ａ）に示すような両端が開放された棒状のものであってもよいが、コイル５０ａの外側で両端同士が結ばれた環状（「ロ」の字形）であってもよい。また、それは複数の環状部分を有していてもよい。
【００２２】
コイルの構成に関する代替の実施形態として、図５（ｂ）に可変インダクタンス素子５１を示す。可変インダクタンス素子５１は、可変インダクタンス素子５０とほぼ同様の構造を有しているが、コイル５１ａが、第４の実施形態に係る可変インダクタンス素子４０のコイル４０ａと同じ多層コイルの構造を有している点で異なっている。この実施形態は、第４の実施形態及び第５の実施形態の両方の特徴を有している。
【００２３】
次に、本発明の第６の実施形態に係るインダクタンス素子６０の構成について説明する。図６（ａ）は、インダクタンス素子６０の構成を示す斜視図である。インダクタンス素子６０は、コイル６０ａ及び電極部６０ｄ’から構成される。電極部６０ｄ’は、多層基板６０ｃの同じ側の外面上に形成される。電極部６０ｄ’は３箇所以上に形成されており、その内の２つがコイルの両端に接続される。他の電極部６０ｄ’は、コイル６０ａの両端以外の所定の箇所に接続される。更に、電極部６０ｄ’は、コイル６０ａの両側のコイルエッジ近傍のいずれかの側に、当該コイルの中心軸に関して交互に形成される（千鳥配列）。コイルエッジとは、コイル６０ａのコイル面内における両端の位置のことである。インダクタンス素子６０の構成要素６０ａ〜６０ｃは、可変インダクタンス素子１０において符号の数字部分を１０から６０に替えた構成要素と対応している。このように、電極部６０ｄ’が交互に形成されているため、それらの間の距離を離すことができて生産性が向上し、また、電極部６０ｄに半田で導線を接続しやすくなって誤接続が発生しにくくなる。なお、コイル６０ａの末端以外に接続された電極部６０ｄは、タップとして使用することができる。
【００２４】
電極部の構成に関する代替の実施形態として、図６（ｂ）に可変インダクタンス素子６１を示す。可変インダクタンス素子６１は、インダクタンス素子６０とほぼ同様の構造を有しているが、電極部６１ｄ’の形成された外面の他の外面上に、電極部６１ｄ及び電極部６１ｅが形成されている点で異なっている。電極部６１ｄ及び電極部６１ｅは、それぞれ可変インダクタンス素子１０の電極部１０ｄ及び電極部１０ｅと同じ構造である。この実施形態は、第１の実施形態及び第６の実施形態の両方の特徴を有している。
【００２５】
次に、本発明の第７の実施形態に係る可変インダクタンス素子７０の構成について説明する。図７は、可変インダクタンス素子７０の構成を示す斜視図である。可変インダクタンス素子７０は、可変インダクタンス素子１０とほぼ同様の構造を有しているが、コイル７０ａの所定の箇所と接続されたコンデンサ７０ｈ、接続部７０ｉを更に有している点で異なっている。コンデンサ７０ｈは、対向する２枚の極板と、それらに挟まれる誘電体とから構成される。なお、コンデンサの容量をさらに増大させることが必要な場合には、コンデンサ７０ｈは、一般の積層コンデンサで用いられているような、対向する櫛形の電極からなる極板と、その間に挟まれる多層の誘電体とから構成されるものであってもよい。極板は、好適には、多層基板における複数の絶縁層及び導電層のそれぞれの形成ステップにおいて導電層の一部として形成される。誘電体は、多層基板７０ｃを構成する絶縁材料と同じ材質でもよく、また、誘電率、費用、製造工程等を考慮して、多層基板７０ｃを構成する絶縁材料と異なる材質であってもよい。図７では、コイル７０ａの内部にコンデンサ７０ｈが配置されているが、コイル７０ａの外部にコンデンサ７０ｈを配置してもよい。コイルの内部にコンデンサが配置されるような構造では、集積度を上げて、全体の厚みを薄くしやすいという利点がある。また、単位巻線（７０ｂ）の磁界と鎖交する面積を大きくして、可変インダクタンス素子７０の自己インダクタンスを高くすることができるという利点がある。一方、コイルの外部にコンデンサが配置されるような構造では、コイルの部分を積層により形成するときの工程を単純にすることができ、また、より大きい極板面積のコンデンサを選ぶことができるという利点がある。更に、コンデンサの極板をトリムすることによって、静電容量を微調整することもできるという利点もある。図７では、コイル７０ａは単層のコイルであるが、それは可変インダクタンス素子４０が有する多層コイルの形態であってもよい。接続部７０ｉは、コイル７０ａの所定の箇所と極板とを電気的に接続する接点である。この例では、コイル７０ａの両方の末端の間にコンデンサ７０ｈが接続されており、ＬＣ並列共振回路が構成されている。他には、コンデンサ７０ｈをコイル７０ａの一方の末端から更に直列に接続することによって、ＬＣ直列共振回路を構成することもできる。更には、コイルの中間部（タップに対応）とコンデンサとを接続した構成も考えられる。可変インダクタンス素子７０は、単数のコンデンサを含んでいるが、複数のコンデンサを含んでいてもよく、その際のコンデンサとコイルとの接続は、直列あるいは並列を組合わせることができる。その際にも、コンデンサをコイルの中間部に接続することができる。可変インダクタンス素子７０の構成要素７０ａ〜７０ｄは、可変インダクタンス素子１０において符号の数字部分を１０から７０に替えた構成要素と対応している。
【００２６】
次に、本発明の第８の実施形態に係る可変インダクタンス素子８０の構成について説明する。図８（ａ）は、可変インダクタンス素子８０の構成を示す斜視図である。可変インダクタンス素子８０は、可変インダクタンス素子１０とほぼ同様の構造を有しているが、コイルを保持する多層基板８０ｃを構成要素としている点、及び電極部８０ｄ’が電極部８０ｄ及び電極部８０ｅが形成された外面の他の外面に形成されている点で異なっている。多層基板８０ｃは、コイル８０ａを保持するのに充分な体積を有している。この可変インダクタンス素子８０は、多層基板を構成要素としない他の可変インダクタンス素子と比較すると、独立した単体の素子として使用できる点で異なっており、例えば、チップ・インダクタなどのチップ・インダクタンス素子として使用することができる。ここで、可変インダクタンス素子８０を他の基板上に取り付ける場合は、電極部８０ｄ’の形成された面を下面にして取り付け、電極部８０ｄ’を通じて他の基板上の回路と接続すればよい。このように可変インダクタンス素子８０を他の基板上に取り付けると、電極部８０ｄ及び電極部８０ｅが上面に来るため、それらをジャンプしてコイルの巻数を使用時に調節することができる。なお、多層基板８０ｃに保持される回路素子の部分は、この実施形態の他の実施形態に係る可変インダクタンス素子の回路素子と置き換えることができる。可変インダクタンス素子８０の構成要素８０ａ〜８０ｅは、可変インダクタンス素子１０において符号の数字部分を１０から８０に替えた構成要素と対応している。
【００２７】
電極部の構成に関する代替の実施形態として、図８（ｂ）に可変インダクタンス素子８１を示す。可変インダクタンス素子８１は、可変インダクタンス素子８０とほぼ同様の構造を有しているが、電極部８１ｄ’が３つ以上（ここでは３つ）であり、コイル８１ａの両側のコイルエッジ近傍のいずれかの側にコイル８１ａの中心軸に関して交互に形成される（千鳥配列）点が異なっている。この実施形態は、第６の実施形態及び第８の実施形態の両方の特徴を有している。
【００２８】
これから、上述の可変インダクタンス素子１０〜８１（インダクタンス素子６０）の動作について説明する。可変インダクタンス素子１０〜６１（インダクタンス素子６０）は、多層基板の形態が、プリント基板、モノリシックＩＣなどを構成する半導体チップをその上にマウントするインタポーザ、又は半導体チップの電極配線層などであって、インダクタとしての機能を提供する素子として動作させると好適である。可変インダクタンス素子７０は、ＬＣ共振回路素子として動作させることができる。可変インダクタンス素子８０及び８１は、チップ・インダクタとして動作させることができる。可変インダクタンス素子１０〜８１（インダクタンス素子６０）は、コイルの伸長方向の調節により、巻き数を簡便且つほぼ任意に設定でき、自己インダクタンス等の特性を自由に設定して製造することができる。可変インダクタンス素子１０〜５０及び６１〜８１は、コイルの所定の位置に接続された電極部同士をジャンプしたり分断したりすることによって、使用時に巻数を自由に変更することができ、自己インダクタンス等の特性を調整することができる。
【００２９】
なお、上述のそれぞれの実施形態の内の２つ以上を適宜組合わせることもできる。
【００３０】
次に、本発明の可変インダクタンス素子１０〜８１（インダクタンス素子６０）の製造方法について説明する。インダクタンス素子１０〜８１（インダクタンス素子６０）は、グリーンシートに導電性ペーストを印刷して、それを多層化後一括焼結するような、セラミックチップ部品の材料及び製造方法によって製造することもできるし、また、有機材料を用いたビルドアップ工法によって製造することもできる。これから、ビルドアップ工法による製造方法について説明する。まず、絶縁層の両面に銅箔からなる導電層が形成された両面銅張り積層板を準備する。この導電層は多層基板に平行であるため、コイルの多層基板に平行な部分を構成することになる。次に、その両面の導電層間で導通させる箇所にドリル、レーザ等で穴を空ける。そしてその穴をメッキ、導電性ペーストの充填などで導電化し、導電層間の導通をとる。この導電層間の導通部は、コイルの多層基板に垂直な部分を構成することになる。次に、サブトラクティブ法などによってコイルの導線部分を残して導電層を両面とも除去し、多層基板に平行なコイルの導線部分を形成する。このようにして得られた基板を内層基板として、その両面に絶縁層を、そしてその外面に導電層を形成し、パターニング（コイルの水平部分の形成）及び導電層間の電気的接続（コイルの垂直部分の形成）を行い、さらなる多層化を行う。所望のコイルが得られるまで、それまでに形成された多層基板に対してこの一連の多層化工程を継続して実施する。
【００３１】
多層化工程は、公知の手法によって実施することができる。いわゆるビルドアップ法による場合には、まず、上記の内層基板の両面に絶縁層を形成する。絶縁層としては、ガラスエポキシ系あるいはアラミド樹脂系などのプリプレグ、液状あるいはフィルム状の熱可塑あるいは熱硬化性の樹脂組成物、あるいは一般的に樹脂付き銅箔と呼ばれる、銅箔と絶縁樹脂層を一体化したものなどが使用できる。
【００３２】
絶縁層の形成は、例えば以下のように行われる。上記の内層基板の両面にプリプレグ類、パターン化されていない銅箔、あるいは樹脂付き銅箔を配置し、積層プレス法によりこれらを一括で積層、硬化させ、絶縁層と導電層を一体化したものを作成する。あるいは、上記の内層基板の上に液状の組成物をスクリーン印刷、カーテンコート、スプレーコートなどの公知慣用の方法で塗布し、ＵＶ、電子線、熱などで硬化させることによって絶縁層を形成することもできる。あるいは、上記の内層基板上にフィルム状の組成物をロール、ラミネートなどの方法で貼り付け、所定の方法にて硬化させ、絶縁層を形成することもできる。
【００３３】
続いてビアを形成する。上記の工程で得られた多層基板の所定の位置にドリル、レーザなどを用いてビアを形成する。プリプレグ類あるいは樹脂付き銅箔を用いて絶縁層と共に導電層も形成した場合に、ブラインドビアの形成に広く用いられている炭酸ガスレーザーを用いるときには、必要に応じてあらかじめ所定の位置の導電体をエッチングで除去する、いわゆるマスク加工を施してもよい。
【００３４】
プリプレグ類あるいは樹脂付き銅箔を用いて絶縁層と共に導電層も形成した場合は、ビアに銀、銅などの導電性粉末を配合した導電性ペーストを印刷、ディスペンスなどの方法で埋め込み、所定の方法で硬化させる。あるいは、通常のスルーホールメッキすなわちビア内にメッキ触媒を付与したのちに無電解メッキを行い、続いて電解メッキを行う方法によってメッキ層を形成する方法によっても電気的接続は達成される。一方、液状もしくはフィルム状の組成物を用いて絶縁層を形成した場合は、例えば銅箔をプレスして絶縁層の外側に導電層を形成し、所定の位置をマスク加工した後、ブラインドビアを導電性ペーストあるいはメッキ層により導電化して接続する。この場合、先にブラインドビアの導電化を行っても良い。また、絶縁層、ブラインドビアが形成された基板に触媒を付与し、無電解メッキ処理し、続いて必要に応じて電解メッキ処理することによって導電層の形成とブラインドビアの導電化を一括で行うこともできる。この場合、ブラインドビアの導電化は導電性ペーストによっても行うことができる。
【００３５】
あるいは以下の方法により、絶縁層と導電層の形成、導電層間の電気的接続を一括で行うこともできる。すなわち、多層基板上の所定の場所に導電性ペーストなどを用いて先端のとがった導電性バンプを形成しておき、プリプレグと銅箔、フィルム状の絶縁体と銅箔、または樹脂付き銅箔をその上に配置した後にプレス加工を行う。これにより、先端のとがった導電性バンプが絶縁層を貫通し、導電層との電気的接続を実現する。
【００３６】
上記のようにビルドアップ法で積層した場合、ブラインドビアは導電性ペーストなどによって導電体で隙間なく充填することにより、コイルの導線の断面が全て導電体であることが好ましい。しかしながら、従来のスルーホールメッキのように、外周部だけが導電化された構造であっても、周波数帯によっては、本発明の方法を用いて形成したコイルの特徴を損なうことはない。
【００３７】
また、ブラインドビアを積み上げてコイルの巻線の垂直部分を形成する場合、スルーホールメッキを用いるような一般的なビルドアップ法では、いわゆるスタックトビア（ビアオンビア）構造は形成が非常に困難であるため、結果的にコイルの巻線の垂直部分が完全な直線とはならず、積層部分に段差がある階段状となることが多い。しかしながら、このような構造となっても、周波数帯によっては、本発明の方法を用いて形成したコイルの特徴を何ら損なうことはない。
【００３８】
なお、メッキにより接続されたスルーホール基板を用い、上記の液状あるいはフィルム状の絶縁材料を使用する場合や、一旦ビルドアップ法により形成したブラインドビアのある絶縁層上に更に積層する場合には、穴埋め用のインキあるいはメッキ処理によりスルーホールあるいはブラインドビアを埋め、表面を平滑化してもよい。
【００３９】
ビルドアップ法以外にも、以下のような方法によって一括して積層させることもできる。まず、銅張片面ガラスエポキシ基板の基材側の所定の位置にレーザーなどを用いて穴開け加工する。続いて、銅箔を電極（陰極）として電気メッキを行い、穴をメッキで充填する。その上に、低融点の金属バンプを引き続きメッキ法により形成する。次に、銅箔を所定のパターン（コイルの巻線の水平部分）にエッチング加工する。バンプ側には絶縁層に用いるものと同様の絶縁体組成物を薄く塗布し、半硬化させておくことによって、外層基板を作成する。
【００４０】
続いて、内層基板と外層基板とを、外層基板のバンプが内層基板の所定の箇所に来るように位置合わせし、プレス加工する。これによって、半硬化させた組成物はバンプ部から押し除かれ、組成物が層間の絶縁層を形成すると同時にバンプ部が内層基板の導電層と電気的接続を形成する。このような工程によって、コイルを形成することができる。この工程を反復するにより、さらなる多層化も容易に行うことができる。この際、絶縁層の厚さは用途に応じて任意に設定できるが、絶縁信頼性の観点からは、１０μｍから３００μｍ程度が望ましい。導体の厚さも絶縁層と同様用途に応じて任意に設定できるが、実用上５μｍから２００μｍ程度が望ましい。
【００４１】
これまでは、主としてコイルの形成方法について説明してきたが、多層基板上に電極部を有する実施形態については、電極部もコイルの巻線の水平部分と同様にして形成することができる。また、コイル中心部に磁性体からなる芯構造を有する実施形態については、該当部分に鉄、フェライトなどを含有したペーストを塗布することなどによって、芯構造を形成することができる。また、コンデンサを含む実施形態については、多層基板の積層過程で、導電層をパターニングする際に、コンデンサの極板となる部分を残しておくことによってコンデンサを形成することができる。また、多層基板の積層過程でコンデンサを配置することもできる。
【００４２】
以上、コイル部分の製造方法について説明してきたが、コイルの形成と同時に、必要な他の回路やそれとの配線もコイルが形成される各層に形成することもできる。その際、そのような他の回路や配線の形成と整合させるために、上記の多層化工程の中から適当なものを選択して実施することができる。また、ブラインドビアを有しない発明の実施形態については、上述のビルドアップ工法に基づく製造方法によらずに、エッチング、スルーホールメッキ、及び積層プレスを組合わせた公知慣用の多層基板製造方法によって製造することもできる。
【００４３】
更に、可変インダクタンス素子１０〜７０のいずれについても、モノリシックＩＣなどを構成する半導体チップ上に形成することができる。このような構成にすることにより、半導体に使用時に特性を自由に変更できるインダクタを高い集積度で組み込むことができる。典型例として、トランジスタが形成され、更にタングステンなどによる電極部が形成されたシリコンウェーハの上層いわゆる電極配線層に、図１の可変インダクタンス素子１０を形成する例を示す。この方法を応用することにより、コイルの形状、巻数比、形成方向などは任意に設定可能である。なお半導体は、シリコンに限られることはなく、ガリウムひ素などの任意の公知の半導体材料を使用することができる。
【００４４】
まず、トランジスタ、電極部が形成されたシリコンウェーハ上に、最下層の絶縁層を形成する。ＣＶＤなどの気相法を用いてシリコン酸化膜を形成するか、近年注目されているポリイミド、ベンゾシクロブテンなどの有機素材をスピンコート後にポストベークする事によって形成できる。続いて、必要な箇所に各種レーザーを用いて穴開けを行う。穴は、半導体ウェーハの特定の箇所又は下層の電極部との電気的接続を行う箇所である。続いて、導電性パターンを形成する。まず、スパッタリングによってアルミニウムの導電層を、又はＣＶＤなどの気相法あるいはメッキ法などの湿式法を用いて銅の導電層を形成する。ついで露光、エッチングして、導電層をパターニングする。この場合、先にパターニングしたレジスト層を形成した後に導電化を行っても良い。この工程で、穴も導電化され、導電層間の電気的接続がなされる。なお、露光工程の前には通常、物理的な研磨、あるいはＣＭＰ法と呼ばれる化学的研磨と物理的研磨を組み合わせた方法などにより、表面を平坦化する。
【００４５】
次に、その上に更に絶縁層を形成する。ついで、再び穴開け、パターニングにより導電性パターンを形成する。更に絶縁層をその上に形成し、穴開け、導電化、パターニングを施し、さらなる導電性パターンを形成すると共に導電性パターン間の導通を取る。以後、所望のコイルが形成されるまで、この工程を反復する。
【００４６】
シリコンウェーハ上に所望のコイルを含む多層基板が形成された後に、そのシリコンウェーハとコイルを含む多層基板とを半導体チップ単位に切り分ける。なお、シリコンウェーハにコイルを内蔵する多層基板を積層させる前に、シリコンウェーハをチップ単位に切り分けておくこともできる。この場合、あらかじめ切り分けた半導体チップの外面に、上記の工程と同様にして、コイルを内蔵する多層基板を積層させるとよい。
【００４７】
【発明の効果】
以上に説明したように、本発明の可変インダクタンス素子によると、多層基板内に形成され、小型で、使用時に自己インダクタンス等の特性を変更できるインダクタとして機能する素子を得ることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施形態に係る可変インダクタンス素子１０の構成を示す斜視図であり、及び（ｂ）は可変インダクタンス素子１０の電極部の構成を示す図である。
【図２】（ａ）は本発明の第２の実施形態に係る可変インダクタンス素子２０の構成を示す斜視図であり、及び（ｂ）は可変インダクタンス素子２０の電極部の構成を示す図である。
【図３】（ａ）は本発明の第３の実施形態に係る可変インダクタンス素子３０の構成を示す斜視図であり、（ｂ）は可変インダクタンス素子３０の電極部の構成を示す図であり、（ｃ）は（ｂ）に示された電極部がトリミングされた様子を示す図であり、（ｄ）は可変インダクタンス素子３０の電極部の他の構成を示す図であり、及び（ｅ）は（ｄ）に示された電極部がトリミングされた様子を示す図である。
【図４】（ａ）は本発明の第４の実施形態に係る可変インダクタンス素子４０の構成を示す斜視図であり、及び（ｂ）は本発明の第４の実施形態の電極部の構成に関する代替の実施形態に係る可変インダクタンス素子４１の構成を示す斜視図である。
【図５】（ａ）は本発明の第５の実施形態に係る可変インダクタンス素子５０の構成を示す斜視図であり、及び（ｂ）は本発明の第５の実施形態のコイルの構成に関する代替の実施形態に係る可変インダクタンス素子５１の構成を示す斜視図である。
【図６】（ａ）は本発明の第６の実施形態に係るインダクタンス素子６０の構成を示す斜視図であり、及び（ｂ）は本発明の第６の実施形態の電極部の構成に関する代替の実施形態に係る可変インダクタンス素子６１の構成を示す斜視図である。
【図７】本発明の第７の実施形態に係る可変インダクタンス素子７０の構成を示す斜視図である。
【図８】（ａ）は本発明の第８の実施形態に係る可変インダクタンス素子８０の構成を示す斜視図であり、及び（ｂ）は本発明の第８の実施形態の電極部の構成に関する代替の実施形態に係る可変インダクタンス素子８１の構成を示す斜視図である。
【符号の説明】
１０〜５１、６１〜８１  可変インダクタンス素子
１０ａ〜８１ａ  コイル
１０ｃ〜８１ｃ  多層基板
１０ｄ〜８１ｄ  電極部
１０ｅ〜８１ｅ  電極部
１０ｆ〜８１ｆ  ボンディングワイヤー
５０ｇ〜５１ｇ  磁性体
６０  インダクタンス素子
７０ｈ  コンデンサ
７０ｉ  接続部
８０ｄ’〜８１ｄ’  電極部
【図１】
2006054208.tif 000003
【図２】
2006054208.tif 000004
【図３】
2006054208.tif 000005
【図４】
2006054208.tif 000006
【図５】
2006054208.tif 000007
【図６】
2006054208.tif 000008
【図７】
2006054208.tif 000009
【図８】
2006054208.tif 000010