(57)【要約】【課題】高温長時間の分離拡散に伴って半導体基板に導入される高濃度酸素に起因する結晶欠陥による耐圧特性への影響を低減できる半導体装置の製造方法の提供。【解決手段】半導体基板の第一主面から所要の深さの分離層を形成後、第二主面にリンドープ層を形成し、その後１０００℃以上の熱処理を含む工程により第一主面に所要の半導体機能領域を形成した後、第二主面側を前記分離層が露出するまで減厚する工程を有する半導体装置の製造方法とする。【選択図】     図８
2006294772.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第一主面から所要の深さの分離層を形成後、第二主面にリンドープ層を形成し、その後１０００℃以上の熱処理を含む工程により第一主面に所要の半導体機能領域を形成した後、第二主面側を前記分離層が露出するまで減厚する工程を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板の第一主面から所要の深さの分離層を形成後、第一主面の前記分離層に囲まれた所定領域にゲート絶縁膜と多結晶シリコン領域を形成した後、両面にリンドープを行い、第一主面の多結晶シリコン領域をリンドープ導電層にすると共に、裏面にもリンドープ層を形成しておき、その後１０００℃以上の熱処理を含む工程により第一主面に所要のＭＯＳ構造を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
第二主面にポリシリコンバックシールが形成された半導体基板に分離層を形成することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記両面にリンドープを行ってリンドープ層を形成した後、さらに第二主面にアルゴンのイオン注入を行い、その後１０００℃以上の熱処理を含む工程により第一主面に所要のＭＯＳ構造を形成することを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記リンドープに用いるリン元素を含む材料としてオキシ塩化リンまたはホスフィンを用いることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
半導体装置が逆阻止ＩＧＢＴであることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、超接合半導体装置、ＢＪＴ（バイポーラ接合トランジスタ）、サイリスタ、ダイオードなどの深いプレーナ型主接合を有する高耐圧パワー半導体装置の製造方法に関し、詳しくは、半導体特性に悪影響を及ぼす結晶欠陥などをゲッタリングにより減少させることにより特性向上を図る高耐圧パワー半導体装置の製造方法に関する。本発明は、特には、電力変換装置などに使用される逆阻止ＩＧＢＴなどの半導体装置の製造方法に関する。
【背景技術】
【０００２】
図１５に示したような従来のプレーナ型接合構造を有するＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）は、その主要な搭載回路であるインバータ回路やチョパー回路では、直流電源下で使用されるので、順方向の耐圧さえ確保できれば問題なかった。
一方、よりいっそうの電力変換効率改善のために開発されたマトリクスコンバータでは、搭載される高速スイッチング素子用として逆阻止ＩＧＢＴが求められるようになった。逆阻止ＩＧＢＴは双方向の耐圧特性を有するので、双方向ＩＧＢＴとも言われる。
逆阻止ＩＧＢＴを図１６に示す。逆阻止ＩＧＢＴは逆阻止耐圧を確保するために不純物拡散層が半導体基板１の一方の主面から他方の主面に達する分離層２を有している。この分離層２の形成はシリコン基板１の第一主面の面荒れを防ぐために酸素雰囲気で高温長時間の不純物拡散を必要とする。この不純物拡散の条件は、たとえば、耐圧６００Ｖ用デバイスでは１３００℃で１００時間程度、１２００Ｖ用の耐圧デバイスでは１３００℃で２００時間程度である。このような高温長時間の熱処理が酸素雰囲気でシリコン基板１に加えられると、１３００℃の高温シリコン基板１中では酸素の拡散係数が極めて大きいことに加えて、高温の処理時間が長いので（１００時間以上）、酸素は基板１の厚さ全体に亘ってほぼ一様に高濃度に取り込まれ、その結果、基板１はフラットな固溶限濃度分布を持つようになる。しかも、取り込まれた酸素は、ドナー化してドリフト層の不純物濃度を高くして耐圧を低下させたり、この高濃度酸素に起因する結晶欠陥を引き起こし、逆阻止ＩＧＢＴの順逆漏れ電流を増大させ、順耐圧、逆耐圧低下の原因となるという問題を抱えている。
【０００３】
このような問題への対策として、分離層の形成に伴って発生した前記結晶欠陥を除去するための技術としてゲッタリング法が知られている。前述した高濃度酸素に起因する結晶欠陥に対しては、基板の第二主面にゲッタリングサイトを形成するエクストリンシックゲッタリング（Ｅｘｔｒｉｎｓｉｃ  Ｇｅｔｔｅｒｉｎｇ：ＥＧ）と言われる方法が用いられる。このＥＧ法では、第二主面に、機械的歪み層を形成するサンドブラスト法や多結晶シリコン膜を堆積するポリバックシール法（Ｐｏｌｙ−Ｓｉ  Ｂａｃｋ  Ｓｅａｌ：ＰＢＳ（登録商標））があるが、逆阻止ＩＧＢＴではポリバックシール法が用いられる。
その他、分離層形成による半導体特性に及ぼす悪影響を低減することに関する公知技術として、分離層を備える逆阻止ＩＧＢＴを形成する際に、分離層の形成位置に予めトレンチを形成して拡散時間を短縮することにより、前述した酸素雰囲気での高温長時間の熱処理によるストレスを軽減して耐圧劣化を防ぐようにした発明が知られている（特許文献１）。
【特許文献１】特開２００４−３３６００８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記ＥＧとして、厚さ１．５μｍの多結晶シリコンからなるポリバックシールを第二主面側に形成し、第一主面側に形成した酸化膜をマスクとして分離層拡散をして、その後第一主面側のマスク酸化膜除去後、第一主面側にＭＯＳゲート構造を形成し、第二主面を、必要な厚さにまで研削により減厚して第二主面側にコレクタ層を形成して得られる逆阻止ＩＧＢＴでは、第二主面に形成された前記ポリバックシールは分離拡散用マスク酸化膜形成後の段階で、既にほとんど単結晶化しており、ゲッタリング効果はほとんど見られなかった。
本発明は、以上述べた高温長時間の分離拡散を必要とする半導体装置の製造方法に伴う問題点に鑑みてなされたものであり、その目的とするところは、高温長時間の分離拡散に伴って半導体基板に導入される高濃度酸素に起因する結晶欠陥による耐圧特性への影響を低減できる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
特許請求の範囲の請求項１記載の発明によれば、前記目的は、半導体基板の第一主面から所要の深さの分離層を形成後、第二主面にリンドープ層を形成し、その後１０００℃以上の熱処理を含む工程により第一主面に所要の半導体機能領域を形成した後、第二主面側を前記分離層が露出するまで減厚する工程を有する半導体装置の製造方法とすることにより、達成される。
特許請求の範囲の請求項２記載の発明によれば、前記半導体基板の第一主面から所要の深さの分離層を形成後、第一主面の前記分離層に囲まれた所定領域にゲート絶縁膜と多結晶シリコン領域を形成した後、両面にリンドープを行い、第一主面の多結晶シリコン領域をリンドープ導電層にすると共に、第二主面にもリンドープ層を形成しておき、その後１０００℃以上の熱処理を含む工程により第一主面に所要のＭＯＳ構造を形成する特許請求の範囲の請求項１記載の半導体装置の製造方法とすることが好ましい。
【０００６】
特許請求の範囲の請求項３記載の発明によれば、第二主面にポリシリコンバックシールが形成された半導体基板に分離層を形成する特許請求の範囲の請求項２記載の半導体装置の製造方法とすることがより好ましい。
特許請求の範囲の請求項４記載の発明によれば、前記両面にリンドープを行ってリンドープ層を形成した後、さらに第二主面にアルゴンのイオン注入を行い、その後１０００℃以上の熱処理を含む工程により第一主面に所要のＭＯＳ構造を形成する特許請求の範囲の請求項１乃至３のいずれか一項に記載の半導体装置の製造方法とすることが望ましい。
特許請求の範囲の請求項５記載の発明によれば、前記リンドープに用いるリン元素を含む材料としてオキシ塩化リンまたはホスフィンを用いる特許請求の範囲の請求項１乃至４のいずれか一項に記載の半導体装置の製造方法とすることがより望ましい。
【０００７】
特許請求の範囲の請求項６記載の発明によれば、半導体装置が逆阻止ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）である特許請求の範囲の請求項１乃至５のいずれか一項に記載の半導体装置の製造方法とすることが好適である。
【発明の効果】
【０００８】
本発明によれば、高温長時間の分離拡散に伴って半導体基板に導入される高濃度酸素に起因する結晶欠陥による耐圧特性への影響を低減できる半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の半導体装置の製造方法に関し、具体的には逆阻止ＩＧＢＴを例に挙げて、図面を用いて詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
以下説明する半導体装置は１２００Ｖ耐圧の逆阻止ＩＧＢＴの例である。以下説明する断面図はシリコン基板のうち、ＩＧＢＴの一素子分に相当する個所の断面である。厚さ５２５μｍで不純物濃度７．５×１０１３ｃｍ−３のＦＺ−ｎ型半導体基板１（図１）の第二主面９−１にＣＶＤ法により１．５μｍの厚さのポリシコン膜を形成してポリバックシール１ａとする（図２）。ポリバックシールの形成は結晶歪層のゲッタリングすることを目的とするものであるが、逆阻止ＩＧＢＴの場合は、ポリバックシール形成後のプロセスで、分離層拡散用マスクとなる厚い初期酸化膜の形成と分離層形成による長時間拡散によって、多量の酸素起因の欠陥が生成される。その際、ポリシリコンが単結晶化して、ほとんどゲッタリング効果が無くなり、ポリバックシール単独では、逆阻止ＩＧＢＴは順逆漏れ電流が大きくなり、耐圧の良品率が小さくなってしまうので、ポリバックシールの形成工程は省略することもできる。
【００１０】
続いて、第一主面９−２に厚さ２．４μｍ（耐圧クラスが６００Ｖの場合は１．６μｍ）の初期酸化膜１１を形成し、後の工程でｐベース領域２が形成される箇所の周辺部に幅１００μｍの開口部１２をフォトエッチングにより形成する（図３）。次に、第一主面９−２にボロンソースを塗布後、熱処理によりボロンのデポジション領域を形成し、１２００℃以上の温度において酸素雰囲気中で深さ２００μｍ（耐圧クラスが６００Ｖの場合は１００μｍ）までボロンを拡散し、分離層２を形成する（図４）。
分離層拡散用のマスク酸化膜を除去後（図５）に、ゲート酸化膜５と多結晶シリコン膜６形成後（図６）に、多結晶シリコン膜６に導電性を持たせてゲート電極とするためのリンドープをする際に、あらかじめ第二主面側のゲート酸化膜５、多結晶シリコン膜６を除去してからＰＯＣｌ３（オキシ塩化リン）やＰＨ３（ホスフィン）などの気体を用いて高温熱処理、たとえば、キャリアガスとしてＮ２（窒素）を用いて、９２０℃で１時間の条件によりドープすることで、リンの表面濃度が、１×１０２０ｃｍ−３の高濃度リンドープ層が第二主面にも形成される（図７）。第二主面側に形成される高濃度のリンドープ層によって生ずる格子不整合が転位を起こし、それがゲッタリング源となる。このゲッタリング源により、分離拡散の際に形成された結晶歪層が改善され、結晶性を向上させて半導体特性を改善することができるのである。このリンゲッタプロセスが本発明に関して、最も重要な点である。さらに、この段階で、第二主面からＡｒ（アルゴン）をドーズ量１×１０１５ｃｍ−２、加速電圧１００ｋｅＶでイオン注入してもよい。Ａｒのイオン注入によっても第二主面にゲッタリング源となる結晶歪層が形成される。その後、第一主面側に所要のパターニングを施し（図８）、セルフアライメント法などにより、ｐ＋ウエル層３ａの形成を１１００℃／２００分、ｐベース層（チャネル層）３ｂの形成を１１５０℃／１２０分で行う。これらの１０００℃以上の高温熱処理の際に、ＩＧＢＴの動作領域から、前記ゲッタリング源に酸素起因の欠陥を取り込むことができる（エクストリンシックゲッタリング）ので、前記動作領域内の結晶欠陥の密度を小さくすることができる。次に、ｎ＋エミッタ層４および第二ｐ＋層３ｃをそれぞれ砒素およびボロンのイオン注入により形成し、１０００℃／３０分のアニール処理により活性化させ、エミッタ金属電極７を形成し、必要に応じてポリイミド膜等の保護膜（図示せず）を被着する（図９）。またさらに、ＩＧＢＴの第一主面にＭＯＳ構造形成後に逆漏れ電流を低減するために、電子線を６Ｍｒａｄで導入する。また、高速化を図るために、電子線照射やヘリウム照射を行うこともある。
【００１１】
次に、第二主面を２００μｍまで機械的に削る（耐圧クラスが６００Ｖの場合は１００μｍ）。第二主面を削った時のストレスや歪を除去するために、化学的エッチングや化学的機械的ポリッシングを行う。化学的エッチングの場合では、薬液のエッチングレートは、０．２５〜０．４５μｍ／ｓｅｃで処理すると面状態が良好になる。化学的機械的ポリシングの場合では、ポリシング量を３μｍ程度で行う。化学的機械的ポリシング処理を行うと、研削後の荒れた面を鏡面にすることができる。逆阻止ＩＧＢＴの逆耐圧特性の改善に非常に有効である（図１０）。最終的にＦＺシリコン基板１の厚さを１８０μｍ程度にし、その削り面１０にｐ＋型分離拡散層２を露出させる。
次に第二主面に、ドーズ量５×１０１３ｃｍ−２のボロンをイオン注入し４００℃程度で１時間程度の低温アニ−ルを行い、活性化したボロンのピーク濃度が１×１０１７ｃｍ−３程度で厚さが１μｍ程度のコレクタ層８を形成し（図１１）、さらに第二主面にコレクタ電極膜８−１をオーム接触になるように形成する。最後に分離層の中心２−１で半導体基板を切断し、図１２に示す逆阻止ＩＧＢＴが作られる。この逆阻止ＩＧＢＴは図１６に示すＩＧＢＴと同じものである。
【００１２】
また、前記の第二主面のｐ＋コレクタ層８のピーク濃度が５×１０１６ｃｍ−３未満では、注入効率が低下して、オン電圧が上昇する。また、逆電圧印加時にｐ＋コレクタ層８が完全に空乏化して逆耐圧も低下する。一方、１×１０１８ｃｍ−３を超える注入される少数キャリアが増加して逆回復電流も増大するので、ピーク濃度は５×１０１６ｃｍ−３以上で１×１０１８ｃｍ−３以下が望ましい。
図１３に、前述のリンゲッタプロセス有無の場合の室温における順漏れ電流値の比較、図１４にリンゲッタプロセス有無の場合の室温における逆漏れ電流値の比較を示した。これらの図から、リンゲッタプロセスを行うと順漏れ、逆漏れ電流値は、行わない場合に比べて約半分になることが分かる。その結果、リンゲッタプロセスを行うことにより、順耐圧、逆耐圧の良品率を９０％以上にすることができる。
前記結晶欠陥を含有するリンゲッタ層は前記ゲッタリング効果を奏した後に、第二主面研削工程により除去されるので、完成した逆阻止ＩＧＢＴに残って二次的な悪影響を及ぼすこともない。
【００１３】
また、前述の実施例では、逆阻止ＩＧＢＴの製造方法について説明したが、本発明は、逆阻止ＩＧＢＴだけでなく、分離拡散層を備えるダイオード、従来のＩＧＢＴなど他の半導体装置にも同様に適用できる。
【図面の簡単な説明】
【００１４】
【図１】本発明にかかる逆阻止ＩＧＢＴの製造方法を示す断面図（その１）である。
【図２】本発明にかかる逆阻止ＩＧＢＴの製造方法を示す断面図（その２）である。
【図３】本発明にかかる逆阻止ＩＧＢＴの製造方法を示す断面図（その３）である。
【図４】本発明にかかる逆阻止ＩＧＢＴの製造方法を示す断面図（その４）である。
【図５】本発明にかかる逆阻止ＩＧＢＴの製造方法を示す断面図（その５）である。
【図６】本発明にかかる逆阻止ＩＧＢＴの製造方法を示す断面図（その６）である。
【図７】本発明にかかる逆阻止ＩＧＢＴの製造方法を示す断面図（その７）である。
【図８】本発明にかかる逆阻止ＩＧＢＴの製造方法を示す断面図（その８）である。
【図９】本発明にかかる逆阻止ＩＧＢＴの製造方法を示す断面図（その９）である。
【図１０】本発明にかかる逆阻止ＩＧＢＴの製造方法を示す断面図（その１０）である。
【図１１】本発明にかかる逆阻止ＩＧＢＴの製造方法を示す断面図（その１１）である。
【図１２】本発明にかかる逆阻止ＩＧＢＴの製造方法を示す断面図（その１２）である。
【図１３】本発明の効果を示すグラフ図である。
【図１４】本発明の効果を示すグラフ図である。
【図１５】従来の順方向ＩＧＢＴの断面図である。
【図１６】本発明により得られる逆阻止ＩＧＢＴの断面図である。
【符号の説明】
【００１５】
１、            半導体基板
１ａ            ポリバックシール
２、            分離層
３ａ、          ｐウエル層
３ｂ、          チャネル層
３ｃ、          第二ｐ＋層
４、            ｎエミッタ層
５              ゲート酸化膜
６              ゲート電極
７              エミッタ電極
８              コレクタ層
８−１、        コレクタ電極。
【図１】
2006294772.tif 000003
【図２】
2006294772.tif 000004
【図３】
2006294772.tif 000005
【図４】
2006294772.tif 000006
【図５】
2006294772.tif 000007
【図６】
2006294772.tif 000008
【図７】
2006294772.tif 000009
【図８】
2006294772.tif 000010
【図９】
2006294772.tif 000011
【図１０】
2006294772.tif 000012
【図１１】
2006294772.tif 000013
【図１２】
2006294772.tif 000014
【図１３】
2006294772.tif 000015
【図１４】
2006294772.tif 000016
【図１５】
2006294772.tif 000017
【図１６】
2006294772.tif 000018