【手続補正書】
【提出日】平成19年4月2日(2007.4.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データアドレスのレンジ内のそれぞれのデータアドレスに個々に関連付けられたデータアイテムを処理する装置にして、
前記データアイテムを表現する圧縮ブロックがメモリシステムに記憶され、
メモリアドレスが前記メモリシステムのマルチアドレス転送のためのそれぞれの優先開始アドレスから開始する各ブロックによって占有され、
各ブロックが前記レンジのそれぞれのサブレンジ内のデータアドレスに関連付けられた圧縮データアイテムを表現し、
前記サブレンジが連続的に隣接し、
特定のサブレンジのそれぞれが、開始メモリアドレスの対の間の間隔に対応する長さを有し、
ブロックとブロックの間に特定のブロックによって占有されないメモリアドレスを残す、装置であって、
前記優先開始アドレスだけから開始し、または、前記優先開始アドレス以外のアドレスから開始するよりもオーバーヘッドが小さい、選択可能な長さのマルチアドレスメモリ転送を実行する能力を備えた前記メモリシステムと、
前記データアイテムを処理するプロセシングエレメントと、
前記プロセシングエレメントと前記メモリシステムとの間に結合された伸長器と、
を具備し、
前記伸長器が、前記プロセシングエレメントが前記ブロックへのアクセスを必要とするときに動的に前記メモリシステムから必要な１個のブロックのマルチアドレスメモリ転送を開始し、次の１個のブロックのための優先開始アドレスまで前記ブロックの直ぐ後に続くメモリアドレスを転送中に転送されない状態で残し、前記データアイテムを前記プロセシングエレメントへ渡す前に、前記必要な１個のブロックからの前記データアイテムを伸長するように構成される、装置。
【請求項２】
前記伸長器が、それぞれ同じ圧縮データから伸長情報を得ることができるが次第に伸長データがより小さくなる部分集合を使用する、一連の種々の伸長オプションのうちの１つを用いる、請求項１に記載の装置。
【請求項３】
前記伸長器が、前記必要な１個のブロックの長さに応じて選択されたワード数が転送完了したときに前記必要な１個のブロックの前記マルチアドレスメモリ転送を終了するため、前記メモリシステムへ信号を送信するように構成される、請求項１に記載の装置。
【請求項４】
前記伸長器が前記マルチアドレスメモリ転送から前記必要な１個のブロックの前記長さを表現する情報を取り出すように構成され、
前記伸長器が前記情報に応じて前記信号を発生する、
請求項３に記載の装置。
【請求項５】
前記伸長器が、
前記必要な１個のブロックよりも先に取り出されたブロックのマルチアドレスメモリ転送から前記必要な１個のブロックの前記長さを表現する情報を取り出し、
前記必要な１個のブロックのための前記マルチアドレスメモリ転送の開始時に前記情報から得られた転送長さ選択信号を前記メモリシステムへ送信するように構成される、
請求項１に記載の装置。
【請求項６】
前記サブレンジの前記長さが連続的な優先開始アドレスの間の間隔以上であり、
前記伸長器が前記ブロックの前記長さに条件付きで応じて前記必要な１個のブロックのための後のマルチアドレスメモリ転送を開始するように構成される、
請求項１に記載の装置。
【請求項７】
各ブロックが互いに独立して伸長可能である複数のサブブロックを含み、
各サブブロックが前記ブロックの前記サブレンジのそれぞれの等しいサイズの部分に対応し、
前記伸長器が前記マルチアドレスメモリ転送中に読み出された圧縮データの前記サブブロックをバッファリングするバッファメモリ領域と前記サブブロックから連続的に伸長されたデータを格納する中間メモリ領域とを具備し、
前記伸長器が前記メモリ転送中に読み出されたそれぞれのサブブロックからの前記伸長データを前記中間メモリ内で連続して相互に交換する、
請求項６に記載の装置。
【請求項８】
前記伸長器が非可逆ブロック圧縮に対応する伸長を適用するように構成される、請求項１に記載の装置。
【請求項９】
前記伸長器が可変長ブロック圧縮に対応する伸長を適用するように構成される、請求項１に記載の装置。
【請求項１０】
前記サブレンジが相互に等しい長さを有する、請求項１に記載の装置。
【請求項１１】
優先開始アドレスのペアの間の間隔に等しい長さを有する前記サブレンジのそれぞれに関連付けられた前記データアイテムを圧縮する圧縮器を具備し、
前記圧縮器が前記サブレンジの１個ずつに関連付けられた前記データアイテムを、前記ブロックの対応する１個に圧縮し、
前記圧縮器が前記ブロックの１個ずつのための対応するマルチアドレスメモリ転送を使用して前記圧縮ブロックを前記メモリシステムに格納するように構成され、
各転送が前記優先開始アドレスの対応する１個から始まり、
前記伸長器が各ブロックの格納の終了時に、前記ブロックが要求されないときに次の優先開始アドレスまで書き込むことなく、前記マルチアドレスメモリ転送を終了する、
請求項１に記載の装置。
【請求項１２】
前記プロセシングエレメントが圧縮のための前記データアイテムを計算し、
前記圧縮器が前記プロセシングエレメントから圧縮のための前記データアイテムを受信するように構成される、
請求項１１に記載の装置。
【請求項１３】
前記圧縮器が前記メモリシステムへアクセスするため利用可能な帯域幅の動的に測定されたレベルに応じて前記データの圧縮のための圧縮率を適応させるように構成される、請求項１１に記載の装置。
【請求項１４】
各データアイテムがデータアドレスのレンジ内のそれぞれのデータアドレスに関連付けられたデータアイテムの組を処理する方法であって、
マルチアドレスメモリ転送が独占的に開始される、または、前記開始アドレス以外のアドレスからよりもオーバーヘッドが小さい、等間隔の優先開始アドレスの部分集合を含むメモリアドレスを有するメモリシステムを準備し、
圧縮ブロックを前記メモリシステムに格納し、前記ブロックの１個ずつのため使用されるアドレスが前記優先開始アドレスの対応する１個から開始し、各ブロックが前記レンジのそれぞれのサブレンジ内のデータアドレスに関連付けられた圧縮データアイテムを表現し、前記サブレンジが連続的に隣接し、特定のサブレンジのそれぞれが、前記特定のサブレンジ内で前記データアイテムを表現する特定のブロックが開始する優先開始アドレスと、次の連続的なサブレンジのための次の１個のブロックが開始する優先開始アドレスとの間のアドレス間隔に対応する長さを有し、ブロックとブロックの間に前記特定のブロックによって占有されないメモリアドレスを残す、方法。
【請求項１５】
前記ブロックから得られた圧縮データアイテムを処理し、
必要な１個のブロックが格納され始める前記優先開始アドレスから開始するマルチアドレスメモリ転送を使用して、前記処理のため前記メモリシステムから前記必要な１個のブロックを取り出し、
前記必要な１個のブロックの長さに応じて前記必要な１個のブロックのための前記マルチアドレスメモリ転送を終了し、前記必要な１個のブロックのため使用されたアドレスの直ぐ後に続くメモリアドレスの内容を転送されないまま残す、
請求項１４に記載の方法。
【請求項１６】
前記マルチアドレスメモリ転送における転送のため前記必要な１個のブロックの長さを表現する情報を前記必要な１個のブロックと共に前記メモリシステムに格納する、請求項１４に記載の方法。
【請求項１７】
論理的に先行する１個のブロックのためのマルチアドレスメモリ転送における転送のため、前記マルチアドレスメモリ転送における転送のため前記必要な１個のブロックの長さを表現する情報を、前記必要な１個のブロックから先行するデータアイテムの前記処理の間にデータアイテムの通常処理が始まる前記論理的に先行する１個のブロックと共に格納する、請求項１４に記載の方法。
【請求項１８】
前記論理的に先行する１個のブロックから前記情報を読み出し、
前記必要な１個のブロックのための前記マルチアドレスメモリ転送の開始時に前記情報に応じて選択された転送長さ選択信号を前記メモリシステムへ送信する、
請求項１７に記載の方法。
【請求項１９】
非圧縮データの非可逆ブロック圧縮が前記ブロックを生成するため使用される、請求項１４に記載の方法。
【請求項２０】
非圧縮データの可変長ブロック圧縮が前記ブロックを生成するため使用される、請求項１４に記載の方法。
【請求項２１】
前記可変長ブロック圧縮の圧縮率が前記メモリシステムにアクセスするための動的に利用可能な帯域幅に応じて動的に調節される、請求項２０に記載の方法。
【請求項２２】
請求項１４から２１のいずれか一項に記載のメモリ転送および伸長を制御する機械命令を含む、コンピュータプログラム。