(57)【要約】【課題】非晶質または多結晶半導体薄膜（１２）に形成される再結晶領域（２１）の正確な配置を容易にし、さらにこの再結晶領域に形成される薄膜トランジスタ（９８）等の電子素子の形成工程に利用可能なアライメントマーク（１５）を形成する。【解決手段】表面が絶縁材料からなる基板（１１）に非晶質または多結晶半導体薄膜（１２）を形成し、第１のレーザ光（１９）の照射により該非晶質または多結晶半導体薄膜の所定の位置にアライメントマーク（１５）を形成し、該アライメントマークに基いた位置合わせにより、所定の位置に第２のレーザ光（２０）の照射による大粒径化された再結晶領域（２１）を形成する。【選択図】      図１
2006054223.tif 000002
【特許請求の範囲】
【請求項１】
レーザを用いて非晶質または多結晶半導体薄膜を結晶化する方法であって、
第１のレーザ照射により前記非晶質または多結晶半導体薄膜の所定の位置にアライメントマークを形成し、
前記アライメントマークに基いた位置合わせにより、第２のレーザ照射により大粒径化された再結晶領域を形成する半導体薄膜の結晶化方法。
【請求項２】
前記第２のレーザ照射は前記第１のレーザ照射よりも大きなエネルギー密度を有する請求項１記載の結晶化方法。
【請求項３】
前記再結晶領域を形成する工程は、前記アライメントマークに基いた位置合わせにより、前記非晶質または多結晶半導体薄膜に対し順次走査された、または複数回の再結晶領域の形成工程を含む請求項１記載の結晶化方法。
【請求項４】
前記第２のレーザ照射は位相シフタを通して行われる請求項１記載の結晶化方法。
【請求項５】
前記第１のレーザ照射および前記第２のレーザ照射は同じレーザ光源を使用し、レーザ光の光路に配置されたアッテネータにより所定のエネルギー密度に変更して行われる請求項２記載の結晶化方法。
【請求項６】
前記アライメントマークを形成する工程において、後の薄膜トランジスタの製造工程において必要とするリソグラフのためのアライメントマークを同時に形成する請求項１記載の結晶化方法。
【請求項７】
前記アライメントマークを形成する工程において、後の液晶表示装置を組立てる際の基板貼り合わせ工程において使用されるアライメントマークを同時に形成する請求項１記載の結晶化方法。
【請求項８】
前記アライメントマークを形成する工程において、後のダイシング工程における位置の基準となるアライメントマークを同時に形成する請求項１記載の結晶化方法。
【請求項９】
支持基板とその表面に形成された半導体薄膜とを有する半導体薄膜形成基板であって、
前記半導体薄膜は、
所定の位置に第１のレーザ照射により形成されたアライメントマーク部と、
第２のレーザ照射により形成された大粒径化された再結晶領域とを有する、
半導体薄膜形成基板。
【請求項１０】
前記支持基板と前記半導体薄膜との間に絶縁材料からなるアンダーコート層を有する請求項９記載の半導体薄膜形成基板。
【請求項１１】
前記半導体薄膜の表面に絶縁材料からなる保護膜を有する請求項９または請求項１０記載の半導体薄膜形成基板。
【請求項１２】
非晶質または多結晶半導体薄膜に大粒径化された再結晶領域を形成する結晶化装置であって、
レーザ光を射出するレーザ光源と、
前記レーザ光のエネルギ密度を制御するアッテネータと、
前記レーザ光の強度を均一化するホモジナイズ光学系と、
アライメント形成マスクおよび位相シフタの交換を行う移動機構と、
前記非晶質または多結晶半導体薄膜を有する支持基板を載置し、前記レーザ光に対し直角方向に移動可能なＸＹステージと、
前記ＸＹステージを駆動する駆動機構と、
前記半導体薄膜に形成されたアライメントマークの位置を認識するための受光装置と、
前記レーザ、前記アッテネータ、前記マスク移動機構、前記駆動装置、および前記受光装置に接続され制御装置とを具備し、
前記制御装置は、第１のレーザ照射により前記非晶質または多結晶半導体薄膜の所定の位置にアライメントマークを形成し、そして前記アライメントマークの認識に基いた位置合わせにより第２のレーザ照射により大粒径化された再結晶領域を形成するようにプログラムされている結晶化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばアクティブマトリックス型フラットパネルディスプレイ等の電子装置に適用可能な、半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置に関する。特に非晶質または多結晶半導体薄膜に大粒径化された再結晶領域を形成する場合の位置合わせに好適な技術に関する。
【背景技術】
【０００２】
半導体薄膜技術は、例えば薄膜トランジスタ(ＴＦＴ: Thin Film Transistor)、密着センサ、光電変換素子等の半導体素子を絶縁性基板上に形成するための重要な技術である。薄膜トランジスタとしてはＭＩＳ構造、特にＭＯＳ構造の、電界効果形トランジスタが通常使用されている（非特許文献１参照）。
【０００３】
フラットパネルディスプレイとしての液晶表示装置は、一般に薄型、軽量、低消費電力でカラー表示も容易であるという特徴を有する。かかる特徴から、パーソナルコンピュータあるいは種々の携帯用情報端末のディスプレイとして広く用いられている。かかる液晶表示装置がアクティブマトリクス型である場合には、上記薄膜トランジスタが画素のスイッチング素子および画素の駆動回路を構成する素子として使用されている。
【０００４】
かかる薄膜トランジスタの活性層即ちキャリア移動層は一般にシリコン半導体薄膜により構成されることが多い。通常シリコン薄膜は絶縁基板上に例えばＣＶＤ法またはスパッタ法等により形成される。かかるシリコン半導体薄膜は膜形成温度や膜形成速度等の条件により、非晶質シリコン（アモルファスシリコン）または結晶粒界により区画された多数の結晶粒からなる多結晶シリコンとして形成される。
【０００５】
かかる非晶質シリコンは結晶性シリコンと比較しキャリア移動度が１桁又は２桁小さい。このため一般には成膜後に高温の熱処理工程を経て結晶化された結晶シリコンが使用される。
【０００６】
結晶化により形成された多結晶シリコンのキャリア移動度は、非晶質シリコンのキャリア移動度の１０倍から１００倍程度大きい。この特性は、例えば液晶表示装置等のスイッチング素子を形成するための半導体薄膜材料として非常に優れている。近年、多結晶シリコンを活性層として用いた薄膜トランジスタの応用が活発化している。結晶化されたシリコンを用いた薄膜トランジスタは動作の高速性から、例えばドミノ回路およびＣＭＯＳトランスミッションゲートのような様々な論理回路を構成するスイッチング素子として注目されている。これら論理回路は、例えば液晶表示装置またはエレクトロルミネセンス表示装置の駆動回路、マルチプレクサ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＣＣＤ、またはＲＡＭ等において使用される。
【０００７】
ここで、従来の方法による多結晶シリコン領域を有するシリコン薄膜を形成する代表的プロセスを説明する。このプロセスにおいてはガラス等の絶縁性基板がまず用意される。そして、絶縁性基板表面にアンダーコート層、またはバッファ層として例えばＳｉＯ２膜が形成される。続いてアンダーコート層上に非晶質シリコン膜が例えばＣＶＤ法により約５０ｎｍ程度の厚さで形成される。この後、非晶質シリコン膜中の水素濃度を低下させるために脱水素処理が行われる。続いて非晶質シリコン膜の溶融再結晶化がエキシマレーザ結晶化法等により行われる。具体的には、エキシマレーザが非晶質シリコン膜に照射され、非晶質シリコン溶融しそして再結晶することにより非晶質シリコンを多結晶質シリコンに変化させる方法である。
【０００８】
現在では、このようにして得られた多結晶シリコンからなるシリコン薄膜が、ｎチャネル型またはＰチャネル型薄膜トランジスタの活性層として用いられている。この場合、薄膜トランジスタの移動度（電界による電子または正孔の移動度）が、ｎチャネル型で１００〜１５０ｃｍ２/Ｖ ｓｅｃ程度となり、ｐチャネル型で８０ｍ２/Ｖ ｓｅｃとなる。このような薄膜トランジスタを用いることにより、信号線駆動回路および走査線駆動回路のような駆動回路を画素スイッチング素子と同一の基板上に形成して駆動回路と一体型の表示装置を得ることができる。一体化することにより表示装置の製造コストを低減することが可能である。
【０００９】
しかし、従来の方法により結晶化された多結晶シリコン薄膜を使用した場合の薄膜トランジスタの電気的特性は、デジタル映像データをアナログ映像信号に変換するＤＡ変換器や、デジタル映像データを加工するゲートアレイ等の信号処理回路に使用できる程度にまでは至っていない。薄膜トランジスタを例えばＤＡ変換器や信号処理回路に使用するためには、上記薄膜トランジスタの２倍から５倍の電流駆動能力が必要とされ、また電界効果移動度も３００ｃｍ２/Ｖ ｓｅｃ程度以上が必要とされる。
【００１０】
表示装置の高機能化および高付加価値化のためには、薄膜トランジスタの電気的特性をさらに向上させる必要がある。薄膜トランジスタで構成されるスタティックメモリが例えばメモリ機能を持たせるために各画素に付加される場合には、単結晶半導体を用いた場合と同等の電気的特性がこの薄膜トランジスタに要求される。このため、半導体薄膜の特性を向上させることが重要となる。
【００１１】
半導体薄膜の特性を向上させる方策としては例えば半導体薄膜の結晶性を単結晶に近づけることが考えられる。絶縁基板上で半導体薄膜全体を単結晶化できれば、次世代ＬＳＩとして検討されているＳＯＩ基板を用いたデバイスと同様の特性を得ることが可能となる。この試みは、３次元デバイス研究プロジェクトとして１０年以上も前に行われているが、半導体薄膜全体の単結晶化技術は未だに確立していない。ただ現在でも半導体薄膜中の半導体薄膜が単結晶であることが期待されている。
【００１２】
非晶質半導体薄膜の結晶化において、実質的に単結晶化した場合と同等の効果を持たせるように、再結晶化される結晶の結晶粒を大きく成長させる技術が提案されている（例えば非特許文献２参照）。この方法は、位相シフタを用いて空間的に強度変調されたエキシマレーザを照射する。この位相変調エキシマレーザ結晶化法は非晶質シリコン薄膜に温度分布を与えて溶融再結晶化することにより大粒径の結晶化領域を結晶シリコン薄膜に得るものである。
【００１３】
位相変調エキシマレーザ結晶化法は、位相シフタによってシリコン薄膜平面上のエキシマレーザ強度に強弱を持たせ、この強度分布に対応した温度勾配をシリコン薄膜内に生じさせることを意図する。この温度勾配は、シリコン薄膜平面に平行な方向において、低温部分から高温部分に向かって結晶シリコン粒の成長を促進する。この結果、従来のレーザ結晶化法に比べてより大きな結晶シリコン粒を成長させることができる。
【００１４】
この方法によれば、再結晶されたシリコン粒が例えば薄膜トランジスタのような能動素子のチャネル領域を少なくとも収容可能な数ミクロン程度の粒径に成長する。従って、薄膜トランジスタをこの大きな結晶シリコン粒領域に形成することにより上述した要求を満足する電気特性の薄膜トランジスタを得ることができる。
【００１５】
位相変調エキシマレーザ結晶化法は、大粒径の結晶シリコン粒を得るために有効な技術である。しかし、位相変調エキシマレーザ結晶化法においては、結晶の成長が開始する低温領域においては最初は微結晶が成長し、さらにこの微結晶をシードとして大きな結晶粒が成長する。このため再結晶後のシリコン薄膜には、大粒径化された結晶シリコン粒からなる領域と、小粒径の結晶シリコン粒からなる多結晶領域とが存在する。従ってかかる結晶化プロセスを採用する場合においては、後に形成される薄膜トランジスタを大粒径化された結晶シリコン粒からなる領域に正確に配置することが必要となる。
【００１６】
薄膜トランジスタがこの大粒径の結晶シリコン領域からずれて多結晶領域に形成されると、この薄膜トランジスタの電気特性は著しく低下する。このような電気特性の低下した薄膜トランジスタが例えばフラットパネルディスプレイに含まれる場合、このディスプレイは不良品となり、製造歩留まりを著しく低下させことになる。同一基板上に複数の薄膜トランジスタを形成するために、複数の大粒径化された再結晶シリコン領域を順次形成する場合、基板を機械的方法のみで移動させるだけでは充分な位置精度が得られない。
【００１７】
このような問題に対処するため、結晶化プロセスにおいて予めアライメントマークを形成しておく試みがなされている。即ち、再結晶化前にアンダーコート層または支持基板にあらかじめアライメントマークを形成して、そのマークに合わせて結晶化処理を行う方法である。
【００１８】
図９に従来のアライメントマーク形成方法の一例を示す。薄膜トランジスタ（図示せず）が形成されるシリコン薄膜を形成するための例えばガラスまたは石英等の絶縁基板１１１を準備し、必要な場合にはその表面に例えばＳｉＯ２からなるアンダーコート層（図示せず）を形成する。続いて絶縁基板１１１またはアンダーコート層の表面に例えばリソグラフおよび化学エッチングにより所定の形状のアライメントマーク１１２を形成する。続いて、支持基板上に例えば非晶質シリコンまたは多結晶シリコン薄膜１１３を形成する。そして、アライメントマーク１１２を光学的に認識することにより絶縁基板１１１の位置確認を行いながら、所定の領域１１４を位相変調エキシマレーザ結晶化法により結晶化する。なお、結晶化された領域１１４には、結晶が開始された小粒径のシリコン粒からなる多結晶領域１１６と、小粒径のシリコン粒から成長した大粒径の単結晶を有する大粒径化された結晶領域１１５と、が存在する。アライメントマーク１１２を基準に結晶化が行われ、結晶開始領域である多結晶領域１１６および大粒径化された結晶領域１１５は絶縁基板上の所定の位置に配置される。
【非特許文献１】フラットパネルディスプレイ１９９６  日経ＢＰ社  1995年12月11日発行  p.174-p176
【非特許文献２】表面科学  Vol. 21, No. 5, p.278-p.287,2000
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかし、上記従来の方法によれば、絶縁基板１１１またはアンダーコート層に、リソグラフ等の別工程によりアライメントマーク１０２を形成するステップを必要とするため、製造工程が長くなるという問題があった。
【課題を解決するための手段】
【００２０】
半導体薄膜上において結晶性が異なる領域は光学的に認識することが可能である。このため結晶性が異なる所定の形状の領域を形成することによりアライメントマークとして使用することができる。本発明においては最初のレーザ照射により、次の結晶化処理に必要なアライメントマークを形成する。即ち、最初のレーザ照射より形成したアライメントマークを用いて、再度基板のアライメントを行い結晶化処理を行うことにより大粒径の単結晶粒を形成する。また、最初のレーザ照射処理において、薄膜トランジスタの製造工程におけるリソグラフ処理に必要となるアライメントマークを同時に形成する。
【００２１】
本発明の実施例による半導体薄膜の結晶化方法は、表面が絶縁材料からなる基板に非晶質または多結晶半導体薄膜を形成し、第１のレーザ照射により非晶質または多結晶半導体薄膜の所定の位置にアライメントマークを形成し、該アライメントマークに基いた位置合わせにより、第２のレーザ照射により大粒径化された再結晶領域を形成する半導体薄膜の結晶化方法である。
【００２２】
また本発明の実施例による半導体薄膜形成基板は、支持基板とその表面に形成された半導体薄膜とを有する半導体薄膜形成基板であって、該半導体薄膜は、所定に位置に第１のレーザ照射により形成されたアライメントマーク部と、第２のレーザ照射により形成された大粒径化された再結晶領域とを有する半導体薄膜形成基板である。
【００２３】
また本発明の実施例による結晶化装置は、非晶質または多結晶半導体薄膜に大粒径化された再結晶領域を形成する結晶化装置であって、レーザ光を射出するレーザ光源と、レーザ光のエネルギ密度を制御するアッテネータと、レーザ光の強度を均一化するホモジナイズ光学系と、アライメントマーク形成用のマスクまたは位相シフタと、結晶成長用位相シフタとの交換を行うマスクまたはシフタ移動機構と、非晶質または多結晶半導体薄膜を有する支持基板を載置し、レーザ光に対し直角方向に移動可能なＸＹステージと、ＸＹステージを駆動する駆動機構と、半導体薄膜に形成されたアライメントマークの位置を認識するための受光装置と、レーザ、アッテネータ、マスクまたはシフタ移動機構、駆動装置、および受光装置に接続され装置とを具備し、
制御装置は、第１のレーザ照射により非晶質または多結晶半導体薄膜の所定の位置にアライメントマークを形成し、そしてアライメントマークの認識に基いた位置合わせにより第２のレーザ照射により大粒径化された再結晶領域を形成するようにプログラムされている結晶化装置である。
【発明の効果】
【００２４】
本発明の実施例によれば、第一の結晶化処理によってアライメントマークが半導体薄膜に設けられる。このアライメントマークは半導体薄膜を結晶化する際のシフタ位置あるいは半導体薄膜内に半導体能動素子を形成する際のリソグラフ用マスクの位置を決定するため、あるいは液晶表示装置を組立てる際の貼り合わせ、またダイシング工程の位置の基準となる。さらに、このマークを次工程であるリソグラフ工程の基準とすることにより、半導体薄膜の結晶化により得られる大粒径の単結晶半導体粒領域内に、高い信頼性で半導体能動素子を形成することが可能となる。
【００２５】
また、アライメントマークパターンを被処理基板にあらかじめ形成する場合と比較し、スループットが向上する。
【発明を実施するための最良の形態】
【００２６】
図１を参照して本発明を実施するための具体例について説明する。支持基板１１とその表面に形成された半導体薄膜１３とを有する半導体薄膜形成基板１０を形成するために、まず、ガラス基板、石英基板、またはプラスチック基板等からなる絶縁性材料からなる支持基板１１を準備する。本発明を例えば液晶表示装置に適用する場合には、支持基板１１としては１７３７のような無アルカリガラス基板を使用するのが良い。なお、本発明の支持基板は絶縁性材料に限定されるものではなく、必要な場合には、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＧｅＣ、ＧａＡＳ、ＧａＰ、ＩｎＡＳ、ＧａＮ、ＺｎＴｅ、ＣｄＳｅ、ＣｄＴｅなどの半導体基板を用いることもできる。
【００２７】
次にこの支持基板１１の上に、例えば膜厚が約５００ｎｍのアンダーコート層としての絶縁膜１２を形成する。この絶縁膜１２は例えばＳｉ０２膜により形成され、例えばプラズマ化学気相成長法や低圧化学気相成長法などによるＣＶＤ法やスパッタ法を用いて形成することができる。なお、半導体薄膜１３のアンダーコート層としての絶縁膜１２はガラス等の支持基板１１からその上に形成される半導体薄膜１３へ不所望の不純物が拡散することを防止するとともに溶融再結晶化時に半導体薄膜１３に発生した熱に対し蓄熱効果も有する。絶縁膜１２については単独のＳｉ０２膜等を用いる代わりに、例えば、ＳｉＮ膜とＳｉ０２膜との組合わせのような積層構造（図示せず）にしたものでもよい。
【００２８】
次に、絶縁膜１２の上に、即ち支持基板１１の上部に、非晶質または多結晶の半導体薄膜１３をプラズマ化学気相成長法または低圧化学気相成長法などＣＶＤ法やスパッタ法等の公知の成膜技術を用いて成膜する。例えばモノシランＳｉＨ４の熱分解によりＳｉＯ２膜上のシリコン薄膜を形成する場合には、通常の形成温度である６００°Ｃ〜７００°Ｃにおいては単結晶の部分の粒径が２０ｎｍ程度の多結晶となり、約５００°Ｃ以下では非晶質となる。この半導体薄膜１３としては、通常例えば膜厚３０〜２００ｎｍ程度の、そしてより望ましくは５０〜１００ｎｍ程度のシリコン薄膜が使用される。なお、本発明はシリコン薄膜に限定されるわけではなく、例えばＧｅ、ＳｉＧｅ、もしくはＳｉＧｅＣ薄膜など、物理的に適切な半導体薄膜を用いることができる。この半導体薄膜１３は、通常絶縁膜１２の全面に形成される。
【００２９】
さらに図１（ａ）に示すように、半導体薄膜１３の表面全面に、約３００ｎｍの膜厚のいわゆるキャップ膜としての保護膜１４が形成されている。この保護膜１４としては例えばＳｉＯ２、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＯｘ（ｘ＝１〜２）またはこれらの積層構造膜を使用することができる。絶縁膜１２および保護膜１４は半導体薄膜１３に発生した熱に対し蓄熱効果も有する。
【００３０】
次に半導体薄膜１３の一部に以下に述べる位相変調エキシマレーザ結晶化法による再結晶領域の位置を定めるためのアライメントマーク１５が形成される。このアライメントマーク１５は再結晶化後の薄膜トランジスタの形成工程においても使用することができる。
【００３１】
その他、液晶表示装置（図８（ｂ）参照）を組立てるために枠状のシール材１１８を介して基板９１、９２を相互に貼り併せる工程における位置合わせ、また例えば図６の絶縁基板６１を複数のより小さい基板に分割して使用するためのダイシング工程における位置合わせに等において使用することができる。また、例えば、半導体薄膜内に薄膜トランジスタ等の半導体素子を形成する際のリソグラフ用マスク位置を決定するための基準とすることができる。なお、この最初のレーザ照射処理において、後の薄膜トランジスタの製造工程におけるリソグラフ処理に必要なアライメントマークを同時に別途形成してもよい。
【００３２】
アライメントマーク１５は図２に示すようなアライメントマークを形成するためのマスクまたは位相シフタ、この明細書においてはアライメント形成マスクまたはシフタという、１６を使用して、レーザ光１９の照射により形成する。このレーザ照射を第１のレーザ照射と呼ぶ。このレーザ光はホモジナイズされた光で２次元的に均一な光強度を有するのが良い。アライメント形成マスク１６としては例えば厚さ３００ｎｍ〜５００ｎｍのクロム薄板または厚さ３００ｎｍ〜４００ｎｍアルミニウム薄板のような金属薄板１７に、アライメントマークの形状を定める貫通部１８を形成したものを使用することができる。支持基板１１に対し垂直なレーザ光がこの貫通部１８を通って半導体薄膜１３に達し、貫通部１８の形状に対応する形状で半導体薄膜１３を加熱し半導体薄膜１３に熱変成領域を形成する。熱変成領域は反射状態に関する光学的特性が非加熱部分と異なるため光学的に識別が可能となる。
【００３３】
図２のアライメント形成マスク１６を使用する場合には、アライメントマークは十字の形状となるが、アライメントマークの形状は十字の形状に限定されるわけではない。マスクの遮光材料としてはレーザ光を反射する金属薄板の他に、レーザ光を吸収する材料、例えばシリコン窒化膜、を使用してマスクを形成することもできる。またレーザ光の照射強度を位置的に変調する位相シフタを使用することもできる。なお前記位相シフタを使用した場合、マーク部は光強度の異なる２種類以上の照射領域により構成される。
【００３４】
図２に示すようなアライメント形成用マスクまたはシフタ１６を使用する場合、製造装置および工程を簡略化するため、以下に述べる位相変調エキシマレーザ結晶化法において使用するエキシマレーザ装置を使用し、アライメントマーク１５を形成する工程と以下に述べる再結晶工程とを連続して行うのが良い。非晶質または多結晶シリコン薄膜１３に熱変成したアライメントマーク１５を形成する場合、正確な輪郭と周辺部との光学的相違を確実にするためには、例えば０．３Ｊ／ｃｍ２程度のフルエンスを使用すると良い。以下に述べる再結晶工程と共用するエキシマレーザ光源としては例えば、ＸｅＣｌ（波長２４８ｎｍ）、ＫｒＦ（波長３０８ｎｍ）等を用いることができる。
【００３５】
次に、図１（ｃ）に示すように、後に詳しく説明する位相変調エキシマレーザ結晶化法を用いて、保護膜１４の表面に例えば図３（ｂ）に示すような光強度分布を有するエキシマレーザ光２０を照射する。このレーザ照射を第２のレーザ照射と呼ぶ。第２のレーザ照射は、上記第１のレーザ照射により予め半導体薄膜１３に形成されたアライメントマーク１５に基き照射位置が設定される。第２のレーザ照射により照射される部分の寸法および形状の一例は２ｍｍ角である。このため通常の支持基板１１においてはアライメントマーク１５を基準に支持基板１１上の照射位置を走査して順次照射することにより複数領域をマトリクス状に再結晶化することにより大きな面積の再結晶領域を形成する。第２のレーザ照射は、半導体薄膜を溶融する必要があるため、第１のレーザ照射よりも大きなエネルギー密度を必要とし、例えば０．７〜１．０Ｊ/ｃｍ２程度のフルエンスを有するレーザ光が使用される。
【００３６】
第２のレーザ光２０による第２のレーザ照射によって、半導体薄膜１３のレーザ照射領域は、大部分が大粒径化された再結晶領域２１に変換される。このため例えば図３（ｂ）に示すような適切な光強度分布を有するエキシマレーザ光２０が照射され、半導体薄膜１３に温度分布が形成される。大粒径化された再結晶領域２１は融点以上に加熱された半導体薄膜１３が低温側から高温側に向かって再結晶することにより形成される。レーザ光強度の低い低温の位置において最初多結晶シリコン(Ｐｏｌｙ−Ｓｉ)または微結晶シリコン(μｃ−Ｓｉ)が発生する。しかし、温度勾配に従って結晶成長するに従い成長し易い結晶粒の成長が促進され、大粒径化された再結晶領域が形成される。この再結晶領域では例えば薄膜トランジスタのチャネル部分を形成するに十分な大面積の結晶粒が得られる。
【００３７】
続いて、図１（ｄ）に示すように、半導体薄膜１３の部分的なエッチングにより、例えば薄膜トランジスタが形成される互いに電気的に絶縁された複数の半導体のアイランド２２が形成される。薄膜トランジスタ等の形成工程においてアライメントマーク１５を使用する場合は、図１（ｄ）に示すようにアライメントマーク１５の領域はエッチングせずに残すことができる。後の工程においてこのアライメントマーク１５を使用しない場合にはアライメントマーク１５を除去することも可能である。アイランド２２において少なくとも薄膜トランジスタの活性領域即ちチャネルが形成される部分は大粒径化された再結晶領域内に配置するようにする。
【００３８】
図１（ｅ）に電子素子の具体例として、２つのアイランド２２に形成された互いに同一の構造を有する２個の薄膜トランジスタ２３の断面を示す。これらの薄膜トランジスタ２３の形成には通常知られている薄膜トランジスタの製造方法を適用することができる。図１（ｅ）においては、各アイランド２２に薄膜トランジスタ２３のソース領域２４、チャネル領域２５およびドレイン領域２６が形成されている。チャネル領域２５の表面には例えばＳｉＯ２からなるゲート絶縁膜２７が形成され、その上にゲート電極２８が形成されている。支持基板１１および薄膜トランジスタ２３は例えばＳｉＯ２からなる絶縁性保護膜３１により覆われ、ソース領域２４およびドレイン領域２６からはスルーホール３２を介してソース電極２９およびドレイン電極３０が取出されている。上記例では薄膜トランジスタを形成した具体例を示したが、アイランド２２には薄膜トランジスタ以外の電気部品、例えばキャパシタ、ダイオード、液晶表示パネルの画素電極等、が形成可能であることは言うまでもない。
【００３９】
図３によりこの実施例において使用される位相変調エキシマレーザ結晶化法について説明する。この実施例の位相変調エキシマレーザ結晶化法においては、例えば図３（ａ）に示すような位相シフタを使用する。図３（ａ）にその断面を示す位相シフタ４１は、透明基材、例えば、石英基材に厚さの異なる互いに隣合う領域４２、４３を設けることにより形成される。図４にその斜視図を示す。そしてこれら２つの領域４２、４３間の境界に形成される段差部４４において、入射するエキシマレーザ光４５を回折および干渉させ、いわゆる位相シフト部を形成する。このようにして均一な光度で入射したエキシマレーザ光に対し周期的に変化する空間分布を形成することができる。
【００４０】
この実施例に示した位相シフタ４１は、隣接するパターン４２、４３を通過したレーザ光が互いに逆位相（１８０°のずれ）となるような段差４４を有するように構成されている。即ち、交互に配列された領域４２および４３は、同相で入射したレーザ光の位相が通過後は例えばπとなる第１のストリップ領域４２と、通過後の位相が０となる第２のストリップ領域４３とからなる。
【００４１】
この実施例において、位相シフタ４１は屈折率が１．５０８の矩形の石英基板からなり、第１および第２ストリップ領域４２、４３はそれぞれ水平方向に２５μｍの幅を有する。ストリップ領域４２および４３の段差△ｔが射出されるそれぞれのレーザ光の位相差θに対応する。位相差θは、θ＝２π△ｔ（ｎ−１）／λで与えられる。ここで、λは、レーザ光の波長、ｎは石英基板の屈折率である。例えば、波長２４８ｎｍのＫｒＦエキシマレーザを用いた場合，屈折率は、１．５０８であり、段差△ｔが２４４ｎｍのとき透過光の位相差は１８０°となる。従って位相シフタ４１は、平坦な石英基板においてストリップ領域４２に相当する部分を深さ２４４ｎｍだけ部分的に選択エッチングすることにより作成することができる。このエッチングにより薄く形成された領域が第１のストリップ領域４２であり、エッチングされない領域が第２のストリップ領域４３である。
【００４２】
このような構成の位相シフタ４１を使用した場合、図３（ｂ）に示すようなレーザ光の強度分布４６が発生する。このため、かかる強度分布４６を有するレーザ光の照射を受けた半導体薄膜１３においては光強度が最小の部分５５の温度が最も低くなり、半導体薄膜１３にレーザ光の強度分布４６に基く周期的な温度分布４７が形成される。通常、レーザ光の強度および照射時間は光強度が最小の部分５５においても半導体薄膜１３が溶融するように、そして適切な温度勾配が形成されるように選択される。
【００４３】
レーザ光４５の照射が停止されると、まず光強度が最小の部分５５即ち温度の最小の部分４８、４８‘、４８“もしくはこれの近傍の領域において半導体薄膜１３の温度が融点以下となって再結晶化が開始され、半導体薄膜が再結晶化する際に核となる多数の多結晶が発生する。即ち、温度の最小の部分４８、４８‘、４８“においては最初は微結晶または多結晶が生成される。しかし、温度傾斜部４９において低温部から順次結晶が成長する間に、特に成長に適した結晶方位を有する結晶部分の成長が拡大する。このため各温度傾斜部４９において複数の比較的大きな結晶粒が得られ、薄膜トランジスタの活性領域の寸法に匹敵する大粒径化された再結晶領域が形成される。
【００４４】
上記説明においては、位相シフタ４１は、図３（ａ）および図４に示されるように、段差部４４からなる位相シフト部が互いに平行な複数の直線状に形成されたシフタを使用した場合について説明した。しかし位相シフタの構造はこの例に限定されるものではない。例えば図５に示すように異なる面積の段差部４４を格子状に形成した面積変調型位相シフタを使用することもできる。即ち、面積変調型位相シフタは図５（ｂ）の光強度分布が得られるように段差部４４の面積比を変調したマスクである。図５（ａ）においてＷは位相シフタの繰返し長でありΔｔは段差である。また、図５（ｂ）において、ＢＰはビームプロファイル、ＰＨはビームプロファイルの振幅の大きさ、ＰＷはビームプロファイルのピッチ幅であり、θはビームプロファイルにおける相対する傾斜部間の角度である。
【００４５】
図３（ｃ）に、図３（ａ）に示す位相シフトマスク４１を用いて得られた結晶化された半導体薄膜５０の顕微鏡写真を示す。位相シフトマスク４１の温度の最小部分４８、４８‘、４８“に対応して、縦方向に多結晶領域５１、５１‘、５１“が形成されている。この多結晶領域５１、５１‘、５１“から横方向に結晶が成長し、粒長約２．５μｍの大きな単結晶群に成長していく状態が示されている。結晶成長は左右の多結晶領域５１、５１‘、５１“の中間部で終了し、この中間部に縦方向の結晶粒界５３が生じている。温度勾配を適切に選択することによりより大きな結晶部分５２を得ることが可能であり、多結晶領域５１、５１‘、５１“に隣接して大粒径化された再結晶領域が形成される。
【００４６】
図３（ｄ）に、図３（ｃ）に示す結晶化された半導体薄膜５０に対応する、各素子形成区画５４の一例を示す。この素子形成区画５４内の大粒径化された結晶化領域に例えば薄膜トランジスタ２３が、あるいは薄膜トランジスタ２３のチャネル領域２５が形成される。
【００４７】
図６に大面積の絶縁基板６１上に多数の素子形成区画５４が形成された具体例を示す。例えば無アルカリガラス基板からなる絶縁基板６１上にアンダーコート層として例えばＳｉＯ２膜６２が形成され、その上に非晶質または多結晶シリコン膜６３が形成される。このシリコン膜に第１のレーザ照射により先ずアライメントマーク６４が形成される。
【００４８】
続いて複数の結晶化領域６５が形成される。各結晶化領域６５は絶縁基板６１が載置された例えばＸＹテーブルを所定の間隔で移動させる度に第２のレーザ照射を行うことにより形成される。各第２のレーザ照射は、半導体薄膜に形成されたアライメントマーク６４により都度位置合わせ可能なため、結晶化領域６５を絶縁基板６１上において正確に配置することができる。各結晶化領域６５は複数の素子形成区画５４を含む。アライメントマーク６４はさらに例えば図１のアイランド２２を形成する場合等、薄膜トランジスタ等の製造プロセスにおいても使用することができる。さらに分断工程や基板貼り合わせ工程においても使用することができる。
【００４９】
図７に本発明に係る半導体薄膜の再結晶化に使用可能な結晶化装置７０の一実施例を示す。この事例では、レーザ光源としてエキシマレーザ７１（例えば、ＸｅＣｌ、ＫｒＦなど）を用いているが、必ずしもこれらエキシマレーザに限定されるわけではない。図６に示すように、パルスレーザ光７２を射出するエキシマレーザ７１の出射側には、レーザ光７２のエネルギ密度を制御するためのアッテネータ７３と、レーザ光の強度を均一化するホモジナイズ光学系７４とが順次配設されている。アッテネータ７３およびホモジナイズ光学系７４は光学装置において通常使用されているものが使用可能である。このホモジナイズ光学系７４の射出側には、アライメント形成マスクまたはシフタ７５または位相シフタ７６が配置される。アライメント形成マスクまたはシフタ７５による第１の照射（通常複数回）の後、位相シフタ７６による第２の照射（通常複数回）が行われる。この交換機構は、一般的に部品の交換に使用されるような移動機構８４を設けてアライメント形成マスクまたはシフタ７５および位相シフタ７６の交換を行うことができる。さらにアライメント形成マスクまたはシフタ７５または位相シフタ７６により形成されたレーザ光パターンを等倍もしくは縮小する投影レンズ７７が配置されている。
【００５０】
そして、この投影レンズ７７の射出側には、レーザ光に対し直角方向に移動可能な例えばＸＹステージまたはＸＹＺθステージ７８（互いに直角なＸ、Ｙ、Ｚ方向に移動可能であり、かつＸＹ平面において任意の角度θで基板の回転が可能なステージ）が配置されている。なおＸＹＺθステージ７８等には半導体薄膜７９が形成された絶縁基板８０が配置されることになる。ＸＹＺθステージ７８はレーザ光に対し直角方向に移動するため駆動装置８１に接続されている。ＸＹＺθステージ７８の上部に、少なくとも半導体薄膜７９に形成されたアライメントマーク６４の位置を認識するための受光装置８２が設けられている。
【００５１】
上記エキシマレーザ７１、アッテネータ７３、アライメント形成マスクまたはシフタ７５または位相シフタ７６の移動機構８４、駆動装置８１、および受光装置８２は各信号ライン８７を介して制御装置８３にそれぞれ電気的に結合されている。制御装置８３はこれら各上記装置７１、７３、８４、８１、８２からの信号を処理し、これら各上記装置７１、７３、８４、８１、８２に必要な制御信号を生成する信号処理部８５および信号処理に必要な情報およびプログラムを記憶する記憶部８６を有する。制御装置８３は、少なくとも第１のレーザ照射により非晶質または多結晶半導体薄膜の所定の位置にアライメントマークを形成し、そしてアライメントマークに基いた位置合わせにより第２のレーザ照射により大粒径化された再結晶領域を形成することを可能とするプログラムを含み、例えば、パルス発光するエキシマレーザ７１の発光制御、第１の照射および第２の照射におけるアッテネータ７３のエネルギ密度の制御、マスクまたはシフタ移動機構８４を使用してのマスクまたはシフタ交換の制御、駆動装置８１によるＸＹＺθステージ７８の移動制御、アライメントマーク６４および受光装置８２による半導体薄膜７９の位置認識等を含む結晶化装置に必要な各種の制御を行うことができる。
【００５２】
図８（ａ）および（ｂ）に、薄膜半導体に形成されたアライメントマークを有する再結晶化薄膜半導体を使用して作成された液晶表示装置の実施例を示す。図８（ａ）の液晶表示装置９０の上部の信号線駆動回路部分１００に形成されたアライメントマークを１０２で示し、下側の表示部分１１９に形成されたアライメントマークを１０２‘で示している。図６の素子形成区画５４に対応する素子形成領域を１０３および１０３’で示している。図面の簡略化のため右上部分のみ図示し、他は省略している。この実施例ではアライメントマークを駆動回路部分および表示部分の四隅に配置しているが、アライメントマークの数および配置は素子形成領域の数および配置に応じて適宜決定することができる。
【００５３】
液晶表示装置９０は、図８（ｂ）に示すように、上下１対の透明基板９１、９２、液晶層９３、複数の画素電極９４、そして対向電極９７を含み、図８（ａ）に示すように、マトリクス状に配置された複数の画素電極９４、複数の走査配線９５、複数の信号配線９６、及び上記画素電極９４にそれぞれ接続された複数の薄膜トランジスタ９８を含む。
【００５４】
１対の透明基板９１、９２としては例えばガラス基板を用いることができる。これら透明基板９１、９２は、枠状のシール材１１８を介して接合されている。液晶層９３は、１対の透明基板９１、９２およびシール材１１８により囲まれた領域に配置される。
【００５５】
前記１対の透明基板９１、９２のうちの一方の透明基板、例えば下側の透明基板９２の内面には、行方向および列方向にマトリックス状に設けられた複数の画素電極９４と、この複数の画素電極９４にそれぞれ接続された複数の薄膜トランジスタ９８と、複数の薄膜トランジスタ９８と電気的に接続された走査配線９５および信号配線９６とが設けられている。この実施例においては、薄膜トランジスタ９８と画素電極９４がそれぞれ再結晶化された素子形成領域１０３、１０３‘に形成されている。
【００５６】
複数の走査配線９５は行方向に延在し薄膜トランジスタ９８のゲートに接続されている。これら走査配線９５の一端はそれぞれ走査線駆動回路９９に接続されている。また、複数の信号配線９６は列方向に延在して各薄膜トランジスタ９８に接続されている。これら信号配線９６の一端はそれぞれ信号線駆動回路部分１００に接続されている。走査線駆動回路９９および信号線駆動回路部分１００は液晶コントローラ１０１に接続されている。液晶コントローラ１０１は外部から供給される画像信号及び同期信号を受信し、画素映像信号Ｖｐｉｘ、垂直祖歌制御信号ＹＣＴ、および水平走査制御信号ＸＣＴを発生する。
【００５７】
このように図７に示す実施例においては、透明基板９２上に薄膜トランジスタ９８が形成される半導体薄膜が形成され、第１のレーザ照射によりこの半導体薄膜の所定の位置に複数のアライメントマーク１０２、１０２‘が形成される。そしてこのアライメントマーク１０２または１０２’を光学的認識し、これらアライメントマーク１０２、１０２’を基準として位相変調されたエキシマレーザによる結晶化の位置が定められる。そして例えば図３（ｃ）に示す各素子形成区画５４に対応する各素子形成領域１０３、１０３’に薄膜トランジスタ９８が形成される。薄膜トランジスタ９８は公知の薄膜トランジスタ製造工程を用いて形成することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明を実施するための具体例における工程図である。
【図２】本発明のアライメント形成マスクの具体例を示す図である。
【図３】本発明において使用される位相変調エキシマレーザ結晶化法について説明する図である。
【図４】本発明において使用可能な位相シフトマスクの斜視図である。
【図５】本発明において使用可能な段差部を格子状に形成した位相シフタ（ａ）とその光強度分布（ｂ）を示す図面である。
【図６】大面積の絶縁基板上に多数の素子形成領域が形成された本発明の具体例を示す図である。
【図７】本発明において使用される半導体薄膜の結晶化装置の具体例を示す図である。
【図８】本発明により形成された薄膜半導体を使用した液晶表示装置の具体例を示す図である。
【図９】従来技術による半導体薄膜の結晶化方法を示す図である。
【符号の説明】
【００５９】
１０…半導体薄膜形成基板、  １１…支持基板、  １２…絶縁膜（アンダーコート層）、  １３…半導体薄膜、  １４…保護膜、  １５…アライメントマーク、  １６…アライメント形成マスクまたはシフタ、  １７…金属薄板、  １８…貫通部、  １９…レーザ光、  ２０…エキシマレーザ光、  ２１…大粒径化された再結晶領域、  ２２…アイランド、  ２３…薄膜トランジスタ、  ２４…ソース領域、  ２５…チャネル領域、  ２６…ドレイン領域、  ２７…ゲート絶縁膜、  ２８…ゲート電極、  ２９…ソース電極、  ３０…ドレイン電極、  ３１…絶縁性保護膜、  ３２…スルーホール、  ４１…位相シフトマスク、  ４２…第１のストリップ領域、  ４３…第２のストリップ領域、  ４４…段差部（位相シフト部）、  ４５…エキシマレーザ光、  ４６…強度分布、  ４７…温度分布、  ４８…温度の最小部分、  ４９…温度傾斜部、  ５０…半導体薄膜、  ５１…多結晶領域、  ５２…結晶部分、  ５３…結晶粒界、  ５４…素子形成区画、  ５５…光強度が最小の部分  ６１…絶縁基板、  ６２…ＳｉＯ２膜、  ６３…多結晶シリコン膜、  ６４…アライメントマーク、  ６５…再結晶化領域、  ７０…結晶化装置、  ７１…エキシマレーザ、  ７２…パルスレーザ光、  ７３…アッテネータ、  ７４…ホモジナイズ光学系、  ７５…アライメント形成マスク、  ７６…位相シフトマスク、  ７７…投影レンズ、  ７８…ＸＹＺθステージ、  ７９…半導体薄膜、  ８０…絶縁基板、  ８１…駆動装置、  ８２…受光装置、  ８３…制御装置、  ８４…マスクまたはシフタ移動機構、  ８５…信号処理部  ８６…記憶部、  ９０…液晶表示装置、  ９１…透明基板、  ９２…透明基板、  ９３…液晶層、  ９４…画素電極、  ９５…走査配線、  ９６…信号配線、  ９７…対向電極、  ９８…薄膜トランジスタ、  ９９…走査線駆動回路、  １００…信号線駆動回路部分、  １０１…液晶コントローラ、  １０２…アライメントマーク、  １０３…素子形成領域、  １１１…絶縁基板、  １１２…アライメントマーク、  １１３…多結晶シリコン薄膜、  １１４…領域、  １１５…大粒径化された結晶領域、  １１６…多結晶領域、  １１７…アライメントマーク、１１８…シール材、１１９…表示部分
【図１】
2006054223.tif 000003
【図２】
2006054223.tif 000004
【図３】
2006054223.tif 000005
【図４】
2006054223.tif 000006
【図５】
2006054223.tif 000007
【図６】
2006054223.tif 000008
【図７】
2006054223.tif 000009
【図８】
2006054223.tif 000010
【図９】
2006054223.tif 000011