(57)【要約】      （修正有）【課題】ブルーミング及び混色の発生と、フォトダイオードにおける最大電子数及び感度の減少とを同時に抑制し得る固体撮像装置を提供する。【解決手段】光電変換部３２と、信号電荷を検出する信号検出部３３とが形成されたｎ型の半導体基板３０を備える固体撮像装置を用いる。光電変換部３２にフォトダイオード１２を備えておき、半導体基板３０に、光電変換部３２及び信号検出部３３と半導体基板３０の厚み方向において重なるｐウェル３１を形成する。ｐウェル３１は、最も表層側にある界面３１ａが、フォトダイオード１２の表層側の界面１６ａよりも下層に位置するように形成する。好ましくは、ｐウェル３１の不純物プロファイルがフォトダイオード１２の不純物プロファイルに重ならないようにする。このとき、フォトダイオード１２とｐウェル３１との間にはノンドープ領域５０が存在する。【選択図】  図１
2006294871.tif 000002
【特許請求の範囲】
【請求項１】
入射した光を信号電荷に変換する光電変換部と、前記信号電荷を検出する信号検出部とが形成されたｎ型の半導体基板を備える固体撮像装置であって、
前記光電変換部は、前記半導体基板に形成されたフォトダイオードを備え、
前記半導体基板は、前記光電変換部及び前記信号検出部と前記半導体基板の厚み方向において重なるｐウェルを備え、
前記ｐウェルは、最も表層側にある界面が、前記フォトダイオードの表層側の界面よりも下層に位置するように形成されていることを特徴とする固体撮像装置。
【請求項２】
前記ｐウェルは、前記ｐウェルの最も表層側にある界面が、前記フォトダイードの下層側の界面よりも下層に位置し、前記ｐウェルの不純物プロファイルが前記フォトダイオードの不純物プロファイルに重ならないように形成されており、
前記フォトダイオードと前記ｐウェルとの間には、前記半導体基板の形成工程以外の工程によって不純物が導入されていない領域が存在している請求項１に記載の固体撮像装置。
【請求項３】
前記半導体基板の形成工程以外の工程によって不純物が導入されていない領域において、ｎ型不純物の不純物濃度が１×１０12個／ｃｍ3〜１×１０16個／ｃｍ3、ｐ型不純物の不純物濃度が１×１０12個／ｃｍ3〜１×１０16個／ｃｍ3である請求項２に記載の固体撮像装置。
【請求項４】
前記ｐウェルは、前記ｐウェルの最も表層側にある界面が、前記フォトダイオードの表層側の界面とその下層側の界面との間に位置するように形成されている請求項１に記載の固体撮像装置。
【請求項５】
前記半導体基板が、前記ｐウェルの上層に、前記ｐウェルよりも不純物濃度が高い第２のｐウェルを備え、
前記信号検出部が、前記第２のｐウェルが形成された領域に形成されている請求項１〜４のいずれかに記載の固体撮像装置。
【請求項６】
前記半導体基板が、前記ｐウェルの下層に、前記ｐウェルよりも不純物濃度が高いｐ型の埋め込み領域を備えている請求項１〜５のいずれかに記載の固体撮像装置。
【請求項７】
前記半導体基板に、前記光電変換部と前記信号検出部とが、それぞれ複数個形成され、
複数の前記光電変換部と複数の前記信号検出部とは、複数の画素として機能し、
前記複数の画素はマトリックス状に配置され、
前記半導体基板における隣接する画素間には素子分離領域が形成されている請求項１〜６のいずれかに記載の固体撮像装置。
【請求項８】
前記半導体基板が、前記素子分離領域の下層に、前記ｐウェルよりも不純物濃度が高く、且つ、前記画素間を隔離するように形成されたｐ型の第２の埋め込み領域を備えている請求項７に記載の固体撮像装置。
【請求項９】
前記半導体基板が、前記素子分離領域とそれ以外の領域との界面を含む領域に、前記第２のｐウェルよりも不純物濃度が高いｐ型の半導体領域を備えている請求項７に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
従来から、主な固体撮像装置として、ＭＯＳ型イメージセンサや、ＣＣＤ（coupled charged device）が知られている。このうちＭＯＳ型イメージセンサでは、入射した光は光電変換領域（フォトダイオード）によって信号電荷に変換され、信号電荷はトランジスタによって増幅される。詳細に述べると、光電変換領域のポテンシャルは、光電変換により発生する信号電荷によって変調される。そして、増幅トランジスタの増幅係数はそのポテンシャルによって変わる。
【０００３】
また、ＭＯＳ型イメージセンサの場合、信号電荷を増幅するトランジスタは、画素部に含まれている。このため、ＭＯＳ型イメージセンサは、画素サイズの減少と画素数の増加に適応しやすく、この点について期待を集めている。また、ＭＯＳ型イメージセンサは、高感度、低消費電力という特徴や、単一の電源によって動作が可能であるという特徴も備えている。
【０００４】
更に、ＭＯＳ型イメージセンサには、ＣＣＤに比べて、画素が形成されたシリコン基板上に、様々な回路を組み込み易いという利点がある。例えば、周辺回路（レジスタ回路、タイミング回路）、Ａ／Ｄ変換回路（アナログ−デジタル変換回路）、命令回路、Ｄ／Ａ変換回路（デジタル−アナログ変換回路）、ＤＳＰ（Digital Signal Processor）等を組み込むことができる。このように、ＭＯＳ型イメージセンサでは、画素が形成されたシリコン基板上に、機能回路を組み込むことができるため、ＣＣＤに比べて低コスト化を実現できる。
【０００５】
また、ＭＯＳ型イメージセンサは、シリコン基板の表面付近に形成されたフォトダイオードにおいて光電変換が行われる点で、ＣＣＤと共通している。また、両者において、フォトダイオードは複数形成されており、アレイ状に配置されている。但し、ＣＣＤでは、光電変換によって得られた信号電荷は、画素とは別に設けられた拡散領域（信号転送領域）において転送される。このため、ＣＣＤにおいては、光電変換によって生じた電子がリークすることによって、映像の画質が劣化するという問題がある。
【０００６】
具体的には、ＣＣＤにおいては、スメアやブルーミング、混色といった現象が生じ易いという問題がある。スメアとは、強い光が各画素に入射した場合に、フォトダイオードで発生した電子が信号転送領域にリークすることによって、画像に縦線が現れる現象をいう。また、ブルーミングとは、スメアと同様に強い光が各画素に入射した場合に、隣接した画素に電子がリークすることによって、強い光の入射した領域がぼけた映像となる現象をいう。混色とは、光が入射した画素の基板深くに電子が発生し、隣接した画素にその電子がリークすることによって、映像の色彩が混ざって見える現象をいう。
【０００７】
これに対して、ＭＯＳ型イメージセンサでは、信号電荷は、フォトダイオードに接続された配線によって転送される（例えば、特許文献１参照。）。この点について図１２を用いて説明する。図１２は、従来からのＭＯＳ型イメージセンサの回路構成を概略的に示す回路構成図である。
【０００８】
図１２に示すように、ＭＯＳ型イメージセンサは、シリコン基板上の画像取り込み領域１１０に、アレイ状に配置された複数の画素１１１を備えている。各画素１１１は、光電変換素子であるフォトダイオード１１２と、電荷転送トランジスタ１１３と、電荷を消去するためのリセットトランジスタ１１４と、増幅トランジスタ１１５とを備えている。
【０００９】
各画素において、フォトダイオード１１２と電荷転送トランジスタ１１３とは、入射した光を信号電荷に変換する光電変換部として機能している。また、リセットトランジスタ１１４と増幅トランジスタ１１５とは、信号電荷を検出する信号検出部として機能している。
【００１０】
シリコン基板上の画像取り込み領域１１０の周辺には、垂直方向の走査を行う垂直シフトレジスタ１２１と水平方向の走査を行う水平シフトレジスタ１２２とが形成されている。各画素１１１の電荷トランジスタ１１３は、水平ライン毎に、水平画素選択配線１２４によって垂直シフトレジスタ１２１に接続されている。また、リセットトランジスタ１１４も、水平ライン毎に、リセット配線１２３によって垂直シフトレジスタ１２１に接続されている。各画素１１１の増幅トランジスタ１１５は、垂直ライン毎に、垂直信号配線１２６によって水平シフトレジスタ１２２に接続されている。なお、１２５は電流安定トランジスタ、１２８は電圧入力トランジスタである。
【００１１】
垂直シフトレジスタ１２１及び水平方向レジスタ１２２の動作について説明する。先ず、垂直シフトレジスタ１２１は、制御回路（図示せず）に指示された水平ラインを選択する。具体的には、垂直シフトレジスタ１２１は、指示された水平ライン上にある電荷トランジスタ１１３をオン状態、残りの電荷トランジスタ１１３をオフ状態とする。
【００１２】
次に、水平シフトレジスタ１２２は、左から右へと各垂直信号配線１２６に順次パルスを印加して、選択された水平ライン上の各増幅トランジスタ１１５を順次オン状態として、画素１１１に蓄積された信号電荷の読み出しを行う。このようにして全ての水平ラインについて信号電荷の読み出しが行われ、全画素の信号電荷が出力される。
【００１３】
このように、ＭＯＳ型イメージセンサでは、ＣＣＤと異なり、信号電荷は配線によって転送されるため、スミアが生じる余地はない。また、ＭＯＳ型イメージセンサでは、信号電荷を検出する回路が、隣接するフォトダイオード間の中間の位置に配置されている。よって、ＭＯＳ型イメージセンサによれば、ＣＣＤに比べて、隣接する画素間での信号電荷のリークを抑制でき、ブルーミングや混色の発生を抑制できる。
【００１４】
但し、ＭＯＳ型イメージセンサにおいても、ブルーミングや混色の抑制は完全ではない。また、近年においては、デジタルスチルカメラやカメラ付携帯電話の登場により、ＣＣＤに比べてコストが低いＭＯＳ型イメージセンサの需要は増加しており、それに伴いＭＯＳ型イメージセンサの高画質化の要求が高まっている。このような要求に応えるため、例えば、特許文献１は、ブルーミング及び混色の対策を施したＭＯＳ型イメージセンサを開示している。
【００１５】
ここで、特許文献１に示されたＭＯＳ型イメージセンサの構成について説明する。図１３は、ブルーミング及び混色対策を施した従来のＭＯＳ型イメージセンサの構造を示す断面図である。なお、図１３は、一部の画素のみを示している。また、図１３において、図１２で付された符号と同一の符号が付された部材は、図１２で示した部材の具体的構成を示している。
【００１６】
図１３に示すＭＯＳ型イメージセンサでは、シリコン基板１３０の表層にｐウェル１３１が形成されている。また、ｐウェル１３１が形成された領域に、フォトダイオード１１２、電荷転送トランジスタ１１３、リセットトランジスタ１１４、及び増幅トランジスタ１１５が形成されている。更に、シリコン基板１３０の導電型はｎ型である。このため、図１３に示すＭＯＳ型イメージセンサにおいては、ｐウェル１３１よりも深いところで電子が発生した場合、この電子は、ｐウェル１３１によって、それよりも深いところへと放出される。よって、図１３に示すＭＯＳ型イメージセンサによれば、ブルーミング及び混色の発生をより一層抑制できる。
【００１７】
また、図１３の例では、ｐウェル１３１は、シリコン基板１３０へのｐ型不純物のイオン注入や、エピタキシャル成長によって形成されている。ｐウェル１３１の不純物濃度は１×１０14個／ｃｍ3〜１×１０16個／ｃｍ3に設定されている。なお、図示していないが、画像取り込み領域１１０（図１２参照）の周辺領域にも、ｐウェルが形成されている。周辺領域のｐウェルの不純物濃度は１×１０16個／ｃｍ3〜１×１０18個／ｃｍ3に設定されている。
【００１８】
図１３において、１３８は素子分離領域である。１１７は各種トランジスタのソース又はドレインとして使用される半導体領域である。フォトダイオード１１２は、電荷転送トランジスタ１１３のソースとしても使用される。１３４は、電荷転送トランジスタ１１３のゲート電極、１３５はリセットトランジスタ１１４のゲート電極、１３６は増幅トランジスタ１１５のゲート電極である。１３２は光電変換部を示し、１３３は信号検出部を示している。
【００１９】
また、１１８、１１９及び１２９はコンタクトプラグであり、１２０はコンタクトプラグ１１８と１１９とを接続する配線である。１３７はドレイン電圧入力用配線であり、コンタクトプラグ１２９によって増幅トランジスタ１１５のドレイン領域（半導体領域１１７）に接続されている。１４１、１４２及び１４３は層間絶縁膜である。１３９はマトリックス状に開口が設けられた遮光膜、１４０は外部の光をフォトダイオート１１２に集光するための集光レンズである。
【特許文献１】特開２０００−１５０８４８号公報（第１図、第１１図）
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、図１３に示したＭＯＳ型イメージセンサにおいて、ｐウェル１３１は、フォトダイオード１１２に蓄積された電子までも、シリコン基板１３０の回路形成面の反対側の面（裏面）へと放出してしまう。このため、図１３に示したＭＯＳ型イメージセンサにおいては、ｐウェル１３１が形成されないＭＯＳ型イメージセンサに比べて、フォトダイオード１１２に蓄積できる電子の最大電子数（飽和電子数）や感度が減少するという問題がある。
【００２１】
また、近年においては、画素数の増加に伴う画素サイズの縮小によって、フォトダイオード１１２のサイズは小さくなる傾向にあり、最大電子数を維持するのは困難となっている。
【００２２】
一方、ＭＯＳ型イメージセンサにおいて高画質化を図るには、ノイズの影響を小さくする必要があるため、フォトダイオード１１２が蓄積できる電子の最大電子数をできるだけ高くする必要がある。
【００２３】
本発明の目的は、上記問題を解消し、ブルーミング及び混色の発生と、フォトダイオードにおける最大電子数及び感度の減少とを同時に抑制し得る固体撮像装置を提供することにある。
【課題を解決するための手段】
【００２４】
上記目的を達成するために本発明における固体撮像装置は、入射した光を信号電荷に変換する光電変換部と、前記信号電荷を検出する信号検出部とが形成されたｎ型の半導体基板を備える固体撮像装置であって、前記光電変換部は、前記半導体基板に形成されたフォトダイオードを備え、前記半導体基板は、前記光電変換部及び前記信号検出部と前記半導体基板の厚み方向において重なるｐウェルを備え、前記ｐウェルは、最も表層側にある界面が、前記フォトダイオードの表層側の界面よりも下層に位置するように形成されていることを特徴とする。
【発明の効果】
【００２５】
以上の特徴により、本発明における固体撮像装置においては、ｐウェルの表層側の界面は、従来よりも深いところに位置している。このため、本発明の固体撮像装置は、フォトダイオードに蓄積された電子については半導体基板の裏面へと放出されるのを抑制し、ｐウェルよりも深いところで発生した電子については半導体基板の裏面へと放出する。この結果、本発明によれば、ルーミング及び混色が発生するのを抑制しつつ、フォトダイオードにおける最大電子数及び感度が減少するのを抑制し得る。また、このことから、本発明の固体撮像装置においては、高画素化が図られた場合であっても、画素サイズの縮小に伴う画質の劣化が抑制され、高画質が維持される。
【発明を実施するための最良の形態】
【００２６】
本発明における固体撮像装置は、入射した光を信号電荷に変換する光電変換部と、前記信号電荷を検出する信号検出部とが形成されたｎ型の半導体基板を備える固体撮像装置であって、前記光電変換部は、前記半導体基板に形成されたフォトダイオードを備え、前記半導体基板は、前記光電変換部及び前記信号検出部と前記半導体基板の厚み方向において重なるｐウェルを備え、前記ｐウェルは、最も表層側にある界面が、前記フォトダイオードの表層側の界面よりも下層に位置するように形成されていることを特徴とする。
【００２７】
上記本発明における固体撮像装置においては、前記ｐウェルは、前記ｐウェルの最も表層側にある界面が、前記フォトダイードの下層側の界面よりも下層に位置し、前記ｐウェルの不純物プロファイルが前記フォトダイオードの不純物プロファイルに重ならないように形成されており、前記フォトダイオードと前記ｐウェルとの間には、前記半導体基板の形成工程以外の工程によって不純物が導入されていない領域が存在している態様とすることができる。
【００２８】
この態様とした場合は、ブルーミング及び混色の発生の抑制と、フォトダイオードにおける最大電子数及び感度の減少の抑制とをより一層図ることができる。また、前記半導体基板の形成工程以外の工程によって不純物が導入されていない領域において、ｎ型不純物の不純物濃度は１×１０12個／ｃｍ3〜１×１０16個／ｃｍ3、ｐ型不純物の不純物濃度は１×１０12個／ｃｍ3〜１×１０16個／ｃｍ3であるのが好ましい。
【００２９】
また、上記本発明における固体撮像装置においては、前記ｐウェルは、前記ｐウェルの最も表層側にある界面が、前記フォトダイードの表層側の界面とその下層側の界面との間に位置するように形成されていても良い。
【００３０】
上記本発明における固体撮像装置においては、前記半導体基板が、前記ｐウェルの上層に、前記ｐウェルよりも不純物濃度が高い第２のｐウェルを備え、前記信号検出部が、前記第２のｐウェルが形成された領域に形成されている態様とすることもできる。この態様によれば、信号検出部を構成するトランジスタ素子の性能を向上でき、ラッチアップなどの現象の発生を抑制できる。
【００３１】
また、上記本発明における固体撮像装置においては、前記ｐウェルの下層に、前記ｐウェルよりも不純物濃度が高いｐ型の埋め込み領域を備えている態様とすることもできる。この態様においては、ｐウェル３１よりも深いところで発生した電子の光電変換部３２への侵入を一層抑制することができる。
【００３２】
上記本発明における固体撮像装置においては、前記半導体基板に、前記光電変換部と前記信号検出部とが、それぞれ複数個形成され、複数の前記光電変換部と複数の前記信号検出部とは、複数の画素として機能し、前記複数の画素はマトリックス状に配置され、前記半導体基板における隣接する画素間には素子分離領域が形成されている態様とすることもできる。この態様においては、前記半導体基板が、前記素子分離領域の下層に、前記ｐウェルよりも不純物濃度が高く、且つ、前記画素間を隔離するように形成されたｐ型の第２の埋め込み領域を備えているのが好ましい。この場合においても、ｐウェル３１よりも深いところで発生した電子の光電変換部３２への侵入を一層抑制することができる。
【００３３】
更に、上記本発明における固体撮像装置においては、前記半導体基板が、前記素子分離領域とそれ以外の領域との界面を含む領域に、前記第２のｐウェルよりも不純物濃度が高いｐ型の半導体領域を備えていても良い。この場合も、ｐウェル３１よりも深いところで発生した電子の光電変換部３２への侵入を一層抑制することができる。
【００３４】
（実施の形態１）
以下、本発明の実施の形態１における固体撮像装置について、図１〜図３を参照しながら説明する。本実施の形態１における固体撮像装置は、ＭＯＳ型イメージセンサであり、図１２に示した従来のＭＯＳ型イメージセンサと同様の回路構成を備えているが、断面構造の点でこれと異なっている。この点について以下に説明する。
【００３５】
本実施の形態１における固体撮像装置の断面構造について図１を用いて説明する。図１は、本発明の実施の形態１における固体撮像装置の構造を示す断面図である。図１に示すように、半導体基板３０には、光電変換部３２及び信号検出部３３に半導体基板３０の厚み方向において重なるようにｐウェル３１が形成されている。言い換えると、ｐウェル３１は、その形成領域が、半導体基板３０をその厚み方向から観察したときに、光電変換部３２及び信号検出部３３の形成領域と重なるように形成されている。
【００３６】
また、本実施の形態１においては、ｐウェル３１は、その最も表層側にある界面３１ａが、フォトダイオード１２の下層側の界面１６ｂよりも下層に位置するように形成されている。更に、フォトダイオード１２とｐウェル３１との間には、半導体基板３０の形成工程以外の工程、例えばイオン注入工程によって不純物が導入されていない領域（以下、「ノンドープ領域」という。）５０が存在している。
【００３７】
本実施の形態１では、半導体基板３０としてｎ型のシリコン基板を使用している。よって、ノンドープ領域５０には、イオン注入による不純物は存在していないが、半導体基板３０の製造時のエピタキシャル成長の際に導入されたｎ型不純物（ｎ型イオン）は存在している。具体的には、ノンドープ領域５０の不純物領域は、ｎ型不純物の不純物濃度が１×１０12個／ｃｍ3〜１×１０16個／ｃｍ3、特には１×１０13個／ｃｍ3〜１×１０15個／ｃｍ3、ｐ型不純物の不純物濃度が１×１０12個／ｃｍ3〜１×１０16個／ｃｍ3、特には１×１０13個／ｃｍ3〜１×１０15個／ｃｍ3、である領域であるのが好ましい。
【００３８】
なお、図１に示すように、本実施の形態１においても、従来例と同様に、フォトダイオード１２は、ｎ型の半導体領域によって形成されており、入射した光の強度に応じて信号電荷を蓄積する。フォトダイオード１２の表層にはｐ型の表面反転層を形成することもできる。また、フォトダイオード１２及び電荷転送トランジスタ１３は、入射した光を信号電荷に変換する光電変換部３２を構成する。リセットトランジスタ１４及び増幅トランジスタ１５は、信号電荷を検出する信号検出部３３を構成する。光電変換部３２と信号検出部３３との間には、素子分離領域３８が形成されている。
【００３９】
また、電荷転送トランジスタ１３は、フォトダイオード１２をソースとして使用し、更に、ドレインとして使用するｎ型の半導体領域１７ａとゲート電極３５とを備えている。リセットトランジスタ１４は、ソースとして使用するｎ型の半導体領域１７ｂと、ゲート電極３５と、ドレインとして使用するｎ型の半導体領域１７ｃとを備えている。
【００４０】
半導体領域１７ｃは、増幅トランジスタ１５のソースとしても使用されている。増幅トランジスタ１５は、ゲート電極３６と、ドレインとして使用するｎ型の半導体領域１７ｄとを備えている。電荷転送トランジスタ１３のドレイン（半導体領域１７ａ）と増幅トランジスタ１５のドレイン（半導体領域１７ｄ）とは、コンタクトプラグ１８、配線２０及びコンタクトプラグ１９を介して接続されている。
【００４１】
半導体基板３０の基板面上には、従来例と同様に、層間絶縁膜４１〜４３、ドレイン電圧入力用配線３７、マトリックス状に開口が設けられた遮光膜３９、及び外部の光をフォトダイオート１１２に集光するための集光レンズ４０が形成されている。増幅トランジスタ１５のドレインとして使用される半導体領域１７ｄは、コンタクトプラグ２９によってドレイン電圧入力用配線３７に接続されている。
【００４２】
ここで、フォトダイオード１２の不純物プロファイルについて、図２を用いて、従来例と対比しながら説明する。図２は、フォトダイオードの不純物プロファイルを示す図であり、図２（ａ）は、図１２及び図１３に示す従来の固体撮像装置における不純物プロファイルを示し、図２（ｂ）は、図１に示した実施の形態１の固体撮像装置における不純物プロファイルを示し、図２（ｃ）は、実施の形態１の別の例における不純物プロファイルを示している。
【００４３】
図１３で示したように、従来のＭＯＳ型イメージセンサにおいて、フォトダイオード１１２の表層側の界面とｐウェル１３１の表層側の界面とは、共に基板面と一致している。よって、図２（ａ）に示すように、フォトダイオード１１２の不純物プロファイルは、その基板深さ方向全体に渡って、ｐウェル１３１の不純物プロファイルと重なっている。
【００４４】
これに対して、図２（ｂ）に示すように、本実施の形態１においては、ｐウェル３１は、その不純物プロファイルが、フォトダイオード１２の不純物プロファイルと重ならないように形成されている。このため、本実施の形態１では、図１に示したように、フォトダイオード１２とｐウェル３１との間にはノンドープ領域５０が存在することになる。
【００４５】
このように、本実施の形態１においては、フォトダイオード１２は、ｐウェル３１の表層側の界面３１ａよりも上層に形成されている。よって、フォトダイオード１２に蓄積された電子が半導体基板３０の裏面へと過度に放出されるのを抑制できる。従って、本実施の形態１によれば、フォトダイオード１２における信号電荷の最大電子数及び感度の減少を抑制できる。
【００４６】
更に、ｐウェル３１は、半導体基板３０の厚み方向において、フォトダイオード１２と重なるため、ｐウェル３１よりも深いところで発生した電子は、隣接する画素（光電変換部３２）に侵入することなく、半導体基板３０の裏面へと放出される。従って、本実施の形態１によれば、ブルーミング及び混色の発生を抑制できる。
【００４７】
また、本実施の形態１において、ｐウェル３１は図１及び図２（ｂ）に示すものに限定されるものではない。ｐウェル３１は、最も表層側にある界面３１ａが、フォトダイオード１２の表層側の界面１６ａよりも下層に位置するように形成されていれば良い。例えば、図２（ｃ）に示すように、ｐウェル３１の表層側の界面が、フォトダイオードの表層側の界面（基板面）と下層側の界面との間に位置し、これらの不純物プロファイルの一部が重なる態様であっても良い。
【００４８】
この態様であっても、フォトダイオード１２に蓄積された電子が半導体基板３０の裏面へと過度に放出されるのを抑制でき、上述した効果を得ることができる。また、図２（ｃ）に示す態様とする場合は、ｐウェル３１の不純物プロファイルにおけるフォトダイオード１２の不純物プロファイルと重なる部分の深さ方向の長さｄは、フォトダイオード１２の不純物プロファイルの深さ方向の長さをＤとすると、Ｄ／２以下に設定するのが好ましい。
【００４９】
なお、図２（ｂ）及び（ｃ）に示すように、ｐウェル３１の不純物プロファイルには、半導体基板３０の裏面に向かって不純物濃度が上昇する勾配を付与しておくのが好ましい。このような勾配を付与した場合は、フォトダイオード１２から放出された電子を再びフォトダイオード１２に戻すことができる。また、ｐウェル３１よりも深いところで発生した電子の半導体基板３０の裏面への放出を促進できる。
【００５０】
次に、図１に示した本実施の形態１における固体撮像装置の製造方法について図３を用いて説明する。図３は、図１に示した固体撮像装置の製造方法を示す断面図であり、図３（ａ）〜（ｄ）それぞれは一連の主な工程を示している。
【００５１】
最初に、図３（ａ）に示すように、半導体基板３０に、予め設定された間隔で、複数の素子分離領域３８を形成する。本実施の形態１においては、ＳＴＩ（Shallow Trench Isolation）法によって、埋め込みトレンチ構造の素子分離領域３８を形成している。また、本実施の形態１においては、半導体基板３０の抵抗率は、１０Ω以上、特には１０Ω〜５０Ωに設定されているのが好ましい。これは、半導体基板３０の抵抗率が１０Ω未満となると、半導体基板へのイオン注入によるポテンシャルの変化が小さくなり、特にｐ型領域への反転が困難になるからである。
【００５２】
次に、ボロン（Ｂ）等のｐ型不純物をイオン注入して、半導体基板３０の内部に、図２（ｂ）に示した不純物プロファイルを有するｐウェル３１を形成する。このとき、ｐウェル３１は、ｐウェル３１の表層側の界面３１ａが、半導体基板３０の基板面の下に、好ましくは基板面から１μｍ〜２０μｍのところに位置し、不純物濃度が１×１０12個／ｃｍ3〜１０17個／ｃｍ3、特に好ましくは１×１０14個／ｃｍ3〜１×１０16個／ｃｍ3となるように形成するのが好ましい。
【００５３】
また、イオン注入は、その後の熱処理によってｐウェル３１の不純物が拡散した場合であっても、フォトダイオード１２とｐウェル３１との間にノンドープ領域５０が存在するように条件を設定して行われる。更に、ｐウェル３１は、緩やかな濃度勾配を持って、広い範囲に分布するのが好ましい。具体的には、ｐウェル３１は、加速エネルギーが１００ｋｅＶ〜２０００ｋｅＶ、ドーズ量が１×１０14個／ｃｍ2〜１×１０16個／ｃｍ2に設定されたイオン注入を、２回〜１０回行うことによって形成するのが好ましい。
【００５４】
次に、図３（ｂ）に示すように、ｐウェル３１の上層（半導体基板３０の表層近傍）にフォトダイオード１２を形成する。具体的には、先ず、半導体基板３０の基板面に、フォトダイオード１２の形成領域が開口したレジストパターン５１を形成する。次に、レジストパターン５１をマスクとして、砒素（Ａｓ）等のｎ型不純物をイオン注入する。このときのイオン注入は、例えば、加速エネルギー（加速電圧）を１００ｋｅＶ〜１０００ｋｅＶ、ドーズ量を１×１０12個／ｃｍ2〜５×１０12個／ｃｍ2に設定して行うのが好ましい。その後、レジストパターン５１を除去する。
【００５５】
次に、図３（ｃ）に示すように、ｐウェル３１の上層（半導体基板３０の表層近傍）にトランジスタのソース又はドレインとなる半導体領域１７ａ〜１７ｄを形成する。具体的には、先ず、半導体基板３０の基板面に、半導体領域１７ａ〜１７ｄの形成領域が開口したレジストパターン５２を形成する。次に、レジストパターン５２をマスクとして、砒素（Ａｓ）等のｎ型不純物をイオン注入する。このときのイオン注入は、例えば、加速エネルギー（加速電圧）を１０ｋｅＶ〜１００ｋｅＶ、ドーズ量を１×１０12個／ｃｍ2〜１×１０16個／ｃｍ2に設定して行うのが好ましい。その後、レジストパターン５２を除去する。
【００５６】
次に、図３（ｄ）に示すように、ゲート電極３４〜３６、コンタクトプラグ１８、１９及び２９、配線２０、層間絶縁膜４１〜４３、ドレイン電圧入力用配線３７、遮光膜３９、及び集光レンズ４０を形成すると、図１に示した固体撮像装置を得ることができる。図３（ｄ）において、層間絶縁膜４３、遮光膜３９、及び集光レンズ４０については図示を省略している。
【００５７】
なお、図３（ｃ）に示す工程を実施する前に、ゲート電極３４〜３６を予め形成しても良い。この場合は、ゲート電極３４〜３６をマスクとして用いることができ、自己整合的にソース又はドレインとなる半導体領域１７ａ〜１７ｄを形成できる。また、この場合は、レジストパターン５２を形成しなくても良いため、工程の短縮化を図ることができる。
【００５８】
（実施の形態２）
次に、本発明の実施の形態２における固体撮像装置について、図４及び図５を参照しながら説明する。本実施の形態２における固体撮像装置も、ＭＯＳ型イメージセンサであり、図１２に示した従来のＭＯＳ型イメージセンサと同様の回路構成を備えている。
【００５９】
先ず、図４を用いて本実施の形態２における固体撮像装置の断面構造について説明する。図４は、本発明の実施の形態２における固体撮像装置の構造を示す断面図である。なお、図４において、図１に示した符号が付された部分は、図１に示された部分と同様の部分である。
【００６０】
図４に示すように、本実施の形態２においては、半導体基板３０のｐウェル３１の上層に、表層側の界面が基板面と一致する第２のｐウェル６０が形成されている。第２のウェル６０は、信号検出部３３のみに半導体基板３０の厚み方向において重なっており、信号検出部３３は、第２のｐウェル６０が形成された領域に形成されている。
【００６１】
更に、第２のｐウェル６０の不純物濃度は、ｐウェル３１のそれよりも高く設定されている。本実施の形態２において、ｐウェル３１の不純物濃度は、例えば、１×１０14個／ｃｍ3〜１×１０17個／ｃｍ3に設定するのが好ましい。第２のｐウェル６０の不純物濃度は、ｐウェル３１の不純物濃度よりも約１桁多い値、例えば、１×１０15個／ｃｍ3〜１×１０18個／ｃｍ3に設定するのが好ましい。
【００６２】
このように、本実施の形態２においては、半導体基板３０に第２のｐウェル６０が形成されている。このため、信号検出部３３を構成するリセットトランジスタ１４及び増幅トランジスタ１５の特性を安定させることができ、リセットトランジスタ１４及び増幅トランジスタ１５においてラッチアップなどの不具合が発生するのを抑制できる。このことから、本実施の形態２によれば、フォトダイオード１２の飽和電子数の減少の抑制を図りつつ、実施の形態１に比べて信号検出部３３の性能を安定化できる。
【００６３】
また、第２のｐウェル６０が形成されている点以外については、本実施の形態２における固体撮像装置は、実施の形態１における固体撮像装置と同様に構成されている。つまり、本実施の形態２においても、実施の形態１と同様に、半導体基板３０にはｐウェル３１が形成されている。よって、本実施の形態２における固体撮像装置も、実施の形態１で述べた効果を得ることができる。
【００６４】
なお、本実施の形態２において第２のｐウェル６０は、図４に示す例に限定されるものではない。例えば、第２のｐウェル６０は、信号検出部３３と第２のｐウェル６０との間にノンドープ領域が存在するように形成しても良い。
【００６５】
次に、図４に示した本実施の形態２における固体撮像装置の製造方法について図５を用いて説明する。図５は、図４に示した固体撮像装置の製造方法を示す断面図であり、図５（ａ）〜（ｄ）それぞれは一連の主な工程を示している。
【００６６】
最初に、図５（ａ）に示すように、半導体基板３０に、素子分離領域３８及びｐウェル３１を順に形成する。素子分離領域３８及びｐウェル３１の形成は、実施の形態１において図３（ａ）に示した工程と同様にして行う。なお、本実施の形態２においては、半導体基板３０の抵抗率は、１０Ω以上、特には１０Ω〜５００Ωに設定される。
【００６７】
次に、半導体基板３０上に、第２のｐウェル６０の形成領域（信号検出部３３の形成領域（図３参照））が開口したレジストパターン６１を形成する。そして、レジストパターン６１をマスクとして、ボロン（Ｂ）等のｐ型不純物をイオン注入する。これにより、第２のｐウェル６０が形成される。また、その後、レジストパターン６１を除去する。
【００６８】
但し、第２のｐウェル６０は、ｐウェル３１よりも浅い領域に形成する必要がある。よって、第２のｐウェル６０は、加速エネルギーが１００ｋｅＶ〜８００ｋｅＶ、ドーズ量が１×１０15個／ｃｍ2〜１×１０17個／ｃｍ2に設定されたイオン注入を、２回〜３回行うことによって形成するのが好ましい。
【００６９】
次に、図５（ｂ）に示すように、ｐウェル３１の上層（半導体基板３０の表層近傍）であって、第２のｐウェル６０が形成されていない領域に、フォトダイオード１２を形成する。具体的には、レジストパターン６２を形成した後、これをマスクとしてｎ型不純物をイオン注入する。その後、レジストパターン６２を除去する。なお、フォトダイオード１２の形成は、実施の形態１において図３（ｂ）に示した工程と同様に行う。
【００７０】
次に、図５（ｃ）に示すように、半導体領域１７ａ〜１７ｄを形成する。このうち、半導体領域１７ｂ〜１７ｄについては、第２のｐウェル６０が形成された領域に形成する。具体的には、先ず、半導体基板３０の基板面に、半導体領域１７ａ〜１７ｄの形成領域が開口したレジストパターン６３を形成した後、これをマスクとしてｎ型不純物をイオン注入する。その後、レジストパターン６３を除去する。なお、半導体領域１７ａ〜１７ｄの形成は、実施の形態１において図３（ｃ）に示した工程と同様に行う。
【００７１】
次に、図５（ｄ）に示すように、ゲート電極３４〜３６、コンタクトプラグ１８及び１９、配線２０、層間絶縁膜４１〜４３、ドレイン電圧入力用配線３７、遮光膜３９、及び集光レンズ４０を形成すると、図４に示した固体撮像装置を得ることができる。図５（ｄ）において、層間絶縁膜４３、遮光膜３９、及び集光レンズ４０については図示を省略している。
【００７２】
なお、本実施の形態２において、第２のｐウェル６０の形成は、リセットトランジスタ１４及び増幅トランジスタ１５の閾値制御のためのイオン注入と同時に行うのが好ましい。この場合は、一度の工程で、第２のｐウェル６０の形成と閾値制御とを同時に行うことができる。よって、工程の削減、ひいては製造コストの削減を図ることができる。また、本実施の形態２においても、図５（ｃ）に示す工程を実施する前に、ゲート電極３４〜３６を予め形成し、これらをマスクとして用いることができる。
【００７３】
（実施の形態３）
次に、本発明の実施の形態３における固体撮像装置について、図６を参照しながら説明する。本実施の形態３における固体撮像装置も、ＭＯＳ型イメージセンサであり、図１２に示した従来のＭＯＳ型イメージセンサと同様の回路構成を備えている。図６は、本発明の実施の形態３における固体撮像装置の構造を示す断面図である。なお、図６において、図１及び図４に示した符号が付された部分は、図１及び図４に示された部分と同様の部分である。
【００７４】
図６に示すように、本実施の形態３においては、半導体基板３０のｐウェル３１の下層に、ｐウェル３１よりも不純物濃度が高いｐ型の埋め込み領域７０が形成されている。埋め込み領域７０の表層側の界面は、ｐウェル３１の下層側の界面と一致している。また、埋め込み領域７０の不純物濃度は、第２のｐウェル６０と同様に、例えば、１×１０15個／ｃｍ3〜１×１０18個／ｃｍ3に設定するのが好ましい。
【００７５】
また、埋め込み領域７０の形成は、ｐウェル３１の形成前において、画像取り込み領域（図１２参照）の周辺の領域のｐウェル（図示せず）の形成と同時に行うことができる。このときのイオン注入は、例えば、不純物としてボロン（Ｂ）を用い、加速エネルギーを３００ｋｅＶ〜１０００ｋｅＶ、好ましくは８００ｋｅＶ程度、ドーズ量を１×１０12個
／ｃｍ2〜１×１０14個／ｃｍ2に設定して行うのが好ましい。
【００７６】
このように、本実施の形態３においては、ｐウェル３１の下層に埋め込み領域７０が形成されており、埋め込み領域７０のポテンシャルはｐウェル３１のポテンシャルよりエネルギー的に高くなっている。このため、本実施の形態３によれば、実施の形態１及び２に比べて、ｐウェル３１よりも深いところで発生した電子の光電変換部３２への侵入を一層抑制することができる。つまり、本実施の形態３によれば、実施の形態１及び２に比べてブルーミング及び混色の発生を一層抑制できる。
【００７７】
また、埋め込み領域７０が形成されている点以外については、本実施の形態３における固体撮像装置は、実施の形態２における固体撮像装置と同様に構成されている。よって、本実施の形態３における固体撮像装置は、実施の形態２で述べた効果を得ることもできる。なお、本実施の形態３における固体撮像装置は、埋め込み領域７０を備えた態様であれば良く、図示していないが、実施の形態１と同様に、第２のｐウェル６０を備えていない態様であっても良い。
【００７８】
（実施の形態４）
次に、本発明の実施の形態４における固体撮像装置について、図７及び図８を参照しながら説明する。本実施の形態４における固体撮像装置も、ＭＯＳ型イメージセンサであり、図１２に示した従来のＭＯＳ型イメージセンサと同様の回路構成を備えている。
【００７９】
先ず、図７を用いて本実施の形態２における固体撮像装置の断面構造について説明する。図７は、本発明の実施の形態４における固体撮像装置の構造を示す断面図である。なお、図７において、図１及び図４に示した符号が付された部分は、図１及び図４に示された部分と同様の部分である。
【００８０】
図７に示すように、本実施の形態４においては、半導体基板３０に形成された素子分離領域３８のうち、隣接する画素間の境界に位置する素子分離領域３８の下層に、画素間を隔離するようにｐ型の埋め込み領域７１が形成されている。また、埋め込み領域７１は、素子分離領域３８の下層側の界面からｐウェル３１にまで達している。
【００８１】
更に、埋め込み領域７１の不純物濃度は、ｐウェル３１のそれよりも高い値に設定されている。本実施の形態４において、ｐウェル３１の不純物濃度は、例えば、１×１０14個／ｃｍ3〜１×１０17個／ｃｍ3に設定するのが好ましい。埋め込み領域７１の不純物濃度は、ｐウェル３１の不純物濃度よりも約１桁多い値、例えば、１×１０15個／ｃｍ3〜１×１０18個／ｃｍ3に設定するのが好ましい。
【００８２】
このように、本実施の形態４においては、埋め込み領域７１が形成されている。このため、本実施の形態４によれば、実施の形態１及び２に比べて、ｐウェル３１よりも深いところで発生した電子の光電変換部３２への侵入を一層抑制することができる。つまり、本実施の形態３によれば、実施の形態１及び２に比べてブルーミング及び混色の発生を一層抑制できる。
【００８３】
また、埋め込み領域７１が形成されている点以外については、本実施の形態４における固体撮像装置は、実施の形態２における固体撮像装置と同様に構成されている。よって、本実施の形態３における固体撮像装置は、実施の形態２で述べた効果を得ることもできる。
【００８４】
なお、埋め込み領域７１の深さは、特に限定されるものではないが、画素への電子の侵入の抑制を効果的に行う点から、第２のｐウェル６０の下層側の界面よりも深くなるように設定するのが好ましい。
【００８５】
また、埋め込み領域７１が形成されている点以外については、本実施の形態４における固体撮像装置は、実施の形態２における固体撮像装置と同様に構成されている。よって、本実施の形態４における固体撮像装置は、実施の形態２で述べた効果を得ることもできる。
【００８６】
次に、図７に示した本実施の形態４における固体撮像装置の製造方法について図８を用いて説明する。図８は、図７に示した固体撮像装置の製造方法を示す断面図であり、図８（ａ）〜（ｄ）それぞれは一連の主な工程を示している。
【００８７】
最初に、図８（ａ）に示すように、素子分離領域３８及びｐウェル３１を順に形成した後、半導体基板３０上に、第２のｐウェル６０の形成領域が開口したレジストパターン７２を形成し、これをマスクとして、ボロン（Ｂ）等のｐ型不純物をイオン注入する。これにより、第２のｐウェル６０が形成される。その後、レジストパターン７２を除去する。本工程は、実施の形態２において図５（ａ）に示した工程と同様にして行う。
【００８８】
次に、図８（ｂ）に示すように、埋め込み領域７１の形成領域（即ち、画素間の境界にある素子分離領域８上の領域）が開口したレジストパターン７２を形成する。次いで、レジストパターン７２をマスクとして、ボロン（Ｂ）等のｐ型不純物をイオン注入して、埋め込み領域７１を形成する。
【００８９】
このときのイオン注入は、例えば、加速エネルギーを１００ｋｅＶ〜１０００ｋｅＶ、ドーズ量を１×１０15個／ｃｍ2〜１×１０18個／ｃｍ2に設定し、２回〜４回を行うのが好ましい。そうすることにより、ｐウェル３１と素子分離領域３８との間に、略均一に不純物イオンを分布させることが可能となる。
【００９０】
次に、図８（ｃ）に示すように、ｐウェル３１の上層（半導体基板３０の表層近傍）であって、第２のｐウェル６０が形成されていない領域に、フォトダイオード１２を形成する。具体的には、レジストパターン７４を形成した後、これをマスクとしてｎ型不純物をイオン注入する。その後、レジストパターン７４を除去する。なお、フォトダイオード１２の形成は、実施の形態１において図３（ｂ）に示した工程と同様に行う。
【００９１】
次に、図８（ｄ）に示すように、トランジスタのソース又はドレインとなる半導体領域１７ａ〜１７ｄを形成する。半導体領域１７ａ〜１７ｄの形成は、実施の形態１において図３（ｃ）に示した工程と同様に行う。
【００９２】
更に、ゲート電極３４〜３６、コンタクトプラグ１８及び１９、配線２０、層間絶縁膜４１〜４３、ドレイン電圧入力用配線３７、遮光膜３９、及び集光レンズ４０を形成すると、図７に示した固体撮像装置を得ることができる。図８（ｄ）において、層間絶縁膜４３、遮光膜３９、及び集光レンズ４０については図示を省略している。
【００９３】
なお、本実施の形態４における固体撮像装置は、埋め込み領域７１を備えた態様であれば良く、図示していないが、実施の形態１と同様に、第２のｐウェル６０を備えていない態様であっても良い。
【００９４】
（実施の形態５）
次に、本発明の実施の形態５における固体撮像装置について、図９を参照しながら説明する。本実施の形態５における固体撮像装置も、ＭＯＳ型イメージセンサであり、図１２に示した従来のＭＯＳ型イメージセンサと同様の回路構成を備えている。図９は、本発明の実施の形態５における固体撮像装置の構造を示す断面図である。なお、図９において、図１、図４、図６及び図７に示した符号が付された部分は、図１、図４、図６及び図７に示された部分と同様の部分である。
【００９５】
図９に示すように、本実施の形態５における固体撮像装置は、図６に示した実施の形態３における固体撮像装置の特徴と、図７に示した実施の形態４における固体撮像装置の特徴とを備えている。即ち、本実施の形態５においては、半導体基板３０のｐウェル３１の下層に、ｐウェル３１よりも不純物濃度が高いｐ型の埋め込み領域７０が形成されている。また、半導体基板３０に形成された素子分離領域３８のうち、隣接する画素間の境界に位置する素子分離領域３８の下層にも、画素間を隔離するようにｐ型の埋め込み領域７１が形成されている。
【００９６】
このため、本実施の形態５における固体撮像装置においては、各画素は、埋め込み領域７０と埋め込み領域７１とによって囲まれた状態となる。従って、実施の形態５によれば、実施の形態３及び４よりも、一層、ブルーミング及び混色の発生を抑制できる。
【００９７】
（実施の形態６）
次に、本発明の実施の形態６における固体撮像装置について、図１０及び図１１を参照しながら説明する。本実施の形態６における固体撮像装置も、ＭＯＳ型イメージセンサであり、図１２に示した従来のＭＯＳ型イメージセンサと同様の回路構成を備えている。
【００９８】
先ず、図１０を用いて本実施の形態６における固体撮像装置の断面構造について説明する。図１０は、本発明の実施の形態６における固体撮像装置の構造を示す断面図である。なお、図１０において、図１、図４及び図６に示した符号が付された部分は、図１、図４及び図６に示された部分と同様の部分である。
【００９９】
図１０に示すように、本実施の形態６においては、素子分離領域３８とそれ以外の領域との界面を含む領域に、ｐ型の半導体領域８０が形成されている。半導体領域８０は、素子分離領域３８とそれ以外の領域との界面及びその近傍へと広がっている。本実施の形態６においては、半導体領域８０は、素子分離領域３８とそれ以外の領域との界面から、半導体基板３０の深さ方向に１ｎｍ〜１００ｎｍ、特には、５ｎｍ〜３０ｎｍ程度の範囲で形成されているのが好ましい。
【０１００】
更に、半導体領域８０の不純物濃度は、第２のｐウェル６０のそれよりも高い値に設定されている。本実施の形態６において、第２のｐウェル６０の不純物濃度は、例えば、１×１０15個／ｃｍ3〜１×１０18個／ｃｍ3に設定するのが好ましい。また、半導体領域８０の不純物濃度は、例えば、１×１０16個／ｃｍ3〜１×１０19個／ｃｍ3に設定するのが好ましい。
【０１０１】
このように、本実施の形態６においては、半導体領域８０が形成されている。このため、本実施の形態６によれば、実施の形態２及び４よりも、画素間で生じる電子のリークを抑制することができる。本実施の形態３によれば、実施の形態２及び５に比べて、画素間で生じる電子のリークによるブルーミング及び混色の発生を抑制できる。
【０１０２】
また、半導体領域８０が形成されている点以外については、本実施の形態６における固体撮像装置は、実施の形態３における固体撮像装置と同様に構成されている。よって、実施の形態６における固体撮像装置は、実施の形態３で述べた効果を得ることもできる。
【０１０３】
次に、図１０に示した本実施の形態６における固体撮像装置の製造方法について図１１を用いて説明する。図１１は、図１０に示した固体撮像装置の製造方法を示す断面図であり、図１１（ａ）〜（ｄ）それぞれは一連の主な工程を示している。
【０１０４】
最初に、図１１（ａ）に示すように、半導体基板３０上に基板保護膜８１を形成した後、素子分離領域３８の形成領域にトレンチ８２を形成する。本実施の形態１０においては、基板保護膜８１は、シリコン酸化膜とシリコン窒化膜とを順に成膜して得られた積層膜である。
【０１０５】
次に、図１１（ｂ）に示すように、残存する基板保護膜をマスクとして、ボロン等のｐ型不純物をイオン注入する。これにより、半導体領域８０が形成される。このときのイオン注入は、例えば、加速エネルギー（加速電圧）を５ｋｅＶ〜１００ｋｅＶ、ドーズ量を１×１０16個／ｃｍ2〜１×１０19個／ｃｍ2に設定して、１回〜３回行うのが好ましい。
【０１０６】
次いで、図１１（ｃ）に示すように、シリコン酸化膜等の絶縁膜８３を成膜し、トレンチ８２の内部を埋め込む。次に、図１１（ｄ）に示すように、トレンチ８２の内部にのみ絶縁膜８３が残存するように、半導体基板３０の表面を研磨して平坦化する。これにより、界面に半導体領域８０が形成された素子分離領域３８が形成される。
【０１０７】
次に、図１１においては、図示していないが、実施の形態１〜５と同様に、イオン注入によって、埋め込み領域７０、ｐウェル３１、第２のｐウェル６０、フォトダイオード１２、及び半導体領域１７ａ〜１７ｄを形成する（図５（ａ）〜図５（ｃ）参照）。更に、ゲート電極３４〜３６、コンタクトプラグ１８及び１９、配線２０、層間絶縁膜４１〜４３、ドレイン電圧入力用配線３７、遮光膜３９、及び集光レンズ１４０を形成すると、図１０に示した固体撮像装置を得ることができる。
【０１０８】
また、本実施の形態６においては、半導体領域８０は、自己整合的に、素子分離領域３８とそれ以外の領域との界面に形成される。よって、本実施の形態６によれば、実施の形態５に比べ、画素サイズの縮小化（素子分離３８間の距離の縮小化）を容易に図ることができる。これは、実施の形態５においては、素子分離領域３８と埋め込み領域７１とは別工程によって形成されるため、位置ずれを考慮して、本実施の形態６に比べて素子分離領域３８を大きく形成しなければならないからである。
【０１０９】
なお、本実施の形態６における固体撮像装置は、実施の形態１と同様に、第２のｐウェル６０を備えていない態様や、埋め込み領域７０を備えていない態様であっても良い。
【０１１０】
上述した実施の形態１〜５において用いた図１、図３〜図１０では、層間絶縁膜４１〜４３についてはハッチングを省略している。また、半導体基板３０におけるイオン注入によって不純物が導入されていない領域についてのハッチングも省略している。更に、各断面図においては、断面に現れた線のみを図示している。
【産業上の利用可能性】
【０１１１】
本発明の固体撮像装置によれば、互いに相反する、ルーミング及び混色の発生と、フォトダイオードにおける最大電子数及び感度の減少とを同時に解消できる。よって、本発明の固体撮像装置は、ビデオカメラやデジタルスチルカメラ等への適用に有用であり、産業上の利用可能性を備えている。
【図面の簡単な説明】
【０１１２】
【図１】本発明の実施の形態１における固体撮像装置の構造を示す断面図である。
【図２】フォトダイオードの不純物プロファイルを示す図であり、図２（ａ）は、図１２及び図１３に示す従来の固体撮像装置における不純物プロファイルを示し、図２（ｂ）は、図１に示した実施の形態１の固体撮像装置における不純物プロファイルを示し、図２（ｃ）は、実施の形態１の別の例における不純物プロファイルを示している。
【図３】図１に示した固体撮像装置の製造方法を示す断面図であり、図３（ａ）〜（ｄ）それぞれは一連の主な工程を示している。
【図４】本発明の実施の形態２における固体撮像装置の構造を示す断面図である。
【図５】図４に示した固体撮像装置の製造方法を示す断面図であり、図５（ａ）〜（ｄ）それぞれは一連の主な工程を示している。
【図６】本発明の実施の形態３における固体撮像装置の構造を示す断面図である。
【図７】本発明の実施の形態４における固体撮像装置の構造を示す断面図である。
【図８】図７に示した固体撮像装置の製造方法を示す断面図であり、図８（ａ）〜（ｄ）それぞれは一連の主な工程を示している。
【図９】本発明の実施の形態５における固体撮像装置の構造を示す断面図である。
【図１０】本発明の実施の形態６における固体撮像装置の構造を示す断面図である。
【図１１】図１０に示した固体撮像装置の製造方法を示す断面図であり、図１１（ａ）〜（ｄ）それぞれは一連の主な工程を示している。
【図１２】従来からのＭＯＳ型イメージセンサの回路構成を概略的に示す回路構成図である。
【図１３】ブルーミング及び混色対策を施した従来のＭＯＳ型イメージセンサの構造を示す断面図である。
【符号の説明】
【０１１３】
１２  フォトダイオード
１３  電荷転送トランジスタ
１４  リセットトランジスタ
１５  増幅トランジスタ
１６ａ、１６ｂ  フォトダイオードの界面
１７ａ〜１７ｄ  半導体領域
１８、１９、２９  コンタクトプラグ
２０  配線
３０  半導体基板
３１  ｐウェル
３１ａ  ｐウェルの表層側の界面
３２  光電変換部
３３  信号検出部
３４  信号電荷の転送用のゲート電極
３５  リセットトランジスタのゲート電極
３６  電荷信号増幅トランジスタのゲート
３７  ドレイン電圧入力用配線
３８  素子分離領域
３９  遮光膜
４０  集光レンズ
４１、４２、４３  層間絶縁膜
５１、５２  レジストパターン
５０  ノンドープ領域
６０  第２のｐウェル
６１、６２、６３  レジストパターン
７０  ｐウェルの下層に形成された埋め込み領域
７１  素子分離領域の下層に形成された埋め込み領域
７２、７３、７４  レジストパターン
８０  素子分離領域の界面に形成された半導体領域
８１  基板保護膜
８３  絶縁膜
【図１】
2006294871.tif 000003
【図２】
2006294871.tif 000004
【図３】
2006294871.tif 000005
【図４】
2006294871.tif 000006
【図５】
2006294871.tif 000007
【図６】
2006294871.tif 000008
【図７】
2006294871.tif 000009
【図８】
2006294871.tif 000010
【図９】
2006294871.tif 000011
【図１０】
2006294871.tif 000012
【図１１】
2006294871.tif 000013
【図１２】
2006294871.tif 000014
【図１３】
2006294871.tif 000015