(57)【要約】【課題】    ＤＲＡＭに用いられる王冠型構造のキャパシタにおいて、厚い絶縁膜に形成された深孔の内壁に下部電極を形成した後、下部電極外壁周囲の絶縁膜を溶液エッチングすると、溶液による表面張力や溶液浸透による不側のエッチングにより下部電極が倒壊しペアビット不良が発生する問題を回避する。【解決手段】    プラグが形成された層間絶縁膜上に、下部電極の厚さの少なくとも３倍以上の厚さからなる窒化シリコン膜を設け、場合によっては前記窒化シリコン膜をライン状にパターン化した後、厚い絶縁膜を堆積して深孔を形成する。その後、深孔内の絶縁膜側壁を横方向に後退させ、窒化シリコン膜の一部表面を露出させ台座を形成した状態で下部電極を形成する。下部電極は窒化シリコン膜表面に張り出したように形成されるので機械的強度が向上し、倒壊を防止する。 【選択図】図１
2006294992.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の層間絶縁膜に設けられた導電プラグと、前記導電プラグに接する王冠型下部電極を有するキャパシタにおいて、
前記導電プラグが設けられた前記層間絶縁膜表面であって、前記下部電極の底部が前記導電プラグに接しない領域の少なくとも一部に、前記下部電極の厚さの少なくとも３倍以上の厚さを有する窒化シリコン膜を備え、前記下部電極の底面は、前記導電プラグに接し少なくとも一部を前記窒化シリコン膜で囲まれる第一底面と、前記第一底面の少なくとも一部を囲む前記窒化シリコン膜の表面上に張り出して形成される第二底面とで構成されることを特徴とするキャパシタ。
【請求項２】
前記窒化シリコン膜は、ＳｉＮもしくはＳｉＯＮからなることを特徴とする請求項１記載のキャパシタ。
【請求項３】
前記窒化シリコン膜で囲まれる第一底面の内径は、同一断面において、前記窒化シリコン膜表面上に張出して形成される第二底面の内径より小さいことを特徴とする請求項１および２記載のキャパシタ。
【請求項４】
半導体基板上の第一層間絶縁膜に形成された導電プラグと、前記導電プラグに接続される王冠型下部電極を有するキャパシタの製造方法において、
（１）前記導電プラグが形成された第一層間絶縁膜上に、前記下部電極の厚さの少なくとも３倍以上の厚さの窒化シリコン膜を堆積する工程と、
（２）前記窒化シリコン膜上に第二層間絶縁膜を堆積する工程と、
（３）前記第二層間絶縁膜および窒化シリコン膜を貫通して深孔を形成し、前記導電プラグ表面を露出させる工程と、
（４）前記深孔の側壁を構成する第二層間絶縁膜および窒化シリコン膜の内、前記第二層間絶縁膜の側壁を後退させ、前記窒化シリコン膜の一部表面を露出させる工程と、
（５）前記側壁を後退させた第二層間絶縁膜および前記一部表面を露出させた窒化シリコン膜からなる深孔内壁に下部電極を形成する工程と、
（６）前記第二層間絶縁膜を除去し、下部電極の外壁を露出させ、王冠型下部電極を形成する工程と、
（７）前記王冠型下部電極上に誘電体を形成する工程と、
（８）前記誘電体上に上部電極を形成する工程と、
を有することを特徴とするキャパシタの製造方法。
【請求項５】
半導体基板上の第一層間絶縁膜に形成された導電プラグと、前記導電プラグに接続される王冠型下部電極を有するキャパシタの製造方法において、
（１）前記導電プラグが形成された第一層間絶縁膜上に、前記下部電極の厚さの少なくとも３倍以上の厚さの窒化シリコン膜を堆積する工程と、
（２）前記窒化シリコン膜上に、第二層間絶縁膜を堆積する工程と、
（３）前記第二層間絶縁膜上に、前記第二層間絶縁膜よりも湿式エッチング速度が遅い第三層間絶縁膜を堆積する工程と、
（４）前記第三層間絶縁膜、第二層間絶縁膜および窒化シリコン膜を貫通して深孔を形成し、前記導電プラグ表面を露出させる工程と、
（５）前記深孔の側壁を構成する第三層間絶縁膜、第二層間絶縁膜および窒化シリコン膜の内、前記第二層間絶縁膜の側壁を後退させ、前記窒化シリコン膜の一部表面を露出させる工程と、
（６）前記第三層間絶縁膜、前記側壁を後退させた第二層間絶縁膜および前記一部表面を露出させた窒化シリコン膜からなる深孔内壁に下部電極を形成する工程と、
（７）前記第三層間絶縁膜および第二層間絶縁膜を除去し、下部電極の外壁を露出させ、王冠型下部電極を形成する工程と、
（８）前記王冠型下部電極上に誘電体を形成する工程と、
（９）前記誘電体上に上部電極を形成する工程と、
を有することを特徴とするキャパシタの製造方法。
【請求項６】
半導体基板上の第一層間絶縁膜に形成された導電プラグと、前記導電プラグに接続される王冠型下部電極を有するキャパシタの製造方法において、
（１）前記導電プラグが形成された第一層間絶縁膜上に、前記下部電極の厚さの少なくとも３倍以上の厚さの第一窒化シリコン膜を堆積する工程と、
（２）前記プラグを覆うように、前記第一窒化シリコン膜を所望の形状にパターン化する工程と、
（３）全面に第二窒化シリコン膜を堆積する工程と、
（４）前記第二窒化シリコン膜上に、第二層間絶縁膜を堆積させ、表面を平坦化する工程と、
（５）前記表面が平坦化された第二層間絶縁膜上に、前記第二層間絶縁膜よりも湿式エッチング速度が遅い第三層間絶縁膜を堆積する工程と、
（６）前記第三層間絶縁膜、第二層間絶縁膜、第二窒化シリコン膜およびパターン化された第一窒化シリコン膜を貫通して深孔を形成し、前記導電プラグ表面を露出させる工程と、
（７）前記深孔の側壁の一部を構成する前記第二層間絶縁膜の側壁を後退させ、第二窒化シリコン膜の一部表面を露出させる工程と、
（８）前記第三層間絶縁膜、前記側壁を後退させた第二層間絶縁膜、前記一部表面が露出した第二窒化シリコン膜および前記パターン化された第一窒化シリコン膜からなる深孔の内壁に下部電極を形成する工程と、
（９）前記第三層間絶縁膜、第二層間絶縁膜を除去し、下部電極の外壁を露出させ、王冠型下部電極を形成する工程と、
（１０）前記王冠型下部電極上に誘電体を形成する工程と、
（１１）前記誘電体上に上部電極を形成する工程と、
を有することを特徴とするキャパシタの製造方法。
【請求項７】
前記窒化シリコン膜は、ＳｉＮもしくはＳｉＯＮからなることを特徴とする請求項４、５および６記載のキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＲＡＭを構成するキャパシタおよびその製造方法に係り、特に王冠型の下部電極を形成する際に、下部電極が倒壊する問題を回避するのに好適なキャパシタ構造およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の大容量化が進展し、特にＤＲＡＭ（Dynamic  Random  Access  Memory）においては、最小加工寸法を１００ｎｍとするギガビット級メモリが製品化されつつあり、さらに最小加工寸法９０ｎｍ以降に対応するＤＲＡＭの開発が進められている。このような素子の微細化に伴い、ＤＲＡＭの主要構成要素であるキャパシタに許容される平面面積も必然的に縮小され、所望の容量を確保することが困難な情況になってきた。このような情況にあって、従来、深孔スタック型キャパシタで一般的に用いられている構造は、表面に凹凸（ＨＳＧ： Hemispherical Silicon Grain）を有するシリコンからなる下部電極を、深さ２０００ｎｍ程度の深孔内面に設け、その上に誘電体および上部電極を形成している。ＨＳＧはキャパシタの容量を確保するために電極の表面積を拡大する目的で形成される。このＨＳＧは、シリコン電極底辺、すなわち深孔側壁からＨＳＧの頂上までの高さがおよそ８０ｎｍに及んでいる。深孔の平面間口の短辺が、例えば２５０ｎｍと比較的広い場合には、上記ＨＳＧを形成しても両側から８０ｎｍで、合計１６０ｎｍしか占有されないため、残る中央空間短辺は９０ｎｍとなる。９０ｎｍ確保できれば、その上に誘電体および上部電極を形成することは十分可能である。
【０００３】
しかし、ＤＲＡＭの微細化がさらに進んで上記短辺が２００ｎｍ程度になってくると、ＨＳＧ形成後に残る中央空間短辺は４０ｎｍとなって、その深孔の中に底部までのカバレージを確保した状態で、誘電体や上部電極を形成するのが困難となる。特に誘電体のカバレージ確保は、ＤＲＡＭの電荷保持機能を維持する上で必須要件である。カバレージが不良の状態、すなわち、膜厚が薄くなる部分があると、その部分でリーク電流が増大し、電荷を蓄積できなくなる問題が生じる。そのため、微細化された深孔であっても、誘電体のカバレージを確保するための空間が必要であり、空間を狭めてしまうＨＳＧの適用が極めて困難な状況となってくる。
【０００４】
上記のような困難を克服するために、深孔に形成した下部電極の内外壁を露出させ、両側面をキャパシタとして用いる王冠型構造のキャパシタが検討されている。王冠型構造では内壁のみを用いる場合の約２倍のキャパシタ面積を確保できるので、ＨＳＧを用いることなく、ＨＳＧを用いた場合と同等の容量を確保することができる。ＨＳＧを用いないので、空間余裕を確保でき、誘電体および上部電極の形成が容易となり、キャパシタの信頼性向上に寄与できる。
【０００５】
しかし、上記王冠型構造では、以下に述べる問題がある。その問題について、王冠構造の製造工程を模式的に示した図２（ａ）（ｂ）（ｃ）を用いて説明する。
最初に、図２（ａ）に示すように、第一層間絶縁膜２０１および窒化シリコン膜２０２の所定の領域にシリコンプラグ２０３を形成した後、厚い酸化シリコン膜からなる第二層間絶縁膜を堆積する。次いで、図２（ｂ）に示すように、リソグラフィとドライエッチングにより深孔２０５を形成して、シリコンプラグを露出させた後、深孔内壁に下部電極２０６を形成する。その後、図２（ｃ）に示すように、下部電極２０６の外壁周囲に支えとなっていた第二層間絶縁膜２０４をフツ酸溶液により除去する。このフツ酸溶液により厚い酸化シリコンを除去すると、下部電極は支えを失い、機械的強度が著しく低下するために、溶液の表面張力により、下部電極が倒壊し、隣接下部電極は接触しペアビット不良をもたらす。表面張力が生じないドライエッチングで酸化シリコンを除去できれば有効であるが、現状では下部電極の形状を損なうことなく、酸化シリコンだけを除去することは困難で実用的ではない。
【０００６】
上記のペアビット不良を回避するために、特開２００３-２２４２１０号公報には、外壁を全て露出させないように、層間絶縁膜のエッチングを途中で停止し、下側半分の層間絶縁膜を残した構造のキャパシタが開示されている。ここに開示されているキャパシタの構造は、下部電極の倒壊防止には有効である。しかし、本来の目的とする容量増大に対しては、支えとして残存させた領域の分だけキャパシタ面積が減少する問題がある。
【０００７】
また、特開２００３−１４２６０５号公報および特開２００３−２９７９５２号公報には、キャパシタ下部電極の上方の任意の高さの位置において、絶縁体の梁で相互に連結支持して機械的強度を高め、倒壊を防止する構造が開示されている。しかし、半導体製造に用いられる絶縁体には自身の応力が存在するため、接する物体が消滅した途端に絶縁体自身が変形してしまう問題がある。応力は、梁の長さによって変化するのでキャパシタの位置関係に制約が生じる。さらにメモリセル領域の最外周に位置するキャパシタには隣接するキャパシタが存在しないので連結支持することができず、依然として倒壊の懸念が残る。
【０００８】
【特許文献１】特開２００３-２２４２１０号公報
【特許文献２】特開２００３-１４２６０５号公報
【特許文献３】特開２００３-２９７９５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記のように、王冠型構造の下部電極を形成する場合、下部電極の支えとなっていた外壁周囲の絶縁膜を溶液による湿式エッチングで除去しなければならないために、溶液の表面張力や溶液の染み込みによる不測のエッチングが発生し、下部電極が倒壊する。下部電極の倒壊は、隣接キャパシタの接触ショートをもたらし、ペアビット不良となって、ビット単位の独立制御が不可となりＤＲＡＭ動作を阻害する。
【００１０】
溶液による除去を用いなければ上記の問題は回避可能であるが、下部電極の形状を損なうなどの不具合を発生することなくドライエッチング法により厚い酸化膜を除去するのは実用上困難である。したがって、王冠型構造の下部電極形成に溶液エッチングを用いても下部電極が倒壊しない下部電極の構造および製造方法が望まれる。
上記問題に鑑み、本発明の目的は、溶液エッチングを用いて王冠型構造を作成しても、下部電極が倒壊することなく、ペアビット不良を回避して信頼性の高いキャパシタを有するＤＲＡＭを提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明におけるキャパシタは、半導体基板上の層間絶縁膜に設けられた導電プラグと、前記導電プラグに接する王冠型下部電極を有し、前記導電プラグが設けられた前記層間絶縁膜表面であって、前記下部電極の底部が前記導電プラグに接しない領域の少なくとも一部に、前記下部電極の厚さの少なくとも３倍以上の厚さを有する窒化シリコン膜を備え、前記下部電極の底面は、前記導電プラグに接し少なくとも一部を前記窒化シリコン膜で囲まれる第一底面と、前記第一底面の少なくとも一部を囲む前記窒化シリコン膜の表面上に張り出して形成される第二底面とで構成されることを特徴としている。
【００１２】
また、本発明におけるキャパシタの製造方法は、半導体基板上の第一層間絶縁膜に形成された導電プラグと、前記導電プラグに接続される王冠型下部電極を有するキャパシタの製造方法であって、前記導電プラグが形成された第一層間絶縁膜上に、前記下部電極の厚さの少なくとも３倍以上の厚さの窒化シリコン膜を堆積する工程と、前記窒化シリコン膜上に第二層間絶縁膜を堆積する工程と、前記第二層間絶縁膜および窒化シリコン膜を貫通して深孔を形成し、前記導電プラグ表面を露出させる工程と、前記深孔の側壁を構成する第二層間絶縁膜および窒化シリコン膜の内、前記第二層間絶縁膜の側壁を後退させ、前記窒化シリコン膜の一部表面を露出させる工程と、前記側壁を後退させた第二層間絶縁膜および前記一部表面を露出させた窒化シリコン膜からなる深孔内壁に下部電極を形成する工程と、前記第二層間絶縁膜を除去し、下部電極の外壁を露出させ、王冠型下部電極を形成する工程と、前記王冠型下部電極上に誘電体を形成する工程と、前記誘電体上に上部電極を形成する工程を有することを特徴としている。
【００１３】
また、本発明におけるキャパシタの製造方法は、半導体基板上の第一層間絶縁膜に形成された導電プラグと、前記導電プラグに接続される王冠型下部電極を有するキャパシタの製造方法であって、前記導電プラグが形成された第一層間絶縁膜上に、前記下部電極の厚さの少なくとも３倍以上の厚さの窒化シリコン膜を堆積する工程と、前記窒化シリコン膜上に、第二層間絶縁膜を堆積する工程と、前記第二層間絶縁膜上に、前記第二層間絶縁膜よりも湿式エッチング速度が遅い第三層間絶縁膜を堆積する工程と、前記第三層間絶縁膜、第二層間絶縁膜および窒化シリコン膜を貫通して深孔を形成し、前記導電プラグ表面を露出させる工程と、前記深孔の側壁を構成する第三層間絶縁膜、第二層間絶縁膜および窒化シリコン膜の内、前記第二層間絶縁膜の側壁を後退させ、前記窒化シリコン膜の一部表面を露出させる工程と、前記第三層間絶縁膜、前記側壁を後退させた第二層間絶縁膜および前記一部表面を露出させた窒化シリコン膜からなる深孔内壁に下部電極を形成する工程と、前記第三層間絶縁膜および第二層間絶縁膜を除去し、下部電極の外壁を露出させ、王冠型下部電極を形成する工程と、前記王冠型下部電極上に誘電体を形成する工程と、前記誘電体上に上部電極を形成する工程を有することを特徴としている。
【００１４】
さらに、本発明のキャパシタの製造方法は、半導体基板上の第一層間絶縁膜に形成された導電プラグと、前記導電プラグに接続される王冠型下部電極を有するキャパシタの製造方法であって、前記導電プラグが形成された第二層間絶縁膜上に、前記下部電極の厚さの少なくとも３倍以上の厚さの第一窒化シリコン膜を堆積する工程と、前記導電プラグを覆うように、前記第一窒化シリコン膜を所望の形状にパターン化する工程と、全面に第二窒化シリコン膜を堆積する工程と、前記第二窒化シリコン膜上に、第二層間絶縁膜を堆積させ、表面を平坦化する工程と、前記表面が平坦化された第二層間絶縁膜上に、前記第二層間絶縁膜よりも湿式エッチング速度が遅い第三層間絶縁膜を堆積する工程と、前記第三層間絶縁膜、第二層間絶縁膜、第二窒化シリコン膜およびパターン化された第一窒化シリコン膜を貫通して深孔を形成し、前記導電プラグ表面を露出させる工程と、前記深孔の側壁の一部を構成する前期第二層間絶縁膜の側壁を後退させ、第二窒化シリコン膜の一部表面を露出させる工程と、前記第三層間絶縁膜、前記側壁を後退させた第二層間絶縁膜、前記一部表面が露出した第二窒化シリコン膜および前記パターン化された第一窒化シリコン膜からなる深孔の内壁に下部電極を形成する工程と、前記第三層間絶縁膜、第二層間絶縁膜を除去し、下部電極の外壁を露出させ、王冠型下部電極を形成する工程と、前記王冠型下部電極上に誘電体を形成する工程と、前記誘電体上に上部電極を形成する工程を有することを特徴としている。
【発明の効果】
【００１５】
本発明のキャパシタでは、深孔の底部に下部電極の厚さの３倍以上の窒化シリコン膜を設け、窒化シリコン膜の側壁と窒化シリコン膜の一部上面とで構成される台座を予め形成した状態で下部電極を形成している。これにより、下部電極の底面は、前記導電プラグに接して少なくとも一部を前記窒化シリコン膜で囲まれる第一底面と、前記第一底面の少なくとも一部を囲む前記窒化シリコン膜の表面上に張り出して形成される第二底面とで構成される。したがって、下部電極自身が窒化シリコン膜の側壁に加えて窒化シリコンの上面にも接している構造となるので横方向に加わる力に対して機械的強度を向上させることができ、倒壊を防止することができる。また、窒化シリコンを、下部電極の厚さの３倍以上の厚さで形成しているので、窒化シリコンと下部電極との接触長さを長くでき、その界面から溶液が染み込んで下層の酸化シリコンを不測にエッチングすることにより発生する問題を回避できる。さらに、窒化シリコン膜をパターン化しても良く、この場合にはパターン化された窒化シリコンが深孔に食い込むように形成されるので、食い込んだ窒化シリコンの上面のみならずパターンの側面も下部電極で囲まれる構造とすることができ、より機械的強度を向上することができる。
【００１６】
また、本発明のキャパシタでは、窒化シリコン膜単独で倒壊防止を図れるので、他の膜を厚く形成して支えとする必要がなく、下部電極外壁を有効にキャパシタとして用い得るので容量増大に効果がある。
さらに、本発明のキャパシタでは、個々の下部電極自身に倒壊防止の構造が施されるので、前記特許文献にあるような、連結支持の必要がなく、連結支持構造で新たに発生する問題を回避でき、且つメモリセル領域の最外周に位置するキャパシタにおいても効果的に倒壊防止を図ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための最良の形態について図を用いて詳細に説明する。
【実施例１】
【００１８】
最初に、本発明のキャパシタを用いたＤＲＡＭの構成について、図１の断面模式図を用いて説明する。
p型シリコン基板１０１には、nウエル１０２および、その内部に第一のpウエル１０３を設けている。また、nウエル１０２以外の領域に第二のp ウエル１０４を設け、素子分離のために素子分離領域１０５を設けている。第一のpウエル１０３は複数のメモリセルが配置されるメモリアレイ領域を、第二の pウエル１０４は周辺回路領域を各々便宜的に示している。
第一のp ウエル１０３には個々のメモリセルの構成要素でワード線となるスイッチングトランジスタ１０６及び１０７が設けられている。トランジスタ１０６は、ドレイン１０８、ソース１０９とゲート絶縁膜１１０を介してゲート電極１１１で構成されている。また、トランジスタ１０７は、ソース１０９を共通としドレイン１１２、ゲート絶縁膜１１０を介してゲート電極１１１で構成されている。トランジスタを被覆するように層間絶縁膜１１３が設けられている。
【００１９】
前記層間絶縁膜１１３の所定の領域にコンタクト孔１１４を設け、多結晶シリコン１１５、チタンシリサイド１１６、窒化チタン１１７およびタングステン１１８からなるビット線コンタクトを構成している。また、ビット線コンタクトに接続するように窒化タングステン１１９およびタングステン１２０からなるビット線を設けている。ビット線を被覆するように第一層間絶縁膜１２１が設けられている。
トランジスタのドレイン１０８及び１１２に接続するように層間絶縁膜１１３及び第一層間絶縁膜１２１の所定の領域にコンタクト孔を設けた後シリコンで充填し、シリコンプラグ１２２を設けている。
【００２０】
前記シリコンプラグ１２２に接続するようにキャパシタが設けられている。キャパシタの下部電極１２６の底部は、シリコンプラグ１２２と接する第一底面と、第一底面以外の領域の第一層間絶縁膜１２１表面に設けられた厚さ３００ｎｍの窒化シリコン膜１２３上に位置する第二底面とを備えている。第一底面および第一底面に隣接する側壁部は、窒化シリコン膜１２３で囲まれ、また、第二底面は窒化シリコン膜１２３を台座として、窒化シリコン膜の表面に張出すように構成されている。下部電極１２６は、内外壁を露出した王冠構造となっている。下部電極の上には、キャパシタの誘電体１２７および上部電極１２８を設け、キャパシタを構成している。
また、王冠構造を形成する際に、周辺回路部の層間絶縁膜が溶液でエッチングされないようにするために、メモリセル領域を囲むように周辺回路領域に隣接するダミー溝１２９が設けられている。ダミー溝１２９はシリコンプラグ１２２には接続されていない。キャパシタを被覆するように、第四層間絶縁膜１３０が設けられている。
【００２１】
一方、第二のpウエル１０４には周辺回路を構成するトランジスタが設けられ、ソース１０９、ドレイン１１２、ゲート絶縁膜１１０、ゲート電極１１１で構成されている。ドレイン１１２に接続するように、層間絶縁膜１１３の所定の領域にコンタクト孔１３１を設け、チタンシリサイド１１６、窒化チタン１１７、タングステン１１８からなるコンタクトプラグを構成している。さらにコンタクトプラグに接続するように、窒化タングステン１１９、タングステン１２０からなる第一の配線層を設けている。該第一の配線層の一部は、第一層間絶縁膜１２１、窒化シリコン１２３、第二層間絶縁膜１２４、第三層間絶縁膜１２５および第四層間絶縁膜１３０を貫通して設けられるコンタクト孔１３２を充填した窒化チタン１３３及びタングステン１３４からなるプラグを介して窒化チタン１３５、アルミニウム１３６、窒化チタン１３７からなる第二の配線層に接続している。
【００２２】
また、メモリアレイ領域に設けたキャパシタの上部電極１２８は、一部の領域で周辺回路領域に引き出し配線１３８として引き出される。そして、第四層間絶縁膜１３０の所定の領域に形成されたコンタクト孔を充填した窒化チタン１３９、タングステン１４０を介して、同じく窒化チタン１４１、アルミニウム１４２、窒化チタン１４３からなる第二の配線層に接続している。以下、必要に応じ、さらに上層の配線層を設け、ＤＲＡＭを構成している。
【実施例２】
【００２３】
本第２の実施例では、本発明のキャパシタの製造方法について、図３（ａ）〜（ｄ）の一連の工程断面図を用いて説明する。
最初に、図３（ａ）に示したように、深孔を形成した。まず、第一層間絶縁膜３０１の所定の領域に周知の方法によりシリコンプラグ３０２を形成した。その後、厚さ３００ｎｍの窒化シリコン膜３０３を堆積した。窒化シリコン膜は熱ＣＶＤ（Chemical Vapor Deposition）法で形成した。熱ＣＶＤ法に代えてプラズマＣＶＤ法により形成することもできる。熱ＣＶＤ法で形成した窒化シリコン膜とプラズマＣＶＤ法で形成した窒化シリコン膜は、互いに逆向きの内部応力を有しているので、半導体基板に対する応力の影響が懸念される場合は、積層構造として応力を相殺することができる。
【００２４】
窒化シリコン膜３０３を堆積した後、プラズマＣＶＤ法により厚さ１７００ｎｍの酸化シリコン膜からなる第二層間絶縁膜３０４を堆積した。その後、リソグラフィとドライエッチング法を用いて深孔３０５を形成した。この時、ドライエッチング時のマスクとしてホトレジストは耐性が不足しているため、非晶質炭素をハードマスクとして用いた（図には示していない）。具体的には、第二層間絶縁膜３０４を堆積した後、膜厚５００ｎｍの非晶質炭素をさらに堆積し、所定のホトレジストパターンを形成した。ホトレジストをマスクとして、一旦、非晶質炭素にパターンを転写した。その後、非晶質炭素をマスクとして第二層間絶縁膜３０４および窒化シリコン膜３０３を異方性ドライエッチングし、深孔３０５を形成した。なお、ハードマスクとしては、非晶質炭素に代えてシリコン膜を用いることもできる。
【００２５】
次に、図３（ｂ）に示したように、窒化シリコン膜３０３に台座３０６を形成した。深孔３０５を形成した後、フッ化水素酸（ＨＦ）含有溶液により第二層間絶縁膜３０４をエッチングし、側壁を５０ｎｍ後退させた。第二層間絶縁膜３０４が後退することにより、窒化シリコン３０３の一部上面が露出する。この結果、丸印で示した窒化シリコン膜３０３の台座３０６が形成される。
【００２６】
次に、図３（ｃ）に示したように、深孔内壁に下部電極３０７を形成した。まず、露出しているシリコンプラグ表面の自然酸化膜を除去した後、周知のＣＶＤ法により、リンを含有する厚さ４０ｎｍの多結晶シリコンを全面に堆積した。次いで、深孔内をホトレジストで充填し、表面に露出している多結晶シリコンをエッチバックして除去した。その後、深孔を充填したホトレジストを酸素プラズマで除去し、下部電極３０７を形成した。この結果、下部電極３０７は、シリコンプラグ３０２に接する第一底面３０８と窒化シリコン膜３０３の台座３０６表面に位置する第二底面３０９とを有し、窒化シリコン膜の側壁と一部上面とに接する構造となるので、倒壊に対する機械的強度が増大する。また、第一底面３０８の内径は、第二底面３０９の内径より小さくなるように形成されている。
【００２７】
次に、図３（ｄ）に示したように、誘電体３１０および上部電極３１１を形成した。まず、深孔内壁に下部電極３０７を形成した後、ＨＦ含有溶液により下部電極外壁周囲の第二層間絶縁膜３０４を除去した。第二層間絶縁膜の厚さは１７００ｎｍとしているので、１０％ＨＦ水溶液を用いれば１５分程度で除去可能である。フッ化アンモニウム（ＮＨ4Ｆ）を混合させた緩衝ＨＦ溶液などを用いてもよい。それらの混合比率を調整することにより、エッチング速度は任意に制御し得る。
第二層間絶縁膜を除去して、窒化シリコン膜３０３にはめ込まれた構造の王冠型下部電極を形成した後、誘電体３１０を全面に形成した。
【００２８】
ここでは、誘電体３１０に酸化タンタルを用いた。酸化タンタルは以下の方法により形成した。まず、酸化タンタルを形成する前に、自然酸化膜を除去した多結晶シリコンからなる下部電極表面に周知の熱窒化法などにより予め１ｎｍ程度の窒化シリコンを形成した。次に、ペンタエトキシタンタル(PET: Ta(OC2H5)5 )と酸素を原料ガスとするＣＶＤ法により厚さ９ｎｍの酸化タンタルを堆積した。次いで、N2O雰囲気で熱処理し、酸化タンタルを結晶化させた。
また、酸化タンタルに代えて、酸化アルミニウム単層膜や、酸化アルミニウムと酸化ハフニウムとの積層膜などを用いることもできる。例えば、酸化アルミニウムの場合には、トリメチルアルミニウム（ＴＭＡ：Al(CH3)3 ）とH2Oを原料ガスとし、３５０℃程度の原子層蒸着法により形成することができる。酸化タンタルや酸化ハフニウムも同様に周知の原子層蒸着法を用いて形成できる。なお、原子層蒸着法で誘電体を形成する場合には、誘電体形成時の温度を低くでき、下部電極の酸化を抑えられるので、窒化チタンやタングステンなどの金属を下部電極として用いることもできる。
【００２９】
一方、上部電極３１１については、窒化チタンで構成した。窒化チタンは塩化チタン（TiCl4）とアンモニア（NH3）を原料とする通常のＣＶＤ法で形成した。また、窒化チタンも原子層蒸着法を用いて形成することもできる。また、窒化チタンの上に、スパッタ法によりタングステンなどを２００ｎｍ程度積層して厚さを確保し、上部電極の低抵抗化を図っても良い。
【００３０】
本実施例によれば、深孔を形成した後、第二層間絶縁膜３０４を横方向に後退させて、窒化シリコン膜３０３の一部上面を露出させ、窒化シリコン膜の台座３０６を形成した状態で下部電極を形成しているので、下部電極は窒化シリコンの側面および一部上面に接する構造となり、機械的強度を増大させることができる。その結果、王冠型構造を形成するために溶液エッチングを行なっても下部電極の倒壊を防止できる効果がある。
【００３１】
なお、本実施例では図３（ｂ）の段階において、ＨＦ含有溶液によるエッチングを行なう場合、第二層間絶縁膜３０４と第一層間絶縁膜３０１が類似の材料で構成されていると、第二層間絶縁膜を溶液エッチングする間に第一層間絶縁膜も同様にエッチングされることになる。本実施例で用いた５０ｎｍのエッチングでは実質的に問題とはならないが、第一層間絶縁膜３０１がエッチングされて問題となるような場合には、材料のエッチング速度を変えることもできる。第一層間絶縁膜が酸化シリコンの場合には、第二層間絶縁膜にリン含有酸化シリコン（PSG : Phospho Silicate Glass）や、さらにボロンを含有させたＢＰＳＧ（Boro-Phospho Silicate Glass）を用いる。それらの材料は酸化シリコンに比べてＨＦ含有溶液によるエッチング速度が速いため、結果的に第一層間絶縁膜３０１のエッチング量を半分以下とすることができる。
また、図２の従来技術に示したように、第一層間絶縁膜の上に形成した窒化シリコンに代えて結晶化酸化タンタルなどの材料で構成しておけば、最終的に第一層間絶縁膜を溶液エッチングから保護することができる。
【実施例３】
【００３２】
前記実施例では、深孔形成後、第二層間絶縁膜全体を後退させたが、深孔の深さがより深くなるとボーイング現象が生じるため深孔の側壁全体を後退させることが困難になる場合がある。ボーイングは、深孔開口よりもやや下の部分が過剰に横方向にエッチングされてしまい、その位置での孔幅が広がってしまう現象である。したがって、溶液エッチングの前の段階で、隣接する深孔間の絶縁膜の幅は既に狭まってしまっており、エッチングして後退させることが困難となる。
本第３実施例では、深孔の一部のみを後退させる方法について、図４（ａ）〜（ｄ）の一連の工程断面図を用いて説明する。
【００３３】
最初に、図４（ａ）に示したように、深孔４０６を形成した。酸化シリコンからなる第一層間絶縁膜４０１の所定の領域にシリコンプラグ４０２を形成した後、厚さ３００ｎｍの窒化シリコン膜４０３、厚さ３００ｎｍのＰＳＧからなる第二層間絶縁膜４０４、厚さ１７００ｎｍの酸化シリコンからなる第三層間絶縁膜４０５を堆積した。リソグラフィとドライエッチングにより所定の位置に深孔４０６を形成した。ドライエッチングには前記実施例同様ハードマスクを用いた。図に示したように、深孔の深さが深くなると、深孔全体の断面形状がすり鉢状になって、孔底の内径が深孔の上部開口より狭くなる。また、図には詳細に示していないが、上記ボーイング現象により、深孔開口部より５００ｎｍ程度下の領域の内径が最も大きい状態となる。
【００３４】
次に、図４(ｂ)に示したように、窒化シリコン膜４０３に台座４０７を形成した。１％ＨＦ水溶液を用いてＰＳＧからなる第二層間絶縁膜の側壁が５０ｎｍ後退するようにエッチングした。その結果、窒化シリコン４０３の一部上面が露出し、台座４０７を形成する。この時、第三層間絶縁膜および第一層間絶縁膜は、２０ｎｍ程度しか後退しない。ＰＳＧ中のリン濃度を調整することにより、さらに後退量を制御することができる。
【００３５】
次に、図４（ｃ）に示したように、下部電極４０８を形成した。シリコンプラグ表面の自然酸化膜を除去した後、窒化シリコン膜４０３の台座４０７が形成された深孔の内壁に、厚さ４０ｎｍの多結晶シリコンからなる下部電極４０８を実施例１と同様に形成した。
さらに、図４（ｄ）に示したように、誘電体４０９および窒化チタンからなる上部電極４１０を形成してキャパシタを形成した。
【００３６】
本実施例によれば、窒化シリコン膜の直上にＨＦ含有溶液によるエッチング速度が速い第二層間絶縁膜を設けて、第二層間絶縁膜の側壁を選択的にエッチングしている。その結果、第三層間絶縁膜や第一層間絶縁膜のエッチング量を小さく抑えることができ、深孔がボーイングしても、その影響が及ばない深い領域でのみ絶縁膜を効果的に後退させ下部電極の機械的強度を向上できる効果がある。
【実施例４】
【００３７】
前記実施例２および３では窒化シリコンが下部電極の全周を囲むように形成していたが、本第４の実施例では、下部電極の一部外周のみを囲む例について図５（ａ）〜（ｌ）の一連の工程断面図（（ｂ）および（ｇ）図は平面図）および図６の平面図を用いて説明する。
最初に、図５（ａ）に示したように、シリコンプラグ５０２が形成された第一層間絶縁膜５０１の上に厚さ３００ｎｍの第一窒化シリコン膜５０３を形成した。
【００３８】
次に、窒化シリコン膜５０３をリソグラフィとドライエッチングにより、パターン化した。図５（ｂ）は、第一窒化シリコン膜５０３をパターン化した後の平面図を示している。シリコンプラグ５０２を覆うように、窒化シリコン膜をライン状にパターン化した。便宜上、シリコンプラグが透けて見えているように記載している。
【００３９】
以下の説明では、図５（ｂ）の平面図におけるＸ−Ｘ‘方向の断面とＹ−Ｙ’方向の断面を併記しながら説明することとする。
図５(c-1)および(c-2)は、各々、図５（ｂ）の平面図における、上記Ｘ−Ｘ‘方向断面およびＹ−Ｙ’方向断面に対応している。
【００４０】
次に、図５(d-1)および(d-2)に示したように、厚さ５０ｎｍの第二窒化シリコン膜５０４を全面に堆積した。次に、図５(e-1)および(e-2)に示したように、ＢＰＳＧからなる第二層間絶縁膜５０５を６００ｎｍ堆積し、リフローおよびＣＭＰ(Chemical Mechanical Polishing)により表面を平坦化した後、厚さ１４００ｎｍの酸化シリコン膜からなる第三層間絶縁膜５０６を堆積した。
【００４１】
次に、図５(f-1)および(f-2)に示したように、第三層間絶縁膜５０６、第二層間絶縁膜５０５、第二窒化シリコン膜５０４、第一窒化シリコン膜５０３の所定の位置に深孔５０７を形成した。この状態での平面図を図５(g-1)および(g-2)に示している。深孔５０７で示される楕円が深孔の平面形状を表している。深孔内に窒化シリコン膜はなく、シリコンプラグ５０２が露出している。また、第一窒化シリコン膜５０３は、パターン化されているために深孔の短辺方向に接しているのみで全周を囲ってはいない構造となる。
【００４２】
次に、図５(h-1)および(h-2)に示したように、第二層間絶縁膜５０５の側壁をＨＦ含有溶液により選択的にエッチングして後退させ、窒化シリコン膜の一部表面を露出させた。この時、(h-1)図では厚さ５０ｎｍの第二窒化シリコン膜５０４の一部上面が露出するだけであるが、(h-2)図では第一窒化シリコン膜５０３のラインパターンに起因して一部上面と一部側面が露出する。その結果、前実施例と同様に上面から深孔の中心側へ向いている台座に加えて、上面から両側面に向かう台座が新たに形成され、３方向に向いた台座５０８が形成される。
【００４３】
次に、図５(i-1)および(i-2)に示したように、深孔内壁に下部電極５０９を形成した。この結果、下部電極５０９は、シリコンプラグ５０２に接する第一底面５１０と第二窒化シリコン膜５０４の台座５０８表面に位置する第二底面５１１とを有し、窒化シリコン膜の側壁と一部上面とに接する構造となるので、倒壊に対する機械的強度が増大する。
【００４４】
さらに、図５(j-1)および(j-2)に示したように、第三層間絶縁膜５０６および第二層間絶縁膜５０５をＨＦ含有溶液により除去した。その後、図５(k-1)および(k-2)に示したように、酸化アルミニウムからなる誘電体５１２を形成した。次に、図５(l-1)および(l-2)に示したように、窒化チタンからなる上部電極５１３を堆積してキャパシタを形成した。
図６は、図５(l-2)に示した仕上がり断面図のＺ−Ｚ'部分を輪切りにした状態の平面図を模式的に示している。下部電極６０２が、深孔内に突出したライン状窒化シリコン膜６０１の側面も覆うように形成されていることがわかる。
【００４５】
本実施例によれば、第二層間絶縁膜を後退させることにより、窒化シリコン膜の３次元ラインパターンが深孔内に突き出した状態となり、一部上面と一部側面が露出する。その結果、前実施例と同様に上面から深孔中心側へ向いている台座に加えて、上面から両側面に向かう台座が新たに形成され、３方向に向いた台座を構成することができる。その結果、下部電極は突き出した窒化シリコン膜の上面と３側面を覆うように形成されるので、いずれの方向から加えられる力に対しても機械的強度を向上できる効果がある。
また、本実施例によれば、深孔がすり鉢状になっても、下部電極の機械的強度増加策として窒化シリコンの台座形成のために、すり鉢状になっている部分を選択的に後退させるので、結果的にキャパシタ面積が拡大し、容量を増大できる効果がある。
【実施例５】
【００４６】
図７は、実施例４の変形例を示している。シリコンプラグを中心にして深孔を直角に交わる２方向から窒化シリコンを突き出させる構造となっている。窒化シリコンの突き出し部分が４箇所で構成されており、さらに機械的強度を向上できる構造になっている。なお、ここでは深孔が、一直線上に平行シフトしてレイアウトされている場合の例について説明したが、これに制限されるものではなく、どのようにレイアウトされても、シリコンプラグを中心にして個々の深孔に最適なように窒化シリコンのパターンを形成すればよい。
【００４７】
以上述べたように、本発明によれば、深孔の底部に下部電極の厚さの３倍以上の窒化シリコン膜を設け、窒化シリコン膜の側壁と窒化シリコン膜の一部表面とで構成される台座を予め形成した状態で下部電極を形成している。これにより、下部電極の底面は、前記導電プラグに接して少なくとも一部を前記窒化シリコン膜で囲まれる第一底面と、前記第一底面の少なくとも一部を囲む前記窒化シリコン膜の表面上に張り出して形成される第二底面とで構成される。したがって、下部電極自身が窒化シリコンの側壁に加えて窒化シリコンの上面にも接している構造となるので横方向に加わる力に対して機械的強度を向上させることができ、倒壊を防止することができる。
【００４８】
また、窒化シリコンを単層で、下部電極の厚さの３倍以上の厚さで形成しているので、窒化シリコンと下部電極との接触長さを長くでき、その界面から溶液が染み込んで下層の酸化シリコンを不慮にエッチングすることにより発生する問題を回避できる。
また、窒化シリコン膜単層で倒壊防止を図れるので、他の膜を厚く形成して支えとする必要がなく、下部電極外壁を有効にキャパシタとして用い得るので容量増大に効果がある。
さらに、個々の下部電極自身に倒壊防止の構造が施されるので、下部電極間を連結支持する必要がなく、連結支持構造で新たに発生する問題を回避でき、且つメモリセル領域の最外周に位置するキャパシタにおいても効果的に倒壊防止を図ることができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の第一の実施例を説明するための断面図。
【図２】従来の問題を示す一連の工程断面図。
【図３】本発明の第二の実施例を説明するための一連の工程断面図。
【図４】本発明の第三の実施例を説明するための一連の工程断面図。
【図５−１】本発明の第四の実施例を説明するための一連の工程断面図。
【図５−２】本発明の第四の実施例を説明するための一連の工程断面図。
【図５−３】本発明の第四の実施例を説明するための一連の工程断面図。
【図５−４】本発明の第四の実施例を説明するための一連の工程断面図。
【図５−５】本発明の第四の実施例を説明するための一連の工程断面図。
【図６】本発明の第四の実施例を説明するための平面図。
【図７】本発明の第五の実施例を説明するための平面図。
【符号の説明】
【００５０】
１０１    シリコン基板
１０２    ｎウエル
１０３    第一のｐウエル
１０４    第二のｐウエル
１０５    素子分離領域
１０６、１０７    トランジスタ
１０８、１１２    ドレイン
１０９    ソース
１１０    ゲート絶縁膜
１１１    ゲート電極
１１３    層間絶縁膜
１１４、１３１、１３２    コンタクト孔
１１５    多結晶シリコン
１１６    チタンシリサイド
１１７、１３３、１３５、１３７、１３９、１４１、１４３    窒化チタン
１１８、１２０、１３４、１４０    タングステン
１１９    窒化タングステン
１２１、２０１、３０１、４０１、５０１    第一層間絶縁膜
１２２、２０３、３０２、４０２、５０２    シリコンプラグ
１２３、２０２、３０３、４０３、６０１、７０１    窒化シリコン膜
１２４、２０４、３０４、４０４、５０５    第二層間絶縁膜
１２５、４０５、５０６    第三層間絶縁膜
１２６、２０６、３０７、４０８、５０９、６０２、７０２    下部電極
１２７、３１０、４０９、５１２    誘電体
１２８、３１１、４１０、５１３    上部電極
１２９    ダミー溝
１３０    第四層間絶縁膜
１３６、１４２    アルミニウム
１３８    引出し配線
２０５、３０５、４０６、５０７    深孔
３０６、４０７、５０８    台座
３０８、５１０    第一底面
３０９、５１１    第二底面
５０３    第一窒化シリコン膜
５０４    第二窒化シリコン膜
【図１】
2006294992.tif 000003
【図２】
2006294992.tif 000004
【図３】
2006294992.tif 000005
【図４】
2006294992.tif 000006
【図５−１】
2006294992.tif 000007
【図５−２】
2006294992.tif 000008
【図５−３】
2006294992.tif 000009
【図５−４】
2006294992.tif 000010
【図５−５】
2006294992.tif 000011
【図６】
2006294992.tif 000012
【図７】
2006294992.tif 000013