(57)【要約】【課題】アノードパネルの温度上昇を抑えるとともに、蛍光体層の発光効率を向上させて高輝度の画像表示ができる平面型表示装置を提供する。【解決手段】支持基板３０上に電子放出源となる微小電子源装置を有するカソードパネルＣＰと、透明基板１１上に蛍光体層１４とアノード電極１６とが積層されて前記微小電子源装置に対向して配置されたアノードパネルＡＰ１とを備え、前記微小電子源装置からアノード電極１６に向かって電子が放出され、該電子がアノード電極１６を通過して蛍光体層１４に衝突し該蛍光体層が発光することにより画像を表示する平面型表示装置であって、アノードパネルＡＰ１の透明基板１１と蛍光体層１４との間に、アノード電極１６と同電位となる透明導電膜１２を備える。【選択図】図９
2006294377.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に電子放出源となる微小電子源装置を有するカソードパネルと、透明基板上に蛍光体層とアノード電極とが積層されて前記微小電子源装置に対向して配置されたアノードパネルとを備え、前記微小電子源装置からアノード電極に向かって電子が放出され、該電子がアノード電極を通過して蛍光体層に衝突し該蛍光体層が発光することにより画像を表示する平面型表示装置であって、
前記アノードパネルの透明基板と蛍光体層との間に、前記アノード電極と同電位となる透明導電膜を備えることを特徴とする平面型表示装置。
【請求項２】
前記透明導電膜と蛍光体層との間に、二次電子放出係数が１以上の材料からなる透明二次電子発生膜を備えることを特徴とする請求項１に記載の平面型表示装置。
【請求項３】
前記透明二次電子発生膜は、ＭｇＯ及び／又はＡｌ２Ｏ３からなることを特徴とする請求項２に記載の平面型表示装置。
【請求項４】
前記微小電子源装置は、前記支持基板上にカソード電極、層間絶縁膜、ゲート電極が順に積層されてなり、前記ゲート電極及び層間絶縁膜に形成されたゲートホールと、該ゲートホールの底部に形成され、導電性のマトリクスと一端が突出した状態で前記マトリクスに埋まったカーボンナノチューブとを有する微小電子源層とからなることを特徴とする請求項１に記載の平面型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィールドエミッションディスプレー（ＦＥＤ）の平面型表示装置に関するものである。
【背景技術】
【０００２】
テレビジョン受像機や情報端末機器等の表示措置は、薄型化、軽量化、大画面化、高精細表示化の要求に答えるため、重量や厚みに限界のあるＣＲＴから平面型表示装置（フラットパネル表示装置）への移行する開発が盛んに行われている。情報端末機器のフラットパネル表示装置としては液晶パネルが広く普及しているが、高輝度化、大型化が困難なために家庭用テレビジョン受像器は開発段階に留まっている。
【０００３】
一方、フィールドエミッションディスプレー（以下、ＦＥＤと略す）は、少ない電力消耗で高解像度・高輝度のカラー表示が行えるというメリットから有力な大型のフラットパネル表示装置用として開発が進んでいる。ＦＥＤは電子放出を行うチップ型カソードとカソードから放出された電子が衝突することにより蛍光体を励起発光させて所望のパターン、文字、記号を表示するパネルとからなる装置である。
【０００４】
公知のＦＥＤの構成は複数本の行配線につながったカソードと複数本の列配線につながったゲートからなるエミッタアレイパネルと蛍光体を塗布されたアノードパネルを絶縁性のスペーサを挟んで積層するものである（例えば、特許文献１，２参照。）。
【０００５】
また、エミッタアレイパネルはガラス等の誘電体板もしくはＳｉ板上にＣＶＤ法、エッチング法、真空蒸着法もしくはスパッタ法及び光リソグラフィー法により所望の画素数に応じたマトリックスをなす行配線・列配線と１画素当り複数のカソードチップ及びカソードチップと誘電体で絶縁されたカソードチップに対応した穴を開口したゲート電極を形成して作成する。
【０００６】
アノードパネルはガラス等の誘電体板上に各１画素に対応した赤(R)、緑(G)、青(B)の３色の蛍光体についてそれぞれ遮光格子を介して縞状に塗布し、その上にＡｌ等の薄膜（１０〜１００ｎｍ）を形成して作成する。
【０００７】
従来の電界放出型ディスプレイでは、電子放射エミッタを２次元的に配列し、これに引き出し電極とカソード電圧用配線をマトリックス状に配置し、カソード先端から強電界によって放射されてきた電子により蛍光体を光らせる手法が用いられている。
【０００８】
従来のＷを始めとする金属製のエミッタが用いられてきたが、近年になってエミッタ材料の仕事関数を下げることにより低しきい値でのエミッションを可能にする材料としてＤＬＣ（ダイヤモンド状カーボン）を始めとするカーボン材料が注目されている。
【０００９】
また、従来の様にエミッタ構造を作ることなく平面から電子放出させる試みが開示されおり（例えば、非特許文献１参照。）、特にカーボンナノチューブと呼ばれる微細構造を有する炭素系構造体は、その良好な電子放出特性を有することから注目を集めている（例えば、非特許文献２参照。）。さらに、これらのカーボンナノチューブの特徴を生かして導電性材料と混合して電子放出源（微小電子源装置）を形成する方法が提案されている（例えば、特許文献３参照。）。カーボンナノチューブを使用することにより、低い閾値電圧かつ低いドライブ電圧で、電子放出の安定性のある電界放出型の平面型表示装置を実現することができる。
【００１０】
【特許文献１】米国特許第４９０８５３９号明細書
【特許文献２】特開昭６１−２２１７８３号公報
【特許文献３】特開２００３−２２９０４４号公報
【非特許文献１】第６０回応用物理学会学術講演会  講演予稿集p.631（講演番号2P-H-6）
【非特許文献２】第６０回応用物理学会学術講演会  講演予稿集p.632（講演番号2P-H-11）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、前記平面型表示装置において高輝度を得るために微小電子源装置から放出される電子の量（エミッション電流）を増加させると、アノードパネルの基板の温度が上昇し、表示装置として種々の問題が発生した。
【００１２】
本発明は、以上の従来技術における問題に鑑みてなされたものであり、アノードパネルの温度上昇を抑えるとともに、蛍光体層の発光効率を向上させて高輝度の画像表示ができる平面型表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記課題を解決するために提供する本発明は、支持基板上に電子放出源となる微小電子源装置を有するカソードパネルと、透明基板上に蛍光体層とアノード電極とが積層されて前記微小電子源装置に対向して配置されたアノードパネルとを備え、前記微小電子源装置からアノード電極に向かって電子が放出され、該電子がアノード電極を通過して蛍光体層に衝突し該蛍光体層が発光することにより画像を表示する平面型表示装置であって、前記アノードパネルの透明基板と蛍光体層との間に、前記アノード電極と同電位となる透明導電膜を備えることを特徴とする平面型表示装置である。
【００１４】
ここで、前記透明導電膜と蛍光体層との間に、二次電子放出係数が１以上の材料からなる透明二次電子発生膜を備えることが好ましく、この透明二次電子発生膜は、ＭｇＯ及び／又はＡｌ２Ｏ３からなることが好適である。
【００１５】
また、前記微小電子源装置は、前記支持基板上にカソード電極、層間絶縁膜、ゲート電極が順に積層されてなり、前記ゲート電極及び層間絶縁膜に形成されたゲートホールと、該ゲートホールの底部に形成され、導電性のマトリクスと一端が突出した状態で前記マトリクスに埋まったカーボンナノチューブとを有する微小電子源層とからなることが好ましい。
【発明の効果】
【００１６】
本発明によれば、透明導電膜が蛍光体層を通過する余剰電子を吸収して該電子が透明基板に衝突することを防止することにより、アノードパネルの温度上昇を抑えることができる。また、エミッション電流を増加させることができるようになるため高輝度な画像を表示することができる。また、透明二次電子発生膜に余剰電子が衝突して発生する二次電子が蛍光体層をさらに励起するため発光効率が向上し、より高輝度で画像を表示することが可能となる。
【発明を実施するための最良の形態】
【００１７】
図１に、従来の平面型表示装置の構成例を示す。
従来の平面型表示装置は、支持基板３０上に複数の微小電子源装置が形成されてなるカソードパネルＣＰと、透明基板９１上にブラックマトリックス９３及び蛍光体粒を含有する蛍光体層９４が形成され、これらブラックマトリックス９３及び蛍光体層９４を覆う状態でアノード電極９５が形成されてなるアノードパネルＡＰ９とが所定の間隙を介して対向状態に配置されるとともに、それらのパネルＣＰ，ＡＰ９が枠体４０によって一体的に組み付けられることにより、画像表示のための一つのパネル構体（表示パネル）となっている。
【００１８】
上記構成のパネル構造を有する表示装置においては、微小電子源装置を構成するカソード電極３１とゲート電極３４との間に電圧が印加されることにより微小電子源層３２の先鋭部（カーボンナノチューブ３２ａの先端部）に電界が集中し、量子トンネル効果によって電子がエネルギー障壁を突き抜けて微小電子源層３２から真空中へと放出される。こうして放出された電子はアノード電極９５に引き付けられてアノードパネルＡＰ９側に移動し、透明基板９１上の蛍光体層９４に衝突する。その結果、蛍光体層９４中の蛍光体粒が電子の衝突により励起されて発光するため、この発光位置を画素単位で制御することにより、表示パネル上に所望の画像を表示することができる。
【００１９】
図２に、図１に示した構成の平面型表示装置を用いて微小電子源装置のエミション電流とアノードパネルＡＰ９の透明基板９１（ガラス）の温度をパネル温度として測定した結果を示す。なお、実験に当って、連続して画面全体が高輝度で白色表示される状態とした。
図２の実験において、画面表示開始から時間の経過と共にパネル温度は上昇し、最高で約９０℃に達し、画面表示開始から約３０分でアノードパネルＡＰ９の透明基板９１が割れてしまった。
【００２０】
ＦＥＤの平面型表示装置ではカソードパネルＣＰとアノードパネルＡＰ９間の距離が１〜２ｍｍ程度と短い一方、耐電圧の問題でアノード電圧をＣＲＴ（ブラウン管）の様に高くする事ができないため、ＣＲＴと同様の輝度を得る為に蛍光体層９４を励起する電子量（エミッション電流）を増やす傾向にある。その為、実際の使用では透明基板９１が割れてしまわないまでも、火傷の危険、温度上昇によるパネル変形によるスペーサ外れ問題、温度上昇によるパネル内のアウトガスによる動作不安定等、パネルの温度上昇に伴って種々の問題が発生していた。
【００２１】
このようなアノードパネルの温度上昇の原因としては、エミッション（アノード）電流によるジュール熱のみでは説明がつかず、アノード電位により加速されたエミッション電子が蛍光体層９４の蛍光体粒に衝突した後、または蛍光体粒に衝突しなかった余剰な電子が蛍光体層９４を通って透明基板９１に打ち込まれ、温度が上昇しているものと考えられる。すなわち、図３に示す電子の軌跡のように、加速された電子が物質に打ち込まれると該物質内に進入するがその際にエネルギーが放出されて物質内で熱が発生すると考えられる。さらに、透明基板９１に電子が進入すれば、電荷蓄積による放電問題も発生し、パネル破損、欠陥の発生等の問題も起きる。
【００２２】
本発明は、前記問題を解決するためになされたものであり、アノードパネルの構成に特徴を有する。
以下に、本発明に係る平面型表示装置について説明する。
図４は、本発明に係る平面型表示装置のうち、根幹をなすアノードパネルの構成を示す断面図である。
図４に示すように、アノードパネルＡＰ１は、ベースとなる透明基板１１と、この透明基板１１の上に順次積層されて形成された透明導電膜１２及び透明二次電子発生膜１３と、該透明二次電子発生膜１３上に形成された蛍光体層１４及びブラックマトリックス１５と、これら蛍光体層１４及びブラックマトリックス１５を覆う状態で透明基板１１上に形成されたアノード電極１６とを備えて構成されている。
【００２３】
透明基板１１は、適度な強度をもった光学的に透明な基板であり、例えばガラスからなる。透明基板１１の透明導電膜１２が形成される面とは反対の面が平面型表示装置として画像を表示する正面パネルとなる。
【００２４】
透明導電膜１２は、アノード電極１６と同電位にされる透明薄膜であり、透明二次電子発生膜１３を通ってきたカソードパネルＣＰからの電子を透明基板１１の前で受け止めて装置外部に流す役割をもつ。例えば膜厚０．２〜０．３μｍのインジウム錫酸化物（ＩＴＯ）の薄膜が挙げられる。
【００２５】
透明二次電子発生膜１３は、二次電子放出係数が１以上の材料からなる薄膜であり、蛍光体層１４を通ってきたカソードパネルＣＰからの電子が衝突することにより該透明二次電子発生膜１３から蛍光体層１４側に二次電子を放出する役割をもつ。また、透明二次電子発生膜１３を構成する材料は、例えばＭｇＯ及び／又はＡｌ２Ｏ３が挙げられ、その膜厚は蛍光体層１４で発生する光が透過する際にその光の色純度に影響しない程度が好ましく、０．１〜０．５μｍがよい。
【００２６】
蛍光体層１４は、従来公知の発光性結晶粒子（蛍光体粒）からなる層であり、赤色発光用の蛍光体層１４（Ｒ）と、緑色発光用の蛍光体層１４（Ｇ）と、青色発光用の蛍光体層１４（Ｂ）とから構成されている。
【００２７】
ブラックマトリクス１５は、各色発光用の蛍光体層１４（Ｒ），１４（Ｇ），１４（Ｂ）の間に隔壁となるように形成されているカーボン剤からなる塗膜である。
【００２８】
アノード電極１６は、従来公知の方法により形成され、カソードパネルＣＰからの電子を透過するとともに蛍光体層１４で発生する光を透明基板１１側に反射するメタルバックとなる金属薄膜であり、例えば膜厚１００ｎｍ程度のアルミニウム薄膜が挙げられる。また、後述のカソードパネルＣＰの電子を放出する微小電子源装置と対向するように、アノードパネルＡＰ１の有効領域の全域に積層状態で形成されている。
【００２９】
このアノードパネルＡＰ１は次の手順で作製する。
（Ｓ１１）洗浄した透明基板１１上に透明導電膜１２を形成する。例えば、スパッタリング法や熱分解性有機金属である有機スズ及び有機インジウム化合物（ＩＴＯ溶液）をスピンコートする方法など従来公知の方法により膜厚０．２〜０．３μｍのＩＴＯ膜を形成すればよい。ついで、透明導電膜１２上にスパッタリング法や蒸着法などによりＭｇＯ及び／又はＡｌ２Ｏ３からなる透明二次電子発生膜１３を形成する（図５（ａ））。
【００３０】
（Ｓ１２）次に周知のフォトリソグラフィ技術により透明二次電子発生膜１３にストライプ状のマスク層を形成する。ついで、全面にカーボン剤（カーボンスラリー）を塗布し、乾燥・焼成した後、マスク層及びその上のカーボン剤を除去することにより、透明二次電子発生膜１３上にカーボン剤からなるブラックマトリクス１５を形成する（図５（ｂ））。
【００３１】
（Ｓ１３）次にブラックマトリクス１５間の透明二次電子発生膜１３上に、赤、緑、青３色の蛍光体層１４を形成する（図５（ｃ））。具体的には、各発光性結晶粒子（蛍光体粒）から調製された発光性結晶粒子組成物を使用し、例えば赤色、緑色、青色の順番でその色に対応する感光性の発光性結晶粒子組成物（蛍光体スラリー）を透明二次電子発生膜１３上全面に塗布し、感光し現像することを繰り返せばよい。
【００３２】
（Ｓ１４）次に蛍光体層１４及びブラックマトリクス１５の上に、アクリル酸系エマルジョン（４０重量部）及び水（残余）からなる有機膜形成用塗料を塗布して有機膜１６ａを形成し、ついで該有機膜１６ａ上にスパッタリング法により例えば膜厚１００ｎｍのアルミニウムからなる金属薄膜１６ｂを形成する（図５（ｄ））。
【００３３】
（Ｓ１５）次に焼成を行って有機膜１６ａを除去する処理を行い、蛍光体層１４及びブラックマトリクス１５の上にアノード電極１６のあるアノードパネルＡＰ１を完成する。なお、アノード電極１６は、蛍光体層１４及びブラックマトリクス１５の上の有効領域を１枚のシート状の導電材料で被覆したものとしてもよいし、１または複数の微小電子源装置、あるいは１または複数の画素に対応するアノード電極ユニットが集合したものとしてもよい。
【００３４】
つぎに、本発明に係る平面型表示装置のうち、カソードパネルを構成する美証言資源装置について説明する。
図６は、本発明に係る平面型表示装置で使用される微小電子源装置の構成例を示す断面図である。
図６に示すように、微小電子源装置は、平面型表示装置においてカソードパネルＣＰのベースとなる絶縁性の基板（例えば、ガラス基板）３０と、この基板３０上に積層状態で順に形成されたカソード電極３１、絶縁層３３及びゲート電極３４と、ゲート電極３４及び絶縁層３３に形成された開口部（ゲートホール）３５と、この開口部３５の底部に形成された微小電子源層３２とによって構成されている。
【００３５】
カソード電極３１及びゲート電極３４は、導電材料からなる導電膜である。例えばスパッタリング法により形成される厚み０．２μｍ程度のクロム（Ｃｒ）層である。
【００３６】
微小電子源層３２は、カーボンナノチューブ３２ａとバインダ材料（マトリックス）３２ｂとを含む複合層が加工されてなるものであり、前記カーボンナノチューブ３２ａが導電性のマトリクス３２ｂ中に埋め込まれ、該カーボンナノチューブ３２ａの一端が前記マトリクス３２ｂから突出した状態となっている。
【００３７】
カーボンナノチューブ本体は、例えば平均直径１ｎｍ、平均長さ１μｍといった非常に細長いチューブ構造（繊維状）を有するものを用いる。あるいは、例えば平均直径３０ｎｍ、平均長さ１μｍのファイバー構造を有するカーボンナノファイバーを用いてもよい。
【００３８】
微小電子源層３２を構成するマトリクス３２ｂは、Ｉｎ，Ｓｎ，Ｚｎ，Ａｌの少なくとも１つを含有する有機金属化合物を含む結合剤からなることが好ましい。
【００３９】
絶縁層３３は、例えばシリコン酸化物（ＳｉＯ２）からなる層間絶縁膜である。
【００４０】
開口部３５は、ゲート電極３４に形成された第１の開口部３５Ａと、この第１の開口部３５Ａに連通する状態で絶縁層３３に形成された第２の開口部３５Ｂとから構成される略円柱形状の孔であり、微小電子源層３２から放出される電子が通過する空間である。この孔の形状は頭頂部（ゲート電極３４側）と底部（カソード電極３１側）が円形であればよく、孔の側面（すなわち絶縁層３３の壁面）は放出電子の通過を阻害しない限りどのような形状でもよい。
【００４１】
本発明の微小電子源装置は次の手順で作製する。
（Ｓ２１）基板３０上にカソード電極形成用の導電膜３１Ｌを形成する。導電膜３１Ｌは、例えばスパッタリング法により形成される膜厚０．２μｍのＣｒ等からなる。また、必要に応じて導電膜３１Ｌ上に抵抗層を形成する。抵抗層は、例えばスパッタリング法により形成される膜厚０．２μｍのアモルファスＳｉ，ＳｉＣＮ等からなる後述の微小電子源層３２への放電電流を安定化させる役目を果たす薄膜である。
【００４２】
（Ｓ２２）つぎに、カソード電極上、すなわち導電膜３１Ｌの所望の領域に電子エミッタ材料としてカーボンナノチューブ分散液を塗布する。塗布はスプレー噴霧、スピンコートなどいずれの方法でもよい。
カーボンナノチューブ分散液は、複数のカーボンナノチューブと、Ｉｎ，Ｓｎ，Ｚｎ，Ａｌの少なくとも１つを含有する有機金属化合物を含む結合剤と、揮発性溶媒（例えば、酢酸ブチル）とを所定量混合して調製されたものである。熱分解性有機金属である有機スズ及び有機インジウム化合物（ＩＴＯ溶液）およびカーボンナノチューブを揮発性溶媒、例えば、酢酸ブチル中に分散させて調製する場合の組成例を以下に示す。
【００４３】
（カーボンナノチューブ分散液）
・結合剤（ＩＴＯ溶液）                ：固形分１０〜５０重量％
・カーボンナノチューブ                ：０．０１〜２０重量％
・溶媒（酢酸ブチル）                  ：３０〜８０重量％
・分散剤（例えばドデチル硫酸ナトリウム）：０．１〜５重量％
【００４４】
上記のようにカーボンナノチューブの分散性を向上させるために分散剤を添加してもよいし、超音波処理を施してもよい。また、希釈剤には水系、非水系のどちらを添加しても構わないが、それに応じて分散剤も変わることを前提とする。また、カーボンナノチューブは、例えば平均直径１ｎｍ、平均長さ１μｍのチューブ構造を有し、アーク放電法により作製されたものを用いればよい。
【００４５】
（Ｓ２３）上記カーボンナノチューブ分散液を塗布した後、焼成により結合剤からなる導電性のマトリクス中に前記カーボンナノチューブが分散して埋め込まれた状態である複合層３２Ｌを形成する。
【００４６】
（Ｓ２４）次に、複合層３２Ｌをストライプ状に加工する。具体的には、レジスト材料層をスピンコート法にて全面に成膜した後、リソグラフィー技術に基づき、複合層３２Ｌのうち残されるべき領域以外の表面が露出したマスク層を形成する。ついで露出した複合層３２Ｌ領域を、例えば、ＨＣｌを用いてエッチング温度１０〜６０℃、エッチング時間１０秒〜３０分の条件でエッチングする。
【００４７】
（Ｓ２５）ついで、周知のフォトリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）により導電膜３１Ｌをエッチング加工してストライプ状のカソード電極３１とする。この時点で基板３０上には複数本のカソードラインが形成される。
【００４８】
（Ｓ２６）基板３０上において、カソード電極３１、複合層３２Ｌの積層部を覆うように層間絶縁膜３３Ｌを形成し、さらに該層間絶縁膜３３Ｌ上に例えば膜厚０．２μｍのＣｒからなるゲート電極形成用の導電膜３４Ｌを形成する（図７（ａ））。例えば、ＴＥＯＳ（テトラエトキシシラン）を原料ガスとして使用するＣＶＤ法により、基板３０の全面に例えばＳｉＯ２からなる厚さ１２μｍの層間絶縁膜３３Ｌを形成し、次いで、層間絶縁膜３３Ｌの上にＣｒからなる導電膜３４Ｌをスパッタリング法によって形成すればよい。
【００４９】
（Ｓ２７）導電膜３４Ｌ上にレジストマスク層を形成し、このレジストマスク層を利用して反応性イオンエッチング（ＲＩＥ）により導電膜３４Ｌの所定部位をエッチング加工することにより、層間絶縁膜３３Ｌ上でストライプ形状のゲート電極３４とするとともに、このゲート電極３４を貫通する第１の開口部３５Ａを形成する（図７（ｂ））。このとき、ゲート電極３４は層間絶縁膜３３Ｌ上でカソード電極３１と略直交する状態のストライプ形状に加工されている。すなわち、上記カソードラインに直交する複数本のゲートラインが形成される。また、導電膜３４Ｌのエッチングされた部位は層間絶縁膜３３Ｌが露出している。
【００５０】
（Ｓ２８）つぎに、ゲート電極３４の第１の開口部３５Ａを通して層間絶縁膜３３Ｌを反応性イオンエッチング（ＲＩＥ）などのドライエッチング加工により、複合層３２Ｌが露出するように第２の開口部３５Ｂを形成する。これにより、第１，第２の開口部３５Ａ，３５Ｂからなる開口部（ゲートホール）３５が得られる（図７（ｃ））。
【００５１】
微小電子源装置は、電子放出はピクセル（画素）ごとに選択できるアセンブリでなければならない。そのために、カソード電極３１と電子取り出し電極であるゲート電極３４とが直交して重なる部分でひとつのサブピクセルを形成する。開口部３５は、そのサブピクセルを構成するためのものであり、例えば直径６０μｍの略円柱形状の孔として形成されており、１サブピクセル当たり５個形成される。
【００５２】
（Ｓ２９）次に、開口部３５の底部に露出した複合層３２Ｌ上層部のマトリックスを虚弱化させる（図８（ｄ））。複合層３２Ｌの上層部を虚弱化させる際の手法としては、ウェットエッチングやドライエッチングなどのエッチング法（ライトエッチング）を好ましく用いることができる。ライトエッチングは例えば、エッチャント：１０％ＨＣｌ水溶液、エッチング時間５〜６０秒の条件で行えばよい。このエッチングにより複合層３２Ｌの上層部でマトリクス材料を選択的に除去することにより、表面に多数のカーボンナノチューブを露出させることができる。
【００５３】
（Ｓ２ａ）その後、エッチングされた複合層３２Ｌの表面で各々のカーボンナノチューブが一様にほぼ垂直に起立するように、カーボンナノチューブの配向処理を行う。具体的には、例えば基板３０上で図示しないアクリル樹脂からなるフィルムをゲート電極３４の上から貼り付けた後、ＵＶ照射して該フィルムを硬化させ、ついで硬化したフィルムを引き剥がすことにより、基板３０に対してカーボンナノチューブの長手方向をほぼ垂直に配向させる。カーボンナノチューブを配向させる際の方向は、基板３０の面方向に対してほぼ垂直な方向とする。このとき、複合層３２Ｌの表面には多数のカーボンナノチューブが露出した状態となっている。そのため、フィルムの貼り付け及び引き剥がしを行うことにより、多数のカーボンナノチューブを垂直に配向させることができる。これにより、前記カーボンナノチューブ３２ａが導電性のマトリクス３２ｂ中に埋め込まれ、該カーボンナノチューブ３２ａの一端がマトリクス３２ｂから突出してなる微小電子源層３２となる（図８（ｅ））。
【００５４】
その後、平面型表示装置の組み立てを行う。具体的には、前記アノードパネルＡＰ１と前記微小電子源装置を有するカソードパネルＣＰとを、該微小電子源装置と蛍光体層３１とが対向するように配置し、アノードパネルＡＰ１とカソードパネルＣＰ（より具体的には、透明基板１１と基板３０）とを、枠体４０を介して、周縁部において接合する。接合に際しては、枠体４０とアノードパネルＡＰ１との接合部位、及び枠体４０とカソードパネルＣＰとの接合部位にフリットガラスを塗布し、アノードパネルＡＰ１とカソードパネルＣＰと枠体４０とを貼り合わせ、予備焼成にてフリットガラスを乾燥した後、約４５０℃で１０〜３０分の本焼成を行う。その後、アノードパネルＡＰ１とカソードパネルＣＰと枠体４０とフリットガラスとによって囲まれた空間を、貫通孔及びチップ管を通じて排気し、空間の圧力が１０-4Ｐａ程度に達した時点でチップ管を加熱溶融により封じ切る。このようにして、アノードパネルＡＰ１とカソードパネルＣＰと枠体４０とに囲まれた空間を真空にすることができる。その後、必要な外部回路との配線を行い、図９に示す平面型表示装置を完成させる。
【００５５】
図９は本発明に係る平面型表示装置のパネル構造の一例を示す断面図である。
図９に示すように、アノードパネル（アノード基板）ＡＰ１とカソードパネル（カソード基板）ＣＰとを所定の間隙を介して対向状態に配置するとともに、それらのパネルＡＰ１，ＣＰを枠体４０によって一体的に組み付けることにより、画像表示のための一つのパネル構体（表示パネル）が構成されている。
【００５６】
カソードパネルＣＰ上には前記微小電子源装置が複数形成されている。これら複数の微小電子源装置は、カソードパネルＣＰの有効領域（実際に表示部分として機能する領域）に２次元マトリックス状に多数形成されている。
【００５７】
また、図１０に示すように、カソード電極３１は、複数のカソードラインを形成するようにストライプ状に形成されている。ゲート電極３４は、各々のカソードラインと交差（直交）する複数のゲートラインを形成するようにストライプ状に形成されている。
【００５８】
上記構成のパネル構造を有する表示装置においては、カソード電極３１に相対的な負電圧がカソード電極制御回路３８から印加され、ゲート電極３４には相対的な正電圧がゲート電極制御回路３９から印加され、アノード電極１６及び透明導電膜１２にはゲート電極３４よりも更に高い正電圧がアノード電極制御回路１９から印加される。かかる表示装置において、実際に画像の表示を行う場合は、例えば、カソード電極３１にカソード電極制御回路３８から走査信号を入力し、ゲート電極３４にゲート電極制御回路３９からビデオ信号を入力する。あるいは又、カソード電極３１にカソード電極制御回路３８からビデオ信号を入力し、ゲート電極３４にゲート電極制御回路３９から走査信号を入力する（図９）。
【００５９】
これにより、カソード電極３１とゲート電極３４との間に電圧が印加され、これによって微小電子源層３２の先鋭部（カーボンナノチューブ３２ａの先端部）に電界が集中することにより、量子トンネル効果によって電子がエネルギー障壁を突き抜けて微小電子源層３２から真空中へと放出される。こうして放出された電子はアノード電極１６に引き付けられてアノードパネルＡＰ１側に移動し、透明基板１１上の蛍光体層１４（１４（Ｒ），１４（Ｇ），１４（Ｂ））に衝突する。その結果、蛍光体層１４中の蛍光体粒が電子の衝突により励起されて発光するため、この発光位置を画素単位で制御することにより、表示パネル上に所望の画像を表示することができる（図１０）。
【００６０】
ここで、画面の輝度を上げるために微小電子源装置からの電子の量、すなわちエミッション電流を増加させると、電子が蛍光体層１４の蛍光体粒に衝突した後、または蛍光体粒に衝突しなかった余剰な電子が蛍光体層１４を通って、透明基板１１側に来る電子が増えるようになるが、これらの電子は透明二次電子発生膜１３に衝突し該透明二次電子発生膜１３から蛍光体層１４側に二次電子が放出されるようになる。よって、蛍光体層１４を通過した電子を蛍光体層１４に反射するようにして透明基板１１まで到達しないようにして透明基板１１ひいてはアノードパネルＡＰ１の温度上昇を抑制することができる。またそれとともに、カソードパネルＣＰから入射する電子とは別に、二次電子が蛍光体層１４に入射するようになることから、蛍光体層１４がさらに発光するようになり発光効率の向上、すなわち高輝度化を図ることができる。さらに、透明二次電子発生膜１３を通過する電子もあるが、この電子も透明導電膜１２で受け止められ吸収されることから電子が透明基板１１に到達することを防止することができ、アノードパネルＡＰ１の温度上昇を抑制することが可能である。
【００６１】
なお、本実施例ではアノードパネルＡＰ１において、透明基板１１上に透明導電膜１２、透明二次電子発生膜１３が１層ずつ積層された構成であったが、本発明の効果をさらに向上させるために透明導電膜１２及び／又は透明二次電子発生膜１３を多層にしてもよい。ただし、透過率の低下や色度の変化、さらには製造コストの上昇などが懸念されるため、合計で６層程度を限度とすることが好ましい。
【００６２】
また、本発明の平面型表示装置のバリエーションを図１１に示す。
図１１に示すように、アノードパネルＡＰ２は前記アノードパネルＡＰ１において透明二次電子発生膜１３を省略した構成であり、ベースとなる透明基板１１と、この透明基板１１の上に形成された透明導電膜１２と、該透明導電膜１２上に形成された蛍光体層１４及びブラックマトリックス１５と、これら蛍光体層１４及びブラックマトリックス１５を覆う状態で透明基板１１上に形成されたアノード電極１６とを備えて構成されている。それ以外の構成は図９に示す平面型表示装置と同じである。
この構成により、電子が蛍光体層１４の蛍光体粒に衝突した後、または蛍光体粒に衝突しなかった余剰な電子が蛍光体層１４を通って、透明基板１１側に来る電子が増えるようになるが、これらの電子は透明導電膜１２で受け止められ吸収されることから電子が透明基板１１に到達することを防止することができ、アノードパネルＡＰ１の温度上昇を抑制することが可能となる。
【図面の簡単な説明】
【００６３】
【図１】従来の平面型表示装置の構成を示す断面図である。
【図２】従来の平面型表示装置におけるエミッション電流とパネル温度との関係を示す図である。
【図３】加速された電子が物質に打ち込まれた際の該物質内の電子の軌跡を示す概略図である。
【図４】本発明に係る平面型表示装置のうち、アノードパネルの構成を示す断面図である。
【図５】本発明で使用するアノードパネルの製造工程図である。
【図６】本発明に係る平面型表示装置のうち、微小電子源装置の構成を示す断面図である。
【図７】本発明で使用する微小電子源装置の製造工程図（１）である。
【図８】本発明で使用する微小電子源装置の製造工程図（２）である。
【図９】本発明に係る平面型表示装置の構成を示す断面図である。
【図１０】本発明に係る平面型表示装置の構成を示す概略図である。
【図１１】本発明に係る平面型表示装置の他の構成を示す断面図である。
【符号の説明】
【００６４】
１１，９１・・・透明基板、１２・・・透明導電膜、１３・・・透明二次電子発生膜、１４，１４（Ｒ），１４（Ｇ），１４（Ｂ），９４・・・蛍光体層、１５，９３・・・ブラックマトリクス、１６，９５・・・アノード電極、１６ａ・・・有機膜、１６ｂ・・・金属薄膜、１９，９９・・・アノード電極制御回路、３０・・・基板、３１・・・カソード電極、３１Ｌ，３４Ｌ・・・導電膜、３２・・・微小電子源層、３２Ｌ・・・複合層、３２ａ・・・カーボンナノチューブ、３２ｂ・・・マトリクス、３３・・・絶縁層、３３Ｌ・・・層間絶縁膜、３４・・・ゲート電極、３５・・・開口部（ゲートホール）、３５Ａ・・・第１の開口部、３５Ｂ・・・第２の開口部、３６・・・貫通孔、３７・・・チップ管、３８・・・カソード電極制御回路、３９・・・ゲート電極制御回路、ＣＰ・・・カソードパネル、ＡＰ１，ＡＰ２，ＡＰ９・・・アノードパネル、
【図１】
2006294377.tif 000003
【図２】
2006294377.tif 000004
【図３】
2006294377.tif 000005
【図４】
2006294377.tif 000006
【図５】
2006294377.tif 000007
【図６】
2006294377.tif 000008
【図７】
2006294377.tif 000009
【図８】
2006294377.tif 000010
【図９】
2006294377.tif 000011
【図１０】
2006294377.tif 000012
【図１１】
2006294377.tif 000013