(57)【要約】【課題】  複数の半導体素子を実装し、そのうちの高発熱素子の熱を効率良く放熱させる三次元成形回路部品を得る。【解決手段】  半導体素子２は成形体１の上面にダイボンディングパッド４及びダイボンディングペースト５を介して接着されると共に、ワイヤ６により成形体１に設けた配線７に接続され、さらに封止剤８により封止されている。他方の半導体素子３は、成形体１の下面に設けた凹部９にバンプ１０、アンダーフィル剤１１及びパッド１２を介して接続されている。半導体素子３の下面には、銅板等の放熱体１３が高熱伝導性接着剤１４により接着されると共に、封止剤１５により封止されている。この三次元成形回路部品１６は、放熱体１３が露出している側の半導体素子３を発熱量の多い素子とし、放熱体のない半導体素子２を発熱量の小さい素子とする。【選択図】  図１
2006294983.tif 000002
【特許請求の範囲】
【請求項１】
立体配線構造体に電子部品を実装した三次元成形回路部品であって、
前記立体配線構造体の複数の異なる面に複数の半導体素子が実装され、
少なくとも一つの半導体素子の裏面又は裏面に設けた放熱体が露出していることを特徴とする三次元成形回路部品。
【請求項２】
前記立体配線構造体とフレキシブル基板が一体化されていることを特徴とする請求項１記載の三次元成形回路部品。
【請求項３】
前記裏面又は裏面に設けた放熱体が露出している半導体素子の少なくとも一つが高周波回路素子であり、フリップチップ実装されていることを特徴とする請求項１記載の三次元成形回路部品。
【請求項４】
前記複数の半導体素子の少なくとも一つが光素子であり、該光素子の光路部分が空隙又は透光性樹脂であることを特徴とする請求項１記載の三次元成形回路部品。
【請求項５】
前記複数の半導体素子のうち耐熱性の低い素子と、前記裏面又は裏面に設けた放熱体が露出している半導体素子とが前記立体配線構造体の異なる面に実装されていることを特徴とする請求項１記載の三次元成形回路部品。
【請求項６】
配線の一部が前記立体配線構造体の基体となる成形体に埋まっていることを特徴とする請求項１記載の三次元成形回路部品。
【請求項７】
配線の両面に部品が実装されていることを特徴とする請求項１記載の三次元成形回路部品。
【請求項８】
前記配線が、配線基層とその両面の導電層の、少なくとも３層からなることを特徴とする請求項６記載の三次元成形回路部品。
【請求項９】
前記配線基層が銀ナノ粒子を融着させた層であることを特徴とする請求項８記載の三次元成形回路部品。
【請求項１０】
前記配線基層の厚さが１μｍ以下であることを特徴とする請求項８又は９記載の三次元成形回路部品。
【請求項１１】
凹形状の第１の型の内面に易メッキ性の第１の配線基層を形成する工程と、
前記第１の配線基層上に配線内層を形成して配線パターンを形成する工程と、
前記配線パターン上に第１の電子部品を実装する工程と、
凸形状の第２の型の外面に第２の配線基層を形成する工程と、
前記電子部品を実装した第１の型に前記第２の配線基層を形成した第２の型を嵌め込み、両者の空間に成形材料を充填し硬化させる工程と、
前記第１、第２の型を剥離し離型する工程と、
前記第２の配線外層上に第２の電子部品を実装する工程とを備えたことを特徴とする三次元成形回路部品の製造方法。
【請求項１２】
前記第２の電子部品の前記第２の配線外層側とは反対側の面に放熱体を接着する工程を備えたことを特徴とする請求項１１記載の三次元成形回路部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、立体配線構造体からなる三次元成形回路部品及びその製造方法に関するものである。
【背景技術】
【０００２】
近年の電子機器の小型化に伴い、従来のガラスエポキシ基板のような平面基板では対応できないため、成形品の表面に立体的に直接導体配線を形成した立体配線構造体や、さらに半導体チップやチップコンデンサ等の電子部品を実装したＭＩＤ（Molded Interconnect Device、三次元成形回路部品）が使われるようになっている。しかし、樹脂成型された三次元成形回路部品は熱伝導性が悪く放熱が十分に行うことができない。
【０００３】
そこで従来より、金属フレームを配線部、ワイヤーボンドパッド部，半導体チップダイボンドパッド部を金属フレームとし、金属フレームを樹脂と一体成型し、金属フレームを一部露出させて放熱性を上げ、発熱素子でも三次元成型回路部品を可能とした技術が提案されている（例えば、特許文献１参照）。また、不要廃棄物を削減し、樹脂境界面にクラックが発生せず、クラックの発生に起因する吸湿性の悪化等の問題のないプラスチック半導体パッケージの製造技術が提案されている（例えば、特許文献２参照）。
【特許文献１】特開２０００−４０７６７号公報
【特許文献２】特開２０００−１６４７５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述したように電子機器の小型化に伴って立体配線構造体や三次元成形回路部品が使用されるようになっているが、光伝送モジュール等の高周波回路素子に対しても適用が検討されつつある。しかし、高周波回路素子では、伝送特性上、半導体素子をフリップチップ実装することが望まれているが、フリップチップ実装ではダイボンド＋ワイヤーボンド実装と比べ半導体素子背面への放熱が困難なため、半導体素子の温度が局所的に増大する。このため、特許文献１に開示された構成としても、高周波回路素子の三次元成型回路部品の適用は困難である。また、金属フレームと型の密着性が悪いと金属フレームが樹脂で覆われるため、配線の微細化や複雑な形状への適応は困難である。
【０００５】
そこで、特許文献２の実施形態に開示されるように、フリップチップ実装後に素子の背面に放熱板を設け、さらに放熱板をプリント基板の電極に熱伝導性の良い材料で接続することにより、放熱性を上げることが可能である。しかし、光伝送モジュール等の高周波回路素子では、受発光素子とそれを制御する素子等の複数の素子を実装する必要があるが、特許文献２では、配線は複数面にわたって形成しているが、素子の実装は一面に限られており、複数素子を一面に実装するとモジュール面積が大きくなり、小型化に反することになる。
本発明は、高発熱素子を適用できると共に、高発熱素子とそれより最大定格温度の低い素子とを混載でき、高発熱素子の熱を効率よく放熱できる三次元成形回路部品を提供することを課題とする。
【課題を解決するための手段】
【０００６】
請求項１の発明による三次元成形回路部品は、立体配線構造体に電子部品を実装した三次元成形回路部品であって、前記立体配線構造体の複数の異なる面に複数の半導体素子が実装され、少なくとも一つの半導体素子の前記実装された面の裏面又は裏面に設けた放熱体が露出していることを特徴とするものである。
【０００７】
請求項２の発明による三次元成形回路部品は、請求項１において、前記立体配線構造体とフレキシブル基板が一体化されていることを特徴とするものである。
請求項３の発明による三次元成形回路部品は、請求項１において、前記裏面又は裏面に設けた放熱体が露出している半導体素子の少なくとも一つが高周波回路素子であり、フリップチップ実装されていることを特徴とするものである。
【０００８】
請求項４の発明による三次元成形回路部品は、請求項１において、前記複数の半導体素子の少なくとも一つが光素子であり、該光素子の光路部分が空隙又は透光性樹脂であることを特徴とするものである。
請求項５の発明による三次元成形回路部品は、請求項１において、前記複数の半導体素子のうち耐熱性の低い素子と、前記裏面又は裏面に設けた放熱体が露出している半導体素子が前記立体配線構造体の異なる面に実装されていることを特徴とするものである。
【０００９】
請求項６の発明による三次元成形回路部品は、請求項１において、配線の一部が前記立体配線構造体の基体となる成形体に埋まっていることを特徴とするものである。
請求項７の発明による三次元成形回路部品は、請求項１において、配線の両面に部品が実装されていることを特徴とするものである。
【００１０】
請求項８の発明による三次元成形回路部品は、請求項６において、前記配線が、配線基層とその両面の導電層の、少なくとも３層からなることを特徴とするものである。
請求項９の発明による三次元成形回路部品は、請求項８において、前記配線基層が銀ナノ粒子を融着させた層であることを特徴とするものである。
請求項１０の発明による三次元成形回路部品は、請求項８，９において、前記配線基層の厚さが１μｍ以下であることを特徴とするものである。
【００１１】
請求項１１の発明による三次元成形回路部品の製造方法は、凹形状の第１の型の内面に易メッキ性の第１の配線基層を形成する工程と、前記第１の配線基層上に配線内層を形成して配線パターンを形成する工程と、前記配線パターン上に第１の電子部品を実装する工程と、凸形状の第２の型の外面に第２の配線基層を形成する工程と、前記電子部品を実装した第１の型に前記第２の配線基層を形成した第２の型を嵌め込み、両者の空間に成形材料を充填し硬化させる工程と、前記第１、第２の型を剥離し離型する工程と、前記第２の配線外層上に第２の電子部品を実装する工程とを備えたことを特徴とするものである。
【００１２】
請求項１２の発明による三次元成形回路部品の製造方法は、請求項１１において、前記第２の電子部品の前記第２の配線外層側とは反対側の面に放熱体を接着する工程を備えたことを特徴とするものである。
【発明の効果】
【００１３】
本発明によれば、複数の半導体素子を実装する三次元成形回路部品において、高発熱素子と低発熱素子を立体配線構造体の異なる面に設けると共に、高発熱素子の裏面、又は裏面に設けた放熱体を露出させるようにしたので、高発熱素子の熱をプリント基板等に効率的に放熱することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面と共に説明する。
図１は第１の実施形態による三次元成形回路部品１６の模式的な側面断面図である。
本実施形態は、複数の半導体素子を実装する必要のある三次元成形回路部品において、制御素子等の高発熱素子の裏面、又は裏面に設けた放熱体を露出させ、比較的発熱の低い素子または最大動作温度の低い素子は高発熱素子と異なる面に実装することにより、高発熱素子の熱をプリント基板等に効率的に放熱できるようにしたものである。
【００１５】
ここでは、成形体１を基体とする立体配線構造体に二つの半導体素子２，３が実装され、その内の一つの半導体素子３がフリップチップ実装された場合を示す。
図１において、半導体素子２は成形体１に設けたダイボンディングパッド４にダイボンディングペースト５により接着されると共に、ワイヤ６により成形体１に設けた配線７に接続されている。これらの半導体素子２、ワイヤ６等は封止剤８により封止されている。
【００１６】
一方、半導体素子３は、成形体１の下面凹部９にパッド１２にバンプ１０を介して接続されており、半導体素子３と成形体１の間にアンダーフィル剤１１が充填されている。半導体素子３の下面（裏面）には、銅板等の放熱体１３が銀フレーク等を含有する高熱伝導性接着剤１４により接着されている。また、凹部９は封止剤１５により封止されている。この場合、放熱体１３はその一部(図示では下面)が露出している。尚、放熱体がない半導体素子２は、図示のようにダイボンド＋ワイヤーボンド実装されているが、半導体素子３のようにフリップチップ実装してもよい。
以上のようにして三次元成形回路部品１６が構成されている。
【００１７】
この三次元成形回路部品１６は、放熱体１３が露出している方の半導体素子３をＬＤＤ等の発熱量の多い素子とし、放熱体１３のない半導体素子２をＬＤドライバに対し発熱量の小さいＶＣＳＥＬ等とするのが良い。その場合、光素子の封止剤８は透光性の材料を用いることにより、光損失を少なくできる。また、立体配線構造体に実装されていることから、光の出射または入射方向の設計自由度を高くすることができる。
【００１８】
本実施形態では、立体配線構造体に二つの半導体素子２，３のみが実装されているが、光伝送モジュールの場合には、ＬＤ，ＬＤＤ，ＰＤ，ＴＩＡ等の半導体素子やチップコンダクタやチップ抵抗などと、用途に応じたモジュールに必要な複数の部品を実装することができる。
【００１９】
図２は図１の三次元成形回路部品１６をプリント基板１７に実装した例を示す。
三次元成形回路部品１６の配線７及び放熱体１３をはんだ１８等の高熱伝導材料で基板電極１９に接続している。放熱体１３はプリント基板１７上の配線に放熱している。ここでは、プリント基板１７にサーマルビア２０とヒートスプレッドパターン２１を設けることで、より放熱性を高くしている。
【００２０】
尚、図示しないが、プリント基板１７に対向する面と異なる面（図示では三次元成形回路部品１６の上面）に発熱量の多い半導体素子を実装し、その上面に放熱体を接着して放熱体の一部を露出し、さらに放熱体に放熱フィンを接着して、三次元成形回路部品上の他の素子に対する熱の影響を低減するようにしてもよい。
【００２１】
上記のように構成することにより、高発熱素子の熱を効率的にプリント基板１７や放熱フィンに放熱できる。しかも高発熱素子と他の素子を異なる面に実装しているので、三次元成形回路部品上の他の素子に対する熱の影響を低減することができる。また、光素子モジュールの場合には、光の出射または入射方向を遮ることなく、プリント基板１７への実装や放熱フィンを設置することができる。
以上のようにして、高発熱素子とそれより最大定格温度の低い素子を混載した三次元成形回路部品１６を得ることができる。
【００２２】
図３は本発明の第２の実施形態による三次元成形回路部品２２を示す断面図であり、図１と対応する部分には同一番号を付して重複する説明は省略する。
本実施形態による三次元成形回路部品２２は、成形体２３を基体とする立体配線構造体に半導体素子２が実装された三次元成形回路部品と、半導体素子３が実装されたフレキシブル基板２４とが、はんだ２５により一体化されたものである。
【００２３】
上記立体配線構造体には半導体素子２，３が設けられ、半導体素子２は第１の実施形態と同様にダイボンディング方式で実装され、封止剤８により封止されている。フレキシブル基板２４はポリイミドテープ２６に銅箔２７を設けてなるものであり、ここでは、半導体素子３が、銅箔２７のリード部にバンプ８を介して接続されており、封止剤２９で封止されている。
【００２４】
ここで、フレキシブル基板２４に実装された半導体素子３の下面は露出しているので、第１の実施形態と同様にプリント基板の電極や放熱フィンに熱伝導性の良い材料で接続することにより、放熱性を良好にでき、これにより高発熱素子とそれより最大定格温度の低い素子を混載できる。
尚、本実施形態では、立体配線構造体とフレキシブル基板２４をはんだ２５で接続して一体化しているが、成形樹脂や接着剤等で一体化し、立体配線構造体の配線７とフレキシブル基板２４の銅箔２７を導電性ボール等で電気的に接続してもよい。
【００２５】
本実施形態によれば、複数の半導体素子を複数面に実装し、少なくとも一つの半導体素子の裏面、または、裏面に設けた放熱体を露出しているので、半導体素子の裏面または放熱体をプリント基板の電極や放熱フィン等の熱伝導性の良い材料に接続することができ、高発熱素子の熱をプリント基板等に効率的に放熱でき、熱抵抗を小さくできる。また、高発熱素子とそれより最大定格温度の低い素子を混載できる。さらに、熱抵抗が小さいため、部品面積を小さくできる。
【００２６】
また、立体配線構造体とフレキシブル基板を一体化しているので、立体配線構造体に実装された素子とフレキシブル基板に実装された素子を混載した三次元成形回路部品となり、フレキシブル基板に実装された素子の裏面をプリント基板の電極に熱伝導性の良い材料で接続することができ、熱抵抗を小さくできる。また、立体配線構造体とフレキシブル基板を接続して一体化することにより、簡単な構成で、高発熱素子とそれより最大定格温度の低い素子を混載できる。
【００２７】
また、高周波回路素子をフリップチップ実装し、その裏面または裏面に設けた放熱体を露出させているので、放熱性を良好にするとともに、接続部の伝送特性と低熱抵抗を両立できる。また、立体配線構造体の形状自由度が高いことから、配線形状を高周波回路に好適な形状にすることができるので、配線部の高周波伝送特性も良好にできる。
【００２８】
また、光素子を立体配線構造体に実装しているので、光の出射または入射方向の設計自由度が高く、また、光素子の光路部分が空隙または透光性樹脂しているので、光損失も少ない。
【００２９】
また、耐熱性の低い素子と、裏面または裏面に設けた放熱体が露出している半導体素子を異なる面に実装しているので、光素子等の耐熱性の低い素子に及ぼす高発熱素子の熱の影響を低減できる。
【００３０】
図４は本発明の第３の実施形態による三次元成形回路部品の配線部を模式的に示す構成図である。
図４において、配線は配線基層３１とその両面の導電層の３層からなっている。両面の導電層は、成形体３０の外側の配線外層３２と成形体内部の配線内層３３である。
【００３１】
配線基層３１は銀ナノ粒子を融着させて形成している。この場合、銀ナノ粒子含有インクを使用し印刷法で形成できるため、製造コストを低減できる。さらに、銀ナノ粒子の融着層は導電性と触媒性を有するため、電気メッキと無電解メッキのどちらも行うことができるため、基層の両面に導電層を容易に形成できる。また、スパッタ等で金属膜を形成して選択エッチングして、基層とすることもできる。
【００３２】
配線基層３１が銀ナノ粒子の融着層や金属層の場合は、配線の外面だけでなく内面にも部品を実装できる。この場合、配線の内面に実装された部品や印刷で形成した部品を成形体内に埋め込むことができるため、配線の外面のみに実装して成形体表面のみに部品を配置するより、三次元成形回路部品を小型化できる。特に、ＶＣＳＥＬやＣＣＤなどの面発光素子や面受光素子等の光部品は光の出射または入射方向が実装方式により決定されるが、フリップチップ方式では配線の内面に、ダイボンド＋ワイヤーボンド方式では配線の外面に実装することにより、光の出射または入射方向を立体配線構造体の外方向に向けることができるため、実装形態の自由度が上がる。
【００３３】
配線基層３１として、パラジウムなどの一般の触媒を含有した材料を用いることもできる。この場合、触媒は基層と内層の界面に優先的に存在しているが、特に基層材料との明確な境はなく、界面からの距離が大きくなるほど触媒の分布量が減少する状態である。ただし、パラジウムなどの触媒は導電性に劣るため、この場合は配線の両面に部品を実装した場合の電気特性は劣る。
【００３４】
配線基層３１の厚さは１μｍ以下とすることが望ましい。配線基層３１をスパッタ等の真空法で形成する場合は、形成時間を短縮できるし、配線基層３１を銀ナノ粒子含有インクを使用し印刷法で形成する場合は、高価な銀ナノ粒子の使用量を減らすことができるので、コストを低減できる。
【００３５】
配線外層３２と配線内層３３の各導電層は、配線基層３１にメッキを行うことで形成し、材料としては銅などで形成できる。尚、銅一層だけでなく、銅＋ニッケル＋金など複数の導電層で形成しても良い。
【００３６】
配線基層３１及び配線内層３３は成形体（成形樹脂）３０に一部または全部が埋め込まれた状態であり、配線材料を囲むように成形体３０が配置している。配線外層３２は成形体３０に埋まっていないが、場合により封止剤やソルダーペーストなどに覆われている。このように配線を配置することで、微細化による膜厚の減少や基材との密着力の低下に対して、微細化を損なうことなく配線を形成することができる。これにより微細パターンでも配線を厚くでき、導電性と放熱性を良好にできる。
【００３７】
尚、すべての配線が３層である必要はなく、部分的に配線基層＋配線外層の２層としてもよい。この場合も基層が成形体に埋まっているように形成するのが良い。また、パターン化した銅箔を埋め込んで配線を形成しても良い。ただし、この場合は比較的太い配線の場合にのみ用いることができる。
【００３８】
本実施例によれば、通常、立体配線構造体は成形体上に配線をメッキにより形成しているが、配線が厚くなると成形体と配線の密着力が低下するため、配線を厚くできず、特に微細パターンでは導電性と放熱性が低下するが、本発明では、配線の一部をエッチングや印刷法等により形成した後に成形体に埋め込んだ状態にすることにより、その上に配線を積層した厚膜配線でも成形体との膜の密着力が低下することなく、微細パターンを維持しながら導電性と放熱性を良好に保つことができる。
【００３９】
通常、立体配線構造体は成形体上に配線を形成し、配線の外面のみに実装して成形体表面のみに部品を配置しているが、本発明では配線の両面に部品を実装し、配線の内面に実装された部品を成形体内に埋め込んでいるので、配線の外面のみに実装して成形体表面のみに部品を配置するより、三次元成形回路部品を小型化できる。通常、樹脂内に部品を埋め込むと放熱性が低下するが、本発明では配線の厚膜化により放熱性を良好に保つことができる。また、面発光素子や面受光素子などの光部品は光の出射または入射方向が実装方式により決定されるが、フリップチップ方式では配線の内面に、ダイボンド＋ワイヤーボンド方式では配線の外面に実装し、光の出射または入射方向を立体配線構造体の外方向に向けることができるので、実装形態の自由度が上がる。
【００４０】
通常、立体配線構造体の成形体に配線を形成する方法は、配線基層として触媒を付与して無電解メッキを行うか、または、配線基層としてスパッタ等で導体薄膜を形成して電気メッキを行うかのどちらかであるため、配線の一部を成形体に埋め込むのは困難であるが、本実施形態では、配線を配線基層とその両面の導電層の、少なくとも３層で形成しているので、配線基層をエッチングや印刷法等により形成し、内層の導電層を形成した後に、成形体に埋め込んだ状態とし、さらに外層の導電層を形成することができ、微細パターンでも配線を厚くでき、導電性と放熱性を良好に保つことができる。
【００４１】
また、本実施形態では、配線基層を、銀ナノ粒子を融着させた層としているので、配線の導電性と放熱性を劣化させることがなく、しかも、配線層形成時に無電解メッキ、電解メッキとも可能であり、さらには、銀ナノ粒子インクを用い印刷法にて配線基層を形成することもできる。
【００４２】
また、本実施形態では、配線基層の厚さを１μｍ以下としているので、基層の形成時間を短縮でき、また、高価な銀ナノ粒子の使用量を減らすことができる。
【００４３】
図５、図６は本発明の第４の実施形態による三次元成形回路部品の製造方法を示すものである。以下、具体的な製造工程について説明する。
（ａ）配線基層形成工程
まず、凹形状の型４０に易メッキ性である配線基層４１を形成する。インクジェットでパターン状に銀コロイド水溶液ファインスフィアＳＶＷ１０２（商品名：日本ペイント製）を供給し、乾燥、加熱（２００℃で３０分程度）することで、配線パターン状に銀ナノ粒子の融着した配線基層４１（約０．５μｍ厚）を形成した。また、型４０に親疎水パターンを形成し、親水パターン上に液を供給して配線パターン上に銀ナノ粒子を形成することもできる。
【００４４】
また、銀ナノ粒子の変わりに通常のメッキ触媒（錫やパラジウム等の易メッキ性材料）を同様に供給して配線基層４１を形成しても良い。ここでは、簡易のため基層材料含有水溶液をインクジェットで供給しパターン形成しているが、基層材料を含有したペースト状樹脂をスクリーン印刷やフォトリソプロセスで供給しパターン形成してもよいし、金属膜をスパッタし選択エッチングしてパターン形成しても良い。
【００４５】
（ｂ）配線内層形成工程
次に、配線基層４１上に配線内層４２を形成する。尚、型４０が導電性の場合には、あらかじめ型表面の配線領域以外に絶縁膜や撥水膜を形成しておく。これは配線基層形成前に行っておくのが簡便である。成形体をＴＳＰカッパーＮ（商品名：奥野製薬工業製）４０℃に浸漬して、無電解銅メッキを４０分間行った。これにより、配線基層上に銅が成長し、配線内層４２が形成できた。尚、電気メッキにて配線内層４２を形成することも可能である。
【００４６】
（ｃ）実装工程
次に、配線パターン上に電子部品を実装する。ここでは、半導体ベアチップ（半導体素子４３）を実装する例を示す。はんだバンプ付きチップを配線と位置合せし、フリップチップボンダではんだバンプ４４と配線を接続した。その後、アンダーフィル剤４５をバンプ周辺に浸透させ補強した。尚、光素子の場合にはアンダーフィル剤４５を透光性にすることで、光損失を防ぐことができる。必要に応じてチップコンデンサやチップ抵抗などを実装したり、抵抗体ペーストや誘電体ペーストなどを印刷し抵抗体や誘電体等の部品を形成しても良い。
【００４７】
（ｄ），（ｅ）成型工程
図５では、（ｃ）で形成した型４０と、配線基層４６のみを形成した凸形状の型４７を使って成型する例を示す。型４７に配線基層４６を形成した後、型４０に型４７を合わせる。型４０と型４７との間の内部空間に成形材料４８を充填して硬化させた後、成形体を離型する。具体的には、型を成形装置に組み込み、成形温度１８５℃で成型材料ＭＰ−７４００（商品名：日東電工製）を注入後２分間放置してから離型した。電子部品，配線内層，基層は成型材料に埋め込まれる形で成形体に転写した。尚、ここではトランスファ成形にて成形を実施しているが、それに限定されるものではなく、射出成形などの熱可塑性樹脂にて行われている成形方法でも実施は可能である。
【００４８】
（ｆ）配線外層形成工程
三次元成形回路部品をＴＳＰカッパーＮ（商品名：奥野製薬工業製）４０℃に浸漬して、無電解銅メッキを４０分間行った。これにより、基層上に配線外層４９としての銅メッキが成長し、成形樹脂部にはメッキが成長せず、また、複数の型にまたがる配線がメッキにより一体化した。また、基層に銀ナノ粒子を用いているので、銀ナノ粒子が融着した後の隙間の一部にメッキ金属が析出することで、銀ナノ粒子とメッキ層との密着力が向上し、ひいては成形体と導体配線の密着力を向上できる。さらに、配線部が銅と銀の多層となり、放熱性、導電性の良い配線が形成できた。このあと、必要に応じソルダーレジストを形成してもよく、実装する部品に対応して、端子部をニッケル、金、錫などの金属で多層化してよい（図示せず）。
【００４９】
（ｇ）実装工程
次に、配線外層上に電子部品を実装する。ここでは、（ｃ）と同様に半導体ベアチップ（半導体素子５０）をバンプ５１、アンダーフィル剤５２によりフリップチップ実装した。
【００５０】
（ｈ）放熱体接着工程
半導体素子５０の裏面に銀フレークなどを含有する高熱伝導性接着剤５３を塗布し、放熱体５４として銅板を接着した。
【００５１】
（ｉ）封止工程
半導体素子５０や放熱体５４の側面に熱硬化性樹脂からなる封止剤５５を塗布し、硬化して封止した。これにより、基板への実装用電極と放熱体の外面がほぼ同一平面である三次元成形回路部品が形成できた。
【００５２】
（ｊ）基板実装例
プリント基板５６の基板電極５７にはんだペーストを塗布し、（ｉ）の三次元成形回路部品を載せ、リフローにより基板電極５７と三次元回路部品電極をはんだ５８により接合した。ここでは、プリント基板５６にサーマルビア５９とヒートスプレッドパターン６０を設けることで、より放熱性を良くしている。図６は光伝送モジュールの例を示しており、制御ＩＣを基板電極近傍に配置しているので、制御ＩＣで発生する熱が基板に逃げやすく、制御ＩＣの熱により発光素子の光特性への影響を低減することができる。
【００５３】
以上のように、本実施形態によれば、熱抵抗が低く、しかも、各回路や伝送特性等、電子部品モジュールの必要特性に応じた配線形状や実装形態を有する三次元回路部品を容易に得ることができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施形態による三次元成形回路部品を模式的に示す断面図である。
【図２】第１の実施形態による三次元成形回路部品をプリント基板に実装した状態を模式的に示す断面図である。
【図３】本発明の第２の実施形態による三次元成形回路部品を模式的に示す断面図である。
【図４】本発明の第３の実施形態による三次元成形回路部品を模式的に示す斜視図である。
【図５】本発明の第４の実施形態による三次元成形回路部品の製造方法を示す断面図である。
【図６】第４の実施形態による三次元成形回路部品の製造方法の続きを示す断面図である。
【符号の説明】
【００５５】
１，２３，３０    成形体
２，３，４３，５０    半導体素子
４    ダイボンディングパッド
５    ダイボンディングペースト
６    ワイヤ
７    配線
８，１５，２９，５５    封止剤
９    凹部
１０，２８，４４，５１    バンプ
１１，４５，５２    アンダーフィル剤
１２    パッド
１３，５４    放熱体
１４，５３    高熱伝導性接着剤
１６，２２    三次元成形回路部品
１７，５６    プリント基板
１８，２５，５８    はんだ
１９，５７    基板電極
２０，５９    サーマルビア
２１，６０    ヒートスプレッドパターン
２４    フレキシブル基板
２６    ポリイミドテープ
２７    銅箔
３１，４１，４６    配線基層
３２，４９    配線外層
３３，４２    配線内層
４０，４７    型
４８    成形体（成形樹脂）
４９    配線外層
【図１】
2006294983.tif 000003
【図２】
2006294983.tif 000004
【図３】
2006294983.tif 000005
【図４】
2006294983.tif 000006
【図５】
2006294983.tif 000007
【図６】
2006294983.tif 000008