【手続補正書】
【提出日】平成19年4月2日(2007.4.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】    【請求項１】  集積回路の歩留まりを予測する方法であって、（ａ）最終的な集積回路製品に組み込むべき複数の構成を表す複数の構成を有する特徴付けビヒクルを供給し、（ｂ）製品レイアウトを供給し、（ｃ）前記製品レイアウトの属性を抽出し、その際、前記特徴付けビヒクルにおける前記構成を、各構成ファミリが前記製品レイアウトの特定の属性に関する実験に対応するそれぞれの構成ファミリに分類し、各構成ファミリについて、前記製品レイアウトからいずれの属性を抽出すべきかを決定し、（ｄ）歩留まりモデルとの関係で前記抽出した属性を用いて、歩留まり予測を生成することを含む方法。    【請求項２】  前記構成ファミリは、選択した数の線幅およびスペースにわたって基本的欠陥を調査するためのネスト構造を有する構成のファミリを含むものである、請求項１に記載の方法。    【請求項３】  前記構成ファミリは、所定の範囲の線幅およびスペースにわたって歩留まりを調査するためのスネークおよびコーム構造を有する構成のファミリを含むものである、請求項１に記載の方法。    【請求項４】  前記所定の範囲の線幅およびスペースは、比較的小さいスペースに隣接して並ぶ比較的広い線幅と、比較的狭い線幅に隣接して並ぶ比較的大きい線間スペースとを含むものである、請求項３に記載の方法。    【請求項５】  前記構成ファミリは、線密度、線幅およびスペースにわたる臨界寸法変動を調査するためのケルビン臨界寸法構造およびファン・デル・ポー構造を有する構成のファミリを含むものである、請求項１に記載の方法。    【請求項６】  前記構成ファミリは、歩留まりに対する様々な光近接補正方式の効果を調査するためのボーダ構造を有する構成のファミリを含むものである、請求項１に記載の方法。    【請求項７】  ａ）最終的な集積回路製品に組み込むべきフィーチャを表す複数の構成を含む特徴付けビヒクルと、  ｂ）製品レイアウトと、  ｃ）抽出エンジンと、を含む、集積回路の歩留まりを予測するシステムであって、前記抽出エンジンは、前記特徴付けビヒクルにおける前記構成を、各構成ファミリが前記製品レイアウトの属性に関する実験に対応するそれぞれの構成ファミリに分類し、各構成ファミリについて、前記製品レイアウトからいずれの属性を抽出すべきかを決定し、  歩留まりモデルとの関係で前記抽出した属性を用いて、歩留まり予測を生成するよう構成されているものである、システム。    【請求項８】  前記特徴付けにおける前記構成は、  ａ）ケルビン金属臨界寸法構造と、  ｂ）スネーク構造と、  ｃ）コーム構造と、  ｄ）スネークおよびコーム構造と、  ｅ）ネスト欠陥サイズ分布構造と、  ｆ）ファン・デル・ポー構造と、  ｇ）光近接補正構造と、  ｈ）走査電子顕微鏡構造と、からなるファミリの中から選択されるものである、請求項７に記載のシステム。    【請求項９】  前記抽出エンジンは、特徴付けビヒクルを設計するときにも使用されるものである、請求項７に記載のシステム。【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】  本発明は、集積回路の製造に関し、特に、製造歩留まりを改善するためのシステムおよび方法に関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】  過去においては、集積回路の芳しくない歩留まりを引き起こす欠陥の多くは、微粒子の異物または他の不定の（ランダムな）源泉によって引き起こされた。以前にも増して、現代の集積回路工程に見られる欠陥の多くは、プロセス開発またはイールド・ランピング（yield ramping）の初期段階では特に、微粒子または不定の異物を源泉とするのではなく、非常に系統的な（システム的な）源泉に由来している。これらの系統的な欠陥の源泉の例には、積極的なリソグラフィ・ツールを使用することによる転写問題、不十分に形成されたケイ化物によるポリ・ストリンガ、駆動される密度によるゲート長の変動、および光近接効果が含まれる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】  製造工程で生成される欠陥のある集積回路の数を削減し、従って歩留まりを向上するように試みるときに、場合によっては数百もの処理ステップのうちの任意の１つまたは複数の処理ステップが、特定の回路の欠陥を引き起こした可能性があるという現実に直面する。このような多数の変数を扱う場合、特定の回路内の欠陥の正確な原因を判定することは非常に難しいことがあり、それによって、歩留まりを低下させるプロセス・オペレーションを識別し、補正することが非常に難しくなる。完成した集積回路の詳細な検査により、どのプロセス・オペレーションが回路の欠陥を引き起こした可能性があるかについてある徴候が得られることがある。しかし、検査装置はしばしば系統的な欠陥の源泉の多くを捕捉せず、かつ／またはツールは、効果的かつ確実に同調し、最適化し、または使用することが難しいことがある。さらに、特に最近の技術における検査装置は、しばしば多くの偽りの警報または妨害（厄介な）欠陥に悩まされ、周知であるように、それらにより本当の欠陥または欠陥の源泉を確実に観測するためのどんな試行も妨害される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】  特定の問題を製造サイクルの完了後の最終テストで識別した後に、特定のプロセス・オペレーションでの問題が、数週間または数カ月早い（前である）こともある、オペレーションが実施された時間に存在していたということが確認される可能性があることが一般に分かっている。従って、問題がそのずっと後になって補正される可能性がある。この時点では、異なる様々なプロセス・オペレーションにより、問題が引き起こされる可能性がある。従って、その後では、欠陥のある集積回路の事実分析、およびこれらの欠陥のある製品を引き起こすプロセス・オペレーションの識別は、集積回路の全体的歩留まりを改善するための手段としては非常に限られたものとなる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】  次に図１を参照すると、本発明に従って集積回路歩留まりを予測するために、システム１０と総称するシステムによって実行されるステップを示すブロック図が示されている。システム１０は、少なくとも１つのタイプの特徴付けビヒクル１２を利用する。特徴付けビヒクル１２は、最終的製品に組み込むべき少なくとも１つのタイプのフィーチャを表す、少なくとも１つの特定のフィーチャを組み込む集積回路構造を構築するのに必要な情報を含むソフトウェアの形態であることが好ましい。例えば、特徴付けビヒクル１２は、考慮中のプロセス・フロー（process flow）の金属相互接続モジュールのヘルスおよび製造性を検出するための単一リソグラフィック層のショート・フロー（short flow）・テスト・ビヒクルを定義することができる。この構造は、製造中に製品に影響を与える可能性の高い様々な欠陥（不具合）の取込みまたはフィンガープリント（fingerprint）の信頼性を高めることが可能となるように十分大きくする必要があり、かつ製造工程で動作する実際の製品または製品のタイプと同じくらいである必要がある。ショート・フローおよびショート・フローで実施される構造のより具体的な例および説明を以下で説明する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】  ショート・フローは、集積回路製造サイクル中のプロセス・ステップの合計数の特定のサブセットを包含するものとして定義される。例えば、合計製造サイクルは４５０またはそれ以上のプロセス・ステップを含むことができるが、単一相互接続層の製造性（manufaturability：製造性能）を調査するために設計されるような特徴付けビヒクルは、少ない数、例えば１０〜２５プロセス・ステップだけが含まれることになる。能動デバイスおよび複数の相互接続層は、歩留まりモデルを得るため、またはプロセス・フロー中の単一相互接続層に関連するこれらのステップに影響を与える欠陥の正確な診断を可能にするためには必要ではないからである。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】  抽出エンジン（抽出装置）１８は、提案される製品レイアウト２０からレイアウト属性を抽出し、この情報を歩留まりモデル１６に接続して（plug：埋め込んで）製品歩留まり予測２２を得るためのツールである。このようなレイアウト属性は、例えばバイア冗長度（via redundancy）、臨界エリア、正味長さ分布、および線幅／スペース分布を含むことができる。次いで、提案される製品レイアウト２０からのレイアウト属性と、特徴付けビヒクル１２からの情報に基づいて作製（製造）された歩留まりモデル１６からのデータが与えられた場合、製品歩留まり２２が予測される。本発明のシステムおよび方法を使用して、得ることのできる予測可能な製品歩留まりは、定義された各属性、機能ブロックまたは層と関連する歩留まりとすることができ、あるいは製品レイアウト全体に関して結果として得られる歩留まり予測とすることができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】  次に図２を参照すると、抽出エンジン２８によって製品レイアウト２０から設計属性２６を抽出するための、フィードバック・ループ２４と総称するフィードバック・ループを追加で備える、本発明による集積回路歩留まり１０を予測するためのシステムのブロック図が示されている。本発明のこの特徴によれば、特徴付けビヒクル１２は、製品レイアウト２０の属性を使用して開発される。この場合、製品レイアウトの属性が抽出され、属性の範囲が特徴付けビヒクル１２中に確実に含まれるようにされる。例えば製品レイアウトが解析されて、線スペース分布、幅分布、密度分布、アイランド・パターンの数が決定され、実質上、製造工程の設計規則のセット全体のサブセットが開発される。このサブセットは、考慮中の特定の製品レイアウトに応用可能である。パターンに関しては、製品レイアウト分析により、最も共通するパターンが決定され、２番目に共通するパターンが決定され、以下同様である。これらは、抽出エンジン２８によって抽出され、特徴付けビヒクル１２中に含めるために、これらのパターンの全てを包含する設計属性２６が生み出される。密度に関しては、製品レイアウトの分析により、最初の金属の密度が１０％〜５０％であることが明らかとなった場合、特徴付けビヒクルは、最初の金属について１０％〜５０％の範囲全体を含むことになる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】  １つのタイプの特徴付けビヒクルは、金属ショート・フロー特徴付けビヒクルである。金属ショート・フロー特徴付けビヒクルの目的は、単一相互接続層の転写性および製造性を定量化することである。高い製品歩留まりのために重要である金属歩留まりは、しばしば得ることが非常に難しく、かつ、いくつかの独立な処理ステップだけからなるので、通常、金属ショート・フローはプロセスの非常に初期に実行される。金属ショート・フロー・マスクを使用するショート・フロー実験を実施することにより、迅速かつ連続的に実験および分析を実施することが可能となり、完全なフロー・ランが完了するまで待機する必要なく検出される、どんな系統的歩留まり問題または不定の欠陥歩留まり問題もなくなり、または最小となる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】  図３を参照すると、一般的に３０で示された単一のリソグラフィック層からなる通常の金属ショート・フロー・マスクの例の画像が示されている。マスク３０はチップ上の単一の金属層を画定するために使用され、図３に示す例示のチップ３２はこの例では約２２ｍｍ×２２ｍのサイズでありステッパが収容できる大きさである。このチップは図４に示す４つの象限４２、４、４６および４８に分割され、前記各象限は以下の６つの基本構造の１つまたはそれ以上を含む。即ち、（ｉ）ケルビン金属臨界寸法構造（Kelvin metal critical dimension structure）、（ii）スネークおよびコーム構造（snake and comb structure）、（iii）ネスト欠陥サイズ分布構造（nest defect size distribution structure）、（iv）ファン・デル・ポー構造（Van der Pauw structure）、（ｖ）ＯＰＣ評価構造（OPC evaluation structure）、（vi）古典的走査型電子顕微鏡（ＳＥＭ）構造（classical scanning electron microscopy（ＳＥＭ）structure）である。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】  チップ・エリアの約５０％が欠陥サイズ分布の抽出のためのネスト構造に使用され、チップ・エリアの４０％が系統的な歩留まり損失機構の検出とパラメータ変動の測定に使用されている。図３はまたチップ上のパッド・フレーム３４のロケーションを示す。本明細書に記載する実施形態では、図５に示すように、チップ上に１３１個のパッド・フレームがあり、各パッド・フレーム３４は３２個のパッドを含む。各パッド・フレーム３４内のパッドは後述する試験プログラムの必要に応じて外部試験装置が接触する電気接続点を提供する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】  このチップで使用するファン・デル・ポー（試験）構造８２（図８参照）は構造の対称性を利用してシート抵抗を直接測定する４端子の正方形構造である。シート抵抗の高精度の判定は線幅変動の測定の要件である。ファン・デル・ポー構造８２は２つの異なるフレーム・タイプ、即ち、混載フレーム６２（図６Ａ参照）とＶＤＰ１  ６４（図６Ｂ参照）とに配置されている。図７は本明細書に記載する例示の金属ショート・フロー・チップ内のファン・デル・ポー構造を含むパッド・フレーム７２のロケーションを示す。この例示のチップ内では、ファン・デル・ポー構造はチップ面積の１％未満しか占有しない。ファン・デル・ポー構造内では、線幅（ＬＷ）とＬＷタップ（図８参照）とは変動するパラメータである。テーブル１は本明細書に記載する例示の金属ショート・フロー・チップ内のファン・デル・ポー構造の変動を示す。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】  ネスト欠陥サイズ分布構造はオープンおよびショート検出と欠陥サイズ分布抽出用に設計された入れ子式（ネスト状）の連続的な線のアレイである。線幅と線間距離（スペース）は欠陥サイズ分布の検出を容易にするために変動するパラメータである。本明細書に記載する実施形態では、これらの構造は図９に示すロケーション９２および９４でチップ面積の５０％を占め、総計１０個のセル９６内に１４の変種を有する。これらの構造が占有できるエリアの量は１ウェハについて０．２５個／ｃｍ２以内の欠陥を高精度に検出できる大きさがなくてはならない。変種の数は通常、設計規則（ＤＲ）、ＤＲよりやや下、ＤＲよりやや上、ＤＲよりほぼ上を含む。従って、例えば、ＤＲが線間距離で１０μｍの場合、プロットはテーブル２に示すように０．９、１．１、１．３および２．５についてである。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】  ケルビン金属臨界寸法（ＣＤ）構造は各端部で成端される連続的な直線からなる。これらの構造はファン・デル・ポー構造から決定されるシート抵抗に関連してケルビン線幅の決定が可能な高精度の線抵抗測定を可能にする。これらの構造は第１に電気的臨界寸法の変動を決定するために設計されている。一般的に１１０で示す例示のケルビン臨界寸法構造を図１１に示す。電気的臨界寸法変動可能性への光近接効果のインパクトを研究するため、ローカル近隣構造が変動する。ローカル近隣で変動するパラメータは線の番号１１２、線幅１１４、線間距離１１６である。ケルビン構造周辺の大域環境１１８も変動してまず電気的臨界寸法へのエッチング関連効果が研究される（図１１参照）。大域近隣（global neighborhood）で変動するパラメータは集積度とエリアである。大域近隣構造は他の電気的測定のニーズにも応えることができる。例えば、これらの構造の歩留まりを測定して環境に応じた金属臨界寸法だけでなく環境の関数としての歩留まりが得られる。図１２は本明細書に記載する金属ショート・フロー・チップ内のケルビン構造のロケーションを示す。これらのロケーションは使用可能なエリアを占有するように選択されている。テーブル３〜９は本明細書に記載する金属ショート・フロー・チップ内のケルビン構造の変動を説明する。これらの値は図２２（ａ）〜２２（ｂ）で識別したスペースを占有するように選択されている。例えば、パターン集積度は４５％付近に集中し、線幅と線間距離は１．０〜３．３μｍの範囲内にある。これは例示の製品レイアウトの大半で集中する数字であるからである。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
【表３】
2004505433.tif 000001
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
【表４】
2004505433.tif 000002
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
【表５】
2004505433.tif 000003
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
【表６】
2004505433.tif 000004
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
【表７】
2004505433.tif 000005
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
【表８】
2004505433.tif 000006
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
【表９】
2004505433.tif 000007
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】  スネーク、コームおよびスネーク＆コーム構造は主として各種パターンについてショートおよびオープンを検出するために設計されている。スネークは主としてオープンの検出に使用され、抵抗値の変動のモニタにも使用できる。コームはショートの検出に使用される。ショートおよびオープンは基本的な歩留まり損失機構であり、両方とも最小限にして高い製品歩留まりを得る必要がある。図１３は本明細書に記載する金属ショート・フロー・チップ内のスネークおよびコーム１３０２のロケーションを示す。象限１  １３０４も例えば図１４に示すケルビン構造内に入れ子（ネスト状）になっているスネーク１４０２およびコーム１４０４を含む。図１４に示す線幅（ＬＷ）および線間距離（Ｓ）はショートおよびオープンに与えるインパクトを研究するためのこれらの構造上で変動するパラメータである。テーブル１０〜１３は本明細書に記載する金属ショート・フロー・チップ内で使用されるスネークおよびコーム構造の変動を説明する。さらに、各パラメータは線幅、線間距離および密度が占めるスペースが図２２（ａ）〜２２（ｃ）に示す例示の製品レイアウトのそれと同様になるように選択されている。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】  ボーダおよびフリンジ構造はショートに与える光近接補正（ＯＰＣ）構造のインパクトを研究するために設計されている。これらの光近接補正は普通バイア歩留まりを向上させるために追加される。但し、これらのボーダがあるまたはない金属ショート歩留まりを検査する必要があり、それによってショート歩留まりへの悪影響はないという確証が得られる。ボーダ１５０２は、図１５に示すように、両方共一般的に１５０４で示すコーム構造内のコーム線端部に配置される。図１６は本明細書に記載する金属ショート・フロー・チップ内の一般的に１６０２で示すボーダ構造のロケーションを示す。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】  図３〜１７と付随する説明で、金属歩留まりの向上のための例示の特徴付けビヒクルについて説明した。バイア、デバイス、ケイ化物、ポリ他のその他の特徴付けビヒクルが指定され使用されることが多い。但し、それらを設計する手順と技法は同じである。図を見やすくするために、例示の金属特徴付けビヒクルは抽出エンジンおよび歩留まりモデル上で実現される。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】  抽出エンジン１８は２つの主要な目的を有する。即ち、（１）特徴付けビヒクルを設計する際に使用するレベル（例えば、線幅、線間距離、密度）の範囲を決定するのに用いる。（２）その後歩留まりモデル内で使用されて歩留まりを予測するための製品レイアウトの属性を抽出するために用いる。（１）は、特徴付けビヒクルの例でスネーク、コームおよびケルビン構造の線幅、線間距離および密度の選択方法に関してすでに述べた。従って、以下に主として（２）に関して説明する。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】  製品レイアウトから抽出できる属性の数はほぼ無限であるため、製品ごとに全ての属性を列挙または抽出することは不可能である。従って、どの属性を抽出するかを案内するための手順が必要である。普通、特徴付けビヒクルはどの属性を抽出するか決定する。このプロセスは以下のステップを含む。  １．特徴付けビヒクル内の全ての構造を列挙する。  ２．各構造をグループまたはファミリに分類してファミリ内の全ての構造が特定の属性についての実験を形成するようにする。例えば、上記の金属特徴付けビヒクルでは、ファミリ分類表は以下のようになる。                          表  ファミリ                              探索する属性   ネスト構造                  ２、３の線幅および線間距離での基本欠陥度   スネークおよびコーム        小さい線間距離に隣接する極めて大きい線幅と                              小さい線幅に隣接する極めて大きい線間距離と                              を含む広範囲の線幅と線間距離での歩留まり   ケルビン−ＣＤ              密度、線幅および線間距離でのＣＤの変動  ＋ファン・デル・ポー構造   ボーダ構造                  歩留まりに対する異なるＯＰＣスキームの影響
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】  ３．ファミリごとに、製品レイアウトからどの属性を抽出するか決定する。選択する属性はどの属性を探索するかという点から決定される。例えば、特定のファミリが異なる範囲の線間距離の歩留まりを探索する場合、線間距離または線間距離ごとのショート可能エリアのヒストグラムを抽出しなければならない。上記の例では、必要な属性リストは以下のようになる。                              表  ファミリ          探索する属性                製品レイアウトから抽出する属性 （Ａ）ネスト構造    ２、３の線幅および線間      臨界エリア曲線                    距離での基本欠陥度 （Ｂ）スネーク      ．．．を含む広範囲の        特徴付けビヒクル内で探索した線幅  およびコーム      線幅と線間距離での歩留まり  及び線間距離毎のショート可能                                                エリア及び／又はインスタンス数 （Ｃ）ケルビン−    密度、線幅および線          パターン密度、線幅およびＣＤ＋ファン・      間距離でのＣＤの変動        線間距離のヒストグラムデル・ポー構造                                  （図２２の例と同様） （Ｄ）ボーダ構造    歩留まりに対する異なる      製品レイアウトについて使用する                    ＯＰＣスキームの影響        ため選択されたＯＰＣスキーム毎                                                のショート可能エリア又は                                                インスタンス数
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】  前述したように、歩留まりモデル１６は好ましくは特徴付けビヒクル１２によって画定されたレチクル（網線）セットを用いる選択された製造プロセスを経たウェハの少なくとも一部から測定されたデータから構成される。好ましい実施形態では、歩留まりは、次式の不定および系統的な構成要素からなる製品としてモデル化される。【数１】
2004505433.tif 000008
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】  上式で、ｑは線幅、線間距離、長さ、線幅／線間距離の比、密度などの特徴付けビヒクル内で探索する設計係数である。Ｙｏ（ｑ）は特徴付けビヒクルからの設計係数ｑを備えた構造の歩留まりである。Ａｏ（ｑ）はこの構造のショート可能エリア、Ａ（ｑ）は製品レイアウト上のタイプｑの全てのインスタンスのショート可能エリアである。Ｙｒ（ｑ）は不定欠陥が歩留まり損失機構のみであろうと仮定した場合のこの構造の予測歩留まりである。この量を計算する手順を不定歩留まりモデル化に関連して以下に説明する。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】  上式で、Ｙｏ（ｑ）およびＹｒ（ｑ）はエリア・ベースの歩留まりモデルと厳密に同じである。Ｎｉ（ｑ）は単位格子（セル）パターンまたは特徴付けビヒクル上の試験パターンに酷似した単位格子パターンが製品レイアウト上に出現する回数である。Ｎｏ（ｑ）は単位格子パターンが特徴付けビヒクル上に出現する回数である。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】 上式で、ＣＡ（ｘ）は欠陥サイズｘの臨界エリア、ＤＳＤ（ｘ）は欠陥サイズ分布である。これは、“Modeling of Lithography Related Yield Losses for CAD of VSLI Circuits”、W. Maly、IEEE  Trans. on CAD、１９８５年７月、ｐｐ１６１〜１７７にも記載されている。ここで、この文献全体を参照して組み込む。Ｘｏは確信を持って観察または測定できる最小欠陥サイズである。これは普通、最小線間距離設計規則に設定される。臨界エリアは、サイズｘの欠陥が存在する場合にショートが発生するエリアである。極めて小さいｘの場合、臨界エリアは０付近であるが、極めて大きい欠陥サイズはチップの全エリアに近づく臨界エリアを有する。臨界エリアと抽出技法の別の説明は、P. K. NagおよびW. Maly“Yield Estimation of VLSI Circuits”Techcon９０、１９９０年１０月１６〜１８日；San Hose、P. K. NagおよびW. Maly“Hierarchical Extraction of Critical Area for Shorts in Very Large ICs”Proceedings of the IEEE International Workshop on Detect and Fault Tolerance in VLSI Systems、IEEE Computer Society Press １９９５年、ｐｐ．１０〜１８；I. Bubel， W. Maly，T. Waas， P. K. Nag， H. M. Hartmann， D. Schmitt-LandsiedelおよびS. Griepの“AFFCCA:  A tool for Critical Area Analysis with Circular Defects and Lithography Deformed Layout”Proceedings of the IEEE International Workshop on Detect and Fault Tolerance in VLSI Systems、IEEE Computer Society Press １９９５年、ｐｐ．１９〜２７；C. OuyangおよびW. Malyの“Efficient Extraction of Critical Area in Large VISI ICs”Proc. IEEE  International Symposium on Semiconductor manufacturing、１９９６年、ｐｐ．３０１〜３０４；C. Ouyang、W. PleskazおよびW. Maly“Extraction of Critical Area for opens in Large VLSI Circuits”Proc. IEEE International  Workshop on Detect and Fault Tolerance of VLSI Systems、１９９６年、ｐｐ．２１〜２９に記載されている。ここで、これらの文献全体を参照して組み込む。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】  欠陥サイズ分布はサイズがｘの欠陥の欠陥密度を表す。欠陥サイズ分布のための提案されているモデルは多数ある（例えば、W. Maly“Yield Models-Comparative Study”、Defect and Fault Tolerance in VLSI Systems、Ed. by C. Stapper他、Plenum Press，New York、１９９０年；C. H. Stapper“Modeling of Integrated Circuit Defect Sensitivities”IBM J. Res. Develop.，Ｖｏｌ．２７，Ｎｏ．６、１９８３年１１月を参照。ここで、これらの文献全体を参照して組み込む。）。但し、図を見やすくするために、最も一般的な分布式【数６】
2004505433.tif 000009
が使用される。上式で、Ｄｏは観察されたｘｏより大きい欠陥総数／ｃｍ２を表す。Ｐは欠陥のサイズが減衰する速度を表す単位がない値である。通常、ｐは２〜４の間の数である。Ｋは正規化係数である。従って、
【数７】
2004505433.tif 000010
となる。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】  ネスト構造技法  ネスト構造は欠陥サイズ分布を抽出するために設計されている。図２０に示すように、ネスト構造は線幅がｗ、線間距離がｓのＮ本の線で構成されている。この構造は線１と２、２と３、３と４、．．．、およびＮ−１とＮの間のショート電流を測定することで測定される。所与の仕様書の制限値を超える電流は全てショートと見なされる。さらに、オープンは線１、２、３、．．．Ｎ−１、Ｎの抵抗値を測定することで試験できる。一定の仕様書の制限値を超える抵抗は全てオープン線と見なされる。いくつの線をショートさせるかを検証することで、欠陥サイズ分布を決定できる。
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】  前記間隔は重なることに留意すべきである。従って、欠陥サイズ分布は直接計算できない。この制約はｐの抽出を制限するのみである。従って、ｐを推定するために、全ての偶数番号の線、次に全ての奇数番号の線についてその分布からＰの予想値が計算される。最後に、２つの値を平均してｐを推定する。ｐを抽出すため、ｌｎ（ショートしたｘ本の線での欠陥数）対ｌｏｇ（［ｘ−１］ｓ＋［ｘ−２］ｗ）がプロットされる。この線の勾配は−ｐであることが分かる。Ｄｏ項は線の各グループで欠陥数をカウントし構造のエリアで割ることで抽出される。但し、極めて大きいＤｏの場合、この推定は楽観的すぎる。試験構造と同様の構造から欠陥サイズ分布を抽出する手順に関する別の情報が、例えば、J. Khare，W. MalyおよびM. E. Thomas“Extraction of Defect Size Distribution in an IC layer Using Test Structure Data”IEEE Transactions on Semiconductors Manufacturing、ｐｐ．３５４〜３６８、Ｖｏｌ．７、Ｎｏ．３、１９９４年８月に記載されている。ここで、この文献全体を参照して組み込む。
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
【表１５】
2004505433.tif 000011
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
【表１６】
2004505433.tif 000012
【手続補正３８】
【補正対象書類名】図面
【補正対象項目名】図２２
【補正方法】変更
【補正の内容】
【図２２】
2004505433.tif 000013