(57)【要約】【課題】高価な伝送線路を要せずに高スループット化することを前提として、実装上の問題が小さくかつ実装の省スペース化を可能とする、外部とのインターフェース機能を有するＬＳＩパッケージ、およびその実装体、ならびに実装体の製造方法を提供すること。【解決手段】ボードへの接続用導電端子が配された面を有するインターポーザと、このインターポーザの接続用導電端子が配された面と同じ面上に、電気的・機械的に接続されて設けられ、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備する。または、実装ボードのインターポーザが接続された面とは反対側の面上に、電気的・機械的に接続されて設けられ、実装ボードを介する外部とインターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備する。【選択図】図１
2006054260.tif 000002
【特許請求の範囲】
【請求項１】
ボードへの接続用導電端子が配された面を有するインターポーザと、
前記インターポーザの前記接続用導電端子が配された前記面と同じ面上に、電気的・機械的に接続されて設けられ、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールと
を具備することを特徴とする、外部とのインターフェース機能を有するＬＳＩパッケージ。
【請求項２】
開口部を有する実装ボードと、
ボードへの接続用導電端子が配された面を有し、該接続用導電端子を介して前記実装ボードに電気的・機械的に接続されたインターポーザと、
前記実装ボードの前記開口部において前記実装ボードを貫通して、前記インターポーザの前記接続用導電端子が配された前記面と同じ面上に、電気的・機械的に接続されて設けられ、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールと
を具備することを特徴とする、外部とのインターフェース機能を備えたＬＳＩパッケージを有する実装体。
【請求項３】
実装ボードと、
ボードへの接続用導電端子が配された面を有し、該接続用導電端子を介して前記実装ボードに電気的・機械的に接続されたインターポーザと、
前記実装ボードの前記インターポーザが接続された面とは反対側の面上に、電気的・機械的に接続されて設けられ、前記実装ボードを介する外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールと
を具備することを特徴とする、外部とのインターフェース機能を備えたＬＳＩパッケージを有する実装体。
【請求項４】
前記インターポーザが、前記接続用導電端子が配された前記面とは反対側の面にＬＳＩを接続する領域を有し、かつ、該接続されたＬＳＩが有する端子に導通し得かつ前記接続用導電端子に導通する貫通方向の導電体を有し、かつ、表裏面それぞれにシールド部材を有することを特徴とする請求項１記載の、外部とのインターフェース機能を有するＬＳＩパッケージ。
【請求項５】
前記インターポーザが、前記接続用導電端子が配された前記面とは反対側の面にＬＳＩを接続する領域を有し、かつ、該接続されたＬＳＩが有する端子に導通し得かつ前記接続用導電端子に導通する貫通方向の導電体を有し、かつ、表裏面それぞれにシールド部材を有することを特徴とする請求項２または３記載の、外部とのインターフェース機能を備えたＬＳＩパッケージを有する実装体。
【請求項６】
ボードへの接続用導電端子が配された面を有するインターポーザの前記面を実装ボードに対向させて前記インターポーザを前記実装ボードに電気的・機械的に接続する工程と、
前記接続されたインターポーザの前記接続用導電端子が配された前記面と同じ面上に、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールを電気的・機械的に接続する工程と
を具備することを特徴とする、外部とのインターフェース機能を備えたＬＳＩパッケージを有する実装体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部とのインターフェース機能を有するＬＳＩパッケージ、およびこのようなＬＳＩパッケージを有する実装体、ならびにこのような実装体の製造方法に係り、特に、実装の省スペース化に適する、外部とのインターフェース機能を有するＬＳＩパッケージ、およびこのようなＬＳＩパッケージを有する実装体、ならびにこのような実装体の製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩに入出力されるクロック周波数はますます高くなっており、パーソナルコンピュータ用のＣＰＵにおいてもＧＨｚ帯がすでに実用化されている。しかし、ＬＳＩを内蔵するＬＳＩパッケージにおける信号入出力の仲介機能（すなわちＬＳＩパッケージにおけるインターフェース機能）の性能向上（スループット向上）は、クロック周波数の上昇に比較して緩やかであり、これがパーソナルコンピュータの性能向上のボトルネックになっている側面がある。
【０００３】
インターフェースのスループット向上には、１端子当たりの信号周波数の向上と端子数の増加とが必要である。しかし、端子数を多くするとＬＳＩやパッケージの面積が大きくなり、内部配線長が長くなって高周波動作が不可能になるという制限があるため、１端子当たりの周波数を高くすることにより注力がされている。ここで、１端子当たりの周波数を高くすると、電気信号の減衰が大きくなりかつインピーダンス不整合による反射の影響が大きくなるため、線路長に制限が生じる。このため、高速信号伝送路としてインピーダンス不整合や減衰量を極力抑えた伝送線路を用いる必要がある。
【０００４】
インピーダンス不整合や損失の影響が少ない長距離伝送には、光ファイバーを用いることが有効である。光ファイバーに対応にするため、光電変換機能を持つ光インターフェースモジュールを利用し得る。このような光インターフェースモジュールを商品化、実用化した一例として下記非特許文献１記載のものがある。この文献の光インターフェースモジュールは、実装ボードの端部で光電気（または電気光）変換を行ういわゆるボードエッジタイプのものである。
【０００５】
このようなボードエッジタイプの光インターフェースモジュールを用いる場合は、一旦光電変換が行われて光信号になれば、光ファイバが非常に低損失で帯域の制限も少ないため、実装ボード間や装置間といった比較的長い距離でも例えば１０Ｇｂｐｓといった高速信号伝送が可能である。しかしながら、実装ボード内では例えば最長３０ｃｍ程度の電気信号の高速伝送が必要であり、信号減衰やインピーダンス不整合を防止するため非常に高価な伝送線路が必要になる。これにより実装ボードのコスト上昇の原因となる。
【０００６】
そこで、高速信号をＬＳＩパッケージのインターポーザ内のみに限定することで電気配線長を短くして、インターポーザ上で光信号に変換して外部へ入出力する構成も考えられている（例えば下記非特許文献２、非特許文献３）。これらに開示の構成では、ＬＳＩパッケージのインターポーザ上に光インターフェースモジュールを半田付けで固定し、光コネクタ付ファイバによって光接続している。
【０００７】
この構造によれば、光インターフェースモジュールを、個別にパッケージングした後インターポーザに実装することができ、信頼性が高く、良品の光インターフェースモジュールのみを搭載することが可能なので、検査コストを抑えることができる。また、インターポーザを実装ボードに実装した後に、光コネクタを接続できるため、インターポーザや他の部品の実装時に熱処理による被覆樹脂の劣化や、曲げによる破断などといった光ファイバに対する取り扱い上の制限を考慮する必要がないなど長所は多い。
【０００８】
しかしながら、ＬＳＩの半田付け、光インターフェースモジュールの半田付け、さらに場合によってはインターポーザの半田付けが互いに干渉するため、それぞれの半田の融点を変えたり、実装の手順に制限が出るなど、実装工程上の自由度が小さい。さらに、光コネクタの位置を保持するためには、押し当て機構が別に必要になるなど、光接続をコネクタ化したことにより機構が大きくなりやすい。このため、ＬＳＩの上部に取り付けられるヒートシンクに逃げを作るなど構造が複雑化することにより、コスト上昇を招いたり光インターフェースモジュールの放熱用ヒートシンクの取り付けが困難になる可能性がある。
【０００９】
また、一般に信号の周波数が高くなってくると、ＬＳＩ１端子当たりの消費電力は大きくなる傾向にある。例えば、パーソナルコンピュータなどに用いられるＣＰＵでは近年、全体で７０〜８０Ｗに達するＬＳＩもある。そこで、信号処理ＬＳＩ上にヒートスプレッダと巨大なヒートシンクを設け放熱面積を稼いで、ファンなどで強制空冷を行う構造がとられる。一方、前述したとおり、信号処理ＬＳＩとインターフェースモジュール間の配線長は、極力短くする必要があるため、信号処理ＬＳＩ用のヒートシンクを設置した場合、インターフェースモジュール用の別のヒートシンクを設ける場所的余裕がなくなる。
【００１０】
そこで、信号処理ＬＳＩとインターフェースモジュールのヒートシンクを共有して、同時に放熱することが考えられるが、この場合、信号処理ＬＳＩとインターフェースモジュールを同時にインターポーザに実装した時の、それぞれの上面の高さを厳密に一致させることや、段差をある値に厳密に制御することは困難である。さらに、インターフェースモジュールが半田付けされているため、インターフェースモジュールの故障時には、高価な信号処理ＬＳＩごと交換する必要が生じる。
【００１１】
インターポーザに直接光素子を実装し、実装ボード上に有機材料からなる光導波路を貼り付けて伝送路とする構造も存在する（例えば下記非特許文献４）。この場合、光素子がインターポーザ上に直接ベアチップ実装されており、インターポーザを実装ボードへ実装する時に光導波路と光結合させる構造になっているため、実装ボードとインターポーザの熱膨張係数の違いなどから光学精度を維持することが難しい。
【００１２】
また、剥き出しの光素子では信頼性確保が難しいので、光素子の周りを光信号の波長で透明な樹脂等で充填することなどが必要になる。これにより実装ボード上で作業を要するが、製造上制約が多くコストがかかる。さらに、実装ボードに光導波路を別途貼り付ける必要があるため、実装工程が複雑化しやはりコストが上昇する。またこの構造も、光素子の故障時には高価な信号処理ＬＳＩごと交換する必要が生じる。
【００１３】
以上の伝送線路として光ファイバーを用いる場合の各先行技術は、伝送線路として同軸ケーブルやセミリジドケーブルあるいはフレキシブル配線板等のような電気の伝送線路を用いる場合についても特徴の長短両面で参考になる。
【非特許文献１】ジェイ・アイヘンベルガー（J.Eichenberger）他、「マルチチャンネル・オプティカル・インターコネクション・モジュールズ・アップトゥ２．５ＧＨｚ／ｓ／ｃｈ」（“Multi-Channel Optical Interconnection Modules up to 2.5GHz/s/ch”）、２００１・プロシーディングズ・５１回エレクトロニクス・コンポーネンツ・アンド・テクノロジー・カンファレンス（2001 Proceedings. 51st Electronic Components and Technology Conference）、（米国）、アイトリプルイー（IEEE）、２００１年、ｐｐ．８８０−８８５、（会議開催：２００１年５月２９日〜６月１日）
【非特許文献２】タカシ・ヨシカワ（Takashi Yoshikawa）他、「オプティカル・インターコネクション・アズ・アン・アイピー・マクロ・オブ・ア・シーモス・ライブラリ」（“Optical-Interconnection as an IP macro of a CMOS Library”）、ホット９・インターコネクツ・シンポジウム・オン・ハイ・パフォーマンス・インターコネクツ（HOT 9 Interconnects. Symposium on High Performance Interconnects）、（米国）、アイトリプルイー（IEEE）、２００１年、ｐｐ．３１−３５、（会議開催：２００１年８月２２日〜２４日）
【非特許文献３】加藤雅浩、他、「光配線との遭遇」、日経エレクトロニクス、日経ＢＰ社、２００１年１２月３日、８１０号、ｐｐ．１２１−１２２
【非特許文献４】岡部雅寛、他、「光電気複合実装におけるアクティブインターボーザ技術」、第１６回エレクトニクス実装学術講演大会講演論文集、（社）エレクトニクス実装学会、２００２年３月５日、ｐ．２８３、（講演番号：２０Ｂ−１０）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記の状況を考慮してなされたもので、外部とのインターフェース機能を有するＬＳＩパッケージ、およびこのようなＬＳＩパッケージを有する実装体、ならびにこのような実装体の製造方法において、高価な伝送線路を要せずに高スループット化することを前提として、実装上の問題が小さくかつ実装の省スペース化を可能とする、外部とのインターフェース機能を有するＬＳＩパッケージ、およびこのようなＬＳＩパッケージを有する実装体、ならびにこのような実装体の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の一態様に係る、外部とのインターフェース機能を有するＬＳＩパッケージは、ボードへの接続用導電端子が配された面を有するインターポーザと、前記インターポーザの前記接続用導電端子が配された前記面と同じ面上に、電気的・機械的に接続されて設けられ、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備する。
【００１６】
また、本発明の一態様に係る、外部とのインターフェース機能を備えたＬＳＩパッケージを有する実装体は、開口部を有する実装ボードと、ボードへの接続用導電端子が配された面を有し、該接続用導電端子を介して前記実装ボードに電気的・機械的に接続されたインターポーザと、前記実装ボードの前記開口部において前記実装ボードを貫通して、前記インターポーザの前記接続用導電端子が配された前記面と同じ面上に、電気的・機械的に接続されて設けられ、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備する。
【００１７】
また、本発明の別の態様に係る、外部とのインターフェース機能を備えたＬＳＩパッケージを有する実装体は、実装ボードと、ボードへの接続用導電端子が配された面を有し、該接続用導電端子を介して前記実装ボードに電気的・機械的に接続されたインターポーザと、前記実装ボードの前記インターポーザが接続された面とは反対側の面上に、電気的・機械的に接続されて設けられ、前記実装ボードを介する外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールとを具備する。
【００１８】
また、本発明の一態様に係る外部とのインターフェース機能を備えたＬＳＩパッケージを有する実装体の製造方法は、ボードへの接続用導電端子が配された面を有するインターポーザの前記面を実装ボードに対向させて前記インターポーザを前記実装ボードに電気的・機械的に接続する工程と、前記接続されたインターポーザの前記接続用導電端子が配された前記面と同じ面上に、外部と前記インターポーザとの信号入出力をインターフェースするインターフェースモジュールを電気的・機械的に接続する工程とを具備する。
【発明の効果】
【００１９】
本発明によれば、外部とのインターフェース機能を有するＬＳＩパッケージ、およびこのようなＬＳＩパッケージを有する実装体、ならびにこのような実装体の製造方法において、高価な伝送線路を要せずに高スループット化することを前提として、実装上の問題を小さくしかつ実装の省スペース化を図ることができる。
【発明を実施するための最良の形態】
【００２０】
本発明の一態様に係る、外部とのインターフェース機能を有するＬＳＩパッケージによれば、インターポーザの、ボードへの接続用導電端子が配された面と同じ面上に、インターフェースモジュールが電気的・機械的に接続されて設けられる。したがって、インターポーザのボードへの接続用導電端子が配された面と反対の側の面には何らの影響が及ばず、自由な構成を設けることが可能になる。したがって、インターフェースモジュールにより高価な伝送線路を要せずに高スループット化した上で、実装上の問題を小さくしかつ実装の省スペース化を図ることができる。
【００２１】
また、本発明の一態様に係る、外部とのインターフェース機能を備えたＬＳＩパッケージを有する実装体によれば、インターポーザの、ボードへの接続用導電端子が配された面と同じ面上に、インターフェースモジュールが電気的・機械的に接続されて設けられる。ここで、インターフェースモジュールは、実装ボードの開口部においてこれを貫通している。よって、インターポーザのボードへの接続用導電端子が配された面と反対の側の面にはやはり何らの影響が及ばず、自由な構成を設けることが可能になる。したがって、インターフェースモジュールにより高価な伝送線路を要せずに高スループット化した上で、実装上の問題を小さくしかつ実装の省スペース化を図ることができる。
【００２２】
また、本発明の別の態様に係る、外部とのインターフェース機能を備えたＬＳＩパッケージを有する実装体によれば、接続用導電端子を介してインターポーザが接続された実装ボードの反対側面上に、インターフェースモジュールが電気的・機械的に接続されて設けられる。よって、インターポーザのボードへの接続用導電端子が配された面と反対の側の面にはやはり何らの影響が及ばず、自由な構成を設けることが可能になる。したがって、インターフェースモジュールにより高価な伝送線路を要せずに高スループット化した上で、実装上の問題を小さくしかつ実装の省スペース化を図ることができる。
【００２３】
また、本発明の一態様に係る、外部とのインターフェース機能を備えたＬＳＩパッケージを有する実装体の製造方法によれば、上記の一態様に係る「外部とのインターフェース機能を有するＬＳＩパッケージ」を使用する実装体、または上記の一態様に係る「外部とのインターフェース機能を備えたＬＳＩパッケージを有する実装体」を製造することができる。
【００２４】
本発明のＬＳＩパッケージの実施態様として、前記インターポーザは、前記接続用導電端子が配された前記面とは反対側の面にＬＳＩを接続する領域を有し、かつ、該接続されたＬＳＩが有する端子に導通し得かつ前記接続用導電端子に導通する貫通方向の導電体を有し、かつ、表裏面それぞれにシールド部材を有する、とすることが可能である。インターポーザ表裏面のシールド部材により信号線同士の干渉を抑制する構成である。
【００２５】
ここで、前記インターポーザが、前記表裏面のシールド部材に両端を電気的に接続されたキャパシタを埋め込み有する、としてもよい。例えば表裏面のシールド部材をグラウンド、電源にそれぞれ導通させ、埋め込まれたキャパシタをバイパスコンデンサにして電位を安定させ、シールド効果を向上させる構成である。
【００２６】
また、ＬＳＩパッケージの実施態様として、前記インターポーザと前記インターフェースモジュールとの電気的・機械的接続は、ピンと該ピンが挿脱可能なジャックとによりなされている、とすることができる。
【００２７】
また、ＬＳＩパッケージの実施態様として、前記インターポーザと前記インターフェースモジュールとの電気的・機械的接続は、異方性導電フィルムを介してなされている、とすることができる。
【００２８】
また、ＬＳＩパッケージの実施態様として、前記インターフェースモジュールおよび前記インターポーザのいずれか一方がガイドピンを有し、他方が前記ガイドピンの挿入されたガイド穴を有している、とすることができる。
【００２９】
また、ＬＳＩパッケージの実施態様として、前記インターフェースモジュールは、前記インターポーザに電気的・機械的に接続された面とは反対側の面にボードへの導通用導電端子を有する、とすることができる。例えばインターフェースモジュールへの給電を実装ボードから直接に行う場合に適する。
【００３０】
また、ＬＳＩパッケージの実施態様として、前記インターフェースモジュールは、前記インターポーザとの間の電気信号と前記外部との間の光信号とをインターフェースする、とすることができる。光電気、電気光変換を行うインターフェースモジュールである。
【００３１】
また、実装体の実施態様として、前記インターポーザは、前記接続用導電端子が配された前記面とは反対側の面にＬＳＩを接続する領域を有し、かつ、該接続されたＬＳＩが有する端子に導通し得かつ前記接続用導電端子に導通する貫通方向の導電体を有し、かつ、表裏面それぞれにシールド部材を有する、とすることができる。ここで、前記インターポーザは、前記表裏面のシールド部材に両端を電気的に接続されたキャパシタを埋め込み有する、とすることができる。ＬＳＩパッケージの実施態様と同様である。
【００３２】
また、実装体の実施態様として、前記インターポーザと前記インターフェースモジュールとの電気的・機械的接続は、ピンと該ピンが挿脱可能なジャックとによりなされている、とすることができる。あるいは、前記実装ボードと前記インターフェースモジュールとの電気的・機械的接続が、ピンと該ピンが挿脱可能なジャックとによりなされている、とすることができる。
【００３３】
また、実装体の実施態様として、前記インターポーザと前記インターフェースモジュールとの電気的・機械的接続は、異方性導電フィルムを介してなされている、とすることができる。あるいは、前記実装ボードと前記インターフェースモジュールとの電気的・機械的接続が、異方性導電フィルムを介してなされているとすることができる。
【００３４】
また、実装体の実施態様として、前記インターフェースモジュールおよび前記インターポーザのいずれか一方がガイドピンを有し、他方が前記ガイドピンの挿入されたガイド穴を有している、とすることができる。あるいは、前記インターフェースモジュールおよび前記実装ボードのいずれか一方がガイドピンを有し、他方が前記ガイドピンの挿入されたガイド穴を有している、とすることができる。
【００３５】
また、実装体の実施態様として、前記インターフェースモジュールは、前記インターポーザとの間の電気信号と前記外部との間の光信号とをインターフェースする、とすることができる。光電気、電気光変換を行うインターフェースモジュールである。
【００３６】
また、実装体の実施態様として、前記インターポーザの前記実装ボードに対向する面および前記実装ボードの前記インターポーザに対向する面にそれぞれシールド部材を有し、該それぞれのシールド部材が前記接続用導電端子のうち一部のものに導通している、とすることができる。インターポーザの接続用導電端子の一部にシールド機能を持たせた構成である。
【００３７】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。
（第１の実施形態）
図１は、本発明の一実施形態に係るＬＳＩパッケージの構成を示す模式的断面図であり、図１（ａ）は光インターフェースモジュール７の接続前、図１（ｂ）は光インターフェースモジュール７の接続後の状態を示している。
【００３８】
図中の１は信号処理ＬＳＩであり、このＬＳＩ１はインターポーザ２に半田バンプ３により電気的・機械的に接続され、半田バンプ３による接続部はアンダーフィル樹脂１１により封止されている。インターポーザ２には高速信号用の電気配線４が設けられており、この電気配線４はＬＳＩ１の信号入出力端子と半田バンプ３を介して接続されている。電気配線４の他端は、インターポーザ２のＬＳＩ１が接続された側とは反対側の面に設けられたジャック１０に導通している。
【００３９】
７は光インターフェースモジュールであり、光素子、光素子駆動ＩＣなどを内蔵しており、さらに内蔵された光素子に光結合した光ファイバ８を延設している。光インターフェースモジュール７をインターポーザ２に接続するため設けられたピン９は、インターポーザ２のジャック１０に挿入されて固定されるようになっている。また、図示していないが、光インターフェースモジュール７とインターポーザ２とは、電源、接地ライン、低速の制御信号ラインなどの接続も有している。インターポーザ２のＬＳＩ１が接続された面と反対側の面には実装ボード６に接続するための接続用導電端子（不図示）が配されており、この接続用導電端子によりインターポーザ２は、半田バンプ５を介して実装ボード６に電気的・機械的に接続されている。
【００４０】
このような構造によれば、通常のＢＧＡパッケージＬＳＩの実装とほぼ同等の工程により、実装ボード６にインターポーザ２を実装し（図１（ａ）の状態）、そのあとインターポーザ２と実装ボード６との隙間を利用して、光インターフェースモジュール７をインターポーザ２の側に電気的・機械的に接続することができる（図１（ｂ）の状態）。すなわち、実装ボード６上へ他の部品とともにインターポーザ２をリフローやレーザ加熱などといった熱処理を利用して実装し、そのあとで光インターフェースモジュール７をインターポーザ２に接続可能であり、実装親和性が高い構造となる。
【００４１】
また、光インターフェースモジュール７は、別個にパッケージングされ得るため、信頼性の確保が可能で、さらにそれ自体で検査可能な構造である。よって、光素子不良による実装ボード６の歩留り低下を抑制可能である。さらに、光インターフェースモジュール７は、熱処理なしにインターポーザ２に実装できるため、ピグテール方式（伝送線路の一端をインターフェースモジュール７内に含む構造）を採用しつつも実装への制限が少ない。また、高速信号は実装ボード６の配線を経由せずに、インターポーザ２からピン９経由で光インターフェースモジュール７に至るため、電気配線の距離が短くて済み高周波信号の伝送により好都合である。
【００４２】
また、この実施形態では、光インターフェースモジュール７が光ファイバ８を光コネクタ接続で有しているのではなく直接の光結合で有しているので、小型に構成することができる。さらに、光ファイバ８を横方向に接続しているので、光インターフェースモジュール７の厚さを薄く形成することができる。したがって、インターポーザ２と実装ボード６と隙間を利用してインターフェースモジュール７を設けることが可能である。
【００４３】
さらに、本実施形態によればチップスケールパッケージのような、ＬＳＩ１のサイズとインターボーザ２のサイズがほとんど同一のパッケージに対しても、光インターフェースモジュール７をインターポーザ２に接続することができる。すなわち、これは、インターポーザ２の実装ボード６に対向する側とは反対側の面（＝ＬＳＩ１が接続されている面）に、光インターフェースモジュール７を設けたことによる空間的な影響が何ら発生していないので、このスペースを他の目的（この場合チップスケールパッケージ化する）に活用した一例と言える。
【００４４】
総括すると、本実施形態では、光インターフェースモジュール７をピグテール方式として光学的結合構造を含めて別パッケージに収め小型化をはかるとともに、光インターフェースモジュール７とインターポーザ２とを、これらに設けたピン９・ジャック１０を介して機械的・電気的に接続する構造としたことで次のような効果を得ている。
【００４５】
まず、光インターフェースモジュール７をインターポーザ２に直接実装しているので、信号処理ＬＳＩ１と光インターフェースモジュール７との間の電気配線長を短くでき、これにより高価な伝送線路を要することなく高スループットの光インターフェースモジュール７を実装することができる。また、光インターフェースモジュール７の外部配線はコネクタによる結合ではなく、直接結合されているので、光インターフェースモジュール７の構造が複雑化することもない。さらに、インターポーザ２と光インターフェースモジュール７とを電気接続端子（ピン９・ジャック１０）により結合可能にしているので、インターポーザ２および光インターフェースモジュール７の各半田付けが干渉するといった問題がない。
【００４６】
また、光結合構造および伝送線路保持機構を別パッケージに収めることで、光学精度の維持や電気接続を容易に実現でき信頼性が確保できる。さらに、実装ボード６やインターポーザ２に大きな変更を加えずとも電気実装との整合性が高いインターフェースモジュール付ＬＳＩパッケージとなる。
【００４７】
次に、図２は、図１中に示したピン９とジャック１０の構成例をやや詳しく示す模式的断面図である。図２において、図１に示した構成要素と同一のものには同一符号を付し、その説明を省略する。この構成例は、ジャック１０に、その半径内側方向に反発性を発揮する導電性のばね１０ａを設けたことを特徴としている。このような構造により、ピン９がジャック１０に挿入されたとき、ばね１０ａの反発力によりばね１０ａとピン９とが接触・導通し電気的な接続が確立される。
【００４８】
（第２の実施形態）
図３は、本発明の一実施形態に係るＬＳＩパッケージを有する実装体の構成を示す模式的断面図である。図３において、すでに説明した構成要素と同じものには同一符号を付し、加えることがない限りその説明を省略する。
【００４９】
この実施形態は、インターボーザ２Ａと光インターフェースモジュール７Ａとの接続が、インターポーザ２Ａにおける実装ボード６Ａとの接続用導電端子（不図示）が配された面でなされる点において、図１に示した実施形態と同じである。ただし、本実施形態では実装ボード６Ａに開口部を設け、光ファイバ８をインターボーザ２Ａに対して垂直に引き出している。これにより、インターボーザ２Ａの中央部における半田バンプ５のもともとない部分に光インターフェースモジュール７Ａを接続することが可能となる。
【００５０】
なお、このような実装ボード６Ａに開口部を設ける構成においても、図１に示した実施形態と同様に、インターボーザ２Ａの端部に電気配線４Ａに導通したジャック１０Ａを設けることも当然可能である。すなわち、半田バンプ５の配置制約が個々のインターポーザ２Ａでどのようであるかの事情によって、半田バンプ５のない領域を利用して光インターフェースモジュール７Ａを配置できる設計自由度の高い構成である。
【００５１】
さらに、本実施形態は、近年より見られるようなインターボーザ２Ａと実装ボード６Ａとの間の隙間が例えば０．２ｍｍのように極端に狭くなった場合でも光インターフェースモジュール７Ａをインターポーザに接続できる利点がある。
【００５２】
（第３の実施形態）
図４は、本発明の別の実施形態に係るＬＳＩパッケージを有する実装体の構成を示す模式的断面図である。同図において、すでに説明した図中に示した構成要素と同一のものには同一符号を付し、加える事項がない限りその部分の説明を省略する。
【００５３】
本実施形態では、図示するように、光インターフェースモジュール７が実装ボード６Ｂの裏面（インターボーザ２Ｂが設けられた面とは反対側の面）に接続される。信号処理ＬＳＩ１からの（への）高速電気信号は、インターボーザ２Ｂの電気配線４Ｂ、半田バンプ５、実装ボート６Ｂの電気配線１４およびジャック１０Ｂを介して光インターフェースモジュール７に（から）伝送する。この構成は上記各実施形態に比較して電気配線経路が長くなるため信号品質的に多少不利であるが、光インターフェースモジュール７の実装は非常に容易である。
【００５４】
なお、電気配線経路が長くなるとは言え、伝送路全体から見れば信号処理ＬＳＩ１から実装ボード６Ｂのジャック１０Ｂまでの距離は全体の数％程度に過ぎない場合がほとんどである。したがって、本実施形態でも高速信号経路の大部分を安定した光配線で構成できることに変わりなく、かつまたインターポーザ２Ｂの実装ボード６Ｂに対向する側とは反対側の面（＝ＬＳＩ１が接続されている面）に、光インターフェースモジュール７を設けたことによる空間的な影響が何ら発生せず、このスペースを他の目的に自由に活用することができる。
【００５５】
なお、この実施形態では、信号の帯域を上げるために信号線の数を増やし、光インターフェースモジュール７のピン９同士の間を狭ピッチにする場合に対応して、実装ボード６Ｂにガイド穴１６を、光インターフェースモジュール７にガイドピン１５をそれぞれ設けるようにしている。ガイド穴１６の位置はガイドピン１５の位置に対応する。このような構成によれば、ガイドピン１５をガイド穴１６に位置合わせして挿入するだけで、接続時の高い位置合わせ精度を得ることができる。これにより、光インターフェースモジュール７を実装ボード６Ｂに接続する場合の位置合わせ工程を容易化できる。このようなガイドピン１５とガイド穴１６とによる構成は、先の各実施形態においても採用することができる。
【００５６】
光インターフェースモジュール７を実装ボード６Ｂに接続したあと、この光インターフェースモジュール７を接着剤を用いて実装ボード６Ｂに固定するようにしてもよい。接着剤は、例えば、光インタフェースモジュール７の図示の紙面に垂直方向の両端部付近に、実装ボード６Ｂに及ぶように例えばディスペンサを用いてペースト状の接着剤を滴下すればよい。滴下のあと例えば加熱により硬化させる。
【００５７】
（第４の実施形態）
図５は、本発明のさらに別の実施形態に係るＬＳＩパッケージを有する実装体の構成を示す模式的断面図である。同図において、すでに説明した図中に示した構成要素と同一のものには同一符号を付し、加える事項がない限りその部分の説明を省略する。この実施形態は、図１に示した実施形態に対して、光インタフェースモジュール７Ｃとしてそのピン９が設けられた面と反対側の面に電源用端子１２（導通用導電端子）を設けた点が異なる。この電源用端子１２は実装ボード６Ｃに設けられた電源配線１７に接続されている。
【００５８】
光インターフェースモジュール７Ｃの電源およびグラウンドには、実装ボード６Ｃの電源配線１７から直接接続されて給電される。実装ボード６Ｃの裏面（インターポーザ２が実装された面と反対側の面）では、電源配線１７間をノイズフィルタチップまたはキャパシタ１８でバイパスしている。なお、実装ボード６Ｃと光インターフェースモジュール７Ｃとの接続は、インターポーザ２との接続と同様にピン・ジャックを用いた構造によってもよい。
【００５９】
図５に示すような構成により、光インターフェースモジュール７Ｃの電源およびグラウンドラインを信号処理ＬＳＩ１と共有することを容易に回避でき、互いのスイッチングノイズ干渉を抑制することができる。換言すると、インターポーザ２上で信号処理ＬＳＩ１と光インターフェースモジュール７Ｃそれぞれの電源ラインをデカップリングする構成が不要である。このようなデカップリングは、インターポーザ２上にキャパシタなどの付加実装を要するがそのような実装のための十分なスペースがない場合にも対応できる。
【００６０】
すなわち、光インターフェースモジュール７Ｃの実装・接続で必要になるキャパシタなどの部品を実装ボード６Ｃの側に設けることを可能とする。したがって、この追加部品の実装という意味でも、インターポーザ２の実装ボード６Ｃに対向する側とは反対側の面（＝ＬＳＩ１が接続されている面）に、光インターフェースモジュール７を設けたことによる空間的な影響が何ら発生しない。
【００６１】
（第５の実施形態）
図６は、本発明のさらに別の実施形態に係るＬＳＩパッケージを有する実装体の構成を示す模式的断面図である。同図において、すでに説明した図中に示した構成要素と同一のものには同一符号を付し、加える事項がない限りその部分の説明を省略する。この実施形態は、図４に示した実施形態と、光インターフェースモジュール７を実装ボード６Ｄのインターポーザ２が接続される側の面と反対側の面に接続する点で同じである。
【００６２】
ただし、光インタフェースモジュール７と実装ボード６Ｄとの接続にピン・ジャックを用いず異方性導電フィルム２０を用いるようにしている。異方性導電フィルム２０に異方性を発揮させるため、ここでは、光インターフェースモジュール７にバンプ１９を設けている。バンプ１９が異方性導電フィルム２０を介して実装ボード６Ｄの電気配線１４Ｄに導通して設けられた電極に押しつけられることにより、その押し付け圧力がある程度大きい部位でのみ縦方向の電気的導通が得られる。バンプは、実装ボード６Ｄの側にあるいは実装ボード６Ｄの側にも設けることができる。
【００６３】
このような異方性導電フィルム２０による光インターフェースモジュール７の実装ボード６Ｄへの接続では、異方性導電フィルム２０が有するその接着性により機械的な接続もある程度は確保され得る。このような機械的な接着の程度では不十分の場合には、図４に示した実施形態で説明したように、接続のあと光インターフェースモジュール７を接着剤で実装ボード６Ｄに固定するようにしてもよい。
【００６４】
異方性導電フィルム２０は、その厚さを例えば１００μｍ程度まで薄くできる（例えば、信越ポリマー株式会社販売のＭＴ−Ｔタイプなど）。したがって、非常に薄い接続構造とすることが可能である。実装ボード６Ｄにジャックを設ける必要がない点でも、使用できる実装ボードの幅を広げ得る効果がある。
【００６５】
（第６の実施形態）
図７は、本発明のさらに別の実施形態に係るＬＳＩパッケージの部分的構成を示す図であり、図７（ａ）はインターポーザ２Ｅの構成を示す斜視図、図７（ｂ）は図７（ａ）中に示したＡ−Ａａ断面を示す矢視方向図である。このインターポーザ２Ｅの構成は、上記各実施形態のインターポーザ２、２Ａ、２Ｂに重畳的に適用することができる。
【００６６】
図７に示すように、本実施形態におけるインターポーザ２Ｅは、その有する電気配線４Ｅをビア（縦方向の導電体）３３により反対側の面に電気的導通させこの端部を半田バンプ５（上記各実施形態参照）への接続部位としている。また、ビア３３および電気配線４Ｅを避けるように上下面にはシールド部材としての電源パターン３１、グラウンドパターン３２がそれぞれ設けられている。さらに、この電源パターン３１とグラウンドパターン３２とに両端が電気的に接続されたキャパシタ３４を複数埋め込み有している。
【００６７】
キャパシタ３４のこのような埋め込みは例えば次のようにして行うことができる。まず、両面にそれぞれ電源パターン３１、グラウンドパターン３２が設けられたインターポーザ２Ｅに、キャパシタ３４を埋め込むための貫通孔を形成する。次に、非導電性樹脂接着剤３５をこの貫通孔内部に少量投入しさらにキャパシタ３４を縦方向に貫通孔内に挿入する。そしてキャパシタ３４を貫通孔の縦方向に中ほどに留めかつその両端電極が接着剤３５に覆われない状態にして接着剤３５を硬化させる。
【００６８】
接着剤３５が硬化したら、インターポーザ２Ｅの両面から貫通孔に導電性樹脂３６を充填しさらにこれを硬化させる。最後にインターポーザ２Ｅの両面上にはみ出した導電性樹脂３６を除去する。これにより図７（ｂ）に示すような構成でキャパシタ３４をインターポーザ２Ｅに埋め込むことができる。キャパシタ３４は、市販品で０４０２（縦０．４ｍｍ×横０．２ｍｍ）のサイズのものが利用可能であり、インターポーザ２Ｅに埋め込むに十分である。
【００６９】
図７に示す構成により、インターポーザ２Ｅ上における電源電圧の安定化を図ることが可能なほか、各電気配線４Ｅに伝送される高速信号同士の干渉を軽減することができる。この効果はそれぞれ上記各実施形態における効果に付加することができる。
【００７０】
（第７の実施形態）
図８は、本発明のさらに別の実施形態に係るＬＳＩパッケージを有する実装体の部分的構成を示す図であり、図８（ａ）は断面図、図８（ｂ）は図８（ａ）中に示したＢ−Ｂａ断面またはＣ−Ｃａ断面の矢視方向図を示す。この構成は、特に、図４、図６に示した実施形態に重畳的に適用して好ましいものである。
【００７１】
この実施形態では、インターポーザ２Ｆの実装ボード６Ｆに対向する面、および実装ボード６Ｆのインターポーザ２Ｆに対向する面に、それぞれシールド部材としてのグラウンドパターン４１、グラウンドパターン４２を設け、かつ、これをダミーの半田バンプ５で電気的・機械的に接続している。ダミー以外の半田バンプ５には、インターポーザ２Ｆに設けられた縦方向の電気配線４Ｆ、実装ボード６Ｆに設けられた縦方向の電気配線１４Ｆが接続される。これらの配線では高速の電気信号が伝送される。図８（ｂ）に示すように、高速の信号が伝送される導電部はグラウンドパターン４１（４２）およびダミーの半田バンプ５に取り囲まれる。
【００７２】
図８に示す構成により、グラウンドパターン４１、４２がシールド効果を発揮し、各電気配線４Ｆ、１４Ｆに伝送される高速信号同士の干渉を軽減することができる。この効果は上記の図４、図６に示した各実施形態における効果に付加することができる。
【００７３】
以上各実施形態について述べたが、本発明は上述の各実施形態に限定されるものではない。実施形態では、伝送線路として光ファイバーを用いる例を取り上げて説明したが、伝送線路を同軸ケーブルやセミリジドケーブルあるいはフレキシブル配線板等のような電気の伝送線路を用いた場合も同様の効果が得られる。すなわち、光インターフェースモジュール７の代わりに、線路駆動用のラインドライバＩＣなど内蔵するモジュールとしてもよい。
【図面の簡単な説明】
【００７４】
【図１】本発明の一実施形態に係るＬＳＩパッケージの構成を示す模式的断面図。
【図２】図１中に示したピン９とジャック１０の構成例をやや詳しく示す模式的断面図。
【図３】本発明の一実施形態に係るＬＳＩパッケージを有する実装体の構成を示す模式的断面図。
【図４】本発明の別の実施形態に係るＬＳＩパッケージを有する実装体の構成を示す模式的断面図。
【図５】本発明のさらに別の実施形態に係るＬＳＩパッケージを有する実装体の構成を示す模式的断面図。
【図６】本発明のさらに別の実施形態に係るＬＳＩパッケージを有する実装体の構成を示す模式的断面図。
【図７】本発明のさらに別の実施形態に係るＬＳＩパッケージの部分的構成を示す図。
【図８】本発明のさらに別の実施形態に係るＬＳＩパッケージを有する実装体の部分的構成を示す図。
【符号の説明】
【００７５】
１…信号処理ＬＳＩ、２，２Ａ，２Ｂ，２Ｅ，２Ｆ…インターポーザ、３…半田バンプ、４，４Ａ，４Ｂ，４Ｅ，４Ｆ…電気配線（インターポーザ内）、５…半田バンプ、６，６Ａ，６Ｂ，６Ｃ，６Ｄ，６Ｆ…実装ボード、７，７Ａ，７Ｃ…光インターフェースモジュール、８…光ファイバ、９…ピン、１０，１０Ａ，１０Ｂ…ジャック、１０ａ…導電性のばね、１１…アンダーフィル樹脂、１２…電源用端子（導通用導電端子）、１４，１４Ｄ，１４Ｆ…電気配線（実装ボード内）、１５…ガイドピン、１６…ガイド穴、１７…電源配線、１８…ノイズフィルタチップ／キャパシタ、１９…バンプ、２０…異方性導電フィルム、３１…電源パターン（シールド部材）、３２…グラウンドパターン（シールド部材）、３３…ビア、３４…キャパシタ、３５…非導電性樹脂接着材、３６…導電性樹脂、４１…グラウンドパターン（シールド部材）、４２…グラウンドパターン（シールド部材）。
【図１】
2006054260.tif 000003
【図２】
2006054260.tif 000004
【図３】
2006054260.tif 000005
【図４】
2006054260.tif 000006
【図５】
2006054260.tif 000007
【図６】
2006054260.tif 000008
【図７】
2006054260.tif 000009
【図８】
2006054260.tif 000010