【手続補正書】
【提出日】平成18年11月22日(2006.11.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
レファレンス信号に基づいてＰＬＬにより周波数信号を生成するステップと、
前記ＰＬＬのフィードバックループ内の分周器を、所定の次数のスプリアス信号を前記ＰＬＬのループ帯域幅外にシフトする値に設定することにより、前記周波数信号からノイズを除去するステップと
を含み、前記分周器を設定するステップは、
前記分周器内のスワロカウンタおよびプログラムカウンタのうち少なくとも１つを、前記所定の次数の前記スプリアス信号を前記ＰＬＬの前記ループ帯域幅外にシフトする値に調節するステップ
を含むことを特徴とするノイズ抑制方法。
【請求項２】
前記ループ帯域幅は、前記ＰＬＬ内のループフィルタのカットオフ周波数によって画定されることを特徴とする請求項１に記載の方法。
【請求項３】
前記ループ帯域幅は、前記ＰＬＬにより生成された周波数信号と、前記ＰＬＬ内のループフィルタのカットオフ周波数との間に位置する周波数範囲に対応することを特徴とする請求項１に記載の方法。
【請求項４】
前記ノイズは、
スワロカウンタおよびプログラムカウンタのうち少なくとも１つを、１次スプリアス信号を前記ＰＬＬの前記ループ帯域幅外にシフトする値に調節する
ことにより除去されることを特徴とする請求項１に記載の方法。
【請求項５】
スワロカウンタおよびプログラムカウンタのうち少なくとも１つは、シグマデルタ変調器により設定されることを特徴とする請求項１に記載の方法。
【請求項６】
前記ＰＬＬの前記帯域幅に基づいて、前記シグマデルタ変調器の変調率を計算するステップと、
前記シグマデルタ変調器のために計算された変調率に基づいて、スワロカウンタおよびプログラムカウンタのうち少なくとも１つの値を設定するステップと
をさらに含むことを特徴とする請求項５に記載の方法。
【請求項７】
前記スプリアス信号は、前記ＰＬＬの位相・周波数検出器およびチャージポンプのうち少なくとも１つに関係するミスマッチにより生成されることを特徴とする請求項１に記載の方法。
【請求項８】
前記スプリアス信号は、前記ＰＬＬ内の、チャージポンプおよび位相・周波数検出器のうち少なくとも１つにおけるミスマッチから生成されることを特徴とする請求項１に記載の方法。
【請求項９】
前記チャージポンプ内のミスマッチは、ＵＰ電源とＤＯＷＮ電源との間のミスマッチを含むことを特徴とする請求項８に記載の方法。
【請求項１０】
前記スプリアス信号は、前記位相・周波数検出器内のＵＰ信号パスとＤＯＷＮ信号パスとの間のミスマッチにより生成されることを特徴とする請求項８に記載の方法。
【請求項１１】
前記分周器の前記値は、前記スプリアス信号を除去するためのシグマデルタ変調器の変調率に基づいて設定されることを特徴とする請求項１に記載の方法。
【請求項１２】
前記レファレンス信号を、前記ＰＬＬの位相・周波数検出器への入力のための分数値（ｆｒａｃｔｉｏｎａｌ  ｆｉｘｅｄ  ｖａｌｕｅ）にシフトするステップであって、前記分数値は、前記所定の次数の前記スプリアス信号をさらにシフトするステップ
をさらに含むことを特徴とする請求項１に記載の方法。
【請求項１３】
前記スワロカウンタおよびプログラムカウンタは共に、前記所定の次数の前記スプリアス信号を、前記ＰＬＬのループ帯域幅外にシフトするように調節されていることを特徴とする請求項１に記載の方法。
【請求項１４】
前記スワロカウンタおよびプログラムカウンタの値は、シグマデルタ変調器の変調率に基づいて制御され、それにより前記所定の次数の前記スプリアス信号を前記ＰＬＬの前記ループ帯域幅外にシフトする値が生成されることを特徴とする請求項１３に記載の方法。
【請求項１５】
前記ＰＬＬの周波数（ｆＶＣＯ）は、次式
【数１】
2006504352.tif 000001
に従って生成され、ｆｒｅｆは前記レファレンス信号であり、Ｒはレファレンス分周器の値であり、Ｐは前記プログラムカウンタの値であり、Ｓは前記スワロカウンタの値であり、ＮΣΔおよびＤΣΔは、前記シグマデルタ変調器の変調率であり、Ｋは前記パルススワロ分周器内のプリスケーラの値であることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記ＰＬＬへの前記レファレンス信号入力を変調するステップ
をさらに含むことを特徴とする請求項１４に記載の方法。
【請求項１７】
前記ＰＬＬの周波数（ｆＶＣＯ）は、次式
【数２】
2006504352.tif 000002
に従って生成され、ｆｒｅｆは前記レファレンス信号であり、Ｒはレファレンス分周器の値であり、ＮｍｏｄおよびＤｍｏｄは前記レファレンス信号の変調率を定義し、Ｐは前記プログラムカウンタの値であり、Ｓは前記スワロカウンタの値であり、ＮΣΔおよびＤΣΔは、前記シグマデルタ変調器の変調率であり、Ｋは前記パルススワロ分周器内のプリスケーラの値であることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記変調されたレファレンス信号を、前記変調されたレファレンス信号の調波（ｈａｒｍｏｎｉｃｓ）と変調されてない参照信号の調波とが一致しない限り、前記ＰＬＬの比較信号として用いるステップをさらに含むことを特徴とする請求項１６に記載の方法。
【請求項１９】
レファレンス信号に基づいて周波数信号を生成するＰＬＬと、
所定の次数のスプリアス信号を、前記ＰＬＬのループ帯域幅外にシフトするノイズサプレッサであって、前記ＰＬＬのフィードバックループ内の分周器と、前記所定の次数のスプリアス信号を前記ＰＬＬのループ帯域幅外にシフトする値に設定するコントローラとを備えるノイズサプレッサと
を備え、
前記分周器は、スワロカウンタおよびプログラムカウンタを備え、前記スワロカウンタおよびプログラムカウンタの値は、シグマデルタ変調器の変調率に基づいて制御され、それにより前記所定の次数のスプリアス信号を前記ＰＬＬのループ帯域幅外にシフトする値が生成されることを特徴とする周波数ジェネレータ。
【請求項２０】
前記ＰＬＬは、ループフィルタを備え、前記ループ帯域幅は、前記ループフィルタのカットオフ周波数により画定されることを特徴とする請求項１９に記載の周波数ジェネレータ。
【請求項２１】
前記ＰＬＬは、ループフィルタを備え、前記ループ帯域幅は、前記ＰＬＬにより生成される周波数信号と前記ループフィルタのカットオフ周波数との間に位置する周波数範囲に対応することを特徴とする請求項１９に記載の周波数ジェネレータ。
【請求項２２】
前記スワロカウンタおよびプログラムカウンタの値は、一次スプリアス信号を前記ＰＬＬのループ帯域幅外にシフトするように制御されていることを特徴とする請求項１９に記載の周波数ジェネレータ。
【請求項２３】
前記ＰＬＬは、次式に従って周波数信号（ｆＶＣＯ）を生成し、
【数３】
2006504352.tif 000003
ｆｒｅｆは前記レファレンス信号であり、Ｒはレファレンス分周器の値であり、Ｐは前記プログラムカウンタの値であり、Ｓは前記スワロカウンタの値であり、ＮΣΔおよびＤΣΔは、前記シグマデルタ変調器の変調率であり、Ｋは前記パルススワロ分周器内のプリスケーラの値であることを特徴とする請求項１９に記載の周波数ジェネレータ。
【請求項２４】
前記ＰＬＬへの前記レファレンス信号入力を変調するステップ
をさらに含むことを特徴とする請求項１９に記載の周波数ジェネレータ。
【請求項２５】
前記ＰＬＬは、次式に従って周波数信号を生成し、
【数４】
2006504352.tif 000004
ｆｒｅｆは前記レファレンス信号であり、Ｒはレファレンス分周器の値であり、ＮｍｏｄおよびＤｍｏｄは前記レファレンス信号の変調率を定義し、Ｐは前記プログラムカウンタの値であり、Ｓは前記スワロカウンタの値であり、ＮΣΔおよびＤΣΔは、前記シグマデルタ変調器の変調率であり、Ｋは前記パルススワロ分周器内のプリスケーラの値であることを特徴とする請求項２４に記載の周波数ジェネレータ。
【請求項２６】
前記変調されたレファレンス信号を、前記変調されたレファレンス信号の調波（ｈａｒｍｏｎｉｃｓ）と変調されてない参照信号の調波とが一致しない限り、前記ＰＬＬの比較信号として用いることを特徴とする請求項２４に記載の周波数ジェネレータ。
【請求項２７】
前記スプリアス信号は、前記ＰＬＬの位相・周波数検出器およびチャージポンプのうち少なくとも一方に関係するミスマッチにより生成されることを特徴とする請求項２４に記載の周波数ジェネレータ。
【請求項２８】
前記レファレンス信号を前記ＰＬＬの位相・周波数検出器への入力のための分数値にシフトする周波数シフタであって、前記分数値は、前記所定の次数の前記スプリアス信号をさらにシフトする周波数シフタ
をさらに備えることを特徴とする請求項１９に記載の周波数ジェネレータ。
【請求項２９】
ＰＬＬを制御するシステムであって、
前記ＰＬＬからの周波数信号出力を分周する分周器と、
所定の次数のスプリアスノイズ信号を前記ＰＬＬのループ帯域幅外にシフトする値に前記分周器を設定するコントローラであって、前記分周器は、スワロカウンタおよびプログラムカウンタを備えるコントローラと
を備え、
前記スワロカウンタおよびプログラムカウンタの値は、シグマデルタ変調器の変調率に基づいて制御され、それにより前記所定の次数の前記スプリアス信号を前記ＰＬＬの前記ループ帯域幅外にシフトする値が生成されることを特徴とするシステム。
【請求項３０】
前記ループ帯域幅は、前記ＰＬＬのループフィルタのカットオフ周波数により画定されることを特徴とする請求項２９に記載のシステム。
【請求項３１】
前記ループ帯域幅は、前記周波数信号と、前記ＰＬＬ内のループフィルタのカットオフ周波数との間に位置する周波数範囲に対応することを特徴とする請求項２９に記載のシステム。
【請求項３２】
前記スワロカウンタおよびプログラムカウンタの値は、前記ＰＬＬの前記ループ帯域幅外に一次スプリアス信号をシフトすることを特徴とする請求項２９に記載のシステム。
【請求項３３】
前記コントローラは、前記ＰＬＬを制御し、次式
【数５】
2006504352.tif 000005
に従った出力周波数信号を生成し、ｆｒｅｆは前記レファレンス信号であり、Ｒはレファレンス分周器の値であり、Ｐは前記プログラムカウンタの値であり、Ｓは前記スワロカウンタの値であり、ＮΣΔおよびＤΣΔは、前記シグマデルタ変調器の変調率であり、Ｋは前記パルススワロ分周器内のプリスケーラの値であることを特徴とする請求項２９に記載のシステム。
【請求項３４】
前記コントローラは、前記ＰＬＬのレファレンス信号を変調する変調器を備えることを特徴とする請求項２９に記載のシステム。
【請求項３５】
前記コントローラは、前記ＰＬＬを制御し、次式
【数６】
2006504352.tif 000006
に従った出力周波数信号を生成し、ｆｒｅｆは前記レファレンス信号であり、Ｒはレファレンス分周器の値であり、ＮｍｏｄおよびＤｍｏｄは前記レファレンス信号の変調率を定義し、Ｐは前記プログラムカウンタの値であり、Ｓは前記スワロカウンタの値であり、ＮΣΔおよびＤΣΔは、前記シグマデルタ変調器の変調率であり、Ｋは前記パルススワロ分周器内のプリスケーラの値であることを特徴とする請求項３４に記載のシステム。
【請求項３６】
前記変調されたレファレンス信号を、前記変調されたレファレンス信号の調波（ｈａｒｍｏｎｉｃｓ）と変調されてないレファレンス信号の調波とが一致しない限り、前記ＰＬＬの比較信号として用いることを特徴とする請求項３４に記載のシステム。
【請求項３７】
前記スプリアス信号は、前記ＰＬＬの位相・周波数検出器およびチャージポンプのうち少なくとも１つに関係するミスマッチにより生成されることを特徴とする請求項２９に記載のシステム。
【請求項３８】
レファレンス信号に基づいてＰＬＬにより周波数信号を生成するステップと、
前記ＰＬＬのフィードバックループ内の分周器を、所定の次数のスプリアス信号を前記ＰＬＬのループ帯域幅外にシフトする値に設定することにより、前記周波数信号からノイズを除去するステップであって、前記分周器は、スワロカウンタおよびプログラムカウンタを備えるパルススワロ分周器であり、前記スワロカウンタおよびプログラムカウンタのうち少なくとも１つの値は、シグマデルタ変調器の変調率に基づいて制御されるステップと
を含むことを特徴とするノイズ抑制方法。
【請求項３９】
前記変調率の分子（ＮΣΔ）は、前記変調率の分母（ＤΣΔ）の少なくとも５０％であることを特徴とする請求項３８に記載の方法。
【請求項４０】
前記ＰＬＬへの前記レファレンス信号をレファレンス変調器により変調するステップであって、前記レファレンス変調器は、Ｎｍｏｄが少なくともＤｍｏｄの５０％である変調率（Ｎｍｏｄ／Ｄｍｏｄ）を有することを特徴とする請求項３９に記載の方法。