(57)【要約】【課題】  半導体素子における多層絶縁膜の密着性に関する正確な情報が得られる、特に、半導体素子の材料開発、中でも、ｌｏｗ−ｋ材の開発に非常に役立つ情報が得られる技術を提供することである。【解決手段】  基板上に積層された積層膜の剥離特性を評価する方法であって、  剥離特性が対象となる膜の界面に到達する深さの傷を付ける傷付工程と、  前記傷付工程の後、前記傷付部分を覆うように粘着性テープを前記積層膜表面に貼付する粘着性テープ貼付工程と、  前記粘着性テープ貼付工程の後、前記貼付された粘着性テープを引き剥がし、前記対象の膜の界面において剥離する際の力を測定する剥離力測定工程とを具備する。【選択図】  図５
2006294904.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた膜の剥離特性を評価する方法であって、
剥離特性が対象となる膜の界面に到達する深さの傷を付ける傷付工程と、
前記傷付工程の後、前記傷付部分を覆うように粘着性テープを前記膜表面に貼付する粘着性テープ貼付工程と、
前記粘着性テープ貼付工程の後、前記貼付された粘着性テープを引き剥がし、前記対象の膜の界面において剥離する際の力を測定する剥離力測定工程
とを具備することを特徴とする剥離特性評価方法。
【請求項２】
比誘電率が３以下の誘電膜を有する複数種の膜が基板上に積層された積層膜の剥離特性を評価する方法であって、
剥離特性が対象となる誘電膜の界面に到達する深さの傷を付ける傷付工程と、
前記傷付工程の後、前記傷付部分を覆うように粘着性テープを前記積層膜表面に貼付する粘着性テープ貼付工程と、
前記粘着性テープ貼付工程の後、前記貼付された粘着性テープを引き剥がし、前記対象の誘電膜の界面において剥離する際の力を測定する剥離力測定工程
とを具備することを特徴とする剥離特性評価方法。
【請求項３】
粘着性テープは０．２Ｎ／ｍｍ以上の粘着力を有する粘着性テープであることを特徴とする請求項１又は請求項２の剥離特性評価方法。
【請求項４】
膜は、その合計の厚さが１０μｍ以下であることを特徴とする請求項１〜請求項３いずれかの剥離特性評価方法。
【請求項５】
傷付工程において付けられる傷の幅は３〜３０μｍであることを特徴とする請求項１〜請求項４いずれかの剥離特性評価方法。
【請求項６】
傷付工程はナノスクラッチ試験機を用いて行われることを特徴とする請求項１〜請求項５いずれかの剥離特性評価方法。
【請求項７】
貼付された粘着性テープの剥離は引張試験機を用いて行われることを特徴とする請求項１〜請求項６いずれかの剥離特性評価方法。
【請求項８】
貼付された粘着性テープの剥離は１８０°ピールにより行われることを特徴とする請求項１〜請求項７いずれかの剥離特性評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体ウェハのダイシング工程におけるウェハ上の積層膜の剥離、特に、低誘電率絶縁材（ｌｏｗ−ｋ材）の膜を持つ積層膜の剥離耐性の評価に関する。
【背景技術】
【０００２】
半導体デバイスにおける演算処理速度の高速化を実現する為には、デバイスにおける信号遅延を低減することが重要である。この信号遅延は、半導体素子における信号遅延と配線遅延の和で表される。ところで、近年、配線ピッチの微細化が急速に進んでいる。この為、配線遅延の影響が信号遅延を上回るようになった。この配線遅延は、配線抵抗Ｒと、配線間の容量Ｃとの積、所謂、ＲＣに比例する。従って、配線遅延を低減する為、配線抵抗や配線間容量を低減する必要が有る。このようなことから、配線材料として、低抵抗のＣｕが選ばれるようになった。又、配線間を埋める絶縁材として、低誘電率絶縁材（ｌｏｗ−ｋ材）の検討が行われている。
【０００３】
さて、誘電率を小さくする為、材料の低密度化、特に、材料にポアを導入することが考えられている。特に、ポアの導入により、比誘電率が３以下のものが実現されている。
【０００４】
しかしながら、こうしたポア構造の膜は、その機械強度が低下していることが判って来た。更に、膜の上・下の界面において密着不良が起きていることが判って来た。
【０００５】
従って、このようなポア構造の膜が配線間絶縁膜や層間絶縁膜、或いはその他の絶縁膜として用いられた場合、上記機械的強度・密着性の低下が問題となる。例えば、パッケージング工程やパッケージング後において膜剥離・膜の損傷が起き易い。特に、ブレードを用いたダイシング工程では、膜剥離などの問題が懸念される。
【０００６】
しかしながら、ｌｏｗ−ｋ材の膜剥離・損傷についての検討は、未だ、不十分である。特に、ダイシング工程における不良品発生率とｌｏｗ−ｋ材の物性（密着性）との関係については、未だ、詳細な検討が行われていない。
【０００７】
ところで、膜の密着性については、一般的には、ナノスクラッチ試験やクロスカット試験が知られている。
【特許文献１】特開２０００−１３１８４５
【非特許文献１】日本工業規格  Ｋ５６００−５−６
【発明の開示】
【発明が解決しようとする課題】
【０００８】
さて、クロスカット試験は、日本工業規格  Ｋ５６００−５−６に示されており、その詳細は良く知られている。これを簡単に説明すると、サンプル表面に碁盤目状に傷を付け、そして粘着性テープを貼付し、この後で粘着性テープを剥離し、剥離した升目数や剥離残りの状態を数え、その数で評価する方法である。そして、この試験は、簡便、かつ、容易で、剥離特性を評価する手法の中でも代表的な一つである。
【０００９】
上記特許文献１に示されるナノスクラッチ試験は、絶縁膜を始めとする薄膜の密着性評価方法として良く知られている。これを簡単に説明すると、圧子を用いて薄膜表面を引っ掻き、剥離が発生した時点の圧子荷重を以って密着強度とするもので有る。
【００１０】
さて、上記クロスカット試験は、定性的評価が出来るものの、定量的評価には不向きである。
【００１１】
これに対して、ナノスクラッチ試験は、クロスカット試験に比べて定量的な評価が出来ると謂われている。
【００１２】
しかしながら、ナノスクラッチ試験や４点曲げ試験で得られた情報と半導体素子の絶縁膜剥離に起因すると考えられる不良品情報との間には、しばしば、大きなズレが有ることが判って来た。
すなわち、定量的評価が出来ると謂われるナノスクラッチ試験でも、十分に満足できる情報が得られないものであった。
【００１３】
従って、本発明が解決しようとする課題は、半導体素子における多層絶縁膜の密着性に関する正確な情報が得られる技術を提供することである。特に、半導体素子の材料開発、特に、ｌｏｗ−ｋ材の開発に非常に役立つ情報が得られる技術を提供することである。又、ブレードダイシング工程による不良品の発生率（膜の剥離）に関する定量的な情報が得られる技術を提供することである。
【課題を解決するための手段】
【００１４】
前記の課題は、基板上に設けられた膜の剥離特性を評価する方法であって、
剥離特性が対象となる膜の界面に到達する深さの傷を付ける傷付工程と、
前記傷付工程の後、前記傷付部分を覆うように粘着性テープを前記膜表面に貼付する粘着性テープ貼付工程と、
前記粘着性テープ貼付工程の後、前記貼付された粘着性テープを引き剥がし、前記対象の膜の界面において剥離する際の力を測定する剥離力測定工程
とを具備することを特徴とする剥離特性評価方法によって解決される。
【００１５】
特に、基板上に積層された積層膜の剥離特性を評価する方法であって、
剥離特性が対象となる膜の界面に到達する深さの傷を付ける傷付工程と、
前記傷付工程の後、前記傷付部分を覆うように粘着性テープを前記積層膜表面に貼付する粘着性テープ貼付工程と、
前記粘着性テープ貼付工程の後、前記貼付された粘着性テープを引き剥がし、前記対象の膜の界面において剥離する際の力を測定する剥離力測定工程
とを具備することを特徴とする剥離特性評価方法によって解決される。
【００１６】
更には、比誘電率が３以下の誘電膜を有する複数種の膜が基板上に積層された積層膜の剥離特性を評価する方法であって、
剥離特性が対象となる誘電膜の界面に到達する深さの傷を付ける傷付工程と、
前記傷付工程の後、前記傷付部分を覆うように粘着性テープを前記積層膜表面に貼付する粘着性テープ貼付工程と、
前記粘着性テープ貼付工程の後、前記貼付された粘着性テープを引き剥がし、前記対象の誘電膜の界面において剥離する際の力を測定する剥離力測定工程
とを具備することを特徴とする剥離特性評価方法によって解決される。
【００１７】
本発明にあっては、粘着力が、好ましくは０．２Ｎ／ｍｍ以上、特に、０．５Ｎ／ｍｍ以上、更には０．７Ｎ／ｍｍ以上、中でも０．９Ｎ／ｍｍ以上の粘着性テープが用いられる。尚、上限値に格別の制約は無い。
【００１８】
本発明にあっては、対象となる膜（積層膜）は、その合計の厚さが１０μｍ以下の場合に特に好ましい結果が奏される。勿論、１０μｍを越えても、同様な評価が可能であると考えられる。しかしながら、本発明は、基本的には、半導体素子における膜の剥離特性を評価することを目的として開発された。従って、一般的には、１０μｍ以下の積層膜が主たる対象となる。又、各々の膜は、その厚さが好ましくは１０ｎｍ以上である。そして、好ましくは、２μｍ以下である。
【００１９】
本発明の実施に際しては、傷付工程において付けられる傷の幅は、好ましくは３μｍ以上である。特に、５μｍ以上である。更には、７μｍ以上である。そして、好ましくは、３０μｍ以下である。特に、２５μｍ以下である。更には、２０μｍ以下である。傷付工程は、特に、ナノスクラッチ試験機を用いて行われる。
【００２０】
本発明の実施に際して、貼付された粘着性テープの剥離は、好ましくは引張試験機を用いて行われる。又、貼付された粘着性テープの剥離は、好ましくは１８０°ピールにより行われる。
【発明の効果】
【００２１】
本発明によれば、定量的な剥離特性の情報が得られる。特に、ブレードダイシング工程による不良品の発生率の定量的な情報が得られる。従って、半導体素子の材料開発、特に、ｌｏｗ−ｋ材の開発に非常に役立つ情報が得られる。
【発明を実施するための最良の形態】
【００２２】
本発明の評価方法の概要が、図１及び図２に示される。
測定サンプルとしては、Ｓｉ基板上に所定の膜が積層されたウェハが用意される。特に、所定のパッケージング工程やダイシング工程を経て得られる半導体素子と同様な構造を持つウェハがサンプルとして用意される。これは、試験は実際の半導体素子の製造に出来るだけ近い形態にて行われる方がより正確な情報が得られるであろうと言う観点からの要請である。従って、試験（評価）しようとするｌｏｗ−ｋ材以外の膜については、現在の半導体素子のものと同一構造のものであることが好ましい。又、対象であるｌｏｗ−ｋ材の膜についても、その厚さは現在の半導体素子の膜と同一厚さであることが好ましい。又、膜の形成前後に実施する密着性付与の為の処理も、実際にダイシングを行うウェハと同様に行われていることが好ましい。このような処理の例としては、各種プラズマへの曝露、密着助剤の使用、逆スパッタによる膜表面の粗面化などが挙げられる。
【００２３】
さて、図１に示される通り、サンプル表面の積層膜に任意の方法で傷が付けられる。傷の形成は、基本的には、如何なる手段でも良い。例えば、カッターナイフ、ダイヤモンドペン等を用いることが出来る。但し、傷の形成条件（引掻き速度、加重など）は一定のものに制御されていることが好ましい。このような観点から総合的に判断すると、ナノスクラッチ試験機を用いることが好ましい。すなわち、付けられる傷は、ナノスクラッチ試験機を用いて付けられる引掻き傷が最も好ましい。ナノスクラッチ試験機による傷は、その幅が１〜１００μｍである。尚、好ましくは、３μｍ以上である。特に、５μｍ以上である。更には、７μｍ以上である。そして、３０μｍ以下である。特に、２５μｍ以下である。更には、２０μｍ以下である。この傷幅は、一般的なブレードダイシング工程における積層膜の剥離幅に相当する。傷形成に際しての圧子の形状、荷重など他の試験条件についての格別な制限は無い。但し、剥離特性を調べようとする膜（対象となる膜）の界面に傷が到達するまでに十分な荷重が掛けられなければならない。傷が何所まで達しているかは、ルーペ、光学顕微鏡、電子顕微鏡、触針式段差計などの方法を用いて確認できる。傷の深さを調整することにより、被測定界面（剥離界面）が決まる。尚、傷が対象となっている剥離界面よりも更に深い次の界面にまで到達していると、この場合には、その最も深い位置における界面の剥離まで調べることになるから、傷の深さは深ければ深い程良いと言うものでは無い。対象となっている界面よりも僅かだけ深い位置までであれば良い。
【００２４】
次に、図２に示される如く、傷が付けられた積層膜の表面に粘着性テープを貼り付ける。そして、ピール法により試験を行う。  
【００２５】
これにより、積層膜のクラック等に起因するパッケージング工程における膜剥離や、上層膜の応力やダイシング工程後の水洗などの外力によってブレードダイシングの際に生じる傷部分からの膜剥離を再現し、評価することが可能となる。
用いられる粘着性テープに格別な制限は無い。但し、積層膜表面との密着強度（粘着強度）が、０．２Ｎ／ｍｍ以上、特に、０．５Ｎ／ｍｍ以上、更には０．７Ｎ／ｍｍ以上、中でも０．９Ｎ／ｍｍ以上の粘着性テープが用いられる。
ピール試験の方法、試験条件にも格別な制限は無い。しかしながら、引張試験機を用いて１８０°ピールを行うのが再現性の観点から好ましい。そして、膜の剥離が生じた部分での試験力を以って測定値とする。このピール法での測定結果例を図３に示す。図３の測定例における測定値は、剥離箇所に対応する部分（丸印で示した部分）の試験力４Ｎがテープの幅１０ｍｍで除された値、即ち、０．４Ｎ／ｍｍである。
【００２６】
この結果から、膜を構成する材料の違いによる膜剥離耐性を比較評価することが出来る。そして、同一測定条件で行えば、リファレンスとして定めたサンプルと比較することにより優劣も決定できる。
【００２７】
以下、具体的な例を挙げて説明する。
【００２８】
図４に示される積層膜構造のサンプルを五つ用意した。尚、サンプルＡにおけるｌｏｗ−ｋ材は、比誘電率が３．０であった。サンプルＢにおけるｌｏｗ−ｋ材は、比誘電率が２．３であった。サンプルＣにおけるｌｏｗ−ｋ材は、比誘電率が２．３であった。サンプルＤにおけるｌｏｗ−ｋ材は、比誘電率が２．４であった。サンプルＥにおけるｌｏｗ−ｋ材は、比誘電率が２．４であった。
【００２９】
これ等のサンプルの表面に、ＣＳＭ社製ナノスクラッチ試験機ＮＳＴを用い、幅が５〜２５μｍの傷を付けた。傷付け条件は以下の通りである。
カンチレバー（圧子型式）  ：ＳＴ−１１３
荷重レート                ：１００ｍＮ／ｍｉｎ
圧子スキャンスピード      ：２０ｍｍ／ｍｉｎ
最大荷重                  ：１００ｍＮ
【００３０】
そして、このようにして得られたサンプルをＳＵＳ製の台に固定し、サンプル表面（積層膜側）に粘着性テープ（日東電工（株）製：品番ＢＴ−３１５：ＳｉＮ膜との密着力＝０．９Ｎ／ｍｍ）を貼り付け、（株）島津製作所製の引張試験機（オートグラフＡＧ−５０ＮＩＳ）を用いて矢印方向（傷の幅方向に対して直交する方向）に引っ張って１８０°ピール試験（ピール速度：１０００ｍｍ／ｍｉｎ）を行った。尚、積層膜の密着強度が０．９Ｎ／ｍｍを上回る場合には、全て、測定値が０．９Ｎ／ｍｍとなる。
【００３１】
このピール試験の測定値（横軸）と、ブレードダイシング後に剥離が認められなかった良品チップの割合（縦軸）との関係を、図５に示す。
これによれば、ピール試験の測定値（横軸）と、ブレードダイシング後に剥離が認められなかった良品チップの割合（縦軸）との間には、高い相関関係（ほぼ線形関係）が認められる。すなわち、本発明の評価方法で高い密着強度を示したサンプルＡ，Ｄでは、膜剥離が全く見られなかった。これに対して、本発明の評価方法での密着強度が低いサンプルＣは、ダイシングにおいても多くの膜剥離が生じていた。
【００３２】
又、上記サンプルと同一のサンプルＡ，Ｂ，Ｃ，Ｄ，Ｅを用意した。そして、ＣＳＭ社製ナノスクラッチ試験機ＮＳＴを用い、ナノスクラッチ法による評価を行った。試験条件は以下の通りである。
カンチレバー（圧子型式）  ：ＳＴ−１１３
荷重レート                ：１００ｍＮ／ｍｉｎ
圧子スキャンスピード      ：２０ｍｍ／ｍｉｎ
最大荷重                  ：１００ｍＮ
【００３３】
このナノスクラッチ試験の測定値（横軸）と、ブレードダイシング後に剥離が認められなかった良品チップの割合（縦軸）との関係を、図６に示す。
これによれば、本発明による場合の如きの高い相関関係が認められなかった。このことは、ナノスクラッチ試験がブレードダイシングにおける積層膜の剥離評価に対して有効で無いことを示している。
【図面の簡単な説明】
【００３４】
【図１】本発明の傷付工程を示す概略図
【図２】本発明の剥離工程を示す概略図
【図３】ピール試験の測定結果のグラフ
【図４】積層膜の概略図
【図５】本発明の実施による相関関係を示すグラフ
【図６】相関関係が乏しいナノスクラッチ試験によるグラフ                                       代  理  人  宇  高    克  己
【図１】
2006294904.tif 000003
【図２】
2006294904.tif 000004
【図３】
2006294904.tif 000005
【図４】
2006294904.tif 000006
【図５】
2006294904.tif 000007
【図６】
2006294904.tif 000008