(57)【要約】  レーザ電流制御により低動作電圧および／または低電圧降下で使用可能な１つの電荷素子（１０１）において、電流を制御、測定するための回路構造（１００）および方法を提供する。チャージ路（１０３）と二つの測定路（１０６、１１０）のために、スプリット状にカップリングした三つのＭＯＳＦＥＴ（１０２、１０４、１０８）を副コントローラ（１０７）によって同じ動作ポイントに維持し、それらが変調電流と比較電流（Ｉ１、１２）とを提供する。前記比較電流は平均変調電流を決定するために使用され、制御装置（１２３）に供給され、これらの電流および前記平均変調電流を所望の値に提供し、動作または制御電圧（ＶＡ、ＶＢ）が回路ブロック（１１４）において変化される。前記回路ブロックは出力信号（Ｓ１、Ｓ２）を提供し、これら出力信号（Ｓ１、Ｓ２）は前記チャージ路および前記測定路における二つ以上の回路素子を制御する。
2019501539.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの電荷素子（１０１）の負荷電流（ＩＬ）を制御および測定するための回路構造（１００）であって、
前記電荷素子（１０１）と直列に配置され、前記負荷電流（ＩＬ）を制御するように構成された負荷回路素子（１０２）、
あらかじめ設定可能なカップリング比（Ｎ：ａ；Ｎ：１）で前記負荷回路素子（１０２）にカップリングされるとともに前記負荷回路素子（１０２）と共通に第１制御信号（Ｓ１）によって制御される第１測定路回路素子（１０４）と、当該第１測定路回路素子（１０４）と直列に配置された第１電圧制御素子（１０５）と、を有する少なくとも１つの第１測定路（１０６）、および、
前記負荷回路素子（１０２）を介した電圧と前記第１測定路回路素子（１０４）を介した電圧との間の差に依存して前記第１電圧制御素子（１０５）を制御する副コントローラ（１０７）であって、これにより、前記測定路回路素子（１０４）を介した前記電圧が前記負荷回路素子（１０２）を介した電圧に依存して制御されて、前記負荷電流（ＩＬ）に比例する第１測定電流（ＩＬ）が前記第１測定路回路素子（１０４）と前記第１電圧制御素子（１０５）とにおいて発生される副コントローラ（１０７）、を備える回路構造（１００）。
【請求項２】
あらかじめ設定可能なカップリング比（Ｎ：ｂ；Ｎ：１）で前記負荷回路素子（１０２）にカップリングされた第２測定路回路素子（１０８）と、当該第２測定路回路素子（１０８）と直列に配置された電圧制御素子（１０９）と、を有する第２測定路（１１０）を備え、ここで、前記第２測定路回路素子（１０８）は、第１制御信号（Ｓ１）に対して相補的な第２制御信号（Ｓ２）により制御されるように構成され、前記第２電圧制御素子（１０９）は、前記副コントローラ（１０７）によって前記第１電圧制御素子（１０５）と共通で制御されるように構成され、これにより、第２測定電流（Ｉ２）が前記第２測定路回路素子（１０８）と前記第２電圧制御素子（１０９）との中で発生され、その変化は前記負荷電流（ＩＬ）の変化に対して反比例することを特徴とする請求項１に記載の回路構造。
【請求項３】
前記負荷回路素子（１０２）、前記第１測定路回路素子（１０４）、および／または、前記第２測定路回路素子（１０８）は、一方ではそれぞれがコンデンサ（１１１、１１２、１１３）に接続され、他方では関連する回路素子供給制御信号（Ｓ１；Ｓ２）に対して相補的な信号（Ｓ２；Ｓ１）を供給するように構成されていることを特徴とする請求項１または２に記載の回路構造。
【請求項４】
前記負荷回路素子（１０２）、前記第１測定路回路素子（１０４）、および／または、前記第２測定路回路素子（１０８）、を制御するための前記第１制御信号（Ｓ１）およびオプションとして追加される前記第２制御信号（Ｓ２）を形成する回路ブロック（１１４）を有し、ここで、振幅調節電圧（ＶＡ）を供給し、かつ、前記第１制御信号（Ｓ１）およびオプションとして追加される前記第２制御信号（Ｓ２）を形成する前記回路ブロック（１１４）は、前記振幅調節電圧（ＶＡ）および／または前記回路ブロック（１１４）に供給可能な動作電圧（ＶＢ）に依存する振幅で構成されることを特徴とする請求項１〜３のいずれか１項に記載の回路構造。
【請求項５】
前記回路ブロック（１１４）はＣＭＯＳデバイスで構成され、
前記振幅調節電圧（ＶＡ）は、前記ＣＭＯＳデバイスを動作させるために提供される動作電圧（ＶＢ）と少なくともほぼ等しく、そして
前記回路ブロック（１１４）は、前記動作電圧（ＶＢ）として供給される前記振幅調節電圧（ＶＡ）を受け取り、かつ、前記動作電圧（ＶＢ）に比例する出力振幅で、前記第１制御信号（Ｓ１）とオプションとしてさらに前記第２制御信号（Ｓ２）とを形成するように構成されていることを特徴とする請求項４に記載の回路構造。
【請求項６】
前記回路ブロック（１１４）は、非対称変調信号（Ｍ）を供給するとともに、そこから前記第１制御信号（Ｓ１）とオプションとしてさらに前記第２制御信号（Ｓ２）とを少なくともほぼ対称的なまたはプッシュ−プル信号として形成するためのデバイス（１２４；１３０）によって構成されていることを特徴とする請求項４または５の回路構造。
【請求項７】
前記第１測定電流（Ｉ１）とオプションとしてさらに前記第２測定電流（Ｉ２）とを供給し、
前記第１測定電流（Ｉ１）とオプションとしてさらに前記第２測定電流（Ｉ２）とを評価し、そして、
これに基づき、前記回路ブロック（１１４）に供給可能な前記振幅調節電圧（ＶＡ）および／または動作電圧（ＶＢ）を形成および調節し、それにより、前記第１測定電流（Ｉ１）、または、前記第１測定電流（Ｉ１）と第２測定電流（Ｉ２）との線形結合の標的値、したがって、変調電流、すなわち前記第１制御信号（Ｓ１）によって変調される前記負荷電流（ＩＬ）、の標的値が達成される、ように構成される制御装置（１２３）を備えることを特徴とする請求項４〜６のいずれか１項に記載の回路構造。
【請求項８】
和信号（ＩＭｅｓｓ）を形成する前記制御装置（１２３）は、前記第１（Ｉ１）および第２（Ｉ２）測定電流の和から形成するように構成され、ここで、前記和信号（ＩＭｅｓｓ）は、前記第１（ＩＬ）および前記第２（Ｉ２）測定電流に関してより低いおよび／またはより遅い時間変動を有することを特徴とする請求項７に記載の回路構造。
【請求項９】
前記負荷回路素子（１０２）および／または前記第１測定路回路素子（１０４）および／または前記第２測定路回路素子（１０８）に対して、各定常電流源（１３２；１３３；１３４）が、前記回路素子（１０２；１０４；１０８）のうちの関連するものとあらかじめ設定可能なカップリング比で直列接続に配置され、ここで特に、前記定常電流源（１３２；１３３；１３４）は、前記負荷回路素子（１０２）および／または前記第１測定路回路素子（１０４）および／または前記第２測定路回路素子（１０８）と同じまたは類似のカップリング比（Ｎ：ａ：ｂ；Ｎ：１：１）で互いに寸法設計されていることを特徴とする請求項１〜８のいずれか１項に記載の回路構造。
【請求項１０】
前記電荷素子（１０１）は、少なくとも１つのレーザダイオードとして構成されていることを特徴とする請求項１〜９のいずれか１項に記載の回路構造。
【請求項１１】
少なくとも１つの電荷素子（１０１）の、特に少なくとも１つのレーザダイオードの、負荷電流（ＩＬ）を制御および測定するための方法であって、
前記負荷電流（ＩＬ）は、前記電荷素子（１０１）と直列に配置された負荷回路素子（１０２）によって制御され、
第１測定路回路素子（１０４）が、あらかじめ設定可能なカップリング比（Ｎ：ａ；Ｎ：１）で前記負荷回路素子（１０２）にカップリングされるとともに前記負荷回路素子（１０２）と共通に第１制御信号（Ｓ１）によって制御され、
前記負荷回路素子（１０２）を介した電圧と前記第１測定路回路素子（１０４）を介した電圧との間の差に依存して第１電圧制御素子（１０５）を制御する副コントローラ（１０７）によって、少なくとも１つの第１測定路（１０６）において前記第１測定路回路素子（１０４）と直列に配置された前記第１電圧制御素子（１０５）が、前記負荷回路素子（１０２）を介した電圧に依存して前記測定路回路素子（１０４）を介した電圧が制御され、これによって、前記負荷電流（ＩＬ）に比例する第１測定電流（ＩＬ）が前記第１測定路回路素子（１０４）および前記第１電圧制御素子（１０５）おいて発生される方法。
【請求項１２】
あらかじめ設定可能なカップリング比（Ｎ：ｂ；Ｎ：１）で前記負荷回路素子（１０２）にカップリングされた第２測定路回路素子（１０８）が、第１制御信号（Ｓ１）に対して相補的な第２制御信号（Ｓ２）によって制御され、
第２測定路（１１０）において前記第２測定路回路素子（１０８）と直列に配置された第２電圧制御素子（１０９）が、前記副コントローラ（１０７）によって前記第１電圧制御素子（１０５）と共通に制御され、これによって、第２測定電流（Ｉ２）が前記第２測定路回路素子（１０８）および前記第２電圧制御素子（１０９）において発生され、その変化は前記負荷電流（ＩＬ）の変化に反比例することを特徴とする請求項１１に記載の方法。
【請求項１３】
前記負荷回路素子（１０２）、前記第１測定路回路素子（１０４）、および／または、前記第２測定路回路素子（１０８）、を制御するための前記第１制御信号（Ｓ１）およびオプションとして追加される前記第２制御信号（Ｓ２）は、回路ブロック（１１４）によって形成され、ここで、振幅調節電圧（ＶＡ）が前記回路ブロック（１１４）によって供給され、そして、前記第１制御信号（Ｓ１）およびオプションとして追加される前記第２制御信号（Ｓ２）は、前記振幅調節電圧（ＶＡ）および／または前記回路ブロック（１１４）に供給可能な動作電圧（ＶＢ）に依存する振幅で構成されていることを特徴とする請求項１１または１２に記載の方法。
【請求項１４】
前記回路ブロック（１１４）は、前記動作電圧（ＶＢ）として供給される前記振幅調節電圧（ＶＡ）を受け取り、かつ、前記動作電圧（ＶＢ）に比例する出力振幅で前記第１制御信号（Ｓ１）とオプションとしてさらに前記第２制御信号（Ｓ２）を形成する、ように構成されていることを特徴とする請求項１３に記載の方法。
【請求項１５】
光データ伝送、特に少なくとも１つのアクティブ光ケーブル、において、少なくとも１つの電荷素子（１０１）、特に少なくとも１つのレーザダイオード、を駆動するための、請求項１〜１０のいずれか１項に記載の回路構造（１００）、および／または、請求項１１〜１４のいずれか１項に記載の方法、の利用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの電荷素子、特に少なくとも１つのレーザダイオードの電流、特に負荷電流、を、制御および測定するための回路構造と方法に関する。
【背景技術】
【０００２】
アクティブ光ケーブル（ＡＯＣ）は、コネクタに組み込まれた送受信素子から構成され、当該素子間の経路上に設けられた光ファイバケーブル上にデータ信号を光送信する。この点において、低い動作電圧用の低電力レーザドライバが必要である。
【０００３】
データ信号用のレーザドライバは、一方では、使用されるレーザ電流を変調しなければならず、他方では、それによって発生される平均変調電流を制御しなければならない。一方で最も高いスイッチング速度を達成しながら、他方でレーザの所定の動作ポイントを設定することに困難性がある。
【０００４】
レーザ電流とレーザのスイッチング特性とは、多くの場合、別々の回路素子で設定されるため、このために、対応する電圧降下を有する二つの回路素子（トランジスタ）が直列で必要となる。しかしながら、レーザとともに少なくとも電圧の降下が必要であることによって所定の動作電圧限界内での利用可能性が制限される。
【０００５】
直接変調のためのデータ信号を用いるＣＭＯＳ技術によってレーザダイオードを駆動することが、ソースフォロア構造において、レーザダイオードのキャパシタンスの低インピーダンス駆動におけるこの構成の、いわゆるクラスＡＢ特性、すなわち動的電流変動、を利用するためにしばしば実行される。
【０００６】
図１は、ソースフォロア回路中の電界効果トランジスタ２０１による、ここでは電荷素子として使用されるレーザダイオード２００のための単純なドライバ回路の略図である。ここで、Ｄは、電界効果トランジスタ２０１のドレン接続部、Ｇは電界効果トランジスタ２０１のゲート接続部、そしてＳは電界効果トランジスタ２０１のソース接続部である。
【０００７】
前記電界効果トランジスタ２０１の主電流路、すなわちドレン−ソース路は、動作電圧ＶＢが提供される動作電圧接続部２０２とアース２０３との間でレーザダイオード２００と直列に接続配置されている。
【０００８】
前記ゲート接続部Ｇとソース接続部Ｓとの間にゲート−ソース電圧ＶＧＳが付加されるが、この電圧は動作ポイント直流電圧Ｖｔ、またはしきい値電圧と呼ばれ、前記電界効果トランジスタの変調用の電圧とも呼ばれる変調交流電圧がその和として構成される。すなわち、ＶＧＳ＝Ｖｔ＋ΔＶとなる。
【０００９】
前記レーザダイオード２００を介して負荷として順方向電圧ＶＦが加えられる。
【００１０】
したがって、前記レーザダイオード２００と、前記駆動トランジスタ（すなわち前記電界効果トランジスタ２０１、具体的にはＭＯＳＦＥＴ）と、を介した総所要電圧降下Ｖｓｕｍは、少なくとも以下を必ず含む。
−  前記レーザダイオード２００の順方向電圧ＶＦ、
−  前記駆動ＭＯＳＦＥＴ２０１のしきい値電圧Ｖｔ、
−  前記駆動ＭＯＳＦＥＴ２０１の変調用電圧ΔＶ。
Ｖｓｕｍ≧ＶＧＳ＋ＶＦ＝Ｖｔ＋ΔＶ＋ＶＦ
【００１１】
この構成を低電力用途、すなわち低動作電圧用の用途で使用可能にするためには、ドライバが利用可能な動作電圧ＶＢが、図２の回路構造に概略図示されているように、少なくともそれに対応して高いか、もしくは、図３に概略図示されているように、その回路内において、外部第１動作電圧ＶＢ１としてより高い第２動作電圧ＶＢ２が発生されることが必要である。
【００１２】
図２の回路構成において、前記レーザダイオード２００と主電流路、すなわち前記電界効果トランジスタ２０１のドレン−ソース路との直列接続と、レーザドライバ、すなわち前記電界効果トランジスタ２０１の駆動回路２０４と、の両方が、動作電圧接続部２０２とアース２０３との間に配置されている。駆動のために必要な動作電圧ＶＢは、それに対応して高いものが選択される必要があり、これによって回路構造の消費電力が高くなる。
【００１３】
より高い動作電圧を内部で発生するための一例を図示する図３の回路構成においては、前記電界効果トランジスタ２０１の駆動回路２０４は、ＤＣ−ＤＣコンバータ２０５を介して、動作電圧接続部２０２にも供給される第１動作電圧ＶＢ１に接続され、これは電界効果トランジスタ２０１とレーザダイオード２００との直列接続が動作可能となるように寸法設計されている。
【００１４】
前記駆動回路２０４に供給するための前記比較的高い第２動作電圧ＶＢ２は、前記第１動作電圧ＶＢ１が入力部２０６に供給されるＤＣ−ＤＣコンバータ２０５の出力部２０７から取り出される。この構成のためには回路の高度な複雑性が必要であり、さらに、ＤＣ−ＤＣコンバータ２０５を使用する場合には、干渉を避けるために発生する時定数の正確な分析が必要である。
【００１５】
前記レーザ電流、すなわち前記レーザダイオード２００を通る電流は、多くの場合、直列抵抗でのみ制御または測定されるが、これによってさらなる電圧降下が生じる。
【００１６】
いわゆる、共通ソース構成におけるレーザドライバは、トランジスタのミラーキャパシタンス（逆容量）により、高いデータ速度または高速信号用には適さないと考えられている。
【先行技術文献】
【非特許文献】
【００１７】
【非特許文献１】U. Tietze，Ch. Schenk，Springer-Verlag、“Halbleiter-Schaltungstechnik”（半導体回路技術）第８版（１９８６年）
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上述した問題点、欠点を出発点として、また、さらに概略した従来技術を考慮して、本発明の課題は、レーザ電流閉ループ制御での低い動作電圧、および／または、低電圧降下、すなわち、いわゆる「低電力」用途に適した、少なくとも１つの電荷素子、特に少なくとも１つのレーザダイオード、の電流を制御および測定するための、回路構造および方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明によれば、この課題は、請求項１の特徴構成を有する回路構造、および、請求項１１の特徴構成を有する方法、によって達成される。本発明の有利な実施例およびさらなる発展構成、各従属請求項に記載の特徴を有する。
【００２０】
換言すると、本発明は、その電荷素子と直列の負荷回路素子と、測定路回路素子を通る結合路と、を有する、少なくとも１つの電荷素子、特にレーザ電流、を制御および測定するための回路構成および方法を提供し、電圧が副コントローラおよび第１電圧制御素子によって前記負荷回路素子を介する電圧に依存して制御され、前記レーザ電流に比例する測定電流が発生される。
【００２１】
本発明による前記回路構造は、ドライバ回路、特にレーザ電流閉ループ制御および／または低電圧降下での低動作電圧用の省電力レーザドライバを形成し、動作ポイントとスイッチング特性とを直列の単一素子によって制御することを可能にする。これは、低動作電圧の用途、いわゆる「低電力」用途のために有利である。
【００２２】
用語を明確化するために、半導体回路素子のマッチングとは、たとえば、適当な半導体トポロジー、すなわちレイアウト手段によって複数のコンポーネントを、それらが同じまたは非常に類似した特性を有するようにレイアウトすることである、ということを追記しななければならない。
【００２３】
さらに、そのようなマッチング特性を、スケールファクタを除いて達成することも可能であり、特に、ここでカップリングとは、関連する半導体回路素子を流れる電流の比率であって、この比率は１つの比率と等しいものとなるように構成することも、あるいは、互いに異なるように構成することも、可能である。
【００２４】
後者は、以下、「スプリット式に接続されている」と記載される。さらなる説明のために、U. Tietze，Ch. Schenk，Springer-Verlag、“Halbleiter-Schaltungstechnik”（半導体回路技術）第８版（１９８６年）（非特許文献１）、特にその６４頁および６９頁を参照されたい。
【００２５】
本発明によれば、レーザ電流の可変変調成分は、所定の平均のレーザと直列の単一の回路素子によって発生され、当該回路素子の駆動の閉ループ制御のための接続路（単数または複数）によって、前記変調電流の所望平均値を設定するレベルに決定される。
【００２６】
好適実施例によれば、本発明の前記回路構造および／または本発明の前記方法の特徴は、前記負荷回路素子と所定のカップリング比でカップリングされた第２測定路回路素子と、当該第２測定路回路素子と直列に配置された第２電圧制御素子と、を有する第２測定路を有し、ここで、前記第２測定路回路素子は、前記第１制御信号に対して相補的な第２制御信号によって制御するように構成され、前記第２電圧制御素子は、前記第１電圧制御素子と共通の副コントローラによって制御するように構成され、これにより、その変動が前記負荷電流の変動に対して反比例する第２測定電流が前記第２測定路電流素子と前記第２電圧制御素子とにおいて発生される。
【００２７】
より発展した回路構成は、相補的に制御されて、相補的交流または信号成分を有する電流を発生する別の結合路を有する。
【００２８】
さらに好適な実施例において、前記負荷回路素子、前記第１測定路回路素子および／または前記第２測定路回路素子は、一方では出力接続部において、他方では関連の回路素子要素供給制御信号に対して相補的な信号を供給するために構成される各容量コンポーネントに、接続される。
【００２９】
この実施例において、前記第１および／または第２測定路回路素子の、前記スイッチの、すなわち前記負荷回路素子の、入力キャパシタンスは、コンデンサによって相補的信号のためにあらかじめ補正される。
【００３０】
好適な発展構成において、本発明による前記回路構造および／または本発明の前記方法は、前記負荷回路素子、前記第１および／または第２測定路回路素子を制御するために前記第１制御信号および／またはオプションとして追加の第２制御信号を形成する回路ブロックを有し、ここで、振幅調節電圧を供給し、前記第１制御信号および前記オプションとして追加の第２制御信号を形成する前記回路ブロックは、前記振幅調節電圧および／または前記回路ブロックに供給可能な動作電圧に依存する振幅で構成される。
【００３１】
この発展構成において、本発明による前記回路構造は、本発明による当該回路構造を制御し、出力信号と、好ましくはさらにこの出力信号に対して相補的な可変振幅の信号と、を提供する回路ブロックと組み合わされ、ここで前記可変振幅は、ここで振幅調節電圧と称される制御電圧または回路構造の動作電圧に依存する。
【００３２】
本発明の好適実施例によれば、その特徴は、
−  前記回路ブロックはＣＭＯＳデバイスで構成され、
−  前記振幅調節電圧は、前記ＣＭＯＳデバイスを動作させるために提供される動作電圧に少なくともほぼ等しく、そして
−  前記回路ブロックは、前記動作電圧として供給される前記振幅調節電圧を受け取り、かつ、前記第１および前記オプションとして追加の第２制御信号を前記動作電圧に比例する出力振幅で形成するように構成される。
【００３３】
したがって、本発明のこの実施例において、前記制御電圧、すなわち前記振幅調節電圧は、ＣＭＯＳブロックの動作電圧に対応し、これが、前記第１制御信号と、前記動作電圧に比例する前記第１信号に対して相補的なオプションとして追加される第２制御信号と、の出力振幅を提供する。
【００３４】
さらに好適な実施例において、前記回路ブロックは、非対称変調信号を供給するとともに、そこから、第１信号と、少なくともほとんど対称的なまたはプッシュプル信号としての、オプションとして追加される前記第２制御信号と、を形成するデバイスによって構成される。
【００３５】
詳しくは、前記デバイスは、それに対して前記対称変調信号を並列に供給可能で、かつ、そのそれぞれが、前記非対称変調信号を、反対方向極性、すなわち具体的には正および負の極性の前記振幅調節電圧である制御電圧によって乗算する乗算ステージを含む、二つの並列ブランチで構成される。
【００３６】
前記乗算ステージは、好ましくは、その出力側において、そのそれぞれが前記動作電圧とアースとの間のそれらの主電流路と直列接続された、二つのトランジスタ、好ましくは電界効果トランジスタ、のインバータ出力ステージに接続されている。
【００３７】
好適な発展構成は、以下を実行するように構成された制御装置により特徴づけられる。
−  前記第１測定電流およびオプションとして追加される前記第２測定電流を供給する、
−  前記第１測定電流およびオプションとして追加される前記第２測定電流を評価する、そして、
−  これに基づき、前記振幅調節電圧および／または前記制御ブロックに供給可能な動作電圧を形成／設定し、それによって、前記第１測定電流、または、オプションとして前記第１および第２測定電流の線形の組み合わせ、の標的値、したがって、前記変調電流、すなわち前記第１制御信号によって変調させる前記負荷電流、の標的値、が達成されるようにする。
【００３８】
この制御装置（単にコントローラとも称される。）は、上記タイプの回路構造からの、前記負荷電流に比例する単数または複数の測定電流、すなわち前記第１測定電流およびオプションとして追加される第２測定電流を評価し、前記制御電圧（すなわち振幅調節電圧）、または、上述したタイプの制御ブロックへの動作電圧、に基づき調節して、前記第１測定電流の標的値（すなわち所望値）、または、前記測定電流とこれに関連する変調電流との線形の組み合わせ（たとえば和）の標的値、が達成されるように構成される。
【００３９】
好適実施例によれば、前記制御装置は、前記第１測定電流および第２測定電流の和から和信号を形成するように構成され、ここで前記和信号は、前記第１測定電流および第２測定電流に関してより小さな、および／または、遅い時間変動を有する。
【００４０】
前記制御装置のこの実施例によれば、反対方向に流れる変動する測定電流が加えられ、それによって、得られる和信号は、時間が実質的により遅く変動するものとなり、閉ループ制御のためのより容易に利用可能となる。この追加において、前記両測定電流は異なる重み係数で入ることができ、それにより、単純な加算の他に、両測定電流の重み付け線形結合も可能となる。
【００４１】
特に好適であるのは、上述した回路構造の構成の１つ、および／または、上述したタイプの制御ブロック（駆動ブロックとも称される。）によって少なくとも１つの電荷素子における負荷電流を制御し測定する方法と、上述したタイプのコントローラと、の組み合わせである。
【００４２】
別の実施例によれば、前記負荷回路素子および／または前記第１測定路回路素子および／または前記第２回路測定路素子のために、各定電流源が、これら関連の回路素子の１つと所定のカップリング比で並列接続に配置され、ここで、特に前記定電流源は互いに前記負荷回路素子と同じまたは類似のカップリング比となり、前記第１測定路回路素子および／または前記第２回路測定路素子は互いに同じまたは類似のカップリング比となるように、寸法構成される。
【００４３】
したがって追加的に、この実施例において、前記負荷回路素子および前記第１測定路回路素子およびオプションとして追加される前記第２測定路と類似の比率で、結合定電流源が、前記負荷回路素子と、前記第１測定路回路素子とオプションとして追加される前記第２測定路回路素子とに取り付けられ、すなわち前記チャージ路と前記結合測定路とに取り付けられ、それぞれが前記電荷素子と前記測定路または前記両測定路において最小電流を指定する。
【００４４】
好適な発展構成において、前記電荷素子はレーザダイオードで構成される。これは本発明の好適な利用例である。本発明による前記回路構造によって、負荷電流、すなわちここでレーザ電流とも称される前記レーザダイオードの電流を、低動作電圧で、したがって低パワー動作で、制御および／または測定することが可能となる。
【００４５】
本発明とその好適実施例は、下記の具体的特徴および利点により特徴づけられる。
【００４６】
−  電荷素子、特にレーザダイオードが、低ドレン−ソース電圧で、電界効果トランジスタのドレン接続によって制御される。
【００４７】
−  回路ブロック、好ましくはＣＭＯＳデバイスによって構成される回路ブロック（単にＣＭＯＳ回路ブロックとも呼ばれる。）において、負荷回路素子、前記第１測定路回路素子およびオプションとして追加される第２測定路回路素子、を制御するために第１制御信号およびオプションとして追加される第２制御信号が形成され、特に、前記第１および第２制御信号は互いに対して相補的である。前記制御ブロックの動作電圧は、前記制御信号の振幅の閉ループ制御のために調節可能である。
【００４８】
−  前記負荷回路素子、または、前記測定路回路素子、または、前記測定路回路素子、のすべてのソース接続において、反転または相補的制御信号が関連の回路素子のゲート接続部に供給される前記制御信号に容量カップリングされる。前記各回路素子、すなわち電界効果トランジスタのドレン接続部におけるノードキャパシタンスの補償が、関連の制御信号によるゲート接続部の駆動のミラー効果の補償、前記レーザダイオードキャパシタンスの補償、などを含めて、それにも拘らず高い変調率に達するべく、達成される。
【００４９】
−  前記回路素子、すなわち電界効果トランジスタは、所望の電流変調深さに正確にカップリングされたゲート接続部の電圧レベルによって所定のオン抵抗（“Ｒ＿ｏｎ”とも称される。）に設定される。
【００５０】
−  前記負荷回路素子および電荷素子、すなわちレーザダイオードを備える前記チャージ路（レーザ電流路とも称される。）は、前記チャージ素子の電流、特にレーザ電流を測定するための１つまたは二つの接続路を設定する。これらの接続路において、制御トランジスタによって形成される前記測定路回路素子は、前記負荷回路素子、特にレーザ電流のための駆動ＦＥＴ、と同じ動作ポイントに維持される。
【００５１】
−  前記電界効果トランジスタの前記所定のオン抵抗を設定するために必要な電圧レベルが、前記チャージ路、前記負荷回路素子、前記電荷素子、すなわちレーザダイオード、と接続された前記少なくとも１つの路上での電流測定と、前記ＣＭＯＳ回路ブロックの動作電圧の閉ループ制御、とによって確保される。
【００５２】
−  上述の電流測定は、コントローラ、「プレドライバ回路」とも称されるプレステージ回路の出力レベルの閉ループ制御、たとえば、上述の回路ブロック、好ましくはＣＭＯＳデバイスで構成される回路ブロック（略称ＣＭＯＳ回路ブロック）の動作電圧の閉ループ制御による制御に使用される。
【００５３】
−  前記チャージ路または負荷回路素子の、前記測定路または測定路制御素子、とのカップリングは、種々の選択可能なカップリング率で行うことができる。これは、二つの測定路が構成され、そこで測定される個々の測定電流が、１つの測定電流へと組み合わされる場合に特に当てはまる。最も単純なケースにおいて、負荷電流と測定電流との間のカップリングは、Ｎ：１：１の比率で選択することができ、これら測定電流を、好ましくは電流ノードでの単純な加算によって組み合わせることができる。あるいは、前記負荷電流と測定電流との間の前記カップリングは、たとえば、Ｎ：ａ：ｂ（ここでａとｂは等しくない。）のランダムに偏移する比率で行うことも可能である。次に、それらがそれぞれ異なって重み付けされる、個々の測定電流の任意の線形結合が可能である。前記測定電流を、互いに１：１の率でカップリングし、その後、重畳段階において、異なる重み付け係数によって個々の測定電流を重み付けすることも可能である。
【００５４】
−  本発明による前記回路構成は、前記電荷素子（特に前記レーザダイオード）、および、関連の負荷回路素子、好ましくはドライバトランジスタ（特に電界効果トランジスタ）、を介する電圧降下が低くても動作し、より高い動作電圧の発生は不要である。
【００５５】
−  前記接続された測定路上の電流測定はチャージ路の電圧低下を必要としない。
【００５６】
−  互い相補的な制御信号によって制御される電流測定用の二つのカップリングされた測定路を提供することにより、前記電荷素子、特に前記レーザダイオードの動作ポイント制御に対する変調信号の電流時間プロファイルの影響が防止され、これにより、電荷素子の電流（負荷電流とも称される。）、あるいは、好ましくはここではレーザ電流、の閉ループ制御のための制御されたシステムにおける変調信号から独立したバンド幅が達成される。前記測定電流の変調依存性が、それらの加算または組み合わせ中に低減または補正される。
【００５７】
最後に、本発明は、上述したタイプの少なくとも１つの回路構造、少なくとも１つの電荷素子、特に少なくとも１つのレーダイオード、を駆動するための上述したタイプの方法の、光データ伝送、特に少なくとも１つのアクティブ光ケーブル（ＡＯＣ）における利用に関する。
【００５８】
したがって、本発明の一実施例において、チャージ路と二つの測定路とのための三つのＭＯＳＦＥＴを、スプリット状に接続して、それらが変調電流と固定比較電流とが一定の比率で提供するように副コントローラを介して同じ動作ポイントに維持されるように構成することができる。
【００５９】
前記比較電流は、平均変調電流を決定し、制御装置に供給するために使用することができ、これが、これら、したがって前記平均変調電流を、動作または制御電圧が、前記制御装置によって回路ブロックで変化される所望の値にする。これを行う際に、前記回路ブロックは、前記チャージ路および前記測定路の二つ以上の回路素子を制御する、振幅の動作または制御電圧に応じて出力信号を供給する。
【図面の簡単な説明】
【００６０】
既に述べたように、本発明の教示を好適に実施し、さらに発展するための様々な可能性が存在する。この目的のために、一方では、請求項１と請求項１１とに従属する請求項が参照され、他方では、本発明の別実施例、特徴および利点が、特に図４〜図１３によって図示される実施例に基づき以下により詳細に説明される。
【００６１】
【図１】ソースフォロア回路における電界効果トランジスタを備える電荷素子として使用されるレーザダイオードのための単純な駆動回路の略図である。
【図２】レーザダイオードと電界効果トランジスタの主電流路との直列接続および前記電界効果トランジスタ用の駆動回路の両方が共通の動作電圧とアースとの間に配置される回路構成の略図である。
【図３】図１の回路構成の略図の変形であって、ここでは、前記レーザダイオードと電界効果トランジスタの主電流路との前記直列回路が第１動作電圧に接続され、より高い動作電圧の内部発生のための前記電界効果トランジスタの前記駆動回路がＤＣ−ＤＣコンバータを介して前記第１動作電圧に接続されている。
【図４】チャージ路（ここではレーザ電流路）、前記負荷回路素子、電荷素子（すなわち前記レーザダイオード）、および、それらに接続された第１測定路、を備える本発明によって動作する本発明による回路構造の実施例である。
【図５】チャージ路、それに接続される第１測定路、および、それに接続される第２測定路、を備える本発明の方法によって動作する図４の本発明による回路構造の実施例の変形例である。
【図６】本発明による方法によって動作する図５の本発明による回路構造の変形例であって、ここでは、負荷回路素子および測定路回路素子が、一方では出力接続部においてコンデンサと接続され、他方では関連の回路素子供給制御信号に対する相補的な信号を提供するように構成されている。
【図７】負荷回路素子と測定路回路素子とを備える、本発明の方法によって動作する図６の本発明による回路構造の変形例である。
【図８】本発明による方法によって動作する図７の本発明による回路構造の変形例であって、ここでは、前記回路ブロックのさらなる詳細が略示されている。
【図９】振幅調節電圧および／または動作電圧を供給するための、図７または図８の回路ブロックと協働する制御装置の略図である。
【図１０】本発明の方法によって動作する本発明による図９の構造の変形例であって、測定路の個々の測定電流の線形結合から得られる測定電流の形成を略示している。
【図１１】図９または図１０の実施例による制御装置を備える、本発明の方法によって動作する図７または図８の実施例による完全な回路構成の略図である。
【図１２】ＰＭＯＳ電界効果トランジスタを備える実施例における、図１１の実施例に従う本発明の方法によって動作する本発明による完全な回路構造の略図である。
【図１３】ＮＭＯＳ電界効果トランジスタを備える、図１２の実施例の変形例における、図１１の実施例に従う本発明の方法によって動作する本発明による完全な回路構造の略図である。
【００６２】
図１〜図１３において類似の実施例、要素または特徴構成には同じ参照番号が付されている。したがって、これらの実施例、要素または特徴構成の反復記載は省略される。
【発明を実施するための形態】
【００６３】
不必要な繰り返しを回避するために、本発明の実施例、特徴および利点に関する以下の説明は、特に銘記されない限り、図４〜図１３を参照して例示される本発明の全ての実施例に共通して関連するものである。
【００６４】
図４において、参照番号１００は、本発明による回路構造の第１実施例を示している。
【００６５】
回路構造１００は、電荷素子１０１（ここではレーザダイオード）を備えて構成されるチャージ路１０３（ここではレーザ電流路）と、負荷回路素子１０２（ここでは電界効果トランジスタ、特にＭＯＳＦＥＴ）と、を有し、ここで、レーザダイオード１０１と主電流路を形成するドレン−ソース路とが、ＭＯＦＥＴ１０２の直列接続されたドレン接続部Ｄとソース接続部Ｓとの間に配置されている。
【００６６】
回路構造１００は、さらに、チャージ路１０３に接続された第１測定路１０６、第１測定路回路素子１０４（ここでは電界効果トランジスタ、特にＭＯＳＦＥＴ）を有し、第１測定路回路素子１０４と直列に配置、すなわち直列接続された第１電圧制御素子１０５も、電界効果トランジスタ（特にＭＯＳＦＥＴ）によって構成されている。
【００６７】
詳しくは、そのために、負荷回路素子１０２と第１測定路回路素子１０４とは、ここでは、好ましくはＮ：１の比率でスプリット状に接続されている。このことは、負荷回路素子１０２と第１測定路回路素子１０４とが同時に制御される場合に、負荷回路素子１０２と、したがって電荷素子１０１と、における負荷電流ＩＬが、第１測定路回路素子１０４と、さらに第１電圧制御素子１０５と、における第１測定電流Ｉ１のＮ倍であることを意味する。
ＩＬ＝Ｎ×Ｉ１
【００６８】
この同時駆動は、ここでは第１制御信号Ｓ１によって与えられ、これは、負荷回路素子１０２のゲート接続部Ｇと第１測定路回路素子１０４のゲート接続部Ｇとの両方に供給される。
【００６９】
さらに、負荷回路素子１０２と第１測定路回路素子１０４との同時駆動を設定するために副コントローラ１０７が設けられ、当該コントローラは、ここではオペアンプとして構成されている。
【００７０】
副コントローラ１０７の入力接続部のそれぞれは、負荷回路素子１０２または第１測定路回路素子１０４のソース接続部Ｓに接続されている。副コントローラ１０７の出力接続部は、第１電圧制御素子１０５のゲート接続部Ｇに接続されている。
【００７１】
このようにして、負荷回路素子１０２と第１測定路回路素子１０４とを介した電圧の差に応じて第１電圧制御素子１０５を制御するための副コントローラ１０７は、第１測定路回路素子１０４を介した電圧が負荷回路素子１０２を介した電圧に依存して制御されるように構成されている。
【００７２】
図５は、図４の発明による回路構造１００の変形例を図示している。この変形構造は、チャージ路１０３と接続された第１測定路１０６とに加えて、接続された第２測定路１１０を有し、ここで、チャージ路１０３、第１測定路１０６、および、第２測定路１１０、の間のカップリング比はＮ：ａ：ｂとして一般化され、すなわち、負荷電流ＩＬ、第１測定電流Ｉ１、および、第２測定路１１０の第２測定電流Ｉ２は、ＩＬ：Ｉ１：Ｉ２＝Ｎ：ａ：ｂの関係で挙動する。
【００７３】
第２測定路１１０は、第２測定路回路素子１０８（ここでは同様に電界効果トランジスタ、特にＭＯＳＦＥＴ）と、第２測定路回路素子１０８に対して直列に配置、すなわち直列接続された第２電圧制御素子１０９（同様に電界効果トランジスタ、特にＭＯＳＦＥＴ）と、によって構成されている。具体的には、またそのように構成するにあたって、負荷回路素子１０２、第１測定路回路素子１０４、および、第２測定路回路素子１０８は接続されており、ここで好ましくはＮ：ａ：ｂの比率でスプリット状に接続されている。
【００７４】
第１および第２電圧制御素子１０５、１０９は、それらが接続されている副コントローラ１０７の出力接続部から、それらのゲート接続部Ｇを介して共通に制御される。その結果、負荷回路素子１０２の電圧が、二つの測定路回路素子１０４、１０８における電圧に転嫁される。
【００７５】
第１測定路回路素子１０４と異なり、第２測定路回路素子１０８にはそのゲート接続部Ｇに第２制御信号Ｓ２が供給される。第２測定路１１０は、第２制御信号Ｓ２によって第１測定路１０６およびチャージ路１０３に対して相補的に変調される。
【００７６】
以下により詳細に説明するように、両制御信号は、レーサダイオードを介して転送されるバイナリデータのシーケンスから構成される変調信号から得られる。レーザ電流ＩＬに加えて、この変調信号、すなわちデータシーケンスが、両測定電流Ｉ１、Ｉ２に入り、電流測定、したがってレーザダイオード１０１の動作ポイント制御に対して妨害作用を及ぼす。
【００７７】
相補的に制御される測定路１０６から得られる二つの測定電流Ｉ１、Ｉ２において、制御信号Ｓ１、Ｓ２からの変調信号成分は反対方向に発生し、両測定電流Ｉ１、Ｉ２の、線形結合（好ましくは加算）によって少なくとも大幅に相殺することが可能であり、それによって変調信号からの、したがって同様に変調電流からの、すなわちレーザ電流ＩＬの変調によって引き起こされる負荷電流ＩＬのＡＣ成分からの、レーザダイオード１０１の動作ポイント制御が少なくとも大幅に独立したものとなる。
【００７８】
図６は、図５の回路構成の変形例を図示している。この場合、図５に加えて、負荷回路素子１０２と両測定路回路素子１０４、１０８とが出力接続部（ここでは電界効果トランジスタのソース接続部Ｓ）に、一方ではそれぞれ１つのコンデンサ１１１、１１２または１１３によって接続されている。
【００７９】
他方、関連するコンデンサ１１１、１１２または１１３には、二つの制御信号Ｓ１、Ｓ２のうち、関連する回路素子に供給される制御信号Ｓ１またはＳ２に対して相補的なものが供給される。
【００８０】
詳しくは、このことは以下を意味する。
−  第１制御信号Ｓ１が負荷回路素子１０２に対してそのゲート接続部Ｇにおいて供給され、この第１制御信号Ｓ１に対して相補的な第２制御信号Ｓ２がコンデンサ１１１、１１２または１１３の第１のコンポーネント１１１を介してそのソース接続部Ｓに供給される。
−  第１制御信号Ｓ１が第１測定路回路素子１０４に対してそのゲート接続部Ｇにおいて供給され、この第１制御信号Ｓ１に対して相補的な第２制御信号Ｓ２がコンデンサ１１１、１１２または１１３の第２のコンポーネント１１２を介してそのソース接続部Ｓに供給される。
−  第２制御信号Ｓ２が第２測定路回路素子１０８に対してそのゲート接続部Ｇにおいて供給され、この第２制御信号Ｓ２に対して相補的な第１制御信号Ｓ１がコンデンサ１１１、１１２または１１３の第３のコンポーネント１１３を介してそのソース接続部Ｓに供給される。
【００８１】
コンデンサ１１１、１１２または１１３の接続を介して、負荷回路素子１０２、第１および／または第２測定路回路素子１０４または１０８の入力キャパシタンスが、各相補信号に対してあらかじめ補正される。
【００８２】
図７は、図６の回路構造１００の変形例を図示している。ここで、その他の点では図６と同じ構造が、負荷回路素子１０２および測定路回路素子１０４、１０８を制御するための制御信号Ｓ１、Ｓ２を形成するための回路ブロック１１４によって拡張されている。
【００８３】
回路ブロック１１４は入力接続部１１５を有し、ここに、そこから、負荷回路素子１０２と測定路回路素子１０４、１０８のための制御信号Ｓ１、Ｓ２が放出される変調信号Ｍ、すなわち具体的にはデータ信号、が供給される。回路ブロック１１４内で形成された制御信号Ｓ１、Ｓ２は、回路ブロック１１４の出力接続部１１６または１１７に出力信号として出力される。
【００８４】
回路ブロック１１４は、振幅調節電圧ＶＡを供給するとともに、当該振幅調節電圧ＶＡおよび／または回路ブロック１１４に対して供給可能な動作電圧ＶＢに依存する振幅の第１および第２制御信号Ｓ１、Ｓ２を形成するように構成されている。
【００８５】
図８は、その他の点では図７に対して改変されていない回路構造を有する回路ブロック１１４の内部構造の詳細の一部を図示している。これは、第１および第２乗算ステージ（ｍｕｌｔｉｐｌｉｃａｔｉｏｎ  ｓｔａｇｅ）１１９または１２０を有し、そのそれぞれの第１入力部は変調信号Ｍを供給するべく入力接続部１１５に接続されている。
【００８６】
乗算ステージ１１９または１２０の各第２入力部には、論理レベル“＋１”または“−１”が供給され、その結果、変調信号Ｍの相互に相補的なバージョンが乗算ステージ１１９または１２０の出力部に提供され、プッシュプル最終ステージ１２１または１２２につき１つの入力が、それらの主電流路、すなわちドレン−ソース路および直列接続された電界効果トランジスタによってそれぞれ二つから供給される。
【００８７】
その後、第１および第２制御信号Ｓ１、Ｓ２は、回路ブロック１１４の出力接続部１１６または１１７に接続された、直列接続の電界効果トランジスタの出力ポイントに送られる。
【００８８】
乗算ステージ１１９または１２０における差動対称変調された制御信号Ｓ１、Ｓ２において単一極性の変調信号Ｍを使用するため、乗算ステージ１１９、１２０を含む回路部分は、片線接地差動回路とも称される。
【００８９】
図８の実施例において、回路ブロック１１４には、一方では動作電圧ＶＢが、そして他方では制御入力部１１８を介して振幅入力電圧ＶＡが、供給される。好ましくは、制御入力部１１８は、回路ブロック１１４のアース接続部を形成することができ、振幅調節電圧ＶＡはそのアース電位にすることができる。振幅調節電圧ＶＡを定動作電圧ＶＢで調節することによって、制御信号Ｓ１、Ｓ２の振幅調節を行うことが可能となる。
【００９０】
このことは、図９にも示され、ここで、制御装置１２３の概略が図示されており、これは、図７または図８の回路ブロック１１４と協働して、一方では制御入力部１１８に振幅調節電圧ＶＡを供給し、他方では動作電圧ＶＢを供給する。
【００９１】
この場合、片線接地差動回路１２４は、概略図示されている。制御装置１２３は、二つの入力１２６または１２７を備える比較ステージ（ｃｏｍｐａｒｉｓｏｎ  ｓｔａｇｅ）１２５を含む。これらの入力１２６、１２７の第１のもの１２６には測定電流が供給され、これらの入力１２６、１２７の第２の入力１２７には参照電流Ｉｒｅｆが供給される。
【００９２】
測定電流と参照電流Ｉｒｅｆとは比較ステージ１２５で比較される。この比較に基づいて、振幅調節電圧ＶＡが形成され、調節されて、制御アンプ１２８を介して回路ブロック１１４に供給される。制御アンプ１２８は、好ましくはフィルタ特性、特にローパスフィルタを備えて設計することができる。
【００９３】
比較ステージ１２５の第１入力部１２６に供給される測定電流は、オプションとして、好ましくは、回路構造１００が、第１測定路１０６、第１測定電流Ｉ１、または、当該第１測定電流Ｉ１と第２測定電流Ｉ２との重畳（好ましくは線形結合）、のみを備えて構成される場合に使用することができる。
【００９４】
この第２のケースが図１０に図示され、これは、図９の構造の変形例を図示、重畳ステージ（ｓｕｐｅｒｐｏｓｉｔｉｏｎ  ｓｔａｇｅ）１２９において第１および第２測定電流Ｉ１、Ｉ２から得られる測定電流ＩＭｅｓｓの形成を概略図示している。
【００９５】
重畳ステージ１２９において、下記の式により測定電流ＩＭｅｓｓが形成される。
ＩＭｅｓｓ＝ｇａ×Ｉ１＋ｇｂ×Ｉ２７
ここで、ｇａおよびｇｂは、それらによって測定電流Ｉ１、１２が線形結合において重み付けされる重み付け係数を表す。これらの重み付け係数ｇａおよびｇｂは、負荷回路素子１０２と第１および第２測定路回路素子１０４、１０８とのスプリットカップリングの係数ａ、ｂに依存して決定することができる。
【００９６】
図１０において、回路ブロック１１４が概略図示され、ここでは、片線接地差動回路１２４とプッシュプル最終ステージ１２１、１２２とが回路符号１３０にまとめられている。上記に鑑みて、振幅調節電圧ＶＡに関して、負の動作電圧−ＶＢが振幅制御電圧ＶＡとして制御入力部１１８に入力される。
【００９７】
図１１は、これまでに図６〜図１０に示した回路部分の概略、すなわち図９または図１０の実施例による制御装置１２３を備えた図７または図８の実施例による完全な回路構造１００、を図示している。この場合、負の動作電圧−ＶＢが、ここでも制御入力部１１８での振幅調節電圧ＶＡとして図示されている。
【００９８】
図１２と図１３とにおいて、図１１の、本発明による回路構造の二つの完全な実施例、すなわちＰＭＯＳ電界効果トランジスタを備える１つの実施例と、ＮＭＯＳ電界効果トランジスタを備える他方の実施例と、が概略図示されている。
【００９９】
この場合、両方の実施例の回路素子に関する前の図と同じ参照番号が使用されている。ＰＭＯＳ電界効果トランジスタまたはＮＭＯＳ電界効果トランジスタの極性と、これら回路構造における電圧電位もそれに応じて選択される。
【０１００】
図１２においても、チャージ路１０３と測定路１０６、１１０との比率Ｎ：１：１のカップリングが仮定されている。それにより重畳ステージ１２９は、測定電流Ｉ１、Ｉ２の同じ重み付けで、単純な加算装置に、あるいは、図１２に図示されているように単純な電流ノードに単純化されている。
【０１０１】
図１２において、参照電流Ｉｒｅｆを比較ステージ１２５の第２入力１２７に供給するための参照電流源１３１も加えられている。
【０１０２】
さらに、負荷回路素子１０２と、第１測定路回路素子１０４および第２測定路回路素子１０８と、に関する図１２および図１３の実施例においては、回路素子１０２、１０４または１０８のうちの関連するものに接続された定電流源１３２、１３３または１３４が、あらかじめ設定可能なカップリング比で並列に配置されている。
【０１０３】
具体的には、定電流源１３２、１３３、１３４は、互いに、負荷回路素子１０２、第１測定路回路素子１０４および第２測定路回路素子１０８相互と同じまたは類似のカップリング比で設計されている。この場合、定電流源１３２、１３３、１３４は、チャージ路１０３または測定路１０６、１１０において最小電流を提供する。
【０１０４】
したがって、要約すると、負荷回路素子１０２（ここではＭＯＳＦＥＴ）は、レーザダイオード１０１と直列で変調電流を提供する（スプリット式に提供してよい）ものであって、単数または複数の測定路回路素子１０４、１０８によってエミュレートまたはカップリングされ、これらが変調電流に対して固定比率で、平均変調電流を決める単数または複数の定常測定電流Ｉ１、Ｉ２を発生する。
【０１０５】
この目的のために、副コントローラ１０７と電圧制御素子１０５、１０９（たとえばカスコードトランジスタ）を利用して、負荷回路素子１０２を介する電圧が、カップリングの目的のために測定路回路素子１０４、１０８を介する電圧に送られる。したがって、それらが、もしもそれらが負荷電流（すなわちレーザ電流ＩＬ）に対する、スプリット状であってよいカップリングされたコンポーネントとして使用される場合には、Ｎ：ａ．ｂの所定の比率で定常測定電流Ｉ１、Ｉ２を提供する。
【０１０６】
定義の目的で、変調電流は負荷電流ＩＬ中の交流電流成分であり、これに対して、用語、変調信号Ｍは、そこから負荷回路素子１０２と測定路回路素子１０４、１０８とのための制御信号Ｓ１、Ｓ２が放出される信号（具体的にはデータ信号）を指すということを繰り返す必要がある。
【０１０７】
このように接続された二つの測定路１０６、１１０は、相補的に制御することができ、それにより、得られる和信号ＩＭｅｓｓは比較的ゆっくりと変化し、変調信号Ｍにほとんど依存しないものとなる。ただし、必要な場合には、レーザ電流路１０３に接続された１つの測定路のみを使用することも可能である。
【０１０８】
本発明によれば、レーザ電流ＩＬ、または、レーザ電流部分Ｉ１、Ｉ２、または、このようにして決定されたＩＭｅｓｓが、参照電流Ｉｒｅｆと比較され、回路素子１０２、１０４、１０８の駆動が再調節されて、それによって、所望の値が設定される。
【０１０９】
回路素子１０２、１０４、１０８に対応する可変駆動を作り出すために、可変制御電圧ＶＡまたは動作電圧ＶＢで動作される回路ブロック１１４が使用され、そこから、その振幅が調節可能な制御信号Ｓ１または、それらの振幅が調節可能な二つの相補的制御信号Ｓ１、Ｓ２を作り出すことができる。
【符号の説明】
【０１１０】
１００：      回路構造
１０１：      電荷素子（特にレーザダイオード）
１０２：      負荷回路素子（特に電界効果トランジスタ、たとえばＭＯＳＦＥＴ）
１０３：      チャージ路（特にレーザ電流路）
１０４：      第１測定路回路素子（特に電界効果トランジスタ（ＭＯＳＦＥＴ））
１０５：      第１電圧制御素子（特に電界効果トランジスタ（ＭＯＳＦＥＴ））
１０６：      第１測定路
１０７：      副コントローラ（特にオペアンプ）
１０８：      第２測定路回路素子（特に電界効果トランジスタ（ＭＯＳＦＥＴ））
１０９：      第２電圧制御素子（特に電界効果トランジスタ（ＭＯＳＦＥＴ））
１１０：      第２測定路
１１１：      第１コンデンサ
１１２：      第２コンデンサ
１１３：      第３コンデンサ
１１４：      回路ブロック
１１５：      回路ブロック１１４の入力接続部
１１６：      回路ブロック１１４の第１制御信号Ｓ１用の第１出力接続部
１１７：      回路ブロック１１４の第２制御信号Ｓ２用の第２出力接続部
１１８：      回路ブロック１１４の振幅調節電圧および／または制御電圧ＶＡおよび／または動作電圧ＶＢ用の制御入力部
１１９：      回路ブロック１１４の第１乗算ステージ
１２０：      回路ブロック１１４の第２乗算ステージ
１２１：      回路ブロック１１４の第１プッシュプル最終ステージ
１２２：      回路ブロック１１４の第２プッシュプル最終ステージ
１２３：      制御装置
１２４：      回路ブロック１１４の片線接地差動回路
１２５：      制御装置１２３の比較ステージ
１２６：      比較ステージ１２５の第１入力部
１２７：      比較ステージ１２５の第２入力部
１２８：      制御装置１２３の制御アンプ
１２９：      重畳ステージ
１３０：      第１プッシュプル最終ステージ１２１、第２プッシュプル最終ステージ１２２、および、片線接地差動回路１２４、がまとめられた回路の符号
１３１：      参照電流源
１３２：      定電流源
１３３：  定電流源
１３４：  定電流源
２００：  レーザダイオード
２０１：  電界効果トランジスタ（特にＭＯＳＦＥＴ）
２０２：  動作電圧接続部
２０３：  参照電位（特にマス（ｍａｓｓ）またはゼロ電位または信号アース）
２０４：  電界効果トランジスタ２０１用の駆動回路
２０５：  ＤＣ−ＤＣコンバータ
２０６：  ＤＣ−ＤＣコンバータ２０５の入力部
２０７：  ＤＣ−ＤＣコンバータ２０５の出力部
ａ：      負荷回路素子１０２と第１測定路回路素子１０４との（特にスプリット状の）カップリング係数
ｂ：      負荷回路素子１０２と第２測定路回路素子１０８との（特にスプリット状の）カップリング係数
Ｄ：      ドレン接続部
Ｇ：      ゲート接続部
ｇａ：    得られる測定電流ＩＭｅｓｓの第１測定電流Ｉ１の重み付け係数
ｇｂ：    得られる測定電流ＩＭｅｓｓの第２測定電流Ｉ２の重み付け係数
Ｉ１：    第１測定電流
Ｉ２：    第２測定電流
ＩＬ：    負荷電流（特にレーザ電流）
ＩＭｅｓｓ：  得られる測定電流
Ｉｒｅｆ：    参照電流
Ｍ：      変調信号
Ｎ：      負荷回路素子１０２と測定路回路素子１０４、１０８の（特にスプリット状の）カップリング係数
Ｓ：      ソース接続部
Ｓ１：    第１制御信号
Ｓ２：    第２制御信号（特に第１制御信号Ｓ１に対して相補的な第２制御信号）
ＶＡ：    振幅調節電圧および／または制御電圧
ＶＢ：    動作電圧
ＶＢ１：  第１動作電圧
ＶＢ２：  第２動作電圧
ＶＦ：    レーザダイオード２００の順方向電圧
ＶＧＳ：  電界効果トランジスタ２０１のゲート−ソース電圧
Ｖｓｕ：  総所要電圧降下
Ｖｔ：    しきい値電圧
ΔＶ：    変調電圧ＡＣおよび／または電界効果トランジスタ２０１の変調用の電圧
【図１】
2019501539.tif 000003
【図２】
2019501539.tif 000004
【図３】
2019501539.tif 000005
【図４】
2019501539.tif 000006
【図５】
2019501539.tif 000007
【図６】
2019501539.tif 000008
【図７】
2019501539.tif 000009
【図８】
2019501539.tif 000010
【図９】
2019501539.tif 000011
【図１０】
2019501539.tif 000012
【図１１】
2019501539.tif 000013
【図１２】
2019501539.tif 000014
【図１３】
2019501539.tif 000015
【国際調査報告】
2019501539.tif 000016
2019501539.tif 000017
2019501539.tif 000018
2019501539.tif 000019
2019501539.tif 000020
2019501539.tif 000021