【手続補正書】
【提出日】平成19年9月4日(2007.9.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】 タイミング回路、並びに１次巻線と第１及び第２の端子（１、２）を含む２次巻線とを有する変圧器（Ｔ２）を含んでおり、前記タイミング回路が前記１次巻線に動作するよう接続されている、外部ドライバ（１４）と、
前記外部ドライバ（１４）の前記変圧器（Ｔ２）の前記２次巻線の前記第１の端子及び第２の端子（１、２）にそれぞれ接続された第１のスイッチ・ドライバ及び第２のスイッチ・ドライバ（２２、２４）を含む、ＤＣレベルシフタ（２１）と、を備えており、
前記ＤＣレベルシフタ（２１）が第１のトーテムポール・ドライバ及び第２のトーテムポール・ドライバ（１６、１８）に接続されており、それにより第１の同期整流器及び第２の同期整流器（Ｑ３、Ｑ４）をオン、オフさせる前記タイミング信号が、前記ＤＣレベルシフタ（２１）から前記第１のトーテムポール・ドライバ及び第２のトーテムポール・ドライバ（１６、１８）を通って前記第１の同期整流器及び第２の同期整流器（Ｑ３、Ｑ４）に転送されることを特徴とする、ブリッジタイプのＤＣ−ＤＣコンバータ用の同期整流回路（２０）。
【請求項２】 前記第１及び第２の同期整流器（Ｑ３、Ｑ４）がＭＯＳＦＥＴであることを特徴とする請求項１に記載の同期整流回路（２０）。
【請求項３】 前記第１のスイッチ・ドライバ（２２）が、
第１及び第２の端部を有し、回路電流の蓄電をもたらす第１のコンデンサ（Ｃ３）と、前記第１のコンデンサ（Ｃ３）と並列に接続され、それにより前記第１のコンデンサ（Ｃ３）の静電容量が充分に放電される第１の抵抗（Ｒ３）と、
前記変圧器（Ｔ２）の前記２次巻線に接続された第１のダイオード（Ｄ３）と、を備えており、
それにより前記第１のスイッチ・ドライバ（２２）が、前記第１の同期整流器（Ｑ４）をオン、オフさせる適切なタイミングを提供することを特徴とする請求項１に記載の同期整流回路（２０）。
【請求項４】 前記第２のスイッチ・ドライバ（２４）が、
第１及び第２の端部を有し、回路電流の蓄電をもたらす第２のコンデンサ（Ｃ４）と、
前記第２のコンデンサ（Ｃ４）と並列に接続され、それにより前記第２のコンデンサ（Ｃ４）の静電容量が充分に放電される第２の抵抗（Ｒ４）と、
前記変圧器（Ｔ２）の前記２次巻線に接続された第２のダイオード（Ｄ４）と、
を備えており、
それにより前記第２のスイッチ・ドライバ（２４）が、前記第２の同期整流器（Ｑ３）をオン、オフさせる適切なタイミングを提供することを特徴とする請求項１に記載の同期整流回路（２０）。
【請求項５】 前記第１のトーテムポール・ドライバ（１６）が、前記第１の同期整流器（Ｑ４）のオン、オフを切り換える第１及び第２のスイッチ（Ｑ５、Ｑ６）を備えていることを特徴とする請求項１に記載の同期整流回路（２０）。
【請求項６】 前記第２のトーテムポール・ドライバ（１８）が、前記第２の同期整流器（Ｑ３）のオン、オフを切り換える第３及び第４のスイッチ（Ｑ７、Ｑ８）を備えていることを特徴とする請求項１に記載の同期整流回路（２０）。
【請求項７】 前記第１及び第２のスイッチ（Ｑ５、Ｑ６）がＭＯＳＦＥＴであることを特徴とする請求項５に記載の同期整流回路（２０）
【請求項８】 前記第３及び第４のスイッチ（Ｑ７、Ｑ８）がＭＯＳＦＥＴであることを特徴とする請求項６に記載の同期整流回路（２０）
【請求項９】 前記第２のコンデンサ（Ｃ４）の前記第１の端部が前記外部回路の前記変圧器（Ｔ２）の前記第１の端子に接続され、それにより前記第２のコンデンサ（Ｃ４）が放電されて前記第１及び第２の同期整流器（Ｑ４、Ｑ３）がオンにされることを特徴とする請求項４に記載の同期整流回路（２０）。
【請求項１０】 前記第１のコンデンサ（Ｃ３）の前記第１の端部が前記外部回路の前記変圧器（Ｔ１）の前記第２の端子に接続され、それにより前記第１のコンデンサ（Ｃ３）が充電されて前記第１及び第２の同期整流器（Ｑ３、Ｑ４）がオンにされることを特徴とする請求項１に記載の同期整流回路（２０）。
【請求項１１】 ブリッジタイプの同期整流回路（２０）用の駆動回路（２１）であって、第１の同期整流回路及び第２の同期整流器（Ｑ３、Ｑ４）と、第１のトーテムポール・ドライバ及び第２のトーテムポール・ドライバ（１６、１８）と、を有しており、
前記第１のトーテムポール・ドライバ（１６）に接続された第１のスイッチ・ドライバ（２２）と、
前記第２のトーテムポール・ドライバ（１８）に接続された第２のスイッチ・ドライバ（２４）と、を備えており、
それにより前記第１の同期整流器及び第２の同期整流器（Ｑ３、Ｑ４）をオン、オフさせるタイミング信号が、前記第１のスイッチ・ドライバ及び第２のスイッチ・ドライバ（２２、２４）から前記第１のトーテムポール・ドライバ及び前記第２のトーテム・ポール・ドライバ（１６、１８）を通って前記第１及び第２の同期整流器（Ｑ３、Ｑ４）に転送されることを特徴とする駆動回路。
【請求項１２】 第１及び第２の端部を有し、回路電流の蓄電をもたらす第１のコンデンサ（Ｃ３）と、
前記第１のコンデンサ（Ｃ３）と並列に接続され、それにより前記第１のコンデンサ（Ｃ３）の静電容量が充分に放電される第１の抵抗（Ｒ３）と、
変圧器（Ｔ２）の２次巻線に接続された第１のダイオード（Ｄ３）と、を備えており、
それにより前記第１のスイッチ・ドライバ（２２）が、前記第１の同期整流器（Ｑ４）をオン、オフさせる適切なタイミングを提供することを特徴とする請求項１１に記載の駆動回路。
【請求項１３】 第１及び第２の端部を有し、回路電流の蓄電をもたらす第２のコンデンサ（Ｃ４）と、
前記第２のコンデンサ（Ｃ４）と並列に接続され、それにより前記第２のコンデンサ（Ｃ４）の静電容量が充分に放電される第２の抵抗（Ｒ４）と、
変圧器（Ｔ２）の２次巻線に接続された第２のダイオード（Ｄ４）と、を備えており、
それにより前記第２のスイッチ・ドライバ（２４）が、前記第２の同期整流器（Ｑ３）をオン、オフさせる適切なタイミングを提供することを特徴とする請求項１１に記載の駆動回路。
【請求項１４】 １次スイッチの第１の対（Ｑ１）、及び前記１次スイッチの第１の対に接続され、それにより前記１次スイッチの第１の対（Ｑ１）がオン、オフされる１次スイッチの第２の対（Ｑ２）と、
前記１次スイッチの第１の対及び前記１次スイッチの第２の対（Ｑ１、Ｑ２）に動作するよう接続され、１次及び２次巻線を有する１次変圧器（Ｔ１）と、
タイミング回路、並びに１次巻線と第１及び第２の端子（１、２）を含む２次巻線とを有する変圧器（Ｔ２）を含んでおり、前記タイミング回路が前記１次巻線に動作するよう接続されている、外部ドライバ（１４）と、
前記外部ドライバ（１４）の前記２次巻線の前記第１及び第２の端子（１、２）にそれぞれ接続された第１のスイッチ・ドライバ及び第２のスイッチ・ドライバ（２２、２４）を含む、ＤＣレベルシフタ（２１）と、を備えており、
前記ＤＣレベルシフタ（２１）が第１のトーテムポール・ドライバ及び第２のトーテムポール・ドライバ（１６、１８）に接続されており、それにより前記第１の同期整流器及び第２の同期整流器（Ｑ３、Ｑ４）をオン、オフさせる前記タイミング信号が、前記ＤＣレベルシフタ（２１）から前記第１及び第２のトーテムポール・ドライバ（１６、１８）を通って前記第１の同期整流器及び第２の同期整流器（Ｑ３、Ｑ４）に転送されることを特徴とする、フルブリッジＤＣ−ＤＣコンバータ用の同期整流回路（２０）。
【請求項１５】 前記１次スイッチの第１及び第２の対（Ｑ１、Ｑ２）がＭＯＳＦＥＴであることを特徴とする請求項１４に記載の同期整流回路（２０）。
【請求項１６】 前記１次変圧器（Ｔ１）の前記１次巻線が、
前記１次変圧器（Ｔ１）に接続された１次スイッチの対（Ｑ３、Ｑ４）と、
センタータップと、
前記センタータップに接続された１次コンデンサ（Ｃｏ）と、を備えており、
それにより前記１次スイッチの対（Ｑ３、Ｑ４）が、プッシュプル・トポロジーに適切なタイミングを導出することを特徴とする請求項１４に記載の同期整流回路。
【請求項１７】 前記１次スイッチの対（Ｑ３、Ｑ４）がＭＯＳＦＥＴであることを特徴とする請求項１４に記載の同期整流回路（２０）。