(57)【要約】【課題】  ビアプラグやコンタクトプラグの径が微細になっても、ホールパターンを高密度で形成することのできる半導体装置およびその製造方法を提供する。【解決手段】  絶縁膜上に所定間隔に形成された少なくとも１つの配線に垂直方向から連通するビアホールを備えた半導体装置において、一端が配線１１に重なるように第１回リソグラフィ位置１３Ａで楕円形の第１のホールパターンを露光し、一端が第１のホールパターンの前記一端に重なるように楕円形の第２のホールパターンを第２回リソグラフィ位置１３Ｂにおいて露光したリソグラフィ技術により、２つのホールパターンの重なり部分にビアホール１２を形成する。【選択図】        図１
2006294942.tif 000002
【特許請求の範囲】
【請求項１】
導電層と、
前記導電層上に形成され、一部が重なるようにずらして配置された２つの長軸と短軸を有するパターンの重なり部分の領域によって規定される横断面形状を有した接続部材を有することを特徴とする半導体装置。
【請求項２】
前記２つの長軸と短軸を有するパターンは、楕円形状を有する請求項１に記載の半導体装置。
【請求項３】
前記２つの長軸と短軸を有するパターンは、長軸方向が略同一の線上に設けられる請求項１に記載の半導体装置。
【請求項４】
導電層上に形成された絶縁膜に、前記導電層に達しない所定の深さを有した長軸と短軸を有するパターンの第１接続用ホールを形成する第１の工程と、
前記第１の接続用ホールに一部が重なり、前記導電層に達する深さを有した長軸と短軸を有するパターンの第２の接続用ホールを、前記絶縁膜に形成する第２の工程と、
前記第１および第２の接続用ホールに導電材料を充填して前記導電層に接続された接続部材を形成する第３の工程を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記第３の工程は、Ｃｕ，Ｔｉ，ＴｉＮ，Ｗ，Ｔａ，ＴａＮ又はＡｌのいずれかを主成分とする金属材料で前記接続部材を形成する請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハ上の配線に垂直方向から連通するビアホールを有する半導体装置およびその製造方法に関し、特に、ビアプラグやコンタクトプラグの径が微細になっても、ホールパターンを高密度で形成することが可能な半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置においては、素子の微細化に伴い、多層配線間を電気的に接続するビア（via）プラグや、配線とＳｉ基板上に形成されたトランジスタの電極とを接続するコンタクトプラグについては１００ｎｍ以下の超微細径で形成することが要求されている。
【０００３】
従来、ビアプラグやコンタクトプラグは、リソグラフィ技術を用いて超微細径のホールパターンをフォトレジストで形成するが、１００ｎｍ以下のホール径を有する微細ホールパターンにおいてはリソグラフィの光学的限界により、ホールパターンを高密度で配置することが困難になってきている。
【０００４】
すなわち、所望のホール径をリソグラフィによって形成する場合、ホール間の最小ピッチｐは、一般にｐ＞１（１より十分に大）となってしまう。この問題を解決するものとして、ホールパターンを楕円形で形成することにより、リソグラフィ時の露光マージンを確保することが考えられる。ホールパターンを楕円形にすると、ホールパターンの短軸方向のピッチを縮小することができるので、ビアプラグやコンタクトプラグを最小ピッチで配置することが可能になる。
【０００５】
なお、楕円形のホールパターンを形成するものとして、短軸が照射光の波長以下である楕円形状を有したマスクを使用し、このマスクと基板上のレジストを長軸方向に相対移動することにより２つの楕円形状の光学像の一部を重ね合わせたレジストパターンを形成するレジストパターン形成方法が知られている（例えば、特許文献１参照。）。
【０００６】
特許文献１のレジストパターン形成方法によると、楕円形状のマスクを介して基板上のレジスト表面に光を照射することにより第１の光学像を形成し、その後基板とマスクとを楕円形状の長軸方向に相対移動させて第１の光学像と一部が重なるようにマスクを配置して光を照射することにより第２の楕円形状の光学像を形成する。これにより、一部が重なった第１の光学像と第２の光学像との組み合わせによって露光に用いる光の波長よりも十分に大なるサイズを長軸方向に有した細長いレジストパターンが形成される。
【０００７】
しかし、特許文献１によると、レジストパターンの長軸方向についてはサイズが大になるため、上層配線と下層配線とが交差して配置される基板においては、レジストパターンの長軸サイズが配線ピッチより大になってホールパターンの高密度形成が困難になり、配線のレイアウトに制約が生じて半導体装置の微細化に見合った集積度の向上を図れないという問題がある。
【特許文献１】特開２０００−２０８３９４公報（［００７６］〜［００８８］、図３、図５、図６）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ビアプラグやコンタクトプラグの径が微細になっても、ホールパターンを高密度で形成することのできる半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一様態は、導電層と、一部が重なるようにずらして配置された２つの長軸と短軸を有するパターンの重なり部分の領域によって規定される横断面形状を有した接続部材を有する半導体装置を提供する。
【００１０】
また、本発明の他の様態は、導電層上に形成された絶縁膜に、前記導電層に達しない所定の深さを有した長軸と短軸を有するパターンの第１接続用ホールを形成する第１の工程と、前記第１の接続用ホールに一部が重なり、前記導電層に達する深さを有した長軸と短軸を有するパターンの第２の接続用ホールを、前記絶縁膜に形成する第２の工程と、前記第１および第２の接続用ホールに導電材料を充填して前記導電層に接続された接続部材を形成する第３の工程を有する半導体装置の製造方法を提供する。
【発明の効果】
【００１１】
本発明の半導体装置およびその製造方法によれば、ビアプラグやコンタクトプラグの径が微細になっても、ホールパターンを高密度で形成することができる。
【発明を実施するための最良の形態】
【００１２】
本発明は、導電層とその上の配線とを接続する接続部材とその製造方法に関するものである。ここで、以下に述べる実施の形態では、導電層は配線や半導体基板上の不純物領域、接続部材は、ビアプラグやコンタクトプラグを表しているが、実施の形態に限定されず、その要旨を変更しない範囲内で種々の変形が可能である。
【００１３】
[第１の実施の形態]
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置を示す平面図である。この半導体装置１は、半導体基板上に所定の厚みを有して設けられる絶縁層に所定の間隔で形成されたＣｕによる配線１１と、配線１１上に形成された絶縁層を開口して形成されたビアホール１２とを備える。なお、同図においては３つのビアホール１２を図示しているが、ビアホール１２の個数については図示する以外の個数であっても良い。
【００１４】
配線１１は、下層の絶縁膜にダマシン法を用いて形成され、バリアメタルとＣｕから構成される。バリアメタルは、Ｃｕの底面および側面を覆うように設けられ、その材料には、Ｔａ、Ｔｉなどの高融点金属もしくはそれらの窒化物、あるいはそれらの窒珪化物を用いることができる。
【００１５】
ビアホール１２は、２回のリソグラフィによって形成されている。すなわち、一点鎖線で示す楕円形の第１のホールパターンを第１回リソグラフィ位置１３Ａに露光し、次に、第１回リソグラフィと同一のサイズおよび形状の一点鎖線で示す楕円形の第２のホールパターンを第２回リソグラフィ位置１３Ｂに露光することにより、第１および第２のホールパターンが重なった部分に第１および第２のホールパターンより小なるサイズを有して形成されている。すなわち、第１回リソグラフィではビアホールが配線１１まで達することはなく、第２回リソグラフィによって第１リソグラフィ位置１３Ａと第２リソグラフィ位置１３Ｂが重なった領域が配線１１へ達してビアホール１２となる。このビアホール１２にはコンタクトプラグまたはビアプラグが埋め込まれる。
【００１６】
なお、コンタクトプラグまたはビアプラグには、Ｗ，Ａｌ，Ｃｕ，Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮのいずれかを主材料とする金属プラグを用いることができる。
【００１７】
（半導体装置の製造方法）
次に、第１の実施の形態に係る半導体装置の製造方法について、図２〜図４の工程図を参照して以下に説明する。
【００１８】
図２（ａ）は、配線形成工程を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ部における断面図である。この配線形成工程では、まず、第１の層間絶縁膜２０にダマシン法に基づいてバリアメタル２１とＣｕ２２とからなる配線１１を形成し、配線１１および第１の層間絶縁膜２０上に、Ｃｕの拡散防止能力を有するバリア絶縁膜２３と、第２の層間絶縁膜２４と、ハードマスク２５とを順次形成する。なお、バリア絶縁膜２３の代わりにＣｕ２２上にＴｉＮ等からなるトップバリアメタルによってＣｕの拡散を抑制することができる。
【００１９】
バリア絶縁膜２３は、ＳｉＮ、ＳｉＣＮ、ＳｉＣ膜のいずれか、もしくは、これら絶縁膜の積層膜を用いることができる。
【００２０】
第１の層間絶縁膜２０及び第２の層間絶縁膜２４はそれぞれ、ＳｉＯ２、Ｆ添加ＳｉＯ２、ＳｉＯＣや有機物からなるｌｏｗ−ｋ膜や、ｌｏｗ−ｋ膜に空孔を導入したポーラスｌｏｗ−ｋ膜、及びこれらを複数組合せた積層膜を用いることができる。ここで、ｌｏｗ−ｋ膜は低誘電率を意味する。
【００２１】
ハードマスク２５は、第２の層間絶縁膜２４をエッチング加工する際にエッチングマスクとなる材料、すなわち、第２の層間絶縁膜２４との間で高いエッチング選択比を有する材料から選択することができる。例えば、第２の層間絶縁膜２４がＳｉＯ２やフッ素添加ＳｉＯ２、あるいはＳｉＯＣである場合には、ハードマスク２５としてＳｉＮ、ＳｉＣＮ、又はＳｉＣを用いることができ、第２の層間絶縁膜２４が有機物の場合には、上記したハードマスク材料に加えてＳｉＯ２等を用いることができる。
【００２２】
図２（ｃ）は、第１のホールパターン工程を示す平面図であり、（ｄ）は（ｃ）のＢ−Ｂ部における断面図である。この第１のホールパターン工程では、図２（ｂ）に図示するハードマスク２５上に第１のフォトレジスト膜２６を塗布し、図２（ｃ）に図示するように、リソグラフィ技術により第１のホールパターンとして長軸と短軸を有する楕円形の第１の開口部２７を形成する。なお、第１のフォトレジスト膜２６は、ここでは単層にしているが、多層であっても良い。例えば、第１のフォトレジスト膜２６の直下や直上、もしくは両方に反射防止膜があっても良く、また、多層フォトレジスト構造であっても良い。
【００２３】
図２（ｅ）は、ハードマスク除去工程を示す平面図であり、（ｆ）は（ｅ）のＣ−Ｃ部における断面図である。このハードマスク除去工程では、第１のフォトレジスト膜２６をエッチングマスクとして、ハードマスク２５をＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法により除去する。
【００２４】
図３（ａ）は、第１のフォトレジスト膜除去工程を示す平面図であり、（ｂ）は（ａ）のＤ−Ｄ部における断面図である。この第１のフォトレジスト膜除去工程では、第１のフォトレジスト膜２６をアッシング、ドライエッチング、ウェットエッチングのいずれかの方法で除去することにより、ハードマスク２５に第１のホールパターンを転写する。
【００２５】
図３（ｃ）は、第２のホールパターン工程を示す平面図であり、（ｄ）は（ｃ）のＥ−Ｅ部における断面図である。この第２のホールパターン工程では、図３（ｂ）に図示する第２の層間絶縁膜２４の一部が露出したハードマスク２５上に第２のフォトレジスト膜２８を塗布し、図３（ｄ）に図示するようにリソグラフィ技術により第２のホールパターンとして長軸と短軸を有する楕円形の第２の開口部２９を形成する。
【００２６】
開口部２９は、第１の開口部２７に対して長軸方向にずらした位置に形成され、かつ第１の開口部２７と第２の開口部２９の間には、第１の開口部２７と第２の開口部２９が重なった重なり領域３０が形成される。なお、第２のフォトレジスト膜２８についても、第１のフォトレジスト膜２６と同様に反射防止膜との積層構造であっても、多層フォトレジスト構造であっても良い。
【００２７】
図３（ｅ）は、ビアホール形成工程を示す平面図であり、（ｆ）は（ｅ）のＦ−Ｆ部における断面図である。このビアホール形成工程では、第２のフォトレジスト膜２８と図３（ｄ）に図示する第２の層間絶縁膜２４の一部が露出したハードマスク２５をエッチングマスクとして、ＲＩＥ法を用いてビアホール１２を開口する。このようにして開口されるコンタクトホール１２の平面方向の断面形状は、図３（ｃ）に示した重なり領域３０と同じものになる。
【００２８】
図４（ａ）は、第２のフォトレジスト膜除去工程を示す平面図であり、（ｂ）は（ａ）のＧ−Ｇ部における断面図である。この第２のフォトレジスト膜除去工程では、図３（ｆ）に図示する第２のフォトレジスト膜２８をアッシング、ドライエッチング、ウェットエッチングのいずれかの方法で除去し、バリア絶縁膜２３をＲＩＥ法によりエッチング除去するとともに、ハードマスク２５の露出面も除去し、図４（ｂ）に図示するように、ビアホール１２を配線１１に至るまで開口する。このようにして開口されたビアホール１２にはビアプラグを埋め込むことができる。
【００２９】
（第１の実施の形態の効果）
上記した第１の実施の形態によると、長軸と短軸を有する楕円形をなすホールパターンである第１の開口部２７と第２の開口部２９とが重なるようにビアホール１２を形成したので、露光における光学的限界を回避してホールパターンよりも長軸および短軸の小なるサイズのビアホール１２を形成でき、微細ホールのリソグラフィマージンを確保しつつ、かつ長軸方向のデザイン制約を緩和することができる。これにより、微細なビアプラグの形成が可能になり、半導体装置の高集積化が可能になる。
【００３０】
[第２の実施の形態]
（半導体装置の構成）
図５は、本発明の第２の実施の形態に係る配線とビアプラグのみを表した半導体装置を示し、（ａ）は半導体装置の平面図、（ｂ）は（ａ）のＨ−Ｈ線の断面図、（ｃ）は（ａ）のＩ−Ｉ線の断面図である。図５（ａ）から（ｃ）においては、層間絶縁膜の図示を省略している。以下の説明において、第１の実施の形態と同様の構成および機能を有する部分については共通の引用数字を付している。
【００３１】
この半導体装置１は、半導体基板上にＳｉＮにより形成される図示しない層間絶縁膜に所定の間隔で形成されたＣｕによる下層配線１４と、この下層配線１４上にＳｉＮにより形成された図示しない層間絶縁膜を介して下層配線１４に交差するように設けられたＣｕによる上層配線１５と、上層配線１５の１つと直下の下層配線１４とを連通するように設けられるＣｕからなるビアプラグ１６とを有する。
【００３２】
ビアプラグ１６は、図５（ｂ）および（ｃ）に示すように、一例として、長軸方向が下層配線１４の幅より大で、短軸方向は、上層配線１５の幅にほぼ等しくなるように構成されている。
【００３３】
（半導体装置の製造方法）
次に、第２の実施の形態に係る半導体装置の製造方法について、図６〜図９の工程図を参照して以下に説明する。
【００３４】
図６（ａ）は、下層配線形成工程を示す平面図であり、（ｂ）は（ａ）のＪ−Ｊ部における断面図である。この下層配線形成工程では、まず、図６（ｂ）に示すように、第１の層間絶縁膜２０にダマシン法を用いてバリアメタル２１とＣｕ２２からなる下層配線１４を形成する。この下層配線１４および第１の層間絶縁膜２０の表面に、Ｃｕの拡散防止能力を有するバリア絶縁膜２３を形成する。
【００３５】
バリアメタル２１は、Ｔａ、Ｔｉなどの高融点金属、もしくはそれらの窒化物、あるいはそれらの窒珪化物を用いることができる。
【００３６】
バリア絶縁膜２３は、ＳｉＮ、ＳｉＣＮ、ＳｉＣ膜のいずれか、もしくはこれら絶縁膜の積層膜を用いることができる。
【００３７】
さらに、図６の（ｂ）に示すように、バリア絶縁膜２３上に、第２の層間絶縁膜２４および第１のハードマスク２５を順次形成する。
【００３８】
第１の層間絶縁膜２０及び第２の層間絶縁膜２４はそれぞれ、ＳｉＯ２膜、Ｆ添加ＳｉＯ２膜、ＳｉＯＣ膜や有機膜などの所謂ｌｏｗ−ｋ膜やこれらｌｏｗ−ｋ膜に空孔を導入したポーラスｌｏｗ−ｋ膜あるいはこれらの膜の積層膜を用いることができる。
【００３９】
第１のハードマスク２５は、第２の層間絶縁膜２４をエッチング加工する際にエッチングマスクとなる材料、すなわち第２の層間絶縁膜２４との間で高いエッチング選択比を有する材料から選択できる。例えば、第２の層間絶縁膜２４がＳｉＯ２、Ｆ添加ＳｉＯ２あるいはＳｉＯＣである場合、第１のハードマスク２５としてＳｉＮ、ＳｉＣＮ、またはＳｉＣを用いることができる。また、第２の層間絶縁膜２４が有機膜の場合には、上記ハードマスク材料に加えてＳｉＯ２膜などを材料に用いることができる。
【００４０】
図６（ｃ）は、第１のホールパターン工程を示す平面図であり、（ｄ）は（ｃ）のＫ−Ｋ部における断面図である。この第１のホールパターン工程では、図６（ｂ）に図示する第１のハードマスク２５上に第１のフォトレジスト膜２６を塗布し、図６（ｃ）に図示するようにリソグラフィ技術により第１のホールパターンとして長軸と短軸を有する楕円形の第１の開口部２７を形成する。なお、第１のフォトレジスト膜２６は、ここでは単層にしているが、多層であっても良い。例えば、第１のフォトレジスト膜２６の直下や直上、もしくは両方に反射防止膜があっても良く、また、多層レジスト構造であっても良い。
【００４１】
図６（ｅ）は、第１のハードマスク除去工程を示す平面図であり、（ｆ）は（ｅ）のＬ−Ｌ部における断面図である。この第１のハードマスク除去工程では、第１のフォトレジスト膜２６をエッチングマスクとして、第１のハードマスク２５をＲＩＥ法により除去する。
【００４２】
第１のハードマスク２５の除去後、第１のフォトレジスト膜２６をアッシング、ドライエッチング、ウェットエッチングのいずれかの方法で除去することにより、第１のハードマスク２５に第１のホールパターンを転写する。
【００４３】
（第３の層間絶縁膜および第２のハードマスクの形成工程）
図７（ａ）は、第３の層間絶縁膜および第２のハードマスクの形成工程を示す平面図であり、（ｂ）は（ａ）のＭ−Ｍ部における断面図である。この第３の層間絶縁膜及び第２のハードマスクの形成工程では、図７（ｂ）に示すように、第３の層間絶縁膜３２と第２のハードマスク３３を順次形成する。
【００４４】
第３の層間絶縁膜３２は、ＳｉＯ２、Ｆ添加ＳｉＯ２、ＳｉＯＣや有機物からなるｌｏｗ−ｋ膜やこれらｌｏｗ−ｋ膜に空孔を導入したポーラスｌｏｗ−ｋ膜あるいはこれらの膜の積層膜を用いることができる。
【００４５】
第２のハードマスク３３は、第３の層間絶縁膜３２をエッチング加工する際にエッチングマスクとなる材料、すなわち、第３の層間絶縁膜３２との間で高いエッチング選択比を有する材料から選択できる。例えば、第３の層間絶縁膜３２がＳｉＯ２、Ｆ添加ＳｉＯ２、あるいはＳｉＯＣである場合には、第２のハードマスク３３としてＳｉＮやＳｉＣＮやＳｉＣを用いることができ、第３の層間絶縁膜３２が有機膜の場合には、上記したハードマスク材料に加えてＳｉＯ２等をハードマスク材料として用いることができる。
【００４６】
図７（ｃ）は、第２のホールパターン工程を示す平面図であり、（ｄ）は（ｃ）のＮ−Ｎ部における断面図である。この第２のホールパターン工程では、図７（ｄ）に示すように、第２のハードマスク３３上に第２のフォトレジスト膜３４を塗布し、図７（ｃ）に図示するように、リソグラフィ技術により第２のホールパターンとして長軸と短軸を有する楕円形の第２の開口部３５を形成する。第２の開口部３５は、第１の開口部２７に対して、例えば、少なくとも楕円の短軸の長さだけ長軸方向にずらした位置に形成され、かつ、第１の開口部２７と第２の開口部３５は、第１の開口部２７と第２の開口部３５が重なった重なり領域３６が形成される。フォトレジスト膜３４はフォトレジスト膜２６と同様に反射防止膜との積層構造であっても、多層レジスト構造であっても良い。
【００４７】
図７（ｅ）は、第３のホールパターン工程を示す平面図であり、（ｆ）は（ｅ）のＯ−Ｏ部における断面図である。この第３のホールパターン工程では、第２のフォトレジスト膜３４および第２のハードマスク３３をエッチングマスクとして、図７（ｅ）に図示するように、ＲＩＥ法を用いて第３の層間絶縁膜３２に第３のホールパターンとして楕円形の第３の開口部３７を形成する。
【００４８】
図８（ａ）は、ビアホール形成工程を示す平面図であり、（ｂ）は（ａ）のＰ−Ｐ部における断面図である。このビアホール形成工程では、図８（ｂ）に図示するように、第１のハードマスク２５および第２のハードマスク３３をエッチングマスクとして、ビアホール３８をバリア絶縁膜２３の直上までＲＩＥ法により形成する。この結果、図８（ａ）に図示するように、ビアホール３８の平面方向の断面形状は、図７（ｃ）に図示した第１の開口部２７と第２の開口部３５が重なった重なり領域３６と同じものになる。
【００４９】
図８（ｃ）は、パターニング工程を示す平面図であり、（ｄ）は（ｃ）のＱ−Ｑ部における断面図である。このパターニング工程では、上層配線１５用の溝を形成するためのパターニングを行う。このとき、図８（ｄ）に図示するように、開口部３７およびビアホール３８が反射防止機能を有する埋め込み材料３９で埋められ、この埋め込み材料３９の周囲、すなわち、上層配線１５が形成されるべき領域に、リソグラフィ技術により第３のフォトレジスト膜４０に第４の開口部４７を形成。
【００５０】
図８（ｅ）は、埋め込み材料３９の除去工程を示す平面図であり、（ｆ）は（ｅ）のＲ−Ｒ部における断面図である。このエッチング工程では、図８（ｆ）に図示するように、第３のフォトレジスト膜４０をエッチングマスクにして、埋め込み材料３９をエッチングする。
【００５１】
図９（ａ）は、配線用溝の形成工程を示す平面図であり、（ｂ）は（ａ）のＳ−Ｓ部における断面図である。この配線用溝の形成工程では、図９（ａ），（ｂ）に図示するように、第３のフォトレジスト膜４０をエッチングマスクにして、ＲＩＥ法により第２のハードマスク３３及び第２の層間絶縁膜３２中に上層配線用溝４１を形成する。
【００５２】
図９（ｃ）は、バリア絶縁膜のエッチング工程を示す平面図であり、（ｄ）は（ｃ）のＴ−Ｔ部における断面図である。このバリア絶縁膜２３のエッチング工程では、図９（ｃ），（ｄ）に図示するように、ビアホール底面のバリア絶縁膜２３をＲＩＥ法によりエッチング除去する。このことにより、第２の層間絶縁膜２４中のビアホール３８と、第３の層間絶縁膜３２中に上層配線１５用の配線用溝４１からなるデュアルダマシン構造を形成することができる。
【００５３】
図９（ｅ）は、ビアプラグ及び配線形成工程を示す平面図であり、（ｆ）は（ｅ）のＵ−Ｕ部における断面図である。このビアプラグ及び配線形成工程では、バリアメタル４２およびＣｕ４３を埋め込み、さらにＣＭＰ法により平坦化を行う。これにより、図９（ｅ），（ｆ）に図示するように、Ｃｕビアプラグ４４と上層配線１５が同時に形成される。
【００５４】
第２の実施の形態によると、第１の実施の形態の効果に加えて、下層配線１４と上層配線１５の２層からなる半導体装置１においても、微細ホールのリソグラフィマージンを確保しつつ、かつ長軸方向のデザイン制約を緩和することができるので、半導体装置の高集積化が可能になる。
【００５５】
（第３の実施の形態）
図１０は、本発明の第３の実施の形態の半導体装置を示す。ここで、第２の実施の形態における半導体装置と同一の部分は同一の引用数字で示したので、重複する説明は省略するが、第１の層間絶縁膜２０に形成されたＰ型あるいはＮ型の不純物領域１００は、その上に位置する配線（図示せず）と溝４１に充填されたコンタクトプラグ（図示せず）によって接続されている。この溝４１は、ハードマスク２５の開口部とフォトレジスト膜３２の開口部が重なった重なり領域に形成される。
【００５６】
（その他の実施の形態）
図１１は、ホールパターンの他の形状を示す平面図であり、（ａ）は長方形状のホールパターンによるもの、（ｂ）は菱形状のホールパターンによるものである、第１および第２の実施の形態で説明した楕円形状のホールパターンに代えて、長方形状や菱形状のマスクを介して基板上のレジスト表面に光を照射することにより長方形状や菱形状のホールパターンを形成するようにしても同様の効果が得られる。
【００５７】
以上説明した第１より第３の実施の形態は単なる一例を示したに過ぎず、各実施の形態において種々の変形が可能であり、また、各実施の形態はそのまま、あるいは変形したうえで相互に組み合わせることが可能である。
【００５８】
以上の実施の形態では、第１および第２のホールパターンとして、同一の形状を有した楕円形、長方形、および菱形を示した。しかし、それらに限定されることはなく、第１のホールパターンと第２のホールパターンの形状を変えても良い。例えば、楕円率の異なる楕円形の組み合わせ、楕円形と円形との組み合わせ、楕円形と長方形の組み合わせ等であっても良い。
【００５９】
本発明の特徴を整理すると、以下の通りである。
【００６０】
（１）絶縁膜上に形成された少なくとも１つの配線に垂直方向から連通するビアホールを備えた半導体装置において、
前記ビアホールは、２つの長軸と短軸を有する楕円形の端部が重なった形状に形成されている半導体装置。
【００６１】
（２）前記配線は、第２の絶縁膜を介して交差するように配設された下層配線と上層配線からなり、前記下層配線と前記上層配線が前記ビアホールに埋め込まれた金属プラグで接続されている上記（１）の半導体装置。
【００６２】
（３）前記金属プラグは、Ｃｕ、Ｔｉ、ＴｉＮ、Ｗ、Ｔａ、ＴａＮ、Ａｌのいずれかを主材料とする上記（２）の半導体装置。
【００６３】
（４）絶縁膜上に配線を形成し、前記絶縁膜および前記導体配線の表面にバリア絶縁膜を形成する第１の工程と、
前記バリア絶縁膜上にフォトリソグラフィのための加工を施した後、長軸と短軸を有する楕円形の第１のホールパターンを前記配線に転写し、次に長軸と短軸を有する楕円形の第２のホールパターンを前記第１のホールパターンに一部が重なるようにして前記配線上に転写し、前記第１および第２のホールパターンが重なる領域にリソグラフィにより前記配線の表面に達するビアホールを形成する第２の工程を有する半導体装置の製造方法。
【００６４】
（５）前記第２の工程は、前記第１および第２のホールパターンの短径を同一にし、前記重なる領域の長軸方向の長さを前記短軸と略同じ長さにする上記（４）の半導体装置の製造方法。
【００６５】
（６）前記第１および第２のホールパターンは、それぞれの長軸が、前記配線の幅方向に向けて略同一線上にある上記（５）の半導体装置の製造方法。
【００６６】
（７）前記第２の工程は、前記バリア絶縁膜上に第１のフォトレジスト膜およびマスクを形成した後に前記第１のホールパターンを転写し、次に、第２のフォトレジスト膜を前記バリア絶縁膜上に形成した後に前記第２のホールパターンを転写する工程を含む上記（４）の半導体装置の製造方法。
【００６７】
（８）前記第２の工程は、前記バリア絶縁膜上に第１のフォトレジスト膜およびマスクを形成した後に前記第１のホールパターンを転写し、次に、第２のフォトレジスト膜を前記バリア絶縁膜上に形成した後に前記第２のホールパターンを転写する転写工程と、
前記第２のホールパターンを形成した後、前記配線に絶縁させて前記配線の上方に上層配線を形成すると同時に、前記上層配線と前記配線とを接続するビアプラグを同時に形成する配線形成工程を含む上記（４）の半導体装置の製造方法。
【００６８】
（９）前記転写工程は、前記第１のホールパターンを前記バリア絶縁膜上に形成したマスクに転写する工程を含み、
前記配線形成工程は、前記上層配線を前記マスク上に形成する工程を含む上記（８）の半導体装置の製造方法。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施の形態に係る半導体装置を示す平面図である。
【図２】（ａ）は、配線形成工程を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ部における断面図である。（ｃ）は、第１のホールパターン工程を示す平面図であり、（ｄ）は（ｃ）のＢ−Ｂ部における断面図である。（ｅ）は、ハードマスク除去工程を示す平面図であり、（ｆ）は（ｅ）のＣ−Ｃ部における断面図である。
【図３】（ａ）は、第１のフォトレジスト膜除去工程を示す平面図であり、（ｂ）は（ａ）のＤ−Ｄ部における断面図である。（ｃ）は、第２のホールパターン工程を示す平面図であり、（ｄ）は（ｃ）のＥ−Ｅ部における断面図である。（ｅ）は、コンタクトホール形成工程を示す平面図であり、（ｆ）は（ｅ）のＦ−Ｆ部における断面図である。
【図４】（ａ）は、第２のフォトレジスト膜除去工程を示す平面図であり、（ｂ）は（ａ）のＧ−Ｇ部における断面図である。
【図５】本発明の第２の実施の形態に係る半導体装置を示し、（ａ）は半導体装置の平面図、（ｂ）は（ａ）のＨ−Ｈ線の断面図、（ｃ）は（ａ）のＩ−Ｉ線の断面図である。
【図６】（ａ）は、下層配線形成工程を示す平面図であり、（ｂ）は（ａ）のＪ−Ｊ部における断面図である。（ｃ）は、第１のホールパターン工程を示す平面図であり、（ｄ）は（ｃ）のＫ−Ｋ部における断面図である。（ｅ）は、第１のハードマスク除去工程を示す平面図であり、（ｆ）は（ｅ）のＬ−Ｌ部における断面図である。
【図７】（ａ）は、層間絶縁膜および第２のハードマスクの形成工程を示す平面図であり、（ｂ）は（ａ）のＭ−Ｍ部における断面図である。（ｃ）は、第２のホールパターン工程を示す平面図であり、（ｄ）は（ｃ）のＮ−Ｎ部における断面図である。（ｅ）は、第３のホールパターン工程を示す平面図であり、（ｆ）は（ｅ）のＯ−Ｏ部における断面図である。
【図８】（ａ）は、ビアホール形成工程を示す平面図であり、（ｂ）は（ａ）のＰ−Ｐ部における断面図である。（ｃ）は、パターニング工程を示す平面図であり、（ｄ）は（ｃ）のＱ−Ｑ部における断面図である。（ｅ）は、フォトレジスト膜４０のエッチング工程を示す平面図であり、（ｆ）は（ｅ）のＲ−Ｒ部における断面図である。
【図９】（ａ）は、配線用溝の形成工程を示す平面図であり、（ｂ）は（ａ）のＳ−Ｓ部における断面図である。（ｃ）は、バリア絶縁膜のエッチング工程を示す平面図であり、（ｄ）は（ｃ）のＴ−Ｔ部における断面図である。（ｅ）は、ビアプラグ形成工程を示す平面図であり、（ｆ）は（ｅ）のＵ−Ｕ部における断面図である。
【図１０】本発明の第３の実施の形態の半導体装置を示す断面図である。
【図１１】ホールパターンの他の形状を示す平面図であり、（ａ）は長方形状のホールパターンによるもの、（ｂ）は菱形状のホールパターンによるものである、
【符号の説明】
【００７０】
１…半導体装置、１１…配線、１２，３８…ビアホール、１４…下層配線、１５…上層配線、１６…ビアプラグホール、２０…第１の層間絶縁膜、２４…第２の層間絶縁膜、２７，２９，３５，３７…開口部、３０，３６…重なり領域、３８…ビアホール、３９…埋め込み材料、４４…ビアプラグ
【図１】
2006294942.tif 000003
【図２】
2006294942.tif 000004
【図３】
2006294942.tif 000005
【図４】
2006294942.tif 000006
【図５】
2006294942.tif 000007
【図６】
2006294942.tif 000008
【図７】
2006294942.tif 000009
【図８】
2006294942.tif 000010
【図９】
2006294942.tif 000011
【図１０】
2006294942.tif 000012
【図１１】
2006294942.tif 000013