(57)【要約】【課題】  液晶表示装置において、Ｃｒなどからなるソース電極およびドレインライン用外部接続端子とＩＴＯなどの金属酸化物からなる画素電極および上層ドレインライン用外部接続端子との間の接続抵抗値を低くする。【解決手段】  画素電極１８および上層ドレインライン用外部接続端子２４は、オーバーコート膜１６に形成されたコンタクトホール１７、２３を介して、ソース電極７およびドレインライン用外部接続端子２１上に設けられた、ＩＴＯなどからなる金属酸化膜１１、２２に接続されている。そして、オーバーコート膜１６にコンタクトホール１７、２３をドライエッチングにより形成するとき、コンタクトホール１７、２３を介して露出される金属酸化膜１１、２２の上面はドライエッチングによるプラズマダメージに強く、またエッチングガスにさらされても変質することはない。【選択図】  図１
2006235284.tif 000002
【特許請求の範囲】
【請求項１】
上面に金属からなるソース電極およびドレイン電極を有し、且つ、少なくとも前記ソース電極の上面にソース電極用金属酸化膜を有する薄膜トランジスタと、前記ドレイン電極に接続された金属からなるドレインラインと、前記ドレインラインの一端部に接続された金属からなるドレインライン用外部接続端子と、前記ドレインライン用外部接続端子の上面に設けられたドレインライン用外部接続端子用金属酸化膜と、前記薄膜トランジスタおよび前記ドレインラインを覆うように設けられ、且つ、前記ソース電極用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜に対応する部分にソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを有する絶縁膜と、前記絶縁膜の上面に前記ソース電極用コンタクトホールを介して前記ソース電極用金属酸化膜に接続されて設けられた金属酸化物からなる画素電極と、前記絶縁膜の上面に前記ドレインライン用外部接続端子用コンタクトホールを介して前記ドレインライン用外部接続端子用金属酸化膜に接続されて設けられた金属酸化物からなる上層ドレインライン用外部接続端子とを具備することを特徴とする表示装置。
【請求項２】
請求項１に記載の発明において、前記ドレイン電極および前記ドレインラインの各上面にドレイン電極用金属酸化膜およびドレインライン用金属酸化膜が設けられていることを特徴とする表示装置。
【請求項３】
請求項１に記載の発明において、前記薄膜トランジスタは前記絶縁膜下に設けられたゲート絶縁膜下に設けられた金属からなるゲート電極を有し、前記ゲート絶縁膜下に、前記ゲート電極に接続された金属からなるゲートラインおよび該ゲートラインの一端部に接続された金属からなるゲートライン用外部接続端子が設けられ、前記絶縁膜の上面に金属酸化物からなる上層ゲートライン用外部接続端子が前記絶縁膜および前記ゲート絶縁膜に設けられたゲートライン用外部接続端子用コンタクトホールを介して前記ゲートライン用外部接続端子に接続されて設けられていることを特徴とする表示装置。
【請求項４】
基板上に形成されたゲート絶縁膜上に金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子を形成するとともに、こられの上にソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜を形成する工程と、
それらの上に絶縁膜を形成する工程と、
前記絶縁膜にドライエッチングによりソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成する工程と、
前記絶縁膜の上面に金属酸化物からなる画素電極および上層ドレインライン用外部接続端子を前記ソース電極用コンタクトホールおよび前記ドレインライン用外部接続端子用コンタクトホールを介して前記ソース電極用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜に接続させて形成する工程と、
を有することを特徴とする表示装置の製造方法。
【請求項５】
請求項４に記載の発明において、前記ゲート絶縁膜を形成する前に、前記基板上に金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子を形成し、前記ソース電極用コンタクトホールおよび前記ドレインライン用外部接続端子用コンタクトホールを形成する工程と同時に、前記絶縁膜および前記ゲート絶縁膜にゲートライン用外部接続端子用コンタクトホールを連続して形成し、前記画素電極および前記上層ドレインライン用外部接続端子を形成する工程と同時に、前記絶縁膜の上面に金属酸化物からなる上層ゲートライン用外部接続端子を前記ゲートライン用外部接続端子用コンタクトホールを介して前記ゲートライン用外部接続端子に接続させて形成することを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は液晶表示装置などの表示装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の液晶表示装置には、ボトムゲート型の薄膜トランジスタのソース電極およびドレイン電極をＣｒなどによって形成し、その上に、ソース電極に対応する部分にコンタクトホールを有するオーバーコート膜を形成し、オーバーコート膜の上面にＩＴＯなどの金属酸化物からなる画素電極をオーバーコート膜のコンタクトホールを介してソース電極に接続させて形成したものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００４−４５５８号公報（図３２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、オーバーコート膜にコンタクトホールをドライエッチングにより形成するとき、オーバーコート膜の面内均一性のバラツキやドライエッチングのエッチングレートの面内均一性のバラツキに起因するコンタクトホールの形成不良を防止するため、オーバーエッチングをある程度の時間行なうことがある。この場合、コンタクトホールを介して露出されたＣｒなどからなるソース電極の上面がドライエッチングによるプラズマダメージを受けたり、エッチングガスにさらされて変質したりすることに起因して、ソース電極と画素電極との間の接続抵抗値が比較的高くなってしまうという問題があった。
【０００５】
また、Ｃｒなどからなるドレイン電極と同一の面上に、ドレイン電極に接続されたＣｒなどからなるドレインラインおよび該ドレインラインの一端部に接続されたＣｒなどからなるドレインライン用外部接続端子を形成し、ドレインラインを覆うオーバーコート膜の上面にＩＴＯなどの金属酸化物からなる上層ドレインライン用外部接続端子をオーバーコート膜に形成されたコンタクトホールを介してドレインライン用外部接続端子に接続させて形成する場合も、ドレインライン用外部接続端子と上層ドレインライン用外部接続端子との間の接続抵抗値が比較的高くなってしまうという問題があった。
【０００６】
そこで、この発明は、Ｃｒなどの金属からなるソース電極およびドレインライン用外部接続端子とＩＴＯなどの金属酸化物からなる画素電極および上層ドレインライン用外部接続端子との間の接続抵抗値を比較的小さくすることができる表示装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明は、上記目的を達成するため、金属酸化物からなる画素電極および上層ドレインライン用外部接続端子を、絶縁膜に形成されたソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを介して、金属からなるソース電極およびドレインライン用外部接続端子上に設けられたソース電極用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜に接続するようにしたことを特徴とするものである。
【発明の効果】
【０００８】
この発明によれば、絶縁膜にドライエッチングによりソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成するとき、ソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを介して露出されるのはソース電極およびドレインライン用外部接続端子ではなくその上面に設けられたソース電極用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜であり、これらの金属酸化膜の上面がドライエッチングによるプラズマダメージに強く、またエッチングガスにさらされても変質しないので、これらの金属酸化膜を介して、ソース電極およびドレインライン用外部接続端子と画素電極および上層ドレインライン用外部接続端子との間の接続抵抗値を比較的小さくすることができる。
【発明を実施するための最良の形態】
【０００９】
図１はこの発明の一実施形態としての液晶表示装置の要部の断面図を示す。この場合、図１の左側から右側に向かって、画素電極１８を含む薄膜トランジスタ１３の部分の断面図、ドレインライン用外部接続端子２１の部分の断面図、ゲートライン用外部接続端子２５の部分の断面図を示す。
【００１０】
まず、画素電極１８を含む薄膜トランジスタ１３の部分について説明する。ガラス基板１の上面の所定の箇所にはＣｒなどの金属からなるゲート電極２および該ゲート電極２に接続されたゲートライン３が設けられている。ゲート電極２およびゲートライン３を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜４が設けられている。
【００１１】
ゲート電極２上におけるゲート絶縁膜４の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜５が設けられている。半導体薄膜５の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜６が設けられている。チャネル保護膜６の上面両側およびその両側における半導体薄膜５の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層７、８が設けられている。
【００１２】
オーミックコンタクト層７、８の各上面には金属からなるソース電極９およびドレイン電極１０が設けられている。ソース電極９およびドレイン電極１０に使用される金属には、例えばＣｒ、Ｍｏ、Ｗ、Ｔａ、Ｔｉなどが挙げられる。ソース電極９およびドレイン電極１０の各上面には例えばＩＴＯなどの金属酸化物からなるソース電極用金属酸化膜１１およびドレイン電極用金属酸化膜１２が設けられている。
【００１３】
そして、ゲート電極２、ゲート絶縁膜４、半導体薄膜５、チャネル保護膜６、オーミックコンタクト層７、８、ソース電極９、ドレイン電極１０、ソース電極用金属酸化膜１１およびドレイン電極用金属酸化膜１２により、ボトムゲート型の薄膜トランジスタ１３が構成されている。
【００１４】
ゲート絶縁膜４の上面の所定の箇所には、ドレイン電極１０と同一の金属からなるドレインライン１４がドレイン電極１０に接続されて設けられている。ドレインライン１４の上面および側面には、ドレイン電極用金属酸化膜１２と同一の金属酸化物からなるドレインライン用金属酸化膜１５がドレイン電極用金属酸化膜１２に接続されて設けられている。
【００１５】
薄膜トランジスタ１３およびドレインライン用金属酸化膜１５を含むゲート絶縁膜４の上面には窒化シリコンからなるオーバーコート膜（絶縁膜）１６が設けられている。ソース電極用金属酸化膜１１の所定の箇所に対応する部分におけるオーバーコート膜１６にはソース電極用コンタクトホール１７が設けられている。オーバーコート膜１６の上面の所定の箇所には例えばＩＴＯなどの金属酸化物からなる画素電極１８がソース電極用コンタクトホール１７を介してソース電極用金属酸化膜１１に接続されて設けられている。
【００１６】
次に、ドレインライン用外部接続端子２１の部分について説明する。ドレインライン用外部接続端子２１は、ドレインライン１４と同一の金属からなり、ゲート絶縁膜４の上面の所定の箇所にドレインライン１４の一端部に接続されて設けられている。ドレインライン用外部接続端子２１の上面および側面には、ドレインライン用金属酸化膜１５と同一の金属酸化物からなるドレインライン用外部接続端子用金属酸化膜２２がドレインライン用金属酸化膜１５の一端部に接続されて設けられている。
【００１７】
ドレインライン用外部接続端子用金属酸化膜２２の所定の箇所に対応する部分におけるオーバーコート膜１６にはドレインライン用外部接続端子用コンタクトホール２３が設けられている。オーバーコート膜１６の上面の所定の箇所には、画素電極１８と同一の金属酸化物からなる上層ドレインライン用外部接続端子２４がドレインライン用外部接続端子用コンタクトホール２３を介してドレインライン用外部接続端子用金属酸化膜２２に接続されて設けられている。
【００１８】
次に、ゲートライン用外部接続端子２５の部分について説明する。ゲートライン用外部接続端子２５は、ゲートライン３と同一の金属からなり、ゲート絶縁膜４の上面の所定の箇所にゲートライン３の一端部に接続されて設けられている。ゲートライン用外部接続端子２５の所定の箇所に対応する部分におけるオーバーコート膜１６にはゲートライン用外部接続端子用コンタクトホール２６が設けられている。オーバーコート膜１６の上面の所定の箇所には、画素電極１８と同一の金属酸化物からなる上層ゲートライン用外部接続端子２７がゲートライン用外部接続端子用コンタクトホール２６を介してゲートライン用外部接続端子２５に接続されて設けられている。
【００１９】
次に、この液晶表示装置の製造方法の一例について説明する。まず、図２に示すように、ガラス基板１の上面の所定の箇所に、スパッタ法により成膜されたＣｒなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２、該ゲート電極２に接続されたゲートライン３および該ゲートライン３の一端部に接続されたゲートライン用外部接続端子２５を形成する。
【００２０】
次に、ゲート電極２などを含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜４、真性アモルファスシリコン膜３１および窒化シリコンからなるチャネル保護膜形成用膜３２を連続して成膜する。次に、チャネル保護膜形成用膜３２をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜６を形成する。
【００２１】
次に、図３に示すように、チャネル保護膜６を含む真性アモルファスシリコン膜３１の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜３３を成膜する。次に、ｎ型アモルファスシリコン膜および真性アモルファスシリコン膜３１をフォトリソグラフィ法により連続してパターニングすると、図４に示すように、半導体薄膜５およびオーミックコンタクト層７、８が形成される。
【００２２】
次に、図５に示すように、オーミックコンタクト層７、８などを含むゲート絶縁膜４の上面に、スパッタ法により、例えばＣｒ、Ｍｏ、Ｗ、Ｔａ、Ｔｉなどからなる金属膜３４を成膜する。次に、金属膜３４をフォトリソグラフィ法によりパターニングすると、図６に示すように、ソース電極９、ドレイン電極１０、該ドレイン電極１０に接続されたドレインライン１４および該ドレインライン１４の一端部に接続されたドレインライン用外部接続端子２１が形成される。
【００２３】
次に、図７に示すように、薄膜トランジスタ１３およびドレインライン１４などを含むゲート絶縁膜４の上面に、スパッタ法により、例えばＩＴＯなどの金属酸化物からなる金属酸化膜３５を成膜する。次に、金属酸化膜３５をフォトリソグラフィ法によりパターニングすると、図８に示すように、ソース電極用金属酸化膜１１、ドレイン電極用金属酸化膜１２、ドレインライン用金属酸化膜１５およびドレインライン用外部接続端子用金属酸化膜２２が形成される。
【００２４】
次に、図９に示すように、薄膜トランジスタ１３などを含むゲート絶縁膜４の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１６を成膜する。次に、図１０に示すように、フォトリソグラフィ法により、オーバーコート膜１６の各所定の箇所にソース電極用コンタクトホール１７およびドレインライン用外部接続端子用コンタクトホール２３を形成し、且つ、オーバーコート膜１６およびゲート絶縁膜４の所定の箇所にゲートライン用外部接続端子用コンタクトホール２６を連続して形成する。
【００２５】
この場合、オーバーコート膜１６およびゲート絶縁膜４にゲートライン用外部接続端子用コンタクトホール２６を連続して形成するため、オーバーコート膜１６のみにソース電極用コンタクトホール１７およびドレインライン用外部接続端子用コンタクトホール２３を形成する部分においては、少なくともゲート絶縁膜４にゲートライン用外部接続端子用コンタクトホール２６を形成するための時間だけ、オーバーエッチングとなる。
【００２６】
しかるに、ソース電極用コンタクトホール１７およびドレインライン用外部接続端子用コンタクトホール２３を介して露出されるソース電極用金属酸化膜１１およびドレインライン用外部接続端子用金属酸化膜２２の上面はドライエッチングによるプラズマダメージに強く、またエッチングガスにさらされても変質しないため、オーバーエッチングがある程度の時間行なわれても別に支障はない。
【００２７】
次に、図１に示すように、オーバーコート膜１６の上面の各所定の箇所に、スパッタ法により成膜された例えばＩＴＯなどからなる金属酸化膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１８をソース電極用コンタクトホール１７を介してソース電極用金属酸化膜１１に接続させて形成し、また上層ドレインライン用外部接続端子２４をドレインライン用外部接続端子用コンタクトホール２３を介してドレインライン用外部接続端子用金属酸化膜２２に接続させて形成し、さらに上層ゲートライン用外部接続端子２７をゲートライン用外部接続端子用コンタクトホール２６を介してゲートライン用外部接続端子２５に接続させて形成する。かくして、図１に示す液晶表示装置が得られる。
【００２８】
このようにして得られた液晶表示装置では、ソース電極用金属酸化膜１１およびドレインライン用外部接続端子用金属酸化膜２２の上面がドライエッチングによるプラズマダメージに強く、またエッチングガスにさらされても変質していないため、これらの金属酸化膜１１、２２を介して、ソース電極９およびドレインライン用外部接続端子２１と画素電極１８および上層ドレインライン用外部接続端子２４との間の接続抵抗値を比較的低くすることができる。
【００２９】
なお、上記実施形態では、ソース電極９、ドレイン電極１０、ドレインライン１４およびドレインライン用外部接続端子２１の形成と、ソース電極用金属酸化膜１１、ドレイン電極用金属酸化膜１２、ドレインライン用金属酸化膜１５およびドレインライン用外部接続端子用金属酸化膜２２の形成とを別々の工程で行なっているが、同一の工程で行なうようにしてもよい。
【００３０】
すなわち、図５に示す工程において、図１１に示すように、オーミックコンタクト層７、８などを含むゲート絶縁膜４の上面に、スパッタ法により、Ｃｒなどからなる金属膜３４およびＩＴＯなどからなる金属酸化膜３５を連続して成膜する。次に、金属酸化膜３５および金属膜３４をフォトリソグラフィ法により連続してパターニングすると、図１２に示すように、ソース電極、ドレイン電極１０、ドレインライン１４およびドレインライン用外部接続端子２１が形成されるとともに、これらの上面にのみソース電極用金属酸化膜１１、ドレイン電極用金属酸化膜１２、ドレインライン用金属酸化膜１５およびドレインライン用外部接続端子用金属酸化膜２２が形成される。
【図面の簡単な説明】
【００３１】
【図１】この発明の一実施形態としての液晶表示装置の要部の断面図。
【図２】図１に示す液晶表示装置の製造に際し、当初の工程の断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】他の製造方法を説明するために示す図５に相当する工程の断面図。
【図１２】図１１に続く工程の断面図。
【符号の説明】
【００３２】
１  ガラス基板
２  ゲート電極
３  ゲートライン
４  ゲート絶縁膜
５  半導体薄膜
６  チャネル保護膜
７、８  オーミックコンタクト層
９  ソース電極
１０  ドレイン電極
１１  ソース電極用金属酸化膜
１２  ドレイン電極用金属酸化膜
１３  薄膜トランジスタ
１４  ドレインライン
１５  ドレインライン用金属酸化膜
１６  オーバーコート膜（絶縁膜）
１７  ソース電極用コンタクトホール
１８  画素電極
２１  ドレインライン用外部接続端子
２２  ドレインライン用外部接続端子用金属酸化膜
２３  ドレインライン用外部接続端子用コンタクトホール
２４  上層ドレインライン用外部接続端子
２５  ゲートライン用外部接続端子
２６  ゲートライン用外部接続端子用コンタクトホール
２７  上層ゲートライン用外部接続端子
【図１】
2006235284.tif 000003
【図２】
2006235284.tif 000004
【図３】
2006235284.tif 000005
【図４】
2006235284.tif 000006
【図５】
2006235284.tif 000007
【図６】
2006235284.tif 000008
【図７】
2006235284.tif 000009
【図８】
2006235284.tif 000010
【図９】
2006235284.tif 000011
【図１０】
2006235284.tif 000012
【図１１】
2006235284.tif 000013
【図１２】
2006235284.tif 000014