(57)【要約】【課題】  本発明は、特性にばらつきが生じることを抑制して歩留まりを向上させることができる半導体装置の製造方法を提供することを目的とする。【解決手段】  半導体基板上に層間絶縁膜を形成するステップと、層間絶縁膜の所望の領域を除去し、当該除去した領域を埋め込むように、半導体基板及び層間絶縁膜上に導電性材料を堆積して膜を形成するステップと、層間絶縁膜と略同一の高さを有するように膜を平坦化することにより、導電性材料を埋め込んで第１の導電層を形成するステップと、埋め込まれた第１の導電層の上面に希釈コリン水溶液を用いた処理を行うステップとを備えることを特徴とする。【選択図】  図１
2006054251.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜の所望の領域を除去し、当該除去した領域を埋め込むように、前記半導体基板及び前記層間絶縁膜上に導電性材料を堆積して膜を形成するステップと、
前記層間絶縁膜と略同一の高さを有するように前記膜を平坦化することにより、前記導電性材料を埋め込んで第１の導電層を形成するステップと、
前記埋め込まれた前記第１の導電層の上面に希釈コリン水溶液を用いた処理を行うステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記層間絶縁膜及び前記第１の導電層上に導電性材料を堆積して成膜することにより、膜を形成するステップと、
前記膜上に、前記第１の導電層に対応するパターンを有するマスクを形成するステップと、
前記マスクを用いて、前記膜にエッチングを行うことにより、第２の導電層を形成するステップと
を備えることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
半導体基板上に第１の層間絶縁膜を形成するステップと、
前記第１の層間絶縁膜の所望の領域を除去し、当該除去した領域を埋め込むように、前記半導体基板及び前記第１の層間絶縁膜上に導電性材料を堆積して膜を形成するステップと、
前記第１の層間絶縁膜と略同一の高さを有するように前記膜を平坦化することにより、前記導電性材料を埋め込んで導電層を形成するステップと、
前記第１の層間絶縁膜及び前記埋め込まれた前記導電層上に第２の層間絶縁膜を形成するステップと、
前記第２の層間絶縁膜上に、前記導電層の一部又は全部の上面が開口するパターンを有するマスクを形成するステップと、
前記マスクを用いて、前記第２の層間絶縁膜にエッチングを行うことにより、前記導電層の上面を露出するステップと、
前記露出された前記導電層の上面に希釈コリン水溶液を用いた処理を行うステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜のうち、プラグを形成するためのプラグ形成領域を除去することにより、前記半導体基板の表面を露出するステップと、
前記層間絶縁膜のうち、配線を形成するための配線形成領域を除去することにより、前記層間絶縁膜を所定の深さまで除去するステップと、
前記プラグ形成領域及び前記配線形成領域を埋め込むように、導電性材料を堆積して膜を形成するステップと、
前記層間絶縁膜と略同一の高さを有するように前記膜を平坦化することにより、前記プラグ及び前記配線を形成するステップと、
前記配線の上面に形成された酸化膜を希釈コリン水溶液を用いて除去するステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記希釈コリン水溶液の濃度は０.０１〜１０重量％であることを特徴とする請求項１又は４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体製造工程では、例えばＭＩＳＦＥＴなどの半導体素子が形成された半導体基板上に、層間絶縁膜を形成し、当該層間絶縁膜内に半導体基板表面とコンタクトをとるためのコンタクトプラグを形成する。そして、これら層間絶縁膜及びコンタクトプラグ上に、さらに層間絶縁膜を形成する。
【０００３】
この層間絶縁膜上にフォトレジストを塗布し、露光及び現像を行うことにより、コンタクトプラグの上面が開口するパターンを有するレジストマスクを形成する。
【０００４】
このレジストマスクをマスクとして、層間絶縁膜の表面部分にエッチングを行って、所定の深さだけ除去することにより、当該層間絶縁膜に配線用の溝を形成し、コンタクトプラグの上面を露出させる。
【０００５】
そしてレジストマスクを酸化して除去した後、レジスト残渣などの堆積物を、有機溶剤にＮＨ４Ｆを添加した有機Ｆ系と呼ばれる薬液を用いて除去する。
【０００６】
ところで、この有機Ｆ系によってエッチングを行うと、配線用の溝の横方向にもエッチングが進行し、これにより当該溝の幅が広くなる。その結果、この溝に銅を埋め込んでコンタクトプラグに接続するように銅配線を形成すると、マスクパターンより広い幅の銅配線を形成することになり、配線抵抗が設計値と異なって、特性にばらつきが生じるという問題があった。
【０００７】
以下、レジスト残渣の除去に関する文献名を記載する。
【特許文献１】特表２００２−５２０８１２
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、特性にばらつきが生じることを抑制して歩留まりを向上させることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様による半導体装置の製造方法は、
半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜の所望の領域を除去し、当該除去した領域を埋め込むように、前記半導体基板及び前記層間絶縁膜上に導電性材料を堆積して膜を形成するステップと、
前記層間絶縁膜と略同一の高さを有するように前記膜を平坦化することにより、前記導電性材料を埋め込んで第１の導電層を形成するステップと、
前記埋め込まれた前記第１の導電層の上面に希釈コリン水溶液を用いた処理を行うステップと
を備えることを特徴とする。
【００１０】
本発明の一態様による半導体装置の製造方法は、
半導体基板上に第１の層間絶縁膜を形成するステップと、
前記第１の層間絶縁膜の所望の領域を除去し、当該除去した領域を埋め込むように、前記半導体基板及び前記第１の層間絶縁膜上に導電性材料を堆積して膜を形成するステップと、
前記第１の層間絶縁膜と略同一の高さを有するように前記膜を平坦化することにより、前記導電性材料を埋め込んで導電層を形成するステップと、
前記第１の層間絶縁膜及び前記埋め込まれた前記導電層上に第２の層間絶縁膜を形成するステップと、
前記第２の層間絶縁膜上に、前記導電層の一部又は全部の上面が開口するパターンを有するマスクを形成するステップと、
前記マスクを用いて、前記第２の層間絶縁膜にエッチングを行うことにより、前記導電層の上面を露出するステップと、
前記露出された前記導電層の上面に希釈コリン水溶液を用いた処理を行うステップと
を備えることを特徴とする。
【００１１】
また本発明の一態様による半導体装置の製造方法は、
半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜のうち、プラグを形成するためのプラグ形成領域を除去することにより、前記半導体基板の表面を露出するステップと、
前記層間絶縁膜のうち、配線を形成するための配線形成領域を除去することにより、前記層間絶縁膜を所定の深さまで除去するステップと、
前記プラグ形成領域及び前記配線形成領域を埋め込むように、導電性材料を堆積して膜を形成するステップと、
前記層間絶縁膜と略同一の高さを有するように前記膜を平坦化することにより、前記プラグ及び前記配線を形成するステップと、
前記配線の上面に形成された酸化膜を希釈コリン水溶液を用いて除去するステップと
を備えることを特徴とする。
【発明の効果】
【００１２】
本発明の半導体装置の製造方法によれば、特性にばらつきが生じることを抑制して歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して説明する。
【００１４】
（１）第１の実施の形態
図１〜図１０に、本発明の第１の実施の形態による半導体装置の製造方法を示す。まず図１に示すように、例えばＭＩＳＦＥＴ（図示せず）などの半導体素子が形成された半導体基板１０上に、例えばシリコン酸化（ＳｉＯ２）膜からなる層間絶縁膜２０を形成し、当該層間絶縁膜２０の表面をＣＭＰ（Chemical Mechanical Polishing）などによって平坦化する。
【００１５】
なお、この層間絶縁膜２０は、配線遅延の問題を回避するために、シリコン酸化（ＳｉＯ２）膜より誘電率が低い低誘電率膜（Low-k膜）を適用しても良い。この低誘電率膜としては、有機材料からなる有機低誘電率膜や、シリコン酸化（ＳｉＯ２）膜にフッ素をドーピング（添加）したＳｉＯＦ膜、シリコン酸化（ＳｉＯ２）膜に数％の炭素をドーピング（添加）したＳｉＯＣ膜、多孔性のポーラスＳｉＯＣ膜、ＳｉＣＮ膜などを使用することができる。また、これらの膜を２種類以上積層することにより、組み合わせて用いることもできる。
【００１６】
この層間絶縁膜２０の所望の領域を除去することによりコンタクトホールを形成した後、当該コンタクトホールを埋め込むように、半導体基板１０及び層間絶縁膜２０上に導電性材料のタングステン（Ｗ）を堆積して成膜することにより、タングステン膜を形成する。
【００１７】
そしてこのタングステン膜を平坦化することにより、層間絶縁膜２０に、半導体基板１０表面と配線層を接続するためのプラグとして、タングステンプラグ３０を形成する。なお、プラグとしては、タングステンプラグ３０に限らず、例えばポリシリコンプラグや、他の金属プラグを使用することもできる。なお、タングステンを含め金属のプラグを使用する場合は下層にバリアメタルを積層して使用することが望ましい。
【００１８】
ところで、タングステン膜を平坦化する際、又はタングステン膜を平坦化した後の自然酸化によって、タングステンプラグ３０の上面が酸化されることにより、当該タングステンプラグ３０の上面に、タングステン酸化膜３５が形成される。このタングステン酸化膜３５は、接触抵抗が高くなる原因となるため、除去することが望ましい。
【００１９】
図２に示すように、コリン（Choline：水酸化２−ヒドロキシエチルトリメチルアンモニウム）を純水で希釈した希釈コリン水溶液を用いてタングステンプラグ３０の上面を処理することにより、タングステン酸化膜３５をエッチングして除去する。また希釈コリン水溶液を用いて処理する際、レジスト残渣などの堆積物を除去することができる。
【００２０】
これにより接触抵抗が高くなることを回避することができ、従って特性にばらつきが生じることを抑制して歩留まりを向上させることができる。なお、タングステン酸化膜３５を効果的に除去するための処理条件などは後述する。
【００２１】
図３に示すように、層間絶縁膜２０及びタングステンプラグ３０上に、例えばシリコン酸化（ＳｉＯ２）膜からなる層間絶縁膜４０を堆積して形成する。なお、この層間絶縁膜４０は、層間絶縁膜２０と同様に、シリコン酸化（ＳｉＯ２）膜より誘電率が低い低誘電率膜（Low-k膜）を適用しても良い。この低誘電率膜としては、有機低誘電率膜、ＳｉＯＦ膜、ＳｉＯＣ膜、ポーラスＳｉＯＣ膜、ＳｉＣＮ膜などを使用することができる。また、これらの膜を２種類以上積層することにより、組み合わせて用いることもできる。
【００２２】
図４に示すように、層間絶縁膜４０上にフォトレジストを塗布し、露光及び現像を行うことにより、タングステンプラグ３０の上面が開口するパターンを有するレジストマスク５０を形成する。
【００２３】
図５に示すように、このレジストマスク５０をマスクとして、層間絶縁膜４０にエッチングを行って、当該層間絶縁膜４０をタングステンプラグ３０の略上端に位置する深さまで除去することにより、層間絶縁膜４０に配線用の溝６０を形成すると共に、当該タングステンプラグ３０の上面を露出する。
【００２４】
図６に示すように、レジストマスク５０を酸化して除去するアッシングを行う。その際、露出しているタングステンプラグ３０の上面が酸化され、当該タングステンプラグ３０の上面には、タングステン酸化膜７０が形成される。このタングステン酸化膜７０は、接触抵抗が高くなる原因となるため、除去することが望ましい。
【００２５】
また図４に示す層間絶縁膜４０上に、ハードマスクとなる異なる膜を堆積しておき、レジストマスク５０によってハードマスクを加工し、一旦レジストマスク５０のパターンをハードマスクに転写した後に、レジストマスク５０をアッシングなどで除去しても良い。この場合、ハードマスクをマスクとして層間絶縁膜４０をタングステンプラグ３０の略上端に位置する深さまで除去することにより、当該タングステンプラグ３０の上面を露出することができる。その際、タングステンプラグ３０の上面には、自然酸化によってタングステン酸化膜７０が形成される。
【００２６】
図７に示すように、コリンを純水で希釈した希釈コリン水溶液を用いてタングステンプラグ３０の上面を処理することにより、タングステン酸化膜７０をエッチングして除去する。
【００２７】
希釈コリン水溶液を用いてタングステン酸化膜７０を除去する方法としては、枚葉処理の場合には、希釈コリン水溶液をタングステンプラグ３０の上面に吐出することによりタングステン酸化膜７０を除去する方法と、バッチ処理の場合には、半導体基板１０を希釈コリン水溶液に浸漬することによりタングステン酸化膜７０を除去する方法とがある。
【００２８】
なお、この場合、タングステン酸化膜７０を効果的に除去するための処理条件としては、希釈コリン水溶液の濃度が０.０１〜１０重量％の範囲内であることが望ましい。特に、枚葉処理の場合は、希釈コリン水溶液の濃度が０.１〜０.５重量％の範囲内、温度が６０〜８０℃の範囲内であることが望ましい。
【００２９】
これにより、例えば濃度が０.１〜０.５重量％の希釈コリン水溶液を用いて、８０℃の温度で９０秒間処理すると、図１１に示すように、タングステン酸化膜７０を約９ｎｍ除去することができる。なお、図１１における横軸は、直径２００ｍｍの円形基板面内の直径方向における位置を表し、基板の中心点を通る線上において、一方の端点を位置１、中心点を位置１１、他方の端点を位置２１となるように選定されている。
【００３０】
すなわち、この図１１に示すように、タングステン酸化膜７０の膜厚は、希釈コリン水溶液を用いて処理する前は、約９ｎｍであったが、希釈コリン水溶液を用いて処理した後は、約０ｎｍになっている。
【００３１】
ところで、エッチング溶液として希釈コリン水溶液を使用した場合には、タングステン酸化膜７０は、層間絶縁膜４０を形成するシリコン酸化（ＳｉＯ２）膜よりも、エッチングレートが速く選択比が大きいため、エッチングが行われ易い。
【００３２】
従って、例えば濃度が０.１〜０.５重量％の希釈コリン水溶液を用いて、８０℃の温度で１２０秒間処理した場合には、タングステン酸化膜７０のエッチング量は約９ｎｍであるのに対して、層間絶縁膜４０のエッチング量は、図１２に示すように、層間絶縁膜４０の種類にかかわらず、１ｎｍ以下に抑制することができる。
【００３３】
より具体的には、層間絶縁膜４０のエッチング量は、当該層間絶縁膜４０がシリコン酸化（ＳｉＯ２）膜の場合には０.１９８ｎｍ、有機低誘電率膜の場合には０.０３１ｎｍ、ＳｉＯＣ膜の場合には０.０２７ｎｍ、ポーラスＳｉＯＣ膜の場合には０.３３２ｎｍ、ＳｉＣＮ膜の場合には０.０４６ｎｍである。
【００３４】
これに対して、エッチング溶液として有機Ｆ系を使用した場合には、層間絶縁膜のエッチングレートが速くなるため、層間絶縁膜のエッチング量が増加することになる。従って、例えば有機Ｆ系を用いて１２０秒間処理すると、層間絶縁膜がシリコン酸化（ＳｉＯ２）膜の場合には、そのエッチング量は約２〜３ｎｍになる。
【００３５】
このようにエッチング溶液として希釈コリン水溶液を使用すれば、タングステン酸化膜７０を除去することができると共に、層間絶縁膜４０のエッチング量を抑制することができる。従って、層間絶縁膜４０に形成された配線用の溝６０の幅、すなわち後に形成される銅配線の幅を広げることなく、タングステン酸化膜７０を除去することができる。
【００３６】
なお、枚葉処理の場合には、希釈コリン水溶液を吐出する際、当該希釈コリン水溶液と共に温水を吐出しても良く、この場合、温水の温度は、室温から１００℃未満の間で選定することができる。
【００３７】
また、希釈コリン水溶液に微量のフッ化水素（ＨＦ）を添加することにより、層間絶縁膜２０及び４０表面のうち、例えばエッチング工程やアッシング工程などの種々のプロセスを行うことによって改質した部分を除去することができる。
【００３８】
図８に示すように、層間絶縁膜２０及び４０の全面に、バリアメタル膜８０と、メッキ処理のシード層となるシード銅（Ｃｕ）膜９０とを、スパッタリング法によって順次形成した後、図９に示すように、銅を主成分とした膜をメッキ法によって全面に形成することにより、バリアメタル膜８０及び銅膜１００を形成する。
【００３９】
図１０に示すように、バリアメタル膜８０及び銅膜１００をＣＭＰ法によって研磨することにより、銅配線１１０を形成する。これによりフォトマスクに応じた幅の銅配線１１０を形成することができ、従って配線抵抗を設計値と同一にすることができる。また隣り合う銅配線１１０の間隔を確保でき、よって隣り合う銅配線１１０同士がショートすることを回避することができる。なお、この場合、銅配線１１０に限らず、例えばアルミニウム（Ａｌ）など、他の金属による金属配線を形成しても良い。
【００４０】
（２）第２の実施の形態
図１３〜図１８に、本発明の第２の実施の形態による半導体装置の製造方法を示す。まず、図１３に示すように、半導体基板２００上に、例えばシリコン酸化（ＳｉＯ２）膜からなる層間絶縁膜２１０を形成し、当該層間絶縁膜２１０の表面をＣＭＰなどによって平坦化する。
【００４１】
この層間絶縁膜２１０の所望の領域を除去することによりコンタクトホールを形成した後、当該コンタクトホールを埋め込むように、半導体基板２００及び層間絶縁膜２１０上にタングステン（Ｗ）膜を堆積する。そしてこのタングステン膜を平坦化することにより、層間絶縁膜２１０に、コンタクトプラグとしてタングステンプラグ２２０を形成する。
【００４２】
ところで、タングステン膜を平坦化する際、又はタングステン膜を平坦化した後の自然酸化によって、タングステンプラグ２２０の上面が酸化されることにより、当該タングステンプラグ２２０の上面に、タングステン酸化膜２３０が形成される。このタングステン酸化膜２３０は、接触抵抗が高くなる原因となるため、除去することが望ましい。
【００４３】
図１４に示すように、第１の実施の形態と同様に、コリンを純水で希釈した希釈コリン水溶液を用いてタングステンプラグ２２０の上面を処理することにより、タングステン酸化膜２３０をエッチングして除去する。これにより接触抵抗が高くなることを回避することができ、従って特性にばらつきが生じることを抑制して歩留まりを向上させることができる。なお、タングステン酸化膜３５を効果的に除去するための処理条件などは、第１の実施の形態と同様である。
【００４４】
図１５に示すように、層間絶縁膜２１０及びタングステンプラグ２２０上に、バリアメタル膜２４０をスパッタリング法によって形成した後、当該バリアメタル膜２４０上に配線材料としてのアルミニウム（Ａｌ）膜２５０を形成し、当該アルミニウム（Ａｌ）膜２５０上にさらにバリアメタル膜２６０を形成する。
【００４５】
なお、層間絶縁膜２１０及びタングステンプラグ２２０上に、バリアメタル膜２４０を介して成膜する配線材料は、必ずしもアルミニウム（Ａｌ）膜２５０に限らず、種々の配線材料を成膜することが可能である。また、下層及び上層のバリアメタル膜２４０及び２６０、このうち特に上層のバリアメタル膜２６０は、必ずしも成膜する必要はない。
【００４６】
図１６に示すように、バリアメタル膜２６０上にフォトレジストを塗布し、露光及び現像を行うことにより、タングステンプラグ２２０に対応するパターンを有するレジストマスク２７０を形成する。
【００４７】
図１７に示すように、このレジストマスク２７０をマスクとして、バリアメタル膜２４０、アルミニウム（Ａｌ）膜２５０及びバリアメタル膜２６０にエッチングを行って、当該バリアメタル膜２４０、アルミニウム（Ａｌ）膜２５０及びバリアメタル膜２６０の所望の領域を除去することにより、タングステンプラグ２２０上にアルミニウム配線２９０を形成する。
【００４８】
図１８に示すように、レジストマスク５０を酸化して除去するアッシングを行う。そして、このアルミニウム配線２９０上にさらにタングステンプラグ及びアルミニウム配線を順次形成してアルミニウム配線を積層していくことにより、多層配線を形成する。
【００４９】
このように本実施の形態によれば、接触抵抗が高くなることを回避することができ、従って特性にばらつきが生じることを抑制して歩留まりを向上させることができる。
【００５０】
（３）第３の実施の形態
図１９〜図２７に、本発明の第３の実施の形態による半導体装置の製造方法を示す。まず図１９に示すように、半導体基板３００上に、例えばシリコン酸化（ＳｉＯ２）膜からなる層間絶縁膜３１０を形成し、当該層間絶縁膜３１０の表面をＣＭＰなどによって平坦化する。
【００５１】
この層間絶縁膜３１０上に、コンタクトホール形成用のレジストマスクを形成し、当該レジストマスクをマスクとしてエッチングを行って、当該層間絶縁膜３１０のうち、プラグを形成するためのプラグ形成領域を除去することにより、まずコンタクトホール３１５を形成する。その後、このコンタクトホール形成用のレジストマスクを除去する。
【００５２】
さらに、配線用溝を形成するためのレジストマスクを形成し、エッチング時間を指定した上で、このレジストマスクをマスクとしてさらに層間絶縁膜３１０にエッチングを行って、当該層間絶縁膜３１０のうち、配線を形成するための配線形成領域を除去することにより、層間絶縁膜３１０を所定の深さまで除去し、配線用溝３１６を形成する。その後、この配線用溝を形成するためのレジストマスクを除去する。
【００５３】
コンタクトホール３１５及び配線用溝３１６の内部表面上に、バリアメタル膜３２０を形成し、当該バリアメタル膜３２０を埋め込むようにタングステン（Ｗ）膜を堆積する。そしてこれらバリアメタル膜３２０及びタングステン膜を平坦化することにより、層間絶縁膜３１０に、コンタクトプラグとしてのタングステンプラグ３３０及びタングステン配線３４０を形成する。
【００５４】
ところで、タングステン膜を平坦化する際、又はタングステン膜を平坦化した後の自然酸化によって、タングステン配線３４０の上面が酸化されることにより、当該タングステン配線３４０の上面に、タングステン酸化膜３５０が形成される。このタングステン酸化膜３５０は、接触抵抗が高くなる原因となるため、除去することが望ましい。
【００５５】
図２０に示すように、コリンを純水で希釈した希釈コリン水溶液を用いてタングステン配線３４０の上面を処理することにより、タングステン酸化膜３５０をエッチングして除去する。これにより接触抵抗が高くなることを回避することができ、従って特性にばらつきが生じることを抑制して歩留まりを向上させることができる。なお、タングステン酸化膜３５０を効果的に除去するための処理条件などは、第１の実施の形態と同様である。
【００５６】
図２１に示すように、層間絶縁膜３１０、バリアメタル膜３２０及びタングステン配線３４０上に、例えばシリコン酸化（ＳｉＯ２）膜からなる層間絶縁膜３６０を堆積して形成する。図２２に示すように、層間絶縁膜３６０上にフォトレジストを塗布し、露光及び現像を行うことにより、タングステン配線３４０の上面が開口するパターンを有するレジストマスク３７０を形成する。
【００５７】
図２３に示すように、このレジストマスク３７０をマスクとして、層間絶縁膜３６０にエッチングを行って、当該層間絶縁膜３６０をタングステン配線３４０の略上端に位置する深さまで除去することにより、層間絶縁膜３６０にコンタクトホール３８０を形成すると共に、当該タングステン配線３４０の上面の一部を露出する。
【００５８】
図２４に示すように、レジストマスク３７０を酸化して除去するアッシングを行う。その際、露出しているタングステン配線３４０の上面が酸化され、当該タングステン配線３４０の上面の一部には、タングステン酸化膜３９０が形成される。このタングステン酸化膜３９０は、接触抵抗が高くなる原因となるため、除去することが望ましい。
【００５９】
図２５に示すように、コリンを純水で希釈した希釈コリン水溶液を用いてタングステン配線３４０の上面を処理することにより、タングステン酸化膜３９０をエッチングして除去する。なお、タングステン酸化膜３９０を効果的に除去するための具体的な処理条件は、第１の実施の形態と同様である。
【００６０】
このようにエッチング溶液として希釈コリン水溶液を使用すれば、タングステン酸化膜３９０を除去することができると共に、第１の実施の形態の場合と同様に、層間絶縁膜３６０のエッチング量を抑制することができる。従って、層間絶縁膜３６０に形成されたコンタクトホール３８０の幅、すなわち後に形成されるタングステンプラグの幅を広げることなく、タングステン酸化膜３９０を除去することができる。
【００６１】
図２６に示すように、層間絶縁膜３６０及びタングステン配線３４０上に、バリアメタル膜４００をスパッタリング法によって形成した後、タングステン膜４１０をＣＶＤ法によって全面に形成する。
【００６２】
図２７に示すように、バリアメタル膜４００及びタングステン膜４１０をＣＭＰ法によって研磨することにより、タングステンプラグ４２０を形成する。これによりフォトマスクに応じた幅のタングステンプラグ４２０を形成することができ、従って特性にばらつきが生じることを抑制することができる。
【００６３】
（４）他の実施の形態
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えば、濃度が０.１〜０.５重量％の希釈コリン水溶液を用いてタングステンプラグ３０、２２０又はタングステン配線３４０を処理する際の温度は、必ずしも８０℃に限らず、室温〜８０℃の範囲内であれば良い。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図２】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図３】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図４】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図５】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図６】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図７】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図８】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図９】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図１０】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図１１】希釈コリン水溶液を用いて処理する前と処理した後における、タングステン酸化膜の膜厚を示す説明図である。
【図１２】層間絶縁膜とそのエッチング量の関係を示す説明図である。
【図１３】本発明の第２の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図１４】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図１５】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図１６】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図１７】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図１８】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図１９】本発明の第３の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図２０】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図２１】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図２２】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図２３】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図２４】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図２５】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図２６】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図２７】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【符号の説明】
【００６５】
１０、２００、３００  半導体基板
２０、４０、２１０、３１０、３６０  層間絶縁膜
３０、２２０、３３０、４２０  タングステンプラグ
３５、７０、２３０、３５０、３９０  タングステン酸化膜
５０、２７０、３７０  レジストマスク
６０  溝
９０  シード銅膜
１００  銅膜
１１０  銅配線
２５０  アルミニウム膜
２９０  アルミニウム配線
３４０  タングステン配線
３８０  コンタクトホール
【図１】
2006054251.tif 000003
【図２】
2006054251.tif 000004
【図３】
2006054251.tif 000005
【図４】
2006054251.tif 000006
【図５】
2006054251.tif 000007
【図６】
2006054251.tif 000008
【図７】
2006054251.tif 000009
【図８】
2006054251.tif 000010
【図９】
2006054251.tif 000011
【図１０】
2006054251.tif 000012
【図１１】
2006054251.tif 000013
【図１２】
2006054251.tif 000014
【図１３】
2006054251.tif 000015
【図１４】
2006054251.tif 000016
【図１５】
2006054251.tif 000017
【図１６】
2006054251.tif 000018
【図１７】
2006054251.tif 000019
【図１８】
2006054251.tif 000020
【図１９】
2006054251.tif 000021
【図２０】
2006054251.tif 000022
【図２１】
2006054251.tif 000023
【図２２】
2006054251.tif 000024
【図２３】
2006054251.tif 000025
【図２４】
2006054251.tif 000026
【図２５】
2006054251.tif 000027
【図２６】
2006054251.tif 000028
【図２７】
2006054251.tif 000029