【手続補正書】
【提出日】平成19年3月29日(2007.3.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリセルキャパシタプレートの形成方法であって、
基板上に犠牲層を堆積させる工程と、
前記犠牲層内に開口部を形成する工程と、
前記犠牲層の上面上に、酸素にさらされても相当の導電性を維持する相当導電性材料を含む電極材料層を堆積させるとともに、前記開口部を少なくとも部分的に充填する工程と、
前記メモリセルキャパシタプレートの上面を画定するために、前記電極材料層の一部を少なくとも前記犠牲層の前記上面とほぼ同じ高さになるまで除去する工程と、
前記犠牲層を除去する工程と、
を備え、
前記メモリセルキャパシタプレートの上面は、複数の鋭利な角部を有し、
前記形成方法は、さらに、前記メモリセルキャパシタプレートの前記複数の鋭利な角部を丸める工程を備える形成方法。
【請求項２】
請求項１記載の形成方法であって、
前記電極材料層はプラチナを含む、形成方法。
【請求項３】
請求項１記載の形成方法であって、
前記電極材料層は、ルテニウムと、酸化ルテニウムと、イリジウムと、酸化イリジウムとのうちのいずれか１つを含む、形成方法。
【請求項４】
請求項１ないし３のいずれかに記載の形成方法であって、
前記メモリセルキャパシタプレートの前記複数の鋭利な角部を丸める工程は、スパッタリング処理により達成される、形成方法。
【請求項５】
請求項１ないし３のいずれかに記載の形成方法であって、
前記メモリセルキャパシタプレートの前記複数の鋭利な角部を丸める工程は、プラズマエッチング処理により達成される、形成方法。
【請求項６】
請求項１ないし５のいずれかに記載の形成方法であって、
前記メモリセルキャパシタプレートの前記複数の鋭利な角部を丸める工程の達成に用いられる工程は、前記犠牲層の除去の効果をも奏する、形成方法。
【請求項７】
メモリセルキャパシタの形成方法であって、
請求項１ないし６のいずれかに記載の形成方法を用いて第１のキャパシタプレートを形成する工程と、
前記第１のキャパシタプレート上に記憶素子を形成する工程と、
前記記憶素子上に第２のキャパシタプレートを形成する工程と、
を備える形成方法。
【請求項８】
請求項７記載の形成方法であって、
前記記憶素子は、
第１のキャパシタプレート上に犠牲層を堆積させる工程と、
前記犠牲層内に開口部を形成する工程と、
前記犠牲層の上面上に誘電体層を堆積させるとともに、前記開口部を少なくとも部分的に充填する工程と、
前記記憶素子の上面を画定するために、前記誘電体層の一部を少なくとも前記犠牲層の前記上面とほぼ同じ高さになるまで除去する工程と、
前記記憶素子が前記第１のキャパシタプレートと電気的接触を維持するように、前記犠牲層を除去する工程と、
を備える方法によって形成される形成方法。
【請求項９】
請求項７記載の形成方法であって、
前記記憶素子は、誘電体層の形状整合的な堆積により形成される、形成方法。
【請求項１０】
請求項７ないし９のいずれかに記載の形成方法であって、
前記記憶素子は、強誘電性材料を含む形成方法。
【請求項１１】
請求項７ないし１０のいずれかに記載の形成方法であって、
前記第２のキャパシタプレートは、
前記記憶素子上に犠牲層を堆積させる工程と、
前記犠牲層内に前記記憶素子への開口部を形成する工程と、
前記犠牲層の上面上に、酸素にさらされても相当の導電性を維持する相当導電性材料を含む電極材料層を堆積させるとともに、前記開口部を少なくとも部分的に充填する工程と、
前記第２のキャパシタプレートの上面を画定するために、前記電極材料層の一部を少なくとも前記犠牲層の前記上面とほぼ同じ高さになるまで除去する工程と、
前記第２のキャパシタプレートが前記記憶素子と電気的接触を維持するように、前記犠牲層を除去する工程と、
を備える方法によって形成される形成方法。
【請求項１２】
請求項７ないし１０のいずれかに記載の形成方法であって、
前記第２のキャパシタプレートは、電極材料層の形状整合的な堆積により形成される、形成方法。
【請求項１３】
請求項７ないし１２のいずれかに記載の形成方法であって、
前記第２のキャパシタプレートは、プラチナと、ルテニウムと、酸化ルテニウムと、イリジウムと、酸化イリジウムとのうちのいずれか１つを含む、形成方法。
【請求項１４】
請求項７ないし１３のいずれかに記載の形成方法であって、さらに、
前記メモリセルキャパシタ上に封止材料層を堆積させる工程を備える、形成方法。
【請求項１５】
請求項１ないし６のいずれかに記載の形成方法であって、
前記メモリセルキャパシタプレートは、基板上に配設される、形成方法。
【請求項１６】
請求項１５記載の形成方法であって、さらに、
前記基板上に境界層を堆積させる工程を備える、形成方法。
【請求項１７】
請求項１６記載の形成方法であって、
前記境界層は、エッチングストップ層として機能する、形成方法。
【請求項１８】
請求項１６または１７に記載の形成方法であって、
前記境界層が拡散防止層として機能する、形成方法。
【請求項１９】
請求項１６ないし１８のいずれかに記載の形成方法であって、
前記境界層は、窒化チタンと窒化シリコンのうちの一方を含む、形成方法。
【請求項２０】
請求項１５ないし１９のいずれかに記載の形成方法であって、
前記基板は、導電プラグを有し、
前記導電プラグは、絶縁材料により囲まれている、形成方法。
【請求項２１】
請求項１ないし６あるいは１５ないし２０のいずれかに記載の形成方法であって、
前記犠牲層は、酸化物層である形成方法。
【請求項２２】
請求項１ないし６あるいは１５ないし２１のいずれかに記載の形成方法であって、
前記電極材料層の一部を除去する工程は、平坦化処理により達成される、形成方法。
【請求項２３】
請求項２２記載の形成方法であって、
前記平坦化処理は、化学的機械的研磨（ＣＭＰ）である、形成方法。
【請求項２４】
請求項１ないし６あるいは１５ないし２３のいずれかに記載の形成方法であって、
前記キャパシタプレートは、スマートカードの製造に使用される、形成方法。
【請求項２５】
請求項１ないし６あるいは１５ないし２３のいずれかに記載の形成方法であって、
前記キャパシタプレートは、ＤＲＡＭの製造に使用される形成方法。
【請求項２６】  プラチナ含有メモリセルキャパシタプレートの形成方法であって、
基板上に犠牲層を堆積させる工程と、
前記犠牲層内に開口部を形成する工程と、
前記犠牲層の上面にプラチナ含有層を堆積させるとともに、前記開口部を全面的に充填する工程と、
前記プラチナ含有メモリセルキャパシタプレートの上面を画定するために、前記プラチナ含有層の一部を少なくとも前記犠牲層の上面とほぼ同じ高さになるまで除去する工程と、
前記犠牲層を除去する工程と、
を備える形成方法。
【請求項２７】
請求項２６記載の形成方法であって、
前記プラチナ含有メモリセルキャパシタプレートの前記上面は、複数の鋭利な角部を有し、
前記形成方法は、さらに、前記プラチナ含有メモリセルキャパシタプレートの前記複数の鋭利な角部を丸める工程を備える、形成方法。
【請求項２８】
請求項２７記載の形成方法であって、
前記プラチナ含有メモリセルキャパシタプレートの前記複数の鋭利な角部を丸める工程は、スパッタリング処理により達成される、形成方法。
【請求項２９】
請求項２７記載の形成方法であって、
前記プラチナ含有メモリセルキャパシタプレートの前記複数の鋭利な角部を丸くする工程は、プラズマエッチング処理により達成される、形成方法。
【請求項３０】
請求項２７ないし２９のいずれかに記載の形成方法であって、
前記複数の鋭利な角部の丸み付けの達成に用いられる工程は、前記犠牲層の除去の効果をも奏する、形成方法。
【請求項３１】  メモリセルキャパシタの形成方法であって、
請求項２６ないし３０のいずれかに記載の形成方法を用いて第１のプラチナ含有キャパシタプレートを形成する工程と、
前記第１のプラチナ含有キャパシタプレート上に記憶素子を形成する工程と、
前記記憶素子上に第２のプラチナ含有キャパシタプレートを形成する工程と、
を備える形成方法。
【請求項３２】
請求項３１記載の形成方法であって、
前記記憶素子は、
前記第１のプラチナ含有キャパシタプレート上に犠牲層を堆積させる工程と、
前記犠牲層内に前記第１のプラチナ含有キャパシタプレートへの開口部を形成する工程と、
前記犠牲層の上面上に誘電体層を堆積させるとともに、前記開口部を少なくとも部分的に充填する工程と、
前記記憶素子の上面を画定するために、前記誘電体層の一部を少なくとも前記犠牲層の前記上面とほぼ同じ高さになるまで除去する工程と、
前記記憶素子が前記第１のプラチナ含有キャパシタプレートと電気的接触を維持するように、前記犠牲層を除去する工程と、
を備える方法によって形成される形成方法。
【請求項３３】
請求項３１記載の形成方法であって、
前記記憶素子は、誘電体層の形状整合的な堆積により形成される、形成方法。
【請求項３４】
請求項３１ないし３３のいずれかに記載の形成方法であって、
前記記憶素子は、強誘電性材料を含む形成方法。
【請求項３５】
請求項３１ないし３４のいずれかに記載の形成方法であって、
前記記憶素子上に犠牲層を堆積させる工程と、
前記犠牲層内に開口部を形成する工程と、
前記犠牲層の上面上にプラチナ含有層を堆積させて前記開口部の全体を充填する工程と、
前記第２のプラチナ含有キャパシタプレートの上面を画定するために、前記プラチナ含有層の一部を少なくとも前記犠牲層の前記上面とほぼ同じ高さになるまで除去する工程と、
前記第２のプラチナ含有キャパシタプレートが前記記憶素子と電気的接触を維持するように、前記犠牲層を除去する工程と、
を備える方法によって形成される形成方法。
【請求項３６】
請求項３１ないし３４のいずれかに記載の形成方法であって、
前記第２のプラチナ含有キャパシタプレートは、プラチナ含有層の形状整合的な堆積により形成される、形成方法。
【請求項３７】
請求項３１ないし３６のいずれかに記載の形成方法であって、さらに、
前記メモリセルキャパシタ上に封止材料層を堆積させる工程を備える、形成方法。
【請求項３８】
請求項２６ないし３０のいずれかに記載の形成方法であって、
前記プラチナ含有メモリセルキャパシタプレートは、基板上に配設される、形成方法。
【請求項３９】
請求項３８記載の形成方法であって、さらに、
前記基板上に境界層を堆積させる工程を備える、形成方法。
【請求項４０】
請求項３９記載の形成方法であって、
前記境界層は、エッチングストップ層として機能する、形成方法。
【請求項４１】
請求項３９または４０に記載の形成方法であって、
前記境界層は、拡散防止層として機能する、形成方法。
【請求項４２】
請求項３９または４１に記載の形成方法であって、
前記境界層は、窒化チタンと窒化シリコンのうちのいずれか一方を含む、形成方法。
【請求項４３】
請求項３８または４２に記載の形成方法であって、
前記基板は導電プラグを有し、
前記導電プラグは、絶縁材料により囲まれている、形成方法。
【請求項４４】
請求項２６ないし３０あるいは３８ないし４３のいずれかに２７記載の形成方法であって、
前記犠牲層は酸化物層である、形成方法。
【請求項４５】
請求項２６ないし３０あるいは３８ないし４４のいずれかに記載の形成方法であって、
前記電極材料層の前記一部を除去する前記工程は、平坦化処理により達成される、形成方法。
【請求項４６】
請求項４５記載の形成方法であって、
前記平坦化処理は、化学的機械的研磨（ＣＭＰ）である、形成方法。
【請求項４７】
請求項２６ないし３０あるいは３８ないし４６のいずれかに記載の形成方法であって、
前記キャパシタプレートは、スマートカードの製造に使用される、形成方法。
【請求項４８】
請求項２６ないし３０あるいは３８ないし４６のいずれかに記載の形成方法であって、
前記キャパシタプレートは、ＤＲＡＭの製造に使用される、形成方法。
【請求項４９】  メモリセルキャパシタ構造の形成方法であって、
基板上に第１の犠牲層を堆積させる工程と、
前記第１の犠牲層内に第１の開口部を形成する工程と、
酸素にさらされても相当の導電性を維持する相当導電性材料を含む第１の電極材料層を前記第１の犠牲層の上面上に堆積させるとともに、前記第１の開口部を全体的に充填する工程と、
第１のメモリセルキャパシタプレートの上面を画定するために、前記第１の電極材料層の一部を少なくとも前記第１の犠牲層の前記上面とほぼ同じ高さになるまで除去する工程と、
前記第１のメモリセルキャパシタプレートと前記第１の犠牲層の上面上に第２の犠牲層を堆積させる工程と、
前記第２の犠牲層内に第２の開口部を前記第１のメモリセルキャパシタプレートまで形成する工程と、
前記第２の犠牲層の上面上に誘電体層を堆積させて前記第２の開口部を少なくとも部分的に充填するとともに、前記誘電体層が前記第１のメモリセルキャパシタプレートと電気的接触を有するようにする工程と、
メモリセルキャパシタ記憶素子の上面を画定するために、前記誘電体層の一部を少なくとも前記第２の犠牲層の前記上面とほぼ同じ高さになるまで除去する工程と、
前記第２の犠牲層を除去する工程と、
前記第１の犠牲層を除去する工程と、
前記メモリセルキャパシタ記憶素子上に第２のメモリセルキャパシタプレートを形成する工程と、
を備える形成方法。
【請求項５０】
請求項４９記載の形成方法であって、
前記耐酸素の導電材料がプラチナと、ルテニウムと、酸化ルテニウムと、イリジウムと、酸化イリジウムとのうちのいずれか１つを含む、形成方法。
【請求項５１】
請求項４９または５０に記載の形成方法であって、
前記第２のメモリセルキャパシタプレートは、前記メモリセルキャパシタ記憶素子上に、前記耐酸素の導電材料を含む第２の電極材料層を形状整合的に堆積させることにより形成される、形成方法。
【請求項５２】
請求項４９または５０に記載の形成方法であって、
前記第２のメモリセルキャパシタプレートを形成する工程は、前記第１および前記第２の犠牲層を除去する前記工程の前に行なわれるとともに、
前記第２の犠牲層と前記メモリセルキャパシタ記憶素子の上面上に第３の犠牲層を堆積させる工程と、
前記第３の犠牲層内に第３の開口部を形成する工程と、
酸素にさらされても相当の導電性を維持する相当導電性材料を含む第２の電極材料層を前記第３の犠牲層上に堆積させ、前記第３の開口部を少なくとも部分的に充填するとともに、前記第２の電極材料層が前記メモリセルキャパシタ記憶素子と電気的接触を有するようにする工程と、
前記第２のメモリセルキャパシタプレートの上面を画定するために、前記第２の電極材料層の一部を少なくとも前記第３の犠牲層の前記上面とほぼ同じ高さになるまで除去する工程と、
前記第３の犠牲層を除去する工程と、
を含む形成方法。
【請求項５３】
請求項４９または５２に記載の形成方法であって、
前記第１のメモリセルキャパシタプレートの上面は、複数の鋭利な角部を有し、
前記形成方法は、さらに、前記第１のメモリセルキャパシタプレートの前記複数の鋭利な角部を丸める工程を備える、形成方法。
【請求項５４】
請求項５３記載の形成方法であって、
前記第１のメモリセルキャパシタプレートの前記複数の鋭利な角部を丸める前記工程は、スパッタリング処理により達成される、形成方法。
【請求項５５】
請求項５３記載の形成方法であって、
前記第１のメモリセルキャパシタプレートの前記複数の鋭利な角部を丸める工程は、プラズマエッチング処理により達成される、形成方法。
【請求項５６】
請求項５３ないし５５のいずれかに記載の形成方法であって、
前記第１のメモリセルキャパシタプレートの前記複数の鋭利な角部を丸める工程の達成に用いられる工程は、前記第１の犠牲層の除去の効果をも奏する、形成方法。
【請求項５７】
請求項４９ないし５６のいずれかに記載の形成方法であって、
前記メモリセルキャパシタ構造は、スマートカードの製造に使用される、形成方法。
【請求項５８】
請求項４９ないし５６のいずれかに記載の形成方法であって、
前記メモリセルキャパシタ構造は、ＤＲＡＭの製造に使用される、形成方法。
【請求項５９】
請求項４９ないし５８のいずれかに記載の形成方法であって、さらに、
前記メモリセルキャパシタ構造上に封止材料層を堆積させる工程を備える、形成方法。
【請求項６０】
請求項４９ないし５９のいずれかに記載の形成方法であって、
前記メモリセルキャパシタ構造は、基板上に配設される、形成方法。
【請求項６１】
請求項６０記載の形成方法であって、さらに、
前記基板上に境界層を堆積させる工程を備える、形成方法。
【請求項６２】
請求項６１記載の形成方法であって、
前記境界層は、エッチングストップ層として機能する、形成方法。
【請求項６３】
請求項６１または６２に記載の形成方法であって、
前記境界層は、拡散防止層として機能する、形成方法。
【請求項６４】
請求項６１ないし６３のいずれかに記載の形成方法であって、
前記境界層は、窒化チタンと窒化シリコンのうちのいずれか一方を含む、形成方法。
【請求項６５】
請求項４９ないし６４のいずれかに記載の形成方法であって、
前記電極材料層の一部を除去する工程は、平坦化処理により達成される、形成方法。
【請求項６６】
請求項６５記載の形成方法であって、
前記平坦化処理は、化学的機械的研磨（ＣＭＰ）である、形成方法。
【請求項６７】
請求項４９ないし６６のいずれかに記載の形成方法であって、
前記誘電体層は、強誘電性材料を含む、形成方法。