(57)【要約】【課題】  トレンチコンタクト構造の埋め込み性の高い構造を有し、かつソース長が長くなることによって生じる問題の発生を抑制した電界効果トランジスタを提供すること。【解決手段】  本発明にかかる電界効果トランジスタは、半導体基板に設けられたトレンチ型のゲート７で囲まれた領域に構成されたセル内にベース層３及びソース層９が形成されている。またソース層９及びベース層３に亘ってトレンチコンタクト１１が形成されている。ゲート７は、例えば、四角形等の多角形状である。トレンチコンタクト１１は、埋め込み性を高くすべく、細い線状の形状を有する。また、トレンチコンタクト１１は、ソース長を短くすべくリング状や十字状の形状を有する。【選択図】  図１
2006294853.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に設けられたトレンチ型のゲートで囲まれた領域に構成されたセル内にベース層及びソース層が形成され、当該セル内に前記半導体基板の第１の面から前記ソース層及びベース層に亘ってトレンチコンタクトが形成され、前記第１の面側に前記トレンチコンタクトに接続されたソース電極が形成され、前記第１の面に対向する第２の面側にドレイン電極が形成された電界効果トランジスタであって、
前記ゲートは、前記第１の面側からみたときに多角形状であり、
前記トレンチコンタクトは、前記第１の面側からみたときに線状であり、少なくともその一部が前記ゲートの近傍に配置され、かつ前記ゲートの各辺に対して略同じ距離に配置された形状を有する電界効果トランジスタ。
【請求項２】
半導体基板に設けられたトレンチ型のゲートで囲まれた領域に構成されたセル内にベース層及びソース層が形成され、当該セル内に前記半導体基板の第１の面から前記ソース層及びベース層に亘ってトレンチコンタクトが形成され、前記第１の面側に前記トレンチコンタクトに接続されたソース電極が形成され、前記第１の面に対向する第２の面側にドレイン電極が形成された電界効果トランジスタであって、
前記ゲートは、前記第１の面側からみたときに多角形状であり、
前記トレンチコンタクトは、１．４μｍ以下の幅を有し、少なくともその一部が前記ゲートに対して０．６μｍ以下の距離に配置され、かつ前記ゲートの各辺に対して略同じ距離に配置された形状を有する電界効果トランジスタ。
【請求項３】
半導体基板に設けられたトレンチ型のゲートで囲まれた領域に構成されたセル内にベース層及びソース層が形成され、当該セル内に前記半導体基板の第１の面から前記ソース層及びベース層に亘ってトレンチコンタクトが形成され、前記第１の面側に前記トレンチコンタクトに接続されたソース電極が形成され、前記第１の面に対向する第２の面側にドレイン電極が形成された電界効果トランジスタであって、
前記トレンチコンタクトは、線状であり、かつ前記第１の面側からみたときに、前記ゲートに沿ったリング形状を有する電界効果トランジスタ。
【請求項４】
前記トレンチコンタクトの外周は、前記ゲートと相似形状を有することを特徴とする請求項３記載の電界効果トランジスタ。
【請求項５】
半導体基板に設けられたトレンチ型のゲートで囲まれた領域に構成されたセル内にベース層及びソース層が形成され、当該セル内に前記半導体基板の第１の面から前記ソース層及びベース層に亘ってトレンチコンタクトが形成され、前記第１の面側に前記トレンチコンタクトに接続されたソース電極が形成され、前記第１の面に対向する第２の面側にドレイン電極が形成された電界効果トランジスタであって、
前記トレンチコンタクトは、ゲートによって形成されるリングの略中央に位置する中央部と、前記中央部から前記リング状のゲートに対して突出した複数の突出部とを備えた電界効果トランジスタ。
【請求項６】
前記ゲートは多角形状を有し、
前記トレンチコンタクトの突出部は、当該多角形状の各辺の略中央近傍に対して突出していることを特徴とする請求項５記載の電界効果トランジスタ。
【請求項７】
半導体基板に設けられたトレンチ型のゲートで囲まれた領域に構成されたセル内にベース層及びソース層が形成され、当該セル内に前記半導体基板の第１の面から前記ソース層及びベース層に亘ってトレンチコンタクトが形成され、前記第１の面側に前記トレンチコンタクトに接続されたソース電極が形成され、前記第１の面に対向する第２の面側にドレイン電極が形成された電界効果トランジスタであって、
前記トレンチコンタクトは、前記ゲートに沿って、複数の独立分離した分離部より構成されていることを特徴とする電界効果トランジスタ。
【請求項８】
前記ゲートは多角形状を有し、
前記複数の分離部は、当該多角形状の各辺の略中央近傍に配置されていることを特徴とする請求項７記載の電界効果トランジスタ。
【請求項９】
前記複数の分離部は、前記多角形状の各辺からの距離が相互に略等しくなる位置に配置されていることを特徴とする請求項８記載の電界効果トランジスタ。
【請求項１０】
前記ゲートは多角形状を有し、
前記複数の分離部は、当該多角形状の角部近傍に配置されたことを特徴とする請求項７記載の電界効果トランジスタ。
【請求項１１】
前記複数の分離部は、前記多角形状の各角部からの距離が相互に略等しくなる位置に配置されていることを特徴とする請求項１０記載の電界効果トランジスタ。
【請求項１２】
前記ゲートは多角形状を有し、
前記ソース層は、当該多角形の対角線上に形成された分離領域若しくは切欠き領域によってそれぞれ分離若しくは切り欠かれていることを特徴とする請求項１〜１１いずれかに記載の電界効果トランジスタ。
【請求項１３】
前記トレンチコンタクトは、タングステンによって形成されていることを特徴とする請求項１〜１２いずれかに記載の電界効果トランジスタ。
【請求項１４】
前記トレンチコンタクトの幅は、０．３〜１．２μｍであることを特徴とする請求項１〜１３いずれかに記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関し、特に、縦型電界効果トランジスタ（ＭＯＳＦＥＴ）のコンタクト構造に関する。
【背景技術】
【０００２】
従来より、様々な用途で縦型電界効果トランジスタが用いられている。図１０は、例えば、特許文献１に開示された従来の電界効果トランジスタの構造を示しており、特にＮ+型ソース層２０９を形成した層の平面図を示している。図１１（ａ）及び（ｂ）は図１０におけるＸ−Ｘ'断面の断面図である。従来の電界効果トランジスタは、Ｎ+型シリコン基板２０１表面に形成されたＮ-型エピタキシャル層２０２表面に、Ｐ−型ベース層２０３、Ｎ+型ソース層２０９が形成されている。また、Ｐ−型ベース層２０３を貫通してＮ-型エピタキシャル層２０２に形成されたトレンチ２０５内には、ゲート酸化膜２０６及びポリシリコン２０７が埋め込まれている。
【０００３】
ゲート電極となるポリシリコン２０７上には層間酸化膜２０８が形成され、隣接するトレンチゲート間にはＮ+型ソース層２０９を貫通してＰ−型ベース層２０３に達する所要深さのコンタクトホール２１０が形成されている。コンタクトホール２１０直下にはＰ+型ベースコンタクト層２０４が形成されている。コンタクトホール２１０内にはトレンチコンタクト２１１が堆積され、その表面上にはソース電極２１２が形成されている。またＮ+型シリコン基板２０１の裏面にはドレイン電極２１３が形成されている。
【特許文献１】特開２００３−３１８３９６号公報
【特許文献２】特許第２９０３４５２号公報
【特許文献３】特許第３０９９９１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
最近では、高速処理が要求される、小型パーソナルコンピュータ（ＰＣ）のＤＣ／ＤＣコンバータ等の用途においても縦型電界効果トランジスタが用いられている。かかる用途向けの縦型電界効果トランジスタにおいては、寄生容量を低減させることが重要であり、ゲート酸化膜の総面積を減らすために、セルサイズを大きくする手法を用いる場合がある。
【０００５】
セルサイズが比較的大きい電界効果トランジスタにおいては、ソース長Ｌを短くするためには、トレンチコンタクト２１１のサイズも大きくする必要がある。ここで、サイズの大きいトレンチコンタクト２１１は、例えば、アルミニウム（Ａｌ）を埋め込むことにより形成した場合には、トレンチコンタクト２１１の開口サイズの一辺を１．５μｍ以上にしなければならない。
【０００６】
従来のセルサイズが比較的大きい電界効果トランジスタにおいては、コンタクトホール２１０も比較的大きいため、Ａｌを当該コンタクトホール２１０内に均一に隙間なく埋めることは容易であった。しかしながら、セルサイズが例えば３〜４μｍ以下になった場合には、同様にコンタクトホール２１０も比較的小さくなり、Ａｌをコンタクトホール２１０に埋めようとすると、コンタクトホール２１０内をＡｌで満たすことができず、例えば、コンタクトホール２１０の中央上部に空洞２１４ができる。当該空洞２１４が形成されると、コンタクト抵抗の増大を招く。
【０００７】
かかる問題点の発生を防止するために、比較的小さなコンタクトホール２１０に埋め込むトレンチコンタクト２１１として、タングステン（Ｗ）が用いられる。しかしながら、トレンチコンタクト２１１の材料としてＷを用いた場合には、比較的小さなコンタクトホール２１０であっても、トレンチコンタクト２１１の開口径が例えば、１．２μｍよりも大きい場合には、１回の作業工程ではコンタクトホール２１０内をＷで完全に埋めることは困難であり、その上面に凹部が形成される。凹部が形成された状態で、Ａｌによりソース電極２１２を形成すると、図１１（ｂ）に示されるように当該ソース電極２１２に空洞２１４が形成されたり、段差が生じたりしてコンタクト抵抗の増大を招く。
【０００８】
他方で、図１２に示されるように、コンタクトホール２１０及びトレンチコンタクト２１１をセルサイズに対して小さくすると、ソース長Ｌが長くなり、ドレイン・ソース間耐圧やしきい値電圧の設計をセルサイズ毎にする必要があり、設計効率が低下する。また、ソース長Ｌが長くなると、Ｎ+型ソース層２０９およびＰ−型ベース層２０３の寄生抵抗が大きくなる。ドレイン・ソース間耐圧を超えアバランシェ電流が流れた際に、Ｐ−型ベース層２０３の寄生抵抗で発生する電圧が大きくなると、Ｎ-型エピタキシャル層２０２、Ｐ−型ベース層２０３、Ｎ+型ソース層２０９によって構成される寄生バイポーラトランジスタが動作する。つまり、寄生抵抗で発生する電圧は、この寄生バイポーラトランジスタのベースエミッタ電圧に相当する。寄生バイポーラトランジスタが動作すると、アバランシェ電流の電流量が増大し、電界効果トランジスタが破壊されやすくなるという問題も発生する。
【０００９】
また、トレンチコンタクト２１１をセルサイズに対して小さくすると、図１３のようにアバランシェ耐量の向上を目的としてＮ+型ソース層２０９をＮ+型ソース層２０９を形成しない領域２１６により分割した場合（例えば、特許文献２、３参照）において、トレンチコンタクト２１１とＮ+型ソース層２０９を接触させることが困難になるという問題がある。
【課題を解決するための手段】
【００１０】
本発明にかかる電界効果トランジスタは、半導体基板に設けられたトレンチ型のゲートで囲まれた領域に構成されたセル内にベース層及びソース層が形成され、当該セル内に前記半導体基板の第１の面から前記ソース層及びベース層に亘ってトレンチコンタクトが形成され、前記第１の面側に前記トレンチコンタクトに接続されたソース電極が形成され、前記第１の面に対向する第２の面側にドレイン電極が形成された電界効果トランジスタであって、前記ゲートは、前記第１の面側からみたときに多角形状であり、前記トレンチコンタクトは、前記第１の面側からみたときに線状であり、少なくともその一部が前記ゲートの近傍に配置され、かつ前記ゲートの各辺に対して略同じ距離に配置された形状を有するものである。例えば、トレンチコンタクトは、１．４μｍ以下の幅を有し、少なくともその一部が前記ゲートに対して０．６μｍ以下の距離に配置されている。このような構成によれば、トレンチコンタクトは線状なので、埋め込み性が高く、そして、ゲートの近傍に配置されているのでソース長を短くでき、アバランシェ電流の増大による破壊を回避できる。さらに、トレンチコンタクトはゲートの各辺に対して略同じ距離に配置されているので、ソース長を均一に保つことができるため、効果的にアバランシェ電流の増大による破壊を回避できる。
【００１１】
本発明にかかる電界効果トランジスタにおけるトレンチコンタクトは、線状であり、かつ前記第１の面側からみたときに、前記ゲートに沿ったリング形状を有するものである。
【００１２】
また、トレンチコンタクトは、ゲートによって形成されるリングの略中央に位置する中央部と、前記中央部から前記リング状のゲートに対して突出した複数の突出部とを備えたものであってもよい。
【００１３】
さらに、前記トレンチコンタクトは、前記ゲートに沿って、複数の独立分離した分離部より構成されていてもよい。
【発明の効果】
【００１４】
本発明によれば、トレンチコンタクト構造の埋め込み性の高い構造を有し、かつソース長が長くなることによって生じる問題の発生を抑制した電界効果トランジスタを提供することができる。また、本発明によれば、いわゆるソース非環状レイアウトを採用した場合にもソース層とのコンタクト性を確保可能な電界効果トランジスタを提供することができる。
【発明を実施するための最良の形態】
【００１５】
発明の実施の形態１．
図１は、本実施の形態１にかかる電界効果トランジスタの構造を示しており、同図（ａ）は特にＮ+型ソース層９を形成した層の平面図を示している。同図（ｂ）は同図（ａ）におけるＸ−Ｘ'断面の断面図である。
【００１６】
当該電界効果トランジスタは、Ｎ+型シリコン基板１表面に形成されたＮ-型エピタキシャル層２表面に、Ｐ−型ベース層３、Ｎ+型ソース層９が形成されている。また、Ｐ−型ベース層３を貫通してＮ-型エピタキシャル層２に形成されたトレンチ５内には、ゲート酸化膜６及びポリシリコン７が埋め込まれている。このポリシリコン７は、平面視で多角形の一形態である四角形状に形成されている。
【００１７】
ゲート電極となるポリシリコン７上には層間酸化膜８が形成され、隣接するトレンチゲート間にはＮ+型ソース層９を貫通してＰ−型ベース層３に達する所要深さのコンタクトホール１０が形成されている。コンタクトホール１０直下にはＰ+型ベースコンタクト層４が形成されている。コンタクトホール１０内にはトレンチコンタクト１１が堆積され、その表面上にはソース電極１２が形成されている。またＮ+型シリコン基板１の裏面にはドレイン電極１３が形成されている。
【００１８】
かかる電界効果トランジスタでは、ポリシリコン７に接続されたゲート電極（不図示）にしきい値電圧Ｖｔ以上の電圧が印加されると、トレンチ５の側壁に接するＰ−型ベース層３が反転してチャネルとなり、ドレイン電流が流れる。詳細に説明すると、オン時の電流経路には、ソース電極１２、トレンチコンタクト１１、Ｎ+型ソース層９、チャネル領域、Ｎ-型エピタキシャル層２、Ｎ+型シリコン基板１、ドレイン電極１３が存在する。また、オフ時（ゲート電極に電圧を加えない状態）は、ドレイン電極１３とソース電極１２間に高電圧をかけることが可能で、主としてＮ-型エピタキシャル層２とＰ−型ベース層３のＰＮ接合に空乏層が形成され、耐圧を越えるとブレークダウンしてアバランシェ電流がドレイン・ソース間に流れる。
【００１９】
本実施の形態にかかる電界効果トランジスタのセル、即ち単位セルは、図１（ｂ）に示される一方のトレンチ５の中心（即ち、ゲート電極７の中心）から他方のトレンチ５の中心（即ち、ゲート電極７の中心）までの距離を一辺の距離として、図１（ａ）において点線で囲まれる正方形である。この電界効果トランジスタにおけるコンタクトホール１０及びトレンチコンタクト１１は、線状構造であり、図１（ａ）に示されるように平面視でリング状（環状）の形状を有している。トレンチコンタクト１１は、セルの中心位置を中心として点対称の形状を有する。従来は、セルの中央領域にトレンチコンタクト１１が形成されていたが、この例では、セルの中央領域にはトレンチコンタクト１１は形成されておらず、当該中央領域を囲う領域にトレンチコンタクト１１が形成されている。また、トレンチコンタクト１１は、正方形のゲート電極７の各辺のそれぞれに対して平行な４つの辺からなる正方形の形状を有する。即ち、トレンチコンタクト１１の外周とゲート電極７は相似形である。トレンチコンタクト１１とゲート電極７間の距離がソース長Ｌとなるが、この例では、トレンチコンタクト１１の外周がセルの外周に設けられたゲート電極７から所定の距離の範囲内に配置されるようにレイアウトされている。従って、ソース長Ｌを短くできるため、寄生バイポーラトランジスタは動作しにくくなり、寄生バイポーラトランジスタが動作することによってアバランシェ電流が増大し、電界効果トランジスタが破壊に至ることを防止できる。特にこの例では、ゲート電極７とトレンチコンタクト１１間の距離が均一であり、ソース長は一定であるため、この破壊防止効果が高い。
【００２０】
本実施の形態１にかかる電界効果トランジスタのセルは、図１に示されるように正方形であり、その一辺の長さで表わすことができるセルサイズは、例えば３〜４μｍである。また、トレンチコンタクト１１の幅は、埋め込み性を考慮すると、０．３〜１．２μｍであり、より好ましくは０．４〜０．８μｍである。また、ソース長Ｌは、例えば、０．３〜０．６μｍである。
【００２１】
このように、トレンチコンタクト１１をリング状に形成することによって、ソース長Ｌを長くすることなく、その幅を短くすることができるので、埋め込み性を向上させることができる。
【００２２】
ここで、本実施の形態にかかる電界効果トランジスタの製造方法について簡単に説明しておく。まず、Ｎ+型シリコン基板１表面に、Ｎ-型エピタキシャル層２を成長させる。次に熱酸化により厚さ１０〜５０ｎｍの酸化膜（ＳｉＯ2 ）を形成後、ＣＶＤにより厚さ１００〜２００ｎｍの窒化膜（Ｓｉ3Ｎ4）及び厚さ１００〜２００ｎｍの酸化膜を堆積し、これら複合膜をフォトリソグラフィー技術によりパターニングする。その後それら複合膜をマスクにしてシリコンエッチングを行い、Ｎ-型エピタキシャル層２にトレンチ５を形成する。次に、複合膜をエッチングにより除去した後、トレンチ５の開口部コーナー及び底部コーナーを丸める。さらに、熱酸化により厚さ１０〜１００ｎｍのゲート酸化膜６をＮ-型エピタキシャル層２表面及びトレンチ５内部に形成後、ＣＶＤによりポリシリコン７を堆積する。
【００２３】
ポリシリコン７をエッチバックして、トレンチ５内部にのみ残るように形成する。続いて、Ｂ（ボロン）またはＢＦ2 （弗化ボロン）イオンの注入及び酸素雰囲気あるいは窒素雰囲気での熱処理を行い、トレンチ５よりも浅い深さでＰ−型ベース層３を形成する。さらにＰ−型ベース層３の表面には、Ａｓイオンの注入及び窒素雰囲気での熱処理を行い、Ｎ+型ソース層１０を形成する。ＣＶＤにより０．５〜１μｍの厚さで層間酸化膜８を堆積する。次に、フォトリソグラフィーによりパターニングを行い、層間酸化膜８のエッチングを行い、連続してＮ+型ソース層９を貫通してＰ−型ベース層３まで達する深さにシリコンをエッチングして、コンタクトホール１０を形成する。
【００２４】
ＣＶＤにより酸化膜を５〜３０ｎｍの厚さで堆積後、ＢＦ2 イオンの注入を及び窒素雰囲気での熱処理による活性化を行い、Ｐ+型ベースコンタクト層４をコンタクトホール１０の底部の下に形成する。次に、酸化膜を除去した後、スパッタによりＴｉとＴｉＮ（窒化チタン）からなるバリアメタルを堆積した後、ＣＶＤによりＷを堆積する。Ｗの厚さは、コンタクトホール１０の開口幅以上にする。Ｗをエッチバックしてコンタクトホール１０内にプラグ状に残す。かかるＷによってトレンチコンタクト１１が形成される。次に、スパッタによりＡｌ、ＡｌＳｉ（アルミシリコン）またはＡｌＳｉＣｕ（アルミ銅シリコン）を堆積し、ソース電極１２を形成する。続いて、表面保護膜として、酸化膜や窒化膜などのカバー材を堆積して、ボンディング領域の形成などのためフォトリソグラフィーによるパターニング及び、エッチングを行う。最後にＮ+シリコン基板１の裏面を所望の厚さ分だけ研削し、数種のメタルを蒸着することでドレイン電極１３を形成する。
【００２５】
なお、セル配置には、セル１００を格子状に配置した図６に示す正方配置、セル１００を千鳥格子状に配置した図７に示す千鳥配置があるが、いずれの配置においても、埋め込み性の向上やアバランシェ耐量の向上を図ることができる。
また、図１に示す例において、トレンチコンタクト１１は、完全に連続したリング形状であったが、これに限らず、一部において分断され、複数個に独立していてもよい。
【００２６】
発明の実施の形態２．
本実施の形態２にかかる電界効果トランジスタは、図２に示されるように、十字型、即ちクロス型のトレンチコンタクト１１を有する。その他の構成及び製造方法については発明の実施の形態１と同様であり、それらの説明を省略する。
【００２７】
本実施の形態２にかかる電界効果トランジスタにおけるトレンチコンタクト１１は、図２（ａ）に示されるように平面視で十字型の形状を有している。即ち、トレンチコンタクト１１は、セルの中央部より、正方形のゲート電極７におけるそれぞれの辺の中央部近傍に対して突出する、４つの突出部が設けられることによって形成されている。トレンチコンタクト１１は、セルの中心位置を中心として点対称の形状を有する。この例では、トレンチコンタクト１１の端部がセルの外周に設けられたゲート電極７から所定の距離の範囲内に配置されるようにレイアウトされているため、ソース長Ｌは比較的短い。特に、この例では、正方形のゲート電極７における全ての辺（四辺）に対するトレンチコンタクト１１の端部の位置が、所定範囲内に収まっており、かつ同距離にある。従って、ソース長Ｌを短くできるため、寄生バイポーラトランジスタは動作しにくくなり、寄生バイポーラトランジスタが動作することによってアバランシェ電流が増大し、電界効果トランジスタが破壊に至ることを防止できる。
【００２８】
本実施の形態２にかかる電界効果トランジスタのセルは、図２に示されるように正方形であり、その一辺の長さで表わすことができるセルサイズは、例えば３〜４μｍである。また、リング状のトレンチコンタクト１１の幅は、埋め込み性を考慮すると、０．３〜１．２μｍであり、より好ましくは０．４〜０．８μｍである。また、ソース長Ｌは、例えば、０．３〜０．６μｍである。
このように、トレンチコンタクト１１を十字型に形成することによって、ソース長Ｌを長くすることなく、その幅を短くすることができるので、埋め込み性を向上させることができる。
【００２９】
複数の突出部のそれぞれは、ゲート電極７の角部に対して延在するようにしてもよい。また、ゲート電極７が四角形以外の多角形であれば、その辺の数だけ突出部を設け、各辺に対して延在させるようにしてもよい。
【００３０】
発明の実施の形態３．
本実施の形態３にかかる電界効果トランジスタは、図３に示されるように、４つに分離されたトレンチコンタクト１１を有し、それらが正方形状のゲート電極の四辺のそれぞれの近傍に配置されている。その他の構成及び製造方法については発明の実施の形態１と同様であり、それらの説明を省略する。
【００３１】
本実施の形態３にかかる電界効果トランジスタにおけるコンタクトホール１０及びトレンチコンタクト１１は、図３（ａ）に示されるように、４つに、それぞれ相互に独立するように分離されている。このトレンチコンタクト１１は、発明の実施の形態２において説明した十字型の中央部を除去した形状である。トレンチコンタクト１１は、セルの中心位置を中心として点対称の形状を有する。４つのトレンチコンタクト１１は、それぞれ、正方形状のゲート電極７の四辺の中央部近傍に設けられている。そして、４つのトレンチコンタクト１１がゲート電極７から所定の距離の範囲内に配置されるようにレイアウトされているため、ソース長Ｌは比較的短い。特に、この例では、正方形のゲート電極７における全ての辺（四辺）に対するトレンチコンタクト１１位置が、所定範囲内に収まっており、かつ同距離にある。従って、ソース長Ｌを短くできるため、寄生バイポーラトランジスタは動作しにくくなり、寄生バイポーラトランジスタが動作することによってアバランシェ電流が増大し、電界効果トランジスタが破壊に至ることを防止できる。
【００３２】
本実施の形態３にかかる電界効果トランジスタのセルは、図３に示されるように正方形であり、その一辺の長さで表わすことができるセルサイズは、例えば３〜４μｍである。また、リング状のトレンチコンタクト１１の幅は、埋め込み性を考慮すると、０．３〜１．２μｍであり、より好ましくは０．４〜０．８μｍである。また、ソース長Ｌは、例えば、０．３〜０．６μｍである。
このように、トレンチコンタクト１１を分離し、分離されたそれぞれのトレンチコンタクト１１をゲート電極７の近傍に配置することによって、ソース長Ｌを長くすることなく、その幅を短くすることができるので、埋め込み性を向上させることができる。
【００３３】
発明の実施の形態４．
本実施の形態４にかかる電界効果トランジスタは、図４に示されるように、４つに分離されたトレンチコンタクト１１を有し、それらが正方形状のゲート電極の４つの角部のそれぞれの近傍に配置されている。その他の構成及び製造方法については発明の実施の形態１と同様であり、それらの説明を省略する。
【００３４】
本実施の形態４にかかる電界効果トランジスタにおけるコンタクトホール１０及びトレンチコンタクト１１は、図４（ａ）に示されるように、４つに、それぞれ相互に独立するように分離されている。このトレンチコンタクト１１は、図１に示す正方形の角部以外を除去した形状を有する。トレンチコンタクト１１は、セルの中心位置を中心として点対称の形状を有する。４つのトレンチコンタクト１１は、それぞれ、正方形状のゲート電極７の角部近傍に設けられている。そして、４つのトレンチコンタクト１１がゲート電極７から所定の距離の範囲内に配置されるようにレイアウトされているため、ソース長Ｌは比較的短い。特に、この例では、正方形のゲート電極７における全ての辺及び角部に対するトレンチコンタクト１１位置が、所定範囲内に収まっており、かつ同距離にある。従って、ソース長Ｌを短くできるため、寄生バイポーラトランジスタは動作しにくくなり、寄生バイポーラトランジスタが動作することによってアバランシェ電流が増大し、電界効果トランジスタが破壊に至ることを防止できる。
【００３５】
本実施の形態４にかかる電界効果トランジスタのセルは、図１に示されるように正方形であり、その一辺の長さで表わすことができるセルサイズは、例えば３〜４μｍである。また、リング状のトレンチコンタクト１１の幅は、埋め込み性を考慮すると、０．３〜１．２μｍであり、より好ましくは０．４〜０．８μｍである。また、ソース長Ｌは、例えば、０．３〜０．６μｍである。
このように、トレンチコンタクト１１を分離し、分離されたそれぞれのトレンチコンタクト１１をゲート電極７の近傍に配置することによって、ソース長Ｌを長くすることなく、その幅を短くすることができるので、埋め込み性を向上させることができる。
【００３６】
発明の実施の形態５．
本実施の形態では、発明の実施の形態１にかかる電界効果トランジスタの構造において、Ｎ+型ソース層を分割するレイアウトを採用している。
【００３７】
図５に示されるように、本実施の形態にかかる電界効果トランジスタでは、Ｎ+型ソース層９が、対角線方向に、Ｎ+型ソース層９を設けない領域１４によって、４分割されている。従って、各Ｎ+型ソース層９は、略扇形をなしている。従って、ソース領域とベース領域とドレイン領域間で発生する寄生バイポーラトランジスタがゲート電圧オフ時に導通しにくくなり、アバランシェ耐量を大きくすることができる。
【００３８】
また、本実施の形態にかかる電界効果トランジスタにおけるトレンチコンタクト１１は、リング状（環状）の形状を有し、扇形のＮ+型ソース層９のそれぞれを横切るようにして接触している。従って、コンタクト抵抗の増大を抑制できる。
【００３９】
本実施の形態にかかる電界効果トランジスタのトレンチコンタクトは、発明の実施の形態１において説明したリング状であったが、これに限らず、発明の実施の形態２において説明した十字状や、発明の実施の形態３において説明した分散型であってもよい。これらの場合にもトレンチコンタクトとＮ+型ソース層９のそれぞれと確実に接触させることができ、コンタクト抵抗の増大を抑制できる。
【００４０】
また、Ｎ+型ソース層９は、特許文献３に記載されているように、角部から中心に向かって対角線上に略一様な幅で切り欠きが設けられていてもよい。この場合、Ｎ+型ソース層９の平面形状の中央部には切り欠きは存在しておらず、切り欠き部分のみでＰ−型ベース層３の一部が露出している。
【００４１】
その他の実施の形態．
上述の例におけるセルの形状、即ちゲート電極の形状は正方形であったが、これに限らず、長方形であってもよく、三角形や六角形等の多角形や円であってもよい。長方形の場合には、図８に示されるように、長辺に対して平行に二本の線状のトレンチコンタクト１１を設けるようにしてもよい。２本のトレンチコンタクト１１の両端部はゲート電極７の近傍に位置する。また、六角形の場合には、図９に示されるように、当該六角形のゲート電極７と平行な六角形のトレンチコンタクト１１を設けるようにしてもよい。図９に示す例におけるゲート電極７及びトレンチコンタクト１１はそれぞれ正六角形である。
【図面の簡単な説明】
【００４２】
【図１】本発明による実施の形態１にかかる電界効果トランジスタの構造を示す図である。
【図２】本発明による実施の形態２にかかる電界効果トランジスタの構造を示す図である。
【図３】本発明による実施の形態３にかかる電界効果トランジスタの構造を示す図である。
【図４】本発明による実施の形態４にかかる電界効果トランジスタの構造を示す図である。
【図５】本発明による実施の形態４にかかる電界効果トランジスタの構造を示す図である。
【図６】本発明による実施の形態１にかかるセルを正方配置としたレイアウトの模式図である。
【図７】本発明による実施の形態１にかかるセルを千鳥配置としたレイアウトの模式図である。
【図８】本発明によるその他の実施の形態にかかる電界効果トランジスタを長方形のセル形状とした構造を示す図である。
【図９】本発明によるその他の実施の形態にかかる電界効果トランジスタを六角形のセル形状とした構造を示す図である。
【図１０】従来の電界効果トランジスタの構造を示す図である。
【図１１】従来の電界効果トランジスタの断面構造を示す図である。
【図１２】従来の電界効果トランジスタにおいて、トレンチコンタクトの開口径を小さくした場合の構造を示す図である。
【図１３】従来の電界効果トランジスタにおいて、トレンチコンタクトの開口径を小さくし、さらに、ソース非環状レイアウトを採用した場合の構造を示す図である。
【符号の説明】
【００４３】
１  Ｎ＋型シリコン基板
２  Ｎ−型エピタキシャル層
３  Ｐ−型ベース層
４  Ｐ＋型ベースコンタクト層
５  トレンチ
６  ゲート酸化膜
７  ポリシリコン
８  層間酸化膜
９  Ｎ＋型ソース層
１０  コンタクトホール
１１  トレンチコンタクト
１２  ソース電極
１３  ドレイン電極
１４  Ｎ＋型ソース層非形成領域
【図１】
2006294853.tif 000003
【図２】
2006294853.tif 000004
【図３】
2006294853.tif 000005
【図４】
2006294853.tif 000006
【図５】
2006294853.tif 000007
【図６】
2006294853.tif 000008
【図７】
2006294853.tif 000009
【図８】
2006294853.tif 000010
【図９】
2006294853.tif 000011
【図１０】
2006294853.tif 000012
【図１１】
2006294853.tif 000013
【図１２】
2006294853.tif 000014
【図１３】
2006294853.tif 000015