(57)【要約】【課題】  印刷方法を用いてソース電極及びドレイン電極を形成した微細なゲート長、ソース電極幅、ドレイン電極幅を有する有機薄膜トランジスタを提供する。【解決手段】  基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタにおいて、少なくとも１つ以上の長方形のソース電極１０８、１０９およびドレイン電極１１０、１１１が間隔を設けて長手方向が平行で、両端部がずれて交互に配列し、前記ソース電極およびドレイン電極の一方の端部は電極連結部１０２、１１３を介して電極配線部１０２、１０４に接続されており、かつ前記ソース電極およびドレイン電極が設けられている領域はゲート電極１０３が設けられている領域内に配置されている有機薄膜トランジスタ。【選択図】        図１
2006294653.tif 000002
【特許請求の範囲】
【請求項１】
基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタにおいて、少なくとも１つ以上の長方形のソース電極およびドレイン電極が間隔を設けて長手方向が平行で、両端部がずれて交互に配列し、前記ソース電極およびドレイン電極の一方の端部は電極配線部に接続されており、かつ前記ソース電極およびドレイン電極が設けられている領域はゲート電極が設けられている領域内に配置されていることを特徴とする有機薄膜トランジスタ。
【請求項２】
基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタにおいて、少なくとも１つ以上の長方形のソース電極およびドレイン電極が間隔を設けて長手方向が平行で、両端部がずれて交互に配列し、前記ソース電極およびドレイン電極の一方の端部は電極連結部を介して電極配線部に接続されており、かつ前記ソース電極およびドレイン電極が設けられている領域はゲート電極が設けられている領域内に配置されていることを特徴とする有機薄膜トランジスタ。
【請求項３】
前記長方形のソース電極およびドレイン電極の短手方向の配線幅Ｗ１と、電極配線部または電極連結部のソース電極およびドレイン電極が接続する部分の配線幅Ｗ２が、Ｗ１：Ｗ２＝１：２以上であることを特徴とする請求項１または２に記載の有機薄膜トランジスタ。
【請求項４】
基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタの製造方法において、ソース電極およびドレイン電極と接続する電極配線部を形成する工程、印刷方法により少なくとも１つ以上の長方形のソース電極およびドレイン電極を間隔を設けて長手方向が平行で、両端部がずれて交互に配列して形成し、前記ソース電極およびドレイン電極の一方の端部と前記電極配線部を接続する工程を有することを特徴とする有機薄膜トランジスタの製造方法。
【請求項５】
基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタの製造方法において、印刷方法により少なくとも１つ以上の長方形のソース電極およびドレイン電極を間隔を設けて長手方向が平行で、両端部がずれて交互に配列して形成する第１工程、前記ソース電極およびドレイン電極の一方の端部と電極配線部の間に、印刷方法により電極連結部を形成して接続する第２工程を有し、前記第１工程の印刷解像度は第２工程の印刷解像度より高いことを特徴とする有機薄膜トランジスタの製造方法。
【請求項６】
前記第１工程の印刷方法は、オフセット印刷、インプリント転写印刷、スクリーン印刷またはインクジェット印刷であることを特徴とする請求項５に記載の有機薄膜トランジスタの製造方法。
【請求項７】
請求項１乃至３のいずれかに記載の有機薄膜トランジスタを用いた集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機半導体材料を用いた有機薄膜トランジスタおよびその製造方法に関する。特に、解像度が高い印刷工程を用いて有機薄膜トランジスタのソース電極及びドレイン電極を形成する際に必要となるソース電極及びドレイン電極のパターン形状に関する。
【背景技術】
【０００２】
近年、有機半導体材料を用いた薄膜トランジスタ（以下、有機薄膜トランジスタ）の開発競争が加速している。有機材料を用いることでプロセスの低温化が図れ、低コストで大面積にトランジスタを形成できることが期待される。薄型ディスプレイや電子ペーパーの駆動回路、無線認証（ＲＦ−ＩＤ）のタグ、ＩＣカードなどの応用展開が想定されている。技術的なレビューが幾つか存在する。（例えば、非特許文献１参照）
有機薄膜トランジスタの構造例を図１５に示す。３０１は基板、３０２はゲート電極、３０３はゲート絶縁膜、３０４は有機半導体膜、３０５はソース電極、３０６はドレイン電極である。
【０００３】
図１５において、基板３０１には例えばガラスエポキシ樹脂を用いることが出来る。この場合、ゲート電極３０２は導体膜をゲート電極形状にパターニング後、研磨による平坦化処理を行っている。さらにその上にゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を形成し有機薄膜トランジスタを構成している。
【０００４】
ソース電極およびドレイン電極においては、ゲート長と定義される両電極間隔を狭めること、両電極線幅の短縮などが技術課題である。ゲート長の短縮はドレイン電流の増加に、電極線幅の短縮はゲート電極とソース電極間の寄生容量の減少に寄与し、いずれもトランジスタ特性向上につながる。
【０００５】
従来から広く用いられているフォトリソグラフィに代わり印刷プロセスによるソース電極、ドレイン電極を使用することでコストダウンが可能である。従来技術としてスクリーン印刷による作成例がある（例えば、特許文献１参照）。
【０００６】
しかしながら、フォトリソグラフィに頼らない印刷技術でゲート長および電極線幅を短縮するのは技術的なハードルが高い。近年、この微細化のハードルを打ち破る技術としてオフセット印刷、マイクロコンタクトプリンティングなどが注目されている。
【０００７】
オフセット印刷を利用した回路形成としては、画像形成装置の素子電極をオフセット印刷により形成する工程が提案されている（例えば特許文献２）。また、レジストのパターニングをオフセット印刷で行い薄膜トランジスタを形成する方法が提案されている。（例えば特許文献３）
また、マイクロコンタクトプリンティングに関しては、シリコンナノパーティクルのパターン形成にマイクロコンタクトプリンティングを用いた工程が提案されている（例えば特許文献４）。さらには、有機薄膜トランジスタの電極形成に用いる提案がされている（例えば非特許文献２）。
【０００８】
また、インプリント技術の応用として、シリコンウエハ上にリフトオフで形成した金パターンを表面処理剤を塗布したシリコンウエハに押し付けることで転写する微細パターン形成法（以下、インプリント転写）も提案されている。（例えば特許文献５）
しかし、この様な微細電極形成に適する印刷技術は開発途上にあり複雑な回路形状を安定的に作るには課題がある。さらには基板表面の平坦性に敏感なプロセスであり、ガラスやシリコンウエハといった表面粗さが１ｎｍ以下の基板以外での適用例は少ない。
【特許文献１】特開２００２−２０４０１２号公報（第９頁）
【特許文献２】特開平９−３０６３４０号公報
【特許文献３】特許第２７０２０６８号公報
【特許文献４】特開２００２−３５３４３６号公報
【特許文献５】特開２００４−１１９７０８号公報
【非特許文献１】Ｃ．Ｄ．Ｄｉｍｉｔｒａｋｏｐｏｕｌｏｓ  他、「Ｏｒｇａｎｉｃ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ  ｆｏｒ  Ｌａｒｇｅ  Ａｒｅａ  Ｅｌｅｃｔｒｏｎｉｃｓ」、“Ａｄｖａｎｃｅｄ  Ｍａｔｅｒｉａｌ”、２００２年１４、Ｎｏ．２、ｐ．９９−１１７
【非特許文献２】Ｊａｎａ  Ｚａｕｍｓｅｉｌ  他、「Ｃｏｎｔａｃｔ  ｒｅｓｉｓｔａｎｃｅ  ｉｎ  ｏｒｇａｎｉｃ  ｔｒａｎｓｉｓｔｏｒｓ  ｔｈａｔ  ｕｓｅ  ｓｏｕｒｃｅ  ａｎｄ  ｄｒａｉｎ  ｅｌｅｃｔｏｒｏｄｅｓ  ｆｏｒｍｅｄ  ｂｙ  ｓｏｆｔ  ｃｏｎｔａｃｔ  ｌａｍｉｎａｔｉｏｎ」、“Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”，Ｖｏｌ．９３，Ｎｏ．１０、２００３年、ｐ．６１１７−６１２４
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の解決しようとする問題点は、有機薄膜トランジスタのソース電極及びドレイン電極の線幅を細く、ゲート長を短くしようとする際に、印刷技術を用いようとすると印刷面の平坦性が問題になる点である。印刷面にフィールド絶縁膜などによる凹凸があると正確にパターンを転写出来ないという課題があった。また、パターン形状依存性があり、配線パターンの粗密、配線の長短、斜方成分やドット形状等、複雑な形状が混在するパターンを印刷する上で再現性や歩留まりに課題があった。
【００１０】
本発明は、上記問題点を解消し、印刷方法を用いてソース電極およびドレイン電極を形成した微細なゲート長、ソース電極幅、ドレイン電極幅を有する有機薄膜トランジスタを提供することである。
【００１１】
また、本発明は、上記の有機薄膜トランジスタを容易に製造することができる有機薄膜トランジスタの製造方法を提供することである。
さらに、本発明は、上記の有機薄膜トランジスタを用いた集積回路を提供することである。
【課題を解決するための手段】
【００１２】
すなわち、本発明は、基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタにおいて、少なくとも１つ以上の長方形のソース電極およびドレイン電極が間隔を設けて長手方向が平行で、両端部がずれて交互に配列し、前記ソース電極およびドレイン電極の一方の端部は電極配線部に接続されており、かつ前記ソース電極およびドレイン電極が設けられている領域はゲート電極が設けられている領域内に配置されていることを特徴とする有機薄膜トランジスタである。
【００１３】
また、本発明は、基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタにおいて、少なくとも１つ以上の長方形のソース電極およびドレイン電極が間隔を設けて長手方向が平行で、両端部がずれて交互に配列し、前記ソース電極およびドレイン電極の一方の端部は電極連結部を介して電極配線部に接続されており、かつ前記ソース電極およびドレイン電極が設けられている領域はゲート電極が設けられている領域内に配置されていることを特徴とする有機薄膜トランジスタである。
【００１４】
前記長方形のソース電極およびドレイン電極の短手方向の配線幅Ｗ１と、電極配線部または電極連結部のソース電極およびドレイン電極が接続する部分の配線幅Ｗ２が、Ｗ１：Ｗ２＝１：２以上であることが好ましい。
【００１５】
また、本発明は、基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタの製造方法において、ソース電極およびドレイン電極と接続する電極配線部を形成する工程、印刷方法により少なくとも１つ以上の長方形のソース電極およびドレイン電極を間隔を設けて長手方向が平行で、両端部がずれて交互に配列して形成し、前記ソース電極およびドレイン電極の一方の端部と前記電極配線部を接続する工程を有することを特徴とする有機薄膜トランジスタの製造方法である。
【００１６】
また、本発明は、基基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタの製造方法において、印刷方法により少なくとも１つ以上の長方形のソース電極およびドレイン電極を間隔を設けて長手方向が平行で、両端部がずれて交互に配列して形成する第１工程、前記ソース電極およびドレイン電極の一方の端部と電極配線部の間に、印刷方法により電極連結部を形成して接続する第２工程を有し、前記第１工程の印刷解像度は第２工程の印刷解像度より高いことを特徴とする有機薄膜トランジスタの製造方法である。
【００１７】
前記第１工程の印刷方法は、オフセット印刷、インプリント転写印刷、スクリーン印刷またはインクジェット印刷であることが好ましい。
さらに、本発明は、上記の有機薄膜トランジスタを用いた集積回路である。
【００１８】
本発明の有機薄膜トランジスタは、ソース電極およびドレイン電極を印刷プロセスで形成する際に、必要な印刷解像度に応じてプロセスを分割して電極を形成したものである。すなわち、ゲート電極面上において、ソース電極、ドレイン電極となる第１導電体および第２導電体を交互に配列させる印刷解像度が高い印刷方法を用いてゲート電極面上からはみ出さないよう形成するのである。フラットなゲート電極面上のみに形成するため、解像度が高いファインな配線を形成することが可能となる。
【００１９】
しかし、これだけでは電源およびグランドに対する接続が不可能なためソース電極およびドレイン電極として機能しない。従ってプロセスを分けて配線として機能させることになる。すなわち、第１工程において印刷解像度が高い第１の印刷方法を用いて平坦なゲート電極上にソース電極およびドレイン電極を交互に配列させて形成する。次に、第２工程において、上記ソース電極およびドレイン電極を交互に配列した部分と、その周囲に位置する引き回し配線の部分とを連結する部分を第２の印刷方法を用いて印刷するのである。
【００２０】
このように、平坦な面に適し印刷解像度が高い第１の印刷方法と、印刷解像度は第１の印刷方法より劣るが面の凹凸を乗り越えて印刷が可能な第２の印刷方法を組み合わせた２段階プロセスとすることで課題を解決することが出来る。
【００２１】
製造工程は印刷工程が２工程となるデメリットは、フォトリソグラフィを利用したプロセスを上回るコストメリットを得ることが可能である。コストメリットを享受する上では、第１導電体および第２導電体を交互に配列した部分の導電体の配線幅Ｗ１と、接続する引き回し配線を連結する電極連結部分の配線幅Ｗ２の比が、Ｗ１：Ｗ２＝１：２以上であることが望ましい。
【００２２】
ここで述べる印刷解像度とは、安定的に印刷可能な線幅と位置の繰り返し精度で決められる評価指標である。位置の繰り返し精度は概ね機械精度で決定付けられ、ステップアンドリピート方式の露光装置に代表される精密光学位置合わせ機構を有する装置の場合は１μｍ以下の精度を持つ。一方、光学的な位置合わせ機構を持たない機械装置の場合は概ね±１００μｍ程度である。線幅に関しては、オフセット印刷の場合で、概ね２０μｍ、スクリーン印刷の場合で概ね５０μｍ、インプリント転写印刷の場合で概ね１μｍ、インクジェット印刷の場合で概ね３０μｍの線幅を持つ配線を作成可能である。
【００２３】
第１工程で用いる印刷工程としてオフセット印刷を用いた場合は、概ね２０μｍという微細配線が形成可能なだけでなく、基板側に対する密着力に優れた配線を提供することが可能である。
【００２４】
第１工程で用いる印刷工程としてインプリント転写印刷を用いた場合は、概ね１μｍという微細配線が形成可能なだけでなく、圧着後の乾燥プロセスが不要というメリットがある。
【００２５】
第１工程で用いる印刷工程としてインクジェット印刷を用いた場合は、概ね３０μｍという微細配線が形成可能なだけでなく、非接触であることからゲート絶縁膜表面を汚染しにくいというメリットがある。
【００２６】
また同一の印刷方法であっても、解像度とその他のパラメータ、例えば膜厚や欠陥頻度等はトレードオフの関係にある。例えば、同じスクリーン印刷を用いても線幅を細くしようとするとインキのにじみがなく硬いペーストとなることから版の乳剤厚さと遜色ない厚膜になる。一方、線幅が太くて良い場合にはインキのダレが利用できるため膜厚が薄くなるよう調整することが可能である。従って、第１工程と第２工程に同一方法のスクリーン印刷技術を用いたとしても、使用条件や冶工具類を変更することによって目的に応じた印刷解像度を得るよう適応範囲内で調整することが可能である。また、必要とする印刷解像度の条件が比較的緩い場合には同一方法、同一条件下で一度に印刷することも可能である。
【発明の効果】
【００２７】
本発明によれば、印刷方法を用いてソース電極およびドレイン電極を形成した微細なゲート長、ソース電極幅、ドレイン電極幅を持つ有機薄膜トランジスタを提供することができる。
【００２８】
また、本発明は、上記の有機薄膜トランジスタを容易に製造することができる有機薄膜トランジスタの製造方法を提供することができる。
さらに、本発明は、上記の有機薄膜トランジスタを用いた集積回路を提供することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明を詳細に説明する。
本発明は、図１および図２に示す有機半導体膜を用いた有機薄膜トランジスタにおいて、有機薄膜トランジスタが基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極によって構成されており、基板面上において長さＬ１、幅Ｗ１の長方形の第１導電体と、長さＬ２、幅Ｗ１の長方形の第２導電体が、幅方向の間隔Ｓ１及び長さ方向の間隔Ｓ２を隔て交互に、端部がずれて配列されている状態を有し、第１導電体をソース電極の一部、第２導電体をドレイン電極の一部として用いるものであり、第１導電体および第２導電体がゲート電極面からはみ出さないことを特徴とする有機薄膜トランジスタである。
【００３０】
また、本発明の有機薄膜トランジスタの製造方法は、第１工程でソース電極及びドレイン電極を平行で交互に、端部がずれて配列しさせて形成する工程と、第２工程で第１工程で形成したソース電極及びドレイン電極を引き回し配線と連結する電極連結部を形成する工程を有し、第１工程および第２工程は印刷工程であり、第１工程の印刷解像度は第２工程の解像度より高いことを特徴とする。
【００３１】
本発明の有機薄膜トランジスタの製造方法の一例を図１に示す。図１（ａ）は平面図、図１（ｂ）はＡ−Ａ’線に沿った断面図である。１０１は基板、１０２はソース電極配線部、１０８、１０９は導体膜からなるソース電極、１１２はソース電極連結部、１０３は導体膜からなるゲート電極、１０５はゲート絶縁膜、１０４はドレイン電極配線部、１１０、１１１は導体膜からなるドレイン電極、１１３はドレイン電極連結部、１１４は有機半導体膜である。
【００３２】
図１においてソース電極配線部１０２は紙面左方向に、ドレイン電極配線部１０４は紙面右方向に延伸しているのを省略してある。
図１はボトムコンタクト型の有機薄膜トランジスタを作成したもので、チャネル領域はソース電極１０８，１０９及びドレイン電極１１０，１１１で挟まれた部分で有機半導体膜１１４がある領域である。また、ソース電極１０８，１０９及びドレイン電極１１０，１１１が形成されているチャネル領域は、ゲート電極１０３が設けられている領域内に配置されている。図１においては、有機半導体膜１１４とゲート電極１０３とは同じ領域である。
【００３３】
図１において、交互に配列したソース電極１０８，１０９およびドレイン電極１１０，１１１は第１工程において第１の印刷方法で作成する。ソース電極連結部１１２とドレイン電極連結部１１３は、第２工程においてソース電極の引き回し配線のソース電極配線部１０２およびドレイン電極の引き回し配線のドレイン電極配線部１０４とを接続する第２の印刷方法で作成する。
【００３４】
第２工程の印刷方法の印刷解像度は、第１工程の印刷方法より劣るため、ソース電極連結部１１２とドレイン電極連結部１１３は第１工程の印刷方法で作成したソース電極１０８，１０９やドレイン電極１１０，１１１と比べ細線性に劣る。しかしながら、第２工程の印刷方法では膜厚が第１工程の印刷方法より厚くなるため、ゲート電極１０３とソース電極配線部１０２およびゲート電極１０３とドレイン電極配線部１０４との間に形成されるギャップを乗越えて配線の連結が可能である。従って、フォトリソグラフィとエッチングを用いたパターニングよりはるかに簡便な印刷方法を用いて、ゲート長さが短く、線幅が細いソース電極およびドレイン電極を作成することが可能になる。
【００３５】
図１においては、交互に配列されたソース電極およびドレイン電極が各２本ずつある例であるが、本質的には第１工程において第１の印刷方法で印刷される電極配置は１組のソース電極及びドレイン電極があればよい。
【００３６】
図２は第１工程において第１の印刷方法に用いる交互の配置をなすソース電極およびドレイン電極の形状例を示す模式図である。基板面上において長さＬ１幅Ｗ１の長方形の第１導電体２０１，２０２，２０３と、長さＬ２幅Ｗ１の長方形の第２導電体２０４，２０５，２０６が幅方向の間隔Ｓ１及び長さ方向の間隔Ｓ２を隔てて交互に配置されている状態にある。第１導電体２０１，２０２，２０３をソース電極、第２導電体２０４，２０５，２０６をドレイン電極として用いる。また第１工程の印刷方法で形成される第１導電体２０１，２０２，２０３および第２導電体２０４，２０５，２０６がゲート電極面からはみ出さない形状となっている。
【００３７】
図２において、ソース電極およびドレイン電極がそれぞれ３本あるのはドレイン電流を多く取るためのくし歯配線構造を想定しているためで、トランジスタとして機能させるには最低一組のソース電極及びドレイン電極があれば良い。
【００３８】
チャネル長さはソース電極及びドレイン電極の間隔であるＳ１に相当する。
ソース電極およびドレイン電極はＳ２の距離だけ端部がずれて配置している。このことにより第２工程において第２の印刷方法を用いる際に、第１工程において第１の印刷方法で作成したソース（ドレイン）電極と第２の印刷方法で作成したソース（ドレイン）電極が接続できることになる。Ｓ２の値は、製造に用いる第２の印刷方法の位置合わせ精度によって決まる。
【００３９】
図２からは第１の印刷方法によるソース電極およびドレイン電極と、ゲート電極との位置関係が不明であるが、平坦なゲート電極面を使うことから、第１の印刷方法によるソース電極およびドレイン電極はゲート電極面上にあれば良い。また、図２は一つの形状例であって、ゲート電極面上に第１の印刷方法によって安定に作成することが出来れば図１２に例示するように、長方形の電極同士をつないだくし歯形状部分を一度に形成しても良い。図１２において５０１は第１導電体、５０２は第２導電体で、各々の点線より先の部分のＸ，Ｙが図２の形状となる。また、図２ではＬ１＜Ｌ２となっているが、これは例示に過ぎずＬ１＝Ｌ２であってもＬ１＞Ｌ２であっても良い。
【００４０】
有機薄膜トランジスタの構造は、基板に対し有機半導体膜の上にソース電極、ドレイン電極を形成するトップ電極構造（以下、ＴＥ構造）と、ゲート絶縁膜上にソース電極、ドレイン電極を形成した後に有機半導体膜を形成するボトム電極構造（以下、ＢＥ構造）が知られている。本発明の製造方法は、図１を用いてＢＥ構造で説明したが図１５のようなＴＥ構造に適用することも可能である。
【００４１】
本発明の別の有機薄膜トランジスタは、図１１に示す様に、少なくとも１つ以上の長方形のソース電極４０８、４０９およびドレイン電極４１０、４１１が間隔を設けて長手方向が平行で、両端部がずれて交互に配列し、前記ソース電極４０８、４０９の一方の端部はソース電極配線部４０２に接続されており、ドレイン電極４１０、４１１の一方の端部はドレイン電極配線部４０４に接続されており、かつ前記ソース電極４０８、４０９およびドレイン電極４１０、４１１が設けられている領域はゲート電極４０３が設けられている領域内に配置されている。
【００４２】
上記の本発明の有機薄膜トランジスタの製造方法は、ソース電極およびドレイン電極と接続するソース電極配線部４０２、ドレイン電極配線部４０４を形成する工程、印刷方法により少なくとも１つ以上の長方形のソース電極４０８、４０９およびドレイン電極４１０、４１１を間隔を設けて長手方向が平行で、両端部がずれて交互に配列して形成し、前記前記ソース電極４０８、４０９の一方の端部はソース電極配線部４０２と接続し、ドレイン電極４１０、４１１の一方の端部はドレイン電極配線部４０４と接続させることにより行なわれる。この製造方法では、印刷の解像度が設計仕様を満足すべく十分高ければ、一つの印刷方法で行うことができる。
【００４３】
本発明におけるソース電極、ドレイン電極の形成に用いることが出来る印刷技術としては、オフセット印刷、スクリーン印刷、マイクロコンタクトプリンティング、インプリント転写印刷などが挙げられる。
【００４４】
本発明のゲート電極、ソース電極、ドレイン電極としては、金、銀、白金などの貴金属や銅、アルミニウムなど導電率が高い材料を含む導電性ペースト材料を用いることが出来る。また、導電性ポリマーを用いてこれらの電極を形成することも出来る。粘度を印刷に適した範囲に調合するために、バインダーとしてポリエステルなどのポリマーや希釈溶剤などを適宜混合することができる。さらには樹脂基板のガラス転移温度（Ｔｇ）よりも低い焼成温度で硬化する低温焼成型のペーストが良い。例えば、ハリマ化成のナノペースト、東洋紡のＡｇペーストＤＰ１２０−Ｈ３、太陽インキ製造の導電性ペーストＥＣＭ−１００、ＡＦ４８１０などを用いることが出来る。
【００４５】
本発明の基板としては、シリコンウエハやガラスなどの無機材料や、ポリエチレンテレフタレート、ポリカーボネート、ポリエチレン、ポリスチレン、ポリイミド、ポリ酢酸ビニル、ポリ塩化ビニル、ポリ塩化ビニリデンなどの高分子材料などから選択することが可能である。基板は、平坦性、強度、耐熱性、熱膨張係数、コストなどの観点から適宜用途に応じて選択することが可能である。
【００４６】
本発明の有機半導体膜としては、ペンタセン、テトラセン、アントラセンなどのπ共役電子を持つオリゴマーやポリチオフェン、ポリアセン、ポリアセチレン、ポリアニリン等の有機半導体ポリマーなどから適宜選択することが可能である。
【００４７】
本発明のゲート絶縁膜としてはＳｉＯ2 ，Ａｌ2 Ｏ3 ，Ｔａ2 Ｏ5 などの無機酸化物やＳｉ3 Ｎ4 などの窒化物を用いることが出来る。ゲート絶縁膜は、オン抵抗を下げ、ドレイン電流を増大するためには高誘電率材料であることが望ましい。また、ポリビニルフェノール（ＰＶＰ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリエチレン、ポリイミドなどの絶縁性有機ポリマーを用いることも出来る。
【００４８】
本発明によれば、印刷方法を用いてソース電極およびドレイン電極を形成した微細なゲート長、ソース電極幅、ドレイン電極幅を持つ有機薄膜トランジスタを製造することができる。例えば、ゲート長は２０μｍ以下、好ましくは５００〜５０００ｎｍであり、ソース電極幅は２０μｍ以下、好ましくは５００〜５０００ｎｍであり、ドレイン電極幅は２０μｍ以下、好ましくは５００〜５０００ｎｍである有機薄膜トランジスタを製造することができる。
【実施例】
【００４９】
以下、実施例を示し本発明をさらに具体的に説明する。
実施例１
図１、図３〜図６を用いて第１の印刷方法がオフセット印刷、第２の印刷方法がスクリーン印刷である場合の本発明の有機薄膜トランジスタの製造方法について説明する。各図において（ａ）、（ｂ）はそれぞれ平面図、断面図を示す。
【００５０】
図３は基板１０１上の導体膜がソース電極配線部１０２、ドレイン電極配線部１０４、ゲート電極１０３となるようパターン形成が出来た状態を示す。基板および導体膜としてフレキシブルプリント基板用途で市販されているポリイミドと銅のＦＰＣ基板（京セラ製）を用いた。ポリイミドと銅の厚さはそれぞれ２５μｍ、１８μｍである。プリント基板の作成プロセスに沿って銅をウエットエッチングでパターニングし、図３の形態とした。さらに銅表面をソフトエッチングすることで銅厚を１２μｍまで薄くした後、ＣＭＰ（化学機械研磨）により表面を平坦化した。
【００５１】
図４は図３の工程が終わった基板に対し、図３のゲート電極１０３上にゲート絶縁膜１０５を作成したものである。ゲート絶縁膜としてはマグネトロンスパッタで成膜したアルミナを用いた。膜厚は３５０ｎｍである。ゲート絶縁膜をゲート電極上だけにつけるローカライズの手法としてはメタルマスクによる遮蔽成膜を行った。メタルマスクの位置合わせには市販のマスクアライナを位置合わせ用に改造したものを用いた。
【００５２】
図５は図４の工程が終わった基板に対し、ソース電極１０８，１０９およびドレイン電極１１０，１１１を第１の印刷方法を用いて形成したものである。第１の印刷方法として、ガラス凹版を用いたオフセット印刷を行った。凹版の溝深さは８μｍであり、ソース電極およびドレイン電極の線幅と長さはそれぞれ２０μｍ、５００μｍである。ゲート長さは２０μｍ、ゲート幅は１３８０μｍである。印刷に用いたペーストは太陽インキ製の銀ペーストＡＦ４８１０でオフセット印刷に適するよう粘度調整をしてある。印刷後の基板はクリーンオーブンにて１８０℃、１時間大気雰囲気にて乾燥を行った。
【００５３】
図６は図５の工程が終わった基板に対し、第１のプロセスで作成したソース電極１０８，１０９、ドレイン電極１１０，１１１とエッチングにてパターン形成した銅のソース電極配線部１０２およびドレイン電極配線部１０４を連結するため、第２の印刷方法にてソース電極連結部１１２およびドレイン電極連結部１１３を形成したものである。第２の印刷方法としては、スクリーン印刷を用いた。
【００５４】
スクリーン印刷機はマイクロテック社製で、繰り返し精度±１０μｍで位置合わせ出来る構造になっている。ソース電極連結部１１２およびドレイン電極連結部１１３の線幅と長さはそれぞれ１３０μｍ、６０μｍである。印刷に用いたペーストは太陽インキ製の銀ペーストでスクリーン印刷に適するよう２００Ｐａ．ｓ程度に粘度調整をしてある。印刷後の基板はクリーンオーブンにて１８０℃、１時間大気雰囲気にて乾燥を行った。乾燥後のソース電極およびドレイン電極の膜厚は１２μｍである。ゲート電極１０３の膜厚と同等であることから、ソース電極配線部１０２とゲート電極１０３、もしくはドレイン電極配線部１０４とゲート電極１０３の間に形成されるギャップで断線が生じない。従って第１工程の印刷方法によるソース電極、ドレイン電極と、第２工程の印刷方法によるソース電極、ドレイン電極を介して、それぞれの引き回し配線に確実に接続されることになる。
【００５５】
図６の工程が終わった基板に対し、界面処理を施した後に有機半導体膜を形成したものが図１である。図１（ａ）の点線枠１１４の部分に対し、メタルマスクによるマスク蒸着を真空蒸着装置で行って、有機半導体を成膜した。有機半導体材料はペンタセンである。到達真空度２Ｅ−５Ｐａ、基板温度６０℃にてＫセル温度を３２０℃まで昇温し成膜を行った。膜厚は５０ｎｍである。上記の工程を終えることで有機薄膜トランジスタを作成した。
【００５６】
図１の有機半導体の成膜工程まで終了した基板は、トランジスタ素子完成後にＤＣ特性を半導体パラメータアナライザ（ＨＰ４１５５Ｂ）で測定した。
移動度は、下記の式（１）に従って算出した。
【００５７】
【数１】
2006294653.tif 000003
【００５８】
ここで、Ｃiはゲート絶縁膜の１×１ｃｍ2 の静電容量である。Ｗ、Ｌはそれぞれゲート幅およびゲート長である。Ｖgはゲート電圧、Ｉdはソース電極、ドレイン電極間を流れるドレイン電流を示す。
【００５９】
ドレイン電圧−２０Ｖを一定とし、ゲート電圧を＋２０Ｖから−２０Ｖまでスイープした際におけるＶg、Ｉdカーブから算出した移動度は概ね０．２ｃｍ2 ／Ｖｓとなり、良好なトランジスタ特性が得られた。
【００６０】
以上のように、第１の印刷方法と第２の印刷方法に分離してソース電極およびドレイン電極を形成することでゲート長が短く、電極幅が狭いものを安定的に作成することが出来た。
【００６１】
また、第１工程で用いる印刷工程としてオフセット印刷を用いたことで、２０μｍという微細配線が形成できただけでなく、基板側に対する密着力に優れた配線を得ることが出来た。
【００６２】
実施例２
第１工程における第１の印刷方法が転写パターン印刷であること以外は実施例１と同じ手法である場合の本発明の製造方法について詳細に説明する。
【００６３】
図３および図４の工程は実施例１と同じため説明は省略する。
図５は図４の工程が終わった基板に対し、ソース電極１０８，１０９およびドレイン電極１１０，１１１を第１の印刷方法を用いて形成したものである。第１の印刷方法として、転写パターン印刷を行った。転写パターン印刷は、特開２００４−１１９７０８号公報に記載されている方法に準じている。
【００６４】
あらかじめガラス基板上にソース電極およびドレイン電極の金パターン形状をリフトオフ法でパターン形成しておく。ソース電極およびドレイン電極の線幅と長さはそれぞれ５μｍ、５００μｍである。ゲート長さは５μｍ、ゲート幅は１３８０μｍである。ガラス基板にはＨＯＹＡ製のフォトマスク用（３インチ角、厚さ１．１ｍｍ）を用いた。パターンデータは鏡像とすることで転写後に正しい形状になる。
【００６５】
次に、図５の工程まで終了した基板１０１に対して表面処理剤をスピンコートした。表面処理剤には水素化シルセスキオキサン（ＨＳＱ：Ｈｙｄｒｏｇｅｎ  Ｓｉｌｓｅｓｑｕｉｘａｎｅ）を用いた。塗布後５０℃で２０分ホットプレートで加熱を行った。ついで金パターンが形成されたガラス基板をアライメントマークに合わせながら基板に押し付けることで、金パターンを基板上に転写した。
【００６６】
図６および図１の第２工程は実施例１と同様に行なった。
図１の有機半導体の成膜工程まで終了した基板は、トランジスタ素子完成後に実施例１に準じてＤＣ特性を測定した。
【００６７】
ドレイン電圧−２０Ｖを一定とし、ゲート電圧を＋２０Ｖから−２０Ｖまでスイープした際におけるＶｇＩｄカーブから算出した移動度は概ね０．２ｃｍ2 ／Ｖｓとなり、良好なトランジスタ特性が得られた。
【００６８】
以上のように、第１の印刷方法と第２の印刷方法に分離してソース電極およびドレイン電極を形成することでゲート長が短く、電極幅が狭いものを安定的に作成することが出来た。
【００６９】
また第１工程で用いる印刷工程としてインプリント転写印刷を用いたことで、５μｍという微細配線が形成できただけでなく、圧着後の乾燥プロセスが不要というメリットを得ることが出来た。
【００７０】
実施例３
第１工程における第１の印刷方法がインクジェット印刷であること以外は実施例１と同じ手法である場合の本発明の製造方法について詳細に説明する。
【００７１】
図３および図４の工程は実施例１と同様に行った。
図５は図４の工程が終わった基板に対し、ソース電極１０８，１０９およびドレイン電極１１０，１１１を第１の印刷方法を用いて形成したものである。第１の印刷方法として、インクジェット印刷を行った。
【００７２】
インクジェット印刷は、ＸＹステージを有するトライテック社製インクジェット描画装置を用いて行った。１５ｐｌ対応のブラザー製ピエゾ駆動ヘッドを使用し３ｋＨｚの駆動周波数で制御した。
【００７３】
ソース電極連結部１１２およびドレイン電極連結部１１３の線幅と長さはそれぞれ３０μｍ、５００μｍである。ゲート長さは３０μｍ、ゲート幅は１３８０μｍである。印刷に用いたペーストはハリマ化成製の銀ペーストでインクジェット印刷に適するよう５ｍＰａ．ｓ程度に粘度調整をしてある。印刷後の基板はクリーンオーブンにて２２０℃、１時間大気雰囲気にて乾燥を行った。
【００７４】
図６および図１の工程は実施例１と同様に行った。
図１の有機半導体の成膜工程まで終了した基板は、トランジスタ素子完成後に実施例１に準じてＤＣ特性を測定した。
【００７５】
ドレイン電圧−２０Ｖを一定とし、ゲート電圧を＋２０Ｖから−２０Ｖまでスイープした際におけるＶｇＩｄカーブから算出した移動度は概ね０．２ｃｍ2 ／Ｖｓとなり、良好なトランジスタ特性が得られた。
【００７６】
以上のように、第１の印刷方法と第２の印刷方法に分離してソース電極およびドレイン電極を形成することでゲート長が短く、電極幅が狭いものを安定的に作成することが出来た。
【００７７】
また、第１工程で用いる印刷工程としてインクジェット印刷を用いることで、３０μｍという微細配線が形成できただけでなく、非接触であることからゲート絶縁膜表面を汚染しにくいというメリットを得ることが出来た。
【００７８】
実施例４
図７〜図１０を用いて第１工程および第２工程のいずれも印刷方法がスクリーン印刷である場合の本発明の有機薄膜トランジスタの製造方法について説明する。各図において（ａ）、（ｂ）はそれぞれ平面図、断面図を示す。
【００７９】
図７は基板４０１上の導体膜がソース電極配線部４０２、ドレイン電極配線部４０４、ゲート電極４０３となるようパターン形成した状態を示す。基板および導体膜としてフレキシブルプリント基板用途で市販されているポリイミドと銅のＦＰＣ基板（京セラ製）を用いた。ポリイミドと銅の厚さはそれぞれ２５μｍ、１８μｍである。プリント基板の作成プロセスに沿って銅をウエットエッチングでパターニングし、図７の形態とした。さらに銅表面をソフトエッチすることで銅厚を１２μｍまで薄くした後、ＣＭＰ（化学機械研磨）により表面を平坦化した。
【００８０】
図８は図７の工程が終わった基板に対し、図７のゲート電極４０３上にゲート絶縁膜４０５を作成したものである。ゲート絶縁膜としてはマグネトロンスパッタで成膜したアルミナを用いた。膜厚は３５０ｎｍである。ゲート絶縁膜をゲート電極上だけにつけるローカライズの手法としてはメタルマスクによる遮蔽成膜を行った。メタルマスクの位置合わせには市販のマスクアライナを位置合わせ用に改造したものを用いた。
【００８１】
図９は図８の工程が終わった基板に対しフィールド絶縁膜４０６，４０７を形成したものである。素子分離を確実に行いかつゲート長が銅のウエットエッチング状況で変化するのを防ぐためにフィールド絶縁膜を導入している。フィールド絶縁膜はスクリーン印刷を用いて形成した。印刷に使用した材料はソルダーレジスト材料である。太陽インキ製造製のＦＣ−ＨＡＲＤ  ＣＦ３０Ｇを用いた。スクリーン印刷機はマイクロテック製で、繰り返し精度±１０μｍで位置合わせ出来る構造になっている。使用した版はステンレス製５００メッシュカレンダー織のコンビネーションタイプである。印刷後の基板はクリーンオーブンにて１５０℃、３０分大気雰囲気にて乾燥を行った。
【００８２】
図１０は図９の工程が終わった基板に対し、ソース電極４０８，４０９およびドレイン電極４１０，４１１を第１の印刷方法を用いて形成したものである。第１の印刷方法として、スクリーン印刷を用いた。スクリーン印刷機はマイクロテック製で、繰り返し精度±１０μｍで位置合わせ出来る構造になっている。ソース電極４０８，４０９およびドレイン電極４１０，４１１の線幅と長さはそれぞれ５０μｍ、５００μｍである。印刷に用いたペーストは太陽インキ製の銀ペーストでスクリーン印刷に適するよう２００Ｐａ．ｓ程度に粘度調整をしてある。印刷後の基板はクリーンオーブンにて１８０℃、１時間大気雰囲気にて乾燥を行った。
【００８３】
図１０の工程が終わった基板に対し、界面処理を施した後に有機半導体膜を形成したものが図１１である。図１１（ａ）の点線枠４１４の部分に対し、メタルマスクによるマスク蒸着を真空蒸着装置で行って、有機半導体を成膜した。有機半導体材料はペンタセンである。到達真空度２Ｅ−５Ｐａ、基板温度６０℃にてＫセル温度を３２０℃まで昇温し成膜を行った。膜厚は５０ｎｍである。上記の工程を終えることで有機薄膜トランジスタを作成した。
【００８４】
図１１の有機半導体の成膜工程まで終了した基板は、トランジスタ素子完成後に実施例１に準じてＤＣ特性を測定した。
ドレイン電圧−２０Ｖを一定とし、ゲート電圧を＋２０Ｖから−２０Ｖまでスイープした際におけるＶｇＩｄカーブから算出した移動度は概ね０．２ｃｍ2 ／Ｖｓとなり、良好なトランジスタ特性が得られた。
【００８５】
以上のように、印刷解像度が単一の印刷方法で問題がない場合は、第１の印刷方法と第２の印刷方法を等しくスクリーン印刷を用いることができる。この場合はソース電極およびドレイン電極を１度で作成することが出来た。また、この場合においても印刷する形状が図２と同様な長方形が並んだ単純なパターンであるため、安定的に作成することが出来た。
【００８６】
実施例５
図１３は実施例１の製造方法を用いて作成した有機薄膜トランジスタを並べて３段インバータを試作したものである。図１４は等価回路図である。ｐ型の半導体特性を示すペンタセンだけでインバータを構成するため、一方は絶えずＶｓｓがゲートに印加されてオン状態となる負荷トランジスタを有している。アクティブトランジスタと負荷トランスタの抵抗差で出力電圧が決まるため、アクティブ側と負荷側のチャネル幅を違ったサイズとしている。
【００８７】
ここではアクティブ側と負荷側で抵抗比が６あるように設定している。
６０１の一点鎖線枠は、単段のインバータを構成する要素で図１３においては３段目の出力端子Ｖｏｕｔに接続されている部分である。この単段部分において、各構成要素を説明すると、６０２がアクティブトランジスタのゲート電極、６０３が負荷トランジスタのゲート電極、６０４の点線枠がアクティブトランジスタのゲート絶縁膜の成膜エリア、６０５の点線枠が負荷トランジスタのゲート絶縁膜の成膜エリア、６０６の点線枠がアクティブトランジスタの有機半導体膜の成膜エリア、６０７の点線枠が負荷トランジスタの有機半導体膜の成膜エリア、６０８がアクティブ領域のソース電極およびドレイン電極の千鳥配置部分、６０９が負荷トランジスタ領域のソース電極およびドレイン電極の千鳥配置部分、６１０がアクティブ領域のソース電極の千鳥配置部分と引き回し配線部分ＧＮＤとの接続部、６１１がアクティブ領域のドレイン電極の千鳥配置部分と引き回し配線部分Ｖｏｕｔとの接続部および負荷トランジスタ領域のソース電極の千鳥配置部分と引き回し配線部分Ｖｏｕｔとの接続部、６１２が負荷トランジスタ領域のドレイン電極の千鳥配置部分と引き回し配線部分Ｖｓｓとの接続部である。
【００８８】
実施例１において説明した通り、６０８と６０９のソース電極およびドレイン電極の千鳥配置部分は第１のステップにおける第１の印刷方法であるオフセット印刷で作成される。また６１０，６１１，６１２のソース電極およびドレイン電極の千鳥配置部分と引き回し配線部分の接続箇所は第２のステップにおける第２の印刷方法であるスクリーン印刷で作成される。このような２段階の印刷プロセスを経ることで、微細なソース電極及びドレイン電極を持つトランジスタを安定的に作成することが出来る。
【００８９】
本発明の製造方法で作製した有機薄膜トランジスタからなる図１３のインバータ回路では、Ｖｓｓ＝−２４Ｖ、ＧＮＤ＝０ＶとしてＶｉｎに２００Ｈｚ、振幅２４Ｖの矩形波を入力するとＶｏｕｔの出力段にはレンジで９．４Ｖの同位相の波形を得ることが出来、インバータが正常に動作していることを確認することが出来た。出力のＨ→Ｌ信号の立下り波形から算出した遅延時間は０．９ｍｓ程度と順当なインバータ特性を得ることが出来た。
【産業上の利用可能性】
【００９０】
本発明の有機薄膜トランジスタは、印刷方法を用いてソース電極およびドレイン電極を形成した微細なゲート長、ソース電極幅、ドレイン電極幅を有するので、集積回路、安価なＩＣカード等に利用することができる。
【図面の簡単な説明】
【００９１】
【図１】本発明の有機薄膜トランジスタを示す模式図である。
【図２】本発明の製造方法の第１工程に用いるパターン形状例を示す模式図である。
【図３】本発明の有機薄膜トランジスタの製造方法を示す模式図である。
【図４】本発明の有機薄膜トランジスタの製造方法を示す模式図である。
【図５】本発明の有機薄膜トランジスタの製造方法を示す模式図である。
【図６】本発明の有機薄膜トランジスタの製造方法を示す模式図である。
【図７】本発明の有機薄膜トランジスタの製造方法を示す模式図である。
【図８】本発明の有機薄膜トランジスタの製造方法を示す模式図である。
【図９】本発明の有機薄膜トランジスタの製造方法を示す模式図である。
【図１０】本発明の有機薄膜トランジスタの製造方法を示す模式図である。
【図１１】本発明の有機薄膜トランジスタの製造方法を示す模式図である。
【図１２】本発明の製造方法の第１工程に用いるパターン形状例を示す模式図である。
【図１３】本発明のトランジスタを用いた３段インバータの模式図である。
【図１４】図１３の３段インバータの等価回路図である。
【図１５】従来技術の有機薄膜トランジスタの構造を示す模式図である。
【符号の説明】
【００９２】
１０１  基板
１０２  ソース電極配線部
１０３  ゲート電極
１０４  ドレイン電極配線部
１０５  ゲート絶縁膜
１０８  ソース電極
１０９  ソース電極
１１０  ドレイン電極
１１１  ドレイン電極
１１２  ソース電極連結部
１１３  ドレイン電極連結部
１１４  有機半導体膜
２０１  第１導電体
２０２  第１導電体
２０３  第１導電体
２０４  第２導電体
２０５  第２導電体
２０６  第２導電体
３０１  基板
３０２  ゲート電極
３０３  ゲート絶縁膜
３０４  有機半導体膜
３０５  ソース電極
３０６  ドレイン電極
４０１  基板
４０２  ソース電極配線部
４０３  ゲート電極
４０４  ドレイン電極配線部
４０５  ゲート絶縁膜
４０６  フィールド絶縁膜
４０７  フィールド絶縁膜
４０８  ソース電極
４０９  ソース電極
４１０  ドレイン電極
４１１  ドレイン電極
４１４  有機半導体膜
５０１  第１導電体
５０２  第２導電体
６０１  単段のインバータを構成する要素（１点鎖線枠）
６０２  アクティブトランジスタのゲート電極
６０３  負荷トランジスタのゲート電極
６０４  アクティブトランジスタのゲート絶縁膜の成膜エリア（点線枠）
６０５  負荷トランジスタのゲート絶縁膜の成膜エリア（点線枠）
６０６  アクティブトランジスタの有機半導体膜の成膜エリア（点線枠）
６０７  負荷トランジスタの有機半導体膜の成膜エリア（点線枠）
６０８  アクティブ領域のソース電極およびドレイン電極の交互配置部分
６０９  負荷トランジスタ領域のソース電極およびドレイン電極の交互配置部分
６１０  アクティブ領域のソース電極の交互配置部分と引き回し配線部分ＧＮＤとの接続部
６１１  アクティブ領域のドレイン電極の交互配置部分と引き回し配線部分Ｖｏｕｔとの接続部および負荷トランジスタ領域のソース電極の交互配置部分と引き回し配線部分Ｖｏｕｔとの接続部
６１２  負荷トランジスタ領域のドレイン電極の交互配置部分と引き回し配線部分Ｖｓｓとの接続部
【図１】
2006294653.tif 000004
【図２】
2006294653.tif 000005
【図３】
2006294653.tif 000006
【図４】
2006294653.tif 000007
【図５】
2006294653.tif 000008
【図６】
2006294653.tif 000009
【図７】
2006294653.tif 000010
【図８】
2006294653.tif 000011
【図９】
2006294653.tif 000012
【図１０】
2006294653.tif 000013
【図１１】
2006294653.tif 000014
【図１２】
2006294653.tif 000015
【図１３】
2006294653.tif 000016
【図１４】
2006294653.tif 000017
【図１５】
2006294653.tif 000018