(57)【要約】【課題】  バッファアンプをＬＣＤドライバに内蔵する場合等において、ＣＭＯＳアンプ設計における出力段設計を容易化する階調電圧発生回路の提供。【解決手段】  高電圧電源端子（ＶＤＤ）と低電圧電源端子（ＧＮＤ）との間に接続され、各ノードが基準電圧（Ｖｎ、Ｖｎ−１、・・・・・、Ｖ１）を発生する第１の抵抗ラダー回路と、高電圧電源端子（ＶＤＤ）と前記低電圧電源端子（ＧＮＤ）との間に接続された第２の抵抗ラダー回路と、第２の抵抗ラダー回路の各ノードと前記第１の抵抗ラダー回路の各ノードとの間に接続された複数の電圧フォロワ回路（ＯＰｎ、ＯＰｎ−１、・・・・・、ＯＰ１）と、を備え、ノード電圧Ｖｎ／２と高電圧電源端子（ＶＤＤ）との間に第１の抵抗（Ｒａ）を備え、ノード電圧Ｖｎ／２＋１と前記低電圧電源端子（ＧＮＤ）との間に第２の抵抗（Ｒｂ）を備えている。【選択図】            図１
2006235368.tif 000002
【特許請求の範囲】
【請求項１】
ある値を基準に正側と負側との出力電圧を用いる表示装置の階調電圧発生回路であって、
正側の階調電圧を発生する回路と、負側の階調電圧を発生する回路の各々について、最高電位端子と正電源間、及び、最低電位端子と負電源間に、それぞれ独立に電流パスを有する、ことを特徴とする階調電圧発生回路。
【請求項２】
前記電流パスには、抵抗素子と電流源の一方が設けられる、ことを特徴とする請求項１記載の階調電圧発生回路。
【請求項３】
高電圧電源端子と低電圧電源端子との間に配設されるｎ個（ただし、ｎは偶数）のノードから第１乃至第ｎの基準電圧をそれぞれ出力する第１の抵抗ラダー回路と、
定電圧発生回路の出力端子と、前記低電圧電源端子との間に配設されるｎ個のノードを有する第２の抵抗ラダー回路と、
前記第２の抵抗ラダー回路のｎ個のノードと、前記第１の抵抗ラダー回路の対応するｎ個のノードとの間にそれぞれ接続された第１乃至第ｎの電圧フォロワ回路と、
前記第１の抵抗ラダー回路の前記低電圧電源端子側からｎ／２番目のノードと前記高電圧電源端子との間に接続された第１の抵抗と、
前記第１の抵抗ラダー回路の前記低電圧電源端子側からｎ／２＋１番目と前記低電圧電源端子との間に接続された第２の抵抗と、
を備えている、ことを特徴とする階調電圧発生回路。
【請求項４】
前記第１の抵抗ラダー回路の前記低電圧電源端子側からｎ番目のノードと前記高電圧電源端子との間に接続された第３の抵抗と、
前記第１の抵抗ラダー回路の前記低電圧電源端子側から１番目のノードと前記低電圧電源端子との間に接続された第４の抵抗と、
を備えている、ことを特徴とする請求項３記載の階調電圧発生回路。
【請求項５】
高電圧電源端子と低電圧電源端子との間に配設されるｎ個（ただし、ｎは偶数）のノードから第１乃至第ｎの基準電圧をそれぞれ出力する第１の抵抗ラダー回路と、
定電圧発生回路の出力端子と、前記低電圧電源端子との間に配設されるｎ個のノードを有する第２の抵抗ラダー回路と、
前記第２の抵抗ラダー回路のｎ個のノードと、前記第１の抵抗ラダー回路の対応するｎ個のノードとの間にそれぞれ接続された第１乃至第ｎの電圧フォロワ回路と、
前記第１の抵抗ラダー回路の前記低電圧電源端子側からｎ／２番目のノードと前記高電圧電源端子との間に接続された第１の電流源と、
前記第１の抵抗ラダー回路の前記低電圧電源端子側からｎ／２＋１番目と前記低電圧電源端子との間に接続された第２の電流源と、
を備えている、ことを特徴とする階調電圧発生回路。
【請求項６】
前記第１の抵抗ラダー回路の低電圧電源端子側からｎ番目のノードと前記高電圧電源端子との間に接続された第３の電流源と、
前記第１の抵抗ラダー回路の低電圧電源端子側から１番目のノードと前記低電圧電源端子との間に接続された第４の電流源と、
を備えている、ことを特徴とする請求項５記載の階調電圧発生回路。
【請求項７】
前記第１の抵抗ラダー回路において、前記ｎ／２番目のノードと前記ｎ／２＋１番目のノードは抵抗を介して接続されていない、ことを特徴とする請求項３乃至６のいずれか一に記載の階調電圧発生回路。
【請求項８】
階調電圧発生回路と、
前記階調電圧発生回路からの出力電圧を受け、ディジタルデータ信号に対応する信号電圧を出力するディジタルアナログ変換回路と、
前記ディジタルアナログ変換回路からの出力に基づき表示パネルのデータ線を駆動するバッファ回路を備えた表示装置であって、
前記階調電圧発生回路として、請求項１乃至７のいずれか一に記載の階調電圧発生回路を備えたことを特徴とする表示装置。
【請求項９】
階調電圧発生回路と、
前記階調電圧発生回路からの出力電圧を受け、ディジタルデータ信号に対応する信号電圧を出力するディジタルアナログ変換回路と、
を有するドライバを備えた表示装置であって、
前記階調電圧発生回路として、請求項３乃至６のいずれか一に記載の階調電圧発生回路を備え、
前記第１の抵抗ラダー回路と前記電圧フォロワ回路が前記ドライバに内蔵されており、前記第２の抵抗ラダー回路は前記ドライバに外付けされている、ことを特徴とする表示装置。
【請求項１０】
階調電圧発生回路と、
前記階調電圧発生回路からの出力電圧を受け、ディジタルデータ信号に対応する信号電圧を出力するディジタルアナログ変換回路と、
を有するドライバを備えた表示装置であって、
前記階調電圧発生回路として、請求項３乃至６のいずれか一に記載の階調電圧発生回路を備え、
前記第１の抵抗ラダー回路が前記ドライバに内蔵されており、
前記電圧フォロワ回路と前記第２の抵抗ラダー回路とが、前記ドライバに外付けされている、ことを特徴とする表示装置。
【請求項１１】
高電圧電源端子と、低電圧電源端子間に接続され、基準となるある値よりも高い電圧を発生する抵抗ラダー回路と、前記ある値よりも低い電圧を発生する抵抗ラダー回路を備えた電圧発生回路であって、
前記ある値よりも高い電圧を発生する抵抗ラダー回路は、最高電位端子と前記高電圧電源端子間、及び、最低電位端子と前記低電圧電源端子間に、抵抗又は電流源を含む電流パスをそれぞれ有し、
前記ある値よりも低い電圧を発生する抵抗ラダー回路は、最高電位端子と前記高電圧電源端子間、及び、最低電位端子と前記低電圧電源端子間に、抵抗又は電流源を含む電流パスをそれぞれ有する、ことを特徴とする電圧発生回路。
【請求項１２】
前記ある値よりも高い電圧を発生する抵抗ラダー回路の最低電位端子と、前記ある値よりも低い電圧を発生する抵抗ラダー回路の最高電位端子との間には抵抗が設けられていない、ことを特徴とする請求項１１記載の電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、液晶表示装置の階調電圧発生回路に関する。
【背景技術】
【０００２】
近年、カラー液晶表示装置は多階調化が進み、６ビットの２６万色から、８ビットの１６７０万色表示に移行している。更には１０ビットの１０億色の製品も出てきている状況である。そうした中で、階調電源は、液晶パネル毎の特性に合わせた電圧を発生させるために重要な基盤回路の一つでもある。
【０００３】
一般的には、６ビット品で正側５個、負側５個のアンプをもち、また８ビット品では正側９個、負側９個のアンプを持つ。そして、これらのアンプは、電源効率を考慮され、電源電位またはGND（グランド）電位近辺まで出力することが可能なアンプである。
【０００４】
また、階調電源は、専用ＩＣも多用されているが、ＬＣＤドライバに内蔵される場合もある。この場合、ＣＭＯＳでアンプを構成しなければならない関係上、駆動能力的な余裕はあまりない。そのため、回路的な工夫が要求されている。
【０００５】
従来の一般的なＬＣＤソースドライバは、図５に示すように、外部より、例えば、それぞれが６ビット・ディジタル表示信号Ｒ、Ｇ、Ｂを取り込むデータレジスタ１と、ストローブ信号ＳＴに同期して６ビットディジタル信号をラッチするラッチ回路２と、並列Ｎ段のディジタル／アナログ変換器よりなるＤ／Ａコンバータ３と、液晶の特性に合わされたガンマ変換特性をもつ液晶階調電圧発生回路４と、Ｄ／Ａコンバータ３からの電圧をバッファするＮ個の電圧フォロワ５と、を備えて構成されている。
【０００６】
ＬＣＤパネルは、データ線と走査線との交差部に設けられ、ゲートが走査線に接続され、ソースがデータ線に接続された薄膜トランジスタＴＦＴ（Thin Film Transistor）６と、ＴＦＴのドレインに一端が接続され、他端がＣＯＭ端子に接続された画素容量７とから構成される。図５では、ＬＣＤパネルにおいて、１行分の構成が模式的に示されている（Ｎ個の薄膜トランジスタ（ＴＦＴ）が複数行（Ｍ行）分設けられている。不図示のＬＣＤゲートドライバは、各ラインのＴＦＴのゲートを順次駆動していく。Ｄ／Ａコンバータ３は、ラッチ回路２の６ビットディジタル表示信号を、Ｄ／Ａ変換して、Ｎ個の電圧フォロワ５−１〜５−Ｎに供給し、ＴＦＴ６−１〜６−Ｎを介して画素容量７−１〜７−Ｎとして働く液晶素子に印加する。
【０００７】
液晶階調電圧発生回路４によって基準電圧を発生し、Ｄ／Ａコンバータ３において、不図示のＲＯＭスイッチ等によって構成されるデコーダによって、基準電圧の選択を行う。液晶階調電圧発生回路４は、例えば抵抗ラダー回路を備えている。各基準電圧点のインピーダンスを下げるために、かつ基準電圧を微調整するために電圧フォロワで駆動するようになっている。
【０００８】
図６は、抵抗ラダー回路を電圧フォロワで駆動する液晶階調電圧発生回路の構成を示す図である（特許文献１、２参照）。図６において、ＬＣＤドライバ内蔵抵抗ラダー回路（抵抗Ｒ1、Ｒ2、…、Ｒn-2、Ｒn-1）１０と、外部抵抗ラダー回路（抵抗Ｒ1’、Ｒ2’、…、Ｒn-2’、Ｒn-1’）３０と、外部抵抗ラダーのタップ電圧を入力して基準電圧Ｖ１〜Ｖｎを出力する電圧フォロワよりなるバッファアンプ２０（OPアンプ（オペレーショナルアンプ；演算増幅器）OP1、OP2、…、OPn-1、OPn）と、定電圧発生回路（Ｖｒ）４０を備えている。外部抵抗ラダー回路３０のラダー抵抗Ｒ1’、Ｒ2’、・・・・・・Ｒn-2’、Ｒn-1’は可変抵抗とし、OPアンプOP1、OP2、…、OPn-1、OPnに与える電圧を調整する。調整電圧は、液晶パネルの特性に最適なように調整される。
【０００９】
図６に示した液晶階調電圧発生回路において、基準供給電圧は、グランド電位GNDとＶrである。基準供給電圧Ｖrは、例えばバンドギャップリファレンス等の安定した外部の定電圧発生回路４０によって与えられる。階調電圧Ｖn、Ｖn-1、Ｖn-2、…、Ｖ2、Ｖ1はラダー抵抗Ｒ0’、Ｒ1’、Ｒ2’、…、Ｒn-2’、Ｒn-1’によって、最終的に決定される。
【００１０】
すなわち、
Ｖn＝Ｖr
【００１１】
Ｖn-1＝Ｖr ｛（Ｒn-2’＋ Ｒn-3’＋…＋Ｒ0’）／（Ｒn-1’＋Ｒn-2’＋ Ｒn-3’＋…＋Ｒ0’）｝
【００１２】
Ｖ1＝Ｖr｛Ｒ0’／（Ｒn-1’＋Ｒn-2’＋ Ｒn-3’＋…＋Ｒ0’）｝
【００１３】
ここで、内部で階調電圧を決定するラダー抵抗Ｒ1、Ｒ2、…、Ｒn-2、Ｒn-1の各抵抗比と、外部で階調電圧を決定するラダー抵抗Ｒ1’、Ｒ2’、…、Ｒn-2’、Ｒn-1’の各抵抗比とが同一であれば、OPアンプOP2、OP３、…、OPn-1の出力電流は零となる。
【００１４】
しかしながら、GND側から数えてｎ番目のOPアンプOPnの出力電流Ｉnは吐き出し方向で、次式（１）で与えられる。
【００１５】
Ｉn＝（Ｖn―Ｖ1）／（Ｒ1＋Ｒ2＋…＋Ｒn-1）
＝Io    …(1)
【００１６】
また、GND側から数えて１番目のOPアンプOP1の出力電流I1は、吸い込み方向で、次式（２）で与えられる。
【００１７】
Ｉ1＝（Ｖn―Ｖ1）／（Ｒ1＋Ｒ2＋…＋Ｒn-1）
＝Io     …(2)
【００１８】
このように、図６に示した液晶階調電圧発生回路においては、式(1)、(2)に示すOPアンプOPnの吐き出し方向の出力電流Ｉn、及び、OPアンプOP1の吸い込み方向の出力電流I1のために、OPアンプOPn、OP1の出力ダイナミックレンジが縮小する、という課題があった。
【００１９】
この課題を解決するため、本願出願人は、特許文献２において、図７または図８に示すような構成を提案することで、解決を図っている。
【００２０】
すなわち、例えば図７（Ａ）に示すように、高電圧電源端子VDDとラダー抵抗Ｒn-1の間に補助抵抗Ｒnが接続されており、低電圧電源端子GNDとラダー抵抗Ｒ1との間に補助抵抗Ｒ0が接続されている。その他の構成は、図６と同様である。かかる構成により、高電圧電源端子VDD側の電圧フォロワOPｎの吐き出し電流を抵抗Rnによって調整し、低電圧電源端子GND側の電圧フォロワOP１の吸い込み電流を抵抗R0によって調整する。
【００２１】
また、図８（Ａ）に示すように、補助抵抗Ｒ0、Ｒnの代わりに、補助電流源I0、Inを接続する。この時、補助電流源I0、Inは、式(1)、(2)を満足するように設定するものとする。かかる構成により、OPアンプOPn、OP1の吐き出し電流と吸い込む電流が零となり、出力ダイナミックレンジが拡大し、これらのOPアンプの出力段設計を容易化する。
【００２２】
【特許文献１】特開平６−３４８２３５号公報
【特許文献２】特開平１０−１４２５８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
上述したように従来のＬＣＤドライバにおいては、図７（Ａ）に示したような構成とすることで、出力ダイナミックレンジが拡大し、これらのOPアンプの出力段設計を容易化するという効果がある。しかしながら、一般的なＬＣＤドライバ内のラダー抵抗の接続は、図７（Ａ）、図８（Ａ）のような構成とされていない場合が多い。
【００２４】
具体的には、図７（Ｂ）または図８（Ｂ）に示すように、ＣＯＭと呼ばれる液晶パネルの基準電圧（通常は、VDD/２）の最近傍の両端抵抗は入っていない場合が多い。すなわち、n/2番目の抵抗が挿入されていない。
【００２５】
この場合、n/2番目のOPアンプOPn/2の吐き出し電流Io(n/2)は、入力される電圧をV(n/2)として、次式（３）で与えられる。
【００２６】
Io(n/2)＝V(n/2)／(Ｒ0＋Ｒ1＋…＋Ｒ(n/2-1))    …(3)
【００２７】
同様に、n/2+1番目のOPアンプOPn/2+1の吸い込み電流Io(n/2+1)は、入力される電圧をV(n/2+1)として、次式（４）で与えられる。
【００２８】
Io(n/2+1)＝{VDD-V(n/2+1)}／(Ｒ(n/2+1) ＋Ｒ(n/2+2)…＋Ｒn)     …(4)
【００２９】
すなわち、ダイナミックレンジの問題はないものの、出力段の設計は、大出力電流に対応する必要がある。近時、OPアンプをＭＯＳトランジスタで作る場合が多い。ＭＯＳトランジスタは、バイポーラトランジスタに比べトランジスタの相互コンダクタンス（gm）が小さく、駆動能力をあげようとすると、トランジスタサイズが大きくなる。このため、駆動電流が大きいと、出力段トランジスタが大きくなり、コストアップになる。
【課題を解決するための手段】
【００３０】
本願で開示される発明は、概略以下の構成とされる。
【００３１】
本発明に係る階調電圧発生回路は、ある値を基準に正側と負側との出力電圧を用いる表示装置の階調電圧発生回路であって、正側の階調電圧を発生する回路と、負側の階調電圧を発生する回路の各々について、最高電位端子と正電源間、及び、最低電位端子と負電源間に、それぞれ独立に電流パスを有する。
【００３２】
本発明の１つのアスペクトに係る階調電圧発生回路は、高電圧電源端子と低電圧電源端子との間に配設されるｎ個のノードから第１乃至第ｎの基準電圧を発生する第１の抵抗ラダー回路と、定電圧発生回路の出力端子と、前記低電圧電源端子との間に配設されるｎ個のノードを有する第２の抵抗ラダー回路と、前記第２の抵抗ラダー回路のノードと、前記第１の抵抗ラダー回路の対応するノードとの間に接続された第１乃至第ｎの電圧フォロワ回路と、を備え、前記第１の抵抗ラダー回路の前記低電圧電源端子側からｎ／２番目のノードと高電圧電源端子との間に第１の抵抗を備え、前記第１の抵抗ラダー回路の前記低電圧電源端子側からｎ／２＋１番目のノードと前記低電圧電源端子との間に第２の抵抗を備えている。本発明において、前記第１の抵抗ラダー回路の低電圧電源端子側からｎ番目のノードと前記高電圧電源端子との間に第３の抵抗を備え、前記第１の抵抗ラダー回路の低電圧電源端子側から１番目のノードと前記低電圧電源端子との間に第４の抵抗を備えている。
【００３３】
本発明の他のアスペクトに係る階調電圧発生回路においては、第１乃至第４の抵抗を第１乃至第４の電流源で置き換えた構成としてもよい。
【発明の効果】
【００３４】
本発明によれば、バッファアンプをＬＣＤドライバに内蔵する場合に、ＣＭＯＳアンプ設計における出力段設計の容易化に貢献する。
【００３５】
本発明によれば、バッファアンプが外付けの場合にも、外付けバッファアンプの駆動能力を必要としないため、設計を容易化する。
【発明を実施するための最良の形態】
【００３６】
上記した本発明についてさらに詳細に説述すべく、添付図面を参照して説明する。本発明は、図１を参照すると、正側の階調電圧を発生する回路（Ｒｎ〜Ｒn/2+1）は、最高電位端子（Ｖｎ）と正電源（VDD)間に電流パス（抵抗Ｒｎ、又は電流源Ｉ１）を有し、及び、最低電位端子（Ｖn/2+1）と負電源（GND）間に電流パス（抵抗Ｒb、又は電流源Ｉ４）を有する。負側の階調電圧を発生する回路（Ｒn/2-1〜R0）は、最高電位端子（Ｖn/2）と正電源（VDD)間に電流パス（抵抗Ｒａ、又は電流源Ｉ３）を有し、及び、最低電位端子（Ｖ1）と負電源（GND）間に電流パス（抵抗Ｒ0、又は電流源Ｉ2）を有する。高電圧電源端子（VDD)とラダー抵抗Ｒn-1の間と、低電圧電源端子（GND）とラダー抵抗Ｒ1との間にそれぞれ補助抵抗Ｒｎ、Ｒ０を接続するだけでなく、高電圧電源端子とラダー抵抗R(n/2-1)との間と、低電圧電源端子とラダー抵抗R(n/2+1)との間にも、それぞれ補助抵抗Ra、Rbを接続することにより、全てのOPアンプの出力電流を零にすることができる。また、補助抵抗Ｒ0、Ｒn、Ra、Rbに代えて、定電流源I1、I2、I3、I4を接続しても、同様の効果が得られる。以下実施例に即して説明する。
【実施例】
【００３７】
図１は、本発明の一実施例のＬＣＤドライバに内蔵されるラダー抵抗部の等価回路である。図１を参照すると、高電圧電源端子（VDD）と低電圧電源端子（GND）との間に接続され、各ノードが基準電圧（Ｖn、Ｖn-1、Ｖn/2+1、Ｖn/2-1、…、Ｖ1）を発生するＬＣＤドライバ内蔵抵抗ラダー回路１０（抵抗Ｒ0、Ｒ1、Ｒ2、…、Ｒn/2-1、Ｒn/2+1、…、Ｒn-2、Ｒn-1、Ｒn）と、定電圧発生回路４０の出力電圧（Vr）と低電圧電源端子（GND）との間に接続された外部抵抗ラダー回路３０（抵抗Ｒ0'，Ｒ1’、Ｒ2’、…、Ｒn/2-1’、Ｒn/2’、Ｒn/2+1’、…、Ｒn-2’、Ｒn-1’）と、外部抵抗ラダー回路３０の各ノード（抵抗Ｒn-1’、Ｒn-2’、…、Ｒn/2+1’、Ｒn/2’、Ｒn/2-1’、…、Ｒ1’、Ｒ０’の各一端）と、ＬＣＤドライバ内蔵ラダー回路１０の各ノード（抵抗Ｒｎ、Ｒn-1、…、Ｒn/2+1、Ｒn/2-1、…、Ｒ2、Ｒ1の一端）に入力と出力が接続されたｎ個の電圧フォロワ回路よりなるバッファアンプ２０（OPn、OPn-1、…、OP1）を備え、ノード電圧Ｖn/2と高電圧電源端子（VDD)との間に第１の抵抗（Ｒa）が接続され、ノード電圧Ｖn/2+1と低電圧電源端子（GND）との間に第２の抵抗Ｒbを接続されている。
【００３８】
なお、図１に示す構成では、バッファアンプ２０（OP１〜OPｎ）がＬＣＤドライバ内に内蔵されているが、本発明はかかる構成に制限されるものでないことは勿論である。例えば図２に示す構成では、バッファアンプ（OP１〜OPｎ）は、ＬＣＤドライバに外付されている。
【００３９】
本発明の一実施例の階調電源回路について説明する。OPアンプに流れる電流を、OPアンプ外の抵抗や電流源で電流補助することにより、OPアンプで出力する電流を助ける。OPアンプの出力電流能力を削ることができ、チップサイズの低減に効果がある。
【００４０】
比較例として、図７（Ｂ）、図８（Ｂ）の構成の場合、OPアンプOPn/2-1とOPn/2番目のOPアンプの駆動電流を援助する電流パスが存在せず、そのため、これら２つのOPアンプOPn/2-1とOPn/2については、抵抗ラダーの抵抗値に応じた電流能力が必要になり、設計が難しい。
【００４１】
図１を参照して、本実施例の動作について説明する。本実施例において、OPn/2の出力電流Io(n/2)が、次式（５）となるように、抵抗Raを設定すれば、OPアンプOPn/2の出力電流は零である。
【００４２】
Io(n/2)＝V(n/2)／(Ｒ0＋Ｒ1＋…＋Ｒ(n/2-1))
＝(VDD-V(n/2))／Ra    …(5)
【００４３】
また、同様にして、OPn/2+1の出力電流Io(n/2+1)が、次式（６）となるように、抵抗Rbを設定すれば、OPアンプOPn/2+1の出力電流は零である。
【００４４】
Io(n/2+1)＝(VDD-V(n/2+1))／(Ｒ(n/2+1) ＋Ｒ(n/2+2)＋…＋Ｒn)  
＝V(n/2+1)／Rb    …(6)
【００４５】
抵抗R0と、抵抗Rnの設定に関して、次式（７）、（８）となるように設定すれば、OPアンプOPnとOP1の出力電流も零となる。
【００４６】
(Vn-Vn/2+1)／(Ｒn/2+1＋Ｒn/2+2＋…＋Ｒ(n-1))＝(VDD-Vn)／Rn     …(7)
【００４７】
(Vn/2-V1)／(Ｒ1＋Ｒ2＋…＋Ｒ(n/2-1))＝V1／R0     …(8)
【００４８】
次に、本発明の第２の実施例について説明する。図３は、本発明の第２の実子例の構成を示す図である。ＬＣＤドライバ内蔵抵抗ラダー回路は、直列形態に接続された抵抗Ｒ1、Ｒ2、…、Ｒn/2-1、Ｒn/2+1、…、Ｒn-2、Ｒn-1を備え、抵抗Ｒn-1とVDD間に定電流源Ｉ１を備え、抵抗Ｒ1とGND間に定電流源Ｉ２を備えている。ノード電圧Ｖn/2と高電圧電源端子（VDD)との間に第３の定電流源Ｉ３が接続され、更にノード電圧Ｖn/2+1と低電圧電源端子（GND）との間に第４の定電流源Ｉ４が接続されている。
【００４９】
本実施例は、図１における抵抗バイアスを定電流源に変えたものである。
【００５０】
本実施例において、OPn/2の出力電流Io(n/2)が、次式（９）となるように、定電流源値I3を設定すれば、OPn/2の出力電流は零である。
【００５１】
Io(n/2)＝(V(n/2)-V1)／(Ｒ0＋Ｒ1＋…＋Ｒ(n/2-1))      
＝I3     …(9)
【００５２】
また、同様にして、OPn/2+1の出力電流Io(n/2+1)が、次式（１０）となるように、定電流源値I4を設定すれば、OPn/2+1の出力電流は零である。
【００５３】
Io(n/2+1)＝(Vn-V(n/2+1))／(Ｒ(n/2+1) ＋Ｒ(n/2+2)＋…＋Ｒn-1)
＝I4     …(10)
【００５４】
ここで、定電流源I1、I2の電流値の設定に関しては、次式（１１）、（１２）となるように設定すれば、OPアンプOPnとOP1の出力電流も零となる。
【００５５】
(Vn-Vn/2+1)／(Ｒn/2+1＋Ｒn/2+2＋…＋Ｒ(n-1))＝I1     …(11)
【００５６】
(Vn/2-V1)／(Ｒ1＋Ｒ2＋…＋Ｒ(n/2-1))＝I2    …(12)
【００５７】
ただし、上述した各OPアンプの出力電流が零となるのは、外部抵抗ラダー比とＬＣＤドライバ内抵抗ラダー比が同じ場合で、この抵抗比が変われば、それに従って若干電流は流れる。これら補助抵抗や補助電流があった方が格段に出力電流が小さくなり、効果は十分にある。
【００５８】
図３に示した実施例では、バッファアンプ（OPアンプ）をＬＣＤドライバ内に設けていたが、図４に示すように、バッファアンプ（OPアンプ）をＬＣＤドライバの外に設けてもよい。
【００５９】
以上本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００６０】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例の変形例の構成を示す図である。
【図３】本発明の第２の実施例の構成を示す図である。
【図４】本発明の第２の実施例の変形例の構成を示す図である。
【図５】典型例な液晶表示装置の構成を示す図である。
【図６】従来の液晶階調電圧発生回路の構成を示す図である。
【図７】従来の液晶階調電圧発生回路の他の構成を示す図である。
【図８】従来の液晶階調電圧発生回路の他の構成を示す図である。
【符号の説明】
【００６１】
１  データレジスタ
２  ラッチ回路
３  Ｄ／Ａコンバータ
４  液晶階調電圧発生回路
５  電圧フォロワ
６  薄膜トランジスタ（ＴＦＴ）
７  画素容量
１０  ＬＣＤドライバ内蔵抵抗ラダー回路
２０  バッファアンプ（電圧フォロワ）
３０  外部抵抗ラダー回路
４０  定電圧発生回路
【図１】
2006235368.tif 000003
【図２】
2006235368.tif 000004
【図３】
2006235368.tif 000005
【図４】
2006235368.tif 000006
【図５】
2006235368.tif 000007
【図６】
2006235368.tif 000008
【図７】
2006235368.tif 000009
【図８】
2006235368.tif 000010