(57)【要約】【課題】  ＥＭＩ低減を実現するために表示装置にスペクトラム拡散クロックを用いた表示装置において、スペクトラム拡散クロックを用いることによる副作用（階調バラツキ）を無くした表示装置を実現する。【解決手段】    スペクトラム拡散クロック発生器１２におけるスペクトラム拡散周期のクロック数ｂに対し、１走査期間のクロック数ａが、    ａ＝Ｎ×ｂ（Ｎは１以上の整数）の関係を満たすようにする。１走査期間内にソースドライバにデータを転送するために必要なクロック数がａ’（＜ａ）である場合には、タイミングコントローラ１３においてクロックを付加し、１走査期間の遊び期間を増やすことによって１走査期間のクロック数をａとする。【選択図】  図１
2006235118.tif 000002
【特許請求の範囲】
【請求項１】
多階調表示を行うと共に、スペクトラム拡散クロック発生器を備えるマトリクス型の表示装置において、
１走査期間のクロック数ａと、スペクトラム拡散クロック発生器におけるスペクトラム拡散周期のクロック数ｂとが、
ａ＝Ｎ×ｂ（Ｎは１以上の整数）
の関係を満たすことを特徴とする表示装置。
【請求項２】
多階調表示を行うと共に、スペクトラム拡散クロック発生器を備えるマトリクス型の表示装置において、
スペクトラム拡散クロック発生器の出力クロック数を１／Ｍ倍するクロック分周器を備えており、
１走査期間のクロック数ａと、スペクトラム拡散クロック発生器におけるスペクトラム拡散周期のクロック数ｂとが、
ａ＝ｂ／Ｍ（Ｍは２以上の整数）
の関係を満たすことを特徴とする表示装置。
【請求項３】
上記スペクトラム拡散クロック発生器の出力クロックを使用するスイッチング電源出力を、発光素子の発光電源手段とすることを特徴とする請求項１に記載の表示装置。
【請求項４】
上記クロック分周器の出力クロックを使用するスイッチング電源出力を、発光素子の発光電源手段とすることを特徴とする請求項２に記載の表示装置。
【請求項５】
１走査期間内にソースドライバにデータを転送するために必要なクロック数がａ’（＜ａ）である場合、
ソースドライバにダミーデータを送信するためのクロックを付加することによって１走査期間のクロック数をａとすることを特徴とする請求項１ないし４の何れかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ表示装置や液晶表示装置等のマトリクス型の表示装置に関し、とくにスペクトラム拡散によって電磁妨害（ＥＭＩ）の低減を図る表示装置に関するものである。
【背景技術】
【０００２】
表示装置として使われている有機ＥＬ表示装置は情報処理装置の１つであり、日本では情報処理装置等電波障害自主規制協議会（ＶＣＣＩ）、米国では連邦通信委員会規則（ＦＣＣ）などが定めている不要輻射規制の対象製品となっている。このため、有機ＥＬ表示装置においては、発生する不要輻射を、これらの公的に決められた規格内に抑えることが要求される。
【０００３】
近年では、表示装置の高精細化などによって、その回路規模も大きくなってきており、これに伴い放射電磁波のレベルも大きくなっている。そこで、このような放射電磁波をＥＭＩ規格に適合させるためにスペクトラム拡散発生器を用いる技術がある。例えば、特許文献１には、クロック信号を周波数変調するスペクトラム拡散技術を使用することで、高調波のピークの周波数分布を広げてピークを下げ、クロックによる高調波成分を下げて電磁妨害（ＥＭＩ）の低減を図るスペクトラム拡散・クロック生成装置を読み取り装置に応用する発明が記載されている。
【０００４】
上記特許文献１において開示のある画像読取装置は、図１５に示すような回路構成を有している。
【０００５】
図１５に示す画像読取装置では、タイミング回路１０１をアナログ系クロック発生回路とデジタル系クロック発生回路に分け、アナログ系クロック発生回路では基準クロック発振器１０２からの基準クロックを用い、デジタル系クロック発生回路ではスペクトラム拡散クロック発生器１０３からのスペクトラム拡散クロックを用いている。
【０００６】
これは、画像読取装置のアナログ系（ＣＣＤ、Ａ／Ｄコンバータ）にスペクトラム拡散クロックを使用すると画像に周期的なノイズが発生する場合があるが、Ａ／Ｄコンバータ以降のデジタル系（シェーディング補正回路、各画像処理回路）に対してはスペクトラム拡散クロックを問題なく使用できるためである。すなわち、アナログ系クロック発生回路は基準クロックで動作させて画像データに周期ノイズが発生するのを防ぎ、デジタル系クロック発生回路はスペクトラム拡散クロックを使用してＥＭＩの低減を図っている。
【特許文献１】特開２００１−９４７３４号公報（公開日２００１年４月６日）
【特許文献２】特開平９−１２７９０６号公報（公開日１９９７年５月１６日）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記特許文献１は、画像読取装置においてスペクトラム拡散クロックを用いたものであるが、当然のことながら表示装置においてもＥＭＩが発生し、これを抑えるのにスペクトラム拡散クロックを用いることは有効である。
【０００８】
しかしながら、電磁妨害（ＥＭＩ）の低減を図るためにスペクトラム拡散を使用する場合、クロック毎に１クロックの時間が拡散プロファイルに従って変動することとなる。そして、このクロックの時間的変動は、時間毎に輝度を変化させて階調を表現する表示装置にとっては、輝度変動の要因となる。
【０００９】
まず、スペクトラム拡散クロックを発生させるためのスペクトラム拡散クロックジェネレータ（以下、ＳＳＣＧという）の基本構成および動作について、図１６および図１７を参照して説明する。
【００１０】
図１６は、ＳＳＣＧの基本構成を示すブロック図である。ＳＳＣＧは、発振子１１１、アップダウンカウンタ１１２、ＤＡコンバータ１１３、ＬＰＦ（ローパスフィルタ）１１４、ＶＣＯ（電圧制御可変発振器）１１５を直列に接続してなる構成である。上記ＳＳＣＧでは、水晶振動子などの発振子１１１にて発生したクロックをアップダウンカウンタ１１２に供給する。アップダウンカウンタ１１２は、１周期を２５６クロック（通常、構成の容易さから２のｎ乗（ｎ：１以上の整数）に固定される）にてスペクトラム拡散を行う発振プロファイルの場合、０クロックから６３クロックまでは、６４〜１２７までのアップカウントを行い、６４クロックから１２７クロックまでは、１２８〜６５までのダウンカウントを行い、１２８クロックから１９１クロックまでは、６４〜１までのアップカウントを行い、１９２クロックから２５５クロックまでは、０〜６３までのアップカウントを行う。これにより、アップダウンカウンタ１１２は、６４を中心とする０から１２８までのデジタル信号の三角波を生成することができる。
【００１１】
アップダウンカウンタ１１２の出力は、ＤＡコンバータ１１３に入力されてデジタル／アナログ変換が行われ、ＬＰＦ１１４にて高周波成分を除去されることで、アナログ電圧の三角波を得ることができる。このアナログ電圧をＶＣＯ１１５に入力することで、図１７に示すような発振周波数を得ることができる。
【００１２】
上記説明からわかるように、ＳＳＣＧから出力されるクロックは、クロック毎に１クロックの時間が変化していくものである。したがって、時間毎に輝度を変化させて階調を表現する表示装置にとっては、クロック毎に１クロックの時間が変化していくことは輝度変動の要因となる。
【００１３】
まず、アナログ階調方式の表示装置にＳＳＣＧを用いた従来構成を説明する。ここで、表示装置は、縦（走査線数）３２０本×横（データ線数）２４０本のＱＶＧＡサイズ、１フレームは６０Ｈｚ（１６．７ｍｓ）、階調数は６ｂｉｔ（６４階調）、ＳＳＣＧの変調サイクルを２５６ＣＬＫの場合を例に取る。
【００１４】
図１８は、ＳＳＣＧを表示装置に用いた構成例である。この表示装置では、クロック発生器１２１にて発生したクロックを上記に説明したＳＳＣＧ１２２にて周波数拡散を行い、これによって得られたスペクトラム拡散クロックをタイミングコントローラ１２３に供給することで、ＥＭＩを低減するものである。タイミングコントローラ１２３は、上記スペクトラム拡散クロックに基づいて、ホストコンピュータ１２６から入力される画像データをドライバ１２４に送信し、表示パネル１２５に画像の表示を行う。
【００１５】
この時のＳＳＣＧの表示装置にあたえる輝度変動を説明する。
【００１６】
アナログ階調方式では、１走査時間は１フレーム走査時間を走査線数で割ったものであるので、（アナログ階調１走査時間）は５２．０８３３３ｕｓ（＝１６．７ｍｓ／３２０本）となる。また、データ線数が２４０本であることから、１走査期間（以降「１Ｈ」という）に２４０画素分のデータを転送するので、（アナログ階調１ＣＬＫ時間）は２１７．０１４ｎｓ（＝（アナログ階調１走査時間）／２４０）となる。
【００１７】
ここで、ＳＳＣＧの変調サイクルが階調に与える悪影響を考える。アナログ階調方式における任意の１走査線に着目すると、１フレーム時間内の階調は一定である。また、（１フレームのクロック数）は７６８００ＣＬＫ（＝３２０×２４０）であることより、ＳＳＣＧの変調サイクルは２５６ＣＬＫであることを考慮すると、（１フレーム内のＳＳＣＧ変調サイクル数）は３００（＝７６８００／２５６）となる。このため、１フレーム内のＳＳＣＧ変調サイクル数に余りは発生せず、ＳＳＣＧによる階調への悪影響は、原理上、発生しない。
【００１８】
ここで、走査線数を例えば３２１本にすると、（１フレームのクロック数）は７７０４０ＣＬＫ（＝３２１×２４０）となり、（１フレーム内のＳＳＣＧ変調サイクル数）は３００．９３７５（＝７７０４０／２５６）となる。ＳＳＣＧ変調の階調に悪影響を与える割合は、３００．９３７５に最も近い整数が３０１であることから、０．０６２５（＝３０１−３００．９３７５）となる。したがって、ＳＳＣＧ変調の階調に悪影響を与える割合は、０．０２１％（＝０．０６２５／３００．９３７５）となる。
【００１９】
アナログ階調は、１フレームの時間が一定であることを前提としているため、１フレームの時間が変動すると、それに比例して階調が変動するのは明白である。
【００２０】
次に、アナログ階調方式と同一の構成にて、デジタル階調方式の表示パネルにＳＳＣＧを用いた構成を説明する。デジタル階調方式については、例えば特許文献２にも開示がある周知の方式であるので、ここではその詳細な説明を省略する。
【００２１】
時分割のデジタル階調方式を採用した場合、１走査時間は１フレーム走査時間を走査線数で割ったものを更に階調分割数で割ったものとなる。ここで、階調表現を６４階調（６ｂｉｔ）として、動画偽輪郭対応のため１ｂｉｔを付加し、さらに時間調整用のブランキングに１ｂｉｔを付加して、階調分割数を８分割（８ｂｉｔ）とする。
【００２２】
表１に示すように、階調ｂｉｔのｂｉｔ番号を、１，２，３，４，５，６，７，Ｂ（Ｂはブランキングｂｉｔ（非発光））の８ｂｉｔとし、各ｂｉｔの重みをそれぞれ１，２，４，７，１４，１７，１８，０とする。各ｂｉｔの重み「１」に対して走査期間を「４１」本に設定すると、走査線数を擬似的に３２３本に設定することで、（総選択数）＝３２３×８＝２５８４本に対して、それぞれのｂｉｔの総選択数当たりのｂｉｔ重みは（ｂｉｔ重み）×４１より導くことができ、表１に示すような値となる。
【００２３】
【表１】
2006235118.tif 000003
【００２４】
この時、走査ラインとそのときの階調ｂｉｔとの関係は表２に示すようなものとなる。
【００２５】
【表２】
2006235118.tif 000004
【００２６】
表２を具体的に説明すると以下の通りである。まず、走査ラインは１ライン目を選択し、そのときの階調ｂｉｔ番号は７となる。次に７３ライン目を選択し、この時の階調ｂｉｔ番号は６、以下２３２ライン目はｂｉｔ１、１４５ライン目はｂｉｔ２、１４０ライン目はｂｉｔ４、９４ライン目はｂｉｔ３、１３０ライン目はｂｉｔ５、２ライン目はブランキングとなり、ここまでで階調ｂｉｔが１順する。
【００２７】
階調ｂｉｔの２順目は、（２ライン目）＝（ｂｉｔ７）、（７４ライン目）＝（ｂｉｔ６）、（２３３ライン目）＝（ｂｉｔ１）、（１４６ライン目）＝（ｂｉｔ２）、（１４１ライン目）＝（ｂｉｔ４）、（９５ライン目）＝（ｂｉｔ３）、（１３１ライン目）＝（ｂｉｔ５）、（３ライン目）＝（ブランキング）となる。
【００２８】
同様にｎ順目は、ｎ＝（ｂｉｔ７）、（ｎ＋７３）＝（ｂｉｔ６）、（ｎ＋２３２）＝（ｂｉｔ１）、（ｎ＋１４５）＝（ｂｉｔ２）、（ｎ＋１４０）＝（ｂｉｔ４）、（ｎ＋９４）＝（ｂｉｔ３）、（ｎ＋１３０）＝（ｂｉｔ５）、（ｎ＋２）＝（ブランキング）となる。ここで走査ラインが３２３を越える場合は、３２３を減算することで走査すべきラインを求めることができる。このようにすることで、デジタル的にリニアな６４階調を得ることができる。
【００２９】
ここで、ＳＳＣＧが階調に与える影響を説明する。
【００３０】
デジタル階調方式では、１走査時間は１フレーム走査時間を走査線数で割ったものを更に階調分割数で割ったものであるので、（デジタル階調１走査時間）は６．４４９９４８４ｕｓ（＝１６．７ｍｓ／３２３本／８）となる。また、データ線数が２４０本であることから、１走査期間に２４０画素分のデータを転送するので、（１ＨのＣＬＫ数）は２４０となり、１ＣＬＫ当たりの転送ｂｉｔ数を８ｂｉｔとすると、（デジタル階調１ＣＬＫ時間）は、２１４．９９８ｎｓ（＝８×（デジタル階調１走査時間）／２４０）となる。
【００３１】
デジタル階調方式では、１走査時間の累積加算によって階調を表現することになるので、アナログ階調方式と異なった計算が必要である。ＳＳＣＧによる変調がない場合は、上述したように、（デジタル階調１走査時間）＝６．４４９９４８４ｕｓとなるが、ＳＳＣＧによる変調がある場合は、デジタル階調１走査時間は時間とともに変化していくこととなる。
【００３２】
ＳＳＣＧの変調サイクルは２５６ＣＬＫであることを考慮すると、最小走査時間及び最大走査時間は、図１９に示すように、（最小走査時間）は６．３９３００７４５ｎｓ、（最大走査時間）は６．５０６８８９３５ｎｓとなる。これは、図１８に示すように、クロック周波数が、±１％程度の範囲で変動するためである。これより、ＳＳＣＧ変調が階調に悪影響を与える割合は、最大０．８８３％と導き出される。
【００３３】
デジタル階調は１走査時間が一定であることを前提として発明されたものであるので、上記のように走査時間が変動すると、正確な階調を表現できないこととなる。
【００３４】
以上のように、スペクトラム拡散発生器を表示装置に用いた場合、アナログ階調方式およびデジタル階調方式の何れの方式においても、スペクトラム拡散による１クロックの時間変動は階調に対して悪影響を与える。また、その影響は、液晶で広く採用されているアナログ階調方式よりも有機ＥＬ等で用いられるデジタル階調方式において大きくなる。
【００３５】
すなわち、アナログ階調方式では１走査時間が長く、スペクトラム拡散による１クロックの時間変動は階調に与える影響が少ないが、デジタル階調方式では、１走査の時間が少なくなり（１／ｂｉｔ分割数）、スペクトラム拡散による１クロックの時間変動が階調に与える影響が大きくなる。
【００３６】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、表示装置にスペクトラム拡散クロックを用いる場合に発生する副作用（階調バラツキ）を無くし、表示装置におけるＥＭＩ低減を実現することにある。
【課題を解決するための手段】
【００３７】
本発明に係る表示装置は、上記課題を解決するために、多階調表示を行うと共に、スペクトラム拡散クロック発生器を備えるマトリクス型の表示装置において、１走査期間のクロック数ａと、スペクトラム拡散クロック発生器におけるスペクトラム拡散周期のクロック数ｂとが、ａ＝Ｎ×ｂ（Ｎは１以上の整数）の関係を満たすことを特徴としている。
【００３８】
ＥＭＩ対策のためにスペクトラム拡散クロック発生器を使用した表示装置においては、１走査クロック数（ａ）と、スペクトラム拡散クロック発生器のスペクトラム拡散周期のクロック数（ｂ）とが、ａ≠Ｎ×ｂ（Ｎは１以上の整数）の関係にある場合、スペクトラム拡散の影響で、１走査時間が時間とともに変化していき、特にデジタル階調方式においては階調の誤差が大きくなってしまう。
【００３９】
これに対し、上記の構成によれば、１走査クロック数（ａ）と、スペクトラム拡散クロック発生器のスペクトラム拡散周期のクロック数（ｂ）とが、ａ＝Ｎ×ｂ（Ｎは１以上の整数）の関係を満たすことにより、スペクトラム拡散による階調の誤差を無くすことができる。
【００４０】
本発明に係る他の表示装置は、上記課題を解決するために、多階調表示を行うと共に、スペクトラム拡散クロック発生器を備えるマトリクス型の表示装置において、スペクトラム拡散クロック発生器の出力クロック数をＬ倍するクロック逓倍器を備えており、１走査期間のクロック数ａと、スペクトラム拡散クロック発生器におけるスペクトラム拡散周期のクロック数ｂとが、ａ＝Ｌ×ｂ（Ｌは２以上の整数）の関係を満たすことを特徴としている。
【００４１】
上記の構成によれば、１走査クロック数（ａ）と、スペクトラム拡散クロック発生器のスペクトラム拡散周期のクロック数（ｂ）とが、ａ＝Ｌ×ｂ（Ｌは２以上の整数）の関係を満たすことにより、スペクトラム拡散による階調の誤差を無くすことができる。
【００４２】
本発明に係るさらに他の表示装置は、上記課題を解決するために、多階調表示を行うと共に、スペクトラム拡散クロック発生器を備えるマトリクス型の表示装置において、スペクトラム拡散クロック発生器の出力クロック数を１／Ｍ倍するクロック分周器を備えており、１走査期間のクロック数ａと、スペクトラム拡散クロック発生器におけるスペクトラム拡散周期のクロック数ｂとが、ａ＝ｂ／Ｍ（Ｍは２以上の整数）の関係を満たすことを特徴としている。
【００４３】
上記の構成によれば、１走査クロック数ａがスペクトラム拡散クロック発生器におけるスペクトラム拡散周期のクロック数ｂに比べて著しく小さい場合においても、上記クロック分周期を備え、ａ＝ｂ／Ｍ（Ｍは２以上の整数）の関係を満たすようにすることでスペクトラム拡散による階調の誤差を無くすことができる。
【００４４】
また、上記各表示装置では、上記スペクトラム拡散クロック発生器、上記クロック逓倍器、あるいは上記クロック分周器の出力クロックを使用するスイッチング電源出力を、発光素子の発光電源手段とする構成とすることができる。
【００４５】
上記の構成によれば、スイッチング電源出力を、発光素子の発光電源手段とする自発光型表示装置において、ａ＝Ｎ×ｂ（Ｎは１以上の整数）、ａ＝Ｌ×ｂ（Ｌは２以上の整数）、あるいはａ＝ｂ／Ｍ（Ｍは２以上の整数）の関係を満たすクロックをスイッチング電源に使用することとなり、電源回路の出力電圧におけるリップルの影響を無くすことができる。
【００４６】
また、上記各表示装置では、１走査期間内にソースドライバにデータを転送するために必要なクロック数がａ’（＜ａ）である場合、ソースドライバにダミーデータを送信するためのクロックを付加することによって１走査期間のクロック数をａとする構成とすることができる。
【００４７】
上記の構成によれば、１走査期間内にソースドライバにデータを転送するために必要なクロック数ａ’が、ａ’＝Ｎ×ｂ（Ｎは１以上の整数）、ａ’＝Ｌ×ｂ（Ｌは２以上の整数）、あるいはａ’＝ｂ／Ｍ（Ｍは２以上の整数）の何れの関係も満たさないような場合においても、１走査期間の遊び期間を増やすことでスペクトラム拡散による階調の誤差を無くすことができる。
【発明の効果】
【００４８】
本発明に係る表示装置は、以上のように、１走査期間のクロック数ａと、スペクトラム拡散クロック発生器におけるスペクトラム拡散周期のクロック数ｂとが、ａ＝Ｎ×ｂ（Ｎは１以上の整数）の関係を満たす、
あるいは、スペクトラム拡散クロック発生器の出力クロック数をＬ倍するクロック逓倍器を備えており、１走査期間のクロック数ａと、スペクトラム拡散クロック発生器におけるスペクトラム拡散周期のクロック数ｂとが、ａ＝Ｌ×ｂ（Ｌは２以上の整数）の関係を満たす、
あるいは、スペクトラム拡散クロック発生器の出力クロック数を１／Ｍ倍するクロック分周器を備えており、１走査期間のクロック数ａと、スペクトラム拡散クロック発生器におけるスペクトラム拡散周期のクロック数ｂとが、ａ＝ｂ／Ｍ（Ｍは２以上の整数）の関係を満たす構成である。
【００４９】
それゆえ、１フレームのクロック数を拡散周期クロック数で割った場合に余りが発生せず、スペクトラム拡散による階調の誤差を無くすことができるといった効果を奏する。
【発明を実施するための最良の形態】
【００５０】
本発明の実施形態について、以下の実施例１ないし３に基づいて説明する。尚、実施例１ないし３に係る表示装置は、スイッチング素子にＴＦＴを用いたマトリクス型とする。また、マトリクス型の表示装置としては、液晶表示装置、プラズマ表示装置、有機ＥＬ表示装置等が挙げられるが、本発明はこれらの何れの表示装置にも適用可能である。
【００５１】
〔実施例１〕
実施例１に係る表示装置について、図１ないし図８に基づいて説明する。表示装置（パネル）は、縦（走査線数）３２０本×横（データ線数）２４０本の縦型ＱＶＧＡサイズ、１フレームは６０Ｈｚ（１６．７ｍｓ）、階調数は６４階調、ＳＳＣＧの変調サイクル（拡散周期クロック数）は３２ＣＬＫとする。
【００５２】
本実施例１に係る表示装置の概略構成は、図１に示すようなものとなる。すなわち、上記表示装置は、クロック発生器１１、スペクトラム拡散クロックジェネレータ（以下、ＳＳＣＧ）１２、タイミングコントローラ１３、ドライバ１４、および表示パネル１５を有している。
【００５３】
クロック発生器１１は、水晶振動子などの発振子によって基準クロックを発生させるものである。ＳＳＣＧ１２は、クロック発生器１１にて発生させられた基準クロックに対して周波数拡散を行い、スペクトラム拡散クロックを発生させるものである。ＳＳＣＧ１２におけるスペクトラム拡散クロックの発生方法は、図１６および図１７を用いて説明した通りである。
【００５４】
タイミングコントローラ１３は、ＳＳＣＧ１２よりスペクトラム拡散クロックの入力を受け、このスペクトラム拡散クロックに基づいてホスト装置２０からの表示データをドライバドライバ１４に出力する。また、ドライバ１４は、ゲート信号およびソース信号を生成し、このゲート信号およびソース信号によって表示パネル１５の表示駆動を行う。尚、ドライバ１４は、走査線を駆動するためのゲートドライバと、信号線を駆動するためのソースドライバとから構成されている。
【００５５】
ここで、上記表示装置が、表１および表２に従ったデジタル階調方法を採用する場合を説明する。また、表１および表２に従ったデジタル階調方法では、走査線数は３２３本必要であり、階調ｂｉｔ数（分割数）は８ｂｉｔ必要である。このため、上記表示装置では、走査線数は３本付加（この付加された３本の走査線は表示装置の画素には接続されないので表示には無関係）して３２３本とし、また、階調ｂｉｔ数（分割数）は２ｂｉｔ付加し８ｂｉｔとする。
【００５６】
図２は、ゲートドライバの概略構成を示す図である。ゲートドライバは、タイミングコントローラ１３からの信号に基づいて所望の１ラインを選択する９ｔｏ１のデコーダ回路によって構成されており、９ｂｉｔのゲート信号の入力を受けて、ゲート線(1)〜(320)のＯＮ／ＯＦＦ駆動を行う。
【００５７】
上記ゲートドライバは、１Ｈ（１番目の走査期間）目では、１ライン目を選択することとなる。このラインの選択は、タイミングコントローラ１３がゲートドライバへ１ライン目を選択する信号を出力することによってなされる。以下同様に、表２の順序に従って、ライン（走査線）の選択（２Ｈ目では７３ライン目、…、９Ｈ目では２ライン目、１０Ｈ目では７４ライン目、…、２５８３Ｈ目では１２９ライン目、２５８４Ｈ目では１ライン目）がなされ、タイミングコントローラ１３がゲートドライバへラインを選択する信号を出力する
また、表示装置においてアナログ階調方式を採用することも可能であり、その場合は、図２に示すようなデコーダ回路による構成のゲートドライバではなく、クロックとパルス信号とによってラインを順に選択する（線順次）シフトレジスタ構成のゲートドライバを用いても良い。
【００５８】
図３は、ソースドライバの概略構成を示す図である。このソースドライバは８ｂｉｔのビデオ入力端子を持ち、ソースドライバ制御信号におけるラッチパルスをシフトレジスタでシフトしながらラッチ回路に順次送出することにより、ビデオ信号をラッチ回路(1)〜(30)のそれぞれにてラッチする。さらに、ソースドライバ制御信号におけるラインラッチパルスにて、ラインラッチ回路部で１ラインのデータをラッチさせ、スイッチ回路部を介してソースラインへ出力することで、８×３０＝２４０本のデータ線駆動を実現する。各データラインの選択期間においては、１Ｈ前のビデオデータを、ソースドライバへ供給する。
【００５９】
上記構成を取ることで、ソースドライバには１走査期間内に３０個のデータを転送すればよいので、図４のタイミングチャートに示すように、１走査期間のクロック数は３０で良いこととなる。また、走査線数が３２３本であることから１フレームのクロック数は３０×３２３＝９６９０クロックとなる。
【００６０】
しかしながら、本実施の形態では、スペクトラム拡散クロックにおける拡散周期クロック数は３２クロックであることから、１フレームのクロック数を拡散周期クロック数で割ると、割り切れずに余りが発生することになる。このため、１走査期間のクロック数は３０とした場合、スペクトラム拡散による階調の誤差が発生することは、従来技術の課題において説明した通りである。
【００６１】
このため、本実施例１の構成においては、図１におけるタイミングコントローラ１３にて、ａ＝Ｎ×ｂとなるような構成にする。ここで、ａは１走査期間のクロック数であり、ｂはスペクトラム拡散クロックにおける拡散周期クロック数であり、Ｎは１以上の整数である。
【００６２】
タイミングコントローラ１３においてａ＝Ｎ×ｂとした場合は、図５に示すようなタイミングチャートとする。すなわち、１走査期間内のクロック数と、スペクトラム拡散クロック発生器のスペクトラム拡散周期のクロック数とを同一とするため、１走査期間内のクロック数を３２とする（Ｎ＝１に相当する）。これにより、１フレームのクロック数を拡散周期クロック数で割った場合に余りが発生せず、ＳＳＣＧによる階調への悪影響は発生せず、スペクトラム拡散による階調の誤差を無くすことができる。
【００６３】
また、この場合、クロック１または２の期間ではダミーデータ（Ｘ）を、クロック３以降ではビデオデータをソースドライバへ供給すればよい。
【００６４】
また、アナログ階調方式の場合は、ソースドライバにおいて、多値（ここでは８ｂｉｔ）のデータを２４０画素分転送する必要があるため、図６に示すような、ラッチ回路(1)〜(240)を備えたソースドライバが用いられる（他の構成は図３と同じ）。この場合、１走査期間のクロック数は、図７に示すように２４０で良いこととなるが、スペクトラム拡散クロックの拡散周期クロック数が３２クロックであることを考慮すると、１走査期間のクロック数は２４０とした場合、スペクトラム拡散による階調の誤差が発生する。
【００６５】
このため、タイミングコントローラ１３においてａ＝Ｎ×ｂとするためには、図８に示すようなタイミングチャートとする。すなわち、１走査期間内のクロック数を、スペクトラム拡散クロック発生器のスペクトラム拡散周期のクロック数の整数倍とするため、１走査期間内のクロック数を２５６とする（Ｎ＝８に相当する）。これにより、１フレームのクロック数を拡散周期クロック数で割った場合に余りが発生せず、ＳＳＣＧによる階調への悪影響は発生せず、スペクトラム拡散による階調の誤差を無くすことができる。
【００６６】
また、この場合、クロック１または１５の期間ではダミーデータ（Ｘ）を、クロック１６以降ではビデオデータをソースドライバへ供給すればよい。
【００６７】
また、本実施例１に係る表示装置の変形例として、図９に示すように、図１のタイミングコントローラ１３に代えてタイミングコントローラ１６を備えた構成とすることもできる。タイミングコントローラ１６は、タイミングコントローラ部１６Ａ（実施例１におけるタイミングコントローラ１３と同構成）と逓倍器１６Ｂとを備えている。すなわち、この構成では、ＳＳＣＧの出力クロックに逓倍器１６Ｂが挿入される。逓倍器１６Ｂの倍率を２倍とすると、ＳＳＣＧの変調サイクルクロック数はもともと１６クロックであるが、逓倍器出力クロックから見ると、変調サイクルクロック数は３２クロックとなる。
【００６８】
この図９の構成においては、タイミングコントローラ部１６Ａにて、図５のようなタイミングチャートとする。すなわち、１走査期間内のクロック数と、スペクトラム拡散クロック発生器のスペクトラム拡散周期のクロック数を同一とするため、１走査期間内のクロック数を３２とする。これにより、１フレームのクロック数を拡散周期クロック数で割った場合に余りが発生せず、ＳＳＣＧによる階調への悪影響は発生せず、スペクトラム拡散による階調の誤差を無くすことができる。この場合、クロック１または２の期間ではダミーデータ（Ｘ）を、クロック３以降ではビデオデータをソースドライバへ供給すればよい。
【００６９】
尚、上記図９の構成は、１走査期間内のクロック数ａと拡散周期クロック数ｂとが、ａ＞ｂの関係となる場合に適用可能となる。
【００７０】
また、アナログ階調方式の場合は、１走査期間のクロック数は２４０以上であるため、逓倍器１６Ｂにおける倍率を例えば１６倍とする。こうすることで、ＳＳＣＧの変調サイクルクロック数はもともと１６クロックであるが、逓倍器出力クロックから見ると、変調サイクルクロック数は２５６クロックとなる。
【００７１】
また、１走査期間内のクロック数を、スペクトラム拡散クロック発生器のスペクトラム拡散周期のクロック数と同一とするため、１走査期間内のクロック数を２５６とする。これにより、１フレームのクロック数を拡散周期クロック数で割った場合に余りが発生せず、ＳＳＣＧによる階調への悪影響は発生せず、スペクトラム拡散による階調の誤差を無くすことができる。また、この場合、クロック１または１５の期間ではダミーデータ（Ｘ）を、クロック１６以降ではビデオデータをソースドライバへ供給すればよい。
【００７２】
〔実施例２〕
実施例２に係る表示装置について、図１０に基づいて説明する。尚、本実施例２では、ＳＳＣＧの変調サイクルを２５６ＣＬＫとし、他の条件は実施例１と同様であるとする。
【００７３】
本実施例２に係る表示装置の概略構成は、図１０に示すようなものとなる。すなわち、上記表示装置は、クロック発生器１１、スペクトラム拡散クロックジェネレータ（以下、ＳＳＣＧ）１２、タイミングコントローラ１７、ドライバ１４、および表示パネル１５を有している。タイミングコントローラ１７は、タイミングコントローラ部１７Ａ（実施例１におけるタイミングコントローラ１３と同構成）と分周器１７Ｂとを備えている。すなわち、この構成では、ＳＳＣＧの出力クロックに分周器１７Ｂが挿入される。分周器１７Ｂの分周率を１／８倍とすると、ＳＳＣＧの変調サイクルクロック数はもともと２５６クロックであるが、分周器出力クロックから見ると、変調サイクルクロック数は３２クロックとなる。
【００７４】
本実施例２では、１走査期間のクロック数がＳＳＣＧの変調サイクルクロック数より小さすぎるため、実施例１の方法で対応しようとすると、ソースドライバの動作速度が速くなり過ぎるので、現実的ではない。
【００７５】
これに対し、本実施例２の構成では、ＳＳＣＧの出力クロックに１／８の「分周器」を挿入することで、分周器出力クロックから見ると、変調サイクルクロック数は３２クロックとなっている。さらに、本実施例２の構成においては、タイミングコントローラ部１７Ａにて、実施例１で説明した図５のようなタイミングチャートとする。すなわち、１走査期間内のクロック数と、スペクトラム拡散クロック発生器のスペクトラム拡散周期のクロック数を同一とするため、１走査期間内のクロック数を３２とする。これにより、１フレームのクロック数を拡散周期クロック数で割った場合に余りが発生せず、ＳＳＣＧによる階調への悪影響は発生せず、スペクトラム拡散による階調の誤差を無くすことができる。この場合、クロック１または２の期間ではダミーデータ（Ｘ）を、クロック３以降ではビデオデータをソースドライバへ供給すればよい。
【００７６】
また、アナログ階調方式の場合は、ＳＳＣＧの変調サイクルを１０２４ＣＬＫとして説明する。この場合も、１走査期間のクロック数がＳＳＣＧの変調サイクルクロック数より小さすぎるため、実施例１の方法で対応しようとすると、ソースドライバの動作速度が速くなり過ぎるので、現実的ではない。このため、分周器１７Ｂにおける分周率を例えば１／４倍とする。こうすることで、ＳＳＣＧの変調サイクルクロック数はもともと１０２４クロックであるが、分周器出力クロックから見ると、変調サイクルクロック数は２５６クロックとなる。
【００７７】
また、１走査期間内のクロック数を、スペクトラム拡散クロック発生器のスペクトラム拡散周期のクロック数と同一とするため、１走査期間内のクロック数を２５６とする。これにより、１フレームのクロック数を拡散周期クロック数で割った場合に余りが発生せず、ＳＳＣＧによる階調への悪影響は発生せず、スペクトラム拡散による階調の誤差を無くすことができる。また、この場合、クロック１または１５の期間ではダミーデータ（Ｘ）を、クロック１６以降ではビデオデータをソースドライバへ供給すればよい。
【００７８】
〔実施例３〕
実施例３に係る表示装置について、図１１ないし図１４に基づいて説明する。
【００７９】
図１１は、表示パネルにおける発光素子の発光電源としてスイッチング電源１９の出力を用いた表示装置の構成を示す図である。すなわち、上記表示装置は、ＳＳＣＧにてスペクトラム拡散されたクロックを電源回路のクロックに用いるものである。
【００８０】
一般にスイッチング電源は、図１２に示すように、スイッチング素子ＳをＯＮ／ＯＦＦさせることで所望の電圧Ｅｏを発生させることができる。スイッチング素子Ｓに与える信号はパルス幅変調や周波数変調などの制御方法にて発生させるが、その信号の元となるクロックが必要である。
【００８１】
また、スイッチング電源はその構成上、一般にリップルと呼ばれる電圧変動が発生する。図１３にリップルの発生したスイッチング電源の出力波形を示す。スイッチング電源における出力電圧はＥｏを中心とした三角波となる。これはスイッチング素子ＳにてコイルＬにエネルギーを入力あるいは出力するために発生するものである。回路構成上、このリップルを低減することは可能であるが、無くすことは不可能である。従って、上記リップルは表示品位を損なう原因となる。具体的には、この表示品位の低下は、走査ライン毎の輝度のばらつきとなって表れる。
【００８２】
しかしながら、１走査時間（ｔ）とスイッチング電源の基本周期（ｓ）とが、図１４に示すように、ｔ＝ｓ×Ｎ（Ｎ：１以上の整数）の関係にある場合、１走査時間とリップルの周期が一致することとなり、任意の走査時間内の平均電流は一定となるため、表示品位を損なうことはない。
【００８３】
したがって、図１１におけるＳＳＣＧ１２にて変調されたクロックをスイッチング電源１９のクロックとして使用することで、スペクトラム拡散による走査ライン毎の輝度のばらつきを無くすことができる。
【００８４】
尚、ＳＳＣＧ１２とスイッチング電源１９との間には、実施例１の逓倍器１６Ｂまたは実施例２の分周器１７Ｂに相当する手段１８が設けられていても良く、あるいは、手段１８を設けずに、ＳＳＣＧ１２とスイッチング電源１９とが直接接続される構成であっても良い。
【産業上の利用可能性】
【００８５】
表示装置において、電磁妨害（ＥＭＩ）の低減を図るためにスペクトラム拡散クロックを用いた場合のスペクトラム拡散による階調の誤差を無くすことができ、液晶表示装置、プラズマ表示装置、有機ＥＬ表示装置等のマトリクス型表示装置に適用できる。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施形態を示すものであり、表示装置の概略構成を示すブロック図である。
【図２】上記表示装置におけるゲートスドライバの一構成例を示す図である。
【図３】上記表示装置におけるソーススドライバの一構成例を示す図である。
【図４】図３のソースドライバを用いた場合に、１走査期間におけるクロック数を、１走査期間内にソースドライバにデータを転送するために必要なクロック数と同一とした場合のタイミングチャートである。
【図５】図３のソースドライバを用いた場合に、１走査期間のクロック数ａと、スペクトラム拡散クロック発生器におけるスペクトラム拡散周期のクロック数ｂとが、ａ＝Ｎ×ｂ（Ｎは１以上の整数）、ａ＝Ｌ×ｂ（Ｌは２以上の整数）、あるいはａ＝ｂ／Ｍ（Ｍは２以上の整数）の関係を満たすようにした場合のタイミングチャートである。
【図６】上記表示装置におけるソーススドライバの図３とは異なる構成例を示す図である。
【図７】図６のソースドライバを用いた場合に、１走査期間におけるクロック数を、１走査期間内にソースドライバにデータを転送するために必要なクロック数と同一とした場合のタイミングチャートである。
【図８】図６のソースドライバを用いた場合に、１走査期間のクロック数ａと、スペクトラム拡散クロック発生器におけるスペクトラム拡散周期のクロック数ｂとが、ａ＝Ｎ×ｂ（Ｎは１以上の整数）、ａ＝Ｌ×ｂ（Ｌは２以上の整数）、あるいはａ＝ｂ／Ｍ（Ｍは２以上の整数）の関係を満たすようにした場合のタイミングチャートである。
【図９】本発明の他の実施形態を示すものであり、表示装置の概略構成を示すブロック図である。
【図１０】本発明のさらに他の実施形態を示すものであり、表示装置の概略構成を示すブロック図である。
【図１１】本発明のさらに他の実施形態を示すものであり、表示装置の概略構成を示すブロック図である。
【図１２】スイッチング電源回路の構成例を示す回路図である。
【図１３】上記スイッチング電源回路において、リップルの発生した出力波形を示す図である。
【図１４】１走査期間とスイッチング電源の基本周期との関係を示す図である。
【図１５】従来例を示すものであり、スペクトラム拡散クロックを用いる画像読取装置の構成を示すブロック図である。
【図１６】スペクトラム拡散クロックジェネレータの基本構成を示すブロック図である。
【図１７】スペクトラム拡散クロックジェネレータにおける発振周波数を示す図である。
【図１８】従来例を示すものであり、スペクトラム拡散クロックジェネレータを用いた表示装置の構成例を示すブロックである。
【図１９】スペクトラム拡散クロックジェネレータにおける発振周波数を示す図である。
【符号の説明】
【００８７】
１１    クロック発生器
１２    スペクトラム拡散クロックジェネレータ（スペクトラム拡散クロック発生器）
１３    タイミングコントローラ
１４    ドライバ
１５    表示パネル
１６Ｂ  逓倍器（クロック逓倍器）
１７Ｂ  分周器（クロック分周器）
１９    スイッチング電源
【図１】
2006235118.tif 000005
【図２】
2006235118.tif 000006
【図３】
2006235118.tif 000007
【図４】
2006235118.tif 000008
【図５】
2006235118.tif 000009
【図６】
2006235118.tif 000010
【図７】
2006235118.tif 000011
【図８】
2006235118.tif 000012
【図９】
2006235118.tif 000013
【図１０】
2006235118.tif 000014
【図１１】
2006235118.tif 000015
【図１２】
2006235118.tif 000016
【図１３】
2006235118.tif 000017
【図１４】
2006235118.tif 000018
【図１５】
2006235118.tif 000019
【図１６】
2006235118.tif 000020
【図１７】
2006235118.tif 000021
【図１８】
2006235118.tif 000022
【図１９】
2006235118.tif 000023