(57)【要約】      （修正有）【課題】電子システムの複数電源において過渡電圧検出回路を提供する。【解決手段】本発明は、第一電源（ＶＤＤ１）、第二電源（ＶＤＤ２）、第三電源（ＶＤＤ３）、第四電源（ＶＤＤ４）、第一接地端子（ＧＮＤ１）、及び第二接地端子（ＧＮＤ２）を有する電子システムにおける電圧の変化を検出するための過渡電圧検出回路を提供する。第一電源の電圧は第二電源の電圧に実質的に等しく、第三電源の電圧は第四電源の電圧に実質的に等しく、第一接地端子の電圧は第二接地端子の電圧に実質的に等しい。本発明による回路は、第一電源、第二電源、第三電源、又は第四電源において正、若しくは負の過渡電圧が発生した場合、直ちにそれを検出することが可能である。【選択図】  図１
2006054990.tif 000002
【特許請求の範囲】
【請求項１】
第一電源、第二電源、第三電源、第四電源、第五電源、及び第六電源を有する電子システムのための過渡電圧検出回路であって、
前記第一電源に接続された第一の第一型ＭＯＳトランジスタ、及び該第一の第一型ＭＯＳトランジスタと前記第五電源との間において接続され、かつそのゲートを介して前記第三電源にも接続された第一の第二型ＭＯＳトランジスタを備え、かつ、前記第一の第一型ＭＯＳトランジスタと前記第一の第二型ＭＯＳトランジスタとの間において第一出力端子を提供する第一デバイスと、
前記第二電源に接続され、かつそのゲートを介して前記第一出力端子に接続された第二の第一型ＭＯＳトランジスタ、該第二の第一型ＭＯＳトランジスタに並列に接続された第三の第一型ＭＯＳトランジスタ、及び前記第二の第一型ＭＯＳトランジスタと前記第六電源との間において接続され、かつそのゲートを介して前記第四電源に接続された第二の第二型ＭＯＳトランジスタを備え、前記第二の第一型ＭＯＳトランジスタと前記第二の第二型ＭＯＳトランジスタとの間において形成された第一ノードは前記第一の第一型ＭＯＳトランジスタのゲートに接続されている第二デバイスと、
前記第三の第一型ＭＯＳトランジスタのゲートに接続された出力を有し、前記第三の第一型ＭＯＳトランジスタをオンの状態にするための初期化信号を出力して、前記第一ノードにおける電圧が第一論理状態となり、かつ前記第一出力端子における電圧は第二論理状態にラッチされるようにする初期化デバイスとを備え、
一旦、負の過渡電圧が前記第三電源において発生したならば、前記第一ノードにおける電圧が前記第二論理状態に変化するように、前記第一出力端子における電圧は前記第一論理状態に変化し、
一旦、正の過渡電圧が前記第四電源において発生したならば、前記第一出力端子における電圧が前記第一論理状態に変化するように、前記第一ノードにおける電圧は前記第二論理状態に変化し、
一旦、正の過渡電圧が前記第一電源において発生したならば、前記第一出力端子が前記第一論理状態に変化するように、前記第一の第一型ＭＯＳトランジスタはオンの状態になり、
一旦、負の過渡電圧が前記第二電源において発生したならば、前記第一出力端子が前記第一論理状態に変化するように、前記第一の第一型ＭＯＳトランジスタはオンの状態になる、過渡電圧検出回路。
【請求項２】
前記第一電源に接続された第四の第一型ＭＯＳトランジスタ、該第四の第一型ＭＯＳトランジスタに並列に接続された第五の第一型ＭＯＳトランジスタ、及び前記第四の第一型ＭＯＳトランジスタと前記第五電源との間において接続され、かつそのゲートを介して前記第三電源に接続された第三の第二型ＭＯＳトランジスタを備える第三デバイスと、
前記第二電源に接続され、かつそのゲートを介して前記第四の第一型ＭＯＳトランジスタと前記第三の第二型ＭＯＳトランジスタとの間において形成された第二ノードに接続された第六の第一型ＭＯＳトランジスタ、及び該第六の第一型ＭＯＳトランジスタと前記第六電源との間において接続され、また、そのゲートを介して前記第四電源に接続された第四の第二型ＭＯＳトランジスタを備え、かつ、前記第六の第一型ＭＯＳトランジスタと前記第四の第二型ＭＯＳトランジスタとの間において、前記第五の第一型ＭＯＳトランジスタのゲートに接続された第二出力端子を提供し、また、前記第二ノードにおける電圧が前記第一論理値となり、かつ前記第二出力端子の電圧は前記第二論理値にラッチされるように、前記第四の第一型ＭＯＳトランジスタをオン状態にするための初期化信号を出力する前記初期化装置の出力が前記第四の第一型ＭＯＳトランジスタのゲートに接続されている第四デバイスとをさらに備え、
一旦、正の過渡電圧が前記第三電源において発生したならば、前記第二出力端子における電圧が前記第一論理状態に変化するように、前記第二ノードにおける電圧は前記第二論理状態に変化し、
一旦、負の過渡電圧が前記第四電源において発生したならば、前記第二ノードにおける電圧が前記第二論理状態に変化するように、前記第二出力端子における電圧は前記第一論理状態に変化し、
一旦、負の過渡電圧が前記第一電源において発生したならば、前記第二出力端子における電圧が前記第一論理状態に変化するように、前記第六の第一型ＭＯＳトランジスタはオンの状態になり、
一旦、正の過渡電圧が前記第二電源において発生したならば、前記第二出力端子における電圧が前記第一論理状態に変化するように、前記第六の第一型ＭＯＳトランジスタはオンの状態になる、請求項１に記載の過渡電圧検出回路。
【請求項３】
前記電子システムが正常に動作した場合、前記第一電源の電圧は前記第二電源の電圧に実質的に等しく、前記第三電源の電圧は前記第四電源の電圧に実質的に等しく、かつ前記第五電源の電圧は前記第六電源の電圧に実質的に等しい、請求項２に記載の過渡電圧検出回路。
【請求項４】
前記初期化信号はプルダウン信号であり、前記第一型ＭＯＳトランジスタはＰ型ＭＯＳトランジスタであり、前記第二型ＭＯＳトランジスタはＮ型ＭＯＳトランジスタであり、前記第一論理状態は論理ハイ（ＨＩＧＨ）であり、前記第二論理状態は論理ロー（ＬＯＷ）であり、かつ前記第五電源及び前記第六電源はそれぞれ接地端子である、請求項３に記載の過渡電圧検出回路。
【請求項５】
前記初期化信号はプルアップ信号であり、前記第一型ＭＯＳトランジスタはＮ型ＭＯＳトランジスタであり、前記第二型ＭＯＳトランジスタはＰ型ＭＯＳトランジスタであり、前記第一論理状態は論理ローであり、前記第二論理状態は論理ハイであり、かつ前記第一電源及び前記第二電源はそれぞれ接地端子である、請求項３に記載の過渡電圧検出回路。
【請求項６】
前記第三電源及び前記第四電源はそれぞれ接地端子である、請求項５に記載の過渡電圧検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源を有する電子システムのための過渡電圧検出回路に関するものである。本発明による回路は、各電源において正、若しくは負の過渡電圧が発生した場合に、直ちにそれを検出することが可能である。
【背景技術】
【０００２】
典型的な電子システム、特に集積回路は、サージ、グリッチ、過電圧等の好ましくない過渡電圧に対して、自己防御のための予防措置を有している。その予防措置により、システムは、上記の過渡電圧による部品の誤動作、破壊又は損傷から防御されている。
【０００３】
電子システムに導入された過渡電圧に対する自己防御のための予防措置の関心は、過渡電圧を早急かつ正確に検出することに集中している。過渡電圧の検出についての従来技術として、特許文献１を参照されたい。特許文献１では、過渡電圧を検出する機能を有する自動初期化回路が開示されている。その回路は、電子システムにおける電源と接地端子との間の電圧における異常な変化を検出し、適切な時間に初期化するために使用される。
【特許文献１】米国特許第５９９９３９２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
現在の電子システムの設計は非常に複雑であり、また、電子システムは、その各部品に異なる電圧を供給するために複数の電源を備えている。しかしながら、従来技術では、単一の電源において、単一の接地端子において、若しくは単一の電源と単一の接地端子との間において発生する過渡電圧の検出が目的とされていた。現在までのところ、複数の電源における過渡電圧を検出するための回路は欠如している。
【０００５】
それゆえ、本発明の主要な目的は、本発明により、電子システムの複数の電源において検出を行う過渡電圧検出回路を提供することにある。
加えて、過渡電圧の検出に関する殆どの従来技術では、電子システムの電源について関連する、若しくは参照する部品、例えばＮＡＮＤゲート、ＮＯＲゲート、ＮＯＴゲート等が使用されている。その電子システムの電源について関連する、若しくは参照する部品は、過渡電圧が発生した直後において、本来の電気的特性を維持することが出来ない。それゆえ、電子システムの電源について関連する、若しくは参照する部品を備えた過渡電圧検出回路により検出された過渡電圧の精度は信頼出来ない。
【０００６】
結果として、本発明の別の目的は、本過渡電圧検出回路の部品により、安定な主電源を維持することを必要としない、電源の変化を検出するための過渡電圧検出回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の主要な目的は、電子システム、特に、複数の電源を備える電子システムにおける変化を検出するための過渡電圧検出回路を提供することにある。本発明による過渡電圧検出回路は、各電源において正、若しくは負の過渡電圧が発生した場合に、直ちにその過渡電圧を検出することが可能である。
【０００８】
本発明の別の目的は、複数の電源を同時に監視するための過渡電圧検出回路を提供することにある。さらに、本発明の過渡電圧検出回路の部品によれば、その部品のいずれも、監視される電源について参照する必要も、関連する必要もない。それゆえ、その回路の部品は、過渡電圧が発生した直後においても、本来の電気的特性を維持し、早急かつ正確に過渡電圧を検出することが可能である。
【０００９】
本発明による好ましい実施形態の過渡電圧検出回路は、電子システムにおける変化を検出することを目的としている。特に、その電子システムは、第一電源、第二電源、第三電源、第四電源、第一接地端子、及び第二接地端子を備えている。その過渡電圧検出回路は、第一デバイス、第二デバイス、及び初期化デバイスを備えている。第一デバイスは、第一電源に接続された第一の第一型ＭＯＳトランジスタ、及び第一の第一型ＭＯＳトランジスタと第一接地端子との間において接続され、かつそのゲートを介して第三電源にも接続された第一の第二型ＭＯＳトランジスタを備えている。第一デバイスはまた、第一の第一型ＭＯＳトランジスタと第一の第二型ＭＯＳトランジスタとの間において第一出力端子を提供する。第二デバイスは、第二電源に接続され、かつそのゲートを介して第一出力端子に接続された第二の第一型ＭＯＳトランジスタ、第二の第一型ＭＯＳトランジスタと並列に接続された第三の第一型ＭＯＳトランジスタ、及び第二の第一型ＭＯＳトランジスタと第二接地端子との間に接続され、かつそのゲートを介して第四電源に接続された第二の第二型ＭＯＳトランジスタを備えている。第一の第一型ＭＯＳトランジスタは、そのゲートを介して、第二の第一型ＭＯＳトランジスタと第二の第二型ＭＯＳトランジスタとの間において形成された第一ノードに接続されている。初期化デバイスは、第三の第一型ＭＯＳトランジスタをオンの状態にするための初期化出力信号を出力するために、第三の第一型ＭＯＳトランジスタのゲートに接続された出力を備えており、第一ノードにおける電圧が第一論理状態となり、かつ第一出力端子の電圧は第二論理状態にラッチされるように、過渡電圧検出回路を初期化する。一旦、負の過渡電圧が第三電源において発生したならば、第一ノードにおける電圧が第二論理状態に変化するように、第一出力端子における電圧は第一論理状態に変化する。一旦、正の過渡電圧が第四電源において発生したならば、第一出力端子における電圧が第一論理状態に変化するように、第一ノードにおける電圧は第二論理状態に変化する。一旦、正の過渡電圧が第一電源において発生したならば、第一出力端子が第一論理状態に変化するように、第一の第一型ＭＯＳトランジスタはオンの状態になる。一旦、負の過渡電圧が第二電源において発生したならば、第一出力端子が第一論理状態に変化するように、第一の第一型ＭＯＳトランジスタはオンの状態になる。
【００１０】
本発明による好ましい実施形態の過渡電圧検出回路はさらに、第三デバイス及び第四デバイスを備えている。第三デバイスは、第一電源に接続された第四の第一型ＭＯＳトランジスタ、第四の第一型ＭＯＳトランジスタに並列に接続された第五の第一型ＭＯＳトランジスタ、及び第四の第一型ＭＯＳトランジスタと第一接地端子との間に接続され、かつそのゲートを介して第三電源にも接続された第三の第二型ＭＯＳトランジスタを備えている。第四デバイスは、第二電源に接続され、かつそのゲートを介して第四の第一型ＭＯＳトランジスタと第三の第二型ＭＯＳトランジスタとの間において形成された第二ノードにも接続された第六の第一型ＭＯＳトランジスタ、及び第六の第一型ＭＯＳトランジスタと第二接地端子との間において接続され、かつそのゲートを介して第四電源にも接続された第四の第二型ＭＯＳトランジスタを備えている。第四デバイスはまた、第六の第一型ＭＯＳトランジスタと第四の第二型ＭＯＳトランジスタとの間において第二出力端子を提供する。第五の第一型ＭＯＳトランジスタは、そのゲートを介して第二出力端子に接続されている。初期化デバイスはまた、第四の第一型ＭＯＳトランジスタのゲートに接続された出力を備えており、第四の第一型ＭＯＳトランジスタをオンの状態にして、第二ノードにおける電圧が第一論理状態となり、かつ第二出力端子における電圧は第二論理状態にラッチされるようにするための初期化信号を出力する。一旦、正の過渡電圧が第三電源において発生したならば、第二出力端子における電圧が第一論理状態に変化するように、第二ノードにおける電圧は第二論理状態に変化する。一旦、負の過渡電圧が第四電源において発生したならば、第二ノードにおける電圧が第二論理状態に変化するように、第二出力端子における電圧は第一論理状態に変化する。一旦、負の過渡電圧が第一電源において発生したならば、第二出力端子における電圧が第一論理状態に変化するように、第六の第一型ＭＯＳトランジスタはオンの状態になる。一旦、正の過渡電圧が第二電源において発生したならば、第二出力端子における電圧が第一論理状態に変化するように、第六の第一型ＭＯＳトランジスタはオンの状態になる。
【００１１】
本発明の利点及び技術思想は、添付図面と併せた以下の詳細な説明により理解されよう。
【発明を実施するための最良の形態】
【００１２】
本発明は、複数の電源を備える電子システム又は集積回路の電源において発生する正の過渡電圧又は負の過渡電圧を検出するための過渡電圧検出回路を提供する。以下の実施形態及び説明により、本発明の特徴及び技術思想は明確に説明される。
【００１３】
図１を参照すると、図１は本発明の一実施形態による過渡電圧検出回路１の基本的構造を示す図である。過渡電圧検出回路１は電子システム（図示略）における電圧の変化を検出する。特に、その電子システムは、第一電源（ＶＤＤ１）、第二電源（ＶＤＤ２）、第三電源（ＶＤＤ３）、第四電源（ＶＤＤ４）、第一接地端子（ＧＮＤ１）、及び第二接地端子（ＧＮＤ２）を備えている。
【００１４】
その電子システムが正常に動作している時、第一電源（ＶＤＤ１）の電圧は第二電源（ＶＤＤ２）の電圧に実質的に等しい。例えば、その電圧は３．３ボルトである。第三電源（ＶＤＤ３）の電圧は第四電源（ＶＤＤ４）の電圧に実質的に等しい。例えば、その電圧は１．８ボルトである。さらに、第一接地端子（ＧＮＤ１）の電圧は第二接地端子（ＧＮＤ２）の電圧に実質的に等しい。それゆえ、電子システムの電源は対称的に設計されている。
【００１５】
図１に示すように、その過渡電圧検出回路は、第一デバイス１２、第二デバイス１４、及び初期化デバイス２０を備えている。
第一デバイス１２は、第一電源ＶＤＤ１に接続された第一の第一型ＭＯＳ（金属酸化物半導体）トランジスタＦ１、及び第一の第一型ＭＯＳトランジスタＦ１と第一接地端子ＧＮＤ１との間において接続され、かつそのゲートを介して第三電源ＶＤＤ３にも接続された第一の第二型ＭＯＳトランジスタＳ１を備えている。第一デバイス１２はまた、第一の第一型ＭＯＳトランジスタＦ１と第一の第二型ＭＯＳトランジスタＳ１との間において第一出力端子ＯＵＴ１を提供する。
【００１６】
第二デバイス１４は、第二電源ＶＤＤ２に接続され、かつそのゲートを介して第一出力端子ＯＵＴ１にも接続された第二の第一型ＭＯＳトランジスタＦ２、第二の第一型ＭＯＳトランジスタＦ２に並列に接続された第三の第一型ＭＯＳトランジスタＦ３、及び第二の第一型ＭＯＳトランジスタＦ２と第二接地端子ＧＮＤ２との間において接続され、かつそのゲートを介して第四電源ＶＤＤ４にも接続された第二の第二型ＭＯＳトランジスタＳ２を備えている。図１に示すように、第一の第一型ＭＯＳトランジスタＦ１は、そのゲートを介して、第二の第一型ＭＯＳトランジスタＦ２と第二の第二型ＭＯＳトランジスタＳ２との間において形成された第一ノードＡに接続されている。
【００１７】
図１に示すように、初期化デバイス２０は、第三の第一型ＭＯＳトランジスタＦ３のゲートに接続された出力を備えている。初期化デバイス２０は、第三の第一型ＭＯＳトランジスタＦ３をオンの状態にするための初期化出力信号を出力するために使用され、それにより、第一ノードＡにおける電圧は第一論理状態となり、かつ第一出力端子ＯＵＴ１における電圧は第二論理状態にラッチされるように、過渡電圧検出回路１は初期化される。
【００１８】
図１に示すような一実施形態において、第一型ＭＯＳトランジスタ（Ｆ１，Ｆ２，及びＦ３）はＰ型ＭＯＳトランジスタであり、第二型ＭＯＳトランジスタ（Ｓ１及びＳ２）はＮ型ＭＯＳトランジスタである。この時、初期化デバイス２０により出力される初期化信号は、プルダウン信号である。第一論理状態は論理ハイ（ＨＩＧＨ）であり、第二論理状態は論理ロー（ＬＯＷ）である。
【００１９】
第一型ＭＯＳトランジスタ（Ｆ１，Ｆ２，及びＦ３）はＰ型ＭＯＳトランジスタであり、第二型ＭＯＳトランジスタ（Ｓ１及びＳ２）はＮ型ＭＯＳトランジスタであり、かつ初期化信号はプルダウン信号であるという必須条件の下、初期化デバイス２０により出力されるプルダウン信号は、過渡電圧検出回路１を初期化するために、第三のＰ型ＭＯＳトランジスタＦ３をオンの状態にする。この時、第一ノードＡにおける電圧はハイ論理状態であり、ＭＯＳトランジスタ（Ｆ１，Ｆ２，Ｓ１，及びＳ２）は、第一出力端子ＯＵＴ１の電圧がロー論理状態であるようなラッチ回路を形成する。第一出力端子ＯＵＴ１における電圧の状態を変化させるためには、第三電源ＶＤＤ３の電圧が第四電源ＶＤＤ４の電圧に比べて明白に低下するか、若しくは、第四電源ＶＤＤ４の電圧が第三電源ＶＤＤ３の電圧に比べて明白に上昇するか、若しくは、第一電源ＶＤＤ１の電圧が第二電源ＶＤＤ２の電圧に比べて明白に上昇するか、若しくは、第二電源ＶＤＤ２の電圧が第一電源ＶＤＤ１の電圧に比べて明白に低下するかをしなければならない。
【００２０】
一旦、負の過渡電圧が第三電源ＶＤＤ３において発生したならば、第一のＮ型ＭＯＳトランジスタＳ１はオフの状態になり、第一出力端子ＯＵＴ１における電圧はハイ論理状態に変化し、さらに、第一ノードＡにおける電圧はロー論理状態に変化する。その直後においては、たとえ第三電源ＶＤＤ３の電圧が正常な電位に回復した後であっても、第一出力端子ＯＵＴ１における電圧がロー論理状態に回復することはない。このように、過渡電圧検出回路１は、第三電源ＶＤＤ３において発生したいかなる異常電圧（負の過渡電圧）の記録もとどめる。
【００２１】
一旦、正の過渡電圧が第四電源ＶＤＤ４において発生したならば、第一出力端子ＯＵＴ１における電圧がハイ論理状態に変化するように、第一ノードＡにおける電圧はロー論理状態に変化する。その直後においては、たとえ第四電源ＶＤＤ４の電圧が正常な電位に回復した後であっても、第一出力端子ＯＵＴ１における電圧がロー論理状態に回復することはない。このように、過渡電圧検出回路１は、第四電源ＶＤＤ４において発生したいかなる異常電圧（正の過渡電圧）の記録もとどめる。
【００２２】
一旦、正の過渡電圧が第一電源ＶＤＤ１において発生したならば、第一出力端子ＯＵＴ１がハイ論理状態に変化するように、第一のＰ型ＭＯＳトランジスタＦ１はオンの状態になる。その直後においては、たとえ第一電源ＶＤＤ１の電圧が正常な電位に回復した後であっても、第一出力端子ＯＵＴ１における電圧がロー論理状態に回復することはない。このように、過渡電圧検出回路１は、第一電源ＶＤＤ１において発生した異常電圧（負の過渡電圧）の記録をとどめる。
【００２３】
一旦、負の過渡電圧が第二電源ＶＤＤ２において発生したならば、第二のＰ型ＭＯＳトランジスタＦ２はオフの状態になり、第一ノードＡはロー論理状態に変化し、さらに、第一出力端子ＯＵＴ１における電圧がハイ論理状態に変化するように第一のＰ型ＭＯＳトランジスタＦ１はオンの状態になる。この時、たとえ第二電源ＶＤＤ２の電圧が正常な電位に回復した後であっても、第一出力端子ＯＵＴ１における電圧がロー論理状態に回復することはない。このように、過渡電圧検出回路１は、第二電源ＶＤＤ２において発生したいかなる異常電圧（負の過渡電圧）の記録もとどめる。
【００２４】
図１を参照すると、本発明による過渡電圧検出回路１はさらに、第三電源ＶＤＤ３において発生する正の過渡電圧、第四電源ＶＤＤ４において発生する負の過渡電圧、第一電源ＶＤＤ１において発生する負の過渡電圧、及び第二電源ＶＤＤ２において発生する正の過渡電圧を検出するための第三デバイス１６及び第四デバイス１８を備えている。
【００２５】
第三デバイス１６は、第一電源ＶＤＤ１に接続された第四の第一型ＭＯＳトランジスタＦ４、第四の第一型ＭＯＳトランジスタＦ４に並列に接続された第五の第一型ＭＯＳトランジスタＦ５、及び第四の第一型ＭＯＳトランジスタＦ４と第一接地端子ＧＮＤ１との間において接続され、かつそのゲートを介して第三電源ＶＤＤ３にも接続された第三の第二型ＭＯＳトランジスタＳ３を備えている。
【００２６】
第四デバイス１８は、第二電源ＶＤＤ２に接続され、かつそのゲートを介して、第四の第一型ＭＯＳトランジスタＦ４と第三の第二型ＭＯＳトランジスタＳ３との間において形成された第二ノードＢにも接続された第六の第一型ＭＯＳトランジスタＦ６を備えている。第四デバイスはまた、第六の第一型ＭＯＳトランジスタＦ６と第二接地端子ＧＮＤ２との間において接続され、かつそのゲートを介して第四電源にも接続された第四の第二型ＭＯＳトランジスタＳ４を備えている。さらに、第四デバイス１８はまた、第六の第一型ＭＯＳトランジスタＦ６と第四の第二型ＭＯＳトランジスタＳ４との間において第二出力端子ＯＵＴ２を提供する。
【００２７】
初期化デバイス２０は、第四の第一型ＭＯＳトランジスタＦ４をオンの状態にするための初期化信号を出力するために、第四の第一型ＭＯＳトランジスタＦ４のゲートに接続された出力を備えており、それにより、第二ノードＢにおける電圧は第一論理状態となり、かつ第二出力端子ＯＵＴ２における電圧は第二論理状態にラッチされている。
【００２８】
図１に示すような一実施形態において、第一型ＭＯＳトランジスタ（Ｆ４，Ｆ５，及びＦ６）はＰ型ＭＯＳトランジスタであり、第二型ＭＯＳトランジスタ（Ｓ３及びＳ４）はＮ型ＭＯＳトランジスタである。この時、初期化デバイス２０により出力される初期化信号は、プルダウン信号である。第一論理状態は論理ハイであり、第二論理状態は論理ローである。
【００２９】
第一型ＭＯＳトランジスタ（Ｆ４，Ｆ５，及びＦ６）はＰ型ＭＯＳトランジスタであり、第二型ＭＯＳトランジスタ（Ｓ３及びＳ４）はＮ型ＭＯＳトランジスタであり、かつ初期化信号はプルダウン信号であるという必須条件の下、初期化デバイス２０により出力されるプルダウン信号は、過渡電圧検出回路１を初期化するために、第四のＰ型ＭＯＳトランジスタＦ４をオンの状態にする。この時、第二ノードＢにおける電圧はハイ論理状態であり、ＭＯＳトランジスタ（Ｆ５，Ｆ６，Ｓ３，及びＳ４）は、第二出力端子ＯＵＴ２の電圧がロー論理状態であるようなラッチ回路を形成する。第二出力端子ＯＵＴ２における電圧の状態を変化させるためには、第三電源ＶＤＤ３の電圧が第四電源ＶＤＤ４の電圧に比べて明白に上昇するか、若しくは、第四電源ＶＤＤ４の電圧が第三電源ＶＤＤ３の電圧に比べて明白に低下するか、若しくは、第一電源ＶＤＤ１の電圧が第二電源ＶＤＤ２の電圧に比べて明白に低下するか、若しくは、第二電源ＶＤＤ２の電圧が第一電源ＶＤＤ１の電圧に比べて明白に上昇するかをしなければならない。
【００３０】
一旦、正の過渡電圧が第三電源ＶＤＤ３において発生したならば、第三のＮ型ＭＯＳトランジスタＳ３は第二ノードＢをロー論理状態に変化させ、次いで、さらに、第二出力端子ＯＵＴ２における電圧をハイ論理状態に変化させる（この時、第一ノードＡの状態及び第一出力端子の状態は不変である）。その直後においては、たとえ第三電源ＶＤＤ３の電圧が正常な電位に回復した後であっても、第二出力端子ＯＵＴ２における電圧がロー論理状態に回復することはない。このように、過渡電圧検出回路１は、第三電源ＶＤＤ３において発生したいかなる異常電圧（正の過渡電圧）の記録もとどめる。
【００３１】
一旦、負の過渡電圧が第四電源ＶＤＤ４において発生したならば、第二ノードＢにおける電圧がロー論理状態に変化するように、第二出力端子ＯＵＴ２における電圧はハイ論理状態に変化する。この時、たとえ第四電源ＶＤＤ４の電圧が正常な電位に回復した後であっても、第二出力端子ＯＵＴ２における電圧がロー論理状態に回復することはない。このように、過渡電圧検出回路１は、第四電源ＶＤＤ４において発生したいかなる異常電圧（負の過渡電圧）の記録もとどめる。
【００３２】
一旦、負の過渡電圧が第一電源ＶＤＤ１において発生したならば、第二ノードＢがロー論理状態に変化するように、第五のＰ型ＭＯＳトランジスタＦ５はオフの状態になる。さらに、第六のＰ型ＭＯＳトランジスタＦ６がオンの状態になり、第二出力端子ＯＵＴ２の電圧はハイ論理状態に変化する。その直後おいては、たとえ第一電源ＶＤＤ１の電圧が正常な電位に回復した後であっても、第二出力端子ＯＵＴ２における電圧がロー論理状態に回復することはない。このように、過渡電圧検出回路１は、第一電源ＶＤＤ１において発生したいかなる異常電圧（負の過渡電圧）の記録をとどめる。
【００３３】
一旦、正の過渡電圧が第二電源ＶＤＤ２において発生したならば、第二出力端子ＯＵＴ２の電圧がハイ論理状態に変化するように第六のＰ型ＭＯＳトランジスタＦ６はオンの状態になり、さらに、第五のＰ型ＭＯＳトランジスタＦ５はオフの状態になり、第二ノードＢはローの論理状態に変化する。その直後においては、たとえ第二電源ＶＤＤ２の電圧が正常な電位に回復した後であっても、第二出力端子ＯＵＴ２における電圧がロー論理状態に回復することはない。このように、過渡電圧検出回路１は、第二電源ＶＤＤ２において発生したいかなる異常電圧（正の過渡電圧）の記録もとどめる。
【００３４】
過渡電圧検出回路１の設計が対称的であるために、電圧の異常な変化が正であるのか、若しくは、負であるのかを検出することが可能であることは言及するに値する。
図２に示すような別の実施形態において、過渡電圧検出回路２の回路構造及び動作原理は、上記の過渡電圧検出回路１と同様である。過渡電圧検出回路１と過渡電圧検出回路２との間の差異は、第一型ＭＯＳトランジスタがＮ型ＭＯＳトランジスタであり、第二型ＭＯＳトランジスタがＰ型ＭＯＳトランジスタであることである。さらに、第一電源ＶＤＤ１の位置と第一接地端子ＧＮＤ１の位置とが交換されており、第二電源ＶＤＤ２の位置と第二接地端子ＧＮＤ２の位置とが交換されている。この時、初期化デバイス２０により出力される初期化信号はプルアップ信号である。図２において、第三電源ＶＤＤ３を別の接地端子に置き換えることは可能であり、第四電源ＶＤＤ４を別の接地端子に置き換えることも可能である。
【００３５】
本発明による複数の電源を同時に監視するための検出回路のサイズを効果的に縮小するために、本過渡電圧検出回路は、検出ユニットとしてラッチコンパレータを基本的に使用していることは明らかである。第一デバイス１２及び第二デバイス１４に必要な初期化デバイス２０と、第三デバイス１６及び第四デバイス１８に必要な初期化デバイス２０とが同一の部品であるために、本検出回路の全体のサイズは効果的に縮小されている。
【００３６】
言及するべき必要があることは、初期化デバイスを備える本発明による過渡電圧検出回路の部品は、電源について関連することも、参照することもしないため、過渡電圧が発生した直後においても、その本来の電気的特性を維持して過渡電圧を早急かつ正確に検出することである。加えて、本発明の過渡電圧検出回路のサイズをさらに縮小する必要が生じた場合であっても、ＥＳＤルールを使用することなく、各電源に低インピーダンスの抵抗を直列に接続することにより、それは達成される。そのインピーダンスの値は約２５から１００オーム（Ω）である。
【００３７】
上記実施形態及び説明により、本発明の特徴及び技術思想が望ましくは十分に説明されたことであろう。当業者は直ちに、本発明の示唆を維持したデバイスの幾多の改良及び変更が可能であることに気づくであろう。従って、上記開示は添付請求項の境界及び範囲によってのみ制限されるものとして構成されるべきである。
【図面の簡単な説明】
【００３８】
【図１】本発明による一実施形態の過渡電圧検出回路を示す回路図。
【図２】本発明による別の実施形態の過渡電圧検出回路を示す回路図。
【図１】
2006054990.tif 000003
【図２】
2006054990.tif 000004