(57)【要約】  シリコンオンインシュレータ(SOI)デバイスは、トランジスタなどの能動デバイスを含む活性層を含む。活性層の下方に、絶縁層、たとえば、SOI埋込み酸化物層(BOX)があり、BOX層の下方に、1つまたは複数の金属層がある。BOX層に隣接する金属層は、対応する能動デバイス、たとえば、トランジスタのチャネル領域または拡散領域の下方に位置する少なくとも1つの金属領域を含む。金属領域は、デバイスの動作の間、能動デバイスのヒートシンクとして働いてもよく、または能動デバイスの性能を上げるためにバイアスされてもよい。
2019530210.tif 000002
【特許請求の範囲】
【請求項１】
シリコンオンインシュレータ(SOI)デバイスであって、
トランジスタを含む活性層と、
前記活性層の上方のハンドル基板と、
前記活性層の下方の絶縁体層であって、前記活性層に面する活性層表面、および前記活性層から離れた反対表面を有する、絶縁体層と、
前記絶縁体層の前記反対表面上の、前記トランジスタの真下に位置する、裏面金属層と
を備える、SOIデバイス。
【請求項２】
前記トランジスタが、プレーナトランジスタである、請求項1に記載のSOIデバイス。
【請求項３】
前記トランジスタが、フィン形電界効果トランジスタ(FinFET)である、請求項1に記載のSOIデバイス。
【請求項４】
前記絶縁体層が、二酸化ケイ素埋込み酸化物層を備える、請求項1に記載のSOIデバイス。
【請求項５】
前記裏面金属層をバイアス電圧でバイアスするように構成された電圧源をさらに備える、請求項1に記載のSOIデバイス。
【請求項６】
前記電圧源が、前記トランジスタを含む回路の動作モードに反応して前記バイアス電圧を調整するように構成された電力モード制御回路を備える、請求項5に記載のSOIデバイス。
【請求項７】
前記回路が、スリープ動作モードで、およびアクティブ動作モードで動作するように構成され、前記電力モード制御回路が、前記トランジスタのしきい値電圧を上げるために前記スリープ動作モードの間に前記裏面金属層をバイアスし、かつ前記トランジスタの前記しきい値電圧を下げるために前記アクティブ動作モードの間に前記裏面金属層をバイアスするようにさらに構成される、請求項6に記載のSOIデバイス。
【請求項８】
前記活性層が、前記SOIデバイスの隣接する領域に複数のトランジスタを含み、前記裏面金属層が、前記隣接する領域の下方に位置する、請求項1に記載のSOIデバイス。
【請求項９】
前記活性層と前記ハンドル基板との間にトラップリッチ層をさらに備える、請求項1に記載のSOIデバイス。
【請求項１０】
前記ハンドル基板がシリコンを含み、前記裏面金属層がアルミニウムを含む、請求項1に記載のSOIデバイス。
【請求項１１】
SOIデバイスの動作方法であって、
ハンドル基板と埋込み酸化物層との間の活性層にトランジスタを含む回路のスリープモードの間、前記埋込み酸化物層に隣接する裏面金属層を第1の電圧でバイアスすることによって、前記トランジスタのしきい値電圧を上げるステップと、
前記トランジスタのアクティブ動作モードの間、前記裏面金属層を第2の電圧でバイアスして前記トランジスタの前記しきい値電圧を下げるステップと
を含む、方法。
【請求項１２】
前記アクティブ動作モードの間、前記裏面金属層により前記トランジスタから熱を伝導するステップをさらに含む、請求項11に記載の方法。
【請求項１３】
前記第1の電圧が負電圧であり、前記第2の電圧が正電圧である、請求項11に記載の方法。
【請求項１４】
前記ハンドル基板と前記活性層との間のトラップリッチ層で自由キャリアをトラップすることによって、前記ハンドル基板を前記トランジスタから分離するステップをさらに含む、請求項11に記載の方法。
【請求項１５】
前記裏面金属層をバイアスするステップが、前記トランジスタのチャネル領域をバイアスするステップをさらに含む、請求項11に記載の方法。
【請求項１６】
シリコンオンインシュレータ(SOI)デバイスであって、
能動デバイスを含む活性層と、
前記活性層の上方の基板と、
前記活性層の下方の絶縁体層と、
前記絶縁体層の下方の、前記能動デバイスの少なくとも一部の真下に位置する、裏面金属層と、
前記裏面金属層をバイアスするための手段と
を備える、SOIデバイス。
【請求項１７】
前記裏面金属層をバイアスするための前記手段が、前記裏面金属層に電気的に接続された電圧源を備える、請求項16に記載のSOIデバイス。
【請求項１８】
前記能動デバイスが、チャネル領域を含むトランジスタを備え、
前記裏面金属層が、前記チャネル領域の下方に位置する、
請求項16に記載のSOIデバイス。
【請求項１９】
前記能動デバイスが、拡散領域を含むトランジスタを備え、
前記裏面金属層が、前記拡散領域の下方に位置する、
請求項16に記載のSOIデバイス。
【請求項２０】
前記活性層と前記基板との間の自由キャリアを捕捉するためのトラップリッチ層
をさらに備える、請求項16に記載のSOIデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、参照によりその全体が本明細書に組み込まれる、2016年8月24日に出願された米国特許出願第15/246,453号の優先権を主張する。
【０００２】
本発明は、シリコンオンインシュレータ(SOI)技術に関し、より詳細には裏面メタライゼーションのあるSOIデバイスに関する。
【背景技術】
【０００３】
シリコンオンインシュレータ(SOI)デバイスは、半導体製造において一般的に使用される、より伝統的なバルクシリコン基板とは対照的に、層状のシリコン絶縁体シリコンの基板構造を使用する。一般に、SOIデバイスは、半導体基板で構成され、その上に、通常二酸化ケイ素から製造され、「埋込み酸化物」または「BOX」層と呼ばれる薄い絶縁層が、たとえば酸素をバルクシリコン基板に注入することによって形成される。BOX層上に、シリコンの活性領域が形成される。活性シリコン層は、集積回路(IC)の回路素子、たとえば、トランジスタおよびダイオードを含む。
【０００４】
埋込み酸化物層を使用して活性層の回路をバルク半導体基板から分離する1つの利点は、寄生容量の減少であり、これにより性能が向上し、たとえば、デバイス速度の増加および電力使用量の減少がもたらされる。これらの利点により、SOI構造は、無線周波数(RF)通信回路などの高周波用途に望ましい。
【０００５】
従来のSOI構造100を図1に示す。SOI構造100は、基板層101、絶縁層(BOX)102、および活性層103を含む。基板層101は、一般に、シリコンなどの半導体材料である。絶縁層102は、基板層101がシリコンである場合の基板層101の一部の酸化によってしばしば形成された二酸化ケイ素である誘電体である。活性層103は、能動デバイス層104と、メタライゼーションまたは金属相互接続層105とを含む。活性層103はさらに、ドーパント、誘電体、ポリシリコン、金属配線、パッシベーション、およびそれらの中に回路が形成された後に存在する他の層、材料、または構成要素の組合せを含む。回路は、金属配線106(たとえば、金属相互接続層105内)と、抵抗体、キャパシタ、およびインダクタなどの受動デバイスと、トランジスタ107(たとえば、能動デバイス層104内)などの能動デバイスとを含み得る。
【０００６】
SOIデバイスで生じる場合がある1つの問題点は、活性層のデバイスにおける比較的高いリークである。そのようなリークを補償するために、より高いしきい値電圧(Vt)が必要であることがある。しかしながら、高いVtは、デバイス性能および速度を制限することがある。
【０００７】
SOIデバイスに伴う別の潜在的問題は、高い熱抵抗である。高い熱抵抗材料は、低い熱抵抗材料と比較して熱を分散させるのにより時間がかかり、それによってトランジスタなどの能動デバイスの冷却を妨げる。能動デバイスの動作が、デバイスの温度の上昇を引き起こし、それを適切に放散できないとき、自己発熱が発生することがある。デバイスにおいて温度が上昇するにつれて、電子移動度が下がり、ドレイン電流を低下させる。
【０００８】
図2は、SOIデバイスのドレイン電流(Id)への熱抵抗の影響を示すプロットである。プロット線202は、Idがドレイン電圧(Vd)とともに増加し、最終的には、デバイスの温度の上昇がない場合、Vd1で安定することを示す。プロット線204は、同じデバイス上の高い熱抵抗による加熱の影響を示す。そのような加熱が、最高10%のId低下を生じることがある。また、リーク電流が、デバイスの温度上昇とともに指数関数的に増加し、さらに性能を低下させることがある。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
したがって、当技術分野では、熱抵抗が改善され、リーク電流が減少し、しかも十分な動作速度を有するシリコンオンインシュレータデバイスが必要である。
【課題を解決するための手段】
【００１０】
動作速度を下げることなく熱抵抗を改善し、リーク電流を減少させるために、シリコンオンインシュレータ(SOI)デバイスが、露出表面と、トランジスタチャネル領域を有する半導体層に隣接したデバイス面表面とを備えた埋込み酸化物層を有するように、層転写プロセスにより製造される。トランジスタチャネル領域に面するように、金属層が露出表面上に堆積される。金属層をバイアスすることによって、トランジスタのしきい値電圧は、バイアスされたトランジスタからのリーク電流を大幅に減らすために、非アクティブまたはスリープモードの間、上げられてもよい。逆に、金属層のバイアスは、トランジスタのスイッチング速度を上げるために、しきい値電圧を下げるように、アクティブ動作モードの間、変更されてもよい。
【００１１】
加えて、金属層は、トランジスタの駆動電流の熱によって引き起こされる低減を防ぐために、トランジスタの動作中にトランジスタから熱を伝導するヒートシンクとして機能する。金属層は、したがって、SOIデバイスがより効率的に熱を放散できるようにし、本来なら、大量の熱を生成する高性能動作中に発生する、移動度およびデバイス性能の低下などの悪影響を軽減する。
【００１２】
開示するシリコンオンインシュレータデバイスのこれらおよび追加の有利な特徴は、以下の詳細な説明を考慮することによりより良く理解され得る。
【図面の簡単な説明】
【００１３】
【図１】シリコンオンインシュレータ(SOI)デバイスの断面図である。
【図２】ドレインソース間電圧に応じたSOIデバイスにおける飽和ドレイン電流への熱抵抗の影響を示すプロットである。
【図３】層転写プロセスを使用して処理されたデバイスを示す図である。
【図４】一実施形態による層転写プロセスを使用して処理されたSOIデバイスを示す図である。
【図５】能動デバイス上の層転写後の金属にVbiasを印加した影響を示すプロットである。
【図６ａ】その下に層転写後の金属のないトランジスタにおいて自己発熱によって引き起こされる駆動電流への影響を示す図である。
【図６ｂ】ヒートシンクとして働く、層転写後の金属を追加した影響を示す図である。
【図６ｃ】正確にバイアスされ、ヒートシンクとして働く、層転写後の金属を追加した影響を示す図である。
【発明を実施するための形態】
【００１４】
開示するSOIデバイスの実施形態およびそれらの利点は、以下の詳細な説明を参照することによって最も良く理解される。同様の参照番号が、図のうちの1つまたは複数に示される同様の要素を識別するために使用されることを理解されたい。
【００１５】
図1の構造100などのシリコンオンインシュレータ(SOI)デバイスの層転写プロセスにおいて、活性層は、元の基板が取り除かれ得るように、ハンドル基板に接合される。たとえば、基板は、化学的機械的研磨ステップを使用して磨いて取り除かれる、またはエッチングによって取り除かれる場合がある。埋込み酸化物(BOX)層はまた、従来の層転写プロセスを完了するために研磨ステップにより薄くされてもよい。そのような層転写プロセスは、本来なら活性層および元の基板内の能動デバイスと金属層との間に発生する寄生結合(たとえば、寄生容量結合)を減少させるので有利である。SOIデバイスのためのこの従来の層転写プロセスは、BOX層の露出表面上への裏面金属層の堆積を含むように、本明細書では変更される。ビアおよびリードを設けるための従来の裏面メタライゼーションとは異なり、本明細書で開示する裏面金属層は、活性層内の能動デバイスのチャネルに面するように位置付けられる。
【００１６】
裏面金属層は、能動デバイスチャネルに隣接しているので、ヒートシンクとして機能し、高速動作中の能動デバイスに対して、熱によって引き起こされる駆動電流の弱まりを抑える。加えて、裏面金属層が能動デバイスチャネルに近いことは、裏面金属層をバイアスすることで能動デバイスのしきい値電圧を調整できるようにする。裏面金属層に印加されるバイアス電圧の振幅および極性を調整することによって、電力モード制御回路が、能動デバイスは比較的高いしきい値電圧で動作するか、それとも比較的低いしきい値電圧で動作するかを制御してもよい。一般に、リーク電流は、しきい値電圧と逆指数関数的(inversely exponential)関係を有する。トランジスタのしきい値電圧が上げられる場合、そのリーク電流は、したがって劇的に減少する。したがって、比較的高いしきい値電圧を有するようにSOIトランジスタをドープすることが望ましいが、そのような高いしきい値電圧は、通常またはアクティブ動作中のデバイス動作速度を下げる。したがって、リーク電流を減らすために高いしきい値電圧を維持することと、十分な動作速度を提供することとの間に、未解決の緊張関係がある。
【００１７】
モバイルデバイスでのリーク電流の削減は、一般的にそのようなデバイスでは休止モードが支配的な動作モードであるので、特に望ましい。モバイルデバイスの動作の休止モードの間のリーク電流を無くすまたは減らすことは、したがって、バッテリー寿命を延ばすのに重要である。しかし、ウェブブラウジングまたはビデオゲーミングなど、アクティブ動作モード中の望ましくない遅い動作により、バッテリー寿命が増加するにもかかわらず、しきい値電圧のパラメータ上昇がユーザの不満につながることになる。本明細書で開示する裏面金属層のバイアシングは有利には、リーク電流を減らすために高いしきい値電圧を必要とすることと、しかも高速動作には低いしきい値電圧を必要とすることとの間の緊張関係を解決する。たとえば、裏面金属層は、5.0Vなどの正電圧でバイアスをかけられてもよく、その後、約1.5Vだけしきい値電圧をシフトするために、-5.0Vなどの負電圧に下げて調整することができる。リーク電流はしきい値電圧の指数関数に反比例するので、しきい値電圧のそのような増加は、休止またはスリープ動作モード中のリーク電流を劇的に下げる。しかし、しきい値電圧は、高速またはアクティブ動作モード中に等しく劇的な速度増加を実現するために、次いで下げることができる。さらに、裏面金属層は、トランジスタ駆動電流の熱によって引き起こされる低減を小さくするまたは無くすために、高速動作中に生成される熱に対してヒートシンクとして機能する。BOX層は熱絶縁体として機能するので、従来のSOIデバイスにおいて、そのような熱によって引き起こされる影響は特に問題がある。本明細書で開示する裏面金属層は、この熱絶縁体を緩和する。これらの有利な特徴をさらに示すために、いくつかの例示的な実施形態について、次に説明する。
【００１８】
図3は、裏面金属層の堆積に先立って、層転写プロセスを使用して製造されたSOIデバイス300を示す。活性層が、トランジスタなどの能動デバイスを含む(説明を明瞭にするために、1つのトランジスタのみが示されるが、活性層は多くのそのようなトランジスタを含むことは理解されよう)。トランジスタは、露出表面を有する埋込み酸化物(BOX)層に隣接するシリコン層に形成される。この露出表面は、以前は、半導体基板(たとえば、図1の基板101)に隣接し、または面していたが、半導体基板は、SOIデバイスの層転送プロセスにおいて従来のように取り除かれている。基板の除去に先立って、ハンドルウエハ(ハンドル基板として示される場合もある)304が、接合層(図示せず)を介して活性層302の上面に接合される。そのような接合層は、物理気相堆積プロセスにより堆積される、絶縁体またはパッシベーション層を含んでもよい。代替的に、接合層は、化学的または熱酸化プロセスにより生成された酸化物層であってもよい。SOIデバイス300では、ハンドルウエハ304はシリコンを含むが、シリコンゲルマニウムなどの任意の好適な基板を含んでもよい。
【００１９】
基板101と比較して、ハンドルウエハ304は、トランジスタ310のチャネル領域330からより遠く転置される。加えて、ハンドルウエハ304は、金属層M1およびM2など、活性層302内の様々な金属層、および関連するビアからより遠く転置される。これらの金属層およびビアは、信号、電力、およびグランドが、トランジスタ310などの能動デバイスに加えられることを可能にする。これらの構造は導電性であるので、基板101などの基板またはハンドルウエハ304との望ましくない容量結合を含む傾向がある。しかし、これらの導電性構造からのハンドルウエハの相対的な転置は、従来のSOIデバイス100と比較して、この寄生結合を著しく減少させる。寄生結合をさらに減少させるために、ハンドルウエハ304は、トラップリッチ層306を含んでもよい。たとえば、トラップリッチ層306内の結晶格子は、放射線照射により、またはSi、C、もしくはArなどの好適な注入物の注入により、破壊されてもよい。結晶格子の破壊は、電気的にアクティブなキャリアトラップの形成を引き起こし、ハンドルウエハ304への寄生結合を著しく減少させる。詳細には、シリコンウエハ304と活性層302との接合は、一般的に、シリコンウエハ304の活性層に面する表面308に沿った自由キャリアの形成をもたらす。これらの自由キャリアは、次いで望ましくなく、活性層302の導電性構造と寄生結合する。しかし、トラップリッチ層306のキャリアトラップは、この結合を抑制するためにこれらの自由キャリアを捕捉し、無線周波数(RF)損失およびクロストークの実質的な減少につながる。
【００２０】
最初のSOIデバイス300の形成後に、次いで裏面金属層405が堆積されて、図4に示すように完成されたSOIデバイス400を形成してもよい。裏面金属層405は、転写層プロセス後に加えられるので、層転写プロセス後の金属層として示される場合もある。チャネル領域330の真下のそのようなメタライゼーションは、デバイス動作へのその影響に関して不確実であるために、一般的に回避される。しかし、動作へのこの影響は、実質的にリーク電流を減らし、熱によって引き起こされるデバイス性能の低下を減らすために、本明細書で説明するように活用される。裏面金属層405は、原子層堆積、電気めっき、または物理気相堆積などの従来の技法を使用して堆積され、フォトリソグラフィを使用してパターン化されてもよい。裏面金属層405は、銅、アルミニウム、いずれかの金属の合金を含む場合があるが、様々な他の金属が代用される場合もある。裏面金属層は、トランジスタ310のチャネル領域330に面し、そのようなトランジスタが形成される拡散領域全体に面していてもよい。トランジスタ310は、標準的なプレーナアーキテクチャを含んでもよく、またはフィン形電界効果トランジスタ(FinFET)もしくはナノワイヤデバイスなどでは3次元であってもよい。
【００２１】
電力モード制御回路410が、トランジスタ310などの能動デバイスのしきい値電圧(Vt)を制御するために裏面金属層405に印加されるバイアス電圧を制御する。トランジスタ310を含むプロセッサなどの回路がスリープモードで動作するか、それともアクティブ動作モードで動作するかに応じて、電力モード制御回路410は、トランジスタ310のしきい値電圧を相応に調整する。裏面金属層405上のバイアスを変えることによって、しきい値電圧は、約1.5V範囲でシフトされてもよい。このしきい値電圧範囲の下端では、トランジスタ310は、リーク電流がより高いが、スイッチング速度がより上がる。しきい値電圧範囲の上端では、トランジスタ310は、スイッチング速度がより低いが、リーク電流が大きく減少する。たとえば、裏面金属層405をそのようにバイアスすると、図5のプロット500に示すように、3桁を超えるリーク電流の減少をもたらすことができる。プロット線502は、0Vbiasを表す。プロット線502の左側の線は、次第に正になるVbiasの印加を表し、502の右側の線は、次第に負になるVbiasの印加を表す。y軸はドレイン電流(Id)を表すが、x軸はゲート電圧である。一実施形態では、電力モード制御回路410は、裏面金属層405をバイアスするための手段を含むと考えられてもよい。
【００２２】
駆動電流の自己発熱による低下を減らす際の裏面金属層405の効果は、図6aと図6bの比較によってより良く理解され得る。図6aは、図1のSOIデバイス100などの従来のSOIデバイスについて自己発熱によって引き起こされる駆動電流(Id)への影響を示すグラフ600である。y軸は駆動電流Idであり、x軸はドレインソース間電圧である。複数のプロット線602は、ゼロゲート電圧から始まり、駆動電流が上がるにつれて上がる、異なるゲート電圧に対応する。ソースドレイン間電圧のより高い値(たとえば、1ボルトを超える)において、駆動電流は、より高いゲート電圧に対応するプロット線602では減少する。対照的に、図6bは、駆動電流612への裏面金属層を追加した影響を示すグラフ610である。図6aの場合と同様に、様々なゲート電圧に対応する様々な駆動電流612が示されている。より高いゲート電圧は、より強い駆動電流を生成する。x軸およびy軸のパラメータは、図6aに関して説明したものと同じである。有利には駆動電流612は、ドレインソース間電圧が約1Vを超えて上昇しても、自己発熱による低下がないことに留意する。裏面金属層は、ヒートシンクとして働き、自己発熱による影響を緩和する。これは、従来の動作とは対照的に、駆動電流を5%近く改善することがある。図6cは、図6aと比較して駆動電流をまたさらに5〜7%改善するために、裏面金属層がバイアスされる駆動電流622のグラフ620である。
【００２３】
異なる実施形態について、主にその特定の実施形態に関して説明したが、他の変形形態が可能である。説明したシステムの様々な構成が、本明細書で提示する構成の代わりに、またはそれに加えて、使用されてよい。たとえば、金属領域層は、デバイスごとに適用される必要はない。金属領域層は、回路ブロックのn型電界効果トランジスタ(nFET)および回路ブロックのp型電界効果トランジスタ(pFET)の下に、別々に配置されることがある。これは、リークの減少を可能にし、および/または製品における回路の性能を上げることができる。
【００２４】
別の例として、構成については、全体的にシリコン基板に関して説明したが、シリコンの代わりに他のタイプの半導体材料が使用されることがある。
【００２５】
以上、本明細書では、本発明の個々の実施形態に関して詳細に説明してきたが、当業者であれば、前述の内容の理解を遂げると、これらの実施形態の改変形態、変形形態、および等価物を容易に考え出し得ることが理解されよう。加えて、図の説明を簡単にするために、「上位」、「下位」という用語が使用されることがあり、適切に向けられたページ上の図の向きに対応する相対的位置を示し、実装されたSOIデバイスの適切な向きを反映しない場合があることを、当業者は容易に理解されよう。本発明へのこれらのおよび他の修正と変形は、添付の特許請求の範囲においてより具体的に記載される本開示の範囲から逸脱することなく、当業者によって実践されることがある。
【符号の説明】
【００２６】
100  シリコンオンインシュレータ(SOI)構造
101  基板層
102  絶縁層(BOX)
103  活性層
104  能動デバイス層
105  金属相互接続層
106  金属配線
107  トランジスタ
300  SOIデバイス
302  活性層
304  ハンドルウエハ
306  トラップリッチ層
308  活性層に面する表面
310  トランジスタ
330  チャネル領域
400  完成されたSOIデバイス
405  裏面金属層
410  電力モード制御回路
【図１】
2019530210.tif 000003
【図２】
2019530210.tif 000004
【図３】
2019530210.tif 000005
【図４】
2019530210.tif 000006
【図５】
2019530210.tif 000007
【図６ａ】
2019530210.tif 000008
【図６ｂ】
2019530210.tif 000009
【図６ｃ】
2019530210.tif 000010
【手続補正書】
【提出日】平成31年2月26日(2019.2.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコンオンインシュレータ(SOI)デバイスであって、
複数のトランジスタを有する回路を含む活性層と、
前記活性層の上方のハンドル基板と、
前記活性層の下方の埋込み酸化物層であって、前記活性層に面する活性層表面、および前記活性層から離れた反対表面を有する、埋込み酸化物層と、
前記埋込み酸化物層の前記反対表面上の、前記複数のトランジスタの真下に位置する、金属層と、
前記複数のトランジスタのしきい値電圧を上げるために、前記回路のスリープ動作モードの間、正バイアス電圧で前記金属層をバイアスし、かつ前記複数のトランジスタの前記しきい値電圧を下げるために、前記回路のアクティブ動作モードの間、負バイアス電圧で前記金属層をバイアスするように構成された電力モード制御回路と
を備える、SOIデバイス。
【請求項２】
前記トランジスタが、プレーナトランジスタである、請求項1に記載のSOIデバイス。
【請求項３】
前記トランジスタが、フィン形電界効果トランジスタ(FinFET)である、請求項1に記載のSOIデバイス。
【請求項４】
前記埋込み酸化物層が、二酸化ケイ素埋込み酸化物層を備える、請求項1に記載のSOIデバイス。
【請求項５】
前記複数のトランジスタが、前記SOIデバイスの隣接する領域にあり、前記金属層が、前記隣接する領域の下方に位置する、請求項1に記載のSOIデバイス。
【請求項６】
前記活性層と前記ハンドル基板との間にトラップリッチ層をさらに備える、請求項1に記載のSOIデバイス。
【請求項７】
前記ハンドル基板がシリコンを含み、前記金属層がアルミニウムを含む、請求項1に記載のSOIデバイス。
【請求項８】
SOIデバイスの動作方法であって、
ハンドル基板と埋込み酸化物層との間の活性層に複数のトランジスタを含む回路のスリープモードの間、前記埋込み酸化物層に隣接する金属層を正電圧でバイアスすることによって、前記複数のトランジスタのしきい値電圧を上げるステップと、
前記回路のアクティブ動作モードの間、前記金属層を負電圧でバイアスして前記複数のトランジスタの前記しきい値電圧を下げるステップと
を含む、方法。
【請求項９】
前記アクティブ動作モードの間、前記金属層により前記トランジスタから熱を伝導するステップをさらに含む、請求項8に記載の方法。
【請求項１０】
前記ハンドル基板と前記活性層との間のトラップリッチ層で自由キャリアをトラップすることによって、前記ハンドル基板を前記トランジスタから分離するステップをさらに含む、請求項8に記載の方法。
【請求項１１】
前記金属層をバイアスするステップが、前記トランジスタのチャネル領域をバイアスするステップをさらに含む、請求項8に記載の方法。
【請求項１２】
シリコンオンインシュレータ(SOI)デバイスであって、
複数のトランジスタを有する回路を含む活性層と、
前記活性層の上方の基板と、
前記活性層の下方の埋込み酸化物層と、
前記埋込み酸化物層の下方の、前記回路の真下に位置する、金属層と、
前記回路のスリープ動作モードの間は正バイアス電圧で、前記回路のアクティブ動作モードの間は負バイアス電圧で、前記金属層をバイアスするための手段と
を備える、SOIデバイス。
【請求項１３】
前記活性層と前記基板との間の自由キャリアを捕捉するためのトラップリッチ層
をさらに備える、請求項12に記載のSOIデバイス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
従来のSOI構造100を図1に示す。SOI構造100は、基板層101、絶縁層(BOX)102、および活性層103を含む。基板層101は、一般に、シリコンなどの半導体材料である。絶縁層102は、基板層101がシリコンである場合には、基板層101の一部の酸化によってしばしば形成された二酸化ケイ素である誘電体である。活性層103は、能動デバイス層104と、メタライゼーションまたは金属相互接続層105とを含む。活性層103はさらに、ドーパント、誘電体、ポリシリコン、金属配線、パッシベーション、およびそれらの中に回路が形成された後に存在する他の層、材料、または構成要素の組合せを含む。回路は、金属配線106(たとえば、金属相互接続層105内)と、抵抗体、キャパシタ、およびインダクタなどの受動デバイスと、トランジスタ107(たとえば、能動デバイス層104内)などの能動デバイスとを含み得る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
図3は、裏面金属層の堆積に先立って、層転写プロセスを使用して製造されたSOIデバイス300を示す。活性層302が、トランジスタなどの能動デバイスを含む(説明を明瞭にするために、1つのトランジスタのみが示されるが、活性層は多くのそのようなトランジスタを含むことは理解されよう)。トランジスタ310は、露出表面を有する埋込み酸化物(BOX)層320に隣接するシリコン層325に形成される。この露出表面は、以前は、半導体基板(たとえば、図1の基板101)に隣接し、または面していたが、半導体基板は、SOIデバイスの層転送プロセスにおいて従来のように取り除かれている。基板の除去に先立って、ハンドルウエハ(ハンドル基板として示される場合もある)304が、接合層(図示せず)を介して活性層302の上面に接合される。そのような接合層は、物理気相堆積プロセスにより堆積される、絶縁体またはパッシベーション層を含んでもよい。代替的に、接合層は、化学的または熱酸化プロセスにより生成された酸化物層であってもよい。SOIデバイス300では、ハンドルウエハ304はシリコンを含むが、シリコンゲルマニウムなどの任意の好適な基板を含んでもよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
基板101と比較して、ハンドルウエハ304は、トランジスタ310のチャネル領域330からより遠く転置される。加えて、ハンドルウエハ304は、金属層M1およびM2など、活性層302内の様々な金属層、および関連するビアからより遠く転置される。これらの金属層およびビアは、信号、電力、およびグランドが、トランジスタ310などの能動デバイスに加えられることを可能にする。これらの構造は導電性であるので、基板101(図1)などの基板またはハンドルウエハ304との望ましくない容量結合を含む傾向がある。しかし、これらの導電性構造からのハンドルウエハ304の相対的な転置は、従来のSOIデバイス100と比較して、この寄生結合を著しく減少させる。寄生結合をさらに減少させるために、ハンドルウエハ304は、トラップリッチ層306を含んでもよい。たとえば、トラップリッチ層306内の結晶格子は、放射線照射により、またはSi、C、もしくはArなどの好適な注入物の注入により、破壊されてもよい。結晶格子の破壊は、電気的にアクティブなキャリアトラップの形成を引き起こし、ハンドルウエハ304への寄生結合を著しく減少させる。詳細には、シリコンウエハ304と活性層302との接合は、一般的に、シリコンウエハ304の活性層に面する表面308に沿った自由キャリアの形成をもたらす。これらの自由キャリアは、次いで望ましくなく、活性層302の導電性構造と寄生結合する。しかし、トラップリッチ層306のキャリアトラップは、この結合を抑制するためにこれらの自由キャリアを捕捉し、無線周波数(RF)損失およびクロストークの実質的な減少につながる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
最初のSOIデバイス300の形成後に、次いで裏面金属層405が堆積されて、図4に示すように完成されたSOIデバイス400を形成してもよい。裏面金属層405は、転写層プロセス後に加えられるので、層転写プロセス後の金属層として示される場合もある。チャネル領域330の真下のそのようなメタライゼーションは、デバイス動作へのその影響に関して不確実であるために、一般的に回避される。しかし、動作へのこの影響は、実質的にリーク電流を減らし、熱によって引き起こされるデバイス性能の低下を減らすために、本明細書で説明するように活用される。裏面金属層405は、原子層堆積、電気めっき、または物理気相堆積などの従来の技法を使用して堆積され、フォトリソグラフィを使用してパターン化されてもよい。裏面金属層405は、銅、アルミニウム、いずれかの金属の合金を含む場合があるが、様々な他の金属が代用される場合もある。裏面金属層405は、トランジスタ310のチャネル領域330に面し、そのようなトランジスタが形成される拡散領域全体に面していてもよい。トランジスタ310は、標準的なプレーナアーキテクチャを含んでもよく、またはフィン形電界効果トランジスタ(FinFET)もしくはナノワイヤデバイスなどでは3次元であってもよい。
【国際調査報告】
2019530210.tif 000011
2019530210.tif 000012
2019530210.tif 000013