【手続補正書】
【提出日】平成19年5月18日(2007.5.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】    トレンチゲート半導体素子の製造方法であって、
半導体材料を準備する過程と、
反応チャンバ内に前記半導体材料を導入する過程と、
前記半導体材料の表面にトレンチを形成する過程と、
誘電体の層を被着するために、電荷を帯びた誘電体の粒子を生成する過程と、
前記誘導体の層が前記トレンチの側壁領域よりも底部の近傍の方でより厚く被着されるように、電荷を帯びた粒子を前記半導体材料に移動させる電界を反応チャンバ内に形成する過程と、
前記トレンチの前記側壁領域で前記誘電体の層の一部を除去する過程と、
前記トレンチの前記側壁にゲート酸化層を形成する過程と、
前記トレンチに導電材料を被着させる過程とを含むことを特徴とするトレンチゲート半導体素子の製造方法。
【請求項２】    前記トレンチに導電材料を被着させる前記過程が、第１のポリシリコン層を被着させる過程を含むことを特徴とする請求項１に記載の方法。
【請求項３】    前記第１のポリシリコン層の表面が、前記半導体材料の表面とほぼ同一平面となるように、前記第１のシリコン層の一部を除去する過程を含むことを特徴とする請求項２に記載の方法。
【請求項４】    第２の酸化層を形成するために、前記第１のポリシリコン層を酸化する過程を含むことを特徴とする請求項３に記載の方法。
【請求項５】    前記第１のポリシリコン層の表面が、前記半導体材料の表面からさらに下に位置するように、前記第１のシリコン層の一部を除去する過程を含むことを特徴とする請求項２に記載の方法。
【請求項６】    第２の酸化層を形成するために、前記第１のポリシリコン層を酸化する過程を含むことを特徴とする請求項５に記載の方法。
【請求項７】    請求項５に記載の方法であって、
前記第１のポリシリコン層の上に第２のポリシリコン層を被着させる過程と、
前記第２のポリシリコン層が、前記トレンチの上側角部で前記ゲート酸化層の一部を被覆した状態を維持しつつ、前記第２のポリシリコン層の一部を除去する過程とを含むことを特徴とする方法。
【請求項８】    請求項２に記載の方法であって、
前記トレンチの前記側壁領域で前記誘電体の層の一部を除去する前に、前記第１のポリシリコン層の第２部分が前記トレンチの前記底部の近傍で前記誘電体の層を被覆した状態を維持しつつ、前記第１のポリシリコン層の第１部分を除去する過程と、
前記ポリシリコン層の前記第２部分を酸化させる過程とを含むことを特徴とする方法。
【請求項９】    請求項１に記載の方法であって、
前記誘電体層の上にフォトレジスト層を被着させる過程と、
前記トレンチの前記側壁領域で前記誘電体の層の一部を除去する前に、前記フォトレジスト層の第２部分が前記トレンチの前記底部の近傍で前記誘電体の層を被覆した状態を維持しつつ、前記フォトレジスト層の第１部分を除去する過程とを含むことを特徴とする方法。
【請求項１０】    請求項１に記載の方法であって、
トレンチを形成する前記過程が、
前記半導体材料上にハードマスク層を形成する過程と、
前記ハードマスク層に第１の開口を形成する過程であって、前記第１の開口の形成によって前記ハードマスク層の残存部分を形成する、該過程と、
前記第１の開口を介して前記半導体材料をエッチングする過程とを含み、
当該方法が、
前記誘電体の層を被着させる間、前記ハードマスク層の前記残存部分を、前記ハードマスク層の前記残存部分に前記誘電体の層の一部分が被着され、かつ前記トレンチの前記側壁領域よりも前記ハードマスク層の前記残存部分の方で前記誘電体の層がより厚く被着されるように位置付けておく過程と、
第１のポリシリコン層の表面が前記第１の開口に隣接している前記ハードマスク層の前記残存部分の外側縁に隣接するように、前記第１のポリシリコン層の一部分を除去する過程と、
前記ハードマスク層の前記残存部分上の前記誘電体の層の前記一部分を除去する過程と、
前記第１ポリシリコン層の表面を酸化する過程と、
前記ハードマスク層の残存部分を除去する過程とをさらに含むことを特徴とする方法。
【請求項１１】    前記ハードマスク層が窒化ケイ素を含むことを特徴とする請求項１０に記載の方法。
【請求項１２】    請求項１に記載の方法であって、
トレンチを形成する前記過程が、
前記半導体材料上にハードマスク層を形成する過程と、
前記ハードマスク層に第１の開口を形成する過程と、
前記第１の開口を介して前記半導体材料をエッチングする過程とを含み、
当該方法が、
前記ハードマスクに第２の開口を形成する過程であって、前記第２の開口の形成によって前記ハードマスク層の残存部分を形成する、該過程と、
前記半導体材料に第２のトレンチを形成するために、前記第２の開口を介して半導体材料をエッチングする過程と、
前記誘電体の層で被着する間、前記ハードマスク層の前記残存部分を、前記ハードマスク層の前記残存部分上に前記誘電体の層の一部分が被着されるように位置付けておく過程と、
第１のポリシリコン層の表面が、前記第１及び第２の開口に隣接している前記ハードマスク層の前記残存部分の外側縁に隣接するように、前記第１のポリシリコン層の一部分を除去する過程と、
前記ハードマスク層の前記残存部分上の前記誘電体層の前記一部分を除去する過程と、
第２のポリシリコン層を前記第１ポリシリコン層及び前記ハードマスクの前記残存部分に被着する過程と、
前記第１のトレンチの任意の領域から前記第２のポリシリコン層の第１部分を除去し、それにより、前記第２のトレンチの任意の領域で前記第２のポリシリコン層の第２部分が残る過程と、
前記第１の開口内の前記第１のポリシリコン層の表面を酸化する過程と、
前記第１のトレンチの前記領域から前記ハードマスク層の前記残存部分を除去する過程とをさらに含むことを特徴とする方法。
【請求項１３】    前記ハードマスク層が、窒化ケイ素を含むことを特徴とする請求項１２に記載の方法。
【請求項１４】    前記第１のトレンチがアクティブアレイ内に位置し、前記第２のトレンチがゲートバス領域に位置していることを特徴とする請求項１２に記載の方法。
【請求項１５】    請求項１２に記載の方法であって、
前記第２のポリシリコン層の第１部分を除去することによって、前記第２のポリシリコン層の前記第２部分の外側縁が形成され、
前記第１の開口における前記第１のポリシリコンの表面を酸化する前記過程が、前記第２のポリシリコン層の前記第２部分の前記外側縁を酸化する過程を含むことを特徴とする方法。
【請求項１６】    請求項１に記載の方法であって、
トレンチを形成する前記過程が、
前記半導体材料の表面にハードマスク層を被着させる過程と、
前記半導体材料の表面の任意の領域を露出するべく前記ハードマスク層で第１の開口を形成する過程であって、前記第１の開口の形成により、前記第１の開口に隣接する前記ハードマスク層の外側縁が露出する、該過程と、
前記ハードマスク層と、前記半導体材料の表面の前記露出している領域と、前記ハードマスク層の前記露出している外側縁とを被覆する窒化物層を被着する過程と、
前記ハードマスク層の前記露出している外側縁に、前記半導体材料上に第２の開口を決定するスペーサを形成するべく、前記窒化物層に異方性エッチングを施す過程とを含むことを特徴とする方法。
【請求項１７】    前記ハードマスク層を被着する前記過程が、酸化物−窒化物−酸化物サンドイッチを被着する過程を含むことを特徴とする請求項１６に記載の方法。
【請求項１８】    前記導電材料の表面が前記スペーサに隣接するように、前記導電材料をエッチングする過程を含むこと特徴とする請求項１６に記載の方法。
【請求項１９】    請求項１に記載の方法であって、
前記誘電体層が二酸化ケイ素の層を含み、
当該方法が、
前記誘電体層を被着させる前に、前記トレンチの前記側壁上に酸化ライニングを成長させる過程と、
前記トレンチの前記側壁領域における前記酸化ライニング及び前記誘電体層の一部分を除去する過程と、
前記誘電体層を前記酸化ライニングよりも早くエッチングするエッチャントで前記酸化ライニング及び前記誘電体層の残りの部分をエッチングする過程とをさらに含むことを特徴とする方法。
【請求項２０】    前記エッチャントがＨＦ酸を含むことを特徴とする請求項１９に記載の方法。
【請求項２１】    トレンチゲート半導体素子を製造するための方法であって、
半導体材料を準備する過程と、
反応チャンバ内に前記半導体材料を導入する過程と、
前記半導体材料の表面にトレンチを形成する過程と、
前記トレンチの側壁及び底部で酸化物ライニングを成長させる過程と、
前記トレンチ内にポリシリコン層を被着する過程と、
前記ポリシリコン層の一部分が前記トレンチの底部の近傍に残るように、前記ポリシリコン層をエッチングする過程と、
前記トレンチの前記側壁からの前記酸化物ライニングの一部分をエッチングし、それにより、前記酸化物ライニングの残存部分が残る過程と、
前記ポリシリコン層の前記一部分の表面を、前記酸化物ライニングの前記残存部分の表面よりも下に位置させるべく、異方性シリコンエッチングを行う過程と、
前記ポリシリコン層の前記一部分の表面上に第１の酸化層と、前記トレンチの前記側壁上に第２の酸化層とを形成させるために、前記半導体材料を加熱する過程と、
前記第１の酸化層を除去する過程と、
ゲート電極を形成するために、前記トレンチ内にポリシリコン層を被着する過程とを含むことを特徴とする方法。
【請求項２２】    前記第１の酸化層を除去する前記過程が、前記第２の酸化層の厚さの一部を除去する過程を含むことを特徴とする請求項２１に記載の方法。
【請求項２３】    請求項２１の方法であって、
前記ポリシリコン層の表面が前記半導体材料の表面と実質的に同一平面になるまで、前記ポリシリコン層をエッチングする過程と、
前記ポリシリコン層の表面を酸化する過程とを含むことを特徴とする方法。
【請求項２４】    トレンチゲート半導体素子を製造するための方法であって、
半導体材料を準備する過程と、
反応チャンバ内に前記半導体材料を導入する過程と、
前記半導体材料の表面でトレンチを形成する過程と、
前記トレンチの側壁及び底部で酸化物ライニングを成長させる過程と、
前記トレンチ内にフォトレジスト層を被着させる過程と、
前記トレンチの底部の近傍で前記酸化物ライニング上に前記フォトレジスト層の残存部分を残すように、前記フォトレジスト層の一部分を除去する過程と、
前記トレンチの前記側壁から前記酸化物ライニングをエッチングする過程と、
前記フォトレジスト層の前記残存部分を除去する過程と、
前記トレンチの前記側壁上のゲート酸化層を熱的に成長させる過程と、
前記トレンチをフォトレジスト層で満たす過程とを含むことを特徴とする方法。